----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -14.212 

Tcl Command:
    report_timing -append -setup -show_routing -file output_files/timing_report/afu_default_2_slow_900mv_100c_setup.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -setup 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_2_slow_900mv_100c_setup.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow 900mV 100C Model

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                          ;
+---------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                     ; To Node                                                                                                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -14.212 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.548     ;
; -14.208 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.544     ;
; -14.201 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.535     ;
; -14.198 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.532     ;
; -14.196 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.529     ;
; -14.195 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.528     ;
; -14.193 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.529     ;
; -14.186 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.521     ;
; -14.159 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.493     ;
; -14.158 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.492     ;
; -14.155 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.488     ;
; -14.149 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.485     ;
; -14.148 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.484     ;
; -14.145 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.481     ;
; -14.144 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.480     ;
; -14.142 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.477     ;
; -14.138 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.472     ;
; -14.137 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.471     ;
; -14.135 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.469     ;
; -14.135 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 19.471     ;
+---------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Setup slack is -14.212 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.069                                                                                                        ;
; Data Required Time ; 14.857                                                                                                        ;
; Slack              ; -14.212 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.548 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.206      ; 68         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 60    ; 4.688       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.069   ; 19.548   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.390 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.390 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.444 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.531 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.628 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.674 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.674 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.811 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.816 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   28.816 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.862 ;   0.046  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.947 ;   0.085  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.023 ;   0.076  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   29.023 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   29.069 ;   0.046  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   29.069 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   29.069 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 14.857   ; 0.527   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -14.208 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.065                                                                                                        ;
; Data Required Time ; 14.857                                                                                                        ;
; Slack              ; -14.208 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.544 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.206      ; 68         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 60    ; 4.684       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.065   ; 19.544   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.390 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.390 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.444 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.531 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.628 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.674 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.674 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.811 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.816 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   28.816 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.862 ;   0.046  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.943 ;   0.081  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.019 ;   0.076  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   29.019 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   29.065 ;   0.046  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   29.065 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   29.065 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.857   ; 0.527   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -14.201 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.056                                                                                                        ;
; Data Required Time ; 14.855                                                                                                        ;
; Slack              ; -14.201 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.535 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.204      ; 68         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 60    ; 4.677       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.056   ; 19.535   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.390 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.390 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.444 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.531 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.628 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.674 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.674 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.811 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.815 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   28.815 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.862 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.938 ;   0.076  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.011 ;   0.073  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15              ; High Speed ; leimf1_[1]                                                                                                                ;
;   29.011 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   29.056 ;   0.045  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   29.056 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   29.056 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.855   ; 0.525   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -14.198 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.053                                                                                                        ;
; Data Required Time ; 14.855                                                                                                        ;
; Slack              ; -14.198 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.532 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.204      ; 68         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 60    ; 4.674       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.053   ; 19.532   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.390 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.390 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.444 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.531 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.628 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.674 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.674 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.811 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.815 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   28.815 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.862 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.934 ;   0.072  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.008 ;   0.074  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                ;
;   29.008 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|dataf                      ;
;   29.053 ;   0.045  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|combout                    ;
;   29.053 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]|d                ;
;   29.053 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.855   ; 0.525   ;    ; uTsu ; 1      ; FF_X99_Y107_N22 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -14.196 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.050                                                                                                        ;
; Data Required Time ; 14.854                                                                                                        ;
; Slack              ; -14.196 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.529 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.204      ; 68         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 60    ; 4.671       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.050   ; 19.529   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.390 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.390 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.444 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.531 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.628 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.674 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.674 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.811 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.815 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   28.815 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.862 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.932 ;   0.070  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.005 ;   0.073  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I39              ; High Speed ; leimf1_[4]                                                                                                                ;
;   29.005 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N27                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|dataf                      ;
;   29.050 ;   0.045  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N27                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|combout                    ;
;   29.050 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N28                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]|d                ;
;   29.050 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N28                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.854   ; 0.524   ;    ; uTsu ; 1      ; FF_X99_Y107_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -14.195 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.049                                                                                                        ;
; Data Required Time ; 14.854                                                                                                        ;
; Slack              ; -14.195 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.528 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.206      ; 68         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 60    ; 4.668       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.049   ; 19.528   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.390 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.390 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.444 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.531 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.628 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.674 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.674 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.811 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.816 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   28.816 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.862 ;   0.046  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.928 ;   0.066  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.003 ;   0.075  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I56              ; High Speed ; leimf0_[7]                                                                                                                ;
;   29.003 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N42                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~0|dataf                      ;
;   29.049 ;   0.046  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N42                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~0|combout                    ;
;   29.049 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N43                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0]|d                ;
;   29.049 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N43                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.854   ; 0.524   ;    ; uTsu ; 1      ; FF_X99_Y107_N43 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -14.193 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.050                                                                                                        ;
; Data Required Time ; 14.857                                                                                                        ;
; Slack              ; -14.193 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.529 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.206      ; 68         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 60    ; 4.669       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.050   ; 19.529   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.390 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.390 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.444 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.531 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.628 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.674 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.674 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.811 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.816 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   28.816 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.862 ;   0.046  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.929 ;   0.067  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.004 ;   0.075  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I48              ; High Speed ; leimf0_[6]                                                                                                                ;
;   29.004 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N36                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~3|dataf                      ;
;   29.050 ;   0.046  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N36                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~3|combout                    ;
;   29.050 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N38                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3]|d                ;
;   29.050 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N38                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.857   ; 0.527   ;    ; uTsu ; 1      ; FF_X99_Y107_N38 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -14.186 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.042                                                                                                        ;
; Data Required Time ; 14.856                                                                                                        ;
; Slack              ; -14.186 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.521 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.204      ; 68         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 60    ; 4.662       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.042   ; 19.521   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.390 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.390 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.444 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.531 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.628 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.674 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.674 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.811 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.815 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   28.815 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.862 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.923 ;   0.061  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.996 ;   0.073  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I71              ; High Speed ; leimf1_[8]                                                                                                                ;
;   28.997 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N51                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~1|dataf                      ;
;   29.042 ;   0.045  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N51                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~1|combout                    ;
;   29.042 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N53                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]|d                ;
;   29.042 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N53                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.856   ; 0.526   ;    ; uTsu ; 1      ; FF_X99_Y107_N53 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -14.159 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.014                                                                                                        ;
; Data Required Time ; 14.855                                                                                                        ;
; Slack              ; -14.159 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.493 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.241      ; 68         ; 0.000  ; 1.880 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 59    ; 4.597       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 29.014   ; 19.493   ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   28.302 ;   1.872  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   28.302 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   28.358 ;   0.056  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   28.442 ;   0.084  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   28.494 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   28.495 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   28.648 ;   0.153  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   28.653 ;   0.005  ; FF ; CELL ; 6      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[1] ;
;   28.653 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   28.701 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I111             ; High Speed ; LAB_RE                                                                                                                   ;
;   28.784 ;   0.083  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I31  ; High Speed ; LAB_LINE                                                                                                                 ;
;   28.861 ;   0.077  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I12              ; High Speed ; leimdc0_[1]                                                                                                              ;
;   28.861 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|datad                     ;
;   29.014 ;   0.153  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                   ;
;   29.014 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d               ;
;   29.014 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                 ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.855   ; 0.525   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -14.158 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.013                                                                                                        ;
; Data Required Time ; 14.855                                                                                                        ;
; Slack              ; -14.158 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.492 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.240      ; 68         ; 0.000  ; 1.880 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 59    ; 4.597       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 29.013   ; 19.492   ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   28.302 ;   1.872  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   28.302 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   28.358 ;   0.056  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   28.442 ;   0.084  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   28.494 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   28.495 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   28.648 ;   0.153  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   28.652 ;   0.004  ; FF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[0] ;
;   28.652 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   28.701 ;   0.049  ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I110             ; High Speed ; LAB_RE                                                                                                                   ;
;   28.782 ;   0.081  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I44  ; High Speed ; LAB_LINE                                                                                                                 ;
;   28.860 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I28              ; High Speed ; leimdc0_[3]                                                                                                              ;
;   28.860 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|datad                     ;
;   29.013 ;   0.153  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|combout                   ;
;   29.013 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]|d               ;
;   29.013 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]                 ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.855   ; 0.525   ;    ; uTsu ; 1      ; FF_X99_Y107_N22 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -14.155 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.009                                                                                                        ;
; Data Required Time ; 14.854                                                                                                        ;
; Slack              ; -14.155 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.488 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.242      ; 68         ; 0.000  ; 1.880 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 59    ; 4.591       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 29.009   ; 19.488   ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   28.302 ;   1.872  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   28.302 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   28.358 ;   0.056  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   28.442 ;   0.084  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   28.494 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   28.495 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   28.648 ;   0.153  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   28.653 ;   0.005  ; FF ; CELL ; 6      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[1] ;
;   28.653 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   28.701 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I111             ; High Speed ; LAB_RE                                                                                                                   ;
;   28.778 ;   0.077  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I31  ; High Speed ; LAB_LINE                                                                                                                 ;
;   28.855 ;   0.077  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I36              ; High Speed ; leimdc0_[4]                                                                                                              ;
;   28.855 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N27                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|datad                     ;
;   29.009 ;   0.154  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N27                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|combout                   ;
;   29.009 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N28                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]|d               ;
;   29.009 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N28                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]                 ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.854   ; 0.524   ;    ; uTsu ; 1      ; FF_X99_Y107_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -14.149 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.006                                                                                                        ;
; Data Required Time ; 14.857                                                                                                        ;
; Slack              ; -14.149 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.485 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 12.951      ; 66         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 62    ; 4.881       ; 25         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.006   ; 19.485   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.084 ;   1.873  ; RR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   16.084 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.134 ;   0.050  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.245 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   16.378 ;   0.133  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   16.490 ;   0.112  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   16.618 ;   0.128  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   16.709 ;   0.091  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   16.799 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.839 ;   0.040  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.839 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   18.471 ;   1.632  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.471 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.526 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.637 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.751 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.868 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.000 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.036 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.036 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.916 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.916 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   20.971 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.082 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.196 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.313 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.445 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.481 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.481 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.361 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.361 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.416 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.527 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.641 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.760 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.890 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.926 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.925 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.805 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.805 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.860 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   25.971 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.085 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.202 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.331 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.367 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.367 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.327 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.327 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.381 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.468 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.565 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.611 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.611 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.748 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.753 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   28.753 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.799 ;   0.046  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.884 ;   0.085  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.960 ;   0.076  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   28.960 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   29.006 ;   0.046  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   29.006 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   29.006 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 14.857   ; 0.527   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -14.148 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.005                                                                                                        ;
; Data Required Time ; 14.857                                                                                                        ;
; Slack              ; -14.148 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.484 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 12.951      ; 66         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 62    ; 4.880       ; 25         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.005   ; 19.484   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.972 ;   1.873  ; RR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   20.972 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.024 ;   0.052  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.135 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   21.269 ;   0.134  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   21.381 ;   0.112  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.127  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   21.599 ;   0.091  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   21.689 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.729 ;   0.040  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.728 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   23.360 ;   1.632  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.360 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.415 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.526 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.640 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.759 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.889 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.925 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.924 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.804 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.804 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.859 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   25.970 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.084 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.201 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.330 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.366 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.366 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.326 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.326 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.380 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.467 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.564 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.610 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.610 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.747 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.752 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   28.752 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.798 ;   0.046  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.883 ;   0.085  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.959 ;   0.076  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   28.959 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   29.005 ;   0.046  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   29.005 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   29.005 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 14.857   ; 0.527   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -14.145 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.002                                                                                                        ;
; Data Required Time ; 14.857                                                                                                        ;
; Slack              ; -14.145 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.481 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 12.951      ; 66         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 62    ; 4.877       ; 25         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.002   ; 19.481   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.084 ;   1.873  ; RR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   16.084 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.134 ;   0.050  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.245 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   16.378 ;   0.133  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   16.490 ;   0.112  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   16.618 ;   0.128  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   16.709 ;   0.091  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   16.799 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.839 ;   0.040  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.839 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   18.471 ;   1.632  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.471 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.526 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.637 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.751 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.868 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.000 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.036 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.036 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.916 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.916 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   20.971 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.082 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.196 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.313 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.445 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.481 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.481 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.361 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.361 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.416 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.527 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.641 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.760 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.890 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.926 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.925 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.805 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.805 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.860 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   25.971 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.085 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.202 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.331 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.367 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.367 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.327 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.327 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.381 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.468 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.565 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.611 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.611 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.748 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.753 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   28.753 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.799 ;   0.046  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.880 ;   0.081  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.956 ;   0.076  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   28.956 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   29.002 ;   0.046  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   29.002 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   29.002 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.857   ; 0.527   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -14.144 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 29.001                                                                                                        ;
; Data Required Time ; 14.857                                                                                                        ;
; Slack              ; -14.144 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.480 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 12.951      ; 66         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 62    ; 4.876       ; 25         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 29.001   ; 19.480   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.972 ;   1.873  ; RR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   20.972 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.024 ;   0.052  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.135 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   21.269 ;   0.134  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   21.381 ;   0.112  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.127  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   21.599 ;   0.091  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   21.689 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.729 ;   0.040  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.728 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   23.360 ;   1.632  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.360 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.415 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.526 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.640 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.759 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.889 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.925 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.924 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.804 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.804 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.859 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   25.970 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.084 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.201 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.330 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.366 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.366 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.326 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.326 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.380 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.467 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.564 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.610 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.610 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.747 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.752 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   28.752 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.798 ;   0.046  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.879 ;   0.081  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.955 ;   0.076  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   28.955 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   29.001 ;   0.046  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   29.001 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   29.001 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.857   ; 0.527   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -14.142 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 28.998                                                                                                        ;
; Data Required Time ; 14.856                                                                                                        ;
; Slack              ; -14.142 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.477 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.241      ; 68         ; 0.000  ; 1.880 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 59    ; 4.580       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 28.998   ; 19.477   ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   28.302 ;   1.872  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   28.302 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   28.358 ;   0.056  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   28.442 ;   0.084  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   28.494 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   28.495 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   28.648 ;   0.153  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   28.653 ;   0.005  ; FF ; CELL ; 6      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[1] ;
;   28.653 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   28.701 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I111             ; High Speed ; LAB_RE                                                                                                                   ;
;   28.767 ;   0.066  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I31  ; High Speed ; LAB_LINE                                                                                                                 ;
;   28.844 ;   0.077  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I68              ; High Speed ; leimdc0_[8]                                                                                                              ;
;   28.845 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N51                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~1|datad                     ;
;   28.998 ;   0.153  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N51                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~1|combout                   ;
;   28.998 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N53                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]|d               ;
;   28.998 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N53                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]                 ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.856   ; 0.526   ;    ; uTsu ; 1      ; FF_X99_Y107_N53 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -14.138 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 28.993                                                                                                        ;
; Data Required Time ; 14.855                                                                                                        ;
; Slack              ; -14.138 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.472 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 12.949      ; 66         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 62    ; 4.870       ; 25         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 28.993   ; 19.472   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.084 ;   1.873  ; RR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   16.084 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.134 ;   0.050  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.245 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   16.378 ;   0.133  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   16.490 ;   0.112  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   16.618 ;   0.128  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   16.709 ;   0.091  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   16.799 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.839 ;   0.040  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.839 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   18.471 ;   1.632  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.471 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.526 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.637 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.751 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.868 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.000 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.036 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.036 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.916 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.916 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   20.971 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.082 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.196 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.313 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.445 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.481 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.481 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.361 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.361 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.416 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.527 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.641 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.760 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.890 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.926 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.925 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.805 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.805 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.860 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   25.971 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.085 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.202 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.331 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.367 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.367 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.327 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.327 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.381 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.468 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.565 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.611 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.611 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.748 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.752 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   28.752 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.799 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.875 ;   0.076  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.948 ;   0.073  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15              ; High Speed ; leimf1_[1]                                                                                                                ;
;   28.948 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   28.993 ;   0.045  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   28.993 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   28.993 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.855   ; 0.525   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -14.137 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 28.992                                                                                                        ;
; Data Required Time ; 14.855                                                                                                        ;
; Slack              ; -14.137 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.471 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 12.949      ; 66         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 62    ; 4.869       ; 25         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 28.992   ; 19.471   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.972 ;   1.873  ; RR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   20.972 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.024 ;   0.052  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.135 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   21.269 ;   0.134  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   21.381 ;   0.112  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   21.508 ;   0.127  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   21.599 ;   0.091  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   21.689 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.729 ;   0.040  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.728 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   23.360 ;   1.632  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.360 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.415 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.526 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.640 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.759 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.889 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.925 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.924 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.804 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.804 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.859 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   25.970 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.084 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.201 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.330 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.366 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.366 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.326 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.326 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.380 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.467 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.564 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.610 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.610 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.747 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.751 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   28.751 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.798 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.874 ;   0.076  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.947 ;   0.073  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15              ; High Speed ; leimf1_[1]                                                                                                                ;
;   28.947 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   28.992 ;   0.045  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   28.992 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   28.992 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.855   ; 0.525   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -14.135 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 28.990                                                                                                        ;
; Data Required Time ; 14.855                                                                                                        ;
; Slack              ; -14.135 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.469 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 12.949      ; 67         ; 0.000  ; 1.960 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 62    ; 4.867       ; 25         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 28.990   ; 19.469   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.084 ;   1.873  ; RR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   16.084 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.134 ;   0.050  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.245 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   16.378 ;   0.133  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   16.490 ;   0.112  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   16.618 ;   0.128  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   16.709 ;   0.091  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   16.799 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.839 ;   0.040  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   16.839 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   18.471 ;   1.632  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   18.471 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   18.526 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   18.637 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   18.751 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   18.868 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.000 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.036 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.036 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   20.916 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   20.916 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   20.971 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.082 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   21.196 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   21.313 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   21.445 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   21.481 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   21.481 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   23.361 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   23.361 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   23.416 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   23.527 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   23.641 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   23.760 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   23.890 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   23.926 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   23.925 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   25.805 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   25.805 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   25.860 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   25.971 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   26.085 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   26.202 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   26.331 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   26.367 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   26.367 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   28.327 ;   1.960  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   28.327 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   28.381 ;   0.054  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   28.468 ;   0.087  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   28.565 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.611 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   28.611 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   28.748 ;   0.137  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   28.752 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   28.752 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   28.799 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   28.871 ;   0.072  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   28.945 ;   0.074  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                ;
;   28.945 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|dataf                      ;
;   28.990 ;   0.045  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|combout                    ;
;   28.990 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]|d                ;
;   28.990 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.855   ; 0.525   ;    ; uTsu ; 1      ; FF_X99_Y107_N22 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -14.135 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 28.992                                                                                                        ;
; Data Required Time ; 14.857                                                                                                        ;
; Slack              ; -14.135 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 19.471 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.521       ; 100        ; 9.521  ; 9.521 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 13.233      ; 68         ; 0.000  ; 1.880 ;
;    uTco                   ;        ; 1     ; 1.653       ; 8          ; 1.653  ; 1.653 ;
;    Routing Element        ;        ; 59    ; 4.583       ; 24         ; 0.000  ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.224       ; 100        ; 8.224  ; 8.224 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.521    ; 9.521    ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.521  ;   9.521  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.521  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 28.992   ; 19.471   ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.174 ;   1.653  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.174 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.222 ;   0.048  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.358 ;   0.136  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.484 ;   0.126  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.589 ;   0.105  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   11.705 ;   0.116  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   11.835 ;   0.130  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   11.923 ;   0.088  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   11.987 ;   0.064  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   11.988 ;   0.001  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   13.646 ;   1.658  ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   13.646 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   13.701 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   13.812 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   13.926 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.043 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.175 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.211 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.211 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.091 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.091 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.146 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.257 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.371 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   16.488 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   16.617 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   16.653 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   16.654 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   18.534 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   18.534 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   18.589 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   18.700 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   18.814 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   18.931 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.063 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.099 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.099 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   20.979 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   20.979 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.034 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.145 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   21.259 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   21.376 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   21.508 ;   0.132  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   21.544 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   21.544 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   23.424 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   23.424 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   23.479 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   23.590 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   23.704 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   23.823 ;   0.119  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   23.953 ;   0.130  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   23.989 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   23.988 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   25.868 ;   1.880  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   25.868 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   25.923 ;   0.055  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   26.034 ;   0.111  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   26.148 ;   0.114  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   26.265 ;   0.117  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   26.394 ;   0.129  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   26.430 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   26.430 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   28.302 ;   1.872  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   28.302 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   28.358 ;   0.056  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   28.442 ;   0.084  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   28.494 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   28.495 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   28.648 ;   0.153  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   28.653 ;   0.005  ; FF ; CELL ; 6      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[1] ;
;   28.653 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   28.702 ;   0.049  ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I111             ; High Speed ; LAB_RE                                                                                                                   ;
;   28.776 ;   0.074  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X99_Y107_N0_I32  ; High Speed ; LAB_LINE                                                                                                                 ;
;   28.847 ;   0.071  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I21              ; High Speed ; leimdc1_[2]                                                                                                              ;
;   28.847 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|datad                     ;
;   28.992 ;   0.145  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                   ;
;   28.992 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d               ;
;   28.992 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                 ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.480   ; 9.480   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.224 ;   8.224 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.480 ;   1.256 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.330   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.857   ; 0.527   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


