const zh_CN = {
  menu: {
    home: "主页",
    documentation: "文档",
    community: "社区"
  },
  title: {
    main_title: "Sophon 和 PLCT RISC-V 测试台",
    sub_title:  "用于科学和数据科学代码的 RISC-V 测试环境"
  },
  language: "语言",
  footer: "由 Sophon 和 PLCT 提供支持",
  homePage: {
    button: "申请访问",
    title_1: "什么是 RISC-V？",
    content_1_1: "RISC-V 是一种开放标准指令集架构 (ISA)，可实现 CPU 的免版税开发以及可在 CPU 之间共享的通用软件生态系统。预计到本世纪中期，RISC-V 设备数量将超过 650 亿台，这是一个正在大规模发展且非常令人兴奋的技术领域。遵循社区驱动的 ISA 标准，已经并将继续开发出适合各种工作负载的非常多样化的 CPU。",
    content_1_2: "在此测试台中，我们的目标是为 HPC 代码开发人员和数据科学家提供最新 RISC-V CPU 的访问权限，以便他们能够轻松便捷地针对其工作负载尝试该架构。测试平台的访问是免费的，旨在作为研究资源。",
    title_2: "物理和软核 CPU",
    content_2: "该测试台包含物理 RISC-V CPU 和软核的混合体。后者是 CPU 内核的软件描述，然后用于配置 FPGA 并以电子方式表示感兴趣的 CPU。同时提供物理和软核 CPU 可以提供两全其美的价值：物理核心更加成熟，并且能够尝试最先进的实现和/或为软核定制 CPU。"
  },
  documentationPage: {
    title_1: "申请访问",
    content_1: "科学和工程工作负载可以免费访问 RISC-V 测试台。访问系统需要两个步骤，首先我们需要批准您的访问，其次您需要注册系统。",
    title_2: "入门",
    content_2: "本节介绍如何访问测试台系统前端的命令行和 GUI。",
    title_3: "测试台硬件",
    content_3: "该测试台包含物理和软核 RISC-V CPU，本页面简要概述了测试台中托管的不同技术。",
    title_4: "在 RISC-V 上运行",
    content_4: "该测试台包含物理和软核 RISC-V CPU，本页面简要概述了测试台中托管的不同技术。",
    more: "更多的..."
  }
}

export default zh_CN
