assert111.........
name = ddddddd..
assert333.........
NDEBUG is not defined
__STDC__ is not defined
__MSVC__ is defined
XPLA_BORLANDC is defined

---------------------
|  D E F A U L T S  |
---------------------
max_pt=28, min_pt=3
max_fi=32, min_fi=4

-----------------
|  H E A D E R  |
-----------------
#$ MODULE CPLD
#$ PINS 4 "FPGA_clock":86 "CPLD_100MHZ":55 "FLASH_A_E":34 "FPGA_E":144 
#$ PINS 3 "FLASH_A_RP":37 "Program_B":90 "FPGA_data<0>":160 
#$ PINS 3 "FLASH_A_DQ<8>":122 "FPGA_data<1>":161 "FLASH_A_DQ<9>":123 
#$ PINS 3 "FPGA_data<10>":170 "FLASH_A_DQ<2>":103 "FPGA_data<11>":171 
#$ PINS 3 "FLASH_A_DQ<3>":106 "FPGA_data<12>":146 "FLASH_A_DQ<4>":118 
#$ PINS 3 "FPGA_data<13>":147 "FLASH_A_DQ<5>":119 "FPGA_data<14>":148 
#$ PINS 3 "FLASH_A_DQ<6>":120 "FPGA_data<15>":149 "FLASH_A_DQ<7>":121 
#$ PINS 3 "FPGA_data<2>":162 "FLASH_A_DQ<10>":125 "FPGA_data<3>":163 
#$ PINS 3 "FLASH_A_DQ<11>":126 "FPGA_data<4>":164 "FLASH_A_DQ<12>":127 
#$ PINS 3 "FPGA_data<5>":165 "FLASH_A_DQ<13>":128 "FPGA_data<6>":166 
#$ PINS 3 "FLASH_A_DQ<14>":131 "FPGA_data<7>":167 "FLASH_A_DQ<15>":77 
#$ PINS 3 "FPGA_data<8>":168 "FLASH_A_DQ<0>":101 "FPGA_data<9>":169 
#$ PINS 4 "FLASH_A_DQ<1>":102 "LEDs<0>":83 "LEDs<1>":82 "INIT_B":89 
#$ PINS 4 "FLASH_A_RW":67 "LEDs<2>":80 "LEDs<3>":78 "FPGA_CCLK":88 
#$ PINS 4 "FLASH_A_K":36 "FLASH_A_W":65 "FLASH_A_L":66 "FLASH_A_G":35 
#$ PINS 3 "FLASH_A_A<23>":32 "FLASH_A_A<22>":31 "FLASH_A_A<21>":30 
#$ PINS 3 "FLASH_A_A<20>":29 "FLASH_A_A<1>":40 "FLASH_A_A<19>":28 
#$ PINS 3 "FLASH_A_A<18>":27 "FLASH_A_A<17>":63 "FLASH_A_A<16>":62 
#$ PINS 3 "FLASH_A_A<15>":61 "FLASH_A_A<9>":51 "FLASH_A_A<14>":60 
#$ PINS 3 "FLASH_A_A<13>":58 "FLASH_A_A<12>":57 "FLASH_A_A<11>":56 
#$ PINS 3 "FLASH_A_A<10>":54 "FLASH_A_A<0>":39 "FLASH_A_A<8>":50 
#$ PINS 3 "FLASH_A_A<7>":49 "FLASH_A_A<6>":48 "FLASH_A_A<5>":47 
#$ PINS 3 "FLASH_A_A<4>":45 "FLASH_A_A<3>":43 "FLASH_A_A<2>":41 
#$ PINS 1 "FLASH_A_WP":64 
#$ NODES 2 "clk_cnt_i<0>" "clk_cnt_i<1>" 

--------------------------------------
|  P I N    T a b l e    [count=76]  |
--------------------------------------
 clk_cnt_i<1> FPGA_data<12> FPGA_clock FLASH_A_A<2> FPGA_E FLASH_A_G FLASH_A_A<5> 
 FPGA_data<1> FLASH_A_DQ<8> FLASH_A_A<8> FLASH_A_RW FPGA_data<4> FLASH_A_A<22> 
 FLASH_A_DQ<5> FLASH_A_A<17> FLASH_A_DQ<2> FPGA_data<7> LEDs<2> FLASH_A_A<14> FLASH_A_K 
 FLASH_A_DQ<14> FLASH_A_A<11> FLASH_A_L FLASH_A_DQ<11> CPLD_100MHZ FPGA_data<14> 
 FLASH_A_A<0> clk_cnt_i<0> FPGA_data<11> FLASH_A_A<3> FLASH_A_A<6> FLASH_A_DQ<7> 
 FLASH_A_RP INIT_B FPGA_data<2> FLASH_A_A<9> FLASH_A_A<19> FLASH_A_DQ<4> FPGA_data<5> 
 FLASH_A_A<21> FLASH_A_A<16> LEDs<1> FLASH_A_DQ<1> FPGA_data<8> FLASH_A_A<13> 
 FLASH_A_DQ<13> FLASH_A_A<10> FLASH_A_DQ<10> FPGA_data<13> FLASH_A_WP FLASH_A_A<1> 
 FPGA_data<10> FLASH_A_A<4> FPGA_data<0> FLASH_A_W FLASH_A_DQ<9> FLASH_A_A<7> 
 FPGA_data<3> FLASH_A_A<23> FLASH_A_DQ<6> FLASH_A_A<18> FLASH_A_A<20> FPGA_data<6> 
 LEDs<3> FLASH_A_DQ<3> FLASH_A_A<15> FLASH_A_DQ<15> FPGA_data<9> LEDs<0> FLASH_A_DQ<0> 
 FLASH_A_A<12> FLASH_A_DQ<12> FPGA_CCLK FPGA_data<15> FLASH_A_E Program_B

------------------------------------------
|  P I N    E q n l i s t    [count=74]  |
------------------------------------------
FPGA_clock (fi=3): (FPGA_clock.CLK/N_PZ_2, net=CPLD) (FPGA_clock.T/N_PZ_109, net=CPLD) 
CPLD_100MHZ (fi=0): 
FLASH_A_E (fi=2): (FLASH_A_E.D/N_PZ_8, net=CPLD) (FLASH_A_E.CLK/N_PZ_9, net=CPLD) 
FPGA_E (fi=0): 
FLASH_A_RP (fi=2): (FLASH_A_RP.D/N_PZ_10, net=CPLD) (FLASH_A_RP.CLK/N_PZ_11, net=CPLD) 
Program_B (fi=0): 
FPGA_data<0> (fi=2): (FPGA_data<0>.D/N_PZ_12, net=CPLD) (FPGA_data<0>.CLK/N_PZ_13, net=CPLD) 
FLASH_A_DQ<8> (fi=0): 
FPGA_data<1> (fi=2): (FPGA_data<1>.D/N_PZ_14, net=CPLD) (FPGA_data<1>.CLK/N_PZ_15, net=CPLD) 
FLASH_A_DQ<9> (fi=0): 
FPGA_data<10> (fi=2): (FPGA_data<10>.D/N_PZ_16, net=CPLD) (FPGA_data<10>.CLK/N_PZ_17, net=CPLD) 
FLASH_A_DQ<2> (fi=0): 
FPGA_data<11> (fi=2): (FPGA_data<11>.D/N_PZ_18, net=CPLD) (FPGA_data<11>.CLK/N_PZ_19, net=CPLD) 
FLASH_A_DQ<3> (fi=0): 
FPGA_data<12> (fi=2): (FPGA_data<12>.D/N_PZ_20, net=CPLD) (FPGA_data<12>.CLK/N_PZ_21, net=CPLD) 
FLASH_A_DQ<4> (fi=0): 
FPGA_data<13> (fi=2): (FPGA_data<13>.D/N_PZ_22, net=CPLD) (FPGA_data<13>.CLK/N_PZ_23, net=CPLD) 
FLASH_A_DQ<5> (fi=0): 
FPGA_data<14> (fi=2): (FPGA_data<14>.D/N_PZ_24, net=CPLD) (FPGA_data<14>.CLK/N_PZ_25, net=CPLD) 
FLASH_A_DQ<6> (fi=0): 
FPGA_data<15> (fi=2): (FPGA_data<15>.D/N_PZ_26, net=CPLD) (FPGA_data<15>.CLK/N_PZ_27, net=CPLD) 
FLASH_A_DQ<7> (fi=0): 
FPGA_data<2> (fi=2): (FPGA_data<2>.D/N_PZ_28, net=CPLD) (FPGA_data<2>.CLK/N_PZ_29, net=CPLD) 
FLASH_A_DQ<10> (fi=0): 
FPGA_data<3> (fi=2): (FPGA_data<3>.D/N_PZ_30, net=CPLD) (FPGA_data<3>.CLK/N_PZ_31, net=CPLD) 
FLASH_A_DQ<11> (fi=0): 
FPGA_data<4> (fi=2): (FPGA_data<4>.D/N_PZ_32, net=CPLD) (FPGA_data<4>.CLK/N_PZ_33, net=CPLD) 
FLASH_A_DQ<12> (fi=0): 
FPGA_data<5> (fi=2): (FPGA_data<5>.D/N_PZ_34, net=CPLD) (FPGA_data<5>.CLK/N_PZ_35, net=CPLD) 
FLASH_A_DQ<13> (fi=0): 
FPGA_data<6> (fi=2): (FPGA_data<6>.D/N_PZ_36, net=CPLD) (FPGA_data<6>.CLK/N_PZ_37, net=CPLD) 
FLASH_A_DQ<14> (fi=0): 
FPGA_data<7> (fi=2): (FPGA_data<7>.D/N_PZ_38, net=CPLD) (FPGA_data<7>.CLK/N_PZ_39, net=CPLD) 
FLASH_A_DQ<15> (fi=0): 
FPGA_data<8> (fi=2): (FPGA_data<8>.D/N_PZ_40, net=CPLD) (FPGA_data<8>.CLK/N_PZ_41, net=CPLD) 
FLASH_A_DQ<0> (fi=0): 
FPGA_data<9> (fi=2): (FPGA_data<9>.D/N_PZ_42, net=CPLD) (FPGA_data<9>.CLK/N_PZ_43, net=CPLD) 
FLASH_A_DQ<1> (fi=0): 
LEDs<0> (fi=1): (LEDs<0>/N_PZ_44, net=CPLD) 
LEDs<1> (fi=1): (LEDs<1>/N_PZ_45, net=CPLD) 
INIT_B (fi=0): 
FLASH_A_RW (fi=1): (FLASH_A_RW/N_PZ_46, net=CPLD) 
LEDs<2> (fi=1): (LEDs<2>/N_PZ_47, net=CPLD) 
LEDs<3> (fi=1): (LEDs<3>/N_PZ_48, net=CPLD) 
FPGA_CCLK (fi=4): (FPGA_CCLK.CLK/N_PZ_51, net=CPLD) (FPGA_CCLK.D/N_PZ_88, net=CPLD) 
FLASH_A_K (fi=4): (FLASH_A_K.CLK/N_PZ_54, net=CPLD) (FLASH_A_K.D/N_PZ_89, net=CPLD) 
FLASH_A_W (fi=0): (FLASH_A_W/N_PZ_55, net=CPLD) (FLASH_A_W.OE/N_PZ_56, net=CPLD) 
FLASH_A_L (fi=0): (FLASH_A_L/N_PZ_57, net=CPLD) (FLASH_A_L.OE/N_PZ_58, net=CPLD) 
FLASH_A_G (fi=0): (FLASH_A_G/N_PZ_59, net=CPLD) (FLASH_A_G.OE/N_PZ_60, net=CPLD) 
FLASH_A_A<23> (fi=0): (FLASH_A_A<23>/N_PZ_61, net=CPLD) 
FLASH_A_A<22> (fi=0): (FLASH_A_A<22>/N_PZ_62, net=CPLD) 
FLASH_A_A<21> (fi=0): (FLASH_A_A<21>/N_PZ_63, net=CPLD) 
FLASH_A_A<20> (fi=0): (FLASH_A_A<20>/N_PZ_64, net=CPLD) 
FLASH_A_A<1> (fi=0): (FLASH_A_A<1>/N_PZ_65, net=CPLD) 
FLASH_A_A<19> (fi=0): (FLASH_A_A<19>/N_PZ_66, net=CPLD) 
FLASH_A_A<18> (fi=0): (FLASH_A_A<18>/N_PZ_67, net=CPLD) 
FLASH_A_A<17> (fi=0): (FLASH_A_A<17>/N_PZ_68, net=CPLD) 
FLASH_A_A<16> (fi=0): (FLASH_A_A<16>/N_PZ_69, net=CPLD) 
FLASH_A_A<15> (fi=0): (FLASH_A_A<15>/N_PZ_70, net=CPLD) 
FLASH_A_A<9> (fi=0): (FLASH_A_A<9>/N_PZ_71, net=CPLD) 
FLASH_A_A<14> (fi=0): (FLASH_A_A<14>/N_PZ_72, net=CPLD) 
FLASH_A_A<13> (fi=0): (FLASH_A_A<13>/N_PZ_73, net=CPLD) 
FLASH_A_A<12> (fi=0): (FLASH_A_A<12>/N_PZ_74, net=CPLD) 
FLASH_A_A<11> (fi=0): (FLASH_A_A<11>/N_PZ_75, net=CPLD) 
FLASH_A_A<10> (fi=0): (FLASH_A_A<10>/N_PZ_76, net=CPLD) 
FLASH_A_A<0> (fi=0): (FLASH_A_A<0>/N_PZ_77, net=CPLD) 
FLASH_A_A<8> (fi=0): (FLASH_A_A<8>/N_PZ_78, net=CPLD) 
FLASH_A_A<7> (fi=0): (FLASH_A_A<7>/N_PZ_79, net=CPLD) 
FLASH_A_A<6> (fi=0): (FLASH_A_A<6>/N_PZ_80, net=CPLD) 
FLASH_A_A<5> (fi=0): (FLASH_A_A<5>/N_PZ_81, net=CPLD) 
FLASH_A_A<4> (fi=0): (FLASH_A_A<4>/N_PZ_82, net=CPLD) 
FLASH_A_A<3> (fi=0): (FLASH_A_A<3>/N_PZ_83, net=CPLD) 
FLASH_A_A<2> (fi=0): (FLASH_A_A<2>/N_PZ_84, net=CPLD) 
FLASH_A_WP (fi=0): (FLASH_A_WP/N_PZ_85, net=CPLD) 

-------------------------------------------
|  N O D E    E q n l i s t    [count=2]  |
-------------------------------------------
clk_cnt_i<0> (fi=1): clk_cnt_i<0>.CLK/N_PZ_4 clk_cnt_i<0>.T/N_PZ_90 
clk_cnt_i<1> (fi=2): clk_cnt_i<1>.CLK/N_PZ_7 clk_cnt_i<1>.T/N_PZ_110 

---------------------------------
|  D a t a   S t r u c t u r e  |
---------------------------------
PI ( 23) =  FPGA_clock.Q CPLD_100MHZ FPGA_E Program_B FLASH_A_DQ<8> FLASH_A_DQ<9> 
            FLASH_A_DQ<2> FLASH_A_DQ<3> FLASH_A_DQ<4> FLASH_A_DQ<5> FLASH_A_DQ<6> 
            FLASH_A_DQ<7> FLASH_A_DQ<10> FLASH_A_DQ<11> FLASH_A_DQ<12> FLASH_A_DQ<13> 
            FLASH_A_DQ<14> FLASH_A_DQ<15> FLASH_A_DQ<0> FLASH_A_DQ<1> INIT_B 
            clk_cnt_i<0>.Q clk_cnt_i<1>.Q

PO ( 82) =  FPGA_clock.CLK clk_cnt_i<0>.CLK clk_cnt_i<1>.CLK FLASH_A_E.D FLASH_A_E.CLK 
            FLASH_A_RP.D FLASH_A_RP.CLK FPGA_data<0>.D FPGA_data<0>.CLK FPGA_data<1>.D 
            FPGA_data<1>.CLK FPGA_data<10>.D FPGA_data<10>.CLK FPGA_data<11>.D 
            FPGA_data<11>.CLK FPGA_data<12>.D FPGA_data<12>.CLK FPGA_data<13>.D 
            FPGA_data<13>.CLK FPGA_data<14>.D FPGA_data<14>.CLK FPGA_data<15>.D 
            FPGA_data<15>.CLK FPGA_data<2>.D FPGA_data<2>.CLK FPGA_data<3>.D 
            FPGA_data<3>.CLK FPGA_data<4>.D FPGA_data<4>.CLK FPGA_data<5>.D 
            FPGA_data<5>.CLK FPGA_data<6>.D FPGA_data<6>.CLK FPGA_data<7>.D 
            FPGA_data<7>.CLK FPGA_data<8>.D FPGA_data<8>.CLK FPGA_data<9>.D 
            FPGA_data<9>.CLK LEDs<0> LEDs<1> FLASH_A_RW LEDs<2> LEDs<3> FPGA_CCLK.CLK 
            FLASH_A_K.CLK FLASH_A_W FLASH_A_W.OE FLASH_A_L FLASH_A_L.OE FLASH_A_G 
            FLASH_A_G.OE FLASH_A_A<23> FLASH_A_A<22> FLASH_A_A<21> FLASH_A_A<20> 
            FLASH_A_A<1> FLASH_A_A<19> FLASH_A_A<18> FLASH_A_A<17> FLASH_A_A<16> 
            FLASH_A_A<15> FLASH_A_A<9> FLASH_A_A<14> FLASH_A_A<13> FLASH_A_A<12> 
            FLASH_A_A<11> FLASH_A_A<10> FLASH_A_A<0> FLASH_A_A<8> FLASH_A_A<7> 
            FLASH_A_A<6> FLASH_A_A<5> FLASH_A_A<4> FLASH_A_A<3> FLASH_A_A<2> FLASH_A_WP 
            FPGA_CCLK.D FLASH_A_K.D clk_cnt_i<0>.T FPGA_clock.T clk_cnt_i<1>.T

INT = ( 82) N_PZ_2 N_PZ_4 N_PZ_7 N_PZ_8 N_PZ_9 N_PZ_10 N_PZ_11 N_PZ_12 N_PZ_13 N_PZ_14 
            N_PZ_15 N_PZ_16 N_PZ_17 N_PZ_18 N_PZ_19 N_PZ_20 N_PZ_21 N_PZ_22 N_PZ_23 
            N_PZ_24 N_PZ_25 N_PZ_26 N_PZ_27 N_PZ_28 N_PZ_29 N_PZ_30 N_PZ_31 N_PZ_32 
            N_PZ_33 N_PZ_34 N_PZ_35 N_PZ_36 N_PZ_37 N_PZ_38 N_PZ_39 N_PZ_40 N_PZ_41 
            N_PZ_42 N_PZ_43 N_PZ_44 N_PZ_45 N_PZ_46 N_PZ_47 N_PZ_48 N_PZ_51 N_PZ_54 
            N_PZ_55 N_PZ_56 N_PZ_57 N_PZ_58 N_PZ_59 N_PZ_60 N_PZ_61 N_PZ_62 N_PZ_63 
            N_PZ_64 N_PZ_65 N_PZ_66 N_PZ_67 N_PZ_68 N_PZ_69 N_PZ_70 N_PZ_71 N_PZ_72 
            N_PZ_73 N_PZ_74 N_PZ_75 N_PZ_76 N_PZ_77 N_PZ_78 N_PZ_79 N_PZ_80 N_PZ_81 
            N_PZ_82 N_PZ_83 N_PZ_84 N_PZ_85 N_PZ_88 N_PZ_89 N_PZ_90 N_PZ_109 N_PZ_110

PINT= (  0)

AINT= ( 82) N_PZ_2 N_PZ_4 N_PZ_7 N_PZ_8 N_PZ_9 N_PZ_10 N_PZ_11 N_PZ_12 N_PZ_13 N_PZ_14 
            N_PZ_15 N_PZ_16 N_PZ_17 N_PZ_18 N_PZ_19 N_PZ_20 N_PZ_21 N_PZ_22 N_PZ_23 
            N_PZ_24 N_PZ_25 N_PZ_26 N_PZ_27 N_PZ_28 N_PZ_29 N_PZ_30 N_PZ_31 N_PZ_32 
            N_PZ_33 N_PZ_34 N_PZ_35 N_PZ_36 N_PZ_37 N_PZ_38 N_PZ_39 N_PZ_40 N_PZ_41 
            N_PZ_42 N_PZ_43 N_PZ_44 N_PZ_45 N_PZ_46 N_PZ_47 N_PZ_48 N_PZ_51 N_PZ_54 
            N_PZ_55 N_PZ_56 N_PZ_57 N_PZ_58 N_PZ_59 N_PZ_60 N_PZ_61 N_PZ_62 N_PZ_63 
            N_PZ_64 N_PZ_65 N_PZ_66 N_PZ_67 N_PZ_68 N_PZ_69 N_PZ_70 N_PZ_71 N_PZ_72 
            N_PZ_73 N_PZ_74 N_PZ_75 N_PZ_76 N_PZ_77 N_PZ_78 N_PZ_79 N_PZ_80 N_PZ_81 
            N_PZ_82 N_PZ_83 N_PZ_84 N_PZ_85 N_PZ_88 N_PZ_89 N_PZ_90 N_PZ_109 N_PZ_110


----------------------------
|  D F S    N e t w o r k  |
----------------------------
CPLD_100MHZ N_PZ_2 FPGA_clock.CLK N_PZ_4 clk_cnt_i<0>.CLK N_PZ_7 clk_cnt_i<1>.CLK  
FPGA_E N_PZ_8 FLASH_A_E.D FPGA_clock.Q N_PZ_9 FLASH_A_E.CLK Program_B N_PZ_10  
FLASH_A_RP.D N_PZ_11 FLASH_A_RP.CLK FLASH_A_DQ<8> N_PZ_12 FPGA_data<0>.D N_PZ_13  
FPGA_data<0>.CLK FLASH_A_DQ<9> N_PZ_14 FPGA_data<1>.D N_PZ_15 FPGA_data<1>.CLK  
FLASH_A_DQ<2> N_PZ_16 FPGA_data<10>.D N_PZ_17 FPGA_data<10>.CLK FLASH_A_DQ<3> N_PZ_18  
FPGA_data<11>.D N_PZ_19 FPGA_data<11>.CLK FLASH_A_DQ<4> N_PZ_20 FPGA_data<12>.D  
N_PZ_21 FPGA_data<12>.CLK FLASH_A_DQ<5> N_PZ_22 FPGA_data<13>.D N_PZ_23  
FPGA_data<13>.CLK FLASH_A_DQ<6> N_PZ_24 FPGA_data<14>.D N_PZ_25 FPGA_data<14>.CLK  
FLASH_A_DQ<7> N_PZ_26 FPGA_data<15>.D N_PZ_27 FPGA_data<15>.CLK FLASH_A_DQ<10> N_PZ_28  
FPGA_data<2>.D N_PZ_29 FPGA_data<2>.CLK FLASH_A_DQ<11> N_PZ_30 FPGA_data<3>.D N_PZ_31  
FPGA_data<3>.CLK FLASH_A_DQ<12> N_PZ_32 FPGA_data<4>.D N_PZ_33 FPGA_data<4>.CLK  
FLASH_A_DQ<13> N_PZ_34 FPGA_data<5>.D N_PZ_35 FPGA_data<5>.CLK FLASH_A_DQ<14> N_PZ_36  
FPGA_data<6>.D N_PZ_37 FPGA_data<6>.CLK FLASH_A_DQ<15> N_PZ_38 FPGA_data<7>.D N_PZ_39  
FPGA_data<7>.CLK FLASH_A_DQ<0> N_PZ_40 FPGA_data<8>.D N_PZ_41 FPGA_data<8>.CLK  
FLASH_A_DQ<1> N_PZ_42 FPGA_data<9>.D N_PZ_43 FPGA_data<9>.CLK N_PZ_44 LEDs<0> INIT_B  
N_PZ_45 LEDs<1> N_PZ_46 FLASH_A_RW N_PZ_47 LEDs<2> N_PZ_48 LEDs<3> N_PZ_51  
FPGA_CCLK.CLK N_PZ_54 FLASH_A_K.CLK N_PZ_55 FLASH_A_W N_PZ_56 FLASH_A_W.OE N_PZ_57  
FLASH_A_L N_PZ_58 FLASH_A_L.OE N_PZ_59 FLASH_A_G N_PZ_60 FLASH_A_G.OE N_PZ_61  
FLASH_A_A<23> N_PZ_62 FLASH_A_A<22> N_PZ_63 FLASH_A_A<21> N_PZ_64 FLASH_A_A<20>  
N_PZ_65 FLASH_A_A<1> N_PZ_66 FLASH_A_A<19> N_PZ_67 FLASH_A_A<18> N_PZ_68 FLASH_A_A<17>  
N_PZ_69 FLASH_A_A<16> N_PZ_70 FLASH_A_A<15> N_PZ_71 FLASH_A_A<9> N_PZ_72 FLASH_A_A<14>  
N_PZ_73 FLASH_A_A<13> N_PZ_74 FLASH_A_A<12> N_PZ_75 FLASH_A_A<11> N_PZ_76  
FLASH_A_A<10> N_PZ_77 FLASH_A_A<0> N_PZ_78 FLASH_A_A<8> N_PZ_79 FLASH_A_A<7> N_PZ_80  
FLASH_A_A<6> N_PZ_81 FLASH_A_A<5> N_PZ_82 FLASH_A_A<4> N_PZ_83 FLASH_A_A<3> N_PZ_84  
FLASH_A_A<2> N_PZ_85 FLASH_A_WP clk_cnt_i<0>.Q clk_cnt_i<1>.Q N_PZ_88 FPGA_CCLK.D  
N_PZ_89 FLASH_A_K.D N_PZ_90 clk_cnt_i<0>.T N_PZ_109 FPGA_clock.T N_PZ_110  
clk_cnt_i<1>.T 

                                  Short Name                 Collapsible
          Name       Base   Ext   | TypePolOld pt/th fi/FI fo | min          Pair        pxapin
  FPGA_clock.Q FPGA_clock    .Q   a   PI  -  -  -| -  -| - 20 -   -             -             -
   CPLD_100MHZCPLD_100MHZ         c   PI  -  -  -| -  -| -  5 -   -             -             -
        FPGA_E     FPGA_E         f   PI  -  -  -| -  -| -  2 -   -             -             -
     Program_B  Program_B         g   PI  -  -  -| -  -| -  2 -   -             -             -
 FLASH_A_DQ<8>FLASH_A_DQ<8>         h   PI  -  -  -| -  -| -  1 -   -             -             -
 FLASH_A_DQ<9>FLASH_A_DQ<9>         i   PI  -  -  -| -  -| -  1 -   -             -             -
 FLASH_A_DQ<2>FLASH_A_DQ<2>         j   PI  -  -  -| -  -| -  1 -   -             -             -
 FLASH_A_DQ<3>FLASH_A_DQ<3>         k   PI  -  -  -| -  -| -  1 -   -             -             -
 FLASH_A_DQ<4>FLASH_A_DQ<4>         l   PI  -  -  -| -  -| -  1 -   -             -             -
 FLASH_A_DQ<5>FLASH_A_DQ<5>         m   PI  -  -  -| -  -| -  1 -   -             -             -
 FLASH_A_DQ<6>FLASH_A_DQ<6>         n   PI  -  -  -| -  -| -  1 -   -             -             -
 FLASH_A_DQ<7>FLASH_A_DQ<7>         o   PI  -  -  -| -  -| -  1 -   -             -             -
FLASH_A_DQ<10>FLASH_A_DQ<10>         p   PI  -  -  -| -  -| -  1 -   -             -             -
FLASH_A_DQ<11>FLASH_A_DQ<11>         q   PI  -  -  -| -  -| -  1 -   -             -             -
FLASH_A_DQ<12>FLASH_A_DQ<12>         r   PI  -  -  -| -  -| -  1 -   -             -             -
FLASH_A_DQ<13>FLASH_A_DQ<13>         s   PI  -  -  -| -  -| -  1 -   -             -             -
FLASH_A_DQ<14>FLASH_A_DQ<14>         t   PI  -  -  -| -  -| -  1 -   -             -             -
FLASH_A_DQ<15>FLASH_A_DQ<15>         u   PI  -  -  -| -  -| -  1 -   -             -             -
 FLASH_A_DQ<0>FLASH_A_DQ<0>         v   PI  -  -  -| -  -| -  2 -   -             -             -
 FLASH_A_DQ<1>FLASH_A_DQ<1>         w   PI  -  -  -| -  -| -  1 -   -             -             -
        INIT_B     INIT_B         x   PI  -  -  -| -  -| -  2 -   -             -             -
        N_PZ_2     N_PZ_2     -  i3 AINT  -  -  1|28  1|32  1 -   -FPGA_clock.CLK             -
        N_PZ_4     N_PZ_4     -  k3 AINT  -  -  1|28  1|32  1 -   -clk_cnt_i<0>.CLK             -
        N_PZ_7     N_PZ_7     -  n3 AINT  -  -  1|28  1|32  1 -   -clk_cnt_i<1>.CLK             -
        N_PZ_8     N_PZ_8     -  o3 AINT  -  -  1|28  1|32  1 -   -   FLASH_A_E.D             -
        N_PZ_9     N_PZ_9     -  p3 AINT  -  -  1|28  1|32  1 -   - FLASH_A_E.CLK             -
       N_PZ_10    N_PZ_10     -  q3 AINT  -  -  1|28  1|32  1 -   -  FLASH_A_RP.D             -
       N_PZ_11    N_PZ_11     -  r3 AINT  -  -  1|28  1|32  1 -   -FLASH_A_RP.CLK             -
       N_PZ_12    N_PZ_12     -  s3 AINT  -  -  1|28  1|32  1 -   -FPGA_data<0>.D             -
       N_PZ_13    N_PZ_13     -  t3 AINT  -  -  1|28  1|32  1 -   -FPGA_data<0>.CLK             -
       N_PZ_14    N_PZ_14     -  u3 AINT  -  -  1|28  1|32  1 -   -FPGA_data<1>.D             -
       N_PZ_15    N_PZ_15     -  v3 AINT  -  -  1|28  1|32  1 -   -FPGA_data<1>.CLK             -
       N_PZ_16    N_PZ_16     -  w3 AINT  -  -  1|28  1|32  1 -   -FPGA_data<10>.D             -
       N_PZ_17    N_PZ_17     -  x3 AINT  -  -  1|28  1|32  1 -   -FPGA_data<10>.CLK             -
       N_PZ_18    N_PZ_18     -  y3 AINT  -  -  1|28  1|32  1 -   -FPGA_data<11>.D             -
       N_PZ_19    N_PZ_19     -  z3 AINT  -  -  1|28  1|32  1 -   -FPGA_data<11>.CLK             -
       N_PZ_20    N_PZ_20     -  a4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<12>.D             -
       N_PZ_21    N_PZ_21     -  b4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<12>.CLK             -
       N_PZ_22    N_PZ_22     -  c4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<13>.D             -
       N_PZ_23    N_PZ_23     -  d4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<13>.CLK             -
       N_PZ_24    N_PZ_24     -  e4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<14>.D             -
       N_PZ_25    N_PZ_25     -  f4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<14>.CLK             -
       N_PZ_26    N_PZ_26     -  g4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<15>.D             -
       N_PZ_27    N_PZ_27     -  h4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<15>.CLK             -
       N_PZ_28    N_PZ_28     -  i4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<2>.D             -
       N_PZ_29    N_PZ_29     -  j4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<2>.CLK             -
       N_PZ_30    N_PZ_30     -  k4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<3>.D             -
       N_PZ_31    N_PZ_31     -  l4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<3>.CLK             -
       N_PZ_32    N_PZ_32     -  m4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<4>.D             -
       N_PZ_33    N_PZ_33     -  n4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<4>.CLK             -
       N_PZ_34    N_PZ_34     -  o4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<5>.D             -
       N_PZ_35    N_PZ_35     -  p4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<5>.CLK             -
       N_PZ_36    N_PZ_36     -  q4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<6>.D             -
       N_PZ_37    N_PZ_37     -  r4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<6>.CLK             -
       N_PZ_38    N_PZ_38     -  s4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<7>.D             -
       N_PZ_39    N_PZ_39     -  t4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<7>.CLK             -
       N_PZ_40    N_PZ_40     -  u4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<8>.D             -
       N_PZ_41    N_PZ_41     -  v4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<8>.CLK             -
       N_PZ_42    N_PZ_42     -  w4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<9>.D             -
       N_PZ_43    N_PZ_43     -  x4 AINT  -  -  1|28  1|32  1 -   -FPGA_data<9>.CLK             -
       N_PZ_44    N_PZ_44     -  y4 AINT  -  -  1|28  1|32  1 -   -       LEDs<0>             -
       N_PZ_45    N_PZ_45     -  z4 AINT  -  -  1|28  1|32  1 -   -       LEDs<1>             -
       N_PZ_46    N_PZ_46     -  a5 AINT  -  -  1|28  1|32  1 -   -    FLASH_A_RW             -
       N_PZ_47    N_PZ_47     -  b5 AINT  -  -  1|28  1|32  1 -   -       LEDs<2>             -
       N_PZ_48    N_PZ_48     -  c5 AINT  -  -  1|28  1|32  1 -   -       LEDs<3>             -
       N_PZ_51    N_PZ_51     -  f5 AINT  -  -  1|28  1|32  1 -   - FPGA_CCLK.CLK             -
       N_PZ_54    N_PZ_54     -  i5 AINT  -  -  1|28  1|32  1 -   - FLASH_A_K.CLK             -
       N_PZ_55    N_PZ_55     -  j5 AINT  -  -  0|28  0|32  1 -   -     FLASH_A_W             -
       N_PZ_56    N_PZ_56     -  k5 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_W.OE             -
       N_PZ_57    N_PZ_57     -  l5 AINT  -  -  0|28  0|32  1 -   -     FLASH_A_L             -
       N_PZ_58    N_PZ_58     -  m5 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_L.OE             -
       N_PZ_59    N_PZ_59     -  n5 AINT  -  -  0|28  0|32  1 -   -     FLASH_A_G             -
       N_PZ_60    N_PZ_60     -  o5 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_G.OE             -
       N_PZ_61    N_PZ_61     -  p5 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<23>             -
       N_PZ_62    N_PZ_62     -  q5 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<22>             -
       N_PZ_63    N_PZ_63     -  r5 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<21>             -
       N_PZ_64    N_PZ_64     -  s5 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<20>             -
       N_PZ_65    N_PZ_65     -  t5 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_A<1>             -
       N_PZ_66    N_PZ_66     -  u5 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<19>             -
       N_PZ_67    N_PZ_67     -  v5 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<18>             -
       N_PZ_68    N_PZ_68     -  w5 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<17>             -
       N_PZ_69    N_PZ_69     -  x5 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<16>             -
       N_PZ_70    N_PZ_70     -  y5 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<15>             -
       N_PZ_71    N_PZ_71     -  z5 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_A<9>             -
       N_PZ_72    N_PZ_72     -  a6 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<14>             -
       N_PZ_73    N_PZ_73     -  b6 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<13>             -
       N_PZ_74    N_PZ_74     -  c6 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<12>             -
       N_PZ_75    N_PZ_75     -  d6 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<11>             -
       N_PZ_76    N_PZ_76     -  e6 AINT  -  -  0|28  0|32  1 -   - FLASH_A_A<10>             -
       N_PZ_77    N_PZ_77     -  f6 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_A<0>             -
       N_PZ_78    N_PZ_78     -  g6 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_A<8>             -
       N_PZ_79    N_PZ_79     -  h6 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_A<7>             -
       N_PZ_80    N_PZ_80     -  i6 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_A<6>             -
       N_PZ_81    N_PZ_81     -  j6 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_A<5>             -
       N_PZ_82    N_PZ_82     -  k6 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_A<4>             -
       N_PZ_83    N_PZ_83     -  l6 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_A<3>             -
       N_PZ_84    N_PZ_84     -  m6 AINT  -  -  0|28  0|32  1 -   -  FLASH_A_A<2>             -
       N_PZ_85    N_PZ_85     -  n6 AINT  -  -  1|28  0|32  1 -   -    FLASH_A_WP             -
FPGA_clock.CLK FPGA_clock  .CLK  a0   PO  -  -  -| -  -| -  0 -   -        N_PZ_2    FPGA_clock
clk_cnt_i<0>.CLKclk_cnt_i<0>  .CLK  c0   PO  -  -  -| -  -| -  0 -   -        N_PZ_4  clk_cnt_i<0>
clk_cnt_i<1>.CLKclk_cnt_i<1>  .CLK  f0   PO  -  -  -| -  -| -  0 -   -        N_PZ_7  clk_cnt_i<1>
   FLASH_A_E.D  FLASH_A_E    .D  g0   PO  -  -  -| -  -| -  0 -   -        N_PZ_8     FLASH_A_E
 FLASH_A_E.CLK  FLASH_A_E  .CLK  h0   PO  -  -  -| -  -| -  0 -   -        N_PZ_9     FLASH_A_E
  FLASH_A_RP.D FLASH_A_RP    .D  i0   PO  -  -  -| -  -| -  0 -   -       N_PZ_10    FLASH_A_RP
FLASH_A_RP.CLK FLASH_A_RP  .CLK  j0   PO  -  -  -| -  -| -  0 -   -       N_PZ_11    FLASH_A_RP
FPGA_data<0>.DFPGA_data<0>    .D  k0   PO  -  -  -| -  -| -  0 -   -       N_PZ_12  FPGA_data<0>
FPGA_data<0>.CLKFPGA_data<0>  .CLK  l0   PO  -  -  -| -  -| -  0 -   -       N_PZ_13  FPGA_data<0>
FPGA_data<1>.DFPGA_data<1>    .D  m0   PO  -  -  -| -  -| -  0 -   -       N_PZ_14  FPGA_data<1>
FPGA_data<1>.CLKFPGA_data<1>  .CLK  n0   PO  -  -  -| -  -| -  0 -   -       N_PZ_15  FPGA_data<1>
FPGA_data<10>.DFPGA_data<10>    .D  o0   PO  -  -  -| -  -| -  0 -   -       N_PZ_16 FPGA_data<10>
FPGA_data<10>.CLKFPGA_data<10>  .CLK  p0   PO  -  -  -| -  -| -  0 -   -       N_PZ_17 FPGA_data<10>
FPGA_data<11>.DFPGA_data<11>    .D  q0   PO  -  -  -| -  -| -  0 -   -       N_PZ_18 FPGA_data<11>
FPGA_data<11>.CLKFPGA_data<11>  .CLK  r0   PO  -  -  -| -  -| -  0 -   -       N_PZ_19 FPGA_data<11>
FPGA_data<12>.DFPGA_data<12>    .D  s0   PO  -  -  -| -  -| -  0 -   -       N_PZ_20 FPGA_data<12>
FPGA_data<12>.CLKFPGA_data<12>  .CLK  t0   PO  -  -  -| -  -| -  0 -   -       N_PZ_21 FPGA_data<12>
FPGA_data<13>.DFPGA_data<13>    .D  u0   PO  -  -  -| -  -| -  0 -   -       N_PZ_22 FPGA_data<13>
FPGA_data<13>.CLKFPGA_data<13>  .CLK  v0   PO  -  -  -| -  -| -  0 -   -       N_PZ_23 FPGA_data<13>
FPGA_data<14>.DFPGA_data<14>    .D  w0   PO  -  -  -| -  -| -  0 -   -       N_PZ_24 FPGA_data<14>
FPGA_data<14>.CLKFPGA_data<14>  .CLK  x0   PO  -  -  -| -  -| -  0 -   -       N_PZ_25 FPGA_data<14>
FPGA_data<15>.DFPGA_data<15>    .D  y0   PO  -  -  -| -  -| -  0 -   -       N_PZ_26 FPGA_data<15>
FPGA_data<15>.CLKFPGA_data<15>  .CLK  z0   PO  -  -  -| -  -| -  0 -   -       N_PZ_27 FPGA_data<15>
FPGA_data<2>.DFPGA_data<2>    .D  a1   PO  -  -  -| -  -| -  0 -   -       N_PZ_28  FPGA_data<2>
FPGA_data<2>.CLKFPGA_data<2>  .CLK  b1   PO  -  -  -| -  -| -  0 -   -       N_PZ_29  FPGA_data<2>
FPGA_data<3>.DFPGA_data<3>    .D  c1   PO  -  -  -| -  -| -  0 -   -       N_PZ_30  FPGA_data<3>
FPGA_data<3>.CLKFPGA_data<3>  .CLK  d1   PO  -  -  -| -  -| -  0 -   -       N_PZ_31  FPGA_data<3>
FPGA_data<4>.DFPGA_data<4>    .D  e1   PO  -  -  -| -  -| -  0 -   -       N_PZ_32  FPGA_data<4>
FPGA_data<4>.CLKFPGA_data<4>  .CLK  f1   PO  -  -  -| -  -| -  0 -   -       N_PZ_33  FPGA_data<4>
FPGA_data<5>.DFPGA_data<5>    .D  g1   PO  -  -  -| -  -| -  0 -   -       N_PZ_34  FPGA_data<5>
FPGA_data<5>.CLKFPGA_data<5>  .CLK  h1   PO  -  -  -| -  -| -  0 -   -       N_PZ_35  FPGA_data<5>
FPGA_data<6>.DFPGA_data<6>    .D  i1   PO  -  -  -| -  -| -  0 -   -       N_PZ_36  FPGA_data<6>
FPGA_data<6>.CLKFPGA_data<6>  .CLK  j1   PO  -  -  -| -  -| -  0 -   -       N_PZ_37  FPGA_data<6>
FPGA_data<7>.DFPGA_data<7>    .D  k1   PO  -  -  -| -  -| -  0 -   -       N_PZ_38  FPGA_data<7>
FPGA_data<7>.CLKFPGA_data<7>  .CLK  l1   PO  -  -  -| -  -| -  0 -   -       N_PZ_39  FPGA_data<7>
FPGA_data<8>.DFPGA_data<8>    .D  m1   PO  -  -  -| -  -| -  0 -   -       N_PZ_40  FPGA_data<8>
FPGA_data<8>.CLKFPGA_data<8>  .CLK  n1   PO  -  -  -| -  -| -  0 -   -       N_PZ_41  FPGA_data<8>
FPGA_data<9>.DFPGA_data<9>    .D  o1   PO  -  -  -| -  -| -  0 -   -       N_PZ_42  FPGA_data<9>
FPGA_data<9>.CLKFPGA_data<9>  .CLK  p1   PO  -  -  -| -  -| -  0 -   -       N_PZ_43  FPGA_data<9>
       LEDs<0>    LEDs<0>        q1   PO  -  -  -| -  -| -  0 -   -       N_PZ_44       LEDs<0>
       LEDs<1>    LEDs<1>        r1   PO  -  -  -| -  -| -  0 -   -       N_PZ_45       LEDs<1>
    FLASH_A_RW FLASH_A_RW        s1   PO  -  -  -| -  -| -  0 -   -       N_PZ_46    FLASH_A_RW
       LEDs<2>    LEDs<2>        t1   PO  -  -  -| -  -| -  0 -   -       N_PZ_47       LEDs<2>
       LEDs<3>    LEDs<3>        u1   PO  -  -  -| -  -| -  0 -   -       N_PZ_48       LEDs<3>
 FPGA_CCLK.CLK  FPGA_CCLK  .CLK  x1   PO  -  -  -| -  -| -  0 -   -       N_PZ_51     FPGA_CCLK
 FLASH_A_K.CLK  FLASH_A_K  .CLK  a2   PO  -  -  -| -  -| -  0 -   -       N_PZ_54     FLASH_A_K
     FLASH_A_W  FLASH_A_W        b2   PO  -  -  -| -  -| -  0 -   -       N_PZ_55     FLASH_A_W
  FLASH_A_W.OE  FLASH_A_W   .OE  c2   PO  -  -  -| -  -| -  0 -   -       N_PZ_56     FLASH_A_W
     FLASH_A_L  FLASH_A_L        d2   PO  -  -  -| -  -| -  0 -   -       N_PZ_57     FLASH_A_L
  FLASH_A_L.OE  FLASH_A_L   .OE  e2   PO  -  -  -| -  -| -  0 -   -       N_PZ_58     FLASH_A_L
     FLASH_A_G  FLASH_A_G        f2   PO  -  -  -| -  -| -  0 -   -       N_PZ_59     FLASH_A_G
  FLASH_A_G.OE  FLASH_A_G   .OE  g2   PO  -  -  -| -  -| -  0 -   -       N_PZ_60     FLASH_A_G
 FLASH_A_A<23>FLASH_A_A<23>        h2   PO  -  -  -| -  -| -  0 -   -       N_PZ_61 FLASH_A_A<23>
 FLASH_A_A<22>FLASH_A_A<22>        i2   PO  -  -  -| -  -| -  0 -   -       N_PZ_62 FLASH_A_A<22>
 FLASH_A_A<21>FLASH_A_A<21>        j2   PO  -  -  -| -  -| -  0 -   -       N_PZ_63 FLASH_A_A<21>
 FLASH_A_A<20>FLASH_A_A<20>        k2   PO  -  -  -| -  -| -  0 -   -       N_PZ_64 FLASH_A_A<20>
  FLASH_A_A<1>FLASH_A_A<1>        l2   PO  -  -  -| -  -| -  0 -   -       N_PZ_65  FLASH_A_A<1>
 FLASH_A_A<19>FLASH_A_A<19>        m2   PO  -  -  -| -  -| -  0 -   -       N_PZ_66 FLASH_A_A<19>
 FLASH_A_A<18>FLASH_A_A<18>        n2   PO  -  -  -| -  -| -  0 -   -       N_PZ_67 FLASH_A_A<18>
 FLASH_A_A<17>FLASH_A_A<17>        o2   PO  -  -  -| -  -| -  0 -   -       N_PZ_68 FLASH_A_A<17>
 FLASH_A_A<16>FLASH_A_A<16>        p2   PO  -  -  -| -  -| -  0 -   -       N_PZ_69 FLASH_A_A<16>
 FLASH_A_A<15>FLASH_A_A<15>        q2   PO  -  -  -| -  -| -  0 -   -       N_PZ_70 FLASH_A_A<15>
  FLASH_A_A<9>FLASH_A_A<9>        r2   PO  -  -  -| -  -| -  0 -   -       N_PZ_71  FLASH_A_A<9>
 FLASH_A_A<14>FLASH_A_A<14>        s2   PO  -  -  -| -  -| -  0 -   -       N_PZ_72 FLASH_A_A<14>
 FLASH_A_A<13>FLASH_A_A<13>        t2   PO  -  -  -| -  -| -  0 -   -       N_PZ_73 FLASH_A_A<13>
 FLASH_A_A<12>FLASH_A_A<12>        u2   PO  -  -  -| -  -| -  0 -   -       N_PZ_74 FLASH_A_A<12>
 FLASH_A_A<11>FLASH_A_A<11>        v2   PO  -  -  -| -  -| -  0 -   -       N_PZ_75 FLASH_A_A<11>
 FLASH_A_A<10>FLASH_A_A<10>        w2   PO  -  -  -| -  -| -  0 -   -       N_PZ_76 FLASH_A_A<10>
  FLASH_A_A<0>FLASH_A_A<0>        x2   PO  -  -  -| -  -| -  0 -   -       N_PZ_77  FLASH_A_A<0>
  FLASH_A_A<8>FLASH_A_A<8>        y2   PO  -  -  -| -  -| -  0 -   -       N_PZ_78  FLASH_A_A<8>
  FLASH_A_A<7>FLASH_A_A<7>        z2   PO  -  -  -| -  -| -  0 -   -       N_PZ_79  FLASH_A_A<7>
  FLASH_A_A<6>FLASH_A_A<6>        a3   PO  -  -  -| -  -| -  0 -   -       N_PZ_80  FLASH_A_A<6>
  FLASH_A_A<5>FLASH_A_A<5>        b3   PO  -  -  -| -  -| -  0 -   -       N_PZ_81  FLASH_A_A<5>
  FLASH_A_A<4>FLASH_A_A<4>        c3   PO  -  -  -| -  -| -  0 -   -       N_PZ_82  FLASH_A_A<4>
  FLASH_A_A<3>FLASH_A_A<3>        d3   PO  -  -  -| -  -| -  0 -   -       N_PZ_83  FLASH_A_A<3>
  FLASH_A_A<2>FLASH_A_A<2>        e3   PO  -  -  -| -  -| -  0 -   -       N_PZ_84  FLASH_A_A<2>
    FLASH_A_WP FLASH_A_WP        f3   PO  -  -  -| -  -| -  0 -   -       N_PZ_85    FLASH_A_WP
       N_PZ_88    N_PZ_88     -  u6 AINT  -  -  3|28  3|32  1 -   -   FPGA_CCLK.D             -
       N_PZ_89    N_PZ_89     -  v6 AINT  -  -  3|28  3|32  1 -   -   FLASH_A_K.D             -
   FPGA_CCLK.D  FPGA_CCLK    .D  q6   PO  -  -  -| -  -| -  0 -   -       N_PZ_88     FPGA_CCLK
   FLASH_A_K.D  FLASH_A_K    .D  r6   PO  -  -  -| -  -| -  0 -   -       N_PZ_89     FLASH_A_K
clk_cnt_i<0>.Qclk_cnt_i<0>    .Q  w6   PI  -  -  -| -  -| -  4 -   -             -             -
clk_cnt_i<1>.Qclk_cnt_i<1>    .Q  x6   PI  -  -  -| -  -| -  3 -   -             -             -
       N_PZ_90    N_PZ_90     -  p8 AINT  -  -  1|28  0|32  1 -   -clk_cnt_i<0>.T             -
      N_PZ_109   N_PZ_109     -  i9 AINT  -  -  1|28  2|32  1 -   -  FPGA_clock.T             -
      N_PZ_110   N_PZ_110     -  j9 AINT  -  -  1|28  1|32  1 -   -clk_cnt_i<1>.T             -
clk_cnt_i<0>.Tclk_cnt_i<0>    .T  y6   PO  -  -  -| -  -| -  0 -   -       N_PZ_90  clk_cnt_i<0>
  FPGA_clock.T FPGA_clock    .T  j8   PO  -  -  -| -  -| -  0 -   -      N_PZ_109    FPGA_clock
clk_cnt_i<1>.Tclk_cnt_i<1>    .T  k8   PO  -  -  -| -  -| -  0 -   -      N_PZ_110  clk_cnt_i<1>

-------------------------------------------------------
|  PinCnt = 74, NodeCnt = 2, Total = 76, TotalPt = 56 |
-------------------------------------------------------
FPGA_clock.Q,net=CPLD: PI
  <--0-- 
  --20--> (N_PZ_9, CPLD) (N_PZ_11, CPLD) (N_PZ_13, CPLD) (N_PZ_15, CPLD)  
          (N_PZ_17, CPLD) (N_PZ_19, CPLD) (N_PZ_21, CPLD) (N_PZ_23, CPLD)  
          (N_PZ_25, CPLD) (N_PZ_27, CPLD) (N_PZ_29, CPLD) (N_PZ_31, CPLD)  
          (N_PZ_33, CPLD) (N_PZ_35, CPLD) (N_PZ_37, CPLD) (N_PZ_39, CPLD)  
          (N_PZ_41, CPLD) (N_PZ_43, CPLD) (N_PZ_88, CPLD) (N_PZ_89, CPLD) 
CPLD_100MHZ,net=CPLD: PI
  <--0-- 
  --5--> (N_PZ_2, CPLD) (N_PZ_4, CPLD) (N_PZ_7, CPLD) (N_PZ_51, CPLD) (N_PZ_54, CPLD) 
FPGA_E,net=CPLD: PI
  <--0-- 
  --2--> (N_PZ_8, CPLD) (N_PZ_47, CPLD) 
Program_B,net=CPLD: PI
  <--0-- 
  --2--> (N_PZ_10, CPLD) (N_PZ_44, CPLD) 
FLASH_A_DQ<8>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_12, CPLD) 
FLASH_A_DQ<9>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_14, CPLD) 
FLASH_A_DQ<2>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_16, CPLD) 
FLASH_A_DQ<3>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_18, CPLD) 
FLASH_A_DQ<4>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_20, CPLD) 
FLASH_A_DQ<5>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_22, CPLD) 
FLASH_A_DQ<6>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_24, CPLD) 
FLASH_A_DQ<7>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_26, CPLD) 
FLASH_A_DQ<10>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_28, CPLD) 
FLASH_A_DQ<11>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_30, CPLD) 
FLASH_A_DQ<12>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_32, CPLD) 
FLASH_A_DQ<13>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_34, CPLD) 
FLASH_A_DQ<14>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_36, CPLD) 
FLASH_A_DQ<15>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_38, CPLD) 
FLASH_A_DQ<0>,net=CPLD: PI
  <--0-- 
  --2--> (N_PZ_40, CPLD) (N_PZ_48, CPLD) 
FLASH_A_DQ<1>,net=CPLD: PI
  <--0-- 
  --1--> (N_PZ_42, CPLD) 
INIT_B,net=CPLD: PI
  <--0-- 
  --2--> (N_PZ_45, CPLD) (N_PZ_46, CPLD) 
N_PZ_2,net=CPLD: PINT ( FPGA_clock.CLK )
  <--1--  (CPLD_100MHZ, CPLD)
  --1--> (FPGA_clock.CLK, CPLD) 
N_PZ_4,net=CPLD: PINT ( clk_cnt_i<0>.CLK )
  <--1--  (CPLD_100MHZ, CPLD)
  --1--> (clk_cnt_i<0>.CLK, CPLD) 
N_PZ_7,net=CPLD: PINT ( clk_cnt_i<1>.CLK )
  <--1--  (CPLD_100MHZ, CPLD)
  --1--> (clk_cnt_i<1>.CLK, CPLD) 
N_PZ_8,net=CPLD: PINT ( FLASH_A_E.D )
  <--1--  (FPGA_E, CPLD)
  --1--> (FLASH_A_E.D, CPLD) 
N_PZ_9,net=CPLD: PINT ( FLASH_A_E.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FLASH_A_E.CLK, CPLD) 
N_PZ_10,net=CPLD: PINT ( FLASH_A_RP.D )
  <--1--  (Program_B, CPLD)
  --1--> (FLASH_A_RP.D, CPLD) 
N_PZ_11,net=CPLD: PINT ( FLASH_A_RP.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FLASH_A_RP.CLK, CPLD) 
N_PZ_12,net=CPLD: PINT ( FPGA_data<0>.D )
  <--1--  (FLASH_A_DQ<8>, CPLD)
  --1--> (FPGA_data<0>.D, CPLD) 
N_PZ_13,net=CPLD: PINT ( FPGA_data<0>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<0>.CLK, CPLD) 
N_PZ_14,net=CPLD: PINT ( FPGA_data<1>.D )
  <--1--  (FLASH_A_DQ<9>, CPLD)
  --1--> (FPGA_data<1>.D, CPLD) 
N_PZ_15,net=CPLD: PINT ( FPGA_data<1>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<1>.CLK, CPLD) 
N_PZ_16,net=CPLD: PINT ( FPGA_data<10>.D )
  <--1--  (FLASH_A_DQ<2>, CPLD)
  --1--> (FPGA_data<10>.D, CPLD) 
N_PZ_17,net=CPLD: PINT ( FPGA_data<10>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<10>.CLK, CPLD) 
N_PZ_18,net=CPLD: PINT ( FPGA_data<11>.D )
  <--1--  (FLASH_A_DQ<3>, CPLD)
  --1--> (FPGA_data<11>.D, CPLD) 
N_PZ_19,net=CPLD: PINT ( FPGA_data<11>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<11>.CLK, CPLD) 
N_PZ_20,net=CPLD: PINT ( FPGA_data<12>.D )
  <--1--  (FLASH_A_DQ<4>, CPLD)
  --1--> (FPGA_data<12>.D, CPLD) 
N_PZ_21,net=CPLD: PINT ( FPGA_data<12>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<12>.CLK, CPLD) 
N_PZ_22,net=CPLD: PINT ( FPGA_data<13>.D )
  <--1--  (FLASH_A_DQ<5>, CPLD)
  --1--> (FPGA_data<13>.D, CPLD) 
N_PZ_23,net=CPLD: PINT ( FPGA_data<13>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<13>.CLK, CPLD) 
N_PZ_24,net=CPLD: PINT ( FPGA_data<14>.D )
  <--1--  (FLASH_A_DQ<6>, CPLD)
  --1--> (FPGA_data<14>.D, CPLD) 
N_PZ_25,net=CPLD: PINT ( FPGA_data<14>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<14>.CLK, CPLD) 
N_PZ_26,net=CPLD: PINT ( FPGA_data<15>.D )
  <--1--  (FLASH_A_DQ<7>, CPLD)
  --1--> (FPGA_data<15>.D, CPLD) 
N_PZ_27,net=CPLD: PINT ( FPGA_data<15>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<15>.CLK, CPLD) 
N_PZ_28,net=CPLD: PINT ( FPGA_data<2>.D )
  <--1--  (FLASH_A_DQ<10>, CPLD)
  --1--> (FPGA_data<2>.D, CPLD) 
N_PZ_29,net=CPLD: PINT ( FPGA_data<2>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<2>.CLK, CPLD) 
N_PZ_30,net=CPLD: PINT ( FPGA_data<3>.D )
  <--1--  (FLASH_A_DQ<11>, CPLD)
  --1--> (FPGA_data<3>.D, CPLD) 
N_PZ_31,net=CPLD: PINT ( FPGA_data<3>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<3>.CLK, CPLD) 
N_PZ_32,net=CPLD: PINT ( FPGA_data<4>.D )
  <--1--  (FLASH_A_DQ<12>, CPLD)
  --1--> (FPGA_data<4>.D, CPLD) 
N_PZ_33,net=CPLD: PINT ( FPGA_data<4>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<4>.CLK, CPLD) 
N_PZ_34,net=CPLD: PINT ( FPGA_data<5>.D )
  <--1--  (FLASH_A_DQ<13>, CPLD)
  --1--> (FPGA_data<5>.D, CPLD) 
N_PZ_35,net=CPLD: PINT ( FPGA_data<5>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<5>.CLK, CPLD) 
N_PZ_36,net=CPLD: PINT ( FPGA_data<6>.D )
  <--1--  (FLASH_A_DQ<14>, CPLD)
  --1--> (FPGA_data<6>.D, CPLD) 
N_PZ_37,net=CPLD: PINT ( FPGA_data<6>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<6>.CLK, CPLD) 
N_PZ_38,net=CPLD: PINT ( FPGA_data<7>.D )
  <--1--  (FLASH_A_DQ<15>, CPLD)
  --1--> (FPGA_data<7>.D, CPLD) 
N_PZ_39,net=CPLD: PINT ( FPGA_data<7>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<7>.CLK, CPLD) 
N_PZ_40,net=CPLD: PINT ( FPGA_data<8>.D )
  <--1--  (FLASH_A_DQ<0>, CPLD)
  --1--> (FPGA_data<8>.D, CPLD) 
N_PZ_41,net=CPLD: PINT ( FPGA_data<8>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<8>.CLK, CPLD) 
N_PZ_42,net=CPLD: PINT ( FPGA_data<9>.D )
  <--1--  (FLASH_A_DQ<1>, CPLD)
  --1--> (FPGA_data<9>.D, CPLD) 
N_PZ_43,net=CPLD: PINT ( FPGA_data<9>.CLK )
  <--1--  (FPGA_clock.Q, CPLD)
  --1--> (FPGA_data<9>.CLK, CPLD) 
N_PZ_44,net=CPLD: PINT ( LEDs<0> )
  <--1--  (Program_B, CPLD)
  --1--> (LEDs<0>, CPLD) 
N_PZ_45,net=CPLD: PINT ( LEDs<1> )
  <--1--  (INIT_B, CPLD)
  --1--> (LEDs<1>, CPLD) 
N_PZ_46,net=CPLD: PINT ( FLASH_A_RW )
  <--1--  (INIT_B, CPLD)
  --1--> (FLASH_A_RW, CPLD) 
N_PZ_47,net=CPLD: PINT ( LEDs<2> )
  <--1--  (FPGA_E, CPLD)
  --1--> (LEDs<2>, CPLD) 
N_PZ_48,net=CPLD: PINT ( LEDs<3> )
  <--1--  (FLASH_A_DQ<0>, CPLD)
  --1--> (LEDs<3>, CPLD) 
N_PZ_51,net=CPLD: PINT ( FPGA_CCLK.CLK )
  <--1--  (CPLD_100MHZ, CPLD)
  --1--> (FPGA_CCLK.CLK, CPLD) 
N_PZ_54,net=CPLD: PINT ( FLASH_A_K.CLK )
  <--1--  (CPLD_100MHZ, CPLD)
  --1--> (FLASH_A_K.CLK, CPLD) 
N_PZ_55,net=CPLD: PINT ( FLASH_A_W )
  <--0-- 
  --1--> (FLASH_A_W, CPLD) 
N_PZ_56,net=CPLD: PINT ( FLASH_A_W.OE )
  <--0-- 
  --1--> (FLASH_A_W.OE, CPLD) 
N_PZ_57,net=CPLD: PINT ( FLASH_A_L )
  <--0-- 
  --1--> (FLASH_A_L, CPLD) 
N_PZ_58,net=CPLD: PINT ( FLASH_A_L.OE )
  <--0-- 
  --1--> (FLASH_A_L.OE, CPLD) 
N_PZ_59,net=CPLD: PINT ( FLASH_A_G )
  <--0-- 
  --1--> (FLASH_A_G, CPLD) 
N_PZ_60,net=CPLD: PINT ( FLASH_A_G.OE )
  <--0-- 
  --1--> (FLASH_A_G.OE, CPLD) 
N_PZ_61,net=CPLD: PINT ( FLASH_A_A<23> )
  <--0-- 
  --1--> (FLASH_A_A<23>, CPLD) 
N_PZ_62,net=CPLD: PINT ( FLASH_A_A<22> )
  <--0-- 
  --1--> (FLASH_A_A<22>, CPLD) 
N_PZ_63,net=CPLD: PINT ( FLASH_A_A<21> )
  <--0-- 
  --1--> (FLASH_A_A<21>, CPLD) 
N_PZ_64,net=CPLD: PINT ( FLASH_A_A<20> )
  <--0-- 
  --1--> (FLASH_A_A<20>, CPLD) 
N_PZ_65,net=CPLD: PINT ( FLASH_A_A<1> )
  <--0-- 
  --1--> (FLASH_A_A<1>, CPLD) 
N_PZ_66,net=CPLD: PINT ( FLASH_A_A<19> )
  <--0-- 
  --1--> (FLASH_A_A<19>, CPLD) 
N_PZ_67,net=CPLD: PINT ( FLASH_A_A<18> )
  <--0-- 
  --1--> (FLASH_A_A<18>, CPLD) 
N_PZ_68,net=CPLD: PINT ( FLASH_A_A<17> )
  <--0-- 
  --1--> (FLASH_A_A<17>, CPLD) 
N_PZ_69,net=CPLD: PINT ( FLASH_A_A<16> )
  <--0-- 
  --1--> (FLASH_A_A<16>, CPLD) 
N_PZ_70,net=CPLD: PINT ( FLASH_A_A<15> )
  <--0-- 
  --1--> (FLASH_A_A<15>, CPLD) 
N_PZ_71,net=CPLD: PINT ( FLASH_A_A<9> )
  <--0-- 
  --1--> (FLASH_A_A<9>, CPLD) 
N_PZ_72,net=CPLD: PINT ( FLASH_A_A<14> )
  <--0-- 
  --1--> (FLASH_A_A<14>, CPLD) 
N_PZ_73,net=CPLD: PINT ( FLASH_A_A<13> )
  <--0-- 
  --1--> (FLASH_A_A<13>, CPLD) 
N_PZ_74,net=CPLD: PINT ( FLASH_A_A<12> )
  <--0-- 
  --1--> (FLASH_A_A<12>, CPLD) 
N_PZ_75,net=CPLD: PINT ( FLASH_A_A<11> )
  <--0-- 
  --1--> (FLASH_A_A<11>, CPLD) 
N_PZ_76,net=CPLD: PINT ( FLASH_A_A<10> )
  <--0-- 
  --1--> (FLASH_A_A<10>, CPLD) 
N_PZ_77,net=CPLD: PINT ( FLASH_A_A<0> )
  <--0-- 
  --1--> (FLASH_A_A<0>, CPLD) 
N_PZ_78,net=CPLD: PINT ( FLASH_A_A<8> )
  <--0-- 
  --1--> (FLASH_A_A<8>, CPLD) 
N_PZ_79,net=CPLD: PINT ( FLASH_A_A<7> )
  <--0-- 
  --1--> (FLASH_A_A<7>, CPLD) 
N_PZ_80,net=CPLD: PINT ( FLASH_A_A<6> )
  <--0-- 
  --1--> (FLASH_A_A<6>, CPLD) 
N_PZ_81,net=CPLD: PINT ( FLASH_A_A<5> )
  <--0-- 
  --1--> (FLASH_A_A<5>, CPLD) 
N_PZ_82,net=CPLD: PINT ( FLASH_A_A<4> )
  <--0-- 
  --1--> (FLASH_A_A<4>, CPLD) 
N_PZ_83,net=CPLD: PINT ( FLASH_A_A<3> )
  <--0-- 
  --1--> (FLASH_A_A<3>, CPLD) 
N_PZ_84,net=CPLD: PINT ( FLASH_A_A<2> )
  <--0-- 
  --1--> (FLASH_A_A<2>, CPLD) 
N_PZ_85,net=CPLD: PINT ( FLASH_A_WP )
  <--0-- 
  --1--> (FLASH_A_WP, CPLD) 
FPGA_clock.CLK,net=CPLD: PO
  <--1--  (N_PZ_2, CPLD)
  --0--> 
clk_cnt_i<0>.CLK,net=CPLD: PO
  <--1--  (N_PZ_4, CPLD)
  --0--> 
clk_cnt_i<1>.CLK,net=CPLD: PO
  <--1--  (N_PZ_7, CPLD)
  --0--> 
FLASH_A_E.D,net=CPLD: PO
  <--1--  (N_PZ_8, CPLD)
  --0--> 
FLASH_A_E.CLK,net=CPLD: PO
  <--1--  (N_PZ_9, CPLD)
  --0--> 
FLASH_A_RP.D,net=CPLD: PO
  <--1--  (N_PZ_10, CPLD)
  --0--> 
FLASH_A_RP.CLK,net=CPLD: PO
  <--1--  (N_PZ_11, CPLD)
  --0--> 
FPGA_data<0>.D,net=CPLD: PO
  <--1--  (N_PZ_12, CPLD)
  --0--> 
FPGA_data<0>.CLK,net=CPLD: PO
  <--1--  (N_PZ_13, CPLD)
  --0--> 
FPGA_data<1>.D,net=CPLD: PO
  <--1--  (N_PZ_14, CPLD)
  --0--> 
FPGA_data<1>.CLK,net=CPLD: PO
  <--1--  (N_PZ_15, CPLD)
  --0--> 
FPGA_data<10>.D,net=CPLD: PO
  <--1--  (N_PZ_16, CPLD)
  --0--> 
FPGA_data<10>.CLK,net=CPLD: PO
  <--1--  (N_PZ_17, CPLD)
  --0--> 
FPGA_data<11>.D,net=CPLD: PO
  <--1--  (N_PZ_18, CPLD)
  --0--> 
FPGA_data<11>.CLK,net=CPLD: PO
  <--1--  (N_PZ_19, CPLD)
  --0--> 
FPGA_data<12>.D,net=CPLD: PO
  <--1--  (N_PZ_20, CPLD)
  --0--> 
FPGA_data<12>.CLK,net=CPLD: PO
  <--1--  (N_PZ_21, CPLD)
  --0--> 
FPGA_data<13>.D,net=CPLD: PO
  <--1--  (N_PZ_22, CPLD)
  --0--> 
FPGA_data<13>.CLK,net=CPLD: PO
  <--1--  (N_PZ_23, CPLD)
  --0--> 
FPGA_data<14>.D,net=CPLD: PO
  <--1--  (N_PZ_24, CPLD)
  --0--> 
FPGA_data<14>.CLK,net=CPLD: PO
  <--1--  (N_PZ_25, CPLD)
  --0--> 
FPGA_data<15>.D,net=CPLD: PO
  <--1--  (N_PZ_26, CPLD)
  --0--> 
FPGA_data<15>.CLK,net=CPLD: PO
  <--1--  (N_PZ_27, CPLD)
  --0--> 
FPGA_data<2>.D,net=CPLD: PO
  <--1--  (N_PZ_28, CPLD)
  --0--> 
FPGA_data<2>.CLK,net=CPLD: PO
  <--1--  (N_PZ_29, CPLD)
  --0--> 
FPGA_data<3>.D,net=CPLD: PO
  <--1--  (N_PZ_30, CPLD)
  --0--> 
FPGA_data<3>.CLK,net=CPLD: PO
  <--1--  (N_PZ_31, CPLD)
  --0--> 
FPGA_data<4>.D,net=CPLD: PO
  <--1--  (N_PZ_32, CPLD)
  --0--> 
FPGA_data<4>.CLK,net=CPLD: PO
  <--1--  (N_PZ_33, CPLD)
  --0--> 
FPGA_data<5>.D,net=CPLD: PO
  <--1--  (N_PZ_34, CPLD)
  --0--> 
FPGA_data<5>.CLK,net=CPLD: PO
  <--1--  (N_PZ_35, CPLD)
  --0--> 
FPGA_data<6>.D,net=CPLD: PO
  <--1--  (N_PZ_36, CPLD)
  --0--> 
FPGA_data<6>.CLK,net=CPLD: PO
  <--1--  (N_PZ_37, CPLD)
  --0--> 
FPGA_data<7>.D,net=CPLD: PO
  <--1--  (N_PZ_38, CPLD)
  --0--> 
FPGA_data<7>.CLK,net=CPLD: PO
  <--1--  (N_PZ_39, CPLD)
  --0--> 
FPGA_data<8>.D,net=CPLD: PO
  <--1--  (N_PZ_40, CPLD)
  --0--> 
FPGA_data<8>.CLK,net=CPLD: PO
  <--1--  (N_PZ_41, CPLD)
  --0--> 
FPGA_data<9>.D,net=CPLD: PO
  <--1--  (N_PZ_42, CPLD)
  --0--> 
FPGA_data<9>.CLK,net=CPLD: PO
  <--1--  (N_PZ_43, CPLD)
  --0--> 
LEDs<0>,net=CPLD: PO
  <--1--  (N_PZ_44, CPLD)
  --0--> 
LEDs<1>,net=CPLD: PO
  <--1--  (N_PZ_45, CPLD)
  --0--> 
FLASH_A_RW,net=CPLD: PO
  <--1--  (N_PZ_46, CPLD)
  --0--> 
LEDs<2>,net=CPLD: PO
  <--1--  (N_PZ_47, CPLD)
  --0--> 
LEDs<3>,net=CPLD: PO
  <--1--  (N_PZ_48, CPLD)
  --0--> 
FPGA_CCLK.CLK,net=CPLD: PO
  <--1--  (N_PZ_51, CPLD)
  --0--> 
FLASH_A_K.CLK,net=CPLD: PO
  <--1--  (N_PZ_54, CPLD)
  --0--> 
FLASH_A_W,net=CPLD: PO
  <--1--  (N_PZ_55, CPLD)
  --0--> 
FLASH_A_W.OE,net=CPLD: PO
  <--1--  (N_PZ_56, CPLD)
  --0--> 
FLASH_A_L,net=CPLD: PO
  <--1--  (N_PZ_57, CPLD)
  --0--> 
FLASH_A_L.OE,net=CPLD: PO
  <--1--  (N_PZ_58, CPLD)
  --0--> 
FLASH_A_G,net=CPLD: PO
  <--1--  (N_PZ_59, CPLD)
  --0--> 
FLASH_A_G.OE,net=CPLD: PO
  <--1--  (N_PZ_60, CPLD)
  --0--> 
FLASH_A_A<23>,net=CPLD: PO
  <--1--  (N_PZ_61, CPLD)
  --0--> 
FLASH_A_A<22>,net=CPLD: PO
  <--1--  (N_PZ_62, CPLD)
  --0--> 
FLASH_A_A<21>,net=CPLD: PO
  <--1--  (N_PZ_63, CPLD)
  --0--> 
FLASH_A_A<20>,net=CPLD: PO
  <--1--  (N_PZ_64, CPLD)
  --0--> 
FLASH_A_A<1>,net=CPLD: PO
  <--1--  (N_PZ_65, CPLD)
  --0--> 
FLASH_A_A<19>,net=CPLD: PO
  <--1--  (N_PZ_66, CPLD)
  --0--> 
FLASH_A_A<18>,net=CPLD: PO
  <--1--  (N_PZ_67, CPLD)
  --0--> 
FLASH_A_A<17>,net=CPLD: PO
  <--1--  (N_PZ_68, CPLD)
  --0--> 
FLASH_A_A<16>,net=CPLD: PO
  <--1--  (N_PZ_69, CPLD)
  --0--> 
FLASH_A_A<15>,net=CPLD: PO
  <--1--  (N_PZ_70, CPLD)
  --0--> 
FLASH_A_A<9>,net=CPLD: PO
  <--1--  (N_PZ_71, CPLD)
  --0--> 
FLASH_A_A<14>,net=CPLD: PO
  <--1--  (N_PZ_72, CPLD)
  --0--> 
FLASH_A_A<13>,net=CPLD: PO
  <--1--  (N_PZ_73, CPLD)
  --0--> 
FLASH_A_A<12>,net=CPLD: PO
  <--1--  (N_PZ_74, CPLD)
  --0--> 
FLASH_A_A<11>,net=CPLD: PO
  <--1--  (N_PZ_75, CPLD)
  --0--> 
FLASH_A_A<10>,net=CPLD: PO
  <--1--  (N_PZ_76, CPLD)
  --0--> 
FLASH_A_A<0>,net=CPLD: PO
  <--1--  (N_PZ_77, CPLD)
  --0--> 
FLASH_A_A<8>,net=CPLD: PO
  <--1--  (N_PZ_78, CPLD)
  --0--> 
FLASH_A_A<7>,net=CPLD: PO
  <--1--  (N_PZ_79, CPLD)
  --0--> 
FLASH_A_A<6>,net=CPLD: PO
  <--1--  (N_PZ_80, CPLD)
  --0--> 
FLASH_A_A<5>,net=CPLD: PO
  <--1--  (N_PZ_81, CPLD)
  --0--> 
FLASH_A_A<4>,net=CPLD: PO
  <--1--  (N_PZ_82, CPLD)
  --0--> 
FLASH_A_A<3>,net=CPLD: PO
  <--1--  (N_PZ_83, CPLD)
  --0--> 
FLASH_A_A<2>,net=CPLD: PO
  <--1--  (N_PZ_84, CPLD)
  --0--> 
FLASH_A_WP,net=CPLD: PO
  <--1--  (N_PZ_85, CPLD)
  --0--> 
N_PZ_88,net=CPLD: PINT ( FPGA_CCLK.D )
  <--3--  (FPGA_clock.Q, CPLD) (clk_cnt_i<0>.Q, CPLD) (clk_cnt_i<1>.Q, CPLD)
  --1--> (FPGA_CCLK.D, CPLD) 
N_PZ_89,net=CPLD: PINT ( FLASH_A_K.D )
  <--3--  (FPGA_clock.Q, CPLD) (clk_cnt_i<0>.Q, CPLD) (clk_cnt_i<1>.Q, CPLD)
  --1--> (FLASH_A_K.D, CPLD) 
FPGA_CCLK.D,net=CPLD: PO
  <--1--  (N_PZ_88, CPLD)
  --0--> 
FLASH_A_K.D,net=CPLD: PO
  <--1--  (N_PZ_89, CPLD)
  --0--> 
clk_cnt_i<0>.Q,net=CPLD: PI
  <--0-- 
  --4--> (N_PZ_110, CPLD) (N_PZ_88, CPLD) (N_PZ_89, CPLD) (N_PZ_109, CPLD) 
clk_cnt_i<1>.Q,net=CPLD: PI
  <--0-- 
  --3--> (N_PZ_88, CPLD) (N_PZ_89, CPLD) (N_PZ_109, CPLD) 
N_PZ_90,net=CPLD: PINT ( clk_cnt_i<0>.T )
  <--0-- 
  --1--> (clk_cnt_i<0>.T, CPLD) 
N_PZ_109,net=CPLD: PINT ( FPGA_clock.T )
  <--2--  (clk_cnt_i<0>.Q, CPLD) (clk_cnt_i<1>.Q, CPLD)
  --1--> (FPGA_clock.T, CPLD) 
N_PZ_110,net=CPLD: PINT ( clk_cnt_i<1>.T )
  <--1--  (clk_cnt_i<0>.Q, CPLD)
  --1--> (clk_cnt_i<1>.T, CPLD) 
clk_cnt_i<0>.T,net=CPLD: PO
  <--1--  (N_PZ_90, CPLD)
  --0--> 
FPGA_clock.T,net=CPLD: PO
  <--1--  (N_PZ_109, CPLD)
  --0--> 
clk_cnt_i<1>.T,net=CPLD: PO
  <--1--  (N_PZ_110, CPLD)
  --0--> 
