#ifndef, define, endif  --> C 프로그래밍에서 사용되는 전처리기 지시문, 헤더파일의 중복 포함 방지, 헤더파일을 한번만 포함되도록 보장. 
#inndef : 만약 정의 되지 않았다면 아래 코드 블록 실행한다. 
#define : 심볼 정의하는 데 사용. 보통 헤더파일의 이름을 사용하여 헤더파일의 내용에 대한 유일한 이름 제공
#endif : 조건부 전처리 지시문의 끝. 이전에 시작된 ifndef 블록을 닫는다. 
--> 이러한 전치리 지시문 조합을 사용하여 한번만 헤더파일을 포함시키는 것이 일반적인 방법 

#헤더파일이 중복 포함 될 때 발생할 수 있는 문제 
1 정의된 상수, 매크로의 재정의 : 동일 헤더파일이 두번이상 포함시 정의된 상수, 메크로가 재정의 되면서 예기치 않은 동작 초래 
2 컴파일 시간, 메모리 사용량 증가 
3 코드의 가독성 및 유지 보수성 저하
4 컴파일러 경고 발생 

#매크로 sbi,cbi,tbi 비트 조작(bit manipulation)을 수행하기 위한 매크로. 
이들은 마이크로 컨트롤러 GPIO핀을 제어하는데 사용. 코드를 간결하게 작성하고 가독성을 높임
1_sbi(portx,bitx) , set bit in port의 약자, 지정된 포트의 지정된 비트를 설정하는 역할 -> 해당 포트 레지스터에 특정 비트를 1로 설정
2_cbi(portx,bitx) , clear bit in port의 약자, 지정된 포트의를 클리어하는 역할 -> 해당 포트 레지스터에 특정 비트를 0으로 클리어
3_tbi(portx,bitx) , toggle bit in port의 약자, 지정된 포트의 지정된 비트를 토글 하는 역할  -> 해당 포트 레지스터에서 특정 비트의 상태 반전 

#패리티(parity) 데이터 전송에서 오류 감지하는 데 사용되는 기술. 
패리티 비트는 데이터에 추가되어 데이터 비트의 개수에 따라 짝수 홀수 비트의 개수가 홀수로 유지되도록함
이럴게하여 데이터 전송 중 발생하는 오류 감지 
 짝수 패리티 even parity : 데이터 비트의 개수에 짝수 개의 1이 포함되도록 패리티 비트가 설정됨. 예) 10101010 일때 짝수 패리티 사용하면 패리티 비트 0 
 홀수 패리티 odd parity 

 #UCSR0B 레지스터 : UART 통신 제어 레지스터 중 하나. 아트메가 시리즈, AVR 마이크로컨트롤러에서 UART(시리얼통신) 모듈 제어에 사용 
UCSR0B는 USART0의 제어 및 상태 비트를 포함하는 레지스터. 여기서 0은 USART 모듈의 번호을 말함 USART0에 대한 제어와 상태 비틀 설정하고 읽을 수 있음. 
UCSR0B 레지스터 비트들은 다음과 같은 기능을 가짐. 
RXEN0 receive enable 수신을 활성화 하는 비트 
TXEN0 trasmit enable 송신을 활성화 하는 비트 
UDRIE0 usart data register empty interrupt enable 데이터 레지스터가 비워졌을 때 발생하는 인터럽트를 활성화 하는 비트 
RXCIE0 rx complete interrupt enable 수신 완료 인터럽트를 활성화하는 비트 
TXCIE0 tx complete interrupt enable 송신 완료 인터럽트를 활성화하는 비트 
UDRE0 usart data register empty 데이터레지스터가 비었음을 나타내는 플래그 비트 
FE0 frame error 프레임 에러를 나타내는 플래그 비트 
DOR0 data over run 데이터 오버런을 나타내는 플래그 비트 
UPE0 parity error 패리티 에러를 나타내는 플래그 비트 
