module top_module();
    reg [1:0]in;
    wire out;
    initial 
        begin
            in=0;
            #10;
            in[0]=1'b1;
            #10;
            in=2'b10;
            #10;
            in=2'b11;
            
        end
    andgate dut(in,out);
endmodule
