好的，这是关于“7.3 流水线冒险及其处理”的学习笔记：

## 7.3 流水线冒险及其处理

**流水线冒险 (Hazard)**：指在指令流水线中，由于某些情况使得流水线无法正确执行后续指令，从而引起流水线**阻塞 (block)** 或**停顿 (stall)** 的现象。

根据导致冒险的原因不同，可分为三种：

1.  **结构冒险 (Structural Hazards)**
2.  **数据冒险 (Data Hazards)**
3.  **控制冒险 (Control Hazards)**

### 7.3.1 结构冒险

*   **定义**: 也称为硬件资源冲突 (Hardware Resource Conflicts)。
*   **原因**: 同一个硬件部件在同一时刻被不同指令（或同一指令的不同阶段）所使用，即硬件资源竞争。
*   **例子**:
	* ![[image-289.png]]
    *   *(图 7.10(a))* 若不区分指令存储器和数据存储器（只用一个存储器），Load 指令在 Mem 段取数据时，其后的 Instr3 可能在 IF 段取指令，发生访存冲突。
    *   若寄存器堆的写口和读口不独立设置，Load 指令在 WB 段写寄存器时，其后的 Instr3 可能在 ID 段读寄存器，发生寄存器访问冲突。

*   **解决策略**:
    1.  **功能段划分原则**:
        *   一个部件每条指令只能使用1次。
        *   该部件只能在特定的流水段（周期）使用。
        *   （这可以避免一部分结构冒险，如前面7.2.1节所述的寄存器写口总在第5阶段使用）。
    2.  **设置多个独立部件**:
        *   **寄存器访问冲突**:
            *   将寄存器堆的读口和写口独立开来。
            *   利用时钟的上升沿和下降沿两次触发，使得前半周期使用写口进行写操作，后半周期使用读口进行读操作 (时分复用一个物理端口，或者设计成真正的多端口)。
        *   **存储器访存冲突**:
            *   将指令存储器 IM (或指令 Cache) 和数据存储器 DM (或数据 Cache) 分开，使指令和数据的访问各自独立。
            *   *(图 7.10(b) 展示了消除冲突后的流水线)*
	            * ![[image-290.png]]
        *   **现代计算机**: 普遍引入 Cache 机制，L1 Cache 通常采用分离的数据 Cache 和指令 Cache (哈佛结构思想)，从而避免了大部分取指和数据访问的结构冒险。

### 7.3.2 数据冒险

*   **定义**: 也称为数据相关 (Data Dependencies)。
*   **原因**: 后面指令需要用到前面指令的执行结果，但前面指令的结果尚未产生或写入。
*   **主要类型 (基本流水线中)**: **写后读 (Read After Write, RAW)** 数据冒险。
    *   前一条指令写入一个目标寄存器/内存单元。
    *   后一条指令需要读取该寄存器/内存单元作为源操作数。
    *   如果后一条指令在目标值被写入前就去读取，就会读到旧值。
*   *(图 7.11: 存在数据冒险的流水线例子)*
	* ![[image-291.png]]
    *   `add $1, $2, $3`
    *   `sub $4, $1, $3`  (RAW on $1)
    *   `or  $8, $1, $9`  (RAW on $1)
    *   `add $6, $1, $7`  (RAW on $1)
    *   `xor $3, $1, $5`  (RAW on $1)
    *   在 `add $1,...` 指令的 Wr 阶段结束时才将结果写入 `$1`。
    *   `sub` 在 Ex 阶段就需要 `$1`，`or` 在 Mem 阶段就需要 `$1` (如果假设Mem段可以读)，`add $6` 在 Wr 阶段就需要 `$1` (如果假设Wr段可以读)。
    *   如果不做处理，`sub`, `or`, `add $6` 都会读到 `$1` 的旧值，只有 `xor` 能读到新值。

*   **解决 RAW 数据冒险的措施**:

    1.  **插入空操作指令 (nop)**：
        *   **方式**: 软件方法，由编译器在相关指令间插入足够数量的 `nop` 指令，以延迟后续指令的执行，直到数据准备好。
        *   *(图 7.12: 用 nop 解决数据冒险)*
	        * ![[image-292.png]]
        *   **优点**: 硬件控制简单。
        *   **缺点**: 浪费指令存储空间和指令执行时间。

    2.  **插入气泡 (Bubble) / 流水线阻塞 (Stall)**：
        *   **方式**: 硬件方法，当检测到数据相关时，通过硬件阻塞后续指令的执行，直到相关数据可用。
        *   *(图 7.13: 用流水线阻塞解决数据冒险)*
	        * ![[image-293.png]]
        *   **实现**:
            *   将相关指令的控制信号清零，阻止其结果写入。
            *   将相关指令清零，使其执行空操作。
            *   保持 PC 值不变，并使当前指令在 IF/ID 段重复执行，直到冒险解除。
        *   **优点**: 不增加指令条数。
        *   **缺点**: 控制逻辑复杂，有额外的时间开销。

    3.  **采用转发 (Forwarding) / 旁路 (Bypassing) 技术***：
        *   **核心思想**: 将数据通路中已计算出来但尚未写回寄存器堆的中间结果，直接从其所在的流水段寄存器转发到需要该数据的后续指令的ALU输入端。
        *   **原理**:
            *   第一条指令在 Ex 段结束时，其结果 (如 `$1` 的新值) 已存在 Ex/Mem 流水段寄存器中。
            *   第二条指令执行时，可以直接从 Ex/Mem 寄存器中取出 `$1` 的新值送给 ALU。
            *   同样，第三条指令执行时，若 `$1` 的新值已在 Mem/Wr 寄存器中，也可以从中转发。
        *   *(图 7.14: 用转发技术解决数据冒险)*
	        * ![[image-294.png]]
        *   **硬件改动**:
            *   在 ALU 的输入端增加多路选择器，使其可以选择来自 ID/Ex 寄存器的数据，或来自 Ex/Mem 寄存器的数据，或来自 Mem/Wr 寄存器的数据。
            *   *(图 7.15: 引入转发技术后数据通路中增加的转发线路)*
	            * ![[image-295.png]]
        *   **转发条件检测**:
            *   需要硬件逻辑（转发单元）来检测数据相关性，并控制转发路径上的多路选择器。
            *   例如，检测 Ex/Mem.RegRd == ID/Ex.RegRs (A口) 或 Ex/Mem.RegRd == ID/Ex.RegRt (B口)。
            *   *(图 7.16: 带转发控制的部分流水线数据通路)*
	            * ![[image-296.png]]
        *   **转发条件的约束**:
            *   **运算结果不写入目的寄存器**: 如果前一条指令 (如 beq) 虽然满足寄存器编号匹配，但其结果不写入目的寄存器，则不能转发。 (例如，`Ex/Mem.RegWr` 信号为0)
            *   **目的寄存器为 $0**: 如果前一条指令的目的寄存器是 `$0` (如 `add $0, $7, $8`)，转发的是 `$7+$8` 的结果，但后续指令读 `$0` 应该得到0，不能转发。 (例如，`Ex/Mem.regRd != 0`)
            *   **多条连续指令数据相关**: 当本条指令的源操作数与上一条指令和上上条指令的目的操作数都相关时，应优先转发更近的（上一条指令的）结果。 (如图7.16中转发条件 C1(A) 和 C2(A) 的逻辑)。
        *   **局限性**: 并非所有数据冒险都能通过转发完美解决。

    4.  **Load-use 数据冒险的检测和处理***：
        *   **定义**: `lw` 指令之后紧跟一条使用 `lw` 加载结果的指令 (如 `lw $1, 0($2)` 后紧跟 `sub $4, $1, $3`)。
        *   *(图 7.17: Load-use 数据冒险)*
        *   **原因**: `lw` 指令只有在 Mem 段结束时才能得到 DM 中的数据 (存入 Mem/Wr 寄存器)，在 Wr 段才能写入寄存器堆。而紧随其后的 `sub` 指令在 Ex 段就需要 `$1` 的值。此时，即使使用转发，最早也只能从 Mem/Wr 寄存器转发，但 `sub` 在 Ex 段已经需要了，时间上来不及。
        *   **转发无法解决**: 标准的从 Ex/Mem 或 Mem/Wr 转发到 Ex 段的路径无法解决这种紧邻的 Load-use 冒险。
        *   **解决方法**:
            *   **编译器插入 `nop`**: 在 `lw` 指令和使用其结果的指令之间插入一条 `nop` 指令。
            *   **硬件阻塞 (Stall) + 转发**: 当检测到 Load-use 冒险时，硬件阻塞后续指令一个周期，然后利用转发机制。
                *   **检测条件** (在ID段检测，此时Load指令在Ex段): `ID/Ex.MemRead == 1` (上一条是Load) AND (`ID/Ex.RegRt == IF/ID.RegRs` OR `ID/Ex.RegRt == IF/ID.RegRt`)。
                *   **阻塞操作**:
                    1.  将 ID/Ex 流水段寄存器中的所有控制信号清0 (插入气泡)。
                    2.  保持 IF/ID 流水段寄存器的值不变 (使Load后面的指令重新译码)。
                    3.  保持 PC 的值不变 (使Load后面第二条指令重新取指)。
                *   *(图 7.18: 带转发和 Load-use 冒险处理的部分流水线数据通路)*
	                * ![[image-297.png]]
            *   **指令调度 (编译器优化)**: 编译器调整指令顺序，在 `lw` 和使用其结果的指令之间插入一条或多条不相关的指令，以避免 Load-use 现象。
                *   *(例 7.1: 通过指令调度优化代码，减少 Load-use 冒险)*
	                

### 7.3.3 控制冒险

*   **定义**: 由于指令执行顺序的改变（如分支、跳转、异常、中断）而引起的流水线阻塞。
*   **原因**: 当遇到改变指令执行顺序的情况时，流水线中已经取指和部分执行的后续指令可能是不应该被执行的。
1.  **转移指令引起的控制冒险 (分支冒险 - Branch Hazards)**：
    *   *(图 7.19: 分支指令引起的控制冒险例子)*
	    * ![[image-298.png]]
        *   `beq` 指令的转移目标地址计算和条件判断通常在 Ex 或 Mem 段才能完成。
        *   在此之前，流水线已经按顺序取了 `beq` 之后的几条指令。
        *   如果分支发生跳转，那么这些已经被取入流水线的指令就是错误的，需要被清除。
    *   **延迟损失时间片 (Branch Penalty)**: 由于流水线阻塞而带来的延迟执行周期数。图7.19中，若 `beq` 在第5周期结束时才确定跳转到1000，则16, 20, 24地址的指令已被部分执行，损失了3个时间片 (C=3)。
    *   **解决策略**:
        *   **(a) 硬件阻塞 (插入气泡) / 软件阻塞 (插入 nop)**:
            *   检测到分支指令时，在其后插入 C 个气泡或 C 条 nop 指令。
            *   效率较低。
        *   **(b) 分支预测 (Branch Prediction)**: 预测分支是否会发生以及目标地址。
            *   **简单预测 (静态预测 - Static Prediction)**:
                *   与指令执行历史无关。
                *   **策略**: 总预测分支不发生 (predict not taken) 或总预测分支发生 (predict taken)。
                *   **预测不发生**: 流水线按顺序执行。若实际不发生，无损失；若实际发生，则将已取指令作废 (控制信号清零)，并从正确目标地址重新取指，损失等于分支延迟。
                *   **启发式规则**: 如预测循环顶部的分支不发生，循环底部的分支发生。准确率可达 65%-85%。
            *   **动态预测 (Dynamic Prediction)**:
                *   利用分支指令历史执行情况进行预测。准确率可达 90%以上。
                *   **部件**: 分支历史表 (BHT - Branch History Table) 或 分支目标缓冲器 (BTB - Branch Target Buffer)。
                *   *(图 7.20: 动态预测和调整过程示意图)*
	                * ![[image-299.png]]
                    1.  **查找**: IF 阶段用分支指令地址低位查 BHT/BTB。
                    2.  **命中**: 根据预测位确定“转移取”或“顺序取”。
                    3.  **未命中 (第一次执行)**: 加入新项，填入地址、目标地址、初始预测位。
                    4.  **执行后修正**: 根据实际执行结果修正预测位。
                *   **预测位**:
                    *   **一位预测位**: 记录上一次是否转移。"1"表示上次转移，"0"表示上次未转移。预测下次与上次相同。
                        *   *(图 7.21: 一位预测位的状态转换图)*
	                        * ![[image-300.png]]
                        *   **缺点**: 对于循环出口（如 `for` 循环最后一次判断和第一次进入下一次循环判断）这种连续两次改变分支情况会连续预测错误。
                    *   **两位预测位**: 用两位表示4种状态（如：强转移、弱转移、弱不转移、强不转移）。
                        *   *(图 7.22 & 7.23: 两位预测位的状态转换图)*
	                        * ![[image-301.png]]
                        *   **优点**: 只有连续两次预测错误才会改变预测方向，容错性更好。对循环出口的预测准确性高于一位预测。
                *   **注意**: 采用分支预测时，控制逻辑必须确保错误预测指令的执行结果不能生效，并能从正确的分支地址处重新启动流水线。
        *   **(c) 延迟分支 (Delayed Branch)**:
            *   **思想**: 静态调度技术。由编译器调整指令顺序，将分支指令前的、与分支指令无关的一条或多条指令调到分支指令之后（称为**分支延迟槽 - branch delay slot**）执行，以填充延迟损失时间片。
            *   延迟槽的指令数等于分支延迟损失时间片数。
            *   这些指令无论分支是否发生都会被执行。
            *   *(图 7.24: 分支延迟调度的一个例子)*
	            * ![[image-302.png]]
            *   若找不到足够的无关指令，则用 `nop` 填充。
        *   **(d) 提早检测分支条件**:
            *   尽量将分支条件的检测和目标地址的计算提前到流水线的更早阶段 (如 ID 段或 Ex 段早期)。
            *   这样可以减少分支延迟损失时间片。例如，若能在 ID 段完成，则延迟损失可减至1。

2.  **异常或中断引起的控制冒险**:
    *   **原因**: 异常（如溢出、无效指令、缺页）或中断的出现会改变程序的正常执行流程。
    *   **问题**: 当某条指令执行中发现异常/中断时，其后续的多条指令可能已进入流水线并部分执行。
    *   **处理**:
        *   **检测**: 在数据通路的不同流水段加入检测逻辑。
            *   “溢出”可在 Ex 段检出。
            *   “无效指令”、“除数为0”可在 ID 段检出。
            *   “无效指令地址”可在 IF 段检出。
            *   “无效数据地址”(如缺页) 可在 Load/Store 的 Ex 或 Mem 段检出。
            *   外部中断可在任一段检测。
        *   **精确异常/中断**: 处理器能确定异常/中断发生的精确位置，并保存精确的返回地址。
        *   **处理流程**:
            1.  **排序**: 若同一时钟周期内多个指令发生异常/中断，按指令在流水线中的顺序（Wr > Mem > Ex > ID > IF）确定优先级，最先执行的指令的异常最先响应，外部中断最后响应。
            2.  **记录**: 将发生异常的原因和断点记录到特定寄存器。
            3.  **冲刷 (Flush)**: 清除发生异常的指令及其后在流水线中的所有指令（通常通过将控制信号清零，特别是写信号 RegWr 和 MemWr）。
            4.  **跳转**: 将异常处理程序的入口地址送 PC。
        *   **重要性**: 及时检测和处理异常非常重要，否则可能导致错误。例如，`lw $1, 0($1)` 若发生缺页未及时处理，`$1` 可能被错误修改。
        *   最常见的异常是存储器访问异常 (如缺页、TLB缺失)。

*7.3.4 访问缺失 (Cache Miss) 引起的流水线阻塞*
*   **背景**: 在使用 Cache 的系统中，指令存储器 IM 和数据存储器 DM 实际是指令 Cache 和数据 Cache。
*   **原因**: CPU 执行取指令或取数据时，若发生 Cache 缺失 (miss)，则无法立即从 Cache 中取到信息，需到主存去取，导致指令执行被阻塞。
*   **处理过程 (Cache Miss)**:
    1.  **冻结**: 冻结所有临时寄存器（流水段寄存器）和程序员可见寄存器的内容。
    2.  **处理缺失**: 由单独的 Cache 控制器处理。
        *   **指令缺失**: 将发生缺失的指令所在主存块的首地址送地址总线，启动“主存块读”总线事务；等待主存完成读操作；将读出的主存块写入 Cache 对应行；若 Cache 行已满，还需考虑替换算法；将块标记写入 Cache 的 tag 字段，并置有效位。
        *   **数据读缺失**: 类似指令缺失，但数据从主存读出后，可以从“取数”那一步重新执行。
        *   **数据写缺失**: 需考虑写策略（写穿透/写回）和写分配策略。
    3.  **恢复**: 从发生缺失的指令的第一步（如“取指令”或“取数”）重新开始执行。
*   **与异常的区别**: Cache 缺失引起的阻塞通常不需要进行程序切换，只需保持寄存器不变，待数据从主存调入 Cache 后即可继续。
*   **TLB 缺失**: 类似 Cache 缺失，若由硬件处理，则过程类似；若作为一种异常由软件处理，则按异常冒险处理。

*(例 7.4: 对比单周期、多周期、流水线三种实现方式在不同操作延迟下的性能。强调了流水线虽然CPI理想为1，但时钟周期宽度和实际冒险处理（如分支预测准确率、Load-use冒险）会影响最终性能。)*