---
title: "yosys 研究"
date: 2022-06-19T00:56:49+08:00
author: "糸色先生"
slug: 
showToc: true
---

# 1. 简介

Yosys是 verilog RTL 综合的一个框架。它目前拥有广泛的Verilog-2005支持，并为各种应用领域提供了一套基本的综合算法。其特点如下：

- 能处理所有可合成的Verilog-2005设计

- 将Verilog转换为BLIF/EDIF/BTOR/SMT-LIB/simple RTL Verilog等格式

- 可以做属性和等价性的检查，做逻辑化简、优化

- 映射到ASIC标准单元库（Liberty文件格式）

- 映射到Xilinx 7系列和Lattice iCE40、ECP5 FPGA,   GOWin fpga上等  

- 自定义综合流程、扩展自定义的综合算法、扩展针对其他FPGA的综合等

# 2. 实现原理

yosys的实现原理上和编译器非常相似：普通编译器，比如c/c++，是把c/c++语言的程序翻译为机器码，而yosys是把原始输入的行为描述verilog设计，映射翻译为标准库或LUT等资源表述的结构性verilog语言，这种映射变换，首先就是词法分析、语法分析、语义分析、抽象语法树、中间语言，这些和普通编译器都是一样的，不同之处就在于yosys加入了各种逻辑优化、逻辑映射。

# 3. 基础原则

## 3.1 抽象等级

不同的抽象等级和综合。

![1](https://cdn.jsdelivr.net/gh/lzxqaq/jsdelivr@master/image/2022-6-19/1.png)

## 3.2 挑战

### 标准符合性

- 标准实施的完整性

- 标准实施的正确性

### 优化 Optimizations

一般来说，很难对合成工具优化设计的程度给出一维描述。首先，因为并非所有优化都适用于所有设计和所有合成任务。一个好的工具能够在不同的抽象级别上应用广泛的优化，并提供设计器控制执行（或跳过）哪些优化以及优化目标是什么。

### 技术映射 Technology Mapping

技术映射是将设计转换为目标体系结构中可用单元的网络列表的过程

## 3.3 编译器设计方法

### 3.3.1 词法分析

编译器设计中最著名的概念可能是词法分析和语法分析。这两种方法可以一起轻松地处理复杂的计算机语言。

词法分析器使用输入中的单个字符，并生成由类型和值组成的词法标记流。例如，Verilog输入“assign foo=bar+42可能被lexer翻译为 Tab2.1 中给出的词法标记列表。

![img](https://cdn.jsdelivr.net/gh/lzxqaq/jsdelivr@master/image/2022-6-8/exemplary.png)


然后，解析器将标记列表转换为与计算机语言语法的结果非常相似的解析树。这种数据结构称为抽象语法树（AST）。

通常，AST随后被转换为另一种更适合进一步处理的表示。在编译器中，这通常是一种类似于汇编程序的三地址码中间表示。

![img](https://cdn.jsdelivr.net/gh/lzxqaq/jsdelivr@master/image/2022-6-8/parse_tree.png)

![img](https://cdn.jsdelivr.net/gh/lzxqaq/jsdelivr@master/image/2022-6-8/ast.png)

# 4. 实现

## 4.1 Yosys内部格式

Yosys使用两种不同的内部格式。第一个用于存储Verilog 输入文件的抽象语法树（AST）。这种格式简称为AST，由 Verilog 前端生成。此数据结构由名为AST Frontend1 的子系统使用。然后，这个AST前端以Yosys的主要内部格式生成一个设计，即寄存器传输级中间语言（RTLIL）表示。它通过首先在AST表示中执行大量简化，然后从简化的AST数据结构生成RTLIL来实现。

RTLIL 基本上是一种 netlist。

RTLIL的使用还有一个缺点，即在所有过程之间都有一个非常强大的格式，即使在不需要更高级功能的门级合成时也是如此。

## 4.2 数据流

下图显示了Yosys内的简化数据流。图中的矩形表示程序模块，省略号表示用于在程序模块之间交换设计数据的内部数据结构。

前端模块读入设计数据，生成一个抽象语法树（AST），然后传递给AST前端。然后，AST前端将AST编译为Yosys的主要内部数据格式，即RTL中间语言（RTLIL）。

然后，可以使用一系列过程来转换设计数据，这些过程都在设计的RTLIL 表示上进行操作。

最后，RTLIL表示中的设计通过一个后端转换回文本，即用于生成 Verilog 网表的 Verilog 后端和用于以 RTLIL 前端可以理解的相同格式写入 RTLIL 数据的RTLIL后端。

除了AST前端（由高级HDL前端调用，用户无法直接调用）之外，所有程序模块都由用户调用（通常使用包含Yosys文本命令的合成脚本）。

![img](https://cdn.jsdelivr.net/gh/lzxqaq/jsdelivr@master/image/2022-6-8/figure4.1.png)

通过以不同方式组合过程或向Yosys添加额外过程，可以使Yosys适应广泛的应用。要实现这一点，关键是
- 所有过程都在相同的数据结构（RTLIL）上运行
- 此数据结构足够强大，能够在合成的不同阶段表示设计。

### 4.3 源树和构建系统

Yosys源代码树被组织到以下顶级目录中：

- backends/ 此目录包含每个后端模块的子目录。
- frontends/ 此目录包含每个前端模块的子目录。
- kernel/
此目录包含Yosys的所有核心功能。这包括用于使用RTLIL数据结构（RTLIL.h和RTLIL.cc）的函数和定义、main（）函数（driver.cc）、用于生成日志消息的内部框架（log.h和log.cc）、用于注册和调用过程的内部框架（register.h和register.cc）、一些不是真正通过的核心命令（select.cc、show.cc，…）和其他几个小型实用程序库。
- passes/
此目录包含每个过程或过程组的子目录。
- techlibs/
该目录包含内部单元库中单元的仿真模型和标准实现。
- tests/
此目录包含几个测试用例。测试范围从将综合设计的仿真结果与原始源进行比较，到整个CPU核的逻辑等价性检查。
