<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k325tffg900-2" LaunchTime="1400495935">
  <File Type="RUN-CONSTRS" Name="$PDATADIR/runs/synth_1/constrs_in.xml"/>
  <File Type="RDS-UTIL-PB" Name="kpsm_top_utilization_synth.pb"/>
  <File Type="RUN-SRCS" Name="$PDATADIR/runs/synth_1/sources.xml"/>
  <File Type="RDS-UTIL" Name="kpsm_top_utilization_synth.rpt"/>
  <File Type="RUN-STRAT" Name="$PDATADIR/runs/synth_1/synth_1.psg"/>
  <File Type="PA-TCL" Name="kpsm_top.tcl"/>
  <File Type="VDS-TIMINGSUMMARY" Name="kpsm_top_timing_summary_synth.rpt"/>
  <File Type="RDS-RDS" Name="kpsm_top.vds"/>
  <File Type="RDS-DCP" Name="kpsm_top.dcp"/>
  <File Type="VDS-TIMING-PB" Name="kpsm_top_timing_summary_synth.pb"/>
  <File Type="VDS-HWDEF" Name="$PSDKDIR/SDK/SDK_Export/hw/kpsm_top.hwdef"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/kcpsm6.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/kcpsm6.v"/>
        <Attr Name="ImportTime" Val="1349358126"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KCPSM6_Release8_31March14/asm_new.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/asm_new.v"/>
        <Attr Name="ImportTime" Val="1400255082"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/kcpsm6_design_template.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/kcpsm6_design_template.v"/>
        <Attr Name="ImportTime" Val="1334921566"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/kpsm_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KCPSM6_Release8_31March14/all_kcpsm6_syntax.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/all_kcpsm6_syntax.v"/>
        <Attr Name="ImportTime" Val="1400228838"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_7S_1K_14March13.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_7S_1K_14March13.v"/>
        <Attr Name="ImportTime" Val="1363369744"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_JTAGLoader_3Mar11.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_JTAGLoader_3Mar11.v"/>
        <Attr Name="ImportTime" Val="1334928529"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_7S_2K_14March13.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_7S_2K_14March13.v"/>
        <Attr Name="ImportTime" Val="1363369752"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_S6_1K_5Aug11.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_S6_1K_5Aug11.v"/>
        <Attr Name="ImportTime" Val="1312556541"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_128_14March13.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_128_14March13.v"/>
        <Attr Name="ImportTime" Val="1363369051"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_V6_4K_14March13.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_V6_4K_14March13.v"/>
        <Attr Name="ImportTime" Val="1363369799"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_V6_1K_14March13.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_V6_1K_14March13.v"/>
        <Attr Name="ImportTime" Val="1363369782"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_JTAGLoader_14March13.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_JTAGLoader_14March13.v"/>
        <Attr Name="ImportTime" Val="1363366872"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_V6_2K_14March13.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_V6_2K_14March13.v"/>
        <Attr Name="ImportTime" Val="1363369790"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form.v"/>
        <Attr Name="ImportTime" Val="1363366872"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_S6_4K_26Nov12.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_S6_4K_26Nov12.v"/>
        <Attr Name="ImportTime" Val="1353932787"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_7S_4K_14March13.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_7S_4K_14March13.v"/>
        <Attr Name="ImportTime" Val="1363369759"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_S6_2K_5Aug11.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_S6_2K_5Aug11.v"/>
        <Attr Name="ImportTime" Val="1312557608"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_form_256_5Aug11.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="E:/KCPSM6_Release8_31March14/Verilog/ROM_form_256_5Aug11.v"/>
        <Attr Name="ImportTime" Val="1312556061"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="kpsm_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/my_constr.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
