# VirtuSoC-DSP

VirtuSoC-DSP – это учебно-исследовательский проект по разработке и моделированию микропроцессора/SoC с интеграцией цифровых сигнальных модулей (DSP), полностью реализованный в виртуальной среде без FPGA.

Основные цели проекта:

Изучение принципов построения процессоров и сопроцессоров для цифровой обработки сигналов.

Практика в разработке RTL-дизайна (Verilog/Chisel) с проверкой через Verilator и SystemC.

Интеграция моделей DSP-модулей (FIR, FFT, IIR, корреляция, спектральный анализ), созданных в Matlab/Simulink и перенесённых в HDL.

Симуляция и профилирование архитектуры с помощью Renode/QEMU.

Полунатурное моделирование: DSP-алгоритмы отлаживаются в Matlab/Python, затем подключаются к RTL-модели.

(Опционально) Использование ML-подходов для автоматизации оптимизации архитектуры (например, подбор параметров фильтров, оптимизация конвейера).

Инструменты:

HDL-разработка: Verilog / Chisel / nMigen

Симуляция RTL: Verilator, SystemC

Архитектурная эмуляция: Renode, QEMU

Моделирование DSP: Matlab/Simulink, Python (NumPy, SciPy, Matplotlib)

ML-интеграция (опционально): PyTorch / scikit-learn для оптимизации архитектуры

Документация и тесты: Jupyter Notebooks, Sphinx
