Counter con Load, up y down en FPGA con Quartus y Verilog

 Descripci贸n

Este proyecto implementa de un counter en segundos, con la posibilidad de cargar un valor en binario y poder decidir si cuenta para arriba o para abajo.

锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (Ejemplo: Cyclone IV, MAX10)

Cable de programaci贸n JTAG

 Estructura del Proyecto

/gates_project

 mainCounterClkDiv.v         # M贸dulo principal con compuertas l贸gicas

 ClockDiv.v      # M贸dulo de clock divider

 mainCounterClkDiv.qpf       # Archivo del proyecto en Quartus

 ClockDiv.qsf       # Archivo de configuraci贸n del FPGA

 README.md       # Este archivo