Для Z0840008 задерэка между началом MREQ (RD WR) и положительным фронтом fclk, на котором лочится команда
для dram.v после арбитража в arbiter.v - 9.9 нс (моделирование). За это время в железе может не успеть
распространиться сигнал от зетника через логику внутри фпга (арбитраж) и до всех триггеров - отсюда глюки
с Z0840008.

Для тошибопроцессора (tmpz84c00ap-8) эта же задержка (моделирование) - 26.9ns (более чем достаточно).
Для z84c0010 - ещё меньше.


пути фиксинга: перевести схему на генерацию стробов zpos и zneg, в момент которых клок на Z80, соотв-но,
переходит в 1 или в 0: для кмопов - по negedge fclk, для нмопов - по началу этих стробов (RS-триггер).

другой путь - в zmem.v не лочить производные от сигналов Z80 по pre_cend, только по cend.

