Classic Timing Analyzer report for ripple_8
Wed Apr 06 21:57:35 2011
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                  ;
+------------------------------+-------+---------------+-------------+------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+-------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 20.485 ns   ; y[3] ; C_out ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+-------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C20F484C7       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To       ;
+-------+-------------------+-----------------+------+----------+
; N/A   ; None              ; 20.485 ns       ; y[3] ; C_out    ;
; N/A   ; None              ; 19.747 ns       ; x[3] ; C_out    ;
; N/A   ; None              ; 19.336 ns       ; y[1] ; C_out    ;
; N/A   ; None              ; 19.217 ns       ; y[2] ; C_out    ;
; N/A   ; None              ; 19.127 ns       ; y[0] ; C_out    ;
; N/A   ; None              ; 18.947 ns       ; x[1] ; C_out    ;
; N/A   ; None              ; 18.879 ns       ; C_in ; C_out    ;
; N/A   ; None              ; 18.771 ns       ; x[0] ; C_out    ;
; N/A   ; None              ; 18.328 ns       ; y[3] ; s[4]     ;
; N/A   ; None              ; 18.116 ns       ; x[2] ; C_out    ;
; N/A   ; None              ; 17.854 ns       ; y[5] ; C_out    ;
; N/A   ; None              ; 17.590 ns       ; x[3] ; s[4]     ;
; N/A   ; None              ; 17.388 ns       ; x[4] ; C_out    ;
; N/A   ; None              ; 17.179 ns       ; y[1] ; s[4]     ;
; N/A   ; None              ; 17.060 ns       ; y[2] ; s[4]     ;
; N/A   ; None              ; 17.052 ns       ; y[4] ; C_out    ;
; N/A   ; None              ; 16.970 ns       ; y[0] ; s[4]     ;
; N/A   ; None              ; 16.790 ns       ; x[1] ; s[4]     ;
; N/A   ; None              ; 16.722 ns       ; C_in ; s[4]     ;
; N/A   ; None              ; 16.614 ns       ; x[0] ; s[4]     ;
; N/A   ; None              ; 16.378 ns       ; x[5] ; C_out    ;
; N/A   ; None              ; 16.311 ns       ; x[7] ; C_out    ;
; N/A   ; None              ; 15.959 ns       ; x[2] ; s[4]     ;
; N/A   ; None              ; 15.931 ns       ; y[3] ; s[7]     ;
; N/A   ; None              ; 15.830 ns       ; y[6] ; C_out    ;
; N/A   ; None              ; 15.625 ns       ; x[6] ; C_out    ;
; N/A   ; None              ; 15.528 ns       ; y[3] ; OverFlow ;
; N/A   ; None              ; 15.231 ns       ; x[4] ; s[4]     ;
; N/A   ; None              ; 15.193 ns       ; x[3] ; s[7]     ;
; N/A   ; None              ; 14.944 ns       ; y[7] ; C_out    ;
; N/A   ; None              ; 14.895 ns       ; y[4] ; s[4]     ;
; N/A   ; None              ; 14.790 ns       ; x[3] ; OverFlow ;
; N/A   ; None              ; 14.782 ns       ; y[1] ; s[7]     ;
; N/A   ; None              ; 14.663 ns       ; y[2] ; s[7]     ;
; N/A   ; None              ; 14.598 ns       ; y[3] ; s[6]     ;
; N/A   ; None              ; 14.573 ns       ; y[0] ; s[7]     ;
; N/A   ; None              ; 14.393 ns       ; x[1] ; s[7]     ;
; N/A   ; None              ; 14.379 ns       ; y[1] ; OverFlow ;
; N/A   ; None              ; 14.325 ns       ; C_in ; s[7]     ;
; N/A   ; None              ; 14.260 ns       ; y[2] ; OverFlow ;
; N/A   ; None              ; 14.217 ns       ; x[0] ; s[7]     ;
; N/A   ; None              ; 14.170 ns       ; y[0] ; OverFlow ;
; N/A   ; None              ; 13.990 ns       ; x[1] ; OverFlow ;
; N/A   ; None              ; 13.988 ns       ; y[3] ; s[5]     ;
; N/A   ; None              ; 13.922 ns       ; C_in ; OverFlow ;
; N/A   ; None              ; 13.860 ns       ; x[3] ; s[6]     ;
; N/A   ; None              ; 13.814 ns       ; x[0] ; OverFlow ;
; N/A   ; None              ; 13.562 ns       ; x[2] ; s[7]     ;
; N/A   ; None              ; 13.449 ns       ; y[1] ; s[6]     ;
; N/A   ; None              ; 13.330 ns       ; y[2] ; s[6]     ;
; N/A   ; None              ; 13.300 ns       ; y[5] ; s[7]     ;
; N/A   ; None              ; 13.250 ns       ; x[3] ; s[5]     ;
; N/A   ; None              ; 13.240 ns       ; y[0] ; s[6]     ;
; N/A   ; None              ; 13.159 ns       ; x[2] ; OverFlow ;
; N/A   ; None              ; 13.060 ns       ; x[1] ; s[6]     ;
; N/A   ; None              ; 12.992 ns       ; C_in ; s[6]     ;
; N/A   ; None              ; 12.897 ns       ; y[5] ; OverFlow ;
; N/A   ; None              ; 12.884 ns       ; x[0] ; s[6]     ;
; N/A   ; None              ; 12.839 ns       ; y[1] ; s[5]     ;
; N/A   ; None              ; 12.834 ns       ; x[4] ; s[7]     ;
; N/A   ; None              ; 12.720 ns       ; y[2] ; s[5]     ;
; N/A   ; None              ; 12.630 ns       ; y[0] ; s[5]     ;
; N/A   ; None              ; 12.608 ns       ; y[3] ; s[3]     ;
; N/A   ; None              ; 12.498 ns       ; y[4] ; s[7]     ;
; N/A   ; None              ; 12.450 ns       ; x[1] ; s[5]     ;
; N/A   ; None              ; 12.431 ns       ; x[4] ; OverFlow ;
; N/A   ; None              ; 12.382 ns       ; C_in ; s[5]     ;
; N/A   ; None              ; 12.274 ns       ; x[0] ; s[5]     ;
; N/A   ; None              ; 12.229 ns       ; x[2] ; s[6]     ;
; N/A   ; None              ; 12.095 ns       ; y[4] ; OverFlow ;
; N/A   ; None              ; 12.078 ns       ; y[1] ; s[1]     ;
; N/A   ; None              ; 11.967 ns       ; y[5] ; s[6]     ;
; N/A   ; None              ; 11.865 ns       ; y[0] ; s[1]     ;
; N/A   ; None              ; 11.824 ns       ; x[5] ; s[7]     ;
; N/A   ; None              ; 11.822 ns       ; x[3] ; s[3]     ;
; N/A   ; None              ; 11.764 ns       ; x[7] ; s[7]     ;
; N/A   ; None              ; 11.681 ns       ; x[1] ; s[1]     ;
; N/A   ; None              ; 11.619 ns       ; x[2] ; s[5]     ;
; N/A   ; None              ; 11.617 ns       ; C_in ; s[1]     ;
; N/A   ; None              ; 11.585 ns       ; y[0] ; s[0]     ;
; N/A   ; None              ; 11.547 ns       ; y[1] ; s[2]     ;
; N/A   ; None              ; 11.520 ns       ; y[1] ; s[3]     ;
; N/A   ; None              ; 11.509 ns       ; x[0] ; s[1]     ;
; N/A   ; None              ; 11.501 ns       ; x[4] ; s[6]     ;
; N/A   ; None              ; 11.429 ns       ; y[2] ; s[2]     ;
; N/A   ; None              ; 11.421 ns       ; x[5] ; OverFlow ;
; N/A   ; None              ; 11.353 ns       ; y[5] ; s[5]     ;
; N/A   ; None              ; 11.350 ns       ; x[7] ; OverFlow ;
; N/A   ; None              ; 11.341 ns       ; C_in ; s[0]     ;
; N/A   ; None              ; 11.338 ns       ; y[0] ; s[2]     ;
; N/A   ; None              ; 11.311 ns       ; y[0] ; s[3]     ;
; N/A   ; None              ; 11.276 ns       ; y[6] ; s[7]     ;
; N/A   ; None              ; 11.231 ns       ; x[0] ; s[0]     ;
; N/A   ; None              ; 11.165 ns       ; y[4] ; s[6]     ;
; N/A   ; None              ; 11.158 ns       ; x[1] ; s[2]     ;
; N/A   ; None              ; 11.131 ns       ; x[1] ; s[3]     ;
; N/A   ; None              ; 11.090 ns       ; C_in ; s[2]     ;
; N/A   ; None              ; 11.071 ns       ; x[6] ; s[7]     ;
; N/A   ; None              ; 11.063 ns       ; C_in ; s[3]     ;
; N/A   ; None              ; 11.063 ns       ; y[2] ; s[3]     ;
; N/A   ; None              ; 10.982 ns       ; x[0] ; s[2]     ;
; N/A   ; None              ; 10.955 ns       ; x[0] ; s[3]     ;
; N/A   ; None              ; 10.891 ns       ; x[4] ; s[5]     ;
; N/A   ; None              ; 10.873 ns       ; y[6] ; OverFlow ;
; N/A   ; None              ; 10.668 ns       ; x[6] ; OverFlow ;
; N/A   ; None              ; 10.555 ns       ; y[4] ; s[5]     ;
; N/A   ; None              ; 10.491 ns       ; x[5] ; s[6]     ;
; N/A   ; None              ; 10.398 ns       ; y[7] ; s[7]     ;
; N/A   ; None              ; 10.323 ns       ; x[2] ; s[2]     ;
; N/A   ; None              ; 9.987 ns        ; y[7] ; OverFlow ;
; N/A   ; None              ; 9.943 ns        ; y[6] ; s[6]     ;
; N/A   ; None              ; 9.875 ns        ; x[5] ; s[5]     ;
; N/A   ; None              ; 9.741 ns        ; x[6] ; s[6]     ;
; N/A   ; None              ; 9.613 ns        ; x[2] ; s[3]     ;
+-------+-------------------+-----------------+------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Apr 06 21:57:34 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ripple_8 -c ripple_8 --timing_analysis_only
Info: Longest tpd from source pin "y[3]" to destination pin "C_out" is 20.485 ns
    Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_U18; Fanout = 3; PIN Node = 'y[3]'
    Info: 2: + IC(7.210 ns) + CELL(0.278 ns) = 8.342 ns; Loc. = LCCOMB_X1_Y20_N24; Fanout = 1; COMB Node = 'ripple_carry_4:ripple8|full_adder:\adders:3:fulladders|C_OUT~1'
    Info: 3: + IC(0.295 ns) + CELL(0.322 ns) = 8.959 ns; Loc. = LCCOMB_X1_Y20_N2; Fanout = 2; COMB Node = 'ripple_carry_4:ripple8|full_adder:\adders:3:fulladders|C_OUT~2'
    Info: 4: + IC(0.320 ns) + CELL(0.521 ns) = 9.800 ns; Loc. = LCCOMB_X1_Y20_N14; Fanout = 2; COMB Node = 'ripple_carry_4:ripple8|full_adder:\adders:4:fulladders|C_OUT~0'
    Info: 5: + IC(0.302 ns) + CELL(0.319 ns) = 10.421 ns; Loc. = LCCOMB_X1_Y20_N18; Fanout = 2; COMB Node = 'ripple_carry_4:ripple8|full_adder:\adders:5:fulladders|C_OUT~0'
    Info: 6: + IC(0.320 ns) + CELL(0.178 ns) = 10.919 ns; Loc. = LCCOMB_X1_Y20_N6; Fanout = 3; COMB Node = 'ripple_carry_4:ripple8|full_adder:\adders:6:fulladders|C_OUT~0'
    Info: 7: + IC(0.907 ns) + CELL(0.322 ns) = 12.148 ns; Loc. = LCCOMB_X1_Y23_N18; Fanout = 1; COMB Node = 'ripple_carry_4:ripple8|full_adder:\adders:7:fulladders|C_OUT~0'
    Info: 8: + IC(5.341 ns) + CELL(2.996 ns) = 20.485 ns; Loc. = PIN_Y16; Fanout = 0; PIN Node = 'C_out'
    Info: Total cell delay = 5.790 ns ( 28.26 % )
    Info: Total interconnect delay = 14.695 ns ( 71.74 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 151 megabytes
    Info: Processing ended: Wed Apr 06 21:57:35 2011
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


