{
  "module_name": "qcom,msm8974.h",
  "hash_id": "05cf20ff60e76ff46a5f55e87eae7742689fcee09fb8530d8ba60ee07b598000",
  "original_prompt": "Ingested from linux-6.6.14/include/dt-bindings/interconnect/qcom,msm8974.h",
  "human_readable_source": " \n \n\n#ifndef __DT_BINDINGS_INTERCONNECT_QCOM_MSM8974_H\n#define __DT_BINDINGS_INTERCONNECT_QCOM_MSM8974_H\n\n#define BIMC_MAS_AMPSS_M0\t\t0\n#define BIMC_MAS_AMPSS_M1\t\t1\n#define BIMC_MAS_MSS_PROC\t\t2\n#define BIMC_TO_MNOC\t\t\t3\n#define BIMC_TO_SNOC\t\t\t4\n#define BIMC_SLV_EBI_CH0\t\t5\n#define BIMC_SLV_AMPSS_L2\t\t6\n\n#define CNOC_MAS_RPM_INST\t\t0\n#define CNOC_MAS_RPM_DATA\t\t1\n#define CNOC_MAS_RPM_SYS\t\t2\n#define CNOC_MAS_DEHR\t\t\t3\n#define CNOC_MAS_QDSS_DAP\t\t4\n#define CNOC_MAS_SPDM\t\t\t5\n#define CNOC_MAS_TIC\t\t\t6\n#define CNOC_SLV_CLK_CTL\t\t7\n#define CNOC_SLV_CNOC_MSS\t\t8\n#define CNOC_SLV_SECURITY\t\t9\n#define CNOC_SLV_TCSR\t\t\t10\n#define CNOC_SLV_TLMM\t\t\t11\n#define CNOC_SLV_CRYPTO_0_CFG\t\t12\n#define CNOC_SLV_CRYPTO_1_CFG\t\t13\n#define CNOC_SLV_IMEM_CFG\t\t14\n#define CNOC_SLV_MESSAGE_RAM\t\t15\n#define CNOC_SLV_BIMC_CFG\t\t16\n#define CNOC_SLV_BOOT_ROM\t\t17\n#define CNOC_SLV_PMIC_ARB\t\t18\n#define CNOC_SLV_SPDM_WRAPPER\t\t19\n#define CNOC_SLV_DEHR_CFG\t\t20\n#define CNOC_SLV_MPM\t\t\t21\n#define CNOC_SLV_QDSS_CFG\t\t22\n#define CNOC_SLV_RBCPR_CFG\t\t23\n#define CNOC_SLV_RBCPR_QDSS_APU_CFG\t24\n#define CNOC_TO_SNOC\t\t\t25\n#define CNOC_SLV_CNOC_ONOC_CFG\t\t26\n#define CNOC_SLV_CNOC_MNOC_MMSS_CFG\t27\n#define CNOC_SLV_CNOC_MNOC_CFG\t\t28\n#define CNOC_SLV_PNOC_CFG\t\t29\n#define CNOC_SLV_SNOC_MPU_CFG\t\t30\n#define CNOC_SLV_SNOC_CFG\t\t31\n#define CNOC_SLV_EBI1_DLL_CFG\t\t32\n#define CNOC_SLV_PHY_APU_CFG\t\t33\n#define CNOC_SLV_EBI1_PHY_CFG\t\t34\n#define CNOC_SLV_RPM\t\t\t35\n#define CNOC_SLV_SERVICE_CNOC\t\t36\n\n#define MNOC_MAS_GRAPHICS_3D\t\t0\n#define MNOC_MAS_JPEG\t\t\t1\n#define MNOC_MAS_MDP_PORT0\t\t2\n#define MNOC_MAS_VIDEO_P0\t\t3\n#define MNOC_MAS_VIDEO_P1\t\t4\n#define MNOC_MAS_VFE\t\t\t5\n#define MNOC_TO_CNOC\t\t\t6\n#define MNOC_TO_BIMC\t\t\t7\n#define MNOC_SLV_CAMERA_CFG\t\t8\n#define MNOC_SLV_DISPLAY_CFG\t\t9\n#define MNOC_SLV_OCMEM_CFG\t\t10\n#define MNOC_SLV_CPR_CFG\t\t11\n#define MNOC_SLV_CPR_XPU_CFG\t\t12\n#define MNOC_SLV_MISC_CFG\t\t13\n#define MNOC_SLV_MISC_XPU_CFG\t\t14\n#define MNOC_SLV_VENUS_CFG\t\t15\n#define MNOC_SLV_GRAPHICS_3D_CFG\t16\n#define MNOC_SLV_MMSS_CLK_CFG\t\t17\n#define MNOC_SLV_MMSS_CLK_XPU_CFG\t18\n#define MNOC_SLV_MNOC_MPU_CFG\t\t19\n#define MNOC_SLV_ONOC_MPU_CFG\t\t20\n#define MNOC_SLV_SERVICE_MNOC\t\t21\n\n#define OCMEM_NOC_TO_OCMEM_VNOC\t\t0\n#define OCMEM_MAS_JPEG_OCMEM\t\t1\n#define OCMEM_MAS_MDP_OCMEM\t\t2\n#define OCMEM_MAS_VIDEO_P0_OCMEM\t3\n#define OCMEM_MAS_VIDEO_P1_OCMEM\t4\n#define OCMEM_MAS_VFE_OCMEM\t\t5\n#define OCMEM_MAS_CNOC_ONOC_CFG\t\t6\n#define OCMEM_SLV_SERVICE_ONOC\t\t7\n#define OCMEM_VNOC_TO_SNOC\t\t8\n#define OCMEM_VNOC_TO_OCMEM_NOC\t\t9\n#define OCMEM_VNOC_MAS_GFX3D\t\t10\n#define OCMEM_SLV_OCMEM\t\t\t11\n\n#define PNOC_MAS_PNOC_CFG\t\t0\n#define PNOC_MAS_SDCC_1\t\t\t1\n#define PNOC_MAS_SDCC_3\t\t\t2\n#define PNOC_MAS_SDCC_4\t\t\t3\n#define PNOC_MAS_SDCC_2\t\t\t4\n#define PNOC_MAS_TSIF\t\t\t5\n#define PNOC_MAS_BAM_DMA\t\t6\n#define PNOC_MAS_BLSP_2\t\t\t7\n#define PNOC_MAS_USB_HSIC\t\t8\n#define PNOC_MAS_BLSP_1\t\t\t9\n#define PNOC_MAS_USB_HS\t\t\t10\n#define PNOC_TO_SNOC\t\t\t11\n#define PNOC_SLV_SDCC_1\t\t\t12\n#define PNOC_SLV_SDCC_3\t\t\t13\n#define PNOC_SLV_SDCC_2\t\t\t14\n#define PNOC_SLV_SDCC_4\t\t\t15\n#define PNOC_SLV_TSIF\t\t\t16\n#define PNOC_SLV_BAM_DMA\t\t17\n#define PNOC_SLV_BLSP_2\t\t\t18\n#define PNOC_SLV_USB_HSIC\t\t19\n#define PNOC_SLV_BLSP_1\t\t\t20\n#define PNOC_SLV_USB_HS\t\t\t21\n#define PNOC_SLV_PDM\t\t\t22\n#define PNOC_SLV_PERIPH_APU_CFG\t\t23\n#define PNOC_SLV_PNOC_MPU_CFG\t\t24\n#define PNOC_SLV_PRNG\t\t\t25\n#define PNOC_SLV_SERVICE_PNOC\t\t26\n\n#define SNOC_MAS_LPASS_AHB\t\t0\n#define SNOC_MAS_QDSS_BAM\t\t1\n#define SNOC_MAS_SNOC_CFG\t\t2\n#define SNOC_TO_BIMC\t\t\t3\n#define SNOC_TO_CNOC\t\t\t4\n#define SNOC_TO_PNOC\t\t\t5\n#define SNOC_TO_OCMEM_VNOC\t\t6\n#define SNOC_MAS_CRYPTO_CORE0\t\t7\n#define SNOC_MAS_CRYPTO_CORE1\t\t8\n#define SNOC_MAS_LPASS_PROC\t\t9\n#define SNOC_MAS_MSS\t\t\t10\n#define SNOC_MAS_MSS_NAV\t\t11\n#define SNOC_MAS_OCMEM_DMA\t\t12\n#define SNOC_MAS_WCSS\t\t\t13\n#define SNOC_MAS_QDSS_ETR\t\t14\n#define SNOC_MAS_USB3\t\t\t15\n#define SNOC_SLV_AMPSS\t\t\t16\n#define SNOC_SLV_LPASS\t\t\t17\n#define SNOC_SLV_USB3\t\t\t18\n#define SNOC_SLV_WCSS\t\t\t19\n#define SNOC_SLV_OCIMEM\t\t\t20\n#define SNOC_SLV_SNOC_OCMEM\t\t21\n#define SNOC_SLV_SERVICE_SNOC\t\t22\n#define SNOC_SLV_QDSS_STM\t\t23\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}