行政院國家科學委員會專題研究計畫成果報告- 
軟性基板上奈米鍺量子點元件及其驅動電晶體 
 
計畫編號：NSC97-2221-E-003-009 
執行期間：97 年 08 月 01 日 至 98 年 07 月 31 日 
主持人：李敏鴻               國立臺灣師範大學光電科技研究所 
共同主持人： 
計畫參與人員：劉韋宏、陳冠任、翁偲傑 
              國立臺灣師範大學光電科技研究所 
 
一、 摘要 
    準分子再結晶雷射已廣泛使用於薄膜電
晶體(TFT)製程來製作平面顯示器(FPD)，雷射
技術的特性為 1、inlands localization 不需要
prepatterned 和 2、選擇性的磊晶成長。在此研
究中，我們要使用準分子雷射退火技術來讓鍺
自我聚集形成鍺島型結構，然後我們要比較雷
射能量跟形成的島之間的關係，我們同時也要
探討島的體積與照射的雷射光束能量的關係， 
在雷射能量 300 mJ/cm2時有最小的島的大小
(～100 nm)和最高的密度(～ 1.3×109cm-2)。 
二、 前言 
    自我聚集的鍺量子點和較好的排列已經
引起很多注意，因為他能在矽基板上作成光電
子元件及奈米大小的電子元件﹝1，2﹞。我們
努力的動機為找到符合成本效益的技術使我
們在製作奈米級的元件時無需使用昂貴的光
罩技術，我們的另一個動機為製造元件利用好
的量子限制效應在電子和光學應用上，例如：
光發射二極體(LEDs)、穿隧效應二極體、偵測
器 等等…… 。用 不 同方 式製 造量 子點
﹝3-5﹞，雷射退火促使鍺自我聚集成島型結
構是一個創新性的研究，準分子雷射退火
(ELA)技術已經廣泛使用於薄膜電晶體(TFT)
製程來形成多晶矽，雷射退火技術的優點為可
以確定島型結構表面的位置，因為島的形狀是
非常困難得到的，如果我們使用傳統的化學氣
相沉積(CVD)製程除了選擇性磊晶生長(SEG)
技術的 prepatterned 的樣品。在此研究中，我
們將提出用準分子雷射照射使鍺再結晶與自
我聚集成島型，和研究島的體積和照射光束能
量間的關係。Fig.1 為結合軟性電晶體與奈米
量子點元件的架構示意圖，可以架構成陣列，
達到軟性記憶體、LED、或光偵測器的應用，
我們希望能將我們的研究應用在此領域上。 
 
 
 
 
 
 
 
 
 
 
Fig.1 結合軟性電晶體與奈米量子點元件的架
構示意圖 
TFT1
TFT2
Q.D.
Optoele
ctronics
scan line, word line
da
ta
 
lin
e,
 
bi
t l
in
e
鏡照中我們證實了這件事。as-grown 鍺和島型
結構都在張力的應變力下，因為大塊的鍺之聲
子頻率在Γ點為 304cm-1﹝8﹞，但在 L 點與大
塊鍺是相似的為 222cm-1，可能的原因為鍵結
的拉長或拉彎在顆粒邊界，因為沉積用 GeH4
通量 100sccm 的高成長率所造成。Fig.6 顯示
當雷射能量減少時，在電子顯微鏡(SEM)下觀
察到鍺的島狀結構分布會愈均勻。 
    Fig.7 顯示用原子力顯微鏡(AFM)觀察表
面的結構，準分子雷射的能量愈高，所形成的
島狀結構高度愈高。此外，Fig.8&9 顯示系統
的檢查島的結構和雷射能量間的關係，我們統
計島狀結構的密度和大小列出這兩張圖，此兩
張圖顯示當雷射能量較低島狀結構會有較高
的密度和較小，因為鍺具有較高的分子密度的
特性，較高的雷射能量也許會熔化多晶鍺並結
合鄰近的鍺分子形成較大的島型結構，鍺遵守
SK 成長模式會自我聚集和格式成島型結構。
Fig.10 這指出鍺的 wetting layer 減少，會獲得
較高的片阻值，電阻係數在室溫獲得用 van der 
Pauw measurementm。要注意的是島型結構大
小最大是 200nm 的寬度，在雷射能量
700-900mJ/cm2 時，而最高的電阻係數是在雷
射能量 900mJ/cm2的時候，更高雷射能量(＞
900mJ/cm2)可能會引起鍺熔化和昇華，反而造
成島的大小和電阻係數減少。 
    但是在實際應用上，鍺的下面會有元件，
我們不知道雷射光的能量是否會傷到元件，應
此我們用模擬軟體在鍺上蓋一層金屬來模擬
實際的情形，Fig.11&12 為我們的構想與用軟
體跑出來的結果，我們希望利用金屬高熱傳導
率的特點，將此熱傳導層介於非晶鍺與下方塑
膠基板或下方元件之間。                                                             
 
 
 
 
200 220 240 260 280 300 520
ωSi,LO,TO(Γ)ωGe,LO,TO(Γ)ωGe,LA(L)
222.0 cm-1
296.1 cm-1
295.6 cm-1
as-grown
islands
 
 
R
am
an
 
In
te
n
si
ty
 
(ar
b.
 
u
n
it)
Wavenumber (cm-1)
 
Fig.5 as-grown 的鍺和雷射退火形成的島型結
構之 Raman 光譜圖，雷射的能量為 700mJ/cm2 
 
 
Fig.7(a) 
 
Fig.7(b) 
Fig.7 用原子顯微鏡觀察表面的結構：(a)雷射
能量 300mJ/cm2，(b)雷射能量 1000mJ/cm2。
愈高的準分子雷射能量，島的高度愈高 
 
 
 
 
 
 
 
 
Fig.6 在電子顯微鏡(SEM)鍺的島狀結構 
 
六、 參考文獻 
[1] O. G. Schmidt, et al., Appl. Phys. Lett., 77, p. 
4341, 2000. 
[2] A. I. Yakimov, et al., Appl. Phys. Lett., 80, p. 
4783, 2002. 
[3] R. Apetz, et al., Appl. Phys. Lett., 66, p. 445, 
1995. 
[4] J. C. Sturm, et al., Phys. Rev. Lett., 66, p.1362, 
1991. 
[5] B.-C. Hsu, et al., IEDM, p. 91, 2002. 
[6] K. Eberl, et al., Phy. E, 9, p. 64, 2001. 
[7] G. Medeiros-Ribeiro, et al., Science, 279, p.353, 
1998. 
[8] Z. Sui, et al., Phys. Rev. B, 48, p. 17938, 1993. 
 
 
 
七、 IP 產出 
1. (SCI, EI) M. H. Lee, S. T. Chang, S. Maikap, 
C.-Y. Peng, and C.-H Lee, “High Ge Content of 
SiGe Channel p-MOSFETs on Si (110) 
Surfaces, ” submit to IEEE Electron Device 
Letter, 2009. 
2. (SCI, EI) M. H. Lee, S. T. Chang, C.-C. Lee, 
J.-J. Huang, G.-R. Hu, and Y.-S. Huang, “The 
Gap State Density of Micro/Nano-Crystalline 
Silicon Active Layer on Flexible Substrate, ” 
submit to Thin Solid Films, 2009. 
3. (SCI, EI) Min-Hung Lee, Shu-Tong Chang, 
Yi-Chun Wu, Ming Tang, and Chung-Yi Lin, 
“Mechanical Bending Cycles of Hydrogenated 
Amorphous Silicon Layer on Plastic Substrate 
by Plasma-Enhanced Chemical Vapor 
Deposition for Use in Flexible Displays, ” Jpn. 
J. Appl. Phys., vol. 48, 021301, 2009. 
4. (SCI, EI) M. H. Lee, S. T. Chang, C.-Y. Peng, S. 
Maikap, and S.-H. Liao, “Studying the Impact 
of Carbon on Device Performance for 
Strained-Si MOSFETs, ” Thin Solid Films, 
vol.517, pp.105-109, 2008. 
5. M. H. Lee, S. T. Chang, J.-J. Huang, G.-R. Hu, 
Y.-S. Huang, and C.-C. Lee, “Analysis and 
Modeling of Nano-Crystalline Silicon TFTs on 
Flexible Substrate with Mechanical Strain” 
submit to IEEE International NanoElectronics 
Conference (IEEE INEC 2010), HongKong, 
China, Jan. 3-8, 2010. 
6. M. H. Lee, K.-J. Chen, S.-C. Weng, W.-H. Liu, 
M.-J. Yang, C.-T. Shih, L.-S. Lee, and M.-J. 
Kao, “High Performance High-K Metal-Gate 
Poly-Si TFTs with Subthreshold Swing < 200 
mV/dec for Monolithic 3D Integrated Circuits 
Applications, ” accepted by 2009 International 
Conference on Solid State Devices and 
Materials (SSDM), Sendai, Japan, Oct. 7-9, 
2009. 
7. M. H. Lee, S. T. Chang, J.-J. Huang, G.-R. Hu, 
C.-H. Lee, Y.-Y. Chen, , S. W. Lee, S.-C. Weng, 
K.-J. Chen, and W.-H. Liu, “The Gap State 
Density of Micro/Nano-Crystalline Silicon 
Active Layer on Flexible Substrate, ” 6th 
International Conference on Silicon Expitaxy 
and Heterostructures (ICSI-6), pp. 122-123, Los 
Angeles, California, May 17-22, 2009. 
8. M. H. Lee, S. T. Chang, S.-C. Weng, W.-H. Liu, 
K.-J. Chen, K.-Y. Ho, M. H. Liao, J.-J. Huang, 
and G.-R. Hu, “The Correlation Between Trap 
States and Mechanical Reliability of 
Amorphous Si:H TFTs for Flexible 
Electronics, ” 2009 IEEE International 
Reliability Physics Symposium (IRPS 2009), pp. 
956-959, Montreal, Canada, Apr. 26-30, 2009 
9. “Invited” M. H. Lee, S. T. Chang, M. Tang, 
K.-Y. Ho, J.-J. Huang, and G.-R. Hu, “The Trap 
States Formation of Amorphous Si TFT with 
Mechanical Bending for Flexible Electronics,” 
2008 International Electron Devices and 
Materials Symposia, Taichung, Taiwan, Nov. 
28-29, 2008. 
 
 
 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 97-2221-E-003-009 
計畫名稱 軟性基板上奈米鍺量子點元件及其驅動電晶體 
出國人員姓名 
服務機關及職稱 
李敏鴻 
國立台灣師範大學光電所助理教授 
會議時間地點 2008/12/12-17, 美國舊金山市 
會議名稱 International Electron Devices Meeting 2008 (IEDM 2008) 
發表論文題目 無 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
二、與會心得 
下圖為筆者於會議結束後於現場留影，有關研討會內容，由於全場皆禁止照像拍攝，
故無法拍攝開會時投影片，故只能以 pdf 檔之圖加以說明簡介，整理如下表並說明如
後 
 
題號 標題 
04-02 1.5-V Operating Fully-Depleted Amorphous Oxide Thin Film Transistors 
Achieved by 63-mV/dec Subthreshold Slope 
04-05 Amorphous Silicon Thin-Film Transistors with DC Saturation Current 
Half-Life of More than 100 Years 
07-05 Feedback FET: A Novel Transistor Exhibiting Steep Switching Behavior 
at Low Bias Voltages 
16-01 Low Temperature (≤ 380ºC) and High Performance Ge CMOS Technology with 
Novel Source/Drain by Metal-Induced Dopants Activation and High-K/Metal Gate 
Stack for Monolithic 3D Integration 
16-02 High Mobility High-k/Ge pMOSFETs with 1 nm EOT-New Concept on Interface 
Engineering and Interface Characterization 
16-03 Localized Ultra-Thin GeOI: an innovative approach to Germanium channel 
MOSFETs on Bulk Si substrates 
22-02 Advanced 2D/3D Simulations for Laser Annealed Device using an Atomistic 
Kinetic Monte Carlo (KMC)Approach and Scanning Spreading Resistance 
Microscopy (SSRM) 
26-01 Enabling technologies for 3D integration:From packaging miniaturization to 
advanced stacked ICs 
27-09 A 32nm Logic Technology Featuring 2nd-Generation High-k + Metal-Gate 
Transistors, Enhanced Channel Strain and 0.171m2 SRAM Cell Size in a 291Mb 
Array 
29-03 Can the subthreshold swing in a classical FET be lowered below 60 mV/decade? 
35-06 Interface-controlled Self-Align Source/Drain Ge pMOSFETs Using 
Thermally-Oxidized GeO2 Interfacial Layers 
35-07 Double-Gate Strained-Ge Heterostructure Tunneling FET (TFET) 
With Record High Drive Currents and <60mV/dec Subthreshold Slope 
37-01 Aggressive Design of Millisecond Annealing Junctions for Near-Scaling-Limit Bulk 
CMOS using Raised Source/Drain Extensions 
 
 
 
04-05        Amorphous Silicon Thin-Film Transistors with DC Saturation Current 
Half-Life of More than 100 Years 
摘要 
    我們報告非晶型矽薄膜電晶體有著推斷直流飽和電流的半衰期更多一百多年，這改善了過去的工藝技術一
百倍。這種薄膜晶體管半衰期高於亮度半衰期為高品質綠色磷光 OLED 顯示器，呈現 TFT’s 是個主動矩陣 OLED
顯示器。 
                                      
                                             
                                      
                                                 
             
07-05    Feedback FET: A Novel Transistor Exhibiting Steep Switching Behavior  
at Low Bias Voltages 
Abstract: 
16-01   Low Temperature (≤ 380ºC) and High Performance Ge CMOS Technology with 
 Novel Source/Drain by Metal-Induced Dopants Activation and High-K/Metal Gate 
Stack for Monolithic 3D Integration 
摘要： 
      我們要證明，在低溫 380℃下建立鍺的 n mos or pmos，可以在 3D IC 上有高的性能。閘極在低溫下，堆
疊 High-K/metal，而且會有很小的串聯電阻(2.23X10-4Ω-cm)，S 極和 D 極是淺接面，利用 metal (Co) induced dopant 
activation (Co MIDA)和鍺結晶，產生高摻雜的活化，完成 CMOS 製程。在 Ge n-MOSFET 上，要有低電阻的 S/D
電組是一個高挑戰。Ge n-MOSFET 和 p-MOSFET 有很高的電流開關比(~1.1x10-3)。此外，在 3D ICs 上，鍺 CMOS
製程提供一個高效能電晶體製程不超過 400℃。 
介紹： 
      在矽上，用並排的排列，會使連結延遲和電源；在 3D ICs 上不會有連線問題，鍺製程有高遷移率和低熔
點，所以利用雷射結晶溫度要在四百度以下，本篇提供了低溫鍺製程的技術，可以提供高性能的 CMOS 元件。 
基本概念： 
Metal-Induced Crystallization (MIC) in α-Ge 
根據 TEM 和 XRD 分析上，a-Ge 在一小時 380 度開始結晶，超過 450 度以上就會全部反應，金屬可以減少結晶
溫度，但也會造成擴散到 a-Ge 使他不穩定。為了避免金屬擴散，可是會造成結晶不完全，利用 MIC 的技術可
以活化摻雜，因為可以利用 MIC 的製程和鍺的結晶一起重新排列。 
Metal Induced Dopants Activation (MIDA) in α-Ge 
a-Ge是用LPCVD溫度三百度，厚度為200nm長在SiO2，之後植入BF2，能量40keV，劑量為4E15cm-2，和P31+, 90keV, 
and 4×1015cm-2，所以有三種不同的a-Ge薄膜去討論Co MIDA的技術。之後文獻和控制的樣品先退火一分鐘600
度。Co的厚度為5nm沉積在a-Ge，全部的樣品在氮氣退火1、2、3小時在360度(Fig. 2)。Co不僅可以使a-Ge結晶
在360度，也成功活化硼和磷，經過Co MIC可以重新整理硼和磷的活化(Fig. 2 and 5)，在Co在 n型 a-Ge的擴散
率為~70-80nm/h。在p型和未摻雜的Ge會比n型擴散還快(Fig. 3 and 4)。Co MIC過程，360度三小時可以把B和P
完全活化(Fig. 5)，而且p型和n型都比未摻雜的Ge電阻率還低，此外Co可以很明顯的發現電阻率降低，因為未摻
雜的Ge結晶經過Co MIC的技術可以小於其他熱退火未摻雜的Ge電阻率。 
應用： 
      Ge N+/P and P+/N Junction Diodes formed at below 380ºC 
純鍺取代鍺長在Si上，因為會有一些缺陷，之後沉積500nm的LTO在epi和純Ge上，之後植入P (P31+, 18keV, 和 
4×1015cm-2) and B (BF2, 20keV, and 4×1015cm-2)當作N+/P 和 P+/N的接面，之後再沉積5nm的Co在上面。因為Ge
表面在LTO之下，所以不容易形成GeO2，可以減少表面漏電，epi-Ge和純的Ge退火為360度一分鐘和380度一分
鐘，文獻和控制樣品退火600度一分鐘(Fig.6)。Co MIDA到達360度可使N+/P接面在epi-Ge成長在Si上，以致於淺
接面(92nm)包含在控制樣品(123nm)(Fig. 7)。因為低溫可以減低P擴散(Fig. 8)，而且有很小的電阻率，
2.23×10-4Ω-cm在N+/P接面表面量測，因為Co可以活化P原子，可以降低電阻率(Fig. 8)，Co MIDA有較好的特性
(Fig. 9)，此外半導體特性相差104大小，N+/P 和 P+/N建立在純Ge上面在380度。(Fig. 10)。 
     Ge n- and p-MOSFETs fabricated at below 380ºC 
N和P是用新的Co MIDA和GeO2/Al2O3/Al閘極，製造在epi-Ge(360度)和bulk-Ge(380度)上面(Fig. 11)，鍺的證明
電流起伏為(~103)，此外，他的顯示在高電流(Fig. 12和13)，Ge的n-MOSFET遷移率比較在(100)的鍺，相對在高
溫底下的製程。電洞的遷移率會比一般Si上p-MOSFET的遷移率高(Fig. 14)相對於Al-GeO2和活化N+/P 
n-MOSFET，Co MIDA N+/P接面有較好的開關比(~104)(Table. 1) 
結論： 
    用低溫，利用Co MIDA可以活化N+/P和P+/N在鍺上，有傑出的開關電流，在Ge n-mos和p-mos上，這個低
16-2   High Mobility High-k/Ge pMOSFETs with 1 nm EOT-New Concept on Interface Engineering and 
Interface Characterization 
Abstract  
     High-k/Ge 介面是一個明顯的改良經過一個新的介面設計方案，用 GeO2 在之前的閘極鈍化和介電閘極注
入 F 在 High-k/Ge 閘極堆。用 Ge MOS 電容可以得到一個最小值的介面陷阱密度。電洞遷移率上升到 396 cm2/Vs
達到從 Ge  pMOSFETs 在 EOT 和閘漏電流密度小於 10-3 A/cm2 at Vt ± 1 V。 從 Lg of 10 µm.可得到良好的汲
極電流資料 37.8µA/µm at Vg-Vt = Vd= -1.2V 。一個可變上升和下降時間的 Charge pumping(CP)是用在所有的
Ge 介面和一個重要的介面陷阱密度減少在上升和下降的半能帶注入 F。 
Introduction 
     發展 high-k/Germanium （ GE ）閘極堆得高介面質量和小等效氧化層厚度(EOT)有必要用 Ge 來替代高遷
移率通道材料在將來的技術節點上。在過去幾年裡，各種表面鈍化閘極的技術已經被發展，用來改善 high-k/Ge
質量和 GeO2 天然氧化層，有熱增長、射頻濺射和臭氧氧化法，他可以成為最自然的材料在鈍化 Ge 表面。最近，
一個有效的閘極注入 F 對 high-k/Germanium MOS 裝置，已經被證明有效鈍化閘極表面。在此，利用 GeO2 表面
鈍化和閘極 F 注入，會有優良的電性。高遷移率 Ge MOS pMOSFETs 在一奈米 EOT 已經成功的實現。可變的
上升下降時間 CP，一直用於研究 Ge MOSFETs 的表面性質。最後，結果和 Ge MOS 電容具有一貫的 C-V 特性。 
Conclusion 
    一種新的概念對 Ge 介面工程是隨折 GeO2 表面鈍化。把閘極加入 F 在 GeO2 鈍化 MOS 裝置上被廣泛的研
究。在加入 F 的電性改良中，可達到頻率散度、C-V 改良和降低介面缺陷密度。目前 Ge pMOSFETs 被用於使
用 TaN/HfO2/GeOx/Ge 製造閘層，在 EOT~1nm 中沒有任何閘極漏電流的衰退。大約三年間，普遍 Si/SiO2 的電
洞遷移率在垂直場效可達到 0.9 MV/cm。最佳的汲極電流資料在 Ge 是 37.8 µA/µm at Vg-Vt = Vd= -1.2V，是目
前通道長度大約 10um 中。在 Ge  MOSFETs 的介面質量可以進一步的使用可變上升下降時間 CP 方法。而注入
F 可以明顯的減少上部和下部的 Ge 能帶，這原因是歸咎於注入 F 有效的鈍化介面陷阱。 
  
   
 
 
 
 
 
  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
26-1              Enabling technologies for 3D integration: 
From packaging miniaturization to advanced stacked ICs 
N.Sillon, A.Astier, H.Boutry, L. Di Cioccio, D.Henry, P. Leduc 
CEA-Leti Minatec 
1   7 rue des Martyrs, 38054 Grenoble cedex 9, France 
本篇是描述先進的 3D IC 微小化封裝技術如 direct bonding和 high density TSV，以及展示利用 Through Silicon Via 
(TSV)製程應用在相機感光元件(CIS)上面。 
 
 
 
 
 
 
 
 
 
 
圖二，描述 via 製程最後主要的幾個步驟，(1)先將 CIS wafer 與玻璃基板連結在一起，(2)減薄 wafer 厚度至 70µm
並釋放應力，(3)蝕刻直徑 70µm 寬度 70µm 的圓柱 Via，(4)使用低溫 PECVD 沉積一層 Oxide，(5)將 Via 鍍上金
屬(TiCu) ，(6)沉積一層 BCB 材料，(7)(8)則是利用 Bump 技術作為晶片與基材的接合。 
 
 
 
 
 
 
 
圖三，是 Via 側邊的 SEM 圖。                圖四，是量測 TSV 電阻值均小於 1mΩ 
 
 
 
 
 
 
圖五，則是量測 8 片 CIS wafer，每片 wafer 共 1500 dies，其他的良率均大於 98%。 
圖六的照片是經過 TSV 封裝製程，顯示經過 TSV 製程並不會影響原件的光學性能，且不會降低圖片的品質。 
 
 
 
 
 
 29-03  Can the subthreshold swing in a classical FET be lowered below 60 mV/decade? 
Abstract: 
使用偏置的鐵電絕緣體在其負電容地區和使用它的上方開關的 classical FET，它應該有可能達到 subthreshold 
swing significantly 低於60毫伏/ 10在室溫溫度。進一步說明，這一原則，不改變運輸性質的場效應電晶體，以便
使目前的場效應管不受影響。一個簡單的分析用來描述的基本原理，裝置運行 
Conclusion: 
總之，我們提出了一個方法分析在FET上閘集的鐵電絕緣體和有偏見的負電容地區，顯示 full I-Vsimulations，
即 subthreshold swing 在這種晶體管可以減少到低於基本限制60毫伏/十年，而仍然留有純粹熱模式電子運輸和
不會下降的驅動電流， 從而有效地克服了所謂的 ' Boltzmanntyranny '  。我們還討論了支配subthreshold behavior
的材料參數，。需深入研究進行適當調查的耗散內鐵電材料的物理極限的速度操作和物質的增長和兼容性。 
 
圖。 1 。示意圖的場效應晶體管和右側的閘極電路。電容的絕緣 Cins 是在一系列的另一電容 Cs。Cs 組成的電
容結構，渠道來源電容，渠道流失的電容等等。是表面電位的渠道。 
 
圖 2 負的鐵電容中： （b）通用電容的能帶圖。能帶圖顯示對 Q2/2C 依賴。 （c）衍生 dU/dQ vs. Q found from 
(a)（d）衍生 dU/dQ vs. Q found from (b). 
 
圖。 3 。穩定和全面加強電容：在串聯電容裡穩定運行的負偏壓半導體電容區 
， 找到解決依時性 Khalatnikov 方程 4 和策劃穩態的解決辦法。我們可以 
看到內部節點電壓大於 Vg  基本上結構的因素低於 1 米。 
 
方程 4  :我們還看到方程式 3  ” 1/C 1/ Cs 1/ Cins”  總電容在這一系列的組合大於任兩個組成的電
容，這意味著總電容是加強。 
 
35-6  Interface-controlled Self-Align Source/Drain Ge pMOSFETs Using Thermally-Oxidized  
                             GeO2 Interfacial Layers  
Abstract 
    我們發現， GeO2/Ge 製造的 MOS 結構直接熱氧化率顯著低於界面陷阱密度。因此，Ge pMOSFETs 使用
GeO2/Ge MOS 基板的結構與界面性能優越產生電洞實現高電洞遷移率的影響，和調查界面性能上的器件裝置的
性能。氧化鋁或氧化矽薄膜被取代成 GeO2/Ge MOS 基板在 FET 製造過程。在遷移率和加工過程的關係中，如
氧化溫度，退火， 基板雜質濃度， 表面方向已經得到淨化。 
Introduction 
    由於 CMOS 技術目前遇到了各種各樣的困難，以保持增長趨勢 由傳統的 CMOS 縮放，新的增壓技術強烈
需要。有前景的技術之一是 提高載子運輸特性使用一個新的通道材料。至於 pMOSFET 通道材料，Ge 最近引
起了極大的關注和得到廣泛研究，因為比 si 較高的純電洞遷移率。然而，最關鍵的問題，建立 Ge CMOS 技術
是實現良好的 Ge MOS 低界面陷阱密度允許提供高載子遷移率和高電流驅動器。為此，各種各樣的絕緣體和閘
極疊層已研究了鍺的 MOSFET 。最近， GeO2/Ge 介面製備低溫等離子體氧化[ 1 ] 射頻共濺射 鍺和 SiO2 [ 2 ]
和低溫臭氧 前處理[ 3 ]已報告是有效的 高電洞遷移率 Ge pMOSFETs 。因此， 審查和了解所產生的影響 
GeO2/Ge 接面上的反轉層遷移率相當重要的，因為接面可以與 Ge 氧化物確定的電學特性，即使在高 k 柵層通
常伴隨界面鍺氧化物 層。然而，界面性能 GeO2/Ge 影響尚未理解。 
在本文中，我們證明 GeO2/Ge 接面的直接熱氧化鍺基板和界面遷移率顯著改善越來越多的氧化溫度。（ 100 ） ， 
（ 110 ） 和（ 111 ）表面方向的 Ge pMOSFETs 熱增長 GeO2/Ge 介面已被製造鋁閘極與 B +注入源極/汲極
（的 S / D ）和已經成功運作的第一次。 2.1 倍電洞遷移率提高已經取得的成就為（ 100 ）表面的 MOSFET 。
遷移率行為和與界面性能已經實驗。 
Superior properties of GeO2/Ge MOS interfaces 
    絕緣閘極已經可以用氧化 Ge 基板製造。圖 1 和 2 顯示 c-v 曲線 MOS 電容氧化在 550 º 測量 98 K 和室溫
（RT） 。我們發現在 GeO2/Ge 介面增加氧化層溫度會減少界面陷阱密度。圖 3 顯示 能量分佈的界面陷阱密度
在 GeO2/Ge MOS 電容製造，氧化溫度為 450 ， 500 ， 550 和 575 ° C 時，所估計的低溫電導方法。結果發現，
最小的界面陷阱密度值是在 0.1 eV 的從 midgap 的 氧化在 575 ℃ ，不退火。自氧化在 600 攝氏度產量粗略 GeO2
表面上看，這些事實意味著， 有最佳的氧化溫度下的共存界面退化，由於 GeO 發散和改良的界面通過高溫氧
化。我們已確認由 X 射線光電子能譜（圖 4 ）組成的鍺氧化物是純 GeO2 ， 歸因於化學位移的 3.4eV 在三維
水平。另一方面，GeO2 保護層在 FTP 製造過程需要與 MOSFET 實現 GeO2/Ge 接面，因為 GeO2 會溶於水 。 
為此，我們採用電子束蒸發氧化鋁或氧化矽薄膜 在 GeO2 上 。我們已經證實在薄膜沉積後界面沒有改變（圖
5 ） 。Conclusion（ 100 ） ， （ 110 ）和（ 111 ）與 Ge pMOSFETs 熱增加純 GeO2/Ge 界面已成功的用
鋁做為閘極的第一道製程。GeO2/Ge MOS 形成的界面形式是用高溫度熱氧化呈現的低界面缺陷密度和優越的界
面性 FET 製程使用 Al2O3/SiO 薄膜。 2.1 倍電洞遷移率提高對矽普遍性已獲得的（ 100 ）Ge 的 P - MOSFET
的 SiO/GeO2/Ge 閘極層。另一方面，低溫電流-電壓特性顯現出 MOS 介面仍然有重大的感應在遷移率上，尤其
是對（ 110 ）和（ 111 ） ，這表明降低界面電荷可以提供進一步的改善遷移率。結果， GeO2/Ge 界面是一
個有發展性的界面層 high - k 閘極堆在 Ge 上面。 
35-7    Double-Gate Strained-Ge Heterostructure Tunneling FET (TFET) 
 With Record High Drive Currents and <60mV/dec Subthreshold Slope 
    主要的挑戰與證明 Tunnel FETs 能達到 Subthreshold Swing 小於 60mV/dec 且有很高的 ON 電流以及解
決雙極性的現象。從實驗中，由於 Strained-Ge 的能隙小，將具有一個雙閘極應變鍺材料的異質接面 Tunnel 
FET (TFET)就表現出高 ON 電流(~300uA/um)以及 Subthreshold Swing(~50mV/dec)小於 60mV/dec。 而還有
另一個問題就是雙極性的問題，而制訂出了一個模擬 TFET 的方式，也研究出幾種不對稱 TFET 結構，來
解決雙極性的問題而達到 high ON and low OFF currents。 
    單一閘極的異質接面 Tunnel FET，在通道上用了 Si 跟 s-Ge 去作了比較，看出能係大的 Si 有較小的穿
隧電流和小的 IOFF，如圖一；能隙小的 s-Ge 有較大的穿隧電流相對的也有很高的 IOFF，如圖二。為了要解
決對稱 TFET 雙極性的問題，必須改成不對稱性的源極與集極結構來實現 high ON and low OFF currents。而
延展出了四個不同的結構實驗，增加 drain underlap、將參雜濃度降低(LDD)、側向異質結構都可以解決現
有雙極性的問題，而用側向異質結構是較為好的方法，如圖三。在圖四中，隨著側向異質結構的不同而有
效突顯出 high ON and low OFF currents 結果。最後再與其他研究的報告比較會有很大的差異性，用不對稱
的 TFET 結構較好。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖三 Solving the ambipolar problem by 
using a large bandgap material (Si) at the 
drain side to reduce the tunneling. 
Different locations of the s-Ge/Si interface. 
圖五 The effect of the location of the s-Ge/Si 
interface on the leakage of the lateral heterostructure 
TFET. Simulations show that a Source-Side 
heterostructure is needed to achieve a SS<60mV/dec. 
圖一  Experimental Single-Gate 
Silicon NMOS TFET. Si channel 
shows Very low ION and IOFF due to 
large bandgap. 
圖二  Experimental Single-Gate s-Ge 
TFET. Straind-Ge shows high ION but 
high IOFF due to small bandgap. 
