Implementación de un sistema de verificación de contraseña en FPGA con Quartus y Verilog

📌 Descripción

Este proyecto implemete un sistema de verificación de contraseña con 4 switches secuenciados.

⚙️ Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (Ejemplo: Cyclone IV, MAX10)

Cable de programación JTAG

📂 Estructura del Proyecto

/gates_project

│── Password.v         # Módulo principal con compuertas lógicas

│── Password.qpf       # Archivo del proyecto en Quartus

│── Password.qsf       # Archivo de configuración del FPGA

│── README.md       # Este archivo