// $Module: reg_vo_sys $
// $RegisterBank Version: V 1.0.00 $
// $Author:  $
// $Date: Tue, 15 Aug 2023 05:42:48 PM $
//

//GEN REG ADDR/OFFSET/MASK
#define  VO_SYS_VO_IP_RESETS  0x0
#define  VO_SYS_VO_APB_RESETS  0x4
#define  VO_SYS_VO_INT  0x8
#define  VO_SYS_VO_AXI_SW  0xc
#define  VO_SYS_VO_CLK_LP  0x10
#define  VO_SYS_VO_CLK_CTRL0  0x14
#define  VO_SYS_VO_CLK_CTRL1  0x18
#define  VO_SYS_VO_LP_CTRL_AXI_RT  0x1c
#define  VO_SYS_VO_LP_CTRL_AXI_OFF  0x20
#define  VO_SYS_VO_LP_CTRL_X2P  0x24
#define  VO_SYS_VO_CLK_RATIO0  0x28
#define  VO_SYS_VO_CLK_RATIO1  0x2c
#define  VO_SYS_VO_CLK_RATIO2  0x30
#define  VO_SYS_VO_LP_CTRL_STATUS  0x34
#define  VO_SYS_VO_URGENT_SEL  0x38
#define  VO_SYS_VO_QOS_OW  0x3c
#define  VO_SYS_VO_QOS_VALUE0  0x40
#define  VO_SYS_VO_QOS_VALUE1  0x44
#define  VO_SYS_VO_QOS_VALUE2  0x48
#define  VO_SYS_VO_QOS_OFFSET0  0x4c
#define  VO_SYS_VO_QOS_OFFSET1  0x50
#define  VO_SYS_VO_QOS_OFFSET2  0x54
#define  VO_SYS_VO_QOS_URGENT_HI_TH0  0x58
#define  VO_SYS_VO_QOS_URGENT_HI_TH1  0x5c
#define  VO_SYS_VO_QOS_URGENT_HI_TH2  0x60
#define  VO_SYS_VO_AXI_RT_FAB_PRI_OW  0x64
#define  VO_SYS_VO_AXI_RT_FAB_PRI_MODE  0x68
#define  VO_SYS_VO_AXI_RT_FAB_PRI_FIX0  0x6c
#define  VO_SYS_VO_AXI_RT_FAB_PRI_FIX1  0x70
#define  VO_SYS_VO_AXI_RT_FAB_PRI_VALUE0  0x74
#define  VO_SYS_VO_AXI_RT_FAB_PRI_VALUE1  0x78
#define  VO_SYS_VO_AXI_RT_FAB_PRI_VALUE2  0x7c
#define  VO_SYS_VO_QOS_URGENT_LOW_TH0  0x80
#define  VO_SYS_VO_QOS_URGENT_LOW_TH1  0x84
#define  VO_SYS_VO_QOS_URGENT_LOW_TH2  0x88
#define  VO_SYS_HDMI_PHY_CTRL  0xe0
#define  VO_SYS_HDMI_PHY_STATUS  0xe4
#define  VO_SYS_HDMI_PHY_BIST_CTL  0xe8
#define  VO_SYS_X2P_BUSY_EN  0xec
#define  VO_SYS_VO_DBG0  0x100
#define  VO_SYS_VO_DBG1  0x104
#define  VO_SYS_VO_DBG2  0x108
#define  VO_SYS_VO_DBG3  0x10c
#define  VO_SYS_VO_DUMMY0  0x110
#define  VO_SYS_VO_DUMMY1  0x114
#define  VO_SYS_VO_DUMMY2  0x118
#define  VO_SYS_VO_DUMMY3  0x11c
#define  VO_SYS_VO_AXI_ADDR_EXT_OW  0x120
#define  VO_SYS_VO_AXI_ADDR_EXT0  0x124
#define  VO_SYS_VO_AXI_ADDR_EXT1  0x128
#define  VO_SYS_VO_AXI_ADDR_EXT2  0x12c
#define  VO_SYS_VO_AXI_ADDR_EXT3  0x130
#define  VO_SYS_V2DE0_RD_BW_LIMIT  0x134
#define  VO_SYS_V2DE0_WR_BW_LIMIT  0x138
#define  VO_SYS_V2DE1_RD_BW_LIMIT  0x13c
#define  VO_SYS_V2DE1_WR_BW_LIMIT  0x140
#define  VO_SYS_VO_RT_AXI_MON_M1_L  0x200
#define  VO_SYS_VO_RT_AXI_MON_M1_H  0x204
#define  VO_SYS_VO_RT_AXI_MON_M2_L  0x208
#define  VO_SYS_VO_RT_AXI_MON_M2_H  0x20c
#define  VO_SYS_VO_RT_AXI_MON_M3_L  0x210
#define  VO_SYS_VO_RT_AXI_MON_M3_H  0x214
#define  VO_SYS_VO_RT_AXI_MON_M4_L  0x218
#define  VO_SYS_VO_RT_AXI_MON_M4_H  0x21c
#define  VO_SYS_VO_RT_AXI_MON_M5_L  0x220
#define  VO_SYS_VO_RT_AXI_MON_M5_H  0x224
#define  VO_SYS_VO_RT_AXI_MON_M6_L  0x228
#define  VO_SYS_VO_RT_AXI_MON_M6_H  0x22c
#define  VO_SYS_VO_RT_AXI_MON_M7_L  0x230
#define  VO_SYS_VO_RT_AXI_MON_M7_H  0x234
#define  VO_SYS_VO_RT_AXI_MON_M8_L  0x238
#define  VO_SYS_VO_RT_AXI_MON_M8_H  0x23c
#define  VO_SYS_VO_RT_AXI_MON_M9_L  0x240
#define  VO_SYS_VO_RT_AXI_MON_M9_H  0x244
#define  VO_SYS_VO_RT_AXI_MON_M10_L  0x248
#define  VO_SYS_VO_RT_AXI_MON_M10_H  0x24c
#define  VO_SYS_VO_RT_AXI_MON_M11_L  0x250
#define  VO_SYS_VO_RT_AXI_MON_M11_H  0x254
#define  VO_SYS_VO_RT_AXI_MON_M12_L  0x258
#define  VO_SYS_VO_RT_AXI_MON_M12_H  0x25c
#define  VO_SYS_VO_OFF_AXI_MON_M1_L  0x260
#define  VO_SYS_VO_OFF_AXI_MON_M1_H  0x264
#define  VO_SYS_VO_OFF_AXI_MON_M2_L  0x268
#define  VO_SYS_VO_OFF_AXI_MON_M2_H  0x26c
#define  VO_SYS_VO_OFF_AXI_MON_M3_L  0x270
#define  VO_SYS_VO_OFF_AXI_MON_M3_H  0x274
#define  VO_SYS_VO_OFF_AXI_MON_M4_L  0x278
#define  VO_SYS_VO_OFF_AXI_MON_M4_H  0x27c
#define  VO_SYS_VO_OFF_AXI_MON_M5_L  0x280
#define  VO_SYS_VO_OFF_AXI_MON_M5_H  0x284
#define  VO_SYS_VO_OFF_AXI_MON_M6_L  0x288
#define  VO_SYS_VO_OFF_AXI_MON_M6_H  0x28c
#define  VO_SYS_VO_CLK_TEST  0x290
#define  VO_SYS_VO_CLK_STATUS  0x294
#define  VO_SYS_REG_RST_2DE0   0x0
#define  VO_SYS_REG_RST_2DE0_OFFSET 0
#define  VO_SYS_REG_RST_2DE0_MASK   0x1
#define  VO_SYS_REG_RST_2DE0_BITS   0x1
#define  VO_SYS_REG_RST_2DE1   0x0
#define  VO_SYS_REG_RST_2DE1_OFFSET 1
#define  VO_SYS_REG_RST_2DE1_MASK   0x2
#define  VO_SYS_REG_RST_2DE1_BITS   0x1
#define  VO_SYS_REG_RST_OENC0   0x0
#define  VO_SYS_REG_RST_OENC0_OFFSET 2
#define  VO_SYS_REG_RST_OENC0_MASK   0x4
#define  VO_SYS_REG_RST_OENC0_BITS   0x1
#define  VO_SYS_REG_RST_OENC1   0x0
#define  VO_SYS_REG_RST_OENC1_OFFSET 3
#define  VO_SYS_REG_RST_OENC1_MASK   0x8
#define  VO_SYS_REG_RST_OENC1_BITS   0x1
#define  VO_SYS_REG_RST_VPSS0   0x0
#define  VO_SYS_REG_RST_VPSS0_OFFSET 4
#define  VO_SYS_REG_RST_VPSS0_MASK   0x10
#define  VO_SYS_REG_RST_VPSS0_BITS   0x1
#define  VO_SYS_REG_RST_VPSS1   0x0
#define  VO_SYS_REG_RST_VPSS1_OFFSET 5
#define  VO_SYS_REG_RST_VPSS1_MASK   0x20
#define  VO_SYS_REG_RST_VPSS1_BITS   0x1
#define  VO_SYS_REG_RST_DISP0   0x0
#define  VO_SYS_REG_RST_DISP0_OFFSET 6
#define  VO_SYS_REG_RST_DISP0_MASK   0x40
#define  VO_SYS_REG_RST_DISP0_BITS   0x1
#define  VO_SYS_REG_RST_DISP1   0x0
#define  VO_SYS_REG_RST_DISP1_OFFSET 7
#define  VO_SYS_REG_RST_DISP1_MASK   0x80
#define  VO_SYS_REG_RST_DISP1_BITS   0x1
#define  VO_SYS_REG_RST_VO_MAC0   0x0
#define  VO_SYS_REG_RST_VO_MAC0_OFFSET 8
#define  VO_SYS_REG_RST_VO_MAC0_MASK   0x100
#define  VO_SYS_REG_RST_VO_MAC0_BITS   0x1
#define  VO_SYS_REG_RST_VO_MAC1   0x0
#define  VO_SYS_REG_RST_VO_MAC1_OFFSET 9
#define  VO_SYS_REG_RST_VO_MAC1_MASK   0x200
#define  VO_SYS_REG_RST_VO_MAC1_BITS   0x1
#define  VO_SYS_REG_RST_DSI_MAC0   0x0
#define  VO_SYS_REG_RST_DSI_MAC0_OFFSET 10
#define  VO_SYS_REG_RST_DSI_MAC0_MASK   0x400
#define  VO_SYS_REG_RST_DSI_MAC0_BITS   0x1
#define  VO_SYS_REG_RST_DSI_MAC1   0x0
#define  VO_SYS_REG_RST_DSI_MAC1_OFFSET 11
#define  VO_SYS_REG_RST_DSI_MAC1_MASK   0x800
#define  VO_SYS_REG_RST_DSI_MAC1_BITS   0x1
#define  VO_SYS_REG_RST_DSI_PHY0   0x0
#define  VO_SYS_REG_RST_DSI_PHY0_OFFSET 12
#define  VO_SYS_REG_RST_DSI_PHY0_MASK   0x1000
#define  VO_SYS_REG_RST_DSI_PHY0_BITS   0x1
#define  VO_SYS_REG_RST_DSI_PHY1   0x0
#define  VO_SYS_REG_RST_DSI_PHY1_OFFSET 13
#define  VO_SYS_REG_RST_DSI_PHY1_MASK   0x2000
#define  VO_SYS_REG_RST_DSI_PHY1_BITS   0x1
#define  VO_SYS_REG_RST_HDMI_MAC   0x0
#define  VO_SYS_REG_RST_HDMI_MAC_OFFSET 14
#define  VO_SYS_REG_RST_HDMI_MAC_MASK   0x4000
#define  VO_SYS_REG_RST_HDMI_MAC_BITS   0x1
#define  VO_SYS_REG_RST_HDMI_PHY   0x0
#define  VO_SYS_REG_RST_HDMI_PHY_OFFSET 15
#define  VO_SYS_REG_RST_HDMI_PHY_MASK   0x8000
#define  VO_SYS_REG_RST_HDMI_PHY_BITS   0x1
#define  VO_SYS_REG_RST_CLK_BT_DIV_0   0x0
#define  VO_SYS_REG_RST_CLK_BT_DIV_0_OFFSET 16
#define  VO_SYS_REG_RST_CLK_BT_DIV_0_MASK   0x10000
#define  VO_SYS_REG_RST_CLK_BT_DIV_0_BITS   0x1
#define  VO_SYS_REG_RST_CLK_BT_DIV_1   0x0
#define  VO_SYS_REG_RST_CLK_BT_DIV_1_OFFSET 17
#define  VO_SYS_REG_RST_CLK_BT_DIV_1_MASK   0x20000
#define  VO_SYS_REG_RST_CLK_BT_DIV_1_BITS   0x1
#define  VO_SYS_REG_RST_2DE0_APB   0x4
#define  VO_SYS_REG_RST_2DE0_APB_OFFSET 0
#define  VO_SYS_REG_RST_2DE0_APB_MASK   0x1
#define  VO_SYS_REG_RST_2DE0_APB_BITS   0x1
#define  VO_SYS_REG_RST_2DE1_APB   0x4
#define  VO_SYS_REG_RST_2DE1_APB_OFFSET 1
#define  VO_SYS_REG_RST_2DE1_APB_MASK   0x2
#define  VO_SYS_REG_RST_2DE1_APB_BITS   0x1
#define  VO_SYS_REG_RST_OENC0_APB   0x4
#define  VO_SYS_REG_RST_OENC0_APB_OFFSET 2
#define  VO_SYS_REG_RST_OENC0_APB_MASK   0x4
#define  VO_SYS_REG_RST_OENC0_APB_BITS   0x1
#define  VO_SYS_REG_RST_OENC1_APB   0x4
#define  VO_SYS_REG_RST_OENC1_APB_OFFSET 3
#define  VO_SYS_REG_RST_OENC1_APB_MASK   0x8
#define  VO_SYS_REG_RST_OENC1_APB_BITS   0x1
#define  VO_SYS_REG_RST_VPSS0_APB   0x4
#define  VO_SYS_REG_RST_VPSS0_APB_OFFSET 4
#define  VO_SYS_REG_RST_VPSS0_APB_MASK   0x10
#define  VO_SYS_REG_RST_VPSS0_APB_BITS   0x1
#define  VO_SYS_REG_RST_VPSS1_APB   0x4
#define  VO_SYS_REG_RST_VPSS1_APB_OFFSET 5
#define  VO_SYS_REG_RST_VPSS1_APB_MASK   0x20
#define  VO_SYS_REG_RST_VPSS1_APB_BITS   0x1
#define  VO_SYS_REG_RST_DISP0_APB   0x4
#define  VO_SYS_REG_RST_DISP0_APB_OFFSET 6
#define  VO_SYS_REG_RST_DISP0_APB_MASK   0x40
#define  VO_SYS_REG_RST_DISP0_APB_BITS   0x1
#define  VO_SYS_REG_RST_DISP1_APB   0x4
#define  VO_SYS_REG_RST_DISP1_APB_OFFSET 7
#define  VO_SYS_REG_RST_DISP1_APB_MASK   0x80
#define  VO_SYS_REG_RST_DISP1_APB_BITS   0x1
#define  VO_SYS_REG_RST_VO_MAC0_APB   0x4
#define  VO_SYS_REG_RST_VO_MAC0_APB_OFFSET 8
#define  VO_SYS_REG_RST_VO_MAC0_APB_MASK   0x100
#define  VO_SYS_REG_RST_VO_MAC0_APB_BITS   0x1
#define  VO_SYS_REG_RST_VO_MAC1_APB   0x4
#define  VO_SYS_REG_RST_VO_MAC1_APB_OFFSET 9
#define  VO_SYS_REG_RST_VO_MAC1_APB_MASK   0x200
#define  VO_SYS_REG_RST_VO_MAC1_APB_BITS   0x1
#define  VO_SYS_REG_RST_DSI_MAC0_APB   0x4
#define  VO_SYS_REG_RST_DSI_MAC0_APB_OFFSET 10
#define  VO_SYS_REG_RST_DSI_MAC0_APB_MASK   0x400
#define  VO_SYS_REG_RST_DSI_MAC0_APB_BITS   0x1
#define  VO_SYS_REG_RST_DSI_MAC1_APB   0x4
#define  VO_SYS_REG_RST_DSI_MAC1_APB_OFFSET 11
#define  VO_SYS_REG_RST_DSI_MAC1_APB_MASK   0x800
#define  VO_SYS_REG_RST_DSI_MAC1_APB_BITS   0x1
#define  VO_SYS_REG_RST_DSI_PHY0_APB   0x4
#define  VO_SYS_REG_RST_DSI_PHY0_APB_OFFSET 12
#define  VO_SYS_REG_RST_DSI_PHY0_APB_MASK   0x1000
#define  VO_SYS_REG_RST_DSI_PHY0_APB_BITS   0x1
#define  VO_SYS_REG_RST_DSI_PHY1_APB   0x4
#define  VO_SYS_REG_RST_DSI_PHY1_APB_OFFSET 13
#define  VO_SYS_REG_RST_DSI_PHY1_APB_MASK   0x2000
#define  VO_SYS_REG_RST_DSI_PHY1_APB_BITS   0x1
#define  VO_SYS_REG_RST_HDMI_MAC_APB   0x4
#define  VO_SYS_REG_RST_HDMI_MAC_APB_OFFSET 14
#define  VO_SYS_REG_RST_HDMI_MAC_APB_MASK   0x4000
#define  VO_SYS_REG_RST_HDMI_MAC_APB_BITS   0x1
#define  VO_SYS_VO_INT_2DE0   0x8
#define  VO_SYS_VO_INT_2DE0_OFFSET 0
#define  VO_SYS_VO_INT_2DE0_MASK   0x1
#define  VO_SYS_VO_INT_2DE0_BITS   0x1
#define  VO_SYS_VO_INT_2DE1   0x8
#define  VO_SYS_VO_INT_2DE1_OFFSET 1
#define  VO_SYS_VO_INT_2DE1_MASK   0x2
#define  VO_SYS_VO_INT_2DE1_BITS   0x1
#define  VO_SYS_VO_INT_OENC0_B0   0x8
#define  VO_SYS_VO_INT_OENC0_B0_OFFSET 2
#define  VO_SYS_VO_INT_OENC0_B0_MASK   0x4
#define  VO_SYS_VO_INT_OENC0_B0_BITS   0x1
#define  VO_SYS_VO_INT_OENC0_B1   0x8
#define  VO_SYS_VO_INT_OENC0_B1_OFFSET 3
#define  VO_SYS_VO_INT_OENC0_B1_MASK   0x8
#define  VO_SYS_VO_INT_OENC0_B1_BITS   0x1
#define  VO_SYS_VO_INT_OENC1_B0   0x8
#define  VO_SYS_VO_INT_OENC1_B0_OFFSET 4
#define  VO_SYS_VO_INT_OENC1_B0_MASK   0x10
#define  VO_SYS_VO_INT_OENC1_B0_BITS   0x1
#define  VO_SYS_VO_INT_OENC1_B1   0x8
#define  VO_SYS_VO_INT_OENC1_B1_OFFSET 5
#define  VO_SYS_VO_INT_OENC1_B1_MASK   0x20
#define  VO_SYS_VO_INT_OENC1_B1_BITS   0x1
#define  VO_SYS_VO_INT_VPSS0   0x8
#define  VO_SYS_VO_INT_VPSS0_OFFSET 6
#define  VO_SYS_VO_INT_VPSS0_MASK   0x40
#define  VO_SYS_VO_INT_VPSS0_BITS   0x1
#define  VO_SYS_VO_INT_VPSS1   0x8
#define  VO_SYS_VO_INT_VPSS1_OFFSET 7
#define  VO_SYS_VO_INT_VPSS1_MASK   0x80
#define  VO_SYS_VO_INT_VPSS1_BITS   0x1
#define  VO_SYS_VO_INT_DISP0   0x8
#define  VO_SYS_VO_INT_DISP0_OFFSET 8
#define  VO_SYS_VO_INT_DISP0_MASK   0x100
#define  VO_SYS_VO_INT_DISP0_BITS   0x1
#define  VO_SYS_VO_INT_DISP1   0x8
#define  VO_SYS_VO_INT_DISP1_OFFSET 9
#define  VO_SYS_VO_INT_DISP1_MASK   0x200
#define  VO_SYS_VO_INT_DISP1_BITS   0x1
#define  VO_SYS_VO_INT_VO0   0x8
#define  VO_SYS_VO_INT_VO0_OFFSET 10
#define  VO_SYS_VO_INT_VO0_MASK   0x400
#define  VO_SYS_VO_INT_VO0_BITS   0x1
#define  VO_SYS_VO_INT_VO1   0x8
#define  VO_SYS_VO_INT_VO1_OFFSET 11
#define  VO_SYS_VO_INT_VO1_MASK   0x800
#define  VO_SYS_VO_INT_VO1_BITS   0x1
#define  VO_SYS_VO_INT_HDMI_MAC   0x8
#define  VO_SYS_VO_INT_HDMI_MAC_OFFSET 12
#define  VO_SYS_VO_INT_HDMI_MAC_MASK   0x1000
#define  VO_SYS_VO_INT_HDMI_MAC_BITS   0x1
#define  VO_SYS_VO_INT_HDMI_WAKEUP   0x8
#define  VO_SYS_VO_INT_HDMI_WAKEUP_OFFSET 13
#define  VO_SYS_VO_INT_HDMI_WAKEUP_MASK   0x2000
#define  VO_SYS_VO_INT_HDMI_WAKEUP_BITS   0x1
#define  VO_SYS_REG_PORT_SEL_VPSS0_OFF   0xc
#define  VO_SYS_REG_PORT_SEL_VPSS0_OFF_OFFSET 0
#define  VO_SYS_REG_PORT_SEL_VPSS0_OFF_MASK   0x1
#define  VO_SYS_REG_PORT_SEL_VPSS0_OFF_BITS   0x1
#define  VO_SYS_REG_PORT_SEL_VPSS1_OFF   0xc
#define  VO_SYS_REG_PORT_SEL_VPSS1_OFF_OFFSET 1
#define  VO_SYS_REG_PORT_SEL_VPSS1_OFF_MASK   0x2
#define  VO_SYS_REG_PORT_SEL_VPSS1_OFF_BITS   0x1
#define  VO_SYS_APB_CLK_EN_2DE0   0x10
#define  VO_SYS_APB_CLK_EN_2DE0_OFFSET 0
#define  VO_SYS_APB_CLK_EN_2DE0_MASK   0x1
#define  VO_SYS_APB_CLK_EN_2DE0_BITS   0x1
#define  VO_SYS_APB_CLK_EN_2DE1   0x10
#define  VO_SYS_APB_CLK_EN_2DE1_OFFSET 1
#define  VO_SYS_APB_CLK_EN_2DE1_MASK   0x2
#define  VO_SYS_APB_CLK_EN_2DE1_BITS   0x1
#define  VO_SYS_APB_CLK_EN_OENC0   0x10
#define  VO_SYS_APB_CLK_EN_OENC0_OFFSET 2
#define  VO_SYS_APB_CLK_EN_OENC0_MASK   0x4
#define  VO_SYS_APB_CLK_EN_OENC0_BITS   0x1
#define  VO_SYS_APB_CLK_EN_OENC1   0x10
#define  VO_SYS_APB_CLK_EN_OENC1_OFFSET 3
#define  VO_SYS_APB_CLK_EN_OENC1_MASK   0x8
#define  VO_SYS_APB_CLK_EN_OENC1_BITS   0x1
#define  VO_SYS_APB_CLK_EN_VPSS0   0x10
#define  VO_SYS_APB_CLK_EN_VPSS0_OFFSET 4
#define  VO_SYS_APB_CLK_EN_VPSS0_MASK   0x10
#define  VO_SYS_APB_CLK_EN_VPSS0_BITS   0x1
#define  VO_SYS_APB_CLK_EN_VPSS1   0x10
#define  VO_SYS_APB_CLK_EN_VPSS1_OFFSET 5
#define  VO_SYS_APB_CLK_EN_VPSS1_MASK   0x20
#define  VO_SYS_APB_CLK_EN_VPSS1_BITS   0x1
#define  VO_SYS_APB_CLK_EN_DISP0   0x10
#define  VO_SYS_APB_CLK_EN_DISP0_OFFSET 6
#define  VO_SYS_APB_CLK_EN_DISP0_MASK   0x40
#define  VO_SYS_APB_CLK_EN_DISP0_BITS   0x1
#define  VO_SYS_APB_CLK_EN_DISP1   0x10
#define  VO_SYS_APB_CLK_EN_DISP1_OFFSET 7
#define  VO_SYS_APB_CLK_EN_DISP1_MASK   0x80
#define  VO_SYS_APB_CLK_EN_DISP1_BITS   0x1
#define  VO_SYS_APB_CLK_EN_DSI_MAC0   0x10
#define  VO_SYS_APB_CLK_EN_DSI_MAC0_OFFSET 8
#define  VO_SYS_APB_CLK_EN_DSI_MAC0_MASK   0x100
#define  VO_SYS_APB_CLK_EN_DSI_MAC0_BITS   0x1
#define  VO_SYS_APB_CLK_EN_DSI_MAC1   0x10
#define  VO_SYS_APB_CLK_EN_DSI_MAC1_OFFSET 9
#define  VO_SYS_APB_CLK_EN_DSI_MAC1_MASK   0x200
#define  VO_SYS_APB_CLK_EN_DSI_MAC1_BITS   0x1
#define  VO_SYS_APB_CLK_EN_DSI_PHY0   0x10
#define  VO_SYS_APB_CLK_EN_DSI_PHY0_OFFSET 10
#define  VO_SYS_APB_CLK_EN_DSI_PHY0_MASK   0x400
#define  VO_SYS_APB_CLK_EN_DSI_PHY0_BITS   0x1
#define  VO_SYS_APB_CLK_EN_DSI_PHY1   0x10
#define  VO_SYS_APB_CLK_EN_DSI_PHY1_OFFSET 11
#define  VO_SYS_APB_CLK_EN_DSI_PHY1_MASK   0x800
#define  VO_SYS_APB_CLK_EN_DSI_PHY1_BITS   0x1
#define  VO_SYS_APB_CLK_EN_HDMI_MAC   0x10
#define  VO_SYS_APB_CLK_EN_HDMI_MAC_OFFSET 12
#define  VO_SYS_APB_CLK_EN_HDMI_MAC_MASK   0x1000
#define  VO_SYS_APB_CLK_EN_HDMI_MAC_BITS   0x1
#define  VO_SYS_APB_CLK_EN_VO_MAC0   0x10
#define  VO_SYS_APB_CLK_EN_VO_MAC0_OFFSET 13
#define  VO_SYS_APB_CLK_EN_VO_MAC0_MASK   0x2000
#define  VO_SYS_APB_CLK_EN_VO_MAC0_BITS   0x1
#define  VO_SYS_APB_CLK_EN_VO_MAC1   0x10
#define  VO_SYS_APB_CLK_EN_VO_MAC1_OFFSET 14
#define  VO_SYS_APB_CLK_EN_VO_MAC1_MASK   0x4000
#define  VO_SYS_APB_CLK_EN_VO_MAC1_BITS   0x1
#define  VO_SYS_APB_CLK_EN_VO_SYS   0x10
#define  VO_SYS_APB_CLK_EN_VO_SYS_OFFSET 15
#define  VO_SYS_APB_CLK_EN_VO_SYS_MASK   0x8000
#define  VO_SYS_APB_CLK_EN_VO_SYS_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_2DE0   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_2DE0_OFFSET 16
#define  VO_SYS_APB_AUTO_GATING_EN_2DE0_MASK   0x10000
#define  VO_SYS_APB_AUTO_GATING_EN_2DE0_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_2DE1   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_2DE1_OFFSET 17
#define  VO_SYS_APB_AUTO_GATING_EN_2DE1_MASK   0x20000
#define  VO_SYS_APB_AUTO_GATING_EN_2DE1_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_OENC0   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_OENC0_OFFSET 18
#define  VO_SYS_APB_AUTO_GATING_EN_OENC0_MASK   0x40000
#define  VO_SYS_APB_AUTO_GATING_EN_OENC0_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_OENC1   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_OENC1_OFFSET 19
#define  VO_SYS_APB_AUTO_GATING_EN_OENC1_MASK   0x80000
#define  VO_SYS_APB_AUTO_GATING_EN_OENC1_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_VPSS0   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_VPSS0_OFFSET 20
#define  VO_SYS_APB_AUTO_GATING_EN_VPSS0_MASK   0x100000
#define  VO_SYS_APB_AUTO_GATING_EN_VPSS0_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_VPSS1   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_VPSS1_OFFSET 21
#define  VO_SYS_APB_AUTO_GATING_EN_VPSS1_MASK   0x200000
#define  VO_SYS_APB_AUTO_GATING_EN_VPSS1_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_DISP0   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_DISP0_OFFSET 22
#define  VO_SYS_APB_AUTO_GATING_EN_DISP0_MASK   0x400000
#define  VO_SYS_APB_AUTO_GATING_EN_DISP0_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_DISP1   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_DISP1_OFFSET 23
#define  VO_SYS_APB_AUTO_GATING_EN_DISP1_MASK   0x800000
#define  VO_SYS_APB_AUTO_GATING_EN_DISP1_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_MAC0   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_MAC0_OFFSET 24
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_MAC0_MASK   0x1000000
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_MAC0_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_MAC1   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_MAC1_OFFSET 25
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_MAC1_MASK   0x2000000
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_MAC1_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_PHY0   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_PHY0_OFFSET 26
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_PHY0_MASK   0x4000000
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_PHY0_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_PHY1   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_PHY1_OFFSET 27
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_PHY1_MASK   0x8000000
#define  VO_SYS_APB_AUTO_GATING_EN_DSI_PHY1_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_HDMI_MAC   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_HDMI_MAC_OFFSET 28
#define  VO_SYS_APB_AUTO_GATING_EN_HDMI_MAC_MASK   0x10000000
#define  VO_SYS_APB_AUTO_GATING_EN_HDMI_MAC_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_VO_MAC0   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_VO_MAC0_OFFSET 29
#define  VO_SYS_APB_AUTO_GATING_EN_VO_MAC0_MASK   0x20000000
#define  VO_SYS_APB_AUTO_GATING_EN_VO_MAC0_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_VO_MAC1   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_VO_MAC1_OFFSET 30
#define  VO_SYS_APB_AUTO_GATING_EN_VO_MAC1_MASK   0x40000000
#define  VO_SYS_APB_AUTO_GATING_EN_VO_MAC1_BITS   0x1
#define  VO_SYS_APB_AUTO_GATING_EN_VO_SYS   0x10
#define  VO_SYS_APB_AUTO_GATING_EN_VO_SYS_OFFSET 31
#define  VO_SYS_APB_AUTO_GATING_EN_VO_SYS_MASK   0x80000000
#define  VO_SYS_APB_AUTO_GATING_EN_VO_SYS_BITS   0x1
#define  VO_SYS_CLK_BT_SRC_SEL_0   0x14
#define  VO_SYS_CLK_BT_SRC_SEL_0_OFFSET 0
#define  VO_SYS_CLK_BT_SRC_SEL_0_MASK   0x3
#define  VO_SYS_CLK_BT_SRC_SEL_0_BITS   0x2
#define  VO_SYS_CLK_DISP_SEL_BT_DIV1_0   0x14
#define  VO_SYS_CLK_DISP_SEL_BT_DIV1_0_OFFSET 4
#define  VO_SYS_CLK_DISP_SEL_BT_DIV1_0_MASK   0x10
#define  VO_SYS_CLK_DISP_SEL_BT_DIV1_0_BITS   0x1
#define  VO_SYS_CLK_DISP_DIV_CNT_0   0x14
#define  VO_SYS_CLK_DISP_DIV_CNT_0_OFFSET 5
#define  VO_SYS_CLK_DISP_DIV_CNT_0_MASK   0xe0
#define  VO_SYS_CLK_DISP_DIV_CNT_0_BITS   0x3
#define  VO_SYS_CLK_DSI_MAC_SRC_SEL_0   0x14
#define  VO_SYS_CLK_DSI_MAC_SRC_SEL_0_OFFSET 8
#define  VO_SYS_CLK_DSI_MAC_SRC_SEL_0_MASK   0x100
#define  VO_SYS_CLK_DSI_MAC_SRC_SEL_0_BITS   0x1
#define  VO_SYS_CLK_DISP_DIV_UP_W1T_0   0x14
#define  VO_SYS_CLK_DISP_DIV_UP_W1T_0_OFFSET 16
#define  VO_SYS_CLK_DISP_DIV_UP_W1T_0_MASK   0x10000
#define  VO_SYS_CLK_DISP_DIV_UP_W1T_0_BITS   0x1
#define  VO_SYS_CLK_BT_SRC_SEL_1   0x18
#define  VO_SYS_CLK_BT_SRC_SEL_1_OFFSET 0
#define  VO_SYS_CLK_BT_SRC_SEL_1_MASK   0x3
#define  VO_SYS_CLK_BT_SRC_SEL_1_BITS   0x2
#define  VO_SYS_CLK_DISP_SEL_BT_DIV1_1   0x18
#define  VO_SYS_CLK_DISP_SEL_BT_DIV1_1_OFFSET 4
#define  VO_SYS_CLK_DISP_SEL_BT_DIV1_1_MASK   0x10
#define  VO_SYS_CLK_DISP_SEL_BT_DIV1_1_BITS   0x1
#define  VO_SYS_CLK_DISP_DIV_CNT_1   0x18
#define  VO_SYS_CLK_DISP_DIV_CNT_1_OFFSET 5
#define  VO_SYS_CLK_DISP_DIV_CNT_1_MASK   0xe0
#define  VO_SYS_CLK_DISP_DIV_CNT_1_BITS   0x3
#define  VO_SYS_CLK_DSI_MAC_SRC_SEL_1   0x18
#define  VO_SYS_CLK_DSI_MAC_SRC_SEL_1_OFFSET 8
#define  VO_SYS_CLK_DSI_MAC_SRC_SEL_1_MASK   0x100
#define  VO_SYS_CLK_DSI_MAC_SRC_SEL_1_BITS   0x1
#define  VO_SYS_CLK_DISP_DIV_UP_W1T_1   0x18
#define  VO_SYS_CLK_DISP_DIV_UP_W1T_1_OFFSET 16
#define  VO_SYS_CLK_DISP_DIV_UP_W1T_1_MASK   0x10000
#define  VO_SYS_CLK_DISP_DIV_UP_W1T_1_BITS   0x1
#define  VO_SYS_CLK_HDMI_SRC_SEL   0x18
#define  VO_SYS_CLK_HDMI_SRC_SEL_OFFSET 17
#define  VO_SYS_CLK_HDMI_SRC_SEL_MASK   0x20000
#define  VO_SYS_CLK_HDMI_SRC_SEL_BITS   0x1
#define  VO_SYS_REG_LP_DISABLE_VO_AXI_RT   0x1c
#define  VO_SYS_REG_LP_DISABLE_VO_AXI_RT_OFFSET 0
#define  VO_SYS_REG_LP_DISABLE_VO_AXI_RT_MASK   0x1
#define  VO_SYS_REG_LP_DISABLE_VO_AXI_RT_BITS   0x1
#define  VO_SYS_REG_LP_LOCK_VO_AXI_RT   0x1c
#define  VO_SYS_REG_LP_LOCK_VO_AXI_RT_OFFSET 1
#define  VO_SYS_REG_LP_LOCK_VO_AXI_RT_MASK   0x2
#define  VO_SYS_REG_LP_LOCK_VO_AXI_RT_BITS   0x1
#define  VO_SYS_REG_LP_CTRL_VO_AXI_RT   0x1c
#define  VO_SYS_REG_LP_CTRL_VO_AXI_RT_OFFSET 8
#define  VO_SYS_REG_LP_CTRL_VO_AXI_RT_MASK   0x3f00
#define  VO_SYS_REG_LP_CTRL_VO_AXI_RT_BITS   0x6
#define  VO_SYS_REG_DIS_FAB_LP_OPT_AXI_RT   0x1c
#define  VO_SYS_REG_DIS_FAB_LP_OPT_AXI_RT_OFFSET 16
#define  VO_SYS_REG_DIS_FAB_LP_OPT_AXI_RT_MASK   0xff0000
#define  VO_SYS_REG_DIS_FAB_LP_OPT_AXI_RT_BITS   0x8
#define  VO_SYS_REG_LP_DISABLE_VO_AXI_OFF   0x20
#define  VO_SYS_REG_LP_DISABLE_VO_AXI_OFF_OFFSET 0
#define  VO_SYS_REG_LP_DISABLE_VO_AXI_OFF_MASK   0x1
#define  VO_SYS_REG_LP_DISABLE_VO_AXI_OFF_BITS   0x1
#define  VO_SYS_REG_LP_LOCK_VO_AXI_OFF   0x20
#define  VO_SYS_REG_LP_LOCK_VO_AXI_OFF_OFFSET 1
#define  VO_SYS_REG_LP_LOCK_VO_AXI_OFF_MASK   0x2
#define  VO_SYS_REG_LP_LOCK_VO_AXI_OFF_BITS   0x1
#define  VO_SYS_REG_LP_CTRL_VO_AXI_OFF   0x20
#define  VO_SYS_REG_LP_CTRL_VO_AXI_OFF_OFFSET 8
#define  VO_SYS_REG_LP_CTRL_VO_AXI_OFF_MASK   0x3f00
#define  VO_SYS_REG_LP_CTRL_VO_AXI_OFF_BITS   0x6
#define  VO_SYS_REG_DIS_FAB_LP_OPT_AXI_OFF   0x20
#define  VO_SYS_REG_DIS_FAB_LP_OPT_AXI_OFF_OFFSET 16
#define  VO_SYS_REG_DIS_FAB_LP_OPT_AXI_OFF_MASK   0xff0000
#define  VO_SYS_REG_DIS_FAB_LP_OPT_AXI_OFF_BITS   0x8
#define  VO_SYS_REG_LP_DISABLE_VO_X2P   0x24
#define  VO_SYS_REG_LP_DISABLE_VO_X2P_OFFSET 0
#define  VO_SYS_REG_LP_DISABLE_VO_X2P_MASK   0x1
#define  VO_SYS_REG_LP_DISABLE_VO_X2P_BITS   0x1
#define  VO_SYS_REG_LP_LOCK_VO_X2P   0x24
#define  VO_SYS_REG_LP_LOCK_VO_X2P_OFFSET 1
#define  VO_SYS_REG_LP_LOCK_VO_X2P_MASK   0x2
#define  VO_SYS_REG_LP_LOCK_VO_X2P_BITS   0x1
#define  VO_SYS_REG_LP_CTRL_VO_X2P   0x24
#define  VO_SYS_REG_LP_CTRL_VO_X2P_OFFSET 8
#define  VO_SYS_REG_LP_CTRL_VO_X2P_MASK   0x3f00
#define  VO_SYS_REG_LP_CTRL_VO_X2P_BITS   0x6
#define  VO_SYS_REG_CK_COEF_2DE0   0x28
#define  VO_SYS_REG_CK_COEF_2DE0_OFFSET 0
#define  VO_SYS_REG_CK_COEF_2DE0_MASK   0x1f
#define  VO_SYS_REG_CK_COEF_2DE0_BITS   0x5
#define  VO_SYS_REG_CK_COEF_2DE1   0x28
#define  VO_SYS_REG_CK_COEF_2DE1_OFFSET 8
#define  VO_SYS_REG_CK_COEF_2DE1_MASK   0x1f00
#define  VO_SYS_REG_CK_COEF_2DE1_BITS   0x5
#define  VO_SYS_REG_CK_COEF_OENC0   0x28
#define  VO_SYS_REG_CK_COEF_OENC0_OFFSET 16
#define  VO_SYS_REG_CK_COEF_OENC0_MASK   0x1f0000
#define  VO_SYS_REG_CK_COEF_OENC0_BITS   0x5
#define  VO_SYS_REG_CK_COEF_OENC1   0x28
#define  VO_SYS_REG_CK_COEF_OENC1_OFFSET 24
#define  VO_SYS_REG_CK_COEF_OENC1_MASK   0x1f000000
#define  VO_SYS_REG_CK_COEF_OENC1_BITS   0x5
#define  VO_SYS_REG_CK_COEF_VPSS0   0x2c
#define  VO_SYS_REG_CK_COEF_VPSS0_OFFSET 0
#define  VO_SYS_REG_CK_COEF_VPSS0_MASK   0x1f
#define  VO_SYS_REG_CK_COEF_VPSS0_BITS   0x5
#define  VO_SYS_REG_CK_COEF_VPSS1   0x2c
#define  VO_SYS_REG_CK_COEF_VPSS1_OFFSET 8
#define  VO_SYS_REG_CK_COEF_VPSS1_MASK   0x1f00
#define  VO_SYS_REG_CK_COEF_VPSS1_BITS   0x5
#define  VO_SYS_REG_CK_COEF_DISP0   0x2c
#define  VO_SYS_REG_CK_COEF_DISP0_OFFSET 16
#define  VO_SYS_REG_CK_COEF_DISP0_MASK   0x1f0000
#define  VO_SYS_REG_CK_COEF_DISP0_BITS   0x5
#define  VO_SYS_REG_CK_COEF_DISP1   0x2c
#define  VO_SYS_REG_CK_COEF_DISP1_OFFSET 24
#define  VO_SYS_REG_CK_COEF_DISP1_MASK   0x1f000000
#define  VO_SYS_REG_CK_COEF_DISP1_BITS   0x5
#define  VO_SYS_REG_CK_COEF_RESV0   0x30
#define  VO_SYS_REG_CK_COEF_RESV0_OFFSET 0
#define  VO_SYS_REG_CK_COEF_RESV0_MASK   0x1f
#define  VO_SYS_REG_CK_COEF_RESV0_BITS   0x5
#define  VO_SYS_REG_CK_COEF_RESV1   0x30
#define  VO_SYS_REG_CK_COEF_RESV1_OFFSET 8
#define  VO_SYS_REG_CK_COEF_RESV1_MASK   0x1f00
#define  VO_SYS_REG_CK_COEF_RESV1_BITS   0x5
#define  VO_SYS_REG_CK_COEF_RESV2   0x30
#define  VO_SYS_REG_CK_COEF_RESV2_OFFSET 16
#define  VO_SYS_REG_CK_COEF_RESV2_MASK   0x1f0000
#define  VO_SYS_REG_CK_COEF_RESV2_BITS   0x5
#define  VO_SYS_REG_CK_COEF_RESV3   0x30
#define  VO_SYS_REG_CK_COEF_RESV3_OFFSET 24
#define  VO_SYS_REG_CK_COEF_RESV3_MASK   0x1f000000
#define  VO_SYS_REG_CK_COEF_RESV3_BITS   0x5
#define  VO_SYS_CACTIVE_AXI_RT_FAB   0x34
#define  VO_SYS_CACTIVE_AXI_RT_FAB_OFFSET 0
#define  VO_SYS_CACTIVE_AXI_RT_FAB_MASK   0x1
#define  VO_SYS_CACTIVE_AXI_RT_FAB_BITS   0x1
#define  VO_SYS_CSYSREQ_AXI_RT_FAB   0x34
#define  VO_SYS_CSYSREQ_AXI_RT_FAB_OFFSET 1
#define  VO_SYS_CSYSREQ_AXI_RT_FAB_MASK   0x2
#define  VO_SYS_CSYSREQ_AXI_RT_FAB_BITS   0x1
#define  VO_SYS_CSYSACK_AXI_RT_FAB   0x34
#define  VO_SYS_CSYSACK_AXI_RT_FAB_OFFSET 2
#define  VO_SYS_CSYSACK_AXI_RT_FAB_MASK   0x4
#define  VO_SYS_CSYSACK_AXI_RT_FAB_BITS   0x1
#define  VO_SYS_LPC_RT_FAB_LP_LOCK_O   0x34
#define  VO_SYS_LPC_RT_FAB_LP_LOCK_O_OFFSET 3
#define  VO_SYS_LPC_RT_FAB_LP_LOCK_O_MASK   0x8
#define  VO_SYS_LPC_RT_FAB_LP_LOCK_O_BITS   0x1
#define  VO_SYS_LPC_RT_FAB_LP_BUSY_O   0x34
#define  VO_SYS_LPC_RT_FAB_LP_BUSY_O_OFFSET 4
#define  VO_SYS_LPC_RT_FAB_LP_BUSY_O_MASK   0x10
#define  VO_SYS_LPC_RT_FAB_LP_BUSY_O_BITS   0x1
#define  VO_SYS_CACTIVE_AXI_OFF_FAB   0x34
#define  VO_SYS_CACTIVE_AXI_OFF_FAB_OFFSET 8
#define  VO_SYS_CACTIVE_AXI_OFF_FAB_MASK   0x100
#define  VO_SYS_CACTIVE_AXI_OFF_FAB_BITS   0x1
#define  VO_SYS_CSYSREQ_AXI_OFF_FAB   0x34
#define  VO_SYS_CSYSREQ_AXI_OFF_FAB_OFFSET 9
#define  VO_SYS_CSYSREQ_AXI_OFF_FAB_MASK   0x200
#define  VO_SYS_CSYSREQ_AXI_OFF_FAB_BITS   0x1
#define  VO_SYS_CSYSACK_AXI_OFF_FAB   0x34
#define  VO_SYS_CSYSACK_AXI_OFF_FAB_OFFSET 10
#define  VO_SYS_CSYSACK_AXI_OFF_FAB_MASK   0x400
#define  VO_SYS_CSYSACK_AXI_OFF_FAB_BITS   0x1
#define  VO_SYS_LPC_OFF_FAB_LP_LOCK_O   0x34
#define  VO_SYS_LPC_OFF_FAB_LP_LOCK_O_OFFSET 11
#define  VO_SYS_LPC_OFF_FAB_LP_LOCK_O_MASK   0x800
#define  VO_SYS_LPC_OFF_FAB_LP_LOCK_O_BITS   0x1
#define  VO_SYS_LPC_OFF_FAB_LP_BUSY_O   0x34
#define  VO_SYS_LPC_OFF_FAB_LP_BUSY_O_OFFSET 12
#define  VO_SYS_LPC_OFF_FAB_LP_BUSY_O_MASK   0x1000
#define  VO_SYS_LPC_OFF_FAB_LP_BUSY_O_BITS   0x1
#define  VO_SYS_CACTIVE_X2P   0x34
#define  VO_SYS_CACTIVE_X2P_OFFSET 16
#define  VO_SYS_CACTIVE_X2P_MASK   0x10000
#define  VO_SYS_CACTIVE_X2P_BITS   0x1
#define  VO_SYS_CSYSREQ_X2P   0x34
#define  VO_SYS_CSYSREQ_X2P_OFFSET 17
#define  VO_SYS_CSYSREQ_X2P_MASK   0x20000
#define  VO_SYS_CSYSREQ_X2P_BITS   0x1
#define  VO_SYS_CSYSACK_X2P   0x34
#define  VO_SYS_CSYSACK_X2P_OFFSET 18
#define  VO_SYS_CSYSACK_X2P_MASK   0x40000
#define  VO_SYS_CSYSACK_X2P_BITS   0x1
#define  VO_SYS_LPC_X2P_FAB_LP_LOCK_O   0x34
#define  VO_SYS_LPC_X2P_FAB_LP_LOCK_O_OFFSET 19
#define  VO_SYS_LPC_X2P_FAB_LP_LOCK_O_MASK   0x80000
#define  VO_SYS_LPC_X2P_FAB_LP_LOCK_O_BITS   0x1
#define  VO_SYS_LPC_X2P_FAB_LP_BUSY_O   0x34
#define  VO_SYS_LPC_X2P_FAB_LP_BUSY_O_OFFSET 20
#define  VO_SYS_LPC_X2P_FAB_LP_BUSY_O_MASK   0x100000
#define  VO_SYS_LPC_X2P_FAB_LP_BUSY_O_BITS   0x1
#define  VO_SYS_REG_SC_AXI_URGENT_AW_EN   0x38
#define  VO_SYS_REG_SC_AXI_URGENT_AW_EN_OFFSET 0
#define  VO_SYS_REG_SC_AXI_URGENT_AW_EN_MASK   0x1
#define  VO_SYS_REG_SC_AXI_URGENT_AW_EN_BITS   0x1
#define  VO_SYS_REG_SC_AXI_URGENT_AR_EN   0x38
#define  VO_SYS_REG_SC_AXI_URGENT_AR_EN_OFFSET 1
#define  VO_SYS_REG_SC_AXI_URGENT_AR_EN_MASK   0x2
#define  VO_SYS_REG_SC_AXI_URGENT_AR_EN_BITS   0x1
#define  VO_SYS_REG_AWURGENT_THRD_LOW_EN   0x38
#define  VO_SYS_REG_AWURGENT_THRD_LOW_EN_OFFSET 8
#define  VO_SYS_REG_AWURGENT_THRD_LOW_EN_MASK   0x100
#define  VO_SYS_REG_AWURGENT_THRD_LOW_EN_BITS   0x1
#define  VO_SYS_REG_ARURGENT_THRD_LOW_EN   0x38
#define  VO_SYS_REG_ARURGENT_THRD_LOW_EN_OFFSET 9
#define  VO_SYS_REG_ARURGENT_THRD_LOW_EN_MASK   0x200
#define  VO_SYS_REG_ARURGENT_THRD_LOW_EN_BITS   0x1
#define  VO_SYS_REG_AWURGENT_IDLE_CLR   0x38
#define  VO_SYS_REG_AWURGENT_IDLE_CLR_OFFSET 16
#define  VO_SYS_REG_AWURGENT_IDLE_CLR_MASK   0x10000
#define  VO_SYS_REG_AWURGENT_IDLE_CLR_BITS   0x1
#define  VO_SYS_REG_ARURGENT_IDLE_CLR   0x38
#define  VO_SYS_REG_ARURGENT_IDLE_CLR_OFFSET 17
#define  VO_SYS_REG_ARURGENT_IDLE_CLR_MASK   0x20000
#define  VO_SYS_REG_ARURGENT_IDLE_CLR_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_VPSS0   0x3c
#define  VO_SYS_REG_AWQOS_OW_VPSS0_OFFSET 0
#define  VO_SYS_REG_AWQOS_OW_VPSS0_MASK   0x1
#define  VO_SYS_REG_AWQOS_OW_VPSS0_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_VPSS0   0x3c
#define  VO_SYS_REG_ARQOS_OW_VPSS0_OFFSET 1
#define  VO_SYS_REG_ARQOS_OW_VPSS0_MASK   0x2
#define  VO_SYS_REG_ARQOS_OW_VPSS0_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_VPSS1   0x3c
#define  VO_SYS_REG_AWQOS_OW_VPSS1_OFFSET 2
#define  VO_SYS_REG_AWQOS_OW_VPSS1_MASK   0x4
#define  VO_SYS_REG_AWQOS_OW_VPSS1_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_VPSS1   0x3c
#define  VO_SYS_REG_ARQOS_OW_VPSS1_OFFSET 3
#define  VO_SYS_REG_ARQOS_OW_VPSS1_MASK   0x8
#define  VO_SYS_REG_ARQOS_OW_VPSS1_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_DISP0_M0   0x3c
#define  VO_SYS_REG_AWQOS_OW_DISP0_M0_OFFSET 4
#define  VO_SYS_REG_AWQOS_OW_DISP0_M0_MASK   0x10
#define  VO_SYS_REG_AWQOS_OW_DISP0_M0_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_DISP0_M0   0x3c
#define  VO_SYS_REG_ARQOS_OW_DISP0_M0_OFFSET 5
#define  VO_SYS_REG_ARQOS_OW_DISP0_M0_MASK   0x20
#define  VO_SYS_REG_ARQOS_OW_DISP0_M0_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_DISP0_M1   0x3c
#define  VO_SYS_REG_AWQOS_OW_DISP0_M1_OFFSET 6
#define  VO_SYS_REG_AWQOS_OW_DISP0_M1_MASK   0x40
#define  VO_SYS_REG_AWQOS_OW_DISP0_M1_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_DISP0_M1   0x3c
#define  VO_SYS_REG_ARQOS_OW_DISP0_M1_OFFSET 7
#define  VO_SYS_REG_ARQOS_OW_DISP0_M1_MASK   0x80
#define  VO_SYS_REG_ARQOS_OW_DISP0_M1_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_DISP0_M2   0x3c
#define  VO_SYS_REG_AWQOS_OW_DISP0_M2_OFFSET 8
#define  VO_SYS_REG_AWQOS_OW_DISP0_M2_MASK   0x100
#define  VO_SYS_REG_AWQOS_OW_DISP0_M2_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_DISP0_M2   0x3c
#define  VO_SYS_REG_ARQOS_OW_DISP0_M2_OFFSET 9
#define  VO_SYS_REG_ARQOS_OW_DISP0_M2_MASK   0x200
#define  VO_SYS_REG_ARQOS_OW_DISP0_M2_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_DISP0_M3   0x3c
#define  VO_SYS_REG_AWQOS_OW_DISP0_M3_OFFSET 10
#define  VO_SYS_REG_AWQOS_OW_DISP0_M3_MASK   0x400
#define  VO_SYS_REG_AWQOS_OW_DISP0_M3_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_DISP0_M3   0x3c
#define  VO_SYS_REG_ARQOS_OW_DISP0_M3_OFFSET 11
#define  VO_SYS_REG_ARQOS_OW_DISP0_M3_MASK   0x800
#define  VO_SYS_REG_ARQOS_OW_DISP0_M3_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_DISP1_M0   0x3c
#define  VO_SYS_REG_AWQOS_OW_DISP1_M0_OFFSET 12
#define  VO_SYS_REG_AWQOS_OW_DISP1_M0_MASK   0x1000
#define  VO_SYS_REG_AWQOS_OW_DISP1_M0_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_DISP1_M0   0x3c
#define  VO_SYS_REG_ARQOS_OW_DISP1_M0_OFFSET 13
#define  VO_SYS_REG_ARQOS_OW_DISP1_M0_MASK   0x2000
#define  VO_SYS_REG_ARQOS_OW_DISP1_M0_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_DISP1_M1   0x3c
#define  VO_SYS_REG_AWQOS_OW_DISP1_M1_OFFSET 14
#define  VO_SYS_REG_AWQOS_OW_DISP1_M1_MASK   0x4000
#define  VO_SYS_REG_AWQOS_OW_DISP1_M1_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_DISP1_M1   0x3c
#define  VO_SYS_REG_ARQOS_OW_DISP1_M1_OFFSET 15
#define  VO_SYS_REG_ARQOS_OW_DISP1_M1_MASK   0x8000
#define  VO_SYS_REG_ARQOS_OW_DISP1_M1_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_DISP1_M2   0x3c
#define  VO_SYS_REG_AWQOS_OW_DISP1_M2_OFFSET 16
#define  VO_SYS_REG_AWQOS_OW_DISP1_M2_MASK   0x10000
#define  VO_SYS_REG_AWQOS_OW_DISP1_M2_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_DISP1_M2   0x3c
#define  VO_SYS_REG_ARQOS_OW_DISP1_M2_OFFSET 17
#define  VO_SYS_REG_ARQOS_OW_DISP1_M2_MASK   0x20000
#define  VO_SYS_REG_ARQOS_OW_DISP1_M2_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_DISP1_M3   0x3c
#define  VO_SYS_REG_AWQOS_OW_DISP1_M3_OFFSET 18
#define  VO_SYS_REG_AWQOS_OW_DISP1_M3_MASK   0x40000
#define  VO_SYS_REG_AWQOS_OW_DISP1_M3_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_DISP1_M3   0x3c
#define  VO_SYS_REG_ARQOS_OW_DISP1_M3_OFFSET 19
#define  VO_SYS_REG_ARQOS_OW_DISP1_M3_MASK   0x80000
#define  VO_SYS_REG_ARQOS_OW_DISP1_M3_BITS   0x1
#define  VO_SYS_REG_AWQOS_OW_HDMI   0x3c
#define  VO_SYS_REG_AWQOS_OW_HDMI_OFFSET 20
#define  VO_SYS_REG_AWQOS_OW_HDMI_MASK   0x100000
#define  VO_SYS_REG_AWQOS_OW_HDMI_BITS   0x1
#define  VO_SYS_REG_ARQOS_OW_HDMI   0x3c
#define  VO_SYS_REG_ARQOS_OW_HDMI_OFFSET 21
#define  VO_SYS_REG_ARQOS_OW_HDMI_MASK   0x200000
#define  VO_SYS_REG_ARQOS_OW_HDMI_BITS   0x1
#define  VO_SYS_REG_AWQOS_VPSS0   0x40
#define  VO_SYS_REG_AWQOS_VPSS0_OFFSET 0
#define  VO_SYS_REG_AWQOS_VPSS0_MASK   0xf
#define  VO_SYS_REG_AWQOS_VPSS0_BITS   0x4
#define  VO_SYS_REG_ARQOS_VPSS0   0x40
#define  VO_SYS_REG_ARQOS_VPSS0_OFFSET 4
#define  VO_SYS_REG_ARQOS_VPSS0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_VPSS0_BITS   0x4
#define  VO_SYS_REG_AWQOS_VPSS1   0x40
#define  VO_SYS_REG_AWQOS_VPSS1_OFFSET 8
#define  VO_SYS_REG_AWQOS_VPSS1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_VPSS1_BITS   0x4
#define  VO_SYS_REG_ARQOS_VPSS1   0x40
#define  VO_SYS_REG_ARQOS_VPSS1_OFFSET 12
#define  VO_SYS_REG_ARQOS_VPSS1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_VPSS1_BITS   0x4
#define  VO_SYS_REG_AWQOS_HDMI   0x40
#define  VO_SYS_REG_AWQOS_HDMI_OFFSET 16
#define  VO_SYS_REG_AWQOS_HDMI_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_HDMI_BITS   0x4
#define  VO_SYS_REG_ARQOS_HDMI   0x40
#define  VO_SYS_REG_ARQOS_HDMI_OFFSET 20
#define  VO_SYS_REG_ARQOS_HDMI_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_HDMI_BITS   0x4
#define  VO_SYS_REG_AWQOS_DDR_OFF   0x40
#define  VO_SYS_REG_AWQOS_DDR_OFF_OFFSET 24
#define  VO_SYS_REG_AWQOS_DDR_OFF_MASK   0xf000000
#define  VO_SYS_REG_AWQOS_DDR_OFF_BITS   0x4
#define  VO_SYS_REG_ARQOS_DDR_OFF   0x40
#define  VO_SYS_REG_ARQOS_DDR_OFF_OFFSET 28
#define  VO_SYS_REG_ARQOS_DDR_OFF_MASK   0xf0000000
#define  VO_SYS_REG_ARQOS_DDR_OFF_BITS   0x4
#define  VO_SYS_REG_AWQOS_DISP0_M0   0x44
#define  VO_SYS_REG_AWQOS_DISP0_M0_OFFSET 0
#define  VO_SYS_REG_AWQOS_DISP0_M0_MASK   0xf
#define  VO_SYS_REG_AWQOS_DISP0_M0_BITS   0x4
#define  VO_SYS_REG_ARQOS_DISP0_M0   0x44
#define  VO_SYS_REG_ARQOS_DISP0_M0_OFFSET 4
#define  VO_SYS_REG_ARQOS_DISP0_M0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_DISP0_M0_BITS   0x4
#define  VO_SYS_REG_AWQOS_DISP0_M1   0x44
#define  VO_SYS_REG_AWQOS_DISP0_M1_OFFSET 8
#define  VO_SYS_REG_AWQOS_DISP0_M1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_DISP0_M1_BITS   0x4
#define  VO_SYS_REG_ARQOS_DISP0_M1   0x44
#define  VO_SYS_REG_ARQOS_DISP0_M1_OFFSET 12
#define  VO_SYS_REG_ARQOS_DISP0_M1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_DISP0_M1_BITS   0x4
#define  VO_SYS_REG_AWQOS_DISP0_M2   0x44
#define  VO_SYS_REG_AWQOS_DISP0_M2_OFFSET 16
#define  VO_SYS_REG_AWQOS_DISP0_M2_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_DISP0_M2_BITS   0x4
#define  VO_SYS_REG_ARQOS_DISP0_M2   0x44
#define  VO_SYS_REG_ARQOS_DISP0_M2_OFFSET 20
#define  VO_SYS_REG_ARQOS_DISP0_M2_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_DISP0_M2_BITS   0x4
#define  VO_SYS_REG_AWQOS_DISP0_M3   0x44
#define  VO_SYS_REG_AWQOS_DISP0_M3_OFFSET 24
#define  VO_SYS_REG_AWQOS_DISP0_M3_MASK   0xf000000
#define  VO_SYS_REG_AWQOS_DISP0_M3_BITS   0x4
#define  VO_SYS_REG_ARQOS_DISP0_M3   0x44
#define  VO_SYS_REG_ARQOS_DISP0_M3_OFFSET 28
#define  VO_SYS_REG_ARQOS_DISP0_M3_MASK   0xf0000000
#define  VO_SYS_REG_ARQOS_DISP0_M3_BITS   0x4
#define  VO_SYS_REG_AWQOS_DISP1_M0   0x48
#define  VO_SYS_REG_AWQOS_DISP1_M0_OFFSET 0
#define  VO_SYS_REG_AWQOS_DISP1_M0_MASK   0xf
#define  VO_SYS_REG_AWQOS_DISP1_M0_BITS   0x4
#define  VO_SYS_REG_ARQOS_DISP1_M0   0x48
#define  VO_SYS_REG_ARQOS_DISP1_M0_OFFSET 4
#define  VO_SYS_REG_ARQOS_DISP1_M0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_DISP1_M0_BITS   0x4
#define  VO_SYS_REG_AWQOS_DISP1_M1   0x48
#define  VO_SYS_REG_AWQOS_DISP1_M1_OFFSET 8
#define  VO_SYS_REG_AWQOS_DISP1_M1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_DISP1_M1_BITS   0x4
#define  VO_SYS_REG_ARQOS_DISP1_M1   0x48
#define  VO_SYS_REG_ARQOS_DISP1_M1_OFFSET 12
#define  VO_SYS_REG_ARQOS_DISP1_M1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_DISP1_M1_BITS   0x4
#define  VO_SYS_REG_AWQOS_DISP1_M2   0x48
#define  VO_SYS_REG_AWQOS_DISP1_M2_OFFSET 16
#define  VO_SYS_REG_AWQOS_DISP1_M2_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_DISP1_M2_BITS   0x4
#define  VO_SYS_REG_ARQOS_DISP1_M2   0x48
#define  VO_SYS_REG_ARQOS_DISP1_M2_OFFSET 20
#define  VO_SYS_REG_ARQOS_DISP1_M2_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_DISP1_M2_BITS   0x4
#define  VO_SYS_REG_AWQOS_DISP1_M3   0x48
#define  VO_SYS_REG_AWQOS_DISP1_M3_OFFSET 24
#define  VO_SYS_REG_AWQOS_DISP1_M3_MASK   0xf000000
#define  VO_SYS_REG_AWQOS_DISP1_M3_BITS   0x4
#define  VO_SYS_REG_ARQOS_DISP1_M3   0x48
#define  VO_SYS_REG_ARQOS_DISP1_M3_OFFSET 28
#define  VO_SYS_REG_ARQOS_DISP1_M3_MASK   0xf0000000
#define  VO_SYS_REG_ARQOS_DISP1_M3_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_VPSS0   0x4c
#define  VO_SYS_REG_AWQOS_OFFSET_VPSS0_OFFSET 0
#define  VO_SYS_REG_AWQOS_OFFSET_VPSS0_MASK   0xf
#define  VO_SYS_REG_AWQOS_OFFSET_VPSS0_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_VPSS0   0x4c
#define  VO_SYS_REG_ARQOS_OFFSET_VPSS0_OFFSET 4
#define  VO_SYS_REG_ARQOS_OFFSET_VPSS0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_OFFSET_VPSS0_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_VPSS1   0x4c
#define  VO_SYS_REG_AWQOS_OFFSET_VPSS1_OFFSET 8
#define  VO_SYS_REG_AWQOS_OFFSET_VPSS1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_OFFSET_VPSS1_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_VPSS1   0x4c
#define  VO_SYS_REG_ARQOS_OFFSET_VPSS1_OFFSET 12
#define  VO_SYS_REG_ARQOS_OFFSET_VPSS1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_OFFSET_VPSS1_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_HDMI   0x4c
#define  VO_SYS_REG_AWQOS_OFFSET_HDMI_OFFSET 16
#define  VO_SYS_REG_AWQOS_OFFSET_HDMI_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_OFFSET_HDMI_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_HDMI   0x4c
#define  VO_SYS_REG_ARQOS_OFFSET_HDMI_OFFSET 20
#define  VO_SYS_REG_ARQOS_OFFSET_HDMI_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_OFFSET_HDMI_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M0   0x50
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M0_OFFSET 0
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M0_MASK   0xf
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M0_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M0   0x50
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M0_OFFSET 4
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M0_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M1   0x50
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M1_OFFSET 8
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M1_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M1   0x50
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M1_OFFSET 12
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M1_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M2   0x50
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M2_OFFSET 16
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M2_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M2_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M2   0x50
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M2_OFFSET 20
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M2_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M2_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M3   0x50
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M3_OFFSET 24
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M3_MASK   0xf000000
#define  VO_SYS_REG_AWQOS_OFFSET_DISP0_M3_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M3   0x50
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M3_OFFSET 28
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M3_MASK   0xf0000000
#define  VO_SYS_REG_ARQOS_OFFSET_DISP0_M3_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M0   0x54
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M0_OFFSET 0
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M0_MASK   0xf
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M0_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M0   0x54
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M0_OFFSET 4
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M0_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M1   0x54
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M1_OFFSET 8
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M1_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M1   0x54
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M1_OFFSET 12
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M1_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M2   0x54
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M2_OFFSET 16
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M2_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M2_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M2   0x54
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M2_OFFSET 20
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M2_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M2_BITS   0x4
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M3   0x54
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M3_OFFSET 24
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M3_MASK   0xf000000
#define  VO_SYS_REG_AWQOS_OFFSET_DISP1_M3_BITS   0x4
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M3   0x54
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M3_OFFSET 28
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M3_MASK   0xf0000000
#define  VO_SYS_REG_ARQOS_OFFSET_DISP1_M3_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_VPSS0   0x58
#define  VO_SYS_REG_AWQOS_THRD_VPSS0_OFFSET 0
#define  VO_SYS_REG_AWQOS_THRD_VPSS0_MASK   0xf
#define  VO_SYS_REG_AWQOS_THRD_VPSS0_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_VPSS0   0x58
#define  VO_SYS_REG_ARQOS_THRD_VPSS0_OFFSET 4
#define  VO_SYS_REG_ARQOS_THRD_VPSS0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_THRD_VPSS0_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_VPSS1   0x58
#define  VO_SYS_REG_AWQOS_THRD_VPSS1_OFFSET 8
#define  VO_SYS_REG_AWQOS_THRD_VPSS1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_THRD_VPSS1_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_VPSS1   0x58
#define  VO_SYS_REG_ARQOS_THRD_VPSS1_OFFSET 12
#define  VO_SYS_REG_ARQOS_THRD_VPSS1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_THRD_VPSS1_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_HDMI   0x58
#define  VO_SYS_REG_AWQOS_THRD_HDMI_OFFSET 16
#define  VO_SYS_REG_AWQOS_THRD_HDMI_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_THRD_HDMI_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_HDMI   0x58
#define  VO_SYS_REG_ARQOS_THRD_HDMI_OFFSET 20
#define  VO_SYS_REG_ARQOS_THRD_HDMI_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_THRD_HDMI_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M0   0x5c
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M0_OFFSET 0
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M0_MASK   0xf
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M0_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M0   0x5c
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M0_OFFSET 4
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M0_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M1   0x5c
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M1_OFFSET 8
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M1_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M1   0x5c
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M1_OFFSET 12
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M1_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M2   0x5c
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M2_OFFSET 16
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M2_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M2_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M2   0x5c
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M2_OFFSET 20
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M2_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M2_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M3   0x5c
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M3_OFFSET 24
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M3_MASK   0xf000000
#define  VO_SYS_REG_AWQOS_THRD_DISP0_M3_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M3   0x5c
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M3_OFFSET 28
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M3_MASK   0xf0000000
#define  VO_SYS_REG_ARQOS_THRD_DISP0_M3_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M0   0x60
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M0_OFFSET 0
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M0_MASK   0xf
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M0_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M0   0x60
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M0_OFFSET 4
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M0_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M1   0x60
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M1_OFFSET 8
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M1_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M1   0x60
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M1_OFFSET 12
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M1_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M2   0x60
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M2_OFFSET 16
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M2_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M2_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M2   0x60
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M2_OFFSET 20
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M2_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M2_BITS   0x4
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M3   0x60
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M3_OFFSET 24
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M3_MASK   0xf000000
#define  VO_SYS_REG_AWQOS_THRD_DISP1_M3_BITS   0x4
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M3   0x60
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M3_OFFSET 28
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M3_MASK   0xf0000000
#define  VO_SYS_REG_ARQOS_THRD_DISP1_M3_BITS   0x4
#define  VO_SYS_REG_PRIORITY_OW_RT_M1   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M1_OFFSET 0
#define  VO_SYS_REG_PRIORITY_OW_RT_M1_MASK   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M1_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M2   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M2_OFFSET 1
#define  VO_SYS_REG_PRIORITY_OW_RT_M2_MASK   0x2
#define  VO_SYS_REG_PRIORITY_OW_RT_M2_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M3   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M3_OFFSET 2
#define  VO_SYS_REG_PRIORITY_OW_RT_M3_MASK   0x4
#define  VO_SYS_REG_PRIORITY_OW_RT_M3_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M4   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M4_OFFSET 3
#define  VO_SYS_REG_PRIORITY_OW_RT_M4_MASK   0x8
#define  VO_SYS_REG_PRIORITY_OW_RT_M4_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M5   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M5_OFFSET 4
#define  VO_SYS_REG_PRIORITY_OW_RT_M5_MASK   0x10
#define  VO_SYS_REG_PRIORITY_OW_RT_M5_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M6   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M6_OFFSET 5
#define  VO_SYS_REG_PRIORITY_OW_RT_M6_MASK   0x20
#define  VO_SYS_REG_PRIORITY_OW_RT_M6_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M7   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M7_OFFSET 6
#define  VO_SYS_REG_PRIORITY_OW_RT_M7_MASK   0x40
#define  VO_SYS_REG_PRIORITY_OW_RT_M7_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M8   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M8_OFFSET 7
#define  VO_SYS_REG_PRIORITY_OW_RT_M8_MASK   0x80
#define  VO_SYS_REG_PRIORITY_OW_RT_M8_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M9   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M9_OFFSET 8
#define  VO_SYS_REG_PRIORITY_OW_RT_M9_MASK   0x100
#define  VO_SYS_REG_PRIORITY_OW_RT_M9_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M10   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M10_OFFSET 9
#define  VO_SYS_REG_PRIORITY_OW_RT_M10_MASK   0x200
#define  VO_SYS_REG_PRIORITY_OW_RT_M10_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M11   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M11_OFFSET 10
#define  VO_SYS_REG_PRIORITY_OW_RT_M11_MASK   0x400
#define  VO_SYS_REG_PRIORITY_OW_RT_M11_BITS   0x1
#define  VO_SYS_REG_PRIORITY_OW_RT_M12   0x64
#define  VO_SYS_REG_PRIORITY_OW_RT_M12_OFFSET 11
#define  VO_SYS_REG_PRIORITY_OW_RT_M12_MASK   0x800
#define  VO_SYS_REG_PRIORITY_OW_RT_M12_BITS   0x1
#define  VO_SYS_REG_PRIORITY_MODE_RT_M1   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M1_OFFSET 0
#define  VO_SYS_REG_PRIORITY_MODE_RT_M1_MASK   0x3
#define  VO_SYS_REG_PRIORITY_MODE_RT_M1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M2   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M2_OFFSET 2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M2_MASK   0xc
#define  VO_SYS_REG_PRIORITY_MODE_RT_M2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M3   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M3_OFFSET 4
#define  VO_SYS_REG_PRIORITY_MODE_RT_M3_MASK   0x30
#define  VO_SYS_REG_PRIORITY_MODE_RT_M3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M4   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M4_OFFSET 6
#define  VO_SYS_REG_PRIORITY_MODE_RT_M4_MASK   0xc0
#define  VO_SYS_REG_PRIORITY_MODE_RT_M4_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M5   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M5_OFFSET 8
#define  VO_SYS_REG_PRIORITY_MODE_RT_M5_MASK   0x300
#define  VO_SYS_REG_PRIORITY_MODE_RT_M5_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M6   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M6_OFFSET 10
#define  VO_SYS_REG_PRIORITY_MODE_RT_M6_MASK   0xc00
#define  VO_SYS_REG_PRIORITY_MODE_RT_M6_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M7   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M7_OFFSET 12
#define  VO_SYS_REG_PRIORITY_MODE_RT_M7_MASK   0x3000
#define  VO_SYS_REG_PRIORITY_MODE_RT_M7_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M8   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M8_OFFSET 14
#define  VO_SYS_REG_PRIORITY_MODE_RT_M8_MASK   0xc000
#define  VO_SYS_REG_PRIORITY_MODE_RT_M8_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M9   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M9_OFFSET 16
#define  VO_SYS_REG_PRIORITY_MODE_RT_M9_MASK   0x30000
#define  VO_SYS_REG_PRIORITY_MODE_RT_M9_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M10   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M10_OFFSET 18
#define  VO_SYS_REG_PRIORITY_MODE_RT_M10_MASK   0xc0000
#define  VO_SYS_REG_PRIORITY_MODE_RT_M10_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M11   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M11_OFFSET 20
#define  VO_SYS_REG_PRIORITY_MODE_RT_M11_MASK   0x300000
#define  VO_SYS_REG_PRIORITY_MODE_RT_M11_BITS   0x2
#define  VO_SYS_REG_PRIORITY_MODE_RT_M12   0x68
#define  VO_SYS_REG_PRIORITY_MODE_RT_M12_OFFSET 22
#define  VO_SYS_REG_PRIORITY_MODE_RT_M12_MASK   0xc00000
#define  VO_SYS_REG_PRIORITY_MODE_RT_M12_BITS   0x2
#define  VO_SYS_REG_FIX_PRIORITY_RT_M1   0x6c
#define  VO_SYS_REG_FIX_PRIORITY_RT_M1_OFFSET 0
#define  VO_SYS_REG_FIX_PRIORITY_RT_M1_MASK   0xf
#define  VO_SYS_REG_FIX_PRIORITY_RT_M1_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M2   0x6c
#define  VO_SYS_REG_FIX_PRIORITY_RT_M2_OFFSET 4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M2_MASK   0xf0
#define  VO_SYS_REG_FIX_PRIORITY_RT_M2_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M3   0x6c
#define  VO_SYS_REG_FIX_PRIORITY_RT_M3_OFFSET 8
#define  VO_SYS_REG_FIX_PRIORITY_RT_M3_MASK   0xf00
#define  VO_SYS_REG_FIX_PRIORITY_RT_M3_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M4   0x6c
#define  VO_SYS_REG_FIX_PRIORITY_RT_M4_OFFSET 12
#define  VO_SYS_REG_FIX_PRIORITY_RT_M4_MASK   0xf000
#define  VO_SYS_REG_FIX_PRIORITY_RT_M4_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M5   0x6c
#define  VO_SYS_REG_FIX_PRIORITY_RT_M5_OFFSET 16
#define  VO_SYS_REG_FIX_PRIORITY_RT_M5_MASK   0xf0000
#define  VO_SYS_REG_FIX_PRIORITY_RT_M5_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M6   0x6c
#define  VO_SYS_REG_FIX_PRIORITY_RT_M6_OFFSET 20
#define  VO_SYS_REG_FIX_PRIORITY_RT_M6_MASK   0xf00000
#define  VO_SYS_REG_FIX_PRIORITY_RT_M6_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M7   0x6c
#define  VO_SYS_REG_FIX_PRIORITY_RT_M7_OFFSET 24
#define  VO_SYS_REG_FIX_PRIORITY_RT_M7_MASK   0xf000000
#define  VO_SYS_REG_FIX_PRIORITY_RT_M7_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M8   0x6c
#define  VO_SYS_REG_FIX_PRIORITY_RT_M8_OFFSET 28
#define  VO_SYS_REG_FIX_PRIORITY_RT_M8_MASK   0xf0000000
#define  VO_SYS_REG_FIX_PRIORITY_RT_M8_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M9   0x70
#define  VO_SYS_REG_FIX_PRIORITY_RT_M9_OFFSET 0
#define  VO_SYS_REG_FIX_PRIORITY_RT_M9_MASK   0xf
#define  VO_SYS_REG_FIX_PRIORITY_RT_M9_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M10   0x70
#define  VO_SYS_REG_FIX_PRIORITY_RT_M10_OFFSET 4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M10_MASK   0xf0
#define  VO_SYS_REG_FIX_PRIORITY_RT_M10_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M11   0x70
#define  VO_SYS_REG_FIX_PRIORITY_RT_M11_OFFSET 8
#define  VO_SYS_REG_FIX_PRIORITY_RT_M11_MASK   0xf00
#define  VO_SYS_REG_FIX_PRIORITY_RT_M11_BITS   0x4
#define  VO_SYS_REG_FIX_PRIORITY_RT_M12   0x70
#define  VO_SYS_REG_FIX_PRIORITY_RT_M12_OFFSET 12
#define  VO_SYS_REG_FIX_PRIORITY_RT_M12_MASK   0xf000
#define  VO_SYS_REG_FIX_PRIORITY_RT_M12_BITS   0x4
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_0   0x74
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_0_OFFSET 0
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_0_MASK   0x3
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_1   0x74
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_1_OFFSET 2
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_1_MASK   0xc
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_2   0x74
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_2_OFFSET 4
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_2_MASK   0x30
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_3   0x74
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_3_OFFSET 6
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_3_MASK   0xc0
#define  VO_SYS_REG_PRIORITY_RT_M1_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_0   0x74
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_0_OFFSET 8
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_0_MASK   0x300
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_1   0x74
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_1_OFFSET 10
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_1_MASK   0xc00
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_2   0x74
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_2_OFFSET 12
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_2_MASK   0x3000
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_3   0x74
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_3_OFFSET 14
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_3_MASK   0xc000
#define  VO_SYS_REG_PRIORITY_RT_M2_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_0   0x74
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_0_OFFSET 16
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_0_MASK   0x30000
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_1   0x74
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_1_OFFSET 18
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_1_MASK   0xc0000
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_2   0x74
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_2_OFFSET 20
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_2_MASK   0x300000
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_3   0x74
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_3_OFFSET 22
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_3_MASK   0xc00000
#define  VO_SYS_REG_PRIORITY_RT_M3_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_0   0x74
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_0_OFFSET 24
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_0_MASK   0x3000000
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_1   0x74
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_1_OFFSET 26
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_1_MASK   0xc000000
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_2   0x74
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_2_OFFSET 28
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_2_MASK   0x30000000
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_3   0x74
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_3_OFFSET 30
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_3_MASK   0xc0000000
#define  VO_SYS_REG_PRIORITY_RT_M4_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_0   0x78
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_0_OFFSET 0
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_0_MASK   0x3
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_1   0x78
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_1_OFFSET 2
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_1_MASK   0xc
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_2   0x78
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_2_OFFSET 4
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_2_MASK   0x30
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_3   0x78
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_3_OFFSET 6
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_3_MASK   0xc0
#define  VO_SYS_REG_PRIORITY_RT_M5_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_0   0x78
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_0_OFFSET 8
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_0_MASK   0x300
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_1   0x78
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_1_OFFSET 10
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_1_MASK   0xc00
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_2   0x78
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_2_OFFSET 12
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_2_MASK   0x3000
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_3   0x78
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_3_OFFSET 14
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_3_MASK   0xc000
#define  VO_SYS_REG_PRIORITY_RT_M6_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_0   0x78
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_0_OFFSET 16
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_0_MASK   0x30000
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_1   0x78
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_1_OFFSET 18
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_1_MASK   0xc0000
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_2   0x78
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_2_OFFSET 20
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_2_MASK   0x300000
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_3   0x78
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_3_OFFSET 22
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_3_MASK   0xc00000
#define  VO_SYS_REG_PRIORITY_RT_M7_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_0   0x78
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_0_OFFSET 24
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_0_MASK   0x3000000
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_1   0x78
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_1_OFFSET 26
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_1_MASK   0xc000000
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_2   0x78
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_2_OFFSET 28
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_2_MASK   0x30000000
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_3   0x78
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_3_OFFSET 30
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_3_MASK   0xc0000000
#define  VO_SYS_REG_PRIORITY_RT_M8_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_0   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_0_OFFSET 0
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_0_MASK   0x3
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_1   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_1_OFFSET 2
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_1_MASK   0xc
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_2   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_2_OFFSET 4
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_2_MASK   0x30
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_3   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_3_OFFSET 6
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_3_MASK   0xc0
#define  VO_SYS_REG_PRIORITY_RT_M9_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_0   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_0_OFFSET 8
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_0_MASK   0x300
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_1   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_1_OFFSET 10
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_1_MASK   0xc00
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_2   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_2_OFFSET 12
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_2_MASK   0x3000
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_3   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_3_OFFSET 14
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_3_MASK   0xc000
#define  VO_SYS_REG_PRIORITY_RT_M10_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_0   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_0_OFFSET 16
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_0_MASK   0x30000
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_1   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_1_OFFSET 18
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_1_MASK   0xc0000
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_2   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_2_OFFSET 20
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_2_MASK   0x300000
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_3   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_3_OFFSET 22
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_3_MASK   0xc00000
#define  VO_SYS_REG_PRIORITY_RT_M11_SEL_3_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_0   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_0_OFFSET 24
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_0_MASK   0x3000000
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_0_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_1   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_1_OFFSET 26
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_1_MASK   0xc000000
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_1_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_2   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_2_OFFSET 28
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_2_MASK   0x30000000
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_2_BITS   0x2
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_3   0x7c
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_3_OFFSET 30
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_3_MASK   0xc0000000
#define  VO_SYS_REG_PRIORITY_RT_M12_SEL_3_BITS   0x2
#define  VO_SYS_REG_AWQOS_LOW_THRD_VPSS0   0x80
#define  VO_SYS_REG_AWQOS_LOW_THRD_VPSS0_OFFSET 0
#define  VO_SYS_REG_AWQOS_LOW_THRD_VPSS0_MASK   0xf
#define  VO_SYS_REG_AWQOS_LOW_THRD_VPSS0_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_VPSS0   0x80
#define  VO_SYS_REG_ARQOS_LOW_THRD_VPSS0_OFFSET 4
#define  VO_SYS_REG_ARQOS_LOW_THRD_VPSS0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_LOW_THRD_VPSS0_BITS   0x4
#define  VO_SYS_REG_AWQOS_LOW_THRD_VPSS1   0x80
#define  VO_SYS_REG_AWQOS_LOW_THRD_VPSS1_OFFSET 8
#define  VO_SYS_REG_AWQOS_LOW_THRD_VPSS1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_LOW_THRD_VPSS1_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_VPSS1   0x80
#define  VO_SYS_REG_ARQOS_LOW_THRD_VPSS1_OFFSET 12
#define  VO_SYS_REG_ARQOS_LOW_THRD_VPSS1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_LOW_THRD_VPSS1_BITS   0x4
#define  VO_SYS_REG_AWQOS_LOW_THRD_HDMI   0x80
#define  VO_SYS_REG_AWQOS_LOW_THRD_HDMI_OFFSET 16
#define  VO_SYS_REG_AWQOS_LOW_THRD_HDMI_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_LOW_THRD_HDMI_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_HDMI   0x80
#define  VO_SYS_REG_ARQOS_LOW_THRD_HDMI_OFFSET 20
#define  VO_SYS_REG_ARQOS_LOW_THRD_HDMI_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_LOW_THRD_HDMI_BITS   0x4
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M0   0x84
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M0_OFFSET 0
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M0_MASK   0xf
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M0_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M0   0x84
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M0_OFFSET 4
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M0_BITS   0x4
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M1   0x84
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M1_OFFSET 8
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M1_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M1   0x84
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M1_OFFSET 12
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M1_BITS   0x4
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M2   0x84
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M2_OFFSET 16
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M2_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M2_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M2   0x84
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M2_OFFSET 20
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M2_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M2_BITS   0x4
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M3   0x84
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M3_OFFSET 24
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M3_MASK   0xf000000
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP0_M3_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M3   0x84
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M3_OFFSET 28
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M3_MASK   0xf0000000
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP0_M3_BITS   0x4
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M0   0x88
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M0_OFFSET 0
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M0_MASK   0xf
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M0_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M0   0x88
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M0_OFFSET 4
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M0_MASK   0xf0
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M0_BITS   0x4
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M1   0x88
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M1_OFFSET 8
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M1_MASK   0xf00
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M1_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M1   0x88
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M1_OFFSET 12
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M1_MASK   0xf000
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M1_BITS   0x4
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M2   0x88
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M2_OFFSET 16
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M2_MASK   0xf0000
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M2_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M2   0x88
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M2_OFFSET 20
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M2_MASK   0xf00000
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M2_BITS   0x4
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M3   0x88
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M3_OFFSET 24
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M3_MASK   0xf000000
#define  VO_SYS_REG_AWQOS_LOW_THRD_DISP1_M3_BITS   0x4
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M3   0x88
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M3_OFFSET 28
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M3_MASK   0xf0000000
#define  VO_SYS_REG_ARQOS_LOW_THRD_DISP1_M3_BITS   0x4
#define  VO_SYS_REG_HDMI_PHY_RESET   0xe0
#define  VO_SYS_REG_HDMI_PHY_RESET_OFFSET 0
#define  VO_SYS_REG_HDMI_PHY_RESET_MASK   0x1
#define  VO_SYS_REG_HDMI_PHY_RESET_BITS   0x1
#define  VO_SYS_REG_HDMI_PHY_PDDQ   0xe0
#define  VO_SYS_REG_HDMI_PHY_PDDQ_OFFSET 1
#define  VO_SYS_REG_HDMI_PHY_PDDQ_MASK   0x2
#define  VO_SYS_REG_HDMI_PHY_PDDQ_BITS   0x1
#define  VO_SYS_REG_HDMI_PHY_PWRON   0xe0
#define  VO_SYS_REG_HDMI_PHY_PWRON_OFFSET 2
#define  VO_SYS_REG_HDMI_PHY_PWRON_MASK   0x4
#define  VO_SYS_REG_HDMI_PHY_PWRON_BITS   0x1
#define  VO_SYS_REG_HDMI_PHY_SVSRET_MODEZ   0xe0
#define  VO_SYS_REG_HDMI_PHY_SVSRET_MODEZ_OFFSET 3
#define  VO_SYS_REG_HDMI_PHY_SVSRET_MODEZ_MASK   0x8
#define  VO_SYS_REG_HDMI_PHY_SVSRET_MODEZ_BITS   0x1
#define  VO_SYS_REG_HDMI_PHY_ENHPDRXSENSE   0xe0
#define  VO_SYS_REG_HDMI_PHY_ENHPDRXSENSE_OFFSET 4
#define  VO_SYS_REG_HDMI_PHY_ENHPDRXSENSE_MASK   0x10
#define  VO_SYS_REG_HDMI_PHY_ENHPDRXSENSE_BITS   0x1
#define  VO_SYS_REG_HDMI_SRAM_SLP   0xe0
#define  VO_SYS_REG_HDMI_SRAM_SLP_OFFSET 5
#define  VO_SYS_REG_HDMI_SRAM_SLP_MASK   0x20
#define  VO_SYS_REG_HDMI_SRAM_SLP_BITS   0x1
#define  VO_SYS_REG_HDMI_PHYCTL_EXTERNAL   0xe0
#define  VO_SYS_REG_HDMI_PHYCTL_EXTERNAL_OFFSET 6
#define  VO_SYS_REG_HDMI_PHYCTL_EXTERNAL_MASK   0x40
#define  VO_SYS_REG_HDMI_PHYCTL_EXTERNAL_BITS   0x1
#define  VO_SYS_REG_HDMI_PHY_SNK_DET   0xe4
#define  VO_SYS_REG_HDMI_PHY_SNK_DET_OFFSET 0
#define  VO_SYS_REG_HDMI_PHY_SNK_DET_MASK   0x1
#define  VO_SYS_REG_HDMI_PHY_SNK_DET_BITS   0x1
#define  VO_SYS_REG_HDMI_PHY_TX_READY   0xe4
#define  VO_SYS_REG_HDMI_PHY_TX_READY_OFFSET 1
#define  VO_SYS_REG_HDMI_PHY_TX_READY_MASK   0x2
#define  VO_SYS_REG_HDMI_PHY_TX_READY_BITS   0x1
#define  VO_SYS_REG_HDMI_PHY_DTB   0xe4
#define  VO_SYS_REG_HDMI_PHY_DTB_OFFSET 2
#define  VO_SYS_REG_HDMI_PHY_DTB_MASK   0xc
#define  VO_SYS_REG_HDMI_PHY_DTB_BITS   0x2
#define  VO_SYS_REG_HDMI_PHY_RXSENSE   0xe4
#define  VO_SYS_REG_HDMI_PHY_RXSENSE_OFFSET 4
#define  VO_SYS_REG_HDMI_PHY_RXSENSE_MASK   0x10
#define  VO_SYS_REG_HDMI_PHY_RXSENSE_BITS   0x1
#define  VO_SYS_REG_HDMI_PHY_BIST_EN   0xe8
#define  VO_SYS_REG_HDMI_PHY_BIST_EN_OFFSET 0
#define  VO_SYS_REG_HDMI_PHY_BIST_EN_MASK   0x1
#define  VO_SYS_REG_HDMI_PHY_BIST_EN_BITS   0x1
#define  VO_SYS_REG_HDMI_PHY_BIST_OK   0xe8
#define  VO_SYS_REG_HDMI_PHY_BIST_OK_OFFSET 1
#define  VO_SYS_REG_HDMI_PHY_BIST_OK_MASK   0x2
#define  VO_SYS_REG_HDMI_PHY_BIST_OK_BITS   0x1
#define  VO_SYS_REG_HDMI_PHY_BIST_DONE   0xe8
#define  VO_SYS_REG_HDMI_PHY_BIST_DONE_OFFSET 2
#define  VO_SYS_REG_HDMI_PHY_BIST_DONE_MASK   0x4
#define  VO_SYS_REG_HDMI_PHY_BIST_DONE_BITS   0x1
#define  VO_SYS_REG_V2DE0_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_V2DE0_X2P_BUSY_EN_OFFSET 0
#define  VO_SYS_REG_V2DE0_X2P_BUSY_EN_MASK   0x1
#define  VO_SYS_REG_V2DE0_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_V2DE1_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_V2DE1_X2P_BUSY_EN_OFFSET 1
#define  VO_SYS_REG_V2DE1_X2P_BUSY_EN_MASK   0x2
#define  VO_SYS_REG_V2DE1_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_OENC0_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_OENC0_X2P_BUSY_EN_OFFSET 2
#define  VO_SYS_REG_OENC0_X2P_BUSY_EN_MASK   0x4
#define  VO_SYS_REG_OENC0_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_OENC1_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_OENC1_X2P_BUSY_EN_OFFSET 3
#define  VO_SYS_REG_OENC1_X2P_BUSY_EN_MASK   0x8
#define  VO_SYS_REG_OENC1_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_VPSS0_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_VPSS0_X2P_BUSY_EN_OFFSET 4
#define  VO_SYS_REG_VPSS0_X2P_BUSY_EN_MASK   0x10
#define  VO_SYS_REG_VPSS0_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_VPSS1_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_VPSS1_X2P_BUSY_EN_OFFSET 5
#define  VO_SYS_REG_VPSS1_X2P_BUSY_EN_MASK   0x20
#define  VO_SYS_REG_VPSS1_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_DISP0_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_DISP0_X2P_BUSY_EN_OFFSET 6
#define  VO_SYS_REG_DISP0_X2P_BUSY_EN_MASK   0x40
#define  VO_SYS_REG_DISP0_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_DISP1_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_DISP1_X2P_BUSY_EN_OFFSET 7
#define  VO_SYS_REG_DISP1_X2P_BUSY_EN_MASK   0x80
#define  VO_SYS_REG_DISP1_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_VO_MAC0_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_VO_MAC0_X2P_BUSY_EN_OFFSET 8
#define  VO_SYS_REG_VO_MAC0_X2P_BUSY_EN_MASK   0x100
#define  VO_SYS_REG_VO_MAC0_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_VO_MAC1_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_VO_MAC1_X2P_BUSY_EN_OFFSET 9
#define  VO_SYS_REG_VO_MAC1_X2P_BUSY_EN_MASK   0x200
#define  VO_SYS_REG_VO_MAC1_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_DSI_MAC0_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_DSI_MAC0_X2P_BUSY_EN_OFFSET 10
#define  VO_SYS_REG_DSI_MAC0_X2P_BUSY_EN_MASK   0x400
#define  VO_SYS_REG_DSI_MAC0_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_DSI_MAC1_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_DSI_MAC1_X2P_BUSY_EN_OFFSET 11
#define  VO_SYS_REG_DSI_MAC1_X2P_BUSY_EN_MASK   0x800
#define  VO_SYS_REG_DSI_MAC1_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_DSI_WRAP0_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_DSI_WRAP0_X2P_BUSY_EN_OFFSET 12
#define  VO_SYS_REG_DSI_WRAP0_X2P_BUSY_EN_MASK   0x1000
#define  VO_SYS_REG_DSI_WRAP0_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_DSI_WRAP1_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_DSI_WRAP1_X2P_BUSY_EN_OFFSET 13
#define  VO_SYS_REG_DSI_WRAP1_X2P_BUSY_EN_MASK   0x2000
#define  VO_SYS_REG_DSI_WRAP1_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_HDMI_X2P_BUSY_EN   0xec
#define  VO_SYS_REG_HDMI_X2P_BUSY_EN_OFFSET 14
#define  VO_SYS_REG_HDMI_X2P_BUSY_EN_MASK   0x4000
#define  VO_SYS_REG_HDMI_X2P_BUSY_EN_BITS   0x1
#define  VO_SYS_REG_DBG_BUS0   0x100
#define  VO_SYS_REG_DBG_BUS0_OFFSET 0
#define  VO_SYS_REG_DBG_BUS0_MASK   0xffffffff
#define  VO_SYS_REG_DBG_BUS0_BITS   0x20
#define  VO_SYS_REG_DBG_BUS1   0x104
#define  VO_SYS_REG_DBG_BUS1_OFFSET 0
#define  VO_SYS_REG_DBG_BUS1_MASK   0xffffffff
#define  VO_SYS_REG_DBG_BUS1_BITS   0x20
#define  VO_SYS_REG_DBG_BUS2   0x108
#define  VO_SYS_REG_DBG_BUS2_OFFSET 0
#define  VO_SYS_REG_DBG_BUS2_MASK   0xffffffff
#define  VO_SYS_REG_DBG_BUS2_BITS   0x20
#define  VO_SYS_REG_DBG_BUS3   0x10c
#define  VO_SYS_REG_DBG_BUS3_OFFSET 0
#define  VO_SYS_REG_DBG_BUS3_MASK   0xffffffff
#define  VO_SYS_REG_DBG_BUS3_BITS   0x20
#define  VO_SYS_REG_DUMMY0   0x110
#define  VO_SYS_REG_DUMMY0_OFFSET 0
#define  VO_SYS_REG_DUMMY0_MASK   0xffffffff
#define  VO_SYS_REG_DUMMY0_BITS   0x20
#define  VO_SYS_REG_DUMMY1   0x114
#define  VO_SYS_REG_DUMMY1_OFFSET 0
#define  VO_SYS_REG_DUMMY1_MASK   0xffffffff
#define  VO_SYS_REG_DUMMY1_BITS   0x20
#define  VO_SYS_REG_DUMMY2   0x118
#define  VO_SYS_REG_DUMMY2_OFFSET 0
#define  VO_SYS_REG_DUMMY2_MASK   0xffffffff
#define  VO_SYS_REG_DUMMY2_BITS   0x20
#define  VO_SYS_REG_DUMMY3   0x11c
#define  VO_SYS_REG_DUMMY3_OFFSET 0
#define  VO_SYS_REG_DUMMY3_MASK   0xffffffff
#define  VO_SYS_REG_DUMMY3_BITS   0x20
#define  VO_SYS_REG_2DE0_AWADDR_OW   0x120
#define  VO_SYS_REG_2DE0_AWADDR_OW_OFFSET 0
#define  VO_SYS_REG_2DE0_AWADDR_OW_MASK   0x1
#define  VO_SYS_REG_2DE0_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_2DE0_ARADDR_OW   0x120
#define  VO_SYS_REG_2DE0_ARADDR_OW_OFFSET 1
#define  VO_SYS_REG_2DE0_ARADDR_OW_MASK   0x2
#define  VO_SYS_REG_2DE0_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_2DE1_AWADDR_OW   0x120
#define  VO_SYS_REG_2DE1_AWADDR_OW_OFFSET 2
#define  VO_SYS_REG_2DE1_AWADDR_OW_MASK   0x4
#define  VO_SYS_REG_2DE1_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_2DE1_ARADDR_OW   0x120
#define  VO_SYS_REG_2DE1_ARADDR_OW_OFFSET 3
#define  VO_SYS_REG_2DE1_ARADDR_OW_MASK   0x8
#define  VO_SYS_REG_2DE1_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_OENC0_AWADDR_OW   0x120
#define  VO_SYS_REG_OENC0_AWADDR_OW_OFFSET 4
#define  VO_SYS_REG_OENC0_AWADDR_OW_MASK   0x10
#define  VO_SYS_REG_OENC0_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_OENC0_ARADDR_OW   0x120
#define  VO_SYS_REG_OENC0_ARADDR_OW_OFFSET 5
#define  VO_SYS_REG_OENC0_ARADDR_OW_MASK   0x20
#define  VO_SYS_REG_OENC0_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_OENC1_AWADDR_OW   0x120
#define  VO_SYS_REG_OENC1_AWADDR_OW_OFFSET 6
#define  VO_SYS_REG_OENC1_AWADDR_OW_MASK   0x40
#define  VO_SYS_REG_OENC1_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_OENC1_ARADDR_OW   0x120
#define  VO_SYS_REG_OENC1_ARADDR_OW_OFFSET 7
#define  VO_SYS_REG_OENC1_ARADDR_OW_MASK   0x80
#define  VO_SYS_REG_OENC1_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_VPSS0_AWADDR_OW   0x120
#define  VO_SYS_REG_VPSS0_AWADDR_OW_OFFSET 8
#define  VO_SYS_REG_VPSS0_AWADDR_OW_MASK   0x100
#define  VO_SYS_REG_VPSS0_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_VPSS0_ARADDR_OW   0x120
#define  VO_SYS_REG_VPSS0_ARADDR_OW_OFFSET 9
#define  VO_SYS_REG_VPSS0_ARADDR_OW_MASK   0x200
#define  VO_SYS_REG_VPSS0_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_VPSS1_AWADDR_OW   0x120
#define  VO_SYS_REG_VPSS1_AWADDR_OW_OFFSET 10
#define  VO_SYS_REG_VPSS1_AWADDR_OW_MASK   0x400
#define  VO_SYS_REG_VPSS1_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_VPSS1_ARADDR_OW   0x120
#define  VO_SYS_REG_VPSS1_ARADDR_OW_OFFSET 11
#define  VO_SYS_REG_VPSS1_ARADDR_OW_MASK   0x800
#define  VO_SYS_REG_VPSS1_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP0_M0_AWADDR_OW   0x120
#define  VO_SYS_REG_DISP0_M0_AWADDR_OW_OFFSET 12
#define  VO_SYS_REG_DISP0_M0_AWADDR_OW_MASK   0x1000
#define  VO_SYS_REG_DISP0_M0_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP0_M0_ARADDR_OW   0x120
#define  VO_SYS_REG_DISP0_M0_ARADDR_OW_OFFSET 13
#define  VO_SYS_REG_DISP0_M0_ARADDR_OW_MASK   0x2000
#define  VO_SYS_REG_DISP0_M0_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP0_M1_AWADDR_OW   0x120
#define  VO_SYS_REG_DISP0_M1_AWADDR_OW_OFFSET 14
#define  VO_SYS_REG_DISP0_M1_AWADDR_OW_MASK   0x4000
#define  VO_SYS_REG_DISP0_M1_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP0_M1_ARADDR_OW   0x120
#define  VO_SYS_REG_DISP0_M1_ARADDR_OW_OFFSET 15
#define  VO_SYS_REG_DISP0_M1_ARADDR_OW_MASK   0x8000
#define  VO_SYS_REG_DISP0_M1_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP0_M2_AWADDR_OW   0x120
#define  VO_SYS_REG_DISP0_M2_AWADDR_OW_OFFSET 16
#define  VO_SYS_REG_DISP0_M2_AWADDR_OW_MASK   0x10000
#define  VO_SYS_REG_DISP0_M2_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP0_M2_ARADDR_OW   0x120
#define  VO_SYS_REG_DISP0_M2_ARADDR_OW_OFFSET 17
#define  VO_SYS_REG_DISP0_M2_ARADDR_OW_MASK   0x20000
#define  VO_SYS_REG_DISP0_M2_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP0_M3_AWADDR_OW   0x120
#define  VO_SYS_REG_DISP0_M3_AWADDR_OW_OFFSET 18
#define  VO_SYS_REG_DISP0_M3_AWADDR_OW_MASK   0x40000
#define  VO_SYS_REG_DISP0_M3_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP0_M3_ARADDR_OW   0x120
#define  VO_SYS_REG_DISP0_M3_ARADDR_OW_OFFSET 19
#define  VO_SYS_REG_DISP0_M3_ARADDR_OW_MASK   0x80000
#define  VO_SYS_REG_DISP0_M3_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP1_M0_AWADDR_OW   0x120
#define  VO_SYS_REG_DISP1_M0_AWADDR_OW_OFFSET 20
#define  VO_SYS_REG_DISP1_M0_AWADDR_OW_MASK   0x100000
#define  VO_SYS_REG_DISP1_M0_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP1_M0_ARADDR_OW   0x120
#define  VO_SYS_REG_DISP1_M0_ARADDR_OW_OFFSET 21
#define  VO_SYS_REG_DISP1_M0_ARADDR_OW_MASK   0x200000
#define  VO_SYS_REG_DISP1_M0_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP1_M1_AWADDR_OW   0x120
#define  VO_SYS_REG_DISP1_M1_AWADDR_OW_OFFSET 22
#define  VO_SYS_REG_DISP1_M1_AWADDR_OW_MASK   0x400000
#define  VO_SYS_REG_DISP1_M1_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP1_M1_ARADDR_OW   0x120
#define  VO_SYS_REG_DISP1_M1_ARADDR_OW_OFFSET 23
#define  VO_SYS_REG_DISP1_M1_ARADDR_OW_MASK   0x800000
#define  VO_SYS_REG_DISP1_M1_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP1_M2_AWADDR_OW   0x120
#define  VO_SYS_REG_DISP1_M2_AWADDR_OW_OFFSET 24
#define  VO_SYS_REG_DISP1_M2_AWADDR_OW_MASK   0x1000000
#define  VO_SYS_REG_DISP1_M2_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP1_M2_ARADDR_OW   0x120
#define  VO_SYS_REG_DISP1_M2_ARADDR_OW_OFFSET 25
#define  VO_SYS_REG_DISP1_M2_ARADDR_OW_MASK   0x2000000
#define  VO_SYS_REG_DISP1_M2_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP1_M3_AWADDR_OW   0x120
#define  VO_SYS_REG_DISP1_M3_AWADDR_OW_OFFSET 26
#define  VO_SYS_REG_DISP1_M3_AWADDR_OW_MASK   0x4000000
#define  VO_SYS_REG_DISP1_M3_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_DISP1_M3_ARADDR_OW   0x120
#define  VO_SYS_REG_DISP1_M3_ARADDR_OW_OFFSET 27
#define  VO_SYS_REG_DISP1_M3_ARADDR_OW_MASK   0x8000000
#define  VO_SYS_REG_DISP1_M3_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_HDMI_AWADDR_OW   0x120
#define  VO_SYS_REG_HDMI_AWADDR_OW_OFFSET 28
#define  VO_SYS_REG_HDMI_AWADDR_OW_MASK   0x10000000
#define  VO_SYS_REG_HDMI_AWADDR_OW_BITS   0x1
#define  VO_SYS_REG_HDMI_ARADDR_OW   0x120
#define  VO_SYS_REG_HDMI_ARADDR_OW_OFFSET 29
#define  VO_SYS_REG_HDMI_ARADDR_OW_MASK   0x20000000
#define  VO_SYS_REG_HDMI_ARADDR_OW_BITS   0x1
#define  VO_SYS_REG_2DE0_AWADDR_H   0x124
#define  VO_SYS_REG_2DE0_AWADDR_H_OFFSET 0
#define  VO_SYS_REG_2DE0_AWADDR_H_MASK   0xf
#define  VO_SYS_REG_2DE0_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_2DE0_ARADDR_H   0x124
#define  VO_SYS_REG_2DE0_ARADDR_H_OFFSET 4
#define  VO_SYS_REG_2DE0_ARADDR_H_MASK   0xf0
#define  VO_SYS_REG_2DE0_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_2DE1_AWADDR_H   0x124
#define  VO_SYS_REG_2DE1_AWADDR_H_OFFSET 8
#define  VO_SYS_REG_2DE1_AWADDR_H_MASK   0xf00
#define  VO_SYS_REG_2DE1_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_2DE1_ARADDR_H   0x124
#define  VO_SYS_REG_2DE1_ARADDR_H_OFFSET 12
#define  VO_SYS_REG_2DE1_ARADDR_H_MASK   0xf000
#define  VO_SYS_REG_2DE1_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_OENC0_AWADDR_H   0x124
#define  VO_SYS_REG_OENC0_AWADDR_H_OFFSET 16
#define  VO_SYS_REG_OENC0_AWADDR_H_MASK   0xf0000
#define  VO_SYS_REG_OENC0_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_OENC0_ARADDR_H   0x124
#define  VO_SYS_REG_OENC0_ARADDR_H_OFFSET 20
#define  VO_SYS_REG_OENC0_ARADDR_H_MASK   0xf00000
#define  VO_SYS_REG_OENC0_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_OENC1_AWADDR_H   0x124
#define  VO_SYS_REG_OENC1_AWADDR_H_OFFSET 24
#define  VO_SYS_REG_OENC1_AWADDR_H_MASK   0xf000000
#define  VO_SYS_REG_OENC1_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_OENC1_ARADDR_H   0x124
#define  VO_SYS_REG_OENC1_ARADDR_H_OFFSET 28
#define  VO_SYS_REG_OENC1_ARADDR_H_MASK   0xf0000000
#define  VO_SYS_REG_OENC1_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_VPSS0_AWADDR_H   0x128
#define  VO_SYS_REG_VPSS0_AWADDR_H_OFFSET 0
#define  VO_SYS_REG_VPSS0_AWADDR_H_MASK   0xf
#define  VO_SYS_REG_VPSS0_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_VPSS0_ARADDR_H   0x128
#define  VO_SYS_REG_VPSS0_ARADDR_H_OFFSET 4
#define  VO_SYS_REG_VPSS0_ARADDR_H_MASK   0xf0
#define  VO_SYS_REG_VPSS0_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_VPSS1_AWADDR_H   0x128
#define  VO_SYS_REG_VPSS1_AWADDR_H_OFFSET 8
#define  VO_SYS_REG_VPSS1_AWADDR_H_MASK   0xf00
#define  VO_SYS_REG_VPSS1_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_VPSS1_ARADDR_H   0x128
#define  VO_SYS_REG_VPSS1_ARADDR_H_OFFSET 12
#define  VO_SYS_REG_VPSS1_ARADDR_H_MASK   0xf000
#define  VO_SYS_REG_VPSS1_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_HDMI_AWADDR_H   0x128
#define  VO_SYS_REG_HDMI_AWADDR_H_OFFSET 16
#define  VO_SYS_REG_HDMI_AWADDR_H_MASK   0xf0000
#define  VO_SYS_REG_HDMI_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_HDMI_ARADDR_H   0x128
#define  VO_SYS_REG_HDMI_ARADDR_H_OFFSET 20
#define  VO_SYS_REG_HDMI_ARADDR_H_MASK   0xf00000
#define  VO_SYS_REG_HDMI_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP0_M0_AWADDR_H   0x12c
#define  VO_SYS_REG_DISP0_M0_AWADDR_H_OFFSET 0
#define  VO_SYS_REG_DISP0_M0_AWADDR_H_MASK   0xf
#define  VO_SYS_REG_DISP0_M0_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP0_M0_ARADDR_H   0x12c
#define  VO_SYS_REG_DISP0_M0_ARADDR_H_OFFSET 4
#define  VO_SYS_REG_DISP0_M0_ARADDR_H_MASK   0xf0
#define  VO_SYS_REG_DISP0_M0_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP0_M1_AWADDR_H   0x12c
#define  VO_SYS_REG_DISP0_M1_AWADDR_H_OFFSET 8
#define  VO_SYS_REG_DISP0_M1_AWADDR_H_MASK   0xf00
#define  VO_SYS_REG_DISP0_M1_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP0_M1_ARADDR_H   0x12c
#define  VO_SYS_REG_DISP0_M1_ARADDR_H_OFFSET 12
#define  VO_SYS_REG_DISP0_M1_ARADDR_H_MASK   0xf000
#define  VO_SYS_REG_DISP0_M1_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP0_M2_AWADDR_H   0x12c
#define  VO_SYS_REG_DISP0_M2_AWADDR_H_OFFSET 16
#define  VO_SYS_REG_DISP0_M2_AWADDR_H_MASK   0xf0000
#define  VO_SYS_REG_DISP0_M2_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP0_M2_ARADDR_H   0x12c
#define  VO_SYS_REG_DISP0_M2_ARADDR_H_OFFSET 20
#define  VO_SYS_REG_DISP0_M2_ARADDR_H_MASK   0xf00000
#define  VO_SYS_REG_DISP0_M2_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP0_M3_AWADDR_H   0x12c
#define  VO_SYS_REG_DISP0_M3_AWADDR_H_OFFSET 24
#define  VO_SYS_REG_DISP0_M3_AWADDR_H_MASK   0xf000000
#define  VO_SYS_REG_DISP0_M3_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP0_M3_ARADDR_H   0x12c
#define  VO_SYS_REG_DISP0_M3_ARADDR_H_OFFSET 28
#define  VO_SYS_REG_DISP0_M3_ARADDR_H_MASK   0xf0000000
#define  VO_SYS_REG_DISP0_M3_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP1_M0_AWADDR_H   0x130
#define  VO_SYS_REG_DISP1_M0_AWADDR_H_OFFSET 0
#define  VO_SYS_REG_DISP1_M0_AWADDR_H_MASK   0xf
#define  VO_SYS_REG_DISP1_M0_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP1_M0_ARADDR_H   0x130
#define  VO_SYS_REG_DISP1_M0_ARADDR_H_OFFSET 4
#define  VO_SYS_REG_DISP1_M0_ARADDR_H_MASK   0xf0
#define  VO_SYS_REG_DISP1_M0_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP1_M1_AWADDR_H   0x130
#define  VO_SYS_REG_DISP1_M1_AWADDR_H_OFFSET 8
#define  VO_SYS_REG_DISP1_M1_AWADDR_H_MASK   0xf00
#define  VO_SYS_REG_DISP1_M1_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP1_M1_ARADDR_H   0x130
#define  VO_SYS_REG_DISP1_M1_ARADDR_H_OFFSET 12
#define  VO_SYS_REG_DISP1_M1_ARADDR_H_MASK   0xf000
#define  VO_SYS_REG_DISP1_M1_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP1_M2_AWADDR_H   0x130
#define  VO_SYS_REG_DISP1_M2_AWADDR_H_OFFSET 16
#define  VO_SYS_REG_DISP1_M2_AWADDR_H_MASK   0xf0000
#define  VO_SYS_REG_DISP1_M2_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP1_M2_ARADDR_H   0x130
#define  VO_SYS_REG_DISP1_M2_ARADDR_H_OFFSET 20
#define  VO_SYS_REG_DISP1_M2_ARADDR_H_MASK   0xf00000
#define  VO_SYS_REG_DISP1_M2_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP1_M3_AWADDR_H   0x130
#define  VO_SYS_REG_DISP1_M3_AWADDR_H_OFFSET 24
#define  VO_SYS_REG_DISP1_M3_AWADDR_H_MASK   0xf000000
#define  VO_SYS_REG_DISP1_M3_AWADDR_H_BITS   0x4
#define  VO_SYS_REG_DISP1_M3_ARADDR_H   0x130
#define  VO_SYS_REG_DISP1_M3_ARADDR_H_OFFSET 28
#define  VO_SYS_REG_DISP1_M3_ARADDR_H_MASK   0xf0000000
#define  VO_SYS_REG_DISP1_M3_ARADDR_H_BITS   0x4
#define  VO_SYS_REG_V2DE0_RD_BWL_VLD   0x134
#define  VO_SYS_REG_V2DE0_RD_BWL_VLD_OFFSET 0
#define  VO_SYS_REG_V2DE0_RD_BWL_VLD_MASK   0x3ff
#define  VO_SYS_REG_V2DE0_RD_BWL_VLD_BITS   0xa
#define  VO_SYS_REG_V2DE0_RD_BWL_WIN   0x134
#define  VO_SYS_REG_V2DE0_RD_BWL_WIN_OFFSET 16
#define  VO_SYS_REG_V2DE0_RD_BWL_WIN_MASK   0x3ff0000
#define  VO_SYS_REG_V2DE0_RD_BWL_WIN_BITS   0xa
#define  VO_SYS_REG_V2DE0_RD_BWL_EN   0x134
#define  VO_SYS_REG_V2DE0_RD_BWL_EN_OFFSET 30
#define  VO_SYS_REG_V2DE0_RD_BWL_EN_MASK   0x40000000
#define  VO_SYS_REG_V2DE0_RD_BWL_EN_BITS   0x1
#define  VO_SYS_REG_V2DE0_RD_PWR_TEST   0x134
#define  VO_SYS_REG_V2DE0_RD_PWR_TEST_OFFSET 31
#define  VO_SYS_REG_V2DE0_RD_PWR_TEST_MASK   0x80000000
#define  VO_SYS_REG_V2DE0_RD_PWR_TEST_BITS   0x1
#define  VO_SYS_REG_V2DE0_WR_BWL_VLD   0x138
#define  VO_SYS_REG_V2DE0_WR_BWL_VLD_OFFSET 0
#define  VO_SYS_REG_V2DE0_WR_BWL_VLD_MASK   0x3ff
#define  VO_SYS_REG_V2DE0_WR_BWL_VLD_BITS   0xa
#define  VO_SYS_REG_V2DE0_WR_BWL_WIN   0x138
#define  VO_SYS_REG_V2DE0_WR_BWL_WIN_OFFSET 16
#define  VO_SYS_REG_V2DE0_WR_BWL_WIN_MASK   0x3ff0000
#define  VO_SYS_REG_V2DE0_WR_BWL_WIN_BITS   0xa
#define  VO_SYS_REG_V2DE0_WR_BWL_EN   0x138
#define  VO_SYS_REG_V2DE0_WR_BWL_EN_OFFSET 30
#define  VO_SYS_REG_V2DE0_WR_BWL_EN_MASK   0x40000000
#define  VO_SYS_REG_V2DE0_WR_BWL_EN_BITS   0x1
#define  VO_SYS_REG_V2DE0_WR_PWR_TEST   0x138
#define  VO_SYS_REG_V2DE0_WR_PWR_TEST_OFFSET 31
#define  VO_SYS_REG_V2DE0_WR_PWR_TEST_MASK   0x80000000
#define  VO_SYS_REG_V2DE0_WR_PWR_TEST_BITS   0x1
#define  VO_SYS_REG_V2DE1_RD_BWL_VLD   0x13c
#define  VO_SYS_REG_V2DE1_RD_BWL_VLD_OFFSET 0
#define  VO_SYS_REG_V2DE1_RD_BWL_VLD_MASK   0x3ff
#define  VO_SYS_REG_V2DE1_RD_BWL_VLD_BITS   0xa
#define  VO_SYS_REG_V2DE1_RD_BWL_WIN   0x13c
#define  VO_SYS_REG_V2DE1_RD_BWL_WIN_OFFSET 16
#define  VO_SYS_REG_V2DE1_RD_BWL_WIN_MASK   0x3ff0000
#define  VO_SYS_REG_V2DE1_RD_BWL_WIN_BITS   0xa
#define  VO_SYS_REG_V2DE1_RD_BWL_EN   0x13c
#define  VO_SYS_REG_V2DE1_RD_BWL_EN_OFFSET 30
#define  VO_SYS_REG_V2DE1_RD_BWL_EN_MASK   0x40000000
#define  VO_SYS_REG_V2DE1_RD_BWL_EN_BITS   0x1
#define  VO_SYS_REG_V2DE1_RD_PWR_TEST   0x13c
#define  VO_SYS_REG_V2DE1_RD_PWR_TEST_OFFSET 31
#define  VO_SYS_REG_V2DE1_RD_PWR_TEST_MASK   0x80000000
#define  VO_SYS_REG_V2DE1_RD_PWR_TEST_BITS   0x1
#define  VO_SYS_REG_V2DE1_WR_BWL_VLD   0x140
#define  VO_SYS_REG_V2DE1_WR_BWL_VLD_OFFSET 0
#define  VO_SYS_REG_V2DE1_WR_BWL_VLD_MASK   0x3ff
#define  VO_SYS_REG_V2DE1_WR_BWL_VLD_BITS   0xa
#define  VO_SYS_REG_V2DE1_WR_BWL_WIN   0x140
#define  VO_SYS_REG_V2DE1_WR_BWL_WIN_OFFSET 16
#define  VO_SYS_REG_V2DE1_WR_BWL_WIN_MASK   0x3ff0000
#define  VO_SYS_REG_V2DE1_WR_BWL_WIN_BITS   0xa
#define  VO_SYS_REG_V2DE1_WR_BWL_EN   0x140
#define  VO_SYS_REG_V2DE1_WR_BWL_EN_OFFSET 30
#define  VO_SYS_REG_V2DE1_WR_BWL_EN_MASK   0x40000000
#define  VO_SYS_REG_V2DE1_WR_BWL_EN_BITS   0x1
#define  VO_SYS_REG_V2DE1_WR_PWR_TEST   0x140
#define  VO_SYS_REG_V2DE1_WR_PWR_TEST_OFFSET 31
#define  VO_SYS_REG_V2DE1_WR_PWR_TEST_MASK   0x80000000
#define  VO_SYS_REG_V2DE1_WR_PWR_TEST_BITS   0x1
#define  VO_SYS_RT_AXI_MON_M1_OUT_L   0x200
#define  VO_SYS_RT_AXI_MON_M1_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M1_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M1_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M1_OUT_H   0x204
#define  VO_SYS_RT_AXI_MON_M1_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M1_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M1_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M2_OUT_L   0x208
#define  VO_SYS_RT_AXI_MON_M2_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M2_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M2_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M2_OUT_H   0x20c
#define  VO_SYS_RT_AXI_MON_M2_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M2_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M2_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M3_OUT_L   0x210
#define  VO_SYS_RT_AXI_MON_M3_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M3_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M3_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M3_OUT_H   0x214
#define  VO_SYS_RT_AXI_MON_M3_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M3_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M3_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M4_OUT_L   0x218
#define  VO_SYS_RT_AXI_MON_M4_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M4_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M4_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M4_OUT_H   0x21c
#define  VO_SYS_RT_AXI_MON_M4_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M4_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M4_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M5_OUT_L   0x220
#define  VO_SYS_RT_AXI_MON_M5_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M5_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M5_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M5_OUT_H   0x224
#define  VO_SYS_RT_AXI_MON_M5_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M5_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M5_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M6_OUT_L   0x228
#define  VO_SYS_RT_AXI_MON_M6_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M6_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M6_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M6_OUT_H   0x22c
#define  VO_SYS_RT_AXI_MON_M6_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M6_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M6_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M7_OUT_L   0x230
#define  VO_SYS_RT_AXI_MON_M7_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M7_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M7_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M7_OUT_H   0x234
#define  VO_SYS_RT_AXI_MON_M7_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M7_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M7_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M8_OUT_L   0x238
#define  VO_SYS_RT_AXI_MON_M8_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M8_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M8_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M8_OUT_H   0x23c
#define  VO_SYS_RT_AXI_MON_M8_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M8_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M8_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M9_OUT_L   0x240
#define  VO_SYS_RT_AXI_MON_M9_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M9_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M9_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M9_OUT_H   0x244
#define  VO_SYS_RT_AXI_MON_M9_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M9_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M9_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M10_OUT_L   0x248
#define  VO_SYS_RT_AXI_MON_M10_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M10_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M10_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M10_OUT_H   0x24c
#define  VO_SYS_RT_AXI_MON_M10_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M10_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M10_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M11_OUT_L   0x250
#define  VO_SYS_RT_AXI_MON_M11_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M11_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M11_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M11_OUT_H   0x254
#define  VO_SYS_RT_AXI_MON_M11_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M11_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M11_OUT_H_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M12_OUT_L   0x258
#define  VO_SYS_RT_AXI_MON_M12_OUT_L_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M12_OUT_L_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M12_OUT_L_BITS   0x20
#define  VO_SYS_RT_AXI_MON_M12_OUT_H   0x25c
#define  VO_SYS_RT_AXI_MON_M12_OUT_H_OFFSET 0
#define  VO_SYS_RT_AXI_MON_M12_OUT_H_MASK   0xffffffff
#define  VO_SYS_RT_AXI_MON_M12_OUT_H_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M1_OUT_L   0x260
#define  VO_SYS_OFF_AXI_MON_M1_OUT_L_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M1_OUT_L_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M1_OUT_L_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M1_OUT_H   0x264
#define  VO_SYS_OFF_AXI_MON_M1_OUT_H_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M1_OUT_H_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M1_OUT_H_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M2_OUT_L   0x268
#define  VO_SYS_OFF_AXI_MON_M2_OUT_L_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M2_OUT_L_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M2_OUT_L_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M2_OUT_H   0x26c
#define  VO_SYS_OFF_AXI_MON_M2_OUT_H_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M2_OUT_H_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M2_OUT_H_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M3_OUT_L   0x270
#define  VO_SYS_OFF_AXI_MON_M3_OUT_L_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M3_OUT_L_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M3_OUT_L_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M3_OUT_H   0x274
#define  VO_SYS_OFF_AXI_MON_M3_OUT_H_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M3_OUT_H_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M3_OUT_H_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M4_OUT_L   0x278
#define  VO_SYS_OFF_AXI_MON_M4_OUT_L_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M4_OUT_L_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M4_OUT_L_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M4_OUT_H   0x27c
#define  VO_SYS_OFF_AXI_MON_M4_OUT_H_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M4_OUT_H_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M4_OUT_H_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M5_OUT_L   0x280
#define  VO_SYS_OFF_AXI_MON_M5_OUT_L_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M5_OUT_L_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M5_OUT_L_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M5_OUT_H   0x284
#define  VO_SYS_OFF_AXI_MON_M5_OUT_H_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M5_OUT_H_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M5_OUT_H_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M6_OUT_L   0x288
#define  VO_SYS_OFF_AXI_MON_M6_OUT_L_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M6_OUT_L_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M6_OUT_L_BITS   0x20
#define  VO_SYS_OFF_AXI_MON_M6_OUT_H   0x28c
#define  VO_SYS_OFF_AXI_MON_M6_OUT_H_OFFSET 0
#define  VO_SYS_OFF_AXI_MON_M6_OUT_H_MASK   0xffffffff
#define  VO_SYS_OFF_AXI_MON_M6_OUT_H_BITS   0x20
#define  VO_SYS_REG_2DE0_CLK_TEST   0x290
#define  VO_SYS_REG_2DE0_CLK_TEST_OFFSET 0
#define  VO_SYS_REG_2DE0_CLK_TEST_MASK   0x1
#define  VO_SYS_REG_2DE0_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_2DE1_CLK_TEST   0x290
#define  VO_SYS_REG_2DE1_CLK_TEST_OFFSET 1
#define  VO_SYS_REG_2DE1_CLK_TEST_MASK   0x2
#define  VO_SYS_REG_2DE1_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_OENC0_CLK_TEST   0x290
#define  VO_SYS_REG_OENC0_CLK_TEST_OFFSET 2
#define  VO_SYS_REG_OENC0_CLK_TEST_MASK   0x4
#define  VO_SYS_REG_OENC0_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_OENC1_CLK_TEST   0x290
#define  VO_SYS_REG_OENC1_CLK_TEST_OFFSET 3
#define  VO_SYS_REG_OENC1_CLK_TEST_MASK   0x8
#define  VO_SYS_REG_OENC1_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_DISP0_CLK_TEST   0x290
#define  VO_SYS_REG_DISP0_CLK_TEST_OFFSET 4
#define  VO_SYS_REG_DISP0_CLK_TEST_MASK   0x10
#define  VO_SYS_REG_DISP0_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_DISP1_CLK_TEST   0x290
#define  VO_SYS_REG_DISP1_CLK_TEST_OFFSET 5
#define  VO_SYS_REG_DISP1_CLK_TEST_MASK   0x20
#define  VO_SYS_REG_DISP1_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_VPSS0_CLK_TEST   0x290
#define  VO_SYS_REG_VPSS0_CLK_TEST_OFFSET 6
#define  VO_SYS_REG_VPSS0_CLK_TEST_MASK   0x40
#define  VO_SYS_REG_VPSS0_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_VPSS1_CLK_TEST   0x290
#define  VO_SYS_REG_VPSS1_CLK_TEST_OFFSET 7
#define  VO_SYS_REG_VPSS1_CLK_TEST_MASK   0x80
#define  VO_SYS_REG_VPSS1_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_DSI_MAC0_CLK_TEST   0x290
#define  VO_SYS_REG_DSI_MAC0_CLK_TEST_OFFSET 8
#define  VO_SYS_REG_DSI_MAC0_CLK_TEST_MASK   0x100
#define  VO_SYS_REG_DSI_MAC0_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_DSI_MAC1_CLK_TEST   0x290
#define  VO_SYS_REG_DSI_MAC1_CLK_TEST_OFFSET 9
#define  VO_SYS_REG_DSI_MAC1_CLK_TEST_MASK   0x200
#define  VO_SYS_REG_DSI_MAC1_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_DSI_ESC0_CLK_TEST   0x290
#define  VO_SYS_REG_DSI_ESC0_CLK_TEST_OFFSET 10
#define  VO_SYS_REG_DSI_ESC0_CLK_TEST_MASK   0x400
#define  VO_SYS_REG_DSI_ESC0_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_DSI_ESC1_CLK_TEST   0x290
#define  VO_SYS_REG_DSI_ESC1_CLK_TEST_OFFSET 11
#define  VO_SYS_REG_DSI_ESC1_CLK_TEST_MASK   0x800
#define  VO_SYS_REG_DSI_ESC1_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_AXI_CLK_TEST   0x290
#define  VO_SYS_REG_AXI_CLK_TEST_OFFSET 12
#define  VO_SYS_REG_AXI_CLK_TEST_MASK   0x1000
#define  VO_SYS_REG_AXI_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_X2P_CLK_TEST   0x290
#define  VO_SYS_REG_X2P_CLK_TEST_OFFSET 13
#define  VO_SYS_REG_X2P_CLK_TEST_MASK   0x2000
#define  VO_SYS_REG_X2P_CLK_TEST_BITS   0x1
#define  VO_SYS_REG_CLK_TEST_EN   0x290
#define  VO_SYS_REG_CLK_TEST_EN_OFFSET 31
#define  VO_SYS_REG_CLK_TEST_EN_MASK   0x80000000
#define  VO_SYS_REG_CLK_TEST_EN_BITS   0x1
#define  VO_SYS_REG_2DE0_CLK_STS   0x294
#define  VO_SYS_REG_2DE0_CLK_STS_OFFSET 0
#define  VO_SYS_REG_2DE0_CLK_STS_MASK   0x1
#define  VO_SYS_REG_2DE0_CLK_STS_BITS   0x1
#define  VO_SYS_REG_2DE1_CLK_STS   0x294
#define  VO_SYS_REG_2DE1_CLK_STS_OFFSET 1
#define  VO_SYS_REG_2DE1_CLK_STS_MASK   0x2
#define  VO_SYS_REG_2DE1_CLK_STS_BITS   0x1
#define  VO_SYS_REG_OENC0_CLK_STS   0x294
#define  VO_SYS_REG_OENC0_CLK_STS_OFFSET 2
#define  VO_SYS_REG_OENC0_CLK_STS_MASK   0x4
#define  VO_SYS_REG_OENC0_CLK_STS_BITS   0x1
#define  VO_SYS_REG_OENC1_CLK_STS   0x294
#define  VO_SYS_REG_OENC1_CLK_STS_OFFSET 3
#define  VO_SYS_REG_OENC1_CLK_STS_MASK   0x8
#define  VO_SYS_REG_OENC1_CLK_STS_BITS   0x1
#define  VO_SYS_REG_DISP0_CLK_STS   0x294
#define  VO_SYS_REG_DISP0_CLK_STS_OFFSET 4
#define  VO_SYS_REG_DISP0_CLK_STS_MASK   0x10
#define  VO_SYS_REG_DISP0_CLK_STS_BITS   0x1
#define  VO_SYS_REG_DISP1_CLK_STS   0x294
#define  VO_SYS_REG_DISP1_CLK_STS_OFFSET 5
#define  VO_SYS_REG_DISP1_CLK_STS_MASK   0x20
#define  VO_SYS_REG_DISP1_CLK_STS_BITS   0x1
#define  VO_SYS_REG_VPSS0_CLK_STS   0x294
#define  VO_SYS_REG_VPSS0_CLK_STS_OFFSET 6
#define  VO_SYS_REG_VPSS0_CLK_STS_MASK   0x40
#define  VO_SYS_REG_VPSS0_CLK_STS_BITS   0x1
#define  VO_SYS_REG_VPSS1_CLK_STS   0x294
#define  VO_SYS_REG_VPSS1_CLK_STS_OFFSET 7
#define  VO_SYS_REG_VPSS1_CLK_STS_MASK   0x80
#define  VO_SYS_REG_VPSS1_CLK_STS_BITS   0x1
#define  VO_SYS_REG_DSI_MAC0_CLK_STS   0x294
#define  VO_SYS_REG_DSI_MAC0_CLK_STS_OFFSET 8
#define  VO_SYS_REG_DSI_MAC0_CLK_STS_MASK   0x100
#define  VO_SYS_REG_DSI_MAC0_CLK_STS_BITS   0x1
#define  VO_SYS_REG_DSI_MAC1_CLK_STS   0x294
#define  VO_SYS_REG_DSI_MAC1_CLK_STS_OFFSET 9
#define  VO_SYS_REG_DSI_MAC1_CLK_STS_MASK   0x200
#define  VO_SYS_REG_DSI_MAC1_CLK_STS_BITS   0x1
#define  VO_SYS_REG_DSI_ESC0_CLK_STS   0x294
#define  VO_SYS_REG_DSI_ESC0_CLK_STS_OFFSET 10
#define  VO_SYS_REG_DSI_ESC0_CLK_STS_MASK   0x400
#define  VO_SYS_REG_DSI_ESC0_CLK_STS_BITS   0x1
#define  VO_SYS_REG_DSI_ESC1_CLK_STS   0x294
#define  VO_SYS_REG_DSI_ESC1_CLK_STS_OFFSET 11
#define  VO_SYS_REG_DSI_ESC1_CLK_STS_MASK   0x800
#define  VO_SYS_REG_DSI_ESC1_CLK_STS_BITS   0x1
#define  VO_SYS_REG_AXI_CLK_STS   0x294
#define  VO_SYS_REG_AXI_CLK_STS_OFFSET 12
#define  VO_SYS_REG_AXI_CLK_STS_MASK   0x1000
#define  VO_SYS_REG_AXI_CLK_STS_BITS   0x1
#define  VO_SYS_REG_X2P_CLK_STS   0x294
#define  VO_SYS_REG_X2P_CLK_STS_OFFSET 13
#define  VO_SYS_REG_X2P_CLK_STS_MASK   0x2000
#define  VO_SYS_REG_X2P_CLK_STS_BITS   0x1
