TimeQuest Timing Analyzer report for Arena_16x4_SRAM
Fri Mar 08 18:31:33 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_Address[0]'
 12. Slow Model Hold: 'Arena_Address[0]'
 13. Slow Model Minimum Pulse Width: 'Arena_Address[0]'
 14. Slow Model Minimum Pulse Width: 'Arena_button[0]'
 15. Slow Model Minimum Pulse Width: 'Arena_button[1]'
 16. Slow Model Minimum Pulse Width: 'Arena_button[2]'
 17. Slow Model Minimum Pulse Width: 'Arena_button[3]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'Arena_Address[0]'
 30. Fast Model Hold: 'Arena_Address[0]'
 31. Fast Model Minimum Pulse Width: 'Arena_Address[0]'
 32. Fast Model Minimum Pulse Width: 'Arena_button[0]'
 33. Fast Model Minimum Pulse Width: 'Arena_button[1]'
 34. Fast Model Minimum Pulse Width: 'Arena_button[2]'
 35. Fast Model Minimum Pulse Width: 'Arena_button[3]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Arena_16x4_SRAM                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Arena_Address[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_Address[0] } ;
; Arena_button[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[0] }  ;
; Arena_button[1]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[1] }  ;
; Arena_button[2]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[2] }  ;
; Arena_button[3]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[3] }  ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------+
; Slow Model Fmax Summary                                ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 235.18 MHz ; 235.18 MHz      ; Arena_Address[0] ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Arena_Address[0] ; -1.626 ; -313.444      ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Arena_Address[0] ; -1.645 ; -466.746      ;
+------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Arena_Address[0] ; -1.380 ; -1.380        ;
; Arena_button[0]  ; -1.380 ; -1.380        ;
; Arena_button[1]  ; -1.380 ; -1.380        ;
; Arena_button[2]  ; -1.380 ; -1.380        ;
; Arena_button[3]  ; -1.380 ; -1.380        ;
+------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_Address[0]'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.626 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.372      ; 0.402      ;
; -1.550 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.246      ; 0.400      ;
; -1.497 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst33|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst33|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.378      ; 0.397      ;
; -1.494 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst33|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst33|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.410      ; 0.405      ;
; -1.344 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.339      ; 0.397      ;
; -1.282 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.079      ; 0.397      ;
; -1.198 ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.226      ; 0.399      ;
; -1.197 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.572      ; 0.428      ;
; -1.189 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.100      ; 0.407      ;
; -1.128 ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.274      ; 0.399      ;
; -1.047 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.050      ; 0.398      ;
; -1.030 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.165      ; 0.400      ;
; -1.021 ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.282      ; 0.409      ;
; -1.017 ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.035      ; 0.404      ;
; -1.014 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.024     ; 0.403      ;
; -1.013 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.020     ; 0.401      ;
; -1.012 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.367      ; 0.404      ;
; -1.002 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.026     ; 0.397      ;
; -0.983 ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.282      ; 0.406      ;
; -0.973 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.017      ; 0.410      ;
; -0.967 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.287      ; 0.403      ;
; -0.950 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst33|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst33|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.332      ; 0.403      ;
; -0.943 ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.248      ; 0.409      ;
; -0.939 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.248      ; 0.404      ;
; -0.925 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.128      ; 0.405      ;
; -0.922 ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.148      ; 0.400      ;
; -0.918 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.356      ; 0.400      ;
; -0.917 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.147      ; 0.401      ;
; -0.908 ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.362      ; 0.400      ;
; -0.907 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.289      ; 0.416      ;
; -0.904 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.114      ; 0.411      ;
; -0.903 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.005     ; 0.412      ;
; -0.901 ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.128      ; 0.399      ;
; -0.899 ; Arena_32BitDivider:inst|Arena_octet2[2]                               ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2]  ; Arena_Address[0] ; 0.500        ; 2.407      ; 1.162      ;
; -0.898 ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.008     ; 0.408      ;
; -0.895 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.118      ; 0.409      ;
; -0.892 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.006     ; 0.401      ;
; -0.889 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.003     ; 0.404      ;
; -0.888 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.001      ; 0.410      ;
; -0.888 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.116      ; 0.400      ;
; -0.887 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.002      ; 0.407      ;
; -0.887 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.150      ; 0.410      ;
; -0.877 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.428      ; 0.399      ;
; -0.867 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.024      ; 0.409      ;
; -0.865 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.130      ; 0.397      ;
; -0.863 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.007     ; 0.410      ;
; -0.859 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.029     ; 0.405      ;
; -0.857 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.000      ; 0.405      ;
; -0.857 ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.002     ; 0.409      ;
; -0.857 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.002     ; 0.409      ;
; -0.853 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.040      ; 0.408      ;
; -0.852 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.146      ; 0.407      ;
; -0.851 ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.149      ; 0.408      ;
; -0.850 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.149      ; 0.408      ;
; -0.846 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.141      ; 0.404      ;
; -0.843 ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.149      ; 0.405      ;
; -0.843 ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.150      ; 0.406      ;
; -0.842 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.229      ; 0.404      ;
; -0.841 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.180      ; 0.402      ;
; -0.823 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.158      ; 0.401      ;
; -0.820 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.068      ; 0.406      ;
; -0.820 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.195      ; 0.407      ;
; -0.819 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.035      ; 0.406      ;
; -0.813 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.085      ; 0.413      ;
; -0.809 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.051      ; 0.410      ;
; -0.807 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.251      ; 0.401      ;
; -0.806 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.062      ; 0.410      ;
; -0.801 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.053      ; 0.400      ;
; -0.800 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.084      ; 0.397      ;
; -0.798 ; Arena_16x1_SRAM:inst39|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst39|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.262      ; 0.404      ;
; -0.796 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.096      ; 0.411      ;
; -0.795 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.055      ; 0.404      ;
; -0.794 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.055      ; 0.398      ;
; -0.794 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.098      ; 0.410      ;
; -0.794 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.207      ; 0.400      ;
; -0.793 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.089      ; 0.403      ;
; -0.790 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.224      ; 0.405      ;
; -0.788 ; Arena_16x1_SRAM:inst33|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst33|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.217      ; 0.402      ;
; -0.786 ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.226      ; 0.403      ;
; -0.786 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.206      ; 0.404      ;
; -0.784 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.416      ; 0.406      ;
; -0.782 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.210      ; 0.404      ;
; -0.781 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.068      ; 0.400      ;
; -0.779 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.087      ; 0.408      ;
; -0.778 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.095      ; 0.398      ;
; -0.775 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.246      ; 0.406      ;
; -0.775 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.109      ; 0.406      ;
; -0.774 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.099      ; 0.399      ;
; -0.770 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.098      ; 0.410      ;
; -0.768 ; Arena_16x1_SRAM:inst35|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst35|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.235      ; 0.403      ;
; -0.768 ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.084      ; 0.414      ;
; -0.768 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.222      ; 0.403      ;
; -0.767 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.243      ; 0.407      ;
; -0.767 ; Arena_16x1_SRAM:inst42|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst42|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~2 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.246      ; 0.401      ;
; -0.766 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.082      ; 0.403      ;
; -0.766 ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.107      ; 0.399      ;
; -0.765 ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.230      ; 0.401      ;
; -0.765 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.246      ; 0.403      ;
; -0.764 ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.245      ; 0.409      ;
; -0.764 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.086      ; 0.401      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_Address[0]'                                                                                                                                                                    ;
+--------+-----------------------------------------+-----------------------------------------------------------------------+-----------------+------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                               ; Launch Clock    ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------------------+-----------------+------------------+--------------+------------+------------+
; -1.645 ; Arena_32BitDivider:inst|Arena_octet1[0] ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.403      ; 0.758      ;
; -1.633 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.082      ; 0.449      ;
; -1.618 ; Arena_32BitDivider:inst|Arena_octet2[4] ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.043      ; 0.425      ;
; -1.596 ; Arena_32BitDivider:inst|Arena_octet1[2] ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.056      ; 0.460      ;
; -1.592 ; Arena_32BitDivider:inst|Arena_octet1[0] ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.012      ; 0.420      ;
; -1.534 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.106      ; 0.572      ;
; -1.505 ; Arena_32BitDivider:inst|Arena_octet2[7] ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 1.958      ; 0.453      ;
; -1.503 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.193      ; 0.690      ;
; -1.491 ; Arena_32BitDivider:inst|Arena_octet0[2] ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 1.947      ; 0.456      ;
; -1.480 ; Arena_32BitDivider:inst|Arena_octet2[7] ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.084      ; 0.604      ;
; -1.459 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.187      ; 0.728      ;
; -1.457 ; Arena_32BitDivider:inst|Arena_octet1[2] ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.157      ; 0.700      ;
; -1.456 ; Arena_32BitDivider:inst|Arena_octet1[0] ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.229      ; 0.773      ;
; -1.443 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 1.908      ; 0.465      ;
; -1.443 ; Arena_32BitDivider:inst|Arena_octet0[7] ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.034      ; 0.591      ;
; -1.438 ; Arena_32BitDivider:inst|Arena_octet3[0] ; Arena_16x1_SRAM:inst35|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 2.078      ; 0.640      ;
; -1.438 ; Arena_32BitDivider:inst|Arena_octet2[7] ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.083      ; 0.645      ;
; -1.438 ; Arena_32BitDivider:inst|Arena_octet1[4] ; Arena_16x1_SRAM:inst23|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.038      ; 0.600      ;
; -1.437 ; Arena_32BitDivider:inst|Arena_octet3[3] ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 1.890      ; 0.453      ;
; -1.436 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.015      ; 0.579      ;
; -1.432 ; Arena_32BitDivider:inst|Arena_octet0[0] ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.130      ; 0.698      ;
; -1.432 ; Arena_32BitDivider:inst|Arena_octet0[7] ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.023      ; 0.591      ;
; -1.430 ; Arena_32BitDivider:inst|Arena_octet2[6] ; Arena_16x1_SRAM:inst33|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 1.880      ; 0.450      ;
; -1.429 ; Arena_32BitDivider:inst|Arena_octet2[2] ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.101      ; 0.672      ;
; -1.428 ; Arena_32BitDivider:inst|Arena_octet3[1] ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 1.880      ; 0.452      ;
; -1.419 ; Arena_32BitDivider:inst|Arena_octet1[4] ; Arena_16x1_SRAM:inst23|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.017      ; 0.598      ;
; -1.418 ; Arena_32BitDivider:inst|Arena_octet1[6] ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.018      ; 0.600      ;
; -1.399 ; Arena_32BitDivider:inst|Arena_octet1[7] ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.307      ; 0.908      ;
; -1.399 ; Arena_32BitDivider:inst|Arena_octet0[1] ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.319      ; 0.920      ;
; -1.396 ; Arena_32BitDivider:inst|Arena_octet0[5] ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 1.980      ; 0.584      ;
; -1.386 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.247      ; 0.861      ;
; -1.385 ; Arena_32BitDivider:inst|Arena_octet1[6] ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.096      ; 0.711      ;
; -1.381 ; Arena_32BitDivider:inst|Arena_octet1[7] ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 1.979      ; 0.598      ;
; -1.371 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.170      ; 0.799      ;
; -1.371 ; Arena_32BitDivider:inst|Arena_octet0[4] ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.235      ; 0.864      ;
; -1.366 ; Arena_32BitDivider:inst|Arena_octet0[4] ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 1.819      ; 0.453      ;
; -1.363 ; Arena_32BitDivider:inst|Arena_octet3[7] ; Arena_16x1_SRAM:inst42|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 1.779      ; 0.416      ;
; -1.360 ; Arena_32BitDivider:inst|Arena_octet3[1] ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 1.813      ; 0.453      ;
; -1.356 ; Arena_32BitDivider:inst|Arena_octet0[2] ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.305      ; 0.949      ;
; -1.351 ; Arena_32BitDivider:inst|Arena_octet0[4] ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 1.808      ; 0.457      ;
; -1.347 ; Arena_32BitDivider:inst|Arena_octet0[2] ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.046      ; 0.699      ;
; -1.337 ; Arena_32BitDivider:inst|Arena_octet2[7] ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.035      ; 0.698      ;
; -1.335 ; Arena_32BitDivider:inst|Arena_octet0[0] ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.035      ; 0.700      ;
; -1.334 ; Arena_32BitDivider:inst|Arena_octet2[3] ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.206      ; 0.872      ;
; -1.332 ; Arena_32BitDivider:inst|Arena_octet3[2] ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 2.070      ; 0.738      ;
; -1.331 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.197      ; 0.866      ;
; -1.331 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.168      ; 0.837      ;
; -1.330 ; Arena_32BitDivider:inst|Arena_octet3[6] ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 2.036      ; 0.706      ;
; -1.327 ; Arena_32BitDivider:inst|Arena_octet1[6] ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.043      ; 0.716      ;
; -1.326 ; Arena_32BitDivider:inst|Arena_octet1[2] ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.268      ; 0.942      ;
; -1.320 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.035      ; 0.715      ;
; -1.314 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.207      ; 0.893      ;
; -1.313 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.145      ; 0.832      ;
; -1.312 ; Arena_32BitDivider:inst|Arena_octet1[6] ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.191      ; 0.879      ;
; -1.312 ; Arena_32BitDivider:inst|Arena_octet0[5] ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.010      ; 0.698      ;
; -1.308 ; Arena_32BitDivider:inst|Arena_octet0[2] ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; -0.500       ; 2.262      ; 0.454      ;
; -1.307 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.230      ; 0.923      ;
; -1.302 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.176      ; 0.874      ;
; -1.301 ; Arena_32BitDivider:inst|Arena_octet2[1] ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.239      ; 0.938      ;
; -1.298 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.000      ; 0.702      ;
; -1.297 ; Arena_32BitDivider:inst|Arena_octet1[7] ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 1.890      ; 0.593      ;
; -1.296 ; Arena_32BitDivider:inst|Arena_octet0[4] ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.033      ; 0.737      ;
; -1.295 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.171      ; 0.876      ;
; -1.293 ; Arena_32BitDivider:inst|Arena_octet2[3] ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.068      ; 0.775      ;
; -1.291 ; Arena_32BitDivider:inst|Arena_octet3[6] ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 2.003      ; 0.712      ;
; -1.290 ; Arena_32BitDivider:inst|Arena_octet2[3] ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.384      ; 1.094      ;
; -1.289 ; Arena_32BitDivider:inst|Arena_octet3[6] ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 2.165      ; 0.876      ;
; -1.288 ; Arena_32BitDivider:inst|Arena_octet2[3] ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.430      ; 1.142      ;
; -1.288 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.184      ; 0.896      ;
; -1.285 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.017      ; 0.732      ;
; -1.282 ; Arena_32BitDivider:inst|Arena_octet0[6] ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.090      ; 0.808      ;
; -1.278 ; Arena_32BitDivider:inst|Arena_octet1[4] ; Arena_16x1_SRAM:inst23|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.137      ; 0.859      ;
; -1.278 ; Arena_32BitDivider:inst|Arena_octet0[2] ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 1.984      ; 0.706      ;
; -1.277 ; Arena_32BitDivider:inst|Arena_octet1[2] ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 1.982      ; 0.705      ;
; -1.274 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 1.999      ; 0.725      ;
; -1.273 ; Arena_32BitDivider:inst|Arena_octet3[5] ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 2.189      ; 0.916      ;
; -1.272 ; Arena_32BitDivider:inst|Arena_octet2[3] ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.164      ; 0.892      ;
; -1.271 ; Arena_32BitDivider:inst|Arena_octet0[0] ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 1.971      ; 0.700      ;
; -1.270 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.431      ; 1.161      ;
; -1.270 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.002      ; 0.732      ;
; -1.265 ; Arena_32BitDivider:inst|Arena_octet3[7] ; Arena_16x1_SRAM:inst42|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 2.132      ; 0.867      ;
; -1.264 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.176      ; 0.912      ;
; -1.263 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.167      ; 0.904      ;
; -1.262 ; Arena_32BitDivider:inst|Arena_octet2[2] ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 1.934      ; 0.672      ;
; -1.260 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.056      ; 0.796      ;
; -1.258 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.347      ; 1.089      ;
; -1.258 ; Arena_32BitDivider:inst|Arena_octet2[1] ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.198      ; 0.940      ;
; -1.257 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.424      ; 1.167      ;
; -1.255 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.156      ; 0.901      ;
; -1.251 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.125      ; 0.874      ;
; -1.249 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.049      ; 0.800      ;
; -1.249 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.118      ; 0.869      ;
; -1.245 ; Arena_32BitDivider:inst|Arena_octet0[0] ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.109      ; 0.864      ;
; -1.244 ; Arena_32BitDivider:inst|Arena_octet3[1] ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 2.137      ; 0.893      ;
; -1.243 ; Arena_32BitDivider:inst|Arena_octet3[0] ; Arena_16x1_SRAM:inst35|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 2.139      ; 0.896      ;
; -1.243 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.148      ; 0.905      ;
; -1.242 ; Arena_32BitDivider:inst|Arena_octet0[7] ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 2.174      ; 0.932      ;
; -1.241 ; Arena_32BitDivider:inst|Arena_octet2[1] ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 2.181      ; 0.940      ;
; -1.241 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.272      ; 1.031      ;
; -1.240 ; Arena_32BitDivider:inst|Arena_octet1[4] ; Arena_16x1_SRAM:inst23|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 2.125      ; 0.885      ;
+--------+-----------------------------------------+-----------------------------------------------------------------------+-----------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_Address[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_Address[0] ; Rise       ; Arena_Address[0]                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst33|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst33|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst33|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst33|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst35|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst35|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst35|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst35|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[0]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[7]|datad              ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[1]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[7]|datad              ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[2]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[2] ; Rise       ; Arena_button[2]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[6]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[6]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[7]|datad              ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[3]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[3] ; Rise       ; Arena_button[3]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[7]|datad              ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Arena_octatlBits[*]  ; Arena_button[0] ; 5.324 ; 5.324 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[0] ; Arena_button[0] ; 4.583 ; 4.583 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[1] ; Arena_button[0] ; 4.825 ; 4.825 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[2] ; Arena_button[0] ; 4.945 ; 4.945 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[3] ; Arena_button[0] ; 4.914 ; 4.914 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[4] ; Arena_button[0] ; 4.725 ; 4.725 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[5] ; Arena_button[0] ; 4.770 ; 4.770 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[6] ; Arena_button[0] ; 5.324 ; 5.324 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[7] ; Arena_button[0] ; 4.854 ; 4.854 ; Fall       ; Arena_button[0] ;
; Arena_octatlBits[*]  ; Arena_button[1] ; 5.919 ; 5.919 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[0] ; Arena_button[1] ; 5.134 ; 5.134 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[1] ; Arena_button[1] ; 4.564 ; 4.564 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[2] ; Arena_button[1] ; 5.919 ; 5.919 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[3] ; Arena_button[1] ; 5.115 ; 5.115 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[4] ; Arena_button[1] ; 5.430 ; 5.430 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[5] ; Arena_button[1] ; 4.851 ; 4.851 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[6] ; Arena_button[1] ; 4.938 ; 4.938 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[7] ; Arena_button[1] ; 4.981 ; 4.981 ; Fall       ; Arena_button[1] ;
; Arena_octatlBits[*]  ; Arena_button[2] ; 5.619 ; 5.619 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[0] ; Arena_button[2] ; 4.628 ; 4.628 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[1] ; Arena_button[2] ; 4.920 ; 4.920 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[2] ; Arena_button[2] ; 5.428 ; 5.428 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[3] ; Arena_button[2] ; 4.907 ; 4.907 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[4] ; Arena_button[2] ; 5.319 ; 5.319 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[5] ; Arena_button[2] ; 5.619 ; 5.619 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[6] ; Arena_button[2] ; 4.932 ; 4.932 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[7] ; Arena_button[2] ; 4.672 ; 4.672 ; Fall       ; Arena_button[2] ;
; Arena_octatlBits[*]  ; Arena_button[3] ; 6.089 ; 6.089 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[0] ; Arena_button[3] ; 4.658 ; 4.658 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[1] ; Arena_button[3] ; 4.686 ; 4.686 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[2] ; Arena_button[3] ; 5.103 ; 5.103 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[3] ; Arena_button[3] ; 4.984 ; 4.984 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[4] ; Arena_button[3] ; 5.095 ; 5.095 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[5] ; Arena_button[3] ; 5.277 ; 5.277 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[6] ; Arena_button[3] ; 5.371 ; 5.371 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[7] ; Arena_button[3] ; 6.089 ; 6.089 ; Fall       ; Arena_button[3] ;
+----------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octatlBits[*]  ; Arena_button[0] ; -3.717 ; -3.717 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[0] ; Arena_button[0] ; -3.717 ; -3.717 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[1] ; Arena_button[0] ; -3.989 ; -3.989 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[2] ; Arena_button[0] ; -4.074 ; -4.074 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[3] ; Arena_button[0] ; -4.194 ; -4.194 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[4] ; Arena_button[0] ; -3.817 ; -3.817 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[5] ; Arena_button[0] ; -4.038 ; -4.038 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[6] ; Arena_button[0] ; -4.626 ; -4.626 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[7] ; Arena_button[0] ; -4.155 ; -4.155 ; Fall       ; Arena_button[0] ;
; Arena_octatlBits[*]  ; Arena_button[1] ; -3.685 ; -3.685 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[0] ; Arena_button[1] ; -4.292 ; -4.292 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[1] ; Arena_button[1] ; -3.685 ; -3.685 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[2] ; Arena_button[1] ; -5.044 ; -5.044 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[3] ; Arena_button[1] ; -4.210 ; -4.210 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[4] ; Arena_button[1] ; -4.690 ; -4.690 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[5] ; Arena_button[1] ; -3.949 ; -3.949 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[6] ; Arena_button[1] ; -4.192 ; -4.192 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[7] ; Arena_button[1] ; -4.283 ; -4.283 ; Fall       ; Arena_button[1] ;
; Arena_octatlBits[*]  ; Arena_button[2] ; -3.789 ; -3.789 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[0] ; Arena_button[2] ; -3.789 ; -3.789 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[1] ; Arena_button[2] ; -4.051 ; -4.051 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[2] ; Arena_button[2] ; -4.730 ; -4.730 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[3] ; Arena_button[2] ; -4.213 ; -4.213 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[4] ; Arena_button[2] ; -4.472 ; -4.472 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[5] ; Arena_button[2] ; -4.752 ; -4.752 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[6] ; Arena_button[2] ; -4.207 ; -4.207 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[7] ; Arena_button[2] ; -3.800 ; -3.800 ; Fall       ; Arena_button[2] ;
; Arena_octatlBits[*]  ; Arena_button[3] ; -3.814 ; -3.814 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[0] ; Arena_button[3] ; -3.818 ; -3.818 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[1] ; Arena_button[3] ; -3.814 ; -3.814 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[2] ; Arena_button[3] ; -4.195 ; -4.195 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[3] ; Arena_button[3] ; -4.109 ; -4.109 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[4] ; Arena_button[3] ; -4.233 ; -4.233 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[5] ; Arena_button[3] ; -4.387 ; -4.387 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[6] ; Arena_button[3] ; -4.493 ; -4.493 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[7] ; Arena_button[3] ; -4.274 ; -4.274 ; Fall       ; Arena_button[3] ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; Arena_OUT[*]   ; Arena_Address[0] ; 14.044 ; 14.044 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 12.057 ; 12.057 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 12.535 ; 12.535 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 13.141 ; 13.141 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 13.799 ; 13.799 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 12.665 ; 12.665 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 13.148 ; 13.148 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 11.977 ; 11.977 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 12.358 ; 12.358 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 12.519 ; 12.519 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 12.052 ; 12.052 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 13.070 ; 13.070 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 13.667 ; 13.667 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 11.789 ; 11.789 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 12.460 ; 12.460 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 13.024 ; 13.024 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 13.229 ; 13.229 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 12.862 ; 12.862 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 13.001 ; 13.001 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 13.993 ; 13.993 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 13.551 ; 13.551 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 12.338 ; 12.338 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 11.664 ; 11.664 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 12.542 ; 12.542 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 12.508 ; 12.508 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 12.146 ; 12.146 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 14.044 ; 14.044 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 12.386 ; 12.386 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 12.528 ; 12.528 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 12.152 ; 12.152 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 12.679 ; 12.679 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 12.736 ; 12.736 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 12.787 ; 12.787 ; Rise       ; Arena_Address[0] ;
; Arena_OUT[*]   ; Arena_Address[0] ; 13.995 ; 13.995 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 12.016 ; 12.016 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 12.611 ; 12.611 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 13.747 ; 13.747 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 13.610 ; 13.610 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 12.264 ; 12.264 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 13.672 ; 13.672 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 11.897 ; 11.897 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 12.522 ; 12.522 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 11.884 ; 11.884 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 11.914 ; 11.914 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 13.192 ; 13.192 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 13.212 ; 13.212 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 12.110 ; 12.110 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 12.811 ; 12.811 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 13.402 ; 13.402 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 13.526 ; 13.526 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 12.895 ; 12.895 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 13.183 ; 13.183 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 13.576 ; 13.576 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 13.941 ; 13.941 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 12.690 ; 12.690 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 12.031 ; 12.031 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 13.995 ; 13.995 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 11.598 ; 11.598 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 11.581 ; 11.581 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 13.698 ; 13.698 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 12.492 ; 12.492 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 12.399 ; 12.399 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 12.095 ; 12.095 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 12.386 ; 12.386 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 13.138 ; 13.138 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 13.738 ; 13.738 ; Fall       ; Arena_Address[0] ;
+----------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; Arena_OUT[*]   ; Arena_Address[0] ; 8.043 ; 8.043 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 9.301 ; 9.301 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 8.268 ; 8.268 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 9.752 ; 9.752 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 8.770 ; 8.770 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 8.829 ; 8.829 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 8.043 ; 8.043 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 8.404 ; 8.404 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 8.896 ; 8.896 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 8.524 ; 8.524 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 8.045 ; 8.045 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 9.632 ; 9.632 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 9.274 ; 9.274 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 8.239 ; 8.239 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 9.263 ; 9.263 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 8.792 ; 8.792 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 8.686 ; 8.686 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 9.182 ; 9.182 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 9.258 ; 9.258 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 9.327 ; 9.327 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 9.412 ; 9.412 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 8.563 ; 8.563 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 8.353 ; 8.353 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 8.820 ; 8.820 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 8.985 ; 8.985 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 8.377 ; 8.377 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 9.815 ; 9.815 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 8.587 ; 8.587 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 8.950 ; 8.950 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 8.647 ; 8.647 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 8.542 ; 8.542 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 9.029 ; 9.029 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 8.343 ; 8.343 ; Rise       ; Arena_Address[0] ;
; Arena_OUT[*]   ; Arena_Address[0] ; 8.043 ; 8.043 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 9.301 ; 9.301 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 8.268 ; 8.268 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 9.752 ; 9.752 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 8.770 ; 8.770 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 8.829 ; 8.829 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 8.043 ; 8.043 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 8.404 ; 8.404 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 8.896 ; 8.896 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 8.524 ; 8.524 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 8.045 ; 8.045 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 9.632 ; 9.632 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 9.274 ; 9.274 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 8.239 ; 8.239 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 9.263 ; 9.263 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 8.792 ; 8.792 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 8.686 ; 8.686 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 9.182 ; 9.182 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 9.258 ; 9.258 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 9.327 ; 9.327 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 9.412 ; 9.412 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 8.563 ; 8.563 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 8.353 ; 8.353 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 8.820 ; 8.820 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 8.985 ; 8.985 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 8.377 ; 8.377 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 9.815 ; 9.815 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 8.587 ; 8.587 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 8.950 ; 8.950 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 8.647 ; 8.647 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 8.542 ; 8.542 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 9.029 ; 9.029 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 8.343 ; 8.343 ; Fall       ; Arena_Address[0] ;
+----------------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+------------------+---------------+--------+--------+--------+--------+
; Input Port       ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------------+---------------+--------+--------+--------+--------+
; Arena_Address[1] ; Arena_OUT[0]  ; 10.734 ; 10.745 ; 10.745 ; 10.734 ;
; Arena_Address[1] ; Arena_OUT[1]  ; 11.077 ; 11.614 ; 11.614 ; 11.077 ;
; Arena_Address[1] ; Arena_OUT[2]  ; 11.986 ; 12.122 ; 12.122 ; 11.986 ;
; Arena_Address[1] ; Arena_OUT[3]  ; 11.781 ; 11.912 ; 11.912 ; 11.781 ;
; Arena_Address[1] ; Arena_OUT[4]  ; 12.269 ; 11.368 ; 11.368 ; 12.269 ;
; Arena_Address[1] ; Arena_OUT[5]  ; 12.380 ; 11.525 ; 11.525 ; 12.380 ;
; Arena_Address[1] ; Arena_OUT[6]  ; 11.916 ; 10.998 ; 10.998 ; 11.916 ;
; Arena_Address[1] ; Arena_OUT[7]  ; 10.440 ; 10.489 ; 10.489 ; 10.440 ;
; Arena_Address[1] ; Arena_OUT[8]  ; 10.687 ; 11.509 ; 11.509 ; 10.687 ;
; Arena_Address[1] ; Arena_OUT[9]  ; 10.656 ; 11.386 ; 11.386 ; 10.656 ;
; Arena_Address[1] ; Arena_OUT[10] ; 12.062 ; 12.279 ; 12.279 ; 12.062 ;
; Arena_Address[1] ; Arena_OUT[11] ; 12.372 ; 12.398 ; 12.398 ; 12.372 ;
; Arena_Address[1] ; Arena_OUT[12] ; 11.338 ; 11.018 ; 11.018 ; 11.338 ;
; Arena_Address[1] ; Arena_OUT[13] ; 11.251 ; 11.421 ; 11.421 ; 11.251 ;
; Arena_Address[1] ; Arena_OUT[14] ; 12.309 ; 12.400 ; 12.400 ; 12.309 ;
; Arena_Address[1] ; Arena_OUT[15] ; 11.181 ; 10.397 ; 10.397 ; 11.181 ;
; Arena_Address[1] ; Arena_OUT[16] ; 11.424 ; 11.562 ; 11.562 ; 11.424 ;
; Arena_Address[1] ; Arena_OUT[17] ; 11.751 ; 11.523 ; 11.523 ; 11.751 ;
; Arena_Address[1] ; Arena_OUT[18] ; 12.765 ; 11.729 ; 11.729 ; 12.765 ;
; Arena_Address[1] ; Arena_OUT[19] ; 12.174 ; 12.177 ; 12.177 ; 12.174 ;
; Arena_Address[1] ; Arena_OUT[20] ; 11.064 ; 10.828 ; 10.828 ; 11.064 ;
; Arena_Address[1] ; Arena_OUT[21] ; 10.667 ; 10.246 ; 10.246 ; 10.667 ;
; Arena_Address[1] ; Arena_OUT[22] ; 10.792 ; 11.219 ; 11.219 ; 10.792 ;
; Arena_Address[1] ; Arena_OUT[23] ; 10.897 ; 10.840 ; 10.840 ; 10.897 ;
; Arena_Address[1] ; Arena_OUT[24] ; 10.430 ; 10.908 ; 10.908 ; 10.430 ;
; Arena_Address[1] ; Arena_OUT[25] ; 12.150 ; 12.118 ; 12.118 ; 12.150 ;
; Arena_Address[1] ; Arena_OUT[26] ; 10.729 ; 10.976 ; 10.976 ; 10.729 ;
; Arena_Address[1] ; Arena_OUT[27] ; 12.060 ; 11.415 ; 11.415 ; 12.060 ;
; Arena_Address[1] ; Arena_OUT[28] ; 10.684 ; 10.725 ; 10.725 ; 10.684 ;
; Arena_Address[1] ; Arena_OUT[29] ; 11.498 ; 11.628 ; 11.628 ; 11.498 ;
; Arena_Address[1] ; Arena_OUT[30] ; 11.707 ; 11.796 ; 11.796 ; 11.707 ;
; Arena_Address[1] ; Arena_OUT[31] ; 11.797 ; 12.230 ; 12.230 ; 11.797 ;
; Arena_Address[2] ; Arena_OUT[0]  ; 10.930 ; 11.001 ; 11.001 ; 10.930 ;
; Arena_Address[2] ; Arena_OUT[1]  ; 11.230 ; 11.842 ; 11.842 ; 11.230 ;
; Arena_Address[2] ; Arena_OUT[2]  ; 12.307 ; 12.106 ; 12.106 ; 12.307 ;
; Arena_Address[2] ; Arena_OUT[3]  ; 11.987 ; 11.965 ; 11.965 ; 11.987 ;
; Arena_Address[2] ; Arena_OUT[4]  ; 11.451 ; 12.504 ; 12.504 ; 11.451 ;
; Arena_Address[2] ; Arena_OUT[5]  ; 10.830 ; 12.647 ; 12.647 ; 10.830 ;
; Arena_Address[2] ; Arena_OUT[6]  ; 10.727 ; 12.151 ; 12.151 ; 10.727 ;
; Arena_Address[2] ; Arena_OUT[7]  ; 10.547 ; 10.720 ; 10.720 ; 10.547 ;
; Arena_Address[2] ; Arena_OUT[8]  ; 10.794 ; 11.603 ; 11.603 ; 10.794 ;
; Arena_Address[2] ; Arena_OUT[9]  ; 10.876 ; 11.614 ; 11.614 ; 10.876 ;
; Arena_Address[2] ; Arena_OUT[10] ; 12.464 ; 11.743 ; 11.743 ; 12.464 ;
; Arena_Address[2] ; Arena_OUT[11] ; 12.602 ; 12.387 ; 12.387 ; 12.602 ;
; Arena_Address[2] ; Arena_OUT[12] ; 11.322 ; 11.458 ; 11.458 ; 11.322 ;
; Arena_Address[2] ; Arena_OUT[13] ; 11.439 ; 11.652 ; 11.652 ; 11.439 ;
; Arena_Address[2] ; Arena_OUT[14] ; 12.604 ; 12.544 ; 12.544 ; 12.604 ;
; Arena_Address[2] ; Arena_OUT[15] ; 10.507 ; 11.419 ; 11.419 ; 10.507 ;
; Arena_Address[2] ; Arena_OUT[16] ; 11.747 ; 10.950 ; 10.950 ; 11.747 ;
; Arena_Address[2] ; Arena_OUT[17] ; 11.972 ; 11.797 ; 11.797 ; 11.972 ;
; Arena_Address[2] ; Arena_OUT[18] ; 11.914 ; 12.885 ; 12.885 ; 11.914 ;
; Arena_Address[2] ; Arena_OUT[19] ; 12.281 ; 12.271 ; 12.271 ; 12.281 ;
; Arena_Address[2] ; Arena_OUT[20] ; 11.171 ; 10.895 ; 10.895 ; 11.171 ;
; Arena_Address[2] ; Arena_OUT[21] ; 10.432 ; 10.905 ; 10.905 ; 10.432 ;
; Arena_Address[2] ; Arena_OUT[22] ; 11.200 ; 11.313 ; 11.313 ; 11.200 ;
; Arena_Address[2] ; Arena_OUT[23] ; 10.805 ; 11.132 ; 11.132 ; 10.805 ;
; Arena_Address[2] ; Arena_OUT[24] ; 10.650 ; 11.002 ; 11.002 ; 10.650 ;
; Arena_Address[2] ; Arena_OUT[25] ; 12.029 ; 12.417 ; 12.417 ; 12.029 ;
; Arena_Address[2] ; Arena_OUT[26] ; 11.161 ; 10.996 ; 10.996 ; 11.161 ;
; Arena_Address[2] ; Arena_OUT[27] ; 11.601 ; 12.295 ; 12.295 ; 11.601 ;
; Arena_Address[2] ; Arena_OUT[28] ; 10.911 ; 10.665 ; 10.665 ; 10.911 ;
; Arena_Address[2] ; Arena_OUT[29] ; 11.485 ; 11.859 ; 11.859 ; 11.485 ;
; Arena_Address[2] ; Arena_OUT[30] ; 12.000 ; 11.942 ; 11.942 ; 12.000 ;
; Arena_Address[2] ; Arena_OUT[31] ; 12.415 ; 10.624 ; 10.624 ; 12.415 ;
; Arena_Address[3] ; Arena_OUT[0]  ; 11.601 ; 11.572 ; 11.572 ; 11.601 ;
; Arena_Address[3] ; Arena_OUT[1]  ; 12.467 ; 11.958 ; 11.958 ; 12.467 ;
; Arena_Address[3] ; Arena_OUT[2]  ; 12.816 ; 12.949 ; 12.949 ; 12.816 ;
; Arena_Address[3] ; Arena_OUT[3]  ; 12.788 ; 12.662 ; 12.662 ; 12.788 ;
; Arena_Address[3] ; Arena_OUT[4]  ; 13.131 ; 12.093 ; 12.093 ; 13.131 ;
; Arena_Address[3] ; Arena_OUT[5]  ; 13.247 ; 11.479 ; 11.479 ; 13.247 ;
; Arena_Address[3] ; Arena_OUT[6]  ; 12.778 ; 11.200 ; 11.200 ; 12.778 ;
; Arena_Address[3] ; Arena_OUT[7]  ; 11.376 ; 11.120 ; 11.120 ; 11.376 ;
; Arena_Address[3] ; Arena_OUT[8]  ; 11.623 ; 12.455 ; 12.455 ; 11.623 ;
; Arena_Address[3] ; Arena_OUT[9]  ; 12.239 ; 11.524 ; 11.524 ; 12.239 ;
; Arena_Address[3] ; Arena_OUT[10] ; 12.998 ; 13.106 ; 13.106 ; 12.998 ;
; Arena_Address[3] ; Arena_OUT[11] ; 12.825 ; 13.243 ; 13.243 ; 12.825 ;
; Arena_Address[3] ; Arena_OUT[12] ; 11.871 ; 12.219 ; 12.219 ; 11.871 ;
; Arena_Address[3] ; Arena_OUT[13] ; 12.245 ; 12.132 ; 12.132 ; 12.245 ;
; Arena_Address[3] ; Arena_OUT[14] ; 13.171 ; 13.245 ; 13.245 ; 13.171 ;
; Arena_Address[3] ; Arena_OUT[15] ; 11.175 ; 12.043 ; 12.043 ; 11.175 ;
; Arena_Address[3] ; Arena_OUT[16] ; 10.960 ; 12.389 ; 12.389 ; 10.960 ;
; Arena_Address[3] ; Arena_OUT[17] ; 12.424 ; 12.617 ; 12.617 ; 12.424 ;
; Arena_Address[3] ; Arena_OUT[18] ; 12.684 ; 13.646 ; 13.646 ; 12.684 ;
; Arena_Address[3] ; Arena_OUT[19] ; 13.110 ; 13.123 ; 13.123 ; 13.110 ;
; Arena_Address[3] ; Arena_OUT[20] ; 12.000 ; 11.775 ; 11.775 ; 12.000 ;
; Arena_Address[3] ; Arena_OUT[21] ; 11.125 ; 11.529 ; 11.529 ; 11.125 ;
; Arena_Address[3] ; Arena_OUT[22] ; 11.397 ; 12.165 ; 12.165 ; 11.397 ;
; Arena_Address[3] ; Arena_OUT[23] ; 11.759 ; 11.263 ; 11.263 ; 11.759 ;
; Arena_Address[3] ; Arena_OUT[24] ; 11.291 ; 11.854 ; 11.854 ; 11.291 ;
; Arena_Address[3] ; Arena_OUT[25] ; 13.017 ; 12.674 ; 12.674 ; 13.017 ;
; Arena_Address[3] ; Arena_OUT[26] ; 11.596 ; 11.803 ; 11.803 ; 11.596 ;
; Arena_Address[3] ; Arena_OUT[27] ; 12.922 ; 11.407 ; 11.407 ; 12.922 ;
; Arena_Address[3] ; Arena_OUT[28] ; 11.547 ; 11.318 ; 11.318 ; 11.547 ;
; Arena_Address[3] ; Arena_OUT[29] ; 12.452 ; 11.329 ; 11.329 ; 12.452 ;
; Arena_Address[3] ; Arena_OUT[30] ; 12.569 ; 12.641 ; 12.641 ; 12.569 ;
; Arena_Address[3] ; Arena_OUT[31] ; 11.224 ; 13.057 ; 13.057 ; 11.224 ;
; Arena_CS         ; Arena_OUT[0]  ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; Arena_CS         ; Arena_OUT[1]  ; 11.903 ; 11.903 ; 11.903 ; 11.903 ;
; Arena_CS         ; Arena_OUT[2]  ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; Arena_CS         ; Arena_OUT[3]  ; 10.989 ; 10.989 ; 10.989 ; 10.989 ;
; Arena_CS         ; Arena_OUT[4]  ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; Arena_CS         ; Arena_OUT[5]  ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; Arena_CS         ; Arena_OUT[6]  ; 8.829  ; 8.829  ; 8.829  ; 8.829  ;
; Arena_CS         ; Arena_OUT[7]  ; 12.686 ; 12.686 ; 12.686 ; 12.686 ;
; Arena_CS         ; Arena_OUT[8]  ; 8.829  ; 8.829  ; 8.829  ; 8.829  ;
; Arena_CS         ; Arena_OUT[9]  ; 11.903 ; 11.903 ; 11.903 ; 11.903 ;
; Arena_CS         ; Arena_OUT[10] ; 12.918 ; 12.918 ; 12.918 ; 12.918 ;
; Arena_CS         ; Arena_OUT[11] ; 10.979 ; 10.979 ; 10.979 ; 10.979 ;
; Arena_CS         ; Arena_OUT[12] ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; Arena_CS         ; Arena_OUT[13] ; 12.379 ; 12.379 ; 12.379 ; 12.379 ;
; Arena_CS         ; Arena_OUT[14] ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; Arena_CS         ; Arena_OUT[15] ; 12.133 ; 12.133 ; 12.133 ; 12.133 ;
; Arena_CS         ; Arena_OUT[16] ; 12.898 ; 12.898 ; 12.898 ; 12.898 ;
; Arena_CS         ; Arena_OUT[17] ; 10.999 ; 10.999 ; 10.999 ; 10.999 ;
; Arena_CS         ; Arena_OUT[18] ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; Arena_CS         ; Arena_OUT[19] ; 12.686 ; 12.686 ; 12.686 ; 12.686 ;
; Arena_CS         ; Arena_OUT[20] ; 12.677 ; 12.677 ; 12.677 ; 12.677 ;
; Arena_CS         ; Arena_OUT[21] ; 12.123 ; 12.123 ; 12.123 ; 12.123 ;
; Arena_CS         ; Arena_OUT[22] ; 12.677 ; 12.677 ; 12.677 ; 12.677 ;
; Arena_CS         ; Arena_OUT[23] ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; Arena_CS         ; Arena_OUT[24] ; 12.379 ; 12.379 ; 12.379 ; 12.379 ;
; Arena_CS         ; Arena_OUT[25] ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; Arena_CS         ; Arena_OUT[26] ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; Arena_CS         ; Arena_OUT[27] ; 12.153 ; 12.153 ; 12.153 ; 12.153 ;
; Arena_CS         ; Arena_OUT[28] ; 11.603 ; 11.603 ; 11.603 ; 11.603 ;
; Arena_CS         ; Arena_OUT[29] ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; Arena_CS         ; Arena_OUT[30] ; 11.487 ; 11.487 ; 11.487 ; 11.487 ;
; Arena_CS         ; Arena_OUT[31] ; 12.153 ; 12.153 ; 12.153 ; 12.153 ;
; Arena_OE         ; Arena_OUT[0]  ; 12.757 ; 12.757 ; 12.757 ; 12.757 ;
; Arena_OE         ; Arena_OUT[1]  ; 12.008 ; 12.008 ; 12.008 ; 12.008 ;
; Arena_OE         ; Arena_OUT[2]  ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; Arena_OE         ; Arena_OUT[3]  ; 11.094 ; 11.094 ; 11.094 ; 11.094 ;
; Arena_OE         ; Arena_OUT[4]  ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; Arena_OE         ; Arena_OUT[5]  ; 12.002 ; 12.002 ; 12.002 ; 12.002 ;
; Arena_OE         ; Arena_OUT[6]  ; 8.934  ; 8.934  ; 8.934  ; 8.934  ;
; Arena_OE         ; Arena_OUT[7]  ; 12.791 ; 12.791 ; 12.791 ; 12.791 ;
; Arena_OE         ; Arena_OUT[8]  ; 8.934  ; 8.934  ; 8.934  ; 8.934  ;
; Arena_OE         ; Arena_OUT[9]  ; 12.008 ; 12.008 ; 12.008 ; 12.008 ;
; Arena_OE         ; Arena_OUT[10] ; 13.023 ; 13.023 ; 13.023 ; 13.023 ;
; Arena_OE         ; Arena_OUT[11] ; 11.084 ; 11.084 ; 11.084 ; 11.084 ;
; Arena_OE         ; Arena_OUT[12] ; 12.002 ; 12.002 ; 12.002 ; 12.002 ;
; Arena_OE         ; Arena_OUT[13] ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; Arena_OE         ; Arena_OUT[14] ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; Arena_OE         ; Arena_OUT[15] ; 12.238 ; 12.238 ; 12.238 ; 12.238 ;
; Arena_OE         ; Arena_OUT[16] ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; Arena_OE         ; Arena_OUT[17] ; 11.104 ; 11.104 ; 11.104 ; 11.104 ;
; Arena_OE         ; Arena_OUT[18] ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; Arena_OE         ; Arena_OUT[19] ; 12.791 ; 12.791 ; 12.791 ; 12.791 ;
; Arena_OE         ; Arena_OUT[20] ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; Arena_OE         ; Arena_OUT[21] ; 12.228 ; 12.228 ; 12.228 ; 12.228 ;
; Arena_OE         ; Arena_OUT[22] ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; Arena_OE         ; Arena_OUT[23] ; 12.002 ; 12.002 ; 12.002 ; 12.002 ;
; Arena_OE         ; Arena_OUT[24] ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; Arena_OE         ; Arena_OUT[25] ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; Arena_OE         ; Arena_OUT[26] ; 12.747 ; 12.747 ; 12.747 ; 12.747 ;
; Arena_OE         ; Arena_OUT[27] ; 12.258 ; 12.258 ; 12.258 ; 12.258 ;
; Arena_OE         ; Arena_OUT[28] ; 11.708 ; 11.708 ; 11.708 ; 11.708 ;
; Arena_OE         ; Arena_OUT[29] ; 11.992 ; 11.992 ; 11.992 ; 11.992 ;
; Arena_OE         ; Arena_OUT[30] ; 11.592 ; 11.592 ; 11.592 ; 11.592 ;
; Arena_OE         ; Arena_OUT[31] ; 12.258 ; 12.258 ; 12.258 ; 12.258 ;
+------------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Minimum Propagation Delay                                            ;
+------------------+---------------+--------+--------+--------+--------+
; Input Port       ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------------+---------------+--------+--------+--------+--------+
; Arena_Address[1] ; Arena_OUT[0]  ; 9.536  ; 9.670  ; 9.670  ; 9.536  ;
; Arena_Address[1] ; Arena_OUT[1]  ; 8.503  ; 9.130  ; 9.130  ; 8.503  ;
; Arena_Address[1] ; Arena_OUT[2]  ; 10.542 ; 9.779  ; 9.779  ; 10.542 ;
; Arena_Address[1] ; Arena_OUT[3]  ; 9.339  ; 9.016  ; 9.016  ; 9.339  ;
; Arena_Address[1] ; Arena_OUT[4]  ; 9.509  ; 9.102  ; 9.102  ; 9.509  ;
; Arena_Address[1] ; Arena_OUT[5]  ; 8.740  ; 8.289  ; 8.289  ; 8.740  ;
; Arena_Address[1] ; Arena_OUT[6]  ; 9.274  ; 8.438  ; 8.438  ; 9.274  ;
; Arena_Address[1] ; Arena_OUT[7]  ; 8.960  ; 9.360  ; 9.360  ; 8.960  ;
; Arena_Address[1] ; Arena_OUT[8]  ; 8.702  ; 8.558  ; 8.558  ; 8.702  ;
; Arena_Address[1] ; Arena_OUT[9]  ; 8.735  ; 8.291  ; 8.291  ; 8.735  ;
; Arena_Address[1] ; Arena_OUT[10] ; 9.724  ; 9.688  ; 9.688  ; 9.724  ;
; Arena_Address[1] ; Arena_OUT[11] ; 9.353  ; 9.520  ; 9.520  ; 9.353  ;
; Arena_Address[1] ; Arena_OUT[12] ; 9.060  ; 8.485  ; 8.485  ; 9.060  ;
; Arena_Address[1] ; Arena_OUT[13] ; 9.805  ; 9.332  ; 9.332  ; 9.805  ;
; Arena_Address[1] ; Arena_OUT[14] ; 8.845  ; 9.078  ; 9.078  ; 8.845  ;
; Arena_Address[1] ; Arena_OUT[15] ; 8.781  ; 8.755  ; 8.755  ; 8.781  ;
; Arena_Address[1] ; Arena_OUT[16] ; 9.200  ; 9.537  ; 9.537  ; 9.200  ;
; Arena_Address[1] ; Arena_OUT[17] ; 9.853  ; 9.504  ; 9.504  ; 9.853  ;
; Arena_Address[1] ; Arena_OUT[18] ; 9.620  ; 9.573  ; 9.573  ; 9.620  ;
; Arena_Address[1] ; Arena_OUT[19] ; 9.430  ; 10.068 ; 10.068 ; 9.430  ;
; Arena_Address[1] ; Arena_OUT[20] ; 8.972  ; 8.597  ; 8.597  ; 8.972  ;
; Arena_Address[1] ; Arena_OUT[21] ; 8.941  ; 8.422  ; 8.422  ; 8.941  ;
; Arena_Address[1] ; Arena_OUT[22] ; 9.587  ; 8.934  ; 8.934  ; 9.587  ;
; Arena_Address[1] ; Arena_OUT[23] ; 9.002  ; 9.191  ; 9.191  ; 9.002  ;
; Arena_Address[1] ; Arena_OUT[24] ; 8.441  ; 9.518  ; 9.518  ; 8.441  ;
; Arena_Address[1] ; Arena_OUT[25] ; 10.135 ; 9.849  ; 9.849  ; 10.135 ;
; Arena_Address[1] ; Arena_OUT[26] ; 8.822  ; 9.017  ; 9.017  ; 8.822  ;
; Arena_Address[1] ; Arena_OUT[27] ; 9.185  ; 9.812  ; 9.812  ; 9.185  ;
; Arena_Address[1] ; Arena_OUT[28] ; 8.665  ; 8.875  ; 8.875  ; 8.665  ;
; Arena_Address[1] ; Arena_OUT[29] ; 9.118  ; 8.686  ; 8.686  ; 9.118  ;
; Arena_Address[1] ; Arena_OUT[30] ; 9.082  ; 9.309  ; 9.309  ; 9.082  ;
; Arena_Address[1] ; Arena_OUT[31] ; 8.872  ; 8.589  ; 8.589  ; 8.872  ;
; Arena_Address[2] ; Arena_OUT[0]  ; 9.643  ; 9.764  ; 9.764  ; 9.643  ;
; Arena_Address[2] ; Arena_OUT[1]  ; 8.610  ; 9.224  ; 9.224  ; 8.610  ;
; Arena_Address[2] ; Arena_OUT[2]  ; 10.446 ; 10.007 ; 10.007 ; 10.446 ;
; Arena_Address[2] ; Arena_OUT[3]  ; 9.491  ; 9.110  ; 9.110  ; 9.491  ;
; Arena_Address[2] ; Arena_OUT[4]  ; 9.688  ; 9.169  ; 9.169  ; 9.688  ;
; Arena_Address[2] ; Arena_OUT[5]  ; 9.401  ; 8.383  ; 8.383  ; 9.401  ;
; Arena_Address[2] ; Arena_OUT[6]  ; 8.642  ; 9.394  ; 9.394  ; 8.642  ;
; Arena_Address[2] ; Arena_OUT[7]  ; 9.546  ; 9.080  ; 9.080  ; 9.546  ;
; Arena_Address[2] ; Arena_OUT[8]  ; 8.762  ; 8.822  ; 8.822  ; 8.762  ;
; Arena_Address[2] ; Arena_OUT[9]  ; 8.842  ; 8.385  ; 8.385  ; 8.842  ;
; Arena_Address[2] ; Arena_OUT[10] ; 9.944  ; 9.919  ; 9.919  ; 9.944  ;
; Arena_Address[2] ; Arena_OUT[11] ; 9.998  ; 9.591  ; 9.591  ; 9.998  ;
; Arena_Address[2] ; Arena_OUT[12] ; 9.167  ; 8.579  ; 8.579  ; 9.167  ;
; Arena_Address[2] ; Arena_OUT[13] ; 9.407  ; 9.745  ; 9.745  ; 9.407  ;
; Arena_Address[2] ; Arena_OUT[14] ; 9.753  ; 9.083  ; 9.083  ; 9.753  ;
; Arena_Address[2] ; Arena_OUT[15] ; 8.830  ; 8.901  ; 8.901  ; 8.830  ;
; Arena_Address[2] ; Arena_OUT[16] ; 9.421  ; 9.711  ; 9.711  ; 9.421  ;
; Arena_Address[2] ; Arena_OUT[17] ; 10.418 ; 9.598  ; 9.598  ; 10.418 ;
; Arena_Address[2] ; Arena_OUT[18] ; 10.489 ; 9.667  ; 9.667  ; 10.489 ;
; Arena_Address[2] ; Arena_OUT[19] ; 9.651  ; 10.225 ; 10.225 ; 9.651  ;
; Arena_Address[2] ; Arena_OUT[20] ; 8.801  ; 9.092  ; 9.092  ; 8.801  ;
; Arena_Address[2] ; Arena_OUT[21] ; 8.497  ; 9.176  ; 9.176  ; 8.497  ;
; Arena_Address[2] ; Arena_OUT[22] ; 9.138  ; 9.160  ; 9.160  ; 9.138  ;
; Arena_Address[2] ; Arena_OUT[23] ; 9.222  ; 10.010 ; 10.010 ; 9.222  ;
; Arena_Address[2] ; Arena_OUT[24] ; 9.525  ; 8.561  ; 8.561  ; 9.525  ;
; Arena_Address[2] ; Arena_OUT[25] ; 10.053 ; 10.373 ; 10.373 ; 10.053 ;
; Arena_Address[2] ; Arena_OUT[26] ; 8.929  ; 9.084  ; 9.084  ; 8.929  ;
; Arena_Address[2] ; Arena_OUT[27] ; 9.292  ; 9.618  ; 9.618  ; 9.292  ;
; Arena_Address[2] ; Arena_OUT[28] ; 8.886  ; 9.106  ; 9.106  ; 8.886  ;
; Arena_Address[2] ; Arena_OUT[29] ; 8.871  ; 8.882  ; 8.882  ; 8.871  ;
; Arena_Address[2] ; Arena_OUT[30] ; 9.862  ; 9.320  ; 9.320  ; 9.862  ;
; Arena_Address[2] ; Arena_OUT[31] ; 9.326  ; 8.683  ; 8.683  ; 9.326  ;
; Arena_Address[3] ; Arena_OUT[0]  ; 10.472 ; 10.544 ; 10.544 ; 10.472 ;
; Arena_Address[3] ; Arena_OUT[1]  ; 9.439  ; 9.977  ; 9.977  ; 9.439  ;
; Arena_Address[3] ; Arena_OUT[2]  ; 10.632 ; 11.297 ; 11.297 ; 10.632 ;
; Arena_Address[3] ; Arena_OUT[3]  ; 10.320 ; 9.962  ; 9.962  ; 10.320 ;
; Arena_Address[3] ; Arena_OUT[4]  ; 10.517 ; 10.049 ; 10.049 ; 10.517 ;
; Arena_Address[3] ; Arena_OUT[5]  ; 10.587 ; 9.235  ; 9.235  ; 10.587 ;
; Arena_Address[3] ; Arena_OUT[6]  ; 10.452 ; 9.283  ; 9.283  ; 10.452 ;
; Arena_Address[3] ; Arena_OUT[7]  ; 10.182 ; 9.841  ; 9.841  ; 10.182 ;
; Arena_Address[3] ; Arena_OUT[8]  ; 9.994  ; 9.403  ; 9.403  ; 9.994  ;
; Arena_Address[3] ; Arena_OUT[9]  ; 9.671  ; 9.237  ; 9.237  ; 9.671  ;
; Arena_Address[3] ; Arena_OUT[10] ; 10.512 ; 10.718 ; 10.718 ; 10.512 ;
; Arena_Address[3] ; Arena_OUT[11] ; 10.827 ; 10.215 ; 10.215 ; 10.827 ;
; Arena_Address[3] ; Arena_OUT[12] ; 9.996  ; 9.431  ; 9.431  ; 9.996  ;
; Arena_Address[3] ; Arena_OUT[13] ; 10.208 ; 10.597 ; 10.597 ; 10.208 ;
; Arena_Address[3] ; Arena_OUT[14] ; 10.582 ; 9.707  ; 9.707  ; 10.582 ;
; Arena_Address[3] ; Arena_OUT[15] ; 9.631  ; 9.662  ; 9.662  ; 9.631  ;
; Arena_Address[3] ; Arena_OUT[16] ; 10.361 ; 10.066 ; 10.066 ; 10.361 ;
; Arena_Address[3] ; Arena_OUT[17] ; 11.247 ; 10.450 ; 10.450 ; 11.247 ;
; Arena_Address[3] ; Arena_OUT[18] ; 11.270 ; 10.482 ; 10.482 ; 11.270 ;
; Arena_Address[3] ; Arena_OUT[19] ; 10.852 ; 10.296 ; 10.296 ; 10.852 ;
; Arena_Address[3] ; Arena_OUT[20] ; 10.188 ; 9.442  ; 9.442  ; 10.188 ;
; Arena_Address[3] ; Arena_OUT[21] ; 9.298  ; 9.979  ; 9.979  ; 9.298  ;
; Arena_Address[3] ; Arena_OUT[22] ; 10.396 ; 9.779  ; 9.779  ; 10.396 ;
; Arena_Address[3] ; Arena_OUT[23] ; 10.457 ; 9.870  ; 9.870  ; 10.457 ;
; Arena_Address[3] ; Arena_OUT[24] ; 10.354 ; 9.322  ; 9.322  ; 10.354 ;
; Arena_Address[3] ; Arena_OUT[25] ; 11.776 ; 10.694 ; 10.694 ; 11.776 ;
; Arena_Address[3] ; Arena_OUT[26] ; 9.758  ; 9.964  ; 9.964  ; 9.758  ;
; Arena_Address[3] ; Arena_OUT[27] ; 10.121 ; 10.242 ; 10.242 ; 10.121 ;
; Arena_Address[3] ; Arena_OUT[28] ; 9.699  ; 9.531  ; 9.531  ; 9.699  ;
; Arena_Address[3] ; Arena_OUT[29] ; 10.234 ; 9.513  ; 9.513  ; 10.234 ;
; Arena_Address[3] ; Arena_OUT[30] ; 10.691 ; 9.944  ; 9.944  ; 10.691 ;
; Arena_Address[3] ; Arena_OUT[31] ; 9.802  ; 9.535  ; 9.535  ; 9.802  ;
; Arena_CS         ; Arena_OUT[0]  ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; Arena_CS         ; Arena_OUT[1]  ; 11.903 ; 11.903 ; 11.903 ; 11.903 ;
; Arena_CS         ; Arena_OUT[2]  ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; Arena_CS         ; Arena_OUT[3]  ; 10.989 ; 10.989 ; 10.989 ; 10.989 ;
; Arena_CS         ; Arena_OUT[4]  ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; Arena_CS         ; Arena_OUT[5]  ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; Arena_CS         ; Arena_OUT[6]  ; 8.829  ; 8.829  ; 8.829  ; 8.829  ;
; Arena_CS         ; Arena_OUT[7]  ; 12.686 ; 12.686 ; 12.686 ; 12.686 ;
; Arena_CS         ; Arena_OUT[8]  ; 8.829  ; 8.829  ; 8.829  ; 8.829  ;
; Arena_CS         ; Arena_OUT[9]  ; 11.903 ; 11.903 ; 11.903 ; 11.903 ;
; Arena_CS         ; Arena_OUT[10] ; 12.918 ; 12.918 ; 12.918 ; 12.918 ;
; Arena_CS         ; Arena_OUT[11] ; 10.979 ; 10.979 ; 10.979 ; 10.979 ;
; Arena_CS         ; Arena_OUT[12] ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; Arena_CS         ; Arena_OUT[13] ; 12.379 ; 12.379 ; 12.379 ; 12.379 ;
; Arena_CS         ; Arena_OUT[14] ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; Arena_CS         ; Arena_OUT[15] ; 12.133 ; 12.133 ; 12.133 ; 12.133 ;
; Arena_CS         ; Arena_OUT[16] ; 12.898 ; 12.898 ; 12.898 ; 12.898 ;
; Arena_CS         ; Arena_OUT[17] ; 10.999 ; 10.999 ; 10.999 ; 10.999 ;
; Arena_CS         ; Arena_OUT[18] ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; Arena_CS         ; Arena_OUT[19] ; 12.686 ; 12.686 ; 12.686 ; 12.686 ;
; Arena_CS         ; Arena_OUT[20] ; 12.677 ; 12.677 ; 12.677 ; 12.677 ;
; Arena_CS         ; Arena_OUT[21] ; 12.123 ; 12.123 ; 12.123 ; 12.123 ;
; Arena_CS         ; Arena_OUT[22] ; 12.677 ; 12.677 ; 12.677 ; 12.677 ;
; Arena_CS         ; Arena_OUT[23] ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; Arena_CS         ; Arena_OUT[24] ; 12.379 ; 12.379 ; 12.379 ; 12.379 ;
; Arena_CS         ; Arena_OUT[25] ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; Arena_CS         ; Arena_OUT[26] ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; Arena_CS         ; Arena_OUT[27] ; 12.153 ; 12.153 ; 12.153 ; 12.153 ;
; Arena_CS         ; Arena_OUT[28] ; 11.603 ; 11.603 ; 11.603 ; 11.603 ;
; Arena_CS         ; Arena_OUT[29] ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; Arena_CS         ; Arena_OUT[30] ; 11.487 ; 11.487 ; 11.487 ; 11.487 ;
; Arena_CS         ; Arena_OUT[31] ; 12.153 ; 12.153 ; 12.153 ; 12.153 ;
; Arena_OE         ; Arena_OUT[0]  ; 12.757 ; 12.757 ; 12.757 ; 12.757 ;
; Arena_OE         ; Arena_OUT[1]  ; 12.008 ; 12.008 ; 12.008 ; 12.008 ;
; Arena_OE         ; Arena_OUT[2]  ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; Arena_OE         ; Arena_OUT[3]  ; 11.094 ; 11.094 ; 11.094 ; 11.094 ;
; Arena_OE         ; Arena_OUT[4]  ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; Arena_OE         ; Arena_OUT[5]  ; 12.002 ; 12.002 ; 12.002 ; 12.002 ;
; Arena_OE         ; Arena_OUT[6]  ; 8.934  ; 8.934  ; 8.934  ; 8.934  ;
; Arena_OE         ; Arena_OUT[7]  ; 12.791 ; 12.791 ; 12.791 ; 12.791 ;
; Arena_OE         ; Arena_OUT[8]  ; 8.934  ; 8.934  ; 8.934  ; 8.934  ;
; Arena_OE         ; Arena_OUT[9]  ; 12.008 ; 12.008 ; 12.008 ; 12.008 ;
; Arena_OE         ; Arena_OUT[10] ; 13.023 ; 13.023 ; 13.023 ; 13.023 ;
; Arena_OE         ; Arena_OUT[11] ; 11.084 ; 11.084 ; 11.084 ; 11.084 ;
; Arena_OE         ; Arena_OUT[12] ; 12.002 ; 12.002 ; 12.002 ; 12.002 ;
; Arena_OE         ; Arena_OUT[13] ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; Arena_OE         ; Arena_OUT[14] ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; Arena_OE         ; Arena_OUT[15] ; 12.238 ; 12.238 ; 12.238 ; 12.238 ;
; Arena_OE         ; Arena_OUT[16] ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; Arena_OE         ; Arena_OUT[17] ; 11.104 ; 11.104 ; 11.104 ; 11.104 ;
; Arena_OE         ; Arena_OUT[18] ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; Arena_OE         ; Arena_OUT[19] ; 12.791 ; 12.791 ; 12.791 ; 12.791 ;
; Arena_OE         ; Arena_OUT[20] ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; Arena_OE         ; Arena_OUT[21] ; 12.228 ; 12.228 ; 12.228 ; 12.228 ;
; Arena_OE         ; Arena_OUT[22] ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; Arena_OE         ; Arena_OUT[23] ; 12.002 ; 12.002 ; 12.002 ; 12.002 ;
; Arena_OE         ; Arena_OUT[24] ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; Arena_OE         ; Arena_OUT[25] ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; Arena_OE         ; Arena_OUT[26] ; 12.747 ; 12.747 ; 12.747 ; 12.747 ;
; Arena_OE         ; Arena_OUT[27] ; 12.258 ; 12.258 ; 12.258 ; 12.258 ;
; Arena_OE         ; Arena_OUT[28] ; 11.708 ; 11.708 ; 11.708 ; 11.708 ;
; Arena_OE         ; Arena_OUT[29] ; 11.992 ; 11.992 ; 11.992 ; 11.992 ;
; Arena_OE         ; Arena_OUT[30] ; 11.592 ; 11.592 ; 11.592 ; 11.592 ;
; Arena_OE         ; Arena_OUT[31] ; 12.258 ; 12.258 ; 12.258 ; 12.258 ;
+------------------+---------------+--------+--------+--------+--------+


+-------------------------------------------+
; Fast Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Arena_Address[0] ; -0.407 ; -9.704        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Arena_Address[0] ; -0.601 ; -90.743       ;
+------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Arena_Address[0] ; -1.380 ; -1.380        ;
; Arena_button[0]  ; -1.380 ; -1.380        ;
; Arena_button[1]  ; -1.380 ; -1.380        ;
; Arena_button[2]  ; -1.380 ; -1.380        ;
; Arena_button[3]  ; -1.380 ; -1.380        ;
+------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_Address[0]'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -0.407 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.200      ; 0.169      ;
; -0.373 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst33|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst33|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.162      ; 0.166      ;
; -0.371 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.117      ; 0.165      ;
; -0.354 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst33|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst33|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.216      ; 0.171      ;
; -0.292 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.157      ; 0.164      ;
; -0.266 ; Arena_32BitDivider:inst|Arena_octet2[2]                               ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2]  ; Arena_Address[0] ; 0.500        ; 0.909      ; 0.511      ;
; -0.263 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.026      ; 0.163      ;
; -0.228 ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.100      ; 0.165      ;
; -0.223 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.243      ; 0.183      ;
; -0.202 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.044      ; 0.170      ;
; -0.170 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.059      ; 0.165      ;
; -0.167 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.005      ; 0.165      ;
; -0.162 ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.156      ; 0.166      ;
; -0.148 ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.128      ; 0.171      ;
; -0.147 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.010     ; 0.172      ;
; -0.146 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.158      ; 0.168      ;
; -0.144 ; Arena_32BitDivider:inst|Arena_octet1[3]                               ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst35|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1]  ; Arena_Address[0] ; 0.500        ; 0.713      ; 0.406      ;
; -0.142 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.007     ; 0.167      ;
; -0.142 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.003     ; 0.167      ;
; -0.134 ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.018      ; 0.170      ;
; -0.129 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.003     ; 0.163      ;
; -0.115 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.136      ; 0.169      ;
; -0.115 ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.133      ; 0.169      ;
; -0.103 ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.122      ; 0.173      ;
; -0.102 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst33|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst33|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.155      ; 0.170      ;
; -0.099 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.123      ; 0.168      ;
; -0.097 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.061      ; 0.166      ;
; -0.096 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.054      ; 0.169      ;
; -0.091 ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.063      ; 0.165      ;
; -0.084 ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.051      ; 0.164      ;
; -0.084 ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.165      ; 0.166      ;
; -0.083 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.004     ; 0.172      ;
; -0.083 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.052      ; 0.164      ;
; -0.082 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.068      ; 0.172      ;
; -0.082 ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.007     ; 0.173      ;
; -0.081 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.006     ; 0.171      ;
; -0.078 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.070      ; 0.172      ;
; -0.076 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.004     ; 0.166      ;
; -0.076 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.156      ; 0.177      ;
; -0.074 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.000      ; 0.171      ;
; -0.074 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.002     ; 0.167      ;
; -0.072 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.073      ; 0.173      ;
; -0.071 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.007      ; 0.174      ;
; -0.071 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.005      ; 0.171      ;
; -0.071 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.003      ; 0.174      ;
; -0.071 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.069      ; 0.164      ;
; -0.070 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.082      ; 0.171      ;
; -0.067 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.180      ; 0.165      ;
; -0.067 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.004     ; 0.171      ;
; -0.066 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.073      ; 0.170      ;
; -0.065 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.001     ; 0.169      ;
; -0.065 ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.078      ; 0.170      ;
; -0.064 ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.076      ; 0.171      ;
; -0.063 ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.075      ; 0.171      ;
; -0.063 ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.001     ; 0.173      ;
; -0.063 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.001     ; 0.171      ;
; -0.063 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.203      ; 0.164      ;
; -0.062 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; -0.002     ; 0.168      ;
; -0.062 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.005      ; 0.167      ;
; -0.056 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.075      ; 0.166      ;
; -0.054 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.093      ; 0.168      ;
; -0.054 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.101      ; 0.168      ;
; -0.052 ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.017      ; 0.175      ;
; -0.051 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.020      ; 0.172      ;
; -0.050 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.027      ; 0.174      ;
; -0.050 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.009      ; 0.165      ;
; -0.049 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.011      ; 0.168      ;
; -0.049 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.101      ; 0.172      ;
; -0.049 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.022      ; 0.163      ;
; -0.048 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.018      ; 0.174      ;
; -0.048 ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.092      ; 0.173      ;
; -0.047 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.087      ; 0.167      ;
; -0.046 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.110      ; 0.168      ;
; -0.045 ; Arena_32BitDivider:inst|Arena_octet2[0]                               ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst35|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2]  ; Arena_Address[0] ; 0.500        ; 0.728      ; 0.381      ;
; -0.044 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.097      ; 0.171      ;
; -0.042 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.191      ; 0.172      ;
; -0.042 ; Arena_16x1_SRAM:inst33|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst33|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.101      ; 0.168      ;
; -0.039 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.020      ; 0.169      ;
; -0.036 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.025      ; 0.167      ;
; -0.036 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst35|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst35|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.024      ; 0.170      ;
; -0.035 ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.026      ; 0.165      ;
; -0.035 ; Arena_16x1_SRAM:inst35|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst35|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.114      ; 0.180      ;
; -0.034 ; Arena_16x1_SRAM:inst39|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst39|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.125      ; 0.170      ;
; -0.032 ; Arena_16x1_SRAM:inst35|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst35|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.110      ; 0.169      ;
; -0.032 ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.108      ; 0.166      ;
; -0.031 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.026      ; 0.168      ;
; -0.031 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.114      ; 0.175      ;
; -0.030 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.027      ; 0.165      ;
; -0.030 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.116      ; 0.171      ;
; -0.030 ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.038      ; 0.170      ;
; -0.029 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.121      ; 0.168      ;
; -0.029 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.044      ; 0.171      ;
; -0.029 ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.108      ; 0.170      ;
; -0.028 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.112      ; 0.169      ;
; -0.028 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.030      ; 0.169      ;
; -0.028 ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.037      ; 0.164      ;
; -0.026 ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.118      ; 0.171      ;
; -0.025 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.039      ; 0.165      ;
; -0.025 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.121      ; 0.172      ;
; -0.025 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ; Arena_Address[0] ; Arena_Address[0] ; 0.500        ; 0.110      ; 0.167      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_Address[0]'                                                                                                                                                                    ;
+--------+-----------------------------------------+-----------------------------------------------------------------------+-----------------+------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                               ; Launch Clock    ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------------------+-----------------+------------------+--------------+------------+------------+
; -0.601 ; Arena_32BitDivider:inst|Arena_octet1[0] ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.920      ; 0.319      ;
; -0.569 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.761      ; 0.192      ;
; -0.548 ; Arena_32BitDivider:inst|Arena_octet2[4] ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.726      ; 0.178      ;
; -0.535 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.839      ; 0.304      ;
; -0.518 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.756      ; 0.238      ;
; -0.516 ; Arena_32BitDivider:inst|Arena_octet1[0] ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.692      ; 0.176      ;
; -0.500 ; Arena_32BitDivider:inst|Arena_octet2[7] ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.757      ; 0.257      ;
; -0.499 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.818      ; 0.319      ;
; -0.499 ; Arena_32BitDivider:inst|Arena_octet1[2] ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.698      ; 0.199      ;
; -0.497 ; Arena_32BitDivider:inst|Arena_octet1[2] ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.807      ; 0.310      ;
; -0.497 ; Arena_32BitDivider:inst|Arena_octet0[2] ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.694      ; 0.197      ;
; -0.486 ; Arena_32BitDivider:inst|Arena_octet2[7] ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.681      ; 0.195      ;
; -0.477 ; Arena_32BitDivider:inst|Arena_octet0[0] ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.788      ; 0.311      ;
; -0.475 ; Arena_32BitDivider:inst|Arena_octet1[4] ; Arena_16x1_SRAM:inst23|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.730      ; 0.255      ;
; -0.475 ; Arena_32BitDivider:inst|Arena_octet1[0] ; Arena_16x1_SRAM:inst19|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.804      ; 0.329      ;
; -0.474 ; Arena_32BitDivider:inst|Arena_octet2[6] ; Arena_16x1_SRAM:inst33|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.665      ; 0.191      ;
; -0.473 ; Arena_32BitDivider:inst|Arena_octet3[0] ; Arena_16x1_SRAM:inst35|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.749      ; 0.276      ;
; -0.471 ; Arena_32BitDivider:inst|Arena_octet3[3] ; Arena_16x1_SRAM:inst38|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.664      ; 0.193      ;
; -0.469 ; Arena_32BitDivider:inst|Arena_octet2[7] ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.748      ; 0.279      ;
; -0.466 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.812      ; 0.346      ;
; -0.462 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.708      ; 0.246      ;
; -0.460 ; Arena_32BitDivider:inst|Arena_octet0[7] ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.721      ; 0.261      ;
; -0.457 ; Arena_32BitDivider:inst|Arena_octet1[4] ; Arena_16x1_SRAM:inst23|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.711      ; 0.254      ;
; -0.454 ; Arena_32BitDivider:inst|Arena_octet3[1] ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.648      ; 0.194      ;
; -0.453 ; Arena_32BitDivider:inst|Arena_octet1[6] ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.706      ; 0.253      ;
; -0.452 ; Arena_32BitDivider:inst|Arena_octet0[1] ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.852      ; 0.400      ;
; -0.449 ; Arena_32BitDivider:inst|Arena_octet2[2] ; Arena_16x1_SRAM:inst29|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.747      ; 0.298      ;
; -0.446 ; Arena_32BitDivider:inst|Arena_octet0[7] ; Arena_16x1_SRAM:inst18|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.707      ; 0.261      ;
; -0.441 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.641      ; 0.200      ;
; -0.441 ; Arena_32BitDivider:inst|Arena_octet0[2] ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.752      ; 0.311      ;
; -0.440 ; Arena_32BitDivider:inst|Arena_octet1[7] ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.846      ; 0.406      ;
; -0.440 ; Arena_32BitDivider:inst|Arena_octet0[4] ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.817      ; 0.377      ;
; -0.439 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.814      ; 0.375      ;
; -0.437 ; Arena_32BitDivider:inst|Arena_octet0[5] ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.681      ; 0.244      ;
; -0.432 ; Arena_32BitDivider:inst|Arena_octet2[3] ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.833      ; 0.401      ;
; -0.424 ; Arena_32BitDivider:inst|Arena_octet0[4] ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.617      ; 0.193      ;
; -0.423 ; Arena_32BitDivider:inst|Arena_octet2[3] ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.750      ; 0.327      ;
; -0.418 ; Arena_32BitDivider:inst|Arena_octet1[7] ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.685      ; 0.267      ;
; -0.418 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.775      ; 0.357      ;
; -0.418 ; Arena_32BitDivider:inst|Arena_octet0[4] ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.615      ; 0.197      ;
; -0.417 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.807      ; 0.390      ;
; -0.417 ; Arena_32BitDivider:inst|Arena_octet1[6] ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.739      ; 0.322      ;
; -0.416 ; Arena_32BitDivider:inst|Arena_octet2[7] ; Arena_16x1_SRAM:inst34|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.729      ; 0.313      ;
; -0.415 ; Arena_32BitDivider:inst|Arena_octet3[2] ; Arena_16x1_SRAM:inst37|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.741      ; 0.326      ;
; -0.413 ; Arena_32BitDivider:inst|Arena_octet3[7] ; Arena_16x1_SRAM:inst42|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.586      ; 0.173      ;
; -0.412 ; Arena_32BitDivider:inst|Arena_octet0[2] ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.838      ; 0.426      ;
; -0.409 ; Arena_32BitDivider:inst|Arena_octet2[3] ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.890      ; 0.481      ;
; -0.409 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.768      ; 0.359      ;
; -0.406 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.782      ; 0.376      ;
; -0.404 ; Arena_32BitDivider:inst|Arena_octet2[3] ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.786      ; 0.382      ;
; -0.402 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.796      ; 0.394      ;
; -0.401 ; Arena_32BitDivider:inst|Arena_octet3[5] ; Arena_16x1_SRAM:inst40|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.797      ; 0.396      ;
; -0.401 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.811      ; 0.410      ;
; -0.399 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.720      ; 0.321      ;
; -0.397 ; Arena_32BitDivider:inst|Arena_octet3[6] ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.711      ; 0.314      ;
; -0.397 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.914      ; 0.517      ;
; -0.396 ; Arena_32BitDivider:inst|Arena_octet0[3] ; Arena_16x1_SRAM:inst14|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.778      ; 0.382      ;
; -0.394 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.868      ; 0.474      ;
; -0.394 ; Arena_32BitDivider:inst|Arena_octet2[4] ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.823      ; 0.429      ;
; -0.393 ; Arena_32BitDivider:inst|Arena_octet2[3] ; Arena_16x1_SRAM:inst30|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.893      ; 0.500      ;
; -0.393 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.714      ; 0.321      ;
; -0.392 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.790      ; 0.398      ;
; -0.392 ; Arena_32BitDivider:inst|Arena_octet1[2] ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.811      ; 0.419      ;
; -0.391 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.844      ; 0.453      ;
; -0.391 ; Arena_32BitDivider:inst|Arena_octet1[6] ; Arena_16x1_SRAM:inst25|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.713      ; 0.322      ;
; -0.391 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.788      ; 0.397      ;
; -0.391 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.774      ; 0.383      ;
; -0.390 ; Arena_32BitDivider:inst|Arena_octet0[6] ; Arena_16x1_SRAM:inst17|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.740      ; 0.350      ;
; -0.389 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.792      ; 0.403      ;
; -0.389 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.700      ; 0.311      ;
; -0.389 ; Arena_32BitDivider:inst|Arena_octet0[0] ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.705      ; 0.316      ;
; -0.388 ; Arena_32BitDivider:inst|Arena_octet3[1] ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.583      ; 0.195      ;
; -0.387 ; Arena_32BitDivider:inst|Arena_octet3[1] ; Arena_16x1_SRAM:inst36|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.697      ; 0.310      ;
; -0.387 ; Arena_32BitDivider:inst|Arena_octet2[1] ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.805      ; 0.418      ;
; -0.386 ; Arena_32BitDivider:inst|Arena_octet0[5] ; Arena_16x1_SRAM:inst16|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.697      ; 0.311      ;
; -0.385 ; Arena_32BitDivider:inst|Arena_octet2[4] ; Arena_16x1_SRAM:inst31|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.910      ; 0.525      ;
; -0.385 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.702      ; 0.317      ;
; -0.385 ; Arena_32BitDivider:inst|Arena_octet0[4] ; Arena_16x1_SRAM:inst15|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.710      ; 0.325      ;
; -0.384 ; Arena_32BitDivider:inst|Arena_octet3[6] ; Arena_16x1_SRAM:inst41|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.770      ; 0.386      ;
; -0.384 ; Arena_32BitDivider:inst|Arena_octet3[0] ; Arena_16x1_SRAM:inst35|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.779      ; 0.395      ;
; -0.381 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.830      ; 0.449      ;
; -0.380 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.724      ; 0.344      ;
; -0.380 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.866      ; 0.486      ;
; -0.380 ; Arena_32BitDivider:inst|Arena_octet1[4] ; Arena_16x1_SRAM:inst23|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.753      ; 0.373      ;
; -0.379 ; Arena_32BitDivider:inst|Arena_octet2[1] ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.793      ; 0.414      ;
; -0.378 ; Arena_32BitDivider:inst|Arena_octet1[3] ; Arena_16x1_SRAM:inst22|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.702      ; 0.324      ;
; -0.377 ; Arena_32BitDivider:inst|Arena_octet3[4] ; Arena_16x1_SRAM:inst39|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.677      ; 0.300      ;
; -0.377 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.724      ; 0.347      ;
; -0.376 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.873      ; 0.497      ;
; -0.375 ; Arena_32BitDivider:inst|Arena_octet1[4] ; Arena_16x1_SRAM:inst23|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.755      ; 0.380      ;
; -0.374 ; Arena_32BitDivider:inst|Arena_octet2[5] ; Arena_16x1_SRAM:inst32|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.765      ; 0.391      ;
; -0.374 ; Arena_32BitDivider:inst|Arena_octet0[2] ; Arena_16x1_SRAM:inst13|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[0] ; Arena_Address[0] ; 0.000        ; 0.691      ; 0.317      ;
; -0.373 ; Arena_32BitDivider:inst|Arena_octet1[5] ; Arena_16x1_SRAM:inst24|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.691      ; 0.318      ;
; -0.372 ; Arena_32BitDivider:inst|Arena_octet1[1] ; Arena_16x1_SRAM:inst20|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.766      ; 0.394      ;
; -0.372 ; Arena_32BitDivider:inst|Arena_octet1[2] ; Arena_16x1_SRAM:inst21|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.690      ; 0.318      ;
; -0.369 ; Arena_32BitDivider:inst|Arena_octet3[7] ; Arena_16x1_SRAM:inst42|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[3] ; Arena_Address[0] ; 0.000        ; 0.745      ; 0.376      ;
; -0.369 ; Arena_32BitDivider:inst|Arena_octet2[1] ; Arena_16x1_SRAM:inst28|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.782      ; 0.413      ;
; -0.369 ; Arena_32BitDivider:inst|Arena_octet2[6] ; Arena_16x1_SRAM:inst33|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.754      ; 0.385      ;
; -0.369 ; Arena_32BitDivider:inst|Arena_octet2[0] ; Arena_16x1_SRAM:inst27|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ; Arena_button[2] ; Arena_Address[0] ; 0.000        ; 0.751      ; 0.382      ;
; -0.369 ; Arena_32BitDivider:inst|Arena_octet1[7] ; Arena_16x1_SRAM:inst26|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ; Arena_button[1] ; Arena_Address[0] ; 0.000        ; 0.632      ; 0.263      ;
+--------+-----------------------------------------+-----------------------------------------------------------------------+-----------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_Address[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_Address[0] ; Rise       ; Arena_Address[0]                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst30|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst31|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst32|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst32|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst33|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst33|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst33|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst33|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst34|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst34|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst35|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst35|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst35|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst35|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch0|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst11|Arena_SRAM:inst|Arena_DLatch:DLatch1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst22|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst22|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst23|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst23|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst24|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst24|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst25|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst25|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst26|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst26|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst27|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst28|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst28|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst29|Arena_DLatch:DLatch0|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst29|Arena_DLatch:DLatch1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Address[0] ; Rise       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst2|Arena_DLatch:DLatch0|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Address[0] ; Fall       ; Arena_16x1_SRAM:inst12|Arena_SRAM:inst2|Arena_DLatch:DLatch1|inst1~1  ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[0]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; Arena_32BitDivider:inst|Arena_octet0[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst|Arena_octet0[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst|Arena_octet0[7]|datad              ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[1]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; Arena_32BitDivider:inst|Arena_octet1[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst|Arena_octet1[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst|Arena_octet1[7]|datad              ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[2]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[2] ; Rise       ; Arena_button[2]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Fall       ; Arena_32BitDivider:inst|Arena_octet2[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[6]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[6]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst|Arena_octet2[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst|Arena_octet2[7]|datad              ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[3]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[3] ; Rise       ; Arena_button[3]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Fall       ; Arena_32BitDivider:inst|Arena_octet3[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst|Arena_octet3[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst|Arena_octet3[7]|datad              ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Arena_octatlBits[*]  ; Arena_button[0] ; 2.883 ; 2.883 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[0] ; Arena_button[0] ; 2.464 ; 2.464 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[1] ; Arena_button[0] ; 2.604 ; 2.604 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[2] ; Arena_button[0] ; 2.657 ; 2.657 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[3] ; Arena_button[0] ; 2.622 ; 2.622 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[4] ; Arena_button[0] ; 2.544 ; 2.544 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[5] ; Arena_button[0] ; 2.597 ; 2.597 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[6] ; Arena_button[0] ; 2.883 ; 2.883 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[7] ; Arena_button[0] ; 2.560 ; 2.560 ; Fall       ; Arena_button[0] ;
; Arena_octatlBits[*]  ; Arena_button[1] ; 3.086 ; 3.086 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[0] ; Arena_button[1] ; 2.731 ; 2.731 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[1] ; Arena_button[1] ; 2.440 ; 2.440 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[2] ; Arena_button[1] ; 3.086 ; 3.086 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[3] ; Arena_button[1] ; 2.713 ; 2.713 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[4] ; Arena_button[1] ; 2.885 ; 2.885 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[5] ; Arena_button[1] ; 2.651 ; 2.651 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[6] ; Arena_button[1] ; 2.655 ; 2.655 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[7] ; Arena_button[1] ; 2.670 ; 2.670 ; Fall       ; Arena_button[1] ;
; Arena_octatlBits[*]  ; Arena_button[2] ; 3.028 ; 3.028 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[0] ; Arena_button[2] ; 2.503 ; 2.503 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[1] ; Arena_button[2] ; 2.642 ; 2.642 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[2] ; Arena_button[2] ; 2.867 ; 2.867 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[3] ; Arena_button[2] ; 2.614 ; 2.614 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[4] ; Arena_button[2] ; 2.849 ; 2.849 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[5] ; Arena_button[2] ; 3.028 ; 3.028 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[6] ; Arena_button[2] ; 2.693 ; 2.693 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[7] ; Arena_button[2] ; 2.510 ; 2.510 ; Fall       ; Arena_button[2] ;
; Arena_octatlBits[*]  ; Arena_button[3] ; 3.156 ; 3.156 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[0] ; Arena_button[3] ; 2.513 ; 2.513 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[1] ; Arena_button[3] ; 2.537 ; 2.537 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[2] ; Arena_button[3] ; 2.725 ; 2.725 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[3] ; Arena_button[3] ; 2.673 ; 2.673 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[4] ; Arena_button[3] ; 2.730 ; 2.730 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[5] ; Arena_button[3] ; 2.847 ; 2.847 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[6] ; Arena_button[3] ; 2.906 ; 2.906 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[7] ; Arena_button[3] ; 3.156 ; 3.156 ; Fall       ; Arena_button[3] ;
+----------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octatlBits[*]  ; Arena_button[0] ; -2.101 ; -2.101 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[0] ; Arena_button[0] ; -2.101 ; -2.101 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[1] ; Arena_button[0] ; -2.255 ; -2.255 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[2] ; Arena_button[0] ; -2.292 ; -2.292 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[3] ; Arena_button[0] ; -2.327 ; -2.327 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[4] ; Arena_button[0] ; -2.165 ; -2.165 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[5] ; Arena_button[0] ; -2.296 ; -2.296 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[6] ; Arena_button[0] ; -2.602 ; -2.602 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[7] ; Arena_button[0] ; -2.279 ; -2.279 ; Fall       ; Arena_button[0] ;
; Arena_octatlBits[*]  ; Arena_button[1] ; -2.070 ; -2.070 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[0] ; Arena_button[1] ; -2.379 ; -2.379 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[1] ; Arena_button[1] ; -2.070 ; -2.070 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[2] ; Arena_button[1] ; -2.716 ; -2.716 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[3] ; Arena_button[1] ; -2.336 ; -2.336 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[4] ; Arena_button[1] ; -2.579 ; -2.579 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[5] ; Arena_button[1] ; -2.276 ; -2.276 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[6] ; Arena_button[1] ; -2.346 ; -2.346 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[7] ; Arena_button[1] ; -2.389 ; -2.389 ; Fall       ; Arena_button[1] ;
; Arena_octatlBits[*]  ; Arena_button[2] ; -2.144 ; -2.144 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[0] ; Arena_button[2] ; -2.155 ; -2.155 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[1] ; Arena_button[2] ; -2.285 ; -2.285 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[2] ; Arena_button[2] ; -2.586 ; -2.586 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[3] ; Arena_button[2] ; -2.336 ; -2.336 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[4] ; Arena_button[2] ; -2.494 ; -2.494 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[5] ; Arena_button[2] ; -2.662 ; -2.662 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[6] ; Arena_button[2] ; -2.395 ; -2.395 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[7] ; Arena_button[2] ; -2.144 ; -2.144 ; Fall       ; Arena_button[2] ;
; Arena_octatlBits[*]  ; Arena_button[3] ; -2.164 ; -2.164 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[0] ; Arena_button[3] ; -2.164 ; -2.164 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[1] ; Arena_button[3] ; -2.171 ; -2.171 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[2] ; Arena_button[3] ; -2.346 ; -2.346 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[3] ; Arena_button[3] ; -2.306 ; -2.306 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[4] ; Arena_button[3] ; -2.371 ; -2.371 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[5] ; Arena_button[3] ; -2.478 ; -2.478 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[6] ; Arena_button[3] ; -2.538 ; -2.538 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[7] ; Arena_button[3] ; -2.379 ; -2.379 ; Fall       ; Arena_button[3] ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; Arena_OUT[*]   ; Arena_Address[0] ; 6.830 ; 6.830 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 5.891 ; 5.891 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 6.086 ; 6.086 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 6.387 ; 6.387 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 6.696 ; 6.696 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 6.112 ; 6.112 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 6.402 ; 6.402 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 5.877 ; 5.877 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 5.984 ; 5.984 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 6.059 ; 6.059 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 5.887 ; 5.887 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 6.414 ; 6.414 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 6.610 ; 6.610 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 5.772 ; 5.772 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 6.048 ; 6.048 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 6.324 ; 6.324 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 6.420 ; 6.420 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 6.311 ; 6.311 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 6.351 ; 6.351 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 6.782 ; 6.782 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 6.555 ; 6.555 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 5.989 ; 5.989 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 5.650 ; 5.650 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 6.122 ; 6.122 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 6.048 ; 6.048 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 5.929 ; 5.929 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 6.830 ; 6.830 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 6.027 ; 6.027 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 6.159 ; 6.159 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 5.916 ; 5.916 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 6.157 ; 6.157 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 6.272 ; 6.272 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 6.214 ; 6.214 ; Rise       ; Arena_Address[0] ;
; Arena_OUT[*]   ; Arena_Address[0] ; 6.870 ; 6.870 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 5.883 ; 5.883 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 6.145 ; 6.145 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 6.679 ; 6.679 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 6.626 ; 6.626 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 6.034 ; 6.034 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 6.671 ; 6.671 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 5.863 ; 5.863 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 6.095 ; 6.095 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 5.750 ; 5.750 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 5.812 ; 5.812 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 6.433 ; 6.433 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 6.427 ; 6.427 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 5.944 ; 5.944 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 6.251 ; 6.251 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 6.487 ; 6.487 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 6.506 ; 6.506 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 6.326 ; 6.326 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 6.449 ; 6.449 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 6.609 ; 6.609 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 6.799 ; 6.799 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 6.155 ; 6.155 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 5.876 ; 5.876 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 6.870 ; 6.870 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 5.651 ; 5.651 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 5.685 ; 5.685 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 6.711 ; 6.711 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 6.116 ; 6.116 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 6.070 ; 6.070 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 5.989 ; 5.989 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 6.038 ; 6.038 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 6.472 ; 6.472 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 6.702 ; 6.702 ; Fall       ; Arena_Address[0] ;
+----------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; Arena_OUT[*]   ; Arena_Address[0] ; 4.072 ; 4.072 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 4.689 ; 4.689 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 4.206 ; 4.206 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 4.904 ; 4.904 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 4.437 ; 4.437 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 4.445 ; 4.445 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 4.072 ; 4.072 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 4.249 ; 4.249 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 4.479 ; 4.479 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 4.277 ; 4.277 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 4.083 ; 4.083 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 4.832 ; 4.832 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 4.663 ; 4.663 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 4.161 ; 4.161 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 4.665 ; 4.665 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 4.437 ; 4.437 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 4.383 ; 4.383 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 4.628 ; 4.628 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 4.673 ; 4.673 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 4.682 ; 4.682 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 4.733 ; 4.733 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 4.346 ; 4.346 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 4.187 ; 4.187 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 4.439 ; 4.439 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 4.522 ; 4.522 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 4.244 ; 4.244 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 4.945 ; 4.945 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 4.357 ; 4.357 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 4.553 ; 4.553 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 4.340 ; 4.340 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 4.303 ; 4.303 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 4.553 ; 4.553 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 4.229 ; 4.229 ; Rise       ; Arena_Address[0] ;
; Arena_OUT[*]   ; Arena_Address[0] ; 4.072 ; 4.072 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 4.689 ; 4.689 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 4.206 ; 4.206 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 4.904 ; 4.904 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 4.437 ; 4.437 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 4.445 ; 4.445 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 4.072 ; 4.072 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 4.249 ; 4.249 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 4.479 ; 4.479 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 4.277 ; 4.277 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 4.083 ; 4.083 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 4.832 ; 4.832 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 4.663 ; 4.663 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 4.161 ; 4.161 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 4.665 ; 4.665 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 4.437 ; 4.437 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 4.383 ; 4.383 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 4.628 ; 4.628 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 4.673 ; 4.673 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 4.682 ; 4.682 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 4.733 ; 4.733 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 4.346 ; 4.346 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 4.187 ; 4.187 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 4.439 ; 4.439 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 4.522 ; 4.522 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 4.244 ; 4.244 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 4.945 ; 4.945 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 4.357 ; 4.357 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 4.553 ; 4.553 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 4.340 ; 4.340 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 4.303 ; 4.303 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 4.553 ; 4.553 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 4.229 ; 4.229 ; Fall       ; Arena_Address[0] ;
+----------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------------+---------------+-------+-------+-------+-------+
; Input Port       ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------------+---------------+-------+-------+-------+-------+
; Arena_Address[1] ; Arena_OUT[0]  ; 5.325 ; 5.371 ; 5.371 ; 5.325 ;
; Arena_Address[1] ; Arena_OUT[1]  ; 5.464 ; 5.764 ; 5.764 ; 5.464 ;
; Arena_Address[1] ; Arena_OUT[2]  ; 5.899 ; 6.013 ; 6.013 ; 5.899 ;
; Arena_Address[1] ; Arena_OUT[3]  ; 5.822 ; 5.866 ; 5.866 ; 5.822 ;
; Arena_Address[1] ; Arena_OUT[4]  ; 6.052 ; 5.620 ; 5.620 ; 6.052 ;
; Arena_Address[1] ; Arena_OUT[5]  ; 6.140 ; 5.713 ; 5.713 ; 6.140 ;
; Arena_Address[1] ; Arena_OUT[6]  ; 5.881 ; 5.476 ; 5.476 ; 5.881 ;
; Arena_Address[1] ; Arena_OUT[7]  ; 5.201 ; 5.188 ; 5.188 ; 5.201 ;
; Arena_Address[1] ; Arena_OUT[8]  ; 5.265 ; 5.613 ; 5.613 ; 5.265 ;
; Arena_Address[1] ; Arena_OUT[9]  ; 5.292 ; 5.653 ; 5.653 ; 5.292 ;
; Arena_Address[1] ; Arena_OUT[10] ; 6.019 ; 6.057 ; 6.057 ; 6.019 ;
; Arena_Address[1] ; Arena_OUT[11] ; 6.095 ; 6.085 ; 6.085 ; 6.095 ;
; Arena_Address[1] ; Arena_OUT[12] ; 5.573 ; 5.491 ; 5.491 ; 5.573 ;
; Arena_Address[1] ; Arena_OUT[13] ; 5.570 ; 5.632 ; 5.632 ; 5.570 ;
; Arena_Address[1] ; Arena_OUT[14] ; 6.086 ; 6.061 ; 6.061 ; 6.086 ;
; Arena_Address[1] ; Arena_OUT[15] ; 5.540 ; 5.151 ; 5.151 ; 5.540 ;
; Arena_Address[1] ; Arena_OUT[16] ; 5.663 ; 5.742 ; 5.742 ; 5.663 ;
; Arena_Address[1] ; Arena_OUT[17] ; 5.812 ; 5.706 ; 5.706 ; 5.812 ;
; Arena_Address[1] ; Arena_OUT[18] ; 6.235 ; 5.792 ; 5.792 ; 6.235 ;
; Arena_Address[1] ; Arena_OUT[19] ; 5.981 ; 5.960 ; 5.960 ; 5.981 ;
; Arena_Address[1] ; Arena_OUT[20] ; 5.486 ; 5.331 ; 5.331 ; 5.486 ;
; Arena_Address[1] ; Arena_OUT[21] ; 5.282 ; 5.071 ; 5.071 ; 5.282 ;
; Arena_Address[1] ; Arena_OUT[22] ; 5.388 ; 5.528 ; 5.528 ; 5.388 ;
; Arena_Address[1] ; Arena_OUT[23] ; 5.431 ; 5.404 ; 5.404 ; 5.431 ;
; Arena_Address[1] ; Arena_OUT[24] ; 5.179 ; 5.388 ; 5.388 ; 5.179 ;
; Arena_Address[1] ; Arena_OUT[25] ; 6.042 ; 6.066 ; 6.066 ; 6.042 ;
; Arena_Address[1] ; Arena_OUT[26] ; 5.325 ; 5.469 ; 5.469 ; 5.325 ;
; Arena_Address[1] ; Arena_OUT[27] ; 6.007 ; 5.666 ; 5.666 ; 6.007 ;
; Arena_Address[1] ; Arena_OUT[28] ; 5.282 ; 5.297 ; 5.297 ; 5.282 ;
; Arena_Address[1] ; Arena_OUT[29] ; 5.698 ; 5.739 ; 5.739 ; 5.698 ;
; Arena_Address[1] ; Arena_OUT[30] ; 5.806 ; 5.864 ; 5.864 ; 5.806 ;
; Arena_Address[1] ; Arena_OUT[31] ; 5.836 ; 6.020 ; 6.020 ; 5.836 ;
; Arena_Address[2] ; Arena_OUT[0]  ; 5.520 ; 5.501 ; 5.501 ; 5.520 ;
; Arena_Address[2] ; Arena_OUT[1]  ; 5.615 ; 5.916 ; 5.916 ; 5.615 ;
; Arena_Address[2] ; Arena_OUT[2]  ; 6.162 ; 5.951 ; 5.951 ; 6.162 ;
; Arena_Address[2] ; Arena_OUT[3]  ; 5.932 ; 5.981 ; 5.981 ; 5.932 ;
; Arena_Address[2] ; Arena_OUT[4]  ; 5.708 ; 6.211 ; 6.211 ; 5.708 ;
; Arena_Address[2] ; Arena_OUT[5]  ; 5.413 ; 6.290 ; 6.290 ; 5.413 ;
; Arena_Address[2] ; Arena_OUT[6]  ; 5.387 ; 6.040 ; 6.040 ; 5.387 ;
; Arena_Address[2] ; Arena_OUT[7]  ; 5.283 ; 5.337 ; 5.337 ; 5.283 ;
; Arena_Address[2] ; Arena_OUT[8]  ; 5.347 ; 5.719 ; 5.719 ; 5.347 ;
; Arena_Address[2] ; Arena_OUT[9]  ; 5.442 ; 5.805 ; 5.805 ; 5.442 ;
; Arena_Address[2] ; Arena_OUT[10] ; 6.206 ; 5.896 ; 5.896 ; 6.206 ;
; Arena_Address[2] ; Arena_OUT[11] ; 6.245 ; 6.063 ; 6.063 ; 6.245 ;
; Arena_Address[2] ; Arena_OUT[12] ; 5.684 ; 5.643 ; 5.643 ; 5.684 ;
; Arena_Address[2] ; Arena_OUT[13] ; 5.699 ; 5.781 ; 5.781 ; 5.699 ;
; Arena_Address[2] ; Arena_OUT[14] ; 6.210 ; 6.245 ; 6.245 ; 6.210 ;
; Arena_Address[2] ; Arena_OUT[15] ; 5.268 ; 5.699 ; 5.699 ; 5.268 ;
; Arena_Address[2] ; Arena_OUT[16] ; 5.891 ; 5.416 ; 5.416 ; 5.891 ;
; Arena_Address[2] ; Arena_OUT[17] ; 5.961 ; 5.880 ; 5.880 ; 5.961 ;
; Arena_Address[2] ; Arena_OUT[18] ; 5.941 ; 6.287 ; 6.287 ; 5.941 ;
; Arena_Address[2] ; Arena_OUT[19] ; 6.063 ; 6.066 ; 6.066 ; 6.063 ;
; Arena_Address[2] ; Arena_OUT[20] ; 5.568 ; 5.437 ; 5.437 ; 5.568 ;
; Arena_Address[2] ; Arena_OUT[21] ; 5.222 ; 5.441 ; 5.441 ; 5.222 ;
; Arena_Address[2] ; Arena_OUT[22] ; 5.649 ; 5.634 ; 5.634 ; 5.649 ;
; Arena_Address[2] ; Arena_OUT[23] ; 5.393 ; 5.590 ; 5.590 ; 5.393 ;
; Arena_Address[2] ; Arena_OUT[24] ; 5.332 ; 5.494 ; 5.494 ; 5.332 ;
; Arena_Address[2] ; Arena_OUT[25] ; 6.055 ; 6.218 ; 6.218 ; 6.055 ;
; Arena_Address[2] ; Arena_OUT[26] ; 5.618 ; 5.475 ; 5.475 ; 5.618 ;
; Arena_Address[2] ; Arena_OUT[27] ; 5.817 ; 6.166 ; 6.166 ; 5.817 ;
; Arena_Address[2] ; Arena_OUT[28] ; 5.448 ; 5.362 ; 5.362 ; 5.448 ;
; Arena_Address[2] ; Arena_OUT[29] ; 5.713 ; 5.888 ; 5.888 ; 5.713 ;
; Arena_Address[2] ; Arena_OUT[30] ; 6.013 ; 5.965 ; 5.965 ; 6.013 ;
; Arena_Address[2] ; Arena_OUT[31] ; 6.169 ; 5.304 ; 5.304 ; 6.169 ;
; Arena_Address[3] ; Arena_OUT[0]  ; 5.846 ; 5.899 ; 5.899 ; 5.846 ;
; Arena_Address[3] ; Arena_OUT[1]  ; 6.261 ; 5.989 ; 5.989 ; 6.261 ;
; Arena_Address[3] ; Arena_OUT[2]  ; 6.430 ; 6.541 ; 6.541 ; 6.430 ;
; Arena_Address[3] ; Arena_OUT[3]  ; 6.381 ; 6.356 ; 6.356 ; 6.381 ;
; Arena_Address[3] ; Arena_OUT[4]  ; 6.555 ; 6.087 ; 6.087 ; 6.555 ;
; Arena_Address[3] ; Arena_OUT[5]  ; 6.641 ; 5.825 ; 5.825 ; 6.641 ;
; Arena_Address[3] ; Arena_OUT[6]  ; 6.384 ; 5.698 ; 5.698 ; 6.384 ;
; Arena_Address[3] ; Arena_OUT[7]  ; 5.756 ; 5.640 ; 5.640 ; 5.756 ;
; Arena_Address[3] ; Arena_OUT[8]  ; 5.820 ; 6.168 ; 6.168 ; 5.820 ;
; Arena_Address[3] ; Arena_OUT[9]  ; 6.150 ; 5.825 ; 5.825 ; 6.150 ;
; Arena_Address[3] ; Arena_OUT[10] ; 6.574 ; 6.585 ; 6.585 ; 6.574 ;
; Arena_Address[3] ; Arena_OUT[11] ; 6.408 ; 6.628 ; 6.628 ; 6.408 ;
; Arena_Address[3] ; Arena_OUT[12] ; 5.988 ; 6.114 ; 6.114 ; 5.988 ;
; Arena_Address[3] ; Arena_OUT[13] ; 6.128 ; 6.111 ; 6.111 ; 6.128 ;
; Arena_Address[3] ; Arena_OUT[14] ; 6.589 ; 6.583 ; 6.583 ; 6.589 ;
; Arena_Address[3] ; Arena_OUT[15] ; 5.639 ; 6.070 ; 6.070 ; 5.639 ;
; Arena_Address[3] ; Arena_OUT[16] ; 5.544 ; 6.270 ; 6.270 ; 5.544 ;
; Arena_Address[3] ; Arena_OUT[17] ; 6.224 ; 6.337 ; 6.337 ; 6.224 ;
; Arena_Address[3] ; Arena_OUT[18] ; 6.376 ; 6.776 ; 6.776 ; 6.376 ;
; Arena_Address[3] ; Arena_OUT[19] ; 6.536 ; 6.515 ; 6.515 ; 6.536 ;
; Arena_Address[3] ; Arena_OUT[20] ; 6.041 ; 5.887 ; 5.887 ; 6.041 ;
; Arena_Address[3] ; Arena_OUT[21] ; 5.609 ; 5.812 ; 5.812 ; 5.609 ;
; Arena_Address[3] ; Arena_OUT[22] ; 5.747 ; 6.083 ; 6.083 ; 5.747 ;
; Arena_Address[3] ; Arena_OUT[23] ; 5.934 ; 5.631 ; 5.631 ; 5.934 ;
; Arena_Address[3] ; Arena_OUT[24] ; 5.682 ; 5.943 ; 5.943 ; 5.682 ;
; Arena_Address[3] ; Arena_OUT[25] ; 6.563 ; 6.431 ; 6.431 ; 6.563 ;
; Arena_Address[3] ; Arena_OUT[26] ; 5.826 ; 5.997 ; 5.997 ; 5.826 ;
; Arena_Address[3] ; Arena_OUT[27] ; 6.510 ; 5.846 ; 5.846 ; 6.510 ;
; Arena_Address[3] ; Arena_OUT[28] ; 5.796 ; 5.733 ; 5.733 ; 5.796 ;
; Arena_Address[3] ; Arena_OUT[29] ; 6.235 ; 5.740 ; 5.740 ; 6.235 ;
; Arena_Address[3] ; Arena_OUT[30] ; 6.309 ; 6.386 ; 6.386 ; 6.309 ;
; Arena_Address[3] ; Arena_OUT[31] ; 5.655 ; 6.548 ; 6.548 ; 5.655 ;
; Arena_CS         ; Arena_OUT[0]  ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; Arena_CS         ; Arena_OUT[1]  ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; Arena_CS         ; Arena_OUT[2]  ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Arena_CS         ; Arena_OUT[3]  ; 6.172 ; 6.172 ; 6.172 ; 6.172 ;
; Arena_CS         ; Arena_OUT[4]  ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; Arena_CS         ; Arena_OUT[5]  ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Arena_CS         ; Arena_OUT[6]  ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; Arena_CS         ; Arena_OUT[7]  ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; Arena_CS         ; Arena_OUT[8]  ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; Arena_CS         ; Arena_OUT[9]  ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; Arena_CS         ; Arena_OUT[10] ; 7.106 ; 7.106 ; 7.106 ; 7.106 ;
; Arena_CS         ; Arena_OUT[11] ; 6.162 ; 6.162 ; 6.162 ; 6.162 ;
; Arena_CS         ; Arena_OUT[12] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Arena_CS         ; Arena_OUT[13] ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; Arena_CS         ; Arena_OUT[14] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Arena_CS         ; Arena_OUT[15] ; 6.717 ; 6.717 ; 6.717 ; 6.717 ;
; Arena_CS         ; Arena_OUT[16] ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; Arena_CS         ; Arena_OUT[17] ; 6.182 ; 6.182 ; 6.182 ; 6.182 ;
; Arena_CS         ; Arena_OUT[18] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Arena_CS         ; Arena_OUT[19] ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; Arena_CS         ; Arena_OUT[20] ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; Arena_CS         ; Arena_OUT[21] ; 6.707 ; 6.707 ; 6.707 ; 6.707 ;
; Arena_CS         ; Arena_OUT[22] ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; Arena_CS         ; Arena_OUT[23] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Arena_CS         ; Arena_OUT[24] ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; Arena_CS         ; Arena_OUT[25] ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; Arena_CS         ; Arena_OUT[26] ; 6.957 ; 6.957 ; 6.957 ; 6.957 ;
; Arena_CS         ; Arena_OUT[27] ; 6.740 ; 6.740 ; 6.740 ; 6.740 ;
; Arena_CS         ; Arena_OUT[28] ; 6.468 ; 6.468 ; 6.468 ; 6.468 ;
; Arena_CS         ; Arena_OUT[29] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; Arena_CS         ; Arena_OUT[30] ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; Arena_CS         ; Arena_OUT[31] ; 6.740 ; 6.740 ; 6.740 ; 6.740 ;
; Arena_OE         ; Arena_OUT[0]  ; 7.026 ; 7.026 ; 7.026 ; 7.026 ;
; Arena_OE         ; Arena_OUT[1]  ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; Arena_OE         ; Arena_OUT[2]  ; 6.435 ; 6.435 ; 6.435 ; 6.435 ;
; Arena_OE         ; Arena_OUT[3]  ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; Arena_OE         ; Arena_OUT[4]  ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; Arena_OE         ; Arena_OUT[5]  ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; Arena_OE         ; Arena_OUT[6]  ; 5.027 ; 5.027 ; 5.027 ; 5.027 ;
; Arena_OE         ; Arena_OUT[7]  ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; Arena_OE         ; Arena_OUT[8]  ; 5.027 ; 5.027 ; 5.027 ; 5.027 ;
; Arena_OE         ; Arena_OUT[9]  ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; Arena_OE         ; Arena_OUT[10] ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; Arena_OE         ; Arena_OUT[11] ; 6.221 ; 6.221 ; 6.221 ; 6.221 ;
; Arena_OE         ; Arena_OUT[12] ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; Arena_OE         ; Arena_OUT[13] ; 6.898 ; 6.898 ; 6.898 ; 6.898 ;
; Arena_OE         ; Arena_OUT[14] ; 6.435 ; 6.435 ; 6.435 ; 6.435 ;
; Arena_OE         ; Arena_OUT[15] ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; Arena_OE         ; Arena_OUT[16] ; 7.145 ; 7.145 ; 7.145 ; 7.145 ;
; Arena_OE         ; Arena_OUT[17] ; 6.241 ; 6.241 ; 6.241 ; 6.241 ;
; Arena_OE         ; Arena_OUT[18] ; 6.435 ; 6.435 ; 6.435 ; 6.435 ;
; Arena_OE         ; Arena_OUT[19] ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; Arena_OE         ; Arena_OUT[20] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; Arena_OE         ; Arena_OUT[21] ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; Arena_OE         ; Arena_OUT[22] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; Arena_OE         ; Arena_OUT[23] ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; Arena_OE         ; Arena_OUT[24] ; 6.898 ; 6.898 ; 6.898 ; 6.898 ;
; Arena_OE         ; Arena_OUT[25] ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; Arena_OE         ; Arena_OUT[26] ; 7.016 ; 7.016 ; 7.016 ; 7.016 ;
; Arena_OE         ; Arena_OUT[27] ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
; Arena_OE         ; Arena_OUT[28] ; 6.527 ; 6.527 ; 6.527 ; 6.527 ;
; Arena_OE         ; Arena_OUT[29] ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; Arena_OE         ; Arena_OUT[30] ; 6.455 ; 6.455 ; 6.455 ; 6.455 ;
; Arena_OE         ; Arena_OUT[31] ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
+------------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------------+---------------+-------+-------+-------+-------+
; Input Port       ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------------+---------------+-------+-------+-------+-------+
; Arena_Address[1] ; Arena_OUT[0]  ; 4.808 ; 4.836 ; 4.836 ; 4.808 ;
; Arena_Address[1] ; Arena_OUT[1]  ; 4.325 ; 4.573 ; 4.573 ; 4.325 ;
; Arena_Address[1] ; Arena_OUT[2]  ; 5.288 ; 4.930 ; 4.930 ; 5.288 ;
; Arena_Address[1] ; Arena_OUT[3]  ; 4.723 ; 4.555 ; 4.555 ; 4.723 ;
; Arena_Address[1] ; Arena_OUT[4]  ; 4.799 ; 4.564 ; 4.564 ; 4.799 ;
; Arena_Address[1] ; Arena_OUT[5]  ; 4.414 ; 4.190 ; 4.190 ; 4.414 ;
; Arena_Address[1] ; Arena_OUT[6]  ; 4.658 ; 4.275 ; 4.275 ; 4.658 ;
; Arena_Address[1] ; Arena_OUT[7]  ; 4.488 ; 4.713 ; 4.713 ; 4.488 ;
; Arena_Address[1] ; Arena_OUT[8]  ; 4.378 ; 4.303 ; 4.303 ; 4.378 ;
; Arena_Address[1] ; Arena_OUT[9]  ; 4.433 ; 4.201 ; 4.201 ; 4.433 ;
; Arena_Address[1] ; Arena_OUT[10] ; 4.904 ; 4.857 ; 4.857 ; 4.904 ;
; Arena_Address[1] ; Arena_OUT[11] ; 4.720 ; 4.781 ; 4.781 ; 4.720 ;
; Arena_Address[1] ; Arena_OUT[12] ; 4.523 ; 4.279 ; 4.279 ; 4.523 ;
; Arena_Address[1] ; Arena_OUT[13] ; 4.892 ; 4.672 ; 4.672 ; 4.892 ;
; Arena_Address[1] ; Arena_OUT[14] ; 4.487 ; 4.556 ; 4.556 ; 4.487 ;
; Arena_Address[1] ; Arena_OUT[15] ; 4.419 ; 4.390 ; 4.390 ; 4.419 ;
; Arena_Address[1] ; Arena_OUT[16] ; 4.653 ; 4.788 ; 4.788 ; 4.653 ;
; Arena_Address[1] ; Arena_OUT[17] ; 4.949 ; 4.791 ; 4.791 ; 4.949 ;
; Arena_Address[1] ; Arena_OUT[18] ; 4.832 ; 4.800 ; 4.800 ; 4.832 ;
; Arena_Address[1] ; Arena_OUT[19] ; 4.758 ; 5.080 ; 5.080 ; 4.758 ;
; Arena_Address[1] ; Arena_OUT[20] ; 4.516 ; 4.372 ; 4.372 ; 4.516 ;
; Arena_Address[1] ; Arena_OUT[21] ; 4.484 ; 4.194 ; 4.194 ; 4.484 ;
; Arena_Address[1] ; Arena_OUT[22] ; 4.806 ; 4.525 ; 4.525 ; 4.806 ;
; Arena_Address[1] ; Arena_OUT[23] ; 4.541 ; 4.589 ; 4.589 ; 4.541 ;
; Arena_Address[1] ; Arena_OUT[24] ; 4.253 ; 4.744 ; 4.744 ; 4.253 ;
; Arena_Address[1] ; Arena_OUT[25] ; 5.121 ; 4.971 ; 4.971 ; 5.121 ;
; Arena_Address[1] ; Arena_OUT[26] ; 4.476 ; 4.515 ; 4.515 ; 4.476 ;
; Arena_Address[1] ; Arena_OUT[27] ; 4.672 ; 4.913 ; 4.913 ; 4.672 ;
; Arena_Address[1] ; Arena_OUT[28] ; 4.365 ; 4.460 ; 4.460 ; 4.365 ;
; Arena_Address[1] ; Arena_OUT[29] ; 4.605 ; 4.366 ; 4.366 ; 4.605 ;
; Arena_Address[1] ; Arena_OUT[30] ; 4.601 ; 4.672 ; 4.672 ; 4.601 ;
; Arena_Address[1] ; Arena_OUT[31] ; 4.507 ; 4.347 ; 4.347 ; 4.507 ;
; Arena_Address[2] ; Arena_OUT[0]  ; 4.890 ; 4.942 ; 4.942 ; 4.890 ;
; Arena_Address[2] ; Arena_OUT[1]  ; 4.407 ; 4.679 ; 4.679 ; 4.407 ;
; Arena_Address[2] ; Arena_OUT[2]  ; 5.183 ; 5.082 ; 5.082 ; 5.183 ;
; Arena_Address[2] ; Arena_OUT[3]  ; 4.805 ; 4.661 ; 4.661 ; 4.805 ;
; Arena_Address[2] ; Arena_OUT[4]  ; 4.881 ; 4.670 ; 4.670 ; 4.881 ;
; Arena_Address[2] ; Arena_OUT[5]  ; 4.743 ; 4.296 ; 4.296 ; 4.743 ;
; Arena_Address[2] ; Arena_OUT[6]  ; 4.424 ; 4.710 ; 4.710 ; 4.424 ;
; Arena_Address[2] ; Arena_OUT[7]  ; 4.864 ; 4.540 ; 4.540 ; 4.864 ;
; Arena_Address[2] ; Arena_OUT[8]  ; 4.452 ; 4.430 ; 4.430 ; 4.452 ;
; Arena_Address[2] ; Arena_OUT[9]  ; 4.515 ; 4.307 ; 4.307 ; 4.515 ;
; Arena_Address[2] ; Arena_OUT[10] ; 5.025 ; 5.006 ; 5.006 ; 5.025 ;
; Arena_Address[2] ; Arena_OUT[11] ; 5.029 ; 4.879 ; 4.879 ; 5.029 ;
; Arena_Address[2] ; Arena_OUT[12] ; 4.605 ; 4.385 ; 4.385 ; 4.605 ;
; Arena_Address[2] ; Arena_OUT[13] ; 4.719 ; 4.908 ; 4.908 ; 4.719 ;
; Arena_Address[2] ; Arena_OUT[14] ; 4.929 ; 4.646 ; 4.646 ; 4.929 ;
; Arena_Address[2] ; Arena_OUT[15] ; 4.437 ; 4.471 ; 4.471 ; 4.437 ;
; Arena_Address[2] ; Arena_OUT[16] ; 4.802 ; 4.911 ; 4.911 ; 4.802 ;
; Arena_Address[2] ; Arena_OUT[17] ; 5.238 ; 4.897 ; 4.897 ; 5.238 ;
; Arena_Address[2] ; Arena_OUT[18] ; 5.251 ; 4.906 ; 4.906 ; 5.251 ;
; Arena_Address[2] ; Arena_OUT[19] ; 4.907 ; 5.162 ; 5.162 ; 4.907 ;
; Arena_Address[2] ; Arena_OUT[20] ; 4.521 ; 4.568 ; 4.568 ; 4.521 ;
; Arena_Address[2] ; Arena_OUT[21] ; 4.241 ; 4.643 ; 4.643 ; 4.241 ;
; Arena_Address[2] ; Arena_OUT[22] ; 4.674 ; 4.664 ; 4.664 ; 4.674 ;
; Arena_Address[2] ; Arena_OUT[23] ; 4.691 ; 4.986 ; 4.986 ; 4.691 ;
; Arena_Address[2] ; Arena_OUT[24] ; 4.819 ; 4.305 ; 4.305 ; 4.819 ;
; Arena_Address[2] ; Arena_OUT[25] ; 5.120 ; 5.280 ; 5.280 ; 5.120 ;
; Arena_Address[2] ; Arena_OUT[26] ; 4.558 ; 4.621 ; 4.621 ; 4.558 ;
; Arena_Address[2] ; Arena_OUT[27] ; 4.754 ; 4.915 ; 4.915 ; 4.754 ;
; Arena_Address[2] ; Arena_OUT[28] ; 4.514 ; 4.609 ; 4.609 ; 4.514 ;
; Arena_Address[2] ; Arena_OUT[29] ; 4.515 ; 4.528 ; 4.528 ; 4.515 ;
; Arena_Address[2] ; Arena_OUT[30] ; 4.992 ; 4.760 ; 4.760 ; 4.992 ;
; Arena_Address[2] ; Arena_OUT[31] ; 4.724 ; 4.453 ; 4.453 ; 4.724 ;
; Arena_Address[3] ; Arena_OUT[0]  ; 5.363 ; 5.379 ; 5.379 ; 5.363 ;
; Arena_Address[3] ; Arena_OUT[1]  ; 4.880 ; 5.101 ; 5.101 ; 4.880 ;
; Arena_Address[3] ; Arena_OUT[2]  ; 5.427 ; 5.736 ; 5.736 ; 5.427 ;
; Arena_Address[3] ; Arena_OUT[3]  ; 5.278 ; 5.110 ; 5.110 ; 5.278 ;
; Arena_Address[3] ; Arena_OUT[4]  ; 5.354 ; 5.120 ; 5.120 ; 5.354 ;
; Arena_Address[3] ; Arena_OUT[5]  ; 5.376 ; 4.745 ; 4.745 ; 5.376 ;
; Arena_Address[3] ; Arena_OUT[6]  ; 5.320 ; 4.797 ; 4.797 ; 5.320 ;
; Arena_Address[3] ; Arena_OUT[7]  ; 5.212 ; 5.029 ; 5.029 ; 5.212 ;
; Arena_Address[3] ; Arena_OUT[8]  ; 5.058 ; 4.825 ; 4.825 ; 5.058 ;
; Arena_Address[3] ; Arena_OUT[9]  ; 4.988 ; 4.756 ; 4.756 ; 4.988 ;
; Arena_Address[3] ; Arena_OUT[10] ; 5.353 ; 5.475 ; 5.475 ; 5.353 ;
; Arena_Address[3] ; Arena_OUT[11] ; 5.502 ; 5.250 ; 5.250 ; 5.502 ;
; Arena_Address[3] ; Arena_OUT[12] ; 5.078 ; 4.834 ; 4.834 ; 5.078 ;
; Arena_Address[3] ; Arena_OUT[13] ; 5.187 ; 5.357 ; 5.357 ; 5.187 ;
; Arena_Address[3] ; Arena_OUT[14] ; 5.402 ; 5.017 ; 5.017 ; 5.402 ;
; Arena_Address[3] ; Arena_OUT[15] ; 4.905 ; 4.960 ; 4.960 ; 4.905 ;
; Arena_Address[3] ; Arena_OUT[16] ; 5.284 ; 5.178 ; 5.178 ; 5.284 ;
; Arena_Address[3] ; Arena_OUT[17] ; 5.711 ; 5.346 ; 5.346 ; 5.711 ;
; Arena_Address[3] ; Arena_OUT[18] ; 5.717 ; 5.355 ; 5.355 ; 5.717 ;
; Arena_Address[3] ; Arena_OUT[19] ; 5.506 ; 5.283 ; 5.283 ; 5.506 ;
; Arena_Address[3] ; Arena_OUT[20] ; 5.166 ; 4.894 ; 4.894 ; 5.166 ;
; Arena_Address[3] ; Arena_OUT[21] ; 4.709 ; 5.098 ; 5.098 ; 4.709 ;
; Arena_Address[3] ; Arena_OUT[22] ; 5.282 ; 5.047 ; 5.047 ; 5.282 ;
; Arena_Address[3] ; Arena_OUT[23] ; 5.278 ; 5.074 ; 5.074 ; 5.278 ;
; Arena_Address[3] ; Arena_OUT[24] ; 5.292 ; 4.794 ; 4.794 ; 5.292 ;
; Arena_Address[3] ; Arena_OUT[25] ; 5.977 ; 5.493 ; 5.493 ; 5.977 ;
; Arena_Address[3] ; Arena_OUT[26] ; 5.031 ; 5.071 ; 5.071 ; 5.031 ;
; Arena_Address[3] ; Arena_OUT[27] ; 5.227 ; 5.286 ; 5.286 ; 5.227 ;
; Arena_Address[3] ; Arena_OUT[28] ; 4.956 ; 4.890 ; 4.890 ; 4.956 ;
; Arena_Address[3] ; Arena_OUT[29] ; 5.170 ; 4.894 ; 4.894 ; 5.170 ;
; Arena_Address[3] ; Arena_OUT[30] ; 5.465 ; 5.131 ; 5.131 ; 5.465 ;
; Arena_Address[3] ; Arena_OUT[31] ; 4.999 ; 4.902 ; 4.902 ; 4.999 ;
; Arena_CS         ; Arena_OUT[0]  ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; Arena_CS         ; Arena_OUT[1]  ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; Arena_CS         ; Arena_OUT[2]  ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Arena_CS         ; Arena_OUT[3]  ; 6.172 ; 6.172 ; 6.172 ; 6.172 ;
; Arena_CS         ; Arena_OUT[4]  ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; Arena_CS         ; Arena_OUT[5]  ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Arena_CS         ; Arena_OUT[6]  ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; Arena_CS         ; Arena_OUT[7]  ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; Arena_CS         ; Arena_OUT[8]  ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; Arena_CS         ; Arena_OUT[9]  ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; Arena_CS         ; Arena_OUT[10] ; 7.106 ; 7.106 ; 7.106 ; 7.106 ;
; Arena_CS         ; Arena_OUT[11] ; 6.162 ; 6.162 ; 6.162 ; 6.162 ;
; Arena_CS         ; Arena_OUT[12] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Arena_CS         ; Arena_OUT[13] ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; Arena_CS         ; Arena_OUT[14] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Arena_CS         ; Arena_OUT[15] ; 6.717 ; 6.717 ; 6.717 ; 6.717 ;
; Arena_CS         ; Arena_OUT[16] ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; Arena_CS         ; Arena_OUT[17] ; 6.182 ; 6.182 ; 6.182 ; 6.182 ;
; Arena_CS         ; Arena_OUT[18] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Arena_CS         ; Arena_OUT[19] ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; Arena_CS         ; Arena_OUT[20] ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; Arena_CS         ; Arena_OUT[21] ; 6.707 ; 6.707 ; 6.707 ; 6.707 ;
; Arena_CS         ; Arena_OUT[22] ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; Arena_CS         ; Arena_OUT[23] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Arena_CS         ; Arena_OUT[24] ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; Arena_CS         ; Arena_OUT[25] ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; Arena_CS         ; Arena_OUT[26] ; 6.957 ; 6.957 ; 6.957 ; 6.957 ;
; Arena_CS         ; Arena_OUT[27] ; 6.740 ; 6.740 ; 6.740 ; 6.740 ;
; Arena_CS         ; Arena_OUT[28] ; 6.468 ; 6.468 ; 6.468 ; 6.468 ;
; Arena_CS         ; Arena_OUT[29] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; Arena_CS         ; Arena_OUT[30] ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; Arena_CS         ; Arena_OUT[31] ; 6.740 ; 6.740 ; 6.740 ; 6.740 ;
; Arena_OE         ; Arena_OUT[0]  ; 7.026 ; 7.026 ; 7.026 ; 7.026 ;
; Arena_OE         ; Arena_OUT[1]  ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; Arena_OE         ; Arena_OUT[2]  ; 6.435 ; 6.435 ; 6.435 ; 6.435 ;
; Arena_OE         ; Arena_OUT[3]  ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; Arena_OE         ; Arena_OUT[4]  ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; Arena_OE         ; Arena_OUT[5]  ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; Arena_OE         ; Arena_OUT[6]  ; 5.027 ; 5.027 ; 5.027 ; 5.027 ;
; Arena_OE         ; Arena_OUT[7]  ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; Arena_OE         ; Arena_OUT[8]  ; 5.027 ; 5.027 ; 5.027 ; 5.027 ;
; Arena_OE         ; Arena_OUT[9]  ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; Arena_OE         ; Arena_OUT[10] ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; Arena_OE         ; Arena_OUT[11] ; 6.221 ; 6.221 ; 6.221 ; 6.221 ;
; Arena_OE         ; Arena_OUT[12] ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; Arena_OE         ; Arena_OUT[13] ; 6.898 ; 6.898 ; 6.898 ; 6.898 ;
; Arena_OE         ; Arena_OUT[14] ; 6.435 ; 6.435 ; 6.435 ; 6.435 ;
; Arena_OE         ; Arena_OUT[15] ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; Arena_OE         ; Arena_OUT[16] ; 7.145 ; 7.145 ; 7.145 ; 7.145 ;
; Arena_OE         ; Arena_OUT[17] ; 6.241 ; 6.241 ; 6.241 ; 6.241 ;
; Arena_OE         ; Arena_OUT[18] ; 6.435 ; 6.435 ; 6.435 ; 6.435 ;
; Arena_OE         ; Arena_OUT[19] ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; Arena_OE         ; Arena_OUT[20] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; Arena_OE         ; Arena_OUT[21] ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; Arena_OE         ; Arena_OUT[22] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; Arena_OE         ; Arena_OUT[23] ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; Arena_OE         ; Arena_OUT[24] ; 6.898 ; 6.898 ; 6.898 ; 6.898 ;
; Arena_OE         ; Arena_OUT[25] ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; Arena_OE         ; Arena_OUT[26] ; 7.016 ; 7.016 ; 7.016 ; 7.016 ;
; Arena_OE         ; Arena_OUT[27] ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
; Arena_OE         ; Arena_OUT[28] ; 6.527 ; 6.527 ; 6.527 ; 6.527 ;
; Arena_OE         ; Arena_OUT[29] ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; Arena_OE         ; Arena_OUT[30] ; 6.455 ; 6.455 ; 6.455 ; 6.455 ;
; Arena_OE         ; Arena_OUT[31] ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
+------------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+-------------------+----------+----------+----------+---------+---------------------+
; Clock             ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack  ; -1.626   ; -1.645   ; N/A      ; N/A     ; -1.380              ;
;  Arena_Address[0] ; -1.626   ; -1.645   ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[0]  ; N/A      ; N/A      ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[1]  ; N/A      ; N/A      ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[2]  ; N/A      ; N/A      ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[3]  ; N/A      ; N/A      ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS   ; -313.444 ; -466.746 ; 0.0      ; 0.0     ; -6.9                ;
;  Arena_Address[0] ; -313.444 ; -466.746 ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[0]  ; N/A      ; N/A      ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[1]  ; N/A      ; N/A      ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[2]  ; N/A      ; N/A      ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[3]  ; N/A      ; N/A      ; N/A      ; N/A     ; -1.380              ;
+-------------------+----------+----------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Arena_octatlBits[*]  ; Arena_button[0] ; 5.324 ; 5.324 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[0] ; Arena_button[0] ; 4.583 ; 4.583 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[1] ; Arena_button[0] ; 4.825 ; 4.825 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[2] ; Arena_button[0] ; 4.945 ; 4.945 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[3] ; Arena_button[0] ; 4.914 ; 4.914 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[4] ; Arena_button[0] ; 4.725 ; 4.725 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[5] ; Arena_button[0] ; 4.770 ; 4.770 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[6] ; Arena_button[0] ; 5.324 ; 5.324 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[7] ; Arena_button[0] ; 4.854 ; 4.854 ; Fall       ; Arena_button[0] ;
; Arena_octatlBits[*]  ; Arena_button[1] ; 5.919 ; 5.919 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[0] ; Arena_button[1] ; 5.134 ; 5.134 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[1] ; Arena_button[1] ; 4.564 ; 4.564 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[2] ; Arena_button[1] ; 5.919 ; 5.919 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[3] ; Arena_button[1] ; 5.115 ; 5.115 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[4] ; Arena_button[1] ; 5.430 ; 5.430 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[5] ; Arena_button[1] ; 4.851 ; 4.851 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[6] ; Arena_button[1] ; 4.938 ; 4.938 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[7] ; Arena_button[1] ; 4.981 ; 4.981 ; Fall       ; Arena_button[1] ;
; Arena_octatlBits[*]  ; Arena_button[2] ; 5.619 ; 5.619 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[0] ; Arena_button[2] ; 4.628 ; 4.628 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[1] ; Arena_button[2] ; 4.920 ; 4.920 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[2] ; Arena_button[2] ; 5.428 ; 5.428 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[3] ; Arena_button[2] ; 4.907 ; 4.907 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[4] ; Arena_button[2] ; 5.319 ; 5.319 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[5] ; Arena_button[2] ; 5.619 ; 5.619 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[6] ; Arena_button[2] ; 4.932 ; 4.932 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[7] ; Arena_button[2] ; 4.672 ; 4.672 ; Fall       ; Arena_button[2] ;
; Arena_octatlBits[*]  ; Arena_button[3] ; 6.089 ; 6.089 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[0] ; Arena_button[3] ; 4.658 ; 4.658 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[1] ; Arena_button[3] ; 4.686 ; 4.686 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[2] ; Arena_button[3] ; 5.103 ; 5.103 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[3] ; Arena_button[3] ; 4.984 ; 4.984 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[4] ; Arena_button[3] ; 5.095 ; 5.095 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[5] ; Arena_button[3] ; 5.277 ; 5.277 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[6] ; Arena_button[3] ; 5.371 ; 5.371 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[7] ; Arena_button[3] ; 6.089 ; 6.089 ; Fall       ; Arena_button[3] ;
+----------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octatlBits[*]  ; Arena_button[0] ; -2.101 ; -2.101 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[0] ; Arena_button[0] ; -2.101 ; -2.101 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[1] ; Arena_button[0] ; -2.255 ; -2.255 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[2] ; Arena_button[0] ; -2.292 ; -2.292 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[3] ; Arena_button[0] ; -2.327 ; -2.327 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[4] ; Arena_button[0] ; -2.165 ; -2.165 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[5] ; Arena_button[0] ; -2.296 ; -2.296 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[6] ; Arena_button[0] ; -2.602 ; -2.602 ; Fall       ; Arena_button[0] ;
;  Arena_octatlBits[7] ; Arena_button[0] ; -2.279 ; -2.279 ; Fall       ; Arena_button[0] ;
; Arena_octatlBits[*]  ; Arena_button[1] ; -2.070 ; -2.070 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[0] ; Arena_button[1] ; -2.379 ; -2.379 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[1] ; Arena_button[1] ; -2.070 ; -2.070 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[2] ; Arena_button[1] ; -2.716 ; -2.716 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[3] ; Arena_button[1] ; -2.336 ; -2.336 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[4] ; Arena_button[1] ; -2.579 ; -2.579 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[5] ; Arena_button[1] ; -2.276 ; -2.276 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[6] ; Arena_button[1] ; -2.346 ; -2.346 ; Fall       ; Arena_button[1] ;
;  Arena_octatlBits[7] ; Arena_button[1] ; -2.389 ; -2.389 ; Fall       ; Arena_button[1] ;
; Arena_octatlBits[*]  ; Arena_button[2] ; -2.144 ; -2.144 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[0] ; Arena_button[2] ; -2.155 ; -2.155 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[1] ; Arena_button[2] ; -2.285 ; -2.285 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[2] ; Arena_button[2] ; -2.586 ; -2.586 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[3] ; Arena_button[2] ; -2.336 ; -2.336 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[4] ; Arena_button[2] ; -2.494 ; -2.494 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[5] ; Arena_button[2] ; -2.662 ; -2.662 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[6] ; Arena_button[2] ; -2.395 ; -2.395 ; Fall       ; Arena_button[2] ;
;  Arena_octatlBits[7] ; Arena_button[2] ; -2.144 ; -2.144 ; Fall       ; Arena_button[2] ;
; Arena_octatlBits[*]  ; Arena_button[3] ; -2.164 ; -2.164 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[0] ; Arena_button[3] ; -2.164 ; -2.164 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[1] ; Arena_button[3] ; -2.171 ; -2.171 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[2] ; Arena_button[3] ; -2.346 ; -2.346 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[3] ; Arena_button[3] ; -2.306 ; -2.306 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[4] ; Arena_button[3] ; -2.371 ; -2.371 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[5] ; Arena_button[3] ; -2.478 ; -2.478 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[6] ; Arena_button[3] ; -2.538 ; -2.538 ; Fall       ; Arena_button[3] ;
;  Arena_octatlBits[7] ; Arena_button[3] ; -2.379 ; -2.379 ; Fall       ; Arena_button[3] ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; Arena_OUT[*]   ; Arena_Address[0] ; 14.044 ; 14.044 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 12.057 ; 12.057 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 12.535 ; 12.535 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 13.141 ; 13.141 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 13.799 ; 13.799 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 12.665 ; 12.665 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 13.148 ; 13.148 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 11.977 ; 11.977 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 12.358 ; 12.358 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 12.519 ; 12.519 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 12.052 ; 12.052 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 13.070 ; 13.070 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 13.667 ; 13.667 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 11.789 ; 11.789 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 12.460 ; 12.460 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 13.024 ; 13.024 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 13.229 ; 13.229 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 12.862 ; 12.862 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 13.001 ; 13.001 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 13.993 ; 13.993 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 13.551 ; 13.551 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 12.338 ; 12.338 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 11.664 ; 11.664 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 12.542 ; 12.542 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 12.508 ; 12.508 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 12.146 ; 12.146 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 14.044 ; 14.044 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 12.386 ; 12.386 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 12.528 ; 12.528 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 12.152 ; 12.152 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 12.679 ; 12.679 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 12.736 ; 12.736 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 12.787 ; 12.787 ; Rise       ; Arena_Address[0] ;
; Arena_OUT[*]   ; Arena_Address[0] ; 13.995 ; 13.995 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 12.016 ; 12.016 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 12.611 ; 12.611 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 13.747 ; 13.747 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 13.610 ; 13.610 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 12.264 ; 12.264 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 13.672 ; 13.672 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 11.897 ; 11.897 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 12.522 ; 12.522 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 11.884 ; 11.884 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 11.914 ; 11.914 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 13.192 ; 13.192 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 13.212 ; 13.212 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 12.110 ; 12.110 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 12.811 ; 12.811 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 13.402 ; 13.402 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 13.526 ; 13.526 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 12.895 ; 12.895 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 13.183 ; 13.183 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 13.576 ; 13.576 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 13.941 ; 13.941 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 12.690 ; 12.690 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 12.031 ; 12.031 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 13.995 ; 13.995 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 11.598 ; 11.598 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 11.581 ; 11.581 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 13.698 ; 13.698 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 12.492 ; 12.492 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 12.399 ; 12.399 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 12.095 ; 12.095 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 12.386 ; 12.386 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 13.138 ; 13.138 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 13.738 ; 13.738 ; Fall       ; Arena_Address[0] ;
+----------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; Arena_OUT[*]   ; Arena_Address[0] ; 4.072 ; 4.072 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 4.689 ; 4.689 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 4.206 ; 4.206 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 4.904 ; 4.904 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 4.437 ; 4.437 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 4.445 ; 4.445 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 4.072 ; 4.072 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 4.249 ; 4.249 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 4.479 ; 4.479 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 4.277 ; 4.277 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 4.083 ; 4.083 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 4.832 ; 4.832 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 4.663 ; 4.663 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 4.161 ; 4.161 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 4.665 ; 4.665 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 4.437 ; 4.437 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 4.383 ; 4.383 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 4.628 ; 4.628 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 4.673 ; 4.673 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 4.682 ; 4.682 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 4.733 ; 4.733 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 4.346 ; 4.346 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 4.187 ; 4.187 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 4.439 ; 4.439 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 4.522 ; 4.522 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 4.244 ; 4.244 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 4.945 ; 4.945 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 4.357 ; 4.357 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 4.553 ; 4.553 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 4.340 ; 4.340 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 4.303 ; 4.303 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 4.553 ; 4.553 ; Rise       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 4.229 ; 4.229 ; Rise       ; Arena_Address[0] ;
; Arena_OUT[*]   ; Arena_Address[0] ; 4.072 ; 4.072 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[0]  ; Arena_Address[0] ; 4.689 ; 4.689 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[1]  ; Arena_Address[0] ; 4.206 ; 4.206 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[2]  ; Arena_Address[0] ; 4.904 ; 4.904 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[3]  ; Arena_Address[0] ; 4.437 ; 4.437 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[4]  ; Arena_Address[0] ; 4.445 ; 4.445 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[5]  ; Arena_Address[0] ; 4.072 ; 4.072 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[6]  ; Arena_Address[0] ; 4.249 ; 4.249 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[7]  ; Arena_Address[0] ; 4.479 ; 4.479 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[8]  ; Arena_Address[0] ; 4.277 ; 4.277 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[9]  ; Arena_Address[0] ; 4.083 ; 4.083 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[10] ; Arena_Address[0] ; 4.832 ; 4.832 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[11] ; Arena_Address[0] ; 4.663 ; 4.663 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[12] ; Arena_Address[0] ; 4.161 ; 4.161 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[13] ; Arena_Address[0] ; 4.665 ; 4.665 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[14] ; Arena_Address[0] ; 4.437 ; 4.437 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[15] ; Arena_Address[0] ; 4.383 ; 4.383 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[16] ; Arena_Address[0] ; 4.628 ; 4.628 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[17] ; Arena_Address[0] ; 4.673 ; 4.673 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[18] ; Arena_Address[0] ; 4.682 ; 4.682 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[19] ; Arena_Address[0] ; 4.733 ; 4.733 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[20] ; Arena_Address[0] ; 4.346 ; 4.346 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[21] ; Arena_Address[0] ; 4.187 ; 4.187 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[22] ; Arena_Address[0] ; 4.439 ; 4.439 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[23] ; Arena_Address[0] ; 4.522 ; 4.522 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[24] ; Arena_Address[0] ; 4.244 ; 4.244 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[25] ; Arena_Address[0] ; 4.945 ; 4.945 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[26] ; Arena_Address[0] ; 4.357 ; 4.357 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[27] ; Arena_Address[0] ; 4.553 ; 4.553 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[28] ; Arena_Address[0] ; 4.340 ; 4.340 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[29] ; Arena_Address[0] ; 4.303 ; 4.303 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[30] ; Arena_Address[0] ; 4.553 ; 4.553 ; Fall       ; Arena_Address[0] ;
;  Arena_OUT[31] ; Arena_Address[0] ; 4.229 ; 4.229 ; Fall       ; Arena_Address[0] ;
+----------------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------------------------+
; Progagation Delay                                                    ;
+------------------+---------------+--------+--------+--------+--------+
; Input Port       ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------------+---------------+--------+--------+--------+--------+
; Arena_Address[1] ; Arena_OUT[0]  ; 10.734 ; 10.745 ; 10.745 ; 10.734 ;
; Arena_Address[1] ; Arena_OUT[1]  ; 11.077 ; 11.614 ; 11.614 ; 11.077 ;
; Arena_Address[1] ; Arena_OUT[2]  ; 11.986 ; 12.122 ; 12.122 ; 11.986 ;
; Arena_Address[1] ; Arena_OUT[3]  ; 11.781 ; 11.912 ; 11.912 ; 11.781 ;
; Arena_Address[1] ; Arena_OUT[4]  ; 12.269 ; 11.368 ; 11.368 ; 12.269 ;
; Arena_Address[1] ; Arena_OUT[5]  ; 12.380 ; 11.525 ; 11.525 ; 12.380 ;
; Arena_Address[1] ; Arena_OUT[6]  ; 11.916 ; 10.998 ; 10.998 ; 11.916 ;
; Arena_Address[1] ; Arena_OUT[7]  ; 10.440 ; 10.489 ; 10.489 ; 10.440 ;
; Arena_Address[1] ; Arena_OUT[8]  ; 10.687 ; 11.509 ; 11.509 ; 10.687 ;
; Arena_Address[1] ; Arena_OUT[9]  ; 10.656 ; 11.386 ; 11.386 ; 10.656 ;
; Arena_Address[1] ; Arena_OUT[10] ; 12.062 ; 12.279 ; 12.279 ; 12.062 ;
; Arena_Address[1] ; Arena_OUT[11] ; 12.372 ; 12.398 ; 12.398 ; 12.372 ;
; Arena_Address[1] ; Arena_OUT[12] ; 11.338 ; 11.018 ; 11.018 ; 11.338 ;
; Arena_Address[1] ; Arena_OUT[13] ; 11.251 ; 11.421 ; 11.421 ; 11.251 ;
; Arena_Address[1] ; Arena_OUT[14] ; 12.309 ; 12.400 ; 12.400 ; 12.309 ;
; Arena_Address[1] ; Arena_OUT[15] ; 11.181 ; 10.397 ; 10.397 ; 11.181 ;
; Arena_Address[1] ; Arena_OUT[16] ; 11.424 ; 11.562 ; 11.562 ; 11.424 ;
; Arena_Address[1] ; Arena_OUT[17] ; 11.751 ; 11.523 ; 11.523 ; 11.751 ;
; Arena_Address[1] ; Arena_OUT[18] ; 12.765 ; 11.729 ; 11.729 ; 12.765 ;
; Arena_Address[1] ; Arena_OUT[19] ; 12.174 ; 12.177 ; 12.177 ; 12.174 ;
; Arena_Address[1] ; Arena_OUT[20] ; 11.064 ; 10.828 ; 10.828 ; 11.064 ;
; Arena_Address[1] ; Arena_OUT[21] ; 10.667 ; 10.246 ; 10.246 ; 10.667 ;
; Arena_Address[1] ; Arena_OUT[22] ; 10.792 ; 11.219 ; 11.219 ; 10.792 ;
; Arena_Address[1] ; Arena_OUT[23] ; 10.897 ; 10.840 ; 10.840 ; 10.897 ;
; Arena_Address[1] ; Arena_OUT[24] ; 10.430 ; 10.908 ; 10.908 ; 10.430 ;
; Arena_Address[1] ; Arena_OUT[25] ; 12.150 ; 12.118 ; 12.118 ; 12.150 ;
; Arena_Address[1] ; Arena_OUT[26] ; 10.729 ; 10.976 ; 10.976 ; 10.729 ;
; Arena_Address[1] ; Arena_OUT[27] ; 12.060 ; 11.415 ; 11.415 ; 12.060 ;
; Arena_Address[1] ; Arena_OUT[28] ; 10.684 ; 10.725 ; 10.725 ; 10.684 ;
; Arena_Address[1] ; Arena_OUT[29] ; 11.498 ; 11.628 ; 11.628 ; 11.498 ;
; Arena_Address[1] ; Arena_OUT[30] ; 11.707 ; 11.796 ; 11.796 ; 11.707 ;
; Arena_Address[1] ; Arena_OUT[31] ; 11.797 ; 12.230 ; 12.230 ; 11.797 ;
; Arena_Address[2] ; Arena_OUT[0]  ; 10.930 ; 11.001 ; 11.001 ; 10.930 ;
; Arena_Address[2] ; Arena_OUT[1]  ; 11.230 ; 11.842 ; 11.842 ; 11.230 ;
; Arena_Address[2] ; Arena_OUT[2]  ; 12.307 ; 12.106 ; 12.106 ; 12.307 ;
; Arena_Address[2] ; Arena_OUT[3]  ; 11.987 ; 11.965 ; 11.965 ; 11.987 ;
; Arena_Address[2] ; Arena_OUT[4]  ; 11.451 ; 12.504 ; 12.504 ; 11.451 ;
; Arena_Address[2] ; Arena_OUT[5]  ; 10.830 ; 12.647 ; 12.647 ; 10.830 ;
; Arena_Address[2] ; Arena_OUT[6]  ; 10.727 ; 12.151 ; 12.151 ; 10.727 ;
; Arena_Address[2] ; Arena_OUT[7]  ; 10.547 ; 10.720 ; 10.720 ; 10.547 ;
; Arena_Address[2] ; Arena_OUT[8]  ; 10.794 ; 11.603 ; 11.603 ; 10.794 ;
; Arena_Address[2] ; Arena_OUT[9]  ; 10.876 ; 11.614 ; 11.614 ; 10.876 ;
; Arena_Address[2] ; Arena_OUT[10] ; 12.464 ; 11.743 ; 11.743 ; 12.464 ;
; Arena_Address[2] ; Arena_OUT[11] ; 12.602 ; 12.387 ; 12.387 ; 12.602 ;
; Arena_Address[2] ; Arena_OUT[12] ; 11.322 ; 11.458 ; 11.458 ; 11.322 ;
; Arena_Address[2] ; Arena_OUT[13] ; 11.439 ; 11.652 ; 11.652 ; 11.439 ;
; Arena_Address[2] ; Arena_OUT[14] ; 12.604 ; 12.544 ; 12.544 ; 12.604 ;
; Arena_Address[2] ; Arena_OUT[15] ; 10.507 ; 11.419 ; 11.419 ; 10.507 ;
; Arena_Address[2] ; Arena_OUT[16] ; 11.747 ; 10.950 ; 10.950 ; 11.747 ;
; Arena_Address[2] ; Arena_OUT[17] ; 11.972 ; 11.797 ; 11.797 ; 11.972 ;
; Arena_Address[2] ; Arena_OUT[18] ; 11.914 ; 12.885 ; 12.885 ; 11.914 ;
; Arena_Address[2] ; Arena_OUT[19] ; 12.281 ; 12.271 ; 12.271 ; 12.281 ;
; Arena_Address[2] ; Arena_OUT[20] ; 11.171 ; 10.895 ; 10.895 ; 11.171 ;
; Arena_Address[2] ; Arena_OUT[21] ; 10.432 ; 10.905 ; 10.905 ; 10.432 ;
; Arena_Address[2] ; Arena_OUT[22] ; 11.200 ; 11.313 ; 11.313 ; 11.200 ;
; Arena_Address[2] ; Arena_OUT[23] ; 10.805 ; 11.132 ; 11.132 ; 10.805 ;
; Arena_Address[2] ; Arena_OUT[24] ; 10.650 ; 11.002 ; 11.002 ; 10.650 ;
; Arena_Address[2] ; Arena_OUT[25] ; 12.029 ; 12.417 ; 12.417 ; 12.029 ;
; Arena_Address[2] ; Arena_OUT[26] ; 11.161 ; 10.996 ; 10.996 ; 11.161 ;
; Arena_Address[2] ; Arena_OUT[27] ; 11.601 ; 12.295 ; 12.295 ; 11.601 ;
; Arena_Address[2] ; Arena_OUT[28] ; 10.911 ; 10.665 ; 10.665 ; 10.911 ;
; Arena_Address[2] ; Arena_OUT[29] ; 11.485 ; 11.859 ; 11.859 ; 11.485 ;
; Arena_Address[2] ; Arena_OUT[30] ; 12.000 ; 11.942 ; 11.942 ; 12.000 ;
; Arena_Address[2] ; Arena_OUT[31] ; 12.415 ; 10.624 ; 10.624 ; 12.415 ;
; Arena_Address[3] ; Arena_OUT[0]  ; 11.601 ; 11.572 ; 11.572 ; 11.601 ;
; Arena_Address[3] ; Arena_OUT[1]  ; 12.467 ; 11.958 ; 11.958 ; 12.467 ;
; Arena_Address[3] ; Arena_OUT[2]  ; 12.816 ; 12.949 ; 12.949 ; 12.816 ;
; Arena_Address[3] ; Arena_OUT[3]  ; 12.788 ; 12.662 ; 12.662 ; 12.788 ;
; Arena_Address[3] ; Arena_OUT[4]  ; 13.131 ; 12.093 ; 12.093 ; 13.131 ;
; Arena_Address[3] ; Arena_OUT[5]  ; 13.247 ; 11.479 ; 11.479 ; 13.247 ;
; Arena_Address[3] ; Arena_OUT[6]  ; 12.778 ; 11.200 ; 11.200 ; 12.778 ;
; Arena_Address[3] ; Arena_OUT[7]  ; 11.376 ; 11.120 ; 11.120 ; 11.376 ;
; Arena_Address[3] ; Arena_OUT[8]  ; 11.623 ; 12.455 ; 12.455 ; 11.623 ;
; Arena_Address[3] ; Arena_OUT[9]  ; 12.239 ; 11.524 ; 11.524 ; 12.239 ;
; Arena_Address[3] ; Arena_OUT[10] ; 12.998 ; 13.106 ; 13.106 ; 12.998 ;
; Arena_Address[3] ; Arena_OUT[11] ; 12.825 ; 13.243 ; 13.243 ; 12.825 ;
; Arena_Address[3] ; Arena_OUT[12] ; 11.871 ; 12.219 ; 12.219 ; 11.871 ;
; Arena_Address[3] ; Arena_OUT[13] ; 12.245 ; 12.132 ; 12.132 ; 12.245 ;
; Arena_Address[3] ; Arena_OUT[14] ; 13.171 ; 13.245 ; 13.245 ; 13.171 ;
; Arena_Address[3] ; Arena_OUT[15] ; 11.175 ; 12.043 ; 12.043 ; 11.175 ;
; Arena_Address[3] ; Arena_OUT[16] ; 10.960 ; 12.389 ; 12.389 ; 10.960 ;
; Arena_Address[3] ; Arena_OUT[17] ; 12.424 ; 12.617 ; 12.617 ; 12.424 ;
; Arena_Address[3] ; Arena_OUT[18] ; 12.684 ; 13.646 ; 13.646 ; 12.684 ;
; Arena_Address[3] ; Arena_OUT[19] ; 13.110 ; 13.123 ; 13.123 ; 13.110 ;
; Arena_Address[3] ; Arena_OUT[20] ; 12.000 ; 11.775 ; 11.775 ; 12.000 ;
; Arena_Address[3] ; Arena_OUT[21] ; 11.125 ; 11.529 ; 11.529 ; 11.125 ;
; Arena_Address[3] ; Arena_OUT[22] ; 11.397 ; 12.165 ; 12.165 ; 11.397 ;
; Arena_Address[3] ; Arena_OUT[23] ; 11.759 ; 11.263 ; 11.263 ; 11.759 ;
; Arena_Address[3] ; Arena_OUT[24] ; 11.291 ; 11.854 ; 11.854 ; 11.291 ;
; Arena_Address[3] ; Arena_OUT[25] ; 13.017 ; 12.674 ; 12.674 ; 13.017 ;
; Arena_Address[3] ; Arena_OUT[26] ; 11.596 ; 11.803 ; 11.803 ; 11.596 ;
; Arena_Address[3] ; Arena_OUT[27] ; 12.922 ; 11.407 ; 11.407 ; 12.922 ;
; Arena_Address[3] ; Arena_OUT[28] ; 11.547 ; 11.318 ; 11.318 ; 11.547 ;
; Arena_Address[3] ; Arena_OUT[29] ; 12.452 ; 11.329 ; 11.329 ; 12.452 ;
; Arena_Address[3] ; Arena_OUT[30] ; 12.569 ; 12.641 ; 12.641 ; 12.569 ;
; Arena_Address[3] ; Arena_OUT[31] ; 11.224 ; 13.057 ; 13.057 ; 11.224 ;
; Arena_CS         ; Arena_OUT[0]  ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; Arena_CS         ; Arena_OUT[1]  ; 11.903 ; 11.903 ; 11.903 ; 11.903 ;
; Arena_CS         ; Arena_OUT[2]  ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; Arena_CS         ; Arena_OUT[3]  ; 10.989 ; 10.989 ; 10.989 ; 10.989 ;
; Arena_CS         ; Arena_OUT[4]  ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; Arena_CS         ; Arena_OUT[5]  ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; Arena_CS         ; Arena_OUT[6]  ; 8.829  ; 8.829  ; 8.829  ; 8.829  ;
; Arena_CS         ; Arena_OUT[7]  ; 12.686 ; 12.686 ; 12.686 ; 12.686 ;
; Arena_CS         ; Arena_OUT[8]  ; 8.829  ; 8.829  ; 8.829  ; 8.829  ;
; Arena_CS         ; Arena_OUT[9]  ; 11.903 ; 11.903 ; 11.903 ; 11.903 ;
; Arena_CS         ; Arena_OUT[10] ; 12.918 ; 12.918 ; 12.918 ; 12.918 ;
; Arena_CS         ; Arena_OUT[11] ; 10.979 ; 10.979 ; 10.979 ; 10.979 ;
; Arena_CS         ; Arena_OUT[12] ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; Arena_CS         ; Arena_OUT[13] ; 12.379 ; 12.379 ; 12.379 ; 12.379 ;
; Arena_CS         ; Arena_OUT[14] ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; Arena_CS         ; Arena_OUT[15] ; 12.133 ; 12.133 ; 12.133 ; 12.133 ;
; Arena_CS         ; Arena_OUT[16] ; 12.898 ; 12.898 ; 12.898 ; 12.898 ;
; Arena_CS         ; Arena_OUT[17] ; 10.999 ; 10.999 ; 10.999 ; 10.999 ;
; Arena_CS         ; Arena_OUT[18] ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; Arena_CS         ; Arena_OUT[19] ; 12.686 ; 12.686 ; 12.686 ; 12.686 ;
; Arena_CS         ; Arena_OUT[20] ; 12.677 ; 12.677 ; 12.677 ; 12.677 ;
; Arena_CS         ; Arena_OUT[21] ; 12.123 ; 12.123 ; 12.123 ; 12.123 ;
; Arena_CS         ; Arena_OUT[22] ; 12.677 ; 12.677 ; 12.677 ; 12.677 ;
; Arena_CS         ; Arena_OUT[23] ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; Arena_CS         ; Arena_OUT[24] ; 12.379 ; 12.379 ; 12.379 ; 12.379 ;
; Arena_CS         ; Arena_OUT[25] ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; Arena_CS         ; Arena_OUT[26] ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; Arena_CS         ; Arena_OUT[27] ; 12.153 ; 12.153 ; 12.153 ; 12.153 ;
; Arena_CS         ; Arena_OUT[28] ; 11.603 ; 11.603 ; 11.603 ; 11.603 ;
; Arena_CS         ; Arena_OUT[29] ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; Arena_CS         ; Arena_OUT[30] ; 11.487 ; 11.487 ; 11.487 ; 11.487 ;
; Arena_CS         ; Arena_OUT[31] ; 12.153 ; 12.153 ; 12.153 ; 12.153 ;
; Arena_OE         ; Arena_OUT[0]  ; 12.757 ; 12.757 ; 12.757 ; 12.757 ;
; Arena_OE         ; Arena_OUT[1]  ; 12.008 ; 12.008 ; 12.008 ; 12.008 ;
; Arena_OE         ; Arena_OUT[2]  ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; Arena_OE         ; Arena_OUT[3]  ; 11.094 ; 11.094 ; 11.094 ; 11.094 ;
; Arena_OE         ; Arena_OUT[4]  ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; Arena_OE         ; Arena_OUT[5]  ; 12.002 ; 12.002 ; 12.002 ; 12.002 ;
; Arena_OE         ; Arena_OUT[6]  ; 8.934  ; 8.934  ; 8.934  ; 8.934  ;
; Arena_OE         ; Arena_OUT[7]  ; 12.791 ; 12.791 ; 12.791 ; 12.791 ;
; Arena_OE         ; Arena_OUT[8]  ; 8.934  ; 8.934  ; 8.934  ; 8.934  ;
; Arena_OE         ; Arena_OUT[9]  ; 12.008 ; 12.008 ; 12.008 ; 12.008 ;
; Arena_OE         ; Arena_OUT[10] ; 13.023 ; 13.023 ; 13.023 ; 13.023 ;
; Arena_OE         ; Arena_OUT[11] ; 11.084 ; 11.084 ; 11.084 ; 11.084 ;
; Arena_OE         ; Arena_OUT[12] ; 12.002 ; 12.002 ; 12.002 ; 12.002 ;
; Arena_OE         ; Arena_OUT[13] ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; Arena_OE         ; Arena_OUT[14] ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; Arena_OE         ; Arena_OUT[15] ; 12.238 ; 12.238 ; 12.238 ; 12.238 ;
; Arena_OE         ; Arena_OUT[16] ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; Arena_OE         ; Arena_OUT[17] ; 11.104 ; 11.104 ; 11.104 ; 11.104 ;
; Arena_OE         ; Arena_OUT[18] ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; Arena_OE         ; Arena_OUT[19] ; 12.791 ; 12.791 ; 12.791 ; 12.791 ;
; Arena_OE         ; Arena_OUT[20] ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; Arena_OE         ; Arena_OUT[21] ; 12.228 ; 12.228 ; 12.228 ; 12.228 ;
; Arena_OE         ; Arena_OUT[22] ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; Arena_OE         ; Arena_OUT[23] ; 12.002 ; 12.002 ; 12.002 ; 12.002 ;
; Arena_OE         ; Arena_OUT[24] ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; Arena_OE         ; Arena_OUT[25] ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; Arena_OE         ; Arena_OUT[26] ; 12.747 ; 12.747 ; 12.747 ; 12.747 ;
; Arena_OE         ; Arena_OUT[27] ; 12.258 ; 12.258 ; 12.258 ; 12.258 ;
; Arena_OE         ; Arena_OUT[28] ; 11.708 ; 11.708 ; 11.708 ; 11.708 ;
; Arena_OE         ; Arena_OUT[29] ; 11.992 ; 11.992 ; 11.992 ; 11.992 ;
; Arena_OE         ; Arena_OUT[30] ; 11.592 ; 11.592 ; 11.592 ; 11.592 ;
; Arena_OE         ; Arena_OUT[31] ; 12.258 ; 12.258 ; 12.258 ; 12.258 ;
+------------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Progagation Delay                                        ;
+------------------+---------------+-------+-------+-------+-------+
; Input Port       ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------------+---------------+-------+-------+-------+-------+
; Arena_Address[1] ; Arena_OUT[0]  ; 4.808 ; 4.836 ; 4.836 ; 4.808 ;
; Arena_Address[1] ; Arena_OUT[1]  ; 4.325 ; 4.573 ; 4.573 ; 4.325 ;
; Arena_Address[1] ; Arena_OUT[2]  ; 5.288 ; 4.930 ; 4.930 ; 5.288 ;
; Arena_Address[1] ; Arena_OUT[3]  ; 4.723 ; 4.555 ; 4.555 ; 4.723 ;
; Arena_Address[1] ; Arena_OUT[4]  ; 4.799 ; 4.564 ; 4.564 ; 4.799 ;
; Arena_Address[1] ; Arena_OUT[5]  ; 4.414 ; 4.190 ; 4.190 ; 4.414 ;
; Arena_Address[1] ; Arena_OUT[6]  ; 4.658 ; 4.275 ; 4.275 ; 4.658 ;
; Arena_Address[1] ; Arena_OUT[7]  ; 4.488 ; 4.713 ; 4.713 ; 4.488 ;
; Arena_Address[1] ; Arena_OUT[8]  ; 4.378 ; 4.303 ; 4.303 ; 4.378 ;
; Arena_Address[1] ; Arena_OUT[9]  ; 4.433 ; 4.201 ; 4.201 ; 4.433 ;
; Arena_Address[1] ; Arena_OUT[10] ; 4.904 ; 4.857 ; 4.857 ; 4.904 ;
; Arena_Address[1] ; Arena_OUT[11] ; 4.720 ; 4.781 ; 4.781 ; 4.720 ;
; Arena_Address[1] ; Arena_OUT[12] ; 4.523 ; 4.279 ; 4.279 ; 4.523 ;
; Arena_Address[1] ; Arena_OUT[13] ; 4.892 ; 4.672 ; 4.672 ; 4.892 ;
; Arena_Address[1] ; Arena_OUT[14] ; 4.487 ; 4.556 ; 4.556 ; 4.487 ;
; Arena_Address[1] ; Arena_OUT[15] ; 4.419 ; 4.390 ; 4.390 ; 4.419 ;
; Arena_Address[1] ; Arena_OUT[16] ; 4.653 ; 4.788 ; 4.788 ; 4.653 ;
; Arena_Address[1] ; Arena_OUT[17] ; 4.949 ; 4.791 ; 4.791 ; 4.949 ;
; Arena_Address[1] ; Arena_OUT[18] ; 4.832 ; 4.800 ; 4.800 ; 4.832 ;
; Arena_Address[1] ; Arena_OUT[19] ; 4.758 ; 5.080 ; 5.080 ; 4.758 ;
; Arena_Address[1] ; Arena_OUT[20] ; 4.516 ; 4.372 ; 4.372 ; 4.516 ;
; Arena_Address[1] ; Arena_OUT[21] ; 4.484 ; 4.194 ; 4.194 ; 4.484 ;
; Arena_Address[1] ; Arena_OUT[22] ; 4.806 ; 4.525 ; 4.525 ; 4.806 ;
; Arena_Address[1] ; Arena_OUT[23] ; 4.541 ; 4.589 ; 4.589 ; 4.541 ;
; Arena_Address[1] ; Arena_OUT[24] ; 4.253 ; 4.744 ; 4.744 ; 4.253 ;
; Arena_Address[1] ; Arena_OUT[25] ; 5.121 ; 4.971 ; 4.971 ; 5.121 ;
; Arena_Address[1] ; Arena_OUT[26] ; 4.476 ; 4.515 ; 4.515 ; 4.476 ;
; Arena_Address[1] ; Arena_OUT[27] ; 4.672 ; 4.913 ; 4.913 ; 4.672 ;
; Arena_Address[1] ; Arena_OUT[28] ; 4.365 ; 4.460 ; 4.460 ; 4.365 ;
; Arena_Address[1] ; Arena_OUT[29] ; 4.605 ; 4.366 ; 4.366 ; 4.605 ;
; Arena_Address[1] ; Arena_OUT[30] ; 4.601 ; 4.672 ; 4.672 ; 4.601 ;
; Arena_Address[1] ; Arena_OUT[31] ; 4.507 ; 4.347 ; 4.347 ; 4.507 ;
; Arena_Address[2] ; Arena_OUT[0]  ; 4.890 ; 4.942 ; 4.942 ; 4.890 ;
; Arena_Address[2] ; Arena_OUT[1]  ; 4.407 ; 4.679 ; 4.679 ; 4.407 ;
; Arena_Address[2] ; Arena_OUT[2]  ; 5.183 ; 5.082 ; 5.082 ; 5.183 ;
; Arena_Address[2] ; Arena_OUT[3]  ; 4.805 ; 4.661 ; 4.661 ; 4.805 ;
; Arena_Address[2] ; Arena_OUT[4]  ; 4.881 ; 4.670 ; 4.670 ; 4.881 ;
; Arena_Address[2] ; Arena_OUT[5]  ; 4.743 ; 4.296 ; 4.296 ; 4.743 ;
; Arena_Address[2] ; Arena_OUT[6]  ; 4.424 ; 4.710 ; 4.710 ; 4.424 ;
; Arena_Address[2] ; Arena_OUT[7]  ; 4.864 ; 4.540 ; 4.540 ; 4.864 ;
; Arena_Address[2] ; Arena_OUT[8]  ; 4.452 ; 4.430 ; 4.430 ; 4.452 ;
; Arena_Address[2] ; Arena_OUT[9]  ; 4.515 ; 4.307 ; 4.307 ; 4.515 ;
; Arena_Address[2] ; Arena_OUT[10] ; 5.025 ; 5.006 ; 5.006 ; 5.025 ;
; Arena_Address[2] ; Arena_OUT[11] ; 5.029 ; 4.879 ; 4.879 ; 5.029 ;
; Arena_Address[2] ; Arena_OUT[12] ; 4.605 ; 4.385 ; 4.385 ; 4.605 ;
; Arena_Address[2] ; Arena_OUT[13] ; 4.719 ; 4.908 ; 4.908 ; 4.719 ;
; Arena_Address[2] ; Arena_OUT[14] ; 4.929 ; 4.646 ; 4.646 ; 4.929 ;
; Arena_Address[2] ; Arena_OUT[15] ; 4.437 ; 4.471 ; 4.471 ; 4.437 ;
; Arena_Address[2] ; Arena_OUT[16] ; 4.802 ; 4.911 ; 4.911 ; 4.802 ;
; Arena_Address[2] ; Arena_OUT[17] ; 5.238 ; 4.897 ; 4.897 ; 5.238 ;
; Arena_Address[2] ; Arena_OUT[18] ; 5.251 ; 4.906 ; 4.906 ; 5.251 ;
; Arena_Address[2] ; Arena_OUT[19] ; 4.907 ; 5.162 ; 5.162 ; 4.907 ;
; Arena_Address[2] ; Arena_OUT[20] ; 4.521 ; 4.568 ; 4.568 ; 4.521 ;
; Arena_Address[2] ; Arena_OUT[21] ; 4.241 ; 4.643 ; 4.643 ; 4.241 ;
; Arena_Address[2] ; Arena_OUT[22] ; 4.674 ; 4.664 ; 4.664 ; 4.674 ;
; Arena_Address[2] ; Arena_OUT[23] ; 4.691 ; 4.986 ; 4.986 ; 4.691 ;
; Arena_Address[2] ; Arena_OUT[24] ; 4.819 ; 4.305 ; 4.305 ; 4.819 ;
; Arena_Address[2] ; Arena_OUT[25] ; 5.120 ; 5.280 ; 5.280 ; 5.120 ;
; Arena_Address[2] ; Arena_OUT[26] ; 4.558 ; 4.621 ; 4.621 ; 4.558 ;
; Arena_Address[2] ; Arena_OUT[27] ; 4.754 ; 4.915 ; 4.915 ; 4.754 ;
; Arena_Address[2] ; Arena_OUT[28] ; 4.514 ; 4.609 ; 4.609 ; 4.514 ;
; Arena_Address[2] ; Arena_OUT[29] ; 4.515 ; 4.528 ; 4.528 ; 4.515 ;
; Arena_Address[2] ; Arena_OUT[30] ; 4.992 ; 4.760 ; 4.760 ; 4.992 ;
; Arena_Address[2] ; Arena_OUT[31] ; 4.724 ; 4.453 ; 4.453 ; 4.724 ;
; Arena_Address[3] ; Arena_OUT[0]  ; 5.363 ; 5.379 ; 5.379 ; 5.363 ;
; Arena_Address[3] ; Arena_OUT[1]  ; 4.880 ; 5.101 ; 5.101 ; 4.880 ;
; Arena_Address[3] ; Arena_OUT[2]  ; 5.427 ; 5.736 ; 5.736 ; 5.427 ;
; Arena_Address[3] ; Arena_OUT[3]  ; 5.278 ; 5.110 ; 5.110 ; 5.278 ;
; Arena_Address[3] ; Arena_OUT[4]  ; 5.354 ; 5.120 ; 5.120 ; 5.354 ;
; Arena_Address[3] ; Arena_OUT[5]  ; 5.376 ; 4.745 ; 4.745 ; 5.376 ;
; Arena_Address[3] ; Arena_OUT[6]  ; 5.320 ; 4.797 ; 4.797 ; 5.320 ;
; Arena_Address[3] ; Arena_OUT[7]  ; 5.212 ; 5.029 ; 5.029 ; 5.212 ;
; Arena_Address[3] ; Arena_OUT[8]  ; 5.058 ; 4.825 ; 4.825 ; 5.058 ;
; Arena_Address[3] ; Arena_OUT[9]  ; 4.988 ; 4.756 ; 4.756 ; 4.988 ;
; Arena_Address[3] ; Arena_OUT[10] ; 5.353 ; 5.475 ; 5.475 ; 5.353 ;
; Arena_Address[3] ; Arena_OUT[11] ; 5.502 ; 5.250 ; 5.250 ; 5.502 ;
; Arena_Address[3] ; Arena_OUT[12] ; 5.078 ; 4.834 ; 4.834 ; 5.078 ;
; Arena_Address[3] ; Arena_OUT[13] ; 5.187 ; 5.357 ; 5.357 ; 5.187 ;
; Arena_Address[3] ; Arena_OUT[14] ; 5.402 ; 5.017 ; 5.017 ; 5.402 ;
; Arena_Address[3] ; Arena_OUT[15] ; 4.905 ; 4.960 ; 4.960 ; 4.905 ;
; Arena_Address[3] ; Arena_OUT[16] ; 5.284 ; 5.178 ; 5.178 ; 5.284 ;
; Arena_Address[3] ; Arena_OUT[17] ; 5.711 ; 5.346 ; 5.346 ; 5.711 ;
; Arena_Address[3] ; Arena_OUT[18] ; 5.717 ; 5.355 ; 5.355 ; 5.717 ;
; Arena_Address[3] ; Arena_OUT[19] ; 5.506 ; 5.283 ; 5.283 ; 5.506 ;
; Arena_Address[3] ; Arena_OUT[20] ; 5.166 ; 4.894 ; 4.894 ; 5.166 ;
; Arena_Address[3] ; Arena_OUT[21] ; 4.709 ; 5.098 ; 5.098 ; 4.709 ;
; Arena_Address[3] ; Arena_OUT[22] ; 5.282 ; 5.047 ; 5.047 ; 5.282 ;
; Arena_Address[3] ; Arena_OUT[23] ; 5.278 ; 5.074 ; 5.074 ; 5.278 ;
; Arena_Address[3] ; Arena_OUT[24] ; 5.292 ; 4.794 ; 4.794 ; 5.292 ;
; Arena_Address[3] ; Arena_OUT[25] ; 5.977 ; 5.493 ; 5.493 ; 5.977 ;
; Arena_Address[3] ; Arena_OUT[26] ; 5.031 ; 5.071 ; 5.071 ; 5.031 ;
; Arena_Address[3] ; Arena_OUT[27] ; 5.227 ; 5.286 ; 5.286 ; 5.227 ;
; Arena_Address[3] ; Arena_OUT[28] ; 4.956 ; 4.890 ; 4.890 ; 4.956 ;
; Arena_Address[3] ; Arena_OUT[29] ; 5.170 ; 4.894 ; 4.894 ; 5.170 ;
; Arena_Address[3] ; Arena_OUT[30] ; 5.465 ; 5.131 ; 5.131 ; 5.465 ;
; Arena_Address[3] ; Arena_OUT[31] ; 4.999 ; 4.902 ; 4.902 ; 4.999 ;
; Arena_CS         ; Arena_OUT[0]  ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; Arena_CS         ; Arena_OUT[1]  ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; Arena_CS         ; Arena_OUT[2]  ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Arena_CS         ; Arena_OUT[3]  ; 6.172 ; 6.172 ; 6.172 ; 6.172 ;
; Arena_CS         ; Arena_OUT[4]  ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; Arena_CS         ; Arena_OUT[5]  ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Arena_CS         ; Arena_OUT[6]  ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; Arena_CS         ; Arena_OUT[7]  ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; Arena_CS         ; Arena_OUT[8]  ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; Arena_CS         ; Arena_OUT[9]  ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; Arena_CS         ; Arena_OUT[10] ; 7.106 ; 7.106 ; 7.106 ; 7.106 ;
; Arena_CS         ; Arena_OUT[11] ; 6.162 ; 6.162 ; 6.162 ; 6.162 ;
; Arena_CS         ; Arena_OUT[12] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Arena_CS         ; Arena_OUT[13] ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; Arena_CS         ; Arena_OUT[14] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Arena_CS         ; Arena_OUT[15] ; 6.717 ; 6.717 ; 6.717 ; 6.717 ;
; Arena_CS         ; Arena_OUT[16] ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; Arena_CS         ; Arena_OUT[17] ; 6.182 ; 6.182 ; 6.182 ; 6.182 ;
; Arena_CS         ; Arena_OUT[18] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Arena_CS         ; Arena_OUT[19] ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; Arena_CS         ; Arena_OUT[20] ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; Arena_CS         ; Arena_OUT[21] ; 6.707 ; 6.707 ; 6.707 ; 6.707 ;
; Arena_CS         ; Arena_OUT[22] ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; Arena_CS         ; Arena_OUT[23] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Arena_CS         ; Arena_OUT[24] ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; Arena_CS         ; Arena_OUT[25] ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; Arena_CS         ; Arena_OUT[26] ; 6.957 ; 6.957 ; 6.957 ; 6.957 ;
; Arena_CS         ; Arena_OUT[27] ; 6.740 ; 6.740 ; 6.740 ; 6.740 ;
; Arena_CS         ; Arena_OUT[28] ; 6.468 ; 6.468 ; 6.468 ; 6.468 ;
; Arena_CS         ; Arena_OUT[29] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; Arena_CS         ; Arena_OUT[30] ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; Arena_CS         ; Arena_OUT[31] ; 6.740 ; 6.740 ; 6.740 ; 6.740 ;
; Arena_OE         ; Arena_OUT[0]  ; 7.026 ; 7.026 ; 7.026 ; 7.026 ;
; Arena_OE         ; Arena_OUT[1]  ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; Arena_OE         ; Arena_OUT[2]  ; 6.435 ; 6.435 ; 6.435 ; 6.435 ;
; Arena_OE         ; Arena_OUT[3]  ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; Arena_OE         ; Arena_OUT[4]  ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; Arena_OE         ; Arena_OUT[5]  ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; Arena_OE         ; Arena_OUT[6]  ; 5.027 ; 5.027 ; 5.027 ; 5.027 ;
; Arena_OE         ; Arena_OUT[7]  ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; Arena_OE         ; Arena_OUT[8]  ; 5.027 ; 5.027 ; 5.027 ; 5.027 ;
; Arena_OE         ; Arena_OUT[9]  ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; Arena_OE         ; Arena_OUT[10] ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; Arena_OE         ; Arena_OUT[11] ; 6.221 ; 6.221 ; 6.221 ; 6.221 ;
; Arena_OE         ; Arena_OUT[12] ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; Arena_OE         ; Arena_OUT[13] ; 6.898 ; 6.898 ; 6.898 ; 6.898 ;
; Arena_OE         ; Arena_OUT[14] ; 6.435 ; 6.435 ; 6.435 ; 6.435 ;
; Arena_OE         ; Arena_OUT[15] ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; Arena_OE         ; Arena_OUT[16] ; 7.145 ; 7.145 ; 7.145 ; 7.145 ;
; Arena_OE         ; Arena_OUT[17] ; 6.241 ; 6.241 ; 6.241 ; 6.241 ;
; Arena_OE         ; Arena_OUT[18] ; 6.435 ; 6.435 ; 6.435 ; 6.435 ;
; Arena_OE         ; Arena_OUT[19] ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; Arena_OE         ; Arena_OUT[20] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; Arena_OE         ; Arena_OUT[21] ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; Arena_OE         ; Arena_OUT[22] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; Arena_OE         ; Arena_OUT[23] ; 6.672 ; 6.672 ; 6.672 ; 6.672 ;
; Arena_OE         ; Arena_OUT[24] ; 6.898 ; 6.898 ; 6.898 ; 6.898 ;
; Arena_OE         ; Arena_OUT[25] ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; Arena_OE         ; Arena_OUT[26] ; 7.016 ; 7.016 ; 7.016 ; 7.016 ;
; Arena_OE         ; Arena_OUT[27] ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
; Arena_OE         ; Arena_OUT[28] ; 6.527 ; 6.527 ; 6.527 ; 6.527 ;
; Arena_OE         ; Arena_OUT[29] ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; Arena_OE         ; Arena_OUT[30] ; 6.455 ; 6.455 ; 6.455 ; 6.455 ;
; Arena_OE         ; Arena_OUT[31] ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
+------------------+---------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; Arena_Address[0] ; Arena_Address[0] ; 0        ; 256      ; 256      ; 0        ;
; Arena_button[0]  ; Arena_Address[0] ; 0        ; 64       ; 0        ; 64       ;
; Arena_button[1]  ; Arena_Address[0] ; 0        ; 64       ; 0        ; 64       ;
; Arena_button[2]  ; Arena_Address[0] ; 0        ; 64       ; 0        ; 64       ;
; Arena_button[3]  ; Arena_Address[0] ; 0        ; 64       ; 0        ; 64       ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; Arena_Address[0] ; Arena_Address[0] ; 0        ; 256      ; 256      ; 0        ;
; Arena_button[0]  ; Arena_Address[0] ; 0        ; 64       ; 0        ; 64       ;
; Arena_button[1]  ; Arena_Address[0] ; 0        ; 64       ; 0        ; 64       ;
; Arena_button[2]  ; Arena_Address[0] ; 0        ; 64       ; 0        ; 64       ;
; Arena_button[3]  ; Arena_Address[0] ; 0        ; 64       ; 0        ; 64       ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 224   ; 224  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 704   ; 704  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Mar 08 18:31:30 2019
Info: Command: quartus_sta Arena_16x4_SRAM -c Arena_16x4_SRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1056 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Arena_16x4_SRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Arena_Address[0] Arena_Address[0]
    Info (332105): create_clock -period 1.000 -name Arena_button[3] Arena_button[3]
    Info (332105): create_clock -period 1.000 -name Arena_button[2] Arena_button[2]
    Info (332105): create_clock -period 1.000 -name Arena_button[1] Arena_button[1]
    Info (332105): create_clock -period 1.000 -name Arena_button[0] Arena_button[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.626      -313.444 Arena_Address[0] 
Info (332146): Worst-case hold slack is -1.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.645      -466.746 Arena_Address[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 Arena_Address[0] 
    Info (332119):    -1.380        -1.380 Arena_button[0] 
    Info (332119):    -1.380        -1.380 Arena_button[1] 
    Info (332119):    -1.380        -1.380 Arena_button[2] 
    Info (332119):    -1.380        -1.380 Arena_button[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.407
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.407        -9.704 Arena_Address[0] 
Info (332146): Worst-case hold slack is -0.601
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.601       -90.743 Arena_Address[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 Arena_Address[0] 
    Info (332119):    -1.380        -1.380 Arena_button[0] 
    Info (332119):    -1.380        -1.380 Arena_button[1] 
    Info (332119):    -1.380        -1.380 Arena_button[2] 
    Info (332119):    -1.380        -1.380 Arena_button[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4582 megabytes
    Info: Processing ended: Fri Mar 08 18:31:33 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


