Timing Analyzer report for T07_uart
Sun May 19 12:36:03 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; T07_uart                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 322.37 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.102 ; -98.092            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -95.520                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.102 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.020      ;
; -2.102 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.020      ;
; -2.102 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.020      ;
; -2.102 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.020      ;
; -2.095 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.011      ;
; -2.095 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.011      ;
; -2.095 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.011      ;
; -2.086 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.004      ;
; -2.086 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.004      ;
; -2.086 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.004      ;
; -2.086 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.004      ;
; -2.085 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.001      ;
; -2.085 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.001      ;
; -2.085 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.001      ;
; -2.083 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.082     ; 2.999      ;
; -2.083 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.082     ; 2.999      ;
; -2.083 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.082     ; 2.999      ;
; -2.076 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.082     ; 2.992      ;
; -2.076 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.082     ; 2.992      ;
; -2.076 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.082     ; 2.992      ;
; -2.060 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.978      ;
; -2.060 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.978      ;
; -2.060 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.978      ;
; -2.060 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.978      ;
; -2.060 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.978      ;
; -2.060 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.978      ;
; -2.051 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.969      ;
; -2.051 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.969      ;
; -2.051 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.969      ;
; -2.050 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.968      ;
; -2.050 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.968      ;
; -2.050 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.968      ;
; -2.050 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.968      ;
; -2.050 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.968      ;
; -2.050 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.968      ;
; -2.048 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.966      ;
; -2.048 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.966      ;
; -2.048 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.966      ;
; -2.048 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.966      ;
; -2.048 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.966      ;
; -2.048 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.966      ;
; -2.041 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.959      ;
; -2.041 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.959      ;
; -2.041 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.959      ;
; -2.041 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.959      ;
; -2.041 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.959      ;
; -2.041 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.959      ;
; -2.040 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.957      ;
; -2.040 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.957      ;
; -2.040 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.957      ;
; -2.016 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.078     ; 2.936      ;
; -2.016 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.078     ; 2.936      ;
; -2.016 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.078     ; 2.936      ;
; -2.016 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.078     ; 2.936      ;
; -2.016 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.078     ; 2.936      ;
; -2.016 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.078     ; 2.936      ;
; -2.005 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.924      ;
; -2.005 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.924      ;
; -2.005 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.924      ;
; -2.005 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.924      ;
; -2.005 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.924      ;
; -2.005 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.924      ;
; -1.949 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.949 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.949 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.949 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.948 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.866      ;
; -1.948 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.866      ;
; -1.948 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.866      ;
; -1.948 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.866      ;
; -1.940 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.858      ;
; -1.940 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.858      ;
; -1.940 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.858      ;
; -1.940 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.858      ;
; -1.917 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.832      ;
; -1.908 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.825      ;
; -1.908 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.825      ;
; -1.908 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.825      ;
; -1.895 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.082     ; 2.811      ;
; -1.895 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.082     ; 2.811      ;
; -1.895 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.082     ; 2.811      ;
; -1.887 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.884 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.802      ;
; -1.884 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.802      ;
; -1.884 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.802      ;
; -1.875 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.790      ;
; -1.873 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.792      ;
; -1.873 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.792      ;
; -1.873 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.792      ;
; -1.873 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.792      ;
; -1.873 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.792      ;
; -1.873 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.079     ; 2.792      ;
; -1.861 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.777      ;
; -1.860 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.858 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.774      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:TX|counter:COUNT|r_count[3]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:TX|counter:COUNT|r_count[1]         ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:TX|counter:COUNT|r_count[2]         ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:RX|counter:COUNT|r_count[2]         ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:RX|counter:COUNT|r_count[1]         ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.421 ; uart_tx:TX|register_en:REG_DATA|o_val[3]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.687      ;
; 0.422 ; uart_tx:TX|register_en:REG_DATA|o_val[0]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.688      ;
; 0.431 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[10]       ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[9]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.697      ;
; 0.436 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.702      ;
; 0.439 ; uart_tx:TX|counter:COUNT|r_count[1]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.706      ;
; 0.439 ; uart_tx:TX|counter:COUNT|r_count[1]         ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.706      ;
; 0.444 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.711      ;
; 0.445 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.712      ;
; 0.451 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[4]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[7]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.452 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[6]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[5]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[9]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[8]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; uart_rx:RX|register:REG_RX|o_val[0]         ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[10]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.453 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[8]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.719      ;
; 0.553 ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.555 ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.555 ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.556 ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.822      ;
; 0.577 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[3]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.843      ;
; 0.577 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[5]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.843      ;
; 0.585 ; uart_tx:TX|register_en:REG_DATA|o_val[1]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.851      ;
; 0.586 ; uart_tx:TX|register_en:REG_DATA|o_val[6]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.852      ;
; 0.588 ; uart_tx:TX|register_en:REG_DATA|o_val[5]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.854      ;
; 0.599 ; uart_rx:RX|control_rx:CONTROL|state.PBIT    ; uart_rx:RX|control_rx:CONTROL|state.READY   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.866      ;
; 0.622 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[9]        ; uart_rx:RX|register_en:REG_DATA|o_val[7]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.888      ;
; 0.624 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[4]        ; uart_rx:RX|register_en:REG_DATA|o_val[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.890      ;
; 0.624 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[8]        ; uart_rx:RX|register_en:REG_DATA|o_val[6]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.890      ;
; 0.628 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[7]        ; uart_rx:RX|register_en:REG_DATA|o_val[5]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.894      ;
; 0.632 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[2]        ; uart_rx:RX|register_en:REG_DATA|o_val[0]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.898      ;
; 0.637 ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.904      ;
; 0.639 ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.641 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.642 ; uart_tx:TX|counter:COUNT|r_count[2]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.909      ;
; 0.645 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.911      ;
; 0.647 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.913      ;
; 0.650 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.916      ;
; 0.651 ; uart_rx:RX|counter:COUNT|r_count[1]         ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.918      ;
; 0.652 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[3]        ; uart_rx:RX|register_en:REG_DATA|o_val[1]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.918      ;
; 0.654 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.920      ;
; 0.657 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.659 ; uart_tx:TX|register_en:REG_DATA|o_val[4]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.669 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.692 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.959      ;
; 0.692 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.959      ;
; 0.694 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.961      ;
; 0.698 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.965      ;
; 0.749 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.016      ;
; 0.750 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.017      ;
; 0.752 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.019      ;
; 0.782 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[5]        ; uart_rx:RX|register_en:REG_DATA|o_val[3]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.048      ;
; 0.783 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[6]        ; uart_rx:RX|register_en:REG_DATA|o_val[4]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.049      ;
; 0.794 ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; uart_tx:TX|register:REG_RX|o_val[0]         ; clk          ; clk         ; 0.000        ; 0.078      ; 1.058      ;
; 0.805 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|control_rx:CONTROL|state.LOAD    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.072      ;
; 0.812 ; uart_tx:TX|shifter:SHIFTER|r_shifter[4]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.824 ; uart_rx:RX|register:REG_RX|o_val[0]         ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.092      ;
; 0.827 ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; clk          ; clk         ; 0.000        ; 0.081      ; 1.094      ;
; 0.831 ; uart_tx:TX|register_en:REG_DATA|o_val[7]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.097      ;
; 0.847 ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.114      ;
; 0.857 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|control_rx:CONTROL|state.LOAD    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.124      ;
; 0.864 ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.132      ;
; 0.869 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.135      ;
; 0.873 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.139      ;
; 0.873 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.139      ;
; 0.873 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.140      ;
; 0.886 ; uart_rx:RX|register:REG_RX|o_val[0]         ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.153      ;
; 0.891 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.158      ;
; 0.891 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.158      ;
; 0.897 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.163      ;
; 0.902 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.169      ;
; 0.907 ; uart_rx:RX|counter:COUNT|r_count[3]         ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.174      ;
; 0.909 ; uart_rx:RX|counter:COUNT|r_count[2]         ; uart_rx:RX|control_rx:CONTROL|state.LOAD    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.176      ;
; 0.959 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.225      ;
; 0.965 ; uart_tx:TX|counter:COUNT|r_count[3]         ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.231      ;
; 0.967 ; uart_tx:TX|counter:COUNT|r_count[3]         ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; clk          ; clk         ; 0.000        ; 0.080      ; 1.233      ;
; 0.968 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.234      ;
; 0.971 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.237      ;
; 0.972 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.238      ;
; 0.973 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.239      ;
; 0.974 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.977 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.243      ;
; 0.977 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.243      ;
; 0.978 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.244      ;
; 0.979 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.245      ;
; 0.984 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.250      ;
; 0.989 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.994 ; uart_rx:RX|register_en:REG_DATA|o_val[5]    ; uart_tx:TX|register_en:REG_DATA|o_val[5]    ; clk          ; clk         ; 0.000        ; 0.085      ; 1.265      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 352.49 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.837 ; -83.195           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -95.520                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.837 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.763      ;
; -1.837 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.763      ;
; -1.837 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.763      ;
; -1.830 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.758      ;
; -1.830 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.758      ;
; -1.830 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.758      ;
; -1.828 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.754      ;
; -1.828 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.754      ;
; -1.828 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.754      ;
; -1.827 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.753      ;
; -1.827 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.753      ;
; -1.827 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.753      ;
; -1.820 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.746      ;
; -1.820 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.746      ;
; -1.820 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.746      ;
; -1.807 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.734      ;
; -1.807 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.734      ;
; -1.807 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.734      ;
; -1.807 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.734      ;
; -1.807 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.734      ;
; -1.807 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.734      ;
; -1.804 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.732      ;
; -1.804 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.732      ;
; -1.804 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.732      ;
; -1.804 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.732      ;
; -1.800 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.729      ;
; -1.800 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.729      ;
; -1.800 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.729      ;
; -1.800 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.729      ;
; -1.800 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.729      ;
; -1.800 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.729      ;
; -1.798 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.725      ;
; -1.798 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.725      ;
; -1.798 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.725      ;
; -1.798 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.725      ;
; -1.798 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.725      ;
; -1.798 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.725      ;
; -1.797 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.724      ;
; -1.797 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.724      ;
; -1.797 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.724      ;
; -1.797 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.724      ;
; -1.797 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.724      ;
; -1.797 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.724      ;
; -1.794 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.721      ;
; -1.794 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.721      ;
; -1.794 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.721      ;
; -1.792 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.720      ;
; -1.792 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.720      ;
; -1.792 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.720      ;
; -1.792 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.720      ;
; -1.790 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.717      ;
; -1.790 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.717      ;
; -1.790 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.717      ;
; -1.790 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.717      ;
; -1.790 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.717      ;
; -1.790 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.717      ;
; -1.764 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.692      ;
; -1.764 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.692      ;
; -1.764 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.692      ;
; -1.764 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.692      ;
; -1.764 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.692      ;
; -1.764 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.692      ;
; -1.714 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.642      ;
; -1.714 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.642      ;
; -1.714 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.642      ;
; -1.714 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.642      ;
; -1.707 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.635      ;
; -1.707 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.635      ;
; -1.707 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.635      ;
; -1.707 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.635      ;
; -1.699 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.627      ;
; -1.699 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.627      ;
; -1.699 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.627      ;
; -1.699 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.627      ;
; -1.682 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.610      ;
; -1.682 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.610      ;
; -1.682 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.610      ;
; -1.670 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.597      ;
; -1.670 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.597      ;
; -1.670 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.597      ;
; -1.666 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.592      ;
; -1.666 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.592      ;
; -1.666 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.592      ;
; -1.652 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.581      ;
; -1.652 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.581      ;
; -1.652 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.581      ;
; -1.652 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.581      ;
; -1.652 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.581      ;
; -1.652 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.070     ; 2.581      ;
; -1.640 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.568      ;
; -1.640 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.568      ;
; -1.640 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.568      ;
; -1.640 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.568      ;
; -1.640 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.568      ;
; -1.640 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.568      ;
; -1.636 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.561      ;
; -1.636 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.563      ;
; -1.636 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.563      ;
; -1.636 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.563      ;
; -1.636 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.563      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:TX|counter:COUNT|r_count[3]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:TX|counter:COUNT|r_count[1]         ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:TX|counter:COUNT|r_count[2]         ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:RX|counter:COUNT|r_count[2]         ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:RX|counter:COUNT|r_count[1]         ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.380 ; uart_tx:TX|register_en:REG_DATA|o_val[0]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.624      ;
; 0.380 ; uart_tx:TX|register_en:REG_DATA|o_val[3]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.624      ;
; 0.394 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.637      ;
; 0.397 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[10]       ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[9]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; uart_tx:TX|counter:COUNT|r_count[1]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.398 ; uart_tx:TX|counter:COUNT|r_count[1]         ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.641      ;
; 0.402 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.645      ;
; 0.402 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.645      ;
; 0.416 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[4]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[6]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[5]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[7]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[6]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.417 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[8]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[7]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.660      ;
; 0.417 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[9]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[8]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.660      ;
; 0.417 ; uart_rx:RX|register:REG_RX|o_val[0]         ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[10]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.660      ;
; 0.506 ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.750      ;
; 0.507 ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.751      ;
; 0.508 ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.752      ;
; 0.509 ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.753      ;
; 0.528 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[5]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[4]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.771      ;
; 0.529 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[3]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[2]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.772      ;
; 0.542 ; uart_tx:TX|register_en:REG_DATA|o_val[1]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.786      ;
; 0.544 ; uart_tx:TX|register_en:REG_DATA|o_val[6]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.787      ;
; 0.545 ; uart_tx:TX|register_en:REG_DATA|o_val[5]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.788      ;
; 0.548 ; uart_rx:RX|control_rx:CONTROL|state.PBIT    ; uart_rx:RX|control_rx:CONTROL|state.READY   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.791      ;
; 0.574 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[9]        ; uart_rx:RX|register_en:REG_DATA|o_val[7]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.816      ;
; 0.578 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[4]        ; uart_rx:RX|register_en:REG_DATA|o_val[2]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.820      ;
; 0.578 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[8]        ; uart_rx:RX|register_en:REG_DATA|o_val[6]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.820      ;
; 0.582 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[7]        ; uart_rx:RX|register_en:REG_DATA|o_val[5]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.585 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[2]        ; uart_rx:RX|register_en:REG_DATA|o_val[0]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; uart_tx:TX|counter:COUNT|r_count[2]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.591 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.834      ;
; 0.595 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.838      ;
; 0.597 ; uart_rx:RX|counter:COUNT|r_count[1]         ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.840      ;
; 0.598 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.600 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.602 ; uart_tx:TX|register_en:REG_DATA|o_val[4]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.604 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[3]        ; uart_rx:RX|register_en:REG_DATA|o_val[1]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.611 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.854      ;
; 0.632 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.632 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.634 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.877      ;
; 0.637 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.880      ;
; 0.692 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.935      ;
; 0.692 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.935      ;
; 0.694 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.937      ;
; 0.727 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|control_rx:CONTROL|state.LOAD    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.970      ;
; 0.731 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[5]        ; uart_rx:RX|register_en:REG_DATA|o_val[3]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.733 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[6]        ; uart_rx:RX|register_en:REG_DATA|o_val[4]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.740 ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; uart_tx:TX|register:REG_RX|o_val[0]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.981      ;
; 0.754 ; uart_tx:TX|shifter:SHIFTER|r_shifter[4]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.998      ;
; 0.760 ; uart_rx:RX|register:REG_RX|o_val[0]         ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.004      ;
; 0.769 ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; clk          ; clk         ; 0.000        ; 0.072      ; 1.012      ;
; 0.772 ; uart_tx:TX|register_en:REG_DATA|o_val[7]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.015      ;
; 0.785 ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.029      ;
; 0.794 ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.038      ;
; 0.795 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|control_rx:CONTROL|state.LOAD    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.039      ;
; 0.807 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.050      ;
; 0.809 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.051      ;
; 0.813 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.055      ;
; 0.814 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.056      ;
; 0.816 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.060      ;
; 0.819 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.063      ;
; 0.822 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.064      ;
; 0.822 ; uart_rx:RX|counter:COUNT|r_count[2]         ; uart_rx:RX|control_rx:CONTROL|state.LOAD    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.065      ;
; 0.823 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.067      ;
; 0.824 ; uart_rx:RX|register:REG_RX|o_val[0]         ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.067      ;
; 0.836 ; uart_rx:RX|counter:COUNT|r_count[3]         ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.079      ;
; 0.872 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.876 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.119      ;
; 0.878 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.120      ;
; 0.878 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.881 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.124      ;
; 0.885 ; uart_rx:RX|register_en:REG_DATA|o_val[5]    ; uart_tx:TX|register_en:REG_DATA|o_val[5]    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.133      ;
; 0.885 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.887 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.897 ; uart_tx:TX|counter:COUNT|r_count[3]         ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.139      ;
; 0.899 ; uart_tx:TX|counter:COUNT|r_count[3]         ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; clk          ; clk         ; 0.000        ; 0.071      ; 1.141      ;
; 0.899 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.142      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.519 ; -15.436           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -79.408                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.519 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.465      ;
; -0.519 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.465      ;
; -0.519 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.465      ;
; -0.519 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.465      ;
; -0.509 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.455      ;
; -0.509 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.455      ;
; -0.509 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.455      ;
; -0.509 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.455      ;
; -0.482 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.426      ;
; -0.482 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.426      ;
; -0.482 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.426      ;
; -0.479 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.423      ;
; -0.479 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.423      ;
; -0.479 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.423      ;
; -0.470 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.414      ;
; -0.470 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.414      ;
; -0.470 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.414      ;
; -0.469 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.413      ;
; -0.469 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.413      ;
; -0.469 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.413      ;
; -0.463 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.408      ;
; -0.463 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.408      ;
; -0.463 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.408      ;
; -0.463 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.408      ;
; -0.463 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.408      ;
; -0.463 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.408      ;
; -0.462 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.407      ;
; -0.462 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.407      ;
; -0.462 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.407      ;
; -0.460 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.405      ;
; -0.460 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.405      ;
; -0.460 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.405      ;
; -0.460 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.405      ;
; -0.460 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.405      ;
; -0.460 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.405      ;
; -0.451 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.396      ;
; -0.451 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.396      ;
; -0.451 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.396      ;
; -0.451 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.396      ;
; -0.451 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.396      ;
; -0.451 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.396      ;
; -0.450 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.395      ;
; -0.450 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.395      ;
; -0.450 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.395      ;
; -0.450 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.395      ;
; -0.450 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.395      ;
; -0.450 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.395      ;
; -0.443 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.389      ;
; -0.431 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.375      ;
; -0.428 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.373      ;
; -0.428 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.373      ;
; -0.428 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.373      ;
; -0.415 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.360      ;
; -0.415 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.360      ;
; -0.415 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.360      ;
; -0.414 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.358      ;
; -0.413 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[3] ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; clk          ; clk         ; 1.000        ; -0.043     ; 1.357      ;
; -0.410 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; clk          ; clk         ; 1.000        ; -0.043     ; 1.354      ;
; -0.409 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.355      ;
; -0.409 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.355      ;
; -0.409 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.355      ;
; -0.409 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.355      ;
; -0.409 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.355      ;
; -0.409 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.355      ;
; -0.404 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[2] ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.348      ;
; -0.401 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; clk          ; clk         ; 1.000        ; -0.043     ; 1.345      ;
; -0.400 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; clk          ; clk         ; 1.000        ; -0.043     ; 1.344      ;
; -0.396 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.342      ;
; -0.396 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.342      ;
; -0.396 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.342      ;
; -0.396 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.342      ;
; -0.396 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.342      ;
; -0.396 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.342      ;
; -0.393 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.337      ;
; -0.393 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.338      ;
; -0.389 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.334      ;
; -0.389 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.334      ;
; -0.389 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.334      ;
; -0.388 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.334      ;
; -0.388 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.334      ;
; -0.388 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.334      ;
; -0.388 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.334      ;
; -0.383 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.327      ;
; -0.383 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.327      ;
; -0.383 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[7] ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.327      ;
; -0.381 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[1] ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[8] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.326      ;
; -0.380 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.326      ;
; -0.380 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.326      ;
; -0.380 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.326      ;
; -0.380 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.326      ;
; -0.373 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.319      ;
; -0.373 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.319      ;
; -0.373 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.319      ;
; -0.373 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.319      ;
; -0.370 ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[4] ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.316      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:TX|counter:COUNT|r_count[3]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:TX|counter:COUNT|r_count[1]         ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:TX|counter:COUNT|r_count[2]         ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:RX|counter:COUNT|r_count[2]         ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:RX|counter:COUNT|r_count[1]         ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[10]       ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[9]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.315      ;
; 0.192 ; uart_tx:TX|register_en:REG_DATA|o_val[3]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.318      ;
; 0.193 ; uart_tx:TX|register_en:REG_DATA|o_val[0]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.319      ;
; 0.197 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.322      ;
; 0.199 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[4]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[3]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[6]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[7]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[8]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[7]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[9]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[8]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; uart_rx:RX|register:REG_RX|o_val[0]         ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[10]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; uart_tx:TX|counter:COUNT|r_count[1]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; uart_tx:TX|counter:COUNT|r_count[1]         ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.326      ;
; 0.202 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.328      ;
; 0.202 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.328      ;
; 0.247 ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.373      ;
; 0.248 ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.374      ;
; 0.248 ; uart_tx:TX|shifter:SHIFTER|r_shifter[2]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.374      ;
; 0.249 ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[5]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.375      ;
; 0.260 ; uart_tx:TX|register_en:REG_DATA|o_val[1]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.386      ;
; 0.260 ; uart_tx:TX|register_en:REG_DATA|o_val[5]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.386      ;
; 0.260 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[3]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[2]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.386      ;
; 0.260 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[5]        ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[4]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.386      ;
; 0.261 ; uart_tx:TX|register_en:REG_DATA|o_val[6]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; uart_rx:RX|control_rx:CONTROL|state.PBIT    ; uart_rx:RX|control_rx:CONTROL|state.READY   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.387      ;
; 0.271 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[2]        ; uart_rx:RX|register_en:REG_DATA|o_val[0]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.397      ;
; 0.271 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[4]        ; uart_rx:RX|register_en:REG_DATA|o_val[2]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.397      ;
; 0.271 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[8]        ; uart_rx:RX|register_en:REG_DATA|o_val[6]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.397      ;
; 0.271 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[9]        ; uart_rx:RX|register_en:REG_DATA|o_val[7]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.397      ;
; 0.273 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[7]        ; uart_rx:RX|register_en:REG_DATA|o_val[5]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.284 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[3]        ; uart_rx:RX|register_en:REG_DATA|o_val[1]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.410      ;
; 0.288 ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.290 ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; uart_tx:TX|counter:COUNT|r_count[2]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.293 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.298 ; uart_rx:RX|counter:COUNT|r_count[1]         ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; uart_tx:TX|register_en:REG_DATA|o_val[4]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.302 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.306 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.431      ;
; 0.320 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.446      ;
; 0.320 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.446      ;
; 0.322 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.448      ;
; 0.324 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.450      ;
; 0.337 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[8]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.463      ;
; 0.338 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.464      ;
; 0.340 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.466      ;
; 0.344 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[5]        ; uart_rx:RX|register_en:REG_DATA|o_val[3]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.470      ;
; 0.344 ; uart_rx:RX|sipo:SIPO_DATA|r_rgstr[6]        ; uart_rx:RX|register_en:REG_DATA|o_val[4]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.470      ;
; 0.358 ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; uart_tx:TX|register:REG_RX|o_val[0]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.483      ;
; 0.361 ; uart_tx:TX|shifter:SHIFTER|r_shifter[4]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[3]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.487      ;
; 0.369 ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; clk          ; clk         ; 0.000        ; 0.042      ; 0.495      ;
; 0.370 ; uart_rx:RX|register:REG_RX|o_val[0]         ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.497      ;
; 0.370 ; uart_tx:TX|register_en:REG_DATA|o_val[7]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.496      ;
; 0.378 ; uart_tx:TX|shifter:SHIFTER|r_shifter[7]     ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.504      ;
; 0.380 ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; uart_rx:RX|control_rx:CONTROL|state.LOAD    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.506      ;
; 0.380 ; uart_tx:TX|shifter:SHIFTER|r_shifter[10]    ; uart_tx:TX|shifter:SHIFTER|r_shifter[9]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.507      ;
; 0.384 ; uart_rx:RX|counter:COUNT|r_count[0]         ; uart_rx:RX|control_rx:CONTROL|state.LOAD    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.510      ;
; 0.389 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[1]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.514      ;
; 0.393 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.518      ;
; 0.393 ; uart_tx:TX|counter:COUNT|r_count[0]         ; uart_tx:TX|counter:COUNT|r_count[2]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.518      ;
; 0.394 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|counter:COUNT|r_count[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.520      ;
; 0.395 ; uart_rx:RX|register:REG_RX|o_val[0]         ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.521      ;
; 0.398 ; uart_rx:RX|control_rx:CONTROL|state.IDLE    ; uart_rx:RX|control_rx:CONTROL|state.RECV    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.523      ;
; 0.399 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[6]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.525      ;
; 0.401 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[1]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.527      ;
; 0.402 ; uart_tx:TX|control_tx:CONTROL|state.START   ; uart_tx:TX|shifter:SHIFTER|r_shifter[0]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.528      ;
; 0.407 ; uart_rx:RX|counter:COUNT|r_count[3]         ; uart_rx:RX|counter:COUNT|r_count[3]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.533      ;
; 0.426 ; uart_rx:RX|counter:COUNT|r_count[2]         ; uart_rx:RX|control_rx:CONTROL|state.LOAD    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.552      ;
; 0.429 ; uart_tx:TX|counter:COUNT|r_count[3]         ; uart_tx:TX|control_tx:CONTROL|state.TRANS   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.555      ;
; 0.431 ; uart_tx:TX|counter:COUNT|r_count[3]         ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; clk          ; clk         ; 0.000        ; 0.042      ; 0.557      ;
; 0.432 ; uart_rx:RX|control_rx:CONTROL|state.LOAD    ; uart_rx:RX|control_rx:CONTROL|state.PBIT    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.558      ;
; 0.442 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.567      ;
; 0.445 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[5] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.572      ;
; 0.446 ; uart_tx:TX|control_tx:CONTROL|state.IDLE_TX ; uart_tx:TX|baudgen_tx:BAUDGEN_TX|counter[0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.448 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.450 ; uart_rx:RX|register_en:REG_DATA|o_val[5]    ; uart_tx:TX|register_en:REG_DATA|o_val[5]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.578      ;
; 0.451 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[7] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[8] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.455 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[0] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[2] ; uart_rx:RX|baudgen_rx:BAUDGEN_RX|counter[4] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.581      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.102  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.102  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -98.092 ; 0.0   ; 0.0      ; 0.0     ; -95.52              ;
;  clk             ; -98.092 ; 0.000 ; N/A      ; N/A     ; -95.520             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; error         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; error         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; error         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; error         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 717      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 717      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 73    ; 73   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; error       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; error       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Sun May 19 12:35:59 2019
Info: Command: quartus_sta T07_uart -c T07_uart
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'T07_uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.102             -98.092 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -95.520 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.837
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.837             -83.195 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -95.520 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.519
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.519             -15.436 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.408 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 681 megabytes
    Info: Processing ended: Sun May 19 12:36:03 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


