<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:11:35.1135</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7005969</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>어레이 기판, 디스플레이 패널 및 어레이 기판의 성형 방법</inventionTitle><inventionTitleEng>ARRAY SUBSTRATE, DISPLAY PANEL, AND METHOD FOR FORMING ARRAY SUBSTRATE</inventionTitleEng><openDate>2025.03.13</openDate><openNumber>10-2025-0036257</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.02.24</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.02.24</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/01</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 출원은 어레이 기판, 디스플레이 패널 및 어레이 기판의 성형 방법에 관한 것으로, 어레이 기판은 베이스; 베이스의 두께 방향 일측에 적층되게 설치되고, 제1 타입 트랜지스터, 제2 타입 트랜지스터 및 커패시터를 포함하며, 제1 타입 트랜지스터는 제1 소스 드레인 전극을 포함하고, 제2 타입 트랜지스터는 제2 소스 드레인 전극을 포함하며, 커패시터는 제1 전극판 및 제2 전극판을 포함하는 소자층을 포함하되; 제1 전극판은 제1 소스 드레인 전극 및 제2 소스 드레인 전극 중 적어도 하나와 동일한 층에 설치되고, 제2 전극판은 두께 방향에서 베이스를 등진 제1 타입 트랜지스터와 제2 타입 트랜지스터의 일측에 설치된다. 본 출원의 실시예에 의해 제공되는 어레이 기판, 디스플레이 패널 및 디스플레이 장치에 있어서, 어레이 기판은 커패시터의 위치를 변경함으로써, 커패시터의 전극판이 외부로 연장되거나 오프셋되어 커패시턴스 면적을 증가시킬 수 있어, 해상도를 향상시키는 데 유리하고, 아울러 커패시터의 설치 위치를 통해 신호 크로스토크의 위험을 줄일 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.04.04</internationOpenDate><internationOpenNumber>WO2024066137</internationOpenNumber><internationalApplicationDate>2023.01.13</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/072044</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 어레이 기판으로서, 베이스; 및상기 베이스의 두께 방향 일측에 적층되게 설치되고, 제1 타입 트랜지스터, 제2 타입 트랜지스터 및 커패시터를 포함하며, 상기 제1 타입 트랜지스터는 제1 소스 드레인 전극을 포함하고, 상기 제2 타입 트랜지스터는 제2 소스 드레인 전극을 포함하며, 상기 커패시터는 제1 전극판 및 제2 전극판을 포함하는 소자층을 포함하되; 상기 제1 전극판은 상기 제1 소스 드레인 전극 및 상기 제2 소스 드레인 전극 중 적어도 하나와 동일한 층에 설치되고, 상기 제2 전극판은 상기 두께 방향에서 상기 베이스를 등진 상기 제1 타입 트랜지스터와 상기 제2 타입 트랜지스터의 일측에 설치되는 어레이 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 전극판과 상기 제1 소스 드레인 전극 및 상기 제2 소스 드레인 전극은 모두 동일한 층에 설치되는 어레이 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 소자층은 전원 배선을 더 포함하고, 상기 전원 배선과 상기 제2 전극판은 동일한 층에 설치되는 어레이 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 소자층은 전원 배선을 더 포함하고, 상기 전원 배선의 적어도 일부는 상기 제2 전극판으로 다중화되는 어레이 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제1 타입 트랜지스터는 제1 활성 영역을 더 포함하고, 상기 제2 타입 트랜지스터는 제2 활성 영역을 더 포함하며, 상기 두께 방향에서 상기 베이스를 등진 상기 제1 활성 영역과 상기 제2 활성 영역의 일측은 제1 절연층 그룹으로 덮여 있고, 상기 제1 절연층 그룹에는 제1 비아홀 및 제2 비아홀이 설치되어 있으며, 상기 제1 소스 드레인 전극은 상기 제1 비아홀을 통해 상기 제1 활성 영역에 연결되고, 상기 제2 소스 드레인 전극은 상기 제2 비아홀을 통해 상기 제2 활성 영역에 연결되되; 상기 베이스에서 상기 제2 전극판의 정투영과 상기 베이스에서 상기 제1 비아홀 및/또는 상기 제2 비아홀의 정투영은 엇갈리게 설치되는 어레이 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 제1 절연층 그룹은 상기 제1 활성 영역 및 상기 제2 활성 영역 중 적어도 하나를 덮도록 설치된 제1 서브 절연층을 포함하고, 상기 제1 서브 절연층은 상기 두께 방향으로 적층되게 설치된 절연층 1 및 절연층 2를 포함하며, 상기 절연층 1은 상기 베이스와 상기 절연층 2 사이에 위치하고, 상기 절연층 1의 두께의 값 범위는 1200옹스트롬~2000옹스트롬인 어레이 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 절연층 1의 두께의 값 범위는 1400옹스트롬~1800옹스트롬인 어레이 기판.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 절연층 1은 상기 두께 방향으로 적층되게 설치된 질화규소층 및 산화규소층을 포함하고, 상기 질화규소층의 두께는 1000옹스트롬보다 작거나 같은 어레이 기판.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 상기 제1 절연층 그룹은 제2 서브 절연층을 더 포함하고, 상기 제2 서브 절연층은 상기 두께 방향에서 상기 베이스를 등진 상기 제1 서브 절연층의 일측에 설치되며, 상기 제2 서브 절연층의 두께의 값 범위는 3000옹스트롬~8000옹스트롬인 어레이 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 제2 서브 절연층은 산화규소를 포함하는 어레이 기판.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 제1 타입 트랜지스터는 제1 게이트 전극을 더 포함하고, 상기 제2 타입 트랜지스터는 제2 게이트 전극을 더 포함하며, 상기 제1 전극판은 상기 제1 게이트 전극 및 상기 제2 게이트 전극 중 적어도 하나와 전기적으로 연결되고, 상기 제2 전극판은 상기 제1 소스 드레인 전극 및 상기 제2 소스 드레인 전극 중 적어도 하나와 전기적으로 연결되는 어레이 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 층별로 설치되는 어레이 기판.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 어레이 기판은 제2 절연층을 더 포함하고, 상기 제2 절연층은 상기 제1 소스 드레인 전극 및 상기 제2 소스 드레인 전극을 덮는 어레이 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제2 절연층의 두께의 값 범위는 1000옹스트롬~1300옹스트롬인 어레이 기판.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 상기 제1 타입 트랜지스터 및 상기 제2 타입 트랜지스터 중 하나는 저온 다결정 실리콘 박막 트랜지스터이고 다른 하나는 산화물 박막 트랜지스터인 어레이 기판.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서, 상기 소자층은 스캔 신호 라인 및 데이터 신호 라인을 더 포함하고, 상기 베이스에서 상기 제2 전극판의 정투영은 상기 베이스에서 상기 제1 전극판, 상기 스캔 신호 라인 및 상기 데이터 신호 라인 중 적어도 하나의 적어도 일부의 정투영을 덮는 어레이 기판.</claim></claimInfo><claimInfo><claim>17. 디스플레이 패널로서,제1항 내지 제16항 중 어느 한 항에 따른 어레이 기판을 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>18. 어레이 기판의 성형 방법으로서, 기판 기초를 제공하되, 상기 기판 기초는 베이스, 상기 베이스에 위치하는 제1 활성 영역과 제2 활성 영역, 상기 제1 활성 영역과 대향되고 절연되게 설치된 제1 게이트 전극, 상기 제2 활성 영역과 대향되고 절연되게 설치된 제2 게이트 전극 및 상기 기판 기초의 두께 방향에서 상기 베이스를 등진 상기 제1 활성 영역과 상기 제2 활성 영역의 일측을 덮는 제1 절연층 그룹을 포함하는 단계; 상기 제1 절연층 그룹을 패터닝하되, 상기 제1 절연층 그룹에는 제1 비아홀 및 제2 비아홀이 형성되고, 상기 제1 활성 영역은 상기 제1 비아홀로부터 부분적으로 노출되며, 상기 제2 활성 영역은 상기 제2 비아홀로부터 부분적으로 노출되는 단계; 상기 베이스를 등진 상기 제1 절연층 그룹의 일측에 상기 제1 활성 영역에 연결되는 제1 소스 드레인 전극, 상기 제2 활성 영역에 연결되는 제2 소스 드레인 전극 및 제1 전극판을 성형하는 단계; 상기 베이스를 등진 상기 제1 소스 드레인 전극, 제2 소스 드레인 전극 및 제1 전극판의 일측에 제2 절연층을 성형하는 단계; 및상기 베이스를 등진 상기 제2 절연층의 일측에 제2 전극판을 성형하되, 상기 제2 전극판과 상기 제1 전극판은 함께 커패시터를 형성하는 단계를 포함하는 어레이 기판의 성형 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 우편번호 ****** 안후이 허페이 신잔 디스트릭스 뉴 벙부 로드 ****</address><code>520220774098</code><country>중국</country><engName>Hefei Visionox Technology Co., Ltd.</engName><name>허페이 비젼녹스 테크놀로지 컴퍼니 리미티드</name></applicantInfo><applicantInfo><address>중국 지앙수 ****** 쿤산, 디벨럽먼트 존, 롱텡 로드, 넘버 *, 빌딩 *</address><code>520150395661</code><country>중국</country><engName>KUNSHAN GO-VISIONOX OPTO-ELECTRONICS CO., LTD.</engName><name>쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 안후이 허페...</address><code> </code><country>중국</country><engName>WANG, Jie</engName><name>왕, 제</name></inventorInfo><inventorInfo><address>중국 ****** 안후이 허페...</address><code> </code><country>중국</country><engName>MIAO, Zhancheng</engName><name>먀오, 잔청</name></inventorInfo><inventorInfo><address>중국 ****** 안후이 허페...</address><code> </code><country>중국</country><engName>SUN, Dandan</engName><name>쑨, 단단</name></inventorInfo><inventorInfo><address>중국 ****** 안후이 허페...</address><code> </code><country>중국</country><engName>DU, Zhe</engName><name>두, 저</name></inventorInfo><inventorInfo><address>중국 ****** 안후이 허페...</address><code> </code><country>중국</country><engName>BAI, Qing</engName><name>바이, 칭</name></inventorInfo><inventorInfo><address>중국 ****** 안후이 허페...</address><code> </code><country>중국</country><engName>SUN, Yafei</engName><name>쑨, 야페이</name></inventorInfo><inventorInfo><address>중국 ****** 안후이 허페...</address><code> </code><country>중국</country><engName>LU, Jianjun</engName><name>루, 젠쥔</name></inventorInfo><inventorInfo><address>중국 ****** 안후이 허페...</address><code> </code><country>중국</country><engName>ZHANG, Feng</engName><name>장, 펑</name></inventorInfo><inventorInfo><address>중국 ****** 안후이 허페...</address><code> </code><country>중국</country><engName>LI, Junfeng</engName><name>리, 쥔펑</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030004930</code><country>대한민국</country><engName>Lim KyuBin</engName><name>임규빈</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2022.09.29</priorityApplicationDate><priorityApplicationNumber>202211199942.8</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.02.24</receiptDate><receiptNumber>1-1-2025-0209342-56</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.02.26</receiptDate><receiptNumber>1-5-2025-0034316-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.07.17</receiptDate><receiptNumber>9-5-2025-0677400-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>접수중 (On receiving) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.11.14</receiptDate><receiptNumber>1-1-2025-1273468-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>접수중 (On receiving) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.11.14</receiptDate><receiptNumber>1-1-2025-1273492-54</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257005969.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fd112e207293483e3a4d77cf5628196d373790f19a40226c817b1b7ff07988035b0e35737d407ab10cafd65defc4be2377f2f8b3eec95f6f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbf502f642a2868dbaff9b8a5000d7821a73facf97ece557cd982a0b18b41324fa7ed8bfe6185c90b40fd4b2bc4b14d4070683e0170b0ce20</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>