Timing Analyzer report for FPGA_Encryption
Sun Nov 22 03:06:20 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; FPGA_Encryption                                     ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 246.31 MHz ; 246.31 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.060 ; -114.489           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -72.889                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.060 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.083     ; 3.978      ;
; -3.034 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.953      ;
; -3.034 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.953      ;
; -3.034 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.953      ;
; -3.034 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.953      ;
; -3.034 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.953      ;
; -3.034 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.953      ;
; -3.034 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.953      ;
; -3.034 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.953      ;
; -3.034 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.953      ;
; -3.018 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.581     ; 3.438      ;
; -3.017 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.008 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.927      ;
; -3.001 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.083     ; 3.919      ;
; -3.001 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.580     ; 3.422      ;
; -3.001 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.422      ;
; -3.001 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.422      ;
; -3.001 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.422      ;
; -3.001 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.422      ;
; -3.001 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.422      ;
; -3.001 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.422      ;
; -3.001 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.422      ;
; -3.001 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.422      ;
; -2.995 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.914      ;
; -2.995 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.914      ;
; -2.995 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.914      ;
; -2.995 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.914      ;
; -2.995 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.914      ;
; -2.995 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.914      ;
; -2.995 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.914      ;
; -2.995 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.914      ;
; -2.995 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.914      ;
; -2.992 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.580     ; 3.413      ;
; -2.992 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.413      ;
; -2.992 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.413      ;
; -2.992 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.413      ;
; -2.992 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.413      ;
; -2.992 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.413      ;
; -2.992 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.413      ;
; -2.992 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.413      ;
; -2.992 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.413      ;
; -2.975 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.894      ;
; -2.975 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.894      ;
; -2.975 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.894      ;
; -2.975 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.894      ;
; -2.975 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.894      ;
; -2.975 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.894      ;
; -2.975 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.894      ;
; -2.975 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.894      ;
; -2.975 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.894      ;
; -2.893 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.812      ;
; -2.893 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.812      ;
; -2.893 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.812      ;
; -2.893 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.812      ;
; -2.893 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.812      ;
; -2.893 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.812      ;
; -2.893 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.812      ;
; -2.893 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.812      ;
; -2.893 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.812      ;
; -2.865 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.083     ; 3.783      ;
; -2.863 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.083     ; 3.781      ;
; -2.857 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.580     ; 3.278      ;
; -2.857 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.278      ;
; -2.857 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.278      ;
; -2.857 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.278      ;
; -2.857 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.278      ;
; -2.857 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.278      ;
; -2.857 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.278      ;
; -2.857 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.278      ;
; -2.857 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.580     ; 3.278      ;
; -2.856 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.775      ;
; -2.844 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.763      ;
; -2.842 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.083     ; 3.760      ;
; -2.839 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.758      ;
; -2.839 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.758      ;
; -2.839 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.758      ;
; -2.839 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.758      ;
; -2.839 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.758      ;
; -2.839 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.758      ;
; -2.839 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.758      ;
; -2.839 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.758      ;
; -2.839 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.758      ;
; -2.837 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.756      ;
; -2.837 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.756      ;
; -2.837 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.756      ;
; -2.837 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.756      ;
; -2.837 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.756      ;
; -2.837 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.756      ;
; -2.837 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.756      ;
; -2.837 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.756      ;
; -2.837 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.756      ;
; -2.835 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.754      ;
; -2.832 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.751      ;
; -2.828 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.747      ;
; -2.823 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.742      ;
; -2.819 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.738      ;
; -2.808 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.727      ;
; -2.807 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.726      ;
; -2.786 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.705      ;
; -2.786 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.705      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; uart_tx:uart_tx0|tx_data[0]      ; uart_tx:uart_tx0|tx_data[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|active          ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|state.START     ; uart_tx:uart_tx0|state.START     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|bit_index[2]    ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|bit_index[0]    ; uart_tx:uart_tx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx0|r_done          ; uart_rx:uart_rx0|r_done          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx0|state.000       ; uart_rx:uart_rx0|state.000       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx0|state.START     ; uart_rx:uart_rx0|state.START     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx0|bit_index[0]    ; uart_rx:uart_rx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx0|state.TRANSMIT  ; uart_rx:uart_rx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx0|state.STOP      ; uart_rx:uart_rx0|state.STOP      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx0|bit_index[2]    ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx0|bit_index[1]    ; uart_rx:uart_rx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.498 ; uart_tx:uart_tx0|bit_index[0]    ; uart_tx:uart_tx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.792      ;
; 0.532 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.826      ;
; 0.628 ; uart_rx:uart_rx0|clk_counter[8]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.580      ; 1.420      ;
; 0.637 ; uart_rx:uart_rx0|clk_counter[8]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.580      ; 1.429      ;
; 0.743 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.745 ; uart_tx:uart_tx0|clk_counter[3]  ; uart_tx:uart_tx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.747 ; uart_tx:uart_tx0|clk_counter[7]  ; uart_tx:uart_tx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.752 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.046      ;
; 0.753 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.066      ;
; 0.756 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.049      ;
; 0.758 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.580      ; 1.550      ;
; 0.762 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|tx              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.765 ; uart_rx:uart_rx0|clk_counter[8]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.766 ; uart_tx:uart_tx0|clk_counter[8]  ; uart_tx:uart_tx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_tx:uart_tx0|clk_counter[10] ; uart_tx:uart_tx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.580      ; 1.559      ;
; 0.769 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.770 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.770 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; uart_tx:uart_tx0|clk_counter[11] ; uart_tx:uart_tx0|clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.773 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.067      ;
; 0.774 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.087      ;
; 0.776 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.580      ; 1.568      ;
; 0.785 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.580      ; 1.577      ;
; 0.786 ; uart_tx:uart_tx0|clk_counter[9]  ; uart_tx:uart_tx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.790 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|tx              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.085      ;
; 0.796 ; uart_rx:uart_rx0|state.START     ; uart_rx:uart_rx0|r_done          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.090      ;
; 0.802 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|tx_data[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.096      ;
; 0.815 ; uart_rx:uart_rx0|state.000       ; uart_rx:uart_rx0|state.START     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.109      ;
; 0.822 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.116      ;
; 0.839 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.133      ;
; 0.842 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.136      ;
; 0.851 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|done            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.145      ;
; 0.880 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.580      ; 1.672      ;
; 0.889 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.580      ; 1.681      ;
; 0.894 ; uart_rx:uart_rx0|state.TRANSMIT  ; uart_rx:uart_rx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.187      ;
; 0.903 ; uart_rx:uart_rx0|state.STOP      ; uart_rx:uart_rx0|state.CLEANUP   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.693      ;
; 0.933 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|state.CLEANUP   ; clk          ; clk         ; 0.000        ; 0.582      ; 1.727      ;
; 0.968 ; uart_tx:uart_tx0|clk_counter[5]  ; uart_tx:uart_tx0|clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.261      ;
; 0.968 ; uart_rx:uart_rx0|bit_index[1]    ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.261      ;
; 0.974 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.287      ;
; 0.979 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.273      ;
; 0.982 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.276      ;
; 0.984 ; uart_tx:uart_tx0|state.START     ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.278      ;
; 0.987 ; uart_rx:uart_rx0|state.TRANSMIT  ; uart_rx:uart_rx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.281      ;
; 0.991 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.285      ;
; 1.037 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.580      ; 1.829      ;
; 1.046 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.580      ; 1.838      ;
; 1.053 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.580      ; 1.845      ;
; 1.062 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.580      ; 1.854      ;
; 1.066 ; uart_rx:uart_rx0|state.000       ; uart_rx:uart_rx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.359      ;
; 1.070 ; uart_tx:uart_tx0|state.START     ; uart_tx:uart_tx0|done            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.364      ;
; 1.084 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.379      ;
; 1.085 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|state.START     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.380      ;
; 1.087 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.382      ;
; 1.087 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.382      ;
; 1.089 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.580      ; 1.881      ;
; 1.098 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.100 ; uart_tx:uart_tx0|clk_counter[3]  ; uart_tx:uart_tx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; uart_tx:uart_tx0|clk_counter[7]  ; uart_tx:uart_tx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; uart_rx:uart_rx0|rx_r            ; uart_rx:uart_rx0|rx_reg          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.415      ;
; 1.107 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.420      ;
; 1.107 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.116 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.124 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.126 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; uart_tx:uart_tx0|clk_counter[10] ; uart_tx:uart_tx0|clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; uart_tx:uart_tx0|clk_counter[8]  ; uart_tx:uart_tx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.130 ; uart_rx:uart_rx0|bit_index[2]    ; uart_rx:uart_rx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.423      ;
; 1.131 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.425      ;
; 1.131 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.580      ; 1.923      ;
; 1.134 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.428      ;
; 1.136 ; uart_tx:uart_tx0|clk_counter[8]  ; uart_tx:uart_tx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.140 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.434      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 264.97 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.774 ; -103.204          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -72.889                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.774 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.231      ;
; -2.774 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.231      ;
; -2.774 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.231      ;
; -2.774 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.231      ;
; -2.774 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.231      ;
; -2.774 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.231      ;
; -2.774 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.231      ;
; -2.774 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.231      ;
; -2.774 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.231      ;
; -2.743 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.672      ;
; -2.743 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.672      ;
; -2.743 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.672      ;
; -2.743 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.672      ;
; -2.743 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.672      ;
; -2.743 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.672      ;
; -2.743 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.672      ;
; -2.743 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.672      ;
; -2.743 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.672      ;
; -2.725 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.654      ;
; -2.725 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.654      ;
; -2.725 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.654      ;
; -2.725 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.654      ;
; -2.725 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.654      ;
; -2.725 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.654      ;
; -2.725 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.654      ;
; -2.725 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.654      ;
; -2.725 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.654      ;
; -2.723 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.180      ;
; -2.723 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.180      ;
; -2.723 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.180      ;
; -2.723 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.180      ;
; -2.723 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.180      ;
; -2.723 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.180      ;
; -2.723 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.180      ;
; -2.723 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.180      ;
; -2.723 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.180      ;
; -2.721 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.074     ; 3.649      ;
; -2.718 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.075     ; 3.645      ;
; -2.714 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.074     ; 3.642      ;
; -2.698 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.547     ; 3.153      ;
; -2.687 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.687 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.687 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.687 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.687 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.687 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.687 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.687 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.687 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.662 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.075     ; 3.589      ;
; -2.638 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.095      ;
; -2.638 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.095      ;
; -2.638 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.095      ;
; -2.638 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.095      ;
; -2.638 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.095      ;
; -2.638 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.095      ;
; -2.638 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.095      ;
; -2.638 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.095      ;
; -2.638 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.095      ;
; -2.618 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.547      ;
; -2.618 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.547      ;
; -2.618 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.547      ;
; -2.618 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.547      ;
; -2.618 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.547      ;
; -2.618 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.547      ;
; -2.618 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.547      ;
; -2.618 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.547      ;
; -2.618 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.547      ;
; -2.572 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.500      ;
; -2.570 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.074     ; 3.498      ;
; -2.565 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.493      ;
; -2.557 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.074     ; 3.485      ;
; -2.557 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.557 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.557 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.557 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.557 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.557 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.557 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.557 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.557 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.553 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.481      ;
; -2.552 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.481      ;
; -2.552 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.481      ;
; -2.552 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.481      ;
; -2.552 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.481      ;
; -2.552 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.481      ;
; -2.552 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.481      ;
; -2.552 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.481      ;
; -2.552 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.481      ;
; -2.552 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.481      ;
; -2.550 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.074     ; 3.478      ;
; -2.546 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.474      ;
; -2.544 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.074     ; 3.472      ;
; -2.533 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.074     ; 3.461      ;
; -2.532 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.075     ; 3.459      ;
; -2.530 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.075     ; 3.457      ;
; -2.527 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.075     ; 3.454      ;
; -2.525 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|bit_index[1]    ; clk          ; clk         ; 1.000        ; -0.074     ; 3.453      ;
; -2.518 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|bit_index[1]    ; clk          ; clk         ; 1.000        ; -0.074     ; 3.446      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_tx:uart_tx0|active          ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|state.START     ; uart_tx:uart_tx0|state.START     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|bit_index[2]    ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|bit_index[0]    ; uart_tx:uart_tx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|r_done          ; uart_rx:uart_rx0|r_done          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|state.000       ; uart_rx:uart_rx0|state.000       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|state.TRANSMIT  ; uart_rx:uart_rx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|state.START     ; uart_rx:uart_rx0|state.START     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|state.STOP      ; uart_rx:uart_rx0|state.STOP      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|bit_index[2]    ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|bit_index[1]    ; uart_rx:uart_rx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|bit_index[0]    ; uart_rx:uart_rx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx0|tx_data[0]      ; uart_tx:uart_tx0|tx_data[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.463 ; uart_tx:uart_tx0|bit_index[0]    ; uart_tx:uart_tx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.731      ;
; 0.491 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.558 ; uart_rx:uart_rx0|clk_counter[8]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.298      ;
; 0.574 ; uart_rx:uart_rx0|clk_counter[8]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.545      ; 1.314      ;
; 0.667 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.407      ;
; 0.689 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.429      ;
; 0.691 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; uart_tx:uart_tx0|clk_counter[3]  ; uart_tx:uart_tx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.545      ; 1.431      ;
; 0.694 ; uart_tx:uart_tx0|clk_counter[7]  ; uart_tx:uart_tx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.697 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.697 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.984      ;
; 0.700 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.968      ;
; 0.704 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.545      ; 1.444      ;
; 0.707 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.711 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|tx              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; uart_tx:uart_tx0|clk_counter[8]  ; uart_tx:uart_tx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; uart_tx:uart_tx0|clk_counter[10] ; uart_tx:uart_tx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; uart_rx:uart_rx0|clk_counter[8]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.715 ; uart_tx:uart_tx0|clk_counter[11] ; uart_tx:uart_tx0|clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.715 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.715 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.717 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.720 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.720 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.721 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.092      ; 1.008      ;
; 0.728 ; uart_tx:uart_tx0|clk_counter[9]  ; uart_tx:uart_tx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.996      ;
; 0.742 ; uart_rx:uart_rx0|state.START     ; uart_rx:uart_rx0|r_done          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.010      ;
; 0.747 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|tx_data[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.014      ;
; 0.758 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|tx              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.027      ;
; 0.759 ; uart_rx:uart_rx0|state.000       ; uart_rx:uart_rx0|state.START     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.027      ;
; 0.768 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.036      ;
; 0.771 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.511      ;
; 0.782 ; uart_rx:uart_rx0|state.STOP      ; uart_rx:uart_rx0|state.CLEANUP   ; clk          ; clk         ; 0.000        ; 0.541      ; 1.518      ;
; 0.786 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.054      ;
; 0.791 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.059      ;
; 0.794 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.545      ; 1.534      ;
; 0.797 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|done            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.065      ;
; 0.835 ; uart_rx:uart_rx0|state.TRANSMIT  ; uart_rx:uart_rx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.103      ;
; 0.861 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|state.CLEANUP   ; clk          ; clk         ; 0.000        ; 0.545      ; 1.601      ;
; 0.872 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.140      ;
; 0.875 ; uart_tx:uart_tx0|clk_counter[5]  ; uart_tx:uart_tx0|clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.143      ;
; 0.878 ; uart_tx:uart_tx0|state.START     ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.879 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.166      ;
; 0.881 ; uart_rx:uart_rx0|state.TRANSMIT  ; uart_rx:uart_rx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.150      ;
; 0.891 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.159      ;
; 0.892 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.160      ;
; 0.909 ; uart_rx:uart_rx0|bit_index[1]    ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.177      ;
; 0.909 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.649      ;
; 0.928 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.668      ;
; 0.933 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.545      ; 1.673      ;
; 0.940 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.680      ;
; 0.943 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.545      ; 1.683      ;
; 0.954 ; uart_rx:uart_rx0|state.000       ; uart_rx:uart_rx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.221      ;
; 0.965 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.234      ;
; 0.968 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.237      ;
; 0.987 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|state.START     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.256      ;
; 0.991 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.260      ;
; 0.994 ; uart_rx:uart_rx0|rx_r            ; uart_rx:uart_rx0|rx_reg          ; clk          ; clk         ; 0.000        ; 0.092      ; 1.281      ;
; 1.002 ; uart_tx:uart_tx0|state.START     ; uart_tx:uart_tx0|done            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.270      ;
; 1.013 ; uart_tx:uart_tx0|clk_counter[3]  ; uart_tx:uart_tx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.013 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.018 ; uart_tx:uart_tx0|clk_counter[7]  ; uart_tx:uart_tx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.021 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.308      ;
; 1.022 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.026 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.029 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; uart_tx:uart_tx0|clk_counter[10] ; uart_tx:uart_tx0|clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; uart_tx:uart_tx0|clk_counter[8]  ; uart_tx:uart_tx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.034 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.302      ;
; 1.034 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.545      ; 1.774      ;
; 1.039 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.307      ;
; 1.039 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.307      ;
; 1.041 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.046 ; uart_tx:uart_tx0|clk_counter[8]  ; uart_tx:uart_tx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.049 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.317      ;
; 1.050 ; uart_tx:uart_tx0|clk_counter[9]  ; uart_tx:uart_tx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.318      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.739 ; -21.772           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -64.154                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.739 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.688      ;
; -0.708 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.657      ;
; -0.704 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.239     ; 1.452      ;
; -0.703 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.652      ;
; -0.703 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.652      ;
; -0.669 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.657 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.606      ;
; -0.655 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.604      ;
; -0.638 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.588      ;
; -0.638 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.588      ;
; -0.638 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.588      ;
; -0.638 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.588      ;
; -0.638 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.588      ;
; -0.638 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.588      ;
; -0.638 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.588      ;
; -0.638 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.588      ;
; -0.638 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.588      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.636 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.385      ;
; -0.625 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.574      ;
; -0.621 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.570      ;
; -0.621 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.570      ;
; -0.618 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.567      ;
; -0.615 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.564      ;
; -0.612 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.561      ;
; -0.612 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.561      ;
; -0.611 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 1.000        ; -0.239     ; 1.359      ;
; -0.609 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.558      ;
; -0.609 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.558      ;
; -0.601 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|state.START     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.550      ;
; -0.601 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|state.START     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.550      ;
; -0.600 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.549      ;
; -0.599 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.549      ;
; -0.595 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.545      ;
; -0.585 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_tx:uart_tx0|active          ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|state.START     ; uart_tx:uart_tx0|state.START     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|bit_index[2]    ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|bit_index[0]    ; uart_tx:uart_tx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx0|tx_data[0]      ; uart_tx:uart_tx0|tx_data[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|r_done          ; uart_rx:uart_rx0|r_done          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|state.000       ; uart_rx:uart_rx0|state.000       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|state.TRANSMIT  ; uart_rx:uart_rx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|state.START     ; uart_rx:uart_rx0|state.START     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|state.STOP      ; uart_rx:uart_rx0|state.STOP      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|bit_index[2]    ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|bit_index[1]    ; uart_rx:uart_rx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|bit_index[0]    ; uart_rx:uart_rx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.201 ; uart_tx:uart_tx0|bit_index[0]    ; uart_tx:uart_tx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.216 ; uart_rx:uart_rx0|clk_counter[11] ; uart_rx:uart_rx0|clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.264 ; uart_rx:uart_rx0|clk_counter[8]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.586      ;
; 0.267 ; uart_rx:uart_rx0|clk_counter[8]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.238      ; 0.589      ;
; 0.296 ; uart_tx:uart_tx0|clk_counter[3]  ; uart_tx:uart_tx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; uart_tx:uart_tx0|clk_counter[7]  ; uart_tx:uart_tx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.431      ;
; 0.304 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|tx              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart_tx:uart_tx0|clk_counter[8]  ; uart_tx:uart_tx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_tx:uart_tx0|clk_counter[10] ; uart_tx:uart_tx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_rx:uart_rx0|clk_counter[8]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; uart_tx:uart_tx0|clk_counter[11] ; uart_tx:uart_tx0|clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|tx              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; uart_rx:uart_rx0|clk_counter[0]  ; uart_rx:uart_rx0|clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.441      ;
; 0.316 ; uart_tx:uart_tx0|clk_counter[9]  ; uart_tx:uart_tx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.321 ; uart_rx:uart_rx0|state.START     ; uart_rx:uart_rx0|r_done          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.643      ;
; 0.324 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.238      ; 0.646      ;
; 0.325 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|tx_data[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.329 ; uart_rx:uart_rx0|state.000       ; uart_rx:uart_rx0|state.START     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.334 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.656      ;
; 0.337 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.238      ; 0.659      ;
; 0.339 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.460      ;
; 0.341 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.462      ;
; 0.344 ; uart_rx:uart_rx0|state.STOP      ; uart_rx:uart_rx0|state.CLEANUP   ; clk          ; clk         ; 0.000        ; 0.238      ; 0.666      ;
; 0.344 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.465      ;
; 0.347 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|done            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.468      ;
; 0.365 ; uart_tx:uart_tx0|state.STOP      ; uart_tx:uart_tx0|state.CLEANUP   ; clk          ; clk         ; 0.000        ; 0.239      ; 0.688      ;
; 0.372 ; uart_tx:uart_tx0|clk_counter[5]  ; uart_tx:uart_tx0|clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.372 ; uart_rx:uart_rx0|state.TRANSMIT  ; uart_rx:uart_rx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.375 ; uart_rx:uart_rx0|bit_index[1]    ; uart_rx:uart_rx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.379 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.500      ;
; 0.379 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.701      ;
; 0.380 ; uart_tx:uart_tx0|state.START     ; uart_tx:uart_tx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.501      ;
; 0.382 ; uart_rx:uart_rx0|state.TRANSMIT  ; uart_rx:uart_rx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.503      ;
; 0.382 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.238      ; 0.704      ;
; 0.383 ; uart_rx:uart_rx0|clk_counter[1]  ; uart_rx:uart_rx0|clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.383 ; uart_rx:uart_rx0|clk_counter[10] ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.512      ;
; 0.384 ; uart_tx:uart_tx0|state.TRANSMIT  ; uart_tx:uart_tx0|state.STOP      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.505      ;
; 0.418 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|bit_index[2]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.540      ;
; 0.419 ; uart_rx:uart_rx0|rx_r            ; uart_rx:uart_rx0|rx_reg          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.548      ;
; 0.419 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|state.START     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.541      ;
; 0.419 ; uart_tx:uart_tx0|state.START     ; uart_tx:uart_tx0|done            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.540      ;
; 0.420 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|bit_index[0]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.542      ;
; 0.421 ; uart_tx:uart_tx0|state.IDLE      ; uart_tx:uart_tx0|active          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.543      ;
; 0.424 ; uart_rx:uart_rx0|state.000       ; uart_rx:uart_rx0|bit_index[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.543      ;
; 0.445 ; uart_tx:uart_tx0|clk_counter[3]  ; uart_tx:uart_tx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; uart_tx:uart_tx0|clk_counter[1]  ; uart_tx:uart_tx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; uart_tx:uart_tx0|clk_counter[7]  ; uart_tx:uart_tx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.451 ; uart_rx:uart_rx0|clk_counter[9]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.580      ;
; 0.451 ; uart_rx:uart_rx0|clk_counter[5]  ; uart_rx:uart_rx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.453 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.775      ;
; 0.456 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.238      ; 0.778      ;
; 0.457 ; uart_rx:uart_rx0|bit_index[2]    ; uart_rx:uart_rx0|state.TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; uart_rx:uart_rx0|clk_counter[7]  ; uart_rx:uart_rx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; uart_rx:uart_rx0|clk_counter[3]  ; uart_rx:uart_rx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; uart_tx:uart_tx0|clk_counter[0]  ; uart_tx:uart_tx0|clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; uart_tx:uart_tx0|clk_counter[4]  ; uart_tx:uart_tx0|clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; uart_tx:uart_tx0|clk_counter[2]  ; uart_tx:uart_tx0|clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.464 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.786      ;
; 0.465 ; uart_tx:uart_tx0|clk_counter[9]  ; uart_tx:uart_tx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; uart_tx:uart_tx0|clk_counter[10] ; uart_tx:uart_tx0|clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; uart_tx:uart_tx0|clk_counter[8]  ; uart_tx:uart_tx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; uart_tx:uart_tx0|clk_counter[6]  ; uart_tx:uart_tx0|clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.467 ; uart_rx:uart_rx0|rx_reg          ; uart_rx:uart_rx0|state.START     ; clk          ; clk         ; 0.000        ; -0.156     ; 0.395      ;
; 0.467 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; uart_rx:uart_rx0|clk_counter[2]  ; uart_rx:uart_rx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.238      ; 0.789      ;
; 0.468 ; uart_rx:uart_rx0|clk_counter[4]  ; uart_rx:uart_rx0|clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.790      ;
; 0.468 ; uart_tx:uart_tx0|clk_counter[8]  ; uart_tx:uart_tx0|clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; uart_rx:uart_rx0|clk_counter[6]  ; uart_rx:uart_rx0|clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.060   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.060   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -114.489 ; 0.0   ; 0.0      ; 0.0     ; -72.889             ;
;  clk             ; -114.489 ; 0.000 ; N/A      ; N/A     ; -72.889             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; active        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; active        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; done          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; active        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; done          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; active        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; done          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1251     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1251     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; active      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; active      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sun Nov 22 03:06:19 2020
Info: Command: quartus_sta FPGA_Encryption -c FPGA_Encryption
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA_Encryption.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.060            -114.489 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.889 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.774
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.774            -103.204 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.889 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.739
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.739             -21.772 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.154 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4851 megabytes
    Info: Processing ended: Sun Nov 22 03:06:20 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


