## 7 时序逻辑的开始（触发器为例）

### 7.1 理论学习

* 组合逻辑最大的缺点就是会存在`竞争冒险`：
  * 竞争冒险问题常常会引起电路的不稳定性和工作时的不确定性。
  * 使用时序逻辑就可极大的避免这种问题，从而使系统更加稳定。
* 时序逻辑最基本的单元就是`寄存器`：
  * 寄存器具有存储功能，一般是由 D 触发器构成，由时钟脉冲控制，每个 D 触发器（D Flip  Flop ，DFF）能够存储一位二进制码。
* D 触发器的功能：
  * 在一个脉冲信号（一般为晶振产生的时钟脉冲）上升沿或下降沿的作用下，将信号从输入端 D 送到输出端 Q，如果时钟脉冲的边沿信号未出现，即使输入信号改变，输出信号仍然保持原值，且寄存器拥有复位清零功能，其复位又分为同步复位和异步复位。
* 区分一个设计是组合逻辑电路还是时序逻辑电路：
  * 主要是看数据工作是不是在时钟沿下进行的，在 FPGA 的设计中，复杂的电路设计都要用到时序逻辑电路，往往都是以时序逻辑电路为主，组合逻辑为辅的混合逻辑电路。

### 7.2 实战演练

#### 7.2.1 实验目标

* 当按键未按下时 led 灯处于熄灭状态；当按键被按下时 led 灯被点亮。
* 使用 D 触发器进行控制，和使用组合逻辑的控制方法有所不同。 

#### 7.2.2 程序设计

* （1）模块框图绘制：

  * 信号命名特点：sys表示系统，sys_xxx_n的n表示低电平有效，如果是高电平有效则不加后缀n。
  * ![image](https://github.com/user-attachments/assets/05d26640-c754-48c0-b4e4-3afb7c025a36)


* （2）绘制波形图

  * D 触发器根据复位的不同分为两种`主要就是复位有效的条件是“立刻”执行还是等待“时钟沿”再执行的区别`：
    * 同步复位的 D 触发器
      * 同步复位的 D 触发器中的“同步”是和工作时钟同步的意思，即，当时钟的上升沿（也可以是下降沿，一般习惯上为上升沿触发）来到时检测到按键的复位操作才有效，否则无效。如图所示最右边的三根红色的竖线表达的就是这种效果，sys_rst_n 被拉低后led_out没有立刻变为0，而是当syc_clk的上升沿到来的时候led_out才复位成功，在复位释放的时候也是相同原因。
      * ![image](https://github.com/user-attachments/assets/c689f67d-4e28-460a-9c8e-88dca92df352)


    * 异步复位的 D 触发器
      * 异步复位的 D 触发器中的“异步”是和工作时钟不同步的意思，也就是说，寄存器的复位不关心时钟的上升沿来不来，只要有检测到按键被按下，就立刻执行复位操作。
      * ![image](https://github.com/user-attachments/assets/68bb4366-1e31-4462-9b60-9f7a63ab7ab9)


  * 时序电路特点：
    * `对于电路中产生的毛刺有着极好的屏蔽作用`： 如上图中间位置的一组红色竖线所示，是模拟在干扰情况下产生的毛刺现象，因为时序电路只有在沿到来时才检测信号是否有效，所以在两个上升沿之间的毛刺都会被自然的过滤掉，可以大大减少毛刺现象产生的干扰，提高了电路中数据的可靠性。
    * `延一拍`：上面两个图最左边的一组红色竖线所表达的就是这个现象。key_in 在复位后的第一个时钟的上升沿来到时拉高，我们可以发现此时 led_out 并没有在同一时刻也跟着拉高。这是因为：
      * 当表达`时序逻辑`时如果时钟和数据是对齐的，则默认当前时钟沿采集到的数据为在该时钟上升沿`前一时刻`的值；
      * 当表达`组合逻辑`时如果时钟和数据是对齐的，则默认当前时钟沿采集到的数据为在该时钟上升沿`同一时刻`的值。

* （5）代码编写

  * 打开“rtl”文件夹新建“.v”文件；

    * 同步复位代码：

      * ``` verilog
        module  flip_flop
        (
            input   wire    sys_clk     ,    //板载晶振传入的50MHz
            input   wire    sys_rst_n   ,
            input   wire    key_in      ,
            
            output  reg     led_out
        );
        
        always@(posedge sys_clk)    //当 always 块中的敏感列表为检测到 sys_clk 上升沿时
            if(sys_rst_n == 1'b0)
                led_out <= 1'b0;    //时序逻辑中赋值语句一定要用非阻塞式赋值
            else
                led_out <= key_in;
        
        endmodule
        ```

    * 异步复位代码：

      * ``` verilog
        module  flip_flop
        (
            input   wire    sys_clk     ,    //板载晶振传入的50MHz
            input   wire    sys_rst_n   ,
            input   wire    key_in      ,
            
            output  reg     led_out
        );
        
        always@(posedge sys_clk or negedge sys_rst_n)    //当 always 块中的敏感列表为检测到 sys_clk 上升沿时
            if(sys_rst_n == 1'b0)
                led_out <= 1'b0;    //时序逻辑中赋值语句一定要用非阻塞式赋值
            else
                led_out <= key_in;
        
        endmodule
        ```

  * 打开Quartus II软件新建工程文件在“quartus_prj”文件夹当中，并设置好芯片型号和仿真软件；

  * 导入“rtl”文件中编写完成的“.v”文件，进行编译.

    * 可以使用“RTL Viewer”查看代码综合出的视图。
      * 同步复位D触发器视图![image](https://github.com/user-attachments/assets/44e0b72e-bf3f-48b3-8acc-0bc5b0f25c2a)

      * 异步复位D触发器![image](https://github.com/user-attachments/assets/01f3bcb4-b061-4d2f-b4d6-23d43fdf0db3)


#### 7.2.3 仿真验证

* (1)测试代码编写

  * 打开“sim”文件夹新建“.v”文件；

  * ``` verilog
    `timescale  1ns/1ns
    module  tb_flip_flop();
    
    //reg define
    reg     sys_clk     ;
    reg     sys_rst_n   ;
    reg     key_in      ;
    
    //wire deifne
    wire    led_out     ;
    
    //初始化系统时钟、全局复位和输入信号
    initial
        begin
            sys_clk = 1'b1;     //因为要现有时钟，所以时钟信号阻塞赋值，其他信号非阻塞赋值
            sys_rst_n <= 1'b0;
            key_in <= 1'b0;
            #20                 //延迟20个时间单位，延迟20ns
            sys_rst_n <= 1'b1;  //复位信号是低电平有效，先拉低再拉高完成初始化复位
            #210                //为了观察同步复位和异步复位的区别，在复位释放后
                                //电路工作 210ns 后再让复位有效。之所以选择延时 210ns
                                //而不是 200ns 或 220ns，是因为能够使复位信号在时钟下
                                //降沿时复位，能够清晰的看出同步复位和异步复位的差别
            sys_rst_n <= 1'b0;
            #40
            sys_rst_n <= 1'b1;
        end
        
    //sys_clk:模拟系统时钟，每 10ns 电平翻转一次，周期为 20ns，频率为 50MHz
    always  #10 sys_clk = ~sys_clk;
    
    //key_in:产生输入随机数，模拟按键的输入情况
    always  #20 key_in <= {$random} % 2; //取模求余数，产生非负随机数 0、1，每隔 20ns
                                        //产生一次随机数（之所以每 20ns 产生一次随机
                                        //数而不是之前的每 10ns 产生一次随机数，是为
                                        //了在时序逻辑中能够保证 key_in 信号的变化的
                                        //时间小于等于时钟的周期，这样就不会产生类
                                        //似毛刺的变化信号，虽然产生的毛刺在时序电
                                        //路中也能被滤除掉，但是不便于我们观察波形）
    
    //时间打印
    initial
        begin
            $timeformat(-9,0,"ns",6);
            $monitor("@time %t:sys_clk=%b,sys_rst_n=%b,key_in=%b,led_out=%b",$time,sys_clk,sys_rst_n,key_in,led_out);
        end
    
    //实例化
    flip_flop flip_inst
    (
        .sys_clk(sys_clk),
        .sys_rst_n(sys_rst_n),
        .key_in(key_in),
    
        .led_out(led_out)
    );
    
    endmodule
    ```

  * 导入测试文件，进行Modelsim仿真设置；

  * 开始联仿，查看波形图和打印信息：

    * 同步复位：

      ![image](https://github.com/user-attachments/assets/52f4086f-05df-41c1-afd1-455e61aec68d)


    * 异步复位：

      ![image](https://github.com/user-attachments/assets/83e8b150-81d6-4e0d-8079-31eb14b532bc)


  * 与真值表对比即可。


#### 7.2.4 管脚绑定

* sys_clk-->E1
* sys_rst_n-->M15
* key_in---->key1-->M2
* led_out-->led1-->L7

#### 7.2.5 上板子验证

* 点击program按钮导入“.sof”文件；
* 连接板卡，点击“start”按钮下载程序；
* 上板验证；

#### 7.2.6 程序固化

* 详情参见3.1.11
