# Pipelined MIPS CPU

A Verilog implementation of a simplified pipelined MIPS CPU.

## Catalog

* `data` [测试时用的内存数据文件](data/)
* `doc` [文档](doc/)
* `screenshots` [文档中所使用的屏幕截图](screenshots/)
* `src` [Verilog 源代码（包括 CPU 及其各个部件）](src/)
* `test` [Verilog 测试代码（包括 CPU 及其各个部件）](test/)
