# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 51
attribute \dynports 1
attribute \src "dut.sv:2.1-145.10"
attribute \cells_not_processed 1
module \many_functions
  parameter \WIDTH 8
  parameter \DEPTH 4
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $0\func_arith$func$dut.sv:138$1.$result$8
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $0\func_arith$func$dut.sv:138$2.$result$11
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $0\func_arith$func$dut.sv:138$2.x$8
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $0\func_arith$func$dut.sv:138$2.y$9
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $0\func_arith$func$dut.sv:138$2.z$10
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 $0\func_bool$func$dut.sv:139$1.$result$13
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 $0\func_bool$func$dut.sv:139$2.$result$16
  attribute \src "dut.sv:139.23-139.43"
  wire width 2 $0\func_bool$func$dut.sv:139$2.mode$15
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 $0\func_bool$func$dut.sv:139$2.x$13
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 $0\func_bool$func$dut.sv:139$2.y$14
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 $0\func_case$func$dut.sv:140$1.$result$17
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 $0\func_case$func$dut.sv:140$2.$result$20
  attribute \src "dut.sv:140.23-140.40"
  wire width 2 $0\func_case$func$dut.sv:140$2.sel$19
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 $0\func_case$func$dut.sv:140$2.x$18
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 $0\func_loop$func$dut.sv:142$1.$result$25
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 $0\func_loop$func$dut.sv:142$2.$result$28
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 $0\func_loop$func$dut.sv:142$2.x$27
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 $0\func_mixed$func$dut.sv:143$1.$result$30
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 $0\func_mixed$func$dut.sv:143$2.$result$33
  attribute \src "dut.sv:143.24-143.45"
  wire width 2 $0\func_mixed$func$dut.sv:143$2.mode$32
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 $0\func_mixed$func$dut.sv:143$2.x$30
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 $0\func_mixed$func$dut.sv:143$2.y$31
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $0\func_nested$func$dut.sv:141$1.$result$22
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $0\func_nested$func$dut.sv:141$2.$result$25
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $0\func_nested$func$dut.sv:141$2.x$22
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $0\func_nested$func$dut.sv:141$2.y$23
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $0\func_nested$func$dut.sv:141$2.z$24
  attribute \src "dut.sv:102.17-105.20"
  wire width 8 $17\func_mixed$func$dut.sv:143$2.$result$35
  attribute \src "dut.sv:106.17-112.20"
  wire width 8 $18\func_mixed$func$dut.sv:143$2.$result$36
  attribute \src "dut.sv:113.17-120.20"
  wire width 8 $18\func_mixed$func$dut.sv:143$2.$result$37
  attribute \src "dut.sv:121.17-130.20"
  wire width 8 $19\func_mixed$func$dut.sv:143$2.$result$38
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $1\func_arith$func$dut.sv:138$2.$result$12
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 $1\func_bool$func$dut.sv:139$2.$result$17
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 $1\func_case$func$dut.sv:140$2.$result$21
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 $1\func_loop$func$dut.sv:142$2.$result$29
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 $1\func_mixed$func$dut.sv:143$2.$result$34
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $1\func_nested$func$dut.sv:141$2.$result$26
  attribute \src "dut.sv:38.18-43.38"
  wire width 8 $9\func_bool$func$dut.sv:139$2.$result$18
  attribute \src "dut.sv:40.18-43.38"
  wire width 8 $9\func_bool$func$dut.sv:139$2.$result$19
  wire width 8 $auto$expression.cpp:1504:import_operation$1
  wire width 8 $auto$expression.cpp:1504:import_operation$41
  wire width 8 $auto$expression.cpp:1527:import_operation$3
  wire width 8 $auto$expression.cpp:1599:import_operation$29
  wire width 8 $auto$expression.cpp:1599:import_operation$31
  wire width 8 $auto$expression.cpp:1599:import_operation$33
  wire width 8 $auto$expression.cpp:1599:import_operation$45
  wire width 8 $auto$expression.cpp:1599:import_operation$5
  wire width 8 $auto$expression.cpp:1621:import_operation$43
  wire width 8 $auto$rtlil.cc:2959:Not$28
  wire width 8 $auto$rtlil.cc:3006:And$16
  wire width 8 $auto$rtlil.cc:3006:And$26
  wire width 8 $auto$rtlil.cc:3006:And$50
  wire width 8 $auto$rtlil.cc:3006:And$8
  wire width 8 $auto$rtlil.cc:3007:Or$10
  wire width 8 $auto$rtlil.cc:3007:Or$20
  wire width 8 $auto$rtlil.cc:3008:Xor$12
  wire width 8 $auto$rtlil.cc:3008:Xor$24
  wire $auto$rtlil.cc:3018:Gt$36
  wire $auto$rtlil.cc:3018:Gt$38
  wire $auto$rtlil.cc:3018:Gt$40
  wire $auto$rtlil.cc:3018:Gt$48
  attribute \src "dut.sv:36.17-36.30"
  wire $eq$dut.sv:36$13_Y
  attribute \src "dut.sv:38.22-38.35"
  wire $eq$dut.sv:38$17_Y
  attribute \src "dut.sv:40.22-40.35"
  wire $eq$dut.sv:40$21_Y
  wire width 8 $func_arith$func_arith$func$dut.sv:138$2$local_temp
  wire width 8 $func_func_arith_result_0
  wire width 8 $func_func_bool_result_1
  wire width 8 $func_func_case_result_2
  wire width 8 $func_func_loop_result_4
  wire width 8 $func_func_mixed_result_5
  wire width 8 $func_func_nested_result_3
  wire width 8 $func_mixed$func_mixed$func$dut.sv:143$2$local_result
  attribute \src "dut.sv:6.30-6.31"
  wire width 8 input 1 \a
  attribute \src "dut.sv:7.30-7.31"
  wire width 8 input 2 \b
  attribute \src "dut.sv:8.30-8.31"
  wire width 8 input 3 \c
  wire width 8 \func_arith$func$dut.sv:138$1.$result
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.temp
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.x
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.y
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.z
  wire width 8 \func_bool$func$dut.sv:139$1.$result
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 \func_bool$func$dut.sv:139$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 2 \func_bool$func$dut.sv:139$2.mode
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 \func_bool$func$dut.sv:139$2.x
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 \func_bool$func$dut.sv:139$2.y
  wire width 8 \func_case$func$dut.sv:140$1.$result
  attribute \nosync 1
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 \func_case$func$dut.sv:140$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:140.23-140.40"
  wire width 2 \func_case$func$dut.sv:140$2.sel
  attribute \nosync 1
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 \func_case$func$dut.sv:140$2.x
  wire width 8 \func_loop$func$dut.sv:142$1.$result
  attribute \nosync 1
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 \func_loop$func$dut.sv:142$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:142.23-142.35"
  wire \func_loop$func$dut.sv:142$2.i
  attribute \nosync 1
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 \func_loop$func$dut.sv:142$2.x
  wire width 8 \func_mixed$func$dut.sv:143$1.$result
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire \func_mixed$func$dut.sv:143$2.i
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 2 \func_mixed$func$dut.sv:143$2.mode
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$2.result
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$2.x
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$2.y
  wire width 8 \func_nested$func$dut.sv:141$1.$result
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$2.x
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$2.y
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$2.z
  attribute \src "dut.sv:10.30-10.39"
  wire width 8 output 5 \out_arith
  attribute \src "dut.sv:11.30-11.38"
  wire width 8 output 6 \out_bool
  attribute \src "dut.sv:12.30-12.38"
  wire width 8 output 7 \out_case
  attribute \src "dut.sv:14.30-14.38"
  wire width 8 output 9 \out_loop
  attribute \src "dut.sv:15.30-15.39"
  wire width 8 output 10 \out_mixed
  attribute \src "dut.sv:13.30-13.40"
  wire width 8 output 8 \out_nested
  attribute \src "dut.sv:9.24-9.27"
  wire width 2 input 4 \sel
  cell $add $add$dut.sv:104$42
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$expression.cpp:1504:import_operation$41
  end
  cell $add $add$dut.sv:23$2
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$expression.cpp:1504:import_operation$1
  end
  cell $and $and$dut.sv:128$49
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \b
    connect \B 8'11110000
    connect \Y $auto$rtlil.cc:3006:And$50
  end
  cell $and $and$dut.sv:26$7
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3006:And$8
  end
  cell $and $and$dut.sv:37$15
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3006:And$16
  end
  cell $and $and$dut.sv:43$25
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3006:And$26
  end
  attribute \src "dut.sv:36.17-36.30"
  cell $eq $eq$dut.sv:36$14
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'00
    connect \Y $eq$dut.sv:36$13_Y
  end
  attribute \src "dut.sv:38.22-38.35"
  cell $eq $eq$dut.sv:38$18
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'01
    connect \Y $eq$dut.sv:38$17_Y
  end
  attribute \src "dut.sv:40.22-40.35"
  cell $eq $eq$dut.sv:40$22
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'10
    connect \Y $eq$dut.sv:40$21_Y
  end
  cell $gt $gt$dut.sv:123$47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3018:Gt$48
  end
  cell $gt $gt$dut.sv:66$35
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3018:Gt$36
  end
  cell $gt $gt$dut.sv:67$37
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B \c
    connect \Y $auto$rtlil.cc:3018:Gt$38
  end
  cell $gt $gt$dut.sv:72$39
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \b
    connect \B \c
    connect \Y $auto$rtlil.cc:3018:Gt$40
  end
  cell $not $not$dut.sv:43$27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $auto$rtlil.cc:3006:And$26
    connect \Y $auto$rtlil.cc:2959:Not$28
  end
  cell $or $or$dut.sv:26$9
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $func_arith$func_arith$func$dut.sv:138$2$local_temp
    connect \B $auto$rtlil.cc:3006:And$8
    connect \Y $auto$rtlil.cc:3007:Or$10
  end
  cell $or $or$dut.sv:39$19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3007:Or$20
  end
  cell $shl $shl$dut.sv:118$46
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \Y $auto$expression.cpp:1599:import_operation$45
  end
  cell $shl $shl$dut.sv:25$6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A $func_arith$func_arith$func$dut.sv:138$2$local_temp
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \Y $auto$expression.cpp:1599:import_operation$5
  end
  cell $shl $shl$dut.sv:54$30
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \Y $auto$expression.cpp:1599:import_operation$29
  end
  cell $shl $shl$dut.sv:55$32
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000010
    connect \Y $auto$expression.cpp:1599:import_operation$31
  end
  cell $shl $shl$dut.sv:56$34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000011
    connect \Y $auto$expression.cpp:1599:import_operation$33
  end
  cell $shr $shr$dut.sv:116$44
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A \b
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \Y $auto$expression.cpp:1621:import_operation$43
  end
  cell $sub $sub$dut.sv:24$4
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $func_arith$func_arith$func$dut.sv:138$2$local_temp
    connect \B \c
    connect \Y $auto$expression.cpp:1527:import_operation$3
  end
  cell $xor $xor$dut.sv:27$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $func_arith$func_arith$func$dut.sv:138$2$local_temp
    connect \B \c
    connect \Y $auto$rtlil.cc:3008:Xor$12
  end
  cell $xor $xor$dut.sv:41$23
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3008:Xor$24
  end
  attribute \src "dut.sv:138.24-138.43"
  process $proc$dut.sv:138$7
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_arith$func$dut.sv:138$2.x$8 \a
    assign $0\func_arith$func$dut.sv:138$2.y$9 \b
    assign $0\func_arith$func$dut.sv:138$2.z$10 \c
    assign $0\func_arith$func$dut.sv:138$2.$result$11 $1\func_arith$func$dut.sv:138$2.$result$12
    assign $0\func_arith$func$dut.sv:138$1.$result$8 $1\func_arith$func$dut.sv:138$2.$result$12
    assign $func_arith$func_arith$func$dut.sv:138$2$local_temp $auto$expression.cpp:1504:import_operation$1
    assign $func_arith$func_arith$func$dut.sv:138$2$local_temp $auto$expression.cpp:1527:import_operation$3
    assign $func_arith$func_arith$func$dut.sv:138$2$local_temp $auto$expression.cpp:1599:import_operation$5
    assign $func_arith$func_arith$func$dut.sv:138$2$local_temp $auto$rtlil.cc:3007:Or$10
    assign $1\func_arith$func$dut.sv:138$2.$result$12 $auto$rtlil.cc:3008:Xor$12
    sync always
      update \func_arith$func$dut.sv:138$1.$result $0\func_arith$func$dut.sv:138$1.$result$8
      update \func_arith$func$dut.sv:138$2.$result 8'x
      update \func_arith$func$dut.sv:138$2.x 8'x
      update \func_arith$func$dut.sv:138$2.y 8'x
      update \func_arith$func$dut.sv:138$2.z 8'x
      update \func_arith$func$dut.sv:138$2.temp 8'x
  end
  attribute \src "dut.sv:139.23-139.43"
  process $proc$dut.sv:139$12
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_bool$func$dut.sv:139$2.x$13 \a
    assign $0\func_bool$func$dut.sv:139$2.y$14 \b
    assign $0\func_bool$func$dut.sv:139$2.mode$15 \sel
    assign $0\func_bool$func$dut.sv:139$2.$result$16 $1\func_bool$func$dut.sv:139$2.$result$17
    assign $0\func_bool$func$dut.sv:139$1.$result$13 $1\func_bool$func$dut.sv:139$2.$result$17
    attribute \src "dut.sv:36.13-43.38"
    switch $eq$dut.sv:36$13_Y
      attribute \src "dut.sv:37.17-37.34"
      case 1'1
        assign { } { }
        assign $1\func_bool$func$dut.sv:139$2.$result$17 $auto$rtlil.cc:3006:And$16
      attribute \src "dut.sv:38.18-43.38"
      case 
        assign { } { }
        assign $1\func_bool$func$dut.sv:139$2.$result$17 $9\func_bool$func$dut.sv:139$2.$result$18
        attribute \src "dut.sv:38.18-43.38"
        switch $eq$dut.sv:38$17_Y
          attribute \src "dut.sv:39.17-39.34"
          case 1'1
            assign { } { }
            assign $9\func_bool$func$dut.sv:139$2.$result$18 $auto$rtlil.cc:3007:Or$20
          attribute \src "dut.sv:40.18-43.38"
          case 
            assign { } { }
            assign $9\func_bool$func$dut.sv:139$2.$result$18 $9\func_bool$func$dut.sv:139$2.$result$19
            attribute \src "dut.sv:40.18-43.38"
            switch $eq$dut.sv:40$21_Y
              attribute \src "dut.sv:41.17-41.34"
              case 1'1
                assign { } { }
                assign $9\func_bool$func$dut.sv:139$2.$result$19 $auto$rtlil.cc:3008:Xor$24
              attribute \src "dut.sv:43.17-43.37"
              case 
                assign { } { }
                assign $9\func_bool$func$dut.sv:139$2.$result$19 $auto$rtlil.cc:2959:Not$28
            end
        end
    end
    sync always
      update \func_bool$func$dut.sv:139$1.$result $0\func_bool$func$dut.sv:139$1.$result$13
      update \func_bool$func$dut.sv:139$2.$result 8'x
      update \func_bool$func$dut.sv:139$2.x 8'x
      update \func_bool$func$dut.sv:139$2.y 8'x
      update \func_bool$func$dut.sv:139$2.mode 2'x
  end
  attribute \src "dut.sv:140.23-140.40"
  process $proc$dut.sv:140$17
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_case$func$dut.sv:140$2.x$18 \a
    assign $0\func_case$func$dut.sv:140$2.sel$19 \sel
    assign $0\func_case$func$dut.sv:140$2.$result$20 $1\func_case$func$dut.sv:140$2.$result$21
    assign $0\func_case$func$dut.sv:140$1.$result$17 $1\func_case$func$dut.sv:140$2.$result$21
    attribute \src "dut.sv:52.13-58.20"
    switch \sel
      attribute \src "dut.sv:53.17-53.38"
      case 2'00
        assign { } { }
        assign $1\func_case$func$dut.sv:140$2.$result$21 \a
      attribute \src "dut.sv:54.17-54.43"
      case 2'01
        assign { } { }
        assign $1\func_case$func$dut.sv:140$2.$result$21 $auto$expression.cpp:1599:import_operation$29
      attribute \src "dut.sv:55.17-55.43"
      case 2'10
        assign { } { }
        assign $1\func_case$func$dut.sv:140$2.$result$21 $auto$expression.cpp:1599:import_operation$31
      attribute \src "dut.sv:56.17-56.43"
      case 2'11
        assign { } { }
        assign $1\func_case$func$dut.sv:140$2.$result$21 $auto$expression.cpp:1599:import_operation$33
      attribute \src "dut.sv:57.17-57.40"
      case 
        assign { } { }
        assign $1\func_case$func$dut.sv:140$2.$result$21 8'00000000
    end
    sync always
      update \func_case$func$dut.sv:140$1.$result $0\func_case$func$dut.sv:140$1.$result$17
      update \func_case$func$dut.sv:140$2.$result 8'x
      update \func_case$func$dut.sv:140$2.x 8'x
      update \func_case$func$dut.sv:140$2.sel 2'x
  end
  attribute \src "dut.sv:141.25-141.45"
  process $proc$dut.sv:141$21
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_nested$func$dut.sv:141$2.x$22 \a
    assign $0\func_nested$func$dut.sv:141$2.y$23 \b
    assign $0\func_nested$func$dut.sv:141$2.z$24 \c
    assign $0\func_nested$func$dut.sv:141$2.$result$25 $1\func_nested$func$dut.sv:141$2.$result$26
    assign $0\func_nested$func$dut.sv:141$1.$result$22 $1\func_nested$func$dut.sv:141$2.$result$26
    attribute \src "dut.sv:66.13-76.16"
    switch $auto$rtlil.cc:3018:Gt$36
      attribute \src "dut.sv:66.24-71.16"
      case 1'1
        assign { } { }
        attribute \src "dut.sv:67.17-70.37"
        switch $auto$rtlil.cc:3018:Gt$38
          attribute \src "dut.sv:68.21-68.36"
          case 1'1
            assign { } { }
            assign $1\func_nested$func$dut.sv:141$2.$result$26 \a
          attribute \src "dut.sv:70.21-70.36"
          case 
            assign { } { }
            assign $1\func_nested$func$dut.sv:141$2.$result$26 \c
        end
      attribute \src "dut.sv:71.22-76.16"
      case 
        assign { } { }
        attribute \src "dut.sv:72.17-75.37"
        switch $auto$rtlil.cc:3018:Gt$40
          attribute \src "dut.sv:73.21-73.36"
          case 1'1
            assign { } { }
            assign $1\func_nested$func$dut.sv:141$2.$result$26 \b
          attribute \src "dut.sv:75.21-75.36"
          case 
            assign { } { }
            assign $1\func_nested$func$dut.sv:141$2.$result$26 \c
        end
    end
    sync always
      update \func_nested$func$dut.sv:141$1.$result $0\func_nested$func$dut.sv:141$1.$result$22
      update \func_nested$func$dut.sv:141$2.$result 8'x
      update \func_nested$func$dut.sv:141$2.x 8'x
      update \func_nested$func$dut.sv:141$2.y 8'x
      update \func_nested$func$dut.sv:141$2.z 8'x
  end
  attribute \src "dut.sv:142.23-142.35"
  process $proc$dut.sv:142$26
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_loop$func$dut.sv:142$2.x$27 \a
    assign $0\func_loop$func$dut.sv:142$2.$result$28 $1\func_loop$func$dut.sv:142$2.$result$29
    assign $0\func_loop$func$dut.sv:142$1.$result$25 $1\func_loop$func$dut.sv:142$2.$result$29
    assign $1\func_loop$func$dut.sv:142$2.$result$29 8'00000000
    sync always
      update \func_loop$func$dut.sv:142$1.$result $0\func_loop$func$dut.sv:142$1.$result$25
      update \func_loop$func$dut.sv:142$2.$result 8'x
      update \func_loop$func$dut.sv:142$2.x 8'x
      update \func_loop$func$dut.sv:142$2.i 1'x
  end
  attribute \src "dut.sv:143.24-143.45"
  process $proc$dut.sv:143$29
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_mixed$func$dut.sv:143$2.x$30 \a
    assign $0\func_mixed$func$dut.sv:143$2.y$31 \b
    assign $0\func_mixed$func$dut.sv:143$2.mode$32 \sel
    assign $0\func_mixed$func$dut.sv:143$2.$result$33 $1\func_mixed$func$dut.sv:143$2.$result$34
    assign $0\func_mixed$func$dut.sv:143$1.$result$30 $1\func_mixed$func$dut.sv:143$2.$result$34
    assign $func_mixed$func_mixed$func$dut.sv:143$2$local_result 8'00000000
    assign $1\func_mixed$func$dut.sv:143$2.$result$34 $func_mixed$func_mixed$func$dut.sv:143$2$local_result
    attribute \src "dut.sv:101.13-131.20"
    switch \sel
      attribute \src "dut.sv:102.17-105.20"
      case 2'00
        assign { } { }
        assign $1\func_mixed$func$dut.sv:143$2.$result$34 $17\func_mixed$func$dut.sv:143$2.$result$35
        assign $func_mixed$func_mixed$func$dut.sv:143$2$local_result $auto$expression.cpp:1504:import_operation$41
      attribute \src "dut.sv:106.17-112.20"
      case 2'01
        assign { } { }
        assign $1\func_mixed$func$dut.sv:143$2.$result$34 $18\func_mixed$func$dut.sv:143$2.$result$36
      attribute \src "dut.sv:113.17-120.20"
      case 2'10
        assign { } { }
        assign $1\func_mixed$func$dut.sv:143$2.$result$34 $18\func_mixed$func$dut.sv:143$2.$result$37
        attribute \src "dut.sv:115.21-119.24"
        switch \a [7]
          attribute \src "dut.sv:115.37-117.24"
          case 1'1
            assign { } { }
            assign $func_mixed$func_mixed$func$dut.sv:143$2$local_result $auto$expression.cpp:1621:import_operation$43
          attribute \src "dut.sv:117.30-119.24"
          case 
            assign { } { }
            assign $func_mixed$func_mixed$func$dut.sv:143$2$local_result $auto$expression.cpp:1599:import_operation$45
        end
      attribute \src "dut.sv:121.17-130.20"
      case 2'11
        assign { } { }
        assign $1\func_mixed$func$dut.sv:143$2.$result$34 $19\func_mixed$func$dut.sv:143$2.$result$38
        attribute \src "dut.sv:123.21-129.24"
        switch $auto$rtlil.cc:3018:Gt$48
          attribute \src "dut.sv:123.32-127.24"
          case 1'1
            assign { } { }
          attribute \src "dut.sv:127.30-129.24"
          case 
            assign { } { }
            assign $func_mixed$func_mixed$func$dut.sv:143$2$local_result $auto$rtlil.cc:3006:And$50
        end
    end
    sync always
      update \func_mixed$func$dut.sv:143$1.$result $0\func_mixed$func$dut.sv:143$1.$result$30
      update \func_mixed$func$dut.sv:143$2.$result 8'x
      update \func_mixed$func$dut.sv:143$2.x 8'x
      update \func_mixed$func$dut.sv:143$2.y 8'x
      update \func_mixed$func$dut.sv:143$2.mode 2'x
      update \func_mixed$func$dut.sv:143$2.i 1'x
      update \func_mixed$func$dut.sv:143$2.result 8'x
  end
  connect $func_func_arith_result_0 \func_arith$func$dut.sv:138$1.$result
  connect \out_arith $func_func_arith_result_0
  connect $func_func_bool_result_1 \func_bool$func$dut.sv:139$1.$result
  connect \out_bool $func_func_bool_result_1
  connect $func_func_case_result_2 \func_case$func$dut.sv:140$1.$result
  connect \out_case $func_func_case_result_2
  connect $func_func_nested_result_3 \func_nested$func$dut.sv:141$1.$result
  connect \out_nested $func_func_nested_result_3
  connect $func_func_loop_result_4 \func_loop$func$dut.sv:142$1.$result
  connect \out_loop $func_func_loop_result_4
  connect $func_func_mixed_result_5 \func_mixed$func$dut.sv:143$1.$result
  connect \out_mixed $func_func_mixed_result_5
end
