module mux_4x1_tb();
  reg[0:3]i;
  reg[0:1]s;
  wire  y;
  
  mux_4x1 uut(y,i,s);
  
  initial 
    begin
      i=4'b0110; s=2'b00;
      #5; i=4'b0101; s=2'b01;
      #5; i=4'b0111; s=2'b10;
      #5; i=4'b1001; s=2'b11;
    end
  
  initial 
    begin 
      $dumpfile("dump.vcd");
      $dumpvars(1);
    end
endmodule
