# verilog-codes

#### 介绍
开源Verilog模块代码

#### 使用说明
添加除了bench.v和makefile的其他Verilog代码文件到已有项目即可使用。
本仓库的模块，内部通信部分基本都采用AXI4-Lite、AXI4或者AXI4-Stream接口的子集实现，符合最小AXI4接口规范。

#### 参与贡献

1.  Fork 本仓库
2.  新建 Feat_xxx 分支
3.  提交代码
4.  新建 Pull Request