<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:06:48.648</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0189073</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY APPARATUS</inventionTitleEng><openDate>2024.07.08</openDate><openNumber>10-2024-0106324</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 003c#01003e# 본 발명은 스캔 구동부의 1Hz 구동 시에 저전위 전압(VGL)이 상승하는 것을 방지할 수 있도록 하는 표시 장치에 관한 것이다. 이를 실현하기 위한 본 명세서의 실시예에 따른 표시 장치는, 스캔 구동부의 1Hz 구동 시에 저전위 전압(VGL)의 상승 원인이 되는 방지 트랜지스터(TA)의 게이트 전극으로 화소에 데이터 전압을 인가하는 제2 스캔 구동부의 QB 노드의 전압이 인가되도록 함으로써 저전위 전압(VGL)을 유지할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 적어도 하나 이상의 화소를 포함하는 표시 패널;상기 화소에 제1 스캔 신호를 제공하고, Q 노드와 접속된 제1 전극, Q2 노드와 접속된 제2 전극 및 게이트 전극을 구비한 방지 트랜지스터를 포함하는 제1 스캔 구동부; 및상기 화소에 제2 스캔 신호를 제공하고, QB 노드와 접속된 게이트 전극, 출력단과 접속된 제1 전극 및 고전위 전압 라인과 접속된 제2 전극을 구비한 제2 트랜지스터를 포함하는 제2 스캔 구동부를 포함하고,상기 방지 트랜지스터의 게이트 전극은 연결 배선을 통해 상기 제2 스캔 구동부의 상기 QB 노드와 연결된, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 방지 트랜지스터의 게이트 전극 및 상기 제2 트랜지스터의 게이트 전극은 동일층에 배치되고, 상기 방지 트랜지스터의 게이트 전극은 상기 동일층 상에 배치된 상기 연결 배선을 통하여 상기 제2 트랜지스터의 게이트 전극과 연결된, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제2 스캔 구동부는,제1 전극이 제1 클럭라인과 접속되고, 제2 전극이 출력단과 접속되며, 게이트 전극이 Q 노드와 접속된 제1 트랜지스터;제1 전극이 상기 Q 노드와 접속되고, 제2 전극이 Q2 노드와 접속되며, 게이트 전극이 저전위 전압 라인과 접속된 제2 방지 트랜지스터;제1 전극이 이전 출력단과 접속되고, 제2 전극이 상기 Q2 노드와 접속되며, 게이트 전극이 제2 클럭라인과 접속된 제3 트랜지스터;제1 전극이 상기 제3 트랜지스터의 게이트 전극과 접속되고, 제2 전극이 상기 QB 노드와 접속되며, 게이트 전극이 상기 Q2 노드와 접속된 제4 트랜지스터;제1 전극이 상기 저전위 전압 라인과 접속되고, 제2 전극이 상기 QB 노드와 접속되며, 게이트 전극이 상기 제3 트랜지스터의 게이트 전극과 접속된 제5 트랜지스터;상기 Q2 노드와 접속된 제1 전극, 상기 제1 클럭라인과 접속된 게이트 전극 및 제2 전극을 구비한 제6 트랜지스터; 및제1 전극이 상기 제6 트랜지스터의 제2 전극과 접속되고, 제2 전극이 상기 고전위 전압 라인과 접속되며, 게이트 전극이 상기 QB 노드와 접속된 제7 트랜지스터를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제2 스캔 구동부는, 상기 Q 노드와 상기 출력단을 연결하는 제1 커패시터; 및상기 고전위 전압 라인과 상기 QB 노드를 연결하는 제2 커패시터를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제1 스캔 구동부는, 제1 전극이 저전위 전압 라인과 접속되고, 제2 전극이 출력단과 접속되며, 게이트 전극이 상기 Q 노드와 접속된 제1 트랜지스터;제1 전극이 상기 출력단과 접속되고, 제2 전극이 고전위 전압 라인(과 접속되며, 게이트 전극이 QB 노드와 접속된 제2 트랜지스터;제1 전극이 상기 Q2 노드와 접속되고, 제2 전극이 스타트 신호라인과 접속되며, 게이트 전극이 클럭라인 및 Q1 노드와 접속된 제3 트랜지스터; 제1 전극이 상기 Q1 노드와 접속되고, 제2 전극이 상기 고전위 전압 라인과 접속되며, 게이트 전극이 상기 스타트 신호라인과 접속된 제4 트랜지스터;제1 전극이 상기 클럭라인과 접속되고, 제2 전극이 상기 QB 노드와 접속되며, 게이트 전극이 상기 Q1 노드와 접속된 제5 트랜지스터; 및제1 전극이 상기 QB 노드와 접속되고, 제2 전극이 상기 고전위 전압 라인과 접속되며, 게이트 전극이 상기 Q2 노드와 접속된 제6 트랜지스터;를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제2 스캔 구동부는, 상기 Q 노드와 상기 출력단 사이에 연결된 제1 커패시터;상기 QB 노드와 상기 고전위 전압 라인 사이에 연결된 제2 커패시터; 및상기 클럭라인의 접속점과 상기 Q1 노드 사이에 연결된 제3 커패시터;를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 기판;상기 기판 위에 배치된 버퍼층;상기 버퍼층 위에 배치된 제1 절연층;상기 제1 절연층 위에 배치된 방지 트랜지스터의 제1 반도체층 및 제2 트랜지스터의 제2 반도체층;상기 제1 절연층, 상기 제1 반도체층 및 상기 제2 반도체층 위에 배치된 제2 절연층;상기 제2 절연층 위에 배치된 상기 방지 트랜지스터의 제1 게이트 전극 및 상기 제2 트랜지스터의 제2 게이트 전극; 상기 제2 절연층, 상기 제1 게이트 전극 및 상기 제2 게이트 전극 위에 배치된 제1 게이트 절연층;상기 제1 게이트 절연층 위에 배치된 제2 버퍼층;상기 제2 버퍼층 위에 배치된 제2 게이트 절연층;상기 제2 게이트 절연층 위에 배치된 연결 배선;상기 연결 배선 및 상기 제2 게이트 절연층 위에 배치된 층간 절연층;상기 층간 절연층 위에 배치되고, 컨택홀을 통하여 상기 제1 반도체층에 접촉된 상기 방지 트랜지스터의 일측 전극;상기 층간 절연층 위에 배치되고, 컨택홀을 통하여 상기 제1 반도체층에 접촉된 상기 방지 트랜지스터의 타측 전극;상기 층간 절연층 위에 배치되고, 일측 컨택홀을 통하여 상기 제1 게이트 전극과 접촉되고, 다른측 컨택홀을 통하여 상기 연결 배선과 접촉된 상기 방지 트랜지스터의 접속 전극; 상기 층간 절연층 위에 배치되고, 컨택홀을 통하여 상기 제2 반도체층에 접촉된 상기 제2 트랜지스터의 일측 전극; 상기 층간 절연층 위에 배치되고, 컨택홀을 통하여 상기 제2 반도체층에 접촉된 상기 제2 트랜지스터의 타측 전극;상기 층간 절연층 위에 배치되고, 일측이 컨택홀을 통하여 상기 연결 배선과 접촉되고, 다른측이 컨택홀을 통하여 상기 제2 게이트 전극과 접촉된 상기 제2 트랜지스터의 접속 전극; 및상기 층간 절연층, 상기 방지 트랜지스터(TA)의 일측 전극, 접속 전극, 타측 전극, 상기 제2 트랜지스터의 일측 전극, 접속 전극 및 타측 전극 위에 배치된 평탄화층;을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 평탄화층 위에 배치되고, 컨택홀을 통하여 일측이 상기 제2 트랜지스터의 상기 일측 전극과 접촉되며, 타측이 고전위 전압 라인과 접속된 연결 전극;을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제 7 항에 있어서,상기 연결 배선, 상기 방지 트랜지스터의 상기 제1 게이트 전극 및 상기 제2 트랜지스터의 상기 제2 게이트 전극은, 모두 동일한 재질로 형성된, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제 7 항에 있어서,상기 방지 트랜지스터에서 상기 일측 전극은 Q2 노드와 접속되고, 상기 타측 전극은 Q 노드와 접속되며,상기 제2 트랜지스터에서 상기 일측 전극은 고전위 전압 라인과 접속되고, 상기 제2 게이트 전극은 상기 QB 노드와 접속되며, 상기 타측 전극은 출력단과 접속된, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제2 게이트 전극의 전압, 상기 방지 트랜지스터에서 상기 일측 전극의 전압 및 저전위 전압 라인의 전압 중 상기 제2 게이트 전극의 전압이 가장 크고, 상기 저전위 전압 라인의 전압이 가장 낮은, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제 7 항에 있어서,상기 방지 트랜지스터의 게이트 전극과 소스 전극 사이의 전압은 1 볼트(V)인, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Tae-Keun LEE</engName><name>이태근</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 ***, 한양빌딩*층(역삼동)</address><code>920091001018</code><country>대한민국</country><engName>DAE-A Intellectual Property Consulting</engName><name>특허법인(유한)대아</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.29</receiptDate><receiptNumber>1-1-2022-1419464-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.20</receiptDate><receiptNumber>1-1-2025-1169080-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220189073.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93682c07fb8a838fae6ce52040beab13b73a29373c0a68217cda14519b2dfd81a81023e28e398218b6ee688fe34c5c21c0bfb04734038e766e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff99f7a23f3e0ea420f119d6cf18e753baee177464d5936dd9460de5b5f7062d8a8cdc155890a60a3bcbd2d1480a06ab44f98a9efd4215361</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>