TimeQuest Timing Analyzer report for fpMultiplier
Mon Feb 09 14:54:48 2026
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Gclock'
 13. Slow 1200mV 85C Model Hold: 'Gclock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Gclock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Gclock'
 27. Slow 1200mV 0C Model Hold: 'Gclock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Gclock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Gclock'
 40. Fast 1200mV 0C Model Hold: 'Gclock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Gclock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; fpMultiplier                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Gclock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Gclock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 486.62 MHz ; 250.0 MHz       ; Gclock     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; Gclock ; -1.055 ; -9.863            ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; Gclock ; 0.440 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; Gclock ; -3.000 ; -27.415                         ;
+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Gclock'                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.055 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.112     ; 1.961      ;
; -1.042 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.112     ; 1.948      ;
; -0.925 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.112     ; 1.831      ;
; -0.913 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.112     ; 1.819      ;
; -0.876 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 1.000        ; -0.040     ; 1.854      ;
; -0.876 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 1.000        ; -0.040     ; 1.854      ;
; -0.876 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 1.000        ; -0.040     ; 1.854      ;
; -0.876 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 1.000        ; -0.040     ; 1.854      ;
; -0.876 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 1.000        ; -0.040     ; 1.854      ;
; -0.852 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.112     ; 1.758      ;
; -0.702 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.112     ; 1.608      ;
; -0.689 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.112     ; 1.595      ;
; -0.625 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.098     ; 1.545      ;
; -0.623 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.098     ; 1.543      ;
; -0.572 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.112     ; 1.478      ;
; -0.557 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.048     ; 1.527      ;
; -0.543 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.083     ; 1.478      ;
; -0.543 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.083     ; 1.478      ;
; -0.543 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.083     ; 1.478      ;
; -0.543 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.083     ; 1.478      ;
; -0.530 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.086     ; 1.462      ;
; -0.422 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.112     ; 1.328      ;
; -0.414 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.086     ; 1.346      ;
; -0.409 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.086     ; 1.341      ;
; -0.403 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 1.366      ;
; -0.402 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 1.365      ;
; -0.402 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 1.365      ;
; -0.394 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 1.357      ;
; -0.359 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.112     ; 1.265      ;
; -0.347 ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.048     ; 1.317      ;
; -0.258 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.098     ; 1.178      ;
; -0.251 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.080     ; 1.189      ;
; -0.193 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.048     ; 1.163      ;
; -0.125 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.048     ; 1.095      ;
; -0.033 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.996      ;
; 0.019  ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.048     ; 0.951      ;
; 0.123  ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.048     ; 0.847      ;
; 0.135  ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.048     ; 0.835      ;
; 0.148  ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.048     ; 0.822      ;
; 0.180  ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.048     ; 0.790      ;
; 0.241  ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.043     ; 0.734      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Gclock'                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.669      ;
; 0.463 ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 0.697      ;
; 0.476 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 0.710      ;
; 0.492 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 0.726      ;
; 0.498 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 0.732      ;
; 0.594 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.112      ; 0.892      ;
; 0.604 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 0.838      ;
; 0.693 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 0.927      ;
; 0.717 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.046      ; 0.949      ;
; 0.728 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 0.962      ;
; 0.737 ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 0.971      ;
; 0.844 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.086      ; 1.116      ;
; 0.864 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.067      ; 1.117      ;
; 0.893 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 1.134      ;
; 0.936 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.112      ; 1.234      ;
; 0.966 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.112      ; 1.264      ;
; 0.966 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.112      ; 1.264      ;
; 0.967 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.112      ; 1.265      ;
; 0.977 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.091      ; 1.254      ;
; 0.977 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 1.243      ;
; 0.978 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 1.244      ;
; 1.002 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 1.243      ;
; 1.051 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 1.285      ;
; 1.063 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 1.329      ;
; 1.071 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.046      ; 1.303      ;
; 1.073 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.046      ; 1.305      ;
; 1.118 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 1.359      ;
; 1.127 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 1.368      ;
; 1.211 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 1.452      ;
; 1.214 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 1.455      ;
; 1.215 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.067      ; 1.468      ;
; 1.216 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.067      ; 1.469      ;
; 1.253 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.091      ; 1.530      ;
; 1.259 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 1.500      ;
; 1.297 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 1.538      ;
; 1.305 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.046      ; 1.537      ;
; 1.333 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.091      ; 1.610      ;
; 1.333 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.091      ; 1.610      ;
; 1.334 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.091      ; 1.611      ;
; 1.347 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 1.588      ;
; 1.447 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 1.688      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Gclock'                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Gclock ; Rise       ; Gclock                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ;
; 0.302  ; 0.522        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ;
; 0.302  ; 0.522        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ;
; 0.302  ; 0.522        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ;
; 0.302  ; 0.522        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ;
; 0.302  ; 0.522        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; Gclock~input|o                                                               ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[0]|clk                                                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[1]|clk                                                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[4]|clk                                                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[5]|clk                                                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[6]|clk                                                     ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst14|o_overflow_under|clk                                            ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst1|\gen_reg:0:bit_inst|int_q|clk                                    ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst4|\gen_reg:2:bit_inst|int_q|clk                                    ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|o_done|clk                                                       ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF0|int_q|clk                                                           ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF1|int_q|clk                                                           ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF4|int_q|clk                                                           ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF5|int_q|clk                                                           ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF6|int_q|clk                                                           ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:13:dFF_i|int_q|clk                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:14:dFF_i|int_q|clk                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:15:dFF_i|int_q|clk                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:16:dFF_i|int_q|clk                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF2|int_q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; Gclock~input|i                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; Gclock~input|i                                                               ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:13:dFF_i|int_q|clk                                          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:14:dFF_i|int_q|clk                                          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:15:dFF_i|int_q|clk                                          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:16:dFF_i|int_q|clk                                          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF2|int_q|clk                                                           ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst14|o_overflow_under|clk                                            ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst1|\gen_reg:0:bit_inst|int_q|clk                                    ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst4|\gen_reg:2:bit_inst|int_q|clk                                    ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|o_done|clk                                                       ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF0|int_q|clk                                                           ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF1|int_q|clk                                                           ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF4|int_q|clk                                                           ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF5|int_q|clk                                                           ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF6|int_q|clk                                                           ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[0]|clk                                                     ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[1]|clk                                                     ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[4]|clk                                                     ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[5]|clk                                                     ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[6]|clk                                                     ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; Gclock~input|o                                                               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetBar  ; Gclock     ; 4.398 ; 4.794 ; Rise       ; Gclock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; resetBar  ; Gclock     ; -3.059 ; -3.523 ; Rise       ; Gclock          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 9.000  ; 9.188  ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 8.437  ; 8.499  ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 8.001  ; 8.080  ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 8.021  ; 8.100  ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 7.988  ; 8.066  ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 8.017  ; 8.094  ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 9.000  ; 9.188  ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 8.956  ; 9.020  ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 10.589 ; 10.540 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 7.778  ; 7.816  ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 10.589 ; 10.540 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 10.124 ; 10.037 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 10.375 ; 10.252 ; Rise       ; Gclock          ;
; overflow        ; Gclock     ; 6.011  ; 6.017  ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 5.980  ; 5.981  ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 5.907  ; 5.892  ; Rise       ; Gclock          ;
; s4              ; Gclock     ; 5.982  ; 5.988  ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 5.848  ; 5.843  ; Rise       ; Gclock          ;
; so              ; Gclock     ; 6.017  ; 6.012  ; Rise       ; Gclock          ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 7.705  ; 7.779  ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 8.136  ; 8.194  ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 7.718  ; 7.792  ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 7.738  ; 7.812  ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 7.705  ; 7.779  ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 7.734  ; 7.806  ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 8.731  ; 8.913  ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 8.634  ; 8.694  ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 7.504  ; 7.539  ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 7.504  ; 7.539  ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 10.203 ; 10.155 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 9.756  ; 9.672  ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 9.997  ; 9.877  ; Rise       ; Gclock          ;
; overflow        ; Gclock     ; 5.806  ; 5.810  ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 5.776  ; 5.777  ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 5.707  ; 5.691  ; Rise       ; Gclock          ;
; s4              ; Gclock     ; 5.778  ; 5.783  ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 5.645  ; 5.640  ; Rise       ; Gclock          ;
; so              ; Gclock     ; 5.810  ; 5.807  ; Rise       ; Gclock          ;
+-----------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 542.89 MHz ; 250.0 MHz       ; Gclock     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; Gclock ; -0.842 ; -7.570           ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; Gclock ; 0.387 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; Gclock ; -3.000 ; -27.415                        ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Gclock'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.842 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.104     ; 1.757      ;
; -0.828 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.104     ; 1.743      ;
; -0.752 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.104     ; 1.667      ;
; -0.734 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.104     ; 1.649      ;
; -0.717 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 1.697      ;
; -0.717 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 1.697      ;
; -0.717 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 1.697      ;
; -0.717 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 1.697      ;
; -0.717 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 1.697      ;
; -0.679 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.104     ; 1.594      ;
; -0.525 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.104     ; 1.440      ;
; -0.511 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.104     ; 1.426      ;
; -0.509 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.091     ; 1.437      ;
; -0.508 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.091     ; 1.436      ;
; -0.413 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.081     ; 1.351      ;
; -0.413 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.081     ; 1.351      ;
; -0.413 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.081     ; 1.351      ;
; -0.413 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.081     ; 1.351      ;
; -0.413 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.104     ; 1.328      ;
; -0.395 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.044     ; 1.370      ;
; -0.368 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.081     ; 1.306      ;
; -0.293 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.104     ; 1.208      ;
; -0.273 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.081     ; 1.211      ;
; -0.272 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.081     ; 1.210      ;
; -0.260 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 1.000        ; -0.049     ; 1.230      ;
; -0.260 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 1.000        ; -0.049     ; 1.230      ;
; -0.260 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 1.000        ; -0.049     ; 1.230      ;
; -0.259 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 1.000        ; -0.049     ; 1.229      ;
; -0.214 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.104     ; 1.129      ;
; -0.211 ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.044     ; 1.186      ;
; -0.167 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.091     ; 1.095      ;
; -0.150 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.071     ; 1.098      ;
; -0.073 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.044     ; 1.048      ;
; -0.007 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.044     ; 0.982      ;
; 0.076  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 1.000        ; -0.049     ; 0.894      ;
; 0.107  ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.044     ; 0.868      ;
; 0.207  ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.044     ; 0.768      ;
; 0.224  ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.044     ; 0.751      ;
; 0.228  ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.044     ; 0.747      ;
; 0.264  ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.044     ; 0.711      ;
; 0.321  ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 0.659      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Gclock'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.039      ; 0.597      ;
; 0.425 ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.640      ;
; 0.430 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.645      ;
; 0.444 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.659      ;
; 0.457 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.672      ;
; 0.547 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.762      ;
; 0.549 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.104      ; 0.824      ;
; 0.631 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.846      ;
; 0.655 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.040      ; 0.866      ;
; 0.662 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.877      ;
; 0.676 ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.891      ;
; 0.754 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.006      ;
; 0.767 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.060      ; 0.998      ;
; 0.829 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.049      ; 1.049      ;
; 0.856 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.104      ; 1.131      ;
; 0.882 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.104      ; 1.157      ;
; 0.882 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.104      ; 1.157      ;
; 0.882 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.104      ; 1.157      ;
; 0.897 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.084      ; 1.152      ;
; 0.901 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.071      ; 1.143      ;
; 0.905 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.071      ; 1.147      ;
; 0.909 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.049      ; 1.129      ;
; 0.964 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 1.179      ;
; 0.983 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.040      ; 1.194      ;
; 0.984 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.040      ; 1.195      ;
; 0.988 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.071      ; 1.230      ;
; 1.024 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.049      ; 1.244      ;
; 1.039 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.049      ; 1.259      ;
; 1.082 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.060      ; 1.313      ;
; 1.083 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.060      ; 1.314      ;
; 1.122 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.049      ; 1.342      ;
; 1.125 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.049      ; 1.345      ;
; 1.133 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.049      ; 1.353      ;
; 1.144 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.084      ; 1.399      ;
; 1.177 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.049      ; 1.397      ;
; 1.203 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.040      ; 1.414      ;
; 1.212 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.049      ; 1.432      ;
; 1.220 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.084      ; 1.475      ;
; 1.220 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.084      ; 1.475      ;
; 1.220 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.084      ; 1.475      ;
; 1.310 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.049      ; 1.530      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Gclock'                                                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Gclock ; Rise       ; Gclock                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ;
; 0.346  ; 0.532        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ;
; 0.346  ; 0.532        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ;
; 0.346  ; 0.532        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ;
; 0.346  ; 0.532        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ;
; 0.346  ; 0.532        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ;
; 0.357  ; 0.543        ; 0.186          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; Gclock~input|o                                                               ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF2|int_q|clk                                                           ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[0]|clk                                                     ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[1]|clk                                                     ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[4]|clk                                                     ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[5]|clk                                                     ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[6]|clk                                                     ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:13:dFF_i|int_q|clk                                          ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:14:dFF_i|int_q|clk                                          ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:15:dFF_i|int_q|clk                                          ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:16:dFF_i|int_q|clk                                          ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst14|o_overflow_under|clk                                            ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst1|\gen_reg:0:bit_inst|int_q|clk                                    ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst4|\gen_reg:2:bit_inst|int_q|clk                                    ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|o_done|clk                                                       ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF0|int_q|clk                                                           ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF1|int_q|clk                                                           ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF4|int_q|clk                                                           ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF5|int_q|clk                                                           ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF6|int_q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; Gclock~input|i                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; Gclock~input|i                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst14|o_overflow_under|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst1|\gen_reg:0:bit_inst|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst4|\gen_reg:2:bit_inst|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|o_done|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF0|int_q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF1|int_q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF4|int_q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF5|int_q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF6|int_q|clk                                                           ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:13:dFF_i|int_q|clk                                          ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:14:dFF_i|int_q|clk                                          ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:15:dFF_i|int_q|clk                                          ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:16:dFF_i|int_q|clk                                          ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[0]|clk                                                     ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[1]|clk                                                     ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[4]|clk                                                     ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[5]|clk                                                     ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[6]|clk                                                     ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF2|int_q|clk                                                           ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; Gclock~input|o                                                               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetBar  ; Gclock     ; 3.882 ; 4.105 ; Rise       ; Gclock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; resetBar  ; Gclock     ; -2.673 ; -2.977 ; Rise       ; Gclock          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 8.278 ; 8.251 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 7.786 ; 7.691 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 7.365 ; 7.319 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 7.385 ; 7.339 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 7.352 ; 7.305 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 7.375 ; 7.338 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 8.209 ; 8.251 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 8.278 ; 8.149 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 9.791 ; 9.539 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 7.154 ; 7.078 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 9.791 ; 9.539 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 9.357 ; 9.095 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 9.594 ; 9.279 ; Rise       ; Gclock          ;
; overflow        ; Gclock     ; 5.505 ; 5.472 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 5.471 ; 5.437 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 5.409 ; 5.358 ; Rise       ; Gclock          ;
; s4              ; Gclock     ; 5.476 ; 5.444 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 5.331 ; 5.313 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 5.471 ; 5.504 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 7.074 ; 7.029 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 7.491 ; 7.399 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 7.088 ; 7.042 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 7.108 ; 7.062 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 7.074 ; 7.029 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 7.097 ; 7.061 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 7.944 ; 7.986 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 7.963 ; 7.838 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 6.885 ; 6.811 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 6.885 ; 6.811 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 9.418 ; 9.175 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 9.000 ; 8.748 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 9.227 ; 8.924 ; Rise       ; Gclock          ;
; overflow        ; Gclock     ; 5.304 ; 5.271 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 5.272 ; 5.238 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 5.212 ; 5.162 ; Rise       ; Gclock          ;
; s4              ; Gclock     ; 5.276 ; 5.244 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 5.133 ; 5.115 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 5.269 ; 5.303 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; Gclock ; -0.005 ; -0.005           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; Gclock ; 0.201 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; Gclock ; -3.000 ; -23.762                        ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Gclock'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.005 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.957      ;
; -0.001 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.953      ;
; 0.067  ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.885      ;
; 0.089  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 1.000        ; -0.023     ; 0.895      ;
; 0.089  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 1.000        ; -0.023     ; 0.895      ;
; 0.089  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 1.000        ; -0.023     ; 0.895      ;
; 0.089  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 1.000        ; -0.023     ; 0.895      ;
; 0.089  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 1.000        ; -0.023     ; 0.895      ;
; 0.090  ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.862      ;
; 0.113  ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.839      ;
; 0.166  ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.786      ;
; 0.170  ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.782      ;
; 0.199  ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.045     ; 0.763      ;
; 0.201  ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.045     ; 0.761      ;
; 0.237  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.046     ; 0.724      ;
; 0.238  ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.714      ;
; 0.248  ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.024     ; 0.735      ;
; 0.256  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 0.712      ;
; 0.258  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 0.710      ;
; 0.258  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 0.710      ;
; 0.258  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.039     ; 0.710      ;
; 0.302  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.046     ; 0.659      ;
; 0.305  ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.046     ; 0.656      ;
; 0.306  ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.646      ;
; 0.312  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 1.000        ; -0.029     ; 0.666      ;
; 0.313  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 1.000        ; -0.029     ; 0.665      ;
; 0.313  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 1.000        ; -0.029     ; 0.665      ;
; 0.324  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 1.000        ; -0.029     ; 0.654      ;
; 0.333  ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 1.000        ; -0.055     ; 0.619      ;
; 0.360  ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 1.000        ; -0.024     ; 0.623      ;
; 0.378  ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 1.000        ; -0.045     ; 0.584      ;
; 0.382  ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.038     ; 0.587      ;
; 0.427  ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.024     ; 0.556      ;
; 0.458  ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.024     ; 0.525      ;
; 0.502  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 1.000        ; -0.029     ; 0.476      ;
; 0.544  ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.024     ; 0.439      ;
; 0.585  ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.024     ; 0.398      ;
; 0.586  ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.024     ; 0.397      ;
; 0.596  ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.024     ; 0.387      ;
; 0.608  ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ; Gclock       ; Gclock      ; 1.000        ; -0.024     ; 0.375      ;
; 0.635  ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.022     ; 0.350      ;
; 0.635  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.022     ; 0.350      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Gclock'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.316      ;
; 0.219 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.327      ;
; 0.226 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.334      ;
; 0.232 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.340      ;
; 0.265 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 0.404      ;
; 0.280 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.388      ;
; 0.319 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.427      ;
; 0.331 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.439      ;
; 0.334 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.442      ;
; 0.339 ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.447      ;
; 0.368 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.046      ; 0.498      ;
; 0.377 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.038      ; 0.499      ;
; 0.399 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.029      ; 0.512      ;
; 0.415 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 0.554      ;
; 0.424 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 0.563      ;
; 0.424 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 0.563      ;
; 0.424 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.055      ; 0.563      ;
; 0.438 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.038      ; 0.560      ;
; 0.441 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.038      ; 0.563      ;
; 0.442 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.029      ; 0.555      ;
; 0.447 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.572      ;
; 0.478 ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.586      ;
; 0.483 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.038      ; 0.605      ;
; 0.487 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.595      ;
; 0.489 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.597      ;
; 0.498 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.029      ; 0.611      ;
; 0.510 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.029      ; 0.623      ;
; 0.533 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.038      ; 0.655      ;
; 0.535 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.038      ; 0.657      ;
; 0.545 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.029      ; 0.658      ;
; 0.545 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ; Gclock       ; Gclock      ; 0.000        ; 0.029      ; 0.658      ;
; 0.569 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.694      ;
; 0.594 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.029      ; 0.707      ;
; 0.599 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.024      ; 0.707      ;
; 0.600 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.029      ; 0.713      ;
; 0.615 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.029      ; 0.728      ;
; 0.620 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.745      ;
; 0.620 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.745      ;
; 0.620 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.745      ;
; 0.687 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ; Gclock       ; Gclock      ; 0.000        ; 0.029      ; 0.800      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Gclock'                                                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Gclock ; Rise       ; Gclock                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Gclock ; Rise       ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[0]|clk                                                     ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[1]|clk                                                     ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[4]|clk                                                     ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[5]|clk                                                     ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|reg_q[6]|clk                                                     ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst14|o_overflow_under|clk                                            ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst1|\gen_reg:0:bit_inst|int_q|clk                                    ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst4|\gen_reg:2:bit_inst|int_q|clk                                    ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst9|o_done|clk                                                       ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF0|int_q|clk                                                           ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF1|int_q|clk                                                           ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF2|int_q|clk                                                           ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF4|int_q|clk                                                           ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF5|int_q|clk                                                           ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst|FF6|int_q|clk                                                           ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:13:dFF_i|int_q|clk                                          ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:14:dFF_i|int_q|clk                                          ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:15:dFF_i|int_q|clk                                          ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; inst2|inst13|\G1:16:dFF_i|int_q|clk                                          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; Gclock~input|o                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; Gclock~input|i                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gclock ; Rise       ; Gclock~input|i                                                               ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF4|int_q                                         ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                         ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                         ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|o_done                                 ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under           ;
; 0.696  ; 0.912        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ;
; 0.696  ; 0.912        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ;
; 0.696  ; 0.912        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ;
; 0.696  ; 0.912        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ;
; 0.696  ; 0.912        ; 0.216          ; High Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; Gclock~input|o                                                               ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:13:dFF_i|int_q|clk                                          ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:14:dFF_i|int_q|clk                                          ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:15:dFF_i|int_q|clk                                          ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst13|\G1:16:dFF_i|int_q|clk                                          ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst14|o_overflow_under|clk                                            ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst1|\gen_reg:0:bit_inst|int_q|clk                                    ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst4|\gen_reg:2:bit_inst|int_q|clk                                    ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|o_done|clk                                                       ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF0|int_q|clk                                                           ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF1|int_q|clk                                                           ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF2|int_q|clk                                                           ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF4|int_q|clk                                                           ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF5|int_q|clk                                                           ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst|FF6|int_q|clk                                                           ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[0]|clk                                                     ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[1]|clk                                                     ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[4]|clk                                                     ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[5]|clk                                                     ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; Gclock ; Rise       ; inst2|inst9|reg_q[6]|clk                                                     ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetBar  ; Gclock     ; 2.248 ; 2.935 ; Rise       ; Gclock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; resetBar  ; Gclock     ; -1.590 ; -2.287 ; Rise       ; Gclock          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 4.796 ; 5.051 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 4.257 ; 4.498 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 4.047 ; 4.270 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 4.067 ; 4.290 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 4.034 ; 4.257 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 4.058 ; 4.287 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 4.796 ; 5.051 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 4.492 ; 4.767 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 5.316 ; 5.691 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 3.934 ; 4.133 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 5.316 ; 5.691 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 5.084 ; 5.426 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 5.162 ; 5.522 ; Rise       ; Gclock          ;
; overflow        ; Gclock     ; 3.054 ; 3.144 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 3.031 ; 3.116 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 2.994 ; 3.062 ; Rise       ; Gclock          ;
; s4              ; Gclock     ; 3.034 ; 3.126 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 2.949 ; 3.014 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 3.140 ; 3.050 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 3.892 ; 4.106 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 4.106 ; 4.338 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 3.905 ; 4.119 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 3.925 ; 4.139 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 3.892 ; 4.106 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 3.917 ; 4.137 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 4.661 ; 4.908 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 4.332 ; 4.596 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 3.797 ; 3.988 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 3.797 ; 3.988 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 5.124 ; 5.485 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 4.901 ; 5.230 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 4.975 ; 5.321 ; Rise       ; Gclock          ;
; overflow        ; Gclock     ; 2.955 ; 3.042 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 2.933 ; 3.016 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 2.897 ; 2.964 ; Rise       ; Gclock          ;
; s4              ; Gclock     ; 2.935 ; 3.025 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 2.852 ; 2.915 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 3.038 ; 2.950 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.055 ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  Gclock          ; -1.055 ; 0.201 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -9.863 ; 0.0   ; 0.0      ; 0.0     ; -27.415             ;
;  Gclock          ; -9.863 ; 0.000 ; N/A      ; N/A     ; -27.415             ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetBar  ; Gclock     ; 4.398 ; 4.794 ; Rise       ; Gclock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; resetBar  ; Gclock     ; -1.590 ; -2.287 ; Rise       ; Gclock          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 9.000  ; 9.188  ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 8.437  ; 8.499  ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 8.001  ; 8.080  ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 8.021  ; 8.100  ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 7.988  ; 8.066  ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 8.017  ; 8.094  ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 9.000  ; 9.188  ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 8.956  ; 9.020  ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 10.589 ; 10.540 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 7.778  ; 7.816  ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 10.589 ; 10.540 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 10.124 ; 10.037 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 10.375 ; 10.252 ; Rise       ; Gclock          ;
; overflow        ; Gclock     ; 6.011  ; 6.017  ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 5.980  ; 5.981  ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 5.907  ; 5.892  ; Rise       ; Gclock          ;
; s4              ; Gclock     ; 5.982  ; 5.988  ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 5.848  ; 5.843  ; Rise       ; Gclock          ;
; so              ; Gclock     ; 6.017  ; 6.012  ; Rise       ; Gclock          ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 3.892 ; 4.106 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 4.106 ; 4.338 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 3.905 ; 4.119 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 3.925 ; 4.139 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 3.892 ; 4.106 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 3.917 ; 4.137 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 4.661 ; 4.908 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 4.332 ; 4.596 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 3.797 ; 3.988 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 3.797 ; 3.988 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 5.124 ; 5.485 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 4.901 ; 5.230 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 4.975 ; 5.321 ; Rise       ; Gclock          ;
; overflow        ; Gclock     ; 2.955 ; 3.042 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 2.933 ; 3.016 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 2.897 ; 2.964 ; Rise       ; Gclock          ;
; s4              ; Gclock     ; 2.935 ; 3.025 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 2.852 ; 2.915 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 3.038 ; 2.950 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SignOut        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; so             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s1             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s2             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s3             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s6             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s4             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overflow       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Gclock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetBar                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; so             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s3             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s6             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; s4             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; so             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s3             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s6             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; s4             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; so             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s3             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s6             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; s4             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Gclock     ; Gclock   ; 56       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Gclock     ; Gclock   ; 56       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 19    ; 19   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Feb 09 14:54:37 2026
Info: Command: quartus_sta fpMultiplier -c fpMultiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fpMultiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Gclock Gclock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.055        -9.863 Gclock 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.440         0.000 Gclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.415 Gclock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.842        -7.570 Gclock 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 Gclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.415 Gclock 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.005
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.005        -0.005 Gclock 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 Gclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -23.762 Gclock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4739 megabytes
    Info: Processing ended: Mon Feb 09 14:54:48 2026
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:05


