## 生活中的流水线

假设洗衣服包含四个步骤：洗衣机中洗衣、烘干机烘干、叠衣服、收纳，每个步骤耗时0.5h

![img](https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz8-1.png?raw=true){width=450}

假如洗衣服阶段分为n段，加速比为$2*4/(2+0.5*3)\approx 2.3$

## RISC-V指令执行的五个阶段

1. IF，从指令存储器中取出指令
2. ID，读寄存器堆并译码指令
3. EX，ALU执行操作或者计算地址
4. MEM，访问数据存储器
5. WB，将结果写回寄存器

> 让五个阶段重叠执行可提高性能

## 流水线性能分析

- 假设各个阶段的耗时：
    - 寄存器堆的读或写为100ps
    - 其他阶段为200ps
- 比较流水线指令执行与单周期指令执行的平均执行时间

![img](https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz8-2.png?raw=true){width=450}

**计算机各种延时示意图**

<details>
    <summary>点击展开</summary>
    
<img src="https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz8-3.png?raw=true" style="width:350px">
</details>

## 流水线加速比

- 如果让流水线各阶段操作平衡
    - 例如：所有阶段需要相同的时间，则


$$指令执行时间\approx指令执行时间（非流水线）/流水线级数$$

- 通过**提高指令吞吐率**来提高性能
    - 单个指令执行时间没有减少，反而可能增加

## 面向流水线的指令系统设计

- 所有的RISC-V的**指令长度相同**
- 只有**六种指令格式**，格式整齐
- 存储器操作（耗时操作）只出现在`load/store`操作中

## 流水线冒险

有时在下一个时钟周期中无法正确执行相应指令，称之为**冒险**

冒险分为三类：结构冒险、数据冒险、控制冒险（分支冒险）

### 结构冒险

假设流水线结构只有一个存储器（**指令和数据共用**）

如果下图出现了第四条指令，那么在第一条指令从存储器取数据的同时，第四条指令从同一个存储器取指令，流水线发生结构冒险

<img src="https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz8-4.png?raw=true" style="width:400px">

> 流水线数据通路需要可以**独立访问的指令存储器和数据存储器**（哈佛架构，也是区分冯诺依曼架构的最主要依据）

### 数据冒险

指一条指令**依赖于**前面一条**尚在流水线中**的指令运行结果，比如

```risc-v
add x19, x0, x1
sub x2, x19, x3
```

#### 可能的解决方法——前递

ALU计算出结果，立刻传数据给后续指令使用，而不是等到数据到达寄存器或存储器

<img src="https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz8-5.png?raw=true" style="width:400px">


### 载入-使用型数据冒险

前递不能避免所有的流水线停顿

- 当载入指令要取的数据还没被取回，而后续指令却需要该数据
- 一种可能的解决方案：**流水线停顿**(stall)，也称为气泡

- 重排代码以避免流水线停顿

例：`code: a=b+e; c=b+f`

假如流水线CPU有前递机制

```risc-v
ld x1, 0(x31)
ld x2, 8(x31)
add x3, x1, x2
sd x3, 24(x31)
ld x4, 16(x31)
add x5, x1, x4
sd x5, 32(x31)
```

