// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module pipe(	// ventus/src/pipeline/pipe.scala:32:7
  input         clock,	// ventus/src/pipeline/pipe.scala:32:7
                reset,	// ventus/src/pipeline/pipe.scala:32:7
  output        io_icache_req_valid,	// ventus/src/pipeline/pipe.scala:33:14
  output [31:0] io_icache_req_bits_addr,	// ventus/src/pipeline/pipe.scala:33:14
  output [1:0]  io_icache_req_bits_mask,	// ventus/src/pipeline/pipe.scala:33:14
  output [2:0]  io_icache_req_bits_warpid,	// ventus/src/pipeline/pipe.scala:33:14
  input         io_icache_rsp_valid,	// ventus/src/pipeline/pipe.scala:33:14
  input  [31:0] io_icache_rsp_bits_addr,	// ventus/src/pipeline/pipe.scala:33:14
  input  [63:0] io_icache_rsp_bits_data,	// ventus/src/pipeline/pipe.scala:33:14
  input  [1:0]  io_icache_rsp_bits_mask,	// ventus/src/pipeline/pipe.scala:33:14
  input  [2:0]  io_icache_rsp_bits_warpid,	// ventus/src/pipeline/pipe.scala:33:14
  input  [1:0]  io_icache_rsp_bits_status,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_externalFlushPipe_valid,	// ventus/src/pipeline/pipe.scala:33:14
  output [2:0]  io_externalFlushPipe_bits,	// ventus/src/pipeline/pipe.scala:33:14
  input         io_dcache_req_ready,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_valid,	// ventus/src/pipeline/pipe.scala:33:14
  output [2:0]  io_dcache_req_bits_instrId,	// ventus/src/pipeline/pipe.scala:33:14
  output [16:0] io_dcache_req_bits_tag,	// ventus/src/pipeline/pipe.scala:33:14
  output [7:0]  io_dcache_req_bits_setIdx,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_0_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_0_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_0_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_1_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_1_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_1_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_2_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_2_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_2_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_3_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_3_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_3_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_4_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_4_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_4_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_5_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_5_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_5_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_6_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_6_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_6_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_7_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_7_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_7_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_8_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_8_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_8_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_9_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_9_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_9_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_10_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_10_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_10_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_11_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_11_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_11_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_12_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_12_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_12_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_13_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_13_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_13_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_14_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_14_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_14_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_req_bits_perLaneAddr_15_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_dcache_req_bits_perLaneAddr_15_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_perLaneAddr_15_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output [31:0] io_dcache_req_bits_data_0,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_1,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_2,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_3,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_4,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_5,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_6,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_7,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_8,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_9,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_10,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_11,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_12,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_13,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_14,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_data_15,	// ventus/src/pipeline/pipe.scala:33:14
  output [2:0]  io_dcache_req_bits_opcode,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_dcache_req_bits_param,	// ventus/src/pipeline/pipe.scala:33:14
  output [31:0] io_dcache_req_bits_spike_info_pc,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_req_bits_spike_info_vaddr,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_dcache_rsp_ready,	// ventus/src/pipeline/pipe.scala:33:14
  input         io_dcache_rsp_valid,	// ventus/src/pipeline/pipe.scala:33:14
  input  [2:0]  io_dcache_rsp_bits_instrId,	// ventus/src/pipeline/pipe.scala:33:14
  input  [31:0] io_dcache_rsp_bits_data_0,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_1,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_2,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_3,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_4,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_5,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_6,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_7,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_8,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_9,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_10,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_11,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_12,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_13,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_14,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_data_15,	// ventus/src/pipeline/pipe.scala:33:14
  input         io_dcache_rsp_bits_activeMask_0,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_1,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_2,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_3,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_4,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_5,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_6,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_7,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_8,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_9,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_10,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_11,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_12,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_13,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_14,	// ventus/src/pipeline/pipe.scala:33:14
                io_dcache_rsp_bits_activeMask_15,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_ready,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_valid,	// ventus/src/pipeline/pipe.scala:33:14
  output [2:0]  io_shared_req_bits_instrId,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_isWrite,	// ventus/src/pipeline/pipe.scala:33:14
  output [7:0]  io_shared_req_bits_setIdx,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_0_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_0_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_0_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_1_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_1_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_1_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_2_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_2_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_2_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_3_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_3_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_3_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_4_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_4_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_4_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_5_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_5_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_5_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_6_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_6_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_6_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_7_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_7_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_7_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_8_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_8_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_8_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_9_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_9_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_9_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_10_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_10_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_10_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_11_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_11_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_11_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_12_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_12_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_12_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_13_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_13_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_13_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_14_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_14_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_14_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_req_bits_perLaneAddr_15_activeMask,	// ventus/src/pipeline/pipe.scala:33:14
  output [4:0]  io_shared_req_bits_perLaneAddr_15_blockOffset,	// ventus/src/pipeline/pipe.scala:33:14
  output [3:0]  io_shared_req_bits_perLaneAddr_15_wordOffset1H,	// ventus/src/pipeline/pipe.scala:33:14
  output [31:0] io_shared_req_bits_data_0,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_1,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_2,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_3,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_4,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_5,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_6,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_7,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_8,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_9,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_10,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_11,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_12,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_13,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_14,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_req_bits_data_15,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_shared_rsp_ready,	// ventus/src/pipeline/pipe.scala:33:14
  input         io_shared_rsp_valid,	// ventus/src/pipeline/pipe.scala:33:14
  input  [2:0]  io_shared_rsp_bits_instrId,	// ventus/src/pipeline/pipe.scala:33:14
  input  [31:0] io_shared_rsp_bits_data_0,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_1,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_2,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_3,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_4,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_5,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_6,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_7,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_8,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_9,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_10,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_11,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_12,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_13,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_14,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_data_15,	// ventus/src/pipeline/pipe.scala:33:14
  input         io_shared_rsp_bits_activeMask_0,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_1,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_2,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_3,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_4,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_5,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_6,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_7,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_8,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_9,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_10,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_11,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_12,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_13,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_14,	// ventus/src/pipeline/pipe.scala:33:14
                io_shared_rsp_bits_activeMask_15,	// ventus/src/pipeline/pipe.scala:33:14
                io_pc_reset,	// ventus/src/pipeline/pipe.scala:33:14
                io_warpReq_valid,	// ventus/src/pipeline/pipe.scala:33:14
  input  [3:0]  io_warpReq_bits_CTAdata_dispatch2cu_wg_wf_count,	// ventus/src/pipeline/pipe.scala:33:14
  input  [4:0]  io_warpReq_bits_CTAdata_dispatch2cu_wf_size_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
  input  [10:0] io_warpReq_bits_CTAdata_dispatch2cu_sgpr_base_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
                io_warpReq_bits_CTAdata_dispatch2cu_vgpr_base_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
  input  [17:0] io_warpReq_bits_CTAdata_dispatch2cu_lds_base_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
  input  [5:0]  io_warpReq_bits_CTAdata_dispatch2cu_wf_tag_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
  input  [31:0] io_warpReq_bits_CTAdata_dispatch2cu_start_pc_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
                io_warpReq_bits_CTAdata_dispatch2cu_pds_base_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
                io_warpReq_bits_CTAdata_dispatch2cu_csr_knl_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
  input  [10:0] io_warpReq_bits_CTAdata_dispatch2cu_wgid_x_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
                io_warpReq_bits_CTAdata_dispatch2cu_wgid_y_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
                io_warpReq_bits_CTAdata_dispatch2cu_wgid_z_dispatch,	// ventus/src/pipeline/pipe.scala:33:14
  input  [31:0] io_warpReq_bits_CTAdata_dispatch2cu_wg_id,	// ventus/src/pipeline/pipe.scala:33:14
  input  [2:0]  io_warpReq_bits_wid,	// ventus/src/pipeline/pipe.scala:33:14
  input         io_warpRsp_ready,	// ventus/src/pipeline/pipe.scala:33:14
  output        io_warpRsp_valid,	// ventus/src/pipeline/pipe.scala:33:14
  output [2:0]  io_warpRsp_bits_wid,	// ventus/src/pipeline/pipe.scala:33:14
                io_wg_id_lookup,	// ventus/src/pipeline/pipe.scala:33:14
  input  [5:0]  io_wg_id_tag	// ventus/src/pipeline/pipe.scala:33:14
);

  wire        _csrfile_io_in_ready;	// ventus/src/pipeline/pipe.scala:117:21
  wire        _csrfile_io_out_valid;	// ventus/src/pipeline/pipe.scala:117:21
  wire [31:0] _csrfile_io_out_bits_wb_wxd_rd;	// ventus/src/pipeline/pipe.scala:117:21
  wire        _csrfile_io_out_bits_wxd;	// ventus/src/pipeline/pipe.scala:117:21
  wire [7:0]  _csrfile_io_out_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:117:21
  wire [2:0]  _csrfile_io_out_bits_warp_id;	// ventus/src/pipeline/pipe.scala:117:21
  wire [7:0]  _csrfile_io_out_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:117:21
  wire [31:0] _csrfile_io_out_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:117:21
  wire [31:0] _csrfile_io_out_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:117:21
  wire [2:0]  _csrfile_io_rm_0;	// ventus/src/pipeline/pipe.scala:117:21
  wire [2:0]  _csrfile_io_rm_1;	// ventus/src/pipeline/pipe.scala:117:21
  wire [2:0]  _csrfile_io_rm_2;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_sgpr_base_0;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_sgpr_base_1;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_sgpr_base_2;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_sgpr_base_3;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_sgpr_base_4;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_sgpr_base_5;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_sgpr_base_6;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_sgpr_base_7;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_vgpr_base_0;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_vgpr_base_1;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_vgpr_base_2;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_vgpr_base_3;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_vgpr_base_4;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_vgpr_base_5;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_vgpr_base_6;	// ventus/src/pipeline/pipe.scala:117:21
  wire [10:0] _csrfile_io_vgpr_base_7;	// ventus/src/pipeline/pipe.scala:117:21
  wire [31:0] _csrfile_io_lsu_tid;	// ventus/src/pipeline/pipe.scala:117:21
  wire [31:0] _csrfile_io_lsu_pds;	// ventus/src/pipeline/pipe.scala:117:21
  wire [31:0] _csrfile_io_lsu_numw;	// ventus/src/pipeline/pipe.scala:117:21
  wire [31:0] _csrfile_io_simt_rpc;	// ventus/src/pipeline/pipe.scala:117:21
  wire        _branch_back_io_out_valid;	// ventus/src/pipeline/pipe.scala:116:25
  wire [2:0]  _branch_back_io_out_bits_wid;	// ventus/src/pipeline/pipe.scala:116:25
  wire        _branch_back_io_out_bits_jump;	// ventus/src/pipeline/pipe.scala:116:25
  wire [31:0] _branch_back_io_out_bits_new_pc;	// ventus/src/pipeline/pipe.scala:116:25
  wire        _branch_back_io_in0_ready;	// ventus/src/pipeline/pipe.scala:116:25
  wire        _branch_back_io_in1_ready;	// ventus/src/pipeline/pipe.scala:116:25
  wire        _simt_stack_io_branch_ctl_ready;	// ventus/src/pipeline/pipe.scala:115:24
  wire        _simt_stack_io_if_mask_ready;	// ventus/src/pipeline/pipe.scala:115:24
  wire [15:0] _simt_stack_io_out_mask;	// ventus/src/pipeline/pipe.scala:115:24
  wire        _simt_stack_io_complete_valid;	// ventus/src/pipeline/pipe.scala:115:24
  wire [2:0]  _simt_stack_io_complete_bits;	// ventus/src/pipeline/pipe.scala:115:24
  wire        _simt_stack_io_fetch_ctl_valid;	// ventus/src/pipeline/pipe.scala:115:24
  wire [2:0]  _simt_stack_io_fetch_ctl_bits_wid;	// ventus/src/pipeline/pipe.scala:115:24
  wire        _simt_stack_io_fetch_ctl_bits_jump;	// ventus/src/pipeline/pipe.scala:115:24
  wire [31:0] _simt_stack_io_fetch_ctl_bits_new_pc;	// ventus/src/pipeline/pipe.scala:115:24
  wire [7:0]  _simt_stack_io_fetch_ctl_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:115:24
  wire [31:0] _simt_stack_io_fetch_ctl_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:115:24
  wire [31:0] _simt_stack_io_fetch_ctl_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:115:24
  wire        _exe_dataV_io_enq_ready;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_valid;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_0;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_1;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_2;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_3;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_4;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_5;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_6;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_7;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_8;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_9;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_10;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_11;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_12;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_13;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_14;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in1_15;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_0;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_1;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_2;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_3;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_4;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_5;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_6;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_7;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_8;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_9;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_10;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_11;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_12;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_13;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_14;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in2_15;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_0;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_1;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_2;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_3;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_4;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_5;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_6;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_7;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_8;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_9;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_10;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_11;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_12;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_13;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_14;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_in3_15;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_0;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_1;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_2;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_3;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_4;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_5;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_6;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_7;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_8;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_9;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_10;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_11;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_12;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_13;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_14;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_mask_15;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_ctrl_inst;	// ventus/src/pipeline/pipe.scala:108:25
  wire [2:0]  _exe_dataV_io_deq_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_fp;	// ventus/src/pipeline/pipe.scala:108:25
  wire [1:0]  _exe_dataV_io_deq_bits_ctrl_branch;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_simt_stack;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_simt_stack_op;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_barrier;	// ventus/src/pipeline/pipe.scala:108:25
  wire [1:0]  _exe_dataV_io_deq_bits_ctrl_csr;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_reverse;	// ventus/src/pipeline/pipe.scala:108:25
  wire [1:0]  _exe_dataV_io_deq_bits_ctrl_sel_alu2;	// ventus/src/pipeline/pipe.scala:108:25
  wire [1:0]  _exe_dataV_io_deq_bits_ctrl_sel_alu1;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_isvec;	// ventus/src/pipeline/pipe.scala:108:25
  wire [1:0]  _exe_dataV_io_deq_bits_ctrl_sel_alu3;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_mask;	// ventus/src/pipeline/pipe.scala:108:25
  wire [3:0]  _exe_dataV_io_deq_bits_ctrl_sel_imm;	// ventus/src/pipeline/pipe.scala:108:25
  wire [1:0]  _exe_dataV_io_deq_bits_ctrl_mem_whb;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_mem_unsigned;	// ventus/src/pipeline/pipe.scala:108:25
  wire [5:0]  _exe_dataV_io_deq_bits_ctrl_alu_fn;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_is_vls12;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_mem;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_mul;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_tc;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_disable_mask;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_custom_signal_0;	// ventus/src/pipeline/pipe.scala:108:25
  wire [1:0]  _exe_dataV_io_deq_bits_ctrl_mem_cmd;	// ventus/src/pipeline/pipe.scala:108:25
  wire [1:0]  _exe_dataV_io_deq_bits_ctrl_mop;	// ventus/src/pipeline/pipe.scala:108:25
  wire [7:0]  _exe_dataV_io_deq_bits_ctrl_reg_idx1;	// ventus/src/pipeline/pipe.scala:108:25
  wire [7:0]  _exe_dataV_io_deq_bits_ctrl_reg_idx2;	// ventus/src/pipeline/pipe.scala:108:25
  wire [7:0]  _exe_dataV_io_deq_bits_ctrl_reg_idx3;	// ventus/src/pipeline/pipe.scala:108:25
  wire [7:0]  _exe_dataV_io_deq_bits_ctrl_reg_idxw;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_wvd;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_fence;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_sfu;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_readmask;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_writemask;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_wxd;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_ctrl_pc;	// ventus/src/pipeline/pipe.scala:108:25
  wire [6:0]  _exe_dataV_io_deq_bits_ctrl_imm_ext;	// ventus/src/pipeline/pipe.scala:108:25
  wire [7:0]  _exe_dataV_io_deq_bits_ctrl_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_ctrl_spike_info_pc;	// ventus/src/pipeline/pipe.scala:108:25
  wire [31:0] _exe_dataV_io_deq_bits_ctrl_spike_info_inst;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_atomic;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_aq;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataV_io_deq_bits_ctrl_rl;	// ventus/src/pipeline/pipe.scala:108:25
  wire        _exe_dataX_io_enq_ready;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_valid;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_0;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_1;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_2;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_3;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_4;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_5;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_6;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_7;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_8;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_9;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_10;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_11;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_12;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_13;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_14;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in1_15;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_0;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_1;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_2;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_3;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_4;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_5;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_6;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_7;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_8;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_9;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_10;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_11;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_12;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_13;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_14;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in2_15;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_0;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_1;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_2;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_3;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_4;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_5;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_6;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_7;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_8;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_9;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_10;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_11;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_12;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_13;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_14;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_in3_15;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_0;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_1;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_2;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_3;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_4;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_5;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_6;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_7;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_8;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_9;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_10;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_11;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_12;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_13;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_14;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_mask_15;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_ctrl_inst;	// ventus/src/pipeline/pipe.scala:101:23
  wire [2:0]  _exe_dataX_io_deq_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_fp;	// ventus/src/pipeline/pipe.scala:101:23
  wire [1:0]  _exe_dataX_io_deq_bits_ctrl_branch;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_simt_stack;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_simt_stack_op;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_barrier;	// ventus/src/pipeline/pipe.scala:101:23
  wire [1:0]  _exe_dataX_io_deq_bits_ctrl_csr;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_reverse;	// ventus/src/pipeline/pipe.scala:101:23
  wire [1:0]  _exe_dataX_io_deq_bits_ctrl_sel_alu2;	// ventus/src/pipeline/pipe.scala:101:23
  wire [1:0]  _exe_dataX_io_deq_bits_ctrl_sel_alu1;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_isvec;	// ventus/src/pipeline/pipe.scala:101:23
  wire [1:0]  _exe_dataX_io_deq_bits_ctrl_sel_alu3;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_mask;	// ventus/src/pipeline/pipe.scala:101:23
  wire [3:0]  _exe_dataX_io_deq_bits_ctrl_sel_imm;	// ventus/src/pipeline/pipe.scala:101:23
  wire [1:0]  _exe_dataX_io_deq_bits_ctrl_mem_whb;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_mem_unsigned;	// ventus/src/pipeline/pipe.scala:101:23
  wire [5:0]  _exe_dataX_io_deq_bits_ctrl_alu_fn;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_is_vls12;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_mem;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_mul;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_tc;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_disable_mask;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_custom_signal_0;	// ventus/src/pipeline/pipe.scala:101:23
  wire [1:0]  _exe_dataX_io_deq_bits_ctrl_mem_cmd;	// ventus/src/pipeline/pipe.scala:101:23
  wire [1:0]  _exe_dataX_io_deq_bits_ctrl_mop;	// ventus/src/pipeline/pipe.scala:101:23
  wire [7:0]  _exe_dataX_io_deq_bits_ctrl_reg_idx1;	// ventus/src/pipeline/pipe.scala:101:23
  wire [7:0]  _exe_dataX_io_deq_bits_ctrl_reg_idx2;	// ventus/src/pipeline/pipe.scala:101:23
  wire [7:0]  _exe_dataX_io_deq_bits_ctrl_reg_idx3;	// ventus/src/pipeline/pipe.scala:101:23
  wire [7:0]  _exe_dataX_io_deq_bits_ctrl_reg_idxw;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_wvd;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_fence;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_sfu;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_readmask;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_writemask;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_wxd;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_ctrl_pc;	// ventus/src/pipeline/pipe.scala:101:23
  wire [6:0]  _exe_dataX_io_deq_bits_ctrl_imm_ext;	// ventus/src/pipeline/pipe.scala:101:23
  wire [7:0]  _exe_dataX_io_deq_bits_ctrl_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_ctrl_spike_info_pc;	// ventus/src/pipeline/pipe.scala:101:23
  wire [31:0] _exe_dataX_io_deq_bits_ctrl_spike_info_inst;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_atomic;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_aq;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _exe_dataX_io_deq_bits_ctrl_rl;	// ventus/src/pipeline/pipe.scala:101:23
  wire        _ibuffer2issue_io_in_0_ready;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_in_1_ready;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_in_2_ready;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_in_3_ready;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_in_4_ready;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_in_5_ready;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_in_6_ready;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_in_7_ready;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_valid;	// ventus/src/pipeline/pipe.scala:90:27
  wire [31:0] _ibuffer2issue_io_out_x_bits_inst;	// ventus/src/pipeline/pipe.scala:90:27
  wire [2:0]  _ibuffer2issue_io_out_x_bits_wid;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_fp;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_x_bits_branch;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_simt_stack;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_simt_stack_op;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_barrier;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_x_bits_csr;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_reverse;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_x_bits_sel_alu2;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_x_bits_sel_alu1;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_isvec;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_x_bits_sel_alu3;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_mask;	// ventus/src/pipeline/pipe.scala:90:27
  wire [3:0]  _ibuffer2issue_io_out_x_bits_sel_imm;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_x_bits_mem_whb;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_mem_unsigned;	// ventus/src/pipeline/pipe.scala:90:27
  wire [5:0]  _ibuffer2issue_io_out_x_bits_alu_fn;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_is_vls12;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_mem;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_mul;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_tc;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_disable_mask;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_custom_signal_0;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_x_bits_mem_cmd;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_x_bits_mop;	// ventus/src/pipeline/pipe.scala:90:27
  wire [7:0]  _ibuffer2issue_io_out_x_bits_reg_idx1;	// ventus/src/pipeline/pipe.scala:90:27
  wire [7:0]  _ibuffer2issue_io_out_x_bits_reg_idx2;	// ventus/src/pipeline/pipe.scala:90:27
  wire [7:0]  _ibuffer2issue_io_out_x_bits_reg_idx3;	// ventus/src/pipeline/pipe.scala:90:27
  wire [7:0]  _ibuffer2issue_io_out_x_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_wvd;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_fence;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_sfu;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_readmask;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_writemask;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_wxd;	// ventus/src/pipeline/pipe.scala:90:27
  wire [31:0] _ibuffer2issue_io_out_x_bits_pc;	// ventus/src/pipeline/pipe.scala:90:27
  wire [6:0]  _ibuffer2issue_io_out_x_bits_imm_ext;	// ventus/src/pipeline/pipe.scala:90:27
  wire [7:0]  _ibuffer2issue_io_out_x_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:90:27
  wire [31:0] _ibuffer2issue_io_out_x_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:90:27
  wire [31:0] _ibuffer2issue_io_out_x_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_atomic;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_aq;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_x_bits_rl;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_valid;	// ventus/src/pipeline/pipe.scala:90:27
  wire [31:0] _ibuffer2issue_io_out_v_bits_inst;	// ventus/src/pipeline/pipe.scala:90:27
  wire [2:0]  _ibuffer2issue_io_out_v_bits_wid;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_fp;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_v_bits_branch;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_simt_stack;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_simt_stack_op;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_barrier;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_v_bits_csr;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_reverse;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_v_bits_sel_alu2;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_v_bits_sel_alu1;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_isvec;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_v_bits_sel_alu3;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_mask;	// ventus/src/pipeline/pipe.scala:90:27
  wire [3:0]  _ibuffer2issue_io_out_v_bits_sel_imm;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_v_bits_mem_whb;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_mem_unsigned;	// ventus/src/pipeline/pipe.scala:90:27
  wire [5:0]  _ibuffer2issue_io_out_v_bits_alu_fn;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_is_vls12;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_mem;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_mul;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_tc;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_disable_mask;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_custom_signal_0;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_v_bits_mem_cmd;	// ventus/src/pipeline/pipe.scala:90:27
  wire [1:0]  _ibuffer2issue_io_out_v_bits_mop;	// ventus/src/pipeline/pipe.scala:90:27
  wire [7:0]  _ibuffer2issue_io_out_v_bits_reg_idx1;	// ventus/src/pipeline/pipe.scala:90:27
  wire [7:0]  _ibuffer2issue_io_out_v_bits_reg_idx2;	// ventus/src/pipeline/pipe.scala:90:27
  wire [7:0]  _ibuffer2issue_io_out_v_bits_reg_idx3;	// ventus/src/pipeline/pipe.scala:90:27
  wire [7:0]  _ibuffer2issue_io_out_v_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_wvd;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_fence;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_sfu;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_readmask;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_writemask;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_wxd;	// ventus/src/pipeline/pipe.scala:90:27
  wire [31:0] _ibuffer2issue_io_out_v_bits_pc;	// ventus/src/pipeline/pipe.scala:90:27
  wire [6:0]  _ibuffer2issue_io_out_v_bits_imm_ext;	// ventus/src/pipeline/pipe.scala:90:27
  wire [7:0]  _ibuffer2issue_io_out_v_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:90:27
  wire [31:0] _ibuffer2issue_io_out_v_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:90:27
  wire [31:0] _ibuffer2issue_io_out_v_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_atomic;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_aq;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer2issue_io_out_v_bits_rl;	// ventus/src/pipeline/pipe.scala:90:27
  wire        _ibuffer_io_in_ready;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_ibuffer_ready_0;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_ibuffer_ready_1;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_ibuffer_ready_2;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_ibuffer_ready_3;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_ibuffer_ready_4;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_ibuffer_ready_5;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_ibuffer_ready_6;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_ibuffer_ready_7;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_valid;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_0_bits_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire [2:0]  _ibuffer_io_out_0_bits_wid;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_fp;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_0_bits_branch;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_simt_stack;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_simt_stack_op;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_barrier;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_0_bits_csr;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_reverse;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_0_bits_sel_alu2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_0_bits_sel_alu1;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_isvec;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_0_bits_sel_alu3;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire [3:0]  _ibuffer_io_out_0_bits_sel_imm;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_0_bits_mem_whb;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_mem_unsigned;	// ventus/src/pipeline/pipe.scala:89:21
  wire [5:0]  _ibuffer_io_out_0_bits_alu_fn;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_is_vls12;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_mem;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_mul;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_tc;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_disable_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_custom_signal_0;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_0_bits_mem_cmd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_0_bits_mop;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_0_bits_reg_idx1;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_0_bits_reg_idx2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_0_bits_reg_idx3;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_0_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_wvd;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_fence;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_sfu;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_readmask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_writemask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_wxd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_0_bits_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [6:0]  _ibuffer_io_out_0_bits_imm_ext;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_0_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_0_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_0_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_atomic;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_aq;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_0_bits_rl;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_valid;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_1_bits_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire [2:0]  _ibuffer_io_out_1_bits_wid;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_fp;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_1_bits_branch;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_simt_stack;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_simt_stack_op;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_barrier;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_1_bits_csr;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_reverse;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_1_bits_sel_alu2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_1_bits_sel_alu1;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_isvec;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_1_bits_sel_alu3;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire [3:0]  _ibuffer_io_out_1_bits_sel_imm;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_1_bits_mem_whb;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_mem_unsigned;	// ventus/src/pipeline/pipe.scala:89:21
  wire [5:0]  _ibuffer_io_out_1_bits_alu_fn;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_is_vls12;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_mem;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_mul;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_tc;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_disable_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_custom_signal_0;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_1_bits_mem_cmd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_1_bits_mop;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_1_bits_reg_idx1;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_1_bits_reg_idx2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_1_bits_reg_idx3;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_1_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_wvd;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_fence;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_sfu;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_readmask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_writemask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_wxd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_1_bits_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [6:0]  _ibuffer_io_out_1_bits_imm_ext;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_1_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_1_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_1_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_atomic;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_aq;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_1_bits_rl;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_valid;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_2_bits_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire [2:0]  _ibuffer_io_out_2_bits_wid;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_fp;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_2_bits_branch;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_simt_stack;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_simt_stack_op;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_barrier;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_2_bits_csr;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_reverse;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_2_bits_sel_alu2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_2_bits_sel_alu1;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_isvec;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_2_bits_sel_alu3;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire [3:0]  _ibuffer_io_out_2_bits_sel_imm;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_2_bits_mem_whb;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_mem_unsigned;	// ventus/src/pipeline/pipe.scala:89:21
  wire [5:0]  _ibuffer_io_out_2_bits_alu_fn;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_is_vls12;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_mem;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_mul;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_tc;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_disable_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_custom_signal_0;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_2_bits_mem_cmd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_2_bits_mop;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_2_bits_reg_idx1;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_2_bits_reg_idx2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_2_bits_reg_idx3;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_2_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_wvd;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_fence;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_sfu;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_readmask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_writemask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_wxd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_2_bits_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [6:0]  _ibuffer_io_out_2_bits_imm_ext;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_2_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_2_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_2_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_atomic;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_aq;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_2_bits_rl;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_valid;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_3_bits_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire [2:0]  _ibuffer_io_out_3_bits_wid;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_fp;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_3_bits_branch;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_simt_stack;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_simt_stack_op;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_barrier;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_3_bits_csr;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_reverse;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_3_bits_sel_alu2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_3_bits_sel_alu1;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_isvec;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_3_bits_sel_alu3;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire [3:0]  _ibuffer_io_out_3_bits_sel_imm;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_3_bits_mem_whb;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_mem_unsigned;	// ventus/src/pipeline/pipe.scala:89:21
  wire [5:0]  _ibuffer_io_out_3_bits_alu_fn;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_is_vls12;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_mem;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_mul;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_tc;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_disable_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_custom_signal_0;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_3_bits_mem_cmd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_3_bits_mop;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_3_bits_reg_idx1;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_3_bits_reg_idx2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_3_bits_reg_idx3;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_3_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_wvd;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_fence;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_sfu;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_readmask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_writemask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_wxd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_3_bits_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [6:0]  _ibuffer_io_out_3_bits_imm_ext;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_3_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_3_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_3_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_atomic;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_aq;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_3_bits_rl;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_valid;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_4_bits_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire [2:0]  _ibuffer_io_out_4_bits_wid;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_fp;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_4_bits_branch;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_simt_stack;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_simt_stack_op;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_barrier;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_4_bits_csr;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_reverse;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_4_bits_sel_alu2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_4_bits_sel_alu1;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_isvec;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_4_bits_sel_alu3;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire [3:0]  _ibuffer_io_out_4_bits_sel_imm;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_4_bits_mem_whb;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_mem_unsigned;	// ventus/src/pipeline/pipe.scala:89:21
  wire [5:0]  _ibuffer_io_out_4_bits_alu_fn;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_is_vls12;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_mem;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_mul;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_tc;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_disable_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_custom_signal_0;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_4_bits_mem_cmd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_4_bits_mop;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_4_bits_reg_idx1;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_4_bits_reg_idx2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_4_bits_reg_idx3;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_4_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_wvd;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_fence;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_sfu;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_readmask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_writemask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_wxd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_4_bits_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [6:0]  _ibuffer_io_out_4_bits_imm_ext;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_4_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_4_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_4_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_atomic;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_aq;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_4_bits_rl;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_valid;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_5_bits_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire [2:0]  _ibuffer_io_out_5_bits_wid;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_fp;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_5_bits_branch;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_simt_stack;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_simt_stack_op;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_barrier;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_5_bits_csr;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_reverse;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_5_bits_sel_alu2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_5_bits_sel_alu1;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_isvec;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_5_bits_sel_alu3;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire [3:0]  _ibuffer_io_out_5_bits_sel_imm;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_5_bits_mem_whb;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_mem_unsigned;	// ventus/src/pipeline/pipe.scala:89:21
  wire [5:0]  _ibuffer_io_out_5_bits_alu_fn;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_is_vls12;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_mem;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_mul;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_tc;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_disable_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_custom_signal_0;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_5_bits_mem_cmd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_5_bits_mop;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_5_bits_reg_idx1;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_5_bits_reg_idx2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_5_bits_reg_idx3;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_5_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_wvd;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_fence;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_sfu;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_readmask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_writemask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_wxd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_5_bits_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [6:0]  _ibuffer_io_out_5_bits_imm_ext;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_5_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_5_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_5_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_atomic;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_aq;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_5_bits_rl;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_valid;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_6_bits_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire [2:0]  _ibuffer_io_out_6_bits_wid;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_fp;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_6_bits_branch;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_simt_stack;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_simt_stack_op;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_barrier;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_6_bits_csr;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_reverse;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_6_bits_sel_alu2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_6_bits_sel_alu1;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_isvec;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_6_bits_sel_alu3;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire [3:0]  _ibuffer_io_out_6_bits_sel_imm;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_6_bits_mem_whb;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_mem_unsigned;	// ventus/src/pipeline/pipe.scala:89:21
  wire [5:0]  _ibuffer_io_out_6_bits_alu_fn;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_is_vls12;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_mem;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_mul;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_tc;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_disable_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_custom_signal_0;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_6_bits_mem_cmd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_6_bits_mop;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_6_bits_reg_idx1;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_6_bits_reg_idx2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_6_bits_reg_idx3;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_6_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_wvd;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_fence;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_sfu;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_readmask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_writemask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_wxd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_6_bits_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [6:0]  _ibuffer_io_out_6_bits_imm_ext;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_6_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_6_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_6_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_atomic;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_aq;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_6_bits_rl;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_valid;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_7_bits_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire [2:0]  _ibuffer_io_out_7_bits_wid;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_fp;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_7_bits_branch;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_simt_stack;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_simt_stack_op;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_barrier;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_7_bits_csr;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_reverse;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_7_bits_sel_alu2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_7_bits_sel_alu1;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_isvec;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_7_bits_sel_alu3;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire [3:0]  _ibuffer_io_out_7_bits_sel_imm;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_7_bits_mem_whb;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_mem_unsigned;	// ventus/src/pipeline/pipe.scala:89:21
  wire [5:0]  _ibuffer_io_out_7_bits_alu_fn;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_is_vls12;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_mem;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_mul;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_tc;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_disable_mask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_custom_signal_0;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_7_bits_mem_cmd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [1:0]  _ibuffer_io_out_7_bits_mop;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_7_bits_reg_idx1;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_7_bits_reg_idx2;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_7_bits_reg_idx3;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_7_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_wvd;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_fence;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_sfu;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_readmask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_writemask;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_wxd;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_7_bits_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [6:0]  _ibuffer_io_out_7_bits_imm_ext;	// ventus/src/pipeline/pipe.scala:89:21
  wire [7:0]  _ibuffer_io_out_7_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_7_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:89:21
  wire [31:0] _ibuffer_io_out_7_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_atomic;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_aq;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _ibuffer_io_out_7_bits_rl;	// ventus/src/pipeline/pipe.scala:89:21
  wire        _Scoreboard_7_io_delay;	// ventus/src/pipeline/pipe.scala:88:47
  wire        _Scoreboard_6_io_delay;	// ventus/src/pipeline/pipe.scala:88:47
  wire        _Scoreboard_5_io_delay;	// ventus/src/pipeline/pipe.scala:88:47
  wire        _Scoreboard_4_io_delay;	// ventus/src/pipeline/pipe.scala:88:47
  wire        _Scoreboard_3_io_delay;	// ventus/src/pipeline/pipe.scala:88:47
  wire        _Scoreboard_2_io_delay;	// ventus/src/pipeline/pipe.scala:88:47
  wire        _Scoreboard_1_io_delay;	// ventus/src/pipeline/pipe.scala:88:47
  wire        _Scoreboard_io_delay;	// ventus/src/pipeline/pipe.scala:88:47
  wire        _wb_io_out_v_valid;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_0;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_1;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_2;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_3;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_4;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_5;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_6;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_7;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_8;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_9;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_10;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_11;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_12;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_13;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_14;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_wb_wvd_rd_15;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_0;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_1;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_2;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_3;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_4;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_5;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_6;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_7;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_8;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_9;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_10;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_11;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_12;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_13;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_14;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd_mask_15;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_v_bits_wvd;	// ventus/src/pipeline/pipe.scala:70:16
  wire [7:0]  _wb_io_out_v_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:70:16
  wire [2:0]  _wb_io_out_v_bits_warp_id;	// ventus/src/pipeline/pipe.scala:70:16
  wire [7:0]  _wb_io_out_v_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_v_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_x_valid;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_x_bits_wb_wxd_rd;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_out_x_bits_wxd;	// ventus/src/pipeline/pipe.scala:70:16
  wire [7:0]  _wb_io_out_x_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:70:16
  wire [2:0]  _wb_io_out_x_bits_warp_id;	// ventus/src/pipeline/pipe.scala:70:16
  wire [7:0]  _wb_io_out_x_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_x_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:70:16
  wire [31:0] _wb_io_out_x_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_in_x_1_ready;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_in_x_2_ready;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_in_x_3_ready;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_in_x_4_ready;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_in_x_5_ready;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_in_v_1_ready;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_in_v_2_ready;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_in_v_3_ready;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_in_v_4_ready;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _wb_io_in_v_5_ready;	// ventus/src/pipeline/pipe.scala:70:16
  wire        _lsu2wb_io_lsu_rsp_ready;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_x_valid;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_x_bits_wb_wxd_rd;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_x_bits_wxd;	// ventus/src/pipeline/pipe.scala:69:20
  wire [7:0]  _lsu2wb_io_out_x_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:69:20
  wire [2:0]  _lsu2wb_io_out_x_bits_warp_id;	// ventus/src/pipeline/pipe.scala:69:20
  wire [7:0]  _lsu2wb_io_out_x_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_x_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_x_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_valid;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_0;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_1;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_2;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_3;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_4;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_5;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_6;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_7;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_8;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_9;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_10;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_11;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_12;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_13;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_14;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_wb_wvd_rd_15;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_0;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_1;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_2;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_3;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_4;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_5;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_6;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_7;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_8;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_9;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_10;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_11;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_12;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_13;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_14;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd_mask_15;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _lsu2wb_io_out_v_bits_wvd;	// ventus/src/pipeline/pipe.scala:69:20
  wire [7:0]  _lsu2wb_io_out_v_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:69:20
  wire [2:0]  _lsu2wb_io_out_v_bits_warp_id;	// ventus/src/pipeline/pipe.scala:69:20
  wire [7:0]  _lsu2wb_io_out_v_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:69:20
  wire [31:0] _lsu2wb_io_out_v_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:69:20
  wire        _tensorcore_io_in_ready;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_valid;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_0;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_1;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_2;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_3;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_4;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_5;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_6;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_7;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_8;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_9;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_10;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_11;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_12;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_13;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_14;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_wb_wvd_rd_15;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_0;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_1;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_2;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_3;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_4;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_5;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_6;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_7;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_8;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_9;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_10;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_11;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_12;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_13;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_14;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd_mask_15;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _tensorcore_io_out_v_bits_wvd;	// ventus/src/pipeline/pipe.scala:68:24
  wire [7:0]  _tensorcore_io_out_v_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:68:24
  wire [2:0]  _tensorcore_io_out_v_bits_warp_id;	// ventus/src/pipeline/pipe.scala:68:24
  wire [7:0]  _tensorcore_io_out_v_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:68:24
  wire [31:0] _tensorcore_io_out_v_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:68:24
  wire        _mul_io_in_ready;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_x_valid;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_x_bits_wb_wxd_rd;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_x_bits_wxd;	// ventus/src/pipeline/pipe.scala:67:17
  wire [7:0]  _mul_io_out_x_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:67:17
  wire [2:0]  _mul_io_out_x_bits_warp_id;	// ventus/src/pipeline/pipe.scala:67:17
  wire [7:0]  _mul_io_out_x_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_x_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_x_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_valid;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd;	// ventus/src/pipeline/pipe.scala:67:17
  wire [7:0]  _mul_io_out_v_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:67:17
  wire [2:0]  _mul_io_out_v_bits_warp_id;	// ventus/src/pipeline/pipe.scala:67:17
  wire [7:0]  _mul_io_out_v_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_0;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_1;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_2;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_3;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_4;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_5;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_6;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_7;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_8;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_9;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_10;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_11;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_12;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_13;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_14;	// ventus/src/pipeline/pipe.scala:67:17
  wire [31:0] _mul_io_out_v_bits_wb_wvd_rd_15;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_0;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_1;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_2;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_3;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_4;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_5;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_6;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_7;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_8;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_9;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_10;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_11;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_12;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_13;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_14;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _mul_io_out_v_bits_wvd_mask_15;	// ventus/src/pipeline/pipe.scala:67:17
  wire        _sfu_io_in_ready;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_x_valid;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_x_bits_wb_wxd_rd;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_x_bits_wxd;	// ventus/src/pipeline/pipe.scala:66:17
  wire [7:0]  _sfu_io_out_x_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:66:17
  wire [2:0]  _sfu_io_out_x_bits_warp_id;	// ventus/src/pipeline/pipe.scala:66:17
  wire [7:0]  _sfu_io_out_x_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_x_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_x_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_valid;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_0;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_1;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_2;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_3;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_4;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_5;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_6;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_7;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_8;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_9;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_10;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_11;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_12;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_13;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_14;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_wb_wvd_rd_15;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_0;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_1;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_2;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_3;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_4;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_5;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_6;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_7;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_8;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_9;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_10;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_11;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_12;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_13;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_14;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd_mask_15;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _sfu_io_out_v_bits_wvd;	// ventus/src/pipeline/pipe.scala:66:17
  wire [7:0]  _sfu_io_out_v_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:66:17
  wire [2:0]  _sfu_io_out_v_bits_warp_id;	// ventus/src/pipeline/pipe.scala:66:17
  wire [7:0]  _sfu_io_out_v_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:66:17
  wire [31:0] _sfu_io_out_v_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:66:17
  wire        _lsu_io_lsu_req_ready;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_valid;	// ventus/src/pipeline/pipe.scala:65:17
  wire [2:0]  _lsu_io_lsu_rsp_bits_tag_warp_id;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_wfd;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_wxd;	// ventus/src/pipeline/pipe.scala:65:17
  wire [7:0]  _lsu_io_lsu_rsp_bits_tag_reg_idxw;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_0;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_1;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_2;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_3;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_4;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_5;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_6;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_7;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_8;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_9;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_10;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_11;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_12;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_13;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_14;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_mask_15;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_lsu_rsp_bits_tag_isWrite;	// ventus/src/pipeline/pipe.scala:65:17
  wire [7:0]  _lsu_io_lsu_rsp_bits_tag_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_tag_spike_info_pc;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_tag_spike_info_inst;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_0;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_1;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_2;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_3;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_4;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_5;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_6;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_7;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_8;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_9;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_10;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_11;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_12;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_13;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_14;	// ventus/src/pipeline/pipe.scala:65:17
  wire [31:0] _lsu_io_lsu_rsp_bits_data_15;	// ventus/src/pipeline/pipe.scala:65:17
  wire [7:0]  _lsu_io_fence_end;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _lsu_io_flush_dcache_ready;	// ventus/src/pipeline/pipe.scala:65:17
  wire [2:0]  _lsu_io_csr_wid;	// ventus/src/pipeline/pipe.scala:65:17
  wire        _fpu_io_in_ready;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_x_valid;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_x_bits_wb_wxd_rd;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_x_bits_wxd;	// ventus/src/pipeline/pipe.scala:64:17
  wire [7:0]  _fpu_io_out_x_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:64:17
  wire [2:0]  _fpu_io_out_x_bits_warp_id;	// ventus/src/pipeline/pipe.scala:64:17
  wire [7:0]  _fpu_io_out_x_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_x_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_x_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_valid;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_0;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_1;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_2;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_3;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_4;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_5;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_6;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_7;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_8;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_9;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_10;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_11;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_12;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_13;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_14;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_wb_wvd_rd_15;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_0;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_1;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_2;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_3;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_4;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_5;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_6;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_7;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_8;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_9;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_10;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_11;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_12;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_13;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_14;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd_mask_15;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _fpu_io_out_v_bits_wvd;	// ventus/src/pipeline/pipe.scala:64:17
  wire [7:0]  _fpu_io_out_v_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:64:17
  wire [2:0]  _fpu_io_out_v_bits_warp_id;	// ventus/src/pipeline/pipe.scala:64:17
  wire [7:0]  _fpu_io_out_v_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:64:17
  wire [31:0] _fpu_io_out_v_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:64:17
  wire        _valu_io_in_ready;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_valid;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd;	// ventus/src/pipeline/pipe.scala:63:18
  wire [7:0]  _valu_io_out_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:63:18
  wire [2:0]  _valu_io_out_bits_warp_id;	// ventus/src/pipeline/pipe.scala:63:18
  wire [7:0]  _valu_io_out_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_0;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_1;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_2;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_3;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_4;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_5;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_6;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_7;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_8;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_9;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_10;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_11;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_12;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_13;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_14;	// ventus/src/pipeline/pipe.scala:63:18
  wire [31:0] _valu_io_out_bits_wb_wvd_rd_15;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_0;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_1;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_2;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_3;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_4;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_5;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_6;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_7;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_8;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_9;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_10;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_11;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_12;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_13;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_14;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out_bits_wvd_mask_15;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _valu_io_out2simt_stack_valid;	// ventus/src/pipeline/pipe.scala:63:18
  wire [2:0]  _valu_io_out2simt_stack_bits_wid;	// ventus/src/pipeline/pipe.scala:63:18
  wire [15:0] _valu_io_out2simt_stack_bits_if_mask;	// ventus/src/pipeline/pipe.scala:63:18
  wire        _alu_io_in_ready;	// ventus/src/pipeline/pipe.scala:62:17
  wire        _alu_io_out_valid;	// ventus/src/pipeline/pipe.scala:62:17
  wire [31:0] _alu_io_out_bits_wb_wxd_rd;	// ventus/src/pipeline/pipe.scala:62:17
  wire        _alu_io_out_bits_wxd;	// ventus/src/pipeline/pipe.scala:62:17
  wire [7:0]  _alu_io_out_bits_reg_idxw;	// ventus/src/pipeline/pipe.scala:62:17
  wire [2:0]  _alu_io_out_bits_warp_id;	// ventus/src/pipeline/pipe.scala:62:17
  wire [7:0]  _alu_io_out_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:62:17
  wire [31:0] _alu_io_out_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:62:17
  wire [31:0] _alu_io_out_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:62:17
  wire        _alu_io_out2br_valid;	// ventus/src/pipeline/pipe.scala:62:17
  wire [2:0]  _alu_io_out2br_bits_wid;	// ventus/src/pipeline/pipe.scala:62:17
  wire        _alu_io_out2br_bits_jump;	// ventus/src/pipeline/pipe.scala:62:17
  wire [31:0] _alu_io_out2br_bits_new_pc;	// ventus/src/pipeline/pipe.scala:62:17
  wire [7:0]  _alu_io_out2br_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:62:17
  wire [31:0] _alu_io_out2br_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:62:17
  wire [31:0] _alu_io_out2br_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:62:17
  wire        _issueV_io_in_ready;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_valid;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in1_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_in2_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_mask_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [2:0]  _issueV_io_out_vALU_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_ctrl_simt_stack;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_ctrl_reverse;	// ventus/src/pipeline/pipe.scala:61:22
  wire [5:0]  _issueV_io_out_vALU_bits_ctrl_alu_fn;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_vALU_bits_ctrl_reg_idxw;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_ctrl_wvd;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_ctrl_readmask;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vALU_bits_ctrl_writemask;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_vALU_bits_ctrl_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_ctrl_spike_info_pc;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vALU_bits_ctrl_spike_info_inst;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_valid;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in1_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in2_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_in3_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_mask_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [2:0]  _issueV_io_out_vFPU_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_ctrl_reverse;	// ventus/src/pipeline/pipe.scala:61:22
  wire [5:0]  _issueV_io_out_vFPU_bits_ctrl_alu_fn;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_ctrl_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_vFPU_bits_ctrl_reg_idxw;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_ctrl_wvd;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_vFPU_bits_ctrl_wxd;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_vFPU_bits_ctrl_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_ctrl_spike_info_pc;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_vFPU_bits_ctrl_spike_info_inst;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_valid;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in1_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in2_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_in3_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_mask_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_ctrl_inst;	// ventus/src/pipeline/pipe.scala:61:22
  wire [2:0]  _issueV_io_out_LSU_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_fp;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_LSU_bits_ctrl_branch;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_simt_stack;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_simt_stack_op;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_barrier;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_LSU_bits_ctrl_csr;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_reverse;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_LSU_bits_ctrl_sel_alu2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_LSU_bits_ctrl_sel_alu1;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_isvec;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_LSU_bits_ctrl_sel_alu3;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_mask;	// ventus/src/pipeline/pipe.scala:61:22
  wire [3:0]  _issueV_io_out_LSU_bits_ctrl_sel_imm;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_LSU_bits_ctrl_mem_whb;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_mem_unsigned;	// ventus/src/pipeline/pipe.scala:61:22
  wire [5:0]  _issueV_io_out_LSU_bits_ctrl_alu_fn;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_is_vls12;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_mem;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_mul;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_tc;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_disable_mask;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_custom_signal_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_LSU_bits_ctrl_mem_cmd;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_LSU_bits_ctrl_mop;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_LSU_bits_ctrl_reg_idx1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_LSU_bits_ctrl_reg_idx2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_LSU_bits_ctrl_reg_idx3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_LSU_bits_ctrl_reg_idxw;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_wvd;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_fence;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_sfu;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_readmask;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_writemask;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_wxd;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_ctrl_pc;	// ventus/src/pipeline/pipe.scala:61:22
  wire [6:0]  _issueV_io_out_LSU_bits_ctrl_imm_ext;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_LSU_bits_ctrl_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_ctrl_spike_info_pc;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_LSU_bits_ctrl_spike_info_inst;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_atomic;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_aq;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_LSU_bits_ctrl_rl;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_valid;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in1_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in2_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_in3_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_mask_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_ctrl_inst;	// ventus/src/pipeline/pipe.scala:61:22
  wire [2:0]  _issueV_io_out_SFU_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_fp;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_SFU_bits_ctrl_branch;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_simt_stack;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_simt_stack_op;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_barrier;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_SFU_bits_ctrl_csr;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_reverse;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_SFU_bits_ctrl_sel_alu2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_SFU_bits_ctrl_sel_alu1;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_isvec;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_SFU_bits_ctrl_sel_alu3;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_mask;	// ventus/src/pipeline/pipe.scala:61:22
  wire [3:0]  _issueV_io_out_SFU_bits_ctrl_sel_imm;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_SFU_bits_ctrl_mem_whb;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_mem_unsigned;	// ventus/src/pipeline/pipe.scala:61:22
  wire [5:0]  _issueV_io_out_SFU_bits_ctrl_alu_fn;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_is_vls12;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_mem;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_mul;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_tc;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_disable_mask;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_custom_signal_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_SFU_bits_ctrl_mem_cmd;	// ventus/src/pipeline/pipe.scala:61:22
  wire [1:0]  _issueV_io_out_SFU_bits_ctrl_mop;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_SFU_bits_ctrl_reg_idx1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_SFU_bits_ctrl_reg_idx2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_SFU_bits_ctrl_reg_idx3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_SFU_bits_ctrl_reg_idxw;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_wvd;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_fence;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_sfu;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_readmask;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_writemask;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_wxd;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_ctrl_pc;	// ventus/src/pipeline/pipe.scala:61:22
  wire [6:0]  _issueV_io_out_SFU_bits_ctrl_imm_ext;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_SFU_bits_ctrl_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_ctrl_spike_info_pc;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SFU_bits_ctrl_spike_info_inst;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_atomic;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_aq;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SFU_bits_ctrl_rl;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SIMT_valid;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_SIMT_bits_opcode;	// ventus/src/pipeline/pipe.scala:61:22
  wire [2:0]  _issueV_io_out_SIMT_bits_wid;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SIMT_bits_PC_branch;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SIMT_bits_PC_execute;	// ventus/src/pipeline/pipe.scala:61:22
  wire [15:0] _issueV_io_out_SIMT_bits_mask_init;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_SIMT_bits_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SIMT_bits_spike_info_pc;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_SIMT_bits_spike_info_inst;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_valid;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in1_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in2_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_in3_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_4;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_5;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_6;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_7;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_8;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_9;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_10;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_11;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_12;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_13;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_14;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_mask_15;	// ventus/src/pipeline/pipe.scala:61:22
  wire [2:0]  _issueV_io_out_MUL_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_ctrl_reverse;	// ventus/src/pipeline/pipe.scala:61:22
  wire [5:0]  _issueV_io_out_MUL_bits_ctrl_alu_fn;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_MUL_bits_ctrl_reg_idxw;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_ctrl_wvd;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_MUL_bits_ctrl_wxd;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_MUL_bits_ctrl_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_ctrl_spike_info_pc;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_MUL_bits_ctrl_spike_info_inst;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueV_io_out_TC_valid;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in1_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in1_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in1_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in1_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in2_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in2_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in2_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in2_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in3_0;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in3_1;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in3_2;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_in3_3;	// ventus/src/pipeline/pipe.scala:61:22
  wire [2:0]  _issueV_io_out_TC_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_TC_bits_ctrl_reg_idxw;	// ventus/src/pipeline/pipe.scala:61:22
  wire [7:0]  _issueV_io_out_TC_bits_ctrl_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_ctrl_spike_info_pc;	// ventus/src/pipeline/pipe.scala:61:22
  wire [31:0] _issueV_io_out_TC_bits_ctrl_spike_info_inst;	// ventus/src/pipeline/pipe.scala:61:22
  wire        _issueX_io_in_ready;	// ventus/src/pipeline/pipe.scala:60:22
  wire        _issueX_io_out_sALU_valid;	// ventus/src/pipeline/pipe.scala:60:22
  wire [31:0] _issueX_io_out_sALU_bits_in1;	// ventus/src/pipeline/pipe.scala:60:22
  wire [31:0] _issueX_io_out_sALU_bits_in2;	// ventus/src/pipeline/pipe.scala:60:22
  wire [31:0] _issueX_io_out_sALU_bits_in3;	// ventus/src/pipeline/pipe.scala:60:22
  wire [2:0]  _issueX_io_out_sALU_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:60:22
  wire [1:0]  _issueX_io_out_sALU_bits_ctrl_branch;	// ventus/src/pipeline/pipe.scala:60:22
  wire [5:0]  _issueX_io_out_sALU_bits_ctrl_alu_fn;	// ventus/src/pipeline/pipe.scala:60:22
  wire [7:0]  _issueX_io_out_sALU_bits_ctrl_reg_idxw;	// ventus/src/pipeline/pipe.scala:60:22
  wire        _issueX_io_out_sALU_bits_ctrl_wxd;	// ventus/src/pipeline/pipe.scala:60:22
  wire [7:0]  _issueX_io_out_sALU_bits_ctrl_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:60:22
  wire [31:0] _issueX_io_out_sALU_bits_ctrl_spike_info_pc;	// ventus/src/pipeline/pipe.scala:60:22
  wire [31:0] _issueX_io_out_sALU_bits_ctrl_spike_info_inst;	// ventus/src/pipeline/pipe.scala:60:22
  wire        _issueX_io_out_warpscheduler_valid;	// ventus/src/pipeline/pipe.scala:60:22
  wire [2:0]  _issueX_io_out_warpscheduler_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:60:22
  wire        _issueX_io_out_warpscheduler_bits_ctrl_simt_stack_op;	// ventus/src/pipeline/pipe.scala:60:22
  wire        _issueX_io_out_CSR_valid;	// ventus/src/pipeline/pipe.scala:60:22
  wire [31:0] _issueX_io_out_CSR_bits_ctrl_inst;	// ventus/src/pipeline/pipe.scala:60:22
  wire [2:0]  _issueX_io_out_CSR_bits_ctrl_wid;	// ventus/src/pipeline/pipe.scala:60:22
  wire [1:0]  _issueX_io_out_CSR_bits_ctrl_csr;	// ventus/src/pipeline/pipe.scala:60:22
  wire        _issueX_io_out_CSR_bits_ctrl_isvec;	// ventus/src/pipeline/pipe.scala:60:22
  wire        _issueX_io_out_CSR_bits_ctrl_custom_signal_0;	// ventus/src/pipeline/pipe.scala:60:22
  wire [7:0]  _issueX_io_out_CSR_bits_ctrl_reg_idxw;	// ventus/src/pipeline/pipe.scala:60:22
  wire        _issueX_io_out_CSR_bits_ctrl_wxd;	// ventus/src/pipeline/pipe.scala:60:22
  wire [31:0] _issueX_io_out_CSR_bits_ctrl_pc;	// ventus/src/pipeline/pipe.scala:60:22
  wire [7:0]  _issueX_io_out_CSR_bits_ctrl_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:60:22
  wire [31:0] _issueX_io_out_CSR_bits_ctrl_spike_info_pc;	// ventus/src/pipeline/pipe.scala:60:22
  wire [31:0] _issueX_io_out_CSR_bits_ctrl_spike_info_inst;	// ventus/src/pipeline/pipe.scala:60:22
  wire [31:0] _issueX_io_out_CSR_bits_in1;	// ventus/src/pipeline/pipe.scala:60:22
  wire        _operand_collector_io_controlX_ready;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_controlV_ready;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_valid;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_0;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_1;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_2;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_3;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_4;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_5;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_6;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_7;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_8;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_9;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_10;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_11;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_12;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_13;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_14;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src1_15;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_0;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_1;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_2;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_3;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_4;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_5;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_6;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_7;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_8;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_9;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_10;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_11;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_12;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_13;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_14;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src2_15;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_0;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_1;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_2;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_3;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_4;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_5;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_6;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_7;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_8;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_9;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_10;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_11;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_12;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_13;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_14;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_alu_src3_15;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_0;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_1;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_2;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_3;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_4;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_5;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_6;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_7;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_8;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_9;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_10;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_11;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_12;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_13;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_14;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_mask_15;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_control_inst;	// ventus/src/pipeline/pipe.scala:58:31
  wire [2:0]  _operand_collector_io_out_0_bits_control_wid;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_fp;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_0_bits_control_branch;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_simt_stack;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_simt_stack_op;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_barrier;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_0_bits_control_csr;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_reverse;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_0_bits_control_sel_alu2;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_0_bits_control_sel_alu1;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_isvec;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_0_bits_control_sel_alu3;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_mask;	// ventus/src/pipeline/pipe.scala:58:31
  wire [3:0]  _operand_collector_io_out_0_bits_control_sel_imm;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_0_bits_control_mem_whb;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_mem_unsigned;	// ventus/src/pipeline/pipe.scala:58:31
  wire [5:0]  _operand_collector_io_out_0_bits_control_alu_fn;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_is_vls12;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_mem;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_mul;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_tc;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_disable_mask;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_custom_signal_0;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_0_bits_control_mem_cmd;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_0_bits_control_mop;	// ventus/src/pipeline/pipe.scala:58:31
  wire [7:0]  _operand_collector_io_out_0_bits_control_reg_idx1;	// ventus/src/pipeline/pipe.scala:58:31
  wire [7:0]  _operand_collector_io_out_0_bits_control_reg_idx2;	// ventus/src/pipeline/pipe.scala:58:31
  wire [7:0]  _operand_collector_io_out_0_bits_control_reg_idx3;	// ventus/src/pipeline/pipe.scala:58:31
  wire [7:0]  _operand_collector_io_out_0_bits_control_reg_idxw;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_wvd;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_fence;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_sfu;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_readmask;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_writemask;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_wxd;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_control_pc;	// ventus/src/pipeline/pipe.scala:58:31
  wire [6:0]  _operand_collector_io_out_0_bits_control_imm_ext;	// ventus/src/pipeline/pipe.scala:58:31
  wire [7:0]  _operand_collector_io_out_0_bits_control_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_control_spike_info_pc;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_0_bits_control_spike_info_inst;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_atomic;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_aq;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_0_bits_control_rl;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_valid;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_0;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_1;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_2;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_3;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_4;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_5;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_6;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_7;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_8;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_9;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_10;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_11;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_12;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_13;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_14;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src1_15;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_0;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_1;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_2;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_3;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_4;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_5;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_6;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_7;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_8;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_9;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_10;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_11;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_12;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_13;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_14;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src2_15;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_0;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_1;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_2;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_3;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_4;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_5;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_6;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_7;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_8;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_9;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_10;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_11;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_12;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_13;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_14;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_alu_src3_15;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_control_inst;	// ventus/src/pipeline/pipe.scala:58:31
  wire [2:0]  _operand_collector_io_out_1_bits_control_wid;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_fp;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_1_bits_control_branch;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_simt_stack;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_simt_stack_op;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_barrier;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_1_bits_control_csr;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_reverse;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_1_bits_control_sel_alu2;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_1_bits_control_sel_alu1;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_isvec;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_1_bits_control_sel_alu3;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_mask;	// ventus/src/pipeline/pipe.scala:58:31
  wire [3:0]  _operand_collector_io_out_1_bits_control_sel_imm;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_1_bits_control_mem_whb;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_mem_unsigned;	// ventus/src/pipeline/pipe.scala:58:31
  wire [5:0]  _operand_collector_io_out_1_bits_control_alu_fn;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_is_vls12;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_mem;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_mul;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_tc;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_disable_mask;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_custom_signal_0;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_1_bits_control_mem_cmd;	// ventus/src/pipeline/pipe.scala:58:31
  wire [1:0]  _operand_collector_io_out_1_bits_control_mop;	// ventus/src/pipeline/pipe.scala:58:31
  wire [7:0]  _operand_collector_io_out_1_bits_control_reg_idx1;	// ventus/src/pipeline/pipe.scala:58:31
  wire [7:0]  _operand_collector_io_out_1_bits_control_reg_idx2;	// ventus/src/pipeline/pipe.scala:58:31
  wire [7:0]  _operand_collector_io_out_1_bits_control_reg_idx3;	// ventus/src/pipeline/pipe.scala:58:31
  wire [7:0]  _operand_collector_io_out_1_bits_control_reg_idxw;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_wvd;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_fence;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_sfu;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_readmask;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_writemask;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_wxd;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_control_pc;	// ventus/src/pipeline/pipe.scala:58:31
  wire [6:0]  _operand_collector_io_out_1_bits_control_imm_ext;	// ventus/src/pipeline/pipe.scala:58:31
  wire [7:0]  _operand_collector_io_out_1_bits_control_spike_info_sm_id;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_control_spike_info_pc;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _operand_collector_io_out_1_bits_control_spike_info_inst;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_atomic;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_aq;	// ventus/src/pipeline/pipe.scala:58:31
  wire        _operand_collector_io_out_1_bits_control_rl;	// ventus/src/pipeline/pipe.scala:58:31
  wire [31:0] _control_io_control_0_inst;	// ventus/src/pipeline/pipe.scala:56:21
  wire [2:0]  _control_io_control_0_wid;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_fp;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_0_branch;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_simt_stack;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_simt_stack_op;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_barrier;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_0_csr;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_reverse;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_0_sel_alu2;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_0_sel_alu1;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_isvec;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_0_sel_alu3;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_mask;	// ventus/src/pipeline/pipe.scala:56:21
  wire [3:0]  _control_io_control_0_sel_imm;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_0_mem_whb;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_mem_unsigned;	// ventus/src/pipeline/pipe.scala:56:21
  wire [5:0]  _control_io_control_0_alu_fn;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_is_vls12;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_mem;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_mul;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_tc;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_disable_mask;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_custom_signal_0;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_0_mem_cmd;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_0_mop;	// ventus/src/pipeline/pipe.scala:56:21
  wire [7:0]  _control_io_control_0_reg_idx1;	// ventus/src/pipeline/pipe.scala:56:21
  wire [7:0]  _control_io_control_0_reg_idx2;	// ventus/src/pipeline/pipe.scala:56:21
  wire [7:0]  _control_io_control_0_reg_idx3;	// ventus/src/pipeline/pipe.scala:56:21
  wire [7:0]  _control_io_control_0_reg_idxw;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_wvd;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_fence;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_sfu;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_readmask;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_0_wxd;	// ventus/src/pipeline/pipe.scala:56:21
  wire [31:0] _control_io_control_0_pc;	// ventus/src/pipeline/pipe.scala:56:21
  wire [6:0]  _control_io_control_0_imm_ext;	// ventus/src/pipeline/pipe.scala:56:21
  wire [31:0] _control_io_control_0_spike_info_pc;	// ventus/src/pipeline/pipe.scala:56:21
  wire [31:0] _control_io_control_0_spike_info_inst;	// ventus/src/pipeline/pipe.scala:56:21
  wire [31:0] _control_io_control_1_inst;	// ventus/src/pipeline/pipe.scala:56:21
  wire [2:0]  _control_io_control_1_wid;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_fp;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_1_branch;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_simt_stack;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_simt_stack_op;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_barrier;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_1_csr;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_reverse;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_1_sel_alu2;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_1_sel_alu1;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_isvec;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_1_sel_alu3;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_mask;	// ventus/src/pipeline/pipe.scala:56:21
  wire [3:0]  _control_io_control_1_sel_imm;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_1_mem_whb;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_mem_unsigned;	// ventus/src/pipeline/pipe.scala:56:21
  wire [5:0]  _control_io_control_1_alu_fn;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_force_rm_rtz;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_is_vls12;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_mem;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_mul;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_tc;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_disable_mask;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_custom_signal_0;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_1_mem_cmd;	// ventus/src/pipeline/pipe.scala:56:21
  wire [1:0]  _control_io_control_1_mop;	// ventus/src/pipeline/pipe.scala:56:21
  wire [7:0]  _control_io_control_1_reg_idx1;	// ventus/src/pipeline/pipe.scala:56:21
  wire [7:0]  _control_io_control_1_reg_idx2;	// ventus/src/pipeline/pipe.scala:56:21
  wire [7:0]  _control_io_control_1_reg_idx3;	// ventus/src/pipeline/pipe.scala:56:21
  wire [7:0]  _control_io_control_1_reg_idxw;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_wvd;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_fence;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_sfu;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_readmask;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_1_wxd;	// ventus/src/pipeline/pipe.scala:56:21
  wire [31:0] _control_io_control_1_pc;	// ventus/src/pipeline/pipe.scala:56:21
  wire [6:0]  _control_io_control_1_imm_ext;	// ventus/src/pipeline/pipe.scala:56:21
  wire [31:0] _control_io_control_1_spike_info_pc;	// ventus/src/pipeline/pipe.scala:56:21
  wire [31:0] _control_io_control_1_spike_info_inst;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_mask_0;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _control_io_control_mask_1;	// ventus/src/pipeline/pipe.scala:56:21
  wire        _warp_sche_io_branch_ready;	// ventus/src/pipeline/pipe.scala:54:23
  wire        _warp_sche_io_warp_control_ready;	// ventus/src/pipeline/pipe.scala:54:23
  wire [7:0]  _warp_sche_io_warp_ready;	// ventus/src/pipeline/pipe.scala:54:23
  wire        _warp_sche_io_flush_valid;	// ventus/src/pipeline/pipe.scala:54:23
  wire [2:0]  _warp_sche_io_flush_bits;	// ventus/src/pipeline/pipe.scala:54:23
  wire        _warp_sche_io_flushCache_valid;	// ventus/src/pipeline/pipe.scala:54:23
  wire [2:0]  _warp_sche_io_flushCache_bits;	// ventus/src/pipeline/pipe.scala:54:23
  wire        _warp_sche_io_CTA2csr_valid;	// ventus/src/pipeline/pipe.scala:54:23
  wire [3:0]  _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wg_wf_count;	// ventus/src/pipeline/pipe.scala:54:23
  wire [4:0]  _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wf_size_dispatch;	// ventus/src/pipeline/pipe.scala:54:23
  wire [10:0] _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_sgpr_base_dispatch;	// ventus/src/pipeline/pipe.scala:54:23
  wire [10:0] _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_vgpr_base_dispatch;	// ventus/src/pipeline/pipe.scala:54:23
  wire [17:0] _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_lds_base_dispatch;	// ventus/src/pipeline/pipe.scala:54:23
  wire [5:0]  _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wf_tag_dispatch;	// ventus/src/pipeline/pipe.scala:54:23
  wire [31:0] _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_pds_base_dispatch;	// ventus/src/pipeline/pipe.scala:54:23
  wire [31:0] _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_csr_knl_dispatch;	// ventus/src/pipeline/pipe.scala:54:23
  wire [10:0] _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_x_dispatch;	// ventus/src/pipeline/pipe.scala:54:23
  wire [10:0] _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_y_dispatch;	// ventus/src/pipeline/pipe.scala:54:23
  wire [10:0] _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_z_dispatch;	// ventus/src/pipeline/pipe.scala:54:23
  wire [31:0] _warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wg_id;	// ventus/src/pipeline/pipe.scala:54:23
  wire [2:0]  _warp_sche_io_CTA2csr_bits_wid;	// ventus/src/pipeline/pipe.scala:54:23
  wire        _warp_sche_io_flushDCache_valid;	// ventus/src/pipeline/pipe.scala:54:23
  wire        _GEN = io_icache_rsp_valid & ~(io_icache_rsp_bits_status[0]);	// ventus/src/pipeline/pipe.scala:168:{48,50,76}
  wire        _scoreb_0_if_fire_T = _ibuffer2issue_io_out_x_bits_wid == 3'h0;	// ventus/src/pipeline/pipe.scala:90:27, :224:39
  wire        _scoreb_7_if_fire_T_1 =
    _operand_collector_io_controlX_ready & _ibuffer2issue_io_out_x_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :90:27
  wire        _scoreb_0_if_ctrl_T_2 = _scoreb_0_if_fire_T & _scoreb_7_if_fire_T_1;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:224:{39,76}
  wire        _scoreb_7_if_fire_T_4 =
    _operand_collector_io_controlV_ready & _ibuffer2issue_io_out_v_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :90:27
  wire        _GEN_0 = _warp_sche_io_branch_ready & _branch_back_io_out_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:54:23, :116:25
  wire        _GEN_1 =
    _warp_sche_io_warp_control_ready & _issueX_io_out_warpscheduler_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:54:23, :60:22
  wire        _scoreb_1_if_fire_T = _ibuffer2issue_io_out_x_bits_wid == 3'h1;	// ventus/src/pipeline/pipe.scala:90:27, :224:39, :248:41
  wire        _scoreb_1_if_ctrl_T_2 = _scoreb_1_if_fire_T & _scoreb_7_if_fire_T_1;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:224:{39,76}
  wire        _scoreb_2_if_fire_T = _ibuffer2issue_io_out_x_bits_wid == 3'h2;	// ventus/src/pipeline/pipe.scala:90:27, :224:39, :248:41
  wire        _scoreb_2_if_ctrl_T_2 = _scoreb_2_if_fire_T & _scoreb_7_if_fire_T_1;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:224:{39,76}
  wire        _scoreb_3_if_fire_T = _ibuffer2issue_io_out_x_bits_wid == 3'h3;	// ventus/src/pipeline/pipe.scala:90:27, :224:39, :248:41
  wire        _scoreb_3_if_ctrl_T_2 = _scoreb_3_if_fire_T & _scoreb_7_if_fire_T_1;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:224:{39,76}
  wire        _scoreb_4_if_fire_T = _ibuffer2issue_io_out_x_bits_wid == 3'h4;	// ventus/src/pipeline/pipe.scala:90:27, :224:39
  wire        _scoreb_4_if_ctrl_T_2 = _scoreb_4_if_fire_T & _scoreb_7_if_fire_T_1;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:224:{39,76}
  wire        _scoreb_5_if_fire_T = _ibuffer2issue_io_out_x_bits_wid == 3'h5;	// ventus/src/pipeline/pipe.scala:90:27, :224:39
  wire        _scoreb_5_if_ctrl_T_2 = _scoreb_5_if_fire_T & _scoreb_7_if_fire_T_1;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:224:{39,76}
  wire        _scoreb_6_if_fire_T = _ibuffer2issue_io_out_x_bits_wid == 3'h6;	// ventus/src/pipeline/pipe.scala:90:27, :224:39
  wire        _scoreb_6_if_ctrl_T_2 = _scoreb_6_if_fire_T & _scoreb_7_if_fire_T_1;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:224:{39,76}
  wire        _scoreb_7_if_ctrl_T_2 =
    (&_ibuffer2issue_io_out_x_bits_wid) & _scoreb_7_if_fire_T_1;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:{39,76}
  wire        _scoreb_op_colV_in_fire_T =
    _operand_collector_io_controlV_ready & _ibuffer2issue_io_out_v_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :90:27
  wire        _scoreb_op_colV_out_fire_T =
    _exe_dataV_io_enq_ready & _operand_collector_io_out_0_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :108:25
  wire        _scoreb_op_colX_in_fire_T =
    _operand_collector_io_controlX_ready & _ibuffer2issue_io_out_x_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :90:27
  wire        _scoreb_op_colX_out_fire_T =
    _exe_dataX_io_enq_ready & _operand_collector_io_out_1_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :101:23
  `ifndef SYNTHESIS	// ventus/src/pipeline/pipe.scala:128:13
    always @(posedge clock) begin	// ventus/src/pipeline/pipe.scala:128:13
      if ((`PRINTF_COND_) & _issueX_io_out_CSR_valid
          & _issueX_io_out_CSR_bits_ctrl_custom_signal_0 & ~reset)	// ventus/src/pipeline/pipe.scala:60:22, :128:13
        $fwrite(32'h80000002, "sm 0 warp %d 0x%x 0x%x  setrpc 0x%x \n",
                _issueX_io_out_CSR_bits_ctrl_wid, _issueX_io_out_CSR_bits_ctrl_pc,
                _issueX_io_out_CSR_bits_ctrl_inst, _issueX_io_out_CSR_bits_in1);	// ventus/src/pipeline/pipe.scala:60:22, :128:13
      if (_scoreb_7_if_fire_T_1 & ~reset & (&_ibuffer2issue_io_out_x_bits_alu_fn)) begin	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :128:13, :263:{11,24}
        if (`ASSERT_VERBOSE_COND_)	// ventus/src/pipeline/pipe.scala:263:11
          $error("Assertion failed: UNDEFINED INSTRUCTION @ SM 0 warp %d PC 0x%x: 0x%x\n    at pipe.scala:263 assert(ctrl.alu_fn =/= 63.U,\n",
                 _ibuffer2issue_io_out_x_bits_wid, _ibuffer2issue_io_out_x_bits_pc,
                 _ibuffer2issue_io_out_x_bits_inst);	// ventus/src/pipeline/pipe.scala:90:27, :263:11
        if (`STOP_COND_)	// ventus/src/pipeline/pipe.scala:263:11
          $fatal;	// ventus/src/pipeline/pipe.scala:263:11
      end
      if (_scoreb_7_if_fire_T_4 & ~reset & (&_ibuffer2issue_io_out_v_bits_alu_fn)) begin	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :128:13, :269:{11,24}
        if (`ASSERT_VERBOSE_COND_)	// ventus/src/pipeline/pipe.scala:269:11
          $error("Assertion failed: UNDEFINED INSTRUCTION @ SM 0 warp %d PC 0x%x: 0x%x\n    at pipe.scala:269 assert(ctrl.alu_fn =/= 63.U,\n",
                 _ibuffer2issue_io_out_v_bits_wid, _ibuffer2issue_io_out_v_bits_pc,
                 _ibuffer2issue_io_out_v_bits_inst);	// ventus/src/pipeline/pipe.scala:90:27, :269:11
        if (`STOP_COND_)	// ventus/src/pipeline/pipe.scala:269:11
          $fatal;	// ventus/src/pipeline/pipe.scala:269:11
      end
    end // always @(posedge)
  `endif // not def SYNTHESIS
  warp_scheduler warp_sche (	// ventus/src/pipeline/pipe.scala:54:23
    .clock                                                  (clock),
    .reset                                                  (reset),
    .io_pc_reset                                            (io_pc_reset),
    .io_warpReq_valid                                       (io_warpReq_valid),
    .io_warpReq_bits_CTAdata_dispatch2cu_wg_wf_count
      (io_warpReq_bits_CTAdata_dispatch2cu_wg_wf_count),
    .io_warpReq_bits_CTAdata_dispatch2cu_wf_size_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_wf_size_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_sgpr_base_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_sgpr_base_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_vgpr_base_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_vgpr_base_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_lds_base_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_lds_base_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_wf_tag_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_wf_tag_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_start_pc_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_start_pc_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_pds_base_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_pds_base_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_csr_knl_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_csr_knl_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_wgid_x_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_wgid_x_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_wgid_y_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_wgid_y_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_wgid_z_dispatch
      (io_warpReq_bits_CTAdata_dispatch2cu_wgid_z_dispatch),
    .io_warpReq_bits_CTAdata_dispatch2cu_wg_id
      (io_warpReq_bits_CTAdata_dispatch2cu_wg_id),
    .io_warpReq_bits_wid                                    (io_warpReq_bits_wid),
    .io_warpRsp_ready                                       (io_warpRsp_ready),
    .io_warpRsp_valid                                       (io_warpRsp_valid),
    .io_warpRsp_bits_wid                                    (io_warpRsp_bits_wid),
    .io_wg_id_lookup                                        (io_wg_id_lookup),
    .io_wg_id_tag                                           (io_wg_id_tag),
    .io_pc_req_valid                                        (io_icache_req_valid),
    .io_pc_req_bits_addr                                    (io_icache_req_bits_addr),
    .io_pc_req_bits_mask                                    (io_icache_req_bits_mask),
    .io_pc_req_bits_warpid                                  (io_icache_req_bits_warpid),
    .io_pc_rsp_valid                                        (io_icache_rsp_valid),
    .io_pc_rsp_bits_addr                                    (io_icache_rsp_bits_addr),
    .io_pc_rsp_bits_mask                                    (io_icache_rsp_bits_mask),
    .io_pc_rsp_bits_warpid                                  (io_icache_rsp_bits_warpid),
    .io_pc_rsp_bits_status
      (_ibuffer_io_in_ready ? io_icache_rsp_bits_status : 2'h1),	// ventus/src/pipeline/pipe.scala:89:21, :141:39
    .io_branch_ready                                        (_warp_sche_io_branch_ready),
    .io_branch_valid                                        (_branch_back_io_out_valid),	// ventus/src/pipeline/pipe.scala:116:25
    .io_branch_bits_wid
      (_branch_back_io_out_bits_wid),	// ventus/src/pipeline/pipe.scala:116:25
    .io_branch_bits_jump
      (_branch_back_io_out_bits_jump),	// ventus/src/pipeline/pipe.scala:116:25
    .io_branch_bits_new_pc
      (_branch_back_io_out_bits_new_pc),	// ventus/src/pipeline/pipe.scala:116:25
    .io_warp_control_ready
      (_warp_sche_io_warp_control_ready),
    .io_warp_control_valid
      (_issueX_io_out_warpscheduler_valid),	// ventus/src/pipeline/pipe.scala:60:22
    .io_warp_control_bits_ctrl_wid
      (_issueX_io_out_warpscheduler_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:60:22
    .io_warp_control_bits_ctrl_simt_stack_op
      (_issueX_io_out_warpscheduler_bits_ctrl_simt_stack_op),	// ventus/src/pipeline/pipe.scala:60:22
    .io_scoreboard_busy
      ({_Scoreboard_7_io_delay,
        _Scoreboard_6_io_delay,
        _Scoreboard_5_io_delay,
        _Scoreboard_4_io_delay,
        _Scoreboard_3_io_delay,
        _Scoreboard_2_io_delay,
        _Scoreboard_1_io_delay,
        _Scoreboard_io_delay}),	// ventus/src/pipeline/pipe.scala:88:47, :147:64
    .io_pc_ibuffer_ready_0                                  (_ibuffer_io_ibuffer_ready_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_pc_ibuffer_ready_1                                  (_ibuffer_io_ibuffer_ready_1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_pc_ibuffer_ready_2                                  (_ibuffer_io_ibuffer_ready_2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_pc_ibuffer_ready_3                                  (_ibuffer_io_ibuffer_ready_3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_pc_ibuffer_ready_4                                  (_ibuffer_io_ibuffer_ready_4),	// ventus/src/pipeline/pipe.scala:89:21
    .io_pc_ibuffer_ready_5                                  (_ibuffer_io_ibuffer_ready_5),	// ventus/src/pipeline/pipe.scala:89:21
    .io_pc_ibuffer_ready_6                                  (_ibuffer_io_ibuffer_ready_6),	// ventus/src/pipeline/pipe.scala:89:21
    .io_pc_ibuffer_ready_7                                  (_ibuffer_io_ibuffer_ready_7),	// ventus/src/pipeline/pipe.scala:89:21
    .io_warp_ready                                          (_warp_sche_io_warp_ready),
    .io_flush_valid                                         (_warp_sche_io_flush_valid),
    .io_flush_bits                                          (_warp_sche_io_flush_bits),
    .io_flushCache_valid
      (_warp_sche_io_flushCache_valid),
    .io_flushCache_bits
      (_warp_sche_io_flushCache_bits),
    .io_CTA2csr_valid                                       (_warp_sche_io_CTA2csr_valid),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wg_wf_count
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wg_wf_count),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wf_size_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wf_size_dispatch),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_sgpr_base_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_sgpr_base_dispatch),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_vgpr_base_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_vgpr_base_dispatch),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_lds_base_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_lds_base_dispatch),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wf_tag_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wf_tag_dispatch),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_pds_base_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_pds_base_dispatch),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_csr_knl_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_csr_knl_dispatch),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_x_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_x_dispatch),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_y_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_y_dispatch),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_z_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_z_dispatch),
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wg_id
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wg_id),
    .io_CTA2csr_bits_wid
      (_warp_sche_io_CTA2csr_bits_wid),
    .io_flushDCache_ready                                   (_lsu_io_flush_dcache_ready),	// ventus/src/pipeline/pipe.scala:65:17
    .io_flushDCache_valid
      (_warp_sche_io_flushDCache_valid)
  );
  InstrDecodeV2 control (	// ventus/src/pipeline/pipe.scala:56:21
    .clock                        (clock),
    .reset                        (reset),
    .io_inst_0                    (io_icache_rsp_bits_data[31:0]),	// ventus/src/pipeline/pipe.scala:165:51
    .io_inst_1                    (io_icache_rsp_bits_data[63:32]),	// ventus/src/pipeline/pipe.scala:165:37
    .io_inst_mask_0               (_GEN & io_icache_rsp_bits_mask[0]),	// ventus/src/pipeline/pipe.scala:168:{28,48,112}
    .io_inst_mask_1               (_GEN & io_icache_rsp_bits_mask[1]),	// ventus/src/pipeline/pipe.scala:168:{28,48,112}
    .io_pc                        (io_icache_rsp_bits_addr),
    .io_wid                       (io_icache_rsp_bits_warpid),
    .io_flush_wid_valid           (_warp_sche_io_flush_valid),	// ventus/src/pipeline/pipe.scala:54:23
    .io_flush_wid_bits            (_warp_sche_io_flush_bits),	// ventus/src/pipeline/pipe.scala:54:23
    .io_control_0_inst            (_control_io_control_0_inst),
    .io_control_0_wid             (_control_io_control_0_wid),
    .io_control_0_fp              (_control_io_control_0_fp),
    .io_control_0_branch          (_control_io_control_0_branch),
    .io_control_0_simt_stack      (_control_io_control_0_simt_stack),
    .io_control_0_simt_stack_op   (_control_io_control_0_simt_stack_op),
    .io_control_0_barrier         (_control_io_control_0_barrier),
    .io_control_0_csr             (_control_io_control_0_csr),
    .io_control_0_reverse         (_control_io_control_0_reverse),
    .io_control_0_sel_alu2        (_control_io_control_0_sel_alu2),
    .io_control_0_sel_alu1        (_control_io_control_0_sel_alu1),
    .io_control_0_isvec           (_control_io_control_0_isvec),
    .io_control_0_sel_alu3        (_control_io_control_0_sel_alu3),
    .io_control_0_mask            (_control_io_control_0_mask),
    .io_control_0_sel_imm         (_control_io_control_0_sel_imm),
    .io_control_0_mem_whb         (_control_io_control_0_mem_whb),
    .io_control_0_mem_unsigned    (_control_io_control_0_mem_unsigned),
    .io_control_0_alu_fn          (_control_io_control_0_alu_fn),
    .io_control_0_force_rm_rtz    (_control_io_control_0_force_rm_rtz),
    .io_control_0_is_vls12        (_control_io_control_0_is_vls12),
    .io_control_0_mem             (_control_io_control_0_mem),
    .io_control_0_mul             (_control_io_control_0_mul),
    .io_control_0_tc              (_control_io_control_0_tc),
    .io_control_0_disable_mask    (_control_io_control_0_disable_mask),
    .io_control_0_custom_signal_0 (_control_io_control_0_custom_signal_0),
    .io_control_0_mem_cmd         (_control_io_control_0_mem_cmd),
    .io_control_0_mop             (_control_io_control_0_mop),
    .io_control_0_reg_idx1        (_control_io_control_0_reg_idx1),
    .io_control_0_reg_idx2        (_control_io_control_0_reg_idx2),
    .io_control_0_reg_idx3        (_control_io_control_0_reg_idx3),
    .io_control_0_reg_idxw        (_control_io_control_0_reg_idxw),
    .io_control_0_wvd             (_control_io_control_0_wvd),
    .io_control_0_fence           (_control_io_control_0_fence),
    .io_control_0_sfu             (_control_io_control_0_sfu),
    .io_control_0_readmask        (_control_io_control_0_readmask),
    .io_control_0_wxd             (_control_io_control_0_wxd),
    .io_control_0_pc              (_control_io_control_0_pc),
    .io_control_0_imm_ext         (_control_io_control_0_imm_ext),
    .io_control_0_spike_info_pc   (_control_io_control_0_spike_info_pc),
    .io_control_0_spike_info_inst (_control_io_control_0_spike_info_inst),
    .io_control_1_inst            (_control_io_control_1_inst),
    .io_control_1_wid             (_control_io_control_1_wid),
    .io_control_1_fp              (_control_io_control_1_fp),
    .io_control_1_branch          (_control_io_control_1_branch),
    .io_control_1_simt_stack      (_control_io_control_1_simt_stack),
    .io_control_1_simt_stack_op   (_control_io_control_1_simt_stack_op),
    .io_control_1_barrier         (_control_io_control_1_barrier),
    .io_control_1_csr             (_control_io_control_1_csr),
    .io_control_1_reverse         (_control_io_control_1_reverse),
    .io_control_1_sel_alu2        (_control_io_control_1_sel_alu2),
    .io_control_1_sel_alu1        (_control_io_control_1_sel_alu1),
    .io_control_1_isvec           (_control_io_control_1_isvec),
    .io_control_1_sel_alu3        (_control_io_control_1_sel_alu3),
    .io_control_1_mask            (_control_io_control_1_mask),
    .io_control_1_sel_imm         (_control_io_control_1_sel_imm),
    .io_control_1_mem_whb         (_control_io_control_1_mem_whb),
    .io_control_1_mem_unsigned    (_control_io_control_1_mem_unsigned),
    .io_control_1_alu_fn          (_control_io_control_1_alu_fn),
    .io_control_1_force_rm_rtz    (_control_io_control_1_force_rm_rtz),
    .io_control_1_is_vls12        (_control_io_control_1_is_vls12),
    .io_control_1_mem             (_control_io_control_1_mem),
    .io_control_1_mul             (_control_io_control_1_mul),
    .io_control_1_tc              (_control_io_control_1_tc),
    .io_control_1_disable_mask    (_control_io_control_1_disable_mask),
    .io_control_1_custom_signal_0 (_control_io_control_1_custom_signal_0),
    .io_control_1_mem_cmd         (_control_io_control_1_mem_cmd),
    .io_control_1_mop             (_control_io_control_1_mop),
    .io_control_1_reg_idx1        (_control_io_control_1_reg_idx1),
    .io_control_1_reg_idx2        (_control_io_control_1_reg_idx2),
    .io_control_1_reg_idx3        (_control_io_control_1_reg_idx3),
    .io_control_1_reg_idxw        (_control_io_control_1_reg_idxw),
    .io_control_1_wvd             (_control_io_control_1_wvd),
    .io_control_1_fence           (_control_io_control_1_fence),
    .io_control_1_sfu             (_control_io_control_1_sfu),
    .io_control_1_readmask        (_control_io_control_1_readmask),
    .io_control_1_wxd             (_control_io_control_1_wxd),
    .io_control_1_pc              (_control_io_control_1_pc),
    .io_control_1_imm_ext         (_control_io_control_1_imm_ext),
    .io_control_1_spike_info_pc   (_control_io_control_1_spike_info_pc),
    .io_control_1_spike_info_inst (_control_io_control_1_spike_info_inst),
    .io_control_mask_0            (_control_io_control_mask_0),
    .io_control_mask_1            (_control_io_control_mask_1),
    .io_ibuffer_ready_0           (_ibuffer_io_ibuffer_ready_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_ready_1           (_ibuffer_io_ibuffer_ready_1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_ready_2           (_ibuffer_io_ibuffer_ready_2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_ready_3           (_ibuffer_io_ibuffer_ready_3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_ready_4           (_ibuffer_io_ibuffer_ready_4),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_ready_5           (_ibuffer_io_ibuffer_ready_5),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_ready_6           (_ibuffer_io_ibuffer_ready_6),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_ready_7           (_ibuffer_io_ibuffer_ready_7)	// ventus/src/pipeline/pipe.scala:89:21
  );
  operandCollector operand_collector (	// ventus/src/pipeline/pipe.scala:58:31
    .clock                                  (clock),
    .reset                                  (reset),
    .io_controlX_ready                      (_operand_collector_io_controlX_ready),
    .io_controlX_valid                      (_ibuffer2issue_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_inst                  (_ibuffer2issue_io_out_x_bits_inst),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_wid                   (_ibuffer2issue_io_out_x_bits_wid),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_fp                    (_ibuffer2issue_io_out_x_bits_fp),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_branch                (_ibuffer2issue_io_out_x_bits_branch),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_simt_stack            (_ibuffer2issue_io_out_x_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_simt_stack_op         (_ibuffer2issue_io_out_x_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_barrier               (_ibuffer2issue_io_out_x_bits_barrier),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_csr                   (_ibuffer2issue_io_out_x_bits_csr),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_reverse               (_ibuffer2issue_io_out_x_bits_reverse),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_sel_alu2              (_ibuffer2issue_io_out_x_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_sel_alu1              (_ibuffer2issue_io_out_x_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_isvec                 (_ibuffer2issue_io_out_x_bits_isvec),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_sel_alu3              (_ibuffer2issue_io_out_x_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_mask                  (_ibuffer2issue_io_out_x_bits_mask),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_sel_imm               (_ibuffer2issue_io_out_x_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_mem_whb               (_ibuffer2issue_io_out_x_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_mem_unsigned          (_ibuffer2issue_io_out_x_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_alu_fn                (_ibuffer2issue_io_out_x_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_force_rm_rtz          (_ibuffer2issue_io_out_x_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_is_vls12              (_ibuffer2issue_io_out_x_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_mem                   (_ibuffer2issue_io_out_x_bits_mem),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_mul                   (_ibuffer2issue_io_out_x_bits_mul),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_tc                    (_ibuffer2issue_io_out_x_bits_tc),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_disable_mask          (_ibuffer2issue_io_out_x_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_custom_signal_0
      (_ibuffer2issue_io_out_x_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_mem_cmd               (_ibuffer2issue_io_out_x_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_mop                   (_ibuffer2issue_io_out_x_bits_mop),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_reg_idx1              (_ibuffer2issue_io_out_x_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_reg_idx2              (_ibuffer2issue_io_out_x_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_reg_idx3              (_ibuffer2issue_io_out_x_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_reg_idxw              (_ibuffer2issue_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_wvd                   (_ibuffer2issue_io_out_x_bits_wvd),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_fence                 (_ibuffer2issue_io_out_x_bits_fence),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_sfu                   (_ibuffer2issue_io_out_x_bits_sfu),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_readmask              (_ibuffer2issue_io_out_x_bits_readmask),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_writemask             (_ibuffer2issue_io_out_x_bits_writemask),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_wxd                   (_ibuffer2issue_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_pc                    (_ibuffer2issue_io_out_x_bits_pc),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_imm_ext               (_ibuffer2issue_io_out_x_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_spike_info_sm_id
      (_ibuffer2issue_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_spike_info_pc         (_ibuffer2issue_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_spike_info_inst
      (_ibuffer2issue_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_atomic                (_ibuffer2issue_io_out_x_bits_atomic),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_aq                    (_ibuffer2issue_io_out_x_bits_aq),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlX_bits_rl                    (_ibuffer2issue_io_out_x_bits_rl),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_ready                      (_operand_collector_io_controlV_ready),
    .io_controlV_valid                      (_ibuffer2issue_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_inst                  (_ibuffer2issue_io_out_v_bits_inst),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_wid                   (_ibuffer2issue_io_out_v_bits_wid),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_fp                    (_ibuffer2issue_io_out_v_bits_fp),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_branch                (_ibuffer2issue_io_out_v_bits_branch),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_simt_stack            (_ibuffer2issue_io_out_v_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_simt_stack_op         (_ibuffer2issue_io_out_v_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_barrier               (_ibuffer2issue_io_out_v_bits_barrier),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_csr                   (_ibuffer2issue_io_out_v_bits_csr),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_reverse               (_ibuffer2issue_io_out_v_bits_reverse),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_sel_alu2              (_ibuffer2issue_io_out_v_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_sel_alu1              (_ibuffer2issue_io_out_v_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_isvec                 (_ibuffer2issue_io_out_v_bits_isvec),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_sel_alu3              (_ibuffer2issue_io_out_v_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_mask                  (_ibuffer2issue_io_out_v_bits_mask),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_sel_imm               (_ibuffer2issue_io_out_v_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_mem_whb               (_ibuffer2issue_io_out_v_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_mem_unsigned          (_ibuffer2issue_io_out_v_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_alu_fn                (_ibuffer2issue_io_out_v_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_force_rm_rtz          (_ibuffer2issue_io_out_v_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_is_vls12              (_ibuffer2issue_io_out_v_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_mem                   (_ibuffer2issue_io_out_v_bits_mem),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_mul                   (_ibuffer2issue_io_out_v_bits_mul),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_tc                    (_ibuffer2issue_io_out_v_bits_tc),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_disable_mask          (_ibuffer2issue_io_out_v_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_custom_signal_0
      (_ibuffer2issue_io_out_v_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_mem_cmd               (_ibuffer2issue_io_out_v_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_mop                   (_ibuffer2issue_io_out_v_bits_mop),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_reg_idx1              (_ibuffer2issue_io_out_v_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_reg_idx2              (_ibuffer2issue_io_out_v_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_reg_idx3              (_ibuffer2issue_io_out_v_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_reg_idxw              (_ibuffer2issue_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_wvd                   (_ibuffer2issue_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_fence                 (_ibuffer2issue_io_out_v_bits_fence),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_sfu                   (_ibuffer2issue_io_out_v_bits_sfu),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_readmask              (_ibuffer2issue_io_out_v_bits_readmask),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_writemask             (_ibuffer2issue_io_out_v_bits_writemask),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_wxd                   (_ibuffer2issue_io_out_v_bits_wxd),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_pc                    (_ibuffer2issue_io_out_v_bits_pc),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_imm_ext               (_ibuffer2issue_io_out_v_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_spike_info_sm_id
      (_ibuffer2issue_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_spike_info_pc         (_ibuffer2issue_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_spike_info_inst
      (_ibuffer2issue_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_atomic                (_ibuffer2issue_io_out_v_bits_atomic),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_aq                    (_ibuffer2issue_io_out_v_bits_aq),	// ventus/src/pipeline/pipe.scala:90:27
    .io_controlV_bits_rl                    (_ibuffer2issue_io_out_v_bits_rl),	// ventus/src/pipeline/pipe.scala:90:27
    .io_out_0_ready                         (_exe_dataV_io_enq_ready),	// ventus/src/pipeline/pipe.scala:108:25
    .io_out_0_valid                         (_operand_collector_io_out_0_valid),
    .io_out_0_bits_alu_src1_0               (_operand_collector_io_out_0_bits_alu_src1_0),
    .io_out_0_bits_alu_src1_1               (_operand_collector_io_out_0_bits_alu_src1_1),
    .io_out_0_bits_alu_src1_2               (_operand_collector_io_out_0_bits_alu_src1_2),
    .io_out_0_bits_alu_src1_3               (_operand_collector_io_out_0_bits_alu_src1_3),
    .io_out_0_bits_alu_src1_4               (_operand_collector_io_out_0_bits_alu_src1_4),
    .io_out_0_bits_alu_src1_5               (_operand_collector_io_out_0_bits_alu_src1_5),
    .io_out_0_bits_alu_src1_6               (_operand_collector_io_out_0_bits_alu_src1_6),
    .io_out_0_bits_alu_src1_7               (_operand_collector_io_out_0_bits_alu_src1_7),
    .io_out_0_bits_alu_src1_8               (_operand_collector_io_out_0_bits_alu_src1_8),
    .io_out_0_bits_alu_src1_9               (_operand_collector_io_out_0_bits_alu_src1_9),
    .io_out_0_bits_alu_src1_10
      (_operand_collector_io_out_0_bits_alu_src1_10),
    .io_out_0_bits_alu_src1_11
      (_operand_collector_io_out_0_bits_alu_src1_11),
    .io_out_0_bits_alu_src1_12
      (_operand_collector_io_out_0_bits_alu_src1_12),
    .io_out_0_bits_alu_src1_13
      (_operand_collector_io_out_0_bits_alu_src1_13),
    .io_out_0_bits_alu_src1_14
      (_operand_collector_io_out_0_bits_alu_src1_14),
    .io_out_0_bits_alu_src1_15
      (_operand_collector_io_out_0_bits_alu_src1_15),
    .io_out_0_bits_alu_src2_0               (_operand_collector_io_out_0_bits_alu_src2_0),
    .io_out_0_bits_alu_src2_1               (_operand_collector_io_out_0_bits_alu_src2_1),
    .io_out_0_bits_alu_src2_2               (_operand_collector_io_out_0_bits_alu_src2_2),
    .io_out_0_bits_alu_src2_3               (_operand_collector_io_out_0_bits_alu_src2_3),
    .io_out_0_bits_alu_src2_4               (_operand_collector_io_out_0_bits_alu_src2_4),
    .io_out_0_bits_alu_src2_5               (_operand_collector_io_out_0_bits_alu_src2_5),
    .io_out_0_bits_alu_src2_6               (_operand_collector_io_out_0_bits_alu_src2_6),
    .io_out_0_bits_alu_src2_7               (_operand_collector_io_out_0_bits_alu_src2_7),
    .io_out_0_bits_alu_src2_8               (_operand_collector_io_out_0_bits_alu_src2_8),
    .io_out_0_bits_alu_src2_9               (_operand_collector_io_out_0_bits_alu_src2_9),
    .io_out_0_bits_alu_src2_10
      (_operand_collector_io_out_0_bits_alu_src2_10),
    .io_out_0_bits_alu_src2_11
      (_operand_collector_io_out_0_bits_alu_src2_11),
    .io_out_0_bits_alu_src2_12
      (_operand_collector_io_out_0_bits_alu_src2_12),
    .io_out_0_bits_alu_src2_13
      (_operand_collector_io_out_0_bits_alu_src2_13),
    .io_out_0_bits_alu_src2_14
      (_operand_collector_io_out_0_bits_alu_src2_14),
    .io_out_0_bits_alu_src2_15
      (_operand_collector_io_out_0_bits_alu_src2_15),
    .io_out_0_bits_alu_src3_0               (_operand_collector_io_out_0_bits_alu_src3_0),
    .io_out_0_bits_alu_src3_1               (_operand_collector_io_out_0_bits_alu_src3_1),
    .io_out_0_bits_alu_src3_2               (_operand_collector_io_out_0_bits_alu_src3_2),
    .io_out_0_bits_alu_src3_3               (_operand_collector_io_out_0_bits_alu_src3_3),
    .io_out_0_bits_alu_src3_4               (_operand_collector_io_out_0_bits_alu_src3_4),
    .io_out_0_bits_alu_src3_5               (_operand_collector_io_out_0_bits_alu_src3_5),
    .io_out_0_bits_alu_src3_6               (_operand_collector_io_out_0_bits_alu_src3_6),
    .io_out_0_bits_alu_src3_7               (_operand_collector_io_out_0_bits_alu_src3_7),
    .io_out_0_bits_alu_src3_8               (_operand_collector_io_out_0_bits_alu_src3_8),
    .io_out_0_bits_alu_src3_9               (_operand_collector_io_out_0_bits_alu_src3_9),
    .io_out_0_bits_alu_src3_10
      (_operand_collector_io_out_0_bits_alu_src3_10),
    .io_out_0_bits_alu_src3_11
      (_operand_collector_io_out_0_bits_alu_src3_11),
    .io_out_0_bits_alu_src3_12
      (_operand_collector_io_out_0_bits_alu_src3_12),
    .io_out_0_bits_alu_src3_13
      (_operand_collector_io_out_0_bits_alu_src3_13),
    .io_out_0_bits_alu_src3_14
      (_operand_collector_io_out_0_bits_alu_src3_14),
    .io_out_0_bits_alu_src3_15
      (_operand_collector_io_out_0_bits_alu_src3_15),
    .io_out_0_bits_mask_0                   (_operand_collector_io_out_0_bits_mask_0),
    .io_out_0_bits_mask_1                   (_operand_collector_io_out_0_bits_mask_1),
    .io_out_0_bits_mask_2                   (_operand_collector_io_out_0_bits_mask_2),
    .io_out_0_bits_mask_3                   (_operand_collector_io_out_0_bits_mask_3),
    .io_out_0_bits_mask_4                   (_operand_collector_io_out_0_bits_mask_4),
    .io_out_0_bits_mask_5                   (_operand_collector_io_out_0_bits_mask_5),
    .io_out_0_bits_mask_6                   (_operand_collector_io_out_0_bits_mask_6),
    .io_out_0_bits_mask_7                   (_operand_collector_io_out_0_bits_mask_7),
    .io_out_0_bits_mask_8                   (_operand_collector_io_out_0_bits_mask_8),
    .io_out_0_bits_mask_9                   (_operand_collector_io_out_0_bits_mask_9),
    .io_out_0_bits_mask_10                  (_operand_collector_io_out_0_bits_mask_10),
    .io_out_0_bits_mask_11                  (_operand_collector_io_out_0_bits_mask_11),
    .io_out_0_bits_mask_12                  (_operand_collector_io_out_0_bits_mask_12),
    .io_out_0_bits_mask_13                  (_operand_collector_io_out_0_bits_mask_13),
    .io_out_0_bits_mask_14                  (_operand_collector_io_out_0_bits_mask_14),
    .io_out_0_bits_mask_15                  (_operand_collector_io_out_0_bits_mask_15),
    .io_out_0_bits_control_inst
      (_operand_collector_io_out_0_bits_control_inst),
    .io_out_0_bits_control_wid
      (_operand_collector_io_out_0_bits_control_wid),
    .io_out_0_bits_control_fp               (_operand_collector_io_out_0_bits_control_fp),
    .io_out_0_bits_control_branch
      (_operand_collector_io_out_0_bits_control_branch),
    .io_out_0_bits_control_simt_stack
      (_operand_collector_io_out_0_bits_control_simt_stack),
    .io_out_0_bits_control_simt_stack_op
      (_operand_collector_io_out_0_bits_control_simt_stack_op),
    .io_out_0_bits_control_barrier
      (_operand_collector_io_out_0_bits_control_barrier),
    .io_out_0_bits_control_csr
      (_operand_collector_io_out_0_bits_control_csr),
    .io_out_0_bits_control_reverse
      (_operand_collector_io_out_0_bits_control_reverse),
    .io_out_0_bits_control_sel_alu2
      (_operand_collector_io_out_0_bits_control_sel_alu2),
    .io_out_0_bits_control_sel_alu1
      (_operand_collector_io_out_0_bits_control_sel_alu1),
    .io_out_0_bits_control_isvec
      (_operand_collector_io_out_0_bits_control_isvec),
    .io_out_0_bits_control_sel_alu3
      (_operand_collector_io_out_0_bits_control_sel_alu3),
    .io_out_0_bits_control_mask
      (_operand_collector_io_out_0_bits_control_mask),
    .io_out_0_bits_control_sel_imm
      (_operand_collector_io_out_0_bits_control_sel_imm),
    .io_out_0_bits_control_mem_whb
      (_operand_collector_io_out_0_bits_control_mem_whb),
    .io_out_0_bits_control_mem_unsigned
      (_operand_collector_io_out_0_bits_control_mem_unsigned),
    .io_out_0_bits_control_alu_fn
      (_operand_collector_io_out_0_bits_control_alu_fn),
    .io_out_0_bits_control_force_rm_rtz
      (_operand_collector_io_out_0_bits_control_force_rm_rtz),
    .io_out_0_bits_control_is_vls12
      (_operand_collector_io_out_0_bits_control_is_vls12),
    .io_out_0_bits_control_mem
      (_operand_collector_io_out_0_bits_control_mem),
    .io_out_0_bits_control_mul
      (_operand_collector_io_out_0_bits_control_mul),
    .io_out_0_bits_control_tc               (_operand_collector_io_out_0_bits_control_tc),
    .io_out_0_bits_control_disable_mask
      (_operand_collector_io_out_0_bits_control_disable_mask),
    .io_out_0_bits_control_custom_signal_0
      (_operand_collector_io_out_0_bits_control_custom_signal_0),
    .io_out_0_bits_control_mem_cmd
      (_operand_collector_io_out_0_bits_control_mem_cmd),
    .io_out_0_bits_control_mop
      (_operand_collector_io_out_0_bits_control_mop),
    .io_out_0_bits_control_reg_idx1
      (_operand_collector_io_out_0_bits_control_reg_idx1),
    .io_out_0_bits_control_reg_idx2
      (_operand_collector_io_out_0_bits_control_reg_idx2),
    .io_out_0_bits_control_reg_idx3
      (_operand_collector_io_out_0_bits_control_reg_idx3),
    .io_out_0_bits_control_reg_idxw
      (_operand_collector_io_out_0_bits_control_reg_idxw),
    .io_out_0_bits_control_wvd
      (_operand_collector_io_out_0_bits_control_wvd),
    .io_out_0_bits_control_fence
      (_operand_collector_io_out_0_bits_control_fence),
    .io_out_0_bits_control_sfu
      (_operand_collector_io_out_0_bits_control_sfu),
    .io_out_0_bits_control_readmask
      (_operand_collector_io_out_0_bits_control_readmask),
    .io_out_0_bits_control_writemask
      (_operand_collector_io_out_0_bits_control_writemask),
    .io_out_0_bits_control_wxd
      (_operand_collector_io_out_0_bits_control_wxd),
    .io_out_0_bits_control_pc               (_operand_collector_io_out_0_bits_control_pc),
    .io_out_0_bits_control_imm_ext
      (_operand_collector_io_out_0_bits_control_imm_ext),
    .io_out_0_bits_control_spike_info_sm_id
      (_operand_collector_io_out_0_bits_control_spike_info_sm_id),
    .io_out_0_bits_control_spike_info_pc
      (_operand_collector_io_out_0_bits_control_spike_info_pc),
    .io_out_0_bits_control_spike_info_inst
      (_operand_collector_io_out_0_bits_control_spike_info_inst),
    .io_out_0_bits_control_atomic
      (_operand_collector_io_out_0_bits_control_atomic),
    .io_out_0_bits_control_aq               (_operand_collector_io_out_0_bits_control_aq),
    .io_out_0_bits_control_rl               (_operand_collector_io_out_0_bits_control_rl),
    .io_out_1_ready                         (_exe_dataX_io_enq_ready),	// ventus/src/pipeline/pipe.scala:101:23
    .io_out_1_valid                         (_operand_collector_io_out_1_valid),
    .io_out_1_bits_alu_src1_0               (_operand_collector_io_out_1_bits_alu_src1_0),
    .io_out_1_bits_alu_src1_1               (_operand_collector_io_out_1_bits_alu_src1_1),
    .io_out_1_bits_alu_src1_2               (_operand_collector_io_out_1_bits_alu_src1_2),
    .io_out_1_bits_alu_src1_3               (_operand_collector_io_out_1_bits_alu_src1_3),
    .io_out_1_bits_alu_src1_4               (_operand_collector_io_out_1_bits_alu_src1_4),
    .io_out_1_bits_alu_src1_5               (_operand_collector_io_out_1_bits_alu_src1_5),
    .io_out_1_bits_alu_src1_6               (_operand_collector_io_out_1_bits_alu_src1_6),
    .io_out_1_bits_alu_src1_7               (_operand_collector_io_out_1_bits_alu_src1_7),
    .io_out_1_bits_alu_src1_8               (_operand_collector_io_out_1_bits_alu_src1_8),
    .io_out_1_bits_alu_src1_9               (_operand_collector_io_out_1_bits_alu_src1_9),
    .io_out_1_bits_alu_src1_10
      (_operand_collector_io_out_1_bits_alu_src1_10),
    .io_out_1_bits_alu_src1_11
      (_operand_collector_io_out_1_bits_alu_src1_11),
    .io_out_1_bits_alu_src1_12
      (_operand_collector_io_out_1_bits_alu_src1_12),
    .io_out_1_bits_alu_src1_13
      (_operand_collector_io_out_1_bits_alu_src1_13),
    .io_out_1_bits_alu_src1_14
      (_operand_collector_io_out_1_bits_alu_src1_14),
    .io_out_1_bits_alu_src1_15
      (_operand_collector_io_out_1_bits_alu_src1_15),
    .io_out_1_bits_alu_src2_0               (_operand_collector_io_out_1_bits_alu_src2_0),
    .io_out_1_bits_alu_src2_1               (_operand_collector_io_out_1_bits_alu_src2_1),
    .io_out_1_bits_alu_src2_2               (_operand_collector_io_out_1_bits_alu_src2_2),
    .io_out_1_bits_alu_src2_3               (_operand_collector_io_out_1_bits_alu_src2_3),
    .io_out_1_bits_alu_src2_4               (_operand_collector_io_out_1_bits_alu_src2_4),
    .io_out_1_bits_alu_src2_5               (_operand_collector_io_out_1_bits_alu_src2_5),
    .io_out_1_bits_alu_src2_6               (_operand_collector_io_out_1_bits_alu_src2_6),
    .io_out_1_bits_alu_src2_7               (_operand_collector_io_out_1_bits_alu_src2_7),
    .io_out_1_bits_alu_src2_8               (_operand_collector_io_out_1_bits_alu_src2_8),
    .io_out_1_bits_alu_src2_9               (_operand_collector_io_out_1_bits_alu_src2_9),
    .io_out_1_bits_alu_src2_10
      (_operand_collector_io_out_1_bits_alu_src2_10),
    .io_out_1_bits_alu_src2_11
      (_operand_collector_io_out_1_bits_alu_src2_11),
    .io_out_1_bits_alu_src2_12
      (_operand_collector_io_out_1_bits_alu_src2_12),
    .io_out_1_bits_alu_src2_13
      (_operand_collector_io_out_1_bits_alu_src2_13),
    .io_out_1_bits_alu_src2_14
      (_operand_collector_io_out_1_bits_alu_src2_14),
    .io_out_1_bits_alu_src2_15
      (_operand_collector_io_out_1_bits_alu_src2_15),
    .io_out_1_bits_alu_src3_0               (_operand_collector_io_out_1_bits_alu_src3_0),
    .io_out_1_bits_alu_src3_1               (_operand_collector_io_out_1_bits_alu_src3_1),
    .io_out_1_bits_alu_src3_2               (_operand_collector_io_out_1_bits_alu_src3_2),
    .io_out_1_bits_alu_src3_3               (_operand_collector_io_out_1_bits_alu_src3_3),
    .io_out_1_bits_alu_src3_4               (_operand_collector_io_out_1_bits_alu_src3_4),
    .io_out_1_bits_alu_src3_5               (_operand_collector_io_out_1_bits_alu_src3_5),
    .io_out_1_bits_alu_src3_6               (_operand_collector_io_out_1_bits_alu_src3_6),
    .io_out_1_bits_alu_src3_7               (_operand_collector_io_out_1_bits_alu_src3_7),
    .io_out_1_bits_alu_src3_8               (_operand_collector_io_out_1_bits_alu_src3_8),
    .io_out_1_bits_alu_src3_9               (_operand_collector_io_out_1_bits_alu_src3_9),
    .io_out_1_bits_alu_src3_10
      (_operand_collector_io_out_1_bits_alu_src3_10),
    .io_out_1_bits_alu_src3_11
      (_operand_collector_io_out_1_bits_alu_src3_11),
    .io_out_1_bits_alu_src3_12
      (_operand_collector_io_out_1_bits_alu_src3_12),
    .io_out_1_bits_alu_src3_13
      (_operand_collector_io_out_1_bits_alu_src3_13),
    .io_out_1_bits_alu_src3_14
      (_operand_collector_io_out_1_bits_alu_src3_14),
    .io_out_1_bits_alu_src3_15
      (_operand_collector_io_out_1_bits_alu_src3_15),
    .io_out_1_bits_control_inst
      (_operand_collector_io_out_1_bits_control_inst),
    .io_out_1_bits_control_wid
      (_operand_collector_io_out_1_bits_control_wid),
    .io_out_1_bits_control_fp               (_operand_collector_io_out_1_bits_control_fp),
    .io_out_1_bits_control_branch
      (_operand_collector_io_out_1_bits_control_branch),
    .io_out_1_bits_control_simt_stack
      (_operand_collector_io_out_1_bits_control_simt_stack),
    .io_out_1_bits_control_simt_stack_op
      (_operand_collector_io_out_1_bits_control_simt_stack_op),
    .io_out_1_bits_control_barrier
      (_operand_collector_io_out_1_bits_control_barrier),
    .io_out_1_bits_control_csr
      (_operand_collector_io_out_1_bits_control_csr),
    .io_out_1_bits_control_reverse
      (_operand_collector_io_out_1_bits_control_reverse),
    .io_out_1_bits_control_sel_alu2
      (_operand_collector_io_out_1_bits_control_sel_alu2),
    .io_out_1_bits_control_sel_alu1
      (_operand_collector_io_out_1_bits_control_sel_alu1),
    .io_out_1_bits_control_isvec
      (_operand_collector_io_out_1_bits_control_isvec),
    .io_out_1_bits_control_sel_alu3
      (_operand_collector_io_out_1_bits_control_sel_alu3),
    .io_out_1_bits_control_mask
      (_operand_collector_io_out_1_bits_control_mask),
    .io_out_1_bits_control_sel_imm
      (_operand_collector_io_out_1_bits_control_sel_imm),
    .io_out_1_bits_control_mem_whb
      (_operand_collector_io_out_1_bits_control_mem_whb),
    .io_out_1_bits_control_mem_unsigned
      (_operand_collector_io_out_1_bits_control_mem_unsigned),
    .io_out_1_bits_control_alu_fn
      (_operand_collector_io_out_1_bits_control_alu_fn),
    .io_out_1_bits_control_force_rm_rtz
      (_operand_collector_io_out_1_bits_control_force_rm_rtz),
    .io_out_1_bits_control_is_vls12
      (_operand_collector_io_out_1_bits_control_is_vls12),
    .io_out_1_bits_control_mem
      (_operand_collector_io_out_1_bits_control_mem),
    .io_out_1_bits_control_mul
      (_operand_collector_io_out_1_bits_control_mul),
    .io_out_1_bits_control_tc               (_operand_collector_io_out_1_bits_control_tc),
    .io_out_1_bits_control_disable_mask
      (_operand_collector_io_out_1_bits_control_disable_mask),
    .io_out_1_bits_control_custom_signal_0
      (_operand_collector_io_out_1_bits_control_custom_signal_0),
    .io_out_1_bits_control_mem_cmd
      (_operand_collector_io_out_1_bits_control_mem_cmd),
    .io_out_1_bits_control_mop
      (_operand_collector_io_out_1_bits_control_mop),
    .io_out_1_bits_control_reg_idx1
      (_operand_collector_io_out_1_bits_control_reg_idx1),
    .io_out_1_bits_control_reg_idx2
      (_operand_collector_io_out_1_bits_control_reg_idx2),
    .io_out_1_bits_control_reg_idx3
      (_operand_collector_io_out_1_bits_control_reg_idx3),
    .io_out_1_bits_control_reg_idxw
      (_operand_collector_io_out_1_bits_control_reg_idxw),
    .io_out_1_bits_control_wvd
      (_operand_collector_io_out_1_bits_control_wvd),
    .io_out_1_bits_control_fence
      (_operand_collector_io_out_1_bits_control_fence),
    .io_out_1_bits_control_sfu
      (_operand_collector_io_out_1_bits_control_sfu),
    .io_out_1_bits_control_readmask
      (_operand_collector_io_out_1_bits_control_readmask),
    .io_out_1_bits_control_writemask
      (_operand_collector_io_out_1_bits_control_writemask),
    .io_out_1_bits_control_wxd
      (_operand_collector_io_out_1_bits_control_wxd),
    .io_out_1_bits_control_pc               (_operand_collector_io_out_1_bits_control_pc),
    .io_out_1_bits_control_imm_ext
      (_operand_collector_io_out_1_bits_control_imm_ext),
    .io_out_1_bits_control_spike_info_sm_id
      (_operand_collector_io_out_1_bits_control_spike_info_sm_id),
    .io_out_1_bits_control_spike_info_pc
      (_operand_collector_io_out_1_bits_control_spike_info_pc),
    .io_out_1_bits_control_spike_info_inst
      (_operand_collector_io_out_1_bits_control_spike_info_inst),
    .io_out_1_bits_control_atomic
      (_operand_collector_io_out_1_bits_control_atomic),
    .io_out_1_bits_control_aq               (_operand_collector_io_out_1_bits_control_aq),
    .io_out_1_bits_control_rl               (_operand_collector_io_out_1_bits_control_rl),
    .io_writeScalarCtrl_valid               (_wb_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeScalarCtrl_bits_wb_wxd_rd      (_wb_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeScalarCtrl_bits_wxd            (_wb_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeScalarCtrl_bits_reg_idxw       (_wb_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeScalarCtrl_bits_warp_id        (_wb_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_valid                  (_wb_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_0       (_wb_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_1       (_wb_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_2       (_wb_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_3       (_wb_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_4       (_wb_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_5       (_wb_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_6       (_wb_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_7       (_wb_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_8       (_wb_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_9       (_wb_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_10      (_wb_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_11      (_wb_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_12      (_wb_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_13      (_wb_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_14      (_wb_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wb_wvd_rd_15      (_wb_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_0        (_wb_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_1        (_wb_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_2        (_wb_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_3        (_wb_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_4        (_wb_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_5        (_wb_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_6        (_wb_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_7        (_wb_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_8        (_wb_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_9        (_wb_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_10       (_wb_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_11       (_wb_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_12       (_wb_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_13       (_wb_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_14       (_wb_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd_mask_15       (_wb_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_wvd               (_wb_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_reg_idxw          (_wb_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_writeVecCtrl_bits_warp_id           (_wb_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_sgpr_base_0                         (_csrfile_io_sgpr_base_0),	// ventus/src/pipeline/pipe.scala:117:21
    .io_sgpr_base_1                         (_csrfile_io_sgpr_base_1),	// ventus/src/pipeline/pipe.scala:117:21
    .io_sgpr_base_2                         (_csrfile_io_sgpr_base_2),	// ventus/src/pipeline/pipe.scala:117:21
    .io_sgpr_base_3                         (_csrfile_io_sgpr_base_3),	// ventus/src/pipeline/pipe.scala:117:21
    .io_sgpr_base_4                         (_csrfile_io_sgpr_base_4),	// ventus/src/pipeline/pipe.scala:117:21
    .io_sgpr_base_5                         (_csrfile_io_sgpr_base_5),	// ventus/src/pipeline/pipe.scala:117:21
    .io_sgpr_base_6                         (_csrfile_io_sgpr_base_6),	// ventus/src/pipeline/pipe.scala:117:21
    .io_sgpr_base_7                         (_csrfile_io_sgpr_base_7),	// ventus/src/pipeline/pipe.scala:117:21
    .io_vgpr_base_0                         (_csrfile_io_vgpr_base_0),	// ventus/src/pipeline/pipe.scala:117:21
    .io_vgpr_base_1                         (_csrfile_io_vgpr_base_1),	// ventus/src/pipeline/pipe.scala:117:21
    .io_vgpr_base_2                         (_csrfile_io_vgpr_base_2),	// ventus/src/pipeline/pipe.scala:117:21
    .io_vgpr_base_3                         (_csrfile_io_vgpr_base_3),	// ventus/src/pipeline/pipe.scala:117:21
    .io_vgpr_base_4                         (_csrfile_io_vgpr_base_4),	// ventus/src/pipeline/pipe.scala:117:21
    .io_vgpr_base_5                         (_csrfile_io_vgpr_base_5),	// ventus/src/pipeline/pipe.scala:117:21
    .io_vgpr_base_6                         (_csrfile_io_vgpr_base_6),	// ventus/src/pipeline/pipe.scala:117:21
    .io_vgpr_base_7                         (_csrfile_io_vgpr_base_7)	// ventus/src/pipeline/pipe.scala:117:21
  );
  Issue issueX (	// ventus/src/pipeline/pipe.scala:60:22
    .clock                                        (clock),
    .reset                                        (reset),
    .io_in_ready                                  (_issueX_io_in_ready),
    .io_in_valid                                  (_exe_dataX_io_deq_valid),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_0                             (_exe_dataX_io_deq_bits_in1_0),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_1                             (_exe_dataX_io_deq_bits_in1_1),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_2                             (_exe_dataX_io_deq_bits_in1_2),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_3                             (_exe_dataX_io_deq_bits_in1_3),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_4                             (_exe_dataX_io_deq_bits_in1_4),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_5                             (_exe_dataX_io_deq_bits_in1_5),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_6                             (_exe_dataX_io_deq_bits_in1_6),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_7                             (_exe_dataX_io_deq_bits_in1_7),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_8                             (_exe_dataX_io_deq_bits_in1_8),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_9                             (_exe_dataX_io_deq_bits_in1_9),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_10                            (_exe_dataX_io_deq_bits_in1_10),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_11                            (_exe_dataX_io_deq_bits_in1_11),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_12                            (_exe_dataX_io_deq_bits_in1_12),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_13                            (_exe_dataX_io_deq_bits_in1_13),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_14                            (_exe_dataX_io_deq_bits_in1_14),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in1_15                            (_exe_dataX_io_deq_bits_in1_15),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_0                             (_exe_dataX_io_deq_bits_in2_0),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_1                             (_exe_dataX_io_deq_bits_in2_1),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_2                             (_exe_dataX_io_deq_bits_in2_2),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_3                             (_exe_dataX_io_deq_bits_in2_3),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_4                             (_exe_dataX_io_deq_bits_in2_4),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_5                             (_exe_dataX_io_deq_bits_in2_5),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_6                             (_exe_dataX_io_deq_bits_in2_6),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_7                             (_exe_dataX_io_deq_bits_in2_7),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_8                             (_exe_dataX_io_deq_bits_in2_8),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_9                             (_exe_dataX_io_deq_bits_in2_9),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_10                            (_exe_dataX_io_deq_bits_in2_10),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_11                            (_exe_dataX_io_deq_bits_in2_11),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_12                            (_exe_dataX_io_deq_bits_in2_12),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_13                            (_exe_dataX_io_deq_bits_in2_13),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_14                            (_exe_dataX_io_deq_bits_in2_14),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in2_15                            (_exe_dataX_io_deq_bits_in2_15),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_0                             (_exe_dataX_io_deq_bits_in3_0),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_1                             (_exe_dataX_io_deq_bits_in3_1),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_2                             (_exe_dataX_io_deq_bits_in3_2),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_3                             (_exe_dataX_io_deq_bits_in3_3),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_4                             (_exe_dataX_io_deq_bits_in3_4),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_5                             (_exe_dataX_io_deq_bits_in3_5),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_6                             (_exe_dataX_io_deq_bits_in3_6),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_7                             (_exe_dataX_io_deq_bits_in3_7),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_8                             (_exe_dataX_io_deq_bits_in3_8),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_9                             (_exe_dataX_io_deq_bits_in3_9),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_10                            (_exe_dataX_io_deq_bits_in3_10),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_11                            (_exe_dataX_io_deq_bits_in3_11),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_12                            (_exe_dataX_io_deq_bits_in3_12),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_13                            (_exe_dataX_io_deq_bits_in3_13),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_14                            (_exe_dataX_io_deq_bits_in3_14),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_in3_15                            (_exe_dataX_io_deq_bits_in3_15),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_0                            (_exe_dataX_io_deq_bits_mask_0),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_1                            (_exe_dataX_io_deq_bits_mask_1),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_2                            (_exe_dataX_io_deq_bits_mask_2),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_3                            (_exe_dataX_io_deq_bits_mask_3),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_4                            (_exe_dataX_io_deq_bits_mask_4),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_5                            (_exe_dataX_io_deq_bits_mask_5),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_6                            (_exe_dataX_io_deq_bits_mask_6),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_7                            (_exe_dataX_io_deq_bits_mask_7),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_8                            (_exe_dataX_io_deq_bits_mask_8),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_9                            (_exe_dataX_io_deq_bits_mask_9),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_10                           (_exe_dataX_io_deq_bits_mask_10),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_11                           (_exe_dataX_io_deq_bits_mask_11),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_12                           (_exe_dataX_io_deq_bits_mask_12),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_13                           (_exe_dataX_io_deq_bits_mask_13),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_14                           (_exe_dataX_io_deq_bits_mask_14),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_mask_15                           (_exe_dataX_io_deq_bits_mask_15),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_inst                         (_exe_dataX_io_deq_bits_ctrl_inst),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_wid                          (_exe_dataX_io_deq_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_fp                           (_exe_dataX_io_deq_bits_ctrl_fp),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_branch                       (_exe_dataX_io_deq_bits_ctrl_branch),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_simt_stack
      (_exe_dataX_io_deq_bits_ctrl_simt_stack),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_simt_stack_op
      (_exe_dataX_io_deq_bits_ctrl_simt_stack_op),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_barrier                      (_exe_dataX_io_deq_bits_ctrl_barrier),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_csr                          (_exe_dataX_io_deq_bits_ctrl_csr),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_reverse                      (_exe_dataX_io_deq_bits_ctrl_reverse),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_sel_alu2                     (_exe_dataX_io_deq_bits_ctrl_sel_alu2),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_sel_alu1                     (_exe_dataX_io_deq_bits_ctrl_sel_alu1),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_isvec                        (_exe_dataX_io_deq_bits_ctrl_isvec),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_sel_alu3                     (_exe_dataX_io_deq_bits_ctrl_sel_alu3),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_mask                         (_exe_dataX_io_deq_bits_ctrl_mask),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_sel_imm                      (_exe_dataX_io_deq_bits_ctrl_sel_imm),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_mem_whb                      (_exe_dataX_io_deq_bits_ctrl_mem_whb),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_mem_unsigned
      (_exe_dataX_io_deq_bits_ctrl_mem_unsigned),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_alu_fn                       (_exe_dataX_io_deq_bits_ctrl_alu_fn),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_force_rm_rtz
      (_exe_dataX_io_deq_bits_ctrl_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_is_vls12                     (_exe_dataX_io_deq_bits_ctrl_is_vls12),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_mem                          (_exe_dataX_io_deq_bits_ctrl_mem),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_mul                          (_exe_dataX_io_deq_bits_ctrl_mul),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_tc                           (_exe_dataX_io_deq_bits_ctrl_tc),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_disable_mask
      (_exe_dataX_io_deq_bits_ctrl_disable_mask),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_custom_signal_0
      (_exe_dataX_io_deq_bits_ctrl_custom_signal_0),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_mem_cmd                      (_exe_dataX_io_deq_bits_ctrl_mem_cmd),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_mop                          (_exe_dataX_io_deq_bits_ctrl_mop),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_reg_idx1                     (_exe_dataX_io_deq_bits_ctrl_reg_idx1),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_reg_idx2                     (_exe_dataX_io_deq_bits_ctrl_reg_idx2),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_reg_idx3                     (_exe_dataX_io_deq_bits_ctrl_reg_idx3),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_reg_idxw                     (_exe_dataX_io_deq_bits_ctrl_reg_idxw),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_wvd                          (_exe_dataX_io_deq_bits_ctrl_wvd),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_fence                        (_exe_dataX_io_deq_bits_ctrl_fence),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_sfu                          (_exe_dataX_io_deq_bits_ctrl_sfu),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_readmask                     (_exe_dataX_io_deq_bits_ctrl_readmask),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_writemask                    (_exe_dataX_io_deq_bits_ctrl_writemask),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_wxd                          (_exe_dataX_io_deq_bits_ctrl_wxd),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_pc                           (_exe_dataX_io_deq_bits_ctrl_pc),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_imm_ext                      (_exe_dataX_io_deq_bits_ctrl_imm_ext),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_spike_info_sm_id
      (_exe_dataX_io_deq_bits_ctrl_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_spike_info_pc
      (_exe_dataX_io_deq_bits_ctrl_spike_info_pc),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_spike_info_inst
      (_exe_dataX_io_deq_bits_ctrl_spike_info_inst),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_atomic                       (_exe_dataX_io_deq_bits_ctrl_atomic),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_aq                           (_exe_dataX_io_deq_bits_ctrl_aq),	// ventus/src/pipeline/pipe.scala:101:23
    .io_in_bits_ctrl_rl                           (_exe_dataX_io_deq_bits_ctrl_rl),	// ventus/src/pipeline/pipe.scala:101:23
    .io_out_sALU_ready                            (_alu_io_in_ready),	// ventus/src/pipeline/pipe.scala:62:17
    .io_out_sALU_valid                            (_issueX_io_out_sALU_valid),
    .io_out_sALU_bits_in1                         (_issueX_io_out_sALU_bits_in1),
    .io_out_sALU_bits_in2                         (_issueX_io_out_sALU_bits_in2),
    .io_out_sALU_bits_in3                         (_issueX_io_out_sALU_bits_in3),
    .io_out_sALU_bits_ctrl_wid                    (_issueX_io_out_sALU_bits_ctrl_wid),
    .io_out_sALU_bits_ctrl_branch                 (_issueX_io_out_sALU_bits_ctrl_branch),
    .io_out_sALU_bits_ctrl_alu_fn                 (_issueX_io_out_sALU_bits_ctrl_alu_fn),
    .io_out_sALU_bits_ctrl_reg_idxw
      (_issueX_io_out_sALU_bits_ctrl_reg_idxw),
    .io_out_sALU_bits_ctrl_wxd                    (_issueX_io_out_sALU_bits_ctrl_wxd),
    .io_out_sALU_bits_ctrl_spike_info_sm_id
      (_issueX_io_out_sALU_bits_ctrl_spike_info_sm_id),
    .io_out_sALU_bits_ctrl_spike_info_pc
      (_issueX_io_out_sALU_bits_ctrl_spike_info_pc),
    .io_out_sALU_bits_ctrl_spike_info_inst
      (_issueX_io_out_sALU_bits_ctrl_spike_info_inst),
    .io_out_vALU_ready                            (1'h0),	// ventus/src/pipeline/pipe.scala:57:20
    .io_out_vALU_valid                            (/* unused */),
    .io_out_vALU_bits_in1_0                       (/* unused */),
    .io_out_vALU_bits_in1_1                       (/* unused */),
    .io_out_vALU_bits_in1_2                       (/* unused */),
    .io_out_vALU_bits_in1_3                       (/* unused */),
    .io_out_vALU_bits_in1_4                       (/* unused */),
    .io_out_vALU_bits_in1_5                       (/* unused */),
    .io_out_vALU_bits_in1_6                       (/* unused */),
    .io_out_vALU_bits_in1_7                       (/* unused */),
    .io_out_vALU_bits_in1_8                       (/* unused */),
    .io_out_vALU_bits_in1_9                       (/* unused */),
    .io_out_vALU_bits_in1_10                      (/* unused */),
    .io_out_vALU_bits_in1_11                      (/* unused */),
    .io_out_vALU_bits_in1_12                      (/* unused */),
    .io_out_vALU_bits_in1_13                      (/* unused */),
    .io_out_vALU_bits_in1_14                      (/* unused */),
    .io_out_vALU_bits_in1_15                      (/* unused */),
    .io_out_vALU_bits_in2_0                       (/* unused */),
    .io_out_vALU_bits_in2_1                       (/* unused */),
    .io_out_vALU_bits_in2_2                       (/* unused */),
    .io_out_vALU_bits_in2_3                       (/* unused */),
    .io_out_vALU_bits_in2_4                       (/* unused */),
    .io_out_vALU_bits_in2_5                       (/* unused */),
    .io_out_vALU_bits_in2_6                       (/* unused */),
    .io_out_vALU_bits_in2_7                       (/* unused */),
    .io_out_vALU_bits_in2_8                       (/* unused */),
    .io_out_vALU_bits_in2_9                       (/* unused */),
    .io_out_vALU_bits_in2_10                      (/* unused */),
    .io_out_vALU_bits_in2_11                      (/* unused */),
    .io_out_vALU_bits_in2_12                      (/* unused */),
    .io_out_vALU_bits_in2_13                      (/* unused */),
    .io_out_vALU_bits_in2_14                      (/* unused */),
    .io_out_vALU_bits_in2_15                      (/* unused */),
    .io_out_vALU_bits_mask_0                      (/* unused */),
    .io_out_vALU_bits_mask_1                      (/* unused */),
    .io_out_vALU_bits_mask_2                      (/* unused */),
    .io_out_vALU_bits_mask_3                      (/* unused */),
    .io_out_vALU_bits_mask_4                      (/* unused */),
    .io_out_vALU_bits_mask_5                      (/* unused */),
    .io_out_vALU_bits_mask_6                      (/* unused */),
    .io_out_vALU_bits_mask_7                      (/* unused */),
    .io_out_vALU_bits_mask_8                      (/* unused */),
    .io_out_vALU_bits_mask_9                      (/* unused */),
    .io_out_vALU_bits_mask_10                     (/* unused */),
    .io_out_vALU_bits_mask_11                     (/* unused */),
    .io_out_vALU_bits_mask_12                     (/* unused */),
    .io_out_vALU_bits_mask_13                     (/* unused */),
    .io_out_vALU_bits_mask_14                     (/* unused */),
    .io_out_vALU_bits_mask_15                     (/* unused */),
    .io_out_vALU_bits_ctrl_wid                    (/* unused */),
    .io_out_vALU_bits_ctrl_simt_stack             (/* unused */),
    .io_out_vALU_bits_ctrl_reverse                (/* unused */),
    .io_out_vALU_bits_ctrl_alu_fn                 (/* unused */),
    .io_out_vALU_bits_ctrl_reg_idxw               (/* unused */),
    .io_out_vALU_bits_ctrl_wvd                    (/* unused */),
    .io_out_vALU_bits_ctrl_readmask               (/* unused */),
    .io_out_vALU_bits_ctrl_writemask              (/* unused */),
    .io_out_vALU_bits_ctrl_spike_info_sm_id       (/* unused */),
    .io_out_vALU_bits_ctrl_spike_info_pc          (/* unused */),
    .io_out_vALU_bits_ctrl_spike_info_inst        (/* unused */),
    .io_out_vFPU_ready                            (1'h0),	// ventus/src/pipeline/pipe.scala:57:20
    .io_out_vFPU_valid                            (/* unused */),
    .io_out_vFPU_bits_in1_0                       (/* unused */),
    .io_out_vFPU_bits_in1_1                       (/* unused */),
    .io_out_vFPU_bits_in1_2                       (/* unused */),
    .io_out_vFPU_bits_in1_3                       (/* unused */),
    .io_out_vFPU_bits_in1_4                       (/* unused */),
    .io_out_vFPU_bits_in1_5                       (/* unused */),
    .io_out_vFPU_bits_in1_6                       (/* unused */),
    .io_out_vFPU_bits_in1_7                       (/* unused */),
    .io_out_vFPU_bits_in1_8                       (/* unused */),
    .io_out_vFPU_bits_in1_9                       (/* unused */),
    .io_out_vFPU_bits_in1_10                      (/* unused */),
    .io_out_vFPU_bits_in1_11                      (/* unused */),
    .io_out_vFPU_bits_in1_12                      (/* unused */),
    .io_out_vFPU_bits_in1_13                      (/* unused */),
    .io_out_vFPU_bits_in1_14                      (/* unused */),
    .io_out_vFPU_bits_in1_15                      (/* unused */),
    .io_out_vFPU_bits_in2_0                       (/* unused */),
    .io_out_vFPU_bits_in2_1                       (/* unused */),
    .io_out_vFPU_bits_in2_2                       (/* unused */),
    .io_out_vFPU_bits_in2_3                       (/* unused */),
    .io_out_vFPU_bits_in2_4                       (/* unused */),
    .io_out_vFPU_bits_in2_5                       (/* unused */),
    .io_out_vFPU_bits_in2_6                       (/* unused */),
    .io_out_vFPU_bits_in2_7                       (/* unused */),
    .io_out_vFPU_bits_in2_8                       (/* unused */),
    .io_out_vFPU_bits_in2_9                       (/* unused */),
    .io_out_vFPU_bits_in2_10                      (/* unused */),
    .io_out_vFPU_bits_in2_11                      (/* unused */),
    .io_out_vFPU_bits_in2_12                      (/* unused */),
    .io_out_vFPU_bits_in2_13                      (/* unused */),
    .io_out_vFPU_bits_in2_14                      (/* unused */),
    .io_out_vFPU_bits_in2_15                      (/* unused */),
    .io_out_vFPU_bits_in3_0                       (/* unused */),
    .io_out_vFPU_bits_in3_1                       (/* unused */),
    .io_out_vFPU_bits_in3_2                       (/* unused */),
    .io_out_vFPU_bits_in3_3                       (/* unused */),
    .io_out_vFPU_bits_in3_4                       (/* unused */),
    .io_out_vFPU_bits_in3_5                       (/* unused */),
    .io_out_vFPU_bits_in3_6                       (/* unused */),
    .io_out_vFPU_bits_in3_7                       (/* unused */),
    .io_out_vFPU_bits_in3_8                       (/* unused */),
    .io_out_vFPU_bits_in3_9                       (/* unused */),
    .io_out_vFPU_bits_in3_10                      (/* unused */),
    .io_out_vFPU_bits_in3_11                      (/* unused */),
    .io_out_vFPU_bits_in3_12                      (/* unused */),
    .io_out_vFPU_bits_in3_13                      (/* unused */),
    .io_out_vFPU_bits_in3_14                      (/* unused */),
    .io_out_vFPU_bits_in3_15                      (/* unused */),
    .io_out_vFPU_bits_mask_0                      (/* unused */),
    .io_out_vFPU_bits_mask_1                      (/* unused */),
    .io_out_vFPU_bits_mask_2                      (/* unused */),
    .io_out_vFPU_bits_mask_3                      (/* unused */),
    .io_out_vFPU_bits_mask_4                      (/* unused */),
    .io_out_vFPU_bits_mask_5                      (/* unused */),
    .io_out_vFPU_bits_mask_6                      (/* unused */),
    .io_out_vFPU_bits_mask_7                      (/* unused */),
    .io_out_vFPU_bits_mask_8                      (/* unused */),
    .io_out_vFPU_bits_mask_9                      (/* unused */),
    .io_out_vFPU_bits_mask_10                     (/* unused */),
    .io_out_vFPU_bits_mask_11                     (/* unused */),
    .io_out_vFPU_bits_mask_12                     (/* unused */),
    .io_out_vFPU_bits_mask_13                     (/* unused */),
    .io_out_vFPU_bits_mask_14                     (/* unused */),
    .io_out_vFPU_bits_mask_15                     (/* unused */),
    .io_out_vFPU_bits_ctrl_wid                    (/* unused */),
    .io_out_vFPU_bits_ctrl_reverse                (/* unused */),
    .io_out_vFPU_bits_ctrl_alu_fn                 (/* unused */),
    .io_out_vFPU_bits_ctrl_force_rm_rtz           (/* unused */),
    .io_out_vFPU_bits_ctrl_reg_idxw               (/* unused */),
    .io_out_vFPU_bits_ctrl_wvd                    (/* unused */),
    .io_out_vFPU_bits_ctrl_wxd                    (/* unused */),
    .io_out_vFPU_bits_ctrl_spike_info_sm_id       (/* unused */),
    .io_out_vFPU_bits_ctrl_spike_info_pc          (/* unused */),
    .io_out_vFPU_bits_ctrl_spike_info_inst        (/* unused */),
    .io_out_LSU_ready                             (1'h0),	// ventus/src/pipeline/pipe.scala:57:20
    .io_out_LSU_valid                             (/* unused */),
    .io_out_LSU_bits_in1_0                        (/* unused */),
    .io_out_LSU_bits_in1_1                        (/* unused */),
    .io_out_LSU_bits_in1_2                        (/* unused */),
    .io_out_LSU_bits_in1_3                        (/* unused */),
    .io_out_LSU_bits_in1_4                        (/* unused */),
    .io_out_LSU_bits_in1_5                        (/* unused */),
    .io_out_LSU_bits_in1_6                        (/* unused */),
    .io_out_LSU_bits_in1_7                        (/* unused */),
    .io_out_LSU_bits_in1_8                        (/* unused */),
    .io_out_LSU_bits_in1_9                        (/* unused */),
    .io_out_LSU_bits_in1_10                       (/* unused */),
    .io_out_LSU_bits_in1_11                       (/* unused */),
    .io_out_LSU_bits_in1_12                       (/* unused */),
    .io_out_LSU_bits_in1_13                       (/* unused */),
    .io_out_LSU_bits_in1_14                       (/* unused */),
    .io_out_LSU_bits_in1_15                       (/* unused */),
    .io_out_LSU_bits_in2_0                        (/* unused */),
    .io_out_LSU_bits_in2_1                        (/* unused */),
    .io_out_LSU_bits_in2_2                        (/* unused */),
    .io_out_LSU_bits_in2_3                        (/* unused */),
    .io_out_LSU_bits_in2_4                        (/* unused */),
    .io_out_LSU_bits_in2_5                        (/* unused */),
    .io_out_LSU_bits_in2_6                        (/* unused */),
    .io_out_LSU_bits_in2_7                        (/* unused */),
    .io_out_LSU_bits_in2_8                        (/* unused */),
    .io_out_LSU_bits_in2_9                        (/* unused */),
    .io_out_LSU_bits_in2_10                       (/* unused */),
    .io_out_LSU_bits_in2_11                       (/* unused */),
    .io_out_LSU_bits_in2_12                       (/* unused */),
    .io_out_LSU_bits_in2_13                       (/* unused */),
    .io_out_LSU_bits_in2_14                       (/* unused */),
    .io_out_LSU_bits_in2_15                       (/* unused */),
    .io_out_LSU_bits_in3_0                        (/* unused */),
    .io_out_LSU_bits_in3_1                        (/* unused */),
    .io_out_LSU_bits_in3_2                        (/* unused */),
    .io_out_LSU_bits_in3_3                        (/* unused */),
    .io_out_LSU_bits_in3_4                        (/* unused */),
    .io_out_LSU_bits_in3_5                        (/* unused */),
    .io_out_LSU_bits_in3_6                        (/* unused */),
    .io_out_LSU_bits_in3_7                        (/* unused */),
    .io_out_LSU_bits_in3_8                        (/* unused */),
    .io_out_LSU_bits_in3_9                        (/* unused */),
    .io_out_LSU_bits_in3_10                       (/* unused */),
    .io_out_LSU_bits_in3_11                       (/* unused */),
    .io_out_LSU_bits_in3_12                       (/* unused */),
    .io_out_LSU_bits_in3_13                       (/* unused */),
    .io_out_LSU_bits_in3_14                       (/* unused */),
    .io_out_LSU_bits_in3_15                       (/* unused */),
    .io_out_LSU_bits_mask_0                       (/* unused */),
    .io_out_LSU_bits_mask_1                       (/* unused */),
    .io_out_LSU_bits_mask_2                       (/* unused */),
    .io_out_LSU_bits_mask_3                       (/* unused */),
    .io_out_LSU_bits_mask_4                       (/* unused */),
    .io_out_LSU_bits_mask_5                       (/* unused */),
    .io_out_LSU_bits_mask_6                       (/* unused */),
    .io_out_LSU_bits_mask_7                       (/* unused */),
    .io_out_LSU_bits_mask_8                       (/* unused */),
    .io_out_LSU_bits_mask_9                       (/* unused */),
    .io_out_LSU_bits_mask_10                      (/* unused */),
    .io_out_LSU_bits_mask_11                      (/* unused */),
    .io_out_LSU_bits_mask_12                      (/* unused */),
    .io_out_LSU_bits_mask_13                      (/* unused */),
    .io_out_LSU_bits_mask_14                      (/* unused */),
    .io_out_LSU_bits_mask_15                      (/* unused */),
    .io_out_LSU_bits_ctrl_inst                    (/* unused */),
    .io_out_LSU_bits_ctrl_wid                     (/* unused */),
    .io_out_LSU_bits_ctrl_fp                      (/* unused */),
    .io_out_LSU_bits_ctrl_branch                  (/* unused */),
    .io_out_LSU_bits_ctrl_simt_stack              (/* unused */),
    .io_out_LSU_bits_ctrl_simt_stack_op           (/* unused */),
    .io_out_LSU_bits_ctrl_barrier                 (/* unused */),
    .io_out_LSU_bits_ctrl_csr                     (/* unused */),
    .io_out_LSU_bits_ctrl_reverse                 (/* unused */),
    .io_out_LSU_bits_ctrl_sel_alu2                (/* unused */),
    .io_out_LSU_bits_ctrl_sel_alu1                (/* unused */),
    .io_out_LSU_bits_ctrl_isvec                   (/* unused */),
    .io_out_LSU_bits_ctrl_sel_alu3                (/* unused */),
    .io_out_LSU_bits_ctrl_mask                    (/* unused */),
    .io_out_LSU_bits_ctrl_sel_imm                 (/* unused */),
    .io_out_LSU_bits_ctrl_mem_whb                 (/* unused */),
    .io_out_LSU_bits_ctrl_mem_unsigned            (/* unused */),
    .io_out_LSU_bits_ctrl_alu_fn                  (/* unused */),
    .io_out_LSU_bits_ctrl_force_rm_rtz            (/* unused */),
    .io_out_LSU_bits_ctrl_is_vls12                (/* unused */),
    .io_out_LSU_bits_ctrl_mem                     (/* unused */),
    .io_out_LSU_bits_ctrl_mul                     (/* unused */),
    .io_out_LSU_bits_ctrl_tc                      (/* unused */),
    .io_out_LSU_bits_ctrl_disable_mask            (/* unused */),
    .io_out_LSU_bits_ctrl_custom_signal_0         (/* unused */),
    .io_out_LSU_bits_ctrl_mem_cmd                 (/* unused */),
    .io_out_LSU_bits_ctrl_mop                     (/* unused */),
    .io_out_LSU_bits_ctrl_reg_idx1                (/* unused */),
    .io_out_LSU_bits_ctrl_reg_idx2                (/* unused */),
    .io_out_LSU_bits_ctrl_reg_idx3                (/* unused */),
    .io_out_LSU_bits_ctrl_reg_idxw                (/* unused */),
    .io_out_LSU_bits_ctrl_wvd                     (/* unused */),
    .io_out_LSU_bits_ctrl_fence                   (/* unused */),
    .io_out_LSU_bits_ctrl_sfu                     (/* unused */),
    .io_out_LSU_bits_ctrl_readmask                (/* unused */),
    .io_out_LSU_bits_ctrl_writemask               (/* unused */),
    .io_out_LSU_bits_ctrl_wxd                     (/* unused */),
    .io_out_LSU_bits_ctrl_pc                      (/* unused */),
    .io_out_LSU_bits_ctrl_imm_ext                 (/* unused */),
    .io_out_LSU_bits_ctrl_spike_info_sm_id        (/* unused */),
    .io_out_LSU_bits_ctrl_spike_info_pc           (/* unused */),
    .io_out_LSU_bits_ctrl_spike_info_inst         (/* unused */),
    .io_out_LSU_bits_ctrl_atomic                  (/* unused */),
    .io_out_LSU_bits_ctrl_aq                      (/* unused */),
    .io_out_LSU_bits_ctrl_rl                      (/* unused */),
    .io_out_SFU_ready                             (1'h0),	// ventus/src/pipeline/pipe.scala:57:20
    .io_out_SFU_valid                             (/* unused */),
    .io_out_SFU_bits_in1_0                        (/* unused */),
    .io_out_SFU_bits_in1_1                        (/* unused */),
    .io_out_SFU_bits_in1_2                        (/* unused */),
    .io_out_SFU_bits_in1_3                        (/* unused */),
    .io_out_SFU_bits_in1_4                        (/* unused */),
    .io_out_SFU_bits_in1_5                        (/* unused */),
    .io_out_SFU_bits_in1_6                        (/* unused */),
    .io_out_SFU_bits_in1_7                        (/* unused */),
    .io_out_SFU_bits_in1_8                        (/* unused */),
    .io_out_SFU_bits_in1_9                        (/* unused */),
    .io_out_SFU_bits_in1_10                       (/* unused */),
    .io_out_SFU_bits_in1_11                       (/* unused */),
    .io_out_SFU_bits_in1_12                       (/* unused */),
    .io_out_SFU_bits_in1_13                       (/* unused */),
    .io_out_SFU_bits_in1_14                       (/* unused */),
    .io_out_SFU_bits_in1_15                       (/* unused */),
    .io_out_SFU_bits_in2_0                        (/* unused */),
    .io_out_SFU_bits_in2_1                        (/* unused */),
    .io_out_SFU_bits_in2_2                        (/* unused */),
    .io_out_SFU_bits_in2_3                        (/* unused */),
    .io_out_SFU_bits_in2_4                        (/* unused */),
    .io_out_SFU_bits_in2_5                        (/* unused */),
    .io_out_SFU_bits_in2_6                        (/* unused */),
    .io_out_SFU_bits_in2_7                        (/* unused */),
    .io_out_SFU_bits_in2_8                        (/* unused */),
    .io_out_SFU_bits_in2_9                        (/* unused */),
    .io_out_SFU_bits_in2_10                       (/* unused */),
    .io_out_SFU_bits_in2_11                       (/* unused */),
    .io_out_SFU_bits_in2_12                       (/* unused */),
    .io_out_SFU_bits_in2_13                       (/* unused */),
    .io_out_SFU_bits_in2_14                       (/* unused */),
    .io_out_SFU_bits_in2_15                       (/* unused */),
    .io_out_SFU_bits_in3_0                        (/* unused */),
    .io_out_SFU_bits_in3_1                        (/* unused */),
    .io_out_SFU_bits_in3_2                        (/* unused */),
    .io_out_SFU_bits_in3_3                        (/* unused */),
    .io_out_SFU_bits_in3_4                        (/* unused */),
    .io_out_SFU_bits_in3_5                        (/* unused */),
    .io_out_SFU_bits_in3_6                        (/* unused */),
    .io_out_SFU_bits_in3_7                        (/* unused */),
    .io_out_SFU_bits_in3_8                        (/* unused */),
    .io_out_SFU_bits_in3_9                        (/* unused */),
    .io_out_SFU_bits_in3_10                       (/* unused */),
    .io_out_SFU_bits_in3_11                       (/* unused */),
    .io_out_SFU_bits_in3_12                       (/* unused */),
    .io_out_SFU_bits_in3_13                       (/* unused */),
    .io_out_SFU_bits_in3_14                       (/* unused */),
    .io_out_SFU_bits_in3_15                       (/* unused */),
    .io_out_SFU_bits_mask_0                       (/* unused */),
    .io_out_SFU_bits_mask_1                       (/* unused */),
    .io_out_SFU_bits_mask_2                       (/* unused */),
    .io_out_SFU_bits_mask_3                       (/* unused */),
    .io_out_SFU_bits_mask_4                       (/* unused */),
    .io_out_SFU_bits_mask_5                       (/* unused */),
    .io_out_SFU_bits_mask_6                       (/* unused */),
    .io_out_SFU_bits_mask_7                       (/* unused */),
    .io_out_SFU_bits_mask_8                       (/* unused */),
    .io_out_SFU_bits_mask_9                       (/* unused */),
    .io_out_SFU_bits_mask_10                      (/* unused */),
    .io_out_SFU_bits_mask_11                      (/* unused */),
    .io_out_SFU_bits_mask_12                      (/* unused */),
    .io_out_SFU_bits_mask_13                      (/* unused */),
    .io_out_SFU_bits_mask_14                      (/* unused */),
    .io_out_SFU_bits_mask_15                      (/* unused */),
    .io_out_SFU_bits_ctrl_inst                    (/* unused */),
    .io_out_SFU_bits_ctrl_wid                     (/* unused */),
    .io_out_SFU_bits_ctrl_fp                      (/* unused */),
    .io_out_SFU_bits_ctrl_branch                  (/* unused */),
    .io_out_SFU_bits_ctrl_simt_stack              (/* unused */),
    .io_out_SFU_bits_ctrl_simt_stack_op           (/* unused */),
    .io_out_SFU_bits_ctrl_barrier                 (/* unused */),
    .io_out_SFU_bits_ctrl_csr                     (/* unused */),
    .io_out_SFU_bits_ctrl_reverse                 (/* unused */),
    .io_out_SFU_bits_ctrl_sel_alu2                (/* unused */),
    .io_out_SFU_bits_ctrl_sel_alu1                (/* unused */),
    .io_out_SFU_bits_ctrl_isvec                   (/* unused */),
    .io_out_SFU_bits_ctrl_sel_alu3                (/* unused */),
    .io_out_SFU_bits_ctrl_mask                    (/* unused */),
    .io_out_SFU_bits_ctrl_sel_imm                 (/* unused */),
    .io_out_SFU_bits_ctrl_mem_whb                 (/* unused */),
    .io_out_SFU_bits_ctrl_mem_unsigned            (/* unused */),
    .io_out_SFU_bits_ctrl_alu_fn                  (/* unused */),
    .io_out_SFU_bits_ctrl_force_rm_rtz            (/* unused */),
    .io_out_SFU_bits_ctrl_is_vls12                (/* unused */),
    .io_out_SFU_bits_ctrl_mem                     (/* unused */),
    .io_out_SFU_bits_ctrl_mul                     (/* unused */),
    .io_out_SFU_bits_ctrl_tc                      (/* unused */),
    .io_out_SFU_bits_ctrl_disable_mask            (/* unused */),
    .io_out_SFU_bits_ctrl_custom_signal_0         (/* unused */),
    .io_out_SFU_bits_ctrl_mem_cmd                 (/* unused */),
    .io_out_SFU_bits_ctrl_mop                     (/* unused */),
    .io_out_SFU_bits_ctrl_reg_idx1                (/* unused */),
    .io_out_SFU_bits_ctrl_reg_idx2                (/* unused */),
    .io_out_SFU_bits_ctrl_reg_idx3                (/* unused */),
    .io_out_SFU_bits_ctrl_reg_idxw                (/* unused */),
    .io_out_SFU_bits_ctrl_wvd                     (/* unused */),
    .io_out_SFU_bits_ctrl_fence                   (/* unused */),
    .io_out_SFU_bits_ctrl_sfu                     (/* unused */),
    .io_out_SFU_bits_ctrl_readmask                (/* unused */),
    .io_out_SFU_bits_ctrl_writemask               (/* unused */),
    .io_out_SFU_bits_ctrl_wxd                     (/* unused */),
    .io_out_SFU_bits_ctrl_pc                      (/* unused */),
    .io_out_SFU_bits_ctrl_imm_ext                 (/* unused */),
    .io_out_SFU_bits_ctrl_spike_info_sm_id        (/* unused */),
    .io_out_SFU_bits_ctrl_spike_info_pc           (/* unused */),
    .io_out_SFU_bits_ctrl_spike_info_inst         (/* unused */),
    .io_out_SFU_bits_ctrl_atomic                  (/* unused */),
    .io_out_SFU_bits_ctrl_aq                      (/* unused */),
    .io_out_SFU_bits_ctrl_rl                      (/* unused */),
    .io_out_SIMT_ready                            (1'h0),	// ventus/src/pipeline/pipe.scala:57:20
    .io_out_SIMT_valid                            (/* unused */),
    .io_out_SIMT_bits_opcode                      (/* unused */),
    .io_out_SIMT_bits_wid                         (/* unused */),
    .io_out_SIMT_bits_PC_branch                   (/* unused */),
    .io_out_SIMT_bits_PC_execute                  (/* unused */),
    .io_out_SIMT_bits_mask_init                   (/* unused */),
    .io_out_SIMT_bits_spike_info_sm_id            (/* unused */),
    .io_out_SIMT_bits_spike_info_pc               (/* unused */),
    .io_out_SIMT_bits_spike_info_inst             (/* unused */),
    .io_out_warpscheduler_ready                   (_warp_sche_io_warp_control_ready),	// ventus/src/pipeline/pipe.scala:54:23
    .io_out_warpscheduler_valid                   (_issueX_io_out_warpscheduler_valid),
    .io_out_warpscheduler_bits_ctrl_wid
      (_issueX_io_out_warpscheduler_bits_ctrl_wid),
    .io_out_warpscheduler_bits_ctrl_simt_stack_op
      (_issueX_io_out_warpscheduler_bits_ctrl_simt_stack_op),
    .io_out_CSR_ready                             (_csrfile_io_in_ready),	// ventus/src/pipeline/pipe.scala:117:21
    .io_out_CSR_valid                             (_issueX_io_out_CSR_valid),
    .io_out_CSR_bits_ctrl_inst                    (_issueX_io_out_CSR_bits_ctrl_inst),
    .io_out_CSR_bits_ctrl_wid                     (_issueX_io_out_CSR_bits_ctrl_wid),
    .io_out_CSR_bits_ctrl_csr                     (_issueX_io_out_CSR_bits_ctrl_csr),
    .io_out_CSR_bits_ctrl_isvec                   (_issueX_io_out_CSR_bits_ctrl_isvec),
    .io_out_CSR_bits_ctrl_custom_signal_0
      (_issueX_io_out_CSR_bits_ctrl_custom_signal_0),
    .io_out_CSR_bits_ctrl_reg_idxw                (_issueX_io_out_CSR_bits_ctrl_reg_idxw),
    .io_out_CSR_bits_ctrl_wxd                     (_issueX_io_out_CSR_bits_ctrl_wxd),
    .io_out_CSR_bits_ctrl_pc                      (_issueX_io_out_CSR_bits_ctrl_pc),
    .io_out_CSR_bits_ctrl_spike_info_sm_id
      (_issueX_io_out_CSR_bits_ctrl_spike_info_sm_id),
    .io_out_CSR_bits_ctrl_spike_info_pc
      (_issueX_io_out_CSR_bits_ctrl_spike_info_pc),
    .io_out_CSR_bits_ctrl_spike_info_inst
      (_issueX_io_out_CSR_bits_ctrl_spike_info_inst),
    .io_out_CSR_bits_in1                          (_issueX_io_out_CSR_bits_in1),
    .io_out_MUL_ready                             (1'h0),	// ventus/src/pipeline/pipe.scala:57:20
    .io_out_MUL_valid                             (/* unused */),
    .io_out_MUL_bits_in1_0                        (/* unused */),
    .io_out_MUL_bits_in1_1                        (/* unused */),
    .io_out_MUL_bits_in1_2                        (/* unused */),
    .io_out_MUL_bits_in1_3                        (/* unused */),
    .io_out_MUL_bits_in1_4                        (/* unused */),
    .io_out_MUL_bits_in1_5                        (/* unused */),
    .io_out_MUL_bits_in1_6                        (/* unused */),
    .io_out_MUL_bits_in1_7                        (/* unused */),
    .io_out_MUL_bits_in1_8                        (/* unused */),
    .io_out_MUL_bits_in1_9                        (/* unused */),
    .io_out_MUL_bits_in1_10                       (/* unused */),
    .io_out_MUL_bits_in1_11                       (/* unused */),
    .io_out_MUL_bits_in1_12                       (/* unused */),
    .io_out_MUL_bits_in1_13                       (/* unused */),
    .io_out_MUL_bits_in1_14                       (/* unused */),
    .io_out_MUL_bits_in1_15                       (/* unused */),
    .io_out_MUL_bits_in2_0                        (/* unused */),
    .io_out_MUL_bits_in2_1                        (/* unused */),
    .io_out_MUL_bits_in2_2                        (/* unused */),
    .io_out_MUL_bits_in2_3                        (/* unused */),
    .io_out_MUL_bits_in2_4                        (/* unused */),
    .io_out_MUL_bits_in2_5                        (/* unused */),
    .io_out_MUL_bits_in2_6                        (/* unused */),
    .io_out_MUL_bits_in2_7                        (/* unused */),
    .io_out_MUL_bits_in2_8                        (/* unused */),
    .io_out_MUL_bits_in2_9                        (/* unused */),
    .io_out_MUL_bits_in2_10                       (/* unused */),
    .io_out_MUL_bits_in2_11                       (/* unused */),
    .io_out_MUL_bits_in2_12                       (/* unused */),
    .io_out_MUL_bits_in2_13                       (/* unused */),
    .io_out_MUL_bits_in2_14                       (/* unused */),
    .io_out_MUL_bits_in2_15                       (/* unused */),
    .io_out_MUL_bits_in3_0                        (/* unused */),
    .io_out_MUL_bits_in3_1                        (/* unused */),
    .io_out_MUL_bits_in3_2                        (/* unused */),
    .io_out_MUL_bits_in3_3                        (/* unused */),
    .io_out_MUL_bits_in3_4                        (/* unused */),
    .io_out_MUL_bits_in3_5                        (/* unused */),
    .io_out_MUL_bits_in3_6                        (/* unused */),
    .io_out_MUL_bits_in3_7                        (/* unused */),
    .io_out_MUL_bits_in3_8                        (/* unused */),
    .io_out_MUL_bits_in3_9                        (/* unused */),
    .io_out_MUL_bits_in3_10                       (/* unused */),
    .io_out_MUL_bits_in3_11                       (/* unused */),
    .io_out_MUL_bits_in3_12                       (/* unused */),
    .io_out_MUL_bits_in3_13                       (/* unused */),
    .io_out_MUL_bits_in3_14                       (/* unused */),
    .io_out_MUL_bits_in3_15                       (/* unused */),
    .io_out_MUL_bits_mask_0                       (/* unused */),
    .io_out_MUL_bits_mask_1                       (/* unused */),
    .io_out_MUL_bits_mask_2                       (/* unused */),
    .io_out_MUL_bits_mask_3                       (/* unused */),
    .io_out_MUL_bits_mask_4                       (/* unused */),
    .io_out_MUL_bits_mask_5                       (/* unused */),
    .io_out_MUL_bits_mask_6                       (/* unused */),
    .io_out_MUL_bits_mask_7                       (/* unused */),
    .io_out_MUL_bits_mask_8                       (/* unused */),
    .io_out_MUL_bits_mask_9                       (/* unused */),
    .io_out_MUL_bits_mask_10                      (/* unused */),
    .io_out_MUL_bits_mask_11                      (/* unused */),
    .io_out_MUL_bits_mask_12                      (/* unused */),
    .io_out_MUL_bits_mask_13                      (/* unused */),
    .io_out_MUL_bits_mask_14                      (/* unused */),
    .io_out_MUL_bits_mask_15                      (/* unused */),
    .io_out_MUL_bits_ctrl_wid                     (/* unused */),
    .io_out_MUL_bits_ctrl_reverse                 (/* unused */),
    .io_out_MUL_bits_ctrl_alu_fn                  (/* unused */),
    .io_out_MUL_bits_ctrl_reg_idxw                (/* unused */),
    .io_out_MUL_bits_ctrl_wvd                     (/* unused */),
    .io_out_MUL_bits_ctrl_wxd                     (/* unused */),
    .io_out_MUL_bits_ctrl_spike_info_sm_id        (/* unused */),
    .io_out_MUL_bits_ctrl_spike_info_pc           (/* unused */),
    .io_out_MUL_bits_ctrl_spike_info_inst         (/* unused */),
    .io_out_TC_ready                              (1'h0),	// ventus/src/pipeline/pipe.scala:57:20
    .io_out_TC_valid                              (/* unused */),
    .io_out_TC_bits_in1_0                         (/* unused */),
    .io_out_TC_bits_in1_1                         (/* unused */),
    .io_out_TC_bits_in1_2                         (/* unused */),
    .io_out_TC_bits_in1_3                         (/* unused */),
    .io_out_TC_bits_in2_0                         (/* unused */),
    .io_out_TC_bits_in2_1                         (/* unused */),
    .io_out_TC_bits_in2_2                         (/* unused */),
    .io_out_TC_bits_in2_3                         (/* unused */),
    .io_out_TC_bits_in3_0                         (/* unused */),
    .io_out_TC_bits_in3_1                         (/* unused */),
    .io_out_TC_bits_in3_2                         (/* unused */),
    .io_out_TC_bits_in3_3                         (/* unused */),
    .io_out_TC_bits_ctrl_wid                      (/* unused */),
    .io_out_TC_bits_ctrl_reg_idxw                 (/* unused */),
    .io_out_TC_bits_ctrl_spike_info_sm_id         (/* unused */),
    .io_out_TC_bits_ctrl_spike_info_pc            (/* unused */),
    .io_out_TC_bits_ctrl_spike_info_inst          (/* unused */)
  );
  Issue issueV (	// ventus/src/pipeline/pipe.scala:61:22
    .clock                                        (clock),
    .reset                                        (reset),
    .io_in_ready                                  (_issueV_io_in_ready),
    .io_in_valid                                  (_exe_dataV_io_deq_valid),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_0                             (_exe_dataV_io_deq_bits_in1_0),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_1                             (_exe_dataV_io_deq_bits_in1_1),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_2                             (_exe_dataV_io_deq_bits_in1_2),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_3                             (_exe_dataV_io_deq_bits_in1_3),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_4                             (_exe_dataV_io_deq_bits_in1_4),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_5                             (_exe_dataV_io_deq_bits_in1_5),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_6                             (_exe_dataV_io_deq_bits_in1_6),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_7                             (_exe_dataV_io_deq_bits_in1_7),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_8                             (_exe_dataV_io_deq_bits_in1_8),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_9                             (_exe_dataV_io_deq_bits_in1_9),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_10                            (_exe_dataV_io_deq_bits_in1_10),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_11                            (_exe_dataV_io_deq_bits_in1_11),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_12                            (_exe_dataV_io_deq_bits_in1_12),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_13                            (_exe_dataV_io_deq_bits_in1_13),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_14                            (_exe_dataV_io_deq_bits_in1_14),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in1_15                            (_exe_dataV_io_deq_bits_in1_15),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_0                             (_exe_dataV_io_deq_bits_in2_0),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_1                             (_exe_dataV_io_deq_bits_in2_1),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_2                             (_exe_dataV_io_deq_bits_in2_2),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_3                             (_exe_dataV_io_deq_bits_in2_3),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_4                             (_exe_dataV_io_deq_bits_in2_4),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_5                             (_exe_dataV_io_deq_bits_in2_5),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_6                             (_exe_dataV_io_deq_bits_in2_6),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_7                             (_exe_dataV_io_deq_bits_in2_7),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_8                             (_exe_dataV_io_deq_bits_in2_8),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_9                             (_exe_dataV_io_deq_bits_in2_9),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_10                            (_exe_dataV_io_deq_bits_in2_10),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_11                            (_exe_dataV_io_deq_bits_in2_11),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_12                            (_exe_dataV_io_deq_bits_in2_12),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_13                            (_exe_dataV_io_deq_bits_in2_13),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_14                            (_exe_dataV_io_deq_bits_in2_14),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in2_15                            (_exe_dataV_io_deq_bits_in2_15),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_0                             (_exe_dataV_io_deq_bits_in3_0),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_1                             (_exe_dataV_io_deq_bits_in3_1),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_2                             (_exe_dataV_io_deq_bits_in3_2),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_3                             (_exe_dataV_io_deq_bits_in3_3),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_4                             (_exe_dataV_io_deq_bits_in3_4),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_5                             (_exe_dataV_io_deq_bits_in3_5),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_6                             (_exe_dataV_io_deq_bits_in3_6),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_7                             (_exe_dataV_io_deq_bits_in3_7),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_8                             (_exe_dataV_io_deq_bits_in3_8),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_9                             (_exe_dataV_io_deq_bits_in3_9),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_10                            (_exe_dataV_io_deq_bits_in3_10),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_11                            (_exe_dataV_io_deq_bits_in3_11),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_12                            (_exe_dataV_io_deq_bits_in3_12),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_13                            (_exe_dataV_io_deq_bits_in3_13),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_14                            (_exe_dataV_io_deq_bits_in3_14),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_in3_15                            (_exe_dataV_io_deq_bits_in3_15),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_0                            (_exe_dataV_io_deq_bits_mask_0),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_1                            (_exe_dataV_io_deq_bits_mask_1),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_2                            (_exe_dataV_io_deq_bits_mask_2),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_3                            (_exe_dataV_io_deq_bits_mask_3),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_4                            (_exe_dataV_io_deq_bits_mask_4),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_5                            (_exe_dataV_io_deq_bits_mask_5),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_6                            (_exe_dataV_io_deq_bits_mask_6),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_7                            (_exe_dataV_io_deq_bits_mask_7),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_8                            (_exe_dataV_io_deq_bits_mask_8),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_9                            (_exe_dataV_io_deq_bits_mask_9),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_10                           (_exe_dataV_io_deq_bits_mask_10),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_11                           (_exe_dataV_io_deq_bits_mask_11),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_12                           (_exe_dataV_io_deq_bits_mask_12),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_13                           (_exe_dataV_io_deq_bits_mask_13),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_14                           (_exe_dataV_io_deq_bits_mask_14),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_mask_15                           (_exe_dataV_io_deq_bits_mask_15),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_inst                         (_exe_dataV_io_deq_bits_ctrl_inst),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_wid                          (_exe_dataV_io_deq_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_fp                           (_exe_dataV_io_deq_bits_ctrl_fp),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_branch                       (_exe_dataV_io_deq_bits_ctrl_branch),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_simt_stack
      (_exe_dataV_io_deq_bits_ctrl_simt_stack),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_simt_stack_op
      (_exe_dataV_io_deq_bits_ctrl_simt_stack_op),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_barrier                      (_exe_dataV_io_deq_bits_ctrl_barrier),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_csr                          (_exe_dataV_io_deq_bits_ctrl_csr),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_reverse                      (_exe_dataV_io_deq_bits_ctrl_reverse),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_sel_alu2                     (_exe_dataV_io_deq_bits_ctrl_sel_alu2),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_sel_alu1                     (_exe_dataV_io_deq_bits_ctrl_sel_alu1),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_isvec                        (_exe_dataV_io_deq_bits_ctrl_isvec),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_sel_alu3                     (_exe_dataV_io_deq_bits_ctrl_sel_alu3),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_mask                         (_exe_dataV_io_deq_bits_ctrl_mask),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_sel_imm                      (_exe_dataV_io_deq_bits_ctrl_sel_imm),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_mem_whb                      (_exe_dataV_io_deq_bits_ctrl_mem_whb),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_mem_unsigned
      (_exe_dataV_io_deq_bits_ctrl_mem_unsigned),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_alu_fn                       (_exe_dataV_io_deq_bits_ctrl_alu_fn),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_force_rm_rtz
      (_exe_dataV_io_deq_bits_ctrl_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_is_vls12                     (_exe_dataV_io_deq_bits_ctrl_is_vls12),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_mem                          (_exe_dataV_io_deq_bits_ctrl_mem),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_mul                          (_exe_dataV_io_deq_bits_ctrl_mul),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_tc                           (_exe_dataV_io_deq_bits_ctrl_tc),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_disable_mask
      (_exe_dataV_io_deq_bits_ctrl_disable_mask),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_custom_signal_0
      (_exe_dataV_io_deq_bits_ctrl_custom_signal_0),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_mem_cmd                      (_exe_dataV_io_deq_bits_ctrl_mem_cmd),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_mop                          (_exe_dataV_io_deq_bits_ctrl_mop),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_reg_idx1                     (_exe_dataV_io_deq_bits_ctrl_reg_idx1),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_reg_idx2                     (_exe_dataV_io_deq_bits_ctrl_reg_idx2),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_reg_idx3                     (_exe_dataV_io_deq_bits_ctrl_reg_idx3),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_reg_idxw                     (_exe_dataV_io_deq_bits_ctrl_reg_idxw),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_wvd                          (_exe_dataV_io_deq_bits_ctrl_wvd),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_fence                        (_exe_dataV_io_deq_bits_ctrl_fence),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_sfu                          (_exe_dataV_io_deq_bits_ctrl_sfu),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_readmask                     (_exe_dataV_io_deq_bits_ctrl_readmask),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_writemask                    (_exe_dataV_io_deq_bits_ctrl_writemask),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_wxd                          (_exe_dataV_io_deq_bits_ctrl_wxd),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_pc                           (_exe_dataV_io_deq_bits_ctrl_pc),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_imm_ext                      (_exe_dataV_io_deq_bits_ctrl_imm_ext),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_spike_info_sm_id
      (_exe_dataV_io_deq_bits_ctrl_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_spike_info_pc
      (_exe_dataV_io_deq_bits_ctrl_spike_info_pc),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_spike_info_inst
      (_exe_dataV_io_deq_bits_ctrl_spike_info_inst),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_atomic                       (_exe_dataV_io_deq_bits_ctrl_atomic),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_aq                           (_exe_dataV_io_deq_bits_ctrl_aq),	// ventus/src/pipeline/pipe.scala:108:25
    .io_in_bits_ctrl_rl                           (_exe_dataV_io_deq_bits_ctrl_rl),	// ventus/src/pipeline/pipe.scala:108:25
    .io_out_sALU_ready                            (1'h0),	// ventus/src/pipeline/pipe.scala:57:20
    .io_out_sALU_valid                            (/* unused */),
    .io_out_sALU_bits_in1                         (/* unused */),
    .io_out_sALU_bits_in2                         (/* unused */),
    .io_out_sALU_bits_in3                         (/* unused */),
    .io_out_sALU_bits_ctrl_wid                    (/* unused */),
    .io_out_sALU_bits_ctrl_branch                 (/* unused */),
    .io_out_sALU_bits_ctrl_alu_fn                 (/* unused */),
    .io_out_sALU_bits_ctrl_reg_idxw               (/* unused */),
    .io_out_sALU_bits_ctrl_wxd                    (/* unused */),
    .io_out_sALU_bits_ctrl_spike_info_sm_id       (/* unused */),
    .io_out_sALU_bits_ctrl_spike_info_pc          (/* unused */),
    .io_out_sALU_bits_ctrl_spike_info_inst        (/* unused */),
    .io_out_vALU_ready                            (_valu_io_in_ready),	// ventus/src/pipeline/pipe.scala:63:18
    .io_out_vALU_valid                            (_issueV_io_out_vALU_valid),
    .io_out_vALU_bits_in1_0                       (_issueV_io_out_vALU_bits_in1_0),
    .io_out_vALU_bits_in1_1                       (_issueV_io_out_vALU_bits_in1_1),
    .io_out_vALU_bits_in1_2                       (_issueV_io_out_vALU_bits_in1_2),
    .io_out_vALU_bits_in1_3                       (_issueV_io_out_vALU_bits_in1_3),
    .io_out_vALU_bits_in1_4                       (_issueV_io_out_vALU_bits_in1_4),
    .io_out_vALU_bits_in1_5                       (_issueV_io_out_vALU_bits_in1_5),
    .io_out_vALU_bits_in1_6                       (_issueV_io_out_vALU_bits_in1_6),
    .io_out_vALU_bits_in1_7                       (_issueV_io_out_vALU_bits_in1_7),
    .io_out_vALU_bits_in1_8                       (_issueV_io_out_vALU_bits_in1_8),
    .io_out_vALU_bits_in1_9                       (_issueV_io_out_vALU_bits_in1_9),
    .io_out_vALU_bits_in1_10                      (_issueV_io_out_vALU_bits_in1_10),
    .io_out_vALU_bits_in1_11                      (_issueV_io_out_vALU_bits_in1_11),
    .io_out_vALU_bits_in1_12                      (_issueV_io_out_vALU_bits_in1_12),
    .io_out_vALU_bits_in1_13                      (_issueV_io_out_vALU_bits_in1_13),
    .io_out_vALU_bits_in1_14                      (_issueV_io_out_vALU_bits_in1_14),
    .io_out_vALU_bits_in1_15                      (_issueV_io_out_vALU_bits_in1_15),
    .io_out_vALU_bits_in2_0                       (_issueV_io_out_vALU_bits_in2_0),
    .io_out_vALU_bits_in2_1                       (_issueV_io_out_vALU_bits_in2_1),
    .io_out_vALU_bits_in2_2                       (_issueV_io_out_vALU_bits_in2_2),
    .io_out_vALU_bits_in2_3                       (_issueV_io_out_vALU_bits_in2_3),
    .io_out_vALU_bits_in2_4                       (_issueV_io_out_vALU_bits_in2_4),
    .io_out_vALU_bits_in2_5                       (_issueV_io_out_vALU_bits_in2_5),
    .io_out_vALU_bits_in2_6                       (_issueV_io_out_vALU_bits_in2_6),
    .io_out_vALU_bits_in2_7                       (_issueV_io_out_vALU_bits_in2_7),
    .io_out_vALU_bits_in2_8                       (_issueV_io_out_vALU_bits_in2_8),
    .io_out_vALU_bits_in2_9                       (_issueV_io_out_vALU_bits_in2_9),
    .io_out_vALU_bits_in2_10                      (_issueV_io_out_vALU_bits_in2_10),
    .io_out_vALU_bits_in2_11                      (_issueV_io_out_vALU_bits_in2_11),
    .io_out_vALU_bits_in2_12                      (_issueV_io_out_vALU_bits_in2_12),
    .io_out_vALU_bits_in2_13                      (_issueV_io_out_vALU_bits_in2_13),
    .io_out_vALU_bits_in2_14                      (_issueV_io_out_vALU_bits_in2_14),
    .io_out_vALU_bits_in2_15                      (_issueV_io_out_vALU_bits_in2_15),
    .io_out_vALU_bits_mask_0                      (_issueV_io_out_vALU_bits_mask_0),
    .io_out_vALU_bits_mask_1                      (_issueV_io_out_vALU_bits_mask_1),
    .io_out_vALU_bits_mask_2                      (_issueV_io_out_vALU_bits_mask_2),
    .io_out_vALU_bits_mask_3                      (_issueV_io_out_vALU_bits_mask_3),
    .io_out_vALU_bits_mask_4                      (_issueV_io_out_vALU_bits_mask_4),
    .io_out_vALU_bits_mask_5                      (_issueV_io_out_vALU_bits_mask_5),
    .io_out_vALU_bits_mask_6                      (_issueV_io_out_vALU_bits_mask_6),
    .io_out_vALU_bits_mask_7                      (_issueV_io_out_vALU_bits_mask_7),
    .io_out_vALU_bits_mask_8                      (_issueV_io_out_vALU_bits_mask_8),
    .io_out_vALU_bits_mask_9                      (_issueV_io_out_vALU_bits_mask_9),
    .io_out_vALU_bits_mask_10                     (_issueV_io_out_vALU_bits_mask_10),
    .io_out_vALU_bits_mask_11                     (_issueV_io_out_vALU_bits_mask_11),
    .io_out_vALU_bits_mask_12                     (_issueV_io_out_vALU_bits_mask_12),
    .io_out_vALU_bits_mask_13                     (_issueV_io_out_vALU_bits_mask_13),
    .io_out_vALU_bits_mask_14                     (_issueV_io_out_vALU_bits_mask_14),
    .io_out_vALU_bits_mask_15                     (_issueV_io_out_vALU_bits_mask_15),
    .io_out_vALU_bits_ctrl_wid                    (_issueV_io_out_vALU_bits_ctrl_wid),
    .io_out_vALU_bits_ctrl_simt_stack
      (_issueV_io_out_vALU_bits_ctrl_simt_stack),
    .io_out_vALU_bits_ctrl_reverse                (_issueV_io_out_vALU_bits_ctrl_reverse),
    .io_out_vALU_bits_ctrl_alu_fn                 (_issueV_io_out_vALU_bits_ctrl_alu_fn),
    .io_out_vALU_bits_ctrl_reg_idxw
      (_issueV_io_out_vALU_bits_ctrl_reg_idxw),
    .io_out_vALU_bits_ctrl_wvd                    (_issueV_io_out_vALU_bits_ctrl_wvd),
    .io_out_vALU_bits_ctrl_readmask
      (_issueV_io_out_vALU_bits_ctrl_readmask),
    .io_out_vALU_bits_ctrl_writemask
      (_issueV_io_out_vALU_bits_ctrl_writemask),
    .io_out_vALU_bits_ctrl_spike_info_sm_id
      (_issueV_io_out_vALU_bits_ctrl_spike_info_sm_id),
    .io_out_vALU_bits_ctrl_spike_info_pc
      (_issueV_io_out_vALU_bits_ctrl_spike_info_pc),
    .io_out_vALU_bits_ctrl_spike_info_inst
      (_issueV_io_out_vALU_bits_ctrl_spike_info_inst),
    .io_out_vFPU_ready                            (_fpu_io_in_ready),	// ventus/src/pipeline/pipe.scala:64:17
    .io_out_vFPU_valid                            (_issueV_io_out_vFPU_valid),
    .io_out_vFPU_bits_in1_0                       (_issueV_io_out_vFPU_bits_in1_0),
    .io_out_vFPU_bits_in1_1                       (_issueV_io_out_vFPU_bits_in1_1),
    .io_out_vFPU_bits_in1_2                       (_issueV_io_out_vFPU_bits_in1_2),
    .io_out_vFPU_bits_in1_3                       (_issueV_io_out_vFPU_bits_in1_3),
    .io_out_vFPU_bits_in1_4                       (_issueV_io_out_vFPU_bits_in1_4),
    .io_out_vFPU_bits_in1_5                       (_issueV_io_out_vFPU_bits_in1_5),
    .io_out_vFPU_bits_in1_6                       (_issueV_io_out_vFPU_bits_in1_6),
    .io_out_vFPU_bits_in1_7                       (_issueV_io_out_vFPU_bits_in1_7),
    .io_out_vFPU_bits_in1_8                       (_issueV_io_out_vFPU_bits_in1_8),
    .io_out_vFPU_bits_in1_9                       (_issueV_io_out_vFPU_bits_in1_9),
    .io_out_vFPU_bits_in1_10                      (_issueV_io_out_vFPU_bits_in1_10),
    .io_out_vFPU_bits_in1_11                      (_issueV_io_out_vFPU_bits_in1_11),
    .io_out_vFPU_bits_in1_12                      (_issueV_io_out_vFPU_bits_in1_12),
    .io_out_vFPU_bits_in1_13                      (_issueV_io_out_vFPU_bits_in1_13),
    .io_out_vFPU_bits_in1_14                      (_issueV_io_out_vFPU_bits_in1_14),
    .io_out_vFPU_bits_in1_15                      (_issueV_io_out_vFPU_bits_in1_15),
    .io_out_vFPU_bits_in2_0                       (_issueV_io_out_vFPU_bits_in2_0),
    .io_out_vFPU_bits_in2_1                       (_issueV_io_out_vFPU_bits_in2_1),
    .io_out_vFPU_bits_in2_2                       (_issueV_io_out_vFPU_bits_in2_2),
    .io_out_vFPU_bits_in2_3                       (_issueV_io_out_vFPU_bits_in2_3),
    .io_out_vFPU_bits_in2_4                       (_issueV_io_out_vFPU_bits_in2_4),
    .io_out_vFPU_bits_in2_5                       (_issueV_io_out_vFPU_bits_in2_5),
    .io_out_vFPU_bits_in2_6                       (_issueV_io_out_vFPU_bits_in2_6),
    .io_out_vFPU_bits_in2_7                       (_issueV_io_out_vFPU_bits_in2_7),
    .io_out_vFPU_bits_in2_8                       (_issueV_io_out_vFPU_bits_in2_8),
    .io_out_vFPU_bits_in2_9                       (_issueV_io_out_vFPU_bits_in2_9),
    .io_out_vFPU_bits_in2_10                      (_issueV_io_out_vFPU_bits_in2_10),
    .io_out_vFPU_bits_in2_11                      (_issueV_io_out_vFPU_bits_in2_11),
    .io_out_vFPU_bits_in2_12                      (_issueV_io_out_vFPU_bits_in2_12),
    .io_out_vFPU_bits_in2_13                      (_issueV_io_out_vFPU_bits_in2_13),
    .io_out_vFPU_bits_in2_14                      (_issueV_io_out_vFPU_bits_in2_14),
    .io_out_vFPU_bits_in2_15                      (_issueV_io_out_vFPU_bits_in2_15),
    .io_out_vFPU_bits_in3_0                       (_issueV_io_out_vFPU_bits_in3_0),
    .io_out_vFPU_bits_in3_1                       (_issueV_io_out_vFPU_bits_in3_1),
    .io_out_vFPU_bits_in3_2                       (_issueV_io_out_vFPU_bits_in3_2),
    .io_out_vFPU_bits_in3_3                       (_issueV_io_out_vFPU_bits_in3_3),
    .io_out_vFPU_bits_in3_4                       (_issueV_io_out_vFPU_bits_in3_4),
    .io_out_vFPU_bits_in3_5                       (_issueV_io_out_vFPU_bits_in3_5),
    .io_out_vFPU_bits_in3_6                       (_issueV_io_out_vFPU_bits_in3_6),
    .io_out_vFPU_bits_in3_7                       (_issueV_io_out_vFPU_bits_in3_7),
    .io_out_vFPU_bits_in3_8                       (_issueV_io_out_vFPU_bits_in3_8),
    .io_out_vFPU_bits_in3_9                       (_issueV_io_out_vFPU_bits_in3_9),
    .io_out_vFPU_bits_in3_10                      (_issueV_io_out_vFPU_bits_in3_10),
    .io_out_vFPU_bits_in3_11                      (_issueV_io_out_vFPU_bits_in3_11),
    .io_out_vFPU_bits_in3_12                      (_issueV_io_out_vFPU_bits_in3_12),
    .io_out_vFPU_bits_in3_13                      (_issueV_io_out_vFPU_bits_in3_13),
    .io_out_vFPU_bits_in3_14                      (_issueV_io_out_vFPU_bits_in3_14),
    .io_out_vFPU_bits_in3_15                      (_issueV_io_out_vFPU_bits_in3_15),
    .io_out_vFPU_bits_mask_0                      (_issueV_io_out_vFPU_bits_mask_0),
    .io_out_vFPU_bits_mask_1                      (_issueV_io_out_vFPU_bits_mask_1),
    .io_out_vFPU_bits_mask_2                      (_issueV_io_out_vFPU_bits_mask_2),
    .io_out_vFPU_bits_mask_3                      (_issueV_io_out_vFPU_bits_mask_3),
    .io_out_vFPU_bits_mask_4                      (_issueV_io_out_vFPU_bits_mask_4),
    .io_out_vFPU_bits_mask_5                      (_issueV_io_out_vFPU_bits_mask_5),
    .io_out_vFPU_bits_mask_6                      (_issueV_io_out_vFPU_bits_mask_6),
    .io_out_vFPU_bits_mask_7                      (_issueV_io_out_vFPU_bits_mask_7),
    .io_out_vFPU_bits_mask_8                      (_issueV_io_out_vFPU_bits_mask_8),
    .io_out_vFPU_bits_mask_9                      (_issueV_io_out_vFPU_bits_mask_9),
    .io_out_vFPU_bits_mask_10                     (_issueV_io_out_vFPU_bits_mask_10),
    .io_out_vFPU_bits_mask_11                     (_issueV_io_out_vFPU_bits_mask_11),
    .io_out_vFPU_bits_mask_12                     (_issueV_io_out_vFPU_bits_mask_12),
    .io_out_vFPU_bits_mask_13                     (_issueV_io_out_vFPU_bits_mask_13),
    .io_out_vFPU_bits_mask_14                     (_issueV_io_out_vFPU_bits_mask_14),
    .io_out_vFPU_bits_mask_15                     (_issueV_io_out_vFPU_bits_mask_15),
    .io_out_vFPU_bits_ctrl_wid                    (_issueV_io_out_vFPU_bits_ctrl_wid),
    .io_out_vFPU_bits_ctrl_reverse                (_issueV_io_out_vFPU_bits_ctrl_reverse),
    .io_out_vFPU_bits_ctrl_alu_fn                 (_issueV_io_out_vFPU_bits_ctrl_alu_fn),
    .io_out_vFPU_bits_ctrl_force_rm_rtz
      (_issueV_io_out_vFPU_bits_ctrl_force_rm_rtz),
    .io_out_vFPU_bits_ctrl_reg_idxw
      (_issueV_io_out_vFPU_bits_ctrl_reg_idxw),
    .io_out_vFPU_bits_ctrl_wvd                    (_issueV_io_out_vFPU_bits_ctrl_wvd),
    .io_out_vFPU_bits_ctrl_wxd                    (_issueV_io_out_vFPU_bits_ctrl_wxd),
    .io_out_vFPU_bits_ctrl_spike_info_sm_id
      (_issueV_io_out_vFPU_bits_ctrl_spike_info_sm_id),
    .io_out_vFPU_bits_ctrl_spike_info_pc
      (_issueV_io_out_vFPU_bits_ctrl_spike_info_pc),
    .io_out_vFPU_bits_ctrl_spike_info_inst
      (_issueV_io_out_vFPU_bits_ctrl_spike_info_inst),
    .io_out_LSU_ready                             (_lsu_io_lsu_req_ready),	// ventus/src/pipeline/pipe.scala:65:17
    .io_out_LSU_valid                             (_issueV_io_out_LSU_valid),
    .io_out_LSU_bits_in1_0                        (_issueV_io_out_LSU_bits_in1_0),
    .io_out_LSU_bits_in1_1                        (_issueV_io_out_LSU_bits_in1_1),
    .io_out_LSU_bits_in1_2                        (_issueV_io_out_LSU_bits_in1_2),
    .io_out_LSU_bits_in1_3                        (_issueV_io_out_LSU_bits_in1_3),
    .io_out_LSU_bits_in1_4                        (_issueV_io_out_LSU_bits_in1_4),
    .io_out_LSU_bits_in1_5                        (_issueV_io_out_LSU_bits_in1_5),
    .io_out_LSU_bits_in1_6                        (_issueV_io_out_LSU_bits_in1_6),
    .io_out_LSU_bits_in1_7                        (_issueV_io_out_LSU_bits_in1_7),
    .io_out_LSU_bits_in1_8                        (_issueV_io_out_LSU_bits_in1_8),
    .io_out_LSU_bits_in1_9                        (_issueV_io_out_LSU_bits_in1_9),
    .io_out_LSU_bits_in1_10                       (_issueV_io_out_LSU_bits_in1_10),
    .io_out_LSU_bits_in1_11                       (_issueV_io_out_LSU_bits_in1_11),
    .io_out_LSU_bits_in1_12                       (_issueV_io_out_LSU_bits_in1_12),
    .io_out_LSU_bits_in1_13                       (_issueV_io_out_LSU_bits_in1_13),
    .io_out_LSU_bits_in1_14                       (_issueV_io_out_LSU_bits_in1_14),
    .io_out_LSU_bits_in1_15                       (_issueV_io_out_LSU_bits_in1_15),
    .io_out_LSU_bits_in2_0                        (_issueV_io_out_LSU_bits_in2_0),
    .io_out_LSU_bits_in2_1                        (_issueV_io_out_LSU_bits_in2_1),
    .io_out_LSU_bits_in2_2                        (_issueV_io_out_LSU_bits_in2_2),
    .io_out_LSU_bits_in2_3                        (_issueV_io_out_LSU_bits_in2_3),
    .io_out_LSU_bits_in2_4                        (_issueV_io_out_LSU_bits_in2_4),
    .io_out_LSU_bits_in2_5                        (_issueV_io_out_LSU_bits_in2_5),
    .io_out_LSU_bits_in2_6                        (_issueV_io_out_LSU_bits_in2_6),
    .io_out_LSU_bits_in2_7                        (_issueV_io_out_LSU_bits_in2_7),
    .io_out_LSU_bits_in2_8                        (_issueV_io_out_LSU_bits_in2_8),
    .io_out_LSU_bits_in2_9                        (_issueV_io_out_LSU_bits_in2_9),
    .io_out_LSU_bits_in2_10                       (_issueV_io_out_LSU_bits_in2_10),
    .io_out_LSU_bits_in2_11                       (_issueV_io_out_LSU_bits_in2_11),
    .io_out_LSU_bits_in2_12                       (_issueV_io_out_LSU_bits_in2_12),
    .io_out_LSU_bits_in2_13                       (_issueV_io_out_LSU_bits_in2_13),
    .io_out_LSU_bits_in2_14                       (_issueV_io_out_LSU_bits_in2_14),
    .io_out_LSU_bits_in2_15                       (_issueV_io_out_LSU_bits_in2_15),
    .io_out_LSU_bits_in3_0                        (_issueV_io_out_LSU_bits_in3_0),
    .io_out_LSU_bits_in3_1                        (_issueV_io_out_LSU_bits_in3_1),
    .io_out_LSU_bits_in3_2                        (_issueV_io_out_LSU_bits_in3_2),
    .io_out_LSU_bits_in3_3                        (_issueV_io_out_LSU_bits_in3_3),
    .io_out_LSU_bits_in3_4                        (_issueV_io_out_LSU_bits_in3_4),
    .io_out_LSU_bits_in3_5                        (_issueV_io_out_LSU_bits_in3_5),
    .io_out_LSU_bits_in3_6                        (_issueV_io_out_LSU_bits_in3_6),
    .io_out_LSU_bits_in3_7                        (_issueV_io_out_LSU_bits_in3_7),
    .io_out_LSU_bits_in3_8                        (_issueV_io_out_LSU_bits_in3_8),
    .io_out_LSU_bits_in3_9                        (_issueV_io_out_LSU_bits_in3_9),
    .io_out_LSU_bits_in3_10                       (_issueV_io_out_LSU_bits_in3_10),
    .io_out_LSU_bits_in3_11                       (_issueV_io_out_LSU_bits_in3_11),
    .io_out_LSU_bits_in3_12                       (_issueV_io_out_LSU_bits_in3_12),
    .io_out_LSU_bits_in3_13                       (_issueV_io_out_LSU_bits_in3_13),
    .io_out_LSU_bits_in3_14                       (_issueV_io_out_LSU_bits_in3_14),
    .io_out_LSU_bits_in3_15                       (_issueV_io_out_LSU_bits_in3_15),
    .io_out_LSU_bits_mask_0                       (_issueV_io_out_LSU_bits_mask_0),
    .io_out_LSU_bits_mask_1                       (_issueV_io_out_LSU_bits_mask_1),
    .io_out_LSU_bits_mask_2                       (_issueV_io_out_LSU_bits_mask_2),
    .io_out_LSU_bits_mask_3                       (_issueV_io_out_LSU_bits_mask_3),
    .io_out_LSU_bits_mask_4                       (_issueV_io_out_LSU_bits_mask_4),
    .io_out_LSU_bits_mask_5                       (_issueV_io_out_LSU_bits_mask_5),
    .io_out_LSU_bits_mask_6                       (_issueV_io_out_LSU_bits_mask_6),
    .io_out_LSU_bits_mask_7                       (_issueV_io_out_LSU_bits_mask_7),
    .io_out_LSU_bits_mask_8                       (_issueV_io_out_LSU_bits_mask_8),
    .io_out_LSU_bits_mask_9                       (_issueV_io_out_LSU_bits_mask_9),
    .io_out_LSU_bits_mask_10                      (_issueV_io_out_LSU_bits_mask_10),
    .io_out_LSU_bits_mask_11                      (_issueV_io_out_LSU_bits_mask_11),
    .io_out_LSU_bits_mask_12                      (_issueV_io_out_LSU_bits_mask_12),
    .io_out_LSU_bits_mask_13                      (_issueV_io_out_LSU_bits_mask_13),
    .io_out_LSU_bits_mask_14                      (_issueV_io_out_LSU_bits_mask_14),
    .io_out_LSU_bits_mask_15                      (_issueV_io_out_LSU_bits_mask_15),
    .io_out_LSU_bits_ctrl_inst                    (_issueV_io_out_LSU_bits_ctrl_inst),
    .io_out_LSU_bits_ctrl_wid                     (_issueV_io_out_LSU_bits_ctrl_wid),
    .io_out_LSU_bits_ctrl_fp                      (_issueV_io_out_LSU_bits_ctrl_fp),
    .io_out_LSU_bits_ctrl_branch                  (_issueV_io_out_LSU_bits_ctrl_branch),
    .io_out_LSU_bits_ctrl_simt_stack
      (_issueV_io_out_LSU_bits_ctrl_simt_stack),
    .io_out_LSU_bits_ctrl_simt_stack_op
      (_issueV_io_out_LSU_bits_ctrl_simt_stack_op),
    .io_out_LSU_bits_ctrl_barrier                 (_issueV_io_out_LSU_bits_ctrl_barrier),
    .io_out_LSU_bits_ctrl_csr                     (_issueV_io_out_LSU_bits_ctrl_csr),
    .io_out_LSU_bits_ctrl_reverse                 (_issueV_io_out_LSU_bits_ctrl_reverse),
    .io_out_LSU_bits_ctrl_sel_alu2                (_issueV_io_out_LSU_bits_ctrl_sel_alu2),
    .io_out_LSU_bits_ctrl_sel_alu1                (_issueV_io_out_LSU_bits_ctrl_sel_alu1),
    .io_out_LSU_bits_ctrl_isvec                   (_issueV_io_out_LSU_bits_ctrl_isvec),
    .io_out_LSU_bits_ctrl_sel_alu3                (_issueV_io_out_LSU_bits_ctrl_sel_alu3),
    .io_out_LSU_bits_ctrl_mask                    (_issueV_io_out_LSU_bits_ctrl_mask),
    .io_out_LSU_bits_ctrl_sel_imm                 (_issueV_io_out_LSU_bits_ctrl_sel_imm),
    .io_out_LSU_bits_ctrl_mem_whb                 (_issueV_io_out_LSU_bits_ctrl_mem_whb),
    .io_out_LSU_bits_ctrl_mem_unsigned
      (_issueV_io_out_LSU_bits_ctrl_mem_unsigned),
    .io_out_LSU_bits_ctrl_alu_fn                  (_issueV_io_out_LSU_bits_ctrl_alu_fn),
    .io_out_LSU_bits_ctrl_force_rm_rtz
      (_issueV_io_out_LSU_bits_ctrl_force_rm_rtz),
    .io_out_LSU_bits_ctrl_is_vls12                (_issueV_io_out_LSU_bits_ctrl_is_vls12),
    .io_out_LSU_bits_ctrl_mem                     (_issueV_io_out_LSU_bits_ctrl_mem),
    .io_out_LSU_bits_ctrl_mul                     (_issueV_io_out_LSU_bits_ctrl_mul),
    .io_out_LSU_bits_ctrl_tc                      (_issueV_io_out_LSU_bits_ctrl_tc),
    .io_out_LSU_bits_ctrl_disable_mask
      (_issueV_io_out_LSU_bits_ctrl_disable_mask),
    .io_out_LSU_bits_ctrl_custom_signal_0
      (_issueV_io_out_LSU_bits_ctrl_custom_signal_0),
    .io_out_LSU_bits_ctrl_mem_cmd                 (_issueV_io_out_LSU_bits_ctrl_mem_cmd),
    .io_out_LSU_bits_ctrl_mop                     (_issueV_io_out_LSU_bits_ctrl_mop),
    .io_out_LSU_bits_ctrl_reg_idx1                (_issueV_io_out_LSU_bits_ctrl_reg_idx1),
    .io_out_LSU_bits_ctrl_reg_idx2                (_issueV_io_out_LSU_bits_ctrl_reg_idx2),
    .io_out_LSU_bits_ctrl_reg_idx3                (_issueV_io_out_LSU_bits_ctrl_reg_idx3),
    .io_out_LSU_bits_ctrl_reg_idxw                (_issueV_io_out_LSU_bits_ctrl_reg_idxw),
    .io_out_LSU_bits_ctrl_wvd                     (_issueV_io_out_LSU_bits_ctrl_wvd),
    .io_out_LSU_bits_ctrl_fence                   (_issueV_io_out_LSU_bits_ctrl_fence),
    .io_out_LSU_bits_ctrl_sfu                     (_issueV_io_out_LSU_bits_ctrl_sfu),
    .io_out_LSU_bits_ctrl_readmask                (_issueV_io_out_LSU_bits_ctrl_readmask),
    .io_out_LSU_bits_ctrl_writemask
      (_issueV_io_out_LSU_bits_ctrl_writemask),
    .io_out_LSU_bits_ctrl_wxd                     (_issueV_io_out_LSU_bits_ctrl_wxd),
    .io_out_LSU_bits_ctrl_pc                      (_issueV_io_out_LSU_bits_ctrl_pc),
    .io_out_LSU_bits_ctrl_imm_ext                 (_issueV_io_out_LSU_bits_ctrl_imm_ext),
    .io_out_LSU_bits_ctrl_spike_info_sm_id
      (_issueV_io_out_LSU_bits_ctrl_spike_info_sm_id),
    .io_out_LSU_bits_ctrl_spike_info_pc
      (_issueV_io_out_LSU_bits_ctrl_spike_info_pc),
    .io_out_LSU_bits_ctrl_spike_info_inst
      (_issueV_io_out_LSU_bits_ctrl_spike_info_inst),
    .io_out_LSU_bits_ctrl_atomic                  (_issueV_io_out_LSU_bits_ctrl_atomic),
    .io_out_LSU_bits_ctrl_aq                      (_issueV_io_out_LSU_bits_ctrl_aq),
    .io_out_LSU_bits_ctrl_rl                      (_issueV_io_out_LSU_bits_ctrl_rl),
    .io_out_SFU_ready                             (_sfu_io_in_ready),	// ventus/src/pipeline/pipe.scala:66:17
    .io_out_SFU_valid                             (_issueV_io_out_SFU_valid),
    .io_out_SFU_bits_in1_0                        (_issueV_io_out_SFU_bits_in1_0),
    .io_out_SFU_bits_in1_1                        (_issueV_io_out_SFU_bits_in1_1),
    .io_out_SFU_bits_in1_2                        (_issueV_io_out_SFU_bits_in1_2),
    .io_out_SFU_bits_in1_3                        (_issueV_io_out_SFU_bits_in1_3),
    .io_out_SFU_bits_in1_4                        (_issueV_io_out_SFU_bits_in1_4),
    .io_out_SFU_bits_in1_5                        (_issueV_io_out_SFU_bits_in1_5),
    .io_out_SFU_bits_in1_6                        (_issueV_io_out_SFU_bits_in1_6),
    .io_out_SFU_bits_in1_7                        (_issueV_io_out_SFU_bits_in1_7),
    .io_out_SFU_bits_in1_8                        (_issueV_io_out_SFU_bits_in1_8),
    .io_out_SFU_bits_in1_9                        (_issueV_io_out_SFU_bits_in1_9),
    .io_out_SFU_bits_in1_10                       (_issueV_io_out_SFU_bits_in1_10),
    .io_out_SFU_bits_in1_11                       (_issueV_io_out_SFU_bits_in1_11),
    .io_out_SFU_bits_in1_12                       (_issueV_io_out_SFU_bits_in1_12),
    .io_out_SFU_bits_in1_13                       (_issueV_io_out_SFU_bits_in1_13),
    .io_out_SFU_bits_in1_14                       (_issueV_io_out_SFU_bits_in1_14),
    .io_out_SFU_bits_in1_15                       (_issueV_io_out_SFU_bits_in1_15),
    .io_out_SFU_bits_in2_0                        (_issueV_io_out_SFU_bits_in2_0),
    .io_out_SFU_bits_in2_1                        (_issueV_io_out_SFU_bits_in2_1),
    .io_out_SFU_bits_in2_2                        (_issueV_io_out_SFU_bits_in2_2),
    .io_out_SFU_bits_in2_3                        (_issueV_io_out_SFU_bits_in2_3),
    .io_out_SFU_bits_in2_4                        (_issueV_io_out_SFU_bits_in2_4),
    .io_out_SFU_bits_in2_5                        (_issueV_io_out_SFU_bits_in2_5),
    .io_out_SFU_bits_in2_6                        (_issueV_io_out_SFU_bits_in2_6),
    .io_out_SFU_bits_in2_7                        (_issueV_io_out_SFU_bits_in2_7),
    .io_out_SFU_bits_in2_8                        (_issueV_io_out_SFU_bits_in2_8),
    .io_out_SFU_bits_in2_9                        (_issueV_io_out_SFU_bits_in2_9),
    .io_out_SFU_bits_in2_10                       (_issueV_io_out_SFU_bits_in2_10),
    .io_out_SFU_bits_in2_11                       (_issueV_io_out_SFU_bits_in2_11),
    .io_out_SFU_bits_in2_12                       (_issueV_io_out_SFU_bits_in2_12),
    .io_out_SFU_bits_in2_13                       (_issueV_io_out_SFU_bits_in2_13),
    .io_out_SFU_bits_in2_14                       (_issueV_io_out_SFU_bits_in2_14),
    .io_out_SFU_bits_in2_15                       (_issueV_io_out_SFU_bits_in2_15),
    .io_out_SFU_bits_in3_0                        (_issueV_io_out_SFU_bits_in3_0),
    .io_out_SFU_bits_in3_1                        (_issueV_io_out_SFU_bits_in3_1),
    .io_out_SFU_bits_in3_2                        (_issueV_io_out_SFU_bits_in3_2),
    .io_out_SFU_bits_in3_3                        (_issueV_io_out_SFU_bits_in3_3),
    .io_out_SFU_bits_in3_4                        (_issueV_io_out_SFU_bits_in3_4),
    .io_out_SFU_bits_in3_5                        (_issueV_io_out_SFU_bits_in3_5),
    .io_out_SFU_bits_in3_6                        (_issueV_io_out_SFU_bits_in3_6),
    .io_out_SFU_bits_in3_7                        (_issueV_io_out_SFU_bits_in3_7),
    .io_out_SFU_bits_in3_8                        (_issueV_io_out_SFU_bits_in3_8),
    .io_out_SFU_bits_in3_9                        (_issueV_io_out_SFU_bits_in3_9),
    .io_out_SFU_bits_in3_10                       (_issueV_io_out_SFU_bits_in3_10),
    .io_out_SFU_bits_in3_11                       (_issueV_io_out_SFU_bits_in3_11),
    .io_out_SFU_bits_in3_12                       (_issueV_io_out_SFU_bits_in3_12),
    .io_out_SFU_bits_in3_13                       (_issueV_io_out_SFU_bits_in3_13),
    .io_out_SFU_bits_in3_14                       (_issueV_io_out_SFU_bits_in3_14),
    .io_out_SFU_bits_in3_15                       (_issueV_io_out_SFU_bits_in3_15),
    .io_out_SFU_bits_mask_0                       (_issueV_io_out_SFU_bits_mask_0),
    .io_out_SFU_bits_mask_1                       (_issueV_io_out_SFU_bits_mask_1),
    .io_out_SFU_bits_mask_2                       (_issueV_io_out_SFU_bits_mask_2),
    .io_out_SFU_bits_mask_3                       (_issueV_io_out_SFU_bits_mask_3),
    .io_out_SFU_bits_mask_4                       (_issueV_io_out_SFU_bits_mask_4),
    .io_out_SFU_bits_mask_5                       (_issueV_io_out_SFU_bits_mask_5),
    .io_out_SFU_bits_mask_6                       (_issueV_io_out_SFU_bits_mask_6),
    .io_out_SFU_bits_mask_7                       (_issueV_io_out_SFU_bits_mask_7),
    .io_out_SFU_bits_mask_8                       (_issueV_io_out_SFU_bits_mask_8),
    .io_out_SFU_bits_mask_9                       (_issueV_io_out_SFU_bits_mask_9),
    .io_out_SFU_bits_mask_10                      (_issueV_io_out_SFU_bits_mask_10),
    .io_out_SFU_bits_mask_11                      (_issueV_io_out_SFU_bits_mask_11),
    .io_out_SFU_bits_mask_12                      (_issueV_io_out_SFU_bits_mask_12),
    .io_out_SFU_bits_mask_13                      (_issueV_io_out_SFU_bits_mask_13),
    .io_out_SFU_bits_mask_14                      (_issueV_io_out_SFU_bits_mask_14),
    .io_out_SFU_bits_mask_15                      (_issueV_io_out_SFU_bits_mask_15),
    .io_out_SFU_bits_ctrl_inst                    (_issueV_io_out_SFU_bits_ctrl_inst),
    .io_out_SFU_bits_ctrl_wid                     (_issueV_io_out_SFU_bits_ctrl_wid),
    .io_out_SFU_bits_ctrl_fp                      (_issueV_io_out_SFU_bits_ctrl_fp),
    .io_out_SFU_bits_ctrl_branch                  (_issueV_io_out_SFU_bits_ctrl_branch),
    .io_out_SFU_bits_ctrl_simt_stack
      (_issueV_io_out_SFU_bits_ctrl_simt_stack),
    .io_out_SFU_bits_ctrl_simt_stack_op
      (_issueV_io_out_SFU_bits_ctrl_simt_stack_op),
    .io_out_SFU_bits_ctrl_barrier                 (_issueV_io_out_SFU_bits_ctrl_barrier),
    .io_out_SFU_bits_ctrl_csr                     (_issueV_io_out_SFU_bits_ctrl_csr),
    .io_out_SFU_bits_ctrl_reverse                 (_issueV_io_out_SFU_bits_ctrl_reverse),
    .io_out_SFU_bits_ctrl_sel_alu2                (_issueV_io_out_SFU_bits_ctrl_sel_alu2),
    .io_out_SFU_bits_ctrl_sel_alu1                (_issueV_io_out_SFU_bits_ctrl_sel_alu1),
    .io_out_SFU_bits_ctrl_isvec                   (_issueV_io_out_SFU_bits_ctrl_isvec),
    .io_out_SFU_bits_ctrl_sel_alu3                (_issueV_io_out_SFU_bits_ctrl_sel_alu3),
    .io_out_SFU_bits_ctrl_mask                    (_issueV_io_out_SFU_bits_ctrl_mask),
    .io_out_SFU_bits_ctrl_sel_imm                 (_issueV_io_out_SFU_bits_ctrl_sel_imm),
    .io_out_SFU_bits_ctrl_mem_whb                 (_issueV_io_out_SFU_bits_ctrl_mem_whb),
    .io_out_SFU_bits_ctrl_mem_unsigned
      (_issueV_io_out_SFU_bits_ctrl_mem_unsigned),
    .io_out_SFU_bits_ctrl_alu_fn                  (_issueV_io_out_SFU_bits_ctrl_alu_fn),
    .io_out_SFU_bits_ctrl_force_rm_rtz
      (_issueV_io_out_SFU_bits_ctrl_force_rm_rtz),
    .io_out_SFU_bits_ctrl_is_vls12                (_issueV_io_out_SFU_bits_ctrl_is_vls12),
    .io_out_SFU_bits_ctrl_mem                     (_issueV_io_out_SFU_bits_ctrl_mem),
    .io_out_SFU_bits_ctrl_mul                     (_issueV_io_out_SFU_bits_ctrl_mul),
    .io_out_SFU_bits_ctrl_tc                      (_issueV_io_out_SFU_bits_ctrl_tc),
    .io_out_SFU_bits_ctrl_disable_mask
      (_issueV_io_out_SFU_bits_ctrl_disable_mask),
    .io_out_SFU_bits_ctrl_custom_signal_0
      (_issueV_io_out_SFU_bits_ctrl_custom_signal_0),
    .io_out_SFU_bits_ctrl_mem_cmd                 (_issueV_io_out_SFU_bits_ctrl_mem_cmd),
    .io_out_SFU_bits_ctrl_mop                     (_issueV_io_out_SFU_bits_ctrl_mop),
    .io_out_SFU_bits_ctrl_reg_idx1                (_issueV_io_out_SFU_bits_ctrl_reg_idx1),
    .io_out_SFU_bits_ctrl_reg_idx2                (_issueV_io_out_SFU_bits_ctrl_reg_idx2),
    .io_out_SFU_bits_ctrl_reg_idx3                (_issueV_io_out_SFU_bits_ctrl_reg_idx3),
    .io_out_SFU_bits_ctrl_reg_idxw                (_issueV_io_out_SFU_bits_ctrl_reg_idxw),
    .io_out_SFU_bits_ctrl_wvd                     (_issueV_io_out_SFU_bits_ctrl_wvd),
    .io_out_SFU_bits_ctrl_fence                   (_issueV_io_out_SFU_bits_ctrl_fence),
    .io_out_SFU_bits_ctrl_sfu                     (_issueV_io_out_SFU_bits_ctrl_sfu),
    .io_out_SFU_bits_ctrl_readmask                (_issueV_io_out_SFU_bits_ctrl_readmask),
    .io_out_SFU_bits_ctrl_writemask
      (_issueV_io_out_SFU_bits_ctrl_writemask),
    .io_out_SFU_bits_ctrl_wxd                     (_issueV_io_out_SFU_bits_ctrl_wxd),
    .io_out_SFU_bits_ctrl_pc                      (_issueV_io_out_SFU_bits_ctrl_pc),
    .io_out_SFU_bits_ctrl_imm_ext                 (_issueV_io_out_SFU_bits_ctrl_imm_ext),
    .io_out_SFU_bits_ctrl_spike_info_sm_id
      (_issueV_io_out_SFU_bits_ctrl_spike_info_sm_id),
    .io_out_SFU_bits_ctrl_spike_info_pc
      (_issueV_io_out_SFU_bits_ctrl_spike_info_pc),
    .io_out_SFU_bits_ctrl_spike_info_inst
      (_issueV_io_out_SFU_bits_ctrl_spike_info_inst),
    .io_out_SFU_bits_ctrl_atomic                  (_issueV_io_out_SFU_bits_ctrl_atomic),
    .io_out_SFU_bits_ctrl_aq                      (_issueV_io_out_SFU_bits_ctrl_aq),
    .io_out_SFU_bits_ctrl_rl                      (_issueV_io_out_SFU_bits_ctrl_rl),
    .io_out_SIMT_ready                            (_simt_stack_io_branch_ctl_ready),	// ventus/src/pipeline/pipe.scala:115:24
    .io_out_SIMT_valid                            (_issueV_io_out_SIMT_valid),
    .io_out_SIMT_bits_opcode                      (_issueV_io_out_SIMT_bits_opcode),
    .io_out_SIMT_bits_wid                         (_issueV_io_out_SIMT_bits_wid),
    .io_out_SIMT_bits_PC_branch                   (_issueV_io_out_SIMT_bits_PC_branch),
    .io_out_SIMT_bits_PC_execute                  (_issueV_io_out_SIMT_bits_PC_execute),
    .io_out_SIMT_bits_mask_init                   (_issueV_io_out_SIMT_bits_mask_init),
    .io_out_SIMT_bits_spike_info_sm_id
      (_issueV_io_out_SIMT_bits_spike_info_sm_id),
    .io_out_SIMT_bits_spike_info_pc
      (_issueV_io_out_SIMT_bits_spike_info_pc),
    .io_out_SIMT_bits_spike_info_inst
      (_issueV_io_out_SIMT_bits_spike_info_inst),
    .io_out_warpscheduler_ready                   (1'h0),	// ventus/src/pipeline/pipe.scala:57:20
    .io_out_warpscheduler_valid                   (/* unused */),
    .io_out_warpscheduler_bits_ctrl_wid           (/* unused */),
    .io_out_warpscheduler_bits_ctrl_simt_stack_op (/* unused */),
    .io_out_CSR_ready                             (1'h0),	// ventus/src/pipeline/pipe.scala:57:20
    .io_out_CSR_valid                             (/* unused */),
    .io_out_CSR_bits_ctrl_inst                    (/* unused */),
    .io_out_CSR_bits_ctrl_wid                     (/* unused */),
    .io_out_CSR_bits_ctrl_csr                     (/* unused */),
    .io_out_CSR_bits_ctrl_isvec                   (/* unused */),
    .io_out_CSR_bits_ctrl_custom_signal_0         (/* unused */),
    .io_out_CSR_bits_ctrl_reg_idxw                (/* unused */),
    .io_out_CSR_bits_ctrl_wxd                     (/* unused */),
    .io_out_CSR_bits_ctrl_pc                      (/* unused */),
    .io_out_CSR_bits_ctrl_spike_info_sm_id        (/* unused */),
    .io_out_CSR_bits_ctrl_spike_info_pc           (/* unused */),
    .io_out_CSR_bits_ctrl_spike_info_inst         (/* unused */),
    .io_out_CSR_bits_in1                          (/* unused */),
    .io_out_MUL_ready                             (_mul_io_in_ready),	// ventus/src/pipeline/pipe.scala:67:17
    .io_out_MUL_valid                             (_issueV_io_out_MUL_valid),
    .io_out_MUL_bits_in1_0                        (_issueV_io_out_MUL_bits_in1_0),
    .io_out_MUL_bits_in1_1                        (_issueV_io_out_MUL_bits_in1_1),
    .io_out_MUL_bits_in1_2                        (_issueV_io_out_MUL_bits_in1_2),
    .io_out_MUL_bits_in1_3                        (_issueV_io_out_MUL_bits_in1_3),
    .io_out_MUL_bits_in1_4                        (_issueV_io_out_MUL_bits_in1_4),
    .io_out_MUL_bits_in1_5                        (_issueV_io_out_MUL_bits_in1_5),
    .io_out_MUL_bits_in1_6                        (_issueV_io_out_MUL_bits_in1_6),
    .io_out_MUL_bits_in1_7                        (_issueV_io_out_MUL_bits_in1_7),
    .io_out_MUL_bits_in1_8                        (_issueV_io_out_MUL_bits_in1_8),
    .io_out_MUL_bits_in1_9                        (_issueV_io_out_MUL_bits_in1_9),
    .io_out_MUL_bits_in1_10                       (_issueV_io_out_MUL_bits_in1_10),
    .io_out_MUL_bits_in1_11                       (_issueV_io_out_MUL_bits_in1_11),
    .io_out_MUL_bits_in1_12                       (_issueV_io_out_MUL_bits_in1_12),
    .io_out_MUL_bits_in1_13                       (_issueV_io_out_MUL_bits_in1_13),
    .io_out_MUL_bits_in1_14                       (_issueV_io_out_MUL_bits_in1_14),
    .io_out_MUL_bits_in1_15                       (_issueV_io_out_MUL_bits_in1_15),
    .io_out_MUL_bits_in2_0                        (_issueV_io_out_MUL_bits_in2_0),
    .io_out_MUL_bits_in2_1                        (_issueV_io_out_MUL_bits_in2_1),
    .io_out_MUL_bits_in2_2                        (_issueV_io_out_MUL_bits_in2_2),
    .io_out_MUL_bits_in2_3                        (_issueV_io_out_MUL_bits_in2_3),
    .io_out_MUL_bits_in2_4                        (_issueV_io_out_MUL_bits_in2_4),
    .io_out_MUL_bits_in2_5                        (_issueV_io_out_MUL_bits_in2_5),
    .io_out_MUL_bits_in2_6                        (_issueV_io_out_MUL_bits_in2_6),
    .io_out_MUL_bits_in2_7                        (_issueV_io_out_MUL_bits_in2_7),
    .io_out_MUL_bits_in2_8                        (_issueV_io_out_MUL_bits_in2_8),
    .io_out_MUL_bits_in2_9                        (_issueV_io_out_MUL_bits_in2_9),
    .io_out_MUL_bits_in2_10                       (_issueV_io_out_MUL_bits_in2_10),
    .io_out_MUL_bits_in2_11                       (_issueV_io_out_MUL_bits_in2_11),
    .io_out_MUL_bits_in2_12                       (_issueV_io_out_MUL_bits_in2_12),
    .io_out_MUL_bits_in2_13                       (_issueV_io_out_MUL_bits_in2_13),
    .io_out_MUL_bits_in2_14                       (_issueV_io_out_MUL_bits_in2_14),
    .io_out_MUL_bits_in2_15                       (_issueV_io_out_MUL_bits_in2_15),
    .io_out_MUL_bits_in3_0                        (_issueV_io_out_MUL_bits_in3_0),
    .io_out_MUL_bits_in3_1                        (_issueV_io_out_MUL_bits_in3_1),
    .io_out_MUL_bits_in3_2                        (_issueV_io_out_MUL_bits_in3_2),
    .io_out_MUL_bits_in3_3                        (_issueV_io_out_MUL_bits_in3_3),
    .io_out_MUL_bits_in3_4                        (_issueV_io_out_MUL_bits_in3_4),
    .io_out_MUL_bits_in3_5                        (_issueV_io_out_MUL_bits_in3_5),
    .io_out_MUL_bits_in3_6                        (_issueV_io_out_MUL_bits_in3_6),
    .io_out_MUL_bits_in3_7                        (_issueV_io_out_MUL_bits_in3_7),
    .io_out_MUL_bits_in3_8                        (_issueV_io_out_MUL_bits_in3_8),
    .io_out_MUL_bits_in3_9                        (_issueV_io_out_MUL_bits_in3_9),
    .io_out_MUL_bits_in3_10                       (_issueV_io_out_MUL_bits_in3_10),
    .io_out_MUL_bits_in3_11                       (_issueV_io_out_MUL_bits_in3_11),
    .io_out_MUL_bits_in3_12                       (_issueV_io_out_MUL_bits_in3_12),
    .io_out_MUL_bits_in3_13                       (_issueV_io_out_MUL_bits_in3_13),
    .io_out_MUL_bits_in3_14                       (_issueV_io_out_MUL_bits_in3_14),
    .io_out_MUL_bits_in3_15                       (_issueV_io_out_MUL_bits_in3_15),
    .io_out_MUL_bits_mask_0                       (_issueV_io_out_MUL_bits_mask_0),
    .io_out_MUL_bits_mask_1                       (_issueV_io_out_MUL_bits_mask_1),
    .io_out_MUL_bits_mask_2                       (_issueV_io_out_MUL_bits_mask_2),
    .io_out_MUL_bits_mask_3                       (_issueV_io_out_MUL_bits_mask_3),
    .io_out_MUL_bits_mask_4                       (_issueV_io_out_MUL_bits_mask_4),
    .io_out_MUL_bits_mask_5                       (_issueV_io_out_MUL_bits_mask_5),
    .io_out_MUL_bits_mask_6                       (_issueV_io_out_MUL_bits_mask_6),
    .io_out_MUL_bits_mask_7                       (_issueV_io_out_MUL_bits_mask_7),
    .io_out_MUL_bits_mask_8                       (_issueV_io_out_MUL_bits_mask_8),
    .io_out_MUL_bits_mask_9                       (_issueV_io_out_MUL_bits_mask_9),
    .io_out_MUL_bits_mask_10                      (_issueV_io_out_MUL_bits_mask_10),
    .io_out_MUL_bits_mask_11                      (_issueV_io_out_MUL_bits_mask_11),
    .io_out_MUL_bits_mask_12                      (_issueV_io_out_MUL_bits_mask_12),
    .io_out_MUL_bits_mask_13                      (_issueV_io_out_MUL_bits_mask_13),
    .io_out_MUL_bits_mask_14                      (_issueV_io_out_MUL_bits_mask_14),
    .io_out_MUL_bits_mask_15                      (_issueV_io_out_MUL_bits_mask_15),
    .io_out_MUL_bits_ctrl_wid                     (_issueV_io_out_MUL_bits_ctrl_wid),
    .io_out_MUL_bits_ctrl_reverse                 (_issueV_io_out_MUL_bits_ctrl_reverse),
    .io_out_MUL_bits_ctrl_alu_fn                  (_issueV_io_out_MUL_bits_ctrl_alu_fn),
    .io_out_MUL_bits_ctrl_reg_idxw                (_issueV_io_out_MUL_bits_ctrl_reg_idxw),
    .io_out_MUL_bits_ctrl_wvd                     (_issueV_io_out_MUL_bits_ctrl_wvd),
    .io_out_MUL_bits_ctrl_wxd                     (_issueV_io_out_MUL_bits_ctrl_wxd),
    .io_out_MUL_bits_ctrl_spike_info_sm_id
      (_issueV_io_out_MUL_bits_ctrl_spike_info_sm_id),
    .io_out_MUL_bits_ctrl_spike_info_pc
      (_issueV_io_out_MUL_bits_ctrl_spike_info_pc),
    .io_out_MUL_bits_ctrl_spike_info_inst
      (_issueV_io_out_MUL_bits_ctrl_spike_info_inst),
    .io_out_TC_ready                              (_tensorcore_io_in_ready),	// ventus/src/pipeline/pipe.scala:68:24
    .io_out_TC_valid                              (_issueV_io_out_TC_valid),
    .io_out_TC_bits_in1_0                         (_issueV_io_out_TC_bits_in1_0),
    .io_out_TC_bits_in1_1                         (_issueV_io_out_TC_bits_in1_1),
    .io_out_TC_bits_in1_2                         (_issueV_io_out_TC_bits_in1_2),
    .io_out_TC_bits_in1_3                         (_issueV_io_out_TC_bits_in1_3),
    .io_out_TC_bits_in2_0                         (_issueV_io_out_TC_bits_in2_0),
    .io_out_TC_bits_in2_1                         (_issueV_io_out_TC_bits_in2_1),
    .io_out_TC_bits_in2_2                         (_issueV_io_out_TC_bits_in2_2),
    .io_out_TC_bits_in2_3                         (_issueV_io_out_TC_bits_in2_3),
    .io_out_TC_bits_in3_0                         (_issueV_io_out_TC_bits_in3_0),
    .io_out_TC_bits_in3_1                         (_issueV_io_out_TC_bits_in3_1),
    .io_out_TC_bits_in3_2                         (_issueV_io_out_TC_bits_in3_2),
    .io_out_TC_bits_in3_3                         (_issueV_io_out_TC_bits_in3_3),
    .io_out_TC_bits_ctrl_wid                      (_issueV_io_out_TC_bits_ctrl_wid),
    .io_out_TC_bits_ctrl_reg_idxw                 (_issueV_io_out_TC_bits_ctrl_reg_idxw),
    .io_out_TC_bits_ctrl_spike_info_sm_id
      (_issueV_io_out_TC_bits_ctrl_spike_info_sm_id),
    .io_out_TC_bits_ctrl_spike_info_pc
      (_issueV_io_out_TC_bits_ctrl_spike_info_pc),
    .io_out_TC_bits_ctrl_spike_info_inst
      (_issueV_io_out_TC_bits_ctrl_spike_info_inst)
  );
  ALUexe alu (	// ventus/src/pipeline/pipe.scala:62:17
    .clock                            (clock),
    .reset                            (reset),
    .io_in_ready                      (_alu_io_in_ready),
    .io_in_valid                      (_issueX_io_out_sALU_valid),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_in1                   (_issueX_io_out_sALU_bits_in1),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_in2                   (_issueX_io_out_sALU_bits_in2),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_in3                   (_issueX_io_out_sALU_bits_in3),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_wid              (_issueX_io_out_sALU_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_branch           (_issueX_io_out_sALU_bits_ctrl_branch),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_alu_fn           (_issueX_io_out_sALU_bits_ctrl_alu_fn),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_reg_idxw         (_issueX_io_out_sALU_bits_ctrl_reg_idxw),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_wxd              (_issueX_io_out_sALU_bits_ctrl_wxd),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_spike_info_sm_id (_issueX_io_out_sALU_bits_ctrl_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_spike_info_pc    (_issueX_io_out_sALU_bits_ctrl_spike_info_pc),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_spike_info_inst  (_issueX_io_out_sALU_bits_ctrl_spike_info_inst),	// ventus/src/pipeline/pipe.scala:60:22
    .io_out_valid                     (_alu_io_out_valid),
    .io_out_bits_wb_wxd_rd            (_alu_io_out_bits_wb_wxd_rd),
    .io_out_bits_wxd                  (_alu_io_out_bits_wxd),
    .io_out_bits_reg_idxw             (_alu_io_out_bits_reg_idxw),
    .io_out_bits_warp_id              (_alu_io_out_bits_warp_id),
    .io_out_bits_spike_info_sm_id     (_alu_io_out_bits_spike_info_sm_id),
    .io_out_bits_spike_info_pc        (_alu_io_out_bits_spike_info_pc),
    .io_out_bits_spike_info_inst      (_alu_io_out_bits_spike_info_inst),
    .io_out2br_ready                  (_branch_back_io_in0_ready),	// ventus/src/pipeline/pipe.scala:116:25
    .io_out2br_valid                  (_alu_io_out2br_valid),
    .io_out2br_bits_wid               (_alu_io_out2br_bits_wid),
    .io_out2br_bits_jump              (_alu_io_out2br_bits_jump),
    .io_out2br_bits_new_pc            (_alu_io_out2br_bits_new_pc),
    .io_out2br_bits_spike_info_sm_id  (_alu_io_out2br_bits_spike_info_sm_id),
    .io_out2br_bits_spike_info_pc     (_alu_io_out2br_bits_spike_info_pc),
    .io_out2br_bits_spike_info_inst   (_alu_io_out2br_bits_spike_info_inst)
  );
  vALUv2 valu (	// ventus/src/pipeline/pipe.scala:63:18
    .clock                            (clock),
    .reset                            (reset),
    .io_in_ready                      (_valu_io_in_ready),
    .io_in_valid                      (_issueV_io_out_vALU_valid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wid              (_issueV_io_out_vALU_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_simt_stack       (_issueV_io_out_vALU_bits_ctrl_simt_stack),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reverse          (_issueV_io_out_vALU_bits_ctrl_reverse),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_alu_fn           (_issueV_io_out_vALU_bits_ctrl_alu_fn),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reg_idxw         (_issueV_io_out_vALU_bits_ctrl_reg_idxw),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wvd              (_issueV_io_out_vALU_bits_ctrl_wvd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_readmask         (_issueV_io_out_vALU_bits_ctrl_readmask),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_writemask        (_issueV_io_out_vALU_bits_ctrl_writemask),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_sm_id (_issueV_io_out_vALU_bits_ctrl_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_pc    (_issueV_io_out_vALU_bits_ctrl_spike_info_pc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_inst  (_issueV_io_out_vALU_bits_ctrl_spike_info_inst),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_0                 (_issueV_io_out_vALU_bits_in1_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_1                 (_issueV_io_out_vALU_bits_in1_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_2                 (_issueV_io_out_vALU_bits_in1_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_3                 (_issueV_io_out_vALU_bits_in1_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_4                 (_issueV_io_out_vALU_bits_in1_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_5                 (_issueV_io_out_vALU_bits_in1_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_6                 (_issueV_io_out_vALU_bits_in1_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_7                 (_issueV_io_out_vALU_bits_in1_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_8                 (_issueV_io_out_vALU_bits_in1_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_9                 (_issueV_io_out_vALU_bits_in1_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_10                (_issueV_io_out_vALU_bits_in1_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_11                (_issueV_io_out_vALU_bits_in1_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_12                (_issueV_io_out_vALU_bits_in1_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_13                (_issueV_io_out_vALU_bits_in1_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_14                (_issueV_io_out_vALU_bits_in1_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_15                (_issueV_io_out_vALU_bits_in1_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_0                 (_issueV_io_out_vALU_bits_in2_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_1                 (_issueV_io_out_vALU_bits_in2_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_2                 (_issueV_io_out_vALU_bits_in2_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_3                 (_issueV_io_out_vALU_bits_in2_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_4                 (_issueV_io_out_vALU_bits_in2_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_5                 (_issueV_io_out_vALU_bits_in2_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_6                 (_issueV_io_out_vALU_bits_in2_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_7                 (_issueV_io_out_vALU_bits_in2_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_8                 (_issueV_io_out_vALU_bits_in2_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_9                 (_issueV_io_out_vALU_bits_in2_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_10                (_issueV_io_out_vALU_bits_in2_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_11                (_issueV_io_out_vALU_bits_in2_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_12                (_issueV_io_out_vALU_bits_in2_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_13                (_issueV_io_out_vALU_bits_in2_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_14                (_issueV_io_out_vALU_bits_in2_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_15                (_issueV_io_out_vALU_bits_in2_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_0                (_issueV_io_out_vALU_bits_mask_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_1                (_issueV_io_out_vALU_bits_mask_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_2                (_issueV_io_out_vALU_bits_mask_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_3                (_issueV_io_out_vALU_bits_mask_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_4                (_issueV_io_out_vALU_bits_mask_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_5                (_issueV_io_out_vALU_bits_mask_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_6                (_issueV_io_out_vALU_bits_mask_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_7                (_issueV_io_out_vALU_bits_mask_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_8                (_issueV_io_out_vALU_bits_mask_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_9                (_issueV_io_out_vALU_bits_mask_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_10               (_issueV_io_out_vALU_bits_mask_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_11               (_issueV_io_out_vALU_bits_mask_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_12               (_issueV_io_out_vALU_bits_mask_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_13               (_issueV_io_out_vALU_bits_mask_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_14               (_issueV_io_out_vALU_bits_mask_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_15               (_issueV_io_out_vALU_bits_mask_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_out_valid                     (_valu_io_out_valid),
    .io_out_bits_wvd                  (_valu_io_out_bits_wvd),
    .io_out_bits_reg_idxw             (_valu_io_out_bits_reg_idxw),
    .io_out_bits_warp_id              (_valu_io_out_bits_warp_id),
    .io_out_bits_spike_info_sm_id     (_valu_io_out_bits_spike_info_sm_id),
    .io_out_bits_spike_info_pc        (_valu_io_out_bits_spike_info_pc),
    .io_out_bits_spike_info_inst      (_valu_io_out_bits_spike_info_inst),
    .io_out_bits_wb_wvd_rd_0          (_valu_io_out_bits_wb_wvd_rd_0),
    .io_out_bits_wb_wvd_rd_1          (_valu_io_out_bits_wb_wvd_rd_1),
    .io_out_bits_wb_wvd_rd_2          (_valu_io_out_bits_wb_wvd_rd_2),
    .io_out_bits_wb_wvd_rd_3          (_valu_io_out_bits_wb_wvd_rd_3),
    .io_out_bits_wb_wvd_rd_4          (_valu_io_out_bits_wb_wvd_rd_4),
    .io_out_bits_wb_wvd_rd_5          (_valu_io_out_bits_wb_wvd_rd_5),
    .io_out_bits_wb_wvd_rd_6          (_valu_io_out_bits_wb_wvd_rd_6),
    .io_out_bits_wb_wvd_rd_7          (_valu_io_out_bits_wb_wvd_rd_7),
    .io_out_bits_wb_wvd_rd_8          (_valu_io_out_bits_wb_wvd_rd_8),
    .io_out_bits_wb_wvd_rd_9          (_valu_io_out_bits_wb_wvd_rd_9),
    .io_out_bits_wb_wvd_rd_10         (_valu_io_out_bits_wb_wvd_rd_10),
    .io_out_bits_wb_wvd_rd_11         (_valu_io_out_bits_wb_wvd_rd_11),
    .io_out_bits_wb_wvd_rd_12         (_valu_io_out_bits_wb_wvd_rd_12),
    .io_out_bits_wb_wvd_rd_13         (_valu_io_out_bits_wb_wvd_rd_13),
    .io_out_bits_wb_wvd_rd_14         (_valu_io_out_bits_wb_wvd_rd_14),
    .io_out_bits_wb_wvd_rd_15         (_valu_io_out_bits_wb_wvd_rd_15),
    .io_out_bits_wvd_mask_0           (_valu_io_out_bits_wvd_mask_0),
    .io_out_bits_wvd_mask_1           (_valu_io_out_bits_wvd_mask_1),
    .io_out_bits_wvd_mask_2           (_valu_io_out_bits_wvd_mask_2),
    .io_out_bits_wvd_mask_3           (_valu_io_out_bits_wvd_mask_3),
    .io_out_bits_wvd_mask_4           (_valu_io_out_bits_wvd_mask_4),
    .io_out_bits_wvd_mask_5           (_valu_io_out_bits_wvd_mask_5),
    .io_out_bits_wvd_mask_6           (_valu_io_out_bits_wvd_mask_6),
    .io_out_bits_wvd_mask_7           (_valu_io_out_bits_wvd_mask_7),
    .io_out_bits_wvd_mask_8           (_valu_io_out_bits_wvd_mask_8),
    .io_out_bits_wvd_mask_9           (_valu_io_out_bits_wvd_mask_9),
    .io_out_bits_wvd_mask_10          (_valu_io_out_bits_wvd_mask_10),
    .io_out_bits_wvd_mask_11          (_valu_io_out_bits_wvd_mask_11),
    .io_out_bits_wvd_mask_12          (_valu_io_out_bits_wvd_mask_12),
    .io_out_bits_wvd_mask_13          (_valu_io_out_bits_wvd_mask_13),
    .io_out_bits_wvd_mask_14          (_valu_io_out_bits_wvd_mask_14),
    .io_out_bits_wvd_mask_15          (_valu_io_out_bits_wvd_mask_15),
    .io_out2simt_stack_ready          (_simt_stack_io_if_mask_ready),	// ventus/src/pipeline/pipe.scala:115:24
    .io_out2simt_stack_valid          (_valu_io_out2simt_stack_valid),
    .io_out2simt_stack_bits_wid       (_valu_io_out2simt_stack_bits_wid),
    .io_out2simt_stack_bits_if_mask   (_valu_io_out2simt_stack_bits_if_mask)
  );
  FPUexe fpu (	// ventus/src/pipeline/pipe.scala:64:17
    .clock                            (clock),
    .reset                            (reset),
    .io_in_ready                      (_fpu_io_in_ready),
    .io_in_valid                      (_issueV_io_out_vFPU_valid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_0                 (_issueV_io_out_vFPU_bits_in1_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_1                 (_issueV_io_out_vFPU_bits_in1_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_2                 (_issueV_io_out_vFPU_bits_in1_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_3                 (_issueV_io_out_vFPU_bits_in1_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_4                 (_issueV_io_out_vFPU_bits_in1_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_5                 (_issueV_io_out_vFPU_bits_in1_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_6                 (_issueV_io_out_vFPU_bits_in1_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_7                 (_issueV_io_out_vFPU_bits_in1_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_8                 (_issueV_io_out_vFPU_bits_in1_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_9                 (_issueV_io_out_vFPU_bits_in1_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_10                (_issueV_io_out_vFPU_bits_in1_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_11                (_issueV_io_out_vFPU_bits_in1_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_12                (_issueV_io_out_vFPU_bits_in1_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_13                (_issueV_io_out_vFPU_bits_in1_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_14                (_issueV_io_out_vFPU_bits_in1_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_15                (_issueV_io_out_vFPU_bits_in1_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_0                 (_issueV_io_out_vFPU_bits_in2_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_1                 (_issueV_io_out_vFPU_bits_in2_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_2                 (_issueV_io_out_vFPU_bits_in2_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_3                 (_issueV_io_out_vFPU_bits_in2_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_4                 (_issueV_io_out_vFPU_bits_in2_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_5                 (_issueV_io_out_vFPU_bits_in2_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_6                 (_issueV_io_out_vFPU_bits_in2_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_7                 (_issueV_io_out_vFPU_bits_in2_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_8                 (_issueV_io_out_vFPU_bits_in2_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_9                 (_issueV_io_out_vFPU_bits_in2_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_10                (_issueV_io_out_vFPU_bits_in2_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_11                (_issueV_io_out_vFPU_bits_in2_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_12                (_issueV_io_out_vFPU_bits_in2_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_13                (_issueV_io_out_vFPU_bits_in2_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_14                (_issueV_io_out_vFPU_bits_in2_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_15                (_issueV_io_out_vFPU_bits_in2_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_0                 (_issueV_io_out_vFPU_bits_in3_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_1                 (_issueV_io_out_vFPU_bits_in3_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_2                 (_issueV_io_out_vFPU_bits_in3_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_3                 (_issueV_io_out_vFPU_bits_in3_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_4                 (_issueV_io_out_vFPU_bits_in3_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_5                 (_issueV_io_out_vFPU_bits_in3_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_6                 (_issueV_io_out_vFPU_bits_in3_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_7                 (_issueV_io_out_vFPU_bits_in3_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_8                 (_issueV_io_out_vFPU_bits_in3_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_9                 (_issueV_io_out_vFPU_bits_in3_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_10                (_issueV_io_out_vFPU_bits_in3_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_11                (_issueV_io_out_vFPU_bits_in3_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_12                (_issueV_io_out_vFPU_bits_in3_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_13                (_issueV_io_out_vFPU_bits_in3_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_14                (_issueV_io_out_vFPU_bits_in3_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_15                (_issueV_io_out_vFPU_bits_in3_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_0                (_issueV_io_out_vFPU_bits_mask_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_1                (_issueV_io_out_vFPU_bits_mask_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_2                (_issueV_io_out_vFPU_bits_mask_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_3                (_issueV_io_out_vFPU_bits_mask_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_4                (_issueV_io_out_vFPU_bits_mask_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_5                (_issueV_io_out_vFPU_bits_mask_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_6                (_issueV_io_out_vFPU_bits_mask_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_7                (_issueV_io_out_vFPU_bits_mask_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_8                (_issueV_io_out_vFPU_bits_mask_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_9                (_issueV_io_out_vFPU_bits_mask_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_10               (_issueV_io_out_vFPU_bits_mask_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_11               (_issueV_io_out_vFPU_bits_mask_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_12               (_issueV_io_out_vFPU_bits_mask_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_13               (_issueV_io_out_vFPU_bits_mask_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_14               (_issueV_io_out_vFPU_bits_mask_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_15               (_issueV_io_out_vFPU_bits_mask_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wid              (_issueV_io_out_vFPU_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reverse          (_issueV_io_out_vFPU_bits_ctrl_reverse),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_alu_fn           (_issueV_io_out_vFPU_bits_ctrl_alu_fn),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reg_idxw         (_issueV_io_out_vFPU_bits_ctrl_reg_idxw),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wvd              (_issueV_io_out_vFPU_bits_ctrl_wvd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wxd              (_issueV_io_out_vFPU_bits_ctrl_wxd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_sm_id (_issueV_io_out_vFPU_bits_ctrl_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_pc    (_issueV_io_out_vFPU_bits_ctrl_spike_info_pc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_inst  (_issueV_io_out_vFPU_bits_ctrl_spike_info_inst),	// ventus/src/pipeline/pipe.scala:61:22
    .io_rm
      (_issueV_io_out_vFPU_bits_ctrl_force_rm_rtz ? 3'h1 : _csrfile_io_rm_0),	// ventus/src/pipeline/pipe.scala:61:22, :117:21, :248:41, :389:19
    .io_out_x_ready                   (_wb_io_in_x_1_ready),	// ventus/src/pipeline/pipe.scala:70:16
    .io_out_x_valid                   (_fpu_io_out_x_valid),
    .io_out_x_bits_wb_wxd_rd          (_fpu_io_out_x_bits_wb_wxd_rd),
    .io_out_x_bits_wxd                (_fpu_io_out_x_bits_wxd),
    .io_out_x_bits_reg_idxw           (_fpu_io_out_x_bits_reg_idxw),
    .io_out_x_bits_warp_id            (_fpu_io_out_x_bits_warp_id),
    .io_out_x_bits_spike_info_sm_id   (_fpu_io_out_x_bits_spike_info_sm_id),
    .io_out_x_bits_spike_info_pc      (_fpu_io_out_x_bits_spike_info_pc),
    .io_out_x_bits_spike_info_inst    (_fpu_io_out_x_bits_spike_info_inst),
    .io_out_v_ready                   (_wb_io_in_v_1_ready),	// ventus/src/pipeline/pipe.scala:70:16
    .io_out_v_valid                   (_fpu_io_out_v_valid),
    .io_out_v_bits_wb_wvd_rd_0        (_fpu_io_out_v_bits_wb_wvd_rd_0),
    .io_out_v_bits_wb_wvd_rd_1        (_fpu_io_out_v_bits_wb_wvd_rd_1),
    .io_out_v_bits_wb_wvd_rd_2        (_fpu_io_out_v_bits_wb_wvd_rd_2),
    .io_out_v_bits_wb_wvd_rd_3        (_fpu_io_out_v_bits_wb_wvd_rd_3),
    .io_out_v_bits_wb_wvd_rd_4        (_fpu_io_out_v_bits_wb_wvd_rd_4),
    .io_out_v_bits_wb_wvd_rd_5        (_fpu_io_out_v_bits_wb_wvd_rd_5),
    .io_out_v_bits_wb_wvd_rd_6        (_fpu_io_out_v_bits_wb_wvd_rd_6),
    .io_out_v_bits_wb_wvd_rd_7        (_fpu_io_out_v_bits_wb_wvd_rd_7),
    .io_out_v_bits_wb_wvd_rd_8        (_fpu_io_out_v_bits_wb_wvd_rd_8),
    .io_out_v_bits_wb_wvd_rd_9        (_fpu_io_out_v_bits_wb_wvd_rd_9),
    .io_out_v_bits_wb_wvd_rd_10       (_fpu_io_out_v_bits_wb_wvd_rd_10),
    .io_out_v_bits_wb_wvd_rd_11       (_fpu_io_out_v_bits_wb_wvd_rd_11),
    .io_out_v_bits_wb_wvd_rd_12       (_fpu_io_out_v_bits_wb_wvd_rd_12),
    .io_out_v_bits_wb_wvd_rd_13       (_fpu_io_out_v_bits_wb_wvd_rd_13),
    .io_out_v_bits_wb_wvd_rd_14       (_fpu_io_out_v_bits_wb_wvd_rd_14),
    .io_out_v_bits_wb_wvd_rd_15       (_fpu_io_out_v_bits_wb_wvd_rd_15),
    .io_out_v_bits_wvd_mask_0         (_fpu_io_out_v_bits_wvd_mask_0),
    .io_out_v_bits_wvd_mask_1         (_fpu_io_out_v_bits_wvd_mask_1),
    .io_out_v_bits_wvd_mask_2         (_fpu_io_out_v_bits_wvd_mask_2),
    .io_out_v_bits_wvd_mask_3         (_fpu_io_out_v_bits_wvd_mask_3),
    .io_out_v_bits_wvd_mask_4         (_fpu_io_out_v_bits_wvd_mask_4),
    .io_out_v_bits_wvd_mask_5         (_fpu_io_out_v_bits_wvd_mask_5),
    .io_out_v_bits_wvd_mask_6         (_fpu_io_out_v_bits_wvd_mask_6),
    .io_out_v_bits_wvd_mask_7         (_fpu_io_out_v_bits_wvd_mask_7),
    .io_out_v_bits_wvd_mask_8         (_fpu_io_out_v_bits_wvd_mask_8),
    .io_out_v_bits_wvd_mask_9         (_fpu_io_out_v_bits_wvd_mask_9),
    .io_out_v_bits_wvd_mask_10        (_fpu_io_out_v_bits_wvd_mask_10),
    .io_out_v_bits_wvd_mask_11        (_fpu_io_out_v_bits_wvd_mask_11),
    .io_out_v_bits_wvd_mask_12        (_fpu_io_out_v_bits_wvd_mask_12),
    .io_out_v_bits_wvd_mask_13        (_fpu_io_out_v_bits_wvd_mask_13),
    .io_out_v_bits_wvd_mask_14        (_fpu_io_out_v_bits_wvd_mask_14),
    .io_out_v_bits_wvd_mask_15        (_fpu_io_out_v_bits_wvd_mask_15),
    .io_out_v_bits_wvd                (_fpu_io_out_v_bits_wvd),
    .io_out_v_bits_reg_idxw           (_fpu_io_out_v_bits_reg_idxw),
    .io_out_v_bits_warp_id            (_fpu_io_out_v_bits_warp_id),
    .io_out_v_bits_spike_info_sm_id   (_fpu_io_out_v_bits_spike_info_sm_id),
    .io_out_v_bits_spike_info_pc      (_fpu_io_out_v_bits_spike_info_pc),
    .io_out_v_bits_spike_info_inst    (_fpu_io_out_v_bits_spike_info_inst)
  );
  LSUexe lsu (	// ventus/src/pipeline/pipe.scala:65:17
    .clock                                          (clock),
    .reset                                          (reset),
    .io_lsu_req_ready                               (_lsu_io_lsu_req_ready),
    .io_lsu_req_valid                               (_issueV_io_out_LSU_valid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_0                          (_issueV_io_out_LSU_bits_in1_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_1                          (_issueV_io_out_LSU_bits_in1_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_2                          (_issueV_io_out_LSU_bits_in1_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_3                          (_issueV_io_out_LSU_bits_in1_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_4                          (_issueV_io_out_LSU_bits_in1_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_5                          (_issueV_io_out_LSU_bits_in1_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_6                          (_issueV_io_out_LSU_bits_in1_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_7                          (_issueV_io_out_LSU_bits_in1_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_8                          (_issueV_io_out_LSU_bits_in1_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_9                          (_issueV_io_out_LSU_bits_in1_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_10                         (_issueV_io_out_LSU_bits_in1_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_11                         (_issueV_io_out_LSU_bits_in1_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_12                         (_issueV_io_out_LSU_bits_in1_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_13                         (_issueV_io_out_LSU_bits_in1_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_14                         (_issueV_io_out_LSU_bits_in1_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in1_15                         (_issueV_io_out_LSU_bits_in1_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_0                          (_issueV_io_out_LSU_bits_in2_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_1                          (_issueV_io_out_LSU_bits_in2_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_2                          (_issueV_io_out_LSU_bits_in2_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_3                          (_issueV_io_out_LSU_bits_in2_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_4                          (_issueV_io_out_LSU_bits_in2_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_5                          (_issueV_io_out_LSU_bits_in2_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_6                          (_issueV_io_out_LSU_bits_in2_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_7                          (_issueV_io_out_LSU_bits_in2_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_8                          (_issueV_io_out_LSU_bits_in2_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_9                          (_issueV_io_out_LSU_bits_in2_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_10                         (_issueV_io_out_LSU_bits_in2_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_11                         (_issueV_io_out_LSU_bits_in2_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_12                         (_issueV_io_out_LSU_bits_in2_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_13                         (_issueV_io_out_LSU_bits_in2_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_14                         (_issueV_io_out_LSU_bits_in2_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in2_15                         (_issueV_io_out_LSU_bits_in2_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_0                          (_issueV_io_out_LSU_bits_in3_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_1                          (_issueV_io_out_LSU_bits_in3_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_2                          (_issueV_io_out_LSU_bits_in3_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_3                          (_issueV_io_out_LSU_bits_in3_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_4                          (_issueV_io_out_LSU_bits_in3_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_5                          (_issueV_io_out_LSU_bits_in3_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_6                          (_issueV_io_out_LSU_bits_in3_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_7                          (_issueV_io_out_LSU_bits_in3_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_8                          (_issueV_io_out_LSU_bits_in3_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_9                          (_issueV_io_out_LSU_bits_in3_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_10                         (_issueV_io_out_LSU_bits_in3_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_11                         (_issueV_io_out_LSU_bits_in3_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_12                         (_issueV_io_out_LSU_bits_in3_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_13                         (_issueV_io_out_LSU_bits_in3_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_14                         (_issueV_io_out_LSU_bits_in3_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_in3_15                         (_issueV_io_out_LSU_bits_in3_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_0                         (_issueV_io_out_LSU_bits_mask_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_1                         (_issueV_io_out_LSU_bits_mask_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_2                         (_issueV_io_out_LSU_bits_mask_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_3                         (_issueV_io_out_LSU_bits_mask_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_4                         (_issueV_io_out_LSU_bits_mask_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_5                         (_issueV_io_out_LSU_bits_mask_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_6                         (_issueV_io_out_LSU_bits_mask_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_7                         (_issueV_io_out_LSU_bits_mask_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_8                         (_issueV_io_out_LSU_bits_mask_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_9                         (_issueV_io_out_LSU_bits_mask_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_10                        (_issueV_io_out_LSU_bits_mask_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_11                        (_issueV_io_out_LSU_bits_mask_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_12                        (_issueV_io_out_LSU_bits_mask_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_13                        (_issueV_io_out_LSU_bits_mask_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_14                        (_issueV_io_out_LSU_bits_mask_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_mask_15                        (_issueV_io_out_LSU_bits_mask_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_inst                      (_issueV_io_out_LSU_bits_ctrl_inst),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_wid                       (_issueV_io_out_LSU_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_fp                        (_issueV_io_out_LSU_bits_ctrl_fp),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_branch                    (_issueV_io_out_LSU_bits_ctrl_branch),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_simt_stack
      (_issueV_io_out_LSU_bits_ctrl_simt_stack),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_simt_stack_op
      (_issueV_io_out_LSU_bits_ctrl_simt_stack_op),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_barrier
      (_issueV_io_out_LSU_bits_ctrl_barrier),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_csr                       (_issueV_io_out_LSU_bits_ctrl_csr),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_reverse
      (_issueV_io_out_LSU_bits_ctrl_reverse),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_sel_alu2
      (_issueV_io_out_LSU_bits_ctrl_sel_alu2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_sel_alu1
      (_issueV_io_out_LSU_bits_ctrl_sel_alu1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_isvec                     (_issueV_io_out_LSU_bits_ctrl_isvec),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_sel_alu3
      (_issueV_io_out_LSU_bits_ctrl_sel_alu3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_mask                      (_issueV_io_out_LSU_bits_ctrl_mask),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_sel_imm
      (_issueV_io_out_LSU_bits_ctrl_sel_imm),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_mem_whb
      (_issueV_io_out_LSU_bits_ctrl_mem_whb),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_mem_unsigned
      (_issueV_io_out_LSU_bits_ctrl_mem_unsigned),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_alu_fn                    (_issueV_io_out_LSU_bits_ctrl_alu_fn),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_force_rm_rtz
      (_issueV_io_out_LSU_bits_ctrl_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_is_vls12
      (_issueV_io_out_LSU_bits_ctrl_is_vls12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_mem                       (_issueV_io_out_LSU_bits_ctrl_mem),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_mul                       (_issueV_io_out_LSU_bits_ctrl_mul),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_tc                        (_issueV_io_out_LSU_bits_ctrl_tc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_disable_mask
      (_issueV_io_out_LSU_bits_ctrl_disable_mask),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_custom_signal_0
      (_issueV_io_out_LSU_bits_ctrl_custom_signal_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_mem_cmd
      (_issueV_io_out_LSU_bits_ctrl_mem_cmd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_mop                       (_issueV_io_out_LSU_bits_ctrl_mop),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_reg_idx1
      (_issueV_io_out_LSU_bits_ctrl_reg_idx1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_reg_idx2
      (_issueV_io_out_LSU_bits_ctrl_reg_idx2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_reg_idx3
      (_issueV_io_out_LSU_bits_ctrl_reg_idx3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_reg_idxw
      (_issueV_io_out_LSU_bits_ctrl_reg_idxw),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_wvd                       (_issueV_io_out_LSU_bits_ctrl_wvd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_fence                     (_issueV_io_out_LSU_bits_ctrl_fence),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_sfu                       (_issueV_io_out_LSU_bits_ctrl_sfu),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_readmask
      (_issueV_io_out_LSU_bits_ctrl_readmask),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_writemask
      (_issueV_io_out_LSU_bits_ctrl_writemask),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_wxd                       (_issueV_io_out_LSU_bits_ctrl_wxd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_pc                        (_issueV_io_out_LSU_bits_ctrl_pc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_imm_ext
      (_issueV_io_out_LSU_bits_ctrl_imm_ext),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_spike_info_sm_id
      (_issueV_io_out_LSU_bits_ctrl_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_spike_info_pc
      (_issueV_io_out_LSU_bits_ctrl_spike_info_pc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_spike_info_inst
      (_issueV_io_out_LSU_bits_ctrl_spike_info_inst),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_atomic                    (_issueV_io_out_LSU_bits_ctrl_atomic),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_aq                        (_issueV_io_out_LSU_bits_ctrl_aq),	// ventus/src/pipeline/pipe.scala:61:22
    .io_lsu_req_bits_ctrl_rl                        (_issueV_io_out_LSU_bits_ctrl_rl),	// ventus/src/pipeline/pipe.scala:61:22
    .io_dcache_rsp_ready                            (io_dcache_rsp_ready),
    .io_dcache_rsp_valid                            (io_dcache_rsp_valid),
    .io_dcache_rsp_bits_instrId                     (io_dcache_rsp_bits_instrId),
    .io_dcache_rsp_bits_data_0                      (io_dcache_rsp_bits_data_0),
    .io_dcache_rsp_bits_data_1                      (io_dcache_rsp_bits_data_1),
    .io_dcache_rsp_bits_data_2                      (io_dcache_rsp_bits_data_2),
    .io_dcache_rsp_bits_data_3                      (io_dcache_rsp_bits_data_3),
    .io_dcache_rsp_bits_data_4                      (io_dcache_rsp_bits_data_4),
    .io_dcache_rsp_bits_data_5                      (io_dcache_rsp_bits_data_5),
    .io_dcache_rsp_bits_data_6                      (io_dcache_rsp_bits_data_6),
    .io_dcache_rsp_bits_data_7                      (io_dcache_rsp_bits_data_7),
    .io_dcache_rsp_bits_data_8                      (io_dcache_rsp_bits_data_8),
    .io_dcache_rsp_bits_data_9                      (io_dcache_rsp_bits_data_9),
    .io_dcache_rsp_bits_data_10                     (io_dcache_rsp_bits_data_10),
    .io_dcache_rsp_bits_data_11                     (io_dcache_rsp_bits_data_11),
    .io_dcache_rsp_bits_data_12                     (io_dcache_rsp_bits_data_12),
    .io_dcache_rsp_bits_data_13                     (io_dcache_rsp_bits_data_13),
    .io_dcache_rsp_bits_data_14                     (io_dcache_rsp_bits_data_14),
    .io_dcache_rsp_bits_data_15                     (io_dcache_rsp_bits_data_15),
    .io_dcache_rsp_bits_activeMask_0                (io_dcache_rsp_bits_activeMask_0),
    .io_dcache_rsp_bits_activeMask_1                (io_dcache_rsp_bits_activeMask_1),
    .io_dcache_rsp_bits_activeMask_2                (io_dcache_rsp_bits_activeMask_2),
    .io_dcache_rsp_bits_activeMask_3                (io_dcache_rsp_bits_activeMask_3),
    .io_dcache_rsp_bits_activeMask_4                (io_dcache_rsp_bits_activeMask_4),
    .io_dcache_rsp_bits_activeMask_5                (io_dcache_rsp_bits_activeMask_5),
    .io_dcache_rsp_bits_activeMask_6                (io_dcache_rsp_bits_activeMask_6),
    .io_dcache_rsp_bits_activeMask_7                (io_dcache_rsp_bits_activeMask_7),
    .io_dcache_rsp_bits_activeMask_8                (io_dcache_rsp_bits_activeMask_8),
    .io_dcache_rsp_bits_activeMask_9                (io_dcache_rsp_bits_activeMask_9),
    .io_dcache_rsp_bits_activeMask_10               (io_dcache_rsp_bits_activeMask_10),
    .io_dcache_rsp_bits_activeMask_11               (io_dcache_rsp_bits_activeMask_11),
    .io_dcache_rsp_bits_activeMask_12               (io_dcache_rsp_bits_activeMask_12),
    .io_dcache_rsp_bits_activeMask_13               (io_dcache_rsp_bits_activeMask_13),
    .io_dcache_rsp_bits_activeMask_14               (io_dcache_rsp_bits_activeMask_14),
    .io_dcache_rsp_bits_activeMask_15               (io_dcache_rsp_bits_activeMask_15),
    .io_lsu_rsp_ready                               (_lsu2wb_io_lsu_rsp_ready),	// ventus/src/pipeline/pipe.scala:69:20
    .io_lsu_rsp_valid                               (_lsu_io_lsu_rsp_valid),
    .io_lsu_rsp_bits_tag_warp_id                    (_lsu_io_lsu_rsp_bits_tag_warp_id),
    .io_lsu_rsp_bits_tag_wfd                        (_lsu_io_lsu_rsp_bits_tag_wfd),
    .io_lsu_rsp_bits_tag_wxd                        (_lsu_io_lsu_rsp_bits_tag_wxd),
    .io_lsu_rsp_bits_tag_reg_idxw                   (_lsu_io_lsu_rsp_bits_tag_reg_idxw),
    .io_lsu_rsp_bits_tag_mask_0                     (_lsu_io_lsu_rsp_bits_tag_mask_0),
    .io_lsu_rsp_bits_tag_mask_1                     (_lsu_io_lsu_rsp_bits_tag_mask_1),
    .io_lsu_rsp_bits_tag_mask_2                     (_lsu_io_lsu_rsp_bits_tag_mask_2),
    .io_lsu_rsp_bits_tag_mask_3                     (_lsu_io_lsu_rsp_bits_tag_mask_3),
    .io_lsu_rsp_bits_tag_mask_4                     (_lsu_io_lsu_rsp_bits_tag_mask_4),
    .io_lsu_rsp_bits_tag_mask_5                     (_lsu_io_lsu_rsp_bits_tag_mask_5),
    .io_lsu_rsp_bits_tag_mask_6                     (_lsu_io_lsu_rsp_bits_tag_mask_6),
    .io_lsu_rsp_bits_tag_mask_7                     (_lsu_io_lsu_rsp_bits_tag_mask_7),
    .io_lsu_rsp_bits_tag_mask_8                     (_lsu_io_lsu_rsp_bits_tag_mask_8),
    .io_lsu_rsp_bits_tag_mask_9                     (_lsu_io_lsu_rsp_bits_tag_mask_9),
    .io_lsu_rsp_bits_tag_mask_10                    (_lsu_io_lsu_rsp_bits_tag_mask_10),
    .io_lsu_rsp_bits_tag_mask_11                    (_lsu_io_lsu_rsp_bits_tag_mask_11),
    .io_lsu_rsp_bits_tag_mask_12                    (_lsu_io_lsu_rsp_bits_tag_mask_12),
    .io_lsu_rsp_bits_tag_mask_13                    (_lsu_io_lsu_rsp_bits_tag_mask_13),
    .io_lsu_rsp_bits_tag_mask_14                    (_lsu_io_lsu_rsp_bits_tag_mask_14),
    .io_lsu_rsp_bits_tag_mask_15                    (_lsu_io_lsu_rsp_bits_tag_mask_15),
    .io_lsu_rsp_bits_tag_isWrite                    (_lsu_io_lsu_rsp_bits_tag_isWrite),
    .io_lsu_rsp_bits_tag_spike_info_sm_id
      (_lsu_io_lsu_rsp_bits_tag_spike_info_sm_id),
    .io_lsu_rsp_bits_tag_spike_info_pc
      (_lsu_io_lsu_rsp_bits_tag_spike_info_pc),
    .io_lsu_rsp_bits_tag_spike_info_inst
      (_lsu_io_lsu_rsp_bits_tag_spike_info_inst),
    .io_lsu_rsp_bits_data_0                         (_lsu_io_lsu_rsp_bits_data_0),
    .io_lsu_rsp_bits_data_1                         (_lsu_io_lsu_rsp_bits_data_1),
    .io_lsu_rsp_bits_data_2                         (_lsu_io_lsu_rsp_bits_data_2),
    .io_lsu_rsp_bits_data_3                         (_lsu_io_lsu_rsp_bits_data_3),
    .io_lsu_rsp_bits_data_4                         (_lsu_io_lsu_rsp_bits_data_4),
    .io_lsu_rsp_bits_data_5                         (_lsu_io_lsu_rsp_bits_data_5),
    .io_lsu_rsp_bits_data_6                         (_lsu_io_lsu_rsp_bits_data_6),
    .io_lsu_rsp_bits_data_7                         (_lsu_io_lsu_rsp_bits_data_7),
    .io_lsu_rsp_bits_data_8                         (_lsu_io_lsu_rsp_bits_data_8),
    .io_lsu_rsp_bits_data_9                         (_lsu_io_lsu_rsp_bits_data_9),
    .io_lsu_rsp_bits_data_10                        (_lsu_io_lsu_rsp_bits_data_10),
    .io_lsu_rsp_bits_data_11                        (_lsu_io_lsu_rsp_bits_data_11),
    .io_lsu_rsp_bits_data_12                        (_lsu_io_lsu_rsp_bits_data_12),
    .io_lsu_rsp_bits_data_13                        (_lsu_io_lsu_rsp_bits_data_13),
    .io_lsu_rsp_bits_data_14                        (_lsu_io_lsu_rsp_bits_data_14),
    .io_lsu_rsp_bits_data_15                        (_lsu_io_lsu_rsp_bits_data_15),
    .io_dcache_req_ready                            (io_dcache_req_ready),
    .io_dcache_req_valid                            (io_dcache_req_valid),
    .io_dcache_req_bits_instrId                     (io_dcache_req_bits_instrId),
    .io_dcache_req_bits_tag                         (io_dcache_req_bits_tag),
    .io_dcache_req_bits_setIdx                      (io_dcache_req_bits_setIdx),
    .io_dcache_req_bits_perLaneAddr_0_activeMask
      (io_dcache_req_bits_perLaneAddr_0_activeMask),
    .io_dcache_req_bits_perLaneAddr_0_blockOffset
      (io_dcache_req_bits_perLaneAddr_0_blockOffset),
    .io_dcache_req_bits_perLaneAddr_0_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_0_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_1_activeMask
      (io_dcache_req_bits_perLaneAddr_1_activeMask),
    .io_dcache_req_bits_perLaneAddr_1_blockOffset
      (io_dcache_req_bits_perLaneAddr_1_blockOffset),
    .io_dcache_req_bits_perLaneAddr_1_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_1_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_2_activeMask
      (io_dcache_req_bits_perLaneAddr_2_activeMask),
    .io_dcache_req_bits_perLaneAddr_2_blockOffset
      (io_dcache_req_bits_perLaneAddr_2_blockOffset),
    .io_dcache_req_bits_perLaneAddr_2_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_2_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_3_activeMask
      (io_dcache_req_bits_perLaneAddr_3_activeMask),
    .io_dcache_req_bits_perLaneAddr_3_blockOffset
      (io_dcache_req_bits_perLaneAddr_3_blockOffset),
    .io_dcache_req_bits_perLaneAddr_3_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_3_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_4_activeMask
      (io_dcache_req_bits_perLaneAddr_4_activeMask),
    .io_dcache_req_bits_perLaneAddr_4_blockOffset
      (io_dcache_req_bits_perLaneAddr_4_blockOffset),
    .io_dcache_req_bits_perLaneAddr_4_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_4_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_5_activeMask
      (io_dcache_req_bits_perLaneAddr_5_activeMask),
    .io_dcache_req_bits_perLaneAddr_5_blockOffset
      (io_dcache_req_bits_perLaneAddr_5_blockOffset),
    .io_dcache_req_bits_perLaneAddr_5_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_5_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_6_activeMask
      (io_dcache_req_bits_perLaneAddr_6_activeMask),
    .io_dcache_req_bits_perLaneAddr_6_blockOffset
      (io_dcache_req_bits_perLaneAddr_6_blockOffset),
    .io_dcache_req_bits_perLaneAddr_6_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_6_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_7_activeMask
      (io_dcache_req_bits_perLaneAddr_7_activeMask),
    .io_dcache_req_bits_perLaneAddr_7_blockOffset
      (io_dcache_req_bits_perLaneAddr_7_blockOffset),
    .io_dcache_req_bits_perLaneAddr_7_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_7_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_8_activeMask
      (io_dcache_req_bits_perLaneAddr_8_activeMask),
    .io_dcache_req_bits_perLaneAddr_8_blockOffset
      (io_dcache_req_bits_perLaneAddr_8_blockOffset),
    .io_dcache_req_bits_perLaneAddr_8_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_8_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_9_activeMask
      (io_dcache_req_bits_perLaneAddr_9_activeMask),
    .io_dcache_req_bits_perLaneAddr_9_blockOffset
      (io_dcache_req_bits_perLaneAddr_9_blockOffset),
    .io_dcache_req_bits_perLaneAddr_9_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_9_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_10_activeMask
      (io_dcache_req_bits_perLaneAddr_10_activeMask),
    .io_dcache_req_bits_perLaneAddr_10_blockOffset
      (io_dcache_req_bits_perLaneAddr_10_blockOffset),
    .io_dcache_req_bits_perLaneAddr_10_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_10_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_11_activeMask
      (io_dcache_req_bits_perLaneAddr_11_activeMask),
    .io_dcache_req_bits_perLaneAddr_11_blockOffset
      (io_dcache_req_bits_perLaneAddr_11_blockOffset),
    .io_dcache_req_bits_perLaneAddr_11_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_11_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_12_activeMask
      (io_dcache_req_bits_perLaneAddr_12_activeMask),
    .io_dcache_req_bits_perLaneAddr_12_blockOffset
      (io_dcache_req_bits_perLaneAddr_12_blockOffset),
    .io_dcache_req_bits_perLaneAddr_12_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_12_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_13_activeMask
      (io_dcache_req_bits_perLaneAddr_13_activeMask),
    .io_dcache_req_bits_perLaneAddr_13_blockOffset
      (io_dcache_req_bits_perLaneAddr_13_blockOffset),
    .io_dcache_req_bits_perLaneAddr_13_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_13_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_14_activeMask
      (io_dcache_req_bits_perLaneAddr_14_activeMask),
    .io_dcache_req_bits_perLaneAddr_14_blockOffset
      (io_dcache_req_bits_perLaneAddr_14_blockOffset),
    .io_dcache_req_bits_perLaneAddr_14_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_14_wordOffset1H),
    .io_dcache_req_bits_perLaneAddr_15_activeMask
      (io_dcache_req_bits_perLaneAddr_15_activeMask),
    .io_dcache_req_bits_perLaneAddr_15_blockOffset
      (io_dcache_req_bits_perLaneAddr_15_blockOffset),
    .io_dcache_req_bits_perLaneAddr_15_wordOffset1H
      (io_dcache_req_bits_perLaneAddr_15_wordOffset1H),
    .io_dcache_req_bits_data_0                      (io_dcache_req_bits_data_0),
    .io_dcache_req_bits_data_1                      (io_dcache_req_bits_data_1),
    .io_dcache_req_bits_data_2                      (io_dcache_req_bits_data_2),
    .io_dcache_req_bits_data_3                      (io_dcache_req_bits_data_3),
    .io_dcache_req_bits_data_4                      (io_dcache_req_bits_data_4),
    .io_dcache_req_bits_data_5                      (io_dcache_req_bits_data_5),
    .io_dcache_req_bits_data_6                      (io_dcache_req_bits_data_6),
    .io_dcache_req_bits_data_7                      (io_dcache_req_bits_data_7),
    .io_dcache_req_bits_data_8                      (io_dcache_req_bits_data_8),
    .io_dcache_req_bits_data_9                      (io_dcache_req_bits_data_9),
    .io_dcache_req_bits_data_10                     (io_dcache_req_bits_data_10),
    .io_dcache_req_bits_data_11                     (io_dcache_req_bits_data_11),
    .io_dcache_req_bits_data_12                     (io_dcache_req_bits_data_12),
    .io_dcache_req_bits_data_13                     (io_dcache_req_bits_data_13),
    .io_dcache_req_bits_data_14                     (io_dcache_req_bits_data_14),
    .io_dcache_req_bits_data_15                     (io_dcache_req_bits_data_15),
    .io_dcache_req_bits_opcode                      (io_dcache_req_bits_opcode),
    .io_dcache_req_bits_param                       (io_dcache_req_bits_param),
    .io_dcache_req_bits_spike_info_pc               (io_dcache_req_bits_spike_info_pc),
    .io_dcache_req_bits_spike_info_vaddr            (io_dcache_req_bits_spike_info_vaddr),
    .io_shared_req_ready                            (io_shared_req_ready),
    .io_shared_req_valid                            (io_shared_req_valid),
    .io_shared_req_bits_instrId                     (io_shared_req_bits_instrId),
    .io_shared_req_bits_isWrite                     (io_shared_req_bits_isWrite),
    .io_shared_req_bits_setIdx                      (io_shared_req_bits_setIdx),
    .io_shared_req_bits_perLaneAddr_0_activeMask
      (io_shared_req_bits_perLaneAddr_0_activeMask),
    .io_shared_req_bits_perLaneAddr_0_blockOffset
      (io_shared_req_bits_perLaneAddr_0_blockOffset),
    .io_shared_req_bits_perLaneAddr_0_wordOffset1H
      (io_shared_req_bits_perLaneAddr_0_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_1_activeMask
      (io_shared_req_bits_perLaneAddr_1_activeMask),
    .io_shared_req_bits_perLaneAddr_1_blockOffset
      (io_shared_req_bits_perLaneAddr_1_blockOffset),
    .io_shared_req_bits_perLaneAddr_1_wordOffset1H
      (io_shared_req_bits_perLaneAddr_1_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_2_activeMask
      (io_shared_req_bits_perLaneAddr_2_activeMask),
    .io_shared_req_bits_perLaneAddr_2_blockOffset
      (io_shared_req_bits_perLaneAddr_2_blockOffset),
    .io_shared_req_bits_perLaneAddr_2_wordOffset1H
      (io_shared_req_bits_perLaneAddr_2_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_3_activeMask
      (io_shared_req_bits_perLaneAddr_3_activeMask),
    .io_shared_req_bits_perLaneAddr_3_blockOffset
      (io_shared_req_bits_perLaneAddr_3_blockOffset),
    .io_shared_req_bits_perLaneAddr_3_wordOffset1H
      (io_shared_req_bits_perLaneAddr_3_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_4_activeMask
      (io_shared_req_bits_perLaneAddr_4_activeMask),
    .io_shared_req_bits_perLaneAddr_4_blockOffset
      (io_shared_req_bits_perLaneAddr_4_blockOffset),
    .io_shared_req_bits_perLaneAddr_4_wordOffset1H
      (io_shared_req_bits_perLaneAddr_4_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_5_activeMask
      (io_shared_req_bits_perLaneAddr_5_activeMask),
    .io_shared_req_bits_perLaneAddr_5_blockOffset
      (io_shared_req_bits_perLaneAddr_5_blockOffset),
    .io_shared_req_bits_perLaneAddr_5_wordOffset1H
      (io_shared_req_bits_perLaneAddr_5_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_6_activeMask
      (io_shared_req_bits_perLaneAddr_6_activeMask),
    .io_shared_req_bits_perLaneAddr_6_blockOffset
      (io_shared_req_bits_perLaneAddr_6_blockOffset),
    .io_shared_req_bits_perLaneAddr_6_wordOffset1H
      (io_shared_req_bits_perLaneAddr_6_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_7_activeMask
      (io_shared_req_bits_perLaneAddr_7_activeMask),
    .io_shared_req_bits_perLaneAddr_7_blockOffset
      (io_shared_req_bits_perLaneAddr_7_blockOffset),
    .io_shared_req_bits_perLaneAddr_7_wordOffset1H
      (io_shared_req_bits_perLaneAddr_7_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_8_activeMask
      (io_shared_req_bits_perLaneAddr_8_activeMask),
    .io_shared_req_bits_perLaneAddr_8_blockOffset
      (io_shared_req_bits_perLaneAddr_8_blockOffset),
    .io_shared_req_bits_perLaneAddr_8_wordOffset1H
      (io_shared_req_bits_perLaneAddr_8_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_9_activeMask
      (io_shared_req_bits_perLaneAddr_9_activeMask),
    .io_shared_req_bits_perLaneAddr_9_blockOffset
      (io_shared_req_bits_perLaneAddr_9_blockOffset),
    .io_shared_req_bits_perLaneAddr_9_wordOffset1H
      (io_shared_req_bits_perLaneAddr_9_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_10_activeMask
      (io_shared_req_bits_perLaneAddr_10_activeMask),
    .io_shared_req_bits_perLaneAddr_10_blockOffset
      (io_shared_req_bits_perLaneAddr_10_blockOffset),
    .io_shared_req_bits_perLaneAddr_10_wordOffset1H
      (io_shared_req_bits_perLaneAddr_10_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_11_activeMask
      (io_shared_req_bits_perLaneAddr_11_activeMask),
    .io_shared_req_bits_perLaneAddr_11_blockOffset
      (io_shared_req_bits_perLaneAddr_11_blockOffset),
    .io_shared_req_bits_perLaneAddr_11_wordOffset1H
      (io_shared_req_bits_perLaneAddr_11_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_12_activeMask
      (io_shared_req_bits_perLaneAddr_12_activeMask),
    .io_shared_req_bits_perLaneAddr_12_blockOffset
      (io_shared_req_bits_perLaneAddr_12_blockOffset),
    .io_shared_req_bits_perLaneAddr_12_wordOffset1H
      (io_shared_req_bits_perLaneAddr_12_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_13_activeMask
      (io_shared_req_bits_perLaneAddr_13_activeMask),
    .io_shared_req_bits_perLaneAddr_13_blockOffset
      (io_shared_req_bits_perLaneAddr_13_blockOffset),
    .io_shared_req_bits_perLaneAddr_13_wordOffset1H
      (io_shared_req_bits_perLaneAddr_13_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_14_activeMask
      (io_shared_req_bits_perLaneAddr_14_activeMask),
    .io_shared_req_bits_perLaneAddr_14_blockOffset
      (io_shared_req_bits_perLaneAddr_14_blockOffset),
    .io_shared_req_bits_perLaneAddr_14_wordOffset1H
      (io_shared_req_bits_perLaneAddr_14_wordOffset1H),
    .io_shared_req_bits_perLaneAddr_15_activeMask
      (io_shared_req_bits_perLaneAddr_15_activeMask),
    .io_shared_req_bits_perLaneAddr_15_blockOffset
      (io_shared_req_bits_perLaneAddr_15_blockOffset),
    .io_shared_req_bits_perLaneAddr_15_wordOffset1H
      (io_shared_req_bits_perLaneAddr_15_wordOffset1H),
    .io_shared_req_bits_data_0                      (io_shared_req_bits_data_0),
    .io_shared_req_bits_data_1                      (io_shared_req_bits_data_1),
    .io_shared_req_bits_data_2                      (io_shared_req_bits_data_2),
    .io_shared_req_bits_data_3                      (io_shared_req_bits_data_3),
    .io_shared_req_bits_data_4                      (io_shared_req_bits_data_4),
    .io_shared_req_bits_data_5                      (io_shared_req_bits_data_5),
    .io_shared_req_bits_data_6                      (io_shared_req_bits_data_6),
    .io_shared_req_bits_data_7                      (io_shared_req_bits_data_7),
    .io_shared_req_bits_data_8                      (io_shared_req_bits_data_8),
    .io_shared_req_bits_data_9                      (io_shared_req_bits_data_9),
    .io_shared_req_bits_data_10                     (io_shared_req_bits_data_10),
    .io_shared_req_bits_data_11                     (io_shared_req_bits_data_11),
    .io_shared_req_bits_data_12                     (io_shared_req_bits_data_12),
    .io_shared_req_bits_data_13                     (io_shared_req_bits_data_13),
    .io_shared_req_bits_data_14                     (io_shared_req_bits_data_14),
    .io_shared_req_bits_data_15                     (io_shared_req_bits_data_15),
    .io_shared_rsp_ready                            (io_shared_rsp_ready),
    .io_shared_rsp_valid                            (io_shared_rsp_valid),
    .io_shared_rsp_bits_instrId                     (io_shared_rsp_bits_instrId),
    .io_shared_rsp_bits_data_0                      (io_shared_rsp_bits_data_0),
    .io_shared_rsp_bits_data_1                      (io_shared_rsp_bits_data_1),
    .io_shared_rsp_bits_data_2                      (io_shared_rsp_bits_data_2),
    .io_shared_rsp_bits_data_3                      (io_shared_rsp_bits_data_3),
    .io_shared_rsp_bits_data_4                      (io_shared_rsp_bits_data_4),
    .io_shared_rsp_bits_data_5                      (io_shared_rsp_bits_data_5),
    .io_shared_rsp_bits_data_6                      (io_shared_rsp_bits_data_6),
    .io_shared_rsp_bits_data_7                      (io_shared_rsp_bits_data_7),
    .io_shared_rsp_bits_data_8                      (io_shared_rsp_bits_data_8),
    .io_shared_rsp_bits_data_9                      (io_shared_rsp_bits_data_9),
    .io_shared_rsp_bits_data_10                     (io_shared_rsp_bits_data_10),
    .io_shared_rsp_bits_data_11                     (io_shared_rsp_bits_data_11),
    .io_shared_rsp_bits_data_12                     (io_shared_rsp_bits_data_12),
    .io_shared_rsp_bits_data_13                     (io_shared_rsp_bits_data_13),
    .io_shared_rsp_bits_data_14                     (io_shared_rsp_bits_data_14),
    .io_shared_rsp_bits_data_15                     (io_shared_rsp_bits_data_15),
    .io_shared_rsp_bits_activeMask_0                (io_shared_rsp_bits_activeMask_0),
    .io_shared_rsp_bits_activeMask_1                (io_shared_rsp_bits_activeMask_1),
    .io_shared_rsp_bits_activeMask_2                (io_shared_rsp_bits_activeMask_2),
    .io_shared_rsp_bits_activeMask_3                (io_shared_rsp_bits_activeMask_3),
    .io_shared_rsp_bits_activeMask_4                (io_shared_rsp_bits_activeMask_4),
    .io_shared_rsp_bits_activeMask_5                (io_shared_rsp_bits_activeMask_5),
    .io_shared_rsp_bits_activeMask_6                (io_shared_rsp_bits_activeMask_6),
    .io_shared_rsp_bits_activeMask_7                (io_shared_rsp_bits_activeMask_7),
    .io_shared_rsp_bits_activeMask_8                (io_shared_rsp_bits_activeMask_8),
    .io_shared_rsp_bits_activeMask_9                (io_shared_rsp_bits_activeMask_9),
    .io_shared_rsp_bits_activeMask_10               (io_shared_rsp_bits_activeMask_10),
    .io_shared_rsp_bits_activeMask_11               (io_shared_rsp_bits_activeMask_11),
    .io_shared_rsp_bits_activeMask_12               (io_shared_rsp_bits_activeMask_12),
    .io_shared_rsp_bits_activeMask_13               (io_shared_rsp_bits_activeMask_13),
    .io_shared_rsp_bits_activeMask_14               (io_shared_rsp_bits_activeMask_14),
    .io_shared_rsp_bits_activeMask_15               (io_shared_rsp_bits_activeMask_15),
    .io_fence_end                                   (_lsu_io_fence_end),
    .io_flush_dcache_ready                          (_lsu_io_flush_dcache_ready),
    .io_flush_dcache_valid                          (_warp_sche_io_flushDCache_valid),	// ventus/src/pipeline/pipe.scala:54:23
    .io_csr_wid                                     (_lsu_io_csr_wid),
    .io_csr_pds                                     (_csrfile_io_lsu_pds),	// ventus/src/pipeline/pipe.scala:117:21
    .io_csr_numw                                    (_csrfile_io_lsu_numw),	// ventus/src/pipeline/pipe.scala:117:21
    .io_csr_tid                                     (_csrfile_io_lsu_tid)	// ventus/src/pipeline/pipe.scala:117:21
  );
  SFUexe sfu (	// ventus/src/pipeline/pipe.scala:66:17
    .clock                            (clock),
    .reset                            (reset),
    .io_in_ready                      (_sfu_io_in_ready),
    .io_in_valid                      (_issueV_io_out_SFU_valid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_0                 (_issueV_io_out_SFU_bits_in1_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_1                 (_issueV_io_out_SFU_bits_in1_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_2                 (_issueV_io_out_SFU_bits_in1_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_3                 (_issueV_io_out_SFU_bits_in1_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_4                 (_issueV_io_out_SFU_bits_in1_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_5                 (_issueV_io_out_SFU_bits_in1_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_6                 (_issueV_io_out_SFU_bits_in1_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_7                 (_issueV_io_out_SFU_bits_in1_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_8                 (_issueV_io_out_SFU_bits_in1_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_9                 (_issueV_io_out_SFU_bits_in1_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_10                (_issueV_io_out_SFU_bits_in1_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_11                (_issueV_io_out_SFU_bits_in1_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_12                (_issueV_io_out_SFU_bits_in1_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_13                (_issueV_io_out_SFU_bits_in1_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_14                (_issueV_io_out_SFU_bits_in1_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_15                (_issueV_io_out_SFU_bits_in1_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_0                 (_issueV_io_out_SFU_bits_in2_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_1                 (_issueV_io_out_SFU_bits_in2_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_2                 (_issueV_io_out_SFU_bits_in2_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_3                 (_issueV_io_out_SFU_bits_in2_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_4                 (_issueV_io_out_SFU_bits_in2_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_5                 (_issueV_io_out_SFU_bits_in2_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_6                 (_issueV_io_out_SFU_bits_in2_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_7                 (_issueV_io_out_SFU_bits_in2_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_8                 (_issueV_io_out_SFU_bits_in2_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_9                 (_issueV_io_out_SFU_bits_in2_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_10                (_issueV_io_out_SFU_bits_in2_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_11                (_issueV_io_out_SFU_bits_in2_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_12                (_issueV_io_out_SFU_bits_in2_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_13                (_issueV_io_out_SFU_bits_in2_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_14                (_issueV_io_out_SFU_bits_in2_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_15                (_issueV_io_out_SFU_bits_in2_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_0                 (_issueV_io_out_SFU_bits_in3_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_1                 (_issueV_io_out_SFU_bits_in3_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_2                 (_issueV_io_out_SFU_bits_in3_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_3                 (_issueV_io_out_SFU_bits_in3_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_4                 (_issueV_io_out_SFU_bits_in3_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_5                 (_issueV_io_out_SFU_bits_in3_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_6                 (_issueV_io_out_SFU_bits_in3_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_7                 (_issueV_io_out_SFU_bits_in3_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_8                 (_issueV_io_out_SFU_bits_in3_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_9                 (_issueV_io_out_SFU_bits_in3_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_10                (_issueV_io_out_SFU_bits_in3_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_11                (_issueV_io_out_SFU_bits_in3_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_12                (_issueV_io_out_SFU_bits_in3_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_13                (_issueV_io_out_SFU_bits_in3_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_14                (_issueV_io_out_SFU_bits_in3_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_15                (_issueV_io_out_SFU_bits_in3_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_0                (_issueV_io_out_SFU_bits_mask_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_1                (_issueV_io_out_SFU_bits_mask_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_2                (_issueV_io_out_SFU_bits_mask_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_3                (_issueV_io_out_SFU_bits_mask_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_4                (_issueV_io_out_SFU_bits_mask_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_5                (_issueV_io_out_SFU_bits_mask_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_6                (_issueV_io_out_SFU_bits_mask_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_7                (_issueV_io_out_SFU_bits_mask_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_8                (_issueV_io_out_SFU_bits_mask_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_9                (_issueV_io_out_SFU_bits_mask_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_10               (_issueV_io_out_SFU_bits_mask_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_11               (_issueV_io_out_SFU_bits_mask_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_12               (_issueV_io_out_SFU_bits_mask_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_13               (_issueV_io_out_SFU_bits_mask_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_14               (_issueV_io_out_SFU_bits_mask_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_15               (_issueV_io_out_SFU_bits_mask_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_inst             (_issueV_io_out_SFU_bits_ctrl_inst),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wid              (_issueV_io_out_SFU_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_fp               (_issueV_io_out_SFU_bits_ctrl_fp),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_branch           (_issueV_io_out_SFU_bits_ctrl_branch),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_simt_stack       (_issueV_io_out_SFU_bits_ctrl_simt_stack),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_simt_stack_op    (_issueV_io_out_SFU_bits_ctrl_simt_stack_op),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_barrier          (_issueV_io_out_SFU_bits_ctrl_barrier),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_csr              (_issueV_io_out_SFU_bits_ctrl_csr),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reverse          (_issueV_io_out_SFU_bits_ctrl_reverse),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_sel_alu2         (_issueV_io_out_SFU_bits_ctrl_sel_alu2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_sel_alu1         (_issueV_io_out_SFU_bits_ctrl_sel_alu1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_isvec            (_issueV_io_out_SFU_bits_ctrl_isvec),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_sel_alu3         (_issueV_io_out_SFU_bits_ctrl_sel_alu3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_mask             (_issueV_io_out_SFU_bits_ctrl_mask),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_sel_imm          (_issueV_io_out_SFU_bits_ctrl_sel_imm),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_mem_whb          (_issueV_io_out_SFU_bits_ctrl_mem_whb),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_mem_unsigned     (_issueV_io_out_SFU_bits_ctrl_mem_unsigned),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_alu_fn           (_issueV_io_out_SFU_bits_ctrl_alu_fn),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_force_rm_rtz     (_issueV_io_out_SFU_bits_ctrl_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_is_vls12         (_issueV_io_out_SFU_bits_ctrl_is_vls12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_mem              (_issueV_io_out_SFU_bits_ctrl_mem),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_mul              (_issueV_io_out_SFU_bits_ctrl_mul),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_tc               (_issueV_io_out_SFU_bits_ctrl_tc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_disable_mask     (_issueV_io_out_SFU_bits_ctrl_disable_mask),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_custom_signal_0  (_issueV_io_out_SFU_bits_ctrl_custom_signal_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_mem_cmd          (_issueV_io_out_SFU_bits_ctrl_mem_cmd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_mop              (_issueV_io_out_SFU_bits_ctrl_mop),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reg_idx1         (_issueV_io_out_SFU_bits_ctrl_reg_idx1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reg_idx2         (_issueV_io_out_SFU_bits_ctrl_reg_idx2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reg_idx3         (_issueV_io_out_SFU_bits_ctrl_reg_idx3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reg_idxw         (_issueV_io_out_SFU_bits_ctrl_reg_idxw),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wvd              (_issueV_io_out_SFU_bits_ctrl_wvd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_fence            (_issueV_io_out_SFU_bits_ctrl_fence),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_sfu              (_issueV_io_out_SFU_bits_ctrl_sfu),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_readmask         (_issueV_io_out_SFU_bits_ctrl_readmask),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_writemask        (_issueV_io_out_SFU_bits_ctrl_writemask),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wxd              (_issueV_io_out_SFU_bits_ctrl_wxd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_pc               (_issueV_io_out_SFU_bits_ctrl_pc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_imm_ext          (_issueV_io_out_SFU_bits_ctrl_imm_ext),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_sm_id (_issueV_io_out_SFU_bits_ctrl_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_pc    (_issueV_io_out_SFU_bits_ctrl_spike_info_pc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_inst  (_issueV_io_out_SFU_bits_ctrl_spike_info_inst),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_atomic           (_issueV_io_out_SFU_bits_ctrl_atomic),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_aq               (_issueV_io_out_SFU_bits_ctrl_aq),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_rl               (_issueV_io_out_SFU_bits_ctrl_rl),	// ventus/src/pipeline/pipe.scala:61:22
    .io_rm                            (_csrfile_io_rm_1),	// ventus/src/pipeline/pipe.scala:117:21
    .io_out_x_ready                   (_wb_io_in_x_4_ready),	// ventus/src/pipeline/pipe.scala:70:16
    .io_out_x_valid                   (_sfu_io_out_x_valid),
    .io_out_x_bits_wb_wxd_rd          (_sfu_io_out_x_bits_wb_wxd_rd),
    .io_out_x_bits_wxd                (_sfu_io_out_x_bits_wxd),
    .io_out_x_bits_reg_idxw           (_sfu_io_out_x_bits_reg_idxw),
    .io_out_x_bits_warp_id            (_sfu_io_out_x_bits_warp_id),
    .io_out_x_bits_spike_info_sm_id   (_sfu_io_out_x_bits_spike_info_sm_id),
    .io_out_x_bits_spike_info_pc      (_sfu_io_out_x_bits_spike_info_pc),
    .io_out_x_bits_spike_info_inst    (_sfu_io_out_x_bits_spike_info_inst),
    .io_out_v_ready                   (_wb_io_in_v_3_ready),	// ventus/src/pipeline/pipe.scala:70:16
    .io_out_v_valid                   (_sfu_io_out_v_valid),
    .io_out_v_bits_wb_wvd_rd_0        (_sfu_io_out_v_bits_wb_wvd_rd_0),
    .io_out_v_bits_wb_wvd_rd_1        (_sfu_io_out_v_bits_wb_wvd_rd_1),
    .io_out_v_bits_wb_wvd_rd_2        (_sfu_io_out_v_bits_wb_wvd_rd_2),
    .io_out_v_bits_wb_wvd_rd_3        (_sfu_io_out_v_bits_wb_wvd_rd_3),
    .io_out_v_bits_wb_wvd_rd_4        (_sfu_io_out_v_bits_wb_wvd_rd_4),
    .io_out_v_bits_wb_wvd_rd_5        (_sfu_io_out_v_bits_wb_wvd_rd_5),
    .io_out_v_bits_wb_wvd_rd_6        (_sfu_io_out_v_bits_wb_wvd_rd_6),
    .io_out_v_bits_wb_wvd_rd_7        (_sfu_io_out_v_bits_wb_wvd_rd_7),
    .io_out_v_bits_wb_wvd_rd_8        (_sfu_io_out_v_bits_wb_wvd_rd_8),
    .io_out_v_bits_wb_wvd_rd_9        (_sfu_io_out_v_bits_wb_wvd_rd_9),
    .io_out_v_bits_wb_wvd_rd_10       (_sfu_io_out_v_bits_wb_wvd_rd_10),
    .io_out_v_bits_wb_wvd_rd_11       (_sfu_io_out_v_bits_wb_wvd_rd_11),
    .io_out_v_bits_wb_wvd_rd_12       (_sfu_io_out_v_bits_wb_wvd_rd_12),
    .io_out_v_bits_wb_wvd_rd_13       (_sfu_io_out_v_bits_wb_wvd_rd_13),
    .io_out_v_bits_wb_wvd_rd_14       (_sfu_io_out_v_bits_wb_wvd_rd_14),
    .io_out_v_bits_wb_wvd_rd_15       (_sfu_io_out_v_bits_wb_wvd_rd_15),
    .io_out_v_bits_wvd_mask_0         (_sfu_io_out_v_bits_wvd_mask_0),
    .io_out_v_bits_wvd_mask_1         (_sfu_io_out_v_bits_wvd_mask_1),
    .io_out_v_bits_wvd_mask_2         (_sfu_io_out_v_bits_wvd_mask_2),
    .io_out_v_bits_wvd_mask_3         (_sfu_io_out_v_bits_wvd_mask_3),
    .io_out_v_bits_wvd_mask_4         (_sfu_io_out_v_bits_wvd_mask_4),
    .io_out_v_bits_wvd_mask_5         (_sfu_io_out_v_bits_wvd_mask_5),
    .io_out_v_bits_wvd_mask_6         (_sfu_io_out_v_bits_wvd_mask_6),
    .io_out_v_bits_wvd_mask_7         (_sfu_io_out_v_bits_wvd_mask_7),
    .io_out_v_bits_wvd_mask_8         (_sfu_io_out_v_bits_wvd_mask_8),
    .io_out_v_bits_wvd_mask_9         (_sfu_io_out_v_bits_wvd_mask_9),
    .io_out_v_bits_wvd_mask_10        (_sfu_io_out_v_bits_wvd_mask_10),
    .io_out_v_bits_wvd_mask_11        (_sfu_io_out_v_bits_wvd_mask_11),
    .io_out_v_bits_wvd_mask_12        (_sfu_io_out_v_bits_wvd_mask_12),
    .io_out_v_bits_wvd_mask_13        (_sfu_io_out_v_bits_wvd_mask_13),
    .io_out_v_bits_wvd_mask_14        (_sfu_io_out_v_bits_wvd_mask_14),
    .io_out_v_bits_wvd_mask_15        (_sfu_io_out_v_bits_wvd_mask_15),
    .io_out_v_bits_wvd                (_sfu_io_out_v_bits_wvd),
    .io_out_v_bits_reg_idxw           (_sfu_io_out_v_bits_reg_idxw),
    .io_out_v_bits_warp_id            (_sfu_io_out_v_bits_warp_id),
    .io_out_v_bits_spike_info_sm_id   (_sfu_io_out_v_bits_spike_info_sm_id),
    .io_out_v_bits_spike_info_pc      (_sfu_io_out_v_bits_spike_info_pc),
    .io_out_v_bits_spike_info_inst    (_sfu_io_out_v_bits_spike_info_inst)
  );
  vMULv2 mul (	// ventus/src/pipeline/pipe.scala:67:17
    .clock                            (clock),
    .reset                            (reset),
    .io_in_ready                      (_mul_io_in_ready),
    .io_in_valid                      (_issueV_io_out_MUL_valid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wid              (_issueV_io_out_MUL_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reverse          (_issueV_io_out_MUL_bits_ctrl_reverse),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_alu_fn           (_issueV_io_out_MUL_bits_ctrl_alu_fn),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reg_idxw         (_issueV_io_out_MUL_bits_ctrl_reg_idxw),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wvd              (_issueV_io_out_MUL_bits_ctrl_wvd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wxd              (_issueV_io_out_MUL_bits_ctrl_wxd),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_sm_id (_issueV_io_out_MUL_bits_ctrl_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_pc    (_issueV_io_out_MUL_bits_ctrl_spike_info_pc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_inst  (_issueV_io_out_MUL_bits_ctrl_spike_info_inst),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_0                 (_issueV_io_out_MUL_bits_in1_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_1                 (_issueV_io_out_MUL_bits_in1_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_2                 (_issueV_io_out_MUL_bits_in1_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_3                 (_issueV_io_out_MUL_bits_in1_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_4                 (_issueV_io_out_MUL_bits_in1_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_5                 (_issueV_io_out_MUL_bits_in1_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_6                 (_issueV_io_out_MUL_bits_in1_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_7                 (_issueV_io_out_MUL_bits_in1_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_8                 (_issueV_io_out_MUL_bits_in1_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_9                 (_issueV_io_out_MUL_bits_in1_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_10                (_issueV_io_out_MUL_bits_in1_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_11                (_issueV_io_out_MUL_bits_in1_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_12                (_issueV_io_out_MUL_bits_in1_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_13                (_issueV_io_out_MUL_bits_in1_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_14                (_issueV_io_out_MUL_bits_in1_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_15                (_issueV_io_out_MUL_bits_in1_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_0                 (_issueV_io_out_MUL_bits_in2_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_1                 (_issueV_io_out_MUL_bits_in2_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_2                 (_issueV_io_out_MUL_bits_in2_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_3                 (_issueV_io_out_MUL_bits_in2_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_4                 (_issueV_io_out_MUL_bits_in2_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_5                 (_issueV_io_out_MUL_bits_in2_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_6                 (_issueV_io_out_MUL_bits_in2_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_7                 (_issueV_io_out_MUL_bits_in2_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_8                 (_issueV_io_out_MUL_bits_in2_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_9                 (_issueV_io_out_MUL_bits_in2_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_10                (_issueV_io_out_MUL_bits_in2_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_11                (_issueV_io_out_MUL_bits_in2_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_12                (_issueV_io_out_MUL_bits_in2_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_13                (_issueV_io_out_MUL_bits_in2_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_14                (_issueV_io_out_MUL_bits_in2_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_15                (_issueV_io_out_MUL_bits_in2_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_0                 (_issueV_io_out_MUL_bits_in3_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_1                 (_issueV_io_out_MUL_bits_in3_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_2                 (_issueV_io_out_MUL_bits_in3_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_3                 (_issueV_io_out_MUL_bits_in3_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_4                 (_issueV_io_out_MUL_bits_in3_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_5                 (_issueV_io_out_MUL_bits_in3_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_6                 (_issueV_io_out_MUL_bits_in3_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_7                 (_issueV_io_out_MUL_bits_in3_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_8                 (_issueV_io_out_MUL_bits_in3_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_9                 (_issueV_io_out_MUL_bits_in3_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_10                (_issueV_io_out_MUL_bits_in3_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_11                (_issueV_io_out_MUL_bits_in3_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_12                (_issueV_io_out_MUL_bits_in3_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_13                (_issueV_io_out_MUL_bits_in3_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_14                (_issueV_io_out_MUL_bits_in3_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_15                (_issueV_io_out_MUL_bits_in3_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_0                (_issueV_io_out_MUL_bits_mask_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_1                (_issueV_io_out_MUL_bits_mask_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_2                (_issueV_io_out_MUL_bits_mask_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_3                (_issueV_io_out_MUL_bits_mask_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_4                (_issueV_io_out_MUL_bits_mask_4),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_5                (_issueV_io_out_MUL_bits_mask_5),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_6                (_issueV_io_out_MUL_bits_mask_6),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_7                (_issueV_io_out_MUL_bits_mask_7),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_8                (_issueV_io_out_MUL_bits_mask_8),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_9                (_issueV_io_out_MUL_bits_mask_9),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_10               (_issueV_io_out_MUL_bits_mask_10),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_11               (_issueV_io_out_MUL_bits_mask_11),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_12               (_issueV_io_out_MUL_bits_mask_12),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_13               (_issueV_io_out_MUL_bits_mask_13),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_14               (_issueV_io_out_MUL_bits_mask_14),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_mask_15               (_issueV_io_out_MUL_bits_mask_15),	// ventus/src/pipeline/pipe.scala:61:22
    .io_out_x_ready                   (_wb_io_in_x_5_ready),	// ventus/src/pipeline/pipe.scala:70:16
    .io_out_x_valid                   (_mul_io_out_x_valid),
    .io_out_x_bits_wb_wxd_rd          (_mul_io_out_x_bits_wb_wxd_rd),
    .io_out_x_bits_wxd                (_mul_io_out_x_bits_wxd),
    .io_out_x_bits_reg_idxw           (_mul_io_out_x_bits_reg_idxw),
    .io_out_x_bits_warp_id            (_mul_io_out_x_bits_warp_id),
    .io_out_x_bits_spike_info_sm_id   (_mul_io_out_x_bits_spike_info_sm_id),
    .io_out_x_bits_spike_info_pc      (_mul_io_out_x_bits_spike_info_pc),
    .io_out_x_bits_spike_info_inst    (_mul_io_out_x_bits_spike_info_inst),
    .io_out_v_ready                   (_wb_io_in_v_4_ready),	// ventus/src/pipeline/pipe.scala:70:16
    .io_out_v_valid                   (_mul_io_out_v_valid),
    .io_out_v_bits_wvd                (_mul_io_out_v_bits_wvd),
    .io_out_v_bits_reg_idxw           (_mul_io_out_v_bits_reg_idxw),
    .io_out_v_bits_warp_id            (_mul_io_out_v_bits_warp_id),
    .io_out_v_bits_spike_info_sm_id   (_mul_io_out_v_bits_spike_info_sm_id),
    .io_out_v_bits_spike_info_pc      (_mul_io_out_v_bits_spike_info_pc),
    .io_out_v_bits_spike_info_inst    (_mul_io_out_v_bits_spike_info_inst),
    .io_out_v_bits_wb_wvd_rd_0        (_mul_io_out_v_bits_wb_wvd_rd_0),
    .io_out_v_bits_wb_wvd_rd_1        (_mul_io_out_v_bits_wb_wvd_rd_1),
    .io_out_v_bits_wb_wvd_rd_2        (_mul_io_out_v_bits_wb_wvd_rd_2),
    .io_out_v_bits_wb_wvd_rd_3        (_mul_io_out_v_bits_wb_wvd_rd_3),
    .io_out_v_bits_wb_wvd_rd_4        (_mul_io_out_v_bits_wb_wvd_rd_4),
    .io_out_v_bits_wb_wvd_rd_5        (_mul_io_out_v_bits_wb_wvd_rd_5),
    .io_out_v_bits_wb_wvd_rd_6        (_mul_io_out_v_bits_wb_wvd_rd_6),
    .io_out_v_bits_wb_wvd_rd_7        (_mul_io_out_v_bits_wb_wvd_rd_7),
    .io_out_v_bits_wb_wvd_rd_8        (_mul_io_out_v_bits_wb_wvd_rd_8),
    .io_out_v_bits_wb_wvd_rd_9        (_mul_io_out_v_bits_wb_wvd_rd_9),
    .io_out_v_bits_wb_wvd_rd_10       (_mul_io_out_v_bits_wb_wvd_rd_10),
    .io_out_v_bits_wb_wvd_rd_11       (_mul_io_out_v_bits_wb_wvd_rd_11),
    .io_out_v_bits_wb_wvd_rd_12       (_mul_io_out_v_bits_wb_wvd_rd_12),
    .io_out_v_bits_wb_wvd_rd_13       (_mul_io_out_v_bits_wb_wvd_rd_13),
    .io_out_v_bits_wb_wvd_rd_14       (_mul_io_out_v_bits_wb_wvd_rd_14),
    .io_out_v_bits_wb_wvd_rd_15       (_mul_io_out_v_bits_wb_wvd_rd_15),
    .io_out_v_bits_wvd_mask_0         (_mul_io_out_v_bits_wvd_mask_0),
    .io_out_v_bits_wvd_mask_1         (_mul_io_out_v_bits_wvd_mask_1),
    .io_out_v_bits_wvd_mask_2         (_mul_io_out_v_bits_wvd_mask_2),
    .io_out_v_bits_wvd_mask_3         (_mul_io_out_v_bits_wvd_mask_3),
    .io_out_v_bits_wvd_mask_4         (_mul_io_out_v_bits_wvd_mask_4),
    .io_out_v_bits_wvd_mask_5         (_mul_io_out_v_bits_wvd_mask_5),
    .io_out_v_bits_wvd_mask_6         (_mul_io_out_v_bits_wvd_mask_6),
    .io_out_v_bits_wvd_mask_7         (_mul_io_out_v_bits_wvd_mask_7),
    .io_out_v_bits_wvd_mask_8         (_mul_io_out_v_bits_wvd_mask_8),
    .io_out_v_bits_wvd_mask_9         (_mul_io_out_v_bits_wvd_mask_9),
    .io_out_v_bits_wvd_mask_10        (_mul_io_out_v_bits_wvd_mask_10),
    .io_out_v_bits_wvd_mask_11        (_mul_io_out_v_bits_wvd_mask_11),
    .io_out_v_bits_wvd_mask_12        (_mul_io_out_v_bits_wvd_mask_12),
    .io_out_v_bits_wvd_mask_13        (_mul_io_out_v_bits_wvd_mask_13),
    .io_out_v_bits_wvd_mask_14        (_mul_io_out_v_bits_wvd_mask_14),
    .io_out_v_bits_wvd_mask_15        (_mul_io_out_v_bits_wvd_mask_15)
  );
  vTCexe tensorcore (	// ventus/src/pipeline/pipe.scala:68:24
    .clock                            (clock),
    .reset                            (reset),
    .io_in_ready                      (_tensorcore_io_in_ready),
    .io_in_valid                      (_issueV_io_out_TC_valid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_0                 (_issueV_io_out_TC_bits_in1_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_1                 (_issueV_io_out_TC_bits_in1_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_2                 (_issueV_io_out_TC_bits_in1_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in1_3                 (_issueV_io_out_TC_bits_in1_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_0                 (_issueV_io_out_TC_bits_in2_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_1                 (_issueV_io_out_TC_bits_in2_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_2                 (_issueV_io_out_TC_bits_in2_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in2_3                 (_issueV_io_out_TC_bits_in2_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_0                 (_issueV_io_out_TC_bits_in3_0),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_1                 (_issueV_io_out_TC_bits_in3_1),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_2                 (_issueV_io_out_TC_bits_in3_2),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_in3_3                 (_issueV_io_out_TC_bits_in3_3),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_wid              (_issueV_io_out_TC_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_reg_idxw         (_issueV_io_out_TC_bits_ctrl_reg_idxw),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_sm_id (_issueV_io_out_TC_bits_ctrl_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_pc    (_issueV_io_out_TC_bits_ctrl_spike_info_pc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_in_bits_ctrl_spike_info_inst  (_issueV_io_out_TC_bits_ctrl_spike_info_inst),	// ventus/src/pipeline/pipe.scala:61:22
    .io_rm                            (_csrfile_io_rm_2),	// ventus/src/pipeline/pipe.scala:117:21
    .io_out_v_ready                   (_wb_io_in_v_5_ready),	// ventus/src/pipeline/pipe.scala:70:16
    .io_out_v_valid                   (_tensorcore_io_out_v_valid),
    .io_out_v_bits_wb_wvd_rd_0        (_tensorcore_io_out_v_bits_wb_wvd_rd_0),
    .io_out_v_bits_wb_wvd_rd_1        (_tensorcore_io_out_v_bits_wb_wvd_rd_1),
    .io_out_v_bits_wb_wvd_rd_2        (_tensorcore_io_out_v_bits_wb_wvd_rd_2),
    .io_out_v_bits_wb_wvd_rd_3        (_tensorcore_io_out_v_bits_wb_wvd_rd_3),
    .io_out_v_bits_wb_wvd_rd_4        (_tensorcore_io_out_v_bits_wb_wvd_rd_4),
    .io_out_v_bits_wb_wvd_rd_5        (_tensorcore_io_out_v_bits_wb_wvd_rd_5),
    .io_out_v_bits_wb_wvd_rd_6        (_tensorcore_io_out_v_bits_wb_wvd_rd_6),
    .io_out_v_bits_wb_wvd_rd_7        (_tensorcore_io_out_v_bits_wb_wvd_rd_7),
    .io_out_v_bits_wb_wvd_rd_8        (_tensorcore_io_out_v_bits_wb_wvd_rd_8),
    .io_out_v_bits_wb_wvd_rd_9        (_tensorcore_io_out_v_bits_wb_wvd_rd_9),
    .io_out_v_bits_wb_wvd_rd_10       (_tensorcore_io_out_v_bits_wb_wvd_rd_10),
    .io_out_v_bits_wb_wvd_rd_11       (_tensorcore_io_out_v_bits_wb_wvd_rd_11),
    .io_out_v_bits_wb_wvd_rd_12       (_tensorcore_io_out_v_bits_wb_wvd_rd_12),
    .io_out_v_bits_wb_wvd_rd_13       (_tensorcore_io_out_v_bits_wb_wvd_rd_13),
    .io_out_v_bits_wb_wvd_rd_14       (_tensorcore_io_out_v_bits_wb_wvd_rd_14),
    .io_out_v_bits_wb_wvd_rd_15       (_tensorcore_io_out_v_bits_wb_wvd_rd_15),
    .io_out_v_bits_wvd_mask_0         (_tensorcore_io_out_v_bits_wvd_mask_0),
    .io_out_v_bits_wvd_mask_1         (_tensorcore_io_out_v_bits_wvd_mask_1),
    .io_out_v_bits_wvd_mask_2         (_tensorcore_io_out_v_bits_wvd_mask_2),
    .io_out_v_bits_wvd_mask_3         (_tensorcore_io_out_v_bits_wvd_mask_3),
    .io_out_v_bits_wvd_mask_4         (_tensorcore_io_out_v_bits_wvd_mask_4),
    .io_out_v_bits_wvd_mask_5         (_tensorcore_io_out_v_bits_wvd_mask_5),
    .io_out_v_bits_wvd_mask_6         (_tensorcore_io_out_v_bits_wvd_mask_6),
    .io_out_v_bits_wvd_mask_7         (_tensorcore_io_out_v_bits_wvd_mask_7),
    .io_out_v_bits_wvd_mask_8         (_tensorcore_io_out_v_bits_wvd_mask_8),
    .io_out_v_bits_wvd_mask_9         (_tensorcore_io_out_v_bits_wvd_mask_9),
    .io_out_v_bits_wvd_mask_10        (_tensorcore_io_out_v_bits_wvd_mask_10),
    .io_out_v_bits_wvd_mask_11        (_tensorcore_io_out_v_bits_wvd_mask_11),
    .io_out_v_bits_wvd_mask_12        (_tensorcore_io_out_v_bits_wvd_mask_12),
    .io_out_v_bits_wvd_mask_13        (_tensorcore_io_out_v_bits_wvd_mask_13),
    .io_out_v_bits_wvd_mask_14        (_tensorcore_io_out_v_bits_wvd_mask_14),
    .io_out_v_bits_wvd_mask_15        (_tensorcore_io_out_v_bits_wvd_mask_15),
    .io_out_v_bits_wvd                (_tensorcore_io_out_v_bits_wvd),
    .io_out_v_bits_reg_idxw           (_tensorcore_io_out_v_bits_reg_idxw),
    .io_out_v_bits_warp_id            (_tensorcore_io_out_v_bits_warp_id),
    .io_out_v_bits_spike_info_sm_id   (_tensorcore_io_out_v_bits_spike_info_sm_id),
    .io_out_v_bits_spike_info_pc      (_tensorcore_io_out_v_bits_spike_info_pc),
    .io_out_v_bits_spike_info_inst    (_tensorcore_io_out_v_bits_spike_info_inst)
  );
  LSU2WB lsu2wb (	// ventus/src/pipeline/pipe.scala:69:20
    .clock                                (clock),
    .reset                                (reset),
    .io_lsu_rsp_ready                     (_lsu2wb_io_lsu_rsp_ready),
    .io_lsu_rsp_valid                     (_lsu_io_lsu_rsp_valid),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_warp_id          (_lsu_io_lsu_rsp_bits_tag_warp_id),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_wfd              (_lsu_io_lsu_rsp_bits_tag_wfd),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_wxd              (_lsu_io_lsu_rsp_bits_tag_wxd),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_reg_idxw         (_lsu_io_lsu_rsp_bits_tag_reg_idxw),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_0           (_lsu_io_lsu_rsp_bits_tag_mask_0),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_1           (_lsu_io_lsu_rsp_bits_tag_mask_1),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_2           (_lsu_io_lsu_rsp_bits_tag_mask_2),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_3           (_lsu_io_lsu_rsp_bits_tag_mask_3),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_4           (_lsu_io_lsu_rsp_bits_tag_mask_4),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_5           (_lsu_io_lsu_rsp_bits_tag_mask_5),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_6           (_lsu_io_lsu_rsp_bits_tag_mask_6),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_7           (_lsu_io_lsu_rsp_bits_tag_mask_7),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_8           (_lsu_io_lsu_rsp_bits_tag_mask_8),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_9           (_lsu_io_lsu_rsp_bits_tag_mask_9),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_10          (_lsu_io_lsu_rsp_bits_tag_mask_10),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_11          (_lsu_io_lsu_rsp_bits_tag_mask_11),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_12          (_lsu_io_lsu_rsp_bits_tag_mask_12),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_13          (_lsu_io_lsu_rsp_bits_tag_mask_13),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_14          (_lsu_io_lsu_rsp_bits_tag_mask_14),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_mask_15          (_lsu_io_lsu_rsp_bits_tag_mask_15),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_isWrite          (_lsu_io_lsu_rsp_bits_tag_isWrite),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_spike_info_sm_id (_lsu_io_lsu_rsp_bits_tag_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_spike_info_pc    (_lsu_io_lsu_rsp_bits_tag_spike_info_pc),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_tag_spike_info_inst  (_lsu_io_lsu_rsp_bits_tag_spike_info_inst),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_0               (_lsu_io_lsu_rsp_bits_data_0),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_1               (_lsu_io_lsu_rsp_bits_data_1),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_2               (_lsu_io_lsu_rsp_bits_data_2),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_3               (_lsu_io_lsu_rsp_bits_data_3),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_4               (_lsu_io_lsu_rsp_bits_data_4),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_5               (_lsu_io_lsu_rsp_bits_data_5),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_6               (_lsu_io_lsu_rsp_bits_data_6),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_7               (_lsu_io_lsu_rsp_bits_data_7),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_8               (_lsu_io_lsu_rsp_bits_data_8),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_9               (_lsu_io_lsu_rsp_bits_data_9),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_10              (_lsu_io_lsu_rsp_bits_data_10),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_11              (_lsu_io_lsu_rsp_bits_data_11),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_12              (_lsu_io_lsu_rsp_bits_data_12),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_13              (_lsu_io_lsu_rsp_bits_data_13),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_14              (_lsu_io_lsu_rsp_bits_data_14),	// ventus/src/pipeline/pipe.scala:65:17
    .io_lsu_rsp_bits_data_15              (_lsu_io_lsu_rsp_bits_data_15),	// ventus/src/pipeline/pipe.scala:65:17
    .io_out_x_ready                       (_wb_io_in_x_2_ready),	// ventus/src/pipeline/pipe.scala:70:16
    .io_out_x_valid                       (_lsu2wb_io_out_x_valid),
    .io_out_x_bits_wb_wxd_rd              (_lsu2wb_io_out_x_bits_wb_wxd_rd),
    .io_out_x_bits_wxd                    (_lsu2wb_io_out_x_bits_wxd),
    .io_out_x_bits_reg_idxw               (_lsu2wb_io_out_x_bits_reg_idxw),
    .io_out_x_bits_warp_id                (_lsu2wb_io_out_x_bits_warp_id),
    .io_out_x_bits_spike_info_sm_id       (_lsu2wb_io_out_x_bits_spike_info_sm_id),
    .io_out_x_bits_spike_info_pc          (_lsu2wb_io_out_x_bits_spike_info_pc),
    .io_out_x_bits_spike_info_inst        (_lsu2wb_io_out_x_bits_spike_info_inst),
    .io_out_v_ready                       (_wb_io_in_v_2_ready),	// ventus/src/pipeline/pipe.scala:70:16
    .io_out_v_valid                       (_lsu2wb_io_out_v_valid),
    .io_out_v_bits_wb_wvd_rd_0            (_lsu2wb_io_out_v_bits_wb_wvd_rd_0),
    .io_out_v_bits_wb_wvd_rd_1            (_lsu2wb_io_out_v_bits_wb_wvd_rd_1),
    .io_out_v_bits_wb_wvd_rd_2            (_lsu2wb_io_out_v_bits_wb_wvd_rd_2),
    .io_out_v_bits_wb_wvd_rd_3            (_lsu2wb_io_out_v_bits_wb_wvd_rd_3),
    .io_out_v_bits_wb_wvd_rd_4            (_lsu2wb_io_out_v_bits_wb_wvd_rd_4),
    .io_out_v_bits_wb_wvd_rd_5            (_lsu2wb_io_out_v_bits_wb_wvd_rd_5),
    .io_out_v_bits_wb_wvd_rd_6            (_lsu2wb_io_out_v_bits_wb_wvd_rd_6),
    .io_out_v_bits_wb_wvd_rd_7            (_lsu2wb_io_out_v_bits_wb_wvd_rd_7),
    .io_out_v_bits_wb_wvd_rd_8            (_lsu2wb_io_out_v_bits_wb_wvd_rd_8),
    .io_out_v_bits_wb_wvd_rd_9            (_lsu2wb_io_out_v_bits_wb_wvd_rd_9),
    .io_out_v_bits_wb_wvd_rd_10           (_lsu2wb_io_out_v_bits_wb_wvd_rd_10),
    .io_out_v_bits_wb_wvd_rd_11           (_lsu2wb_io_out_v_bits_wb_wvd_rd_11),
    .io_out_v_bits_wb_wvd_rd_12           (_lsu2wb_io_out_v_bits_wb_wvd_rd_12),
    .io_out_v_bits_wb_wvd_rd_13           (_lsu2wb_io_out_v_bits_wb_wvd_rd_13),
    .io_out_v_bits_wb_wvd_rd_14           (_lsu2wb_io_out_v_bits_wb_wvd_rd_14),
    .io_out_v_bits_wb_wvd_rd_15           (_lsu2wb_io_out_v_bits_wb_wvd_rd_15),
    .io_out_v_bits_wvd_mask_0             (_lsu2wb_io_out_v_bits_wvd_mask_0),
    .io_out_v_bits_wvd_mask_1             (_lsu2wb_io_out_v_bits_wvd_mask_1),
    .io_out_v_bits_wvd_mask_2             (_lsu2wb_io_out_v_bits_wvd_mask_2),
    .io_out_v_bits_wvd_mask_3             (_lsu2wb_io_out_v_bits_wvd_mask_3),
    .io_out_v_bits_wvd_mask_4             (_lsu2wb_io_out_v_bits_wvd_mask_4),
    .io_out_v_bits_wvd_mask_5             (_lsu2wb_io_out_v_bits_wvd_mask_5),
    .io_out_v_bits_wvd_mask_6             (_lsu2wb_io_out_v_bits_wvd_mask_6),
    .io_out_v_bits_wvd_mask_7             (_lsu2wb_io_out_v_bits_wvd_mask_7),
    .io_out_v_bits_wvd_mask_8             (_lsu2wb_io_out_v_bits_wvd_mask_8),
    .io_out_v_bits_wvd_mask_9             (_lsu2wb_io_out_v_bits_wvd_mask_9),
    .io_out_v_bits_wvd_mask_10            (_lsu2wb_io_out_v_bits_wvd_mask_10),
    .io_out_v_bits_wvd_mask_11            (_lsu2wb_io_out_v_bits_wvd_mask_11),
    .io_out_v_bits_wvd_mask_12            (_lsu2wb_io_out_v_bits_wvd_mask_12),
    .io_out_v_bits_wvd_mask_13            (_lsu2wb_io_out_v_bits_wvd_mask_13),
    .io_out_v_bits_wvd_mask_14            (_lsu2wb_io_out_v_bits_wvd_mask_14),
    .io_out_v_bits_wvd_mask_15            (_lsu2wb_io_out_v_bits_wvd_mask_15),
    .io_out_v_bits_wvd                    (_lsu2wb_io_out_v_bits_wvd),
    .io_out_v_bits_reg_idxw               (_lsu2wb_io_out_v_bits_reg_idxw),
    .io_out_v_bits_warp_id                (_lsu2wb_io_out_v_bits_warp_id),
    .io_out_v_bits_spike_info_sm_id       (_lsu2wb_io_out_v_bits_spike_info_sm_id),
    .io_out_v_bits_spike_info_pc          (_lsu2wb_io_out_v_bits_spike_info_pc),
    .io_out_v_bits_spike_info_inst        (_lsu2wb_io_out_v_bits_spike_info_inst)
  );
  Writeback wb (	// ventus/src/pipeline/pipe.scala:70:16
    .clock                           (clock),
    .reset                           (reset),
    .io_out_v_valid                  (_wb_io_out_v_valid),
    .io_out_v_bits_wb_wvd_rd_0       (_wb_io_out_v_bits_wb_wvd_rd_0),
    .io_out_v_bits_wb_wvd_rd_1       (_wb_io_out_v_bits_wb_wvd_rd_1),
    .io_out_v_bits_wb_wvd_rd_2       (_wb_io_out_v_bits_wb_wvd_rd_2),
    .io_out_v_bits_wb_wvd_rd_3       (_wb_io_out_v_bits_wb_wvd_rd_3),
    .io_out_v_bits_wb_wvd_rd_4       (_wb_io_out_v_bits_wb_wvd_rd_4),
    .io_out_v_bits_wb_wvd_rd_5       (_wb_io_out_v_bits_wb_wvd_rd_5),
    .io_out_v_bits_wb_wvd_rd_6       (_wb_io_out_v_bits_wb_wvd_rd_6),
    .io_out_v_bits_wb_wvd_rd_7       (_wb_io_out_v_bits_wb_wvd_rd_7),
    .io_out_v_bits_wb_wvd_rd_8       (_wb_io_out_v_bits_wb_wvd_rd_8),
    .io_out_v_bits_wb_wvd_rd_9       (_wb_io_out_v_bits_wb_wvd_rd_9),
    .io_out_v_bits_wb_wvd_rd_10      (_wb_io_out_v_bits_wb_wvd_rd_10),
    .io_out_v_bits_wb_wvd_rd_11      (_wb_io_out_v_bits_wb_wvd_rd_11),
    .io_out_v_bits_wb_wvd_rd_12      (_wb_io_out_v_bits_wb_wvd_rd_12),
    .io_out_v_bits_wb_wvd_rd_13      (_wb_io_out_v_bits_wb_wvd_rd_13),
    .io_out_v_bits_wb_wvd_rd_14      (_wb_io_out_v_bits_wb_wvd_rd_14),
    .io_out_v_bits_wb_wvd_rd_15      (_wb_io_out_v_bits_wb_wvd_rd_15),
    .io_out_v_bits_wvd_mask_0        (_wb_io_out_v_bits_wvd_mask_0),
    .io_out_v_bits_wvd_mask_1        (_wb_io_out_v_bits_wvd_mask_1),
    .io_out_v_bits_wvd_mask_2        (_wb_io_out_v_bits_wvd_mask_2),
    .io_out_v_bits_wvd_mask_3        (_wb_io_out_v_bits_wvd_mask_3),
    .io_out_v_bits_wvd_mask_4        (_wb_io_out_v_bits_wvd_mask_4),
    .io_out_v_bits_wvd_mask_5        (_wb_io_out_v_bits_wvd_mask_5),
    .io_out_v_bits_wvd_mask_6        (_wb_io_out_v_bits_wvd_mask_6),
    .io_out_v_bits_wvd_mask_7        (_wb_io_out_v_bits_wvd_mask_7),
    .io_out_v_bits_wvd_mask_8        (_wb_io_out_v_bits_wvd_mask_8),
    .io_out_v_bits_wvd_mask_9        (_wb_io_out_v_bits_wvd_mask_9),
    .io_out_v_bits_wvd_mask_10       (_wb_io_out_v_bits_wvd_mask_10),
    .io_out_v_bits_wvd_mask_11       (_wb_io_out_v_bits_wvd_mask_11),
    .io_out_v_bits_wvd_mask_12       (_wb_io_out_v_bits_wvd_mask_12),
    .io_out_v_bits_wvd_mask_13       (_wb_io_out_v_bits_wvd_mask_13),
    .io_out_v_bits_wvd_mask_14       (_wb_io_out_v_bits_wvd_mask_14),
    .io_out_v_bits_wvd_mask_15       (_wb_io_out_v_bits_wvd_mask_15),
    .io_out_v_bits_wvd               (_wb_io_out_v_bits_wvd),
    .io_out_v_bits_reg_idxw          (_wb_io_out_v_bits_reg_idxw),
    .io_out_v_bits_warp_id           (_wb_io_out_v_bits_warp_id),
    .io_out_v_bits_spike_info_sm_id  (_wb_io_out_v_bits_spike_info_sm_id),
    .io_out_v_bits_spike_info_pc     (_wb_io_out_v_bits_spike_info_pc),
    .io_out_v_bits_spike_info_inst   (_wb_io_out_v_bits_spike_info_inst),
    .io_out_x_valid                  (_wb_io_out_x_valid),
    .io_out_x_bits_wb_wxd_rd         (_wb_io_out_x_bits_wb_wxd_rd),
    .io_out_x_bits_wxd               (_wb_io_out_x_bits_wxd),
    .io_out_x_bits_reg_idxw          (_wb_io_out_x_bits_reg_idxw),
    .io_out_x_bits_warp_id           (_wb_io_out_x_bits_warp_id),
    .io_out_x_bits_spike_info_sm_id  (_wb_io_out_x_bits_spike_info_sm_id),
    .io_out_x_bits_spike_info_pc     (_wb_io_out_x_bits_spike_info_pc),
    .io_out_x_bits_spike_info_inst   (_wb_io_out_x_bits_spike_info_inst),
    .io_in_x_0_valid                 (_alu_io_out_valid),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in_x_0_bits_wb_wxd_rd        (_alu_io_out_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in_x_0_bits_wxd              (_alu_io_out_bits_wxd),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in_x_0_bits_reg_idxw         (_alu_io_out_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in_x_0_bits_warp_id          (_alu_io_out_bits_warp_id),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in_x_0_bits_spike_info_sm_id (_alu_io_out_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in_x_0_bits_spike_info_pc    (_alu_io_out_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in_x_0_bits_spike_info_inst  (_alu_io_out_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in_x_1_ready                 (_wb_io_in_x_1_ready),
    .io_in_x_1_valid                 (_fpu_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_x_1_bits_wb_wxd_rd        (_fpu_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_x_1_bits_wxd              (_fpu_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_x_1_bits_reg_idxw         (_fpu_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_x_1_bits_warp_id          (_fpu_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_x_1_bits_spike_info_sm_id (_fpu_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_x_1_bits_spike_info_pc    (_fpu_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_x_1_bits_spike_info_inst  (_fpu_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_x_2_ready                 (_wb_io_in_x_2_ready),
    .io_in_x_2_valid                 (_lsu2wb_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_x_2_bits_wb_wxd_rd        (_lsu2wb_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_x_2_bits_wxd              (_lsu2wb_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_x_2_bits_reg_idxw         (_lsu2wb_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_x_2_bits_warp_id          (_lsu2wb_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_x_2_bits_spike_info_sm_id (_lsu2wb_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_x_2_bits_spike_info_pc    (_lsu2wb_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_x_2_bits_spike_info_inst  (_lsu2wb_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_x_3_ready                 (_wb_io_in_x_3_ready),
    .io_in_x_3_valid                 (_csrfile_io_out_valid),	// ventus/src/pipeline/pipe.scala:117:21
    .io_in_x_3_bits_wb_wxd_rd        (_csrfile_io_out_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:117:21
    .io_in_x_3_bits_wxd              (_csrfile_io_out_bits_wxd),	// ventus/src/pipeline/pipe.scala:117:21
    .io_in_x_3_bits_reg_idxw         (_csrfile_io_out_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:117:21
    .io_in_x_3_bits_warp_id          (_csrfile_io_out_bits_warp_id),	// ventus/src/pipeline/pipe.scala:117:21
    .io_in_x_3_bits_spike_info_sm_id (_csrfile_io_out_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:117:21
    .io_in_x_3_bits_spike_info_pc    (_csrfile_io_out_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:117:21
    .io_in_x_3_bits_spike_info_inst  (_csrfile_io_out_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:117:21
    .io_in_x_4_ready                 (_wb_io_in_x_4_ready),
    .io_in_x_4_valid                 (_sfu_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_x_4_bits_wb_wxd_rd        (_sfu_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_x_4_bits_wxd              (_sfu_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_x_4_bits_reg_idxw         (_sfu_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_x_4_bits_warp_id          (_sfu_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_x_4_bits_spike_info_sm_id (_sfu_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_x_4_bits_spike_info_pc    (_sfu_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_x_4_bits_spike_info_inst  (_sfu_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_x_5_ready                 (_wb_io_in_x_5_ready),
    .io_in_x_5_valid                 (_mul_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_x_5_bits_wb_wxd_rd        (_mul_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_x_5_bits_wxd              (_mul_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_x_5_bits_reg_idxw         (_mul_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_x_5_bits_warp_id          (_mul_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_x_5_bits_spike_info_sm_id (_mul_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_x_5_bits_spike_info_pc    (_mul_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_x_5_bits_spike_info_inst  (_mul_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_0_valid                 (_valu_io_out_valid),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_0      (_valu_io_out_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_1      (_valu_io_out_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_2      (_valu_io_out_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_3      (_valu_io_out_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_4      (_valu_io_out_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_5      (_valu_io_out_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_6      (_valu_io_out_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_7      (_valu_io_out_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_8      (_valu_io_out_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_9      (_valu_io_out_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_10     (_valu_io_out_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_11     (_valu_io_out_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_12     (_valu_io_out_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_13     (_valu_io_out_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_14     (_valu_io_out_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wb_wvd_rd_15     (_valu_io_out_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_0       (_valu_io_out_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_1       (_valu_io_out_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_2       (_valu_io_out_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_3       (_valu_io_out_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_4       (_valu_io_out_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_5       (_valu_io_out_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_6       (_valu_io_out_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_7       (_valu_io_out_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_8       (_valu_io_out_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_9       (_valu_io_out_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_10      (_valu_io_out_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_11      (_valu_io_out_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_12      (_valu_io_out_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_13      (_valu_io_out_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_14      (_valu_io_out_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd_mask_15      (_valu_io_out_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_wvd              (_valu_io_out_bits_wvd),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_reg_idxw         (_valu_io_out_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_warp_id          (_valu_io_out_bits_warp_id),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_spike_info_sm_id (_valu_io_out_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_spike_info_pc    (_valu_io_out_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_0_bits_spike_info_inst  (_valu_io_out_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:63:18
    .io_in_v_1_ready                 (_wb_io_in_v_1_ready),
    .io_in_v_1_valid                 (_fpu_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_0      (_fpu_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_1      (_fpu_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_2      (_fpu_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_3      (_fpu_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_4      (_fpu_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_5      (_fpu_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_6      (_fpu_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_7      (_fpu_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_8      (_fpu_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_9      (_fpu_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_10     (_fpu_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_11     (_fpu_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_12     (_fpu_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_13     (_fpu_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_14     (_fpu_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wb_wvd_rd_15     (_fpu_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_0       (_fpu_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_1       (_fpu_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_2       (_fpu_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_3       (_fpu_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_4       (_fpu_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_5       (_fpu_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_6       (_fpu_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_7       (_fpu_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_8       (_fpu_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_9       (_fpu_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_10      (_fpu_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_11      (_fpu_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_12      (_fpu_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_13      (_fpu_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_14      (_fpu_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd_mask_15      (_fpu_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_wvd              (_fpu_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_reg_idxw         (_fpu_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_warp_id          (_fpu_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_spike_info_sm_id (_fpu_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_spike_info_pc    (_fpu_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_1_bits_spike_info_inst  (_fpu_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:64:17
    .io_in_v_2_ready                 (_wb_io_in_v_2_ready),
    .io_in_v_2_valid                 (_lsu2wb_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_0      (_lsu2wb_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_1      (_lsu2wb_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_2      (_lsu2wb_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_3      (_lsu2wb_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_4      (_lsu2wb_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_5      (_lsu2wb_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_6      (_lsu2wb_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_7      (_lsu2wb_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_8      (_lsu2wb_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_9      (_lsu2wb_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_10     (_lsu2wb_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_11     (_lsu2wb_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_12     (_lsu2wb_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_13     (_lsu2wb_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_14     (_lsu2wb_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wb_wvd_rd_15     (_lsu2wb_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_0       (_lsu2wb_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_1       (_lsu2wb_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_2       (_lsu2wb_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_3       (_lsu2wb_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_4       (_lsu2wb_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_5       (_lsu2wb_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_6       (_lsu2wb_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_7       (_lsu2wb_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_8       (_lsu2wb_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_9       (_lsu2wb_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_10      (_lsu2wb_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_11      (_lsu2wb_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_12      (_lsu2wb_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_13      (_lsu2wb_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_14      (_lsu2wb_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd_mask_15      (_lsu2wb_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_wvd              (_lsu2wb_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_reg_idxw         (_lsu2wb_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_warp_id          (_lsu2wb_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_spike_info_sm_id (_lsu2wb_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_spike_info_pc    (_lsu2wb_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_2_bits_spike_info_inst  (_lsu2wb_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:69:20
    .io_in_v_3_ready                 (_wb_io_in_v_3_ready),
    .io_in_v_3_valid                 (_sfu_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_0      (_sfu_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_1      (_sfu_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_2      (_sfu_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_3      (_sfu_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_4      (_sfu_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_5      (_sfu_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_6      (_sfu_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_7      (_sfu_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_8      (_sfu_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_9      (_sfu_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_10     (_sfu_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_11     (_sfu_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_12     (_sfu_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_13     (_sfu_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_14     (_sfu_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wb_wvd_rd_15     (_sfu_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_0       (_sfu_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_1       (_sfu_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_2       (_sfu_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_3       (_sfu_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_4       (_sfu_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_5       (_sfu_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_6       (_sfu_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_7       (_sfu_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_8       (_sfu_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_9       (_sfu_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_10      (_sfu_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_11      (_sfu_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_12      (_sfu_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_13      (_sfu_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_14      (_sfu_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd_mask_15      (_sfu_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_wvd              (_sfu_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_reg_idxw         (_sfu_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_warp_id          (_sfu_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_spike_info_sm_id (_sfu_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_spike_info_pc    (_sfu_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_3_bits_spike_info_inst  (_sfu_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:66:17
    .io_in_v_4_ready                 (_wb_io_in_v_4_ready),
    .io_in_v_4_valid                 (_mul_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_0      (_mul_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_1      (_mul_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_2      (_mul_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_3      (_mul_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_4      (_mul_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_5      (_mul_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_6      (_mul_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_7      (_mul_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_8      (_mul_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_9      (_mul_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_10     (_mul_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_11     (_mul_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_12     (_mul_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_13     (_mul_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_14     (_mul_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wb_wvd_rd_15     (_mul_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_0       (_mul_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_1       (_mul_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_2       (_mul_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_3       (_mul_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_4       (_mul_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_5       (_mul_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_6       (_mul_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_7       (_mul_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_8       (_mul_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_9       (_mul_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_10      (_mul_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_11      (_mul_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_12      (_mul_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_13      (_mul_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_14      (_mul_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd_mask_15      (_mul_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_wvd              (_mul_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_reg_idxw         (_mul_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_warp_id          (_mul_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_spike_info_sm_id (_mul_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_spike_info_pc    (_mul_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_4_bits_spike_info_inst  (_mul_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:67:17
    .io_in_v_5_ready                 (_wb_io_in_v_5_ready),
    .io_in_v_5_valid                 (_tensorcore_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_0      (_tensorcore_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_1      (_tensorcore_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_2      (_tensorcore_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_3      (_tensorcore_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_4      (_tensorcore_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_5      (_tensorcore_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_6      (_tensorcore_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_7      (_tensorcore_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_8      (_tensorcore_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_9      (_tensorcore_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_10     (_tensorcore_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_11     (_tensorcore_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_12     (_tensorcore_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_13     (_tensorcore_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_14     (_tensorcore_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wb_wvd_rd_15     (_tensorcore_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_0       (_tensorcore_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_1       (_tensorcore_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_2       (_tensorcore_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_3       (_tensorcore_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_4       (_tensorcore_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_5       (_tensorcore_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_6       (_tensorcore_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_7       (_tensorcore_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_8       (_tensorcore_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_9       (_tensorcore_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_10      (_tensorcore_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_11      (_tensorcore_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_12      (_tensorcore_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_13      (_tensorcore_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_14      (_tensorcore_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd_mask_15      (_tensorcore_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_wvd              (_tensorcore_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_reg_idxw         (_tensorcore_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_warp_id          (_tensorcore_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_spike_info_sm_id (_tensorcore_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_spike_info_pc    (_tensorcore_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:68:24
    .io_in_v_5_bits_spike_info_inst  (_tensorcore_io_out_v_bits_spike_info_inst)	// ventus/src/pipeline/pipe.scala:68:24
  );
  Scoreboard Scoreboard (	// ventus/src/pipeline/pipe.scala:88:47
    .clock                               (clock),
    .reset                               (reset),
    .io_ibuffer_if_ctrl_inst             (_ibuffer_io_out_0_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wid              (_ibuffer_io_out_0_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fp               (_ibuffer_io_out_0_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_branch           (_ibuffer_io_out_0_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack       (_ibuffer_io_out_0_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack_op    (_ibuffer_io_out_0_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_barrier          (_ibuffer_io_out_0_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_csr              (_ibuffer_io_out_0_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reverse          (_ibuffer_io_out_0_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu2         (_ibuffer_io_out_0_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu1         (_ibuffer_io_out_0_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_isvec            (_ibuffer_io_out_0_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu3         (_ibuffer_io_out_0_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mask             (_ibuffer_io_out_0_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_imm          (_ibuffer_io_out_0_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_whb          (_ibuffer_io_out_0_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_unsigned     (_ibuffer_io_out_0_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_alu_fn           (_ibuffer_io_out_0_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_force_rm_rtz     (_ibuffer_io_out_0_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_is_vls12         (_ibuffer_io_out_0_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem              (_ibuffer_io_out_0_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mul              (_ibuffer_io_out_0_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_tc               (_ibuffer_io_out_0_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_disable_mask     (_ibuffer_io_out_0_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_custom_signal_0  (_ibuffer_io_out_0_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_cmd          (_ibuffer_io_out_0_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mop              (_ibuffer_io_out_0_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx1         (_ibuffer_io_out_0_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx2         (_ibuffer_io_out_0_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx3         (_ibuffer_io_out_0_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idxw         (_ibuffer_io_out_0_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wvd              (_ibuffer_io_out_0_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fence            (_ibuffer_io_out_0_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sfu              (_ibuffer_io_out_0_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_readmask         (_ibuffer_io_out_0_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_writemask        (_ibuffer_io_out_0_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wxd              (_ibuffer_io_out_0_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_pc               (_ibuffer_io_out_0_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_imm_ext          (_ibuffer_io_out_0_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_sm_id (_ibuffer_io_out_0_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_pc    (_ibuffer_io_out_0_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_inst  (_ibuffer_io_out_0_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_atomic           (_ibuffer_io_out_0_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_aq               (_ibuffer_io_out_0_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_rl               (_ibuffer_io_out_0_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_if_ctrl_inst
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_inst
         : _ibuffer2issue_io_out_v_bits_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wid
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wid
         : _ibuffer2issue_io_out_v_bits_wid),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fp
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fp
         : _ibuffer2issue_io_out_v_bits_fp),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_branch
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_branch
         : _ibuffer2issue_io_out_v_bits_branch),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack
         : _ibuffer2issue_io_out_v_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack_op
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack_op
         : _ibuffer2issue_io_out_v_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_barrier
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_barrier
         : _ibuffer2issue_io_out_v_bits_barrier),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_csr
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_csr
         : _ibuffer2issue_io_out_v_bits_csr),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reverse
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reverse
         : _ibuffer2issue_io_out_v_bits_reverse),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu2
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu2
         : _ibuffer2issue_io_out_v_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu1
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu1
         : _ibuffer2issue_io_out_v_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_isvec
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_isvec
         : _ibuffer2issue_io_out_v_bits_isvec),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu3
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu3
         : _ibuffer2issue_io_out_v_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mask
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mask
         : _ibuffer2issue_io_out_v_bits_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_imm
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_imm
         : _ibuffer2issue_io_out_v_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_whb
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_whb
         : _ibuffer2issue_io_out_v_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_unsigned
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_unsigned
         : _ibuffer2issue_io_out_v_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_alu_fn
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_alu_fn
         : _ibuffer2issue_io_out_v_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_force_rm_rtz
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_force_rm_rtz
         : _ibuffer2issue_io_out_v_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_is_vls12
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_is_vls12
         : _ibuffer2issue_io_out_v_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem
         : _ibuffer2issue_io_out_v_bits_mem),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mul
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mul
         : _ibuffer2issue_io_out_v_bits_mul),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_tc
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_tc
         : _ibuffer2issue_io_out_v_bits_tc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_disable_mask
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_disable_mask
         : _ibuffer2issue_io_out_v_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_custom_signal_0
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_custom_signal_0
         : _ibuffer2issue_io_out_v_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_cmd
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_cmd
         : _ibuffer2issue_io_out_v_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mop
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mop
         : _ibuffer2issue_io_out_v_bits_mop),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx1
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx1
         : _ibuffer2issue_io_out_v_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx2
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx2
         : _ibuffer2issue_io_out_v_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx3
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx3
         : _ibuffer2issue_io_out_v_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idxw
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idxw
         : _ibuffer2issue_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wvd
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wvd
         : _ibuffer2issue_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fence
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fence
         : _ibuffer2issue_io_out_v_bits_fence),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sfu
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sfu
         : _ibuffer2issue_io_out_v_bits_sfu),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_readmask
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_readmask
         : _ibuffer2issue_io_out_v_bits_readmask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_writemask
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_writemask
         : _ibuffer2issue_io_out_v_bits_writemask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wxd
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wxd
         : _ibuffer2issue_io_out_v_bits_wxd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_pc
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_pc
         : _ibuffer2issue_io_out_v_bits_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_imm_ext
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_imm_ext
         : _ibuffer2issue_io_out_v_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_sm_id
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_sm_id
         : _ibuffer2issue_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_pc
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_pc
         : _ibuffer2issue_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_inst
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_inst
         : _ibuffer2issue_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_atomic
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_atomic
         : _ibuffer2issue_io_out_v_bits_atomic),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_aq
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_aq
         : _ibuffer2issue_io_out_v_bits_aq),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_rl
      (_scoreb_0_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_rl
         : _ibuffer2issue_io_out_v_bits_rl),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_wb_v_ctrl_wb_wvd_rd_0            (_wb_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_1            (_wb_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_2            (_wb_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_3            (_wb_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_4            (_wb_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_5            (_wb_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_6            (_wb_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_7            (_wb_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_8            (_wb_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_9            (_wb_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_10           (_wb_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_11           (_wb_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_12           (_wb_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_13           (_wb_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_14           (_wb_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_15           (_wb_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_0             (_wb_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_1             (_wb_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_2             (_wb_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_3             (_wb_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_4             (_wb_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_5             (_wb_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_6             (_wb_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_7             (_wb_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_8             (_wb_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_9             (_wb_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_10            (_wb_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_11            (_wb_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_12            (_wb_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_13            (_wb_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_14            (_wb_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_15            (_wb_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd                    (_wb_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_reg_idxw               (_wb_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_warp_id                (_wb_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_sm_id       (_wb_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_pc          (_wb_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_inst        (_wb_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wb_wxd_rd              (_wb_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wxd                    (_wb_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_reg_idxw               (_wb_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_warp_id                (_wb_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_sm_id       (_wb_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_pc          (_wb_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_inst        (_wb_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_if_fire
      (_scoreb_0_if_fire_T & _scoreb_7_if_fire_T_1
       | _ibuffer2issue_io_out_v_bits_wid == 3'h0 & _scoreb_7_if_fire_T_4),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :228:{73,104}, :229:{17,52}
    .io_br_ctrl
      (_GEN_0 & _branch_back_io_out_bits_wid == 3'h0 | _GEN_1
       & _issueX_io_out_warpscheduler_bits_ctrl_wid == 3'h0
       | _simt_stack_io_complete_valid & _simt_stack_io_complete_bits == 3'h0),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:60:22, :115:24, :116:25, :224:39, :238:{34,64,77,95}, :239:{46,87,100,118}, :240:{44,73,86}
    .io_fence_end                        (_lsu_io_fence_end[0]),	// ventus/src/pipeline/pipe.scala:65:17, :227:42
    .io_wb_v_fire
      (_wb_io_out_v_bits_warp_id == 3'h0 & _wb_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:70:16, :224:39, :230:24, :258:45
    .io_wb_x_fire
      (_wb_io_out_x_bits_warp_id == 3'h0 & _wb_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:70:16, :224:39, :231:24, :257:45
    .io_delay                            (_Scoreboard_io_delay),
    .io_op_colV_in_fire
      (_ibuffer2issue_io_out_v_bits_wid == 3'h0 & _scoreb_op_colV_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :235:31, :248:41
    .io_op_colV_out_fire
      (_operand_collector_io_out_0_bits_control_wid == 3'h0 & _scoreb_op_colV_out_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :224:39, :236:32, :249:43
    .io_op_colX_in_fire
      (_ibuffer2issue_io_out_x_bits_wid == 3'h0 & _scoreb_op_colX_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :233:30, :253:42
    .io_op_colX_out_fire
      (_operand_collector_io_out_1_bits_control_wid == 3'h0 & _scoreb_op_colX_out_fire_T)	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :224:39, :234:31, :254:44
  );
  Scoreboard Scoreboard_1 (	// ventus/src/pipeline/pipe.scala:88:47
    .clock                               (clock),
    .reset                               (reset),
    .io_ibuffer_if_ctrl_inst             (_ibuffer_io_out_1_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wid              (_ibuffer_io_out_1_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fp               (_ibuffer_io_out_1_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_branch           (_ibuffer_io_out_1_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack       (_ibuffer_io_out_1_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack_op    (_ibuffer_io_out_1_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_barrier          (_ibuffer_io_out_1_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_csr              (_ibuffer_io_out_1_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reverse          (_ibuffer_io_out_1_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu2         (_ibuffer_io_out_1_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu1         (_ibuffer_io_out_1_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_isvec            (_ibuffer_io_out_1_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu3         (_ibuffer_io_out_1_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mask             (_ibuffer_io_out_1_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_imm          (_ibuffer_io_out_1_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_whb          (_ibuffer_io_out_1_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_unsigned     (_ibuffer_io_out_1_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_alu_fn           (_ibuffer_io_out_1_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_force_rm_rtz     (_ibuffer_io_out_1_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_is_vls12         (_ibuffer_io_out_1_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem              (_ibuffer_io_out_1_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mul              (_ibuffer_io_out_1_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_tc               (_ibuffer_io_out_1_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_disable_mask     (_ibuffer_io_out_1_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_custom_signal_0  (_ibuffer_io_out_1_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_cmd          (_ibuffer_io_out_1_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mop              (_ibuffer_io_out_1_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx1         (_ibuffer_io_out_1_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx2         (_ibuffer_io_out_1_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx3         (_ibuffer_io_out_1_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idxw         (_ibuffer_io_out_1_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wvd              (_ibuffer_io_out_1_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fence            (_ibuffer_io_out_1_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sfu              (_ibuffer_io_out_1_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_readmask         (_ibuffer_io_out_1_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_writemask        (_ibuffer_io_out_1_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wxd              (_ibuffer_io_out_1_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_pc               (_ibuffer_io_out_1_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_imm_ext          (_ibuffer_io_out_1_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_sm_id (_ibuffer_io_out_1_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_pc    (_ibuffer_io_out_1_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_inst  (_ibuffer_io_out_1_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_atomic           (_ibuffer_io_out_1_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_aq               (_ibuffer_io_out_1_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_rl               (_ibuffer_io_out_1_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_if_ctrl_inst
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_inst
         : _ibuffer2issue_io_out_v_bits_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wid
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wid
         : _ibuffer2issue_io_out_v_bits_wid),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fp
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fp
         : _ibuffer2issue_io_out_v_bits_fp),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_branch
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_branch
         : _ibuffer2issue_io_out_v_bits_branch),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack
         : _ibuffer2issue_io_out_v_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack_op
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack_op
         : _ibuffer2issue_io_out_v_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_barrier
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_barrier
         : _ibuffer2issue_io_out_v_bits_barrier),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_csr
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_csr
         : _ibuffer2issue_io_out_v_bits_csr),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reverse
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reverse
         : _ibuffer2issue_io_out_v_bits_reverse),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu2
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu2
         : _ibuffer2issue_io_out_v_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu1
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu1
         : _ibuffer2issue_io_out_v_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_isvec
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_isvec
         : _ibuffer2issue_io_out_v_bits_isvec),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu3
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu3
         : _ibuffer2issue_io_out_v_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mask
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mask
         : _ibuffer2issue_io_out_v_bits_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_imm
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_imm
         : _ibuffer2issue_io_out_v_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_whb
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_whb
         : _ibuffer2issue_io_out_v_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_unsigned
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_unsigned
         : _ibuffer2issue_io_out_v_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_alu_fn
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_alu_fn
         : _ibuffer2issue_io_out_v_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_force_rm_rtz
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_force_rm_rtz
         : _ibuffer2issue_io_out_v_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_is_vls12
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_is_vls12
         : _ibuffer2issue_io_out_v_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem
         : _ibuffer2issue_io_out_v_bits_mem),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mul
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mul
         : _ibuffer2issue_io_out_v_bits_mul),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_tc
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_tc
         : _ibuffer2issue_io_out_v_bits_tc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_disable_mask
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_disable_mask
         : _ibuffer2issue_io_out_v_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_custom_signal_0
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_custom_signal_0
         : _ibuffer2issue_io_out_v_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_cmd
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_cmd
         : _ibuffer2issue_io_out_v_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mop
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mop
         : _ibuffer2issue_io_out_v_bits_mop),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx1
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx1
         : _ibuffer2issue_io_out_v_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx2
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx2
         : _ibuffer2issue_io_out_v_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx3
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx3
         : _ibuffer2issue_io_out_v_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idxw
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idxw
         : _ibuffer2issue_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wvd
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wvd
         : _ibuffer2issue_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fence
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fence
         : _ibuffer2issue_io_out_v_bits_fence),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sfu
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sfu
         : _ibuffer2issue_io_out_v_bits_sfu),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_readmask
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_readmask
         : _ibuffer2issue_io_out_v_bits_readmask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_writemask
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_writemask
         : _ibuffer2issue_io_out_v_bits_writemask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wxd
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wxd
         : _ibuffer2issue_io_out_v_bits_wxd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_pc
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_pc
         : _ibuffer2issue_io_out_v_bits_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_imm_ext
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_imm_ext
         : _ibuffer2issue_io_out_v_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_sm_id
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_sm_id
         : _ibuffer2issue_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_pc
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_pc
         : _ibuffer2issue_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_inst
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_inst
         : _ibuffer2issue_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_atomic
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_atomic
         : _ibuffer2issue_io_out_v_bits_atomic),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_aq
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_aq
         : _ibuffer2issue_io_out_v_bits_aq),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_rl
      (_scoreb_1_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_rl
         : _ibuffer2issue_io_out_v_bits_rl),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_wb_v_ctrl_wb_wvd_rd_0            (_wb_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_1            (_wb_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_2            (_wb_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_3            (_wb_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_4            (_wb_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_5            (_wb_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_6            (_wb_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_7            (_wb_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_8            (_wb_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_9            (_wb_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_10           (_wb_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_11           (_wb_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_12           (_wb_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_13           (_wb_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_14           (_wb_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_15           (_wb_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_0             (_wb_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_1             (_wb_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_2             (_wb_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_3             (_wb_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_4             (_wb_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_5             (_wb_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_6             (_wb_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_7             (_wb_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_8             (_wb_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_9             (_wb_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_10            (_wb_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_11            (_wb_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_12            (_wb_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_13            (_wb_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_14            (_wb_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_15            (_wb_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd                    (_wb_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_reg_idxw               (_wb_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_warp_id                (_wb_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_sm_id       (_wb_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_pc          (_wb_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_inst        (_wb_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wb_wxd_rd              (_wb_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wxd                    (_wb_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_reg_idxw               (_wb_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_warp_id                (_wb_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_sm_id       (_wb_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_pc          (_wb_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_inst        (_wb_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_if_fire
      (_scoreb_1_if_fire_T & _scoreb_7_if_fire_T_1
       | _ibuffer2issue_io_out_v_bits_wid == 3'h1 & _scoreb_7_if_fire_T_4),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :228:{73,104}, :229:{17,52}, :248:41
    .io_br_ctrl
      (_GEN_0 & _branch_back_io_out_bits_wid == 3'h1 | _GEN_1
       & _issueX_io_out_warpscheduler_bits_ctrl_wid == 3'h1
       | _simt_stack_io_complete_valid & _simt_stack_io_complete_bits == 3'h1),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:60:22, :115:24, :116:25, :238:{34,64,77,95}, :239:{46,87,100,118}, :240:{44,73,86}, :248:41
    .io_fence_end                        (_lsu_io_fence_end[1]),	// ventus/src/pipeline/pipe.scala:65:17, :227:42
    .io_wb_v_fire
      (_wb_io_out_v_bits_warp_id == 3'h1 & _wb_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:70:16, :230:24, :248:41, :258:45
    .io_wb_x_fire
      (_wb_io_out_x_bits_warp_id == 3'h1 & _wb_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:70:16, :231:24, :248:41, :257:45
    .io_delay                            (_Scoreboard_1_io_delay),
    .io_op_colV_in_fire
      (_ibuffer2issue_io_out_v_bits_wid == 3'h1 & _scoreb_op_colV_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :235:31, :248:41
    .io_op_colV_out_fire
      (_operand_collector_io_out_0_bits_control_wid == 3'h1 & _scoreb_op_colV_out_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :236:32, :248:41, :249:43
    .io_op_colX_in_fire
      (_ibuffer2issue_io_out_x_bits_wid == 3'h1 & _scoreb_op_colX_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :233:30, :248:41, :253:42
    .io_op_colX_out_fire
      (_operand_collector_io_out_1_bits_control_wid == 3'h1 & _scoreb_op_colX_out_fire_T)	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :234:31, :248:41, :254:44
  );
  Scoreboard Scoreboard_2 (	// ventus/src/pipeline/pipe.scala:88:47
    .clock                               (clock),
    .reset                               (reset),
    .io_ibuffer_if_ctrl_inst             (_ibuffer_io_out_2_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wid              (_ibuffer_io_out_2_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fp               (_ibuffer_io_out_2_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_branch           (_ibuffer_io_out_2_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack       (_ibuffer_io_out_2_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack_op    (_ibuffer_io_out_2_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_barrier          (_ibuffer_io_out_2_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_csr              (_ibuffer_io_out_2_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reverse          (_ibuffer_io_out_2_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu2         (_ibuffer_io_out_2_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu1         (_ibuffer_io_out_2_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_isvec            (_ibuffer_io_out_2_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu3         (_ibuffer_io_out_2_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mask             (_ibuffer_io_out_2_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_imm          (_ibuffer_io_out_2_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_whb          (_ibuffer_io_out_2_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_unsigned     (_ibuffer_io_out_2_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_alu_fn           (_ibuffer_io_out_2_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_force_rm_rtz     (_ibuffer_io_out_2_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_is_vls12         (_ibuffer_io_out_2_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem              (_ibuffer_io_out_2_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mul              (_ibuffer_io_out_2_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_tc               (_ibuffer_io_out_2_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_disable_mask     (_ibuffer_io_out_2_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_custom_signal_0  (_ibuffer_io_out_2_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_cmd          (_ibuffer_io_out_2_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mop              (_ibuffer_io_out_2_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx1         (_ibuffer_io_out_2_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx2         (_ibuffer_io_out_2_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx3         (_ibuffer_io_out_2_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idxw         (_ibuffer_io_out_2_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wvd              (_ibuffer_io_out_2_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fence            (_ibuffer_io_out_2_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sfu              (_ibuffer_io_out_2_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_readmask         (_ibuffer_io_out_2_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_writemask        (_ibuffer_io_out_2_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wxd              (_ibuffer_io_out_2_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_pc               (_ibuffer_io_out_2_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_imm_ext          (_ibuffer_io_out_2_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_sm_id (_ibuffer_io_out_2_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_pc    (_ibuffer_io_out_2_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_inst  (_ibuffer_io_out_2_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_atomic           (_ibuffer_io_out_2_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_aq               (_ibuffer_io_out_2_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_rl               (_ibuffer_io_out_2_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_if_ctrl_inst
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_inst
         : _ibuffer2issue_io_out_v_bits_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wid
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wid
         : _ibuffer2issue_io_out_v_bits_wid),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fp
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fp
         : _ibuffer2issue_io_out_v_bits_fp),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_branch
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_branch
         : _ibuffer2issue_io_out_v_bits_branch),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack
         : _ibuffer2issue_io_out_v_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack_op
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack_op
         : _ibuffer2issue_io_out_v_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_barrier
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_barrier
         : _ibuffer2issue_io_out_v_bits_barrier),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_csr
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_csr
         : _ibuffer2issue_io_out_v_bits_csr),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reverse
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reverse
         : _ibuffer2issue_io_out_v_bits_reverse),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu2
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu2
         : _ibuffer2issue_io_out_v_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu1
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu1
         : _ibuffer2issue_io_out_v_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_isvec
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_isvec
         : _ibuffer2issue_io_out_v_bits_isvec),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu3
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu3
         : _ibuffer2issue_io_out_v_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mask
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mask
         : _ibuffer2issue_io_out_v_bits_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_imm
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_imm
         : _ibuffer2issue_io_out_v_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_whb
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_whb
         : _ibuffer2issue_io_out_v_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_unsigned
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_unsigned
         : _ibuffer2issue_io_out_v_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_alu_fn
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_alu_fn
         : _ibuffer2issue_io_out_v_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_force_rm_rtz
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_force_rm_rtz
         : _ibuffer2issue_io_out_v_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_is_vls12
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_is_vls12
         : _ibuffer2issue_io_out_v_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem
         : _ibuffer2issue_io_out_v_bits_mem),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mul
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mul
         : _ibuffer2issue_io_out_v_bits_mul),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_tc
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_tc
         : _ibuffer2issue_io_out_v_bits_tc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_disable_mask
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_disable_mask
         : _ibuffer2issue_io_out_v_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_custom_signal_0
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_custom_signal_0
         : _ibuffer2issue_io_out_v_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_cmd
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_cmd
         : _ibuffer2issue_io_out_v_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mop
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mop
         : _ibuffer2issue_io_out_v_bits_mop),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx1
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx1
         : _ibuffer2issue_io_out_v_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx2
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx2
         : _ibuffer2issue_io_out_v_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx3
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx3
         : _ibuffer2issue_io_out_v_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idxw
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idxw
         : _ibuffer2issue_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wvd
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wvd
         : _ibuffer2issue_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fence
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fence
         : _ibuffer2issue_io_out_v_bits_fence),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sfu
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sfu
         : _ibuffer2issue_io_out_v_bits_sfu),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_readmask
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_readmask
         : _ibuffer2issue_io_out_v_bits_readmask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_writemask
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_writemask
         : _ibuffer2issue_io_out_v_bits_writemask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wxd
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wxd
         : _ibuffer2issue_io_out_v_bits_wxd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_pc
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_pc
         : _ibuffer2issue_io_out_v_bits_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_imm_ext
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_imm_ext
         : _ibuffer2issue_io_out_v_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_sm_id
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_sm_id
         : _ibuffer2issue_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_pc
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_pc
         : _ibuffer2issue_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_inst
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_inst
         : _ibuffer2issue_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_atomic
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_atomic
         : _ibuffer2issue_io_out_v_bits_atomic),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_aq
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_aq
         : _ibuffer2issue_io_out_v_bits_aq),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_rl
      (_scoreb_2_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_rl
         : _ibuffer2issue_io_out_v_bits_rl),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_wb_v_ctrl_wb_wvd_rd_0            (_wb_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_1            (_wb_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_2            (_wb_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_3            (_wb_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_4            (_wb_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_5            (_wb_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_6            (_wb_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_7            (_wb_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_8            (_wb_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_9            (_wb_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_10           (_wb_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_11           (_wb_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_12           (_wb_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_13           (_wb_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_14           (_wb_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_15           (_wb_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_0             (_wb_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_1             (_wb_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_2             (_wb_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_3             (_wb_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_4             (_wb_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_5             (_wb_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_6             (_wb_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_7             (_wb_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_8             (_wb_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_9             (_wb_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_10            (_wb_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_11            (_wb_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_12            (_wb_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_13            (_wb_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_14            (_wb_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_15            (_wb_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd                    (_wb_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_reg_idxw               (_wb_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_warp_id                (_wb_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_sm_id       (_wb_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_pc          (_wb_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_inst        (_wb_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wb_wxd_rd              (_wb_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wxd                    (_wb_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_reg_idxw               (_wb_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_warp_id                (_wb_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_sm_id       (_wb_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_pc          (_wb_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_inst        (_wb_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_if_fire
      (_scoreb_2_if_fire_T & _scoreb_7_if_fire_T_1
       | _ibuffer2issue_io_out_v_bits_wid == 3'h2 & _scoreb_7_if_fire_T_4),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :228:{73,104}, :229:{17,52}, :248:41
    .io_br_ctrl
      (_GEN_0 & _branch_back_io_out_bits_wid == 3'h2 | _GEN_1
       & _issueX_io_out_warpscheduler_bits_ctrl_wid == 3'h2
       | _simt_stack_io_complete_valid & _simt_stack_io_complete_bits == 3'h2),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:60:22, :115:24, :116:25, :238:{34,64,77,95}, :239:{46,87,100,118}, :240:{44,73,86}, :248:41
    .io_fence_end                        (_lsu_io_fence_end[2]),	// ventus/src/pipeline/pipe.scala:65:17, :227:42
    .io_wb_v_fire
      (_wb_io_out_v_bits_warp_id == 3'h2 & _wb_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:70:16, :230:24, :248:41, :258:45
    .io_wb_x_fire
      (_wb_io_out_x_bits_warp_id == 3'h2 & _wb_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:70:16, :231:24, :248:41, :257:45
    .io_delay                            (_Scoreboard_2_io_delay),
    .io_op_colV_in_fire
      (_ibuffer2issue_io_out_v_bits_wid == 3'h2 & _scoreb_op_colV_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :235:31, :248:41
    .io_op_colV_out_fire
      (_operand_collector_io_out_0_bits_control_wid == 3'h2 & _scoreb_op_colV_out_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :236:32, :248:41, :249:43
    .io_op_colX_in_fire
      (_ibuffer2issue_io_out_x_bits_wid == 3'h2 & _scoreb_op_colX_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :233:30, :248:41, :253:42
    .io_op_colX_out_fire
      (_operand_collector_io_out_1_bits_control_wid == 3'h2 & _scoreb_op_colX_out_fire_T)	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :234:31, :248:41, :254:44
  );
  Scoreboard Scoreboard_3 (	// ventus/src/pipeline/pipe.scala:88:47
    .clock                               (clock),
    .reset                               (reset),
    .io_ibuffer_if_ctrl_inst             (_ibuffer_io_out_3_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wid              (_ibuffer_io_out_3_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fp               (_ibuffer_io_out_3_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_branch           (_ibuffer_io_out_3_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack       (_ibuffer_io_out_3_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack_op    (_ibuffer_io_out_3_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_barrier          (_ibuffer_io_out_3_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_csr              (_ibuffer_io_out_3_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reverse          (_ibuffer_io_out_3_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu2         (_ibuffer_io_out_3_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu1         (_ibuffer_io_out_3_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_isvec            (_ibuffer_io_out_3_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu3         (_ibuffer_io_out_3_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mask             (_ibuffer_io_out_3_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_imm          (_ibuffer_io_out_3_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_whb          (_ibuffer_io_out_3_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_unsigned     (_ibuffer_io_out_3_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_alu_fn           (_ibuffer_io_out_3_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_force_rm_rtz     (_ibuffer_io_out_3_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_is_vls12         (_ibuffer_io_out_3_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem              (_ibuffer_io_out_3_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mul              (_ibuffer_io_out_3_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_tc               (_ibuffer_io_out_3_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_disable_mask     (_ibuffer_io_out_3_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_custom_signal_0  (_ibuffer_io_out_3_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_cmd          (_ibuffer_io_out_3_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mop              (_ibuffer_io_out_3_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx1         (_ibuffer_io_out_3_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx2         (_ibuffer_io_out_3_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx3         (_ibuffer_io_out_3_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idxw         (_ibuffer_io_out_3_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wvd              (_ibuffer_io_out_3_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fence            (_ibuffer_io_out_3_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sfu              (_ibuffer_io_out_3_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_readmask         (_ibuffer_io_out_3_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_writemask        (_ibuffer_io_out_3_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wxd              (_ibuffer_io_out_3_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_pc               (_ibuffer_io_out_3_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_imm_ext          (_ibuffer_io_out_3_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_sm_id (_ibuffer_io_out_3_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_pc    (_ibuffer_io_out_3_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_inst  (_ibuffer_io_out_3_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_atomic           (_ibuffer_io_out_3_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_aq               (_ibuffer_io_out_3_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_rl               (_ibuffer_io_out_3_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_if_ctrl_inst
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_inst
         : _ibuffer2issue_io_out_v_bits_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wid
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wid
         : _ibuffer2issue_io_out_v_bits_wid),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fp
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fp
         : _ibuffer2issue_io_out_v_bits_fp),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_branch
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_branch
         : _ibuffer2issue_io_out_v_bits_branch),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack
         : _ibuffer2issue_io_out_v_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack_op
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack_op
         : _ibuffer2issue_io_out_v_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_barrier
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_barrier
         : _ibuffer2issue_io_out_v_bits_barrier),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_csr
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_csr
         : _ibuffer2issue_io_out_v_bits_csr),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reverse
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reverse
         : _ibuffer2issue_io_out_v_bits_reverse),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu2
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu2
         : _ibuffer2issue_io_out_v_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu1
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu1
         : _ibuffer2issue_io_out_v_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_isvec
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_isvec
         : _ibuffer2issue_io_out_v_bits_isvec),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu3
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu3
         : _ibuffer2issue_io_out_v_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mask
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mask
         : _ibuffer2issue_io_out_v_bits_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_imm
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_imm
         : _ibuffer2issue_io_out_v_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_whb
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_whb
         : _ibuffer2issue_io_out_v_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_unsigned
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_unsigned
         : _ibuffer2issue_io_out_v_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_alu_fn
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_alu_fn
         : _ibuffer2issue_io_out_v_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_force_rm_rtz
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_force_rm_rtz
         : _ibuffer2issue_io_out_v_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_is_vls12
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_is_vls12
         : _ibuffer2issue_io_out_v_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem
         : _ibuffer2issue_io_out_v_bits_mem),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mul
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mul
         : _ibuffer2issue_io_out_v_bits_mul),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_tc
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_tc
         : _ibuffer2issue_io_out_v_bits_tc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_disable_mask
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_disable_mask
         : _ibuffer2issue_io_out_v_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_custom_signal_0
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_custom_signal_0
         : _ibuffer2issue_io_out_v_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_cmd
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_cmd
         : _ibuffer2issue_io_out_v_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mop
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mop
         : _ibuffer2issue_io_out_v_bits_mop),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx1
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx1
         : _ibuffer2issue_io_out_v_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx2
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx2
         : _ibuffer2issue_io_out_v_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx3
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx3
         : _ibuffer2issue_io_out_v_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idxw
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idxw
         : _ibuffer2issue_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wvd
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wvd
         : _ibuffer2issue_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fence
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fence
         : _ibuffer2issue_io_out_v_bits_fence),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sfu
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sfu
         : _ibuffer2issue_io_out_v_bits_sfu),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_readmask
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_readmask
         : _ibuffer2issue_io_out_v_bits_readmask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_writemask
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_writemask
         : _ibuffer2issue_io_out_v_bits_writemask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wxd
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wxd
         : _ibuffer2issue_io_out_v_bits_wxd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_pc
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_pc
         : _ibuffer2issue_io_out_v_bits_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_imm_ext
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_imm_ext
         : _ibuffer2issue_io_out_v_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_sm_id
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_sm_id
         : _ibuffer2issue_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_pc
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_pc
         : _ibuffer2issue_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_inst
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_inst
         : _ibuffer2issue_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_atomic
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_atomic
         : _ibuffer2issue_io_out_v_bits_atomic),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_aq
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_aq
         : _ibuffer2issue_io_out_v_bits_aq),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_rl
      (_scoreb_3_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_rl
         : _ibuffer2issue_io_out_v_bits_rl),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_wb_v_ctrl_wb_wvd_rd_0            (_wb_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_1            (_wb_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_2            (_wb_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_3            (_wb_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_4            (_wb_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_5            (_wb_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_6            (_wb_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_7            (_wb_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_8            (_wb_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_9            (_wb_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_10           (_wb_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_11           (_wb_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_12           (_wb_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_13           (_wb_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_14           (_wb_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_15           (_wb_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_0             (_wb_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_1             (_wb_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_2             (_wb_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_3             (_wb_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_4             (_wb_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_5             (_wb_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_6             (_wb_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_7             (_wb_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_8             (_wb_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_9             (_wb_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_10            (_wb_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_11            (_wb_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_12            (_wb_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_13            (_wb_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_14            (_wb_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_15            (_wb_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd                    (_wb_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_reg_idxw               (_wb_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_warp_id                (_wb_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_sm_id       (_wb_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_pc          (_wb_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_inst        (_wb_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wb_wxd_rd              (_wb_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wxd                    (_wb_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_reg_idxw               (_wb_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_warp_id                (_wb_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_sm_id       (_wb_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_pc          (_wb_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_inst        (_wb_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_if_fire
      (_scoreb_3_if_fire_T & _scoreb_7_if_fire_T_1
       | _ibuffer2issue_io_out_v_bits_wid == 3'h3 & _scoreb_7_if_fire_T_4),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :228:{73,104}, :229:{17,52}, :248:41
    .io_br_ctrl
      (_GEN_0 & _branch_back_io_out_bits_wid == 3'h3 | _GEN_1
       & _issueX_io_out_warpscheduler_bits_ctrl_wid == 3'h3
       | _simt_stack_io_complete_valid & _simt_stack_io_complete_bits == 3'h3),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:60:22, :115:24, :116:25, :238:{34,64,77,95}, :239:{46,87,100,118}, :240:{44,73,86}, :248:41
    .io_fence_end                        (_lsu_io_fence_end[3]),	// ventus/src/pipeline/pipe.scala:65:17, :227:42
    .io_wb_v_fire
      (_wb_io_out_v_bits_warp_id == 3'h3 & _wb_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:70:16, :230:24, :248:41, :258:45
    .io_wb_x_fire
      (_wb_io_out_x_bits_warp_id == 3'h3 & _wb_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:70:16, :231:24, :248:41, :257:45
    .io_delay                            (_Scoreboard_3_io_delay),
    .io_op_colV_in_fire
      (_ibuffer2issue_io_out_v_bits_wid == 3'h3 & _scoreb_op_colV_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :235:31, :248:41
    .io_op_colV_out_fire
      (_operand_collector_io_out_0_bits_control_wid == 3'h3 & _scoreb_op_colV_out_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :236:32, :248:41, :249:43
    .io_op_colX_in_fire
      (_ibuffer2issue_io_out_x_bits_wid == 3'h3 & _scoreb_op_colX_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :233:30, :248:41, :253:42
    .io_op_colX_out_fire
      (_operand_collector_io_out_1_bits_control_wid == 3'h3 & _scoreb_op_colX_out_fire_T)	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :234:31, :248:41, :254:44
  );
  Scoreboard Scoreboard_4 (	// ventus/src/pipeline/pipe.scala:88:47
    .clock                               (clock),
    .reset                               (reset),
    .io_ibuffer_if_ctrl_inst             (_ibuffer_io_out_4_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wid              (_ibuffer_io_out_4_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fp               (_ibuffer_io_out_4_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_branch           (_ibuffer_io_out_4_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack       (_ibuffer_io_out_4_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack_op    (_ibuffer_io_out_4_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_barrier          (_ibuffer_io_out_4_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_csr              (_ibuffer_io_out_4_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reverse          (_ibuffer_io_out_4_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu2         (_ibuffer_io_out_4_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu1         (_ibuffer_io_out_4_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_isvec            (_ibuffer_io_out_4_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu3         (_ibuffer_io_out_4_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mask             (_ibuffer_io_out_4_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_imm          (_ibuffer_io_out_4_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_whb          (_ibuffer_io_out_4_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_unsigned     (_ibuffer_io_out_4_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_alu_fn           (_ibuffer_io_out_4_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_force_rm_rtz     (_ibuffer_io_out_4_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_is_vls12         (_ibuffer_io_out_4_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem              (_ibuffer_io_out_4_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mul              (_ibuffer_io_out_4_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_tc               (_ibuffer_io_out_4_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_disable_mask     (_ibuffer_io_out_4_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_custom_signal_0  (_ibuffer_io_out_4_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_cmd          (_ibuffer_io_out_4_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mop              (_ibuffer_io_out_4_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx1         (_ibuffer_io_out_4_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx2         (_ibuffer_io_out_4_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx3         (_ibuffer_io_out_4_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idxw         (_ibuffer_io_out_4_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wvd              (_ibuffer_io_out_4_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fence            (_ibuffer_io_out_4_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sfu              (_ibuffer_io_out_4_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_readmask         (_ibuffer_io_out_4_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_writemask        (_ibuffer_io_out_4_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wxd              (_ibuffer_io_out_4_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_pc               (_ibuffer_io_out_4_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_imm_ext          (_ibuffer_io_out_4_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_sm_id (_ibuffer_io_out_4_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_pc    (_ibuffer_io_out_4_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_inst  (_ibuffer_io_out_4_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_atomic           (_ibuffer_io_out_4_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_aq               (_ibuffer_io_out_4_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_rl               (_ibuffer_io_out_4_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_if_ctrl_inst
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_inst
         : _ibuffer2issue_io_out_v_bits_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wid
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wid
         : _ibuffer2issue_io_out_v_bits_wid),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fp
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fp
         : _ibuffer2issue_io_out_v_bits_fp),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_branch
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_branch
         : _ibuffer2issue_io_out_v_bits_branch),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack
         : _ibuffer2issue_io_out_v_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack_op
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack_op
         : _ibuffer2issue_io_out_v_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_barrier
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_barrier
         : _ibuffer2issue_io_out_v_bits_barrier),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_csr
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_csr
         : _ibuffer2issue_io_out_v_bits_csr),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reverse
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reverse
         : _ibuffer2issue_io_out_v_bits_reverse),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu2
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu2
         : _ibuffer2issue_io_out_v_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu1
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu1
         : _ibuffer2issue_io_out_v_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_isvec
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_isvec
         : _ibuffer2issue_io_out_v_bits_isvec),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu3
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu3
         : _ibuffer2issue_io_out_v_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mask
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mask
         : _ibuffer2issue_io_out_v_bits_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_imm
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_imm
         : _ibuffer2issue_io_out_v_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_whb
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_whb
         : _ibuffer2issue_io_out_v_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_unsigned
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_unsigned
         : _ibuffer2issue_io_out_v_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_alu_fn
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_alu_fn
         : _ibuffer2issue_io_out_v_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_force_rm_rtz
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_force_rm_rtz
         : _ibuffer2issue_io_out_v_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_is_vls12
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_is_vls12
         : _ibuffer2issue_io_out_v_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem
         : _ibuffer2issue_io_out_v_bits_mem),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mul
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mul
         : _ibuffer2issue_io_out_v_bits_mul),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_tc
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_tc
         : _ibuffer2issue_io_out_v_bits_tc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_disable_mask
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_disable_mask
         : _ibuffer2issue_io_out_v_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_custom_signal_0
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_custom_signal_0
         : _ibuffer2issue_io_out_v_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_cmd
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_cmd
         : _ibuffer2issue_io_out_v_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mop
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mop
         : _ibuffer2issue_io_out_v_bits_mop),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx1
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx1
         : _ibuffer2issue_io_out_v_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx2
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx2
         : _ibuffer2issue_io_out_v_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx3
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx3
         : _ibuffer2issue_io_out_v_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idxw
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idxw
         : _ibuffer2issue_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wvd
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wvd
         : _ibuffer2issue_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fence
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fence
         : _ibuffer2issue_io_out_v_bits_fence),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sfu
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sfu
         : _ibuffer2issue_io_out_v_bits_sfu),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_readmask
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_readmask
         : _ibuffer2issue_io_out_v_bits_readmask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_writemask
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_writemask
         : _ibuffer2issue_io_out_v_bits_writemask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wxd
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wxd
         : _ibuffer2issue_io_out_v_bits_wxd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_pc
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_pc
         : _ibuffer2issue_io_out_v_bits_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_imm_ext
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_imm_ext
         : _ibuffer2issue_io_out_v_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_sm_id
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_sm_id
         : _ibuffer2issue_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_pc
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_pc
         : _ibuffer2issue_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_inst
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_inst
         : _ibuffer2issue_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_atomic
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_atomic
         : _ibuffer2issue_io_out_v_bits_atomic),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_aq
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_aq
         : _ibuffer2issue_io_out_v_bits_aq),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_rl
      (_scoreb_4_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_rl
         : _ibuffer2issue_io_out_v_bits_rl),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_wb_v_ctrl_wb_wvd_rd_0            (_wb_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_1            (_wb_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_2            (_wb_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_3            (_wb_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_4            (_wb_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_5            (_wb_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_6            (_wb_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_7            (_wb_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_8            (_wb_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_9            (_wb_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_10           (_wb_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_11           (_wb_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_12           (_wb_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_13           (_wb_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_14           (_wb_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_15           (_wb_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_0             (_wb_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_1             (_wb_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_2             (_wb_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_3             (_wb_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_4             (_wb_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_5             (_wb_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_6             (_wb_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_7             (_wb_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_8             (_wb_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_9             (_wb_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_10            (_wb_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_11            (_wb_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_12            (_wb_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_13            (_wb_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_14            (_wb_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_15            (_wb_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd                    (_wb_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_reg_idxw               (_wb_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_warp_id                (_wb_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_sm_id       (_wb_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_pc          (_wb_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_inst        (_wb_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wb_wxd_rd              (_wb_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wxd                    (_wb_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_reg_idxw               (_wb_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_warp_id                (_wb_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_sm_id       (_wb_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_pc          (_wb_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_inst        (_wb_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_if_fire
      (_scoreb_4_if_fire_T & _scoreb_7_if_fire_T_1
       | _ibuffer2issue_io_out_v_bits_wid == 3'h4 & _scoreb_7_if_fire_T_4),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :228:{73,104}, :229:{17,52}
    .io_br_ctrl
      (_GEN_0 & _branch_back_io_out_bits_wid == 3'h4 | _GEN_1
       & _issueX_io_out_warpscheduler_bits_ctrl_wid == 3'h4
       | _simt_stack_io_complete_valid & _simt_stack_io_complete_bits == 3'h4),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:60:22, :115:24, :116:25, :224:39, :238:{34,64,77,95}, :239:{46,87,100,118}, :240:{44,73,86}
    .io_fence_end                        (_lsu_io_fence_end[4]),	// ventus/src/pipeline/pipe.scala:65:17, :227:42
    .io_wb_v_fire
      (_wb_io_out_v_bits_warp_id == 3'h4 & _wb_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:70:16, :224:39, :230:24, :258:45
    .io_wb_x_fire
      (_wb_io_out_x_bits_warp_id == 3'h4 & _wb_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:70:16, :224:39, :231:24, :257:45
    .io_delay                            (_Scoreboard_4_io_delay),
    .io_op_colV_in_fire
      (_ibuffer2issue_io_out_v_bits_wid == 3'h4 & _scoreb_op_colV_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :235:31, :248:41
    .io_op_colV_out_fire
      (_operand_collector_io_out_0_bits_control_wid == 3'h4 & _scoreb_op_colV_out_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :224:39, :236:32, :249:43
    .io_op_colX_in_fire
      (_ibuffer2issue_io_out_x_bits_wid == 3'h4 & _scoreb_op_colX_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :233:30, :253:42
    .io_op_colX_out_fire
      (_operand_collector_io_out_1_bits_control_wid == 3'h4 & _scoreb_op_colX_out_fire_T)	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :224:39, :234:31, :254:44
  );
  Scoreboard Scoreboard_5 (	// ventus/src/pipeline/pipe.scala:88:47
    .clock                               (clock),
    .reset                               (reset),
    .io_ibuffer_if_ctrl_inst             (_ibuffer_io_out_5_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wid              (_ibuffer_io_out_5_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fp               (_ibuffer_io_out_5_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_branch           (_ibuffer_io_out_5_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack       (_ibuffer_io_out_5_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack_op    (_ibuffer_io_out_5_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_barrier          (_ibuffer_io_out_5_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_csr              (_ibuffer_io_out_5_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reverse          (_ibuffer_io_out_5_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu2         (_ibuffer_io_out_5_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu1         (_ibuffer_io_out_5_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_isvec            (_ibuffer_io_out_5_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu3         (_ibuffer_io_out_5_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mask             (_ibuffer_io_out_5_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_imm          (_ibuffer_io_out_5_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_whb          (_ibuffer_io_out_5_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_unsigned     (_ibuffer_io_out_5_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_alu_fn           (_ibuffer_io_out_5_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_force_rm_rtz     (_ibuffer_io_out_5_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_is_vls12         (_ibuffer_io_out_5_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem              (_ibuffer_io_out_5_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mul              (_ibuffer_io_out_5_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_tc               (_ibuffer_io_out_5_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_disable_mask     (_ibuffer_io_out_5_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_custom_signal_0  (_ibuffer_io_out_5_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_cmd          (_ibuffer_io_out_5_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mop              (_ibuffer_io_out_5_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx1         (_ibuffer_io_out_5_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx2         (_ibuffer_io_out_5_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx3         (_ibuffer_io_out_5_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idxw         (_ibuffer_io_out_5_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wvd              (_ibuffer_io_out_5_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fence            (_ibuffer_io_out_5_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sfu              (_ibuffer_io_out_5_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_readmask         (_ibuffer_io_out_5_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_writemask        (_ibuffer_io_out_5_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wxd              (_ibuffer_io_out_5_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_pc               (_ibuffer_io_out_5_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_imm_ext          (_ibuffer_io_out_5_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_sm_id (_ibuffer_io_out_5_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_pc    (_ibuffer_io_out_5_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_inst  (_ibuffer_io_out_5_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_atomic           (_ibuffer_io_out_5_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_aq               (_ibuffer_io_out_5_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_rl               (_ibuffer_io_out_5_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_if_ctrl_inst
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_inst
         : _ibuffer2issue_io_out_v_bits_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wid
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wid
         : _ibuffer2issue_io_out_v_bits_wid),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fp
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fp
         : _ibuffer2issue_io_out_v_bits_fp),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_branch
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_branch
         : _ibuffer2issue_io_out_v_bits_branch),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack
         : _ibuffer2issue_io_out_v_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack_op
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack_op
         : _ibuffer2issue_io_out_v_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_barrier
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_barrier
         : _ibuffer2issue_io_out_v_bits_barrier),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_csr
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_csr
         : _ibuffer2issue_io_out_v_bits_csr),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reverse
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reverse
         : _ibuffer2issue_io_out_v_bits_reverse),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu2
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu2
         : _ibuffer2issue_io_out_v_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu1
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu1
         : _ibuffer2issue_io_out_v_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_isvec
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_isvec
         : _ibuffer2issue_io_out_v_bits_isvec),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu3
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu3
         : _ibuffer2issue_io_out_v_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mask
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mask
         : _ibuffer2issue_io_out_v_bits_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_imm
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_imm
         : _ibuffer2issue_io_out_v_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_whb
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_whb
         : _ibuffer2issue_io_out_v_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_unsigned
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_unsigned
         : _ibuffer2issue_io_out_v_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_alu_fn
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_alu_fn
         : _ibuffer2issue_io_out_v_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_force_rm_rtz
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_force_rm_rtz
         : _ibuffer2issue_io_out_v_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_is_vls12
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_is_vls12
         : _ibuffer2issue_io_out_v_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem
         : _ibuffer2issue_io_out_v_bits_mem),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mul
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mul
         : _ibuffer2issue_io_out_v_bits_mul),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_tc
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_tc
         : _ibuffer2issue_io_out_v_bits_tc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_disable_mask
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_disable_mask
         : _ibuffer2issue_io_out_v_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_custom_signal_0
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_custom_signal_0
         : _ibuffer2issue_io_out_v_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_cmd
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_cmd
         : _ibuffer2issue_io_out_v_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mop
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mop
         : _ibuffer2issue_io_out_v_bits_mop),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx1
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx1
         : _ibuffer2issue_io_out_v_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx2
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx2
         : _ibuffer2issue_io_out_v_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx3
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx3
         : _ibuffer2issue_io_out_v_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idxw
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idxw
         : _ibuffer2issue_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wvd
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wvd
         : _ibuffer2issue_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fence
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fence
         : _ibuffer2issue_io_out_v_bits_fence),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sfu
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sfu
         : _ibuffer2issue_io_out_v_bits_sfu),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_readmask
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_readmask
         : _ibuffer2issue_io_out_v_bits_readmask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_writemask
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_writemask
         : _ibuffer2issue_io_out_v_bits_writemask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wxd
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wxd
         : _ibuffer2issue_io_out_v_bits_wxd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_pc
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_pc
         : _ibuffer2issue_io_out_v_bits_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_imm_ext
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_imm_ext
         : _ibuffer2issue_io_out_v_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_sm_id
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_sm_id
         : _ibuffer2issue_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_pc
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_pc
         : _ibuffer2issue_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_inst
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_inst
         : _ibuffer2issue_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_atomic
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_atomic
         : _ibuffer2issue_io_out_v_bits_atomic),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_aq
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_aq
         : _ibuffer2issue_io_out_v_bits_aq),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_rl
      (_scoreb_5_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_rl
         : _ibuffer2issue_io_out_v_bits_rl),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_wb_v_ctrl_wb_wvd_rd_0            (_wb_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_1            (_wb_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_2            (_wb_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_3            (_wb_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_4            (_wb_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_5            (_wb_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_6            (_wb_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_7            (_wb_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_8            (_wb_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_9            (_wb_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_10           (_wb_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_11           (_wb_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_12           (_wb_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_13           (_wb_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_14           (_wb_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_15           (_wb_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_0             (_wb_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_1             (_wb_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_2             (_wb_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_3             (_wb_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_4             (_wb_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_5             (_wb_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_6             (_wb_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_7             (_wb_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_8             (_wb_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_9             (_wb_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_10            (_wb_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_11            (_wb_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_12            (_wb_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_13            (_wb_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_14            (_wb_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_15            (_wb_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd                    (_wb_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_reg_idxw               (_wb_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_warp_id                (_wb_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_sm_id       (_wb_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_pc          (_wb_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_inst        (_wb_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wb_wxd_rd              (_wb_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wxd                    (_wb_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_reg_idxw               (_wb_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_warp_id                (_wb_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_sm_id       (_wb_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_pc          (_wb_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_inst        (_wb_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_if_fire
      (_scoreb_5_if_fire_T & _scoreb_7_if_fire_T_1
       | _ibuffer2issue_io_out_v_bits_wid == 3'h5 & _scoreb_7_if_fire_T_4),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :228:{73,104}, :229:{17,52}
    .io_br_ctrl
      (_GEN_0 & _branch_back_io_out_bits_wid == 3'h5 | _GEN_1
       & _issueX_io_out_warpscheduler_bits_ctrl_wid == 3'h5
       | _simt_stack_io_complete_valid & _simt_stack_io_complete_bits == 3'h5),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:60:22, :115:24, :116:25, :224:39, :238:{34,64,77,95}, :239:{46,87,100,118}, :240:{44,73,86}
    .io_fence_end                        (_lsu_io_fence_end[5]),	// ventus/src/pipeline/pipe.scala:65:17, :227:42
    .io_wb_v_fire
      (_wb_io_out_v_bits_warp_id == 3'h5 & _wb_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:70:16, :224:39, :230:24, :258:45
    .io_wb_x_fire
      (_wb_io_out_x_bits_warp_id == 3'h5 & _wb_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:70:16, :224:39, :231:24, :257:45
    .io_delay                            (_Scoreboard_5_io_delay),
    .io_op_colV_in_fire
      (_ibuffer2issue_io_out_v_bits_wid == 3'h5 & _scoreb_op_colV_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :235:31, :248:41
    .io_op_colV_out_fire
      (_operand_collector_io_out_0_bits_control_wid == 3'h5 & _scoreb_op_colV_out_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :224:39, :236:32, :249:43
    .io_op_colX_in_fire
      (_ibuffer2issue_io_out_x_bits_wid == 3'h5 & _scoreb_op_colX_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :233:30, :253:42
    .io_op_colX_out_fire
      (_operand_collector_io_out_1_bits_control_wid == 3'h5 & _scoreb_op_colX_out_fire_T)	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :224:39, :234:31, :254:44
  );
  Scoreboard Scoreboard_6 (	// ventus/src/pipeline/pipe.scala:88:47
    .clock                               (clock),
    .reset                               (reset),
    .io_ibuffer_if_ctrl_inst             (_ibuffer_io_out_6_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wid              (_ibuffer_io_out_6_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fp               (_ibuffer_io_out_6_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_branch           (_ibuffer_io_out_6_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack       (_ibuffer_io_out_6_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack_op    (_ibuffer_io_out_6_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_barrier          (_ibuffer_io_out_6_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_csr              (_ibuffer_io_out_6_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reverse          (_ibuffer_io_out_6_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu2         (_ibuffer_io_out_6_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu1         (_ibuffer_io_out_6_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_isvec            (_ibuffer_io_out_6_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu3         (_ibuffer_io_out_6_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mask             (_ibuffer_io_out_6_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_imm          (_ibuffer_io_out_6_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_whb          (_ibuffer_io_out_6_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_unsigned     (_ibuffer_io_out_6_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_alu_fn           (_ibuffer_io_out_6_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_force_rm_rtz     (_ibuffer_io_out_6_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_is_vls12         (_ibuffer_io_out_6_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem              (_ibuffer_io_out_6_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mul              (_ibuffer_io_out_6_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_tc               (_ibuffer_io_out_6_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_disable_mask     (_ibuffer_io_out_6_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_custom_signal_0  (_ibuffer_io_out_6_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_cmd          (_ibuffer_io_out_6_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mop              (_ibuffer_io_out_6_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx1         (_ibuffer_io_out_6_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx2         (_ibuffer_io_out_6_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx3         (_ibuffer_io_out_6_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idxw         (_ibuffer_io_out_6_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wvd              (_ibuffer_io_out_6_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fence            (_ibuffer_io_out_6_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sfu              (_ibuffer_io_out_6_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_readmask         (_ibuffer_io_out_6_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_writemask        (_ibuffer_io_out_6_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wxd              (_ibuffer_io_out_6_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_pc               (_ibuffer_io_out_6_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_imm_ext          (_ibuffer_io_out_6_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_sm_id (_ibuffer_io_out_6_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_pc    (_ibuffer_io_out_6_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_inst  (_ibuffer_io_out_6_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_atomic           (_ibuffer_io_out_6_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_aq               (_ibuffer_io_out_6_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_rl               (_ibuffer_io_out_6_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_if_ctrl_inst
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_inst
         : _ibuffer2issue_io_out_v_bits_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wid
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wid
         : _ibuffer2issue_io_out_v_bits_wid),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fp
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fp
         : _ibuffer2issue_io_out_v_bits_fp),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_branch
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_branch
         : _ibuffer2issue_io_out_v_bits_branch),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack
         : _ibuffer2issue_io_out_v_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack_op
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack_op
         : _ibuffer2issue_io_out_v_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_barrier
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_barrier
         : _ibuffer2issue_io_out_v_bits_barrier),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_csr
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_csr
         : _ibuffer2issue_io_out_v_bits_csr),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reverse
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reverse
         : _ibuffer2issue_io_out_v_bits_reverse),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu2
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu2
         : _ibuffer2issue_io_out_v_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu1
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu1
         : _ibuffer2issue_io_out_v_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_isvec
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_isvec
         : _ibuffer2issue_io_out_v_bits_isvec),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu3
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu3
         : _ibuffer2issue_io_out_v_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mask
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mask
         : _ibuffer2issue_io_out_v_bits_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_imm
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_imm
         : _ibuffer2issue_io_out_v_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_whb
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_whb
         : _ibuffer2issue_io_out_v_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_unsigned
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_unsigned
         : _ibuffer2issue_io_out_v_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_alu_fn
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_alu_fn
         : _ibuffer2issue_io_out_v_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_force_rm_rtz
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_force_rm_rtz
         : _ibuffer2issue_io_out_v_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_is_vls12
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_is_vls12
         : _ibuffer2issue_io_out_v_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem
         : _ibuffer2issue_io_out_v_bits_mem),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mul
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mul
         : _ibuffer2issue_io_out_v_bits_mul),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_tc
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_tc
         : _ibuffer2issue_io_out_v_bits_tc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_disable_mask
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_disable_mask
         : _ibuffer2issue_io_out_v_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_custom_signal_0
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_custom_signal_0
         : _ibuffer2issue_io_out_v_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_cmd
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_cmd
         : _ibuffer2issue_io_out_v_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mop
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mop
         : _ibuffer2issue_io_out_v_bits_mop),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx1
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx1
         : _ibuffer2issue_io_out_v_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx2
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx2
         : _ibuffer2issue_io_out_v_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx3
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx3
         : _ibuffer2issue_io_out_v_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idxw
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idxw
         : _ibuffer2issue_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wvd
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wvd
         : _ibuffer2issue_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fence
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fence
         : _ibuffer2issue_io_out_v_bits_fence),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sfu
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sfu
         : _ibuffer2issue_io_out_v_bits_sfu),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_readmask
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_readmask
         : _ibuffer2issue_io_out_v_bits_readmask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_writemask
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_writemask
         : _ibuffer2issue_io_out_v_bits_writemask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wxd
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wxd
         : _ibuffer2issue_io_out_v_bits_wxd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_pc
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_pc
         : _ibuffer2issue_io_out_v_bits_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_imm_ext
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_imm_ext
         : _ibuffer2issue_io_out_v_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_sm_id
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_sm_id
         : _ibuffer2issue_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_pc
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_pc
         : _ibuffer2issue_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_inst
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_inst
         : _ibuffer2issue_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_atomic
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_atomic
         : _ibuffer2issue_io_out_v_bits_atomic),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_aq
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_aq
         : _ibuffer2issue_io_out_v_bits_aq),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_rl
      (_scoreb_6_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_rl
         : _ibuffer2issue_io_out_v_bits_rl),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_wb_v_ctrl_wb_wvd_rd_0            (_wb_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_1            (_wb_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_2            (_wb_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_3            (_wb_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_4            (_wb_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_5            (_wb_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_6            (_wb_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_7            (_wb_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_8            (_wb_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_9            (_wb_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_10           (_wb_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_11           (_wb_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_12           (_wb_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_13           (_wb_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_14           (_wb_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_15           (_wb_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_0             (_wb_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_1             (_wb_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_2             (_wb_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_3             (_wb_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_4             (_wb_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_5             (_wb_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_6             (_wb_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_7             (_wb_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_8             (_wb_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_9             (_wb_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_10            (_wb_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_11            (_wb_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_12            (_wb_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_13            (_wb_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_14            (_wb_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_15            (_wb_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd                    (_wb_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_reg_idxw               (_wb_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_warp_id                (_wb_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_sm_id       (_wb_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_pc          (_wb_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_inst        (_wb_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wb_wxd_rd              (_wb_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wxd                    (_wb_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_reg_idxw               (_wb_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_warp_id                (_wb_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_sm_id       (_wb_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_pc          (_wb_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_inst        (_wb_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_if_fire
      (_scoreb_6_if_fire_T & _scoreb_7_if_fire_T_1
       | _ibuffer2issue_io_out_v_bits_wid == 3'h6 & _scoreb_7_if_fire_T_4),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :228:{73,104}, :229:{17,52}
    .io_br_ctrl
      (_GEN_0 & _branch_back_io_out_bits_wid == 3'h6 | _GEN_1
       & _issueX_io_out_warpscheduler_bits_ctrl_wid == 3'h6
       | _simt_stack_io_complete_valid & _simt_stack_io_complete_bits == 3'h6),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:60:22, :115:24, :116:25, :224:39, :238:{34,64,77,95}, :239:{46,87,100,118}, :240:{44,73,86}
    .io_fence_end                        (_lsu_io_fence_end[6]),	// ventus/src/pipeline/pipe.scala:65:17, :227:42
    .io_wb_v_fire
      (_wb_io_out_v_bits_warp_id == 3'h6 & _wb_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:70:16, :224:39, :230:24, :258:45
    .io_wb_x_fire
      (_wb_io_out_x_bits_warp_id == 3'h6 & _wb_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:70:16, :224:39, :231:24, :257:45
    .io_delay                            (_Scoreboard_6_io_delay),
    .io_op_colV_in_fire
      (_ibuffer2issue_io_out_v_bits_wid == 3'h6 & _scoreb_op_colV_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :235:31, :248:41
    .io_op_colV_out_fire
      (_operand_collector_io_out_0_bits_control_wid == 3'h6 & _scoreb_op_colV_out_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :224:39, :236:32, :249:43
    .io_op_colX_in_fire
      (_ibuffer2issue_io_out_x_bits_wid == 3'h6 & _scoreb_op_colX_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :233:30, :253:42
    .io_op_colX_out_fire
      (_operand_collector_io_out_1_bits_control_wid == 3'h6 & _scoreb_op_colX_out_fire_T)	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :224:39, :234:31, :254:44
  );
  Scoreboard Scoreboard_7 (	// ventus/src/pipeline/pipe.scala:88:47
    .clock                               (clock),
    .reset                               (reset),
    .io_ibuffer_if_ctrl_inst             (_ibuffer_io_out_7_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wid              (_ibuffer_io_out_7_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fp               (_ibuffer_io_out_7_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_branch           (_ibuffer_io_out_7_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack       (_ibuffer_io_out_7_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_simt_stack_op    (_ibuffer_io_out_7_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_barrier          (_ibuffer_io_out_7_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_csr              (_ibuffer_io_out_7_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reverse          (_ibuffer_io_out_7_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu2         (_ibuffer_io_out_7_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu1         (_ibuffer_io_out_7_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_isvec            (_ibuffer_io_out_7_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_alu3         (_ibuffer_io_out_7_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mask             (_ibuffer_io_out_7_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sel_imm          (_ibuffer_io_out_7_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_whb          (_ibuffer_io_out_7_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_unsigned     (_ibuffer_io_out_7_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_alu_fn           (_ibuffer_io_out_7_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_force_rm_rtz     (_ibuffer_io_out_7_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_is_vls12         (_ibuffer_io_out_7_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem              (_ibuffer_io_out_7_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mul              (_ibuffer_io_out_7_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_tc               (_ibuffer_io_out_7_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_disable_mask     (_ibuffer_io_out_7_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_custom_signal_0  (_ibuffer_io_out_7_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mem_cmd          (_ibuffer_io_out_7_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_mop              (_ibuffer_io_out_7_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx1         (_ibuffer_io_out_7_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx2         (_ibuffer_io_out_7_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idx3         (_ibuffer_io_out_7_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_reg_idxw         (_ibuffer_io_out_7_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wvd              (_ibuffer_io_out_7_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_fence            (_ibuffer_io_out_7_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_sfu              (_ibuffer_io_out_7_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_readmask         (_ibuffer_io_out_7_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_writemask        (_ibuffer_io_out_7_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_wxd              (_ibuffer_io_out_7_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_pc               (_ibuffer_io_out_7_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_imm_ext          (_ibuffer_io_out_7_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_sm_id (_ibuffer_io_out_7_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_pc    (_ibuffer_io_out_7_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_spike_info_inst  (_ibuffer_io_out_7_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_atomic           (_ibuffer_io_out_7_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_aq               (_ibuffer_io_out_7_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_ibuffer_if_ctrl_rl               (_ibuffer_io_out_7_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_if_ctrl_inst
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_inst
         : _ibuffer2issue_io_out_v_bits_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wid
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wid
         : _ibuffer2issue_io_out_v_bits_wid),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fp
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fp
         : _ibuffer2issue_io_out_v_bits_fp),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_branch
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_branch
         : _ibuffer2issue_io_out_v_bits_branch),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack
         : _ibuffer2issue_io_out_v_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_simt_stack_op
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_simt_stack_op
         : _ibuffer2issue_io_out_v_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_barrier
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_barrier
         : _ibuffer2issue_io_out_v_bits_barrier),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_csr
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_csr
         : _ibuffer2issue_io_out_v_bits_csr),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reverse
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reverse
         : _ibuffer2issue_io_out_v_bits_reverse),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu2
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu2
         : _ibuffer2issue_io_out_v_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu1
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu1
         : _ibuffer2issue_io_out_v_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_isvec
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_isvec
         : _ibuffer2issue_io_out_v_bits_isvec),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_alu3
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_alu3
         : _ibuffer2issue_io_out_v_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mask
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mask
         : _ibuffer2issue_io_out_v_bits_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sel_imm
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sel_imm
         : _ibuffer2issue_io_out_v_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_whb
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_whb
         : _ibuffer2issue_io_out_v_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_unsigned
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_unsigned
         : _ibuffer2issue_io_out_v_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_alu_fn
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_alu_fn
         : _ibuffer2issue_io_out_v_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_force_rm_rtz
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_force_rm_rtz
         : _ibuffer2issue_io_out_v_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_is_vls12
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_is_vls12
         : _ibuffer2issue_io_out_v_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem
         : _ibuffer2issue_io_out_v_bits_mem),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mul
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mul
         : _ibuffer2issue_io_out_v_bits_mul),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_tc
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_tc
         : _ibuffer2issue_io_out_v_bits_tc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_disable_mask
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_disable_mask
         : _ibuffer2issue_io_out_v_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_custom_signal_0
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_custom_signal_0
         : _ibuffer2issue_io_out_v_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mem_cmd
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mem_cmd
         : _ibuffer2issue_io_out_v_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_mop
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_mop
         : _ibuffer2issue_io_out_v_bits_mop),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx1
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx1
         : _ibuffer2issue_io_out_v_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx2
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx2
         : _ibuffer2issue_io_out_v_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idx3
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idx3
         : _ibuffer2issue_io_out_v_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_reg_idxw
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_reg_idxw
         : _ibuffer2issue_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wvd
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wvd
         : _ibuffer2issue_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_fence
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_fence
         : _ibuffer2issue_io_out_v_bits_fence),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_sfu
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_sfu
         : _ibuffer2issue_io_out_v_bits_sfu),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_readmask
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_readmask
         : _ibuffer2issue_io_out_v_bits_readmask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_writemask
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_writemask
         : _ibuffer2issue_io_out_v_bits_writemask),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_wxd
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_wxd
         : _ibuffer2issue_io_out_v_bits_wxd),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_pc
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_pc
         : _ibuffer2issue_io_out_v_bits_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_imm_ext
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_imm_ext
         : _ibuffer2issue_io_out_v_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_sm_id
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_sm_id
         : _ibuffer2issue_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_pc
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_pc
         : _ibuffer2issue_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_spike_info_inst
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_spike_info_inst
         : _ibuffer2issue_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_atomic
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_atomic
         : _ibuffer2issue_io_out_v_bits_atomic),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_aq
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_aq
         : _ibuffer2issue_io_out_v_bits_aq),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_if_ctrl_rl
      (_scoreb_7_if_ctrl_T_2
         ? _ibuffer2issue_io_out_x_bits_rl
         : _ibuffer2issue_io_out_v_bits_rl),	// ventus/src/pipeline/pipe.scala:90:27, :224:{28,76}
    .io_wb_v_ctrl_wb_wvd_rd_0            (_wb_io_out_v_bits_wb_wvd_rd_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_1            (_wb_io_out_v_bits_wb_wvd_rd_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_2            (_wb_io_out_v_bits_wb_wvd_rd_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_3            (_wb_io_out_v_bits_wb_wvd_rd_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_4            (_wb_io_out_v_bits_wb_wvd_rd_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_5            (_wb_io_out_v_bits_wb_wvd_rd_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_6            (_wb_io_out_v_bits_wb_wvd_rd_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_7            (_wb_io_out_v_bits_wb_wvd_rd_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_8            (_wb_io_out_v_bits_wb_wvd_rd_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_9            (_wb_io_out_v_bits_wb_wvd_rd_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_10           (_wb_io_out_v_bits_wb_wvd_rd_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_11           (_wb_io_out_v_bits_wb_wvd_rd_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_12           (_wb_io_out_v_bits_wb_wvd_rd_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_13           (_wb_io_out_v_bits_wb_wvd_rd_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_14           (_wb_io_out_v_bits_wb_wvd_rd_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wb_wvd_rd_15           (_wb_io_out_v_bits_wb_wvd_rd_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_0             (_wb_io_out_v_bits_wvd_mask_0),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_1             (_wb_io_out_v_bits_wvd_mask_1),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_2             (_wb_io_out_v_bits_wvd_mask_2),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_3             (_wb_io_out_v_bits_wvd_mask_3),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_4             (_wb_io_out_v_bits_wvd_mask_4),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_5             (_wb_io_out_v_bits_wvd_mask_5),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_6             (_wb_io_out_v_bits_wvd_mask_6),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_7             (_wb_io_out_v_bits_wvd_mask_7),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_8             (_wb_io_out_v_bits_wvd_mask_8),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_9             (_wb_io_out_v_bits_wvd_mask_9),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_10            (_wb_io_out_v_bits_wvd_mask_10),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_11            (_wb_io_out_v_bits_wvd_mask_11),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_12            (_wb_io_out_v_bits_wvd_mask_12),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_13            (_wb_io_out_v_bits_wvd_mask_13),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_14            (_wb_io_out_v_bits_wvd_mask_14),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd_mask_15            (_wb_io_out_v_bits_wvd_mask_15),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_wvd                    (_wb_io_out_v_bits_wvd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_reg_idxw               (_wb_io_out_v_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_warp_id                (_wb_io_out_v_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_sm_id       (_wb_io_out_v_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_pc          (_wb_io_out_v_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_v_ctrl_spike_info_inst        (_wb_io_out_v_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wb_wxd_rd              (_wb_io_out_x_bits_wb_wxd_rd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_wxd                    (_wb_io_out_x_bits_wxd),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_reg_idxw               (_wb_io_out_x_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_warp_id                (_wb_io_out_x_bits_warp_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_sm_id       (_wb_io_out_x_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_pc          (_wb_io_out_x_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:70:16
    .io_wb_x_ctrl_spike_info_inst        (_wb_io_out_x_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:70:16
    .io_if_fire
      ((&_ibuffer2issue_io_out_x_bits_wid) & _scoreb_7_if_fire_T_1
       | (&_ibuffer2issue_io_out_v_bits_wid) & _scoreb_7_if_fire_T_4),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :224:39, :228:{73,104}, :229:{17,52}
    .io_br_ctrl
      (_GEN_0 & (&_branch_back_io_out_bits_wid) | _GEN_1
       & (&_issueX_io_out_warpscheduler_bits_ctrl_wid) | _simt_stack_io_complete_valid
       & (&_simt_stack_io_complete_bits)),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:60:22, :115:24, :116:25, :238:{34,64,77,95}, :239:{46,87,100,118}, :240:{44,73,86}
    .io_fence_end                        (_lsu_io_fence_end[7]),	// ventus/src/pipeline/pipe.scala:65:17, :227:42
    .io_wb_v_fire
      ((&_wb_io_out_v_bits_warp_id) & _wb_io_out_v_valid),	// ventus/src/pipeline/pipe.scala:70:16, :230:24, :258:45
    .io_wb_x_fire
      ((&_wb_io_out_x_bits_warp_id) & _wb_io_out_x_valid),	// ventus/src/pipeline/pipe.scala:70:16, :231:24, :257:45
    .io_delay                            (_Scoreboard_7_io_delay),
    .io_op_colV_in_fire
      ((&_ibuffer2issue_io_out_v_bits_wid) & _scoreb_op_colV_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :235:31, :248:41
    .io_op_colV_out_fire
      ((&_operand_collector_io_out_0_bits_control_wid) & _scoreb_op_colV_out_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :236:32, :249:43
    .io_op_colX_in_fire
      ((&_ibuffer2issue_io_out_x_bits_wid) & _scoreb_op_colX_in_fire_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:90:27, :233:30, :253:42
    .io_op_colX_out_fire
      ((&_operand_collector_io_out_1_bits_control_wid) & _scoreb_op_colX_out_fire_T)	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/pipeline/pipe.scala:58:31, :234:31, :254:44
  );
  InstrBufferV2 ibuffer (	// ventus/src/pipeline/pipe.scala:89:21
    .clock                                (clock),
    .reset                                (reset),
    .io_in_ready                          (_ibuffer_io_in_ready),
    .io_in_valid
      (io_icache_rsp_valid & ~(io_icache_rsp_bits_status[0])),	// ventus/src/pipeline/pipe.scala:168:76, :173:{43,45}
    .io_in_bits_control_0_inst            (_control_io_control_0_inst),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_wid             (_control_io_control_0_wid),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_fp              (_control_io_control_0_fp),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_branch          (_control_io_control_0_branch),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_simt_stack      (_control_io_control_0_simt_stack),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_simt_stack_op   (_control_io_control_0_simt_stack_op),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_barrier         (_control_io_control_0_barrier),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_csr             (_control_io_control_0_csr),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_reverse         (_control_io_control_0_reverse),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_sel_alu2        (_control_io_control_0_sel_alu2),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_sel_alu1        (_control_io_control_0_sel_alu1),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_isvec           (_control_io_control_0_isvec),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_sel_alu3        (_control_io_control_0_sel_alu3),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_mask            (_control_io_control_0_mask),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_sel_imm         (_control_io_control_0_sel_imm),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_mem_whb         (_control_io_control_0_mem_whb),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_mem_unsigned    (_control_io_control_0_mem_unsigned),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_alu_fn          (_control_io_control_0_alu_fn),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_force_rm_rtz    (_control_io_control_0_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_is_vls12        (_control_io_control_0_is_vls12),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_mem             (_control_io_control_0_mem),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_mul             (_control_io_control_0_mul),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_tc              (_control_io_control_0_tc),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_disable_mask    (_control_io_control_0_disable_mask),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_custom_signal_0 (_control_io_control_0_custom_signal_0),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_mem_cmd         (_control_io_control_0_mem_cmd),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_mop             (_control_io_control_0_mop),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_reg_idx1        (_control_io_control_0_reg_idx1),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_reg_idx2        (_control_io_control_0_reg_idx2),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_reg_idx3        (_control_io_control_0_reg_idx3),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_reg_idxw        (_control_io_control_0_reg_idxw),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_wvd             (_control_io_control_0_wvd),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_fence           (_control_io_control_0_fence),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_sfu             (_control_io_control_0_sfu),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_readmask        (_control_io_control_0_readmask),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_wxd             (_control_io_control_0_wxd),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_pc              (_control_io_control_0_pc),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_imm_ext         (_control_io_control_0_imm_ext),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_spike_info_pc   (_control_io_control_0_spike_info_pc),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_0_spike_info_inst (_control_io_control_0_spike_info_inst),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_inst            (_control_io_control_1_inst),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_wid             (_control_io_control_1_wid),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_fp              (_control_io_control_1_fp),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_branch          (_control_io_control_1_branch),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_simt_stack      (_control_io_control_1_simt_stack),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_simt_stack_op   (_control_io_control_1_simt_stack_op),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_barrier         (_control_io_control_1_barrier),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_csr             (_control_io_control_1_csr),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_reverse         (_control_io_control_1_reverse),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_sel_alu2        (_control_io_control_1_sel_alu2),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_sel_alu1        (_control_io_control_1_sel_alu1),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_isvec           (_control_io_control_1_isvec),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_sel_alu3        (_control_io_control_1_sel_alu3),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_mask            (_control_io_control_1_mask),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_sel_imm         (_control_io_control_1_sel_imm),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_mem_whb         (_control_io_control_1_mem_whb),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_mem_unsigned    (_control_io_control_1_mem_unsigned),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_alu_fn          (_control_io_control_1_alu_fn),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_force_rm_rtz    (_control_io_control_1_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_is_vls12        (_control_io_control_1_is_vls12),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_mem             (_control_io_control_1_mem),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_mul             (_control_io_control_1_mul),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_tc              (_control_io_control_1_tc),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_disable_mask    (_control_io_control_1_disable_mask),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_custom_signal_0 (_control_io_control_1_custom_signal_0),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_mem_cmd         (_control_io_control_1_mem_cmd),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_mop             (_control_io_control_1_mop),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_reg_idx1        (_control_io_control_1_reg_idx1),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_reg_idx2        (_control_io_control_1_reg_idx2),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_reg_idx3        (_control_io_control_1_reg_idx3),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_reg_idxw        (_control_io_control_1_reg_idxw),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_wvd             (_control_io_control_1_wvd),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_fence           (_control_io_control_1_fence),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_sfu             (_control_io_control_1_sfu),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_readmask        (_control_io_control_1_readmask),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_wxd             (_control_io_control_1_wxd),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_pc              (_control_io_control_1_pc),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_imm_ext         (_control_io_control_1_imm_ext),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_spike_info_pc   (_control_io_control_1_spike_info_pc),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_1_spike_info_inst (_control_io_control_1_spike_info_inst),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_mask_0            (_control_io_control_mask_0),	// ventus/src/pipeline/pipe.scala:56:21
    .io_in_bits_control_mask_1            (_control_io_control_mask_1),	// ventus/src/pipeline/pipe.scala:56:21
    .io_flush_wid_valid                   (_warp_sche_io_flush_valid),	// ventus/src/pipeline/pipe.scala:54:23
    .io_flush_wid_bits                    (_warp_sche_io_flush_bits),	// ventus/src/pipeline/pipe.scala:54:23
    .io_ibuffer_ready_0                   (_ibuffer_io_ibuffer_ready_0),
    .io_ibuffer_ready_1                   (_ibuffer_io_ibuffer_ready_1),
    .io_ibuffer_ready_2                   (_ibuffer_io_ibuffer_ready_2),
    .io_ibuffer_ready_3                   (_ibuffer_io_ibuffer_ready_3),
    .io_ibuffer_ready_4                   (_ibuffer_io_ibuffer_ready_4),
    .io_ibuffer_ready_5                   (_ibuffer_io_ibuffer_ready_5),
    .io_ibuffer_ready_6                   (_ibuffer_io_ibuffer_ready_6),
    .io_ibuffer_ready_7                   (_ibuffer_io_ibuffer_ready_7),
    .io_out_0_ready
      (_ibuffer2issue_io_in_0_ready & _warp_sche_io_warp_ready[0]),	// ventus/src/pipeline/pipe.scala:54:23, :90:27, :209:84, :210:59
    .io_out_0_valid                       (_ibuffer_io_out_0_valid),
    .io_out_0_bits_inst                   (_ibuffer_io_out_0_bits_inst),
    .io_out_0_bits_wid                    (_ibuffer_io_out_0_bits_wid),
    .io_out_0_bits_fp                     (_ibuffer_io_out_0_bits_fp),
    .io_out_0_bits_branch                 (_ibuffer_io_out_0_bits_branch),
    .io_out_0_bits_simt_stack             (_ibuffer_io_out_0_bits_simt_stack),
    .io_out_0_bits_simt_stack_op          (_ibuffer_io_out_0_bits_simt_stack_op),
    .io_out_0_bits_barrier                (_ibuffer_io_out_0_bits_barrier),
    .io_out_0_bits_csr                    (_ibuffer_io_out_0_bits_csr),
    .io_out_0_bits_reverse                (_ibuffer_io_out_0_bits_reverse),
    .io_out_0_bits_sel_alu2               (_ibuffer_io_out_0_bits_sel_alu2),
    .io_out_0_bits_sel_alu1               (_ibuffer_io_out_0_bits_sel_alu1),
    .io_out_0_bits_isvec                  (_ibuffer_io_out_0_bits_isvec),
    .io_out_0_bits_sel_alu3               (_ibuffer_io_out_0_bits_sel_alu3),
    .io_out_0_bits_mask                   (_ibuffer_io_out_0_bits_mask),
    .io_out_0_bits_sel_imm                (_ibuffer_io_out_0_bits_sel_imm),
    .io_out_0_bits_mem_whb                (_ibuffer_io_out_0_bits_mem_whb),
    .io_out_0_bits_mem_unsigned           (_ibuffer_io_out_0_bits_mem_unsigned),
    .io_out_0_bits_alu_fn                 (_ibuffer_io_out_0_bits_alu_fn),
    .io_out_0_bits_force_rm_rtz           (_ibuffer_io_out_0_bits_force_rm_rtz),
    .io_out_0_bits_is_vls12               (_ibuffer_io_out_0_bits_is_vls12),
    .io_out_0_bits_mem                    (_ibuffer_io_out_0_bits_mem),
    .io_out_0_bits_mul                    (_ibuffer_io_out_0_bits_mul),
    .io_out_0_bits_tc                     (_ibuffer_io_out_0_bits_tc),
    .io_out_0_bits_disable_mask           (_ibuffer_io_out_0_bits_disable_mask),
    .io_out_0_bits_custom_signal_0        (_ibuffer_io_out_0_bits_custom_signal_0),
    .io_out_0_bits_mem_cmd                (_ibuffer_io_out_0_bits_mem_cmd),
    .io_out_0_bits_mop                    (_ibuffer_io_out_0_bits_mop),
    .io_out_0_bits_reg_idx1               (_ibuffer_io_out_0_bits_reg_idx1),
    .io_out_0_bits_reg_idx2               (_ibuffer_io_out_0_bits_reg_idx2),
    .io_out_0_bits_reg_idx3               (_ibuffer_io_out_0_bits_reg_idx3),
    .io_out_0_bits_reg_idxw               (_ibuffer_io_out_0_bits_reg_idxw),
    .io_out_0_bits_wvd                    (_ibuffer_io_out_0_bits_wvd),
    .io_out_0_bits_fence                  (_ibuffer_io_out_0_bits_fence),
    .io_out_0_bits_sfu                    (_ibuffer_io_out_0_bits_sfu),
    .io_out_0_bits_readmask               (_ibuffer_io_out_0_bits_readmask),
    .io_out_0_bits_writemask              (_ibuffer_io_out_0_bits_writemask),
    .io_out_0_bits_wxd                    (_ibuffer_io_out_0_bits_wxd),
    .io_out_0_bits_pc                     (_ibuffer_io_out_0_bits_pc),
    .io_out_0_bits_imm_ext                (_ibuffer_io_out_0_bits_imm_ext),
    .io_out_0_bits_spike_info_sm_id       (_ibuffer_io_out_0_bits_spike_info_sm_id),
    .io_out_0_bits_spike_info_pc          (_ibuffer_io_out_0_bits_spike_info_pc),
    .io_out_0_bits_spike_info_inst        (_ibuffer_io_out_0_bits_spike_info_inst),
    .io_out_0_bits_atomic                 (_ibuffer_io_out_0_bits_atomic),
    .io_out_0_bits_aq                     (_ibuffer_io_out_0_bits_aq),
    .io_out_0_bits_rl                     (_ibuffer_io_out_0_bits_rl),
    .io_out_1_ready
      (_ibuffer2issue_io_in_1_ready & _warp_sche_io_warp_ready[1]),	// ventus/src/pipeline/pipe.scala:54:23, :90:27, :209:84, :210:59
    .io_out_1_valid                       (_ibuffer_io_out_1_valid),
    .io_out_1_bits_inst                   (_ibuffer_io_out_1_bits_inst),
    .io_out_1_bits_wid                    (_ibuffer_io_out_1_bits_wid),
    .io_out_1_bits_fp                     (_ibuffer_io_out_1_bits_fp),
    .io_out_1_bits_branch                 (_ibuffer_io_out_1_bits_branch),
    .io_out_1_bits_simt_stack             (_ibuffer_io_out_1_bits_simt_stack),
    .io_out_1_bits_simt_stack_op          (_ibuffer_io_out_1_bits_simt_stack_op),
    .io_out_1_bits_barrier                (_ibuffer_io_out_1_bits_barrier),
    .io_out_1_bits_csr                    (_ibuffer_io_out_1_bits_csr),
    .io_out_1_bits_reverse                (_ibuffer_io_out_1_bits_reverse),
    .io_out_1_bits_sel_alu2               (_ibuffer_io_out_1_bits_sel_alu2),
    .io_out_1_bits_sel_alu1               (_ibuffer_io_out_1_bits_sel_alu1),
    .io_out_1_bits_isvec                  (_ibuffer_io_out_1_bits_isvec),
    .io_out_1_bits_sel_alu3               (_ibuffer_io_out_1_bits_sel_alu3),
    .io_out_1_bits_mask                   (_ibuffer_io_out_1_bits_mask),
    .io_out_1_bits_sel_imm                (_ibuffer_io_out_1_bits_sel_imm),
    .io_out_1_bits_mem_whb                (_ibuffer_io_out_1_bits_mem_whb),
    .io_out_1_bits_mem_unsigned           (_ibuffer_io_out_1_bits_mem_unsigned),
    .io_out_1_bits_alu_fn                 (_ibuffer_io_out_1_bits_alu_fn),
    .io_out_1_bits_force_rm_rtz           (_ibuffer_io_out_1_bits_force_rm_rtz),
    .io_out_1_bits_is_vls12               (_ibuffer_io_out_1_bits_is_vls12),
    .io_out_1_bits_mem                    (_ibuffer_io_out_1_bits_mem),
    .io_out_1_bits_mul                    (_ibuffer_io_out_1_bits_mul),
    .io_out_1_bits_tc                     (_ibuffer_io_out_1_bits_tc),
    .io_out_1_bits_disable_mask           (_ibuffer_io_out_1_bits_disable_mask),
    .io_out_1_bits_custom_signal_0        (_ibuffer_io_out_1_bits_custom_signal_0),
    .io_out_1_bits_mem_cmd                (_ibuffer_io_out_1_bits_mem_cmd),
    .io_out_1_bits_mop                    (_ibuffer_io_out_1_bits_mop),
    .io_out_1_bits_reg_idx1               (_ibuffer_io_out_1_bits_reg_idx1),
    .io_out_1_bits_reg_idx2               (_ibuffer_io_out_1_bits_reg_idx2),
    .io_out_1_bits_reg_idx3               (_ibuffer_io_out_1_bits_reg_idx3),
    .io_out_1_bits_reg_idxw               (_ibuffer_io_out_1_bits_reg_idxw),
    .io_out_1_bits_wvd                    (_ibuffer_io_out_1_bits_wvd),
    .io_out_1_bits_fence                  (_ibuffer_io_out_1_bits_fence),
    .io_out_1_bits_sfu                    (_ibuffer_io_out_1_bits_sfu),
    .io_out_1_bits_readmask               (_ibuffer_io_out_1_bits_readmask),
    .io_out_1_bits_writemask              (_ibuffer_io_out_1_bits_writemask),
    .io_out_1_bits_wxd                    (_ibuffer_io_out_1_bits_wxd),
    .io_out_1_bits_pc                     (_ibuffer_io_out_1_bits_pc),
    .io_out_1_bits_imm_ext                (_ibuffer_io_out_1_bits_imm_ext),
    .io_out_1_bits_spike_info_sm_id       (_ibuffer_io_out_1_bits_spike_info_sm_id),
    .io_out_1_bits_spike_info_pc          (_ibuffer_io_out_1_bits_spike_info_pc),
    .io_out_1_bits_spike_info_inst        (_ibuffer_io_out_1_bits_spike_info_inst),
    .io_out_1_bits_atomic                 (_ibuffer_io_out_1_bits_atomic),
    .io_out_1_bits_aq                     (_ibuffer_io_out_1_bits_aq),
    .io_out_1_bits_rl                     (_ibuffer_io_out_1_bits_rl),
    .io_out_2_ready
      (_ibuffer2issue_io_in_2_ready & _warp_sche_io_warp_ready[2]),	// ventus/src/pipeline/pipe.scala:54:23, :90:27, :209:84, :210:59
    .io_out_2_valid                       (_ibuffer_io_out_2_valid),
    .io_out_2_bits_inst                   (_ibuffer_io_out_2_bits_inst),
    .io_out_2_bits_wid                    (_ibuffer_io_out_2_bits_wid),
    .io_out_2_bits_fp                     (_ibuffer_io_out_2_bits_fp),
    .io_out_2_bits_branch                 (_ibuffer_io_out_2_bits_branch),
    .io_out_2_bits_simt_stack             (_ibuffer_io_out_2_bits_simt_stack),
    .io_out_2_bits_simt_stack_op          (_ibuffer_io_out_2_bits_simt_stack_op),
    .io_out_2_bits_barrier                (_ibuffer_io_out_2_bits_barrier),
    .io_out_2_bits_csr                    (_ibuffer_io_out_2_bits_csr),
    .io_out_2_bits_reverse                (_ibuffer_io_out_2_bits_reverse),
    .io_out_2_bits_sel_alu2               (_ibuffer_io_out_2_bits_sel_alu2),
    .io_out_2_bits_sel_alu1               (_ibuffer_io_out_2_bits_sel_alu1),
    .io_out_2_bits_isvec                  (_ibuffer_io_out_2_bits_isvec),
    .io_out_2_bits_sel_alu3               (_ibuffer_io_out_2_bits_sel_alu3),
    .io_out_2_bits_mask                   (_ibuffer_io_out_2_bits_mask),
    .io_out_2_bits_sel_imm                (_ibuffer_io_out_2_bits_sel_imm),
    .io_out_2_bits_mem_whb                (_ibuffer_io_out_2_bits_mem_whb),
    .io_out_2_bits_mem_unsigned           (_ibuffer_io_out_2_bits_mem_unsigned),
    .io_out_2_bits_alu_fn                 (_ibuffer_io_out_2_bits_alu_fn),
    .io_out_2_bits_force_rm_rtz           (_ibuffer_io_out_2_bits_force_rm_rtz),
    .io_out_2_bits_is_vls12               (_ibuffer_io_out_2_bits_is_vls12),
    .io_out_2_bits_mem                    (_ibuffer_io_out_2_bits_mem),
    .io_out_2_bits_mul                    (_ibuffer_io_out_2_bits_mul),
    .io_out_2_bits_tc                     (_ibuffer_io_out_2_bits_tc),
    .io_out_2_bits_disable_mask           (_ibuffer_io_out_2_bits_disable_mask),
    .io_out_2_bits_custom_signal_0        (_ibuffer_io_out_2_bits_custom_signal_0),
    .io_out_2_bits_mem_cmd                (_ibuffer_io_out_2_bits_mem_cmd),
    .io_out_2_bits_mop                    (_ibuffer_io_out_2_bits_mop),
    .io_out_2_bits_reg_idx1               (_ibuffer_io_out_2_bits_reg_idx1),
    .io_out_2_bits_reg_idx2               (_ibuffer_io_out_2_bits_reg_idx2),
    .io_out_2_bits_reg_idx3               (_ibuffer_io_out_2_bits_reg_idx3),
    .io_out_2_bits_reg_idxw               (_ibuffer_io_out_2_bits_reg_idxw),
    .io_out_2_bits_wvd                    (_ibuffer_io_out_2_bits_wvd),
    .io_out_2_bits_fence                  (_ibuffer_io_out_2_bits_fence),
    .io_out_2_bits_sfu                    (_ibuffer_io_out_2_bits_sfu),
    .io_out_2_bits_readmask               (_ibuffer_io_out_2_bits_readmask),
    .io_out_2_bits_writemask              (_ibuffer_io_out_2_bits_writemask),
    .io_out_2_bits_wxd                    (_ibuffer_io_out_2_bits_wxd),
    .io_out_2_bits_pc                     (_ibuffer_io_out_2_bits_pc),
    .io_out_2_bits_imm_ext                (_ibuffer_io_out_2_bits_imm_ext),
    .io_out_2_bits_spike_info_sm_id       (_ibuffer_io_out_2_bits_spike_info_sm_id),
    .io_out_2_bits_spike_info_pc          (_ibuffer_io_out_2_bits_spike_info_pc),
    .io_out_2_bits_spike_info_inst        (_ibuffer_io_out_2_bits_spike_info_inst),
    .io_out_2_bits_atomic                 (_ibuffer_io_out_2_bits_atomic),
    .io_out_2_bits_aq                     (_ibuffer_io_out_2_bits_aq),
    .io_out_2_bits_rl                     (_ibuffer_io_out_2_bits_rl),
    .io_out_3_ready
      (_ibuffer2issue_io_in_3_ready & _warp_sche_io_warp_ready[3]),	// ventus/src/pipeline/pipe.scala:54:23, :90:27, :209:84, :210:59
    .io_out_3_valid                       (_ibuffer_io_out_3_valid),
    .io_out_3_bits_inst                   (_ibuffer_io_out_3_bits_inst),
    .io_out_3_bits_wid                    (_ibuffer_io_out_3_bits_wid),
    .io_out_3_bits_fp                     (_ibuffer_io_out_3_bits_fp),
    .io_out_3_bits_branch                 (_ibuffer_io_out_3_bits_branch),
    .io_out_3_bits_simt_stack             (_ibuffer_io_out_3_bits_simt_stack),
    .io_out_3_bits_simt_stack_op          (_ibuffer_io_out_3_bits_simt_stack_op),
    .io_out_3_bits_barrier                (_ibuffer_io_out_3_bits_barrier),
    .io_out_3_bits_csr                    (_ibuffer_io_out_3_bits_csr),
    .io_out_3_bits_reverse                (_ibuffer_io_out_3_bits_reverse),
    .io_out_3_bits_sel_alu2               (_ibuffer_io_out_3_bits_sel_alu2),
    .io_out_3_bits_sel_alu1               (_ibuffer_io_out_3_bits_sel_alu1),
    .io_out_3_bits_isvec                  (_ibuffer_io_out_3_bits_isvec),
    .io_out_3_bits_sel_alu3               (_ibuffer_io_out_3_bits_sel_alu3),
    .io_out_3_bits_mask                   (_ibuffer_io_out_3_bits_mask),
    .io_out_3_bits_sel_imm                (_ibuffer_io_out_3_bits_sel_imm),
    .io_out_3_bits_mem_whb                (_ibuffer_io_out_3_bits_mem_whb),
    .io_out_3_bits_mem_unsigned           (_ibuffer_io_out_3_bits_mem_unsigned),
    .io_out_3_bits_alu_fn                 (_ibuffer_io_out_3_bits_alu_fn),
    .io_out_3_bits_force_rm_rtz           (_ibuffer_io_out_3_bits_force_rm_rtz),
    .io_out_3_bits_is_vls12               (_ibuffer_io_out_3_bits_is_vls12),
    .io_out_3_bits_mem                    (_ibuffer_io_out_3_bits_mem),
    .io_out_3_bits_mul                    (_ibuffer_io_out_3_bits_mul),
    .io_out_3_bits_tc                     (_ibuffer_io_out_3_bits_tc),
    .io_out_3_bits_disable_mask           (_ibuffer_io_out_3_bits_disable_mask),
    .io_out_3_bits_custom_signal_0        (_ibuffer_io_out_3_bits_custom_signal_0),
    .io_out_3_bits_mem_cmd                (_ibuffer_io_out_3_bits_mem_cmd),
    .io_out_3_bits_mop                    (_ibuffer_io_out_3_bits_mop),
    .io_out_3_bits_reg_idx1               (_ibuffer_io_out_3_bits_reg_idx1),
    .io_out_3_bits_reg_idx2               (_ibuffer_io_out_3_bits_reg_idx2),
    .io_out_3_bits_reg_idx3               (_ibuffer_io_out_3_bits_reg_idx3),
    .io_out_3_bits_reg_idxw               (_ibuffer_io_out_3_bits_reg_idxw),
    .io_out_3_bits_wvd                    (_ibuffer_io_out_3_bits_wvd),
    .io_out_3_bits_fence                  (_ibuffer_io_out_3_bits_fence),
    .io_out_3_bits_sfu                    (_ibuffer_io_out_3_bits_sfu),
    .io_out_3_bits_readmask               (_ibuffer_io_out_3_bits_readmask),
    .io_out_3_bits_writemask              (_ibuffer_io_out_3_bits_writemask),
    .io_out_3_bits_wxd                    (_ibuffer_io_out_3_bits_wxd),
    .io_out_3_bits_pc                     (_ibuffer_io_out_3_bits_pc),
    .io_out_3_bits_imm_ext                (_ibuffer_io_out_3_bits_imm_ext),
    .io_out_3_bits_spike_info_sm_id       (_ibuffer_io_out_3_bits_spike_info_sm_id),
    .io_out_3_bits_spike_info_pc          (_ibuffer_io_out_3_bits_spike_info_pc),
    .io_out_3_bits_spike_info_inst        (_ibuffer_io_out_3_bits_spike_info_inst),
    .io_out_3_bits_atomic                 (_ibuffer_io_out_3_bits_atomic),
    .io_out_3_bits_aq                     (_ibuffer_io_out_3_bits_aq),
    .io_out_3_bits_rl                     (_ibuffer_io_out_3_bits_rl),
    .io_out_4_ready
      (_ibuffer2issue_io_in_4_ready & _warp_sche_io_warp_ready[4]),	// ventus/src/pipeline/pipe.scala:54:23, :90:27, :209:84, :210:59
    .io_out_4_valid                       (_ibuffer_io_out_4_valid),
    .io_out_4_bits_inst                   (_ibuffer_io_out_4_bits_inst),
    .io_out_4_bits_wid                    (_ibuffer_io_out_4_bits_wid),
    .io_out_4_bits_fp                     (_ibuffer_io_out_4_bits_fp),
    .io_out_4_bits_branch                 (_ibuffer_io_out_4_bits_branch),
    .io_out_4_bits_simt_stack             (_ibuffer_io_out_4_bits_simt_stack),
    .io_out_4_bits_simt_stack_op          (_ibuffer_io_out_4_bits_simt_stack_op),
    .io_out_4_bits_barrier                (_ibuffer_io_out_4_bits_barrier),
    .io_out_4_bits_csr                    (_ibuffer_io_out_4_bits_csr),
    .io_out_4_bits_reverse                (_ibuffer_io_out_4_bits_reverse),
    .io_out_4_bits_sel_alu2               (_ibuffer_io_out_4_bits_sel_alu2),
    .io_out_4_bits_sel_alu1               (_ibuffer_io_out_4_bits_sel_alu1),
    .io_out_4_bits_isvec                  (_ibuffer_io_out_4_bits_isvec),
    .io_out_4_bits_sel_alu3               (_ibuffer_io_out_4_bits_sel_alu3),
    .io_out_4_bits_mask                   (_ibuffer_io_out_4_bits_mask),
    .io_out_4_bits_sel_imm                (_ibuffer_io_out_4_bits_sel_imm),
    .io_out_4_bits_mem_whb                (_ibuffer_io_out_4_bits_mem_whb),
    .io_out_4_bits_mem_unsigned           (_ibuffer_io_out_4_bits_mem_unsigned),
    .io_out_4_bits_alu_fn                 (_ibuffer_io_out_4_bits_alu_fn),
    .io_out_4_bits_force_rm_rtz           (_ibuffer_io_out_4_bits_force_rm_rtz),
    .io_out_4_bits_is_vls12               (_ibuffer_io_out_4_bits_is_vls12),
    .io_out_4_bits_mem                    (_ibuffer_io_out_4_bits_mem),
    .io_out_4_bits_mul                    (_ibuffer_io_out_4_bits_mul),
    .io_out_4_bits_tc                     (_ibuffer_io_out_4_bits_tc),
    .io_out_4_bits_disable_mask           (_ibuffer_io_out_4_bits_disable_mask),
    .io_out_4_bits_custom_signal_0        (_ibuffer_io_out_4_bits_custom_signal_0),
    .io_out_4_bits_mem_cmd                (_ibuffer_io_out_4_bits_mem_cmd),
    .io_out_4_bits_mop                    (_ibuffer_io_out_4_bits_mop),
    .io_out_4_bits_reg_idx1               (_ibuffer_io_out_4_bits_reg_idx1),
    .io_out_4_bits_reg_idx2               (_ibuffer_io_out_4_bits_reg_idx2),
    .io_out_4_bits_reg_idx3               (_ibuffer_io_out_4_bits_reg_idx3),
    .io_out_4_bits_reg_idxw               (_ibuffer_io_out_4_bits_reg_idxw),
    .io_out_4_bits_wvd                    (_ibuffer_io_out_4_bits_wvd),
    .io_out_4_bits_fence                  (_ibuffer_io_out_4_bits_fence),
    .io_out_4_bits_sfu                    (_ibuffer_io_out_4_bits_sfu),
    .io_out_4_bits_readmask               (_ibuffer_io_out_4_bits_readmask),
    .io_out_4_bits_writemask              (_ibuffer_io_out_4_bits_writemask),
    .io_out_4_bits_wxd                    (_ibuffer_io_out_4_bits_wxd),
    .io_out_4_bits_pc                     (_ibuffer_io_out_4_bits_pc),
    .io_out_4_bits_imm_ext                (_ibuffer_io_out_4_bits_imm_ext),
    .io_out_4_bits_spike_info_sm_id       (_ibuffer_io_out_4_bits_spike_info_sm_id),
    .io_out_4_bits_spike_info_pc          (_ibuffer_io_out_4_bits_spike_info_pc),
    .io_out_4_bits_spike_info_inst        (_ibuffer_io_out_4_bits_spike_info_inst),
    .io_out_4_bits_atomic                 (_ibuffer_io_out_4_bits_atomic),
    .io_out_4_bits_aq                     (_ibuffer_io_out_4_bits_aq),
    .io_out_4_bits_rl                     (_ibuffer_io_out_4_bits_rl),
    .io_out_5_ready
      (_ibuffer2issue_io_in_5_ready & _warp_sche_io_warp_ready[5]),	// ventus/src/pipeline/pipe.scala:54:23, :90:27, :209:84, :210:59
    .io_out_5_valid                       (_ibuffer_io_out_5_valid),
    .io_out_5_bits_inst                   (_ibuffer_io_out_5_bits_inst),
    .io_out_5_bits_wid                    (_ibuffer_io_out_5_bits_wid),
    .io_out_5_bits_fp                     (_ibuffer_io_out_5_bits_fp),
    .io_out_5_bits_branch                 (_ibuffer_io_out_5_bits_branch),
    .io_out_5_bits_simt_stack             (_ibuffer_io_out_5_bits_simt_stack),
    .io_out_5_bits_simt_stack_op          (_ibuffer_io_out_5_bits_simt_stack_op),
    .io_out_5_bits_barrier                (_ibuffer_io_out_5_bits_barrier),
    .io_out_5_bits_csr                    (_ibuffer_io_out_5_bits_csr),
    .io_out_5_bits_reverse                (_ibuffer_io_out_5_bits_reverse),
    .io_out_5_bits_sel_alu2               (_ibuffer_io_out_5_bits_sel_alu2),
    .io_out_5_bits_sel_alu1               (_ibuffer_io_out_5_bits_sel_alu1),
    .io_out_5_bits_isvec                  (_ibuffer_io_out_5_bits_isvec),
    .io_out_5_bits_sel_alu3               (_ibuffer_io_out_5_bits_sel_alu3),
    .io_out_5_bits_mask                   (_ibuffer_io_out_5_bits_mask),
    .io_out_5_bits_sel_imm                (_ibuffer_io_out_5_bits_sel_imm),
    .io_out_5_bits_mem_whb                (_ibuffer_io_out_5_bits_mem_whb),
    .io_out_5_bits_mem_unsigned           (_ibuffer_io_out_5_bits_mem_unsigned),
    .io_out_5_bits_alu_fn                 (_ibuffer_io_out_5_bits_alu_fn),
    .io_out_5_bits_force_rm_rtz           (_ibuffer_io_out_5_bits_force_rm_rtz),
    .io_out_5_bits_is_vls12               (_ibuffer_io_out_5_bits_is_vls12),
    .io_out_5_bits_mem                    (_ibuffer_io_out_5_bits_mem),
    .io_out_5_bits_mul                    (_ibuffer_io_out_5_bits_mul),
    .io_out_5_bits_tc                     (_ibuffer_io_out_5_bits_tc),
    .io_out_5_bits_disable_mask           (_ibuffer_io_out_5_bits_disable_mask),
    .io_out_5_bits_custom_signal_0        (_ibuffer_io_out_5_bits_custom_signal_0),
    .io_out_5_bits_mem_cmd                (_ibuffer_io_out_5_bits_mem_cmd),
    .io_out_5_bits_mop                    (_ibuffer_io_out_5_bits_mop),
    .io_out_5_bits_reg_idx1               (_ibuffer_io_out_5_bits_reg_idx1),
    .io_out_5_bits_reg_idx2               (_ibuffer_io_out_5_bits_reg_idx2),
    .io_out_5_bits_reg_idx3               (_ibuffer_io_out_5_bits_reg_idx3),
    .io_out_5_bits_reg_idxw               (_ibuffer_io_out_5_bits_reg_idxw),
    .io_out_5_bits_wvd                    (_ibuffer_io_out_5_bits_wvd),
    .io_out_5_bits_fence                  (_ibuffer_io_out_5_bits_fence),
    .io_out_5_bits_sfu                    (_ibuffer_io_out_5_bits_sfu),
    .io_out_5_bits_readmask               (_ibuffer_io_out_5_bits_readmask),
    .io_out_5_bits_writemask              (_ibuffer_io_out_5_bits_writemask),
    .io_out_5_bits_wxd                    (_ibuffer_io_out_5_bits_wxd),
    .io_out_5_bits_pc                     (_ibuffer_io_out_5_bits_pc),
    .io_out_5_bits_imm_ext                (_ibuffer_io_out_5_bits_imm_ext),
    .io_out_5_bits_spike_info_sm_id       (_ibuffer_io_out_5_bits_spike_info_sm_id),
    .io_out_5_bits_spike_info_pc          (_ibuffer_io_out_5_bits_spike_info_pc),
    .io_out_5_bits_spike_info_inst        (_ibuffer_io_out_5_bits_spike_info_inst),
    .io_out_5_bits_atomic                 (_ibuffer_io_out_5_bits_atomic),
    .io_out_5_bits_aq                     (_ibuffer_io_out_5_bits_aq),
    .io_out_5_bits_rl                     (_ibuffer_io_out_5_bits_rl),
    .io_out_6_ready
      (_ibuffer2issue_io_in_6_ready & _warp_sche_io_warp_ready[6]),	// ventus/src/pipeline/pipe.scala:54:23, :90:27, :209:84, :210:59
    .io_out_6_valid                       (_ibuffer_io_out_6_valid),
    .io_out_6_bits_inst                   (_ibuffer_io_out_6_bits_inst),
    .io_out_6_bits_wid                    (_ibuffer_io_out_6_bits_wid),
    .io_out_6_bits_fp                     (_ibuffer_io_out_6_bits_fp),
    .io_out_6_bits_branch                 (_ibuffer_io_out_6_bits_branch),
    .io_out_6_bits_simt_stack             (_ibuffer_io_out_6_bits_simt_stack),
    .io_out_6_bits_simt_stack_op          (_ibuffer_io_out_6_bits_simt_stack_op),
    .io_out_6_bits_barrier                (_ibuffer_io_out_6_bits_barrier),
    .io_out_6_bits_csr                    (_ibuffer_io_out_6_bits_csr),
    .io_out_6_bits_reverse                (_ibuffer_io_out_6_bits_reverse),
    .io_out_6_bits_sel_alu2               (_ibuffer_io_out_6_bits_sel_alu2),
    .io_out_6_bits_sel_alu1               (_ibuffer_io_out_6_bits_sel_alu1),
    .io_out_6_bits_isvec                  (_ibuffer_io_out_6_bits_isvec),
    .io_out_6_bits_sel_alu3               (_ibuffer_io_out_6_bits_sel_alu3),
    .io_out_6_bits_mask                   (_ibuffer_io_out_6_bits_mask),
    .io_out_6_bits_sel_imm                (_ibuffer_io_out_6_bits_sel_imm),
    .io_out_6_bits_mem_whb                (_ibuffer_io_out_6_bits_mem_whb),
    .io_out_6_bits_mem_unsigned           (_ibuffer_io_out_6_bits_mem_unsigned),
    .io_out_6_bits_alu_fn                 (_ibuffer_io_out_6_bits_alu_fn),
    .io_out_6_bits_force_rm_rtz           (_ibuffer_io_out_6_bits_force_rm_rtz),
    .io_out_6_bits_is_vls12               (_ibuffer_io_out_6_bits_is_vls12),
    .io_out_6_bits_mem                    (_ibuffer_io_out_6_bits_mem),
    .io_out_6_bits_mul                    (_ibuffer_io_out_6_bits_mul),
    .io_out_6_bits_tc                     (_ibuffer_io_out_6_bits_tc),
    .io_out_6_bits_disable_mask           (_ibuffer_io_out_6_bits_disable_mask),
    .io_out_6_bits_custom_signal_0        (_ibuffer_io_out_6_bits_custom_signal_0),
    .io_out_6_bits_mem_cmd                (_ibuffer_io_out_6_bits_mem_cmd),
    .io_out_6_bits_mop                    (_ibuffer_io_out_6_bits_mop),
    .io_out_6_bits_reg_idx1               (_ibuffer_io_out_6_bits_reg_idx1),
    .io_out_6_bits_reg_idx2               (_ibuffer_io_out_6_bits_reg_idx2),
    .io_out_6_bits_reg_idx3               (_ibuffer_io_out_6_bits_reg_idx3),
    .io_out_6_bits_reg_idxw               (_ibuffer_io_out_6_bits_reg_idxw),
    .io_out_6_bits_wvd                    (_ibuffer_io_out_6_bits_wvd),
    .io_out_6_bits_fence                  (_ibuffer_io_out_6_bits_fence),
    .io_out_6_bits_sfu                    (_ibuffer_io_out_6_bits_sfu),
    .io_out_6_bits_readmask               (_ibuffer_io_out_6_bits_readmask),
    .io_out_6_bits_writemask              (_ibuffer_io_out_6_bits_writemask),
    .io_out_6_bits_wxd                    (_ibuffer_io_out_6_bits_wxd),
    .io_out_6_bits_pc                     (_ibuffer_io_out_6_bits_pc),
    .io_out_6_bits_imm_ext                (_ibuffer_io_out_6_bits_imm_ext),
    .io_out_6_bits_spike_info_sm_id       (_ibuffer_io_out_6_bits_spike_info_sm_id),
    .io_out_6_bits_spike_info_pc          (_ibuffer_io_out_6_bits_spike_info_pc),
    .io_out_6_bits_spike_info_inst        (_ibuffer_io_out_6_bits_spike_info_inst),
    .io_out_6_bits_atomic                 (_ibuffer_io_out_6_bits_atomic),
    .io_out_6_bits_aq                     (_ibuffer_io_out_6_bits_aq),
    .io_out_6_bits_rl                     (_ibuffer_io_out_6_bits_rl),
    .io_out_7_ready
      (_ibuffer2issue_io_in_7_ready & _warp_sche_io_warp_ready[7]),	// ventus/src/pipeline/pipe.scala:54:23, :90:27, :209:84, :210:59
    .io_out_7_valid                       (_ibuffer_io_out_7_valid),
    .io_out_7_bits_inst                   (_ibuffer_io_out_7_bits_inst),
    .io_out_7_bits_wid                    (_ibuffer_io_out_7_bits_wid),
    .io_out_7_bits_fp                     (_ibuffer_io_out_7_bits_fp),
    .io_out_7_bits_branch                 (_ibuffer_io_out_7_bits_branch),
    .io_out_7_bits_simt_stack             (_ibuffer_io_out_7_bits_simt_stack),
    .io_out_7_bits_simt_stack_op          (_ibuffer_io_out_7_bits_simt_stack_op),
    .io_out_7_bits_barrier                (_ibuffer_io_out_7_bits_barrier),
    .io_out_7_bits_csr                    (_ibuffer_io_out_7_bits_csr),
    .io_out_7_bits_reverse                (_ibuffer_io_out_7_bits_reverse),
    .io_out_7_bits_sel_alu2               (_ibuffer_io_out_7_bits_sel_alu2),
    .io_out_7_bits_sel_alu1               (_ibuffer_io_out_7_bits_sel_alu1),
    .io_out_7_bits_isvec                  (_ibuffer_io_out_7_bits_isvec),
    .io_out_7_bits_sel_alu3               (_ibuffer_io_out_7_bits_sel_alu3),
    .io_out_7_bits_mask                   (_ibuffer_io_out_7_bits_mask),
    .io_out_7_bits_sel_imm                (_ibuffer_io_out_7_bits_sel_imm),
    .io_out_7_bits_mem_whb                (_ibuffer_io_out_7_bits_mem_whb),
    .io_out_7_bits_mem_unsigned           (_ibuffer_io_out_7_bits_mem_unsigned),
    .io_out_7_bits_alu_fn                 (_ibuffer_io_out_7_bits_alu_fn),
    .io_out_7_bits_force_rm_rtz           (_ibuffer_io_out_7_bits_force_rm_rtz),
    .io_out_7_bits_is_vls12               (_ibuffer_io_out_7_bits_is_vls12),
    .io_out_7_bits_mem                    (_ibuffer_io_out_7_bits_mem),
    .io_out_7_bits_mul                    (_ibuffer_io_out_7_bits_mul),
    .io_out_7_bits_tc                     (_ibuffer_io_out_7_bits_tc),
    .io_out_7_bits_disable_mask           (_ibuffer_io_out_7_bits_disable_mask),
    .io_out_7_bits_custom_signal_0        (_ibuffer_io_out_7_bits_custom_signal_0),
    .io_out_7_bits_mem_cmd                (_ibuffer_io_out_7_bits_mem_cmd),
    .io_out_7_bits_mop                    (_ibuffer_io_out_7_bits_mop),
    .io_out_7_bits_reg_idx1               (_ibuffer_io_out_7_bits_reg_idx1),
    .io_out_7_bits_reg_idx2               (_ibuffer_io_out_7_bits_reg_idx2),
    .io_out_7_bits_reg_idx3               (_ibuffer_io_out_7_bits_reg_idx3),
    .io_out_7_bits_reg_idxw               (_ibuffer_io_out_7_bits_reg_idxw),
    .io_out_7_bits_wvd                    (_ibuffer_io_out_7_bits_wvd),
    .io_out_7_bits_fence                  (_ibuffer_io_out_7_bits_fence),
    .io_out_7_bits_sfu                    (_ibuffer_io_out_7_bits_sfu),
    .io_out_7_bits_readmask               (_ibuffer_io_out_7_bits_readmask),
    .io_out_7_bits_writemask              (_ibuffer_io_out_7_bits_writemask),
    .io_out_7_bits_wxd                    (_ibuffer_io_out_7_bits_wxd),
    .io_out_7_bits_pc                     (_ibuffer_io_out_7_bits_pc),
    .io_out_7_bits_imm_ext                (_ibuffer_io_out_7_bits_imm_ext),
    .io_out_7_bits_spike_info_sm_id       (_ibuffer_io_out_7_bits_spike_info_sm_id),
    .io_out_7_bits_spike_info_pc          (_ibuffer_io_out_7_bits_spike_info_pc),
    .io_out_7_bits_spike_info_inst        (_ibuffer_io_out_7_bits_spike_info_inst),
    .io_out_7_bits_atomic                 (_ibuffer_io_out_7_bits_atomic),
    .io_out_7_bits_aq                     (_ibuffer_io_out_7_bits_aq),
    .io_out_7_bits_rl                     (_ibuffer_io_out_7_bits_rl)
  );
  ibuffer2issue ibuffer2issue (	// ventus/src/pipeline/pipe.scala:90:27
    .clock                          (clock),
    .io_in_0_ready                  (_ibuffer2issue_io_in_0_ready),
    .io_in_0_valid
      (_ibuffer_io_out_0_valid & _warp_sche_io_warp_ready[0]),	// ventus/src/pipeline/pipe.scala:54:23, :89:21, :209:{59,84}
    .io_in_0_bits_inst              (_ibuffer_io_out_0_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_wid               (_ibuffer_io_out_0_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_fp                (_ibuffer_io_out_0_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_branch            (_ibuffer_io_out_0_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_simt_stack        (_ibuffer_io_out_0_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_simt_stack_op     (_ibuffer_io_out_0_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_barrier           (_ibuffer_io_out_0_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_csr               (_ibuffer_io_out_0_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_reverse           (_ibuffer_io_out_0_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_sel_alu2          (_ibuffer_io_out_0_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_sel_alu1          (_ibuffer_io_out_0_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_isvec             (_ibuffer_io_out_0_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_sel_alu3          (_ibuffer_io_out_0_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_mask              (_ibuffer_io_out_0_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_sel_imm           (_ibuffer_io_out_0_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_mem_whb           (_ibuffer_io_out_0_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_mem_unsigned      (_ibuffer_io_out_0_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_alu_fn            (_ibuffer_io_out_0_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_force_rm_rtz      (_ibuffer_io_out_0_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_is_vls12          (_ibuffer_io_out_0_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_mem               (_ibuffer_io_out_0_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_mul               (_ibuffer_io_out_0_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_tc                (_ibuffer_io_out_0_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_disable_mask      (_ibuffer_io_out_0_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_custom_signal_0   (_ibuffer_io_out_0_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_mem_cmd           (_ibuffer_io_out_0_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_mop               (_ibuffer_io_out_0_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_reg_idx1          (_ibuffer_io_out_0_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_reg_idx2          (_ibuffer_io_out_0_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_reg_idx3          (_ibuffer_io_out_0_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_reg_idxw          (_ibuffer_io_out_0_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_wvd               (_ibuffer_io_out_0_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_fence             (_ibuffer_io_out_0_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_sfu               (_ibuffer_io_out_0_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_readmask          (_ibuffer_io_out_0_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_writemask         (_ibuffer_io_out_0_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_wxd               (_ibuffer_io_out_0_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_pc                (_ibuffer_io_out_0_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_imm_ext           (_ibuffer_io_out_0_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_spike_info_sm_id  (_ibuffer_io_out_0_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_spike_info_pc     (_ibuffer_io_out_0_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_spike_info_inst   (_ibuffer_io_out_0_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_atomic            (_ibuffer_io_out_0_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_aq                (_ibuffer_io_out_0_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_0_bits_rl                (_ibuffer_io_out_0_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_ready                  (_ibuffer2issue_io_in_1_ready),
    .io_in_1_valid
      (_ibuffer_io_out_1_valid & _warp_sche_io_warp_ready[1]),	// ventus/src/pipeline/pipe.scala:54:23, :89:21, :209:{59,84}
    .io_in_1_bits_inst              (_ibuffer_io_out_1_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_wid               (_ibuffer_io_out_1_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_fp                (_ibuffer_io_out_1_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_branch            (_ibuffer_io_out_1_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_simt_stack        (_ibuffer_io_out_1_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_simt_stack_op     (_ibuffer_io_out_1_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_barrier           (_ibuffer_io_out_1_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_csr               (_ibuffer_io_out_1_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_reverse           (_ibuffer_io_out_1_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_sel_alu2          (_ibuffer_io_out_1_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_sel_alu1          (_ibuffer_io_out_1_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_isvec             (_ibuffer_io_out_1_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_sel_alu3          (_ibuffer_io_out_1_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_mask              (_ibuffer_io_out_1_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_sel_imm           (_ibuffer_io_out_1_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_mem_whb           (_ibuffer_io_out_1_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_mem_unsigned      (_ibuffer_io_out_1_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_alu_fn            (_ibuffer_io_out_1_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_force_rm_rtz      (_ibuffer_io_out_1_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_is_vls12          (_ibuffer_io_out_1_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_mem               (_ibuffer_io_out_1_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_mul               (_ibuffer_io_out_1_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_tc                (_ibuffer_io_out_1_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_disable_mask      (_ibuffer_io_out_1_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_custom_signal_0   (_ibuffer_io_out_1_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_mem_cmd           (_ibuffer_io_out_1_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_mop               (_ibuffer_io_out_1_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_reg_idx1          (_ibuffer_io_out_1_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_reg_idx2          (_ibuffer_io_out_1_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_reg_idx3          (_ibuffer_io_out_1_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_reg_idxw          (_ibuffer_io_out_1_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_wvd               (_ibuffer_io_out_1_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_fence             (_ibuffer_io_out_1_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_sfu               (_ibuffer_io_out_1_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_readmask          (_ibuffer_io_out_1_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_writemask         (_ibuffer_io_out_1_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_wxd               (_ibuffer_io_out_1_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_pc                (_ibuffer_io_out_1_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_imm_ext           (_ibuffer_io_out_1_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_spike_info_sm_id  (_ibuffer_io_out_1_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_spike_info_pc     (_ibuffer_io_out_1_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_spike_info_inst   (_ibuffer_io_out_1_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_atomic            (_ibuffer_io_out_1_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_aq                (_ibuffer_io_out_1_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_1_bits_rl                (_ibuffer_io_out_1_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_ready                  (_ibuffer2issue_io_in_2_ready),
    .io_in_2_valid
      (_ibuffer_io_out_2_valid & _warp_sche_io_warp_ready[2]),	// ventus/src/pipeline/pipe.scala:54:23, :89:21, :209:{59,84}
    .io_in_2_bits_inst              (_ibuffer_io_out_2_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_wid               (_ibuffer_io_out_2_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_fp                (_ibuffer_io_out_2_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_branch            (_ibuffer_io_out_2_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_simt_stack        (_ibuffer_io_out_2_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_simt_stack_op     (_ibuffer_io_out_2_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_barrier           (_ibuffer_io_out_2_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_csr               (_ibuffer_io_out_2_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_reverse           (_ibuffer_io_out_2_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_sel_alu2          (_ibuffer_io_out_2_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_sel_alu1          (_ibuffer_io_out_2_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_isvec             (_ibuffer_io_out_2_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_sel_alu3          (_ibuffer_io_out_2_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_mask              (_ibuffer_io_out_2_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_sel_imm           (_ibuffer_io_out_2_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_mem_whb           (_ibuffer_io_out_2_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_mem_unsigned      (_ibuffer_io_out_2_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_alu_fn            (_ibuffer_io_out_2_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_force_rm_rtz      (_ibuffer_io_out_2_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_is_vls12          (_ibuffer_io_out_2_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_mem               (_ibuffer_io_out_2_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_mul               (_ibuffer_io_out_2_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_tc                (_ibuffer_io_out_2_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_disable_mask      (_ibuffer_io_out_2_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_custom_signal_0   (_ibuffer_io_out_2_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_mem_cmd           (_ibuffer_io_out_2_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_mop               (_ibuffer_io_out_2_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_reg_idx1          (_ibuffer_io_out_2_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_reg_idx2          (_ibuffer_io_out_2_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_reg_idx3          (_ibuffer_io_out_2_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_reg_idxw          (_ibuffer_io_out_2_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_wvd               (_ibuffer_io_out_2_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_fence             (_ibuffer_io_out_2_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_sfu               (_ibuffer_io_out_2_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_readmask          (_ibuffer_io_out_2_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_writemask         (_ibuffer_io_out_2_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_wxd               (_ibuffer_io_out_2_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_pc                (_ibuffer_io_out_2_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_imm_ext           (_ibuffer_io_out_2_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_spike_info_sm_id  (_ibuffer_io_out_2_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_spike_info_pc     (_ibuffer_io_out_2_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_spike_info_inst   (_ibuffer_io_out_2_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_atomic            (_ibuffer_io_out_2_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_aq                (_ibuffer_io_out_2_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_2_bits_rl                (_ibuffer_io_out_2_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_ready                  (_ibuffer2issue_io_in_3_ready),
    .io_in_3_valid
      (_ibuffer_io_out_3_valid & _warp_sche_io_warp_ready[3]),	// ventus/src/pipeline/pipe.scala:54:23, :89:21, :209:{59,84}
    .io_in_3_bits_inst              (_ibuffer_io_out_3_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_wid               (_ibuffer_io_out_3_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_fp                (_ibuffer_io_out_3_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_branch            (_ibuffer_io_out_3_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_simt_stack        (_ibuffer_io_out_3_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_simt_stack_op     (_ibuffer_io_out_3_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_barrier           (_ibuffer_io_out_3_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_csr               (_ibuffer_io_out_3_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_reverse           (_ibuffer_io_out_3_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_sel_alu2          (_ibuffer_io_out_3_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_sel_alu1          (_ibuffer_io_out_3_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_isvec             (_ibuffer_io_out_3_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_sel_alu3          (_ibuffer_io_out_3_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_mask              (_ibuffer_io_out_3_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_sel_imm           (_ibuffer_io_out_3_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_mem_whb           (_ibuffer_io_out_3_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_mem_unsigned      (_ibuffer_io_out_3_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_alu_fn            (_ibuffer_io_out_3_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_force_rm_rtz      (_ibuffer_io_out_3_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_is_vls12          (_ibuffer_io_out_3_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_mem               (_ibuffer_io_out_3_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_mul               (_ibuffer_io_out_3_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_tc                (_ibuffer_io_out_3_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_disable_mask      (_ibuffer_io_out_3_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_custom_signal_0   (_ibuffer_io_out_3_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_mem_cmd           (_ibuffer_io_out_3_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_mop               (_ibuffer_io_out_3_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_reg_idx1          (_ibuffer_io_out_3_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_reg_idx2          (_ibuffer_io_out_3_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_reg_idx3          (_ibuffer_io_out_3_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_reg_idxw          (_ibuffer_io_out_3_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_wvd               (_ibuffer_io_out_3_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_fence             (_ibuffer_io_out_3_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_sfu               (_ibuffer_io_out_3_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_readmask          (_ibuffer_io_out_3_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_writemask         (_ibuffer_io_out_3_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_wxd               (_ibuffer_io_out_3_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_pc                (_ibuffer_io_out_3_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_imm_ext           (_ibuffer_io_out_3_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_spike_info_sm_id  (_ibuffer_io_out_3_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_spike_info_pc     (_ibuffer_io_out_3_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_spike_info_inst   (_ibuffer_io_out_3_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_atomic            (_ibuffer_io_out_3_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_aq                (_ibuffer_io_out_3_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_3_bits_rl                (_ibuffer_io_out_3_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_ready                  (_ibuffer2issue_io_in_4_ready),
    .io_in_4_valid
      (_ibuffer_io_out_4_valid & _warp_sche_io_warp_ready[4]),	// ventus/src/pipeline/pipe.scala:54:23, :89:21, :209:{59,84}
    .io_in_4_bits_inst              (_ibuffer_io_out_4_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_wid               (_ibuffer_io_out_4_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_fp                (_ibuffer_io_out_4_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_branch            (_ibuffer_io_out_4_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_simt_stack        (_ibuffer_io_out_4_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_simt_stack_op     (_ibuffer_io_out_4_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_barrier           (_ibuffer_io_out_4_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_csr               (_ibuffer_io_out_4_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_reverse           (_ibuffer_io_out_4_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_sel_alu2          (_ibuffer_io_out_4_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_sel_alu1          (_ibuffer_io_out_4_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_isvec             (_ibuffer_io_out_4_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_sel_alu3          (_ibuffer_io_out_4_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_mask              (_ibuffer_io_out_4_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_sel_imm           (_ibuffer_io_out_4_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_mem_whb           (_ibuffer_io_out_4_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_mem_unsigned      (_ibuffer_io_out_4_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_alu_fn            (_ibuffer_io_out_4_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_force_rm_rtz      (_ibuffer_io_out_4_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_is_vls12          (_ibuffer_io_out_4_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_mem               (_ibuffer_io_out_4_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_mul               (_ibuffer_io_out_4_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_tc                (_ibuffer_io_out_4_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_disable_mask      (_ibuffer_io_out_4_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_custom_signal_0   (_ibuffer_io_out_4_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_mem_cmd           (_ibuffer_io_out_4_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_mop               (_ibuffer_io_out_4_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_reg_idx1          (_ibuffer_io_out_4_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_reg_idx2          (_ibuffer_io_out_4_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_reg_idx3          (_ibuffer_io_out_4_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_reg_idxw          (_ibuffer_io_out_4_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_wvd               (_ibuffer_io_out_4_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_fence             (_ibuffer_io_out_4_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_sfu               (_ibuffer_io_out_4_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_readmask          (_ibuffer_io_out_4_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_writemask         (_ibuffer_io_out_4_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_wxd               (_ibuffer_io_out_4_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_pc                (_ibuffer_io_out_4_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_imm_ext           (_ibuffer_io_out_4_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_spike_info_sm_id  (_ibuffer_io_out_4_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_spike_info_pc     (_ibuffer_io_out_4_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_spike_info_inst   (_ibuffer_io_out_4_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_atomic            (_ibuffer_io_out_4_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_aq                (_ibuffer_io_out_4_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_4_bits_rl                (_ibuffer_io_out_4_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_ready                  (_ibuffer2issue_io_in_5_ready),
    .io_in_5_valid
      (_ibuffer_io_out_5_valid & _warp_sche_io_warp_ready[5]),	// ventus/src/pipeline/pipe.scala:54:23, :89:21, :209:{59,84}
    .io_in_5_bits_inst              (_ibuffer_io_out_5_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_wid               (_ibuffer_io_out_5_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_fp                (_ibuffer_io_out_5_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_branch            (_ibuffer_io_out_5_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_simt_stack        (_ibuffer_io_out_5_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_simt_stack_op     (_ibuffer_io_out_5_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_barrier           (_ibuffer_io_out_5_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_csr               (_ibuffer_io_out_5_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_reverse           (_ibuffer_io_out_5_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_sel_alu2          (_ibuffer_io_out_5_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_sel_alu1          (_ibuffer_io_out_5_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_isvec             (_ibuffer_io_out_5_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_sel_alu3          (_ibuffer_io_out_5_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_mask              (_ibuffer_io_out_5_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_sel_imm           (_ibuffer_io_out_5_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_mem_whb           (_ibuffer_io_out_5_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_mem_unsigned      (_ibuffer_io_out_5_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_alu_fn            (_ibuffer_io_out_5_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_force_rm_rtz      (_ibuffer_io_out_5_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_is_vls12          (_ibuffer_io_out_5_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_mem               (_ibuffer_io_out_5_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_mul               (_ibuffer_io_out_5_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_tc                (_ibuffer_io_out_5_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_disable_mask      (_ibuffer_io_out_5_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_custom_signal_0   (_ibuffer_io_out_5_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_mem_cmd           (_ibuffer_io_out_5_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_mop               (_ibuffer_io_out_5_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_reg_idx1          (_ibuffer_io_out_5_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_reg_idx2          (_ibuffer_io_out_5_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_reg_idx3          (_ibuffer_io_out_5_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_reg_idxw          (_ibuffer_io_out_5_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_wvd               (_ibuffer_io_out_5_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_fence             (_ibuffer_io_out_5_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_sfu               (_ibuffer_io_out_5_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_readmask          (_ibuffer_io_out_5_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_writemask         (_ibuffer_io_out_5_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_wxd               (_ibuffer_io_out_5_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_pc                (_ibuffer_io_out_5_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_imm_ext           (_ibuffer_io_out_5_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_spike_info_sm_id  (_ibuffer_io_out_5_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_spike_info_pc     (_ibuffer_io_out_5_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_spike_info_inst   (_ibuffer_io_out_5_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_atomic            (_ibuffer_io_out_5_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_aq                (_ibuffer_io_out_5_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_5_bits_rl                (_ibuffer_io_out_5_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_ready                  (_ibuffer2issue_io_in_6_ready),
    .io_in_6_valid
      (_ibuffer_io_out_6_valid & _warp_sche_io_warp_ready[6]),	// ventus/src/pipeline/pipe.scala:54:23, :89:21, :209:{59,84}
    .io_in_6_bits_inst              (_ibuffer_io_out_6_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_wid               (_ibuffer_io_out_6_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_fp                (_ibuffer_io_out_6_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_branch            (_ibuffer_io_out_6_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_simt_stack        (_ibuffer_io_out_6_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_simt_stack_op     (_ibuffer_io_out_6_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_barrier           (_ibuffer_io_out_6_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_csr               (_ibuffer_io_out_6_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_reverse           (_ibuffer_io_out_6_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_sel_alu2          (_ibuffer_io_out_6_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_sel_alu1          (_ibuffer_io_out_6_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_isvec             (_ibuffer_io_out_6_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_sel_alu3          (_ibuffer_io_out_6_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_mask              (_ibuffer_io_out_6_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_sel_imm           (_ibuffer_io_out_6_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_mem_whb           (_ibuffer_io_out_6_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_mem_unsigned      (_ibuffer_io_out_6_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_alu_fn            (_ibuffer_io_out_6_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_force_rm_rtz      (_ibuffer_io_out_6_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_is_vls12          (_ibuffer_io_out_6_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_mem               (_ibuffer_io_out_6_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_mul               (_ibuffer_io_out_6_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_tc                (_ibuffer_io_out_6_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_disable_mask      (_ibuffer_io_out_6_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_custom_signal_0   (_ibuffer_io_out_6_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_mem_cmd           (_ibuffer_io_out_6_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_mop               (_ibuffer_io_out_6_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_reg_idx1          (_ibuffer_io_out_6_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_reg_idx2          (_ibuffer_io_out_6_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_reg_idx3          (_ibuffer_io_out_6_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_reg_idxw          (_ibuffer_io_out_6_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_wvd               (_ibuffer_io_out_6_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_fence             (_ibuffer_io_out_6_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_sfu               (_ibuffer_io_out_6_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_readmask          (_ibuffer_io_out_6_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_writemask         (_ibuffer_io_out_6_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_wxd               (_ibuffer_io_out_6_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_pc                (_ibuffer_io_out_6_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_imm_ext           (_ibuffer_io_out_6_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_spike_info_sm_id  (_ibuffer_io_out_6_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_spike_info_pc     (_ibuffer_io_out_6_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_spike_info_inst   (_ibuffer_io_out_6_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_atomic            (_ibuffer_io_out_6_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_aq                (_ibuffer_io_out_6_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_6_bits_rl                (_ibuffer_io_out_6_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_ready                  (_ibuffer2issue_io_in_7_ready),
    .io_in_7_valid
      (_ibuffer_io_out_7_valid & _warp_sche_io_warp_ready[7]),	// ventus/src/pipeline/pipe.scala:54:23, :89:21, :209:{59,84}
    .io_in_7_bits_inst              (_ibuffer_io_out_7_bits_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_wid               (_ibuffer_io_out_7_bits_wid),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_fp                (_ibuffer_io_out_7_bits_fp),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_branch            (_ibuffer_io_out_7_bits_branch),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_simt_stack        (_ibuffer_io_out_7_bits_simt_stack),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_simt_stack_op     (_ibuffer_io_out_7_bits_simt_stack_op),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_barrier           (_ibuffer_io_out_7_bits_barrier),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_csr               (_ibuffer_io_out_7_bits_csr),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_reverse           (_ibuffer_io_out_7_bits_reverse),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_sel_alu2          (_ibuffer_io_out_7_bits_sel_alu2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_sel_alu1          (_ibuffer_io_out_7_bits_sel_alu1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_isvec             (_ibuffer_io_out_7_bits_isvec),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_sel_alu3          (_ibuffer_io_out_7_bits_sel_alu3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_mask              (_ibuffer_io_out_7_bits_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_sel_imm           (_ibuffer_io_out_7_bits_sel_imm),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_mem_whb           (_ibuffer_io_out_7_bits_mem_whb),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_mem_unsigned      (_ibuffer_io_out_7_bits_mem_unsigned),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_alu_fn            (_ibuffer_io_out_7_bits_alu_fn),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_force_rm_rtz      (_ibuffer_io_out_7_bits_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_is_vls12          (_ibuffer_io_out_7_bits_is_vls12),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_mem               (_ibuffer_io_out_7_bits_mem),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_mul               (_ibuffer_io_out_7_bits_mul),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_tc                (_ibuffer_io_out_7_bits_tc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_disable_mask      (_ibuffer_io_out_7_bits_disable_mask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_custom_signal_0   (_ibuffer_io_out_7_bits_custom_signal_0),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_mem_cmd           (_ibuffer_io_out_7_bits_mem_cmd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_mop               (_ibuffer_io_out_7_bits_mop),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_reg_idx1          (_ibuffer_io_out_7_bits_reg_idx1),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_reg_idx2          (_ibuffer_io_out_7_bits_reg_idx2),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_reg_idx3          (_ibuffer_io_out_7_bits_reg_idx3),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_reg_idxw          (_ibuffer_io_out_7_bits_reg_idxw),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_wvd               (_ibuffer_io_out_7_bits_wvd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_fence             (_ibuffer_io_out_7_bits_fence),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_sfu               (_ibuffer_io_out_7_bits_sfu),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_readmask          (_ibuffer_io_out_7_bits_readmask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_writemask         (_ibuffer_io_out_7_bits_writemask),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_wxd               (_ibuffer_io_out_7_bits_wxd),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_pc                (_ibuffer_io_out_7_bits_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_imm_ext           (_ibuffer_io_out_7_bits_imm_ext),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_spike_info_sm_id  (_ibuffer_io_out_7_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_spike_info_pc     (_ibuffer_io_out_7_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_spike_info_inst   (_ibuffer_io_out_7_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_atomic            (_ibuffer_io_out_7_bits_atomic),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_aq                (_ibuffer_io_out_7_bits_aq),	// ventus/src/pipeline/pipe.scala:89:21
    .io_in_7_bits_rl                (_ibuffer_io_out_7_bits_rl),	// ventus/src/pipeline/pipe.scala:89:21
    .io_out_x_ready                 (_operand_collector_io_controlX_ready),	// ventus/src/pipeline/pipe.scala:58:31
    .io_out_x_valid                 (_ibuffer2issue_io_out_x_valid),
    .io_out_x_bits_inst             (_ibuffer2issue_io_out_x_bits_inst),
    .io_out_x_bits_wid              (_ibuffer2issue_io_out_x_bits_wid),
    .io_out_x_bits_fp               (_ibuffer2issue_io_out_x_bits_fp),
    .io_out_x_bits_branch           (_ibuffer2issue_io_out_x_bits_branch),
    .io_out_x_bits_simt_stack       (_ibuffer2issue_io_out_x_bits_simt_stack),
    .io_out_x_bits_simt_stack_op    (_ibuffer2issue_io_out_x_bits_simt_stack_op),
    .io_out_x_bits_barrier          (_ibuffer2issue_io_out_x_bits_barrier),
    .io_out_x_bits_csr              (_ibuffer2issue_io_out_x_bits_csr),
    .io_out_x_bits_reverse          (_ibuffer2issue_io_out_x_bits_reverse),
    .io_out_x_bits_sel_alu2         (_ibuffer2issue_io_out_x_bits_sel_alu2),
    .io_out_x_bits_sel_alu1         (_ibuffer2issue_io_out_x_bits_sel_alu1),
    .io_out_x_bits_isvec            (_ibuffer2issue_io_out_x_bits_isvec),
    .io_out_x_bits_sel_alu3         (_ibuffer2issue_io_out_x_bits_sel_alu3),
    .io_out_x_bits_mask             (_ibuffer2issue_io_out_x_bits_mask),
    .io_out_x_bits_sel_imm          (_ibuffer2issue_io_out_x_bits_sel_imm),
    .io_out_x_bits_mem_whb          (_ibuffer2issue_io_out_x_bits_mem_whb),
    .io_out_x_bits_mem_unsigned     (_ibuffer2issue_io_out_x_bits_mem_unsigned),
    .io_out_x_bits_alu_fn           (_ibuffer2issue_io_out_x_bits_alu_fn),
    .io_out_x_bits_force_rm_rtz     (_ibuffer2issue_io_out_x_bits_force_rm_rtz),
    .io_out_x_bits_is_vls12         (_ibuffer2issue_io_out_x_bits_is_vls12),
    .io_out_x_bits_mem              (_ibuffer2issue_io_out_x_bits_mem),
    .io_out_x_bits_mul              (_ibuffer2issue_io_out_x_bits_mul),
    .io_out_x_bits_tc               (_ibuffer2issue_io_out_x_bits_tc),
    .io_out_x_bits_disable_mask     (_ibuffer2issue_io_out_x_bits_disable_mask),
    .io_out_x_bits_custom_signal_0  (_ibuffer2issue_io_out_x_bits_custom_signal_0),
    .io_out_x_bits_mem_cmd          (_ibuffer2issue_io_out_x_bits_mem_cmd),
    .io_out_x_bits_mop              (_ibuffer2issue_io_out_x_bits_mop),
    .io_out_x_bits_reg_idx1         (_ibuffer2issue_io_out_x_bits_reg_idx1),
    .io_out_x_bits_reg_idx2         (_ibuffer2issue_io_out_x_bits_reg_idx2),
    .io_out_x_bits_reg_idx3         (_ibuffer2issue_io_out_x_bits_reg_idx3),
    .io_out_x_bits_reg_idxw         (_ibuffer2issue_io_out_x_bits_reg_idxw),
    .io_out_x_bits_wvd              (_ibuffer2issue_io_out_x_bits_wvd),
    .io_out_x_bits_fence            (_ibuffer2issue_io_out_x_bits_fence),
    .io_out_x_bits_sfu              (_ibuffer2issue_io_out_x_bits_sfu),
    .io_out_x_bits_readmask         (_ibuffer2issue_io_out_x_bits_readmask),
    .io_out_x_bits_writemask        (_ibuffer2issue_io_out_x_bits_writemask),
    .io_out_x_bits_wxd              (_ibuffer2issue_io_out_x_bits_wxd),
    .io_out_x_bits_pc               (_ibuffer2issue_io_out_x_bits_pc),
    .io_out_x_bits_imm_ext          (_ibuffer2issue_io_out_x_bits_imm_ext),
    .io_out_x_bits_spike_info_sm_id (_ibuffer2issue_io_out_x_bits_spike_info_sm_id),
    .io_out_x_bits_spike_info_pc    (_ibuffer2issue_io_out_x_bits_spike_info_pc),
    .io_out_x_bits_spike_info_inst  (_ibuffer2issue_io_out_x_bits_spike_info_inst),
    .io_out_x_bits_atomic           (_ibuffer2issue_io_out_x_bits_atomic),
    .io_out_x_bits_aq               (_ibuffer2issue_io_out_x_bits_aq),
    .io_out_x_bits_rl               (_ibuffer2issue_io_out_x_bits_rl),
    .io_out_v_ready                 (_operand_collector_io_controlV_ready),	// ventus/src/pipeline/pipe.scala:58:31
    .io_out_v_valid                 (_ibuffer2issue_io_out_v_valid),
    .io_out_v_bits_inst             (_ibuffer2issue_io_out_v_bits_inst),
    .io_out_v_bits_wid              (_ibuffer2issue_io_out_v_bits_wid),
    .io_out_v_bits_fp               (_ibuffer2issue_io_out_v_bits_fp),
    .io_out_v_bits_branch           (_ibuffer2issue_io_out_v_bits_branch),
    .io_out_v_bits_simt_stack       (_ibuffer2issue_io_out_v_bits_simt_stack),
    .io_out_v_bits_simt_stack_op    (_ibuffer2issue_io_out_v_bits_simt_stack_op),
    .io_out_v_bits_barrier          (_ibuffer2issue_io_out_v_bits_barrier),
    .io_out_v_bits_csr              (_ibuffer2issue_io_out_v_bits_csr),
    .io_out_v_bits_reverse          (_ibuffer2issue_io_out_v_bits_reverse),
    .io_out_v_bits_sel_alu2         (_ibuffer2issue_io_out_v_bits_sel_alu2),
    .io_out_v_bits_sel_alu1         (_ibuffer2issue_io_out_v_bits_sel_alu1),
    .io_out_v_bits_isvec            (_ibuffer2issue_io_out_v_bits_isvec),
    .io_out_v_bits_sel_alu3         (_ibuffer2issue_io_out_v_bits_sel_alu3),
    .io_out_v_bits_mask             (_ibuffer2issue_io_out_v_bits_mask),
    .io_out_v_bits_sel_imm          (_ibuffer2issue_io_out_v_bits_sel_imm),
    .io_out_v_bits_mem_whb          (_ibuffer2issue_io_out_v_bits_mem_whb),
    .io_out_v_bits_mem_unsigned     (_ibuffer2issue_io_out_v_bits_mem_unsigned),
    .io_out_v_bits_alu_fn           (_ibuffer2issue_io_out_v_bits_alu_fn),
    .io_out_v_bits_force_rm_rtz     (_ibuffer2issue_io_out_v_bits_force_rm_rtz),
    .io_out_v_bits_is_vls12         (_ibuffer2issue_io_out_v_bits_is_vls12),
    .io_out_v_bits_mem              (_ibuffer2issue_io_out_v_bits_mem),
    .io_out_v_bits_mul              (_ibuffer2issue_io_out_v_bits_mul),
    .io_out_v_bits_tc               (_ibuffer2issue_io_out_v_bits_tc),
    .io_out_v_bits_disable_mask     (_ibuffer2issue_io_out_v_bits_disable_mask),
    .io_out_v_bits_custom_signal_0  (_ibuffer2issue_io_out_v_bits_custom_signal_0),
    .io_out_v_bits_mem_cmd          (_ibuffer2issue_io_out_v_bits_mem_cmd),
    .io_out_v_bits_mop              (_ibuffer2issue_io_out_v_bits_mop),
    .io_out_v_bits_reg_idx1         (_ibuffer2issue_io_out_v_bits_reg_idx1),
    .io_out_v_bits_reg_idx2         (_ibuffer2issue_io_out_v_bits_reg_idx2),
    .io_out_v_bits_reg_idx3         (_ibuffer2issue_io_out_v_bits_reg_idx3),
    .io_out_v_bits_reg_idxw         (_ibuffer2issue_io_out_v_bits_reg_idxw),
    .io_out_v_bits_wvd              (_ibuffer2issue_io_out_v_bits_wvd),
    .io_out_v_bits_fence            (_ibuffer2issue_io_out_v_bits_fence),
    .io_out_v_bits_sfu              (_ibuffer2issue_io_out_v_bits_sfu),
    .io_out_v_bits_readmask         (_ibuffer2issue_io_out_v_bits_readmask),
    .io_out_v_bits_writemask        (_ibuffer2issue_io_out_v_bits_writemask),
    .io_out_v_bits_wxd              (_ibuffer2issue_io_out_v_bits_wxd),
    .io_out_v_bits_pc               (_ibuffer2issue_io_out_v_bits_pc),
    .io_out_v_bits_imm_ext          (_ibuffer2issue_io_out_v_bits_imm_ext),
    .io_out_v_bits_spike_info_sm_id (_ibuffer2issue_io_out_v_bits_spike_info_sm_id),
    .io_out_v_bits_spike_info_pc    (_ibuffer2issue_io_out_v_bits_spike_info_pc),
    .io_out_v_bits_spike_info_inst  (_ibuffer2issue_io_out_v_bits_spike_info_inst),
    .io_out_v_bits_atomic           (_ibuffer2issue_io_out_v_bits_atomic),
    .io_out_v_bits_aq               (_ibuffer2issue_io_out_v_bits_aq),
    .io_out_v_bits_rl               (_ibuffer2issue_io_out_v_bits_rl)
  );
  pipe_Anon exe_dataX (	// ventus/src/pipeline/pipe.scala:101:23
    .io_enq_ready                      (_exe_dataX_io_enq_ready),
    .io_enq_valid                      (_operand_collector_io_out_1_valid),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_0                 (_operand_collector_io_out_1_bits_alu_src1_0),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_1                 (_operand_collector_io_out_1_bits_alu_src1_1),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_2                 (_operand_collector_io_out_1_bits_alu_src1_2),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_3                 (_operand_collector_io_out_1_bits_alu_src1_3),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_4                 (_operand_collector_io_out_1_bits_alu_src1_4),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_5                 (_operand_collector_io_out_1_bits_alu_src1_5),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_6                 (_operand_collector_io_out_1_bits_alu_src1_6),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_7                 (_operand_collector_io_out_1_bits_alu_src1_7),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_8                 (_operand_collector_io_out_1_bits_alu_src1_8),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_9                 (_operand_collector_io_out_1_bits_alu_src1_9),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_10                (_operand_collector_io_out_1_bits_alu_src1_10),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_11                (_operand_collector_io_out_1_bits_alu_src1_11),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_12                (_operand_collector_io_out_1_bits_alu_src1_12),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_13                (_operand_collector_io_out_1_bits_alu_src1_13),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_14                (_operand_collector_io_out_1_bits_alu_src1_14),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_15                (_operand_collector_io_out_1_bits_alu_src1_15),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_0                 (_operand_collector_io_out_1_bits_alu_src2_0),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_1                 (_operand_collector_io_out_1_bits_alu_src2_1),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_2                 (_operand_collector_io_out_1_bits_alu_src2_2),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_3                 (_operand_collector_io_out_1_bits_alu_src2_3),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_4                 (_operand_collector_io_out_1_bits_alu_src2_4),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_5                 (_operand_collector_io_out_1_bits_alu_src2_5),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_6                 (_operand_collector_io_out_1_bits_alu_src2_6),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_7                 (_operand_collector_io_out_1_bits_alu_src2_7),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_8                 (_operand_collector_io_out_1_bits_alu_src2_8),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_9                 (_operand_collector_io_out_1_bits_alu_src2_9),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_10                (_operand_collector_io_out_1_bits_alu_src2_10),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_11                (_operand_collector_io_out_1_bits_alu_src2_11),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_12                (_operand_collector_io_out_1_bits_alu_src2_12),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_13                (_operand_collector_io_out_1_bits_alu_src2_13),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_14                (_operand_collector_io_out_1_bits_alu_src2_14),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_15                (_operand_collector_io_out_1_bits_alu_src2_15),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_0                 (_operand_collector_io_out_1_bits_alu_src3_0),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_1                 (_operand_collector_io_out_1_bits_alu_src3_1),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_2                 (_operand_collector_io_out_1_bits_alu_src3_2),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_3                 (_operand_collector_io_out_1_bits_alu_src3_3),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_4                 (_operand_collector_io_out_1_bits_alu_src3_4),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_5                 (_operand_collector_io_out_1_bits_alu_src3_5),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_6                 (_operand_collector_io_out_1_bits_alu_src3_6),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_7                 (_operand_collector_io_out_1_bits_alu_src3_7),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_8                 (_operand_collector_io_out_1_bits_alu_src3_8),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_9                 (_operand_collector_io_out_1_bits_alu_src3_9),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_10                (_operand_collector_io_out_1_bits_alu_src3_10),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_11                (_operand_collector_io_out_1_bits_alu_src3_11),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_12                (_operand_collector_io_out_1_bits_alu_src3_12),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_13                (_operand_collector_io_out_1_bits_alu_src3_13),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_14                (_operand_collector_io_out_1_bits_alu_src3_14),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_15                (_operand_collector_io_out_1_bits_alu_src3_15),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_mask_0                (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_1                (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_2                (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_3                (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_4                (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_5                (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_6                (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_7                (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_8                (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_9                (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_10               (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_11               (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_12               (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_13               (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_14               (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_mask_15               (1'h1),	// ventus/src/pipeline/pipe.scala:32:7, :33:14, :54:23, :58:31, :62:17, :63:18, :70:16, :101:23
    .io_enq_bits_ctrl_inst             (_operand_collector_io_out_1_bits_control_inst),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_wid              (_operand_collector_io_out_1_bits_control_wid),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_fp               (_operand_collector_io_out_1_bits_control_fp),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_branch           (_operand_collector_io_out_1_bits_control_branch),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_simt_stack
      (_operand_collector_io_out_1_bits_control_simt_stack),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_simt_stack_op
      (_operand_collector_io_out_1_bits_control_simt_stack_op),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_barrier          (_operand_collector_io_out_1_bits_control_barrier),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_csr              (_operand_collector_io_out_1_bits_control_csr),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_reverse          (_operand_collector_io_out_1_bits_control_reverse),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_sel_alu2
      (_operand_collector_io_out_1_bits_control_sel_alu2),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_sel_alu1
      (_operand_collector_io_out_1_bits_control_sel_alu1),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_isvec            (_operand_collector_io_out_1_bits_control_isvec),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_sel_alu3
      (_operand_collector_io_out_1_bits_control_sel_alu3),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mask             (_operand_collector_io_out_1_bits_control_mask),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_sel_imm          (_operand_collector_io_out_1_bits_control_sel_imm),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mem_whb          (_operand_collector_io_out_1_bits_control_mem_whb),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mem_unsigned
      (_operand_collector_io_out_1_bits_control_mem_unsigned),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_alu_fn           (_operand_collector_io_out_1_bits_control_alu_fn),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_force_rm_rtz
      (_operand_collector_io_out_1_bits_control_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_is_vls12
      (_operand_collector_io_out_1_bits_control_is_vls12),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mem              (_operand_collector_io_out_1_bits_control_mem),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mul              (_operand_collector_io_out_1_bits_control_mul),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_tc               (_operand_collector_io_out_1_bits_control_tc),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_disable_mask
      (_operand_collector_io_out_1_bits_control_disable_mask),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_custom_signal_0
      (_operand_collector_io_out_1_bits_control_custom_signal_0),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mem_cmd          (_operand_collector_io_out_1_bits_control_mem_cmd),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mop              (_operand_collector_io_out_1_bits_control_mop),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_reg_idx1
      (_operand_collector_io_out_1_bits_control_reg_idx1),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_reg_idx2
      (_operand_collector_io_out_1_bits_control_reg_idx2),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_reg_idx3
      (_operand_collector_io_out_1_bits_control_reg_idx3),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_reg_idxw
      (_operand_collector_io_out_1_bits_control_reg_idxw),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_wvd              (_operand_collector_io_out_1_bits_control_wvd),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_fence            (_operand_collector_io_out_1_bits_control_fence),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_sfu              (_operand_collector_io_out_1_bits_control_sfu),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_readmask
      (_operand_collector_io_out_1_bits_control_readmask),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_writemask
      (_operand_collector_io_out_1_bits_control_writemask),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_wxd              (_operand_collector_io_out_1_bits_control_wxd),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_pc               (_operand_collector_io_out_1_bits_control_pc),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_imm_ext          (_operand_collector_io_out_1_bits_control_imm_ext),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_spike_info_sm_id
      (_operand_collector_io_out_1_bits_control_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_spike_info_pc
      (_operand_collector_io_out_1_bits_control_spike_info_pc),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_spike_info_inst
      (_operand_collector_io_out_1_bits_control_spike_info_inst),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_atomic           (_operand_collector_io_out_1_bits_control_atomic),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_aq               (_operand_collector_io_out_1_bits_control_aq),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_rl               (_operand_collector_io_out_1_bits_control_rl),	// ventus/src/pipeline/pipe.scala:58:31
    .io_deq_ready                      (_issueX_io_in_ready),	// ventus/src/pipeline/pipe.scala:60:22
    .io_deq_valid                      (_exe_dataX_io_deq_valid),
    .io_deq_bits_in1_0                 (_exe_dataX_io_deq_bits_in1_0),
    .io_deq_bits_in1_1                 (_exe_dataX_io_deq_bits_in1_1),
    .io_deq_bits_in1_2                 (_exe_dataX_io_deq_bits_in1_2),
    .io_deq_bits_in1_3                 (_exe_dataX_io_deq_bits_in1_3),
    .io_deq_bits_in1_4                 (_exe_dataX_io_deq_bits_in1_4),
    .io_deq_bits_in1_5                 (_exe_dataX_io_deq_bits_in1_5),
    .io_deq_bits_in1_6                 (_exe_dataX_io_deq_bits_in1_6),
    .io_deq_bits_in1_7                 (_exe_dataX_io_deq_bits_in1_7),
    .io_deq_bits_in1_8                 (_exe_dataX_io_deq_bits_in1_8),
    .io_deq_bits_in1_9                 (_exe_dataX_io_deq_bits_in1_9),
    .io_deq_bits_in1_10                (_exe_dataX_io_deq_bits_in1_10),
    .io_deq_bits_in1_11                (_exe_dataX_io_deq_bits_in1_11),
    .io_deq_bits_in1_12                (_exe_dataX_io_deq_bits_in1_12),
    .io_deq_bits_in1_13                (_exe_dataX_io_deq_bits_in1_13),
    .io_deq_bits_in1_14                (_exe_dataX_io_deq_bits_in1_14),
    .io_deq_bits_in1_15                (_exe_dataX_io_deq_bits_in1_15),
    .io_deq_bits_in2_0                 (_exe_dataX_io_deq_bits_in2_0),
    .io_deq_bits_in2_1                 (_exe_dataX_io_deq_bits_in2_1),
    .io_deq_bits_in2_2                 (_exe_dataX_io_deq_bits_in2_2),
    .io_deq_bits_in2_3                 (_exe_dataX_io_deq_bits_in2_3),
    .io_deq_bits_in2_4                 (_exe_dataX_io_deq_bits_in2_4),
    .io_deq_bits_in2_5                 (_exe_dataX_io_deq_bits_in2_5),
    .io_deq_bits_in2_6                 (_exe_dataX_io_deq_bits_in2_6),
    .io_deq_bits_in2_7                 (_exe_dataX_io_deq_bits_in2_7),
    .io_deq_bits_in2_8                 (_exe_dataX_io_deq_bits_in2_8),
    .io_deq_bits_in2_9                 (_exe_dataX_io_deq_bits_in2_9),
    .io_deq_bits_in2_10                (_exe_dataX_io_deq_bits_in2_10),
    .io_deq_bits_in2_11                (_exe_dataX_io_deq_bits_in2_11),
    .io_deq_bits_in2_12                (_exe_dataX_io_deq_bits_in2_12),
    .io_deq_bits_in2_13                (_exe_dataX_io_deq_bits_in2_13),
    .io_deq_bits_in2_14                (_exe_dataX_io_deq_bits_in2_14),
    .io_deq_bits_in2_15                (_exe_dataX_io_deq_bits_in2_15),
    .io_deq_bits_in3_0                 (_exe_dataX_io_deq_bits_in3_0),
    .io_deq_bits_in3_1                 (_exe_dataX_io_deq_bits_in3_1),
    .io_deq_bits_in3_2                 (_exe_dataX_io_deq_bits_in3_2),
    .io_deq_bits_in3_3                 (_exe_dataX_io_deq_bits_in3_3),
    .io_deq_bits_in3_4                 (_exe_dataX_io_deq_bits_in3_4),
    .io_deq_bits_in3_5                 (_exe_dataX_io_deq_bits_in3_5),
    .io_deq_bits_in3_6                 (_exe_dataX_io_deq_bits_in3_6),
    .io_deq_bits_in3_7                 (_exe_dataX_io_deq_bits_in3_7),
    .io_deq_bits_in3_8                 (_exe_dataX_io_deq_bits_in3_8),
    .io_deq_bits_in3_9                 (_exe_dataX_io_deq_bits_in3_9),
    .io_deq_bits_in3_10                (_exe_dataX_io_deq_bits_in3_10),
    .io_deq_bits_in3_11                (_exe_dataX_io_deq_bits_in3_11),
    .io_deq_bits_in3_12                (_exe_dataX_io_deq_bits_in3_12),
    .io_deq_bits_in3_13                (_exe_dataX_io_deq_bits_in3_13),
    .io_deq_bits_in3_14                (_exe_dataX_io_deq_bits_in3_14),
    .io_deq_bits_in3_15                (_exe_dataX_io_deq_bits_in3_15),
    .io_deq_bits_mask_0                (_exe_dataX_io_deq_bits_mask_0),
    .io_deq_bits_mask_1                (_exe_dataX_io_deq_bits_mask_1),
    .io_deq_bits_mask_2                (_exe_dataX_io_deq_bits_mask_2),
    .io_deq_bits_mask_3                (_exe_dataX_io_deq_bits_mask_3),
    .io_deq_bits_mask_4                (_exe_dataX_io_deq_bits_mask_4),
    .io_deq_bits_mask_5                (_exe_dataX_io_deq_bits_mask_5),
    .io_deq_bits_mask_6                (_exe_dataX_io_deq_bits_mask_6),
    .io_deq_bits_mask_7                (_exe_dataX_io_deq_bits_mask_7),
    .io_deq_bits_mask_8                (_exe_dataX_io_deq_bits_mask_8),
    .io_deq_bits_mask_9                (_exe_dataX_io_deq_bits_mask_9),
    .io_deq_bits_mask_10               (_exe_dataX_io_deq_bits_mask_10),
    .io_deq_bits_mask_11               (_exe_dataX_io_deq_bits_mask_11),
    .io_deq_bits_mask_12               (_exe_dataX_io_deq_bits_mask_12),
    .io_deq_bits_mask_13               (_exe_dataX_io_deq_bits_mask_13),
    .io_deq_bits_mask_14               (_exe_dataX_io_deq_bits_mask_14),
    .io_deq_bits_mask_15               (_exe_dataX_io_deq_bits_mask_15),
    .io_deq_bits_ctrl_inst             (_exe_dataX_io_deq_bits_ctrl_inst),
    .io_deq_bits_ctrl_wid              (_exe_dataX_io_deq_bits_ctrl_wid),
    .io_deq_bits_ctrl_fp               (_exe_dataX_io_deq_bits_ctrl_fp),
    .io_deq_bits_ctrl_branch           (_exe_dataX_io_deq_bits_ctrl_branch),
    .io_deq_bits_ctrl_simt_stack       (_exe_dataX_io_deq_bits_ctrl_simt_stack),
    .io_deq_bits_ctrl_simt_stack_op    (_exe_dataX_io_deq_bits_ctrl_simt_stack_op),
    .io_deq_bits_ctrl_barrier          (_exe_dataX_io_deq_bits_ctrl_barrier),
    .io_deq_bits_ctrl_csr              (_exe_dataX_io_deq_bits_ctrl_csr),
    .io_deq_bits_ctrl_reverse          (_exe_dataX_io_deq_bits_ctrl_reverse),
    .io_deq_bits_ctrl_sel_alu2         (_exe_dataX_io_deq_bits_ctrl_sel_alu2),
    .io_deq_bits_ctrl_sel_alu1         (_exe_dataX_io_deq_bits_ctrl_sel_alu1),
    .io_deq_bits_ctrl_isvec            (_exe_dataX_io_deq_bits_ctrl_isvec),
    .io_deq_bits_ctrl_sel_alu3         (_exe_dataX_io_deq_bits_ctrl_sel_alu3),
    .io_deq_bits_ctrl_mask             (_exe_dataX_io_deq_bits_ctrl_mask),
    .io_deq_bits_ctrl_sel_imm          (_exe_dataX_io_deq_bits_ctrl_sel_imm),
    .io_deq_bits_ctrl_mem_whb          (_exe_dataX_io_deq_bits_ctrl_mem_whb),
    .io_deq_bits_ctrl_mem_unsigned     (_exe_dataX_io_deq_bits_ctrl_mem_unsigned),
    .io_deq_bits_ctrl_alu_fn           (_exe_dataX_io_deq_bits_ctrl_alu_fn),
    .io_deq_bits_ctrl_force_rm_rtz     (_exe_dataX_io_deq_bits_ctrl_force_rm_rtz),
    .io_deq_bits_ctrl_is_vls12         (_exe_dataX_io_deq_bits_ctrl_is_vls12),
    .io_deq_bits_ctrl_mem              (_exe_dataX_io_deq_bits_ctrl_mem),
    .io_deq_bits_ctrl_mul              (_exe_dataX_io_deq_bits_ctrl_mul),
    .io_deq_bits_ctrl_tc               (_exe_dataX_io_deq_bits_ctrl_tc),
    .io_deq_bits_ctrl_disable_mask     (_exe_dataX_io_deq_bits_ctrl_disable_mask),
    .io_deq_bits_ctrl_custom_signal_0  (_exe_dataX_io_deq_bits_ctrl_custom_signal_0),
    .io_deq_bits_ctrl_mem_cmd          (_exe_dataX_io_deq_bits_ctrl_mem_cmd),
    .io_deq_bits_ctrl_mop              (_exe_dataX_io_deq_bits_ctrl_mop),
    .io_deq_bits_ctrl_reg_idx1         (_exe_dataX_io_deq_bits_ctrl_reg_idx1),
    .io_deq_bits_ctrl_reg_idx2         (_exe_dataX_io_deq_bits_ctrl_reg_idx2),
    .io_deq_bits_ctrl_reg_idx3         (_exe_dataX_io_deq_bits_ctrl_reg_idx3),
    .io_deq_bits_ctrl_reg_idxw         (_exe_dataX_io_deq_bits_ctrl_reg_idxw),
    .io_deq_bits_ctrl_wvd              (_exe_dataX_io_deq_bits_ctrl_wvd),
    .io_deq_bits_ctrl_fence            (_exe_dataX_io_deq_bits_ctrl_fence),
    .io_deq_bits_ctrl_sfu              (_exe_dataX_io_deq_bits_ctrl_sfu),
    .io_deq_bits_ctrl_readmask         (_exe_dataX_io_deq_bits_ctrl_readmask),
    .io_deq_bits_ctrl_writemask        (_exe_dataX_io_deq_bits_ctrl_writemask),
    .io_deq_bits_ctrl_wxd              (_exe_dataX_io_deq_bits_ctrl_wxd),
    .io_deq_bits_ctrl_pc               (_exe_dataX_io_deq_bits_ctrl_pc),
    .io_deq_bits_ctrl_imm_ext          (_exe_dataX_io_deq_bits_ctrl_imm_ext),
    .io_deq_bits_ctrl_spike_info_sm_id (_exe_dataX_io_deq_bits_ctrl_spike_info_sm_id),
    .io_deq_bits_ctrl_spike_info_pc    (_exe_dataX_io_deq_bits_ctrl_spike_info_pc),
    .io_deq_bits_ctrl_spike_info_inst  (_exe_dataX_io_deq_bits_ctrl_spike_info_inst),
    .io_deq_bits_ctrl_atomic           (_exe_dataX_io_deq_bits_ctrl_atomic),
    .io_deq_bits_ctrl_aq               (_exe_dataX_io_deq_bits_ctrl_aq),
    .io_deq_bits_ctrl_rl               (_exe_dataX_io_deq_bits_ctrl_rl)
  );
  pipe_Anon exe_dataV (	// ventus/src/pipeline/pipe.scala:108:25
    .io_enq_ready                      (_exe_dataV_io_enq_ready),
    .io_enq_valid                      (_operand_collector_io_out_0_valid),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_0                 (_operand_collector_io_out_0_bits_alu_src1_0),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_1                 (_operand_collector_io_out_0_bits_alu_src1_1),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_2                 (_operand_collector_io_out_0_bits_alu_src1_2),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_3                 (_operand_collector_io_out_0_bits_alu_src1_3),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_4                 (_operand_collector_io_out_0_bits_alu_src1_4),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_5                 (_operand_collector_io_out_0_bits_alu_src1_5),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_6                 (_operand_collector_io_out_0_bits_alu_src1_6),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_7                 (_operand_collector_io_out_0_bits_alu_src1_7),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_8                 (_operand_collector_io_out_0_bits_alu_src1_8),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_9                 (_operand_collector_io_out_0_bits_alu_src1_9),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_10                (_operand_collector_io_out_0_bits_alu_src1_10),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_11                (_operand_collector_io_out_0_bits_alu_src1_11),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_12                (_operand_collector_io_out_0_bits_alu_src1_12),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_13                (_operand_collector_io_out_0_bits_alu_src1_13),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_14                (_operand_collector_io_out_0_bits_alu_src1_14),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in1_15                (_operand_collector_io_out_0_bits_alu_src1_15),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_0                 (_operand_collector_io_out_0_bits_alu_src2_0),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_1                 (_operand_collector_io_out_0_bits_alu_src2_1),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_2                 (_operand_collector_io_out_0_bits_alu_src2_2),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_3                 (_operand_collector_io_out_0_bits_alu_src2_3),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_4                 (_operand_collector_io_out_0_bits_alu_src2_4),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_5                 (_operand_collector_io_out_0_bits_alu_src2_5),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_6                 (_operand_collector_io_out_0_bits_alu_src2_6),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_7                 (_operand_collector_io_out_0_bits_alu_src2_7),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_8                 (_operand_collector_io_out_0_bits_alu_src2_8),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_9                 (_operand_collector_io_out_0_bits_alu_src2_9),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_10                (_operand_collector_io_out_0_bits_alu_src2_10),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_11                (_operand_collector_io_out_0_bits_alu_src2_11),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_12                (_operand_collector_io_out_0_bits_alu_src2_12),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_13                (_operand_collector_io_out_0_bits_alu_src2_13),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_14                (_operand_collector_io_out_0_bits_alu_src2_14),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in2_15                (_operand_collector_io_out_0_bits_alu_src2_15),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_0                 (_operand_collector_io_out_0_bits_alu_src3_0),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_1                 (_operand_collector_io_out_0_bits_alu_src3_1),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_2                 (_operand_collector_io_out_0_bits_alu_src3_2),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_3                 (_operand_collector_io_out_0_bits_alu_src3_3),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_4                 (_operand_collector_io_out_0_bits_alu_src3_4),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_5                 (_operand_collector_io_out_0_bits_alu_src3_5),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_6                 (_operand_collector_io_out_0_bits_alu_src3_6),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_7                 (_operand_collector_io_out_0_bits_alu_src3_7),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_8                 (_operand_collector_io_out_0_bits_alu_src3_8),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_9                 (_operand_collector_io_out_0_bits_alu_src3_9),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_10                (_operand_collector_io_out_0_bits_alu_src3_10),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_11                (_operand_collector_io_out_0_bits_alu_src3_11),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_12                (_operand_collector_io_out_0_bits_alu_src3_12),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_13                (_operand_collector_io_out_0_bits_alu_src3_13),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_14                (_operand_collector_io_out_0_bits_alu_src3_14),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_in3_15                (_operand_collector_io_out_0_bits_alu_src3_15),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_mask_0
      (_operand_collector_io_out_0_bits_mask_0 & _simt_stack_io_out_mask[0]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_1
      (_operand_collector_io_out_0_bits_mask_1 & _simt_stack_io_out_mask[1]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_2
      (_operand_collector_io_out_0_bits_mask_2 & _simt_stack_io_out_mask[2]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_3
      (_operand_collector_io_out_0_bits_mask_3 & _simt_stack_io_out_mask[3]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_4
      (_operand_collector_io_out_0_bits_mask_4 & _simt_stack_io_out_mask[4]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_5
      (_operand_collector_io_out_0_bits_mask_5 & _simt_stack_io_out_mask[5]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_6
      (_operand_collector_io_out_0_bits_mask_6 & _simt_stack_io_out_mask[6]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_7
      (_operand_collector_io_out_0_bits_mask_7 & _simt_stack_io_out_mask[7]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_8
      (_operand_collector_io_out_0_bits_mask_8 & _simt_stack_io_out_mask[8]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_9
      (_operand_collector_io_out_0_bits_mask_9 & _simt_stack_io_out_mask[9]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_10
      (_operand_collector_io_out_0_bits_mask_10 & _simt_stack_io_out_mask[10]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_11
      (_operand_collector_io_out_0_bits_mask_11 & _simt_stack_io_out_mask[11]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_12
      (_operand_collector_io_out_0_bits_mask_12 & _simt_stack_io_out_mask[12]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_13
      (_operand_collector_io_out_0_bits_mask_13 & _simt_stack_io_out_mask[13]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_14
      (_operand_collector_io_out_0_bits_mask_14 & _simt_stack_io_out_mask[14]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_mask_15
      (_operand_collector_io_out_0_bits_mask_15 & _simt_stack_io_out_mask[15]),	// ventus/src/pipeline/pipe.scala:58:31, :115:24, :352:{110,134}
    .io_enq_bits_ctrl_inst             (_operand_collector_io_out_0_bits_control_inst),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_wid              (_operand_collector_io_out_0_bits_control_wid),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_fp               (_operand_collector_io_out_0_bits_control_fp),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_branch           (_operand_collector_io_out_0_bits_control_branch),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_simt_stack
      (_operand_collector_io_out_0_bits_control_simt_stack),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_simt_stack_op
      (_operand_collector_io_out_0_bits_control_simt_stack_op),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_barrier          (_operand_collector_io_out_0_bits_control_barrier),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_csr              (_operand_collector_io_out_0_bits_control_csr),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_reverse          (_operand_collector_io_out_0_bits_control_reverse),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_sel_alu2
      (_operand_collector_io_out_0_bits_control_sel_alu2),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_sel_alu1
      (_operand_collector_io_out_0_bits_control_sel_alu1),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_isvec            (_operand_collector_io_out_0_bits_control_isvec),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_sel_alu3
      (_operand_collector_io_out_0_bits_control_sel_alu3),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mask             (_operand_collector_io_out_0_bits_control_mask),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_sel_imm          (_operand_collector_io_out_0_bits_control_sel_imm),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mem_whb          (_operand_collector_io_out_0_bits_control_mem_whb),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mem_unsigned
      (_operand_collector_io_out_0_bits_control_mem_unsigned),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_alu_fn           (_operand_collector_io_out_0_bits_control_alu_fn),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_force_rm_rtz
      (_operand_collector_io_out_0_bits_control_force_rm_rtz),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_is_vls12
      (_operand_collector_io_out_0_bits_control_is_vls12),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mem              (_operand_collector_io_out_0_bits_control_mem),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mul              (_operand_collector_io_out_0_bits_control_mul),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_tc               (_operand_collector_io_out_0_bits_control_tc),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_disable_mask
      (_operand_collector_io_out_0_bits_control_disable_mask),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_custom_signal_0
      (_operand_collector_io_out_0_bits_control_custom_signal_0),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mem_cmd          (_operand_collector_io_out_0_bits_control_mem_cmd),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_mop              (_operand_collector_io_out_0_bits_control_mop),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_reg_idx1
      (_operand_collector_io_out_0_bits_control_reg_idx1),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_reg_idx2
      (_operand_collector_io_out_0_bits_control_reg_idx2),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_reg_idx3
      (_operand_collector_io_out_0_bits_control_reg_idx3),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_reg_idxw
      (_operand_collector_io_out_0_bits_control_reg_idxw),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_wvd              (_operand_collector_io_out_0_bits_control_wvd),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_fence            (_operand_collector_io_out_0_bits_control_fence),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_sfu              (_operand_collector_io_out_0_bits_control_sfu),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_readmask
      (_operand_collector_io_out_0_bits_control_readmask),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_writemask
      (_operand_collector_io_out_0_bits_control_writemask),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_wxd              (_operand_collector_io_out_0_bits_control_wxd),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_pc               (_operand_collector_io_out_0_bits_control_pc),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_imm_ext          (_operand_collector_io_out_0_bits_control_imm_ext),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_spike_info_sm_id
      (_operand_collector_io_out_0_bits_control_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_spike_info_pc
      (_operand_collector_io_out_0_bits_control_spike_info_pc),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_spike_info_inst
      (_operand_collector_io_out_0_bits_control_spike_info_inst),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_atomic           (_operand_collector_io_out_0_bits_control_atomic),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_aq               (_operand_collector_io_out_0_bits_control_aq),	// ventus/src/pipeline/pipe.scala:58:31
    .io_enq_bits_ctrl_rl               (_operand_collector_io_out_0_bits_control_rl),	// ventus/src/pipeline/pipe.scala:58:31
    .io_deq_ready                      (_issueV_io_in_ready),	// ventus/src/pipeline/pipe.scala:61:22
    .io_deq_valid                      (_exe_dataV_io_deq_valid),
    .io_deq_bits_in1_0                 (_exe_dataV_io_deq_bits_in1_0),
    .io_deq_bits_in1_1                 (_exe_dataV_io_deq_bits_in1_1),
    .io_deq_bits_in1_2                 (_exe_dataV_io_deq_bits_in1_2),
    .io_deq_bits_in1_3                 (_exe_dataV_io_deq_bits_in1_3),
    .io_deq_bits_in1_4                 (_exe_dataV_io_deq_bits_in1_4),
    .io_deq_bits_in1_5                 (_exe_dataV_io_deq_bits_in1_5),
    .io_deq_bits_in1_6                 (_exe_dataV_io_deq_bits_in1_6),
    .io_deq_bits_in1_7                 (_exe_dataV_io_deq_bits_in1_7),
    .io_deq_bits_in1_8                 (_exe_dataV_io_deq_bits_in1_8),
    .io_deq_bits_in1_9                 (_exe_dataV_io_deq_bits_in1_9),
    .io_deq_bits_in1_10                (_exe_dataV_io_deq_bits_in1_10),
    .io_deq_bits_in1_11                (_exe_dataV_io_deq_bits_in1_11),
    .io_deq_bits_in1_12                (_exe_dataV_io_deq_bits_in1_12),
    .io_deq_bits_in1_13                (_exe_dataV_io_deq_bits_in1_13),
    .io_deq_bits_in1_14                (_exe_dataV_io_deq_bits_in1_14),
    .io_deq_bits_in1_15                (_exe_dataV_io_deq_bits_in1_15),
    .io_deq_bits_in2_0                 (_exe_dataV_io_deq_bits_in2_0),
    .io_deq_bits_in2_1                 (_exe_dataV_io_deq_bits_in2_1),
    .io_deq_bits_in2_2                 (_exe_dataV_io_deq_bits_in2_2),
    .io_deq_bits_in2_3                 (_exe_dataV_io_deq_bits_in2_3),
    .io_deq_bits_in2_4                 (_exe_dataV_io_deq_bits_in2_4),
    .io_deq_bits_in2_5                 (_exe_dataV_io_deq_bits_in2_5),
    .io_deq_bits_in2_6                 (_exe_dataV_io_deq_bits_in2_6),
    .io_deq_bits_in2_7                 (_exe_dataV_io_deq_bits_in2_7),
    .io_deq_bits_in2_8                 (_exe_dataV_io_deq_bits_in2_8),
    .io_deq_bits_in2_9                 (_exe_dataV_io_deq_bits_in2_9),
    .io_deq_bits_in2_10                (_exe_dataV_io_deq_bits_in2_10),
    .io_deq_bits_in2_11                (_exe_dataV_io_deq_bits_in2_11),
    .io_deq_bits_in2_12                (_exe_dataV_io_deq_bits_in2_12),
    .io_deq_bits_in2_13                (_exe_dataV_io_deq_bits_in2_13),
    .io_deq_bits_in2_14                (_exe_dataV_io_deq_bits_in2_14),
    .io_deq_bits_in2_15                (_exe_dataV_io_deq_bits_in2_15),
    .io_deq_bits_in3_0                 (_exe_dataV_io_deq_bits_in3_0),
    .io_deq_bits_in3_1                 (_exe_dataV_io_deq_bits_in3_1),
    .io_deq_bits_in3_2                 (_exe_dataV_io_deq_bits_in3_2),
    .io_deq_bits_in3_3                 (_exe_dataV_io_deq_bits_in3_3),
    .io_deq_bits_in3_4                 (_exe_dataV_io_deq_bits_in3_4),
    .io_deq_bits_in3_5                 (_exe_dataV_io_deq_bits_in3_5),
    .io_deq_bits_in3_6                 (_exe_dataV_io_deq_bits_in3_6),
    .io_deq_bits_in3_7                 (_exe_dataV_io_deq_bits_in3_7),
    .io_deq_bits_in3_8                 (_exe_dataV_io_deq_bits_in3_8),
    .io_deq_bits_in3_9                 (_exe_dataV_io_deq_bits_in3_9),
    .io_deq_bits_in3_10                (_exe_dataV_io_deq_bits_in3_10),
    .io_deq_bits_in3_11                (_exe_dataV_io_deq_bits_in3_11),
    .io_deq_bits_in3_12                (_exe_dataV_io_deq_bits_in3_12),
    .io_deq_bits_in3_13                (_exe_dataV_io_deq_bits_in3_13),
    .io_deq_bits_in3_14                (_exe_dataV_io_deq_bits_in3_14),
    .io_deq_bits_in3_15                (_exe_dataV_io_deq_bits_in3_15),
    .io_deq_bits_mask_0                (_exe_dataV_io_deq_bits_mask_0),
    .io_deq_bits_mask_1                (_exe_dataV_io_deq_bits_mask_1),
    .io_deq_bits_mask_2                (_exe_dataV_io_deq_bits_mask_2),
    .io_deq_bits_mask_3                (_exe_dataV_io_deq_bits_mask_3),
    .io_deq_bits_mask_4                (_exe_dataV_io_deq_bits_mask_4),
    .io_deq_bits_mask_5                (_exe_dataV_io_deq_bits_mask_5),
    .io_deq_bits_mask_6                (_exe_dataV_io_deq_bits_mask_6),
    .io_deq_bits_mask_7                (_exe_dataV_io_deq_bits_mask_7),
    .io_deq_bits_mask_8                (_exe_dataV_io_deq_bits_mask_8),
    .io_deq_bits_mask_9                (_exe_dataV_io_deq_bits_mask_9),
    .io_deq_bits_mask_10               (_exe_dataV_io_deq_bits_mask_10),
    .io_deq_bits_mask_11               (_exe_dataV_io_deq_bits_mask_11),
    .io_deq_bits_mask_12               (_exe_dataV_io_deq_bits_mask_12),
    .io_deq_bits_mask_13               (_exe_dataV_io_deq_bits_mask_13),
    .io_deq_bits_mask_14               (_exe_dataV_io_deq_bits_mask_14),
    .io_deq_bits_mask_15               (_exe_dataV_io_deq_bits_mask_15),
    .io_deq_bits_ctrl_inst             (_exe_dataV_io_deq_bits_ctrl_inst),
    .io_deq_bits_ctrl_wid              (_exe_dataV_io_deq_bits_ctrl_wid),
    .io_deq_bits_ctrl_fp               (_exe_dataV_io_deq_bits_ctrl_fp),
    .io_deq_bits_ctrl_branch           (_exe_dataV_io_deq_bits_ctrl_branch),
    .io_deq_bits_ctrl_simt_stack       (_exe_dataV_io_deq_bits_ctrl_simt_stack),
    .io_deq_bits_ctrl_simt_stack_op    (_exe_dataV_io_deq_bits_ctrl_simt_stack_op),
    .io_deq_bits_ctrl_barrier          (_exe_dataV_io_deq_bits_ctrl_barrier),
    .io_deq_bits_ctrl_csr              (_exe_dataV_io_deq_bits_ctrl_csr),
    .io_deq_bits_ctrl_reverse          (_exe_dataV_io_deq_bits_ctrl_reverse),
    .io_deq_bits_ctrl_sel_alu2         (_exe_dataV_io_deq_bits_ctrl_sel_alu2),
    .io_deq_bits_ctrl_sel_alu1         (_exe_dataV_io_deq_bits_ctrl_sel_alu1),
    .io_deq_bits_ctrl_isvec            (_exe_dataV_io_deq_bits_ctrl_isvec),
    .io_deq_bits_ctrl_sel_alu3         (_exe_dataV_io_deq_bits_ctrl_sel_alu3),
    .io_deq_bits_ctrl_mask             (_exe_dataV_io_deq_bits_ctrl_mask),
    .io_deq_bits_ctrl_sel_imm          (_exe_dataV_io_deq_bits_ctrl_sel_imm),
    .io_deq_bits_ctrl_mem_whb          (_exe_dataV_io_deq_bits_ctrl_mem_whb),
    .io_deq_bits_ctrl_mem_unsigned     (_exe_dataV_io_deq_bits_ctrl_mem_unsigned),
    .io_deq_bits_ctrl_alu_fn           (_exe_dataV_io_deq_bits_ctrl_alu_fn),
    .io_deq_bits_ctrl_force_rm_rtz     (_exe_dataV_io_deq_bits_ctrl_force_rm_rtz),
    .io_deq_bits_ctrl_is_vls12         (_exe_dataV_io_deq_bits_ctrl_is_vls12),
    .io_deq_bits_ctrl_mem              (_exe_dataV_io_deq_bits_ctrl_mem),
    .io_deq_bits_ctrl_mul              (_exe_dataV_io_deq_bits_ctrl_mul),
    .io_deq_bits_ctrl_tc               (_exe_dataV_io_deq_bits_ctrl_tc),
    .io_deq_bits_ctrl_disable_mask     (_exe_dataV_io_deq_bits_ctrl_disable_mask),
    .io_deq_bits_ctrl_custom_signal_0  (_exe_dataV_io_deq_bits_ctrl_custom_signal_0),
    .io_deq_bits_ctrl_mem_cmd          (_exe_dataV_io_deq_bits_ctrl_mem_cmd),
    .io_deq_bits_ctrl_mop              (_exe_dataV_io_deq_bits_ctrl_mop),
    .io_deq_bits_ctrl_reg_idx1         (_exe_dataV_io_deq_bits_ctrl_reg_idx1),
    .io_deq_bits_ctrl_reg_idx2         (_exe_dataV_io_deq_bits_ctrl_reg_idx2),
    .io_deq_bits_ctrl_reg_idx3         (_exe_dataV_io_deq_bits_ctrl_reg_idx3),
    .io_deq_bits_ctrl_reg_idxw         (_exe_dataV_io_deq_bits_ctrl_reg_idxw),
    .io_deq_bits_ctrl_wvd              (_exe_dataV_io_deq_bits_ctrl_wvd),
    .io_deq_bits_ctrl_fence            (_exe_dataV_io_deq_bits_ctrl_fence),
    .io_deq_bits_ctrl_sfu              (_exe_dataV_io_deq_bits_ctrl_sfu),
    .io_deq_bits_ctrl_readmask         (_exe_dataV_io_deq_bits_ctrl_readmask),
    .io_deq_bits_ctrl_writemask        (_exe_dataV_io_deq_bits_ctrl_writemask),
    .io_deq_bits_ctrl_wxd              (_exe_dataV_io_deq_bits_ctrl_wxd),
    .io_deq_bits_ctrl_pc               (_exe_dataV_io_deq_bits_ctrl_pc),
    .io_deq_bits_ctrl_imm_ext          (_exe_dataV_io_deq_bits_ctrl_imm_ext),
    .io_deq_bits_ctrl_spike_info_sm_id (_exe_dataV_io_deq_bits_ctrl_spike_info_sm_id),
    .io_deq_bits_ctrl_spike_info_pc    (_exe_dataV_io_deq_bits_ctrl_spike_info_pc),
    .io_deq_bits_ctrl_spike_info_inst  (_exe_dataV_io_deq_bits_ctrl_spike_info_inst),
    .io_deq_bits_ctrl_atomic           (_exe_dataV_io_deq_bits_ctrl_atomic),
    .io_deq_bits_ctrl_aq               (_exe_dataV_io_deq_bits_ctrl_aq),
    .io_deq_bits_ctrl_rl               (_exe_dataV_io_deq_bits_ctrl_rl)
  );
  branch_join simt_stack (	// ventus/src/pipeline/pipe.scala:115:24
    .clock                               (clock),
    .reset                               (reset),
    .io_branch_ctl_ready                 (_simt_stack_io_branch_ctl_ready),
    .io_branch_ctl_valid                 (_issueV_io_out_SIMT_valid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_branch_ctl_bits_opcode           (_issueV_io_out_SIMT_bits_opcode),	// ventus/src/pipeline/pipe.scala:61:22
    .io_branch_ctl_bits_wid              (_issueV_io_out_SIMT_bits_wid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_branch_ctl_bits_PC_branch        (_issueV_io_out_SIMT_bits_PC_branch),	// ventus/src/pipeline/pipe.scala:61:22
    .io_branch_ctl_bits_PC_execute       (_issueV_io_out_SIMT_bits_PC_execute),	// ventus/src/pipeline/pipe.scala:61:22
    .io_branch_ctl_bits_mask_init        (_issueV_io_out_SIMT_bits_mask_init),	// ventus/src/pipeline/pipe.scala:61:22
    .io_branch_ctl_bits_spike_info_sm_id (_issueV_io_out_SIMT_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:61:22
    .io_branch_ctl_bits_spike_info_pc    (_issueV_io_out_SIMT_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:61:22
    .io_branch_ctl_bits_spike_info_inst  (_issueV_io_out_SIMT_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:61:22
    .io_if_mask_ready                    (_simt_stack_io_if_mask_ready),
    .io_if_mask_valid                    (_valu_io_out2simt_stack_valid),	// ventus/src/pipeline/pipe.scala:63:18
    .io_if_mask_bits_if_mask             (_valu_io_out2simt_stack_bits_if_mask),	// ventus/src/pipeline/pipe.scala:63:18
    .io_if_mask_bits_wid                 (_valu_io_out2simt_stack_bits_wid),	// ventus/src/pipeline/pipe.scala:63:18
    .io_pc_reconv_valid                  (_issueV_io_out_SIMT_valid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_pc_reconv_bits                   (_csrfile_io_simt_rpc),	// ventus/src/pipeline/pipe.scala:117:21
    .io_input_wid                        (_operand_collector_io_out_0_bits_control_wid),	// ventus/src/pipeline/pipe.scala:58:31
    .io_out_mask                         (_simt_stack_io_out_mask),
    .io_complete_valid                   (_simt_stack_io_complete_valid),
    .io_complete_bits                    (_simt_stack_io_complete_bits),
    .io_fetch_ctl_ready                  (_branch_back_io_in1_ready),	// ventus/src/pipeline/pipe.scala:116:25
    .io_fetch_ctl_valid                  (_simt_stack_io_fetch_ctl_valid),
    .io_fetch_ctl_bits_wid               (_simt_stack_io_fetch_ctl_bits_wid),
    .io_fetch_ctl_bits_jump              (_simt_stack_io_fetch_ctl_bits_jump),
    .io_fetch_ctl_bits_new_pc            (_simt_stack_io_fetch_ctl_bits_new_pc),
    .io_fetch_ctl_bits_spike_info_sm_id  (_simt_stack_io_fetch_ctl_bits_spike_info_sm_id),
    .io_fetch_ctl_bits_spike_info_pc     (_simt_stack_io_fetch_ctl_bits_spike_info_pc),
    .io_fetch_ctl_bits_spike_info_inst   (_simt_stack_io_fetch_ctl_bits_spike_info_inst)
  );
  Branch_back branch_back (	// ventus/src/pipeline/pipe.scala:116:25
    .clock                        (clock),
    .reset                        (reset),
    .io_out_ready                 (_warp_sche_io_branch_ready),	// ventus/src/pipeline/pipe.scala:54:23
    .io_out_valid                 (_branch_back_io_out_valid),
    .io_out_bits_wid              (_branch_back_io_out_bits_wid),
    .io_out_bits_jump             (_branch_back_io_out_bits_jump),
    .io_out_bits_new_pc           (_branch_back_io_out_bits_new_pc),
    .io_in0_ready                 (_branch_back_io_in0_ready),
    .io_in0_valid                 (_alu_io_out2br_valid),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in0_bits_wid              (_alu_io_out2br_bits_wid),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in0_bits_jump             (_alu_io_out2br_bits_jump),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in0_bits_new_pc           (_alu_io_out2br_bits_new_pc),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in0_bits_spike_info_sm_id (_alu_io_out2br_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in0_bits_spike_info_pc    (_alu_io_out2br_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in0_bits_spike_info_inst  (_alu_io_out2br_bits_spike_info_inst),	// ventus/src/pipeline/pipe.scala:62:17
    .io_in1_ready                 (_branch_back_io_in1_ready),
    .io_in1_valid                 (_simt_stack_io_fetch_ctl_valid),	// ventus/src/pipeline/pipe.scala:115:24
    .io_in1_bits_wid              (_simt_stack_io_fetch_ctl_bits_wid),	// ventus/src/pipeline/pipe.scala:115:24
    .io_in1_bits_jump             (_simt_stack_io_fetch_ctl_bits_jump),	// ventus/src/pipeline/pipe.scala:115:24
    .io_in1_bits_new_pc           (_simt_stack_io_fetch_ctl_bits_new_pc),	// ventus/src/pipeline/pipe.scala:115:24
    .io_in1_bits_spike_info_sm_id (_simt_stack_io_fetch_ctl_bits_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:115:24
    .io_in1_bits_spike_info_pc    (_simt_stack_io_fetch_ctl_bits_spike_info_pc),	// ventus/src/pipeline/pipe.scala:115:24
    .io_in1_bits_spike_info_inst  (_simt_stack_io_fetch_ctl_bits_spike_info_inst)	// ventus/src/pipeline/pipe.scala:115:24
  );
  CSRexe csrfile (	// ventus/src/pipeline/pipe.scala:117:21
    .clock                                                  (clock),
    .reset                                                  (reset),
    .io_in_ready                                            (_csrfile_io_in_ready),
    .io_in_valid                                            (_issueX_io_out_CSR_valid),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_inst
      (_issueX_io_out_CSR_bits_ctrl_inst),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_wid
      (_issueX_io_out_CSR_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_csr
      (_issueX_io_out_CSR_bits_ctrl_csr),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_isvec
      (_issueX_io_out_CSR_bits_ctrl_isvec),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_custom_signal_0
      (_issueX_io_out_CSR_bits_ctrl_custom_signal_0),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_reg_idxw
      (_issueX_io_out_CSR_bits_ctrl_reg_idxw),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_wxd
      (_issueX_io_out_CSR_bits_ctrl_wxd),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_spike_info_sm_id
      (_issueX_io_out_CSR_bits_ctrl_spike_info_sm_id),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_spike_info_pc
      (_issueX_io_out_CSR_bits_ctrl_spike_info_pc),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_ctrl_spike_info_inst
      (_issueX_io_out_CSR_bits_ctrl_spike_info_inst),	// ventus/src/pipeline/pipe.scala:60:22
    .io_in_bits_in1                                         (_issueX_io_out_CSR_bits_in1),	// ventus/src/pipeline/pipe.scala:60:22
    .io_out_ready                                           (_wb_io_in_x_3_ready),	// ventus/src/pipeline/pipe.scala:70:16
    .io_out_valid                                           (_csrfile_io_out_valid),
    .io_out_bits_wb_wxd_rd
      (_csrfile_io_out_bits_wb_wxd_rd),
    .io_out_bits_wxd                                        (_csrfile_io_out_bits_wxd),
    .io_out_bits_reg_idxw
      (_csrfile_io_out_bits_reg_idxw),
    .io_out_bits_warp_id
      (_csrfile_io_out_bits_warp_id),
    .io_out_bits_spike_info_sm_id
      (_csrfile_io_out_bits_spike_info_sm_id),
    .io_out_bits_spike_info_pc
      (_csrfile_io_out_bits_spike_info_pc),
    .io_out_bits_spike_info_inst
      (_csrfile_io_out_bits_spike_info_inst),
    .io_rm_wid_0
      (_issueV_io_out_vFPU_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_rm_wid_1
      (_issueV_io_out_SFU_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_rm_wid_2
      (_issueV_io_out_TC_bits_ctrl_wid),	// ventus/src/pipeline/pipe.scala:61:22
    .io_rm_0                                                (_csrfile_io_rm_0),
    .io_rm_1                                                (_csrfile_io_rm_1),
    .io_rm_2                                                (_csrfile_io_rm_2),
    .io_CTA2csr_valid                                       (_warp_sche_io_CTA2csr_valid),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wg_wf_count
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wg_wf_count),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wf_size_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wf_size_dispatch),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_sgpr_base_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_sgpr_base_dispatch),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_vgpr_base_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_vgpr_base_dispatch),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_lds_base_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_lds_base_dispatch),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wf_tag_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wf_tag_dispatch),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_pds_base_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_pds_base_dispatch),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_csr_knl_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_csr_knl_dispatch),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_x_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_x_dispatch),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_y_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_y_dispatch),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_z_dispatch
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wgid_z_dispatch),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_CTAdata_dispatch2cu_wg_id
      (_warp_sche_io_CTA2csr_bits_CTAdata_dispatch2cu_wg_id),	// ventus/src/pipeline/pipe.scala:54:23
    .io_CTA2csr_bits_wid
      (_warp_sche_io_CTA2csr_bits_wid),	// ventus/src/pipeline/pipe.scala:54:23
    .io_sgpr_base_0                                         (_csrfile_io_sgpr_base_0),
    .io_sgpr_base_1                                         (_csrfile_io_sgpr_base_1),
    .io_sgpr_base_2                                         (_csrfile_io_sgpr_base_2),
    .io_sgpr_base_3                                         (_csrfile_io_sgpr_base_3),
    .io_sgpr_base_4                                         (_csrfile_io_sgpr_base_4),
    .io_sgpr_base_5                                         (_csrfile_io_sgpr_base_5),
    .io_sgpr_base_6                                         (_csrfile_io_sgpr_base_6),
    .io_sgpr_base_7                                         (_csrfile_io_sgpr_base_7),
    .io_vgpr_base_0                                         (_csrfile_io_vgpr_base_0),
    .io_vgpr_base_1                                         (_csrfile_io_vgpr_base_1),
    .io_vgpr_base_2                                         (_csrfile_io_vgpr_base_2),
    .io_vgpr_base_3                                         (_csrfile_io_vgpr_base_3),
    .io_vgpr_base_4                                         (_csrfile_io_vgpr_base_4),
    .io_vgpr_base_5                                         (_csrfile_io_vgpr_base_5),
    .io_vgpr_base_6                                         (_csrfile_io_vgpr_base_6),
    .io_vgpr_base_7                                         (_csrfile_io_vgpr_base_7),
    .io_lsu_wid                                             (_lsu_io_csr_wid),	// ventus/src/pipeline/pipe.scala:65:17
    .io_simt_wid
      (_operand_collector_io_out_0_bits_control_wid),	// ventus/src/pipeline/pipe.scala:58:31
    .io_lsu_tid                                             (_csrfile_io_lsu_tid),
    .io_lsu_pds                                             (_csrfile_io_lsu_pds),
    .io_lsu_numw                                            (_csrfile_io_lsu_numw),
    .io_simt_rpc                                            (_csrfile_io_simt_rpc)
  );
  assign io_externalFlushPipe_valid =
    _warp_sche_io_flush_valid | _warp_sche_io_flushCache_valid;	// ventus/src/pipeline/pipe.scala:32:7, :54:23, :119:55
  assign io_externalFlushPipe_bits =
    _warp_sche_io_flush_valid ? _warp_sche_io_flush_bits : _warp_sche_io_flushCache_bits;	// ventus/src/pipeline/pipe.scala:32:7, :54:23, :120:33
endmodule

