<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:07.357</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.04.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0051145</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 이를 포함한 타일형 표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE AND TILE SHAPED DISPLAY DEVICE</inventionTitleEng><openDate>2023.08.04</openDate><openNumber>10-2023-0116640</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.11</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/075</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 29/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/857</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/32</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치 및 이를 포함한 타일형 표시 장치가 제공된다. 표시 장치는 기판의 제1 면 상에 배치되는 트랜지스터 어레이층, 및 상기 트랜지스터 어레이층 상의 상기 표시 영역에 배치되는 복수의 발광 소자들을 포함한다. 상기 트랜지스터 어레이층은 상기 표시 영역의 일부로 이루어진 회로 영역에 배치되는 복수의 화소 구동부들과 둘 이상의 게이트 구동부들, 상기 표시 영역 중 상기 회로 영역의 주변에 배치되는 제1 게이트 전압 공급 배선, 및 상기 둘 이상의 게이트 구동부들 각각과 상기 제1 게이트 전압 공급 배선 사이에 연결되는 둘 이상의 제1 게이트 전압 보조 배선들을 포함한다. 그리고, 상기 둘 이상의 제1 게이트 전압 보조 배선들 각각의 일단은 상기 제1 게이트 전압 공급 배선과 인접한 상기 기판의 가장자리로부터 상기 제1 게이트 전압 공급 배선보다 더 이격된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 서브 화소들이 배열되는 표시 영역과 상기 표시 영역의 주변인 비표시 영역을 포함하는 기판;상기 기판의 제1 면 상에 배치되는 트랜지스터 어레이층; 및상기 트랜지스터 어레이층 상의 상기 표시 영역에 배치되고 상기 복수의 서브 화소에 각각 대응하는 복수의 발광 소자들을 포함하며,상기 트랜지스터 어레이층은 상기 표시 영역의 일부로 이루어진 회로 영역에 배치되고 상기 복수의 서브 화소들에 각각 대응하며 적어도 하나의 트랜지스터를 각각 포함하는 복수의 화소 구동부들;상기 회로 영역에 배치되고 상기 일 방향에서 상호 이격되며 상기 복수의 화소 구동부들에 연결된 게이트 배선들에 각각의 신호를 공급하는 둘 이상의 게이트 구동부들; 상기 표시 영역 중 상기 회로 영역의 주변에 배치되고 일 방향으로 연장되는 제1 게이트 전압 공급 배선; 및상기 일 방향에 교차하는 다른 일 방향으로 연장되고 상기 둘 이상의 게이트 구동부들 각각과 상기 제1 게이트 전압 공급 배선 사이에 연결되는 둘 이상의 제1 게이트 전압 보조 배선들을 포함하며, 상기 둘 이상의 제1 게이트 전압 보조 배선들 각각의 일단은 적어도 하나의 제1 게이트 전압 배선 콘택홀을 통해 상기 제1 게이트 전압 공급 배선과 연결되고, 상기 제1 게이트 전압 공급 배선과 인접한 상기 기판의 가장자리로부터 상기 제1 게이트 전압 공급 배선보다 더 이격되는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 복수의 발광 소자들 각각은 플립 칩 타입의 마이크로 발광 다이오드 소자인 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 복수의 서브 화소들 중 상기 일 방향 또는 상기 다른 일 방향으로 이웃한 둘 이상의 서브 화소들로 각각 이루어진 복수의 화소들이 마련되며,상기 기판의 상기 제1 면 중 상기 비표시 영역의 일부에 배치되는 정전기 방지 패턴을 더 포함하고,상기 정전기 방지 패턴은 상기 표시 영역의 가장자리에 나란하게 배치되는 메인 패턴과, 상기 메인 패턴으로부터 상기 표시 영역 측으로 돌출되는 복수의 서브 패턴들을 포함하며,상기 복수의 서브 패턴들은 상기 복수의 화소들 중 상기 메인 패턴과 이웃한 화소들 사이에 각각 배치되고, 상기 복수의 서브 패턴들 중 적어도 하나는 상기 제1 게이트 전압 배선 콘택홀과 중첩되는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제1 게이트 전압 공급 배선은 상기 정전기 방지 패턴의 상기 메인 패턴과 인접하게 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제3 항에 있어서,상기 비표시 영역은 상기 트랜지스터 어레이층과 연결되는 패드들이 배치되는 적어도 하나의 패드 영역을 포함하고, 상기 정전기 방지 패턴은 상기 패드 영역으로부터 이격되는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 기판의 제1 면에 반대되는 상기 기판의 제2 면에 배치되는 연결 배선들; 및상기 기판 중 상기 제1 면과 상기 제2 면 사이의 일 측면에 배치되고, 상기 배선 패드들과 상기 연결 배선들 사이에 각각 연결되는 측면 배선들을 더 포함하고,상기 연결 배선은 도전성 접착 부재를 통해 연성 필름과 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제3 항에 있어서,상기 둘 이상의 제1 게이트 전압 보조 배선들 각각의 일단은 상기 일 방향으로 연장되고 상기 제1 게이트 전압 공급 배선과 중첩되는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제3 항에 있어서,상기 트랜지스터 어레이층은상기 표시 영역 중 상기 회로 영역의 주변에 배치되고 상기 일 방향으로 연장되며 상기 기판의 가장자리로부터 상기 제1 게이트 전압 공급 배선보다 더 이격되는 제2 게이트 전압 공급 배선; 및상기 다른 일 방향으로 연장되고 상기 둘 이상의 게이트 구동부들 각각과 상기 제2 게이트 전압 공급 배선 사이에 연결되는 둘 이상의 제2 게이트 전압 보조 배선들을 더 포함하고,상기 제1 게이트 전압 공급 배선 및 상기 둘 이상의 제1 게이트 전압 보조 배선들은 소정의 제1 게이트 레벨 전압을 상기 둘 이상의 게이트 구동부들에 전달하고, 상기 제2 게이트 전압 공급 배선 및 상기 둘 이상의 제2 게이트 전압 보조 배선들은 상기 제1 게이트 레벨 전압과 상이한 전압 레벨의 제2 게이트 레벨 전압을 상기 둘 이상의 게이트 구동부들에 전달하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제3 항에 있어서,상기 트랜지스터 어레이층은 상기 기판의 상기 제1 면 상의 반도체층을 덮는 게이트 절연막; 상기 게이트 절연막 상의 제1 도전층을 덮는 제1 층간 절연막;상기 제1 층간 절연막 상의 제2 도전층을 덮는 제2 층간 절연막;상기 제2 층간 절연막 상의 제3 도전층을 덮는 제1 평탄화막;상기 제1 평탄화막 상의 제4 도전층을 덮는 제2 평탄화막; 및상기 제2 평탄화막 상의 제5 도전층을 덮는 제3 평탄화막을 포함하며,상기 제1 게이트 전압 공급 배선은 상기 제3 도전층으로 이루어지고, 상기 둘 이상의 제1 게이트 전압 보조 배선들은 상기 제4 도전층으로 이루어지는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 트랜지스터 어레이층은 상기 복수의 서브 화소들에 각각 대응하고 상기 제3 평탄화막 상의 제6 도전층으로 이루어진 복수의 애노드 전극들;상기 복수의 서브 화소들에 각각 대응하고 상기 복수의 애노드 전극에 각각 이웃하며 상기 제6 도전층으로 이루어진 복수의 캐소드 전극들; 상기 복수의 애노드 전극들을 각각 덮고 상기 제6 도전층 상의 제7 도전층으로 이루어진 복수의 애노드 패드들; 및상기 복수의 캐소드 전극들을 각각 덮고 상기 제7 도전층으로 이루어진 복수의 캐소드 패드를 더 포함하며,상기 제7 도전층은 투명 도전성 물질로 이루어지고,상기 복수의 발광 소자들은 상기 복수의 애노드 패드들과 상기 복수의 캐소드 패드들 상에 각각 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 정전기 방지 패턴은 상기 제7 도전층으로 이루어지며,상기 기판의 가장자리에 인접한 상기 제2 평탄화막의 가장자리 일부는 상기 제3 평탄화막 밖으로 노출되고, 상기 기판의 가장자리에 인접한 상기 제1 평탄화막의 가장자리 일부는 상기 제2 평탄화막 밖으로 노출되며,상기 정전기 방지 패턴의 상기 복수의 서브 패턴들은 상기 제1 평탄화막, 상기 제2 평탄화막 및 상기 제3 평탄화막에 접하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제9 항에 있어서,상기 트랜지스터 어레이층은 상기 둘 이상의 게이트 구동부 중 어느 하나로부터 스캔 기입 신호가 인가되는 스캔 기입 배선;상기 둘 이상의 게이트 구동부 중 어느 하나로부터 스캔 초기화 신호가 인가되는 스캔 초기화 배선;상기 둘 이상의 게이트 구동부 중 어느 하나로부터 스윕 신호가 인가되는 스윕 신호 배선;제1 데이터 전압이 인가되는 제1 데이터 배선; 및제2 데이터 전압이 인가되는 제2 데이터 배선을 더 포함하고,상기 복수의 서브 화소 각각의 상기 화소 구동부는 상기 스캔 기입 배선, 상기 스캔 초기화 배선, 상기 스윕 신호 배선, 상기 제1 데이터 배선, 및 상기 제2 데이터 배선에 연결되며, 상기 복수의 서브 화소 각각의 상기 화소 구동부는 상기 제1 데이터 배선의 상기 제1 데이터 전압에 따라 제어 전류를 생성하는 제1 화소 구동 회로부;상기 제2 데이터 배선의 상기 제2 데이터 전압에 따라 상기 애노드 전극에 인가되는 구동 전류를 생성하는 제2 화소 구동 회로부; 및상기 제1 화소 구동 회로부의 제어 전류에 따라 상기 구동 전류를 발광 소자에 인가하는 기간을 제어하는 제3 화소 구동 회로부를 포함하며,상기 제1 화소 구동 회로부는,상기 제1 데이터 전압에 따라 상기 제어 전류를 생성하는 제1 트랜지스터;상기 스캔 기입 신호에 따라 상기 제1 트랜지스터의 제1 전극에 상기 제1 데이터 배선의 상기 제1 데이터 전압을 인가하는 제2 트랜지스터;상기 스캔 초기화 신호에 따라 상기 제1 트랜지스터의 게이트 전극에 초기화 전압 배선의 초기화 전압을 인가하는 제3 트랜지스터; 상기 스캔 기입 신호에 따라 상기 제1 트랜지스터의 게이트 전극과 제2 전극을 연결하는 제4 트랜지스터; 및상기 스윕 신호 배선과 상기 제1 트랜지스터의 게이트 전극 사이에 배치되는 제1 커패시터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 트랜지스터 어레이층은 제1 전원 전압이 인가되는 제1 전원 배선;제2 전원 전압이 인가되는 제2 전원 배선;상기 둘 이상의 게이트 구동부 중 어느 하나로부터 제1 발광 신호가 인가되는 제1 발광 배선; 및상기 둘 이상의 게이트 구동부 중 어느 하나로부터 스캔 제어 신호가 인가되는 스캔 제어 배선을 더 포함하고,상기 둘 이상의 제1 게이트 전압 보조 배선은 상기 복수의 서브 화소 각각의 상기 화소 구동부에 더 연결되며,상기 제1 화소 구동 회로부는,상기 제1 발광 신호에 따라 상기 제1 전원 배선을 상기 제1 트랜지스터의 제1 전극에 연결하는 제5 트랜지스터;상기 제1 발광 신호에 따라 상기 제1 트랜지스터의 제2 전극을 상기 제3 화소 구동 회로부에 연결하는 제6 트랜지스터; 및상기 스캔 제어 신호에 따라 상기 스윕 신호 배선과 상기 제1 커패시터 사이의 제1 노드를 상기 제1 게이트 전압 보조 배선에 연결하는 제7 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 제2 화소 구동 회로부는 상기 제2 데이터 전압에 따라 상기 구동 전류를 생성하는 제8 트랜지스터;상기 스캔 기입 신호에 따라 상기 제8 트랜지스터의 제1 전극에 상기 제2 데이터 배선의 상기 제2 데이터 전압을 인가하는 제9 트랜지스터;상기 스캔 초기화 신호에 따라 상기 제8 트랜지스터의 게이트 전극에 상기 초기화 전압 배선의 초기화 전압을 인가하는 제10 트랜지스터; 및상기 스캔 기입 신호에 따라 상기 제8 트랜지스터의 게이트 전극과 제2 전극을 연결하는 제11 트랜지스터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제2 화소 구동 회로부는,상기 제1 발광 신호에 따라 상기 제2 전원 배선을 상기 제8 트랜지스터의 제1 전극에 연결하는 제12 트랜지스터; 상기 스캔 제어 신호에 따라 상기 제1 전원 배선을 제2 노드에 연결하는 제13 트랜지스터;상기 제1 발광 신호에 따라 상기 제2 전원 배선을 상기 제2 노드에 연결하는 제14 트랜지스터; 및상기 제8 트랜지스터의 게이트 전극과 상기 제2 노드 사이에 배치되는 제2 커패시터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 제3 화소 구동 회로부는 제3 노드에서 상기 제1 화소 구동 회로부의 상기 제6 트랜지스터와 연결되고,상기 제3 화소 구동 회로부는 상기 제3 노드에 연결된 게이트 전극을 포함하는 제15 트랜지스터;상기 스캔 제어 신호에 따라 상기 제3 노드를 상기 초기화 전압 배선에 연결하는 제16 트랜지스터;상기 제2 발광 신호에 따라 상기 제15 트랜지스터의 제2 전극을 상기 애노드 전극에 연결하는 제17 트랜지스터; 상기 스캔 제어 신호에 따라 상기 애노드 전극을 상기 초기화 전압 배선에 연결하는 제18 트랜지스터; 및상기 제3 노드와 상기 초기화 전압 배선 사이에 배치되는 제3 커패시터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 트랜지스터 어레이층은 상기 복수의 캐소드 전극들과 연결되며 제3 전원 전압이 인가되는 제3 전원 배선; 상기 복수의 서브 화소에 각각 대응하는 복수의 제1 애노드 연결 전극들; 및상기 복수의 서브 화소에 각각 대응하고 상기 복수의 제1 애노드 연결 전극들과 각각 연결되는 복수의 제2 애노드 연결 전극들을 더 포함하며,상기 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9, 제10, 제11, 제12, 제13, 제14, 제15, 제16, 제17 및 제18 트랜지스터 각각의 채널과 소스 전극과 드레인 전극은 상기 반도체층으로 이루어지고, 상기 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9, 제10, 제11, 제12, 제13, 제14, 제15, 제16, 제17 및 제18 트랜지스터 각각의 게이트 전극, 및 상기 제1, 제2 및 제3 커패시터 각각의 일단인 제1, 제3 및 제5 커패시터 전극은 상기 제1 도전층으로 이루어지며,상기 제1, 제2 및 제3 커패시터 각각의 다른 일단인 제2, 제4 및 제6 커패시터 전극은 상기 제2 도전층으로 이루어지고,상기 초기화 전압 배선, 상기 스캔 초기화 배선, 상기 스캔 기입 배선, 상기 제1 발광 배선, 제2 발광 배선, 상기 제1 전원 전압이 인가되는 제1 전원 수평 배선, 상기 스윕 신호 배선, 상기 제1 게이트 전압 보조 배선, 상기 스캔 제어 배선, 및 상기 제3 전원 전압이 인가되는 제3 전원 보조 배선은 상기 제3 도전층으로 이루어지며, 상기 제1 데이터 배선, 상기 제1 전원 전압이 인가되는 제1 전원 수직 배선, 상기 제2 데이터 배선, 및 상기 복수의 제1 애노드 연결 전극들은 상기 제4 도전층으로 이루어지고,상기 제2 전원 배선 및 상기 복수의 제2 애노드 연결 전극들은 상기 제5 도전층으로 이루어지며,상기 제3 전원 배선은 상기 제2 전원 배선으로부터 이격되고 상기 제5 도전층 또는 상기 제6 도전층으로 이루어지는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 상호 나란하게 배열된 복수의 표시 장치들과, 상기 복수의 표시 장치들 사이에 배치되는 이음부를 포함하며, 상기 복수의 표시 장치들 중 어느 하나는 복수의 서브 화소들이 배열되는 표시 영역과 상기 표시 영역의 주변인 비표시 영역을 포함하는 기판;상기 기판의 제1 면 상에 배치되는 트랜지스터 어레이층; 및상기 트랜지스터 어레이층 상의 상기 표시 영역에 배치되고 상기 복수의 서브 화소에 각각 대응하는 복수의 발광 소자들을 포함하며,상기 트랜지스터 어레이층은 상기 표시 영역의 일부로 이루어진 회로 영역에 배치되고 상기 복수의 서브 화소들에 각각 대응하며 적어도 하나의 트랜지스터를 각각 포함하는 복수의 화소 구동부들;상기 회로 영역의 주변인 상기 표시 영역의 가장자리 일부에 배치되고 일 방향으로 연장되는 제1 게이트 전압 공급 배선;상기 회로 영역에 배치되고 상기 일 방향에서 상호 이격되며 상기 복수의 화소 구동부들에 연결된 게이트 배선들에 게이트 신호를 공급하는 둘 이상의 게이트 구동부들; 및상기 일 방향에 교차하는 다른 일 방향으로 연장되고 상기 둘 이상의 게이트 구동부들 각각과 상기 제1 게이트 전압 공급 배선 사이에 연결되는 둘 이상의 제1 게이트 전압 보조 배선들을 더 포함하며, 상기 둘 이상의 제1 게이트 전압 보조 배선들 각각의 일단은 적어도 하나의 제1 게이트 전압 배선 콘택홀을 통해 상기 제1 게이트 전압 공급 배선과 연결되고, 상기 제1 게이트 전압 공급 배선과 인접한 상기 기판의 가장자리로부터 상기 제1 게이트 전압 공급 배선보다 더 이격되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 복수의 발광 소자들 각각은 플립 칩 타입의 마이크로 발광 다이오드 소자인 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서, 상기 복수의 표시 장치들 중 어느 하나에서, 상기 복수의 서브 화소들 중 상기 일 방향 또는 상기 다른 일 방향으로 이웃한 둘 이상의 서브 화소들로 각각 이루어진 복수의 화소들이 마련되며,상기 복수의 표시 장치들 중 어느 하나는 상기 기판의 상기 제1 면 중 상기 비표시 영역의 일부에 배치되는 정전기 방지 패턴을 더 포함하고,상기 정전기 방지 패턴은 상기 표시 영역의 가장자리에 나란하게 배치되는 메인 패턴과, 상기 메인 패턴으로부터 상기 표시 영역 측으로 돌출되는 복수의 서브 패턴들을 포함하며,상기 복수의 서브 패턴들은 상기 복수의 화소들 중 상기 메인 패턴과 이웃한 화소들 사이에 각각 배치되고, 상기 복수의 서브 패턴들 중 적어도 하나는 상기 제1 게이트 전압 배선 콘택홀과 중첩되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서,상기 제1 게이트 전압 공급 배선은 상기 정전기 방지 패턴의 상기 메인 패턴과 인접하게 배치되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>22. 제20 항에 있어서,상기 비표시 영역은 상기 트랜지스터 어레이층과 연결되는 패드들이 배치되는 적어도 하나의 패드 영역을 포함하고, 상기 정전기 방지 패턴은 상기 패드 영역으로부터 이격되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 복수의 표시 장치들 중 어느 하나는 상기 기판의 제1 면에 반대되는 상기 기판의 제2 면에 배치되는 연결 배선들; 및상기 기판 중 상기 제1 면과 상기 제2 면 사이의 일 측면에 배치되고, 상기 배선 패드들과 상기 연결 배선들 사이에 각각 연결되는 측면 배선들을 더 포함하고,상기 연결 배선은 도전성 접착 부재를 통해 연성 필름과 연결되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>24. 제20 항에 있어서,상기 둘 이상의 제1 게이트 전압 보조 배선들 각각의 일단은 상기 일 방향으로 연장되고 상기 제1 게이트 전압 공급 배선과 중첩되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>25. 제20 항에 있어서,상기 트랜지스터 어레이층은상기 표시 영역의 가장자리 일부에 배치되고 상기 일 방향으로 연장되며 상기 기판의 가장자리로부터 상기 제1 게이트 전압 공급 배선보다 더 이격되는 제2 게이트 전압 공급 배선; 및상기 다른 일 방향으로 연장되고 상기 둘 이상의 게이트 구동부들 각각과 상기 제2 게이트 전압 공급 배선 사이에 연결되는 둘 이상의 제2 게이트 전압 보조 배선들을 더 포함하고,상기 제1 게이트 전압 공급 배선 및 상기 둘 이상의 제1 게이트 전압 보조 배선들은 소정의 제1 게이트 레벨 전압을 상기 둘 이상의 게이트 구동부들에 전달하고, 상기 제2 게이트 전압 공급 배선 및 상기 둘 이상의 제2 게이트 전압 보조 배선들은 상기 제1 게이트 레벨 전압과 상이한 전압 레벨의 제2 게이트 레벨 전압을 상기 둘 이상의 게이트 구동부들에 전달하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>26. 제20 항에 있어서,상기 트랜지스터 어레이층은 상기 기판의 상기 제1 면 상의 반도체층을 덮는 게이트 절연막; 상기 게이트 절연막 상의 제1 도전층을 덮는 제1 층간 절연막;상기 제1 층간 절연막 상의 제2 도전층을 덮는 제2 층간 절연막;상기 제2 층간 절연막 상의 제3 도전층을 덮는 제1 평탄화막;상기 제1 평탄화막 상의 제4 도전층을 덮는 제2 평탄화막; 및상기 제2 평탄화막 상의 제5 도전층을 덮는 제3 평탄화막을 포함하며,상기 제1 게이트 전압 공급 배선은 상기 제3 도전층으로 이루어지고, 상기 둘 이상의 제1 게이트 전압 보조 배선들은 상기 제4 도전층으로 이루어지는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>27. 제26 항에 있어서,상기 트랜지스터 어레이층은 상기 복수의 서브 화소들에 각각 대응하고 상기 제3 평탄화막 상의 제6 도전층으로 이루어진 복수의 애노드 전극들;상기 복수의 서브 화소들에 각각 대응하고 상기 복수의 애노드 전극에 각각 이웃하며 상기 제6 도전층으로 이루어진 복수의 캐소드 전극들; 상기 복수의 애노드 전극들을 각각 덮고 상기 제6 도전층 상의 제7 도전층으로 이루어진 복수의 애노드 패드들; 및상기 복수의 캐소드 전극들을 각각 덮고 상기 제7 도전층으로 이루어진 복수의 캐소드 패드를 더 포함하며,상기 제7 도전층은 투명 도전성 물질로 이루어지고,상기 복수의 발광 소자들은 상기 복수의 애노드 패드들과 상기 복수의 캐소드 패드들 상에 각각 배치되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>28. 제27 항에 있어서,상기 정전기 방지 패턴은 상기 제7 도전층으로 이루어지며,상기 기판의 가장자리에 인접한 상기 제2 평탄화막의 가장자리 일부는 상기 제3 평탄화막 밖으로 노출되고, 상기 기판의 가장자리에 인접한 상기 제1 평탄화막의 가장자리 일부는 상기 제2 평탄화막 밖으로 노출되며,상기 정전기 방지 패턴의 상기 복수의 서브 패턴들은 상기 제1 평탄화막, 상기 제2 평탄화막 및 상기 제3 평탄화막에 접하는 표시 장치.</claim></claimInfo><claimInfo><claim>29. 제18 항에 있어서,상기 복수의 표시 장치들은 M 개의 행과 N 개의 열에 매트릭스 형태로 배열되는 타일형 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHOI, Byeong Kyun</engName><name>최병균</name></inventorInfo><inventorInfo><address>서울특별시 관악구...</address><code> </code><country> </country><engName>KIM, Byoung Yong</engName><name>김병용</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>LE, Jae Phil</engName><name>이재필</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.01.27</priorityApplicationDate><priorityApplicationNumber>1020220012359</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.04.26</receiptDate><receiptNumber>1-1-2022-0445570-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.11</receiptDate><receiptNumber>1-1-2025-0275675-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.04.16</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.05.29</receiptDate><receiptNumber>9-6-2025-0109612-81</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.14</receiptDate><receiptNumber>9-5-2025-0563180-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.14</receiptDate><receiptNumber>1-1-2025-0928896-47</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.08.14</receiptDate><receiptNumber>1-1-2025-0928895-02</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220051145.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93843c1f1a18635ba839cefaf2896a4ea9c1333e95fc3fdc5d1f38d2bcf3d440a9a195c074831db6c1ac22280e8812ff712402a3915884a1e2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf3583621afd3c3488ea8279c56856aea3324f856f96a18f983c03531b9adfd97c0903dbb30adf218b56b9d2a93410f1f501646516fb84606e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>