{
  "trial_type": "IPCase",
  "date": {
    "era": "Heisei",
    "year": 13,
    "month": 9,
    "day": 26
  },
  "case_number": "平成12(行ケ)249",
  "case_name": "",
  "court_name": "東京高等裁判所",
  "right_type": "特許権",
  "lawsuit_type": "行政訴訟",
  "lawsuit_id": "12287",
  "detail_page_link": "https://www.courts.go.jp/app/hanrei_jp/detail7?id=12287",
  "full_pdf_link": "https://www.courts.go.jp/app/files/hanrei_jp/287/012287_hanrei.pdf",
  "contents": "平成１２年（行ケ）第２４９号　特許取消決定取消請求事件（平成１３年９月１７\n日口頭弁論終結）\n判　　　　　　　　　決\n原　　　　　　告　　　ラムトロン インターナショナル　コーポレ\nイション\n訴訟代理人弁護士　　　村　田　哲　哉\n同　　　　弁理士　　　長谷川　芳　樹\n同　　　　　　　　　　山　田　行　一\n同　　　　　　　　　　近　藤　伊知良\n被　　　　　　告　　　特許庁長官　及　川　耕　造\n指定代理人　　　　　　斉　藤　　　操\n同　　　　　　　　　　大　橋　隆　夫\n同　　　　　　　　　　小　林　信　雄\n同　　　　　　　　　　宮　川　久　成\n主　　　　　　　　　文\n特許庁が平成１０年異議第７２３１０号事件について平成１２年２月\n１５日にした決定を取り消す。\n訴訟費用は被告の負担とする。\n事実及び理由\n第１　当事者の求めた裁判\n１　原告\n主文と同旨\n２　被告\n原告の請求を棄却する。\n訴訟費用は原告の負担とする。\n第２　当事者間に争いのない事実\n１　特許庁における手続の経緯\n(1)　原告は、名称を「強誘電性メモリ及びその動作方法」（後記訂正審決によ\nって「強誘電性メモリ及びメモリセルにデータを再生する方法」と訂正）とする特\n許第２６７４７７５号発明（昭和６３年２月１２日出願（優先権主張　１９８７年\n２月１２日・米国）、平成９年７月１８日設定登録、以下、この特許を「本件特\n許」といい、本件特許に係る発明を「本件発明」という。）の特許権者である。\n本件特許につき特許異議の申立てがされ、平成１０年異議第７２３１０号\n事件として特許庁に係属したところ、原告は、平成１１年２月１８日、願書に添付\nした明細書（以下、単に「明細書」という。）の記載を訂正する旨の訂正請求を\nし、さらに、同年１２月２０日に訂正請求書の補正をした。\n特許庁は、同特許異議の申立てにつき審理した上、平成１２年２月１５\n日、補正後の訂正請求を認めず、「特許第２６７４７７５号の請求項１ないし２０\nに係る特許を取り消す。」との決定（以下「本件決定」という。）をし、その謄本\nは、同年３月２１日、原告に送達された。\n(2)　原告は、平成１２年７月１７日、本件決定の取消しを求める本件訴えを提\n起した後、平成１３年７月１３日、明細書の記載を訂正する旨の訂正審判の請求を\nしたところ、特許庁は、同請求を訂正２００１－３９１１２号事件として審理した\n上、同年８月２８日、上記訂正を認める旨の審決（以下「訂正審決」という。）を\nし、その謄本は、同年９月１０日、原告に送達された。\n２　設定登録時の明細書の特許請求の範囲（以下「登録時の特許請求の範囲」と\nいう。）の記載\n【請求項１】ビットラインと、\nこのビットラインに結合されているセンス増幅器と、\n分極方向に応じてメモリ状態を形成する強誘電性材料を含むコンデンサと、\nこのコンデンサの一方の電極を前記ビットラインに結合するスイッチと、\nこのスイッチの動作を制御するように結合されている第１のラインと、\n前記コンデンサの他方の電極に結合されている第２のラインとを具え、\n前記第２のラインのパルスにより、前記ビットラインに前記強誘電性材料の\n分極方向に対応した大きさの電圧変化を生じさせるように構成した強誘電性メモ\nリ。\n【請求項２】前記センス増幅器に結合されているダミーセルをさらに具える特\n許請求の範囲第１項記載の強誘電性メモリ。\n【請求項３】前記センス増幅器に結合されている強誘電性コンデンサが一対の\n強誘電性コンデンサで構成され、前記ビットラインが一対のビットラインで構成さ\nれ、前記一対の強誘電性コンデンサの一方の電極がスイッチを介して一対のビット\nライン結合され、他方の電極が第２のラインに結合されている特許請求の範囲第１\n項記載の強誘電性メモリ。\n【請求項４】各々が強誘電性コンデンサを有する複数のメモリセルを具える特\n許請求の範囲第１項記載の強誘電性メモリ。\n【請求項５】前記スイッチをトランジスタとした特許請求の範囲第１項記載の\n強誘電性メモリ。\n【請求項６】前記スイツチを電界効果トランジスタとした特許請求の範囲第５\n項記載の強誘電性メモリ。\n【請求項７】前記スイッチをｎ形エンハンスメント型の電界効果トランジスタ\nとした特許請求の範囲第６項記載の強誘電性メモリ。\n【請求項８】列及ぴ行を構成するように配置されている複数の強誘電性メモリ\nセルを具え、各行がそれぞれのセンス増幅器に結合されている１対のビットライン\nを有し、各メモリセルが１対の強誘電性コンデンサを有し、一方のコンデンサの一\n方の電極が前記ビットライン対の一方のラインに選択的に結合され、他方のコンデ\nンサの一方の電極がビットライン対の他方のラインに選択的に結合され、\n前記センス増幅器が、ビットライン対のライン間の電圧差に応答して一方の\nビットラインを第１の電圧に駆動すると共に他方のビットラインを第２の電圧に駆\n動し、\n前記メモリセルの一対の強誘電性コンデンサの他方の電極が、共にプレート\nラインを介して選択的に作動可能な電圧源に結合されている１対のプレートを有す\nることを特徴とする強誘電性メモリ。\n【請求項９】前記各メモリ毎に、前記メモリセル内の各強誘電性コンデンサに\nそれぞれ対応する１対のアクセストランジスタを接続し、これらトランジスタが選\n択的に作動可能にされて前記強誘電性コンデンサをメモリセルと協働する各ビット\nラインに結合するように構成したことを特徴とする特許請求の範囲第８項記載の強\n誘電性メモリ。\n【請求項10】前記メモリセルの強誘電性コンデンサの他方の電極に電圧を印加\nすると共に、前記トランジスタ対を導通させて前記コンデンサをビットラインにそ\nれぞれ結合する手段を含むことを特徴とする特許請求の範囲第９項記載の強誘電性\nメモリ。\n【請求項11】前記手段が、メモリセルの両方の強誘電性コンデンサのプレート\nに結合されているプレートラインを含むことを特徴とする特許請求の範囲第10項記\n載の強誘電性メモリ。\n【請求項12】前記手段が、メモリセル内のトランジスタのゲート電極に結合さ\nれているワードラインをさらに含むことを特徴とする特許請求の範囲第10項記載の\n強誘電性メモリ。\n【請求項13】前記ワードラインが、前記プレートラインに対して平行にされて\nいることを特徴とする特許請求の範囲第12項記載の強誘電性メモリ。\n【請求項14】前記ワードラインが、前記プレートラインと直交することを特徴\nとする特許請求の範囲第12項記載の強誘電性メモリ。\n【請求項15】半導体メモリを動作させるに際し、\n一対の強誘電性コンデンサを有するメモリセルに、これらコンデンサの強誘\n電性材料を互いに反対向きに分極させることにより相補的なデータを記憶する工程\nと、\n前記強誘電性コンデンサ対の各コンデンサの一方のプレートの対をそれぞれ\nスイッチを介して出力導体の対に結合する工程と、\n前記強誘電性コンデンサ対の他方のプレートの対に電圧パルスを印加する工\n程と、\n前記電圧パルスに応じて出力導電対に生ずる前記分極方向に対応した電圧変\n化を検知することにより、前記メモリに記憶されている相補的データを検知する工\n程とを具える半導体メモリの動作方法。\n【請求項16】さらに、前記検知工程の後、前記一対の導体を前記メモリセルで\n検知されたデータに応じて駆動し、前記メモリセルのメモリ内容をメモリセルの出\n力として指示する工程を含む特許請求の範囲第15項記載の半導体メモリの動作方\n法。\n【請求項17】さらに、前記導体にリストア信号を供給し、前記メモリセルを元\nの状態に復帰させる工程を含む特許請求の範囲第15項記載の半導体メモリの動作方\n法。\n【請求項18】半導体メモリを動作させるに際し、強誘電性コンデンサに、その\n強誘電性材料の分極方向を設定することによりデータを記憶する工程と、\n前記強誘電性コンデンサの一方の側を出力導体に結合する工程と、\n前記強誘電性コンデンサの他方の側に電圧パルスを供給して、前記強誘電性\n材料の分極方向に応じた大きさの電荷流を前記コンデンサを経て出力導体に流す工\n程と、\n前記電圧パルスに応じて出力導体に生ずる電圧変化を検知することにより、\n前記強誘電性コンデンサに記憶されているデータを検知する工程とを具える半導体\nメモリの動作方法。\n【請求項19】前記検知したデータをメモリセル出力として指示すると共に、前\n記検知工程の後、検知したデータに応じて前記出力導体を駆動する工程をさらに有\nする特許請求の範囲第18項記載の半導体メモリの動作方法。\n【請求項20】前記出力導体にリストア信号を供給して強誘電性コンデンサをそ\nのもとの分極方向に戻す工程をさらに具える特許請求の範囲第18項に記載の半導体\nメモリの動作方法。\n３　訂正審決によって訂正された明細書の特許請求の範囲（以下「訂正後の特許\n請求の範囲」という。）の記載\n【請求項１】行および列に配置された複数のメモリセルを有する強誘電性メモ\nリであって、\nそれぞれの列に含まれるビットラインと、\n参照信号を受けるように設けられた端子を有し、前記ビットラインに結合さ\nれ、前記ビットライン上の電圧と前記参照信号とに応答してデータを検知してこの\n検知データに対応する状態に前記ビットラインを駆動するセンス増幅器と、\n分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記複数のメ\nモリセルの各々の内に配置された強誘電性コンデンサと、\n前記複数のメモリセルの各々の内に配置され、この強誘電性コンデンサの電\n極の一方を前記ビットラインに結合するスイッチと、\n前記スイッチの動作を制御するように結合されている第１のラインと、\n前記強誘電性コンデンサの電極の他方に結合されている第２のラインと、\n前記第１のラインおよび前記第２のラインに結合され、前記第１のラインに\n第１のパルスと前記第２のラインに第２のパルスとを供給するデコーダと、\nを備え、\n前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２\nのパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有\nし、\n前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性\n材料の分極方向に対応した大きさで電圧変化を前記ビットラインに生じさせ、\n前記強誘電性コンデンサの強誘電性材料は、必要とされる場合に前記ビット\nラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分\nにおいて前記分極方向に再生される、強誘電性メモリ。\n【請求項２】前記センス増幅器の前記端子に結合されているダミーセルを更に\n備え、\n前記センス増幅器は、前記ビットライン上の電圧と、前記ダミーセルからの\n電圧との差を検知する、請求項１に記載の強誘電性メモリ。\n【請求項３】行および列に配置された複数のメモリセルを有する強誘電性メモ\nリであって、\nそれぞれの列に含まれるビットラインと、\n前記ビットラインと対をなす追加のビットラインと、\n前記ビットラインおよび前記追加のビットラインに結合され、前記ビットラ\nインおよび前記追加のビットラインとの間の電圧差を検知してこの検知データに対\n応する状態に両ビットラインを駆動するセンス増幅器と、\n分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記複数のメ\nモリセルの各々の内に配置された強誘電性コンデンサと、\n分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記コンデン\nサと対をなす追加の強誘電性コンデンサと、\n前記複数のメモリセルの各々の内に配置され、この強誘電性コンデンサの電\n極の一方を前記ビットラインに結合するスイッチと、\n前記スイッチと対をなし、前記追加の強誘電性コンデンサの電極の一方を前\n記追加のビットラインに結合する追加のスイッチと、\n前記スイッチおよび前記追加のスイッチの動作を制御するように結合されて\nいる第１のラインと、\n前記強誘電性コンデンサの電極の他方および前記追加の強誘電性コンデンサ\nの電極の他方に結合されている第２のラインと、\n前記第１のラインおよび前記第２のラインに結合され、前記第１のラインに\n第１のパルスと前記第２のラインに第２のパルスとを供給するデコーダと、\nを備え、\n前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサは、相補的デ\nータを表すように分極されており、\n前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２\nのパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有\nし、\n前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性\nコンデンサおよび前記追加の強誘電性コンデンサの強誘電性材料の分極方向に対応\nした大きさで前記電位差を生じさせ、これによって、前記強誘電性コンデンサおよ\nび前記追加の強誘電性コンデンサのいずれかの分極方向が変更され、\n前記変更された分極方向は、対応するビットラインと前記第２のラインとの\n電位差に応じて前記第１のパルスの前記第２の部分において再生される、強誘電性\nメモリ。\n【請求項４】前記スイッチはトランジスタである、請求項３に記載の強誘電性\nメモリ。\n【請求項５】前記スイッチはトランジスタである、請求項１に記載の強誘電性\nメモリ。\n【請求項６】前記スイッチは電界効果トランジスタである、請求項５に記載の\n強誘電性メモリ。\n【請求項７】前記スイッチはｎ型エンハンスメントの電界効果トランジスタで\nある、請求項６に記載の強誘電性メモリ。\n【請求項８】列及び行を構成するように配置されている複数の強誘電性メモリ\nセルを備え、各列は、それぞれのセンス増幅器に結合されている一対のビットライ\nンを備え、\n各メモリセルは一対のスイッチを有し、前記一対のスイッチの各々は、デコ\nーダに結合されているワードラインによって制御され、\n各メモリセルは分極方向に応じてメモリ状態を形成する一対の強誘電性コン\nデンサを有し、一方の強誘電性コンデンサの電極の一方は、前記一対のスイッチの\n一方を介して前記ビットライン対の一方のラインに結合され、他方の強誘電性コン\nデンサの電極の一方は前記一対のスイッチの他方を介して前記ビットライン対の他\n方のラインに結合され、前記一対の強誘電性コンデンサの電極の他方は共に、プレ\nートラインに結合されている電極板を有し、\n前記デコーダは前記プレートラインに結合された選択的に作動可能な電圧源\nを含み、前記デコーダは前記ワードラインにワード信号を供給し、前記選択的に作\n動可能な電圧源は前記プレートラインにプレート信号を供給し、\n前記一対の強誘電性コンデンサは、相補的データを表すように分極されてお\nり、\n前記センス増幅器は、前記ビットライン対のライン間の電圧差に応答を示し\nて、前記一対のビットラインの一方を第１の電圧に駆動すると共に、前記一対のビ\nツトラインの他方を第２の電圧に駆動し、\n前記ワードライン上の前記ワード信号は、前記プレートライン上の前記プレ\nート信号に重なる第１の部分と、前記第１部分の後ろにある第２の部分とを有し、\n前記電位差は、前記一対の強誘電性コンデンサの前記分極方向それぞれに対\n応した大きさで、前記ワード信号の前記第１の部分と前記プレート信号とに応答し\nて発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分\n極方向が変更され、\n前記変更された分極方向は、対応するビットラインと前記プレートラインと\nの間の電位差に従って前記ワード信号の前記第２の部分において再生される、強誘\n電性メモリ。\n【請求項９】各スイッチは、前記メモリセル内に、それぞれの強誘電性コンデ\nンサに対応するアクセストランジスタを含み、\n前記アクセストランジスタは、前記メモリセルに関連するビットラインに前\n記強誘電性コンデンサを結合するように選択的に作動可能である、請求項８に記載\nの強誘電性メモリ。\n【請求項10】列及び行を構成するように配置されている複数の強誘電性メモリ\nセルと、各列に含まれる一対のビットラインと、前記一対のビットラインに結合さ\nれたセンス増幅器とを備え、各メモリセルは分極方向に応じてメモリ状態を形成す\nる一対の強誘電性コンデンサを有し、各メモリセルは第１および第２のトランジス\nタを有し、各トランジスタは前記強誘電性コンデンサの各々に対応しており、前記\n第１および第２のトランジスタは、前記メモリセルに関連する一対のビットライン\nに前記一対の強誘電性コンデンサをそれぞれ結合し、一方の強誘電性コンデンサの\n電極の一方は前記第１のトランジスタを介して前記ビットライン対の一方のライン\nに結合され、他方の強誘電性コンデンサの電極の一方は前記第２のトランジスタを\n介して前記ビットライン対の他方のラインに結合され、前記一対の強誘電性コンデ\nンサの電極の他方の各々は電極板を有し、前記センス増幅器は、前記ビットライン\n対のライン間の電圧差に応答を示して、前記一対のビットラインの一方を第１の電\n圧に駆動すると共に前記一対のビットラインの他方を第２の電圧に駆動し、\n前記メモリセルの両強誘電性コンデンサの前記電極板に結合されたプレート\nラインと、前記メモリセルの前記第１および第２のトランジスタのゲート電極に結\n合されたワードラインとを備え、\n前記ワードライン上のワード電圧信号により前記トランジスタを活性化する\nことによって前記一対の強誘電性コンデンサを前記一対のビットラインに結合する\nためのデコーダを備え、前記デコーダは、前記メモリセルの両強誘電性コンデンサ\nの前記電極板に前記プレートラインを介して結合された選択的に作動可能な電圧源\nを含み、前記選択的に作動可能な電圧源は、前記メモリセルの前記一対の強誘電性\nコンデンサの電極の他方に前記プレートライン上のプレート電圧信号を印加するよ\nうに設けられており、\n前記ワードライン上の該ワード電圧信号は、前記プレートライン上の前記プ\nレート電圧信号に重なる第１の部分と、前記第１の部分の後ろにある第２の部分と\nを有し、\n前記電位差は、前記一対の強誘電性コンデンサの前記強誘電性材料の分極方\n向それぞれに対応した大きさで、前記ワード電圧信号の前記第１の部分と前記プレ\nート電圧信号とに応答して発生され、これによって、前記一対の強誘電性コンデン\nサのいずれかにおける分極方向が変更され、\n前記変更された分極方向は、対応するビットラインと前記プレートラインと\nの間の電位差に従って前記ワード電圧信号の前記第２の部分において再生される、\n強誘電性メモリ。\n【請求項11】前記ワードラインは前記プレートラインに平行である、請求項\n10に記載の強誘電性メモリ。\n【請求項12】前記ワードラインは前記プレートラインに直交している、請求項\n10に記載の強誘電性メモリ。\n【請求項13】前記ワードラインは前記プレートラインに平行である、請求項９\nに記載の強誘電性メモリ。\n【請求項14】前記ワードラインは前記プレートラインに直交している、請求項\n９に記載の強誘電性メモリ。\n【請求項15】行および列に配置されたメモリセルのアレイより選択されたメモ\nリセルからデータを検知し、また前記選択されたメモリセルにデータを再生する、\nメモリセルにデータを再生する方法であって、各メモリセルは、一対の強誘電性コ\nンデンサおよび一対のスイッチを含み、各強誘電性コンデンサは強誘電性材料を有\nし、\n前記選択されたメモリセルの各強誘電性コンデンサの強誘電性材料を互いに\n反対向きに分極させることによって、相補的なデータを前記選択されたメモリセル\nに記憶する工程と、\n第１の電圧パルスを用いて、前記選択されたメモリセル内の前記一対のスイ\nッチを介して一対の出力導体に一対の電極板をそれぞれ結合する工程であって、前\n記一対の電極板の各々は、前記選択されたメモリセル内の前記一対の強誘電性コン\nデンサそれぞれに含まれ、\n前記一対の強誘電性コンデンサそれぞれの他方の電極板の対に第２の電圧パ\nルスを印加する工程と、\n前記第２の電圧パルスに応答して前記一対の出力導体上に生じる前記分極方\n向に応じた電圧変化を検知することにより、前記選択された強誘電性メモリセルに\n記憶されている相補的データを検知する工程であって、これによって、前記一対の\n強誘電性コンデンサのいずれかにおける分極方向が変更され、\n前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用い\nて、対応するスイッチを介して、前記一対の出力導体のうちの対応する出力導体\nと、対応する電極板との間の電位差に対応する分極方向に、前記変更された分極を\n再生する工程と、\nを備える方法。\n【請求項16】行および列に配置されたメモリセルのアレイより選択されたメモ\nリセルからデータを検知し、また前記選択されたメモリセルにデータを再生する、\nメモリセルにデータを再生する方法であって、各メモリセルは、強誘電性材料を有\nする強誘電性コンデンサおよびスイッチを含み、\n前記選択されたメモリセルの強誘電性コンデンサの強誘電性材料の分極方向\nを設定することによって、前記選択されたメモリセルにデータを記憶する工程と、\n第１の電圧パルスを用いて、前記選択された強誘電性メモリセル内の前記ス\nイッチを介して、前記強誘電性コンデンサの一端を出力導体に結合する工程と、\n前記選択されたメモリセル内の前記強誘電性コンデンサの他端に第２の電圧\nパルスを供給して、前記強誘電性コンデンサの前記強誘電性材料の分極方向に応じ\nた大きさの電荷流を前記強誘電性コンデンサから前記出力導体に流す工程と、\n前記第２の電圧パルスに応答して前記出力導体に生ずる電圧変化と参照信号\nとに応答して、前記選択されたメモリセル内の前記強誘電性コンデンサに記憶され\nているデータを検知する工程と、\n前記検知工程において前記分極方向が変更されたとき、前記第２の電圧パル\nスの印加が完了した後に、前記第１の電圧パルスを用いて、前記スイッチを介し\nて、前記強誘電性コンデンサの他端と前記出力導体との間の電位差に対応する分極\n方向に前記強誘電性コンデンサを再生する工程とを備える方法。\n（注、本件訂正により、登録時の特許請求の範囲の請求項１５、同１６、同１\n８及び同１９はいずれも削除され、上記訂正後の特許請求の範囲の請求項１５及び\n同１６は、それぞれ登録時の特許請求の範囲の請求項１７及び同２０を訂正したも\nのである。）\n４　本件決定の理由\n本件決定は、①補正後の訂正請求につき、その訂正事項１が、特許請求の範\n囲の請求項１を、特許請求の範囲の減縮を目的として訂正するものであるにもかか\nわらず、訂正に係る特許請求の範囲の請求項１について特許請求の範囲が減縮され\nたものとは認められないから、訂正事項１は、特許法１２０条の４第２項１号又は\n３号の規定に違反するものであって、他の訂正事項につき検討するまでもなく、上\n記訂正は認められないとし、②特許異議の申立てにつき、本件発明の要旨を登録時\nの特許請求の範囲の請求項１～２０の記載に基づいて認定した上、その請求項１～\n２０に記載された各発明は、特許出願前に頒布された刊行物である米国特許第\n4,491,936号明細書、米国特許第2,876,436号明細書、株式会社オーム社発行の太田\n邦一著「超ＬＳＩ入門」１３５～１４３頁、「IEEE TRANSACTIONS ON ELECTRON\nDEVICES」(VOL.ED-26、NO.6)所収のV.Leo Rideout著「One-Device Cells for\nDynamic Random-Access Memories:A Tutorial」８４３～８４５頁、特開昭５２－７\n１１４０号公報、特開昭６１－２２９３５０号公報にそれぞれ記載された発明に基\nづいて、当業者が容易に発明をすることができたものであるから、本件特許は特許\n法２９条２項の規定に違反してされたものであり、同法１１３条１項２号に該当\nし、取り消すべきものであるとした。\n第３　当事者の主張\n１　原告\n本件決定が、本件発明の要旨を登録時の特許請求の範囲の請求項１～２０の\n記載に基づいて認定した点は、訂正審決の確定により特許請求の範囲の記載が訂正\n後の特許請求の範囲のとおり訂正されたため、誤りに帰したことになるので否認す\nる。\n本件決定が本件発明の要旨の認定を誤った瑕疵は、その結論に影響を及ぼす\nものであるから、本件決定は、違法として取り消されるべきである。\n２　被告\n訂正審決の確定により特許請求の範囲の記載が訂正後の特許請求の範囲のと\nおり訂正されたことは認める。\n第４　当裁判所の判断\n訂正審決の確定により特許請求の範囲の記載が訂正後の特許請求の範囲のと\nおり訂正されたことは当事者間に争いがないところ、訂正後の特許請求の範囲と登\n録時の特許請求の範囲とを対比すると、訂正後の特許請求の範囲の各請求項は、そ\nれぞれ登録時の特許請求の範囲の各請求項（請求項１５、１６、１８及び１９を除\nく。）の構成に限定を加えて直接特許請求の範囲を減縮し、又は引用する請求項が\n減縮されたものであることにより間接的に特許請求の範囲を減縮するものであるこ\nとが認められる。また、訂正後の特許請求の範囲において、登録時の特許請求の範\n囲の請求項１５、１６、１８及び１９は削除されたから、当該部分においても特許\n請求の範囲が減縮されているといえる。\nそうすると、本件決定が、本件発明の要旨を登録時の特許請求の範囲のとお\nり認定した点は、結果的に誤りであったことに帰し、この要旨認定を前提として、\n本件発明が、米国特許第4,491,936号明細書、米国特許第2,876,436号明細書、株式\n会社オーム社発行の太田邦一著「超ＬＳＩ入門」１３５～１４３頁、「IEEE\nTRANSACTIONS ON ELECTRON DEVICES」(VOL.ED-26、NO.6)所収のV.Leo\nRideout著「One-Device Cells for Dynamic Random-Access Memories:A Tutorial」\n８４３～８４５頁、特開昭５２－７１１４０号公報、特開昭６１－２２９３５０号\n公報にそれぞれ記載された発明に基づいて当業者が容易に発明をすることができた\nものと判断したことも誤りであったといわざるを得ない。そして、この誤りが、本\n件決定の結論に影響を及ぼすことは明らかであるから、本件決定は、瑕疵があるも\nのとして、取消しを免れない。\nよって、原告の請求は理由があるから認容し、訴訟費用の負担につき行政事\n件訴訟法７条、民事訴訟法６１条を適用して、主文のとおり判決する。\n東京高等裁判所第１３民事部\n裁判長裁判官    　篠　　　原　　　勝　　　美\n裁判官　　　石　　　原　　　直　　　樹\n裁判官　　　宮　　　坂　　　昌　　　利\n"
}