Return-Path: <tao@cernet.edu.cn>
Received: from tsinghua.org.cn ([210.77.143.231])
	by home.ccert.edu.cn (8.13.1/8.13.1) with ESMTP id j0A26Vr5027849
	for <su@ccert.edu.cn>; Mon, 10 Jan 2005 10:06:33 +0800
Received: (eyou send program); Mon, 10 Jan 2005 09:57:51 +0800
Received: (eyou send program); Mon, 10 Jan 2005 09:57:51 +0800
X-EYOU-ORIGINAL-IP: 210.77.143.235
X-EYOU-ENVELOPE-MAILFROM: wlzxrs@cernet.edu.cn
Received: from unknown (HELO eyou.net) (unknown@210.77.143.235)
 by 210.77.143.231 with SMTP; Mon, 10 Jan 2005 09:57:51 +0800
Received: (eyou send program); Mon, 10 Jan 2005 10:11:49 +0800
Message-ID: <305323109.13408@eyou.net>
Received: from 202.112.5.66 by 210.77.143.235 with SMTP; Mon, 10 Jan 2005 10:11:44 +0800
Received: from 56ls81hgnjb0ggr ([202.112.4.6])
	(authenticated bits=0)
	by sea.net.edu.cn (8.12.11/8.12.11) with ESMTP id j0A2ILIL020118
	for <su@ccert.edu.cn>; Mon, 10 Jan 2005 10:18:23 +0800 (CST)
Message-Id: <200501100218.j0A2ILIL020118@sea.net.edu.cn>
From: "tao" <tao@cernet.edu.cn>
Reply-To: tao@cernet.edu.cn
To: su@ccert.edu.cn
Subject: =?gb2312?B?ofEg1dDGuNC+xqzJ6LzGuN+8trmks8zKpg==?=
X-mailer: Foxmail 4.2 [cn]
Mime-Version: 1.0
Content-Type: multipart/mixed;
      boundary="=====000_Dragon780557084587_====="
Date: Mon, 10 Jan 2005 10:17:9 +0800
X-UIDL: f8]"!X]K!!W8'#!Y~7!!

 Subject: IC(集成电路) 芯片设计高级工程师 
      北京希格玛晶华微电子有限公司 
     
      该公司从2000年起开始从事芯片设计,每年高速成长.到2003年,就已经排名于中国微电子行业的前几名.与其他芯片公司不同,我们不注重于宣传和渲染,而是踏踏实实做事. 目前每天出货量就可以百万片为单位. 在公司营业规模高速扩充的同时,我们有效地把公司的人数保持在150人以内.
      我们现在的SOC(System-on-Chip)部门聚集了业界多位高手,和美国从事多年超大规模集成电路的资深人员和高级经理,目前已经成功地设计了以16/32位DSP/MCU为核心的SOC产品,已经量产. 我们现在急需若干非常资深的SOC设计高手,模拟电路设计高手和硬件系统设计高手加盟,成为公司的核心成员,在公司继续保持高速发展的情况下,水涨船高,共同成为中国微电子行业的第一代功臣,共同开创微电子行业的崭新篇章!!
      联系方式：
      E-mail：leijin99@yahoo.com
      地址：北京市海淀区知春路49号希格玛大厦2层
      邮编：100080
      网址：http://www.sigmachip.com 
      工作性质：全职 截止日期：  
      招聘人数：若干 月薪范围：面议 
      工作经验：5年 学历：本科以上 
      工作地点：北京    
     
      职位描述及要求
      有多年IT工作经验，期中至少有5年芯片或FPGA设计经验，或大规模逻辑电路设计经验。必须熟悉 Verilog/VHDL, Simulation. 应征者应该已经成功地带领或参与产品的订案，研发，和投产的全过程。
      没有IC设计经验的，但曾经成功地设计出多个FPGA者同样欢迎。
      请注意,此职位属于资深位置,经验少者请勿申请.谢谢. 

