2行政院國家科學委員會專題研究計畫成果報告
Preparation of NSC Project Reports
計 畫 編 號：NSC 95-2221-E-006-038
執 行 期 限：95年 8月 1日至 96年 7月 31日
主 持 人：陳國聲 國立成功大學機械工程學系(所)
計畫參與人員：陳延彰, 顏嘉良 國立成功大學機械工程學系(所)
一、中文摘要
隨著半導體元件之日益縮小與積集度之增
加，因而發展出多層金屬 (mutil-level
metallization) 內連線架構，但是電阻-電容
時間延遲(RC-time delay)效應等問題也伴
隨出現，因此導入銅製程來解決阻容延
遲。其中的雙大馬士革(Dual Damascene)製
程結構由於殘留應力存在，容易導致銅中
毒、斷線、低介電常數材料(low-k dielectric)
產生空孔，以及介面破裂等問題。因此，
許多人均以有限元素進行 IC 結構的分
析，希望能獲取解決之道。然而，純有限
元素分析並無法提供一有效之概念分析，
或是參數靈敏度，且其Case by case 的性質
經常要花費相當長的時間進行設計更改，
因此我們嘗試透過CAD軟體模擬一套有系
統之雙大馬士革製程步驟，建立內連線模
擬模型，以提供後續之有限元素法進行模
擬分析。針對結構之幾何尺寸及材料性質
等因素進行分析，以探求製程參數對後段
製程結構之結構可靠度影響，並以有限元
素分析進行模型修正與驗證。期望藉由本
研究之推展，對未來IC 元件可靠度之提
升，提供一具體之方向指引。
關鍵詞：半導體製程應力分析、雙大馬士
革結構、低介電材料、有限元素法
Abstract
With the rapid growth in semiconductor industry and
the advancing in fabrication technology, the
minimum feature size is continuously decreased.
Advanced isolation technologies and novel
interconnection method such as Dual Damascene
structures are now widely applied to reduce the
cross-talk between devices and to reduce the
transportation time delay in interconnects. However,
the residual stress existed in STI structures tends to
induce dislocation of the silicon buried layer
underneath, resulting excessive leakage current. In
addition, the use of Cu and low-k dielectric materials
in Dual Damascene structures also tend to induce
many mechanical problems such as Cu-poisoning,
voids and hillocks formation, interface delamination,
as well as the fracture of structures. As a result, stress
analysis is essential. However, due to the
complexity and the scale diversity of the structure,
the task currently is rely on pure FEM analysis and
its case by case nature cannot provide a generic
marco model for conceptual design layout. In this
project, we like to developing semi-analytical
method to investigate the influence of design and
processing variables to the reliability of IC structures.
Marco models based on existed elasticity solution
will be proposed first and subsequently modified and
verified via finite element simulation. It is expected
that by the effort of this work, the reliability of IC
structures can be further improved.
Keywords: Semiconductor stress analysis, shallow
trench isolation, dual damascene structures, low-k
dielectric, finite element method
4統，其示意圖如圖 5，將在編譯器中設定所
需之光罩及製程參數步驟如圖 6所示。
圖 4 典型雙大馬士革內連線結構
圖 5 製程系統示意圖
圖 6 編譯器中設定光罩及製程參數
雙大馬士革法之製程方式，如圖 7，首
先以下層銅導線光罩M1進行第一層內金
屬介電層(inter-metal dielectric,IMD)的蝕刻
圖 7(b)及圖 8（b）；接著以階梯覆蓋方式
沈積一層阻障層及電鍍銅金屬層如圖 7(c)
及圖 8(c)；然後沈積中止層；而後在蝕刻
出中介窗及上層導線如圖 7(d)及圖 8(d)；
最後再沉積阻障層及銅的電鍍，如圖 7(f)
及圖 8(f)。
圖 7 雙大馬士革製程方式流程圖
圖 8 以 Z-Fab模擬雙大馬士革製程
將結構中之內金屬介電層、中止層及
阻障層移除可見標準之銅內連線結構，如
圖 9 所示。因此可藉由設計不同之光罩並
配合 Z-Fab 製程參數的調整，可建立一套
製程模擬系統，簡化模型之建立，並且可
以再經由模型網格化 (meshing)，提供給
FEM作分析。
圖 9 銅內連線之結構
四、有限元素法模型建立與分析
為研究銅導線及低介電層材料之應力
狀態，本文選用有限元素分析軟體
ABAQUS V6.4。首先將三維之內連線結構
簡化成二維之模型，示意圖如圖 10所示，
取線寬 0.1μm 之銅導線相嵌在邊長各
1.0μm之介電層材料，在圖 10(a)中觀察單
一銅導線周圍之應力分佈；圖 10(b)探討相
鄰距離 a之銅導線應力相互作用之情形。
(a) (b) (c)
(d)(e)(f)
(a) (b) (c)
(d)(e)(f)
IMD1
IMD2
IMD3
M1
M2
Via
Barrier layer
stop layer
t1
t2
t3
t4
t5
t6
t7
t8
t9
