## RISC-V发展目标

* 作为完全开放的ISA供学术界和工业界使用。
* 应能落地到实际硬件实现而非单纯的模拟或二进制转换。
* 避免为特定微架构或特定实现方案的“过度设计”，在更通用的角度上优化效率。
* 分为小型基础整数指令集和可选的标准扩展两部分，其中前者实现一套基本的小规模的整数指令以尽可能降低复杂度、提高通用性，后者实现复杂的功能以简化上层实现和软件开发。
* 支持修订版的2008年IEEE-754浮点标准。
* 支持可扩展的ISA扩展和变体。
* 完成32位、64位两种寻址空间下的应用、操作系统内核和硬件实现。
* 支持高度并行的多核（multicore）或众核（manycore）硬件实现，包括异构多核处理器的情况。
* 提供可选的变长指令，既可以扩展可用的指令编码空间，也支持可选的密集指令编码以提高性能、静态代码大小和能源效率。
* 支持完全虚拟化，以简化hypervisor的开发。
* 能够简化对新特权级架构设计的实验。

RISC-V ISA将尽可能避免定义过于具体的实现细节，并提供可广泛应用的软件可见接口，而非仅适用于具体硬件的特定设计。

RISC-V规范分两卷，第一卷定义了非特权指令的设计（包含基础、可选两部分），非特权指令是一种在所有特权模式下、所有特权级架构中均支持的指令子集，然而其行为模式可能在不同特权模式、不同特权级架构下有所差异。第二卷则定义了第一特权级的指令架构。

## 术语

ISA：指令集架构（Instruction-Set Architecture）。

Core：包含独立取指单元的核心组件。

Coprocessor：附加在Core上，具有一定的自治能力，指令流可被RISC-V Core调度。

Accelerator：指代仅能执行特定数学运算的硬件单元，I/O加速器就是一种重要的RISC-V加速器，专职负责I/O设备的处理任务。

hart："Hardware Thread"的缩写，直译为“硬件线程”。一个hart代表着处理器的一个执行单元，拥有自己的指令集状态（如程序计数器、寄存器等），能够独立执行程序。多个hart可以并行执行，从而实现多线程或多核处理。





