目录结构:
1.aluTestGen.py是用来产生test_vector的python脚本
2.datapath.png是alu的截图
3.project1_alu.circ是logisim工程
4.signals包含了datapath中的各个控制信号及其逻辑表达式(不过有点乱)
------------------------------------------------------------------
------------------------------------------------------------------
接下来对各电路的门数计数，选择其中最长的数据通路

xor_1bits : 2 gates
adder_1bits : 4 gates
adder_32 : 4*32 + 2(溢出信号需要一个异或门) = 130 gates
shift_32 : 5 gates 
controlUnit : 3 gates

然后来是alu的通路:
逻辑操作门延时比较少，直接忽略，用加法器延时最多，其中以比较指令为最
比较指令: 1 + 130 + 1 + 1 + 1 + 1 + 1 = 136 gates


因此alu应该有130个门延时

alu总逻辑门数就不数了...
