//--------------------------------------------------------------------
// Created by Microsemi SmartDesign Sat Aug 21 22:24:14 2021
// Parameters for CORESDR_AHB
//--------------------------------------------------------------------


parameter AUTO_PCH = 0;
parameter BURST_SUPPORT = 1;
parameter CL = 2;
parameter COLBITS = 3;
parameter DELAY = 10000;
parameter ECC = 0;
parameter FAMILY = 19;
parameter HDL_license = "U";
parameter MRD = 2;
parameter RAS = 5;
parameter RC = 7;
parameter RCD = 3;
parameter REF = 1040;
parameter REGDIMM = 0;
parameter RFC = 7;
parameter ROWBITS = 1;
parameter RP = 3;
parameter RRD = 2;
parameter SDRAM_BANKSTATMODULES = 4;
parameter SDRAM_CHIPBITS = 1;
parameter SDRAM_CHIPS = 1;
parameter SDRAM_COLBITS = 8;
parameter SDRAM_DQSIZE = 16;
parameter SDRAM_RASIZE = 31;
parameter SDRAM_ROWBITS = 12;
parameter SYS_FREQ = 0;
parameter testbench = "User";
parameter WR = 2;
