# 加法器 Adder

加法器模拟的是加法运算，比如$5+6=11$，对于十进制的加法而言，此式子的运算结果为本位为1，进位为1。对于二进制而言，问题变得更加简单。

### 半加器

所谓半加器，是指不带进位的加法，即一位二进制数进行相加。于是有下述真值表

|  A   |  B   | Sum  |  C   |
| :--: | :--: | :--: | :--: |
|  0   |  0   |  0   |  0   |
|  1   |  0   |  1   |  0   |
|  0   |  1   |  1   |  0   |
|  1   |  1   |  0   |  1   |

于是，根据真值表可以写出Sum与C的表达式
$$
Sum = A\overline{B}+\overline{A}B = A\oplus B\\
C = AB
$$
因此，半加器代码

```verilog
module half_adder(
	input  A
    input B
    output Sum
    output C
)


```



