//
// IR
//

module (
clk,
ldIR,
reset,
Bus,
IR
);

input clk,ldIR, reset;
input [15:0] Bus;
output [15:0] IR;

endmodule