TimeQuest Timing Analyzer report for readout_card
Fri Mar 23 17:08:01 2012
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Setup Transfers
 21. Hold Transfers
 22. Report TCCS
 23. Report RSKM
 24. Unconstrained Paths
 25. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; readout_card                                                     ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S40F780C7                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Slow Model                                                       ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  37.5%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; readout_card.sdc ; OK     ; Fri Mar 23 17:07:48 2012 ;
+------------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; Clock Name                                    ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                 ; Targets                                  ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; inclk                                         ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { inclk }                                ;
; inclk_virt                                    ; Virtual   ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { }                                      ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[0] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[2] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; Generated ; 80.000 ; 12.5 MHz  ; 0.000  ; 40.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[3] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[4] } ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+


+-------------------------------------------------------------------------------------+
; Fmax Summary                                                                        ;
+------------+-----------------+-----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                    ; Note ;
+------------+-----------------+-----------------------------------------------+------+
; 51.07 MHz  ; 51.07 MHz       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;      ;
; 128.8 MHz  ; 128.8 MHz       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;      ;
; 153.09 MHz ; 153.09 MHz      ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;      ;
+------------+-----------------+-----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Setup Summary                                                          ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 0.419  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 2.236  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 16.780 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Hold Summary                                                          ;
+-----------------------------------------------+-------+---------------+
; Clock                                         ; Slack ; End Point TNS ;
+-----------------------------------------------+-------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 0.851 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.867 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.905 ; 0.000         ;
+-----------------------------------------------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                            ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.810  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 8.810  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; 8.810  ; 0.000         ;
; inclk                                         ; 20.000 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 38.810 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 8.161  ; 8.161  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 7.665  ; 7.665  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 7.472  ; 7.472  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 8.159  ; 8.159  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 7.942  ; 7.942  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 7.886  ; 7.886  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 8.161  ; 8.161  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 7.944  ; 7.944  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 8.022  ; 8.022  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 7.538  ; 7.538  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 7.501  ; 7.501  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 7.318  ; 7.318  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 7.319  ; 7.319  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 7.230  ; 7.230  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 6.795  ; 6.795  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 8.937  ; 8.937  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 8.937  ; 8.937  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 8.506  ; 8.506  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 8.707  ; 8.707  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 8.519  ; 8.519  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 8.440  ; 8.440  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 8.397  ; 8.397  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 8.011  ; 8.011  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 8.198  ; 8.198  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 7.651  ; 7.651  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 7.618  ; 7.618  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 7.408  ; 7.408  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 7.386  ; 7.386  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 7.186  ; 7.186  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 6.963  ; 6.963  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 8.167  ; 8.167  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 7.680  ; 7.680  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 7.921  ; 7.921  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 8.167  ; 8.167  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 8.079  ; 8.079  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 8.130  ; 8.130  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 7.996  ; 7.996  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 7.944  ; 7.944  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 7.688  ; 7.688  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 7.677  ; 7.677  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 7.527  ; 7.527  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 8.027  ; 8.027  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 7.511  ; 7.511  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 7.302  ; 7.302  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 7.620  ; 7.620  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 9.864  ; 9.864  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 9.847  ; 9.847  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 9.864  ; 9.864  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 9.435  ; 9.435  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 9.511  ; 9.511  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 9.263  ; 9.263  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 9.267  ; 9.267  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 9.230  ; 9.230  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 9.237  ; 9.237  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 9.164  ; 9.164  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 8.946  ; 8.946  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 8.901  ; 8.901  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 8.315  ; 8.315  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 8.384  ; 8.384  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 7.320  ; 7.320  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 8.750  ; 8.750  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 8.170  ; 8.170  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 8.750  ; 8.750  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 8.368  ; 8.368  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 8.147  ; 8.147  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 8.107  ; 8.107  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 8.005  ; 8.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 7.449  ; 7.449  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 8.067  ; 8.067  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 8.643  ; 8.643  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 7.503  ; 7.503  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 6.908  ; 6.908  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 7.731  ; 7.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 7.663  ; 7.663  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 6.435  ; 6.435  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 8.940  ; 8.940  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 8.754  ; 8.754  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 8.707  ; 8.707  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 8.940  ; 8.940  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 8.805  ; 8.805  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 8.733  ; 8.733  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 8.507  ; 8.507  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 7.877  ; 7.877  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 8.461  ; 8.461  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 8.890  ; 8.890  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 8.263  ; 8.263  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 8.246  ; 8.246  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 8.090  ; 8.090  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 8.399  ; 8.399  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 7.426  ; 7.426  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 9.225  ; 9.225  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 8.813  ; 8.813  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 8.872  ; 8.872  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 9.064  ; 9.064  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 8.948  ; 8.948  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 8.860  ; 8.860  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 8.766  ; 8.766  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 9.225  ; 9.225  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 8.465  ; 8.465  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 8.365  ; 8.365  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 8.274  ; 8.274  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 8.735  ; 8.735  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 8.566  ; 8.566  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 8.403  ; 8.403  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 7.412  ; 7.412  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 8.496  ; 8.496  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 8.496  ; 8.496  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 8.463  ; 8.463  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 8.199  ; 8.199  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 7.940  ; 7.940  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 8.233  ; 8.233  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 8.164  ; 8.164  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 7.947  ; 7.947  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 7.639  ; 7.639  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 8.353  ; 8.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 8.028  ; 8.028  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 8.109  ; 8.109  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 7.889  ; 7.889  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 8.228  ; 8.228  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 7.357  ; 7.357  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 9.966  ; 9.966  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 21.141 ; 21.141 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 19.141 ; 19.141 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 19.626 ; 19.626 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 19.964 ; 19.964 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 21.141 ; 21.141 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 9.929  ; 9.929  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 9.548  ; 9.548  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -1.341 ; -1.341 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                               ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -4.572  ; -4.572  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -4.572  ; -4.572  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -5.397  ; -5.397  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -6.093  ; -6.093  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -5.742  ; -5.742  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -5.789  ; -5.789  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -5.857  ; -5.857  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -5.963  ; -5.963  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -5.335  ; -5.335  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -5.642  ; -5.642  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -5.781  ; -5.781  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -5.542  ; -5.542  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -5.561  ; -5.561  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -5.526  ; -5.526  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -4.740  ; -4.740  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -4.329  ; -4.329  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -5.215  ; -5.215  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -5.752  ; -5.752  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -6.022  ; -6.022  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -5.607  ; -5.607  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -5.618  ; -5.618  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -5.496  ; -5.496  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -5.639  ; -5.639  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -5.456  ; -5.456  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -5.315  ; -5.315  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -5.337  ; -5.337  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -5.292  ; -5.292  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -5.267  ; -5.267  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -5.161  ; -5.161  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -4.329  ; -4.329  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -4.294  ; -4.294  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -4.294  ; -4.294  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -5.574  ; -5.574  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -5.948  ; -5.948  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -5.615  ; -5.615  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -6.051  ; -6.051  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -5.833  ; -5.833  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -5.719  ; -5.719  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -5.886  ; -5.886  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -5.645  ; -5.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -5.580  ; -5.580  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -5.832  ; -5.832  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -5.654  ; -5.654  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -5.510  ; -5.510  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -4.730  ; -4.730  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -5.326  ; -5.326  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -6.370  ; -6.370  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -7.356  ; -7.356  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -7.128  ; -7.128  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -7.113  ; -7.113  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -6.864  ; -6.864  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -6.954  ; -6.954  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -6.924  ; -6.924  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -7.039  ; -7.039  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -5.487  ; -5.487  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -6.748  ; -6.748  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -6.703  ; -6.703  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -6.287  ; -6.287  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -6.361  ; -6.361  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -5.326  ; -5.326  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -4.659  ; -4.659  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -4.663  ; -4.663  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -5.754  ; -5.754  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -6.047  ; -6.047  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -5.568  ; -5.568  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -5.566  ; -5.566  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -5.531  ; -5.531  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -5.265  ; -5.265  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -5.546  ; -5.546  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -5.423  ; -5.423  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -5.341  ; -5.341  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -4.815  ; -4.815  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -5.016  ; -5.016  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -5.609  ; -5.609  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -4.659  ; -4.659  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -5.086  ; -5.086  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -5.086  ; -5.086  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -6.386  ; -6.386  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -6.531  ; -6.531  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -6.311  ; -6.311  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -6.343  ; -6.343  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -6.269  ; -6.269  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -5.919  ; -5.919  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -6.296  ; -6.296  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -5.791  ; -5.791  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -6.089  ; -6.089  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -6.182  ; -6.182  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -6.074  ; -6.074  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -5.924  ; -5.924  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -5.393  ; -5.393  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -4.503  ; -4.503  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -4.503  ; -4.503  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -5.964  ; -5.964  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -6.143  ; -6.143  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -6.025  ; -6.025  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -5.935  ; -5.935  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -5.839  ; -5.839  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -6.317  ; -6.317  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -5.901  ; -5.901  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -5.799  ; -5.799  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -5.706  ; -5.706  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -6.177  ; -6.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -6.013  ; -6.013  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -5.428  ; -5.428  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -4.661  ; -4.661  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -4.365  ; -4.365  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -4.675  ; -4.675  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -6.134  ; -6.134  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -5.785  ; -5.785  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -5.550  ; -5.550  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -5.934  ; -5.934  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -5.575  ; -5.575  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -5.964  ; -5.964  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -5.024  ; -5.024  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -5.930  ; -5.930  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -5.848  ; -5.848  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -5.775  ; -5.775  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -5.278  ; -5.278  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -5.643  ; -5.643  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -4.365  ; -4.365  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -9.841  ; -9.841  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -14.230 ; -14.230 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -14.230 ; -14.230 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -14.760 ; -14.760 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -14.892 ; -14.892 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -14.780 ; -14.780 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -9.804  ; -9.804  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -9.423  ; -9.423  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 1.466   ; 1.466   ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.896  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.881  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.918  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.927  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.932  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.951  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.947  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.941  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 13.352 ; 13.352 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 5.844  ; 5.844  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 5.838  ; 5.838  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 5.534  ; 5.534  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 5.473  ; 5.473  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 5.576  ; 5.576  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 5.830  ; 5.830  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 5.540  ; 5.540  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 5.844  ; 5.844  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 4.716  ; 4.716  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 5.815  ; 5.815  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 5.192  ; 5.192  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 5.284  ; 5.284  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 5.208  ; 5.208  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 5.230  ; 5.230  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 5.269  ; 5.269  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 5.446  ; 5.446  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 4.571  ; 4.571  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 4.055  ; 4.055  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 4.055  ; 4.055  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 4.298  ; 4.298  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 4.601  ; 4.601  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 4.587  ; 4.587  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 4.844  ; 4.844  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 5.446  ; 5.446  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 4.874  ; 4.874  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 4.304  ; 4.304  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 4.302  ; 4.302  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 4.638  ; 4.638  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 4.654  ; 4.654  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 4.639  ; 4.639  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 5.809  ; 5.809  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 4.918  ; 4.918  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 5.273  ; 5.273  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 5.167  ; 5.167  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 5.201  ; 5.201  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 5.212  ; 5.212  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 4.697  ; 4.697  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 4.979  ; 4.979  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 4.943  ; 4.943  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 5.429  ; 5.429  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 4.150  ; 4.150  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 5.809  ; 5.809  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 4.687  ; 4.687  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 5.220  ; 5.220  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 5.093  ; 5.093  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 6.054  ; 6.054  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 5.495  ; 5.495  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 4.970  ; 4.970  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 5.218  ; 5.218  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 5.271  ; 5.271  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 4.943  ; 4.943  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 5.283  ; 5.283  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 5.464  ; 5.464  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 5.508  ; 5.508  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 5.412  ; 5.412  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 5.276  ; 5.276  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 6.054  ; 6.054  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 5.205  ; 5.205  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 5.552  ; 5.552  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 5.224  ; 5.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 10.558 ; 10.558 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 8.319  ; 8.319  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 7.577  ; 7.577  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 8.059  ; 8.059  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 8.168  ; 8.168  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 8.252  ; 8.252  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 8.572  ; 8.572  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 8.007  ; 8.007  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 7.813  ; 7.813  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 8.375  ; 8.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 10.558 ; 10.558 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 8.051  ; 8.051  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 9.033  ; 9.033  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 8.869  ; 8.869  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 10.266 ; 10.266 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 8.712  ; 8.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 8.712  ; 8.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 7.530  ; 7.530  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 7.297  ; 7.297  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 6.771  ; 6.771  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 6.745  ; 6.745  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 8.259  ; 8.259  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 8.423  ; 8.423  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 6.744  ; 6.744  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 7.742  ; 7.742  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 6.731  ; 6.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 7.318  ; 7.318  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 8.072  ; 8.072  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 7.662  ; 7.662  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 7.749  ; 7.749  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 8.785  ; 8.785  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 8.064  ; 8.064  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 8.671  ; 8.671  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 8.752  ; 8.752  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 8.508  ; 8.508  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 7.761  ; 7.761  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 8.226  ; 8.226  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 8.785  ; 8.785  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 8.293  ; 8.293  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 7.809  ; 7.809  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 8.318  ; 8.318  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 7.819  ; 7.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 7.864  ; 7.864  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 8.775  ; 8.775  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 8.666  ; 8.666  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 8.766  ; 8.766  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 8.095  ; 8.095  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 7.863  ; 7.863  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 8.766  ; 8.766  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 7.338  ; 7.338  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 8.309  ; 8.309  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 6.516  ; 6.516  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 8.356  ; 8.356  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 6.624  ; 6.624  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 7.539  ; 7.539  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 7.698  ; 7.698  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 7.705  ; 7.705  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 7.284  ; 7.284  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 6.660  ; 6.660  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 8.735  ; 8.735  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 10.883 ; 10.883 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 8.246  ; 8.246  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 5.690  ; 5.690  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 6.856  ; 6.856  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 7.705  ; 7.705  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 10.883 ; 10.883 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 9.220  ; 9.220  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 9.562  ; 9.562  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 10.840 ; 10.840 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 7.106  ; 7.106  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 9.238  ; 9.238  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 11.359 ; 11.359 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 7.044  ; 7.044  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 14.158 ; 14.158 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 13.495 ; 13.495 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 12.003 ; 12.003 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 7.660  ; 7.660  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;        ; 2.896  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;        ; 2.881  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;        ; 2.918  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;        ; 2.927  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;        ; 2.932  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;        ; 2.951  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;        ; 2.947  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;        ; 2.941  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 9.355  ; 9.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 8.359  ; 8.359  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 9.355  ; 9.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 8.355  ; 8.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 8.190  ; 8.190  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 6.801  ; 6.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 7.367  ; 7.367  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 7.857  ; 7.857  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 8.257  ; 8.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 12.371 ; 12.371 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 10.942 ; 10.942 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 10.297 ; 10.297 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 12.371 ; 12.371 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 10.776 ; 10.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 7.943  ; 7.943  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 10.408 ; 10.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 10.941 ; 10.941 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 10.321 ; 10.321 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 12.234 ; 12.234 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 9.171  ; 9.171  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 10.507 ; 10.507 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 9.385  ; 9.385  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 10.476 ; 10.476 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 9.867  ; 9.867  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 12.234 ; 12.234 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 10.003 ; 10.003 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 9.588  ; 9.588  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 10.295 ; 10.295 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 9.221  ; 9.221  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 8.845  ; 8.845  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 8.283  ; 8.283  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 10.295 ; 10.295 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 6.933  ; 6.933  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 7.337  ; 7.337  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 7.835  ; 7.835  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 6.681  ; 6.681  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;        ; 8.589  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;        ; 8.281  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;        ; 8.492  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;        ; 8.335  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;        ; 7.648  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;        ; 6.283  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;        ; 8.073  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;        ; 7.116  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;        ; 8.589  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.896  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.881  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.918  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.927  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.932  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.951  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.947  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.941  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 8.764  ; 8.764  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 4.716  ; 4.716  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 5.838  ; 5.838  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 5.534  ; 5.534  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 5.473  ; 5.473  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 5.576  ; 5.576  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 5.830  ; 5.830  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 5.540  ; 5.540  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 5.844  ; 5.844  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 4.716  ; 4.716  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 5.815  ; 5.815  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 5.192  ; 5.192  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 5.284  ; 5.284  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 5.208  ; 5.208  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 5.230  ; 5.230  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 5.269  ; 5.269  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 4.055  ; 4.055  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 4.571  ; 4.571  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 4.055  ; 4.055  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 4.055  ; 4.055  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 4.298  ; 4.298  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 4.601  ; 4.601  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 4.587  ; 4.587  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 4.844  ; 4.844  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 5.446  ; 5.446  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 4.874  ; 4.874  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 4.304  ; 4.304  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 4.302  ; 4.302  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 4.638  ; 4.638  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 4.654  ; 4.654  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 4.639  ; 4.639  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 4.150  ; 4.150  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 4.918  ; 4.918  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 5.273  ; 5.273  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 5.167  ; 5.167  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 5.201  ; 5.201  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 5.212  ; 5.212  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 4.697  ; 4.697  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 4.979  ; 4.979  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 4.943  ; 4.943  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 5.429  ; 5.429  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 4.150  ; 4.150  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 5.809  ; 5.809  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 4.687  ; 4.687  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 5.220  ; 5.220  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 5.093  ; 5.093  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 4.943  ; 4.943  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 5.495  ; 5.495  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 4.970  ; 4.970  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 5.218  ; 5.218  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 5.271  ; 5.271  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 4.943  ; 4.943  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 5.283  ; 5.283  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 5.464  ; 5.464  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 5.508  ; 5.508  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 5.412  ; 5.412  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 5.276  ; 5.276  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 6.054  ; 6.054  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 5.205  ; 5.205  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 5.552  ; 5.552  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 5.224  ; 5.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 7.577  ; 7.577  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 8.319  ; 8.319  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 7.577  ; 7.577  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 8.059  ; 8.059  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 8.168  ; 8.168  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 8.252  ; 8.252  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 8.572  ; 8.572  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 8.007  ; 8.007  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 7.813  ; 7.813  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 8.375  ; 8.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 10.558 ; 10.558 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 8.051  ; 8.051  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 9.033  ; 9.033  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 8.869  ; 8.869  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 10.266 ; 10.266 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 6.731  ; 6.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 8.712  ; 8.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 7.530  ; 7.530  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 7.297  ; 7.297  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 6.771  ; 6.771  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 6.745  ; 6.745  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 8.259  ; 8.259  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 8.423  ; 8.423  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 6.744  ; 6.744  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 7.742  ; 7.742  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 6.731  ; 6.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 7.318  ; 7.318  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 8.072  ; 8.072  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 7.662  ; 7.662  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 7.749  ; 7.749  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 7.761  ; 7.761  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 8.064  ; 8.064  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 8.671  ; 8.671  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 8.752  ; 8.752  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 8.508  ; 8.508  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 7.761  ; 7.761  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 8.226  ; 8.226  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 8.785  ; 8.785  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 8.293  ; 8.293  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 7.809  ; 7.809  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 8.318  ; 8.318  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 7.819  ; 7.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 7.864  ; 7.864  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 8.775  ; 8.775  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 8.666  ; 8.666  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 6.516  ; 6.516  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 8.095  ; 8.095  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 7.863  ; 7.863  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 8.766  ; 8.766  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 7.338  ; 7.338  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 8.309  ; 8.309  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 6.516  ; 6.516  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 8.356  ; 8.356  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 6.624  ; 6.624  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 7.539  ; 7.539  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 7.698  ; 7.698  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 7.705  ; 7.705  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 7.284  ; 7.284  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 6.660  ; 6.660  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 8.735  ; 8.735  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 5.416  ; 5.416  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 7.972  ; 7.972  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 5.416  ; 5.416  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 6.582  ; 6.582  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 7.431  ; 7.431  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 10.609 ; 10.609 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 9.106  ; 9.106  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 9.448  ; 9.448  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 10.566 ; 10.566 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 7.106  ; 7.106  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 9.183  ; 9.183  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 10.610 ; 10.610 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 7.044  ; 7.044  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 9.801  ; 9.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 9.132  ; 9.132  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 9.071  ; 9.071  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 7.660  ; 7.660  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;        ; 2.896  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;        ; 2.881  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;        ; 2.918  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;        ; 2.927  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;        ; 2.932  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;        ; 2.951  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;        ; 2.947  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;        ; 2.941  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 6.801  ; 6.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 8.359  ; 8.359  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 9.355  ; 9.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 8.355  ; 8.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 8.190  ; 8.190  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 6.801  ; 6.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 7.367  ; 7.367  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 7.857  ; 7.857  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 8.257  ; 8.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 6.283  ; 7.471  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 8.281  ; 9.505  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 8.492  ; 9.782  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 8.335  ; 9.921  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 7.648  ; 9.537  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 6.283  ; 7.471  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 8.073  ; 9.458  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 7.116  ; 8.341  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 8.589  ; 9.582  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 7.502  ; 7.502  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 7.502  ; 7.502  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 9.434  ; 9.434  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 8.315  ; 8.315  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 8.538  ; 8.538  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 8.025  ; 8.025  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 9.496  ; 9.496  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 7.819  ; 7.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 7.863  ; 7.863  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 6.681  ; 6.681  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 9.221  ; 9.221  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 8.845  ; 8.845  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 8.283  ; 8.283  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 10.295 ; 10.295 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 6.933  ; 6.933  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 7.337  ; 7.337  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 7.835  ; 7.835  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 6.681  ; 6.681  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;        ; 6.283  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;        ; 8.281  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;        ; 8.492  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;        ; 8.335  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;        ; 7.648  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;        ; 6.283  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;        ; 8.073  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;        ; 7.116  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;        ; 8.589  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 7.996 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                        ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 7.217 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                        ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 7.996     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 7.217     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 144586618 ; 264      ; 8        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 723       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 296       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 1616      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                             ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 144586618 ; 264      ; 8        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 723       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 296       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 1616      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 10    ; 10    ;
; Unconstrained Input Port Paths  ; 30374 ; 30374 ;
; Unconstrained Output Ports      ; 161   ; 161   ;
; Unconstrained Output Port Paths ; 339   ; 339   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Mar 23 17:07:41 2012
Info: Command: quartus_sta readout_card -c readout_card
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (332104): Reading SDC File: 'readout_card.sdc'
Warning (332061): Virtual clock inclk_virt is never referenced in any input or output delay assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 0.419
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.419         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info (332119):     2.236         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info (332119):    16.780         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info (332146): Worst-case hold slack is 0.851
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.851         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info (332119):     0.867         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
    Info (332119):     0.905         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.810
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.810         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info (332119):     8.810         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info (332119):     8.810         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk4 
    Info (332119):    20.000         0.000 inclk 
    Info (332119):    38.810         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.419
    Info (332115): -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.419 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[0]
    Info (332115): To Node      : dispatch:i_dispatch|altsyncram:buf|altsyncram_89u3:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.344      0.344  R        clock network delay
    Info (332115):      0.546      0.202     uTco  dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[0]
    Info (332115):      0.546      0.000 RR  CELL  i_dispatch|wishbone|addr[0]|regout
    Info (332115):      2.925      2.379 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[4][0]|datab
    Info (332115):      3.306      0.381 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[4][0]|combout
    Info (332115):      3.465      0.159 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[3][0]|datad
    Info (332115):      3.565      0.100 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[3][0]|combout
    Info (332115):      4.606      1.041 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux162~4|datac
    Info (332115):      4.850      0.244 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux162~4|combout
    Info (332115):      6.412      1.562 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[0][0]|datab
    Info (332115):      6.793      0.381 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[0][0]|combout
    Info (332115):      8.572      1.779 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux196~25|datac
    Info (332115):      8.816      0.244 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux196~25|combout
    Info (332115):      9.430      0.614 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux196~27|datad
    Info (332115):      9.530      0.100 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux196~27|combout
    Info (332115):     10.859      1.329 RR    IC  i_flux_loop|i_wbs_fb_data|Mux31~10|datad
    Info (332115):     10.959      0.100 RR  CELL  i_flux_loop|i_wbs_fb_data|Mux31~10|combout
    Info (332115):     11.641      0.682 RR    IC  i_flux_loop|i_wbs_fb_data|Mux31~11|datac
    Info (332115):     11.885      0.244 RR  CELL  i_flux_loop|i_wbs_fb_data|Mux31~11|combout
    Info (332115):     12.573      0.688 RR    IC  i_flux_loop|i_wbs_fb_data|Mux31~13_Duplicate_2|datad
    Info (332115):     12.673      0.100 RR  CELL  i_flux_loop|i_wbs_fb_data|Mux31~13_Duplicate_2|combout
    Info (332115):     14.088      1.415 RR    IC  Mux31~23|datac
    Info (332115):     14.332      0.244 RR  CELL  Mux31~23|combout
    Info (332115):     15.035      0.703 RR    IC  Mux31~20|datac
    Info (332115):     15.279      0.244 RR  CELL  Mux31~20|combout
    Info (332115):     15.438      0.159 RR    IC  Mux31~21|datad
    Info (332115):     15.538      0.100 RR  CELL  Mux31~21|combout
    Info (332115):     16.170      0.632 RR    IC  Mux31~22|datad
    Info (332115):     16.270      0.100 RR  CELL  Mux31~22|combout
    Info (332115):     18.588      2.318 RR    IC  i_dispatch|Selector48~1|datad
    Info (332115):     18.688      0.100 RR  CELL  i_dispatch|Selector48~1|combout
    Info (332115):     19.463      0.775 RR    IC  i_dispatch|buf|auto_generated|ram_block1a0|portadatain[0]
    Info (332115):     19.774      0.311 RR  CELL  dispatch:i_dispatch|altsyncram:buf|altsyncram_89u3:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.364      0.364  R        clock network delay
    Info (332115):     20.193     -0.171     uTsu  dispatch:i_dispatch|altsyncram:buf|altsyncram_89u3:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.774
    Info (332115): Data Required Time :    20.193
    Info (332115): Slack              :     0.419 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.236
    Info (332115): -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.236 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_3d32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[1]
    Info (332115): To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_3d32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info (332115): Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info (332115): Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.372      0.372  R        clock network delay
    Info (332115):      0.574      0.202     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_3d32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[1]
    Info (332115):      0.574      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dffe9a[1]|regout
    Info (332115):      1.613      1.039 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|dataa
    Info (332115):      2.131      0.518 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info (332115):      2.131      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info (332115):      2.202      0.071 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info (332115):      2.202      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info (332115):      2.273      0.071 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info (332115):      2.273      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info (332115):      2.789      0.516 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info (332115):      3.769      0.980 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datad
    Info (332115):      3.869      0.100 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info (332115):      4.558      0.689 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|dataa
    Info (332115):      5.076      0.518 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info (332115):      5.076      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info (332115):      5.592      0.516 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      7.559      1.967 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a0|portawe
    Info (332115):      7.938      0.379 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_3d32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.345      0.345  R        clock network delay
    Info (332115):     10.174     -0.171     uTsu  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_3d32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.938
    Info (332115): Data Required Time :    10.174
    Info (332115): Slack              :     2.236 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 16.780
    Info (332115): -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 16.780 
    Info (332115): ===================================================================
    Info (332115): From Node    : flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|reg[26][4]
    Info (332115): To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|data_reg[4]
    Info (332115): Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     60.000     60.000           launch edge time
    Info (332115):     60.318      0.318  R        clock network delay
    Info (332115):     60.520      0.202     uTco  flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|reg[26][4]
    Info (332115):     60.520      0.000 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[26][4]|regout
    Info (332115):     62.867      2.347 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_offset_ctrl|i_offset_spi_if|data_reg[4]|dataa
    Info (332115):     63.537      0.670 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|data_reg[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     80.328      0.328  R        clock network delay
    Info (332115):     80.317     -0.011     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|data_reg[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    63.537
    Info (332115): Data Required Time :    80.317
    Info (332115): Slack              :    16.780 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.851
    Info (332115): -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.851 
    Info (332115): ===================================================================
    Info (332115): From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]
    Info (332115): To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|multiplicand_b_reg[15]
    Info (332115): Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.363      0.363  R        clock network delay
    Info (332115):      0.565      0.202     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]
    Info (332115):      0.899      0.334 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|calc_shift_state[6]|combout
    Info (332115):      1.058      0.159 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|multiplicand_b_reg[15]|datad
    Info (332115):      1.328      0.270 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|multiplicand_b_reg[15]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.363      0.363  R        clock network delay
    Info (332115):      0.477      0.114      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|multiplicand_b_reg[15]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.328
    Info (332115): Data Required Time :     0.477
    Info (332115): Slack              :     0.851 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.867
    Info (332115): -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.867 
    Info (332115): ===================================================================
    Info (332115): From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|data_reg[15]
    Info (332115): To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|spi_sdat_o
    Info (332115): Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info (332115): Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.295      0.295  R        clock network delay
    Info (332115):      0.497      0.202     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|data_reg[15]
    Info (332115):      0.497      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch6|i_offset_ctrl|i_offset_spi_if|data_reg[15]|regout
    Info (332115):      1.173      0.676 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch6|i_offset_ctrl|i_offset_spi_if|spi_sdat_o|datac
    Info (332115):      1.276      0.103 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|spi_sdat_o
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.295      0.295  R        clock network delay
    Info (332115):      0.409      0.114      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|spi_sdat_o
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.276
    Info (332115): Data Required Time :     0.409
    Info (332115): Slack              :     0.867 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.905
    Info (332115): -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.905 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_3d32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe5a[4]
    Info (332115): To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_3d32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[4]
    Info (332115): Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.390      0.390  R        clock network delay
    Info (332115):      0.592      0.202     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_3d32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe5a[4]
    Info (332115):      0.592      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dffe5a[4]|regout
    Info (332115):      1.292      0.700 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dffe9a[4]|datac
    Info (332115):      1.395      0.103 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_3d32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.376      0.376  R        clock network delay
    Info (332115):      0.490      0.114      uTh  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_3d32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.395
    Info (332115): Data Required Time :     0.490
    Info (332115): Slack              :     0.905 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.810
    Info (332113): Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.810 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk
    Info (332113):      1.062      1.062 RR  CELL  inclk|combout
    Info (332113):      2.122      1.060 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info (332113):     -2.450     -4.572 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info (332113):     -0.334      2.116 RR    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.310      0.644 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk
    Info (332113):      6.062      1.062 RR  CELL  inclk|combout
    Info (332113):      7.122      1.060 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info (332113):      2.550     -4.572 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info (332113):      4.666      2.116 FF    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.310      0.644 FF  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.190
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     3.810
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.810
    Info (332113): Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 8.810 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk
    Info (332113):      1.062      1.062 RR  CELL  inclk|combout
    Info (332113):      2.122      1.060 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info (332113):     -2.450     -4.572 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info (332113):     -0.255      2.195 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.389      0.644 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk
    Info (332113):     11.062      1.062 RR  CELL  inclk|combout
    Info (332113):     12.122      1.060 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info (332113):      7.550     -4.572 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info (332113):      9.745      2.195 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.389      0.644 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.190
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     8.810
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.810
    Info (332113): Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk4}]...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 8.810 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk4
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk
    Info (332113):     11.062      1.062 RR  CELL  inclk|combout
    Info (332113):     12.122      1.060 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info (332113):      7.550     -4.572 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info (332113):      9.709      2.159 RR    IC  i_frame_timing|ftc|sync_temp|clk
    Info (332113):     10.353      0.644 RR  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk
    Info (332113):     21.062      1.062 RR  CELL  inclk|combout
    Info (332113):     22.122      1.060 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info (332113):     17.550     -4.572 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info (332113):     19.709      2.159 FF    IC  i_frame_timing|ftc|sync_temp|clk
    Info (332113):     20.353      0.644 FF  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.190
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     8.810
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : i_rc_pll|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk
    Info (332113):      1.062      1.062 RR  CELL  inclk|combout
    Info (332113):      2.122      1.060 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info (332113):     -2.450     -4.572 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk
    Info (332113):     21.062      1.062 FF  CELL  inclk|combout
    Info (332113):     22.122      1.060 FF    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info (332113):     17.550     -4.572 FF  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 38.810
    Info (332113): Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 38.810 
    Info (332113): ===================================================================
    Info (332113): Node             : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info (332113): Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk
    Info (332113):      1.062      1.062 RR  CELL  inclk|combout
    Info (332113):      2.122      1.060 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info (332113):     -2.450     -4.572 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info (332113):     -0.314      2.136 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info (332113):      0.330      0.644 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           inclk
    Info (332113):     41.062      1.062 RR  CELL  inclk|combout
    Info (332113):     42.122      1.060 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info (332113):     37.550     -4.572 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info (332113):     39.686      2.136 FF    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info (332113):     40.330      0.644 FF  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info (332113): 
    Info (332113): Required Width   :     1.190
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    38.810
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 764 megabytes
    Info: Processing ended: Fri Mar 23 17:08:01 2012
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:20


