Fitter report for cineraria
Mon May 07 16:01:37 2012
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |cineraria|nios2_fpu:inst|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_mg41:auto_generated|ALTSYNCRAM
 30. |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component|altsyncram_sho1:auto_generated|ALTSYNCRAM
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Interconnect Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Mon May 07 16:01:37 2012          ;
; Quartus II 64-Bit Version          ; 11.1 Build 259 01/25/2012 SP 2 SJ Full Version ;
; Revision Name                      ; cineraria                                      ;
; Top-level Entity Name              ; cineraria                                      ;
; Family                             ; Cyclone III                                    ;
; Device                             ; EP3C16F484C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 12,681 / 15,408 ( 82 % )                       ;
;     Total combinational functions  ; 10,259 / 15,408 ( 67 % )                       ;
;     Dedicated logic registers      ; 7,605 / 15,408 ( 49 % )                        ;
; Total registers                    ; 7747                                           ;
; Total pins                         ; 238 / 347 ( 69 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 286,976 / 516,096 ( 56 % )                     ;
; Embedded Multiplier 9-bit elements ; 31 / 112 ( 28 % )                              ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; SDO Pin                                                                    ; On                                    ;                                       ;
; SCE Pin                                                                    ; On                                    ;                                       ;
; DCLK Pin                                                                   ; On                                    ;                                       ;
; Data[0] Pin                                                                ; On                                    ;                                       ;
; Optimize Multi-Corner Timing                                               ; On                                    ; Off                                   ;
; Auto Packed Registers                                                      ; Normal                                ; Auto                                  ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; On                                    ; Auto                                  ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  14.0%      ;
;     3 processors           ;  13.7%      ;
;     4 processors           ;  13.0%      ;
+----------------------------+-------------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; HEX0_DP     ; Missing drive strength ;
; HEX1_DP     ; Missing drive strength ;
; HEX2_DP     ; Missing drive strength ;
; HEX3_DP     ; Missing drive strength ;
; EPCS_DCLK   ; Missing drive strength ;
; EPCS_ASDO   ; Missing drive strength ;
; EPCS_CSO_N  ; Missing drive strength ;
; UART_TXD    ; Missing drive strength ;
; UART_RTS    ; Missing drive strength ;
; DAC_LRCK    ; Missing drive strength ;
; DAC_BCLK    ; Missing drive strength ;
; DAC_SDAT    ; Missing drive strength ;
; HEX0_D[6]   ; Missing drive strength ;
; HEX0_D[5]   ; Missing drive strength ;
; HEX0_D[4]   ; Missing drive strength ;
; HEX0_D[3]   ; Missing drive strength ;
; HEX0_D[2]   ; Missing drive strength ;
; HEX0_D[1]   ; Missing drive strength ;
; HEX0_D[0]   ; Missing drive strength ;
; HEX1_D[6]   ; Missing drive strength ;
; HEX1_D[5]   ; Missing drive strength ;
; HEX1_D[4]   ; Missing drive strength ;
; HEX1_D[3]   ; Missing drive strength ;
; HEX1_D[2]   ; Missing drive strength ;
; HEX1_D[1]   ; Missing drive strength ;
; HEX1_D[0]   ; Missing drive strength ;
; HEX2_D[6]   ; Missing drive strength ;
; HEX2_D[5]   ; Missing drive strength ;
; HEX2_D[4]   ; Missing drive strength ;
; HEX2_D[3]   ; Missing drive strength ;
; HEX2_D[2]   ; Missing drive strength ;
; HEX2_D[1]   ; Missing drive strength ;
; HEX2_D[0]   ; Missing drive strength ;
; HEX3_D[6]   ; Missing drive strength ;
; HEX3_D[5]   ; Missing drive strength ;
; HEX3_D[4]   ; Missing drive strength ;
; HEX3_D[3]   ; Missing drive strength ;
; HEX3_D[2]   ; Missing drive strength ;
; HEX3_D[1]   ; Missing drive strength ;
; HEX3_D[0]   ; Missing drive strength ;
; LEDG[9]     ; Missing drive strength ;
; LEDG[8]     ; Missing drive strength ;
; LEDG[7]     ; Missing drive strength ;
; LEDG[6]     ; Missing drive strength ;
; LEDG[5]     ; Missing drive strength ;
; LEDG[4]     ; Missing drive strength ;
; LEDG[3]     ; Missing drive strength ;
; LEDG[2]     ; Missing drive strength ;
; LEDG[1]     ; Missing drive strength ;
; LEDG[0]     ; Missing drive strength ;
; PS2_KBCLK   ; Missing drive strength ;
; PS2_KBDAT   ; Missing drive strength ;
; GPIO0_D[31] ; Missing drive strength ;
; GPIO0_D[30] ; Missing drive strength ;
; GPIO0_D[29] ; Missing drive strength ;
; GPIO0_D[28] ; Missing drive strength ;
; GPIO0_D[27] ; Missing drive strength ;
; GPIO0_D[26] ; Missing drive strength ;
; GPIO0_D[25] ; Missing drive strength ;
; GPIO0_D[24] ; Missing drive strength ;
; GPIO0_D[23] ; Missing drive strength ;
; GPIO0_D[22] ; Missing drive strength ;
; GPIO0_D[21] ; Missing drive strength ;
; GPIO0_D[20] ; Missing drive strength ;
; GPIO0_D[19] ; Missing drive strength ;
; GPIO0_D[18] ; Missing drive strength ;
; GPIO0_D[17] ; Missing drive strength ;
; GPIO0_D[16] ; Missing drive strength ;
; GPIO0_D[15] ; Missing drive strength ;
; GPIO0_D[14] ; Missing drive strength ;
; GPIO0_D[13] ; Missing drive strength ;
; GPIO0_D[12] ; Missing drive strength ;
; GPIO0_D[11] ; Missing drive strength ;
; GPIO0_D[10] ; Missing drive strength ;
; GPIO0_D[9]  ; Missing drive strength ;
; GPIO0_D[8]  ; Missing drive strength ;
; GPIO0_D[7]  ; Missing drive strength ;
; GPIO0_D[6]  ; Missing drive strength ;
; GPIO0_D[5]  ; Missing drive strength ;
; GPIO0_D[4]  ; Missing drive strength ;
; GPIO0_D[3]  ; Missing drive strength ;
; GPIO0_D[2]  ; Missing drive strength ;
; GPIO0_D[1]  ; Missing drive strength ;
; GPIO0_D[0]  ; Missing drive strength ;
; GPIO1_D[31] ; Missing drive strength ;
; GPIO1_D[30] ; Missing drive strength ;
; GPIO1_D[29] ; Missing drive strength ;
; GPIO1_D[28] ; Missing drive strength ;
; GPIO1_D[27] ; Missing drive strength ;
; GPIO1_D[26] ; Missing drive strength ;
; GPIO1_D[25] ; Missing drive strength ;
; GPIO1_D[24] ; Missing drive strength ;
; GPIO1_D[23] ; Missing drive strength ;
; GPIO1_D[22] ; Missing drive strength ;
; GPIO1_D[21] ; Missing drive strength ;
; GPIO1_D[20] ; Missing drive strength ;
; GPIO1_D[19] ; Missing drive strength ;
; GPIO1_D[18] ; Missing drive strength ;
; GPIO1_D[17] ; Missing drive strength ;
; GPIO1_D[16] ; Missing drive strength ;
; GPIO1_D[15] ; Missing drive strength ;
; GPIO1_D[14] ; Missing drive strength ;
; GPIO1_D[13] ; Missing drive strength ;
; GPIO1_D[12] ; Missing drive strength ;
; GPIO1_D[11] ; Missing drive strength ;
; GPIO1_D[10] ; Missing drive strength ;
; GPIO1_D[9]  ; Missing drive strength ;
; GPIO1_D[8]  ; Missing drive strength ;
; GPIO1_D[7]  ; Missing drive strength ;
; GPIO1_D[6]  ; Missing drive strength ;
; GPIO1_D[5]  ; Missing drive strength ;
; GPIO1_D[4]  ; Missing drive strength ;
; GPIO1_D[3]  ; Missing drive strength ;
; GPIO1_D[2]  ; Missing drive strength ;
; GPIO1_D[1]  ; Missing drive strength ;
; GPIO1_D[0]  ; Missing drive strength ;
+-------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                     ; Action           ; Operation          ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[0]                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[1]                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[2]                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[3]                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[4]                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[5]                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[6]                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[7]                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[0]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[0]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[1]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[1]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[2]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[2]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[3]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[3]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[4]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[4]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[5]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[5]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[6]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[6]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[7]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[7]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[8]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[8]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[9]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[9]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[10]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[10]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[11]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[11]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[12]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[12]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[13]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[13]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[14]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[14]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[15]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[15]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[16]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[17]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[18]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[19]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[20]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[21]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[22]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[23]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[24]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[25]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[26]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[27]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[28]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[29]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[30]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src1[31]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[0]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[0]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[1]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[1]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[2]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[2]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[3]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[3]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[4]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[4]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[5]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[5]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[6]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[6]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[7]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[7]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[8]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[8]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[9]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[9]                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[10]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[10]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[11]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[11]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[12]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[12]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[13]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[13]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[14]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[14]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[15]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[15]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                 ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_bht_data[0]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_bht_module:nios2_fast_fpu_bht|altsyncram:the_altsyncram|altsyncram_sqg1:auto_generated|q_b[0]                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_bht_data[1]                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_bht_module:nios2_fast_fpu_bht|altsyncram:the_altsyncram|altsyncram_sqg1:auto_generated|q_b[1]                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[1]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[1]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[2]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[2]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[3]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[3]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[4]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[4]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[5]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[5]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[6]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[6]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[7]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[7]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_2                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_3                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_3                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_3                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_4                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_4                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_4                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_5                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_5                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[1]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[1]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[2]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[2]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[3]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[3]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[4]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[4]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[5]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[5]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[6]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[6]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[7]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[7]                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_1                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_1                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_1                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_2                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_2                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[0]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[0]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[1]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[1]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[2]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[2]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[3]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[3]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[4]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[4]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[5]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[5]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[6]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[6]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[7]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|dataa_reg[7]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[0]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[0]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[1]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[1]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[2]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[2]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[3]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[3]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[4]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[4]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[5]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[5]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[6]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[6]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[7]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|datab_reg[7]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                  ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[8]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[9]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[10]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[11]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[12]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[13]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[14]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[15]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                  ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[8]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[9]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[10]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[11]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[12]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[13]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[14]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[15]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[0]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[0]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[1]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[1]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[2]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[2]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[3]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[3]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[4]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[4]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[5]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[5]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[6]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[6]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[7]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|dataa_reg[7]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[0]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[0]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[1]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[1]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[2]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[2]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[3]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[3]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[4]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[4]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[5]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[5]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[6]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[6]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[7]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|datab_reg[7]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                  ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[8]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[9]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[10]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[11]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[12]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[13]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[14]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[15]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                  ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[8]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[9]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[10]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[11]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[12]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[13]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[14]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[15]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|dataa_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|dataa_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|dataa_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|dataa_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|dataa_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|dataa_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|dataa_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|dataa_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[0]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[0]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[1]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[1]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[2]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[2]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[3]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[3]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[4]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[4]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[5]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[5]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[6]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[6]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                  ; DATAA            ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[7]                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|datab_reg[7]~_Duplicate_1                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                  ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[8]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[9]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[10]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[11]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[12]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[13]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[14]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[15]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                  ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[1]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[2]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[3]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[4]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[5]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[6]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[7]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[8]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[9]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[10]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[11]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[12]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[13]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[14]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[15]                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                           ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u0_reg[8]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u0_reg[9]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u0_reg[10]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u0_reg[11]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u0_reg[12]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u0_reg[13]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u0_reg[14]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u0_reg[15]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u0_reg[16]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u0_reg[17]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[1]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[2]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[3]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[4]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[5]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[6]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[7]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[8]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[9]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[10]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[11]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[12]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[13]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[14]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[15]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[16]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[17]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v0_reg[8]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v0_reg[9]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v0_reg[10]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v0_reg[11]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v0_reg[12]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v0_reg[13]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v0_reg[14]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v0_reg[15]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v0_reg[16]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v0_reg[17]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                    ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[1]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[2]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[3]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[4]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[5]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[6]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[7]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[8]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[9]                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[10]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[11]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[12]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[13]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[14]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[15]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[16]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[17]                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                            ; DATAOUT          ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[0]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[1]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[2]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[3]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[4]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_addr[4]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[4]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[5]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_addr[5]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[5]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[6]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[7]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[8]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[9]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[10]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                     ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[11]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                     ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_bank[0]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_bank[1]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[0]                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                     ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[0]                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[0]                                                                                                                                                                                                                                  ; Inverted         ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[1]                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                     ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[1]                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[1]                                                                                                                                                                                                                                  ; Inverted         ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[2]                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                     ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[2]                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[2]                                                                                                                                                                                                                                  ; Inverted         ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[3]                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_cmd[3]                                                                                                                                                                                                                                  ; Inverted         ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[0]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[0]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[1]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[1]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[2]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[2]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[3]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[3]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[4]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[4]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[5]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[5]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[6]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[6]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[7]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[7]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[8]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[8]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[9]                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[9]                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[10]                                                                                                                                                                                                                                ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[10]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[11]                                                                                                                                                                                                                                ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[11]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[12]                                                                                                                                                                                                                                ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[12]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[13]                                                                                                                                                                                                                                ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[13]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[14]                                                                                                                                                                                                                                ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[14]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[15]                                                                                                                                                                                                                                ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_data[15]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_dqm[0]                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|m_dqm[1]                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                                                                           ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                       ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe                                                                                                                                                                                                                                        ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                                                                           ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                       ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                                                                           ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                       ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                                                                           ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                       ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                                                                           ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                       ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                                                                           ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                       ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                                                                           ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                                                                           ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                                                                           ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                                                                          ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                                                                          ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                                                                          ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                                                                          ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                                                                          ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                                                                                          ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[0]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[1]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[2]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[3]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[4]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[5]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[6]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[7]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[8]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[9]                                                                                                                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[10]                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                        ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[11]                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                        ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[12]                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                        ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[13]                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                        ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[14]                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                        ; O                ;                       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[15]                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                        ; O                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[0]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[0]                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[0]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[1]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[1]                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[1]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[2]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[2]                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[2]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[3]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[3]                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[3]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[4]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[4]                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[4]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[5]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[5]                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[5]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[6]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[6]                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[6]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[7]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[7]                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[7]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[8]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[8]                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[8]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[9]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[9]                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[9]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[10]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[10]                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[10]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[11]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[11]                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[11]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[12]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[12]                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[12]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[13]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[13]                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[13]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[14]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[14]                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[14]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[15]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[15]                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[15]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[0]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[0]                                                                                       ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[1]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[1]                                                                                       ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[2]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[2]                                                                                       ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[3]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[3]                                                                                       ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[4]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[4]                                                                                       ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[5]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[5]                                                                                       ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[6]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[6]                                                                                       ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[7]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[7]                                                                                       ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[8]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[8]                                                                                       ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[9]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[9]                                                                                       ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[10]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[10]                                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[11]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[11]                                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[12]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[12]                                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[13]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[13]                                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[14]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[14]                                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[15]                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[15]                                                                                      ; PORTBDATAOUT     ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[0]                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[1]                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[2]                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[3]                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[4]                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[5]                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[6]                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[7]                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[8]                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[9]                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[10]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[11]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[12]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[13]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[14]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[15]                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                  ; DATAA            ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29]                                                                                                                                                                ; Packed Register  ; Register Packing   ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                              ; DATAOUT          ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[1]                                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[0]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[2]                                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[1]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[3]                                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[2]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[4]                                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[3]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[5]                                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[4]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[6]                                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[5]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[7]                                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[6]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[8]                                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[7]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[9]                                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[8]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[10]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[9]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[11]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[10]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[12]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[11]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[13]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[12]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[14]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[13]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[15]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[14]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[16]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[15]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[17]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[16]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[18]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[17]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[19]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[18]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[20]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[19]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[21]                                                                                                                                                   ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[20]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                                            ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                                            ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[0]~output                                                                                                                                                                                                                                                          ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                                            ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                               ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[1]~output                                                                                                                                                                                                                                                          ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                               ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                               ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[2]~output                                                                                                                                                                                                                                                          ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                               ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                               ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[3]~output                                                                                                                                                                                                                                                          ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                               ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                               ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[4]~output                                                                                                                                                                                                                                                          ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                               ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                               ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[5]~output                                                                                                                                                                                                                                                          ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                               ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                               ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[6]~output                                                                                                                                                                                                                                                          ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                               ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                               ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[7]~output                                                                                                                                                                                                                                                          ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                               ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                               ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                               ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[8]~output                                                                                                                                                                                                                                                          ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                               ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                               ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[9]~output                                                                                                                                                                                                                                                          ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                               ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                              ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                              ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[10]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                              ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                              ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                              ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[11]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                              ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                              ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                              ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[12]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                              ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                              ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                              ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[13]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                              ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                              ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                              ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[14]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                              ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                              ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[15]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                              ; Inverted         ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[0]                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[0]~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[1]                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[1]~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[2]                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[2]~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[3]                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[3]~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[4]                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[4]~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[5]                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[5]~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[6]                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[6]~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[7]                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[7]~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[8]                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[8]~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[9]                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[9]~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[10]                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[10]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[11]                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[11]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[12]                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[12]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[13]                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[13]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[14]                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[14]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[15]                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[15]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[0]                                                                                                                                     ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[0]~input                                                                                                                                                                                                                                                           ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[1]                                                                                                                                     ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[1]~input                                                                                                                                                                                                                                                           ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[2]                                                                                                                                     ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[2]~input                                                                                                                                                                                                                                                           ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[3]                                                                                                                                     ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[3]~input                                                                                                                                                                                                                                                           ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[4]                                                                                                                                     ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[4]~input                                                                                                                                                                                                                                                           ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[5]                                                                                                                                     ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[5]~input                                                                                                                                                                                                                                                           ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[6]                                                                                                                                     ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[6]~input                                                                                                                                                                                                                                                           ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[7]                                                                                                                                     ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[7]~input                                                                                                                                                                                                                                                           ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[8]                                                                                                                                     ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[8]~input                                                                                                                                                                                                                                                           ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[9]                                                                                                                                     ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[9]~input                                                                                                                                                                                                                                                           ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[10]                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[10]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[11]                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[11]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[12]                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[12]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[13]                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[13]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[14]                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[14]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[15]                                                                                                                                    ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[15]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|read_n_to_the_ext_flash                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_OE_N~output                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|read_n_to_the_ext_flash                                                                                                                                                        ; Inverted         ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|select_n_to_the_ext_flash                                                                                                                                                      ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_CE_N~output                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|select_n_to_the_ext_flash                                                                                                                                                      ; Inverted         ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|write_n_to_the_ext_flash                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; FL_WE_N~output                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|write_n_to_the_ext_flash                                                                                                                                                       ; Inverted         ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|hs_delay_reg[2]                                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; VGA_HS~output                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|hs_delay_reg[2]                                                                                                                                                                                                             ; Inverted         ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vs_delay_reg[2]                                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; VGA_VS~output                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vs_delay_reg[2]                                                                                                                                                                                                             ; Inverted         ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|av_wr_data_transfer~0                                                                                                                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|av_wr_data_transfer~0_Duplicate_2                                                                                                                                                                                       ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_tag_field[11]                                                                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_tag_field[11]~_Duplicate_19                                                                                                                                                                                   ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_tag_field[12]                                                                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_tag_field[12]~_Duplicate_16                                                                                                                                                                                   ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_tag_field[14]                                                                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_tag_field[14]~_Duplicate_18                                                                                                                                                                                   ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_tag_field[15]                                                                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_tag_field[15]~_Duplicate_17                                                                                                                                                                                   ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_read_nxt~2                                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_read_nxt~2_Duplicate_4                                                                                                                                                                                                ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_write_nxt~2                                                                                                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_write_nxt~2_Duplicate_4                                                                                                                                                                                               ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|internal_d_read                                                                                                                                                                                                         ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|internal_d_read~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|internal_d_write                                                                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|internal_d_write~_Duplicate_1                                                                                                                                                                                           ; Q                ;                       ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|r_1~2                                                                                                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|r_1~2_Duplicate_15                                                                                                                                                                   ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream|fifo_contains_ones_n_OTERM163     ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|internal_downstream_read                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|internal_downstream_read~_Duplicate_7                                                                                                                                                                             ; Q                ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|downstream_arbitrationshare[4]~0                                                                                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|downstream_arbitrationshare[4]~0_Duplicate_5                                                                                                                                                                      ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|downstream_write_reg                                                                                                                                                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|downstream_write_reg~_Duplicate_3                                                                                                                                                                                 ; Q                ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|reg_downstream_read                                                                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|reg_downstream_read~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|reg_downstream_write                                                                                                                                                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|reg_downstream_write~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|transactions_remaining[1]~4_RESYN584_BDD585                                                                                                                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|transactions_remaining[1]~4_RESYN584_BDD585_Duplicate                                                                                                                                                             ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|transactions_remaining[1]~4_RESYN584_BDD585                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~2                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~2_Duplicate_9                                                                                                                                                                                ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~2                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~2_Duplicate_11                                                                                                                                                                               ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~2                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~2_Duplicate_13                                                                                                                                                                               ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~2                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~4                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~4_Duplicate_6                                                                                                                                                                                ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~4                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~4_Duplicate_8                                                                                                                                                                                ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~4                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~4_Duplicate_15                                                                                                                                                                               ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|internal_nios2_fast_fpu_data_master_qualified_request_nios2_fpu_burst_4_upstream~1                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|internal_nios2_fast_fpu_data_master_qualified_request_nios2_fpu_burst_4_upstream~1_Duplicate_3                                                                                       ; COMBOUT          ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|reg_downstream_read                                                                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|reg_downstream_read~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|reg_downstream_read~_Duplicate_1                                                                                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|reg_downstream_read~_Duplicate_1_Duplicate                                                                                                                                                                        ; Q                ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|reg_downstream_read~_Duplicate_1_Duplicate                                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|reg_downstream_read~_Duplicate_1_Duplicate_Duplicate                                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|reg_downstream_read~_Duplicate_1_Duplicate                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream|fifo_contains_ones_n              ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream|fifo_contains_ones_n~_Duplicate_1 ; Q                ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream|fifo_contains_ones_n_OTERM167     ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream|fifo_contains_ones_n_OTERM161     ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream|fifo_contains_ones_n_OTERM165 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|Mux2~0                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|Mux2~0_RTM030                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|Mux2~0_RTM030                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|Mux2~2                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|Mux2~2_RTM031                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|internal_master_read1                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|internal_master_read1_OTERM65                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|internal_master_write1                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|internal_master_write1_OTERM59                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|internal_master_write1_OTERM61                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|internal_master_write1_OTERM63                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[0]                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[0]_OTERM25                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[0]_OTERM27                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[0]_OTERM29                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[1]                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[1]_OTERM49                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[1]_OTERM51                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[1]_OTERM53                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[2]                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[2]_OTERM17                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[2]_OTERM19                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[2]_OTERM21                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|master_state[2]_OTERM23                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|internal_master_read1                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|internal_master_read1_OTERM71                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|internal_master_read1_OTERM73                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|internal_master_write1                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|internal_master_write1_OTERM67                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[0]                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[0]_OTERM1                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[0]_OTERM3                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[0]_OTERM5                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[0]_OTERM7                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[1]                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[1]_OTERM55                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[2]                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[2]_OTERM9                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[2]_OTERM11                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[2]_OTERM13                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|master_state[2]_OTERM15                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|internal_master_read1                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|internal_master_read1_OTERM83                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|internal_master_read1_OTERM85                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|internal_master_write1                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|internal_master_write1_OTERM69                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[0]                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[0]_OTERM33                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[0]_OTERM35                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[0]_OTERM37                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[0]_OTERM39                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[1]                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[1]_OTERM57                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[2]                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[2]_OTERM41                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[2]_OTERM43                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[2]_OTERM45                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|master_state[2]_OTERM47                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|nios2_fpu_reset_peri_clk_domain_synch_module:nios2_fpu_reset_peri_clk_domain_synch|data_out                                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|nios2_fpu_reset_peri_clk_domain_synch_module:nios2_fpu_reset_peri_clk_domain_synch|data_out~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~9                                                                                                                                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~9_Duplicate_53                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~9                                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~11                                                                                                                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~11_Duplicate_52                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~11                                                                                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~15_RESYN518_BDD519                                                                                                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~15_RESYN518_BDD519_Duplicate                                                                                                                                                                                        ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_2_downstream_granted_sdram_s1~0                                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_2_downstream_granted_sdram_s1~0_Duplicate_2                                                                                                                                                     ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_2_downstream_granted_sdram_s1~0                                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_2_downstream_granted_sdram_s1~0_Duplicate_4                                                                                                                                                     ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_3_downstream_granted_sdram_s1~0                                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_3_downstream_granted_sdram_s1~0_Duplicate_2                                                                                                                                                     ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_3_downstream_granted_sdram_s1~0                                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_3_downstream_granted_sdram_s1~0_Duplicate_4                                                                                                                                                     ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_4_downstream_granted_sdram_s1~0                                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_4_downstream_granted_sdram_s1~0_Duplicate_2                                                                                                                                                     ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_4_downstream_granted_sdram_s1~0                                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_4_downstream_granted_sdram_s1~0_Duplicate_4                                                                                                                                                     ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0                                                                                                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_Duplicate_2                                                                                                                                           ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_Duplicate_2                                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_Duplicate_2_Duplicate                                                                                                                                 ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_Duplicate_2                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_nios2_fpu_burst_4_downstream_granted_slave_sdram_s1                                                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_nios2_fpu_burst_4_downstream_granted_slave_sdram_s1~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_nios2_fpu_burst_4_downstream_granted_slave_sdram_s1                                                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_nios2_fpu_burst_4_downstream_granted_slave_sdram_s1~_Duplicate_3                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_nios2_fpu_burst_4_downstream_granted_slave_sdram_s1~_Duplicate_3                                                                                                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_nios2_fpu_burst_4_downstream_granted_slave_sdram_s1~_Duplicate_3_Duplicate                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_nios2_fpu_burst_5_downstream_granted_slave_sdram_s1                                                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_nios2_fpu_burst_5_downstream_granted_slave_sdram_s1~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_nios2_fpu_burst_5_downstream_granted_slave_sdram_s1~_Duplicate_1                                                                                                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_nios2_fpu_burst_5_downstream_granted_slave_sdram_s1~_Duplicate_1_Duplicate                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1                                                                                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1_Duplicate_3                                                                                                                                                    ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1                                                                                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1_Duplicate_5                                                                                                                                                    ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1_Duplicate_5                                                                                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1_Duplicate_5_Duplicate                                                                                                                                          ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1_Duplicate_5                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1_RESYN434_BDD435                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1_RESYN434_OTERM119                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1_RESYN434_RTM0121                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1_RESYN434_RTM0121                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_2_downstream_qualified_request_sdram_s1~1_RTM0120                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_3_downstream_qualified_request_sdram_s1~0                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_3_downstream_qualified_request_sdram_s1~0_RESYN436_BDD437                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_3_downstream_qualified_request_sdram_s1~0_RESYN436_OTERM109                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_3_downstream_qualified_request_sdram_s1~0_RESYN436_RTM0111                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_3_downstream_qualified_request_sdram_s1~0_RESYN436_RTM0111                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_3_downstream_qualified_request_sdram_s1~0_RTM0110                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1                                                                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1~_Duplicate_1                                                                                                                                                     ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1_RESYN430_BDD431                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1_RESYN430_OTERM105                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1_RESYN430_OTERM105                                                                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1_RESYN430_OTERM105~_Duplicate                                                                                                                                     ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1_RESYN430_RTM0107                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1_RESYN430_RTM0107                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1_RTM0106                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1~_Duplicate_1                                                                                                                                                     ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1~_Duplicate_1_Duplicate                                                                                                                                           ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_qualified_request_sdram_s1~_Duplicate_1                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0                                                                                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_Duplicate_2                                                                                                                                                    ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_Duplicate_2                                                                                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_Duplicate_2_Duplicate                                                                                                                                          ; COMBOUT          ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_Duplicate_2                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_RESYN432_BDD433                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_RESYN432_OTERM115                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_RESYN432_OTERM115                                                                                                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_RESYN432_OTERM115_Duplicate                                                                                                                                    ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_RESYN432_OTERM115                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_RESYN432_OTERM115_Duplicate                                                                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_RESYN432_OTERM115_Duplicate_Duplicate                                                                                                                          ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_RESYN432_RTM0117                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_RESYN432_RTM0117                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_qualified_request_sdram_s1~0_RTM0116                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[0]                                                                                                                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[0]~_Duplicate_8                                                                                                                                                                                      ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[0]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[3]                                                                                                                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[3]~_Duplicate_7                                                                                                                                                                                      ; Q                ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[3]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[7]                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[7]_OTERM113                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[8]                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[8]_OTERM101                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[9]                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[9]_OTERM103                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[10]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[10]_OTERM93                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[10]_OTERM95                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[10]_OTERM97                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[10]_OTERM99                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_slavearbiterlockenable_OTERM159                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|cacheaddr_reg[3]_OTERM129                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|cacheaddr_reg[5]_OTERM127                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|cacheaddr_reg[7]_OTERM125                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|cacheaddr_reg[8]_OTERM123                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmaddr_reg[5]_OTERM131                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmaddr_reg[6]_OTERM133                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmaddr_reg[7]_OTERM135                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmaddr_reg[8]_OTERM137                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmaddr_reg[9]_OTERM141                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmaddr_reg[10]_OTERM139                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|baud_clk_en~0_Duplicate_2                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|baud_rate_counter[15]                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|baud_rate_counter[15]_OTERM75                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|baud_rate_counter[15]_OTERM77                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|baud_rate_counter[15]_OTERM79                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|baud_rate_counter[15]_OTERM81                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|do_start_rx                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|do_start_rx_OTERM87                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[9]                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[9]_OTERM89                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[9]_OTERM91                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|read_reg                                                                                                                                                                                                         ; Duplicated       ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|read_reg~_Duplicate_4                                                                                                                                                                                            ; Q                ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[0]_OTERM143                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[0]~17                                                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[1]_OTERM145                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[2]_OTERM147                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[3]_OTERM149                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[4]_OTERM151                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[5]_OTERM153                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[6]_OTERM155                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[7]_OTERM157                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                          ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                       ;
+----------------------+------------------------------------------+--------------+-----------------------------+---------------+----------------------------+
; Name                 ; Ignored Entity                           ; Ignored From ; Ignored To                  ; Ignored Value ; Ignored Source             ;
+----------------------+------------------------------------------+--------------+-----------------------------+---------------+----------------------------+
; Location             ;                                          ;              ; DRAM_ADDR[12]               ; PIN_C8        ; QSF Assignment             ;
; Location             ;                                          ;              ; GPIO0_CLKIN[0]              ; PIN_AB12      ; QSF Assignment             ;
; Location             ;                                          ;              ; GPIO0_CLKIN[1]              ; PIN_AA12      ; QSF Assignment             ;
; Location             ;                                          ;              ; GPIO0_CLKOUT[0]             ; PIN_AB3       ; QSF Assignment             ;
; Location             ;                                          ;              ; GPIO0_CLKOUT[1]             ; PIN_AA3       ; QSF Assignment             ;
; Location             ;                                          ;              ; GPIO1_CLKIN[0]              ; PIN_AB11      ; QSF Assignment             ;
; Location             ;                                          ;              ; GPIO1_CLKIN[1]              ; PIN_AA11      ; QSF Assignment             ;
; Location             ;                                          ;              ; GPIO1_CLKOUT[0]             ; PIN_R16       ; QSF Assignment             ;
; Location             ;                                          ;              ; GPIO1_CLKOUT[1]             ; PIN_T16       ; QSF Assignment             ;
; Location             ;                                          ;              ; LCD_BLON                    ; PIN_F21       ; QSF Assignment             ;
; Location             ;                                          ;              ; LCD_DATA[0]                 ; PIN_D22       ; QSF Assignment             ;
; Location             ;                                          ;              ; LCD_DATA[1]                 ; PIN_D21       ; QSF Assignment             ;
; Location             ;                                          ;              ; LCD_DATA[2]                 ; PIN_C22       ; QSF Assignment             ;
; Location             ;                                          ;              ; LCD_DATA[3]                 ; PIN_C21       ; QSF Assignment             ;
; Location             ;                                          ;              ; LCD_DATA[4]                 ; PIN_B22       ; QSF Assignment             ;
; Location             ;                                          ;              ; LCD_DATA[5]                 ; PIN_B21       ; QSF Assignment             ;
; Location             ;                                          ;              ; LCD_DATA[6]                 ; PIN_D20       ; QSF Assignment             ;
; Location             ;                                          ;              ; LCD_DATA[7]                 ; PIN_C20       ; QSF Assignment             ;
; Location             ;                                          ;              ; SD_DAT1                     ; PIN_AA21      ; QSF Assignment             ;
; Location             ;                                          ;              ; SD_DAT2                     ; PIN_W22       ; QSF Assignment             ;
; Fast Input Register  ; sdram                                    ;              ; za_data[0]~reg0             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[10]~reg0            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[11]~reg0            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[12]~reg0            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[13]~reg0            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[14]~reg0            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[15]~reg0            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[1]~reg0             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[2]~reg0             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[3]~reg0             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[4]~reg0             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[5]~reg0             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[6]~reg0             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[7]~reg0             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[8]~reg0             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram                                    ;              ; za_data[9]~reg0             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; tri_state_bridge_avalon_slave_arbitrator ;              ; address_to_the_ext_flash[0] ; ON            ; Compiler or HDL Assignment ;
+----------------------+------------------------------------------+--------------+-----------------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 19154 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 19154 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 18950   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 197     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/PROJECT_DATA/yokoyama/DE0/cineraria_LMi/cineraria.pin.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                            ;
+---------------------------------------------+--------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                      ;
+---------------------------------------------+--------------------------------------------------------------------------------------------+
; Total logic elements                        ; 12,681 / 15,408 ( 82 % )                                                                   ;
;     -- Combinational with no register       ; 5076                                                                                       ;
;     -- Register only                        ; 2422                                                                                       ;
;     -- Combinational with a register        ; 5183                                                                                       ;
;                                             ;                                                                                            ;
; Logic element usage by number of LUT inputs ;                                                                                            ;
;     -- 4 input functions                    ; 4960                                                                                       ;
;     -- 3 input functions                    ; 3423                                                                                       ;
;     -- <=2 input functions                  ; 1876                                                                                       ;
;     -- Register only                        ; 2422                                                                                       ;
;                                             ;                                                                                            ;
; Logic elements by mode                      ;                                                                                            ;
;     -- normal mode                          ; 8740                                                                                       ;
;     -- arithmetic mode                      ; 1519                                                                                       ;
;                                             ;                                                                                            ;
; Total registers*                            ; 7,747 / 17,068 ( 45 % )                                                                    ;
;     -- Dedicated logic registers            ; 7,605 / 15,408 ( 49 % )                                                                    ;
;     -- I/O registers                        ; 142 / 1,660 ( 9 % )                                                                        ;
;                                             ;                                                                                            ;
; Total LABs:  partially or completely used   ; 901 / 963 ( 94 % )                                                                         ;
; User inserted logic elements                ; 0                                                                                          ;
; Virtual pins                                ; 0                                                                                          ;
; I/O pins                                    ; 238 / 347 ( 69 % )                                                                         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                             ;
; Global signals                              ; 7                                                                                          ;
; M9Ks                                        ; 47 / 56 ( 84 % )                                                                           ;
; Total block memory bits                     ; 286,976 / 516,096 ( 56 % )                                                                 ;
; Total block memory implementation bits      ; 433,152 / 516,096 ( 84 % )                                                                 ;
; Embedded Multiplier 9-bit elements          ; 31 / 112 ( 28 % )                                                                          ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                             ;
; Global clocks                               ; 7 / 20 ( 35 % )                                                                            ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                              ;
; Average interconnect usage (total/H/V)      ; 27% / 27% / 28%                                                                            ;
; Peak interconnect usage (total/H/V)         ; 43% / 42% / 44%                                                                            ;
; Maximum fan-out node                        ; syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1]~clkctrl ;
; Maximum fan-out                             ; 4938                                                                                       ;
; Highest non-global fan-out signal           ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_stall                          ;
; Highest non-global fan-out                  ; 971                                                                                        ;
; Total fan-out                               ; 66759                                                                                      ;
; Average fan-out                             ; 3.25                                                                                       ;
+---------------------------------------------+--------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                            ;
;                                              ;                        ;                       ;                                ;
; Total logic elements                         ; 12546 / 15408 ( 81 % ) ; 135 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register        ; 5017                   ; 59                    ; 0                              ;
;     -- Register only                         ; 2408                   ; 14                    ; 0                              ;
;     -- Combinational with a register         ; 5121                   ; 62                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                                ;
;     -- 4 input functions                     ; 4909                   ; 51                    ; 0                              ;
;     -- 3 input functions                     ; 3380                   ; 43                    ; 0                              ;
;     -- <=2 input functions                   ; 1849                   ; 27                    ; 0                              ;
;     -- Register only                         ; 2408                   ; 14                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic elements by mode                       ;                        ;                       ;                                ;
;     -- normal mode                           ; 8623                   ; 117                   ; 0                              ;
;     -- arithmetic mode                       ; 1515                   ; 4                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total registers                              ; 7671                   ; 76                    ; 0                              ;
;     -- Dedicated logic registers             ; 7529 / 15408 ( 48 % )  ; 76 / 15408 ( < 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                         ; 284                    ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total LABs:  partially or completely used    ; 891 / 963 ( 92 % )     ; 12 / 963 ( 1 % )      ; 0 / 963 ( 0 % )                ;
;                                              ;                        ;                       ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                              ;
; I/O pins                                     ; 238                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 31 / 112 ( 27 % )      ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                            ; 286976                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 433152                 ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 47 / 56 ( 83 % )       ; 0 / 56 ( 0 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                          ; 3 / 24 ( 12 % )        ; 0 / 24 ( 0 % )        ; 5 / 24 ( 20 % )                ;
; Double Data Rate I/O output circuitry        ; 78 / 336 ( 23 % )      ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 336 ( 9 % )       ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )                ;
;                                              ;                        ;                       ;                                ;
; Connections                                  ;                        ;                       ;                                ;
;     -- Input Connections                     ; 8070                   ; 117                   ; 3                              ;
;     -- Registered Input Connections          ; 7743                   ; 83                    ; 0                              ;
;     -- Output Connections                    ; 315                    ; 176                   ; 7699                           ;
;     -- Registered Output Connections         ; 4                      ; 175                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Internal Connections                         ;                        ;                       ;                                ;
;     -- Total Connections                     ; 66899                  ; 836                   ; 7709                           ;
;     -- Registered Connections                ; 31391                  ; 594                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; External Connections                         ;                        ;                       ;                                ;
;     -- Top                                   ; 392                    ; 291                   ; 7702                           ;
;     -- sld_hub:auto_hub                      ; 291                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 7702                   ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Partition Interface                          ;                        ;                       ;                                ;
;     -- Input Ports                           ; 63                     ; 22                    ; 3                              ;
;     -- Output Ports                          ; 124                    ; 39                    ; 6                              ;
;     -- Bidir Ports                           ; 98                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Registered Ports                             ;                        ;                       ;                                ;
;     -- Registered Input Ports                ; 0                      ; 2                     ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 29                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Port Connectivity                            ;                        ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 9                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 25                    ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; BUTTON[0]  ; H2    ; 1        ; 0            ; 21           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; BUTTON[1]  ; G3    ; 1        ; 0            ; 23           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; BUTTON[2]  ; F1    ; 1        ; 0            ; 23           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50   ; G21   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50_2 ; B12   ; 7        ; 19           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; EPCS_DATA  ; K1    ; 1        ; 0            ; 20           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; FL_RY      ; M7    ; 2        ; 0            ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; PS2_MSCLK  ; R21   ; 5        ; 41           ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; PS2_MSDAT  ; R22   ; 5        ; 41           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SD_DAT0    ; AA22  ; 5        ; 41           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; SD_WP_N    ; W20   ; 5        ; 41           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]      ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]      ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]      ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]      ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]      ; G5    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]      ; J7    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]      ; H7    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]      ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]      ; E4    ; 1        ; 0            ; 26           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]      ; D2    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_CTS   ; V21   ; 5        ; 41           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RXD   ; U22   ; 5        ; 41           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DAC_BCLK      ; E21   ; 6        ; 41           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_LRCK      ; F22   ; 6        ; 41           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_SDAT      ; E22   ; 6        ; 41           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; C4    ; 8        ; 1            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; B4    ; 8        ; 5            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; A7    ; 8        ; 11           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; A3    ; 8        ; 3            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; B3    ; 8        ; 3            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; C3    ; 8        ; 3            ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; A5    ; 8        ; 7            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; C6    ; 8        ; 5            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; B6    ; 8        ; 11           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; A6    ; 8        ; 11           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; C7    ; 8        ; 9            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; B7    ; 8        ; 11           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; B5    ; 8        ; 7            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; A4    ; 8        ; 5            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; G8    ; 8        ; 5            ; 29           ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; G7    ; 8        ; 1            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; E7    ; 8        ; 3            ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; B8    ; 8        ; 14           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; F7    ; 8        ; 1            ; 29           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; D6    ; 8        ; 3            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_ASDO     ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; EPCS_CSO_N    ; E2    ; 1        ; 0            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; EPCS_DCLK     ; K2    ; 1        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; FL_ADDR[0]    ; P7    ; 2        ; 0            ; 5            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[10]   ; N1    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[11]   ; M3    ; 2        ; 0            ; 12           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[12]   ; M2    ; 2        ; 0            ; 13           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[13]   ; M1    ; 2        ; 0            ; 13           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[14]   ; L7    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[15]   ; L6    ; 2        ; 0            ; 13           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[16]   ; AA2   ; 2        ; 0            ; 5            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[17]   ; M5    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[18]   ; M6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[19]   ; P1    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[1]    ; P5    ; 2        ; 0            ; 8            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[20]   ; P3    ; 2        ; 0            ; 9            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[21]   ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[2]    ; P6    ; 2        ; 0            ; 4            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[3]    ; N7    ; 2        ; 0            ; 6            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[4]    ; N5    ; 2        ; 0            ; 10           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[5]    ; N6    ; 2        ; 0            ; 8            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[6]    ; M8    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[7]    ; M4    ; 2        ; 0            ; 12           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[8]    ; P2    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[9]    ; N2    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_BYTE_N     ; AA1   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_CE_N       ; N8    ; 2        ; 0            ; 7            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_OE_N       ; R6    ; 2        ; 0            ; 3            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_RST_N      ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WE_N       ; P4    ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WP_N       ; T3    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_DP       ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[0]     ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[1]     ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[2]     ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[3]     ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[4]     ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[5]     ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[6]     ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_DP       ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[0]     ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[1]     ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[2]     ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[3]     ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[4]     ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[5]     ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[6]     ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_DP       ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[0]     ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[1]     ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[2]     ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[3]     ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[4]     ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[5]     ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[6]     ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_DP       ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[0]     ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[1]     ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[2]     ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[3]     ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[4]     ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[5]     ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[6]     ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[9]       ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK        ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CMD        ; Y22   ; 5        ; 41           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_DAT3       ; W21   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_RTS      ; V22   ; 5        ; 41           ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD      ; U21   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; L21   ; 6        ; 41           ; 18           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; L22   ; 6        ; 41           ; 18           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                                 ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                      ; -                   ;
; DRAM_DQ[10] ; A9    ; 8        ; 16           ; 29           ; 28           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                       ; -                   ;
; DRAM_DQ[11] ; C10   ; 8        ; 14           ; 29           ; 7            ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                       ; -                   ;
; DRAM_DQ[12] ; B10   ; 8        ; 16           ; 29           ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                       ; -                   ;
; DRAM_DQ[13] ; A10   ; 8        ; 16           ; 29           ; 14           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                       ; -                   ;
; DRAM_DQ[14] ; E10   ; 8        ; 16           ; 29           ; 7            ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                       ; -                   ;
; DRAM_DQ[15] ; F10   ; 8        ; 7            ; 29           ; 28           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe                                                                                                                                                                    ; -                   ;
; DRAM_DQ[1]  ; G10   ; 8        ; 9            ; 29           ; 14           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                      ; -                   ;
; DRAM_DQ[2]  ; H10   ; 8        ; 9            ; 29           ; 28           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                      ; -                   ;
; DRAM_DQ[3]  ; E9    ; 8        ; 11           ; 29           ; 28           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                      ; -                   ;
; DRAM_DQ[4]  ; F9    ; 8        ; 7            ; 29           ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                      ; -                   ;
; DRAM_DQ[5]  ; G9    ; 8        ; 9            ; 29           ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                      ; -                   ;
; DRAM_DQ[6]  ; H9    ; 8        ; 7            ; 29           ; 0            ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                       ; -                   ;
; DRAM_DQ[7]  ; F8    ; 8        ; 5            ; 29           ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                       ; -                   ;
; DRAM_DQ[8]  ; A8    ; 8        ; 14           ; 29           ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                       ; -                   ;
; DRAM_DQ[9]  ; B9    ; 8        ; 14           ; 29           ; 0            ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                       ; -                   ;
; FL_DQ[0]    ; R7    ; 2        ; 0            ; 2            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                                                                                        ; -                   ;
; FL_DQ[10]   ; T4    ; 2        ; 0            ; 4            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                          ; -                   ;
; FL_DQ[11]   ; U2    ; 2        ; 0            ; 9            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                          ; -                   ;
; FL_DQ[12]   ; V1    ; 2        ; 0            ; 8            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                          ; -                   ;
; FL_DQ[13]   ; V4    ; 2        ; 0            ; 5            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                          ; -                   ;
; FL_DQ[14]   ; W2    ; 2        ; 0            ; 7            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                          ; -                   ;
; FL_DQ[15]   ; Y2    ; 2        ; 0            ; 6            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                          ; -                   ;
; FL_DQ[1]    ; P8    ; 2        ; 0            ; 2            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                           ; -                   ;
; FL_DQ[2]    ; R8    ; 2        ; 0            ; 2            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                           ; -                   ;
; FL_DQ[3]    ; U1    ; 2        ; 0            ; 9            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                           ; -                   ;
; FL_DQ[4]    ; V2    ; 2        ; 0            ; 9            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                           ; -                   ;
; FL_DQ[5]    ; V3    ; 2        ; 0            ; 4            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                           ; -                   ;
; FL_DQ[6]    ; W1    ; 2        ; 0            ; 7            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                           ; -                   ;
; FL_DQ[7]    ; Y1    ; 2        ; 0            ; 6            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                           ; -                   ;
; FL_DQ[8]    ; T5    ; 2        ; 0            ; 3            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                           ; -                   ;
; FL_DQ[9]    ; T7    ; 2        ; 0            ; 2            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                           ; -                   ;
; GPIO0_D[0]  ; AB16  ; 4        ; 28           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[0] (inverted)                                                                                                                                                ; -                   ;
; GPIO0_D[10] ; AB8   ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[10] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[11] ; AA8   ; 3        ; 16           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[11] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[12] ; AB5   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[12] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[13] ; AA5   ; 3        ; 9            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[13] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[14] ; AB4   ; 3        ; 7            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[14] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[15] ; AA4   ; 3        ; 7            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[15] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[16] ; V14   ; 4        ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[16] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[17] ; U14   ; 4        ; 39           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[17] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[18] ; Y13   ; 4        ; 26           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[18] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[19] ; W13   ; 4        ; 26           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[19] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[1]  ; AA16  ; 4        ; 28           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[1] (inverted)                                                                                                                                                ; -                   ;
; GPIO0_D[20] ; U13   ; 4        ; 30           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[20] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[21] ; V12   ; 4        ; 23           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[21] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[22] ; R10   ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[22] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[23] ; V11   ; 3        ; 19           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[23] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[24] ; Y10   ; 3        ; 19           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[24] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[25] ; W10   ; 3        ; 19           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[25] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[26] ; T8    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[26] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[27] ; V8    ; 3        ; 11           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[27] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[28] ; W7    ; 3        ; 9            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[28] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[29] ; W6    ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[29] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[2]  ; AA15  ; 4        ; 26           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[2] (inverted)                                                                                                                                                ; -                   ;
; GPIO0_D[30] ; V5    ; 3        ; 3            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[30] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[31] ; U7    ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[31] (inverted)                                                                                                                                               ; -                   ;
; GPIO0_D[3]  ; AB15  ; 4        ; 26           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[3] (inverted)                                                                                                                                                ; -                   ;
; GPIO0_D[4]  ; AA14  ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[4] (inverted)                                                                                                                                                ; -                   ;
; GPIO0_D[5]  ; AB14  ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[5] (inverted)                                                                                                                                                ; -                   ;
; GPIO0_D[6]  ; AB13  ; 4        ; 23           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[6] (inverted)                                                                                                                                                ; -                   ;
; GPIO0_D[7]  ; AA13  ; 4        ; 23           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[7] (inverted)                                                                                                                                                ; -                   ;
; GPIO0_D[8]  ; AB10  ; 3        ; 21           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[8] (inverted)                                                                                                                                                ; -                   ;
; GPIO0_D[9]  ; AA10  ; 3        ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio0:the_gpio0|data_dir[9] (inverted)                                                                                                                                                ; -                   ;
; GPIO1_D[0]  ; AA20  ; 4        ; 37           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[0] (inverted)                                                                                                                                                ; -                   ;
; GPIO1_D[10] ; U15   ; 4        ; 39           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[10] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[11] ; T15   ; 4        ; 32           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[11] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[12] ; W15   ; 4        ; 32           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[12] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[13] ; V15   ; 4        ; 32           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[13] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[14] ; AB9   ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[14] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[15] ; AA9   ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[15] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[16] ; AA7   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[16] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[17] ; AB7   ; 3        ; 11           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[17] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[18] ; T14   ; 4        ; 32           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[18] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[19] ; R14   ; 4        ; 39           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[19] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[1]  ; AB20  ; 4        ; 37           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[1] (inverted)                                                                                                                                                ; -                   ;
; GPIO1_D[20] ; U12   ; 4        ; 26           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[20] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[21] ; T12   ; 4        ; 28           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[21] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[22] ; R11   ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[22] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[23] ; R12   ; 3        ; 5            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[23] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[24] ; U10   ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[24] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[25] ; T10   ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[25] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[26] ; U9    ; 3        ; 9            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[26] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[27] ; T9    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[27] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[28] ; Y7    ; 3        ; 9            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[28] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[29] ; U8    ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[29] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[2]  ; AA19  ; 4        ; 35           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[2] (inverted)                                                                                                                                                ; -                   ;
; GPIO1_D[30] ; V6    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[30] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[31] ; V7    ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[31] (inverted)                                                                                                                                               ; -                   ;
; GPIO1_D[3]  ; AB19  ; 4        ; 35           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[3] (inverted)                                                                                                                                                ; -                   ;
; GPIO1_D[4]  ; AB18  ; 4        ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[4] (inverted)                                                                                                                                                ; -                   ;
; GPIO1_D[5]  ; AA18  ; 4        ; 35           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[5] (inverted)                                                                                                                                                ; -                   ;
; GPIO1_D[6]  ; AA17  ; 4        ; 28           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[6] (inverted)                                                                                                                                                ; -                   ;
; GPIO1_D[7]  ; AB17  ; 4        ; 28           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[7] (inverted)                                                                                                                                                ; -                   ;
; GPIO1_D[8]  ; Y17   ; 4        ; 35           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[8] (inverted)                                                                                                                                                ; -                   ;
; GPIO1_D[9]  ; W17   ; 4        ; 35           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|gpio1:the_gpio1|data_dir[9] (inverted)                                                                                                                                                ; -                   ;
; PS2_KBCLK   ; P22   ; 5        ; 41           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; -                   ;
; PS2_KBDAT   ; P21   ; 5        ; 41           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|PS2_DAT~3 (inverted)                                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO      ; SW[8]               ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; Use as regular IO      ; EPCS_ASDO           ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; Use as regular IO      ; EPCS_CSO_N          ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; Use as regular IO      ; EPCS_DCLK           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; Use as regular IO      ; EPCS_DATA           ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                      ; -                   ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                      ; -                   ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO      ; VGA_VS              ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO      ; VGA_HS              ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin ; VGA_B[0]            ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO      ; VGA_B[1]            ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R9n, nWE                          ; Use as regular IO      ; DAC_SDAT            ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R9p, nOE                          ; Use as regular IO      ; DAC_BCLK            ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO      ; HEX3_D[0]           ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO      ; HEX2_D[4]           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO      ; HEX2_D[5]           ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO      ; HEX1_D[5]           ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO      ; HEX0_D[6]           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO      ; HEX1_D[6]           ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO      ; HEX1_DP             ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO      ; HEX1_D[2]           ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO      ; HEX0_DP             ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO      ; HEX1_D[3]           ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO      ; HEX1_D[4]           ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO      ; HEX1_D[0]           ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO      ; HEX1_D[1]           ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO      ; HEX0_D[0]           ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO      ; HEX0_D[1]           ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO      ; DRAM_DQ[12]         ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO      ; DRAM_DQ[10]         ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; DRAM_DQ[9]          ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO      ; DRAM_DQ[8]          ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO      ; DRAM_DQM[1]         ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO      ; DRAM_ADDR[11]       ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO      ; DRAM_ADDR[9]        ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO      ; DRAM_ADDR[7]        ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO      ; DRAM_ADDR[6]        ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO      ; DRAM_ADDR[8]        ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO      ; DRAM_ADDR[4]        ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO      ; DRAM_DQ[15]         ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO      ; DRAM_ADDR[5]        ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; DRAM_ADDR[10]       ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO      ; DRAM_DQ[7]          ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; DRAM_ADDR[1]        ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; DRAM_ADDR[2]        ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO      ; DRAM_ADDR[0]        ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % ) ; 3.3V          ; --           ;
; 2        ; 45 / 48 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 32 / 46 ( 70 % ) ; 3.3V          ; --           ;
; 4        ; 32 / 41 ( 78 % ) ; 3.3V          ; --           ;
; 5        ; 13 / 46 ( 28 % ) ; 3.3V          ; --           ;
; 6        ; 18 / 43 ( 42 % ) ; 3.3V          ; --           ;
; 7        ; 33 / 47 ( 70 % ) ; 3.3V          ; --           ;
; 8        ; 38 / 43 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 332        ; 8        ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 328        ; 8        ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; HEX1_D[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; HEX1_D[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; HEX1_D[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; HEX2_D[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; HEX2_D[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; HEX2_DP                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; HEX3_D[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; FL_BYTE_N                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 75         ; 2        ; FL_ADDR[16]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; GPIO0_D[15]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; GPIO0_D[13]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; GPIO1_D[16]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; GPIO0_D[11]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; GPIO1_D[15]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; GPIO0_D[9]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; GPIO0_D[7]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; GPIO0_D[4]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; GPIO0_D[2]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; GPIO0_D[1]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; GPIO1_D[6]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; GPIO1_D[5]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; GPIO1_D[2]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 169        ; 4        ; GPIO1_D[0]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; SD_DAT0                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; GPIO0_D[14]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; GPIO0_D[12]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; GPIO1_D[17]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; GPIO0_D[10]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; GPIO1_D[14]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; GPIO0_D[8]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; GPIO0_D[6]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; GPIO0_D[5]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; GPIO0_D[3]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; GPIO0_D[0]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; GPIO1_D[7]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; GPIO1_D[4]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; GPIO1_D[3]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; GPIO1_D[1]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; LEDG[9]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; LEDG[8]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 333        ; 8        ; DRAM_DQM[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 329        ; 8        ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 327        ; 8        ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; CLOCK_50_2                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; HEX1_D[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; HEX1_D[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; HEX1_DP                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; HEX2_D[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; HEX2_D[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; HEX3_D[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; HEX3_D[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; LEDG[6]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; LEDG[7]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 340        ; 8        ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; HEX1_D[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; HEX3_D[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; EPCS_ASDO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW[9]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; HEX0_DP                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; HEX2_D[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; HEX3_D[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; LEDG[5]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; EPCS_CSO_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW[7]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW[8]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 362        ; 8        ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 357        ; 8        ; DRAM_DQM[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 325        ; 8        ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 317        ; 7        ; HEX0_D[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; HEX1_D[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; HEX2_D[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; DAC_BCLK                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 255        ; 6        ; DAC_SDAT                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 16         ; 1        ; BUTTON[2]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; LEDG[4]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 352        ; 8        ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 347        ; 8        ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 348        ; 8        ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 318        ; 7        ; HEX0_D[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; HEX0_D[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; HEX0_D[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; HEX2_D[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; HEX3_D[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; DAC_LRCK                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; BUTTON[1]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; SW[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW[4]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 353        ; 8        ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 342        ; 8        ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 341        ; 8        ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; HEX0_D[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; HEX3_D[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; HEX3_DP                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; LEDG[3]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; BUTTON[0]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW[2]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW[6]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ; 343        ; 8        ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; HEX0_D[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; HEX0_D[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; LEDG[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; LEDG[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; LEDG[2]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW[5]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; EPCS_DATA                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; EPCS_DCLK                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; FL_ADDR[15]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 50         ; 2        ; FL_ADDR[14]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; VGA_HS                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; VGA_VS                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; FL_ADDR[13]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 44         ; 2        ; FL_ADDR[12]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 47         ; 2        ; FL_ADDR[11]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 46         ; 2        ; FL_ADDR[7]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 51         ; 2        ; FL_ADDR[17]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 43         ; 2        ; FL_ADDR[18]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 65         ; 2        ; FL_RY                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 66         ; 2        ; FL_ADDR[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; FL_ADDR[10]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 48         ; 2        ; FL_ADDR[9]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; FL_ADDR[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 64         ; 2        ; FL_ADDR[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 73         ; 2        ; FL_ADDR[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 67         ; 2        ; FL_CE_N                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; FL_ADDR[19]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 2        ; FL_ADDR[8]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 58         ; 2        ; FL_ADDR[20]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; FL_WE_N                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 63         ; 2        ; FL_ADDR[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 79         ; 2        ; FL_ADDR[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 74         ; 2        ; FL_ADDR[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 86         ; 2        ; FL_DQ[1]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; PS2_KBDAT                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 210        ; 5        ; PS2_KBCLK                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 55         ; 2        ; FL_RST_N                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 54         ; 2        ; FL_ADDR[21]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; FL_OE_N                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 84         ; 2        ; FL_DQ[0]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 87         ; 2        ; FL_DQ[2]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; GPIO0_D[22]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; GPIO1_D[22]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 98         ; 3        ; GPIO1_D[23]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; GPIO1_D[19]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; PS2_MSCLK                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 206        ; 5        ; PS2_MSDAT                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; FL_WP_N                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 81         ; 2        ; FL_DQ[10]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 82         ; 2        ; FL_DQ[8]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; FL_DQ[9]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 89         ; 3        ; GPIO0_D[26]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; GPIO1_D[27]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 121        ; 3        ; GPIO1_D[25]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; GPIO1_D[21]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; GPIO1_D[18]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 161        ; 4        ; GPIO1_D[11]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; FL_DQ[3]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 59         ; 2        ; FL_DQ[11]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; GPIO0_D[31]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; GPIO1_D[29]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 112        ; 3        ; GPIO1_D[26]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 122        ; 3        ; GPIO1_D[24]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; GPIO1_D[20]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 156        ; 4        ; GPIO0_D[20]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; GPIO0_D[17]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; GPIO1_D[10]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; UART_TXD                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; UART_RXD                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; FL_DQ[12]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 61         ; 2        ; FL_DQ[4]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 78         ; 2        ; FL_DQ[5]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 77         ; 2        ; FL_DQ[13]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 93         ; 3        ; GPIO0_D[30]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; GPIO1_D[30]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 3        ; GPIO1_D[31]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 113        ; 3        ; GPIO0_D[27]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; GPIO0_D[23]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; GPIO0_D[21]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; GPIO0_D[16]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; GPIO1_D[13]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; UART_CTS                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 198        ; 5        ; UART_RTS                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 69         ; 2        ; FL_DQ[6]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 68         ; 2        ; FL_DQ[14]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; GPIO0_D[29]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; GPIO0_D[28]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; GPIO0_D[25]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; GPIO0_D[19]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; GPIO1_D[12]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; GPIO1_D[9]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; SD_WP_N                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; W21      ; 191        ; 5        ; SD_DAT3                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; FL_DQ[7]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; FL_DQ[15]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; GPIO1_D[28]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; GPIO0_D[24]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; GPIO0_D[18]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; GPIO1_D[8]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; SD_CLK                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; Y22      ; 185        ; 5        ; SD_CMD                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                   ;
+-------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------------+
; Name                          ; syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|pll1 ; avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------------+
; SDC pin name                  ; inst7|altpll_component|auto_generated|pll1                             ; inst1|altpll_component|auto_generated|pll1                           ;
; PLL mode                      ; Normal                                                                 ; Normal                                                               ;
; Compensate clock              ; clock0                                                                 ; clock0                                                               ;
; Compensated input/output pins ; --                                                                     ; --                                                                   ;
; Switchover type               ; --                                                                     ; --                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                               ; 50.0 MHz                                                             ;
; Input frequency 1             ; --                                                                     ; --                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                               ; 8.3 MHz                                                              ;
; Nominal VCO frequency         ; 400.0 MHz                                                              ; 1207.7 MHz                                                           ;
; VCO post scale                ; 2                                                                      ; --                                                                   ;
; VCO frequency control         ; Auto                                                                   ; Auto                                                                 ;
; VCO phase shift step          ; 312 ps                                                                 ; 103 ps                                                               ;
; VCO multiply                  ; --                                                                     ; --                                                                   ;
; VCO divide                    ; --                                                                     ; --                                                                   ;
; Freq min lock                 ; 37.5 MHz                                                               ; 32.4 MHz                                                             ;
; Freq max lock                 ; 81.27 MHz                                                              ; 53.81 MHz                                                            ;
; M VCO Tap                     ; 0                                                                      ; 0                                                                    ;
; M Initial                     ; 1                                                                      ; 1                                                                    ;
; M value                       ; 8                                                                      ; 145                                                                  ;
; N value                       ; 1                                                                      ; 6                                                                    ;
; Charge pump current           ; setting 1                                                              ; setting 1                                                            ;
; Loop filter resistance        ; setting 27                                                             ; setting 16                                                           ;
; Loop filter capacitance       ; setting 0                                                              ; setting 0                                                            ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                   ; 340 kHz to 540 kHz                                                   ;
; Bandwidth type                ; Medium                                                                 ; Medium                                                               ;
; Real time reconfigurable      ; Off                                                                    ; Off                                                                  ;
; Scan chain MIF file           ; --                                                                     ; --                                                                   ;
; Preserve PLL counter order    ; Off                                                                    ; Off                                                                  ;
; PLL location                  ; PLL_3                                                                  ; PLL_2                                                                ;
; Inclk0 signal                 ; CLOCK_50_2                                                             ; CLOCK_50                                                             ;
; Inclk1 signal                 ; --                                                                     ; --                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                          ; Dedicated Pin                                                        ;
; Inclk1 signal type            ; --                                                                     ; --                                                                   ;
+-------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                               ; Output Clock ; Mult ; Div  ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 8    ; 3    ; 133.33 MHz       ; 15 (313 ps) ; 15.00 (312 ps)   ; 50/50      ; C0      ; 3             ; 2/1 Odd      ; --            ; 1       ; 1       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 8    ; 3    ; 133.33 MHz       ; 0 (0 ps)    ; 15.00 (312 ps)   ; 50/50      ; C1      ; 3             ; 2/1 Odd      ; --            ; 1       ; 0       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 4    ; 5    ; 40.0 MHz         ; 0 (0 ps)    ; 4.50 (312 ps)    ; 50/50      ; C2      ; 10            ; 5/5 Even     ; --            ; 1       ; 0       ; inst7|altpll_component|auto_generated|pll1|clk[2] ;
; avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0]   ; clock0       ; 145  ; 288  ; 25.17 MHz        ; 0 (0 ps)    ; 0.94 (103 ps)    ; 50/50      ; C0      ; 48            ; 24/24 Even   ; --            ; 1       ; 0       ; inst1|altpll_component|auto_generated|pll1|clk[0] ;
; avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1]   ; clock1       ; 145  ; 1284 ; 5.65 MHz         ; 0 (0 ps)    ; 0.21 (103 ps)    ; 50/50      ; C1      ; 214           ; 107/107 Even ; --            ; 1       ; 0       ; inst1|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |cineraria                                                                                                                                                                            ; 12681 (1)   ; 7605 (0)                  ; 142 (142)     ; 286976      ; 47   ; 31           ; 7       ; 12        ; 238  ; 0            ; 5076 (1)     ; 2422 (0)          ; 5183 (1)         ; |cineraria                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;    |avpll:inst1|                                                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|avpll:inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altpll:altpll_component|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|avpll:inst1|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |avpll_altpll:auto_generated|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;    |nios2_fpu:inst|                                                                                                                                                                   ; 12543 (1)   ; 7528 (0)                  ; 0 (0)         ; 286976      ; 47   ; 31           ; 7       ; 12        ; 0    ; 0            ; 5015 (1)     ; 2408 (0)          ; 5120 (0)         ; |cineraria|nios2_fpu:inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |dipsw:the_dipsw|                                                                                                                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |cineraria|nios2_fpu:inst|dipsw:the_dipsw                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |dipsw_s1_arbitrator:the_dipsw_s1|                                                                                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|dipsw_s1_arbitrator:the_dipsw_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |epcs_controller:the_epcs_controller|                                                                                                                                           ; 161 (5)     ; 115 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (3)       ; 51 (0)            ; 67 (2)           ; |cineraria|nios2_fpu:inst|epcs_controller:the_epcs_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |altsyncram:the_boot_copier_rom|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram_mg41:auto_generated|                                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_mg41:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |epcs_controller_sub:the_epcs_controller_sub|                                                                                                                                ; 156 (156)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 51 (51)           ; 65 (65)          ; |cineraria|nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|                                                                                            ; 64 (64)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 4 (4)             ; 27 (27)          ; |cineraria|nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |gpio0:the_gpio0|                                                                                                                                                               ; 98 (98)     ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 64 (64)           ; 32 (32)          ; |cineraria|nios2_fpu:inst|gpio0:the_gpio0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |gpio0_s1_arbitrator:the_gpio0_s1|                                                                                                                                              ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|gpio0_s1_arbitrator:the_gpio0_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |gpio1:the_gpio1|                                                                                                                                                               ; 98 (98)     ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 64 (64)           ; 32 (32)          ; |cineraria|nios2_fpu:inst|gpio1:the_gpio1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |gpio1_s1_arbitrator:the_gpio1_s1|                                                                                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|gpio1_s1_arbitrator:the_gpio1_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                                                                                       ; 174 (52)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (38)      ; 22 (5)            ; 84 (9)           ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                                                                              ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 17 (17)           ; 35 (35)          ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;             |scfifo:rfifo|                                                                                                                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                |scfifo_aq21:auto_generated|                                                                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |a_dpfifo_h031:dpfifo|                                                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                        ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                         |cntr_4n7:count_usedw|                                                                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                                                                                                                                                                                                                                                                                                                   ;              ;
;                      |cntr_omb:rd_ptr_count|                                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |cntr_omb:wr_ptr|                                                                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                      |dpram_ek21:FIFOram|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;                         |altsyncram_i0m1:altsyncram1|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;             |scfifo:wfifo|                                                                                                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                |scfifo_aq21:auto_generated|                                                                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |a_dpfifo_h031:dpfifo|                                                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                        ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                         |cntr_4n7:count_usedw|                                                                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                                                                                                                                                                                                                                                                                                                   ;              ;
;                      |cntr_omb:rd_ptr_count|                                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |cntr_omb:wr_ptr|                                                                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                      |dpram_ek21:FIFOram|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;                         |altsyncram_i0m1:altsyncram1|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |led:the_led|                                                                                                                                                                   ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |cineraria|nios2_fpu:inst|led:the_led                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |led_7seg:the_led_7seg|                                                                                                                                                         ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 27 (27)           ; 5 (5)            ; |cineraria|nios2_fpu:inst|led_7seg:the_led_7seg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |led_7seg_s1_arbitrator:the_led_7seg_s1|                                                                                                                                        ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|led_7seg_s1_arbitrator:the_led_7seg_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |led_s1_arbitrator:the_led_s1|                                                                                                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|led_s1_arbitrator:the_led_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |mmcdma:the_mmcdma|                                                                                                                                                             ; 265 (0)     ; 139 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 8 (0)             ; 132 (0)          ; |cineraria|nios2_fpu:inst|mmcdma:the_mmcdma                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |avalonif_mmcdma:mmcdma|                                                                                                                                                     ; 265 (130)   ; 139 (61)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (68)     ; 8 (6)             ; 132 (57)         ; |cineraria|nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |avalonif_mmc:U_mmcif|                                                                                                                                                    ; 135 (135)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 2 (2)             ; 76 (76)          ; |cineraria|nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |dmamem:U_mem|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|dmamem:U_mem                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                |altsyncram:altsyncram_component|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|dmamem:U_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                   |altsyncram_g6o1:auto_generated|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|dmamem:U_mem|altsyncram:altsyncram_component|altsyncram_g6o1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |mmcdma_s1_arbitrator:the_mmcdma_s1|                                                                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|mmcdma_s1_arbitrator:the_mmcdma_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |nios2_fast_fpu:the_nios2_fast_fpu|                                                                                                                                             ; 3075 (2729) ; 1825 (1635)               ; 0 (0)         ; 223488      ; 33   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1247 (1093)  ; 502 (451)         ; 1326 (1184)      ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |lpm_add_sub:Add20|                                                                                                                                                          ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 1 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|lpm_add_sub:Add20                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |add_sub_hui:auto_generated|                                                                                                                                              ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|lpm_add_sub:Add20|add_sub_hui:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |nios2_fast_fpu_bht_module:nios2_fast_fpu_bht|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_bht_module:nios2_fast_fpu_bht                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_bht_module:nios2_fast_fpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                |altsyncram_sqg1:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_bht_module:nios2_fast_fpu_bht|altsyncram:the_altsyncram|altsyncram_sqg1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |nios2_fast_fpu_dc_data_module:nios2_fast_fpu_dc_data|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_data_module:nios2_fast_fpu_dc_data                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_data_module:nios2_fast_fpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_9if1:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_data_module:nios2_fast_fpu_dc_data|altsyncram:the_altsyncram|altsyncram_9if1:auto_generated                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fast_fpu_dc_tag_module:nios2_fast_fpu_dc_tag|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_tag_module:nios2_fast_fpu_dc_tag                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_tag_module:nios2_fast_fpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                |altsyncram_4jg1:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_tag_module:nios2_fast_fpu_dc_tag|altsyncram:the_altsyncram|altsyncram_4jg1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |nios2_fast_fpu_dc_victim_module:nios2_fast_fpu_dc_victim|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_victim_module:nios2_fast_fpu_dc_victim                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_victim_module:nios2_fast_fpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |altsyncram_i2d1:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_victim_module:nios2_fast_fpu_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|                                                                                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_vid1:auto_generated|                                                                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fast_fpu_ic_tag_module:nios2_fast_fpu_ic_tag|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11264       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_tag_module:nios2_fast_fpu_ic_tag                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11264       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_tag_module:nios2_fast_fpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                |altsyncram_17h1:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11264       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_tag_module:nios2_fast_fpu_ic_tag|altsyncram:the_altsyncram|altsyncram_17h1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |mult_add_dfr2:auto_generated|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                   |ded_mult_br81:ded_mult1|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |mult_add_ffr2:auto_generated|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                   |ded_mult_br81:ded_mult1|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|                                                                                                                      ; 269 (2)     ; 189 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (2)       ; 51 (0)            ; 140 (0)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|                                                                                   ; 151 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 49 (0)            ; 47 (0)           ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|                                                                                  ; 54 (50)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 45 (42)           ; 4 (3)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk                                                                                                                                                                                                                                                             ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                        ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                        ;              ;
;                |nios2_fast_fpu_jtag_debug_module_tck:the_nios2_fast_fpu_jtag_debug_module_tck|                                                                                        ; 95 (91)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 4 (0)             ; 44 (44)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_tck:the_nios2_fast_fpu_jtag_debug_module_tck                                                                                                                                                                                                                                                                   ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_tck:the_nios2_fast_fpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                              ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_tck:the_nios2_fast_fpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                               ;              ;
;                |sld_virtual_jtag_basic:nios2_fast_fpu_jtag_debug_module_phy|                                                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_fast_fpu_jtag_debug_module_phy                                                                                                                                                                                                                                                                                     ;              ;
;             |nios2_fast_fpu_nios2_avalon_reg:the_nios2_fast_fpu_nios2_avalon_reg|                                                                                                     ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_avalon_reg:the_nios2_fast_fpu_nios2_avalon_reg                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |nios2_fast_fpu_nios2_oci_break:the_nios2_fast_fpu_nios2_oci_break|                                                                                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_oci_break:the_nios2_fast_fpu_nios2_oci_break                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |nios2_fast_fpu_nios2_oci_debug:the_nios2_fast_fpu_nios2_oci_debug|                                                                                                       ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 6 (6)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_oci_debug:the_nios2_fast_fpu_nios2_oci_debug                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|                                                                                                             ; 56 (56)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 43 (43)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component                                                                                                                                                                                                                                                                          ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                                                                                                                                                                                                                ;              ;
;                      |altsyncram_0782:auto_generated|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated                                                                                                                                                                                                                 ;              ;
;          |nios2_fast_fpu_register_bank_a_module:nios2_fast_fpu_register_bank_a|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_register_bank_a_module:nios2_fast_fpu_register_bank_a                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_register_bank_a_module:nios2_fast_fpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_s8g1:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_register_bank_a_module:nios2_fast_fpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s8g1:auto_generated                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fast_fpu_register_bank_b_module:nios2_fast_fpu_register_bank_b|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_register_bank_b_module:nios2_fast_fpu_register_bank_b                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_register_bank_b_module:nios2_fast_fpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_t8g1:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_register_bank_b_module:nios2_fast_fpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_t8g1:auto_generated                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fast_fpu_test_bench:the_nios2_fast_fpu_test_bench|                                                                                                                    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_test_bench:the_nios2_fast_fpu_test_bench                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |nios2_fast_fpu_custom_instruction_master_arbitrator:the_nios2_fast_fpu_custom_instruction_master|                                                                              ; 87 (87)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_custom_instruction_master_arbitrator:the_nios2_fast_fpu_custom_instruction_master                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|                                                                                                          ; 204 (188)   ; 35 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 9 (0)             ; 98 (91)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |jtag_uart_avalon_jtag_slave_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:jtag_uart_avalon_jtag_slave_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|jtag_uart_avalon_jtag_slave_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:jtag_uart_avalon_jtag_slave_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master                                                                                                                                                                                                                                                                               ;              ;
;          |mmcdma_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:mmcdma_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|mmcdma_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:mmcdma_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master                                                                                                                                                                                                                                                                                                                   ;              ;
;          |ps2_keyboard_avalon_slave_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:ps2_keyboard_avalon_slave_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|ps2_keyboard_avalon_slave_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:ps2_keyboard_avalon_slave_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master                                                                                                                                                                                                                                                                                   ;              ;
;          |psw_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:psw_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|psw_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:psw_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master                                                                                                                                                                                                                                                                                                                         ;              ;
;          |spu_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:spu_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|spu_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:spu_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master                                                                                                                                                                                                                                                                                                                         ;              ;
;          |systimer_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:systimer_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master|                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|systimer_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:systimer_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master                                                                                                                                                                                                                                                                                                               ;              ;
;          |sysuart_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:sysuart_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master|                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|sysuart_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:sysuart_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master                                                                                                                                                                                                                                                                                                                 ;              ;
;          |vga_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:vga_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|vga_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:vga_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master                                                                                                                                                                                                                                                                                                                         ;              ;
;       |nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|                                                                                                                               ; 1403 (0)    ; 959 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 444 (0)      ; 370 (0)           ; 589 (0)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |fpoint_wrapper:nios2_fast_fpu_fpoint|                                                                                                                                       ; 1403 (0)    ; 959 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 444 (0)      ; 370 (0)           ; 589 (0)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |fpoint_qsys:fpoint_instance|                                                                                                                                             ; 1403 (68)   ; 959 (68)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 444 (1)      ; 370 (58)          ; 589 (5)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |fpoint_qsys_addsub_single:the_fp_addsub|                                                                                                                              ; 883 (414)   ; 461 (327)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 415 (91)     ; 88 (88)           ; 380 (226)        ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|                                                                                                       ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift                                                                                                                                                                                                                                                                                                          ;              ;
;                   |fpoint_qsys_addsub_single_altbarrel_shift_fjg:lbarrel_shift|                                                                                                       ; 110 (110)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 29 (29)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_fjg:lbarrel_shift                                                                                                                                                                                                                                                                                                          ;              ;
;                   |fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|                                                                                              ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 7 (7)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt                                                                                                                                                                                                                                                                                                 ;              ;
;                   |fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|                                                                                              ; 28 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (15)      ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt                                                                                                                                                                                                                                                                                                 ;              ;
;                      |fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|                                                                                        ; 13 (9)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (9)       ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21                                                                                                                                                                                                                         ;              ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23|                                                                                     ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23                                                                                                                                                 ;              ;
;                            |fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25                                                                         ;              ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|                                                                                     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24                                                                                                                                                 ;              ;
;                            |fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25                                                                         ;              ;
;                            |fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26|                                                                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26                                                                         ;              ;
;                               |fpoint_qsys_addsub_single_altpriority_encoder_64b:altpriority_encoder27|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26|fpoint_qsys_addsub_single_altpriority_encoder_64b:altpriority_encoder27 ;              ;
;                   |lpm_add_sub:add_sub1|                                                                                                                                              ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_8sh:auto_generated|                                                                                                                                     ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_8sh:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:add_sub2|                                                                                                                                              ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_8sh:auto_generated|                                                                                                                                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub2|add_sub_8sh:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:add_sub3|                                                                                                                                              ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_uue:auto_generated|                                                                                                                                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub3|add_sub_uue:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:add_sub4|                                                                                                                                              ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 2 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_0ue:auto_generated|                                                                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub4|add_sub_0ue:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:add_sub5|                                                                                                                                              ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_7rh:auto_generated|                                                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5|add_sub_7rh:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:add_sub6|                                                                                                                                              ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_0ue:auto_generated|                                                                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub6|add_sub_0ue:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:man_2comp_res_lower|                                                                                                                                   ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 15 (0)           ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                                                                                                                      ;              ;
;                      |add_sub_7kh:auto_generated|                                                                                                                                     ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_lower|add_sub_7kh:auto_generated                                                                                                                                                                                                                                                                                                           ;              ;
;                   |lpm_add_sub:man_2comp_res_upper0|                                                                                                                                  ; 25 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 13 (0)           ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                                                                                                                     ;              ;
;                      |add_sub_c5h:auto_generated|                                                                                                                                     ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper0|add_sub_c5h:auto_generated                                                                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_add_sub:man_2comp_res_upper1|                                                                                                                                  ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                                                                                                                     ;              ;
;                      |add_sub_c5h:auto_generated|                                                                                                                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper1|add_sub_c5h:auto_generated                                                                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_add_sub:man_add_sub_lower|                                                                                                                                     ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 15 (0)           ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |add_sub_7kh:auto_generated|                                                                                                                                     ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_lower|add_sub_7kh:auto_generated                                                                                                                                                                                                                                                                                                             ;              ;
;                   |lpm_add_sub:man_add_sub_upper0|                                                                                                                                    ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                                                                                                                       ;              ;
;                      |add_sub_c5h:auto_generated|                                                                                                                                     ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper0|add_sub_c5h:auto_generated                                                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_add_sub:man_add_sub_upper1|                                                                                                                                    ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                                                                                                                       ;              ;
;                      |add_sub_c5h:auto_generated|                                                                                                                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper1|add_sub_c5h:auto_generated                                                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_add_sub:man_res_rounding_add_sub_lower|                                                                                                                        ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                                                                                                                           ;              ;
;                      |add_sub_6ef:auto_generated|                                                                                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_6ef:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;                   |lpm_add_sub:man_res_rounding_add_sub_upper1|                                                                                                                       ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |add_sub_fmf:auto_generated|                                                                                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_fmf:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;                   |lpm_compare:trailing_zeros_limit_comparator|                                                                                                                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |cmpr_jdg:auto_generated|                                                                                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_compare:trailing_zeros_limit_comparator|cmpr_jdg:auto_generated                                                                                                                                                                                                                                                                                                  ;              ;
;                |fpoint_qsys_mult_single:the_fp_mult|                                                                                                                                  ; 459 (281)   ; 430 (252)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 28 (28)      ; 224 (116)         ; 207 (143)        ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_add_sub:exp_add_adder|                                                                                                                                         ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                                                                                                                                ;              ;
;                      |add_sub_omd:auto_generated|                                                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_add_sub:exp_add_adder|add_sub_omd:auto_generated                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |lpm_mult:man_product2_mult|                                                                                                                                        ; 169 (0)     ; 169 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 108 (0)           ; 61 (0)           ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult                                                                                                                                                                                                                                                                                                                                               ;              ;
;                      |mult_eit:auto_generated|                                                                                                                                        ; 169 (169)   ; 169 (169)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 108 (108)         ; 61 (61)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fast_fpu_instruction_master_arbitrator:the_nios2_fast_fpu_instruction_master|                                                                                            ; 131 (131)   ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 1 (1)             ; 56 (56)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_instruction_master_arbitrator:the_nios2_fast_fpu_instruction_master                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|                                                                                              ; 86 (86)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 4 (4)             ; 49 (49)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|                                                                                                               ; 509 (0)     ; 202 (0)                   ; 0 (0)         ; 0           ; 0    ; 14           ; 6       ; 4         ; 0    ; 0            ; 271 (0)      ; 102 (0)           ; 136 (0)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |pixelsimd:nios2_fast_fpu_pixelsimd_inst|                                                                                                                                    ; 509 (161)   ; 202 (66)                  ; 0 (0)         ; 0           ; 0    ; 14           ; 6       ; 4         ; 0    ; 0            ; 271 (90)     ; 102 (10)          ; 136 (61)         ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |pixelsimd_blend_u8:blend_b|                                                                                                                                              ; 59 (59)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 24 (24)      ; 33 (33)           ; 2 (2)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;                |pixelsimd_mult_u8xu8:u0|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |mult_jbn:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                ;              ;
;                |pixelsimd_mult_u8xu8:u1|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |mult_jbn:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                ;              ;
;             |pixelsimd_blend_u8:blend_g|                                                                                                                                              ; 48 (48)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 16 (16)      ; 28 (28)           ; 4 (4)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;                |pixelsimd_mult_u8xu8:u0|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |mult_jbn:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                ;              ;
;                |pixelsimd_mult_u8xu8:u1|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |mult_jbn:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                ;              ;
;             |pixelsimd_blend_u8:blend_r|                                                                                                                                              ; 40 (40)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 15 (15)      ; 24 (24)           ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;                |pixelsimd_mult_u8xu8:u0|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |mult_jbn:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                ;              ;
;                |pixelsimd_mult_u8xu8:u1|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |mult_jbn:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                ;              ;
;             |pixelsimd_sat_u8:sat_u0|                                                                                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u0                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |pixelsimd_sat_u8:sat_u1|                                                                                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u1                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |pixelsimd_sat_u8:sat_u2|                                                                                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 6 (6)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u2                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |pixelsimd_sat_u8:sat_u3|                                                                                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 3 (3)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u3                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |pixelsimd_yuvdec:yuvdec|                                                                                                                                                 ; 133 (133)   ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 83 (83)      ; 7 (7)             ; 43 (43)          ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;                |pixelsimd_mult_s8xs10:u0|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |mult_r5n:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated                                                                                                                                                                                                                                                                                                                  ;              ;
;                |pixelsimd_mult_s8xs10:u1|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |mult_r5n:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated                                                                                                                                                                                                                                                                                                                  ;              ;
;                |pixelsimd_mult_s8xs10:v0|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |mult_r5n:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated                                                                                                                                                                                                                                                                                                                  ;              ;
;                |pixelsimd_mult_s8xs10:v1|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |mult_r5n:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated                                                                                                                                                                                                                                                                                                                  ;              ;
;       |nios2_fpu_burst_0:the_nios2_fpu_burst_0|                                                                                                                                       ; 57 (57)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 10 (10)           ; 27 (27)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_0:the_nios2_fpu_burst_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_0_downstream_arbitrator:the_nios2_fpu_burst_0_downstream|                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_0_downstream_arbitrator:the_nios2_fpu_burst_0_downstream                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|                                                                                                          ; 41 (16)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (11)      ; 1 (0)             ; 19 (5)           ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |burstcount_fifo_for_nios2_fpu_burst_0_upstream_module:burstcount_fifo_for_nios2_fpu_burst_0_upstream|                                                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|burstcount_fifo_for_nios2_fpu_burst_0_upstream_module:burstcount_fifo_for_nios2_fpu_burst_0_upstream                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_0_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_0_upstream|           ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_0_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_0_upstream                                                                                                                                                                                                                                                                                         ;              ;
;       |nios2_fpu_burst_10:the_nios2_fpu_burst_10|                                                                                                                                     ; 141 (141)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 36 (36)           ; 52 (52)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |nios2_fpu_burst_10_downstream_arbitrator:the_nios2_fpu_burst_10_downstream|                                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_10_downstream_arbitrator:the_nios2_fpu_burst_10_downstream                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|                                                                                                        ; 53 (27)     ; 20 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (20)      ; 2 (0)             ; 19 (7)           ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_nios2_fpu_burst_10_upstream_module:burstcount_fifo_for_nios2_fpu_burst_10_upstream|                                                                     ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|burstcount_fifo_for_nios2_fpu_burst_10_upstream_module:burstcount_fifo_for_nios2_fpu_burst_10_upstream                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream|                       ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream                                                                                                                                                                                                                                                                                                   ;              ;
;       |nios2_fpu_burst_1:the_nios2_fpu_burst_1|                                                                                                                                       ; 116 (116)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 19 (19)           ; 44 (44)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_1_downstream_arbitrator:the_nios2_fpu_burst_1_downstream|                                                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_1_downstream_arbitrator:the_nios2_fpu_burst_1_downstream                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|                                                                                                          ; 51 (24)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (18)      ; 2 (0)             ; 18 (6)           ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |burstcount_fifo_for_nios2_fpu_burst_1_upstream_module:burstcount_fifo_for_nios2_fpu_burst_1_upstream|                                                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|burstcount_fifo_for_nios2_fpu_burst_1_upstream_module:burstcount_fifo_for_nios2_fpu_burst_1_upstream                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream|                         ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_2:the_nios2_fpu_burst_2|                                                                                                                                       ; 173 (173)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 2 (2)             ; 109 (109)        ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_3:the_nios2_fpu_burst_3|                                                                                                                                       ; 89 (89)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 24 (24)           ; 42 (42)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_3_downstream_arbitrator:the_nios2_fpu_burst_3_downstream|                                                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_3_downstream_arbitrator:the_nios2_fpu_burst_3_downstream                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|                                                                                                          ; 107 (18)    ; 57 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (11)      ; 0 (0)             ; 58 (7)           ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|                                                                       ; 37 (37)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 27 (27)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream|           ; 52 (52)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 24 (24)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream                                                                                                                                                                                                                                                                                         ;              ;
;       |nios2_fpu_burst_4:the_nios2_fpu_burst_4|                                                                                                                                       ; 168 (168)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 39 (39)           ; 60 (60)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_4_downstream_arbitrator:the_nios2_fpu_burst_4_downstream|                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_4_downstream_arbitrator:the_nios2_fpu_burst_4_downstream                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|                                                                                                          ; 119 (30)    ; 57 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (23)      ; 0 (0)             ; 59 (7)           ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|                                                                       ; 36 (36)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 27 (27)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream|                         ; 53 (53)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 25 (25)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_5:the_nios2_fpu_burst_5|                                                                                                                                       ; 72 (72)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 26 (26)           ; 36 (36)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_5_downstream_arbitrator:the_nios2_fpu_burst_5_downstream|                                                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_5_downstream_arbitrator:the_nios2_fpu_burst_5_downstream                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_fpu_burst_6:the_nios2_fpu_burst_6|                                                                                                                                       ; 55 (55)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 9 (9)             ; 29 (29)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_6:the_nios2_fpu_burst_6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_6_downstream_arbitrator:the_nios2_fpu_burst_6_downstream|                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_6_downstream_arbitrator:the_nios2_fpu_burst_6_downstream                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|                                                                                                          ; 47 (21)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (12)      ; 1 (0)             ; 22 (9)           ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |burstcount_fifo_for_nios2_fpu_burst_6_upstream_module:burstcount_fifo_for_nios2_fpu_burst_6_upstream|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|burstcount_fifo_for_nios2_fpu_burst_6_upstream_module:burstcount_fifo_for_nios2_fpu_burst_6_upstream                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream|           ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 7 (7)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream                                                                                                                                                                                                                                                                                         ;              ;
;       |nios2_fpu_burst_7:the_nios2_fpu_burst_7|                                                                                                                                       ; 135 (135)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 10 (10)           ; 78 (78)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_7_downstream_arbitrator:the_nios2_fpu_burst_7_downstream|                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_7_downstream_arbitrator:the_nios2_fpu_burst_7_downstream                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|                                                                                                          ; 67 (39)     ; 20 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (29)      ; 3 (0)             ; 22 (10)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |burstcount_fifo_for_nios2_fpu_burst_7_upstream_module:burstcount_fifo_for_nios2_fpu_burst_7_upstream|                                                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|burstcount_fifo_for_nios2_fpu_burst_7_upstream_module:burstcount_fifo_for_nios2_fpu_burst_7_upstream                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream|                         ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_8:the_nios2_fpu_burst_8|                                                                                                                                       ; 140 (140)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 45 (45)           ; 44 (44)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_8_downstream_arbitrator:the_nios2_fpu_burst_8_downstream|                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_8_downstream_arbitrator:the_nios2_fpu_burst_8_downstream                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|                                                                                                          ; 67 (30)     ; 24 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (21)      ; 2 (0)             ; 27 (9)           ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |burstcount_fifo_for_nios2_fpu_burst_8_upstream_module:burstcount_fifo_for_nios2_fpu_burst_8_upstream|                                                                       ; 15 (15)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 7 (7)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|burstcount_fifo_for_nios2_fpu_burst_8_upstream_module:burstcount_fifo_for_nios2_fpu_burst_8_upstream                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream|                         ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 11 (11)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_9:the_nios2_fpu_burst_9|                                                                                                                                       ; 82 (82)     ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 37 (37)           ; 24 (24)          ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_9:the_nios2_fpu_burst_9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |nios2_fpu_burst_9_downstream_arbitrator:the_nios2_fpu_burst_9_downstream|                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_9_downstream_arbitrator:the_nios2_fpu_burst_9_downstream                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|                                                                                                          ; 44 (19)     ; 20 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (12)      ; 0 (0)             ; 21 (7)           ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |burstcount_fifo_for_nios2_fpu_burst_9_upstream_module:burstcount_fifo_for_nios2_fpu_burst_9_upstream|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|burstcount_fifo_for_nios2_fpu_burst_9_upstream_module:burstcount_fifo_for_nios2_fpu_burst_9_upstream                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream|           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream                                                                                                                                                                                                                                                                                         ;              ;
;       |nios2_fpu_clock_0:the_nios2_fpu_clock_0|                                                                                                                                       ; 202 (159)   ; 191 (158)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 131 (122)         ; 61 (36)          ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |nios2_fpu_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fpu_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |nios2_fpu_clock_0_edge_to_pulse:write_done_edge_to_pulse|                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |nios2_fpu_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |nios2_fpu_clock_0_master_FSM:master_FSM|                                                                                                                                    ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 13 (13)          ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fpu_clock_0_slave_FSM:slave_FSM|                                                                                                                                      ; 16 (16)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_slave_FSM:slave_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |nios2_fpu_clock_0_in_arbitrator:the_nios2_fpu_clock_0_in|                                                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0_in_arbitrator:the_nios2_fpu_clock_0_in                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_fpu_clock_0_out_arbitrator:the_nios2_fpu_clock_0_out|                                                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_0_out_arbitrator:the_nios2_fpu_clock_0_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |nios2_fpu_clock_1:the_nios2_fpu_clock_1|                                                                                                                                       ; 134 (107)   ; 130 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 94 (85)           ; 36 (21)          ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |nios2_fpu_clock_1_edge_to_pulse:read_done_edge_to_pulse|                                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fpu_clock_1_edge_to_pulse:read_request_edge_to_pulse|                                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |nios2_fpu_clock_1_edge_to_pulse:write_request_edge_to_pulse|                                                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |nios2_fpu_clock_1_master_FSM:master_FSM|                                                                                                                                    ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 11 (11)          ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fpu_clock_1_slave_FSM:slave_FSM|                                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_slave_FSM:slave_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |nios2_fpu_clock_1_out_arbitrator:the_nios2_fpu_clock_1_out|                                                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_1_out_arbitrator:the_nios2_fpu_clock_1_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |nios2_fpu_clock_2:the_nios2_fpu_clock_2|                                                                                                                                       ; 148 (107)   ; 137 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (1)        ; 73 (63)           ; 66 (43)          ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |nios2_fpu_clock_2_edge_to_pulse:read_done_edge_to_pulse|                                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fpu_clock_2_edge_to_pulse:read_request_edge_to_pulse|                                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |nios2_fpu_clock_2_edge_to_pulse:write_done_edge_to_pulse|                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |nios2_fpu_clock_2_edge_to_pulse:write_request_edge_to_pulse|                                                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |nios2_fpu_clock_2_master_FSM:master_FSM|                                                                                                                                    ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 12 (12)          ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |nios2_fpu_clock_2_slave_FSM:slave_FSM|                                                                                                                                      ; 15 (15)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_slave_FSM:slave_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |nios2_fpu_clock_2_out_arbitrator:the_nios2_fpu_clock_2_out|                                                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|nios2_fpu_clock_2_out_arbitrator:the_nios2_fpu_clock_2_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |nios2_fpu_reset_core_clk_domain_synch_module:nios2_fpu_reset_core_clk_domain_synch|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|nios2_fpu_reset_core_clk_domain_synch_module:nios2_fpu_reset_core_clk_domain_synch                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |nios2_fpu_reset_peri_clk_domain_synch_module:nios2_fpu_reset_peri_clk_domain_synch|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cineraria|nios2_fpu:inst|nios2_fpu_reset_peri_clk_domain_synch_module:nios2_fpu_reset_peri_clk_domain_synch                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |peripheral_bridge:the_peripheral_bridge|                                                                                                                                       ; 137 (0)     ; 135 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 47 (0)            ; 88 (0)           ; |cineraria|nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|                                                                                              ; 51 (51)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 49 (49)          ; |cineraria|nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |peripheral_bridge_upstream_adapter:the_peripheral_bridge_upstream_adapter|                                                                                                  ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |cineraria|nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_upstream_adapter:the_peripheral_bridge_upstream_adapter                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |peripheral_bridge_waitrequest_adapter:the_peripheral_bridge_waitrequest_adapter|                                                                                            ; 102 (102)   ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 45 (45)           ; 56 (56)          ; |cineraria|nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_waitrequest_adapter:the_peripheral_bridge_waitrequest_adapter                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|                                                                                                                      ; 293 (293)   ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 240 (240)    ; 0 (0)             ; 53 (53)          ; |cineraria|nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |peripheral_bridge_s1_arbitrator:the_peripheral_bridge_s1|                                                                                                                      ; 28 (7)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (2)       ; 2 (0)             ; 13 (5)           ; |cineraria|nios2_fpu:inst|peripheral_bridge_s1_arbitrator:the_peripheral_bridge_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |rdv_fifo_for_nios2_fpu_clock_0_out_to_peripheral_bridge_s1_module:rdv_fifo_for_nios2_fpu_clock_0_out_to_peripheral_bridge_s1|                                               ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 2 (2)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|peripheral_bridge_s1_arbitrator:the_peripheral_bridge_s1|rdv_fifo_for_nios2_fpu_clock_0_out_to_peripheral_bridge_s1_module:rdv_fifo_for_nios2_fpu_clock_0_out_to_peripheral_bridge_s1                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |ps2_keyboard:the_ps2_keyboard|                                                                                                                                                 ; 313 (0)     ; 175 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (0)      ; 7 (0)             ; 168 (0)          ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |ps2_component:ps2_keyboard|                                                                                                                                                 ; 313 (31)    ; 175 (21)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (10)     ; 7 (0)             ; 168 (21)         ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |Altera_UP_PS2:PS2_Serial_Port|                                                                                                                                           ; 218 (36)    ; 115 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (20)     ; 7 (0)             ; 108 (16)         ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                |Altera_UP_PS2_Command_Out:PS2_Command_Out|                                                                                                                            ; 145 (145)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 73 (73)          ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |Altera_UP_PS2_Data_In:PS2_Data_In|                                                                                                                                    ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 7 (7)             ; 19 (19)          ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |scfifo:Incoming_Data_FIFO|                                                                                                                                               ; 64 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;                |scfifo_6v31:auto_generated|                                                                                                                                           ; 64 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |a_dpfifo_pm31:dpfifo|                                                                                                                                              ; 64 (38)     ; 39 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (22)      ; 0 (0)             ; 39 (16)          ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;                      |altsyncram_4ud1:FIFOram|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|altsyncram_4ud1:FIFOram                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                      |cntr_497:usedw_counter|                                                                                                                                         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                      |cntr_n8b:rd_ptr_msb|                                                                                                                                            ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_n8b:rd_ptr_msb                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |cntr_o8b:wr_ptr|                                                                                                                                                ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |ps2_keyboard_avalon_slave_arbitrator:the_ps2_keyboard_avalon_slave|                                                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|ps2_keyboard_avalon_slave_arbitrator:the_ps2_keyboard_avalon_slave                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |psw:the_psw|                                                                                                                                                                   ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 10 (10)          ; |cineraria|nios2_fpu:inst|psw:the_psw                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |psw_s1_arbitrator:the_psw_s1|                                                                                                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|psw_s1_arbitrator:the_psw_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |sdram:the_sdram|                                                                                                                                                               ; 523 (430)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 318 (311)    ; 5 (4)             ; 200 (120)        ; |cineraria|nios2_fpu:inst|sdram:the_sdram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                                                                                      ; 93 (93)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 85 (85)          ; |cineraria|nios2_fpu:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                                                                                              ; 260 (149)   ; 95 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (82)     ; 12 (9)            ; 110 (58)         ; |cineraria|nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|                                                         ; 50 (50)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 1 (1)             ; 20 (20)          ; |cineraria|nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |rdv_fifo_for_nios2_fpu_burst_3_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_3_downstream_to_sdram_s1|                                                         ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 11 (11)          ; |cineraria|nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_3_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_3_downstream_to_sdram_s1                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |rdv_fifo_for_nios2_fpu_burst_4_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_4_downstream_to_sdram_s1|                                                         ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 11 (11)          ; |cineraria|nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_4_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_4_downstream_to_sdram_s1                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |rdv_fifo_for_nios2_fpu_burst_5_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_5_downstream_to_sdram_s1|                                                         ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 12 (12)          ; |cineraria|nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_5_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_5_downstream_to_sdram_s1                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |spu:the_spu|                                                                                                                                                                   ; 1898 (0)    ; 1266 (0)                  ; 0 (0)         ; 32768       ; 7    ; 6            ; 0       ; 3         ; 0    ; 0            ; 630 (0)      ; 377 (0)           ; 891 (0)          ; |cineraria|nios2_fpu:inst|spu:the_spu                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |avalonif_spu:spu|                                                                                                                                                           ; 1898 (0)    ; 1266 (0)                  ; 0 (0)         ; 32768       ; 7    ; 6            ; 0       ; 3         ; 0    ; 0            ; 630 (0)      ; 377 (0)           ; 891 (0)          ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |STARROSE_SPU:U4|                                                                                                                                                         ; 1898 (41)   ; 1266 (30)                 ; 0 (0)         ; 32768       ; 7    ; 6            ; 0       ; 3         ; 0    ; 0            ; 630 (11)     ; 377 (6)           ; 891 (9)          ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;                |loreley_core:U_core|                                                                                                                                                  ; 1752 (0)    ; 1137 (0)                  ; 0 (0)         ; 24576       ; 6    ; 4            ; 0       ; 2         ; 0    ; 0            ; 600 (0)      ; 366 (0)           ; 786 (0)          ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |loreley_businterface:U_busif|                                                                                                                                      ; 240 (79)    ; 134 (48)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (24)      ; 52 (22)           ; 109 (28)         ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |loreley_businterface_rmw:U_bus|                                                                                                                                 ; 167 (167)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 30 (30)           ; 82 (82)          ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;                   |loreley_decoder:U_decoder|                                                                                                                                         ; 25 (25)     ; 24 (24)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 24 (24)          ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                      |loreley_simpledpram:\GEN_RAM:U_ramtable|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|loreley_simpledpram:\GEN_RAM:U_ramtable                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;                         |altsyncram:\GEN_ALTERA:altsyncram_component|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|loreley_simpledpram:\GEN_RAM:U_ramtable|altsyncram:\GEN_ALTERA:altsyncram_component                                                                                                                                                                                                                                                                                                                                                ;              ;
;                            |altsyncram_4cj1:auto_generated|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|loreley_simpledpram:\GEN_RAM:U_ramtable|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_4cj1:auto_generated                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |loreley_slotengine:U_engine|                                                                                                                                       ; 1203 (868)  ; 705 (523)                 ; 0 (0)         ; 20480       ; 5    ; 2            ; 0       ; 1         ; 0    ; 0            ; 444 (291)    ; 252 (214)         ; 507 (357)        ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;                      |loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                         |altsyncram:altsyncram_component|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                            |altsyncram_sho1:auto_generated|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component|altsyncram_sho1:auto_generated                                                                                                                                                                                                                                                                                                                     ;              ;
;                      |loreley_irqencode:\GEN_IRQON:U_irq|                                                                                                                             ; 276 (234)   ; 147 (125)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (109)    ; 13 (8)            ; 134 (117)        ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;                         |loreley_irqencode_32bitenc:U|                                                                                                                                ; 42 (10)     ; 22 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (4)       ; 5 (2)             ; 17 (5)           ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;                            |loreley_irqencode_8bitenc:U0|                                                                                                                             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U|loreley_irqencode_8bitenc:U0                                                                                                                                                                                                                                                                                                                                     ;              ;
;                            |loreley_irqencode_8bitenc:U1|                                                                                                                             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U|loreley_irqencode_8bitenc:U1                                                                                                                                                                                                                                                                                                                                     ;              ;
;                            |loreley_irqencode_8bitenc:U2|                                                                                                                             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U|loreley_irqencode_8bitenc:U2                                                                                                                                                                                                                                                                                                                                     ;              ;
;                            |loreley_irqencode_8bitenc:U3|                                                                                                                             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U|loreley_irqencode_8bitenc:U3                                                                                                                                                                                                                                                                                                                                     ;              ;
;                      |loreley_lfsr:U_lfsr|                                                                                                                                            ; 43 (43)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 25 (25)           ; 10 (10)          ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_lfsr:U_lfsr                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                      |loreley_slotengine_multiple:U_mult|                                                                                                                             ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 8 (8)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;                         |multiple_16x9:\GEN_USE_MF:MU|                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;                            |lpm_mult:lpm_mult_component|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                      ;              ;
;                               |mult_9co:auto_generated|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated                                                                                                                                                                                                                                                                                                              ;              ;
;                      |loreley_turedpram:U_areg|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                         |altsyncram:\GEN_ALTERA:altsyncram_component|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg|altsyncram:\GEN_ALTERA:altsyncram_component                                                                                                                                                                                                                                                                                                                                                             ;              ;
;                            |altsyncram_kg52:auto_generated|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated                                                                                                                                                                                                                                                                                                                              ;              ;
;                      |loreley_turedpram:U_breg|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_breg                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                         |altsyncram:\GEN_ALTERA:altsyncram_component|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_breg|altsyncram:\GEN_ALTERA:altsyncram_component                                                                                                                                                                                                                                                                                                                                                             ;              ;
;                            |altsyncram_kg52:auto_generated|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_breg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |loreley_waveadder:U_waveaddr|                                                                                                                                      ; 358 (325)   ; 274 (242)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 76 (75)      ; 62 (60)           ; 220 (183)        ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |loreley_waveadder_sats16reg:\GEN_FL:U_fl|                                                                                                                       ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FL:U_fl                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |loreley_waveadder_sats16reg:\GEN_FR:U_fr|                                                                                                                       ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 19 (19)          ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FR:U_fr                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |multiple_16x9:\GEN_USE_MF:MU|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                         |lpm_mult:lpm_mult_component|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                            |mult_9co:auto_generated|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated                                                                                                                                                                                                                                                                                                                                                ;              ;
;                |loreley_dacif_bu9480f_ds:U_dac|                                                                                                                                       ; 74 (74)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 70 (70)          ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;                   |multiple_16x16:multiple_16x16_inst|                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                      |lpm_mult:lpm_mult_component|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                         |mult_c7n:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated                                                                                                                                                                                                                                                                                                                                                            ;              ;
;                |loreley_wromcache:U_cache|                                                                                                                                            ; 60 (60)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 5 (5)             ; 40 (40)          ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |loreley_cacheram:U_mem|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |altsyncram:altsyncram_component|                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                         |altsyncram_7nh1:auto_generated|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |spu_s1_arbitrator:the_spu_s1|                                                                                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|spu_s1_arbitrator:the_spu_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |systimer:the_systimer|                                                                                                                                                         ; 158 (158)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 31 (31)           ; 90 (90)          ; |cineraria|nios2_fpu:inst|systimer:the_systimer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |systimer_s1_arbitrator:the_systimer_s1|                                                                                                                                        ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|systimer_s1_arbitrator:the_systimer_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |sysuart:the_sysuart|                                                                                                                                                           ; 205 (0)     ; 138 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 31 (0)            ; 107 (0)          ; |cineraria|nios2_fpu:inst|sysuart:the_sysuart                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |sysuart_regs:the_sysuart_regs|                                                                                                                                              ; 92 (92)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 25 (25)           ; 40 (40)          ; |cineraria|nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |sysuart_rx:the_sysuart_rx|                                                                                                                                                  ; 75 (73)     ; 48 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 5 (3)             ; 43 (43)          ; |cineraria|nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |sysuart_tx:the_sysuart_tx|                                                                                                                                                  ; 46 (46)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 32 (32)          ; |cineraria|nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |sysuart_s1_arbitrator:the_sysuart_s1|                                                                                                                                          ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|sysuart_s1_arbitrator:the_sysuart_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|                                                                                                    ; 68 (68)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 3 (3)             ; 44 (44)          ; |cineraria|nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |vga:the_vga|                                                                                                                                                                   ; 254 (0)     ; 193 (0)                   ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 72 (0)            ; 122 (0)          ; |cineraria|nios2_fpu:inst|vga:the_vga                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |vga_component:vga|                                                                                                                                                          ; 254 (79)    ; 193 (62)                  ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (16)      ; 72 (38)           ; 122 (25)         ; |cineraria|nios2_fpu:inst|vga:the_vga|vga_component:vga                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |vga_avm:U1|                                                                                                                                                              ; 119 (119)   ; 102 (102)                 ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 32 (32)           ; 70 (70)          ; |cineraria|nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                |vga_linebuffer:U0|                                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |altsyncram:altsyncram_component|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                      |altsyncram_gjj1:auto_generated|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria|nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |vga_syncgen:U0|                                                                                                                                                          ; 56 (56)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 2 (2)             ; 27 (27)          ; |cineraria|nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_syncgen:U0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |vga_m1_arbitrator:the_vga_m1|                                                                                                                                                  ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 15 (15)           ; 1 (1)            ; |cineraria|nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |vga_s1_arbitrator:the_vga_s1|                                                                                                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |cineraria|nios2_fpu:inst|vga_s1_arbitrator:the_vga_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |sld_hub:auto_hub|                                                                                                                                                                 ; 135 (91)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (43)      ; 14 (11)           ; 62 (37)          ; |cineraria|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                                                                       ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |cineraria|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                                                                     ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |cineraria|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;    |syspll:inst7|                                                                                                                                                                     ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria|syspll:inst7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altpll:altpll_component|                                                                                                                                                       ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria|syspll:inst7|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |syspll_altpll:auto_generated|                                                                                                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cineraria|syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                        ;
+---------------+----------+---------------+---------------+-----------------------+------------+------------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE       ;
+---------------+----------+---------------+---------------+-----------------------+------------+------------+
; FL_BYTE_N     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; FL_WP_N       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0_DP       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1_DP       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2_DP       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3_DP       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; EPCS_DCLK     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; EPCS_ASDO     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; EPCS_CSO_N    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; UART_RTS      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SD_CMD        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SD_DAT3       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DAC_LRCK      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DAC_BCLK      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DAC_SDAT      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; HEX0_D[6]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0_D[5]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0_D[4]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0_D[3]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0_D[2]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0_D[1]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0_D[0]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1_D[6]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1_D[5]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1_D[4]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1_D[3]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1_D[2]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1_D[1]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1_D[0]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2_D[6]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2_D[5]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2_D[4]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2_D[3]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2_D[2]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2_D[1]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2_D[0]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3_D[6]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3_D[5]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3_D[4]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3_D[3]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3_D[2]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3_D[1]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3_D[0]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDG[9]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; FL_RY         ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; PS2_MSCLK     ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; PS2_MSDAT     ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; PS2_KBCLK     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; PS2_KBDAT     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[31]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[30]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[29]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[28]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[27]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[26]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[25]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[24]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[23]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[22]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[21]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[20]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[19]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[18]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[17]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[16]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[15]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[13]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[12]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[10]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[9]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[8]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[7]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[4]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[3]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[2]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO0_D[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO0_D[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[31]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[30]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[29]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[28]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[27]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[26]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[25]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[24]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[23]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[22]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[21]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[20]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[19]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[18]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[17]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[16]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[15]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[10]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[9]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[6]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[4]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; GPIO1_D[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; GPIO1_D[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; FL_DQ[15]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[14]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[13]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[12]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[11]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[10]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[9]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[8]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[7]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[6]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[5]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[4]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[3]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[2]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[1]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; FL_DQ[0]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (0) 0 ps   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps   ; (1) 367 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 559 ps ; (1) 367 ps ;
; BUTTON[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; CLOCK_50_2    ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SD_DAT0       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; EPCS_DATA     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; BUTTON[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; BUTTON[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; SW[7]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; SW[9]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; SW[8]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; SW[6]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; SW[5]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; SW[4]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; SW[3]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; SW[2]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; SW[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; UART_CTS      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; SD_WP_N       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; UART_RXD      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
+---------------+----------+---------------+---------------+-----------------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                   ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FL_RY                                                                                                                                 ;                   ;         ;
; PS2_MSCLK                                                                                                                             ;                   ;         ;
; PS2_MSDAT                                                                                                                             ;                   ;         ;
; PS2_KBCLK                                                                                                                             ;                   ;         ;
;      - nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|ps2_clk_reg~0            ; 0                 ; 6       ;
; PS2_KBDAT                                                                                                                             ;                   ;         ;
;      - nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|ps2_data_reg~0           ; 0                 ; 6       ;
; GPIO0_D[31]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[31]                                                                                ; 0                 ; 6       ;
; GPIO0_D[30]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[30]                                                                                ; 1                 ; 6       ;
; GPIO0_D[29]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[29]                                                                                ; 1                 ; 6       ;
; GPIO0_D[28]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[28]                                                                                ; 1                 ; 6       ;
; GPIO0_D[27]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[27]                                                                                ; 0                 ; 6       ;
; GPIO0_D[26]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[26]                                                                                ; 0                 ; 6       ;
; GPIO0_D[25]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[25]                                                                                ; 1                 ; 6       ;
; GPIO0_D[24]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[24]                                                                                ; 0                 ; 6       ;
; GPIO0_D[23]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[23]                                                                                ; 0                 ; 6       ;
; GPIO0_D[22]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[22]                                                                                ; 0                 ; 6       ;
; GPIO0_D[21]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[21]                                                                                ; 0                 ; 6       ;
; GPIO0_D[20]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[20]                                                                                ; 1                 ; 6       ;
; GPIO0_D[19]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[19]                                                                                ; 0                 ; 6       ;
; GPIO0_D[18]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[18]                                                                                ; 0                 ; 6       ;
; GPIO0_D[17]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[17]                                                                                ; 0                 ; 6       ;
; GPIO0_D[16]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[16]                                                                                ; 0                 ; 6       ;
; GPIO0_D[15]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[15]                                                                                ; 1                 ; 6       ;
; GPIO0_D[14]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[14]                                                                                ; 1                 ; 6       ;
; GPIO0_D[13]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[13]                                                                                ; 0                 ; 6       ;
; GPIO0_D[12]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[12]                                                                                ; 1                 ; 6       ;
; GPIO0_D[11]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[11]                                                                                ; 0                 ; 6       ;
; GPIO0_D[10]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[10]                                                                                ; 1                 ; 6       ;
; GPIO0_D[9]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[9]                                                                                 ; 1                 ; 6       ;
; GPIO0_D[8]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[8]                                                                                 ; 1                 ; 6       ;
; GPIO0_D[7]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[7]                                                                                 ; 0                 ; 6       ;
; GPIO0_D[6]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[6]                                                                                 ; 0                 ; 6       ;
; GPIO0_D[5]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[5]                                                                                 ; 0                 ; 6       ;
; GPIO0_D[4]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[4]                                                                                 ; 1                 ; 6       ;
; GPIO0_D[3]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[3]                                                                                 ; 1                 ; 6       ;
; GPIO0_D[2]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[2]                                                                                 ; 1                 ; 6       ;
; GPIO0_D[1]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[1]                                                                                 ; 0                 ; 6       ;
; GPIO0_D[0]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio0:the_gpio0|read_mux_out[0]                                                                                 ; 0                 ; 6       ;
; GPIO1_D[31]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[31]                                                                                ; 0                 ; 6       ;
; GPIO1_D[30]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[30]                                                                                ; 0                 ; 6       ;
; GPIO1_D[29]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[29]                                                                                ; 1                 ; 6       ;
; GPIO1_D[28]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[28]                                                                                ; 1                 ; 6       ;
; GPIO1_D[27]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[27]                                                                                ; 1                 ; 6       ;
; GPIO1_D[26]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[26]                                                                                ; 0                 ; 6       ;
; GPIO1_D[25]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[25]                                                                                ; 1                 ; 6       ;
; GPIO1_D[24]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[24]                                                                                ; 1                 ; 6       ;
; GPIO1_D[23]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[23]                                                                                ; 1                 ; 6       ;
; GPIO1_D[22]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[22]                                                                                ; 1                 ; 6       ;
; GPIO1_D[21]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[21]                                                                                ; 1                 ; 6       ;
; GPIO1_D[20]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[20]                                                                                ; 0                 ; 6       ;
; GPIO1_D[19]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[19]                                                                                ; 1                 ; 6       ;
; GPIO1_D[18]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[18]                                                                                ; 1                 ; 6       ;
; GPIO1_D[17]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[17]                                                                                ; 1                 ; 6       ;
; GPIO1_D[16]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[16]                                                                                ; 0                 ; 6       ;
; GPIO1_D[15]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[15]                                                                                ; 1                 ; 6       ;
; GPIO1_D[14]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[14]                                                                                ; 1                 ; 6       ;
; GPIO1_D[13]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[13]                                                                                ; 1                 ; 6       ;
; GPIO1_D[12]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[12]                                                                                ; 0                 ; 6       ;
; GPIO1_D[11]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[11]                                                                                ; 0                 ; 6       ;
; GPIO1_D[10]                                                                                                                           ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[10]                                                                                ; 1                 ; 6       ;
; GPIO1_D[9]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[9]                                                                                 ; 0                 ; 6       ;
; GPIO1_D[8]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[8]                                                                                 ; 0                 ; 6       ;
; GPIO1_D[7]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[7]                                                                                 ; 1                 ; 6       ;
; GPIO1_D[6]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[6]                                                                                 ; 1                 ; 6       ;
; GPIO1_D[5]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[5]                                                                                 ; 0                 ; 6       ;
; GPIO1_D[4]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[4]                                                                                 ; 1                 ; 6       ;
; GPIO1_D[3]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[3]                                                                                 ; 0                 ; 6       ;
; GPIO1_D[2]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[2]                                                                                 ; 0                 ; 6       ;
; GPIO1_D[1]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[1]                                                                                 ; 0                 ; 6       ;
; GPIO1_D[0]                                                                                                                            ;                   ;         ;
;      - nios2_fpu:inst|gpio1:the_gpio1|read_mux_out[0]                                                                                 ; 0                 ; 6       ;
; FL_DQ[15]                                                                                                                             ;                   ;         ;
; FL_DQ[14]                                                                                                                             ;                   ;         ;
; FL_DQ[13]                                                                                                                             ;                   ;         ;
; FL_DQ[12]                                                                                                                             ;                   ;         ;
; FL_DQ[11]                                                                                                                             ;                   ;         ;
; FL_DQ[10]                                                                                                                             ;                   ;         ;
; FL_DQ[9]                                                                                                                              ;                   ;         ;
; FL_DQ[8]                                                                                                                              ;                   ;         ;
; FL_DQ[7]                                                                                                                              ;                   ;         ;
; FL_DQ[6]                                                                                                                              ;                   ;         ;
; FL_DQ[5]                                                                                                                              ;                   ;         ;
; FL_DQ[4]                                                                                                                              ;                   ;         ;
; FL_DQ[3]                                                                                                                              ;                   ;         ;
; FL_DQ[2]                                                                                                                              ;                   ;         ;
; FL_DQ[1]                                                                                                                              ;                   ;         ;
; FL_DQ[0]                                                                                                                              ;                   ;         ;
; DRAM_DQ[15]                                                                                                                           ;                   ;         ;
; DRAM_DQ[14]                                                                                                                           ;                   ;         ;
; DRAM_DQ[13]                                                                                                                           ;                   ;         ;
; DRAM_DQ[12]                                                                                                                           ;                   ;         ;
; DRAM_DQ[11]                                                                                                                           ;                   ;         ;
; DRAM_DQ[10]                                                                                                                           ;                   ;         ;
; DRAM_DQ[9]                                                                                                                            ;                   ;         ;
; DRAM_DQ[8]                                                                                                                            ;                   ;         ;
; DRAM_DQ[7]                                                                                                                            ;                   ;         ;
; DRAM_DQ[6]                                                                                                                            ;                   ;         ;
; DRAM_DQ[5]                                                                                                                            ;                   ;         ;
; DRAM_DQ[4]                                                                                                                            ;                   ;         ;
; DRAM_DQ[3]                                                                                                                            ;                   ;         ;
; DRAM_DQ[2]                                                                                                                            ;                   ;         ;
; DRAM_DQ[1]                                                                                                                            ;                   ;         ;
; DRAM_DQ[0]                                                                                                                            ;                   ;         ;
; BUTTON[0]                                                                                                                             ;                   ;         ;
;      - syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|pll_lock_sync                                                ; 1                 ; 6       ;
;      - syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|pll1                                                         ; 1                 ; 6       ;
; CLOCK_50_2                                                                                                                            ;                   ;         ;
; CLOCK_50                                                                                                                              ;                   ;         ;
; SD_DAT0                                                                                                                               ;                   ;         ;
;      - nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|rxddata[0]                                        ; 1                 ; 6       ;
; EPCS_DATA                                                                                                                             ;                   ;         ;
;      - nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|MISO_reg~0                      ; 1                 ; 6       ;
; BUTTON[1]                                                                                                                             ;                   ;         ;
;      - nios2_fpu:inst|psw:the_psw|d1_data_in[1]                                                                                       ; 0                 ; 6       ;
;      - nios2_fpu:inst|psw:the_psw|read_mux_out[1]~3                                                                                   ; 0                 ; 6       ;
; BUTTON[2]                                                                                                                             ;                   ;         ;
;      - nios2_fpu:inst|psw:the_psw|read_mux_out[2]~1                                                                                   ; 0                 ; 6       ;
;      - nios2_fpu:inst|psw:the_psw|d1_data_in[2]~feeder                                                                                ; 0                 ; 6       ;
; SW[7]                                                                                                                                 ;                   ;         ;
;      - nios2_fpu:inst|dipsw:the_dipsw|read_mux_out[7]                                                                                 ; 1                 ; 6       ;
; SW[9]                                                                                                                                 ;                   ;         ;
;      - nios2_fpu:inst|dipsw:the_dipsw|read_mux_out[9]                                                                                 ; 0                 ; 6       ;
; SW[8]                                                                                                                                 ;                   ;         ;
;      - nios2_fpu:inst|dipsw:the_dipsw|read_mux_out[8]                                                                                 ; 0                 ; 6       ;
; SW[6]                                                                                                                                 ;                   ;         ;
;      - nios2_fpu:inst|dipsw:the_dipsw|read_mux_out[6]                                                                                 ; 0                 ; 6       ;
; SW[5]                                                                                                                                 ;                   ;         ;
;      - nios2_fpu:inst|dipsw:the_dipsw|read_mux_out[5]                                                                                 ; 0                 ; 6       ;
; SW[4]                                                                                                                                 ;                   ;         ;
;      - nios2_fpu:inst|dipsw:the_dipsw|read_mux_out[4]                                                                                 ; 0                 ; 6       ;
; SW[3]                                                                                                                                 ;                   ;         ;
;      - nios2_fpu:inst|dipsw:the_dipsw|read_mux_out[3]                                                                                 ; 1                 ; 6       ;
; SW[2]                                                                                                                                 ;                   ;         ;
;      - nios2_fpu:inst|dipsw:the_dipsw|read_mux_out[2]                                                                                 ; 1                 ; 6       ;
; SW[1]                                                                                                                                 ;                   ;         ;
;      - nios2_fpu:inst|dipsw:the_dipsw|read_mux_out[1]                                                                                 ; 0                 ; 6       ;
; SW[0]                                                                                                                                 ;                   ;         ;
;      - nios2_fpu:inst|dipsw:the_dipsw|read_mux_out[0]                                                                                 ; 0                 ; 6       ;
; UART_CTS                                                                                                                              ;                   ;         ;
;      - nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|cts_status_bit~feeder                                         ; 1                 ; 6       ;
; SD_WP_N                                                                                                                               ;                   ;         ;
;      - nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|mmc_wp_reg                                        ; 0                 ; 6       ;
; UART_RXD                                                                                                                              ;                   ;         ;
;      - nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 1                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                      ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; BUTTON[0]                                                                                                                                                                                                                                                                                                 ; PIN_H2                 ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                  ; PIN_G21                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLOCK_50_2                                                                                                                                                                                                                                                                                                ; PIN_B12                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y15_N0         ; 162     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y15_N0         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                          ; PLL_2                  ; 71      ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                          ; PLL_2                  ; 56      ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|control_wr_strobe                                                                                                                                                                                          ; LCCOMB_X8_Y21_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                 ; LCCOMB_X9_Y21_N30      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|process_11~0                                                                                                                                                                                               ; LCCOMB_X5_Y20_N20      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|process_6~0                                                                                                                                                                                                ; LCCOMB_X7_Y21_N22      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|shift_reg[5]~9                                                                                                                                                                                             ; LCCOMB_X5_Y20_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|slaveselect_wr_strobe                                                                                                                                                                                      ; LCCOMB_X9_Y21_N28      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|transmitting~2                                                                                                                                                                                             ; LCCOMB_X4_Y20_N20      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|write_tx_holding                                                                                                                                                                                           ; LCCOMB_X8_Y21_N20      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|end_xfer_arb_share_counter_term_epcs_controller_epcs_control_port~1                                                                                                                                     ; LCCOMB_X14_Y21_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_address[1]~1                                                                                                                                                          ; LCCOMB_X10_Y21_N26     ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_arb_winner~1                                                                                                                                                          ; LCCOMB_X14_Y21_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[0]                                                                                                                                                                                                                                                                ; FF_X19_Y4_N29          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[10]                                                                                                                                                                                                                                                               ; FF_X16_Y1_N29          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[11]                                                                                                                                                                                                                                                               ; FF_X16_Y1_N31          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[12]                                                                                                                                                                                                                                                               ; FF_X9_Y3_N15           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[13]                                                                                                                                                                                                                                                               ; FF_X9_Y3_N7            ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[14]                                                                                                                                                                                                                                                               ; FF_X9_Y3_N19           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[15]                                                                                                                                                                                                                                                               ; FF_X9_Y3_N23           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[16]                                                                                                                                                                                                                                                               ; FF_X19_Y4_N11          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[17]                                                                                                                                                                                                                                                               ; FF_X15_Y1_N5           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[18]                                                                                                                                                                                                                                                               ; FF_X19_Y4_N13          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[19]                                                                                                                                                                                                                                                               ; FF_X19_Y4_N19          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[1]                                                                                                                                                                                                                                                                ; FF_X17_Y4_N23          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[20]                                                                                                                                                                                                                                                               ; FF_X19_Y4_N17          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[21]                                                                                                                                                                                                                                                               ; FF_X16_Y1_N5           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[22]                                                                                                                                                                                                                                                               ; FF_X9_Y3_N3            ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[23]                                                                                                                                                                                                                                                               ; FF_X14_Y1_N1           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[24]                                                                                                                                                                                                                                                               ; FF_X15_Y1_N23          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[25]                                                                                                                                                                                                                                                               ; FF_X15_Y1_N29          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[26]                                                                                                                                                                                                                                                               ; FF_X9_Y2_N3            ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[27]                                                                                                                                                                                                                                                               ; FF_X9_Y2_N23           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[28]                                                                                                                                                                                                                                                               ; FF_X9_Y3_N31           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[29]                                                                                                                                                                                                                                                               ; FF_X9_Y3_N11           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[2]                                                                                                                                                                                                                                                                ; FF_X16_Y1_N27          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[30]                                                                                                                                                                                                                                                               ; FF_X9_Y3_N27           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[31]                                                                                                                                                                                                                                                               ; FF_X9_Y2_N7            ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[3]                                                                                                                                                                                                                                                                ; FF_X19_Y4_N7           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[4]                                                                                                                                                                                                                                                                ; FF_X19_Y2_N7           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[5]                                                                                                                                                                                                                                                                ; FF_X19_Y2_N9           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[6]                                                                                                                                                                                                                                                                ; FF_X19_Y2_N15          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[7]                                                                                                                                                                                                                                                                ; FF_X19_Y4_N9           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[8]                                                                                                                                                                                                                                                                ; FF_X17_Y4_N25          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|data_dir[9]                                                                                                                                                                                                                                                                ; FF_X19_Y2_N1           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|process_1~0                                                                                                                                                                                                                                                                ; LCCOMB_X8_Y5_N8        ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio0:the_gpio0|process_2~0                                                                                                                                                                                                                                                                ; LCCOMB_X9_Y6_N28       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[0]                                                                                                                                                                                                                                                                ; FF_X21_Y2_N31          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[10]                                                                                                                                                                                                                                                               ; FF_X11_Y1_N5           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[11]                                                                                                                                                                                                                                                               ; FF_X17_Y2_N29          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[12]                                                                                                                                                                                                                                                               ; FF_X8_Y2_N17           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[13]                                                                                                                                                                                                                                                               ; FF_X17_Y3_N25          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[14]                                                                                                                                                                                                                                                               ; FF_X17_Y3_N5           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[15]                                                                                                                                                                                                                                                               ; FF_X17_Y3_N1           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[16]                                                                                                                                                                                                                                                               ; FF_X11_Y1_N19          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[17]                                                                                                                                                                                                                                                               ; FF_X11_Y1_N25          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[18]                                                                                                                                                                                                                                                               ; FF_X21_Y2_N5           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[19]                                                                                                                                                                                                                                                               ; FF_X17_Y2_N11          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[1]                                                                                                                                                                                                                                                                ; FF_X21_Y2_N23          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[20]                                                                                                                                                                                                                                                               ; FF_X17_Y3_N17          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[21]                                                                                                                                                                                                                                                               ; FF_X17_Y2_N17          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[22]                                                                                                                                                                                                                                                               ; FF_X9_Y1_N19           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[23]                                                                                                                                                                                                                                                               ; FF_X9_Y1_N23           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[24]                                                                                                                                                                                                                                                               ; FF_X17_Y2_N23          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[25]                                                                                                                                                                                                                                                               ; FF_X17_Y2_N15          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[26]                                                                                                                                                                                                                                                               ; FF_X9_Y1_N31           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[27]                                                                                                                                                                                                                                                               ; FF_X9_Y1_N15           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[28]                                                                                                                                                                                                                                                               ; FF_X9_Y1_N27           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[29]                                                                                                                                                                                                                                                               ; FF_X10_Y1_N21          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[2]                                                                                                                                                                                                                                                                ; FF_X17_Y2_N7           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[30]                                                                                                                                                                                                                                                               ; FF_X8_Y2_N3            ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[31]                                                                                                                                                                                                                                                               ; FF_X8_Y2_N29           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[3]                                                                                                                                                                                                                                                                ; FF_X17_Y3_N19          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[4]                                                                                                                                                                                                                                                                ; FF_X21_Y2_N19          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[5]                                                                                                                                                                                                                                                                ; FF_X21_Y2_N11          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[6]                                                                                                                                                                                                                                                                ; FF_X21_Y2_N27          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[7]                                                                                                                                                                                                                                                                ; FF_X17_Y2_N19          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[8]                                                                                                                                                                                                                                                                ; FF_X21_Y2_N13          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|data_dir[9]                                                                                                                                                                                                                                                                ; FF_X17_Y3_N31          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|process_1~0                                                                                                                                                                                                                                                                ; LCCOMB_X8_Y5_N18       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|gpio1:the_gpio1|process_2~0                                                                                                                                                                                                                                                                ; LCCOMB_X9_Y6_N30       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                              ; LCCOMB_X6_Y9_N22       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~14                                                                                                                                                                                                       ; LCCOMB_X5_Y10_N30      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                      ; LCCOMB_X6_Y10_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                              ; LCCOMB_X6_Y10_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                          ; LCCOMB_X7_Y7_N10       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                                                            ; FF_X6_Y8_N13           ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|ien_AE~0                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y8_N6        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                 ; LCCOMB_X6_Y7_N14       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                 ; LCCOMB_X6_Y9_N24       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                                                                                                            ; LCCOMB_X6_Y9_N14       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y7_N12       ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|led:the_led|process_0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X8_Y8_N26       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|led_7seg:the_led_7seg|process_0~0                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y7_N12      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|Add0~28                                                                                                                                                                                                                                           ; LCCOMB_X16_Y5_N22      ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|Add0~5                                                                                                                                                                                                                                            ; LCCOMB_X16_Y5_N20      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|bitcount[0]~4                                                                                                                                                                                                                ; LCCOMB_X11_Y2_N24      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[5]~18                                                                                                                                                                                                               ; LCCOMB_X11_Y2_N20      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[5]~20                                                                                                                                                                                                               ; LCCOMB_X11_Y2_N2       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divref_reg[7]~0                                                                                                                                                                                                              ; LCCOMB_X15_Y2_N28      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|frc_reg[9]~73                                                                                                                                                                                                                ; LCCOMB_X16_Y3_N2       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|ncs_reg~0                                                                                                                                                                                                                    ; LCCOMB_X16_Y4_N14      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|process_0~2                                                                                                                                                                                                                  ; LCCOMB_X16_Y3_N0       ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|rxddata[7]~0                                                                                                                                                                                                                 ; LCCOMB_X12_Y2_N2       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|txddata[7]~7                                                                                                                                                                                                                 ; LCCOMB_X10_Y2_N20      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|dmarefcount_reg[8]~0                                                                                                                                                                                                                              ; LCCOMB_X14_Y5_N14      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_stall                                                                                                                                                                                                                                         ; FF_X31_Y20_N15         ; 971     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_rd_data_cnt[3]~4                                                                                                                                                                                                                                    ; LCCOMB_X24_Y25_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_rd_data_cnt[3]~5                                                                                                                                                                                                                                    ; LCCOMB_X23_Y25_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_wb_en~1                                                                                                                                                                                                                                             ; LCCOMB_X21_Y22_N14     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                              ; LCCOMB_X21_Y22_N8      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                  ; LCCOMB_X20_Y25_N6      ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_wr_data_cnt_nxt[2]~2                                                                                                                                                                                                                                ; LCCOMB_X21_Y22_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                               ; FF_X22_Y26_N29         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                      ; FF_X32_Y26_N23         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_div_den_en                                                                                                                                                                                                                                             ; LCCOMB_X40_Y23_N30     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_div_quot_en                                                                                                                                                                                                                                            ; LCCOMB_X40_Y21_N28     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_div_rem_en                                                                                                                                                                                                                                             ; LCCOMB_X38_Y22_N30     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                     ; LCCOMB_X29_Y19_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_iw[7]                                                                                                                                                                                                                                                  ; FF_X35_Y16_N7          ; 83      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_stall_d3                                                                                                                                                                                                                                           ; FF_X37_Y23_N25         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                  ; LCCOMB_X33_Y21_N26     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_stall                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y20_N6      ; 957     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                      ; FF_X23_Y20_N31         ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|Add6~5                                                                                                                                                                                                                                                   ; LCCOMB_X37_Y25_N14     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                   ; FF_X27_Y21_N11         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_ic_fill_starting~1                                                                                                                                                                                                                                     ; LCCOMB_X23_Y16_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_hbreak_req                                                                                                                                                                                                                                             ; LCCOMB_X28_Y21_N12     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_iw[0]                                                                                                                                                                                                                                                  ; FF_X28_Y28_N9          ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_iw[4]                                                                                                                                                                                                                                                  ; FF_X28_Y28_N23         ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|F_stall                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y17_N28     ; 192     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                   ; LCCOMB_X29_Y19_N24     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                             ; LCCOMB_X30_Y20_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                        ; FF_X28_Y21_N7          ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_pipe_flush                                                                                                                                                                                                                                             ; FF_X30_Y20_N5          ; 46      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_rot_rn[3]                                                                                                                                                                                                                                              ; FF_X37_Y25_N19         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_en                                                                                                                                                                                                                                       ; LCCOMB_X24_Y25_N20     ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_tag_wr_port_en                                                                                                                                                                                                                                        ; LCCOMB_X24_Y25_N30     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|i_readdatavalid_d1                                                                                                                                                                                                                                       ; FF_X15_Y18_N17         ; 19      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                   ; LCCOMB_X23_Y15_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                    ; LCCOMB_X23_Y15_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                              ; LCCOMB_X24_Y21_N0      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_tag_wraddress[7]~7                                                                                                                                                                                                                                    ; LCCOMB_X24_Y21_N20     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_tag_wren                                                                                                                                                                                                                                              ; LCCOMB_X24_Y21_N28     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|ram_block1a0~0                                                                                                                             ; LCCOMB_X23_Y16_N18     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|jxuir                    ; FF_X8_Y12_N27          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X11_Y14_N12     ; 13      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X11_Y14_N2      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X11_Y14_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X11_Y14_N26     ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X10_Y14_N28     ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X8_Y12_N29          ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_tck:the_nios2_fast_fpu_jtag_debug_module_tck|internal_sr[12]~42             ; LCCOMB_X8_Y12_N8       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_tck:the_nios2_fast_fpu_jtag_debug_module_tck|internal_sr[29]~50             ; LCCOMB_X9_Y14_N28      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_tck:the_nios2_fast_fpu_jtag_debug_module_tck|internal_sr[36]~59             ; LCCOMB_X8_Y12_N12      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_fast_fpu_jtag_debug_module_phy|virtual_state_sdr~0                              ; LCCOMB_X8_Y12_N30      ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_fast_fpu_jtag_debug_module_phy|virtual_state_uir~0                              ; LCCOMB_X8_Y12_N18      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_avalon_reg:the_nios2_fast_fpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                ; LCCOMB_X15_Y14_N0      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|MonWr                                                                                                                                  ; FF_X12_Y14_N13         ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[0]~47                                                                                                                 ; LCCOMB_X11_Y14_N6      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|module_input6~1                                                                                                                        ; LCCOMB_X16_Y18_N28     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|process_158~0                                                                                                                                                                                                                                            ; LCCOMB_X31_Y20_N0      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu_custom_instruction_master_arbitrator:the_nios2_fast_fpu_custom_instruction_master|nios2_fast_fpu_custom_instruction_master_multi_result~1                                                                                                                                   ; LCCOMB_X37_Y18_N24     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|process_2~0                                                                                                                                                                                                           ; LCCOMB_X10_Y15_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_8sh:auto_generated|pipeline_dffe[8]                                                                  ; FF_X36_Y11_N27         ; 99      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[26]~2                                                                                                      ; LCCOMB_X32_Y9_N12      ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[4]                                                                                                       ; FF_X37_Y9_N19          ; 22      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu_instruction_master_arbitrator:the_nios2_fast_fpu_instruction_master|process_2~0                                                                                                                                                                                             ; LCCOMB_X11_Y16_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|end_xfer_arb_share_counter_term_nios2_fast_fpu_jtag_debug_module~1                                                                                                                                        ; LCCOMB_X16_Y19_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|nios2_fast_fpu_jtag_debug_module_arb_winner~1                                                                                                                                                             ; LCCOMB_X15_Y19_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|done_reg~3                                                                                                                                                                         ; LCCOMB_X32_Y12_N22     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|throw_1_reg                                                                                                                                             ; FF_X37_Y18_N21         ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0:the_nios2_fpu_burst_0|data_counter[2]~0                                                                                                                                                                                                                                  ; LCCOMB_X17_Y20_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0:the_nios2_fpu_burst_0|process_15~0                                                                                                                                                                                                                                       ; LCCOMB_X16_Y21_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0:the_nios2_fpu_burst_0|read_address_offset[1]~0                                                                                                                                                                                                                           ; LCCOMB_X16_Y21_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0:the_nios2_fpu_burst_0|state_idle                                                                                                                                                                                                                                         ; FF_X15_Y20_N15         ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0:the_nios2_fpu_burst_0|transactions_remaining_reg[2]~0                                                                                                                                                                                                                    ; LCCOMB_X16_Y21_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0_downstream_arbitrator:the_nios2_fpu_burst_0_downstream|r_0~0                                                                                                                                                                                                             ; LCCOMB_X16_Y21_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|burstcount_fifo_for_nios2_fpu_burst_0_upstream_module:burstcount_fifo_for_nios2_fpu_burst_0_upstream|process_0~0                                                                                                      ; LCCOMB_X19_Y19_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|burstcount_fifo_for_nios2_fpu_burst_0_upstream_module:burstcount_fifo_for_nios2_fpu_burst_0_upstream|process_2~0                                                                                                      ; LCCOMB_X19_Y19_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|process_3~0                                                                                                                                                                                                           ; LCCOMB_X19_Y19_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_0_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_0_upstream|process_1~1                                          ; LCCOMB_X21_Y19_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_0_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_0_upstream|process_5~0                                          ; LCCOMB_X20_Y19_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|A_WE_StdLogicVector~5                                                                                                                                                                                                                            ; LCCOMB_X17_Y24_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|data_counter[1]~0                                                                                                                                                                                                                                ; LCCOMB_X23_Y28_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|enable_state_change~1                                                                                                                                                                                                                            ; LCCOMB_X21_Y28_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|pending_register_enable                                                                                                                                                                                                                          ; LCCOMB_X21_Y24_N18     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|read_address_offset[2]~16                                                                                                                                                                                                                        ; LCCOMB_X21_Y28_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|transactions_remaining_reg[2]~11                                                                                                                                                                                                                 ; LCCOMB_X23_Y24_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|transactions_remaining~0                                                                                                                                                                                                                         ; LCCOMB_X20_Y24_N0      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|write_address_offset~8                                                                                                                                                                                                                           ; LCCOMB_X20_Y24_N14     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10_downstream_arbitrator:the_nios2_fpu_burst_10_downstream|r_2~1                                                                                                                                                                                                           ; LCCOMB_X22_Y19_N20     ; 50      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|burstcount_fifo_for_nios2_fpu_burst_10_upstream_module:burstcount_fifo_for_nios2_fpu_burst_10_upstream|process_0~0                                                                                                  ; LCCOMB_X20_Y28_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|burstcount_fifo_for_nios2_fpu_burst_10_upstream_module:burstcount_fifo_for_nios2_fpu_burst_10_upstream|process_2~0                                                                                                  ; LCCOMB_X20_Y28_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|module_input17~0                                                                                                                                                                                                    ; LCCOMB_X20_Y24_N30     ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|process_3~0                                                                                                                                                                                                         ; LCCOMB_X20_Y28_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream|process_1~0                                                    ; LCCOMB_X23_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream|process_5~0                                                    ; LCCOMB_X19_Y26_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|data_counter[3]~0                                                                                                                                                                                                                                  ; LCCOMB_X14_Y23_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|enable_state_change~0                                                                                                                                                                                                                              ; LCCOMB_X15_Y22_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|pending_register_enable                                                                                                                                                                                                                            ; LCCOMB_X12_Y22_N8      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|read_address_offset[2]~0                                                                                                                                                                                                                           ; LCCOMB_X15_Y22_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|transactions_remaining_reg[0]~13                                                                                                                                                                                                                   ; LCCOMB_X15_Y23_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|transactions_remaining~0                                                                                                                                                                                                                           ; LCCOMB_X14_Y23_N18     ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|write_address_offset[1]~1                                                                                                                                                                                                                          ; LCCOMB_X14_Y22_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1_downstream_arbitrator:the_nios2_fpu_burst_1_downstream|r_0~2                                                                                                                                                                                                             ; LCCOMB_X16_Y23_N14     ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|burstcount_fifo_for_nios2_fpu_burst_1_upstream_module:burstcount_fifo_for_nios2_fpu_burst_1_upstream|process_0~0                                                                                                      ; LCCOMB_X11_Y23_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|burstcount_fifo_for_nios2_fpu_burst_1_upstream_module:burstcount_fifo_for_nios2_fpu_burst_1_upstream|process_2~0                                                                                                      ; LCCOMB_X12_Y23_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|process_3~0                                                                                                                                                                                                           ; LCCOMB_X12_Y23_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream|process_1~0                                                        ; LCCOMB_X11_Y23_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream|process_5~0                                                        ; LCCOMB_X12_Y23_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|data_counter[9]~8                                                                                                                                                                                                                                  ; LCCOMB_X8_Y26_N2       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|internal_downstream_read~4                                                                                                                                                                                                                         ; LCCOMB_X3_Y24_N2       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|read_address_offset[2]~38                                                                                                                                                                                                                          ; LCCOMB_X5_Y22_N0       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|state_idle                                                                                                                                                                                                                                         ; FF_X4_Y27_N31          ; 53      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|transactions_remaining_reg[10]~9                                                                                                                                                                                                                   ; LCCOMB_X3_Y24_N22      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3|data_counter[3]~4                                                                                                                                                                                                                                  ; LCCOMB_X8_Y24_N24      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3|process_15~0                                                                                                                                                                                                                                       ; LCCOMB_X9_Y24_N22      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3|read_address_offset[2]~16                                                                                                                                                                                                                          ; LCCOMB_X9_Y24_N30      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3|state_idle                                                                                                                                                                                                                                         ; FF_X4_Y21_N5           ; 52      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3|transactions_remaining_reg[0]~4                                                                                                                                                                                                                    ; LCCOMB_X10_Y18_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3|upstream_read_run~0                                                                                                                                                                                                                                ; LCCOMB_X22_Y17_N12     ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_downstream_arbitrator:the_nios2_fpu_burst_3_downstream|r_2~1                                                                                                                                                                                                             ; LCCOMB_X9_Y24_N24      ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_0~0                                                                                                      ; LCCOMB_X3_Y10_N30      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_10~0                                                                                                     ; LCCOMB_X2_Y11_N2       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_12~0                                                                                                     ; LCCOMB_X1_Y11_N16      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_14~0                                                                                                     ; LCCOMB_X1_Y11_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_16~0                                                                                                     ; LCCOMB_X1_Y11_N2       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_1~0                                                                                                      ; LCCOMB_X1_Y10_N0       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_2~0                                                                                                      ; LCCOMB_X2_Y10_N16      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_4~0                                                                                                      ; LCCOMB_X2_Y10_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_6~0                                                                                                      ; LCCOMB_X1_Y10_N4       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_8~0                                                                                                      ; LCCOMB_X2_Y10_N4       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|process_3~0                                                                                                                                                                                                           ; LCCOMB_X4_Y11_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream|process_19~0                                         ; LCCOMB_X4_Y11_N20      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream|process_1~0                                          ; LCCOMB_X1_Y13_N26      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|A_WE_StdLogicVector~0                                                                                                                                                                                                                              ; LCCOMB_X12_Y27_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|data_counter[1]~0                                                                                                                                                                                                                                  ; LCCOMB_X12_Y26_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|enable_state_change~1                                                                                                                                                                                                                              ; LCCOMB_X10_Y27_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|pending_register_enable                                                                                                                                                                                                                            ; LCCOMB_X12_Y24_N24     ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|read_address_offset[0]~16                                                                                                                                                                                                                          ; LCCOMB_X8_Y25_N12      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|transactions_remaining_reg[2]~13                                                                                                                                                                                                                   ; LCCOMB_X11_Y27_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|transactions_remaining~1                                                                                                                                                                                                                           ; LCCOMB_X19_Y27_N16     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|write_address_offset~8                                                                                                                                                                                                                             ; LCCOMB_X12_Y27_N30     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_downstream_arbitrator:the_nios2_fpu_burst_4_downstream|r_2~1                                                                                                                                                                                                             ; LCCOMB_X11_Y26_N22     ; 53      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_0~0                                                                                                      ; LCCOMB_X15_Y27_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_10~0                                                                                                     ; LCCOMB_X16_Y28_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_12~0                                                                                                     ; LCCOMB_X15_Y28_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_14~0                                                                                                     ; LCCOMB_X14_Y28_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_16~0                                                                                                     ; LCCOMB_X15_Y28_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_1~0                                                                                                      ; LCCOMB_X15_Y28_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_2~0                                                                                                      ; LCCOMB_X15_Y27_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_4~0                                                                                                      ; LCCOMB_X16_Y28_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_6~0                                                                                                      ; LCCOMB_X16_Y28_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_8~0                                                                                                      ; LCCOMB_X16_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|module_input35~0                                                                                                                                                                                                      ; LCCOMB_X19_Y27_N12     ; 28      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|process_3~0                                                                                                                                                                                                           ; LCCOMB_X14_Y27_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream|process_19~0                                                       ; LCCOMB_X19_Y27_N24     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream|process_1~1                                                        ; LCCOMB_X17_Y27_N14     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|data_counter[0]~0                                                                                                                                                                                                                                  ; LCCOMB_X9_Y23_N16      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|enable_state_change                                                                                                                                                                                                                                ; LCCOMB_X9_Y24_N6       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|read_address_offset[0]~0                                                                                                                                                                                                                           ; LCCOMB_X9_Y23_N18      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|state_idle                                                                                                                                                                                                                                         ; FF_X14_Y20_N17         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|transactions_remaining_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X8_Y22_N28      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_5_downstream_arbitrator:the_nios2_fpu_burst_5_downstream|r_2~1                                                                                                                                                                                                             ; LCCOMB_X10_Y26_N26     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6:the_nios2_fpu_burst_6|data_counter[1]~0                                                                                                                                                                                                                                  ; LCCOMB_X20_Y17_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6:the_nios2_fpu_burst_6|process_15~0                                                                                                                                                                                                                                       ; LCCOMB_X16_Y17_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6:the_nios2_fpu_burst_6|read_address_offset[2]~0                                                                                                                                                                                                                           ; LCCOMB_X16_Y17_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6:the_nios2_fpu_burst_6|state_idle                                                                                                                                                                                                                                         ; FF_X16_Y17_N17         ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6:the_nios2_fpu_burst_6|transactions_remaining_reg[2]~0                                                                                                                                                                                                                    ; LCCOMB_X17_Y16_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6_downstream_arbitrator:the_nios2_fpu_burst_6_downstream|r_1~0                                                                                                                                                                                                             ; LCCOMB_X16_Y19_N30     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|burstcount_fifo_for_nios2_fpu_burst_6_upstream_module:burstcount_fifo_for_nios2_fpu_burst_6_upstream|process_0~0                                                                                                      ; LCCOMB_X20_Y17_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|burstcount_fifo_for_nios2_fpu_burst_6_upstream_module:burstcount_fifo_for_nios2_fpu_burst_6_upstream|process_2~0                                                                                                      ; LCCOMB_X20_Y17_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|process_3~0                                                                                                                                                                                                           ; LCCOMB_X17_Y17_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream|process_1~1                                          ; LCCOMB_X19_Y17_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream|process_5~0                                          ; LCCOMB_X20_Y17_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|data_counter[0]~0                                                                                                                                                                                                                                  ; LCCOMB_X15_Y24_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|enable_state_change~2                                                                                                                                                                                                                              ; LCCOMB_X16_Y24_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|pending_register_enable                                                                                                                                                                                                                            ; LCCOMB_X16_Y25_N24     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|read_address_offset[1]~0                                                                                                                                                                                                                           ; LCCOMB_X14_Y26_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|transactions_remaining_reg[3]~9                                                                                                                                                                                                                    ; LCCOMB_X16_Y26_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|transactions_remaining~0                                                                                                                                                                                                                           ; LCCOMB_X15_Y24_N24     ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|write_address_offset[2]~1                                                                                                                                                                                                                          ; LCCOMB_X15_Y26_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7_downstream_arbitrator:the_nios2_fpu_burst_7_downstream|r_1~1                                                                                                                                                                                                             ; LCCOMB_X16_Y22_N6      ; 60      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|burstcount_fifo_for_nios2_fpu_burst_7_upstream_module:burstcount_fifo_for_nios2_fpu_burst_7_upstream|process_0~0                                                                                                      ; LCCOMB_X14_Y25_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|burstcount_fifo_for_nios2_fpu_burst_7_upstream_module:burstcount_fifo_for_nios2_fpu_burst_7_upstream|process_2~0                                                                                                      ; LCCOMB_X14_Y25_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|process_3~0                                                                                                                                                                                                           ; LCCOMB_X14_Y26_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream|process_1~0                                                        ; LCCOMB_X17_Y23_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream|process_5~0                                                        ; LCCOMB_X15_Y24_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|data_counter[3]~0                                                                                                                                                                                                                                  ; LCCOMB_X19_Y22_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|enable_state_change~0                                                                                                                                                                                                                              ; LCCOMB_X20_Y22_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|pending_register_enable~2                                                                                                                                                                                                                          ; LCCOMB_X19_Y23_N22     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|read_address_offset[2]~0                                                                                                                                                                                                                           ; LCCOMB_X20_Y20_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|transactions_remaining_reg[3]~9                                                                                                                                                                                                                    ; LCCOMB_X19_Y20_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|transactions_remaining~0                                                                                                                                                                                                                           ; LCCOMB_X19_Y20_N14     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|write_address_offset[1]~1                                                                                                                                                                                                                          ; LCCOMB_X20_Y20_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8_downstream_arbitrator:the_nios2_fpu_burst_8_downstream|r_2~1                                                                                                                                                                                                             ; LCCOMB_X19_Y21_N18     ; 59      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|burstcount_fifo_for_nios2_fpu_burst_8_upstream_module:burstcount_fifo_for_nios2_fpu_burst_8_upstream|process_0~0                                                                                                      ; LCCOMB_X22_Y20_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|burstcount_fifo_for_nios2_fpu_burst_8_upstream_module:burstcount_fifo_for_nios2_fpu_burst_8_upstream|process_1~0                                                                                                      ; LCCOMB_X22_Y20_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|burstcount_fifo_for_nios2_fpu_burst_8_upstream_module:burstcount_fifo_for_nios2_fpu_burst_8_upstream|process_2~0                                                                                                      ; LCCOMB_X21_Y20_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|burstcount_fifo_for_nios2_fpu_burst_8_upstream_module:burstcount_fifo_for_nios2_fpu_burst_8_upstream|process_4~0                                                                                                      ; LCCOMB_X21_Y20_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|process_3~0                                                                                                                                                                                                           ; LCCOMB_X21_Y20_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream|process_1~1                                                        ; LCCOMB_X21_Y23_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream|process_7~0                                                        ; LCCOMB_X21_Y20_N24     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9:the_nios2_fpu_burst_9|data_counter[0]~4                                                                                                                                                                                                                                  ; LCCOMB_X19_Y15_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9:the_nios2_fpu_burst_9|enable_state_change                                                                                                                                                                                                                                ; LCCOMB_X16_Y15_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9:the_nios2_fpu_burst_9|read_address_offset[0]~16                                                                                                                                                                                                                          ; LCCOMB_X20_Y13_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9:the_nios2_fpu_burst_9|state_idle                                                                                                                                                                                                                                         ; FF_X19_Y15_N25         ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9:the_nios2_fpu_burst_9|transactions_remaining_reg[0]~4                                                                                                                                                                                                                    ; LCCOMB_X21_Y15_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9_downstream_arbitrator:the_nios2_fpu_burst_9_downstream|r_2~0                                                                                                                                                                                                             ; LCCOMB_X16_Y15_N26     ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|burstcount_fifo_for_nios2_fpu_burst_9_upstream_module:burstcount_fifo_for_nios2_fpu_burst_9_upstream|process_0~0                                                                                                      ; LCCOMB_X22_Y17_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|burstcount_fifo_for_nios2_fpu_burst_9_upstream_module:burstcount_fifo_for_nios2_fpu_burst_9_upstream|process_2~0                                                                                                      ; LCCOMB_X22_Y16_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|process_3~0                                                                                                                                                                                                           ; LCCOMB_X21_Y16_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream|process_1~0                                          ; LCCOMB_X21_Y16_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream|process_5~0                                          ; LCCOMB_X22_Y15_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream|updated_one_count~1                                  ; LCCOMB_X21_Y15_N0      ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|process_0~0                                                                                                                                                                                                                                        ; LCCOMB_X15_Y8_N18      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|process_0~0                                                                                                                                                                                                                                        ; LCCOMB_X5_Y9_N0        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|process_0~0                                                                                                                                                                                                                                        ; LCCOMB_X6_Y9_N26       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_reset_core_clk_domain_synch_module:nios2_fpu_reset_core_clk_domain_synch|data_out                                                                                                                                                                                                ; FF_X1_Y14_N17          ; 4441    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; nios2_fpu:inst|nios2_fpu_reset_core_clk_domain_synch_module:nios2_fpu_reset_core_clk_domain_synch|data_out                                                                                                                                                                                                ; FF_X1_Y14_N17          ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_reset_peri_clk_domain_synch_module:nios2_fpu_reset_peri_clk_domain_synch|data_out                                                                                                                                                                                                ; FF_X21_Y8_N5           ; 208     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|nios2_fpu_reset_peri_clk_domain_synch_module:nios2_fpu_reset_peri_clk_domain_synch|data_out~_Duplicate_1                                                                                                                                                                                   ; FF_X22_Y4_N5           ; 1673    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_waitrequest_adapter:the_peripheral_bridge_waitrequest_adapter|set_use_registered                                                                                                                                                 ; LCCOMB_X16_Y8_N20      ; 50      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_waitrequest_adapter:the_peripheral_bridge_waitrequest_adapter|use_registered                                                                                                                                                     ; FF_X15_Y8_N17          ; 51      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|peripheral_bridge_m1_readdatavalid~11                                                                                                                                                                                             ; LCCOMB_X9_Y7_N12       ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|peripheral_bridge_m1_run~5                                                                                                                                                                                                        ; LCCOMB_X10_Y8_N4       ; 53      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|peripheral_bridge_s1_arbitrator:the_peripheral_bridge_s1|rdv_fifo_for_nios2_fpu_clock_0_out_to_peripheral_bridge_s1_module:rdv_fifo_for_nios2_fpu_clock_0_out_to_peripheral_bridge_s1|process_1~0                                                                                          ; LCCOMB_X16_Y8_N28      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|peripheral_bridge_s1_arbitrator:the_peripheral_bridge_s1|rdv_fifo_for_nios2_fpu_clock_0_out_to_peripheral_bridge_s1_module:rdv_fifo_for_nios2_fpu_clock_0_out_to_peripheral_bridge_s1|process_7~0                                                                                          ; LCCOMB_X15_Y8_N12      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|PS2_DAT~3                                                                                                                                                 ; LCCOMB_X8_Y3_N16       ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[3]~6                                                                                                                                              ; LCCOMB_X7_Y3_N28       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[2]~9                                                                                                                                          ; LCCOMB_X5_Y4_N0        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[9]~51                                                                                                                                    ; LCCOMB_X7_Y3_N18       ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[3]~6                                                                                                                                                   ; LCCOMB_X8_Y4_N20       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|data_shift_reg[7]~9                                                                                                                                               ; LCCOMB_X8_Y4_N30       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|received_data[1]~9                                                                                                                                                ; LCCOMB_X8_Y4_N14       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|comb~2                                                                                                                                                                                                                            ; LCCOMB_X12_Y4_N8       ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|readdata[18]~18                                                                                                                                                                                                                   ; LCCOMB_X10_Y5_N28      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter|_~0                                                                                                                              ; LCCOMB_X11_Y4_N24      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_n8b:rd_ptr_msb|_~0                                                                                                                                 ; LCCOMB_X15_Y6_N2       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|_~0                                                                                                                                     ; LCCOMB_X12_Y4_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|pulse_ram_output~1                                                                                                                                      ; LCCOMB_X11_Y4_N22      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|rd_ptr_lsb~1                                                                                                                                            ; LCCOMB_X14_Y6_N14      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|psw:the_psw|process_1~0                                                                                                                                                                                                                                                                    ; LCCOMB_X8_Y8_N18       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|reset_n_sources~0                                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y12_N12     ; 5       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|Mux14~0                                                                                                                                                                                                                                                                    ; LCCOMB_X1_Y28_N12      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|Mux32~8                                                                                                                                                                                                                                                                    ; LCCOMB_X1_Y27_N14      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|Mux35~6                                                                                                                                                                                                                                                                    ; LCCOMB_X2_Y27_N18      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|i_cmd[2]~4                                                                                                                                                                                                                                                                 ; LCCOMB_X2_Y28_N4       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|i_refs[0]~3                                                                                                                                                                                                                                                                ; LCCOMB_X1_Y25_N16      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|i_state[0]                                                                                                                                                                                                                                                                 ; FF_X1_Y28_N25          ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|i_state[1]                                                                                                                                                                                                                                                                 ; FF_X1_Y25_N23          ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[11]~16                                                                                                                                                                                                                                                              ; LCCOMB_X3_Y26_N8       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|m_bank[0]~2                                                                                                                                                                                                                                                                ; LCCOMB_X8_Y25_N24      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|m_state[6]                                                                                                                                                                                                                                                                 ; FF_X2_Y23_N7           ; 32      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|m_state[7]                                                                                                                                                                                                                                                                 ; FF_X3_Y27_N13          ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe                                                                                                                                                                                                                                                                         ; DDIOOECELL_X7_Y29_N33  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                            ; DDIOOECELL_X16_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                           ; DDIOOECELL_X9_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                           ; DDIOOECELL_X7_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                           ; DDIOOECELL_X11_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                           ; DDIOOECELL_X9_Y29_N33  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                           ; DDIOOECELL_X9_Y29_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                           ; DDIOOECELL_X16_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                            ; DDIOOECELL_X16_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                            ; DDIOOECELL_X16_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                            ; DDIOOECELL_X14_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                            ; DDIOOECELL_X16_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                            ; DDIOOECELL_X14_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                            ; DDIOOECELL_X14_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                            ; DDIOOECELL_X5_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                            ; DDIOOECELL_X7_Y29_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                        ; LCCOMB_X7_Y25_N20      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[40]~1                                                                                                                                                                                                        ; LCCOMB_X7_Y25_N26      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|WideOr3                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y28_N12      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|end_xfer_arb_share_counter_term_sdram_s1~3                                                                                                                                                                                                                ; LCCOMB_X8_Y28_N20      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_read_data_valid_sdram_s1                                                                                                                                                                                                     ; LCCOMB_X9_Y23_N30      ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_0~0                                                                                                                            ; LCCOMB_X8_Y27_N28      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_10~0                                                                                                                           ; LCCOMB_X6_Y26_N24      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_12~1                                                                                                                           ; LCCOMB_X7_Y26_N16      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_15~0                                                                                                                           ; LCCOMB_X11_Y28_N16     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_1~0                                                                                                                            ; LCCOMB_X7_Y27_N22      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_2~0                                                                                                                            ; LCCOMB_X8_Y27_N2       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_4~0                                                                                                                            ; LCCOMB_X6_Y27_N8       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_6~0                                                                                                                            ; LCCOMB_X6_Y27_N18      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_8~0                                                                                                                            ; LCCOMB_X6_Y26_N14      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~1                                                                                                                                                                                                                                     ; LCCOMB_X8_Y28_N0       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_end_xfer~0                                                                                                                                                                                                                                       ; LCCOMB_X11_Y28_N2      ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|dacvol_l_reg[0]~0                                                                                                                                                                                                                             ; LCCOMB_X22_Y7_N22      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|dacvol_r_reg[0]~3                                                                                                                                                                                                                             ; LCCOMB_X22_Y7_N2       ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|Equal0~3                                                                                                                                                                                     ; LCCOMB_X20_Y4_N20      ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|dectable_write~1                                                                                                                                                                             ; LCCOMB_X20_Y7_N20      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|envtimer_reg[10]~0                                                                                                                                                                           ; LCCOMB_X20_Y4_N10      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|extfsedge_reg~2                                                                                                                                                                              ; LCCOMB_X20_Y4_N0       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|irqena_reg                                                                                                                                                                                   ; FF_X23_Y4_N1           ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[10]~0                                                                                                                                                ; LCCOMB_X19_Y6_N20      ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[10]~63                                                                                                                                            ; LCCOMB_X19_Y7_N4       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[14]~68                                                                                                                                            ; LCCOMB_X19_Y7_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[16]~64                                                                                                                                            ; LCCOMB_X19_Y7_N2       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[30]~72                                                                                                                                            ; LCCOMB_X19_Y7_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[5]~41                                                                                                                                             ; LCCOMB_X19_Y7_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|state.REGRMD                                                                                                                                                  ; FF_X19_Y6_N19          ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|mute_reg~0                                                                                                                                                                                   ; LCCOMB_X20_Y7_N18      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|sync_fs_reg                                                                                                                                                                                  ; FF_X24_Y8_N21          ; 123     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|tablewrite_sig                                                                                                                                                                                  ; LCCOMB_X20_Y4_N26      ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|endaddr_reg[0]~0                                                                                                                                                                              ; LCCOMB_X31_Y3_N0       ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|endflag_reg~3                                                                                                                                                                                 ; LCCOMB_X24_Y4_N18      ; 57      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_level_reg[6]~8                                                                                                                                                                            ; LCCOMB_X21_Y1_N28      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_reflev_reg[6]~0                                                                                                                                                                           ; LCCOMB_X22_Y1_N4       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfl_reg[0]~0                                                                                                                                                                              ; LCCOMB_X26_Y2_N20      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[0]~0                                                                                                                                                                              ; LCCOMB_X24_Y4_N4       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vrl_reg[0]~0                                                                                                                                                                              ; LCCOMB_X26_Y2_N18      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vrr_reg[0]~0                                                                                                                                                                              ; LCCOMB_X24_Y4_N20      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|envena_reg                                                                                                                                                                                    ; FF_X23_Y4_N29          ; 55      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|envena_reg~0                                                                                                                                                                                  ; LCCOMB_X31_Y4_N16      ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|ext_a_wrena_sig~1                                                                                                                                                                             ; LCCOMB_X20_Y6_N4       ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|ext_b_wrena_sig~0                                                                                                                                                                             ; LCCOMB_X20_Y6_N14      ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|incaddr_reg[15]~136                                                                                                                                                                           ; LCCOMB_X31_Y3_N26      ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|incaddr_reg[7]~45                                                                                                                                                                             ; LCCOMB_X23_Y6_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irq32bit_reg[2]~33                                                                                                                                         ; LCCOMB_X29_Y1_N22      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqslotnum_reg[4]~6                                                                                                                                        ; LCCOMB_X28_Y1_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|process_1~0                                                                                                                                                ; LCCOMB_X29_Y1_N8       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|nextaddr_reg[3]~61                                                                                                                                                                            ; LCCOMB_X23_Y6_N30      ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|process_0~0                                                                                                                                                                                   ; LCCOMB_X24_Y6_N20      ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[6]~1                                                                                                                                                                            ; LCCOMB_X22_Y5_N30      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|smoothena_reg                                                                                                                                                                                 ; FF_X26_Y6_N17          ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.CTRL                                                                                                                                                                                    ; FF_X24_Y4_N29          ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGREAD0                                                                                                                                                                                ; FF_X27_Y7_N25          ; 41      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGREAD2                                                                                                                                                                                ; FF_X31_Y3_N29          ; 50      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGWRITE                                                                                                                                                                                ; FF_X24_Y4_N1           ; 9       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waddr_dec_reg[0]~1                                                                                                                                                                            ; LCCOMB_X27_Y7_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waveacm_a_reg[0]~0                                                                                                                                                                            ; LCCOMB_X28_Y8_N4       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waveacm_b_reg[0]~1                                                                                                                                                                            ; LCCOMB_X28_Y8_N6       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waveacm_b_reg[21]~0                                                                                                                                                                           ; LCCOMB_X27_Y8_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavedata_reg[0]~34                                                                                                                                                                            ; LCCOMB_X28_Y8_N10      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[0]~16                                                                                                                                                                           ; LCCOMB_X28_Y8_N18      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_addr_reg[3]~71                                                                                                                                                                           ; LCCOMB_X27_Y8_N16      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_bank_reg[0]~0                                                                                                                                                                            ; LCCOMB_X31_Y3_N6       ; 65      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[0]~16                                                                                                                                                                           ; LCCOMB_X27_Y8_N26      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_state.WROM_READ1                                                                                                                                                                         ; FF_X27_Y8_N25          ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addaux0_reg[17]~24                                                                                                                                                                           ; LCCOMB_X37_Y6_N0       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addaux1_reg[12]~24                                                                                                                                                                           ; LCCOMB_X27_Y7_N26      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfl_reg[0]~24                                                                                                                                                                              ; LCCOMB_X37_Y5_N16      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfr_reg[7]~24                                                                                                                                                                              ; LCCOMB_X38_Y6_N0       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addrl_reg[4]~24                                                                                                                                                                              ; LCCOMB_X37_Y3_N26      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addrr_reg[10]~24                                                                                                                                                                             ; LCCOMB_X37_Y6_N6       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addtmp_reg[23]~24                                                                                                                                                                            ; LCCOMB_X27_Y7_N16      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state~27                                                                                                                                                                                     ; LCCOMB_X27_Y7_N2       ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|voltmp_reg[0]~9                                                                                                                                                                              ; LCCOMB_X27_Y7_N28      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28]~1                                                                                                                                                                                             ; LCCOMB_X24_Y7_N4       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X24_Y7_N30      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|burstaddr_reg[0]~2                                                                                                                                                                                                  ; LCCOMB_X21_Y8_N2       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmaddr_reg[21]~0                                                                                                                                                                                                   ; LCCOMB_X22_Y8_N14      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|systimer:the_systimer|control_wr_strobe                                                                                                                                                                                                                                                    ; LCCOMB_X5_Y6_N0        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|systimer:the_systimer|period_h_wr_strobe                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y6_N14       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|systimer:the_systimer|period_l_wr_strobe                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y6_N20       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|systimer:the_systimer|process_0~0                                                                                                                                                                                                                                                          ; LCCOMB_X4_Y6_N8        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|systimer:the_systimer|process_0~1                                                                                                                                                                                                                                                          ; LCCOMB_X4_Y6_N30       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|systimer:the_systimer|snap_strobe~0                                                                                                                                                                                                                                                        ; LCCOMB_X5_Y6_N24       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|control_wr_strobe~0                                                                                                                                                                                                                      ; LCCOMB_X4_Y5_N28       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|divisor_wr_strobe~0                                                                                                                                                                                                                      ; LCCOMB_X4_Y5_N20       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|tx_wr_strobe~0                                                                                                                                                                                                                           ; LCCOMB_X4_Y5_N10       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|baud_clk_en~0_Duplicate_2                                                                                                                                                                                                                    ; LCCOMB_X5_Y2_N30       ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|got_new_char                                                                                                                                                                                                                                 ; LCCOMB_X5_Y1_N0        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[7]~0                                                                                                                                                                                     ; LCCOMB_X5_Y2_N18       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|process_4~0                                                                                                                                                                                                                                  ; LCCOMB_X2_Y3_N22       ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_in[1]~1                                                                                                                                                                              ; LCCOMB_X2_Y2_N16       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                                                                             ; DDIOOECELL_X0_Y2_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                                                                ; DDIOOECELL_X0_Y2_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                                                               ; DDIOOECELL_X0_Y4_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                                                               ; DDIOOECELL_X0_Y9_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                                                               ; DDIOOECELL_X0_Y8_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                                                               ; DDIOOECELL_X0_Y5_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                                                               ; DDIOOECELL_X0_Y7_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                                                               ; DDIOOECELL_X0_Y6_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                                                                ; DDIOOECELL_X0_Y2_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                                                                ; DDIOOECELL_X0_Y9_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                                                                ; DDIOOECELL_X0_Y9_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                                                                ; DDIOOECELL_X0_Y4_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                                                                ; DDIOOECELL_X0_Y7_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                                                                ; DDIOOECELL_X0_Y6_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                                                                ; DDIOOECELL_X0_Y3_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                                                                ; DDIOOECELL_X0_Y2_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|ditherena_reg~0                                                                                                                                                                                                                                              ; LCCOMB_X9_Y6_N20       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|framebuff_addr_reg[2]~0                                                                                                                                                                                                                                      ; LCCOMB_X9_Y6_N26       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|fs_riseedge_sig                                                                                                                                                                                                                                              ; LCCOMB_X14_Y12_N12     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|pixelactive_sig                                                                                                                                                                                                                                              ; LCCOMB_X23_Y10_N10     ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|Selector2~1                                                                                                                                                                                                                                       ; LCCOMB_X3_Y20_N10      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|avm_state.DATA_READ                                                                                                                                                                                                                               ; FF_X3_Y20_N9           ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|datacount[1]~20                                                                                                                                                                                                                                   ; LCCOMB_X3_Y20_N2       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|dither_b_sig~1                                                                                                                                                                                                                                    ; LCCOMB_X26_Y11_N14     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|dither_g_sig~1                                                                                                                                                                                                                                    ; LCCOMB_X26_Y13_N2      ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|dither_r_sig~1                                                                                                                                                                                                                                    ; LCCOMB_X26_Y10_N24     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|read_reg~0                                                                                                                                                                                                                                        ; LCCOMB_X3_Y24_N26      ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|readdatavalid_sig~0                                                                                                                                                                                                                               ; LCCOMB_X22_Y11_N30     ; 3       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|valid_reg[1]                                                                                                                                                                                                                                      ; FF_X26_Y10_N15         ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_syncgen:U0|Equal1~1                                                                                                                                                                                                                                      ; LCCOMB_X22_Y10_N6      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_syncgen:U0|line_reg~1                                                                                                                                                                                                                                    ; LCCOMB_X22_Y10_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[4]~34                                                                                                                                                                                                                                       ; LCCOMB_X1_Y7_N2        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|process_0~0                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y11_N26     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y13_N0      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                  ; FF_X6_Y12_N25          ; 71      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~14                                                                                                                                                                                                                                                                         ; LCCOMB_X5_Y12_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~21                                                                                                                                                                                                                                                                         ; LCCOMB_X5_Y12_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~9                                                                                                                                                                                                                                                                            ; LCCOMB_X3_Y12_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                                                                                               ; LCCOMB_X5_Y11_N8       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~12                                                                                                                                                                                                                                                                  ; LCCOMB_X3_Y12_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~19                                                                                                                                                                                                                                                                  ; LCCOMB_X3_Y12_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~11                                                                                                                                                                                                                                                    ; LCCOMB_X4_Y14_N20      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~15                                                                                                                                                                                                                                               ; LCCOMB_X3_Y14_N18      ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                                                                                                                                                                                               ; LCCOMB_X4_Y14_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                       ; FF_X5_Y11_N7           ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                      ; FF_X5_Y11_N3           ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                       ; FF_X5_Y11_N15          ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                       ; FF_X6_Y12_N29          ; 41      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                       ; FF_X6_Y12_N27          ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                ; LCCOMB_X5_Y11_N26      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                      ; FF_X5_Y11_N29          ; 27      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                        ; PLL_3                  ; 4914    ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                        ; PLL_3                  ; 2624    ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                        ; PLL_3                  ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                    ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                            ; JTAG_X1_Y15_N0 ; 162     ; 6                                    ; Global Clock         ; GCLK3            ; --                        ;
; avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0]                                        ; PLL_2          ; 71      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1]                                        ; PLL_2          ; 56      ; 1                                    ; Global Clock         ; GCLK9            ; --                        ;
; nios2_fpu:inst|nios2_fpu_reset_core_clk_domain_synch_module:nios2_fpu_reset_core_clk_domain_synch|data_out              ; FF_X1_Y14_N17  ; 4441    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; nios2_fpu:inst|nios2_fpu_reset_peri_clk_domain_synch_module:nios2_fpu_reset_peri_clk_domain_synch|data_out~_Duplicate_1 ; FF_X22_Y4_N5   ; 1673    ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1]                                      ; PLL_3          ; 4914    ; 124                                  ; Global Clock         ; GCLK14           ; --                        ;
; syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2]                                      ; PLL_3          ; 2624    ; 79                                   ; Global Clock         ; GCLK12           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_stall                                                                                                                                                                                                                                         ; 971     ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_stall                                                                                                                                                                                                                                                  ; 957     ;
; nios2_fpu:inst|nios2_fpu_reset_peri_clk_domain_synch_module:nios2_fpu_reset_peri_clk_domain_synch|data_out                                                                                                                                                                                                ; 208     ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|F_stall                                                                                                                                                                                                                                                  ; 193     ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_address[2]                                                                                                                                                        ; 185     ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_address[3]                                                                                                                                                        ; 137     ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|sync_fs_reg                                                                                                                                                                                  ; 123     ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|datalen_reg                                                                                                                                                                                   ; 119     ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_8sh:auto_generated|pipeline_dffe[8]                                                                  ; 99      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_iw[6]                                                                                                                                                                                                                                                  ; 91      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_iw[7]                                                                                                                                                                                                                                                  ; 83      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                  ; 71      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_stall                                                                                                                                                                                                                                              ; 70      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_2_downstream_granted_sdram_s1~0                                                                                                                                                                                                  ; 69      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_3_downstream_granted_sdram_s1~0                                                                                                                                                                                                  ; 68      ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|nios2_fpu_burst_6_downstream_granted_nios2_fast_fpu_jtag_debug_module~0                                                                                                                                   ; 67      ;
; nios2_fpu:inst|sdram:the_sdram|m_state[4]                                                                                                                                                                                                                                                                 ; 66      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_bank_reg[0]~0                                                                                                                                                                            ; 65      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|endaddr_reg[0]~0                                                                                                                                                                              ; 62      ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_select~0                                                                                                                                                                                                                                          ; 62      ;
; nios2_fpu:inst|nios2_fpu_burst_7_downstream_arbitrator:the_nios2_fpu_burst_7_downstream|r_1~1                                                                                                                                                                                                             ; 60      ;
; nios2_fpu:inst|nios2_fpu_burst_8_downstream_arbitrator:the_nios2_fpu_burst_8_downstream|r_2~1                                                                                                                                                                                                             ; 59      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_4_downstream_granted_sdram_s1~0                                                                                                                                                                                                  ; 59      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|endflag_reg~3                                                                                                                                                                                 ; 57      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|dataa_sign_dffe1                                                                                                                  ; 56      ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|internal_nios2_fast_fpu_instruction_master_granted_nios2_fpu_burst_3_upstream                                                                                                                                         ; 56      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|internal_d_read                                                                                                                                                                                                                                          ; 56      ;
; nios2_fpu:inst|sdram:the_sdram|m_state[0]                                                                                                                                                                                                                                                                 ; 56      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|datab_sign_dffe1                                                                                                                  ; 55      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|add_sub_dffe1                                                                                                                     ; 55      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[3]                                                                                                                                          ; 55      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|envena_reg                                                                                                                                                                                    ; 55      ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream|updated_one_count~0                                  ; 54      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_fill_active                                                                                                                                                                                                                                         ; 54      ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|state_idle                                                                                                                                                                                                                                         ; 53      ;
; nios2_fpu:inst|nios2_fpu_burst_4_downstream_arbitrator:the_nios2_fpu_burst_4_downstream|r_2~1                                                                                                                                                                                                             ; 53      ;
; nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|peripheral_bridge_m1_run~5                                                                                                                                                                                                        ; 53      ;
; nios2_fpu:inst|gpio0_s1_arbitrator:the_gpio0_s1|gpio0_s1_waits_for_read~0                                                                                                                                                                                                                                 ; 53      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[2]                                                                                                                                          ; 52      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                   ; 52      ;
; nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3|state_idle                                                                                                                                                                                                                                         ; 52      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[4]                                                                                                                                                   ; 51      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_waitrequest_adapter:the_peripheral_bridge_waitrequest_adapter|use_registered                                                                                                                                                     ; 51      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGREAD2                                                                                                                                                                                ; 50      ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|nios2_fast_fpu_jtag_debug_module_address[8]~0                                                                                                                                                             ; 50      ;
; nios2_fpu:inst|nios2_fpu_burst_10_downstream_arbitrator:the_nios2_fpu_burst_10_downstream|r_2~1                                                                                                                                                                                                           ; 50      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_waitrequest_adapter:the_peripheral_bridge_waitrequest_adapter|set_use_registered                                                                                                                                                 ; 50      ;
; nios2_fpu:inst|sdram:the_sdram|m_state[8]                                                                                                                                                                                                                                                                 ; 50      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[20]~1                                                                                                                                                                                                                                             ; 48      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[20]~0                                                                                                                                                                                                                                             ; 48      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_src2_reg[15]~1                                                                                                                                                                                                                                         ; 48      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_src2_reg[15]~0                                                                                                                                                                                                                                         ; 48      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_pipe_flush                                                                                                                                                                                                                                             ; 46      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[10]~0                                                                                                                                                ; 46      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|internal_d_write                                                                                                                                                                                                                                         ; 46      ;
; nios2_fpu:inst|sdram:the_sdram|m_state[3]                                                                                                                                                                                                                                                                 ; 46      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|incaddr_reg[15]~136                                                                                                                                                                           ; 45      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|envena_reg~0                                                                                                                                                                                  ; 45      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[2]                                                                                                                                                   ; 45      ;
; nios2_fpu:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                                                                                                           ; 45      ;
; nios2_fpu:inst|sdram:the_sdram|m_state[1]                                                                                                                                                                                                                                                                 ; 45      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|Equal2~0                                                                                                                                                                                                                                 ; 45      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_diff_abs_exceed_max_w[2]~2                                                                                                    ; 44      ;
; nios2_fpu:inst|nios2_fpu_burst_9:the_nios2_fpu_burst_9|state_idle                                                                                                                                                                                                                                         ; 44      ;
; sld_hub:auto_hub|irf_reg[2][1]                                                                                                                                                                                                                                                                            ; 43      ;
; ~GND                                                                                                                                                                                                                                                                                                      ; 43      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[1]                                                                                                                                          ; 43      ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_10_upstream|updated_one_count~1                                            ; 43      ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_8_upstream|updated_one_count~0                                                ; 43      ;
; nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|nios2_fpu_burst_0_downstream_granted_epcs_controller_epcs_control_port~0                                                                                                                                ; 43      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state~27                                                                                                                                                                                     ; 42      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_en_d1                                                                                                                                                                                                                                                  ; 42      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                 ; 42      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|state.REGRMD                                                                                                                                                  ; 42      ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|nios2_fpu_clock_1_out_granted_ext_flash_s1~0                                                                                                                                                                    ; 42      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                       ; 41      ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|Mux19~0                                                                                                                                                                            ; 41      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_iw[8]                                                                                                                                                                                                                                                  ; 41      ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|internal_nios2_fast_fpu_data_master_granted_nios2_fpu_burst_4_upstream                                                                                                                                                ; 41      ;
; nios2_fpu:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                        ; 41      ;
; nios2_fpu:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[40]~1                                                                                                                                                                                                        ; 41      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGREAD0                                                                                                                                                                                ; 41      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~9                                                                                                                                                                                                                                    ; 40      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mem_bypass_pending                                                                                                                                                                                                                                     ; 40      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_fast_fpu_jtag_debug_module_phy|virtual_state_sdr~0                              ; 40      ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream|updated_one_count~0                                  ; 39      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|hbreak_enabled                                                                                                                                                                                                                                           ; 39      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_wb_wr_active                                                                                                                                                                                                                                        ; 39      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_address[4]                                                                                                                                                        ; 39      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~10                                                                                                                                                                                                                                   ; 38      ;
; nios2_fpu:inst|nios2_fpu_burst_1_downstream_arbitrator:the_nios2_fpu_burst_1_downstream|r_0~2                                                                                                                                                                                                             ; 38      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[4]~0                                                                                                    ; 37      ;
; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_0_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_0_upstream|updated_one_count~0                                  ; 37      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_ctrl_logic                                                                                                                                                                                                                                             ; 37      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_src2_hazard_E                                                                                                                                                                                                                                          ; 36      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_ctrl_a_not_src                                                                                                                                                                                                                                         ; 36      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_alu_result~0                                                                                                                                                                                                                                           ; 36      ;
; nios2_fpu:inst|nios2_fpu_burst_0:the_nios2_fpu_burst_0|state_idle                                                                                                                                                                                                                                         ; 36      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|i_readdatavalid_d1                                                                                                                                                                                                                                       ; 35      ;
; nios2_fpu:inst|nios2_fast_fpu_custom_instruction_master_arbitrator:the_nios2_fast_fpu_custom_instruction_master|Equal1~1                                                                                                                                                                                  ; 35      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                ; 35      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|process_1~1                                                                                                                                                                                  ; 35      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]                                                                                                                                                                                                   ; 35      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_FR                                                                                                                                                                                 ; 34      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_RL                                                                                                                                                                                 ; 34      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_RR                                                                                                                                                                                 ; 34      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_AUX0                                                                                                                                                                               ; 34      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|state.ENC0                                                                                                                                                 ; 34      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_div_do_sub                                                                                                                                                                                                                                             ; 34      ;
; nios2_fpu:inst|nios2_fast_fpu_custom_instruction_master_arbitrator:the_nios2_fast_fpu_custom_instruction_master|Equal0~1                                                                                                                                                                                  ; 34      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_iw[4]                                                                                                                                                                                                                                                  ; 34      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                      ; 34      ;
; nios2_fpu:inst|sdram:the_sdram|refresh_request                                                                                                                                                                                                                                                            ; 34      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_regnum_a_cmp_D                                                                                                                                                                                                                                         ; 34      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_chipselect                                                                                                                                                        ; 34      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_FL                                                                                                                                                                                 ; 33      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|Add6~2                                                                                                                                                                                                                                                   ; 33      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|process_0~0                                                                                                                                                                                   ; 33      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_div_rem_en                                                                                                                                                                                                                                             ; 33      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_div_den_en                                                                                                                                                                                                                                             ; 33      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_div_negate_result                                                                                                                                                                                                                                      ; 33      ;
; nios2_fpu:inst|nios2_fast_fpu_custom_instruction_master_arbitrator:the_nios2_fast_fpu_custom_instruction_master|nios2_fast_fpu_custom_instruction_master_multi_result~1                                                                                                                                   ; 33      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|norm_intr_req                                                                                                                                                                                                                                            ; 33      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[3]                                                                                                                                                   ; 33      ;
; nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|peripheral_bridge_m1_readdatavalid~11                                                                                                                                                                                             ; 33      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 33      ;
; nios2_fpu:inst|sdram:the_sdram|active_addr[21]~26                                                                                                                                                                                                                                                         ; 33      ;
; nios2_fpu:inst|sdram:the_sdram|active_addr[21]~24                                                                                                                                                                                                                                                         ; 33      ;
; nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|peripheral_bridge_m1_readdata~1                                                                                                                                                                                                   ; 33      ;
; nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|peripheral_bridge_m1_readdata~0                                                                                                                                                                                                   ; 33      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|Equal0~1                                                                                                                                                                                                       ; 33      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|dmadone_reg                                                                                                                                                                                                                                       ; 33      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|endflag_reg                                                                                                                                                                                   ; 33      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|MonAReg[10]                                                                                                                            ; 33      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[0]                                                                                                      ; 32      ;
; nios2_fpu:inst|systimer:the_systimer|snap_strobe~0                                                                                                                                                                                                                                                        ; 32      ;
; nios2_fpu:inst|systimer:the_systimer|process_0~1                                                                                                                                                                                                                                                          ; 32      ;
; nios2_fpu:inst|systimer:the_systimer|process_0~0                                                                                                                                                                                                                                                          ; 32      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irq32bit_reg[2]~33                                                                                                                                         ; 32      ;
; nios2_fpu:inst|mmcdma_s1_arbitrator:the_mmcdma_s1|mmcdma_s1_counter_load_value~1                                                                                                                                                                                                                          ; 32      ;
; nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|peripheral_bridge_m1_readdata~4                                                                                                                                                                                                   ; 32      ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|process_0~0                                                                                                                                                                                                                                        ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_div_negate_src1~0                                                                                                                                                                                                                                      ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_div_negate_src2~0                                                                                                                                                                                                                                      ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_rot_rn[3]                                                                                                                                                                                                                                              ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_rot_rn[2]                                                                                                                                                                                                                                              ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_rot_rn[4]                                                                                                                                                                                                                                              ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_div_quot_en                                                                                                                                                                                                                                            ; 32      ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|framebuff_addr_reg[2]~0                                                                                                                                                                                                                                      ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot_fill_bit                                                                                                                                                                                                                                           ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                        ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_ctrl_mem                                                                                                                                                                                                                                               ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                  ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_slow_inst_result[16]~0                                                                                                                                                                                                                                 ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_mul_stall_d3                                                                                                                                                                                                                                           ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                           ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                   ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[21]                                                                                                                                                                                                                                                 ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ctrl_mul_lsw                                                                                                                                                                                                                                           ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_wr_data_unfiltered[17]~0                                                                                                                                                                                                                               ; 32      ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|state_idle                                                                                                                                                                                                                                         ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_logic_op[0]                                                                                                                                                                                                                                            ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_logic_op[1]                                                                                                                                                                                                                                            ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_hbreak_req                                                                                                                                                                                                                                             ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_ic_fill_starting~1                                                                                                                                                                                                                                     ; 32      ;
; nios2_fpu:inst|gpio1:the_gpio1|process_2~0                                                                                                                                                                                                                                                                ; 32      ;
; nios2_fpu:inst|gpio1:the_gpio1|process_1~0                                                                                                                                                                                                                                                                ; 32      ;
; nios2_fpu:inst|gpio0:the_gpio0|process_2~0                                                                                                                                                                                                                                                                ; 32      ;
; nios2_fpu:inst|gpio0:the_gpio0|process_1~0                                                                                                                                                                                                                                                                ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|internal_jdo1[36]        ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|internal_jdo1[37]        ; 32      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|frc_reg[9]~73                                                                                                                                                                                                                ; 32      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|process_0~2                                                                                                                                                                                                                  ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                              ; 32      ;
; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|internal_nios2_fast_fpu_instruction_master_granted_nios2_fpu_burst_0_upstream                                                                                                                                         ; 32      ;
; nios2_fpu:inst|sdram:the_sdram|za_valid                                                                                                                                                                                                                                                                   ; 32      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28]~1                                                                                                                                                                                             ; 32      ;
; nios2_fpu:inst|sdram:the_sdram|m_state[6]                                                                                                                                                                                                                                                                 ; 32      ;
; nios2_fpu:inst|sdram:the_sdram|m_state[7]                                                                                                                                                                                                                                                                 ; 32      ;
; nios2_fpu:inst|led_7seg:the_led_7seg|process_0~0                                                                                                                                                                                                                                                          ; 32      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|Add6~5                                                                                                                                                                                                                                                   ; 32      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                       ; 31      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[26]~2                                                                                                      ; 31      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|memsel_sig                                                                                                                                                                                                                                        ; 31      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irq32bit_reg[30]~31                                                                                                                                        ; 31      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|denormal_res_dffe4                                                                                                                ; 31      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_res_is_not_zero_dffe4                                                                                                         ; 31      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_ctrl_hi_imm16                                                                                                                                                                                                                                          ; 31      ;
; nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3|upstream_read_run~0                                                                                                                                                                                                                                ; 31      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[0]~47                                                                                                                 ; 31      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|internal_nios2_fpu_burst_5_downstream_granted_sdram_s1~0                                                                                                                                                                                                  ; 31      ;
; nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_begins_xfer                                                                                                                                                           ; 31      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|nextaddr_reg[3]~61                                                                                                                                                                            ; 30      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|denormal_flag_w~0                                                                                                                 ; 30      ;
; nios2_fpu:inst|nios2_fpu_burst_6:the_nios2_fpu_burst_6|state_idle                                                                                                                                                                                                                                         ; 30      ;
; nios2_fpu:inst|nios2_fpu_burst_5_downstream_arbitrator:the_nios2_fpu_burst_5_downstream|r_2~1                                                                                                                                                                                                             ; 30      ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|state_idle                                                                                                                                                                                                                                       ; 30      ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|state_idle                                                                                                                                                                                                                                         ; 30      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_line_field[6]                                                                                                                                                                                                                                  ; 30      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[2]                                                                                                       ; 29      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[1]                                                                                                       ; 29      ;
; nios2_fpu:inst|nios2_fpu_burst_3_downstream_arbitrator:the_nios2_fpu_burst_3_downstream|r_2~1                                                                                                                                                                                                             ; 29      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|Equal2~1                                                                                                                                                                                                                                 ; 29      ;
; nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_address[0]~0                                                                                                                                                          ; 29      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                                            ; 28      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[3]                                                                                                       ; 28      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[0]                                                                                                       ; 28      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_ctrl_exception                                                                                                                                                                                                                                         ; 28      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_ctrl_crst                                                                                                                                                                                                                                              ; 28      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|keyonflag_reg                                                                                                                                                                                 ; 28      ;
; nios2_fpu:inst|nios2_fpu_burst_9_downstream_arbitrator:the_nios2_fpu_burst_9_downstream|r_2~0                                                                                                                                                                                                             ; 28      ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|pending_register_enable                                                                                                                                                                                                                            ; 28      ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|read_reg                                                                                                                                                                                                                                          ; 28      ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|module_input35~0                                                                                                                                                                                                      ; 28      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_bht_data[1]                                                                                                                                                                                                                                            ; 28      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_state.WROM_READ1                                                                                                                                                                         ; 28      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                      ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|dataa_man_not_zero[10]~7                                                                                                              ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|dataa_man_not_zero[22]~3                                                                                                              ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|datab_man_not_zero[10]~7                                                                                                              ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|datab_man_not_zero[22]~3                                                                                                              ; 27      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_AUX1                                                                                                                                                                               ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|dffe176                                                                            ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_w[27]~0                                                                                                               ; 27      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|Equal2~4                                                                                                                                                                                                                                 ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                                      ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_ctrl_break                                                                                                                                                                                                                                             ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                     ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_valid_jmp_indirect                                                                                                                                                                                                                                     ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_ctrl_retaddr                                                                                                                                                                                                                                           ; 27      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                  ; 27      ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|state_idle                                                                                                                                                                                                                                         ; 27      ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|pending_register_enable~0                                                                                                                                                                                                                          ; 27      ;
; nios2_fpu:inst|sdram:the_sdram|m_state[2]                                                                                                                                                                                                                                                                 ; 27      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_b_reg[8]                                                                                                                                                                              ; 26      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[26]~0                                                                                                      ; 26      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmaddr_reg[21]~0                                                                                                                                                                                                   ; 26      ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|r_1~0                                                                                                                                                                                                                 ; 26      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[0]                                                                                                                                                      ; 26      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[0]~16                                                                                                                                                                           ; 25      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_a_not_zero_w[7]                                                                                                               ; 25      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_b_not_zero_w[7]                                                                                                               ; 25      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addaux1_reg[12]~24                                                                                                                                                                           ; 25      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_slow_inst_sel_nxt~1                                                                                                                                                                                                                                    ; 25      ;
; nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|internal_nios2_fast_fpu_instruction_master_granted_nios2_fpu_burst_6_upstream                                                                                                                                         ; 25      ;
; nios2_fpu:inst|ps2_keyboard_avalon_slave_arbitrator:the_ps2_keyboard_avalon_slave|ps2_keyboard_avalon_slave_in_a_read_cycle                                                                                                                                                                               ; 25      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[1]                                                                                                                                                      ; 25      ;
; nios2_fpu:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[0]                                                                                                                                                                                                           ; 25      ;
; nios2_fpu:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[1]                                                                                                                                                                                                           ; 25      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|man_round_p2[24]                                                                                                                      ; 25      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_6ef:auto_generated|result_int[13]~26                                           ; 25      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waveacm_a_reg[0]~0                                                                                                                                                                            ; 24      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waveacm_b_reg[0]~1                                                                                                                                                                            ; 24      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addrr_reg[10]~24                                                                                                                                                                             ; 24      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addrl_reg[4]~24                                                                                                                                                                              ; 24      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addaux0_reg[17]~24                                                                                                                                                                           ; 24      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addtmp_reg[23]~24                                                                                                                                                                            ; 24      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfr_reg[7]~24                                                                                                                                                                              ; 24      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfl_reg[0]~24                                                                                                                                                                              ; 24      ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|throw_1_reg                                                                                                                                             ; 24      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|input_is_nan_ff4                                                                                                                      ; 24      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|dectable_write~1                                                                                                                                                                             ; 24      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                  ; 24      ;
; nios2_fpu:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|jtag_uart_avalon_jtag_slave_in_a_read_cycle                                                                                                                                                                         ; 24      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_wr_data_unfiltered[17]~1                                                                                                                                                                                                                               ; 24      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                             ; 24      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                               ; 24      ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|nios2_fpu_burst_3_upstream_this_cycle_is_the_last_burst~1                                                                                                                                                             ; 24      ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|Selector2~1                                                                                                                                                                                                                                       ; 24      ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|nios2_fpu_burst_4_upstream_this_cycle_is_the_last_burst~1                                                                                                                                                             ; 24      ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream|updated_one_count~2                                                ; 24      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_valid_from_E                                                                                                                                                                                                                                           ; 24      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_line[6]                                                                                                                                                                                                                                          ; 24      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|module_input71~0                                                                                                                                                                                                                                          ; 24      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[2]                                                                                                                                                      ; 24      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|result[3]~0                                                           ; 23      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[1]~1                                                                                                    ; 23      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|man_result_ff~1                                                                                                                       ; 23      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_addr_reg[3]~71                                                                                                                                                                           ; 23      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|smoothena_reg                                                                                                                                                                                 ; 23      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[14]                                                                                                                                                                                                                                                 ; 23      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[12]                                                                                                                                                                                                                                                 ; 23      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_tag_field_nxt~0                                                                                                                                                                                                                                ; 23      ;
; nios2_fpu:inst|sdram:the_sdram|f_select                                                                                                                                                                                                                                                                   ; 23      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK                                                                                                              ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                          ; 22      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[4]                                                                                                       ; 22      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetena_reg                                                                                                                                              ; 22      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[15]                                                                                                                                               ; 22      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[5]~35                                                                                                                                             ; 22      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[15]                                                                                                                                                                                                                                                 ; 22      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[16]                                                                                                                                                                                                                                                 ; 22      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_line[0]                                                                                                                                                                                                                                          ; 22      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_line[1]                                                                                                                                                                                                                                          ; 22      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_line[2]                                                                                                                                                                                                                                          ; 22      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_line[3]                                                                                                                                                                                                                                          ; 22      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_line[4]                                                                                                                                                                                                                                          ; 22      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_line[5]                                                                                                                                                                                                                                          ; 22      ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|pending_register_enable                                                                                                                                                                                                                          ; 22      ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|internal_nios2_fast_fpu_data_master_dbs_address[1]                                                                                                                                                                    ; 22      ;
; nios2_fpu:inst|sdram:the_sdram|i_state[1]                                                                                                                                                                                                                                                                 ; 22      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[3]                                                                                                                                                      ; 22      ;
; nios2_fpu:inst|sdram:the_sdram|m_state[5]                                                                                                                                                                                                                                                                 ; 22      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_address[9]                                                                                                                                                        ; 22      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_address[5]                                                                                                                                                        ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; 21      ;
; nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|peripheral_bridge_m1_readdata~28                                                                                                                                                                                                  ; 21      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[14]                                                                                                                                               ; 21      ;
; nios2_fpu:inst|nios2_fast_fpu_instruction_master_arbitrator:the_nios2_fast_fpu_instruction_master|nios2_fast_fpu_instruction_master_readdata~5                                                                                                                                                            ; 21      ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|nios2_fast_fpu_data_master_readdata~3                                                                                                                                                                                 ; 21      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[5]~36                                                                                                                                             ; 21      ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|nios2_fpu_burst_10_upstream_read~0                                                                                                                                                                                  ; 21      ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|module_input11~0                                                                                                                                                                                                      ; 21      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_burstcount[3]                                                                                                                                                                                                                                          ; 21      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_line[7]                                                                                                                                                                                                                                          ; 21      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_line[8]                                                                                                                                                                                                                                          ; 21      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|internal_i_read                                                                                                                                                                                                                                          ; 21      ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~14                                                                                                                                                                                                       ; 21      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|mmcregsel_sig                                                                                                                                                                                                                                     ; 21      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavedata_sig~1                                                                                                                                                                                ; 20      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                     ; 20      ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_1_upstream|updated_one_count~1                                                ; 20      ;
; nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream|updated_one_count~0                                  ; 20      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_15~0                                                                                                                           ; 20      ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|module_input53~0                                                                                                                                                                                                      ; 20      ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|internal_nios2_fast_fpu_data_master_qualified_request_nios2_fpu_burst_7_upstream~1                                                                                                                                    ; 20      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_burstcount[0]                                                                                                                                                                                                                                          ; 20      ;
; nios2_fpu:inst|sdram:the_sdram|i_state[0]                                                                                                                                                                                                                                                                 ; 20      ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|internal_nios2_fast_fpu_data_master_qualified_request_nios2_fpu_burst_1_upstream~0                                                                                                                                    ; 20      ;
; nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|peripheral_bridge_m1_readdata~2                                                                                                                                                                                                   ; 20      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[4]                                                                                                                                                      ; 20      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[5]                                                                                                                                                      ; 20      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[6]                                                                                                                                                      ; 20      ;
; nios2_fpu:inst|sdram:the_sdram|init_done                                                                                                                                                                                                                                                                  ; 20      ;
; nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_address[2]~2                                                                                                                                                          ; 20      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[7]                                                                                                                                                      ; 20      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_diff_abs_w[2]~0                                                                                                               ; 19      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|pulse_ram_output~1                                                                                                                                      ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~55                                                                                                                                                                                                                                   ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~51                                                                                                                                                                                                                                   ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~47                                                                                                                                                                                                                                   ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~43                                                                                                                                                                                                                                   ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~39                                                                                                                                                                                                                                   ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~35                                                                                                                                                                                                                                   ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~31                                                                                                                                                                                                                                   ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~27                                                                                                                                                                                                                                   ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~23                                                                                                                                                                                                                                   ; 19      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_state.ENV_START                                                                                                                                                                           ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_fill_starting_d1                                                                                                                                                                                                                                    ; 19      ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|p1_rd_strobe~0                                                                                                                                                                                             ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[11]                                                                                                                                                                                                                                                 ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[13]                                                                                                                                                                                                                                                 ; 19      ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|pending_register_enable~2                                                                                                                                                                                                                          ; 19      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_iw[0]                                                                                                                                                                                                                                                  ; 19      ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_9_upstream|updated_one_count~1                                  ; 19      ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|internal_nios2_fast_fpu_instruction_master_granted_nios2_fpu_burst_9_upstream                                                                                                                                         ; 19      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|ps2_clk_reg                                                                                                                                                                                         ; 19      ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|nios2_fast_fpu_data_master_requests_nios2_fpu_burst_4_upstream                                                                                                                                                        ; 19      ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|state_idle                                                                                                                                                                                                                                         ; 19      ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|state_idle                                                                                                                                                                                                                                         ; 19      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_read                                                                                                                                                              ; 19      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                              ; 18      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfr_reg[23]                                                                                                                                                                                ; 18      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfl_reg[23]                                                                                                                                                                                ; 18      ;
; nios2_fpu:inst|sysuart_s1_arbitrator:the_sysuart_s1|sysuart_s1_in_a_read_cycle~0                                                                                                                                                                                                                          ; 18      ;
; nios2_fpu:inst|peripheral_bridge_m1_arbitrator:the_peripheral_bridge_m1|peripheral_bridge_m1_readdata~9                                                                                                                                                                                                   ; 18      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|Equal2~3                                                                                                                                                                                                                                 ; 18      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ld_align_sh16                                                                                                                                                                                                                                          ; 18      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                     ; 18      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_tck:the_nios2_fast_fpu_jtag_debug_module_tck|internal_sr[29]~50             ; 18      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|last_ps2_clk                                                                                                                                                                                        ; 18      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_firsttransfer~0                                                                                                                                                                                                                                  ; 18      ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_7_upstream|updated_one_count~0                                                ; 18      ;
; nios2_fpu:inst|sdram:the_sdram|i_state[2]                                                                                                                                                                                                                                                                 ; 18      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Equal2~2                                                                                                                                                                                                                     ; 18      ;
; nios2_fpu:inst|nios2_fpu_reset_core_clk_domain_synch_module:nios2_fpu_reset_core_clk_domain_synch|data_out                                                                                                                                                                                                ; 18      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_write                                                                                                                                                             ; 18      ;
; nios2_fpu:inst|led_7seg_s1_arbitrator:the_led_7seg_s1|Equal0~1                                                                                                                                                                                                                                            ; 18      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_chipselect~0                                                                                                                                                      ; 18      ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|nios2_fast_fpu_data_master_requests_nios2_fpu_burst_7_upstream~12                                                                                                                                                     ; 17      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|readdata[18]~18                                                                                                                                                                                                                   ; 17      ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                                                                                                             ; 17      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|phaserev_reg                                                                                                                                                                                  ; 17      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclrena_reg                                                                                                                                              ; 17      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~100                                                                                                                                                                                                                                  ; 17      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~96                                                                                                                                                                                                                                   ; 17      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_WE_StdLogicVector~92                                                                                                                                                                                                                                   ; 17      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                     ; 17      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[4]                                                                                                                                                                                                                                                  ; 17      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[9]~51                                                                                                                                    ; 17      ;
; nios2_fpu:inst|nios2_fpu_burst_6_downstream_arbitrator:the_nios2_fpu_burst_6_downstream|r_1~0                                                                                                                                                                                                             ; 17      ;
; nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_6_upstream|updated_one_count~1                                  ; 17      ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|nios2_fpu_burst_7_downstream_granted_nios2_fast_fpu_jtag_debug_module~1                                                                                                                                   ; 17      ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|nios2_fpu_burst_4_upstream_load_fifo                                                                                                                                                                                  ; 17      ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|module_input59~0                                                                                                                                                                                                      ; 17      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotbusy_reg                                                                                                                                                                                  ; 17      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                                                                      ; 17      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavedata_reg[0]~34                                                                                                                                                                            ; 16      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[0]~0                                                                                                                                                                                              ; 16      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|rxd_edge                                                                                                                                                                                                                                     ; 16      ;
; nios2_fpu:inst|systimer:the_systimer|period_h_wr_strobe                                                                                                                                                                                                                                                   ; 16      ;
; nios2_fpu:inst|systimer:the_systimer|period_l_wr_strobe                                                                                                                                                                                                                                                   ; 16      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqbit_reg~2                                                                                                                                               ; 16      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[3]                                                                                                                                          ; 16      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[2]                                                                                                                                          ; 16      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[1]                                                                                                                                          ; 16      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[0]                                                                                                                                          ; 16      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqbit_reg~0                                                                                                                                               ; 16      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|readdara_reg[28]~12                                                                                                                                                                                                                               ; 16      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|Equal2~6                                                                                                                                                                                                                                 ; 16      ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|process_0~0                                                                                                                                                                                                                                        ; 16      ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|process_0~0                                                                                                                                                                                                                                        ; 16      ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                 ; 16      ;
; nios2_fpu:inst|nios2_fast_fpu_instruction_master_arbitrator:the_nios2_fast_fpu_instruction_master|process_2~0                                                                                                                                                                                             ; 16      ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|process_2~0                                                                                                                                                                                                           ; 16      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U|valid_reg                                                                                                                     ; 16      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|ram_block1a0~0                                                                                                                             ; 16      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|divisor_wr_strobe~0                                                                                                                                                                                                                      ; 16      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_en                                                                                                                                                                                                                                       ; 16      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_slow_inst_result[8]~1                                                                                                                                                                                                                                  ; 16      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|F_iw[4]~0                                                                                                                                                                                                                                                ; 16      ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                                                            ; 16      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|process_4~0                                                                                                                                                                                                                                  ; 16      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_wr_data_unfiltered[9]~50                                                                                                                                                                                                                               ; 16      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                 ; 16      ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|nios2_fpu_burst_3_upstream_move_on_to_next_transaction                                                                                                                                                                ; 16      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_tck:the_nios2_fast_fpu_jtag_debug_module_tck|internal_sr~48                 ; 16      ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|nios2_fpu_burst_3_upstream_load_fifo                                                                                                                                                                                  ; 16      ;
; nios2_fpu:inst|sdram:the_sdram|Mux118~4                                                                                                                                                                                                                                                                   ; 16      ;
; nios2_fpu:inst|sdram:the_sdram|Mux100~4                                                                                                                                                                                                                                                                   ; 16      ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_with_write_latency~0                                                                                                                                                                               ; 16      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|state.READWAIT                                                                                                                                                                                                                                    ; 16      ;
; nios2_fpu:inst|nios2_fpu_burst_0_downstream_arbitrator:the_nios2_fpu_burst_0_downstream|r_0~0                                                                                                                                                                                                             ; 16      ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|slaveselect_wr_strobe                                                                                                                                                                                      ; 16      ;
; nios2_fpu:inst|vga_s1_arbitrator:the_vga_s1|Equal0~1                                                                                                                                                                                                                                                      ; 16      ;
; nios2_fpu:inst|sdram:the_sdram|pending~8                                                                                                                                                                                                                                                                  ; 16      ;
; nios2_fpu:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                                             ; 16      ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|process_6~0                                                                                                                                                                                                ; 16      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|baud_clk_en~0_Duplicate_2                                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                       ; 15      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FR:U_fr|process_0~3                                                                                                                                         ; 15      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|dacvol_l_reg[0]~0                                                                                                                                                                                                                             ; 15      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|dacvol_r_reg[0]~3                                                                                                                                                                                                                             ; 15      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FL:U_fl|process_0~3                                                                                                                                         ; 15      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[5]                                                                                                                                          ; 15      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[4]                                                                                                                                          ; 15      ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|nios2_fpu_burst_4_upstream_move_on_to_next_transaction~0                                                                                                                                                              ; 15      ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|pending_register_enable                                                                                                                                                                                                                            ; 15      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_iw[2]                                                                                                                                                                                                                                                  ; 15      ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|nios2_fpu_burst_9_upstream_this_cycle_is_the_last_burst~1                                                                                                                                                             ; 15      ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|nios2_fpu_burst_9_upstream_load_fifo                                                                                                                                                                                  ; 15      ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|process_0~0                                                                                                                                                                                                                                                   ; 15      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|end_xfer_arb_share_counter_term_sdram_s1~3                                                                                                                                                                                                                ; 15      ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|internal_nios2_fast_fpu_data_master_qualified_request_nios2_fpu_burst_10_upstream~0                                                                                                                                 ; 15      ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|nios2_fpu_burst_8_upstream_read~1                                                                                                                                                                                     ; 15      ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|internal_nios2_fast_fpu_data_master_qualified_request_nios2_fpu_burst_8_upstream~0                                                                                                                                    ; 15      ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|downstream_read                                                                                                                                                                                                                                    ; 15      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_wb_active                                                                                                                                                                                                                                           ; 15      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_slavearbiterlockenable                                                                                                                                                                                                                           ; 15      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[9]                                                                                                                                                      ; 15      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.SDO                                                                                                                                                                                                                    ; 15      ;
; nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_address[1]~1                                                                                                                                                          ; 15      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_fmf:auto_generated|op_1~20                                                    ; 15      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqbit_reg~16                                                                                                                                              ; 14      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|comb~2                                                                                                                                                                                                                            ; 14      ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                                                           ; 14      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                 ; 14      ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|dbs_rdv_count_enable                                                                                                                                                                                                  ; 14      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[8]                                                                                                                                                                                                                                                  ; 14      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[1]                                                                                                                                                                                                                                                  ; 14      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[5]                                                                                                                                                                                                                                                  ; 14      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[3]                                                                                                                                                                                                                                                  ; 14      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|Equal2~2                                                                                                                                                                                                                                 ; 14      ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|transactions_remaining~0                                                                                                                                                                                                                           ; 14      ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|nios2_fpu_burst_1_upstream_load_fifo                                                                                                                                                                                  ; 14      ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|read_reg~0                                                                                                                                                                                                                                        ; 14      ;
; nios2_fpu:inst|nios2_fpu_burst_0:the_nios2_fpu_burst_0|upstream_read_run~0                                                                                                                                                                                                                                ; 14      ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|nios2_fpu_burst_7_upstream_load_fifo                                                                                                                                                                                  ; 14      ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|internal_nios2_fast_fpu_data_master_qualified_request_nios2_fpu_burst_4_upstream~1                                                                                                                                    ; 14      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_waitrequest_adapter:the_peripheral_bridge_waitrequest_adapter|internal_s1_waitrequest                                                                                                                                            ; 14      ;
; nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|nios2_fpu_burst_1_downstream_granted_epcs_controller_epcs_control_port~0                                                                                                                                ; 14      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|send_command_to_PS2_port~0                                                                                                                                                                                                        ; 14      ;
; nios2_fpu:inst|led_s1_arbitrator:the_led_s1|Equal0~0                                                                                                                                                                                                                                                      ; 14      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[10]                                                                                                                                                     ; 14      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[8]                                                                                                                                                      ; 14      ;
; nios2_fpu:inst|sdram:the_sdram|Mux41~0                                                                                                                                                                                                                                                                    ; 14      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_tag_field[15]                                                                                                                                                                                                                                  ; 14      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                              ; 13      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqbit_reg~21                                                                                                                                              ; 13      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.IDLE                                                                                                                                                                                   ; 13      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_level_reg[7]                                                                                                                                                                              ; 13      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wdatasel_reg                                                                                                                                                                                  ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[24]                                                                                                                                                                                                                                      ; 13      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|envtimer_reg[10]~0                                                                                                                                                                           ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                    ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|Equal172~1                                                                                                                                                                                                                                               ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[2]                                                                                                                                                                                                                                                  ; 13      ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|module_input17~0                                                                                                                                                                                                    ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[8]                                                                                                                                                                                                                                          ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[6]                                                                                                                                                                                                                                          ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[7]                                                                                                                                                                                                                                          ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[10]                                                                                                                                                                                                                                         ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_iw[3]                                                                                                                                                                                                                                                  ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_iw[1]                                                                                                                                                                                                                                                  ; 13      ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|internal_nios2_fast_fpu_instruction_master_qualified_request_nios2_fpu_burst_9_upstream~0                                                                                                                             ; 13      ;
; nios2_fpu:inst|dipsw_s1_arbitrator:the_dipsw_s1|peripheral_bridge_m1_requests_dipsw_s1                                                                                                                                                                                                                    ; 13      ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_syncgen:U0|Equal1~1                                                                                                                                                                                                                                      ; 13      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|do_load_shifter                                                                                                                                                                                                                              ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|nios2_fast_fpu_jtag_debug_module_begintransfer~0                                                                                                                                                          ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[12]                                                                                                                                                                                                                                         ; 13      ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|downstream_read                                                                                                                                                                                                                                  ; 13      ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|downstream_read                                                                                                                                                                                                                                    ; 13      ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|pending_register_enable~2                                                                                                                                                                                                                          ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ctrl_div                                                                                                                                                                                                                                               ; 13      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_upstream_adapter:the_peripheral_bridge_upstream_adapter|s1_readdatavalid                                                                                                                                                         ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_sysclk:the_nios2_fast_fpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 13      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[0]                                                                                                                                                                              ; 13      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_jtag_debug_module_wrapper:the_nios2_fast_fpu_jtag_debug_module_wrapper|nios2_fast_fpu_jtag_debug_module_tck:the_nios2_fast_fpu_jtag_debug_module_tck|internal_sr[12]~42             ; 13      ;
; nios2_fpu:inst|sdram:the_sdram|Equal0~4                                                                                                                                                                                                                                                                   ; 13      ;
; nios2_fpu:inst|sdram:the_sdram|Mux118~2                                                                                                                                                                                                                                                                   ; 13      ;
; nios2_fpu:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|peripheral_bridge_m1_requests_sysid_control_slave                                                                                                                                                                                   ; 13      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[12]                                                                                                                                                     ; 13      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|mmcifaddr_sig[0]~1                                                                                                                                                                                                                                ; 13      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|mmcifaddr_sig[1]~0                                                                                                                                                                                                                                ; 13      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|control_wr_strobe~0                                                                                                                                                                                                                      ; 13      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[15]                                                                                                                                                     ; 13      ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|SCLK_reg                                                                                                                                                                                                   ; 13      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|received_data_en                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                      ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavedata_sig[10]~17                                                                                                                                                                           ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|Equal0~3                                                                                                                                                                                     ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[0]                                                                                                                                          ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_volsel_sig[2]~1                                                                                                                                                                           ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_volsel_sig[2]~0                                                                                                                                                                           ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_state.ENV_CALC                                                                                                                                                                            ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_slow_inst_result[0]~3                                                                                                                                                                                                                                  ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_slow_inst_result[0]~2                                                                                                                                                                                                                                  ; 12      ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|fs_riseedge_sig                                                                                                                                                                                                                                              ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_wr_data_unfiltered[7]~76                                                                                                                                                                                                                               ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_wr_data_unfiltered[7]~75                                                                                                                                                                                                                               ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmreq_reg~0                                                                                                                                                                                                        ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmreq_reg                                                                                                                                                                                                          ; 12      ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|nios2_fpu_burst_1_upstream_this_cycle_is_the_last_burst~1                                                                                                                                                             ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[9]                                                                                                                                                                                                                                          ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[5]                                                                                                                                                                                                                                          ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_iw[5]                                                                                                                                                                                                                                                  ; 12      ;
; nios2_fpu:inst|nios2_fpu_burst_9_upstream_arbitrator:the_nios2_fpu_burst_9_upstream|internal_nios2_fast_fpu_instruction_master_requests_nios2_fpu_burst_9_upstream~1                                                                                                                                      ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[11]                                                                                                                                                                                                                                         ; 12      ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|nios2_fpu_burst_7_upstream_this_cycle_is_the_last_burst~1                                                                                                                                                             ; 12      ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|downstream_write~1                                                                                                                                                                                                                                 ; 12      ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_slave_FSM:slave_FSM|slave_state[1]                                                                                                                                                                                               ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[5]                                                                                                                                                                              ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[4]                                                                                                                                                                              ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[3]                                                                                                                                                                              ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[2]                                                                                                                                                                              ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[1]                                                                                                                                                                              ; 12      ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|avm_state.DATA_READ                                                                                                                                                                                                                               ; 12      ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|registered_upstream_read                                                                                                                                                                                                                           ; 12      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_4_downstream_requests_sdram_s1                                                                                                                                                                                                            ; 12      ;
; nios2_fpu:inst|sdram:the_sdram|m_count[1]                                                                                                                                                                                                                                                                 ; 12      ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|downstream_read                                                                                                                                                                                                                                    ; 12      ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|valid_reg[1]                                                                                                                                                                                                                                      ; 12      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[14]                                                                                                                                                     ; 12      ;
; nios2_fpu:inst|sdram:the_sdram|Mux41~1                                                                                                                                                                                                                                                                    ; 12      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[11]                                                                                                                                                     ; 12      ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|Equal2~0                                                                                                                                                                                                   ; 12      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_address[7]                                                                                                                                                        ; 12      ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|transmitting                                                                                                                                                                                               ; 12      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component|altsyncram_sho1:auto_generated|q_b[7]                                                                           ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src2[0]                                                                                                                                                                                                                                                ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src2[1]                                                                                                                                                                                                                                                ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src2[2]                                                                                                                                                                                                                                                ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src2[3]                                                                                                                                                                                                                                                ; 12      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src2[4]                                                                                                                                                                                                                                                ; 12      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add2~12                                                                                                                                                                                                                                                   ; 12      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add2~4                                                                                                                                                                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                       ; 11      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|process_4~0                                                                                                                                                                                                                                  ; 11      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[7]~0                                                                                                                                                                                     ; 11      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|Equal2~5                                                                                                                                                                                                                                 ; 11      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|noiseena_reg                                                                                                                                                                                  ; 11      ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream|updated_one_count~1                                  ; 11      ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|data_counter[9]~8                                                                                                                                                                                                                                  ; 11      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ctrl_shift_rot                                                                                                                                                                                                                                         ; 11      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[0]                                                                                                                                                                                                                                                  ; 11      ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|transactions_remaining_reg[10]~9                                                                                                                                                                                                                   ; 11      ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|transactions_remaining~0                                                                                                                                                                                                                           ; 11      ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|transactions_remaining~1                                                                                                                                                                                                                           ; 11      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_readdatavalid_d1                                                                                                                                                                                                                                       ; 11      ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|pixelactive_sig                                                                                                                                                                                                                                              ; 11      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|dmarefcount_reg[8]~0                                                                                                                                                                                                                              ; 11      ;
; nios2_fpu:inst|sdram:the_sdram|m_count[0]                                                                                                                                                                                                                                                                 ; 11      ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|nios2_fpu_burst_10_upstream_load_fifo                                                                                                                                                                               ; 11      ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|nios2_fpu_burst_8_upstream_load_fifo                                                                                                                                                                                  ; 11      ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_slave_FSM:slave_FSM|slave_state[1]                                                                                                                                                                                               ; 11      ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|nios2_fpu_burst_7_upstream_read~2                                                                                                                                                                                     ; 11      ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|pending_register_enable                                                                                                                                                                                                                            ; 11      ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|Mux3~2                                                                                                                                                                                                     ; 11      ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                             ; 11      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Equal1~0                                                                                                                                                                                                                     ; 11      ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[13]                                                                                                                                                     ; 11      ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|transmitting~2                                                                                                                                                                                             ; 11      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add2~10                                                                                                                                                                                                                                                   ; 11      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add2~2                                                                                                                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                              ; 10      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|s_ps2_transceiver.PS2_STATE_0_IDLE                                                                                                                                                                  ; 10      ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Equal0~2                                                                                                                                                                                            ; 10      ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_rx:the_sysuart_rx|got_new_char                                                                                                                                                                                                                                 ; 10      ;
; rtl~0                                                                                                                                                                                                                                                                                                     ; 10      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|state.DET3                                                                                                                                                 ; 10      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|input_not_zero_ff4                                                                                                                    ; 10      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|compena_reg                                                                                                                                                                                   ; 10      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_state.WROM_DEC2                                                                                                                                                                          ; 10      ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                                                                                                            ; 10      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|Equal76~1                                                                                                                                                                                                                                                ; 10      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                    ; 10      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_dp_offset_nxt[1]~1                                                                                                                                                                                                                               ; 10      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_dp_offset_nxt[2]~0                                                                                                                                                                                                                               ; 10      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.CTRL                                                                                                                                                                                    ; 10      ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|transactions_remaining~0                                                                                                                                                                                                                         ; 10      ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[4]                                                                                                                                                                                                                                          ; 10      ;
; nios2_fpu:inst|nios2_fpu_burst_6_upstream_arbitrator:the_nios2_fpu_burst_6_upstream|nios2_fpu_burst_6_upstream_load_fifo                                                                                                                                                                                  ; 10      ;
; nios2_fpu:inst|nios2_fpu_burst_2:the_nios2_fpu_burst_2|read_address_offset[2]~38                                                                                                                                                                                                                          ; 10      ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|nios2_fpu_burst_10_upstream_this_cycle_is_the_last_burst~1                                                                                                                                                          ; 10      ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|reg_downstream_read                                                                                                                                                                                                                                ; 10      ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|downstream_read                                                                                                                                                                                                                                    ; 10      ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|readdata[9]~0                                                                                                                                                                                                                ; 10      ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_in_a_read_cycle~1                                                                                                                                                                                                                                ; 10      ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|nios2_fast_fpu_data_master_requests_nios2_fpu_burst_7_upstream~9                                                                                                                                                      ; 10      ;
; nios2_fpu:inst|led:the_led|process_0~0                                                                                                                                                                                                                                                                    ; 10      ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[11]~16                                                                                                                                                                                                                                                              ; 10      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5|add_sub_7rh:auto_generated|pipeline_dffe[8]                                                                  ; 10      ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|exp_adj_p2[9]                                                                                                                         ; 10      ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGWRITE                                                                                                                                                                                ; 10      ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1~0                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|readdara_reg[4]~15                                                                                                                                                                                                                                ; 9       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|process_0~1                                                                                                                                                                                                                                                  ; 9       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[11]                                                                                                                                               ; 9       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[10]                                                                                                                                               ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_avalon_reg:the_nios2_fast_fpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                ; 9       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[9]                                                                                                                                                ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[25]                                                                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[26]                                                                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[27]                                                                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[28]                                                                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[29]                                                                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[30]                                                                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_avalon_reg:the_nios2_fast_fpu_nios2_avalon_reg|Equal1~0                                                                                                                       ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                ; 9       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|irqena_reg                                                                                                                                                                                   ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                           ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream_module:rdv_fifo_for_nios2_fast_fpu_instruction_master_to_nios2_fpu_burst_3_upstream|process_1~0                                          ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_dp_offset_nxt[0]~2                                                                                                                                                                                                                               ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|module_input32~0                                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream_module:rdv_fifo_for_nios2_fast_fpu_data_master_to_nios2_fpu_burst_4_upstream|process_1~1                                                        ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[0]                                                                                                                                                                                                                                          ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|nios2_fpu_burst_0_upstream_load_fifo                                                                                                                                                                                  ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|Equal172~0                                                                                                                                                                                                                                               ; 9       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[0]                                                                                                                                                ; 9       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[7]                                                                                                                                                ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|nios2_fast_fpu_jtag_debug_module_address[0]~1                                                                                                                                                             ; 9       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|module_input71~1                                                                                                                                                                                                                                          ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[2]                                                                                                                                                                                                                                          ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[3]                                                                                                                                                                                                                                          ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[31]                                                                                                                                                                                                                                               ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_burstcount_nxt[3]                                                                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|systimer:the_systimer|period_h_wr_strobe~0                                                                                                                                                                                                                                                 ; 9       ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[2]~9                                                                                                                                          ; 9       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|datacount[1]~20                                                                                                                                                                                                                                   ; 9       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|Add0~5                                                                                                                                                                                                                                            ; 9       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_in[1]~1                                                                                                                                                                              ; 9       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter_next_value[9]~2                                                                                                                                                                                                                ; 9       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter_next_value[9]~0                                                                                                                                                                                                                ; 9       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~1                                                                                                                                                                                                                                                    ; 9       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arbitration_holdoff_internal~0                                                                                                                                                                                                                   ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_fill_starting~0                                                                                                                                                                                                                                     ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|nios2_fast_fpu_data_master_requests_nios2_fpu_burst_10_upstream~1                                                                                                                                                   ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|downstream_write_reg                                                                                                                                                                                                                               ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|nios2_fast_fpu_data_master_requests_nios2_fpu_burst_4_upstream~0                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|downstream_write_reg                                                                                                                                                                                                                               ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|nios2_fpu_burst_7_downstream_qualified_request_nios2_fast_fpu_jtag_debug_module~0                                                                                                                         ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|reg_downstream_read                                                                                                                                                                                                                                ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|nios2_fpu_burst_6_downstream_qualified_request_nios2_fast_fpu_jtag_debug_module~0                                                                                                                         ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|internal_nios2_fast_fpu_data_master_qualified_request_nios2_fpu_burst_7_upstream~0                                                                                                                                    ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|process_158~0                                                                                                                                                                                                                                            ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|transactions_remaining~0                                                                                                                                                                                                                           ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|nios2_fpu_burst_1_upstream_in_a_read_cycle~2                                                                                                                                                                          ; 9       ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|pending_register_enable~0                                                                                                                                                                                                                          ; 9       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[5]                                                                                                                                                   ; 9       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[6]                                                                                                                                                   ; 9       ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[1]                                                                                                                                                ; 9       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_in_a_write_cycle~0                                                                                                                                                                                                                               ; 9       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_3_downstream_qualified_request_sdram_s1~0                                                                                                                                                                                                 ; 9       ;
; nios2_fpu:inst|sdram:the_sdram|Mux60~0                                                                                                                                                                                                                                                                    ; 9       ;
; nios2_fpu:inst|sdram:the_sdram|m_count[2]                                                                                                                                                                                                                                                                 ; 9       ;
; nios2_fpu:inst|sdram:the_sdram|Mux118~1                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_fpu:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|Equal0~2                                                                                                                                                                                                            ; 9       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[11]~18                                                                                                                                                                                                                                                              ; 9       ;
; nios2_fpu:inst|sdram:the_sdram|m_addr[6]~17                                                                                                                                                                                                                                                               ; 9       ;
; nios2_fpu:inst|systimer_s1_arbitrator:the_systimer_s1|Equal0~1                                                                                                                                                                                                                                            ; 9       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|process_1~0                                                                                                                                                                                                                                       ; 9       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.SDI                                                                                                                                                                                                                    ; 9       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.DONE                                                                                                                                                                                                                   ; 9       ;
; nios2_fpu:inst|sysuart_s1_arbitrator:the_sysuart_s1|Equal0~0                                                                                                                                                                                                                                              ; 9       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|note_reg                                                                                                                                                                                      ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|q_b[1]                                                                                                                                     ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|q_b[0]                                                                                                                                     ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|q_b[2]                                                                                                                                     ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|MonAReg[3]                                                                                                                             ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|MonAReg[2]                                                                                                                             ; 9       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|MonAReg[4]                                                                                                                             ; 9       ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_3_TRANSMIT_DATA                                                                                                               ; 9       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                  ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waddr_dec_reg[0]~1                                                                                                                                                                            ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vrr_reg[0]~0                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vrl_reg[0]~0                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[0]~0                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfl_reg[0]~0                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|voltmp_reg[0]~9                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multmp_reg[16]                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|data_shift_reg[7]~9                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|result[5]~7                                                           ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[2]                                                                                                      ; 8       ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|_~0                                                                                                                                     ; 8       ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|received_data[1]~9                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|add_sub_w2~0                                                                                                                      ; 8       ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter|_~0                                                                                                                              ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~29                                                                                                                                                ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~27                                                                                                                                                ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~8                                                                                                                                                 ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~2                                                                                                                                                 ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[5]                                                                                                                                          ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[4]                                                                                                                                          ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~0                                                                                                                                                 ; 8       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vsynccounter_reg[4]~34                                                                                                                                                                                                                                       ; 8       ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|comb~4                                                                                                                                                                                                                            ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[30]~72                                                                                                                                            ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[16]~64                                                                                                                                            ; 8       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[6]                                                                                                                                                ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[8]                                                                                                                                                ; 8       ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|data_to_cpu[3]~2                                                                                                                                                                                           ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                             ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[12]                                                                                                                                               ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_rd_reg                                                                                                                                                                                   ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|exp_result_ff~2                                                                                                                       ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[31]                                                                                                                                                                                                                                      ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|process_1~0                                                                                                      ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                    ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waveacm_b_reg[21]~0                                                                                                                                                                           ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[10]~21                                                                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[9]~19                                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[8]~17                                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[7]~15                                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[6]~13                                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[5]~11                                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[4]~9                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[3]~7                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[2]~5                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[1]~3                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_rd_port_addr[0]~1                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[10]~13                                                                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[9]~12                                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[8]~11                                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[7]~10                                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[6]~9                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[5]~8                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[4]~7                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[3]~6                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[2]~5                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[1]~3                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|dc_data_wr_port_addr[0]~1                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|process_1~0                                                                                                      ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|p8_full_8~0                                                                                                      ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot_pass0                                                                                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot_sel_fill0                                                                                                                                                                                                                                          ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot_pass1                                                                                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot_sel_fill1                                                                                                                                                                                                                                          ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot_pass2                                                                                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot_sel_fill2                                                                                                                                                                                                                                          ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot_pass3                                                                                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot_sel_fill3                                                                                                                                                                                                                                          ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[8]~38                                                                                                                                             ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[5]~37                                                                                                                                             ; 8       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                          ; 8       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                         ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|readstate.IDLE                                                                                                                                                                                                      ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|full_0                                                                                                           ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[5]                                                                                                                                                ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[4]                                                                                                                                                ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[3]                                                                                                                                                ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[2]                                                                                                                                                ; 8       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[1]                                                                                                                                                ; 8       ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|tx_wr_strobe~0                                                                                                                                                                                                                           ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|Equal278~0                                                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|full_0                                                                                                           ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|Equal0~1                                                                                                                                                                                                                                           ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|Equal0~1                                                                                                                                                                                                                                           ; 8       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|rxddata[7]~0                                                                                                                                                                                                                 ; 8       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divref_reg[7]~0                                                                                                                                                                                                              ; 8       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_master_FSM:master_FSM|Mux2~1                                                                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|nios2_fpu_clock_1:the_nios2_fpu_clock_1|nios2_fpu_clock_1_master_FSM:master_FSM|Mux2~1                                                                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|downstream_write~1                                                                                                                                                                                                                                 ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|nios2_fpu_burst_8_upstream_this_cycle_is_the_last_burst~0                                                                                                                                                             ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[13]                                                                                                                                                                                                                                         ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[14]                                                                                                                                                                                                                                         ; 8       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_slave_FSM:slave_FSM|slave_state[2]                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|registered_upstream_read                                                                                                                                                                                                                           ; 8       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_slave_FSM:slave_FSM|slave_state[2]                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|downstream_write_reg                                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|LessThan0~1                                                                                                                                                                                                                                        ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_1_upstream_arbitrator:the_nios2_fpu_burst_1_upstream|nios2_fast_fpu_data_master_requests_nios2_fpu_burst_1_upstream~0                                                                                                                                                      ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_tag[12]                                                                                                                                                                                                                                          ; 8       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|sdram:the_sdram|Mux60~6                                                                                                                                                                                                                                                                    ; 8       ;
; nios2_fpu:inst|sdram:the_sdram|Mux60~4                                                                                                                                                                                                                                                                    ; 8       ;
; nios2_fpu:inst|sdram:the_sdram|Mux60~2                                                                                                                                                                                                                                                                    ; 8       ;
; nios2_fpu:inst|sdram:the_sdram|Mux60~1                                                                                                                                                                                                                                                                    ; 8       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|state.IDLE                                                                                                                                                                                                                                        ; 8       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|dmastart_reg                                                                                                                                                                                                                                      ; 8       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|state.RESWAIT                                                                                                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[5]~20                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[5]~18                                                                                                                                                                                                               ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3|reg_downstream_read                                                                                                                                                                                                                                ; 8       ;
; nios2_fpu:inst|sdram:the_sdram|Mux41~2                                                                                                                                                                                                                                                                    ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_7_upstream_arbitrator:the_nios2_fpu_burst_7_upstream|nios2_fast_fpu_data_master_requests_nios2_fpu_burst_7_upstream~4                                                                                                                                                      ; 8       ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|write_tx_holding                                                                                                                                                                                           ; 8       ;
; nios2_fpu:inst|peripheral_bridge_s1_arbitrator:the_peripheral_bridge_s1|rdv_fifo_for_nios2_fpu_clock_0_out_to_peripheral_bridge_s1_module:rdv_fifo_for_nios2_fpu_clock_0_out_to_peripheral_bridge_s1|fifo_contains_ones_n                                                                                 ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[24]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[25]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[26]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[27]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[28]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[29]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[30]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[16]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[17]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[18]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[19]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[20]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[21]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[22]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|sdram:the_sdram|active_addr[4]                                                                                                                                                                                                                                                             ; 8       ;
; nios2_fpu:inst|sdram:the_sdram|active_addr[5]                                                                                                                                                                                                                                                             ; 8       ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.IDLE                                                                                                                                                                                                                   ; 8       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|nios2_fpu_clock_2_out_qualified_request_ext_flash_s1~0                                                                                                                                                          ; 8       ;
; nios2_fpu:inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|nios2_fpu_clock_1_out_qualified_request_ext_flash_s1~0                                                                                                                                                          ; 8       ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|control_wr_strobe                                                                                                                                                                                          ; 8       ;
; nios2_fpu:inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|nios2_fpu_burst_1_downstream_qualified_request_epcs_controller_epcs_control_port~0                                                                                                                      ; 8       ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|shift_reg[5]~9                                                                                                                                                                                             ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[31]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[23]                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|led_7seg_s1_arbitrator:the_led_7seg_s1|Equal0~0                                                                                                                                                                                                                                            ; 8       ;
; nios2_fpu:inst|systimer_s1_arbitrator:the_systimer_s1|Equal0~0                                                                                                                                                                                                                                            ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u0|Add1~0                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u0|Add0~0                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u1|Add1~0                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u1|Add0~0                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u2|Add1~0                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u2|Add0~0                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u3|Add1~0                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_sat_u8:sat_u3|Add0~0                                                                                                                                                     ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|lpm_add_sub:Add20|add_sub_hui:auto_generated|result_int[32]~64                                                                                                                                                                                           ; 8       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add2~14                                                                                                                                                                                                                                                   ; 8       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|Add2~6                                                                                                                                                                                                                                                    ; 8       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|d_address_line_field[7]                                                                                                                                                                                                                                  ; 8       ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|internal_nios2_fast_fpu_data_master_qualified_request_nios2_fpu_burst_4_upstream~1_Duplicate_3                                                                                                                        ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                  ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|result[5]~8                                                           ; 7       ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_n8b:rd_ptr_msb|_~0                                                                                                                                 ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~9                                                                                                                                                 ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_level_reg[6]~8                                                                                                                                                                            ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|Selector157~0                                                                                                                                                                                 ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|Equal5~0                                                                                                                                                                                      ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[16]                                                                                                                                               ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[13]                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_control_reg_rddata_muxed[10]~0                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|data_to_cpu[3]~3                                                                                                                                                                                           ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_reflev_reg[6]~0                                                                                                                                                                           ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|Mux2~1                                                                                                                                                                                       ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|state.DET1                                                                                                                                                 ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|state.DET2                                                                                                                                                 ; 7       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|full_5                                                                                                                                 ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[0]                                                                                                                                                                                                                                       ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[3]                                                                                                                                                                                                                                       ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[4]                                                                                                                                                                                                                                       ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[5]                                                                                                                                                                                                                                       ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[6]                                                                                                                                                                                                                                       ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[7]                                                                                                                                                                                                                                       ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[8]                                                                                                                                                                                                                                       ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[11]                                                                                                                                                                                                                                      ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[12]                                                                                                                                                                                                                                      ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[13]                                                                                                                                                                                                                                      ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ci_multi_src1[14]                                                                                                                                                                                                                                      ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_tag_wraddress[7]~7                                                                                                                                                                                                                                    ; 7       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                              ; 7       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|full_4                                                                                                                                 ; 7       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|nios2_fpu_burst_5_downstream_read_data_valid_sdram_s1                                                                                                                                                                                                     ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                              ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_state.WROM_READ2                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|full_3                                                                                                                                 ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|romread_n_reg                                                                                                                                                                                                       ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_iw[7]                                                                                                                                                                                                                                                  ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|D_issue                                                                                                                                                                                                                                                  ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|extfsedge_reg~2                                                                                                                                                                              ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_avalon_reg:the_nios2_fast_fpu_nios2_avalon_reg|Equal0~1                                                                                                                       ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_avalon_reg:the_nios2_fast_fpu_nios2_avalon_reg|Equal0~0                                                                                                                       ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_6:the_nios2_fpu_burst_6|reg_downstream_address[10]                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                              ; 7       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|process_1~0                                                                                                                            ; 7       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|full_2                                                                                                                                 ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_9:the_nios2_fpu_burst_9|registered_upstream_read                                                                                                                                                                                                                           ; 7       ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_syncgen:U0|Equal6~0                                                                                                                                                                                                                                      ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|transactions_remaining_reg[1]                                                                                                                                                                                                                      ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|nios2_fpu_burst_8_upstream_this_cycle_is_the_last_burst~1                                                                                                                                                             ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|burstcount_fifo_for_nios2_fpu_burst_8_upstream_module:burstcount_fifo_for_nios2_fpu_burst_8_upstream|full_0                                                                                                           ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_8_upstream_arbitrator:the_nios2_fpu_burst_8_upstream|nios2_fpu_burst_8_upstream_move_on_to_next_transaction~0                                                                                                                                                              ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|downstream_write~1                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|downstream_write~0                                                                                                                                                                                                                                 ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_7:the_nios2_fpu_burst_7|downstream_arbitrationshare[3]~0                                                                                                                                                                                                                   ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                                             ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[2]                                                                                                                                                                                                                                                ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[3]                                                                                                                                                                                                                                                ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[4]                                                                                                                                                                                                                                                ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[5]                                                                                                                                                                                                                                                ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[6]                                                                                                                                                                                                                                                ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[7]                                                                                                                                                                                                                                                ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[8]                                                                                                                                                                                                                                                ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[9]                                                                                                                                                                                                                                                ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[10]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[11]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[12]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[13]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[14]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[15]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[16]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[17]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[18]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[19]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[20]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[21]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[22]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[23]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[24]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[25]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[26]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_src1[27]                                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|Mux2~2                                                                                                                                                                                                     ; 7       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_master_FSM:master_FSM|Mux0~0                                                                                                                                                                                                     ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[6]~1                                                                                                                                                                            ; 7       ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|full_1                                                                                                                                 ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_3:the_nios2_fpu_burst_3|registered_upstream_read                                                                                                                                                                                                                           ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|downstream_read                                                                                                                                                                                                                                    ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|nios2_fpu_burst_4_upstream_current_burst[0]                                                                                                                                                                           ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[28]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[25]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[27]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[26]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[15]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[16]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[17]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[18]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[19]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[20]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[21]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[22]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_alu_result[24]                                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_want_fill                                                                                                                                                                                                                                           ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_10:the_nios2_fpu_burst_10|registered_upstream_read                                                                                                                                                                                                                         ; 7       ;
; nios2_fpu:inst|nios2_fpu_clock_2:the_nios2_fpu_clock_2|nios2_fpu_clock_2_slave_FSM:slave_FSM|slave_state[0]                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|pre_dbs_count_enable~1                                                                                                                                                                                                ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|r_1~8                                                                                                                                                                                                                 ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_10_upstream_arbitrator:the_nios2_fpu_burst_10_upstream|nios2_fast_fpu_data_master_requests_nios2_fpu_burst_10_upstream                                                                                                                                                     ; 7       ;
; nios2_fpu:inst|nios2_fpu_clock_0:the_nios2_fpu_clock_0|nios2_fpu_clock_0_slave_FSM:slave_FSM|slave_state[0]                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_8:the_nios2_fpu_burst_8|reg_downstream_write                                                                                                                                                                                                                               ; 7       ;
; nios2_fpu:inst|nios2_fpu_burst_4:the_nios2_fpu_burst_4|upstream_waitrequest~4                                                                                                                                                                                                                             ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|r_1~2                                                                                                                                                                                                                 ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|r_1~1                                                                                                                                                                                                                 ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|nios2_fast_fpu_jtag_debug_module_arb_addend[1]                                                                                                                                                            ; 7       ;
; nios2_fpu:inst|nios2_fast_fpu_jtag_debug_module_arbitrator:the_nios2_fast_fpu_jtag_debug_module|nios2_fast_fpu_jtag_debug_module_arb_addend[0]                                                                                                                                                            ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[9]                                                                                                                                                   ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[10]                                                                                                                                                  ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[7]                                                                                                                                                   ; 7       ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[8]                                                                                                                                                   ; 7       ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[0]                                                                                                                                                ; 7       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[10]                                                                                                                                                                                                                                                                ; 7       ;
; nios2_fpu:inst|sdram:the_sdram|za_data[11]                                                                                                                                                                                                                                                                ; 7       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                        ; Location                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; nios2_fpu:inst|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_mg41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                             ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; epcs_controller_boot_rom_synth.hex         ; M9K_X13_Y17_N0                                                                                                                                                                                                                                                 ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                       ; M9K_X13_Y7_N0                                                                                                                                                                                                                                                  ;
; nios2_fpu:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                       ; M9K_X13_Y9_N0                                                                                                                                                                                                                                                  ;
; nios2_fpu:inst|mmcdma:the_mmcdma|avalonif_mmcdma:mmcdma|dmamem:U_mem|altsyncram:altsyncram_component|altsyncram_g6o1:auto_generated|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 128                         ; 32                          ; 4096                ; 1    ; None                                       ; M9K_X13_Y5_N0                                                                                                                                                                                                                                                  ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_bht_module:nios2_fast_fpu_bht|altsyncram:the_altsyncram|altsyncram_sqg1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; nios2_fast_fpu_bht_ram.mif                 ; M9K_X25_Y19_N0                                                                                                                                                                                                                                                 ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_data_module:nios2_fast_fpu_dc_data|altsyncram:the_altsyncram|altsyncram_9if1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None                                       ; M9K_X13_Y27_N0, M9K_X13_Y24_N0, M9K_X13_Y28_N0, M9K_X13_Y26_N0, M9K_X25_Y28_N0, M9K_X25_Y25_N0, M9K_X25_Y26_N0, M9K_X13_Y25_N0                                                                                                                                 ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_tag_module:nios2_fast_fpu_dc_tag|altsyncram:the_altsyncram|altsyncram_4jg1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 18           ; 256          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 4608   ; 256                         ; 18                          ; 256                         ; 18                          ; 4608                ; 1    ; nios2_fast_fpu_dc_tag_ram.mif              ; M9K_X25_Y27_N0                                                                                                                                                                                                                                                 ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_dc_victim_module:nios2_fast_fpu_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                       ; M9K_X25_Y22_N0                                                                                                                                                                                                                                                 ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None                                       ; M9K_X25_Y15_N0, M9K_X25_Y20_N0, M9K_X25_Y12_N0, M9K_X25_Y16_N0, M9K_X13_Y20_N0, M9K_X13_Y21_N0, M9K_X25_Y21_N0, M9K_X13_Y23_N0, M9K_X13_Y18_N0, M9K_X13_Y15_N0, M9K_X13_Y22_N0, M9K_X13_Y19_N0, M9K_X25_Y13_N0, M9K_X13_Y16_N0, M9K_X25_Y14_N0, M9K_X13_Y12_N0 ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_tag_module:nios2_fast_fpu_ic_tag|altsyncram:the_altsyncram|altsyncram_17h1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 22           ; 512          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 11264  ; 512                         ; 22                          ; 512                         ; 22                          ; 11264               ; 2    ; nios2_fast_fpu_ic_tag_ram.mif              ; M9K_X25_Y17_N0, M9K_X25_Y18_N0                                                                                                                                                                                                                                 ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; nios2_fast_fpu_ociram_default_contents.mif ; M9K_X13_Y14_N0, M9K_X13_Y13_N0                                                                                                                                                                                                                                 ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_register_bank_a_module:nios2_fast_fpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s8g1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; nios2_fast_fpu_rf_ram_a.mif                ; M9K_X25_Y24_N0                                                                                                                                                                                                                                                 ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_register_bank_b_module:nios2_fast_fpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_t8g1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; nios2_fast_fpu_rf_ram_b.mif                ; M9K_X25_Y23_N0                                                                                                                                                                                                                                                 ;
; nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|altsyncram_4ud1:FIFOram|ALTSYNCRAM                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                       ; M9K_X13_Y4_N0                                                                                                                                                                                                                                                  ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|loreley_simpledpram:\GEN_RAM:U_ramtable|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_4cj1:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                                       ; M9K_X25_Y7_N0                                                                                                                                                                                                                                                  ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component|altsyncram_sho1:auto_generated|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; loreley_envram.mif                         ; M9K_X25_Y2_N0                                                                                                                                                                                                                                                  ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated|ALTSYNCRAM                                                                                                              ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None                                       ; M9K_X25_Y5_N0, M9K_X25_Y4_N0                                                                                                                                                                                                                                   ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_breg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated|ALTSYNCRAM                                                                                                              ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None                                       ; M9K_X25_Y6_N0, M9K_X25_Y3_N0                                                                                                                                                                                                                                   ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None                                       ; M9K_X25_Y8_N0                                                                                                                                                                                                                                                  ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 512                         ; 30                          ; 1024                        ; 15                          ; 15360               ; 2    ; None                                       ; M9K_X25_Y11_N0, M9K_X25_Y10_N0                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |cineraria|nios2_fpu:inst|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_mg41:auto_generated|ALTSYNCRAM                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000000000010100100000111010) (2000244072) (268519482) (1001483A)   ;(00010000101111111111100000000100) (2057774004) (281016324) (10BFF804)   ;(00010000001111111111110100011110) (2017776436) (272629022) (103FFD1E)   ;
;8;(00000000000000000010000000111010) (20072) (8250) (203A)    ;(00000000101000001110100011110100) (50164364) (10545396) (A0E8F4)   ;(00010000101010001110000111010100) (2052160724) (279503316) (10A8E1D4)   ;(00000000110001000000000000110100) (61000064) (12845108) (C40034)   ;(00011000110000001000100000010100) (-1234863272) (415270932) (18C08814)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(00100000000000000000000100011110) (-294966860) (536871198) (2000011E)   ;(00000001000000000000000110110100) (100000664) (16777652) (10001B4)   ;
;16;(00000110100000111100000000110100) (640740064) (109297716) (683C034)    ;(00100000000111111000100000111010) (-287263224) (538937402) (201F883A)   ;(00000100101111111111111111000100) (457777704) (79691716) (4BFFFC4)   ;(11110000000000000001010010000000) (-1777765600) (-268430208) (-15-15-15-14-11-80)   ;(11110000000000000001110010000000) (-1777761600) (-268428160) (-15-15-15-14-3-80)   ;(00000000100100001101001111110100) (44151764) (9491444) (90D3F4)   ;(00010000100101001001010000010100) (2045112024) (278172692) (10949414)   ;(10101000100000000011010000011110) (-590262094) (-1467993058) (-5-7-7-15-12-11-14-2)   ;
;24;(01111011110000000000001000000100) (917550060) (2076180996) (7BC00204)    ;(11110000000000000001010010000000) (-1777765600) (-268430208) (-15-15-15-14-11-80)   ;(10101100100000000011000000100110) (-190264084) (-1400885210) (-5-3-7-15-12-15-13-10)   ;(10101000001000011000100000111010) (-619990058) (-1474197446) (-5-7-13-14-7-7-12-6)   ;(11110000000000000001011101000000) (-1777764300) (-268429504) (-15-15-15-14-8-120)   ;(10000000000000000010101100100110) (-1335301388) (-2147472602) (-7-15-15-15-13-4-13-10)   ;(10101000001000111000100000111010) (-619590058) (-1474066374) (-5-7-13-12-7-7-12-6)   ;(00000000001001111000100000111010) (11704072) (2590778) (27883A)   ;
;32;(00000000101000000000000000110100) (50000064) (10485812) (A00034)    ;(10000000100111000111000000111010) (-1288256762) (-2137231302) (-7-15-6-3-8-15-12-6)   ;(00010000000001000011000000111010) (2001030072) (268709946) (1004303A)   ;(10000000101000000111000000111010) (-1285256762) (-2136969158) (-7-15-5-15-8-15-12-6)   ;(01111100000111111000100000111010) (965253128) (2082441274) (7C1F883A)   ;(10000100011000011000100000111010) (-905022762) (-2073982918) (-7-11-9-14-7-7-12-6)   ;(01110000000000000000110000100110) (-442444898) (1879051302) (70000C26)   ;(11110000000000000001011101000000) (-1777764300) (-268429504) (-15-15-15-14-8-120)   ;
;40;(10101100011000011000100000111010) (-199990058) (-1402894278) (-5-3-9-14-7-7-12-6)    ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00101000000000000000001100100110) (705034150) (671089446) (28000326)   ;(00110000000011001001000001111010) (1708142876) (806129786) (300C907A)   ;(00101001011111111111111111000100) (842810408) (696254404) (297FFFC4)   ;(00000000000000000000001100000110) (1406) (774) (306)   ;(11110000000000000001101000000000) (-1777763000) (-268428800) (-15-15-15-14-600)   ;(10100000000011011000100000111010) (-1626990058) (-1609725894) (-5-15-15-2-7-7-12-6)   ;
;48;(00000001010000000000000111000100) (120000704) (20971972) (14001C4)    ;(00110000100000000010000000001100) (1745052718) (813703180) (3080200C)   ;(00010000000000000000001100011110) (2000001436) (268436254) (1000031E)   ;(11110000000000000001101000000000) (-1777763000) (-268428800) (-15-15-15-14-600)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000000000000000000101100000110) (5406) (2822) (B06)   ;(11110000000000000001101000000000) (-1777763000) (-268428800) (-15-15-15-14-600)   ;(10100000000010001001001000111010) (-1628183058) (-1610051014) (-5-15-15-7-6-13-12-6)   ;
;56;(11110000000000000001101000000000) (-1777763000) (-268428800) (-15-15-15-14-600)    ;(10100001001010001011000000111010) (-1518164058) (-1591168966) (-5-14-13-7-4-15-12-6)   ;(10100000000000000000110000100110) (-1630288084) (-1610609626) (-5-15-15-15-15-3-13-10)   ;(10100000000001101101000100111010) (-1628743658) (-1610165958) (-5-15-15-9-2-14-12-6)   ;(10100001000000000000001111001100) (-1530292416) (-1593834548) (-5-14-15-15-15-12-3-4)   ;(00100001000000000000000010000100) (-194967092) (553648260) (21000084)   ;(10001000110001011100100000111010) (-273982762) (-2000304070) (-7-7-3-10-3-7-12-6)   ;(00010101000000000000000000100011) (-1794967253) (352321571) (15000023)   ;
;64;(00100001001111111111111111000100) (-177189592) (557842372) (213FFFC4)    ;(10001101000000000000000000100101) (164673211) (-1929379803) (-7-2-15-15-15-15-13-11)   ;(10001100010000000000000001000100) (84673270) (-1941962684) (-7-3-11-15-15-15-11-12)   ;(10001100000000000000001100100110) (64674612) (-1946156250) (-7-3-15-15-15-12-13-10)   ;(00100000001111111111100100011110) (-277192860) (541063454) (203FF91E)   ;(01110000001111111110110100100110) (-424684498) (1883237670) (703FED26)   ;(00000000001111111110001100000110) (17761406) (4186886) (3FE306)   ;(11110000000000000001110010000000) (-1777761600) (-268428160) (-15-15-15-14-3-80)   ;
;72;(00000000001111111100111100000110) (17747406) (4181766) (3FCF06)    ;(11110000000000000001110010000000) (-1777761600) (-268428160) (-15-15-15-14-3-80)   ;(10101000001111101110100000111010) (-612730058) (-1472272326) (-5-7-12-1-1-7-12-6)   ;(11110000000000000001110010000000) (-1777761600) (-268428160) (-15-15-15-14-3-80)   ;(00000000101000011010101111110100) (50325764) (10595316) (A1ABF4)   ;(00010000100010111111000000010100) (2042770024) (277606420) (108BF014)   ;(00000000110001000000000000110100) (61000064) (12845108) (C40034)   ;(00011000110000001000100000010100) (-1234863272) (415270932) (18C08814)   ;
;80;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)    ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(11111000001110011000100000111010) (-761473706) (-130447302) (-7-12-6-7-7-12-6)   ;(00000000100000010000000000000100) (40200004) (8454148) (810004)   ;(11010000100000010000001100110101) (-1442609017) (-796851403) (-2-15-7-14-15-12-12-11)   ;(01111000001001101001001000111010) (569060128) (2015793722) (7826923A)   ;(10011100110000000000000011010100) (2124673490) (-1665138476) (-6-3-3-15-15-15-2-12)   ;(00000000110000000000000100000100) (60000404) (12583172) (C00104)   ;
;88;(11110000000000000001101000000000) (-1777763000) (-268428800) (-15-15-15-14-600)    ;(10011000001001100001001000111010) (1676084238) (-1742335430) (-6-7-13-9-14-13-12-6)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;(00011000001111111111110000011110) (-1277191260) (406846494) (183FFC1E)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(11111000001110011000100000111010) (-761473706) (-130447302) (-7-12-6-7-7-12-6)   ;(00000000001010111000100000111010) (12704072) (2852922) (2B883A)   ;(00000000001001111000100000111010) (11704072) (2590778) (27883A)   ;
;96;(00000000110000000000000100000100) (60000404) (12583172) (C00104)    ;(11110000000000000001101000000000) (-1777763000) (-268428800) (-15-15-15-14-600)   ;(10101101001010101011000000111010) (-117764058) (-1389711302) (-5-2-13-5-4-15-12-6)   ;(10101000001010100001011000111010) (-617881058) (-1473636806) (-5-7-13-5-14-9-12-6)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;(00011000001111111111101100011110) (-1277191860) (406846238) (183FFB1E)   ;(11100000001111111000100000111010) (534893590) (-532707270) (-1-15-120-7-7-12-6)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;104;(11010000100000010000001000110111) (-1442609415) (-796851657) (-2-15-7-14-15-13-12-9)    ;(00010000100000000001000000001100) (2040010014) (276828172) (1080100C)   ;(00010000001111111111110100100110) (2017776446) (272629030) (103FFD26)   ;(10011000100000000011111111001100) (1704710880) (-1736425524) (-6-7-7-15-120-3-4)   ;(11010000100000010000000100110101) (-1442610017) (-796851915) (-2-15-7-14-15-14-12-11)   ;(11010000100000010000001000110111) (-1442609415) (-796851657) (-2-15-7-14-15-13-12-9)   ;(00010000100000000010000000001100) (2040020014) (276832268) (1080200C)   ;(00010000001111111111110100100110) (2017776446) (272629030) (103FFD26)   ;
;112;(11010101000000010000000000100011) (-982610439) (-721354717) (-2-10-15-14-15-15-13-13)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000100000010000001000110111) (-1442609415) (-796851657) (-2-15-7-14-15-13-12-9)   ;(00010000100000000000100000001100) (2040004014) (276826124) (1080080C)   ;(00010000001111111111110100100110) (2017776446) (272629030) (103FFD26)   ;(11010000000000010000001100110101) (-1482609017) (-805240011) (-2-15-15-14-15-12-12-11)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |cineraria|nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component|altsyncram_sho1:auto_generated|ALTSYNCRAM                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00010001) (21) (17) (11)   ;(00100010) (42) (34) (22)   ;(00110011) (63) (51) (33)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(11111111) (377) (255) (FF)    ;(11111100) (374) (252) (FC)   ;(11111001) (371) (249) (F9)   ;(11110111) (367) (247) (F7)   ;(11110100) (364) (244) (F4)   ;(11110010) (362) (242) (F2)   ;(11110000) (360) (240) (F0)   ;(11101101) (355) (237) (ED)   ;
;264;(11101011) (353) (235) (EB)    ;(11101000) (350) (232) (E8)   ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100001) (341) (225) (E1)   ;(11011111) (337) (223) (DF)   ;(11011101) (335) (221) (DD)   ;(11011011) (333) (219) (DB)   ;
;272;(11011000) (330) (216) (D8)    ;(11010110) (326) (214) (D6)   ;(11010100) (324) (212) (D4)   ;(11010010) (322) (210) (D2)   ;(11010000) (320) (208) (D0)   ;(11001110) (316) (206) (CE)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;
;280;(11000111) (307) (199) (C7)    ;(11000101) (305) (197) (C5)   ;(11000011) (303) (195) (C3)   ;(11000001) (301) (193) (C1)   ;(10111111) (277) (191) (BF)   ;(10111101) (275) (189) (BD)   ;(10111011) (273) (187) (BB)   ;(10111001) (271) (185) (B9)   ;
;288;(10110111) (267) (183) (B7)    ;(10110101) (265) (181) (B5)   ;(10110100) (264) (180) (B4)   ;(10110010) (262) (178) (B2)   ;(10110000) (260) (176) (B0)   ;(10101110) (256) (174) (AE)   ;(10101100) (254) (172) (AC)   ;(10101010) (252) (170) (AA)   ;
;296;(10101001) (251) (169) (A9)    ;(10100111) (247) (167) (A7)   ;(10100101) (245) (165) (A5)   ;(10100011) (243) (163) (A3)   ;(10100010) (242) (162) (A2)   ;(10100000) (240) (160) (A0)   ;(10011110) (236) (158) (9E)   ;(10011101) (235) (157) (9D)   ;
;304;(10011011) (233) (155) (9B)    ;(10011001) (231) (153) (99)   ;(10011000) (230) (152) (98)   ;(10010110) (226) (150) (96)   ;(10010100) (224) (148) (94)   ;(10010011) (223) (147) (93)   ;(10010001) (221) (145) (91)   ;(10010000) (220) (144) (90)   ;
;312;(10001110) (216) (142) (8E)    ;(10001101) (215) (141) (8D)   ;(10001011) (213) (139) (8B)   ;(10001001) (211) (137) (89)   ;(10001000) (210) (136) (88)   ;(10000111) (207) (135) (87)   ;(10000101) (205) (133) (85)   ;(10000100) (204) (132) (84)   ;
;320;(10000010) (202) (130) (82)    ;(10000001) (201) (129) (81)   ;(01111111) (177) (127) (7F)   ;(01111110) (176) (126) (7E)   ;(01111100) (174) (124) (7C)   ;(01111011) (173) (123) (7B)   ;(01111010) (172) (122) (7A)   ;(01111000) (170) (120) (78)   ;
;328;(01110111) (167) (119) (77)    ;(01110110) (166) (118) (76)   ;(01110100) (164) (116) (74)   ;(01110011) (163) (115) (73)   ;(01110010) (162) (114) (72)   ;(01110001) (161) (113) (71)   ;(01101111) (157) (111) (6F)   ;(01101110) (156) (110) (6E)   ;
;336;(01101101) (155) (109) (6D)    ;(01101100) (154) (108) (6C)   ;(01101010) (152) (106) (6A)   ;(01101001) (151) (105) (69)   ;(01101000) (150) (104) (68)   ;(01100111) (147) (103) (67)   ;(01100101) (145) (101) (65)   ;(01100100) (144) (100) (64)   ;
;344;(01100011) (143) (99) (63)    ;(01100010) (142) (98) (62)   ;(01100001) (141) (97) (61)   ;(01100000) (140) (96) (60)   ;(01011111) (137) (95) (5F)   ;(01011110) (136) (94) (5E)   ;(01011100) (134) (92) (5C)   ;(01011011) (133) (91) (5B)   ;
;352;(01011010) (132) (90) (5A)    ;(01011001) (131) (89) (59)   ;(01011000) (130) (88) (58)   ;(01010111) (127) (87) (57)   ;(01010110) (126) (86) (56)   ;(01010101) (125) (85) (55)   ;(01010100) (124) (84) (54)   ;(01010011) (123) (83) (53)   ;
;360;(01010010) (122) (82) (52)    ;(01010001) (121) (81) (51)   ;(01010000) (120) (80) (50)   ;(01001111) (117) (79) (4F)   ;(01001110) (116) (78) (4E)   ;(01001101) (115) (77) (4D)   ;(01001100) (114) (76) (4C)   ;(01001011) (113) (75) (4B)   ;
;368;(01001010) (112) (74) (4A)    ;(01001001) (111) (73) (49)   ;(01001000) (110) (72) (48)   ;(01000111) (107) (71) (47)   ;(01000111) (107) (71) (47)   ;(01000110) (106) (70) (46)   ;(01000101) (105) (69) (45)   ;(01000100) (104) (68) (44)   ;
;376;(01000011) (103) (67) (43)    ;(01000010) (102) (66) (42)   ;(01000001) (101) (65) (41)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(00111111) (77) (63) (3F)   ;(00111110) (76) (62) (3E)   ;(00111101) (75) (61) (3D)   ;
;384;(00111100) (74) (60) (3C)    ;(00111100) (74) (60) (3C)   ;(00111011) (73) (59) (3B)   ;(00111010) (72) (58) (3A)   ;(00111001) (71) (57) (39)   ;(00111000) (70) (56) (38)   ;(00111000) (70) (56) (38)   ;(00110111) (67) (55) (37)   ;
;392;(00110110) (66) (54) (36)    ;(00110101) (65) (53) (35)   ;(00110101) (65) (53) (35)   ;(00110100) (64) (52) (34)   ;(00110011) (63) (51) (33)   ;(00110010) (62) (50) (32)   ;(00110010) (62) (50) (32)   ;(00110001) (61) (49) (31)   ;
;400;(00110000) (60) (48) (30)    ;(00110000) (60) (48) (30)   ;(00101111) (57) (47) (2F)   ;(00101110) (56) (46) (2E)   ;(00101110) (56) (46) (2E)   ;(00101101) (55) (45) (2D)   ;(00101100) (54) (44) (2C)   ;(00101100) (54) (44) (2C)   ;
;408;(00101011) (53) (43) (2B)    ;(00101010) (52) (42) (2A)   ;(00101010) (52) (42) (2A)   ;(00101001) (51) (41) (29)   ;(00101000) (50) (40) (28)   ;(00101000) (50) (40) (28)   ;(00100111) (47) (39) (27)   ;(00100111) (47) (39) (27)   ;
;416;(00100110) (46) (38) (26)    ;(00100101) (45) (37) (25)   ;(00100101) (45) (37) (25)   ;(00100100) (44) (36) (24)   ;(00100100) (44) (36) (24)   ;(00100011) (43) (35) (23)   ;(00100010) (42) (34) (22)   ;(00100010) (42) (34) (22)   ;
;424;(00100001) (41) (33) (21)    ;(00100001) (41) (33) (21)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00011111) (37) (31) (1F)   ;(00011111) (37) (31) (1F)   ;(00011110) (36) (30) (1E)   ;(00011110) (36) (30) (1E)   ;
;432;(00011101) (35) (29) (1D)    ;(00011100) (34) (28) (1C)   ;(00011100) (34) (28) (1C)   ;(00011011) (33) (27) (1B)   ;(00011011) (33) (27) (1B)   ;(00011010) (32) (26) (1A)   ;(00011010) (32) (26) (1A)   ;(00011001) (31) (25) (19)   ;
;440;(00011001) (31) (25) (19)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00010111) (27) (23) (17)   ;(00010111) (27) (23) (17)   ;(00010110) (26) (22) (16)   ;(00010110) (26) (22) (16)   ;
;448;(00010101) (25) (21) (15)    ;(00010101) (25) (21) (15)   ;(00010100) (24) (20) (14)   ;(00010100) (24) (20) (14)   ;(00010011) (23) (19) (13)   ;(00010011) (23) (19) (13)   ;(00010011) (23) (19) (13)   ;(00010010) (22) (18) (12)   ;
;456;(00010010) (22) (18) (12)    ;(00010001) (21) (17) (11)   ;(00010001) (21) (17) (11)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00001111) (17) (15) (0F)   ;(00001111) (17) (15) (0F)   ;
;464;(00001110) (16) (14) (0E)    ;(00001110) (16) (14) (0E)   ;(00001110) (16) (14) (0E)   ;(00001101) (15) (13) (0D)   ;(00001101) (15) (13) (0D)   ;(00001101) (15) (13) (0D)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;
;472;(00001011) (13) (11) (0B)    ;(00001011) (13) (11) (0B)   ;(00001011) (13) (11) (0B)   ;(00001010) (12) (10) (0A)   ;(00001010) (12) (10) (0A)   ;(00001010) (12) (10) (0A)   ;(00001001) (11) (9) (09)   ;(00001001) (11) (9) (09)   ;
;480;(00001001) (11) (9) (09)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000111) (7) (7) (07)   ;(00000111) (7) (7) (07)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;
;488;(00000110) (6) (6) (06)    ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;
;496;(00000100) (4) (4) (04)    ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;
;504;(00000001) (1) (1) (01)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 7           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 12          ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 16          ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 31          ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 7           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 12          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_out3                                      ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                  ;                            ; DSPMULT_X34_Y23_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_out3                                      ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_mult_cell:the_nios2_fast_fpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                  ;                            ; DSPMULT_X34_Y24_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|mac_mult1     ;                            ; DSPMULT_X34_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|mac_mult1     ;                            ; DSPMULT_X34_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|mac_mult1     ;                            ; DSPMULT_X34_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                               ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y15_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1   ;                            ; DSPMULT_X34_Y15_N1 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                               ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1   ;                            ; DSPMULT_X34_Y15_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|mac_mult1     ;                            ; DSPMULT_X34_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                               ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y18_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1   ;                            ; DSPMULT_X34_Y18_N1 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                               ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1   ;                            ; DSPMULT_X34_Y18_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                               ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y17_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1   ;                            ; DSPMULT_X34_Y17_N1 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                               ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1   ;                            ; DSPMULT_X34_Y17_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_out8              ; Simple Multiplier (9-bit)  ; DSPOUT_X18_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_mult7          ;                            ; DSPMULT_X18_Y15_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_out6              ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_mult5          ;                            ; DSPMULT_X18_Y12_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_out4              ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_mult3          ;                            ; DSPMULT_X18_Y13_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_out2              ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_mult1          ;                            ; DSPMULT_X18_Y14_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                  ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1                                               ;                            ; DSPMULT_X34_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|result[0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                   ;                            ; DSPMULT_X34_Y5_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y6_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 18,541 / 47,787 ( 39 % ) ;
; C16 interconnects          ; 230 / 1,804 ( 13 % )     ;
; C4 interconnects           ; 8,953 / 31,272 ( 29 % )  ;
; Direct links               ; 3,342 / 47,787 ( 7 % )   ;
; Global clocks              ; 7 / 20 ( 35 % )          ;
; Local interconnects        ; 6,480 / 15,408 ( 42 % )  ;
; R24 interconnects          ; 335 / 1,775 ( 19 % )     ;
; R4 interconnects           ; 10,813 / 41,310 ( 26 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.07) ; Number of LABs  (Total = 901) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 12                            ;
; 3                                           ; 9                             ;
; 4                                           ; 14                            ;
; 5                                           ; 12                            ;
; 6                                           ; 9                             ;
; 7                                           ; 18                            ;
; 8                                           ; 7                             ;
; 9                                           ; 20                            ;
; 10                                          ; 14                            ;
; 11                                          ; 16                            ;
; 12                                          ; 32                            ;
; 13                                          ; 40                            ;
; 14                                          ; 49                            ;
; 15                                          ; 72                            ;
; 16                                          ; 569                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.64) ; Number of LABs  (Total = 901) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 718                           ;
; 1 Clock                            ; 838                           ;
; 1 Clock enable                     ; 445                           ;
; 1 Sync. clear                      ; 30                            ;
; 1 Sync. load                       ; 106                           ;
; 2 Async. clears                    ; 25                            ;
; 2 Clock enables                    ; 185                           ;
; 2 Clocks                           ; 33                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.75) ; Number of LABs  (Total = 901) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 2                             ;
; 2                                            ; 8                             ;
; 3                                            ; 5                             ;
; 4                                            ; 9                             ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 6                             ;
; 8                                            ; 12                            ;
; 9                                            ; 6                             ;
; 10                                           ; 10                            ;
; 11                                           ; 11                            ;
; 12                                           ; 16                            ;
; 13                                           ; 13                            ;
; 14                                           ; 9                             ;
; 15                                           ; 18                            ;
; 16                                           ; 30                            ;
; 17                                           ; 26                            ;
; 18                                           ; 40                            ;
; 19                                           ; 48                            ;
; 20                                           ; 51                            ;
; 21                                           ; 50                            ;
; 22                                           ; 57                            ;
; 23                                           ; 64                            ;
; 24                                           ; 64                            ;
; 25                                           ; 54                            ;
; 26                                           ; 55                            ;
; 27                                           ; 38                            ;
; 28                                           ; 48                            ;
; 29                                           ; 38                            ;
; 30                                           ; 39                            ;
; 31                                           ; 26                            ;
; 32                                           ; 37                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.73) ; Number of LABs  (Total = 901) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 23                            ;
; 2                                               ; 29                            ;
; 3                                               ; 27                            ;
; 4                                               ; 39                            ;
; 5                                               ; 54                            ;
; 6                                               ; 58                            ;
; 7                                               ; 48                            ;
; 8                                               ; 89                            ;
; 9                                               ; 83                            ;
; 10                                              ; 66                            ;
; 11                                              ; 71                            ;
; 12                                              ; 59                            ;
; 13                                              ; 54                            ;
; 14                                              ; 47                            ;
; 15                                              ; 51                            ;
; 16                                              ; 74                            ;
; 17                                              ; 9                             ;
; 18                                              ; 1                             ;
; 19                                              ; 4                             ;
; 20                                              ; 4                             ;
; 21                                              ; 2                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 2                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.68) ; Number of LABs  (Total = 901) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 4                             ;
; 4                                            ; 10                            ;
; 5                                            ; 12                            ;
; 6                                            ; 11                            ;
; 7                                            ; 21                            ;
; 8                                            ; 25                            ;
; 9                                            ; 26                            ;
; 10                                           ; 30                            ;
; 11                                           ; 30                            ;
; 12                                           ; 38                            ;
; 13                                           ; 40                            ;
; 14                                           ; 37                            ;
; 15                                           ; 32                            ;
; 16                                           ; 44                            ;
; 17                                           ; 35                            ;
; 18                                           ; 45                            ;
; 19                                           ; 54                            ;
; 20                                           ; 46                            ;
; 21                                           ; 50                            ;
; 22                                           ; 37                            ;
; 23                                           ; 35                            ;
; 24                                           ; 29                            ;
; 25                                           ; 19                            ;
; 26                                           ; 18                            ;
; 27                                           ; 23                            ;
; 28                                           ; 22                            ;
; 29                                           ; 17                            ;
; 30                                           ; 22                            ;
; 31                                           ; 16                            ;
; 32                                           ; 27                            ;
; 33                                           ; 24                            ;
; 34                                           ; 14                            ;
; 35                                           ; 0                             ;
; 36                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                           ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 234          ; 78           ; 234          ; 0            ; 0            ; 242       ; 234          ; 0            ; 242       ; 242       ; 102          ; 0            ; 0            ; 9            ; 120          ; 102          ; 0            ; 120          ; 9            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 242       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 8            ; 164          ; 8            ; 242          ; 242          ; 0         ; 8            ; 242          ; 0         ; 0         ; 140          ; 242          ; 242          ; 233          ; 122          ; 140          ; 242          ; 122          ; 233          ; 242          ; 241          ; 242          ; 242          ; 242          ; 242          ; 242          ; 242          ; 0         ; 242          ; 242          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; FL_BYTE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WP_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RST_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DCLK           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_ASDO           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_CSO_N          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_CE_N             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_OE_N             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_LRCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RY               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_MSCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_MSDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_KBCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_KBDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[15]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[14]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[13]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[12]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[11]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[10]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[9]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[8]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50_2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_WP_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; On            ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                             ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)                              ; Delay Added in ns ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 6.6               ;
; inst7|altpll_component|auto_generated|pll1|clk[2] ; inst7|altpll_component|auto_generated|pll1|clk[2] ; 2.3               ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                ; Destination Register                                                                                                                                                                                                                                                                                                                                         ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|nextaddr_reg[10]                                                                                                   ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                              ; 0.222             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|nextaddr_reg[1]                                                                                                    ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated|ram_block1a1~porta_datain_reg0                                                                                                               ; 0.222             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|nextaddr_reg[12]                                                                                                   ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated|ram_block1a12~porta_datain_reg0                                                                                                              ; 0.222             ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|dbs_latent_16_reg_segment_0[3]                                                                                                                                                     ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ram_block1a3~porta_datain_reg0                                                                                                                                                                                      ; 0.222             ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|dbs_latent_16_reg_segment_0[1]                                                                                                                                                     ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ram_block1a1~porta_datain_reg0                                                                                                                                                                                      ; 0.222             ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|dbs_latent_16_reg_segment_0[9]                                                                                                                                                     ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ram_block1a9~porta_datain_reg0                                                                                                                                                                                      ; 0.222             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|nextaddr_reg[8]                                                                                                    ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                               ; 0.214             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loophist_reg                                                                                                       ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_breg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated|ram_block1a11~porta_datain_reg0                                                                                                              ; 0.214             ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|dbs_latent_16_reg_segment_0[2]                                                                                                                                                     ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ram_block1a2~porta_datain_reg0                                                                                                                                                                                      ; 0.214             ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|dbs_latent_16_reg_segment_0[0]                                                                                                                                                     ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ram_block1a0~porta_datain_reg0                                                                                                                                                                                      ; 0.214             ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|dbs_latent_16_reg_segment_0[8]                                                                                                                                                     ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                                                                                      ; 0.214             ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|dbs_latent_16_reg_segment_0[7]                                                                                                                                                     ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ram_block1a7~porta_datain_reg0                                                                                                                                                                                      ; 0.214             ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|dbs_latent_16_reg_segment_0[6]                                                                                                                                                     ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ram_block1a6~porta_datain_reg0                                                                                                                                                                                      ; 0.214             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[22]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a22~portb_datain_reg0 ; 0.199             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[20]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a20~portb_datain_reg0 ; 0.199             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[7]                                         ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a7~portb_datain_reg0  ; 0.199             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[23]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a23~portb_datain_reg0 ; 0.198             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[26]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a26~portb_datain_reg0 ; 0.198             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[17]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a17~portb_datain_reg0 ; 0.198             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[24]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a24~portb_datain_reg0 ; 0.195             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[28]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a28~portb_datain_reg0 ; 0.195             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[29]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a29~portb_datain_reg0 ; 0.195             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[30]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a30~portb_datain_reg0 ; 0.195             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[21]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a21~portb_datain_reg0 ; 0.173             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[16]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a16~portb_datain_reg0 ; 0.173             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[27]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a27~portb_datain_reg0 ; 0.173             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[25]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a25~portb_datain_reg0 ; 0.173             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[19]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a19~portb_datain_reg0 ; 0.173             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[14]                                        ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a14~portb_datain_reg0 ; 0.173             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[1]                                         ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a1~portb_datain_reg0  ; 0.173             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|internal_MonDReg[6]                                         ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_nios2_oci:the_nios2_fast_fpu_nios2_oci|nios2_fast_fpu_nios2_ocimem:the_nios2_fast_fpu_nios2_ocimem|nios2_fast_fpu_ociram_lpm_dram_bdp_component_module:nios2_fast_fpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0782:auto_generated|ram_block1a6~portb_datain_reg0  ; 0.173             ;
; nios2_fpu:inst|vga_m1_arbitrator:the_vga_m1|dbs_latent_16_reg_segment_0[4]                                                                                                                                                     ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ram_block1a4~porta_datain_reg0                                                                                                                                                                                      ; 0.144             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|ic_fill_line[0]                                                                                                                                                               ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|ram_block1a2~porta_address_reg0                                                                                                                                                               ; 0.139             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|i_readdata_d1[16]                                                                                                                                                             ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|nios2_fast_fpu_ic_data_module:nios2_fast_fpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|ram_block1a16~porta_datain_reg0                                                                                                                                                               ; 0.114             ;
; nios2_fpu:inst|systimer:the_systimer|control_register[0]                                                                                                                                                                       ; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|systimer_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:systimer_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master|data_in_d1                                                                                                                    ; 0.107             ;
; nios2_fpu:inst|psw:the_psw|irq_mask[2]                                                                                                                                                                                         ; nios2_fpu:inst|nios2_fast_fpu_data_master_arbitrator:the_nios2_fast_fpu_data_master|psw_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master_module:psw_s1_irq_from_sa_clock_crossing_nios2_fast_fpu_data_master|data_in_d1                                                                                                                              ; 0.094             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ipending_reg_irq4                                                                                                                                                           ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_control_reg_rddata[4]                                                                                                                                                                                                                                                                                     ; 0.036             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ipending_reg_irq6                                                                                                                                                           ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_control_reg_rddata[6]                                                                                                                                                                                                                                                                                     ; 0.036             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_ipending_reg_irq7                                                                                                                                                           ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|E_control_reg_rddata[7]                                                                                                                                                                                                                                                                                     ; 0.036             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|M_ctrl_shift_rot                                                                                                                                                              ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_shift_rot_stall                                                                                                                                                                                                                                                                                           ; 0.035             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[0]                                                                                                     ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|volfr_reg[0]                                                                                                                                                                                                                                    ; 0.035             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[2]                                                                                                     ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|volfr_reg[2]                                                                                                                                                                                                                                    ; 0.035             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[3]                                                                                                     ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|volfr_reg[3]                                                                                                                                                                                                                                    ; 0.035             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[4]                                                                                                     ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|volfr_reg[4]                                                                                                                                                                                                                                    ; 0.035             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[7]                                                                                                     ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|volfr_reg[7]                                                                                                                                                                                                                                    ; 0.035             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_rd_data[26]                                                                                                                                                              ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_wr_data[26]                                                                                                                                                                                                                                                                                       ; 0.034             ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|stage_4[3]                            ; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|stage_3[3]                                                                                                                                                          ; 0.034             ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|stage_4[0]                            ; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|stage_3[0]                                                                                                                                                          ; 0.034             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot[10]                                                                                                                                                                     ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_shift_rot_result[10]                                                                                                                                                                                                                                                                                      ; 0.033             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot[11]                                                                                                                                                                     ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_shift_rot_result[11]                                                                                                                                                                                                                                                                                      ; 0.033             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot[26]                                                                                                                                                                     ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_shift_rot_result[26]                                                                                                                                                                                                                                                                                      ; 0.033             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot[27]                                                                                                                                                                     ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_shift_rot_result[27]                                                                                                                                                                                                                                                                                      ; 0.033             ;
; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_syncgen:U0|vblank_reg                                                                                                                                                         ; nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|overrun_reg                                                                                                                                                                                                                                                                                          ; 0.031             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|burstaddr_reg[1]                                                                                                                         ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|burstaddr_reg[0]                                                                                                                                                                                                                                                       ; 0.026             ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|read_address_offset[1]                                                                                                                                                  ; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|reg_downstream_address[2]                                                                                                                                                                                                                                                                             ; 0.026             ;
; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|read_address_offset[0]                                                                                                                                                  ; nios2_fpu:inst|nios2_fpu_burst_5:the_nios2_fpu_burst_5|reg_downstream_address[1]                                                                                                                                                                                                                                                                             ; 0.026             ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_1[0]                            ; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_0[0]                                                                                                                                                          ; 0.024             ;
; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|burstcount_fifo_for_nios2_fpu_burst_0_upstream_module:burstcount_fifo_for_nios2_fpu_burst_0_upstream|stage_1[3]                            ; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|burstcount_fifo_for_nios2_fpu_burst_0_upstream_module:burstcount_fifo_for_nios2_fpu_burst_0_upstream|stage_0[3]                                                                                                                                                          ; 0.024             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_rot[3]                                                                                                                                                                      ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_shift_rot_result[3]                                                                                                                                                                                                                                                                                       ; 0.024             ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_3[0]                            ; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_2[0]                                                                                                                                                          ; 0.024             ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|dffe84  ; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|round_dffe                                                                                                                                                                               ; 0.024             ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|stage_8[3]                            ; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|stage_7[3]                                                                                                                                                          ; 0.024             ;
; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|stage_8[0]                            ; nios2_fpu:inst|nios2_fpu_burst_4_upstream_arbitrator:the_nios2_fpu_burst_4_upstream|burstcount_fifo_for_nios2_fpu_burst_4_upstream_module:burstcount_fifo_for_nios2_fpu_burst_4_upstream|stage_7[0]                                                                                                                                                          ; 0.024             ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_8[0]                            ; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_7[0]                                                                                                                                                          ; 0.024             ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|dffe144 ; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|man_round_p[14]                                                                                                                                                                          ; 0.024             ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|aligned_datab_man_dffe12[3]                            ; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|datab_man_dffe1[5]                                                                                                                                                                   ; 0.024             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfr_reg[5]                                                                                                      ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FR:U_fr|output_reg[5]                                                                                                                                                                                          ; 0.024             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfr_reg[8]                                                                                                      ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FR:U_fr|output_reg[8]                                                                                                                                                                                          ; 0.024             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfr_reg[9]                                                                                                      ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FR:U_fr|output_reg[9]                                                                                                                                                                                          ; 0.024             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[1]                                                                                                     ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|volfr_reg[1]                                                                                                                                                                                                                                    ; 0.024             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[5]                                                                                                     ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|volfr_reg[5]                                                                                                                                                                                                                                    ; 0.024             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[6]                                                                                                     ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|volfr_reg[6]                                                                                                                                                                                                                                    ; 0.024             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_rd_data[23]                                                                                                                                                              ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_wr_data[23]                                                                                                                                                                                                                                                                                       ; 0.023             ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_4_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_4_downstream_to_sdram_s1|stage_2                                                     ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_4_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_4_downstream_to_sdram_s1|stage_1                                                                                                                                                                                   ; 0.023             ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_3_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_3_downstream_to_sdram_s1|stage_2                                                     ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_3_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_3_downstream_to_sdram_s1|stage_1                                                                                                                                                                                   ; 0.023             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_rd_data[31]                                                                                                                                                              ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_wr_data[31]                                                                                                                                                                                                                                                                                       ; 0.023             ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_1[3]                            ; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_0[3]                                                                                                                                                          ; 0.023             ;
; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|burstcount_fifo_for_nios2_fpu_burst_0_upstream_module:burstcount_fifo_for_nios2_fpu_burst_0_upstream|stage_1[0]                            ; nios2_fpu:inst|nios2_fpu_burst_0_upstream_arbitrator:the_nios2_fpu_burst_0_upstream|burstcount_fifo_for_nios2_fpu_burst_0_upstream_module:burstcount_fifo_for_nios2_fpu_burst_0_upstream|stage_0[0]                                                                                                                                                          ; 0.023             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_rd_data[3]                                                                                                                                                               ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_wr_data[3]                                                                                                                                                                                                                                                                                        ; 0.023             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_rd_data[7]                                                                                                                                                               ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_wr_data[7]                                                                                                                                                                                                                                                                                        ; 0.023             ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_3[3]                            ; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_2[3]                                                                                                                                                          ; 0.023             ;
; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_rd_data[5]                                                                                                                                                               ; nios2_fpu:inst|nios2_fast_fpu:the_nios2_fast_fpu|A_dc_xfer_wr_data[5]                                                                                                                                                                                                                                                                                        ; 0.023             ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|internal_tx_data[1]                                                                                                                                           ; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_out[2]                                                                                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.ENTRY                                                                                                        ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGREAD0                                                                                                                                                                                                                                   ; 0.023             ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|internal_tx_data[7]                                                                                                                                           ; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_out[8]                                                                                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|internal_tx_data[6]                                                                                                                                           ; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_out[7]                                                                                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|internal_tx_data[5]                                                                                                                                           ; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_out[6]                                                                                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|internal_tx_data[0]                                                                                                                                           ; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_out[1]                                                                                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_5_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_5_downstream_to_sdram_s1|stage_2                                                     ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_5_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_5_downstream_to_sdram_s1|stage_1                                                                                                                                                                                   ; 0.023             ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|internal_tx_data[4]                                                                                                                                           ; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_out[5]                                                                                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|internal_tx_data[3]                                                                                                                                           ; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_out[4]                                                                                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|sysuart:the_sysuart|sysuart_regs:the_sysuart_regs|internal_tx_data[2]                                                                                                                                           ; nios2_fpu:inst|sysuart:the_sysuart|sysuart_tx:the_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_out[3]                                                                                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|stage_2                                                     ; nios2_fpu:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1_module:rdv_fifo_for_nios2_fpu_burst_2_downstream_to_sdram_s1|stage_1                                                                                                                                                                                   ; 0.023             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|data_reg[20]                                                                       ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[20]                                                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|data_reg[16]                                                                       ; nios2_fpu:inst|spu:the_spu|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[16]                                                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_8[3]                            ; nios2_fpu:inst|nios2_fpu_burst_3_upstream_arbitrator:the_nios2_fpu_burst_3_upstream|burstcount_fifo_for_nios2_fpu_burst_3_upstream_module:burstcount_fifo_for_nios2_fpu_burst_3_upstream|stage_7[3]                                                                                                                                                          ; 0.023             ;
; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|aligned_datab_man_dffe12[10]                           ; nios2_fpu:inst|nios2_fast_fpu_fpoint:the_nios2_fast_fpu_fpoint|fpoint_wrapper:nios2_fast_fpu_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|datab_man_dffe1[12]                                                                                                                                                                  ; 0.023             ;
; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|registered_upstream_address[10]                                                                                                                                         ; nios2_fpu:inst|nios2_fpu_burst_1:the_nios2_fpu_burst_1|reg_downstream_address[10]                                                                                                                                                                                                                                                                            ; 0.022             ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_waitrequest_adapter:the_peripheral_bridge_waitrequest_adapter|d1_s1_writedata[0]                                                                      ; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[0]                                                                                                                                                                                                         ; 0.022             ;
; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_waitrequest_adapter:the_peripheral_bridge_waitrequest_adapter|d1_s1_writedata[15]                                                                     ; nios2_fpu:inst|peripheral_bridge:the_peripheral_bridge|peripheral_bridge_downstream_adapter:the_peripheral_bridge_downstream_adapter|m1_writedata[15]                                                                                                                                                                                                        ; 0.022             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Mon May 07 15:56:29 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off cineraria -c cineraria
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP3C16F484C6 for design "cineraria"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 8, clock division of 3, and phase shift of 15 degrees (313 ps) for syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 8, clock division of 3, and phase shift of 0 degrees (0 ps) for syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] port
Info (15535): Implemented PLL "avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 145, clock division of 288, and phase shift of 0 degrees (0 ps) for avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 145, clock division of 1284, and phase shift of 0 degrees (0 ps) for avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169156): 2 Current Strength assignments found for DRAM_CLK. Only the one assigned to DRAM_CLK will take effect.
    Info (169157): DRAM_CLK has Current Strength set to 8MA.
    Info (169157): DRAM_CLK~output has Current Strength set to 4MA.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cineraria.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {inst7|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 8 -phase 15.00 -duty_cycle 50.00 -name {syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0]} {inst7|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst7|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 8 -duty_cycle 50.00 -name {syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1]} {inst7|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {inst7|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2]} {inst7|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {inst1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 288 -multiply_by 145 -duty_cycle 50.00 -name {avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0]} {inst1|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 1284 -multiply_by 145 -duty_cycle 50.00 -name {avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1]} {inst1|altpll_component|auto_generated|pll1|clk[1]}
Warning (332174): Ignored filter at cineraria.sdc(61): DRAM_DQ* could not be matched with a register
Warning (332049): Ignored set_max_delay at cineraria.sdc(61): Argument <to> is an empty collection
    Info (332050): set_max_delay 0.7 -from [get_ports *] -to [get_registers {DRAM_DQ*}]
Warning (332049): Ignored set_min_delay at cineraria.sdc(64): Argument <to> is an empty collection
    Info (332050): set_min_delay 0.0 -from [get_ports *] -to [get_registers {DRAM_DQ*}]
Info (332104): Reading SDC File: 'nios2_fast_fpu.sdc'
Info (332104): Reading SDC File: '../../../../develop/altera/11.1/ip/altera/sopc_builder_ip/altera_avalon_clock_adapter/altera_avalon_clock_adapter.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (Rise) to syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (Fall) to syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] (Rise) to syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (Rise) to syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (Rise) to syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] (Rise) to syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0] (Rise) to avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1] (Rise) to avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] (Rise) to N/C (Rise) (setup and hold)
    Critical Warning (332169): From syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] (Fall) to N/C (Rise) (setup and hold)
    Critical Warning (332169): From syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (Rise) to N/C (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   39.724 avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0]
    Info (332111):  177.103 avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1]
    Info (332111):   20.000     CLOCK_50
    Info (332111):   20.000   CLOCK_50_2
    Info (332111):   10.000          N/C
    Info (332111):    7.500 syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0]
    Info (332111):    7.500 syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1]
    Info (332111):   25.000 syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2]
Info (176353): Automatically promoted node avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node avpll:inst1|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL3E0
Info (176353): Automatically promoted node syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nios2_fpu:inst|nios2_fpu_reset_core_clk_domain_synch_module:nios2_fpu_reset_core_clk_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|done_reg[0]
        Info (176357): Destination node nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|done_reg[1]
        Info (176357): Destination node nios2_fpu:inst|nios2_fast_fpu_pixelsimd_inst:the_nios2_fast_fpu_pixelsimd_inst|pixelsimd:nios2_fast_fpu_pixelsimd_inst|done_reg[2]
        Info (176357): Destination node nios2_fpu:inst|sdram:the_sdram|active_cs_n~1
        Info (176357): Destination node nios2_fpu:inst|sdram:the_sdram|active_addr[21]~22
        Info (176357): Destination node nios2_fpu:inst|sdram:the_sdram|active_addr[21]~25
        Info (176357): Destination node nios2_fpu:inst|sdram:the_sdram|active_addr[7]~41
        Info (176357): Destination node nios2_fpu:inst|sdram:the_sdram|active_addr[6]~42
        Info (176357): Destination node nios2_fpu:inst|sdram:the_sdram|active_addr[5]~43
        Info (176357): Destination node nios2_fpu:inst|sdram:the_sdram|active_addr[4]~44
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node nios2_fpu:inst|nios2_fpu_reset_peri_clk_domain_synch_module:nios2_fpu_reset_peri_clk_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[7]
        Info (176357): Destination node nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[6]
        Info (176357): Destination node nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[5]
        Info (176357): Destination node nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[4]
        Info (176357): Destination node nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[3]
        Info (176357): Destination node nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[2]
        Info (176357): Destination node nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[1]
        Info (176357): Destination node nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[0]
        Info (176357): Destination node nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter|counter_reg_bit[7]
        Info (176357): Destination node nios2_fpu:inst|ps2_keyboard:the_ps2_keyboard|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter|counter_reg_bit[6]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[15]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[15]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[14]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[14]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[13]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[13]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[12]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[12]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[11]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[11]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[10]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[10]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[9]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[9]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[8]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[8]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[7]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[7]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[6]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[6]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[5]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[5]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[4]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[4]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[3]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[3]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[2]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[2]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[1]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[1]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[0]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node nios2_fpu:inst|sdram:the_sdram|m_data[0]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[4] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[4]" into I/O pin "VGA_B[3]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[4]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[4] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[4]" into I/O pin "VGA_B[3]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[4]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[3] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[3]" into I/O pin "VGA_B[2]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[3]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[3] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[3]" into I/O pin "VGA_B[2]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[3]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[2] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[2]" into I/O pin "VGA_B[1]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[2]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[2] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[2]" into I/O pin "VGA_B[1]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[2]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[1] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[1]" into I/O pin "VGA_B[0]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[1]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[1] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[1]" into I/O pin "VGA_B[0]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|bout_reg[1]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[4] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[4]" into I/O pin "VGA_G[3]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[4]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[4] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[4]" into I/O pin "VGA_G[3]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[4]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[3] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[3]" into I/O pin "VGA_G[2]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[3]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[3] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[3]" into I/O pin "VGA_G[2]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[3]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[2] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[2]" into I/O pin "VGA_G[1]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[2]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[2] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[2]" into I/O pin "VGA_G[1]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[2]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[1] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[1]" into I/O pin "VGA_G[0]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[1]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[1] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[1]" into I/O pin "VGA_G[0]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|gout_reg[1]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[4] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[4]" into I/O pin "VGA_R[3]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[4]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[4] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[4]" into I/O pin "VGA_R[3]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[4]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[3] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[3]" into I/O pin "VGA_R[2]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[3]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[3] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[3]" into I/O pin "VGA_R[2]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[3]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[2] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[2]" into I/O pin "VGA_R[1]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[2]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[2] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[2]" into I/O pin "VGA_R[1]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[2]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[1] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[1]" into I/O pin "VGA_R[0]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[1]" cannot simultaneously use clear and load signals.
Warning (176225): Can't pack node nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[1] to I/O pin
    Warning (176279): Can't pack register node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[1]" into I/O pin "VGA_R[0]". The node "nios2_fpu:inst|vga:the_vga|vga_component:vga|vga_avm:U1|rout_reg[1]" cannot simultaneously use clear and load signals.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "d1_in_a_write_cycle" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Input Register=ON" to "DRAM_DQ*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "DRAM_*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "DRAM_DQ*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 26 registers into blocks of type EC
    Extra Info (176218): Packed 192 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 168 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 110 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 172 register duplicates
Warning (15058): PLL "syspll:inst7|altpll:altpll_component|syspll_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128016): Automatic asynchronous signal pipelining - Evaluation Phase
    Info (128017): Asynchronous signal |cineraria|nios2_fpu:inst|nios2_fpu_reset_peri_clk_domain_synch_module:nios2_fpu_reset_peri_clk_domain_synch|data_out~clkctrl
        Info (128020): Signal is critical
        Info (128023): Netlist optimizations are not allowed on this signal (either by user assignment or because of partition boundaries). No action will be taken
    Info (128017): Asynchronous signal |cineraria|nios2_fpu:inst|nios2_fpu_reset_core_clk_domain_synch_module:nios2_fpu_reset_core_clk_domain_synch|data_out~clkctrl
        Info (128020): Signal is critical
        Info (128023): Netlist optimizations are not allowed on this signal (either by user assignment or because of partition boundaries). No action will be taken
    Info (128017): Asynchronous signal |cineraria|sld_hub:auto_hub|clr_reg
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |cineraria|BUTTON[0]~input
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |cineraria|nios2_fpu:inst|reset_n_sources~0
        Info (128020): Signal is critical
        Info (128025): No synchronization register generates this signal. No action will be taken.
    Info (128017): Asynchronous signal |cineraria|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |cineraria|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |cineraria|sld_hub:auto_hub|virtual_ir_scan_reg
        Info (128019): Signal not critical. No action is required
    Info (128018): Found 8 asynchronous signals of which 0 will be pipelined
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:06
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_CLKIN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_CLKIN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_CLKOUT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_CLKOUT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKIN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKIN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKOUT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKOUT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT2" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:25
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:45
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128027): Automatic asynchronous signal pipelining - Execution Phase
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 45 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 297 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:02:24
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 25% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:02:07
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin EPCS_DATA uses I/O standard 3.3-V LVTTL at K1
Warning (169177): 120 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin FL_RY uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin PS2_MSCLK uses I/O standard 3.3-V LVTTL at R21
    Info (169178): Pin PS2_MSDAT uses I/O standard 3.3-V LVTTL at R22
    Info (169178): Pin PS2_KBCLK uses I/O standard 3.3-V LVTTL at P22
    Info (169178): Pin PS2_KBDAT uses I/O standard 3.3-V LVTTL at P21
    Info (169178): Pin GPIO0_D[31] uses I/O standard 3.3-V LVTTL at U7
    Info (169178): Pin GPIO0_D[30] uses I/O standard 3.3-V LVTTL at V5
    Info (169178): Pin GPIO0_D[29] uses I/O standard 3.3-V LVTTL at W6
    Info (169178): Pin GPIO0_D[28] uses I/O standard 3.3-V LVTTL at W7
    Info (169178): Pin GPIO0_D[27] uses I/O standard 3.3-V LVTTL at V8
    Info (169178): Pin GPIO0_D[26] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin GPIO0_D[25] uses I/O standard 3.3-V LVTTL at W10
    Info (169178): Pin GPIO0_D[24] uses I/O standard 3.3-V LVTTL at Y10
    Info (169178): Pin GPIO0_D[23] uses I/O standard 3.3-V LVTTL at V11
    Info (169178): Pin GPIO0_D[22] uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin GPIO0_D[21] uses I/O standard 3.3-V LVTTL at V12
    Info (169178): Pin GPIO0_D[20] uses I/O standard 3.3-V LVTTL at U13
    Info (169178): Pin GPIO0_D[19] uses I/O standard 3.3-V LVTTL at W13
    Info (169178): Pin GPIO0_D[18] uses I/O standard 3.3-V LVTTL at Y13
    Info (169178): Pin GPIO0_D[17] uses I/O standard 3.3-V LVTTL at U14
    Info (169178): Pin GPIO0_D[16] uses I/O standard 3.3-V LVTTL at V14
    Info (169178): Pin GPIO0_D[15] uses I/O standard 3.3-V LVTTL at AA4
    Info (169178): Pin GPIO0_D[14] uses I/O standard 3.3-V LVTTL at AB4
    Info (169178): Pin GPIO0_D[13] uses I/O standard 3.3-V LVTTL at AA5
    Info (169178): Pin GPIO0_D[12] uses I/O standard 3.3-V LVTTL at AB5
    Info (169178): Pin GPIO0_D[11] uses I/O standard 3.3-V LVTTL at AA8
    Info (169178): Pin GPIO0_D[10] uses I/O standard 3.3-V LVTTL at AB8
    Info (169178): Pin GPIO0_D[9] uses I/O standard 3.3-V LVTTL at AA10
    Info (169178): Pin GPIO0_D[8] uses I/O standard 3.3-V LVTTL at AB10
    Info (169178): Pin GPIO0_D[7] uses I/O standard 3.3-V LVTTL at AA13
    Info (169178): Pin GPIO0_D[6] uses I/O standard 3.3-V LVTTL at AB13
    Info (169178): Pin GPIO0_D[5] uses I/O standard 3.3-V LVTTL at AB14
    Info (169178): Pin GPIO0_D[4] uses I/O standard 3.3-V LVTTL at AA14
    Info (169178): Pin GPIO0_D[3] uses I/O standard 3.3-V LVTTL at AB15
    Info (169178): Pin GPIO0_D[2] uses I/O standard 3.3-V LVTTL at AA15
    Info (169178): Pin GPIO0_D[1] uses I/O standard 3.3-V LVTTL at AA16
    Info (169178): Pin GPIO0_D[0] uses I/O standard 3.3-V LVTTL at AB16
    Info (169178): Pin GPIO1_D[31] uses I/O standard 3.3-V LVTTL at V7
    Info (169178): Pin GPIO1_D[30] uses I/O standard 3.3-V LVTTL at V6
    Info (169178): Pin GPIO1_D[29] uses I/O standard 3.3-V LVTTL at U8
    Info (169178): Pin GPIO1_D[28] uses I/O standard 3.3-V LVTTL at Y7
    Info (169178): Pin GPIO1_D[27] uses I/O standard 3.3-V LVTTL at T9
    Info (169178): Pin GPIO1_D[26] uses I/O standard 3.3-V LVTTL at U9
    Info (169178): Pin GPIO1_D[25] uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin GPIO1_D[24] uses I/O standard 3.3-V LVTTL at U10
    Info (169178): Pin GPIO1_D[23] uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin GPIO1_D[22] uses I/O standard 3.3-V LVTTL at R11
    Info (169178): Pin GPIO1_D[21] uses I/O standard 3.3-V LVTTL at T12
    Info (169178): Pin GPIO1_D[20] uses I/O standard 3.3-V LVTTL at U12
    Info (169178): Pin GPIO1_D[19] uses I/O standard 3.3-V LVTTL at R14
    Info (169178): Pin GPIO1_D[18] uses I/O standard 3.3-V LVTTL at T14
    Info (169178): Pin GPIO1_D[17] uses I/O standard 3.3-V LVTTL at AB7
    Info (169178): Pin GPIO1_D[16] uses I/O standard 3.3-V LVTTL at AA7
    Info (169178): Pin GPIO1_D[15] uses I/O standard 3.3-V LVTTL at AA9
    Info (169178): Pin GPIO1_D[14] uses I/O standard 3.3-V LVTTL at AB9
    Info (169178): Pin GPIO1_D[13] uses I/O standard 3.3-V LVTTL at V15
    Info (169178): Pin GPIO1_D[12] uses I/O standard 3.3-V LVTTL at W15
    Info (169178): Pin GPIO1_D[11] uses I/O standard 3.3-V LVTTL at T15
    Info (169178): Pin GPIO1_D[10] uses I/O standard 3.3-V LVTTL at U15
    Info (169178): Pin GPIO1_D[9] uses I/O standard 3.3-V LVTTL at W17
    Info (169178): Pin GPIO1_D[8] uses I/O standard 3.3-V LVTTL at Y17
    Info (169178): Pin GPIO1_D[7] uses I/O standard 3.3-V LVTTL at AB17
    Info (169178): Pin GPIO1_D[6] uses I/O standard 3.3-V LVTTL at AA17
    Info (169178): Pin GPIO1_D[5] uses I/O standard 3.3-V LVTTL at AA18
    Info (169178): Pin GPIO1_D[4] uses I/O standard 3.3-V LVTTL at AB18
    Info (169178): Pin GPIO1_D[3] uses I/O standard 3.3-V LVTTL at AB19
    Info (169178): Pin GPIO1_D[2] uses I/O standard 3.3-V LVTTL at AA19
    Info (169178): Pin GPIO1_D[1] uses I/O standard 3.3-V LVTTL at AB20
    Info (169178): Pin GPIO1_D[0] uses I/O standard 3.3-V LVTTL at AA20
    Info (169178): Pin FL_DQ[15] uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin FL_DQ[14] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin FL_DQ[13] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin FL_DQ[12] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin FL_DQ[11] uses I/O standard 3.3-V LVTTL at U2
    Info (169178): Pin FL_DQ[10] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin FL_DQ[9] uses I/O standard 3.3-V LVTTL at T7
    Info (169178): Pin FL_DQ[8] uses I/O standard 3.3-V LVTTL at T5
    Info (169178): Pin FL_DQ[7] uses I/O standard 3.3-V LVTTL at Y1
    Info (169178): Pin FL_DQ[6] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin FL_DQ[5] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin FL_DQ[4] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin FL_DQ[3] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin FL_DQ[2] uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin FL_DQ[1] uses I/O standard 3.3-V LVTTL at P8
    Info (169178): Pin FL_DQ[0] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at F10
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at A10
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at B10
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at C10
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at H9
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at G9
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at H10
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G10
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at D10
    Info (169178): Pin BUTTON[0] uses I/O standard 3.3-V LVTTL at H2
    Info (169178): Pin CLOCK_50_2 uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at G21
    Info (169178): Pin SD_DAT0 uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin BUTTON[1] uses I/O standard 3.3-V LVTTL at G3
    Info (169178): Pin BUTTON[2] uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at H7
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin UART_CTS uses I/O standard 3.3-V LVTTL at V21
    Info (169178): Pin SD_WP_N uses I/O standard 3.3-V LVTTL at W20
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at U22
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin EPCS_DATA uses I/O standard 3.3-V LVTTL at K1
Info (144001): Generated suppressed messages file C:/PROJECT_DATA/yokoyama/DE0/cineraria_LMi/cineraria.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 127 warnings
    Info: Peak virtual memory: 891 megabytes
    Info: Processing ended: Mon May 07 16:01:43 2012
    Info: Elapsed time: 00:05:14
    Info: Total CPU time (on all processors): 00:06:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/PROJECT_DATA/yokoyama/DE0/cineraria_LMi/cineraria.fit.smsg.


