/*
 * hal_disp_reg.h- Sigmastar
 *
 * Copyright (c) [2019~2022] SigmaStar Technology.
 *
 *
 * This software is licensed under the terms of the GNU General Public
 * License version 2, as published by the Free Software Foundation, and
 * may be copied, distributed, and modified under those terms.
 *
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 * GNU General Public License version 2 for more details.
 *
 */
#ifndef __HAL_DISP_REG_H__
#define __HAL_DISP_REG_H__

#define REG_DISP_LPLL_BASE 0x103700UL
#define REG_CLKGEN_BASE    0x103800UL
#define REG_PADTOP_BASE    0x103C00UL

#define REG_SC_GP_CTRL_BASE 0x113300UL
#define REG_SC_TOP_0_BASE   0x121000UL
#define REG_SC_TOP_1_BASE   0x121100UL
#define REG_SC_RDMA1_BASE   0x121300UL
#define REG_DISP_TTL_BASE   0x123c00UL

#define REG_SC_SGRDMA1_BASE 0x125C00UL

//-------------------------------------------------------------------------------------

//-------------------------------------------------------------------------------------

#define REG_SC_GP_CTRL_24_L (REG_SC_GP_CTRL_BASE + 0x48)
#define REG_SC_GP_CTRL_24_H (REG_SC_GP_CTRL_BASE + 0x49)
#define REG_SC_GP_CTRL_26_L (REG_SC_GP_CTRL_BASE + 0x4C)
#define REG_SC_GP_CTRL_26_H (REG_SC_GP_CTRL_BASE + 0x4D)

#define REG_DISP_LPLL_48_L (REG_DISP_LPLL_BASE + 0x90)
#define REG_DISP_LPLL_48_H (REG_DISP_LPLL_BASE + 0x91)
#define REG_DISP_LPLL_49_L (REG_DISP_LPLL_BASE + 0x92)
#define REG_DISP_LPLL_49_H (REG_DISP_LPLL_BASE + 0x93)
#define REG_DISP_LPLL_4E_L (REG_DISP_LPLL_BASE + 0x9C)
#define REG_DISP_LPLL_4E_H (REG_DISP_LPLL_BASE + 0x9D)
#define REG_DISP_LPLL_4F_L (REG_DISP_LPLL_BASE + 0x9E)
#define REG_DISP_LPLL_4F_H (REG_DISP_LPLL_BASE + 0x9F)

#define REG_CLKGEN_49_L (REG_CLKGEN_BASE + 0x92)
#define REG_CLKGEN_49_H (REG_CLKGEN_BASE + 0x93)
#define REG_CLKGEN_64_L (REG_CLKGEN_BASE + 0xC8)
#define REG_CLKGEN_64_H (REG_CLKGEN_BASE + 0xC9)

#define REG_SC_SGRDMA1_00_L (REG_SC_SGRDMA1_BASE + 0x00)
#define REG_SC_SGRDMA1_00_H (REG_SC_SGRDMA1_BASE + 0x01)
#define REG_SC_SGRDMA1_01_L (REG_SC_SGRDMA1_BASE + 0x02)
#define REG_SC_SGRDMA1_01_H (REG_SC_SGRDMA1_BASE + 0x03)
#define REG_SC_SGRDMA1_02_L (REG_SC_SGRDMA1_BASE + 0x04) // reg_rwidth
#define REG_SC_SGRDMA1_02_H (REG_SC_SGRDMA1_BASE + 0x05)
#define REG_SC_SGRDMA1_03_L (REG_SC_SGRDMA1_BASE + 0x06) // reg_rheight
#define REG_SC_SGRDMA1_03_H (REG_SC_SGRDMA1_BASE + 0x07)
#define REG_SC_SGRDMA1_04_L (REG_SC_SGRDMA1_BASE + 0x08) // reg_rpitch
#define REG_SC_SGRDMA1_04_H (REG_SC_SGRDMA1_BASE + 0x09)
#define REG_SC_SGRDMA1_05_L (REG_SC_SGRDMA1_BASE + 0x0A) // reg_rwidth_pixels
#define REG_SC_SGRDMA1_05_H (REG_SC_SGRDMA1_BASE + 0x0B)
#define REG_SC_SGRDMA1_06_L (REG_SC_SGRDMA1_BASE + 0x0C) // reg_raddr0
#define REG_SC_SGRDMA1_06_H (REG_SC_SGRDMA1_BASE + 0x0D)
#define REG_SC_SGRDMA1_07_L (REG_SC_SGRDMA1_BASE + 0x0E) // reg_raddr0
#define REG_SC_SGRDMA1_07_H (REG_SC_SGRDMA1_BASE + 0x0F)
#define REG_SC_SGRDMA1_08_L (REG_SC_SGRDMA1_BASE + 0x10) // reg_raddr1
#define REG_SC_SGRDMA1_08_H (REG_SC_SGRDMA1_BASE + 0x11)
#define REG_SC_SGRDMA1_09_L (REG_SC_SGRDMA1_BASE + 0x12) // reg_raddr1
#define REG_SC_SGRDMA1_09_H (REG_SC_SGRDMA1_BASE + 0x13)
#define REG_SC_SGRDMA1_0A_L (REG_SC_SGRDMA1_BASE + 0x14)
#define REG_SC_SGRDMA1_0A_H (REG_SC_SGRDMA1_BASE + 0x15)
#define REG_SC_SGRDMA1_0B_L (REG_SC_SGRDMA1_BASE + 0x16)
#define REG_SC_SGRDMA1_0B_H (REG_SC_SGRDMA1_BASE + 0x17)
#define REG_SC_SGRDMA1_0C_L (REG_SC_SGRDMA1_BASE + 0x18)
#define REG_SC_SGRDMA1_0C_H (REG_SC_SGRDMA1_BASE + 0x19)
#define REG_SC_SGRDMA1_0D_L (REG_SC_SGRDMA1_BASE + 0x1A)
#define REG_SC_SGRDMA1_0D_H (REG_SC_SGRDMA1_BASE + 0x1B)
#define REG_SC_SGRDMA1_0E_L (REG_SC_SGRDMA1_BASE + 0x1C)
#define REG_SC_SGRDMA1_0E_H (REG_SC_SGRDMA1_BASE + 0x1D)
#define REG_SC_SGRDMA1_0F_L (REG_SC_SGRDMA1_BASE + 0x1E)
#define REG_SC_SGRDMA1_0F_H (REG_SC_SGRDMA1_BASE + 0x1F)
#define REG_SC_SGRDMA1_10_L (REG_SC_SGRDMA1_BASE + 0x20)
#define REG_SC_SGRDMA1_10_H (REG_SC_SGRDMA1_BASE + 0x21)
#define REG_SC_SGRDMA1_11_L (REG_SC_SGRDMA1_BASE + 0x22)
#define REG_SC_SGRDMA1_11_H (REG_SC_SGRDMA1_BASE + 0x23)
#define REG_SC_SGRDMA1_12_L (REG_SC_SGRDMA1_BASE + 0x24)
#define REG_SC_SGRDMA1_12_H (REG_SC_SGRDMA1_BASE + 0x25)
#define REG_SC_SGRDMA1_13_L (REG_SC_SGRDMA1_BASE + 0x26)
#define REG_SC_SGRDMA1_13_H (REG_SC_SGRDMA1_BASE + 0x27)
#define REG_SC_SGRDMA1_14_L (REG_SC_SGRDMA1_BASE + 0x28)
#define REG_SC_SGRDMA1_14_H (REG_SC_SGRDMA1_BASE + 0x29)
#define REG_SC_SGRDMA1_15_L (REG_SC_SGRDMA1_BASE + 0x2A)
#define REG_SC_SGRDMA1_15_H (REG_SC_SGRDMA1_BASE + 0x2B)
#define REG_SC_SGRDMA1_16_L (REG_SC_SGRDMA1_BASE + 0x2C)
#define REG_SC_SGRDMA1_16_H (REG_SC_SGRDMA1_BASE + 0x2D)
#define REG_SC_SGRDMA1_17_L (REG_SC_SGRDMA1_BASE + 0x2E)
#define REG_SC_SGRDMA1_17_H (REG_SC_SGRDMA1_BASE + 0x2F)
#define REG_SC_SGRDMA1_18_L (REG_SC_SGRDMA1_BASE + 0x30)
#define REG_SC_SGRDMA1_18_H (REG_SC_SGRDMA1_BASE + 0x31)
#define REG_SC_SGRDMA1_19_L (REG_SC_SGRDMA1_BASE + 0x32)
#define REG_SC_SGRDMA1_19_H (REG_SC_SGRDMA1_BASE + 0x33)
#define REG_SC_SGRDMA1_1A_L (REG_SC_SGRDMA1_BASE + 0x34)
#define REG_SC_SGRDMA1_1A_H (REG_SC_SGRDMA1_BASE + 0x35)
#define REG_SC_SGRDMA1_1B_L (REG_SC_SGRDMA1_BASE + 0x36)
#define REG_SC_SGRDMA1_1B_H (REG_SC_SGRDMA1_BASE + 0x37)
#define REG_SC_SGRDMA1_1C_L (REG_SC_SGRDMA1_BASE + 0x38)
#define REG_SC_SGRDMA1_1C_H (REG_SC_SGRDMA1_BASE + 0x39)
#define REG_SC_SGRDMA1_1D_L (REG_SC_SGRDMA1_BASE + 0x3A)
#define REG_SC_SGRDMA1_1D_H (REG_SC_SGRDMA1_BASE + 0x3B)
#define REG_SC_SGRDMA1_1E_L (REG_SC_SGRDMA1_BASE + 0x3C)
#define REG_SC_SGRDMA1_1E_H (REG_SC_SGRDMA1_BASE + 0x3D)
#define REG_SC_SGRDMA1_1F_L (REG_SC_SGRDMA1_BASE + 0x3E)
#define REG_SC_SGRDMA1_1F_H (REG_SC_SGRDMA1_BASE + 0x3F)
#define REG_SC_SGRDMA1_20_L (REG_SC_SGRDMA1_BASE + 0x40)
#define REG_SC_SGRDMA1_20_H (REG_SC_SGRDMA1_BASE + 0x41)
#define REG_SC_SGRDMA1_21_L (REG_SC_SGRDMA1_BASE + 0x42)
#define REG_SC_SGRDMA1_21_H (REG_SC_SGRDMA1_BASE + 0x43)
#define REG_SC_SGRDMA1_22_L (REG_SC_SGRDMA1_BASE + 0x44)
#define REG_SC_SGRDMA1_22_H (REG_SC_SGRDMA1_BASE + 0x45)
#define REG_SC_SGRDMA1_23_L (REG_SC_SGRDMA1_BASE + 0x46)
#define REG_SC_SGRDMA1_23_H (REG_SC_SGRDMA1_BASE + 0x47)
#define REG_SC_SGRDMA1_24_L (REG_SC_SGRDMA1_BASE + 0x48)
#define REG_SC_SGRDMA1_24_H (REG_SC_SGRDMA1_BASE + 0x49)
#define REG_SC_SGRDMA1_25_L (REG_SC_SGRDMA1_BASE + 0x4A)
#define REG_SC_SGRDMA1_25_H (REG_SC_SGRDMA1_BASE + 0x4B)
#define REG_SC_SGRDMA1_26_L (REG_SC_SGRDMA1_BASE + 0x4C)
#define REG_SC_SGRDMA1_26_H (REG_SC_SGRDMA1_BASE + 0x4D)
#define REG_SC_SGRDMA1_27_L (REG_SC_SGRDMA1_BASE + 0x4E)
#define REG_SC_SGRDMA1_27_H (REG_SC_SGRDMA1_BASE + 0x4F)
#define REG_SC_SGRDMA1_28_L (REG_SC_SGRDMA1_BASE + 0x50)
#define REG_SC_SGRDMA1_28_H (REG_SC_SGRDMA1_BASE + 0x51)
#define REG_SC_SGRDMA1_29_L (REG_SC_SGRDMA1_BASE + 0x52)
#define REG_SC_SGRDMA1_29_H (REG_SC_SGRDMA1_BASE + 0x53)
#define REG_SC_SGRDMA1_2A_L (REG_SC_SGRDMA1_BASE + 0x54)
#define REG_SC_SGRDMA1_2A_H (REG_SC_SGRDMA1_BASE + 0x55)
#define REG_SC_SGRDMA1_2B_L (REG_SC_SGRDMA1_BASE + 0x56)
#define REG_SC_SGRDMA1_2B_H (REG_SC_SGRDMA1_BASE + 0x57)
#define REG_SC_SGRDMA1_2C_L (REG_SC_SGRDMA1_BASE + 0x58)
#define REG_SC_SGRDMA1_2C_H (REG_SC_SGRDMA1_BASE + 0x59)
#define REG_SC_SGRDMA1_2D_L (REG_SC_SGRDMA1_BASE + 0x5A)
#define REG_SC_SGRDMA1_2D_H (REG_SC_SGRDMA1_BASE + 0x5B)
#define REG_SC_SGRDMA1_2E_L (REG_SC_SGRDMA1_BASE + 0x5C)
#define REG_SC_SGRDMA1_2E_H (REG_SC_SGRDMA1_BASE + 0x5D)
#define REG_SC_SGRDMA1_2F_L (REG_SC_SGRDMA1_BASE + 0x5E)
#define REG_SC_SGRDMA1_2F_H (REG_SC_SGRDMA1_BASE + 0x5F)
#define REG_SC_SGRDMA1_30_L (REG_SC_SGRDMA1_BASE + 0x60)
#define REG_SC_SGRDMA1_30_H (REG_SC_SGRDMA1_BASE + 0x61)
#define REG_SC_SGRDMA1_31_L (REG_SC_SGRDMA1_BASE + 0x62)
#define REG_SC_SGRDMA1_31_H (REG_SC_SGRDMA1_BASE + 0x63)
#define REG_SC_SGRDMA1_32_L (REG_SC_SGRDMA1_BASE + 0x64)
#define REG_SC_SGRDMA1_32_H (REG_SC_SGRDMA1_BASE + 0x65)
#define REG_SC_SGRDMA1_33_L (REG_SC_SGRDMA1_BASE + 0x66)
#define REG_SC_SGRDMA1_33_H (REG_SC_SGRDMA1_BASE + 0x67)
#define REG_SC_SGRDMA1_34_L (REG_SC_SGRDMA1_BASE + 0x68)
#define REG_SC_SGRDMA1_34_H (REG_SC_SGRDMA1_BASE + 0x69)
#define REG_SC_SGRDMA1_35_L (REG_SC_SGRDMA1_BASE + 0x6A)
#define REG_SC_SGRDMA1_35_H (REG_SC_SGRDMA1_BASE + 0x6B)
#define REG_SC_SGRDMA1_36_L (REG_SC_SGRDMA1_BASE + 0x6C)
#define REG_SC_SGRDMA1_36_H (REG_SC_SGRDMA1_BASE + 0x6D)
#define REG_SC_SGRDMA1_37_L (REG_SC_SGRDMA1_BASE + 0x6E)
#define REG_SC_SGRDMA1_37_H (REG_SC_SGRDMA1_BASE + 0x6F)
#define REG_SC_SGRDMA1_38_L (REG_SC_SGRDMA1_BASE + 0x70)
#define REG_SC_SGRDMA1_38_H (REG_SC_SGRDMA1_BASE + 0x71)
#define REG_SC_SGRDMA1_39_L (REG_SC_SGRDMA1_BASE + 0x72)
#define REG_SC_SGRDMA1_39_H (REG_SC_SGRDMA1_BASE + 0x73)
#define REG_SC_SGRDMA1_3A_L (REG_SC_SGRDMA1_BASE + 0x74)
#define REG_SC_SGRDMA1_3A_H (REG_SC_SGRDMA1_BASE + 0x75)
#define REG_SC_SGRDMA1_3B_L (REG_SC_SGRDMA1_BASE + 0x76)
#define REG_SC_SGRDMA1_3B_H (REG_SC_SGRDMA1_BASE + 0x77)
#define REG_SC_SGRDMA1_3C_L (REG_SC_SGRDMA1_BASE + 0x78)
#define REG_SC_SGRDMA1_3C_H (REG_SC_SGRDMA1_BASE + 0x79)
#define REG_SC_SGRDMA1_3D_L (REG_SC_SGRDMA1_BASE + 0x7A)
#define REG_SC_SGRDMA1_3D_H (REG_SC_SGRDMA1_BASE + 0x7B)
#define REG_SC_SGRDMA1_3E_L (REG_SC_SGRDMA1_BASE + 0x7C)
#define REG_SC_SGRDMA1_3E_H (REG_SC_SGRDMA1_BASE + 0x7D)
#define REG_SC_SGRDMA1_3F_L (REG_SC_SGRDMA1_BASE + 0x7E)
#define REG_SC_SGRDMA1_3F_H (REG_SC_SGRDMA1_BASE + 0x7F)
#define REG_SC_SGRDMA1_40_L (REG_SC_SGRDMA1_BASE + 0x80)
#define REG_SC_SGRDMA1_40_H (REG_SC_SGRDMA1_BASE + 0x81)
#define REG_SC_SGRDMA1_41_L (REG_SC_SGRDMA1_BASE + 0x82)
#define REG_SC_SGRDMA1_41_H (REG_SC_SGRDMA1_BASE + 0x83)
#define REG_SC_SGRDMA1_42_L (REG_SC_SGRDMA1_BASE + 0x84)
#define REG_SC_SGRDMA1_42_H (REG_SC_SGRDMA1_BASE + 0x85)
#define REG_SC_SGRDMA1_43_L (REG_SC_SGRDMA1_BASE + 0x86)
#define REG_SC_SGRDMA1_43_H (REG_SC_SGRDMA1_BASE + 0x87)
#define REG_SC_SGRDMA1_44_L (REG_SC_SGRDMA1_BASE + 0x88)
#define REG_SC_SGRDMA1_44_H (REG_SC_SGRDMA1_BASE + 0x89)
#define REG_SC_SGRDMA1_45_L (REG_SC_SGRDMA1_BASE + 0x8A)
#define REG_SC_SGRDMA1_45_H (REG_SC_SGRDMA1_BASE + 0x8B)
#define REG_SC_SGRDMA1_46_L (REG_SC_SGRDMA1_BASE + 0x8C)
#define REG_SC_SGRDMA1_46_H (REG_SC_SGRDMA1_BASE + 0x8D)
#define REG_SC_SGRDMA1_47_L (REG_SC_SGRDMA1_BASE + 0x8E)
#define REG_SC_SGRDMA1_47_H (REG_SC_SGRDMA1_BASE + 0x8F)
#define REG_SC_SGRDMA1_48_L (REG_SC_SGRDMA1_BASE + 0x90)
#define REG_SC_SGRDMA1_48_H (REG_SC_SGRDMA1_BASE + 0x91)
#define REG_SC_SGRDMA1_49_L (REG_SC_SGRDMA1_BASE + 0x92)
#define REG_SC_SGRDMA1_49_H (REG_SC_SGRDMA1_BASE + 0x93)
#define REG_SC_SGRDMA1_4A_L (REG_SC_SGRDMA1_BASE + 0x94)
#define REG_SC_SGRDMA1_4A_H (REG_SC_SGRDMA1_BASE + 0x95)
#define REG_SC_SGRDMA1_4B_L (REG_SC_SGRDMA1_BASE + 0x96)
#define REG_SC_SGRDMA1_4B_H (REG_SC_SGRDMA1_BASE + 0x97)
#define REG_SC_SGRDMA1_4C_L (REG_SC_SGRDMA1_BASE + 0x98)
#define REG_SC_SGRDMA1_4C_H (REG_SC_SGRDMA1_BASE + 0x99)
#define REG_SC_SGRDMA1_4D_L (REG_SC_SGRDMA1_BASE + 0x9A)
#define REG_SC_SGRDMA1_4D_H (REG_SC_SGRDMA1_BASE + 0x9B)
#define REG_SC_SGRDMA1_4E_L (REG_SC_SGRDMA1_BASE + 0x9C)
#define REG_SC_SGRDMA1_4E_H (REG_SC_SGRDMA1_BASE + 0x9D)
#define REG_SC_SGRDMA1_4F_L (REG_SC_SGRDMA1_BASE + 0x9E)
#define REG_SC_SGRDMA1_4F_H (REG_SC_SGRDMA1_BASE + 0x9F)
#define REG_SC_SGRDMA1_50_L (REG_SC_SGRDMA1_BASE + 0xA0)
#define REG_SC_SGRDMA1_50_H (REG_SC_SGRDMA1_BASE + 0xA1)
#define REG_SC_SGRDMA1_51_L (REG_SC_SGRDMA1_BASE + 0xA2)
#define REG_SC_SGRDMA1_51_H (REG_SC_SGRDMA1_BASE + 0xA3)
#define REG_SC_SGRDMA1_52_L (REG_SC_SGRDMA1_BASE + 0xA4)
#define REG_SC_SGRDMA1_52_H (REG_SC_SGRDMA1_BASE + 0xA5)
#define REG_SC_SGRDMA1_53_L (REG_SC_SGRDMA1_BASE + 0xA6)
#define REG_SC_SGRDMA1_53_H (REG_SC_SGRDMA1_BASE + 0xA7)
#define REG_SC_SGRDMA1_54_L (REG_SC_SGRDMA1_BASE + 0xA8)
#define REG_SC_SGRDMA1_54_H (REG_SC_SGRDMA1_BASE + 0xA9)
#define REG_SC_SGRDMA1_55_L (REG_SC_SGRDMA1_BASE + 0xAA)
#define REG_SC_SGRDMA1_55_H (REG_SC_SGRDMA1_BASE + 0xAB)
#define REG_SC_SGRDMA1_56_L (REG_SC_SGRDMA1_BASE + 0xAC)
#define REG_SC_SGRDMA1_56_H (REG_SC_SGRDMA1_BASE + 0xAD)
#define REG_SC_SGRDMA1_57_L (REG_SC_SGRDMA1_BASE + 0xAE)
#define REG_SC_SGRDMA1_57_H (REG_SC_SGRDMA1_BASE + 0xAF)
#define REG_SC_SGRDMA1_58_L (REG_SC_SGRDMA1_BASE + 0xB0)
#define REG_SC_SGRDMA1_58_H (REG_SC_SGRDMA1_BASE + 0xB1)
#define REG_SC_SGRDMA1_59_L (REG_SC_SGRDMA1_BASE + 0xB2)
#define REG_SC_SGRDMA1_59_H (REG_SC_SGRDMA1_BASE + 0xB3)
#define REG_SC_SGRDMA1_5A_L (REG_SC_SGRDMA1_BASE + 0xB4)
#define REG_SC_SGRDMA1_5A_H (REG_SC_SGRDMA1_BASE + 0xB5)
#define REG_SC_SGRDMA1_5B_L (REG_SC_SGRDMA1_BASE + 0xB6)
#define REG_SC_SGRDMA1_5B_H (REG_SC_SGRDMA1_BASE + 0xB7)
#define REG_SC_SGRDMA1_5C_L (REG_SC_SGRDMA1_BASE + 0xB8)
#define REG_SC_SGRDMA1_5C_H (REG_SC_SGRDMA1_BASE + 0xB9)
#define REG_SC_SGRDMA1_5D_L (REG_SC_SGRDMA1_BASE + 0xBA)
#define REG_SC_SGRDMA1_5D_H (REG_SC_SGRDMA1_BASE + 0xBB)
#define REG_SC_SGRDMA1_5E_L (REG_SC_SGRDMA1_BASE + 0xBC)
#define REG_SC_SGRDMA1_5E_H (REG_SC_SGRDMA1_BASE + 0xBD)
#define REG_SC_SGRDMA1_5F_L (REG_SC_SGRDMA1_BASE + 0xBE)
#define REG_SC_SGRDMA1_5F_H (REG_SC_SGRDMA1_BASE + 0xBF)
#define REG_SC_SGRDMA1_60_L (REG_SC_SGRDMA1_BASE + 0xC0)
#define REG_SC_SGRDMA1_60_H (REG_SC_SGRDMA1_BASE + 0xC1)
#define REG_SC_SGRDMA1_61_L (REG_SC_SGRDMA1_BASE + 0xC2)
#define REG_SC_SGRDMA1_61_H (REG_SC_SGRDMA1_BASE + 0xC3)
#define REG_SC_SGRDMA1_62_L (REG_SC_SGRDMA1_BASE + 0xC4)
#define REG_SC_SGRDMA1_62_H (REG_SC_SGRDMA1_BASE + 0xC5)
#define REG_SC_SGRDMA1_63_L (REG_SC_SGRDMA1_BASE + 0xC6)
#define REG_SC_SGRDMA1_63_H (REG_SC_SGRDMA1_BASE + 0xC7)
#define REG_SC_SGRDMA1_64_L (REG_SC_SGRDMA1_BASE + 0xC8)
#define REG_SC_SGRDMA1_64_H (REG_SC_SGRDMA1_BASE + 0xC9)
#define REG_SC_SGRDMA1_65_L (REG_SC_SGRDMA1_BASE + 0xCA)
#define REG_SC_SGRDMA1_65_H (REG_SC_SGRDMA1_BASE + 0xCB)
#define REG_SC_SGRDMA1_66_L (REG_SC_SGRDMA1_BASE + 0xCC)
#define REG_SC_SGRDMA1_66_H (REG_SC_SGRDMA1_BASE + 0xCD)
#define REG_SC_SGRDMA1_67_L (REG_SC_SGRDMA1_BASE + 0xCE)
#define REG_SC_SGRDMA1_67_H (REG_SC_SGRDMA1_BASE + 0xCF)
#define REG_SC_SGRDMA1_68_L (REG_SC_SGRDMA1_BASE + 0xD0)
#define REG_SC_SGRDMA1_68_H (REG_SC_SGRDMA1_BASE + 0xD1)
#define REG_SC_SGRDMA1_69_L (REG_SC_SGRDMA1_BASE + 0xD2)
#define REG_SC_SGRDMA1_69_H (REG_SC_SGRDMA1_BASE + 0xD3)
#define REG_SC_SGRDMA1_6A_L (REG_SC_SGRDMA1_BASE + 0xD4)
#define REG_SC_SGRDMA1_6A_H (REG_SC_SGRDMA1_BASE + 0xD5)
#define REG_SC_SGRDMA1_6B_L (REG_SC_SGRDMA1_BASE + 0xD6)
#define REG_SC_SGRDMA1_6B_H (REG_SC_SGRDMA1_BASE + 0xD7)
#define REG_SC_SGRDMA1_6C_L (REG_SC_SGRDMA1_BASE + 0xD8)
#define REG_SC_SGRDMA1_6C_H (REG_SC_SGRDMA1_BASE + 0xD9)
#define REG_SC_SGRDMA1_6D_L (REG_SC_SGRDMA1_BASE + 0xDA)
#define REG_SC_SGRDMA1_6D_H (REG_SC_SGRDMA1_BASE + 0xDB)
#define REG_SC_SGRDMA1_6E_L (REG_SC_SGRDMA1_BASE + 0xDC)
#define REG_SC_SGRDMA1_6E_H (REG_SC_SGRDMA1_BASE + 0xDD)
#define REG_SC_SGRDMA1_6F_L (REG_SC_SGRDMA1_BASE + 0xDE)
#define REG_SC_SGRDMA1_6F_H (REG_SC_SGRDMA1_BASE + 0xDF)
#define REG_SC_SGRDMA1_70_L (REG_SC_SGRDMA1_BASE + 0xE0)
#define REG_SC_SGRDMA1_70_H (REG_SC_SGRDMA1_BASE + 0xE1)
#define REG_SC_SGRDMA1_71_L (REG_SC_SGRDMA1_BASE + 0xE2)
#define REG_SC_SGRDMA1_71_H (REG_SC_SGRDMA1_BASE + 0xE3)
#define REG_SC_SGRDMA1_72_L (REG_SC_SGRDMA1_BASE + 0xE4)
#define REG_SC_SGRDMA1_72_H (REG_SC_SGRDMA1_BASE + 0xE5)
#define REG_SC_SGRDMA1_73_L (REG_SC_SGRDMA1_BASE + 0xE6)
#define REG_SC_SGRDMA1_73_H (REG_SC_SGRDMA1_BASE + 0xE7)
#define REG_SC_SGRDMA1_74_L (REG_SC_SGRDMA1_BASE + 0xE8)
#define REG_SC_SGRDMA1_74_H (REG_SC_SGRDMA1_BASE + 0xE9)
#define REG_SC_SGRDMA1_75_L (REG_SC_SGRDMA1_BASE + 0xEA)
#define REG_SC_SGRDMA1_75_H (REG_SC_SGRDMA1_BASE + 0xEB)
#define REG_SC_SGRDMA1_76_L (REG_SC_SGRDMA1_BASE + 0xEC)
#define REG_SC_SGRDMA1_76_H (REG_SC_SGRDMA1_BASE + 0xED)
#define REG_SC_SGRDMA1_77_L (REG_SC_SGRDMA1_BASE + 0xEE)
#define REG_SC_SGRDMA1_77_H (REG_SC_SGRDMA1_BASE + 0xEF)
#define REG_SC_SGRDMA1_78_L (REG_SC_SGRDMA1_BASE + 0xF0)
#define REG_SC_SGRDMA1_78_H (REG_SC_SGRDMA1_BASE + 0xF1)
#define REG_SC_SGRDMA1_79_L (REG_SC_SGRDMA1_BASE + 0xF2)
#define REG_SC_SGRDMA1_79_H (REG_SC_SGRDMA1_BASE + 0xF3)
#define REG_SC_SGRDMA1_7A_L (REG_SC_SGRDMA1_BASE + 0xF4)
#define REG_SC_SGRDMA1_7A_H (REG_SC_SGRDMA1_BASE + 0xF5)
#define REG_SC_SGRDMA1_7B_L (REG_SC_SGRDMA1_BASE + 0xF6)
#define REG_SC_SGRDMA1_7B_H (REG_SC_SGRDMA1_BASE + 0xF7)
#define REG_SC_SGRDMA1_7C_L (REG_SC_SGRDMA1_BASE + 0xF8)
#define REG_SC_SGRDMA1_7C_H (REG_SC_SGRDMA1_BASE + 0xF9)
#define REG_SC_SGRDMA1_7D_L (REG_SC_SGRDMA1_BASE + 0xFA)
#define REG_SC_SGRDMA1_7D_H (REG_SC_SGRDMA1_BASE + 0xFB)
#define REG_SC_SGRDMA1_7E_L (REG_SC_SGRDMA1_BASE + 0xFC)
#define REG_SC_SGRDMA1_7E_H (REG_SC_SGRDMA1_BASE + 0xFD)
#define REG_SC_SGRDMA1_7F_L (REG_SC_SGRDMA1_BASE + 0xFE)
#define REG_SC_SGRDMA1_7F_H (REG_SC_SGRDMA1_BASE + 0xFF)

#define REG_DISP_TTL_00_L (REG_DISP_TTL_BASE + 0x00)
#define REG_DISP_TTL_00_H (REG_DISP_TTL_BASE + 0x01)
#define REG_DISP_TTL_01_L (REG_DISP_TTL_BASE + 0x02)
#define REG_DISP_TTL_01_H (REG_DISP_TTL_BASE + 0x03)
#define REG_DISP_TTL_02_L (REG_DISP_TTL_BASE + 0x04)
#define REG_DISP_TTL_02_H (REG_DISP_TTL_BASE + 0x05)
#define REG_DISP_TTL_03_L (REG_DISP_TTL_BASE + 0x06)
#define REG_DISP_TTL_03_H (REG_DISP_TTL_BASE + 0x07)
#define REG_DISP_TTL_04_L (REG_DISP_TTL_BASE + 0x08)
#define REG_DISP_TTL_04_H (REG_DISP_TTL_BASE + 0x09)
#define REG_DISP_TTL_05_L (REG_DISP_TTL_BASE + 0x0A)
#define REG_DISP_TTL_05_H (REG_DISP_TTL_BASE + 0x0B)
#define REG_DISP_TTL_06_L (REG_DISP_TTL_BASE + 0x0C)
#define REG_DISP_TTL_06_H (REG_DISP_TTL_BASE + 0x0D)
#define REG_DISP_TTL_07_L (REG_DISP_TTL_BASE + 0x0E)
#define REG_DISP_TTL_07_H (REG_DISP_TTL_BASE + 0x0F)
#define REG_DISP_TTL_08_L (REG_DISP_TTL_BASE + 0x10)
#define REG_DISP_TTL_08_H (REG_DISP_TTL_BASE + 0x11)
#define REG_DISP_TTL_09_L (REG_DISP_TTL_BASE + 0x12)
#define REG_DISP_TTL_09_H (REG_DISP_TTL_BASE + 0x13)
#define REG_DISP_TTL_0A_L (REG_DISP_TTL_BASE + 0x14)
#define REG_DISP_TTL_0A_H (REG_DISP_TTL_BASE + 0x15)
#define REG_DISP_TTL_0B_L (REG_DISP_TTL_BASE + 0x16)
#define REG_DISP_TTL_0B_H (REG_DISP_TTL_BASE + 0x17)
#define REG_DISP_TTL_0C_L (REG_DISP_TTL_BASE + 0x18)
#define REG_DISP_TTL_0C_H (REG_DISP_TTL_BASE + 0x19)
#define REG_DISP_TTL_0D_L (REG_DISP_TTL_BASE + 0x1A)
#define REG_DISP_TTL_0D_H (REG_DISP_TTL_BASE + 0x1B)
#define REG_DISP_TTL_0E_L (REG_DISP_TTL_BASE + 0x1C)
#define REG_DISP_TTL_0E_H (REG_DISP_TTL_BASE + 0x1D)
#define REG_DISP_TTL_0F_L (REG_DISP_TTL_BASE + 0x1E)
#define REG_DISP_TTL_0F_H (REG_DISP_TTL_BASE + 0x1F)
#define REG_DISP_TTL_10_L (REG_DISP_TTL_BASE + 0x20)
#define REG_DISP_TTL_10_H (REG_DISP_TTL_BASE + 0x21)
#define REG_DISP_TTL_11_L (REG_DISP_TTL_BASE + 0x22)
#define REG_DISP_TTL_11_H (REG_DISP_TTL_BASE + 0x23)
#define REG_DISP_TTL_12_L (REG_DISP_TTL_BASE + 0x24)
#define REG_DISP_TTL_12_H (REG_DISP_TTL_BASE + 0x25)
#define REG_DISP_TTL_13_L (REG_DISP_TTL_BASE + 0x26)
#define REG_DISP_TTL_13_H (REG_DISP_TTL_BASE + 0x27)
#define REG_DISP_TTL_14_L (REG_DISP_TTL_BASE + 0x28)
#define REG_DISP_TTL_14_H (REG_DISP_TTL_BASE + 0x29)
#define REG_DISP_TTL_15_L (REG_DISP_TTL_BASE + 0x2A)
#define REG_DISP_TTL_15_H (REG_DISP_TTL_BASE + 0x2B)
#define REG_DISP_TTL_16_L (REG_DISP_TTL_BASE + 0x2C)
#define REG_DISP_TTL_16_H (REG_DISP_TTL_BASE + 0x2D)
#define REG_DISP_TTL_17_L (REG_DISP_TTL_BASE + 0x2E)
#define REG_DISP_TTL_17_H (REG_DISP_TTL_BASE + 0x2F)
#define REG_DISP_TTL_18_L (REG_DISP_TTL_BASE + 0x30)
#define REG_DISP_TTL_18_H (REG_DISP_TTL_BASE + 0x31)
#define REG_DISP_TTL_19_L (REG_DISP_TTL_BASE + 0x32)
#define REG_DISP_TTL_19_H (REG_DISP_TTL_BASE + 0x33)
#define REG_DISP_TTL_1A_L (REG_DISP_TTL_BASE + 0x34)
#define REG_DISP_TTL_1A_H (REG_DISP_TTL_BASE + 0x35)
#define REG_DISP_TTL_1B_L (REG_DISP_TTL_BASE + 0x36)
#define REG_DISP_TTL_1B_H (REG_DISP_TTL_BASE + 0x37)
#define REG_DISP_TTL_1C_L (REG_DISP_TTL_BASE + 0x38)
#define REG_DISP_TTL_1C_H (REG_DISP_TTL_BASE + 0x39)
#define REG_DISP_TTL_1D_L (REG_DISP_TTL_BASE + 0x3A)
#define REG_DISP_TTL_1D_H (REG_DISP_TTL_BASE + 0x3B)
#define REG_DISP_TTL_1E_L (REG_DISP_TTL_BASE + 0x3C)
#define REG_DISP_TTL_1E_H (REG_DISP_TTL_BASE + 0x3D)
#define REG_DISP_TTL_1F_L (REG_DISP_TTL_BASE + 0x3E)
#define REG_DISP_TTL_1F_H (REG_DISP_TTL_BASE + 0x3F)
#define REG_DISP_TTL_20_L (REG_DISP_TTL_BASE + 0x40)
#define REG_DISP_TTL_20_H (REG_DISP_TTL_BASE + 0x41)
#define REG_DISP_TTL_21_L (REG_DISP_TTL_BASE + 0x42)
#define REG_DISP_TTL_21_H (REG_DISP_TTL_BASE + 0x43)
#define REG_DISP_TTL_22_L (REG_DISP_TTL_BASE + 0x44)
#define REG_DISP_TTL_22_H (REG_DISP_TTL_BASE + 0x45)
#define REG_DISP_TTL_23_L (REG_DISP_TTL_BASE + 0x46)
#define REG_DISP_TTL_23_H (REG_DISP_TTL_BASE + 0x47)
#define REG_DISP_TTL_24_L (REG_DISP_TTL_BASE + 0x48)
#define REG_DISP_TTL_24_H (REG_DISP_TTL_BASE + 0x49)
#define REG_DISP_TTL_25_L (REG_DISP_TTL_BASE + 0x4A)
#define REG_DISP_TTL_25_H (REG_DISP_TTL_BASE + 0x4B)
#define REG_DISP_TTL_26_L (REG_DISP_TTL_BASE + 0x4C)
#define REG_DISP_TTL_26_H (REG_DISP_TTL_BASE + 0x4D)
#define REG_DISP_TTL_27_L (REG_DISP_TTL_BASE + 0x4E)
#define REG_DISP_TTL_27_H (REG_DISP_TTL_BASE + 0x4F)
#define REG_DISP_TTL_28_L (REG_DISP_TTL_BASE + 0x50)
#define REG_DISP_TTL_28_H (REG_DISP_TTL_BASE + 0x51)
#define REG_DISP_TTL_29_L (REG_DISP_TTL_BASE + 0x52)
#define REG_DISP_TTL_29_H (REG_DISP_TTL_BASE + 0x53)
#define REG_DISP_TTL_2A_L (REG_DISP_TTL_BASE + 0x54)
#define REG_DISP_TTL_2A_H (REG_DISP_TTL_BASE + 0x55)
#define REG_DISP_TTL_2B_L (REG_DISP_TTL_BASE + 0x56)
#define REG_DISP_TTL_2B_H (REG_DISP_TTL_BASE + 0x57)
#define REG_DISP_TTL_2C_L (REG_DISP_TTL_BASE + 0x58)
#define REG_DISP_TTL_2C_H (REG_DISP_TTL_BASE + 0x59)
#define REG_DISP_TTL_2D_L (REG_DISP_TTL_BASE + 0x5A)
#define REG_DISP_TTL_2D_H (REG_DISP_TTL_BASE + 0x5B)
#define REG_DISP_TTL_2E_L (REG_DISP_TTL_BASE + 0x5C)
#define REG_DISP_TTL_2E_H (REG_DISP_TTL_BASE + 0x5D)
#define REG_DISP_TTL_2F_L (REG_DISP_TTL_BASE + 0x5E)
#define REG_DISP_TTL_2F_H (REG_DISP_TTL_BASE + 0x5F)
#define REG_DISP_TTL_30_L (REG_DISP_TTL_BASE + 0x60)
#define REG_DISP_TTL_30_H (REG_DISP_TTL_BASE + 0x61)
#define REG_DISP_TTL_31_L (REG_DISP_TTL_BASE + 0x62)
#define REG_DISP_TTL_31_H (REG_DISP_TTL_BASE + 0x63)
#define REG_DISP_TTL_32_L (REG_DISP_TTL_BASE + 0x64)
#define REG_DISP_TTL_32_H (REG_DISP_TTL_BASE + 0x65)
#define REG_DISP_TTL_33_L (REG_DISP_TTL_BASE + 0x66)
#define REG_DISP_TTL_33_H (REG_DISP_TTL_BASE + 0x67)
#define REG_DISP_TTL_34_L (REG_DISP_TTL_BASE + 0x68)
#define REG_DISP_TTL_34_H (REG_DISP_TTL_BASE + 0x69)
#define REG_DISP_TTL_35_L (REG_DISP_TTL_BASE + 0x6A)
#define REG_DISP_TTL_35_H (REG_DISP_TTL_BASE + 0x6B)
#define REG_DISP_TTL_36_L (REG_DISP_TTL_BASE + 0x6C)
#define REG_DISP_TTL_36_H (REG_DISP_TTL_BASE + 0x6D)
#define REG_DISP_TTL_37_L (REG_DISP_TTL_BASE + 0x6E)
#define REG_DISP_TTL_37_H (REG_DISP_TTL_BASE + 0x6F)
#define REG_DISP_TTL_38_L (REG_DISP_TTL_BASE + 0x70)
#define REG_DISP_TTL_38_H (REG_DISP_TTL_BASE + 0x71)
#define REG_DISP_TTL_39_L (REG_DISP_TTL_BASE + 0x72)
#define REG_DISP_TTL_39_H (REG_DISP_TTL_BASE + 0x73)
#define REG_DISP_TTL_3A_L (REG_DISP_TTL_BASE + 0x74)
#define REG_DISP_TTL_3A_H (REG_DISP_TTL_BASE + 0x75)
#define REG_DISP_TTL_3B_L (REG_DISP_TTL_BASE + 0x76)
#define REG_DISP_TTL_3B_H (REG_DISP_TTL_BASE + 0x77)
#define REG_DISP_TTL_3C_L (REG_DISP_TTL_BASE + 0x78)
#define REG_DISP_TTL_3C_H (REG_DISP_TTL_BASE + 0x79)
#define REG_DISP_TTL_3D_L (REG_DISP_TTL_BASE + 0x7A)
#define REG_DISP_TTL_3D_H (REG_DISP_TTL_BASE + 0x7B)
#define REG_DISP_TTL_3E_L (REG_DISP_TTL_BASE + 0x7C)
#define REG_DISP_TTL_3E_H (REG_DISP_TTL_BASE + 0x7D)
#define REG_DISP_TTL_3F_L (REG_DISP_TTL_BASE + 0x7E)
#define REG_DISP_TTL_3F_H (REG_DISP_TTL_BASE + 0x7F)
#define REG_DISP_TTL_40_L (REG_DISP_TTL_BASE + 0x80)
#define REG_DISP_TTL_40_H (REG_DISP_TTL_BASE + 0x81)
#define REG_DISP_TTL_41_L (REG_DISP_TTL_BASE + 0x82)
#define REG_DISP_TTL_41_H (REG_DISP_TTL_BASE + 0x83)
#define REG_DISP_TTL_42_L (REG_DISP_TTL_BASE + 0x84)
#define REG_DISP_TTL_42_H (REG_DISP_TTL_BASE + 0x85)
#define REG_DISP_TTL_43_L (REG_DISP_TTL_BASE + 0x86)
#define REG_DISP_TTL_43_H (REG_DISP_TTL_BASE + 0x87)
#define REG_DISP_TTL_44_L (REG_DISP_TTL_BASE + 0x88)
#define REG_DISP_TTL_44_H (REG_DISP_TTL_BASE + 0x89)
#define REG_DISP_TTL_45_L (REG_DISP_TTL_BASE + 0x8A)
#define REG_DISP_TTL_45_H (REG_DISP_TTL_BASE + 0x8B)
#define REG_DISP_TTL_46_L (REG_DISP_TTL_BASE + 0x8C)
#define REG_DISP_TTL_46_H (REG_DISP_TTL_BASE + 0x8D)
#define REG_DISP_TTL_47_L (REG_DISP_TTL_BASE + 0x8E)
#define REG_DISP_TTL_47_H (REG_DISP_TTL_BASE + 0x8F)
#define REG_DISP_TTL_48_L (REG_DISP_TTL_BASE + 0x90)
#define REG_DISP_TTL_48_H (REG_DISP_TTL_BASE + 0x91)
#define REG_DISP_TTL_49_L (REG_DISP_TTL_BASE + 0x92)
#define REG_DISP_TTL_49_H (REG_DISP_TTL_BASE + 0x93)
#define REG_DISP_TTL_4A_L (REG_DISP_TTL_BASE + 0x94)
#define REG_DISP_TTL_4A_H (REG_DISP_TTL_BASE + 0x95)
#define REG_DISP_TTL_4B_L (REG_DISP_TTL_BASE + 0x96)
#define REG_DISP_TTL_4B_H (REG_DISP_TTL_BASE + 0x97)
#define REG_DISP_TTL_4C_L (REG_DISP_TTL_BASE + 0x98)
#define REG_DISP_TTL_4C_H (REG_DISP_TTL_BASE + 0x99)
#define REG_DISP_TTL_4D_L (REG_DISP_TTL_BASE + 0x9A)
#define REG_DISP_TTL_4D_H (REG_DISP_TTL_BASE + 0x9B)
#define REG_DISP_TTL_4E_L (REG_DISP_TTL_BASE + 0x9C)
#define REG_DISP_TTL_4E_H (REG_DISP_TTL_BASE + 0x9D)
#define REG_DISP_TTL_4F_L (REG_DISP_TTL_BASE + 0x9E)
#define REG_DISP_TTL_4F_H (REG_DISP_TTL_BASE + 0x9F)
#define REG_DISP_TTL_50_L (REG_DISP_TTL_BASE + 0xA0)
#define REG_DISP_TTL_50_H (REG_DISP_TTL_BASE + 0xA1)
#define REG_DISP_TTL_51_L (REG_DISP_TTL_BASE + 0xA2)
#define REG_DISP_TTL_51_H (REG_DISP_TTL_BASE + 0xA3)
#define REG_DISP_TTL_52_L (REG_DISP_TTL_BASE + 0xA4)
#define REG_DISP_TTL_52_H (REG_DISP_TTL_BASE + 0xA5)
#define REG_DISP_TTL_53_L (REG_DISP_TTL_BASE + 0xA6)
#define REG_DISP_TTL_53_H (REG_DISP_TTL_BASE + 0xA7)
#define REG_DISP_TTL_54_L (REG_DISP_TTL_BASE + 0xA8)
#define REG_DISP_TTL_54_H (REG_DISP_TTL_BASE + 0xA9)
#define REG_DISP_TTL_55_L (REG_DISP_TTL_BASE + 0xAA)
#define REG_DISP_TTL_55_H (REG_DISP_TTL_BASE + 0xAB)
#define REG_DISP_TTL_56_L (REG_DISP_TTL_BASE + 0xAC)
#define REG_DISP_TTL_56_H (REG_DISP_TTL_BASE + 0xAD)
#define REG_DISP_TTL_57_L (REG_DISP_TTL_BASE + 0xAE)
#define REG_DISP_TTL_57_H (REG_DISP_TTL_BASE + 0xAF)
#define REG_DISP_TTL_58_L (REG_DISP_TTL_BASE + 0xB0)
#define REG_DISP_TTL_58_H (REG_DISP_TTL_BASE + 0xB1)
#define REG_DISP_TTL_59_L (REG_DISP_TTL_BASE + 0xB2)
#define REG_DISP_TTL_59_H (REG_DISP_TTL_BASE + 0xB3)
#define REG_DISP_TTL_5A_L (REG_DISP_TTL_BASE + 0xB4)
#define REG_DISP_TTL_5A_H (REG_DISP_TTL_BASE + 0xB5)
#define REG_DISP_TTL_5B_L (REG_DISP_TTL_BASE + 0xB6)
#define REG_DISP_TTL_5B_H (REG_DISP_TTL_BASE + 0xB7)
#define REG_DISP_TTL_5C_L (REG_DISP_TTL_BASE + 0xB8)
#define REG_DISP_TTL_5C_H (REG_DISP_TTL_BASE + 0xB9)
#define REG_DISP_TTL_5D_L (REG_DISP_TTL_BASE + 0xBA)
#define REG_DISP_TTL_5D_H (REG_DISP_TTL_BASE + 0xBB)
#define REG_DISP_TTL_5E_L (REG_DISP_TTL_BASE + 0xBC)
#define REG_DISP_TTL_5E_H (REG_DISP_TTL_BASE + 0xBD)
#define REG_DISP_TTL_5F_L (REG_DISP_TTL_BASE + 0xBE)
#define REG_DISP_TTL_5F_H (REG_DISP_TTL_BASE + 0xBF)
#define REG_DISP_TTL_60_L (REG_DISP_TTL_BASE + 0xC0)
#define REG_DISP_TTL_60_H (REG_DISP_TTL_BASE + 0xC1)
#define REG_DISP_TTL_61_L (REG_DISP_TTL_BASE + 0xC2)
#define REG_DISP_TTL_61_H (REG_DISP_TTL_BASE + 0xC3)
#define REG_DISP_TTL_62_L (REG_DISP_TTL_BASE + 0xC4)
#define REG_DISP_TTL_62_H (REG_DISP_TTL_BASE + 0xC5)
#define REG_DISP_TTL_63_L (REG_DISP_TTL_BASE + 0xC6)
#define REG_DISP_TTL_63_H (REG_DISP_TTL_BASE + 0xC7)
#define REG_DISP_TTL_64_L (REG_DISP_TTL_BASE + 0xC8)
#define REG_DISP_TTL_64_H (REG_DISP_TTL_BASE + 0xC9)
#define REG_DISP_TTL_65_L (REG_DISP_TTL_BASE + 0xCA)
#define REG_DISP_TTL_65_H (REG_DISP_TTL_BASE + 0xCB)
#define REG_DISP_TTL_66_L (REG_DISP_TTL_BASE + 0xCC)
#define REG_DISP_TTL_66_H (REG_DISP_TTL_BASE + 0xCD)
#define REG_DISP_TTL_67_L (REG_DISP_TTL_BASE + 0xCE)
#define REG_DISP_TTL_67_H (REG_DISP_TTL_BASE + 0xCF)
#define REG_DISP_TTL_68_L (REG_DISP_TTL_BASE + 0xD0)
#define REG_DISP_TTL_68_H (REG_DISP_TTL_BASE + 0xD1)
#define REG_DISP_TTL_69_L (REG_DISP_TTL_BASE + 0xD2)
#define REG_DISP_TTL_69_H (REG_DISP_TTL_BASE + 0xD3)
#define REG_DISP_TTL_6A_L (REG_DISP_TTL_BASE + 0xD4)
#define REG_DISP_TTL_6A_H (REG_DISP_TTL_BASE + 0xD5)
#define REG_DISP_TTL_6B_L (REG_DISP_TTL_BASE + 0xD6)
#define REG_DISP_TTL_6B_H (REG_DISP_TTL_BASE + 0xD7)
#define REG_DISP_TTL_6C_L (REG_DISP_TTL_BASE + 0xD8)
#define REG_DISP_TTL_6C_H (REG_DISP_TTL_BASE + 0xD9)
#define REG_DISP_TTL_6D_L (REG_DISP_TTL_BASE + 0xDA)
#define REG_DISP_TTL_6D_H (REG_DISP_TTL_BASE + 0xDB)
#define REG_DISP_TTL_6E_L (REG_DISP_TTL_BASE + 0xDC)
#define REG_DISP_TTL_6E_H (REG_DISP_TTL_BASE + 0xDD)
#define REG_DISP_TTL_6F_L (REG_DISP_TTL_BASE + 0xDE)
#define REG_DISP_TTL_6F_H (REG_DISP_TTL_BASE + 0xDF)
#define REG_DISP_TTL_70_L (REG_DISP_TTL_BASE + 0xE0)
#define REG_DISP_TTL_70_H (REG_DISP_TTL_BASE + 0xE1)
#define REG_DISP_TTL_71_L (REG_DISP_TTL_BASE + 0xE2)
#define REG_DISP_TTL_71_H (REG_DISP_TTL_BASE + 0xE3)
#define REG_DISP_TTL_72_L (REG_DISP_TTL_BASE + 0xE4)
#define REG_DISP_TTL_72_H (REG_DISP_TTL_BASE + 0xE5)
#define REG_DISP_TTL_73_L (REG_DISP_TTL_BASE + 0xE6)
#define REG_DISP_TTL_73_H (REG_DISP_TTL_BASE + 0xE7)
#define REG_DISP_TTL_74_L (REG_DISP_TTL_BASE + 0xE8)
#define REG_DISP_TTL_74_H (REG_DISP_TTL_BASE + 0xE9)
#define REG_DISP_TTL_75_L (REG_DISP_TTL_BASE + 0xEA)
#define REG_DISP_TTL_75_H (REG_DISP_TTL_BASE + 0xEB)
#define REG_DISP_TTL_76_L (REG_DISP_TTL_BASE + 0xEC)
#define REG_DISP_TTL_76_H (REG_DISP_TTL_BASE + 0xED)
#define REG_DISP_TTL_77_L (REG_DISP_TTL_BASE + 0xEE)
#define REG_DISP_TTL_77_H (REG_DISP_TTL_BASE + 0xEF)
#define REG_DISP_TTL_78_L (REG_DISP_TTL_BASE + 0xF0)
#define REG_DISP_TTL_78_H (REG_DISP_TTL_BASE + 0xF1)
#define REG_DISP_TTL_79_L (REG_DISP_TTL_BASE + 0xF2)
#define REG_DISP_TTL_79_H (REG_DISP_TTL_BASE + 0xF3)
#define REG_DISP_TTL_7A_L (REG_DISP_TTL_BASE + 0xF4)
#define REG_DISP_TTL_7A_H (REG_DISP_TTL_BASE + 0xF5)
#define REG_DISP_TTL_7B_L (REG_DISP_TTL_BASE + 0xF6)
#define REG_DISP_TTL_7B_H (REG_DISP_TTL_BASE + 0xF7)
#define REG_DISP_TTL_7C_L (REG_DISP_TTL_BASE + 0xF8)
#define REG_DISP_TTL_7C_H (REG_DISP_TTL_BASE + 0xF9)
#define REG_DISP_TTL_7D_L (REG_DISP_TTL_BASE + 0xFA)
#define REG_DISP_TTL_7D_H (REG_DISP_TTL_BASE + 0xFB)
#define REG_DISP_TTL_7E_L (REG_DISP_TTL_BASE + 0xFC)
#define REG_DISP_TTL_7E_H (REG_DISP_TTL_BASE + 0xFD)
#define REG_DISP_TTL_7F_L (REG_DISP_TTL_BASE + 0xFE)
#define REG_DISP_TTL_7F_H (REG_DISP_TTL_BASE + 0xFF)

#define REG_SC_RDMA1_00_L (REG_SC_RDMA1_BASE + 0x00)
#define REG_SC_RDMA1_00_H (REG_SC_RDMA1_BASE + 0x01)
#define REG_SC_RDMA1_01_L (REG_SC_RDMA1_BASE + 0x02)
#define REG_SC_RDMA1_01_H (REG_SC_RDMA1_BASE + 0x03)
#define REG_SC_RDMA1_02_L (REG_SC_RDMA1_BASE + 0x04)
#define REG_SC_RDMA1_02_H (REG_SC_RDMA1_BASE + 0x05)
#define REG_SC_RDMA1_03_L (REG_SC_RDMA1_BASE + 0x06)
#define REG_SC_RDMA1_03_H (REG_SC_RDMA1_BASE + 0x07)
#define REG_SC_RDMA1_04_L (REG_SC_RDMA1_BASE + 0x08)
#define REG_SC_RDMA1_04_H (REG_SC_RDMA1_BASE + 0x09)
#define REG_SC_RDMA1_05_L (REG_SC_RDMA1_BASE + 0x0A)
#define REG_SC_RDMA1_05_H (REG_SC_RDMA1_BASE + 0x0B)
#define REG_SC_RDMA1_06_L (REG_SC_RDMA1_BASE + 0x0C)
#define REG_SC_RDMA1_06_H (REG_SC_RDMA1_BASE + 0x0D)
#define REG_SC_RDMA1_07_L (REG_SC_RDMA1_BASE + 0x0E)
#define REG_SC_RDMA1_07_H (REG_SC_RDMA1_BASE + 0x0F)
#define REG_SC_RDMA1_08_L (REG_SC_RDMA1_BASE + 0x10)
#define REG_SC_RDMA1_08_H (REG_SC_RDMA1_BASE + 0x11)
#define REG_SC_RDMA1_09_L (REG_SC_RDMA1_BASE + 0x12)
#define REG_SC_RDMA1_09_H (REG_SC_RDMA1_BASE + 0x13)
#define REG_SC_RDMA1_0A_L (REG_SC_RDMA1_BASE + 0x14)
#define REG_SC_RDMA1_0A_H (REG_SC_RDMA1_BASE + 0x15)
#define REG_SC_RDMA1_0B_L (REG_SC_RDMA1_BASE + 0x16)
#define REG_SC_RDMA1_0B_H (REG_SC_RDMA1_BASE + 0x17)
#define REG_SC_RDMA1_0C_L (REG_SC_RDMA1_BASE + 0x18)
#define REG_SC_RDMA1_0C_H (REG_SC_RDMA1_BASE + 0x19)
#define REG_SC_RDMA1_0D_L (REG_SC_RDMA1_BASE + 0x1A)
#define REG_SC_RDMA1_0D_H (REG_SC_RDMA1_BASE + 0x1B)
#define REG_SC_RDMA1_0E_L (REG_SC_RDMA1_BASE + 0x1C)
#define REG_SC_RDMA1_0E_H (REG_SC_RDMA1_BASE + 0x1D)
#define REG_SC_RDMA1_0F_L (REG_SC_RDMA1_BASE + 0x1E)
#define REG_SC_RDMA1_0F_H (REG_SC_RDMA1_BASE + 0x1F)
#define REG_SC_RDMA1_10_L (REG_SC_RDMA1_BASE + 0x20)
#define REG_SC_RDMA1_10_H (REG_SC_RDMA1_BASE + 0x21)
#define REG_SC_RDMA1_11_L (REG_SC_RDMA1_BASE + 0x22)
#define REG_SC_RDMA1_11_H (REG_SC_RDMA1_BASE + 0x23)
#define REG_SC_RDMA1_12_L (REG_SC_RDMA1_BASE + 0x24)
#define REG_SC_RDMA1_12_H (REG_SC_RDMA1_BASE + 0x25)
#define REG_SC_RDMA1_13_L (REG_SC_RDMA1_BASE + 0x26)
#define REG_SC_RDMA1_13_H (REG_SC_RDMA1_BASE + 0x27)
#define REG_SC_RDMA1_14_L (REG_SC_RDMA1_BASE + 0x28)
#define REG_SC_RDMA1_14_H (REG_SC_RDMA1_BASE + 0x29)
#define REG_SC_RDMA1_15_L (REG_SC_RDMA1_BASE + 0x2A)
#define REG_SC_RDMA1_15_H (REG_SC_RDMA1_BASE + 0x2B)
#define REG_SC_RDMA1_16_L (REG_SC_RDMA1_BASE + 0x2C)
#define REG_SC_RDMA1_16_H (REG_SC_RDMA1_BASE + 0x2D)
#define REG_SC_RDMA1_17_L (REG_SC_RDMA1_BASE + 0x2E)
#define REG_SC_RDMA1_17_H (REG_SC_RDMA1_BASE + 0x2F)
#define REG_SC_RDMA1_18_L (REG_SC_RDMA1_BASE + 0x30)
#define REG_SC_RDMA1_18_H (REG_SC_RDMA1_BASE + 0x31)
#define REG_SC_RDMA1_19_L (REG_SC_RDMA1_BASE + 0x32)
#define REG_SC_RDMA1_19_H (REG_SC_RDMA1_BASE + 0x33)
#define REG_SC_RDMA1_1A_L (REG_SC_RDMA1_BASE + 0x34)
#define REG_SC_RDMA1_1A_H (REG_SC_RDMA1_BASE + 0x35)
#define REG_SC_RDMA1_1B_L (REG_SC_RDMA1_BASE + 0x36)
#define REG_SC_RDMA1_1B_H (REG_SC_RDMA1_BASE + 0x37)
#define REG_SC_RDMA1_1C_L (REG_SC_RDMA1_BASE + 0x38)
#define REG_SC_RDMA1_1C_H (REG_SC_RDMA1_BASE + 0x39)
#define REG_SC_RDMA1_1D_L (REG_SC_RDMA1_BASE + 0x3A)
#define REG_SC_RDMA1_1D_H (REG_SC_RDMA1_BASE + 0x3B)
#define REG_SC_RDMA1_1E_L (REG_SC_RDMA1_BASE + 0x3C)
#define REG_SC_RDMA1_1E_H (REG_SC_RDMA1_BASE + 0x3D)
#define REG_SC_RDMA1_1F_L (REG_SC_RDMA1_BASE + 0x3E)
#define REG_SC_RDMA1_1F_H (REG_SC_RDMA1_BASE + 0x3F)
#define REG_SC_RDMA1_20_L (REG_SC_RDMA1_BASE + 0x40)
#define REG_SC_RDMA1_20_H (REG_SC_RDMA1_BASE + 0x41)
#define REG_SC_RDMA1_21_L (REG_SC_RDMA1_BASE + 0x42)
#define REG_SC_RDMA1_21_H (REG_SC_RDMA1_BASE + 0x43)
#define REG_SC_RDMA1_22_L (REG_SC_RDMA1_BASE + 0x44)
#define REG_SC_RDMA1_22_H (REG_SC_RDMA1_BASE + 0x45)
#define REG_SC_RDMA1_23_L (REG_SC_RDMA1_BASE + 0x46)
#define REG_SC_RDMA1_23_H (REG_SC_RDMA1_BASE + 0x47)
#define REG_SC_RDMA1_24_L (REG_SC_RDMA1_BASE + 0x48)
#define REG_SC_RDMA1_24_H (REG_SC_RDMA1_BASE + 0x49)
#define REG_SC_RDMA1_25_L (REG_SC_RDMA1_BASE + 0x4A)
#define REG_SC_RDMA1_25_H (REG_SC_RDMA1_BASE + 0x4B)
#define REG_SC_RDMA1_26_L (REG_SC_RDMA1_BASE + 0x4C)
#define REG_SC_RDMA1_26_H (REG_SC_RDMA1_BASE + 0x4D)
#define REG_SC_RDMA1_27_L (REG_SC_RDMA1_BASE + 0x4E)
#define REG_SC_RDMA1_27_H (REG_SC_RDMA1_BASE + 0x4F)
#define REG_SC_RDMA1_28_L (REG_SC_RDMA1_BASE + 0x50)
#define REG_SC_RDMA1_28_H (REG_SC_RDMA1_BASE + 0x51)
#define REG_SC_RDMA1_29_L (REG_SC_RDMA1_BASE + 0x52)
#define REG_SC_RDMA1_29_H (REG_SC_RDMA1_BASE + 0x53)
#define REG_SC_RDMA1_2A_L (REG_SC_RDMA1_BASE + 0x54)
#define REG_SC_RDMA1_2A_H (REG_SC_RDMA1_BASE + 0x55)
#define REG_SC_RDMA1_2B_L (REG_SC_RDMA1_BASE + 0x56)
#define REG_SC_RDMA1_2B_H (REG_SC_RDMA1_BASE + 0x57)
#define REG_SC_RDMA1_2C_L (REG_SC_RDMA1_BASE + 0x58)
#define REG_SC_RDMA1_2C_H (REG_SC_RDMA1_BASE + 0x59)
#define REG_SC_RDMA1_2D_L (REG_SC_RDMA1_BASE + 0x5A)
#define REG_SC_RDMA1_2D_H (REG_SC_RDMA1_BASE + 0x5B)
#define REG_SC_RDMA1_2E_L (REG_SC_RDMA1_BASE + 0x5C)
#define REG_SC_RDMA1_2E_H (REG_SC_RDMA1_BASE + 0x5D)
#define REG_SC_RDMA1_2F_L (REG_SC_RDMA1_BASE + 0x5E)
#define REG_SC_RDMA1_2F_H (REG_SC_RDMA1_BASE + 0x5F)
#define REG_SC_RDMA1_30_L (REG_SC_RDMA1_BASE + 0x60)
#define REG_SC_RDMA1_30_H (REG_SC_RDMA1_BASE + 0x61)
#define REG_SC_RDMA1_31_L (REG_SC_RDMA1_BASE + 0x62)
#define REG_SC_RDMA1_31_H (REG_SC_RDMA1_BASE + 0x63)
#define REG_SC_RDMA1_32_L (REG_SC_RDMA1_BASE + 0x64)
#define REG_SC_RDMA1_32_H (REG_SC_RDMA1_BASE + 0x65)
#define REG_SC_RDMA1_33_L (REG_SC_RDMA1_BASE + 0x66)
#define REG_SC_RDMA1_33_H (REG_SC_RDMA1_BASE + 0x67)
#define REG_SC_RDMA1_34_L (REG_SC_RDMA1_BASE + 0x68)
#define REG_SC_RDMA1_34_H (REG_SC_RDMA1_BASE + 0x69)
#define REG_SC_RDMA1_35_L (REG_SC_RDMA1_BASE + 0x6A)
#define REG_SC_RDMA1_35_H (REG_SC_RDMA1_BASE + 0x6B)
#define REG_SC_RDMA1_36_L (REG_SC_RDMA1_BASE + 0x6C)
#define REG_SC_RDMA1_36_H (REG_SC_RDMA1_BASE + 0x6D)
#define REG_SC_RDMA1_37_L (REG_SC_RDMA1_BASE + 0x6E)
#define REG_SC_RDMA1_37_H (REG_SC_RDMA1_BASE + 0x6F)
#define REG_SC_RDMA1_38_L (REG_SC_RDMA1_BASE + 0x70)
#define REG_SC_RDMA1_38_H (REG_SC_RDMA1_BASE + 0x71)
#define REG_SC_RDMA1_39_L (REG_SC_RDMA1_BASE + 0x72)
#define REG_SC_RDMA1_39_H (REG_SC_RDMA1_BASE + 0x73)
#define REG_SC_RDMA1_3A_L (REG_SC_RDMA1_BASE + 0x74)
#define REG_SC_RDMA1_3A_H (REG_SC_RDMA1_BASE + 0x75)
#define REG_SC_RDMA1_3B_L (REG_SC_RDMA1_BASE + 0x76)
#define REG_SC_RDMA1_3B_H (REG_SC_RDMA1_BASE + 0x77)
#define REG_SC_RDMA1_3C_L (REG_SC_RDMA1_BASE + 0x78)
#define REG_SC_RDMA1_3C_H (REG_SC_RDMA1_BASE + 0x79)
#define REG_SC_RDMA1_3D_L (REG_SC_RDMA1_BASE + 0x7A)
#define REG_SC_RDMA1_3D_H (REG_SC_RDMA1_BASE + 0x7B)
#define REG_SC_RDMA1_3E_L (REG_SC_RDMA1_BASE + 0x7C)
#define REG_SC_RDMA1_3E_H (REG_SC_RDMA1_BASE + 0x7D)
#define REG_SC_RDMA1_3F_L (REG_SC_RDMA1_BASE + 0x7E)
#define REG_SC_RDMA1_3F_H (REG_SC_RDMA1_BASE + 0x7F)
#define REG_SC_RDMA1_40_L (REG_SC_RDMA1_BASE + 0x80)
#define REG_SC_RDMA1_40_H (REG_SC_RDMA1_BASE + 0x81)
#define REG_SC_RDMA1_41_L (REG_SC_RDMA1_BASE + 0x82)
#define REG_SC_RDMA1_41_H (REG_SC_RDMA1_BASE + 0x83)
#define REG_SC_RDMA1_42_L (REG_SC_RDMA1_BASE + 0x84)
#define REG_SC_RDMA1_42_H (REG_SC_RDMA1_BASE + 0x85)
#define REG_SC_RDMA1_43_L (REG_SC_RDMA1_BASE + 0x86)
#define REG_SC_RDMA1_43_H (REG_SC_RDMA1_BASE + 0x87)
#define REG_SC_RDMA1_44_L (REG_SC_RDMA1_BASE + 0x88)
#define REG_SC_RDMA1_44_H (REG_SC_RDMA1_BASE + 0x89)
#define REG_SC_RDMA1_45_L (REG_SC_RDMA1_BASE + 0x8A)
#define REG_SC_RDMA1_45_H (REG_SC_RDMA1_BASE + 0x8B)
#define REG_SC_RDMA1_46_L (REG_SC_RDMA1_BASE + 0x8C)
#define REG_SC_RDMA1_46_H (REG_SC_RDMA1_BASE + 0x8D)
#define REG_SC_RDMA1_47_L (REG_SC_RDMA1_BASE + 0x8E)
#define REG_SC_RDMA1_47_H (REG_SC_RDMA1_BASE + 0x8F)
#define REG_SC_RDMA1_48_L (REG_SC_RDMA1_BASE + 0x90)
#define REG_SC_RDMA1_48_H (REG_SC_RDMA1_BASE + 0x91)
#define REG_SC_RDMA1_49_L (REG_SC_RDMA1_BASE + 0x92)
#define REG_SC_RDMA1_49_H (REG_SC_RDMA1_BASE + 0x93)
#define REG_SC_RDMA1_4A_L (REG_SC_RDMA1_BASE + 0x94)
#define REG_SC_RDMA1_4A_H (REG_SC_RDMA1_BASE + 0x95)
#define REG_SC_RDMA1_4B_L (REG_SC_RDMA1_BASE + 0x96)
#define REG_SC_RDMA1_4B_H (REG_SC_RDMA1_BASE + 0x97)
#define REG_SC_RDMA1_4C_L (REG_SC_RDMA1_BASE + 0x98)
#define REG_SC_RDMA1_4C_H (REG_SC_RDMA1_BASE + 0x99)
#define REG_SC_RDMA1_4D_L (REG_SC_RDMA1_BASE + 0x9A)
#define REG_SC_RDMA1_4D_H (REG_SC_RDMA1_BASE + 0x9B)
#define REG_SC_RDMA1_4E_L (REG_SC_RDMA1_BASE + 0x9C)
#define REG_SC_RDMA1_4E_H (REG_SC_RDMA1_BASE + 0x9D)
#define REG_SC_RDMA1_4F_L (REG_SC_RDMA1_BASE + 0x9E)
#define REG_SC_RDMA1_4F_H (REG_SC_RDMA1_BASE + 0x9F)
#define REG_SC_RDMA1_50_L (REG_SC_RDMA1_BASE + 0xA0)
#define REG_SC_RDMA1_50_H (REG_SC_RDMA1_BASE + 0xA1)
#define REG_SC_RDMA1_51_L (REG_SC_RDMA1_BASE + 0xA2)
#define REG_SC_RDMA1_51_H (REG_SC_RDMA1_BASE + 0xA3)
#define REG_SC_RDMA1_52_L (REG_SC_RDMA1_BASE + 0xA4)
#define REG_SC_RDMA1_52_H (REG_SC_RDMA1_BASE + 0xA5)
#define REG_SC_RDMA1_53_L (REG_SC_RDMA1_BASE + 0xA6)
#define REG_SC_RDMA1_53_H (REG_SC_RDMA1_BASE + 0xA7)
#define REG_SC_RDMA1_54_L (REG_SC_RDMA1_BASE + 0xA8)
#define REG_SC_RDMA1_54_H (REG_SC_RDMA1_BASE + 0xA9)
#define REG_SC_RDMA1_55_L (REG_SC_RDMA1_BASE + 0xAA)
#define REG_SC_RDMA1_55_H (REG_SC_RDMA1_BASE + 0xAB)
#define REG_SC_RDMA1_56_L (REG_SC_RDMA1_BASE + 0xAC)
#define REG_SC_RDMA1_56_H (REG_SC_RDMA1_BASE + 0xAD)
#define REG_SC_RDMA1_57_L (REG_SC_RDMA1_BASE + 0xAE)
#define REG_SC_RDMA1_57_H (REG_SC_RDMA1_BASE + 0xAF)
#define REG_SC_RDMA1_58_L (REG_SC_RDMA1_BASE + 0xB0)
#define REG_SC_RDMA1_58_H (REG_SC_RDMA1_BASE + 0xB1)
#define REG_SC_RDMA1_59_L (REG_SC_RDMA1_BASE + 0xB2)
#define REG_SC_RDMA1_59_H (REG_SC_RDMA1_BASE + 0xB3)
#define REG_SC_RDMA1_5A_L (REG_SC_RDMA1_BASE + 0xB4)
#define REG_SC_RDMA1_5A_H (REG_SC_RDMA1_BASE + 0xB5)
#define REG_SC_RDMA1_5B_L (REG_SC_RDMA1_BASE + 0xB6)
#define REG_SC_RDMA1_5B_H (REG_SC_RDMA1_BASE + 0xB7)
#define REG_SC_RDMA1_5C_L (REG_SC_RDMA1_BASE + 0xB8)
#define REG_SC_RDMA1_5C_H (REG_SC_RDMA1_BASE + 0xB9)
#define REG_SC_RDMA1_5D_L (REG_SC_RDMA1_BASE + 0xBA)
#define REG_SC_RDMA1_5D_H (REG_SC_RDMA1_BASE + 0xBB)
#define REG_SC_RDMA1_5E_L (REG_SC_RDMA1_BASE + 0xBC)
#define REG_SC_RDMA1_5E_H (REG_SC_RDMA1_BASE + 0xBD)
#define REG_SC_RDMA1_5F_L (REG_SC_RDMA1_BASE + 0xBE)
#define REG_SC_RDMA1_5F_H (REG_SC_RDMA1_BASE + 0xBF)
#define REG_SC_RDMA1_60_L (REG_SC_RDMA1_BASE + 0xC0)
#define REG_SC_RDMA1_60_H (REG_SC_RDMA1_BASE + 0xC1)
#define REG_SC_RDMA1_61_L (REG_SC_RDMA1_BASE + 0xC2)
#define REG_SC_RDMA1_61_H (REG_SC_RDMA1_BASE + 0xC3)
#define REG_SC_RDMA1_62_L (REG_SC_RDMA1_BASE + 0xC4)
#define REG_SC_RDMA1_62_H (REG_SC_RDMA1_BASE + 0xC5)
#define REG_SC_RDMA1_63_L (REG_SC_RDMA1_BASE + 0xC6)
#define REG_SC_RDMA1_63_H (REG_SC_RDMA1_BASE + 0xC7)
#define REG_SC_RDMA1_64_L (REG_SC_RDMA1_BASE + 0xC8)
#define REG_SC_RDMA1_64_H (REG_SC_RDMA1_BASE + 0xC9)
#define REG_SC_RDMA1_65_L (REG_SC_RDMA1_BASE + 0xCA)
#define REG_SC_RDMA1_65_H (REG_SC_RDMA1_BASE + 0xCB)
#define REG_SC_RDMA1_66_L (REG_SC_RDMA1_BASE + 0xCC)
#define REG_SC_RDMA1_66_H (REG_SC_RDMA1_BASE + 0xCD)
#define REG_SC_RDMA1_67_L (REG_SC_RDMA1_BASE + 0xCE)
#define REG_SC_RDMA1_67_H (REG_SC_RDMA1_BASE + 0xCF)
#define REG_SC_RDMA1_68_L (REG_SC_RDMA1_BASE + 0xD0)
#define REG_SC_RDMA1_68_H (REG_SC_RDMA1_BASE + 0xD1)
#define REG_SC_RDMA1_69_L (REG_SC_RDMA1_BASE + 0xD2)
#define REG_SC_RDMA1_69_H (REG_SC_RDMA1_BASE + 0xD3)
#define REG_SC_RDMA1_6A_L (REG_SC_RDMA1_BASE + 0xD4)
#define REG_SC_RDMA1_6A_H (REG_SC_RDMA1_BASE + 0xD5)
#define REG_SC_RDMA1_6B_L (REG_SC_RDMA1_BASE + 0xD6)
#define REG_SC_RDMA1_6B_H (REG_SC_RDMA1_BASE + 0xD7)
#define REG_SC_RDMA1_6C_L (REG_SC_RDMA1_BASE + 0xD8)
#define REG_SC_RDMA1_6C_H (REG_SC_RDMA1_BASE + 0xD9)
#define REG_SC_RDMA1_6D_L (REG_SC_RDMA1_BASE + 0xDA)
#define REG_SC_RDMA1_6D_H (REG_SC_RDMA1_BASE + 0xDB)
#define REG_SC_RDMA1_6E_L (REG_SC_RDMA1_BASE + 0xDC)
#define REG_SC_RDMA1_6E_H (REG_SC_RDMA1_BASE + 0xDD)
#define REG_SC_RDMA1_6F_L (REG_SC_RDMA1_BASE + 0xDE)
#define REG_SC_RDMA1_6F_H (REG_SC_RDMA1_BASE + 0xDF)
#define REG_SC_RDMA1_70_L (REG_SC_RDMA1_BASE + 0xE0)
#define REG_SC_RDMA1_70_H (REG_SC_RDMA1_BASE + 0xE1)
#define REG_SC_RDMA1_71_L (REG_SC_RDMA1_BASE + 0xE2)
#define REG_SC_RDMA1_71_H (REG_SC_RDMA1_BASE + 0xE3)
#define REG_SC_RDMA1_72_L (REG_SC_RDMA1_BASE + 0xE4)
#define REG_SC_RDMA1_72_H (REG_SC_RDMA1_BASE + 0xE5)
#define REG_SC_RDMA1_73_L (REG_SC_RDMA1_BASE + 0xE6)
#define REG_SC_RDMA1_73_H (REG_SC_RDMA1_BASE + 0xE7)
#define REG_SC_RDMA1_74_L (REG_SC_RDMA1_BASE + 0xE8)
#define REG_SC_RDMA1_74_H (REG_SC_RDMA1_BASE + 0xE9)
#define REG_SC_RDMA1_75_L (REG_SC_RDMA1_BASE + 0xEA)
#define REG_SC_RDMA1_75_H (REG_SC_RDMA1_BASE + 0xEB)
#define REG_SC_RDMA1_76_L (REG_SC_RDMA1_BASE + 0xEC)
#define REG_SC_RDMA1_76_H (REG_SC_RDMA1_BASE + 0xED)
#define REG_SC_RDMA1_77_L (REG_SC_RDMA1_BASE + 0xEE)
#define REG_SC_RDMA1_77_H (REG_SC_RDMA1_BASE + 0xEF)
#define REG_SC_RDMA1_78_L (REG_SC_RDMA1_BASE + 0xF0)
#define REG_SC_RDMA1_78_H (REG_SC_RDMA1_BASE + 0xF1)
#define REG_SC_RDMA1_79_L (REG_SC_RDMA1_BASE + 0xF2)
#define REG_SC_RDMA1_79_H (REG_SC_RDMA1_BASE + 0xF3)
#define REG_SC_RDMA1_7A_L (REG_SC_RDMA1_BASE + 0xF4)
#define REG_SC_RDMA1_7A_H (REG_SC_RDMA1_BASE + 0xF5)
#define REG_SC_RDMA1_7B_L (REG_SC_RDMA1_BASE + 0xF6)
#define REG_SC_RDMA1_7B_H (REG_SC_RDMA1_BASE + 0xF7)
#define REG_SC_RDMA1_7C_L (REG_SC_RDMA1_BASE + 0xF8)
#define REG_SC_RDMA1_7C_H (REG_SC_RDMA1_BASE + 0xF9)
#define REG_SC_RDMA1_7D_L (REG_SC_RDMA1_BASE + 0xFA)
#define REG_SC_RDMA1_7D_H (REG_SC_RDMA1_BASE + 0xFB)
#define REG_SC_RDMA1_7E_L (REG_SC_RDMA1_BASE + 0xFC)
#define REG_SC_RDMA1_7E_H (REG_SC_RDMA1_BASE + 0xFD)
#define REG_SC_RDMA1_7F_L (REG_SC_RDMA1_BASE + 0xFE)
#define REG_SC_RDMA1_7F_H (REG_SC_RDMA1_BASE + 0xFF)

#define REG_SC_TOP_1_40_L (REG_SC_TOP_1_BASE + 0x80) // reg_sc_int_clr
#define REG_SC_TOP_1_40_H (REG_SC_TOP_1_BASE + 0x81)
#define REG_SC_TOP_1_41_L (REG_SC_TOP_1_BASE + 0x82)
#define REG_SC_TOP_1_41_H (REG_SC_TOP_1_BASE + 0x83)
#define REG_SC_TOP_1_42_L (REG_SC_TOP_1_BASE + 0x84)
#define REG_SC_TOP_1_42_H (REG_SC_TOP_1_BASE + 0x85)
#define REG_SC_TOP_1_72_L (REG_SC_TOP_1_BASE + 0xE4) // reg_sc_int7_mask
#define REG_SC_TOP_1_72_H (REG_SC_TOP_1_BASE + 0xE5)
#define REG_SC_TOP_1_73_L (REG_SC_TOP_1_BASE + 0xE6)
#define REG_SC_TOP_1_73_H (REG_SC_TOP_1_BASE + 0xE7)
#define REG_SC_TOP_1_74_L (REG_SC_TOP_1_BASE + 0xE8)
#define REG_SC_TOP_1_74_H (REG_SC_TOP_1_BASE + 0xE9)
#define REG_SC_TOP_1_75_L (REG_SC_TOP_1_BASE + 0xEA) // reg_sc_int7_force
#define REG_SC_TOP_1_75_H (REG_SC_TOP_1_BASE + 0xEB)
#define REG_SC_TOP_1_76_L (REG_SC_TOP_1_BASE + 0xEC)
#define REG_SC_TOP_1_76_H (REG_SC_TOP_1_BASE + 0xED)
#define REG_SC_TOP_1_77_L (REG_SC_TOP_1_BASE + 0xEE)
#define REG_SC_TOP_1_77_H (REG_SC_TOP_1_BASE + 0xEF)
#define REG_SC_TOP_1_78_L (REG_SC_TOP_1_BASE + 0xF0) // reg_sc_int7_flag
#define REG_SC_TOP_1_78_H (REG_SC_TOP_1_BASE + 0xF1)
#define REG_SC_TOP_1_79_L (REG_SC_TOP_1_BASE + 0xF2)
#define REG_SC_TOP_1_79_H (REG_SC_TOP_1_BASE + 0xF3)
#define REG_SC_TOP_1_7A_L (REG_SC_TOP_1_BASE + 0xF4)
#define REG_SC_TOP_1_7A_H (REG_SC_TOP_1_BASE + 0xF5)
#define REG_SC_TOP_1_7B_L (REG_SC_TOP_1_BASE + 0xF6)
#define REG_SC_TOP_1_7B_H (REG_SC_TOP_1_BASE + 0xF7)
#define REG_SC_TOP_1_7C_L (REG_SC_TOP_1_BASE + 0xF8)
#define REG_SC_TOP_1_7C_H (REG_SC_TOP_1_BASE + 0xF9)
#define REG_SC_TOP_1_7D_L (REG_SC_TOP_1_BASE + 0xFA)
#define REG_SC_TOP_1_7D_H (REG_SC_TOP_1_BASE + 0xFB)
#define REG_SC_TOP_1_7E_L (REG_SC_TOP_1_BASE + 0xFC)
#define REG_SC_TOP_1_7E_H (REG_SC_TOP_1_BASE + 0xFD)
#define REG_SC_TOP_1_7F_L (REG_SC_TOP_1_BASE + 0xFE)
#define REG_SC_TOP_1_7F_H (REG_SC_TOP_1_BASE + 0xFF)

#define REG_SC_TOP_0_0A_L (REG_SC_TOP_0_BASE + 0x14)
#define REG_SC_TOP_0_0A_H (REG_SC_TOP_0_BASE + 0x15)
#define REG_SC_TOP_0_20_H (REG_SC_TOP_0_BASE + 0x41)
#define REG_SC_TOP_0_21_L (REG_SC_TOP_0_BASE + 0x42)
#define REG_SC_TOP_0_21_H (REG_SC_TOP_0_BASE + 0x43)
#define REG_SC_TOP_0_22_L (REG_SC_TOP_0_BASE + 0x44)
#define REG_SC_TOP_0_22_H (REG_SC_TOP_0_BASE + 0x45)
#define REG_SC_TOP_0_23_L (REG_SC_TOP_0_BASE + 0x46)
#define REG_SC_TOP_0_23_H (REG_SC_TOP_0_BASE + 0x47)
#define REG_SC_TOP_0_24_L (REG_SC_TOP_0_BASE + 0x48)
#define REG_SC_TOP_0_24_H (REG_SC_TOP_0_BASE + 0x49)
#define REG_SC_TOP_0_25_L (REG_SC_TOP_0_BASE + 0x4A)
#define REG_SC_TOP_0_25_H (REG_SC_TOP_0_BASE + 0x4B)
#define REG_SC_TOP_0_26_L (REG_SC_TOP_0_BASE + 0x4C)
#define REG_SC_TOP_0_26_H (REG_SC_TOP_0_BASE + 0x4D)
#define REG_SC_TOP_0_27_L (REG_SC_TOP_0_BASE + 0x4E)
#define REG_SC_TOP_0_27_H (REG_SC_TOP_0_BASE + 0x4F)
#define REG_SC_TOP_0_28_L (REG_SC_TOP_0_BASE + 0x50)
#define REG_SC_TOP_0_28_H (REG_SC_TOP_0_BASE + 0x51)
#define REG_SC_TOP_0_29_L (REG_SC_TOP_0_BASE + 0x52)
#define REG_SC_TOP_0_29_H (REG_SC_TOP_0_BASE + 0x53)
#define REG_SC_TOP_0_2A_L (REG_SC_TOP_0_BASE + 0x54)
#define REG_SC_TOP_0_2A_H (REG_SC_TOP_0_BASE + 0x55)
#define REG_SC_TOP_0_2B_L (REG_SC_TOP_0_BASE + 0x56)
#define REG_SC_TOP_0_2B_H (REG_SC_TOP_0_BASE + 0x57)
#define REG_SC_TOP_0_2C_L (REG_SC_TOP_0_BASE + 0x58)
#define REG_SC_TOP_0_2C_H (REG_SC_TOP_0_BASE + 0x59)
#define REG_SC_TOP_0_2D_L (REG_SC_TOP_0_BASE + 0x5A)
#define REG_SC_TOP_0_2D_H (REG_SC_TOP_0_BASE + 0x5B)
#define REG_SC_TOP_0_2E_L (REG_SC_TOP_0_BASE + 0x5C) // reg_sc2cmdq_int7_mask
#define REG_SC_TOP_0_2E_H (REG_SC_TOP_0_BASE + 0x5D) // reg_sc2cmdq_int7_force
#define REG_SC_TOP_0_2F_L (REG_SC_TOP_0_BASE + 0x5E) // reg_sc2cmdq_int7_flag
#define REG_SC_TOP_0_2F_H (REG_SC_TOP_0_BASE + 0x5F) // reg_sc2cmdq_int7_clr
#define REG_SC_TOP_0_50_L (REG_SC_TOP_0_BASE + 0xA0)
#define REG_SC_TOP_0_50_H (REG_SC_TOP_0_BASE + 0xA1)
#define REG_SC_TOP_0_7A_L (REG_SC_TOP_0_BASE + 0xF4)
#define REG_SC_TOP_0_7A_H (REG_SC_TOP_0_BASE + 0xF5)

#define REG_DISP_LPLL_40_L (REG_DISP_LPLL_BASE + 0x80)
#define REG_DISP_LPLL_40_H (REG_DISP_LPLL_BASE + 0x81)
#define REG_DISP_LPLL_44_L (REG_DISP_LPLL_BASE + 0x88)
#define REG_DISP_LPLL_44_H (REG_DISP_LPLL_BASE + 0x89)
#define REG_DISP_LPLL_48_L (REG_DISP_LPLL_BASE + 0x90)
#define REG_DISP_LPLL_48_H (REG_DISP_LPLL_BASE + 0x91)
#define REG_DISP_LPLL_49_L (REG_DISP_LPLL_BASE + 0x92)
#define REG_DISP_LPLL_49_H (REG_DISP_LPLL_BASE + 0x93)
#define REG_DISP_LPLL_4C_L (REG_DISP_LPLL_BASE + 0x98)
#define REG_DISP_LPLL_4C_H (REG_DISP_LPLL_BASE + 0x99)
#define REG_DISP_LPLL_4D_L (REG_DISP_LPLL_BASE + 0x9A)
#define REG_DISP_LPLL_4D_H (REG_DISP_LPLL_BASE + 0x9B)
#define REG_DISP_LPLL_4E_L (REG_DISP_LPLL_BASE + 0x9C)
#define REG_DISP_LPLL_4E_H (REG_DISP_LPLL_BASE + 0x9D)
#define REG_DISP_LPLL_4F_L (REG_DISP_LPLL_BASE + 0x9E)
#define REG_DISP_LPLL_4F_H (REG_DISP_LPLL_BASE + 0x9F)

#define REG_PADTOP_60_L (REG_PADTOP_BASE + 0xC0)
#define REG_PADTOP_60_H (REG_PADTOP_BASE + 0xC1)
#define REG_PADTOP_6C_L (REG_PADTOP_BASE + 0xD8)
#define REG_PADTOP_6C_H (REG_PADTOP_BASE + 0xD9)
#define REG_PADTOP_72_L (REG_PADTOP_BASE + 0xE4)
#define REG_PADTOP_72_H (REG_PADTOP_BASE + 0xE5)
#define REG_PADTOP_74_L (REG_PADTOP_BASE + 0xE8)
#define REG_PADTOP_74_H (REG_PADTOP_BASE + 0xE9)
#define REG_PADTOP_77_L (REG_PADTOP_BASE + 0xEE)
#define REG_PADTOP_77_H (REG_PADTOP_BASE + 0xEF)
#define REG_PADTOP_78_L (REG_PADTOP_BASE + 0xF0)
#define REG_PADTOP_78_H (REG_PADTOP_BASE + 0xF1)

#endif /* __HAL_DISP_REG_H__ */
