# Testbench_For_Reti_Logiche
TestBench per il progetto di Reti Logiche <br>  
Prodotto da Ancona Raffaella, Buratti Marco, Bonetti Lorenzo, Cammareri Christian, Canzoneri Sergio e Cesti Federica Ilaria.  
Il file "testbench.vdh" contiene tutti i test che possono essere eseguiti in sequenza con un solo testbench (presuppone che con il segnale di rst a 1 la macchinina a stati si porti sullo stato di RST, inoltre deve essere reso disponbile l'accesso in memoria con il segnale enable_wire tenuto a 1).  
La cartella TestSingoli contiene invece tutti i test del file "testbench.vhd" divisi in singoli testbench.  
I test sono stati scritti in maniera indipendente dai contributors di questo repository e fatti andare ognuno sul proprio codice. Avendo terminato tutti i test con esito positivo essi possono ritenersi validi.
