<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:39:58.3958</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7026419</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>희소성에 기초한 심층 신경망에서의 계산 스케줄링</inventionTitle><inventionTitleEng>SCHEDULING COMPUTATIONS IN DEEP NEURAL NETWORK BASED ON SPARSITY</inventionTitleEng><openDate>2025.10.24</openDate><openNumber>10-2025-0153192</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.07</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0464</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/044</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/045</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/082</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>H04L 41/16</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 심층 신경망을 실행하기 위한 처리 요소들(PE)에서의 계산은 전압 강하를 줄이기 위해 계산의 입력 데이터의 희소성에 기초하여 계산 스케줄러를 통해 스케줄링된다. 각 PE는 계산에서 입력 피연산자 및 가중치 피연산자를 계산할 수 있다. 계산 스케줄러는 입력 피연산자의 희소성 비트맵 및 가중치 피연산자의 희소성 비트맵에 기초하여 생성될 수 있는 결합 희소성 비트맵에 기초하여 계산에 대한 PE의 작업 부하를 예측할 수 있다. 계산 스케줄러는 PE들의 예측된 작업 부하에 기초하여 PE들에서의 계산의 시작을 스케줄링할 수 있다. 계산 스케줄러는 가장 높은 작업 부하를 갖는 PE에 먼저 계산을 시작하도록 지시하고, 다른 PE에 나중에 계산을 시작하도록 지시할 수 있다. 일부 실시예에서, PE들에서의 계산은 동일한 클록 사이클에서 종료될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.09.12</internationOpenDate><internationOpenNumber>WO2024186362</internationOpenNumber><internationalApplicationDate>2023.11.27</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/081098</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 심층 신경망(deep neural network: DNN)에서 계산을 스케줄링하는 방법으로서,입력 피연산자 및 가중치 피연산자에 기초하여 처리 요소 그룹 내의 각각의 개별 처리 요소에 대한 작업 부하(workload)를 결정하는 단계 - 상기 개별 처리 요소는 상기 입력 피연산자 및 상기 가중치 피연산자에 대한 계산을 수행하도록 구성되고, 상기 입력 피연산자는 컨볼루션의 하나 이상의 활성화(activations)를 포함하고, 상기 가중치 피연산자는 상기 컨볼루션의 하나 이상의 가중치를 포함함 - 와,상기 처리 요소 그룹 내의 제1 처리 요소의 작업 부하가 상기 처리 요소 그룹 내의 제2 처리 요소의 작업 부하보다 크다고 판정하는 단계와, 제1 시간에 제1 계산을 시작하도록 상기 제1 처리 요소에 지시하는 단계와, 상기 제1 시간보다 늦은 제2 시간에 제2 계산을 시작하도록 상기 제2 처리 요소에 지시하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 입력 피연산자 및 상기 가중치 피연산자에 기초하여 상기 개별 처리 요소의 작업 부하를 결정하는 단계는, 입력 희소성 비트맵(input sparsity bitmap) 및 가중치 희소성 비트맵에 기초하여 상기 개별 처리 요소의 작업 부하를 결정하는 단계를 포함하고, 상기 입력 희소성 비트맵은 비트 시퀀스를 포함하고, 상기 비트 시퀀스의 각 비트는 상기 입력 피연산자 내의 개별 활성화의 값이 0인지 여부를 나타내고, 상기 가중치 희소성 비트맵은 다른 비트 시퀀스를 포함하고, 상기 다른 비트 시퀀스의 각 비트는 상기 가중치 피연산자 내의 개별 가중치의 값이 0인지 여부를 나타내는, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 입력 희소성 비트맵 및 상기 가중치 희소성 비트맵에 기초하여 상기 작업 부하를 결정하는 단계는,  상기 입력 희소성 비트맵 및 상기 가중치 희소성 비트맵에 기초하여 결합 희소성 비트맵(combined sparsity bitmap)을 생성하는 단계 - 상기 결합 희소성 비트맵은 복수의 비트를 포함하고, 상기 복수의 비트의 각 비트는 상기 입력 희소성 비트맵 내의 비트와 상기 가중치 희소성 비트맵 내의 비트를 곱한 결과임 - 와,  상기 결합 희소성 비트맵 내의 1의 개수에 기초하여 상기 작업 부하를 결정하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 처리 요소 그룹 내의 상기 제1 처리 요소의 작업 부하가 상기 처리 요소 그룹 내의 상기 제2 처리 요소의 작업 부하보다 크다고 판정하는 단계는, 상기 제1 처리 요소와 연관된 결합 희소성 비트맵 내의 1의 개수가 상기 제2 처리 요소와 연관된 결합 희소성 비트맵 내의 1의 개수보다 크다고 판정하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 처리 요소의 작업 부하 및 상기 제2 처리 요소의 작업 부하에 기초하여 상기 제1 시간 및 상기 제2 시간을 결정하는 단계를 더 포함하되, 상기 제2 계산은 상기 제1 계산보다 늦지 않게 종료되는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 시간에 상기 제1 계산을 시작하도록 상기 제1 처리 요소에 지시하는 단계는, 상기 제1 처리 요소의 작업 부하가 상기 처리 요소 그룹 내의 다른 처리 요소의 적어도 하나의 작업 부하보다 크다고 판정하는 단계와,  클록 사이클 시퀀스 내의 제1 클록 사이클에서 상기 제1 계산을 시작하도록 상기 제1 처리 요소에 지시하는 단계를 포함하고, 상기 제1 처리 요소보다 적은 작업 부하를 갖는 상기 다른 처리 요소는 상기 클록 사이클 시퀀스에서 상기 제1 클록 사이클 이후에 있는 하나 이상의 클록 사이클에서 시작하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제2 시간에 상기 제2 계산을 시작하도록 상기 제2 처리 요소에 지시하는 단계는,  숫자 시퀀스를 상기 클록 사이클 시퀀스와 연관시키는 단계 - 각각의 개별 클록 사이클은 상기 클록 사이클 시퀀스에서 상기 개별 클록 사이클 이후의 다른 클록 사이클보다 더 큰 숫자와 연관되고, 상기 제1 클록 사이클은 상기 제1 처리 요소의 작업 부하를 나타내는 제1 숫자와 연관됨 - 와,  상기 제2 처리 요소의 작업 부하를 나타내는 제2 숫자를 결정하는 단계와,  상기 클록 사이클 시퀀스로부터 상기 제2 숫자와 연관된 제2 클록 사이클을 식별하는 단계와,  상기 제2 클록 사이클에서 상기 제2 계산을 시작하도록 상기 제2 처리 요소에 지시하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 처리 요소 그룹은 처리 요소 배열의 적어도 일부이고, 상기 처리 요소 배열은 상기 컨볼루션의 적어도 일부를 수행하도록 구성되고, 상기 처리 요소 배열은 행들 및 열들을 포함하며, 상기 처리 요소 그룹은 상기 열들 중 하나에 배열되는, 방법.</claim></claimInfo><claimInfo><claim>9. 네트워크 내 계산을 위한 동작을 수행하도록 실행 가능한 명령어를 저장한 하나 이상의 비일시적 컴퓨터 판독가능 매체로서, 상기 동작은,  입력 피연산자 및 가중치 피연산자에 기초하여 처리 요소 그룹 내의 각각의 개별 처리 요소에 대한 작업 부하를 결정하는 것 - 상기 개별 처리 요소는 상기 입력 피연산자 및 상기 가중치 피연산자에 대한 계산을 수행하도록 구성되고, 상기 입력 피연산자는 컨볼루션의 하나 이상의 활성화를 포함하고, 상기 가중치 피연산자는 상기 컨볼루션의 하나 이상의 가중치를 포함함 - 과, 상기 처리 요소 그룹 내의 제1 처리 요소의 작업 부하가 상기 처리 요소 그룹 내의 제2 처리 요소의 작업 부하보다 크다고 판정하는 것과,  제1 시간에 제1 계산을 시작하도록 상기 제1 처리 요소에 지시하는 것과,  상기 제1 시간보다 늦은 제2 시간에 제2 계산을 시작하도록 상기 제2 처리 요소에 지시하는 것을 포함하는, 하나 이상의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 입력 피연산자 및 상기 가중치 피연산자에 기초하여 상기 개별 처리 요소의 작업 부하를 결정하는 것은, 입력 희소성 비트맵 및 가중치 희소성 비트맵에 기초하여 상기 개별 처리 요소의 작업 부하를 결정하는 것을 포함하고, 상기 입력 희소성 비트맵은 비트 시퀀스를 포함하고, 상기 비트 시퀀스의 각 비트는 상기 입력 피연산자 내의 개별 활성화의 값이 0인지 여부를 나타내고, 상기 가중치 희소성 비트맵은 다른 비트 시퀀스를 포함하고, 상기 다른 비트 시퀀스의 각 비트는 상기 가중치 피연산자 내의 개별 가중치의 값이 0인지 여부를 나타내는,하나 이상의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 입력 희소성 비트맵 및 상기 가중치 희소성 비트맵에 기초하여 상기 작업 부하를 결정하는 것은,  상기 입력 희소성 비트맵 및 상기 가중치 희소성 비트맵에 기초하여 결합 희소성 비트맵을 생성하는 것 - 상기 결합 희소성 비트맵은 복수의 비트를 포함하고, 상기 복수의 비트의 각 비트는 상기 입력 희소성 비트맵 내의 비트와 상기 가중치 희소성 비트맵 내의 비트를 곱한 결과임 - 과,  상기 결합 희소성 비트맵 내의 1의 개수에 기초하여 상기 작업 부하를 결정하는 것을 포함하는, 하나 이상의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>12. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 처리 요소 그룹 내의 상기 제1 처리 요소의 작업 부하가 상기 처리 요소 그룹 내의 상기 제2 처리 요소의 작업 부하보다 크다고 판정하는 것은, 상기 제1 처리 요소와 연관된 결합 희소성 비트맵 내의 1의 개수가 상기 제2 처리 요소와 연관된 결합 희소성 비트맵 내의 1의 개수보다 크다고 판정하는 것을 포함하는, 하나 이상의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>13. 제9항 내지 제12항 중 어느 한 항에 있어서, 상기 제1 처리 요소의 작업 부하 및 상기 제2 처리 요소의 작업 부하에 기초하여 상기 제1 시간 및 상기 제2 시간을 결정하는 것을 더 포함하되, 상기 제2 계산은 상기 제1 계산보다 늦지 않게 종료되는, 하나 이상의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>14. 제9항 내지 제13항 중 어느 한 항에 있어서, 상기 제1 시간에 상기 제1 계산을 시작하도록 상기 제1 처리 요소에 지시하는 것은, 상기 제1 처리 요소의 작업 부하가 상기 처리 요소 그룹 내의 다른 처리 요소의 적어도 하나의 작업 부하보다 크다고 판정하는 것과,  클록 사이클 시퀀스 내의 제1 클록 사이클에서 상기 제1 계산을 시작하도록 상기 제1 처리 요소에 지시하는 것을 포함하고, 상기 제1 처리 요소보다 적은 작업 부하를 갖는 상기 다른 처리 요소는 상기 클록 사이클 시퀀스에서 상기 제1 클록 사이클 이후에 있는 하나 이상의 클록 사이클에서 시작하는, 하나 이상의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>15. 제9항 내지 제14항 중 어느 한 항에 있어서, 상기 제2 시간에 상기 제2 계산을 시작하도록 상기 제2 처리 요소에 지시하는 것은,  숫자 시퀀스를 상기 클록 사이클 시퀀스와 연관시키는 것 - 각각의 개별 클록 사이클은 상기 클록 사이클 시퀀스에서 상기 개별 클록 사이클 이후의 다른 클록 사이클보다 더 큰 숫자와 연관되고, 상기 제1 클록 사이클은 상기 제1 처리 요소의 작업 부하를 나타내는 제1 숫자와 연관됨 - 과,  상기 제2 처리 요소의 작업 부하를 나타내는 제2 숫자를 결정하는 것과,  상기 클록 사이클 시퀀스로부터 상기 제2 숫자와 연관된 제2 클록 사이클을 식별하는 것과,  상기 제2 클록 사이클에서 상기 제2 계산을 시작하도록 상기 제2 처리 요소에 지시하는 것을 포함하는, 하나 이상의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>16. 제9항 내지 제15항 중 어느 한 항에 있어서, 상기 처리 요소 그룹은 처리 요소 배열의 적어도 일부이고, 상기 처리 요소 배열은 상기 컨볼루션의 적어도 일부를 수행하도록 구성되고, 상기 처리 요소 배열은 행들 및 열들을 포함하며, 상기 처리 요소 그룹은 상기 열들 중 하나에 배열되는, 하나 이상의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>17. 장치로서, 컴퓨터 프로그램 명령어를 실행하기 위한 컴퓨터 프로세서와, 동작을 수행하도록 상기 컴퓨터 프로세서에 의해 실행 가능한 컴퓨터 프로그램 명령어를 저장한 비일시적 컴퓨터 판독가능 메모리를 포함하되, 상기 동작은,  입력 피연산자 및 가중치 피연산자에 기초하여 처리 요소 그룹 내의 각각의 개별 처리 요소에 대한 작업 부하를 결정하는 것 - 상기 개별 처리 요소는 상기 입력 피연산자 및 상기 가중치 피연산자에 대한 계산을 수행하도록 구성되고, 상기 입력 피연산자는 컨볼루션의 하나 이상의 활성화를 포함하고, 상기 가중치 피연산자는 상기 컨볼루션의 하나 이상의 가중치를 포함함 - 과, 상기 처리 요소 그룹 내의 제1 처리 요소의 작업 부하가 상기 처리 요소 그룹 내의 제2 처리 요소의 작업 부하보다 크다고 판정하는 것과,  제1 시간에 제1 계산을 시작하도록 상기 제1 처리 요소에 지시하는 것과,  상기 제1 시간보다 늦은 제2 시간에 제2 계산을 시작하도록 상기 제2 처리 요소에 지시하는 것을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 입력 피연산자 및 상기 가중치 피연산자에 기초하여 상기 개별 처리 요소의 작업 부하를 결정하는 것은, 입력 희소성 비트맵 및 가중치 희소성 비트맵에 기초하여 상기 개별 처리 요소의 작업 부하를 결정하는 것을 포함하고, 상기 입력 희소성 비트맵은 비트 시퀀스를 포함하고, 상기 비트 시퀀스의 각 비트는 상기 입력 피연산자 내의 개별 활성화의 값이 0인지 여부를 나타내고, 상기 가중치 희소성 비트맵은 다른 비트 시퀀스를 포함하고, 상기 다른 비트 시퀀스의 각 비트는 상기 가중치 피연산자 내의 개별 가중치의 값이 0인지 여부를 나타내는, 장치.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 입력 희소성 비트맵 및 상기 가중치 희소성 비트맵에 기초하여 상기 작업 부하를 결정하는 것은,  상기 입력 희소성 비트맵 및 상기 가중치 희소성 비트맵에 기초하여 결합 희소성 비트맵을 생성하는 것 - 상기 결합 희소성 비트맵은 복수의 비트를 포함하고, 상기 복수의 비트의 각 비트는 상기 입력 희소성 비트맵 내의 비트와 상기 가중치 희소성 비트맵 내의 비트를 곱한 결과임 - 과,  상기 결합 희소성 비트맵 내의 1의 개수에 기초하여 상기 작업 부하를 결정하는 것을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>20. 제17항 내지 제19항 중 어느 한 항에 있어서, 상기 처리 요소 그룹 내의 상기 제1 처리 요소의 작업 부하가 상기 처리 요소 그룹 내의 상기 제2 처리 요소의 작업 부하보다 크다고 판정하는 것은, 상기 제1 처리 요소와 연관된 결합 희소성 비트맵 내의 1의 개수가 상기 제2 처리 요소와 연관된 결합 희소성 비트맵 내의 1의 개수보다 크다고 판정하는 것을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>21. 제17항 내지 제20항 중 어느 한 항에 있어서, 상기 제1 처리 요소의 작업 부하 및 상기 제2 처리 요소의 작업 부하에 기초하여 상기 제1 시간 및 상기 제2 시간을 결정하는 것을 더 포함하되, 상기 제2 계산은 상기 제1 계산보다 늦지 않게 종료되는, 장치.</claim></claimInfo><claimInfo><claim>22. 제17항 내지 제21항 중 어느 한 항에 있어서, 상기 제1 시간에 상기 제1 계산을 시작하도록 상기 제1 처리 요소에 지시하는 것은, 상기 제1 처리 요소의 작업 부하가 상기 처리 요소 그룹 내의 다른 처리 요소의 적어도 하나의 작업 부하보다 크다고 판정하는 것과,  클록 사이클 시퀀스 내의 제1 클록 사이클에서 상기 제1 계산을 시작하도록 상기 제1 처리 요소에 지시하는 것을 포함하고, 상기 제1 처리 요소보다 적은 작업 부하를 갖는 상기 다른 처리 요소는 상기 클록 사이클 시퀀스에서 상기 제1 클록 사이클 이후에 있는 하나 이상의 클록 사이클에서 시작하는, 장치.</claim></claimInfo><claimInfo><claim>23. 제17항 내지 제22항 중 어느 한 항에 있어서, 상기 제2 시간에 상기 제2 계산을 시작하도록 상기 제2 처리 요소에 지시하는 것은,  숫자 시퀀스를 상기 클록 사이클 시퀀스와 연관시키는 것 - 각각의 개별 클록 사이클은 상기 클록 사이클 시퀀스에서 상기 개별 클록 사이클 이후의 다른 클록 사이클보다 더 큰 숫자와 연관되고, 상기 제1 클록 사이클은 상기 제1 처리 요소의 작업 부하를 나타내는 제1 숫자와 연관됨 - 과,  상기 제2 처리 요소의 작업 부하를 나타내는 제2 숫자를 결정하는 것과,  상기 클록 사이클 시퀀스로부터 상기 제2 숫자와 연관된 제2 클록 사이클을 식별하는 것과,  상기 제2 클록 사이클에서 상기 제2 계산을 시작하도록 상기 제2 처리 요소에 지시하는 것을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>24. 제17항 내지 제23항 중 어느 한 항에 있어서, 상기 처리 요소 그룹은 처리 요소 배열의 적어도 일부인, 장치.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 처리 요소 배열은 상기 컨볼루션의 적어도 일부를 수행하도록 구성되고, 상기 처리 요소 배열은 행들 및 열들을 포함하며, 상기 처리 요소 그룹은 상기 열들 중 하나에 배열되는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아주 ***** 샌...</address><code> </code><country>캐나다</country><engName>SUNG, Raymond Jit-Hung</engName><name>성 레이몬드 지트-헝</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country>인도</country><engName>RAHA, Arnab</engName><name>라하 아르나브</name></inventorInfo><inventorInfo><address>미국 애리조나주 *****...</address><code> </code><country>미국</country><engName>MATHAIKUTTY, Deepak Abraham</engName><name>마타이쿠티 디팍 아브라함</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** ...</address><code> </code><country>미국</country><engName>CHEEMA, Umer Iftikhar</engName><name>치마 우메르 이프티카르</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.03.08</priorityApplicationDate><priorityApplicationNumber>18/180,415</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.08.07</receiptDate><receiptNumber>1-1-2025-0896614-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.10.13</receiptDate><receiptNumber>1-5-2025-0167532-43</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257026419.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936fa875c21a4ac1ed18d8957d61fe5a6c278c9b1373169591470ddd3f92c160f2c772b8e87243337bfc333a1a101f245a8e1685c48aeb11f8</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf307354338259fa88eeccf106a06bb9bb2e073c87c882760c1001c48c5c413e2b90c9572eab0632326793d8fdac38786e045898766af07e4b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>