I 
 
目錄 
 
中文摘要……………………………………………………………………………II 
英文摘要……………………………………………………………………………III 
報告內容……………………………………………………………………………1 
1. 前言……………………………………………………………………………1 
2. 研究目的………………………………………………………………………1 
3. 文獻探討………………………………………………………………………1 
4. 研究方法………………………………………………………………………4 
5. 結果與討論…………………………………………………………………16 
參考文獻……………………………………………………………………………28 
計畫成果自評………………………………………………………………………37 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
III 
 
英文摘要 
This research project was devoted to RF chip-package codesign techniques for wireless system 
in package (SiP). The research puts emphasis on design and modeling of crucial package 
interconnects and RF passives to meet the increasing need in SiP design integration. The first 
research task was design and modeling of HDIs (High Density Interconnects) and embedded passive 
components for MCM (Multi-Chip Module) SiP integration on organic package substrate. The 
interconnects and components were miniaturized in size and featured with high quality factor and 
low-loss characteristics for the purpose of reducing the system volume and enhancing the system 
performance. The second research task established the equivalent models of RFIC packages and 
designed RFICs with the established package models. An advanced RF chip-package codesign 
technique was developed based on this research task. Two popular chip-scale RFIC packages were 
used. One is the wire-bonding LCC (Leadless Chip Carrier) package. The other is the flip-chip BGA 
(Ball Grid Array) package. The third research task developed design and modeling techniques for 
integrated passive devices (IPDs) that can be stacked with RF chips in a highly integrated and 
miniaturized SiP solution. The designed IPDs were finally implemented in the above-IC process or 
the glass-based process.  
Keywords: System in package, organic package substrate, high-density interconnects, embedded 
passives, RF chip scale package, RF chip package codesign, integrated passive device, stacked chips. 
 
2 
 
比較上。現有文獻中普遍認為後者雖能有效縮小面積，但會降低自我諧振頻率[1]。 
在無線及高速通訊網路的應用上，為了掌握更精確的訊號高頻成分，如諧波與贅餘訊號準
位以及時域暫態響應等，被動元件常被要求建立較為寬頻之等效電路模型，並將等效電路元件
值表示為多維幾何參數的函數，亦即加以 scalable 模型化[18]-[21]。鑑於此，本研究計畫的另
一項重點在探討新的頻域模型化方法，以期在模型頻寬及模型化效率上皆能優於現有方法。故
在被動元件模型化方面全面研究現有的等效電路模型架構，包括 T 與Π集總式模型
[1],[4],[11]-[13],[22]、分配式模型[23]-[25]，以及本人所創新提出之修正T集總式模型[26]-[28]。
T 與Π集總式模型是目前在各種基板中內埋電感器與電容器最為廣範使用的等效電路，優點是
架構簡單而且容易由散射參數直接萃取等效電路元件值，通常藉由微波網路 Z 與 Y 矩陣方法
輕易求得，但缺點是無法有效反應電長度較長之傳輸線效應，而使得模型頻寬較窄。最被人詬
病的是當應用於射頻模組非線性分析時，無法有效涵蓋至少三倍頻的頻率範圍，以至於 P1dB
及 IP3 參數皆無法予以精準估測。改善 T 與Π集總式模型頻寬的方法，最常用的方法便是採用
分配式模型，但要付出等效電路結構過於複雜的代價，而且分配式模型難以由頻域散射參數直
接萃取而求得，必須佐以最佳化方法[23],[24]或配合元件物理模型化方法[25]，不但方法過於
複雜，而且在模型化效率與唯一性上也存在很多問題。利用時域反射儀量測配合層狀剝皮萃取
法也有建立分配式模型的能力[29],[30]，但因受限於儀器激發源上升時間過長，所造成的時域
解析度通常不足於應用在現今尺寸相當微小的單封裝系統射頻模組元件的模型化工作上。 
用來評估電感器與電容器性能之最重要參數—Q 值也在本計畫中做了嚴謹的理論推導，之
前 Q 值的定義通常在單埠結構下(另一埠則接地)以輸入阻抗的虛部與實部的比值來計算
[31]-[33]，但在電路的實際應用只適合 shunt 形式的被動式元件，而無法顧及 series 形式的被
動式元件。此單埠的 Q 值計算方式在[31]-[33]中曾以電磁能量及功率消耗的觀點予以詮釋，而
本人在[34]則將此詮釋加以擴充，並首度以複數功率的觀點重新定義被動式元件 Q 值，除了可
以適用於 series 形式雙埠結構之被動式元件，將其表示為雙埠散射參數的函數，並可推導出其
與諧振器 Q 值及與阻抗匹配 Q 值的關係。另外，眾所皆知電感器與電容器的 Q 值響應通常呈
現不對稱之拱門曲線，但一直沒有人提供此 Q 值曲線與物理參數間的關係式數學解，以致於
元件設計及製作過程中，除依賴全波電磁模擬或最後量測結果外，缺乏準確而直接的數學關係
式去預測 Q 之峰值與所對應的頻率位置。在本計畫中則利用等效非均勻傳輸線模型去分析電
感器與電容器的 Q 值頻率響應，將 Q 值響應表示成傳輸線參數(包括特性阻抗、衰減量及電長
度)的數學函數。這樣在等效傳輸線參數變化下經由所推導的解析數學式就可直接預測 Q 之峰
值與所對應頻率位置的變化。 
在現代的射頻單封裝系統模組的研究發展中，帶通濾波器在整個被動元件模組中扮演非常
重要的角色，效能良好的帶通濾波器可以有效地抑制干擾，提高通訊訊號品質。對於應用在無
線裝置之帶通濾波器，設計考量除了高電性效能外，生產成本要低與元件尺寸要微小化等亦是
設計重點。常見應於用高頻印刷電路板的帶通濾波器設計多採用傳輸線結構[35]-[39]，為了使
一傳輸線可等效為一諧振器，須使用相對於操作頻率之半波長或四分之一波長的長度傳輸線來
滿足要求，因此對於電路尺寸微小化設計相當不利。在諸多文獻中陸續提出許多創新諧振器結
構，冀望可以針對面積過大問題有所改善，其中包含步階阻抗諧振器結構(Stepped Impedance 
Resonator, SIR)[40]、缺陷地面結構(Defected Ground Structure, DGS)[41]及網形諧振器結構
4 
 
於射頻特性的差異進行比較。 
射頻單封裝系統能有效整合各種異質結構之主被動式元件，如果配合完善的電子設計自動
化環境作最佳化設計，其電性效果通常可以遠優於射頻單晶片系統。目前在研究文獻上，以結
合多晶片模組、內埋式被動元件及封裝互連結構這三部分而使得射頻模組達到優異電性效果為
主要內容[63]-[66]，但缺乏單封裝系統完整的電子自動設計方法。。本計畫則考慮完整封裝體
結構下之 RFIC 元件及內埋被動元件模型化方法，並進一步發展出射頻晶片、封裝及電路板之
共模擬技術。 
過去在傳統的二維單封裝系統上，因訊號連接線路難以縮短，常導致電性特性衰退以及高
速數位訊號的電磁干擾與訊號完整性等問題，在市場追求低成本、高性能的應用面上，三維單
封裝系統的需求則愈來愈大。對於可攜式電子產品對元件的要求，不僅於體積方面，對於效能
及耗電量也有更高的要求，而三維系統封裝因擁有高度異質整合的優勢，在市場上有爆發的成
長潛力。以目前的技術發展觀察，尤其在記憶體這部分，諸多廠商皆早已投入此方面技術研發，
並已逐步邁向量產的計畫當中。 
根據晶片結合的方式不同，三維系統封裝的形式也有許多種，最早出現的為鎊線封裝形式
[67],[68]。雖然打線方式仍是目前封裝產業中最成熟的技術，而且成本低，但隨著產品高頻化，
I/O 腳數不斷地增加，傳統打線封裝技術已不足以應付腳數的增加以及產品工作頻率愈高的走
勢，因此高密度及低間距的矽穿孔(Through Silicon Via, TSV)將成為三維系統封裝的主流技術
[69]-[72]。TSV 技術是在晶圓上以蝕刻或雷射的方式鑽孔，再將導電材料如銅、多晶矽和鎢等
填入鑽孔中形成導電的通道，最後則將晶圓磨薄再加以堆疊結合，如此，TSV 即成為晶圓間
垂直互連線路，這使得傳輸路徑更短，傳輸速度更快且效能更佳。 
 
4. 研究方法 
在有機封裝基板-BT內埋微型化帶通濾波器之設計是採用如圖 1所示的典型四層壓層封裝
基板的層狀結構，金屬材料為銅，厚度約 35 μm，介質層材料為 BT(Bismaleimide Triazine)，厚
度 100 或 150 μm，鍍穿孔內徑為 170 μm，外徑為 200 μm，金屬最小線寬及線距為 60 μm。由
於此有機基板缺乏厚度薄之高介電係數介質層製程，故難以實現大電容密度之平行板電容器，
故在此基板製程條件下設計帶通濾波器，要盡量避免使用具有大容值的帶通濾波器原型，因為
大容值電容器需要用到大面積的平行板電容器，會讓電路面積難以縮小，而且大面積的平行板
電容器具有較大的接地電容效應，會惡化帶通濾波器的頻率響應。 
 
                          (a)                           (b) 
圖 1 四層壓層有機封裝基板 (a) 層狀結構 (b) 材料電性參數 
Solder mask 1
Metal 1
Dielectric 1 
Metal 2 
Metal 3
Dielectric 2 
Dielectric 3 
Metal 4 
Solder mask 2
35 um
22 um
100 um
35 um
150 um
35 um
100 um
22 um
35 um
170 um
200 um
Plated through 
hole Layer Material
Metal 1
CopperMetal 2
Metal 3
Metal 4
Dielectric 1 Bismaleimide
TriazineDielectric 2
Dielectric 3
Solder 
mask 1
Epoxy Resin
Solder 
mask 2
c   75 8 10  
       (S/m)
.
r
c




   3 8 
tan 0 015
.
.
r
c




   3 9 
tan 0 015
.
.
6 
 
1seL L  
1
1
se
CC
d
  
1
1
1(1 )pC Cd
   
2
2 1shL L d  
2 1 1
2
1
2( 1)
sh
C d CC
d
   
其中 d1 參數可在修正 T 原型等效於一標準三階帶通濾波器原型時讓解並不唯一，故在設計時
可視元件對地寄生電容(Cp)值的大小情況先決定 d1，然後再依濾波器原型合成方法找出修正 T
原型電路元件值。 
    在高頻印刷電路板內埋微型化帶通濾波器之設計理論是採用耦合矩陣設計法，首先必須依
據濾波器的設計規格在操作頻率上設計一堆疊電感電容形成之諧振器。本計畫以應用於 3.5 
GHz WiMAX 頻段為一設計實例，將應用於此頻段的堆疊電感電容諧振器內埋於高頻印刷電路
板 RT/Duroid 6010 之三層金屬基板，圖 3 為此諧振器的三維立體結構圖及內埋之基板參數，此
操作於 3.5 GHz 之諧振器所佔面積為 1.70*1.54 mm2，在第一層金屬部分為一螺旋電感器，並
藉由兩連通柱與第二層及第三層金屬所組成之平行板電容器堆疊形成一並聯諧振器。 
 
圖 3 堆疊電感電容諧振器之三維結構圖與內埋之基板參數 
使用耦合矩陣法合成帶通濾波器最重要的兩個設計參數分別為相鄰兩諧振器間的耦合係
數 ki,i+1 以及輸入/輸出饋入位置所決定的外部品質因子 Qe。廣義耦合係數定義為表示諧振器間
耦合的能量和本身儲存的能量之比例，如圖 4 所示。 
1H

1E

2H

2E

1 2E E
 
1 2H H
 
 
圖 4 廣義耦合諧振器示意圖 
其中 E 和 H 分別表示諧振時的電磁場向量，透過在空間中做體積分計算耦合係數並可用下列數
17  um
254 um
50  um
Metal 1
Prepreg
εr =  4.5
tanδ=0.02Prepreg
Dielectric 2
RT/Duroid
6010.2
εr =  10.2
tanδ=0.0028
Dielectric 1
Metal 3
Metal 2
Copper 
σc = 5.8x107
(S/m)
Metal 1
MaterialLayer1.70 mm1.54 mm
17  umMetal 3
17  umMetal 2
254 umDielectric 2
Dielectric 1
8 
 
射係數群延遲，由此數學表示式可求得在諧振器上任意饋入位置 Pt 所對應之外部品質因子，
並表示如圖 5(b)所示。 
耦合係數及外部品質因子此兩帶通濾波器重要的設計參數可由上述方法求得，並可進一步
獲知其個別所對應的物理結構參數 Sc,i,i+1 和 Pt。對於 n 階帶通濾波器之設計，若在設計規格中
其比例頻寬△，第 i 個低通濾波器原形元件值為 gi，所對應之耦合係數與外部品質因子可表示
為： 
, 1
1
i i
i i
k
g g 
  
11 n n
e
g ggQ     
並藉由圖 5 之結果可得獲得所對應的物理結構參數 Sc,i,i+1 和 Pt，進而設計出符合規格之帶通濾
波器響應。此外，在中心頻率處的濾波器植入損耗可由下式來估算： 
0
1
4.343( )
n
i
u i
IL dB g
Q 
    
其中 Qu 為堆疊電感電容諧振器的非負載品質因子，故擁有高非負載品質因子的諧振器設計可
以有效地降低合成之帶通濾波器的損耗表現。 
對於封裝結構的選擇，鎊線封裝因為其製程技術較為簡單，故成本較為低廉，相對而言，
覆晶封裝因為其腳位密度較高，所以可擁有較小的面積。圖 6(a)與圖 6(b)個別為一個設計在無
線區域網路接收機晶片，同樣使用 64 腳位覆晶封裝以及鎊線封裝結構之 3D 結構圖。因為覆
晶封裝具有高密度腳位排列之優點，因此覆晶封裝比鎊線封裝面積約小了 40%，長寬為 7×7 
mm2。根據圖 6(a)所示，覆晶封裝技術是一種將 IC 與封裝基板相互連接的先進封裝技術，在
封裝過程中，晶片以面朝下方式讓晶片墊(pad)透過錫塊(solder bump)連結到基板錫球(solder 
ball)上，RF 的 I/O 訊號可經由相當短且以垂直方向為主的金屬路徑，從晶片經由封裝傳遞到
PCB 上。相對的，圖 6(b)則為鎊線封裝之結構圖，封裝結構採用鎊線來連結晶片及封裝基板，
RF 的 I/O 訊號經由連結晶片與封裝基板銲盤(mount pad)的鎊線以水平方向為主從晶片經由封
裝傳遞到 PCB 上，如圖 7 所示之雙埠等效電路，可以完整的表示封裝後的 RFIC 在輸入/輸出
端之晶片-封裝間的互連效應。 
       
(a)                                        (b) 
圖 6  說明 CMOS 無線區域網路接收機前端低雜訊放大器之封裝腳位安排 
(a) 覆晶封裝 (b) 鎊線封裝 
10 
 
為了能夠計算出輸入、輸出端互連效應的 ABCD 矩陣，除了前三式外，我們還需要一組關
係式。因此，我們還需要一用於模型化之短路晶片，而此短路晶片同樣是採用相同的 0.25 μm 
CMOS 製程製作，利用最上層金屬層實現出短路連接，並使用相同的 FC-BGA 封裝，如圖
9(a)所示。以上敘述之短路晶片，其訊號輸入/輸出及接地封裝腳位安排可與實際 RFIC 之封
裝腳位安排相同，如此可幫助萃取出訊號輸入/輸出封裝腳位間之互感值(Lm)，圖 9(b)為短路
晶片經封裝後之等效電路。 
    
(a)                                      (b)  
圖 9  (a) 模型化用短路晶片經 FC-BGA 封裝後之 3D 結構圖及腳位定義圖 
(b) 模型化用短路晶片經 FC-BGA 封裝後之等效電路 
我們量測此封裝後短路晶片之雙埠 S 參數並轉換成 Y 參數，而其輸入導納可表示成 Y11,S，並與
ABCD 矩陣元素有下列關係式： 
11,
i
S
i
DY
B
  
Ai、Bi、Ci 與 Di則可由前四式聯立解出，如下所示： 
11,
1
 
( )
i
l pl
S l pl
D
C K C
K
Y A D
  
 
11,
( )
pl
l i
i
i
pl
l pl
S
C
C D
DC C
A D
Y


 
 
11,
i
i
S
DB
Y
  
11,
1 i
i
i S
CA
D Y
   
其中 
11,
pl l pl
l S l
B D A
K
B Y B
  . 
12 
 
等效電路圖。此架構當主副線圈在相同的圈數下可以確定彼此的電長度是相同的，而另一優點
是變壓器的線圈在物理佈局上為對邊輸出與輸入，這對在與其它主動電路作連結時相當有幫
助。 
 
圖 11  IPD 製程剖面圖 
              
                     (a)                          (b) 
圖 12 平面型變壓器 (a)交互纏繞架構 (b)等效電路圖與負載電阻 
從圖 12(b)中的平面型變壓器物理模型，假設主線圈電感其感值為 1L、主線圈內阻值為 1R 、
主線圈電感 Q 值為 1Q ；副線圈電感其感值為 2L 、副線圈內阻值為 2R 、副線圈電感 Q 值為 2Q ，
主線圈與副線圈電感耦合量為M 和磁耦合係數為 mk ，若其圈數比為 1：n，則此變壓器其微波
雙埠網路矩陣方程式可表示成： 
1 11 1
2 2 2 2
   
V j M IR j L
V R j L Ij M


               
 
其中 1 2mM k L L 、 2 1 2
1 2 1
L I V
L I V
n    、 1
1
1
L
R
Q  、 2
2
2
L
R
Q  。對於平面型變壓器之被動效率
定義為輸出負載功率( loadP )與全部輸入功率( inP )之比值，可推導如下： 
 
L1
I1
L2 V2
I2M
RL
2
2
1
2 2 1 1
2
1 1 2
L
load
in L
L
m
R
P n
P L R
Q n L L R
k L Q Q n
 
 

      
 

  
 
14 
 
2 2
0
44 1 1
1
4 4
gd
m s m s
s s
kT g fkT g f
F
kT kTg R g R
R f R f
   
 
         
 
若在  2 0/ 5g gs dg C g 且 1m sg R  的輸入匹配情況下，上式可表示為： 
2
01 1
5 T
F     
         
其中 k =1.3810-23 J/K，T 為絕對溫度， f 為雜訊頻寬， mg 為電晶體之轉導值， 0/m dg g  ，
而 0dg 是當 DSV =0 時之通道電導值， 與 為一雜訊參數並隨著不同製程和偏壓條件而有不同
的值。上式的第三項為閘極雜訊的貢獻，通常會忽略之。 
                                                 (a)                             (b) 
圖 14 共閘極 LNA  (a)基本架構圖 (b)利用 mg -boosting 回授機制 
 
圖 15 電容交互耦合式之共閘極低雜訊放大器 
    圖 14(b)為採用 mg -boosting的共閘極低雜訊放大器示意圖。若依舊忽略感應閘極雜訊來源，
其雜訊因數可表示如下： 
Cgs
LsCpa d
Rs
Vin
Yin
M1
 
Vin
Ls
-A
M1
 
RFin
VDDVDD
VDDVDD
RFout + RFout -
CCCCG
CS outputCS output CC
CC
LsLs
M1 M2
M3M4
R1 R1
R2R2
C2 C2
L1L1
C1 C1
16 
 
式的架構，被動式雙平衡開關型混波器具有寬頻、低轉換損耗、高線性度、無直流功率消耗等
眾多優點，因此於本次設計乃採用被動式雙平衡開關型混波器之設計，如圖 16 所示，基於上
述的取捨考量外，更可以降低接收機的功率消耗。其操作原理是由 LO 端作為開關級功用，因
此偏壓 Vbias須操作在門檻電壓(Vt)附近，隨著 LO 訊號的電壓波形擺幅使得電晶體獲得良好的
開關及混頻效果，再利用電晶體的尺寸調整輸入端與輸出端的阻抗匹配。 
 
圖 17 可變增益放大器 
可變增益放大器廣泛使用在現代的通訊設備，最主要的目的即是用來增加整體接收機的動
態範圍，通常會放置於主動濾波器或類比數位轉換器之前。為了使電路特性能夠達到一個較寬
頻且有較廣的動態範圍，本次設計選擇採用疊接架構，如圖 17 所示，整體電路設計採用全差
動疊接架構，不僅可以抑制偶次諧波項及共模雜訊，亦可達到減少米勒效應的效果。此外，於
輸出設置主動負載取代電阻負載，對於其頻寬及低電壓操作均有益處，而共模回授電路的參考
電壓( cmV )在此電路扮演著維持穩定直流輸出位準的功用。加上利用電流放流技術(M4, M9)，
使得通過主動負載(M3, M8, R1, C1)的電流減小而造成輸出電阻的提升，這樣一來亦可以使電壓
增益增加。 
 
5. 結果與討論 
圖 18 為設計內埋於 BT 四層壓層封裝基板之應用於 2.4 GHz WLAN 的帶通濾波器三維結
構圖與等效電路，元件面積為 4.9 × 2.1 mm2。圖 19 所示則為此濾波器電路設計、電磁模擬及
量測結果之比較，發現吻合度良好，通帶植入與折返損耗分別小於 1.8 dB 及大於 15 dB，證明
本計畫所提修正 T 原型電路適合應用在多層有機基板帶通濾波器的設計上。 
為了進一步提升帶通濾波器之電性效能，在禁帶範圍內設計傳輸零點可增加禁帶衰減量。
圖 20(a)所提出之帶通濾波器三維結構圖將原圖 18 結構中二諧振器的串聯電感器 Lse距離拉近
來產生一額外 Lm互感值，如圖 20(b)等效電路所示，藉此在高頻禁帶響應產生 fz2 = 5.1 GHz 之
傳輸零點，使得帶通濾波器禁帶響應在 4 GHz 頻率之上皆可抑制低於 24 dB 以下。圖 21 為此
 
V ctr l
Vin+
M1
M2
M3 M4 M9 M8
M5 M10
M7
M6
Vin-
I1
Vout+Vout-
C1
R1R1
VD D VDD VDD VD D
Vp Vp
M11 M12
M13M14
VD D VDD
Vcm
C 2
R2
VGA  core CMFB I2
C1
18 
 
 
圖 21 具一高頻傳輸零點之 2.4 GHz 帶通濾波器模擬與量測結果之比較 
圖 22(a)所提出之帶通濾波器三維結構圖將原圖 20 結構中二諧振器之串聯電感器 Lse之間
額外放置一金屬片來產生一額外 Cm互容值，如圖 22(b)等效電路所示，藉此在高頻禁帶響應產
生 fz3 = 7.5 GHz 之傳輸零點，使得帶通濾波器高頻禁帶響應擁有兩傳輸零點，使得 4 GHz 之上
之頻率響應皆可抑制低於 30 dB 以下。圖 23 為此濾波器電路設計、電磁模擬及量測結果之比
較，發現吻合度良好，通帶植入與折返損耗分別小於 2 dB 及大於 10 dB。而且此濾波器整體面
積和圖 20 濾波器結構相較之下增加 58%，但和圖 18 濾波器結構相較之下能縮小 22%，其元
件面積為 3.7 × 3 mm2。 
 
                        (a)                             (b) 
圖 22 具二高頻傳輸零點之 2.4 GHz 帶通濾波器設計 (a) 三維幾何結構 (b) 等效電路 
 
圖 23 具二高頻傳輸零點之 2.4 GHz 帶通濾波器模擬與量測結果之比較 
0 1 2 3 4 5 6 7 8 9 10
Frequency (GHz)
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
0
M
ag
ni
tu
de
 o
f 
S 2
1 
(d
B
)
-50
-40
-30
-20
-10
0
M
agnitude of S
11  (dB
)
Circuit Analysis
EM Simulation
Measurement
fz1 = 250 MHz
fz2 = 5.1 GHz
2.7 mm
1.9 mm
probe
pr
ob
e
shC
cC
pC
pC
seL
seLse
CseC
shL
probe pad
probe pad
mC
mCm
L
Metal 4
Metal 3
Metal 2
Metal 1
Ground 
planes 
seC
shL
seCseL seL
pC
shC
pC
shR
seR seR
cC
mL
mCmC
0 1 2 3 4 5 6 7 8 9 10
Frequency (GHz)
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
0
M
ag
ni
tu
de
 o
f 
S 2
1 
(d
B
)
-50
-45
-40
-35
-30
-25
-20
-15
-10
-5
0
M
agnitude of S
11  (dB
)
Circuit Analysis
EM Simulation
Measurement
fz1
fz2 = 5 GHz
fz2 = 7.5 GHz
2.7 mm
3 mm
probe
pr
ob
e
20 
 
四階濾波器之植入損耗，特將四階濾波器之堆疊電感電容諧振器的非負載品質因子提升為76，
其估算之植入損耗為2.22 dB，諧振器間個別之耦合係數分別為k1,2 = k3,4 = 0.108及k2,3 = 0.079，
外部品質因子為 7.13，進一步求得之結構參數 Sc,1,2 = Sc,3,4 = 195 μm、Sc,2,3 = 270 μm 及 Pt = 3.1 
mm。圖 29 所示為四階濾波器電磁模擬及量測結果比較，其結果相當吻合。通帶植入與折返損
耗分別為 2.4 dB 及 14.6 dB，植入損耗部分和預估值相當接近。 
在接地面之矩形 C 形槽孔用來調整帶通濾波器傳輸零點之方法亦應用於四階濾波器結構。
圖 30 為此四階帶通濾波器在接地面之矩形 C 形槽孔位置表示圖，圖 30(a)為完整接地面無槽孔
之情況，圖 30(b)為接地面有一長 4.2 mm 的 slot 1 結構，圖 30(c)為接地面有一長 5.2 mm 的 slot 
2 結構。圖 31 為此三種不同接地面結構的量測結果比較，由圖可知當矩形 C 形槽孔長度越長
時，在較高頻處的兩傳輸零點越往通帶靠近，但效果不如二階濾波器結構明顯。 
 
圖 26 二階帶通濾波器在接地面之三種不同矩形 C 形槽孔結構圖(a)接地面無槽孔 (b)槽孔長 3 
mm 之 slot 1 結構 (c) 槽孔長 5.6 mm 之 slot 2 結構 
 
圖 27 二階帶通濾波器在三種不同矩形 C 形槽孔情況下量測結果之比較 
 
圖 28 內埋於高頻印刷電路板之四階帶通濾電路佈局圖及照片 
(a) (b) (c)Slot 2Slot 1No Slot
1 2 3 4 5 6
Frequency (GHz)
-80
-60
-40
-20
0
M
ag
ni
tu
de
 o
f S
21
 (d
B
)
case(a)
case(b)
case(c)
3.8 mm
3.
4 
m
m
22 
 
且模型化與實測之結果非常吻合。由圖 32(b)我們可以看出 FC-BGA 封裝對一個線晶片所造成
之效應為一低通濾波器頻率響應，而其 1-dB 頻率截止點約為 12 GHz 左右。 
表 1  FC-BGA 與 WB-QFN 封裝的等效電路元件值 
 
              
(a)                                  (b) 
圖 32 封裝後線晶片量測與模型化散射參數結果之比較 
(a) 使用史密斯圖表示反射係數 (b) 封裝後線晶片之正規化穿透係數幅度 
             
(a)                               (b) 
圖 33  (a) 螺旋電感器晶片經 FC-BGA 封裝後之 3D 結構圖與腳位定義圖 
(b) 覆晶封裝對於螺旋電感器所產生之接地靠近效應模型 
    在 RFIC 設計中，螺旋電感器是一個耗費晶片面積較大之被動元件，因而容易受到封裝效
應的影響，是RFIC設計者所必須小心注意。使用覆晶封裝時，晶片與封裝基板的距離為一 solder 
bump 的高度，約 100 μm，故晶片上螺旋電感器通常比使用鎊線封裝更貼近於封裝基板上層表
面之接地平面。從電磁場觀點，螺旋電感器之磁通會被封裝基板的接地平面所擾亂，會在此接
地平面上產生出與螺旋電感器電流方向相反之影像電流。基於上述觀點，我們可以使用一個負
Element FC-BGA WB-QFN Element FC-BGA WB-QFN 
Cbi & Cbo 177 fF 135 fF Lbg 
negligible
 
96 pH 
Lbi & Lbo 0.18 nH 1.6 nH Cbg 205 fF 
Rpi & Rpo 375 Ω 4085 Ω Rbg 10 Ω 
Rsi & Rso 1 mΩ 860 mΩ Cm 33 fF 
Csi & Cso 50 fF 76 fF Lm 23 pH 32 pH 
18
0
17
0
16
0
15
0
14
0
13
0 1
20
110
100 90 80 70 60
50
40
30
20
10
0
-10
-20
-30
-40
-50
-60-70-80
-90
-100-11
0-1
20-
13
0-
14
0-
15
0-
16
0
-1
70
modeled
measured
0 2 4 6 8 10 12 14 16 18 20
Frequency (GHz)
-5
-4
-3
-2
-1
0
N
or
m
al
iz
ed
 m
ag
ni
tu
de
 o
f S
21
 (d
B
)
modeled
measured
24 
 
之差動電路。因此，低雜訊放大器將成為系統單晶片接收機中最易受封裝效應影響之電路。在
本計畫中，我們將針對一個 0.25μm CMOS 製程，應用於 2.45 GHz 無線區域網路接收機之疊接
式低雜訊放大器在兩種不同封裝結構下的影響進行討論。圖 35(a)與圖 35(b)為本計畫所使用的
低雜訊放大器架構與晶片圖，本晶片之輸入與輸出阻抗皆為 50Ω。 
本計畫主要探討覆晶及鎊線封裝對於一 2.45 GHz CMOS 無線區域網路射頻接收機之疊接
式低雜訊放大器的影響，並藉由上述覆晶及鎊線封裝模型化方法討論 RFIC 與封裝間之互連效
應。在上述模型化與量測結果之比較非常吻合，並對於 64 腳位之 FC-BGA 封裝及 WB-QFN
封裝所建立之等效電路其頻寬可高達 20 GHz。在一般應用上，本計畫所建立的封裝模型與
RFIC 之共模擬結果能幫助設計者提前預知兩種不同封裝型態對於 RFIC 之影響，有助於執行
射頻晶片及封裝間的共設計工作來加以防範或改善封裝效應所造成 RFIC 的性能衰退現象。 
為了評估本計畫針對封裝效應所建立的等效電路，以及對於低雜訊放大器完整射頻參數的
影響，我們進行了晶片與封裝的共模擬工作，其中封裝等效電路如圖 7 所示，封裝種類包括
64 腳位之 FC-BGA 及 WB-QFN，其等效電路元件值列於表 1。並且，我們也進行量測與共模
擬之結果比較。圖 36 是頻率範圍從 1 到 20 GHz 包含封裝前以及封裝後兩種小訊號增益之結
果比較，我們可從圖中發現，經由 FC-BGA 封裝後，其最大增益所對應之頻率點約比未封裝
前高約 100 MHz，其原因乃是 FC-BGA 封裝的接地靠近效應造成晶片中的螺旋電感器感值下
降所造成。相反地，經過 WB-QFN 封裝後，其最大增益所對應之頻率點較未封裝前低約 200 
MHz，此原因乃是 WB-QFN 封裝中連結晶片與封裝的輸入/輸出端鎊線可視為一個電感，會造
成輸入/輸出端阻抗匹配點向低頻偏移所導致。圖 36(a)與圖 36(b)分別為共模擬與量測結果的比
較，由圖中可看出在 20 GHz 範圍內具有高度的吻合性。 
表2是包含封裝前以及使用FC-BGA及WB-QFN兩種封裝後，在中心頻率2.45 GHz下對接收
機晶片上低雜訊放大器之完整射頻參數量測與共模擬結果比較。由表中可知，FC-BGA封裝僅
會對低雜訊放大器的增益與雜訊指數產生些微影響，但值得注意的是因為FC-BGA的接地靠近
效應與bump pad間的寄生電容效應會使得輸出三階交越點(OIP3)變差。相對地，與FC-BGA比
較起來，雖然WB-QFN對於輸出三階交越點的影響較小，但卻會因WB-QFN的鎊線電感效應導
致增益與雜訊指數變差。從計算所得優點指數的比較中，FC-BGA封裝效應所造成低雜訊放大
器整體性能上的衰退要比WB-QFN封裝輕微很多。 
      
(a)                         (b) 
圖35  (a) 接收機前端之低雜訊放大器電路架構 (b) 接收機晶片上低雜訊放大器照片 
26 
 
      
                         (a)                              (b) 
L1
L2
L3
Port 1
Port 2
Port 3
C1
C2
C3
C3
 
(c) 
圖 37 巴倫器之 (a)3D 結構圖 (b)晶片照相圖 (c)等效電路圖 
     
     
圖 38 巴倫器散射參數之模擬與量測比較   圖 39 巴倫器之振幅不平衡圖 
 
         
圖 40 巴倫器之相位不平衡圖           圖 41 巴倫器之共模拒斥比圖 
Port1
Ground
Port2
Port3
0 1 2 3 4 5 6 7 8 9 10
Frequency (GHz)
-20
-15
-10
-5
0
S 
pa
ra
m
et
er
 (d
B
)
Sim. dB(S(1,1))
Mea. dB(S(1,1))
Sim. dB(S(2,1))
Mea. dB(S(2,1))
Sim. dB(S(3,1))
Mea. dB(S(3,1))
2 3 4 5 6
Frequency (GHz)
-1
0
1
A
m
pl
itu
de
 Im
ba
la
nc
e 
(d
B
)
Sim.
Mea.
2 3 4 5 6
Frequency (GHz)
-5
0
5
Ph
as
e 
Im
ba
la
nc
e 
(d
eg
re
e)
Sim.
Mea.
2 3 4 5 6
Frequency (GHz)
0
10
20
30
40
50
60
70
C
M
R
R
 (d
B
)
Sim.
Mea.
28 
 
    
                      (a)                                       (b) 
圖 43  超寬頻系統直接降頻接收機之線性度表現 (a) 1dB 功率壓縮點 (b) 三階交叉點 
 
圖 44  超寬頻系統直接降頻接收機之增益控制表現 
本計畫研究成果 2008 年 8 月迄今所發表(含被接受)的 SCI 期刊論文共有 12 篇[73]-[84]，
所發表(含被接受)的 EI 國際會議論文共有 35 篇[85]-[119]，國外專利申請中 1 件[120]，成果頗
為豐碩。 
 
參考文獻 
[1] A. Sutono, D. Heo, Y.-J.E. Chen, and J. Laskar, “High-Q LTCC-based passive library for wireless 
system-on-package (SOP) module development,” IEEE Trans. Microwave Theory Tech., vol. 49, pp. 
1715-1724, Oct. 2001. 
[2] S. Chakraborty, K. Lim, A. Sutono, E. Chen, S. Yoo, A. Obatoyinbo, and J. Laskar, 
“Development of an integrated Bluetooth RF transceiver module using multi-layer system on 
package technology,” in Proc. 2001 Radio Wireless Conf., 2001, pp. 117-120. 
[3] L. Kyutae, A. Obatoyinbo, M. Davis, J. Laskar, and R. Tummala,” Development of planar 
antennas in multi-layer packages for RF-system-on-a-package applications,” in Proc. IEEE Conf. 
Elect.l Perf. Electron. Packag., 2001, pp. 101 –104. 
3 3.5 4 4.5 5
Frequency (GHz)
-20
-18
-16
-14
-12
-10
IP
1d
B
 (d
B
m
)
Sim.
Mea.
3 3.5 4 4.5 5
Frequency (GHz)
-10
-8
-6
-4
-2
0
IIP
3 (
dB
m
)
Sim.
Mea.
0.8 0.9 1 1.1 1.2 1.3
Control Voltage (V)
-20
-15
-10
-5
0
5
10
15
20
C
on
ve
rs
io
n 
G
ai
n 
(d
B
)
Sim.
Mea.
30 
 
[20] W.Y. Yin, S.J. Pan, Y.B. Gan, L.W. Li, and B.L. Ooi, “Global performance evaluation of various 
on-chip square spiral inductors on GaAs substrates,” IEE Proc. Circuits Devices Syst., vol. 150, pp. 
51-56, Feb. 2003. 
[21] A. Scuderi, T. Biondi, E. Ragonese, and G. Palmisano, “A scalable model for silicon spiral 
inductors,” in IEEE MTT-S Int. Microwave Symp. Dig., 2003, pp. 2117-2220. 
[22] C.P. Yue and S.S. Wong, “Physical modeling of spiral inductors on Silicon,” IEEE Trans. 
Electron Devices, vol. 47, pp. 560-568, March 2000. 
[23] K.H. Drue, H. Thust, and J. Muller, “RF models of passive LTCC components in the lower 
gigahertz-range,” Applied Microwave and Wireless, pp. 26-35, April 1998. 
[24] S. Lee, J. Choi, G.S. May, and I. Yun, “Modeling and analysis of 3-D solenoid embedded 
inductors,” IEEE Trans. Electron. Packag. Manufact., vol. 25, pp.34-41, 2002. 
[25] Y. Cao, R.A. Groves, X. Huang, N.D. Zamdmer, J.O. Plouchart, R.A. Wachnik, T.J. King, and C. 
Hu, “Frequency-independent equivalent-circuit model for on-chip spiral inductors,“ IEEE J. 
Solid-State Circuits, vol. 38, pp. 419-426, March 2003. 
[26] T.S. Horng, J.M. Wu, L.Q. Yang, and S.T. Fang, "A Novel modified-T equivalent circuit for 
modeling LTCC embedded inductors with a large bandwidth," IEEE Trans. Microwave Theory Tech., 
vol. 51, pp. 2327-2333, Dec. 2003. 
[27] T.S. Horng, J.K. Jau, C.H. Huang, and F.Y. Han, "Synthesis of a super broadband model for 
on-chip spiral inductors," in IEEE Radio-Frequency Integrated Circuit Symp. Dig. 2004, pp. 
453-456. 
[28] C.T. Chiu, T.S. Horng, H.L. Ma, S.M. Wu, and C.P. Hung, "Super broadband lumped models for 
embedded passives," in Proc. 54th Electron. Comp. Technol. Conf., 2004, pp. 1104-1107. 
[29] T.L. Wu, C.C. Kuo, H.C. Chang, and J.S. Hsieh, “A novel systematic approach for equivalent 
model extraction of embedded high-speed interconnects in time domain,” IEEE Trans. Electromagn. 
Compat., vol. 45, pp. 493-501, Aug. 2003. 
[30] T.L. Wu, C.C. Kuo, C.C. Wang, S.M. Wu, and C.P. Hung, “A novel time-domain algorithm for 
synthesizing broadband macromodels of coupled interconnects,” IEEE Trans. Adv. Packag., vol. 27, 
pp. 224-232, Feb. 2004. 
[31] C.P. Yue and S.S. Wong, “On-chip spiral inductors with patterned ground shields for Si-based 
RF IC’s,” IEEE J. Solid-State Circuits, vol. 33, pp. 743-752, May 1998. 
[32] K.O, “Estimation methods for quality factors of inductors fabricated in silicon integrated circuit 
process technologies,” IEEE J. Solid-State Circuits, vol. 33, pp. 1249-1252, Aug. 1998. 
[33] H. Jiang, Y. Wang, J.A. Yeh, and N.C. Tien, “On-chip spiral inductors suspended over deep 
copper-lined cavities,” IEEE Trans. Microwave Theory Tech., vol. 48, pp. 2415-2423, Dec. 2000. 
[34] T.S. Horng, K.C. Peng, J.K. Jau, and Y.S. Tsai, “S-parameter formulation of quality factor for a 
spiral inductor in generalized two-port configuration,” IEEE Trans. Microwave Theory Tech., pp. 
2197-2202, Nov. 2003. 
[35] Y. S. Lin and C. C. Cheng, “Miniature CPW Parallel-Coupled Bandpass Filter Based on 
Inductive Loaded Coupled-Lines and Lumped-Element J-Inverters,” IEEE Microw. Wireless 
Compon. Lett., vol. 17, pp. 343- 345, May 2007. 
[36] X. Guan, Z. Ma, P. Cai, Y. Kobayashi, T. Anada, and G. Hagiwara, “Synthesis of dual-band 
32 
 
[52] T.S. Horng, S.M. Wu, and C. Shih, “Electrical modeling of RFIC packages up to 12 GHz,” Proc. 
49th Electronic Components and Technology Conf., pp. 867-712, 1999. 
[53] T.-S. Horng, S.-M. Wu, H.-H. Huang, C.-T. Chiu, and C.-P. Hung, “Modeling of lead-frame 
plastic CSPs for accurate prediction of their low-pass filter effects on RFICs,” IEEE Trans. Microw. 
Theory Tech., vol. 49, pp.1538-1545, Sep. 2001. 
[54] P. Sivonen, S. Kangasmaa, and A. Parssinen, “Analysis of packaging effects and optimization in 
inductively degenerated common-emitter low-noise amplifiers,” IEEE Trans. Microw. Theory Tech., 
vol. 51, pp. 1220-1226, Apr. 2003. 
[55] P. Sivonen and A. Parssinen, “Analysis and optimization of packaged inductively degenerated 
common-source lownoise amplifiers with ESD protection,” IEEE Trans. Microwave Theory Tech., 
vol. 53, pp. 1304-1313, Apr. 2005. 
[56] F.-Y. Han, J.-M. Wu, T.-S. Horng, and C.-C. Tu, “A rigorous study of package and PCB effects 
on W-CDMA RFICs,” IEEE Trans. Microw. Theory Tech., vol. 54, pp. 3793-3804, Oct. 2006 
[57] J.-M. Wu, F.-Y. Han, T.-S. Horng, and J. Lin, “Direct-conversion quadrature modulator MMIC 
design with a new 90 degrees phase shifter including package and PCB effects for W-CDMA 
applications,” IEEE Trans. Microw. Theory Tech., vol. 54, pp. 2691-2698, 2006. 
[58] H. H. M. Ghouz and E. EL-Sharawy, “An accurate equivalent circuit model of flip chip and via 
interconnects,” IEEE Trans. Microw. Theory Tech., vol. 44, pp. 2543-2554, Dec. 1996.  
[59] R. W. Jackson and R. Ito, “Modeling millimeter-wave IC behavior for flipped-chip mounting 
schemes,” IEEE Trans. Microw. Theory Tech., vol. 45, pp. 1919-1925, Oct. 1997. 
[60] C.-L. Wang, and R.-B. Wu, “Modeling and design for electrical performance of wideband 
flip-chip transition,” IEEE Trans. Adv. Packag., vol. 26, pp. 385-391, Nov. 2003. 
[61] U. Preiffer and A. Chandrasekhar, “Characterization of flip-chip interconnects up to 
millimeter-wave frequencies based on a nondestructive in situ approach,” IEEE Trans. Adv. Packag., 
vol. 28, pp. 160-167, May 2005. 
[62] U. Preiffer and B. Welch, “Equivalent circuit model extraction of flip-chip ball interconnects 
based on direct probing techniques,” IEEE Microw. Wireless Compon. Lett., vol. 15, pp. 594-596, 
Sep. 2005. 
[63] J. Lin, “Chip-package codesign for high-frequency circuits and systems,” IEEE Micro, Vol.18, 
July-Aug. 1998, pp. 24-32. 
[64] S. Donnay, P. Pieters, K. Vaesen, W. Diels, P. Wambacq, W. De Raedt, E. Beyne, M. Engels, and 
I. Bolsens, “Chip-package codesign of a low-power 5-GHz RF front end,” Proceedings of the IEEE, 
Vol. 88, pp. 1583-1597, Oct. 2000. 
[65] W. Diels, K. Vaesen, P. Wambacq, S. Donnay, W. De Raedt, M. Engels, and I. Bolsens, 
“Single-package integration of RF blocks for a 5 GHz WLAN application,” IEEE Trans. Adv. 
Packag., Vol. 24, pp. 384-391, Aug. 2001. 
[66] G. Nayak and P. R. Mukund, “Chip package co-design of a heterogeneously integrated 2.45 
GHz CMOS VCO using embedded passives in a silicon package,” in Proc. IEEE Int. Conf. on VLSI 
Design, 2004, pp. 627-630. 
[67] A. A. O. Tay, K. S. Yeo, and J. H. Wu, “The effect of wirebond geometry and die setting on wire 
sweep,” IEEE Trans. on Components, Packaging, and Manufacturing Technology, Part B: Advanced 
34 
 
[82] C. H. Huang, T. S. Horng, C. C. Wang, C. T. Chiu, and C. P. Hung, “Optimum design of 
transformer-type Marchand balun using scalable integrated passive device technology,” IEEE Trans. 
Components, Packaging and Manufacturing Technology, accepted, Sep. 2011. 
[83] C. H. Chen, C. H. Huang, and T. S. Horng, “Integrated transformer-coupled balun bandpass 
filters with an optimal common-mode rejection ratio,” IEEE Trans. Components, Packaging and 
Manufacturing Technology, accepted, Oct. 2011. 
[84] F. K. Wang, T. S. Horng, K. C. Peng, J. K. Jau, J. Y. Li, and C. C. Chen, “Single-antenna 
Doppler radars using self and mutual injection locking for vital sign detection with random body 
movement cancellation,” IEEE Trans. Microwave Theory and Tech., to appear, Vol. 59, No. 12, Dec. 
2011. 
[85] C. H. Huang , T. C. Wei , T. S. Horng, S. M. Wu, C. C. Wang , C. T. Chiu, and C. P. Hung, 
“High-performance Marchand-type balun design and fabrication using an integrated passives device 
(IPD) technology,” in Proc. International Conf. on Electronic Materials and Packaging, pp. 137-140, 
Oct. 2008. 
[86] C. H. Chen, C. T. Chiu, C. H. Huang, T. S. Horng, B. N. Li, J. Chen and C. P. Hung, “Design of 
miniature bandpass filters on an organic laminate substrate using a modified T prototype,” in Proc. 
European Microwave Conf., pp. 725-728, Oct. 2008. 
[87] C. Y. Ho, C. H. Huang, T. S. Horng, K. H. Lin, S. Y. Liao, and L. F. Huang, “Conducted 
susceptibility diagnosis of vehicle electronic circuit using mixed-mode S-parameter method,” in Proc. 
Asia Pacific Microwave Conf., pp. J4-09:1-4, Dec. 2008. 
[88] C. H. Chen, C. H. Huang, T. S. Horng, and S. M. Wu,, “A novel compact LC resonator-based 
bandpass filter design with tunable transmission zeros,” in Proc. Asia Pacific Microwave Conf., pp. 
A2-10:1-4, Dec. 2008. 
[89] C. H. Huang, H. C. Li, C. H. Chen, and T. S. Horng, “Design of dual-Band bandpass filter using 
compact spiral-shaped microstrip resonators,” in Proc. Asia Pacific Microwave Conf., pp. A2-08:1-4, 
Dec. 2008. 
[90] C. H. Huang, T. C. Wei, T. S. Horng, S. M. Wu, C. C. Wang, C. T. Chiu, C. P. Hung, J. Y. Li, and 
C. C. Chen, “Design and implementation of spiral-type Marchand balun using glass-based IPD 
technology,” in Proc. Asia Pacific Microwave Conf., pp. C6-06:1-4, Dec. 2008. 
[91] F. Y. Han, K. C. Lu, T. S. Horng, J. Y. Li, C. C. Chen, H. H. Chen, C. T. Chiu, and C. P Hung, 
“Packaging effects on degrading the figure of merit of a CMOS low-noise amplifier: flip-chip versus 
wirebond,” in Proc. IEEE Electronic Components and Technology Conf., pp. 2064-2069, May 2009. 
[92] C. H. Huang, T. C. Wei, T. S. Horng, J. Y. Li, C. C. Chen, C. C. Wang, C. T. Chiu, C. P. Hung, 
“Design and modeling of planar transformer-based integrated passive devices for wireless 
applications,” in Proc. IEEE Electronic Components and Technology Conf., pp. 516-521, May 2009. 
[93] C. H. Huang, T. C. Wei, T. S. Horng, S. M. Wu., J. Y. Li, C. C. Chen, C. C. Wang, C. T. Chiu, 
and C.P. Hung, “Design and modeling of planar transformer-based silicon integrated passive devices 
for wireless applications,” in IEEE Radio Frequency Integrated Circuit Symp. Dig., pp. 167-170, Jun. 
2009. 
[94] F. Y. Han, K. C. Lu, T. S. Horng, J. Lin, H. H. Cheng, C. T. Chiu, and C. P. Hung, “Packaging 
effects on the figure of merit of a CMOS cascode low-noise amplifier: flip-chip versus wire-bond,” 
36 
 
2010.   
[108] R. F. Ye, K. S. Chen, T. S. Horng, and J. M. Wu, “A 0.5-5.5 GHz low even-order distortion 
CMOS current-reused front-end for wideband RF receivers,” in Proc. Asia Pacific Microwave Conf., 
pp. 810-813, Dec. 2010. 
[109] Y. C. Lin, K. S. Chen, T. S. Horng, and J. M. Wu, “A 2.5-2.7 GHz pseudo-cascode CMOS 
receiver front-end with integrated unequal-turn-ratio transformer balun,” in Proc. Asia Pacific 
Microwave Conf., pp. 818-821, Dec. 2010. 
[110] K. C. Lu, Y. J. Chen , T. S. Horng, and J. M. Wu, “A dual wideband and low phase-noise 
CMOS voltage-controlled oscillator with a transformer-based switching resonator,” in Proc. Asia 
Pacific Microwave Conf., pp. 562-565, Dec. 2010. 
[111] K. C. Lu, T. S. Horng, F. Y. Han, H. H. Cheng, C. T. Chiu, and C. P. Hung, “Comparing 
flip-chip and wire-bond package effects on a receiver low-noise amplifier,” in Proc. IEEE Electrical 
Design of Advanced Packaging & Systems Conf., pp. TS8:1-4, Dec. 2010. 
[112] K. C. Lu, Y. C. Lin, T. S. Horng, S. M. Wu, C. C.Wang, C. T. Chiu, and C. P. Hung, “Vertical 
interconnect measurement techniques based on double-sided probing system and 
short-open-load-reciprocal calibration,” in Proc. IEEE Electronic Components and Technology Conf., 
pp. 2130-2133, Jun. 2011. 
[113] R. F. Ye, T. S. Horng, and J. M. Wu, “Wideband common-gate low-noise amplifier with 
dual-feedback for simultaneous input and noise matching,” in IEEE Radio Frequency Integrated 
Circuit Symp. Dig., pp. RTU1B-4:1-4, Jun. 2011. 
[114] F. K. Wang, C. T. Chen, J. R. Tsai, T. S. Horng, and K. C. Peng, “A CMOS spectrum sensor 
using injection locking of two voltage-controlled oscillators for cognitive radio system ,” in IEEE 
Radio Frequency Integrated Circuit Symp. Dig., pp. RMO3A-3:1-4, Jun. 2011. 
[115] F. K. Wang, T. S. Horng, K. C. Peng , J. K. Jau, J. Y. Li, and C. C. Chen, “Mutual 
injection-locked SIL sensor array for vital sign detection with random body movement cancellation,” 
in IEEE International Microwave Symp. Dig., pp. TH2C-4:1-4, Jun. 2011. 
[116] K. C. Lu, T. S. Horng, and L. T. Hwang, “In-plane mixed probe techniques to obtain the RF 
characteristics of the adaptor,” in Proc. IEEE Electronic Components and Technology Conf., pp. 
2033-2036, Jun. 2011. 
[117] C. H. Chen, C. H. Huang, T. S. Horng, S. M. Wu, J. Y. Li, C. C. Chen, C. T. Chiu, and C. P. 
Hung, “Integrated balun bandpass filter design with an optimal common mode rejection ratio,” in 
Proc. IEEE Electronic Components and Technology Conf., pp. 140-143, Jun. 2011. 
[118] Y. C. Lin, R. F. Ye, C. T. Lee, T. S. Horng, L. T. Hwang, and J. M. Wu, “Design of UWB RF 
receiver front-end with heterogeneous chip integration,” to appear in Proc. Asia Pacific Microwave 
Conf., Dec. 2011. 
[119] C. H. Huang , Y. C. Lin, T. S. Horng , and L. T. Hwang, “Design of compact bandpass filter 
using transformer-based coupled resonators on integrated passive device glass substrate,” to appear 
in Proc. Asia Pacific Microwave Conf., Dec. 2011. 
[120] T. S. Horng, C. H. Cheng, C. H. Huang, and S. M. Wu, “Stacked LC resonator and bandpass 
filter of using the same,” US Patent Application, 2009. 
 
97 年度專題研究計畫研究成果彙整表 
計畫主持人：洪子聖 計畫編號：97-2221-E-110-035-MY3 
計畫名稱：全無線系統級封裝射頻整合設計技術之群體前瞻性研究--子計畫一:全無線系統級封裝射頻
堆疊晶片與封裝共設計及研製 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 3 3 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 12 0 70% 
本計畫與國科會
產學計畫及經濟
部學專計畫之共
同研究成果，本計
畫所佔實際貢獻
比例為最高。 
研究報告/技術報告 0 0 100%  
研討會論文 35 0 70% 
篇 
本計畫與國科會
產學計畫及經濟
部學專計畫之共
同研究成果，本計
畫所佔實際貢獻
比例為最高。 
論文著作 
專書 0 0 100% 章/本  
申請中件數 1 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
博士後研究員 0 0 100% 
人次 
 
