# Comunica√ß√£o Serial e C√≥digo de Hamming em FPGA

Este projeto foi desenvolvido por **Jo√£o Luis da Cruz de Souza**, **Ver√¥nica Nascimento** e **Matheus Molinari**, estudantes da disciplina ENGC40 - Eletr√¥nica Digital.

O objetivo deste projeto √© estabelecer comunica√ß√£o serial de 8 bits entre dois m√≥dulos em um FPGA (DE2-115 Altera), utilizando um protocolo UART para transmiss√£o de dados e o **C√≥digo de Hamming** para detectar e corrigir erros que possam ocorrer durante a comunica√ß√£o.

## üìö Vis√£o Geral
A comunica√ß√£o serial √© realizada atrav√©s de uma **M√°quina de Estados** (FSM), que controla o envio de um bit de in√≠cio (START), seguido pelos 8 bits de dados e, ao final, um bit de parada (STOP). A implementa√ß√£o do **C√≥digo de Hamming** adiciona bits de paridade que permitem a detec√ß√£o e corre√ß√£o de erros de um √∫nico bit, garantindo maior confiabilidade na comunica√ß√£o entre os m√≥dulos.

## üîß O Projeto
A implementa√ß√£o foi idealizada em **C/C++** e, posteriormente, traduzida para **Verilog**. O sistema de comunica√ß√£o entre transmissor (**TX**) e receptor (**RX**) √© baseado nos m√≥dulos `uart_tx` e `uart_rx`, que foram projetados para enviar e receber dados de 8 bits, verificando e corrigindo erros com bits de paridade Hamming.

### Estrutura do C√≥digo
- **M√≥dulo SerialCommunication**: Integra os m√≥dulos de transmiss√£o (`uart_tx`) e recep√ß√£o (`uart_rx`), criando a comunica√ß√£o serial entre os componentes do FPGA.
  - **Transmissor (`uart_tx`)**: A FSM do transmissor possui tr√™s estados principais: START, DATA e STOP.
    - A mensagem de 8 bits √© carregada e os bits de paridade Hamming s√£o calculados e inseridos na sequ√™ncia antes do envio.
  - **Receptor (`uart_rx`)**: A FSM do receptor reconhece o in√≠cio, dados e final da transmiss√£o.
    - Ap√≥s a recep√ß√£o completa, os bits de paridade s√£o verificados para identificar e corrigir poss√≠veis erros de um √∫nico bit na mensagem recebida.

## üöÄ Execu√ß√£o do Projeto no FPGA
Para executar este projeto, ele deve ser carregado no FPGA **DE2-115 Altera**.

## üìä Diagrama de Estados
1. **Estado IDLE**: O sistema espera pela habilita√ß√£o do transmissor ou pelo recebimento do sinal de start.
2. **Start Bit**: Um bit de in√≠cio √© enviado para sincronizar a transmiss√£o.
3. **Data Bits**: A sequ√™ncia de 8 bits √© transmitida junto com os bits de paridade Hamming.
4. **Stop Bit**: Finaliza a transmiss√£o e aguarda a confirma√ß√£o de recep√ß√£o.

## ‚öôÔ∏è C√≥digo de Hamming
O **C√≥digo de Hamming** √© usado para detectar e corrigir erros de um bit na comunica√ß√£o serial. Para a mensagem de 8 bits, s√£o adicionados 4 bits de paridade:

- **Paridade P1**: cobre os bits 1, 3, 5, 7, 9 e 11.
- **Paridade P2**: cobre os bits 2, 3, 6, 7, 10 e 11.
- **Paridade P3**: cobre os bits 4, 5, 6, 7 e 12.
- **Paridade P4**: cobre os bits 8, 9, 10, 11 e 12.

Esses bits de paridade s√£o verificados no receptor para identificar a posi√ß√£o do erro e corrigir o bit incorreto, caso necess√°rio.
