digraph "CFG for '_Z7zupdatePfS_fii' function" {
	label="CFG for '_Z7zupdatePfS_fii' function";

	Node0x5493d00 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%5:\l  %6 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %7 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %8 = getelementptr i8, i8 addrspace(4)* %7, i64 4\l  %9 = bitcast i8 addrspace(4)* %8 to i16 addrspace(4)*\l  %10 = load i16, i16 addrspace(4)* %9, align 4, !range !4, !invariant.load !5\l  %11 = zext i16 %10 to i32\l  %12 = mul i32 %6, %11\l  %13 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %14 = add i32 %12, %13\l  %15 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %16 = getelementptr i8, i8 addrspace(4)* %7, i64 6\l  %17 = bitcast i8 addrspace(4)* %16 to i16 addrspace(4)*\l  %18 = load i16, i16 addrspace(4)* %17, align 2, !range !4, !invariant.load !5\l  %19 = zext i16 %18 to i32\l  %20 = mul i32 %15, %19\l  %21 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %22 = add i32 %20, %21\l  %23 = icmp slt i32 %14, %3\l  %24 = icmp slt i32 %22, %4\l  %25 = select i1 %23, i1 %24, i1 false\l  br i1 %25, label %26, label %74\l|{<s0>T|<s1>F}}"];
	Node0x5493d00:s0 -> Node0x5497770;
	Node0x5493d00:s1 -> Node0x5497800;
	Node0x5497770 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%26:\l26:                                               \l  %27 = mul nsw i32 %22, %3\l  %28 = add nsw i32 %27, %14\l  %29 = shl nsw i32 %28, 1\l  %30 = sext i32 %29 to i64\l  %31 = getelementptr inbounds float, float addrspace(1)* %0, i64 %30\l  %32 = load float, float addrspace(1)* %31, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %33 = add nuw nsw i32 %29, 1\l  %34 = sext i32 %33 to i64\l  %35 = getelementptr inbounds float, float addrspace(1)* %0, i64 %34\l  %36 = load float, float addrspace(1)* %35, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %37 = fmul contract float %32, %32\l  %38 = fmul contract float %36, %36\l  %39 = fadd contract float %37, %38\l  %40 = fcmp olt float %39, 0x39F0000000000000\l  %41 = select i1 %40, float 0x41F0000000000000, float 1.000000e+00\l  %42 = fmul float %39, %41\l  %43 = tail call float @llvm.sqrt.f32(float %42)\l  %44 = bitcast float %43 to i32\l  %45 = add nsw i32 %44, -1\l  %46 = bitcast i32 %45 to float\l  %47 = add nsw i32 %44, 1\l  %48 = bitcast i32 %47 to float\l  %49 = tail call i1 @llvm.amdgcn.class.f32(float %42, i32 608)\l  %50 = select i1 %40, float 0x3EF0000000000000, float 1.000000e+00\l  %51 = fneg float %48\l  %52 = tail call float @llvm.fma.f32(float %51, float %43, float %42)\l  %53 = fcmp ogt float %52, 0.000000e+00\l  %54 = fneg float %46\l  %55 = tail call float @llvm.fma.f32(float %54, float %43, float %42)\l  %56 = fcmp ole float %55, 0.000000e+00\l  %57 = select i1 %56, float %46, float %43\l  %58 = select i1 %53, float %48, float %57\l  %59 = fmul float %50, %58\l  %60 = select i1 %49, float %42, float %59\l  %61 = fmul contract float %60, %2\l  %62 = fadd contract float %61, 1.000000e+00\l  %63 = fdiv contract float 1.000000e+00, %62\l  %64 = getelementptr inbounds float, float addrspace(1)* %1, i64 %30\l  %65 = load float, float addrspace(1)* %64, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %66 = fmul contract float %32, %2\l  %67 = fadd contract float %66, %65\l  %68 = fmul contract float %67, %63\l  store float %68, float addrspace(1)* %31, align 4, !tbaa !7\l  %69 = getelementptr inbounds float, float addrspace(1)* %1, i64 %34\l  %70 = load float, float addrspace(1)* %69, align 4, !tbaa !7\l  %71 = fmul contract float %36, %2\l  %72 = fadd contract float %71, %70\l  %73 = fmul contract float %72, %63\l  store float %73, float addrspace(1)* %35, align 4, !tbaa !7\l  br label %74\l}"];
	Node0x5497770 -> Node0x5497800;
	Node0x5497800 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%74:\l74:                                               \l  ret void\l}"];
}
