-- begin_signature
-- fpga_core(TARGET
-- "ALTERA")
-- end_signature
WIDTH=8;
DEPTH=18;

ADDRESS_RADIX=UNS;
DATA_RADIX=BIN;

CONTENT BEGIN
	17 :	01011000;
	16 :	01010111;
	15 :	01010110;
	14 :	01010101;
	13 :	01010100;
	12 :	01010011;
	11 :	01010010;
	10 :	01010001;
	9 :	01010000;
	8 :	01001001;
	7 :	01001000;
	6 :	01000111;
	5 :	01000110;
	4 :	01000101;
	3 :	01000100;
	2 :	01000011;
	1 :	01000010;
	0 :	01000001;
END;
