# Lab 6: Adders

| Lab 6                                                                      |
|----------------------------------------------------------------------------|
| **Data limite para entrega**: ==3 HW, 0 SW==                               |
| Entregue o c√≥digo pelo reposit√≥rio do ==[Classroom]({{lab_4_classroom}})== |

Neste laborat√≥rio iremos desenvolver somadores que ser√£o utilizados no desenvolvimento da unidade l√≥gica aritm√©tica da nossa CPU.

!!! info "üí∞ Laborat√≥rio com pontos"
    Algumas tarefas deste laborat√≥rio fornecem pontos de nota individual (hardware ou software), os exerc√≠cios marcados com üí∞ s√£o os que fornecem os pontos. Os pontos apenas s√£o validados quando contabilizados pelo CI do github. Fiquem atentos para o deadline da entrega.
    
    Neste laborat√≥rio voc√™ pode receber at√©: **({{lab_4_points}})**.

!!! exercise
    1. Acesse o lab 6 pelo link {{lab_6_classroom}}
    1. Trabalhe no codespace
    1. Lembre de executar `telemetry auth` uma √∫nica vez antes de come√ßar o lab.

## Half e Full adder 

Vamos come√ßar implementando as duas unidades b√°sicas de um somador: o *half-adder* e *full-adder*. 

!!! exercise
    - File: `ula_modules.py `
    - Modulo: `def halfAdder(a, b, soma, carry):`
    - Test: `pytest -s -k halfAdder`
 
!!! exercise
    - Modulo: `def fullAdder(a, b, c, soma, carry):`
    - Test: `pytest -s -k fullAdder`
    
### Reutilizando componente ( `Structural Modeling` )

!!! info
    Para mais detalhes acesse a documenta√ß√£o do MyHDL

    - http://docs.myhdl.org/en/stable/manual/structure.html

A modelagem estrutural em hardware pode ser entendida como a utiliza√ß√£o de diferentes m√≥dulos para construir um novo. Lembre que estamos desenvolvendo um hardware e n√£o criando um software, e que esse hardware deve ser sintetiz√°vel (poss√≠vel de implementar na FPGA ou em ASIC). 

Para isso devemos criar "instancias" de um componente, por exemplo: Podemos criar uma inst√¢ncia do *halfAdder* e outra do *fullAdder* para implementarmos um somador de dois bits. Podemos pensar nessas inst√¢ncias como "ir at√© o arm√°rio do laborat√≥rio e pegar um CI de cada tipo", cada inst√¢ncia √© executada em paralelo e consume recursos pr√≥prios, quanto mais inst√¢ncias mais complexo √© o hardware e mais recursos s√£o utilizados.

#### halfAdder

Como exemplo do processo vamos reimplementar o fullAdder, mas agora utilizando dois halfAdders, como demonstrado no diagrama a seguir:

![](figs/ula/full-adder.svg)

O c√≥digo em python fica:

``` py
@block
def fullAdder(a, b, c, soma, carry):
    s0 = Signal(bool(0)) # (1)
    s1 = Signal(bool(0)) 
    s2 = Signal(bool(0))

    half_1 = halfAdder(a, b, s1, s2) # (2)
    half_2 = halfAdder(c, s1, soma, s3) # (3)

    @always_comb
    def comb():
        carry.next = s2 | s3 # (4)

    return instances()
```

1. Sinais internos para conex√£o
2. Primeira instancia do half adder
3. Segunda instancia do half adder
4. Implementa√ß√£o da porta `or` entre as sa√≠das dos `carrys` 

Notem que na implementa√ß√£o anterior utilizamos tr√™s sinais bin√°rios interno (`s0`, `s1` e `s2`) no m√≥dulo para a conex√£o entre os componentes e que a l√≥gica do `OR` entre os carrys √© implementada em um bloco combinacional `def comb`.

!!! exercise
    - Modulo: `def fullAdder(a, b, c, soma, carry):`
    - Test: `pytest -s -k fullAdder`

    Tarefa: 
    
    Modifique o fullAdder para utilizar dois hallAdders, execute o teste novamente e note que ele passa.

Podemos melhorar um pouco o c√≥digo anterior se no lugar dos sinais `s0`, `s1` e `s2` cri√°ssemos um vetor de sinais `s[]` com tr√™s itens.

``` diff
- s0 = Signal(bool(0)) 
- s1 = Signal(bool(0)) 
- s2 = Signal(bool(0))
+ s = [Signal(bool(0)) for i in range(3)]
```

Com isso temos um vetor de bits `s` que pode ser endere√ßado como `s[0]`, `s[1]` e `s[2]`.

!!! tip
    O MyHDL possui um tipo pr√≥prio para tratar um vetor de bits (`intbv` ou `modbv`), mas por enquanto vamos usar o vetor criado por v√°rios bools. A diferen√ßa entre os dois m√©todos √© que no `intbv` os bits s√£o interpretados como um √∫nico sinal (`unsigned` ou `signed`, como se fosse uma vari√°vel) e no vetor criado por `bools` os bits s√£o independentes!

!!! exercise
    Modifique novamenge o `fullAdder`, mas agora usando um vetor de bits `s[]` no lugar dos tr√™s sinais `s0`, `s1` e `s2`.
    
    ??? solu√ß√£o
        ```python
        @block
        def fullAdder(a, b, c, soma, carry):
            s = [Signal(bool(0)) for i in range(3)]

            half_1 = halfAdder(a, b, s[1], s[2]) 
            half_2 = halfAdder(c, s[1], soma, s[3])

            @always_comb
            def comb():
                carry.next = s[2] | s[3]

            return instances()
        ```

## üí∞ Somador (1 HW / 0 SW)

Agora com os dois m√≥dulos implementados podemos construir um somador mais completo, que soma dois vetores de bits. Para isso iremos precisar de um halfAdder (HA) e um fullAdders (FA) conectados da seguinte maneira:

```
           x1 y1                x0 y0
            |  |  /--------\     |  |
            |  |  |        |     |  |
          .-v--v--v--.     |  .--v--v----.
          | a  b  c  |     |  |  a  b    |
          |          |     |  |          |
 carry <---carry     |     <---carry     |
          |     soma |        |     soma |
          .--|-------.        .--|-------.
             |     FA            |      HA
             v                   v
            q1                  q0
```

Nessa liga√ß√£o, estamos somando dois vetores de dois bits cada: `x[1..0] + y[1..0]` que resulta em uma soma de dois bits: `q[1..0]` e um `carry`.

``` py
@block
def adder2bits(x, y, soma, carry):
    # adder de 2 bits!
```

Onde `x`, `y` e `s` s√£o vetores do tipo `bool` de duas posi√ß√µes.

!!! exercise
    Explique o que est√° acontecendo para o seu colega, voc√™ entendeu o porque dessa liga√ß√£o e como ela funciona? 

!!! exercise "üí∞ Somador (1 HW, 0 SW), exerc√≠cio "
    
    - Modulo: `def adder2bits(x, y, soma, vaiUm):`
    - Test: `pytest -s -k adder2bits`
    - Run: `./run_adder2bits.py`

    Tarefa: 
    
    - Modifique o `adder2bits` para implementar um somador de dois bits como demonstrado no diagrama anterior.
    - Teste com `pytest`
    - Voc√™ pode testar o m√≥dulo executando ele: `./run_adder2bits`. Voc√™ deve dar como entrada os valores de `x` e `y` em decimal. ==Lembre que para dois bits o valor m√°ximo √© 3==.
    
    Nota:
    
    - Voc√™ deve lembrar de dar um commit e push para o seu c√≥digo ir para o reposit√≥rio e ser avaliado.
    
    Tip:
    
    <script id="asciicast-282J3aAGabeQLyhbSdTgGuRIB" src="https://asciinema.org/a/282J3aAGabeQLyhbSdTgGuRIB.js" async></script>

### Generalizando

O somador que criamos funciona apenas para vetores de dois bits, mas somos capazes de criar um m√≥dulo gen√©rico que realiza a opera√ß√£o em N bits (N o tamanho dos vetores de entrada). Para isso deveremos usar um `for` que ir√° criar N inst√¢ncias do `FA` para atender a necessidade do tamanho das entradas.

Para isso ser√° necess√°rio criar uma lista de componentes, que ser√° gerada com base no tamanho do vetor da soma. Vamos analisar como fazer isso com o exemplo do FA que utiliza dois halfAdders, para isso iremos criar uma lista do tipo `None` e ent√£o inicializar cada elementos dela com um halfAdder:

``` py
haList = [None for i in range(2)]  # (1)
```

Implementa√ß√£o fullAdder com lista de componentes fica assim:

``` py
@block
def fullAdder(a, b, c, soma, carry):
    s = [Signal(bool(0)) for i in range(3)]
    haList = [None for i in range(2)]  # (1)

    haList[0] = halfAdder(a, b, s[0], s[1]) 
    haList[1] = halfAdder(c, s[0], soma, s[2])

    @always_comb
    def comb():
        carry.next = s[1] | s[2]

    return instances()
```

1. Lista de dois componentes n√£o inicializada 

!!! exercise
    - Modulo: `def fullAdder(a, b, soma, vaiUm):`
    - Test: `pytest -s -k fullAdder`
    
    Tarefa:
    
    Modifique o fullAdder para usar uma lista de componentes.
    
Agora que sabemos como podemos criar uma lista de componentes, podemos fazer a implementa√ß√£o do adder que se adapta a quantidade de bits que ele recebe. Isso √© interessante pois podemos usar o mesmo adder instanciado de diferentes maneiras como um hardware dedicado para somar vetores de `2` bits, `8` ou quanto quisermos. Vamos ver mais para frente que a largura do somador √© determinada pela arquitetura da CPU, j√° reparou que alguns programas quando voc√™ vai baixar possuem a op√ß√£o `x64` ou `x86`? Isso determina entre outras coisas, qual a largura de dados da CPU em quest√£o, `64` ou `32` bits.

!!! exercise "üí∞ adder (2 HW, 0 SW), exerc√≠cio "
    - Modulo: `def adder(x, y, soma, carry):`
    - Test: `pytest -k adder`
    - Run: `./run_adder.py`

    Tarefa:

    - Implemente o m√≥dulo `adder` que √© um somador gen√©rico.
    - Teste com `pytest test_adder`

    Dicas:

    - Para saber o tamanho do vetor use `n = len(x)`
    - Crie uma lista de componente de tamanho `faList = [None for i in range(n)]` 
    - :pencil2:  Utilize caneta e papel, desenhe um m√≥dulo somador de tamanho 3 e tente depois generalizar. 
    - ==Tente apenas usar `fullAdder` na implementa√ß√£o==
    - Fa√ßa um loop para inicializar cada um dos componentes
    ``` py
    for i in range(n):
        faList[n] = fullAdder(x[i], ...)
    ```
    
## FPGA

Agora vamos executar o adder na FPGA! Vamos usar a implementa√ß√£o do `adder` gen√©rico com 4 bits para o vetor `x` e 4 bits para o `y`, vamos mapear os bits para as chaves da FPGA e a sa√≠da do adder para os LEDs, o carry vai ser o √∫ltimo LED.

![](figs/ula/adder.svg){width=400}

No `toplevel.py` eu estou usando o `bin2hex` do laborat√≥rio anterior para mostrar no display HEX0 o resultado da soma.

!!! exercise
    Modifique o `toplevel.py`:
    
    ``` py
    ic1 = adder(sw[0:4], sw[6:10], ledr_s[0:4], ledr_s[9])
    ic2 = bin2hex(HEX0, ledr_bin)
    ```

    - Gere o `rbf` com: `make toplevel.rbf`
