Fitter report for de1Top
Mon Dec  2 21:16:52 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec  2 21:16:52 2019       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; de1Top                                      ;
; Top-level Entity Name              ; de1Top                                      ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C20F484C7                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,567 / 18,752 ( 14 % )                     ;
;     Total combinational functions  ; 2,262 / 18,752 ( 12 % )                     ;
;     Dedicated logic registers      ; 1,386 / 18,752 ( 7 % )                      ;
; Total registers                    ; 1386                                        ;
; Total pins                         ; 20 / 315 ( 6 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 35,840 / 239,616 ( 15 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                              ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  18.2%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                               ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                          ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[17] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[18] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[19] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[20] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[21] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[22] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[23] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[24] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[25] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[26] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[27] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[28] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[29] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[30] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[31] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
+--------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3792 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3792 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3594    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 193     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/saad/trashcan/risac/de1/output_files/de1Top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,567 / 18,752 ( 14 % )   ;
;     -- Combinational with no register       ; 1181                      ;
;     -- Register only                        ; 305                       ;
;     -- Combinational with a register        ; 1081                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1022                      ;
;     -- 3 input functions                    ; 898                       ;
;     -- <=2 input functions                  ; 342                       ;
;     -- Register only                        ; 305                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1971                      ;
;     -- arithmetic mode                      ; 291                       ;
;                                             ;                           ;
; Total registers*                            ; 1,386 / 19,649 ( 7 % )    ;
;     -- Dedicated logic registers            ; 1,386 / 18,752 ( 7 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 189 / 1,172 ( 16 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 20 / 315 ( 6 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
;                                             ;                           ;
; Global signals                              ; 6                         ;
; M4Ks                                        ; 12 / 52 ( 23 % )          ;
; Total block memory bits                     ; 35,840 / 239,616 ( 15 % ) ;
; Total block memory implementation bits      ; 55,296 / 239,616 ( 23 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 6 / 16 ( 38 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 5% / 6% / 5%              ;
; Peak interconnect usage (total/H/V)         ; 20% / 20% / 20%           ;
; Maximum fan-out                             ; 1283                      ;
; Highest non-global fan-out                  ; 454                       ;
; Total fan-out                               ; 13402                     ;
; Average fan-out                             ; 3.40                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 2435 / 18752 ( 13 % ) ; 132 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1127                  ; 54                    ; 0                              ;
;     -- Register only                        ; 286                   ; 19                    ; 0                              ;
;     -- Combinational with a register        ; 1022                  ; 59                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 975                   ; 47                    ; 0                              ;
;     -- 3 input functions                    ; 869                   ; 29                    ; 0                              ;
;     -- <=2 input functions                  ; 305                   ; 37                    ; 0                              ;
;     -- Register only                        ; 286                   ; 19                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 1866                  ; 105                   ; 0                              ;
;     -- arithmetic mode                      ; 283                   ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 1308                  ; 78                    ; 0                              ;
;     -- Dedicated logic registers            ; 1308 / 18752 ( 7 % )  ; 78 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 176 / 1172 ( 15 % )   ; 15 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 20                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 35840                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 55296                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 12 / 52 ( 23 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 2 / 20 ( 10 % )       ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 1408                  ; 116                   ; 2                              ;
;     -- Registered Input Connections         ; 1358                  ; 86                    ; 0                              ;
;     -- Output Connections                   ; 162                   ; 81                    ; 1283                           ;
;     -- Registered Output Connections        ; 2                     ; 41                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 12909                 ; 698                   ; 1286                           ;
;     -- Registered Connections               ; 6159                  ; 413                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 90                    ; 195                   ; 1285                           ;
;     -- sld_hub:auto_hub                     ; 195                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 1285                  ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 18                    ; 15                    ; 2                              ;
;     -- Output Ports                         ; 22                    ; 33                    ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 22                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 4                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 23                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst  ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ledg[0] ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg[1] ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg[2] ; B14   ; 4        ; 29           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg[3] ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg[4] ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg[5] ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg[6] ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg[7] ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr[0] ; T21   ; 6        ; 50           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr[1] ; N22   ; 6        ; 50           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr[2] ; R22   ; 6        ; 50           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr[3] ; P15   ; 6        ; 50           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr[4] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr[5] ; N15   ; 6        ; 50           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr[6] ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr[7] ; T22   ; 6        ; 50           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr[8] ; R21   ; 6        ; 50           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr[9] ; P18   ; 6        ; 50           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 4 / 33 ( 12 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 11 / 36 ( 31 % ) ; 3.3V          ; --           ;
; 7        ; 6 / 40 ( 15 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; ledg[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; ledg[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; ledg[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; ledg[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; ledg[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; ledg[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 39         ; 2        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; ledr[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; ledr[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 200        ; 6        ; ledr[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; ledr[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; ledr[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; ledr[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 190        ; 6        ; ledr[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 191        ; 6        ; ledr[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; ledg[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; ledr[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 189        ; 6        ; ledr[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; ledg[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------+
; PLL Summary                                                                               ;
+----------------------------------+--------------------------------------------------------+
; Name                             ; system_pll:system_pll_inst|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------------------------+
; SDC pin name                     ; system_pll_inst|altpll_component|pll                   ;
; PLL mode                         ; Normal                                                 ;
; Compensate clock                 ; clock0                                                 ;
; Compensated input/output pins    ; --                                                     ;
; Self reset on gated loss of lock ; Off                                                    ;
; Gate lock counter                ; --                                                     ;
; Input frequency 0                ; 50.0 MHz                                               ;
; Input frequency 1                ; --                                                     ;
; Nominal PFD frequency            ; 50.0 MHz                                               ;
; Nominal VCO frequency            ; 550.1 MHz                                              ;
; VCO post scale K counter         ; --                                                     ;
; VCO multiply                     ; --                                                     ;
; VCO divide                       ; --                                                     ;
; Freq min lock                    ; 45.45 MHz                                              ;
; Freq max lock                    ; 90.91 MHz                                              ;
; M VCO Tap                        ; 0                                                      ;
; M Initial                        ; 1                                                      ;
; M value                          ; 11                                                     ;
; N value                          ; 1                                                      ;
; Preserve PLL counter order       ; Off                                                    ;
; PLL location                     ; PLL_1                                                  ;
; Inclk0 signal                    ; clk                                                    ;
; Inclk1 signal                    ; --                                                     ;
; Inclk0 signal type               ; Dedicated Pin                                          ;
; Inclk1 signal type               ; --                                                     ;
+----------------------------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                   ;
+----------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+
; Name                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                ;
+----------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+
; system_pll:system_pll_inst|altpll:altpll_component|_clk0 ; clock0       ; 11   ; 5   ; 110.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; 1       ; 0       ; system_pll_inst|altpll_component|pll|clk[0] ;
+----------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                              ; Library Name ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |de1Top                                                                                                      ; 2567 (2)    ; 1386 (0)                  ; 0 (0)         ; 35840       ; 12   ; 0            ; 0       ; 0         ; 20   ; 0            ; 1181 (2)     ; 305 (0)           ; 1081 (0)         ; |de1Top                                                                                                                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                                                        ; 132 (1)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (1)       ; 19 (0)            ; 59 (0)           ; |de1Top|sld_hub:auto_hub                                                                                                                                                                                                                         ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                         ; 131 (91)    ; 78 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (41)      ; 19 (18)           ; 59 (34)          ; |de1Top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                            ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                           ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |de1Top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                    ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |de1Top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                  ;              ;
;    |soc_simple_de1:u0|                                                                                       ; 2433 (0)    ; 1308 (0)                  ; 0 (0)         ; 35840       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1125 (0)     ; 286 (0)           ; 1022 (0)         ; |de1Top|soc_simple_de1:u0                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:green_leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|               ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |de1Top|soc_simple_de1:u0|altera_avalon_sc_fifo:green_leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |de1Top|soc_simple_de1:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                   ;              ;
;       |altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |de1Top|soc_simple_de1:u0|altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:red_leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |de1Top|soc_simple_de1:u0|altera_avalon_sc_fifo:red_leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                   ;              ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_001|                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001                                                                                                                                                                     ;              ;
;          |altera_avalon_st_pipeline_base:core|                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core                                                                                                                                 ;              ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_002|                                                   ; 28 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 12 (0)            ; 14 (0)           ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002                                                                                                                                                                     ;              ;
;          |altera_avalon_st_pipeline_base:core|                                                               ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 14 (14)          ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core                                                                                                                                 ;              ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_003|                                                   ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 16 (0)           ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_003                                                                                                                                                                     ;              ;
;          |altera_avalon_st_pipeline_base:core|                                                               ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 16 (16)          ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_003|altera_avalon_st_pipeline_base:core                                                                                                                                 ;              ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_004|                                                   ; 28 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 12 (0)            ; 14 (0)           ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004                                                                                                                                                                     ;              ;
;          |altera_avalon_st_pipeline_base:core|                                                               ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 14 (14)          ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core                                                                                                                                 ;              ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_005|                                                   ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 8 (0)            ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_005                                                                                                                                                                     ;              ;
;          |altera_avalon_st_pipeline_base:core|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_005|altera_avalon_st_pipeline_base:core                                                                                                                                 ;              ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_006|                                                   ; 32 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 14 (0)            ; 16 (0)           ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006                                                                                                                                                                     ;              ;
;          |altera_avalon_st_pipeline_base:core|                                                               ; 32 (32)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (14)           ; 16 (16)          ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core                                                                                                                                 ;              ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_007|                                                   ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_007                                                                                                                                                                     ;              ;
;          |altera_avalon_st_pipeline_base:core|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_007|altera_avalon_st_pipeline_base:core                                                                                                                                 ;              ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline|                                                       ; 101 (0)     ; 98 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 2 (0)             ; 96 (0)           ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline                                                                                                                                                                         ;              ;
;          |altera_avalon_st_pipeline_base:core|                                                               ; 101 (101)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 96 (96)          ; |de1Top|soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core                                                                                                                                     ;              ;
;       |altera_merlin_master_agent:rv32i_core_data_master_translator_avalon_universal_master_0_agent|         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |de1Top|soc_simple_de1:u0|altera_merlin_master_agent:rv32i_core_data_master_translator_avalon_universal_master_0_agent                                                                                                                           ;              ;
;       |altera_merlin_master_translator:rv32i_core_data_master_translator|                                    ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |de1Top|soc_simple_de1:u0|altera_merlin_master_translator:rv32i_core_data_master_translator                                                                                                                                                      ;              ;
;       |altera_merlin_master_translator:rv32i_core_instruction_master_translator|                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de1Top|soc_simple_de1:u0|altera_merlin_master_translator:rv32i_core_instruction_master_translator                                                                                                                                               ;              ;
;       |altera_merlin_slave_agent:green_leds_s1_translator_avalon_universal_slave_0_agent|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|altera_merlin_slave_agent:green_leds_s1_translator_avalon_universal_slave_0_agent                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:red_leds_s1_translator_avalon_universal_slave_0_agent|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|altera_merlin_slave_agent:red_leds_s1_translator_avalon_universal_slave_0_agent                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:green_leds_s1_translator|                                              ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 11 (11)          ; |de1Top|soc_simple_de1:u0|altera_merlin_slave_translator:green_leds_s1_translator                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 19 (19)          ; |de1Top|soc_simple_de1:u0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                  ;              ;
;       |altera_merlin_slave_translator:ram_s1_translator|                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|altera_merlin_slave_translator:ram_s1_translator                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:red_leds_s1_translator|                                                ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 9 (9)            ; |de1Top|soc_simple_de1:u0|altera_merlin_slave_translator:red_leds_s1_translator                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller|                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |de1Top|soc_simple_de1:u0|altera_reset_controller:rst_controller                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |de1Top|soc_simple_de1:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                      ;              ;
;       |risac_avalon:rv32i_core|                                                                              ; 1895 (42)   ; 872 (32)                  ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1018 (13)    ; 186 (6)           ; 691 (15)         ; |de1Top|soc_simple_de1:u0|risac_avalon:rv32i_core                                                                                                                                                                                                ;              ;
;          |risac:u_risac|                                                                                     ; 1864 (1864) ; 840 (840)                 ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1005 (1005)  ; 180 (180)         ; 679 (679)        ; |de1Top|soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac                                                                                                                                                                                  ;              ;
;             |altsyncram:registers[0][31]__1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|altsyncram:registers[0][31]__1                                                                                                                                                   ;              ;
;                |altsyncram_37i1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|altsyncram:registers[0][31]__1|altsyncram_37i1:auto_generated                                                                                                                    ;              ;
;             |altsyncram:registers[0][31]__2|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|altsyncram:registers[0][31]__2                                                                                                                                                   ;              ;
;                |altsyncram_37i1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|altsyncram:registers[0][31]__2|altsyncram_37i1:auto_generated                                                                                                                    ;              ;
;       |soc_simple_de1_Green_LEDs:green_leds|                                                                 ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 9 (9)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_Green_LEDs:green_leds                                                                                                                                                                                   ;              ;
;       |soc_simple_de1_JTAG_UART:jtag_uart|                                                                   ; 163 (40)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (17)      ; 23 (4)            ; 99 (19)          ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart                                                                                                                                                                                     ;              ;
;          |alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|                                      ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 40 (40)          ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic                                                                                                                        ;              ;
;          |soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r                                                                                                             ;              ;
;             |scfifo:rfifo|                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo                                                                                                ;              ;
;                |scfifo_1n21:auto_generated|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                     ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                               ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                        ;              ;
;                         |cntr_rj7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw   ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                          ;              ;
;                      |cntr_fjb:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                ;              ;
;                      |dpram_5h21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                             ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2 ;              ;
;          |soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w                                                                                                             ;              ;
;             |scfifo:wfifo|                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo                                                                                                ;              ;
;                |scfifo_1n21:auto_generated|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                     ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                               ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                        ;              ;
;                         |cntr_rj7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw   ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                          ;              ;
;                      |cntr_fjb:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                ;              ;
;                      |dpram_5h21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                             ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2 ;              ;
;       |soc_simple_de1_RAM:ram|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_RAM:ram                                                                                                                                                                                                 ;              ;
;          |altsyncram:the_altsyncram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram                                                                                                                                                                       ;              ;
;             |altsyncram_rac1:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated                                                                                                                                        ;              ;
;       |soc_simple_de1_Red_LEDs:red_leds|                                                                     ; 19 (19)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 8 (8)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_Red_LEDs:red_leds                                                                                                                                                                                       ;              ;
;       |soc_simple_de1_addr_router_001:addr_router_001|                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_addr_router_001:addr_router_001                                                                                                                                                                         ;              ;
;       |soc_simple_de1_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                   ;              ;
;       |soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|                                                             ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 51 (48)          ; |de1Top|soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                               ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                  ;              ;
;       |soc_simple_de1_rsp_xbar_demux:rsp_xbar_demux|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1Top|soc_simple_de1:u0|soc_simple_de1_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                           ;              ;
;       |soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                     ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 34 (34)          ; |de1Top|soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                       ;              ;
;    |system_pll:system_pll_inst|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|system_pll:system_pll_inst                                                                                                                                                                                                               ;              ;
;       |altpll:altpll_component|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1Top|system_pll:system_pll_inst|altpll:altpll_component                                                                                                                                                                                       ;              ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; ledg[0] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[1] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[2] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[3] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[4] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[5] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[6] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[7] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[0] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[1] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[2] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[3] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[4] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[5] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[6] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[7] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[8] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[9] ; Output   ; --            ; --            ; --                    ; --  ;
; rst     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk     ; Input    ; --            ; --            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; rst                 ;                   ;         ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                          ; JTAG_X1_Y14_N0     ; 117     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                          ; JTAG_X1_Y14_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                   ; PIN_L1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                                                                                   ; PIN_L2             ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                 ; LCFF_X11_Y13_N13   ; 51      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                      ; LCCOMB_X13_Y14_N2  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                        ; LCCOMB_X12_Y13_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                      ; LCCOMB_X11_Y13_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                         ; LCCOMB_X12_Y13_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                        ; LCCOMB_X12_Y13_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                         ; LCCOMB_X10_Y13_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                           ; LCCOMB_X12_Y13_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                                                                    ; LCCOMB_X14_Y14_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                                                     ; LCCOMB_X14_Y14_N0  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~1                                                                                                                    ; LCCOMB_X12_Y13_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~10                                                                                                              ; LCCOMB_X13_Y12_N14 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~11                                                                                                              ; LCCOMB_X12_Y13_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                      ; LCFF_X11_Y14_N1    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                     ; LCFF_X11_Y14_N7    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                      ; LCFF_X11_Y14_N9    ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                      ; LCFF_X11_Y13_N17   ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                      ; LCFF_X11_Y13_N11   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                               ; LCCOMB_X11_Y14_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                     ; LCFF_X11_Y12_N21   ; 21      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                           ; LCCOMB_X34_Y12_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|full0                                                                                                        ; LCFF_X32_Y12_N25   ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|full1~0                                                                                                      ; LCCOMB_X32_Y12_N28 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|full0                                                                                                        ; LCFF_X32_Y13_N15   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|full0~0                                                                                                      ; LCCOMB_X32_Y11_N2  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|full0                                                                                                        ; LCFF_X39_Y11_N1    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|full0~0                                                                                                      ; LCCOMB_X39_Y11_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|full0                                                                                                            ; LCFF_X34_Y12_N31   ; 101     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|full1~3                                                                                                          ; LCCOMB_X34_Y12_N2  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                           ; LCFF_X27_Y4_N1     ; 1199    ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~1                                                                                                                                                                      ; LCCOMB_X36_Y13_N0  ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal109~1                                                                                                                                                    ; LCCOMB_X38_Y13_N12 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~69                                                                                                                                                          ; LCCOMB_X39_Y13_N28 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~76                                                                                                                                                          ; LCCOMB_X37_Y16_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluOpOs[1]                                                                                                                                                    ; LCFF_X27_Y15_N25   ; 70      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[3]~6                                                                                                                                                   ; LCCOMB_X25_Y15_N4  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|always0~0                                                                                                                                                     ; LCCOMB_X37_Y15_N26 ; 155     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|always14~0                                                                                                                                                    ; LCCOMB_X40_Y16_N22 ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|branchTarget2[2]~0                                                                                                                                            ; LCCOMB_X35_Y15_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|falseAlarm~4                                                                                                                                                  ; LCCOMB_X40_Y13_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[11]~45                                                                                                                                                 ; LCCOMB_X35_Y13_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[12]~37                                                                                                                                                 ; LCCOMB_X37_Y13_N28 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[1]~48                                                                                                                                                  ; LCCOMB_X35_Y13_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[20]~36                                                                                                                                                 ; LCCOMB_X35_Y12_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[20]~53                                                                                                                                                 ; LCCOMB_X36_Y13_N22 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[5]~40                                                                                                                                                  ; LCCOMB_X36_Y13_N4  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[1]                                                                                                                                                  ; LCFF_X32_Y16_N9    ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuRes[22]~19                                                                                                                                                 ; LCCOMB_X30_Y14_N6  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuRes~16                                                                                                                                                     ; LCCOMB_X29_Y13_N6  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuStall~4                                                                                                                                                    ; LCCOMB_X37_Y15_N12 ; 454     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcChanged~0                                                                                                                                                   ; LCCOMB_X36_Y15_N4  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[0]~1                                                                                                                                                       ; LCCOMB_X37_Y18_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdDec[4]~0                                                                                                                                                    ; LCCOMB_X33_Y13_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOs[4]                                                                                                                                                       ; LCFF_X38_Y14_N13   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|use2                                                                                                                                                          ; LCFF_X35_Y15_N25   ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|wr_negedge                                                                                                                                                                  ; LCCOMB_X36_Y13_N12 ; 69      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_Green_LEDs:green_leds|always0~1                                                                                                                                                      ; LCCOMB_X32_Y11_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|r_ena~0                                                                                             ; LCCOMB_X19_Y12_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|td_shift[0]~4                                                                                       ; LCCOMB_X14_Y13_N22 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|write_stalled~1                                                                                     ; LCCOMB_X15_Y13_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|write~0                                                                                             ; LCCOMB_X15_Y13_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|fifo_rd~0                                                                                                                                                        ; LCCOMB_X29_Y12_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|fifo_wr                                                                                                                                                          ; LCFF_X24_Y12_N13   ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|ien_AF~0                                                                                                                                                         ; LCCOMB_X29_Y12_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|r_val~0                                                                                                                                                          ; LCCOMB_X19_Y12_N14 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|read_0                                                                                                                                                           ; LCFF_X27_Y11_N1    ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4 ; LCCOMB_X22_Y12_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0 ; LCCOMB_X23_Y12_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|wr_rfifo                                                                                                                                                         ; LCCOMB_X22_Y12_N0  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_RAM:ram|wren~0                                                                                                                                                                       ; LCCOMB_X34_Y12_N4  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_Red_LEDs:red_leds|always0~1                                                                                                                                                          ; LCCOMB_X40_Y11_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                         ; LCCOMB_X37_Y15_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                             ; LCCOMB_X37_Y15_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_pll:system_pll_inst|altpll:altpll_component|_clk0                                                                                                                                                              ; PLL_1              ; 1281    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                        ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                ; JTAG_X1_Y14_N0   ; 117     ; Global Clock         ; GCLK0            ; --                        ;
; rst                                                                                                                                         ; PIN_L2           ; 4       ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                       ; LCFF_X11_Y13_N13 ; 51      ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                            ; LCFF_X11_Y14_N1  ; 12      ; Global Clock         ; GCLK8            ; --                        ;
; soc_simple_de1:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X27_Y4_N1   ; 1199    ; Global Clock         ; GCLK12           ; --                        ;
; system_pll:system_pll_inst|altpll:altpll_component|_clk0                                                                                    ; PLL_1            ; 1281    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuStall~4                                                                                                                                                                               ; 454     ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|always0~0                                                                                                                                                                                ; 155     ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|full0                                                                                                                                       ; 101     ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|branch                                                                                                                                                                                   ; 97      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[1]                                                                                                                                                                                ; 89      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[2]                                                                                                                                                                                ; 88      ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                        ; 83      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[0]                                                                                                                                                                                ; 79      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[3]                                                                                                                                                                                ; 73      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluOpOs[1]                                                                                                                                                                               ; 70      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|wr_negedge                                                                                                                                                                                             ; 69      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluOpOs[0]                                                                                                                                                                               ; 65      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~0                                                                                                                                                                                      ; 64      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|full1~3                                                                                                                                     ; 48      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[4]                                                                                                                                                                                ; 46      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluOpOs[3]                                                                                                                                                                               ; 45      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[31]                                                                                                                                                                               ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                 ; 41      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal17~4                                                                                                                                                                                ; 38      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|branchDec                                                                                                                                                                                ; 38      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|branchType                                                                                                                                                                               ; 38      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|use2                                                                                                                                                                                     ; 37      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluOpOs[2]                                                                                                                                                                               ; 35      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[24]~13                                                                                                                                                                            ; 35      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[23]~12                                                                                                                                                                            ; 35      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[22]~11                                                                                                                                                                            ; 35      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[17]~6                                                                                                                                                                             ; 34      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[18]~7                                                                                                                                                                             ; 34      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[19]~8                                                                                                                                                                             ; 34      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immSelOf                                                                                                                                                                                 ; 33      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~10                                                                                                                                                                                                ; 33      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lEx                                                                                                                                                                                      ; 33      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|branchOf                                                                                                                                                                                 ; 33      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|jalr                                                                                                                                                                                     ; 32      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|branchTarget2[2]~0                                                                                                                                                                       ; 32      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|luiDec                                                                                                                                                                                   ; 32      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|luipcOf                                                                                                                                                                                  ; 32      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOs[4]                                                                                                                                                                                  ; 32      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~76                                                                                                                                                                                     ; 32      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal108~1                                                                                                                                                                               ; 32      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~73                                                                                                                                                                                     ; 32      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~69                                                                                                                                                                                     ; 32      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal109~1                                                                                                                                                                               ; 32      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcChanged~0                                                                                                                                                                              ; 31      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat~5                                                                                                                                                                                    ; 31      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|full0                                                                                                                                   ; 31      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOs[0]                                                                                                                                                                                  ; 29      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOs[2]                                                                                                                                                                                  ; 29      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|full0                                                                                                                                   ; 28      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[89]                                                                                                                               ; 28      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|full1                                                                                                                                   ; 28      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|full0                                                                                                                                   ; 27      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[0]                                                                                                                                                                             ; 27      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~6                                                                                                                                                                                                 ; 26      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_003|altera_avalon_st_pipeline_base:core|full1                                                                                                                                   ; 25      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                     ; 23      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[3]~7                                                                                                                                                                              ; 23      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~9                                                                                                                                                                                                 ; 23      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~1                                                                                                                                                                                                 ; 23      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~5                                                                                                                                                                                                 ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                ; 21      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[23]~11                                                                                                                                                                            ; 21      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~3                                                                                                                                                                                                 ; 21      ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|td_shift[0]~4                                                                                                                  ; 21      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[3]~13                                                                                                                                                                             ; 19      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[23]~9                                                                                                                                                                             ; 19      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdEx[4]                                                                                                                                                                                  ; 19      ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                        ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                 ; 18      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdDec[3]                                                                                                                                                                                 ; 18      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdEx[2]                                                                                                                                                                                  ; 17      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdEx[3]                                                                                                                                                                                  ; 17      ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|read_0                                                                                                                                                                                      ; 16      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[8]~28                                                                                                                                                                             ; 16      ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|fifo_wr                                                                                                                                                                                     ; 16      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~0                                                                                                                                                                                                 ; 16      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOf[2]                                                                                                                                                                                  ; 16      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdDec[4]                                                                                                                                                                                 ; 16      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdEx[0]                                                                                                                                                                                  ; 16      ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                        ; 16      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|full0~0                                                                                                                                 ; 16      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[1]                                                                                                                                                                             ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                 ; 15      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdDec[0]                                                                                                                                                                                 ; 15      ;
; soc_simple_de1:u0|altera_merlin_master_agent:rv32i_core_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                  ; 15      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                     ; 14      ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|wr_rfifo                                                                                                                                                                                    ; 14      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[5]~40                                                                                                                                                                             ; 14      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOf[4]                                                                                                                                                                                  ; 14      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdEx[1]                                                                                                                                                                                  ; 14      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|full0~0                                                                                                                                 ; 14      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~4                                                                                                                                                                                                 ; 13      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~2                                                                                                                                                                                                 ; 13      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOf[3]                                                                                                                                                                                  ; 13      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                 ; 13      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|validOs                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                ; 12      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[30]                                                                                                                                                                               ; 12      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[0]                                                                                                                                                                                ; 12      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdDec[2]                                                                                                                                                                                 ; 12      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdDec[1]                                                                                                                                                                                 ; 12      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_007|altera_avalon_st_pipeline_base:core|full1                                                                                                                                   ; 12      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[23]~51                                                                                                                                                                            ; 11      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[20]~53                                                                                                                                                                            ; 11      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuRes[13]~21                                                                                                                                                                            ; 11      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux95~2                                                                                                                                                                                  ; 11      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[23]~17                                                                                                                                                                            ; 11      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[4]                                                                                                                                                                                ; 11      ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|r_val~0                                                                                                                                                                                     ; 11      ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|fifo_rd~0                                                                                                                                                                                   ; 11      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[20]~36                                                                                                                                                                            ; 11      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOf[1]                                                                                                                                                                                  ; 11      ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|count[9]                                                                                                                       ; 11      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                               ; 11      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                               ; 11      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuRes[13]~22                                                                                                                                                                            ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[4]~5                                                                                                                                                                              ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOs[1]                                                                                                                                                                                  ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOs[3]                                                                                                                                                                                  ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[18]                                                                                                                                                                               ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[20]                                                                                                                                                                               ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[22]                                                                                                                                                                               ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[23]                                                                                                                                                                               ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[29]                                                                                                                                                                               ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[6]                                                                                                                                                                                ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[2]                                                                                                                                                                                ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[3]                                                                                                                                                                                ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[1]                                                                                                                                                                                ; 10      ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_005|altera_avalon_st_pipeline_base:core|full1                                                                                                                                   ; 10      ;
; soc_simple_de1:u0|soc_simple_de1_Red_LEDs:red_leds|always0~1                                                                                                                                                                                     ; 10      ;
; soc_simple_de1:u0|altera_avalon_sc_fifo:red_leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                               ; 10      ;
; soc_simple_de1:u0|altera_avalon_sc_fifo:green_leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                             ; 10      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[20]~9                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                      ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                  ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[4]~29                                                                                                                                                                             ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[3]~6                                                                                                                                                                              ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[17]                                                                                                                                                                               ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[19]                                                                                                                                                                               ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[21]                                                                                                                                                                               ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[24]                                                                                                                                                                               ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[25]                                                                                                                                                                               ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[26]                                                                                                                                                                               ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[27]                                                                                                                                                                               ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[28]                                                                                                                                                                               ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[5]                                                                                                                                                                                ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[7]                                                                                                                                                                                ; 9       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|r_ena~0                                                                                                                        ; 9       ;
; soc_simple_de1:u0|altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                    ; 9       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|state                                                                                                                          ; 9       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                               ; 9       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                               ; 9       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuRes[24]~11                                                                                                                                                                            ; 9       ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                  ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft2~52                                                                                                                                                                            ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft2~51                                                                                                                                                                            ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft2~50                                                                                                                                                                            ; 8       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|write~0                                                                                                                        ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[47]                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[46]                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[45]                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[44]                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[43]                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[42]                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[41]                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[40]                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|soc_simple_de1_RAM:ram|wren~0                                                                                                                                                                                                  ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[3]~34                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux88~0                                                                                                                                                                                  ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux105~0                                                                                                                                                                                 ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux97~0                                                                                                                                                                                  ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[4]~14                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[25]~4                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuRes~16                                                                                                                                                                                ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[16]                                                                                                                                                                               ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[8]                                                                                                                                                                                ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[9]                                                                                                                                                                                ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[10]                                                                                                                                                                               ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[11]                                                                                                                                                                               ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[12]                                                                                                                                                                               ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[13]                                                                                                                                                                               ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[14]                                                                                                                                                                               ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn1[15]                                                                                                                                                                               ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[12]~37                                                                                                                                                                            ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft0~6                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft0~2                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft0~0                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal17~21                                                                                                                                                                               ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft1~4                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~5                                                                                                                                                                                ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft1~2                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft1~0                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|dataHazard~2                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|falseAlarm                                                                                                                                                                               ; 8       ;
; soc_simple_de1:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                               ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[7]                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[6]                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[5]                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[4]                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[3]                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[2]                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[1]                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|sOs                                                                                                                                                                                      ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[0]                                                                                                                                                                             ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|full1                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|soc_simple_de1_Green_LEDs:green_leds|always0~1                                                                                                                                                                                 ; 8       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|full1                                                                                                                                   ; 8       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[21]~10                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                        ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft2~49                                                                                                                                                                            ; 7       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                         ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[3]~23                                                                                                                                                                             ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuRes[22]~19                                                                                                                                                                            ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft3~26                                                                                                                                                                            ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft3~23                                                                                                                                                                            ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~13                                                                                                                                                                           ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~8                                                                                                                                                                                                 ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|comb~7                                                                                                                                                                                                 ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft0~4                                                                                                                                                                             ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~11                                                                                                                                                                               ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft1~6                                                                                                                                                                             ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|falseAlarm~3                                                                                                                                                                             ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~74                                                                                                                                                                                     ; 7       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                         ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|read                                                                                                                                                                                                   ; 7       ;
; soc_simple_de1:u0|altera_merlin_master_translator:rv32i_core_data_master_translator|uav_read~0                                                                                                                                                   ; 7       ;
; soc_simple_de1:u0|altera_merlin_master_agent:rv32i_core_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                          ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lOs                                                                                                                                                                                      ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[15]~4                                                                                                                                                                             ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[16]~5                                                                                                                                                                             ; 7       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[2]                                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                            ; 6       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                            ; 6       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                            ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[4]~30                                                                                                                                                                             ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft3~14                                                                                                                                                                            ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft3~12                                                                                                                                                                            ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[6]                                                                                                                                                                                ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[18]                                                                                                                                                                               ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[20]                                                                                                                                                                               ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[22]                                                                                                                                                                               ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[23]                                                                                                                                                                               ; 6       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|t_ena~reg0                                                                                                                     ; 6       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                    ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~24                                                                                                                                                                               ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~7                                                                                                                                                                                ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdWeDec                                                                                                                                                                                  ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdWeEx                                                                                                                                                                                   ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|validEx                                                                                                                                                                                  ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|luipcDec                                                                                                                                                                                 ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|validDec                                                                                                                                                                                 ; 6       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|full1                                                                                                                                       ; 6       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[2]                                                                                                                                ; 6       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0] ; 6       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[3]                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~11                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~10                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                        ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~69                                                                                                                                                                            ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~51                                                                                                                                                                            ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~21                                                                                                                                                                           ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes~8                                                                                                                                                                                 ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdDec[4]~0                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[5]                                                                                                                                                                                ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[7]                                                                                                                                                                                ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[17]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[19]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[21]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[24]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[25]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[26]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[27]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[28]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[29]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~12                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~6                                                                                                                                                                                ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~3                                                                                                                                                                                ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal17~5                                                                                                                                                                                ; 5       ;
; soc_simple_de1:u0|altera_merlin_master_translator:rv32i_core_instruction_master_translator|av_waitrequest~0                                                                                                                                      ; 5       ;
; soc_simple_de1:u0|altera_merlin_master_translator:rv32i_core_instruction_master_translator|read_accepted~1                                                                                                                                       ; 5       ;
; soc_simple_de1:u0|altera_merlin_master_translator:rv32i_core_instruction_master_translator|read_accepted~0                                                                                                                                       ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|write_stalled~1                                                                                                                ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_valid~0                                                                                                                                                                           ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~0                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|av_waitrequest                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|full1                                                                                                                                   ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|jupdate~0                                                                                                                      ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|td_shift~6                                                                                                                     ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[0]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[1]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[2]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[3]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[4]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[5]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[6]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[7]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[8]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[9]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[10]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[11]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[12]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[13]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[14]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[15]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[16]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[17]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[18]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[19]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[20]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[21]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[22]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[23]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[24]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[25]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|validOf                                                                                                                                                                                  ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_addr_router_001:addr_router_001|Equal1~1                                                                                                                                                                        ; 5       ;
; soc_simple_de1:u0|altera_merlin_slave_translator:red_leds_s1_translator|wait_latency_counter[0]                                                                                                                                                  ; 5       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|data1[69]                                                                                                                               ; 5       ;
; soc_simple_de1:u0|altera_merlin_slave_translator:green_leds_s1_translator|wait_latency_counter[0]                                                                                                                                                ; 5       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|data1[69]                                                                                                                               ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0] ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3] ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4] ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5] ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1] ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2] ; 5       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[11]                                                                                                                               ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1] ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2] ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3] ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4] ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5] ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[30]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[31]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[28]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[29]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[26]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[27]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[24]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[25]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[22]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[23]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[21]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[20]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[19]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[18]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[17]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[16]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[15]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[14]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[12]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[13]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[11]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[10]                                                                                                                                                                              ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[9]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[8]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[7]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[6]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[5]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[4]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[3]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[2]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[1]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Data[0]                                                                                                                                                                               ; 5       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|td_shift[9]                                                                                                                    ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[23]                                                                                                                                                                            ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[22]                                                                                                                                                                            ; 5       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[21]                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~1                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                            ; 4       ;
; ~GND                                                                                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[1]~54                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[10]                                                                                                                                                                            ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[34]                                                                                                                                   ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[3]~35                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[4]~32                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[4]~31                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~50                                                                                                                                                                           ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~45                                                                                                                                                                           ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~34                                                                                                                                                                           ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~53                                                                                                                                                                            ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes~10                                                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~19                                                                                                                                                                           ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~22                                                                                                                                                                            ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[31]~31                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[30]~30                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[29]~29                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[28]~28                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[27]~27                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[26]~26                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft2~19                                                                                                                                                                            ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft3~13                                                                                                                                                                            ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[8]                                                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[9]                                                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[10]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[11]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[12]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[13]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[14]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[15]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[16]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[30]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluIn2[31]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~10                                                                                                                                                                           ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~14                                                                                                                                                                           ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[1]~25                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[2]~24                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[3]~23                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[4]~22                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[1]~48                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[1]~46                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[5]~21                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[6]~20                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[7]~19                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[8]~18                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[9]~17                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[10]~16                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[11]~15                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[12]~14                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[13]~13                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[14]~12                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[15]~11                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[16]~10                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[17]~9                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[18]~8                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[19]~7                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[20]~6                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[21]~5                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[22]~4                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[23]~3                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[24]~2                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[25]~1                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[11]~33                                                                                                                                                                            ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|ibusdata_old[2]                                                                                                                                                                                        ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~20                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~25                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~15                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~14                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal17~15                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~9                                                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~8                                                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal17~8                                                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~6                                                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~4                                                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdOf[0]                                                                                                                                                                                  ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdWeOf                                                                                                                                                                                   ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~4                                                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|always2~0                                                                                                                                                                                   ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|data1[69]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|data1[71]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                    ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~75                                                                                                                                                                                     ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|always14~0                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|exRes[0]~0                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluOpOf[2]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[31]                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[30]                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[29]                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[28]                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[27]                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data[26]                                                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                        ; 4       ;
; soc_simple_de1:u0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                ; 4       ;
; soc_simple_de1:u0|altera_merlin_slave_translator:ram_s1_translator|read_latency_shift_reg[0]                                                                                                                                                     ; 4       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|td_shift[10]                                                                                                                   ; 4       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|rvalid0                                                                                                                        ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|oDbusWe                                                                                                                                                                                  ; 4       ;
; soc_simple_de1:u0|soc_simple_de1_addr_router_001:addr_router_001|Equal2~7                                                                                                                                                                        ; 4       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|count[1]                                                                                                                       ; 4       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|user_saw_rvalid                                                                                                                ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[9]                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[8]                                                                                                                                                                             ; 4       ;
; soc_simple_de1:u0|altera_merlin_slave_translator:red_leds_s1_translator|read_latency_shift_reg[0]                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|data1[71]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_merlin_slave_agent:red_leds_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                     ; 4       ;
; soc_simple_de1:u0|altera_merlin_slave_translator:green_leds_s1_translator|read_latency_shift_reg[0]                                                                                                                                              ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|data1[71]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|soc_simple_de1_addr_router_001:addr_router_001|Equal3~1                                                                                                                                                                        ; 4       ;
; soc_simple_de1:u0|soc_simple_de1_addr_router_001:addr_router_001|Equal2~4                                                                                                                                                                        ; 4       ;
; soc_simple_de1:u0|altera_merlin_slave_agent:green_leds_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                   ; 4       ;
; soc_simple_de1:u0|altera_merlin_slave_translator:red_leds_s1_translator|wait_latency_counter[1]                                                                                                                                                  ; 4       ;
; soc_simple_de1:u0|altera_merlin_slave_translator:green_leds_s1_translator|wait_latency_counter[1]                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[7]                                                                                                                                ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[10]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[27]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[28]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[29]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[26]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[15]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[25]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[30]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[31]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[24]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[3]                                                                                                                                ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[5]                                                                                                                                ; 4       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[23]                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[0]                                                                                                                                                                                ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[11]                                                                                                                                                                               ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[24]                                                                                                                                                                            ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[12]                                                                                                                                                                            ; 4       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuAddrOs[25]                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~8                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~4                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                 ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuStall~5                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|ien_AF~0                                                                                                                                                                                    ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[31]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~61                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~85                                                                                                                                                                            ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~44                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~41                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~79                                                                                                                                                                            ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~36                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~74                                                                                                                                                                            ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~71                                                                                                                                                                            ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~70                                                                                                                                                                            ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~64                                                                                                                                                                            ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~29                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~28                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~61                                                                                                                                                                            ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~26                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~26                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~54                                                                                                                                                                            ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~24                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~46                                                                                                                                                                            ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~21                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~20                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~24                                                                                                                                                                            ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|ShiftRight0~3                                                                                                                                                                                          ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~20                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~13                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~11                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~16                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~15                                                                                                                                                                           ; 3       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                    ; 3       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|td_shift~11                                                                                                                    ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|ibusdata_old[11]                                                                                                                                                                                       ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal6~0                                                                                                                                                                                 ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal17~23                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~21                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~19                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~18                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~17                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~16                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~15                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal17~14                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal17~12                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal15~10                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal16~7                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Equal17~7                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|falseAlarm~4                                                                                                                                                                             ; 3       ;
; soc_simple_de1:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                   ; 3       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|rst2                                                                                                                           ; 3       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|r_ena1                                                                                                                         ; 3       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|r_val                                                                                                                                                                                       ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Dec[4]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Dec[2]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Dec[3]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Dec[0]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Dec[1]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluOpOf[1]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluOpOf[0]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][31]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][29]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][30]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][27]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][28]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][25]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][26]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][23]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][24]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][21]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][22]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][19]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][20]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][17]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][18]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][15]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][16]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][13]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][14]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][11]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][12]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][9]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][10]                                                                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][7]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][8]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][5]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][6]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][3]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][4]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][1]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rat[0][2]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|full1~2                                                                                                                                     ; 3       ;
; soc_simple_de1:u0|altera_merlin_master_translator:rv32i_core_instruction_master_translator|read_accepted                                                                                                                                         ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Dec[0]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Dec[1]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Dec[2]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Dec[3]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs2Dec[4]                                                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|write_stalled                                                                                                                  ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|invalidRegister[0]                                                                                                                                                                       ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|invalidRegister[1]                                                                                                                                                                       ; 3       ;
; soc_simple_de1:u0|altera_merlin_master_translator:rv32i_core_data_master_translator|read_accepted~1                                                                                                                                              ; 3       ;
; soc_simple_de1:u0|altera_avalon_sc_fifo:red_leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_sc_fifo:green_leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                             ; 3       ;
; soc_simple_de1:u0|altera_merlin_master_translator:rv32i_core_data_master_translator|read_accepted                                                                                                                                                ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[11]                                                                                                                                                                                   ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[10]                                                                                                                                                                                   ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[9]                                                                                                                                                                                    ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[8]                                                                                                                                                                                    ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[7]                                                                                                                                                                                    ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[6]                                                                                                                                                                                    ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[5]                                                                                                                                                                                    ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[4]                                                                                                                                                                                    ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[3]                                                                                                                                                                                    ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[2]                                                                                                                                                                                    ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[6]                                                                                                                                ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[9]                                                                                                                                ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[8]                                                                                                                                ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[13]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[14]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[12]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[16]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[18]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[19]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[17]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[4]                                                                                                                                ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[21]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[22]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|data1[20]                                                                                                                               ; 3       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[30]~20                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~4                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~7                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux94~9                                                                                                                                                                                  ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_data[9]                                                                                                                                                                   ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~59                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~58                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~101                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~99                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_data[8]                                                                                                                                                                   ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                    ; 2       ;
; soc_simple_de1:u0|altera_merlin_master_agent:rv32i_core_data_master_translator_avalon_universal_master_0_agent|av_readdatavalid~3                                                                                                                ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|jupdate                                                                                                                        ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pc[0]~1                                                                                                                                                                                  ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|jupdate1                                                                                                                       ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|t_pause~reg0                                                                                                                   ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|fifo_rd~1                                                                                                                                                                                   ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|td_shift[7]                                                                                                                    ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[11]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[26]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[27]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[28]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|ien_AE                                                                                                                                                                                      ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[29]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|ac                                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[30]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[12]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[13]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|woverflow                                                                                                                                                                                   ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[14]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|rvalid                                                                                                                                                                                      ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[31]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[25]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[33]~1                                                                                                                                                                        ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[15]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[16]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[17]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[18]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[19]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[32]~0                                                                                                                                                                        ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[24]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[23]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[22]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[21]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[34]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[47]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[45]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[44]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[43]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[42]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[41]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[40]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[39]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[38]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuDataOs[20]                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[16]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[17]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[18]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[19]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[20]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[21]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[22]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[23]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[24]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[25]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[26]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[27]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[28]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[29]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[30]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[31]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[8]                                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[9]                                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[10]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[11]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[12]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[13]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[14]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[15]                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[4]                                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[5]                                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[6]                                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[7]                                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[2]                                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[3]                                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[1]                                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|pcDec[0]                                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|pause_irq                                                                                                                                                                                   ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|ien_AF                                                                                                                                                                                      ; 2       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|data1[1]                                                                                                                                ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|td_shift[6]                                                                                                                    ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|write                                                                                                                          ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~98                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[29]~46                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~97                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~96                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~95                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~94                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~93                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[33]                                                                                                                                   ; 2       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|data1[32]                                                                                                                                   ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|always2~1                                                                                                                                                                                   ; 2       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|data1[0]                                                                                                                                ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|td_shift[5]                                                                                                                    ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|t_ena~0                                                                                                                        ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|always2~0                                                                                                                      ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|write1                                                                                                                         ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|aluRes[3]~36                                                                                                                                                                             ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~71                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~53                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~52                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux90~5                                                                                                                                                                                  ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux89~4                                                                                                                                                                                  ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~51                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~70                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~69                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~68                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~50                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~49                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~67                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~48                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~66                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~92                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~20                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~65                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~47                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~64                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~63                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~91                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~19                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~62                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~90                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~18                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~46                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~60                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~59                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~45                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~58                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~88                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~17                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~44                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~57                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~43                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~87                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~16                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~54                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~42                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~53                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~86                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~49                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~39                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~15                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux78~4                                                                                                                                                                                  ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~84                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~83                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~47                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~38                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~37                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~35                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~14                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~13                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~81                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~80                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~34                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~42                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~33                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~40                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~39                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~38                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~12                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~11                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux76~4                                                                                                                                                                                  ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~78                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~77                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~76                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~37                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~32                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~10                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~9                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~75                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~73                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~72                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~30                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~35                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~33                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~29                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~8                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~7                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux74~4                                                                                                                                                                                  ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~67                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~66                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~65                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~63                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~62                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~31                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~28                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~6                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~5                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~27                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~60                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~59                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~25                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~25                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~24                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~58                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~57                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~56                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~55                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~23                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~52                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|Mux80~0                                                                                                                                                                                  ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~50                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~49                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~48                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~47                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~45                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~44                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~43                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~42                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~41                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~40                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~39                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~38                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~37                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~36                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~35                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~34                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~33                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~32                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~22                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~23                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~22                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~31                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~30                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~29                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~28                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~27                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~26                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~25                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~21                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~20                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~19                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~18                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~17                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~16                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~15                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~14                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~13                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~12                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~11                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~10                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft4~9                                                                                                                                                                             ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|ShiftRight0~8                                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|ShiftRight0~7                                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|ShiftRight0~2                                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|altera_avalon_st_pipeline_stage:agent_pipeline_003|altera_avalon_st_pipeline_base:core|data1[15]                                                                                                                               ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|lsuRes~15                                                                                                                                                                                ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~4                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftLeft2~17                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_cmd_xbar_mux:cmd_xbar_mux|src_data[71]                                                                                                                                                                          ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~18                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~17                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~16                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~18                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~15                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~14                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~17                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~8                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~7                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~12                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~6                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~5                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~11                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~4                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight1~2                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~10                                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~9                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|ShiftRight0~8                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~3                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~2                                                                                                                                                                 ; 2       ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|alt_jtag_atlantic:soc_simple_de1_JTAG_UART_alt_jtag_atlantic|read                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|ibusdata_old[10]                                                                                                                                                                                       ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[11]~45                                                                                                                                                                            ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|ibusdata_old[7]                                                                                                                                                                                        ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|immDec[1]~39                                                                                                                                                                             ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data~95                                                                                                                                                                               ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~1                                                                                                                                                                                      ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|registers_0__31__bypass[11]~11                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data~93                                                                                                                                                                               ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~2                                                                                                                                                                                      ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|registers_0__31__bypass[12]~12                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data~91                                                                                                                                                                               ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~3                                                                                                                                                                                      ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|registers_0__31__bypass[13]~13                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data~89                                                                                                                                                                               ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~37                                                                                                                                                                                     ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|registers_0__31__bypass[14]~14                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data~87                                                                                                                                                                               ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|_~38                                                                                                                                                                                     ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|registers_0__31__bypass[15]~15                                                                                                                                                           ; 2       ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rs1Data~85                                                                                                                                                                               ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                    ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|altsyncram:registers[0][31]__1|altsyncram_37i1:auto_generated|ALTSYNCRAM                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                   ; M4K_X41_Y14                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|altsyncram:registers[0][31]__2|altsyncram_37i1:auto_generated|ALTSYNCRAM                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                   ; M4K_X41_Y15                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_r:the_soc_simple_de1_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X17_Y11                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; soc_simple_de1:u0|soc_simple_de1_JTAG_UART:jtag_uart|soc_simple_de1_JTAG_UART_scfifo_w:the_soc_simple_de1_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X17_Y12                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; soc_simple_de1:u0|soc_simple_de1_RAM:ram|altsyncram:the_altsyncram|altsyncram_rac1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 8    ; soc_simple_de1_RAM.hex ; M4K_X41_Y10, M4K_X17_Y15, M4K_X41_Y13, M4K_X41_Y11, M4K_X41_Y12, M4K_X17_Y13, M4K_X41_Y16, M4K_X17_Y14 ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 4,168 / 54,004 ( 8 % ) ;
; C16 interconnects           ; 8 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 2,119 / 36,000 ( 6 % ) ;
; Direct links                ; 625 / 54,004 ( 1 % )   ;
; Global clocks               ; 6 / 16 ( 38 % )        ;
; Local interconnects         ; 1,136 / 18,752 ( 6 % ) ;
; R24 interconnects           ; 51 / 1,900 ( 3 % )     ;
; R4 interconnects            ; 2,919 / 46,920 ( 6 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.58) ; Number of LABs  (Total = 189) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 4                             ;
; 3                                           ; 2                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 6                             ;
; 7                                           ; 4                             ;
; 8                                           ; 4                             ;
; 9                                           ; 1                             ;
; 10                                          ; 5                             ;
; 11                                          ; 3                             ;
; 12                                          ; 2                             ;
; 13                                          ; 6                             ;
; 14                                          ; 10                            ;
; 15                                          ; 12                            ;
; 16                                          ; 120                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 189) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 144                           ;
; 1 Clock                            ; 156                           ;
; 1 Clock enable                     ; 81                            ;
; 1 Sync. clear                      ; 16                            ;
; 1 Sync. load                       ; 23                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 35                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.92) ; Number of LABs  (Total = 189) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 6                             ;
; 1                                            ; 6                             ;
; 2                                            ; 5                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 0                             ;
; 11                                           ; 4                             ;
; 12                                           ; 6                             ;
; 13                                           ; 2                             ;
; 14                                           ; 5                             ;
; 15                                           ; 3                             ;
; 16                                           ; 19                            ;
; 17                                           ; 4                             ;
; 18                                           ; 8                             ;
; 19                                           ; 7                             ;
; 20                                           ; 11                            ;
; 21                                           ; 5                             ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 7                             ;
; 25                                           ; 5                             ;
; 26                                           ; 4                             ;
; 27                                           ; 6                             ;
; 28                                           ; 10                            ;
; 29                                           ; 9                             ;
; 30                                           ; 12                            ;
; 31                                           ; 11                            ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.84) ; Number of LABs  (Total = 189) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 6                             ;
; 1                                               ; 11                            ;
; 2                                               ; 7                             ;
; 3                                               ; 7                             ;
; 4                                               ; 5                             ;
; 5                                               ; 9                             ;
; 6                                               ; 13                            ;
; 7                                               ; 11                            ;
; 8                                               ; 12                            ;
; 9                                               ; 12                            ;
; 10                                              ; 9                             ;
; 11                                              ; 16                            ;
; 12                                              ; 13                            ;
; 13                                              ; 6                             ;
; 14                                              ; 9                             ;
; 15                                              ; 12                            ;
; 16                                              ; 10                            ;
; 17                                              ; 6                             ;
; 18                                              ; 3                             ;
; 19                                              ; 2                             ;
; 20                                              ; 4                             ;
; 21                                              ; 0                             ;
; 22                                              ; 3                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 2                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.60) ; Number of LABs  (Total = 189) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 3                             ;
; 6                                            ; 5                             ;
; 7                                            ; 4                             ;
; 8                                            ; 5                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 7                             ;
; 13                                           ; 2                             ;
; 14                                           ; 1                             ;
; 15                                           ; 7                             ;
; 16                                           ; 9                             ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 5                             ;
; 20                                           ; 9                             ;
; 21                                           ; 3                             ;
; 22                                           ; 8                             ;
; 23                                           ; 3                             ;
; 24                                           ; 11                            ;
; 25                                           ; 6                             ;
; 26                                           ; 6                             ;
; 27                                           ; 13                            ;
; 28                                           ; 10                            ;
; 29                                           ; 8                             ;
; 30                                           ; 12                            ;
; 31                                           ; 4                             ;
; 32                                           ; 13                            ;
; 33                                           ; 3                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
; 38                                           ; 0                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "de1Top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "system_pll:system_pll_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 11, clock division of 5, and phase shift of 0 degrees (0 ps) for system_pll:system_pll_inst|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 20 pins of 20 total pins
    Info (169086): Pin ledg[0] not assigned to an exact location on the device
    Info (169086): Pin ledg[1] not assigned to an exact location on the device
    Info (169086): Pin ledg[2] not assigned to an exact location on the device
    Info (169086): Pin ledg[3] not assigned to an exact location on the device
    Info (169086): Pin ledg[4] not assigned to an exact location on the device
    Info (169086): Pin ledg[5] not assigned to an exact location on the device
    Info (169086): Pin ledg[6] not assigned to an exact location on the device
    Info (169086): Pin ledg[7] not assigned to an exact location on the device
    Info (169086): Pin ledr[0] not assigned to an exact location on the device
    Info (169086): Pin ledr[1] not assigned to an exact location on the device
    Info (169086): Pin ledr[2] not assigned to an exact location on the device
    Info (169086): Pin ledr[3] not assigned to an exact location on the device
    Info (169086): Pin ledr[4] not assigned to an exact location on the device
    Info (169086): Pin ledr[5] not assigned to an exact location on the device
    Info (169086): Pin ledr[6] not assigned to an exact location on the device
    Info (169086): Pin ledr[7] not assigned to an exact location on the device
    Info (169086): Pin ledr[8] not assigned to an exact location on the device
    Info (169086): Pin ledr[9] not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '../qsys_systems/soc_simple_de1/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'sdc/clock.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {system_pll_inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 11 -duty_cycle 50.00 -name {system_pll_inst|altpll_component|pll|clk[0]} {system_pll_inst|altpll_component|pll|clk[0]}
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000   core_clock
    Info (332111):    9.090 system_pll_inst|altpll_component|pll|clk[0]
Info (176353): Automatically promoted node system_pll:system_pll_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst (placed in PIN L2 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node soc_simple_de1:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node soc_simple_de1:u0|risac_avalon:rv32i_core|risac:u_risac|rdDec[4]~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 18 (unused VREF, 3.3V VCCIO, 0 input, 18 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  29 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.72 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 18 output pins without output pin load capacitance assignment
    Info (306007): Pin "ledg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/saad/trashcan/risac/de1/output_files/de1Top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 748 megabytes
    Info: Processing ended: Mon Dec  2 21:16:53 2019
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/saad/trashcan/risac/de1/output_files/de1Top.fit.smsg.


