Simulator report for top_level_vhd
Mon Dec 03 08:18:49 2012
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 698 nodes    ;
; Simulation Coverage         ;       1.74 % ;
; Total Number of Transitions ; 1088         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                             ;
+--------------------------------------------------------------------------------------------+-------------------+---------------+
; Option                                                                                     ; Setting           ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------------+---------------+
; Simulation mode                                                                            ; Functional        ; Timing        ;
; Start time                                                                                 ; 0 ns              ; 0 ns          ;
; Simulation results format                                                                  ; CVWF              ;               ;
; Vector input source                                                                        ; top_level_vhd.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                ; On            ;
; Check outputs                                                                              ; Off               ; Off           ;
; Report simulation coverage                                                                 ; On                ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                ; On            ;
; Display missing 1-value coverage report                                                    ; On                ; On            ;
; Display missing 0-value coverage report                                                    ; On                ; On            ;
; Detect setup and hold time violations                                                      ; Off               ; Off           ;
; Detect glitches                                                                            ; Off               ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off               ; Off           ;
; Generate Signal Activity File                                                              ; Off               ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off               ; Off           ;
; Group bus channels in simulation results                                                   ; Off               ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE        ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off               ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On                ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto              ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       1.74 % ;
; Total nodes checked                                 ; 698          ;
; Total output ports checked                          ; 690          ;
; Total output ports with complete 1/0-value coverage ; 12           ;
; Total output ports with no 1/0-value coverage       ; 678          ;
; Total output ports with no 1-value coverage         ; 678          ;
; Total output ports with no 0-value coverage         ; 678          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                              ;
+-------------------------------------------+-------------------------------------------+------------------+
; Node Name                                 ; Output Port Name                          ; Output Port Type ;
+-------------------------------------------+-------------------------------------------+------------------+
; |top_level_vhd|SW[0]                      ; |top_level_vhd|SW[0]                      ; out              ;
; |top_level_vhd|SW[1]                      ; |top_level_vhd|SW[1]                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~0    ; |top_level_vhd|dugem:U2|PresentState~0    ; out              ;
; |top_level_vhd|dugem:U2|PresentState~3    ; |top_level_vhd|dugem:U2|PresentState~3    ; out              ;
; |top_level_vhd|dugem:U2|count~3           ; |top_level_vhd|dugem:U2|count~3           ; out              ;
; |top_level_vhd|dugem:U2|NextState~0       ; |top_level_vhd|dugem:U2|NextState~0       ; out              ;
; |top_level_vhd|dugem:U2|PresentState.s0~0 ; |top_level_vhd|dugem:U2|PresentState.s0~0 ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s3~0 ; |top_level_vhd|dugem:U2|PresentState.s3~0 ; out0             ;
; |top_level_vhd|dugem:U2|Selector0~2       ; |top_level_vhd|dugem:U2|Selector0~2       ; out0             ;
; |top_level_vhd|dugem:U2|Selector0~5       ; |top_level_vhd|dugem:U2|Selector0~5       ; out0             ;
; |top_level_vhd|dugem:U2|Selector3~0       ; |top_level_vhd|dugem:U2|Selector3~0       ; out0             ;
; |top_level_vhd|dugem:U2|Selector3~3       ; |top_level_vhd|dugem:U2|Selector3~3       ; out0             ;
+-------------------------------------------+-------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                     ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; Node Name                                                                   ; Output Port Name                                                            ; Output Port Type ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; |top_level_vhd|CLOCK_50                                                     ; |top_level_vhd|CLOCK_50                                                     ; out              ;
; |top_level_vhd|VGA_R[0]                                                     ; |top_level_vhd|VGA_R[0]                                                     ; pin_out          ;
; |top_level_vhd|VGA_R[1]                                                     ; |top_level_vhd|VGA_R[1]                                                     ; pin_out          ;
; |top_level_vhd|VGA_R[2]                                                     ; |top_level_vhd|VGA_R[2]                                                     ; pin_out          ;
; |top_level_vhd|VGA_R[3]                                                     ; |top_level_vhd|VGA_R[3]                                                     ; pin_out          ;
; |top_level_vhd|VGA_R[4]                                                     ; |top_level_vhd|VGA_R[4]                                                     ; pin_out          ;
; |top_level_vhd|VGA_R[5]                                                     ; |top_level_vhd|VGA_R[5]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[0]                                                     ; |top_level_vhd|VGA_G[0]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[1]                                                     ; |top_level_vhd|VGA_G[1]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[2]                                                     ; |top_level_vhd|VGA_G[2]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[3]                                                     ; |top_level_vhd|VGA_G[3]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[4]                                                     ; |top_level_vhd|VGA_G[4]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[5]                                                     ; |top_level_vhd|VGA_G[5]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[0]                                                     ; |top_level_vhd|VGA_B[0]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[1]                                                     ; |top_level_vhd|VGA_B[1]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[2]                                                     ; |top_level_vhd|VGA_B[2]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[3]                                                     ; |top_level_vhd|VGA_B[3]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[4]                                                     ; |top_level_vhd|VGA_B[4]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[5]                                                     ; |top_level_vhd|VGA_B[5]                                                     ; pin_out          ;
; |top_level_vhd|VGA_HS                                                       ; |top_level_vhd|VGA_HS                                                       ; pin_out          ;
; |top_level_vhd|VGA_VS                                                       ; |top_level_vhd|VGA_VS                                                       ; pin_out          ;
; |top_level_vhd|VGA_CLK                                                      ; |top_level_vhd|VGA_CLK                                                      ; pin_out          ;
; |top_level_vhd|VGA_BLANK                                                    ; |top_level_vhd|VGA_BLANK                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[0]                                                    ; |top_level_vhd|GPIO_0[0]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[1]                                                    ; |top_level_vhd|GPIO_0[1]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[2]                                                    ; |top_level_vhd|GPIO_0[2]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[3]                                                    ; |top_level_vhd|GPIO_0[3]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[4]                                                    ; |top_level_vhd|GPIO_0[4]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[5]                                                    ; |top_level_vhd|GPIO_0[5]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[6]                                                    ; |top_level_vhd|GPIO_0[6]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[7]                                                    ; |top_level_vhd|GPIO_0[7]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[8]                                                    ; |top_level_vhd|GPIO_0[8]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[9]                                                    ; |top_level_vhd|GPIO_0[9]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[10]                                                   ; |top_level_vhd|GPIO_0[10]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[11]                                                   ; |top_level_vhd|GPIO_0[11]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[12]                                                   ; |top_level_vhd|GPIO_0[12]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[13]                                                   ; |top_level_vhd|GPIO_0[13]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[14]                                                   ; |top_level_vhd|GPIO_0[14]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[15]                                                   ; |top_level_vhd|GPIO_0[15]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[16]                                                   ; |top_level_vhd|GPIO_0[16]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[17]                                                   ; |top_level_vhd|GPIO_0[17]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[18]                                                   ; |top_level_vhd|GPIO_0[18]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[19]                                                   ; |top_level_vhd|GPIO_0[19]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[20]                                                   ; |top_level_vhd|GPIO_0[20]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[21]                                                   ; |top_level_vhd|GPIO_0[21]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[22]                                                   ; |top_level_vhd|GPIO_0[22]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[23]                                                   ; |top_level_vhd|GPIO_0[23]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[24]                                                   ; |top_level_vhd|GPIO_0[24]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[25]                                                   ; |top_level_vhd|GPIO_0[25]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[26]                                                   ; |top_level_vhd|GPIO_0[26]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[27]                                                   ; |top_level_vhd|GPIO_0[27]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[28]                                                   ; |top_level_vhd|GPIO_0[28]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[29]                                                   ; |top_level_vhd|GPIO_0[29]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[30]                                                   ; |top_level_vhd|GPIO_0[30]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[31]                                                   ; |top_level_vhd|GPIO_0[31]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[32]                                                   ; |top_level_vhd|GPIO_0[32]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[33]                                                   ; |top_level_vhd|GPIO_0[33]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[34]                                                   ; |top_level_vhd|GPIO_0[34]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[35]                                                   ; |top_level_vhd|GPIO_0[35]                                                   ; pin_out          ;
; |top_level_vhd|LEDR[0]                                                      ; |top_level_vhd|LEDR[0]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[1]                                                      ; |top_level_vhd|LEDR[1]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[2]                                                      ; |top_level_vhd|LEDR[2]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[3]                                                      ; |top_level_vhd|LEDR[3]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[4]                                                      ; |top_level_vhd|LEDR[4]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[5]                                                      ; |top_level_vhd|LEDR[5]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[6]                                                      ; |top_level_vhd|LEDR[6]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[7]                                                      ; |top_level_vhd|LEDR[7]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[8]                                                      ; |top_level_vhd|LEDR[8]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[9]                                                      ; |top_level_vhd|LEDR[9]                                                      ; pin_out          ;
; |top_level_vhd|dugem:U2|PresentState~1                                      ; |top_level_vhd|dugem:U2|PresentState~1                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~2                                      ; |top_level_vhd|dugem:U2|PresentState~2                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~4                                      ; |top_level_vhd|dugem:U2|PresentState~4                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~5                                      ; |top_level_vhd|dugem:U2|PresentState~5                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~6                                      ; |top_level_vhd|dugem:U2|PresentState~6                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~7                                      ; |top_level_vhd|dugem:U2|PresentState~7                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~8                                      ; |top_level_vhd|dugem:U2|PresentState~8                                      ; out              ;
; |top_level_vhd|dugem:U2|count~0                                             ; |top_level_vhd|dugem:U2|count~0                                             ; out              ;
; |top_level_vhd|dugem:U2|count~1                                             ; |top_level_vhd|dugem:U2|count~1                                             ; out              ;
; |top_level_vhd|dugem:U2|count~2                                             ; |top_level_vhd|dugem:U2|count~2                                             ; out              ;
; |top_level_vhd|dugem:U2|NextState~1                                         ; |top_level_vhd|dugem:U2|NextState~1                                         ; out              ;
; |top_level_vhd|dugem:U2|count[3]                                            ; |top_level_vhd|dugem:U2|count[3]                                            ; regout           ;
; |top_level_vhd|dugem:U2|count[2]                                            ; |top_level_vhd|dugem:U2|count[2]                                            ; regout           ;
; |top_level_vhd|dugem:U2|count[1]                                            ; |top_level_vhd|dugem:U2|count[1]                                            ; regout           ;
; |top_level_vhd|dugem:U2|WideOr1                                             ; |top_level_vhd|dugem:U2|WideOr1                                             ; out0             ;
; |top_level_vhd|dugem:U2|WideOr4                                             ; |top_level_vhd|dugem:U2|WideOr4                                             ; out0             ;
; |top_level_vhd|dugem:U2|WideOr9                                             ; |top_level_vhd|dugem:U2|WideOr9                                             ; out0             ;
; |top_level_vhd|dugem:U2|count[0]                                            ; |top_level_vhd|dugem:U2|count[0]                                            ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s0                                     ; |top_level_vhd|dugem:U2|PresentState.s0                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s1                                     ; |top_level_vhd|dugem:U2|PresentState.s1                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s2                                     ; |top_level_vhd|dugem:U2|PresentState.s2                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s3                                     ; |top_level_vhd|dugem:U2|PresentState.s3                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s4                                     ; |top_level_vhd|dugem:U2|PresentState.s4                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s5                                     ; |top_level_vhd|dugem:U2|PresentState.s5                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s6                                     ; |top_level_vhd|dugem:U2|PresentState.s6                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s7                                     ; |top_level_vhd|dugem:U2|PresentState.s7                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s8                                     ; |top_level_vhd|dugem:U2|PresentState.s8                                     ; regout           ;
; |top_level_vhd|dugem:U2|WideOr12                                            ; |top_level_vhd|dugem:U2|WideOr12                                            ; out0             ;
; |top_level_vhd|dugem:U2|WideOr13                                            ; |top_level_vhd|dugem:U2|WideOr13                                            ; out0             ;
; |top_level_vhd|dugem:U2|WideOr14                                            ; |top_level_vhd|dugem:U2|WideOr14                                            ; out0             ;
; |top_level_vhd|dugem:U2|PresentState~9                                      ; |top_level_vhd|dugem:U2|PresentState~9                                      ; out0             ;
; |top_level_vhd|dugem:U2|Selector0~0                                         ; |top_level_vhd|dugem:U2|Selector0~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s1~0                                   ; |top_level_vhd|dugem:U2|PresentState.s1~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr0~0                                           ; |top_level_vhd|dugem:U2|WideOr0~0                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s2~0                                   ; |top_level_vhd|dugem:U2|PresentState.s2~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|Selector0~1                                         ; |top_level_vhd|dugem:U2|Selector0~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|WideOr0~1                                           ; |top_level_vhd|dugem:U2|WideOr0~1                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s4~0                                   ; |top_level_vhd|dugem:U2|PresentState.s4~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr0~2                                           ; |top_level_vhd|dugem:U2|WideOr0~2                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s5~0                                   ; |top_level_vhd|dugem:U2|PresentState.s5~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr0~3                                           ; |top_level_vhd|dugem:U2|WideOr0~3                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s6~0                                   ; |top_level_vhd|dugem:U2|PresentState.s6~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr1~0                                           ; |top_level_vhd|dugem:U2|WideOr1~0                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s7~0                                   ; |top_level_vhd|dugem:U2|PresentState.s7~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr1~1                                           ; |top_level_vhd|dugem:U2|WideOr1~1                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s8~0                                   ; |top_level_vhd|dugem:U2|PresentState.s8~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr1~2                                           ; |top_level_vhd|dugem:U2|WideOr1~2                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState~13                                     ; |top_level_vhd|dugem:U2|PresentState~13                                     ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|DIVOUT                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|DIVOUT                                   ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~0                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~0                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~1                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~1                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~2                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~2                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~3                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~3                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~4                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~4                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~5                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~5                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~6                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~6                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~7                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~7                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~8                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~8                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~9                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~9                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~10                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~10                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~11                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~11                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~12                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~12                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~13                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~13                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~14                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~14                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~15                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~15                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~16                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~16                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~17                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~17                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~18                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~18                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~19                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~19                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~20                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~20                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~21                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~21                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~22                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~22                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~23                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~23                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~24                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~24                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~25                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~25                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~26                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~26                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~27                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~27                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~28                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~28                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~29                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~29                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~30                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~30                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~31                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~31                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[0]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[0]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[1]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[1]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[2]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[2]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[3]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[3]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[4]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[4]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[5]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[5]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[6]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[6]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[7]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[7]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[8]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[8]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[9]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[9]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[10]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[10]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[11]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[11]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[12]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[12]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[13]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[13]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[14]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[14]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[15]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[15]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[16]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[16]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[17]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[17]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[18]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[18]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[19]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[19]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[20]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[20]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[21]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[21]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[22]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[22]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[23]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[23]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[24]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[24]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[25]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[25]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[26]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[26]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[27]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[27]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[28]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[28]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[29]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[29]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[30]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[30]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[31]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[31]                                ; regout           ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[5]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[5]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[4]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[4]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[3]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[3]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[2]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[2]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[1]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[1]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[0]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[0]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[5]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[5]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[4]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[4]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[3]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[3]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[2]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[2]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[1]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[1]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[0]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[0]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_B[5]                              ; |top_level_vhd|display_vhd:module_vga|VGA_B[5]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_B[4]                              ; |top_level_vhd|display_vhd:module_vga|VGA_B[4]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_B[3]                              ; |top_level_vhd|display_vhd:module_vga|VGA_B[3]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_B[1]                              ; |top_level_vhd|display_vhd:module_vga|VGA_B[1]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_B[0]                              ; |top_level_vhd|display_vhd:module_vga|VGA_B[0]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|M_TF1        ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|M_TF1        ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|K_TF1        ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|K_TF1        ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|H_TF1        ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|H_TF1        ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~0      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~0      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~1      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~1      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~2      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~2      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~3      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~3      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~4      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~4      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~5      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~5      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~6      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~6      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~7      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~7      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[7]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[7]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[6]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[6]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[5]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[5]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[4]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[4]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[3]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[3]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[2]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[2]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~0    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~0    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~1    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~1    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~2    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~2    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[7]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[7]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[6]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[6]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[5]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[5]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[4]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[4]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[3]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[3]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[2]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[2]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue~0     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue~0     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[7]    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[7]    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[6]    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[6]    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[5]    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[5]    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[3]    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[3]    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[2]    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[2]    ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[3]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[3]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on              ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on              ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[2]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[2]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~0             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~0             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~1             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~1             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~2             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~2             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~3             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~3             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~4             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~4             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~5             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~5             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~6             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~6             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~7             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~7             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~8             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~8             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~9             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~9             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[1]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[1]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[0]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[0]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~0             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~0             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~1             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~1             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~2             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~2             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~3             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~3             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~4             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~4             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~5             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~5             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~6             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~6             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~7             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~7             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~8             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~8             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~9             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~9             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~10            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~10            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~11            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~11            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~12            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~12            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~13            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~13            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~14            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~14            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~15            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~15            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~16            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~16            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~17            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~17            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~18            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~18            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~19            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~19            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|clock_25MHz           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|clock_25MHz           ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[4]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[4]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[5]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[5]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[6]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[6]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[7]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[7]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[8]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[8]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[9]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[9]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on_v            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on_v            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[0]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[0]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[1]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[1]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[2]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[2]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[3]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[3]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[4]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[4]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[5]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[5]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[6]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[6]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[7]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[7]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[8]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[8]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[9]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[9]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on_h            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on_h            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|vert_sync             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|vert_sync             ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[0]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[0]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[1]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[1]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[2]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[2]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[3]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[3]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[4]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[4]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[5]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[5]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[6]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[6]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[7]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[7]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[8]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[8]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[9]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[9]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|horiz_sync            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|horiz_sync            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[0]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[0]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[1]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[1]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[2]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[2]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[3]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[3]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[4]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[4]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[5]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[5]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[6]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[6]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[7]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[7]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[8]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[8]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[9]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[9]            ; regout           ;
; |top_level_vhd|dugem:U2|Selector0~3                                         ; |top_level_vhd|dugem:U2|Selector0~3                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector0~4                                         ; |top_level_vhd|dugem:U2|Selector0~4                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector1~0                                         ; |top_level_vhd|dugem:U2|Selector1~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector1~1                                         ; |top_level_vhd|dugem:U2|Selector1~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector1~2                                         ; |top_level_vhd|dugem:U2|Selector1~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector2~0                                         ; |top_level_vhd|dugem:U2|Selector2~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector2~1                                         ; |top_level_vhd|dugem:U2|Selector2~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector2~2                                         ; |top_level_vhd|dugem:U2|Selector2~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector3~1                                         ; |top_level_vhd|dugem:U2|Selector3~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector3~2                                         ; |top_level_vhd|dugem:U2|Selector3~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector4~0                                         ; |top_level_vhd|dugem:U2|Selector4~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector4~1                                         ; |top_level_vhd|dugem:U2|Selector4~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector4~2                                         ; |top_level_vhd|dugem:U2|Selector4~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector5~0                                         ; |top_level_vhd|dugem:U2|Selector5~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector5~1                                         ; |top_level_vhd|dugem:U2|Selector5~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector5~2                                         ; |top_level_vhd|dugem:U2|Selector5~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector6~0                                         ; |top_level_vhd|dugem:U2|Selector6~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector6~1                                         ; |top_level_vhd|dugem:U2|Selector6~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector6~2                                         ; |top_level_vhd|dugem:U2|Selector6~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector6~3                                         ; |top_level_vhd|dugem:U2|Selector6~3                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector7~0                                         ; |top_level_vhd|dugem:U2|Selector7~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector7~1                                         ; |top_level_vhd|dugem:U2|Selector7~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector7~2                                         ; |top_level_vhd|dugem:U2|Selector7~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector8~0                                         ; |top_level_vhd|dugem:U2|Selector8~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector8~1                                         ; |top_level_vhd|dugem:U2|Selector8~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector8~2                                         ; |top_level_vhd|dugem:U2|Selector8~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|LessThan0~0                                         ; |top_level_vhd|dugem:U2|LessThan0~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|LessThan0~1                                         ; |top_level_vhd|dugem:U2|LessThan0~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~0                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~0                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~1                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~1                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~2                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~2                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~3                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~3                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~4                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~4                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~5                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~5                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~6                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~6                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~7                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~7                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~8                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~8                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~9                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~9                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~10                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~10                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~11                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~11                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~12                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~12                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~13                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~13                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~14                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~14                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~15                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~15                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~16                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~16                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~17                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~17                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~18                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~18                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~19                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~19                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~20                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~20                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~21                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~21                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~22                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~22                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~23                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~23                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~24                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~24                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~25                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~25                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~26                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~26                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~27                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~27                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~28                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~28                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~29                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~29                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~30                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~30                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~31                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~31                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~32                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~32                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~33                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~33                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~34                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~34                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~35                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~35                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~36                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~36                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~37                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~37                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~38                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~38                             ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~12 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~12 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~13 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~13 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~14 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~14 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~15 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~15 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~16 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~16 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~17 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~17 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~12 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~12 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~13 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~13 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~12 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~12 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~13 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~13 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~14 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~14 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~12 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~12 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~13 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~13 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~14 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~14 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~15 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~15 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~12 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~12 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~13 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~13 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~12          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~12          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~13          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~13          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~12          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~12          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~13          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~13          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~14          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~14          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~15          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~15          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~6           ; out0             ;
; |top_level_vhd|dugem:U2|Add0~0                                              ; |top_level_vhd|dugem:U2|Add0~0                                              ; out0             ;
; |top_level_vhd|dugem:U2|Add0~1                                              ; |top_level_vhd|dugem:U2|Add0~1                                              ; out0             ;
; |top_level_vhd|dugem:U2|Add0~2                                              ; |top_level_vhd|dugem:U2|Add0~2                                              ; out0             ;
; |top_level_vhd|dugem:U2|Add0~3                                              ; |top_level_vhd|dugem:U2|Add0~3                                              ; out0             ;
; |top_level_vhd|dugem:U2|Add0~4                                              ; |top_level_vhd|dugem:U2|Add0~4                                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~0                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~1                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~1                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~2                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~2                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~3                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~3                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~4                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~4                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~5                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~5                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~6                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~6                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~7                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~7                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~8                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~8                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~9                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~9                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~10                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~10                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~11                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~11                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~12                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~12                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~13                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~13                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~14                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~14                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~15                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~15                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~16                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~16                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~17                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~17                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~18                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~18                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~19                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~19                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~20                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~20                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~21                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~21                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~22                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~22                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~23                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~23                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~24                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~24                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~25                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~25                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~26                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~26                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~27                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~27                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~28                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~28                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~29                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~29                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~30                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~30                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~31                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~31                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~32                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~32                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~33                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~33                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~34                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~34                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~35                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~35                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~36                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~36                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~37                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~37                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~38                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~38                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~39                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~39                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~40                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~40                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~41                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~41                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~42                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~42                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~43                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~43                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~44                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~44                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~45                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~45                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~46                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~46                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~47                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~47                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~48                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~48                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~49                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~49                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~50                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~50                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~51                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~51                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~52                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~52                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~53                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~53                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~54                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~54                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~55                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~55                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~56                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~56                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~57                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~57                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~58                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~58                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~59                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~59                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~60                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~60                                  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~0                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~0                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~1                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~1                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~2                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~2                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~3                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~3                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~4                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~4                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~5                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~5                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~6                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~6                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~7                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~7                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~8                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~8                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~9                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~9                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~10               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~10               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~11               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~11               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~12               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~12               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~13               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~13               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~14               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~14               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~15               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~15               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~16               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~16               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~0                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~0                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~1                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~1                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~2                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~2                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~3                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~3                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~4                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~4                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~5                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~5                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~6                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~6                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~7                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~7                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~8                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~8                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~9                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~9                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~10               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~10               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~11               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~11               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~12               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~12               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~13               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~13               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~14               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~14               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~15               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~15               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~16               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~16               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Equal0~0              ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Equal0~0              ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Equal1~0              ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Equal1~0              ; out0             ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                     ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; Node Name                                                                   ; Output Port Name                                                            ; Output Port Type ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; |top_level_vhd|CLOCK_50                                                     ; |top_level_vhd|CLOCK_50                                                     ; out              ;
; |top_level_vhd|VGA_R[0]                                                     ; |top_level_vhd|VGA_R[0]                                                     ; pin_out          ;
; |top_level_vhd|VGA_R[1]                                                     ; |top_level_vhd|VGA_R[1]                                                     ; pin_out          ;
; |top_level_vhd|VGA_R[2]                                                     ; |top_level_vhd|VGA_R[2]                                                     ; pin_out          ;
; |top_level_vhd|VGA_R[3]                                                     ; |top_level_vhd|VGA_R[3]                                                     ; pin_out          ;
; |top_level_vhd|VGA_R[4]                                                     ; |top_level_vhd|VGA_R[4]                                                     ; pin_out          ;
; |top_level_vhd|VGA_R[5]                                                     ; |top_level_vhd|VGA_R[5]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[0]                                                     ; |top_level_vhd|VGA_G[0]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[1]                                                     ; |top_level_vhd|VGA_G[1]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[2]                                                     ; |top_level_vhd|VGA_G[2]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[3]                                                     ; |top_level_vhd|VGA_G[3]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[4]                                                     ; |top_level_vhd|VGA_G[4]                                                     ; pin_out          ;
; |top_level_vhd|VGA_G[5]                                                     ; |top_level_vhd|VGA_G[5]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[0]                                                     ; |top_level_vhd|VGA_B[0]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[1]                                                     ; |top_level_vhd|VGA_B[1]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[2]                                                     ; |top_level_vhd|VGA_B[2]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[3]                                                     ; |top_level_vhd|VGA_B[3]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[4]                                                     ; |top_level_vhd|VGA_B[4]                                                     ; pin_out          ;
; |top_level_vhd|VGA_B[5]                                                     ; |top_level_vhd|VGA_B[5]                                                     ; pin_out          ;
; |top_level_vhd|VGA_HS                                                       ; |top_level_vhd|VGA_HS                                                       ; pin_out          ;
; |top_level_vhd|VGA_VS                                                       ; |top_level_vhd|VGA_VS                                                       ; pin_out          ;
; |top_level_vhd|VGA_CLK                                                      ; |top_level_vhd|VGA_CLK                                                      ; pin_out          ;
; |top_level_vhd|VGA_BLANK                                                    ; |top_level_vhd|VGA_BLANK                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[0]                                                    ; |top_level_vhd|GPIO_0[0]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[1]                                                    ; |top_level_vhd|GPIO_0[1]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[2]                                                    ; |top_level_vhd|GPIO_0[2]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[3]                                                    ; |top_level_vhd|GPIO_0[3]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[4]                                                    ; |top_level_vhd|GPIO_0[4]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[5]                                                    ; |top_level_vhd|GPIO_0[5]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[6]                                                    ; |top_level_vhd|GPIO_0[6]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[7]                                                    ; |top_level_vhd|GPIO_0[7]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[8]                                                    ; |top_level_vhd|GPIO_0[8]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[9]                                                    ; |top_level_vhd|GPIO_0[9]                                                    ; pin_out          ;
; |top_level_vhd|GPIO_0[10]                                                   ; |top_level_vhd|GPIO_0[10]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[11]                                                   ; |top_level_vhd|GPIO_0[11]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[12]                                                   ; |top_level_vhd|GPIO_0[12]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[13]                                                   ; |top_level_vhd|GPIO_0[13]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[14]                                                   ; |top_level_vhd|GPIO_0[14]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[15]                                                   ; |top_level_vhd|GPIO_0[15]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[16]                                                   ; |top_level_vhd|GPIO_0[16]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[17]                                                   ; |top_level_vhd|GPIO_0[17]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[18]                                                   ; |top_level_vhd|GPIO_0[18]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[19]                                                   ; |top_level_vhd|GPIO_0[19]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[20]                                                   ; |top_level_vhd|GPIO_0[20]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[21]                                                   ; |top_level_vhd|GPIO_0[21]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[22]                                                   ; |top_level_vhd|GPIO_0[22]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[23]                                                   ; |top_level_vhd|GPIO_0[23]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[24]                                                   ; |top_level_vhd|GPIO_0[24]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[25]                                                   ; |top_level_vhd|GPIO_0[25]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[26]                                                   ; |top_level_vhd|GPIO_0[26]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[27]                                                   ; |top_level_vhd|GPIO_0[27]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[28]                                                   ; |top_level_vhd|GPIO_0[28]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[29]                                                   ; |top_level_vhd|GPIO_0[29]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[30]                                                   ; |top_level_vhd|GPIO_0[30]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[31]                                                   ; |top_level_vhd|GPIO_0[31]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[32]                                                   ; |top_level_vhd|GPIO_0[32]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[33]                                                   ; |top_level_vhd|GPIO_0[33]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[34]                                                   ; |top_level_vhd|GPIO_0[34]                                                   ; pin_out          ;
; |top_level_vhd|GPIO_0[35]                                                   ; |top_level_vhd|GPIO_0[35]                                                   ; pin_out          ;
; |top_level_vhd|LEDR[0]                                                      ; |top_level_vhd|LEDR[0]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[1]                                                      ; |top_level_vhd|LEDR[1]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[2]                                                      ; |top_level_vhd|LEDR[2]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[3]                                                      ; |top_level_vhd|LEDR[3]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[4]                                                      ; |top_level_vhd|LEDR[4]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[5]                                                      ; |top_level_vhd|LEDR[5]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[6]                                                      ; |top_level_vhd|LEDR[6]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[7]                                                      ; |top_level_vhd|LEDR[7]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[8]                                                      ; |top_level_vhd|LEDR[8]                                                      ; pin_out          ;
; |top_level_vhd|LEDR[9]                                                      ; |top_level_vhd|LEDR[9]                                                      ; pin_out          ;
; |top_level_vhd|dugem:U2|PresentState~1                                      ; |top_level_vhd|dugem:U2|PresentState~1                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~2                                      ; |top_level_vhd|dugem:U2|PresentState~2                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~4                                      ; |top_level_vhd|dugem:U2|PresentState~4                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~5                                      ; |top_level_vhd|dugem:U2|PresentState~5                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~6                                      ; |top_level_vhd|dugem:U2|PresentState~6                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~7                                      ; |top_level_vhd|dugem:U2|PresentState~7                                      ; out              ;
; |top_level_vhd|dugem:U2|PresentState~8                                      ; |top_level_vhd|dugem:U2|PresentState~8                                      ; out              ;
; |top_level_vhd|dugem:U2|count~0                                             ; |top_level_vhd|dugem:U2|count~0                                             ; out              ;
; |top_level_vhd|dugem:U2|count~1                                             ; |top_level_vhd|dugem:U2|count~1                                             ; out              ;
; |top_level_vhd|dugem:U2|count~2                                             ; |top_level_vhd|dugem:U2|count~2                                             ; out              ;
; |top_level_vhd|dugem:U2|NextState~1                                         ; |top_level_vhd|dugem:U2|NextState~1                                         ; out              ;
; |top_level_vhd|dugem:U2|count[3]                                            ; |top_level_vhd|dugem:U2|count[3]                                            ; regout           ;
; |top_level_vhd|dugem:U2|count[2]                                            ; |top_level_vhd|dugem:U2|count[2]                                            ; regout           ;
; |top_level_vhd|dugem:U2|count[1]                                            ; |top_level_vhd|dugem:U2|count[1]                                            ; regout           ;
; |top_level_vhd|dugem:U2|WideOr1                                             ; |top_level_vhd|dugem:U2|WideOr1                                             ; out0             ;
; |top_level_vhd|dugem:U2|WideOr4                                             ; |top_level_vhd|dugem:U2|WideOr4                                             ; out0             ;
; |top_level_vhd|dugem:U2|WideOr9                                             ; |top_level_vhd|dugem:U2|WideOr9                                             ; out0             ;
; |top_level_vhd|dugem:U2|count[0]                                            ; |top_level_vhd|dugem:U2|count[0]                                            ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s0                                     ; |top_level_vhd|dugem:U2|PresentState.s0                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s1                                     ; |top_level_vhd|dugem:U2|PresentState.s1                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s2                                     ; |top_level_vhd|dugem:U2|PresentState.s2                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s3                                     ; |top_level_vhd|dugem:U2|PresentState.s3                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s4                                     ; |top_level_vhd|dugem:U2|PresentState.s4                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s5                                     ; |top_level_vhd|dugem:U2|PresentState.s5                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s6                                     ; |top_level_vhd|dugem:U2|PresentState.s6                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s7                                     ; |top_level_vhd|dugem:U2|PresentState.s7                                     ; regout           ;
; |top_level_vhd|dugem:U2|PresentState.s8                                     ; |top_level_vhd|dugem:U2|PresentState.s8                                     ; regout           ;
; |top_level_vhd|dugem:U2|WideOr12                                            ; |top_level_vhd|dugem:U2|WideOr12                                            ; out0             ;
; |top_level_vhd|dugem:U2|WideOr13                                            ; |top_level_vhd|dugem:U2|WideOr13                                            ; out0             ;
; |top_level_vhd|dugem:U2|WideOr14                                            ; |top_level_vhd|dugem:U2|WideOr14                                            ; out0             ;
; |top_level_vhd|dugem:U2|PresentState~9                                      ; |top_level_vhd|dugem:U2|PresentState~9                                      ; out0             ;
; |top_level_vhd|dugem:U2|Selector0~0                                         ; |top_level_vhd|dugem:U2|Selector0~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s1~0                                   ; |top_level_vhd|dugem:U2|PresentState.s1~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr0~0                                           ; |top_level_vhd|dugem:U2|WideOr0~0                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s2~0                                   ; |top_level_vhd|dugem:U2|PresentState.s2~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|Selector0~1                                         ; |top_level_vhd|dugem:U2|Selector0~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|WideOr0~1                                           ; |top_level_vhd|dugem:U2|WideOr0~1                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s4~0                                   ; |top_level_vhd|dugem:U2|PresentState.s4~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr0~2                                           ; |top_level_vhd|dugem:U2|WideOr0~2                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s5~0                                   ; |top_level_vhd|dugem:U2|PresentState.s5~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr0~3                                           ; |top_level_vhd|dugem:U2|WideOr0~3                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s6~0                                   ; |top_level_vhd|dugem:U2|PresentState.s6~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr1~0                                           ; |top_level_vhd|dugem:U2|WideOr1~0                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s7~0                                   ; |top_level_vhd|dugem:U2|PresentState.s7~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr1~1                                           ; |top_level_vhd|dugem:U2|WideOr1~1                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState.s8~0                                   ; |top_level_vhd|dugem:U2|PresentState.s8~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|WideOr1~2                                           ; |top_level_vhd|dugem:U2|WideOr1~2                                           ; out0             ;
; |top_level_vhd|dugem:U2|PresentState~13                                     ; |top_level_vhd|dugem:U2|PresentState~13                                     ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|DIVOUT                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|DIVOUT                                   ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~0                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~0                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~1                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~1                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~2                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~2                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~3                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~3                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~4                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~4                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~5                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~5                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~6                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~6                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~7                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~7                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~8                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~8                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~9                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~9                                  ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~10                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~10                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~11                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~11                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~12                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~12                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~13                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~13                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~14                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~14                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~15                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~15                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~16                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~16                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~17                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~17                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~18                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~18                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~19                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~19                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~20                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~20                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~21                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~21                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~22                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~22                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~23                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~23                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~24                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~24                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~25                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~25                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~26                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~26                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~27                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~27                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~28                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~28                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~29                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~29                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~30                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~30                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~31                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count~31                                 ; out              ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[0]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[0]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[1]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[1]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[2]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[2]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[3]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[3]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[4]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[4]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[5]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[5]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[6]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[6]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[7]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[7]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[8]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[8]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[9]                                 ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[9]                                 ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[10]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[10]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[11]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[11]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[12]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[12]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[13]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[13]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[14]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[14]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[15]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[15]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[16]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[16]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[17]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[17]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[18]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[18]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[19]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[19]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[20]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[20]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[21]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[21]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[22]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[22]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[23]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[23]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[24]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[24]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[25]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[25]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[26]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[26]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[27]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[27]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[28]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[28]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[29]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[29]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[30]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[30]                                ; regout           ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[31]                                ; |top_level_vhd|dugem:U2|CLOCKDIV:F|count[31]                                ; regout           ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[5]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[5]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[4]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[4]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[3]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[3]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[2]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[2]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[1]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[1]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_R[0]                              ; |top_level_vhd|display_vhd:module_vga|VGA_R[0]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[5]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[5]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[4]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[4]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[3]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[3]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[2]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[2]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[1]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[1]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_G[0]                              ; |top_level_vhd|display_vhd:module_vga|VGA_G[0]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_B[5]                              ; |top_level_vhd|display_vhd:module_vga|VGA_B[5]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_B[4]                              ; |top_level_vhd|display_vhd:module_vga|VGA_B[4]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_B[3]                              ; |top_level_vhd|display_vhd:module_vga|VGA_B[3]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_B[1]                              ; |top_level_vhd|display_vhd:module_vga|VGA_B[1]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|VGA_B[0]                              ; |top_level_vhd|display_vhd:module_vga|VGA_B[0]                              ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|M_TF1        ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|M_TF1        ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|K_TF1        ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|K_TF1        ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|H_TF1        ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|H_TF1        ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|process_0~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~0      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~0      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~1      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~1      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~2      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~2      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~3      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~3      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~4      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~4      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~5      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~5      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~6      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~6      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~7      ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red~7      ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[7]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[7]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[6]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[6]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[5]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[5]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[4]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[4]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[3]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[3]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[2]     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_red[2]     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~0    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~0    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~1    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~1    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~2    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green~2    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[7]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[7]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[6]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[6]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[5]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[5]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[4]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[4]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[3]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[3]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[2]   ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_green[2]   ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue~0     ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue~0     ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[7]    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[7]    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[6]    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[6]    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[5]    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[5]    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[3]    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[3]    ; out              ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[2]    ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|o_blue[2]    ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[3]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[3]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on              ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on              ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[2]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[2]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~0             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~0             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~1             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~1             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~2             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~2             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~3             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~3             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~4             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~4             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~5             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~5             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~6             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~6             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~7             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~7             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~8             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~8             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~9             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count~9             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[1]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[1]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[0]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[0]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~0             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~0             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~1             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~1             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~2             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~2             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~3             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~3             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~4             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~4             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~5             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~5             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~6             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~6             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~7             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~7             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~8             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~8             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~9             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~9             ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~10            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~10            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~11            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~11            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~12            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~12            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~13            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~13            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~14            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~14            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~15            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~15            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~16            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~16            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~17            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~17            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~18            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~18            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~19            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count~19            ; out              ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|process_1~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|clock_25MHz           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|clock_25MHz           ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[4]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[4]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[5]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[5]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[6]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[6]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[7]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[7]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[8]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[8]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[9]        ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_row[9]        ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on_v            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on_v            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[0]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[0]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[1]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[1]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[2]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[2]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[3]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[3]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[4]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[4]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[5]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[5]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[6]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[6]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[7]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[7]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[8]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[8]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[9]     ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|o_pixel_column[9]     ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on_h            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|video_on_h            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|vert_sync             ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|vert_sync             ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[0]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[0]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[1]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[1]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[2]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[2]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[3]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[3]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[4]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[4]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[5]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[5]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[6]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[6]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[7]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[7]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[8]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[8]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[9]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|v_count[9]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|horiz_sync            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|horiz_sync            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[0]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[0]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[1]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[1]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[2]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[2]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[3]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[3]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[4]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[4]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[5]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[5]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[6]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[6]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[7]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[7]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[8]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[8]            ; regout           ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[9]            ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|h_count[9]            ; regout           ;
; |top_level_vhd|dugem:U2|Selector0~3                                         ; |top_level_vhd|dugem:U2|Selector0~3                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector0~4                                         ; |top_level_vhd|dugem:U2|Selector0~4                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector1~0                                         ; |top_level_vhd|dugem:U2|Selector1~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector1~1                                         ; |top_level_vhd|dugem:U2|Selector1~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector1~2                                         ; |top_level_vhd|dugem:U2|Selector1~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector2~0                                         ; |top_level_vhd|dugem:U2|Selector2~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector2~1                                         ; |top_level_vhd|dugem:U2|Selector2~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector2~2                                         ; |top_level_vhd|dugem:U2|Selector2~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector3~1                                         ; |top_level_vhd|dugem:U2|Selector3~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector3~2                                         ; |top_level_vhd|dugem:U2|Selector3~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector4~0                                         ; |top_level_vhd|dugem:U2|Selector4~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector4~1                                         ; |top_level_vhd|dugem:U2|Selector4~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector4~2                                         ; |top_level_vhd|dugem:U2|Selector4~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector5~0                                         ; |top_level_vhd|dugem:U2|Selector5~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector5~1                                         ; |top_level_vhd|dugem:U2|Selector5~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector5~2                                         ; |top_level_vhd|dugem:U2|Selector5~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector6~0                                         ; |top_level_vhd|dugem:U2|Selector6~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector6~1                                         ; |top_level_vhd|dugem:U2|Selector6~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector6~2                                         ; |top_level_vhd|dugem:U2|Selector6~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector6~3                                         ; |top_level_vhd|dugem:U2|Selector6~3                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector7~0                                         ; |top_level_vhd|dugem:U2|Selector7~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector7~1                                         ; |top_level_vhd|dugem:U2|Selector7~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector7~2                                         ; |top_level_vhd|dugem:U2|Selector7~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector8~0                                         ; |top_level_vhd|dugem:U2|Selector8~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector8~1                                         ; |top_level_vhd|dugem:U2|Selector8~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|Selector8~2                                         ; |top_level_vhd|dugem:U2|Selector8~2                                         ; out0             ;
; |top_level_vhd|dugem:U2|LessThan0~0                                         ; |top_level_vhd|dugem:U2|LessThan0~0                                         ; out0             ;
; |top_level_vhd|dugem:U2|LessThan0~1                                         ; |top_level_vhd|dugem:U2|LessThan0~1                                         ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~0                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~0                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~1                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~1                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~2                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~2                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~3                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~3                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~4                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~4                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~5                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~5                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~6                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~6                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~7                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~7                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~8                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~8                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~9                              ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~9                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~10                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~10                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~11                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~11                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~12                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~12                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~13                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~13                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~14                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~14                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~15                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~15                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~16                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~16                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~17                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~17                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~18                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~18                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~19                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~19                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~20                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~20                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~21                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~21                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~22                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~22                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~23                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~23                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~24                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~24                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~25                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~25                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~26                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~26                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~27                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~27                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~28                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~28                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~29                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~29                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~30                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~30                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~31                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~31                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~32                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~32                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~33                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~33                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~34                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~34                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~35                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~35                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~36                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~36                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~37                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~37                             ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~38                             ; |top_level_vhd|dugem:U2|CLOCKDIV:F|LessThan0~38                             ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~12 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~12 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~13 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~13 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~14 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~14 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~15 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~15 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~16 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~16 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~17 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan0~17 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~12 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~12 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~13 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan1~13 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan2~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~12 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~12 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~13 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~13 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~14 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan3~14 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan4~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~12 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~12 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~13 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~13 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~14 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~14 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~15 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan5~15 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan6~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~0  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~0  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~1  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~1  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~2  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~2  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~3  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~3  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~4  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~4  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~5  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~5  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~6  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~6  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~7  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~7  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~8  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~8  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~9  ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~9  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~10 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~10 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~11 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~11 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~12 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~12 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~13 ; |top_level_vhd|display_vhd:module_vga|color_rom_vhd:color_rom0|LessThan7~13 ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan0~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~12          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~12          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~13          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan1~13          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan2~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan3~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~12          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~12          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~13          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~13          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~14          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~14          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~15          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan4~15          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~6           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~7           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~7           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~8           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~8           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~9           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~9           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~10          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~10          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~11          ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan5~11          ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan6~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~0           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~0           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~1           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~1           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~2           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~2           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~3           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~3           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~4           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~4           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~5           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~5           ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~6           ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|LessThan7~6           ; out0             ;
; |top_level_vhd|dugem:U2|Add0~0                                              ; |top_level_vhd|dugem:U2|Add0~0                                              ; out0             ;
; |top_level_vhd|dugem:U2|Add0~1                                              ; |top_level_vhd|dugem:U2|Add0~1                                              ; out0             ;
; |top_level_vhd|dugem:U2|Add0~2                                              ; |top_level_vhd|dugem:U2|Add0~2                                              ; out0             ;
; |top_level_vhd|dugem:U2|Add0~3                                              ; |top_level_vhd|dugem:U2|Add0~3                                              ; out0             ;
; |top_level_vhd|dugem:U2|Add0~4                                              ; |top_level_vhd|dugem:U2|Add0~4                                              ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~0                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~0                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~1                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~1                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~2                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~2                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~3                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~3                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~4                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~4                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~5                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~5                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~6                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~6                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~7                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~7                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~8                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~8                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~9                                   ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~9                                   ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~10                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~10                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~11                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~11                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~12                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~12                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~13                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~13                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~14                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~14                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~15                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~15                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~16                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~16                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~17                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~17                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~18                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~18                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~19                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~19                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~20                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~20                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~21                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~21                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~22                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~22                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~23                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~23                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~24                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~24                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~25                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~25                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~26                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~26                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~27                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~27                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~28                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~28                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~29                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~29                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~30                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~30                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~31                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~31                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~32                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~32                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~33                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~33                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~34                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~34                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~35                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~35                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~36                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~36                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~37                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~37                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~38                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~38                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~39                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~39                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~40                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~40                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~41                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~41                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~42                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~42                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~43                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~43                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~44                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~44                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~45                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~45                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~46                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~46                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~47                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~47                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~48                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~48                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~49                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~49                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~50                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~50                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~51                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~51                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~52                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~52                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~53                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~53                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~54                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~54                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~55                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~55                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~56                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~56                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~57                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~57                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~58                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~58                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~59                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~59                                  ; out0             ;
; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~60                                  ; |top_level_vhd|dugem:U2|CLOCKDIV:F|Add0~60                                  ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~0                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~0                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~1                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~1                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~2                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~2                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~3                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~3                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~4                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~4                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~5                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~5                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~6                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~6                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~7                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~7                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~8                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~8                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~9                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~9                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~10               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~10               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~11               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~11               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~12               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~12               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~13               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~13               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~14               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~14               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~15               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~15               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~16               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add0~16               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~0                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~0                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~1                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~1                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~2                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~2                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~3                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~3                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~4                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~4                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~5                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~5                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~6                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~6                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~7                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~7                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~8                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~8                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~9                ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~9                ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~10               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~10               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~11               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~11               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~12               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~12               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~13               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~13               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~14               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~14               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~15               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~15               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~16               ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Add1~16               ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Equal0~0              ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Equal0~0              ; out0             ;
; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Equal1~0              ; |top_level_vhd|display_vhd:module_vga|vga:vga_driver0|Equal1~0              ; out0             ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Dec 03 08:18:48 2012
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off top_level_vhd -c top_level_vhd
Info: Using vector source file "C:/Users/Mogin/Desktop/dugem/display_vhd_de1_original/top_level_vhd.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of top_level_vhd.vwf called top_level_vhd.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       1.74 %
Info: Number of transitions in simulation is 1088
Info: Vector file top_level_vhd.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 156 megabytes
    Info: Processing ended: Mon Dec 03 08:18:49 2012
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


