# Procesador Multicycle - Proyecto de Arquitectura de Computadoras

Este proyecto consiste en el desarrollo de un **Procesador Multicycle** personalizado que implementa instrucciones adicionales y soporte para operaciones de punto flotante bajo el estÃ¡ndar IEEE 754, asÃ­ como una interfaz de salida mediante display para la **placa Basys 3**.

## ğŸ”§ CaracterÃ­sticas principales

- âœ… Arquitectura **Multicycle** (Procesador en mÃºltiples ciclos de reloj)
- ğŸ” Nuevos **estados de control** agregados:
  - `IsMul` para multiplicaciÃ³n entera.
  - `IsMul64` para multiplicaciÃ³n de 64 bits.
- ğŸ§® ImplementaciÃ³n de operaciones **Floating Point** bajo el estÃ¡ndar **IEEE 754 (simple precisiÃ³n)**
- ğŸ’¡ Interfaz con **Display de la Basys 3** para mostrar resultados en tiempo real

## ğŸ“¦ Componentes implementados

- Unidad de Control FSM modificada
- Unidad de punto flotante (con sumador/restador IEEE 754)
- Multiplicador de 64 bits
- MÃ³dulo de visualizaciÃ³n en 7 segmentos para Basys 3
- Banco de registros extendido para punto flotante

## ğŸ’» Herramientas utilizadas

- **Vivado Design Suite**
- **Verilog HDL**
- **Placa FPGA Digilent Basys 3**
- Simulaciones en testbench

## ğŸ‘¨â€ğŸ’» Integrantes

- **Carlos Villegas Arce**
- **Hanks Vargas**

