#Substrate Graph
# noVertices
40
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 279 279 1
1 1302 1302 1
2 500 500 1
3 1067 1067 1
4 279 279 1
5 666 666 1
6 261 261 1
7 150 150 0
8 261 261 1
9 360 360 1
10 150 150 0
11 941 941 1
12 722 722 1
13 400 400 1
14 150 150 0
15 367 367 1
16 37 37 0
17 124 124 1
18 37 37 0
19 37 37 0
20 150 150 0
21 37 37 0
22 124 124 1
23 37 37 0
24 1640 1640 1
25 150 150 0
26 136 136 1
27 37 37 0
28 37 37 0
29 935 935 1
30 150 150 0
31 686 686 1
32 37 37 0
33 37 37 0
34 37 37 0
35 37 37 0
36 137 137 1
37 37 37 0
38 37 37 0
39 150 150 0
# Arcs: idS idT delay bandwidth
0 1 4 93
1 0 4 93
0 5 1 93
5 0 1 93
0 29 9 93
29 0 9 93
1 2 4 125
2 1 4 125
1 8 34 93
8 1 34 93
1 11 1 187
11 1 1 187
1 12 1 187
12 1 1 187
1 14 1 75
14 1 1 75
1 18 4 37
18 1 4 37
1 33 36 37
33 1 36 37
1 31 10 156
31 1 10 156
1 24 6 312
24 1 6 312
2 3 4 125
3 2 4 125
2 29 5 125
29 2 5 125
2 24 4 125
24 2 4 125
3 4 4 93
4 3 4 93
3 7 3 75
7 3 3 75
3 30 2 75
30 3 2 75
3 10 5 75
10 3 5 75
3 12 2 187
12 3 2 187
3 11 1 187
11 3 1 187
3 24 6 250
24 3 6 250
4 24 6 93
24 4 6 93
4 5 3 93
5 4 3 93
5 6 6 93
6 5 6 93
5 10 1 75
10 5 1 75
5 13 6 125
13 5 6 125
5 11 1 187
11 5 1 187
6 20 4 75
20 6 4 75
6 31 1 93
31 6 1 93
7 13 6 75
13 7 6 75
8 9 3 93
9 8 3 93
8 25 3 75
25 8 3 75
9 19 3 37
19 9 3 37
9 21 1 37
21 9 1 37
9 24 29 156
24 9 29 156
9 35 3 37
35 9 3 37
11 16 1 37
16 11 1 37
11 15 3 156
15 11 3 156
11 29 7 187
29 11 7 187
12 17 2 62
17 12 2 62
12 22 4 62
22 12 4 62
12 23 2 37
23 12 2 37
12 29 10 187
29 12 10 187
13 31 6 125
31 13 6 125
13 20 4 75
20 13 4 75
14 15 2 75
15 14 2 75
15 28 2 37
28 15 2 37
15 38 2 37
38 15 2 37
15 17 7 62
17 15 7 62
22 26 4 62
26 22 4 62
24 27 3 37
27 24 3 37
24 29 5 187
29 24 5 187
24 30 6 75
30 24 6 75
24 32 3 37
32 24 3 37
24 36 5 62
36 24 5 62
24 31 4 156
31 24 4 156
24 39 4 75
39 24 4 75
24 25 3 75
25 24 3 75
26 34 4 37
34 26 4 37
26 37 4 37
37 26 4 37
29 31 4 156
31 29 4 156
36 39 3 75
39 36 3 75
