<!DOCTYPE html>
<html lang="ja">
  <head>

  <meta charset="utf-8">
  <meta name="viewport" content="width=device-width">
  <meta name="format-detection" content="telephone=no, address=no, email=no">
  <base href="https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/">
  <meta property="og:site_name" content="Coelacanth&#39;s Dream">
  <meta name="twitter:card" content="summary">
  <meta property="og:type" content="article">
  <title>Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える | Coelacanth&#39;s Dream</title>
  <meta property="og:title" content="Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える | Coelacanth&#39;s Dream">
  <meta name="twitter:title" content="Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える | Coelacanth&#39;s Dream"><link rel="canonical" href="https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/">
  <meta name="description" content="Index Alder Lake-P は PCIe Gen5 に対応 Tiger Lake-H は PCIe Gen4 20-Lane を備える Alder Lake-P は PCIe Gen5 に対応 Coreboot の Alder Lake-P サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、Alder Lake-P は PCIe">
  <meta property="og:description" content="Index Alder Lake-P は PCIe Gen5 に対応 Tiger Lake-H は PCIe Gen4 20-Lane を備える Alder Lake-P は PCIe Gen5 に対応 Coreboot の Alder Lake-P サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、Alder Lake-P は PCIe">
  <meta name="twitter:description" content="Index Alder Lake-P は PCIe Gen5 に対応 Tiger Lake-H は PCIe Gen4 20-Lane を備える Alder Lake-P は PCIe Gen5 に対応 Coreboot の Alder Lake-P サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、Alder Lake-P は PCIe">
  <meta property="og:image" content="https://www.coelacanth-dream.com/image/coelacanth_dream.png">
  <meta name="twitter:image" content="https://www.coelacanth-dream.com/image/coelacanth_dream.png">
  <meta name="url" content="https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/">
  <meta property="og:url" content="https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/">
  <meta property="og:locale" content="ja_JP">
  <meta name="author" content="Umio Yasuno">
  <meta name="copyright" content="&copy; 2019 - 2021 Umio-Yasuno">
  <meta name="keywords" content="Tiger Lake, Alder Lake, Coelacanth&#39;s Dream">
    <link rel="preload" href="https://www.coelacanth-dream.com/css/ds.min.css" as="style">
    <link rel="preload" href="https://www.coelacanth-dream.com/css/page.min.css" as="style">

    <style>html{background:#004955 fixed no-repeat;font-size:.925rem}body{display:grid;grid-template:repeat(6,auto)3rem/.5vw 1vw auto 4vw;gap:1rem 0}header{grid-row:1;grid-column:3/-2;margin:1rem 0 0}.site-title{font:2rem/1.1 monospace;word-spacing:100vw;text-align:end;word-break:keep-all;overflow-wrap:normal;isolation:isolate;text-shadow:2px 2px 1.1em #e5ebea}.site-title-link{color:#b7c8c4;text-decoration:none;padding:0}.site-title-link:hover{color:#d4dedc}.site-title-link:hover .lain-e{background-color:#0004}.lain-e{display:inline-block;font:700 .7em/1 monospace;margin:0 -.2em 0 -.1em;padding:0 .4em .2em;vertical-align:bottom;background-color:#0003;clip-path:circle(.5em);transform:rotateZ(-32deg)}a{color:#b7ffff;text-decoration:none;margin:0;padding:0 .2rem}.text{grid-row:2/4;grid-column:1/-1;color:#fffefe;line-height:1.68;display:grid;grid-template:auto/.5% .5% auto 1%;gap:.6rem 0;overflow:clip;overflow-wrap:anywhere;word-break:break-word}.side,.slide{position:fixed;visibility:hidden;contain:paint}footer{visibility:hidden;grid-column:1/-1}.head-cat-tag{grid-row:auto;grid-column:1/-1;border:1px solid #23aea3;background-color:#1332;max-width:max-content;margin:1rem 0;padding:.4rem .2rem;font:.96rem/1.2 monospace;color:#1a847b;display:flex;flex-flow:column nowrap;gap:.4rem 0}.head-cat-tag-type{color:#00eaea;padding:0 .4rem}.head-cat-tag-block{display:flex;flex-flow:row wrap;gap:.3rem 0}.head-cat-tag-lower{margin:0 .1rem;padding:0 .5rem}.head-cat-tag-type:hover,.head-cat-tag-lower:hover{text-decoration:underline}::-webkit-scrollbar{width:4px;height:4px;background-color:#0000}::-webkit-scrollbar-thumb{background-color:#0886}::-webkit-scrollbar-corner,::-webkit-scrollbar-resizer{display:none}.crt{background:radial-gradient(ellipse 69% 67%,#fee1 0%,#0000 97%,#000 102%)50%/contain fixed no-repeat,linear-gradient(#8001 0%,#8001 33%,#0801 33%,#0801 67%,#0081 67%,#0081 100%)50%/100% .6rem fixed repeat-y;opacity:.3;width:100%;height:100%;position:fixed;top:0;left:0;z-index:2;pointer-events:none;isolation:isolate}@media(min-width:840px){body{display:grid;grid-template:repeat(5,auto)6vh/200px 4px 12px auto 16px;gap:.2rem 0}.text{grid-row:auto;grid-column:3/-1}.head-cat-tag{grid-column:2/-1}.side{height:98vh;width:180px;top:1vh;left:0;padding:0 .5rem 0 1rem;color:#26bfb3;border-right:1px solid #156a63;font-size:1rem;overflow:scroll;scrollbar-width:thin;scrollbar-color:#0886 #0000}.slide{visibility:hidden}}.page-main{font-size:.96rem;grid-column:3/-1;overflow:clip;display:flex;flex-flow:column nowrap;gap:.6rem 0;margin-top:1rem}.delay-page{visibility:hidden}h1{color:#ffaa37;font:1.1rem/1.4 sans-serif;grid-column:1/-2;margin:0;overflow-wrap:break-word;word-break:break-word}figure{width:98%;height:54vh}.article-time{grid-column:3/-1;display:flex;justify-content:flex-end;text-align:end;margin:0;flex-flow:column nowrap;gap:.2rem 0;color:#27c4b7;font:.95rem/1.1 monospace}</style>

    <link rel="icon" href="https://www.coelacanth-dream.com/favicon.ico">
    <link rel="apple-touch-icon" sizes="196x196" href="https://www.coelacanth-dream.com/image/coelacanth_dream-196x196.png"><link rel="preload" href="https://www.coelacanth-dream.com/js/share.min.js" as="script">

    <script type="application/ld+json">{
  "@context" : "https://schema.org/",
  "@type" : "Article",
  "name"     : "Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える",
  "headline" : "Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える",
  "author" : {
    "@type" : "Person",
    "name"  : "Umio Yasuno"
  },
    "dateCreated"   : "2021-01-01",
    "datePublished" : "2021-01-01",
    "dateModufied"  : "2021-12-07",
  "image" : "https://www.coelacanth-dream.com/image/coelacanth_dream.png"
}
</script>
  </head>
  <body><header class="site-title">
  <a href="https://www.coelacanth-dream.com/" class="site-title-link">Co<span class="lain-e">e</span>lacanth's Dream</a>
</header>

      <link rel="stylesheet" href="https://www.coelacanth-dream.com/css/page.min.css">
    <main class="text"><nav class="head-cat-tag"><nav class="head-cat-tag-block">
    <a href="https://www.coelacanth-dream.com/categories/" class="head-cat-tag-type" title="Category">CAT</a>:<a href="https://www.coelacanth-dream.com/categories/cpu/" class="head-cat-tag-lower">CPU</a>/<a href="https://www.coelacanth-dream.com/categories/hardware/" class="head-cat-tag-lower">Hardware</a>/<a href="https://www.coelacanth-dream.com/categories/intel/" class="head-cat-tag-lower">Intel</a></nav><nav class="head-cat-tag-block">
    <a href="https://www.coelacanth-dream.com/tags/" class="head-cat-tag-type" title="Tag">TAG</a>:<a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="head-cat-tag-lower">Alder Lake</a>/<a href="https://www.coelacanth-dream.com/tags/tiger_lake/" class="head-cat-tag-lower">Tiger Lake</a></nav></nav>

  <h1 class="page-title"> Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える</h1>
<aside class="article-time">
    <time datetime="2021-01-01 22:36 &#43;0900" class="time-b">Post: 2021/01/01 22:36 &#43;0900</time>
    <div class="article-time-update time-b">Update: 2021/12/07 08:08 &#43;0900</div>
  </aside><article class="page-main delay-page"><section class="page-index">
  <h2 id="page-index">Index</h2><ul>
<li><a href="#adl_p-pci_gen5">Alder Lake-P は PCIe Gen5 に対応</a></li>
<li><a href="#tgl_h-gen4x20">Tiger Lake-H は PCIe Gen4 20-Lane を備える</a></li>
</ul>
</section>

<h2 id="adl_p-pci_gen5">Alder Lake-P は PCIe Gen5 に対応</h2>
<p>Coreboot の <em>Alder Lake-P</em> サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、<em>Alder Lake-P</em> は PCIe Gen5 に対応、8-Lane 1ポート を備えることが分かった。<br>
それに加えて PCIe Gen4 4-Lane も 2ポート備える。</p>
<blockquote>
<pre><code>in the EDS, I see:
&quot;The ADL-P processor PCI Express* has two interfaces:
• One 8-lane (x8) port supporting PCIE to gen 5.0 or below.
• Two 4-lane (x4) port supporting PCIE gen 4.0 or below&quot;
</code></pre>

<div class="quote-source">引用元:<cite class="source-link"><a href="https://review.coreboot.org/c/coreboot/&#43;/48340" target="_blank" rel="noopener" >soc/intel/alderlake: Revise PCIE port config (I0b390e43) · Gerrit Code Review</a></cite>
</div>

</blockquote>
<p>当初、<span class="complement">google.com と chromium.org とでメールアドレスが分かれてはいるが</span>
 同じ資料を所持しているはずの開発者間で、その情報はどこにあるのか、といったやり取りがあり、若干怪しい情報となっていたが、<br>
その後、その質問をした開発者の方が EDS (External Design Specification) で確認できたとコメントし、確かな情報となった次第だ。<br>
警戒しすぎと思われるかもしれないが、過去に WikiChip を引き合いに、<a href="https://www.coelacanth-dream.com/tags/dali">Raven2/Dali</a> の CPU部が <em>Zen 2 アーキテクチャ</em> だとしてパッチが投稿されたことがあったためだ。<sup id="fnref:1"><a href="#fn:1" class="footnote-ref" role="doc-noteref">1</a></sup></p>
<p><em>Alder Lake-P</em> はモバイル向けとされ<sup id="fnref:2"><a href="#fn:2" class="footnote-ref" role="doc-noteref">2</a></sup>、CPU側で PCIe Gen5 8-Lane x1、PCIe Gen4 4-Lane x2 というのは些か過剰に思えなくもない。<br>
現行世代のモバイル向け <em>Tiger Lake</em> は、CPU側で PCIe Gen4 4-Lane の規模となる。<br>
<em>Tiger Lake</em> は、実際は PCIe Gen4 4-Lane x2 を持つが、UP3/UP4パッケージでは 1ポートが予約分とされ、使用できないようになっている。<sup id="fnref:3"><a href="#fn:3" class="footnote-ref" role="doc-noteref">3</a></sup></p>
<p>PCIe Gen5 8-Lane の目的を考えると、4-Lane x2 のような分割に対応せず、かつ NVMe SSD 向けに最大 4-Lane としなかったことから、dGPU も想定したもの、というのが浮かぶ。<br>
一応、分割に対応しないと言っても使い切れないだけで、NVMe SSD 4-Lane を接続することはできる。</p>
<p>2021年が始まったばかりなのに、こんな事を言うのはどこか少し気が引けるが、<em>Alder Lake</em> (-S と -P のどちらかは不明) は 2021年後半に市場へ投入される予定にある。<br>
サーバー向けである <em>Sapphire Rapids</em> も同時期に出荷予定とされ、<em>Sapphire Rapids</em> は PCIe Gen5 をベースとする CXL (Compute Express Link) に対応し、スーパーコンピューター Aurora は CXL で構築される。
<span class="complement">厳密に言うと、Aurora に用いられるのは、これまた CXL をベースとした <span class="xe-gpu-arch">X<sup>e</sup></span> Link だが、ややこしい。</span>
<br>
そのため <em><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span></em> もまた PCIe Gen5/CXL に対応しており、同時期に登場する他の Intel dGPU も PCIe Gen5 に対応している可能性がある。あくまで可能性。</p>
<p>現在 Intel dGPU では <em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span></em> をベースとする <strong>Iris Xe MAX</strong> がリリースされているが、1080p をターゲットとした製品であり、性能としてはエントリー帯にある。<br>
ハイエンドモバイルのような、ゲーミング性能では 1080p よりも上の解像度をターゲットとしたプラットフォームを、<em>Alder Lake-P</em> と dGPU <span class="complement">時期と性能を考えれば <span class="xe-gpu-arch">X<sup>e</sup>-HPG</span> が該当するかもしれないが</span>
 で構築することが計画されているのかもしれない。</p>
<p><em>Alder Lake-P</em> と <em>Alder Lake-M</em> の差別化において、PCIe Gen5 8-Lane の有効無効が使われる可能性も考えられる。</p>
<h2 id="tgl_h-gen4x20">Tiger Lake-H は PCIe Gen4 20-Lane を備える</h2>
<p><em>Tiger Lake-H</em> の各ログがアップロードされたことは以前取り上げたが、その時見落としているものがあった。<br>
<span class="thread-link"><a target="_blank" rel="noreferrer noopener" href="https://www.coelacanth-dream.com/posts/2020/12/23/tgl-h-log-lscpu-lspci/">Tiger Lake-H のブートログ、lscpu、lspci …… | Coelacanth&rsquo;s Dream</a></span>

実は lspci は root権限で実行されたもので、通常よりも多くの情報が出力されていた。<br>
そして、そこから <em>Tiger Lake-H</em> の持つ PCIe Gen4 のレーン数を知ることができた。</p>
<blockquote>
<pre><code>00:01.0 PCI bridge [0604]: Intel Corporation Device [8086:9a01] (rev 04) (prog-if 00 [Normal decode])
~~~~~~
		DevSta:	CorrErr- NonFatalErr- FatalErr- UnsupReq- AuxPwr+ TransPend-
		LnkCap:	Port #2, Speed 16GT/s, Width x16, ASPM L1, Exit Latency L1 &lt;16us
     ClockPM- Surprise- LLActRep+ BwNot+ ASPMOptComp+
</code></pre>

<div class="quote-source">引用元:<cite class="source-link"><a href="https://github.com/thesofproject/linux/issues/2662" target="_blank" rel="noopener" >[BUG] Dell TGL-H Machine failed to load sof-tgl-h.ri · Issue #2662 · thesofproject/linux</a></cite>
</div>

<pre><code>00:01.1 PCI bridge [0604]: Intel Corporation Device [8086:9a05] (rev 04) (prog-if 00 [Normal decode])
~~~~~~
		LnkCap:	Port #3, Speed 16GT/s, Width x4, ASPM L1, Exit Latency L1 &lt;16us
			ClockPM- Surprise- LLActRep+ BwNot+ ASPMOptComp+
</code></pre>

<div class="quote-source">引用元:<cite class="source-link"><a href="https://github.com/thesofproject/linux/issues/2662" target="_blank" rel="noopener" >[BUG] Dell TGL-H Machine failed to load sof-tgl-h.ri · Issue #2662 · thesofproject/linux</a></cite>
</div>

</blockquote>
<p>注目したいのは <code>LnkCap</code> の行。Speed はリンクスピードの意で、PCIe Gen4 は 16GT/s と表示される。<sup id="fnref:4"><a href="#fn:4" class="footnote-ref" role="doc-noteref">4</a></sup><br>
Width はリンク数で、以上のことから <em>Tiger Lake-H</em> は PCIe Gen4 16-Lane と 4-Lane のポートを持ち、計 20-Lane を備えることが分かる。<br>
<em>Alder Lake-P</em> の所でも触れたが、モバイル向けの <em>Tiger Lake_L</em> は PCIe Gen4 4-Lane x2 を持つが、UP3/UP4パッケージでは PCIe Gen4 4-Lane x1 に制限され、もう 1つのポートは予約分とされていた。<sup id="fnref:3"><a href="#fn:3" class="footnote-ref" role="doc-noteref">3</a></sup><br>
<em>Tiger Lake-H</em> の PCIe Gen4 16-Lane は dGPU用だとして、4-Lane のポートが NVMe SSD用と思われるが、<em>Tiger Lake UP3/UP4</em> とは異なり解放されるかは不明。<br>
また、デスクトップ向け <em>Rocket Lake-S</em> も PCIe Gen4 x16 + x4 を持ち、<em>Tiger Lake-H</em> はそれと同規模の PCIeレーン数を備えることとなる。</p>
<p>PCH は、 DeviceID を TGP_LP のものと照らし合わせたが一致しなかったため、<em>Tiger Lake-H</em> 用の PCH と思われる。</p>
<p><em>Tiger Lake-H</em> と直接の関係は無いが、同 lspci のログによると dGPU に NVIDIA GPU (DeviceID: 0x24b8) が接続されていた。<br>
自分が NVIDIA GPU に詳しくないというのもあるが、DeviceID を <a href="https://pci-ids.ucw.cz/" target="_blank" rel="noopener" >The PCI ID Repository</a> で調べても出てこなかった。<sup id="fnref:5"><a href="#fn:5" class="footnote-ref" role="doc-noteref">5</a></sup><br>
オーディオコントローラーの DeviceID はあり、Geforce RTX 3070 等に採用されている GA104 のものと一致したため (DeviceID: 0x228b)、GA104 ベースの GPU だと思われはするが。<br>
CPU だけでなく、GPU もエンジニアサンプリング品だったのだろうか？</p>
<table>
<thead>
<tr>
<th style="text-align:left"></th>
<th style="text-align:center">Tiger Lake</th>
<th style="text-align:center">Tiger Lake-H</th>
<th style="text-align:center">Alder Lake-P</th>
<th style="text-align:center">Alder Lake-M</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left">CPU side PCIe</td>
<td style="text-align:center">Gen4<br>4-Lane x2</td>
<td style="text-align:center">Gen4<br> 16-Lane + 4-Lane</td>
<td style="text-align:center">Gen5 8-Lane<br>Gen4 4-Lane x2</td>
<td style="text-align:center">?</td>
</tr>
<tr>
<td style="text-align:left">PCH</td>
<td style="text-align:center">TGP_LP</td>
<td style="text-align:center">TGP_H</td>
<td style="text-align:center">ADP_P</td>
<td style="text-align:center">TGP_LP?</td>
</tr>
</tbody>
</table>
<section class="reference">
  <h3 class="reference_title" id="reference_title">参考リンク</h3><ul>
<li><a href="https://github.com/coreboot/coreboot/blob/master/src/include/device/pci_ids.h" target="_blank" rel="noopener" >coreboot/pci_ids.h at master · coreboot/coreboot</a></li>
</ul>

</section>

<section class="footnotes" role="doc-endnotes">
<hr>
<ol>
<li id="fn:1" role="doc-endnote">
<p><a href="https://www.coelacanth-dream.com/posts/2020/02/16/raven-family-complex/">いかに Zen APU は複雑か | Coelacanth&rsquo;s Dream</a>&#160;<a href="#fnref:1" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:2" role="doc-endnote">
<p><a href="https://www.coelacanth-dream.com/posts/2020/12/02/adl-p-chromebook-board-adl-m/">Alder Lake-P を搭載する Chromebookボード 「Brya」、そして Alder Lake-M | Coelacanth&rsquo;s Dream</a>&#160;<a href="#fnref:2" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:3" role="doc-endnote">
<p>11th Generation Intel® Core™ Processor (UP3 and UP4) Datasheet, Volume 1 of 2 <br> <a href="https://ark.intel.com/content/www/us/en/ark/products/208664/intel-core-i7-1185g7-processor-12m-cache-up-to-4-80-ghz-with-ipu.html?wapkw=tiger%20lake" target="_blank" rel="noopener" >Intel® Core™ i7-1185G7 Processor (12M Cache, up to 4.80 GHz, with IPU) Product Specifications</a>&#160;<a href="#fnref:3" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:4" role="doc-endnote">
<p><a href="https://github.com/torvalds/linux/commit/1acfb9b7ee0b1881bb8e875b6757976e48293ec4" target="_blank" rel="noopener" >PCI: Add decoding for 16 GT/s link speed · torvalds/linux@1acfb9b</a>&#160;<a href="#fnref:4" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:5" role="doc-endnote">
<p><a href="https://pci-ids.ucw.cz/read/PC/10de" target="_blank" rel="noopener" >https://pci-ids.ucw.cz/read/PC/10de</a>&#160;<a href="#fnref:5" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
</ol>
</section>
</article><aside class="article-share">
  <button type="button" class="share-copy-button sb cp-url" onclick="copy_url(&#34;url&#34;)"></button>
  <button type="button" class="share-copy-button sb cp-url-title" onclick="copy_url(&#34;title_url&#34;)"></button></aside><aside class="article-bottom-misc delay-page">
  <nav class="rss-block"><a href="https://www.coelacanth-dream.com/posts/index.xml" class="rss sb" target="_blank" tabindex="0" role="button">RSS: Home</a><a href="https://www.coelacanth-dream.com/lastmod/index.xml" class="rss sb" target="_blank" tabindex="0" role="button">RSS: Updated</a></nav><a href="https://www.coelacanth-dream.com/about/#contact"  class="sb" target="_blank" rel="noopener noreferrer">Feedback</a>
<a href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20.md"  class="changelog sb" target="_blank" rel="noopener noreferrer">Changelog</a>
</aside><aside class="amzn delay-page">
  <div class="amzn_head">Amazonアソシエイト</div>
  <div class="amzn_links">


  <div class="amzn_link_block">
    <a href="https://amzn.to/3vpqQ8L" class="amzn_link_main" target="_blank" rel="noopener noreferrer sponsored">[増補改訂]GPUを支える技術 ――超並列ハードウェアの快進撃[技術基礎] (WEB+DB PRESS plus)</a>
  </div>
  <div class="amzn_link_block">
    <a href="https://amzn.to/370TEcp" class="amzn_link_main" target="_blank" rel="noopener noreferrer sponsored">プロセッサを支える技術　－－果てしなくスピードを追求する世界 (WEB+DB PRESS plus) | Hisa Ando</a>
  </div>
  <div class="amzn_link_block">
    <a href="https://amzn.to/3HV7bnk" class="amzn_link_main" target="_blank" rel="noopener noreferrer sponsored">serial experiments lain Blu-ray BOX</a>
      <div class="amzn_link_desc">Present day, Preset time</div>
  </div></div>
</aside>
</main><link rel="stylesheet" href="https://www.coelacanth-dream.com/css/ds.min.css"><footer><hr><nav class="foot-links">
  <a href="https://www.coelacanth-dream.com/">Home</a>
  <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>
  <a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<nav class="foot-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="#" class="pagetop">Page Top</a></nav><a class="s-search" href="https://www.coelacanth-dream.com/gh-search/">Site Search by Github (Beta)</a>

  <small class="copyright">
    &copy; 2019 - 2021 Umio-Yasuno
  </small>
<aside class="hosted">Hosted by
    <a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io" target="_blank" rel="noopener noreferrer">Github Pages</a>
,
  Powered by
    <a href="https://github.com/gohugoio/hugo" target="_blank" rel="noopener noreferrer">Hugo 0.91.2</a>
</aside>

</footer>
<aside class="side">
  <aside class="side-block" id="side-menu"><nav class="menu-links">
  <a href="https://www.coelacanth-dream.com/">Home</a>
  <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>
  <a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a>
    <a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-tag-lower">CPU</a>
    <a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a>
    <a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
</nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a>
    <a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-cat-tag-lower">Alder Lake</a>
    <a href="https://www.coelacanth-dream.com/tags/tiger_lake/" class="menu-cat-tag-lower">Tiger Lake</a>
</nav></nav><aside class="menu-share">
  <button type="button" class="share-copy-button sb cp-url" onclick="copy_url(&#34;url&#34;)"></button>
  <button type="button" class="share-copy-button sb cp-url-title" onclick="copy_url(&#34;title_url&#34;)"></button></aside><nav class="rss-block"><a href="https://www.coelacanth-dream.com/posts/index.xml" class="rss sb" target="_blank" tabindex="0" role="button">RSS: Home</a><a href="https://www.coelacanth-dream.com/lastmod/index.xml" class="rss sb" target="_blank" tabindex="0" role="button">RSS: Updated</a></nav><a class="s-search" href="https://www.coelacanth-dream.com/gh-search/">Site Search by Github (Beta)</a>
<nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
</nav>
  <small class="copyright">
    &copy; 2019 - 2021 Umio-Yasuno
  </small>
<aside class="hosted">Hosted by
    <a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io" target="_blank" rel="noopener noreferrer">Github Pages</a>
,
  Powered by
    <a href="https://github.com/gohugoio/hugo" target="_blank" rel="noopener noreferrer">Hugo 0.91.2</a>
</aside>

  </aside>
</aside>
<aside class="slide">
  <input type="radio" name="menu-open-close" id="open-menu" value="open" class="menu-open-input">
  <label class="menu-open-label" for="open-menu"></label>
  <input type="radio" name="menu-open-close" id="close-menu" value="close" class="menu-close-input" checked="">
  <label class="menu-close-label" for="close-menu"></label>

  <nav class="slide-menu-block"><nav class="menu-links">
  <a href="https://www.coelacanth-dream.com/">Home</a>
  <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>
  <a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a>
    <a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-tag-lower">CPU</a>
    <a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a>
    <a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
</nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a>
    <a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-cat-tag-lower">Alder Lake</a>
    <a href="https://www.coelacanth-dream.com/tags/tiger_lake/" class="menu-cat-tag-lower">Tiger Lake</a>
</nav></nav><nav class="rss-block"><a href="https://www.coelacanth-dream.com/posts/index.xml" class="rss sb" target="_blank" tabindex="0" role="button">RSS: Home</a><a href="https://www.coelacanth-dream.com/lastmod/index.xml" class="rss sb" target="_blank" tabindex="0" role="button">RSS: Updated</a></nav><a class="s-search" href="https://www.coelacanth-dream.com/gh-search/">Site Search by Github (Beta)</a>
<nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>

    </nav>
  </nav>
</aside>
<script defer src="https://www.coelacanth-dream.com/js/share.min.js"></script>
      <div class="crt"></div>
      <div id="msg"></div>
  </body>
</html>
