---
title: "RTL"
date: 2022-06-21T00:16:54+08:00

---

-   在电路设计中RTL（Register Transfer Level）表示寄存器传输级。

-   RTL设计由Verilog或者VHDL硬件描述语言描述出理想电路达到的功能。其实际对应的结构是众多算术运算单元（ALU）、多路选择器（MUX）、寄存器等。

-   在ASIC设计中，设计者的任务是给出功能正确的RTL级代码。

![文本 描述已自动生成](https://cdn.jsdelivr.net/gh/smitwiki/smitwiki@master/static/media/1.png)

