A Comunidade de Computação de Alto Desempenho tem observado que é necessário desenvolver soluções personalizadas para seus problemas. Soluções genéricas muitas vezes não são adequadas, pois sacrificam muito o desempenho quando aplicadas a um caso específico de interesse. 
Na busca de alto desempenho, a abordagem mais adotada é a utilização de técnicas de programação concorrente para paralelização de algoritmos a serem executados em máquinas paralelas de propósito geral. A construção de arquiteturas dedicadas tem sido uma abordagem pouco explorada, devido ao elevado custo de projeto e tempo de desenvolvimento. 
A evolução das metodologias de projeto de hardware, apoiadas em poderosas ferramentas de software que aceleram o ciclo de desenvolvimento, e especialmente o surgimento de dispositivos reconfiguráveis como os FPGAs (Field­Programmable Gate Arrays) abriram um novo horizonte entre os extremos da computação de finalidade geral e o hardware dedicado. 
Hoje, é possível desenvolver rapidamente um projeto de sistema digital empregando­se novas metodologias como linguagens de descrição de hardware (HDLs), ferramentas de síntese lógica e simulação. Utilizando­se os circuitos reconfiguráveis pode­se implementar em campo, sem necessidade de processos de fabricação de chips, um protótipo ou a versão final do projeto desenvolvido. 
Neste trabalho de pesquisa apresenta­se "Uma Arquitetura Sistólica para Solução de Sistemas Lineares implementada com os circuitos FPGAs". Com essa forma de implementação tem­se como objetivo explorar essas novas metodologias de projeto e adquirir o know­how dessa nova tecnologia de dispositivos semicondutores. 
Também pretende­se demonstrar a viabilidade e eficiência desse tipo de abordagem, tomando­se como exemplo a solução de uma classe de problema presente em uma variedade enorme de aplicações científicas e de engenharia e que muitas vezes possui requisitos de desempenho. 
Os métodos de solução de sistemas lineares envolvem cálculos matriciais que são computacionalmente intensivos. As arquiteturas sistólicas são as mais adequadas para manipular operações matriciais, pois exploram o paralelismo de granulosidade fina presente nessas operações e possuem um baixo overhead de comunicação e sincronismo.  Muitos algoritmos bem conhecidos para manipulação de matrizes já foram mapeados em arquiteturas sistólicas. Além disso, essa classe de arquiteturas paralelas também é muita apropriada para implementação em hardware, pois apresenta características de regularidade e modularidade que facilitam o projeto.