## class 1 蜂鸣器驱动设计不同频率

典型时序逻辑——计数器设计

- 确定时钟信号频率，确定计数器的模
- 同步计数器，异步计数器
- 计数器设计用到了加法器，比较器，寄存器，选择器
- 计数器就是定时器
- 定时器在不同的运行时段，可能器需要的定时时间不同
- 定时器可以循环定时，也可以单词定时
- 按键时间达到时，需要产生标志信号
- 必要是需要对外提供实时计数值

设计定义

- 定时器的定时时间参数可以通过该模块的一个端口输入，通过调剂端口上的值，可以修改时间
- 设置一个计数模式控制信号，当信号为1时，设置为循环定时模式，信号为0时，设置为单次技术模式
- 输出计数器实时计数值，改制将用于产生特定产空比的方波

蜂鸣器介绍

- 压电式适用于报警器
- 电磁式适用于语音设备
- 有源式
- 无源式

变音蜂鸣器——层次化设计模块

## class 2 led翻转模式按键控制

典型设计模式——状态机



## calss 3 数码管驱动设计

芯片时序逻辑分析——74HC595

将串行的八位数据转换为并行的八位数据 

支持级联 

## class 4 线性序列机遇3串行接口ADC驱动设计与验证

ADC芯片

将模拟电压转化为数字电平

 使用spi时序接口

时序图ADC128s022.pdf->P7

对于线性序列机我们一般列一张表

确定每个时隙各个信号的状态

 将ADC采样的结果显示在数码管上

  ISSP工具使用

in-systen source and probes editor

sources：在PC端通过软件设置某个信号的值，该数值会精油与USB Blaster 电缆传递到正在运行的FPGA芯片中相应的位置。FPGA在使用该信号作为激励

probes：在FPGA内部使用probes将待检测的某些信号的值读取并经由usb blaster 传递到PC端，在pc端软件上显示这个值

嵌入式逻辑分析仪 signaltap II

使用FPGA片上剩余的逻辑以及存储资源设计了片上的逻辑分析仪工具，该工具能够抓取设计中的节点信号以及IO引脚上的信号，并成段的存储在片上的存储器中，然后将存储器中存储的数据通过USB blaster下载电缆传递到pc端，由quartus软件中集成的调试工具读取这些数据并以数字波形的形式显示出来

