;034 001BC128
!1  T60 @@3,2,1 V6 YLR E100,100,85,10,4 O2 P8,15,3 e16 _V-4 e32 _V4 e16 _V-5 e32 _V5 > c16. < a16 _V-5 a32 _V5 [ a32 _V-4 a32 _V4 ]2 [ g+16 _V-5 g+32 _V5 ]2 [ g+64 _V-3 g+64 _V3 ]2 r4 L @@3,2,0 O2 V7 E100,60,40,19,4 [ g8 _V-4 Y.R g32 YL. g32 _V4 YLR g32 f+32~ f+8 _V-4 YL. f+32 Y.R f+32 _V4 YLR f+16 g16. _V-4 Y.R g32 _V4 YLR g32 c32 g64 r64 f+32~ f+8. _V-4 Y.R f+32 YL. f+32 YLR _V4 ]2 V6 [ g8 _V-4 Y.R g32 YL. g32 _V4 YLR g32 f+32~ f+8 _V-4 YL. f+32 Y.R f+32 _V4 YLR f+16 g16. _V-4 Y.R g32 _V4 YLR g32 c32 g64 r64 f+32~ f+8. _V-4 Y.R f+32 YL. f+32 YLR _V4 ]6 @1 V5 E100,100,75,10,4 O2 P56,15,3 [ r8 f8 g8 a8 [ b32 a32 _V-3 a32 _V3 g32 _V-3 Y.R g32 YL. g32 _V3 YLR ]2 b32 a32 g32 _V-3 g32 _V3 ]2 > r8 f8 g8 a8 [ b32 a32 _V-3 a32 _V3 g32 _V-3 Y.R g32 YL. g32 _V3 YLR ]2 b32 a32 g32 _V-3 g32 _V3 r8 f8 g8 a8 @@3,2,1 V6 YLR E100,100,85,10,4 O2 P8,15,3 [ g+16 _V-5 g+32 _V5 ]2 [ g+64 _V-3 g+64 _V3 ]2 r4 
!2  @@3,2,1 V7 YLR E100,100,85,10,4 O2 P8,15,3 a16. > c16 _V-5 c32 _V5 e16. d16 _V-5 d32 _V5 c16 d16 [ d16 _V-5 d32 _V5 ]2 [ d64 _V-5 d64 _V5 ]2 r4 L @@3,2,0 O2 V6 E100,60,40,19,4 [ c8 _V-4 Y.R c32 YL. c32 _V4 YLR c32 d32~ d8 _V-4 YL. d32 Y.R d32 _V4 YLR d16 c16. _V-4 Y.R c32 _V4 YLR r32 r32 c64 r64 d32~ d8. _V-4 Y.R d32 YL. d32 YLR _V4 ]2 @1 V8 E100,95,70,19,19 O3 P56,15,3 e4.~ e16 d32 c32 d16. e32 _V-4 Y.R e32 YL. e32 _V4 YLR < a16~ a16. _V-4 Y.R a32 _V4 YLR a16 > c16 < b16. > c32 _V-4 Y.R c32 YL. c32 _V4 YLR d8. c32 d16. e4. _V-4 Y.R e16 YL. e16 _V4 YLR @2 e4.~ e16 d32 c32 d16. e32 _V-4 Y.R e32 YL. e32 _V4 YLR < a16~ a16. _V-4 Y.R a32 _V4 YLR a16 > c16 < b16. > c32 _V-4 Y.R c32 YL. c32 _V4 YLR d8. c32 < b32 > c32 < a32~ a4. _V-4 Y.R a16 YL. a16 _V4 YLR @@3,2,0 O2 E100,60,40,19,4 V7 [ c8 _V-4 Y.R c32 YL. c32 _V4 YLR c32 d32~ d8 _V-4 YL. d32 Y.R d32 _V4 YLR d16 c16. _V-4 Y.R c32 _V4 YLR r32 r32 c64 r64 d32~ d8. _V-4 Y.R d32 YL. d32 YLR _V4 ]2 @1 V6 E100,100,75,10,4 O2 P56,15,3 [ r8 a8 b8 > c8 [ d32 c32 _V-4 c32 _V4 < b32 _V-4 Y.R b32 YL. b32 _V4 YLR > ]2 d32 c32 < b32 _V-4 b32 _V4 ]2 > r8 a8 b8 > c8 [ d32 c32 _V-4 c32 _V4 < b32 _V-4 Y.R b32 YL. b32 _V4 YLR > ]2 d32 c32 < b32 _V-4 b32 _V4 r8 a8 b8 > c8 @@3,2,1 V7 YLR E100,100,85,10,4 O3 P8,15,3 [ d16 _V-5 d32 _V5 ]2 [ d64 _V-5 d64 _V5 ]2 r4 
!3  `9F00 `AE00 @A3 V3 YLR E100,100,65,10,4 O1 a16. g+16. g16. f+16. f16 f16 [ e16 > V2 e32 < V3 ]2 e32 e32 V2 EP0,-40,-80,17,17 e8 r8 EPX V3 L E100,100,65,4,4 [ a8 r16. d32~ d16 d16~ d8 a8 r16. d32~ d16 d16~ d16 d16 ]2 [ a8 r16. d32~ d16 d16~ d8 a8 r16. d32~ d16 d16~ d16 d16 ]6 [ f8 r16. f32~ f16 f16~ f8 g8 r16. g32~ g16 g16~ g16 g16 ]3 f8 r16. f32~ f16 f16~ f8 E100,100,65,10,4 [ e16 > V2 e32 < V3 ]2 e32 e32 V2 EP0,-40,-80,17,17 e8 r8 EPX V3 
!4  @8 [ YL. x16. Y.R x16. ]2 YLR @7 x16 x16 @8 [ x16. ]2 @7 x32 @8 x32 @6 x8 @5 x32 @6 x32 @7 x16 L @8 x8 @5 x32 @6 x32 @7 x16 @5 x32 @6 x32 x32 x32 x32 x32 @7 x16 [ @5 x32 @6 x32 x32 x32 @5 x32 @6 x32 @7 x16 @5 x32 @6 x32 x32 x32 x32 x32 @7 x16 ]2 @5 x32 @6 x32 x32 x32 @5 x32 @6 x32 @7 x16 @5 x32 r16. r16 @7 x16 @8 x8 @5 x32 @6 x32 @7 x16 @5 x32 @6 x32 x32 x32 x32 x32 @7 x16 [ @5 x32 @6 x32 x32 x32 @5 x32 @6 x32 @7 x16 @5 x32 @6 x32 x32 x32 x32 x32 @7 x16 ]2 @5 x32 @6 x32 x32 x32 @5 x32 @6 x32 @7 x16 @5 x32 r16. r16 @7 x16 @8 x8 @5 x32 @6 x32 @7 x16 @5 x32 @6 x32 x32 x32 x32 x32 @7 x16 [ @5 x32 @6 x32 x32 x32 @5 x32 @6 x32 @7 x16 @5 x32 @6 x32 x32 x32 x32 x32 @7 x16 ]2 @5 x32 @6 x32 x32 x32 @5 x32 @6 x32 @7 x16 @5 x32 r16. r16 @7 x16 [ @8 x8 @7 x32 @6 x32 x32 x32 @5 x32 @6 x32 x32 x32 x32 x32 @7 x16 @5 x32 @6 x32 x32 x32 @7 x32 @6 x32 x32 x32 @5 x32 @6 x32 x32 x32 x32 x32 @7 x16 ]2 @8 x8 [ @5 x32 @6 x32 @7 x16 ]15 @8 x8 [ @5 x32 @6 x32 @7 x16 ]11 @8 [ x16. ]2 @7 x32 @8 x32 @6 x8 @5 x32 @6 x32 @7 x16 
!5  YLR V1 O2 [ @0 c32 @1 c32 c32 ]4 @0 c32 @2 c32 @0 c32 @2 < a32 > @0 c32 @2 c32 < f32 > @0 c32 @2 < f32 > c32 O2 @1 c32 c32 r16. V0 c64 c64 V1 c32 c32 @2 O1 f16 L O2 [ @0 c8 @1 c16. @0 c16. c16 @1 c8 ]3 @0 c8 @1 c16. @0 c16 @1 c64 V0 c64 V1 @0 c16 @1 c16 c32 c32 O2 [ @0 c8 @1 c16. @0 c16. c16 @1 c8 ]3 @0 c8 @1 c16. @0 c16 @1 c64 V0 c64 V1 @0 c16 @1 c16 c32 c32 O2 [ @0 c8 @1 c16. @0 c16. c16 @1 c8 ]3 @0 c8 @1 c16. @0 c16 @1 c64 V0 c64 V1 @0 c16 @1 c16 c32 c32 O2 [ @0 c8 @1 c16. @0 c16. c16 @1 c8 ]3 @0 c8 @1 c16. @0 V0 c32 V1 c32 @2 V0 e64 V1 e64 e32 @1 c32 @2 c32 < a32 a32 f32 O2 [ YLR @0 c16 @17 Y.R x16 @1 YLR c16 @18 YL. x32 x32 @0 YLR c16 @17 Y.R x16 @1 YLR c16 @18 YL. x32 x32 ]4 [ YLR @0 c16 @17 Y.R x16 @1 YLR c16 @18 YL. x32 x32 @0 YLR c16 @17 Y.R x16 @1 YLR c16 @18 YL. x32 x32 ]3 YLR @1 c32 c32 @0 c32 @1 c32 c32 @0 c32 @1 c32 c32 YL. r32 V0 c64 c64 c32 c32 V1 c32 c32 c32 c32 YLR 
!6  YLR V1 O1 @3 W0,30,5 a16. > c16 V0 Y.R c32 YLR V1 e16. d16 V0 YL. d32 V1 YLR c16 d16 [ g16 V0 Y.R g32 YLR V1 ]2 g64 V0 YL. g64 V1 YLR @3 g32 V0 Y.R g8 YL. g8 V1 YLR L @21 Y.R [ g32 g32 V0 g32 V1 g32 g32 V0 g32 V1 g32 f+32 V0 f+32 V1 f+32 f+32 V0 f+32 V1 f+32 V0 f+32 V1 f+32 V0 f+32 V1 ]2 YL. [ g32 g32 V0 g32 V1 g32 g32 V0 g32 V1 g32 f+32 V0 f+32 V1 f+32 f+32 V0 f+32 V1 f+32 V0 f+32 V1 f+32 V0 f+32 V1 ]2 @40 W0,95,0 O1 YLR V1 [ c8 V0 Y.R c32 YL. c32 V1 YLR c32 d32~ d8 V0 YL. d32 Y.R d32 V1 YLR d16 c16. V0 Y.R c32 V1 YLR r32 r32 c64 r64 d32~ d8. V0 Y.R d32 YL. d32 YLR V1 ]4 @21 O2 Y.R [ g32 g32 V0 g32 V1 g32 g32 V0 g32 V1 g32 f+32 V0 f+32 V1 f+32 f+32 V0 f+32 V1 f+32 V0 f+32 V1 f+32 V0 f+32 V1 ]2 YL. g32 g32 V0 g32 V1 g32 g32 V0 g32 V1 g32 f+32 V0 f+32 V1 f+32 f+32 V0 f+32 V1 f+32 V0 f+32 V1 f+32 V0 f+32 V1 g32 g32 V0 g32 V1 g32 g32 V0 g32 V1 g32 f+32 @43 W0,95,0 O1 YLR c8 d8 e2~ e2~ e2~ e4~ e16 g16 > d16 c16 e2~ e2~ e2 YLR V1 O2 @3 W0,30,5 [ g16 V0 Y.R g32 YLR V1 ]2 g64 V0 YL. g64 V1 YLR @3 g32 Y.R O2 D1 @1 r32 V0 c64 c64 c32 c32 V1 c32 c32 c32 c32 D0 YLR 
