本项目中包含的文件为华中科技大学数字电路课程要求的Verilog仿真实验代码, 仅供参考学习使用, 请勿抄袭.

仿真环境:VS Code

xxx.v后缀文件为源文件;
xxx_tb.v后缀文件为仿真测试文件;
xxx.vcd后缀文件为仿真波形文件

环境配置参考:
http://t.csdnimg.cn/OTgGn (verilog环境配置)
http://t.csdnimg.cn/g7lAz (verilog格式化代码)
http://t.csdnimg.cn/T1jNx (解决include报错问题)
