Timing Analyzer report for test
Tue Nov 30 17:55:02 2021
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'MASTER_CLK'
 13. Slow 1200mV 85C Model Setup: 'clk_divider:clk5|slow_clk'
 14. Slow 1200mV 85C Model Setup: 'clk_divider:clk20|slow_clk'
 15. Slow 1200mV 85C Model Setup: 'debouncer:deb_S1|dtrig:dt1|Q'
 16. Slow 1200mV 85C Model Setup: 'clk_divider:clk1k|slow_clk'
 17. Slow 1200mV 85C Model Hold: 'debouncer:deb_S1|dtrig:dt1|Q'
 18. Slow 1200mV 85C Model Hold: 'clk_divider:clk1k|slow_clk'
 19. Slow 1200mV 85C Model Hold: 'clk_divider:clk20|slow_clk'
 20. Slow 1200mV 85C Model Hold: 'MASTER_CLK'
 21. Slow 1200mV 85C Model Hold: 'clk_divider:clk5|slow_clk'
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'MASTER_CLK'
 30. Slow 1200mV 0C Model Setup: 'clk_divider:clk5|slow_clk'
 31. Slow 1200mV 0C Model Setup: 'clk_divider:clk20|slow_clk'
 32. Slow 1200mV 0C Model Setup: 'debouncer:deb_S1|dtrig:dt1|Q'
 33. Slow 1200mV 0C Model Setup: 'clk_divider:clk1k|slow_clk'
 34. Slow 1200mV 0C Model Hold: 'debouncer:deb_S1|dtrig:dt1|Q'
 35. Slow 1200mV 0C Model Hold: 'clk_divider:clk1k|slow_clk'
 36. Slow 1200mV 0C Model Hold: 'clk_divider:clk20|slow_clk'
 37. Slow 1200mV 0C Model Hold: 'MASTER_CLK'
 38. Slow 1200mV 0C Model Hold: 'clk_divider:clk5|slow_clk'
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'MASTER_CLK'
 46. Fast 1200mV 0C Model Setup: 'clk_divider:clk5|slow_clk'
 47. Fast 1200mV 0C Model Setup: 'clk_divider:clk20|slow_clk'
 48. Fast 1200mV 0C Model Setup: 'debouncer:deb_S1|dtrig:dt1|Q'
 49. Fast 1200mV 0C Model Setup: 'clk_divider:clk1k|slow_clk'
 50. Fast 1200mV 0C Model Hold: 'clk_divider:clk20|slow_clk'
 51. Fast 1200mV 0C Model Hold: 'debouncer:deb_S1|dtrig:dt1|Q'
 52. Fast 1200mV 0C Model Hold: 'clk_divider:clk1k|slow_clk'
 53. Fast 1200mV 0C Model Hold: 'MASTER_CLK'
 54. Fast 1200mV 0C Model Hold: 'clk_divider:clk5|slow_clk'
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths Summary
 67. Clock Status Summary
 68. Unconstrained Input Ports
 69. Unconstrained Output Ports
 70. Unconstrained Input Ports
 71. Unconstrained Output Ports
 72. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; test                                                    ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
;     Processor 3            ;   0.7%      ;
;     Processor 4            ;   0.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk_divider:clk1k|slow_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:clk1k|slow_clk }   ;
; clk_divider:clk5|slow_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:clk5|slow_clk }    ;
; clk_divider:clk20|slow_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:clk20|slow_clk }   ;
; debouncer:deb_S1|dtrig:dt1|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { debouncer:deb_S1|dtrig:dt1|Q } ;
; MASTER_CLK                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MASTER_CLK }                   ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                           ;
+------------+-----------------+------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                           ;
+------------+-----------------+------------------------------+------------------------------------------------+
; 171.7 MHz  ; 171.7 MHz       ; MASTER_CLK                   ;                                                ;
; 421.94 MHz ; 402.09 MHz      ; clk_divider:clk5|slow_clk    ; limit due to minimum period restriction (tmin) ;
; 746.83 MHz ; 402.09 MHz      ; debouncer:deb_S1|dtrig:dt1|Q ; limit due to minimum period restriction (tmin) ;
; 983.28 MHz ; 402.09 MHz      ; clk_divider:clk1k|slow_clk   ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; MASTER_CLK                   ; -4.824 ; -346.109      ;
; clk_divider:clk5|slow_clk    ; -1.370 ; -8.567        ;
; clk_divider:clk20|slow_clk   ; -0.343 ; -0.343        ;
; debouncer:deb_S1|dtrig:dt1|Q ; -0.339 ; -0.709        ;
; clk_divider:clk1k|slow_clk   ; -0.017 ; -0.020        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; debouncer:deb_S1|dtrig:dt1|Q ; 0.454 ; 0.000         ;
; clk_divider:clk1k|slow_clk   ; 0.464 ; 0.000         ;
; clk_divider:clk20|slow_clk   ; 0.594 ; 0.000         ;
; MASTER_CLK                   ; 0.716 ; 0.000         ;
; clk_divider:clk5|slow_clk    ; 0.743 ; 0.000         ;
+------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; MASTER_CLK                   ; -3.000 ; -150.213      ;
; clk_divider:clk5|slow_clk    ; -1.487 ; -11.896       ;
; debouncer:deb_S1|dtrig:dt1|Q ; -1.487 ; -5.948        ;
; clk_divider:clk1k|slow_clk   ; -1.487 ; -4.461        ;
; clk_divider:clk20|slow_clk   ; -1.487 ; -2.974        ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MASTER_CLK'                                                                                                    ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.824 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.780      ;
; -4.524 ; clk_divider:clk1k|clk_div[23] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.480      ;
; -4.467 ; clk_divider:clk5|clk_div[31]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 5.390      ;
; -4.444 ; clk_divider:clk1k|clk_div[17] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.400      ;
; -4.441 ; clk_divider:clk1k|clk_div[24] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.397      ;
; -4.441 ; clk_divider:clk1k|clk_div[18] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.397      ;
; -4.431 ; clk_divider:clk1k|clk_div[20] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.387      ;
; -4.430 ; clk_divider:clk1k|clk_div[11] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.059     ; 5.372      ;
; -4.421 ; clk_divider:clk1k|clk_div[21] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.377      ;
; -4.373 ; clk_divider:clk1k|clk_div[19] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.329      ;
; -4.352 ; clk_divider:clk1k|clk_div[30] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.308      ;
; -4.350 ; clk_divider:clk1k|clk_div[16] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.306      ;
; -4.323 ; clk_divider:clk1k|clk_div[31] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.279      ;
; -4.318 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 5.238      ;
; -4.276 ; clk_divider:clk5|clk_div[30]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 5.199      ;
; -4.269 ; clk_divider:clk1k|clk_div[29] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.225      ;
; -4.268 ; clk_divider:clk5|clk_div[29]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 5.191      ;
; -4.234 ; clk_divider:clk20|clk_div[5]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 5.155      ;
; -4.211 ; clk_divider:clk1k|clk_div[5]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.059     ; 5.153      ;
; -4.206 ; clk_divider:clk1k|clk_div[10] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.059     ; 5.148      ;
; -4.166 ; clk_divider:clk20|clk_div[20] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 5.086      ;
; -4.162 ; clk_divider:clk5|clk_div[19]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 5.085      ;
; -4.146 ; clk_divider:clk5|clk_div[28]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 5.069      ;
; -4.129 ; clk_divider:clk5|clk_div[16]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 5.052      ;
; -4.127 ; clk_divider:clk1k|clk_div[12] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.059     ; 5.069      ;
; -4.126 ; clk_divider:clk1k|clk_div[26] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.082      ;
; -4.097 ; clk_divider:clk5|clk_div[24]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 5.020      ;
; -4.084 ; clk_divider:clk20|clk_div[6]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 5.005      ;
; -4.077 ; clk_divider:clk1k|clk_div[13] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.059     ; 5.019      ;
; -4.072 ; clk_divider:clk20|clk_div[17] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.992      ;
; -4.067 ; clk_divider:clk20|clk_div[13] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.988      ;
; -4.058 ; clk_divider:clk20|clk_div[18] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.978      ;
; -4.046 ; clk_divider:clk5|clk_div[27]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 4.969      ;
; -4.045 ; clk_divider:clk1k|clk_div[25] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 5.001      ;
; -4.041 ; clk_divider:clk1k|clk_div[28] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 4.997      ;
; -4.040 ; clk_divider:clk5|clk_div[25]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 4.963      ;
; -4.020 ; clk_divider:clk1k|clk_div[4]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.059     ; 4.962      ;
; -3.986 ; clk_divider:clk20|clk_div[21] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.906      ;
; -3.984 ; clk_divider:clk20|clk_div[22] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.904      ;
; -3.961 ; clk_divider:clk1k|clk_div[27] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.045     ; 4.917      ;
; -3.951 ; clk_divider:clk1k|clk_div[7]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.059     ; 4.893      ;
; -3.944 ; clk_divider:clk5|clk_div[21]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 4.867      ;
; -3.942 ; clk_divider:clk20|clk_div[19] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.862      ;
; -3.935 ; clk_divider:clk20|clk_div[8]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.856      ;
; -3.918 ; clk_divider:clk5|clk_div[10]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.838      ;
; -3.917 ; clk_divider:clk20|clk_div[15] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.838      ;
; -3.914 ; clk_divider:clk5|clk_div[17]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 4.837      ;
; -3.903 ; clk_divider:clk1k|clk_div[6]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.059     ; 4.845      ;
; -3.903 ; clk_divider:clk20|clk_div[11] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.824      ;
; -3.884 ; clk_divider:clk5|clk_div[7]   ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.804      ;
; -3.861 ; clk_divider:clk1k|clk_div[9]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.059     ; 4.803      ;
; -3.857 ; clk_divider:clk5|clk_div[20]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 4.780      ;
; -3.855 ; clk_divider:clk5|clk_div[22]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 4.778      ;
; -3.853 ; clk_divider:clk20|clk_div[12] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.774      ;
; -3.820 ; clk_divider:clk5|clk_div[13]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.740      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[16] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[25] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[17] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[18] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[19] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[20] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[21] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[22] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[23] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[24] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[27] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[26] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[29] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[28] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[30] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.818 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[31] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.739      ;
; -3.797 ; clk_divider:clk20|clk_div[26] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.717      ;
; -3.796 ; clk_divider:clk20|clk_div[27] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.716      ;
; -3.771 ; clk_divider:clk20|clk_div[7]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.692      ;
; -3.759 ; clk_divider:clk20|clk_div[14] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.680      ;
; -3.745 ; clk_divider:clk5|clk_div[8]   ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.665      ;
; -3.744 ; clk_divider:clk20|clk_div[24] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.664      ;
; -3.737 ; clk_divider:clk20|clk_div[29] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.657      ;
; -3.726 ; clk_divider:clk20|clk_div[16] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.646      ;
; -3.694 ; clk_divider:clk20|clk_div[10] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.080     ; 4.615      ;
; -3.689 ; clk_divider:clk5|clk_div[26]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 4.612      ;
; -3.678 ; clk_divider:clk5|clk_div[12]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.598      ;
; -3.661 ; clk_divider:clk5|clk_div[14]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.581      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[19] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[28] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[16] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[17] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[18] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[20] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[21] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[22] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[23] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[24] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[25] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[26] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[27] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[29] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[31] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[30] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.081     ; 4.559      ;
; -3.614 ; clk_divider:clk5|clk_div[18]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.078     ; 4.537      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:clk5|slow_clk'                                                                            ;
+--------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.370 ; counter8[0] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.289      ;
; -1.342 ; counter8[1] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.261      ;
; -1.312 ; counter8[1] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.231      ;
; -1.251 ; counter8[0] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.170      ;
; -1.228 ; counter8[2] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.147      ;
; -1.224 ; counter8[0] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.143      ;
; -1.196 ; counter8[1] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.115      ;
; -1.181 ; counter8[3] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.100      ;
; -1.166 ; counter8[1] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.085      ;
; -1.151 ; counter8[3] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.070      ;
; -1.105 ; counter8[0] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.024      ;
; -1.098 ; counter8[2] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.017      ;
; -1.082 ; counter8[2] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 2.001      ;
; -1.078 ; counter8[0] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.997      ;
; -1.064 ; counter8[4] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.983      ;
; -1.050 ; counter8[1] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.969      ;
; -1.035 ; counter8[3] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.954      ;
; -1.032 ; counter8[5] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.951      ;
; -1.020 ; counter8[1] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.939      ;
; -1.005 ; counter8[3] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.924      ;
; -1.002 ; counter8[5] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.921      ;
; -0.959 ; counter8[0] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.878      ;
; -0.952 ; counter8[2] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.871      ;
; -0.937 ; counter8[4] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.856      ;
; -0.936 ; counter8[2] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.855      ;
; -0.932 ; counter8[0] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.851      ;
; -0.918 ; counter8[4] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.837      ;
; -0.916 ; counter8[6] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.835      ;
; -0.375 ; counter8[0] ; counter8[0] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.294      ;
; -0.367 ; counter8[2] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.286      ;
; -0.362 ; counter8[7] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.281      ;
; -0.352 ; counter8[4] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.271      ;
; -0.351 ; counter8[1] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.270      ;
; -0.350 ; counter8[6] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.269      ;
; -0.336 ; counter8[3] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.255      ;
; -0.334 ; counter8[5] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.082     ; 1.253      ;
+--------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:clk20|slow_clk'                                                                                                                 ;
+--------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; -0.343 ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; 0.500        ; 0.972      ; 2.087      ;
; 0.055  ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; 1.000        ; 0.972      ; 2.189      ;
+--------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'debouncer:deb_S1|dtrig:dt1|Q'                                                                             ;
+--------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.339 ; counter[0] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.080     ; 1.260      ;
; -0.338 ; counter[0] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.080     ; 1.259      ;
; -0.296 ; counter[1] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.080     ; 1.217      ;
; -0.032 ; counter[0] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.080     ; 0.953      ;
; -0.018 ; counter[1] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.080     ; 0.939      ;
; 0.001  ; counter[2] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.080     ; 0.920      ;
; 0.063  ; counter[0] ; counter[0] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; counter[3] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; counter[2] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; counter[1] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.080     ; 0.858      ;
+--------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:clk1k|slow_clk'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.017 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[0] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 1.000        ; -0.082     ; 0.936      ;
; -0.003 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[1] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 1.000        ; -0.082     ; 0.922      ;
; 0.061  ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|hi_nibble ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 1.000        ; -0.082     ; 0.858      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'debouncer:deb_S1|dtrig:dt1|Q'                                                                             ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.454 ; counter[3] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter[2] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter[1] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; counter[0] ; counter[0] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.080      ; 0.758      ;
; 0.510 ; counter[2] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.080      ; 0.802      ;
; 0.520 ; counter[1] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.080      ; 0.812      ;
; 0.528 ; counter[0] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.080      ; 0.820      ;
; 0.784 ; counter[0] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.080      ; 1.076      ;
; 0.784 ; counter[0] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.080      ; 1.076      ;
; 0.795 ; counter[1] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.080      ; 1.087      ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:clk1k|slow_clk'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.464 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|hi_nibble ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 0.000        ; 0.082      ; 0.758      ;
; 0.519 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[0] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 0.000        ; 0.082      ; 0.813      ;
; 0.535 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[1] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 0.000        ; 0.082      ; 0.829      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:clk20|slow_clk'                                                                                                                 ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; 0.594 ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; 0.000        ; 1.036      ; 2.113      ;
; 0.996 ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; -0.500       ; 1.036      ; 2.015      ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MASTER_CLK'                                                                                                                  ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.716 ; clk_divider:clk1k|clk_div[1]  ; clk_divider:clk1k|clk_div[1]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.101      ; 1.029      ;
; 0.717 ; clk_divider:clk20|clk_div[1]  ; clk_divider:clk20|clk_div[1]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.100      ; 1.029      ;
; 0.717 ; clk_divider:clk5|clk_div[1]   ; clk_divider:clk5|clk_div[1]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.100      ; 1.029      ;
; 0.735 ; clk_divider:clk1k|clk_div[3]  ; clk_divider:clk1k|clk_div[3]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.028      ;
; 0.735 ; clk_divider:clk5|clk_div[3]   ; clk_divider:clk5|clk_div[3]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.028      ;
; 0.736 ; clk_divider:clk20|clk_div[3]  ; clk_divider:clk20|clk_div[3]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.028      ;
; 0.736 ; clk_divider:clk5|clk_div[5]   ; clk_divider:clk5|clk_div[5]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.029      ;
; 0.738 ; clk_divider:clk1k|clk_div[2]  ; clk_divider:clk1k|clk_div[2]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; clk_divider:clk5|clk_div[2]   ; clk_divider:clk5|clk_div[2]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; clk_divider:clk5|clk_div[6]   ; clk_divider:clk5|clk_div[6]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; clk_divider:clk20|clk_div[2]  ; clk_divider:clk20|clk_div[2]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; clk_divider:clk5|clk_div[4]   ; clk_divider:clk5|clk_div[4]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; clk_divider:clk20|clk_div[4]  ; clk_divider:clk20|clk_div[4]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; clk_divider:clk1k|clk_div[0]  ; clk_divider:clk1k|clk_div[0]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.101      ; 1.054      ;
; 0.742 ; clk_divider:clk20|clk_div[0]  ; clk_divider:clk20|clk_div[0]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.100      ; 1.054      ;
; 0.742 ; clk_divider:clk5|clk_div[0]   ; clk_divider:clk5|clk_div[0]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.100      ; 1.054      ;
; 0.760 ; clk_divider:clk1k|clk_div[15] ; clk_divider:clk1k|clk_div[15] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clk_divider:clk5|clk_div[15]  ; clk_divider:clk5|clk_div[15]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; clk_divider:clk1k|clk_div[5]  ; clk_divider:clk1k|clk_div[5]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_divider:clk1k|clk_div[11] ; clk_divider:clk1k|clk_div[11] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_divider:clk1k|clk_div[13] ; clk_divider:clk1k|clk_div[13] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_divider:clk20|clk_div[19] ; clk_divider:clk20|clk_div[19] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_divider:clk20|clk_div[15] ; clk_divider:clk20|clk_div[15] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; clk_divider:clk5|clk_div[11]  ; clk_divider:clk5|clk_div[11]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_divider:clk5|clk_div[13]  ; clk_divider:clk5|clk_div[13]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_divider:clk5|clk_div[19]  ; clk_divider:clk5|clk_div[19]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; clk_divider:clk1k|clk_div[19] ; clk_divider:clk1k|clk_div[19] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; clk_divider:clk20|clk_div[5]  ; clk_divider:clk20|clk_div[5]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; clk_divider:clk20|clk_div[11] ; clk_divider:clk20|clk_div[11] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; clk_divider:clk20|clk_div[13] ; clk_divider:clk20|clk_div[13] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; clk_divider:clk20|clk_div[17] ; clk_divider:clk20|clk_div[17] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_divider:clk20|clk_div[21] ; clk_divider:clk20|clk_div[21] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_divider:clk20|clk_div[27] ; clk_divider:clk20|clk_div[27] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_divider:clk20|clk_div[29] ; clk_divider:clk20|clk_div[29] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_divider:clk5|clk_div[17]  ; clk_divider:clk5|clk_div[17]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_divider:clk5|clk_div[21]  ; clk_divider:clk5|clk_div[21]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_divider:clk5|clk_div[27]  ; clk_divider:clk5|clk_div[27]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_divider:clk5|clk_div[29]  ; clk_divider:clk5|clk_div[29]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; clk_divider:clk1k|clk_div[6]  ; clk_divider:clk1k|clk_div[6]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_divider:clk1k|clk_div[7]  ; clk_divider:clk1k|clk_div[7]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_divider:clk1k|clk_div[9]  ; clk_divider:clk1k|clk_div[9]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_divider:clk1k|clk_div[17] ; clk_divider:clk1k|clk_div[17] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_divider:clk1k|clk_div[21] ; clk_divider:clk1k|clk_div[21] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_divider:clk1k|clk_div[27] ; clk_divider:clk1k|clk_div[27] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_divider:clk1k|clk_div[29] ; clk_divider:clk1k|clk_div[29] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_divider:clk20|clk_div[16] ; clk_divider:clk20|clk_div[16] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_divider:clk20|clk_div[31] ; clk_divider:clk20|clk_div[31] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_divider:clk5|clk_div[7]   ; clk_divider:clk5|clk_div[7]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_divider:clk5|clk_div[9]   ; clk_divider:clk5|clk_div[9]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_divider:clk5|clk_div[16]  ; clk_divider:clk5|clk_div[16]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_divider:clk5|clk_div[31]  ; clk_divider:clk5|clk_div[31]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; clk_divider:clk1k|clk_div[16] ; clk_divider:clk1k|clk_div[16] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_divider:clk1k|clk_div[4]  ; clk_divider:clk1k|clk_div[4]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk1k|clk_div[12] ; clk_divider:clk1k|clk_div[12] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk1k|clk_div[14] ; clk_divider:clk1k|clk_div[14] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk1k|clk_div[31] ; clk_divider:clk1k|clk_div[31] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_divider:clk20|clk_div[6]  ; clk_divider:clk20|clk_div[6]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_divider:clk20|clk_div[7]  ; clk_divider:clk20|clk_div[7]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_divider:clk20|clk_div[9]  ; clk_divider:clk20|clk_div[9]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_divider:clk20|clk_div[18] ; clk_divider:clk20|clk_div[18] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk20|clk_div[22] ; clk_divider:clk20|clk_div[22] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk20|clk_div[23] ; clk_divider:clk20|clk_div[23] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[25] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk5|clk_div[14]  ; clk_divider:clk5|clk_div[14]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk5|clk_div[22]  ; clk_divider:clk5|clk_div[22]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk5|clk_div[12]  ; clk_divider:clk5|clk_div[12]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk5|clk_div[18]  ; clk_divider:clk5|clk_div[18]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk5|clk_div[23]  ; clk_divider:clk5|clk_div[23]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider:clk5|clk_div[25]  ; clk_divider:clk5|clk_div[25]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clk_divider:clk1k|clk_div[25] ; clk_divider:clk1k|clk_div[25] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_divider:clk1k|clk_div[8]  ; clk_divider:clk1k|clk_div[8]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_divider:clk1k|clk_div[10] ; clk_divider:clk1k|clk_div[10] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_divider:clk1k|clk_div[18] ; clk_divider:clk1k|clk_div[18] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[22] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_divider:clk1k|clk_div[23] ; clk_divider:clk1k|clk_div[23] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_divider:clk20|clk_div[12] ; clk_divider:clk20|clk_div[12] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_divider:clk20|clk_div[14] ; clk_divider:clk20|clk_div[14] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_divider:clk20|clk_div[20] ; clk_divider:clk20|clk_div[20] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_divider:clk20|clk_div[30] ; clk_divider:clk20|clk_div[30] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_divider:clk5|clk_div[8]   ; clk_divider:clk5|clk_div[8]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_divider:clk5|clk_div[10]  ; clk_divider:clk5|clk_div[10]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_divider:clk5|clk_div[20]  ; clk_divider:clk5|clk_div[20]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_divider:clk5|clk_div[30]  ; clk_divider:clk5|clk_div[30]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; clk_divider:clk1k|clk_div[20] ; clk_divider:clk1k|clk_div[20] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; clk_divider:clk1k|clk_div[30] ; clk_divider:clk1k|clk_div[30] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; clk_divider:clk20|clk_div[28] ; clk_divider:clk20|clk_div[28] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clk_divider:clk20|clk_div[8]  ; clk_divider:clk20|clk_div[8]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; clk_divider:clk20|clk_div[10] ; clk_divider:clk20|clk_div[10] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; clk_divider:clk20|clk_div[24] ; clk_divider:clk20|clk_div[24] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clk_divider:clk20|clk_div[26] ; clk_divider:clk20|clk_div[26] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clk_divider:clk5|clk_div[26]  ; clk_divider:clk5|clk_div[26]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clk_divider:clk5|clk_div[24]  ; clk_divider:clk5|clk_div[24]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clk_divider:clk5|clk_div[28]  ; clk_divider:clk5|clk_div[28]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; clk_divider:clk1k|clk_div[24] ; clk_divider:clk1k|clk_div[24] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; clk_divider:clk1k|clk_div[26] ; clk_divider:clk1k|clk_div[26] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; clk_divider:clk1k|clk_div[28] ; clk_divider:clk1k|clk_div[28] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.080      ; 1.059      ;
; 0.832 ; clk_divider:clk5|slow_clk     ; clk_divider:clk5|slow_clk     ; clk_divider:clk5|slow_clk  ; MASTER_CLK  ; 0.000        ; 2.595      ; 3.930      ;
; 0.898 ; clk_divider:clk20|slow_clk    ; clk_divider:clk20|slow_clk    ; clk_divider:clk20|slow_clk ; MASTER_CLK  ; 0.000        ; 2.596      ; 3.987      ;
; 1.079 ; clk_divider:clk1k|clk_div[0]  ; clk_divider:clk1k|clk_div[1]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.101      ; 1.392      ;
; 1.080 ; clk_divider:clk20|clk_div[0]  ; clk_divider:clk20|clk_div[1]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.100      ; 1.392      ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:clk5|slow_clk'                                                                            ;
+-------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.743 ; counter8[5] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; counter8[7] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.038      ;
; 0.746 ; counter8[3] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.040      ;
; 0.747 ; counter8[6] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.041      ;
; 0.748 ; counter8[4] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.042      ;
; 0.763 ; counter8[1] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.057      ;
; 0.765 ; counter8[2] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.059      ;
; 0.780 ; counter8[0] ; counter8[0] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.074      ;
; 1.098 ; counter8[5] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.392      ;
; 1.100 ; counter8[3] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.394      ;
; 1.108 ; counter8[6] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.402      ;
; 1.109 ; counter8[4] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.403      ;
; 1.117 ; counter8[1] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.411      ;
; 1.118 ; counter8[4] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.412      ;
; 1.124 ; counter8[0] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.418      ;
; 1.126 ; counter8[2] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.420      ;
; 1.133 ; counter8[0] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.427      ;
; 1.135 ; counter8[2] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.429      ;
; 1.229 ; counter8[5] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.523      ;
; 1.231 ; counter8[3] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.525      ;
; 1.240 ; counter8[3] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.534      ;
; 1.248 ; counter8[1] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.542      ;
; 1.249 ; counter8[4] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.543      ;
; 1.257 ; counter8[1] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.551      ;
; 1.264 ; counter8[0] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.558      ;
; 1.266 ; counter8[2] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.560      ;
; 1.273 ; counter8[0] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.567      ;
; 1.275 ; counter8[2] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.569      ;
; 1.371 ; counter8[3] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.665      ;
; 1.388 ; counter8[1] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.682      ;
; 1.397 ; counter8[1] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.691      ;
; 1.404 ; counter8[0] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.698      ;
; 1.406 ; counter8[2] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.700      ;
; 1.413 ; counter8[0] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.707      ;
; 1.528 ; counter8[1] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.822      ;
; 1.544 ; counter8[0] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.082      ; 1.838      ;
+-------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                             ;
+-------------+-----------------+------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                   ; Note                                           ;
+-------------+-----------------+------------------------------+------------------------------------------------+
; 181.32 MHz  ; 181.32 MHz      ; MASTER_CLK                   ;                                                ;
; 468.16 MHz  ; 402.09 MHz      ; clk_divider:clk5|slow_clk    ; limit due to minimum period restriction (tmin) ;
; 831.95 MHz  ; 402.09 MHz      ; debouncer:deb_S1|dtrig:dt1|Q ; limit due to minimum period restriction (tmin) ;
; 1085.78 MHz ; 402.09 MHz      ; clk_divider:clk1k|slow_clk   ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; MASTER_CLK                   ; -4.515 ; -320.649      ;
; clk_divider:clk5|slow_clk    ; -1.136 ; -6.934        ;
; clk_divider:clk20|slow_clk   ; -0.232 ; -0.232        ;
; debouncer:deb_S1|dtrig:dt1|Q ; -0.202 ; -0.404        ;
; clk_divider:clk1k|slow_clk   ; 0.079  ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; debouncer:deb_S1|dtrig:dt1|Q ; 0.402 ; 0.000         ;
; clk_divider:clk1k|slow_clk   ; 0.416 ; 0.000         ;
; clk_divider:clk20|slow_clk   ; 0.624 ; 0.000         ;
; MASTER_CLK                   ; 0.665 ; 0.000         ;
; clk_divider:clk5|slow_clk    ; 0.692 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; MASTER_CLK                   ; -3.000 ; -150.213      ;
; clk_divider:clk5|slow_clk    ; -1.487 ; -11.896       ;
; debouncer:deb_S1|dtrig:dt1|Q ; -1.487 ; -5.948        ;
; clk_divider:clk1k|slow_clk   ; -1.487 ; -4.461        ;
; clk_divider:clk20|slow_clk   ; -1.487 ; -2.974        ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MASTER_CLK'                                                                                                     ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.515 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.479      ;
; -4.222 ; clk_divider:clk1k|clk_div[23] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.186      ;
; -4.161 ; clk_divider:clk5|clk_div[31]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 5.091      ;
; -4.156 ; clk_divider:clk1k|clk_div[24] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.120      ;
; -4.150 ; clk_divider:clk1k|clk_div[17] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.114      ;
; -4.139 ; clk_divider:clk1k|clk_div[18] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.103      ;
; -4.134 ; clk_divider:clk1k|clk_div[11] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.052     ; 5.084      ;
; -4.131 ; clk_divider:clk1k|clk_div[20] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.095      ;
; -4.128 ; clk_divider:clk1k|clk_div[21] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.092      ;
; -4.087 ; clk_divider:clk1k|clk_div[19] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.051      ;
; -4.067 ; clk_divider:clk1k|clk_div[30] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.031      ;
; -4.056 ; clk_divider:clk1k|clk_div[16] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.020      ;
; -4.043 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.972      ;
; -4.040 ; clk_divider:clk1k|clk_div[31] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 5.004      ;
; -3.998 ; clk_divider:clk1k|clk_div[29] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 4.962      ;
; -3.978 ; clk_divider:clk5|clk_div[29]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.908      ;
; -3.975 ; clk_divider:clk5|clk_div[30]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.905      ;
; -3.943 ; clk_divider:clk1k|clk_div[5]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.052     ; 4.893      ;
; -3.938 ; clk_divider:clk20|clk_div[5]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.868      ;
; -3.921 ; clk_divider:clk1k|clk_div[10] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.052     ; 4.871      ;
; -3.901 ; clk_divider:clk20|clk_div[20] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.830      ;
; -3.900 ; clk_divider:clk5|clk_div[19]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.830      ;
; -3.879 ; clk_divider:clk5|clk_div[16]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.809      ;
; -3.859 ; clk_divider:clk5|clk_div[28]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.789      ;
; -3.858 ; clk_divider:clk1k|clk_div[26] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 4.822      ;
; -3.847 ; clk_divider:clk1k|clk_div[12] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.052     ; 4.797      ;
; -3.805 ; clk_divider:clk1k|clk_div[13] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.052     ; 4.755      ;
; -3.805 ; clk_divider:clk5|clk_div[24]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.735      ;
; -3.785 ; clk_divider:clk1k|clk_div[25] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 4.749      ;
; -3.780 ; clk_divider:clk20|clk_div[6]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.710      ;
; -3.780 ; clk_divider:clk20|clk_div[17] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.709      ;
; -3.775 ; clk_divider:clk20|clk_div[13] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.705      ;
; -3.769 ; clk_divider:clk5|clk_div[27]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.699      ;
; -3.767 ; clk_divider:clk1k|clk_div[28] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 4.731      ;
; -3.760 ; clk_divider:clk20|clk_div[18] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.689      ;
; -3.749 ; clk_divider:clk1k|clk_div[4]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.052     ; 4.699      ;
; -3.748 ; clk_divider:clk5|clk_div[25]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.678      ;
; -3.723 ; clk_divider:clk20|clk_div[21] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.652      ;
; -3.717 ; clk_divider:clk20|clk_div[22] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.646      ;
; -3.704 ; clk_divider:clk1k|clk_div[27] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.038     ; 4.668      ;
; -3.692 ; clk_divider:clk5|clk_div[21]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.622      ;
; -3.689 ; clk_divider:clk20|clk_div[19] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.618      ;
; -3.679 ; clk_divider:clk1k|clk_div[7]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.052     ; 4.629      ;
; -3.651 ; clk_divider:clk20|clk_div[15] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.581      ;
; -3.648 ; clk_divider:clk5|clk_div[17]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.578      ;
; -3.647 ; clk_divider:clk20|clk_div[8]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.577      ;
; -3.638 ; clk_divider:clk1k|clk_div[6]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.052     ; 4.588      ;
; -3.626 ; clk_divider:clk5|clk_div[10]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.556      ;
; -3.623 ; clk_divider:clk1k|clk_div[9]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.052     ; 4.573      ;
; -3.604 ; clk_divider:clk5|clk_div[22]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.534      ;
; -3.595 ; clk_divider:clk20|clk_div[11] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.525      ;
; -3.587 ; clk_divider:clk5|clk_div[7]   ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.517      ;
; -3.581 ; clk_divider:clk5|clk_div[20]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.511      ;
; -3.577 ; clk_divider:clk20|clk_div[12] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.507      ;
; -3.554 ; clk_divider:clk20|clk_div[26] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.483      ;
; -3.554 ; clk_divider:clk5|clk_div[13]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.484      ;
; -3.539 ; clk_divider:clk20|clk_div[27] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.468      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[16] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[25] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[17] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[18] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[19] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[20] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[21] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[22] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[23] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[24] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[27] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[26] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[29] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[28] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[30] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[31] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.463      ;
; -3.515 ; clk_divider:clk20|clk_div[16] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.444      ;
; -3.499 ; clk_divider:clk20|clk_div[7]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.429      ;
; -3.496 ; clk_divider:clk20|clk_div[14] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.426      ;
; -3.487 ; clk_divider:clk20|clk_div[24] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.416      ;
; -3.480 ; clk_divider:clk20|clk_div[29] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.073     ; 4.409      ;
; -3.469 ; clk_divider:clk5|clk_div[8]   ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.399      ;
; -3.428 ; clk_divider:clk20|clk_div[10] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.358      ;
; -3.422 ; clk_divider:clk5|clk_div[26]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.352      ;
; -3.414 ; clk_divider:clk5|clk_div[12]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.344      ;
; -3.407 ; clk_divider:clk5|clk_div[18]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.337      ;
; -3.393 ; clk_divider:clk5|clk_div[14]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.323      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[19] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[28] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[16] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[17] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[18] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[20] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[21] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[22] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[23] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[24] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[25] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[26] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[27] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[29] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[31] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
; -3.392 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[30] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.072     ; 4.322      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:clk5|slow_clk'                                                                             ;
+--------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.136 ; counter8[0] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 2.065      ;
; -1.095 ; counter8[1] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 2.024      ;
; -1.056 ; counter8[1] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.985      ;
; -1.015 ; counter8[2] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.944      ;
; -1.011 ; counter8[0] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.940      ;
; -1.010 ; counter8[0] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.939      ;
; -0.969 ; counter8[1] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.898      ;
; -0.955 ; counter8[3] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.884      ;
; -0.930 ; counter8[1] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.859      ;
; -0.916 ; counter8[3] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.845      ;
; -0.889 ; counter8[2] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.818      ;
; -0.885 ; counter8[0] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.814      ;
; -0.884 ; counter8[0] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.813      ;
; -0.879 ; counter8[2] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.808      ;
; -0.875 ; counter8[4] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.804      ;
; -0.843 ; counter8[1] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.772      ;
; -0.829 ; counter8[3] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.758      ;
; -0.826 ; counter8[5] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.755      ;
; -0.804 ; counter8[1] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.733      ;
; -0.790 ; counter8[3] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.719      ;
; -0.787 ; counter8[5] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.716      ;
; -0.763 ; counter8[2] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.692      ;
; -0.759 ; counter8[0] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.688      ;
; -0.758 ; counter8[0] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.687      ;
; -0.753 ; counter8[2] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.682      ;
; -0.749 ; counter8[4] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.678      ;
; -0.747 ; counter8[6] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.676      ;
; -0.740 ; counter8[4] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.669      ;
; -0.239 ; counter8[0] ; counter8[0] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.168      ;
; -0.233 ; counter8[2] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.162      ;
; -0.227 ; counter8[7] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.156      ;
; -0.220 ; counter8[4] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.149      ;
; -0.220 ; counter8[1] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.149      ;
; -0.218 ; counter8[6] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.147      ;
; -0.206 ; counter8[3] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.135      ;
; -0.205 ; counter8[5] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.073     ; 1.134      ;
+--------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:clk20|slow_clk'                                                                                                                  ;
+--------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; -0.232 ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; 0.500        ; 0.897      ; 1.881      ;
; 0.051  ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; 1.000        ; 0.897      ; 2.098      ;
+--------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'debouncer:deb_S1|dtrig:dt1|Q'                                                                              ;
+--------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.202 ; counter[0] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.072     ; 1.132      ;
; -0.202 ; counter[0] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.072     ; 1.132      ;
; -0.168 ; counter[1] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.072     ; 1.098      ;
; 0.067  ; counter[0] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.072     ; 0.863      ;
; 0.076  ; counter[1] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.072     ; 0.854      ;
; 0.093  ; counter[2] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.072     ; 0.837      ;
; 0.160  ; counter[0] ; counter[0] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter[3] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter[2] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter[1] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.072     ; 0.770      ;
+--------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:clk1k|slow_clk'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.079 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[0] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 1.000        ; -0.073     ; 0.850      ;
; 0.098 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[1] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 1.000        ; -0.073     ; 0.831      ;
; 0.159 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|hi_nibble ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 1.000        ; -0.073     ; 0.770      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'debouncer:deb_S1|dtrig:dt1|Q'                                                                              ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.402 ; counter[3] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter[2] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter[1] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; counter[0] ; counter[0] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.072      ; 0.684      ;
; 0.470 ; counter[2] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.072      ; 0.737      ;
; 0.481 ; counter[1] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.072      ; 0.748      ;
; 0.488 ; counter[0] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.072      ; 0.755      ;
; 0.729 ; counter[0] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.072      ; 0.996      ;
; 0.729 ; counter[0] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.072      ; 0.996      ;
; 0.741 ; counter[1] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.072      ; 1.008      ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:clk1k|slow_clk'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.416 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|hi_nibble ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 0.000        ; 0.073      ; 0.684      ;
; 0.478 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[0] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 0.000        ; 0.073      ; 0.746      ;
; 0.500 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[1] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 0.000        ; 0.073      ; 0.768      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:clk20|slow_clk'                                                                                                                  ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; 0.624 ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; 0.000        ; 0.955      ; 2.024      ;
; 0.915 ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; -0.500       ; 0.955      ; 1.815      ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MASTER_CLK'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.665 ; clk_divider:clk1k|clk_div[1]  ; clk_divider:clk1k|clk_div[1]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.092      ; 0.952      ;
; 0.666 ; clk_divider:clk20|clk_div[1]  ; clk_divider:clk20|clk_div[1]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.091      ; 0.952      ;
; 0.666 ; clk_divider:clk5|clk_div[1]   ; clk_divider:clk5|clk_div[1]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.091      ; 0.952      ;
; 0.683 ; clk_divider:clk1k|clk_div[3]  ; clk_divider:clk1k|clk_div[3]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; clk_divider:clk20|clk_div[3]  ; clk_divider:clk20|clk_div[3]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; clk_divider:clk5|clk_div[3]   ; clk_divider:clk5|clk_div[3]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; clk_divider:clk5|clk_div[5]   ; clk_divider:clk5|clk_div[5]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.951      ;
; 0.686 ; clk_divider:clk5|clk_div[6]   ; clk_divider:clk5|clk_div[6]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.953      ;
; 0.688 ; clk_divider:clk1k|clk_div[2]  ; clk_divider:clk1k|clk_div[2]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; clk_divider:clk20|clk_div[2]  ; clk_divider:clk20|clk_div[2]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; clk_divider:clk5|clk_div[2]   ; clk_divider:clk5|clk_div[2]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; clk_divider:clk20|clk_div[4]  ; clk_divider:clk20|clk_div[4]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; clk_divider:clk5|clk_div[4]   ; clk_divider:clk5|clk_div[4]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.957      ;
; 0.692 ; clk_divider:clk1k|clk_div[0]  ; clk_divider:clk1k|clk_div[0]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.092      ; 0.979      ;
; 0.693 ; clk_divider:clk20|clk_div[0]  ; clk_divider:clk20|clk_div[0]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; clk_divider:clk5|clk_div[0]   ; clk_divider:clk5|clk_div[0]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.091      ; 0.979      ;
; 0.704 ; clk_divider:clk1k|clk_div[5]  ; clk_divider:clk1k|clk_div[5]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clk_divider:clk1k|clk_div[13] ; clk_divider:clk1k|clk_div[13] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clk_divider:clk1k|clk_div[15] ; clk_divider:clk1k|clk_div[15] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; clk_divider:clk1k|clk_div[11] ; clk_divider:clk1k|clk_div[11] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clk_divider:clk20|clk_div[5]  ; clk_divider:clk20|clk_div[5]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; clk_divider:clk20|clk_div[13] ; clk_divider:clk20|clk_div[13] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; clk_divider:clk20|clk_div[15] ; clk_divider:clk20|clk_div[15] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; clk_divider:clk5|clk_div[13]  ; clk_divider:clk5|clk_div[13]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; clk_divider:clk5|clk_div[15]  ; clk_divider:clk5|clk_div[15]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; clk_divider:clk1k|clk_div[19] ; clk_divider:clk1k|clk_div[19] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:clk1k|clk_div[21] ; clk_divider:clk1k|clk_div[21] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:clk1k|clk_div[29] ; clk_divider:clk1k|clk_div[29] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:clk20|clk_div[19] ; clk_divider:clk20|clk_div[19] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:clk20|clk_div[11] ; clk_divider:clk20|clk_div[11] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:clk20|clk_div[21] ; clk_divider:clk20|clk_div[21] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:clk20|clk_div[29] ; clk_divider:clk20|clk_div[29] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:clk5|clk_div[11]  ; clk_divider:clk5|clk_div[11]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:clk5|clk_div[19]  ; clk_divider:clk5|clk_div[19]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:clk5|clk_div[21]  ; clk_divider:clk5|clk_div[21]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:clk5|clk_div[29]  ; clk_divider:clk5|clk_div[29]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; clk_divider:clk1k|clk_div[6]  ; clk_divider:clk1k|clk_div[6]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clk_divider:clk1k|clk_div[9]  ; clk_divider:clk1k|clk_div[9]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clk_divider:clk1k|clk_div[17] ; clk_divider:clk1k|clk_div[17] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_divider:clk1k|clk_div[27] ; clk_divider:clk1k|clk_div[27] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_divider:clk20|clk_div[17] ; clk_divider:clk20|clk_div[17] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_divider:clk20|clk_div[27] ; clk_divider:clk20|clk_div[27] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_divider:clk5|clk_div[17]  ; clk_divider:clk5|clk_div[17]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_divider:clk5|clk_div[27]  ; clk_divider:clk5|clk_div[27]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; clk_divider:clk1k|clk_div[7]  ; clk_divider:clk1k|clk_div[7]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[22] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:clk1k|clk_div[31] ; clk_divider:clk1k|clk_div[31] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:clk20|clk_div[6]  ; clk_divider:clk20|clk_div[6]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:clk20|clk_div[9]  ; clk_divider:clk20|clk_div[9]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:clk20|clk_div[22] ; clk_divider:clk20|clk_div[22] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:clk20|clk_div[31] ; clk_divider:clk20|clk_div[31] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:clk5|clk_div[22]  ; clk_divider:clk5|clk_div[22]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:clk5|clk_div[9]   ; clk_divider:clk5|clk_div[9]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:clk5|clk_div[31]  ; clk_divider:clk5|clk_div[31]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; clk_divider:clk1k|clk_div[25] ; clk_divider:clk1k|clk_div[25] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_divider:clk1k|clk_div[14] ; clk_divider:clk1k|clk_div[14] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clk_divider:clk1k|clk_div[23] ; clk_divider:clk1k|clk_div[23] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_divider:clk20|clk_div[7]  ; clk_divider:clk20|clk_div[7]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_divider:clk20|clk_div[23] ; clk_divider:clk20|clk_div[23] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[25] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_divider:clk5|clk_div[7]   ; clk_divider:clk5|clk_div[7]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_divider:clk5|clk_div[23]  ; clk_divider:clk5|clk_div[23]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_divider:clk5|clk_div[25]  ; clk_divider:clk5|clk_div[25]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; clk_divider:clk1k|clk_div[16] ; clk_divider:clk1k|clk_div[16] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; clk_divider:clk1k|clk_div[4]  ; clk_divider:clk1k|clk_div[4]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; clk_divider:clk1k|clk_div[10] ; clk_divider:clk1k|clk_div[10] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; clk_divider:clk1k|clk_div[12] ; clk_divider:clk1k|clk_div[12] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; clk_divider:clk20|clk_div[14] ; clk_divider:clk20|clk_div[14] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; clk_divider:clk20|clk_div[16] ; clk_divider:clk20|clk_div[16] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; clk_divider:clk5|clk_div[14]  ; clk_divider:clk5|clk_div[14]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; clk_divider:clk5|clk_div[16]  ; clk_divider:clk5|clk_div[16]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; clk_divider:clk1k|clk_div[8]  ; clk_divider:clk1k|clk_div[8]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; clk_divider:clk1k|clk_div[18] ; clk_divider:clk1k|clk_div[18] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_divider:clk20|clk_div[10] ; clk_divider:clk20|clk_div[10] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_divider:clk20|clk_div[12] ; clk_divider:clk20|clk_div[12] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_divider:clk20|clk_div[18] ; clk_divider:clk20|clk_div[18] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_divider:clk5|clk_div[10]  ; clk_divider:clk5|clk_div[10]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_divider:clk5|clk_div[12]  ; clk_divider:clk5|clk_div[12]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_divider:clk5|clk_div[18]  ; clk_divider:clk5|clk_div[18]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; clk_divider:clk1k|clk_div[20] ; clk_divider:clk1k|clk_div[20] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk1k|clk_div[26] ; clk_divider:clk1k|clk_div[26] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk1k|clk_div[28] ; clk_divider:clk1k|clk_div[28] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk1k|clk_div[30] ; clk_divider:clk1k|clk_div[30] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk20|clk_div[28] ; clk_divider:clk20|clk_div[28] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk20|clk_div[8]  ; clk_divider:clk20|clk_div[8]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk20|clk_div[20] ; clk_divider:clk20|clk_div[20] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk20|clk_div[26] ; clk_divider:clk20|clk_div[26] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk20|clk_div[30] ; clk_divider:clk20|clk_div[30] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk5|clk_div[8]   ; clk_divider:clk5|clk_div[8]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk5|clk_div[20]  ; clk_divider:clk5|clk_div[20]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk5|clk_div[26]  ; clk_divider:clk5|clk_div[26]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk5|clk_div[28]  ; clk_divider:clk5|clk_div[28]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:clk5|clk_div[30]  ; clk_divider:clk5|clk_div[30]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; clk_divider:clk1k|clk_div[24] ; clk_divider:clk1k|clk_div[24] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; clk_divider:clk20|clk_div[24] ; clk_divider:clk20|clk_div[24] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; clk_divider:clk5|clk_div[24]  ; clk_divider:clk5|clk_div[24]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.072      ; 0.980      ;
; 0.801 ; clk_divider:clk5|slow_clk     ; clk_divider:clk5|slow_clk     ; clk_divider:clk5|slow_clk  ; MASTER_CLK  ; 0.000        ; 2.384      ; 3.650      ;
; 0.853 ; clk_divider:clk20|slow_clk    ; clk_divider:clk20|slow_clk    ; clk_divider:clk20|slow_clk ; MASTER_CLK  ; 0.000        ; 2.385      ; 3.693      ;
; 0.985 ; clk_divider:clk1k|clk_div[0]  ; clk_divider:clk1k|clk_div[1]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.092      ; 1.272      ;
; 0.986 ; clk_divider:clk20|clk_div[0]  ; clk_divider:clk20|clk_div[1]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.091      ; 1.272      ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:clk5|slow_clk'                                                                             ;
+-------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.692 ; counter8[7] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; counter8[5] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 0.960      ;
; 0.694 ; counter8[3] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 0.962      ;
; 0.696 ; counter8[6] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 0.964      ;
; 0.698 ; counter8[4] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 0.966      ;
; 0.709 ; counter8[1] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 0.977      ;
; 0.712 ; counter8[2] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 0.980      ;
; 0.729 ; counter8[0] ; counter8[0] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 0.997      ;
; 1.014 ; counter8[5] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; counter8[6] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.283      ;
; 1.017 ; counter8[4] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.285      ;
; 1.018 ; counter8[3] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.286      ;
; 1.027 ; counter8[0] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.295      ;
; 1.030 ; counter8[2] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; counter8[4] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.300      ;
; 1.033 ; counter8[1] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.301      ;
; 1.042 ; counter8[0] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.310      ;
; 1.046 ; counter8[2] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.314      ;
; 1.109 ; counter8[5] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.377      ;
; 1.115 ; counter8[3] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.383      ;
; 1.128 ; counter8[1] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.396      ;
; 1.139 ; counter8[4] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.407      ;
; 1.140 ; counter8[3] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.408      ;
; 1.149 ; counter8[0] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.417      ;
; 1.152 ; counter8[2] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.420      ;
; 1.155 ; counter8[1] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.423      ;
; 1.164 ; counter8[0] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.432      ;
; 1.168 ; counter8[2] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.436      ;
; 1.237 ; counter8[3] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.505      ;
; 1.250 ; counter8[1] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.518      ;
; 1.271 ; counter8[0] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.539      ;
; 1.274 ; counter8[2] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.542      ;
; 1.277 ; counter8[1] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.545      ;
; 1.286 ; counter8[0] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.554      ;
; 1.372 ; counter8[1] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.640      ;
; 1.393 ; counter8[0] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.073      ; 1.661      ;
+-------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; MASTER_CLK                   ; -1.468 ; -85.700       ;
; clk_divider:clk5|slow_clk    ; -0.026 ; -0.048        ;
; clk_divider:clk20|slow_clk   ; 0.086  ; 0.000         ;
; debouncer:deb_S1|dtrig:dt1|Q ; 0.413  ; 0.000         ;
; clk_divider:clk1k|slow_clk   ; 0.556  ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk_divider:clk20|slow_clk   ; 0.165 ; 0.000         ;
; debouncer:deb_S1|dtrig:dt1|Q ; 0.187 ; 0.000         ;
; clk_divider:clk1k|slow_clk   ; 0.193 ; 0.000         ;
; MASTER_CLK                   ; 0.214 ; 0.000         ;
; clk_divider:clk5|slow_clk    ; 0.296 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; MASTER_CLK                   ; -3.000 ; -108.586      ;
; clk_divider:clk5|slow_clk    ; -1.000 ; -8.000        ;
; debouncer:deb_S1|dtrig:dt1|Q ; -1.000 ; -4.000        ;
; clk_divider:clk1k|slow_clk   ; -1.000 ; -3.000        ;
; clk_divider:clk20|slow_clk   ; -1.000 ; -2.000        ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MASTER_CLK'                                                                                                     ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.468 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.437      ;
; -1.347 ; clk_divider:clk1k|clk_div[24] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.316      ;
; -1.344 ; clk_divider:clk1k|clk_div[23] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.313      ;
; -1.330 ; clk_divider:clk5|clk_div[31]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.281      ;
; -1.315 ; clk_divider:clk1k|clk_div[17] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.284      ;
; -1.312 ; clk_divider:clk1k|clk_div[18] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.281      ;
; -1.306 ; clk_divider:clk1k|clk_div[20] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.275      ;
; -1.302 ; clk_divider:clk1k|clk_div[11] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 2.263      ;
; -1.300 ; clk_divider:clk1k|clk_div[19] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.269      ;
; -1.296 ; clk_divider:clk1k|clk_div[21] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.265      ;
; -1.284 ; clk_divider:clk1k|clk_div[30] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.253      ;
; -1.282 ; clk_divider:clk1k|clk_div[31] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.251      ;
; -1.268 ; clk_divider:clk1k|clk_div[16] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.237      ;
; -1.261 ; clk_divider:clk5|clk_div[30]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.212      ;
; -1.260 ; clk_divider:clk1k|clk_div[29] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.229      ;
; -1.252 ; clk_divider:clk5|clk_div[29]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.203      ;
; -1.250 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 2.200      ;
; -1.244 ; clk_divider:clk5|clk_div[19]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.195      ;
; -1.227 ; clk_divider:clk1k|clk_div[5]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 2.188      ;
; -1.220 ; clk_divider:clk20|clk_div[5]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.171      ;
; -1.207 ; clk_divider:clk1k|clk_div[26] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.176      ;
; -1.201 ; clk_divider:clk5|clk_div[24]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.152      ;
; -1.201 ; clk_divider:clk5|clk_div[28]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.152      ;
; -1.198 ; clk_divider:clk1k|clk_div[10] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 2.159      ;
; -1.193 ; clk_divider:clk20|clk_div[20] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 2.143      ;
; -1.189 ; clk_divider:clk20|clk_div[18] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 2.139      ;
; -1.188 ; clk_divider:clk20|clk_div[17] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 2.138      ;
; -1.180 ; clk_divider:clk1k|clk_div[25] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.149      ;
; -1.175 ; clk_divider:clk5|clk_div[25]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.126      ;
; -1.168 ; clk_divider:clk1k|clk_div[12] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 2.129      ;
; -1.168 ; clk_divider:clk5|clk_div[16]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.119      ;
; -1.166 ; clk_divider:clk5|clk_div[27]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.117      ;
; -1.161 ; clk_divider:clk1k|clk_div[13] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 2.122      ;
; -1.161 ; clk_divider:clk20|clk_div[6]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.112      ;
; -1.160 ; clk_divider:clk20|clk_div[13] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.111      ;
; -1.154 ; clk_divider:clk1k|clk_div[28] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.123      ;
; -1.153 ; clk_divider:clk20|clk_div[21] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 2.103      ;
; -1.135 ; clk_divider:clk1k|clk_div[27] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.018     ; 2.104      ;
; -1.134 ; clk_divider:clk1k|clk_div[4]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 2.095      ;
; -1.128 ; clk_divider:clk1k|clk_div[7]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 2.089      ;
; -1.127 ; clk_divider:clk5|clk_div[17]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.078      ;
; -1.125 ; clk_divider:clk20|clk_div[22] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 2.075      ;
; -1.122 ; clk_divider:clk5|clk_div[20]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.073      ;
; -1.115 ; clk_divider:clk20|clk_div[19] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 2.065      ;
; -1.115 ; clk_divider:clk5|clk_div[21]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.066      ;
; -1.104 ; clk_divider:clk20|clk_div[8]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.055      ;
; -1.104 ; clk_divider:clk5|clk_div[10]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.055      ;
; -1.103 ; clk_divider:clk1k|clk_div[6]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 2.064      ;
; -1.097 ; clk_divider:clk20|clk_div[11] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.048      ;
; -1.095 ; clk_divider:clk5|clk_div[22]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.046      ;
; -1.091 ; clk_divider:clk1k|clk_div[9]  ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 2.052      ;
; -1.090 ; clk_divider:clk5|clk_div[7]   ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.041      ;
; -1.074 ; clk_divider:clk20|clk_div[15] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.025      ;
; -1.071 ; clk_divider:clk5|clk_div[13]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.022      ;
; -1.063 ; clk_divider:clk20|clk_div[12] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 2.014      ;
; -1.057 ; clk_divider:clk20|clk_div[27] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 2.007      ;
; -1.048 ; clk_divider:clk20|clk_div[26] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 1.998      ;
; -1.046 ; clk_divider:clk20|clk_div[29] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 1.996      ;
; -1.040 ; clk_divider:clk5|clk_div[26]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.991      ;
; -1.035 ; clk_divider:clk20|clk_div[7]  ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.986      ;
; -1.034 ; clk_divider:clk1k|clk_div[1]  ; clk_divider:clk1k|clk_div[31] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.243     ; 1.778      ;
; -1.030 ; clk_divider:clk1k|clk_div[1]  ; clk_divider:clk1k|clk_div[30] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.243     ; 1.774      ;
; -1.027 ; clk_divider:clk20|clk_div[1]  ; clk_divider:clk20|clk_div[31] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.236     ; 1.778      ;
; -1.027 ; clk_divider:clk5|clk_div[1]   ; clk_divider:clk5|clk_div[31]  ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.236     ; 1.778      ;
; -1.025 ; clk_divider:clk20|clk_div[24] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 1.975      ;
; -1.023 ; clk_divider:clk20|clk_div[1]  ; clk_divider:clk20|clk_div[30] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.236     ; 1.774      ;
; -1.023 ; clk_divider:clk5|clk_div[1]   ; clk_divider:clk5|clk_div[30]  ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.236     ; 1.774      ;
; -1.023 ; clk_divider:clk5|clk_div[8]   ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.974      ;
; -1.020 ; clk_divider:clk1k|clk_div[0]  ; clk_divider:clk1k|clk_div[31] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.243     ; 1.764      ;
; -1.019 ; clk_divider:clk20|clk_div[16] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.037     ; 1.969      ;
; -1.017 ; clk_divider:clk5|clk_div[18]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.968      ;
; -1.016 ; clk_divider:clk20|clk_div[14] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.967      ;
; -1.013 ; clk_divider:clk20|clk_div[0]  ; clk_divider:clk20|clk_div[31] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.236     ; 1.764      ;
; -1.013 ; clk_divider:clk5|clk_div[0]   ; clk_divider:clk5|clk_div[31]  ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.236     ; 1.764      ;
; -1.004 ; clk_divider:clk5|clk_div[14]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.955      ;
; -1.000 ; clk_divider:clk20|clk_div[10] ; clk_divider:clk20|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.951      ;
; -0.995 ; clk_divider:clk5|clk_div[12]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.946      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[16] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[25] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[17] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[18] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[19] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[20] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[21] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[22] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[23] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[24] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[27] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[26] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[29] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[28] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[30] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.993 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[31] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.944      ;
; -0.987 ; clk_divider:clk1k|clk_div[15] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 1.948      ;
; -0.982 ; clk_divider:clk1k|clk_div[0]  ; clk_divider:clk1k|clk_div[30] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.243     ; 1.726      ;
; -0.976 ; clk_divider:clk5|clk_div[23]  ; clk_divider:clk5|slow_clk     ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.036     ; 1.927      ;
; -0.975 ; clk_divider:clk1k|clk_div[14] ; clk_divider:clk1k|slow_clk    ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.026     ; 1.936      ;
; -0.975 ; clk_divider:clk20|clk_div[0]  ; clk_divider:clk20|clk_div[30] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.236     ; 1.726      ;
; -0.975 ; clk_divider:clk5|clk_div[0]   ; clk_divider:clk5|clk_div[30]  ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.236     ; 1.726      ;
; -0.966 ; clk_divider:clk1k|clk_div[1]  ; clk_divider:clk1k|clk_div[29] ; MASTER_CLK   ; MASTER_CLK  ; 1.000        ; -0.243     ; 1.710      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:clk5|slow_clk'                                                                             ;
+--------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.026 ; counter8[1] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.976      ;
; -0.022 ; counter8[1] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.972      ;
; -0.012 ; counter8[0] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.962      ;
; 0.027  ; counter8[0] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.923      ;
; 0.042  ; counter8[1] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.908      ;
; 0.046  ; counter8[1] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.904      ;
; 0.048  ; counter8[3] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.902      ;
; 0.052  ; counter8[3] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.898      ;
; 0.056  ; counter8[2] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; counter8[0] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.894      ;
; 0.094  ; counter8[2] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.856      ;
; 0.095  ; counter8[0] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.855      ;
; 0.110  ; counter8[1] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.840      ;
; 0.114  ; counter8[1] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.836      ;
; 0.116  ; counter8[3] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.834      ;
; 0.120  ; counter8[5] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.830      ;
; 0.120  ; counter8[3] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.830      ;
; 0.124  ; counter8[5] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.124  ; counter8[2] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.124  ; counter8[0] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.131  ; counter8[4] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.819      ;
; 0.162  ; counter8[2] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.788      ;
; 0.163  ; counter8[0] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.168  ; counter8[4] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.782      ;
; 0.192  ; counter8[0] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.192  ; counter8[2] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.199  ; counter8[4] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.751      ;
; 0.200  ; counter8[6] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.750      ;
; 0.398  ; counter8[0] ; counter8[0] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.552      ;
; 0.398  ; counter8[2] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.552      ;
; 0.403  ; counter8[7] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.547      ;
; 0.404  ; counter8[4] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.546      ;
; 0.405  ; counter8[6] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.545      ;
; 0.407  ; counter8[1] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.543      ;
; 0.413  ; counter8[3] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.537      ;
; 0.416  ; counter8[5] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 1.000        ; -0.037     ; 0.534      ;
+--------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:clk20|slow_clk'                                                                                                                 ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; 0.086 ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; 0.500        ; 0.415      ; 0.931      ;
; 0.681 ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; 1.000        ; 0.415      ; 0.836      ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'debouncer:deb_S1|dtrig:dt1|Q'                                                                             ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.413 ; counter[0] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.036     ; 0.538      ;
; 0.414 ; counter[0] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.036     ; 0.537      ;
; 0.434 ; counter[1] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.036     ; 0.517      ;
; 0.549 ; counter[0] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.036     ; 0.402      ;
; 0.556 ; counter[1] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.036     ; 0.395      ;
; 0.567 ; counter[2] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.036     ; 0.384      ;
; 0.592 ; counter[0] ; counter[0] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; counter[3] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; counter[2] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; counter[1] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 1.000        ; -0.036     ; 0.359      ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:clk1k|slow_clk'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.556 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[1] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 1.000        ; -0.037     ; 0.394      ;
; 0.560 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[0] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 1.000        ; -0.037     ; 0.390      ;
; 0.591 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|hi_nibble ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 1.000        ; -0.037     ; 0.359      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:clk20|slow_clk'                                                                                                                  ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; 0.165 ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; 0.000        ; 0.443      ; 0.807      ;
; 0.756 ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt2|Q ; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk ; -0.500       ; 0.443      ; 0.898      ;
+-------+------------------------------+------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'debouncer:deb_S1|dtrig:dt1|Q'                                                                              ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.187 ; counter[3] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter[2] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter[1] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; counter[0] ; counter[0] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; counter[2] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.036      ; 0.325      ;
; 0.212 ; counter[1] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.036      ; 0.332      ;
; 0.217 ; counter[0] ; counter[1] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.036      ; 0.337      ;
; 0.316 ; counter[0] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; counter[0] ; counter[2] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; counter[1] ; counter[3] ; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 0.000        ; 0.036      ; 0.439      ;
+-------+------------+------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:clk1k|slow_clk'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.193 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|hi_nibble ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.210 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[1] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 0.000        ; 0.037      ; 0.331      ;
; 0.215 ; dyn_indicator:di|hi_nibble ; dyn_indicator:di|r_cats[0] ; clk_divider:clk1k|slow_clk ; clk_divider:clk1k|slow_clk ; 0.000        ; 0.037      ; 0.336      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MASTER_CLK'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.214 ; clk_divider:clk5|slow_clk     ; clk_divider:clk5|slow_clk     ; clk_divider:clk5|slow_clk  ; MASTER_CLK  ; 0.000        ; 1.177      ; 1.610      ;
; 0.219 ; clk_divider:clk20|slow_clk    ; clk_divider:clk20|slow_clk    ; clk_divider:clk20|slow_clk ; MASTER_CLK  ; 0.000        ; 1.179      ; 1.607      ;
; 0.285 ; clk_divider:clk1k|clk_div[1]  ; clk_divider:clk1k|clk_div[1]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.044      ; 0.413      ;
; 0.285 ; clk_divider:clk20|clk_div[1]  ; clk_divider:clk20|clk_div[1]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.044      ; 0.413      ;
; 0.285 ; clk_divider:clk5|clk_div[1]   ; clk_divider:clk5|clk_div[1]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.044      ; 0.413      ;
; 0.292 ; clk_divider:clk1k|clk_div[3]  ; clk_divider:clk1k|clk_div[3]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; clk_divider:clk20|clk_div[3]  ; clk_divider:clk20|clk_div[3]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; clk_divider:clk5|clk_div[3]   ; clk_divider:clk5|clk_div[3]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; clk_divider:clk5|clk_div[5]   ; clk_divider:clk5|clk_div[5]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; clk_divider:clk1k|clk_div[2]  ; clk_divider:clk1k|clk_div[2]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:clk5|clk_div[6]   ; clk_divider:clk5|clk_div[6]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; clk_divider:clk20|clk_div[2]  ; clk_divider:clk20|clk_div[2]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; clk_divider:clk20|clk_div[4]  ; clk_divider:clk20|clk_div[4]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; clk_divider:clk5|clk_div[2]   ; clk_divider:clk5|clk_div[2]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; clk_divider:clk5|clk_div[4]   ; clk_divider:clk5|clk_div[4]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.415      ;
; 0.297 ; clk_divider:clk1k|clk_div[0]  ; clk_divider:clk1k|clk_div[0]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; clk_divider:clk20|clk_div[0]  ; clk_divider:clk20|clk_div[0]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; clk_divider:clk5|clk_div[0]   ; clk_divider:clk5|clk_div[0]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.044      ; 0.425      ;
; 0.302 ; clk_divider:clk1k|clk_div[15] ; clk_divider:clk1k|clk_div[15] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; clk_divider:clk1k|clk_div[5]  ; clk_divider:clk1k|clk_div[5]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; clk_divider:clk1k|clk_div[13] ; clk_divider:clk1k|clk_div[13] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; clk_divider:clk20|clk_div[15] ; clk_divider:clk20|clk_div[15] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; clk_divider:clk5|clk_div[15]  ; clk_divider:clk5|clk_div[15]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; clk_divider:clk1k|clk_div[6]  ; clk_divider:clk1k|clk_div[6]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clk_divider:clk1k|clk_div[7]  ; clk_divider:clk1k|clk_div[7]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clk_divider:clk1k|clk_div[11] ; clk_divider:clk1k|clk_div[11] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clk_divider:clk1k|clk_div[31] ; clk_divider:clk1k|clk_div[31] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_divider:clk20|clk_div[5]  ; clk_divider:clk20|clk_div[5]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_divider:clk20|clk_div[13] ; clk_divider:clk20|clk_div[13] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_divider:clk20|clk_div[31] ; clk_divider:clk20|clk_div[31] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_divider:clk5|clk_div[13]  ; clk_divider:clk5|clk_div[13]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_divider:clk5|clk_div[31]  ; clk_divider:clk5|clk_div[31]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clk_divider:clk1k|clk_div[8]  ; clk_divider:clk1k|clk_div[8]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clk_divider:clk1k|clk_div[9]  ; clk_divider:clk1k|clk_div[9]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clk_divider:clk1k|clk_div[14] ; clk_divider:clk1k|clk_div[14] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clk_divider:clk1k|clk_div[17] ; clk_divider:clk1k|clk_div[17] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk1k|clk_div[19] ; clk_divider:clk1k|clk_div[19] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk1k|clk_div[21] ; clk_divider:clk1k|clk_div[21] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk1k|clk_div[27] ; clk_divider:clk1k|clk_div[27] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk1k|clk_div[29] ; clk_divider:clk1k|clk_div[29] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk20|clk_div[19] ; clk_divider:clk20|clk_div[19] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk20|clk_div[6]  ; clk_divider:clk20|clk_div[6]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk20|clk_div[7]  ; clk_divider:clk20|clk_div[7]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk20|clk_div[11] ; clk_divider:clk20|clk_div[11] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk20|clk_div[17] ; clk_divider:clk20|clk_div[17] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk20|clk_div[21] ; clk_divider:clk20|clk_div[21] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk20|clk_div[27] ; clk_divider:clk20|clk_div[27] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk20|clk_div[29] ; clk_divider:clk20|clk_div[29] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk5|clk_div[7]   ; clk_divider:clk5|clk_div[7]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk5|clk_div[11]  ; clk_divider:clk5|clk_div[11]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk5|clk_div[17]  ; clk_divider:clk5|clk_div[17]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk5|clk_div[19]  ; clk_divider:clk5|clk_div[19]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk5|clk_div[21]  ; clk_divider:clk5|clk_div[21]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk5|clk_div[27]  ; clk_divider:clk5|clk_div[27]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk5|clk_div[29]  ; clk_divider:clk5|clk_div[29]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; clk_divider:clk1k|clk_div[16] ; clk_divider:clk1k|clk_div[16] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk1k|clk_div[25] ; clk_divider:clk1k|clk_div[25] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk1k|clk_div[4]  ; clk_divider:clk1k|clk_div[4]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clk_divider:clk1k|clk_div[10] ; clk_divider:clk1k|clk_div[10] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clk_divider:clk1k|clk_div[12] ; clk_divider:clk1k|clk_div[12] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clk_divider:clk1k|clk_div[22] ; clk_divider:clk1k|clk_div[22] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk1k|clk_div[23] ; clk_divider:clk1k|clk_div[23] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk20|clk_div[8]  ; clk_divider:clk20|clk_div[8]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk20|clk_div[9]  ; clk_divider:clk20|clk_div[9]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk20|clk_div[14] ; clk_divider:clk20|clk_div[14] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk20|clk_div[16] ; clk_divider:clk20|clk_div[16] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk20|clk_div[22] ; clk_divider:clk20|clk_div[22] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk20|clk_div[23] ; clk_divider:clk20|clk_div[23] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk20|clk_div[25] ; clk_divider:clk20|clk_div[25] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk5|clk_div[14]  ; clk_divider:clk5|clk_div[14]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk5|clk_div[22]  ; clk_divider:clk5|clk_div[22]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk5|clk_div[8]   ; clk_divider:clk5|clk_div[8]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk5|clk_div[9]   ; clk_divider:clk5|clk_div[9]   ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk5|clk_div[16]  ; clk_divider:clk5|clk_div[16]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk5|clk_div[23]  ; clk_divider:clk5|clk_div[23]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk5|clk_div[25]  ; clk_divider:clk5|clk_div[25]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; clk_divider:clk1k|clk_div[18] ; clk_divider:clk1k|clk_div[18] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk1k|clk_div[20] ; clk_divider:clk1k|clk_div[20] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk1k|clk_div[24] ; clk_divider:clk1k|clk_div[24] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk1k|clk_div[30] ; clk_divider:clk1k|clk_div[30] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk20|clk_div[10] ; clk_divider:clk20|clk_div[10] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk20|clk_div[12] ; clk_divider:clk20|clk_div[12] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk20|clk_div[18] ; clk_divider:clk20|clk_div[18] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk20|clk_div[20] ; clk_divider:clk20|clk_div[20] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk20|clk_div[24] ; clk_divider:clk20|clk_div[24] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk20|clk_div[30] ; clk_divider:clk20|clk_div[30] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk5|clk_div[10]  ; clk_divider:clk5|clk_div[10]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk5|clk_div[12]  ; clk_divider:clk5|clk_div[12]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk5|clk_div[18]  ; clk_divider:clk5|clk_div[18]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk5|clk_div[20]  ; clk_divider:clk5|clk_div[20]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk5|clk_div[24]  ; clk_divider:clk5|clk_div[24]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:clk5|clk_div[30]  ; clk_divider:clk5|clk_div[30]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; clk_divider:clk1k|clk_div[26] ; clk_divider:clk1k|clk_div[26] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clk_divider:clk1k|clk_div[28] ; clk_divider:clk1k|clk_div[28] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clk_divider:clk20|clk_div[28] ; clk_divider:clk20|clk_div[28] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clk_divider:clk20|clk_div[26] ; clk_divider:clk20|clk_div[26] ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clk_divider:clk5|clk_div[26]  ; clk_divider:clk5|clk_div[26]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clk_divider:clk5|clk_div[28]  ; clk_divider:clk5|clk_div[28]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.036      ; 0.428      ;
; 0.358 ; clk_divider:clk1k|slow_clk    ; clk_divider:clk1k|slow_clk    ; clk_divider:clk1k|slow_clk ; MASTER_CLK  ; 0.000        ; 1.190      ; 1.767      ;
; 0.441 ; clk_divider:clk1k|clk_div[3]  ; clk_divider:clk1k|clk_div[4]  ; MASTER_CLK                 ; MASTER_CLK  ; 0.000        ; 0.037      ; 0.562      ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:clk5|slow_clk'                                                                             ;
+-------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.296 ; counter8[7] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; counter8[5] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; counter8[3] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; counter8[6] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; counter8[4] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.421      ;
; 0.305 ; counter8[1] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; counter8[2] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.427      ;
; 0.314 ; counter8[0] ; counter8[0] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.435      ;
; 0.446 ; counter8[5] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; counter8[3] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.568      ;
; 0.454 ; counter8[1] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.575      ;
; 0.457 ; counter8[6] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; counter8[4] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.579      ;
; 0.461 ; counter8[4] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; counter8[0] ; counter8[1] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; counter8[2] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; counter8[0] ; counter8[2] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; counter8[2] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.588      ;
; 0.509 ; counter8[5] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; counter8[3] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.631      ;
; 0.513 ; counter8[3] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.634      ;
; 0.517 ; counter8[1] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.638      ;
; 0.520 ; counter8[1] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.641      ;
; 0.524 ; counter8[4] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.645      ;
; 0.529 ; counter8[0] ; counter8[3] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; counter8[2] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; counter8[0] ; counter8[4] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; counter8[2] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.654      ;
; 0.576 ; counter8[3] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.697      ;
; 0.583 ; counter8[1] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.704      ;
; 0.586 ; counter8[1] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.707      ;
; 0.595 ; counter8[0] ; counter8[5] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; counter8[2] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.717      ;
; 0.598 ; counter8[0] ; counter8[6] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.719      ;
; 0.649 ; counter8[1] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.770      ;
; 0.661 ; counter8[0] ; counter8[7] ; clk_divider:clk5|slow_clk ; clk_divider:clk5|slow_clk ; 0.000        ; 0.037      ; 0.782      ;
+-------+-------------+-------------+---------------------------+---------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-------------------------------+----------+-------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack              ; -4.824   ; 0.165 ; N/A      ; N/A     ; -3.000              ;
;  MASTER_CLK                   ; -4.824   ; 0.214 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:clk1k|slow_clk   ; -0.017   ; 0.193 ; N/A      ; N/A     ; -1.487              ;
;  clk_divider:clk20|slow_clk   ; -0.343   ; 0.165 ; N/A      ; N/A     ; -1.487              ;
;  clk_divider:clk5|slow_clk    ; -1.370   ; 0.296 ; N/A      ; N/A     ; -1.487              ;
;  debouncer:deb_S1|dtrig:dt1|Q ; -0.339   ; 0.187 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS               ; -355.748 ; 0.0   ; 0.0      ; 0.0     ; -175.492            ;
;  MASTER_CLK                   ; -346.109 ; 0.000 ; N/A      ; N/A     ; -150.213            ;
;  clk_divider:clk1k|slow_clk   ; -0.020   ; 0.000 ; N/A      ; N/A     ; -4.461              ;
;  clk_divider:clk20|slow_clk   ; -0.343   ; 0.000 ; N/A      ; N/A     ; -2.974              ;
;  clk_divider:clk5|slow_clk    ; -8.567   ; 0.000 ; N/A      ; N/A     ; -11.896             ;
;  debouncer:deb_S1|dtrig:dt1|Q ; -0.709   ; 0.000 ; N/A      ; N/A     ; -5.948              ;
+-------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segs[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segs[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segs[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segs[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segs[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segs[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segs[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segs[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cats_r[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cats_r[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cats_l[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cats_l[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; MASTER_CLK              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; segs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cats_r[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cats_r[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cats_l[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cats_l[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; segs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cats_r[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cats_r[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cats_l[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cats_l[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cats_r[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cats_r[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cats_l[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cats_l[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_divider:clk1k|slow_clk   ; clk_divider:clk1k|slow_clk   ; 3        ; 0        ; 0        ; 0        ;
; clk_divider:clk5|slow_clk    ; clk_divider:clk5|slow_clk    ; 36       ; 0        ; 0        ; 0        ;
; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk   ; 1        ; 1        ; 0        ; 0        ;
; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 10       ; 0        ; 0        ; 0        ;
; clk_divider:clk1k|slow_clk   ; MASTER_CLK                   ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk5|slow_clk    ; MASTER_CLK                   ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk20|slow_clk   ; MASTER_CLK                   ; 1        ; 1        ; 0        ; 0        ;
; MASTER_CLK                   ; MASTER_CLK                   ; 4488     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_divider:clk1k|slow_clk   ; clk_divider:clk1k|slow_clk   ; 3        ; 0        ; 0        ; 0        ;
; clk_divider:clk5|slow_clk    ; clk_divider:clk5|slow_clk    ; 36       ; 0        ; 0        ; 0        ;
; debouncer:deb_S1|dtrig:dt1|Q ; clk_divider:clk20|slow_clk   ; 1        ; 1        ; 0        ; 0        ;
; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; 10       ; 0        ; 0        ; 0        ;
; clk_divider:clk1k|slow_clk   ; MASTER_CLK                   ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk5|slow_clk    ; MASTER_CLK                   ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk20|slow_clk   ; MASTER_CLK                   ; 1        ; 1        ; 0        ; 0        ;
; MASTER_CLK                   ; MASTER_CLK                   ; 4488     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 76    ; 76   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------+
; Clock Status Summary                                                             ;
+------------------------------+------------------------------+------+-------------+
; Target                       ; Clock                        ; Type ; Status      ;
+------------------------------+------------------------------+------+-------------+
; MASTER_CLK                   ; MASTER_CLK                   ; Base ; Constrained ;
; clk_divider:clk1k|slow_clk   ; clk_divider:clk1k|slow_clk   ; Base ; Constrained ;
; clk_divider:clk5|slow_clk    ; clk_divider:clk5|slow_clk    ; Base ; Constrained ;
; clk_divider:clk20|slow_clk   ; clk_divider:clk20|slow_clk   ; Base ; Constrained ;
; debouncer:deb_S1|dtrig:dt1|Q ; debouncer:deb_S1|dtrig:dt1|Q ; Base ; Constrained ;
+------------------------------+------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; S1         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cats_l[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cats_l[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; S1         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cats_l[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cats_l[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition
    Info: Processing started: Tue Nov 30 17:54:56 2021
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #2
Warning (20013): Ignored 7 assignments for entity "test.v" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name EDA_DESIGN_ENTRY_SYNTHESIS_TOOL "Blast FPGA" -entity test.v was ignored
    Warning (20014): Assignment for entity set_global_assignment -name EDA_INPUT_GND_NAME GND -entity test.v -section_id eda_design_synthesis was ignored
    Warning (20014): Assignment for entity set_global_assignment -name EDA_INPUT_VCC_NAME VDD -entity test.v -section_id eda_design_synthesis was ignored
    Warning (20014): Assignment for entity set_global_assignment -name EDA_INPUT_DATA_FORMAT VQM -entity test.v -section_id eda_design_synthesis was ignored
    Warning (20014): Assignment for entity set_global_assignment -name EDA_LMF_FILE blast.lmf -entity test.v -section_id eda_design_synthesis was ignored
    Warning (20014): Assignment for entity set_global_assignment -name EDA_SHOW_LMF_MAPPING_MESSAGES OFF -entity test.v -section_id eda_design_synthesis was ignored
    Warning (20014): Assignment for entity set_global_assignment -name EDA_RUN_TOOL_AUTOMATICALLY OFF -entity test.v -section_id eda_design_synthesis was ignored
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_divider:clk5|slow_clk clk_divider:clk5|slow_clk
    Info (332105): create_clock -period 1.000 -name MASTER_CLK MASTER_CLK
    Info (332105): create_clock -period 1.000 -name debouncer:deb_S1|dtrig:dt1|Q debouncer:deb_S1|dtrig:dt1|Q
    Info (332105): create_clock -period 1.000 -name clk_divider:clk20|slow_clk clk_divider:clk20|slow_clk
    Info (332105): create_clock -period 1.000 -name clk_divider:clk1k|slow_clk clk_divider:clk1k|slow_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.824
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.824            -346.109 MASTER_CLK 
    Info (332119):    -1.370              -8.567 clk_divider:clk5|slow_clk 
    Info (332119):    -0.343              -0.343 clk_divider:clk20|slow_clk 
    Info (332119):    -0.339              -0.709 debouncer:deb_S1|dtrig:dt1|Q 
    Info (332119):    -0.017              -0.020 clk_divider:clk1k|slow_clk 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 debouncer:deb_S1|dtrig:dt1|Q 
    Info (332119):     0.464               0.000 clk_divider:clk1k|slow_clk 
    Info (332119):     0.594               0.000 clk_divider:clk20|slow_clk 
    Info (332119):     0.716               0.000 MASTER_CLK 
    Info (332119):     0.743               0.000 clk_divider:clk5|slow_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -150.213 MASTER_CLK 
    Info (332119):    -1.487             -11.896 clk_divider:clk5|slow_clk 
    Info (332119):    -1.487              -5.948 debouncer:deb_S1|dtrig:dt1|Q 
    Info (332119):    -1.487              -4.461 clk_divider:clk1k|slow_clk 
    Info (332119):    -1.487              -2.974 clk_divider:clk20|slow_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.515
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.515            -320.649 MASTER_CLK 
    Info (332119):    -1.136              -6.934 clk_divider:clk5|slow_clk 
    Info (332119):    -0.232              -0.232 clk_divider:clk20|slow_clk 
    Info (332119):    -0.202              -0.404 debouncer:deb_S1|dtrig:dt1|Q 
    Info (332119):     0.079               0.000 clk_divider:clk1k|slow_clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 debouncer:deb_S1|dtrig:dt1|Q 
    Info (332119):     0.416               0.000 clk_divider:clk1k|slow_clk 
    Info (332119):     0.624               0.000 clk_divider:clk20|slow_clk 
    Info (332119):     0.665               0.000 MASTER_CLK 
    Info (332119):     0.692               0.000 clk_divider:clk5|slow_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -150.213 MASTER_CLK 
    Info (332119):    -1.487             -11.896 clk_divider:clk5|slow_clk 
    Info (332119):    -1.487              -5.948 debouncer:deb_S1|dtrig:dt1|Q 
    Info (332119):    -1.487              -4.461 clk_divider:clk1k|slow_clk 
    Info (332119):    -1.487              -2.974 clk_divider:clk20|slow_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.468
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.468             -85.700 MASTER_CLK 
    Info (332119):    -0.026              -0.048 clk_divider:clk5|slow_clk 
    Info (332119):     0.086               0.000 clk_divider:clk20|slow_clk 
    Info (332119):     0.413               0.000 debouncer:deb_S1|dtrig:dt1|Q 
    Info (332119):     0.556               0.000 clk_divider:clk1k|slow_clk 
Info (332146): Worst-case hold slack is 0.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.165               0.000 clk_divider:clk20|slow_clk 
    Info (332119):     0.187               0.000 debouncer:deb_S1|dtrig:dt1|Q 
    Info (332119):     0.193               0.000 clk_divider:clk1k|slow_clk 
    Info (332119):     0.214               0.000 MASTER_CLK 
    Info (332119):     0.296               0.000 clk_divider:clk5|slow_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -108.586 MASTER_CLK 
    Info (332119):    -1.000              -8.000 clk_divider:clk5|slow_clk 
    Info (332119):    -1.000              -4.000 debouncer:deb_S1|dtrig:dt1|Q 
    Info (332119):    -1.000              -3.000 clk_divider:clk1k|slow_clk 
    Info (332119):    -1.000              -2.000 clk_divider:clk20|slow_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 4753 megabytes
    Info: Processing ended: Tue Nov 30 17:55:02 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


