# 5° Experimento: Descrição Estrutural no Verilog

Este projeto faz parte do 5° experimento da disciplina de Laboratório de Circuitos Digitais. Ele utiliza a abordagem estrutural do Verilog para descrever um circuito lógico que controla o funcionamento de quatro máquinas de alta potência, implementado na FPGA Cyclone DE2-115.

## Objetivo

Desenvolver e implementar um circuito lógico em Verilog que permita o controle de quatro máquinas em uma indústria, respeitando uma ordem de prioridade, de modo que no máximo duas máquinas possam ser ligadas simultaneamente.

## Componentes

- **FPGA Cyclone DE2-115**

## Procedimento Prático

O circuito desenvolvido segue as seguintes etapas:

1. **Tabela Verdade**: Criada para descrever o comportamento esperado do circuito.
2. **Expressões Lógicas**: Desenvolvidas para as saídas de controle (**C1**, **C2**, **C3**, **C4**), baseadas na tabela verdade.
3. **Diagrama Lógico**: Desenhado para representar visualmente o circuito proposto.
4. **Descrição Estrutural em Verilog**: Implementação completa em Verilog, utilizando módulos para descrever o circuito.
5. **Simulação**: Simulado no **Questa Advanced Simulator** para verificar o comportamento esperado para todas as combinações de entradas.
6. **Implementação na FPGA**: O circuito foi sintetizado e programado na FPGA Cyclone DE2-115, utilizando o mapeamento de pinos definido no **Pin Planner**.

### Mapeamento de Pinos

| Entrada/Saída | Recurso da FPGA | Localização do Pino |
|---------------|-----------------|---------------------|
| M1            | SW0             | PIN_AB28            |
| M2            | SW1             | PIN_AC28            |
| M3            | SW2             | PIN_AC27            |
| M4            | SW3             | PIN_AD27            |
| C1            | LEDR0           | PIN_G19             |
| C2            | LEDR1           | PIN_F19             |
| C3            | LEDR2           | PIN_E19             |
| C4            | LEDR3           | PIN_F21             |

## Testbench

Um arquivo de testbench foi criado para simular e validar o comportamento do circuito em Verilog, cobrindo todas as combinações possíveis das entradas.

## Como Usar

### Requisitos

- **Intel Quartus Prime**
- **Questa Advanced Simulator**
- **Placa FPGA Cyclone DE2-115**

### Passos

1. **Simulação no Questa**:
   - Compile o código Verilog e execute o testbench para validar o circuito.
   
2. **Implementação na FPGA**:
   - Abra o projeto no Quartus, faça a síntese do circuito e utilize o **Pin Planner** para mapear os pinos conforme especificado.
   - Carregue o design na FPGA Cyclone DE2-115 e teste o funcionamento.

## Relatório de Atividades

- **Tabela Verdade** e **Expressões Lógicas**.
- **Diagrama do Circuito Lógico**.
- **Prints das Simulações** no Questa.
- **Projeto do Quartus**, incluindo o mapeamento de pinos e o arquivo de testbench.

## Conclusão

Este experimento explorou a descrição estrutural de circuitos digitais utilizando Verilog, desde o projeto até a simulação e implementação na FPGA. O circuito foi testado com sucesso, garantindo que apenas duas máquinas possam operar simultaneamente, respeitando a prioridade entre elas.
