// Seed: 3598422370
module module_0 #(
    parameter id_1 = 32'd26
);
  logic _id_1;
  wire [id_1 : 1] id_2;
endmodule
module module_1 #(
    parameter id_4 = 32'd40
) (
    input tri0  id_0,
    input uwire id_1,
    input wor   id_2
);
  wire  _id_4  ,  id_5  [  1  :  id_4  ]  ,  id_6  ,  id_7  ,  id_8  ,  id_9  ,  id_10  ,  id_11  ,  id_12  ,  id_13  ,  id_14  ,  id_15  ,  id_16  ,  id_17  ,  id_18  ,  id_19  ,  id_20  ,  id_21  ,  id_22  ,  id_23  ,  id_24  ,  id_25  ,  id_26  ,  id_27  ,  id_28  ,  id_29  ,  id_30  ,  id_31  ,  id_32  ,  id_33  ,  id_34  ,  id_35  ,  id_36  ,  id_37  ,  id_38  ,  id_39  ,  id_40  ;
  module_0 modCall_1 ();
endmodule
