超大積體電路之低功率及快速測試架構之探討 
“The Study of Low-Power And Rapid Testing Architectures of VLSI ” 
計畫編號：NSC 96-2221-E-032 -058 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：淡江大學電機工程系教授 
 
一、 中文摘要 
由於製程與封裝技術快速發展，使得單晶
片系統成為一個趨勢，它是將整個系統所能執
行的功能都由一矽晶片來實現，以至於要從外
部來測試系統有沒有發生錯誤和缺陷變的非
常困難了。所以大部份的設計者在設計晶片的
過程中就會將測試的電路也一併加入，也就是
所謂的可測試設計。內建自我測試是屬於可測
試設計的其中一種方法。BIST 的架構裡包含了
輸出回應訊號分析器，測試向量產生器，在此
我們所使用的是線性回溯移位暫存器，來當作
測試向量產生器。 
由於測試向量是由假性隨機測試向量產
生器所產生的，所以需要比較長的時間以及較
多的功率消耗，另外，亦無法得到較高的錯誤
涵蓋率，而且一些無效的測試向量也會使得測
試時間變長，因此為了縮短測試長度，亦即測
試時間降低以及測試期間的功率消耗，我們修
改了掃描鏈架構，使其可以依照測試需求而縮
短長度，另外我們也使用 ATPG 產生的關鍵測
試向量來做掃描電路架構的更改，進而改進整
理測試長度以及錯誤涵蓋率。 
在本計劃中，我們修改傳統 BIST 測試環
境，以及提出搭配的近似演算法。本計畫可以
降低測試應用時間以及測試功率的消耗。經過
我們提出的演算法後，我們會將測試向量分成
數個測試組合排程，然後將此結果對應至我們
提出的硬體架構。 
英文摘要 
Because of modern design and package 
technologies were developed fast, make the 
system-on-a-chip become a trend, it is the 
function that can carry out the whole system is 
realized by one chip. Therefore, external testing 
increasingly difficult and the built-in self-test 
(BIST) have emerged as a promising solution to 
the VLSI testing problem. BIST is a design for 
testability methodology aimed at detecting faulty 
components in a system by incorporating test 
logic on-chip. The main components of a BIST 
scheme are the test pattern generator (TPG), the 
response compactor, and the output response 
analyzer (ORA). The test generator applies a 
sequence of patterns to the circuit under test 
(CUT), the responses are compacted into a 
signature by the response compactor, and the 
signature is compared to a fault-free reference 
value. 
During built-in self-test (BIST), the set of 
patterns generated by a pseudo-random pattern 
generator may use longer test time and more 
power consumption, then it would not provide 
sufficiently high fault coverage and many 
patterns were undetected faults (useless patterns). 
In order to reduce the test time and power 
consumption in testing, we modify the scan 
chain architecture and use critical patterns from 
ATPG to improve test length and achieve high 
fault coverage. 
另一方面，超大型積體電路的基本原則包
含了半導體元件技術，電路設計和電子測試，
在達到應用階層之前，電路的測試是必需且迫
切的。若將超大型積體電路的領域擴展到系統
單晶片，則晶片上包含了：數位電路，記憶體
單元和混合信號子系統…等多種單功能晶片
模組。因為來自不同的設計者，所以每一種模
組或是 IP 的測試方法也不一定相同，對於使
用ATE由外部輸入測試向量的方式造成很大的
困難度，但是針對系統單晶片來說，相對於內
建式自我測試變成一個較佳的測試方案。 
但是對於內建式自我測試，它本身還是有
許多的缺點。由於 BIST 本身的特性，一定會
造成晶片額外的電路負擔、測試時間過長…等
問題，因此早期的 BIST 研究多著重於降低測
試時間的耗損，或是縮小額外的面積增加。但
是隨著 VLSI 製程技術的進步，整個電路設計
面積釋放，我們不難發現，在最近幾年來 IEEE
中，EI、SCI 和 SSCI 的幾個指標性期刊或是研
討會議中發表的研究報告，幾乎都著重於功率
消耗的問題。 
功率消耗相關的議題早在 1990 年出就已
經有許多學者在研究，但最近幾年來 VLSI 製
程 技 術 已 經 超 越 人 類 全 客 戶 設 計
(Full-Custom Design)的極限，取而代之的是
基本元件設計(Cell-Based Design)，這種設
計方式使用標準元件(Stand Cell)搭配 CAD 軟
體技術，大幅拉近製程技術與電路設計之間的
差距。而在 Testing 方面，因為早期使用 ATE
由外部輸入測試向量的成本比額外增加測試
電路的成本低，因此多採用外部測試，但是隨
著製程技術的進步，額外增加測試電路已經不
是很大的問題，但相對產生另一個很重要的問
題，那就是功率消耗的問題。 
根據許多的研究報告指出，當晶片位於測
試模式所花費的功率消耗會比一般使用模式
時高出很多，又因為電路圖的大小倍數增加，
更加重功率消耗，造成功率消耗的問題已經是
迫切需要解決。在功率消耗的問題中，主要是
峰值電壓(Peak Voltage)以及平均功率消耗
(Average Power consumimg)。平均功率消耗
會造成能源的浪費，峰值電壓過高，會使晶片
電壓超過本身的負荷值，而造成晶片本身的損
害。 
功率消耗簡單來說，就是當電路中發生 01 轉
換的時候。在 BIST 的測試方法中，很容易有
功率消耗的問題，因此有許多不同的研究都是
針對 BIST 所產生的測試向量進行更動，使其
01 轉換的時間點平緩[1]，或是降低 01 轉換的
次數。本計劃的研究方向將鎖定在降低 01 轉
換的次數。 
在前面我們提到在 BIST 中的測試向量產
生器，一般由使用 LFSR 產生假性隨機測試向
量，造成在一定的時間內，假性隨機測試向量
的錯誤涵蓋率可能無法提高，而無法達到較高
的錯誤涵蓋率，所以我們使用自動測試向量產
生軟體(Automatic Test Pattern Generation, 
ATPG)所產生出的測試向量，ATPG 軟體所產生
的測試向量的錯誤涵蓋率幾乎可以達到
100%。 
另一方面，為了有效降低功率消耗的問
題，我們將 ATPG 軟體產生的測試向量中的不
考慮值(don＇t care)保留，我們希望能夠藉
由我們的方法將這些不考慮值填入明確的
值，藉以有效的降低功率消耗的問題。 
在本次的計畫中，我們將提出一個有效的
硬體架構，在增加極少硬體成本的考量下，同
時可以解決測試時間以及功率消耗的問題，並
依照這個硬體架構，提出一個搭配的近似演算
法，去實現這個硬體架構。如果可以有效降低
測試時間，並且減少功率消耗，對於 VLSI 在
進入 SOC 時代的測試工程，將有更進一步的幫
助。 
在電路中加入內建式自我測試的功能，除
了可以減少許多外部測試成本，電路測試的彈
