TimeQuest Timing Analyzer report for m_cla_clk
Mon Sep 26 20:23:44 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'clock'
 14. Slow Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clock'
 25. Fast Model Hold: 'clock'
 26. Fast Model Minimum Pulse Width: 'clock'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; m_cla_clk                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; m_cla_clk.out.sdc ; OK     ; Mon Sep 26 20:23:44 2016 ;
+-------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 7.000  ; 142.86 MHz ; 0.000 ; 3.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.58 MHz ; 151.58 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.403 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.531 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 2.500 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                               ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; reg_b[5]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 6.632      ;
; 0.487 ; reg_a[0]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.001      ; 6.550      ;
; 0.541 ; reg_b[1]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.001      ; 6.496      ;
; 0.616 ; reg_b[7]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 6.419      ;
; 0.623 ; reg_b[3]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.001      ; 6.414      ;
; 0.628 ; reg_a[1]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.001      ; 6.409      ;
; 0.636 ; reg_b[4]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 6.399      ;
; 0.645 ; reg_b[0]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.001      ; 6.392      ;
; 0.653 ; reg_a[3]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.001      ; 6.384      ;
; 0.657 ; reg_a[7]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 6.378      ;
; 0.785 ; reg_b[5]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 6.253      ;
; 0.786 ; reg_b[5]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 6.252      ;
; 0.788 ; reg_b[2]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.001      ; 6.249      ;
; 0.794 ; reg_a[6]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 6.241      ;
; 0.869 ; reg_a[0]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.171      ;
; 0.870 ; reg_a[0]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.170      ;
; 0.898 ; reg_b[6]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 6.137      ;
; 0.898 ; reg_a[5]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 6.137      ;
; 0.906 ; reg_b[5]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.000      ; 6.130      ;
; 0.908 ; reg_b[5]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.000      ; 6.128      ;
; 0.923 ; reg_b[1]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.117      ;
; 0.924 ; reg_b[1]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.116      ;
; 0.927 ; reg_a[2]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.001      ; 6.110      ;
; 0.990 ; reg_a[0]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.002      ; 6.048      ;
; 0.992 ; reg_a[0]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.002      ; 6.046      ;
; 0.998 ; reg_b[7]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 6.040      ;
; 0.999 ; reg_b[7]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 6.039      ;
; 1.005 ; reg_b[3]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.035      ;
; 1.006 ; reg_b[3]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.034      ;
; 1.010 ; reg_a[1]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.030      ;
; 1.011 ; reg_a[1]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.029      ;
; 1.018 ; reg_b[4]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 6.020      ;
; 1.019 ; reg_b[4]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 6.019      ;
; 1.027 ; reg_b[0]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.013      ;
; 1.028 ; reg_b[0]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.012      ;
; 1.035 ; reg_a[3]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.005      ;
; 1.036 ; reg_a[3]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.004      ; 6.004      ;
; 1.039 ; reg_a[7]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.999      ;
; 1.040 ; reg_a[7]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.998      ;
; 1.044 ; reg_b[1]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.994      ;
; 1.046 ; reg_b[1]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.992      ;
; 1.048 ; reg_a[4]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 5.987      ;
; 1.068 ; reg_b[9]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.006     ; 5.962      ;
; 1.081 ; reg_a[11] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.006     ; 5.949      ;
; 1.106 ; reg_a[9]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.006     ; 5.924      ;
; 1.115 ; reg_a[10] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.006     ; 5.915      ;
; 1.119 ; reg_b[7]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.000      ; 5.917      ;
; 1.121 ; reg_b[5]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.917      ;
; 1.121 ; reg_b[7]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.000      ; 5.915      ;
; 1.126 ; reg_b[5]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.912      ;
; 1.126 ; reg_b[3]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.912      ;
; 1.128 ; reg_b[3]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.910      ;
; 1.131 ; reg_a[1]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.907      ;
; 1.133 ; reg_a[1]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.905      ;
; 1.136 ; reg_a[8]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.006     ; 5.894      ;
; 1.139 ; reg_b[4]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.000      ; 5.897      ;
; 1.141 ; reg_b[4]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.000      ; 5.895      ;
; 1.148 ; reg_b[0]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.890      ;
; 1.150 ; reg_b[0]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.888      ;
; 1.156 ; reg_a[3]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.882      ;
; 1.158 ; reg_a[3]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.880      ;
; 1.160 ; reg_a[7]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.000      ; 5.876      ;
; 1.162 ; reg_a[7]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.000      ; 5.874      ;
; 1.170 ; reg_b[2]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.870      ;
; 1.171 ; reg_b[2]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.869      ;
; 1.176 ; reg_a[6]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.862      ;
; 1.177 ; reg_a[6]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.861      ;
; 1.179 ; reg_b[11] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.006     ; 5.851      ;
; 1.201 ; reg_b[10] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.006     ; 5.829      ;
; 1.205 ; reg_a[0]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.835      ;
; 1.210 ; reg_a[0]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.830      ;
; 1.238 ; reg_b[8]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.006     ; 5.792      ;
; 1.259 ; reg_b[1]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.781      ;
; 1.264 ; reg_b[1]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.776      ;
; 1.280 ; reg_b[6]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.758      ;
; 1.280 ; reg_a[5]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.758      ;
; 1.281 ; reg_b[6]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.757      ;
; 1.281 ; reg_a[5]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.757      ;
; 1.291 ; reg_b[2]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.747      ;
; 1.293 ; reg_b[2]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.745      ;
; 1.297 ; reg_a[6]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.000      ; 5.739      ;
; 1.299 ; reg_a[6]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.000      ; 5.737      ;
; 1.309 ; reg_a[2]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.731      ;
; 1.310 ; reg_a[2]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.730      ;
; 1.316 ; reg_b[12] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 5.716      ;
; 1.329 ; reg_b[5]  ; reg_s_cla[29] ; clock        ; clock       ; 7.000        ; -0.001     ; 5.706      ;
; 1.334 ; reg_b[7]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.704      ;
; 1.339 ; reg_b[7]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.699      ;
; 1.341 ; reg_b[3]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.699      ;
; 1.346 ; reg_b[3]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.694      ;
; 1.346 ; reg_a[1]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.694      ;
; 1.351 ; reg_a[1]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.689      ;
; 1.354 ; reg_b[4]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.684      ;
; 1.357 ; reg_a[14] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 5.675      ;
; 1.359 ; reg_b[4]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.679      ;
; 1.363 ; reg_b[0]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.677      ;
; 1.368 ; reg_b[0]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.672      ;
; 1.371 ; reg_a[3]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.669      ;
; 1.375 ; reg_a[7]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.002      ; 5.663      ;
; 1.376 ; reg_a[3]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.004      ; 5.664      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.531 ; reg_ci    ; reg_s_cla[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; reg_a[14] ; reg_s_cla[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.799      ;
; 0.535 ; reg_a[14] ; reg_s_cla[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; reg_b[1]  ; reg_s_cla[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; reg_a[10] ; reg_s_cla[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; reg_a[26] ; reg_s_cla[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; reg_a[10] ; reg_s_cla[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.804      ;
; 0.540 ; reg_a[26] ; reg_s_cla[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.806      ;
; 0.548 ; reg_a[2]  ; reg_s_cla[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.814      ;
; 0.548 ; reg_a[2]  ; reg_s_cla[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.814      ;
; 0.548 ; reg_a[8]  ; reg_s_cla[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.814      ;
; 0.550 ; reg_a[24] ; reg_s_cla[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.816      ;
; 0.560 ; reg_a[21] ; reg_s_cla[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.826      ;
; 0.661 ; reg_b[22] ; reg_s_cla[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.927      ;
; 0.667 ; reg_b[22] ; reg_s_cla[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.670 ; reg_a[30] ; reg_s_cla[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.936      ;
; 0.673 ; reg_a[30] ; reg_s_cla[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.939      ;
; 0.675 ; reg_a[12] ; reg_s_cla[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.941      ;
; 0.678 ; reg_a[25] ; reg_s_cla[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.944      ;
; 0.682 ; reg_b[9]  ; reg_s_cla[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.948      ;
; 0.683 ; reg_a[0]  ; reg_s_cla[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.684 ; reg_b[18] ; reg_s_cla[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.950      ;
; 0.688 ; reg_b[16] ; reg_s_cla[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.690 ; reg_b[18] ; reg_s_cla[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.956      ;
; 0.690 ; reg_b[2]  ; reg_s_cla[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.956      ;
; 0.719 ; reg_b[29] ; reg_s_cla[29] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.984      ;
; 0.786 ; reg_b[12] ; reg_s_cla[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.798 ; reg_b[29] ; reg_s_cla[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.800 ; reg_b[29] ; reg_s_cla[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.814 ; reg_b[24] ; reg_s_cla[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; reg_b[28] ; reg_s_cla[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.081      ;
; 0.818 ; reg_b[10] ; reg_s_cla[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.084      ;
; 0.818 ; reg_b[10] ; reg_s_cla[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.084      ;
; 0.818 ; reg_a[16] ; reg_s_cla[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.084      ;
; 0.819 ; reg_b[0]  ; reg_s_cla[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.085      ;
; 0.819 ; reg_a[9]  ; reg_s_cla[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.085      ;
; 0.823 ; reg_a[13] ; reg_s_cla[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.089      ;
; 0.824 ; reg_b[14] ; reg_s_cla[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.826 ; reg_b[17] ; reg_s_cla[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; reg_b[14] ; reg_s_cla[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; reg_a[18] ; reg_s_cla[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.094      ;
; 0.831 ; reg_a[18] ; reg_s_cla[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.097      ;
; 0.838 ; reg_b[21] ; reg_s_cla[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; reg_a[22] ; reg_s_cla[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.107      ;
; 0.844 ; reg_b[6]  ; reg_s_cla[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.111      ;
; 0.845 ; reg_b[5]  ; reg_s_cla[5]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.112      ;
; 0.846 ; reg_b[6]  ; reg_s_cla[7]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.113      ;
; 0.846 ; reg_a[20] ; reg_s_cla[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; reg_b[4]  ; reg_s_cla[4]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.114      ;
; 0.848 ; reg_b[8]  ; reg_s_cla[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.114      ;
; 0.850 ; reg_a[1]  ; reg_s_cla[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.116      ;
; 0.852 ; reg_a[17] ; reg_s_cla[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; reg_b[20] ; reg_s_cla[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.118      ;
; 0.854 ; reg_b[13] ; reg_s_cla[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.867 ; reg_b[2]  ; reg_s_cla[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.133      ;
; 0.927 ; reg_b[30] ; reg_co_cla    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.193      ;
; 0.957 ; reg_a[21] ; reg_s_cla[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.223      ;
; 0.960 ; reg_a[24] ; reg_s_cla[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.226      ;
; 0.962 ; reg_a[21] ; reg_s_cla[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.228      ;
; 0.973 ; reg_b[25] ; reg_s_cla[25] ; clock        ; clock       ; 0.000        ; -0.003     ; 1.236      ;
; 0.975 ; reg_a[22] ; reg_s_cla[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.241      ;
; 0.982 ; reg_b[30] ; reg_s_cla[30] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.249      ;
; 0.983 ; reg_b[30] ; reg_s_cla[31] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.250      ;
; 1.006 ; reg_a[29] ; reg_s_cla[29] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.271      ;
; 1.023 ; reg_a[6]  ; reg_s_cla[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.290      ;
; 1.023 ; reg_a[6]  ; reg_s_cla[7]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.290      ;
; 1.033 ; reg_a[5]  ; reg_s_cla[5]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.300      ;
; 1.038 ; reg_b[12] ; reg_s_cla[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.304      ;
; 1.040 ; reg_b[26] ; reg_s_cla[26] ; clock        ; clock       ; 0.000        ; -0.003     ; 1.303      ;
; 1.044 ; reg_b[26] ; reg_s_cla[27] ; clock        ; clock       ; 0.000        ; -0.003     ; 1.307      ;
; 1.063 ; reg_a[23] ; reg_s_cla[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.329      ;
; 1.094 ; reg_b[16] ; reg_s_cla[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.360      ;
; 1.191 ; reg_b[31] ; reg_co_cla    ; clock        ; clock       ; 0.000        ; -0.007     ; 1.450      ;
; 1.204 ; reg_a[8]  ; reg_s_cla[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.470      ;
; 1.213 ; reg_a[12] ; reg_s_cla[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.479      ;
; 1.224 ; reg_b[24] ; reg_s_cla[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.233 ; reg_a[4]  ; reg_s_cla[4]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.500      ;
; 1.233 ; reg_a[16] ; reg_s_cla[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.499      ;
; 1.234 ; reg_b[21] ; reg_s_cla[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.500      ;
; 1.237 ; reg_a[19] ; reg_s_cla[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.503      ;
; 1.239 ; reg_b[17] ; reg_s_cla[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; reg_b[21] ; reg_s_cla[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.505      ;
; 1.241 ; reg_b[5]  ; reg_s_cla[7]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.508      ;
; 1.242 ; reg_b[5]  ; reg_s_cla[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.509      ;
; 1.244 ; reg_b[17] ; reg_s_cla[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.510      ;
; 1.252 ; reg_a[7]  ; reg_s_cla[7]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.519      ;
; 1.253 ; reg_b[0]  ; reg_s_cla[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.519      ;
; 1.258 ; reg_a[27] ; reg_s_cla[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.524      ;
; 1.261 ; reg_a[31] ; reg_co_cla    ; clock        ; clock       ; 0.000        ; -0.001     ; 1.526      ;
; 1.267 ; reg_a[17] ; reg_s_cla[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.272 ; reg_a[17] ; reg_s_cla[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.538      ;
; 1.319 ; reg_b[12] ; reg_s_cla[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.585      ;
; 1.320 ; reg_b[12] ; reg_s_cla[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.345 ; reg_b[28] ; reg_s_cla[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.611      ;
; 1.348 ; reg_a[28] ; reg_s_cla[28] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.613      ;
; 1.351 ; reg_a[25] ; reg_s_cla[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.617      ;
; 1.351 ; reg_a[13] ; reg_s_cla[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.617      ;
; 1.352 ; reg_a[25] ; reg_s_cla[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.618      ;
; 1.352 ; reg_a[13] ; reg_s_cla[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.618      ;
; 1.367 ; reg_a[9]  ; reg_s_cla[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.633      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                   ;
+-------+--------------+----------------+------------------+-------+------------+-----------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target    ;
+-------+--------------+----------------+------------------+-------+------------+-----------+
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[0]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[0]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[10] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[10] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[11] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[11] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[12] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[12] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[13] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[13] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[14] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[14] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[15] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[15] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[16] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[16] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[17] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[17] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[18] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[18] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[19] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[19] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[1]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[1]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[20] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[20] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[21] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[21] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[22] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[22] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[23] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[23] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[24] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[24] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[25] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[25] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[26] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[26] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[27] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[27] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[28] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[28] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[29] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[29] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[2]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[2]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[30] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[30] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[31] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[31] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[3]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[3]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[4]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[4]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[5]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[5]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[6]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[6]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[7]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[7]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[8]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[8]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[9]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[9]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[0]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[0]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[10] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[10] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[11] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[11] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[12] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[12] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[13] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[13] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[14] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[14] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[15] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[15] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[16] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[16] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[17] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[17] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[18] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[18] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[19] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[19] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[1]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[1]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[20] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[20] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[21] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[21] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[22] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[22] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[23] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[23] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[24] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[24] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[25] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[25] ;
+-------+--------------+----------------+------------------+-------+------------+-----------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clock      ; 4.396 ; 4.396 ; Rise       ; clock           ;
;  a[0]     ; clock      ; 3.808 ; 3.808 ; Rise       ; clock           ;
;  a[1]     ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  a[2]     ; clock      ; 2.976 ; 2.976 ; Rise       ; clock           ;
;  a[3]     ; clock      ; 3.114 ; 3.114 ; Rise       ; clock           ;
;  a[4]     ; clock      ; 3.363 ; 3.363 ; Rise       ; clock           ;
;  a[5]     ; clock      ; 4.212 ; 4.212 ; Rise       ; clock           ;
;  a[6]     ; clock      ; 2.925 ; 2.925 ; Rise       ; clock           ;
;  a[7]     ; clock      ; 3.094 ; 3.094 ; Rise       ; clock           ;
;  a[8]     ; clock      ; 3.550 ; 3.550 ; Rise       ; clock           ;
;  a[9]     ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
;  a[10]    ; clock      ; 3.952 ; 3.952 ; Rise       ; clock           ;
;  a[11]    ; clock      ; 4.396 ; 4.396 ; Rise       ; clock           ;
;  a[12]    ; clock      ; 4.259 ; 4.259 ; Rise       ; clock           ;
;  a[13]    ; clock      ; 3.920 ; 3.920 ; Rise       ; clock           ;
;  a[14]    ; clock      ; 3.187 ; 3.187 ; Rise       ; clock           ;
;  a[15]    ; clock      ; 4.111 ; 4.111 ; Rise       ; clock           ;
;  a[16]    ; clock      ; 4.091 ; 4.091 ; Rise       ; clock           ;
;  a[17]    ; clock      ; 4.300 ; 4.300 ; Rise       ; clock           ;
;  a[18]    ; clock      ; 3.945 ; 3.945 ; Rise       ; clock           ;
;  a[19]    ; clock      ; 3.835 ; 3.835 ; Rise       ; clock           ;
;  a[20]    ; clock      ; 3.058 ; 3.058 ; Rise       ; clock           ;
;  a[21]    ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  a[22]    ; clock      ; 3.443 ; 3.443 ; Rise       ; clock           ;
;  a[23]    ; clock      ; 3.581 ; 3.581 ; Rise       ; clock           ;
;  a[24]    ; clock      ; 4.164 ; 4.164 ; Rise       ; clock           ;
;  a[25]    ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
;  a[26]    ; clock      ; 2.936 ; 2.936 ; Rise       ; clock           ;
;  a[27]    ; clock      ; 3.644 ; 3.644 ; Rise       ; clock           ;
;  a[28]    ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  a[29]    ; clock      ; 3.983 ; 3.983 ; Rise       ; clock           ;
;  a[30]    ; clock      ; 4.124 ; 4.124 ; Rise       ; clock           ;
;  a[31]    ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
; b[*]      ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  b[0]     ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  b[1]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  b[2]     ; clock      ; 3.851 ; 3.851 ; Rise       ; clock           ;
;  b[3]     ; clock      ; 3.181 ; 3.181 ; Rise       ; clock           ;
;  b[4]     ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  b[5]     ; clock      ; 3.220 ; 3.220 ; Rise       ; clock           ;
;  b[6]     ; clock      ; 2.966 ; 2.966 ; Rise       ; clock           ;
;  b[7]     ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  b[8]     ; clock      ; 4.347 ; 4.347 ; Rise       ; clock           ;
;  b[9]     ; clock      ; 3.715 ; 3.715 ; Rise       ; clock           ;
;  b[10]    ; clock      ; 3.364 ; 3.364 ; Rise       ; clock           ;
;  b[11]    ; clock      ; 4.051 ; 4.051 ; Rise       ; clock           ;
;  b[12]    ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
;  b[13]    ; clock      ; 3.170 ; 3.170 ; Rise       ; clock           ;
;  b[14]    ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  b[15]    ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  b[16]    ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  b[17]    ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  b[18]    ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  b[19]    ; clock      ; 4.141 ; 4.141 ; Rise       ; clock           ;
;  b[20]    ; clock      ; 3.653 ; 3.653 ; Rise       ; clock           ;
;  b[21]    ; clock      ; 3.715 ; 3.715 ; Rise       ; clock           ;
;  b[22]    ; clock      ; 4.148 ; 4.148 ; Rise       ; clock           ;
;  b[23]    ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  b[24]    ; clock      ; 4.096 ; 4.096 ; Rise       ; clock           ;
;  b[25]    ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  b[26]    ; clock      ; 3.695 ; 3.695 ; Rise       ; clock           ;
;  b[27]    ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  b[28]    ; clock      ; 3.601 ; 3.601 ; Rise       ; clock           ;
;  b[29]    ; clock      ; 4.114 ; 4.114 ; Rise       ; clock           ;
;  b[30]    ; clock      ; 3.383 ; 3.383 ; Rise       ; clock           ;
;  b[31]    ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
; ci        ; clock      ; 3.865 ; 3.865 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clock      ; -2.695 ; -2.695 ; Rise       ; clock           ;
;  a[0]     ; clock      ; -3.578 ; -3.578 ; Rise       ; clock           ;
;  a[1]     ; clock      ; -3.668 ; -3.668 ; Rise       ; clock           ;
;  a[2]     ; clock      ; -2.746 ; -2.746 ; Rise       ; clock           ;
;  a[3]     ; clock      ; -2.884 ; -2.884 ; Rise       ; clock           ;
;  a[4]     ; clock      ; -3.133 ; -3.133 ; Rise       ; clock           ;
;  a[5]     ; clock      ; -3.982 ; -3.982 ; Rise       ; clock           ;
;  a[6]     ; clock      ; -2.695 ; -2.695 ; Rise       ; clock           ;
;  a[7]     ; clock      ; -2.864 ; -2.864 ; Rise       ; clock           ;
;  a[8]     ; clock      ; -3.320 ; -3.320 ; Rise       ; clock           ;
;  a[9]     ; clock      ; -3.610 ; -3.610 ; Rise       ; clock           ;
;  a[10]    ; clock      ; -3.722 ; -3.722 ; Rise       ; clock           ;
;  a[11]    ; clock      ; -4.166 ; -4.166 ; Rise       ; clock           ;
;  a[12]    ; clock      ; -4.029 ; -4.029 ; Rise       ; clock           ;
;  a[13]    ; clock      ; -3.690 ; -3.690 ; Rise       ; clock           ;
;  a[14]    ; clock      ; -2.957 ; -2.957 ; Rise       ; clock           ;
;  a[15]    ; clock      ; -3.881 ; -3.881 ; Rise       ; clock           ;
;  a[16]    ; clock      ; -3.861 ; -3.861 ; Rise       ; clock           ;
;  a[17]    ; clock      ; -4.070 ; -4.070 ; Rise       ; clock           ;
;  a[18]    ; clock      ; -3.715 ; -3.715 ; Rise       ; clock           ;
;  a[19]    ; clock      ; -3.605 ; -3.605 ; Rise       ; clock           ;
;  a[20]    ; clock      ; -2.828 ; -2.828 ; Rise       ; clock           ;
;  a[21]    ; clock      ; -3.528 ; -3.528 ; Rise       ; clock           ;
;  a[22]    ; clock      ; -3.213 ; -3.213 ; Rise       ; clock           ;
;  a[23]    ; clock      ; -3.351 ; -3.351 ; Rise       ; clock           ;
;  a[24]    ; clock      ; -3.934 ; -3.934 ; Rise       ; clock           ;
;  a[25]    ; clock      ; -3.421 ; -3.421 ; Rise       ; clock           ;
;  a[26]    ; clock      ; -2.706 ; -2.706 ; Rise       ; clock           ;
;  a[27]    ; clock      ; -3.414 ; -3.414 ; Rise       ; clock           ;
;  a[28]    ; clock      ; -4.051 ; -4.051 ; Rise       ; clock           ;
;  a[29]    ; clock      ; -3.753 ; -3.753 ; Rise       ; clock           ;
;  a[30]    ; clock      ; -3.894 ; -3.894 ; Rise       ; clock           ;
;  a[31]    ; clock      ; -4.088 ; -4.088 ; Rise       ; clock           ;
; b[*]      ; clock      ; -2.736 ; -2.736 ; Rise       ; clock           ;
;  b[0]     ; clock      ; -3.858 ; -3.858 ; Rise       ; clock           ;
;  b[1]     ; clock      ; -3.462 ; -3.462 ; Rise       ; clock           ;
;  b[2]     ; clock      ; -3.621 ; -3.621 ; Rise       ; clock           ;
;  b[3]     ; clock      ; -2.951 ; -2.951 ; Rise       ; clock           ;
;  b[4]     ; clock      ; -3.845 ; -3.845 ; Rise       ; clock           ;
;  b[5]     ; clock      ; -2.990 ; -2.990 ; Rise       ; clock           ;
;  b[6]     ; clock      ; -2.736 ; -2.736 ; Rise       ; clock           ;
;  b[7]     ; clock      ; -4.127 ; -4.127 ; Rise       ; clock           ;
;  b[8]     ; clock      ; -4.117 ; -4.117 ; Rise       ; clock           ;
;  b[9]     ; clock      ; -3.485 ; -3.485 ; Rise       ; clock           ;
;  b[10]    ; clock      ; -3.134 ; -3.134 ; Rise       ; clock           ;
;  b[11]    ; clock      ; -3.821 ; -3.821 ; Rise       ; clock           ;
;  b[12]    ; clock      ; -3.888 ; -3.888 ; Rise       ; clock           ;
;  b[13]    ; clock      ; -2.940 ; -2.940 ; Rise       ; clock           ;
;  b[14]    ; clock      ; -3.566 ; -3.566 ; Rise       ; clock           ;
;  b[15]    ; clock      ; -3.656 ; -3.656 ; Rise       ; clock           ;
;  b[16]    ; clock      ; -3.335 ; -3.335 ; Rise       ; clock           ;
;  b[17]    ; clock      ; -3.593 ; -3.593 ; Rise       ; clock           ;
;  b[18]    ; clock      ; -3.711 ; -3.711 ; Rise       ; clock           ;
;  b[19]    ; clock      ; -3.911 ; -3.911 ; Rise       ; clock           ;
;  b[20]    ; clock      ; -3.423 ; -3.423 ; Rise       ; clock           ;
;  b[21]    ; clock      ; -3.485 ; -3.485 ; Rise       ; clock           ;
;  b[22]    ; clock      ; -3.918 ; -3.918 ; Rise       ; clock           ;
;  b[23]    ; clock      ; -3.538 ; -3.538 ; Rise       ; clock           ;
;  b[24]    ; clock      ; -3.866 ; -3.866 ; Rise       ; clock           ;
;  b[25]    ; clock      ; -3.576 ; -3.576 ; Rise       ; clock           ;
;  b[26]    ; clock      ; -3.465 ; -3.465 ; Rise       ; clock           ;
;  b[27]    ; clock      ; -3.732 ; -3.732 ; Rise       ; clock           ;
;  b[28]    ; clock      ; -3.371 ; -3.371 ; Rise       ; clock           ;
;  b[29]    ; clock      ; -3.884 ; -3.884 ; Rise       ; clock           ;
;  b[30]    ; clock      ; -3.153 ; -3.153 ; Rise       ; clock           ;
;  b[31]    ; clock      ; -3.619 ; -3.619 ; Rise       ; clock           ;
; ci        ; clock      ; -3.635 ; -3.635 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_cla     ; clock      ; 8.265 ; 8.265 ; Rise       ; clock           ;
; s_cla[*]   ; clock      ; 8.508 ; 8.508 ; Rise       ; clock           ;
;  s_cla[0]  ; clock      ; 6.871 ; 6.871 ; Rise       ; clock           ;
;  s_cla[1]  ; clock      ; 7.098 ; 7.098 ; Rise       ; clock           ;
;  s_cla[2]  ; clock      ; 7.093 ; 7.093 ; Rise       ; clock           ;
;  s_cla[3]  ; clock      ; 6.872 ; 6.872 ; Rise       ; clock           ;
;  s_cla[4]  ; clock      ; 8.253 ; 8.253 ; Rise       ; clock           ;
;  s_cla[5]  ; clock      ; 8.090 ; 8.090 ; Rise       ; clock           ;
;  s_cla[6]  ; clock      ; 6.605 ; 6.605 ; Rise       ; clock           ;
;  s_cla[7]  ; clock      ; 8.282 ; 8.282 ; Rise       ; clock           ;
;  s_cla[8]  ; clock      ; 7.585 ; 7.585 ; Rise       ; clock           ;
;  s_cla[9]  ; clock      ; 8.362 ; 8.362 ; Rise       ; clock           ;
;  s_cla[10] ; clock      ; 7.617 ; 7.617 ; Rise       ; clock           ;
;  s_cla[11] ; clock      ; 7.095 ; 7.095 ; Rise       ; clock           ;
;  s_cla[12] ; clock      ; 7.061 ; 7.061 ; Rise       ; clock           ;
;  s_cla[13] ; clock      ; 8.221 ; 8.221 ; Rise       ; clock           ;
;  s_cla[14] ; clock      ; 7.969 ; 7.969 ; Rise       ; clock           ;
;  s_cla[15] ; clock      ; 7.046 ; 7.046 ; Rise       ; clock           ;
;  s_cla[16] ; clock      ; 7.270 ; 7.270 ; Rise       ; clock           ;
;  s_cla[17] ; clock      ; 7.546 ; 7.546 ; Rise       ; clock           ;
;  s_cla[18] ; clock      ; 7.282 ; 7.282 ; Rise       ; clock           ;
;  s_cla[19] ; clock      ; 8.196 ; 8.196 ; Rise       ; clock           ;
;  s_cla[20] ; clock      ; 7.552 ; 7.552 ; Rise       ; clock           ;
;  s_cla[21] ; clock      ; 7.521 ; 7.521 ; Rise       ; clock           ;
;  s_cla[22] ; clock      ; 7.540 ; 7.540 ; Rise       ; clock           ;
;  s_cla[23] ; clock      ; 7.418 ; 7.418 ; Rise       ; clock           ;
;  s_cla[24] ; clock      ; 8.508 ; 8.508 ; Rise       ; clock           ;
;  s_cla[25] ; clock      ; 8.263 ; 8.263 ; Rise       ; clock           ;
;  s_cla[26] ; clock      ; 6.598 ; 6.598 ; Rise       ; clock           ;
;  s_cla[27] ; clock      ; 7.286 ; 7.286 ; Rise       ; clock           ;
;  s_cla[28] ; clock      ; 7.087 ; 7.087 ; Rise       ; clock           ;
;  s_cla[29] ; clock      ; 7.404 ; 7.404 ; Rise       ; clock           ;
;  s_cla[30] ; clock      ; 8.262 ; 8.262 ; Rise       ; clock           ;
;  s_cla[31] ; clock      ; 6.880 ; 6.880 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_cla     ; clock      ; 8.265 ; 8.265 ; Rise       ; clock           ;
; s_cla[*]   ; clock      ; 6.598 ; 6.598 ; Rise       ; clock           ;
;  s_cla[0]  ; clock      ; 6.871 ; 6.871 ; Rise       ; clock           ;
;  s_cla[1]  ; clock      ; 7.098 ; 7.098 ; Rise       ; clock           ;
;  s_cla[2]  ; clock      ; 7.093 ; 7.093 ; Rise       ; clock           ;
;  s_cla[3]  ; clock      ; 6.872 ; 6.872 ; Rise       ; clock           ;
;  s_cla[4]  ; clock      ; 8.253 ; 8.253 ; Rise       ; clock           ;
;  s_cla[5]  ; clock      ; 8.090 ; 8.090 ; Rise       ; clock           ;
;  s_cla[6]  ; clock      ; 6.605 ; 6.605 ; Rise       ; clock           ;
;  s_cla[7]  ; clock      ; 8.282 ; 8.282 ; Rise       ; clock           ;
;  s_cla[8]  ; clock      ; 7.585 ; 7.585 ; Rise       ; clock           ;
;  s_cla[9]  ; clock      ; 8.362 ; 8.362 ; Rise       ; clock           ;
;  s_cla[10] ; clock      ; 7.617 ; 7.617 ; Rise       ; clock           ;
;  s_cla[11] ; clock      ; 7.095 ; 7.095 ; Rise       ; clock           ;
;  s_cla[12] ; clock      ; 7.061 ; 7.061 ; Rise       ; clock           ;
;  s_cla[13] ; clock      ; 8.221 ; 8.221 ; Rise       ; clock           ;
;  s_cla[14] ; clock      ; 7.969 ; 7.969 ; Rise       ; clock           ;
;  s_cla[15] ; clock      ; 7.046 ; 7.046 ; Rise       ; clock           ;
;  s_cla[16] ; clock      ; 7.270 ; 7.270 ; Rise       ; clock           ;
;  s_cla[17] ; clock      ; 7.546 ; 7.546 ; Rise       ; clock           ;
;  s_cla[18] ; clock      ; 7.282 ; 7.282 ; Rise       ; clock           ;
;  s_cla[19] ; clock      ; 8.196 ; 8.196 ; Rise       ; clock           ;
;  s_cla[20] ; clock      ; 7.552 ; 7.552 ; Rise       ; clock           ;
;  s_cla[21] ; clock      ; 7.521 ; 7.521 ; Rise       ; clock           ;
;  s_cla[22] ; clock      ; 7.540 ; 7.540 ; Rise       ; clock           ;
;  s_cla[23] ; clock      ; 7.418 ; 7.418 ; Rise       ; clock           ;
;  s_cla[24] ; clock      ; 8.508 ; 8.508 ; Rise       ; clock           ;
;  s_cla[25] ; clock      ; 8.263 ; 8.263 ; Rise       ; clock           ;
;  s_cla[26] ; clock      ; 6.598 ; 6.598 ; Rise       ; clock           ;
;  s_cla[27] ; clock      ; 7.286 ; 7.286 ; Rise       ; clock           ;
;  s_cla[28] ; clock      ; 7.087 ; 7.087 ; Rise       ; clock           ;
;  s_cla[29] ; clock      ; 7.404 ; 7.404 ; Rise       ; clock           ;
;  s_cla[30] ; clock      ; 8.262 ; 8.262 ; Rise       ; clock           ;
;  s_cla[31] ; clock      ; 6.880 ; 6.880 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 4.171 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.245 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 2.500 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                               ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 4.171 ; reg_b[5]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 2.860      ;
; 4.209 ; reg_a[0]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.000      ; 2.823      ;
; 4.236 ; reg_b[1]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.000      ; 2.796      ;
; 4.260 ; reg_b[7]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 2.771      ;
; 4.272 ; reg_b[4]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 2.759      ;
; 4.275 ; reg_a[7]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 2.756      ;
; 4.286 ; reg_b[3]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.000      ; 2.746      ;
; 4.287 ; reg_b[0]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.000      ; 2.745      ;
; 4.287 ; reg_a[1]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.000      ; 2.745      ;
; 4.290 ; reg_a[3]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.000      ; 2.742      ;
; 4.311 ; reg_b[5]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.723      ;
; 4.314 ; reg_b[5]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.720      ;
; 4.346 ; reg_a[6]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 2.685      ;
; 4.349 ; reg_a[0]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.686      ;
; 4.352 ; reg_a[0]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.683      ;
; 4.355 ; reg_b[2]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.000      ; 2.677      ;
; 4.360 ; reg_b[5]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.000      ; 2.672      ;
; 4.362 ; reg_b[5]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.000      ; 2.670      ;
; 4.376 ; reg_b[1]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.659      ;
; 4.379 ; reg_b[1]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.656      ;
; 4.386 ; reg_a[5]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 2.645      ;
; 4.388 ; reg_b[6]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 2.643      ;
; 4.398 ; reg_a[0]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.635      ;
; 4.400 ; reg_b[7]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.634      ;
; 4.400 ; reg_a[0]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.633      ;
; 4.403 ; reg_b[7]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.631      ;
; 4.410 ; reg_a[2]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; 0.000      ; 2.622      ;
; 4.412 ; reg_b[4]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.622      ;
; 4.415 ; reg_b[4]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.619      ;
; 4.415 ; reg_a[7]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.619      ;
; 4.418 ; reg_a[7]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.616      ;
; 4.421 ; reg_a[4]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.001     ; 2.610      ;
; 4.425 ; reg_b[1]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.608      ;
; 4.426 ; reg_b[5]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.608      ;
; 4.426 ; reg_b[3]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.609      ;
; 4.427 ; reg_b[1]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.606      ;
; 4.427 ; reg_b[0]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.608      ;
; 4.427 ; reg_a[1]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.608      ;
; 4.429 ; reg_b[3]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.606      ;
; 4.430 ; reg_b[5]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.604      ;
; 4.430 ; reg_b[0]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.605      ;
; 4.430 ; reg_a[1]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.605      ;
; 4.430 ; reg_a[3]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.605      ;
; 4.433 ; reg_a[3]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.602      ;
; 4.449 ; reg_b[7]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.000      ; 2.583      ;
; 4.451 ; reg_b[9]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 2.577      ;
; 4.451 ; reg_b[7]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.000      ; 2.581      ;
; 4.461 ; reg_b[4]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.000      ; 2.571      ;
; 4.463 ; reg_b[4]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.000      ; 2.569      ;
; 4.463 ; reg_a[8]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 2.565      ;
; 4.463 ; reg_a[11] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 2.565      ;
; 4.464 ; reg_a[0]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.571      ;
; 4.464 ; reg_a[7]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.000      ; 2.568      ;
; 4.466 ; reg_a[7]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.000      ; 2.566      ;
; 4.468 ; reg_a[0]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.567      ;
; 4.472 ; reg_a[10] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 2.556      ;
; 4.474 ; reg_a[9]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 2.554      ;
; 4.475 ; reg_b[3]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.558      ;
; 4.476 ; reg_b[0]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.557      ;
; 4.476 ; reg_a[1]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.557      ;
; 4.477 ; reg_b[3]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.556      ;
; 4.478 ; reg_b[0]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.555      ;
; 4.478 ; reg_a[1]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.555      ;
; 4.479 ; reg_a[3]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.554      ;
; 4.481 ; reg_a[3]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.552      ;
; 4.486 ; reg_a[6]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.548      ;
; 4.489 ; reg_a[6]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.545      ;
; 4.491 ; reg_b[1]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.544      ;
; 4.495 ; reg_b[2]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.540      ;
; 4.495 ; reg_b[1]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.540      ;
; 4.498 ; reg_b[2]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.537      ;
; 4.508 ; reg_b[8]  ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 2.520      ;
; 4.511 ; reg_b[11] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 2.517      ;
; 4.515 ; reg_b[7]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.519      ;
; 4.519 ; reg_b[7]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.515      ;
; 4.519 ; reg_b[10] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 2.509      ;
; 4.526 ; reg_a[5]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.508      ;
; 4.527 ; reg_b[4]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.507      ;
; 4.528 ; reg_b[6]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.506      ;
; 4.529 ; reg_a[5]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.505      ;
; 4.530 ; reg_a[7]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.504      ;
; 4.531 ; reg_b[6]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.503      ;
; 4.531 ; reg_b[4]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.503      ;
; 4.534 ; reg_a[7]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.002      ; 2.500      ;
; 4.535 ; reg_a[6]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.000      ; 2.497      ;
; 4.537 ; reg_a[6]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.000      ; 2.495      ;
; 4.541 ; reg_b[3]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.494      ;
; 4.542 ; reg_b[0]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.493      ;
; 4.542 ; reg_a[1]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.493      ;
; 4.544 ; reg_b[2]  ; reg_s_cla[31] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.489      ;
; 4.545 ; reg_b[3]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.490      ;
; 4.545 ; reg_a[3]  ; reg_s_cla[18] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.490      ;
; 4.546 ; reg_b[12] ; reg_co_cla    ; clock        ; clock       ; 7.000        ; -0.004     ; 2.482      ;
; 4.546 ; reg_b[2]  ; reg_s_cla[30] ; clock        ; clock       ; 7.000        ; 0.001      ; 2.487      ;
; 4.546 ; reg_b[0]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.489      ;
; 4.546 ; reg_a[1]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.489      ;
; 4.549 ; reg_a[3]  ; reg_s_cla[19] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.486      ;
; 4.550 ; reg_a[2]  ; reg_s_cla[26] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.485      ;
; 4.553 ; reg_a[2]  ; reg_s_cla[27] ; clock        ; clock       ; 7.000        ; 0.003      ; 2.482      ;
; 4.557 ; reg_b[5]  ; reg_s_cla[29] ; clock        ; clock       ; 7.000        ; -0.001     ; 2.474      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.245 ; reg_a[14] ; reg_s_cla[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; reg_b[1]  ; reg_s_cla[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; reg_a[14] ; reg_s_cla[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; reg_ci    ; reg_s_cla[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; reg_a[10] ; reg_s_cla[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; reg_a[10] ; reg_s_cla[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; reg_a[26] ; reg_s_cla[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.253 ; reg_a[26] ; reg_s_cla[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.405      ;
; 0.256 ; reg_a[2]  ; reg_s_cla[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; reg_a[2]  ; reg_s_cla[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; reg_a[8]  ; reg_s_cla[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; reg_a[24] ; reg_s_cla[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.409      ;
; 0.263 ; reg_a[21] ; reg_s_cla[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.415      ;
; 0.294 ; reg_b[22] ; reg_s_cla[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.446      ;
; 0.297 ; reg_a[30] ; reg_s_cla[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.449      ;
; 0.300 ; reg_b[22] ; reg_s_cla[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.452      ;
; 0.300 ; reg_a[30] ; reg_s_cla[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.452      ;
; 0.301 ; reg_a[12] ; reg_s_cla[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.453      ;
; 0.306 ; reg_a[25] ; reg_s_cla[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.307 ; reg_a[0]  ; reg_s_cla[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.308 ; reg_b[9]  ; reg_s_cla[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.308 ; reg_b[18] ; reg_s_cla[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; reg_b[16] ; reg_s_cla[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; reg_b[18] ; reg_s_cla[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.314 ; reg_b[2]  ; reg_s_cla[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.466      ;
; 0.332 ; reg_b[29] ; reg_s_cla[29] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.483      ;
; 0.369 ; reg_b[0]  ; reg_s_cla[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; reg_b[10] ; reg_s_cla[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; reg_b[28] ; reg_s_cla[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; reg_b[10] ; reg_s_cla[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; reg_a[16] ; reg_s_cla[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; reg_a[9]  ; reg_s_cla[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; reg_b[14] ; reg_s_cla[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; reg_b[24] ; reg_s_cla[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; reg_b[14] ; reg_s_cla[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; reg_b[4]  ; reg_s_cla[4]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.528      ;
; 0.375 ; reg_b[6]  ; reg_s_cla[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.528      ;
; 0.375 ; reg_b[8]  ; reg_s_cla[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; reg_b[5]  ; reg_s_cla[5]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.529      ;
; 0.376 ; reg_b[6]  ; reg_s_cla[7]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.529      ;
; 0.376 ; reg_a[18] ; reg_s_cla[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; reg_a[13] ; reg_s_cla[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; reg_b[17] ; reg_s_cla[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; reg_a[20] ; reg_s_cla[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; reg_a[18] ; reg_s_cla[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; reg_b[12] ; reg_s_cla[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; reg_a[17] ; reg_s_cla[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; reg_a[1]  ; reg_s_cla[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; reg_b[21] ; reg_s_cla[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; reg_a[22] ; reg_s_cla[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; reg_b[13] ; reg_s_cla[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; reg_b[20] ; reg_s_cla[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.535      ;
; 0.387 ; reg_b[29] ; reg_s_cla[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; reg_b[29] ; reg_s_cla[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.541      ;
; 0.394 ; reg_b[2]  ; reg_s_cla[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.546      ;
; 0.428 ; reg_a[21] ; reg_s_cla[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.580      ;
; 0.431 ; reg_a[24] ; reg_s_cla[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.583      ;
; 0.432 ; reg_a[21] ; reg_s_cla[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.584      ;
; 0.438 ; reg_b[30] ; reg_co_cla    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.590      ;
; 0.440 ; reg_b[30] ; reg_s_cla[30] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.593      ;
; 0.440 ; reg_a[22] ; reg_s_cla[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.592      ;
; 0.442 ; reg_b[30] ; reg_s_cla[31] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.595      ;
; 0.447 ; reg_b[25] ; reg_s_cla[25] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.598      ;
; 0.454 ; reg_a[6]  ; reg_s_cla[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.607      ;
; 0.455 ; reg_a[6]  ; reg_s_cla[7]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.608      ;
; 0.456 ; reg_a[29] ; reg_s_cla[29] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.607      ;
; 0.459 ; reg_a[5]  ; reg_s_cla[5]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.612      ;
; 0.465 ; reg_b[26] ; reg_s_cla[26] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.616      ;
; 0.466 ; reg_b[12] ; reg_s_cla[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.618      ;
; 0.470 ; reg_b[26] ; reg_s_cla[27] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.621      ;
; 0.486 ; reg_b[16] ; reg_s_cla[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.638      ;
; 0.498 ; reg_a[23] ; reg_s_cla[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.535 ; reg_a[12] ; reg_s_cla[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.542 ; reg_b[24] ; reg_s_cla[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; reg_b[5]  ; reg_s_cla[7]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.698      ;
; 0.546 ; reg_b[5]  ; reg_s_cla[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.699      ;
; 0.547 ; reg_b[21] ; reg_s_cla[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; reg_b[31] ; reg_co_cla    ; clock        ; clock       ; 0.000        ; -0.006     ; 0.693      ;
; 0.547 ; reg_a[16] ; reg_s_cla[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; reg_a[27] ; reg_s_cla[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; reg_b[21] ; reg_s_cla[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; reg_b[17] ; reg_s_cla[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.556 ; reg_b[17] ; reg_s_cla[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; reg_a[4]  ; reg_s_cla[4]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.709      ;
; 0.561 ; reg_a[31] ; reg_co_cla    ; clock        ; clock       ; 0.000        ; -0.001     ; 0.712      ;
; 0.561 ; reg_a[17] ; reg_s_cla[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.713      ;
; 0.565 ; reg_a[8]  ; reg_s_cla[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; reg_a[17] ; reg_s_cla[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.717      ;
; 0.578 ; reg_a[19] ; reg_s_cla[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; reg_a[7]  ; reg_s_cla[7]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.733      ;
; 0.583 ; reg_b[0]  ; reg_s_cla[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.735      ;
; 0.585 ; reg_b[28] ; reg_s_cla[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; reg_a[13] ; reg_s_cla[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; reg_a[13] ; reg_s_cla[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; reg_a[25] ; reg_s_cla[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.742      ;
; 0.593 ; reg_a[25] ; reg_s_cla[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.745      ;
; 0.599 ; reg_a[20] ; reg_s_cla[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; reg_b[12] ; reg_s_cla[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; reg_a[9]  ; reg_s_cla[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; reg_b[13] ; reg_s_cla[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.752      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                   ;
+-------+--------------+----------------+------------------+-------+------------+-----------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target    ;
+-------+--------------+----------------+------------------+-------+------------+-----------+
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[0]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[0]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[10] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[10] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[11] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[11] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[12] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[12] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[13] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[13] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[14] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[14] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[15] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[15] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[16] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[16] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[17] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[17] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[18] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[18] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[19] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[19] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[1]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[1]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[20] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[20] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[21] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[21] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[22] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[22] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[23] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[23] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[24] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[24] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[25] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[25] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[26] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[26] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[27] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[27] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[28] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[28] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[29] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[29] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[2]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[2]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[30] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[30] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[31] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[31] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[3]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[3]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[4]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[4]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[5]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[5]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[6]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[6]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[7]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[7]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[8]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[8]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[9]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[9]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[0]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[0]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[10] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[10] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[11] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[11] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[12] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[12] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[13] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[13] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[14] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[14] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[15] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[15] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[16] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[16] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[17] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[17] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[18] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[18] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[19] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[19] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[1]  ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[1]  ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[20] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[20] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[21] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[21] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[22] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[22] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[23] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[23] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[24] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[24] ;
; 2.500 ; 3.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[25] ;
; 2.500 ; 3.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[25] ;
+-------+--------------+----------------+------------------+-------+------------+-----------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clock      ; 2.337 ; 2.337 ; Rise       ; clock           ;
;  a[0]     ; clock      ; 2.018 ; 2.018 ; Rise       ; clock           ;
;  a[1]     ; clock      ; 2.078 ; 2.078 ; Rise       ; clock           ;
;  a[2]     ; clock      ; 1.581 ; 1.581 ; Rise       ; clock           ;
;  a[3]     ; clock      ; 1.666 ; 1.666 ; Rise       ; clock           ;
;  a[4]     ; clock      ; 1.783 ; 1.783 ; Rise       ; clock           ;
;  a[5]     ; clock      ; 2.193 ; 2.193 ; Rise       ; clock           ;
;  a[6]     ; clock      ; 1.531 ; 1.531 ; Rise       ; clock           ;
;  a[7]     ; clock      ; 1.646 ; 1.646 ; Rise       ; clock           ;
;  a[8]     ; clock      ; 1.849 ; 1.849 ; Rise       ; clock           ;
;  a[9]     ; clock      ; 2.009 ; 2.009 ; Rise       ; clock           ;
;  a[10]    ; clock      ; 2.051 ; 2.051 ; Rise       ; clock           ;
;  a[11]    ; clock      ; 2.337 ; 2.337 ; Rise       ; clock           ;
;  a[12]    ; clock      ; 2.212 ; 2.212 ; Rise       ; clock           ;
;  a[13]    ; clock      ; 2.081 ; 2.081 ; Rise       ; clock           ;
;  a[14]    ; clock      ; 1.664 ; 1.664 ; Rise       ; clock           ;
;  a[15]    ; clock      ; 2.165 ; 2.165 ; Rise       ; clock           ;
;  a[16]    ; clock      ; 2.151 ; 2.151 ; Rise       ; clock           ;
;  a[17]    ; clock      ; 2.272 ; 2.272 ; Rise       ; clock           ;
;  a[18]    ; clock      ; 2.061 ; 2.061 ; Rise       ; clock           ;
;  a[19]    ; clock      ; 2.026 ; 2.026 ; Rise       ; clock           ;
;  a[20]    ; clock      ; 1.611 ; 1.611 ; Rise       ; clock           ;
;  a[21]    ; clock      ; 1.972 ; 1.972 ; Rise       ; clock           ;
;  a[22]    ; clock      ; 1.794 ; 1.794 ; Rise       ; clock           ;
;  a[23]    ; clock      ; 1.881 ; 1.881 ; Rise       ; clock           ;
;  a[24]    ; clock      ; 2.172 ; 2.172 ; Rise       ; clock           ;
;  a[25]    ; clock      ; 1.909 ; 1.909 ; Rise       ; clock           ;
;  a[26]    ; clock      ; 1.545 ; 1.545 ; Rise       ; clock           ;
;  a[27]    ; clock      ; 1.893 ; 1.893 ; Rise       ; clock           ;
;  a[28]    ; clock      ; 2.260 ; 2.260 ; Rise       ; clock           ;
;  a[29]    ; clock      ; 2.072 ; 2.072 ; Rise       ; clock           ;
;  a[30]    ; clock      ; 2.083 ; 2.083 ; Rise       ; clock           ;
;  a[31]    ; clock      ; 2.213 ; 2.213 ; Rise       ; clock           ;
; b[*]      ; clock      ; 2.316 ; 2.316 ; Rise       ; clock           ;
;  b[0]     ; clock      ; 2.133 ; 2.133 ; Rise       ; clock           ;
;  b[1]     ; clock      ; 1.932 ; 1.932 ; Rise       ; clock           ;
;  b[2]     ; clock      ; 2.046 ; 2.046 ; Rise       ; clock           ;
;  b[3]     ; clock      ; 1.660 ; 1.660 ; Rise       ; clock           ;
;  b[4]     ; clock      ; 2.126 ; 2.126 ; Rise       ; clock           ;
;  b[5]     ; clock      ; 1.693 ; 1.693 ; Rise       ; clock           ;
;  b[6]     ; clock      ; 1.571 ; 1.571 ; Rise       ; clock           ;
;  b[7]     ; clock      ; 2.316 ; 2.316 ; Rise       ; clock           ;
;  b[8]     ; clock      ; 2.315 ; 2.315 ; Rise       ; clock           ;
;  b[9]     ; clock      ; 1.941 ; 1.941 ; Rise       ; clock           ;
;  b[10]    ; clock      ; 1.793 ; 1.793 ; Rise       ; clock           ;
;  b[11]    ; clock      ; 2.125 ; 2.125 ; Rise       ; clock           ;
;  b[12]    ; clock      ; 2.158 ; 2.158 ; Rise       ; clock           ;
;  b[13]    ; clock      ; 1.643 ; 1.643 ; Rise       ; clock           ;
;  b[14]    ; clock      ; 2.026 ; 2.026 ; Rise       ; clock           ;
;  b[15]    ; clock      ; 2.071 ; 2.071 ; Rise       ; clock           ;
;  b[16]    ; clock      ; 1.854 ; 1.854 ; Rise       ; clock           ;
;  b[17]    ; clock      ; 2.015 ; 2.015 ; Rise       ; clock           ;
;  b[18]    ; clock      ; 2.073 ; 2.073 ; Rise       ; clock           ;
;  b[19]    ; clock      ; 2.170 ; 2.170 ; Rise       ; clock           ;
;  b[20]    ; clock      ; 1.921 ; 1.921 ; Rise       ; clock           ;
;  b[21]    ; clock      ; 1.948 ; 1.948 ; Rise       ; clock           ;
;  b[22]    ; clock      ; 2.158 ; 2.158 ; Rise       ; clock           ;
;  b[23]    ; clock      ; 1.974 ; 1.974 ; Rise       ; clock           ;
;  b[24]    ; clock      ; 2.161 ; 2.161 ; Rise       ; clock           ;
;  b[25]    ; clock      ; 2.012 ; 2.012 ; Rise       ; clock           ;
;  b[26]    ; clock      ; 1.942 ; 1.942 ; Rise       ; clock           ;
;  b[27]    ; clock      ; 2.113 ; 2.113 ; Rise       ; clock           ;
;  b[28]    ; clock      ; 1.887 ; 1.887 ; Rise       ; clock           ;
;  b[29]    ; clock      ; 2.166 ; 2.166 ; Rise       ; clock           ;
;  b[30]    ; clock      ; 1.794 ; 1.794 ; Rise       ; clock           ;
;  b[31]    ; clock      ; 2.032 ; 2.032 ; Rise       ; clock           ;
; ci        ; clock      ; 2.037 ; 2.037 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clock      ; -1.411 ; -1.411 ; Rise       ; clock           ;
;  a[0]     ; clock      ; -1.898 ; -1.898 ; Rise       ; clock           ;
;  a[1]     ; clock      ; -1.958 ; -1.958 ; Rise       ; clock           ;
;  a[2]     ; clock      ; -1.461 ; -1.461 ; Rise       ; clock           ;
;  a[3]     ; clock      ; -1.546 ; -1.546 ; Rise       ; clock           ;
;  a[4]     ; clock      ; -1.663 ; -1.663 ; Rise       ; clock           ;
;  a[5]     ; clock      ; -2.073 ; -2.073 ; Rise       ; clock           ;
;  a[6]     ; clock      ; -1.411 ; -1.411 ; Rise       ; clock           ;
;  a[7]     ; clock      ; -1.526 ; -1.526 ; Rise       ; clock           ;
;  a[8]     ; clock      ; -1.729 ; -1.729 ; Rise       ; clock           ;
;  a[9]     ; clock      ; -1.889 ; -1.889 ; Rise       ; clock           ;
;  a[10]    ; clock      ; -1.931 ; -1.931 ; Rise       ; clock           ;
;  a[11]    ; clock      ; -2.217 ; -2.217 ; Rise       ; clock           ;
;  a[12]    ; clock      ; -2.092 ; -2.092 ; Rise       ; clock           ;
;  a[13]    ; clock      ; -1.961 ; -1.961 ; Rise       ; clock           ;
;  a[14]    ; clock      ; -1.544 ; -1.544 ; Rise       ; clock           ;
;  a[15]    ; clock      ; -2.045 ; -2.045 ; Rise       ; clock           ;
;  a[16]    ; clock      ; -2.031 ; -2.031 ; Rise       ; clock           ;
;  a[17]    ; clock      ; -2.152 ; -2.152 ; Rise       ; clock           ;
;  a[18]    ; clock      ; -1.941 ; -1.941 ; Rise       ; clock           ;
;  a[19]    ; clock      ; -1.906 ; -1.906 ; Rise       ; clock           ;
;  a[20]    ; clock      ; -1.491 ; -1.491 ; Rise       ; clock           ;
;  a[21]    ; clock      ; -1.852 ; -1.852 ; Rise       ; clock           ;
;  a[22]    ; clock      ; -1.674 ; -1.674 ; Rise       ; clock           ;
;  a[23]    ; clock      ; -1.761 ; -1.761 ; Rise       ; clock           ;
;  a[24]    ; clock      ; -2.052 ; -2.052 ; Rise       ; clock           ;
;  a[25]    ; clock      ; -1.789 ; -1.789 ; Rise       ; clock           ;
;  a[26]    ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  a[27]    ; clock      ; -1.773 ; -1.773 ; Rise       ; clock           ;
;  a[28]    ; clock      ; -2.140 ; -2.140 ; Rise       ; clock           ;
;  a[29]    ; clock      ; -1.952 ; -1.952 ; Rise       ; clock           ;
;  a[30]    ; clock      ; -1.963 ; -1.963 ; Rise       ; clock           ;
;  a[31]    ; clock      ; -2.093 ; -2.093 ; Rise       ; clock           ;
; b[*]      ; clock      ; -1.451 ; -1.451 ; Rise       ; clock           ;
;  b[0]     ; clock      ; -2.013 ; -2.013 ; Rise       ; clock           ;
;  b[1]     ; clock      ; -1.812 ; -1.812 ; Rise       ; clock           ;
;  b[2]     ; clock      ; -1.926 ; -1.926 ; Rise       ; clock           ;
;  b[3]     ; clock      ; -1.540 ; -1.540 ; Rise       ; clock           ;
;  b[4]     ; clock      ; -2.006 ; -2.006 ; Rise       ; clock           ;
;  b[5]     ; clock      ; -1.573 ; -1.573 ; Rise       ; clock           ;
;  b[6]     ; clock      ; -1.451 ; -1.451 ; Rise       ; clock           ;
;  b[7]     ; clock      ; -2.196 ; -2.196 ; Rise       ; clock           ;
;  b[8]     ; clock      ; -2.195 ; -2.195 ; Rise       ; clock           ;
;  b[9]     ; clock      ; -1.821 ; -1.821 ; Rise       ; clock           ;
;  b[10]    ; clock      ; -1.673 ; -1.673 ; Rise       ; clock           ;
;  b[11]    ; clock      ; -2.005 ; -2.005 ; Rise       ; clock           ;
;  b[12]    ; clock      ; -2.038 ; -2.038 ; Rise       ; clock           ;
;  b[13]    ; clock      ; -1.523 ; -1.523 ; Rise       ; clock           ;
;  b[14]    ; clock      ; -1.906 ; -1.906 ; Rise       ; clock           ;
;  b[15]    ; clock      ; -1.951 ; -1.951 ; Rise       ; clock           ;
;  b[16]    ; clock      ; -1.734 ; -1.734 ; Rise       ; clock           ;
;  b[17]    ; clock      ; -1.895 ; -1.895 ; Rise       ; clock           ;
;  b[18]    ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  b[19]    ; clock      ; -2.050 ; -2.050 ; Rise       ; clock           ;
;  b[20]    ; clock      ; -1.801 ; -1.801 ; Rise       ; clock           ;
;  b[21]    ; clock      ; -1.828 ; -1.828 ; Rise       ; clock           ;
;  b[22]    ; clock      ; -2.038 ; -2.038 ; Rise       ; clock           ;
;  b[23]    ; clock      ; -1.854 ; -1.854 ; Rise       ; clock           ;
;  b[24]    ; clock      ; -2.041 ; -2.041 ; Rise       ; clock           ;
;  b[25]    ; clock      ; -1.892 ; -1.892 ; Rise       ; clock           ;
;  b[26]    ; clock      ; -1.822 ; -1.822 ; Rise       ; clock           ;
;  b[27]    ; clock      ; -1.993 ; -1.993 ; Rise       ; clock           ;
;  b[28]    ; clock      ; -1.767 ; -1.767 ; Rise       ; clock           ;
;  b[29]    ; clock      ; -2.046 ; -2.046 ; Rise       ; clock           ;
;  b[30]    ; clock      ; -1.674 ; -1.674 ; Rise       ; clock           ;
;  b[31]    ; clock      ; -1.912 ; -1.912 ; Rise       ; clock           ;
; ci        ; clock      ; -1.917 ; -1.917 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_cla     ; clock      ; 4.631 ; 4.631 ; Rise       ; clock           ;
; s_cla[*]   ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  s_cla[0]  ; clock      ; 3.937 ; 3.937 ; Rise       ; clock           ;
;  s_cla[1]  ; clock      ; 4.041 ; 4.041 ; Rise       ; clock           ;
;  s_cla[2]  ; clock      ; 4.048 ; 4.048 ; Rise       ; clock           ;
;  s_cla[3]  ; clock      ; 3.938 ; 3.938 ; Rise       ; clock           ;
;  s_cla[4]  ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  s_cla[5]  ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  s_cla[6]  ; clock      ; 3.815 ; 3.815 ; Rise       ; clock           ;
;  s_cla[7]  ; clock      ; 4.597 ; 4.597 ; Rise       ; clock           ;
;  s_cla[8]  ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  s_cla[9]  ; clock      ; 4.643 ; 4.643 ; Rise       ; clock           ;
;  s_cla[10] ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  s_cla[11] ; clock      ; 4.041 ; 4.041 ; Rise       ; clock           ;
;  s_cla[12] ; clock      ; 4.032 ; 4.032 ; Rise       ; clock           ;
;  s_cla[13] ; clock      ; 4.553 ; 4.553 ; Rise       ; clock           ;
;  s_cla[14] ; clock      ; 4.425 ; 4.425 ; Rise       ; clock           ;
;  s_cla[15] ; clock      ; 4.020 ; 4.020 ; Rise       ; clock           ;
;  s_cla[16] ; clock      ; 4.113 ; 4.113 ; Rise       ; clock           ;
;  s_cla[17] ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  s_cla[18] ; clock      ; 4.128 ; 4.128 ; Rise       ; clock           ;
;  s_cla[19] ; clock      ; 4.531 ; 4.531 ; Rise       ; clock           ;
;  s_cla[20] ; clock      ; 4.258 ; 4.258 ; Rise       ; clock           ;
;  s_cla[21] ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  s_cla[22] ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  s_cla[23] ; clock      ; 4.199 ; 4.199 ; Rise       ; clock           ;
;  s_cla[24] ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  s_cla[25] ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  s_cla[26] ; clock      ; 3.807 ; 3.807 ; Rise       ; clock           ;
;  s_cla[27] ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  s_cla[28] ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  s_cla[29] ; clock      ; 4.243 ; 4.243 ; Rise       ; clock           ;
;  s_cla[30] ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  s_cla[31] ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_cla     ; clock      ; 4.631 ; 4.631 ; Rise       ; clock           ;
; s_cla[*]   ; clock      ; 3.807 ; 3.807 ; Rise       ; clock           ;
;  s_cla[0]  ; clock      ; 3.937 ; 3.937 ; Rise       ; clock           ;
;  s_cla[1]  ; clock      ; 4.041 ; 4.041 ; Rise       ; clock           ;
;  s_cla[2]  ; clock      ; 4.048 ; 4.048 ; Rise       ; clock           ;
;  s_cla[3]  ; clock      ; 3.938 ; 3.938 ; Rise       ; clock           ;
;  s_cla[4]  ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  s_cla[5]  ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  s_cla[6]  ; clock      ; 3.815 ; 3.815 ; Rise       ; clock           ;
;  s_cla[7]  ; clock      ; 4.597 ; 4.597 ; Rise       ; clock           ;
;  s_cla[8]  ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  s_cla[9]  ; clock      ; 4.643 ; 4.643 ; Rise       ; clock           ;
;  s_cla[10] ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  s_cla[11] ; clock      ; 4.041 ; 4.041 ; Rise       ; clock           ;
;  s_cla[12] ; clock      ; 4.032 ; 4.032 ; Rise       ; clock           ;
;  s_cla[13] ; clock      ; 4.553 ; 4.553 ; Rise       ; clock           ;
;  s_cla[14] ; clock      ; 4.425 ; 4.425 ; Rise       ; clock           ;
;  s_cla[15] ; clock      ; 4.020 ; 4.020 ; Rise       ; clock           ;
;  s_cla[16] ; clock      ; 4.113 ; 4.113 ; Rise       ; clock           ;
;  s_cla[17] ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  s_cla[18] ; clock      ; 4.128 ; 4.128 ; Rise       ; clock           ;
;  s_cla[19] ; clock      ; 4.531 ; 4.531 ; Rise       ; clock           ;
;  s_cla[20] ; clock      ; 4.258 ; 4.258 ; Rise       ; clock           ;
;  s_cla[21] ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  s_cla[22] ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  s_cla[23] ; clock      ; 4.199 ; 4.199 ; Rise       ; clock           ;
;  s_cla[24] ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  s_cla[25] ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  s_cla[26] ; clock      ; 3.807 ; 3.807 ; Rise       ; clock           ;
;  s_cla[27] ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  s_cla[28] ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  s_cla[29] ; clock      ; 4.243 ; 4.243 ; Rise       ; clock           ;
;  s_cla[30] ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  s_cla[31] ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.403 ; 0.245 ; N/A      ; N/A     ; 2.500               ;
;  clock           ; 0.403 ; 0.245 ; N/A      ; N/A     ; 2.500               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clock      ; 4.396 ; 4.396 ; Rise       ; clock           ;
;  a[0]     ; clock      ; 3.808 ; 3.808 ; Rise       ; clock           ;
;  a[1]     ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  a[2]     ; clock      ; 2.976 ; 2.976 ; Rise       ; clock           ;
;  a[3]     ; clock      ; 3.114 ; 3.114 ; Rise       ; clock           ;
;  a[4]     ; clock      ; 3.363 ; 3.363 ; Rise       ; clock           ;
;  a[5]     ; clock      ; 4.212 ; 4.212 ; Rise       ; clock           ;
;  a[6]     ; clock      ; 2.925 ; 2.925 ; Rise       ; clock           ;
;  a[7]     ; clock      ; 3.094 ; 3.094 ; Rise       ; clock           ;
;  a[8]     ; clock      ; 3.550 ; 3.550 ; Rise       ; clock           ;
;  a[9]     ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
;  a[10]    ; clock      ; 3.952 ; 3.952 ; Rise       ; clock           ;
;  a[11]    ; clock      ; 4.396 ; 4.396 ; Rise       ; clock           ;
;  a[12]    ; clock      ; 4.259 ; 4.259 ; Rise       ; clock           ;
;  a[13]    ; clock      ; 3.920 ; 3.920 ; Rise       ; clock           ;
;  a[14]    ; clock      ; 3.187 ; 3.187 ; Rise       ; clock           ;
;  a[15]    ; clock      ; 4.111 ; 4.111 ; Rise       ; clock           ;
;  a[16]    ; clock      ; 4.091 ; 4.091 ; Rise       ; clock           ;
;  a[17]    ; clock      ; 4.300 ; 4.300 ; Rise       ; clock           ;
;  a[18]    ; clock      ; 3.945 ; 3.945 ; Rise       ; clock           ;
;  a[19]    ; clock      ; 3.835 ; 3.835 ; Rise       ; clock           ;
;  a[20]    ; clock      ; 3.058 ; 3.058 ; Rise       ; clock           ;
;  a[21]    ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  a[22]    ; clock      ; 3.443 ; 3.443 ; Rise       ; clock           ;
;  a[23]    ; clock      ; 3.581 ; 3.581 ; Rise       ; clock           ;
;  a[24]    ; clock      ; 4.164 ; 4.164 ; Rise       ; clock           ;
;  a[25]    ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
;  a[26]    ; clock      ; 2.936 ; 2.936 ; Rise       ; clock           ;
;  a[27]    ; clock      ; 3.644 ; 3.644 ; Rise       ; clock           ;
;  a[28]    ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  a[29]    ; clock      ; 3.983 ; 3.983 ; Rise       ; clock           ;
;  a[30]    ; clock      ; 4.124 ; 4.124 ; Rise       ; clock           ;
;  a[31]    ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
; b[*]      ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  b[0]     ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  b[1]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  b[2]     ; clock      ; 3.851 ; 3.851 ; Rise       ; clock           ;
;  b[3]     ; clock      ; 3.181 ; 3.181 ; Rise       ; clock           ;
;  b[4]     ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  b[5]     ; clock      ; 3.220 ; 3.220 ; Rise       ; clock           ;
;  b[6]     ; clock      ; 2.966 ; 2.966 ; Rise       ; clock           ;
;  b[7]     ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  b[8]     ; clock      ; 4.347 ; 4.347 ; Rise       ; clock           ;
;  b[9]     ; clock      ; 3.715 ; 3.715 ; Rise       ; clock           ;
;  b[10]    ; clock      ; 3.364 ; 3.364 ; Rise       ; clock           ;
;  b[11]    ; clock      ; 4.051 ; 4.051 ; Rise       ; clock           ;
;  b[12]    ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
;  b[13]    ; clock      ; 3.170 ; 3.170 ; Rise       ; clock           ;
;  b[14]    ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  b[15]    ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  b[16]    ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  b[17]    ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  b[18]    ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  b[19]    ; clock      ; 4.141 ; 4.141 ; Rise       ; clock           ;
;  b[20]    ; clock      ; 3.653 ; 3.653 ; Rise       ; clock           ;
;  b[21]    ; clock      ; 3.715 ; 3.715 ; Rise       ; clock           ;
;  b[22]    ; clock      ; 4.148 ; 4.148 ; Rise       ; clock           ;
;  b[23]    ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  b[24]    ; clock      ; 4.096 ; 4.096 ; Rise       ; clock           ;
;  b[25]    ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  b[26]    ; clock      ; 3.695 ; 3.695 ; Rise       ; clock           ;
;  b[27]    ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  b[28]    ; clock      ; 3.601 ; 3.601 ; Rise       ; clock           ;
;  b[29]    ; clock      ; 4.114 ; 4.114 ; Rise       ; clock           ;
;  b[30]    ; clock      ; 3.383 ; 3.383 ; Rise       ; clock           ;
;  b[31]    ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
; ci        ; clock      ; 3.865 ; 3.865 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clock      ; -1.411 ; -1.411 ; Rise       ; clock           ;
;  a[0]     ; clock      ; -1.898 ; -1.898 ; Rise       ; clock           ;
;  a[1]     ; clock      ; -1.958 ; -1.958 ; Rise       ; clock           ;
;  a[2]     ; clock      ; -1.461 ; -1.461 ; Rise       ; clock           ;
;  a[3]     ; clock      ; -1.546 ; -1.546 ; Rise       ; clock           ;
;  a[4]     ; clock      ; -1.663 ; -1.663 ; Rise       ; clock           ;
;  a[5]     ; clock      ; -2.073 ; -2.073 ; Rise       ; clock           ;
;  a[6]     ; clock      ; -1.411 ; -1.411 ; Rise       ; clock           ;
;  a[7]     ; clock      ; -1.526 ; -1.526 ; Rise       ; clock           ;
;  a[8]     ; clock      ; -1.729 ; -1.729 ; Rise       ; clock           ;
;  a[9]     ; clock      ; -1.889 ; -1.889 ; Rise       ; clock           ;
;  a[10]    ; clock      ; -1.931 ; -1.931 ; Rise       ; clock           ;
;  a[11]    ; clock      ; -2.217 ; -2.217 ; Rise       ; clock           ;
;  a[12]    ; clock      ; -2.092 ; -2.092 ; Rise       ; clock           ;
;  a[13]    ; clock      ; -1.961 ; -1.961 ; Rise       ; clock           ;
;  a[14]    ; clock      ; -1.544 ; -1.544 ; Rise       ; clock           ;
;  a[15]    ; clock      ; -2.045 ; -2.045 ; Rise       ; clock           ;
;  a[16]    ; clock      ; -2.031 ; -2.031 ; Rise       ; clock           ;
;  a[17]    ; clock      ; -2.152 ; -2.152 ; Rise       ; clock           ;
;  a[18]    ; clock      ; -1.941 ; -1.941 ; Rise       ; clock           ;
;  a[19]    ; clock      ; -1.906 ; -1.906 ; Rise       ; clock           ;
;  a[20]    ; clock      ; -1.491 ; -1.491 ; Rise       ; clock           ;
;  a[21]    ; clock      ; -1.852 ; -1.852 ; Rise       ; clock           ;
;  a[22]    ; clock      ; -1.674 ; -1.674 ; Rise       ; clock           ;
;  a[23]    ; clock      ; -1.761 ; -1.761 ; Rise       ; clock           ;
;  a[24]    ; clock      ; -2.052 ; -2.052 ; Rise       ; clock           ;
;  a[25]    ; clock      ; -1.789 ; -1.789 ; Rise       ; clock           ;
;  a[26]    ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  a[27]    ; clock      ; -1.773 ; -1.773 ; Rise       ; clock           ;
;  a[28]    ; clock      ; -2.140 ; -2.140 ; Rise       ; clock           ;
;  a[29]    ; clock      ; -1.952 ; -1.952 ; Rise       ; clock           ;
;  a[30]    ; clock      ; -1.963 ; -1.963 ; Rise       ; clock           ;
;  a[31]    ; clock      ; -2.093 ; -2.093 ; Rise       ; clock           ;
; b[*]      ; clock      ; -1.451 ; -1.451 ; Rise       ; clock           ;
;  b[0]     ; clock      ; -2.013 ; -2.013 ; Rise       ; clock           ;
;  b[1]     ; clock      ; -1.812 ; -1.812 ; Rise       ; clock           ;
;  b[2]     ; clock      ; -1.926 ; -1.926 ; Rise       ; clock           ;
;  b[3]     ; clock      ; -1.540 ; -1.540 ; Rise       ; clock           ;
;  b[4]     ; clock      ; -2.006 ; -2.006 ; Rise       ; clock           ;
;  b[5]     ; clock      ; -1.573 ; -1.573 ; Rise       ; clock           ;
;  b[6]     ; clock      ; -1.451 ; -1.451 ; Rise       ; clock           ;
;  b[7]     ; clock      ; -2.196 ; -2.196 ; Rise       ; clock           ;
;  b[8]     ; clock      ; -2.195 ; -2.195 ; Rise       ; clock           ;
;  b[9]     ; clock      ; -1.821 ; -1.821 ; Rise       ; clock           ;
;  b[10]    ; clock      ; -1.673 ; -1.673 ; Rise       ; clock           ;
;  b[11]    ; clock      ; -2.005 ; -2.005 ; Rise       ; clock           ;
;  b[12]    ; clock      ; -2.038 ; -2.038 ; Rise       ; clock           ;
;  b[13]    ; clock      ; -1.523 ; -1.523 ; Rise       ; clock           ;
;  b[14]    ; clock      ; -1.906 ; -1.906 ; Rise       ; clock           ;
;  b[15]    ; clock      ; -1.951 ; -1.951 ; Rise       ; clock           ;
;  b[16]    ; clock      ; -1.734 ; -1.734 ; Rise       ; clock           ;
;  b[17]    ; clock      ; -1.895 ; -1.895 ; Rise       ; clock           ;
;  b[18]    ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  b[19]    ; clock      ; -2.050 ; -2.050 ; Rise       ; clock           ;
;  b[20]    ; clock      ; -1.801 ; -1.801 ; Rise       ; clock           ;
;  b[21]    ; clock      ; -1.828 ; -1.828 ; Rise       ; clock           ;
;  b[22]    ; clock      ; -2.038 ; -2.038 ; Rise       ; clock           ;
;  b[23]    ; clock      ; -1.854 ; -1.854 ; Rise       ; clock           ;
;  b[24]    ; clock      ; -2.041 ; -2.041 ; Rise       ; clock           ;
;  b[25]    ; clock      ; -1.892 ; -1.892 ; Rise       ; clock           ;
;  b[26]    ; clock      ; -1.822 ; -1.822 ; Rise       ; clock           ;
;  b[27]    ; clock      ; -1.993 ; -1.993 ; Rise       ; clock           ;
;  b[28]    ; clock      ; -1.767 ; -1.767 ; Rise       ; clock           ;
;  b[29]    ; clock      ; -2.046 ; -2.046 ; Rise       ; clock           ;
;  b[30]    ; clock      ; -1.674 ; -1.674 ; Rise       ; clock           ;
;  b[31]    ; clock      ; -1.912 ; -1.912 ; Rise       ; clock           ;
; ci        ; clock      ; -1.917 ; -1.917 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_cla     ; clock      ; 8.265 ; 8.265 ; Rise       ; clock           ;
; s_cla[*]   ; clock      ; 8.508 ; 8.508 ; Rise       ; clock           ;
;  s_cla[0]  ; clock      ; 6.871 ; 6.871 ; Rise       ; clock           ;
;  s_cla[1]  ; clock      ; 7.098 ; 7.098 ; Rise       ; clock           ;
;  s_cla[2]  ; clock      ; 7.093 ; 7.093 ; Rise       ; clock           ;
;  s_cla[3]  ; clock      ; 6.872 ; 6.872 ; Rise       ; clock           ;
;  s_cla[4]  ; clock      ; 8.253 ; 8.253 ; Rise       ; clock           ;
;  s_cla[5]  ; clock      ; 8.090 ; 8.090 ; Rise       ; clock           ;
;  s_cla[6]  ; clock      ; 6.605 ; 6.605 ; Rise       ; clock           ;
;  s_cla[7]  ; clock      ; 8.282 ; 8.282 ; Rise       ; clock           ;
;  s_cla[8]  ; clock      ; 7.585 ; 7.585 ; Rise       ; clock           ;
;  s_cla[9]  ; clock      ; 8.362 ; 8.362 ; Rise       ; clock           ;
;  s_cla[10] ; clock      ; 7.617 ; 7.617 ; Rise       ; clock           ;
;  s_cla[11] ; clock      ; 7.095 ; 7.095 ; Rise       ; clock           ;
;  s_cla[12] ; clock      ; 7.061 ; 7.061 ; Rise       ; clock           ;
;  s_cla[13] ; clock      ; 8.221 ; 8.221 ; Rise       ; clock           ;
;  s_cla[14] ; clock      ; 7.969 ; 7.969 ; Rise       ; clock           ;
;  s_cla[15] ; clock      ; 7.046 ; 7.046 ; Rise       ; clock           ;
;  s_cla[16] ; clock      ; 7.270 ; 7.270 ; Rise       ; clock           ;
;  s_cla[17] ; clock      ; 7.546 ; 7.546 ; Rise       ; clock           ;
;  s_cla[18] ; clock      ; 7.282 ; 7.282 ; Rise       ; clock           ;
;  s_cla[19] ; clock      ; 8.196 ; 8.196 ; Rise       ; clock           ;
;  s_cla[20] ; clock      ; 7.552 ; 7.552 ; Rise       ; clock           ;
;  s_cla[21] ; clock      ; 7.521 ; 7.521 ; Rise       ; clock           ;
;  s_cla[22] ; clock      ; 7.540 ; 7.540 ; Rise       ; clock           ;
;  s_cla[23] ; clock      ; 7.418 ; 7.418 ; Rise       ; clock           ;
;  s_cla[24] ; clock      ; 8.508 ; 8.508 ; Rise       ; clock           ;
;  s_cla[25] ; clock      ; 8.263 ; 8.263 ; Rise       ; clock           ;
;  s_cla[26] ; clock      ; 6.598 ; 6.598 ; Rise       ; clock           ;
;  s_cla[27] ; clock      ; 7.286 ; 7.286 ; Rise       ; clock           ;
;  s_cla[28] ; clock      ; 7.087 ; 7.087 ; Rise       ; clock           ;
;  s_cla[29] ; clock      ; 7.404 ; 7.404 ; Rise       ; clock           ;
;  s_cla[30] ; clock      ; 8.262 ; 8.262 ; Rise       ; clock           ;
;  s_cla[31] ; clock      ; 6.880 ; 6.880 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_cla     ; clock      ; 4.631 ; 4.631 ; Rise       ; clock           ;
; s_cla[*]   ; clock      ; 3.807 ; 3.807 ; Rise       ; clock           ;
;  s_cla[0]  ; clock      ; 3.937 ; 3.937 ; Rise       ; clock           ;
;  s_cla[1]  ; clock      ; 4.041 ; 4.041 ; Rise       ; clock           ;
;  s_cla[2]  ; clock      ; 4.048 ; 4.048 ; Rise       ; clock           ;
;  s_cla[3]  ; clock      ; 3.938 ; 3.938 ; Rise       ; clock           ;
;  s_cla[4]  ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  s_cla[5]  ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  s_cla[6]  ; clock      ; 3.815 ; 3.815 ; Rise       ; clock           ;
;  s_cla[7]  ; clock      ; 4.597 ; 4.597 ; Rise       ; clock           ;
;  s_cla[8]  ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  s_cla[9]  ; clock      ; 4.643 ; 4.643 ; Rise       ; clock           ;
;  s_cla[10] ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  s_cla[11] ; clock      ; 4.041 ; 4.041 ; Rise       ; clock           ;
;  s_cla[12] ; clock      ; 4.032 ; 4.032 ; Rise       ; clock           ;
;  s_cla[13] ; clock      ; 4.553 ; 4.553 ; Rise       ; clock           ;
;  s_cla[14] ; clock      ; 4.425 ; 4.425 ; Rise       ; clock           ;
;  s_cla[15] ; clock      ; 4.020 ; 4.020 ; Rise       ; clock           ;
;  s_cla[16] ; clock      ; 4.113 ; 4.113 ; Rise       ; clock           ;
;  s_cla[17] ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  s_cla[18] ; clock      ; 4.128 ; 4.128 ; Rise       ; clock           ;
;  s_cla[19] ; clock      ; 4.531 ; 4.531 ; Rise       ; clock           ;
;  s_cla[20] ; clock      ; 4.258 ; 4.258 ; Rise       ; clock           ;
;  s_cla[21] ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  s_cla[22] ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  s_cla[23] ; clock      ; 4.199 ; 4.199 ; Rise       ; clock           ;
;  s_cla[24] ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  s_cla[25] ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  s_cla[26] ; clock      ; 3.807 ; 3.807 ; Rise       ; clock           ;
;  s_cla[27] ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  s_cla[28] ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  s_cla[29] ; clock      ; 4.243 ; 4.243 ; Rise       ; clock           ;
;  s_cla[30] ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  s_cla[31] ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2581     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2581     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Sep 26 20:23:43 2016
Info: Command: quartus_sta m_cla_clk -c m_cla_clk
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'm_cla_clk.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.403         0.000 clock 
Info (332146): Worst-case hold slack is 0.531
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.531         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.500         0.000 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 4.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.171         0.000 clock 
Info (332146): Worst-case hold slack is 0.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.245         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.500         0.000 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 408 megabytes
    Info: Processing ended: Mon Sep 26 20:23:44 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


