TimeQuest Timing Analyzer report for bloco_dados
Fri Sep 06 20:27:10 2013
Quartus II 32-bit Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ULA_ctrl[0]'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'ULA_en'
 14. Slow 1200mV 85C Model Setup: 'ULA:ULA1|N'
 15. Slow 1200mV 85C Model Hold: 'ULA_ctrl[0]'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'ULA:ULA1|N'
 18. Slow 1200mV 85C Model Hold: 'ULA_en'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'ULA_ctrl[0]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'ULA_en'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ULA:ULA1|N'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'ULA_ctrl[0]'
 35. Slow 1200mV 0C Model Setup: 'clk'
 36. Slow 1200mV 0C Model Setup: 'ULA_en'
 37. Slow 1200mV 0C Model Setup: 'ULA:ULA1|N'
 38. Slow 1200mV 0C Model Hold: 'ULA_ctrl[0]'
 39. Slow 1200mV 0C Model Hold: 'clk'
 40. Slow 1200mV 0C Model Hold: 'ULA:ULA1|N'
 41. Slow 1200mV 0C Model Hold: 'ULA_en'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'ULA_ctrl[0]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'ULA_en'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'ULA:ULA1|N'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'ULA_ctrl[0]'
 57. Fast 1200mV 0C Model Setup: 'ULA_en'
 58. Fast 1200mV 0C Model Setup: 'clk'
 59. Fast 1200mV 0C Model Setup: 'ULA:ULA1|N'
 60. Fast 1200mV 0C Model Hold: 'clk'
 61. Fast 1200mV 0C Model Hold: 'ULA_ctrl[0]'
 62. Fast 1200mV 0C Model Hold: 'ULA:ULA1|N'
 63. Fast 1200mV 0C Model Hold: 'ULA_en'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'ULA_ctrl[0]'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'ULA_en'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'ULA:ULA1|N'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Fast 1200mV 0C Model Metastability Report
 73. Multicorner Timing Analysis Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Signal Integrity Metrics (Slow 1200mv 0c Model)
 81. Signal Integrity Metrics (Slow 1200mv 85c Model)
 82. Signal Integrity Metrics (Fast 1200mv 0c Model)
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bloco_dados                                                     ;
; Device Family      ; Cyclone IV GX                                                   ;
; Device Name        ; EP4CGX22CF19C6                                                  ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; ULA:ULA1|N  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ULA:ULA1|N }  ;
; ULA_ctrl[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ULA_ctrl[0] } ;
; ULA_en      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ULA_en }      ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 116.82 MHz ; 116.82 MHz      ; clk         ;      ;
; 164.8 MHz  ; 164.8 MHz       ; ULA_ctrl[0] ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ULA_ctrl[0] ; -5.448 ; -102.999      ;
; clk         ; -3.780 ; -52.336       ;
; ULA_en      ; -3.502 ; -24.988       ;
; ULA:ULA1|N  ; -2.327 ; -17.488       ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 85C Model Hold Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ULA_ctrl[0] ; -0.209 ; -0.672        ;
; clk         ; -0.019 ; -0.019        ;
; ULA:ULA1|N  ; 1.698  ; 0.000         ;
; ULA_en      ; 2.365  ; 0.000         ;
+-------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clk         ; -3.000 ; -53.088                    ;
; ULA_ctrl[0] ; -3.000 ; -3.000                     ;
; ULA_en      ; -3.000 ; -3.000                     ;
; ULA:ULA1|N  ; 0.469  ; 0.000                      ;
+-------------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ULA_ctrl[0]'                                                                                        ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.448 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 7.128      ;
; -5.434 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.457      ; 7.106      ;
; -5.427 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 7.127      ;
; -5.394 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 7.074      ;
; -5.344 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.461      ; 7.021      ;
; -5.327 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.636      ; 7.061      ;
; -5.313 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 7.012      ;
; -5.297 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.977      ;
; -5.291 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.462      ; 6.961      ;
; -5.288 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.457      ; 6.960      ;
; -5.278 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.958      ;
; -5.259 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.958      ;
; -5.191 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.457      ; 6.863      ;
; -5.181 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.636      ; 6.915      ;
; -5.162 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.861      ;
; -5.145 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.825      ;
; -5.140 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.820      ;
; -5.134 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.834      ;
; -5.123 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.823      ;
; -5.094 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.488      ; 6.796      ;
; -5.090 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.457      ; 6.762      ;
; -5.084 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.636      ; 6.818      ;
; -5.066 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.457      ; 6.738      ;
; -5.063 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.743      ;
; -5.059 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.759      ;
; -5.051 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.461      ; 6.728      ;
; -5.034 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.457      ; 6.706      ;
; -5.033 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.713      ;
; -5.026 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.462      ; 6.696      ;
; -5.015 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.715      ;
; -5.010 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.709      ;
; -5.005 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.704      ;
; -4.998 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.462      ; 6.668      ;
; -4.992 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.672      ;
; -4.989 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.689      ;
; -4.985 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.665      ;
; -4.985 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.461      ; 6.662      ;
; -4.983 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.636      ; 6.717      ;
; -4.976 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.461      ; 6.653      ;
; -4.959 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.464      ; 6.631      ;
; -4.959 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.636      ; 6.693      ;
; -4.927 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.636      ; 6.661      ;
; -4.923 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.462      ; 6.593      ;
; -4.910 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.590      ;
; -4.907 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.606      ;
; -4.906 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.461      ; 6.583      ;
; -4.884 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.564      ;
; -4.870 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.488      ; 6.572      ;
; -4.829 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.488      ; 6.531      ;
; -4.812 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.590      ; 6.113      ;
; -4.801 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.488      ; 6.503      ;
; -4.763 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.464      ; 6.435      ;
; -4.726 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.488      ; 6.428      ;
; -4.724 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.461      ; 6.401      ;
; -4.706 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.578      ; 5.999      ;
; -4.703 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.488      ; 6.405      ;
; -4.688 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.464      ; 6.360      ;
; -4.677 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.606      ; 5.997      ;
; -4.669 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.590      ; 5.970      ;
; -4.665 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.457      ; 6.337      ;
; -4.662 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.342      ;
; -4.649 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.591      ; 5.951      ;
; -4.646 ; registrador:RegB|temp[0]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.716      ; 6.573      ;
; -4.631 ; registrador:RegIR|temp[7] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.469      ; 6.311      ;
; -4.631 ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.716      ; 6.558      ;
; -4.628 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.462      ; 6.298      ;
; -4.621 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[5]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.463      ; 6.288      ;
; -4.607 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.591      ; 5.909      ;
; -4.602 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.586      ; 5.899      ;
; -4.599 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.757      ; 5.954      ;
; -4.594 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.462      ; 6.264      ;
; -4.582 ; registrador:RegA|temp[7]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.591      ; 5.884      ;
; -4.580 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.464      ; 6.252      ;
; -4.568 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.579      ; 5.862      ;
; -4.565 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.574      ; 5.854      ;
; -4.563 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.578      ; 5.856      ;
; -4.558 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.636      ; 6.292      ;
; -4.552 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.574      ; 5.841      ;
; -4.549 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.586      ; 5.846      ;
; -4.545 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.602      ; 5.862      ;
; -4.543 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.579      ; 5.837      ;
; -4.541 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.606      ; 5.862      ;
; -4.540 ; registrador:RegB|temp[0]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.704      ; 6.459      ;
; -4.538 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.586      ; 5.835      ;
; -4.534 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.606      ; 5.854      ;
; -4.525 ; registrador:RegIR|temp[7] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.457      ; 6.197      ;
; -4.525 ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.704      ; 6.444      ;
; -4.524 ; registrador:RegA|temp[7]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.579      ; 5.818      ;
; -4.514 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.607      ; 5.835      ;
; -4.511 ; registrador:RegB|temp[0]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.732      ; 6.457      ;
; -4.507 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.206      ;
; -4.504 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.204      ;
; -4.496 ; registrador:RegIR|temp[7] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.485      ; 6.195      ;
; -4.496 ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.732      ; 6.442      ;
; -4.496 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.574      ; 5.785      ;
; -4.489 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.602      ; 5.806      ;
; -4.488 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.584      ; 5.780      ;
; -4.486 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.461      ; 6.163      ;
; -4.483 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.579      ; 5.770      ;
; -4.477 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.607      ; 5.799      ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.780 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[1]                                                                                ; clk          ; clk         ; 0.500        ; -0.244     ; 4.031      ;
; -3.767 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[3]                                                                                ; clk          ; clk         ; 0.500        ; -0.244     ; 4.018      ;
; -3.594 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[7]                                                                                ; clk          ; clk         ; 0.500        ; -0.249     ; 3.840      ;
; -3.425 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[4]                                                                                ; clk          ; clk         ; 0.500        ; -0.244     ; 3.676      ;
; -3.334 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[5]                                                                                ; clk          ; clk         ; 0.500        ; -0.249     ; 3.580      ;
; -3.223 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[0]                                                                                ; clk          ; clk         ; 0.500        ; -0.248     ; 3.470      ;
; -3.171 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[6]                                                                                ; clk          ; clk         ; 0.500        ; -0.248     ; 3.418      ;
; -3.143 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[2]                                                                                ; clk          ; clk         ; 0.500        ; -0.249     ; 3.389      ;
; -1.924 ; registrador:RegB|temp[1]                                                                                ; registrador:RegA|temp[1]                                                                                ; clk          ; clk         ; 0.500        ; 0.067      ; 2.486      ;
; -1.813 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[7]                                                                               ; clk          ; clk         ; 1.000        ; -0.126     ; 2.616      ;
; -1.813 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[6]                                                                               ; clk          ; clk         ; 1.000        ; -0.126     ; 2.616      ;
; -1.813 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[5]                                                                               ; clk          ; clk         ; 1.000        ; -0.126     ; 2.616      ;
; -1.813 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[4]                                                                               ; clk          ; clk         ; 1.000        ; -0.126     ; 2.616      ;
; -1.813 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[3]                                                                               ; clk          ; clk         ; 1.000        ; -0.126     ; 2.616      ;
; -1.813 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[2]                                                                               ; clk          ; clk         ; 1.000        ; -0.126     ; 2.616      ;
; -1.813 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[1]                                                                               ; clk          ; clk         ; 1.000        ; -0.126     ; 2.616      ;
; -1.813 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[0]                                                                               ; clk          ; clk         ; 1.000        ; -0.126     ; 2.616      ;
; -1.685 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.168      ; 2.828      ;
; -1.680 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.168      ; 2.823      ;
; -1.594 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.172      ; 2.741      ;
; -1.588 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.196      ; 2.759      ;
; -1.586 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.196      ; 2.757      ;
; -1.545 ; registrador:RegB|temp[5]                                                                                ; registrador:RegA|temp[5]                                                                                ; clk          ; clk         ; 0.500        ; 0.061      ; 2.101      ;
; -1.527 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.262      ; 2.764      ;
; -1.522 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.262      ; 2.759      ;
; -1.511 ; registrador:RegB|temp[2]                                                                                ; registrador:RegA|temp[2]                                                                                ; clk          ; clk         ; 0.500        ; 0.062      ; 2.068      ;
; -1.479 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.200      ; 2.654      ;
; -1.474 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.167      ; 2.616      ;
; -1.470 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.167      ; 2.612      ;
; -1.441 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.167      ; 2.583      ;
; -1.441 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.167      ; 2.583      ;
; -1.437 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.167      ; 2.579      ;
; -1.436 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.266      ; 2.677      ;
; -1.417 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.172      ; 2.564      ;
; -1.414 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.172      ; 2.561      ;
; -1.407 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.263      ; 2.645      ;
; -1.405 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.263      ; 2.643      ;
; -1.383 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.171      ; 2.529      ;
; -1.347 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.167      ; 2.489      ;
; -1.347 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.195      ; 2.517      ;
; -1.346 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.195      ; 2.516      ;
; -1.346 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.195      ; 2.516      ;
; -1.345 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.167      ; 2.487      ;
; -1.328 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.200      ; 2.503      ;
; -1.327 ; registrador:RegB|temp[6]                                                                                ; registrador:RegA|temp[6]                                                                                ; clk          ; clk         ; 0.500        ; 0.062      ; 1.884      ;
; -1.326 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.200      ; 2.501      ;
; -1.299 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.267      ; 2.541      ;
; -1.289 ; registrador:RegB|temp[7]                                                                                ; registrador:RegA|temp[7]                                                                                ; clk          ; clk         ; 0.500        ; 0.061      ; 1.845      ;
; -1.283 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.261      ; 2.519      ;
; -1.283 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.261      ; 2.519      ;
; -1.279 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.261      ; 2.515      ;
; -1.259 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.266      ; 2.500      ;
; -1.256 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.266      ; 2.497      ;
; -1.238 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.171      ; 2.384      ;
; -1.231 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.166      ; 2.372      ;
; -1.230 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.166      ; 2.371      ;
; -1.230 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.166      ; 2.371      ;
; -1.212 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.171      ; 2.358      ;
; -1.210 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.171      ; 2.356      ;
; -1.166 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.262      ; 2.403      ;
; -1.165 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.262      ; 2.402      ;
; -1.165 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.262      ; 2.402      ;
; -1.147 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.267      ; 2.389      ;
; -1.145 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.267      ; 2.387      ;
; -1.112 ; ULA:ULA1|saida[0]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.169      ; 2.256      ;
; -1.106 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.166      ; 2.247      ;
; -1.105 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.166      ; 2.246      ;
; -1.105 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.166      ; 2.246      ;
; -1.087 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.171      ; 2.233      ;
; -1.085 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.171      ; 2.231      ;
; -1.027 ; registrador:RegB|temp[0]                                                                                ; registrador:RegA|temp[0]                                                                                ; clk          ; clk         ; 0.500        ; 0.063      ; 1.585      ;
; -1.021 ; ULA:ULA1|saida[0]                                                                                       ; registrador:RegB|temp[0]                                                                                ; ULA_en       ; clk         ; 0.500        ; 0.042      ; 1.538      ;
; -0.948 ; registrador:RegB|temp[3]                                                                                ; registrador:RegA|temp[3]                                                                                ; clk          ; clk         ; 0.500        ; 0.067      ; 1.510      ;
; -0.779 ; registrador:RegB|temp[4]                                                                                ; registrador:RegA|temp[4]                                                                                ; clk          ; clk         ; 0.500        ; 0.066      ; 1.340      ;
; -0.698 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegB|temp[1]                                                                                ; ULA_en       ; clk         ; 0.500        ; 0.069      ; 1.242      ;
; -0.681 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegB|temp[5]                                                                                ; ULA_en       ; clk         ; 0.500        ; 0.041      ; 1.197      ;
; -0.678 ; ULA:ULA1|saida[0]                                                                                       ; registrador:RegPC|temp[0]                                                                               ; ULA_en       ; clk         ; 0.500        ; 0.038      ; 1.191      ;
; -0.677 ; ULA:ULA1|saida[0]                                                                                       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.358      ; 1.543      ;
; -0.669 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegPC|temp[5]                                                                               ; ULA_en       ; clk         ; 0.500        ; 0.036      ; 1.180      ;
; -0.667 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegPC|temp[1]                                                                               ; ULA_en       ; clk         ; 0.500        ; 0.069      ; 1.211      ;
; -0.660 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegPC|temp[4]                                                                               ; ULA_en       ; clk         ; 0.500        ; 0.136      ; 1.271      ;
; -0.636 ; ULA:ULA1|saida[0]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.354      ; 1.498      ;
; -0.632 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegPC|temp[2]                                                                               ; ULA_en       ; clk         ; 0.500        ; 0.131      ; 1.238      ;
; -0.620 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegB|temp[2]                                                                                ; ULA_en       ; clk         ; 0.500        ; 0.135      ; 1.230      ;
; -0.580 ; ULA:ULA1|saida[1]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.381      ; 1.469      ;
; -0.565 ; registrador:RegA|temp[4]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; 0.123      ; 1.216      ;
; -0.530 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegB|temp[6]                                                                                ; ULA_en       ; clk         ; 0.500        ; 0.041      ; 1.046      ;
; -0.504 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegPC|temp[6]                                                                               ; ULA_en       ; clk         ; 0.500        ; 0.036      ; 1.015      ;
; -0.471 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegB|temp[3]                                                                                ; ULA_en       ; clk         ; 0.500        ; 0.041      ; 0.987      ;
; -0.436 ; ULA:ULA1|N                                                                                              ; registrador:RegA|temp[6]                                                                                ; ULA:ULA1|N   ; clk         ; 0.500        ; 2.546      ; 3.467      ;
; -0.431 ; ULA:ULA1|N                                                                                              ; registrador:RegA|temp[0]                                                                                ; ULA:ULA1|N   ; clk         ; 0.500        ; 2.546      ; 3.462      ;
; -0.414 ; ULA:ULA1|saida[5]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.352      ; 1.274      ;
; -0.375 ; registrador:RegA|temp[3]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; 0.123      ; 1.026      ;
; -0.374 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegB|temp[4]                                                                                ; ULA_en       ; clk         ; 0.500        ; 0.137      ; 0.986      ;
; -0.366 ; registrador:RegA|temp[6]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; 0.127      ; 1.021      ;
; -0.366 ; ULA:ULA1|saida[1]                                                                                       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.385      ; 1.259      ;
; -0.350 ; registrador:RegA|temp[5]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; 0.128      ; 1.006      ;
; -0.345 ; ULA:ULA1|N                                                                                              ; registrador:RegA|temp[3]                                                                                ; ULA:ULA1|N   ; clk         ; 0.500        ; 2.550      ; 3.380      ;
; -0.341 ; registrador:RegA|temp[1]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; 0.123      ; 0.992      ;
; -0.329 ; registrador:RegA|temp[0]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; 0.127      ; 0.984      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ULA_en'                                                                               ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -3.502 ; ULA:ULA1|temp[1] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.012     ; 1.586      ;
; -3.463 ; ULA:ULA1|temp[3] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.015     ; 1.544      ;
; -3.437 ; ULA:ULA1|temp[7] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.104     ; 1.429      ;
; -3.407 ; ULA:ULA1|temp[2] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.113     ; 1.390      ;
; -3.390 ; ULA:ULA1|temp[6] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.137     ; 1.349      ;
; -3.176 ; ULA:ULA1|temp[4] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.004     ; 1.268      ;
; -2.981 ; ULA:ULA1|temp[0] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.016     ; 1.061      ;
; -2.816 ; ULA:ULA1|temp[2] ; ULA:ULA1|saida[2] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.525     ; 0.474      ;
; -2.779 ; ULA:ULA1|temp[5] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.014     ; 0.861      ;
; -2.720 ; ULA:ULA1|temp[6] ; ULA:ULA1|saida[6] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.458     ; 0.327      ;
; -2.714 ; ULA:ULA1|temp[5] ; ULA:ULA1|saida[5] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.334     ; 0.329      ;
; -2.714 ; ULA:ULA1|temp[7] ; ULA:ULA1|N        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.106     ; 0.690      ;
; -2.704 ; ULA:ULA1|temp[4] ; ULA:ULA1|saida[4] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.418     ; 0.474      ;
; -2.625 ; ULA:ULA1|temp[1] ; ULA:ULA1|saida[1] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.361     ; 0.339      ;
; -2.603 ; ULA:ULA1|temp[3] ; ULA:ULA1|saida[3] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.337     ; 0.337      ;
; -2.590 ; ULA:ULA1|temp[0] ; ULA:ULA1|saida[0] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.339     ; 0.323      ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ULA:ULA1|N'                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.327 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[4] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.938      ; 3.540      ;
; -2.324 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[3] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.938      ; 3.537      ;
; -2.268 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[0] ; clk          ; ULA:ULA1|N  ; 1.000        ; 1.056      ; 3.456      ;
; -2.241 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[6] ; clk          ; ULA:ULA1|N  ; 1.000        ; 1.054      ; 3.417      ;
; -2.236 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[7] ; clk          ; ULA:ULA1|N  ; 1.000        ; 1.056      ; 3.424      ;
; -2.085 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[2] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.933      ; 3.293      ;
; -2.005 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[5] ; clk          ; ULA:ULA1|N  ; 1.000        ; 1.051      ; 3.176      ;
; -2.002 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[1] ; clk          ; ULA:ULA1|N  ; 1.000        ; 1.052      ; 3.176      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ULA_ctrl[0]'                                                                                         ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.209 ; ULA_ctrl[0]               ; ULA:ULA1|temp[6]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.768      ; 4.559      ;
; -0.151 ; ULA_ctrl[0]               ; ULA:ULA1|temp[2]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.744      ; 4.593      ;
; -0.137 ; ULA_ctrl[0]               ; ULA:ULA1|temp[7]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.735      ; 4.598      ;
; -0.116 ; ULA_ctrl[0]               ; ULA:ULA1|temp[0]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.647      ; 4.531      ;
; -0.059 ; ULA_ctrl[0]               ; ULA:ULA1|temp[4]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.635      ; 4.576      ;
; 0.007  ; ULA_ctrl[0]               ; ULA:ULA1|temp[3]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.646      ; 4.653      ;
; 0.012  ; ULA_ctrl[0]               ; ULA:ULA1|temp[1]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.643      ; 4.655      ;
; 0.027  ; ULA_ctrl[0]               ; ULA:ULA1|temp[5]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.645      ; 4.672      ;
; 0.095  ; ULA_ctrl[0]               ; ULA:ULA1|temp[2]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.744      ; 4.359      ;
; 0.097  ; ULA_ctrl[0]               ; ULA:ULA1|temp[6]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.768      ; 4.385      ;
; 0.134  ; ULA_ctrl[0]               ; ULA:ULA1|temp[0]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.647      ; 4.301      ;
; 0.169  ; ULA_ctrl[0]               ; ULA:ULA1|temp[7]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.735      ; 4.424      ;
; 0.185  ; ULA_ctrl[0]               ; ULA:ULA1|temp[4]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.635      ; 4.340      ;
; 0.296  ; ULA_ctrl[0]               ; ULA:ULA1|temp[1]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.643      ; 4.459      ;
; 0.309  ; ULA_ctrl[0]               ; ULA:ULA1|temp[5]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.645      ; 4.474      ;
; 0.313  ; ULA_ctrl[0]               ; ULA:ULA1|temp[3]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.646      ; 4.479      ;
; 0.356  ; registrador:RegA|temp[6]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.222      ; 2.618      ;
; 0.552  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.085      ; 2.677      ;
; 0.556  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.199      ; 2.795      ;
; 0.612  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[0]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.101      ; 2.753      ;
; 0.620  ; registrador:RegA|temp[7]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.190      ; 2.850      ;
; 0.642  ; registrador:RegPC|temp[2] ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.329      ; 2.511      ;
; 0.662  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.096      ; 2.798      ;
; 0.663  ; registrador:RegA|temp[5]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.100      ; 2.803      ;
; 0.667  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.218      ; 2.925      ;
; 0.728  ; registrador:RegA|temp[6]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.189      ; 2.957      ;
; 0.766  ; registrador:RegPC|temp[6] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.353      ; 2.659      ;
; 0.778  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.185      ; 3.003      ;
; 0.786  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.126      ; 2.952      ;
; 0.791  ; registrador:RegA|temp[5]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.223      ; 3.054      ;
; 0.808  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.093      ; 2.941      ;
; 0.821  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.218      ; 3.079      ;
; 0.854  ; registrador:RegPC|temp[5] ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.230      ; 2.624      ;
; 0.900  ; registrador:RegPC|temp[7] ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.320      ; 2.760      ;
; 0.900  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.194      ; 3.134      ;
; 0.902  ; registrador:RegA|temp[5]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.190      ; 3.132      ;
; 0.909  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.223      ; 3.172      ;
; 0.925  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.095      ; 3.060      ;
; 0.929  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.101      ; 3.070      ;
; 0.931  ; registrador:RegB|temp[0]  ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.126      ; 3.097      ;
; 0.932  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.185      ; 3.157      ;
; 0.952  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.224      ; 2.716      ;
; 0.975  ; registrador:RegPC|temp[0] ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.130      ; 3.145      ;
; 0.979  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.085      ; 3.104      ;
; 0.980  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.149      ; 3.169      ;
; 0.980  ; registrador:RegB|temp[6]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.149      ; 3.169      ;
; 0.980  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.218      ; 3.238      ;
; 1.000  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.096      ; 3.136      ;
; 1.020  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.190      ; 3.250      ;
; 1.021  ; registrador:RegB|temp[6]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.348      ; 2.909      ;
; 1.034  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[4]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.964      ; 3.038      ;
; 1.044  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[2]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.988      ; 3.072      ;
; 1.047  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.198      ; 3.285      ;
; 1.067  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.315      ; 2.922      ;
; 1.067  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.090      ; 3.197      ;
; 1.068  ; registrador:RegB|temp[0]  ; ULA:ULA1|temp[0]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.228      ; 2.836      ;
; 1.079  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.095      ; 3.214      ;
; 1.091  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.185      ; 3.316      ;
; 1.108  ; registrador:RegPC|temp[4] ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.216      ; 2.864      ;
; 1.109  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.994      ; 3.143      ;
; 1.111  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp_mult[2]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.988      ; 3.139      ;
; 1.115  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp_mult[2]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.988      ; 3.143      ;
; 1.121  ; registrador:RegPC|temp[3] ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.227      ; 2.888      ;
; 1.127  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.222      ; 3.389      ;
; 1.130  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.126      ; 3.296      ;
; 1.134  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.097      ; 3.271      ;
; 1.138  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.085      ; 3.263      ;
; 1.147  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.100      ; 3.287      ;
; 1.154  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[3]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.977      ; 3.171      ;
; 1.167  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.100      ; 3.307      ;
; 1.174  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.227      ; 2.941      ;
; 1.177  ; registrador:RegB|temp[4]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.215      ; 2.932      ;
; 1.184  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp_mult[4]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.964      ; 3.188      ;
; 1.188  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp_mult[4]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.964      ; 3.192      ;
; 1.194  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.325      ; 3.059      ;
; 1.199  ; ULA:ULA1|temp_mult[2]     ; ULA:ULA1|temp[2]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 0.382      ; 1.101      ;
; 1.209  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.974      ; 3.223      ;
; 1.219  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.150      ; 3.409      ;
; 1.220  ; registrador:RegB|temp[5]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.149      ; 3.409      ;
; 1.223  ; registrador:RegPC|temp[4] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.349      ; 3.112      ;
; 1.238  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.189      ; 3.467      ;
; 1.238  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.095      ; 3.373      ;
; 1.252  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.995      ; 3.287      ;
; 1.258  ; ULA:ULA1|temp_mult[7]     ; ULA:ULA1|temp[7]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 0.391      ; 1.169      ;
; 1.259  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.325      ; 3.124      ;
; 1.269  ; registrador:RegPC|temp[5] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.353      ; 3.162      ;
; 1.271  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.224      ; 3.035      ;
; 1.271  ; registrador:RegB|temp[4]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.348      ; 3.159      ;
; 1.272  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[5]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.969      ; 3.281      ;
; 1.272  ; registrador:RegB|temp[4]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.149      ; 3.461      ;
; 1.274  ; registrador:RegPC|temp[6] ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.320      ; 3.134      ;
; 1.280  ; registrador:RegPC|temp[3] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.349      ; 3.169      ;
; 1.285  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.089      ; 3.414      ;
; 1.290  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp_mult[3]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.977      ; 3.307      ;
; 1.298  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.970      ; 3.308      ;
; 1.308  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp_mult[3]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.977      ; 3.325      ;
; 1.313  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.150      ; 3.503      ;
; 1.328  ; registrador:RegB|temp[6]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.994      ; 3.362      ;
; 1.331  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.349      ; 3.220      ;
; 1.332  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.991      ; 3.363      ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                 ;
+--------+--------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.019 ; ULA:ULA1|N               ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.828      ; 3.026      ;
; 0.003  ; ULA:ULA1|N               ; registrador:RegPC|temp[7]                                                                               ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.513      ; 2.703      ;
; 0.007  ; ULA:ULA1|N               ; registrador:RegB|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.518      ; 2.712      ;
; 0.087  ; ULA:ULA1|N               ; registrador:RegA|temp[4]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.647      ; 2.921      ;
; 0.094  ; ULA:ULA1|N               ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.832      ; 3.143      ;
; 0.107  ; ULA:ULA1|N               ; registrador:RegA|temp[2]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.642      ; 2.936      ;
; 0.153  ; ULA:ULA1|N               ; registrador:RegA|temp[6]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.643      ; 2.983      ;
; 0.153  ; ULA:ULA1|N               ; registrador:RegA|temp[0]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.643      ; 2.983      ;
; 0.243  ; ULA:ULA1|N               ; registrador:RegA|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.642      ; 3.072      ;
; 0.268  ; ULA:ULA1|N               ; registrador:RegA|temp[1]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.647      ; 3.102      ;
; 0.288  ; ULA:ULA1|N               ; registrador:RegA|temp[5]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.642      ; 3.117      ;
; 0.365  ; ULA:ULA1|N               ; registrador:RegA|temp[3]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.647      ; 3.199      ;
; 0.515  ; ULA:ULA1|N               ; registrador:RegA|temp[4]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.647      ; 2.849      ;
; 0.534  ; ULA:ULA1|N               ; registrador:RegPC|temp[7]                                                                               ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.513      ; 2.734      ;
; 0.538  ; ULA:ULA1|N               ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.828      ; 3.083      ;
; 0.538  ; ULA:ULA1|N               ; registrador:RegA|temp[2]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.642      ; 2.867      ;
; 0.554  ; ULA:ULA1|N               ; registrador:RegB|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.518      ; 2.759      ;
; 0.590  ; ULA:ULA1|N               ; registrador:RegA|temp[6]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.643      ; 2.920      ;
; 0.590  ; ULA:ULA1|N               ; registrador:RegA|temp[0]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.643      ; 2.920      ;
; 0.602  ; ULA:ULA1|saida[4]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.615      ; 0.944      ;
; 0.606  ; ULA:ULA1|saida[4]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.611      ; 0.944      ;
; 0.632  ; ULA:ULA1|N               ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.832      ; 3.181      ;
; 0.666  ; ULA:ULA1|saida[5]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.521      ; 0.914      ;
; 0.674  ; ULA:ULA1|N               ; registrador:RegA|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.642      ; 3.003      ;
; 0.675  ; registrador:RegA|temp[2] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.253      ; 0.635      ;
; 0.679  ; registrador:RegA|temp[7] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.253      ; 0.639      ;
; 0.683  ; ULA:ULA1|saida[3]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.519      ; 0.929      ;
; 0.692  ; ULA:ULA1|saida[3]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.523      ; 0.942      ;
; 0.698  ; ULA:ULA1|saida[6]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.522      ; 0.947      ;
; 0.704  ; ULA:ULA1|N               ; registrador:RegA|temp[1]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.647      ; 3.038      ;
; 0.717  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.333      ; 1.247      ;
; 0.725  ; ULA:ULA1|saida[6]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.518      ; 0.970      ;
; 0.726  ; ULA:ULA1|N               ; registrador:RegA|temp[5]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.642      ; 3.055      ;
; 0.779  ; ULA:ULA1|N               ; registrador:RegA|temp[3]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.647      ; 3.113      ;
; 0.809  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.365      ; 1.371      ;
; 0.830  ; ULA:ULA1|saida[2]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.613      ; 1.170      ;
; 0.855  ; ULA:ULA1|saida[2]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.609      ; 1.191      ;
; 0.866  ; ULA:ULA1|saida[3]        ; registrador:RegPC|temp[3]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.208      ; 0.771      ;
; 0.893  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.430      ; 1.520      ;
; 0.905  ; ULA:ULA1|saida[1]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.550      ; 1.182      ;
; 0.940  ; ULA:ULA1|saida[4]        ; registrador:RegB|temp[4]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.301      ; 0.938      ;
; 0.941  ; ULA:ULA1|saida[5]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.517      ; 1.185      ;
; 0.951  ; registrador:RegA|temp[5] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.253      ; 0.911      ;
; 0.955  ; registrador:RegA|temp[0] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.252      ; 0.914      ;
; 0.957  ; registrador:RegA|temp[1] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.248      ; 0.912      ;
; 0.968  ; registrador:RegA|temp[6] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.252      ; 0.927      ;
; 0.971  ; registrador:RegA|temp[3] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.248      ; 0.926      ;
; 1.023  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.331      ; 1.551      ;
; 1.035  ; ULA:ULA1|saida[3]        ; registrador:RegB|temp[3]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.208      ; 0.940      ;
; 1.045  ; ULA:ULA1|saida[6]        ; registrador:RegPC|temp[6]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.203      ; 0.945      ;
; 1.074  ; ULA:ULA1|saida[6]        ; registrador:RegB|temp[6]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.208      ; 0.979      ;
; 1.110  ; ULA:ULA1|saida[1]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.546      ; 1.383      ;
; 1.165  ; ULA:ULA1|saida[2]        ; registrador:RegB|temp[2]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.298      ; 1.160      ;
; 1.167  ; registrador:RegA|temp[4] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.248      ; 1.122      ;
; 1.171  ; ULA:ULA1|saida[0]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.520      ; 1.418      ;
; 1.193  ; ULA:ULA1|saida[4]        ; registrador:RegPC|temp[4]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.300      ; 1.190      ;
; 1.195  ; ULA:ULA1|saida[2]        ; registrador:RegPC|temp[2]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.294      ; 1.186      ;
; 1.219  ; ULA:ULA1|saida[0]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.524      ; 1.470      ;
; 1.228  ; ULA:ULA1|saida[1]        ; registrador:RegPC|temp[1]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.235      ; 1.160      ;
; 1.231  ; ULA:ULA1|saida[5]        ; registrador:RegPC|temp[5]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.202      ; 1.130      ;
; 1.237  ; ULA:ULA1|saida[5]        ; registrador:RegB|temp[5]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.207      ; 1.141      ;
; 1.238  ; ULA:ULA1|saida[0]        ; registrador:RegPC|temp[0]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.205      ; 1.140      ;
; 1.258  ; ULA:ULA1|saida[1]        ; registrador:RegB|temp[1]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.235      ; 1.190      ;
; 1.271  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.423      ; 1.891      ;
; 1.309  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.337      ; 1.843      ;
; 1.316  ; registrador:RegB|temp[4] ; registrador:RegA|temp[4]                                                                                ; clk          ; clk         ; -0.500       ; 0.193      ; 1.186      ;
; 1.332  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.332      ; 1.861      ;
; 1.384  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.333      ; 1.914      ;
; 1.449  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.425      ; 2.071      ;
; 1.454  ; ULA:ULA1|saida[0]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.335      ; 1.986      ;
; 1.493  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.336      ; 2.026      ;
; 1.495  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.338      ; 2.030      ;
; 1.495  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.426      ; 2.118      ;
; 1.495  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.426      ; 2.118      ;
; 1.498  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.337      ; 2.032      ;
; 1.503  ; registrador:RegB|temp[3] ; registrador:RegA|temp[3]                                                                                ; clk          ; clk         ; -0.500       ; 0.194      ; 1.374      ;
; 1.513  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.331      ; 2.041      ;
; 1.518  ; registrador:RegB|temp[0] ; registrador:RegA|temp[0]                                                                                ; clk          ; clk         ; -0.500       ; 0.190      ; 1.385      ;
; 1.520  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.332      ; 2.049      ;
; 1.520  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.332      ; 2.049      ;
; 1.537  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.428      ; 2.162      ;
; 1.542  ; ULA:ULA1|saida[0]        ; registrador:RegB|temp[0]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.209      ; 1.448      ;
; 1.559  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.332      ; 2.088      ;
; 1.559  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.332      ; 2.088      ;
; 1.566  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.365      ; 2.128      ;
; 1.573  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.337      ; 2.107      ;
; 1.589  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.360      ; 2.146      ;
; 1.603  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.424      ; 2.224      ;
; 1.603  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.424      ; 2.224      ;
; 1.610  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.430      ; 2.237      ;
; 1.628  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.425      ; 2.250      ;
; 1.630  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.425      ; 2.252      ;
; 1.641  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.361      ; 2.199      ;
; 1.641  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.361      ; 2.199      ;
; 1.674  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.336      ; 2.207      ;
; 1.677  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.338      ; 2.212      ;
; 1.692  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.430      ; 2.319      ;
; 1.692  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.331      ; 2.220      ;
; 1.697  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.333      ; 2.227      ;
; 1.718  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.428      ; 2.343      ;
+--------+--------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ULA:ULA1|N'                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 1.698 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[1] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.310      ; 3.038      ;
; 1.699 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[5] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.309      ; 3.038      ;
; 1.915 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[2] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.187      ; 3.132      ;
; 1.927 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[6] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.313      ; 3.270      ;
; 1.931 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[7] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.314      ; 3.275      ;
; 1.964 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[0] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.315      ; 3.309      ;
; 2.159 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[3] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.192      ; 3.381      ;
; 2.161 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[4] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.192      ; 3.383      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ULA_en'                                                                               ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 2.365 ; ULA:ULA1|temp[0] ; ULA:ULA1|saida[0] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -2.104     ; 0.301      ;
; 2.366 ; ULA:ULA1|temp[5] ; ULA:ULA1|saida[5] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -2.100     ; 0.306      ;
; 2.379 ; ULA:ULA1|temp[3] ; ULA:ULA1|saida[3] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -2.102     ; 0.317      ;
; 2.407 ; ULA:ULA1|temp[1] ; ULA:ULA1|saida[1] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -2.128     ; 0.319      ;
; 2.470 ; ULA:ULA1|temp[7] ; ULA:ULA1|N        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.855     ; 0.655      ;
; 2.483 ; ULA:ULA1|temp[6] ; ULA:ULA1|saida[6] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -2.219     ; 0.304      ;
; 2.516 ; ULA:ULA1|temp[5] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.766     ; 0.790      ;
; 2.572 ; ULA:ULA1|temp[4] ; ULA:ULA1|saida[4] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -2.187     ; 0.425      ;
; 2.676 ; ULA:ULA1|temp[2] ; ULA:ULA1|saida[2] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -2.291     ; 0.425      ;
; 2.738 ; ULA:ULA1|temp[0] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.768     ; 1.010      ;
; 2.919 ; ULA:ULA1|temp[4] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.757     ; 1.202      ;
; 3.098 ; ULA:ULA1|temp[6] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.885     ; 1.253      ;
; 3.130 ; ULA:ULA1|temp[2] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.862     ; 1.308      ;
; 3.172 ; ULA:ULA1|temp[7] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.853     ; 1.359      ;
; 3.194 ; ULA:ULA1|temp[3] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.767     ; 1.467      ;
; 3.233 ; ULA:ULA1|temp[1] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.765     ; 1.508      ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[0]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[1]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[2]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[3]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[4]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[5]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[6]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[7]                                                                               ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[0]                                                                               ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[1]                                                                               ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[2]                                                                               ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[3]                                                                               ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[4]                                                                               ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[5]                                                                               ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[6]                                                                               ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[7]                                                                               ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[0]                                                                                ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[1]                                                                                ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[3]                                                                                ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[4]                                                                                ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[6]                                                                                ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[2]                                                                                ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[5]                                                                                ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[7]                                                                                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[0]                                                                                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[1]                                                                                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[2]                                                                                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[3]                                                                                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[4]                                                                                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[5]                                                                                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[6]                                                                                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[7]                                                                                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[0]                                                                               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[1]                                                                               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[3]                                                                               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[4]                                                                               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[6]                                                                               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[2]                                                                               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[5]                                                                               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[7]                                                                               ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RAM1|altsyncram_component|auto_generated|ram_block1a0|clk0                                              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ROM1|altsyncram_component|auto_generated|ram_block1a0|clk0                                              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ROM1|altsyncram_component|auto_generated|ram_block1a0|clk1                                              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[0]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[1]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[3]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[4]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[6]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[0]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[1]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[2]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[3]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[4]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[5]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[6]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[7]|clk                                                                                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegPC|temp[0]|clk                                                                                       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegPC|temp[1]|clk                                                                                       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegPC|temp[3]|clk                                                                                       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegPC|temp[4]|clk                                                                                       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegPC|temp[6]|clk                                                                                       ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[2]|clk                                                                                        ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[5]|clk                                                                                        ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[7]|clk                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ULA_ctrl[0]'                                                            ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]                  ;
; 0.260  ; 0.260        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[8]        ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[0]        ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[10]       ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[12]       ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[15]       ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[4]        ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[11]       ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[13]       ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[2]        ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[3]        ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[9]        ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[5]        ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[6]        ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[7]        ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[2]             ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[6]             ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[7]             ;
; 0.280  ; 0.280        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[8]|datad      ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[4]|datad           ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[0]|datad      ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[10]|datad     ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[12]|datad     ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[15]|datad     ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[4]|datad      ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[11]|datad     ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[13]|datad     ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[2]|datad      ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[0]|datad           ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[2]|datac           ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[3]|datad           ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[5]|datad           ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[3]|datad      ;
; 0.283  ; 0.283        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[1]        ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[1]|datad           ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[9]|datad      ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[1]|datac      ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[5]|datad      ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[6]|datad      ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[7]|datad      ;
; 0.287  ; 0.287        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[6]|datac           ;
; 0.287  ; 0.287        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[14]|datac     ;
; 0.288  ; 0.288        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[14]       ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[7]|datac           ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[4]             ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[0]             ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[3]             ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[5]             ;
; 0.293  ; 0.293        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[1]             ;
; 0.298  ; 0.298        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA1|Mux25~0|datac           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0clkctrl|inclk[0] ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0clkctrl|outclk   ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0|combout         ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|o          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|i          ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|o          ;
; 0.690  ; 0.690        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0|combout         ;
; 0.692  ; 0.692        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0clkctrl|inclk[0] ;
; 0.692  ; 0.692        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0clkctrl|outclk   ;
; 0.700  ; 0.700        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA1|Mux25~0|datac           ;
; 0.705  ; 0.705        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[0]             ;
; 0.705  ; 0.705        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[1]             ;
; 0.705  ; 0.705        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[3]             ;
; 0.705  ; 0.705        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[5]             ;
; 0.707  ; 0.707        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[4]             ;
; 0.708  ; 0.708        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[7]|datac           ;
; 0.709  ; 0.709        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[14]       ;
; 0.710  ; 0.710        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[6]|datac           ;
; 0.710  ; 0.710        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[14]|datac     ;
; 0.711  ; 0.711        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[6]|datad      ;
; 0.712  ; 0.712        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[1]|datac      ;
; 0.712  ; 0.712        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[5]|datad      ;
; 0.712  ; 0.712        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[7]|datad      ;
; 0.713  ; 0.713        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[9]|datad      ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[0]|datad           ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[1]|datad           ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[2]|datac           ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[3]|datad           ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[5]|datad           ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[11]|datad     ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[13]|datad     ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[3]|datad      ;
; 0.714  ; 0.714        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[1]        ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[4]|datad           ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[10]|datad     ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[15]|datad     ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[2]|datad      ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[8]|datad      ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[0]|datad      ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[12]|datad     ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[4]|datad      ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[7]             ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[6]             ;
; 0.724  ; 0.724        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[2]             ;
; 0.731  ; 0.731        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[6]        ;
; 0.732  ; 0.732        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[5]        ;
; 0.732  ; 0.732        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[7]        ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[9]        ;
; 0.734  ; 0.734        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[11]       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ULA_en'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ULA_en ; Rise       ; ULA_en                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~inputclkctrl|inclk[0] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~inputclkctrl|outclk   ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|N                   ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|Z                   ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|N|datac                 ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|Z|datac                 ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[1]            ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[1]|datac          ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[0]            ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[3]            ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[5]            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[0]|datac          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[3]|datac          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[5]|datac          ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[6]            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[6]|datac          ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[2]|datad          ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[4]|datad          ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[2]            ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[4]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~input|i               ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[2]            ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[4]            ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[2]|datad          ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[4]|datad          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[5]|datac          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[0]|datac          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[3]|datac          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[6]|datac          ;
; 0.586  ; 0.586        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[5]            ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[0]            ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[3]            ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[6]            ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[1]|datac          ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[1]            ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|N|datac                 ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|Z|datac                 ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|N                   ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|Z                   ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~inputclkctrl|inclk[0] ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ULA:ULA1|N'                                                                ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------+
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~1|datac           ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[1]               ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[5]               ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[6]               ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~1|combout         ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[0]               ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[7]               ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[2]|datad             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[3]|datad             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[4]|datad             ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[1]|datac             ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|inclk[0] ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|outclk   ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[5]|datac             ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[6]|datac             ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2|combout         ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[0]|datac             ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]|datac             ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[2]               ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[3]               ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[4]               ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; ULA1|N|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; ULA1|N|combout                    ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~2|datad           ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[3]               ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[4]               ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[2]               ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[0]|datac             ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[6]|datac             ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]|datac             ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2|combout         ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[1]|datac             ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[5]|datac             ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|inclk[0] ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|outclk   ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[3]|datad             ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[4]|datad             ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[2]|datad             ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~1|combout         ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[0]               ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[6]               ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[7]               ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[1]               ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[5]               ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~1|datac           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; Buss_C_ctrl  ; ULA_ctrl[0] ; 6.592 ; 7.118 ; Rise       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; 7.622 ; 8.128 ; Rise       ; ULA_ctrl[0]     ;
; Buss_C_ctrl  ; ULA_ctrl[0] ; 4.857 ; 5.268 ; Fall       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; 5.205 ; 5.705 ; Fall       ; ULA_ctrl[0]     ;
; ULA_ctrl[*]  ; ULA_ctrl[0] ; 4.251 ; 4.676 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[0] ; ULA_ctrl[0] ; 1.553 ; 1.731 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[1] ; ULA_ctrl[0] ; 4.082 ; 4.561 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[2] ; ULA_ctrl[0] ; 4.165 ; 4.670 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[3] ; ULA_ctrl[0] ; 4.251 ; 4.676 ; Fall       ; ULA_ctrl[0]     ;
; B_en         ; clk         ; 3.054 ; 3.606 ; Rise       ; clk             ;
; IR_en        ; clk         ; 2.680 ; 3.215 ; Rise       ; clk             ;
; PC_en        ; clk         ; 2.378 ; 2.848 ; Rise       ; clk             ;
; mRam_en      ; clk         ; 1.742 ; 2.134 ; Rise       ; clk             ;
; mRom_en      ; clk         ; 2.291 ; 2.802 ; Rise       ; clk             ;
; A_en         ; clk         ; 2.227 ; 2.704 ; Fall       ; clk             ;
; A_sel[*]     ; clk         ; 4.650 ; 5.208 ; Fall       ; clk             ;
;  A_sel[0]    ; clk         ; 4.650 ; 5.208 ; Fall       ; clk             ;
;  A_sel[1]    ; clk         ; 4.328 ; 4.792 ; Fall       ; clk             ;
; RAM_IN[*]    ; clk         ; 2.848 ; 3.431 ; Fall       ; clk             ;
;  RAM_IN[0]   ; clk         ; 2.510 ; 3.054 ; Fall       ; clk             ;
;  RAM_IN[1]   ; clk         ; 2.303 ; 2.788 ; Fall       ; clk             ;
;  RAM_IN[2]   ; clk         ; 2.848 ; 3.431 ; Fall       ; clk             ;
;  RAM_IN[3]   ; clk         ; 2.682 ; 3.233 ; Fall       ; clk             ;
;  RAM_IN[4]   ; clk         ; 2.641 ; 3.179 ; Fall       ; clk             ;
;  RAM_IN[5]   ; clk         ; 2.357 ; 2.858 ; Fall       ; clk             ;
;  RAM_IN[6]   ; clk         ; 2.701 ; 3.275 ; Fall       ; clk             ;
;  RAM_IN[7]   ; clk         ; 2.485 ; 3.032 ; Fall       ; clk             ;
+--------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; Buss_C_ctrl  ; ULA_ctrl[0] ; -2.561 ; -3.032 ; Rise       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; -2.381 ; -2.898 ; Rise       ; ULA_ctrl[0]     ;
; Buss_C_ctrl  ; ULA_ctrl[0] ; -1.126 ; -1.535 ; Fall       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; -2.065 ; -2.589 ; Fall       ; ULA_ctrl[0]     ;
; ULA_ctrl[*]  ; ULA_ctrl[0] ; 0.385  ; 0.209  ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[0] ; ULA_ctrl[0] ; 0.385  ; 0.209  ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[1] ; ULA_ctrl[0] ; -0.850 ; -1.292 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[2] ; ULA_ctrl[0] ; -0.879 ; -1.370 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[3] ; ULA_ctrl[0] ; -1.254 ; -1.658 ; Fall       ; ULA_ctrl[0]     ;
; B_en         ; clk         ; -2.591 ; -3.080 ; Rise       ; clk             ;
; IR_en        ; clk         ; -2.171 ; -2.626 ; Rise       ; clk             ;
; PC_en        ; clk         ; -1.752 ; -2.165 ; Rise       ; clk             ;
; mRam_en      ; clk         ; -1.324 ; -1.706 ; Rise       ; clk             ;
; mRom_en      ; clk         ; -1.787 ; -2.211 ; Rise       ; clk             ;
; A_en         ; clk         ; -1.704 ; -2.166 ; Fall       ; clk             ;
; A_sel[*]     ; clk         ; -2.595 ; -3.063 ; Fall       ; clk             ;
;  A_sel[0]    ; clk         ; -2.895 ; -3.375 ; Fall       ; clk             ;
;  A_sel[1]    ; clk         ; -2.595 ; -3.063 ; Fall       ; clk             ;
; RAM_IN[*]    ; clk         ; -1.812 ; -2.270 ; Fall       ; clk             ;
;  RAM_IN[0]   ; clk         ; -2.002 ; -2.492 ; Fall       ; clk             ;
;  RAM_IN[1]   ; clk         ; -1.812 ; -2.270 ; Fall       ; clk             ;
;  RAM_IN[2]   ; clk         ; -2.333 ; -2.887 ; Fall       ; clk             ;
;  RAM_IN[3]   ; clk         ; -2.211 ; -2.728 ; Fall       ; clk             ;
;  RAM_IN[4]   ; clk         ; -2.169 ; -2.688 ; Fall       ; clk             ;
;  RAM_IN[5]   ; clk         ; -1.862 ; -2.337 ; Fall       ; clk             ;
;  RAM_IN[6]   ; clk         ; -2.142 ; -2.661 ; Fall       ; clk             ;
;  RAM_IN[7]   ; clk         ; -2.035 ; -2.564 ; Fall       ; clk             ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; N             ; ULA:ULA1|N ; 4.934 ;       ; Rise       ; ULA:ULA1|N      ;
; RAM_OUT[*]    ; ULA:ULA1|N ; 9.122 ; 9.039 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[0]   ; ULA:ULA1|N ; 9.018 ; 8.975 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[1]   ; ULA:ULA1|N ; 8.540 ; 8.454 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[2]   ; ULA:ULA1|N ; 8.933 ; 8.963 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[3]   ; ULA:ULA1|N ; 8.177 ; 8.106 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[4]   ; ULA:ULA1|N ; 8.071 ; 7.985 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[5]   ; ULA:ULA1|N ; 8.033 ; 7.942 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[6]   ; ULA:ULA1|N ; 9.122 ; 9.039 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[7]   ; ULA:ULA1|N ; 8.278 ; 8.174 ; Rise       ; ULA:ULA1|N      ;
; N             ; ULA:ULA1|N ;       ; 4.884 ; Fall       ; ULA:ULA1|N      ;
; Z             ; ULA_en     ; 6.995 ; 6.886 ; Fall       ; ULA_en          ;
; IR[*]         ; clk        ; 8.854 ; 8.824 ; Rise       ; clk             ;
;  IR[0]        ; clk        ; 7.269 ; 7.246 ; Rise       ; clk             ;
;  IR[1]        ; clk        ; 7.596 ; 7.512 ; Rise       ; clk             ;
;  IR[2]        ; clk        ; 7.068 ; 6.980 ; Rise       ; clk             ;
;  IR[3]        ; clk        ; 7.287 ; 7.229 ; Rise       ; clk             ;
;  IR[4]        ; clk        ; 8.854 ; 8.824 ; Rise       ; clk             ;
;  IR[5]        ; clk        ; 6.767 ; 6.693 ; Rise       ; clk             ;
;  IR[6]        ; clk        ; 7.122 ; 7.086 ; Rise       ; clk             ;
;  IR[7]        ; clk        ; 7.667 ; 7.629 ; Rise       ; clk             ;
; teste_D[*]    ; clk        ; 8.544 ; 8.623 ; Rise       ; clk             ;
;  teste_D[0]   ; clk        ; 7.636 ; 7.680 ; Rise       ; clk             ;
;  teste_D[1]   ; clk        ; 7.699 ; 7.756 ; Rise       ; clk             ;
;  teste_D[2]   ; clk        ; 8.150 ; 8.252 ; Rise       ; clk             ;
;  teste_D[3]   ; clk        ; 8.544 ; 8.623 ; Rise       ; clk             ;
;  teste_D[4]   ; clk        ; 7.194 ; 7.163 ; Rise       ; clk             ;
;  teste_D[5]   ; clk        ; 8.158 ; 8.207 ; Rise       ; clk             ;
;  teste_D[6]   ; clk        ; 8.023 ; 8.072 ; Rise       ; clk             ;
;  teste_D[7]   ; clk        ; 7.135 ; 7.079 ; Rise       ; clk             ;
; teste_ULA[*]  ; clk        ; 8.130 ; 8.236 ; Rise       ; clk             ;
;  teste_ULA[0] ; clk        ; 8.130 ; 8.236 ; Rise       ; clk             ;
;  teste_ULA[1] ; clk        ; 7.311 ; 7.324 ; Rise       ; clk             ;
;  teste_ULA[2] ; clk        ; 6.876 ; 6.863 ; Rise       ; clk             ;
;  teste_ULA[3] ; clk        ; 6.980 ; 6.907 ; Rise       ; clk             ;
;  teste_ULA[4] ; clk        ; 7.018 ; 6.985 ; Rise       ; clk             ;
;  teste_ULA[5] ; clk        ; 7.076 ; 7.061 ; Rise       ; clk             ;
;  teste_ULA[6] ; clk        ; 6.974 ; 6.917 ; Rise       ; clk             ;
;  teste_ULA[7] ; clk        ; 7.046 ; 7.044 ; Rise       ; clk             ;
; teste_C[*]    ; clk        ; 8.138 ; 8.115 ; Fall       ; clk             ;
;  teste_C[0]   ; clk        ; 6.950 ; 6.891 ; Fall       ; clk             ;
;  teste_C[1]   ; clk        ; 7.239 ; 7.167 ; Fall       ; clk             ;
;  teste_C[2]   ; clk        ; 7.387 ; 7.328 ; Fall       ; clk             ;
;  teste_C[3]   ; clk        ; 8.138 ; 8.115 ; Fall       ; clk             ;
;  teste_C[4]   ; clk        ; 7.953 ; 8.017 ; Fall       ; clk             ;
;  teste_C[5]   ; clk        ; 6.629 ; 6.582 ; Fall       ; clk             ;
;  teste_C[6]   ; clk        ; 7.099 ; 7.054 ; Fall       ; clk             ;
;  teste_C[7]   ; clk        ; 6.629 ; 6.579 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; N             ; ULA:ULA1|N ; 4.773 ;       ; Rise       ; ULA:ULA1|N      ;
; RAM_OUT[*]    ; ULA:ULA1|N ; 7.749 ; 7.658 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[0]   ; ULA:ULA1|N ; 8.724 ; 8.681 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[1]   ; ULA:ULA1|N ; 8.233 ; 8.148 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[2]   ; ULA:ULA1|N ; 8.613 ; 8.637 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[3]   ; ULA:ULA1|N ; 7.889 ; 7.817 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[4]   ; ULA:ULA1|N ; 7.786 ; 7.699 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[5]   ; ULA:ULA1|N ; 7.749 ; 7.658 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[6]   ; ULA:ULA1|N ; 8.795 ; 8.711 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[7]   ; ULA:ULA1|N ; 7.986 ; 7.882 ; Rise       ; ULA:ULA1|N      ;
; N             ; ULA:ULA1|N ;       ; 4.721 ; Fall       ; ULA:ULA1|N      ;
; Z             ; ULA_en     ; 6.780 ; 6.672 ; Fall       ; ULA_en          ;
; IR[*]         ; clk        ; 6.563 ; 6.487 ; Rise       ; clk             ;
;  IR[0]        ; clk        ; 7.046 ; 7.019 ; Rise       ; clk             ;
;  IR[1]        ; clk        ; 7.360 ; 7.274 ; Rise       ; clk             ;
;  IR[2]        ; clk        ; 6.853 ; 6.764 ; Rise       ; clk             ;
;  IR[3]        ; clk        ; 7.061 ; 7.002 ; Rise       ; clk             ;
;  IR[4]        ; clk        ; 8.567 ; 8.534 ; Rise       ; clk             ;
;  IR[5]        ; clk        ; 6.563 ; 6.487 ; Rise       ; clk             ;
;  IR[6]        ; clk        ; 6.904 ; 6.864 ; Rise       ; clk             ;
;  IR[7]        ; clk        ; 7.427 ; 7.386 ; Rise       ; clk             ;
; teste_D[*]    ; clk        ; 6.894 ; 6.835 ; Rise       ; clk             ;
;  teste_D[0]   ; clk        ; 7.379 ; 7.417 ; Rise       ; clk             ;
;  teste_D[1]   ; clk        ; 7.435 ; 7.485 ; Rise       ; clk             ;
;  teste_D[2]   ; clk        ; 7.873 ; 7.967 ; Rise       ; clk             ;
;  teste_D[3]   ; clk        ; 8.250 ; 8.322 ; Rise       ; clk             ;
;  teste_D[4]   ; clk        ; 6.955 ; 6.921 ; Rise       ; clk             ;
;  teste_D[5]   ; clk        ; 7.904 ; 7.949 ; Rise       ; clk             ;
;  teste_D[6]   ; clk        ; 7.751 ; 7.794 ; Rise       ; clk             ;
;  teste_D[7]   ; clk        ; 6.894 ; 6.835 ; Rise       ; clk             ;
; teste_ULA[*]  ; clk        ; 6.649 ; 6.633 ; Rise       ; clk             ;
;  teste_ULA[0] ; clk        ; 7.853 ; 7.951 ; Rise       ; clk             ;
;  teste_ULA[1] ; clk        ; 7.066 ; 7.074 ; Rise       ; clk             ;
;  teste_ULA[2] ; clk        ; 6.649 ; 6.633 ; Rise       ; clk             ;
;  teste_ULA[3] ; clk        ; 6.751 ; 6.676 ; Rise       ; clk             ;
;  teste_ULA[4] ; clk        ; 6.786 ; 6.750 ; Rise       ; clk             ;
;  teste_ULA[5] ; clk        ; 6.841 ; 6.823 ; Rise       ; clk             ;
;  teste_ULA[6] ; clk        ; 6.741 ; 6.683 ; Rise       ; clk             ;
;  teste_ULA[7] ; clk        ; 6.812 ; 6.806 ; Rise       ; clk             ;
; teste_C[*]    ; clk        ; 6.417 ; 6.365 ; Fall       ; clk             ;
;  teste_C[0]   ; clk        ; 6.728 ; 6.667 ; Fall       ; clk             ;
;  teste_C[1]   ; clk        ; 7.003 ; 6.930 ; Fall       ; clk             ;
;  teste_C[2]   ; clk        ; 7.146 ; 7.085 ; Fall       ; clk             ;
;  teste_C[3]   ; clk        ; 7.862 ; 7.837 ; Fall       ; clk             ;
;  teste_C[4]   ; clk        ; 7.690 ; 7.748 ; Fall       ; clk             ;
;  teste_C[5]   ; clk        ; 6.418 ; 6.368 ; Fall       ; clk             ;
;  teste_C[6]   ; clk        ; 6.869 ; 6.822 ; Fall       ; clk             ;
;  teste_C[7]   ; clk        ; 6.417 ; 6.365 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                 ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 129.5 MHz  ; 129.5 MHz       ; clk         ;      ;
; 182.22 MHz ; 182.22 MHz      ; ULA_ctrl[0] ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ULA_ctrl[0] ; -4.730 ; -89.880       ;
; clk         ; -3.361 ; -46.007       ;
; ULA_en      ; -3.057 ; -21.249       ;
; ULA:ULA1|N  ; -1.999 ; -15.025       ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Hold Summary    ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ULA_ctrl[0] ; -0.171 ; -0.554        ;
; clk         ; 0.042  ; 0.000         ;
; ULA:ULA1|N  ; 1.521  ; 0.000         ;
; ULA_en      ; 2.084  ; 0.000         ;
+-------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -53.088                   ;
; ULA_ctrl[0] ; -3.000 ; -3.000                    ;
; ULA_en      ; -3.000 ; -3.000                    ;
; ULA:ULA1|N  ; 0.452  ; 0.000                     ;
+-------------+--------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ULA_ctrl[0]'                                                                                         ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -4.730 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 6.352      ;
; -4.706 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.319      ; 6.321      ;
; -4.697 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 6.339      ;
; -4.684 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 6.306      ;
; -4.642 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 6.263      ;
; -4.627 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 6.249      ;
; -4.614 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.481      ; 6.288      ;
; -4.600 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 6.213      ;
; -4.587 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 6.228      ;
; -4.579 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.319      ; 6.194      ;
; -4.578 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 6.200      ;
; -4.541 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 6.182      ;
; -4.522 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.319      ; 6.137      ;
; -4.497 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 6.119      ;
; -4.487 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.481      ; 6.161      ;
; -4.484 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 6.125      ;
; -4.459 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 6.081      ;
; -4.459 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.319      ; 6.074      ;
; -4.441 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 6.083      ;
; -4.439 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.346      ; 6.081      ;
; -4.430 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.481      ; 6.104      ;
; -4.411 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 6.053      ;
; -4.394 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.319      ; 6.009      ;
; -4.394 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 6.016      ;
; -4.392 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 6.005      ;
; -4.386 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 6.007      ;
; -4.385 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 6.027      ;
; -4.372 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 6.014      ;
; -4.370 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 5.992      ;
; -4.368 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 5.990      ;
; -4.367 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.481      ; 6.041      ;
; -4.364 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.319      ; 5.979      ;
; -4.355 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 5.997      ;
; -4.354 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 5.995      ;
; -4.345 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 5.966      ;
; -4.344 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 5.957      ;
; -4.341 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.325      ; 5.955      ;
; -4.330 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 5.951      ;
; -4.322 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 5.944      ;
; -4.316 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 5.957      ;
; -4.302 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.481      ; 5.976      ;
; -4.300 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 5.921      ;
; -4.272 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.481      ; 5.946      ;
; -4.267 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 5.880      ;
; -4.267 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 5.889      ;
; -4.258 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 5.880      ;
; -4.251 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 5.892      ;
; -4.231 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.346      ; 5.873      ;
; -4.229 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.346      ; 5.871      ;
; -4.224 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.435      ; 5.451      ;
; -4.197 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.325      ; 5.811      ;
; -4.183 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.346      ; 5.825      ;
; -4.131 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.435      ; 5.358      ;
; -4.119 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.424      ; 5.339      ;
; -4.112 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 5.733      ;
; -4.109 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.346      ; 5.751      ;
; -4.105 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.325      ; 5.719      ;
; -4.100 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.346      ; 5.742      ;
; -4.089 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.319      ; 5.704      ;
; -4.081 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.450      ; 5.327      ;
; -4.077 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.435      ; 5.304      ;
; -4.076 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 5.698      ;
; -4.058 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.435      ; 5.285      ;
; -4.047 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.325      ; 5.661      ;
; -4.046 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.430      ; 5.268      ;
; -4.045 ; registrador:RegIR|temp[7] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.330      ; 5.667      ;
; -4.037 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[5]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.324      ; 5.646      ;
; -4.032 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 5.645      ;
; -4.027 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.586      ; 5.306      ;
; -4.026 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 5.639      ;
; -4.017 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.424      ; 5.237      ;
; -4.015 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.419      ; 5.230      ;
; -4.014 ; registrador:RegB|temp[0]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.547      ; 5.853      ;
; -4.014 ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.547      ; 5.853      ;
; -4.012 ; registrador:RegA|temp[7]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.435      ; 5.239      ;
; -4.012 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.430      ; 5.234      ;
; -4.010 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.424      ; 5.230      ;
; -3.999 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.419      ; 5.214      ;
; -3.997 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.481      ; 5.671      ;
; -3.990 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.445      ; 5.232      ;
; -3.988 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.450      ; 5.234      ;
; -3.976 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.430      ; 5.198      ;
; -3.972 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.424      ; 5.192      ;
; -3.957 ; registrador:RegA|temp[7]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.424      ; 5.177      ;
; -3.956 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.419      ; 5.171      ;
; -3.953 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.428      ; 5.171      ;
; -3.951 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.450      ; 5.198      ;
; -3.947 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.445      ; 5.189      ;
; -3.945 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.323      ; 5.566      ;
; -3.942 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 5.584      ;
; -3.941 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.423      ; 5.154      ;
; -3.940 ; registrador:RegIR|temp[7] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.319      ; 5.555      ;
; -3.935 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.423      ; 5.156      ;
; -3.934 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.450      ; 5.180      ;
; -3.933 ; registrador:RegIR|temp[6] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 1.345      ; 5.574      ;
; -3.933 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.450      ; 5.180      ;
; -3.931 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.435      ; 5.158      ;
; -3.925 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.586      ; 5.204      ;
; -3.923 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.581      ; 5.197      ;
; -3.921 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 1.445      ; 5.163      ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.361 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[1]                                                                                ; clk          ; clk         ; 0.500        ; -0.217     ; 3.639      ;
; -3.332 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[3]                                                                                ; clk          ; clk         ; 0.500        ; -0.217     ; 3.610      ;
; -3.169 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[7]                                                                                ; clk          ; clk         ; 0.500        ; -0.222     ; 3.442      ;
; -3.019 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[4]                                                                                ; clk          ; clk         ; 0.500        ; -0.217     ; 3.297      ;
; -2.940 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[5]                                                                                ; clk          ; clk         ; 0.500        ; -0.222     ; 3.213      ;
; -2.856 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[0]                                                                                ; clk          ; clk         ; 0.500        ; -0.222     ; 3.129      ;
; -2.817 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[6]                                                                                ; clk          ; clk         ; 0.500        ; -0.222     ; 3.090      ;
; -2.767 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[2]                                                                                ; clk          ; clk         ; 0.500        ; -0.222     ; 3.040      ;
; -1.665 ; registrador:RegB|temp[1]                                                                                ; registrador:RegA|temp[1]                                                                                ; clk          ; clk         ; 0.500        ; 0.061      ; 2.221      ;
; -1.532 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[7]                                                                               ; clk          ; clk         ; 1.000        ; -0.117     ; 2.353      ;
; -1.532 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[6]                                                                               ; clk          ; clk         ; 1.000        ; -0.117     ; 2.353      ;
; -1.532 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[5]                                                                               ; clk          ; clk         ; 1.000        ; -0.117     ; 2.353      ;
; -1.532 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[4]                                                                               ; clk          ; clk         ; 1.000        ; -0.117     ; 2.353      ;
; -1.532 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[3]                                                                               ; clk          ; clk         ; 1.000        ; -0.117     ; 2.353      ;
; -1.532 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[2]                                                                               ; clk          ; clk         ; 1.000        ; -0.117     ; 2.353      ;
; -1.532 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[1]                                                                               ; clk          ; clk         ; 1.000        ; -0.117     ; 2.353      ;
; -1.532 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[0]                                                                               ; clk          ; clk         ; 1.000        ; -0.117     ; 2.353      ;
; -1.477 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.100      ; 2.552      ;
; -1.473 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.100      ; 2.548      ;
; -1.407 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.105      ; 2.487      ;
; -1.358 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.128      ; 2.461      ;
; -1.356 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.128      ; 2.459      ;
; -1.334 ; registrador:RegB|temp[5]                                                                                ; registrador:RegA|temp[5]                                                                                ; clk          ; clk         ; 0.500        ; 0.055      ; 1.884      ;
; -1.329 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.185      ; 2.489      ;
; -1.325 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.185      ; 2.485      ;
; -1.286 ; registrador:RegB|temp[2]                                                                                ; registrador:RegA|temp[2]                                                                                ; clk          ; clk         ; 0.500        ; 0.056      ; 1.837      ;
; -1.286 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.098      ; 2.359      ;
; -1.282 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.098      ; 2.355      ;
; -1.275 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.133      ; 2.383      ;
; -1.269 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.100      ; 2.344      ;
; -1.268 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.100      ; 2.343      ;
; -1.267 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.100      ; 2.342      ;
; -1.259 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.190      ; 2.424      ;
; -1.250 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.105      ; 2.330      ;
; -1.249 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.105      ; 2.329      ;
; -1.216 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.103      ; 2.294      ;
; -1.213 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.187      ; 2.375      ;
; -1.209 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.187      ; 2.371      ;
; -1.151 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.128      ; 2.254      ;
; -1.151 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.128      ; 2.254      ;
; -1.151 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.128      ; 2.254      ;
; -1.147 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.099      ; 2.221      ;
; -1.145 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.099      ; 2.219      ;
; -1.143 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.192      ; 2.310      ;
; -1.135 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.133      ; 2.243      ;
; -1.132 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.133      ; 2.240      ;
; -1.126 ; registrador:RegB|temp[6]                                                                                ; registrador:RegA|temp[6]                                                                                ; clk          ; clk         ; 0.500        ; 0.055      ; 1.676      ;
; -1.121 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.185      ; 2.281      ;
; -1.120 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.185      ; 2.280      ;
; -1.119 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.185      ; 2.279      ;
; -1.102 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.190      ; 2.267      ;
; -1.101 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.190      ; 2.266      ;
; -1.100 ; registrador:RegB|temp[7]                                                                                ; registrador:RegA|temp[7]                                                                                ; clk          ; clk         ; 0.500        ; 0.055      ; 1.650      ;
; -1.078 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.098      ; 2.151      ;
; -1.077 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.098      ; 2.150      ;
; -1.076 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.098      ; 2.149      ;
; -1.059 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.103      ; 2.137      ;
; -1.058 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.103      ; 2.136      ;
; -1.052 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.104      ; 2.131      ;
; -1.005 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.187      ; 2.167      ;
; -1.004 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.187      ; 2.166      ;
; -1.003 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.187      ; 2.165      ;
; -0.986 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.192      ; 2.153      ;
; -0.985 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.192      ; 2.152      ;
; -0.940 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.099      ; 2.014      ;
; -0.940 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.099      ; 2.014      ;
; -0.940 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.099      ; 2.014      ;
; -0.924 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.104      ; 2.003      ;
; -0.921 ; ULA:ULA1|saida[0]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.101      ; 1.997      ;
; -0.921 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.104      ; 2.000      ;
; -0.918 ; ULA:ULA1|saida[0]                                                                                       ; registrador:RegB|temp[0]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.013     ; 1.380      ;
; -0.855 ; registrador:RegB|temp[0]                                                                                ; registrador:RegA|temp[0]                                                                                ; clk          ; clk         ; 0.500        ; 0.056      ; 1.406      ;
; -0.791 ; registrador:RegB|temp[3]                                                                                ; registrador:RegA|temp[3]                                                                                ; clk          ; clk         ; 0.500        ; 0.061      ; 1.347      ;
; -0.644 ; ULA:ULA1|saida[0]                                                                                       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.264      ; 1.408      ;
; -0.638 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegB|temp[1]                                                                                ; ULA_en       ; clk         ; 0.500        ; 0.015      ; 1.128      ;
; -0.633 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegB|temp[5]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.015     ; 1.093      ;
; -0.633 ; registrador:RegB|temp[4]                                                                                ; registrador:RegA|temp[4]                                                                                ; clk          ; clk         ; 0.500        ; 0.060      ; 1.188      ;
; -0.632 ; ULA:ULA1|saida[0]                                                                                       ; registrador:RegPC|temp[0]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.016     ; 1.091      ;
; -0.615 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegPC|temp[5]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.020     ; 1.070      ;
; -0.610 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegPC|temp[1]                                                                               ; ULA_en       ; clk         ; 0.500        ; 0.014      ; 1.099      ;
; -0.600 ; ULA:ULA1|saida[0]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.260      ; 1.360      ;
; -0.590 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegPC|temp[4]                                                                               ; ULA_en       ; clk         ; 0.500        ; 0.073      ; 1.138      ;
; -0.585 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegPC|temp[2]                                                                               ; ULA_en       ; clk         ; 0.500        ; 0.067      ; 1.127      ;
; -0.563 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegB|temp[2]                                                                                ; ULA_en       ; clk         ; 0.500        ; 0.072      ; 1.110      ;
; -0.548 ; ULA:ULA1|saida[1]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.287      ; 1.335      ;
; -0.480 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegB|temp[6]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.014     ; 0.941      ;
; -0.470 ; registrador:RegA|temp[4]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; 0.102      ; 1.092      ;
; -0.452 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegPC|temp[6]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.018     ; 0.909      ;
; -0.430 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegB|temp[3]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.013     ; 0.892      ;
; -0.393 ; ULA:ULA1|saida[5]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.257      ; 1.150      ;
; -0.364 ; ULA:ULA1|N                                                                                              ; registrador:RegA|temp[6]                                                                                ; ULA:ULA1|N   ; clk         ; 0.500        ; 2.295      ; 3.144      ;
; -0.360 ; ULA:ULA1|N                                                                                              ; registrador:RegA|temp[0]                                                                                ; ULA:ULA1|N   ; clk         ; 0.500        ; 2.295      ; 3.140      ;
; -0.351 ; ULA:ULA1|saida[1]                                                                                       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.291      ; 1.142      ;
; -0.341 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegB|temp[4]                                                                                ; ULA_en       ; clk         ; 0.500        ; 0.074      ; 0.890      ;
; -0.305 ; registrador:RegA|temp[3]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; 0.102      ; 0.927      ;
; -0.300 ; ULA:ULA1|saida[2]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.344      ; 1.144      ;
; -0.296 ; registrador:RegA|temp[6]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; 0.107      ; 0.923      ;
; -0.294 ; ULA:ULA1|N                                                                                              ; registrador:RegA|temp[3]                                                                                ; ULA:ULA1|N   ; clk         ; 0.500        ; 2.300      ; 3.079      ;
; -0.289 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegPC|temp[3]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.014     ; 0.750      ;
; -0.282 ; registrador:RegA|temp[5]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; 0.107      ; 0.909      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ULA_en'                                                                                ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -3.057 ; ULA:ULA1|temp[1] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.820     ; 1.428      ;
; -3.027 ; ULA:ULA1|temp[3] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.823     ; 1.395      ;
; -2.996 ; ULA:ULA1|temp[7] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.903     ; 1.284      ;
; -2.975 ; ULA:ULA1|temp[2] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.910     ; 1.256      ;
; -2.955 ; ULA:ULA1|temp[6] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.933     ; 1.213      ;
; -2.765 ; ULA:ULA1|temp[4] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.813     ; 1.143      ;
; -2.595 ; ULA:ULA1|temp[0] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.824     ; 0.962      ;
; -2.405 ; ULA:ULA1|temp[5] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.822     ; 0.774      ;
; -2.384 ; ULA:ULA1|temp[2] ; ULA:ULA1|saida[2] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.225     ; 0.425      ;
; -2.365 ; ULA:ULA1|temp[7] ; ULA:ULA1|N        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.905     ; 0.638      ;
; -2.293 ; ULA:ULA1|temp[6] ; ULA:ULA1|saida[6] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.166     ; 0.290      ;
; -2.286 ; ULA:ULA1|temp[5] ; ULA:ULA1|saida[5] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.055     ; 0.292      ;
; -2.283 ; ULA:ULA1|temp[4] ; ULA:ULA1|saida[4] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.130     ; 0.425      ;
; -2.212 ; ULA:ULA1|temp[1] ; ULA:ULA1|saida[1] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.082     ; 0.302      ;
; -2.192 ; ULA:ULA1|temp[3] ; ULA:ULA1|saida[3] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.058     ; 0.301      ;
; -2.177 ; ULA:ULA1|temp[0] ; ULA:ULA1|saida[0] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -2.060     ; 0.286      ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ULA:ULA1|N'                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.999 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[4] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.838      ; 3.186      ;
; -1.998 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[3] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.838      ; 3.184      ;
; -1.959 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[0] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.944      ; 3.118      ;
; -1.934 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[6] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.942      ; 3.087      ;
; -1.934 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[7] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.944      ; 3.092      ;
; -1.775 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[2] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.835      ; 2.958      ;
; -1.713 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[1] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.940      ; 2.864      ;
; -1.713 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[5] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.940      ; 2.863      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ULA_ctrl[0]'                                                                                          ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.171 ; ULA_ctrl[0]               ; ULA:ULA1|temp[6]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.300      ; 4.129      ;
; -0.128 ; ULA_ctrl[0]               ; ULA:ULA1|temp[2]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.277      ; 4.149      ;
; -0.107 ; ULA_ctrl[0]               ; ULA:ULA1|temp[7]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.270      ; 4.163      ;
; -0.093 ; ULA_ctrl[0]               ; ULA:ULA1|temp[0]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.191      ; 4.098      ;
; -0.055 ; ULA_ctrl[0]               ; ULA:ULA1|temp[4]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.180      ; 4.125      ;
; 0.031  ; ULA_ctrl[0]               ; ULA:ULA1|temp[1]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.187      ; 4.218      ;
; 0.051  ; ULA_ctrl[0]               ; ULA:ULA1|temp[3]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.190      ; 4.241      ;
; 0.058  ; ULA_ctrl[0]               ; ULA:ULA1|temp[5]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 4.189      ; 4.247      ;
; 0.165  ; ULA_ctrl[0]               ; ULA:ULA1|temp[6]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.300      ; 3.985      ;
; 0.197  ; ULA_ctrl[0]               ; ULA:ULA1|temp[0]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.191      ; 3.908      ;
; 0.204  ; ULA_ctrl[0]               ; ULA:ULA1|temp[2]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.277      ; 4.001      ;
; 0.229  ; ULA_ctrl[0]               ; ULA:ULA1|temp[7]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.270      ; 4.019      ;
; 0.259  ; ULA_ctrl[0]               ; ULA:ULA1|temp[4]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.180      ; 3.959      ;
; 0.324  ; registrador:RegA|temp[6]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.005      ; 2.369      ;
; 0.367  ; ULA_ctrl[0]               ; ULA:ULA1|temp[1]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.187      ; 4.074      ;
; 0.387  ; ULA_ctrl[0]               ; ULA:ULA1|temp[3]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.190      ; 4.097      ;
; 0.394  ; ULA_ctrl[0]               ; ULA:ULA1|temp[5]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 4.189      ; 4.103      ;
; 0.514  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.880      ; 2.434      ;
; 0.523  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.982      ; 2.545      ;
; 0.544  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[0]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.896      ; 2.480      ;
; 0.580  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.000      ; 2.620      ;
; 0.587  ; registrador:RegA|temp[7]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.975      ; 2.602      ;
; 0.606  ; registrador:RegA|temp[5]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.894      ; 2.540      ;
; 0.634  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.890      ; 2.564      ;
; 0.638  ; registrador:RegPC|temp[2] ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.100      ; 2.278      ;
; 0.668  ; registrador:RegA|temp[6]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.975      ; 2.683      ;
; 0.707  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.916      ; 2.663      ;
; 0.710  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.887      ; 2.637      ;
; 0.711  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.970      ; 2.721      ;
; 0.714  ; registrador:RegA|temp[5]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.005      ; 2.759      ;
; 0.732  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.000      ; 2.772      ;
; 0.738  ; registrador:RegPC|temp[6] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.122      ; 2.400      ;
; 0.803  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.977      ; 2.820      ;
; 0.804  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.005      ; 2.849      ;
; 0.816  ; registrador:RegPC|temp[5] ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.012      ; 2.368      ;
; 0.834  ; registrador:RegB|temp[0]  ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.917      ; 2.791      ;
; 0.837  ; registrador:RegA|temp[5]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.975      ; 2.852      ;
; 0.855  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.970      ; 2.865      ;
; 0.856  ; registrador:RegPC|temp[7] ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.093      ; 2.489      ;
; 0.861  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.889      ; 2.790      ;
; 0.862  ; registrador:RegPC|temp[0] ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.920      ; 2.822      ;
; 0.863  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.000      ; 2.903      ;
; 0.868  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.895      ; 2.803      ;
; 0.879  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.880      ; 2.799      ;
; 0.886  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.006      ; 2.432      ;
; 0.898  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.937      ; 2.875      ;
; 0.898  ; registrador:RegB|temp[6]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.937      ; 2.875      ;
; 0.927  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.975      ; 2.942      ;
; 0.927  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.890      ; 2.857      ;
; 0.932  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.982      ; 2.954      ;
; 0.934  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[2]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.789      ; 2.763      ;
; 0.951  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.885      ; 2.876      ;
; 0.955  ; registrador:RegB|temp[6]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.118      ; 2.613      ;
; 0.958  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[4]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.767      ; 2.765      ;
; 0.976  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp_mult[2]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.789      ; 2.805      ;
; 0.986  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.970      ; 2.996      ;
; 0.991  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp_mult[2]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.789      ; 2.820      ;
; 0.992  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 2.005      ; 3.037      ;
; 0.998  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.088      ; 2.626      ;
; 1.005  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.889      ; 2.934      ;
; 1.010  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.880      ; 2.930      ;
; 1.023  ; registrador:RegB|temp[0]  ; ULA:ULA1|temp[0]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.010      ; 2.573      ;
; 1.025  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.795      ; 2.860      ;
; 1.034  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.917      ; 2.991      ;
; 1.035  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[3]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.780      ; 2.855      ;
; 1.049  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.892      ; 2.981      ;
; 1.056  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.895      ; 2.991      ;
; 1.061  ; registrador:RegPC|temp[4] ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.999      ; 2.600      ;
; 1.077  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.894      ; 3.011      ;
; 1.089  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp_mult[4]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.767      ; 2.896      ;
; 1.090  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.937      ; 3.067      ;
; 1.092  ; registrador:RegB|temp[4]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.998      ; 2.630      ;
; 1.095  ; registrador:RegPC|temp[3] ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.009      ; 2.644      ;
; 1.102  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp_mult[4]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.767      ; 2.909      ;
; 1.109  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.778      ; 2.927      ;
; 1.110  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.008      ; 2.658      ;
; 1.115  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.975      ; 3.130      ;
; 1.117  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.795      ; 2.952      ;
; 1.124  ; registrador:RegB|temp[5]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.937      ; 3.101      ;
; 1.126  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.095      ; 2.761      ;
; 1.131  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp_mult[3]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.780      ; 2.951      ;
; 1.135  ; ULA:ULA1|temp_mult[2]     ; ULA:ULA1|temp[2]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 0.345      ; 1.000      ;
; 1.136  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.889      ; 3.065      ;
; 1.137  ; registrador:RegPC|temp[4] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.119      ; 2.796      ;
; 1.139  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.885      ; 3.064      ;
; 1.144  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[5]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.772      ; 2.956      ;
; 1.146  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp_mult[3]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.780      ; 2.966      ;
; 1.165  ; registrador:RegB|temp[4]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.118      ; 2.823      ;
; 1.166  ; registrador:RegB|temp[4]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.937      ; 3.143      ;
; 1.183  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.096      ; 2.819      ;
; 1.187  ; ULA:ULA1|temp_mult[7]     ; ULA:ULA1|temp[7]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 0.355      ; 1.062      ;
; 1.189  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.773      ; 3.002      ;
; 1.193  ; registrador:RegPC|temp[3] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.119      ; 2.852      ;
; 1.195  ; registrador:RegPC|temp[5] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.123      ; 2.858      ;
; 1.200  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.937      ; 3.177      ;
; 1.206  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.794      ; 3.040      ;
; 1.207  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.005      ; 2.752      ;
; 1.208  ; registrador:RegPC|temp[6] ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 2.092      ; 2.840      ;
; 1.211  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.795      ; 3.046      ;
; 1.220  ; registrador:RegB|temp[6]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.795      ; 3.055      ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                 ;
+-------+--------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.042 ; ULA:ULA1|N               ; registrador:RegPC|temp[7]                                                                               ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.263      ; 2.479      ;
; 0.043 ; ULA:ULA1|N               ; registrador:RegA|temp[4]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.385      ; 2.602      ;
; 0.049 ; ULA:ULA1|N               ; registrador:RegB|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.269      ; 2.492      ;
; 0.061 ; ULA:ULA1|N               ; registrador:RegA|temp[2]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.380      ; 2.615      ;
; 0.062 ; ULA:ULA1|N               ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.546      ; 2.807      ;
; 0.106 ; ULA:ULA1|N               ; registrador:RegA|temp[6]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.380      ; 2.660      ;
; 0.106 ; ULA:ULA1|N               ; registrador:RegA|temp[0]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.380      ; 2.660      ;
; 0.136 ; ULA:ULA1|N               ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.550      ; 2.885      ;
; 0.189 ; ULA:ULA1|N               ; registrador:RegA|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.380      ; 2.743      ;
; 0.211 ; ULA:ULA1|N               ; registrador:RegA|temp[1]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.385      ; 2.770      ;
; 0.228 ; ULA:ULA1|N               ; registrador:RegA|temp[5]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.380      ; 2.782      ;
; 0.286 ; ULA:ULA1|N               ; registrador:RegA|temp[3]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 2.385      ; 2.845      ;
; 0.507 ; ULA:ULA1|N               ; registrador:RegPC|temp[7]                                                                               ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.263      ; 2.444      ;
; 0.514 ; ULA:ULA1|N               ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.546      ; 2.759      ;
; 0.528 ; ULA:ULA1|N               ; registrador:RegB|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.269      ; 2.471      ;
; 0.539 ; ULA:ULA1|N               ; registrador:RegA|temp[4]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.385      ; 2.598      ;
; 0.557 ; ULA:ULA1|N               ; registrador:RegA|temp[2]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.380      ; 2.611      ;
; 0.603 ; ULA:ULA1|N               ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.550      ; 2.852      ;
; 0.608 ; ULA:ULA1|N               ; registrador:RegA|temp[6]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.380      ; 2.662      ;
; 0.609 ; ULA:ULA1|N               ; registrador:RegA|temp[0]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.380      ; 2.663      ;
; 0.661 ; ULA:ULA1|saida[4]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.500      ; 0.870      ;
; 0.666 ; ULA:ULA1|saida[4]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.496      ; 0.871      ;
; 0.670 ; registrador:RegA|temp[2] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.226      ; 0.585      ;
; 0.674 ; registrador:RegA|temp[7] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.226      ; 0.589      ;
; 0.703 ; ULA:ULA1|N               ; registrador:RegA|temp[1]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.385      ; 2.762      ;
; 0.704 ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.246      ; 1.134      ;
; 0.716 ; ULA:ULA1|N               ; registrador:RegA|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.380      ; 2.770      ;
; 0.720 ; ULA:ULA1|N               ; registrador:RegA|temp[5]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.380      ; 2.774      ;
; 0.722 ; ULA:ULA1|saida[5]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.416      ; 0.847      ;
; 0.734 ; ULA:ULA1|saida[3]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.414      ; 0.857      ;
; 0.746 ; ULA:ULA1|saida[3]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.418      ; 0.873      ;
; 0.751 ; ULA:ULA1|saida[6]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.416      ; 0.876      ;
; 0.774 ; ULA:ULA1|N               ; registrador:RegA|temp[3]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 2.385      ; 2.833      ;
; 0.775 ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.280      ; 1.239      ;
; 0.776 ; ULA:ULA1|saida[6]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.412      ; 0.897      ;
; 0.864 ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.335      ; 1.383      ;
; 0.869 ; ULA:ULA1|saida[2]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.498      ; 1.076      ;
; 0.872 ; ULA:ULA1|saida[3]        ; registrador:RegPC|temp[3]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.136      ; 0.692      ;
; 0.893 ; ULA:ULA1|saida[2]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.494      ; 1.096      ;
; 0.926 ; registrador:RegA|temp[5] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.226      ; 0.841      ;
; 0.930 ; registrador:RegA|temp[0] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.226      ; 0.845      ;
; 0.930 ; registrador:RegA|temp[1] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.221      ; 0.840      ;
; 0.937 ; ULA:ULA1|saida[1]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.445      ; 1.091      ;
; 0.942 ; registrador:RegA|temp[6] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.226      ; 0.857      ;
; 0.944 ; registrador:RegA|temp[3] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.221      ; 0.854      ;
; 0.947 ; ULA:ULA1|saida[4]        ; registrador:RegB|temp[4]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.219      ; 0.850      ;
; 0.976 ; ULA:ULA1|saida[5]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.412      ; 1.097      ;
; 0.992 ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.246      ; 1.422      ;
; 1.031 ; ULA:ULA1|saida[3]        ; registrador:RegB|temp[3]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.136      ; 0.851      ;
; 1.053 ; ULA:ULA1|saida[6]        ; registrador:RegPC|temp[6]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.130      ; 0.867      ;
; 1.075 ; ULA:ULA1|saida[6]        ; registrador:RegB|temp[6]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.135      ; 0.894      ;
; 1.120 ; registrador:RegA|temp[4] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.221      ; 1.030      ;
; 1.131 ; ULA:ULA1|saida[1]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.441      ; 1.281      ;
; 1.156 ; ULA:ULA1|saida[2]        ; registrador:RegB|temp[2]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.216      ; 1.056      ;
; 1.168 ; ULA:ULA1|saida[2]        ; registrador:RegPC|temp[2]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.211      ; 1.063      ;
; 1.169 ; ULA:ULA1|saida[0]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.415      ; 1.293      ;
; 1.186 ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.328      ; 1.698      ;
; 1.189 ; ULA:ULA1|saida[4]        ; registrador:RegPC|temp[4]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.218      ; 1.091      ;
; 1.197 ; ULA:ULA1|saida[1]        ; registrador:RegPC|temp[1]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.163      ; 1.044      ;
; 1.199 ; ULA:ULA1|saida[5]        ; registrador:RegPC|temp[5]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.129      ; 1.012      ;
; 1.206 ; ULA:ULA1|saida[0]        ; registrador:RegPC|temp[0]                                                                               ; ULA_en       ; clk         ; -0.500       ; 0.133      ; 1.023      ;
; 1.209 ; ULA:ULA1|saida[5]        ; registrador:RegB|temp[5]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.135      ; 1.028      ;
; 1.210 ; ULA:ULA1|saida[0]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.419      ; 1.338      ;
; 1.219 ; ULA:ULA1|saida[1]        ; registrador:RegB|temp[1]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.163      ; 1.066      ;
; 1.240 ; registrador:RegB|temp[4] ; registrador:RegA|temp[4]                                                                                ; clk          ; clk         ; -0.500       ; 0.174      ; 1.078      ;
; 1.241 ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.251      ; 1.676      ;
; 1.259 ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.246      ; 1.689      ;
; 1.311 ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.246      ; 1.741      ;
; 1.342 ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.330      ; 1.856      ;
; 1.370 ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.251      ; 1.805      ;
; 1.378 ; ULA:ULA1|saida[0]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.249      ; 1.811      ;
; 1.387 ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.330      ; 1.901      ;
; 1.387 ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.330      ; 1.901      ;
; 1.388 ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.246      ; 1.818      ;
; 1.405 ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.251      ; 1.840      ;
; 1.414 ; registrador:RegB|temp[3] ; registrador:RegA|temp[3]                                                                                ; clk          ; clk         ; -0.500       ; 0.174      ; 1.252      ;
; 1.422 ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.246      ; 1.852      ;
; 1.424 ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.253      ; 1.861      ;
; 1.424 ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.246      ; 1.854      ;
; 1.425 ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.333      ; 1.942      ;
; 1.433 ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.246      ; 1.863      ;
; 1.433 ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.246      ; 1.863      ;
; 1.441 ; registrador:RegB|temp[0] ; registrador:RegA|temp[0]                                                                                ; clk          ; clk         ; -0.500       ; 0.170      ; 1.275      ;
; 1.472 ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.280      ; 1.936      ;
; 1.476 ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.251      ; 1.911      ;
; 1.488 ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.328      ; 2.000      ;
; 1.488 ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.328      ; 2.000      ;
; 1.490 ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.275      ; 1.949      ;
; 1.492 ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.335      ; 2.011      ;
; 1.495 ; ULA:ULA1|saida[0]        ; registrador:RegB|temp[0]                                                                                ; ULA_en       ; clk         ; -0.500       ; 0.137      ; 1.316      ;
; 1.508 ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.330      ; 2.022      ;
; 1.509 ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.330      ; 2.023      ;
; 1.535 ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.275      ; 1.994      ;
; 1.535 ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.275      ; 1.994      ;
; 1.536 ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.253      ; 1.973      ;
; 1.538 ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.251      ; 1.973      ;
; 1.554 ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.248      ; 1.986      ;
; 1.554 ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.246      ; 1.984      ;
; 1.567 ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.335      ; 2.086      ;
; 1.593 ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.333      ; 2.110      ;
+-------+--------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ULA:ULA1|N'                                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 1.521 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[1] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.180      ; 2.731      ;
; 1.522 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[5] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.179      ; 2.731      ;
; 1.728 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[2] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.070      ; 2.828      ;
; 1.730 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[6] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.182      ; 2.942      ;
; 1.734 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[7] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.184      ; 2.948      ;
; 1.762 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[0] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.184      ; 2.976      ;
; 1.946 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[3] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.074      ; 3.050      ;
; 1.949 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[4] ; clk          ; ULA:ULA1|N  ; 0.000        ; 1.074      ; 3.053      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ULA_en'                                                                                ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 2.084 ; ULA:ULA1|temp[5] ; ULA:ULA1|saida[5] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.844     ; 0.280      ;
; 2.084 ; ULA:ULA1|temp[0] ; ULA:ULA1|saida[0] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.849     ; 0.275      ;
; 2.095 ; ULA:ULA1|temp[3] ; ULA:ULA1|saida[3] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.847     ; 0.288      ;
; 2.122 ; ULA:ULA1|temp[1] ; ULA:ULA1|saida[1] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.872     ; 0.290      ;
; 2.190 ; ULA:ULA1|temp[6] ; ULA:ULA1|saida[6] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.952     ; 0.278      ;
; 2.229 ; ULA:ULA1|temp[7] ; ULA:ULA1|N        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.682     ; 0.587      ;
; 2.270 ; ULA:ULA1|temp[4] ; ULA:ULA1|saida[4] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.924     ; 0.386      ;
; 2.275 ; ULA:ULA1|temp[5] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.602     ; 0.713      ;
; 2.362 ; ULA:ULA1|temp[2] ; ULA:ULA1|saida[2] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -2.016     ; 0.386      ;
; 2.469 ; ULA:ULA1|temp[0] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.604     ; 0.905      ;
; 2.650 ; ULA:ULA1|temp[4] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.593     ; 1.097      ;
; 2.800 ; ULA:ULA1|temp[6] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.709     ; 1.131      ;
; 2.832 ; ULA:ULA1|temp[2] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.687     ; 1.185      ;
; 2.871 ; ULA:ULA1|temp[7] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.680     ; 1.231      ;
; 2.877 ; ULA:ULA1|temp[3] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.603     ; 1.314      ;
; 2.914 ; ULA:ULA1|temp[1] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.600     ; 1.354      ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[0]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[1]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[2]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[3]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[4]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[5]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[6]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[7]                                                                               ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.115  ; 0.345        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.115  ; 0.345        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.122  ; 0.352        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[0]                                                                               ;
; 0.122  ; 0.352        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[1]                                                                               ;
; 0.122  ; 0.352        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[2]                                                                               ;
; 0.122  ; 0.352        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[3]                                                                               ;
; 0.122  ; 0.352        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[4]                                                                               ;
; 0.122  ; 0.352        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[5]                                                                               ;
; 0.122  ; 0.352        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[6]                                                                               ;
; 0.122  ; 0.352        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[7]                                                                               ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[1]                                                                                ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[3]                                                                                ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[4]                                                                                ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[2]                                                                                ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[5]                                                                                ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[7]                                                                                ;
; 0.180  ; 0.396        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[0]                                                                                ;
; 0.180  ; 0.396        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[6]                                                                                ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[0]                                                                                ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[4]                                                                                ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[5]                                                                                ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[6]                                                                                ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[7]                                                                                ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[1]                                                                               ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[3]                                                                               ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[4]                                                                               ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[1]                                                                                ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[2]                                                                                ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[3]                                                                                ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[2]                                                                               ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[5]                                                                               ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[7]                                                                               ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[0]                                                                               ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[6]                                                                               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegPC|temp[0]                                                                               ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegPC|temp[6]                                                                               ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegB|temp[0]                                                                                ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegB|temp[1]                                                                                ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegB|temp[2]                                                                                ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegB|temp[3]                                                                                ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegB|temp[4]                                                                                ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegB|temp[5]                                                                                ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegB|temp[6]                                                                                ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegB|temp[7]                                                                                ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegPC|temp[1]                                                                               ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegPC|temp[2]                                                                               ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegPC|temp[3]                                                                               ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegPC|temp[4]                                                                               ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegPC|temp[5]                                                                               ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; registrador:RegPC|temp[7]                                                                               ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[1]|clk                                                                                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[3]|clk                                                                                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[4]|clk                                                                                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[0]|clk                                                                                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[4]|clk                                                                                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[5]|clk                                                                                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[6]|clk                                                                                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[7]|clk                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ULA_ctrl[0]'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]                  ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[0]        ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[12]       ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[4]        ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[8]        ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[11]       ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[13]       ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[2]        ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[3]        ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[10]       ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[15]       ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[9]        ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[5]        ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[6]        ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[7]        ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[2]             ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[1]        ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[12]|datad     ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[4]|datad      ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[0]|datad      ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[3]|datad      ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[8]|datad      ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[6]             ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[4]|datad           ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[10]|datad     ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[11]|datad     ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[13]|datad     ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[15]|datad     ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[2]|datad      ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[7]             ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[2]|datac           ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[9]|datad      ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[14]       ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[0]|datad           ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[1]|datad           ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[3]|datad           ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[5]|datad           ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[1]|datac      ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[6]|datac           ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[14]|datac     ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[5]|datad      ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[6]|datad      ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[7]|datad      ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[7]|datac           ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[4]             ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[0]             ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[1]             ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[3]             ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[5]             ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0clkctrl|inclk[0] ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0clkctrl|outclk   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA1|Mux25~0|datac           ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0|combout         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|o          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|i          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|o          ;
; 0.657  ; 0.657        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0|combout         ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA1|Mux25~0|datac           ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0clkctrl|inclk[0] ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0clkctrl|outclk   ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[0]             ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[1]             ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[3]             ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[5]             ;
; 0.688  ; 0.688        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[4]             ;
; 0.693  ; 0.693        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[7]|datac           ;
; 0.694  ; 0.694        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[6]|datac           ;
; 0.695  ; 0.695        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[0]|datad           ;
; 0.695  ; 0.695        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[14]|datac     ;
; 0.695  ; 0.695        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[1]|datac      ;
; 0.695  ; 0.695        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[5]|datad      ;
; 0.695  ; 0.695        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[6]|datad      ;
; 0.695  ; 0.695        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[7]|datad      ;
; 0.696  ; 0.696        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[1]|datad           ;
; 0.696  ; 0.696        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[2]|datac           ;
; 0.696  ; 0.696        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[3]|datad           ;
; 0.696  ; 0.696        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[5]|datad           ;
; 0.696  ; 0.696        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[9]|datad      ;
; 0.697  ; 0.697        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[10]|datad     ;
; 0.697  ; 0.697        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[15]|datad     ;
; 0.697  ; 0.697        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[7]             ;
; 0.697  ; 0.697        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[14]       ;
; 0.698  ; 0.698        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[4]|datad           ;
; 0.698  ; 0.698        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[11]|datad     ;
; 0.698  ; 0.698        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[13]|datad     ;
; 0.698  ; 0.698        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[2]|datad      ;
; 0.698  ; 0.698        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[3]|datad      ;
; 0.698  ; 0.698        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[6]             ;
; 0.699  ; 0.699        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[0]|datad      ;
; 0.699  ; 0.699        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[12]|datad     ;
; 0.699  ; 0.699        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[4]|datad      ;
; 0.699  ; 0.699        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[8]|datad      ;
; 0.700  ; 0.700        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[2]             ;
; 0.700  ; 0.700        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[1]        ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[5]        ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[6]        ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[7]        ;
; 0.719  ; 0.719        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[9]        ;
; 0.720  ; 0.720        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[10]       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ULA_en'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ULA_en ; Rise       ; ULA_en                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~inputclkctrl|outclk   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[1]|datac          ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|Z|datac                 ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[1]            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|N|datac                 ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|Z                   ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|N                   ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[0]|datac          ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[3]|datac          ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[5]|datac          ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[6]|datac          ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[0]            ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[3]            ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[5]            ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[6]            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[2]|datad          ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[4]|datad          ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[2]            ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[4]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~input|i               ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[2]            ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[4]            ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[2]|datad          ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[4]|datad          ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[6]            ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[0]            ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[3]            ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[5]            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[6]|datac          ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[0]|datac          ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[3]|datac          ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[5]|datac          ;
; 0.618  ; 0.618        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|N                   ;
; 0.618  ; 0.618        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|Z                   ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|N|datac                 ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|Z|datac                 ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[1]            ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[1]|datac          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~inputclkctrl|inclk[0] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ULA:ULA1|N'                                                                 ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------+
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[2]|datad             ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[1]               ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[5]               ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[3]|datad             ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[4]|datad             ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[0]               ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[6]               ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[7]               ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[1]|datac             ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[5]|datac             ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[0]|datac             ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[6]|datac             ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]|datac             ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[2]               ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[3]               ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[4]               ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~1|datac           ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~1|combout         ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|inclk[0] ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|outclk   ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2|combout         ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; ULA1|N|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; ULA1|N|combout                    ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~2|datad           ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2|combout         ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|inclk[0] ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|outclk   ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~1|combout         ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~1|datac           ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[3]               ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[4]               ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[2]               ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[0]|datac             ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[6]|datac             ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]|datac             ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[1]|datac             ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[5]|datac             ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[0]               ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[6]               ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[7]               ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[3]|datad             ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[4]|datad             ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[1]               ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[5]               ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[2]|datad             ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; Buss_C_ctrl  ; ULA_ctrl[0] ; 5.829 ; 6.264 ; Rise       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; 6.738 ; 7.167 ; Rise       ; ULA_ctrl[0]     ;
; Buss_C_ctrl  ; ULA_ctrl[0] ; 4.279 ; 4.580 ; Fall       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; 4.592 ; 5.000 ; Fall       ; ULA_ctrl[0]     ;
; ULA_ctrl[*]  ; ULA_ctrl[0] ; 3.770 ; 4.115 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[0] ; ULA_ctrl[0] ; 1.427 ; 1.545 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[1] ; ULA_ctrl[0] ; 3.580 ; 3.944 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[2] ; ULA_ctrl[0] ; 3.718 ; 4.103 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[3] ; ULA_ctrl[0] ; 3.770 ; 4.115 ; Fall       ; ULA_ctrl[0]     ;
; B_en         ; clk         ; 2.699 ; 3.129 ; Rise       ; clk             ;
; IR_en        ; clk         ; 2.347 ; 2.773 ; Rise       ; clk             ;
; PC_en        ; clk         ; 2.064 ; 2.448 ; Rise       ; clk             ;
; mRam_en      ; clk         ; 1.513 ; 1.818 ; Rise       ; clk             ;
; mRom_en      ; clk         ; 1.991 ; 2.405 ; Rise       ; clk             ;
; A_en         ; clk         ; 1.935 ; 2.313 ; Fall       ; clk             ;
; A_sel[*]     ; clk         ; 4.151 ; 4.532 ; Fall       ; clk             ;
;  A_sel[0]    ; clk         ; 4.151 ; 4.532 ; Fall       ; clk             ;
;  A_sel[1]    ; clk         ; 3.841 ; 4.206 ; Fall       ; clk             ;
; RAM_IN[*]    ; clk         ; 2.498 ; 2.951 ; Fall       ; clk             ;
;  RAM_IN[0]   ; clk         ; 2.189 ; 2.602 ; Fall       ; clk             ;
;  RAM_IN[1]   ; clk         ; 1.995 ; 2.378 ; Fall       ; clk             ;
;  RAM_IN[2]   ; clk         ; 2.498 ; 2.951 ; Fall       ; clk             ;
;  RAM_IN[3]   ; clk         ; 2.347 ; 2.767 ; Fall       ; clk             ;
;  RAM_IN[4]   ; clk         ; 2.312 ; 2.719 ; Fall       ; clk             ;
;  RAM_IN[5]   ; clk         ; 2.041 ; 2.440 ; Fall       ; clk             ;
;  RAM_IN[6]   ; clk         ; 2.360 ; 2.804 ; Fall       ; clk             ;
;  RAM_IN[7]   ; clk         ; 2.169 ; 2.596 ; Fall       ; clk             ;
+--------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; Buss_C_ctrl  ; ULA_ctrl[0] ; -2.225 ; -2.631 ; Rise       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; -2.083 ; -2.499 ; Rise       ; ULA_ctrl[0]     ;
; Buss_C_ctrl  ; ULA_ctrl[0] ; -0.942 ; -1.270 ; Fall       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; -1.807 ; -2.228 ; Fall       ; ULA_ctrl[0]     ;
; ULA_ctrl[*]  ; ULA_ctrl[0] ; 0.315  ; 0.171  ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[0] ; ULA_ctrl[0] ; 0.315  ; 0.171  ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[1] ; ULA_ctrl[0] ; -0.657 ; -1.056 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[2] ; ULA_ctrl[0] ; -0.724 ; -1.095 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[3] ; ULA_ctrl[0] ; -1.032 ; -1.379 ; Fall       ; ULA_ctrl[0]     ;
; B_en         ; clk         ; -2.276 ; -2.664 ; Rise       ; clk             ;
; IR_en        ; clk         ; -1.903 ; -2.267 ; Rise       ; clk             ;
; PC_en        ; clk         ; -1.492 ; -1.843 ; Rise       ; clk             ;
; mRam_en      ; clk         ; -1.131 ; -1.428 ; Rise       ; clk             ;
; mRom_en      ; clk         ; -1.538 ; -1.893 ; Rise       ; clk             ;
; A_en         ; clk         ; -1.461 ; -1.842 ; Fall       ; clk             ;
; A_sel[*]     ; clk         ; -2.282 ; -2.624 ; Fall       ; clk             ;
;  A_sel[0]    ; clk         ; -2.550 ; -2.925 ; Fall       ; clk             ;
;  A_sel[1]    ; clk         ; -2.282 ; -2.624 ; Fall       ; clk             ;
; RAM_IN[*]    ; clk         ; -1.557 ; -1.915 ; Fall       ; clk             ;
;  RAM_IN[0]   ; clk         ; -1.729 ; -2.107 ; Fall       ; clk             ;
;  RAM_IN[1]   ; clk         ; -1.557 ; -1.915 ; Fall       ; clk             ;
;  RAM_IN[2]   ; clk         ; -2.040 ; -2.464 ; Fall       ; clk             ;
;  RAM_IN[3]   ; clk         ; -1.928 ; -2.316 ; Fall       ; clk             ;
;  RAM_IN[4]   ; clk         ; -1.889 ; -2.280 ; Fall       ; clk             ;
;  RAM_IN[5]   ; clk         ; -1.602 ; -1.974 ; Fall       ; clk             ;
;  RAM_IN[6]   ; clk         ; -1.861 ; -2.261 ; Fall       ; clk             ;
;  RAM_IN[7]   ; clk         ; -1.768 ; -2.179 ; Fall       ; clk             ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; N             ; ULA:ULA1|N ; 4.449 ;       ; Rise       ; ULA:ULA1|N      ;
; RAM_OUT[*]    ; ULA:ULA1|N ; 8.204 ; 8.085 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[0]   ; ULA:ULA1|N ; 8.043 ; 7.987 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[1]   ; ULA:ULA1|N ; 7.686 ; 7.539 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[2]   ; ULA:ULA1|N ; 8.050 ; 7.998 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[3]   ; ULA:ULA1|N ; 7.361 ; 7.228 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[4]   ; ULA:ULA1|N ; 7.260 ; 7.117 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[5]   ; ULA:ULA1|N ; 7.218 ; 7.090 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[6]   ; ULA:ULA1|N ; 8.204 ; 8.085 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[7]   ; ULA:ULA1|N ; 7.440 ; 7.302 ; Rise       ; ULA:ULA1|N      ;
; N             ; ULA:ULA1|N ;       ; 4.316 ; Fall       ; ULA:ULA1|N      ;
; Z             ; ULA_en     ; 6.287 ; 6.131 ; Fall       ; ULA_en          ;
; IR[*]         ; clk        ; 7.973 ; 7.893 ; Rise       ; clk             ;
;  IR[0]        ; clk        ; 6.522 ; 6.462 ; Rise       ; clk             ;
;  IR[1]        ; clk        ; 6.831 ; 6.698 ; Rise       ; clk             ;
;  IR[2]        ; clk        ; 6.341 ; 6.222 ; Rise       ; clk             ;
;  IR[3]        ; clk        ; 6.540 ; 6.433 ; Rise       ; clk             ;
;  IR[4]        ; clk        ; 7.973 ; 7.893 ; Rise       ; clk             ;
;  IR[5]        ; clk        ; 6.075 ; 5.955 ; Rise       ; clk             ;
;  IR[6]        ; clk        ; 6.399 ; 6.309 ; Rise       ; clk             ;
;  IR[7]        ; clk        ; 6.894 ; 6.795 ; Rise       ; clk             ;
; teste_D[*]    ; clk        ; 7.723 ; 7.697 ; Rise       ; clk             ;
;  teste_D[0]   ; clk        ; 6.898 ; 6.840 ; Rise       ; clk             ;
;  teste_D[1]   ; clk        ; 6.919 ; 6.927 ; Rise       ; clk             ;
;  teste_D[2]   ; clk        ; 7.364 ; 7.360 ; Rise       ; clk             ;
;  teste_D[3]   ; clk        ; 7.723 ; 7.697 ; Rise       ; clk             ;
;  teste_D[4]   ; clk        ; 6.482 ; 6.377 ; Rise       ; clk             ;
;  teste_D[5]   ; clk        ; 7.294 ; 7.294 ; Rise       ; clk             ;
;  teste_D[6]   ; clk        ; 7.254 ; 7.203 ; Rise       ; clk             ;
;  teste_D[7]   ; clk        ; 6.392 ; 6.321 ; Rise       ; clk             ;
; teste_ULA[*]  ; clk        ; 7.352 ; 7.346 ; Rise       ; clk             ;
;  teste_ULA[0] ; clk        ; 7.352 ; 7.346 ; Rise       ; clk             ;
;  teste_ULA[1] ; clk        ; 6.588 ; 6.529 ; Rise       ; clk             ;
;  teste_ULA[2] ; clk        ; 6.176 ; 6.113 ; Rise       ; clk             ;
;  teste_ULA[3] ; clk        ; 6.281 ; 6.165 ; Rise       ; clk             ;
;  teste_ULA[4] ; clk        ; 6.318 ; 6.214 ; Rise       ; clk             ;
;  teste_ULA[5] ; clk        ; 6.366 ; 6.295 ; Rise       ; clk             ;
;  teste_ULA[6] ; clk        ; 6.281 ; 6.164 ; Rise       ; clk             ;
;  teste_ULA[7] ; clk        ; 6.356 ; 6.273 ; Rise       ; clk             ;
; teste_C[*]    ; clk        ; 7.307 ; 7.247 ; Fall       ; clk             ;
;  teste_C[0]   ; clk        ; 6.246 ; 6.153 ; Fall       ; clk             ;
;  teste_C[1]   ; clk        ; 6.525 ; 6.381 ; Fall       ; clk             ;
;  teste_C[2]   ; clk        ; 6.647 ; 6.546 ; Fall       ; clk             ;
;  teste_C[3]   ; clk        ; 7.307 ; 7.247 ; Fall       ; clk             ;
;  teste_C[4]   ; clk        ; 7.179 ; 7.157 ; Fall       ; clk             ;
;  teste_C[5]   ; clk        ; 5.944 ; 5.867 ; Fall       ; clk             ;
;  teste_C[6]   ; clk        ; 6.392 ; 6.289 ; Fall       ; clk             ;
;  teste_C[7]   ; clk        ; 5.945 ; 5.865 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; N             ; ULA:ULA1|N ; 4.303 ;       ; Rise       ; ULA:ULA1|N      ;
; RAM_OUT[*]    ; ULA:ULA1|N ; 6.958 ; 6.831 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[0]   ; ULA:ULA1|N ; 7.774 ; 7.719 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[1]   ; ULA:ULA1|N ; 7.407 ; 7.262 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[2]   ; ULA:ULA1|N ; 7.756 ; 7.702 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[3]   ; ULA:ULA1|N ; 7.096 ; 6.964 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[4]   ; ULA:ULA1|N ; 6.997 ; 6.855 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[5]   ; ULA:ULA1|N ; 6.958 ; 6.831 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[6]   ; ULA:ULA1|N ; 7.904 ; 7.786 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[7]   ; ULA:ULA1|N ; 7.171 ; 7.034 ; Rise       ; ULA:ULA1|N      ;
; N             ; ULA:ULA1|N ;       ; 4.172 ; Fall       ; ULA:ULA1|N      ;
; Z             ; ULA_en     ; 6.093 ; 5.939 ; Fall       ; ULA_en          ;
; IR[*]         ; clk        ; 5.890 ; 5.770 ; Rise       ; clk             ;
;  IR[0]        ; clk        ; 6.319 ; 6.258 ; Rise       ; clk             ;
;  IR[1]        ; clk        ; 6.616 ; 6.484 ; Rise       ; clk             ;
;  IR[2]        ; clk        ; 6.146 ; 6.027 ; Rise       ; clk             ;
;  IR[3]        ; clk        ; 6.338 ; 6.231 ; Rise       ; clk             ;
;  IR[4]        ; clk        ; 7.712 ; 7.631 ; Rise       ; clk             ;
;  IR[5]        ; clk        ; 5.890 ; 5.770 ; Rise       ; clk             ;
;  IR[6]        ; clk        ; 6.201 ; 6.110 ; Rise       ; clk             ;
;  IR[7]        ; clk        ; 6.676 ; 6.576 ; Rise       ; clk             ;
; teste_D[*]    ; clk        ; 6.172 ; 6.101 ; Rise       ; clk             ;
;  teste_D[0]   ; clk        ; 6.663 ; 6.604 ; Rise       ; clk             ;
;  teste_D[1]   ; clk        ; 6.679 ; 6.685 ; Rise       ; clk             ;
;  teste_D[2]   ; clk        ; 7.113 ; 7.104 ; Rise       ; clk             ;
;  teste_D[3]   ; clk        ; 7.456 ; 7.427 ; Rise       ; clk             ;
;  teste_D[4]   ; clk        ; 6.264 ; 6.159 ; Rise       ; clk             ;
;  teste_D[5]   ; clk        ; 7.066 ; 7.065 ; Rise       ; clk             ;
;  teste_D[6]   ; clk        ; 7.006 ; 6.953 ; Rise       ; clk             ;
;  teste_D[7]   ; clk        ; 6.172 ; 6.101 ; Rise       ; clk             ;
; teste_ULA[*]  ; clk        ; 5.971 ; 5.907 ; Rise       ; clk             ;
;  teste_ULA[0] ; clk        ; 7.100 ; 7.090 ; Rise       ; clk             ;
;  teste_ULA[1] ; clk        ; 6.365 ; 6.304 ; Rise       ; clk             ;
;  teste_ULA[2] ; clk        ; 5.971 ; 5.907 ; Rise       ; clk             ;
;  teste_ULA[3] ; clk        ; 6.072 ; 5.956 ; Rise       ; clk             ;
;  teste_ULA[4] ; clk        ; 6.107 ; 6.003 ; Rise       ; clk             ;
;  teste_ULA[5] ; clk        ; 6.154 ; 6.081 ; Rise       ; clk             ;
;  teste_ULA[6] ; clk        ; 6.073 ; 5.958 ; Rise       ; clk             ;
;  teste_ULA[7] ; clk        ; 6.143 ; 6.059 ; Rise       ; clk             ;
; teste_C[*]    ; clk        ; 5.754 ; 5.673 ; Fall       ; clk             ;
;  teste_C[0]   ; clk        ; 6.046 ; 5.952 ; Fall       ; clk             ;
;  teste_C[1]   ; clk        ; 6.312 ; 6.169 ; Fall       ; clk             ;
;  teste_C[2]   ; clk        ; 6.429 ; 6.328 ; Fall       ; clk             ;
;  teste_C[3]   ; clk        ; 7.057 ; 6.997 ; Fall       ; clk             ;
;  teste_C[4]   ; clk        ; 6.941 ; 6.915 ; Fall       ; clk             ;
;  teste_C[5]   ; clk        ; 5.754 ; 5.675 ; Fall       ; clk             ;
;  teste_C[6]   ; clk        ; 6.185 ; 6.081 ; Fall       ; clk             ;
;  teste_C[7]   ; clk        ; 5.754 ; 5.673 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ULA_ctrl[0] ; -2.704 ; -49.745       ;
; ULA_en      ; -1.567 ; -10.867       ;
; clk         ; -1.428 ; -19.434       ;
; ULA:ULA1|N  ; -0.687 ; -4.813        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Hold Summary    ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -0.234 ; -1.642        ;
; ULA_ctrl[0] ; -0.193 ; -0.977        ;
; ULA:ULA1|N  ; 0.666  ; 0.000         ;
; ULA_en      ; 1.377  ; 0.000         ;
+-------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -41.026                   ;
; ULA_ctrl[0] ; -3.000 ; -3.000                    ;
; ULA_en      ; -3.000 ; -3.000                    ;
; ULA:ULA1|N  ; 0.409  ; 0.000                     ;
+-------------+--------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ULA_ctrl[0]'                                                                                         ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.704 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.634      ; 3.382      ;
; -2.699 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.626      ; 3.369      ;
; -2.677 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.860      ; 4.082      ;
; -2.669 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.634      ; 3.347      ;
; -2.664 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.842      ; 4.050      ;
; -2.664 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.626      ; 3.334      ;
; -2.661 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.850      ; 4.055      ;
; -2.658 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.640      ; 3.343      ;
; -2.654 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.640      ; 3.339      ;
; -2.646 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.644      ; 3.335      ;
; -2.645 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.622      ; 3.311      ;
; -2.642 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.630      ; 3.316      ;
; -2.641 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.622      ; 3.307      ;
; -2.638 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.630      ; 3.312      ;
; -2.635 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.622      ; 3.301      ;
; -2.633 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.634      ; 3.311      ;
; -2.633 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.626      ; 3.303      ;
; -2.632 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.630      ; 3.306      ;
; -2.630 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.634      ; 3.308      ;
; -2.629 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.725      ; 3.337      ;
; -2.623 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.644      ; 3.311      ;
; -2.623 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.626      ; 3.293      ;
; -2.618 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.644      ; 3.307      ;
; -2.606 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.644      ; 3.295      ;
; -2.597 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.845      ; 3.988      ;
; -2.596 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.640      ; 3.281      ;
; -2.594 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.941      ; 4.018      ;
; -2.594 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.631      ; 3.267      ;
; -2.594 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.725      ; 3.302      ;
; -2.588 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.644      ; 3.276      ;
; -2.585 ; registrador:RegA|temp[7]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.634      ; 3.263      ;
; -2.584 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.644      ; 3.273      ;
; -2.584 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.627      ; 3.253      ;
; -2.580 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.850      ; 3.974      ;
; -2.580 ; registrador:RegA|temp[7]  ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.626      ; 3.250      ;
; -2.578 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.625      ; 3.249      ;
; -2.575 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.842      ; 3.961      ;
; -2.575 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.721      ; 3.279      ;
; -2.574 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.625      ; 3.245      ;
; -2.571 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.850      ; 3.965      ;
; -2.571 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.721      ; 3.275      ;
; -2.566 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.629      ; 3.241      ;
; -2.565 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.721      ; 3.269      ;
; -2.565 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.629      ; 3.240      ;
; -2.563 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.725      ; 3.271      ;
; -2.555 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.625      ; 3.226      ;
; -2.553 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.725      ; 3.261      ;
; -2.552 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.630      ; 3.226      ;
; -2.552 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.644      ; 3.240      ;
; -2.548 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.630      ; 3.222      ;
; -2.543 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.847      ; 3.932      ;
; -2.543 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.634      ; 3.221      ;
; -2.542 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.640      ; 3.226      ;
; -2.541 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.860      ; 3.945      ;
; -2.540 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.634      ; 3.218      ;
; -2.533 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.630      ; 3.207      ;
; -2.528 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.644      ; 3.216      ;
; -2.522 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.860      ; 3.927      ;
; -2.521 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.850      ; 3.915      ;
; -2.520 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.627      ; 3.189      ;
; -2.516 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.842      ; 3.902      ;
; -2.512 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.634      ; 3.190      ;
; -2.510 ; registrador:RegA|temp[7]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.725      ; 3.218      ;
; -2.506 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.640      ; 3.190      ;
; -2.505 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.941      ; 3.929      ;
; -2.504 ; registrador:RegA|temp[7]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.644      ; 3.192      ;
; -2.502 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.640      ; 3.186      ;
; -2.499 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.860      ; 3.903      ;
; -2.494 ; registrador:RegIR|temp[0] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.860      ; 3.899      ;
; -2.493 ; registrador:RegA|temp[7]  ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.644      ; 3.182      ;
; -2.492 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.860      ; 3.897      ;
; -2.479 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.842      ; 3.865      ;
; -2.478 ; registrador:RegA|temp[0]  ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.634      ; 3.156      ;
; -2.476 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.850      ; 3.870      ;
; -2.464 ; registrador:RegA|temp[7]  ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.634      ; 3.142      ;
; -2.463 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.627      ; 3.132      ;
; -2.462 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.860      ; 3.867      ;
; -2.453 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.646      ; 3.143      ;
; -2.451 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.850      ; 3.845      ;
; -2.449 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.842      ; 3.835      ;
; -2.446 ; registrador:RegIR|temp[4] ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.850      ; 3.840      ;
; -2.446 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.941      ; 3.870      ;
; -2.446 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.631      ; 3.119      ;
; -2.443 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.642      ; 3.129      ;
; -2.442 ; registrador:RegIR|temp[2] ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.862      ; 3.848      ;
; -2.442 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.845      ; 3.833      ;
; -2.440 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[15] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.860      ; 3.844      ;
; -2.440 ; registrador:RegA|temp[1]  ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.629      ; 3.109      ;
; -2.430 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[10] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.860      ; 3.835      ;
; -2.428 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[12] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.842      ; 3.814      ;
; -2.428 ; registrador:RegA|temp[2]  ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.633      ; 3.101      ;
; -2.423 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.642      ; 3.109      ;
; -2.421 ; registrador:RegA|temp[3]  ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.629      ; 3.090      ;
; -2.419 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.642      ; 3.105      ;
; -2.417 ; registrador:RegA|temp[4]  ; ULA:ULA1|temp_mult[6]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.629      ; 3.086      ;
; -2.416 ; registrador:RegIR|temp[1] ; ULA:ULA1|temp_mult[11] ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.850      ; 3.810      ;
; -2.414 ; registrador:RegA|temp[6]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.646      ; 3.104      ;
; -2.412 ; registrador:RegIR|temp[5] ; ULA:ULA1|temp_mult[8]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.845      ; 3.803      ;
; -2.412 ; registrador:RegIR|temp[3] ; ULA:ULA1|temp_mult[7]  ; clk          ; ULA_ctrl[0] ; 1.000        ; 0.847      ; 3.801      ;
; -2.411 ; registrador:RegA|temp[5]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.500        ; 0.646      ; 3.101      ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ULA_en'                                                                                ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.567 ; ULA:ULA1|temp[1] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.176     ; 0.871      ;
; -1.537 ; ULA:ULA1|temp[3] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.176     ; 0.841      ;
; -1.524 ; ULA:ULA1|temp[2] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.227     ; 0.777      ;
; -1.521 ; ULA:ULA1|temp[7] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.221     ; 0.780      ;
; -1.495 ; ULA:ULA1|temp[6] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.237     ; 0.738      ;
; -1.413 ; ULA:ULA1|temp[4] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.169     ; 0.724      ;
; -1.273 ; ULA:ULA1|temp[0] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.177     ; 0.576      ;
; -1.236 ; ULA:ULA1|temp[2] ; ULA:ULA1|saida[2] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.503     ; 0.261      ;
; -1.186 ; ULA:ULA1|temp[5] ; ULA:ULA1|saida[5] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.392     ; 0.185      ;
; -1.179 ; ULA:ULA1|temp[4] ; ULA:ULA1|saida[4] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.447     ; 0.261      ;
; -1.176 ; ULA:ULA1|temp[6] ; ULA:ULA1|saida[6] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.454     ; 0.183      ;
; -1.168 ; ULA:ULA1|temp[5] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.175     ; 0.473      ;
; -1.151 ; ULA:ULA1|temp[7] ; ULA:ULA1|N        ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.223     ; 0.401      ;
; -1.146 ; ULA:ULA1|temp[1] ; ULA:ULA1|saida[1] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.422     ; 0.191      ;
; -1.117 ; ULA:ULA1|temp[3] ; ULA:ULA1|saida[3] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.395     ; 0.188      ;
; -1.109 ; ULA:ULA1|temp[0] ; ULA:ULA1|saida[0] ; ULA_ctrl[0]  ; ULA_en      ; 1.000        ; -1.397     ; 0.180      ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.428 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[1]                                                                                ; clk          ; clk         ; 0.500        ; 0.144      ; 2.059      ;
; -1.411 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[3]                                                                                ; clk          ; clk         ; 0.500        ; 0.144      ; 2.042      ;
; -1.305 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[7]                                                                                ; clk          ; clk         ; 0.500        ; 0.140      ; 1.932      ;
; -1.222 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[4]                                                                                ; clk          ; clk         ; 0.500        ; 0.144      ; 1.853      ;
; -1.161 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[5]                                                                                ; clk          ; clk         ; 0.500        ; 0.140      ; 1.788      ;
; -1.106 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[0]                                                                                ; clk          ; clk         ; 0.500        ; 0.141      ; 1.734      ;
; -1.077 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[6]                                                                                ; clk          ; clk         ; 0.500        ; 0.141      ; 1.705      ;
; -1.052 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ; registrador:RegA|temp[2]                                                                                ; clk          ; clk         ; 0.500        ; 0.140      ; 1.679      ;
; -0.681 ; registrador:RegB|temp[1]                                                                                ; registrador:RegA|temp[1]                                                                                ; clk          ; clk         ; 0.500        ; 0.321      ; 1.489      ;
; -0.640 ; ULA:ULA1|saida[0]                                                                                       ; registrador:RegB|temp[0]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.217     ; 0.890      ;
; -0.502 ; ULA:ULA1|saida[0]                                                                                       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; -0.043     ; 0.948      ;
; -0.486 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.137      ; 1.590      ;
; -0.483 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.137      ; 1.587      ;
; -0.470 ; ULA:ULA1|saida[0]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; -0.047     ; 0.912      ;
; -0.454 ; registrador:RegB|temp[5]                                                                                ; registrador:RegA|temp[5]                                                                                ; clk          ; clk         ; 0.500        ; 0.317      ; 1.258      ;
; -0.440 ; ULA:ULA1|saida[1]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; -0.020     ; 0.909      ;
; -0.440 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.165      ; 1.572      ;
; -0.437 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.165      ; 1.569      ;
; -0.435 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegB|temp[5]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.219     ; 0.683      ;
; -0.433 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.140      ; 1.540      ;
; -0.431 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegB|temp[1]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.190     ; 0.708      ;
; -0.428 ; ULA:ULA1|saida[0]                                                                                       ; registrador:RegPC|temp[0]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.221     ; 0.674      ;
; -0.424 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegPC|temp[5]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.225     ; 0.666      ;
; -0.417 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegPC|temp[4]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.156     ; 0.728      ;
; -0.416 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegPC|temp[1]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.190     ; 0.693      ;
; -0.413 ; registrador:RegA|temp[4]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.223     ; 0.699      ;
; -0.407 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.197      ; 1.571      ;
; -0.404 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.197      ; 1.568      ;
; -0.401 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegPC|temp[2]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.163     ; 0.705      ;
; -0.401 ; registrador:RegB|temp[2]                                                                                ; registrador:RegA|temp[2]                                                                                ; clk          ; clk         ; 0.500        ; 0.317      ; 1.205      ;
; -0.392 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegB|temp[2]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.158     ; 0.701      ;
; -0.387 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.168      ; 1.522      ;
; -0.374 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.135      ; 1.476      ;
; -0.371 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.135      ; 1.473      ;
; -0.355 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[7]                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 1.232      ;
; -0.355 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[6]                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 1.232      ;
; -0.355 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[5]                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 1.232      ;
; -0.355 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[4]                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 1.232      ;
; -0.355 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[3]                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 1.232      ;
; -0.355 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[2]                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 1.232      ;
; -0.355 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[1]                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 1.232      ;
; -0.355 ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; registrador:RegIR|temp[0]                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 1.232      ;
; -0.354 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.200      ; 1.521      ;
; -0.352 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.136      ; 1.455      ;
; -0.352 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.136      ; 1.455      ;
; -0.352 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.136      ; 1.455      ;
; -0.345 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegB|temp[6]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.218     ; 0.594      ;
; -0.345 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.140      ; 1.452      ;
; -0.344 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.199      ; 1.510      ;
; -0.343 ; ULA:ULA1|saida[5]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; -0.050     ; 0.782      ;
; -0.343 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.140      ; 1.450      ;
; -0.341 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.199      ; 1.507      ;
; -0.328 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegPC|temp[6]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.223     ; 0.572      ;
; -0.321 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.138      ; 1.426      ;
; -0.311 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegB|temp[3]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.218     ; 0.560      ;
; -0.306 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.164      ; 1.437      ;
; -0.306 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.164      ; 1.437      ;
; -0.306 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.164      ; 1.437      ;
; -0.305 ; registrador:RegA|temp[3]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.223     ; 0.591      ;
; -0.302 ; registrador:RegA|temp[6]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.219     ; 0.592      ;
; -0.299 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.168      ; 1.434      ;
; -0.298 ; ULA:ULA1|saida[1]                                                                                       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; -0.016     ; 0.771      ;
; -0.298 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.136      ; 1.401      ;
; -0.297 ; ULA:ULA1|saida[1]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.168      ; 1.432      ;
; -0.295 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.136      ; 1.398      ;
; -0.294 ; registrador:RegB|temp[6]                                                                                ; registrador:RegA|temp[6]                                                                                ; clk          ; clk         ; 0.500        ; 0.318      ; 1.099      ;
; -0.293 ; registrador:RegA|temp[5]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.219     ; 0.583      ;
; -0.291 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.202      ; 1.460      ;
; -0.285 ; registrador:RegA|temp[1]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.223     ; 0.571      ;
; -0.283 ; registrador:RegA|temp[0]                                                                                ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.219     ; 0.573      ;
; -0.280 ; registrador:RegB|temp[7]                                                                                ; registrador:RegA|temp[7]                                                                                ; clk          ; clk         ; 0.500        ; 0.317      ; 1.084      ;
; -0.273 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.196      ; 1.436      ;
; -0.273 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.196      ; 1.436      ;
; -0.273 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.196      ; 1.436      ;
; -0.269 ; ULA:ULA1|saida[2]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.012      ; 0.770      ;
; -0.266 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.200      ; 1.433      ;
; -0.264 ; ULA:ULA1|saida[2]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.200      ; 1.431      ;
; -0.250 ; ULA:ULA1|saida[2]                                                                                       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; 0.016      ; 0.755      ;
; -0.245 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegB|temp[4]                                                                                ; ULA_en       ; clk         ; 0.500        ; -0.155     ; 0.557      ;
; -0.245 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.139      ; 1.351      ;
; -0.240 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.134      ; 1.341      ;
; -0.240 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.134      ; 1.341      ;
; -0.240 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.134      ; 1.341      ;
; -0.234 ; ULA:ULA1|saida[3]                                                                                       ; registrador:RegPC|temp[3]                                                                               ; ULA_en       ; clk         ; 0.500        ; -0.218     ; 0.483      ;
; -0.233 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.138      ; 1.338      ;
; -0.231 ; ULA:ULA1|saida[5]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.138      ; 1.336      ;
; -0.210 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.198      ; 1.375      ;
; -0.210 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.198      ; 1.375      ;
; -0.210 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.198      ; 1.375      ;
; -0.203 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.202      ; 1.372      ;
; -0.201 ; ULA:ULA1|saida[4]                                                                                       ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.202      ; 1.370      ;
; -0.198 ; ULA:ULA1|saida[0]                                                                                       ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.138      ; 1.303      ;
; -0.194 ; ULA:ULA1|saida[6]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; -0.049     ; 0.634      ;
; -0.181 ; ULA:ULA1|saida[6]                                                                                       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; -0.045     ; 0.625      ;
; -0.178 ; ULA:ULA1|saida[3]                                                                                       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; -0.044     ; 0.623      ;
; -0.167 ; ULA:ULA1|saida[3]                                                                                       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; -0.048     ; 0.608      ;
; -0.164 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.135      ; 1.266      ;
; -0.164 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.135      ; 1.266      ;
; -0.164 ; ULA:ULA1|saida[6]                                                                                       ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 1.000        ; 0.135      ; 1.266      ;
; -0.162 ; ULA:ULA1|saida[5]                                                                                       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; 0.500        ; -0.046     ; 0.605      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ULA:ULA1|N'                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.687 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[4] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.514      ; 1.783      ;
; -0.681 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[3] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.514      ; 1.777      ;
; -0.658 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[0] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.578      ; 1.740      ;
; -0.642 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[7] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.577      ; 1.722      ;
; -0.637 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[6] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.576      ; 1.714      ;
; -0.534 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[2] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.512      ; 1.627      ;
; -0.488 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[5] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.575      ; 1.563      ;
; -0.486 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[1] ; clk          ; ULA:ULA1|N  ; 1.000        ; 0.576      ; 1.563      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+--------+--------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.234 ; ULA:ULA1|N               ; registrador:RegA|temp[4]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.816      ; 1.696      ;
; -0.225 ; ULA:ULA1|N               ; registrador:RegA|temp[2]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.812      ; 1.701      ;
; -0.201 ; ULA:ULA1|N               ; registrador:RegA|temp[6]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.812      ; 1.725      ;
; -0.200 ; ULA:ULA1|N               ; registrador:RegA|temp[0]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.812      ; 1.726      ;
; -0.147 ; ULA:ULA1|N               ; registrador:RegA|temp[1]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.816      ; 1.783      ;
; -0.140 ; ULA:ULA1|N               ; registrador:RegA|temp[5]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.812      ; 1.786      ;
; -0.140 ; ULA:ULA1|N               ; registrador:RegA|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.812      ; 1.786      ;
; -0.094 ; ULA:ULA1|N               ; registrador:RegPC|temp[7]                                                                               ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.451      ; 1.471      ;
; -0.077 ; ULA:ULA1|N               ; registrador:RegA|temp[3]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.816      ; 1.853      ;
; -0.072 ; ULA:ULA1|N               ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.634      ; 1.696      ;
; -0.071 ; ULA:ULA1|N               ; registrador:RegB|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.457      ; 1.500      ;
; -0.041 ; ULA:ULA1|N               ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; 0.000        ; 1.639      ; 1.732      ;
; 0.119  ; ULA:ULA1|N               ; registrador:RegA|temp[4]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.816      ; 1.549      ;
; 0.126  ; ULA:ULA1|N               ; registrador:RegA|temp[2]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.812      ; 1.552      ;
; 0.155  ; ULA:ULA1|N               ; registrador:RegA|temp[6]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.812      ; 1.581      ;
; 0.155  ; ULA:ULA1|N               ; registrador:RegA|temp[0]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.812      ; 1.581      ;
; 0.215  ; ULA:ULA1|N               ; registrador:RegA|temp[1]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.816      ; 1.645      ;
; 0.220  ; ULA:ULA1|N               ; registrador:RegA|temp[5]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.812      ; 1.646      ;
; 0.221  ; ULA:ULA1|N               ; registrador:RegA|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.812      ; 1.647      ;
; 0.257  ; ULA:ULA1|N               ; registrador:RegA|temp[3]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.816      ; 1.687      ;
; 0.310  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.234      ; 0.668      ;
; 0.348  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.267      ; 0.739      ;
; 0.396  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.299      ; 0.819      ;
; 0.493  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.234      ; 0.851      ;
; 0.582  ; ULA:ULA1|N               ; registrador:RegPC|temp[7]                                                                               ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.451      ; 1.647      ;
; 0.599  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.293      ; 1.016      ;
; 0.607  ; ULA:ULA1|N               ; registrador:RegB|temp[7]                                                                                ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.457      ; 1.678      ;
; 0.634  ; registrador:RegB|temp[4] ; registrador:RegA|temp[4]                                                                                ; clk          ; clk         ; -0.500       ; 0.395      ; 0.633      ;
; 0.634  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.238      ; 0.996      ;
; 0.641  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.234      ; 0.999      ;
; 0.644  ; ULA:ULA1|N               ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.634      ; 1.912      ;
; 0.670  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.234      ; 1.028      ;
; 0.691  ; ULA:ULA1|N               ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ULA1|N   ; clk         ; -0.500       ; 1.639      ; 1.964      ;
; 0.703  ; ULA:ULA1|saida[0]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.237      ; 1.064      ;
; 0.705  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.295      ; 1.124      ;
; 0.730  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.238      ; 1.092      ;
; 0.734  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.295      ; 1.153      ;
; 0.734  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.295      ; 1.153      ;
; 0.735  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.234      ; 1.093      ;
; 0.736  ; registrador:RegB|temp[3] ; registrador:RegA|temp[3]                                                                                ; clk          ; clk         ; -0.500       ; 0.396      ; 0.736      ;
; 0.736  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.234      ; 1.094      ;
; 0.742  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.238      ; 1.104      ;
; 0.744  ; registrador:RegB|temp[0] ; registrador:RegA|temp[0]                                                                                ; clk          ; clk         ; -0.500       ; 0.392      ; 0.740      ;
; 0.749  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.234      ; 1.107      ;
; 0.753  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.267      ; 1.144      ;
; 0.757  ; ULA:ULA1|saida[4]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.122      ; 0.523      ;
; 0.760  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.240      ; 1.124      ;
; 0.760  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.263      ; 1.147      ;
; 0.765  ; ULA:ULA1|saida[4]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.117      ; 0.526      ;
; 0.768  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.297      ; 1.189      ;
; 0.772  ; ULA:ULA1|saida[6]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.238      ; 1.134      ;
; 0.778  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.234      ; 1.136      ;
; 0.778  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.234      ; 1.136      ;
; 0.789  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.263      ; 1.176      ;
; 0.789  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.263      ; 1.176      ;
; 0.794  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.299      ; 1.217      ;
; 0.799  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.295      ; 1.218      ;
; 0.800  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.295      ; 1.219      ;
; 0.803  ; ULA:ULA1|saida[5]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.061      ; 0.508      ;
; 0.804  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.293      ; 1.221      ;
; 0.804  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.293      ; 1.221      ;
; 0.811  ; ULA:ULA1|saida[3]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.058      ; 0.513      ;
; 0.821  ; ULA:ULA1|saida[3]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.063      ; 0.528      ;
; 0.821  ; ULA:ULA1|saida[6]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.061      ; 0.526      ;
; 0.833  ; ULA:ULA1|saida[6]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.056      ; 0.533      ;
; 0.836  ; ULA:ULA1|saida[4]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.299      ; 1.259      ;
; 0.838  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.238      ; 1.200      ;
; 0.843  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[4]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.240      ; 1.207      ;
; 0.844  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.234      ; 1.202      ;
; 0.850  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[2]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.236      ; 1.210      ;
; 0.851  ; registrador:RegA|temp[2] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; -0.138     ; 0.337      ;
; 0.853  ; registrador:RegA|temp[7] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; -0.138     ; 0.339      ;
; 0.854  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.263      ; 1.241      ;
; 0.855  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.263      ; 1.242      ;
; 0.864  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.297      ; 1.285      ;
; 0.869  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.293      ; 1.286      ;
; 0.870  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.293      ; 1.287      ;
; 0.878  ; ULA:ULA1|saida[2]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.120      ; 0.642      ;
; 0.879  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[0]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.236      ; 1.239      ;
; 0.879  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[6]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.236      ; 1.239      ;
; 0.880  ; ULA:ULA1|saida[5]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.238      ; 1.242      ;
; 0.891  ; ULA:ULA1|saida[1]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.267      ; 1.282      ;
; 0.899  ; ULA:ULA1|saida[2]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.115      ; 0.658      ;
; 0.906  ; ULA:ULA1|saida[2]        ; registrador:RegA|temp[3]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.297      ; 1.327      ;
; 0.908  ; registrador:RegB|temp[6] ; registrador:RegA|temp[6]                                                                                ; clk          ; clk         ; -0.500       ; 0.391      ; 0.903      ;
; 0.909  ; ULA:ULA1|saida[3]        ; registrador:RegPC|temp[3]                                                                               ; ULA_en       ; clk         ; -0.500       ; -0.120     ; 0.413      ;
; 0.916  ; ULA:ULA1|saida[1]        ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.090      ; 0.650      ;
; 0.917  ; registrador:RegB|temp[7] ; registrador:RegA|temp[7]                                                                                ; clk          ; clk         ; -0.500       ; 0.391      ; 0.912      ;
; 0.935  ; ULA:ULA1|saida[4]        ; registrador:RegB|temp[4]                                                                                ; ULA_en       ; clk         ; -0.500       ; -0.060     ; 0.499      ;
; 0.939  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[1]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.240      ; 1.303      ;
; 0.944  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[5]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.236      ; 1.304      ;
; 0.945  ; ULA:ULA1|saida[3]        ; registrador:RegA|temp[7]                                                                                ; ULA_en       ; clk         ; 0.000        ; 0.236      ; 1.305      ;
; 0.959  ; ULA:ULA1|saida[5]        ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA_en       ; clk         ; -0.500       ; 0.056      ; 0.659      ;
; 0.998  ; ULA:ULA1|saida[3]        ; registrador:RegB|temp[3]                                                                                ; ULA_en       ; clk         ; -0.500       ; -0.119     ; 0.503      ;
; 1.003  ; ULA:ULA1|saida[6]        ; registrador:RegPC|temp[6]                                                                               ; ULA_en       ; clk         ; -0.500       ; -0.126     ; 0.501      ;
; 1.009  ; registrador:RegA|temp[1] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; -0.142     ; 0.491      ;
; 1.010  ; registrador:RegA|temp[0] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; -0.139     ; 0.495      ;
; 1.010  ; registrador:RegA|temp[5] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; -0.138     ; 0.496      ;
; 1.014  ; registrador:RegA|temp[3] ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; -0.142     ; 0.496      ;
; 1.014  ; ULA:ULA1|saida[6]        ; registrador:RegB|temp[6]                                                                                ; ULA_en       ; clk         ; -0.500       ; -0.121     ; 0.517      ;
+--------+--------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ULA_ctrl[0]'                                                                                          ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.193 ; ULA_ctrl[0]               ; ULA:ULA1|temp[6]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 3.032      ; 2.839      ;
; -0.185 ; ULA_ctrl[0]               ; ULA:ULA1|temp[0]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 2.972      ; 2.787      ;
; -0.163 ; ULA_ctrl[0]               ; ULA:ULA1|temp[2]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 3.022      ; 2.379      ;
; -0.160 ; ULA_ctrl[0]               ; ULA:ULA1|temp[2]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 3.022      ; 2.862      ;
; -0.157 ; ULA_ctrl[0]               ; ULA:ULA1|temp[6]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 3.032      ; 2.395      ;
; -0.142 ; ULA_ctrl[0]               ; ULA:ULA1|temp[0]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 2.972      ; 2.350      ;
; -0.136 ; ULA_ctrl[0]               ; ULA:ULA1|temp[7]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 3.016      ; 2.400      ;
; -0.130 ; ULA_ctrl[0]               ; ULA:ULA1|temp[4]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 2.964      ; 2.354      ;
; -0.130 ; ULA_ctrl[0]               ; ULA:ULA1|temp[7]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 3.016      ; 2.886      ;
; -0.103 ; ULA_ctrl[0]               ; ULA:ULA1|temp[4]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 2.964      ; 2.861      ;
; -0.062 ; ULA_ctrl[0]               ; ULA:ULA1|temp[1]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 2.971      ; 2.909      ;
; -0.060 ; ULA_ctrl[0]               ; ULA:ULA1|temp[3]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 2.971      ; 2.911      ;
; -0.053 ; ULA_ctrl[0]               ; ULA:ULA1|temp[1]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 2.971      ; 2.438      ;
; -0.048 ; ULA_ctrl[0]               ; ULA:ULA1|temp[5]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; 0.000        ; 2.970      ; 2.922      ;
; -0.043 ; ULA_ctrl[0]               ; ULA:ULA1|temp[5]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 2.970      ; 2.447      ;
; -0.038 ; ULA_ctrl[0]               ; ULA:ULA1|temp[3]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 2.971      ; 2.453      ;
; 0.085  ; registrador:RegA|temp[6]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.279      ; 1.404      ;
; 0.166  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.208      ; 1.414      ;
; 0.188  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.270      ; 1.498      ;
; 0.212  ; registrador:RegPC|temp[2] ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.629      ; 1.381      ;
; 0.219  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[0]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.219      ; 1.478      ;
; 0.225  ; registrador:RegA|temp[7]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.264      ; 1.529      ;
; 0.243  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.215      ; 1.498      ;
; 0.245  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.276      ; 1.561      ;
; 0.259  ; registrador:RegA|temp[5]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.218      ; 1.517      ;
; 0.287  ; registrador:RegPC|temp[6] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.638      ; 1.465      ;
; 0.295  ; registrador:RegA|temp[6]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.263      ; 1.598      ;
; 0.308  ; registrador:RegPC|temp[5] ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.577      ; 1.425      ;
; 0.310  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.260      ; 1.610      ;
; 0.322  ; registrador:RegA|temp[5]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.280      ; 1.642      ;
; 0.323  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.215      ; 1.578      ;
; 0.332  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.225      ; 1.597      ;
; 0.346  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.276      ; 1.662      ;
; 0.365  ; registrador:RegPC|temp[7] ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.623      ; 1.528      ;
; 0.369  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.266      ; 1.675      ;
; 0.369  ; registrador:RegA|temp[4]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.214      ; 1.623      ;
; 0.374  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.573      ; 1.487      ;
; 0.380  ; registrador:RegB|temp[0]  ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.225      ; 1.645      ;
; 0.384  ; registrador:RegB|temp[6]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.633      ; 1.557      ;
; 0.387  ; registrador:RegB|temp[0]  ; ULA:ULA1|temp[0]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.574      ; 1.501      ;
; 0.387  ; registrador:RegA|temp[5]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.264      ; 1.691      ;
; 0.394  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.219      ; 1.653      ;
; 0.401  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.280      ; 1.721      ;
; 0.409  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.617      ; 1.566      ;
; 0.411  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.260      ; 1.711      ;
; 0.412  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.208      ; 1.660      ;
; 0.415  ; registrador:RegPC|temp[4] ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.566      ; 1.521      ;
; 0.430  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.215      ; 1.685      ;
; 0.434  ; registrador:RegPC|temp[3] ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.573      ; 1.547      ;
; 0.436  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.236      ; 1.712      ;
; 0.436  ; registrador:RegB|temp[6]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.236      ; 1.712      ;
; 0.437  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.276      ; 1.753      ;
; 0.447  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.269      ; 1.756      ;
; 0.450  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[2]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.149      ; 1.639      ;
; 0.450  ; registrador:RegB|temp[4]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.565      ; 1.555      ;
; 0.451  ; registrador:RegPC|temp[0] ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.229      ; 1.720      ;
; 0.452  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.573      ; 1.565      ;
; 0.461  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.624      ; 1.625      ;
; 0.466  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.264      ; 1.770      ;
; 0.467  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.212      ; 1.719      ;
; 0.470  ; registrador:RegA|temp[3]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.214      ; 1.724      ;
; 0.481  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp_mult[2]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.149      ; 1.670      ;
; 0.484  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[4]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.134      ; 1.658      ;
; 0.491  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp_mult[1]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.225      ; 1.756      ;
; 0.493  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[9]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.153      ; 1.686      ;
; 0.493  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp_mult[2]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.149      ; 1.682      ;
; 0.494  ; registrador:RegPC|temp[4] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.634      ; 1.668      ;
; 0.494  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.624      ; 1.658      ;
; 0.497  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.218      ; 1.755      ;
; 0.502  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.260      ; 1.802      ;
; 0.503  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.208      ; 1.751      ;
; 0.506  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp[1]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.573      ; 1.619      ;
; 0.508  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.218      ; 1.766      ;
; 0.515  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.279      ; 1.834      ;
; 0.524  ; registrador:RegPC|temp[5] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.639      ; 1.703      ;
; 0.525  ; registrador:RegA|temp[2]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.218      ; 1.783      ;
; 0.531  ; registrador:RegB|temp[4]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.633      ; 1.704      ;
; 0.535  ; registrador:RegPC|temp[6] ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.622      ; 1.697      ;
; 0.536  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp_mult[3]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.144      ; 1.720      ;
; 0.537  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp_mult[4]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.134      ; 1.711      ;
; 0.537  ; registrador:RegPC|temp[3] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.634      ; 1.711      ;
; 0.547  ; registrador:RegB|temp[7]  ; ULA:ULA1|temp_mult[13] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.142      ; 1.729      ;
; 0.548  ; registrador:RegB|temp[5]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.571      ; 1.659      ;
; 0.549  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp_mult[4]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.134      ; 1.723      ;
; 0.552  ; registrador:RegB|temp[1]  ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.624      ; 1.716      ;
; 0.555  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.573      ; 1.668      ;
; 0.555  ; registrador:RegB|temp[3]  ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.634      ; 1.729      ;
; 0.559  ; registrador:RegPC|temp[4] ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.618      ; 1.717      ;
; 0.561  ; registrador:RegA|temp[1]  ; ULA:ULA1|temp[5]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.214      ; 1.815      ;
; 0.562  ; registrador:RegPC|temp[1] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.634      ; 1.736      ;
; 0.563  ; registrador:RegB|temp[5]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.236      ; 1.839      ;
; 0.564  ; ULA:ULA1|temp_mult[2]     ; ULA:ULA1|temp[2]       ; ULA_ctrl[0]  ; ULA_ctrl[0] ; -0.500       ; 0.500      ; 0.584      ;
; 0.570  ; registrador:RegPC|temp[0] ; ULA:ULA1|temp[2]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.628      ; 1.738      ;
; 0.580  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.263      ; 1.883      ;
; 0.581  ; registrador:RegA|temp[0]  ; ULA:ULA1|temp[4]       ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.211      ; 1.832      ;
; 0.583  ; registrador:RegPC|temp[2] ; ULA:ULA1|temp[3]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.578      ; 1.701      ;
; 0.587  ; registrador:RegB|temp[4]  ; ULA:ULA1|temp_mult[14] ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.236      ; 1.863      ;
; 0.589  ; registrador:RegB|temp[2]  ; ULA:ULA1|temp_mult[3]  ; clk          ; ULA_ctrl[0] ; 0.000        ; 1.144      ; 1.773      ;
; 0.589  ; registrador:RegPC|temp[5] ; ULA:ULA1|temp[7]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.623      ; 1.752      ;
; 0.590  ; registrador:RegPC|temp[2] ; ULA:ULA1|temp[6]       ; clk          ; ULA_ctrl[0] ; -0.500       ; 1.639      ; 1.769      ;
+--------+---------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ULA:ULA1|N'                                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.666 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[1] ; clk          ; ULA:ULA1|N  ; 0.000        ; 0.735      ; 1.431      ;
; 0.666 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[5] ; clk          ; ULA:ULA1|N  ; 0.000        ; 0.734      ; 1.430      ;
; 0.788 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[2] ; clk          ; ULA:ULA1|N  ; 0.000        ; 0.668      ; 1.486      ;
; 0.803 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[6] ; clk          ; ULA:ULA1|N  ; 0.000        ; 0.735      ; 1.568      ;
; 0.805 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[7] ; clk          ; ULA:ULA1|N  ; 0.000        ; 0.736      ; 1.571      ;
; 0.813 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[0] ; clk          ; ULA:ULA1|N  ; 0.000        ; 0.737      ; 1.580      ;
; 0.927 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[3] ; clk          ; ULA:ULA1|N  ; 0.000        ; 0.670      ; 1.627      ;
; 0.928 ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg ; RAM:RAM1|RAM_OUT[4] ; clk          ; ULA:ULA1|N  ; 0.000        ; 0.670      ; 1.628      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ULA_en'                                                                                ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.377 ; ULA:ULA1|temp[5] ; ULA:ULA1|saida[5] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.255     ; 0.162      ;
; 1.377 ; ULA:ULA1|temp[0] ; ULA:ULA1|saida[0] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.260     ; 0.157      ;
; 1.385 ; ULA:ULA1|temp[3] ; ULA:ULA1|saida[3] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.258     ; 0.167      ;
; 1.391 ; ULA:ULA1|temp[7] ; ULA:ULA1|N        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.075     ; 0.356      ;
; 1.414 ; ULA:ULA1|temp[1] ; ULA:ULA1|saida[1] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.286     ; 0.168      ;
; 1.419 ; ULA:ULA1|temp[5] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.028     ; 0.431      ;
; 1.434 ; ULA:ULA1|temp[6] ; ULA:ULA1|saida[6] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.316     ; 0.158      ;
; 1.502 ; ULA:ULA1|temp[4] ; ULA:ULA1|saida[4] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.313     ; 0.229      ;
; 1.538 ; ULA:ULA1|temp[0] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.030     ; 0.548      ;
; 1.555 ; ULA:ULA1|temp[2] ; ULA:ULA1|saida[2] ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.367     ; 0.228      ;
; 1.638 ; ULA:ULA1|temp[4] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.022     ; 0.656      ;
; 1.731 ; ULA:ULA1|temp[6] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.088     ; 0.683      ;
; 1.755 ; ULA:ULA1|temp[2] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.078     ; 0.717      ;
; 1.775 ; ULA:ULA1|temp[7] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.072     ; 0.743      ;
; 1.785 ; ULA:ULA1|temp[3] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.029     ; 0.796      ;
; 1.814 ; ULA:ULA1|temp[1] ; ULA:ULA1|Z        ; ULA_ctrl[0]  ; ULA_en      ; 0.000        ; -1.029     ; 0.825      ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; registrador:RegA|temp[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegB|temp[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegIR|temp[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; registrador:RegPC|temp[7]                                                                               ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ROM:ROM1|altsyncram:altsyncram_component|altsyncram_9v81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.089 ; 0.141        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_h1b1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.087 ; 0.143        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[0]                                                                               ;
; -0.087 ; 0.143        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[1]                                                                               ;
; -0.087 ; 0.143        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[2]                                                                               ;
; -0.087 ; 0.143        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[3]                                                                               ;
; -0.087 ; 0.143        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[4]                                                                               ;
; -0.087 ; 0.143        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[5]                                                                               ;
; -0.087 ; 0.143        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[6]                                                                               ;
; -0.087 ; 0.143        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegIR|temp[7]                                                                               ;
; -0.069 ; 0.147        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[0]                                                                                ;
; -0.069 ; 0.147        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[2]                                                                                ;
; -0.069 ; 0.147        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[5]                                                                                ;
; -0.069 ; 0.147        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[6]                                                                                ;
; -0.069 ; 0.147        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[7]                                                                                ;
; -0.068 ; 0.148        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[1]                                                                                ;
; -0.068 ; 0.148        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[3]                                                                                ;
; -0.068 ; 0.148        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; registrador:RegA|temp[4]                                                                                ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[2]                                                                               ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[5]                                                                               ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[7]                                                                               ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[0]                                                                                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[1]                                                                                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[2]                                                                                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[3]                                                                                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[4]                                                                                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[5]                                                                                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[6]                                                                                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegB|temp[7]                                                                                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[0]                                                                               ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[1]                                                                               ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[3]                                                                               ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[4]                                                                               ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; registrador:RegPC|temp[6]                                                                               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RAM1|altsyncram_component|auto_generated|ram_block1a0|clk0                                              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ROM1|altsyncram_component|auto_generated|ram_block1a0|clk0                                              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ROM1|altsyncram_component|auto_generated|ram_block1a0|clk1                                              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[0]|clk                                                                                        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[2]|clk                                                                                        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[5]|clk                                                                                        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[6]|clk                                                                                        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[7]|clk                                                                                        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[1]|clk                                                                                        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[2]|clk                                                                                        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[3]|clk                                                                                        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegPC|temp[0]|clk                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegPC|temp[2]|clk                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegPC|temp[5]|clk                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegPC|temp[6]|clk                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegPC|temp[7]|clk                                                                                       ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[1]|clk                                                                                        ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[3]|clk                                                                                        ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegA|temp[4]|clk                                                                                        ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[0]|clk                                                                                        ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[4]|clk                                                                                        ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[5]|clk                                                                                        ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[6]|clk                                                                                        ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RegB|temp[7]|clk                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ULA_ctrl[0]'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]                  ;
; 0.052  ; 0.052        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA1|Mux25~0|datac           ;
; 0.058  ; 0.058        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0|combout         ;
; 0.078  ; 0.078        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0clkctrl|inclk[0] ;
; 0.078  ; 0.078        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|Mux25~0clkctrl|outclk   ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[12]       ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[4]        ;
; 0.081  ; 0.081        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[2]             ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[0]        ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[10]       ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[15]       ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[2]        ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[8]        ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[11]       ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[13]       ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[3]        ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[5]        ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[6]        ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[7]        ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[9]        ;
; 0.085  ; 0.085        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[12]|datad     ;
; 0.085  ; 0.085        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[4]|datad      ;
; 0.085  ; 0.085        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[7]             ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[4]|datad           ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[0]|datad      ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[10]|datad     ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[15]|datad     ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[2]|datad      ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[8]|datad      ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[1]|datad           ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[2]|datac           ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[11]|datad     ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[13]|datad     ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[3]|datad      ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[5]|datad      ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[6]|datad      ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[7]|datad      ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[9]|datad      ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[6]             ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[0]|datad           ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[3]|datad           ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[5]|datad           ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[1]|datac      ;
; 0.091  ; 0.091        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[7]|datac           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[1]        ;
; 0.092  ; 0.092        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[14]|datac     ;
; 0.092  ; 0.092        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[4]             ;
; 0.093  ; 0.093        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA1|temp[6]|datac           ;
; 0.093  ; 0.093        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[1]             ;
; 0.094  ; 0.094        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[0]             ;
; 0.094  ; 0.094        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[3]             ;
; 0.094  ; 0.094        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[5]             ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[14]       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|o          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|i          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA_ctrl[0]~input|o          ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[14]       ;
; 0.905  ; 0.905        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[0]             ;
; 0.905  ; 0.905        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[3]             ;
; 0.905  ; 0.905        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[5]             ;
; 0.906  ; 0.906        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[14]|datac     ;
; 0.906  ; 0.906        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[1]             ;
; 0.907  ; 0.907        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[6]|datac           ;
; 0.907  ; 0.907        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[4]             ;
; 0.908  ; 0.908        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[7]|datac           ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[1]        ;
; 0.910  ; 0.910        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[0]|datad           ;
; 0.910  ; 0.910        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[3]|datad           ;
; 0.910  ; 0.910        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[5]|datad           ;
; 0.911  ; 0.911        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[1]|datad           ;
; 0.911  ; 0.911        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[1]|datac      ;
; 0.911  ; 0.911        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[3]|datad      ;
; 0.911  ; 0.911        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[5]|datad      ;
; 0.911  ; 0.911        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[6]|datad      ;
; 0.911  ; 0.911        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[9]|datad      ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[2]|datac           ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp[4]|datad           ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[0]|datad      ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[10]|datad     ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[11]|datad     ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[13]|datad     ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[15]|datad     ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[7]|datad      ;
; 0.913  ; 0.913        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[2]|datad      ;
; 0.913  ; 0.913        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[8]|datad      ;
; 0.913  ; 0.913        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[6]             ;
; 0.914  ; 0.914        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[12]|datad     ;
; 0.914  ; 0.914        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA1|temp_mult[4]|datad      ;
; 0.914  ; 0.914        ; 0.000          ; Low Pulse Width  ; ULA_ctrl[0] ; Fall       ; ULA:ULA1|temp[7]             ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[3]        ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[5]        ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[6]        ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[9]        ;
; 0.916  ; 0.916        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[0]        ;
; 0.916  ; 0.916        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[10]       ;
; 0.916  ; 0.916        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[11]       ;
; 0.916  ; 0.916        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[13]       ;
; 0.916  ; 0.916        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[15]       ;
; 0.916  ; 0.916        ; 0.000          ; High Pulse Width ; ULA_ctrl[0] ; Rise       ; ULA:ULA1|temp_mult[7]        ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ULA_en'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ULA_en ; Rise       ; ULA_en                       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~input|o               ;
; 0.129  ; 0.129        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|Z                   ;
; 0.130  ; 0.130        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|N                   ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|Z|datac                 ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|N|datac                 ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~inputclkctrl|outclk   ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[1]            ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[1]|datac          ;
; 0.228  ; 0.228        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[0]            ;
; 0.228  ; 0.228        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[3]            ;
; 0.228  ; 0.228        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[5]            ;
; 0.228  ; 0.228        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[6]            ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[0]|datac          ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[3]|datac          ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[5]|datac          ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[6]|datac          ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[2]|datad          ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA1|saida[4]|datad          ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[2]            ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; ULA_en ; Fall       ; ULA:ULA1|saida[4]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ULA_en ; Rise       ; ULA_en~input|i               ;
; 0.747  ; 0.747        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[2]            ;
; 0.747  ; 0.747        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[4]            ;
; 0.752  ; 0.752        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[2]|datad          ;
; 0.752  ; 0.752        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[4]|datad          ;
; 0.764  ; 0.764        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[6]|datac          ;
; 0.765  ; 0.765        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[0]|datac          ;
; 0.765  ; 0.765        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[3]|datac          ;
; 0.765  ; 0.765        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[5]|datac          ;
; 0.767  ; 0.767        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[6]            ;
; 0.768  ; 0.768        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[0]            ;
; 0.768  ; 0.768        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[3]            ;
; 0.768  ; 0.768        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[5]            ;
; 0.775  ; 0.775        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|saida[1]|datac          ;
; 0.778  ; 0.778        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|saida[1]            ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~inputclkctrl|outclk   ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|N|datac                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA1|Z|datac                 ;
; 0.870  ; 0.870        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|N                   ;
; 0.870  ; 0.870        ; 0.000          ; Low Pulse Width  ; ULA_en ; Fall       ; ULA:ULA1|Z                   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ULA_en ; Rise       ; ULA_en~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ULA:ULA1|N'                                                                 ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------+
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[3]               ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[4]               ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[0]|datac             ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]|datac             ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[2]               ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[6]|datac             ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[1]|datac             ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[5]|datac             ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[3]|datad             ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[4]|datad             ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[2]|datad             ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[0]               ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[7]               ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[6]               ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[1]               ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[5]               ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|inclk[0] ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|outclk   ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~1|datac           ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~1|combout         ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2|combout         ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; ULA1|N|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; ULA1|N|combout                    ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~2|datad           ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2|combout         ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ULA:ULA1|N ; Fall       ; RAM1|RAM_OUT[7]~1|combout         ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~1|datac           ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|inclk[0] ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]~2clkctrl|outclk   ;
; 0.577 ; 0.577        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[1]               ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[5]               ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[0]               ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[6]               ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[2]|datad             ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[7]               ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[3]|datad             ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[4]|datad             ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[1]|datac             ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[5]|datac             ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[0]|datac             ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[6]|datac             ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[2]               ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM1|RAM_OUT[7]|datac             ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[3]               ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; ULA:ULA1|N ; Rise       ; RAM:RAM1|RAM_OUT[4]               ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; Buss_C_ctrl  ; ULA_ctrl[0] ; 3.677 ; 4.307 ; Rise       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; 4.234 ; 4.914 ; Rise       ; ULA_ctrl[0]     ;
; Buss_C_ctrl  ; ULA_ctrl[0] ; 2.407 ; 3.011 ; Fall       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; 2.653 ; 3.333 ; Fall       ; ULA_ctrl[0]     ;
; ULA_ctrl[*]  ; ULA_ctrl[0] ; 2.164 ; 2.782 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[0] ; ULA_ctrl[0] ; 0.447 ; 0.910 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[1] ; ULA_ctrl[0] ; 2.013 ; 2.572 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[2] ; ULA_ctrl[0] ; 1.998 ; 2.782 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[3] ; ULA_ctrl[0] ; 2.164 ; 2.654 ; Fall       ; ULA_ctrl[0]     ;
; B_en         ; clk         ; 1.730 ; 2.422 ; Rise       ; clk             ;
; IR_en        ; clk         ; 1.545 ; 2.206 ; Rise       ; clk             ;
; PC_en        ; clk         ; 1.337 ; 1.953 ; Rise       ; clk             ;
; mRam_en      ; clk         ; 1.001 ; 1.551 ; Rise       ; clk             ;
; mRom_en      ; clk         ; 1.303 ; 1.933 ; Rise       ; clk             ;
; A_en         ; clk         ; 0.967 ; 1.581 ; Fall       ; clk             ;
; A_sel[*]     ; clk         ; 2.384 ; 3.058 ; Fall       ; clk             ;
;  A_sel[0]    ; clk         ; 2.384 ; 3.058 ; Fall       ; clk             ;
;  A_sel[1]    ; clk         ; 2.201 ; 2.811 ; Fall       ; clk             ;
; RAM_IN[*]    ; clk         ; 1.316 ; 2.022 ; Fall       ; clk             ;
;  RAM_IN[0]   ; clk         ; 1.092 ; 1.762 ; Fall       ; clk             ;
;  RAM_IN[1]   ; clk         ; 0.999 ; 1.630 ; Fall       ; clk             ;
;  RAM_IN[2]   ; clk         ; 1.316 ; 2.022 ; Fall       ; clk             ;
;  RAM_IN[3]   ; clk         ; 1.216 ; 1.893 ; Fall       ; clk             ;
;  RAM_IN[4]   ; clk         ; 1.188 ; 1.857 ; Fall       ; clk             ;
;  RAM_IN[5]   ; clk         ; 1.029 ; 1.673 ; Fall       ; clk             ;
;  RAM_IN[6]   ; clk         ; 1.226 ; 1.914 ; Fall       ; clk             ;
;  RAM_IN[7]   ; clk         ; 1.117 ; 1.791 ; Fall       ; clk             ;
+--------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; Buss_C_ctrl  ; ULA_ctrl[0] ; -1.370 ; -2.002 ; Rise       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; -1.288 ; -1.935 ; Rise       ; ULA_ctrl[0]     ;
; Buss_C_ctrl  ; ULA_ctrl[0] ; -0.273 ; -0.839 ; Fall       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; -0.791 ; -1.445 ; Fall       ; ULA_ctrl[0]     ;
; ULA_ctrl[*]  ; ULA_ctrl[0] ; 0.643  ; 0.193  ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[0] ; ULA_ctrl[0] ; 0.643  ; 0.193  ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[1] ; ULA_ctrl[0] ; -0.104 ; -0.673 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[2] ; ULA_ctrl[0] ; -0.136 ; -0.748 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[3] ; ULA_ctrl[0] ; -0.344 ; -0.898 ; Fall       ; ULA_ctrl[0]     ;
; B_en         ; clk         ; -1.451 ; -2.109 ; Rise       ; clk             ;
; IR_en        ; clk         ; -1.268 ; -1.880 ; Rise       ; clk             ;
; PC_en        ; clk         ; -0.975 ; -1.541 ; Rise       ; clk             ;
; mRam_en      ; clk         ; -0.750 ; -1.296 ; Rise       ; clk             ;
; mRom_en      ; clk         ; -1.016 ; -1.606 ; Rise       ; clk             ;
; A_en         ; clk         ; -0.673 ; -1.268 ; Fall       ; clk             ;
; A_sel[*]     ; clk         ; -1.140 ; -1.792 ; Fall       ; clk             ;
;  A_sel[0]    ; clk         ; -1.355 ; -1.962 ; Fall       ; clk             ;
;  A_sel[1]    ; clk         ; -1.140 ; -1.792 ; Fall       ; clk             ;
; RAM_IN[*]    ; clk         ; -0.715 ; -1.335 ; Fall       ; clk             ;
;  RAM_IN[0]   ; clk         ; -0.805 ; -1.434 ; Fall       ; clk             ;
;  RAM_IN[1]   ; clk         ; -0.715 ; -1.335 ; Fall       ; clk             ;
;  RAM_IN[2]   ; clk         ; -1.018 ; -1.711 ; Fall       ; clk             ;
;  RAM_IN[3]   ; clk         ; -0.943 ; -1.605 ; Fall       ; clk             ;
;  RAM_IN[4]   ; clk         ; -0.916 ; -1.575 ; Fall       ; clk             ;
;  RAM_IN[5]   ; clk         ; -0.742 ; -1.375 ; Fall       ; clk             ;
;  RAM_IN[6]   ; clk         ; -0.908 ; -1.560 ; Fall       ; clk             ;
;  RAM_IN[7]   ; clk         ; -0.855 ; -1.522 ; Fall       ; clk             ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; N             ; ULA:ULA1|N ; 2.954 ;       ; Rise       ; ULA:ULA1|N      ;
; RAM_OUT[*]    ; ULA:ULA1|N ; 5.371 ; 5.459 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[0]   ; ULA:ULA1|N ; 5.371 ; 5.459 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[1]   ; ULA:ULA1|N ; 5.011 ; 5.060 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[2]   ; ULA:ULA1|N ; 5.188 ; 5.374 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[3]   ; ULA:ULA1|N ; 4.765 ; 4.852 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[4]   ; ULA:ULA1|N ; 4.675 ; 4.757 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[5]   ; ULA:ULA1|N ; 4.670 ; 4.741 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[6]   ; ULA:ULA1|N ; 5.305 ; 5.459 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[7]   ; ULA:ULA1|N ; 4.816 ; 4.900 ; Rise       ; ULA:ULA1|N      ;
; N             ; ULA:ULA1|N ;       ; 3.048 ; Fall       ; ULA:ULA1|N      ;
; Z             ; ULA_en     ; 4.362 ; 4.443 ; Fall       ; ULA_en          ;
; IR[*]         ; clk        ; 5.191 ; 5.425 ; Rise       ; clk             ;
;  IR[0]        ; clk        ; 4.275 ; 4.402 ; Rise       ; clk             ;
;  IR[1]        ; clk        ; 4.447 ; 4.562 ; Rise       ; clk             ;
;  IR[2]        ; clk        ; 4.150 ; 4.234 ; Rise       ; clk             ;
;  IR[3]        ; clk        ; 4.327 ; 4.377 ; Rise       ; clk             ;
;  IR[4]        ; clk        ; 5.191 ; 5.425 ; Rise       ; clk             ;
;  IR[5]        ; clk        ; 3.960 ; 4.032 ; Rise       ; clk             ;
;  IR[6]        ; clk        ; 4.174 ; 4.285 ; Rise       ; clk             ;
;  IR[7]        ; clk        ; 4.483 ; 4.629 ; Rise       ; clk             ;
; teste_D[*]    ; clk        ; 4.986 ; 5.256 ; Rise       ; clk             ;
;  teste_D[0]   ; clk        ; 4.449 ; 4.638 ; Rise       ; clk             ;
;  teste_D[1]   ; clk        ; 4.508 ; 4.694 ; Rise       ; clk             ;
;  teste_D[2]   ; clk        ; 4.773 ; 5.009 ; Rise       ; clk             ;
;  teste_D[3]   ; clk        ; 4.986 ; 5.256 ; Rise       ; clk             ;
;  teste_D[4]   ; clk        ; 4.186 ; 4.313 ; Rise       ; clk             ;
;  teste_D[5]   ; clk        ; 4.898 ; 5.041 ; Rise       ; clk             ;
;  teste_D[6]   ; clk        ; 4.694 ; 4.912 ; Rise       ; clk             ;
;  teste_D[7]   ; clk        ; 4.167 ; 4.274 ; Rise       ; clk             ;
; teste_ULA[*]  ; clk        ; 4.777 ; 5.013 ; Rise       ; clk             ;
;  teste_ULA[0] ; clk        ; 4.777 ; 5.013 ; Rise       ; clk             ;
;  teste_ULA[1] ; clk        ; 4.273 ; 4.440 ; Rise       ; clk             ;
;  teste_ULA[2] ; clk        ; 4.012 ; 4.127 ; Rise       ; clk             ;
;  teste_ULA[3] ; clk        ; 4.088 ; 4.189 ; Rise       ; clk             ;
;  teste_ULA[4] ; clk        ; 4.083 ; 4.194 ; Rise       ; clk             ;
;  teste_ULA[5] ; clk        ; 4.148 ; 4.278 ; Rise       ; clk             ;
;  teste_ULA[6] ; clk        ; 4.142 ; 4.183 ; Rise       ; clk             ;
;  teste_ULA[7] ; clk        ; 4.110 ; 4.242 ; Rise       ; clk             ;
; teste_C[*]    ; clk        ; 5.016 ; 5.192 ; Fall       ; clk             ;
;  teste_C[0]   ; clk        ; 4.366 ; 4.459 ; Fall       ; clk             ;
;  teste_C[1]   ; clk        ; 4.475 ; 4.584 ; Fall       ; clk             ;
;  teste_C[2]   ; clk        ; 4.612 ; 4.731 ; Fall       ; clk             ;
;  teste_C[3]   ; clk        ; 5.016 ; 5.192 ; Fall       ; clk             ;
;  teste_C[4]   ; clk        ; 4.953 ; 5.154 ; Fall       ; clk             ;
;  teste_C[5]   ; clk        ; 4.166 ; 4.247 ; Fall       ; clk             ;
;  teste_C[6]   ; clk        ; 4.437 ; 4.547 ; Fall       ; clk             ;
;  teste_C[7]   ; clk        ; 4.159 ; 4.244 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; N             ; ULA:ULA1|N ; 2.859 ;       ; Rise       ; ULA:ULA1|N      ;
; RAM_OUT[*]    ; ULA:ULA1|N ; 4.502 ; 4.570 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[0]   ; ULA:ULA1|N ; 5.198 ; 5.283 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[1]   ; ULA:ULA1|N ; 4.832 ; 4.877 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[2]   ; ULA:ULA1|N ; 5.001 ; 5.178 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[3]   ; ULA:ULA1|N ; 4.596 ; 4.679 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[4]   ; ULA:ULA1|N ; 4.508 ; 4.586 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[5]   ; ULA:ULA1|N ; 4.502 ; 4.570 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[6]   ; ULA:ULA1|N ; 5.113 ; 5.261 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[7]   ; ULA:ULA1|N ; 4.644 ; 4.723 ; Rise       ; ULA:ULA1|N      ;
; N             ; ULA:ULA1|N ;       ; 2.947 ; Fall       ; ULA:ULA1|N      ;
; Z             ; ULA_en     ; 4.233 ; 4.310 ; Fall       ; ULA_en          ;
; IR[*]         ; clk        ; 3.834 ; 3.903 ; Rise       ; clk             ;
;  IR[0]        ; clk        ; 4.138 ; 4.259 ; Rise       ; clk             ;
;  IR[1]        ; clk        ; 4.303 ; 4.413 ; Rise       ; clk             ;
;  IR[2]        ; clk        ; 4.018 ; 4.098 ; Rise       ; clk             ;
;  IR[3]        ; clk        ; 4.189 ; 4.236 ; Rise       ; clk             ;
;  IR[4]        ; clk        ; 5.017 ; 5.241 ; Rise       ; clk             ;
;  IR[5]        ; clk        ; 3.834 ; 3.903 ; Rise       ; clk             ;
;  IR[6]        ; clk        ; 4.040 ; 4.147 ; Rise       ; clk             ;
;  IR[7]        ; clk        ; 4.336 ; 4.477 ; Rise       ; clk             ;
; teste_D[*]    ; clk        ; 4.022 ; 4.124 ; Rise       ; clk             ;
;  teste_D[0]   ; clk        ; 4.296 ; 4.476 ; Rise       ; clk             ;
;  teste_D[1]   ; clk        ; 4.349 ; 4.526 ; Rise       ; clk             ;
;  teste_D[2]   ; clk        ; 4.607 ; 4.832 ; Rise       ; clk             ;
;  teste_D[3]   ; clk        ; 4.810 ; 5.069 ; Rise       ; clk             ;
;  teste_D[4]   ; clk        ; 4.044 ; 4.166 ; Rise       ; clk             ;
;  teste_D[5]   ; clk        ; 4.747 ; 4.884 ; Rise       ; clk             ;
;  teste_D[6]   ; clk        ; 4.532 ; 4.741 ; Rise       ; clk             ;
;  teste_D[7]   ; clk        ; 4.022 ; 4.124 ; Rise       ; clk             ;
; teste_ULA[*]  ; clk        ; 3.877 ; 3.986 ; Rise       ; clk             ;
;  teste_ULA[0] ; clk        ; 4.611 ; 4.837 ; Rise       ; clk             ;
;  teste_ULA[1] ; clk        ; 4.126 ; 4.286 ; Rise       ; clk             ;
;  teste_ULA[2] ; clk        ; 3.877 ; 3.986 ; Rise       ; clk             ;
;  teste_ULA[3] ; clk        ; 3.950 ; 4.047 ; Rise       ; clk             ;
;  teste_ULA[4] ; clk        ; 3.944 ; 4.051 ; Rise       ; clk             ;
;  teste_ULA[5] ; clk        ; 4.007 ; 4.132 ; Rise       ; clk             ;
;  teste_ULA[6] ; clk        ; 4.004 ; 4.041 ; Rise       ; clk             ;
;  teste_ULA[7] ; clk        ; 3.970 ; 4.096 ; Rise       ; clk             ;
; teste_C[*]    ; clk        ; 4.029 ; 4.110 ; Fall       ; clk             ;
;  teste_C[0]   ; clk        ; 4.231 ; 4.320 ; Fall       ; clk             ;
;  teste_C[1]   ; clk        ; 4.333 ; 4.437 ; Fall       ; clk             ;
;  teste_C[2]   ; clk        ; 4.465 ; 4.579 ; Fall       ; clk             ;
;  teste_C[3]   ; clk        ; 4.850 ; 5.018 ; Fall       ; clk             ;
;  teste_C[4]   ; clk        ; 4.793 ; 4.985 ; Fall       ; clk             ;
;  teste_C[5]   ; clk        ; 4.036 ; 4.113 ; Fall       ; clk             ;
;  teste_C[6]   ; clk        ; 4.297 ; 4.403 ; Fall       ; clk             ;
;  teste_C[7]   ; clk        ; 4.029 ; 4.110 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.448   ; -0.234 ; N/A      ; N/A     ; -3.000              ;
;  ULA:ULA1|N      ; -2.327   ; 0.666  ; N/A      ; N/A     ; 0.409               ;
;  ULA_ctrl[0]     ; -5.448   ; -0.209 ; N/A      ; N/A     ; -3.000              ;
;  ULA_en          ; -3.502   ; 1.377  ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.780   ; -0.234 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -197.811 ; -2.619 ; 0.0      ; 0.0     ; -59.088             ;
;  ULA:ULA1|N      ; -17.488  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  ULA_ctrl[0]     ; -102.999 ; -0.977 ; N/A      ; N/A     ; -3.000              ;
;  ULA_en          ; -24.988  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -52.336  ; -1.642 ; N/A      ; N/A     ; -53.088             ;
+------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; Buss_C_ctrl  ; ULA_ctrl[0] ; 6.592 ; 7.118 ; Rise       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; 7.622 ; 8.128 ; Rise       ; ULA_ctrl[0]     ;
; Buss_C_ctrl  ; ULA_ctrl[0] ; 4.857 ; 5.268 ; Fall       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; 5.205 ; 5.705 ; Fall       ; ULA_ctrl[0]     ;
; ULA_ctrl[*]  ; ULA_ctrl[0] ; 4.251 ; 4.676 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[0] ; ULA_ctrl[0] ; 1.553 ; 1.731 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[1] ; ULA_ctrl[0] ; 4.082 ; 4.561 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[2] ; ULA_ctrl[0] ; 4.165 ; 4.670 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[3] ; ULA_ctrl[0] ; 4.251 ; 4.676 ; Fall       ; ULA_ctrl[0]     ;
; B_en         ; clk         ; 3.054 ; 3.606 ; Rise       ; clk             ;
; IR_en        ; clk         ; 2.680 ; 3.215 ; Rise       ; clk             ;
; PC_en        ; clk         ; 2.378 ; 2.848 ; Rise       ; clk             ;
; mRam_en      ; clk         ; 1.742 ; 2.134 ; Rise       ; clk             ;
; mRom_en      ; clk         ; 2.291 ; 2.802 ; Rise       ; clk             ;
; A_en         ; clk         ; 2.227 ; 2.704 ; Fall       ; clk             ;
; A_sel[*]     ; clk         ; 4.650 ; 5.208 ; Fall       ; clk             ;
;  A_sel[0]    ; clk         ; 4.650 ; 5.208 ; Fall       ; clk             ;
;  A_sel[1]    ; clk         ; 4.328 ; 4.792 ; Fall       ; clk             ;
; RAM_IN[*]    ; clk         ; 2.848 ; 3.431 ; Fall       ; clk             ;
;  RAM_IN[0]   ; clk         ; 2.510 ; 3.054 ; Fall       ; clk             ;
;  RAM_IN[1]   ; clk         ; 2.303 ; 2.788 ; Fall       ; clk             ;
;  RAM_IN[2]   ; clk         ; 2.848 ; 3.431 ; Fall       ; clk             ;
;  RAM_IN[3]   ; clk         ; 2.682 ; 3.233 ; Fall       ; clk             ;
;  RAM_IN[4]   ; clk         ; 2.641 ; 3.179 ; Fall       ; clk             ;
;  RAM_IN[5]   ; clk         ; 2.357 ; 2.858 ; Fall       ; clk             ;
;  RAM_IN[6]   ; clk         ; 2.701 ; 3.275 ; Fall       ; clk             ;
;  RAM_IN[7]   ; clk         ; 2.485 ; 3.032 ; Fall       ; clk             ;
+--------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; Buss_C_ctrl  ; ULA_ctrl[0] ; -1.370 ; -2.002 ; Rise       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; -1.288 ; -1.935 ; Rise       ; ULA_ctrl[0]     ;
; Buss_C_ctrl  ; ULA_ctrl[0] ; -0.273 ; -0.839 ; Fall       ; ULA_ctrl[0]     ;
; Buss_D_ctrl  ; ULA_ctrl[0] ; -0.791 ; -1.445 ; Fall       ; ULA_ctrl[0]     ;
; ULA_ctrl[*]  ; ULA_ctrl[0] ; 0.643  ; 0.209  ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[0] ; ULA_ctrl[0] ; 0.643  ; 0.209  ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[1] ; ULA_ctrl[0] ; -0.104 ; -0.673 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[2] ; ULA_ctrl[0] ; -0.136 ; -0.748 ; Fall       ; ULA_ctrl[0]     ;
;  ULA_ctrl[3] ; ULA_ctrl[0] ; -0.344 ; -0.898 ; Fall       ; ULA_ctrl[0]     ;
; B_en         ; clk         ; -1.451 ; -2.109 ; Rise       ; clk             ;
; IR_en        ; clk         ; -1.268 ; -1.880 ; Rise       ; clk             ;
; PC_en        ; clk         ; -0.975 ; -1.541 ; Rise       ; clk             ;
; mRam_en      ; clk         ; -0.750 ; -1.296 ; Rise       ; clk             ;
; mRom_en      ; clk         ; -1.016 ; -1.606 ; Rise       ; clk             ;
; A_en         ; clk         ; -0.673 ; -1.268 ; Fall       ; clk             ;
; A_sel[*]     ; clk         ; -1.140 ; -1.792 ; Fall       ; clk             ;
;  A_sel[0]    ; clk         ; -1.355 ; -1.962 ; Fall       ; clk             ;
;  A_sel[1]    ; clk         ; -1.140 ; -1.792 ; Fall       ; clk             ;
; RAM_IN[*]    ; clk         ; -0.715 ; -1.335 ; Fall       ; clk             ;
;  RAM_IN[0]   ; clk         ; -0.805 ; -1.434 ; Fall       ; clk             ;
;  RAM_IN[1]   ; clk         ; -0.715 ; -1.335 ; Fall       ; clk             ;
;  RAM_IN[2]   ; clk         ; -1.018 ; -1.711 ; Fall       ; clk             ;
;  RAM_IN[3]   ; clk         ; -0.943 ; -1.605 ; Fall       ; clk             ;
;  RAM_IN[4]   ; clk         ; -0.916 ; -1.575 ; Fall       ; clk             ;
;  RAM_IN[5]   ; clk         ; -0.742 ; -1.375 ; Fall       ; clk             ;
;  RAM_IN[6]   ; clk         ; -0.908 ; -1.560 ; Fall       ; clk             ;
;  RAM_IN[7]   ; clk         ; -0.855 ; -1.522 ; Fall       ; clk             ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; N             ; ULA:ULA1|N ; 4.934 ;       ; Rise       ; ULA:ULA1|N      ;
; RAM_OUT[*]    ; ULA:ULA1|N ; 9.122 ; 9.039 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[0]   ; ULA:ULA1|N ; 9.018 ; 8.975 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[1]   ; ULA:ULA1|N ; 8.540 ; 8.454 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[2]   ; ULA:ULA1|N ; 8.933 ; 8.963 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[3]   ; ULA:ULA1|N ; 8.177 ; 8.106 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[4]   ; ULA:ULA1|N ; 8.071 ; 7.985 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[5]   ; ULA:ULA1|N ; 8.033 ; 7.942 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[6]   ; ULA:ULA1|N ; 9.122 ; 9.039 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[7]   ; ULA:ULA1|N ; 8.278 ; 8.174 ; Rise       ; ULA:ULA1|N      ;
; N             ; ULA:ULA1|N ;       ; 4.884 ; Fall       ; ULA:ULA1|N      ;
; Z             ; ULA_en     ; 6.995 ; 6.886 ; Fall       ; ULA_en          ;
; IR[*]         ; clk        ; 8.854 ; 8.824 ; Rise       ; clk             ;
;  IR[0]        ; clk        ; 7.269 ; 7.246 ; Rise       ; clk             ;
;  IR[1]        ; clk        ; 7.596 ; 7.512 ; Rise       ; clk             ;
;  IR[2]        ; clk        ; 7.068 ; 6.980 ; Rise       ; clk             ;
;  IR[3]        ; clk        ; 7.287 ; 7.229 ; Rise       ; clk             ;
;  IR[4]        ; clk        ; 8.854 ; 8.824 ; Rise       ; clk             ;
;  IR[5]        ; clk        ; 6.767 ; 6.693 ; Rise       ; clk             ;
;  IR[6]        ; clk        ; 7.122 ; 7.086 ; Rise       ; clk             ;
;  IR[7]        ; clk        ; 7.667 ; 7.629 ; Rise       ; clk             ;
; teste_D[*]    ; clk        ; 8.544 ; 8.623 ; Rise       ; clk             ;
;  teste_D[0]   ; clk        ; 7.636 ; 7.680 ; Rise       ; clk             ;
;  teste_D[1]   ; clk        ; 7.699 ; 7.756 ; Rise       ; clk             ;
;  teste_D[2]   ; clk        ; 8.150 ; 8.252 ; Rise       ; clk             ;
;  teste_D[3]   ; clk        ; 8.544 ; 8.623 ; Rise       ; clk             ;
;  teste_D[4]   ; clk        ; 7.194 ; 7.163 ; Rise       ; clk             ;
;  teste_D[5]   ; clk        ; 8.158 ; 8.207 ; Rise       ; clk             ;
;  teste_D[6]   ; clk        ; 8.023 ; 8.072 ; Rise       ; clk             ;
;  teste_D[7]   ; clk        ; 7.135 ; 7.079 ; Rise       ; clk             ;
; teste_ULA[*]  ; clk        ; 8.130 ; 8.236 ; Rise       ; clk             ;
;  teste_ULA[0] ; clk        ; 8.130 ; 8.236 ; Rise       ; clk             ;
;  teste_ULA[1] ; clk        ; 7.311 ; 7.324 ; Rise       ; clk             ;
;  teste_ULA[2] ; clk        ; 6.876 ; 6.863 ; Rise       ; clk             ;
;  teste_ULA[3] ; clk        ; 6.980 ; 6.907 ; Rise       ; clk             ;
;  teste_ULA[4] ; clk        ; 7.018 ; 6.985 ; Rise       ; clk             ;
;  teste_ULA[5] ; clk        ; 7.076 ; 7.061 ; Rise       ; clk             ;
;  teste_ULA[6] ; clk        ; 6.974 ; 6.917 ; Rise       ; clk             ;
;  teste_ULA[7] ; clk        ; 7.046 ; 7.044 ; Rise       ; clk             ;
; teste_C[*]    ; clk        ; 8.138 ; 8.115 ; Fall       ; clk             ;
;  teste_C[0]   ; clk        ; 6.950 ; 6.891 ; Fall       ; clk             ;
;  teste_C[1]   ; clk        ; 7.239 ; 7.167 ; Fall       ; clk             ;
;  teste_C[2]   ; clk        ; 7.387 ; 7.328 ; Fall       ; clk             ;
;  teste_C[3]   ; clk        ; 8.138 ; 8.115 ; Fall       ; clk             ;
;  teste_C[4]   ; clk        ; 7.953 ; 8.017 ; Fall       ; clk             ;
;  teste_C[5]   ; clk        ; 6.629 ; 6.582 ; Fall       ; clk             ;
;  teste_C[6]   ; clk        ; 7.099 ; 7.054 ; Fall       ; clk             ;
;  teste_C[7]   ; clk        ; 6.629 ; 6.579 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; N             ; ULA:ULA1|N ; 2.859 ;       ; Rise       ; ULA:ULA1|N      ;
; RAM_OUT[*]    ; ULA:ULA1|N ; 4.502 ; 4.570 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[0]   ; ULA:ULA1|N ; 5.198 ; 5.283 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[1]   ; ULA:ULA1|N ; 4.832 ; 4.877 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[2]   ; ULA:ULA1|N ; 5.001 ; 5.178 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[3]   ; ULA:ULA1|N ; 4.596 ; 4.679 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[4]   ; ULA:ULA1|N ; 4.508 ; 4.586 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[5]   ; ULA:ULA1|N ; 4.502 ; 4.570 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[6]   ; ULA:ULA1|N ; 5.113 ; 5.261 ; Rise       ; ULA:ULA1|N      ;
;  RAM_OUT[7]   ; ULA:ULA1|N ; 4.644 ; 4.723 ; Rise       ; ULA:ULA1|N      ;
; N             ; ULA:ULA1|N ;       ; 2.947 ; Fall       ; ULA:ULA1|N      ;
; Z             ; ULA_en     ; 4.233 ; 4.310 ; Fall       ; ULA_en          ;
; IR[*]         ; clk        ; 3.834 ; 3.903 ; Rise       ; clk             ;
;  IR[0]        ; clk        ; 4.138 ; 4.259 ; Rise       ; clk             ;
;  IR[1]        ; clk        ; 4.303 ; 4.413 ; Rise       ; clk             ;
;  IR[2]        ; clk        ; 4.018 ; 4.098 ; Rise       ; clk             ;
;  IR[3]        ; clk        ; 4.189 ; 4.236 ; Rise       ; clk             ;
;  IR[4]        ; clk        ; 5.017 ; 5.241 ; Rise       ; clk             ;
;  IR[5]        ; clk        ; 3.834 ; 3.903 ; Rise       ; clk             ;
;  IR[6]        ; clk        ; 4.040 ; 4.147 ; Rise       ; clk             ;
;  IR[7]        ; clk        ; 4.336 ; 4.477 ; Rise       ; clk             ;
; teste_D[*]    ; clk        ; 4.022 ; 4.124 ; Rise       ; clk             ;
;  teste_D[0]   ; clk        ; 4.296 ; 4.476 ; Rise       ; clk             ;
;  teste_D[1]   ; clk        ; 4.349 ; 4.526 ; Rise       ; clk             ;
;  teste_D[2]   ; clk        ; 4.607 ; 4.832 ; Rise       ; clk             ;
;  teste_D[3]   ; clk        ; 4.810 ; 5.069 ; Rise       ; clk             ;
;  teste_D[4]   ; clk        ; 4.044 ; 4.166 ; Rise       ; clk             ;
;  teste_D[5]   ; clk        ; 4.747 ; 4.884 ; Rise       ; clk             ;
;  teste_D[6]   ; clk        ; 4.532 ; 4.741 ; Rise       ; clk             ;
;  teste_D[7]   ; clk        ; 4.022 ; 4.124 ; Rise       ; clk             ;
; teste_ULA[*]  ; clk        ; 3.877 ; 3.986 ; Rise       ; clk             ;
;  teste_ULA[0] ; clk        ; 4.611 ; 4.837 ; Rise       ; clk             ;
;  teste_ULA[1] ; clk        ; 4.126 ; 4.286 ; Rise       ; clk             ;
;  teste_ULA[2] ; clk        ; 3.877 ; 3.986 ; Rise       ; clk             ;
;  teste_ULA[3] ; clk        ; 3.950 ; 4.047 ; Rise       ; clk             ;
;  teste_ULA[4] ; clk        ; 3.944 ; 4.051 ; Rise       ; clk             ;
;  teste_ULA[5] ; clk        ; 4.007 ; 4.132 ; Rise       ; clk             ;
;  teste_ULA[6] ; clk        ; 4.004 ; 4.041 ; Rise       ; clk             ;
;  teste_ULA[7] ; clk        ; 3.970 ; 4.096 ; Rise       ; clk             ;
; teste_C[*]    ; clk        ; 4.029 ; 4.110 ; Fall       ; clk             ;
;  teste_C[0]   ; clk        ; 4.231 ; 4.320 ; Fall       ; clk             ;
;  teste_C[1]   ; clk        ; 4.333 ; 4.437 ; Fall       ; clk             ;
;  teste_C[2]   ; clk        ; 4.465 ; 4.579 ; Fall       ; clk             ;
;  teste_C[3]   ; clk        ; 4.850 ; 5.018 ; Fall       ; clk             ;
;  teste_C[4]   ; clk        ; 4.793 ; 4.985 ; Fall       ; clk             ;
;  teste_C[5]   ; clk        ; 4.036 ; 4.113 ; Fall       ; clk             ;
;  teste_C[6]   ; clk        ; 4.297 ; 4.403 ; Fall       ; clk             ;
;  teste_C[7]   ; clk        ; 4.029 ; 4.110 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; N             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_OUT[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_OUT[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_OUT[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_OUT[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_OUT[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_OUT[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_OUT[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_OUT[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_ULA[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_ULA[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_ULA[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_ULA[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_ULA[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_ULA[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_ULA[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_ULA[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_C[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_C[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_C[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_C[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_C[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_C[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_C[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_C[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_D[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_D[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_D[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_D[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_D[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_D[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_D[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; teste_D[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; ULA_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PC_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_sel[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_sel[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_IN[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_en           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_IN[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_IN[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_IN[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_IN[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_IN[5]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_IN[6]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_IN[7]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_en           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ULA_ctrl[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ULA_ctrl[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ULA_ctrl[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ULA_ctrl[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Buss_C_ctrl    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Buss_D_ctrl    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mRam_en        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mRom_en        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; N             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; RAM_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IR[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IR[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IR[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IR[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; IR[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IR[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_C[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_C[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_C[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_C[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; teste_C[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_C[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_C[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_C[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_D[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_D[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; teste_D[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_D[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_D[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_D[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; teste_D[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; teste_D[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.034 V            ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.034 V           ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; N             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; RAM_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IR[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IR[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IR[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IR[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; IR[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IR[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_C[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_C[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_C[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_C[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; teste_C[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_C[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_C[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_C[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_D[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_D[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; teste_D[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_D[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_D[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_D[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; teste_D[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; teste_D[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00527 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00527 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; N             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; RAM_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAM_OUT[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IR[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IR[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IR[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IR[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; IR[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IR[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; teste_ULA[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_C[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_C[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_C[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_C[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; teste_C[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_C[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_C[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_C[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_D[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_D[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; teste_D[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_D[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_D[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_D[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; teste_D[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; teste_D[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0533 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0533 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 8        ; 8        ; 16       ; 0        ;
; ULA:ULA1|N  ; clk         ; 4        ; 4        ; 13       ; 13       ;
; ULA_en      ; clk         ; 0        ; 28       ; 0        ; 79       ;
; clk         ; ULA:ULA1|N  ; 8        ; 0        ; 0        ; 0        ;
; clk         ; ULA_ctrl[0] ; 21668    ; 2912     ; 165      ; 61       ;
; ULA_ctrl[0] ; ULA_ctrl[0] ; 0        ; 0        ; 71       ; 55       ;
; ULA_ctrl[0] ; ULA_en      ; 0        ; 0        ; 0        ; 16       ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 8        ; 8        ; 16       ; 0        ;
; ULA:ULA1|N  ; clk         ; 4        ; 4        ; 13       ; 13       ;
; ULA_en      ; clk         ; 0        ; 28       ; 0        ; 79       ;
; clk         ; ULA:ULA1|N  ; 8        ; 0        ; 0        ; 0        ;
; clk         ; ULA_ctrl[0] ; 21668    ; 2912     ; 165      ; 61       ;
; ULA_ctrl[0] ; ULA_ctrl[0] ; 0        ; 0        ; 71       ; 55       ;
; ULA_ctrl[0] ; ULA_en      ; 0        ; 0        ; 0        ; 16       ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 170   ; 170  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Sep 06 20:26:40 2013
Info: Command: quartus_sta bloco_dados -c bloco_dados
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 41 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bloco_dados.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ULA_ctrl[0] ULA_ctrl[0]
    Info (332105): create_clock -period 1.000 -name ULA_en ULA_en
    Info (332105): create_clock -period 1.000 -name ULA:ULA1|N ULA:ULA1|N
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.448
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.448      -102.999 ULA_ctrl[0] 
    Info (332119):    -3.780       -52.336 clk 
    Info (332119):    -3.502       -24.988 ULA_en 
    Info (332119):    -2.327       -17.488 ULA:ULA1|N 
Info (332146): Worst-case hold slack is -0.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.209        -0.672 ULA_ctrl[0] 
    Info (332119):    -0.019        -0.019 clk 
    Info (332119):     1.698         0.000 ULA:ULA1|N 
    Info (332119):     2.365         0.000 ULA_en 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -53.088 clk 
    Info (332119):    -3.000        -3.000 ULA_ctrl[0] 
    Info (332119):    -3.000        -3.000 ULA_en 
    Info (332119):     0.469         0.000 ULA:ULA1|N 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.730
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.730       -89.880 ULA_ctrl[0] 
    Info (332119):    -3.361       -46.007 clk 
    Info (332119):    -3.057       -21.249 ULA_en 
    Info (332119):    -1.999       -15.025 ULA:ULA1|N 
Info (332146): Worst-case hold slack is -0.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.171        -0.554 ULA_ctrl[0] 
    Info (332119):     0.042         0.000 clk 
    Info (332119):     1.521         0.000 ULA:ULA1|N 
    Info (332119):     2.084         0.000 ULA_en 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -53.088 clk 
    Info (332119):    -3.000        -3.000 ULA_ctrl[0] 
    Info (332119):    -3.000        -3.000 ULA_en 
    Info (332119):     0.452         0.000 ULA:ULA1|N 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.704
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.704       -49.745 ULA_ctrl[0] 
    Info (332119):    -1.567       -10.867 ULA_en 
    Info (332119):    -1.428       -19.434 clk 
    Info (332119):    -0.687        -4.813 ULA:ULA1|N 
Info (332146): Worst-case hold slack is -0.234
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.234        -1.642 clk 
    Info (332119):    -0.193        -0.977 ULA_ctrl[0] 
    Info (332119):     0.666         0.000 ULA:ULA1|N 
    Info (332119):     1.377         0.000 ULA_en 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.026 clk 
    Info (332119):    -3.000        -3.000 ULA_ctrl[0] 
    Info (332119):    -3.000        -3.000 ULA_en 
    Info (332119):     0.409         0.000 ULA:ULA1|N 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 341 megabytes
    Info: Processing ended: Fri Sep 06 20:27:10 2013
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:19


