# Soluciones Detalladas: Introducci√≥n a VHDL (VHDL-01)

```
::METADATA::
tipo: indice-soluciones
tema: vhdl-01-introduccion
actualizado: 2026-01-03
::END::
```

## Estructura de Niveles de Soluci√≥n

| Nivel | Archivo | Contenido |
|-------|---------|-----------|
| 1Ô∏è‚É£ | [`VHDL-01-Respuestas.md`](../VHDL-01-Respuestas.md) | Solo respuestas finales |
| 2Ô∏è‚É£ | Esta carpeta `prob-01/` | Soluciones paso a paso |
| 3Ô∏è‚É£ | Secciones "Conceptos Clave" | Explicaci√≥n profunda del m√©todo |

---

## √çndice de Soluciones Detalladas

### Nivel 1: Conceptos B√°sicos ‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 1.1 | Historia y est√°ndares VHDL | [VHDL-01-Sol-Problema-1.1.md](VHDL-01-Sol-Problema-1.1.md) | ‚≠ê |
| 1.2 | Verdadero/Falso conceptos | [VHDL-01-Sol-Problema-1.2.md](VHDL-01-Sol-Problema-1.2.md) | ‚≠ê |
| 1.3 | Identificadores v√°lidos | [VHDL-01-Sol-Problema-1.3.md](VHDL-01-Sol-Problema-1.3.md) | ‚≠ê |

### Nivel 2: Tipos de Datos ‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 2.1 | Valores de std_logic | [VHDL-01-Sol-Problema-2.1.md](VHDL-01-Sol-Problema-2.1.md) | ‚≠ê‚≠ê |
| 2.2 | Declaraci√≥n de se√±ales | [VHDL-01-Sol-Problema-2.2.md](VHDL-01-Sol-Problema-2.2.md) | ‚≠ê‚≠ê |
| 2.3 | downto vs to | [VHDL-01-Sol-Problema-2.3.md](VHDL-01-Sol-Problema-2.3.md) | ‚≠ê‚≠ê |

### Nivel 3: Estructura de Archivos ‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 3.1 | Orden de secciones | [VHDL-01-Sol-Problema-3.1.md](VHDL-01-Sol-Problema-3.1.md) | ‚≠ê‚≠ê |
| 3.2 | Completar c√≥digo OR | [VHDL-01-Sol-Problema-3.2.md](VHDL-01-Sol-Problema-3.2.md) | ‚≠ê‚≠ê |

---

## Clasificaci√≥n de Dificultad VHDL

| Nivel | S√≠mbolo | Descripci√≥n | Temas |
|:-----:|:-------:|-------------|-------|
| 1 | ‚≠ê | B√°sico | Conceptos, historia, sintaxis |
| 2 | ‚≠ê‚≠ê | Intermedio | Tipos, se√±ales, estructura |
| 3 | ‚≠ê‚≠ê‚≠ê | Avanzado | C√≥digo completo, debugging |

---

## Referencia R√°pida VHDL

### Estructura B√°sica de Archivo

```vhdl
-- 1. Bibliotecas
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- 2. Entidad (interfaz)
entity nombre is
    port (
        entrada : in  std_logic;
        salida  : out std_logic
    );
end entity;

-- 3. Arquitectura (comportamiento)
architecture behavioral of nombre is
begin
    -- C√≥digo aqu√≠
end architecture;
```

### Valores de std_logic (IEEE 1164)

| Valor | Significado | Uso |
|:-----:|-------------|-----|
| 'U' | No inicializado | Simulaci√≥n |
| 'X' | Forzado desconocido | Conflicto |
| '0' | Forzado bajo | L√≥gica |
| '1' | Forzado alto | L√≥gica |
| 'Z' | Alta impedancia | Tri-state |
| 'W' | D√©bil desconocido | Pull |
| 'L' | D√©bil bajo | Pull-down |
| 'H' | D√©bil alto | Pull-up |
| '-' | Don't care | S√≠ntesis |

---

## Navegaci√≥n

| ‚¨ÖÔ∏è Respuestas | üè† Intro | ‚û°Ô∏è Problemas |
|:-------------:|:--------:|:------------:|
| [VHDL-01-Respuestas.md](../VHDL-01-Respuestas.md) | [VHDL-01-Intro.md](../../VHDL-01-Intro.md) | [VHDL-01-Problemas.md](../../problems/VHDL-01-Problemas.md) |
