<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:26:09.269</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.04.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0045168</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>동시 테스트를 위한 인터리브 스캔 아키텍처</inventionTitle><inventionTitleEng>Interleaved Scan Architecture for Concurrent Testing</inventionTitleEng><openDate>2025.10.21</openDate><openNumber>10-2025-0151166</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.04.18</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G01R 31/319</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G01R 31/3185</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G01R 31/317</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 이 문서는 집적 회로(ic) 칩의 동시 테스트를 위한 인터리브 스캔 아키텍처에 대한 장치와 기술을 설명한다. 다양한 양태에서, ic 또는 시스템 온 칩은 인터리브 스캔 회로, ip 블록 또는 독립 전원(파워) 레일의 기능 블록, 블록 선택 논리 및 스캔 아웃 결합기를 포함할 수 있다. 인터리브 스캔 회로는 제1 클록 속도에서 테스트 입력/출력(i/o) 세트를 포함하는 테스트 신호를 수신하고, 수신된 테스트 신호를 기반으로 각 블록에 분배하기 위해 제2 클록 속도에서 복수의 세트의 테스트 i/o를 생성할 수 있다. 일부 양태에서, 제2 클록 속도는 제1 클록 속도보다 낮아 테스트 중에 타이밍 제약을 완화하고 비용이 많이 드는 테스트 전용 타이밍 버퍼의 사용을 피할 수 있다. 이와 같이 설명된 양태는 테스트 전용 타이밍 또는 전원 회로의 필요성을 피함으로써 칩 테스트 시간을 줄이고 실리콘 복잡성을 줄일 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 시스템-온-칩으로서,상기 시스템-온-칩의 컴포넌트들에 전력을 제공하도록 구성된 전력 레일들;IP(intellectual property) 블록들;상기 IP 블록들로부터, 상기 전력 레일들 중 상이한 전력 레일에 각각 커플링되는 다수의 IP 블록들의 그룹을 선택하도록 구성된 블록 선택 로직; 및인터리브드 스캔 회로부(interleave scan circuitry)를 포함하되, 상기 인터리브드 스캔 회로부는, 제1 클록 레이트에서 테스트 입력/출력들(I/O들)을 포함하는 테스트 시그널링을 수신하고; 상기 테스트 시그널링에 기초하여, 상기 제1 클록 레이트와 상이한 제2 클록 레이트에서 테스트 I/O들의 다수의 세트들을 생성하고; 개개의 스캔-인 I/O 버스를 통해 상기 테스트 I/O들의 다수의 세트들 각각을 다수의 IP 블록들의 그룹의 IP 블록들 중 하나에 분배하고; 및 개개의 스캔-아웃 I/O 버스들을 통해 그리고 상기 테스트 I/O들의 다수의 세트들에 기초하여, 상기 다수의 IP 블록들의 그룹으로부터 결과 데이터의 다수의 세트들을 수신하도록 구성되는, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 테스트 시그널링을 더블 데이터 레이트에서 샘플링함으로써 상기 제1 클록 레이트에서 상기 테스트 시그널링을 수신하도록 구성된 I/O 인터페이스를 더 포함하는, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>3. 제1 항 또는 제2항에 있어서, 상기 인터리브드 스캔 회로부는 단일 데이터 레이트 스캔 클록을 사용하여 상기 I/O들의 다수의 세트들을 송신함으로써 상기 테스트 I/O들의 다수의 세트들을 상기 개개의 스캔-인 버스들에 걸쳐 분배하도록 더 구성되는, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 더블 데이터 레이트 클록을 수신하도록 구성된 스캔 클록 인터페이스를 더 포함하고, 상기 인터리브드 스캔 회로부는 상기 더블 데이터 레이트 클록에 기초하여 상기 단일 데이터 레이트 클록을 생성하도록 더 구성되는, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서, 상기 인터리브드 스캔 회로부는,상기 제2 클록 레이트에서 스캔-아웃 버스들을 통해 결과 데이터의 다수의 세트들을 수신하고;상기 결과 데이터의 다수의 세트들에 기초하여, 상기 다수의 IP 블록들의 그룹에 대한 결합된 결과 데이터를 생성하고; 및상기 I/O 인터페이스를 통해, 상기 결합된 결과 데이터를 상기 제1 클록 레이트에서 송신하도록 더 구성되는, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 인터리브드 스캔 회로부는 단일 데이터 레이트에서 상기 스캔-아웃 버스들을 샘플링함으로써 상기 결과 데이터의 다수의 세트들을 수신하도록 구성되고; 및상기 I/O 인터페이스는 상기 제1 클록 레이트에서의 상기 데이터를 더블 데이터 레이트에서 송신하도록 구성되는, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제2 클록 레이트는 상기 제1 클록 레이트보다 낮은, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 테스트 I/O들의 다수의 세트들은 상기 개개의 스캔-인 I/O 버스들을 통해 상기 다수의 IP 블록들의 그룹에 동시에 분배되는, 시스템-온-칩. </claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 테스트 I/O들의 다수의 세트들 각각은 상기 다수의 IP 블록들의 그룹 중 하나의 IP 블록에만 분배되는, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>10. 시스템-온-칩의 IP 블록들을 테스트하기 위한 방법으로서,DDR(double data rate) 클록킹(clocking)에 기초하여 동작하는 인터페이스를 통해 테스트 데이터를 수신하는 단계;상기 테스트 데이터에 기초하여, 단일 데이터 레이트(SDR) 클록킹에서 테스트 데이터 비트들의 다수의 세트들을 생성하는 단계;독립적인 전력 레일에 각각 커플링되는 IP 블록들의 그룹을 선택하는 단계;상기 SDR 클록킹에 기초하여 동작하는 제1 다수의 버스들 중 개개의 버스를 통해 상기 테스트 데이터 비트들의 다수의 세트들 각각을 상기 IP 블록들의 그룹의 IP 블록에 분배하는 단계;상기 테스트 데이터 비트들의 다수의 세트들에 기초하여, 상기 SDR 클록킹에 기초하여 동작하는 제2 다수의 버스들을 통해 상기 IP 블록들의 그룹으로부터 결과 데이터 비트들의 다수의 세트들을 수신하는 단계;상기 IP 블록들의 그룹으로부터 수신된 결과 데이터 비트들의 다수의 세트들을 결합하여 결합된 결과 데이터를 제공하는 단계; 및상기 결합된 결과 데이터를 상기 DDR 클록킹에 기초하여 동작하는 인터페이스를 통해 송신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,클록 인터페이스를 통해 DDR 클록 신호를 수신하는 단계; 및상기 DDR 클록 신호에 기초하여, 상기 제1 다수의 버스들 또는 상기 제2 다수의 버스들이 동작하는 SDR 클록 신호를 생성하는 단계;를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제10항 또는 제11항에 있어서, 상기 IP 블록들의 그룹을 선택하는 단계는 다수의 IP 블록들의 그룹들로부터 상기 IP 블록들의 그룹을 선택하는 단계를 포함하고, 상기 다수의 IP 블록들의 그룹들 각각은 상이한 전력 레일들에 각각 커플링되는 개개의 IP 블록들을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 IP 블록들의 그룹의 선택에 기초하여, 상기 제1 다수의 버스들 중 개개의 버스들을 통해 상기 테스트 데이터 비트들의 다수의 세트들을 상기 IP 블록들의 그룹에 인가하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 다수의 버스들은 상기 IP 블록들의 그룹 중 하나의 IP 블록으로 각각 라우팅되는 스캔-인(scan-in) 입력/출력(I/O) 버스들을 포함하고; 및상기 테스트 데이터 비트들의 다수의 세트들을 상기 IP 블록들의 그룹에 인가하는 단계는 상기 스캔-인 I/O 버스들과 상기 IP 블록들의 그룹 사이에 커플링된 게이팅 로직을 선택적으로 활성화시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제10항 내지 제14항 중 어느 한 항에 있어서,상기 제2 다수의 버스들은 상기 IP 블록들의 그룹 중 하나의 IP 블록으로부터 각각 라우팅되는 스캔-아웃 입력/출력(I/O) 버스들을 포함하고; 및결과 데이터 비트들의 다수의 세트들을 결합하는 단계는 결합된 결과 데이터를 제공하기 위해 상기 스캔-아웃 I/O 버스들에 커플링된 시프트 레지스터들을 사용하는 단계를 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 마운틴 뷰 엠피시어터 파크웨이 **** (우:*****)</address><code>520050013456</code><country>미국</country><engName>Google LLC</engName><name>구글 엘엘씨</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 마운틴 뷰 엠...</address><code> </code><country>인도</country><engName>JALASUTRAM, Maheedhar</engName><name>잘라수트람 마히다르</name></inventorInfo><inventorInfo><address>미국 캘리포니아 마운틴 뷰 엠...</address><code> </code><country>인도</country><engName>ARISETTI, Rama Sireesha</engName><name>아리세티 라마 시리샤</name></inventorInfo><inventorInfo><address>미국 캘리포니아 마운틴 뷰 엠...</address><code> </code><country>인도</country><engName>RAVIPATI, Vasubabu</engName><name>라비파티 바수바부</name></inventorInfo><inventorInfo><address>미국 캘리포니아 마운틴 뷰 엠...</address><code> </code><country>인도</country><engName>DESHPANDE, Aalhad</engName><name>데슈판데 알하드</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.04.12</priorityApplicationDate><priorityApplicationNumber>63/633,503</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.04.08</receiptDate><receiptNumber>1-1-2025-0392930-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[특허법 제42조의3제2항,제42조의3제3항에 따른 국어번역문]서류제출서</documentName><receiptDate>2025.04.18</receiptDate><receiptNumber>1-1-2025-0443469-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.04.18</receiptDate><receiptNumber>1-1-2025-0443470-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.04.18</receiptDate><receiptNumber>9-1-2025-9004591-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName> </documentEngName><documentName>외국어특허출원의 국어번역문 제출 안내서</documentName><receiptDate>2025.04.18</receiptDate><receiptNumber>1-5-2025-0065032-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.11.07</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250045168.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937e31a9d38214751603f3d70225fd3417895ccd1608f1e3199a8a63d0b374204da0b8d67172a86f62e2ac09b9f8a5bba0a247e9d915789c8c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf247b5c78e370b4b94586a638aaef274ffd7088260d0837fac7c989b3ca6dbefdf0387b57c8a082cfe8966916087e8ec3378f96fe241e6103</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>