//
// FDC μPD765A
//


#include	"compiler.h"
#include	<stdarg.h>
#include	"cpucore.h"
#include	"pccore.h"
#include	"iocore.h"
#include	"fddfile.h"

#include	"fdd_mtr.h"

#include	"sysmng.h"


#include	"iocoreva.h"
#include	"memoryva.h"
#include	"subsystem.h"

enum {
	FDC_DMACH2HD	= 2,
	FDC_DMACH2DD	= 3,

	CLOCK80				= 7987200,		// 8MHz
	CLOCK48				= 4792320,		// 4.8MHz

	FDD_MOTORDELAY	= 505,	// FDDのモーターをONしてからreadyになるまでの時間(msec)

	FDD_MOTOR_STOPPED	= 0,
	FDD_MOTOR_STARTING	= 1,
	FDD_MOTOR_STABLE	= 2,


	FDD_48TPI			= 0,
	FDD_96TPI			= 1,

};

static const UINT8 FDCCMD_TABLE[32] = {
						0, 0, 8, 2, 1, 8, 8, 1, 0, 8, 1, 0, 8, 5, 0, 2,
						0, 8, 0, 0, 0, 0, 0, 0, 0, 8, 0, 0, 0, 8, 0, 0};


#define FDC_FORCEREADY (1)
#define	FDC_DELAYERROR7

#define	FDCTRACE_FORMAT \
	"fdctrace cmd=%02x/%s drive=%u C=%02x H=%02x R=%02x N=%02x " \
	"mode=%02x/%s req=%lu st=%02x/%02x/%02x xfer=%lu dma_ch=%02x " \
	"dma_access=%02x dma_sysm_bank=%02x sysm_bank=%02x " \
	"dma_len=%lu dma_range=%05lx-%05lx"

typedef struct {
	BOOL	active;
	BOOL	emitted;
	UINT8	cmd;
	UINT8	us;
	UINT8	hd;
	UINT8	C;
	UINT8	H;
	UINT8	R;
	UINT8	N;
	UINT32	req_len;
	UINT32	xfer_len;
	UINT8	dma_ch;
	UINT8	dma_access;
	UINT8	dma_sysm_bank;
	UINT8	sysm_bank;
	UINT32	dma_len;
	UINT32	dma_start;
	UINT32	dma_end;
} FDCTRACE;

static FDCTRACE	fdctrace;
static BOOL		fdctrace_stderr;

#define getnow() 	(CPU_CLOCK + CPU_BASECLOCK - CPU_REMCLOCK)

		// neventから呼び出されるコールバックルーチンで、
		// イベント発生時刻を知るにはgetnow_oneventを使う。
		// getnowはCPUの時刻なので、getnow_oneventより進んでいる。
#define getnow_onevent()	(CPU_CLOCK)

static void start_executionphase(void);
static void stop_executionphase(void);

void fdc_trace_enable(BOOL enable) {

	fdctrace_stderr = enable;
}

void fdc_trace_text(const char *fmt, ...) {

	va_list	ap;
	char	buf[2048];

	va_start(ap, fmt);
	vsnprintf(buf, sizeof(buf), fmt, ap);
	va_end(ap);
	TRACEOUT(("%s", buf));
	if (fdctrace_stderr) {
		fprintf(stderr, "%s\n", buf);
	}
}

void fdc_trace_bytes(const char *prefix, const UINT8 *data, UINT length) {

	char	buf[8192];
	UINT	i;
	int		pos;
	int		written;

	pos = snprintf(buf, sizeof(buf), "%s len=%u bytes=", prefix, length);
	if (pos < 0) {
		return;
	}
	for (i=0; i<length; i++) {
		if (pos >= (int)sizeof(buf) - 8) {
			(void)snprintf(buf + pos, sizeof(buf) - pos, " ...");
			break;
		}
		written = snprintf(buf + pos, sizeof(buf) - pos,
						   "%s%02x", i ? " " : "", data[i]);
		if (written < 0) {
			break;
		}
		pos += written;
	}
	TRACEOUT(("%s", buf));
	if (fdctrace_stderr) {
		fprintf(stderr, "%s\n", buf);
	}
}

void fdc_trace_iova_unhandled(UINT port) {

	if (fdctrace_stderr) {
		fprintf(stderr, "iova-unhandled port=%04x\n", port & 0xffff);
	}
}

static UINT8 fdc_trace_mode_value(void) {

	return fdc.fddifmode;
}

static const char *fdc_trace_mode_name(void) {

	return fdc.fddifmode ? "direct" : "intelligent";
}

static const char *fdc_trace_cmdname(REG8 cmd) {

	switch(cmd & 0x1f) {
		case 0x02:
			return("ReadDiagnostic");
		case 0x03:
			return("Specify");
		case 0x04:
			return("SenseDeviceStatus");
		case 0x05:
			return("WriteData");
		case 0x06:
			return("ReadData");
		case 0x07:
			return("Recalibrate");
		case 0x08:
			return("SenseInterruptStatus");
		case 0x09:
			return("WriteDeletedData");
		case 0x0a:
			return("ReadID");
		case 0x0c:
			return("ReadDeletedData");
		case 0x0d:
			return("WriteID");
		case 0x0f:
			return("Seek");
		case 0x11:
			return("ScanEqual");
		case 0x19:
			return("ScanLowOrEqual");
		case 0x1d:
			return("ScanHighOrEqual");
		default:
			return("Invalid");
	}
}

static UINT32 fdc_trace_sector_length(void) {

	if (fdc.N < 8) {
		return(128UL << fdc.N);
	}
	return(128UL << 8);
}

static UINT32 fdc_trace_data_length(void) {

	UINT32	sectors;

	sectors = 1;
	if (fdc.eot >= fdc.R) {
		sectors = (UINT32)(fdc.eot - fdc.R + 1);
	}
	return(fdc_trace_sector_length() * sectors);
}

static void fdc_trace_update_fields(void) {

	fdctrace.us = fdc.us;
	fdctrace.hd = fdc.hd;
	fdctrace.C = fdc.C;
	fdctrace.H = fdc.H;
	fdctrace.R = fdc.R;
	fdctrace.N = fdc.N;
}

static void fdc_trace_set_request(UINT32 len) {

	if (fdctrace.active) {
		fdctrace.req_len = len;
	}
}

static void fdc_trace_begin(REG8 cmd) {

	ZeroMemory(&fdctrace, sizeof(fdctrace));
	fdctrace.active = TRUE;
	fdctrace.cmd = cmd;
	fdctrace.dma_ch = 0xff;
	fdctrace.dma_start = 0xffffffffUL;
	fdctrace.dma_end = 0xffffffffUL;
	fdc_trace_update_fields();
}

static void fdc_trace_dma_snapshot(UINT8 channel) {

	DMACH	ch;
	UINT32	length;
	UINT32	start;
	UINT32	end;

	if (!fdctrace.active) {
		return;
	}
	ch = dmac.dmach + channel;
	length = ch->leng.w;
	start = ch->adrs.d;
	if (length) {
		if (ch->mode & 0x20) {
			end = start - (length - 1);
		}
		else {
			end = start + (length - 1);
		}
	}
	else {
		end = start;
	}
	fdctrace.dma_ch = channel;
	fdctrace.dma_len = length;
	fdctrace.dma_start = start;
	fdctrace.dma_end = end;
	fdctrace.dma_access = memoryva.dma_access;
	fdctrace.dma_sysm_bank = memoryva.dma_sysm_bank;
	fdctrace.sysm_bank = memoryva.sysm_bank;
	if (!fdctrace.req_len) {
		fdctrace.req_len = length;
	}
}

static void fdc_trace_transfer_byte(void) {

	if (fdctrace.active) {
		fdctrace.xfer_len++;
	}
}

void fdc_trace_log(REG8 cmd, const char *name, UINT8 drive, UINT8 C, UINT8 H,
				   UINT8 R, UINT8 N, UINT32 req_len, UINT8 st0, UINT8 st1,
				   UINT8 st2, UINT32 xfer_len, UINT8 dma_ch,
				   UINT8 dma_access, UINT8 dma_sysm_bank, UINT8 sysm_bank,
				   UINT32 dma_len, UINT32 dma_start, UINT32 dma_end) {

	TRACEOUT((FDCTRACE_FORMAT,
			cmd,
			name,
			drive,
			C,
			H,
			R,
			N,
			fdc_trace_mode_value(),
			fdc_trace_mode_name(),
			(unsigned long)req_len,
			st0,
			st1,
			st2,
			(unsigned long)xfer_len,
			dma_ch,
			dma_access,
			dma_sysm_bank,
			sysm_bank,
			(unsigned long)dma_len,
			(unsigned long)(dma_start & 0xfffff),
			(unsigned long)(dma_end & 0xfffff)));
	if (fdctrace_stderr) {
		fprintf(stderr,
				FDCTRACE_FORMAT "\n",
				cmd,
				name,
				drive,
				C,
				H,
				R,
				N,
				fdc_trace_mode_value(),
				fdc_trace_mode_name(),
				(unsigned long)req_len,
				st0,
				st1,
				st2,
				(unsigned long)xfer_len,
				dma_ch,
				dma_access,
				dma_sysm_bank,
				sysm_bank,
				(unsigned long)dma_len,
				(unsigned long)(dma_start & 0xfffff),
				(unsigned long)(dma_end & 0xfffff));
	}
}

static void fdc_trace_output(UINT8 st0, UINT8 st1, UINT8 st2) {

	if ((!fdctrace.active) || (fdctrace.emitted)) {
		return;
	}
	fdc_trace_log(fdctrace.cmd,
			fdc_trace_cmdname(fdctrace.cmd),
			fdctrace.us,
			fdctrace.C,
			fdctrace.H,
			fdctrace.R,
			fdctrace.N,
			fdctrace.req_len,
			st0,
			st1,
			st2,
			fdctrace.xfer_len,
			fdctrace.dma_ch,
			fdctrace.dma_access,
			fdctrace.dma_sysm_bank,
			fdctrace.sysm_bank,
			fdctrace.dma_len,
			fdctrace.dma_start,
			fdctrace.dma_end);
	fdctrace.emitted = TRUE;
}

static void fdc_trace_emit_result(UINT result_len) {

	UINT8	st0;
	UINT8	st1;
	UINT8	st2;

	st0 = (result_len >= 1) ? fdc.buf[0] : 0xff;
	st1 = (result_len >= 2) ? fdc.buf[1] : 0xff;
	st2 = (result_len >= 3) ? fdc.buf[2] : 0xff;
	fdc_trace_output(st0, st1, st2);
}

static void fdc_trace_emit_status(UINT8 st0) {

	fdc_trace_output(st0, 0xff, 0xff);
}

static void fdc_play_head_load_sound(BOOL one_track) {

	if (np2cfg.MOTOR) {
		fddmtrsnd_headload(one_track);
	}
}

static void fdc_play_head_unload_sound(void) {

	if (np2cfg.MOTOR) {
		fddmtrsnd_headunload();
	}
}

static void fdc_play_seek_sound(int us, int ncn) {

	int	move;

	if (!np2cfg.MOTOR) {
		return;
	}
	move = ncn - fdc.treg[us];
	if (move < 0) {
		move = 0 - move;
	}
	if (move) {
		fddmtrsnd_seek(move == 1, (UINT)(move * 15));
		fdc_play_head_unload_sound();
	}
}



// ----------------------------------------------------------------------
// interrupt

static void fdc_dointerrupt(void) {
		fdc.intreq = TRUE;
		TRACEOUT(("fdc: send interrupt request"));
		if (fdc.fddifmode) {
			// DMA mode
			if (fdc.chgreg & 1) {
				pic_setirq(0x0b);
			}
			else {
				pic_setirq(0x0a);
			}
		}
		else {
			// Intelligent mode
			subsystem_irq(TRUE);
		}
}

void fdc_intwait(NEVENTITEM item) {

	if (item->flag & NEVENT_SETEVENT) {
		fdc_dointerrupt();
	}
}

void fdc_interrupt(void) {
	nevent_set(NEVENT_FDCINT, 512, fdc_intwait, NEVENT_ABSOLUTE);
}


static void fdc_interruptreset(void) {
	fdc.intreq = FALSE;
}

static BOOL fdc_isfdcinterrupt(void) {
	return(fdc.intreq);
}

static void fdc_resetirq(void) {
	if (!fdc.fddifmode) {
		// Intelligent mode
		subsystem_irq(FALSE);
	}
}

// ----------------------------------------------------------------------
// DMA 

REG8 DMACCALL fdc_dmafunc(REG8 func) {
	//TRACEOUT(("fdc_dmafunc = %d", func));

	switch(func) {
		case DMAEXT_START:
			return(1);

		case DMAEXT_END:				// TC
			fdc.tcreserved = TRUE;		// 次のread/writeが終わった時点でTC実行
			break;

		case DMAEXT_DRQ: 
			return fdc.rqm ? 0 : 1;
	}
	return(0);
}

static void fdc_dmaready(REG8 enable) {
	if (!fdc.fddifmode) {
		// Intelligent
		return;
	}
	if (fdc.chgreg & 1) {
		dmac.dmach[FDC_DMACH2HD].ready = enable;
		if (enable) {
			fdc_trace_dma_snapshot(FDC_DMACH2HD);
		}
	}
	else {
		dmac.dmach[FDC_DMACH2DD].ready = enable;
		if (enable) {
			fdc_trace_dma_snapshot(FDC_DMACH2DD);
		}
	}
}


// ----------------------------------------------------------------------

void fdcsend_error7(void) {

	stop_executionphase();
	fdc.event = FDCEVENT_BUFSEND;
	fdc.bufp = 0;
	fdc.bufcnt = 7;
	fdc.buf[0] = (BYTE)(fdc.stat[fdc.us] >>  0);
	fdc.buf[1] = (BYTE)(fdc.stat[fdc.us] >>  8);
	fdc.buf[2] = (BYTE)(fdc.stat[fdc.us] >> 16);
	fdc.buf[3] = fdc.C;
	fdc.buf[4] = fdc.H;
	fdc.buf[5] = fdc.R;
	fdc.buf[6] = fdc.N;
	fdc.status = FDCSTAT_RQM | FDCSTAT_CB | FDCSTAT_DIO;
	fdc.stat[fdc.us] = 0;										// ver0.29

	TRACEOUT(("fdc: error7"));
	TRACEOUT(("fdc: ST0=0x%02x ST1=0x%02x ST2=0x%02x",fdc.buf[0],fdc.buf[1],fdc.buf[2]));
	TRACEOUT(("fdc: C=0x%02x H=0x%02x R=0x%02x N=0x%02x",fdc.buf[3],fdc.buf[4],fdc.buf[5],fdc.buf[6]));
	fdc_trace_emit_result(7);

	fdc_dmaready(0);
	dmac_check();

	fdc_interrupt();

	fdc_play_head_unload_sound();
}

void fdcsend_success7(void) {

	stop_executionphase();
	fdc.event = FDCEVENT_BUFSEND;
	fdc.bufp = 0;
	fdc.bufcnt = 7;
	fdc.buf[0] = (fdc.hd << 2) | fdc.us;
	fdc.buf[1] = 0;
	fdc.buf[2] = 0;
	fdc.buf[3] = fdc.C;
	fdc.buf[4] = fdc.H;
	fdc.buf[5] = fdc.R;
	fdc.buf[6] = fdc.N;
	fdc.status = FDCSTAT_RQM | FDCSTAT_CB | FDCSTAT_DIO;
	fdc.stat[fdc.us] = 0;										// ver0.29

	TRACEOUT(("fdc: success7"));
	TRACEOUT(("fdc: ST0=0x%02x ST1=0x%02x ST2=0x%02x",fdc.buf[0],fdc.buf[1],fdc.buf[2]));
	TRACEOUT(("fdc: C=0x%02x H=0x%02x R=0x%02x N=0x%02x",fdc.buf[3],fdc.buf[4],fdc.buf[5],fdc.buf[6]));
	fdc_trace_emit_result(7);

	fdc_dmaready(0);
	dmac_check();

	fdc_interrupt();

	fdc_play_head_unload_sound();
}

// ----------------------------------------------------------------------

#if 0
// FDCのタイムアウト			まぁ本当はこんなんじゃダメだけど…	ver0.29
void fdctimeoutproc(NEVENTITEM item) {

	if (item->flag & NEVENT_SETEVENT) {
		fdc.stat[fdc.us] = FDCRLT_IC0 | FDCRLT_EN | (fdc.hd << 2) | fdc.us;
		fdcsend_error7();
	}
}

static void fdc_timeoutset(void) {

	nevent_setbyms(NEVENT_FDCTIMEOUT, 166, fdctimeoutproc, NEVENT_ABSOLUTE);
}
#endif


// ----------------------------------------------------------------------
// Command subroutines

static BOOL FDC_DriveCheck(BOOL protectcheck) {

	if (!fddfile[fdc.us].fname[0]) {
		fdc.stat[fdc.us] = FDCRLT_IC0 | FDCRLT_NR | (fdc.hd << 2) | fdc.us;
		fdcsend_error7();
		return(FALSE);
	}
	else if ((protectcheck) && (fddfile[fdc.us].protect)) {
		fdc.stat[fdc.us] = FDCRLT_IC0 | FDCRLT_NW | (fdc.hd << 2) | fdc.us;
		fdcsend_error7();
		return(FALSE);
	}
	return(TRUE);
}

static void get_mtmfsk(void) {

	fdc.mt = (fdc.cmd >> 7) & 1;
	fdc.mf = fdc.cmd & 0x40;							// ver0.29
	fdc.sk = (fdc.cmd >> 5) & 1;
}

static void get_hdus(void) {

	fdc.hd = (fdc.cmds[0] >> 2) & 1;
	fdc.us = fdc.cmds[0] & 3;
}

static void get_chrn(void) {

	fdc.C = fdc.cmds[1];
	fdc.H = fdc.cmds[2];
	fdc.R = fdc.cmds[3];
	fdc.N = fdc.cmds[4];
}

static void get_eotgsldtl(void) {

	fdc.eot = fdc.cmds[5];
	fdc.gpl = fdc.cmds[6];
	fdc.dtl = fdc.cmds[7];
}


static BOOL inc_fdcR(void) {
	BOOL	over;			// シリンダをまたがった

	over = FALSE;

	fdc.R++;
	if (fdc.R > fdc.eot) {
		if (fdc.cmd & 0x80) {
			// MT=1
			if (fdc.hd) over = TRUE;
			fdc.C += fdc.hd;
			fdc.H = fdc.hd ^ 1;
			fdc.R = 1;
		}
		else {
			over = TRUE;
			fdc.C++;
			fdc.R = 1;
		}
	}
	return over;
}

// --------------------------------------------------------------------------
// Commands

static void FDC_Invalid(void) {							// cmd: xx

	fdc.event = FDCEVENT_BUFSEND;
	fdc.bufcnt = 1;
	fdc.bufp = 0;
	fdc.buf[0] = 0x80;
	fdc.status = FDCSTAT_RQM | FDCSTAT_CB | FDCSTAT_DIO;
	fdc_trace_emit_result(1);
}

#if 0
static void FDC_ReadDiagnostic(void) {					// cmd: 02

	switch(fdc.event) {
		case FDCEVENT_CMDRECV:
			get_hdus();
			get_chrn();
			get_eotgsldtl();
			fdc.stat[fdc.us] = (fdc.hd << 2) | fdc.us;

			if (FDC_DriveCheck(FALSE)) {
				fdc.event = FDCEVENT_BUFSEND;
//				fdc.bufcnt = makedianosedata();
				fdc.bufp = 0;
			}
			break;

		default:
			fdc.event = FDCEVENT_NEUTRAL;
			break;
	}
}
#endif

static void FDC_Specify(void) {							// cmd: 03

	switch(fdc.event) {
		case FDCEVENT_CMDRECV:
			fdc.srt = fdc.cmds[0] >> 4;
			fdc.hut = fdc.cmds[0] & 0x0f;
			fdc.hlt = fdc.cmds[1] >> 1;
			fdc.nd = fdc.cmds[1] & 1;
			fdc.stat[fdc.us] = (fdc.hd << 2) | fdc.us;
			fdc_trace_emit_result(0);
			break;
	}
	fdc.event = FDCEVENT_NEUTRAL;
	fdc.status = FDCSTAT_RQM;
}

static void FDC_SenseDeviceStatus(void) {				// cmd: 04

	switch(fdc.event) {
		case FDCEVENT_CMDRECV:
			get_hdus();
			fdc_trace_update_fields();
			fdc.buf[0] = (fdc.hd << 2) | fdc.us;
			fdc.stat[fdc.us] = (fdc.hd << 2) | fdc.us;
			if (fdc.equip & (1 << fdc.us)) {
				if (pccore.model_va == PCMODEL_NOTVA) {
					fdc.buf[0] |= 0x08;
				}
				if (!fdc.treg[fdc.us]) {
					fdc.buf[0] |= 0x10;
				}
				if (fddfile[fdc.us].fname[0]) {
					fdc.buf[0] |= 0x20;
					if (pccore.model_va != PCMODEL_NOTVA) {
						fdc.buf[0] |= 0x08;
							/*
								VAの場合、Ready=0ならTwo Side=0のようだ。
							*/
					}
				}
				if (fddfile[fdc.us].protect) {
					fdc.buf[0] |= 0x40;
				}
			}
			else {
				fdc.buf[0] |= 0x80;
			}
			TRACEOUT(("fdc: FDC_SenseDeviceStatus %.2x", fdc.buf[0]));
			fdc.event = FDCEVENT_BUFSEND;
			fdc.bufcnt = 1;
			fdc.bufp = 0;
			fdc.status = FDCSTAT_RQM | FDCSTAT_CB | FDCSTAT_DIO;
			fdc_trace_emit_result(1);
			break;

		default:
			fdc.event = FDCEVENT_NEUTRAL;
			fdc.status = FDCSTAT_RQM;
			break;
	}
}

static void start_writesector(void) {
	fdc.event = FDCEVENT_BUFRECV;
	fdc.bufcnt = 128 << fdc.N;
	fdc.bufp = 0;
	ZeroMemory(fdc.buf, fdc.bufcnt);

}

static BOOL writesector(void) {

	fdc.stat[fdc.us] = (fdc.hd << 2) | fdc.us;
	if (!FDC_DriveCheck(TRUE)) {
		return(FAILURE);
	}
	fdc_play_head_load_sound(FALSE);
	if (fdd_write()) {
		fdc.stat[fdc.us] = fdc.us | (fdc.hd << 2) | FDCRLT_IC0 | FDCRLT_ND;
		fdcsend_error7();
		return(FAILURE);
	}
	fdc.event = FDCEVENT_STARTBUFRECV;
	fdc.bufp = 0;				// TCの処理でチェックするので必要
/*
	if (fdc.R == fdc.eot) {
		// トラックの最後のセクタを書き終わった
		fdc.priampcnt = LENGTH_PRIAMP;
	}
	else {
		fdc.priampcnt = 0;
	}
*/
	return(SUCCESS);
}

static void FDC_WriteData(void) {						// cmd: 05
														// cmd: 09
	switch(fdc.event) {
		case FDCEVENT_CMDRECV:
			get_hdus();
			get_chrn();
			get_eotgsldtl();
			fdc_trace_update_fields();
			fdc_trace_set_request(fdc_trace_data_length());
			fdc.stat[fdc.us] = (fdc.hd << 2) | fdc.us;
			if (FDC_DriveCheck(TRUE)) {
				fdc_play_head_load_sound(FALSE);
				start_executionphase();
				fdc.event = FDCEVENT_FIRSTSTARTBUFRECV;
				fdc.status = FDCSTAT_NDM | FDCSTAT_CB;
				if (!fdc.nd) {
					// DMA
					fdc_dmaready(1);
					dmac_check();
				}
			}
			break;

		case FDCEVENT_FIRSTSTARTBUFRECV:
			start_writesector();
			break;

		case FDCEVENT_STARTBUFRECV:
			if (inc_fdcR()) {
				fdc.stat[fdc.us] = fdc.us | (fdc.hd << 2) |
													FDCRLT_IC0 | FDCRLT_EN;
				fdcsend_error7();
			}
			else {
				start_writesector();
			}
			break;

		case FDCEVENT_BUFRECV:
			if (writesector()) {
				return;
			}
			break;

		case FDCEVENT_TC:
			if (fdc.bufp) {
				// セクタの途中
				if (writesector()) {
					// エラーなのでfdc.event は更新済みのはず
					break;
				}
			}
			inc_fdcR();
			fdcsend_success7();
			break;
		default:
			fdc.event = FDCEVENT_NEUTRAL;
			fdc.status = FDCSTAT_RQM;
			break;
	}
}

static void readsector(void) {

	fdc.stat[fdc.us] = (fdc.hd << 2) | fdc.us;
	if (!FDC_DriveCheck(FALSE)) {
		return;
	}
	fdc_play_head_load_sound(FALSE);
	if (fdd_read()) {
		fdc.stat[fdc.us] = fdc.us | (fdc.hd << 2) | FDCRLT_IC0 | FDCRLT_ND;
		fdcsend_error7();
		return;
	}

	fdc.event = FDCEVENT_BUFSEND2;
	fdc.bufp = 0;


}

static void FDC_ReadData(void) {						// cmd: 06
														// cmd: 0c
	switch(fdc.event) {
		case FDCEVENT_CMDRECV:
			get_hdus();
			get_chrn();
			get_eotgsldtl();
			fdc_trace_update_fields();
			fdc_trace_set_request(fdc_trace_data_length());
			fdc.stat[fdc.us] = (fdc.hd << 2) | fdc.us;
			if (FDC_DriveCheck(FALSE)) {
				fdc_play_head_load_sound(FALSE);
				start_executionphase();
				fdc.event = FDCEVENT_FIRSTSTARTBUFSEND2;
				fdc.status = FDCSTAT_NDM | FDCSTAT_CB;
				if (!(fdc.ctrlreg & 0x10)) {
					fdc.status |= FDCSTAT_DIO;
				}
				if (!fdc.nd) {
					// DMA
					fdc_dmaready(1);
					dmac_check();
				}
				fdc.bufcnt = 0;
			}
			break;

		case FDCEVENT_FIRSTDATA:
			readsector();
			break;

		case FDCEVENT_NEXTDATA:
			fdc.bufcnt = 0;
			if (inc_fdcR()) {
				fdc.stat[fdc.us] = fdc.us | (fdc.hd << 2) |
													FDCRLT_IC0 | FDCRLT_EN;
				fdcsend_error7();
				break;
			}
			readsector();
			break;

#ifdef FDC_DELAYERROR7
		case FDCEVENT_BUSY:
			break;
#endif

		case FDCEVENT_TC:
			inc_fdcR();
			fdcsend_success7();
			return;
		default:
			fdc.event = FDCEVENT_NEUTRAL;
			fdc.status = FDCSTAT_RQM;
			break;
	}
}

static void FDC_Recalibrate(void) {						// cmd: 07

	switch(fdc.event) {
		case FDCEVENT_CMDRECV:
			get_hdus();
			fdc_trace_update_fields();
			fdc.ncn = 0;
			fdc.stat[fdc.us] = (fdc.hd << 2) | fdc.us;
			fdc.stat[fdc.us] |= FDCRLT_SE;
			if (!(fdc.equip & (1 << fdc.us))) {
				fdc.stat[fdc.us] |= FDCRLT_NR | FDCRLT_IC0;
			}
			else if (!fddfile[fdc.us].fname[0]) {
				fdc.stat[fdc.us] |= FDCRLT_NR;
			}
			else {
				fdc_play_seek_sound(fdc.us, fdc.ncn);
				fdd_seek();
			}
			fdc_interrupt();
			fdc_trace_emit_status((UINT8)fdc.stat[fdc.us]);
			break;
	}
	fdc.event = FDCEVENT_NEUTRAL;
	fdc.status = FDCSTAT_RQM;
}

static void FDC_SenceintStatus(void) {					// cmd: 08

	int		i;

	fdc.event = FDCEVENT_BUFSEND;
	fdc.bufp = 0;
	fdc.bufcnt = 0;
	fdc.status = FDCSTAT_RQM | FDCSTAT_CB | FDCSTAT_DIO;

	if (fdc_isfdcinterrupt()) {
		i = 0;
		if (fdc.stat[fdc.us]) {
			fdc.buf[0] = (BYTE)fdc.stat[fdc.us];
			fdc.buf[1] = fdc.treg[fdc.us];
			fdc.bufcnt = 2;
			fdc.stat[fdc.us] = 0;
			TRACEOUT(("fdc: fdc stat - %d [%.2x]", fdc.us, fdc.buf[0]));
		}
		else {
			for (; i<4; i++) {
				if (fdc.stat[i]) {
					fdc.buf[0] = (BYTE)fdc.stat[i];
					fdc.buf[1] = fdc.treg[i];
					fdc.bufcnt = 2;
					fdc.stat[i] = 0;
					TRACEOUT(("fdc: fdc stat - %d [%.2x]", i, fdc.buf[0]));
					break;
				}
			}
		}
		for (; i<4; i++) {
			if (fdc.stat[i]) {
				break;
			}
		}
		if (i >= 4) {
			fdc_interruptreset();
		}
	}
	if (!fdc.bufcnt) {
		fdc.buf[0] = FDCRLT_IC1;
		fdc.bufcnt = 1;
		TRACEOUT(("fdc: fdc stat - [%.2x]", fdc.buf[0]));
	}
	fdc_trace_emit_result((UINT)fdc.bufcnt);
}

static void FDC_ReadID(void) {							// cmd: 0a

	switch(fdc.event) {
		case FDCEVENT_CMDRECV:
			fdc.mf = fdc.cmd & 0x40;
			get_hdus();
			fdc_trace_update_fields();
			if ((fdc.equip & (1 << fdc.us)) && fddfile[fdc.us].fname[0]) {
				fdc_play_head_load_sound(FALSE);
			}
			if (fdd_readid() == SUCCESS) {
				fdc_trace_update_fields();
				fdcsend_success7();
			}
			else {
				fdc.stat[fdc.us] = fdc.us | (fdc.hd << 2) |
													FDCRLT_IC0 | FDCRLT_MA;
				fdcsend_error7();
			}
			break;
	}
}

static void FDC_WriteID(void) {							// cmd: 0d

	switch(fdc.event) {
		case FDCEVENT_CMDRECV:
//			TRACE_("FDC_WriteID FDCEVENT_CMDRECV", 0);
			get_hdus();
			fdc.N = fdc.cmds[1];
			fdc.sc = fdc.cmds[2];
			fdc.gpl = fdc.cmds[3];
			fdc.d = fdc.cmds[4];
			fdc_trace_update_fields();
			fdc_trace_set_request((UINT32)fdc.sc * 4);
			if (FDC_DriveCheck(TRUE)) {
//				TRACE_("FDC_WriteID FDC_DriveCheck", 0);
				if (fdd_formatinit()) {
//					TRACE_("FDC_WriteID fdd_formatinit", 0);
					fdcsend_error7();
					break;
				}
				fdc_play_head_load_sound(FALSE);

				start_executionphase();
				fdc.event = FDCEVENT_FIRSTSTARTBUFRECV;
				fdc.status = FDCSTAT_NDM | FDCSTAT_CB;
				if (!fdc.nd) {
					// DMA
					fdc_dmaready(1);
					dmac_check();
				}

			}
			break;


		case FDCEVENT_FIRSTSTARTBUFRECV:
		case FDCEVENT_STARTBUFRECV:
			fdc.event = FDCEVENT_BUFRECV;
			fdc.bufcnt = 4;
			fdc.bufp = 0;
			break;




		case FDCEVENT_BUFRECV:
			if (fdd_formating(fdc.buf)) {
				fdcsend_error7();
				break;
			}
			if (!fdd_isformating()) {
				fdcsend_success7();
				break;
			}

			fdc.event = FDCEVENT_STARTBUFRECV;
			fdc.bufp = 0;
			break;



		case FDCEVENT_TC:
			fdcsend_success7();
			break;

		default:
			fdc.event = FDCEVENT_NEUTRAL;
			fdc.status = FDCSTAT_RQM;
			break;
	}
}

static void FDC_Seek(void) {							// cmd: 0f

	switch(fdc.event) {
		case FDCEVENT_CMDRECV:
			get_hdus();
			fdc_trace_update_fields();
			fdc.ncn = fdc.cmds[1];
			fdc.stat[fdc.us] = (fdc.hd << 2) | fdc.us;
			fdc.stat[fdc.us] |= FDCRLT_SE;
			if ((!(fdc.equip & (1 << fdc.us))) ||
				(!fddfile[fdc.us].fname[0])) {
				fdc.stat[fdc.us] |= FDCRLT_NR | FDCRLT_IC0;
			}
			else {
				fdc_play_seek_sound(fdc.us, fdc.ncn);
				fdd_seek();
			}
			fdc_interrupt();
			fdc_trace_emit_status((UINT8)fdc.stat[fdc.us]);
			break;
	}
	fdc.event = FDCEVENT_NEUTRAL;
	fdc.status = FDCSTAT_RQM;
}

#if 0
static void FDC_ScanEqual(void) {						// cmd: 11, 19, 1d

	switch(fdc.event) {
		case FDCEVENT_CMDRECV:
			get_hdus();
			get_chrn();
			fdc.eot = fdc.cmds[5];
			fdc.gpl = fdc.cmds[6];
			fdc.stp = fdc.cmds[7];
			break;
	}
}
#endif

// --------------------------------------------------------------------------

typedef void (*FDCOPE)(void);

static const FDCOPE FDC_Ope[0x20] = {
				FDC_Invalid,
				FDC_Invalid,
				FDC_ReadData,			// FDC_ReadDiagnostic,
				FDC_Specify,
				FDC_SenseDeviceStatus,
				FDC_WriteData,
				FDC_ReadData,
				FDC_Recalibrate,
				FDC_SenceintStatus,
				FDC_WriteData,
				FDC_ReadID,
				FDC_Invalid,
				FDC_ReadData,
				FDC_WriteID,
				FDC_Invalid,
				FDC_Seek,
				FDC_Invalid,					// 10
				FDC_Invalid,			// FDC_ScanEqual,
				FDC_Invalid,
				FDC_Invalid,
				FDC_Invalid,
				FDC_Invalid,
				FDC_Invalid,
				FDC_Invalid,
				FDC_Invalid,
				FDC_Invalid,			// FDC_ScanEqual,
				FDC_Invalid,
				FDC_Invalid,
				FDC_Invalid,
				FDC_Invalid,			// FDC_ScanEqual,
				FDC_Invalid,
				FDC_Invalid};


// --------------------------------------------------------------------------
// RQM management


static void setrqm(void) {
	fdc.rqmlastclock += fdc.rqminterval;
	fdc.rqm = TRUE;
	if (!(fdc.ctrlreg & 0x10)) {
		fdc.status |= FDCSTAT_RQM;
	}
	if (fdc.nd) {
		fdc_dointerrupt();
	}
}

static void resetrqm(void) {
	if (fdc.rqm) {
		fdc.rqm = FALSE;
		fdc.status &= ~FDCSTAT_RQM;
		if (fdc.nd) {
			fdc_resetirq();
		}
	}
}

// エクスキュージョンフェーズに入ったらこれを呼ぶ				
static void start_executionphase(void) {
	int rpm = 360;
	int tracklen;
	int seclen;
	int sectors;
	int gap0,sync,iam=4,gap1,idam=4,chrn=4,crc=2,gap2,ddam=4,data,gap3,gap4;

	switch(CTRL_FDMEDIA[fdc.us]) {
	// TODO: 2HD 1.44Mの場合→VAでは不要なので考えないことにする。
	case DISKTYPE_2DD:		// 2D/2DD
		gap0 = 80;
		sync = 12;
		gap1 = 50;
		gap2 = 22;
		data = 512;		// DOS(メディアID F9h, 2DD 720K)のフォーマットで代表させる
		gap3 = 84;		// 同上
		gap4 = 182;		// 同上
		sectors = 9;	// 同上
						// 備考
						// 2DD 640K(512byte*8sector), 2D 320K(256byte*16sector)をこの設定で
						// アクセスすると、実機より短時間でアクセスが終了する。
		break;
	case DISKTYPE_2HD:		// 2HD
	default:
		gap0 = 80;
		sync = 12;
		gap1 = 50;
		gap2 = 22;
		data = 1024;	// DOS(メディアID FEh)のフォーマットで代表させる
		gap3 = 116;		// 同上
		gap4 = 654;		// 同上
		sectors = 8;	// 同上
		break;
	}
	seclen = sync + idam + chrn + crc + gap2 + sync + ddam + data + crc + gap3;
	tracklen = gap0 + sync + iam + gap1 + seclen * sectors + gap4;
//	fdc.rqminterval = pccore.realclock * 60 / (tracklen * rpm);
	fdc.rqminterval = (SINT32)((UINT64)pccore.realclock * 60 / rpm / tracklen * seclen / data);
						// 1トラックのデータを読み込む時間 = 
						// プリアンブル・ポストアンブルを除いた部分を読み込むのに要する時間
						// となるように設定する。

						// pccore.realclock * 60 / rpm = 1回転時間(clock)
						// 1回転時間 * seclen / tracklen = 1セクタリード時間(clock)
						// 1セクタリード時間 / data = 実データ1バイトあたりのリード時間
	
	fdc.rqmlastclock = getnow();
	resetrqm();

}


// エクスキュージョンフェーズをぬけるときにこれを呼ぶ				
static void stop_executionphase(void) {
	resetrqm();
}

static void update_executionphase_read(void){
	SINT32 now;
	SINT32 d;

	now = getnow_onevent();
	d = now - fdc.rqmlastclock;
	if (!fdc.rqm && d >= fdc.rqminterval) {

			switch(fdc.event) {
			case FDCEVENT_FIRSTSTARTBUFSEND2:
				fdc.event = FDCEVENT_FIRSTDATA;
				FDC_Ope[fdc.cmd & 0x1f]();
				break;
			case FDCEVENT_STARTBUFSEND2:
/*
				if (fdc.priampcnt) {
					fdc.priampcnt--;
					fdc.rqmlastclock += fdc.rqminterval;
				}
				else {
*/
					fdc.event = FDCEVENT_NEXTDATA;
					FDC_Ope[fdc.cmd & 0x1f]();
/*
				}
*/
				break;
			}
			if (fdc.event == FDCEVENT_BUFSEND2) {
				setrqm();
			}
	}
}



static void update_executionphase_write(void){
	SINT32 now;
	SINT32 d;

	now = getnow_onevent();
	d = now - fdc.rqmlastclock;
	if (!fdc.rqm && d >= fdc.rqminterval) {
			switch(fdc.event) {
			case FDCEVENT_FIRSTSTARTBUFRECV:
				FDC_Ope[fdc.cmd & 0x1f]();
				break;
			case FDCEVENT_STARTBUFRECV:
/*
				if (fdc.priampcnt) {
					fdc.priampcnt--;
					fdc.rqmlastclock += fdc.rqminterval;
				}
				else {
*/
					FDC_Ope[fdc.cmd & 0x1f]();
/*
				}
*/
				break;
			}
			if (fdc.event == FDCEVENT_BUFRECV) {
				setrqm();
			}

	}
}

static void update_executionphase(void) {
	switch(fdc.event) {
	case FDCEVENT_BUFSEND2:
	case FDCEVENT_STARTBUFSEND2:
	case FDCEVENT_FIRSTSTARTBUFSEND2:
		update_executionphase_read();
		break;
	case FDCEVENT_BUFRECV:
	case FDCEVENT_STARTBUFRECV:
	case FDCEVENT_FIRSTSTARTBUFRECV:
		update_executionphase_write();
		break;
	}
}


// --------------------------------------------------------------------------
// TC


void settc(void) {
	TRACEOUT(("fdc: tc"));
	switch (fdc.event) {
	case FDCEVENT_FIRSTSTARTBUFSEND2:
	case FDCEVENT_STARTBUFSEND2:
	case FDCEVENT_BUFSEND2:
		TRACEOUT(("fdc: valid tc"));
		fdc.event = FDCEVENT_TC;
		FDC_Ope[fdc.cmd & 0x1f]();
		return;
	case FDCEVENT_FIRSTSTARTBUFRECV:
	case FDCEVENT_STARTBUFRECV:
	case FDCEVENT_BUFRECV:
		TRACEOUT(("fdc: valid tc"));
		fdc.event = FDCEVENT_TC;
		FDC_Ope[fdc.cmd & 0x1f]();
		break;
	}
}


// --------------------------------------------------------------------------
// FDC data port read/write

static void fdcstatusreset(void) {

	fdc.event = FDCEVENT_NEUTRAL;
	fdc.status = FDCSTAT_RQM;
}

void DMACCALL fdc_datawrite(REG8 data) {

		fdc_resetirq();

//	if ((fdc.status & (FDCSTAT_RQM | FDCSTAT_DIO)) == FDCSTAT_RQM) {
		switch(fdc.event) {
			case FDCEVENT_BUFRECV:
				if (fdc.rqm) {
					resetrqm();
					fdc.buf[fdc.bufp++] = data;
					fdc_trace_transfer_byte();
					if (!(--fdc.bufcnt)) {
						FDC_Ope[fdc.cmd & 0x1f]();
					}
				}
				break;

			case FDCEVENT_CMDRECV:
				fdc.cmds[fdc.cmdp++] = data;
				TRACEOUT(("fdc: cmd parameter=0x%02x", data));
				if (!(--fdc.cmdcnt)) {
					fdc.status &= ~FDCSTAT_RQM;
					FDC_Ope[fdc.cmd & 0x1f]();
				}
				break;

			default:
				fdc_trace_begin(data);
				fdc.cmd = data;
				TRACEOUT(("fdc: cmd=0x%02x (bit4-bit0=0x%02x)", fdc.cmd, fdc.cmd & 0x1f));
				get_mtmfsk();
				if (FDCCMD_TABLE[data & 0x1f]) {
					fdc.event = FDCEVENT_CMDRECV;
					fdc.cmdp = 0;
					fdc.cmdcnt = FDCCMD_TABLE[data & 0x1f];
					fdc.status = FDCSTAT_RQM | FDCSTAT_CB;
				}
				else {
					fdc.status &= ~FDCSTAT_RQM;
					FDC_Ope[fdc.cmd & 0x1f]();
				}
				break;
		}
//	}
	if (fdc.tcreserved) {
		fdc.tcreserved = FALSE;
		settc();
	}
}

REG8 DMACCALL fdc_dataread(void) {

		fdc_resetirq();

//	if ((fdc.status & (FDCSTAT_RQM | FDCSTAT_DIO))
//									== (FDCSTAT_RQM | FDCSTAT_DIO)) {
		switch(fdc.event) {
			case FDCEVENT_BUFSEND:
				fdc.lastdata = fdc.buf[fdc.bufp++];
				if (!(--fdc.bufcnt)) {
					fdc.event = FDCEVENT_NEUTRAL;
					fdc.status = FDCSTAT_RQM;
				}
				break;

			case FDCEVENT_BUFSEND2:
				if (fdc.rqm) {
					resetrqm();
					fdc.lastdata = fdc.buf[fdc.bufp++];
					fdc_trace_transfer_byte();
					fdc.bufcnt--;
					if (!fdc.bufcnt) {
						fdc.event = FDCEVENT_STARTBUFSEND2;
/*
						if (fdc.R == fdc.eot) {
							// トラックの最後のセクタを読み終わった
							fdc.priampcnt = LENGTH_PRIAMP;
						}
						else {
							fdc.priampcnt = 0;
						}
*/
					}
				}
				break;
		}
//	}
	if (fdc.tcreserved) {
		fdc.tcreserved = FALSE;
		settc();
	}
	return(fdc.lastdata);
}

// --------------------------------------------------------------------------
// State watch timer

static void start_statewatch(void);

void fdc_statewatch(NEVENTITEM item) {
	update_executionphase();
	
	start_statewatch();
}

static void start_statewatch(void) {
	nevent_set(NEVENT_FDCSTATE, fdc.rqminterval, fdc_statewatch, NEVENT_RELATIVE);
}

static void stop_statewatch(void) {
	nevent_reset(NEVENT_FDCSTATE);
}


// --------------------------------------------------------------------------
// FDC timer

void fdc_timer(NEVENTITEM item) {
	if (fdc.ctrlreg & 0x04) {
		// XTMASK (1で割り込み許可)
		if (fdc.chgreg & 1) {
			pic_setirq(0x0b);
		}
		else {
			pic_setirq(0x0a);
		}
	}
}

// --------------------------------------------------------------------------
// FDD motor management

void fdc_fddmotor(NEVENTITEM item) {
	if (fdc.motor[0] == FDD_MOTOR_STARTING) {
		fdc.motor[0] = 
		fdc.motor[1] = 
		fdc.motor[2] = 
		fdc.motor[3] = FDD_MOTOR_STABLE;
	}
}


// ---- I/O

static void IOOUTCALL fdc_o92(UINT port, REG8 dat) {

//	TRACEOUT(("fdc out %.2x %.2x [%.4x:%.4x]", port, dat, CPU_CS, CPU_IP));

	if (((port >> 4) ^ fdc.chgreg) & 1) {
		return;
	}
	if ((fdc.status & (FDCSTAT_RQM | FDCSTAT_DIO)) == FDCSTAT_RQM) {
		fdc_datawrite(dat);
	}
}

static void IOOUTCALL fdc_o94(UINT port, REG8 dat) {

//	TRACEOUT(("fdc out %.2x %.2x [%.4x:%.4x]", port, dat, CPU_CS, CPU_IP));

	if (((port >> 4) ^ fdc.chgreg) & 1) {
		return;
	}
	if ((fdc.ctrlreg ^ dat) & 0x10) {
		fdcstatusreset();
		fdc_dmaready(0);
		dmac_check();
	}
	fdc.ctrlreg = dat;
}


static void IOOUTCALL fdcva_o_fdc1(UINT port, REG8 dat) {

//	TRACEOUT(("fdc out %.2x %.2x [%.4x:%.4x]", port, dat, CPU_CS, CPU_IP));

	if ((fdc.status & (FDCSTAT_RQM | FDCSTAT_DIO)) == FDCSTAT_RQM) {
		fdc_datawrite(dat);
	}
}

static void IOOUTCALL fdcva_o_dskmisc(UINT port, REG8 dat) {

//	TRACEOUT(("fdc out %.2x %.2x [%.4x:%.4x]", port, dat, CPU_CS, CPU_IP));

	if ((fdc.ctrlreg ^ dat) & 0x10) {
		fdcstatusreset();
		fdc_dmaready(0);
		dmac_check();
	}
	if (dat & 0x01) {
		// TTRG
		nevent_setbyms(NEVENT_FDCTIMER, 100, fdc_timer, NEVENT_ABSOLUTE);

	}
	fdc.ctrlreg = dat & 0xf5;		// 実際には、参照しているのはbit4(DMAE)のみのようだ
}





static REG8 IOINPCALL fdc_i90(UINT port) {
//	TRACEOUT(("fdc in %.2x %.2x [%.4x:%.4x]", port, fdc.status,
//															CPU_CS, CPU_IP));

	if (((port >> 4) ^ fdc.chgreg) & 1) {
		return(0xff);
	}
	return(fdc.status);
}

static REG8 IOINPCALL fdc_i92(UINT port) {

	REG8	ret;

	if (((port >> 4) ^ fdc.chgreg) & 1) {
		return(0xff);
	}
	if ((fdc.status & (FDCSTAT_RQM | FDCSTAT_DIO))
										== (FDCSTAT_RQM | FDCSTAT_DIO)) {
		ret = fdc_dataread();
	}
	else {
		ret = fdc.lastdata;
	}
//	TRACEOUT(("fdc in %.2x %.2x [%.4x:%.4x]", port, ret, CPU_CS, CPU_IP));
	return(ret);
}

static REG8 IOINPCALL fdc_i94(UINT port) {

	if (((port >> 4) ^ fdc.chgreg) & 1) {
		return(0xff);
	}
	if (port & 0x10) {		// 94
		return(0x40);
	}
	else {					// CC
		return(0x70);		// readyを立てるるる
	}
}


static REG8 IOINPCALL fdcva_i_fdc0(UINT port) {

//	TRACEOUT(("fdcva: in %.2x %.2x [%.4x:%.4x]", port, fdc.status,
//															CPU_CS, CPU_IP));

	return(fdc.status);
}

static REG8 IOINPCALL fdcva_i_fdc1(UINT port) {

	REG8	ret;

	if ((fdc.status & (FDCSTAT_RQM | FDCSTAT_DIO))
										== (FDCSTAT_RQM | FDCSTAT_DIO)) {
		ret = fdc_dataread();
	}
	else {
		ret = fdc.lastdata;
	}
//	TRACEOUT(("fdcva: in %.2x %.2x [%.4x:%.4x]", port, ret, CPU_CS, CPU_IP));
	return(ret);
}

static REG8 IOINPCALL fdcva_i_dskmisc(UINT port) {
	REG8	ret;

	ret = 0xa6 | 0x10;			// 常にready
								// VA2のmonでi1b6 したら a6 が帰ってくる
								// ToDo: bit4以外も意味があるのか？？

//	TRACEOUT(("fdcva: in %.2x %.2x [%.4x:%.4x]", port, ret, CPU_CS, CPU_IP));
	return ret;
}




static void IOOUTCALL fdc_obe(UINT port, REG8 dat) {

	int	i;

	fdc.chgreg = dat;
	if (fdc.chgreg & 2) {
		for (i = 0; i < 4; i++) CTRL_FDMEDIA[i] = DISKTYPE_2HD;
		fdc.clock = CLOCK80;
	}
	else {
		for (i = 0; i < 4; i++) CTRL_FDMEDIA[i] = DISKTYPE_2DD;
		fdc.clock = CLOCK48;
	}
	(void)port;
}

static REG8 IOINPCALL fdc_ibe(UINT port) {

	(void)port;
	return((fdc.chgreg & 3) | 8);
}


static void IOOUTCALL fdcva_o_dskctl(UINT port, REG8 dat) {
/*
	ToDo:
	ドライブのモードにあわせて CTRL_FDMEDIA を切り替える必要があるが、
	98は2ドライブ共通なのに対し、VAは独立に指定できるため、
	困った。→対応済み
	また、2Dの扱いは・・・？→対応済み
*/
	int i;

	TRACEOUT(("fdcva: %.4x %.2x", port, dat));
	for (i = 0; i < 2; i++) {
		if (dat & (1 << i)) {
			CTRL_FDMEDIA[i] = DISKTYPE_2HD;
		}
		else {
			CTRL_FDMEDIA[i] = DISKTYPE_2DD;
		}
	}
	for (i = 0; i < 2; i++) {
		if (dat & (4 << i)) {
			fdc.trackdensity[i] = FDD_96TPI;
		}
		else {
			fdc.trackdensity[i] = FDD_48TPI;
		}
	}
	if (dat & 0x20) {
		// 8MHz
		fdc.clock = CLOCK80;
	}
	else {
		// 4.8MHz
		fdc.clock = CLOCK48;
	}
	(void)port;
}


static void IOOUTCALL fdc_o4be(UINT port, REG8 dat) {

	fdc.reg144 = dat;
	if (dat & 0x10) {
		fdc.rpm[(dat >> 5) & 3] = dat & 1;
	}
	(void)port;
}

static REG8 IOINPCALL fdc_i4be(UINT port) {

	(void)port;
	return(fdc.rpm[(fdc.reg144 >> 5) & 3] | 0xf0);
}


static void IOOUTCALL fdcva_o_mtrctl(UINT port, REG8 dat) {
//	TRACEOUT(("fdcva: out %.2x %.2x [%.4x:%.4x]", port, dat, CPU_CS, CPU_IP));

	// TODO: ドライブ1と2のモーターを区別せず駆動している。
	//       正確にはわける必要がある。
	if (dat & 0x03) {
		if (fdc.motor[0] == FDD_MOTOR_STOPPED) {
			fdc.motor[0] = fdc.motor[1] = FDD_MOTOR_STARTING;
			nevent_setbyms(NEVENT_FDDMOTOR, FDD_MOTORDELAY, fdc_fddmotor, NEVENT_ABSOLUTE);
			start_statewatch();
		}
	}
	else {
		if (fdc.motor[0] != FDD_MOTOR_STOPPED) {
			fdc.motor[0] = fdc.motor[1] = FDD_MOTOR_STOPPED;
			stop_statewatch();
		}
	}
}

// ---- for PC-88VA Main System


static void IOOUTCALL fdcva_o1b0(UINT port, REG8 dat) {
	fdc.fddifmode = dat & 1;
	fdc_trace_text("fddiftrace port=%03x val=%02x mode=%02x/%s",
				   port, dat, fdc_trace_mode_value(),
				   fdc_trace_mode_name());
}

static void IOOUTCALL fdcva_o1b2(UINT port, REG8 dat) {
	fdcva_o_dskctl(port, dat);
}

static void IOOUTCALL fdcva_o1b4(UINT port, REG8 dat) {
	fdcva_o_mtrctl(port, dat);
}

static void IOOUTCALL fdcva_o1b6(UINT port, REG8 dat) {
	fdcva_o_dskmisc(port, dat);
}

static void IOOUTCALL fdcva_o1ba(UINT port, REG8 dat) {
	fdcva_o_fdc1(port, dat);
}

static REG8 IOINPCALL fdcva_i1b6(UINT port) {
	return fdcva_i_dskmisc(port);
}

static REG8 IOINPCALL fdcva_i1b8(UINT port) {
	return fdcva_i_fdc0(port);
}

static REG8 IOINPCALL fdcva_i1ba(UINT port) {
	return fdcva_i_fdc1(port);
}


// ---- for FD Sub System


BYTE fdcsubsys_i_fdc0(void) {
	return fdcva_i_fdc0(0);
}

BYTE fdcsubsys_i_fdc1(void) {
	return fdcva_i_fdc1(0);
}

void fdcsubsys_o_fdc1(BYTE dat) {
	fdcva_o_fdc1(0, dat);
}

void fdcsubsys_o_mtrctl(BYTE dat) {
	fdcva_o_mtrctl(0, dat);
}

void fdcsubsys_o_dskctl(BYTE dat) {
	fdcva_o_dskctl(0, dat);
}

void fdcsubsys_o_tc(void) {
	settc();
}


// ---- I/F

static const IOOUT fdco90[4] = {
					NULL,		fdc_o92,	fdc_o94,	NULL};
static const IOINP fdci90[4] = {
					fdc_i90,	fdc_i92,	fdc_i94,	NULL};
static const IOOUT fdcobe[1] = {fdc_obe};
static const IOINP fdcibe[1] = {fdc_ibe};

void fdc_reset(void) {

	ZeroMemory(&fdc, sizeof(fdc));
	ZeroMemory(&fdctrace, sizeof(fdctrace));
	fdc.equip = np2cfg.fddequip;
	fdc.support144 = np2cfg.usefd144;
	fdcstatusreset();
	dmac_attach(DMADEV_2HD, FDC_DMACH2HD);
	dmac_attach(DMADEV_2DD, FDC_DMACH2DD);
	{
		UINT8 trackdensity;
		UINT8 ctrlfd;
		if (pccore.model_va == PCMODEL_NOTVA) {
			// 98
			ctrlfd = DISKTYPE_2HD;
			trackdensity = FDD_96TPI; 
		}
		else {
			// VA
			ctrlfd = DISKTYPE_2DD;
			trackdensity = FDD_48TPI; 
		}
		CTRL_FDMEDIA[0] = CTRL_FDMEDIA[1] = CTRL_FDMEDIA[2] = CTRL_FDMEDIA[3] = ctrlfd;
		fdc.trackdensity[0] = fdc.trackdensity[1] = fdc.trackdensity[2] = fdc.trackdensity[3] = trackdensity;
	}
	fdc.chgreg = 3;
	if (pccore.model_va == PCMODEL_NOTVA) {
		// 98
		fdc.fddifmode = 1;	// DMA mode
	}
	else {
		// VA
		fdc.fddifmode = 0;	// Intelligent mode
	}
	fdc_trace_text("fddiftrace reset mode=%02x/%s",
				   fdc_trace_mode_value(), fdc_trace_mode_name());
	fdc.rqminterval = pccore.realclock / 100000;	// 10μsec
}

void fdc_bind(void) {

	iocore_attachcmnoutex(0x0090, 0x00f9, fdco90, 4);
	iocore_attachcmninpex(0x0090, 0x00f9, fdci90, 4);
	iocore_attachcmnoutex(0x00c8, 0x00f9, fdco90, 4);
	iocore_attachcmninpex(0x00c8, 0x00f9, fdci90, 4);

	if (fdc.support144) {
		iocore_attachout(0x04be, fdc_o4be);
		iocore_attachinp(0x04be, fdc_i4be);
	}
	iocore_attachsysoutex(0x00be, 0x0cff, fdcobe, 1);
	iocore_attachsysinpex(0x00be, 0x0cff, fdcibe, 1);

	iocoreva_attachout(0x01b0, fdcva_o1b0);
	iocoreva_attachout(0x01b2, fdcva_o1b2);
	iocoreva_attachout(0x01b4, fdcva_o1b4);
	iocoreva_attachout(0x01b6, fdcva_o1b6);
	iocoreva_attachinp(0x01b6, fdcva_i1b6);
	iocoreva_attachinp(0x01b8, fdcva_i1b8);
	iocoreva_attachout(0x01ba, fdcva_o1ba);
	iocoreva_attachinp(0x01ba, fdcva_i1ba);
}
