Fitter report for SDRAM_TestProject
Tue Mar 11 21:41:15 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 11 21:41:15 2025          ;
; Quartus Prime Version              ; 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Revision Name                      ; SDRAM_TestProject                              ;
; Top-level Entity Name              ; top                                            ;
; Family                             ; MAX 10                                         ;
; Device                             ; 10M50DAF484C6GES                               ;
; Timing Models                      ; Preliminary                                    ;
; Total logic elements               ; 1,225 / 49,760 ( 2 % )                         ;
;     Total combinational functions  ; 851 / 49,760 ( 2 % )                           ;
;     Dedicated logic registers      ; 863 / 49,760 ( 2 % )                           ;
; Total registers                    ; 863                                            ;
; Total pins                         ; 50 / 360 ( 14 % )                              ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                          ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                  ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.68        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.6%      ;
;     Processor 3            ;   4.6%      ;
;     Processor 4            ;   4.6%      ;
;     Processor 5            ;   4.5%      ;
;     Processor 6            ;   4.5%      ;
;     Processor 7            ;   4.5%      ;
;     Processor 8            ;   4.5%      ;
;     Processors 9-16        ;   4.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1850 ) ; 0.00 % ( 0 / 1850 )        ; 0.00 % ( 0 / 1850 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1850 ) ; 0.00 % ( 0 / 1850 )        ; 0.00 % ( 0 / 1850 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1832 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/SDRAM_TestProjectQuartus/output_files/SDRAM_TestProject.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,225 / 49,760 ( 2 % ) ;
;     -- Combinational with no register       ; 362                    ;
;     -- Register only                        ; 374                    ;
;     -- Combinational with a register        ; 489                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 675                    ;
;     -- 3 input functions                    ; 31                     ;
;     -- <=2 input functions                  ; 145                    ;
;     -- Register only                        ; 374                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 760                    ;
;     -- arithmetic mode                      ; 91                     ;
;                                             ;                        ;
; Total registers*                            ; 863 / 51,509 ( 2 % )   ;
;     -- Dedicated logic registers            ; 863 / 49,760 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 99 / 3,110 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 50 / 360 ( 14 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 182 ( 0 % )        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 2 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ;
; PLLs                                        ; 1 / 4 ( 25 % )         ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0.9% / 0.8% / 1.1%     ;
; Peak interconnect usage (total/H/V)         ; 21.8% / 19.0% / 25.9%  ;
; Maximum fan-out                             ; 864                    ;
; Highest non-global fan-out                  ; 864                    ;
; Total fan-out                               ; 7070                   ;
; Average fan-out                             ; 3.18                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1225 / 49760 ( 2 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 362                  ; 0                              ;
;     -- Register only                        ; 374                  ; 0                              ;
;     -- Combinational with a register        ; 489                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 675                  ; 0                              ;
;     -- 3 input functions                    ; 31                   ; 0                              ;
;     -- <=2 input functions                  ; 145                  ; 0                              ;
;     -- Register only                        ; 374                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 760                  ; 0                              ;
;     -- arithmetic mode                      ; 91                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 863                  ; 0                              ;
;     -- Dedicated logic registers            ; 863 / 49760 ( 2 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 99 / 3110 ( 3 % )    ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 50                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 115                  ; 2                              ;
;     -- Registered Input Connections         ; 94                   ; 0                              ;
;     -- Output Connections                   ; 18                   ; 99                             ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7074                 ; 111                            ;
;     -- Registered Connections               ; 2281                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 32                   ; 101                            ;
;     -- hard_block:auto_generated_inst       ; 101                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 2                              ;
;     -- Output Ports                         ; 31                   ; 2                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk    ; P11   ; 3        ; 34           ; 0            ; 28           ; 770                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; enable ; C10   ; 7        ; 51           ; 54           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; reset  ; B8    ; 7        ; 46           ; 54           ; 28           ; 864                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LEDs[0]            ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDs[1]            ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDs[2]            ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDs[3]            ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDs[4]            ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDs[5]            ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDs[6]            ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDs[7]            ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[0]      ; U17   ; 5        ; 78           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[10]     ; T20   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[11]     ; P20   ; 5        ; 78           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[12]     ; R20   ; 5        ; 78           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[1]      ; W19   ; 5        ; 78           ; 16           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[2]      ; V18   ; 5        ; 78           ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[3]      ; U18   ; 5        ; 78           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[4]      ; U19   ; 5        ; 78           ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[5]      ; T18   ; 5        ; 78           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[6]      ; T19   ; 5        ; 78           ; 20           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[7]      ; R18   ; 5        ; 78           ; 24           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[8]      ; P18   ; 5        ; 78           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[9]      ; P19   ; 5        ; 78           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BANK_ADDR[0] ; T21   ; 5        ; 78           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BANK_ADDR[1] ; T22   ; 5        ; 78           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BYTE_MASK[0] ; V22   ; 5        ; 78           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BYTE_MASK[1] ; J21   ; 6        ; 78           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CAS          ; U21   ; 5        ; 78           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CHIP_SEL     ; U20   ; 5        ; 78           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK          ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK_EN       ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_RAS          ; U22   ; 5        ; 78           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_WRITE_EN     ; V20   ; 5        ; 78           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                           ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------+
; SDRAM_DATA[0]  ; Y21   ; 5        ; 78           ; 16           ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
; SDRAM_DATA[10] ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
; SDRAM_DATA[11] ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16            ;
; SDRAM_DATA[12] ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16            ;
; SDRAM_DATA[13] ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16            ;
; SDRAM_DATA[14] ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16            ;
; SDRAM_DATA[15] ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16            ;
; SDRAM_DATA[1]  ; Y20   ; 5        ; 78           ; 16           ; 7            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
; SDRAM_DATA[2]  ; AA22  ; 5        ; 78           ; 3            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
; SDRAM_DATA[3]  ; AA21  ; 5        ; 78           ; 3            ; 7            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
; SDRAM_DATA[4]  ; Y22   ; 5        ; 78           ; 15           ; 7            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
; SDRAM_DATA[5]  ; W22   ; 5        ; 78           ; 15           ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
; SDRAM_DATA[6]  ; W20   ; 5        ; 78           ; 16           ; 14           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
; SDRAM_DATA[7]  ; V21   ; 5        ; 78           ; 17           ; 7            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
; SDRAM_DATA[8]  ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
; SDRAM_DATA[9]  ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SdramController:sdram_controller|SDRAM_DATA[15]~16 (inverted) ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 30 / 40 ( 75 % ) ; 3.3V          ; --           ;
; 6        ; 9 / 60 ( 15 % )  ; 3.3V          ; --           ;
; 7        ; 10 / 52 ( 19 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; LEDs[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDs[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDs[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; SDRAM_DATA[3]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; SDRAM_DATA[2]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; reset                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDs[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; enable                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; LEDs[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; LEDs[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDs[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDs[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; SDRAM_DATA[15]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; SDRAM_DATA[14]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; SDRAM_DATA[13]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; SDRAM_DATA[12]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; SDRAM_DATA[10]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; SDRAM_DATA[11]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; SDRAM_BYTE_MASK[1]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; SDRAM_DATA[9]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; SDRAM_CLK                                      ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; SDRAM_CLK_EN                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clk                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; SDRAM_ADDR[8]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; SDRAM_ADDR[9]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; SDRAM_ADDR[11]                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; SDRAM_DATA[8]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; SDRAM_ADDR[7]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; SDRAM_ADDR[12]                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; SDRAM_ADDR[5]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; SDRAM_ADDR[6]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; SDRAM_ADDR[10]                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; SDRAM_BANK_ADDR[0]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; SDRAM_BANK_ADDR[1]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; SDRAM_ADDR[0]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; SDRAM_ADDR[3]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; SDRAM_ADDR[4]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; SDRAM_CHIP_SEL                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; SDRAM_CAS                                      ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; SDRAM_RAS                                      ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; SDRAM_ADDR[2]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; SDRAM_WRITE_EN                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; SDRAM_DATA[7]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; SDRAM_BYTE_MASK[0]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; SDRAM_ADDR[1]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; SDRAM_DATA[6]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; SDRAM_DATA[5]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; SDRAM_DATA[1]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; SDRAM_DATA[0]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; SDRAM_DATA[4]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                              ;
+-------------------------------+----------------------------------------------------------------------------------------------------------+
; Name                          ; pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; clock_generator|altpll_component|auto_generated|pll1                                                     ;
; PLL mode                      ; Normal                                                                                                   ;
; Compensate clock              ; clock0                                                                                                   ;
; Compensated input/output pins ; --                                                                                                       ;
; Switchover type               ; --                                                                                                       ;
; Input frequency 0             ; 100.0 MHz                                                                                                ;
; Input frequency 1             ; --                                                                                                       ;
; Nominal PFD frequency         ; 14.3 MHz                                                                                                 ;
; Nominal VCO frequency         ; 571.4 MHz                                                                                                ;
; VCO post scale K counter      ; 2                                                                                                        ;
; VCO frequency control         ; Auto                                                                                                     ;
; VCO phase shift step          ; 218 ps                                                                                                   ;
; VCO multiply                  ; --                                                                                                       ;
; VCO divide                    ; --                                                                                                       ;
; Freq min lock                 ; 52.51 MHz                                                                                                ;
; Freq max lock                 ; 113.79 MHz                                                                                               ;
; M VCO Tap                     ; 0                                                                                                        ;
; M Initial                     ; 1                                                                                                        ;
; M value                       ; 40                                                                                                       ;
; N value                       ; 7                                                                                                        ;
; Charge pump current           ; setting 1                                                                                                ;
; Loop filter resistance        ; setting 20                                                                                               ;
; Loop filter capacitance       ; setting 0                                                                                                ;
; Bandwidth                     ; 450 kHz to 590 kHz                                                                                       ;
; Bandwidth type                ; Medium                                                                                                   ;
; Real time reconfigurable      ; Off                                                                                                      ;
; Scan chain MIF file           ; --                                                                                                       ;
; Preserve PLL counter order    ; Off                                                                                                      ;
; PLL location                  ; PLL_1                                                                                                    ;
; Inclk0 signal                 ; clk                                                                                                      ;
; Inclk1 signal                 ; --                                                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                                                            ;
; Inclk1 signal type            ; --                                                                                                       ;
+-------------------------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------+
; Name                                                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                ;
+----------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------+
; pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 10   ; 7   ; 142.86 MHz       ; 0 (0 ps)    ; 11.25 (218 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; clock_generator|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+--------------------+------------------------+
; Pin Name           ; Reason                 ;
+--------------------+------------------------+
; SDRAM_ADDR[0]      ; Missing drive strength ;
; SDRAM_ADDR[1]      ; Missing drive strength ;
; SDRAM_ADDR[2]      ; Missing drive strength ;
; SDRAM_ADDR[3]      ; Missing drive strength ;
; SDRAM_ADDR[4]      ; Missing drive strength ;
; SDRAM_ADDR[5]      ; Missing drive strength ;
; SDRAM_ADDR[6]      ; Missing drive strength ;
; SDRAM_ADDR[7]      ; Missing drive strength ;
; SDRAM_ADDR[8]      ; Missing drive strength ;
; SDRAM_ADDR[9]      ; Missing drive strength ;
; SDRAM_ADDR[10]     ; Missing drive strength ;
; SDRAM_ADDR[11]     ; Missing drive strength ;
; SDRAM_ADDR[12]     ; Missing drive strength ;
; SDRAM_BANK_ADDR[0] ; Missing drive strength ;
; SDRAM_BANK_ADDR[1] ; Missing drive strength ;
; SDRAM_BYTE_MASK[0] ; Missing drive strength ;
; SDRAM_BYTE_MASK[1] ; Missing drive strength ;
; SDRAM_RAS          ; Missing drive strength ;
; SDRAM_CAS          ; Missing drive strength ;
; SDRAM_CLK_EN       ; Missing drive strength ;
; SDRAM_CLK          ; Missing drive strength ;
; SDRAM_WRITE_EN     ; Missing drive strength ;
; SDRAM_CHIP_SEL     ; Missing drive strength ;
; LEDs[0]            ; Missing drive strength ;
; LEDs[1]            ; Missing drive strength ;
; LEDs[2]            ; Missing drive strength ;
; LEDs[3]            ; Missing drive strength ;
; LEDs[4]            ; Missing drive strength ;
; LEDs[5]            ; Missing drive strength ;
; LEDs[6]            ; Missing drive strength ;
; LEDs[7]            ; Missing drive strength ;
; SDRAM_DATA[0]      ; Missing drive strength ;
; SDRAM_DATA[1]      ; Missing drive strength ;
; SDRAM_DATA[2]      ; Missing drive strength ;
; SDRAM_DATA[3]      ; Missing drive strength ;
; SDRAM_DATA[4]      ; Missing drive strength ;
; SDRAM_DATA[5]      ; Missing drive strength ;
; SDRAM_DATA[6]      ; Missing drive strength ;
; SDRAM_DATA[7]      ; Missing drive strength ;
; SDRAM_DATA[8]      ; Missing drive strength ;
; SDRAM_DATA[9]      ; Missing drive strength ;
; SDRAM_DATA[10]     ; Missing drive strength ;
; SDRAM_DATA[11]     ; Missing drive strength ;
; SDRAM_DATA[12]     ; Missing drive strength ;
; SDRAM_DATA[13]     ; Missing drive strength ;
; SDRAM_DATA[14]     ; Missing drive strength ;
; SDRAM_DATA[15]     ; Missing drive strength ;
+--------------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; Compilation Hierarchy Node                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                      ; Entity Name                ; Library Name ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; |top                                                 ; 1225 (69)   ; 863 (41)                  ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 50   ; 0            ; 362 (28)     ; 374 (15)          ; 489 (31)         ; 0          ; |top                                                                                                     ; top                        ; work         ;
;    |SdramController:sdram_controller|                ; 1157 (1157) ; 821 (821)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (334)    ; 359 (359)         ; 464 (464)        ; 0          ; |top|SdramController:sdram_controller                                                                    ; SdramController            ; work         ;
;    |pllClockGenerator:clock_generator|               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |top|pllClockGenerator:clock_generator                                                                   ; pllClockGenerator          ; work         ;
;       |altpll:altpll_component|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |top|pllClockGenerator:clock_generator|altpll:altpll_component                                           ; altpll                     ; work         ;
;          |mmcm_ClockGenerator_altpll:auto_generated| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated ; mmcm_ClockGenerator_altpll ; work         ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; SDRAM_ADDR[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_ADDR[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_BANK_ADDR[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_BANK_ADDR[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_BYTE_MASK[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_BYTE_MASK[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_RAS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CAS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CLK_EN       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_WRITE_EN     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CHIP_SEL     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[0]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[1]      ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DATA[2]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[3]      ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DATA[4]      ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DATA[5]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[6]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[7]      ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DATA[8]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[9]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[10]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[11]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[12]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[13]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[14]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DATA[15]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; reset              ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; enable             ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clk                ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SDRAM_DATA[0]                                                                                                            ;                   ;         ;
;      - SdramController:sdram_controller|readBuffer[1][0]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][0]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][0]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][0]~feeder                                                          ; 0                 ; 6       ;
; SDRAM_DATA[1]                                                                                                            ;                   ;         ;
;      - SdramController:sdram_controller|readBuffer[3][1]                                                                 ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][1]                                                                 ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][1]~feeder                                                          ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][1]~feeder                                                          ; 1                 ; 6       ;
; SDRAM_DATA[2]                                                                                                            ;                   ;         ;
;      - SdramController:sdram_controller|readBuffer[1][2]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][2]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][2]~feeder                                                          ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][2]~feeder                                                          ; 0                 ; 6       ;
; SDRAM_DATA[3]                                                                                                            ;                   ;         ;
;      - SdramController:sdram_controller|readBuffer[3][3]                                                                 ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][3]                                                                 ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][3]~feeder                                                          ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][3]~feeder                                                          ; 1                 ; 6       ;
; SDRAM_DATA[4]                                                                                                            ;                   ;         ;
;      - SdramController:sdram_controller|readBuffer[1][4]                                                                 ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][4]                                                                 ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][4]~feeder                                                          ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][4]~feeder                                                          ; 1                 ; 6       ;
; SDRAM_DATA[5]                                                                                                            ;                   ;         ;
;      - SdramController:sdram_controller|readBuffer[3][5]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][5]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][5]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][5]~feeder                                                          ; 0                 ; 6       ;
; SDRAM_DATA[6]                                                                                                            ;                   ;         ;
;      - SdramController:sdram_controller|readBuffer[1][6]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][6]~feeder                                                          ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][6]~feeder                                                          ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][6]~feeder                                                          ; 0                 ; 6       ;
; SDRAM_DATA[7]                                                                                                            ;                   ;         ;
;      - SdramController:sdram_controller|readBuffer[3][7]                                                                 ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][7]                                                                 ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][7]~feeder                                                          ; 1                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][7]~feeder                                                          ; 1                 ; 6       ;
; SDRAM_DATA[8]                                                                                                            ;                   ;         ;
; SDRAM_DATA[9]                                                                                                            ;                   ;         ;
; SDRAM_DATA[10]                                                                                                           ;                   ;         ;
; SDRAM_DATA[11]                                                                                                           ;                   ;         ;
; SDRAM_DATA[12]                                                                                                           ;                   ;         ;
; SDRAM_DATA[13]                                                                                                           ;                   ;         ;
; SDRAM_DATA[14]                                                                                                           ;                   ;         ;
; SDRAM_DATA[15]                                                                                                           ;                   ;         ;
; reset                                                                                                                    ;                   ;         ;
;      - LED_Reg[0]                                                                                                        ; 0                 ; 6       ;
;      - LED_Reg[1]                                                                                                        ; 0                 ; 6       ;
;      - LED_Reg[2]                                                                                                        ; 0                 ; 6       ;
;      - LED_Reg[3]                                                                                                        ; 0                 ; 6       ;
;      - LED_Reg[4]                                                                                                        ; 0                 ; 6       ;
;      - LED_Reg[5]                                                                                                        ; 0                 ; 6       ;
;      - LED_Reg[6]                                                                                                        ; 0                 ; 6       ;
;      - LED_Reg[7]                                                                                                        ; 0                 ; 6       ;
;      - SdramController:sdram_controller|byteMaskReg[0]                                                                   ; 0                 ; 6       ;
;      - SdramController:sdram_controller|burstLengthReg[0]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|burstLengthReg[1]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|controllerState.SDRAM_INIT                                                       ; 0                 ; 6       ;
;      - SdramController:sdram_controller|controllerState.SDRAM_AUTO_REFRESH                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|controllerState.SDRAM_ACTIVATE_ROW                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|controllerState.SDRAM_READ                                                       ; 0                 ; 6       ;
;      - SdramController:sdram_controller|controllerState.SDRAM_WRITE                                                      ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[11]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[12]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[13]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[14]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[15]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|stateCycleCount[16]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferReadCount[0]                                                           ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferReadCount[1]                                                           ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferReadCount[2]                                                           ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferReadCount[3]                                                           ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferReadCount[4]                                                           ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferReadCount[5]                                                           ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferReadCount[6]                                                           ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferReadCount[7]                                                           ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferReadCount[8]                                                           ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferReadCount[9]                                                           ; 0                 ; 6       ;
;      - receiveCount[0]                                                                                                   ; 0                 ; 6       ;
;      - receiveCount[1]                                                                                                   ; 0                 ; 6       ;
;      - receiveCount[2]                                                                                                   ; 0                 ; 6       ;
;      - receiveCount[3]                                                                                                   ; 0                 ; 6       ;
;      - receiveCount[4]                                                                                                   ; 0                 ; 6       ;
;      - receiveCount[5]                                                                                                   ; 0                 ; 6       ;
;      - receiveCount[6]                                                                                                   ; 0                 ; 6       ;
;      - receiveCount[7]                                                                                                   ; 0                 ; 6       ;
;      - receiveCount[8]                                                                                                   ; 0                 ; 6       ;
;      - receiveCount[9]                                                                                                   ; 0                 ; 6       ;
;      - transmitCount[0]                                                                                                  ; 0                 ; 6       ;
;      - transmitCount[1]                                                                                                  ; 0                 ; 6       ;
;      - transmitCount[2]                                                                                                  ; 0                 ; 6       ;
;      - transmitCount[3]                                                                                                  ; 0                 ; 6       ;
;      - transmitCount[4]                                                                                                  ; 0                 ; 6       ;
;      - transmitCount[5]                                                                                                  ; 0                 ; 6       ;
;      - transmitCount[6]                                                                                                  ; 0                 ; 6       ;
;      - transmitCount[7]                                                                                                  ; 0                 ; 6       ;
;      - transmitCount[8]                                                                                                  ; 0                 ; 6       ;
;      - transmitCount[9]                                                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferWriteCount[0]                                                         ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferWriteCount[1]                                                         ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferWriteCount[2]                                                         ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferWriteCount[3]                                                         ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferWriteCount[4]                                                         ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferWriteCount[5]                                                         ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferWriteCount[6]                                                         ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferWriteCount[7]                                                         ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferWriteCount[8]                                                         ; 0                 ; 6       ;
;      - SdramController:sdram_controller|controllerState.SDRAM_IDLE                                                       ; 0                 ; 6       ;
;      - SdramController:sdram_controller|controllerState.SDRAM_POWER_UP                                                   ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshPending                                                                   ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferEmpty                                                                  ; 0                 ; 6       ;
;      - state.START_RECEIVING                                                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferEmpty                                                                 ; 0                 ; 6       ;
;      - pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|pll_lock_sync ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBurstLengthReg[0]                                                           ; 0                 ; 6       ;
;      - state.START_TRANSMISSION                                                                                          ; 0                 ; 6       ;
;      - SdramController:sdram_controller|memOperationReg                                                                  ; 0                 ; 6       ;
;      - receivedData[2][0]                                                                                                ; 0                 ; 6       ;
;      - state.HALT                                                                                                        ; 0                 ; 6       ;
;      - receivedData[2][1]                                                                                                ; 0                 ; 6       ;
;      - receivedData[2][2]                                                                                                ; 0                 ; 6       ;
;      - receivedData[2][3]                                                                                                ; 0                 ; 6       ;
;      - receivedData[2][4]                                                                                                ; 0                 ; 6       ;
;      - receivedData[2][5]                                                                                                ; 0                 ; 6       ;
;      - receivedData[2][6]                                                                                                ; 0                 ; 6       ;
;      - receivedData[2][7]                                                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[30]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[29]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[28]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[27]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[26]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[25]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[24]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[23]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[22]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[21]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[20]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[19]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[18]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[17]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[16]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[15]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[14]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[13]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[12]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[11]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[10]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[9]                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[8]                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[7]                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[6]                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[4]                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[3]                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[5]                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[0]                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[2]                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|refreshCount[1]                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBufferState                                                                  ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBurstLengthReg[0]                                                            ; 0                 ; 6       ;
;      - state.TRANSMIT                                                                                                    ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBufferState                                                                 ; 0                 ; 6       ;
;      - state.RECEIVE                                                                                                     ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][0]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][0]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][0]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][0]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][1]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][1]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][1]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][1]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][2]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][2]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][2]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][2]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][3]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][3]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][3]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][3]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][4]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][4]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][4]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][4]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][5]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][5]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][5]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][5]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][6]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][6]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][6]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][6]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[3][7]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[7][7]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[1][7]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|readBuffer[5][7]                                                                 ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][0]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][0]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][0]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][0]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][0]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][0]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][0]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][1]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][1]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][1]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][1]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][1]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][1]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][1]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][2]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][2]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][2]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][2]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][2]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][2]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][2]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][3]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][3]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][3]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][3]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][3]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][3]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][3]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][4]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][4]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][4]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][4]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][4]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][4]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][4]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][5]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][5]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][5]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][5]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][5]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][5]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][5]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][6]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][6]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][6]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][6]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][6]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][6]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][6]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][7]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][7]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][7]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][7]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][7]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][7]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][7]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][8]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][8]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][8]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][8]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][8]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][8]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][8]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][9]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][9]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][9]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][9]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][9]                                                                ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][9]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][9]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[57][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[51][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[49][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[59][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[39][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[45][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[37][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[47][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[35][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[41][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[33][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[43][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[61][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[55][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[53][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[63][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[75][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[89][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[73][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[91][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[85][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[71][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[69][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[87][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[81][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[67][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[65][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[83][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[79][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[93][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[77][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[95][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[19][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[25][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[17][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[27][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[7][10]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[13][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[5][10]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[15][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[3][10]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[9][10]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[1][10]                                                               ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[11][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[23][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[29][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[21][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[31][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[109][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[103][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[101][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[111][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[121][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[115][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[113][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[123][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[105][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[99][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[97][10]                                                              ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[107][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[125][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[119][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[117][10]                                                             ; 0                 ; 6       ;
;      - SdramController:sdram_controller|writeBuffer[127][10]                                                             ; 0                 ; 6       ;
;      - pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|pll1          ; 0                 ; 6       ;
; enable                                                                                                                   ;                   ;         ;
;      - s_enable~0                                                                                                        ; 0                 ; 6       ;
;      - LED_Reg[0]~0                                                                                                      ; 0                 ; 6       ;
;      - SdramController:sdram_controller|Decoder3~0                                                                       ; 0                 ; 6       ;
;      - SdramController:sdram_controller|burstLengthReg[0]~7                                                              ; 0                 ; 6       ;
; clk                                                                                                                      ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                 ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; LED_Reg[0]~0                                                                                                         ; LCCOMB_X62_Y24_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder0~4                                                                          ; LCCOMB_X67_Y21_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder0~5                                                                          ; LCCOMB_X66_Y21_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder0~6                                                                          ; LCCOMB_X67_Y21_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder0~7                                                                          ; LCCOMB_X65_Y22_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~10                                                                         ; LCCOMB_X64_Y28_N10 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~11                                                                         ; LCCOMB_X64_Y28_N16 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~12                                                                         ; LCCOMB_X64_Y28_N2  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~13                                                                         ; LCCOMB_X64_Y28_N8  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~14                                                                         ; LCCOMB_X64_Y28_N22 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~15                                                                         ; LCCOMB_X64_Y28_N0  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~16                                                                         ; LCCOMB_X64_Y28_N6  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~17                                                                         ; LCCOMB_X64_Y28_N20 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~18                                                                         ; LCCOMB_X64_Y28_N14 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~2                                                                          ; LCCOMB_X64_Y28_N4  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~20                                                                         ; LCCOMB_X63_Y23_N16 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~22                                                                         ; LCCOMB_X60_Y28_N24 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~23                                                                         ; LCCOMB_X60_Y28_N14 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~24                                                                         ; LCCOMB_X63_Y23_N14 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~25                                                                         ; LCCOMB_X60_Y28_N12 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~26                                                                         ; LCCOMB_X60_Y28_N26 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~27                                                                         ; LCCOMB_X60_Y28_N0  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~28                                                                         ; LCCOMB_X60_Y25_N4  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~29                                                                         ; LCCOMB_X60_Y25_N30 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~3                                                                          ; LCCOMB_X64_Y28_N18 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~30                                                                         ; LCCOMB_X60_Y28_N10 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~31                                                                         ; LCCOMB_X60_Y28_N4  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~32                                                                         ; LCCOMB_X62_Y27_N6  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~33                                                                         ; LCCOMB_X60_Y28_N30 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~34                                                                         ; LCCOMB_X60_Y25_N20 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~35                                                                         ; LCCOMB_X60_Y28_N16 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~36                                                                         ; LCCOMB_X60_Y25_N18 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~38                                                                         ; LCCOMB_X63_Y31_N26 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~39                                                                         ; LCCOMB_X63_Y23_N12 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~4                                                                          ; LCCOMB_X64_Y28_N28 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~40                                                                         ; LCCOMB_X63_Y23_N18 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~41                                                                         ; LCCOMB_X63_Y23_N0  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~43                                                                         ; LCCOMB_X60_Y28_N22 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~44                                                                         ; LCCOMB_X60_Y28_N20 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~45                                                                         ; LCCOMB_X60_Y28_N6  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~46                                                                         ; LCCOMB_X60_Y28_N8  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~47                                                                         ; LCCOMB_X63_Y23_N6  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~48                                                                         ; LCCOMB_X63_Y23_N4  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~49                                                                         ; LCCOMB_X63_Y23_N22 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~5                                                                          ; LCCOMB_X64_Y28_N30 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~50                                                                         ; LCCOMB_X63_Y23_N8  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~51                                                                         ; LCCOMB_X60_Y28_N18 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~52                                                                         ; LCCOMB_X60_Y32_N26 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~53                                                                         ; LCCOMB_X60_Y28_N28 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~54                                                                         ; LCCOMB_X60_Y28_N2  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~56                                                                         ; LCCOMB_X60_Y25_N12 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~58                                                                         ; LCCOMB_X56_Y27_N4  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~59                                                                         ; LCCOMB_X60_Y25_N22 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~60                                                                         ; LCCOMB_X60_Y25_N8  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~61                                                                         ; LCCOMB_X64_Y27_N16 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~62                                                                         ; LCCOMB_X60_Y25_N6  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~63                                                                         ; LCCOMB_X63_Y24_N2  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~64                                                                         ; LCCOMB_X60_Y25_N0  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~65                                                                         ; LCCOMB_X60_Y25_N14 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~66                                                                         ; LCCOMB_X60_Y25_N24 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~67                                                                         ; LCCOMB_X60_Y25_N10 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~68                                                                         ; LCCOMB_X62_Y27_N24 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~69                                                                         ; LCCOMB_X60_Y25_N28 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~7                                                                          ; LCCOMB_X64_Y28_N12 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~70                                                                         ; LCCOMB_X60_Y25_N2  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~71                                                                         ; LCCOMB_X60_Y25_N16 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~72                                                                         ; LCCOMB_X60_Y25_N26 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~8                                                                          ; LCCOMB_X64_Y28_N26 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Decoder3~9                                                                          ; LCCOMB_X64_Y28_N24 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|SDRAM_DATA[15]~16                                                                   ; LCCOMB_X66_Y22_N0  ; 16      ; Output enable ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|SDRAM_Ready[0]~0                                                                    ; LCCOMB_X60_Y23_N8  ; 22      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|Selector0~9                                                                         ; LCCOMB_X63_Y22_N0  ; 17      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|burstLengthReg[0]~4                                                                 ; LCCOMB_X62_Y22_N2  ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|controllerState~18                                                                  ; LCCOMB_X63_Y22_N28 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|controllerState~26                                                                  ; LCCOMB_X62_Y22_N0  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SdramController:sdram_controller|dataAvailable[0]~0                                                                  ; LCCOMB_X63_Y21_N0  ; 11      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                  ; PIN_P11            ; 2       ; Clock         ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                  ; PIN_P11            ; 769     ; Clock         ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 94      ; Clock         ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|wire_pll1_locked ; PLL_1              ; 5       ; Clock         ; no     ; --                   ; --               ; --                        ;
; receiveCountReset~0                                                                                                  ; LCCOMB_X63_Y21_N6  ; 10      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; receivedData[2][0]~1                                                                                                 ; LCCOMB_X63_Y19_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                ; PIN_B8             ; 864     ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; s_enable~0                                                                                                           ; LCCOMB_X62_Y24_N8  ; 98      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; state~15                                                                                                             ; LCCOMB_X62_Y23_N30 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                 ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                                                                  ; PIN_P11  ; 769     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 94      ; 3                                    ; Global Clock         ; GCLK18           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; reset~input ; 864               ;
+-------------+-------------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 2,037 / 148,641 ( 1 % )   ;
; C16 interconnects     ; 43 / 5,382 ( < 1 % )      ;
; C4 interconnects      ; 1,141 / 106,704 ( 1 % )   ;
; Direct links          ; 176 / 148,641 ( < 1 % )   ;
; Global clocks         ; 2 / 20 ( 10 % )           ;
; Local interconnects   ; 401 / 49,760 ( < 1 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 35 / 5,406 ( < 1 % )      ;
; R4 interconnects      ; 1,148 / 147,764 ( < 1 % ) ;
+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.37) ; Number of LABs  (Total = 99) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 7                            ;
; 2                                           ; 7                            ;
; 3                                           ; 4                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 4                            ;
; 14                                          ; 9                            ;
; 15                                          ; 17                           ;
; 16                                          ; 44                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.65) ; Number of LABs  (Total = 99) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 87                           ;
; 1 Clock                            ; 82                           ;
; 1 Clock enable                     ; 24                           ;
; 1 Sync. clear                      ; 5                            ;
; 2 Clock enables                    ; 59                           ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.09) ; Number of LABs  (Total = 99) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 3                            ;
; 3                                            ; 3                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 5                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 7                            ;
; 25                                           ; 5                            ;
; 26                                           ; 3                            ;
; 27                                           ; 1                            ;
; 28                                           ; 10                           ;
; 29                                           ; 3                            ;
; 30                                           ; 8                            ;
; 31                                           ; 9                            ;
; 32                                           ; 10                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.25) ; Number of LABs  (Total = 99) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 10                           ;
; 3                                               ; 5                            ;
; 4                                               ; 3                            ;
; 5                                               ; 1                            ;
; 6                                               ; 5                            ;
; 7                                               ; 3                            ;
; 8                                               ; 2                            ;
; 9                                               ; 5                            ;
; 10                                              ; 4                            ;
; 11                                              ; 12                           ;
; 12                                              ; 10                           ;
; 13                                              ; 14                           ;
; 14                                              ; 8                            ;
; 15                                              ; 4                            ;
; 16                                              ; 4                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.15) ; Number of LABs  (Total = 99) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 5                            ;
; 5                                            ; 2                            ;
; 6                                            ; 8                            ;
; 7                                            ; 3                            ;
; 8                                            ; 4                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 4                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 4                            ;
; 23                                           ; 2                            ;
; 24                                           ; 4                            ;
; 25                                           ; 5                            ;
; 26                                           ; 3                            ;
; 27                                           ; 4                            ;
; 28                                           ; 6                            ;
; 29                                           ; 6                            ;
; 30                                           ; 4                            ;
; 31                                           ; 5                            ;
; 32                                           ; 3                            ;
; 33                                           ; 2                            ;
; 34                                           ; 3                            ;
; 35                                           ; 2                            ;
; 36                                           ; 2                            ;
; 37                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 50        ; 50        ; 0            ; 0            ; 50        ; 50        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 19           ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 50        ; 50        ; 50        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 50           ; 0         ; 0         ; 50           ; 50           ; 0         ; 0         ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 45           ; 50           ; 50           ; 31           ; 50           ; 50           ; 31           ; 50           ; 50           ; 50           ; 50           ; 0         ; 0         ; 0         ; 50           ; 50           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; SDRAM_ADDR[0]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[1]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[2]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[3]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[4]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[5]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[6]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[7]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[8]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[9]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[10]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[11]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[12]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BANK_ADDR[0] ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BANK_ADDR[1] ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BYTE_MASK[0] ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BYTE_MASK[1] ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_RAS          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CAS          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK_EN       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_WRITE_EN     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CHIP_SEL     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[7]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[0]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[1]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[2]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[3]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[4]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[5]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[6]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[7]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[8]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[9]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[10]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[11]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[12]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[13]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[14]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DATA[15]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; enable             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                             ;
+-----------------------------------------------------------------+---------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                 ; Destination Clock(s)                                                ; Delay Added in ns ;
+-----------------------------------------------------------------+---------------------------------------------------------------------+-------------------+
; clock_generator|altpll_component|auto_generated|pll1|clk[0],clk ; clk                                                                 ; 44.4              ;
; clock_generator|altpll_component|auto_generated|pll1|clk[0]     ; clk                                                                 ; 31.5              ;
; clock_generator|altpll_component|auto_generated|pll1|clk[0]     ; clock_generator|altpll_component|auto_generated|pll1|clk[0],clk,I/O ; 12.3              ;
; clock_generator|altpll_component|auto_generated|pll1|clk[0]     ; clk,I/O                                                             ; 2.4               ;
+-----------------------------------------------------------------+---------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                        ;
+--------------------------------------------------------------+---------------------------------------------------+-------------------+
; Source Register                                              ; Destination Register                              ; Delay Added in ns ;
+--------------------------------------------------------------+---------------------------------------------------+-------------------+
; SdramController:sdram_controller|readBurstLengthReg[0]       ; SdramController:sdram_controller|readBufferState  ; 4.967             ;
; SdramController:sdram_controller|controllerState.SDRAM_READ  ; SdramController:sdram_controller|readBufferEmpty  ; 4.397             ;
; SdramController:sdram_controller|readBuffer[1][0]            ; receivedData[2][0]                                ; 4.316             ;
; SdramController:sdram_controller|readBuffer[3][0]            ; receivedData[2][0]                                ; 4.316             ;
; SdramController:sdram_controller|readBuffer[7][0]            ; receivedData[2][0]                                ; 4.316             ;
; SdramController:sdram_controller|readBuffer[5][0]            ; receivedData[2][0]                                ; 4.316             ;
; SdramController:sdram_controller|readBufferReadCount[1]      ; receivedData[2][0]                                ; 4.316             ;
; SdramController:sdram_controller|readBufferReadCount[0]      ; receivedData[2][0]                                ; 4.316             ;
; SdramController:sdram_controller|readBuffer[3][4]            ; receivedData[2][4]                                ; 4.107             ;
; SdramController:sdram_controller|readBuffer[1][4]            ; receivedData[2][4]                                ; 4.107             ;
; SdramController:sdram_controller|readBuffer[7][4]            ; receivedData[2][4]                                ; 4.107             ;
; SdramController:sdram_controller|readBuffer[5][4]            ; receivedData[2][4]                                ; 4.107             ;
; SdramController:sdram_controller|readBuffer[7][1]            ; receivedData[2][1]                                ; 4.098             ;
; SdramController:sdram_controller|readBuffer[3][1]            ; receivedData[2][1]                                ; 4.098             ;
; SdramController:sdram_controller|readBuffer[5][1]            ; receivedData[2][1]                                ; 4.098             ;
; SdramController:sdram_controller|readBuffer[1][1]            ; receivedData[2][1]                                ; 4.098             ;
; SdramController:sdram_controller|readBuffer[7][6]            ; receivedData[2][6]                                ; 4.090             ;
; SdramController:sdram_controller|readBuffer[5][2]            ; receivedData[2][2]                                ; 4.078             ;
; SdramController:sdram_controller|readBuffer[1][2]            ; receivedData[2][2]                                ; 4.078             ;
; SdramController:sdram_controller|readBuffer[3][2]            ; receivedData[2][2]                                ; 4.078             ;
; SdramController:sdram_controller|readBuffer[7][2]            ; receivedData[2][2]                                ; 4.078             ;
; SdramController:sdram_controller|readBuffer[3][7]            ; receivedData[2][7]                                ; 3.932             ;
; SdramController:sdram_controller|readBuffer[7][7]            ; receivedData[2][7]                                ; 3.932             ;
; SdramController:sdram_controller|readBuffer[1][7]            ; receivedData[2][7]                                ; 3.932             ;
; SdramController:sdram_controller|readBuffer[5][7]            ; receivedData[2][7]                                ; 3.932             ;
; SdramController:sdram_controller|readBuffer[3][5]            ; receivedData[2][5]                                ; 3.859             ;
; SdramController:sdram_controller|readBuffer[7][5]            ; receivedData[2][5]                                ; 3.859             ;
; SdramController:sdram_controller|readBuffer[5][5]            ; receivedData[2][5]                                ; 3.859             ;
; SdramController:sdram_controller|readBuffer[1][5]            ; receivedData[2][5]                                ; 3.859             ;
; SdramController:sdram_controller|readBuffer[5][6]            ; receivedData[2][6]                                ; 3.856             ;
; SdramController:sdram_controller|controllerState.SDRAM_WRITE ; SdramController:sdram_controller|writeBufferEmpty ; 3.800             ;
; SdramController:sdram_controller|readBuffer[7][3]            ; receivedData[2][3]                                ; 3.796             ;
; SdramController:sdram_controller|readBuffer[3][3]            ; receivedData[2][3]                                ; 3.796             ;
; SdramController:sdram_controller|readBuffer[1][3]            ; receivedData[2][3]                                ; 3.796             ;
; SdramController:sdram_controller|readBuffer[5][3]            ; receivedData[2][3]                                ; 3.796             ;
; SdramController:sdram_controller|readBuffer[3][6]            ; receivedData[2][6]                                ; 3.680             ;
; SdramController:sdram_controller|readBuffer[1][6]            ; receivedData[2][6]                                ; 3.680             ;
; SdramController:sdram_controller|readBufferReadCount[8]      ; SdramController:sdram_controller|readBufferState  ; 3.608             ;
; SdramController:sdram_controller|readBufferReadCount[7]      ; SdramController:sdram_controller|readBufferState  ; 3.608             ;
; SdramController:sdram_controller|readBufferReadCount[6]      ; SdramController:sdram_controller|readBufferState  ; 3.608             ;
; SdramController:sdram_controller|readBufferReadCount[5]      ; SdramController:sdram_controller|readBufferState  ; 3.608             ;
; SdramController:sdram_controller|readBufferReadCount[4]      ; SdramController:sdram_controller|readBufferState  ; 3.608             ;
; SdramController:sdram_controller|readBufferReadCount[3]      ; SdramController:sdram_controller|readBufferState  ; 3.608             ;
; SdramController:sdram_controller|readBufferReadCount[2]      ; SdramController:sdram_controller|readBufferState  ; 3.608             ;
; SdramController:sdram_controller|readBufferReadCount[9]      ; SdramController:sdram_controller|readBufferState  ; 3.608             ;
; SdramController:sdram_controller|stateCycleCount[14]         ; SdramController:sdram_controller|readBufferEmpty  ; 3.539             ;
; SdramController:sdram_controller|burstLengthReg[0]           ; SdramController:sdram_controller|readBufferEmpty  ; 3.534             ;
; SdramController:sdram_controller|stateCycleCount[16]         ; SdramController:sdram_controller|readBufferEmpty  ; 3.506             ;
; SdramController:sdram_controller|stateCycleCount[9]          ; SdramController:sdram_controller|readBufferEmpty  ; 3.443             ;
; SdramController:sdram_controller|stateCycleCount[8]          ; SdramController:sdram_controller|readBufferEmpty  ; 3.441             ;
; SdramController:sdram_controller|stateCycleCount[12]         ; SdramController:sdram_controller|readBufferEmpty  ; 3.432             ;
; SdramController:sdram_controller|stateCycleCount[15]         ; SdramController:sdram_controller|readBufferEmpty  ; 3.431             ;
; SdramController:sdram_controller|stateCycleCount[13]         ; SdramController:sdram_controller|readBufferEmpty  ; 3.423             ;
; SdramController:sdram_controller|stateCycleCount[11]         ; SdramController:sdram_controller|readBufferEmpty  ; 3.383             ;
; SdramController:sdram_controller|stateCycleCount[10]         ; SdramController:sdram_controller|readBufferEmpty  ; 3.301             ;
; SdramController:sdram_controller|stateCycleCount[5]          ; SdramController:sdram_controller|readBufferEmpty  ; 3.296             ;
; SdramController:sdram_controller|stateCycleCount[1]          ; SdramController:sdram_controller|writeBufferEmpty ; 3.195             ;
; SdramController:sdram_controller|readBufferState             ; receivedData[2][3]                                ; 3.175             ;
; SdramController:sdram_controller|stateCycleCount[7]          ; SdramController:sdram_controller|readBufferEmpty  ; 3.140             ;
; SdramController:sdram_controller|stateCycleCount[2]          ; SdramController:sdram_controller|writeBufferEmpty ; 3.106             ;
; SdramController:sdram_controller|stateCycleCount[4]          ; SdramController:sdram_controller|readBufferEmpty  ; 3.017             ;
; SdramController:sdram_controller|stateCycleCount[0]          ; SdramController:sdram_controller|readBufferEmpty  ; 3.003             ;
; SdramController:sdram_controller|burstLengthReg[1]           ; SdramController:sdram_controller|readBufferEmpty  ; 2.955             ;
; SdramController:sdram_controller|stateCycleCount[6]          ; SdramController:sdram_controller|readBufferEmpty  ; 2.940             ;
; SdramController:sdram_controller|stateCycleCount[3]          ; SdramController:sdram_controller|readBufferEmpty  ; 2.835             ;
; SdramController:sdram_controller|readBufferEmpty             ; SdramController:sdram_controller|readBufferEmpty  ; 1.365             ;
; SdramController:sdram_controller|writeBurstLengthReg[0]      ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferWriteCount[7]    ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferWriteCount[6]    ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferWriteCount[5]    ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferWriteCount[4]    ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferWriteCount[3]    ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferWriteCount[2]    ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferWriteCount[1]    ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferWriteCount[0]    ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferWriteCount[8]    ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferState            ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
; SdramController:sdram_controller|writeBufferEmpty            ; SdramController:sdram_controller|writeBufferEmpty ; 0.715             ;
+--------------------------------------------------------------+---------------------------------------------------+-------------------+
Note: This table only shows the top 78 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "SDRAM_TestProject"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/SDRAM_TestProjectQuartus/db/mmcm_ClockGenerator_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 10, clock division of 7, and phase shift of 0 degrees (0 ps) for pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|wire_pll1_clk[0] port File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/SDRAM_TestProjectQuartus/db/mmcm_ClockGenerator_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M16DAF484I6G is compatible
    Info (176445): Device 10M25DAF484I6G is compatible
    Info (176445): Device 10M50DAF484I6G is compatible
    Info (176445): Device 10M40DAF484I6G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (176584): Output pin "SDRAM_CLK" (external output clock of PLL "pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|pll1") uses I/O standard 3.3-V LVTTL, has current strength 8mA, output load 0pF, and output clock frequency of 143 MHz, but target device can support only maximum output clock frequency of 125 MHz for this combination of I/O standard, current strength and load File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 180
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SDRAM_TestProject.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/SDRAM_TestProjectQuartus/db/mmcm_ClockGenerator_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "pllClockGenerator:clock_generator|altpll:altpll_component|mmcm_ClockGenerator_altpll:auto_generated|pll1" output port clk[0] feeds output pin "SDRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/SDRAM_TestProjectQuartus/db/mmcm_ClockGenerator_altpll.v Line: 51
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X56_Y22 to location X66_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.44 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 19 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SDRAM_DATA[0] uses I/O standard 3.3-V LVTTL at Y21 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[1] uses I/O standard 3.3-V LVTTL at Y20 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[2] uses I/O standard 3.3-V LVTTL at AA22 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[3] uses I/O standard 3.3-V LVTTL at AA21 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[4] uses I/O standard 3.3-V LVTTL at Y22 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[5] uses I/O standard 3.3-V LVTTL at W22 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[6] uses I/O standard 3.3-V LVTTL at W20 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[7] uses I/O standard 3.3-V LVTTL at V21 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[8] uses I/O standard 3.3-V LVTTL at P21 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[9] uses I/O standard 3.3-V LVTTL at J22 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[10] uses I/O standard 3.3-V LVTTL at H21 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[11] uses I/O standard 3.3-V LVTTL at H22 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[12] uses I/O standard 3.3-V LVTTL at G22 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[13] uses I/O standard 3.3-V LVTTL at G20 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[14] uses I/O standard 3.3-V LVTTL at G19 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin SDRAM_DATA[15] uses I/O standard 3.3-V LVTTL at F22 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 17
    Info (169178): Pin reset uses I/O standard 3.3-V LVTTL at B8 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 12
    Info (169178): Pin enable uses I/O standard 3.3-V LVTTL at C10 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 13
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at P11 File: /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/VHDL Files/Test Files/top.vhd Line: 11
Info (144001): Generated suppressed messages file /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/SDRAM_TestProjectQuartus/output_files/SDRAM_TestProject.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 2077 megabytes
    Info: Processing ended: Tue Mar 11 21:41:15 2025
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/jonas/git/VHDL-SDRAM-Controller-for-DE10-Lite-FPGA-Board/src/SDRAM_TestProjectQuartus/output_files/SDRAM_TestProject.fit.smsg.


