`timescale 1ns / 1ns
//////////////////////////////////////////////////////////////////////////////////
// Author: Dov Kruger
// 
//////////////////////////////////////////////////////////////////////////////////

module and_thing(
  input wire a,
  input wire b,
  output reg out);
  always @ *  
//  assign out = a & b; // bitwise AND
  out = a & b; // bitwise AND  blocking
//  out <= a & b; // bitwise AND  non-blocking
  
endmodule
