Задание реализовано в среде разработки Quartus Prime 18.1 Lite Edition c помощью языка Verilog. <br />
С помощью внутреннего инструмента моделирования спроектировал Цифровую схему, ее можно посмотреть в файле "Цифровая схема.png".<br />
Написан тест на python, он содержится в файле "test_on_python.py".<br />
Ошибку переполнения разрядной сетки решил тем, чтобы разрядность перменной на выходе совпадала с разрядностью промежуточной переменной на выходе умножителя <br />
