# Descripción del contenido de esta carpeta

En esta carpeta se encuentra contenido el código fuente del inversor llamado inverter.v descrito en el lenguaje de descripción de hardware Verilog. Este inversor se integra dentro de este proyecto para invertir las banderas full y empty del IP propietario de Xilinx llamado FIFO Generator y así, reparar los problemas de incompatibilidad entre el IP  personalizado generado en HLS y el FIFO Generator.

## Autores

Los principales autores de este trabajo son:

* **Kaleb Alfaro-Badilla** - *Guía y supervisión* - 
* **Carlos Salazar-García** - *Documentación y Desarrollo* -

También puedes observar la lista de todos los [contribuyentes](https://github.com/cadriansalazarg/InterfacesZynq/contributors) quíenes han participado en este proyecto. 
