# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 4
attribute \top 1
attribute \src "dut.sv:1.1-5.10"
module \wreduce_test0
  attribute \src "dut.sv:1.34-1.35"
  wire width 8 input 1 \a
  attribute \src "dut.sv:1.37-1.38"
  wire width 8 input 2 \b
  attribute \src "dut.sv:1.54-1.55"
  wire width 16 output 3 \x
  attribute \src "dut.sv:1.57-1.58"
  wire width 16 output 4 \y
  attribute \src "dut.sv:1.60-1.61"
  wire width 16 output 5 \z
  attribute \src "dut.sv:3.14-3.53"
  cell $add $add$dut.sv:3$2
    parameter \A_SIGNED 1
    parameter \A_WIDTH 16
    parameter \B_SIGNED 1
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A { 8'00000000 \a }
    connect \B { 8'00000000 \b }
    connect \Y \y
  end
  attribute \src "dut.sv:2.14-2.33"
  cell $neg $neg$dut.sv:2$1
    parameter \A_SIGNED 1
    parameter \A_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A { 8'00000000 \a }
    connect \Y \x
  end
  attribute \src "dut.sv:4.14-4.19"
  cell $xor $xor$dut.sv:4$3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \x
    connect \B \y
    connect \Y \z
  end
end
