#+options: ':nil *:t -:t ::t <:t H:3 \n:nil ^:t arch:headline
#+options: author:t broken-links:nil c:nil creator:nil
#+options: d:(not "LOGBOOK") date:t e:t email:nil expand-links:t f:t
#+options: inline:t num:t p:nil pri:nil prop:nil stat:t tags:t
#+options: tasks:t tex:t timestamp:t title:t toc:t todo:t |:t
#+title: Plantilla para Toma de Notas en Clase
#+date: 2024-07-
#+author: Samara Salazar
#+email: luzsamara.salazar@epn.edu.ec
#+language: Español
#+select_tags: export
#+exclude_tags: noexport
#+cite_export: biblatex

#+latex_class: article
#+latex_class_options:
#+latex_header:
#+latex_header_extra:
#+description:
#+keywords:
#+subtitle:
#+latex_footnote_command: \footnote{%s%s}
#+latex_engraved_theme:
#+latex_compiler: pdflatex

#+latex_header: \usepackage{fancyhdr}
#+latex_header: \usepackage[top=25mm, left=25mm, right=25mm]{geometry}
#+latex_header: \usepackage{longtable}
#+latex_header: \fancyhead[R]{}
#+latex_header: \setlength\headheight{43.0pt} 

#+bibliography: bibliography.bib
#+LATEX_HEADER: \usepackage[T1]{fontenc}
#+LATEX_HEADER: \usepackage[utf8]{inputenc}
#+LATEX_HEADER: \usepackage[spanish]{babel}
#+LATEX_HEADER: \usepackage[backend=biber,style=ieee]{biblatex}


#+begin_export latex
\fancyhead[C]{\includegraphics[scale=0.05]{./logoEPN.jpg}\\
ESCUELA POLITÉCNICA NACIONAL\\FACULTAD DE INGENIERÍA DE SISTEMAS\\
ARQUITECTURA DE COMPUTADORES}
\thispagestyle{fancy}
#+end_export


#+begin_comment
* Tema: Buses del Sistema y Estructuras de Interconexión

** 1. Estructuras de Interconexión

*** Preguntas

* ¿Por qué no es eficiente usar un único bus para todos los componentes?
* ¿Qué limitaciones físicas aparecen cuando aumenta la frecuencia del bus?
* ¿Cómo impacta la interconexión en el rendimiento global del sistema?

*** Notas

* Un computador está compuesto por tres módulos fundamentales:

  * CPU (Procesador): ejecuta instrucciones y controla el funcionamiento.
  * Memoria: almacena datos e instrucciones.
  * Entrada/Salida (E/S): permite la comunicación con el exterior.
* Analogías:

  * CPU → cerebro
  * Memoria → archivo
  * E/S → teclado, pantalla, impresora
* Estos módulos intercambian información mediante estructuras de interconexión.

*** Resumen
Las estructuras de interconexión permiten que CPU, memoria y E/S funcionen como un sistema integrado.

** 2. Intercambio de Información

*** Preguntas

* ¿Quién inicia normalmente una transferencia de datos?
* ¿Por qué el DMA mejora el rendimiento del sistema?

*** Notas

* CPU → Memoria: guarda resultados.
* Memoria → CPU: lectura de instrucciones y datos.
* CPU → E/S: salida a pantalla o impresora.
* E/S → CPU: entrada desde teclado u otros dispositivos.
* Memoria ↔ E/S: mediante DMA (Acceso Directo a Memoria).

*** Resumen
El intercambio de información define el flujo interno de datos; el DMA reduce la carga de la CPU.

** 3. Interconexión con Buses

*** Preguntas

* ¿Por qué un bus es un medio compartido?

*** Notas

* Bus: camino de comunicación entre dispositivos.
* Características:

  * Medio compartido.
  * Un solo transmisor a la vez.
  * Formado por múltiples líneas.
* El bus del sistema conecta CPU, memoria y E/S.

*** Resumen
El bus permite la comunicación interna, aunque con limitaciones de concurrencia.

** 4. Definición y Función del Bus

*** Preguntas

* ¿Cuántas líneas suele tener un bus del sistema?

*** Notas

* Conjunto de 50 a 100 líneas metálicas independientes.
* Canal único de transmisión.

*** Resumen
El bus es la base física y lógica de la comunicación del computador.

** 5. Estructura del Bus

*** Preguntas

* ¿Qué función cumplen las líneas de control?

*** Notas

* Líneas de datos.
* Líneas de dirección.
* Líneas de control.
* Líneas de alimentación.
* Señales: Memory Read/Write, I/O Read/Write, Interrupt, Clock, Reset.

*** Resumen
La separación por tipos de líneas permite transferencias organizadas y seguras.

** 6. Evolución del Bus

*** Preguntas

* ¿Por qué se integran los buses on-chip?

*** Notas

* Conductores en PCB.
* Ranuras de expansión.
* Evolución a integración on-board y on-chip.

*** Resumen
La evolución busca mayor velocidad y menor latencia.

** 7. Jerarquía de Buses Múltiples

*** Preguntas

* ¿Qué problema resuelve la jerarquía de buses?

*** Notas

* Alta velocidad: CPU, caché, memoria.
* Media velocidad: tarjetas y controladores.
* Baja velocidad: periféricos.

*** Resumen
La jerarquía evita cuellos de botella y mejora el rendimiento.

** 8. Elementos de Diseño de un Bus

*** Preguntas

* ¿Qué ventaja tienen los buses multiplexados?

*** Notas

* Líneas dedicadas y multiplexadas.
* Arbitraje centralizado y distribuido.
* Sincronización síncrona.
* Ancho del bus de datos y direcciones.

*** Resumen
El diseño del bus determina su eficiencia y escalabilidad.

** 9. Interconexión Punto a Punto

*** Preguntas

* ¿Por qué reemplaza a los buses compartidos?

*** Notas

* Menor latencia.
* Mayor velocidad.
* No requiere arbitraje.

*** Resumen
La interconexión punto a punto supera las limitaciones de los buses tradicionales.

** 10. QPI (QuickPath Interconnect)

*** Preguntas

* ¿Por qué usar arquitectura en capas?

*** Notas

* Diseñado por Intel.
* 6.4 GT/s.
* 20 carriles por dirección.
* Capas: física, enlace, enrutamiento y protocolo.

*** Resumen
QPI permite comunicación rápida y confiable en sistemas multinúcleo.

** 11. PCI y PCI Express

*** Preguntas

* ¿Por qué PCIe reemplazó a PCI?

*** Notas

* PCI: estándar abierto.
* PCIe:

  * Punto a punto.
  * Lanes bidireccionales.
  * Codificación 128b/130b.

*** Resumen Final
Los buses del sistema han evolucionado desde esquemas compartidos hasta interconexiones punto a punto como QPI y PCIe, mejorando rendimiento, escalabilidad y eficiencia en las arquitecturas modernas.


