TimeQuest Timing Analyzer report for mp0
Tue Jan 23 03:01:58 2018
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp0.out.sdc   ; OK     ; Tue Jan 23 03:01:56 2018 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 147.04 MHz ; 147.04 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 3.199 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.303 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.375 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.328 ; 3.173 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.937 ; 2.790 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.960 ; 2.806 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.567 ; 2.424 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.093 ; 2.934 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.328 ; 3.173 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.743 ; 2.588 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.866 ; 2.721 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.135 ; 2.988 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.890 ; 2.748 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.265 ; 3.116 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.205 ; 3.049 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.231 ; 3.078 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.260 ; 3.110 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.990 ; 2.837 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.234 ; 3.075 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.646 ; 2.475 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.132 ; 2.934 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.056 ; -1.905 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.410 ; -2.256 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.431 ; -2.269 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.056 ; -1.905 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.537 ; -2.355 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.763 ; -2.584 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.226 ; -2.063 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.344 ; -2.190 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.598 ; -2.443 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.365 ; -2.215 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.723 ; -2.565 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.666 ; -2.501 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.690 ; -2.528 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.719 ; -2.560 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.462 ; -2.301 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.694 ; -2.527 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.132 ; -1.955 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.314 ; -2.120 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.054 ; 6.104 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.054 ; 6.104 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.961 ; 5.994 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.040 ; 6.087 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.966 ; 5.990 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.992 ; 6.002 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.964 ; 5.988 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.027 ; 6.027 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.951 ; 5.967 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.996 ; 6.004 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.945 ; 5.972 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.955 ; 5.982 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.011 ; 6.012 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.963 ; 5.986 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.997 ; 6.009 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.986 ; 6.004 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.984 ; 6.003 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.498 ; 6.535 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.465 ; 6.418 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.027 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.248 ; 6.184 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.002 ; 5.971 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.984 ; 5.950 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.153 ; 6.106 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.993 ; 5.962 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.087 ; 6.037 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.097 ; 6.093 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.225 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.071 ; 6.017 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.985 ; 5.955 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.465 ; 6.418 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.104 ; 6.097 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.133 ; 6.082 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.068 ; 6.063 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.259 ; 6.247 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.969 ; 5.995 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.667 ; 5.686 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.772 ; 5.817 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.683 ; 5.712 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.758 ; 5.800 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.684 ; 5.707 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.710 ; 5.721 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.684 ; 5.710 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.747 ; 5.745 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.672 ; 5.686 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.716 ; 5.722 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.667 ; 5.691 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.675 ; 5.703 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.729 ; 5.730 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.683 ; 5.705 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.718 ; 5.727 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.707 ; 5.725 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.704 ; 5.723 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.065 ; 6.079 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.703 ; 5.670 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.745 ; 5.731 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.937 ; 5.873 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.720 ; 5.691 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.703 ; 5.670 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.849 ; 5.801 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.711 ; 5.682 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.802 ; 5.751 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.811 ; 5.804 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.932 ; 5.908 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.787 ; 5.734 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.704 ; 5.674 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.145 ; 6.098 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.819 ; 5.809 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.845 ; 5.794 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.784 ; 5.776 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.966 ; 5.952 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.690 ; 5.716 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 159.31 MHz ; 159.31 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 3.723 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.278 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.375 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.076 ; 2.942 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.740 ; 2.597 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.766 ; 2.624 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.388 ; 2.262 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.862 ; 2.719 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.076 ; 2.942 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.562 ; 2.420 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.678 ; 2.550 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.927 ; 2.801 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.703 ; 2.570 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.061 ; 2.935 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.994 ; 2.857 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.017 ; 2.866 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.047 ; 2.898 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.793 ; 2.662 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.021 ; 2.863 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.454 ; 2.312 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.930 ; 2.754 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.952 ; -1.815 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.289 ; -2.137 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.314 ; -2.162 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.952 ; -1.815 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.387 ; -2.217 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.593 ; -2.432 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.120 ; -1.968 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.232 ; -2.094 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.467 ; -2.331 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.254 ; -2.111 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.597 ; -2.461 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.533 ; -2.386 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.554 ; -2.393 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.584 ; -2.426 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.342 ; -2.200 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.558 ; -2.392 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.017 ; -1.864 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.203 ; -2.031 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.727 ; 5.772 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.727 ; 5.772 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.637 ; 5.663 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.713 ; 5.750 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.632 ; 5.666 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.674 ; 5.687 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.648 ; 5.671 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.713 ; 5.704 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.641 ; 5.647 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.666 ; 5.675 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.617 ; 5.655 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.640 ; 5.661 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.693 ; 5.688 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.634 ; 5.671 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.671 ; 5.685 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.668 ; 5.683 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.647 ; 5.685 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.088 ; 6.155 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.099 ; 6.046 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.712 ; 5.710 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.904 ; 5.851 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.686 ; 5.655 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.651 ; 5.633 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.825 ; 5.801 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.655 ; 5.648 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.777 ; 5.722 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.757 ; 5.767 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.878 ; 5.875 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.754 ; 5.705 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.659 ; 5.641 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.099 ; 6.046 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.786 ; 5.785 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.814 ; 5.764 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.734 ; 5.743 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.932 ; 5.914 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.631 ; 5.671 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.365 ; 5.394 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.470 ; 5.513 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.384 ; 5.409 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.456 ; 5.492 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.379 ; 5.413 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.422 ; 5.434 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.399 ; 5.421 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.458 ; 5.450 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.387 ; 5.394 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.414 ; 5.422 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.365 ; 5.403 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.389 ; 5.411 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.439 ; 5.434 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.380 ; 5.417 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.417 ; 5.431 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.418 ; 5.433 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.397 ; 5.433 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.693 ; 5.739 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.397 ; 5.382 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.455 ; 5.453 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.619 ; 5.569 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.433 ; 5.404 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.397 ; 5.382 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.546 ; 5.523 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.403 ; 5.396 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.516 ; 5.464 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.498 ; 5.508 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.612 ; 5.609 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.496 ; 5.449 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.405 ; 5.389 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.806 ; 5.755 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.526 ; 5.526 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.550 ; 5.503 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.475 ; 5.484 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.664 ; 5.647 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.382 ; 5.421 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 5.494 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.206 ; 2.227 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 1.914 ; 1.915 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 1.927 ; 1.934 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 1.632 ; 1.627 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 1.944 ; 1.951 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.109 ; 2.119 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 1.784 ; 1.783 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 1.882 ; 1.892 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.056 ; 2.066 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 1.889 ; 1.883 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.206 ; 2.227 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.105 ; 2.123 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.131 ; 2.140 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.148 ; 2.175 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 1.958 ; 1.973 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.129 ; 2.143 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 1.681 ; 1.673 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.008 ; 2.006 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.337 ; -1.331 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.609 ; -1.608 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.619 ; -1.626 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.337 ; -1.331 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.622 ; -1.616 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.781 ; -1.777 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.484 ; -1.482 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.579 ; -1.587 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.744 ; -1.752 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.585 ; -1.577 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.887 ; -1.907 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.791 ; -1.808 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.815 ; -1.823 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.834 ; -1.858 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.652 ; -1.665 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.814 ; -1.826 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.386 ; -1.377 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.538 ; -1.532 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.274 ; 4.314 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.274 ; 4.314 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.177 ; 4.228 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.257 ; 4.296 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.167 ; 4.196 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.180 ; 4.212 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.170 ; 4.203 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.219 ; 4.251 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.157 ; 4.191 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.189 ; 4.227 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.159 ; 4.197 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.161 ; 4.191 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.182 ; 4.222 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.166 ; 4.204 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.196 ; 4.242 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.177 ; 4.204 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.181 ; 4.217 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.468 ; 4.465 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.464 ; 4.486 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.218 ; 4.246 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.308 ; 4.292 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.194 ; 4.202 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.289 ; 4.279 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.178 ; 4.177 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.250 ; 4.282 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.264 ; 4.294 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.341 ; 4.362 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.232 ; 4.246 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.182 ; 4.206 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.464 ; 4.486 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.272 ; 4.301 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.276 ; 4.298 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.248 ; 4.265 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.375 ; 4.398 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.167 ; 4.193 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.967 ; 4.000 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.078 ; 4.115 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 3.986 ; 4.033 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.062 ; 4.097 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.976 ; 4.004 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 3.989 ; 4.020 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 3.980 ; 4.013 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.027 ; 4.057 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 3.967 ; 4.000 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.998 ; 4.035 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 3.970 ; 4.006 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 3.971 ; 4.001 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.990 ; 4.029 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 3.974 ; 4.011 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.005 ; 4.047 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.989 ; 4.016 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 3.991 ; 4.026 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.179 ; 4.169 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.024 ; 4.050 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.093 ; 4.078 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.003 ; 4.011 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.077 ; 4.067 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.054 ; 4.084 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.069 ; 4.096 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.141 ; 4.160 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.039 ; 4.051 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 3.990 ; 4.015 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.243 ; 4.264 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.077 ; 4.103 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.078 ; 4.098 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.052 ; 4.068 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.174 ; 4.195 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.979 ; 4.005 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.199 ; 0.179 ; N/A      ; N/A     ; 4.375               ;
;  clk             ; 3.199 ; 0.179 ; N/A      ; N/A     ; 4.375               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.328 ; 3.173 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.937 ; 2.790 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.960 ; 2.806 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.567 ; 2.424 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.093 ; 2.934 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.328 ; 3.173 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.743 ; 2.588 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.866 ; 2.721 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.135 ; 2.988 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.890 ; 2.748 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.265 ; 3.116 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.205 ; 3.049 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.231 ; 3.078 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.260 ; 3.110 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.990 ; 2.837 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.234 ; 3.075 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.646 ; 2.475 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.132 ; 2.934 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.337 ; -1.331 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.609 ; -1.608 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.619 ; -1.626 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.337 ; -1.331 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.622 ; -1.616 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.781 ; -1.777 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.484 ; -1.482 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.579 ; -1.587 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.744 ; -1.752 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.585 ; -1.577 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.887 ; -1.907 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.791 ; -1.808 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.815 ; -1.823 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.834 ; -1.858 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.652 ; -1.665 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.814 ; -1.826 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.386 ; -1.377 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.538 ; -1.532 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.054 ; 6.104 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.054 ; 6.104 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.961 ; 5.994 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.040 ; 6.087 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.966 ; 5.990 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.992 ; 6.002 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.964 ; 5.988 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.027 ; 6.027 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.951 ; 5.967 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.996 ; 6.004 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.945 ; 5.972 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.955 ; 5.982 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.011 ; 6.012 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.963 ; 5.986 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.997 ; 6.009 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.986 ; 6.004 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.984 ; 6.003 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.498 ; 6.535 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.465 ; 6.418 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.027 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.248 ; 6.184 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.002 ; 5.971 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.984 ; 5.950 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.153 ; 6.106 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.993 ; 5.962 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.087 ; 6.037 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.097 ; 6.093 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.225 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.071 ; 6.017 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.985 ; 5.955 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.465 ; 6.418 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.104 ; 6.097 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.133 ; 6.082 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.068 ; 6.063 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.259 ; 6.247 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.969 ; 5.995 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.967 ; 4.000 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.078 ; 4.115 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 3.986 ; 4.033 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.062 ; 4.097 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.976 ; 4.004 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 3.989 ; 4.020 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 3.980 ; 4.013 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.027 ; 4.057 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 3.967 ; 4.000 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.998 ; 4.035 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 3.970 ; 4.006 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 3.971 ; 4.001 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.990 ; 4.029 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 3.974 ; 4.011 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.005 ; 4.047 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.989 ; 4.016 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 3.991 ; 4.026 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.179 ; 4.169 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.024 ; 4.050 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.093 ; 4.078 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.003 ; 4.011 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.077 ; 4.067 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.054 ; 4.084 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.069 ; 4.096 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.141 ; 4.160 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.039 ; 4.051 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 3.990 ; 4.015 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.243 ; 4.264 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.077 ; 4.103 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.078 ; 4.098 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.052 ; 4.068 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.174 ; 4.195 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.979 ; 4.005 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73562    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73562    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Tue Jan 23 03:01:55 2018
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 3.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.199               0.000 clk 
Info (332146): Worst-case hold slack is 0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.303               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 3.723
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.723               0.000 clk 
Info (332146): Worst-case hold slack is 0.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.278               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 5.494
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.494               0.000 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 504 megabytes
    Info: Processing ended: Tue Jan 23 03:01:58 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


