TimeQuest Timing Analyzer report for Pong
Thu Sep 26 10:23:01 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Pong                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 220.36 MHz ; 220.36 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.538 ; -145.075      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -83.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.538 ; racket:racket1|racket_y[3]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.001     ; 4.573      ;
; -3.247 ; racket:racket1|racket_y[4]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.001     ; 4.282      ;
; -3.151 ; racket:racket1|racket_y[5]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.001     ; 4.186      ;
; -3.062 ; racket:racket1|racket_y[6]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -2.882 ; ball:ball_inst|ball_x[0]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; 0.000      ; 3.918      ;
; -2.674 ; racket:racket1|racket_y[7]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.001     ; 3.709      ;
; -2.591 ; racket:racket1|racket_y[1]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.001     ; 3.626      ;
; -2.553 ; ball:ball_inst|ball_y[1]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 3.586      ;
; -2.530 ; racket:racket1|racket_y[8]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.001     ; 3.565      ;
; -2.484 ; ball:ball_inst|ball_y[5]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 3.517      ;
; -2.438 ; ball:ball_inst|ball_y[7]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 3.471      ;
; -2.425 ; racket:racket1|racket_y[0]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.002     ; 3.459      ;
; -2.424 ; racket:racket1|racket_y[2]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.001     ; 3.459      ;
; -2.401 ; ball:ball_inst|ball_y[2]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 3.434      ;
; -2.372 ; ball:ball_inst|ball_y[6]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 3.405      ;
; -2.363 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.317 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.353      ;
; -2.302 ; ball:ball_inst|ball_y[4]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 3.335      ;
; -2.301 ; ball:ball_inst|ball_y[3]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 3.334      ;
; -2.286 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.323      ;
; -2.280 ; racket:racket1|racket_y[7]         ; racket:racket1|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.316      ;
; -2.261 ; racket:racket2|racket_y[7]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.297      ;
; -2.229 ; racket:racket1|racket_y[7]         ; racket:racket1|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.266      ;
; -2.217 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.253      ;
; -2.217 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.253      ;
; -2.217 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.253      ;
; -2.217 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.253      ;
; -2.217 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.253      ;
; -2.217 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.253      ;
; -2.217 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.253      ;
; -2.217 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.253      ;
; -2.217 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.253      ;
; -2.217 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.253      ;
; -2.209 ; racket:racket1|racket_y[7]         ; racket:racket1|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.245      ;
; -2.197 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.233      ;
; -2.190 ; racket:racket2|racket_y[7]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.226      ;
; -2.188 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.188 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.188 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.188 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.188 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.188 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.188 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.188 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.188 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.162 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.194      ;
; -2.162 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.194      ;
; -2.162 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.194      ;
; -2.162 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.194      ;
; -2.162 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[8] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.194      ;
; -2.162 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[9] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.194      ;
; -2.162 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.194      ;
; -2.162 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.194      ;
; -2.162 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.194      ;
; -2.162 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.194      ;
; -2.160 ; racket:racket1|racket_y[3]         ; racket:racket1|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.196      ;
; -2.157 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.193      ;
; -2.149 ; racket:racket1|racket_y[4]         ; racket:racket1|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.185      ;
; -2.138 ; racket:racket1|racket_y[7]         ; racket:racket1|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.174      ;
; -2.135 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.171      ;
; -2.135 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.171      ;
; -2.135 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.171      ;
; -2.135 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.171      ;
; -2.135 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.171      ;
; -2.135 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.171      ;
; -2.135 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.171      ;
; -2.135 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.171      ;
; -2.120 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.152      ;
; -2.120 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.152      ;
; -2.120 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.152      ;
; -2.120 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.152      ;
; -2.120 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[8] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.152      ;
; -2.120 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[9] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.152      ;
; -2.120 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.152      ;
; -2.120 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.152      ;
; -2.120 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.152      ;
; -2.120 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.152      ;
; -2.119 ; racket:racket2|racket_y[7]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.155      ;
; -2.114 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[1]       ; clk          ; clk         ; 1.000        ; 0.001      ; 3.151      ;
; -2.114 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[0]       ; clk          ; clk         ; 1.000        ; 0.001      ; 3.151      ;
; -2.114 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[3]       ; clk          ; clk         ; 1.000        ; 0.001      ; 3.151      ;
; -2.114 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[2]       ; clk          ; clk         ; 1.000        ; 0.001      ; 3.151      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ball:ball_inst|direction[1]        ; ball:ball_inst|direction[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ball:ball_inst|direction[0]        ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; ball:ball_inst|ball_y[9]           ; ball:ball_inst|ball_y[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.675 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|hsync      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.743 ; vga_controller:vga_inst|h_count[9] ; vga_controller:vga_inst|x[9]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.011      ;
; 0.746 ; vga_controller:vga_inst|v_count[9] ; vga_controller:vga_inst|y[9]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.013      ;
; 0.786 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[9]           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.050      ;
; 0.810 ; vga_controller:vga_inst|v_count[7] ; vga_controller:vga_inst|v_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; vga_controller:vga_inst|v_count[4] ; vga_controller:vga_inst|v_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.816 ; ball:ball_inst|ball_y[9]           ; ball:ball_inst|direction[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; vga_controller:vga_inst|h_count[3] ; vga_controller:vga_inst|h_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; vga_controller:vga_inst|h_count[6] ; vga_controller:vga_inst|h_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; vga_controller:vga_inst|v_count[1] ; vga_controller:vga_inst|v_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.836 ; racket:racket2|racket_y[1]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.838 ; vga_controller:vga_inst|v_count[6] ; vga_controller:vga_inst|v_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; vga_controller:vga_inst|v_count[5] ; vga_controller:vga_inst|v_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; vga_controller:vga_inst|v_count[8] ; vga_controller:vga_inst|v_count[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; racket:racket2|racket_y[0]         ; racket:racket2|racket_y[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; vga_controller:vga_inst|h_count[1] ; vga_controller:vga_inst|x[1]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.110      ;
; 0.845 ; ball:ball_inst|ball_x[2]           ; ball:ball_inst|ball_x[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; ball:ball_inst|ball_x[3]           ; ball:ball_inst|ball_x[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|h_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.849 ; racket:racket1|racket_y[2]         ; racket:racket1|racket_y[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; ball:ball_inst|ball_y[4]           ; ball:ball_inst|ball_y[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; ball:ball_inst|ball_y[1]           ; ball:ball_inst|ball_y[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; vga_controller:vga_inst|h_count[2] ; vga_controller:vga_inst|h_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; vga_controller:vga_inst|h_count[4] ; vga_controller:vga_inst|h_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; ball:ball_inst|ball_y[2]           ; ball:ball_inst|ball_y[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; ball:ball_inst|ball_y[6]           ; ball:ball_inst|ball_y[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.116      ;
; 0.853 ; ball:ball_inst|ball_y[8]           ; ball:ball_inst|ball_y[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.119      ;
; 0.857 ; ball:ball_inst|ball_x[7]           ; ball:ball_inst|ball_x[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.123      ;
; 0.859 ; ball:ball_inst|ball_x[9]           ; ball:ball_inst|ball_x[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; ball:ball_inst|ball_x[5]           ; ball:ball_inst|ball_x[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; racket:racket1|racket_y[3]         ; racket:racket1|racket_y[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.127      ;
; 0.864 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.130      ;
; 0.865 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.868 ; racket:racket1|racket_y[5]         ; racket:racket1|racket_y[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.134      ;
; 0.868 ; racket:racket1|racket_y[7]         ; racket:racket1|racket_y[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.134      ;
; 0.868 ; racket:racket2|racket_y[7]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.134      ;
; 0.873 ; racket:racket1|racket_y[9]         ; racket:racket1|racket_y[9]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.139      ;
; 0.880 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.146      ;
; 0.884 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.150      ;
; 0.890 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.156      ;
; 0.892 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.158      ;
; 0.892 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.158      ;
; 0.893 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.159      ;
; 0.893 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.159      ;
; 0.893 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.159      ;
; 0.965 ; vga_controller:vga_inst|v_count[3] ; vga_controller:vga_inst|y[3]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.232      ;
; 0.970 ; vga_controller:vga_inst|v_count[9] ; vga_controller:vga_inst|vsync      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.237      ;
; 0.973 ; vga_controller:vga_inst|v_count[7] ; vga_controller:vga_inst|y[7]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.240      ;
; 0.985 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|x[7]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.253      ;
; 0.986 ; ball:ball_inst|ball_x[4]           ; ball:ball_inst|ball_x[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.252      ;
; 0.990 ; ball:ball_inst|ball_y[3]           ; ball:ball_inst|ball_y[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.999 ; vga_controller:vga_inst|v_count[8] ; vga_controller:vga_inst|y[8]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.266      ;
; 1.006 ; ball:ball_inst|ball_x[8]           ; ball:ball_inst|ball_x[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.272      ;
; 1.007 ; ball:ball_inst|ball_x[6]           ; ball:ball_inst|ball_x[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 1.010 ; vga_controller:vga_inst|v_count[0] ; vga_controller:vga_inst|y[0]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.277      ;
; 1.016 ; vga_controller:vga_inst|h_count[1] ; vga_controller:vga_inst|h_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.282      ;
; 1.017 ; vga_controller:vga_inst|h_count[8] ; vga_controller:vga_inst|x[8]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.285      ;
; 1.021 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|x[5]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.289      ;
; 1.022 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[8]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.288      ;
; 1.024 ; racket:racket1|racket_y[1]         ; racket:racket1|racket_y[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.290      ;
; 1.024 ; ball:ball_inst|ball_y[7]           ; ball:ball_inst|ball_y[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.290      ;
; 1.026 ; vga_controller:vga_inst|h_count[6] ; vga_controller:vga_inst|x[6]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.294      ;
; 1.026 ; racket:racket2|racket_y[4]         ; racket:racket2|racket_y[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.292      ;
; 1.027 ; ball:ball_inst|ball_x[1]           ; ball:ball_inst|ball_x[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.293      ;
; 1.028 ; ball:ball_inst|ball_y[5]           ; ball:ball_inst|ball_y[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.029 ; vga_controller:vga_inst|v_count[1] ; vga_controller:vga_inst|vsync      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.296      ;
; 1.031 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[2]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.298      ;
; 1.035 ; vga_controller:vga_inst|v_count[6] ; vga_controller:vga_inst|y[6]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.302      ;
; 1.037 ; racket:racket2|racket_y[9]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.303      ;
; 1.041 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.042 ; vga_controller:vga_inst|h_count[3] ; vga_controller:vga_inst|x[3]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.310      ;
; 1.043 ; vga_controller:vga_inst|h_count[4] ; vga_controller:vga_inst|x[4]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.311      ;
; 1.044 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.310      ;
; 1.048 ; vga_controller:vga_inst|v_count[5] ; vga_controller:vga_inst|y[5]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.315      ;
; 1.048 ; vga_controller:vga_inst|v_count[4] ; vga_controller:vga_inst|y[4]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.315      ;
; 1.057 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[7]           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.321      ;
; 1.059 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[5]           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.323      ;
; 1.060 ; vga_controller:vga_inst|v_count[1] ; vga_controller:vga_inst|y[1]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.327      ;
; 1.060 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[8]           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.324      ;
; 1.062 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[3]           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.326      ;
; 1.062 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[6]           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.326      ;
; 1.062 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[1]           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.326      ;
; 1.066 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[2]           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.330      ;
; 1.066 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[4]           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.330      ;
; 1.071 ; vga_controller:vga_inst|h_count[2] ; vga_controller:vga_inst|x[2]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.339      ;
; 1.075 ; vga_controller:vga_inst|h_count[9] ; vga_controller:vga_inst|h_count[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.093 ; vga_controller:vga_inst|h_count[1] ; vga_controller:vga_inst|h_count[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.359      ;
; 1.151 ; vga_controller:vga_inst|v_count[5] ; vga_controller:vga_inst|vsync      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.418      ;
; 1.163 ; vga_controller:vga_inst|h_count[9] ; vga_controller:vga_inst|x[1]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.431      ;
; 1.164 ; ball:ball_inst|ball_x[0]           ; vga_controller:vga_inst|x[0]       ; clk          ; clk         ; 0.000        ; 0.007      ; 1.437      ;
; 1.164 ; vga_controller:vga_inst|h_count[9] ; vga_controller:vga_inst|x[3]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.432      ;
; 1.166 ; vga_controller:vga_inst|h_count[9] ; vga_controller:vga_inst|x[2]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.434      ;
; 1.166 ; vga_controller:vga_inst|h_count[9] ; vga_controller:vga_inst|x[0]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.434      ;
; 1.191 ; vga_controller:vga_inst|v_count[0] ; vga_controller:vga_inst|v_count[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; vga_controller:vga_inst|v_count[0] ; vga_controller:vga_inst|v_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; vga_controller:vga_inst|v_count[0] ; vga_controller:vga_inst|v_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; vga_controller:vga_inst|v_count[4] ; vga_controller:vga_inst|v_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|direction[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|direction[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|direction[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|direction[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[9] ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; down_p1   ; clk        ; 5.771 ; 5.771 ; Rise       ; clk             ;
; down_p2   ; clk        ; 1.650 ; 1.650 ; Rise       ; clk             ;
; reset     ; clk        ; 0.338 ; 0.338 ; Rise       ; clk             ;
; up_p1     ; clk        ; 4.835 ; 4.835 ; Rise       ; clk             ;
; up_p2     ; clk        ; 0.897 ; 0.897 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; down_p1   ; clk        ; -4.573 ; -4.573 ; Rise       ; clk             ;
; down_p2   ; clk        ; -0.452 ; -0.452 ; Rise       ; clk             ;
; reset     ; clk        ; 0.105  ; 0.105  ; Rise       ; clk             ;
; up_p1     ; clk        ; -4.454 ; -4.454 ; Rise       ; clk             ;
; up_p2     ; clk        ; -0.667 ; -0.667 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue[*]   ; clk        ; 12.173 ; 12.173 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 12.173 ; 12.173 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 12.128 ; 12.128 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 11.836 ; 11.836 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 12.163 ; 12.163 ; Rise       ; clk             ;
; green[*]  ; clk        ; 12.173 ; 12.173 ; Rise       ; clk             ;
;  green[0] ; clk        ; 11.921 ; 11.921 ; Rise       ; clk             ;
;  green[1] ; clk        ; 12.173 ; 12.173 ; Rise       ; clk             ;
;  green[2] ; clk        ; 12.128 ; 12.128 ; Rise       ; clk             ;
;  green[3] ; clk        ; 11.911 ; 11.911 ; Rise       ; clk             ;
; hsync     ; clk        ; 6.048  ; 6.048  ; Rise       ; clk             ;
; red[*]    ; clk        ; 12.133 ; 12.133 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 12.118 ; 12.118 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 12.133 ; 12.133 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 11.836 ; 11.836 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 12.108 ; 12.108 ; Rise       ; clk             ;
; vsync     ; clk        ; 5.932  ; 5.932  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 7.755 ; 7.755 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 8.092 ; 8.092 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 8.047 ; 8.047 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 7.755 ; 7.755 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 8.082 ; 8.082 ; Rise       ; clk             ;
; green[*]  ; clk        ; 7.830 ; 7.830 ; Rise       ; clk             ;
;  green[0] ; clk        ; 7.840 ; 7.840 ; Rise       ; clk             ;
;  green[1] ; clk        ; 8.092 ; 8.092 ; Rise       ; clk             ;
;  green[2] ; clk        ; 8.047 ; 8.047 ; Rise       ; clk             ;
;  green[3] ; clk        ; 7.830 ; 7.830 ; Rise       ; clk             ;
; hsync     ; clk        ; 6.048 ; 6.048 ; Rise       ; clk             ;
; red[*]    ; clk        ; 7.755 ; 7.755 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 8.037 ; 8.037 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 8.052 ; 8.052 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 7.755 ; 7.755 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 8.027 ; 8.027 ; Rise       ; clk             ;
; vsync     ; clk        ; 5.932 ; 5.932 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.965 ; -25.865       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -83.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.965 ; racket:racket1|racket_y[3]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 1.994      ;
; -0.848 ; racket:racket1|racket_y[4]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 1.877      ;
; -0.777 ; racket:racket1|racket_y[5]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 1.806      ;
; -0.739 ; racket:racket1|racket_y[6]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 1.768      ;
; -0.730 ; ball:ball_inst|ball_x[0]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.762      ;
; -0.598 ; racket:racket1|racket_y[7]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 1.627      ;
; -0.595 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.595 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.595 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.595 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.595 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.595 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.595 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.595 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.595 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.595 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.593 ; racket:racket1|racket_y[1]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 1.622      ;
; -0.580 ; ball:ball_inst|ball_y[1]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.005     ; 1.607      ;
; -0.571 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.571 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.571 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.571 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.571 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.571 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.571 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.571 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.571 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.571 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.603      ;
; -0.549 ; ball:ball_inst|ball_y[5]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.005     ; 1.576      ;
; -0.545 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.578      ;
; -0.530 ; racket:racket1|racket_y[0]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.004     ; 1.558      ;
; -0.530 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.530 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.530 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.530 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.530 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.530 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.530 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.530 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.530 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.530 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.562      ;
; -0.529 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.557      ;
; -0.529 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.557      ;
; -0.529 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.557      ;
; -0.529 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.557      ;
; -0.529 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[8] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.557      ;
; -0.529 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[9] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.557      ;
; -0.529 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.557      ;
; -0.529 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.557      ;
; -0.529 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.557      ;
; -0.529 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|v_count[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.557      ;
; -0.524 ; racket:racket1|racket_y[7]         ; racket:racket1|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.557      ;
; -0.517 ; racket:racket1|racket_y[8]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 1.546      ;
; -0.517 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[8] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[9] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|v_count[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.545      ;
; -0.512 ; ball:ball_inst|ball_y[7]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.005     ; 1.539      ;
; -0.511 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.502 ; racket:racket1|racket_y[2]         ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.003     ; 1.531      ;
; -0.497 ; ball:ball_inst|ball_y[2]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.005     ; 1.524      ;
; -0.486 ; racket:racket1|racket_y[7]         ; racket:racket1|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.518      ;
; -0.479 ; racket:racket1|racket_y[5]         ; racket:racket1|racket_y[0]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.476 ; racket:racket2|racket_y[7]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.508      ;
; -0.471 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.471 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.471 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.471 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.471 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.471 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.471 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.471 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.471 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[9]       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.471 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[8]       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.470 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.502      ;
; -0.470 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.502      ;
; -0.470 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.502      ;
; -0.470 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.502      ;
; -0.470 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.502      ;
; -0.470 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.502      ;
; -0.470 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.502      ;
; -0.470 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.502      ;
; -0.470 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.502      ;
; -0.465 ; ball:ball_inst|ball_y[4]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.005     ; 1.492      ;
; -0.464 ; ball:ball_inst|ball_y[6]           ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 1.000        ; -0.005     ; 1.491      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ball:ball_inst|direction[1]        ; ball:ball_inst|direction[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ball:ball_inst|direction[0]        ; ball:ball_inst|direction[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; ball:ball_inst|ball_y[9]           ; ball:ball_inst|ball_y[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.300 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|hsync      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.452      ;
; 0.343 ; vga_controller:vga_inst|v_count[9] ; vga_controller:vga_inst|y[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.344 ; vga_controller:vga_inst|h_count[9] ; vga_controller:vga_inst|x[9]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.497      ;
; 0.363 ; vga_controller:vga_inst|v_count[7] ; vga_controller:vga_inst|v_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; vga_controller:vga_inst|v_count[4] ; vga_controller:vga_inst|v_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; vga_controller:vga_inst|v_count[1] ; vga_controller:vga_inst|v_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; vga_controller:vga_inst|h_count[3] ; vga_controller:vga_inst|h_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; vga_controller:vga_inst|h_count[6] ; vga_controller:vga_inst|h_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[9]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.520      ;
; 0.371 ; vga_controller:vga_inst|v_count[5] ; vga_controller:vga_inst|v_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ball:ball_inst|ball_y[9]           ; ball:ball_inst|direction[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; vga_controller:vga_inst|v_count[6] ; vga_controller:vga_inst|v_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; racket:racket2|racket_y[1]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; vga_controller:vga_inst|v_count[8] ; vga_controller:vga_inst|v_count[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; racket:racket2|racket_y[0]         ; racket:racket2|racket_y[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; ball:ball_inst|ball_x[2]           ; ball:ball_inst|ball_x[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; ball:ball_inst|ball_x[3]           ; ball:ball_inst|ball_x[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|h_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; racket:racket1|racket_y[2]         ; racket:racket1|racket_y[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; ball:ball_inst|ball_y[2]           ; ball:ball_inst|ball_y[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; ball:ball_inst|ball_y[1]           ; ball:ball_inst|ball_y[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; vga_controller:vga_inst|h_count[2] ; vga_controller:vga_inst|h_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; vga_controller:vga_inst|h_count[4] ; vga_controller:vga_inst|h_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; ball:ball_inst|ball_y[4]           ; ball:ball_inst|ball_y[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; ball:ball_inst|ball_y[6]           ; ball:ball_inst|ball_y[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; ball:ball_inst|ball_y[8]           ; ball:ball_inst|ball_y[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; racket:racket1|racket_y[3]         ; racket:racket1|racket_y[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; ball:ball_inst|ball_x[5]           ; ball:ball_inst|ball_x[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; ball:ball_inst|ball_x[7]           ; ball:ball_inst|ball_x[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; ball:ball_inst|ball_x[9]           ; ball:ball_inst|ball_x[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; racket:racket2|racket_y[3]         ; racket:racket2|racket_y[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; racket:racket1|racket_y[7]         ; racket:racket1|racket_y[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; racket:racket2|racket_y[5]         ; racket:racket2|racket_y[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; racket:racket1|racket_y[5]         ; racket:racket1|racket_y[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; racket:racket2|racket_y[7]         ; racket:racket2|racket_y[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.391 ; racket:racket1|racket_y[9]         ; racket:racket1|racket_y[9]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.543      ;
; 0.402 ; vga_controller:vga_inst|h_count[1] ; vga_controller:vga_inst|x[1]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.555      ;
; 0.406 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.406 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.411 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.413 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.413 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; ball:ball_inst|direction[1]        ; ball:ball_inst|ball_y[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.441 ; vga_controller:vga_inst|h_count[7] ; vga_controller:vga_inst|x[7]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.594      ;
; 0.443 ; ball:ball_inst|ball_x[4]           ; ball:ball_inst|ball_x[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.595      ;
; 0.446 ; vga_controller:vga_inst|v_count[8] ; vga_controller:vga_inst|y[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; ball:ball_inst|ball_y[3]           ; ball:ball_inst|ball_y[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; ball:ball_inst|ball_x[6]           ; ball:ball_inst|ball_x[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; ball:ball_inst|ball_x[8]           ; ball:ball_inst|ball_x[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; vga_controller:vga_inst|v_count[3] ; vga_controller:vga_inst|y[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; vga_controller:vga_inst|h_count[1] ; vga_controller:vga_inst|h_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.454 ; racket:racket1|racket_y[8]         ; racket:racket1|racket_y[8]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; racket:racket1|racket_y[1]         ; racket:racket1|racket_y[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; vga_controller:vga_inst|v_count[7] ; vga_controller:vga_inst|y[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; racket:racket2|racket_y[4]         ; racket:racket2|racket_y[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; vga_controller:vga_inst|h_count[6] ; vga_controller:vga_inst|x[6]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.609      ;
; 0.456 ; ball:ball_inst|ball_y[7]           ; ball:ball_inst|ball_y[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; ball:ball_inst|ball_x[1]           ; ball:ball_inst|ball_x[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.457 ; vga_controller:vga_inst|v_count[0] ; vga_controller:vga_inst|y[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.460 ; vga_controller:vga_inst|h_count[8] ; vga_controller:vga_inst|x[8]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.613      ;
; 0.460 ; vga_controller:vga_inst|v_count[2] ; vga_controller:vga_inst|y[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.460 ; ball:ball_inst|ball_y[5]           ; ball:ball_inst|ball_y[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; racket:racket2|racket_y[9]         ; racket:racket2|racket_y[9]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.461 ; vga_controller:vga_inst|v_count[9] ; vga_controller:vga_inst|vsync      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.463 ; vga_controller:vga_inst|v_count[6] ; vga_controller:vga_inst|y[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.464 ; racket:racket2|racket_y[6]         ; racket:racket2|racket_y[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.466 ; racket:racket2|racket_y[8]         ; racket:racket2|racket_y[8]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; vga_controller:vga_inst|h_count[4] ; vga_controller:vga_inst|x[4]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.620      ;
; 0.467 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|x[5]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.620      ;
; 0.470 ; vga_controller:vga_inst|v_count[4] ; vga_controller:vga_inst|y[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.471 ; vga_controller:vga_inst|v_count[5] ; vga_controller:vga_inst|y[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.623      ;
; 0.472 ; vga_controller:vga_inst|v_count[1] ; vga_controller:vga_inst|y[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.624      ;
; 0.474 ; vga_controller:vga_inst|h_count[3] ; vga_controller:vga_inst|x[3]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.627      ;
; 0.480 ; vga_controller:vga_inst|v_count[1] ; vga_controller:vga_inst|vsync      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.485 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[7]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.636      ;
; 0.485 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[8]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.636      ;
; 0.486 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[5]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.637      ;
; 0.486 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[6]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.637      ;
; 0.489 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[2]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.640      ;
; 0.489 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[3]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.640      ;
; 0.489 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[4]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.640      ;
; 0.489 ; ball:ball_inst|direction[0]        ; ball:ball_inst|ball_x[1]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.640      ;
; 0.495 ; vga_controller:vga_inst|h_count[9] ; vga_controller:vga_inst|h_count[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.503 ; vga_controller:vga_inst|v_count[4] ; vga_controller:vga_inst|v_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; vga_controller:vga_inst|h_count[1] ; vga_controller:vga_inst|h_count[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; vga_controller:vga_inst|h_count[2] ; vga_controller:vga_inst|x[2]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.657      ;
; 0.506 ; vga_controller:vga_inst|h_count[3] ; vga_controller:vga_inst|h_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; vga_controller:vga_inst|v_count[0] ; vga_controller:vga_inst|v_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; vga_controller:vga_inst|h_count[5] ; vga_controller:vga_inst|h_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; vga_controller:vga_inst|v_count[5] ; vga_controller:vga_inst|v_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; racket:racket2|racket_y[1]         ; racket:racket2|racket_y[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; vga_controller:vga_inst|v_count[6] ; vga_controller:vga_inst|v_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; vga_controller:vga_inst|v_count[3] ; vga_controller:vga_inst|v_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; racket:racket2|racket_y[0]         ; racket:racket2|racket_y[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga_controller:vga_inst|v_count[5] ; vga_controller:vga_inst|vsync      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_x[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_x[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|ball_y[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|ball_y[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|direction[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|direction[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ball:ball_inst|direction[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ball:ball_inst|direction[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket1|racket_y[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket1|racket_y[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; racket:racket2|racket_y[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; racket:racket2|racket_y[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_controller:vga_inst|h_count[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_controller:vga_inst|h_count[9] ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; down_p1   ; clk        ; 2.960  ; 2.960  ; Rise       ; clk             ;
; down_p2   ; clk        ; 0.494  ; 0.494  ; Rise       ; clk             ;
; reset     ; clk        ; -0.030 ; -0.030 ; Rise       ; clk             ;
; up_p1     ; clk        ; 2.628  ; 2.628  ; Rise       ; clk             ;
; up_p2     ; clk        ; 0.211  ; 0.211  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; down_p1   ; clk        ; -2.390 ; -2.390 ; Rise       ; clk             ;
; down_p2   ; clk        ; 0.068  ; 0.068  ; Rise       ; clk             ;
; reset     ; clk        ; 0.241  ; 0.241  ; Rise       ; clk             ;
; up_p1     ; clk        ; -2.433 ; -2.433 ; Rise       ; clk             ;
; up_p2     ; clk        ; -0.091 ; -0.091 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 6.099 ; 6.099 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 6.099 ; 6.099 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 5.844 ; 5.844 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 6.089 ; 6.089 ; Rise       ; clk             ;
; green[*]  ; clk        ; 6.099 ; 6.099 ; Rise       ; clk             ;
;  green[0] ; clk        ; 5.970 ; 5.970 ; Rise       ; clk             ;
;  green[1] ; clk        ; 6.099 ; 6.099 ; Rise       ; clk             ;
;  green[2] ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  green[3] ; clk        ; 5.960 ; 5.960 ; Rise       ; clk             ;
; hsync     ; clk        ; 3.416 ; 3.416 ; Rise       ; clk             ;
; red[*]    ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 5.969 ; 5.969 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 5.844 ; 5.844 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
; vsync     ; clk        ; 3.308 ; 3.308 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
; green[*]  ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  green[0] ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  green[1] ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  green[2] ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  green[3] ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
; hsync     ; clk        ; 3.416 ; 3.416 ; Rise       ; clk             ;
; red[*]    ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 4.219 ; 4.219 ; Rise       ; clk             ;
; vsync     ; clk        ; 3.308 ; 3.308 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.538   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -3.538   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -145.075 ; 0.0   ; 0.0      ; 0.0     ; -83.38              ;
;  clk             ; -145.075 ; 0.000 ; N/A      ; N/A     ; -83.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; down_p1   ; clk        ; 5.771 ; 5.771 ; Rise       ; clk             ;
; down_p2   ; clk        ; 1.650 ; 1.650 ; Rise       ; clk             ;
; reset     ; clk        ; 0.338 ; 0.338 ; Rise       ; clk             ;
; up_p1     ; clk        ; 4.835 ; 4.835 ; Rise       ; clk             ;
; up_p2     ; clk        ; 0.897 ; 0.897 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; down_p1   ; clk        ; -2.390 ; -2.390 ; Rise       ; clk             ;
; down_p2   ; clk        ; 0.068  ; 0.068  ; Rise       ; clk             ;
; reset     ; clk        ; 0.241  ; 0.241  ; Rise       ; clk             ;
; up_p1     ; clk        ; -2.433 ; -2.433 ; Rise       ; clk             ;
; up_p2     ; clk        ; -0.091 ; -0.091 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue[*]   ; clk        ; 12.173 ; 12.173 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 12.173 ; 12.173 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 12.128 ; 12.128 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 11.836 ; 11.836 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 12.163 ; 12.163 ; Rise       ; clk             ;
; green[*]  ; clk        ; 12.173 ; 12.173 ; Rise       ; clk             ;
;  green[0] ; clk        ; 11.921 ; 11.921 ; Rise       ; clk             ;
;  green[1] ; clk        ; 12.173 ; 12.173 ; Rise       ; clk             ;
;  green[2] ; clk        ; 12.128 ; 12.128 ; Rise       ; clk             ;
;  green[3] ; clk        ; 11.911 ; 11.911 ; Rise       ; clk             ;
; hsync     ; clk        ; 6.048  ; 6.048  ; Rise       ; clk             ;
; red[*]    ; clk        ; 12.133 ; 12.133 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 12.118 ; 12.118 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 12.133 ; 12.133 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 11.836 ; 11.836 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 12.108 ; 12.108 ; Rise       ; clk             ;
; vsync     ; clk        ; 5.932  ; 5.932  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
; green[*]  ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  green[0] ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  green[1] ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  green[2] ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  green[3] ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
; hsync     ; clk        ; 3.416 ; 3.416 ; Rise       ; clk             ;
; red[*]    ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 4.219 ; 4.219 ; Rise       ; clk             ;
; vsync     ; clk        ; 3.308 ; 3.308 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1980     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1980     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 122   ; 122  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 710   ; 710  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Sep 26 10:23:00 2024
Info: Command: quartus_sta Pong -c Pong
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pong.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.538      -145.075 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -83.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.965
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.965       -25.865 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -83.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4538 megabytes
    Info: Processing ended: Thu Sep 26 10:23:01 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


