
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/top_earlgrey/rtl/clkgen_xil7series.sv Coverage: 78%</h3>
<pre style="margin:0; padding:0 ">// Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">// Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">// SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">module clkgen_xil7series (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input IO_CLK,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input IO_RST_N,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output clk_sys,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output clk_48MHz,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output rst_sys_n</pre>
<pre style="margin:0; padding:0 ">);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic locked_pll;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic io_clk_buf;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic clk_50_buf;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic clk_50_unbuf;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic clk_fb_buf;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic clk_fb_unbuf;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic clk_48_buf;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic clk_48_unbuf;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // input buffer</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  IBUF io_clk_ibuf (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .I (IO_CLK),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .O (io_clk_buf)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  PLLE2_ADV #(</pre>
<pre id="id28" style="background-color: #FFB6C1; margin:0; padding:0 ">    .BANDWIDTH            ("OPTIMIZED"),</pre>
<pre id="id29" style="background-color: #FFB6C1; margin:0; padding:0 ">    .COMPENSATION         ("ZHOLD"),</pre>
<pre id="id30" style="background-color: #FFB6C1; margin:0; padding:0 ">    .STARTUP_WAIT         ("FALSE"),</pre>
<pre id="id31" style="background-color: #FFB6C1; margin:0; padding:0 ">    .DIVCLK_DIVIDE        (1),</pre>
<pre id="id32" style="background-color: #FFB6C1; margin:0; padding:0 ">    .CLKFBOUT_MULT        (12),</pre>
<pre id="id33" style="background-color: #FFB6C1; margin:0; padding:0 ">    .CLKFBOUT_PHASE       (0.000),</pre>
<pre id="id34" style="background-color: #FFB6C1; margin:0; padding:0 ">    .CLKOUT0_DIVIDE       (24),</pre>
<pre id="id35" style="background-color: #FFB6C1; margin:0; padding:0 ">    .CLKOUT0_PHASE        (0.000),</pre>
<pre id="id36" style="background-color: #FFB6C1; margin:0; padding:0 ">    .CLKOUT0_DUTY_CYCLE   (0.500),</pre>
<pre id="id37" style="background-color: #FFB6C1; margin:0; padding:0 ">    .CLKOUT1_DIVIDE       (25),</pre>
<pre id="id38" style="background-color: #FFB6C1; margin:0; padding:0 ">    .CLKOUT1_PHASE        (0.000),</pre>
<pre id="id39" style="background-color: #FFB6C1; margin:0; padding:0 ">    .CLKOUT1_DUTY_CYCLE   (0.500),</pre>
<pre id="id40" style="background-color: #FFB6C1; margin:0; padding:0 ">    .CLKIN1_PERIOD        (10.000)</pre>
<pre id="id41" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) pll (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKFBOUT            (clk_fb_unbuf),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKOUT0             (clk_50_unbuf),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKOUT1             (clk_48_unbuf),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKOUT2             (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKOUT3             (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKOUT4             (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKOUT5             (),</pre>
<pre style="margin:0; padding:0 ">     // Input clock control</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKFBIN             (clk_fb_buf),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKIN1              (io_clk_buf),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKIN2              (1'b0),</pre>
<pre style="margin:0; padding:0 ">     // Tied to always select the primary input clock</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .CLKINSEL            (1'b1),</pre>
<pre style="margin:0; padding:0 ">    // Ports for dynamic reconfiguration</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DADDR               (7'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DCLK                (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DEN                 (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DI                  (16'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DO                  (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DRDY                (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DWE                 (1'b0),</pre>
<pre style="margin:0; padding:0 ">    // Other control and status signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .LOCKED              (locked_pll),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .PWRDWN              (1'b0),</pre>
<pre style="margin:0; padding:0 ">    // Do not reset PLL on external reset, otherwise ILA disconnects at a reset</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .RST                 (1'b0));</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // output buffering</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  BUFG clk_fb_bufg (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .I (clk_fb_unbuf),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .O (clk_fb_buf)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  BUFG clk_50_bufg (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .I (clk_50_unbuf),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .O (clk_50_buf)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  BUFG clk_48_bufg (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .I (clk_48_unbuf),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .O (clk_48_buf)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // outputs</pre>
<pre style="margin:0; padding:0 ">  // clock</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign clk_sys = clk_50_buf; // TODO: choose 50 MHz clock as sysclock for now</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign clk_48MHz = clk_48_buf;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // reset</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign rst_sys_n = locked_pll & IO_RST_N;</pre>
<pre style="margin:0; padding:0 ">endmodule</pre>
<pre style="margin:0; padding:0 "></pre>
</body>
</html>
