# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Ejercicio_1.srcs/sources_1/new/Ejercicio_2.vhd" \
"../../../../Ejercicio_1.srcs/sources_1/new/Ejercicio_2_test_bench.vhd" \

# Do not sort compile order
nosort
