Fitter report for Ozy_Janus
Wed Oct 10 19:43:42 2012
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Oct 10 19:43:42 2012         ;
; Quartus II 32-bit Version          ; 11.1 Build 259 01/25/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; Ozy_Janus                                     ;
; Top-level Entity Name              ; Ozy_Janus                                     ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C8Q208C8                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 7,841 / 8,256 ( 95 % )                        ;
;     Total combinational functions  ; 6,555 / 8,256 ( 79 % )                        ;
;     Dedicated logic registers      ; 4,154 / 8,256 ( 50 % )                        ;
; Total registers                    ; 4154                                          ;
; Total pins                         ; 93 / 138 ( 67 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 114,688 / 165,888 ( 69 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                                ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C8Q208C8        ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                 ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                 ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Maximum number of global clocks allowed                                    ; -1                 ; -1 (Unlimited)                 ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                 ;
+-------------------------------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                        ; Action   ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; FIFO:RXF|Add1~1                                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:RXF|Add1~2                                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:RXF|Add2~1                                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:RXF|Add2~31                                            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:RXF|Add3~1                                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:SPF|Add1~1                                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:SPF|Add1~2                                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:SPF|Add2~1                                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:SPF|Add3~1                                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:SPF|Add3~29                                            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:TXF|Add1~25                                            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; FIFO:TXF|Add1~48                                            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; I2S_rcv:J_IQ|Add0~21                                        ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; I2S_rcv:J_IQ|Add0~40                                        ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; I2S_rcv:J_MIC|Add0~21                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; I2S_rcv:J_MIC|Add0~40                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Add7~1                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Add7~17                               ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~3                              ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~4                              ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~5                              ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~6                              ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~7                              ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~8                              ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~8_RESYN20_BDD21                ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~8_RESYN52_BDD53                ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~8_RESYN54_BDD55                ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~8_RESYN56_BDD57                ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[0].M_IQ|Equal2~8_RESYN58_BDD59                ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[1].M_IQ|Add7~1                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[1].M_IQ|Add7~17                               ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[2].M_IQ|Add7~1                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[2].M_IQ|Add7~17                               ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[3].M_IQ|Add7~1                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:MDC[3].M_IQ|Add7~17                               ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Add7~1                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Add7~11                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~3                                    ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~4                                    ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~5                                    ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~6                                    ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~7                                    ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~8                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~8_RESYN12_BDD13                      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~8_RESYN44_BDD45                      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~8_RESYN46_BDD47                      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~8_RESYN48_BDD49                      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:P_MIC|Equal2~8_RESYN50_BDD51                      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Add7~1                                        ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Add7~11                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Equal2~2                                      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Equal2~3                                      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Equal2~4                                      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Equal2~6                                      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Equal2~7                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Equal2~7_RESYN2_BDD3                          ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Equal2~7_RESYN4_BDD5                          ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Equal2~7_RESYN6_BDD7                          ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|Equal2~7_RESYN8_BDD9                          ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|rdata~1                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|rdata~1_RESYN60_BDD61                         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|rdata~1_RESYN62_BDD63                         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:SPD|rdata~1_RESYN64_BDD65                         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:m_ser|Add7~1                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:m_ser|Add7~11                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:m_ver2|Add7~1                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:m_ver2|Add7~11                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:m_ver3|Add7~1                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:m_ver3|Add7~11                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:m_ver4|Add7~1                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:m_ver4|Add7~11                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:p_ser|Add7~1                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_rcv:p_ser|Add7~17                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:CCxmit|Add0~1                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:CCxmit|dly_cnt~25                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|Add1~1                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|Equal1~0                               ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|Equal1~1                               ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|Equal1~1_RESYN0_BDD1                   ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|Equal1~1_RESYN30_BDD31                 ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|Equal1~2                               ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|Equal1~2_RESYN32_BDD33                 ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~5                             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~6                             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~7                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~7_RESYN34_BDD35               ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~7_RESYN36_BDD37               ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~7_RESYN38_BDD39               ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~7_RESYN40_BDD41               ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~7_RESYN42_BDD43               ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|Selector2~0                            ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|Selector2~1                            ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:M_LRAudio|bcnt~5                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:P_IQPWM|Equal0~1                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:P_IQPWM|Equal0~1_RESYN26_BDD27                   ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; NWire_xmit:P_IQPWM|Equal0~1_RESYN28_BDD29                   ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Tx_fifo_ctrl:TXFC|AD_timer~7                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Tx_fifo_ctrl:TXFC|Add2~1                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Tx_fifo_ctrl:TXFC|Add3~1                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Tx_fifo_ctrl:TXFC|tx_addr~4                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; WideOr4~0_wirecell                                          ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; clk_lrclk_gen:clrgen|Add1~1                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; clk_lrclk_gen:clrgen|BCLK_cnt~15                            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; debounce:de_PTT|Add0~1                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; debounce:de_PTT|count~18                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; debounce:de_dash|Add0~1                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; debounce:de_dash|count~18                                   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; debounce:de_dot|Add0~1                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; debounce:de_dot|count~18                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Add0~1       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~5 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sp_rcv_ctrl:SPC|Add0~1                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sp_rcv_ctrl:SPC|Add0~35                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
+-------------------------------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+---------------+----------------+--------------+------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------+------------+---------------+----------------+
; Location      ;                ;              ; C18        ; PIN_176       ; QSF Assignment ;
; Location      ;                ;              ; FX2_PE0    ; PIN_35        ; QSF Assignment ;
; Location      ;                ;              ; FX2_PE2    ; PIN_39        ; QSF Assignment ;
; Location      ;                ;              ; FX2_PE3    ; PIN_40        ; QSF Assignment ;
; Location      ;                ;              ; TCK        ; PIN_110       ; QSF Assignment ;
; Location      ;                ;              ; TDO        ; PIN_105       ; QSF Assignment ;
; Location      ;                ;              ; TMS        ; PIN_112       ; QSF Assignment ;
; Global Signal ; Ozy_Janus      ; C48_clk      ; *          ; GLOBAL CLOCK  ; QSF Assignment ;
+---------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 10859 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 10859 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 10854   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/HPSDR/trunk/Ozy_V2.3/Ozy_Janus.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 7,841 / 8,256 ( 95 % )     ;
;     -- Combinational with no register       ; 3687                       ;
;     -- Register only                        ; 1286                       ;
;     -- Combinational with a register        ; 2868                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1266                       ;
;     -- 3 input functions                    ; 2708                       ;
;     -- <=2 input functions                  ; 2581                       ;
;     -- Register only                        ; 1286                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3671                       ;
;     -- arithmetic mode                      ; 2884                       ;
;                                             ;                            ;
; Total registers*                            ; 4,154 / 8,646 ( 48 % )     ;
;     -- Dedicated logic registers            ; 4,154 / 8,256 ( 50 % )     ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 511 / 516 ( 99 % )         ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 93 / 138 ( 67 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 5                          ;
; M4Ks                                        ; 28 / 36 ( 78 % )           ;
; Total block memory bits                     ; 114,688 / 165,888 ( 69 % ) ;
; Total block memory implementation bits      ; 129,024 / 165,888 ( 78 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )             ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 5 / 8 ( 63 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 27% / 26% / 28%            ;
; Peak interconnect usage (total/H/V)         ; 30% / 27% / 34%            ;
; Maximum fan-out node                        ; IF_clk~clkctrl             ;
; Maximum fan-out                             ; 2585                       ;
; Highest non-global fan-out signal           ; IF_rst                     ;
; Highest non-global fan-out                  ; 1102                       ;
; Total fan-out                               ; 32312                      ;
; Average fan-out                             ; 2.72                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 7841 / 8256 ( 94 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 3687                 ; 0                              ;
;     -- Register only                        ; 1286                 ; 0                              ;
;     -- Combinational with a register        ; 2868                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1266                 ; 0                              ;
;     -- 3 input functions                    ; 2708                 ; 0                              ;
;     -- <=2 input functions                  ; 2581                 ; 0                              ;
;     -- Register only                        ; 1286                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3671                 ; 0                              ;
;     -- arithmetic mode                      ; 2884                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 4154                 ; 0                              ;
;     -- Dedicated logic registers            ; 4154 / 8256 ( 50 % ) ; 0 / 8256 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 511 / 516 ( 99 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 93                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 114688               ; 0                              ;
; Total RAM block bits                        ; 129024               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 28 / 36 ( 77 % )     ; 0 / 36 ( 0 % )                 ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 1 / 10 ( 10 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 2153                 ; 2                              ;
;     -- Registered Input Connections         ; 1555                 ; 0                              ;
;     -- Output Connections                   ; 2                    ; 2153                           ;
;     -- Registered Output Connections        ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 32311                ; 2156                           ;
;     -- Registered Connections               ; 14742                ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 2155                           ;
;     -- hard_block:auto_generated_inst       ; 2155                 ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 34                   ; 2                              ;
;     -- Output Ports                         ; 42                   ; 2                              ;
;     -- Bidir Ports                          ; 17                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A12        ; 135   ; 3        ; 34           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A13        ; 134   ; 3        ; 34           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A2         ; 147   ; 3        ; 34           ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A3         ; 146   ; 3        ; 34           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A4         ; 145   ; 3        ; 34           ; 14           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A5         ; 144   ; 3        ; 34           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A6         ; 143   ; 3        ; 34           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C22        ; 182   ; 2        ; 18           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C23        ; 185   ; 2        ; 14           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C5         ; 152   ; 3        ; 34           ; 17           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CDOUT      ; 165   ; 2        ; 30           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CDOUT_P    ; 137   ; 3        ; 34           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DOUT       ; 164   ; 2        ; 30           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGA      ; 198   ; 2        ; 5            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGB      ; 197   ; 2        ; 5            ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGC      ; 5     ; 1        ; 0            ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[0] ; 89    ; 4        ; 28           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[1] ; 90    ; 4        ; 28           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[2] ; 92    ; 4        ; 28           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[3] ; 94    ; 4        ; 28           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[4] ; 95    ; 4        ; 30           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[5] ; 96    ; 4        ; 30           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[6] ; 97    ; 4        ; 30           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[7] ; 99    ; 4        ; 30           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IF_clk     ; 24    ; 1        ; 0            ; 9            ; 1           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT[0]   ; 138   ; 3        ; 34           ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT[1]   ; 139   ; 3        ; 34           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT[2]   ; 141   ; 3        ; 34           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT[3]   ; 142   ; 3        ; 34           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PTT_in     ; 171   ; 2        ; 28           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SDOBACK    ; 106   ; 3        ; 34           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_CS     ; 45    ; 1        ; 0            ; 3            ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_SCK    ; 15    ; 1        ; 0            ; 14           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_SI     ; 14    ; 1        ; 0            ; 14           ; 2           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AK_reset     ; 149   ; 3        ; 34           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C12          ; 168   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C13          ; 169   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C14          ; 170   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C19          ; 179   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C21          ; 181   ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C24          ; 187   ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C4           ; 151   ; 3        ; 34           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C48_clk      ; 150   ; 3        ; 34           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C6           ; 160   ; 2        ; 32           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C7           ; 161   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C8           ; 162   ; 2        ; 32           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C9           ; 163   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CC           ; 180   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DEBUG_LED0   ; 4     ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DEBUG_LED1   ; 33    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DEBUG_LED2   ; 34    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DEBUG_LED3   ; 108   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FIFO_ADR[0]  ; 11    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FIFO_ADR[1]  ; 10    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FX2_PE1      ; 37    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[0]  ; 67    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[10] ; 81    ; 4        ; 23           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[11] ; 82    ; 4        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[12] ; 84    ; 4        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[13] ; 86    ; 4        ; 25           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[14] ; 87    ; 4        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[15] ; 88    ; 4        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[1]  ; 68    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[2]  ; 69    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[3]  ; 70    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[4]  ; 72    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[5]  ; 74    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[6]  ; 75    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[7]  ; 76    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[8]  ; 77    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[9]  ; 80    ; 4        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_nIOE    ; 41    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PKEND        ; 8     ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SLOE         ; 13    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SLRD         ; 30    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SLWR         ; 31    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                               ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+
; FX2_FD[0]  ; 56    ; 4        ; 1            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[10] ; 206   ; 2        ; 1            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[11] ; 205   ; 2        ; 1            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[12] ; 203   ; 2        ; 3            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[13] ; 201   ; 2        ; 3            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[14] ; 200   ; 2        ; 3            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[15] ; 199   ; 2        ; 3            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[1]  ; 57    ; 4        ; 1            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[2]  ; 58    ; 4        ; 1            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[3]  ; 59    ; 4        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[4]  ; 60    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[5]  ; 61    ; 4        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[6]  ; 63    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[7]  ; 64    ; 4        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[8]  ; 208   ; 2        ; 1            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[9]  ; 207   ; 2        ; 1            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; SPI_SO     ; 12    ; 1        ; 0            ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 19 / 32 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 26 / 35 ( 74 % ) ; 3.3V          ; --           ;
; 3        ; 19 / 35 ( 54 % ) ; 3.3V          ; --           ;
; 4        ; 32 / 36 ( 89 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; DEBUG_LED0                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; FLAGC                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; PKEND                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; FIFO_ADR[1]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; FIFO_ADR[0]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; SPI_SO                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; SLOE                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 18         ; 1        ; SPI_SI                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 19         ; 1        ; SPI_SCK                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 28         ; 1        ; IF_clk                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; SLRD                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 33         ; 1        ; SLWR                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; DEBUG_LED1                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 36         ; 1        ; DEBUG_LED2                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 37         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; FX2_PE1                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; GPIO_nIOE                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; SPI_CS                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; FX2_FD[0]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 55         ; 4        ; FX2_FD[1]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 56         ; 4        ; FX2_FD[2]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 57         ; 4        ; FX2_FD[3]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 58         ; 4        ; FX2_FD[4]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 59         ; 4        ; FX2_FD[5]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; FX2_FD[6]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 61         ; 4        ; FX2_FD[7]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; GPIO_OUT[0]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 70         ; 4        ; GPIO_OUT[1]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 71         ; 4        ; GPIO_OUT[2]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 74         ; 4        ; GPIO_OUT[3]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; GPIO_OUT[4]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; GPIO_OUT[5]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 77         ; 4        ; GPIO_OUT[6]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 78         ; 4        ; GPIO_OUT[7]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 79         ; 4        ; GPIO_OUT[8]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; GPIO_OUT[9]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 83         ; 4        ; GPIO_OUT[10]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 84         ; 4        ; GPIO_OUT[11]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; GPIO_OUT[12]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; GPIO_OUT[13]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; GPIO_OUT[14]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 88         ; 4        ; GPIO_OUT[15]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 89         ; 4        ; GPIO_IN[0]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 90       ; 90         ; 4        ; GPIO_IN[1]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; GPIO_IN[2]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 93       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; GPIO_IN[3]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; GPIO_IN[4]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ; 94         ; 4        ; GPIO_IN[5]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 95         ; 4        ; GPIO_IN[6]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; GPIO_IN[7]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; SDOBACK                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 105        ; 3        ; ~LVDS54n/INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 106        ; 3        ; DEBUG_LED3                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 113        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; A13                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 133        ; 3        ; A12                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; CDOUT_P                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 135        ; 3        ; MDOUT[0]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 136        ; 3        ; MDOUT[1]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; MDOUT[2]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 138        ; 3        ; MDOUT[3]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 3        ; A6                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 3        ; A5                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; A4                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 149        ; 3        ; A3                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 150        ; 3        ; A2                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; AK_reset                                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 152        ; 3        ; C48_clk                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 153        ; 3        ; C4                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 154        ; 3        ; C5                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; C6                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 156        ; 2        ; C7                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 157        ; 2        ; C8                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 158        ; 2        ; C9                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 159        ; 2        ; DOUT                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 160        ; 2        ; CDOUT                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; C12                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 162        ; 2        ; C13                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 163        ; 2        ; C14                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 164        ; 2        ; PTT_in                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 169        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; C19                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 180      ; 174        ; 2        ; CC                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 175        ; 2        ; C21                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 176        ; 2        ; C22                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; C23                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; C24                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 182        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ; 186        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; FLAGB                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 192        ; 2        ; FLAGA                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 195        ; 2        ; FX2_FD[15]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 196        ; 2        ; FX2_FD[14]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 197        ; 2        ; FX2_FD[13]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; FX2_FD[12]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; FX2_FD[11]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 200        ; 2        ; FX2_FD[10]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 201        ; 2        ; FX2_FD[9]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 202        ; 2        ; FX2_FD[8]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------+
; PLL Summary                                                                 ;
+----------------------------------+------------------------------------------+
; Name                             ; clkmult3:cm3|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+
; SDC pin name                     ; cm3|altpll_component|pll                 ;
; PLL mode                         ; Normal                                   ;
; Compensate clock                 ; clock0                                   ;
; Compensated input/output pins    ; --                                       ;
; Self reset on gated loss of lock ; Off                                      ;
; Gate lock counter                ; --                                       ;
; Input frequency 0                ; 48.0 MHz                                 ;
; Input frequency 1                ; --                                       ;
; Nominal PFD frequency            ; 48.0 MHz                                 ;
; Nominal VCO frequency            ; 864.3 MHz                                ;
; VCO post scale                   ; --                                       ;
; VCO multiply                     ; --                                       ;
; VCO divide                       ; --                                       ;
; Freq min lock                    ; 27.78 MHz                                ;
; Freq max lock                    ; 55.56 MHz                                ;
; M VCO Tap                        ; 0                                        ;
; M Initial                        ; 1                                        ;
; M value                          ; 18                                       ;
; N value                          ; 1                                        ;
; Preserve PLL counter order       ; Off                                      ;
; PLL location                     ; PLL_1                                    ;
; Inclk0 signal                    ; IF_clk                                   ;
; Inclk1 signal                    ; --                                       ;
; Inclk0 signal type               ; Dedicated Pin                            ;
; Inclk1 signal type               ; --                                       ;
+----------------------------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                         ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                    ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ; clock0       ; 3    ; 1   ; 144.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; 1       ; 0       ; cm3|altpll_component|pll|clk[0] ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
; |Ozy_Janus                                ; 7841 (664)  ; 4154 (515)                ; 0 (0)         ; 114688      ; 28   ; 0            ; 0       ; 0         ; 93   ; 0            ; 3687 (149)   ; 1286 (162)        ; 2868 (395)       ; |Ozy_Janus                                                              ;              ;
;    |FIFO:RXF|                             ; 124 (124)   ; 77 (77)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 30 (30)           ; 47 (47)          ; |Ozy_Janus|FIFO:RXF                                                     ;              ;
;       |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:RXF|altsyncram:mem_rtl_0                                ;              ;
;          |altsyncram_c1h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated ;              ;
;    |FIFO:SPF|                             ; 106 (106)   ; 73 (73)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 22 (22)           ; 51 (51)          ; |Ozy_Janus|FIFO:SPF                                                     ;              ;
;       |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:SPF|altsyncram:mem_rtl_0                                ;              ;
;          |altsyncram_s0h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:SPF|altsyncram:mem_rtl_0|altsyncram_s0h1:auto_generated ;              ;
;    |FIFO:TXF|                             ; 116 (116)   ; 81 (81)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 17 (17)           ; 66 (66)          ; |Ozy_Janus|FIFO:TXF                                                     ;              ;
;       |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:TXF|altsyncram:mem_rtl_0                                ;              ;
;          |altsyncram_o1h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated ;              ;
;    |I2S_rcv:J_IQ|                         ; 121 (121)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 50 (50)           ; 47 (47)          ; |Ozy_Janus|I2S_rcv:J_IQ                                                 ;              ;
;    |I2S_rcv:J_MIC|                        ; 79 (79)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 32 (32)           ; 24 (24)          ; |Ozy_Janus|I2S_rcv:J_MIC                                                ;              ;
;    |I2S_xmit:J_IQPWM|                     ; 63 (63)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 55 (55)          ; |Ozy_Janus|I2S_xmit:J_IQPWM                                             ;              ;
;    |I2S_xmit:J_LRAudio|                   ; 55 (55)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 49 (49)          ; |Ozy_Janus|I2S_xmit:J_LRAudio                                           ;              ;
;    |NWire_rcv:MDC[0].M_IQ|                ; 543 (543)   ; 307 (307)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 236 (236)    ; 139 (139)         ; 168 (168)        ; |Ozy_Janus|NWire_rcv:MDC[0].M_IQ                                        ;              ;
;    |NWire_rcv:MDC[1].M_IQ|                ; 535 (535)   ; 300 (300)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (235)    ; 129 (129)         ; 171 (171)        ; |Ozy_Janus|NWire_rcv:MDC[1].M_IQ                                        ;              ;
;    |NWire_rcv:MDC[2].M_IQ|                ; 537 (537)   ; 300 (300)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 236 (236)    ; 137 (137)         ; 164 (164)        ; |Ozy_Janus|NWire_rcv:MDC[2].M_IQ                                        ;              ;
;    |NWire_rcv:MDC[3].M_IQ|                ; 536 (536)   ; 300 (300)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 236 (236)    ; 134 (134)         ; 166 (166)        ; |Ozy_Janus|NWire_rcv:MDC[3].M_IQ                                        ;              ;
;    |NWire_rcv:P_MIC|                      ; 403 (403)   ; 174 (174)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 229 (229)    ; 55 (55)           ; 119 (119)        ; |Ozy_Janus|NWire_rcv:P_MIC                                              ;              ;
;    |NWire_rcv:SPD|                        ; 366 (366)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (202)    ; 48 (48)           ; 116 (116)        ; |Ozy_Janus|NWire_rcv:SPD                                                ;              ;
;    |NWire_rcv:m_ser|                      ; 422 (422)   ; 148 (148)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (274)    ; 9 (9)             ; 139 (139)        ; |Ozy_Janus|NWire_rcv:m_ser                                              ;              ;
;    |NWire_rcv:m_ver2|                     ; 421 (421)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (274)    ; 8 (8)             ; 139 (139)        ; |Ozy_Janus|NWire_rcv:m_ver2                                             ;              ;
;    |NWire_rcv:m_ver3|                     ; 421 (421)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (274)    ; 8 (8)             ; 139 (139)        ; |Ozy_Janus|NWire_rcv:m_ver3                                             ;              ;
;    |NWire_rcv:m_ver4|                     ; 421 (421)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (273)    ; 8 (8)             ; 140 (140)        ; |Ozy_Janus|NWire_rcv:m_ver4                                             ;              ;
;    |NWire_rcv:p_ser|                      ; 481 (481)   ; 216 (216)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 265 (265)    ; 45 (45)           ; 171 (171)        ; |Ozy_Janus|NWire_rcv:p_ser                                              ;              ;
;    |NWire_xmit:CCxmit|                    ; 200 (200)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 21 (21)           ; 117 (117)        ; |Ozy_Janus|NWire_xmit:CCxmit                                            ;              ;
;    |NWire_xmit:M_LRAudio|                 ; 175 (175)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 67 (67)           ; 78 (78)          ; |Ozy_Janus|NWire_xmit:M_LRAudio                                         ;              ;
;    |NWire_xmit:P_IQPWM|                   ; 109 (109)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 66 (66)           ; 35 (35)          ; |Ozy_Janus|NWire_xmit:P_IQPWM                                           ;              ;
;    |Tx_fifo_ctrl:TXFC|                    ; 308 (308)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (155)    ; 0 (0)             ; 153 (153)        ; |Ozy_Janus|Tx_fifo_ctrl:TXFC                                            ;              ;
;    |async_usb:usb1|                       ; 94 (94)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 2 (2)             ; 38 (38)          ; |Ozy_Janus|async_usb:usb1                                               ;              ;
;    |cdc_mcp:dfs|                          ; 13 (8)      ; 8 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 2 (1)             ; 6 (3)            ; |Ozy_Janus|cdc_mcp:dfs                                                  ;              ;
;       |cdc_sync:ack|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_mcp:dfs|cdc_sync:ack                                     ;              ;
;       |cdc_sync:rdy|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Ozy_Janus|cdc_mcp:dfs|cdc_sync:rdy                                     ;              ;
;    |cdc_mcp:iqp|                          ; 71 (66)     ; 38 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (31)      ; 33 (32)           ; 6 (3)            ; |Ozy_Janus|cdc_mcp:iqp                                                  ;              ;
;       |cdc_sync:ack|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_mcp:iqp|cdc_sync:ack                                     ;              ;
;       |cdc_sync:rdy|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Ozy_Janus|cdc_mcp:iqp|cdc_sync:rdy                                     ;              ;
;    |cdc_mcp:lra|                          ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 32 (32)           ; 0 (0)            ; |Ozy_Janus|cdc_mcp:lra                                                  ;              ;
;    |cdc_sync:cdc_c22|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_sync:cdc_c22                                             ;              ;
;    |cdc_sync:cdc_c23|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_sync:cdc_c23                                             ;              ;
;    |cdc_sync:cdc_clr|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_sync:cdc_clr                                             ;              ;
;    |cdc_sync:cdc_jack|                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Ozy_Janus|cdc_sync:cdc_jack                                            ;              ;
;    |cdc_sync:cdc_jrdy|                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_sync:cdc_jrdy                                            ;              ;
;    |clk_lrclk_gen:clrgen|                 ; 49 (49)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 24 (24)          ; |Ozy_Janus|clk_lrclk_gen:clrgen                                         ;              ;
;    |clk_lrclk_gen:lrgen|                  ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 25 (25)          ; |Ozy_Janus|clk_lrclk_gen:lrgen                                          ;              ;
;    |clkmult3:cm3|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|clkmult3:cm3                                                 ;              ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|clkmult3:cm3|altpll:altpll_component                         ;              ;
;    |debounce:de_PTT|                      ; 44 (44)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 3 (3)             ; 21 (21)          ; |Ozy_Janus|debounce:de_PTT                                              ;              ;
;    |debounce:de_dash|                     ; 43 (43)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 2 (2)             ; 22 (22)          ; |Ozy_Janus|debounce:de_dash                                             ;              ;
;    |debounce:de_dot|                      ; 44 (44)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 3 (3)             ; 21 (21)          ; |Ozy_Janus|debounce:de_dot                                              ;              ;
;    |gpio_control:gpio_controlSDR|         ; 66 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 16 (0)            ; 24 (0)           ; |Ozy_Janus|gpio_control:gpio_controlSDR                                 ;              ;
;       |SPI_REGS:spi_regs|                 ; 53 (53)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 6 (6)             ; 24 (24)          ; |Ozy_Janus|gpio_control:gpio_controlSDR|SPI_REGS:spi_regs               ;              ;
;       |gpio_oport:port1reg|               ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 0 (0)            ; |Ozy_Janus|gpio_control:gpio_controlSDR|gpio_oport:port1reg             ;              ;
;       |gpio_oport:port2reg|               ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 6 (6)            ; |Ozy_Janus|gpio_control:gpio_controlSDR|gpio_oport:port2reg             ;              ;
;    |led_blinker:BLINK_D1|                 ; 104 (104)   ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 45 (45)          ; |Ozy_Janus|led_blinker:BLINK_D1                                         ;              ;
;    |led_blinker:BLINK_D4|                 ; 96 (96)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 38 (38)          ; |Ozy_Janus|led_blinker:BLINK_D4                                         ;              ;
;    |pulsegen:CC_p|                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|pulsegen:CC_p                                                ;              ;
;    |pulsegen:cdc_j|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|pulsegen:cdc_j                                               ;              ;
;    |pulsegen:cdc_m|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|pulsegen:cdc_m                                               ;              ;
;    |pulsegen:cdc_p|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|pulsegen:cdc_p                                               ;              ;
;    |sp_rcv_ctrl:SPC|                      ; 33 (33)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 14 (14)          ; |Ozy_Janus|sp_rcv_ctrl:SPC                                              ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; FX2_FD[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[8]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[9]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[10]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[11]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[12]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[13]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SPI_SO       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SLWR         ; Output   ; --            ; --            ; --                    ; --  ;
; SLRD         ; Output   ; --            ; --            ; --                    ; --  ;
; SLOE         ; Output   ; --            ; --            ; --                    ; --  ;
; PKEND        ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; C4           ; Output   ; --            ; --            ; --                    ; --  ;
; C6           ; Output   ; --            ; --            ; --                    ; --  ;
; C7           ; Output   ; --            ; --            ; --                    ; --  ;
; C8           ; Output   ; --            ; --            ; --                    ; --  ;
; C9           ; Output   ; --            ; --            ; --                    ; --  ;
; C12          ; Output   ; --            ; --            ; --                    ; --  ;
; C13          ; Output   ; --            ; --            ; --                    ; --  ;
; C14          ; Output   ; --            ; --            ; --                    ; --  ;
; C19          ; Output   ; --            ; --            ; --                    ; --  ;
; C21          ; Output   ; --            ; --            ; --                    ; --  ;
; C24          ; Output   ; --            ; --            ; --                    ; --  ;
; AK_reset     ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED0   ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED1   ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED2   ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED3   ; Output   ; --            ; --            ; --                    ; --  ;
; C48_clk      ; Output   ; --            ; --            ; --                    ; --  ;
; CC           ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[10] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[11] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[12] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[13] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[14] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[15] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_nIOE    ; Output   ; --            ; --            ; --                    ; --  ;
; FX2_PE1      ; Output   ; --            ; --            ; --                    ; --  ;
; C5           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; IF_clk       ; Input    ; --            ; --            ; --                    ; --  ;
; SDOBACK      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SPI_SCK      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLAGB        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FLAGC        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FLAGA        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SPI_SI       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; GPIO_IN[0]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SPI_CS       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; GPIO_IN[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[4]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[5]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[6]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[7]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A13          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; C22          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; C23          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A12          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CDOUT_P      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MDOUT[0]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A5           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A6           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A3           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PTT_in       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A4           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A2           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DOUT         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CDOUT        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MDOUT[1]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MDOUT[2]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MDOUT[3]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                      ;
+-----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------+-------------------+---------+
; FX2_FD[0]                                                             ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~1                                 ; 0                 ; 6       ;
; FX2_FD[1]                                                             ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~2                                 ; 1                 ; 6       ;
; FX2_FD[2]                                                             ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~3                                 ; 0                 ; 6       ;
; FX2_FD[3]                                                             ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~4                                 ; 1                 ; 6       ;
; FX2_FD[4]                                                             ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~5                                 ; 1                 ; 6       ;
; FX2_FD[5]                                                             ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~6                                 ; 1                 ; 6       ;
; FX2_FD[6]                                                             ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~7                                 ; 0                 ; 6       ;
; FX2_FD[7]                                                             ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~8                                 ; 1                 ; 6       ;
; FX2_FD[8]                                                             ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~0                                 ; 0                 ; 6       ;
; FX2_FD[9]                                                             ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~14                                ; 1                 ; 6       ;
; FX2_FD[10]                                                            ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~9                                 ; 1                 ; 6       ;
; FX2_FD[11]                                                            ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~15                                ; 0                 ; 6       ;
; FX2_FD[12]                                                            ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~10                                ; 0                 ; 6       ;
; FX2_FD[13]                                                            ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~11                                ; 0                 ; 6       ;
; FX2_FD[14]                                                            ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~12                                ; 0                 ; 6       ;
; FX2_FD[15]                                                            ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~13                                ; 1                 ; 6       ;
; SPI_SO                                                                ;                   ;         ;
; C5                                                                    ;                   ;         ;
;      - C5~clkctrl                                                     ; 1                 ; 0       ;
; IF_clk                                                                ;                   ;         ;
; SDOBACK                                                               ;                   ;         ;
;      - FX2_PE1                                                        ; 1                 ; 6       ;
; SPI_SCK                                                               ;                   ;         ;
;      - SPI_SCK~clkctrl                                                ; 1                 ; 0       ;
; FLAGB                                                                 ;                   ;         ;
;      - async_usb:usb1|to_pc_rdy~2                                     ; 0                 ; 6       ;
;      - sp_rcv_ctrl:SPC|sp_state_next~0                                ; 0                 ; 6       ;
; FLAGC                                                                 ;                   ;         ;
;      - async_usb:usb1|to_pc_rdy~2                                     ; 0                 ; 6       ;
; FLAGA                                                                 ;                   ;         ;
;      - async_usb:usb1|rx_pc_rdy~1                                     ; 0                 ; 6       ;
; SPI_SI                                                                ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]~0      ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux0~0          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux0~1          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux1~0          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux1~1          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux2~0          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux2~1          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux3~0          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux3~1          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux4~0          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux4~1          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux5~0          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux5~1          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux6~0          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux6~1          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux7~0          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux7~1          ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]~feeder ; 1                 ; 6       ;
; GPIO_IN[0]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux0~1          ; 1                 ; 6       ;
; SPI_CS                                                                ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe~0       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~0    ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~1    ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~2    ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~3    ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~4    ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~6    ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~7    ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd~0           ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~5    ; 1                 ; 6       ;
; GPIO_IN[1]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux1~1          ; 1                 ; 6       ;
; GPIO_IN[2]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux2~1          ; 0                 ; 6       ;
; GPIO_IN[3]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux3~1          ; 0                 ; 6       ;
; GPIO_IN[4]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux4~1          ; 0                 ; 6       ;
; GPIO_IN[5]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux5~1          ; 0                 ; 6       ;
;      - debounce:de_dash|pb_history[0]~0                               ; 0                 ; 6       ;
; GPIO_IN[6]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux6~1          ; 0                 ; 6       ;
;      - debounce:de_dot|pb_history[0]~0                                ; 0                 ; 6       ;
; GPIO_IN[7]                                                            ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux7~1          ; 0                 ; 6       ;
;      - comb~1                                                         ; 0                 ; 6       ;
; A13                                                                   ;                   ;         ;
;      - Tx_fifo_ctrl:TXFC|Selector43~1                                 ; 0                 ; 6       ;
; C22                                                                   ;                   ;         ;
;      - cdc_sync:cdc_c22|q1~0                                          ; 1                 ; 6       ;
; C23                                                                   ;                   ;         ;
;      - cdc_sync:cdc_c23|q1~0                                          ; 0                 ; 6       ;
; A12                                                                   ;                   ;         ;
;      - NWire_rcv:SPD|d0~0                                             ; 1                 ; 6       ;
; CDOUT_P                                                               ;                   ;         ;
;      - NWire_rcv:P_MIC|d0~0                                           ; 0                 ; 6       ;
; MDOUT[0]                                                              ;                   ;         ;
;      - NWire_rcv:MDC[0].M_IQ|d0~0                                     ; 1                 ; 6       ;
; A5                                                                    ;                   ;         ;
;      - NWire_rcv:p_ser|d0~0                                           ; 0                 ; 6       ;
; A6                                                                    ;                   ;         ;
;      - NWire_rcv:m_ser|d0~0                                           ; 1                 ; 6       ;
; A3                                                                    ;                   ;         ;
;      - NWire_rcv:m_ver3|d0~0                                          ; 0                 ; 6       ;
; PTT_in                                                                ;                   ;         ;
;      - comb~1                                                         ; 0                 ; 6       ;
; A4                                                                    ;                   ;         ;
;      - NWire_rcv:m_ver2|d0~0                                          ; 0                 ; 6       ;
; A2                                                                    ;                   ;         ;
;      - NWire_rcv:m_ver4|d0~0                                          ; 0                 ; 6       ;
; DOUT                                                                  ;                   ;         ;
;      - I2S_rcv:J_IQ|d0~feeder                                         ; 1                 ; 6       ;
; CDOUT                                                                 ;                   ;         ;
;      - I2S_rcv:J_MIC|d0~feeder                                        ; 1                 ; 6       ;
; MDOUT[1]                                                              ;                   ;         ;
;      - NWire_rcv:MDC[1].M_IQ|d0~0                                     ; 0                 ; 6       ;
; MDOUT[2]                                                              ;                   ;         ;
;      - NWire_rcv:MDC[2].M_IQ|d0~0                                     ; 1                 ; 6       ;
; MDOUT[3]                                                              ;                   ;         ;
;      - NWire_rcv:MDC[3].M_IQ|d0~0                                     ; 0                 ; 6       ;
+-----------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                     ;
+------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                       ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Alex_manual~0                                              ; LCCOMB_X15_Y15_N10 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; C12_cgen_rst                                               ; LCFF_X14_Y10_N21   ; 33      ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; C12_rst                                                    ; LCFF_X12_Y10_N21   ; 145     ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; C5                                                         ; PIN_152            ; 128     ; Clock                    ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CC_address~1                                               ; LCCOMB_X14_Y11_N20 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FIFO:TXF|always0~1                                         ; LCCOMB_X16_Y7_N8   ; 12      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:J_IQ|Equal2~2                                      ; LCCOMB_X25_Y14_N18 ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:J_IQ|always0~1                                     ; LCCOMB_X22_Y9_N22  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:J_IQ|always0~2                                     ; LCCOMB_X22_Y9_N28  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:J_MIC|Equal2~2                                     ; LCCOMB_X24_Y15_N18 ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:J_MIC|always0~1                                    ; LCCOMB_X24_Y10_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:J_LRAudio|TLV_state.TLV_IDLE~0                    ; LCCOMB_X10_Y13_N10 ; 66      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:J_LRAudio|TLV_state.TLV_WH~0                      ; LCCOMB_X9_Y13_N2   ; 31      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:J_LRAudio|data~17                                 ; LCCOMB_X13_Y13_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_Alex[0][0]~4                                            ; LCCOMB_X15_Y15_N26 ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_Alex~3                                                  ; LCCOMB_X15_Y15_N16 ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_I_AUDIO~0                                 ; LCCOMB_X7_Y10_N20  ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_LEFT~0                                    ; LCCOMB_X7_Y10_N6   ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_Q_AUDIO~0                                 ; LCCOMB_X7_Y10_N2   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_RIGHT~0                                   ; LCCOMB_X7_Y10_N0   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_Rx_fifo_wreq~0                                          ; LCCOMB_X14_Y13_N10 ; 22      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; IF_SYNC_state.SYNC_START~0                                 ; LCCOMB_X14_Y13_N12 ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; IF_bleed_cnt~15                                            ; LCCOMB_X14_Y9_N26  ; 13      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; IF_clk                                                     ; PIN_24             ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; IF_clk                                                     ; PIN_24             ; 2585    ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; IF_count[28]                                               ; LCFF_X32_Y14_N13   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_frequency~10                                            ; LCCOMB_X14_Y13_N14 ; 160     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_rst                                                     ; LCFF_X28_Y6_N25    ; 1102    ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|DB_LEN~1                             ; LCCOMB_X28_Y2_N20  ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|TB_state.TB_CALC~0                   ; LCCOMB_X25_Y1_N28  ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|rcv_flag                             ; LCFF_X24_Y2_N31    ; 50      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|rdata~1                              ; LCCOMB_X28_Y2_N6   ; 48      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|tb_cnt~18                            ; LCCOMB_X26_Y2_N8   ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN~1                             ; LCCOMB_X6_Y4_N16   ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|TB_state.TB_CALC~0                   ; LCCOMB_X10_Y1_N14  ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|rcv_flag                             ; LCFF_X9_Y5_N5      ; 49      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|rdata~1                              ; LCCOMB_X9_Y5_N6    ; 48      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|tb_cnt~16                            ; LCCOMB_X10_Y3_N2   ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN~1                             ; LCCOMB_X6_Y8_N22   ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|TB_state.TB_CALC~0                   ; LCCOMB_X4_Y9_N12   ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|rcv_flag                             ; LCFF_X1_Y9_N7      ; 49      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|rdata~1                              ; LCCOMB_X5_Y9_N8    ; 48      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|tb_cnt~16                            ; LCCOMB_X5_Y9_N12   ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN~1                             ; LCCOMB_X2_Y1_N20   ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|TB_state.TB_CALC~0                   ; LCCOMB_X2_Y1_N24   ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|rcv_flag                             ; LCFF_X4_Y1_N5      ; 49      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|rdata~1                              ; LCCOMB_X3_Y2_N0    ; 48      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|tb_cnt~16                            ; LCCOMB_X2_Y1_N14   ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|DB_LEN~1                                   ; LCCOMB_X6_Y18_N14  ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|TB_state.TB_CALC~0                         ; LCCOMB_X7_Y16_N14  ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|rcv_flag                                   ; LCFF_X7_Y16_N19    ; 18      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|rdata~1                                    ; LCCOMB_X8_Y16_N2   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|tb_cnt~18                                  ; LCCOMB_X10_Y16_N30 ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|DB_LEN~1                                     ; LCCOMB_X1_Y18_N28  ; 48      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|rcv_flag                                     ; LCFF_X2_Y14_N17    ; 18      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|rdata~1                                      ; LCCOMB_X3_Y14_N18  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|tb_cnt~16                                    ; LCCOMB_X2_Y14_N22  ; 12      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|DB_LEN~1                                   ; LCCOMB_X32_Y13_N0  ; 72      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|TB_state.TB_CALC~0                         ; LCCOMB_X32_Y13_N2  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|rcv_flag                                   ; LCFF_X32_Y9_N25    ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|rdata~1                                    ; LCCOMB_X32_Y9_N26  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|tb_cnt~22                                  ; LCCOMB_X32_Y10_N12 ; 18      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|xrcv_rdy                                   ; LCCOMB_X30_Y11_N26 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|DB_LEN~1                                  ; LCCOMB_X33_Y17_N22 ; 72      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|TB_state.TB_CALC~0                        ; LCCOMB_X29_Y15_N26 ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|rcv_flag                                  ; LCFF_X28_Y17_N21   ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|rdata~1                                   ; LCCOMB_X28_Y17_N24 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|tb_cnt~22                                 ; LCCOMB_X26_Y16_N6  ; 18      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|xrcv_rdy                                  ; LCCOMB_X28_Y17_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|DB_LEN~1                                  ; LCCOMB_X19_Y14_N16 ; 72      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|TB_state.TB_CALC~0                        ; LCCOMB_X22_Y14_N12 ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|rcv_flag                                  ; LCFF_X18_Y15_N9    ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|rdata~1                                   ; LCCOMB_X18_Y15_N6  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|tb_cnt~22                                 ; LCCOMB_X19_Y14_N22 ; 18      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|xrcv_rdy                                  ; LCCOMB_X21_Y15_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|DB_LEN~1                                  ; LCCOMB_X25_Y6_N26  ; 72      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|TB_state.TB_CALC~0                        ; LCCOMB_X25_Y6_N24  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|rcv_flag                                  ; LCFF_X26_Y7_N7     ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|rdata~1                                   ; LCCOMB_X26_Y7_N0   ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|tb_cnt~22                                 ; LCCOMB_X23_Y5_N12  ; 18      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|xrcv_rdy                                  ; LCCOMB_X23_Y9_N4   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|DB_LEN~1                                   ; LCCOMB_X33_Y4_N14  ; 68      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|TB_state.TB_CALC~0                         ; LCCOMB_X33_Y4_N30  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|rcv_flag                                   ; LCFF_X29_Y4_N11    ; 46      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|rdata~1                                    ; LCCOMB_X31_Y14_N8  ; 44      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|tb_cnt~41                                  ; LCCOMB_X33_Y4_N0   ; 17      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|xrcv_rdy                                   ; LCCOMB_X30_Y4_N24  ; 44      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|NW_state.NW_WAIT~0                       ; LCCOMB_X16_Y11_N30 ; 99      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|always0~1                                ; LCCOMB_X14_Y11_N0  ; 7       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|dly_cnt~2                                ; LCCOMB_X1_Y17_N30  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|id~81                                    ; LCCOMB_X14_Y11_N12 ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_LRAudio|always2~1                             ; LCCOMB_X6_Y6_N22   ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_LRAudio|dly_cnt[25]                           ; LCFF_X10_Y6_N25    ; 28      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:P_IQPWM|NW_state.NW_WAIT~0                      ; LCCOMB_X7_Y6_N14   ; 71      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:P_IQPWM|id~35                                   ; LCCOMB_X7_Y6_N20   ; 64      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RxN_preamps~3                                              ; LCCOMB_X16_Y10_N2  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; SPI_SCK                                                    ; PIN_15             ; 40      ; Clock                    ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Selector2~0                                                ; LCCOMB_X14_Y15_N8  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Selector4~0                                                ; LCCOMB_X14_Y13_N0  ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_ERR~0                        ; LCCOMB_X17_Y7_N8   ; 8       ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|AD_state~6                               ; LCCOMB_X18_Y3_N22  ; 24      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|AD_timer~3                               ; LCCOMB_X12_Y8_N6   ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|Selector44~1                             ; LCCOMB_X16_Y7_N2   ; 19      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|always2~2                                ; LCCOMB_X16_Y7_N10  ; 13      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; WideOr4~0                                                  ; LCCOMB_X14_Y9_N22  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; always6~4                                                  ; LCCOMB_X14_Y15_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; async_usb:usb1|FX_state~16                                 ; LCCOMB_X21_Y13_N28 ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; async_usb:usb1|SLEN                                        ; LCFF_X19_Y13_N17   ; 33      ; Output enable            ; no     ; --                   ; --               ; --                        ;
; async_usb:usb1|Sp_fifo_rreq                                ; LCFF_X21_Y12_N19   ; 29      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; async_usb:usb1|Tx_fifo_rreq                                ; LCFF_X21_Y12_N5    ; 20      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cdc_mcp:dfs|b_data~1                                       ; LCCOMB_X14_Y10_N16 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cdc_mcp:lra|b_data~1                                       ; LCCOMB_X12_Y10_N0  ; 64      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:clrgen|BCLK                                  ; LCFF_X33_Y10_N31   ; 108     ; Clock                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clk_lrclk_gen:lrgen|BCLK_cnt~22                            ; LCCOMB_X14_Y10_N30 ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:lrgen|Bfall                                  ; LCFF_X17_Y10_N15   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:lrgen|Brise                                  ; LCFF_X17_Y10_N13   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; clkmult3:cm3|altpll:altpll_component|_clk0                 ; PLL_1              ; 1324    ; Clock                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clkmult3:cm3|altpll:altpll_component|_locked               ; PLL_1              ; 829     ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; cmult_rst                                                  ; LCFF_X32_Y14_N7    ; 1       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; comb~0                                                     ; LCCOMB_X15_Y9_N22  ; 24      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; common_Merc_freq~3                                         ; LCCOMB_X16_Y10_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; debounce:de_PTT|clean_pb~1                                 ; LCCOMB_X21_Y3_N12  ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; debounce:de_dash|clean_pb~1                                ; LCCOMB_X33_Y9_N2   ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; debounce:de_dot|clean_pb~1                                 ; LCCOMB_X28_Y4_N0   ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Equal0~3    ; LCCOMB_X21_Y1_N28  ; 9       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|LessThan1~1 ; LCCOMB_X21_Y1_N2   ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd         ; LCFF_X21_Y1_N19    ; 3       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|gpio_oport:port1reg|always0~1 ; LCCOMB_X21_Y1_N22  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|gpio_oport:port2reg|always0~0 ; LCCOMB_X21_Y1_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D1|LED_state.LED_ERR~0                   ; LCCOMB_X24_Y3_N6   ; 6       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D1|bit_sel~1                             ; LCCOMB_X25_Y3_N6   ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D1|led_code~1                            ; LCCOMB_X25_Y3_N20  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D1|led_timer~77                          ; LCCOMB_X22_Y3_N26  ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D4|LED_state.LED_ERR~0                   ; LCCOMB_X14_Y1_N10  ; 6       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D4|led_timer~65                          ; LCCOMB_X14_Y2_N30  ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; sp_fifo_wreq                                               ; LCFF_X4_Y15_N1     ; 20      ; Write enable             ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                   ;
+--------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                       ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; C5                                         ; PIN_152          ; 128     ; Global Clock         ; GCLK5            ; --                        ;
; IF_clk                                     ; PIN_24           ; 2585    ; Global Clock         ; GCLK2            ; --                        ;
; SPI_SCK                                    ; PIN_15           ; 40      ; Global Clock         ; GCLK0            ; --                        ;
; clk_lrclk_gen:clrgen|BCLK                  ; LCFF_X33_Y10_N31 ; 108     ; Global Clock         ; GCLK4            ; --                        ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; PLL_1            ; 1324    ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                        ;
+--------------------------------------------------------------+---------+
; Name                                                         ; Fan-Out ;
+--------------------------------------------------------------+---------+
; IF_rst                                                       ; 1102    ;
; clkmult3:cm3|altpll:altpll_component|_locked                 ; 829     ;
; IF_frequency~10                                              ; 160     ;
; C12_rst                                                      ; 145     ;
; NWire_xmit:CCxmit|NW_state.NW_WAIT~0                         ; 99      ;
; NWire_xmit:CCxmit|id~81                                      ; 91      ;
; Tx_fifo_ctrl:TXFC|IF_chan[0]                                 ; 79      ;
; Tx_fifo_ctrl:TXFC|IF_chan[1]                                 ; 73      ;
; NWire_rcv:m_ver4|DB_LEN~1                                    ; 72      ;
; NWire_rcv:m_ver2|DB_LEN~1                                    ; 72      ;
; NWire_rcv:m_ver3|DB_LEN~1                                    ; 72      ;
; NWire_rcv:m_ser|DB_LEN~1                                     ; 72      ;
; NWire_xmit:P_IQPWM|NW_state.NW_WAIT~0                        ; 71      ;
; CC_address[1]                                                ; 69      ;
; NWire_rcv:p_ser|DB_LEN~1                                     ; 68      ;
; CC_address[0]                                                ; 68      ;
; I2S_xmit:J_LRAudio|TLV_state.TLV_IDLE~0                      ; 66      ;
; NWire_xmit:P_IQPWM|id~35                                     ; 64      ;
; cdc_mcp:lra|b_data~1                                         ; 64      ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN~1                               ; 56      ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN~1                               ; 56      ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN~1                               ; 56      ;
; NWire_rcv:MDC[0].M_IQ|DB_LEN~1                               ; 56      ;
; NWire_rcv:P_MIC|DB_LEN~1                                     ; 56      ;
; IF_conf[1]                                                   ; 55      ;
; NWire_rcv:MDC[0].M_IQ|rcv_flag                               ; 50      ;
; NWire_rcv:MDC[3].M_IQ|rcv_flag                               ; 49      ;
; NWire_rcv:MDC[2].M_IQ|rcv_flag                               ; 49      ;
; NWire_rcv:MDC[1].M_IQ|rcv_flag                               ; 49      ;
; NWire_rcv:MDC[3].M_IQ|rdata~1                                ; 48      ;
; NWire_rcv:MDC[0].M_IQ|rdata~1                                ; 48      ;
; NWire_rcv:MDC[2].M_IQ|rdata~1                                ; 48      ;
; NWire_rcv:MDC[1].M_IQ|rdata~1                                ; 48      ;
; NWire_rcv:SPD|DB_LEN~1                                       ; 48      ;
; NWire_rcv:p_ser|rcv_flag                                     ; 46      ;
; NWire_rcv:p_ser|rdata~1                                      ; 44      ;
; NWire_rcv:p_ser|xrcv_rdy                                     ; 44      ;
; Tx_fifo_ctrl:TXFC|tx_addr[0]                                 ; 36      ;
; CC_address[2]                                                ; 36      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ1~0                     ; 34      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ2~0                     ; 33      ;
; C12_cgen_rst                                                 ; 33      ;
; async_usb:usb1|SLEN                                          ; 33      ;
; IF_frequency~174                                             ; 32      ;
; IF_frequency~173                                             ; 32      ;
; IF_frequency~172                                             ; 32      ;
; IF_frequency~171                                             ; 32      ;
; common_Merc_freq~3                                           ; 32      ;
; Equal9~2                                                     ; 32      ;
; I2S_xmit:J_LRAudio|data~17                                   ; 32      ;
; IF_count[28]                                                 ; 32      ;
; Tx_fifo_ctrl:TXFC|tx_addr[2]                                 ; 31      ;
; I2S_xmit:J_LRAudio|TLV_state.TLV_WH~0                        ; 31      ;
; I2S_xmit:J_LRAudio|TLV_state.TLV_WL~0                        ; 31      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ3~0                     ; 30      ;
; WideOr4~0                                                    ; 30      ;
; async_usb:usb1|Sp_fifo_rreq                                  ; 29      ;
; NWire_xmit:M_LRAudio|dly_cnt[25]                             ; 28      ;
; Tx_fifo_ctrl:TXFC|tx_addr[1]                                 ; 27      ;
; NWire_rcv:SPD|TB_state~2                                     ; 27      ;
; led_blinker:BLINK_D4|led_timer~65                            ; 26      ;
; led_blinker:BLINK_D1|led_timer~77                            ; 26      ;
; I2S_rcv:J_IQ|always0~1                                       ; 25      ;
; I2S_rcv:J_IQ|Equal2~2                                        ; 25      ;
; I2S_rcv:J_IQ|always0~2                                       ; 24      ;
; NWire_xmit:CCxmit|dly_cnt~2                                  ; 24      ;
; Tx_fifo_ctrl:TXFC|AD_state~6                                 ; 24      ;
; comb~0                                                       ; 24      ;
; async_usb:usb1|ep_sel                                        ; 24      ;
; debounce:de_dot|pb_history[2]                                ; 22      ;
; debounce:de_dash|pb_history[2]                               ; 22      ;
; debounce:de_PTT|pb_history[2]                                ; 22      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_CTL1_2~0                  ; 22      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_CTL3_4~0                  ; 22      ;
; IF_Rx_fifo_wreq~0                                            ; 22      ;
; NWire_rcv:SPD|TB_state~3                                     ; 22      ;
; debounce:de_dot|pb_history[3]                                ; 21      ;
; debounce:de_dash|pb_history[3]                               ; 21      ;
; debounce:de_PTT|pb_history[3]                                ; 21      ;
; NWire_rcv:p_ser|TB_state~2                                   ; 21      ;
; async_usb:usb1|FX_state~3                                    ; 21      ;
; NWire_xmit:CCxmit|NW_state~3                                 ; 21      ;
; async_usb:usb1|FX_state.FX_IDLE~1                            ; 20      ;
; NWire_rcv:MDC[3].M_IQ|TB_state~2                             ; 20      ;
; NWire_rcv:MDC[2].M_IQ|TB_state~2                             ; 20      ;
; NWire_rcv:MDC[1].M_IQ|TB_state~2                             ; 20      ;
; NWire_rcv:MDC[0].M_IQ|TB_state~2                             ; 20      ;
; async_usb:usb1|Tx_fifo_rreq                                  ; 20      ;
; sp_fifo_wreq                                                 ; 20      ;
; async_usb:usb1|FX_state~2                                    ; 20      ;
; Tx_fifo_ctrl:TXFC|Decoder3~0                                 ; 19      ;
; Tx_fifo_ctrl:TXFC|Selector44~1                               ; 19      ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; 19      ;
; NWire_xmit:M_LRAudio|NW_state~3                              ; 19      ;
; SPI_SI                                                       ; 18      ;
; ~GND                                                         ; 18      ;
; debounce:de_dot|clean_pb~1                                   ; 18      ;
; debounce:de_dash|clean_pb~1                                  ; 18      ;
; NWire_rcv:m_ver4|tb_cnt~22                                   ; 18      ;
; NWire_rcv:m_ver2|tb_cnt~22                                   ; 18      ;
; debounce:de_PTT|clean_pb~1                                   ; 18      ;
; NWire_rcv:m_ver3|tb_cnt~22                                   ; 18      ;
; NWire_rcv:m_ser|tb_cnt~22                                    ; 18      ;
; NWire_rcv:P_MIC|rcv_flag                                     ; 18      ;
; NWire_rcv:SPD|rcv_flag                                       ; 18      ;
; Tx_fifo_ctrl:TXFC|AD_state~2                                 ; 18      ;
; NWire_rcv:m_ver4|TB_state~2                                  ; 18      ;
; NWire_rcv:m_ver2|TB_state~2                                  ; 18      ;
; NWire_rcv:m_ver3|TB_state~2                                  ; 18      ;
; NWire_rcv:m_ser|TB_state~2                                   ; 18      ;
; FIFO:TXF|inptr[11]                                           ; 18      ;
; FIFO:TXF|inptr[10]                                           ; 18      ;
; FIFO:TXF|inptr[9]                                            ; 18      ;
; FIFO:TXF|inptr[8]                                            ; 18      ;
; FIFO:TXF|inptr[7]                                            ; 18      ;
; FIFO:TXF|inptr[6]                                            ; 18      ;
; FIFO:TXF|inptr[5]                                            ; 18      ;
; FIFO:TXF|inptr[4]                                            ; 18      ;
; FIFO:TXF|inptr[3]                                            ; 18      ;
; FIFO:TXF|inptr[2]                                            ; 18      ;
; FIFO:TXF|inptr[1]                                            ; 18      ;
; FIFO:TXF|inptr[0]                                            ; 18      ;
; NWire_rcv:P_MIC|TB_state~2                                   ; 18      ;
; FIFO:TXF|Add1~59                                             ; 17      ;
; FIFO:TXF|Add1~58                                             ; 17      ;
; FIFO:TXF|Add1~57                                             ; 17      ;
; FIFO:TXF|Add1~56                                             ; 17      ;
; FIFO:TXF|Add1~55                                             ; 17      ;
; FIFO:TXF|Add1~54                                             ; 17      ;
; FIFO:TXF|Add1~53                                             ; 17      ;
; FIFO:TXF|Add1~52                                             ; 17      ;
; FIFO:TXF|Add1~51                                             ; 17      ;
; FIFO:TXF|Add1~50                                             ; 17      ;
; FIFO:TXF|Add1~49                                             ; 17      ;
; FIFO:TXF|Add1~48                                             ; 17      ;
; NWire_rcv:p_ser|tb_cnt~41                                    ; 17      ;
; I2S_rcv:J_MIC|Equal2~2                                       ; 17      ;
; Tx_fifo_ctrl:TXFC|Decoder3~1                                 ; 17      ;
; IF_PWM_state.PWM_I_AUDIO~0                                   ; 17      ;
; IF_PWM_state.PWM_LEFT~0                                      ; 17      ;
; Selector4~0                                                  ; 17      ;
; async_usb:usb1|FX_state.FX_F4~0                              ; 17      ;
; Tx_fifo_ctrl:TXFC|AD_state~5                                 ; 17      ;
; Tx_fifo_ctrl:TXFC|AD_state~4                                 ; 17      ;
; Tx_fifo_ctrl:TXFC|AD_state~3                                 ; 17      ;
; NWire_rcv:MDC[3].M_IQ|TB_state~4                             ; 17      ;
; NWire_rcv:MDC[2].M_IQ|TB_state~4                             ; 17      ;
; NWire_rcv:MDC[1].M_IQ|TB_state~4                             ; 17      ;
; NWire_rcv:p_ser|TB_state~4                                   ; 17      ;
; NWire_rcv:MDC[0].M_IQ|TB_state~4                             ; 17      ;
; NWire_xmit:CCxmit|NW_state~2                                 ; 17      ;
; NWire_xmit:M_LRAudio|NW_state~4                              ; 17      ;
; NWire_rcv:P_MIC|rdata~1                                      ; 16      ;
; NWire_rcv:SPD|rdata~1                                        ; 16      ;
; NWire_rcv:m_ver4|TB_state.TB_CALC~0                          ; 16      ;
; NWire_rcv:m_ver2|TB_state.TB_CALC~0                          ; 16      ;
; NWire_rcv:m_ver3|TB_state.TB_CALC~0                          ; 16      ;
; NWire_rcv:m_ser|TB_state.TB_CALC~0                           ; 16      ;
; NWire_rcv:p_ser|TB_state.TB_CALC~0                           ; 16      ;
; I2S_rcv:J_MIC|always0~1                                      ; 16      ;
; FIFO:RXF|mem~7                                               ; 16      ;
; IF_mic                                                       ; 16      ;
; IF_PWM_state.PWM_RIGHT~0                                     ; 16      ;
; IF_PWM_state.PWM_Q_AUDIO~0                                   ; 16      ;
; FIFO:TXF|mem~7                                               ; 16      ;
; FIFO:SPF|mem~6                                               ; 16      ;
; clk_lrclk_gen:lrgen|BCLK_cnt~22                              ; 16      ;
; always6~4                                                    ; 16      ;
; async_usb:usb1|FX_state~4                                    ; 16      ;
; IF_Alex[0][0]~4                                              ; 15      ;
; IF_Alex~3                                                    ; 15      ;
; Tx_fifo_ctrl:TXFC|Selector35~0                               ; 15      ;
; async_usb:usb1|FX_state~5                                    ; 15      ;
; NWire_rcv:MDC[3].M_IQ|tb_cnt~16                              ; 14      ;
; NWire_rcv:MDC[2].M_IQ|tb_cnt~16                              ; 14      ;
; NWire_rcv:MDC[1].M_IQ|tb_cnt~16                              ; 14      ;
; NWire_rcv:MDC[0].M_IQ|tb_cnt~18                              ; 14      ;
; NWire_rcv:P_MIC|tb_cnt~18                                    ; 14      ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|LessThan1~1   ; 14      ;
; NWire_rcv:m_ver4|TB_state~4                                  ; 14      ;
; NWire_rcv:m_ver2|TB_state~4                                  ; 14      ;
; NWire_rcv:m_ver3|TB_state~4                                  ; 14      ;
; NWire_rcv:m_ser|TB_state~4                                   ; 14      ;
; NWire_rcv:p_ser|TB_state~3                                   ; 14      ;
; NWire_rcv:P_MIC|TB_state~4                                   ; 14      ;
; NWire_rcv:SPD|TB_state~4                                     ; 14      ;
; sp_rcv_ctrl:SPC|sp_state                                     ; 14      ;
; NWire_xmit:CCxmit|NW_state~4                                 ; 14      ;
; NWire_xmit:M_LRAudio|NW_state~2                              ; 14      ;
; NWire_rcv:MDC[3].M_IQ|TB_state.TB_CALC~0                     ; 13      ;
; NWire_rcv:MDC[2].M_IQ|TB_state.TB_CALC~0                     ; 13      ;
; NWire_rcv:MDC[1].M_IQ|TB_state.TB_CALC~0                     ; 13      ;
; IF_bleed_cnt~15                                              ; 13      ;
; NWire_rcv:MDC[0].M_IQ|TB_state.TB_CALC~0                     ; 13      ;
; NWire_rcv:P_MIC|TB_state.TB_CALC~0                           ; 13      ;
; Tx_fifo_ctrl:TXFC|always2~2                                  ; 13      ;
; Tx_fifo_ctrl:TXFC|Tx_fifo_clr                                ; 13      ;
; led_blinker:BLINK_D1|LED_state~2                             ; 13      ;
; NWire_rcv:MDC[3].M_IQ|TB_state~3                             ; 13      ;
; NWire_rcv:MDC[2].M_IQ|TB_state~3                             ; 13      ;
; NWire_rcv:MDC[1].M_IQ|TB_state~3                             ; 13      ;
; NWire_rcv:MDC[0].M_IQ|TB_state~3                             ; 13      ;
; I2S_rcv:J_MIC|bc1                                            ; 12      ;
; I2S_rcv:J_IQ|bc1                                             ; 12      ;
; NWire_rcv:SPD|tb_cnt~16                                      ; 12      ;
; FIFO:TXF|always0~1                                           ; 12      ;
; NWire_rcv:m_ver4|TB_state~3                                  ; 12      ;
; NWire_rcv:m_ver2|TB_state~3                                  ; 12      ;
; NWire_rcv:m_ver3|TB_state~3                                  ; 12      ;
; NWire_rcv:m_ser|TB_state~3                                   ; 12      ;
; I2S_xmit:J_IQPWM|TLV_state~2                                 ; 12      ;
; IF_PWM_state~3                                               ; 12      ;
; IF_PWM_state~4                                               ; 12      ;
; NWire_rcv:m_ser|rcv_flag                                     ; 11      ;
; I2S_rcv:J_MIC|b_clk                                          ; 11      ;
; I2S_rcv:J_IQ|b_clk                                           ; 11      ;
; IF_PWM_state~2                                               ; 11      ;
; NWire_rcv:P_MIC|TB_state~3                                   ; 11      ;
; SPI_CS                                                       ; 10      ;
; NWire_rcv:m_ver4|rcv_flag                                    ; 10      ;
; NWire_rcv:m_ver2|rcv_flag                                    ; 10      ;
; NWire_rcv:m_ver3|rcv_flag                                    ; 10      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_SYNC2~0                   ; 10      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_SYNC1~0                   ; 10      ;
; async_usb:usb1|FX_state~16                                   ; 10      ;
; IF_SYNC_state.SYNC_START~0                                   ; 10      ;
; async_usb:usb1|Rx_fifo_wreq                                  ; 10      ;
; led_blinker:BLINK_D1|LED_state~3                             ; 10      ;
; NWire_rcv:MDC[3].M_IQ|tb_width[0]                            ; 10      ;
; NWire_rcv:MDC[2].M_IQ|tb_width[0]                            ; 10      ;
; NWire_rcv:MDC[1].M_IQ|tb_width[0]                            ; 10      ;
; NWire_rcv:m_ver4|tb_width[0]                                 ; 10      ;
; NWire_rcv:m_ver2|tb_width[0]                                 ; 10      ;
; NWire_rcv:m_ver3|tb_width[0]                                 ; 10      ;
; NWire_rcv:m_ser|tb_width[0]                                  ; 10      ;
; NWire_rcv:p_ser|tb_width[0]                                  ; 10      ;
; FIFO:RXF|inptr[10]                                           ; 10      ;
; FIFO:RXF|inptr[9]                                            ; 10      ;
; FIFO:RXF|inptr[8]                                            ; 10      ;
; FIFO:RXF|inptr[7]                                            ; 10      ;
; FIFO:RXF|inptr[6]                                            ; 10      ;
; FIFO:RXF|inptr[5]                                            ; 10      ;
; FIFO:RXF|inptr[4]                                            ; 10      ;
; FIFO:RXF|inptr[3]                                            ; 10      ;
; FIFO:RXF|inptr[2]                                            ; 10      ;
; FIFO:RXF|inptr[1]                                            ; 10      ;
; FIFO:RXF|inptr[0]                                            ; 10      ;
; NWire_rcv:MDC[0].M_IQ|tb_width[0]                            ; 10      ;
; NWire_rcv:P_MIC|tb_width[0]                                  ; 10      ;
; NWire_rcv:SPD|tb_width[0]                                    ; 10      ;
; led_blinker:BLINK_D1|led_timer[22]                           ; 10      ;
; Alex_manual~0                                                ; 9       ;
; NWire_rcv:m_ver4|rdata~1                                     ; 9       ;
; NWire_rcv:m_ver2|rdata~1                                     ; 9       ;
; NWire_rcv:m_ver3|rdata~1                                     ; 9       ;
; NWire_rcv:m_ser|rdata~1                                      ; 9       ;
; FIFO:RXF|Add1~32                                             ; 9       ;
; FIFO:RXF|Add1~29                                             ; 9       ;
; FIFO:RXF|Add1~26                                             ; 9       ;
; FIFO:RXF|Add1~23                                             ; 9       ;
; FIFO:RXF|Add1~20                                             ; 9       ;
; FIFO:RXF|Add1~17                                             ; 9       ;
; FIFO:RXF|Add1~14                                             ; 9       ;
; FIFO:RXF|Add1~11                                             ; 9       ;
; FIFO:RXF|Add1~8                                              ; 9       ;
; FIFO:RXF|Add1~5                                              ; 9       ;
; FIFO:RXF|Add1~2                                              ; 9       ;
; NWire_rcv:m_ser|xrcv_rdy                                     ; 9       ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Equal0~3      ; 9       ;
; Selector2~0                                                  ; 9       ;
; IF_Rx_ctrl_0[2]                                              ; 9       ;
; led_blinker:BLINK_D4|LED_state~2                             ; 9       ;
; NWire_rcv:m_ver4|xrcv_rdy                                    ; 8       ;
; NWire_rcv:m_ver2|xrcv_rdy                                    ; 8       ;
; NWire_rcv:m_ver3|xrcv_rdy                                    ; 8       ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_ERR~0                          ; 8       ;
; gpio_control:gpio_controlSDR|gpio_oport:port2reg|always0~0   ; 8       ;
; gpio_control:gpio_controlSDR|gpio_oport:port1reg|always0~1   ; 8       ;
; led_blinker:BLINK_D1|LED_state~4                             ; 8       ;
; led_blinker:BLINK_D1|bit_sel[0]                              ; 8       ;
; led_blinker:BLINK_D4|LED_state~3                             ; 8       ;
; NWire_rcv:MDC[3].M_IQ|DBrise                                 ; 8       ;
; NWire_rcv:MDC[2].M_IQ|DBrise                                 ; 8       ;
; NWire_rcv:MDC[1].M_IQ|DBrise                                 ; 8       ;
; NWire_rcv:m_ver4|DBrise                                      ; 8       ;
; NWire_rcv:m_ver2|DBrise                                      ; 8       ;
; NWire_rcv:m_ver3|DBrise                                      ; 8       ;
; NWire_rcv:m_ser|DBrise                                       ; 8       ;
; NWire_rcv:p_ser|DBrise                                       ; 8       ;
; NWire_rcv:MDC[0].M_IQ|DBrise                                 ; 8       ;
; NWire_rcv:P_MIC|DBrise                                       ; 8       ;
; NWire_rcv:SPD|DBrise                                         ; 8       ;
; clk_lrclk_gen:lrgen|Brise                                    ; 8       ;
; clk_lrclk_gen:lrgen|Bfall                                    ; 8       ;
; async_usb:usb1|FX_state~6                                    ; 8       ;
; led_blinker:BLINK_D4|led_timer[22]                           ; 8       ;
; led_blinker:BLINK_D4|led_timer[21]                           ; 8       ;
; clk_lrclk_gen:clrgen|LRCLK                                   ; 8       ;
; IF_Rx_ctrl_4[2]                                              ; 7       ;
; IF_Rx_ctrl_4[1]                                              ; 7       ;
; IF_Rx_ctrl_4[0]                                              ; 7       ;
; IF_Rx_ctrl_3[6]                                              ; 7       ;
; IF_Rx_ctrl_2[6]                                              ; 7       ;
; IF_Rx_ctrl_3[5]                                              ; 7       ;
; IF_Rx_ctrl_3[4]                                              ; 7       ;
; IF_Rx_ctrl_3[3]                                              ; 7       ;
; IF_Rx_ctrl_3[2]                                              ; 7       ;
; IF_Rx_ctrl_3[1]                                              ; 7       ;
; IF_Rx_ctrl_3[0]                                              ; 7       ;
; IF_Rx_ctrl_1[4]                                              ; 7       ;
; IF_Rx_ctrl_4[6]                                              ; 7       ;
; Tx_fifo_ctrl:TXFC|Selector35~10                              ; 7       ;
; I2S_rcv:J_IQ|xlrclk                                          ; 7       ;
; IF_Rx_ctrl_4[3]                                              ; 7       ;
; IF_Rx_ctrl_4[5]                                              ; 7       ;
; IF_Rx_ctrl_4[4]                                              ; 7       ;
; NWire_xmit:CCxmit|always0~1                                  ; 7       ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_PAD_CHK~0                      ; 7       ;
; NWire_xmit:CCxmit|Equal4~0                                   ; 7       ;
; led_blinker:BLINK_D1|bit_sel[1]                              ; 7       ;
; IF_Rx_ctrl_0[1]                                              ; 7       ;
; IF_Rx_ctrl_0[4]                                              ; 7       ;
; led_blinker:BLINK_D1|led_code[0]                             ; 7       ;
; I2S_xmit:J_IQPWM|TLV_state~3                                 ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[3]                              ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[1]                              ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[7]                              ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[6]                              ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[5]                              ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[4]                              ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[2]                              ; 7       ;
; IF_SYNC_state~3                                              ; 7       ;
; IF_SYNC_state~2                                              ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[0]                              ; 7       ;
; clk_lrclk_gen:clrgen|Bfall                                   ; 7       ;
; led_blinker:BLINK_D4|led_timer[20]                           ; 7       ;
; led_blinker:BLINK_D4|led_timer[13]                           ; 7       ;
; led_blinker:BLINK_D4|led_timer[12]                           ; 7       ;
; led_blinker:BLINK_D4|led_timer[14]                           ; 7       ;
; led_blinker:BLINK_D4|led_timer[18]                           ; 7       ;
; led_blinker:BLINK_D4|led_timer[17]                           ; 7       ;
; led_blinker:BLINK_D1|led_timer[24]                           ; 7       ;
; led_blinker:BLINK_D1|led_timer[21]                           ; 7       ;
; led_blinker:BLINK_D1|led_timer[13]                           ; 7       ;
; led_blinker:BLINK_D1|led_timer[12]                           ; 7       ;
; led_blinker:BLINK_D1|led_timer[14]                           ; 7       ;
; led_blinker:BLINK_D1|led_timer[20]                           ; 7       ;
; led_blinker:BLINK_D1|led_timer[25]                           ; 7       ;
; led_blinker:BLINK_D1|led_timer[23]                           ; 7       ;
; IF_Rx_ctrl_2[7]                                              ; 6       ;
; IF_Rx_ctrl_3[7]                                              ; 6       ;
; IF_Rx_ctrl_2[5]                                              ; 6       ;
; IF_Rx_ctrl_2[4]                                              ; 6       ;
; IF_Rx_ctrl_2[3]                                              ; 6       ;
; IF_Rx_ctrl_2[2]                                              ; 6       ;
; IF_Rx_ctrl_2[1]                                              ; 6       ;
; IF_Rx_ctrl_2[0]                                              ; 6       ;
; I2S_rcv:J_MIC|lr1                                            ; 6       ;
; IF_Rx_ctrl_1[3]                                              ; 6       ;
; IF_Rx_ctrl_1[7]                                              ; 6       ;
; I2S_rcv:J_MIC|xlrclk                                         ; 6       ;
; IF_Rx_ctrl_1[2]                                              ; 6       ;
; I2S_rcv:J_IQ|lr1                                             ; 6       ;
; IF_Rx_ctrl_1[5]                                              ; 6       ;
; IF_conf[0]                                                   ; 6       ;
; IF_Rx_ctrl_4[7]                                              ; 6       ;
; NWire_xmit:CCxmit|Equal0~2                                   ; 6       ;
; led_blinker:BLINK_D4|bit_sel[0]                              ; 6       ;
; led_blinker:BLINK_D4|LED_state~4                             ; 6       ;
; led_blinker:BLINK_D4|LED_state.LED_ERR~0                     ; 6       ;
; IF_Rx_ctrl_1[6]                                              ; 6       ;
; led_blinker:BLINK_D1|LED_state.LED_ERR~0                     ; 6       ;
; NWire_xmit:M_LRAudio|Equal4~2                                ; 6       ;
; IF_Rx_ctrl_1[1]                                              ; 6       ;
; IF_Rx_ctrl_0[3]                                              ; 6       ;
; IF_Rx_ctrl_1[0]                                              ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[11]                           ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[9]                            ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[10]                           ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[7]                            ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[8]                            ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[5]                            ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[6]                            ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[3]                            ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[4]                            ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[1]                            ; 6       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[2]                            ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[11]                           ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[9]                            ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[10]                           ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[7]                            ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[8]                            ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[5]                            ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[6]                            ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[3]                            ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[4]                            ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[1]                            ; 6       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[2]                            ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[11]                           ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[9]                            ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[10]                           ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[7]                            ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[8]                            ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[5]                            ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[6]                            ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[3]                            ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[4]                            ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[1]                            ; 6       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[2]                            ; 6       ;
; NWire_rcv:m_ver4|tb_width[9]                                 ; 6       ;
; NWire_rcv:m_ver4|tb_width[10]                                ; 6       ;
; NWire_rcv:m_ver4|tb_width[11]                                ; 6       ;
; NWire_rcv:m_ver4|tb_width[12]                                ; 6       ;
; NWire_rcv:m_ver4|tb_width[13]                                ; 6       ;
; NWire_rcv:m_ver4|tb_width[14]                                ; 6       ;
; NWire_rcv:m_ver4|tb_width[15]                                ; 6       ;
; NWire_rcv:m_ver4|tb_width[8]                                 ; 6       ;
; NWire_rcv:m_ver4|tb_width[7]                                 ; 6       ;
; NWire_rcv:m_ver4|tb_width[6]                                 ; 6       ;
; NWire_rcv:m_ver4|tb_width[5]                                 ; 6       ;
; NWire_rcv:m_ver4|tb_width[4]                                 ; 6       ;
; NWire_rcv:m_ver4|tb_width[3]                                 ; 6       ;
; NWire_rcv:m_ver4|tb_width[2]                                 ; 6       ;
; NWire_rcv:m_ver4|tb_width[1]                                 ; 6       ;
; NWire_rcv:m_ver2|tb_width[9]                                 ; 6       ;
; NWire_rcv:m_ver2|tb_width[10]                                ; 6       ;
; NWire_rcv:m_ver2|tb_width[11]                                ; 6       ;
; NWire_rcv:m_ver2|tb_width[12]                                ; 6       ;
; NWire_rcv:m_ver2|tb_width[13]                                ; 6       ;
; NWire_rcv:m_ver2|tb_width[14]                                ; 6       ;
; NWire_rcv:m_ver2|tb_width[15]                                ; 6       ;
; NWire_rcv:m_ver2|tb_width[8]                                 ; 6       ;
; NWire_rcv:m_ver2|tb_width[7]                                 ; 6       ;
; NWire_rcv:m_ver2|tb_width[6]                                 ; 6       ;
; NWire_rcv:m_ver2|tb_width[5]                                 ; 6       ;
; NWire_rcv:m_ver2|tb_width[4]                                 ; 6       ;
; NWire_rcv:m_ver2|tb_width[3]                                 ; 6       ;
; NWire_rcv:m_ver2|tb_width[2]                                 ; 6       ;
; NWire_rcv:m_ver2|tb_width[1]                                 ; 6       ;
; NWire_rcv:m_ver3|tb_width[9]                                 ; 6       ;
; NWire_rcv:m_ver3|tb_width[10]                                ; 6       ;
; NWire_rcv:m_ver3|tb_width[11]                                ; 6       ;
; NWire_rcv:m_ver3|tb_width[12]                                ; 6       ;
; NWire_rcv:m_ver3|tb_width[13]                                ; 6       ;
; NWire_rcv:m_ver3|tb_width[14]                                ; 6       ;
; NWire_rcv:m_ver3|tb_width[15]                                ; 6       ;
; NWire_rcv:m_ver3|tb_width[8]                                 ; 6       ;
; NWire_rcv:m_ver3|tb_width[7]                                 ; 6       ;
; NWire_rcv:m_ver3|tb_width[6]                                 ; 6       ;
; NWire_rcv:m_ver3|tb_width[5]                                 ; 6       ;
; NWire_rcv:m_ver3|tb_width[4]                                 ; 6       ;
; NWire_rcv:m_ver3|tb_width[3]                                 ; 6       ;
; NWire_rcv:m_ver3|tb_width[2]                                 ; 6       ;
; NWire_rcv:m_ver3|tb_width[1]                                 ; 6       ;
; NWire_rcv:m_ser|tb_width[9]                                  ; 6       ;
; NWire_rcv:m_ser|tb_width[10]                                 ; 6       ;
; NWire_rcv:m_ser|tb_width[11]                                 ; 6       ;
; NWire_rcv:m_ser|tb_width[12]                                 ; 6       ;
; NWire_rcv:m_ser|tb_width[13]                                 ; 6       ;
; NWire_rcv:m_ser|tb_width[14]                                 ; 6       ;
; NWire_rcv:m_ser|tb_width[15]                                 ; 6       ;
; NWire_rcv:m_ser|tb_width[8]                                  ; 6       ;
; NWire_rcv:m_ser|tb_width[7]                                  ; 6       ;
; NWire_rcv:m_ser|tb_width[6]                                  ; 6       ;
; NWire_rcv:m_ser|tb_width[5]                                  ; 6       ;
; NWire_rcv:m_ser|tb_width[4]                                  ; 6       ;
; NWire_rcv:m_ser|tb_width[3]                                  ; 6       ;
; NWire_rcv:m_ser|tb_width[2]                                  ; 6       ;
; NWire_rcv:m_ser|tb_width[1]                                  ; 6       ;
; NWire_rcv:p_ser|tb_width[13]                                 ; 6       ;
; NWire_rcv:p_ser|tb_width[14]                                 ; 6       ;
; NWire_rcv:p_ser|tb_width[12]                                 ; 6       ;
; NWire_rcv:p_ser|tb_width[1]                                  ; 6       ;
; NWire_rcv:p_ser|tb_width[2]                                  ; 6       ;
; NWire_rcv:p_ser|tb_width[3]                                  ; 6       ;
; NWire_rcv:p_ser|tb_width[4]                                  ; 6       ;
; NWire_rcv:p_ser|tb_width[5]                                  ; 6       ;
; NWire_rcv:p_ser|tb_width[6]                                  ; 6       ;
; NWire_rcv:p_ser|tb_width[7]                                  ; 6       ;
; NWire_rcv:p_ser|tb_width[8]                                  ; 6       ;
; NWire_rcv:p_ser|tb_width[9]                                  ; 6       ;
; NWire_rcv:p_ser|tb_width[10]                                 ; 6       ;
; NWire_rcv:p_ser|tb_width[11]                                 ; 6       ;
; FIFO:SPF|inptr[9]                                            ; 6       ;
; FIFO:SPF|inptr[8]                                            ; 6       ;
; FIFO:SPF|inptr[7]                                            ; 6       ;
; FIFO:SPF|inptr[6]                                            ; 6       ;
; FIFO:SPF|inptr[5]                                            ; 6       ;
; FIFO:SPF|inptr[4]                                            ; 6       ;
; FIFO:SPF|inptr[3]                                            ; 6       ;
; FIFO:SPF|inptr[2]                                            ; 6       ;
; FIFO:SPF|inptr[1]                                            ; 6       ;
; FIFO:SPF|inptr[0]                                            ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[11]                           ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[10]                           ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[9]                            ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[8]                            ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[7]                            ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[6]                            ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[5]                            ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[4]                            ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[3]                            ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[2]                            ; 6       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[1]                            ; 6       ;
; NWire_rcv:P_MIC|tb_width[11]                                 ; 6       ;
; NWire_rcv:P_MIC|tb_width[10]                                 ; 6       ;
; NWire_rcv:P_MIC|tb_width[9]                                  ; 6       ;
; NWire_rcv:P_MIC|tb_width[8]                                  ; 6       ;
; NWire_rcv:P_MIC|tb_width[7]                                  ; 6       ;
; NWire_rcv:P_MIC|tb_width[6]                                  ; 6       ;
; NWire_rcv:P_MIC|tb_width[5]                                  ; 6       ;
; NWire_rcv:P_MIC|tb_width[4]                                  ; 6       ;
; NWire_rcv:P_MIC|tb_width[3]                                  ; 6       ;
; NWire_rcv:P_MIC|tb_width[2]                                  ; 6       ;
; NWire_rcv:P_MIC|tb_width[1]                                  ; 6       ;
; NWire_rcv:SPD|tb_width[9]                                    ; 6       ;
; NWire_rcv:SPD|tb_width[8]                                    ; 6       ;
; NWire_rcv:SPD|tb_width[7]                                    ; 6       ;
; NWire_rcv:SPD|tb_width[6]                                    ; 6       ;
; NWire_rcv:SPD|tb_width[5]                                    ; 6       ;
; NWire_rcv:SPD|tb_width[4]                                    ; 6       ;
; NWire_rcv:SPD|tb_width[3]                                    ; 6       ;
; NWire_rcv:SPD|tb_width[2]                                    ; 6       ;
; NWire_rcv:SPD|tb_width[1]                                    ; 6       ;
; FIFO:RXF|usedw[10]                                           ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[15]                             ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[14]                             ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[13]                             ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[12]                             ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[11]                             ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[10]                             ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[9]                              ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[8]                              ; 6       ;
; NWire_xmit:M_LRAudio|bcnt[7]                                 ; 6       ;
; NWire_xmit:M_LRAudio|bcnt[5]                                 ; 6       ;
; NWire_xmit:M_LRAudio|bcnt[2]                                 ; 6       ;
; NWire_xmit:M_LRAudio|bcnt[0]                                 ; 6       ;
; NWire_xmit:M_LRAudio|bcnt[6]                                 ; 6       ;
; led_blinker:BLINK_D4|led_timer[25]                           ; 6       ;
; led_blinker:BLINK_D4|led_timer[23]                           ; 6       ;
; led_blinker:BLINK_D4|led_timer[11]                           ; 6       ;
; led_blinker:BLINK_D4|led_timer[15]                           ; 6       ;
; led_blinker:BLINK_D4|led_timer[16]                           ; 6       ;
; led_blinker:BLINK_D4|led_timer[19]                           ; 6       ;
; led_blinker:BLINK_D1|led_timer[19]                           ; 6       ;
; led_blinker:BLINK_D1|led_timer[18]                           ; 6       ;
; led_blinker:BLINK_D1|led_timer[11]                           ; 6       ;
; led_blinker:BLINK_D1|led_timer[15]                           ; 6       ;
; led_blinker:BLINK_D1|led_timer[17]                           ; 6       ;
; led_blinker:BLINK_D1|led_timer[16]                           ; 6       ;
; IF_duplex                                                    ; 5       ;
; I2S_rcv:J_MIC|Equal0~1                                       ; 5       ;
; Tx_fifo_ctrl:TXFC|AD_timer~3                                 ; 5       ;
; I2S_rcv:J_IQ|Equal0~1                                        ; 5       ;
; FIFO:SPF|Add1~29                                             ; 5       ;
; FIFO:SPF|Add1~26                                             ; 5       ;
; FIFO:SPF|Add1~23                                             ; 5       ;
; FIFO:SPF|Add1~20                                             ; 5       ;
; FIFO:SPF|Add1~17                                             ; 5       ;
; FIFO:SPF|Add1~14                                             ; 5       ;
; FIFO:SPF|Add1~11                                             ; 5       ;
; FIFO:SPF|Add1~8                                              ; 5       ;
; FIFO:SPF|Add1~5                                              ; 5       ;
; FIFO:SPF|Add1~2                                              ; 5       ;
; Tx_fifo_ctrl:TXFC|Equal3~2                                   ; 5       ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; 5       ;
; IF_last_chan[0]~0                                            ; 5       ;
; IF_merc[2]                                                   ; 5       ;
; NWire_xmit:M_LRAudio|always2~1                               ; 5       ;
; clk_lrclk_gen:clrgen|BCLK_cnt[0]                             ; 5       ;
; NWire_xmit:M_LRAudio|bcnt~1                                  ; 5       ;
; led_blinker:BLINK_D4|led_code[0]                             ; 5       ;
; IF_DFS1                                                      ; 5       ;
; IF_DFS0                                                      ; 5       ;
; NWire_rcv:p_ser|tb_cnt[16]                                   ; 5       ;
; NWire_rcv:SPD|tb_cnt[11]                                     ; 5       ;
; NWire_rcv:SPD|tb_cnt[10]                                     ; 5       ;
; NWire_rcv:SPD|tb_cnt[9]                                      ; 5       ;
; IF_SYNC_state~4                                              ; 5       ;
; FIFO:RXF|usedw[9]                                            ; 5       ;
; FIFO:RXF|usedw[4]                                            ; 5       ;
; FIFO:RXF|usedw[3]                                            ; 5       ;
; NWire_xmit:CCxmit|bcnt[7]                                    ; 5       ;
; NWire_xmit:M_LRAudio|bcnt[3]                                 ; 5       ;
; NWire_xmit:M_LRAudio|bcnt[1]                                 ; 5       ;
; NWire_xmit:M_LRAudio|bcnt[4]                                 ; 5       ;
; led_blinker:BLINK_D4|led_timer[24]                           ; 5       ;
; led_blinker:BLINK_D4|led_timer[10]                           ; 5       ;
; led_blinker:BLINK_D4|led_timer[9]                            ; 5       ;
; led_blinker:BLINK_D1|led_timer[10]                           ; 5       ;
; led_blinker:BLINK_D1|led_timer[9]                            ; 5       ;
; always9~2                                                    ; 4       ;
; FIFO:RXF|q[8]                                                ; 4       ;
; FIFO:RXF|q[9]                                                ; 4       ;
; FIFO:RXF|q[7]                                                ; 4       ;
; FIFO:RXF|q[10]                                               ; 4       ;
; FIFO:RXF|q[6]                                                ; 4       ;
; FIFO:RXF|q[11]                                               ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][13]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][13]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][13]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][11]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][11]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][12]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][12]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][11]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][12]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][9]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][9]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][10]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][10]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][9]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][10]                          ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][7]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][7]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][8]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][8]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][7]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][8]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][5]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][5]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][6]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][6]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][5]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][6]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][0]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][0]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][1]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][1]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][2]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][2]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][3]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][3]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][4]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][4]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][0]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][1]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][2]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][3]                           ; 4       ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][4]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][13]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][13]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][13]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][11]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][11]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][12]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][12]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][11]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][12]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][9]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][9]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][10]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][10]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][9]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][10]                          ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][7]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][7]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][8]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][8]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][7]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][8]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][5]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][5]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][6]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][6]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][5]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][6]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][1]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][1]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][2]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][3]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][3]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][4]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][3]                           ; 4       ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][4]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][13]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][13]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][13]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][11]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][11]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][12]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][12]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][11]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][12]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][9]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][9]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][10]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][10]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][9]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][10]                          ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][7]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][7]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][8]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][8]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][7]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][8]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][5]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][5]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][6]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][5]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][6]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][2]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][1]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]                           ; 4       ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][4]                           ; 4       ;
; FIFO:RXF|q[5]                                                ; 4       ;
; FIFO:RXF|q[12]                                               ; 4       ;
; FIFO:RXF|q[4]                                                ; 4       ;
; FIFO:RXF|q[13]                                               ; 4       ;
; FIFO:RXF|q[3]                                                ; 4       ;
; FIFO:RXF|q[14]                                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][0]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][1]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][2]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][3]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][4]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][5]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][6]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][7]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][8]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][9]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][10]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][11]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][12]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][13]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][14]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][15]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][16]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[2][17]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][0]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][1]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][2]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][3]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][4]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][5]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][6]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][7]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][8]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][9]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][10]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][11]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][12]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][13]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][14]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][15]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][16]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[1][17]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][0]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][1]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][2]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][3]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][4]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][5]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][6]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][7]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][8]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][9]                                ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][10]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][11]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][12]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][13]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][14]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][15]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][16]                               ; 4       ;
; NWire_rcv:m_ver4|DB_LEN[0][17]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][0]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][1]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][2]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][3]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][4]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][5]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][6]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][7]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][8]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][9]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][10]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][11]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][12]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][13]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][14]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][15]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][16]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[2][17]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][0]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][1]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][2]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][3]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][4]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][5]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][6]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][7]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][8]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][9]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][10]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][11]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][12]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][13]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][14]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][15]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][16]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[1][17]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][0]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][1]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][2]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][3]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][4]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][5]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][6]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][7]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][8]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][9]                                ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][10]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][11]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][12]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][13]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][14]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][15]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][16]                               ; 4       ;
; NWire_rcv:m_ver2|DB_LEN[0][17]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][0]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][1]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][2]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][3]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][4]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][5]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][6]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][7]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][8]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][9]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][10]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][11]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][12]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][13]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][14]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][15]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][16]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[2][17]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][0]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][1]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][2]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][3]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][4]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][5]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][6]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][7]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][8]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][9]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][10]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][11]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][12]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][13]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][14]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][15]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][16]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[1][17]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][0]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][1]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][2]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][3]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][4]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][5]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][6]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][7]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][8]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][9]                                ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][10]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][11]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][12]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][13]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][14]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][15]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][16]                               ; 4       ;
; NWire_rcv:m_ver3|DB_LEN[0][17]                               ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][0]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][1]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][2]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][3]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][4]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][5]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][6]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][7]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][8]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][9]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][10]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][11]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][12]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][13]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][14]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][15]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][16]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[2][17]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][0]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][1]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][2]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][3]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][4]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][5]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][6]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][7]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][8]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][9]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][10]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][11]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][12]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][13]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][14]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][15]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][16]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[1][17]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][0]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][1]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][2]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][3]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][4]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][5]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][6]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][7]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][8]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][9]                                 ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][10]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][11]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][12]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][13]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][14]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][15]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][16]                                ; 4       ;
; NWire_rcv:m_ser|DB_LEN[0][17]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][0]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][1]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][2]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][3]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][4]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][5]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][6]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][7]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][8]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][9]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][10]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][11]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][12]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][13]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][14]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][15]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[2][16]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][0]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][1]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][2]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][3]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][4]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][5]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][6]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][7]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][8]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][9]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][10]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][11]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][12]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][13]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][14]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][15]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[1][16]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][0]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][1]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][2]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][3]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][4]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][5]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][6]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][7]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][8]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][9]                                 ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][10]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][11]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][12]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][13]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][14]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][15]                                ; 4       ;
; NWire_rcv:p_ser|DB_LEN[0][16]                                ; 4       ;
; FIFO:RXF|q[2]                                                ; 4       ;
; FIFO:RXF|q[15]                                               ; 4       ;
; debounce:de_dot|count[18]                                    ; 4       ;
+--------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                              ;
+-------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 8    ; None ; M4K_X27_Y16, M4K_X27_Y15, M4K_X27_Y18, M4K_X27_Y17, M4K_X11_Y16, M4K_X11_Y15, M4K_X11_Y18, M4K_X11_Y17                                                                                                ;
; FIFO:SPF|altsyncram:mem_rtl_0|altsyncram_s0h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 4    ; None ; M4K_X27_Y8, M4K_X27_Y7, M4K_X27_Y9, M4K_X27_Y10                                                                                                                                                       ;
; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; None ; M4K_X11_Y8, M4K_X11_Y7, M4K_X11_Y4, M4K_X11_Y5, M4K_X27_Y4, M4K_X27_Y13, M4K_X27_Y6, M4K_X11_Y6, M4K_X11_Y13, M4K_X11_Y12, M4K_X11_Y9, M4K_X11_Y10, M4K_X11_Y11, M4K_X27_Y11, M4K_X27_Y5, M4K_X27_Y12 ;
+-------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 10,164 / 26,052 ( 39 % ) ;
; C16 interconnects          ; 92 / 1,156 ( 8 % )       ;
; C4 interconnects           ; 5,165 / 17,952 ( 29 % )  ;
; Direct links               ; 2,031 / 26,052 ( 8 % )   ;
; Global clocks              ; 5 / 8 ( 63 % )           ;
; Local interconnects        ; 3,312 / 8,256 ( 40 % )   ;
; R24 interconnects          ; 151 / 1,020 ( 15 % )     ;
; R4 interconnects           ; 5,682 / 22,440 ( 25 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.34) ; Number of LABs  (Total = 511) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 2                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 4                             ;
; 10                                          ; 0                             ;
; 11                                          ; 6                             ;
; 12                                          ; 9                             ;
; 13                                          ; 20                            ;
; 14                                          ; 18                            ;
; 15                                          ; 53                            ;
; 16                                          ; 394                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.96) ; Number of LABs  (Total = 511) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 429                           ;
; 1 Clock enable                     ; 229                           ;
; 1 Sync. clear                      ; 163                           ;
; 1 Sync. load                       ; 45                            ;
; 2 Clock enables                    ; 82                            ;
; 2 Clocks                           ; 56                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.51) ; Number of LABs  (Total = 511) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 1                             ;
; 3                                            ; 18                            ;
; 4                                            ; 4                             ;
; 5                                            ; 12                            ;
; 6                                            ; 5                             ;
; 7                                            ; 11                            ;
; 8                                            ; 5                             ;
; 9                                            ; 10                            ;
; 10                                           ; 6                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 11                            ;
; 14                                           ; 20                            ;
; 15                                           ; 21                            ;
; 16                                           ; 21                            ;
; 17                                           ; 6                             ;
; 18                                           ; 11                            ;
; 19                                           ; 19                            ;
; 20                                           ; 22                            ;
; 21                                           ; 17                            ;
; 22                                           ; 33                            ;
; 23                                           ; 47                            ;
; 24                                           ; 22                            ;
; 25                                           ; 19                            ;
; 26                                           ; 15                            ;
; 27                                           ; 11                            ;
; 28                                           ; 39                            ;
; 29                                           ; 25                            ;
; 30                                           ; 23                            ;
; 31                                           ; 30                            ;
; 32                                           ; 16                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.13) ; Number of LABs  (Total = 511) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 34                            ;
; 2                                               ; 20                            ;
; 3                                               ; 24                            ;
; 4                                               ; 29                            ;
; 5                                               ; 39                            ;
; 6                                               ; 40                            ;
; 7                                               ; 42                            ;
; 8                                               ; 38                            ;
; 9                                               ; 21                            ;
; 10                                              ; 28                            ;
; 11                                              ; 26                            ;
; 12                                              ; 22                            ;
; 13                                              ; 25                            ;
; 14                                              ; 16                            ;
; 15                                              ; 18                            ;
; 16                                              ; 62                            ;
; 17                                              ; 3                             ;
; 18                                              ; 4                             ;
; 19                                              ; 8                             ;
; 20                                              ; 1                             ;
; 21                                              ; 8                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.59) ; Number of LABs  (Total = 511) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 4                             ;
; 4                                            ; 7                             ;
; 5                                            ; 9                             ;
; 6                                            ; 12                            ;
; 7                                            ; 17                            ;
; 8                                            ; 9                             ;
; 9                                            ; 16                            ;
; 10                                           ; 14                            ;
; 11                                           ; 13                            ;
; 12                                           ; 10                            ;
; 13                                           ; 32                            ;
; 14                                           ; 31                            ;
; 15                                           ; 22                            ;
; 16                                           ; 26                            ;
; 17                                           ; 24                            ;
; 18                                           ; 21                            ;
; 19                                           ; 12                            ;
; 20                                           ; 11                            ;
; 21                                           ; 23                            ;
; 22                                           ; 17                            ;
; 23                                           ; 19                            ;
; 24                                           ; 18                            ;
; 25                                           ; 14                            ;
; 26                                           ; 16                            ;
; 27                                           ; 16                            ;
; 28                                           ; 13                            ;
; 29                                           ; 19                            ;
; 30                                           ; 20                            ;
; 31                                           ; 32                            ;
; 32                                           ; 7                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; On                  ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                              ;
+---------------------------------+----------------------+-------------------+
; Source Clock(s)                 ; Destination Clock(s) ; Delay Added in ns ;
+---------------------------------+----------------------+-------------------+
; cm3|altpll_component|pll|clk[0] ; IF_clk               ; 512.2             ;
; IF_clk,C5                       ; C5                   ; 85.4              ;
+---------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                ;
+---------------------------------+----------------------------------------+-------------------+
; Source Register                 ; Destination Register                   ; Delay Added in ns ;
+---------------------------------+----------------------------------------+-------------------+
; clk_lrclk_gen:clrgen|BCLK       ; clk_lrclk_gen:clrgen|BCLK              ; 5.983             ;
; clk_lrclk_gen:clrgen|BCLK       ; I2S_rcv:J_MIC|bc0                      ; 3.519             ;
; NWire_rcv:MDC[1].M_IQ|idata[11] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[11] ; 3.263             ;
; NWire_rcv:MDC[1].M_IQ|idata[24] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[24] ; 3.263             ;
; NWire_rcv:MDC[1].M_IQ|idata[41] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[41] ; 3.263             ;
; NWire_rcv:MDC[1].M_IQ|idata[26] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[26] ; 3.263             ;
; NWire_rcv:MDC[3].M_IQ|idata[27] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[27] ; 3.263             ;
; NWire_rcv:MDC[1].M_IQ|idata[40] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[40] ; 3.263             ;
; NWire_rcv:MDC[1].M_IQ|idata[8]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[8]  ; 3.263             ;
; NWire_rcv:MDC[1].M_IQ|idata[42] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[42] ; 3.263             ;
; NWire_rcv:MDC[1].M_IQ|idata[32] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[32] ; 3.263             ;
; NWire_rcv:MDC[1].M_IQ|idata[35] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[35] ; 3.038             ;
; NWire_rcv:MDC[2].M_IQ|idata[36] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[36] ; 3.038             ;
; NWire_rcv:MDC[1].M_IQ|idata[18] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[18] ; 3.038             ;
; NWire_rcv:MDC[2].M_IQ|idata[32] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[32] ; 3.038             ;
; NWire_rcv:MDC[1].M_IQ|idata[37] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[37] ; 3.025             ;
; NWire_rcv:P_MIC|idata[13]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[13]       ; 3.024             ;
; NWire_rcv:P_MIC|idata[9]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[9]        ; 3.024             ;
; NWire_rcv:P_MIC|idata[11]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[11]       ; 3.024             ;
; NWire_rcv:P_MIC|idata[15]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[15]       ; 3.024             ;
; NWire_rcv:MDC[3].M_IQ|idata[31] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[31] ; 3.022             ;
; NWire_rcv:MDC[0].M_IQ|idata[47] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[47] ; 3.022             ;
; clk_lrclk_gen:clrgen|Bfall      ; clk_lrclk_gen:clrgen|BCLK              ; 2.991             ;
; clk_lrclk_gen:clrgen|Brise      ; clk_lrclk_gen:clrgen|BCLK              ; 2.991             ;
; NWire_rcv:MDC[1].M_IQ|idata[28] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[28] ; 2.987             ;
; NWire_rcv:SPD|irdy              ; NWire_rcv:SPD|DIFF_CLK.xr0             ; 2.954             ;
; NWire_rcv:MDC[2].M_IQ|idata[18] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[18] ; 2.949             ;
; NWire_rcv:MDC[3].M_IQ|idata[22] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[22] ; 2.949             ;
; NWire_rcv:P_MIC|idata[10]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[10]       ; 2.939             ;
; NWire_rcv:P_MIC|idata[12]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[12]       ; 2.939             ;
; NWire_rcv:MDC[1].M_IQ|idata[30] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[30] ; 2.923             ;
; NWire_rcv:MDC[0].M_IQ|idata[9]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[9]  ; 2.918             ;
; NWire_rcv:MDC[1].M_IQ|idata[15] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[15] ; 2.804             ;
; NWire_rcv:MDC[2].M_IQ|idata[20] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[20] ; 2.778             ;
; NWire_rcv:P_MIC|idata[2]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[2]        ; 2.606             ;
; NWire_rcv:SPD|idata[9]          ; NWire_rcv:SPD|DIFF_CLK.xd0[9]          ; 2.606             ;
; NWire_rcv:MDC[3].M_IQ|idata[5]  ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[5]  ; 2.605             ;
; NWire_rcv:MDC[1].M_IQ|idata[33] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[33] ; 2.605             ;
; NWire_rcv:MDC[1].M_IQ|idata[27] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[27] ; 2.604             ;
; NWire_rcv:SPD|idata[6]          ; NWire_rcv:SPD|DIFF_CLK.xd0[6]          ; 2.603             ;
; NWire_rcv:SPD|idata[11]         ; NWire_rcv:SPD|DIFF_CLK.xd0[11]         ; 2.603             ;
; NWire_rcv:SPD|idata[7]          ; NWire_rcv:SPD|DIFF_CLK.xd0[7]          ; 2.603             ;
; NWire_rcv:P_MIC|idata[7]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[7]        ; 2.603             ;
; NWire_rcv:MDC[3].M_IQ|idata[30] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[30] ; 2.602             ;
; NWire_rcv:MDC[1].M_IQ|idata[10] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[10] ; 2.597             ;
; NWire_rcv:MDC[1].M_IQ|idata[12] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[12] ; 2.597             ;
; NWire_rcv:MDC[1].M_IQ|idata[45] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[45] ; 2.597             ;
; NWire_rcv:MDC[1].M_IQ|idata[39] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[39] ; 2.597             ;
; NWire_rcv:MDC[2].M_IQ|idata[27] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[27] ; 2.596             ;
; NWire_rcv:P_MIC|idata[3]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[3]        ; 2.591             ;
; NWire_rcv:P_MIC|idata[1]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[1]        ; 2.591             ;
; NWire_rcv:MDC[1].M_IQ|idata[44] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[44] ; 2.570             ;
; NWire_rcv:MDC[1].M_IQ|idata[7]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[7]  ; 2.569             ;
; NWire_rcv:MDC[2].M_IQ|idata[44] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[44] ; 2.568             ;
; NWire_rcv:MDC[2].M_IQ|idata[11] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[11] ; 2.566             ;
; NWire_rcv:P_MIC|idata[4]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[4]        ; 2.563             ;
; NWire_rcv:P_MIC|idata[0]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[0]        ; 2.563             ;
; NWire_rcv:MDC[0].M_IQ|idata[4]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[4]  ; 2.563             ;
; NWire_rcv:SPD|idata[3]          ; NWire_rcv:SPD|DIFF_CLK.xd0[3]          ; 2.548             ;
; NWire_rcv:MDC[0].M_IQ|idata[35] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[35] ; 2.534             ;
; NWire_rcv:MDC[0].M_IQ|idata[45] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45] ; 2.533             ;
; NWire_rcv:MDC[1].M_IQ|idata[20] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[20] ; 2.533             ;
; NWire_rcv:MDC[1].M_IQ|idata[47] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[47] ; 2.529             ;
; NWire_rcv:MDC[1].M_IQ|idata[25] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[25] ; 2.529             ;
; NWire_rcv:MDC[1].M_IQ|idata[21] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[21] ; 2.527             ;
; NWire_rcv:MDC[0].M_IQ|idata[7]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[7]  ; 2.527             ;
; NWire_rcv:MDC[1].M_IQ|idata[31] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[31] ; 2.527             ;
; NWire_rcv:MDC[1].M_IQ|idata[36] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[36] ; 2.527             ;
; NWire_rcv:MDC[2].M_IQ|idata[26] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[26] ; 2.526             ;
; NWire_rcv:P_MIC|idata[6]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[6]        ; 2.523             ;
; NWire_rcv:MDC[1].M_IQ|idata[22] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[22] ; 2.523             ;
; NWire_rcv:MDC[1].M_IQ|idata[38] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[38] ; 2.523             ;
; NWire_rcv:MDC[2].M_IQ|idata[33] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[33] ; 2.522             ;
; NWire_rcv:MDC[2].M_IQ|idata[5]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[5]  ; 2.522             ;
; NWire_rcv:MDC[1].M_IQ|idata[9]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[9]  ; 2.522             ;
; NWire_rcv:MDC[2].M_IQ|idata[17] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[17] ; 2.522             ;
; NWire_rcv:MDC[3].M_IQ|idata[33] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[33] ; 2.522             ;
; NWire_rcv:MDC[2].M_IQ|idata[1]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[1]  ; 2.521             ;
; NWire_rcv:MDC[1].M_IQ|idata[34] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[34] ; 2.520             ;
; NWire_rcv:MDC[0].M_IQ|idata[0]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[0]  ; 2.520             ;
; NWire_rcv:MDC[2].M_IQ|idata[35] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[35] ; 2.519             ;
; NWire_rcv:MDC[2].M_IQ|idata[34] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[34] ; 2.519             ;
; NWire_rcv:MDC[1].M_IQ|idata[17] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[17] ; 2.519             ;
; NWire_rcv:MDC[2].M_IQ|idata[28] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[28] ; 2.518             ;
; NWire_rcv:P_MIC|idata[5]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]        ; 2.509             ;
; NWire_rcv:MDC[0].M_IQ|idata[12] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[12] ; 2.500             ;
; NWire_rcv:MDC[0].M_IQ|idata[15] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[15] ; 2.500             ;
; NWire_rcv:MDC[0].M_IQ|idata[10] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[10] ; 2.500             ;
; NWire_rcv:MDC[0].M_IQ|irdy      ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr0     ; 2.496             ;
; NWire_rcv:MDC[0].M_IQ|idata[13] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[13] ; 2.488             ;
; NWire_rcv:MDC[0].M_IQ|idata[39] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[39] ; 2.488             ;
; NWire_rcv:MDC[0].M_IQ|idata[8]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[8]  ; 2.480             ;
; NWire_rcv:SPD|DBrise            ; NWire_rcv:SPD|p1                       ; 2.477             ;
; NWire_rcv:SPD|idata[8]          ; NWire_rcv:SPD|DIFF_CLK.xd0[8]          ; 2.462             ;
; NWire_rcv:MDC[0].M_IQ|idata[36] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[36] ; 2.381             ;
; NWire_rcv:MDC[0].M_IQ|idata[30] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[30] ; 2.381             ;
; NWire_rcv:MDC[0].M_IQ|idata[11] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[11] ; 2.265             ;
; NWire_rcv:MDC[0].M_IQ|idata[44] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[44] ; 2.263             ;
; NWire_rcv:MDC[0].M_IQ|idata[31] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[31] ; 2.263             ;
; NWire_rcv:MDC[2].M_IQ|idata[6]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[6]  ; 2.245             ;
+---------------------------------+----------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Oct 10 19:41:40 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Ozy_Janus -c Ozy_Janus
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C8Q208C8 for design "Ozy_Janus"
Info (15535): Implemented PLL "clkmult3:cm3|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for clkmult3:cm3|altpll:altpll_component|_clk0 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208C8 is compatible
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54n/INIT_DONE~ is reserved at location 107
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176328): Ignored Global Signal option assignment for source signal IF_clk to some wild card destinations -- destination nodes cannot use global signals
Info (332104): Reading SDC File: 'Ozy_Janus.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {cm3|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {clkmult3:cm3|altpll:altpll_component|_clk0} {cm3|altpll_component|pll|clk[0]}
Warning: Original Global Fmax translated from QSF using derive_clocks
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 20.833 -name IF_clk IF_clk
    Info (332105): create_clock -period 20.833 -name C5 C5
    Info (332105): create_clock -period 20.833 -name clk_lrclk_gen:clrgen|BCLK clk_lrclk_gen:clrgen|BCLK
    Info (332105): create_clock -period 20.833 -name SPI_SCK SPI_SCK
Warning (332174): Ignored filter at Ozy_Janus.sdc(32): IFCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at Ozy_Janus.sdc(32): Argument <targets> is not an object ID
    Info (332050): create_clock -period "20.833 ns" \
             -name {IFCLK} {IFCLK}
Warning (332174): Ignored filter at Ozy_Janus.sdc(38): CLK_12MHZ could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at Ozy_Janus.sdc(38): Argument <targets> is not an object ID
    Info (332050): create_clock -period "81.380 ns" \
             -name {CLK_12MHZ} {CLK_12MHZ}
Warning (332174): Ignored filter at Ozy_Janus.sdc(44): PCLK_12MHZ could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at Ozy_Janus.sdc(44): Argument <targets> is not an object ID
    Info (332050): create_clock -period "80.000 ns" \
             -name {PCLK_12MHZ} {PCLK_12MHZ}
Warning (332174): Ignored filter at Ozy_Janus.sdc(50): MCLK_12MHZ could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at Ozy_Janus.sdc(50): Argument <targets> is not an object ID
    Info (332050): create_clock -period "20.833 ns" \
             -name {MCLK_12MHZ} {MCLK_12MHZ}
Warning (332043): Overwriting existing clock: SPI_SCK
Warning (332174): Ignored filter at Ozy_Janus.sdc(62): FX2_CLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at Ozy_Janus.sdc(62): Argument <targets> is not an object ID
    Info (332050): create_clock -period "20.833 ns" \
             -name {FX2_CLK} {FX2_CLK}
Warning (332174): Ignored filter at Ozy_Janus.sdc(69): BCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(69): Argument <targets> is not an object ID
    Info (332050): create_generated_clock -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {BCLK} \
                       {BCLK}
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(69): Argument -source is not an object ID
Warning (332174): Ignored filter at Ozy_Janus.sdc(78): LRCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(78): Argument <targets> is not an object ID
    Info (332050): create_generated_clock -divide_by 64 -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {LRCLK} \
                       {LRCLK}
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(78): Argument -source is not an object ID
Warning (332174): Ignored filter at Ozy_Janus.sdc(87): CBCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(87): Argument <targets> is not an object ID
    Info (332050): create_generated_clock -divide_by 4 -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {CBCLK} \
                       {CBCLK}
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(87): Argument -source is not an object ID
Warning (332174): Ignored filter at Ozy_Janus.sdc(96): CLRCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(96): Argument <targets> is not an object ID
    Info (332050): create_generated_clock -divide_by 256 -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {CLRCLK} \
                       {CLRCLK}
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(96): Argument -source is not an object ID
Warning (332174): Ignored filter at Ozy_Janus.sdc(136): *dcfifo_01j1*|delayed_wrptr_g[*] could not be matched with a keeper
Warning (332174): Ignored filter at Ozy_Janus.sdc(136): *dcfifo_01j1*|*rs_dgwp|*dffpipe5|dffe6a[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(136): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*dcfifo_01j1*|delayed_wrptr_g[*]}] -to [get_keepers {*dcfifo_01j1*|*rs_dgwp|*dffpipe5|dffe6a[*]}]
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(136): Argument <to> is an empty collection
Warning (332174): Ignored filter at Ozy_Janus.sdc(137): *dcfifo_01j1*|rdptr_g[*] could not be matched with a keeper
Warning (332174): Ignored filter at Ozy_Janus.sdc(137): *dcfifo_01j1*|*ws_dgrp|*dffpipe7|dffe8a[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(137): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*dcfifo_01j1*|rdptr_g[*]}] -to [get_keepers {*dcfifo_01j1*|*ws_dgrp|*dffpipe7|dffe8a[*]}]
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(137): Argument <to> is an empty collection
Warning (332174): Ignored filter at Ozy_Janus.sdc(138): *dcfifo_oqj1*|delayed_wrptr_g[*] could not be matched with a keeper
Warning (332174): Ignored filter at Ozy_Janus.sdc(138): *dcfifo_oqj1*|*rs_dgwp|*dffpipe5|dffe6a[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(138): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*dcfifo_oqj1*|delayed_wrptr_g[*]}] -to [get_keepers {*dcfifo_oqj1*|*rs_dgwp|*dffpipe5|dffe6a[*]}]
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(138): Argument <to> is an empty collection
Warning (332174): Ignored filter at Ozy_Janus.sdc(139): *dcfifo_oqj1*|rdptr_g[*] could not be matched with a keeper
Warning (332174): Ignored filter at Ozy_Janus.sdc(139): *dcfifo_oqj1*|*ws_dgrp|*dffpipe7|dffe8a[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(139): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*dcfifo_oqj1*|rdptr_g[*]}] -to [get_keepers {*dcfifo_oqj1*|*ws_dgrp|*dffpipe7|dffe8a[*]}]
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(139): Argument <to> is an empty collection
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): MCLK_12MHZ could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): FX2_CLK could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): PCLK_12MHZ could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): BCLK could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): CBCLK could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): CLK_12MHZ could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): CLRCLK could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): LRCLK could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): IFCLK could not be matched with a clock
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.833           C5
    Info (332111):   20.833 clk_lrclk_gen:clrgen|BCLK
    Info (332111):    6.944 clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332111):   20.833       IF_clk
    Info (332111):   20.833      SPI_SCK
Info (176352): Promoted node C5 
    Info (176354): Promoted destinations to use location or clock signal Global Clock
Info (176342): Pin C5 drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info (176352): Promoted node clkmult3:cm3|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176354): Promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176352): Promoted node IF_clk (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info (176354): Promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176352): Promoted node SPI_SCK 
    Info (176354): Promoted destinations to use location or clock signal Global Clock
Info (176342): Pin SPI_SCK drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info (176353): Automatically promoted node clk_lrclk_gen:clrgen|BCLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_lrclk_gen:clrgen|BCLK~0
        Info (176357): Destination node I2S_rcv:J_MIC|bc0
        Info (176357): Destination node C8
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 205 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:06
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "C18" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FX2_PE0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FX2_PE2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FX2_PE3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TMS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:13
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:36
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:22
Info (170193): Fitter routing operations beginning
Info (170089): 6e+02 ns of routing delay (approximately 1.9% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 24% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:39
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 59 output pins without output pin load capacitance assignment
    Info (306007): Pin "FX2_FD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_SO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SLWR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SLRD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SLOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PKEND" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_ADR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_ADR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C14" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C19" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C21" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C24" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AK_reset" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DEBUG_LED0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DEBUG_LED1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DEBUG_LED2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DEBUG_LED3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C48_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_nIOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_PE1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 62 warnings
    Info: Peak virtual memory: 406 megabytes
    Info: Processing ended: Wed Oct 10 19:43:45 2012
    Info: Elapsed time: 00:02:05
    Info: Total CPU time (on all processors): 00:02:01


