<!DOCTYPE HTML>
<html lang="en" class="light sidebar-visible" dir="ltr">
    <head>
        <!-- Book generated using mdBook -->
        <meta charset="UTF-8">
        <title>General interconnect - Project Combine</title>


        <!-- Custom HTML head -->

        <meta name="description" content="">
        <meta name="viewport" content="width=device-width, initial-scale=1">
        <meta name="theme-color" content="#ffffff">

        <link rel="icon" href="../favicon-de23e50b.svg">
        <link rel="shortcut icon" href="../favicon-8114d1fc.png">
        <link rel="stylesheet" href="../css/variables-8adf115d.css">
        <link rel="stylesheet" href="../css/general-2459343d.css">
        <link rel="stylesheet" href="../css/chrome-ae938929.css">

        <!-- Fonts -->
        <link rel="stylesheet" href="../fonts/fonts-9644e21d.css">

        <!-- Highlight.js Stylesheets -->
        <link rel="stylesheet" id="mdbook-highlight-css" href="../highlight-493f70e1.css">
        <link rel="stylesheet" id="mdbook-tomorrow-night-css" href="../tomorrow-night-4c0ae647.css">
        <link rel="stylesheet" id="mdbook-ayu-highlight-css" href="../ayu-highlight-3fdfc3ac.css">

        <!-- Custom theme stylesheets -->
        <link rel="stylesheet" href="../custom-5e178fcf.css">


        <!-- Provide site root and default themes to javascript -->
        <script>
            const path_to_root = "../";
            const default_light_theme = "light";
            const default_dark_theme = "navy";
        </script>
        <!-- Start loading toc.js asap -->
        <script src="../toc-7918e1c1.js"></script>
    </head>
    <body>
    <div id="mdbook-help-container">
        <div id="mdbook-help-popup">
            <h2 class="mdbook-help-title">Keyboard shortcuts</h2>
            <div>
                <p>Press <kbd>←</kbd> or <kbd>→</kbd> to navigate between chapters</p>
                <p>Press <kbd>?</kbd> to show this help</p>
                <p>Press <kbd>Esc</kbd> to hide this help</p>
            </div>
        </div>
    </div>
    <div id="mdbook-body-container">
        <!-- Work around some values being stored in localStorage wrapped in quotes -->
        <script>
            try {
                let theme = localStorage.getItem('mdbook-theme');
                let sidebar = localStorage.getItem('mdbook-sidebar');

                if (theme.startsWith('"') && theme.endsWith('"')) {
                    localStorage.setItem('mdbook-theme', theme.slice(1, theme.length - 1));
                }

                if (sidebar.startsWith('"') && sidebar.endsWith('"')) {
                    localStorage.setItem('mdbook-sidebar', sidebar.slice(1, sidebar.length - 1));
                }
            } catch (e) { }
        </script>

        <!-- Set the theme before any content is loaded, prevents flash -->
        <script>
            const default_theme = window.matchMedia("(prefers-color-scheme: dark)").matches ? default_dark_theme : default_light_theme;
            let theme;
            try { theme = localStorage.getItem('mdbook-theme'); } catch(e) { }
            if (theme === null || theme === undefined) { theme = default_theme; }
            const html = document.documentElement;
            html.classList.remove('light')
            html.classList.add(theme);
            html.classList.add("js");
        </script>

        <input type="checkbox" id="mdbook-sidebar-toggle-anchor" class="hidden">

        <!-- Hide / unhide sidebar before it is displayed -->
        <script>
            let sidebar = null;
            const sidebar_toggle = document.getElementById("mdbook-sidebar-toggle-anchor");
            if (document.body.clientWidth >= 1080) {
                try { sidebar = localStorage.getItem('mdbook-sidebar'); } catch(e) { }
                sidebar = sidebar || 'visible';
            } else {
                sidebar = 'hidden';
                sidebar_toggle.checked = false;
            }
            if (sidebar === 'visible') {
                sidebar_toggle.checked = true;
            } else {
                html.classList.remove('sidebar-visible');
            }
        </script>

        <nav id="mdbook-sidebar" class="sidebar" aria-label="Table of contents">
            <!-- populated by js -->
            <mdbook-sidebar-scrollbox class="sidebar-scrollbox"></mdbook-sidebar-scrollbox>
            <noscript>
                <iframe class="sidebar-iframe-outer" src="../toc.html"></iframe>
            </noscript>
            <div id="mdbook-sidebar-resize-handle" class="sidebar-resize-handle">
                <div class="sidebar-resize-indicator"></div>
            </div>
        </nav>

        <div id="mdbook-page-wrapper" class="page-wrapper">

            <div class="page">
                <div id="mdbook-menu-bar-hover-placeholder"></div>
                <div id="mdbook-menu-bar" class="menu-bar sticky">
                    <div class="left-buttons">
                        <label id="mdbook-sidebar-toggle" class="icon-button" for="mdbook-sidebar-toggle-anchor" title="Toggle Table of Contents" aria-label="Toggle Table of Contents" aria-controls="mdbook-sidebar">
                            <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 448 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M0 96C0 78.3 14.3 64 32 64H416c17.7 0 32 14.3 32 32s-14.3 32-32 32H32C14.3 128 0 113.7 0 96zM0 256c0-17.7 14.3-32 32-32H416c17.7 0 32 14.3 32 32s-14.3 32-32 32H32c-17.7 0-32-14.3-32-32zM448 416c0 17.7-14.3 32-32 32H32c-17.7 0-32-14.3-32-32s14.3-32 32-32H416c17.7 0 32 14.3 32 32z"/></svg></span>
                        </label>
                        <button id="mdbook-theme-toggle" class="icon-button" type="button" title="Change theme" aria-label="Change theme" aria-haspopup="true" aria-expanded="false" aria-controls="mdbook-theme-list">
                            <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 576 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M371.3 367.1c27.3-3.9 51.9-19.4 67.2-42.9L600.2 74.1c12.6-19.5 9.4-45.3-7.6-61.2S549.7-4.4 531.1 9.6L294.4 187.2c-24 18-38.2 46.1-38.4 76.1L371.3 367.1zm-19.6 25.4l-116-104.4C175.9 290.3 128 339.6 128 400c0 3.9 .2 7.8 .6 11.6c1.8 17.5-10.2 36.4-27.8 36.4H96c-17.7 0-32 14.3-32 32s14.3 32 32 32H240c61.9 0 112-50.1 112-112c0-2.5-.1-5-.2-7.5z"/></svg></span>
                        </button>
                        <ul id="mdbook-theme-list" class="theme-popup" aria-label="Themes" role="menu">
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-default_theme">Auto</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-light">Light</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-rust">Rust</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-coal">Coal</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-navy">Navy</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-ayu">Ayu</button></li>
                        </ul>
                    </div>

                    <h1 class="menu-title">Project Combine</h1>

                    <div class="right-buttons">

                    </div>
                </div>


                <!-- Apply ARIA attributes after the sidebar and the sidebar toggle button are added to the DOM -->
                <script>
                    document.getElementById('mdbook-sidebar-toggle').setAttribute('aria-expanded', sidebar === 'visible');
                    document.getElementById('mdbook-sidebar').setAttribute('aria-hidden', sidebar !== 'visible');
                    Array.from(document.querySelectorAll('#mdbook-sidebar a')).forEach(function(link) {
                        link.setAttribute('tabIndex', sidebar === 'visible' ? 0 : -1);
                    });
                </script>

                <div id="mdbook-content" class="content">
                    <main>
                        <h1 id="interconnect"><a class="header" href="#interconnect">Interconnect</a></h1>
<p>TODO: document</p>
<h2 id="tile-slots"><a class="header" href="#tile-slots">Tile slots</a></h2>
<div class="table-wrapper">
<table>
<caption>virtex5 tile slots</caption>
<thead>
<tr><th>Slot</th><th>Tiles</th><th>Bel slots</th></tr>

</thead>

<tbody>
<tr><td>INT</td><td>INT</td><td>INT</td></tr>

<tr><td>INTF</td><td>INTF, INTF_DELAY</td><td>INTF_INT, INTF_TESTMUX</td></tr>

<tr><td>BEL</td><td>CLBLL, CLBLM, BRAM, DSP, IO, CMT, PPC, EMAC, PCIE, GTP, GTX, CLK_BUFG</td><td>SLICE[0], SLICE[1], SLICE[2], SLICE[3], BRAM, BRAM_F, BRAM_H[0], BRAM_H[1], BRAM_ADDR, DSP[0], DSP[1], DSP_C, TIEOFF_DSP, ILOGIC[0], ILOGIC[1], OLOGIC[0], OLOGIC[1], IODELAY[0], IODELAY[1], IDELAY[0], IDELAY[1], ODELAY[0], ODELAY[1], IOB[0], IOB[1], IOI, DCM[0], DCM[1], PLL, MMCM[0], MMCM[1], CMT, CMT_A, CMT_B, CMT_C, CMT_D, HCLK_CMT, PPR_FRAME, PHASER_IN[0], PHASER_IN[1], PHASER_IN[2], PHASER_IN[3], PHASER_OUT[0], PHASER_OUT[1], PHASER_OUT[2], PHASER_OUT[3], PHASER_REF, PHY_CONTROL, BUFMRCE[0], BUFMRCE[1], CCM, PMCD[0], PMCD[1], DPM, BUFHCE_W[0], BUFHCE_W[1], BUFHCE_W[2], BUFHCE_W[3], BUFHCE_W[4], BUFHCE_W[5], BUFHCE_W[6], BUFHCE_W[7], BUFHCE_W[8], BUFHCE_W[9], BUFHCE_W[10], BUFHCE_W[11], BUFHCE_E[0], BUFHCE_E[1], BUFHCE_E[2], BUFHCE_E[3], BUFHCE_E[4], BUFHCE_E[5], BUFHCE_E[6], BUFHCE_E[7], BUFHCE_E[8], BUFHCE_E[9], BUFHCE_E[10], BUFHCE_E[11], CLK_HROW_V7, GCLK_TEST_BUF_HROW_GCLK[0], GCLK_TEST_BUF_HROW_GCLK[1], GCLK_TEST_BUF_HROW_GCLK[2], GCLK_TEST_BUF_HROW_GCLK[3], GCLK_TEST_BUF_HROW_GCLK[4], GCLK_TEST_BUF_HROW_GCLK[5], GCLK_TEST_BUF_HROW_GCLK[6], GCLK_TEST_BUF_HROW_GCLK[7], GCLK_TEST_BUF_HROW_GCLK[8], GCLK_TEST_BUF_HROW_GCLK[9], GCLK_TEST_BUF_HROW_GCLK[10], GCLK_TEST_BUF_HROW_GCLK[11], GCLK_TEST_BUF_HROW_GCLK[12], GCLK_TEST_BUF_HROW_GCLK[13], GCLK_TEST_BUF_HROW_GCLK[14], GCLK_TEST_BUF_HROW_GCLK[15], GCLK_TEST_BUF_HROW_GCLK[16], GCLK_TEST_BUF_HROW_GCLK[17], GCLK_TEST_BUF_HROW_GCLK[18], GCLK_TEST_BUF_HROW_GCLK[19], GCLK_TEST_BUF_HROW_GCLK[20], GCLK_TEST_BUF_HROW_GCLK[21], GCLK_TEST_BUF_HROW_GCLK[22], GCLK_TEST_BUF_HROW_GCLK[23], GCLK_TEST_BUF_HROW_GCLK[24], GCLK_TEST_BUF_HROW_GCLK[25], GCLK_TEST_BUF_HROW_GCLK[26], GCLK_TEST_BUF_HROW_GCLK[27], GCLK_TEST_BUF_HROW_GCLK[28], GCLK_TEST_BUF_HROW_GCLK[29], GCLK_TEST_BUF_HROW_GCLK[30], GCLK_TEST_BUF_HROW_GCLK[31], GCLK_TEST_BUF_HROW_BUFH_W, GCLK_TEST_BUF_HROW_BUFH_E, PMV_CLK, PMVIOB_CLK, PMV2, PMV2_SVT, MTBF2, PPC, EMAC, PCIE, PCIE3, GT11[0], GT11[1], GT11CLK, GTP_DUAL, GTX_DUAL, GTX[0], GTX[1], GTX[2], GTX[3], GTH_QUAD, GTP_COMMON, GTX_COMMON, GTH_COMMON, GTP_CHANNEL, GTX_CHANNEL, GTH_CHANNEL, BUFDS[0], BUFDS[1], CRC32[0], CRC32[1], CRC32[2], CRC32[3], CRC64[0], CRC64[1], IPAD_CLKP[0], IPAD_CLKP[1], IPAD_CLKN[0], IPAD_CLKN[1], IPAD_RXP[0], IPAD_RXP[1], IPAD_RXP[2], IPAD_RXP[3], IPAD_RXN[0], IPAD_RXN[1], IPAD_RXN[2], IPAD_RXN[3], OPAD_TXP[0], OPAD_TXP[1], OPAD_TXP[2], OPAD_TXP[3], OPAD_TXN[0], OPAD_TXN[1], OPAD_TXN[2], OPAD_TXN[3], BUFGCTRL[0], BUFGCTRL[1], BUFGCTRL[2], BUFGCTRL[3], BUFGCTRL[4], BUFGCTRL[5], BUFGCTRL[6], BUFGCTRL[7], BUFGCTRL[8], BUFGCTRL[9], BUFGCTRL[10], BUFGCTRL[11], BUFGCTRL[12], BUFGCTRL[13], BUFGCTRL[14], BUFGCTRL[15], BUFGCTRL[16], BUFGCTRL[17], BUFGCTRL[18], BUFGCTRL[19], BUFGCTRL[20], BUFGCTRL[21], BUFGCTRL[22], BUFGCTRL[23], BUFGCTRL[24], BUFGCTRL[25], BUFGCTRL[26], BUFGCTRL[27], BUFGCTRL[28], BUFGCTRL[29], BUFGCTRL[30], BUFGCTRL[31], GIO_S, GIO_N, BUFG_MGTCLK_S, BUFG_MGTCLK_N, BUFG_MGTCLK_S_HROW, BUFG_MGTCLK_N_HROW, BUFG_MGTCLK_S_HCLK, BUFG_MGTCLK_N_HCLK, GCLK_BUF, HCLK_GTX, HCLK_GTH, CLK_REBUF, GCLK_TEST_BUF_REBUF_S[0], GCLK_TEST_BUF_REBUF_S[1], GCLK_TEST_BUF_REBUF_S[2], GCLK_TEST_BUF_REBUF_S[3], GCLK_TEST_BUF_REBUF_S[4], GCLK_TEST_BUF_REBUF_S[5], GCLK_TEST_BUF_REBUF_S[6], GCLK_TEST_BUF_REBUF_S[7], GCLK_TEST_BUF_REBUF_S[8], GCLK_TEST_BUF_REBUF_S[9], GCLK_TEST_BUF_REBUF_S[10], GCLK_TEST_BUF_REBUF_S[11], GCLK_TEST_BUF_REBUF_S[12], GCLK_TEST_BUF_REBUF_S[13], GCLK_TEST_BUF_REBUF_S[14], GCLK_TEST_BUF_REBUF_S[15], GCLK_TEST_BUF_REBUF_N[0], GCLK_TEST_BUF_REBUF_N[1], GCLK_TEST_BUF_REBUF_N[2], GCLK_TEST_BUF_REBUF_N[3], GCLK_TEST_BUF_REBUF_N[4], GCLK_TEST_BUF_REBUF_N[5], GCLK_TEST_BUF_REBUF_N[6], GCLK_TEST_BUF_REBUF_N[7], GCLK_TEST_BUF_REBUF_N[8], GCLK_TEST_BUF_REBUF_N[9], GCLK_TEST_BUF_REBUF_N[10], GCLK_TEST_BUF_REBUF_N[11], GCLK_TEST_BUF_REBUF_N[12], GCLK_TEST_BUF_REBUF_N[13], GCLK_TEST_BUF_REBUF_N[14], GCLK_TEST_BUF_REBUF_N[15], PS, HCLK_PS_S, HCLK_PS_N, IOPAD_DDRWEB, IOPAD_DDRVRN, IOPAD_DDRVRP, IOPAD_DDRA[0], IOPAD_DDRA[1], IOPAD_DDRA[2], IOPAD_DDRA[3], IOPAD_DDRA[4], IOPAD_DDRA[5], IOPAD_DDRA[6], IOPAD_DDRA[7], IOPAD_DDRA[8], IOPAD_DDRA[9], IOPAD_DDRA[10], IOPAD_DDRA[11], IOPAD_DDRA[12], IOPAD_DDRA[13], IOPAD_DDRA[14], IOPAD_DDRBA[0], IOPAD_DDRBA[1], IOPAD_DDRBA[2], IOPAD_DDRCASB, IOPAD_DDRCKE, IOPAD_DDRCKN, IOPAD_DDRCKP, IOPAD_PSCLK, IOPAD_DDRCSB, IOPAD_DDRDM[0], IOPAD_DDRDM[1], IOPAD_DDRDM[2], IOPAD_DDRDM[3], IOPAD_DDRDQ[0], IOPAD_DDRDQ[1], IOPAD_DDRDQ[2], IOPAD_DDRDQ[3], IOPAD_DDRDQ[4], IOPAD_DDRDQ[5], IOPAD_DDRDQ[6], IOPAD_DDRDQ[7], IOPAD_DDRDQ[8], IOPAD_DDRDQ[9], IOPAD_DDRDQ[10], IOPAD_DDRDQ[11], IOPAD_DDRDQ[12], IOPAD_DDRDQ[13], IOPAD_DDRDQ[14], IOPAD_DDRDQ[15], IOPAD_DDRDQ[16], IOPAD_DDRDQ[17], IOPAD_DDRDQ[18], IOPAD_DDRDQ[19], IOPAD_DDRDQ[20], IOPAD_DDRDQ[21], IOPAD_DDRDQ[22], IOPAD_DDRDQ[23], IOPAD_DDRDQ[24], IOPAD_DDRDQ[25], IOPAD_DDRDQ[26], IOPAD_DDRDQ[27], IOPAD_DDRDQ[28], IOPAD_DDRDQ[29], IOPAD_DDRDQ[30], IOPAD_DDRDQ[31], IOPAD_DDRDQSN[0], IOPAD_DDRDQSN[1], IOPAD_DDRDQSN[2], IOPAD_DDRDQSN[3], IOPAD_DDRDQSP[0], IOPAD_DDRDQSP[1], IOPAD_DDRDQSP[2], IOPAD_DDRDQSP[3], IOPAD_DDRDRSTB, IOPAD_MIO[0], IOPAD_MIO[1], IOPAD_MIO[2], IOPAD_MIO[3], IOPAD_MIO[4], IOPAD_MIO[5], IOPAD_MIO[6], IOPAD_MIO[7], IOPAD_MIO[8], IOPAD_MIO[9], IOPAD_MIO[10], IOPAD_MIO[11], IOPAD_MIO[12], IOPAD_MIO[13], IOPAD_MIO[14], IOPAD_MIO[15], IOPAD_MIO[16], IOPAD_MIO[17], IOPAD_MIO[18], IOPAD_MIO[19], IOPAD_MIO[20], IOPAD_MIO[21], IOPAD_MIO[22], IOPAD_MIO[23], IOPAD_MIO[24], IOPAD_MIO[25], IOPAD_MIO[26], IOPAD_MIO[27], IOPAD_MIO[28], IOPAD_MIO[29], IOPAD_MIO[30], IOPAD_MIO[31], IOPAD_MIO[32], IOPAD_MIO[33], IOPAD_MIO[34], IOPAD_MIO[35], IOPAD_MIO[36], IOPAD_MIO[37], IOPAD_MIO[38], IOPAD_MIO[39], IOPAD_MIO[40], IOPAD_MIO[41], IOPAD_MIO[42], IOPAD_MIO[43], IOPAD_MIO[44], IOPAD_MIO[45], IOPAD_MIO[46], IOPAD_MIO[47], IOPAD_MIO[48], IOPAD_MIO[49], IOPAD_MIO[50], IOPAD_MIO[51], IOPAD_MIO[52], IOPAD_MIO[53], IOPAD_DDRODT, IOPAD_PSPORB, IOPAD_DDRRASB, IOPAD_PSSRSTB</td></tr>

<tr><td>CMT_FIFO</td><td></td><td>IN_FIFO, OUT_FIFO</td></tr>

<tr><td>CFG</td><td>CFG</td><td>BSCAN[0], BSCAN[1], BSCAN[2], BSCAN[3], ICAP[0], ICAP[1], STARTUP, CAPTURE, JTAGPPC, PMV_CFG[0], PMV_CFG[1], DCIRESET, FRAME_ECC, USR_ACCESS, DNA_PORT, KEY_CLEAR, EFUSE_USR, CFG_IO_ACCESS, PMVIOB_CFG, SYSMON, IPAD_VP, IPAD_VN</td></tr>

<tr><td>CLK</td><td>CLK_CMT_S, CLK_CMT_N, CLK_IOB_S, CLK_IOB_N, CLK_MGT_S, CLK_MGT_N, HCLK_MGT_BUF</td><td>CLK_IOB, CLK_DCM, CLK_CMT, CLK_MGT, HCLK_MGT_BUF, INT_LCLK_W, INT_LCLK_E</td></tr>

<tr><td>HROW</td><td>CLK_HROW</td><td>CLK_HROW, HCLK_QBUF</td></tr>

<tr><td>HCLK</td><td>HCLK</td><td>HCLK, HCLK_W, HCLK_E, GLOBALSIG</td></tr>

<tr><td>HCLK_BEL</td><td>PMVBRAM, HCLK_IO, HCLK_IO_CENTER, HCLK_IO_CFG_S, HCLK_IO_CMT_S, HCLK_IO_CFG_N, HCLK_IO_CMT_N</td><td>PMVBRAM, PMVBRAM_NC, HCLK_IO, IOCLK, RCLK, HCLK_DCM_HROW, HCLK_DCM, HCLK_DCM_S, HCLK_DCM_N, BUFR[0], BUFR[1], BUFR[2], BUFR[3], BUFIO[0], BUFIO[1], BUFIO[2], BUFIO[3], BUFO[0], BUFO[1], IDELAYCTRL, DCI, BRKH_GTX</td></tr>

<tr><td>HCLK_CMT</td><td>HCLK_CMT</td><td>HCLK_CMT_HCLK, HCLK_CMT_GIOB</td></tr>

</tbody>

</table>
</div>

<h2 id="bel-slots"><a class="header" href="#bel-slots">Bel slots</a></h2>
<div class="table-wrapper">
<table>
<caption>virtex5 bel slots</caption>
<thead>
<tr><th>Slot</th><th>Class</th><th>Tile slot</th><th>Tiles</th></tr>

</thead>

<tbody>
<tr><td>INT</td><td>routing</td><td>INT</td><td>INT</td></tr>

<tr><td>INTF_INT</td><td>routing</td><td>INTF</td><td>INTF, INTF_DELAY</td></tr>

<tr><td>INTF_TESTMUX</td><td>routing</td><td>INTF</td><td>INTF, INTF_DELAY</td></tr>

<tr><td>SLICE[0]</td><td>legacy</td><td>BEL</td><td>CLBLL, CLBLM</td></tr>

<tr><td>SLICE[1]</td><td>legacy</td><td>BEL</td><td>CLBLL, CLBLM</td></tr>

<tr><td>SLICE[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>SLICE[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BRAM</td><td>legacy</td><td>BEL</td><td>BRAM</td></tr>

<tr><td>BRAM_F</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BRAM_H[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BRAM_H[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BRAM_ADDR</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>DSP[0]</td><td>legacy</td><td>BEL</td><td>DSP</td></tr>

<tr><td>DSP[1]</td><td>legacy</td><td>BEL</td><td>DSP</td></tr>

<tr><td>DSP_C</td><td>DSP_C</td><td>BEL</td><td></td></tr>

<tr><td>TIEOFF_DSP</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>ILOGIC[0]</td><td>legacy</td><td>BEL</td><td>IO</td></tr>

<tr><td>ILOGIC[1]</td><td>legacy</td><td>BEL</td><td>IO</td></tr>

<tr><td>OLOGIC[0]</td><td>legacy</td><td>BEL</td><td>IO</td></tr>

<tr><td>OLOGIC[1]</td><td>legacy</td><td>BEL</td><td>IO</td></tr>

<tr><td>IODELAY[0]</td><td>legacy</td><td>BEL</td><td>IO</td></tr>

<tr><td>IODELAY[1]</td><td>legacy</td><td>BEL</td><td>IO</td></tr>

<tr><td>IDELAY[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IDELAY[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>ODELAY[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>ODELAY[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOB[0]</td><td>legacy</td><td>BEL</td><td>IO</td></tr>

<tr><td>IOB[1]</td><td>legacy</td><td>BEL</td><td>IO</td></tr>

<tr><td>IOI</td><td>legacy</td><td>BEL</td><td>IO</td></tr>

<tr><td>DCM[0]</td><td>legacy</td><td>BEL</td><td>CMT</td></tr>

<tr><td>DCM[1]</td><td>legacy</td><td>BEL</td><td>CMT</td></tr>

<tr><td>PLL</td><td>legacy</td><td>BEL</td><td>CMT</td></tr>

<tr><td>MMCM[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>MMCM[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>CMT</td><td>legacy</td><td>BEL</td><td>CMT</td></tr>

<tr><td>CMT_A</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>CMT_B</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>CMT_C</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>CMT_D</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>HCLK_CMT</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PPR_FRAME</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PHASER_IN[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PHASER_IN[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PHASER_IN[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PHASER_IN[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PHASER_OUT[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PHASER_OUT[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PHASER_OUT[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PHASER_OUT[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PHASER_REF</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PHY_CONTROL</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFMRCE[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFMRCE[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>CCM</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PMCD[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PMCD[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>DPM</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[4]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[5]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[6]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[7]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[8]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[9]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[10]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_W[11]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[4]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[5]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[6]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[7]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[8]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[9]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[10]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFHCE_E[11]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>CLK_HROW_V7</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[4]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[5]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[6]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[7]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[8]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[9]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[10]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[11]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[12]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[13]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[14]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[15]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[16]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[17]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[18]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[19]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[20]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[21]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[22]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[23]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[24]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[25]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[26]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[27]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[28]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[29]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[30]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_GCLK[31]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_BUFH_W</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_HROW_BUFH_E</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PMV_CLK</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PMVIOB_CLK</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PMV2</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PMV2_SVT</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>MTBF2</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PPC</td><td>legacy</td><td>BEL</td><td>PPC</td></tr>

<tr><td>EMAC</td><td>legacy</td><td>BEL</td><td>EMAC</td></tr>

<tr><td>PCIE</td><td>legacy</td><td>BEL</td><td>PCIE</td></tr>

<tr><td>PCIE3</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GT11[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GT11[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GT11CLK</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTP_DUAL</td><td>legacy</td><td>BEL</td><td>GTP</td></tr>

<tr><td>GTX_DUAL</td><td>legacy</td><td>BEL</td><td>GTX</td></tr>

<tr><td>GTX[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTX[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTX[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTX[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTH_QUAD</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTP_COMMON</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTX_COMMON</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTH_COMMON</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTP_CHANNEL</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTX_CHANNEL</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GTH_CHANNEL</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFDS[0]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>BUFDS[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>CRC32[0]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>CRC32[1]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>CRC32[2]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>CRC32[3]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>CRC64[0]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>CRC64[1]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>IPAD_CLKP[0]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>IPAD_CLKP[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IPAD_CLKN[0]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>IPAD_CLKN[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IPAD_RXP[0]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>IPAD_RXP[1]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>IPAD_RXP[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IPAD_RXP[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IPAD_RXN[0]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>IPAD_RXN[1]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>IPAD_RXN[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IPAD_RXN[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>OPAD_TXP[0]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>OPAD_TXP[1]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>OPAD_TXP[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>OPAD_TXP[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>OPAD_TXN[0]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>OPAD_TXN[1]</td><td>legacy</td><td>BEL</td><td>GTP, GTX</td></tr>

<tr><td>OPAD_TXN[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>OPAD_TXN[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFGCTRL[0]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[1]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[2]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[3]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[4]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[5]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[6]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[7]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[8]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[9]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[10]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[11]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[12]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[13]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[14]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[15]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[16]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[17]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[18]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[19]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[20]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[21]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[22]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[23]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[24]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[25]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[26]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[27]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[28]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[29]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[30]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFGCTRL[31]</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>GIO_S</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GIO_N</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFG_MGTCLK_S</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFG_MGTCLK_N</td><td>legacy</td><td>BEL</td><td>CLK_BUFG</td></tr>

<tr><td>BUFG_MGTCLK_S_HROW</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFG_MGTCLK_N_HROW</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFG_MGTCLK_S_HCLK</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>BUFG_MGTCLK_N_HCLK</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_BUF</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>HCLK_GTX</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>HCLK_GTH</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>CLK_REBUF</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[4]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[5]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[6]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[7]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[8]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[9]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[10]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[11]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[12]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[13]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[14]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_S[15]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[4]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[5]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[6]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[7]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[8]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[9]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[10]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[11]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[12]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[13]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[14]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>GCLK_TEST_BUF_REBUF_N[15]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>PS</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>HCLK_PS_S</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>HCLK_PS_N</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRWEB</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRVRN</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRVRP</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[4]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[5]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[6]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[7]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[8]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[9]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[10]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[11]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[12]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[13]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRA[14]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRBA[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRBA[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRBA[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRCASB</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRCKE</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRCKN</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRCKP</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_PSCLK</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRCSB</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDM[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDM[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDM[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDM[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[4]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[5]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[6]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[7]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[8]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[9]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[10]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[11]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[12]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[13]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[14]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[15]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[16]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[17]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[18]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[19]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[20]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[21]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[22]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[23]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[24]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[25]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[26]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[27]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[28]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[29]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[30]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQ[31]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQSN[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQSN[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQSN[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQSN[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQSP[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQSP[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQSP[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDQSP[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRDRSTB</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[0]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[1]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[2]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[3]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[4]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[5]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[6]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[7]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[8]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[9]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[10]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[11]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[12]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[13]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[14]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[15]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[16]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[17]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[18]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[19]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[20]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[21]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[22]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[23]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[24]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[25]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[26]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[27]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[28]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[29]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[30]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[31]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[32]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[33]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[34]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[35]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[36]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[37]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[38]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[39]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[40]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[41]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[42]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[43]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[44]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[45]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[46]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[47]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[48]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[49]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[50]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[51]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[52]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_MIO[53]</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRODT</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_PSPORB</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_DDRRASB</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IOPAD_PSSRSTB</td><td>legacy</td><td>BEL</td><td></td></tr>

<tr><td>IN_FIFO</td><td>legacy</td><td>CMT_FIFO</td><td></td></tr>

<tr><td>OUT_FIFO</td><td>legacy</td><td>CMT_FIFO</td><td></td></tr>

<tr><td>BSCAN[0]</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>BSCAN[1]</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>BSCAN[2]</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>BSCAN[3]</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>ICAP[0]</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>ICAP[1]</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>STARTUP</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>CAPTURE</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>JTAGPPC</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>PMV_CFG[0]</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>PMV_CFG[1]</td><td>legacy</td><td>CFG</td><td></td></tr>

<tr><td>DCIRESET</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>FRAME_ECC</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>USR_ACCESS</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>DNA_PORT</td><td>legacy</td><td>CFG</td><td></td></tr>

<tr><td>KEY_CLEAR</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>EFUSE_USR</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>CFG_IO_ACCESS</td><td>legacy</td><td>CFG</td><td></td></tr>

<tr><td>PMVIOB_CFG</td><td>legacy</td><td>CFG</td><td></td></tr>

<tr><td>SYSMON</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>IPAD_VP</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>IPAD_VN</td><td>legacy</td><td>CFG</td><td>CFG</td></tr>

<tr><td>CLK_IOB</td><td>legacy</td><td>CLK</td><td>CLK_IOB_S, CLK_IOB_N</td></tr>

<tr><td>CLK_DCM</td><td>legacy</td><td>CLK</td><td></td></tr>

<tr><td>CLK_CMT</td><td>legacy</td><td>CLK</td><td>CLK_CMT_S, CLK_CMT_N</td></tr>

<tr><td>CLK_MGT</td><td>legacy</td><td>CLK</td><td>CLK_MGT_S, CLK_MGT_N</td></tr>

<tr><td>HCLK_MGT_BUF</td><td>legacy</td><td>CLK</td><td>HCLK_MGT_BUF</td></tr>

<tr><td>INT_LCLK_W</td><td>legacy</td><td>CLK</td><td></td></tr>

<tr><td>INT_LCLK_E</td><td>legacy</td><td>CLK</td><td></td></tr>

<tr><td>CLK_HROW</td><td>legacy</td><td>HROW</td><td>CLK_HROW</td></tr>

<tr><td>HCLK_QBUF</td><td>legacy</td><td>HROW</td><td></td></tr>

<tr><td>HCLK</td><td>legacy</td><td>HCLK</td><td>HCLK</td></tr>

<tr><td>HCLK_W</td><td>legacy</td><td>HCLK</td><td></td></tr>

<tr><td>HCLK_E</td><td>legacy</td><td>HCLK</td><td></td></tr>

<tr><td>GLOBALSIG</td><td>legacy</td><td>HCLK</td><td>HCLK</td></tr>

<tr><td>PMVBRAM</td><td>legacy</td><td>HCLK_BEL</td><td>PMVBRAM</td></tr>

<tr><td>PMVBRAM_NC</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>HCLK_IO</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>IOCLK</td><td>legacy</td><td>HCLK_BEL</td><td>HCLK_IO, HCLK_IO_CENTER, HCLK_IO_CFG_S, HCLK_IO_CMT_S, HCLK_IO_CFG_N, HCLK_IO_CMT_N</td></tr>

<tr><td>RCLK</td><td>legacy</td><td>HCLK_BEL</td><td>HCLK_IO</td></tr>

<tr><td>HCLK_DCM_HROW</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>HCLK_DCM</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>HCLK_DCM_S</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>HCLK_DCM_N</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>BUFR[0]</td><td>legacy</td><td>HCLK_BEL</td><td>HCLK_IO</td></tr>

<tr><td>BUFR[1]</td><td>legacy</td><td>HCLK_BEL</td><td>HCLK_IO</td></tr>

<tr><td>BUFR[2]</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>BUFR[3]</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>BUFIO[0]</td><td>legacy</td><td>HCLK_BEL</td><td>HCLK_IO, HCLK_IO_CENTER, HCLK_IO_CFG_N, HCLK_IO_CMT_N</td></tr>

<tr><td>BUFIO[1]</td><td>legacy</td><td>HCLK_BEL</td><td>HCLK_IO, HCLK_IO_CENTER, HCLK_IO_CFG_N, HCLK_IO_CMT_N</td></tr>

<tr><td>BUFIO[2]</td><td>legacy</td><td>HCLK_BEL</td><td>HCLK_IO, HCLK_IO_CENTER, HCLK_IO_CFG_S, HCLK_IO_CMT_S</td></tr>

<tr><td>BUFIO[3]</td><td>legacy</td><td>HCLK_BEL</td><td>HCLK_IO, HCLK_IO_CENTER, HCLK_IO_CFG_S, HCLK_IO_CMT_S</td></tr>

<tr><td>BUFO[0]</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>BUFO[1]</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>IDELAYCTRL</td><td>legacy</td><td>HCLK_BEL</td><td>HCLK_IO, HCLK_IO_CENTER, HCLK_IO_CFG_S, HCLK_IO_CMT_S, HCLK_IO_CFG_N, HCLK_IO_CMT_N</td></tr>

<tr><td>DCI</td><td>legacy</td><td>HCLK_BEL</td><td>HCLK_IO, HCLK_IO_CENTER, HCLK_IO_CFG_S, HCLK_IO_CMT_S, HCLK_IO_CFG_N, HCLK_IO_CMT_N</td></tr>

<tr><td>BRKH_GTX</td><td>legacy</td><td>HCLK_BEL</td><td></td></tr>

<tr><td>HCLK_CMT_HCLK</td><td>legacy</td><td>HCLK_CMT</td><td>HCLK_CMT</td></tr>

<tr><td>HCLK_CMT_GIOB</td><td>legacy</td><td>HCLK_CMT</td><td>HCLK_CMT</td></tr>

</tbody>

</table>
</div>

<h2 id="connector-slots"><a class="header" href="#connector-slots">Connector slots</a></h2>
<div class="table-wrapper">
<table>
<caption>virtex5 connector slots</caption>
<thead>
<tr><th>Slot</th><th>Opposite</th><th>Connectors</th></tr>

</thead>

<tbody>
<tr><td>W</td><td>E</td><td>PASS_W, TERM_W, INT_BUFS_W, PPC_W</td></tr>

<tr><td>E</td><td>W</td><td>PASS_E, TERM_E, TERM_E_HOLE, INT_BUFS_E, PPC_E</td></tr>

<tr><td>S</td><td>N</td><td>PASS_S, TERM_S_HOLE, TERM_S_PPC</td></tr>

<tr><td>N</td><td>S</td><td>PASS_N, PASS_NHOLE_N, TERM_N_HOLE, TERM_N_PPC</td></tr>

</tbody>

</table>
</div>

<h2 id="region-slots"><a class="header" href="#region-slots">Region slots</a></h2>
<div class="table-wrapper">
<table>
<caption>virtex5 region slots</caption>
<thead>
<tr><th>Slot</th><th>Wires</th></tr>

</thead>

<tbody>
<tr><td>HCLK</td><td></td></tr>

<tr><td>LEAF</td><td>HCLK[0], HCLK[1], HCLK[2], HCLK[3], HCLK[4], HCLK[5], HCLK[6], HCLK[7], HCLK[8], HCLK[9], RCLK[0], RCLK[1], RCLK[2], RCLK[3]</td></tr>

</tbody>

</table>
</div>

<h2 id="wires"><a class="header" href="#wires">Wires</a></h2>
<div class="table-wrapper">
<table>
<caption>virtex5 wires</caption>
<thead>
<tr><th>Wire</th><th>Kind</th>
</tr>

</thead>

<tbody>
<tr><td>PULLUP</td><td>pullup</td></tr>

<tr><td>TIE_0</td><td>tie 0</td></tr>

<tr><td>TIE_1</td><td>tie 1</td></tr>

<tr><td>HCLK[0]</td><td>regional LEAF</td></tr>

<tr><td>HCLK[1]</td><td>regional LEAF</td></tr>

<tr><td>HCLK[2]</td><td>regional LEAF</td></tr>

<tr><td>HCLK[3]</td><td>regional LEAF</td></tr>

<tr><td>HCLK[4]</td><td>regional LEAF</td></tr>

<tr><td>HCLK[5]</td><td>regional LEAF</td></tr>

<tr><td>HCLK[6]</td><td>regional LEAF</td></tr>

<tr><td>HCLK[7]</td><td>regional LEAF</td></tr>

<tr><td>HCLK[8]</td><td>regional LEAF</td></tr>

<tr><td>HCLK[9]</td><td>regional LEAF</td></tr>

<tr><td>RCLK[0]</td><td>regional LEAF</td></tr>

<tr><td>RCLK[1]</td><td>regional LEAF</td></tr>

<tr><td>RCLK[2]</td><td>regional LEAF</td></tr>

<tr><td>RCLK[3]</td><td>regional LEAF</td></tr>

<tr><td>DBL_WW0_S0</td><td>mux</td></tr>

<tr><td>DBL_WW0_N5</td><td>mux</td></tr>

<tr><td>DBL_WW0[0]</td><td>branch S</td></tr>

<tr><td>DBL_WW0[1]</td><td>mux</td></tr>

<tr><td>DBL_WW0[2]</td><td>mux</td></tr>

<tr><td>DBL_WW0[3]</td><td>mux</td></tr>

<tr><td>DBL_WW0[4]</td><td>mux</td></tr>

<tr><td>DBL_WW0[5]</td><td>branch N</td></tr>

<tr><td>DBL_WW1[0]</td><td>branch E</td></tr>

<tr><td>DBL_WW1[1]</td><td>branch E</td></tr>

<tr><td>DBL_WW1[2]</td><td>branch E</td></tr>

<tr><td>DBL_WW1[3]</td><td>branch E</td></tr>

<tr><td>DBL_WW1[4]</td><td>branch E</td></tr>

<tr><td>DBL_WW1[5]</td><td>branch E</td></tr>

<tr><td>DBL_WW2[0]</td><td>branch E</td></tr>

<tr><td>DBL_WW2[1]</td><td>branch E</td></tr>

<tr><td>DBL_WW2[2]</td><td>branch E</td></tr>

<tr><td>DBL_WW2[3]</td><td>branch E</td></tr>

<tr><td>DBL_WW2[4]</td><td>branch E</td></tr>

<tr><td>DBL_WW2[5]</td><td>branch E</td></tr>

<tr><td>DBL_WS0[0]</td><td>mux</td></tr>

<tr><td>DBL_WS0[1]</td><td>mux</td></tr>

<tr><td>DBL_WS0[2]</td><td>mux</td></tr>

<tr><td>DBL_WS1[0]</td><td>branch E</td></tr>

<tr><td>DBL_WS1[1]</td><td>branch E</td></tr>

<tr><td>DBL_WS1[2]</td><td>branch E</td></tr>

<tr><td>DBL_WS2[0]</td><td>branch N</td></tr>

<tr><td>DBL_WS2[1]</td><td>branch N</td></tr>

<tr><td>DBL_WS2[2]</td><td>branch N</td></tr>

<tr><td>DBL_WS1_BUF0</td><td>mux</td></tr>

<tr><td>DBL_WS1_S0</td><td>branch N</td></tr>

<tr><td>DBL_WN0[0]</td><td>mux</td></tr>

<tr><td>DBL_WN0[1]</td><td>mux</td></tr>

<tr><td>DBL_WN0[2]</td><td>mux</td></tr>

<tr><td>DBL_WN1[0]</td><td>branch E</td></tr>

<tr><td>DBL_WN1[1]</td><td>branch E</td></tr>

<tr><td>DBL_WN1[2]</td><td>branch E</td></tr>

<tr><td>DBL_WN2[0]</td><td>branch S</td></tr>

<tr><td>DBL_WN2[1]</td><td>branch S</td></tr>

<tr><td>DBL_WN2[2]</td><td>branch S</td></tr>

<tr><td>DBL_WN2_S0</td><td>branch N</td></tr>

<tr><td>DBL_EE0_S3</td><td>mux</td></tr>

<tr><td>DBL_EE0[0]</td><td>mux</td></tr>

<tr><td>DBL_EE0[1]</td><td>mux</td></tr>

<tr><td>DBL_EE0[2]</td><td>mux</td></tr>

<tr><td>DBL_EE0[3]</td><td>branch S</td></tr>

<tr><td>DBL_EE0[4]</td><td>mux</td></tr>

<tr><td>DBL_EE0[5]</td><td>mux</td></tr>

<tr><td>DBL_EE1[0]</td><td>branch W</td></tr>

<tr><td>DBL_EE1[1]</td><td>branch W</td></tr>

<tr><td>DBL_EE1[2]</td><td>branch W</td></tr>

<tr><td>DBL_EE1[3]</td><td>branch W</td></tr>

<tr><td>DBL_EE1[4]</td><td>branch W</td></tr>

<tr><td>DBL_EE1[5]</td><td>branch W</td></tr>

<tr><td>DBL_EE2[0]</td><td>branch W</td></tr>

<tr><td>DBL_EE2[1]</td><td>branch W</td></tr>

<tr><td>DBL_EE2[2]</td><td>branch W</td></tr>

<tr><td>DBL_EE2[3]</td><td>branch W</td></tr>

<tr><td>DBL_EE2[4]</td><td>branch W</td></tr>

<tr><td>DBL_EE2[5]</td><td>branch W</td></tr>

<tr><td>DBL_ES0[0]</td><td>mux</td></tr>

<tr><td>DBL_ES0[1]</td><td>mux</td></tr>

<tr><td>DBL_ES0[2]</td><td>mux</td></tr>

<tr><td>DBL_ES1[0]</td><td>branch W</td></tr>

<tr><td>DBL_ES1[1]</td><td>branch W</td></tr>

<tr><td>DBL_ES1[2]</td><td>branch W</td></tr>

<tr><td>DBL_ES2[0]</td><td>branch N</td></tr>

<tr><td>DBL_ES2[1]</td><td>branch N</td></tr>

<tr><td>DBL_ES2[2]</td><td>branch N</td></tr>

<tr><td>DBL_EN0[0]</td><td>mux</td></tr>

<tr><td>DBL_EN0[1]</td><td>mux</td></tr>

<tr><td>DBL_EN0[2]</td><td>mux</td></tr>

<tr><td>DBL_EN1[0]</td><td>branch W</td></tr>

<tr><td>DBL_EN1[1]</td><td>branch W</td></tr>

<tr><td>DBL_EN1[2]</td><td>branch W</td></tr>

<tr><td>DBL_EN2[0]</td><td>branch S</td></tr>

<tr><td>DBL_EN2[1]</td><td>branch S</td></tr>

<tr><td>DBL_EN2[2]</td><td>branch S</td></tr>

<tr><td>DBL_NN0_S0</td><td>mux</td></tr>

<tr><td>DBL_NN0_N5</td><td>mux</td></tr>

<tr><td>DBL_NN0[0]</td><td>branch S</td></tr>

<tr><td>DBL_NN0[1]</td><td>mux</td></tr>

<tr><td>DBL_NN0[2]</td><td>mux</td></tr>

<tr><td>DBL_NN0[3]</td><td>mux</td></tr>

<tr><td>DBL_NN0[4]</td><td>mux</td></tr>

<tr><td>DBL_NN0[5]</td><td>branch N</td></tr>

<tr><td>DBL_NN1[0]</td><td>branch S</td></tr>

<tr><td>DBL_NN1[1]</td><td>branch S</td></tr>

<tr><td>DBL_NN1[2]</td><td>branch S</td></tr>

<tr><td>DBL_NN1[3]</td><td>branch S</td></tr>

<tr><td>DBL_NN1[4]</td><td>branch S</td></tr>

<tr><td>DBL_NN1[5]</td><td>branch S</td></tr>

<tr><td>DBL_NN2[0]</td><td>branch S</td></tr>

<tr><td>DBL_NN2[1]</td><td>branch S</td></tr>

<tr><td>DBL_NN2[2]</td><td>branch S</td></tr>

<tr><td>DBL_NN2[3]</td><td>branch S</td></tr>

<tr><td>DBL_NN2[4]</td><td>branch S</td></tr>

<tr><td>DBL_NN2[5]</td><td>branch S</td></tr>

<tr><td>DBL_NW0[0]</td><td>mux</td></tr>

<tr><td>DBL_NW0[1]</td><td>mux</td></tr>

<tr><td>DBL_NW0[2]</td><td>mux</td></tr>

<tr><td>DBL_NW1[0]</td><td>branch S</td></tr>

<tr><td>DBL_NW1[1]</td><td>branch S</td></tr>

<tr><td>DBL_NW1[2]</td><td>branch S</td></tr>

<tr><td>DBL_NW2[0]</td><td>branch E</td></tr>

<tr><td>DBL_NW2[1]</td><td>branch E</td></tr>

<tr><td>DBL_NW2[2]</td><td>branch E</td></tr>

<tr><td>DBL_NW2_N2</td><td>branch S</td></tr>

<tr><td>DBL_NE0[0]</td><td>mux</td></tr>

<tr><td>DBL_NE0[1]</td><td>mux</td></tr>

<tr><td>DBL_NE0[2]</td><td>mux</td></tr>

<tr><td>DBL_NE1[0]</td><td>branch S</td></tr>

<tr><td>DBL_NE1[1]</td><td>branch S</td></tr>

<tr><td>DBL_NE1[2]</td><td>branch S</td></tr>

<tr><td>DBL_NE2[0]</td><td>branch W</td></tr>

<tr><td>DBL_NE2[1]</td><td>branch W</td></tr>

<tr><td>DBL_NE2[2]</td><td>branch W</td></tr>

<tr><td>DBL_NE1_BUF2</td><td>mux</td></tr>

<tr><td>DBL_NE1_N2</td><td>branch S</td></tr>

<tr><td>DBL_SS0_N2</td><td>mux</td></tr>

<tr><td>DBL_SS0[0]</td><td>mux</td></tr>

<tr><td>DBL_SS0[1]</td><td>mux</td></tr>

<tr><td>DBL_SS0[2]</td><td>branch N</td></tr>

<tr><td>DBL_SS0[3]</td><td>mux</td></tr>

<tr><td>DBL_SS0[4]</td><td>mux</td></tr>

<tr><td>DBL_SS0[5]</td><td>mux</td></tr>

<tr><td>DBL_SS1[0]</td><td>branch N</td></tr>

<tr><td>DBL_SS1[1]</td><td>branch N</td></tr>

<tr><td>DBL_SS1[2]</td><td>branch N</td></tr>

<tr><td>DBL_SS1[3]</td><td>branch N</td></tr>

<tr><td>DBL_SS1[4]</td><td>branch N</td></tr>

<tr><td>DBL_SS1[5]</td><td>branch N</td></tr>

<tr><td>DBL_SS2[0]</td><td>branch N</td></tr>

<tr><td>DBL_SS2[1]</td><td>branch N</td></tr>

<tr><td>DBL_SS2[2]</td><td>branch N</td></tr>

<tr><td>DBL_SS2[3]</td><td>branch N</td></tr>

<tr><td>DBL_SS2[4]</td><td>branch N</td></tr>

<tr><td>DBL_SS2[5]</td><td>branch N</td></tr>

<tr><td>DBL_SW0[0]</td><td>mux</td></tr>

<tr><td>DBL_SW0[1]</td><td>mux</td></tr>

<tr><td>DBL_SW0[2]</td><td>mux</td></tr>

<tr><td>DBL_SW1[0]</td><td>branch N</td></tr>

<tr><td>DBL_SW1[1]</td><td>branch N</td></tr>

<tr><td>DBL_SW1[2]</td><td>branch N</td></tr>

<tr><td>DBL_SW2[0]</td><td>branch E</td></tr>

<tr><td>DBL_SW2[1]</td><td>branch E</td></tr>

<tr><td>DBL_SW2[2]</td><td>branch E</td></tr>

<tr><td>DBL_SE0[0]</td><td>mux</td></tr>

<tr><td>DBL_SE0[1]</td><td>mux</td></tr>

<tr><td>DBL_SE0[2]</td><td>mux</td></tr>

<tr><td>DBL_SE1[0]</td><td>branch N</td></tr>

<tr><td>DBL_SE1[1]</td><td>branch N</td></tr>

<tr><td>DBL_SE1[2]</td><td>branch N</td></tr>

<tr><td>DBL_SE2[0]</td><td>branch W</td></tr>

<tr><td>DBL_SE2[1]</td><td>branch W</td></tr>

<tr><td>DBL_SE2[2]</td><td>branch W</td></tr>

<tr><td>PENT_WW0_S0</td><td>mux</td></tr>

<tr><td>PENT_WW0[0]</td><td>branch S</td></tr>

<tr><td>PENT_WW0[1]</td><td>mux</td></tr>

<tr><td>PENT_WW0[2]</td><td>mux</td></tr>

<tr><td>PENT_WW0[3]</td><td>mux</td></tr>

<tr><td>PENT_WW0[4]</td><td>mux</td></tr>

<tr><td>PENT_WW0[5]</td><td>mux</td></tr>

<tr><td>PENT_WW1[0]</td><td>branch E</td></tr>

<tr><td>PENT_WW1[1]</td><td>branch E</td></tr>

<tr><td>PENT_WW1[2]</td><td>branch E</td></tr>

<tr><td>PENT_WW1[3]</td><td>branch E</td></tr>

<tr><td>PENT_WW1[4]</td><td>branch E</td></tr>

<tr><td>PENT_WW1[5]</td><td>branch E</td></tr>

<tr><td>PENT_WW2[0]</td><td>branch E</td></tr>

<tr><td>PENT_WW2[1]</td><td>branch E</td></tr>

<tr><td>PENT_WW2[2]</td><td>branch E</td></tr>

<tr><td>PENT_WW2[3]</td><td>branch E</td></tr>

<tr><td>PENT_WW2[4]</td><td>branch E</td></tr>

<tr><td>PENT_WW2[5]</td><td>branch E</td></tr>

<tr><td>PENT_WW3[0]</td><td>branch E</td></tr>

<tr><td>PENT_WW3[1]</td><td>branch E</td></tr>

<tr><td>PENT_WW3[2]</td><td>branch E</td></tr>

<tr><td>PENT_WW3[3]</td><td>branch E</td></tr>

<tr><td>PENT_WW3[4]</td><td>branch E</td></tr>

<tr><td>PENT_WW3[5]</td><td>branch E</td></tr>

<tr><td>PENT_WW4[0]</td><td>branch E</td></tr>

<tr><td>PENT_WW4[1]</td><td>branch E</td></tr>

<tr><td>PENT_WW4[2]</td><td>branch E</td></tr>

<tr><td>PENT_WW4[3]</td><td>branch E</td></tr>

<tr><td>PENT_WW4[4]</td><td>branch E</td></tr>

<tr><td>PENT_WW4[5]</td><td>branch E</td></tr>

<tr><td>PENT_WW5[0]</td><td>branch E</td></tr>

<tr><td>PENT_WW5[1]</td><td>branch E</td></tr>

<tr><td>PENT_WW5[2]</td><td>branch E</td></tr>

<tr><td>PENT_WW5[3]</td><td>branch E</td></tr>

<tr><td>PENT_WW5[4]</td><td>branch E</td></tr>

<tr><td>PENT_WW5[5]</td><td>branch E</td></tr>

<tr><td>PENT_WS0[0]</td><td>mux</td></tr>

<tr><td>PENT_WS0[1]</td><td>mux</td></tr>

<tr><td>PENT_WS0[2]</td><td>mux</td></tr>

<tr><td>PENT_WS1[0]</td><td>branch E</td></tr>

<tr><td>PENT_WS1[1]</td><td>branch E</td></tr>

<tr><td>PENT_WS1[2]</td><td>branch E</td></tr>

<tr><td>PENT_WS2[0]</td><td>branch E</td></tr>

<tr><td>PENT_WS2[1]</td><td>branch E</td></tr>

<tr><td>PENT_WS2[2]</td><td>branch E</td></tr>

<tr><td>PENT_WS3[0]</td><td>branch E</td></tr>

<tr><td>PENT_WS3[1]</td><td>branch E</td></tr>

<tr><td>PENT_WS3[2]</td><td>branch E</td></tr>

<tr><td>PENT_WS4[0]</td><td>branch N</td></tr>

<tr><td>PENT_WS4[1]</td><td>branch N</td></tr>

<tr><td>PENT_WS4[2]</td><td>branch N</td></tr>

<tr><td>PENT_WS5[0]</td><td>branch N</td></tr>

<tr><td>PENT_WS5[1]</td><td>branch N</td></tr>

<tr><td>PENT_WS5[2]</td><td>branch N</td></tr>

<tr><td>PENT_WS3_BUF0</td><td>mux</td></tr>

<tr><td>PENT_WS3_S0</td><td>branch N</td></tr>

<tr><td>PENT_WN0[0]</td><td>mux</td></tr>

<tr><td>PENT_WN0[1]</td><td>mux</td></tr>

<tr><td>PENT_WN0[2]</td><td>mux</td></tr>

<tr><td>PENT_WN1[0]</td><td>branch E</td></tr>

<tr><td>PENT_WN1[1]</td><td>branch E</td></tr>

<tr><td>PENT_WN1[2]</td><td>branch E</td></tr>

<tr><td>PENT_WN2[0]</td><td>branch E</td></tr>

<tr><td>PENT_WN2[1]</td><td>branch E</td></tr>

<tr><td>PENT_WN2[2]</td><td>branch E</td></tr>

<tr><td>PENT_WN3[0]</td><td>branch E</td></tr>

<tr><td>PENT_WN3[1]</td><td>branch E</td></tr>

<tr><td>PENT_WN3[2]</td><td>branch E</td></tr>

<tr><td>PENT_WN4[0]</td><td>branch S</td></tr>

<tr><td>PENT_WN4[1]</td><td>branch S</td></tr>

<tr><td>PENT_WN4[2]</td><td>branch S</td></tr>

<tr><td>PENT_WN5[0]</td><td>branch S</td></tr>

<tr><td>PENT_WN5[1]</td><td>branch S</td></tr>

<tr><td>PENT_WN5[2]</td><td>branch S</td></tr>

<tr><td>PENT_WN5_S0</td><td>branch N</td></tr>

<tr><td>PENT_EE0[0]</td><td>mux</td></tr>

<tr><td>PENT_EE0[1]</td><td>mux</td></tr>

<tr><td>PENT_EE0[2]</td><td>mux</td></tr>

<tr><td>PENT_EE0[3]</td><td>mux</td></tr>

<tr><td>PENT_EE0[4]</td><td>mux</td></tr>

<tr><td>PENT_EE0[5]</td><td>mux</td></tr>

<tr><td>PENT_EE1[0]</td><td>branch W</td></tr>

<tr><td>PENT_EE1[1]</td><td>branch W</td></tr>

<tr><td>PENT_EE1[2]</td><td>branch W</td></tr>

<tr><td>PENT_EE1[3]</td><td>branch W</td></tr>

<tr><td>PENT_EE1[4]</td><td>branch W</td></tr>

<tr><td>PENT_EE1[5]</td><td>branch W</td></tr>

<tr><td>PENT_EE2[0]</td><td>branch W</td></tr>

<tr><td>PENT_EE2[1]</td><td>branch W</td></tr>

<tr><td>PENT_EE2[2]</td><td>branch W</td></tr>

<tr><td>PENT_EE2[3]</td><td>branch W</td></tr>

<tr><td>PENT_EE2[4]</td><td>branch W</td></tr>

<tr><td>PENT_EE2[5]</td><td>branch W</td></tr>

<tr><td>PENT_EE3[0]</td><td>branch W</td></tr>

<tr><td>PENT_EE3[1]</td><td>branch W</td></tr>

<tr><td>PENT_EE3[2]</td><td>branch W</td></tr>

<tr><td>PENT_EE3[3]</td><td>branch W</td></tr>

<tr><td>PENT_EE3[4]</td><td>branch W</td></tr>

<tr><td>PENT_EE3[5]</td><td>branch W</td></tr>

<tr><td>PENT_EE4[0]</td><td>branch W</td></tr>

<tr><td>PENT_EE4[1]</td><td>branch W</td></tr>

<tr><td>PENT_EE4[2]</td><td>branch W</td></tr>

<tr><td>PENT_EE4[3]</td><td>branch W</td></tr>

<tr><td>PENT_EE4[4]</td><td>branch W</td></tr>

<tr><td>PENT_EE4[5]</td><td>branch W</td></tr>

<tr><td>PENT_EE5[0]</td><td>branch W</td></tr>

<tr><td>PENT_EE5[1]</td><td>branch W</td></tr>

<tr><td>PENT_EE5[2]</td><td>branch W</td></tr>

<tr><td>PENT_EE5[3]</td><td>branch W</td></tr>

<tr><td>PENT_EE5[4]</td><td>branch W</td></tr>

<tr><td>PENT_EE5[5]</td><td>branch W</td></tr>

<tr><td>PENT_ES0[0]</td><td>mux</td></tr>

<tr><td>PENT_ES0[1]</td><td>mux</td></tr>

<tr><td>PENT_ES0[2]</td><td>mux</td></tr>

<tr><td>PENT_ES1[0]</td><td>branch W</td></tr>

<tr><td>PENT_ES1[1]</td><td>branch W</td></tr>

<tr><td>PENT_ES1[2]</td><td>branch W</td></tr>

<tr><td>PENT_ES2[0]</td><td>branch W</td></tr>

<tr><td>PENT_ES2[1]</td><td>branch W</td></tr>

<tr><td>PENT_ES2[2]</td><td>branch W</td></tr>

<tr><td>PENT_ES3[0]</td><td>branch W</td></tr>

<tr><td>PENT_ES3[1]</td><td>branch W</td></tr>

<tr><td>PENT_ES3[2]</td><td>branch W</td></tr>

<tr><td>PENT_ES4[0]</td><td>branch N</td></tr>

<tr><td>PENT_ES4[1]</td><td>branch N</td></tr>

<tr><td>PENT_ES4[2]</td><td>branch N</td></tr>

<tr><td>PENT_ES5[0]</td><td>branch N</td></tr>

<tr><td>PENT_ES5[1]</td><td>branch N</td></tr>

<tr><td>PENT_ES5[2]</td><td>branch N</td></tr>

<tr><td>PENT_EN0[0]</td><td>mux</td></tr>

<tr><td>PENT_EN0[1]</td><td>mux</td></tr>

<tr><td>PENT_EN0[2]</td><td>mux</td></tr>

<tr><td>PENT_EN1[0]</td><td>branch W</td></tr>

<tr><td>PENT_EN1[1]</td><td>branch W</td></tr>

<tr><td>PENT_EN1[2]</td><td>branch W</td></tr>

<tr><td>PENT_EN2[0]</td><td>branch W</td></tr>

<tr><td>PENT_EN2[1]</td><td>branch W</td></tr>

<tr><td>PENT_EN2[2]</td><td>branch W</td></tr>

<tr><td>PENT_EN3[0]</td><td>branch W</td></tr>

<tr><td>PENT_EN3[1]</td><td>branch W</td></tr>

<tr><td>PENT_EN3[2]</td><td>branch W</td></tr>

<tr><td>PENT_EN4[0]</td><td>branch S</td></tr>

<tr><td>PENT_EN4[1]</td><td>branch S</td></tr>

<tr><td>PENT_EN4[2]</td><td>branch S</td></tr>

<tr><td>PENT_EN5[0]</td><td>branch S</td></tr>

<tr><td>PENT_EN5[1]</td><td>branch S</td></tr>

<tr><td>PENT_EN5[2]</td><td>branch S</td></tr>

<tr><td>PENT_SS0[0]</td><td>mux</td></tr>

<tr><td>PENT_SS0[1]</td><td>mux</td></tr>

<tr><td>PENT_SS0[2]</td><td>mux</td></tr>

<tr><td>PENT_SS0[3]</td><td>mux</td></tr>

<tr><td>PENT_SS0[4]</td><td>mux</td></tr>

<tr><td>PENT_SS0[5]</td><td>mux</td></tr>

<tr><td>PENT_SS1[0]</td><td>branch N</td></tr>

<tr><td>PENT_SS1[1]</td><td>branch N</td></tr>

<tr><td>PENT_SS1[2]</td><td>branch N</td></tr>

<tr><td>PENT_SS1[3]</td><td>branch N</td></tr>

<tr><td>PENT_SS1[4]</td><td>branch N</td></tr>

<tr><td>PENT_SS1[5]</td><td>branch N</td></tr>

<tr><td>PENT_SS2[0]</td><td>branch N</td></tr>

<tr><td>PENT_SS2[1]</td><td>branch N</td></tr>

<tr><td>PENT_SS2[2]</td><td>branch N</td></tr>

<tr><td>PENT_SS2[3]</td><td>branch N</td></tr>

<tr><td>PENT_SS2[4]</td><td>branch N</td></tr>

<tr><td>PENT_SS2[5]</td><td>branch N</td></tr>

<tr><td>PENT_SS3[0]</td><td>branch N</td></tr>

<tr><td>PENT_SS3[1]</td><td>branch N</td></tr>

<tr><td>PENT_SS3[2]</td><td>branch N</td></tr>

<tr><td>PENT_SS3[3]</td><td>branch N</td></tr>

<tr><td>PENT_SS3[4]</td><td>branch N</td></tr>

<tr><td>PENT_SS3[5]</td><td>branch N</td></tr>

<tr><td>PENT_SS4[0]</td><td>branch N</td></tr>

<tr><td>PENT_SS4[1]</td><td>branch N</td></tr>

<tr><td>PENT_SS4[2]</td><td>branch N</td></tr>

<tr><td>PENT_SS4[3]</td><td>branch N</td></tr>

<tr><td>PENT_SS4[4]</td><td>branch N</td></tr>

<tr><td>PENT_SS4[5]</td><td>branch N</td></tr>

<tr><td>PENT_SS5[0]</td><td>branch N</td></tr>

<tr><td>PENT_SS5[1]</td><td>branch N</td></tr>

<tr><td>PENT_SS5[2]</td><td>branch N</td></tr>

<tr><td>PENT_SS5[3]</td><td>branch N</td></tr>

<tr><td>PENT_SS5[4]</td><td>branch N</td></tr>

<tr><td>PENT_SS5[5]</td><td>branch N</td></tr>

<tr><td>PENT_SW0[0]</td><td>mux</td></tr>

<tr><td>PENT_SW0[1]</td><td>mux</td></tr>

<tr><td>PENT_SW0[2]</td><td>mux</td></tr>

<tr><td>PENT_SW1[0]</td><td>branch N</td></tr>

<tr><td>PENT_SW1[1]</td><td>branch N</td></tr>

<tr><td>PENT_SW1[2]</td><td>branch N</td></tr>

<tr><td>PENT_SW2[0]</td><td>branch N</td></tr>

<tr><td>PENT_SW2[1]</td><td>branch N</td></tr>

<tr><td>PENT_SW2[2]</td><td>branch N</td></tr>

<tr><td>PENT_SW3[0]</td><td>branch N</td></tr>

<tr><td>PENT_SW3[1]</td><td>branch N</td></tr>

<tr><td>PENT_SW3[2]</td><td>branch N</td></tr>

<tr><td>PENT_SW4[0]</td><td>branch E</td></tr>

<tr><td>PENT_SW4[1]</td><td>branch E</td></tr>

<tr><td>PENT_SW4[2]</td><td>branch E</td></tr>

<tr><td>PENT_SW5[0]</td><td>branch E</td></tr>

<tr><td>PENT_SW5[1]</td><td>branch E</td></tr>

<tr><td>PENT_SW5[2]</td><td>branch E</td></tr>

<tr><td>PENT_SE0[0]</td><td>mux</td></tr>

<tr><td>PENT_SE0[1]</td><td>mux</td></tr>

<tr><td>PENT_SE0[2]</td><td>mux</td></tr>

<tr><td>PENT_SE1[0]</td><td>branch N</td></tr>

<tr><td>PENT_SE1[1]</td><td>branch N</td></tr>

<tr><td>PENT_SE1[2]</td><td>branch N</td></tr>

<tr><td>PENT_SE2[0]</td><td>branch N</td></tr>

<tr><td>PENT_SE2[1]</td><td>branch N</td></tr>

<tr><td>PENT_SE2[2]</td><td>branch N</td></tr>

<tr><td>PENT_SE3[0]</td><td>branch N</td></tr>

<tr><td>PENT_SE3[1]</td><td>branch N</td></tr>

<tr><td>PENT_SE3[2]</td><td>branch N</td></tr>

<tr><td>PENT_SE4[0]</td><td>branch W</td></tr>

<tr><td>PENT_SE4[1]</td><td>branch W</td></tr>

<tr><td>PENT_SE4[2]</td><td>branch W</td></tr>

<tr><td>PENT_SE5[0]</td><td>branch W</td></tr>

<tr><td>PENT_SE5[1]</td><td>branch W</td></tr>

<tr><td>PENT_SE5[2]</td><td>branch W</td></tr>

<tr><td>PENT_NN0_N5</td><td>mux</td></tr>

<tr><td>PENT_NN0[0]</td><td>mux</td></tr>

<tr><td>PENT_NN0[1]</td><td>mux</td></tr>

<tr><td>PENT_NN0[2]</td><td>mux</td></tr>

<tr><td>PENT_NN0[3]</td><td>mux</td></tr>

<tr><td>PENT_NN0[4]</td><td>mux</td></tr>

<tr><td>PENT_NN0[5]</td><td>branch N</td></tr>

<tr><td>PENT_NN1[0]</td><td>branch S</td></tr>

<tr><td>PENT_NN1[1]</td><td>branch S</td></tr>

<tr><td>PENT_NN1[2]</td><td>branch S</td></tr>

<tr><td>PENT_NN1[3]</td><td>branch S</td></tr>

<tr><td>PENT_NN1[4]</td><td>branch S</td></tr>

<tr><td>PENT_NN1[5]</td><td>branch S</td></tr>

<tr><td>PENT_NN2[0]</td><td>branch S</td></tr>

<tr><td>PENT_NN2[1]</td><td>branch S</td></tr>

<tr><td>PENT_NN2[2]</td><td>branch S</td></tr>

<tr><td>PENT_NN2[3]</td><td>branch S</td></tr>

<tr><td>PENT_NN2[4]</td><td>branch S</td></tr>

<tr><td>PENT_NN2[5]</td><td>branch S</td></tr>

<tr><td>PENT_NN3[0]</td><td>branch S</td></tr>

<tr><td>PENT_NN3[1]</td><td>branch S</td></tr>

<tr><td>PENT_NN3[2]</td><td>branch S</td></tr>

<tr><td>PENT_NN3[3]</td><td>branch S</td></tr>

<tr><td>PENT_NN3[4]</td><td>branch S</td></tr>

<tr><td>PENT_NN3[5]</td><td>branch S</td></tr>

<tr><td>PENT_NN4[0]</td><td>branch S</td></tr>

<tr><td>PENT_NN4[1]</td><td>branch S</td></tr>

<tr><td>PENT_NN4[2]</td><td>branch S</td></tr>

<tr><td>PENT_NN4[3]</td><td>branch S</td></tr>

<tr><td>PENT_NN4[4]</td><td>branch S</td></tr>

<tr><td>PENT_NN4[5]</td><td>branch S</td></tr>

<tr><td>PENT_NN5[0]</td><td>branch S</td></tr>

<tr><td>PENT_NN5[1]</td><td>branch S</td></tr>

<tr><td>PENT_NN5[2]</td><td>branch S</td></tr>

<tr><td>PENT_NN5[3]</td><td>branch S</td></tr>

<tr><td>PENT_NN5[4]</td><td>branch S</td></tr>

<tr><td>PENT_NN5[5]</td><td>branch S</td></tr>

<tr><td>PENT_NW0[0]</td><td>mux</td></tr>

<tr><td>PENT_NW0[1]</td><td>mux</td></tr>

<tr><td>PENT_NW0[2]</td><td>mux</td></tr>

<tr><td>PENT_NW1[0]</td><td>branch S</td></tr>

<tr><td>PENT_NW1[1]</td><td>branch S</td></tr>

<tr><td>PENT_NW1[2]</td><td>branch S</td></tr>

<tr><td>PENT_NW2[0]</td><td>branch S</td></tr>

<tr><td>PENT_NW2[1]</td><td>branch S</td></tr>

<tr><td>PENT_NW2[2]</td><td>branch S</td></tr>

<tr><td>PENT_NW3[0]</td><td>branch S</td></tr>

<tr><td>PENT_NW3[1]</td><td>branch S</td></tr>

<tr><td>PENT_NW3[2]</td><td>branch S</td></tr>

<tr><td>PENT_NW4[0]</td><td>branch E</td></tr>

<tr><td>PENT_NW4[1]</td><td>branch E</td></tr>

<tr><td>PENT_NW4[2]</td><td>branch E</td></tr>

<tr><td>PENT_NW5[0]</td><td>branch E</td></tr>

<tr><td>PENT_NW5[1]</td><td>branch E</td></tr>

<tr><td>PENT_NW5[2]</td><td>branch E</td></tr>

<tr><td>PENT_NW5_N2</td><td>branch S</td></tr>

<tr><td>PENT_NE0[0]</td><td>mux</td></tr>

<tr><td>PENT_NE0[1]</td><td>mux</td></tr>

<tr><td>PENT_NE0[2]</td><td>mux</td></tr>

<tr><td>PENT_NE1[0]</td><td>branch S</td></tr>

<tr><td>PENT_NE1[1]</td><td>branch S</td></tr>

<tr><td>PENT_NE1[2]</td><td>branch S</td></tr>

<tr><td>PENT_NE2[0]</td><td>branch S</td></tr>

<tr><td>PENT_NE2[1]</td><td>branch S</td></tr>

<tr><td>PENT_NE2[2]</td><td>branch S</td></tr>

<tr><td>PENT_NE3[0]</td><td>branch S</td></tr>

<tr><td>PENT_NE3[1]</td><td>branch S</td></tr>

<tr><td>PENT_NE3[2]</td><td>branch S</td></tr>

<tr><td>PENT_NE4[0]</td><td>branch W</td></tr>

<tr><td>PENT_NE4[1]</td><td>branch W</td></tr>

<tr><td>PENT_NE4[2]</td><td>branch W</td></tr>

<tr><td>PENT_NE5[0]</td><td>branch W</td></tr>

<tr><td>PENT_NE5[1]</td><td>branch W</td></tr>

<tr><td>PENT_NE5[2]</td><td>branch W</td></tr>

<tr><td>PENT_NE3_BUF2</td><td>mux</td></tr>

<tr><td>PENT_NE3_N2</td><td>branch S</td></tr>

<tr><td>LH[0]</td><td>multi_branch W</td></tr>

<tr><td>LH[1]</td><td>multi_branch W</td></tr>

<tr><td>LH[2]</td><td>multi_branch W</td></tr>

<tr><td>LH[3]</td><td>multi_branch W</td></tr>

<tr><td>LH[4]</td><td>multi_branch W</td></tr>

<tr><td>LH[5]</td><td>multi_branch W</td></tr>

<tr><td>LH[6]</td><td>multi_branch W</td></tr>

<tr><td>LH[7]</td><td>multi_branch W</td></tr>

<tr><td>LH[8]</td><td>multi_branch W</td></tr>

<tr><td>LH[9]</td><td>multi_root</td></tr>

<tr><td>LH[10]</td><td>multi_branch E</td></tr>

<tr><td>LH[11]</td><td>multi_branch E</td></tr>

<tr><td>LH[12]</td><td>multi_branch E</td></tr>

<tr><td>LH[13]</td><td>multi_branch E</td></tr>

<tr><td>LH[14]</td><td>multi_branch E</td></tr>

<tr><td>LH[15]</td><td>multi_branch E</td></tr>

<tr><td>LH[16]</td><td>multi_branch E</td></tr>

<tr><td>LH[17]</td><td>multi_branch E</td></tr>

<tr><td>LH[18]</td><td>multi_branch E</td></tr>

<tr><td>LV[0]</td><td>multi_branch N</td></tr>

<tr><td>LV[1]</td><td>multi_branch N</td></tr>

<tr><td>LV[2]</td><td>multi_branch N</td></tr>

<tr><td>LV[3]</td><td>multi_branch N</td></tr>

<tr><td>LV[4]</td><td>multi_branch N</td></tr>

<tr><td>LV[5]</td><td>multi_branch N</td></tr>

<tr><td>LV[6]</td><td>multi_branch N</td></tr>

<tr><td>LV[7]</td><td>multi_branch N</td></tr>

<tr><td>LV[8]</td><td>multi_branch N</td></tr>

<tr><td>LV[9]</td><td>multi_root</td></tr>

<tr><td>LV[10]</td><td>multi_branch S</td></tr>

<tr><td>LV[11]</td><td>multi_branch S</td></tr>

<tr><td>LV[12]</td><td>multi_branch S</td></tr>

<tr><td>LV[13]</td><td>multi_branch S</td></tr>

<tr><td>LV[14]</td><td>multi_branch S</td></tr>

<tr><td>LV[15]</td><td>multi_branch S</td></tr>

<tr><td>LV[16]</td><td>multi_branch S</td></tr>

<tr><td>LV[17]</td><td>multi_branch S</td></tr>

<tr><td>LV[18]</td><td>multi_branch S</td></tr>

<tr><td>IMUX_GFAN[0]</td><td>mux</td></tr>

<tr><td>IMUX_GFAN[1]</td><td>mux</td></tr>

<tr><td>IMUX_CLK[0]</td><td>mux</td></tr>

<tr><td>IMUX_CLK[1]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL[0]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL[1]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL[2]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL[3]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL_SITE[0]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL_SITE[1]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL_SITE[2]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL_SITE[3]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL_BOUNCE[0]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL_BOUNCE[1]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL_BOUNCE[2]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL_BOUNCE[3]</td><td>mux</td></tr>

<tr><td>IMUX_CTRL_BOUNCE_S0</td><td>branch N</td></tr>

<tr><td>IMUX_CTRL_BOUNCE_N3</td><td>branch S</td></tr>

<tr><td>IMUX_BYP[0]</td><td>mux</td></tr>

<tr><td>IMUX_BYP[1]</td><td>mux</td></tr>

<tr><td>IMUX_BYP[2]</td><td>mux</td></tr>

<tr><td>IMUX_BYP[3]</td><td>mux</td></tr>

<tr><td>IMUX_BYP[4]</td><td>mux</td></tr>

<tr><td>IMUX_BYP[5]</td><td>mux</td></tr>

<tr><td>IMUX_BYP[6]</td><td>mux</td></tr>

<tr><td>IMUX_BYP[7]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_SITE[0]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_SITE[1]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_SITE[2]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_SITE[3]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_SITE[4]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_SITE[5]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_SITE[6]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_SITE[7]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_BOUNCE[0]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_BOUNCE[1]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_BOUNCE[2]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_BOUNCE[3]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_BOUNCE[4]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_BOUNCE[5]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_BOUNCE[6]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_BOUNCE[7]</td><td>mux</td></tr>

<tr><td>IMUX_BYP_BOUNCE_S0</td><td>branch N</td></tr>

<tr><td>IMUX_BYP_BOUNCE_N3</td><td>branch S</td></tr>

<tr><td>IMUX_BYP_BOUNCE_S4</td><td>branch N</td></tr>

<tr><td>IMUX_BYP_BOUNCE_N7</td><td>branch S</td></tr>

<tr><td>IMUX_FAN[0]</td><td>mux</td></tr>

<tr><td>IMUX_FAN[1]</td><td>mux</td></tr>

<tr><td>IMUX_FAN[2]</td><td>mux</td></tr>

<tr><td>IMUX_FAN[3]</td><td>mux</td></tr>

<tr><td>IMUX_FAN[4]</td><td>mux</td></tr>

<tr><td>IMUX_FAN[5]</td><td>mux</td></tr>

<tr><td>IMUX_FAN[6]</td><td>mux</td></tr>

<tr><td>IMUX_FAN[7]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_SITE[0]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_SITE[1]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_SITE[2]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_SITE[3]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_SITE[4]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_SITE[5]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_SITE[6]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_SITE[7]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_BOUNCE[0]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_BOUNCE[1]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_BOUNCE[2]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_BOUNCE[3]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_BOUNCE[4]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_BOUNCE[5]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_BOUNCE[6]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_BOUNCE[7]</td><td>mux</td></tr>

<tr><td>IMUX_FAN_BOUNCE_S0</td><td>branch N</td></tr>

<tr><td>IMUX_FAN_BOUNCE_N7</td><td>branch S</td></tr>

<tr><td>IMUX_IMUX[0]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[1]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[2]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[3]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[4]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[5]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[6]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[7]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[8]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[9]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[10]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[11]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[12]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[13]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[14]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[15]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[16]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[17]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[18]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[19]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[20]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[21]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[22]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[23]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[24]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[25]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[26]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[27]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[28]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[29]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[30]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[31]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[32]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[33]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[34]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[35]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[36]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[37]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[38]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[39]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[40]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[41]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[42]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[43]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[44]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[45]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[46]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX[47]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[0]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[1]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[2]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[3]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[4]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[5]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[6]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[7]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[8]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[9]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[10]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[11]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[12]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[13]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[14]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[15]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[16]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[17]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[18]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[19]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[20]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[21]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[22]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[23]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[24]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[25]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[26]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[27]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[28]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[29]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[30]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[31]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[32]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[33]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[34]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[35]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[36]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[37]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[38]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[39]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[40]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[41]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[42]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[43]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[44]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[45]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[46]</td><td>mux</td></tr>

<tr><td>IMUX_IMUX_DELAY[47]</td><td>mux</td></tr>

<tr><td>OUT[0]</td><td>bel</td></tr>

<tr><td>OUT[1]</td><td>bel</td></tr>

<tr><td>OUT[2]</td><td>bel</td></tr>

<tr><td>OUT[3]</td><td>bel</td></tr>

<tr><td>OUT[4]</td><td>bel</td></tr>

<tr><td>OUT[5]</td><td>bel</td></tr>

<tr><td>OUT[6]</td><td>bel</td></tr>

<tr><td>OUT[7]</td><td>bel</td></tr>

<tr><td>OUT[8]</td><td>bel</td></tr>

<tr><td>OUT[9]</td><td>bel</td></tr>

<tr><td>OUT[10]</td><td>bel</td></tr>

<tr><td>OUT[11]</td><td>bel</td></tr>

<tr><td>OUT[12]</td><td>bel</td></tr>

<tr><td>OUT[13]</td><td>bel</td></tr>

<tr><td>OUT[14]</td><td>bel</td></tr>

<tr><td>OUT[15]</td><td>bel</td></tr>

<tr><td>OUT[16]</td><td>bel</td></tr>

<tr><td>OUT[17]</td><td>bel</td></tr>

<tr><td>OUT[18]</td><td>bel</td></tr>

<tr><td>OUT[19]</td><td>bel</td></tr>

<tr><td>OUT[20]</td><td>bel</td></tr>

<tr><td>OUT[21]</td><td>bel</td></tr>

<tr><td>OUT[22]</td><td>bel</td></tr>

<tr><td>OUT[23]</td><td>bel</td></tr>

<tr><td>OUT_BEL[0]</td><td>bel</td></tr>

<tr><td>OUT_BEL[1]</td><td>bel</td></tr>

<tr><td>OUT_BEL[2]</td><td>bel</td></tr>

<tr><td>OUT_BEL[3]</td><td>bel</td></tr>

<tr><td>OUT_BEL[4]</td><td>bel</td></tr>

<tr><td>OUT_BEL[5]</td><td>bel</td></tr>

<tr><td>OUT_BEL[6]</td><td>bel</td></tr>

<tr><td>OUT_BEL[7]</td><td>bel</td></tr>

<tr><td>OUT_BEL[8]</td><td>bel</td></tr>

<tr><td>OUT_BEL[9]</td><td>bel</td></tr>

<tr><td>OUT_BEL[10]</td><td>bel</td></tr>

<tr><td>OUT_BEL[11]</td><td>bel</td></tr>

<tr><td>OUT_BEL[12]</td><td>bel</td></tr>

<tr><td>OUT_BEL[13]</td><td>bel</td></tr>

<tr><td>OUT_BEL[14]</td><td>bel</td></tr>

<tr><td>OUT_BEL[15]</td><td>bel</td></tr>

<tr><td>OUT_BEL[16]</td><td>bel</td></tr>

<tr><td>OUT_BEL[17]</td><td>bel</td></tr>

<tr><td>OUT_BEL[18]</td><td>bel</td></tr>

<tr><td>OUT_BEL[19]</td><td>bel</td></tr>

<tr><td>OUT_BEL[20]</td><td>bel</td></tr>

<tr><td>OUT_BEL[21]</td><td>bel</td></tr>

<tr><td>OUT_BEL[22]</td><td>bel</td></tr>

<tr><td>OUT_BEL[23]</td><td>bel</td></tr>

<tr><td>OUT_TEST[0]</td><td>test</td></tr>

<tr><td>OUT_TEST[1]</td><td>test</td></tr>

<tr><td>OUT_TEST[2]</td><td>test</td></tr>

<tr><td>OUT_TEST[3]</td><td>test</td></tr>

<tr><td>OUT_TEST[4]</td><td>test</td></tr>

<tr><td>OUT_TEST[5]</td><td>test</td></tr>

<tr><td>OUT_TEST[6]</td><td>test</td></tr>

<tr><td>OUT_TEST[7]</td><td>test</td></tr>

<tr><td>OUT_TEST[8]</td><td>test</td></tr>

<tr><td>OUT_TEST[9]</td><td>test</td></tr>

<tr><td>OUT_TEST[10]</td><td>test</td></tr>

<tr><td>OUT_TEST[11]</td><td>test</td></tr>

<tr><td>OUT_TEST[12]</td><td>test</td></tr>

<tr><td>OUT_TEST[13]</td><td>test</td></tr>

<tr><td>OUT_TEST[14]</td><td>test</td></tr>

<tr><td>OUT_TEST[15]</td><td>test</td></tr>

<tr><td>OUT_TEST[16]</td><td>test</td></tr>

<tr><td>OUT_TEST[17]</td><td>test</td></tr>

<tr><td>OUT_TEST[18]</td><td>test</td></tr>

<tr><td>OUT_TEST[19]</td><td>test</td></tr>

<tr><td>OUT_TEST[20]</td><td>test</td></tr>

<tr><td>OUT_TEST[21]</td><td>test</td></tr>

<tr><td>OUT_TEST[22]</td><td>test</td></tr>

<tr><td>OUT_TEST[23]</td><td>test</td></tr>

<tr><td>OUT_S12_DBL</td><td>branch N</td></tr>

<tr><td>OUT_N15_DBL</td><td>branch S</td></tr>

<tr><td>OUT_N17_DBL</td><td>branch S</td></tr>

<tr><td>OUT_S18_DBL</td><td>branch N</td></tr>

<tr><td>OUT_S12_PENT</td><td>branch N</td></tr>

<tr><td>OUT_N15_PENT</td><td>branch S</td></tr>

<tr><td>OUT_N17_PENT</td><td>branch S</td></tr>

<tr><td>OUT_S18_PENT</td><td>branch N</td></tr>

<tr><td>TEST[0]</td><td>test</td></tr>

<tr><td>TEST[1]</td><td>test</td></tr>

<tr><td>TEST[2]</td><td>test</td></tr>

<tr><td>TEST[3]</td><td>test</td></tr>

</tbody>

</table>
</div>

<h2 id="connectors--w"><a class="header" href="#connectors--w">Connectors — W</a></h2>
<div class="table-wrapper">
<table>
<caption>virtex5 wires</caption>
<thead>
<tr><th>Wire</th>
<th>PASS_W</th>
<th>TERM_W</th>
<th>INT_BUFS_W</th>
<th>PPC_W</th>
</tr>

</thead>

<tbody>
<tr><td>DBL_EE1[0]</td>
<td>→ DBL_EE0[0]</td>
<td>← DBL_WW0[3]</td>
<td>→ DBL_EE0[0]</td>
<td>← DBL_WW0[3]</td>
</tr>

<tr><td>DBL_EE1[1]</td>
<td>→ DBL_EE0[1]</td>
<td>← DBL_WW0[4]</td>
<td>→ DBL_EE0[1]</td>
<td>← DBL_WW0[4]</td>
</tr>

<tr><td>DBL_EE1[2]</td>
<td>→ DBL_EE0[2]</td>
<td>← DBL_WW0[5]</td>
<td>→ DBL_EE0[2]</td>
<td>← DBL_WW0[5]</td>
</tr>

<tr><td>DBL_EE1[3]</td>
<td>→ DBL_EE0[3]</td>
<td>← DBL_WW0[0]</td>
<td>→ DBL_EE0[3]</td>
<td>← DBL_WW0[0]</td>
</tr>

<tr><td>DBL_EE1[4]</td>
<td>→ DBL_EE0[4]</td>
<td>← DBL_WW0[1]</td>
<td>→ DBL_EE0[4]</td>
<td>← DBL_WW0[1]</td>
</tr>

<tr><td>DBL_EE1[5]</td>
<td>→ DBL_EE0[5]</td>
<td>← DBL_WW0[2]</td>
<td>→ DBL_EE0[5]</td>
<td>← DBL_WW0[2]</td>
</tr>

<tr><td>DBL_EE2[0]</td>
<td>→ DBL_EE1[0]</td>
<td>← DBL_WW1[3]</td>
<td>→ DBL_EE1[0]</td>
<td>← DBL_WW1[3]</td>
</tr>

<tr><td>DBL_EE2[1]</td>
<td>→ DBL_EE1[1]</td>
<td>← DBL_WW1[4]</td>
<td>→ DBL_EE1[1]</td>
<td>← DBL_WW1[4]</td>
</tr>

<tr><td>DBL_EE2[2]</td>
<td>→ DBL_EE1[2]</td>
<td>← DBL_WW1[5]</td>
<td>→ DBL_EE1[2]</td>
<td>← DBL_WW1[5]</td>
</tr>

<tr><td>DBL_EE2[3]</td>
<td>→ DBL_EE1[3]</td>
<td>← DBL_WW1[0]</td>
<td>→ DBL_EE1[3]</td>
<td>← DBL_WW1[0]</td>
</tr>

<tr><td>DBL_EE2[4]</td>
<td>→ DBL_EE1[4]</td>
<td>← DBL_WW1[1]</td>
<td>→ DBL_EE1[4]</td>
<td>← DBL_WW1[1]</td>
</tr>

<tr><td>DBL_EE2[5]</td>
<td>→ DBL_EE1[5]</td>
<td>← DBL_WW1[2]</td>
<td>→ DBL_EE1[5]</td>
<td>← DBL_WW1[2]</td>
</tr>

<tr><td>DBL_ES1[0]</td>
<td>→ DBL_ES0[0]</td>
<td>← DBL_WS0[0]</td>
<td>→ DBL_ES0[0]</td>
<td>← DBL_WS0[0]</td>
</tr>

<tr><td>DBL_ES1[1]</td>
<td>→ DBL_ES0[1]</td>
<td>← DBL_WS0[1]</td>
<td>→ DBL_ES0[1]</td>
<td>← DBL_WS0[1]</td>
</tr>

<tr><td>DBL_ES1[2]</td>
<td>→ DBL_ES0[2]</td>
<td>← DBL_WS0[2]</td>
<td>→ DBL_ES0[2]</td>
<td>← DBL_WS0[2]</td>
</tr>

<tr><td>DBL_EN1[0]</td>
<td>→ DBL_EN0[0]</td>
<td>← DBL_WN0[0]</td>
<td>→ DBL_EN0[0]</td>
<td>← DBL_WN0[0]</td>
</tr>

<tr><td>DBL_EN1[1]</td>
<td>→ DBL_EN0[1]</td>
<td>← DBL_WN0[1]</td>
<td>→ DBL_EN0[1]</td>
<td>← DBL_WN0[1]</td>
</tr>

<tr><td>DBL_EN1[2]</td>
<td>→ DBL_EN0[2]</td>
<td>← DBL_WN0[2]</td>
<td>→ DBL_EN0[2]</td>
<td>← DBL_WN0[2]</td>
</tr>

<tr><td>DBL_NE2[0]</td>
<td>→ DBL_NE1[0]</td>
<td>← DBL_NW1[0]</td>
<td>→ DBL_NE1[0]</td>
<td>← DBL_NW1[0]</td>
</tr>

<tr><td>DBL_NE2[1]</td>
<td>→ DBL_NE1[1]</td>
<td>← DBL_NW1[1]</td>
<td>→ DBL_NE1[1]</td>
<td>← DBL_NW1[1]</td>
</tr>

<tr><td>DBL_NE2[2]</td>
<td>→ DBL_NE1[2]</td>
<td>← DBL_NW1[2]</td>
<td>→ DBL_NE1[2]</td>
<td>← DBL_NW1[2]</td>
</tr>

<tr><td>DBL_SE2[0]</td>
<td>→ DBL_SE1[0]</td>
<td>← DBL_SW1[0]</td>
<td>→ DBL_SE1[0]</td>
<td>← DBL_SW1[0]</td>
</tr>

<tr><td>DBL_SE2[1]</td>
<td>→ DBL_SE1[1]</td>
<td>← DBL_SW1[1]</td>
<td>→ DBL_SE1[1]</td>
<td>← DBL_SW1[1]</td>
</tr>

<tr><td>DBL_SE2[2]</td>
<td>→ DBL_SE1[2]</td>
<td>← DBL_SW1[2]</td>
<td>→ DBL_SE1[2]</td>
<td>← DBL_SW1[2]</td>
</tr>

<tr><td>PENT_EE1[0]</td>
<td>→ PENT_EE0[0]</td>
<td>← PENT_WW0[3]</td>
<td>→ PENT_EE0[0]</td>
<td>→ PENT_EE0[0]</td>
</tr>

<tr><td>PENT_EE1[1]</td>
<td>→ PENT_EE0[1]</td>
<td>← PENT_WW0[4]</td>
<td>→ PENT_EE0[1]</td>
<td>→ PENT_EE0[1]</td>
</tr>

<tr><td>PENT_EE1[2]</td>
<td>→ PENT_EE0[2]</td>
<td>← PENT_WW0[5]</td>
<td>→ PENT_EE0[2]</td>
<td>→ PENT_EE0[2]</td>
</tr>

<tr><td>PENT_EE1[3]</td>
<td>→ PENT_EE0[3]</td>
<td>← PENT_WW0[0]</td>
<td>→ PENT_EE0[3]</td>
<td>→ PENT_EE0[3]</td>
</tr>

<tr><td>PENT_EE1[4]</td>
<td>→ PENT_EE0[4]</td>
<td>← PENT_WW0[1]</td>
<td>→ PENT_EE0[4]</td>
<td>→ PENT_EE0[4]</td>
</tr>

<tr><td>PENT_EE1[5]</td>
<td>→ PENT_EE0[5]</td>
<td>← PENT_WW0[2]</td>
<td>→ PENT_EE0[5]</td>
<td>→ PENT_EE0[5]</td>
</tr>

<tr><td>PENT_EE2[0]</td>
<td>→ PENT_EE1[0]</td>
<td>← PENT_WW1[3]</td>
<td>→ PENT_EE1[0]</td>
<td>→ PENT_EE1[0]</td>
</tr>

<tr><td>PENT_EE2[1]</td>
<td>→ PENT_EE1[1]</td>
<td>← PENT_WW1[4]</td>
<td>→ PENT_EE1[1]</td>
<td>→ PENT_EE1[1]</td>
</tr>

<tr><td>PENT_EE2[2]</td>
<td>→ PENT_EE1[2]</td>
<td>← PENT_WW1[5]</td>
<td>→ PENT_EE1[2]</td>
<td>→ PENT_EE1[2]</td>
</tr>

<tr><td>PENT_EE2[3]</td>
<td>→ PENT_EE1[3]</td>
<td>← PENT_WW1[0]</td>
<td>→ PENT_EE1[3]</td>
<td>→ PENT_EE1[3]</td>
</tr>

<tr><td>PENT_EE2[4]</td>
<td>→ PENT_EE1[4]</td>
<td>← PENT_WW1[1]</td>
<td>→ PENT_EE1[4]</td>
<td>→ PENT_EE1[4]</td>
</tr>

<tr><td>PENT_EE2[5]</td>
<td>→ PENT_EE1[5]</td>
<td>← PENT_WW1[2]</td>
<td>→ PENT_EE1[5]</td>
<td>→ PENT_EE1[5]</td>
</tr>

<tr><td>PENT_EE3[0]</td>
<td>→ PENT_EE2[0]</td>
<td>← PENT_WW2[3]</td>
<td>→ PENT_EE2[0]</td>
<td>→ PENT_EE2[0]</td>
</tr>

<tr><td>PENT_EE3[1]</td>
<td>→ PENT_EE2[1]</td>
<td>← PENT_WW2[4]</td>
<td>→ PENT_EE2[1]</td>
<td>→ PENT_EE2[1]</td>
</tr>

<tr><td>PENT_EE3[2]</td>
<td>→ PENT_EE2[2]</td>
<td>← PENT_WW2[5]</td>
<td>→ PENT_EE2[2]</td>
<td>→ PENT_EE2[2]</td>
</tr>

<tr><td>PENT_EE3[3]</td>
<td>→ PENT_EE2[3]</td>
<td>← PENT_WW2[0]</td>
<td>→ PENT_EE2[3]</td>
<td>→ PENT_EE2[3]</td>
</tr>

<tr><td>PENT_EE3[4]</td>
<td>→ PENT_EE2[4]</td>
<td>← PENT_WW2[1]</td>
<td>→ PENT_EE2[4]</td>
<td>→ PENT_EE2[4]</td>
</tr>

<tr><td>PENT_EE3[5]</td>
<td>→ PENT_EE2[5]</td>
<td>← PENT_WW2[2]</td>
<td>→ PENT_EE2[5]</td>
<td>→ PENT_EE2[5]</td>
</tr>

<tr><td>PENT_EE4[0]</td>
<td>→ PENT_EE3[0]</td>
<td>← PENT_WW3[3]</td>
<td>→ PENT_EE3[0]</td>
<td>→ PENT_EE3[0]</td>
</tr>

<tr><td>PENT_EE4[1]</td>
<td>→ PENT_EE3[1]</td>
<td>← PENT_WW3[4]</td>
<td>→ PENT_EE3[1]</td>
<td>→ PENT_EE3[1]</td>
</tr>

<tr><td>PENT_EE4[2]</td>
<td>→ PENT_EE3[2]</td>
<td>← PENT_WW3[5]</td>
<td>→ PENT_EE3[2]</td>
<td>→ PENT_EE3[2]</td>
</tr>

<tr><td>PENT_EE4[3]</td>
<td>→ PENT_EE3[3]</td>
<td>← PENT_WW3[0]</td>
<td>→ PENT_EE3[3]</td>
<td>→ PENT_EE3[3]</td>
</tr>

<tr><td>PENT_EE4[4]</td>
<td>→ PENT_EE3[4]</td>
<td>← PENT_WW3[1]</td>
<td>→ PENT_EE3[4]</td>
<td>→ PENT_EE3[4]</td>
</tr>

<tr><td>PENT_EE4[5]</td>
<td>→ PENT_EE3[5]</td>
<td>← PENT_WW3[2]</td>
<td>→ PENT_EE3[5]</td>
<td>→ PENT_EE3[5]</td>
</tr>

<tr><td>PENT_EE5[0]</td>
<td>→ PENT_EE4[0]</td>
<td>← PENT_WW4[3]</td>
<td>→ PENT_EE4[0]</td>
<td>→ PENT_EE4[0]</td>
</tr>

<tr><td>PENT_EE5[1]</td>
<td>→ PENT_EE4[1]</td>
<td>← PENT_WW4[4]</td>
<td>→ PENT_EE4[1]</td>
<td>→ PENT_EE4[1]</td>
</tr>

<tr><td>PENT_EE5[2]</td>
<td>→ PENT_EE4[2]</td>
<td>← PENT_WW4[5]</td>
<td>→ PENT_EE4[2]</td>
<td>→ PENT_EE4[2]</td>
</tr>

<tr><td>PENT_EE5[3]</td>
<td>→ PENT_EE4[3]</td>
<td>← PENT_WW4[0]</td>
<td>→ PENT_EE4[3]</td>
<td>→ PENT_EE4[3]</td>
</tr>

<tr><td>PENT_EE5[4]</td>
<td>→ PENT_EE4[4]</td>
<td>← PENT_WW4[1]</td>
<td>→ PENT_EE4[4]</td>
<td>→ PENT_EE4[4]</td>
</tr>

<tr><td>PENT_EE5[5]</td>
<td>→ PENT_EE4[5]</td>
<td>← PENT_WW4[2]</td>
<td>→ PENT_EE4[5]</td>
<td>→ PENT_EE4[5]</td>
</tr>

<tr><td>PENT_ES1[0]</td>
<td>→ PENT_ES0[0]</td>
<td>← PENT_WS0[0]</td>
<td>→ PENT_ES0[0]</td>
<td>→ PENT_ES0[0]</td>
</tr>

<tr><td>PENT_ES1[1]</td>
<td>→ PENT_ES0[1]</td>
<td>← PENT_WS0[1]</td>
<td>→ PENT_ES0[1]</td>
<td>→ PENT_ES0[1]</td>
</tr>

<tr><td>PENT_ES1[2]</td>
<td>→ PENT_ES0[2]</td>
<td>← PENT_WS0[2]</td>
<td>→ PENT_ES0[2]</td>
<td>→ PENT_ES0[2]</td>
</tr>

<tr><td>PENT_ES2[0]</td>
<td>→ PENT_ES1[0]</td>
<td>← PENT_WS1[0]</td>
<td>→ PENT_ES1[0]</td>
<td>→ PENT_ES1[0]</td>
</tr>

<tr><td>PENT_ES2[1]</td>
<td>→ PENT_ES1[1]</td>
<td>← PENT_WS1[1]</td>
<td>→ PENT_ES1[1]</td>
<td>→ PENT_ES1[1]</td>
</tr>

<tr><td>PENT_ES2[2]</td>
<td>→ PENT_ES1[2]</td>
<td>← PENT_WS1[2]</td>
<td>→ PENT_ES1[2]</td>
<td>→ PENT_ES1[2]</td>
</tr>

<tr><td>PENT_ES3[0]</td>
<td>→ PENT_ES2[0]</td>
<td>← PENT_WS2[0]</td>
<td>→ PENT_ES2[0]</td>
<td>→ PENT_ES2[0]</td>
</tr>

<tr><td>PENT_ES3[1]</td>
<td>→ PENT_ES2[1]</td>
<td>← PENT_WS2[1]</td>
<td>→ PENT_ES2[1]</td>
<td>→ PENT_ES2[1]</td>
</tr>

<tr><td>PENT_ES3[2]</td>
<td>→ PENT_ES2[2]</td>
<td>← PENT_WS2[2]</td>
<td>→ PENT_ES2[2]</td>
<td>→ PENT_ES2[2]</td>
</tr>

<tr><td>PENT_EN1[0]</td>
<td>→ PENT_EN0[0]</td>
<td>← PENT_WN0[0]</td>
<td>→ PENT_EN0[0]</td>
<td>→ PENT_EN0[0]</td>
</tr>

<tr><td>PENT_EN1[1]</td>
<td>→ PENT_EN0[1]</td>
<td>← PENT_WN0[1]</td>
<td>→ PENT_EN0[1]</td>
<td>→ PENT_EN0[1]</td>
</tr>

<tr><td>PENT_EN1[2]</td>
<td>→ PENT_EN0[2]</td>
<td>← PENT_WN0[2]</td>
<td>→ PENT_EN0[2]</td>
<td>→ PENT_EN0[2]</td>
</tr>

<tr><td>PENT_EN2[0]</td>
<td>→ PENT_EN1[0]</td>
<td>← PENT_WN1[0]</td>
<td>→ PENT_EN1[0]</td>
<td>→ PENT_EN1[0]</td>
</tr>

<tr><td>PENT_EN2[1]</td>
<td>→ PENT_EN1[1]</td>
<td>← PENT_WN1[1]</td>
<td>→ PENT_EN1[1]</td>
<td>→ PENT_EN1[1]</td>
</tr>

<tr><td>PENT_EN2[2]</td>
<td>→ PENT_EN1[2]</td>
<td>← PENT_WN1[2]</td>
<td>→ PENT_EN1[2]</td>
<td>→ PENT_EN1[2]</td>
</tr>

<tr><td>PENT_EN3[0]</td>
<td>→ PENT_EN2[0]</td>
<td>← PENT_WN2[0]</td>
<td>→ PENT_EN2[0]</td>
<td>→ PENT_EN2[0]</td>
</tr>

<tr><td>PENT_EN3[1]</td>
<td>→ PENT_EN2[1]</td>
<td>← PENT_WN2[1]</td>
<td>→ PENT_EN2[1]</td>
<td>→ PENT_EN2[1]</td>
</tr>

<tr><td>PENT_EN3[2]</td>
<td>→ PENT_EN2[2]</td>
<td>← PENT_WN2[2]</td>
<td>→ PENT_EN2[2]</td>
<td>→ PENT_EN2[2]</td>
</tr>

<tr><td>PENT_SE4[0]</td>
<td>→ PENT_SE3[0]</td>
<td>← PENT_SW3[0]</td>
<td>→ PENT_SE3[0]</td>
<td>→ PENT_SE3[0]</td>
</tr>

<tr><td>PENT_SE4[1]</td>
<td>→ PENT_SE3[1]</td>
<td>← PENT_SW3[1]</td>
<td>→ PENT_SE3[1]</td>
<td>→ PENT_SE3[1]</td>
</tr>

<tr><td>PENT_SE4[2]</td>
<td>→ PENT_SE3[2]</td>
<td>← PENT_SW3[2]</td>
<td>→ PENT_SE3[2]</td>
<td>→ PENT_SE3[2]</td>
</tr>

<tr><td>PENT_SE5[0]</td>
<td>→ PENT_SE4[0]</td>
<td>← PENT_SW4[0]</td>
<td>→ PENT_SE4[0]</td>
<td>→ PENT_SE4[0]</td>
</tr>

<tr><td>PENT_SE5[1]</td>
<td>→ PENT_SE4[1]</td>
<td>← PENT_SW4[1]</td>
<td>→ PENT_SE4[1]</td>
<td>→ PENT_SE4[1]</td>
</tr>

<tr><td>PENT_SE5[2]</td>
<td>→ PENT_SE4[2]</td>
<td>← PENT_SW4[2]</td>
<td>→ PENT_SE4[2]</td>
<td>→ PENT_SE4[2]</td>
</tr>

<tr><td>PENT_NE4[0]</td>
<td>→ PENT_NE3[0]</td>
<td>← PENT_NW3[0]</td>
<td>→ PENT_NE3[0]</td>
<td>→ PENT_NE3[0]</td>
</tr>

<tr><td>PENT_NE4[1]</td>
<td>→ PENT_NE3[1]</td>
<td>← PENT_NW3[1]</td>
<td>→ PENT_NE3[1]</td>
<td>→ PENT_NE3[1]</td>
</tr>

<tr><td>PENT_NE4[2]</td>
<td>→ PENT_NE3[2]</td>
<td>← PENT_NW3[2]</td>
<td>→ PENT_NE3[2]</td>
<td>→ PENT_NE3[2]</td>
</tr>

<tr><td>PENT_NE5[0]</td>
<td>→ PENT_NE4[0]</td>
<td>← PENT_NW4[0]</td>
<td>→ PENT_NE4[0]</td>
<td>→ PENT_NE4[0]</td>
</tr>

<tr><td>PENT_NE5[1]</td>
<td>→ PENT_NE4[1]</td>
<td>← PENT_NW4[1]</td>
<td>→ PENT_NE4[1]</td>
<td>→ PENT_NE4[1]</td>
</tr>

<tr><td>PENT_NE5[2]</td>
<td>→ PENT_NE4[2]</td>
<td>← PENT_NW4[2]</td>
<td>→ PENT_NE4[2]</td>
<td>→ PENT_NE4[2]</td>
</tr>

<tr><td>LH[0]</td>
<td>→ LH[1]</td>
<td>← LH[17]</td>
<td>→ LH[1]</td>
<td>→ LH[1]</td>
</tr>

<tr><td>LH[1]</td>
<td>→ LH[2]</td>
<td>← LH[16]</td>
<td>→ LH[2]</td>
<td>→ LH[2]</td>
</tr>

<tr><td>LH[2]</td>
<td>→ LH[3]</td>
<td>← LH[15]</td>
<td>→ LH[3]</td>
<td>→ LH[3]</td>
</tr>

<tr><td>LH[3]</td>
<td>→ LH[4]</td>
<td>← LH[14]</td>
<td>→ LH[4]</td>
<td>→ LH[4]</td>
</tr>

<tr><td>LH[4]</td>
<td>→ LH[5]</td>
<td>← LH[13]</td>
<td>→ LH[5]</td>
<td>→ LH[5]</td>
</tr>

<tr><td>LH[5]</td>
<td>→ LH[6]</td>
<td>← LH[12]</td>
<td>→ LH[6]</td>
<td>→ LH[6]</td>
</tr>

<tr><td>LH[6]</td>
<td>→ LH[7]</td>
<td>← LH[11]</td>
<td>→ LH[7]</td>
<td>→ LH[7]</td>
</tr>

<tr><td>LH[7]</td>
<td>→ LH[8]</td>
<td>← LH[10]</td>
<td>→ LH[8]</td>
<td>→ LH[8]</td>
</tr>

<tr><td>LH[8]</td>
<td>→ LH[9]</td>
<td>← LH[9]</td>
<td>→ LH[9]</td>
<td>→ LH[9]</td>
</tr>

</tbody>

</table>
</div>

<h2 id="connectors--e"><a class="header" href="#connectors--e">Connectors — E</a></h2>
<div class="table-wrapper">
<table>
<caption>virtex5 wires</caption>
<thead>
<tr><th>Wire</th>
<th>PASS_E</th>
<th>TERM_E</th>
<th>TERM_E_HOLE</th>
<th>INT_BUFS_E</th>
<th>PPC_E</th>
</tr>

</thead>

<tbody>
<tr><td>DBL_WW1[0]</td>
<td>→ DBL_WW0[0]</td>
<td>← DBL_EE0[3]</td>
<td>-</td>
<td>→ DBL_WW0[0]</td>
<td>← DBL_EE0[3]</td>
</tr>

<tr><td>DBL_WW1[1]</td>
<td>→ DBL_WW0[1]</td>
<td>← DBL_EE0[4]</td>
<td>-</td>
<td>→ DBL_WW0[1]</td>
<td>← DBL_EE0[4]</td>
</tr>

<tr><td>DBL_WW1[2]</td>
<td>→ DBL_WW0[2]</td>
<td>← DBL_EE0[5]</td>
<td>-</td>
<td>→ DBL_WW0[2]</td>
<td>← DBL_EE0[5]</td>
</tr>

<tr><td>DBL_WW1[3]</td>
<td>→ DBL_WW0[3]</td>
<td>← DBL_EE0[0]</td>
<td>-</td>
<td>→ DBL_WW0[3]</td>
<td>← DBL_EE0[0]</td>
</tr>

<tr><td>DBL_WW1[4]</td>
<td>→ DBL_WW0[4]</td>
<td>← DBL_EE0[1]</td>
<td>-</td>
<td>→ DBL_WW0[4]</td>
<td>← DBL_EE0[1]</td>
</tr>

<tr><td>DBL_WW1[5]</td>
<td>→ DBL_WW0[5]</td>
<td>← DBL_EE0[2]</td>
<td>-</td>
<td>→ DBL_WW0[5]</td>
<td>← DBL_EE0[2]</td>
</tr>

<tr><td>DBL_WW2[0]</td>
<td>→ DBL_WW1[0]</td>
<td>← DBL_EE1[3]</td>
<td>-</td>
<td>→ DBL_WW1[0]</td>
<td>← DBL_EE1[3]</td>
</tr>

<tr><td>DBL_WW2[1]</td>
<td>→ DBL_WW1[1]</td>
<td>← DBL_EE1[4]</td>
<td>-</td>
<td>→ DBL_WW1[1]</td>
<td>← DBL_EE1[4]</td>
</tr>

<tr><td>DBL_WW2[2]</td>
<td>→ DBL_WW1[2]</td>
<td>← DBL_EE1[5]</td>
<td>-</td>
<td>→ DBL_WW1[2]</td>
<td>← DBL_EE1[5]</td>
</tr>

<tr><td>DBL_WW2[3]</td>
<td>→ DBL_WW1[3]</td>
<td>← DBL_EE1[0]</td>
<td>-</td>
<td>→ DBL_WW1[3]</td>
<td>← DBL_EE1[0]</td>
</tr>

<tr><td>DBL_WW2[4]</td>
<td>→ DBL_WW1[4]</td>
<td>← DBL_EE1[1]</td>
<td>-</td>
<td>→ DBL_WW1[4]</td>
<td>← DBL_EE1[1]</td>
</tr>

<tr><td>DBL_WW2[5]</td>
<td>→ DBL_WW1[5]</td>
<td>← DBL_EE1[2]</td>
<td>-</td>
<td>→ DBL_WW1[5]</td>
<td>← DBL_EE1[2]</td>
</tr>

<tr><td>DBL_WS1[0]</td>
<td>→ DBL_WS0[0]</td>
<td>← DBL_ES0[0]</td>
<td>-</td>
<td>→ DBL_WS0[0]</td>
<td>← DBL_ES0[0]</td>
</tr>

<tr><td>DBL_WS1[1]</td>
<td>→ DBL_WS0[1]</td>
<td>← DBL_ES0[1]</td>
<td>-</td>
<td>→ DBL_WS0[1]</td>
<td>← DBL_ES0[1]</td>
</tr>

<tr><td>DBL_WS1[2]</td>
<td>→ DBL_WS0[2]</td>
<td>← DBL_ES0[2]</td>
<td>-</td>
<td>→ DBL_WS0[2]</td>
<td>← DBL_ES0[2]</td>
</tr>

<tr><td>DBL_WN1[0]</td>
<td>→ DBL_WN0[0]</td>
<td>← DBL_EN0[0]</td>
<td>-</td>
<td>→ DBL_WN0[0]</td>
<td>← DBL_EN0[0]</td>
</tr>

<tr><td>DBL_WN1[1]</td>
<td>→ DBL_WN0[1]</td>
<td>← DBL_EN0[1]</td>
<td>-</td>
<td>→ DBL_WN0[1]</td>
<td>← DBL_EN0[1]</td>
</tr>

<tr><td>DBL_WN1[2]</td>
<td>→ DBL_WN0[2]</td>
<td>← DBL_EN0[2]</td>
<td>-</td>
<td>→ DBL_WN0[2]</td>
<td>← DBL_EN0[2]</td>
</tr>

<tr><td>DBL_NW2[0]</td>
<td>→ DBL_NW1[0]</td>
<td>← DBL_NE1[0]</td>
<td>-</td>
<td>→ DBL_NW1[0]</td>
<td>← DBL_NE1[0]</td>
</tr>

<tr><td>DBL_NW2[1]</td>
<td>→ DBL_NW1[1]</td>
<td>← DBL_NE1[1]</td>
<td>-</td>
<td>→ DBL_NW1[1]</td>
<td>← DBL_NE1[1]</td>
</tr>

<tr><td>DBL_NW2[2]</td>
<td>→ DBL_NW1[2]</td>
<td>← DBL_NE1[2]</td>
<td>-</td>
<td>→ DBL_NW1[2]</td>
<td>← DBL_NE1[2]</td>
</tr>

<tr><td>DBL_SW2[0]</td>
<td>→ DBL_SW1[0]</td>
<td>← DBL_SE1[0]</td>
<td>-</td>
<td>→ DBL_SW1[0]</td>
<td>← DBL_SE1[0]</td>
</tr>

<tr><td>DBL_SW2[1]</td>
<td>→ DBL_SW1[1]</td>
<td>← DBL_SE1[1]</td>
<td>-</td>
<td>→ DBL_SW1[1]</td>
<td>← DBL_SE1[1]</td>
</tr>

<tr><td>DBL_SW2[2]</td>
<td>→ DBL_SW1[2]</td>
<td>← DBL_SE1[2]</td>
<td>-</td>
<td>→ DBL_SW1[2]</td>
<td>← DBL_SE1[2]</td>
</tr>

<tr><td>PENT_WW1[0]</td>
<td>→ PENT_WW0[0]</td>
<td>← PENT_EE0[3]</td>
<td>-</td>
<td>→ PENT_WW0[0]</td>
<td>→ PENT_WW0[0]</td>
</tr>

<tr><td>PENT_WW1[1]</td>
<td>→ PENT_WW0[1]</td>
<td>← PENT_EE0[4]</td>
<td>-</td>
<td>→ PENT_WW0[1]</td>
<td>→ PENT_WW0[1]</td>
</tr>

<tr><td>PENT_WW1[2]</td>
<td>→ PENT_WW0[2]</td>
<td>← PENT_EE0[5]</td>
<td>-</td>
<td>→ PENT_WW0[2]</td>
<td>→ PENT_WW0[2]</td>
</tr>

<tr><td>PENT_WW1[3]</td>
<td>→ PENT_WW0[3]</td>
<td>← PENT_EE0[0]</td>
<td>-</td>
<td>→ PENT_WW0[3]</td>
<td>→ PENT_WW0[3]</td>
</tr>

<tr><td>PENT_WW1[4]</td>
<td>→ PENT_WW0[4]</td>
<td>← PENT_EE0[1]</td>
<td>-</td>
<td>→ PENT_WW0[4]</td>
<td>→ PENT_WW0[4]</td>
</tr>

<tr><td>PENT_WW1[5]</td>
<td>→ PENT_WW0[5]</td>
<td>← PENT_EE0[2]</td>
<td>-</td>
<td>→ PENT_WW0[5]</td>
<td>→ PENT_WW0[5]</td>
</tr>

<tr><td>PENT_WW2[0]</td>
<td>→ PENT_WW1[0]</td>
<td>← PENT_EE1[3]</td>
<td>-</td>
<td>→ PENT_WW1[0]</td>
<td>→ PENT_WW1[0]</td>
</tr>

<tr><td>PENT_WW2[1]</td>
<td>→ PENT_WW1[1]</td>
<td>← PENT_EE1[4]</td>
<td>-</td>
<td>→ PENT_WW1[1]</td>
<td>→ PENT_WW1[1]</td>
</tr>

<tr><td>PENT_WW2[2]</td>
<td>→ PENT_WW1[2]</td>
<td>← PENT_EE1[5]</td>
<td>-</td>
<td>→ PENT_WW1[2]</td>
<td>→ PENT_WW1[2]</td>
</tr>

<tr><td>PENT_WW2[3]</td>
<td>→ PENT_WW1[3]</td>
<td>← PENT_EE1[0]</td>
<td>-</td>
<td>→ PENT_WW1[3]</td>
<td>→ PENT_WW1[3]</td>
</tr>

<tr><td>PENT_WW2[4]</td>
<td>→ PENT_WW1[4]</td>
<td>← PENT_EE1[1]</td>
<td>-</td>
<td>→ PENT_WW1[4]</td>
<td>→ PENT_WW1[4]</td>
</tr>

<tr><td>PENT_WW2[5]</td>
<td>→ PENT_WW1[5]</td>
<td>← PENT_EE1[2]</td>
<td>-</td>
<td>→ PENT_WW1[5]</td>
<td>→ PENT_WW1[5]</td>
</tr>

<tr><td>PENT_WW3[0]</td>
<td>→ PENT_WW2[0]</td>
<td>← PENT_EE2[3]</td>
<td>-</td>
<td>→ PENT_WW2[0]</td>
<td>→ PENT_WW2[0]</td>
</tr>

<tr><td>PENT_WW3[1]</td>
<td>→ PENT_WW2[1]</td>
<td>← PENT_EE2[4]</td>
<td>-</td>
<td>→ PENT_WW2[1]</td>
<td>→ PENT_WW2[1]</td>
</tr>

<tr><td>PENT_WW3[2]</td>
<td>→ PENT_WW2[2]</td>
<td>← PENT_EE2[5]</td>
<td>-</td>
<td>→ PENT_WW2[2]</td>
<td>→ PENT_WW2[2]</td>
</tr>

<tr><td>PENT_WW3[3]</td>
<td>→ PENT_WW2[3]</td>
<td>← PENT_EE2[0]</td>
<td>-</td>
<td>→ PENT_WW2[3]</td>
<td>→ PENT_WW2[3]</td>
</tr>

<tr><td>PENT_WW3[4]</td>
<td>→ PENT_WW2[4]</td>
<td>← PENT_EE2[1]</td>
<td>-</td>
<td>→ PENT_WW2[4]</td>
<td>→ PENT_WW2[4]</td>
</tr>

<tr><td>PENT_WW3[5]</td>
<td>→ PENT_WW2[5]</td>
<td>← PENT_EE2[2]</td>
<td>-</td>
<td>→ PENT_WW2[5]</td>
<td>→ PENT_WW2[5]</td>
</tr>

<tr><td>PENT_WW4[0]</td>
<td>→ PENT_WW3[0]</td>
<td>← PENT_EE3[3]</td>
<td>-</td>
<td>→ PENT_WW3[0]</td>
<td>→ PENT_WW3[0]</td>
</tr>

<tr><td>PENT_WW4[1]</td>
<td>→ PENT_WW3[1]</td>
<td>← PENT_EE3[4]</td>
<td>-</td>
<td>→ PENT_WW3[1]</td>
<td>→ PENT_WW3[1]</td>
</tr>

<tr><td>PENT_WW4[2]</td>
<td>→ PENT_WW3[2]</td>
<td>← PENT_EE3[5]</td>
<td>-</td>
<td>→ PENT_WW3[2]</td>
<td>→ PENT_WW3[2]</td>
</tr>

<tr><td>PENT_WW4[3]</td>
<td>→ PENT_WW3[3]</td>
<td>← PENT_EE3[0]</td>
<td>-</td>
<td>→ PENT_WW3[3]</td>
<td>→ PENT_WW3[3]</td>
</tr>

<tr><td>PENT_WW4[4]</td>
<td>→ PENT_WW3[4]</td>
<td>← PENT_EE3[1]</td>
<td>-</td>
<td>→ PENT_WW3[4]</td>
<td>→ PENT_WW3[4]</td>
</tr>

<tr><td>PENT_WW4[5]</td>
<td>→ PENT_WW3[5]</td>
<td>← PENT_EE3[2]</td>
<td>-</td>
<td>→ PENT_WW3[5]</td>
<td>→ PENT_WW3[5]</td>
</tr>

<tr><td>PENT_WW5[0]</td>
<td>→ PENT_WW4[0]</td>
<td>← PENT_EE4[3]</td>
<td>-</td>
<td>→ PENT_WW4[0]</td>
<td>→ PENT_WW4[0]</td>
</tr>

<tr><td>PENT_WW5[1]</td>
<td>→ PENT_WW4[1]</td>
<td>← PENT_EE4[4]</td>
<td>-</td>
<td>→ PENT_WW4[1]</td>
<td>→ PENT_WW4[1]</td>
</tr>

<tr><td>PENT_WW5[2]</td>
<td>→ PENT_WW4[2]</td>
<td>← PENT_EE4[5]</td>
<td>-</td>
<td>→ PENT_WW4[2]</td>
<td>→ PENT_WW4[2]</td>
</tr>

<tr><td>PENT_WW5[3]</td>
<td>→ PENT_WW4[3]</td>
<td>← PENT_EE4[0]</td>
<td>-</td>
<td>→ PENT_WW4[3]</td>
<td>→ PENT_WW4[3]</td>
</tr>

<tr><td>PENT_WW5[4]</td>
<td>→ PENT_WW4[4]</td>
<td>← PENT_EE4[1]</td>
<td>-</td>
<td>→ PENT_WW4[4]</td>
<td>→ PENT_WW4[4]</td>
</tr>

<tr><td>PENT_WW5[5]</td>
<td>→ PENT_WW4[5]</td>
<td>← PENT_EE4[2]</td>
<td>-</td>
<td>→ PENT_WW4[5]</td>
<td>→ PENT_WW4[5]</td>
</tr>

<tr><td>PENT_WS1[0]</td>
<td>→ PENT_WS0[0]</td>
<td>← PENT_ES0[0]</td>
<td>-</td>
<td>→ PENT_WS0[0]</td>
<td>→ PENT_WS0[0]</td>
</tr>

<tr><td>PENT_WS1[1]</td>
<td>→ PENT_WS0[1]</td>
<td>← PENT_ES0[1]</td>
<td>-</td>
<td>→ PENT_WS0[1]</td>
<td>→ PENT_WS0[1]</td>
</tr>

<tr><td>PENT_WS1[2]</td>
<td>→ PENT_WS0[2]</td>
<td>← PENT_ES0[2]</td>
<td>-</td>
<td>→ PENT_WS0[2]</td>
<td>→ PENT_WS0[2]</td>
</tr>

<tr><td>PENT_WS2[0]</td>
<td>→ PENT_WS1[0]</td>
<td>← PENT_ES1[0]</td>
<td>-</td>
<td>→ PENT_WS1[0]</td>
<td>→ PENT_WS1[0]</td>
</tr>

<tr><td>PENT_WS2[1]</td>
<td>→ PENT_WS1[1]</td>
<td>← PENT_ES1[1]</td>
<td>-</td>
<td>→ PENT_WS1[1]</td>
<td>→ PENT_WS1[1]</td>
</tr>

<tr><td>PENT_WS2[2]</td>
<td>→ PENT_WS1[2]</td>
<td>← PENT_ES1[2]</td>
<td>-</td>
<td>→ PENT_WS1[2]</td>
<td>→ PENT_WS1[2]</td>
</tr>

<tr><td>PENT_WS3[0]</td>
<td>→ PENT_WS2[0]</td>
<td>← PENT_ES2[0]</td>
<td>-</td>
<td>→ PENT_WS2[0]</td>
<td>→ PENT_WS2[0]</td>
</tr>

<tr><td>PENT_WS3[1]</td>
<td>→ PENT_WS2[1]</td>
<td>← PENT_ES2[1]</td>
<td>-</td>
<td>→ PENT_WS2[1]</td>
<td>→ PENT_WS2[1]</td>
</tr>

<tr><td>PENT_WS3[2]</td>
<td>→ PENT_WS2[2]</td>
<td>← PENT_ES2[2]</td>
<td>-</td>
<td>→ PENT_WS2[2]</td>
<td>→ PENT_WS2[2]</td>
</tr>

<tr><td>PENT_WN1[0]</td>
<td>→ PENT_WN0[0]</td>
<td>← PENT_EN0[0]</td>
<td>-</td>
<td>→ PENT_WN0[0]</td>
<td>→ PENT_WN0[0]</td>
</tr>

<tr><td>PENT_WN1[1]</td>
<td>→ PENT_WN0[1]</td>
<td>← PENT_EN0[1]</td>
<td>-</td>
<td>→ PENT_WN0[1]</td>
<td>→ PENT_WN0[1]</td>
</tr>

<tr><td>PENT_WN1[2]</td>
<td>→ PENT_WN0[2]</td>
<td>← PENT_EN0[2]</td>
<td>-</td>
<td>→ PENT_WN0[2]</td>
<td>→ PENT_WN0[2]</td>
</tr>

<tr><td>PENT_WN2[0]</td>
<td>→ PENT_WN1[0]</td>
<td>← PENT_EN1[0]</td>
<td>-</td>
<td>→ PENT_WN1[0]</td>
<td>→ PENT_WN1[0]</td>
</tr>

<tr><td>PENT_WN2[1]</td>
<td>→ PENT_WN1[1]</td>
<td>← PENT_EN1[1]</td>
<td>-</td>
<td>→ PENT_WN1[1]</td>
<td>→ PENT_WN1[1]</td>
</tr>

<tr><td>PENT_WN2[2]</td>
<td>→ PENT_WN1[2]</td>
<td>← PENT_EN1[2]</td>
<td>-</td>
<td>→ PENT_WN1[2]</td>
<td>→ PENT_WN1[2]</td>
</tr>

<tr><td>PENT_WN3[0]</td>
<td>→ PENT_WN2[0]</td>
<td>← PENT_EN2[0]</td>
<td>-</td>
<td>→ PENT_WN2[0]</td>
<td>→ PENT_WN2[0]</td>
</tr>

<tr><td>PENT_WN3[1]</td>
<td>→ PENT_WN2[1]</td>
<td>← PENT_EN2[1]</td>
<td>-</td>
<td>→ PENT_WN2[1]</td>
<td>→ PENT_WN2[1]</td>
</tr>

<tr><td>PENT_WN3[2]</td>
<td>→ PENT_WN2[2]</td>
<td>← PENT_EN2[2]</td>
<td>-</td>
<td>→ PENT_WN2[2]</td>
<td>→ PENT_WN2[2]</td>
</tr>

<tr><td>PENT_SW4[0]</td>
<td>→ PENT_SW3[0]</td>
<td>← PENT_SE3[0]</td>
<td>-</td>
<td>→ PENT_SW3[0]</td>
<td>→ PENT_SW3[0]</td>
</tr>

<tr><td>PENT_SW4[1]</td>
<td>→ PENT_SW3[1]</td>
<td>← PENT_SE3[1]</td>
<td>-</td>
<td>→ PENT_SW3[1]</td>
<td>→ PENT_SW3[1]</td>
</tr>

<tr><td>PENT_SW4[2]</td>
<td>→ PENT_SW3[2]</td>
<td>← PENT_SE3[2]</td>
<td>-</td>
<td>→ PENT_SW3[2]</td>
<td>→ PENT_SW3[2]</td>
</tr>

<tr><td>PENT_SW5[0]</td>
<td>→ PENT_SW4[0]</td>
<td>← PENT_SE4[0]</td>
<td>-</td>
<td>→ PENT_SW4[0]</td>
<td>→ PENT_SW4[0]</td>
</tr>

<tr><td>PENT_SW5[1]</td>
<td>→ PENT_SW4[1]</td>
<td>← PENT_SE4[1]</td>
<td>-</td>
<td>→ PENT_SW4[1]</td>
<td>→ PENT_SW4[1]</td>
</tr>

<tr><td>PENT_SW5[2]</td>
<td>→ PENT_SW4[2]</td>
<td>← PENT_SE4[2]</td>
<td>-</td>
<td>→ PENT_SW4[2]</td>
<td>→ PENT_SW4[2]</td>
</tr>

<tr><td>PENT_NW4[0]</td>
<td>→ PENT_NW3[0]</td>
<td>← PENT_NE3[0]</td>
<td>-</td>
<td>→ PENT_NW3[0]</td>
<td>→ PENT_NW3[0]</td>
</tr>

<tr><td>PENT_NW4[1]</td>
<td>→ PENT_NW3[1]</td>
<td>← PENT_NE3[1]</td>
<td>-</td>
<td>→ PENT_NW3[1]</td>
<td>→ PENT_NW3[1]</td>
</tr>

<tr><td>PENT_NW4[2]</td>
<td>→ PENT_NW3[2]</td>
<td>← PENT_NE3[2]</td>
<td>-</td>
<td>→ PENT_NW3[2]</td>
<td>→ PENT_NW3[2]</td>
</tr>

<tr><td>PENT_NW5[0]</td>
<td>→ PENT_NW4[0]</td>
<td>← PENT_NE4[0]</td>
<td>-</td>
<td>→ PENT_NW4[0]</td>
<td>→ PENT_NW4[0]</td>
</tr>

<tr><td>PENT_NW5[1]</td>
<td>→ PENT_NW4[1]</td>
<td>← PENT_NE4[1]</td>
<td>-</td>
<td>→ PENT_NW4[1]</td>
<td>→ PENT_NW4[1]</td>
</tr>

<tr><td>PENT_NW5[2]</td>
<td>→ PENT_NW4[2]</td>
<td>← PENT_NE4[2]</td>
<td>-</td>
<td>→ PENT_NW4[2]</td>
<td>→ PENT_NW4[2]</td>
</tr>

<tr><td>LH[10]</td>
<td>→ LH[9]</td>
<td>← LH[9]</td>
<td>[BLACKHOLE]</td>
<td>→ LH[9]</td>
<td>→ LH[9]</td>
</tr>

<tr><td>LH[11]</td>
<td>→ LH[10]</td>
<td>← LH[8]</td>
<td>[BLACKHOLE]</td>
<td>→ LH[10]</td>
<td>→ LH[10]</td>
</tr>

<tr><td>LH[12]</td>
<td>→ LH[11]</td>
<td>← LH[7]</td>
<td>[BLACKHOLE]</td>
<td>→ LH[11]</td>
<td>→ LH[11]</td>
</tr>

<tr><td>LH[13]</td>
<td>→ LH[12]</td>
<td>← LH[6]</td>
<td>[BLACKHOLE]</td>
<td>→ LH[12]</td>
<td>→ LH[12]</td>
</tr>

<tr><td>LH[14]</td>
<td>→ LH[13]</td>
<td>← LH[5]</td>
<td>[BLACKHOLE]</td>
<td>→ LH[13]</td>
<td>→ LH[13]</td>
</tr>

<tr><td>LH[15]</td>
<td>→ LH[14]</td>
<td>← LH[4]</td>
<td>[BLACKHOLE]</td>
<td>→ LH[14]</td>
<td>→ LH[14]</td>
</tr>

<tr><td>LH[16]</td>
<td>→ LH[15]</td>
<td>← LH[3]</td>
<td>[BLACKHOLE]</td>
<td>→ LH[15]</td>
<td>→ LH[15]</td>
</tr>

<tr><td>LH[17]</td>
<td>→ LH[16]</td>
<td>← LH[2]</td>
<td>[BLACKHOLE]</td>
<td>→ LH[16]</td>
<td>→ LH[16]</td>
</tr>

<tr><td>LH[18]</td>
<td>→ LH[17]</td>
<td>← LH[1]</td>
<td>[BLACKHOLE]</td>
<td>→ LH[17]</td>
<td>→ LH[17]</td>
</tr>

</tbody>

</table>
</div>

<h2 id="connectors--s"><a class="header" href="#connectors--s">Connectors — S</a></h2>
<div class="table-wrapper">
<table>
<caption>virtex5 wires</caption>
<thead>
<tr><th>Wire</th>
<th>PASS_S</th>
<th>TERM_S_HOLE</th>
<th>TERM_S_PPC</th>
</tr>

</thead>

<tbody>
<tr><td>DBL_WW0[0]</td>
<td>→ DBL_WW0_S0</td>
<td>-</td>
<td>← DBL_NN0_N5</td>
</tr>

<tr><td>DBL_WN2[0]</td>
<td>→ DBL_WN1[0]</td>
<td>-</td>
<td>← DBL_WS1[2]</td>
</tr>

<tr><td>DBL_WN2[1]</td>
<td>→ DBL_WN1[1]</td>
<td>-</td>
<td>← DBL_WS1[1]</td>
</tr>

<tr><td>DBL_WN2[2]</td>
<td>→ DBL_WN1[2]</td>
<td>-</td>
<td>← DBL_WS1[0]</td>
</tr>

<tr><td>DBL_EE0[3]</td>
<td>→ DBL_EE0_S3</td>
<td>-</td>
<td>← DBL_WW0_N5</td>
</tr>

<tr><td>DBL_EN2[0]</td>
<td>→ DBL_EN1[0]</td>
<td>-</td>
<td>← DBL_ES1[2]</td>
</tr>

<tr><td>DBL_EN2[1]</td>
<td>→ DBL_EN1[1]</td>
<td>-</td>
<td>← DBL_ES1[1]</td>
</tr>

<tr><td>DBL_EN2[2]</td>
<td>→ DBL_EN1[2]</td>
<td>-</td>
<td>← DBL_ES1[0]</td>
</tr>

<tr><td>DBL_NN0[0]</td>
<td>→ DBL_NN0_S0</td>
<td>-</td>
<td>← DBL_SS0_N2</td>
</tr>

<tr><td>DBL_NN1[0]</td>
<td>→ DBL_NN0[0]</td>
<td>-</td>
<td>← DBL_SS0[5]</td>
</tr>

<tr><td>DBL_NN1[1]</td>
<td>→ DBL_NN0[1]</td>
<td>-</td>
<td>← DBL_SS0[4]</td>
</tr>

<tr><td>DBL_NN1[2]</td>
<td>→ DBL_NN0[2]</td>
<td>-</td>
<td>← DBL_SS0[3]</td>
</tr>

<tr><td>DBL_NN1[3]</td>
<td>→ DBL_NN0[3]</td>
<td>-</td>
<td>← DBL_SS0[2]</td>
</tr>

<tr><td>DBL_NN1[4]</td>
<td>→ DBL_NN0[4]</td>
<td>-</td>
<td>← DBL_SS0[1]</td>
</tr>

<tr><td>DBL_NN1[5]</td>
<td>→ DBL_NN0[5]</td>
<td>-</td>
<td>← DBL_SS0[0]</td>
</tr>

<tr><td>DBL_NN2[0]</td>
<td>→ DBL_NN1[0]</td>
<td>-</td>
<td>← DBL_SS1[5]</td>
</tr>

<tr><td>DBL_NN2[1]</td>
<td>→ DBL_NN1[1]</td>
<td>-</td>
<td>← DBL_SS1[4]</td>
</tr>

<tr><td>DBL_NN2[2]</td>
<td>→ DBL_NN1[2]</td>
<td>-</td>
<td>← DBL_SS1[3]</td>
</tr>

<tr><td>DBL_NN2[3]</td>
<td>→ DBL_NN1[3]</td>
<td>-</td>
<td>← DBL_SS1[2]</td>
</tr>

<tr><td>DBL_NN2[4]</td>
<td>→ DBL_NN1[4]</td>
<td>-</td>
<td>← DBL_SS1[1]</td>
</tr>

<tr><td>DBL_NN2[5]</td>
<td>→ DBL_NN1[5]</td>
<td>-</td>
<td>← DBL_SS1[0]</td>
</tr>

<tr><td>DBL_NW1[0]</td>
<td>→ DBL_NW0[0]</td>
<td>-</td>
<td>← DBL_SW0[2]</td>
</tr>

<tr><td>DBL_NW1[1]</td>
<td>→ DBL_NW0[1]</td>
<td>-</td>
<td>← DBL_SW0[1]</td>
</tr>

<tr><td>DBL_NW1[2]</td>
<td>→ DBL_NW0[2]</td>
<td>-</td>
<td>← DBL_SW0[0]</td>
</tr>

<tr><td>DBL_NW2_N2</td>
<td>→ DBL_NW2[2]</td>
<td>-</td>
<td>← DBL_WN2[0]</td>
</tr>

<tr><td>DBL_NE1[0]</td>
<td>→ DBL_NE0[0]</td>
<td>-</td>
<td>← DBL_SE0[2]</td>
</tr>

<tr><td>DBL_NE1[1]</td>
<td>→ DBL_NE0[1]</td>
<td>-</td>
<td>← DBL_SE0[1]</td>
</tr>

<tr><td>DBL_NE1[2]</td>
<td>→ DBL_NE0[2]</td>
<td>-</td>
<td>← DBL_SE0[0]</td>
</tr>

<tr><td>DBL_NE1_N2</td>
<td>→ DBL_NE1_BUF2</td>
<td>-</td>
<td>← DBL_WS1_BUF0</td>
</tr>

<tr><td>PENT_WW0[0]</td>
<td>→ PENT_WW0_S0</td>
<td>-</td>
<td>← PENT_NN0_N5</td>
</tr>

<tr><td>PENT_WN4[0]</td>
<td>→ PENT_WN3[0]</td>
<td>-</td>
<td>← PENT_WS3[2]</td>
</tr>

<tr><td>PENT_WN4[1]</td>
<td>→ PENT_WN3[1]</td>
<td>-</td>
<td>← PENT_WS3[1]</td>
</tr>

<tr><td>PENT_WN4[2]</td>
<td>→ PENT_WN3[2]</td>
<td>-</td>
<td>← PENT_WS3[0]</td>
</tr>

<tr><td>PENT_WN5[0]</td>
<td>→ PENT_WN4[0]</td>
<td>-</td>
<td>← PENT_WS4[2]</td>
</tr>

<tr><td>PENT_WN5[1]</td>
<td>→ PENT_WN4[1]</td>
<td>-</td>
<td>← PENT_WS4[1]</td>
</tr>

<tr><td>PENT_WN5[2]</td>
<td>→ PENT_WN4[2]</td>
<td>-</td>
<td>← PENT_WS4[0]</td>
</tr>

<tr><td>PENT_EN4[0]</td>
<td>→ PENT_EN3[0]</td>
<td>-</td>
<td>← PENT_ES3[2]</td>
</tr>

<tr><td>PENT_EN4[1]</td>
<td>→ PENT_EN3[1]</td>
<td>-</td>
<td>← PENT_ES3[1]</td>
</tr>

<tr><td>PENT_EN4[2]</td>
<td>→ PENT_EN3[2]</td>
<td>-</td>
<td>← PENT_ES3[0]</td>
</tr>

<tr><td>PENT_EN5[0]</td>
<td>→ PENT_EN4[0]</td>
<td>-</td>
<td>← PENT_ES4[2]</td>
</tr>

<tr><td>PENT_EN5[1]</td>
<td>→ PENT_EN4[1]</td>
<td>-</td>
<td>← PENT_ES4[1]</td>
</tr>

<tr><td>PENT_EN5[2]</td>
<td>→ PENT_EN4[2]</td>
<td>-</td>
<td>← PENT_ES4[0]</td>
</tr>

<tr><td>PENT_NN1[0]</td>
<td>→ PENT_NN0[0]</td>
<td>-</td>
<td>← PENT_SS0[5]</td>
</tr>

<tr><td>PENT_NN1[1]</td>
<td>→ PENT_NN0[1]</td>
<td>-</td>
<td>← PENT_SS0[4]</td>
</tr>

<tr><td>PENT_NN1[2]</td>
<td>→ PENT_NN0[2]</td>
<td>-</td>
<td>← PENT_SS0[3]</td>
</tr>

<tr><td>PENT_NN1[3]</td>
<td>→ PENT_NN0[3]</td>
<td>-</td>
<td>← PENT_SS0[2]</td>
</tr>

<tr><td>PENT_NN1[4]</td>
<td>→ PENT_NN0[4]</td>
<td>-</td>
<td>← PENT_SS0[1]</td>
</tr>

<tr><td>PENT_NN1[5]</td>
<td>→ PENT_NN0[5]</td>
<td>-</td>
<td>← PENT_SS0[0]</td>
</tr>

<tr><td>PENT_NN2[0]</td>
<td>→ PENT_NN1[0]</td>
<td>-</td>
<td>← PENT_SS1[5]</td>
</tr>

<tr><td>PENT_NN2[1]</td>
<td>→ PENT_NN1[1]</td>
<td>-</td>
<td>← PENT_SS1[4]</td>
</tr>

<tr><td>PENT_NN2[2]</td>
<td>→ PENT_NN1[2]</td>
<td>-</td>
<td>← PENT_SS1[3]</td>
</tr>

<tr><td>PENT_NN2[3]</td>
<td>→ PENT_NN1[3]</td>
<td>-</td>
<td>← PENT_SS1[2]</td>
</tr>

<tr><td>PENT_NN2[4]</td>
<td>→ PENT_NN1[4]</td>
<td>-</td>
<td>← PENT_SS1[1]</td>
</tr>

<tr><td>PENT_NN2[5]</td>
<td>→ PENT_NN1[5]</td>
<td>-</td>
<td>← PENT_SS1[0]</td>
</tr>

<tr><td>PENT_NN3[0]</td>
<td>→ PENT_NN2[0]</td>
<td>-</td>
<td>← PENT_SS2[5]</td>
</tr>

<tr><td>PENT_NN3[1]</td>
<td>→ PENT_NN2[1]</td>
<td>-</td>
<td>← PENT_SS2[4]</td>
</tr>

<tr><td>PENT_NN3[2]</td>
<td>→ PENT_NN2[2]</td>
<td>-</td>
<td>← PENT_SS2[3]</td>
</tr>

<tr><td>PENT_NN3[3]</td>
<td>→ PENT_NN2[3]</td>
<td>-</td>
<td>← PENT_SS2[2]</td>
</tr>

<tr><td>PENT_NN3[4]</td>
<td>→ PENT_NN2[4]</td>
<td>-</td>
<td>← PENT_SS2[1]</td>
</tr>

<tr><td>PENT_NN3[5]</td>
<td>→ PENT_NN2[5]</td>
<td>-</td>
<td>← PENT_SS2[0]</td>
</tr>

<tr><td>PENT_NN4[0]</td>
<td>→ PENT_NN3[0]</td>
<td>-</td>
<td>← PENT_SS3[5]</td>
</tr>

<tr><td>PENT_NN4[1]</td>
<td>→ PENT_NN3[1]</td>
<td>-</td>
<td>← PENT_SS3[4]</td>
</tr>

<tr><td>PENT_NN4[2]</td>
<td>→ PENT_NN3[2]</td>
<td>-</td>
<td>← PENT_SS3[3]</td>
</tr>

<tr><td>PENT_NN4[3]</td>
<td>→ PENT_NN3[3]</td>
<td>-</td>
<td>← PENT_SS3[2]</td>
</tr>

<tr><td>PENT_NN4[4]</td>
<td>→ PENT_NN3[4]</td>
<td>-</td>
<td>← PENT_SS3[1]</td>
</tr>

<tr><td>PENT_NN4[5]</td>
<td>→ PENT_NN3[5]</td>
<td>-</td>
<td>← PENT_SS3[0]</td>
</tr>

<tr><td>PENT_NN5[0]</td>
<td>→ PENT_NN4[0]</td>
<td>-</td>
<td>← PENT_SS4[5]</td>
</tr>

<tr><td>PENT_NN5[1]</td>
<td>→ PENT_NN4[1]</td>
<td>-</td>
<td>← PENT_SS4[4]</td>
</tr>

<tr><td>PENT_NN5[2]</td>
<td>→ PENT_NN4[2]</td>
<td>-</td>
<td>← PENT_SS4[3]</td>
</tr>

<tr><td>PENT_NN5[3]</td>
<td>→ PENT_NN4[3]</td>
<td>-</td>
<td>← PENT_SS4[2]</td>
</tr>

<tr><td>PENT_NN5[4]</td>
<td>→ PENT_NN4[4]</td>
<td>-</td>
<td>← PENT_SS4[1]</td>
</tr>

<tr><td>PENT_NN5[5]</td>
<td>→ PENT_NN4[5]</td>
<td>-</td>
<td>← PENT_SS4[0]</td>
</tr>

<tr><td>PENT_NW1[0]</td>
<td>→ PENT_NW0[0]</td>
<td>-</td>
<td>← PENT_SW0[2]</td>
</tr>

<tr><td>PENT_NW1[1]</td>
<td>→ PENT_NW0[1]</td>
<td>-</td>
<td>← PENT_SW0[1]</td>
</tr>

<tr><td>PENT_NW1[2]</td>
<td>→ PENT_NW0[2]</td>
<td>-</td>
<td>← PENT_SW0[0]</td>
</tr>

<tr><td>PENT_NW2[0]</td>
<td>→ PENT_NW1[0]</td>
<td>-</td>
<td>← PENT_SW1[2]</td>
</tr>

<tr><td>PENT_NW2[1]</td>
<td>→ PENT_NW1[1]</td>
<td>-</td>
<td>← PENT_SW1[1]</td>
</tr>

<tr><td>PENT_NW2[2]</td>
<td>→ PENT_NW1[2]</td>
<td>-</td>
<td>← PENT_SW1[0]</td>
</tr>

<tr><td>PENT_NW3[0]</td>
<td>→ PENT_NW2[0]</td>
<td>-</td>
<td>← PENT_SW2[2]</td>
</tr>

<tr><td>PENT_NW3[1]</td>
<td>→ PENT_NW2[1]</td>
<td>-</td>
<td>← PENT_SW2[1]</td>
</tr>

<tr><td>PENT_NW3[2]</td>
<td>→ PENT_NW2[2]</td>
<td>-</td>
<td>← PENT_SW2[0]</td>
</tr>

<tr><td>PENT_NW5_N2</td>
<td>→ PENT_NW5[2]</td>
<td>-</td>
<td>← PENT_WN5[0]</td>
</tr>

<tr><td>PENT_NE1[0]</td>
<td>→ PENT_NE0[0]</td>
<td>-</td>
<td>← PENT_SE0[2]</td>
</tr>

<tr><td>PENT_NE1[1]</td>
<td>→ PENT_NE0[1]</td>
<td>-</td>
<td>← PENT_SE0[1]</td>
</tr>

<tr><td>PENT_NE1[2]</td>
<td>→ PENT_NE0[2]</td>
<td>-</td>
<td>← PENT_SE0[0]</td>
</tr>

<tr><td>PENT_NE2[0]</td>
<td>→ PENT_NE1[0]</td>
<td>-</td>
<td>← PENT_SE1[2]</td>
</tr>

<tr><td>PENT_NE2[1]</td>
<td>→ PENT_NE1[1]</td>
<td>-</td>
<td>← PENT_SE1[1]</td>
</tr>

<tr><td>PENT_NE2[2]</td>
<td>→ PENT_NE1[2]</td>
<td>-</td>
<td>← PENT_SE1[0]</td>
</tr>

<tr><td>PENT_NE3[0]</td>
<td>→ PENT_NE2[0]</td>
<td>-</td>
<td>← PENT_SE2[2]</td>
</tr>

<tr><td>PENT_NE3[1]</td>
<td>→ PENT_NE2[1]</td>
<td>-</td>
<td>← PENT_SE2[1]</td>
</tr>

<tr><td>PENT_NE3[2]</td>
<td>→ PENT_NE2[2]</td>
<td>-</td>
<td>← PENT_SE2[0]</td>
</tr>

<tr><td>PENT_NE3_N2</td>
<td>→ PENT_NE3_BUF2</td>
<td>-</td>
<td>← PENT_WS3_BUF0</td>
</tr>

<tr><td>LV[10]</td>
<td>→ LV[9]</td>
<td>[BLACKHOLE]</td>
<td>← LV[9]</td>
</tr>

<tr><td>LV[11]</td>
<td>→ LV[10]</td>
<td>[BLACKHOLE]</td>
<td>← LV[8]</td>
</tr>

<tr><td>LV[12]</td>
<td>→ LV[11]</td>
<td>[BLACKHOLE]</td>
<td>← LV[7]</td>
</tr>

<tr><td>LV[13]</td>
<td>→ LV[12]</td>
<td>[BLACKHOLE]</td>
<td>← LV[6]</td>
</tr>

<tr><td>LV[14]</td>
<td>→ LV[13]</td>
<td>[BLACKHOLE]</td>
<td>← LV[5]</td>
</tr>

<tr><td>LV[15]</td>
<td>→ LV[14]</td>
<td>[BLACKHOLE]</td>
<td>← LV[4]</td>
</tr>

<tr><td>LV[16]</td>
<td>→ LV[15]</td>
<td>[BLACKHOLE]</td>
<td>← LV[3]</td>
</tr>

<tr><td>LV[17]</td>
<td>→ LV[16]</td>
<td>[BLACKHOLE]</td>
<td>← LV[2]</td>
</tr>

<tr><td>LV[18]</td>
<td>→ LV[17]</td>
<td>[BLACKHOLE]</td>
<td>← LV[1]</td>
</tr>

<tr><td>IMUX_CTRL_BOUNCE_N3</td>
<td>→ IMUX_CTRL_BOUNCE[3]</td>
<td>-</td>
<td>← IMUX_CTRL_BOUNCE[0]</td>
</tr>

<tr><td>IMUX_BYP_BOUNCE_N3</td>
<td>→ IMUX_BYP_BOUNCE[3]</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>IMUX_BYP_BOUNCE_N7</td>
<td>→ IMUX_BYP_BOUNCE[7]</td>
<td>-</td>
<td>← IMUX_BYP_BOUNCE[0]</td>
</tr>

<tr><td>IMUX_FAN_BOUNCE_N7</td>
<td>→ IMUX_FAN_BOUNCE[7]</td>
<td>-</td>
<td>← IMUX_FAN_BOUNCE[0]</td>
</tr>

<tr><td>OUT_N15_DBL</td>
<td>→ OUT[15]</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>OUT_N17_DBL</td>
<td>→ OUT[17]</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>OUT_N15_PENT</td>
<td>→ OUT[15]</td>
<td>-</td>
<td>← OUT[18]</td>
</tr>

<tr><td>OUT_N17_PENT</td>
<td>→ OUT[17]</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<h2 id="connectors--n"><a class="header" href="#connectors--n">Connectors — N</a></h2>
<div class="table-wrapper">
<table>
<caption>virtex5 wires</caption>
<thead>
<tr><th>Wire</th>
<th>PASS_N</th>
<th>PASS_NHOLE_N</th>
<th>TERM_N_HOLE</th>
<th>TERM_N_PPC</th>
</tr>

</thead>

<tbody>
<tr><td>DBL_WW0[5]</td>
<td>→ DBL_WW0_N5</td>
<td>→ DBL_WW0_N5</td>
<td>-</td>
<td>← DBL_EE0_S3</td>
</tr>

<tr><td>DBL_WS2[0]</td>
<td>→ DBL_WS1[0]</td>
<td>→ DBL_WS1[0]</td>
<td>-</td>
<td>← DBL_WN1[2]</td>
</tr>

<tr><td>DBL_WS2[1]</td>
<td>→ DBL_WS1[1]</td>
<td>→ DBL_WS1[1]</td>
<td>-</td>
<td>← DBL_WN1[1]</td>
</tr>

<tr><td>DBL_WS2[2]</td>
<td>→ DBL_WS1[2]</td>
<td>→ DBL_WS1[2]</td>
<td>-</td>
<td>← DBL_WN1[0]</td>
</tr>

<tr><td>DBL_WS1_S0</td>
<td>→ DBL_WS1_BUF0</td>
<td>→ DBL_WS1_BUF0</td>
<td>-</td>
<td>← DBL_NE1_BUF2</td>
</tr>

<tr><td>DBL_WN2_S0</td>
<td>→ DBL_WN2[0]</td>
<td>→ DBL_WN2[0]</td>
<td>-</td>
<td>← DBL_NW2[2]</td>
</tr>

<tr><td>DBL_ES2[0]</td>
<td>→ DBL_ES1[0]</td>
<td>→ DBL_ES1[0]</td>
<td>-</td>
<td>← DBL_EN1[2]</td>
</tr>

<tr><td>DBL_ES2[1]</td>
<td>→ DBL_ES1[1]</td>
<td>→ DBL_ES1[1]</td>
<td>-</td>
<td>← DBL_EN1[1]</td>
</tr>

<tr><td>DBL_ES2[2]</td>
<td>→ DBL_ES1[2]</td>
<td>→ DBL_ES1[2]</td>
<td>-</td>
<td>← DBL_EN1[0]</td>
</tr>

<tr><td>DBL_NN0[5]</td>
<td>→ DBL_NN0_N5</td>
<td>→ DBL_NN0_N5</td>
<td>-</td>
<td>← DBL_WW0_S0</td>
</tr>

<tr><td>DBL_SS0[2]</td>
<td>→ DBL_SS0_N2</td>
<td>→ DBL_SS0_N2</td>
<td>-</td>
<td>← DBL_NN0_S0</td>
</tr>

<tr><td>DBL_SS1[0]</td>
<td>→ DBL_SS0[0]</td>
<td>→ DBL_SS0[0]</td>
<td>-</td>
<td>← DBL_NN0[5]</td>
</tr>

<tr><td>DBL_SS1[1]</td>
<td>→ DBL_SS0[1]</td>
<td>→ DBL_SS0[1]</td>
<td>-</td>
<td>← DBL_NN0[4]</td>
</tr>

<tr><td>DBL_SS1[2]</td>
<td>→ DBL_SS0[2]</td>
<td>→ DBL_SS0[2]</td>
<td>-</td>
<td>← DBL_NN0[3]</td>
</tr>

<tr><td>DBL_SS1[3]</td>
<td>→ DBL_SS0[3]</td>
<td>→ DBL_SS0[3]</td>
<td>-</td>
<td>← DBL_NN0[2]</td>
</tr>

<tr><td>DBL_SS1[4]</td>
<td>→ DBL_SS0[4]</td>
<td>→ DBL_SS0[4]</td>
<td>-</td>
<td>← DBL_NN0[1]</td>
</tr>

<tr><td>DBL_SS1[5]</td>
<td>→ DBL_SS0[5]</td>
<td>→ DBL_SS0[5]</td>
<td>-</td>
<td>← DBL_NN0[0]</td>
</tr>

<tr><td>DBL_SS2[0]</td>
<td>→ DBL_SS1[0]</td>
<td>→ DBL_SS1[0]</td>
<td>-</td>
<td>← DBL_NN1[5]</td>
</tr>

<tr><td>DBL_SS2[1]</td>
<td>→ DBL_SS1[1]</td>
<td>→ DBL_SS1[1]</td>
<td>-</td>
<td>← DBL_NN1[4]</td>
</tr>

<tr><td>DBL_SS2[2]</td>
<td>→ DBL_SS1[2]</td>
<td>→ DBL_SS1[2]</td>
<td>-</td>
<td>← DBL_NN1[3]</td>
</tr>

<tr><td>DBL_SS2[3]</td>
<td>→ DBL_SS1[3]</td>
<td>→ DBL_SS1[3]</td>
<td>-</td>
<td>← DBL_NN1[2]</td>
</tr>

<tr><td>DBL_SS2[4]</td>
<td>→ DBL_SS1[4]</td>
<td>→ DBL_SS1[4]</td>
<td>-</td>
<td>← DBL_NN1[1]</td>
</tr>

<tr><td>DBL_SS2[5]</td>
<td>→ DBL_SS1[5]</td>
<td>→ DBL_SS1[5]</td>
<td>-</td>
<td>← DBL_NN1[0]</td>
</tr>

<tr><td>DBL_SW1[0]</td>
<td>→ DBL_SW0[0]</td>
<td>→ DBL_SW0[0]</td>
<td>-</td>
<td>← DBL_NW0[2]</td>
</tr>

<tr><td>DBL_SW1[1]</td>
<td>→ DBL_SW0[1]</td>
<td>→ DBL_SW0[1]</td>
<td>-</td>
<td>← DBL_NW0[1]</td>
</tr>

<tr><td>DBL_SW1[2]</td>
<td>→ DBL_SW0[2]</td>
<td>→ DBL_SW0[2]</td>
<td>-</td>
<td>← DBL_NW0[0]</td>
</tr>

<tr><td>DBL_SE1[0]</td>
<td>→ DBL_SE0[0]</td>
<td>→ DBL_SE0[0]</td>
<td>-</td>
<td>← DBL_NE0[2]</td>
</tr>

<tr><td>DBL_SE1[1]</td>
<td>→ DBL_SE0[1]</td>
<td>→ DBL_SE0[1]</td>
<td>-</td>
<td>← DBL_NE0[1]</td>
</tr>

<tr><td>DBL_SE1[2]</td>
<td>→ DBL_SE0[2]</td>
<td>→ DBL_SE0[2]</td>
<td>-</td>
<td>← DBL_NE0[0]</td>
</tr>

<tr><td>PENT_WS4[0]</td>
<td>→ PENT_WS3[0]</td>
<td>→ PENT_WS3[0]</td>
<td>-</td>
<td>← PENT_WN3[2]</td>
</tr>

<tr><td>PENT_WS4[1]</td>
<td>→ PENT_WS3[1]</td>
<td>→ PENT_WS3[1]</td>
<td>-</td>
<td>← PENT_WN3[1]</td>
</tr>

<tr><td>PENT_WS4[2]</td>
<td>→ PENT_WS3[2]</td>
<td>→ PENT_WS3[2]</td>
<td>-</td>
<td>← PENT_WN3[0]</td>
</tr>

<tr><td>PENT_WS5[0]</td>
<td>→ PENT_WS4[0]</td>
<td>→ PENT_WS4[0]</td>
<td>-</td>
<td>← PENT_WN4[2]</td>
</tr>

<tr><td>PENT_WS5[1]</td>
<td>→ PENT_WS4[1]</td>
<td>→ PENT_WS4[1]</td>
<td>-</td>
<td>← PENT_WN4[1]</td>
</tr>

<tr><td>PENT_WS5[2]</td>
<td>→ PENT_WS4[2]</td>
<td>→ PENT_WS4[2]</td>
<td>-</td>
<td>← PENT_WN4[0]</td>
</tr>

<tr><td>PENT_WS3_S0</td>
<td>→ PENT_WS3_BUF0</td>
<td>→ PENT_WS3_BUF0</td>
<td>-</td>
<td>← PENT_NE3_BUF2</td>
</tr>

<tr><td>PENT_WN5_S0</td>
<td>→ PENT_WN5[0]</td>
<td>→ PENT_WN5[0]</td>
<td>-</td>
<td>← PENT_NW5[2]</td>
</tr>

<tr><td>PENT_ES4[0]</td>
<td>→ PENT_ES3[0]</td>
<td>→ PENT_ES3[0]</td>
<td>-</td>
<td>← PENT_EN3[2]</td>
</tr>

<tr><td>PENT_ES4[1]</td>
<td>→ PENT_ES3[1]</td>
<td>→ PENT_ES3[1]</td>
<td>-</td>
<td>← PENT_EN3[1]</td>
</tr>

<tr><td>PENT_ES4[2]</td>
<td>→ PENT_ES3[2]</td>
<td>→ PENT_ES3[2]</td>
<td>-</td>
<td>← PENT_EN3[0]</td>
</tr>

<tr><td>PENT_ES5[0]</td>
<td>→ PENT_ES4[0]</td>
<td>→ PENT_ES4[0]</td>
<td>-</td>
<td>← PENT_EN4[2]</td>
</tr>

<tr><td>PENT_ES5[1]</td>
<td>→ PENT_ES4[1]</td>
<td>→ PENT_ES4[1]</td>
<td>-</td>
<td>← PENT_EN4[1]</td>
</tr>

<tr><td>PENT_ES5[2]</td>
<td>→ PENT_ES4[2]</td>
<td>→ PENT_ES4[2]</td>
<td>-</td>
<td>← PENT_EN4[0]</td>
</tr>

<tr><td>PENT_SS1[0]</td>
<td>→ PENT_SS0[0]</td>
<td>→ PENT_SS0[0]</td>
<td>-</td>
<td>← PENT_NN0[5]</td>
</tr>

<tr><td>PENT_SS1[1]</td>
<td>→ PENT_SS0[1]</td>
<td>→ PENT_SS0[1]</td>
<td>-</td>
<td>← PENT_NN0[4]</td>
</tr>

<tr><td>PENT_SS1[2]</td>
<td>→ PENT_SS0[2]</td>
<td>→ PENT_SS0[2]</td>
<td>-</td>
<td>← PENT_NN0[3]</td>
</tr>

<tr><td>PENT_SS1[3]</td>
<td>→ PENT_SS0[3]</td>
<td>→ PENT_SS0[3]</td>
<td>-</td>
<td>← PENT_NN0[2]</td>
</tr>

<tr><td>PENT_SS1[4]</td>
<td>→ PENT_SS0[4]</td>
<td>→ PENT_SS0[4]</td>
<td>-</td>
<td>← PENT_NN0[1]</td>
</tr>

<tr><td>PENT_SS1[5]</td>
<td>→ PENT_SS0[5]</td>
<td>→ PENT_SS0[5]</td>
<td>-</td>
<td>← PENT_NN0[0]</td>
</tr>

<tr><td>PENT_SS2[0]</td>
<td>→ PENT_SS1[0]</td>
<td>→ PENT_SS1[0]</td>
<td>-</td>
<td>← PENT_NN1[5]</td>
</tr>

<tr><td>PENT_SS2[1]</td>
<td>→ PENT_SS1[1]</td>
<td>→ PENT_SS1[1]</td>
<td>-</td>
<td>← PENT_NN1[4]</td>
</tr>

<tr><td>PENT_SS2[2]</td>
<td>→ PENT_SS1[2]</td>
<td>→ PENT_SS1[2]</td>
<td>-</td>
<td>← PENT_NN1[3]</td>
</tr>

<tr><td>PENT_SS2[3]</td>
<td>→ PENT_SS1[3]</td>
<td>→ PENT_SS1[3]</td>
<td>-</td>
<td>← PENT_NN1[2]</td>
</tr>

<tr><td>PENT_SS2[4]</td>
<td>→ PENT_SS1[4]</td>
<td>→ PENT_SS1[4]</td>
<td>-</td>
<td>← PENT_NN1[1]</td>
</tr>

<tr><td>PENT_SS2[5]</td>
<td>→ PENT_SS1[5]</td>
<td>→ PENT_SS1[5]</td>
<td>-</td>
<td>← PENT_NN1[0]</td>
</tr>

<tr><td>PENT_SS3[0]</td>
<td>→ PENT_SS2[0]</td>
<td>→ PENT_SS2[0]</td>
<td>-</td>
<td>← PENT_NN2[5]</td>
</tr>

<tr><td>PENT_SS3[1]</td>
<td>→ PENT_SS2[1]</td>
<td>→ PENT_SS2[1]</td>
<td>-</td>
<td>← PENT_NN2[4]</td>
</tr>

<tr><td>PENT_SS3[2]</td>
<td>→ PENT_SS2[2]</td>
<td>→ PENT_SS2[2]</td>
<td>-</td>
<td>← PENT_NN2[3]</td>
</tr>

<tr><td>PENT_SS3[3]</td>
<td>→ PENT_SS2[3]</td>
<td>→ PENT_SS2[3]</td>
<td>-</td>
<td>← PENT_NN2[2]</td>
</tr>

<tr><td>PENT_SS3[4]</td>
<td>→ PENT_SS2[4]</td>
<td>→ PENT_SS2[4]</td>
<td>-</td>
<td>← PENT_NN2[1]</td>
</tr>

<tr><td>PENT_SS3[5]</td>
<td>→ PENT_SS2[5]</td>
<td>→ PENT_SS2[5]</td>
<td>-</td>
<td>← PENT_NN2[0]</td>
</tr>

<tr><td>PENT_SS4[0]</td>
<td>→ PENT_SS3[0]</td>
<td>→ PENT_SS3[0]</td>
<td>-</td>
<td>← PENT_NN3[5]</td>
</tr>

<tr><td>PENT_SS4[1]</td>
<td>→ PENT_SS3[1]</td>
<td>→ PENT_SS3[1]</td>
<td>-</td>
<td>← PENT_NN3[4]</td>
</tr>

<tr><td>PENT_SS4[2]</td>
<td>→ PENT_SS3[2]</td>
<td>→ PENT_SS3[2]</td>
<td>-</td>
<td>← PENT_NN3[3]</td>
</tr>

<tr><td>PENT_SS4[3]</td>
<td>→ PENT_SS3[3]</td>
<td>→ PENT_SS3[3]</td>
<td>-</td>
<td>← PENT_NN3[2]</td>
</tr>

<tr><td>PENT_SS4[4]</td>
<td>→ PENT_SS3[4]</td>
<td>→ PENT_SS3[4]</td>
<td>-</td>
<td>← PENT_NN3[1]</td>
</tr>

<tr><td>PENT_SS4[5]</td>
<td>→ PENT_SS3[5]</td>
<td>→ PENT_SS3[5]</td>
<td>-</td>
<td>← PENT_NN3[0]</td>
</tr>

<tr><td>PENT_SS5[0]</td>
<td>→ PENT_SS4[0]</td>
<td>→ PENT_SS4[0]</td>
<td>-</td>
<td>← PENT_NN4[5]</td>
</tr>

<tr><td>PENT_SS5[1]</td>
<td>→ PENT_SS4[1]</td>
<td>→ PENT_SS4[1]</td>
<td>-</td>
<td>← PENT_NN4[4]</td>
</tr>

<tr><td>PENT_SS5[2]</td>
<td>→ PENT_SS4[2]</td>
<td>→ PENT_SS4[2]</td>
<td>-</td>
<td>← PENT_NN4[3]</td>
</tr>

<tr><td>PENT_SS5[3]</td>
<td>→ PENT_SS4[3]</td>
<td>→ PENT_SS4[3]</td>
<td>-</td>
<td>← PENT_NN4[2]</td>
</tr>

<tr><td>PENT_SS5[4]</td>
<td>→ PENT_SS4[4]</td>
<td>→ PENT_SS4[4]</td>
<td>-</td>
<td>← PENT_NN4[1]</td>
</tr>

<tr><td>PENT_SS5[5]</td>
<td>→ PENT_SS4[5]</td>
<td>→ PENT_SS4[5]</td>
<td>-</td>
<td>← PENT_NN4[0]</td>
</tr>

<tr><td>PENT_SW1[0]</td>
<td>→ PENT_SW0[0]</td>
<td>→ PENT_SW0[0]</td>
<td>-</td>
<td>← PENT_NW0[2]</td>
</tr>

<tr><td>PENT_SW1[1]</td>
<td>→ PENT_SW0[1]</td>
<td>→ PENT_SW0[1]</td>
<td>-</td>
<td>← PENT_NW0[1]</td>
</tr>

<tr><td>PENT_SW1[2]</td>
<td>→ PENT_SW0[2]</td>
<td>→ PENT_SW0[2]</td>
<td>-</td>
<td>← PENT_NW0[0]</td>
</tr>

<tr><td>PENT_SW2[0]</td>
<td>→ PENT_SW1[0]</td>
<td>→ PENT_SW1[0]</td>
<td>-</td>
<td>← PENT_NW1[2]</td>
</tr>

<tr><td>PENT_SW2[1]</td>
<td>→ PENT_SW1[1]</td>
<td>→ PENT_SW1[1]</td>
<td>-</td>
<td>← PENT_NW1[1]</td>
</tr>

<tr><td>PENT_SW2[2]</td>
<td>→ PENT_SW1[2]</td>
<td>→ PENT_SW1[2]</td>
<td>-</td>
<td>← PENT_NW1[0]</td>
</tr>

<tr><td>PENT_SW3[0]</td>
<td>→ PENT_SW2[0]</td>
<td>→ PENT_SW2[0]</td>
<td>-</td>
<td>← PENT_NW2[2]</td>
</tr>

<tr><td>PENT_SW3[1]</td>
<td>→ PENT_SW2[1]</td>
<td>→ PENT_SW2[1]</td>
<td>-</td>
<td>← PENT_NW2[1]</td>
</tr>

<tr><td>PENT_SW3[2]</td>
<td>→ PENT_SW2[2]</td>
<td>→ PENT_SW2[2]</td>
<td>-</td>
<td>← PENT_NW2[0]</td>
</tr>

<tr><td>PENT_SE1[0]</td>
<td>→ PENT_SE0[0]</td>
<td>→ PENT_SE0[0]</td>
<td>-</td>
<td>← PENT_NE0[2]</td>
</tr>

<tr><td>PENT_SE1[1]</td>
<td>→ PENT_SE0[1]</td>
<td>→ PENT_SE0[1]</td>
<td>-</td>
<td>← PENT_NE0[1]</td>
</tr>

<tr><td>PENT_SE1[2]</td>
<td>→ PENT_SE0[2]</td>
<td>→ PENT_SE0[2]</td>
<td>-</td>
<td>← PENT_NE0[0]</td>
</tr>

<tr><td>PENT_SE2[0]</td>
<td>→ PENT_SE1[0]</td>
<td>→ PENT_SE1[0]</td>
<td>-</td>
<td>← PENT_NE1[2]</td>
</tr>

<tr><td>PENT_SE2[1]</td>
<td>→ PENT_SE1[1]</td>
<td>→ PENT_SE1[1]</td>
<td>-</td>
<td>← PENT_NE1[1]</td>
</tr>

<tr><td>PENT_SE2[2]</td>
<td>→ PENT_SE1[2]</td>
<td>→ PENT_SE1[2]</td>
<td>-</td>
<td>← PENT_NE1[0]</td>
</tr>

<tr><td>PENT_SE3[0]</td>
<td>→ PENT_SE2[0]</td>
<td>→ PENT_SE2[0]</td>
<td>-</td>
<td>← PENT_NE2[2]</td>
</tr>

<tr><td>PENT_SE3[1]</td>
<td>→ PENT_SE2[1]</td>
<td>→ PENT_SE2[1]</td>
<td>-</td>
<td>← PENT_NE2[1]</td>
</tr>

<tr><td>PENT_SE3[2]</td>
<td>→ PENT_SE2[2]</td>
<td>→ PENT_SE2[2]</td>
<td>-</td>
<td>← PENT_NE2[0]</td>
</tr>

<tr><td>PENT_NN0[5]</td>
<td>→ PENT_NN0_N5</td>
<td>→ PENT_NN0_N5</td>
<td>-</td>
<td>← PENT_WW0_S0</td>
</tr>

<tr><td>LV[0]</td>
<td>→ LV[1]</td>
<td>[BLACKHOLE]</td>
<td>[BLACKHOLE]</td>
<td>← LV[17]</td>
</tr>

<tr><td>LV[1]</td>
<td>→ LV[2]</td>
<td>[BLACKHOLE]</td>
<td>[BLACKHOLE]</td>
<td>← LV[16]</td>
</tr>

<tr><td>LV[2]</td>
<td>→ LV[3]</td>
<td>[BLACKHOLE]</td>
<td>[BLACKHOLE]</td>
<td>← LV[15]</td>
</tr>

<tr><td>LV[3]</td>
<td>→ LV[4]</td>
<td>[BLACKHOLE]</td>
<td>[BLACKHOLE]</td>
<td>← LV[14]</td>
</tr>

<tr><td>LV[4]</td>
<td>→ LV[5]</td>
<td>[BLACKHOLE]</td>
<td>[BLACKHOLE]</td>
<td>← LV[13]</td>
</tr>

<tr><td>LV[5]</td>
<td>→ LV[6]</td>
<td>[BLACKHOLE]</td>
<td>[BLACKHOLE]</td>
<td>← LV[12]</td>
</tr>

<tr><td>LV[6]</td>
<td>→ LV[7]</td>
<td>[BLACKHOLE]</td>
<td>[BLACKHOLE]</td>
<td>← LV[11]</td>
</tr>

<tr><td>LV[7]</td>
<td>→ LV[8]</td>
<td>[BLACKHOLE]</td>
<td>[BLACKHOLE]</td>
<td>← LV[10]</td>
</tr>

<tr><td>LV[8]</td>
<td>→ LV[9]</td>
<td>[BLACKHOLE]</td>
<td>[BLACKHOLE]</td>
<td>← LV[9]</td>
</tr>

<tr><td>IMUX_CTRL_BOUNCE_S0</td>
<td>→ IMUX_CTRL_BOUNCE[0]</td>
<td>→ IMUX_CTRL_BOUNCE[0]</td>
<td>-</td>
<td>← IMUX_CTRL_BOUNCE[3]</td>
</tr>

<tr><td>IMUX_BYP_BOUNCE_S0</td>
<td>→ IMUX_BYP_BOUNCE[0]</td>
<td>→ IMUX_BYP_BOUNCE[0]</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>IMUX_BYP_BOUNCE_S4</td>
<td>→ IMUX_BYP_BOUNCE[4]</td>
<td>→ IMUX_BYP_BOUNCE[4]</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>IMUX_FAN_BOUNCE_S0</td>
<td>→ IMUX_FAN_BOUNCE[0]</td>
<td>→ IMUX_FAN_BOUNCE[0]</td>
<td>-</td>
<td>← IMUX_FAN_BOUNCE[7]</td>
</tr>

<tr><td>OUT_S12_DBL</td>
<td>→ OUT[12]</td>
<td>→ OUT[12]</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>OUT_S18_DBL</td>
<td>→ OUT[18]</td>
<td>→ OUT[18]</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>OUT_S12_PENT</td>
<td>→ OUT[12]</td>
<td>→ OUT[12]</td>
<td>-</td>
<td>← OUT[17]</td>
</tr>

<tr><td>OUT_S18_PENT</td>
<td>→ OUT[18]</td>
<td>→ OUT[18]</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<h2 id="tile-int"><a class="header" href="#tile-int">Tile INT</a></h2>
<p>Cells: 1</p>
<h3 id="switchbox-int"><a class="header" href="#switchbox-int">Switchbox INT</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT permanent buffers</caption>
<thead>
<tr><th>Destination</th><th>Source</th></tr>

</thead>

<tbody>
<tr><td>DBL_WS1_BUF0</td><td>DBL_WS1[0]</td></tr>

<tr><td>DBL_NE1_BUF2</td><td>DBL_NE1[2]</td></tr>

<tr><td>PENT_WS3_BUF0</td><td>PENT_WS3[0]</td></tr>

<tr><td>PENT_NE3_BUF2</td><td>PENT_NE3[2]</td></tr>

<tr><td>IMUX_CTRL_SITE[0]</td><td>IMUX_CTRL[0]</td></tr>

<tr><td>IMUX_CTRL_SITE[1]</td><td>IMUX_CTRL[1]</td></tr>

<tr><td>IMUX_CTRL_SITE[2]</td><td>IMUX_CTRL[2]</td></tr>

<tr><td>IMUX_CTRL_SITE[3]</td><td>IMUX_CTRL[3]</td></tr>

<tr><td>IMUX_CTRL_BOUNCE[0]</td><td>IMUX_CTRL[0]</td></tr>

<tr><td>IMUX_CTRL_BOUNCE[1]</td><td>IMUX_CTRL[1]</td></tr>

<tr><td>IMUX_CTRL_BOUNCE[2]</td><td>IMUX_CTRL[2]</td></tr>

<tr><td>IMUX_CTRL_BOUNCE[3]</td><td>IMUX_CTRL[3]</td></tr>

<tr><td>IMUX_BYP_SITE[0]</td><td>IMUX_BYP[0]</td></tr>

<tr><td>IMUX_BYP_SITE[1]</td><td>IMUX_BYP[1]</td></tr>

<tr><td>IMUX_BYP_SITE[2]</td><td>IMUX_BYP[2]</td></tr>

<tr><td>IMUX_BYP_SITE[3]</td><td>IMUX_BYP[3]</td></tr>

<tr><td>IMUX_BYP_SITE[4]</td><td>IMUX_BYP[4]</td></tr>

<tr><td>IMUX_BYP_SITE[5]</td><td>IMUX_BYP[5]</td></tr>

<tr><td>IMUX_BYP_SITE[6]</td><td>IMUX_BYP[6]</td></tr>

<tr><td>IMUX_BYP_SITE[7]</td><td>IMUX_BYP[7]</td></tr>

<tr><td>IMUX_BYP_BOUNCE[0]</td><td>IMUX_BYP[0]</td></tr>

<tr><td>IMUX_BYP_BOUNCE[1]</td><td>IMUX_BYP[1]</td></tr>

<tr><td>IMUX_BYP_BOUNCE[2]</td><td>IMUX_BYP[2]</td></tr>

<tr><td>IMUX_BYP_BOUNCE[3]</td><td>IMUX_BYP[3]</td></tr>

<tr><td>IMUX_BYP_BOUNCE[4]</td><td>IMUX_BYP[4]</td></tr>

<tr><td>IMUX_BYP_BOUNCE[5]</td><td>IMUX_BYP[5]</td></tr>

<tr><td>IMUX_BYP_BOUNCE[6]</td><td>IMUX_BYP[6]</td></tr>

<tr><td>IMUX_BYP_BOUNCE[7]</td><td>IMUX_BYP[7]</td></tr>

<tr><td>IMUX_FAN_SITE[0]</td><td>IMUX_FAN[0]</td></tr>

<tr><td>IMUX_FAN_SITE[1]</td><td>IMUX_FAN[1]</td></tr>

<tr><td>IMUX_FAN_SITE[2]</td><td>IMUX_FAN[2]</td></tr>

<tr><td>IMUX_FAN_SITE[3]</td><td>IMUX_FAN[3]</td></tr>

<tr><td>IMUX_FAN_SITE[4]</td><td>IMUX_FAN[4]</td></tr>

<tr><td>IMUX_FAN_SITE[5]</td><td>IMUX_FAN[5]</td></tr>

<tr><td>IMUX_FAN_SITE[6]</td><td>IMUX_FAN[6]</td></tr>

<tr><td>IMUX_FAN_SITE[7]</td><td>IMUX_FAN[7]</td></tr>

<tr><td>IMUX_FAN_BOUNCE[0]</td><td>IMUX_FAN[0]</td></tr>

<tr><td>IMUX_FAN_BOUNCE[1]</td><td>IMUX_FAN[1]</td></tr>

<tr><td>IMUX_FAN_BOUNCE[2]</td><td>IMUX_FAN[2]</td></tr>

<tr><td>IMUX_FAN_BOUNCE[3]</td><td>IMUX_FAN[3]</td></tr>

<tr><td>IMUX_FAN_BOUNCE[4]</td><td>IMUX_FAN[4]</td></tr>

<tr><td>IMUX_FAN_BOUNCE[5]</td><td>IMUX_FAN[5]</td></tr>

<tr><td>IMUX_FAN_BOUNCE[6]</td><td>IMUX_FAN[6]</td></tr>

<tr><td>IMUX_FAN_BOUNCE[7]</td><td>IMUX_FAN[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WW0_S0</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WW0_S0-9"><a href="#virtex5-INT-bit-MAIN[8][61]">MAIN[8][61]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_S0-8"><a href="#virtex5-INT-bit-MAIN[7][61]">MAIN[7][61]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_S0-7"><a href="#virtex5-INT-bit-MAIN[9][63]">MAIN[9][63]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_S0-6"><a href="#virtex5-INT-bit-MAIN[8][63]">MAIN[8][63]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_S0-5"><a href="#virtex5-INT-bit-MAIN[12][63]">MAIN[12][63]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_S0-4"><a href="#virtex5-INT-bit-MAIN[12][62]">MAIN[12][62]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_S0-3"><a href="#virtex5-INT-bit-MAIN[12][61]">MAIN[12][61]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_S0-2"><a href="#virtex5-INT-bit-MAIN[7][63]">MAIN[7][63]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_S0-1"><a href="#virtex5-INT-bit-MAIN[11][61]">MAIN[11][61]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_S0-0"><a href="#virtex5-INT-bit-MAIN[11][63]">MAIN[11][63]</a></td><td>DBL_WW0_S0</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S12_DBL</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_DBL</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WW0_N5</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WW0_N5-9"><a href="#virtex5-INT-bit-MAIN[9][6]">MAIN[9][6]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_N5-8"><a href="#virtex5-INT-bit-MAIN[6][6]">MAIN[6][6]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_N5-7"><a href="#virtex5-INT-bit-MAIN[7][6]">MAIN[7][6]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_N5-6"><a href="#virtex5-INT-bit-MAIN[8][6]">MAIN[8][6]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_N5-5"><a href="#virtex5-INT-bit-MAIN[10][6]">MAIN[10][6]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_N5-4"><a href="#virtex5-INT-bit-MAIN[13][6]">MAIN[13][6]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_N5-3"><a href="#virtex5-INT-bit-MAIN[6][7]">MAIN[6][7]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_N5-2"><a href="#virtex5-INT-bit-MAIN[6][5]">MAIN[6][5]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_N5-1"><a href="#virtex5-INT-bit-MAIN[10][7]">MAIN[10][7]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0_N5-0"><a href="#virtex5-INT-bit-MAIN[11][6]">MAIN[11][6]</a></td><td>DBL_WW0_N5</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_DBL</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WW0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WW0[1]-9"><a href="#virtex5-INT-bit-MAIN[9][19]">MAIN[9][19]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[1]-8"><a href="#virtex5-INT-bit-MAIN[6][19]">MAIN[6][19]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[1]-7"><a href="#virtex5-INT-bit-MAIN[9][20]">MAIN[9][20]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[1]-6"><a href="#virtex5-INT-bit-MAIN[6][20]">MAIN[6][20]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[1]-5"><a href="#virtex5-INT-bit-MAIN[13][21]">MAIN[13][21]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[1]-4"><a href="#virtex5-INT-bit-MAIN[13][18]">MAIN[13][18]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[1]-3"><a href="#virtex5-INT-bit-MAIN[13][20]">MAIN[13][20]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[1]-2"><a href="#virtex5-INT-bit-MAIN[6][18]">MAIN[6][18]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[1]-1"><a href="#virtex5-INT-bit-MAIN[10][21]">MAIN[10][21]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[1]-0"><a href="#virtex5-INT-bit-MAIN[10][18]">MAIN[10][18]</a></td><td>DBL_WW0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WW0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WW0[2]-9"><a href="#virtex5-INT-bit-MAIN[9][40]">MAIN[9][40]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[2]-8"><a href="#virtex5-INT-bit-MAIN[8][40]">MAIN[8][40]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[2]-7"><a href="#virtex5-INT-bit-MAIN[8][42]">MAIN[8][42]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[2]-6"><a href="#virtex5-INT-bit-MAIN[9][42]">MAIN[9][42]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[2]-5"><a href="#virtex5-INT-bit-MAIN[12][40]">MAIN[12][40]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[2]-4"><a href="#virtex5-INT-bit-MAIN[12][42]">MAIN[12][42]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[2]-3"><a href="#virtex5-INT-bit-MAIN[6][40]">MAIN[6][40]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[2]-2"><a href="#virtex5-INT-bit-MAIN[7][42]">MAIN[7][42]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[2]-1"><a href="#virtex5-INT-bit-MAIN[11][42]">MAIN[11][42]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[2]-0"><a href="#virtex5-INT-bit-MAIN[11][40]">MAIN[11][40]</a></td><td>DBL_WW0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WW0[3]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WW0[3]-9"><a href="#virtex5-INT-bit-MAIN[8][28]">MAIN[8][28]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[3]-8"><a href="#virtex5-INT-bit-MAIN[7][28]">MAIN[7][28]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[3]-7"><a href="#virtex5-INT-bit-MAIN[7][27]">MAIN[7][27]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[3]-6"><a href="#virtex5-INT-bit-MAIN[8][27]">MAIN[8][27]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[3]-5"><a href="#virtex5-INT-bit-MAIN[11][28]">MAIN[11][28]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[3]-4"><a href="#virtex5-INT-bit-MAIN[11][27]">MAIN[11][27]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[3]-3"><a href="#virtex5-INT-bit-MAIN[13][27]">MAIN[13][27]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[3]-2"><a href="#virtex5-INT-bit-MAIN[9][29]">MAIN[9][29]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[3]-1"><a href="#virtex5-INT-bit-MAIN[10][27]">MAIN[10][27]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[3]-0"><a href="#virtex5-INT-bit-MAIN[10][28]">MAIN[10][28]</a></td><td>DBL_WW0[3]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WW0[4]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WW0[4]-9"><a href="#virtex5-INT-bit-MAIN[8][49]">MAIN[8][49]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[4]-8"><a href="#virtex5-INT-bit-MAIN[7][49]">MAIN[7][49]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[4]-7"><a href="#virtex5-INT-bit-MAIN[9][49]">MAIN[9][49]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[4]-6"><a href="#virtex5-INT-bit-MAIN[6][49]">MAIN[6][49]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[4]-5"><a href="#virtex5-INT-bit-MAIN[11][49]">MAIN[11][49]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[4]-4"><a href="#virtex5-INT-bit-MAIN[12][49]">MAIN[12][49]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[4]-3"><a href="#virtex5-INT-bit-MAIN[13][49]">MAIN[13][49]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[4]-2"><a href="#virtex5-INT-bit-MAIN[7][48]">MAIN[7][48]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[4]-1"><a href="#virtex5-INT-bit-MAIN[10][48]">MAIN[10][48]</a></td><td id="virtex5-INT-INT-mux-DBL_WW0[4]-0"><a href="#virtex5-INT-bit-MAIN[10][49]">MAIN[10][49]</a></td><td>DBL_WW0[4]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WS0[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WS0[0]-9"><a href="#virtex5-INT-bit-MAIN[7][4]">MAIN[7][4]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[0]-8"><a href="#virtex5-INT-bit-MAIN[8][4]">MAIN[8][4]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[0]-7"><a href="#virtex5-INT-bit-MAIN[8][3]">MAIN[8][3]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[0]-6"><a href="#virtex5-INT-bit-MAIN[7][3]">MAIN[7][3]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[0]-5"><a href="#virtex5-INT-bit-MAIN[11][3]">MAIN[11][3]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[0]-4"><a href="#virtex5-INT-bit-MAIN[11][4]">MAIN[11][4]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[0]-3"><a href="#virtex5-INT-bit-MAIN[13][3]">MAIN[13][3]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[0]-2"><a href="#virtex5-INT-bit-MAIN[9][5]">MAIN[9][5]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[0]-1"><a href="#virtex5-INT-bit-MAIN[10][3]">MAIN[10][3]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[0]-0"><a href="#virtex5-INT-bit-MAIN[10][4]">MAIN[10][4]</a></td><td>DBL_WS0[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_DBL</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_DBL</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WS0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WS0[1]-9"><a href="#virtex5-INT-bit-MAIN[7][25]">MAIN[7][25]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[1]-8"><a href="#virtex5-INT-bit-MAIN[8][25]">MAIN[8][25]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[1]-7"><a href="#virtex5-INT-bit-MAIN[6][25]">MAIN[6][25]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[1]-6"><a href="#virtex5-INT-bit-MAIN[9][25]">MAIN[9][25]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[1]-5"><a href="#virtex5-INT-bit-MAIN[12][25]">MAIN[12][25]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[1]-4"><a href="#virtex5-INT-bit-MAIN[11][25]">MAIN[11][25]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[1]-3"><a href="#virtex5-INT-bit-MAIN[13][25]">MAIN[13][25]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[1]-2"><a href="#virtex5-INT-bit-MAIN[7][24]">MAIN[7][24]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[1]-1"><a href="#virtex5-INT-bit-MAIN[10][24]">MAIN[10][24]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[1]-0"><a href="#virtex5-INT-bit-MAIN[10][25]">MAIN[10][25]</a></td><td>DBL_WS0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WS0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WS0[2]-9"><a href="#virtex5-INT-bit-MAIN[6][46]">MAIN[6][46]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[2]-8"><a href="#virtex5-INT-bit-MAIN[9][46]">MAIN[9][46]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[2]-7"><a href="#virtex5-INT-bit-MAIN[8][46]">MAIN[8][46]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[2]-6"><a href="#virtex5-INT-bit-MAIN[7][46]">MAIN[7][46]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[2]-5"><a href="#virtex5-INT-bit-MAIN[10][46]">MAIN[10][46]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[2]-4"><a href="#virtex5-INT-bit-MAIN[13][46]">MAIN[13][46]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[2]-3"><a href="#virtex5-INT-bit-MAIN[6][47]">MAIN[6][47]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[2]-2"><a href="#virtex5-INT-bit-MAIN[6][45]">MAIN[6][45]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[2]-1"><a href="#virtex5-INT-bit-MAIN[10][47]">MAIN[10][47]</a></td><td id="virtex5-INT-INT-mux-DBL_WS0[2]-0"><a href="#virtex5-INT-bit-MAIN[11][46]">MAIN[11][46]</a></td><td>DBL_WS0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WN0[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WN0[0]-9"><a href="#virtex5-INT-bit-MAIN[9][0]">MAIN[9][0]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[0]-8"><a href="#virtex5-INT-bit-MAIN[8][0]">MAIN[8][0]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[0]-7"><a href="#virtex5-INT-bit-MAIN[8][2]">MAIN[8][2]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[0]-6"><a href="#virtex5-INT-bit-MAIN[9][2]">MAIN[9][2]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[0]-5"><a href="#virtex5-INT-bit-MAIN[12][0]">MAIN[12][0]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[0]-4"><a href="#virtex5-INT-bit-MAIN[12][2]">MAIN[12][2]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[0]-3"><a href="#virtex5-INT-bit-MAIN[6][0]">MAIN[6][0]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[0]-2"><a href="#virtex5-INT-bit-MAIN[7][2]">MAIN[7][2]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[0]-1"><a href="#virtex5-INT-bit-MAIN[11][2]">MAIN[11][2]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[0]-0"><a href="#virtex5-INT-bit-MAIN[11][0]">MAIN[11][0]</a></td><td>DBL_WN0[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_DBL</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WN0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WN0[1]-9"><a href="#virtex5-INT-bit-MAIN[8][21]">MAIN[8][21]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[1]-8"><a href="#virtex5-INT-bit-MAIN[7][21]">MAIN[7][21]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[1]-7"><a href="#virtex5-INT-bit-MAIN[9][23]">MAIN[9][23]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[1]-6"><a href="#virtex5-INT-bit-MAIN[8][23]">MAIN[8][23]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[1]-5"><a href="#virtex5-INT-bit-MAIN[12][23]">MAIN[12][23]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[1]-4"><a href="#virtex5-INT-bit-MAIN[12][22]">MAIN[12][22]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[1]-3"><a href="#virtex5-INT-bit-MAIN[12][21]">MAIN[12][21]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[1]-2"><a href="#virtex5-INT-bit-MAIN[7][23]">MAIN[7][23]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[1]-1"><a href="#virtex5-INT-bit-MAIN[11][21]">MAIN[11][21]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[1]-0"><a href="#virtex5-INT-bit-MAIN[11][23]">MAIN[11][23]</a></td><td>DBL_WN0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_WN0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_WN0[2]-9"><a href="#virtex5-INT-bit-MAIN[9][43]">MAIN[9][43]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[2]-8"><a href="#virtex5-INT-bit-MAIN[6][43]">MAIN[6][43]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[2]-7"><a href="#virtex5-INT-bit-MAIN[9][44]">MAIN[9][44]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[2]-6"><a href="#virtex5-INT-bit-MAIN[6][44]">MAIN[6][44]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[2]-5"><a href="#virtex5-INT-bit-MAIN[13][45]">MAIN[13][45]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[2]-4"><a href="#virtex5-INT-bit-MAIN[13][42]">MAIN[13][42]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[2]-3"><a href="#virtex5-INT-bit-MAIN[13][44]">MAIN[13][44]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[2]-2"><a href="#virtex5-INT-bit-MAIN[6][42]">MAIN[6][42]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[2]-1"><a href="#virtex5-INT-bit-MAIN[10][45]">MAIN[10][45]</a></td><td id="virtex5-INT-INT-mux-DBL_WN0[2]-0"><a href="#virtex5-INT-bit-MAIN[10][42]">MAIN[10][42]</a></td><td>DBL_WN0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_EE0_S3</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_EE0_S3-9"><a href="#virtex5-INT-bit-MAIN[8][60]">MAIN[8][60]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0_S3-8"><a href="#virtex5-INT-bit-MAIN[7][60]">MAIN[7][60]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0_S3-7"><a href="#virtex5-INT-bit-MAIN[8][59]">MAIN[8][59]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0_S3-6"><a href="#virtex5-INT-bit-MAIN[7][59]">MAIN[7][59]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0_S3-5"><a href="#virtex5-INT-bit-MAIN[11][60]">MAIN[11][60]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0_S3-4"><a href="#virtex5-INT-bit-MAIN[11][59]">MAIN[11][59]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0_S3-3"><a href="#virtex5-INT-bit-MAIN[13][59]">MAIN[13][59]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0_S3-2"><a href="#virtex5-INT-bit-MAIN[9][61]">MAIN[9][61]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0_S3-1"><a href="#virtex5-INT-bit-MAIN[10][59]">MAIN[10][59]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0_S3-0"><a href="#virtex5-INT-bit-MAIN[10][60]">MAIN[10][60]</a></td><td>DBL_EE0_S3</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S12_DBL</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_EE0[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_EE0[0]-9"><a href="#virtex5-INT-bit-MAIN[9][8]">MAIN[9][8]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[0]-8"><a href="#virtex5-INT-bit-MAIN[8][8]">MAIN[8][8]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[0]-7"><a href="#virtex5-INT-bit-MAIN[9][10]">MAIN[9][10]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[0]-6"><a href="#virtex5-INT-bit-MAIN[8][10]">MAIN[8][10]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[0]-5"><a href="#virtex5-INT-bit-MAIN[12][8]">MAIN[12][8]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[0]-4"><a href="#virtex5-INT-bit-MAIN[12][10]">MAIN[12][10]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[0]-3"><a href="#virtex5-INT-bit-MAIN[7][10]">MAIN[7][10]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[0]-2"><a href="#virtex5-INT-bit-MAIN[6][8]">MAIN[6][8]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[0]-1"><a href="#virtex5-INT-bit-MAIN[11][8]">MAIN[11][8]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[0]-0"><a href="#virtex5-INT-bit-MAIN[11][10]">MAIN[11][10]</a></td><td>DBL_EE0[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_DBL</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_EE0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_EE0[1]-9"><a href="#virtex5-INT-bit-MAIN[8][29]">MAIN[8][29]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[1]-8"><a href="#virtex5-INT-bit-MAIN[7][29]">MAIN[7][29]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[1]-7"><a href="#virtex5-INT-bit-MAIN[8][31]">MAIN[8][31]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[1]-6"><a href="#virtex5-INT-bit-MAIN[9][31]">MAIN[9][31]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[1]-5"><a href="#virtex5-INT-bit-MAIN[12][31]">MAIN[12][31]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[1]-4"><a href="#virtex5-INT-bit-MAIN[12][30]">MAIN[12][30]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[1]-3"><a href="#virtex5-INT-bit-MAIN[7][31]">MAIN[7][31]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[1]-2"><a href="#virtex5-INT-bit-MAIN[12][29]">MAIN[12][29]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[1]-1"><a href="#virtex5-INT-bit-MAIN[11][31]">MAIN[11][31]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[1]-0"><a href="#virtex5-INT-bit-MAIN[11][29]">MAIN[11][29]</a></td><td>DBL_EE0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_EE0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_EE0[2]-9"><a href="#virtex5-INT-bit-MAIN[9][51]">MAIN[9][51]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[2]-8"><a href="#virtex5-INT-bit-MAIN[6][51]">MAIN[6][51]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[2]-7"><a href="#virtex5-INT-bit-MAIN[6][52]">MAIN[6][52]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[2]-6"><a href="#virtex5-INT-bit-MAIN[9][52]">MAIN[9][52]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[2]-5"><a href="#virtex5-INT-bit-MAIN[13][53]">MAIN[13][53]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[2]-4"><a href="#virtex5-INT-bit-MAIN[13][50]">MAIN[13][50]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[2]-3"><a href="#virtex5-INT-bit-MAIN[6][50]">MAIN[6][50]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[2]-2"><a href="#virtex5-INT-bit-MAIN[13][52]">MAIN[13][52]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[2]-1"><a href="#virtex5-INT-bit-MAIN[10][50]">MAIN[10][50]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[2]-0"><a href="#virtex5-INT-bit-MAIN[10][53]">MAIN[10][53]</a></td><td>DBL_EE0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_EE0[4]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_EE0[4]-9"><a href="#virtex5-INT-bit-MAIN[8][17]">MAIN[8][17]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[4]-8"><a href="#virtex5-INT-bit-MAIN[7][17]">MAIN[7][17]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[4]-7"><a href="#virtex5-INT-bit-MAIN[6][17]">MAIN[6][17]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[4]-6"><a href="#virtex5-INT-bit-MAIN[9][17]">MAIN[9][17]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[4]-5"><a href="#virtex5-INT-bit-MAIN[11][17]">MAIN[11][17]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[4]-4"><a href="#virtex5-INT-bit-MAIN[12][17]">MAIN[12][17]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[4]-3"><a href="#virtex5-INT-bit-MAIN[13][17]">MAIN[13][17]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[4]-2"><a href="#virtex5-INT-bit-MAIN[7][16]">MAIN[7][16]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[4]-1"><a href="#virtex5-INT-bit-MAIN[10][16]">MAIN[10][16]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[4]-0"><a href="#virtex5-INT-bit-MAIN[10][17]">MAIN[10][17]</a></td><td>DBL_EE0[4]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_EE0[5]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_EE0[5]-9"><a href="#virtex5-INT-bit-MAIN[9][38]">MAIN[9][38]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[5]-8"><a href="#virtex5-INT-bit-MAIN[6][38]">MAIN[6][38]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[5]-7"><a href="#virtex5-INT-bit-MAIN[8][38]">MAIN[8][38]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[5]-6"><a href="#virtex5-INT-bit-MAIN[7][38]">MAIN[7][38]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[5]-5"><a href="#virtex5-INT-bit-MAIN[10][38]">MAIN[10][38]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[5]-4"><a href="#virtex5-INT-bit-MAIN[13][38]">MAIN[13][38]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[5]-3"><a href="#virtex5-INT-bit-MAIN[6][39]">MAIN[6][39]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[5]-2"><a href="#virtex5-INT-bit-MAIN[6][37]">MAIN[6][37]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[5]-1"><a href="#virtex5-INT-bit-MAIN[10][39]">MAIN[10][39]</a></td><td id="virtex5-INT-INT-mux-DBL_EE0[5]-0"><a href="#virtex5-INT-bit-MAIN[11][38]">MAIN[11][38]</a></td><td>DBL_EE0[5]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_ES0[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_ES0[0]-9"><a href="#virtex5-INT-bit-MAIN[6][11]">MAIN[6][11]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[0]-8"><a href="#virtex5-INT-bit-MAIN[9][11]">MAIN[9][11]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[0]-7"><a href="#virtex5-INT-bit-MAIN[9][12]">MAIN[9][12]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[0]-6"><a href="#virtex5-INT-bit-MAIN[6][12]">MAIN[6][12]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[0]-5"><a href="#virtex5-INT-bit-MAIN[13][13]">MAIN[13][13]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[0]-4"><a href="#virtex5-INT-bit-MAIN[13][10]">MAIN[13][10]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[0]-3"><a href="#virtex5-INT-bit-MAIN[13][12]">MAIN[13][12]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[0]-2"><a href="#virtex5-INT-bit-MAIN[6][10]">MAIN[6][10]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[0]-1"><a href="#virtex5-INT-bit-MAIN[10][13]">MAIN[10][13]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[0]-0"><a href="#virtex5-INT-bit-MAIN[10][10]">MAIN[10][10]</a></td><td>DBL_ES0[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_ES5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW3[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_ES0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_ES0[1]-9"><a href="#virtex5-INT-bit-MAIN[8][32]">MAIN[8][32]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[1]-8"><a href="#virtex5-INT-bit-MAIN[9][32]">MAIN[9][32]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[1]-7"><a href="#virtex5-INT-bit-MAIN[8][34]">MAIN[8][34]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[1]-6"><a href="#virtex5-INT-bit-MAIN[9][34]">MAIN[9][34]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[1]-5"><a href="#virtex5-INT-bit-MAIN[12][32]">MAIN[12][32]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[1]-4"><a href="#virtex5-INT-bit-MAIN[12][34]">MAIN[12][34]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[1]-3"><a href="#virtex5-INT-bit-MAIN[6][32]">MAIN[6][32]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[1]-2"><a href="#virtex5-INT-bit-MAIN[7][34]">MAIN[7][34]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[1]-1"><a href="#virtex5-INT-bit-MAIN[11][34]">MAIN[11][34]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[1]-0"><a href="#virtex5-INT-bit-MAIN[11][32]">MAIN[11][32]</a></td><td>DBL_ES0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_ES5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW3[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_ES0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_ES0[2]-9"><a href="#virtex5-INT-bit-MAIN[7][53]">MAIN[7][53]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[2]-8"><a href="#virtex5-INT-bit-MAIN[8][53]">MAIN[8][53]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[2]-7"><a href="#virtex5-INT-bit-MAIN[9][55]">MAIN[9][55]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[2]-6"><a href="#virtex5-INT-bit-MAIN[8][55]">MAIN[8][55]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[2]-5"><a href="#virtex5-INT-bit-MAIN[12][55]">MAIN[12][55]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[2]-4"><a href="#virtex5-INT-bit-MAIN[12][54]">MAIN[12][54]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[2]-3"><a href="#virtex5-INT-bit-MAIN[12][53]">MAIN[12][53]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[2]-2"><a href="#virtex5-INT-bit-MAIN[7][55]">MAIN[7][55]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[2]-1"><a href="#virtex5-INT-bit-MAIN[11][53]">MAIN[11][53]</a></td><td id="virtex5-INT-INT-mux-DBL_ES0[2]-0"><a href="#virtex5-INT-bit-MAIN[11][55]">MAIN[11][55]</a></td><td>DBL_ES0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_ES5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S12_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_DBL</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW3[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_EN0[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_EN0[0]-9"><a href="#virtex5-INT-bit-MAIN[9][14]">MAIN[9][14]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[0]-8"><a href="#virtex5-INT-bit-MAIN[6][14]">MAIN[6][14]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[0]-7"><a href="#virtex5-INT-bit-MAIN[8][14]">MAIN[8][14]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[0]-6"><a href="#virtex5-INT-bit-MAIN[7][14]">MAIN[7][14]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[0]-5"><a href="#virtex5-INT-bit-MAIN[10][14]">MAIN[10][14]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[0]-4"><a href="#virtex5-INT-bit-MAIN[13][14]">MAIN[13][14]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[0]-3"><a href="#virtex5-INT-bit-MAIN[6][15]">MAIN[6][15]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[0]-2"><a href="#virtex5-INT-bit-MAIN[6][13]">MAIN[6][13]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[0]-1"><a href="#virtex5-INT-bit-MAIN[10][15]">MAIN[10][15]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[0]-0"><a href="#virtex5-INT-bit-MAIN[11][14]">MAIN[11][14]</a></td><td>DBL_EN0[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_EN0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_EN0[1]-9"><a href="#virtex5-INT-bit-MAIN[8][36]">MAIN[8][36]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[1]-8"><a href="#virtex5-INT-bit-MAIN[7][36]">MAIN[7][36]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[1]-7"><a href="#virtex5-INT-bit-MAIN[8][35]">MAIN[8][35]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[1]-6"><a href="#virtex5-INT-bit-MAIN[7][35]">MAIN[7][35]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[1]-5"><a href="#virtex5-INT-bit-MAIN[11][35]">MAIN[11][35]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[1]-4"><a href="#virtex5-INT-bit-MAIN[11][36]">MAIN[11][36]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[1]-3"><a href="#virtex5-INT-bit-MAIN[13][35]">MAIN[13][35]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[1]-2"><a href="#virtex5-INT-bit-MAIN[9][37]">MAIN[9][37]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[1]-1"><a href="#virtex5-INT-bit-MAIN[10][35]">MAIN[10][35]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[1]-0"><a href="#virtex5-INT-bit-MAIN[10][36]">MAIN[10][36]</a></td><td>DBL_EN0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_EN0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_EN0[2]-9"><a href="#virtex5-INT-bit-MAIN[8][57]">MAIN[8][57]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[2]-8"><a href="#virtex5-INT-bit-MAIN[7][57]">MAIN[7][57]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[2]-7"><a href="#virtex5-INT-bit-MAIN[6][57]">MAIN[6][57]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[2]-6"><a href="#virtex5-INT-bit-MAIN[9][57]">MAIN[9][57]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[2]-5"><a href="#virtex5-INT-bit-MAIN[12][57]">MAIN[12][57]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[2]-4"><a href="#virtex5-INT-bit-MAIN[11][57]">MAIN[11][57]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[2]-3"><a href="#virtex5-INT-bit-MAIN[13][57]">MAIN[13][57]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[2]-2"><a href="#virtex5-INT-bit-MAIN[7][56]">MAIN[7][56]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[2]-1"><a href="#virtex5-INT-bit-MAIN[10][56]">MAIN[10][56]</a></td><td id="virtex5-INT-INT-mux-DBL_EN0[2]-0"><a href="#virtex5-INT-bit-MAIN[10][57]">MAIN[10][57]</a></td><td>DBL_EN0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S12_DBL</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NN0_S0</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NN0_S0-9"><a href="#virtex5-INT-bit-MAIN[8][58]">MAIN[8][58]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_S0-8"><a href="#virtex5-INT-bit-MAIN[9][58]">MAIN[9][58]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_S0-7"><a href="#virtex5-INT-bit-MAIN[9][56]">MAIN[9][56]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_S0-6"><a href="#virtex5-INT-bit-MAIN[8][56]">MAIN[8][56]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_S0-5"><a href="#virtex5-INT-bit-MAIN[12][58]">MAIN[12][58]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_S0-4"><a href="#virtex5-INT-bit-MAIN[12][56]">MAIN[12][56]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_S0-3"><a href="#virtex5-INT-bit-MAIN[6][56]">MAIN[6][56]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_S0-2"><a href="#virtex5-INT-bit-MAIN[7][58]">MAIN[7][58]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_S0-1"><a href="#virtex5-INT-bit-MAIN[11][58]">MAIN[11][58]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_S0-0"><a href="#virtex5-INT-bit-MAIN[11][56]">MAIN[11][56]</a></td><td>DBL_NN0_S0</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S12_DBL</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NN0_N5</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NN0_N5-9"><a href="#virtex5-INT-bit-MAIN[6][1]">MAIN[6][1]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_N5-8"><a href="#virtex5-INT-bit-MAIN[9][1]">MAIN[9][1]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_N5-7"><a href="#virtex5-INT-bit-MAIN[8][1]">MAIN[8][1]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_N5-6"><a href="#virtex5-INT-bit-MAIN[7][1]">MAIN[7][1]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_N5-5"><a href="#virtex5-INT-bit-MAIN[11][1]">MAIN[11][1]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_N5-4"><a href="#virtex5-INT-bit-MAIN[12][1]">MAIN[12][1]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_N5-3"><a href="#virtex5-INT-bit-MAIN[13][1]">MAIN[13][1]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_N5-2"><a href="#virtex5-INT-bit-MAIN[7][0]">MAIN[7][0]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_N5-1"><a href="#virtex5-INT-bit-MAIN[10][0]">MAIN[10][0]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0_N5-0"><a href="#virtex5-INT-bit-MAIN[10][1]">MAIN[10][1]</a></td><td>DBL_NN0_N5</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_DBL</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NN0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NN0[1]-9"><a href="#virtex5-INT-bit-MAIN[9][15]">MAIN[9][15]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[1]-8"><a href="#virtex5-INT-bit-MAIN[8][15]">MAIN[8][15]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[1]-7"><a href="#virtex5-INT-bit-MAIN[8][13]">MAIN[8][13]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[1]-6"><a href="#virtex5-INT-bit-MAIN[7][13]">MAIN[7][13]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[1]-5"><a href="#virtex5-INT-bit-MAIN[12][14]">MAIN[12][14]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[1]-4"><a href="#virtex5-INT-bit-MAIN[12][15]">MAIN[12][15]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[1]-3"><a href="#virtex5-INT-bit-MAIN[12][13]">MAIN[12][13]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[1]-2"><a href="#virtex5-INT-bit-MAIN[7][15]">MAIN[7][15]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[1]-1"><a href="#virtex5-INT-bit-MAIN[11][13]">MAIN[11][13]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[1]-0"><a href="#virtex5-INT-bit-MAIN[11][15]">MAIN[11][15]</a></td><td>DBL_NN0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NN0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NN0[2]-9"><a href="#virtex5-INT-bit-MAIN[9][36]">MAIN[9][36]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[2]-8"><a href="#virtex5-INT-bit-MAIN[6][36]">MAIN[6][36]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[2]-7"><a href="#virtex5-INT-bit-MAIN[9][35]">MAIN[9][35]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[2]-6"><a href="#virtex5-INT-bit-MAIN[6][35]">MAIN[6][35]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[2]-5"><a href="#virtex5-INT-bit-MAIN[13][37]">MAIN[13][37]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[2]-4"><a href="#virtex5-INT-bit-MAIN[13][34]">MAIN[13][34]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[2]-3"><a href="#virtex5-INT-bit-MAIN[13][36]">MAIN[13][36]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[2]-2"><a href="#virtex5-INT-bit-MAIN[6][34]">MAIN[6][34]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[2]-1"><a href="#virtex5-INT-bit-MAIN[10][37]">MAIN[10][37]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[2]-0"><a href="#virtex5-INT-bit-MAIN[10][34]">MAIN[10][34]</a></td><td>DBL_NN0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NN0[3]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NN0[3]-9"><a href="#virtex5-INT-bit-MAIN[8][22]">MAIN[8][22]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[3]-8"><a href="#virtex5-INT-bit-MAIN[7][22]">MAIN[7][22]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[3]-7"><a href="#virtex5-INT-bit-MAIN[9][22]">MAIN[9][22]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[3]-6"><a href="#virtex5-INT-bit-MAIN[6][22]">MAIN[6][22]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[3]-5"><a href="#virtex5-INT-bit-MAIN[13][22]">MAIN[13][22]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[3]-4"><a href="#virtex5-INT-bit-MAIN[10][22]">MAIN[10][22]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[3]-3"><a href="#virtex5-INT-bit-MAIN[6][23]">MAIN[6][23]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[3]-2"><a href="#virtex5-INT-bit-MAIN[6][21]">MAIN[6][21]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[3]-1"><a href="#virtex5-INT-bit-MAIN[10][23]">MAIN[10][23]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[3]-0"><a href="#virtex5-INT-bit-MAIN[11][22]">MAIN[11][22]</a></td><td>DBL_NN0[3]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NN0[4]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NN0[4]-9"><a href="#virtex5-INT-bit-MAIN[8][43]">MAIN[8][43]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[4]-8"><a href="#virtex5-INT-bit-MAIN[7][43]">MAIN[7][43]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[4]-7"><a href="#virtex5-INT-bit-MAIN[8][44]">MAIN[8][44]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[4]-6"><a href="#virtex5-INT-bit-MAIN[7][44]">MAIN[7][44]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[4]-5"><a href="#virtex5-INT-bit-MAIN[11][43]">MAIN[11][43]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[4]-4"><a href="#virtex5-INT-bit-MAIN[11][44]">MAIN[11][44]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[4]-3"><a href="#virtex5-INT-bit-MAIN[13][43]">MAIN[13][43]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[4]-2"><a href="#virtex5-INT-bit-MAIN[9][45]">MAIN[9][45]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[4]-1"><a href="#virtex5-INT-bit-MAIN[10][43]">MAIN[10][43]</a></td><td id="virtex5-INT-INT-mux-DBL_NN0[4]-0"><a href="#virtex5-INT-bit-MAIN[10][44]">MAIN[10][44]</a></td><td>DBL_NN0[4]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NW0[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NW0[0]-9"><a href="#virtex5-INT-bit-MAIN[8][19]">MAIN[8][19]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[0]-8"><a href="#virtex5-INT-bit-MAIN[7][19]">MAIN[7][19]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[0]-7"><a href="#virtex5-INT-bit-MAIN[8][20]">MAIN[8][20]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[0]-6"><a href="#virtex5-INT-bit-MAIN[7][20]">MAIN[7][20]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[0]-5"><a href="#virtex5-INT-bit-MAIN[11][19]">MAIN[11][19]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[0]-4"><a href="#virtex5-INT-bit-MAIN[11][20]">MAIN[11][20]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[0]-3"><a href="#virtex5-INT-bit-MAIN[13][19]">MAIN[13][19]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[0]-2"><a href="#virtex5-INT-bit-MAIN[9][21]">MAIN[9][21]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[0]-1"><a href="#virtex5-INT-bit-MAIN[10][19]">MAIN[10][19]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[0]-0"><a href="#virtex5-INT-bit-MAIN[10][20]">MAIN[10][20]</a></td><td>DBL_NW0[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NW0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NW0[1]-9"><a href="#virtex5-INT-bit-MAIN[6][41]">MAIN[6][41]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[1]-8"><a href="#virtex5-INT-bit-MAIN[9][41]">MAIN[9][41]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[1]-7"><a href="#virtex5-INT-bit-MAIN[8][41]">MAIN[8][41]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[1]-6"><a href="#virtex5-INT-bit-MAIN[7][41]">MAIN[7][41]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[1]-5"><a href="#virtex5-INT-bit-MAIN[11][41]">MAIN[11][41]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[1]-4"><a href="#virtex5-INT-bit-MAIN[12][41]">MAIN[12][41]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[1]-3"><a href="#virtex5-INT-bit-MAIN[13][41]">MAIN[13][41]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[1]-2"><a href="#virtex5-INT-bit-MAIN[7][40]">MAIN[7][40]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[1]-1"><a href="#virtex5-INT-bit-MAIN[10][40]">MAIN[10][40]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[1]-0"><a href="#virtex5-INT-bit-MAIN[10][41]">MAIN[10][41]</a></td><td>DBL_NW0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NW0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NW0[2]-9"><a href="#virtex5-INT-bit-MAIN[8][62]">MAIN[8][62]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[2]-8"><a href="#virtex5-INT-bit-MAIN[7][62]">MAIN[7][62]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[2]-7"><a href="#virtex5-INT-bit-MAIN[9][62]">MAIN[9][62]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[2]-6"><a href="#virtex5-INT-bit-MAIN[6][62]">MAIN[6][62]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[2]-5"><a href="#virtex5-INT-bit-MAIN[13][62]">MAIN[13][62]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[2]-4"><a href="#virtex5-INT-bit-MAIN[10][62]">MAIN[10][62]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[2]-3"><a href="#virtex5-INT-bit-MAIN[6][63]">MAIN[6][63]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[2]-2"><a href="#virtex5-INT-bit-MAIN[6][61]">MAIN[6][61]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[2]-1"><a href="#virtex5-INT-bit-MAIN[10][63]">MAIN[10][63]</a></td><td id="virtex5-INT-INT-mux-DBL_NW0[2]-0"><a href="#virtex5-INT-bit-MAIN[11][62]">MAIN[11][62]</a></td><td>DBL_NW0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN5_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S12_DBL</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_DBL</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NE0[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NE0[0]-9"><a href="#virtex5-INT-bit-MAIN[8][18]">MAIN[8][18]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[0]-8"><a href="#virtex5-INT-bit-MAIN[9][18]">MAIN[9][18]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[0]-7"><a href="#virtex5-INT-bit-MAIN[9][16]">MAIN[9][16]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[0]-6"><a href="#virtex5-INT-bit-MAIN[8][16]">MAIN[8][16]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[0]-5"><a href="#virtex5-INT-bit-MAIN[12][16]">MAIN[12][16]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[0]-4"><a href="#virtex5-INT-bit-MAIN[12][18]">MAIN[12][18]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[0]-3"><a href="#virtex5-INT-bit-MAIN[6][16]">MAIN[6][16]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[0]-2"><a href="#virtex5-INT-bit-MAIN[7][18]">MAIN[7][18]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[0]-1"><a href="#virtex5-INT-bit-MAIN[11][18]">MAIN[11][18]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[0]-0"><a href="#virtex5-INT-bit-MAIN[11][16]">MAIN[11][16]</a></td><td>DBL_NE0[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NE0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NE0[1]-9"><a href="#virtex5-INT-bit-MAIN[9][39]">MAIN[9][39]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[1]-8"><a href="#virtex5-INT-bit-MAIN[8][39]">MAIN[8][39]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[1]-7"><a href="#virtex5-INT-bit-MAIN[8][37]">MAIN[8][37]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[1]-6"><a href="#virtex5-INT-bit-MAIN[7][37]">MAIN[7][37]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[1]-5"><a href="#virtex5-INT-bit-MAIN[12][38]">MAIN[12][38]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[1]-4"><a href="#virtex5-INT-bit-MAIN[12][39]">MAIN[12][39]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[1]-3"><a href="#virtex5-INT-bit-MAIN[12][37]">MAIN[12][37]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[1]-2"><a href="#virtex5-INT-bit-MAIN[7][39]">MAIN[7][39]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[1]-1"><a href="#virtex5-INT-bit-MAIN[11][37]">MAIN[11][37]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[1]-0"><a href="#virtex5-INT-bit-MAIN[11][39]">MAIN[11][39]</a></td><td>DBL_NE0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_NE0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_NE0[2]-9"><a href="#virtex5-INT-bit-MAIN[9][60]">MAIN[9][60]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[2]-8"><a href="#virtex5-INT-bit-MAIN[6][60]">MAIN[6][60]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[2]-7"><a href="#virtex5-INT-bit-MAIN[9][59]">MAIN[9][59]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[2]-6"><a href="#virtex5-INT-bit-MAIN[6][59]">MAIN[6][59]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[2]-5"><a href="#virtex5-INT-bit-MAIN[13][58]">MAIN[13][58]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[2]-4"><a href="#virtex5-INT-bit-MAIN[13][61]">MAIN[13][61]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[2]-3"><a href="#virtex5-INT-bit-MAIN[13][60]">MAIN[13][60]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[2]-2"><a href="#virtex5-INT-bit-MAIN[6][58]">MAIN[6][58]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[2]-1"><a href="#virtex5-INT-bit-MAIN[10][61]">MAIN[10][61]</a></td><td id="virtex5-INT-INT-mux-DBL_NE0[2]-0"><a href="#virtex5-INT-bit-MAIN[10][58]">MAIN[10][58]</a></td><td>DBL_NE0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S12_DBL</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NN5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SS0_N2</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SS0_N2-9"><a href="#virtex5-INT-bit-MAIN[6][4]">MAIN[6][4]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0_N2-8"><a href="#virtex5-INT-bit-MAIN[9][4]">MAIN[9][4]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0_N2-7"><a href="#virtex5-INT-bit-MAIN[9][3]">MAIN[9][3]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0_N2-6"><a href="#virtex5-INT-bit-MAIN[6][3]">MAIN[6][3]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0_N2-5"><a href="#virtex5-INT-bit-MAIN[13][5]">MAIN[13][5]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0_N2-4"><a href="#virtex5-INT-bit-MAIN[13][2]">MAIN[13][2]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0_N2-3"><a href="#virtex5-INT-bit-MAIN[13][4]">MAIN[13][4]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0_N2-2"><a href="#virtex5-INT-bit-MAIN[6][2]">MAIN[6][2]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0_N2-1"><a href="#virtex5-INT-bit-MAIN[10][5]">MAIN[10][5]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0_N2-0"><a href="#virtex5-INT-bit-MAIN[10][2]">MAIN[10][2]</a></td><td>DBL_SS0_N2</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_DBL</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_DBL</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SS0[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SS0[0]-9"><a href="#virtex5-INT-bit-MAIN[9][26]">MAIN[9][26]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[0]-8"><a href="#virtex5-INT-bit-MAIN[8][26]">MAIN[8][26]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[0]-7"><a href="#virtex5-INT-bit-MAIN[9][24]">MAIN[9][24]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[0]-6"><a href="#virtex5-INT-bit-MAIN[8][24]">MAIN[8][24]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[0]-5"><a href="#virtex5-INT-bit-MAIN[12][26]">MAIN[12][26]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[0]-4"><a href="#virtex5-INT-bit-MAIN[12][24]">MAIN[12][24]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[0]-3"><a href="#virtex5-INT-bit-MAIN[6][24]">MAIN[6][24]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[0]-2"><a href="#virtex5-INT-bit-MAIN[7][26]">MAIN[7][26]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[0]-1"><a href="#virtex5-INT-bit-MAIN[11][26]">MAIN[11][26]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[0]-0"><a href="#virtex5-INT-bit-MAIN[11][24]">MAIN[11][24]</a></td><td>DBL_SS0[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SS0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SS0[1]-9"><a href="#virtex5-INT-bit-MAIN[8][47]">MAIN[8][47]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[1]-8"><a href="#virtex5-INT-bit-MAIN[9][47]">MAIN[9][47]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[1]-7"><a href="#virtex5-INT-bit-MAIN[8][45]">MAIN[8][45]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[1]-6"><a href="#virtex5-INT-bit-MAIN[7][45]">MAIN[7][45]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[1]-5"><a href="#virtex5-INT-bit-MAIN[12][46]">MAIN[12][46]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[1]-4"><a href="#virtex5-INT-bit-MAIN[12][47]">MAIN[12][47]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[1]-3"><a href="#virtex5-INT-bit-MAIN[12][45]">MAIN[12][45]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[1]-2"><a href="#virtex5-INT-bit-MAIN[7][47]">MAIN[7][47]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[1]-1"><a href="#virtex5-INT-bit-MAIN[11][45]">MAIN[11][45]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[1]-0"><a href="#virtex5-INT-bit-MAIN[11][47]">MAIN[11][47]</a></td><td>DBL_SS0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW3[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WW5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SS0[3]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SS0[3]-9"><a href="#virtex5-INT-bit-MAIN[7][11]">MAIN[7][11]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[3]-8"><a href="#virtex5-INT-bit-MAIN[8][11]">MAIN[8][11]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[3]-7"><a href="#virtex5-INT-bit-MAIN[8][12]">MAIN[8][12]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[3]-6"><a href="#virtex5-INT-bit-MAIN[7][12]">MAIN[7][12]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[3]-5"><a href="#virtex5-INT-bit-MAIN[11][11]">MAIN[11][11]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[3]-4"><a href="#virtex5-INT-bit-MAIN[11][12]">MAIN[11][12]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[3]-3"><a href="#virtex5-INT-bit-MAIN[13][11]">MAIN[13][11]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[3]-2"><a href="#virtex5-INT-bit-MAIN[9][13]">MAIN[9][13]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[3]-1"><a href="#virtex5-INT-bit-MAIN[10][11]">MAIN[10][11]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[3]-0"><a href="#virtex5-INT-bit-MAIN[10][12]">MAIN[10][12]</a></td><td>DBL_SS0[3]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_ES5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW3[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SS0[4]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SS0[4]-9"><a href="#virtex5-INT-bit-MAIN[9][33]">MAIN[9][33]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[4]-8"><a href="#virtex5-INT-bit-MAIN[6][33]">MAIN[6][33]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[4]-7"><a href="#virtex5-INT-bit-MAIN[8][33]">MAIN[8][33]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[4]-6"><a href="#virtex5-INT-bit-MAIN[7][33]">MAIN[7][33]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[4]-5"><a href="#virtex5-INT-bit-MAIN[11][33]">MAIN[11][33]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[4]-4"><a href="#virtex5-INT-bit-MAIN[12][33]">MAIN[12][33]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[4]-3"><a href="#virtex5-INT-bit-MAIN[13][33]">MAIN[13][33]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[4]-2"><a href="#virtex5-INT-bit-MAIN[7][32]">MAIN[7][32]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[4]-1"><a href="#virtex5-INT-bit-MAIN[10][32]">MAIN[10][32]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[4]-0"><a href="#virtex5-INT-bit-MAIN[10][33]">MAIN[10][33]</a></td><td>DBL_SS0[4]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_ES5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW3[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SS0[5]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SS0[5]-9"><a href="#virtex5-INT-bit-MAIN[7][54]">MAIN[7][54]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[5]-8"><a href="#virtex5-INT-bit-MAIN[8][54]">MAIN[8][54]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[5]-7"><a href="#virtex5-INT-bit-MAIN[9][54]">MAIN[9][54]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[5]-6"><a href="#virtex5-INT-bit-MAIN[6][54]">MAIN[6][54]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[5]-5"><a href="#virtex5-INT-bit-MAIN[13][54]">MAIN[13][54]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[5]-4"><a href="#virtex5-INT-bit-MAIN[10][54]">MAIN[10][54]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[5]-3"><a href="#virtex5-INT-bit-MAIN[6][55]">MAIN[6][55]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[5]-2"><a href="#virtex5-INT-bit-MAIN[6][53]">MAIN[6][53]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[5]-1"><a href="#virtex5-INT-bit-MAIN[10][55]">MAIN[10][55]</a></td><td id="virtex5-INT-INT-mux-DBL_SS0[5]-0"><a href="#virtex5-INT-bit-MAIN[11][54]">MAIN[11][54]</a></td><td>DBL_SS0[5]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE3[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EE5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_ES5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S12_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_DBL</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW3[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SW0[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SW0[0]-9"><a href="#virtex5-INT-bit-MAIN[9][7]">MAIN[9][7]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[0]-8"><a href="#virtex5-INT-bit-MAIN[8][7]">MAIN[8][7]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[0]-7"><a href="#virtex5-INT-bit-MAIN[7][5]">MAIN[7][5]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[0]-6"><a href="#virtex5-INT-bit-MAIN[8][5]">MAIN[8][5]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[0]-5"><a href="#virtex5-INT-bit-MAIN[12][6]">MAIN[12][6]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[0]-4"><a href="#virtex5-INT-bit-MAIN[12][7]">MAIN[12][7]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[0]-3"><a href="#virtex5-INT-bit-MAIN[12][5]">MAIN[12][5]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[0]-2"><a href="#virtex5-INT-bit-MAIN[7][7]">MAIN[7][7]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[0]-1"><a href="#virtex5-INT-bit-MAIN[11][5]">MAIN[11][5]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[0]-0"><a href="#virtex5-INT-bit-MAIN[11][7]">MAIN[11][7]</a></td><td>DBL_SW0[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_DBL</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SW0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SW0[1]-9"><a href="#virtex5-INT-bit-MAIN[9][28]">MAIN[9][28]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[1]-8"><a href="#virtex5-INT-bit-MAIN[6][28]">MAIN[6][28]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[1]-7"><a href="#virtex5-INT-bit-MAIN[6][27]">MAIN[6][27]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[1]-6"><a href="#virtex5-INT-bit-MAIN[9][27]">MAIN[9][27]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[1]-5"><a href="#virtex5-INT-bit-MAIN[13][26]">MAIN[13][26]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[1]-4"><a href="#virtex5-INT-bit-MAIN[13][29]">MAIN[13][29]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[1]-3"><a href="#virtex5-INT-bit-MAIN[13][28]">MAIN[13][28]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[1]-2"><a href="#virtex5-INT-bit-MAIN[6][26]">MAIN[6][26]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[1]-1"><a href="#virtex5-INT-bit-MAIN[10][29]">MAIN[10][29]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[1]-0"><a href="#virtex5-INT-bit-MAIN[10][26]">MAIN[10][26]</a></td><td>DBL_SW0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SW0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SW0[2]-9"><a href="#virtex5-INT-bit-MAIN[8][50]">MAIN[8][50]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[2]-8"><a href="#virtex5-INT-bit-MAIN[9][50]">MAIN[9][50]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[2]-7"><a href="#virtex5-INT-bit-MAIN[8][48]">MAIN[8][48]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[2]-6"><a href="#virtex5-INT-bit-MAIN[9][48]">MAIN[9][48]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[2]-5"><a href="#virtex5-INT-bit-MAIN[12][48]">MAIN[12][48]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[2]-4"><a href="#virtex5-INT-bit-MAIN[12][50]">MAIN[12][50]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[2]-3"><a href="#virtex5-INT-bit-MAIN[6][48]">MAIN[6][48]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[2]-2"><a href="#virtex5-INT-bit-MAIN[7][50]">MAIN[7][50]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[2]-1"><a href="#virtex5-INT-bit-MAIN[11][50]">MAIN[11][50]</a></td><td id="virtex5-INT-INT-mux-DBL_SW0[2]-0"><a href="#virtex5-INT-bit-MAIN[11][48]">MAIN[11][48]</a></td><td>DBL_SW0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WN3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SE0[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SE0[0]-9"><a href="#virtex5-INT-bit-MAIN[6][9]">MAIN[6][9]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[0]-8"><a href="#virtex5-INT-bit-MAIN[9][9]">MAIN[9][9]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[0]-7"><a href="#virtex5-INT-bit-MAIN[7][9]">MAIN[7][9]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[0]-6"><a href="#virtex5-INT-bit-MAIN[8][9]">MAIN[8][9]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[0]-5"><a href="#virtex5-INT-bit-MAIN[11][9]">MAIN[11][9]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[0]-4"><a href="#virtex5-INT-bit-MAIN[12][9]">MAIN[12][9]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[0]-3"><a href="#virtex5-INT-bit-MAIN[7][8]">MAIN[7][8]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[0]-2"><a href="#virtex5-INT-bit-MAIN[13][9]">MAIN[13][9]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[0]-1"><a href="#virtex5-INT-bit-MAIN[10][9]">MAIN[10][9]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[0]-0"><a href="#virtex5-INT-bit-MAIN[10][8]">MAIN[10][8]</a></td><td>DBL_SE0[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_DBL</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_DBL</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SE0[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SE0[1]-9"><a href="#virtex5-INT-bit-MAIN[8][30]">MAIN[8][30]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[1]-8"><a href="#virtex5-INT-bit-MAIN[7][30]">MAIN[7][30]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[1]-7"><a href="#virtex5-INT-bit-MAIN[6][30]">MAIN[6][30]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[1]-6"><a href="#virtex5-INT-bit-MAIN[9][30]">MAIN[9][30]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[1]-5"><a href="#virtex5-INT-bit-MAIN[13][30]">MAIN[13][30]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[1]-4"><a href="#virtex5-INT-bit-MAIN[10][30]">MAIN[10][30]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[1]-3"><a href="#virtex5-INT-bit-MAIN[6][29]">MAIN[6][29]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[1]-2"><a href="#virtex5-INT-bit-MAIN[6][31]">MAIN[6][31]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[1]-1"><a href="#virtex5-INT-bit-MAIN[11][30]">MAIN[11][30]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[1]-0"><a href="#virtex5-INT-bit-MAIN[10][31]">MAIN[10][31]</a></td><td>DBL_SE0[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes DBL_SE0[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-DBL_SE0[2]-9"><a href="#virtex5-INT-bit-MAIN[8][51]">MAIN[8][51]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[2]-8"><a href="#virtex5-INT-bit-MAIN[7][51]">MAIN[7][51]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[2]-7"><a href="#virtex5-INT-bit-MAIN[7][52]">MAIN[7][52]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[2]-6"><a href="#virtex5-INT-bit-MAIN[8][52]">MAIN[8][52]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[2]-5"><a href="#virtex5-INT-bit-MAIN[11][51]">MAIN[11][51]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[2]-4"><a href="#virtex5-INT-bit-MAIN[11][52]">MAIN[11][52]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[2]-3"><a href="#virtex5-INT-bit-MAIN[9][53]">MAIN[9][53]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[2]-2"><a href="#virtex5-INT-bit-MAIN[13][51]">MAIN[13][51]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[2]-1"><a href="#virtex5-INT-bit-MAIN[10][52]">MAIN[10][52]</a></td><td id="virtex5-INT-INT-mux-DBL_SE0[2]-0"><a href="#virtex5-INT-bit-MAIN[10][51]">MAIN[10][51]</a></td><td>DBL_SE0[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_ES2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_EN3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SS5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SS5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WW0_S0</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WW0_S0-7"><a href="#virtex5-INT-bit-MAIN[5][61]">MAIN[5][61]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0_S0-6"><a href="#virtex5-INT-bit-MAIN[1][61]">MAIN[1][61]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0_S0-5"><a href="#virtex5-INT-bit-MAIN[4][63]">MAIN[4][63]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0_S0-4"><a href="#virtex5-INT-bit-MAIN[5][63]">MAIN[5][63]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0_S0-3"><a href="#virtex5-INT-bit-MAIN[2][63]">MAIN[2][63]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0_S0-2"><a href="#virtex5-INT-bit-MAIN[3][62]">MAIN[3][62]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0_S0-1"><a href="#virtex5-INT-bit-MAIN[0][63]">MAIN[0][63]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0_S0-0"><a href="#virtex5-INT-bit-MAIN[1][63]">MAIN[1][63]</a></td><td>PENT_WW0_S0</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS3_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN5_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT_S12_PENT</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WW0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WW0[1]-7"><a href="#virtex5-INT-bit-MAIN[4][19]">MAIN[4][19]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[1]-6"><a href="#virtex5-INT-bit-MAIN[0][19]">MAIN[0][19]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[1]-5"><a href="#virtex5-INT-bit-MAIN[4][20]">MAIN[4][20]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[1]-4"><a href="#virtex5-INT-bit-MAIN[4][21]">MAIN[4][21]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[1]-3"><a href="#virtex5-INT-bit-MAIN[3][21]">MAIN[3][21]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[1]-2"><a href="#virtex5-INT-bit-MAIN[3][18]">MAIN[3][18]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[1]-1"><a href="#virtex5-INT-bit-MAIN[0][18]">MAIN[0][18]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[1]-0"><a href="#virtex5-INT-bit-MAIN[1][20]">MAIN[1][20]</a></td><td>PENT_WW0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WW0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WW0[2]-7"><a href="#virtex5-INT-bit-MAIN[4][40]">MAIN[4][40]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[2]-6"><a href="#virtex5-INT-bit-MAIN[5][40]">MAIN[5][40]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[2]-5"><a href="#virtex5-INT-bit-MAIN[5][42]">MAIN[5][42]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[2]-4"><a href="#virtex5-INT-bit-MAIN[4][42]">MAIN[4][42]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[2]-3"><a href="#virtex5-INT-bit-MAIN[2][40]">MAIN[2][40]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[2]-2"><a href="#virtex5-INT-bit-MAIN[3][41]">MAIN[3][41]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[2]-1"><a href="#virtex5-INT-bit-MAIN[1][42]">MAIN[1][42]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[2]-0"><a href="#virtex5-INT-bit-MAIN[1][40]">MAIN[1][40]</a></td><td>PENT_WW0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WW0[3]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WW0[3]-7"><a href="#virtex5-INT-bit-MAIN[4][6]">MAIN[4][6]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[3]-6"><a href="#virtex5-INT-bit-MAIN[0][6]">MAIN[0][6]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[3]-5"><a href="#virtex5-INT-bit-MAIN[1][6]">MAIN[1][6]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[3]-4"><a href="#virtex5-INT-bit-MAIN[5][6]">MAIN[5][6]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[3]-3"><a href="#virtex5-INT-bit-MAIN[3][7]">MAIN[3][7]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[3]-2"><a href="#virtex5-INT-bit-MAIN[2][5]">MAIN[2][5]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[3]-1"><a href="#virtex5-INT-bit-MAIN[2][6]">MAIN[2][6]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[3]-0"><a href="#virtex5-INT-bit-MAIN[0][5]">MAIN[0][5]</a></td><td>PENT_WW0[3]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[18]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_PENT</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_PENT</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WW0[4]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WW0[4]-7"><a href="#virtex5-INT-bit-MAIN[5][28]">MAIN[5][28]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[4]-6"><a href="#virtex5-INT-bit-MAIN[2][28]">MAIN[2][28]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[4]-5"><a href="#virtex5-INT-bit-MAIN[1][27]">MAIN[1][27]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[4]-4"><a href="#virtex5-INT-bit-MAIN[5][27]">MAIN[5][27]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[4]-3"><a href="#virtex5-INT-bit-MAIN[3][27]">MAIN[3][27]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[4]-2"><a href="#virtex5-INT-bit-MAIN[3][28]">MAIN[3][28]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[4]-1"><a href="#virtex5-INT-bit-MAIN[2][27]">MAIN[2][27]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[4]-0"><a href="#virtex5-INT-bit-MAIN[0][28]">MAIN[0][28]</a></td><td>PENT_WW0[4]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[12]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WW0[5]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WW0[5]-7"><a href="#virtex5-INT-bit-MAIN[1][49]">MAIN[1][49]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[5]-6"><a href="#virtex5-INT-bit-MAIN[5][49]">MAIN[5][49]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[5]-5"><a href="#virtex5-INT-bit-MAIN[4][49]">MAIN[4][49]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[5]-4"><a href="#virtex5-INT-bit-MAIN[0][49]">MAIN[0][49]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[5]-3"><a href="#virtex5-INT-bit-MAIN[3][48]">MAIN[3][48]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[5]-2"><a href="#virtex5-INT-bit-MAIN[2][50]">MAIN[2][50]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[5]-1"><a href="#virtex5-INT-bit-MAIN[2][49]">MAIN[2][49]</a></td><td id="virtex5-INT-INT-mux-PENT_WW0[5]-0"><a href="#virtex5-INT-bit-MAIN[0][48]">MAIN[0][48]</a></td><td>PENT_WW0[5]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WS0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WS0[0]-7"><a href="#virtex5-INT-bit-MAIN[3][3]">MAIN[3][3]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[0]-6"><a href="#virtex5-INT-bit-MAIN[3][4]">MAIN[3][4]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[0]-5"><a href="#virtex5-INT-bit-MAIN[2][3]">MAIN[2][3]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[0]-4"><a href="#virtex5-INT-bit-MAIN[0][4]">MAIN[0][4]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[0]-3"><a href="#virtex5-INT-bit-MAIN[2][4]">MAIN[2][4]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[0]-2"><a href="#virtex5-INT-bit-MAIN[5][4]">MAIN[5][4]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[0]-1"><a href="#virtex5-INT-bit-MAIN[5][3]">MAIN[5][3]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[0]-0"><a href="#virtex5-INT-bit-MAIN[1][3]">MAIN[1][3]</a></td><td>PENT_WS0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[18]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT_N17_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT_N15_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WS0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WS0[1]-7"><a href="#virtex5-INT-bit-MAIN[3][24]">MAIN[3][24]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[1]-6"><a href="#virtex5-INT-bit-MAIN[2][26]">MAIN[2][26]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[1]-5"><a href="#virtex5-INT-bit-MAIN[2][25]">MAIN[2][25]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[1]-4"><a href="#virtex5-INT-bit-MAIN[0][24]">MAIN[0][24]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[1]-3"><a href="#virtex5-INT-bit-MAIN[5][25]">MAIN[5][25]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[1]-2"><a href="#virtex5-INT-bit-MAIN[1][25]">MAIN[1][25]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[1]-1"><a href="#virtex5-INT-bit-MAIN[0][25]">MAIN[0][25]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[1]-0"><a href="#virtex5-INT-bit-MAIN[4][25]">MAIN[4][25]</a></td><td>PENT_WS0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[16]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WS0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WS0[2]-7"><a href="#virtex5-INT-bit-MAIN[3][47]">MAIN[3][47]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[2]-6"><a href="#virtex5-INT-bit-MAIN[2][45]">MAIN[2][45]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[2]-5"><a href="#virtex5-INT-bit-MAIN[2][46]">MAIN[2][46]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[2]-4"><a href="#virtex5-INT-bit-MAIN[0][45]">MAIN[0][45]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[2]-3"><a href="#virtex5-INT-bit-MAIN[0][46]">MAIN[0][46]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[2]-2"><a href="#virtex5-INT-bit-MAIN[4][46]">MAIN[4][46]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[2]-1"><a href="#virtex5-INT-bit-MAIN[5][46]">MAIN[5][46]</a></td><td id="virtex5-INT-INT-mux-PENT_WS0[2]-0"><a href="#virtex5-INT-bit-MAIN[1][46]">MAIN[1][46]</a></td><td>PENT_WS0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WN0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WN0[0]-7"><a href="#virtex5-INT-bit-MAIN[2][0]">MAIN[2][0]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[0]-6"><a href="#virtex5-INT-bit-MAIN[3][1]">MAIN[3][1]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[0]-5"><a href="#virtex5-INT-bit-MAIN[1][0]">MAIN[1][0]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[0]-4"><a href="#virtex5-INT-bit-MAIN[1][2]">MAIN[1][2]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[0]-3"><a href="#virtex5-INT-bit-MAIN[4][0]">MAIN[4][0]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[0]-2"><a href="#virtex5-INT-bit-MAIN[5][0]">MAIN[5][0]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[0]-1"><a href="#virtex5-INT-bit-MAIN[5][2]">MAIN[5][2]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[0]-0"><a href="#virtex5-INT-bit-MAIN[4][2]">MAIN[4][2]</a></td><td>PENT_WN0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NE3_N2</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[18]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT_N15_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT_N17_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WN0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WN0[1]-7"><a href="#virtex5-INT-bit-MAIN[2][23]">MAIN[2][23]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[1]-6"><a href="#virtex5-INT-bit-MAIN[3][22]">MAIN[3][22]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[1]-5"><a href="#virtex5-INT-bit-MAIN[1][23]">MAIN[1][23]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[1]-4"><a href="#virtex5-INT-bit-MAIN[0][23]">MAIN[0][23]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[1]-3"><a href="#virtex5-INT-bit-MAIN[5][21]">MAIN[5][21]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[1]-2"><a href="#virtex5-INT-bit-MAIN[1][21]">MAIN[1][21]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[1]-1"><a href="#virtex5-INT-bit-MAIN[4][23]">MAIN[4][23]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[1]-0"><a href="#virtex5-INT-bit-MAIN[5][23]">MAIN[5][23]</a></td><td>PENT_WN0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_WN0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_WN0[2]-7"><a href="#virtex5-INT-bit-MAIN[3][45]">MAIN[3][45]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[2]-6"><a href="#virtex5-INT-bit-MAIN[3][42]">MAIN[3][42]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[2]-5"><a href="#virtex5-INT-bit-MAIN[1][44]">MAIN[1][44]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[2]-4"><a href="#virtex5-INT-bit-MAIN[0][42]">MAIN[0][42]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[2]-3"><a href="#virtex5-INT-bit-MAIN[4][43]">MAIN[4][43]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[2]-2"><a href="#virtex5-INT-bit-MAIN[0][43]">MAIN[0][43]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[2]-1"><a href="#virtex5-INT-bit-MAIN[4][44]">MAIN[4][44]</a></td><td id="virtex5-INT-INT-mux-PENT_WN0[2]-0"><a href="#virtex5-INT-bit-MAIN[4][45]">MAIN[4][45]</a></td><td>PENT_WN0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_EE0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_EE0[0]-7"><a href="#virtex5-INT-bit-MAIN[4][8]">MAIN[4][8]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[0]-6"><a href="#virtex5-INT-bit-MAIN[5][8]">MAIN[5][8]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[0]-5"><a href="#virtex5-INT-bit-MAIN[4][10]">MAIN[4][10]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[0]-4"><a href="#virtex5-INT-bit-MAIN[5][10]">MAIN[5][10]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[0]-3"><a href="#virtex5-INT-bit-MAIN[2][8]">MAIN[2][8]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[0]-2"><a href="#virtex5-INT-bit-MAIN[3][9]">MAIN[3][9]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[0]-1"><a href="#virtex5-INT-bit-MAIN[1][10]">MAIN[1][10]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[0]-0"><a href="#virtex5-INT-bit-MAIN[1][8]">MAIN[1][8]</a></td><td>PENT_EE0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_PENT</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[18]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_EE0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_EE0[1]-7"><a href="#virtex5-INT-bit-MAIN[5][29]">MAIN[5][29]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[1]-6"><a href="#virtex5-INT-bit-MAIN[1][29]">MAIN[1][29]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[1]-5"><a href="#virtex5-INT-bit-MAIN[5][31]">MAIN[5][31]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[1]-4"><a href="#virtex5-INT-bit-MAIN[4][31]">MAIN[4][31]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[1]-3"><a href="#virtex5-INT-bit-MAIN[2][31]">MAIN[2][31]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[1]-2"><a href="#virtex5-INT-bit-MAIN[3][30]">MAIN[3][30]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[1]-1"><a href="#virtex5-INT-bit-MAIN[0][31]">MAIN[0][31]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[1]-0"><a href="#virtex5-INT-bit-MAIN[1][31]">MAIN[1][31]</a></td><td>PENT_EE0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_EE0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_EE0[2]-7"><a href="#virtex5-INT-bit-MAIN[4][51]">MAIN[4][51]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[2]-6"><a href="#virtex5-INT-bit-MAIN[0][51]">MAIN[0][51]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[2]-5"><a href="#virtex5-INT-bit-MAIN[4][53]">MAIN[4][53]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[2]-4"><a href="#virtex5-INT-bit-MAIN[4][52]">MAIN[4][52]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[2]-3"><a href="#virtex5-INT-bit-MAIN[3][53]">MAIN[3][53]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[2]-2"><a href="#virtex5-INT-bit-MAIN[3][50]">MAIN[3][50]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[2]-1"><a href="#virtex5-INT-bit-MAIN[0][50]">MAIN[0][50]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[2]-0"><a href="#virtex5-INT-bit-MAIN[1][52]">MAIN[1][52]</a></td><td>PENT_EE0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_EE0[3]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_EE0[3]-7"><a href="#virtex5-INT-bit-MAIN[1][17]">MAIN[1][17]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[3]-6"><a href="#virtex5-INT-bit-MAIN[5][17]">MAIN[5][17]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[3]-5"><a href="#virtex5-INT-bit-MAIN[0][17]">MAIN[0][17]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[3]-4"><a href="#virtex5-INT-bit-MAIN[4][17]">MAIN[4][17]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[3]-3"><a href="#virtex5-INT-bit-MAIN[3][16]">MAIN[3][16]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[3]-2"><a href="#virtex5-INT-bit-MAIN[2][18]">MAIN[2][18]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[3]-1"><a href="#virtex5-INT-bit-MAIN[2][17]">MAIN[2][17]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[3]-0"><a href="#virtex5-INT-bit-MAIN[0][16]">MAIN[0][16]</a></td><td>PENT_EE0[3]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[12]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[18]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_EE0[4]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_EE0[4]-7"><a href="#virtex5-INT-bit-MAIN[4][38]">MAIN[4][38]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[4]-6"><a href="#virtex5-INT-bit-MAIN[0][38]">MAIN[0][38]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[4]-5"><a href="#virtex5-INT-bit-MAIN[5][38]">MAIN[5][38]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[4]-4"><a href="#virtex5-INT-bit-MAIN[1][38]">MAIN[1][38]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[4]-3"><a href="#virtex5-INT-bit-MAIN[3][39]">MAIN[3][39]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[4]-2"><a href="#virtex5-INT-bit-MAIN[2][37]">MAIN[2][37]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[4]-1"><a href="#virtex5-INT-bit-MAIN[2][38]">MAIN[2][38]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[4]-0"><a href="#virtex5-INT-bit-MAIN[0][37]">MAIN[0][37]</a></td><td>PENT_EE0[4]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_EE0[5]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_EE0[5]-7"><a href="#virtex5-INT-bit-MAIN[5][60]">MAIN[5][60]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[5]-6"><a href="#virtex5-INT-bit-MAIN[2][60]">MAIN[2][60]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[5]-5"><a href="#virtex5-INT-bit-MAIN[5][59]">MAIN[5][59]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[5]-4"><a href="#virtex5-INT-bit-MAIN[1][59]">MAIN[1][59]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[5]-3"><a href="#virtex5-INT-bit-MAIN[3][59]">MAIN[3][59]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[5]-2"><a href="#virtex5-INT-bit-MAIN[3][60]">MAIN[3][60]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[5]-1"><a href="#virtex5-INT-bit-MAIN[2][59]">MAIN[2][59]</a></td><td id="virtex5-INT-INT-mux-PENT_EE0[5]-0"><a href="#virtex5-INT-bit-MAIN[0][60]">MAIN[0][60]</a></td><td>PENT_EE0[5]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_PENT</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT_S12_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_ES0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_ES0[0]-7"><a href="#virtex5-INT-bit-MAIN[3][13]">MAIN[3][13]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[0]-6"><a href="#virtex5-INT-bit-MAIN[3][10]">MAIN[3][10]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[0]-5"><a href="#virtex5-INT-bit-MAIN[1][12]">MAIN[1][12]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[0]-4"><a href="#virtex5-INT-bit-MAIN[0][10]">MAIN[0][10]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[0]-3"><a href="#virtex5-INT-bit-MAIN[0][11]">MAIN[0][11]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[0]-2"><a href="#virtex5-INT-bit-MAIN[4][11]">MAIN[4][11]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[0]-1"><a href="#virtex5-INT-bit-MAIN[4][12]">MAIN[4][12]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[0]-0"><a href="#virtex5-INT-bit-MAIN[4][13]">MAIN[4][13]</a></td><td>PENT_ES0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[12]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[18]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_ES0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_ES0[1]-7"><a href="#virtex5-INT-bit-MAIN[2][32]">MAIN[2][32]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[1]-6"><a href="#virtex5-INT-bit-MAIN[3][33]">MAIN[3][33]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[1]-5"><a href="#virtex5-INT-bit-MAIN[1][32]">MAIN[1][32]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[1]-4"><a href="#virtex5-INT-bit-MAIN[1][34]">MAIN[1][34]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[1]-3"><a href="#virtex5-INT-bit-MAIN[5][32]">MAIN[5][32]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[1]-2"><a href="#virtex5-INT-bit-MAIN[4][32]">MAIN[4][32]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[1]-1"><a href="#virtex5-INT-bit-MAIN[5][34]">MAIN[5][34]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[1]-0"><a href="#virtex5-INT-bit-MAIN[4][34]">MAIN[4][34]</a></td><td>PENT_ES0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LH[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_ES0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_ES0[2]-7"><a href="#virtex5-INT-bit-MAIN[2][55]">MAIN[2][55]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[2]-6"><a href="#virtex5-INT-bit-MAIN[3][54]">MAIN[3][54]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[2]-5"><a href="#virtex5-INT-bit-MAIN[1][55]">MAIN[1][55]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[2]-4"><a href="#virtex5-INT-bit-MAIN[0][55]">MAIN[0][55]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[2]-3"><a href="#virtex5-INT-bit-MAIN[1][53]">MAIN[1][53]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[2]-2"><a href="#virtex5-INT-bit-MAIN[5][53]">MAIN[5][53]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[2]-1"><a href="#virtex5-INT-bit-MAIN[4][55]">MAIN[4][55]</a></td><td id="virtex5-INT-INT-mux-PENT_ES0[2]-0"><a href="#virtex5-INT-bit-MAIN[5][55]">MAIN[5][55]</a></td><td>PENT_ES0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT_S12_PENT</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LH[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_PENT</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_EN0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_EN0[0]-7"><a href="#virtex5-INT-bit-MAIN[3][15]">MAIN[3][15]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[0]-6"><a href="#virtex5-INT-bit-MAIN[2][13]">MAIN[2][13]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[0]-5"><a href="#virtex5-INT-bit-MAIN[2][14]">MAIN[2][14]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[0]-4"><a href="#virtex5-INT-bit-MAIN[0][13]">MAIN[0][13]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[0]-3"><a href="#virtex5-INT-bit-MAIN[4][14]">MAIN[4][14]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[0]-2"><a href="#virtex5-INT-bit-MAIN[0][14]">MAIN[0][14]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[0]-1"><a href="#virtex5-INT-bit-MAIN[5][14]">MAIN[5][14]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[0]-0"><a href="#virtex5-INT-bit-MAIN[1][14]">MAIN[1][14]</a></td><td>PENT_EN0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_EN0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_EN0[1]-7"><a href="#virtex5-INT-bit-MAIN[3][35]">MAIN[3][35]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[1]-6"><a href="#virtex5-INT-bit-MAIN[3][36]">MAIN[3][36]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[1]-5"><a href="#virtex5-INT-bit-MAIN[2][35]">MAIN[2][35]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[1]-4"><a href="#virtex5-INT-bit-MAIN[0][36]">MAIN[0][36]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[1]-3"><a href="#virtex5-INT-bit-MAIN[5][36]">MAIN[5][36]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[1]-2"><a href="#virtex5-INT-bit-MAIN[2][36]">MAIN[2][36]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[1]-1"><a href="#virtex5-INT-bit-MAIN[5][35]">MAIN[5][35]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[1]-0"><a href="#virtex5-INT-bit-MAIN[1][35]">MAIN[1][35]</a></td><td>PENT_EN0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[19]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_EN0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_EN0[2]-7"><a href="#virtex5-INT-bit-MAIN[3][56]">MAIN[3][56]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[2]-6"><a href="#virtex5-INT-bit-MAIN[2][58]">MAIN[2][58]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[2]-5"><a href="#virtex5-INT-bit-MAIN[2][57]">MAIN[2][57]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[2]-4"><a href="#virtex5-INT-bit-MAIN[0][56]">MAIN[0][56]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[2]-3"><a href="#virtex5-INT-bit-MAIN[1][57]">MAIN[1][57]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[2]-2"><a href="#virtex5-INT-bit-MAIN[5][57]">MAIN[5][57]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[2]-1"><a href="#virtex5-INT-bit-MAIN[0][57]">MAIN[0][57]</a></td><td id="virtex5-INT-INT-mux-PENT_EN0[2]-0"><a href="#virtex5-INT-bit-MAIN[4][57]">MAIN[4][57]</a></td><td>PENT_EN0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_S12_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT_S18_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SS0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SS0[0]-7"><a href="#virtex5-INT-bit-MAIN[3][5]">MAIN[3][5]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[0]-6"><a href="#virtex5-INT-bit-MAIN[3][2]">MAIN[3][2]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[0]-5"><a href="#virtex5-INT-bit-MAIN[1][4]">MAIN[1][4]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[0]-4"><a href="#virtex5-INT-bit-MAIN[0][2]">MAIN[0][2]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[0]-3"><a href="#virtex5-INT-bit-MAIN[4][5]">MAIN[4][5]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[0]-2"><a href="#virtex5-INT-bit-MAIN[4][4]">MAIN[4][4]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[0]-1"><a href="#virtex5-INT-bit-MAIN[4][3]">MAIN[4][3]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[0]-0"><a href="#virtex5-INT-bit-MAIN[0][3]">MAIN[0][3]</a></td><td>PENT_SS0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[18]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT_N17_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT_N15_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SS0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SS0[1]-7"><a href="#virtex5-INT-bit-MAIN[2][24]">MAIN[2][24]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[1]-6"><a href="#virtex5-INT-bit-MAIN[3][25]">MAIN[3][25]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[1]-5"><a href="#virtex5-INT-bit-MAIN[1][24]">MAIN[1][24]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[1]-4"><a href="#virtex5-INT-bit-MAIN[1][26]">MAIN[1][26]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[1]-3"><a href="#virtex5-INT-bit-MAIN[4][26]">MAIN[4][26]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[1]-2"><a href="#virtex5-INT-bit-MAIN[5][26]">MAIN[5][26]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[1]-1"><a href="#virtex5-INT-bit-MAIN[4][24]">MAIN[4][24]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[1]-0"><a href="#virtex5-INT-bit-MAIN[5][24]">MAIN[5][24]</a></td><td>PENT_SS0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[16]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SS0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SS0[2]-7"><a href="#virtex5-INT-bit-MAIN[2][47]">MAIN[2][47]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[2]-6"><a href="#virtex5-INT-bit-MAIN[3][46]">MAIN[3][46]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[2]-5"><a href="#virtex5-INT-bit-MAIN[1][47]">MAIN[1][47]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[2]-4"><a href="#virtex5-INT-bit-MAIN[0][47]">MAIN[0][47]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[2]-3"><a href="#virtex5-INT-bit-MAIN[5][47]">MAIN[5][47]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[2]-2"><a href="#virtex5-INT-bit-MAIN[4][47]">MAIN[4][47]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[2]-1"><a href="#virtex5-INT-bit-MAIN[5][45]">MAIN[5][45]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[2]-0"><a href="#virtex5-INT-bit-MAIN[1][45]">MAIN[1][45]</a></td><td>PENT_SS0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SE3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SS0[3]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SS0[3]-7"><a href="#virtex5-INT-bit-MAIN[3][11]">MAIN[3][11]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[3]-6"><a href="#virtex5-INT-bit-MAIN[3][12]">MAIN[3][12]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[3]-5"><a href="#virtex5-INT-bit-MAIN[2][11]">MAIN[2][11]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[3]-4"><a href="#virtex5-INT-bit-MAIN[0][12]">MAIN[0][12]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[3]-3"><a href="#virtex5-INT-bit-MAIN[1][11]">MAIN[1][11]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[3]-2"><a href="#virtex5-INT-bit-MAIN[5][11]">MAIN[5][11]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[3]-1"><a href="#virtex5-INT-bit-MAIN[5][12]">MAIN[5][12]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[3]-0"><a href="#virtex5-INT-bit-MAIN[2][12]">MAIN[2][12]</a></td><td>PENT_SS0[3]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[12]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[18]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SS0[4]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SS0[4]-7"><a href="#virtex5-INT-bit-MAIN[3][32]">MAIN[3][32]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[4]-6"><a href="#virtex5-INT-bit-MAIN[2][34]">MAIN[2][34]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[4]-5"><a href="#virtex5-INT-bit-MAIN[2][33]">MAIN[2][33]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[4]-4"><a href="#virtex5-INT-bit-MAIN[0][32]">MAIN[0][32]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[4]-3"><a href="#virtex5-INT-bit-MAIN[4][33]">MAIN[4][33]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[4]-2"><a href="#virtex5-INT-bit-MAIN[0][33]">MAIN[0][33]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[4]-1"><a href="#virtex5-INT-bit-MAIN[1][33]">MAIN[1][33]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[4]-0"><a href="#virtex5-INT-bit-MAIN[5][33]">MAIN[5][33]</a></td><td>PENT_SS0[4]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LH[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SS0[5]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SS0[5]-7"><a href="#virtex5-INT-bit-MAIN[3][55]">MAIN[3][55]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[5]-6"><a href="#virtex5-INT-bit-MAIN[2][53]">MAIN[2][53]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[5]-5"><a href="#virtex5-INT-bit-MAIN[2][54]">MAIN[2][54]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[5]-4"><a href="#virtex5-INT-bit-MAIN[0][53]">MAIN[0][53]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[5]-3"><a href="#virtex5-INT-bit-MAIN[1][54]">MAIN[1][54]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[5]-2"><a href="#virtex5-INT-bit-MAIN[5][54]">MAIN[5][54]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[5]-1"><a href="#virtex5-INT-bit-MAIN[4][54]">MAIN[4][54]</a></td><td id="virtex5-INT-INT-mux-PENT_SS0[5]-0"><a href="#virtex5-INT-bit-MAIN[0][54]">MAIN[0][54]</a></td><td>PENT_SS0[5]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_SE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_SW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT_S12_PENT</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LH[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_PENT</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SW0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SW0[0]-7"><a href="#virtex5-INT-bit-MAIN[4][7]">MAIN[4][7]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[0]-6"><a href="#virtex5-INT-bit-MAIN[5][7]">MAIN[5][7]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[0]-5"><a href="#virtex5-INT-bit-MAIN[1][5]">MAIN[1][5]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[0]-4"><a href="#virtex5-INT-bit-MAIN[5][5]">MAIN[5][5]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[0]-3"><a href="#virtex5-INT-bit-MAIN[2][7]">MAIN[2][7]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[0]-2"><a href="#virtex5-INT-bit-MAIN[3][6]">MAIN[3][6]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[0]-1"><a href="#virtex5-INT-bit-MAIN[1][7]">MAIN[1][7]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[0]-0"><a href="#virtex5-INT-bit-MAIN[0][7]">MAIN[0][7]</a></td><td>PENT_SW0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[18]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_PENT</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_PENT</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SW0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SW0[1]-7"><a href="#virtex5-INT-bit-MAIN[4][28]">MAIN[4][28]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[1]-6"><a href="#virtex5-INT-bit-MAIN[4][29]">MAIN[4][29]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[1]-5"><a href="#virtex5-INT-bit-MAIN[0][27]">MAIN[0][27]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[1]-4"><a href="#virtex5-INT-bit-MAIN[4][27]">MAIN[4][27]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[1]-3"><a href="#virtex5-INT-bit-MAIN[3][29]">MAIN[3][29]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[1]-2"><a href="#virtex5-INT-bit-MAIN[3][26]">MAIN[3][26]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[1]-1"><a href="#virtex5-INT-bit-MAIN[1][28]">MAIN[1][28]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[1]-0"><a href="#virtex5-INT-bit-MAIN[0][26]">MAIN[0][26]</a></td><td>PENT_SW0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[12]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SW0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SW0[2]-7"><a href="#virtex5-INT-bit-MAIN[5][50]">MAIN[5][50]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[2]-6"><a href="#virtex5-INT-bit-MAIN[4][50]">MAIN[4][50]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[2]-5"><a href="#virtex5-INT-bit-MAIN[5][48]">MAIN[5][48]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[2]-4"><a href="#virtex5-INT-bit-MAIN[4][48]">MAIN[4][48]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[2]-3"><a href="#virtex5-INT-bit-MAIN[2][48]">MAIN[2][48]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[2]-2"><a href="#virtex5-INT-bit-MAIN[3][49]">MAIN[3][49]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[2]-1"><a href="#virtex5-INT-bit-MAIN[1][48]">MAIN[1][48]</a></td><td id="virtex5-INT-INT-mux-PENT_SW0[2]-0"><a href="#virtex5-INT-bit-MAIN[1][50]">MAIN[1][50]</a></td><td>PENT_SW0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SE0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SE0[0]-7"><a href="#virtex5-INT-bit-MAIN[0][9]">MAIN[0][9]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[0]-6"><a href="#virtex5-INT-bit-MAIN[4][9]">MAIN[4][9]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[0]-5"><a href="#virtex5-INT-bit-MAIN[5][9]">MAIN[5][9]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[0]-4"><a href="#virtex5-INT-bit-MAIN[1][9]">MAIN[1][9]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[0]-3"><a href="#virtex5-INT-bit-MAIN[3][8]">MAIN[3][8]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[0]-2"><a href="#virtex5-INT-bit-MAIN[2][10]">MAIN[2][10]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[0]-1"><a href="#virtex5-INT-bit-MAIN[0][8]">MAIN[0][8]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[0]-0"><a href="#virtex5-INT-bit-MAIN[2][9]">MAIN[2][9]</a></td><td>PENT_SE0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_N15_PENT</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[18]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_N17_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SE0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SE0[1]-7"><a href="#virtex5-INT-bit-MAIN[5][30]">MAIN[5][30]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[1]-6"><a href="#virtex5-INT-bit-MAIN[1][30]">MAIN[1][30]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[1]-5"><a href="#virtex5-INT-bit-MAIN[0][30]">MAIN[0][30]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[1]-4"><a href="#virtex5-INT-bit-MAIN[4][30]">MAIN[4][30]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[1]-3"><a href="#virtex5-INT-bit-MAIN[3][31]">MAIN[3][31]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[1]-2"><a href="#virtex5-INT-bit-MAIN[2][29]">MAIN[2][29]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[1]-1"><a href="#virtex5-INT-bit-MAIN[0][29]">MAIN[0][29]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[1]-0"><a href="#virtex5-INT-bit-MAIN[2][30]">MAIN[2][30]</a></td><td>PENT_SE0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_SE0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_SE0[2]-7"><a href="#virtex5-INT-bit-MAIN[5][51]">MAIN[5][51]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[2]-6"><a href="#virtex5-INT-bit-MAIN[1][51]">MAIN[1][51]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[2]-5"><a href="#virtex5-INT-bit-MAIN[2][52]">MAIN[2][52]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[2]-4"><a href="#virtex5-INT-bit-MAIN[5][52]">MAIN[5][52]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[2]-3"><a href="#virtex5-INT-bit-MAIN[3][51]">MAIN[3][51]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[2]-2"><a href="#virtex5-INT-bit-MAIN[3][52]">MAIN[3][52]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[2]-1"><a href="#virtex5-INT-bit-MAIN[0][52]">MAIN[0][52]</a></td><td id="virtex5-INT-INT-mux-PENT_SE0[2]-0"><a href="#virtex5-INT-bit-MAIN[2][51]">MAIN[2][51]</a></td><td>PENT_SE0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_SS5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_SS5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NN0_N5</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NN0_N5-7"><a href="#virtex5-INT-bit-MAIN[3][0]">MAIN[3][0]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0_N5-6"><a href="#virtex5-INT-bit-MAIN[2][2]">MAIN[2][2]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0_N5-5"><a href="#virtex5-INT-bit-MAIN[2][1]">MAIN[2][1]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0_N5-4"><a href="#virtex5-INT-bit-MAIN[0][0]">MAIN[0][0]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0_N5-3"><a href="#virtex5-INT-bit-MAIN[0][1]">MAIN[0][1]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0_N5-2"><a href="#virtex5-INT-bit-MAIN[4][1]">MAIN[4][1]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0_N5-1"><a href="#virtex5-INT-bit-MAIN[1][1]">MAIN[1][1]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0_N5-0"><a href="#virtex5-INT-bit-MAIN[5][1]">MAIN[5][1]</a></td><td>PENT_NN0_N5</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NE3_N2</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[18]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT_N15_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT_N17_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NN0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NN0[0]-7"><a href="#virtex5-INT-bit-MAIN[2][15]">MAIN[2][15]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[0]-6"><a href="#virtex5-INT-bit-MAIN[3][14]">MAIN[3][14]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[0]-5"><a href="#virtex5-INT-bit-MAIN[1][15]">MAIN[1][15]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[0]-4"><a href="#virtex5-INT-bit-MAIN[0][15]">MAIN[0][15]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[0]-3"><a href="#virtex5-INT-bit-MAIN[4][15]">MAIN[4][15]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[0]-2"><a href="#virtex5-INT-bit-MAIN[5][15]">MAIN[5][15]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[0]-1"><a href="#virtex5-INT-bit-MAIN[5][13]">MAIN[5][13]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[0]-0"><a href="#virtex5-INT-bit-MAIN[1][13]">MAIN[1][13]</a></td><td>PENT_NN0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NN0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NN0[1]-7"><a href="#virtex5-INT-bit-MAIN[3][37]">MAIN[3][37]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[1]-6"><a href="#virtex5-INT-bit-MAIN[3][34]">MAIN[3][34]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[1]-5"><a href="#virtex5-INT-bit-MAIN[1][36]">MAIN[1][36]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[1]-4"><a href="#virtex5-INT-bit-MAIN[0][34]">MAIN[0][34]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[1]-3"><a href="#virtex5-INT-bit-MAIN[4][36]">MAIN[4][36]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[1]-2"><a href="#virtex5-INT-bit-MAIN[4][37]">MAIN[4][37]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[1]-1"><a href="#virtex5-INT-bit-MAIN[4][35]">MAIN[4][35]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[1]-0"><a href="#virtex5-INT-bit-MAIN[0][35]">MAIN[0][35]</a></td><td>PENT_NN0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[19]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NN0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NN0[2]-7"><a href="#virtex5-INT-bit-MAIN[2][56]">MAIN[2][56]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[2]-6"><a href="#virtex5-INT-bit-MAIN[3][57]">MAIN[3][57]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[2]-5"><a href="#virtex5-INT-bit-MAIN[1][56]">MAIN[1][56]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[2]-4"><a href="#virtex5-INT-bit-MAIN[1][58]">MAIN[1][58]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[2]-3"><a href="#virtex5-INT-bit-MAIN[5][58]">MAIN[5][58]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[2]-2"><a href="#virtex5-INT-bit-MAIN[4][58]">MAIN[4][58]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[2]-1"><a href="#virtex5-INT-bit-MAIN[4][56]">MAIN[4][56]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[2]-0"><a href="#virtex5-INT-bit-MAIN[5][56]">MAIN[5][56]</a></td><td>PENT_NN0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_ES3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_EN5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EE3[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_EE5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NE5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_S12_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT_S18_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NN0[3]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NN0[3]-7"><a href="#virtex5-INT-bit-MAIN[3][23]">MAIN[3][23]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[3]-6"><a href="#virtex5-INT-bit-MAIN[2][21]">MAIN[2][21]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[3]-5"><a href="#virtex5-INT-bit-MAIN[2][22]">MAIN[2][22]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[3]-4"><a href="#virtex5-INT-bit-MAIN[0][21]">MAIN[0][21]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[3]-3"><a href="#virtex5-INT-bit-MAIN[5][22]">MAIN[5][22]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[3]-2"><a href="#virtex5-INT-bit-MAIN[1][22]">MAIN[1][22]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[3]-1"><a href="#virtex5-INT-bit-MAIN[4][22]">MAIN[4][22]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[3]-0"><a href="#virtex5-INT-bit-MAIN[0][22]">MAIN[0][22]</a></td><td>PENT_NN0[3]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN5[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NN0[4]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NN0[4]-7"><a href="#virtex5-INT-bit-MAIN[3][43]">MAIN[3][43]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[4]-6"><a href="#virtex5-INT-bit-MAIN[3][44]">MAIN[3][44]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[4]-5"><a href="#virtex5-INT-bit-MAIN[2][43]">MAIN[2][43]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[4]-4"><a href="#virtex5-INT-bit-MAIN[0][44]">MAIN[0][44]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[4]-3"><a href="#virtex5-INT-bit-MAIN[5][43]">MAIN[5][43]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[4]-2"><a href="#virtex5-INT-bit-MAIN[1][43]">MAIN[1][43]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[4]-1"><a href="#virtex5-INT-bit-MAIN[5][44]">MAIN[5][44]</a></td><td id="virtex5-INT-INT-mux-PENT_NN0[4]-0"><a href="#virtex5-INT-bit-MAIN[2][44]">MAIN[2][44]</a></td><td>PENT_NN0[4]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_NE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_NW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WW3[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_WW5[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>PENT_WS3[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>PENT_WN5[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NW0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NW0[0]-7"><a href="#virtex5-INT-bit-MAIN[5][19]">MAIN[5][19]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[0]-6"><a href="#virtex5-INT-bit-MAIN[1][19]">MAIN[1][19]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[0]-5"><a href="#virtex5-INT-bit-MAIN[5][20]">MAIN[5][20]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[0]-4"><a href="#virtex5-INT-bit-MAIN[2][20]">MAIN[2][20]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[0]-3"><a href="#virtex5-INT-bit-MAIN[3][19]">MAIN[3][19]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[0]-2"><a href="#virtex5-INT-bit-MAIN[3][20]">MAIN[3][20]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[0]-1"><a href="#virtex5-INT-bit-MAIN[0][20]">MAIN[0][20]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[0]-0"><a href="#virtex5-INT-bit-MAIN[2][19]">MAIN[2][19]</a></td><td>PENT_NW0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[12]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NW0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NW0[1]-7"><a href="#virtex5-INT-bit-MAIN[0][41]">MAIN[0][41]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[1]-6"><a href="#virtex5-INT-bit-MAIN[4][41]">MAIN[4][41]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[1]-5"><a href="#virtex5-INT-bit-MAIN[1][41]">MAIN[1][41]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[1]-4"><a href="#virtex5-INT-bit-MAIN[5][41]">MAIN[5][41]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[1]-3"><a href="#virtex5-INT-bit-MAIN[3][40]">MAIN[3][40]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[1]-2"><a href="#virtex5-INT-bit-MAIN[2][42]">MAIN[2][42]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[1]-1"><a href="#virtex5-INT-bit-MAIN[0][40]">MAIN[0][40]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[1]-0"><a href="#virtex5-INT-bit-MAIN[2][41]">MAIN[2][41]</a></td><td>PENT_NW0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NW0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NW0[2]-7"><a href="#virtex5-INT-bit-MAIN[5][62]">MAIN[5][62]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[2]-6"><a href="#virtex5-INT-bit-MAIN[1][62]">MAIN[1][62]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[2]-5"><a href="#virtex5-INT-bit-MAIN[4][62]">MAIN[4][62]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[2]-4"><a href="#virtex5-INT-bit-MAIN[0][62]">MAIN[0][62]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[2]-3"><a href="#virtex5-INT-bit-MAIN[3][63]">MAIN[3][63]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[2]-2"><a href="#virtex5-INT-bit-MAIN[2][61]">MAIN[2][61]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[2]-1"><a href="#virtex5-INT-bit-MAIN[0][61]">MAIN[0][61]</a></td><td id="virtex5-INT-INT-mux-PENT_NW0[2]-0"><a href="#virtex5-INT-bit-MAIN[2][62]">MAIN[2][62]</a></td><td>PENT_NW0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WS3_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_WN5_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT_S12_PENT</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NE0[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NE0[0]-7"><a href="#virtex5-INT-bit-MAIN[5][18]">MAIN[5][18]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[0]-6"><a href="#virtex5-INT-bit-MAIN[4][18]">MAIN[4][18]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[0]-5"><a href="#virtex5-INT-bit-MAIN[4][16]">MAIN[4][16]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[0]-4"><a href="#virtex5-INT-bit-MAIN[5][16]">MAIN[5][16]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[0]-3"><a href="#virtex5-INT-bit-MAIN[2][16]">MAIN[2][16]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[0]-2"><a href="#virtex5-INT-bit-MAIN[3][17]">MAIN[3][17]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[0]-1"><a href="#virtex5-INT-bit-MAIN[1][16]">MAIN[1][16]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[0]-0"><a href="#virtex5-INT-bit-MAIN[1][18]">MAIN[1][18]</a></td><td>PENT_NE0[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW3[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LV[12]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>LV[18]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE5[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NE0[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NE0[1]-7"><a href="#virtex5-INT-bit-MAIN[4][39]">MAIN[4][39]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[1]-6"><a href="#virtex5-INT-bit-MAIN[5][39]">MAIN[5][39]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[1]-5"><a href="#virtex5-INT-bit-MAIN[5][37]">MAIN[5][37]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[1]-4"><a href="#virtex5-INT-bit-MAIN[1][37]">MAIN[1][37]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[1]-3"><a href="#virtex5-INT-bit-MAIN[2][39]">MAIN[2][39]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[1]-2"><a href="#virtex5-INT-bit-MAIN[3][38]">MAIN[3][38]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[1]-1"><a href="#virtex5-INT-bit-MAIN[1][39]">MAIN[1][39]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[1]-0"><a href="#virtex5-INT-bit-MAIN[0][39]">MAIN[0][39]</a></td><td>PENT_NE0[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW3[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE5[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes PENT_NE0[2]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-PENT_NE0[2]-7"><a href="#virtex5-INT-bit-MAIN[4][60]">MAIN[4][60]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[2]-6"><a href="#virtex5-INT-bit-MAIN[4][61]">MAIN[4][61]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[2]-5"><a href="#virtex5-INT-bit-MAIN[4][59]">MAIN[4][59]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[2]-4"><a href="#virtex5-INT-bit-MAIN[0][59]">MAIN[0][59]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[2]-3"><a href="#virtex5-INT-bit-MAIN[3][61]">MAIN[3][61]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[2]-2"><a href="#virtex5-INT-bit-MAIN[3][58]">MAIN[3][58]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[2]-1"><a href="#virtex5-INT-bit-MAIN[1][60]">MAIN[1][60]</a></td><td id="virtex5-INT-INT-mux-PENT_NE0[2]-0"><a href="#virtex5-INT-bit-MAIN[0][58]">MAIN[0][58]</a></td><td>PENT_NE0[2]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_ES3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NW3[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>LH[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT_S18_PENT</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_EN5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NE5[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN3[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN3[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>PENT_NN5[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>PENT_NN5[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>OUT_S12_PENT</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes LH[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-LH[0]-9"><a href="#virtex5-INT-bit-MAIN[16][59]">MAIN[16][59]</a></td><td id="virtex5-INT-INT-mux-LH[0]-8"><a href="#virtex5-INT-bit-MAIN[17][58]">MAIN[17][58]</a></td><td id="virtex5-INT-INT-mux-LH[0]-7"><a href="#virtex5-INT-bit-MAIN[16][58]">MAIN[16][58]</a></td><td id="virtex5-INT-INT-mux-LH[0]-6"><a href="#virtex5-INT-bit-MAIN[16][63]">MAIN[16][63]</a></td><td id="virtex5-INT-INT-mux-LH[0]-5"><a href="#virtex5-INT-bit-MAIN[17][59]">MAIN[17][59]</a></td><td id="virtex5-INT-INT-mux-LH[0]-4"><a href="#virtex5-INT-bit-MAIN[17][61]">MAIN[17][61]</a></td><td id="virtex5-INT-INT-mux-LH[0]-3"><a href="#virtex5-INT-bit-MAIN[16][62]">MAIN[16][62]</a></td><td id="virtex5-INT-INT-mux-LH[0]-2"><a href="#virtex5-INT-bit-MAIN[14][60]">MAIN[14][60]</a></td><td id="virtex5-INT-INT-mux-LH[0]-1"><a href="#virtex5-INT-bit-MAIN[14][62]">MAIN[14][62]</a></td><td id="virtex5-INT-INT-mux-LH[0]-0"><a href="#virtex5-INT-bit-MAIN[16][60]">MAIN[16][60]</a></td><td>LH[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[18]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_EE2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_EE0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_SW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_NN0_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_NW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes LH[18]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-LH[18]-9"><a href="#virtex5-INT-bit-MAIN[16][4]">MAIN[16][4]</a></td><td id="virtex5-INT-INT-mux-LH[18]-8"><a href="#virtex5-INT-bit-MAIN[16][0]">MAIN[16][0]</a></td><td id="virtex5-INT-INT-mux-LH[18]-7"><a href="#virtex5-INT-bit-MAIN[17][5]">MAIN[17][5]</a></td><td id="virtex5-INT-INT-mux-LH[18]-6"><a href="#virtex5-INT-bit-MAIN[16][5]">MAIN[16][5]</a></td><td id="virtex5-INT-INT-mux-LH[18]-5"><a href="#virtex5-INT-bit-MAIN[17][4]">MAIN[17][4]</a></td><td id="virtex5-INT-INT-mux-LH[18]-4"><a href="#virtex5-INT-bit-MAIN[17][2]">MAIN[17][2]</a></td><td id="virtex5-INT-INT-mux-LH[18]-3"><a href="#virtex5-INT-bit-MAIN[14][1]">MAIN[14][1]</a></td><td id="virtex5-INT-INT-mux-LH[18]-2"><a href="#virtex5-INT-bit-MAIN[14][3]">MAIN[14][3]</a></td><td id="virtex5-INT-INT-mux-LH[18]-1"><a href="#virtex5-INT-bit-MAIN[16][1]">MAIN[16][1]</a></td><td id="virtex5-INT-INT-mux-LH[18]-0"><a href="#virtex5-INT-bit-MAIN[16][3]">MAIN[16][3]</a></td><td>LH[18]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_NW2_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_WW0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NE1_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_EN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_ES2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_SW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_SS0_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[12]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes LV[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-LV[0]-9"><a href="#virtex5-INT-bit-MAIN[15][59]">MAIN[15][59]</a></td><td id="virtex5-INT-INT-mux-LV[0]-8"><a href="#virtex5-INT-bit-MAIN[14][58]">MAIN[14][58]</a></td><td id="virtex5-INT-INT-mux-LV[0]-7"><a href="#virtex5-INT-bit-MAIN[15][58]">MAIN[15][58]</a></td><td id="virtex5-INT-INT-mux-LV[0]-6"><a href="#virtex5-INT-bit-MAIN[15][63]">MAIN[15][63]</a></td><td id="virtex5-INT-INT-mux-LV[0]-5"><a href="#virtex5-INT-bit-MAIN[14][59]">MAIN[14][59]</a></td><td id="virtex5-INT-INT-mux-LV[0]-4"><a href="#virtex5-INT-bit-MAIN[17][60]">MAIN[17][60]</a></td><td id="virtex5-INT-INT-mux-LV[0]-3"><a href="#virtex5-INT-bit-MAIN[17][62]">MAIN[17][62]</a></td><td id="virtex5-INT-INT-mux-LV[0]-2"><a href="#virtex5-INT-bit-MAIN[14][61]">MAIN[14][61]</a></td><td id="virtex5-INT-INT-mux-LV[0]-1"><a href="#virtex5-INT-bit-MAIN[15][62]">MAIN[15][62]</a></td><td id="virtex5-INT-INT-mux-LV[0]-0"><a href="#virtex5-INT-bit-MAIN[15][60]">MAIN[15][60]</a></td><td>LV[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[18]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_EE2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_EE0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_SW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_NN0_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_NW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[12]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes LV[18]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-LV[18]-9"><a href="#virtex5-INT-bit-MAIN[15][4]">MAIN[15][4]</a></td><td id="virtex5-INT-INT-mux-LV[18]-8"><a href="#virtex5-INT-bit-MAIN[15][0]">MAIN[15][0]</a></td><td id="virtex5-INT-INT-mux-LV[18]-7"><a href="#virtex5-INT-bit-MAIN[14][5]">MAIN[14][5]</a></td><td id="virtex5-INT-INT-mux-LV[18]-6"><a href="#virtex5-INT-bit-MAIN[15][5]">MAIN[15][5]</a></td><td id="virtex5-INT-INT-mux-LV[18]-5"><a href="#virtex5-INT-bit-MAIN[14][4]">MAIN[14][4]</a></td><td id="virtex5-INT-INT-mux-LV[18]-4"><a href="#virtex5-INT-bit-MAIN[17][3]">MAIN[17][3]</a></td><td id="virtex5-INT-INT-mux-LV[18]-3"><a href="#virtex5-INT-bit-MAIN[15][1]">MAIN[15][1]</a></td><td id="virtex5-INT-INT-mux-LV[18]-2"><a href="#virtex5-INT-bit-MAIN[14][2]">MAIN[14][2]</a></td><td id="virtex5-INT-INT-mux-LV[18]-1"><a href="#virtex5-INT-bit-MAIN[17][1]">MAIN[17][1]</a></td><td id="virtex5-INT-INT-mux-LV[18]-0"><a href="#virtex5-INT-bit-MAIN[15][3]">MAIN[15][3]</a></td><td>LV[18]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LV[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_NW2_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_WW0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NE1_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_EN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_ES2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[18]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>DBL_SW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>DBL_SS0_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>LH[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_GFAN[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_GFAN[0]-7"><a href="#virtex5-INT-bit-MAIN[14][29]">MAIN[14][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[0]-6"><a href="#virtex5-INT-bit-MAIN[12][28]">MAIN[12][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[0]-5"><a href="#virtex5-INT-bit-MAIN[12][27]">MAIN[12][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[0]-4"><a href="#virtex5-INT-bit-MAIN[17][29]">MAIN[17][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[0]-3"><a href="#virtex5-INT-bit-MAIN[14][30]">MAIN[14][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[0]-2"><a href="#virtex5-INT-bit-MAIN[15][30]">MAIN[15][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[0]-1"><a href="#virtex5-INT-bit-MAIN[15][31]">MAIN[15][31]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[0]-0"><a href="#virtex5-INT-bit-MAIN[14][31]">MAIN[14][31]</a></td><td>IMUX_GFAN[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[7]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>HCLK[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>HCLK[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>HCLK[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>HCLK[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>RCLK[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>RCLK[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>RCLK[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>RCLK[3]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_GFAN[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_GFAN[1]-7"><a href="#virtex5-INT-bit-MAIN[14][34]">MAIN[14][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[1]-6"><a href="#virtex5-INT-bit-MAIN[12][35]">MAIN[12][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[1]-5"><a href="#virtex5-INT-bit-MAIN[12][36]">MAIN[12][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[1]-4"><a href="#virtex5-INT-bit-MAIN[17][34]">MAIN[17][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[1]-3"><a href="#virtex5-INT-bit-MAIN[14][33]">MAIN[14][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[1]-2"><a href="#virtex5-INT-bit-MAIN[15][33]">MAIN[15][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[1]-1"><a href="#virtex5-INT-bit-MAIN[15][32]">MAIN[15][32]</a></td><td id="virtex5-INT-INT-mux-IMUX_GFAN[1]-0"><a href="#virtex5-INT-bit-MAIN[14][32]">MAIN[14][32]</a></td><td>IMUX_GFAN[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[7]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>HCLK[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>HCLK[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>HCLK[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>HCLK[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>RCLK[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>RCLK[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>RCLK[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>RCLK[3]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_CLK[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_CLK[0]-7"><a href="#virtex5-INT-bit-MAIN[15][29]">MAIN[15][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[0]-6"><a href="#virtex5-INT-bit-MAIN[15][28]">MAIN[15][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[0]-5"><a href="#virtex5-INT-bit-MAIN[16][28]">MAIN[16][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[0]-4"><a href="#virtex5-INT-bit-MAIN[16][29]">MAIN[16][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[0]-3"><a href="#virtex5-INT-bit-MAIN[17][30]">MAIN[17][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[0]-2"><a href="#virtex5-INT-bit-MAIN[16][30]">MAIN[16][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[0]-1"><a href="#virtex5-INT-bit-MAIN[16][31]">MAIN[16][31]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[0]-0"><a href="#virtex5-INT-bit-MAIN[17][31]">MAIN[17][31]</a></td><td>IMUX_CLK[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[7]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>HCLK[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>HCLK[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>HCLK[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>HCLK[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>RCLK[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>RCLK[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>RCLK[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>RCLK[3]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_CLK[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_CLK[1]-7"><a href="#virtex5-INT-bit-MAIN[15][34]">MAIN[15][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[1]-6"><a href="#virtex5-INT-bit-MAIN[15][35]">MAIN[15][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[1]-5"><a href="#virtex5-INT-bit-MAIN[16][35]">MAIN[16][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[1]-4"><a href="#virtex5-INT-bit-MAIN[16][34]">MAIN[16][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[1]-3"><a href="#virtex5-INT-bit-MAIN[17][33]">MAIN[17][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[1]-2"><a href="#virtex5-INT-bit-MAIN[16][33]">MAIN[16][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[1]-1"><a href="#virtex5-INT-bit-MAIN[16][32]">MAIN[16][32]</a></td><td id="virtex5-INT-INT-mux-IMUX_CLK[1]-0"><a href="#virtex5-INT-bit-MAIN[17][32]">MAIN[17][32]</a></td><td>IMUX_CLK[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[7]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>HCLK[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>HCLK[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[8]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>HCLK[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>HCLK[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>HCLK[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>HCLK[9]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>RCLK[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>RCLK[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>RCLK[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>RCLK[3]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_CTRL[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_CTRL[0]-9"><a href="#virtex5-INT-bit-MAIN[15][27]">MAIN[15][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[0]-8"><a href="#virtex5-INT-bit-MAIN[14][28]">MAIN[14][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[0]-7"><a href="#virtex5-INT-bit-MAIN[14][27]">MAIN[14][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[0]-6"><a href="#virtex5-INT-bit-MAIN[12][20]">MAIN[12][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[0]-5"><a href="#virtex5-INT-bit-MAIN[16][25]">MAIN[16][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[0]-4"><a href="#virtex5-INT-bit-MAIN[17][25]">MAIN[17][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[0]-3"><a href="#virtex5-INT-bit-MAIN[15][26]">MAIN[15][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[0]-2"><a href="#virtex5-INT-bit-MAIN[14][25]">MAIN[14][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[0]-1"><a href="#virtex5-INT-bit-MAIN[15][25]">MAIN[15][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[0]-0"><a href="#virtex5-INT-bit-MAIN[17][26]">MAIN[17][26]</a></td><td>IMUX_CTRL[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_GFAN[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_CTRL[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_CTRL[1]-9"><a href="#virtex5-INT-bit-MAIN[17][28]">MAIN[17][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[1]-8"><a href="#virtex5-INT-bit-MAIN[16][27]">MAIN[16][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[1]-7"><a href="#virtex5-INT-bit-MAIN[17][27]">MAIN[17][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[1]-6"><a href="#virtex5-INT-bit-MAIN[12][19]">MAIN[12][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[1]-5"><a href="#virtex5-INT-bit-MAIN[16][24]">MAIN[16][24]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[1]-4"><a href="#virtex5-INT-bit-MAIN[16][26]">MAIN[16][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[1]-3"><a href="#virtex5-INT-bit-MAIN[12][12]">MAIN[12][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[1]-2"><a href="#virtex5-INT-bit-MAIN[15][24]">MAIN[15][24]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[1]-1"><a href="#virtex5-INT-bit-MAIN[14][26]">MAIN[14][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[1]-0"><a href="#virtex5-INT-bit-MAIN[17][24]">MAIN[17][24]</a></td><td>IMUX_CTRL[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_GFAN[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_CTRL[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_CTRL[2]-9"><a href="#virtex5-INT-bit-MAIN[15][36]">MAIN[15][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[2]-8"><a href="#virtex5-INT-bit-MAIN[14][35]">MAIN[14][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[2]-7"><a href="#virtex5-INT-bit-MAIN[12][43]">MAIN[12][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[2]-6"><a href="#virtex5-INT-bit-MAIN[14][36]">MAIN[14][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[2]-5"><a href="#virtex5-INT-bit-MAIN[16][38]">MAIN[16][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[2]-4"><a href="#virtex5-INT-bit-MAIN[17][38]">MAIN[17][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[2]-3"><a href="#virtex5-INT-bit-MAIN[14][38]">MAIN[14][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[2]-2"><a href="#virtex5-INT-bit-MAIN[17][37]">MAIN[17][37]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[2]-1"><a href="#virtex5-INT-bit-MAIN[15][38]">MAIN[15][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[2]-0"><a href="#virtex5-INT-bit-MAIN[15][37]">MAIN[15][37]</a></td><td>IMUX_CTRL[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_GFAN[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_CTRL[3]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_CTRL[3]-9"><a href="#virtex5-INT-bit-MAIN[17][35]">MAIN[17][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[3]-8"><a href="#virtex5-INT-bit-MAIN[16][36]">MAIN[16][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[3]-7"><a href="#virtex5-INT-bit-MAIN[12][44]">MAIN[12][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[3]-6"><a href="#virtex5-INT-bit-MAIN[17][36]">MAIN[17][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[3]-5"><a href="#virtex5-INT-bit-MAIN[16][39]">MAIN[16][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[3]-4"><a href="#virtex5-INT-bit-MAIN[16][37]">MAIN[16][37]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[3]-3"><a href="#virtex5-INT-bit-MAIN[15][39]">MAIN[15][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[3]-2"><a href="#virtex5-INT-bit-MAIN[17][39]">MAIN[17][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[3]-1"><a href="#virtex5-INT-bit-MAIN[14][37]">MAIN[14][37]</a></td><td id="virtex5-INT-INT-mux-IMUX_CTRL[3]-0"><a href="#virtex5-INT-bit-MAIN[12][51]">MAIN[12][51]</a></td><td>IMUX_CTRL[3]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_GFAN[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_BYP[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_BYP[0]-9"><a href="#virtex5-INT-bit-MAIN[15][11]">MAIN[15][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[0]-8"><a href="#virtex5-INT-bit-MAIN[14][12]">MAIN[14][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[0]-7"><a href="#virtex5-INT-bit-MAIN[14][11]">MAIN[14][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[0]-6"><a href="#virtex5-INT-bit-MAIN[14][7]">MAIN[14][7]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[0]-5"><a href="#virtex5-INT-bit-MAIN[17][13]">MAIN[17][13]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[0]-4"><a href="#virtex5-INT-bit-MAIN[16][2]">MAIN[16][2]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[0]-3"><a href="#virtex5-INT-bit-MAIN[14][14]">MAIN[14][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[0]-2"><a href="#virtex5-INT-bit-MAIN[16][12]">MAIN[16][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[0]-1"><a href="#virtex5-INT-bit-MAIN[15][13]">MAIN[15][13]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[0]-0"><a href="#virtex5-INT-bit-MAIN[14][13]">MAIN[14][13]</a></td><td>IMUX_BYP[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_BYP[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_BYP[1]-9"><a href="#virtex5-INT-bit-MAIN[14][19]">MAIN[14][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[1]-8"><a href="#virtex5-INT-bit-MAIN[15][18]">MAIN[15][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[1]-7"><a href="#virtex5-INT-bit-MAIN[15][19]">MAIN[15][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[1]-6"><a href="#virtex5-INT-bit-MAIN[14][18]">MAIN[14][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[1]-5"><a href="#virtex5-INT-bit-MAIN[16][17]">MAIN[16][17]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[1]-4"><a href="#virtex5-INT-bit-MAIN[17][16]">MAIN[17][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[1]-3"><a href="#virtex5-INT-bit-MAIN[14][15]">MAIN[14][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[1]-2"><a href="#virtex5-INT-bit-MAIN[17][17]">MAIN[17][17]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[1]-1"><a href="#virtex5-INT-bit-MAIN[15][15]">MAIN[15][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[1]-0"><a href="#virtex5-INT-bit-MAIN[15][17]">MAIN[15][17]</a></td><td>IMUX_BYP[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_BYP[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_BYP[2]-9"><a href="#virtex5-INT-bit-MAIN[14][44]">MAIN[14][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[2]-8"><a href="#virtex5-INT-bit-MAIN[15][45]">MAIN[15][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[2]-7"><a href="#virtex5-INT-bit-MAIN[14][45]">MAIN[14][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[2]-6"><a href="#virtex5-INT-bit-MAIN[15][44]">MAIN[15][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[2]-5"><a href="#virtex5-INT-bit-MAIN[16][46]">MAIN[16][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[2]-4"><a href="#virtex5-INT-bit-MAIN[17][47]">MAIN[17][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[2]-3"><a href="#virtex5-INT-bit-MAIN[15][48]">MAIN[15][48]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[2]-2"><a href="#virtex5-INT-bit-MAIN[14][48]">MAIN[14][48]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[2]-1"><a href="#virtex5-INT-bit-MAIN[15][46]">MAIN[15][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[2]-0"><a href="#virtex5-INT-bit-MAIN[17][46]">MAIN[17][46]</a></td><td>IMUX_BYP[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_BYP[3]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_BYP[3]-9"><a href="#virtex5-INT-bit-MAIN[15][52]">MAIN[15][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[3]-8"><a href="#virtex5-INT-bit-MAIN[14][51]">MAIN[14][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[3]-7"><a href="#virtex5-INT-bit-MAIN[14][56]">MAIN[14][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[3]-6"><a href="#virtex5-INT-bit-MAIN[14][52]">MAIN[14][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[3]-5"><a href="#virtex5-INT-bit-MAIN[17][50]">MAIN[17][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[3]-4"><a href="#virtex5-INT-bit-MAIN[16][61]">MAIN[16][61]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[3]-3"><a href="#virtex5-INT-bit-MAIN[15][50]">MAIN[15][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[3]-2"><a href="#virtex5-INT-bit-MAIN[14][49]">MAIN[14][49]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[3]-1"><a href="#virtex5-INT-bit-MAIN[14][50]">MAIN[14][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[3]-0"><a href="#virtex5-INT-bit-MAIN[16][51]">MAIN[16][51]</a></td><td>IMUX_BYP[3]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_BYP[4]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_BYP[4]-9"><a href="#virtex5-INT-bit-MAIN[17][12]">MAIN[17][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[4]-8"><a href="#virtex5-INT-bit-MAIN[16][11]">MAIN[16][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[4]-7"><a href="#virtex5-INT-bit-MAIN[17][11]">MAIN[17][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[4]-6"><a href="#virtex5-INT-bit-MAIN[17][7]">MAIN[17][7]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[4]-5"><a href="#virtex5-INT-bit-MAIN[16][14]">MAIN[16][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[4]-4"><a href="#virtex5-INT-bit-MAIN[16][13]">MAIN[16][13]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[4]-3"><a href="#virtex5-INT-bit-MAIN[15][14]">MAIN[15][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[4]-2"><a href="#virtex5-INT-bit-MAIN[17][14]">MAIN[17][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[4]-1"><a href="#virtex5-INT-bit-MAIN[14][16]">MAIN[14][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[4]-0"><a href="#virtex5-INT-bit-MAIN[15][12]">MAIN[15][12]</a></td><td>IMUX_BYP[4]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_BYP[5]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_BYP[5]-9"><a href="#virtex5-INT-bit-MAIN[16][18]">MAIN[16][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[5]-8"><a href="#virtex5-INT-bit-MAIN[17][19]">MAIN[17][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[5]-7"><a href="#virtex5-INT-bit-MAIN[16][19]">MAIN[16][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[5]-6"><a href="#virtex5-INT-bit-MAIN[17][18]">MAIN[17][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[5]-5"><a href="#virtex5-INT-bit-MAIN[16][16]">MAIN[16][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[5]-4"><a href="#virtex5-INT-bit-MAIN[16][15]">MAIN[16][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[5]-3"><a href="#virtex5-INT-bit-MAIN[15][16]">MAIN[15][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[5]-2"><a href="#virtex5-INT-bit-MAIN[17][15]">MAIN[17][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[5]-1"><a href="#virtex5-INT-bit-MAIN[15][2]">MAIN[15][2]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[5]-0"><a href="#virtex5-INT-bit-MAIN[14][17]">MAIN[14][17]</a></td><td>IMUX_BYP[5]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_BYP[6]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_BYP[6]-9"><a href="#virtex5-INT-bit-MAIN[16][45]">MAIN[16][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[6]-8"><a href="#virtex5-INT-bit-MAIN[17][44]">MAIN[17][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[6]-7"><a href="#virtex5-INT-bit-MAIN[17][45]">MAIN[17][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[6]-6"><a href="#virtex5-INT-bit-MAIN[16][44]">MAIN[16][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[6]-5"><a href="#virtex5-INT-bit-MAIN[16][47]">MAIN[16][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[6]-4"><a href="#virtex5-INT-bit-MAIN[16][48]">MAIN[16][48]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[6]-3"><a href="#virtex5-INT-bit-MAIN[15][61]">MAIN[15][61]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[6]-2"><a href="#virtex5-INT-bit-MAIN[15][47]">MAIN[15][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[6]-1"><a href="#virtex5-INT-bit-MAIN[14][46]">MAIN[14][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[6]-0"><a href="#virtex5-INT-bit-MAIN[17][48]">MAIN[17][48]</a></td><td>IMUX_BYP[6]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_BYP[7]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_BYP[7]-9"><a href="#virtex5-INT-bit-MAIN[17][51]">MAIN[17][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[7]-8"><a href="#virtex5-INT-bit-MAIN[16][52]">MAIN[16][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[7]-7"><a href="#virtex5-INT-bit-MAIN[17][56]">MAIN[17][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[7]-6"><a href="#virtex5-INT-bit-MAIN[17][52]">MAIN[17][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[7]-5"><a href="#virtex5-INT-bit-MAIN[16][49]">MAIN[16][49]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[7]-4"><a href="#virtex5-INT-bit-MAIN[16][50]">MAIN[16][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[7]-3"><a href="#virtex5-INT-bit-MAIN[14][47]">MAIN[14][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[7]-2"><a href="#virtex5-INT-bit-MAIN[15][49]">MAIN[15][49]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[7]-1"><a href="#virtex5-INT-bit-MAIN[15][51]">MAIN[15][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_BYP[7]-0"><a href="#virtex5-INT-bit-MAIN[17][49]">MAIN[17][49]</a></td><td>IMUX_BYP[7]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_FAN[0]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_FAN[0]-9"><a href="#virtex5-INT-bit-MAIN[14][10]">MAIN[14][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[0]-8"><a href="#virtex5-INT-bit-MAIN[15][10]">MAIN[15][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[0]-7"><a href="#virtex5-INT-bit-MAIN[14][9]">MAIN[14][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[0]-6"><a href="#virtex5-INT-bit-MAIN[15][9]">MAIN[15][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[0]-5"><a href="#virtex5-INT-bit-MAIN[16][8]">MAIN[16][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[0]-4"><a href="#virtex5-INT-bit-MAIN[14][8]">MAIN[14][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[0]-3"><a href="#virtex5-INT-bit-MAIN[14][6]">MAIN[14][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[0]-2"><a href="#virtex5-INT-bit-MAIN[15][7]">MAIN[15][7]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[0]-1"><a href="#virtex5-INT-bit-MAIN[17][0]">MAIN[17][0]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[0]-0"><a href="#virtex5-INT-bit-MAIN[16][7]">MAIN[16][7]</a></td><td>IMUX_FAN[0]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_1</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_SS0_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW0[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NE1_N2</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_FAN[1]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_FAN[1]-9"><a href="#virtex5-INT-bit-MAIN[17][10]">MAIN[17][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[1]-8"><a href="#virtex5-INT-bit-MAIN[17][9]">MAIN[17][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[1]-7"><a href="#virtex5-INT-bit-MAIN[16][10]">MAIN[16][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[1]-6"><a href="#virtex5-INT-bit-MAIN[16][9]">MAIN[16][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[1]-5"><a href="#virtex5-INT-bit-MAIN[17][6]">MAIN[17][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[1]-4"><a href="#virtex5-INT-bit-MAIN[14][0]">MAIN[14][0]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[1]-3"><a href="#virtex5-INT-bit-MAIN[15][6]">MAIN[15][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[1]-2"><a href="#virtex5-INT-bit-MAIN[15][8]">MAIN[15][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[1]-1"><a href="#virtex5-INT-bit-MAIN[17][8]">MAIN[17][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[1]-0"><a href="#virtex5-INT-bit-MAIN[16][6]">MAIN[16][6]</a></td><td>IMUX_FAN[1]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_1</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_SS0_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW0[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NE1_N2</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_FAN[2]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_FAN[2]-9"><a href="#virtex5-INT-bit-MAIN[12][4]">MAIN[12][4]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[2]-8"><a href="#virtex5-INT-bit-MAIN[14][20]">MAIN[14][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[2]-7"><a href="#virtex5-INT-bit-MAIN[14][21]">MAIN[14][21]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[2]-6"><a href="#virtex5-INT-bit-MAIN[15][20]">MAIN[15][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[2]-5"><a href="#virtex5-INT-bit-MAIN[12][11]">MAIN[12][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[2]-4"><a href="#virtex5-INT-bit-MAIN[14][22]">MAIN[14][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[2]-3"><a href="#virtex5-INT-bit-MAIN[14][24]">MAIN[14][24]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[2]-2"><a href="#virtex5-INT-bit-MAIN[15][22]">MAIN[15][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[2]-1"><a href="#virtex5-INT-bit-MAIN[16][21]">MAIN[16][21]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[2]-0"><a href="#virtex5-INT-bit-MAIN[16][22]">MAIN[16][22]</a></td><td>IMUX_FAN[2]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_1</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WS2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_FAN[3]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_FAN[3]-9"><a href="#virtex5-INT-bit-MAIN[17][21]">MAIN[17][21]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[3]-8"><a href="#virtex5-INT-bit-MAIN[17][20]">MAIN[17][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[3]-7"><a href="#virtex5-INT-bit-MAIN[12][3]">MAIN[12][3]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[3]-6"><a href="#virtex5-INT-bit-MAIN[16][20]">MAIN[16][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[3]-5"><a href="#virtex5-INT-bit-MAIN[17][22]">MAIN[17][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[3]-4"><a href="#virtex5-INT-bit-MAIN[14][23]">MAIN[14][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[3]-3"><a href="#virtex5-INT-bit-MAIN[15][23]">MAIN[15][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[3]-2"><a href="#virtex5-INT-bit-MAIN[15][21]">MAIN[15][21]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[3]-1"><a href="#virtex5-INT-bit-MAIN[17][23]">MAIN[17][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[3]-0"><a href="#virtex5-INT-bit-MAIN[16][23]">MAIN[16][23]</a></td><td>IMUX_FAN[3]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_1</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WS2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_FAN[4]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_FAN[4]-9"><a href="#virtex5-INT-bit-MAIN[12][59]">MAIN[12][59]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[4]-8"><a href="#virtex5-INT-bit-MAIN[14][43]">MAIN[14][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[4]-7"><a href="#virtex5-INT-bit-MAIN[14][42]">MAIN[14][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[4]-6"><a href="#virtex5-INT-bit-MAIN[15][43]">MAIN[15][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[4]-5"><a href="#virtex5-INT-bit-MAIN[12][52]">MAIN[12][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[4]-4"><a href="#virtex5-INT-bit-MAIN[14][39]">MAIN[14][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[4]-3"><a href="#virtex5-INT-bit-MAIN[16][42]">MAIN[16][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[4]-2"><a href="#virtex5-INT-bit-MAIN[15][41]">MAIN[15][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[4]-1"><a href="#virtex5-INT-bit-MAIN[14][41]">MAIN[14][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[4]-0"><a href="#virtex5-INT-bit-MAIN[16][41]">MAIN[16][41]</a></td><td>IMUX_FAN[4]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_1</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_FAN[5]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_FAN[5]-9"><a href="#virtex5-INT-bit-MAIN[17][42]">MAIN[17][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[5]-8"><a href="#virtex5-INT-bit-MAIN[17][43]">MAIN[17][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[5]-7"><a href="#virtex5-INT-bit-MAIN[12][60]">MAIN[12][60]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[5]-6"><a href="#virtex5-INT-bit-MAIN[16][43]">MAIN[16][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[5]-5"><a href="#virtex5-INT-bit-MAIN[17][41]">MAIN[17][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[5]-4"><a href="#virtex5-INT-bit-MAIN[15][40]">MAIN[15][40]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[5]-3"><a href="#virtex5-INT-bit-MAIN[17][40]">MAIN[17][40]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[5]-2"><a href="#virtex5-INT-bit-MAIN[15][42]">MAIN[15][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[5]-1"><a href="#virtex5-INT-bit-MAIN[14][40]">MAIN[14][40]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[5]-0"><a href="#virtex5-INT-bit-MAIN[16][40]">MAIN[16][40]</a></td><td>IMUX_FAN[5]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_1</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_FAN[6]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_FAN[6]-9"><a href="#virtex5-INT-bit-MAIN[14][53]">MAIN[14][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[6]-8"><a href="#virtex5-INT-bit-MAIN[15][53]">MAIN[15][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[6]-7"><a href="#virtex5-INT-bit-MAIN[14][54]">MAIN[14][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[6]-6"><a href="#virtex5-INT-bit-MAIN[15][54]">MAIN[15][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[6]-5"><a href="#virtex5-INT-bit-MAIN[16][55]">MAIN[16][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[6]-4"><a href="#virtex5-INT-bit-MAIN[14][57]">MAIN[14][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[6]-3"><a href="#virtex5-INT-bit-MAIN[17][63]">MAIN[17][63]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[6]-2"><a href="#virtex5-INT-bit-MAIN[15][56]">MAIN[15][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[6]-1"><a href="#virtex5-INT-bit-MAIN[14][55]">MAIN[14][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[6]-0"><a href="#virtex5-INT-bit-MAIN[16][56]">MAIN[16][56]</a></td><td>IMUX_FAN[6]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_1</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN0_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_FAN[7]</caption>
<thead>
<tr><th colspan="10">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_FAN[7]-9"><a href="#virtex5-INT-bit-MAIN[17][53]">MAIN[17][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[7]-8"><a href="#virtex5-INT-bit-MAIN[17][54]">MAIN[17][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[7]-7"><a href="#virtex5-INT-bit-MAIN[16][53]">MAIN[16][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[7]-6"><a href="#virtex5-INT-bit-MAIN[16][54]">MAIN[16][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[7]-5"><a href="#virtex5-INT-bit-MAIN[17][57]">MAIN[17][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[7]-4"><a href="#virtex5-INT-bit-MAIN[15][57]">MAIN[15][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[7]-3"><a href="#virtex5-INT-bit-MAIN[17][55]">MAIN[17][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[7]-2"><a href="#virtex5-INT-bit-MAIN[15][55]">MAIN[15][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[7]-1"><a href="#virtex5-INT-bit-MAIN[14][63]">MAIN[14][63]</a></td><td id="virtex5-INT-INT-mux-IMUX_FAN[7]-0"><a href="#virtex5-INT-bit-MAIN[16][57]">MAIN[16][57]</a></td><td>IMUX_FAN[7]</td></tr>

<tr><th colspan="10"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>TIE_1</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NN0_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>IMUX_GFAN[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_EE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_NN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[0]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-10"><a href="#virtex5-INT-bit-MAIN[24][1]">MAIN[24][1]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-9"><a href="#virtex5-INT-bit-MAIN[23][1]">MAIN[23][1]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-8"><a href="#virtex5-INT-bit-MAIN[25][1]">MAIN[25][1]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-7"><a href="#virtex5-INT-bit-MAIN[22][1]">MAIN[22][1]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-6"><a href="#virtex5-INT-bit-MAIN[20][2]">MAIN[20][2]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-5"><a href="#virtex5-INT-bit-MAIN[20][0]">MAIN[20][0]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-4"><a href="#virtex5-INT-bit-MAIN[25][2]">MAIN[25][2]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-3"><a href="#virtex5-INT-bit-MAIN[22][0]">MAIN[22][0]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-2"><a href="#virtex5-INT-bit-MAIN[19][2]">MAIN[19][2]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-1"><a href="#virtex5-INT-bit-MAIN[19][0]">MAIN[19][0]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[0]-0"><a href="#virtex5-INT-bit-MAIN[19][1]">MAIN[19][1]</a></td><td>IMUX_IMUX[0]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[1]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-10"><a href="#virtex5-INT-bit-MAIN[23][12]">MAIN[23][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-9"><a href="#virtex5-INT-bit-MAIN[24][11]">MAIN[24][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-8"><a href="#virtex5-INT-bit-MAIN[19][11]">MAIN[19][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-7"><a href="#virtex5-INT-bit-MAIN[24][12]">MAIN[24][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-6"><a href="#virtex5-INT-bit-MAIN[21][13]">MAIN[21][13]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-5"><a href="#virtex5-INT-bit-MAIN[21][10]">MAIN[21][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-4"><a href="#virtex5-INT-bit-MAIN[18][12]">MAIN[18][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-3"><a href="#virtex5-INT-bit-MAIN[19][12]">MAIN[19][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-2"><a href="#virtex5-INT-bit-MAIN[13][8]">MAIN[13][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-1"><a href="#virtex5-INT-bit-MAIN[25][14]">MAIN[25][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[1]-0"><a href="#virtex5-INT-bit-MAIN[22][11]">MAIN[22][11]</a></td><td>IMUX_IMUX[1]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_N3</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[2]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-10"><a href="#virtex5-INT-bit-MAIN[22][22]">MAIN[22][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-9"><a href="#virtex5-INT-bit-MAIN[18][22]">MAIN[18][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-8"><a href="#virtex5-INT-bit-MAIN[19][22]">MAIN[19][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-7"><a href="#virtex5-INT-bit-MAIN[24][22]">MAIN[24][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-6"><a href="#virtex5-INT-bit-MAIN[20][21]">MAIN[20][21]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-5"><a href="#virtex5-INT-bit-MAIN[20][23]">MAIN[20][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-4"><a href="#virtex5-INT-bit-MAIN[25][21]">MAIN[25][21]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-3"><a href="#virtex5-INT-bit-MAIN[22][23]">MAIN[22][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-2"><a href="#virtex5-INT-bit-MAIN[18][21]">MAIN[18][21]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-1"><a href="#virtex5-INT-bit-MAIN[13][23]">MAIN[13][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[2]-0"><a href="#virtex5-INT-bit-MAIN[19][23]">MAIN[19][23]</a></td><td>IMUX_IMUX[2]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[3]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-10"><a href="#virtex5-INT-bit-MAIN[23][33]">MAIN[23][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-9"><a href="#virtex5-INT-bit-MAIN[22][33]">MAIN[22][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-8"><a href="#virtex5-INT-bit-MAIN[25][33]">MAIN[25][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-7"><a href="#virtex5-INT-bit-MAIN[24][33]">MAIN[24][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-6"><a href="#virtex5-INT-bit-MAIN[20][34]">MAIN[20][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-5"><a href="#virtex5-INT-bit-MAIN[20][32]">MAIN[20][32]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-4"><a href="#virtex5-INT-bit-MAIN[19][34]">MAIN[19][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-3"><a href="#virtex5-INT-bit-MAIN[19][33]">MAIN[19][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-2"><a href="#virtex5-INT-bit-MAIN[19][32]">MAIN[19][32]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-1"><a href="#virtex5-INT-bit-MAIN[25][34]">MAIN[25][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[3]-0"><a href="#virtex5-INT-bit-MAIN[22][32]">MAIN[22][32]</a></td><td>IMUX_IMUX[3]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[4]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-10"><a href="#virtex5-INT-bit-MAIN[24][44]">MAIN[24][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-9"><a href="#virtex5-INT-bit-MAIN[23][44]">MAIN[23][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-8"><a href="#virtex5-INT-bit-MAIN[24][43]">MAIN[24][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-7"><a href="#virtex5-INT-bit-MAIN[19][43]">MAIN[19][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-6"><a href="#virtex5-INT-bit-MAIN[21][45]">MAIN[21][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-5"><a href="#virtex5-INT-bit-MAIN[21][42]">MAIN[21][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-4"><a href="#virtex5-INT-bit-MAIN[25][46]">MAIN[25][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-3"><a href="#virtex5-INT-bit-MAIN[22][43]">MAIN[22][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-2"><a href="#virtex5-INT-bit-MAIN[18][44]">MAIN[18][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-1"><a href="#virtex5-INT-bit-MAIN[19][44]">MAIN[19][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[4]-0"><a href="#virtex5-INT-bit-MAIN[13][40]">MAIN[13][40]</a></td><td>IMUX_IMUX[4]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[5]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-10"><a href="#virtex5-INT-bit-MAIN[18][54]">MAIN[18][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-9"><a href="#virtex5-INT-bit-MAIN[24][54]">MAIN[24][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-8"><a href="#virtex5-INT-bit-MAIN[19][54]">MAIN[19][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-7"><a href="#virtex5-INT-bit-MAIN[22][54]">MAIN[22][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-6"><a href="#virtex5-INT-bit-MAIN[20][53]">MAIN[20][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-5"><a href="#virtex5-INT-bit-MAIN[20][55]">MAIN[20][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-4"><a href="#virtex5-INT-bit-MAIN[18][53]">MAIN[18][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-3"><a href="#virtex5-INT-bit-MAIN[19][55]">MAIN[19][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-2"><a href="#virtex5-INT-bit-MAIN[13][55]">MAIN[13][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-1"><a href="#virtex5-INT-bit-MAIN[25][53]">MAIN[25][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[5]-0"><a href="#virtex5-INT-bit-MAIN[22][55]">MAIN[22][55]</a></td><td>IMUX_IMUX[5]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S4</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[6]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-10"><a href="#virtex5-INT-bit-MAIN[22][2]">MAIN[22][2]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-9"><a href="#virtex5-INT-bit-MAIN[24][2]">MAIN[24][2]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-8"><a href="#virtex5-INT-bit-MAIN[25][0]">MAIN[25][0]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-7"><a href="#virtex5-INT-bit-MAIN[23][0]">MAIN[23][0]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-6"><a href="#virtex5-INT-bit-MAIN[21][0]">MAIN[21][0]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-5"><a href="#virtex5-INT-bit-MAIN[20][1]">MAIN[20][1]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-4"><a href="#virtex5-INT-bit-MAIN[24][0]">MAIN[24][0]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-3"><a href="#virtex5-INT-bit-MAIN[23][2]">MAIN[23][2]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-2"><a href="#virtex5-INT-bit-MAIN[21][1]">MAIN[21][1]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-1"><a href="#virtex5-INT-bit-MAIN[18][1]">MAIN[18][1]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[6]-0"><a href="#virtex5-INT-bit-MAIN[18][0]">MAIN[18][0]</a></td><td>IMUX_IMUX[6]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[7]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-10"><a href="#virtex5-INT-bit-MAIN[22][12]">MAIN[22][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-9"><a href="#virtex5-INT-bit-MAIN[18][10]">MAIN[18][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-8"><a href="#virtex5-INT-bit-MAIN[23][11]">MAIN[23][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-7"><a href="#virtex5-INT-bit-MAIN[25][12]">MAIN[25][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-6"><a href="#virtex5-INT-bit-MAIN[21][11]">MAIN[21][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-5"><a href="#virtex5-INT-bit-MAIN[21][12]">MAIN[21][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-4"><a href="#virtex5-INT-bit-MAIN[20][11]">MAIN[20][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-3"><a href="#virtex5-INT-bit-MAIN[18][11]">MAIN[18][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-2"><a href="#virtex5-INT-bit-MAIN[20][12]">MAIN[20][12]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-1"><a href="#virtex5-INT-bit-MAIN[25][11]">MAIN[25][11]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[7]-0"><a href="#virtex5-INT-bit-MAIN[22][13]">MAIN[22][13]</a></td><td>IMUX_IMUX[7]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_N3</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[8]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-10"><a href="#virtex5-INT-bit-MAIN[24][23]">MAIN[24][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-9"><a href="#virtex5-INT-bit-MAIN[25][23]">MAIN[25][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-8"><a href="#virtex5-INT-bit-MAIN[23][21]">MAIN[23][21]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-7"><a href="#virtex5-INT-bit-MAIN[23][22]">MAIN[23][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-6"><a href="#virtex5-INT-bit-MAIN[21][23]">MAIN[21][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-5"><a href="#virtex5-INT-bit-MAIN[20][22]">MAIN[20][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-4"><a href="#virtex5-INT-bit-MAIN[23][23]">MAIN[23][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-3"><a href="#virtex5-INT-bit-MAIN[24][21]">MAIN[24][21]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-2"><a href="#virtex5-INT-bit-MAIN[21][22]">MAIN[21][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-1"><a href="#virtex5-INT-bit-MAIN[18][23]">MAIN[18][23]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[8]-0"><a href="#virtex5-INT-bit-MAIN[19][21]">MAIN[19][21]</a></td><td>IMUX_IMUX[8]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[9]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-10"><a href="#virtex5-INT-bit-MAIN[24][34]">MAIN[24][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-9"><a href="#virtex5-INT-bit-MAIN[23][32]">MAIN[23][32]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-8"><a href="#virtex5-INT-bit-MAIN[25][32]">MAIN[25][32]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-7"><a href="#virtex5-INT-bit-MAIN[22][34]">MAIN[22][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-6"><a href="#virtex5-INT-bit-MAIN[21][32]">MAIN[21][32]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-5"><a href="#virtex5-INT-bit-MAIN[20][33]">MAIN[20][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-4"><a href="#virtex5-INT-bit-MAIN[21][33]">MAIN[21][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-3"><a href="#virtex5-INT-bit-MAIN[18][32]">MAIN[18][32]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-2"><a href="#virtex5-INT-bit-MAIN[18][33]">MAIN[18][33]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-1"><a href="#virtex5-INT-bit-MAIN[24][32]">MAIN[24][32]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[9]-0"><a href="#virtex5-INT-bit-MAIN[23][34]">MAIN[23][34]</a></td><td>IMUX_IMUX[9]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[10]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-10"><a href="#virtex5-INT-bit-MAIN[25][44]">MAIN[25][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-9"><a href="#virtex5-INT-bit-MAIN[22][44]">MAIN[22][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-8"><a href="#virtex5-INT-bit-MAIN[18][42]">MAIN[18][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-7"><a href="#virtex5-INT-bit-MAIN[23][43]">MAIN[23][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-6"><a href="#virtex5-INT-bit-MAIN[21][43]">MAIN[21][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-5"><a href="#virtex5-INT-bit-MAIN[21][44]">MAIN[21][44]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-4"><a href="#virtex5-INT-bit-MAIN[25][43]">MAIN[25][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-3"><a href="#virtex5-INT-bit-MAIN[22][45]">MAIN[22][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-2"><a href="#virtex5-INT-bit-MAIN[20][43]">MAIN[20][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-1"><a href="#virtex5-INT-bit-MAIN[18][43]">MAIN[18][43]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[10]-0"><a href="#virtex5-INT-bit-MAIN[20][44]">MAIN[20][44]</a></td><td>IMUX_IMUX[10]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[11]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-10"><a href="#virtex5-INT-bit-MAIN[25][55]">MAIN[25][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-9"><a href="#virtex5-INT-bit-MAIN[23][54]">MAIN[23][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-8"><a href="#virtex5-INT-bit-MAIN[23][53]">MAIN[23][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-7"><a href="#virtex5-INT-bit-MAIN[24][55]">MAIN[24][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-6"><a href="#virtex5-INT-bit-MAIN[21][55]">MAIN[21][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-5"><a href="#virtex5-INT-bit-MAIN[20][54]">MAIN[20][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-4"><a href="#virtex5-INT-bit-MAIN[21][54]">MAIN[21][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-3"><a href="#virtex5-INT-bit-MAIN[19][53]">MAIN[19][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-2"><a href="#virtex5-INT-bit-MAIN[18][55]">MAIN[18][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-1"><a href="#virtex5-INT-bit-MAIN[23][55]">MAIN[23][55]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[11]-0"><a href="#virtex5-INT-bit-MAIN[24][53]">MAIN[24][53]</a></td><td>IMUX_IMUX[11]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S4</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[12]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-10"><a href="#virtex5-INT-bit-MAIN[24][4]">MAIN[24][4]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-9"><a href="#virtex5-INT-bit-MAIN[23][4]">MAIN[23][4]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-8"><a href="#virtex5-INT-bit-MAIN[19][3]">MAIN[19][3]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-7"><a href="#virtex5-INT-bit-MAIN[24][3]">MAIN[24][3]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-6"><a href="#virtex5-INT-bit-MAIN[21][5]">MAIN[21][5]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-5"><a href="#virtex5-INT-bit-MAIN[21][2]">MAIN[21][2]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-4"><a href="#virtex5-INT-bit-MAIN[25][6]">MAIN[25][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-3"><a href="#virtex5-INT-bit-MAIN[22][3]">MAIN[22][3]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-2"><a href="#virtex5-INT-bit-MAIN[18][4]">MAIN[18][4]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-1"><a href="#virtex5-INT-bit-MAIN[13][0]">MAIN[13][0]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[12]-0"><a href="#virtex5-INT-bit-MAIN[19][4]">MAIN[19][4]</a></td><td>IMUX_IMUX[12]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[13]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-10"><a href="#virtex5-INT-bit-MAIN[18][14]">MAIN[18][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-9"><a href="#virtex5-INT-bit-MAIN[19][14]">MAIN[19][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-8"><a href="#virtex5-INT-bit-MAIN[24][14]">MAIN[24][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-7"><a href="#virtex5-INT-bit-MAIN[22][14]">MAIN[22][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-6"><a href="#virtex5-INT-bit-MAIN[20][13]">MAIN[20][13]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-5"><a href="#virtex5-INT-bit-MAIN[20][15]">MAIN[20][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-4"><a href="#virtex5-INT-bit-MAIN[18][13]">MAIN[18][13]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-3"><a href="#virtex5-INT-bit-MAIN[13][15]">MAIN[13][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-2"><a href="#virtex5-INT-bit-MAIN[19][15]">MAIN[19][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-1"><a href="#virtex5-INT-bit-MAIN[25][13]">MAIN[25][13]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[13]-0"><a href="#virtex5-INT-bit-MAIN[22][15]">MAIN[22][15]</a></td><td>IMUX_IMUX[13]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_N3</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[14]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-10"><a href="#virtex5-INT-bit-MAIN[24][25]">MAIN[24][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-9"><a href="#virtex5-INT-bit-MAIN[23][25]">MAIN[23][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-8"><a href="#virtex5-INT-bit-MAIN[22][25]">MAIN[22][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-7"><a href="#virtex5-INT-bit-MAIN[25][25]">MAIN[25][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-6"><a href="#virtex5-INT-bit-MAIN[20][26]">MAIN[20][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-5"><a href="#virtex5-INT-bit-MAIN[20][24]">MAIN[20][24]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-4"><a href="#virtex5-INT-bit-MAIN[25][26]">MAIN[25][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-3"><a href="#virtex5-INT-bit-MAIN[22][24]">MAIN[22][24]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-2"><a href="#virtex5-INT-bit-MAIN[19][26]">MAIN[19][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-1"><a href="#virtex5-INT-bit-MAIN[19][25]">MAIN[19][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[14]-0"><a href="#virtex5-INT-bit-MAIN[19][24]">MAIN[19][24]</a></td><td>IMUX_IMUX[14]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[15]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-10"><a href="#virtex5-INT-bit-MAIN[23][36]">MAIN[23][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-9"><a href="#virtex5-INT-bit-MAIN[24][35]">MAIN[24][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-8"><a href="#virtex5-INT-bit-MAIN[19][35]">MAIN[19][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-7"><a href="#virtex5-INT-bit-MAIN[24][36]">MAIN[24][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-6"><a href="#virtex5-INT-bit-MAIN[21][37]">MAIN[21][37]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-5"><a href="#virtex5-INT-bit-MAIN[21][34]">MAIN[21][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-4"><a href="#virtex5-INT-bit-MAIN[18][36]">MAIN[18][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-3"><a href="#virtex5-INT-bit-MAIN[19][36]">MAIN[19][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-2"><a href="#virtex5-INT-bit-MAIN[13][32]">MAIN[13][32]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-1"><a href="#virtex5-INT-bit-MAIN[25][38]">MAIN[25][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[15]-0"><a href="#virtex5-INT-bit-MAIN[22][35]">MAIN[22][35]</a></td><td>IMUX_IMUX[15]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[16]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-10"><a href="#virtex5-INT-bit-MAIN[22][46]">MAIN[22][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-9"><a href="#virtex5-INT-bit-MAIN[18][46]">MAIN[18][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-8"><a href="#virtex5-INT-bit-MAIN[19][46]">MAIN[19][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-7"><a href="#virtex5-INT-bit-MAIN[24][46]">MAIN[24][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-6"><a href="#virtex5-INT-bit-MAIN[20][45]">MAIN[20][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-5"><a href="#virtex5-INT-bit-MAIN[20][47]">MAIN[20][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-4"><a href="#virtex5-INT-bit-MAIN[25][45]">MAIN[25][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-3"><a href="#virtex5-INT-bit-MAIN[22][47]">MAIN[22][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-2"><a href="#virtex5-INT-bit-MAIN[18][45]">MAIN[18][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-1"><a href="#virtex5-INT-bit-MAIN[13][47]">MAIN[13][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[16]-0"><a href="#virtex5-INT-bit-MAIN[19][47]">MAIN[19][47]</a></td><td>IMUX_IMUX[16]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[17]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-10"><a href="#virtex5-INT-bit-MAIN[23][57]">MAIN[23][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-9"><a href="#virtex5-INT-bit-MAIN[25][57]">MAIN[25][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-8"><a href="#virtex5-INT-bit-MAIN[22][57]">MAIN[22][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-7"><a href="#virtex5-INT-bit-MAIN[24][57]">MAIN[24][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-6"><a href="#virtex5-INT-bit-MAIN[20][58]">MAIN[20][58]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-5"><a href="#virtex5-INT-bit-MAIN[20][56]">MAIN[20][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-4"><a href="#virtex5-INT-bit-MAIN[19][58]">MAIN[19][58]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-3"><a href="#virtex5-INT-bit-MAIN[19][56]">MAIN[19][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-2"><a href="#virtex5-INT-bit-MAIN[19][57]">MAIN[19][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-1"><a href="#virtex5-INT-bit-MAIN[25][58]">MAIN[25][58]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[17]-0"><a href="#virtex5-INT-bit-MAIN[22][56]">MAIN[22][56]</a></td><td>IMUX_IMUX[17]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S4</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[18]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-10"><a href="#virtex5-INT-bit-MAIN[25][4]">MAIN[25][4]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-9"><a href="#virtex5-INT-bit-MAIN[22][4]">MAIN[22][4]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-8"><a href="#virtex5-INT-bit-MAIN[23][3]">MAIN[23][3]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-7"><a href="#virtex5-INT-bit-MAIN[18][2]">MAIN[18][2]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-6"><a href="#virtex5-INT-bit-MAIN[21][3]">MAIN[21][3]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-5"><a href="#virtex5-INT-bit-MAIN[21][4]">MAIN[21][4]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-4"><a href="#virtex5-INT-bit-MAIN[25][3]">MAIN[25][3]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-3"><a href="#virtex5-INT-bit-MAIN[22][5]">MAIN[22][5]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-2"><a href="#virtex5-INT-bit-MAIN[20][3]">MAIN[20][3]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-1"><a href="#virtex5-INT-bit-MAIN[20][4]">MAIN[20][4]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[18]-0"><a href="#virtex5-INT-bit-MAIN[18][3]">MAIN[18][3]</a></td><td>IMUX_IMUX[18]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[12]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[18]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[19]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-10"><a href="#virtex5-INT-bit-MAIN[25][15]">MAIN[25][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-9"><a href="#virtex5-INT-bit-MAIN[23][13]">MAIN[23][13]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-8"><a href="#virtex5-INT-bit-MAIN[23][14]">MAIN[23][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-7"><a href="#virtex5-INT-bit-MAIN[24][15]">MAIN[24][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-6"><a href="#virtex5-INT-bit-MAIN[21][15]">MAIN[21][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-5"><a href="#virtex5-INT-bit-MAIN[20][14]">MAIN[20][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-4"><a href="#virtex5-INT-bit-MAIN[21][14]">MAIN[21][14]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-3"><a href="#virtex5-INT-bit-MAIN[18][15]">MAIN[18][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-2"><a href="#virtex5-INT-bit-MAIN[19][13]">MAIN[19][13]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-1"><a href="#virtex5-INT-bit-MAIN[23][15]">MAIN[23][15]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[19]-0"><a href="#virtex5-INT-bit-MAIN[24][13]">MAIN[24][13]</a></td><td>IMUX_IMUX[19]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_N3</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[5]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[20]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-10"><a href="#virtex5-INT-bit-MAIN[22][26]">MAIN[22][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-9"><a href="#virtex5-INT-bit-MAIN[24][26]">MAIN[24][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-8"><a href="#virtex5-INT-bit-MAIN[23][24]">MAIN[23][24]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-7"><a href="#virtex5-INT-bit-MAIN[25][24]">MAIN[25][24]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-6"><a href="#virtex5-INT-bit-MAIN[21][24]">MAIN[21][24]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-5"><a href="#virtex5-INT-bit-MAIN[20][25]">MAIN[20][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-4"><a href="#virtex5-INT-bit-MAIN[24][24]">MAIN[24][24]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-3"><a href="#virtex5-INT-bit-MAIN[23][26]">MAIN[23][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-2"><a href="#virtex5-INT-bit-MAIN[21][25]">MAIN[21][25]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-1"><a href="#virtex5-INT-bit-MAIN[18][24]">MAIN[18][24]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[20]-0"><a href="#virtex5-INT-bit-MAIN[18][25]">MAIN[18][25]</a></td><td>IMUX_IMUX[20]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[23]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[21]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-10"><a href="#virtex5-INT-bit-MAIN[22][36]">MAIN[22][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-9"><a href="#virtex5-INT-bit-MAIN[18][34]">MAIN[18][34]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-8"><a href="#virtex5-INT-bit-MAIN[23][35]">MAIN[23][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-7"><a href="#virtex5-INT-bit-MAIN[25][36]">MAIN[25][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-6"><a href="#virtex5-INT-bit-MAIN[21][35]">MAIN[21][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-5"><a href="#virtex5-INT-bit-MAIN[21][36]">MAIN[21][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-4"><a href="#virtex5-INT-bit-MAIN[20][35]">MAIN[20][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-3"><a href="#virtex5-INT-bit-MAIN[18][35]">MAIN[18][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-2"><a href="#virtex5-INT-bit-MAIN[20][36]">MAIN[20][36]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-1"><a href="#virtex5-INT-bit-MAIN[25][35]">MAIN[25][35]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[21]-0"><a href="#virtex5-INT-bit-MAIN[22][37]">MAIN[22][37]</a></td><td>IMUX_IMUX[21]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[16]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[14]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[22]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-10"><a href="#virtex5-INT-bit-MAIN[24][47]">MAIN[24][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-9"><a href="#virtex5-INT-bit-MAIN[25][47]">MAIN[25][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-8"><a href="#virtex5-INT-bit-MAIN[23][45]">MAIN[23][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-7"><a href="#virtex5-INT-bit-MAIN[23][46]">MAIN[23][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-6"><a href="#virtex5-INT-bit-MAIN[21][47]">MAIN[21][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-5"><a href="#virtex5-INT-bit-MAIN[20][46]">MAIN[20][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-4"><a href="#virtex5-INT-bit-MAIN[23][47]">MAIN[23][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-3"><a href="#virtex5-INT-bit-MAIN[24][45]">MAIN[24][45]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-2"><a href="#virtex5-INT-bit-MAIN[21][46]">MAIN[21][46]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-1"><a href="#virtex5-INT-bit-MAIN[18][47]">MAIN[18][47]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[22]-0"><a href="#virtex5-INT-bit-MAIN[19][45]">MAIN[19][45]</a></td><td>IMUX_IMUX[22]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[7]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[2]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[23]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-10"><a href="#virtex5-INT-bit-MAIN[24][58]">MAIN[24][58]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-9"><a href="#virtex5-INT-bit-MAIN[25][56]">MAIN[25][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-8"><a href="#virtex5-INT-bit-MAIN[23][56]">MAIN[23][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-7"><a href="#virtex5-INT-bit-MAIN[22][58]">MAIN[22][58]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-6"><a href="#virtex5-INT-bit-MAIN[21][56]">MAIN[21][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-5"><a href="#virtex5-INT-bit-MAIN[20][57]">MAIN[20][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-4"><a href="#virtex5-INT-bit-MAIN[21][57]">MAIN[21][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-3"><a href="#virtex5-INT-bit-MAIN[18][57]">MAIN[18][57]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-2"><a href="#virtex5-INT-bit-MAIN[18][56]">MAIN[18][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-1"><a href="#virtex5-INT-bit-MAIN[24][56]">MAIN[24][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[23]-0"><a href="#virtex5-INT-bit-MAIN[23][58]">MAIN[23][58]</a></td><td>IMUX_IMUX[23]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[11]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S4</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[21]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[24]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-10"><a href="#virtex5-INT-bit-MAIN[22][6]">MAIN[22][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-9"><a href="#virtex5-INT-bit-MAIN[18][6]">MAIN[18][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-8"><a href="#virtex5-INT-bit-MAIN[24][6]">MAIN[24][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-7"><a href="#virtex5-INT-bit-MAIN[19][6]">MAIN[19][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-6"><a href="#virtex5-INT-bit-MAIN[20][5]">MAIN[20][5]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-5"><a href="#virtex5-INT-bit-MAIN[20][7]">MAIN[20][7]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-4"><a href="#virtex5-INT-bit-MAIN[25][5]">MAIN[25][5]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-3"><a href="#virtex5-INT-bit-MAIN[22][7]">MAIN[22][7]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-2"><a href="#virtex5-INT-bit-MAIN[18][5]">MAIN[18][5]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-1"><a href="#virtex5-INT-bit-MAIN[19][7]">MAIN[19][7]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[24]-0"><a href="#virtex5-INT-bit-MAIN[13][7]">MAIN[13][7]</a></td><td>IMUX_IMUX[24]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[25]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-10"><a href="#virtex5-INT-bit-MAIN[23][17]">MAIN[23][17]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-9"><a href="#virtex5-INT-bit-MAIN[22][17]">MAIN[22][17]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-8"><a href="#virtex5-INT-bit-MAIN[25][17]">MAIN[25][17]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-7"><a href="#virtex5-INT-bit-MAIN[24][17]">MAIN[24][17]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-6"><a href="#virtex5-INT-bit-MAIN[20][18]">MAIN[20][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-5"><a href="#virtex5-INT-bit-MAIN[20][16]">MAIN[20][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-4"><a href="#virtex5-INT-bit-MAIN[19][18]">MAIN[19][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-3"><a href="#virtex5-INT-bit-MAIN[19][17]">MAIN[19][17]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-2"><a href="#virtex5-INT-bit-MAIN[19][16]">MAIN[19][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-1"><a href="#virtex5-INT-bit-MAIN[25][18]">MAIN[25][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[25]-0"><a href="#virtex5-INT-bit-MAIN[22][16]">MAIN[22][16]</a></td><td>IMUX_IMUX[25]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_N3</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[26]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-10"><a href="#virtex5-INT-bit-MAIN[24][28]">MAIN[24][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-9"><a href="#virtex5-INT-bit-MAIN[23][28]">MAIN[23][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-8"><a href="#virtex5-INT-bit-MAIN[24][27]">MAIN[24][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-7"><a href="#virtex5-INT-bit-MAIN[19][27]">MAIN[19][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-6"><a href="#virtex5-INT-bit-MAIN[21][29]">MAIN[21][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-5"><a href="#virtex5-INT-bit-MAIN[21][26]">MAIN[21][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-4"><a href="#virtex5-INT-bit-MAIN[25][30]">MAIN[25][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-3"><a href="#virtex5-INT-bit-MAIN[22][27]">MAIN[22][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-2"><a href="#virtex5-INT-bit-MAIN[18][28]">MAIN[18][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-1"><a href="#virtex5-INT-bit-MAIN[19][28]">MAIN[19][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[26]-0"><a href="#virtex5-INT-bit-MAIN[13][24]">MAIN[13][24]</a></td><td>IMUX_IMUX[26]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[27]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-10"><a href="#virtex5-INT-bit-MAIN[18][38]">MAIN[18][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-9"><a href="#virtex5-INT-bit-MAIN[19][38]">MAIN[19][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-8"><a href="#virtex5-INT-bit-MAIN[24][38]">MAIN[24][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-7"><a href="#virtex5-INT-bit-MAIN[22][38]">MAIN[22][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-6"><a href="#virtex5-INT-bit-MAIN[20][37]">MAIN[20][37]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-5"><a href="#virtex5-INT-bit-MAIN[20][39]">MAIN[20][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-4"><a href="#virtex5-INT-bit-MAIN[18][37]">MAIN[18][37]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-3"><a href="#virtex5-INT-bit-MAIN[13][39]">MAIN[13][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-2"><a href="#virtex5-INT-bit-MAIN[19][39]">MAIN[19][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-1"><a href="#virtex5-INT-bit-MAIN[25][37]">MAIN[25][37]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[27]-0"><a href="#virtex5-INT-bit-MAIN[22][39]">MAIN[22][39]</a></td><td>IMUX_IMUX[27]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[28]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-10"><a href="#virtex5-INT-bit-MAIN[24][49]">MAIN[24][49]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-9"><a href="#virtex5-INT-bit-MAIN[23][49]">MAIN[23][49]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-8"><a href="#virtex5-INT-bit-MAIN[22][49]">MAIN[22][49]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-7"><a href="#virtex5-INT-bit-MAIN[25][49]">MAIN[25][49]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-6"><a href="#virtex5-INT-bit-MAIN[20][50]">MAIN[20][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-5"><a href="#virtex5-INT-bit-MAIN[20][48]">MAIN[20][48]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-4"><a href="#virtex5-INT-bit-MAIN[25][50]">MAIN[25][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-3"><a href="#virtex5-INT-bit-MAIN[22][48]">MAIN[22][48]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-2"><a href="#virtex5-INT-bit-MAIN[19][50]">MAIN[19][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-1"><a href="#virtex5-INT-bit-MAIN[19][49]">MAIN[19][49]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[28]-0"><a href="#virtex5-INT-bit-MAIN[19][48]">MAIN[19][48]</a></td><td>IMUX_IMUX[28]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[29]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-10"><a href="#virtex5-INT-bit-MAIN[23][60]">MAIN[23][60]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-9"><a href="#virtex5-INT-bit-MAIN[19][59]">MAIN[19][59]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-8"><a href="#virtex5-INT-bit-MAIN[24][59]">MAIN[24][59]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-7"><a href="#virtex5-INT-bit-MAIN[24][60]">MAIN[24][60]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-6"><a href="#virtex5-INT-bit-MAIN[21][61]">MAIN[21][61]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-5"><a href="#virtex5-INT-bit-MAIN[21][58]">MAIN[21][58]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-4"><a href="#virtex5-INT-bit-MAIN[18][60]">MAIN[18][60]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-3"><a href="#virtex5-INT-bit-MAIN[13][56]">MAIN[13][56]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-2"><a href="#virtex5-INT-bit-MAIN[19][60]">MAIN[19][60]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-1"><a href="#virtex5-INT-bit-MAIN[25][62]">MAIN[25][62]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[29]-0"><a href="#virtex5-INT-bit-MAIN[22][59]">MAIN[22][59]</a></td><td>IMUX_IMUX[29]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S4</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[30]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-10"><a href="#virtex5-INT-bit-MAIN[24][7]">MAIN[24][7]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-9"><a href="#virtex5-INT-bit-MAIN[25][7]">MAIN[25][7]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-8"><a href="#virtex5-INT-bit-MAIN[23][6]">MAIN[23][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-7"><a href="#virtex5-INT-bit-MAIN[23][5]">MAIN[23][5]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-6"><a href="#virtex5-INT-bit-MAIN[21][7]">MAIN[21][7]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-5"><a href="#virtex5-INT-bit-MAIN[20][6]">MAIN[20][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-4"><a href="#virtex5-INT-bit-MAIN[23][7]">MAIN[23][7]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-3"><a href="#virtex5-INT-bit-MAIN[24][5]">MAIN[24][5]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-2"><a href="#virtex5-INT-bit-MAIN[21][6]">MAIN[21][6]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-1"><a href="#virtex5-INT-bit-MAIN[19][5]">MAIN[19][5]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[30]-0"><a href="#virtex5-INT-bit-MAIN[18][7]">MAIN[18][7]</a></td><td>IMUX_IMUX[30]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[31]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-10"><a href="#virtex5-INT-bit-MAIN[24][18]">MAIN[24][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-9"><a href="#virtex5-INT-bit-MAIN[23][16]">MAIN[23][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-8"><a href="#virtex5-INT-bit-MAIN[25][16]">MAIN[25][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-7"><a href="#virtex5-INT-bit-MAIN[22][18]">MAIN[22][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-6"><a href="#virtex5-INT-bit-MAIN[21][16]">MAIN[21][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-5"><a href="#virtex5-INT-bit-MAIN[20][17]">MAIN[20][17]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-4"><a href="#virtex5-INT-bit-MAIN[21][17]">MAIN[21][17]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-3"><a href="#virtex5-INT-bit-MAIN[18][16]">MAIN[18][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-2"><a href="#virtex5-INT-bit-MAIN[18][17]">MAIN[18][17]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-1"><a href="#virtex5-INT-bit-MAIN[24][16]">MAIN[24][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[31]-0"><a href="#virtex5-INT-bit-MAIN[23][18]">MAIN[23][18]</a></td><td>IMUX_IMUX[31]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_N3</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[32]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-10"><a href="#virtex5-INT-bit-MAIN[25][28]">MAIN[25][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-9"><a href="#virtex5-INT-bit-MAIN[22][28]">MAIN[22][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-8"><a href="#virtex5-INT-bit-MAIN[18][26]">MAIN[18][26]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-7"><a href="#virtex5-INT-bit-MAIN[23][27]">MAIN[23][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-6"><a href="#virtex5-INT-bit-MAIN[21][27]">MAIN[21][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-5"><a href="#virtex5-INT-bit-MAIN[21][28]">MAIN[21][28]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-4"><a href="#virtex5-INT-bit-MAIN[25][27]">MAIN[25][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-3"><a href="#virtex5-INT-bit-MAIN[22][29]">MAIN[22][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-2"><a href="#virtex5-INT-bit-MAIN[20][27]">MAIN[20][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-1"><a href="#virtex5-INT-bit-MAIN[18][27]">MAIN[18][27]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[32]-0"><a href="#virtex5-INT-bit-MAIN[20][28]">MAIN[20][28]</a></td><td>IMUX_IMUX[32]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[33]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-10"><a href="#virtex5-INT-bit-MAIN[25][39]">MAIN[25][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-9"><a href="#virtex5-INT-bit-MAIN[23][37]">MAIN[23][37]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-8"><a href="#virtex5-INT-bit-MAIN[23][38]">MAIN[23][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-7"><a href="#virtex5-INT-bit-MAIN[24][39]">MAIN[24][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-6"><a href="#virtex5-INT-bit-MAIN[21][39]">MAIN[21][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-5"><a href="#virtex5-INT-bit-MAIN[20][38]">MAIN[20][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-4"><a href="#virtex5-INT-bit-MAIN[21][38]">MAIN[21][38]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-3"><a href="#virtex5-INT-bit-MAIN[18][39]">MAIN[18][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-2"><a href="#virtex5-INT-bit-MAIN[19][37]">MAIN[19][37]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-1"><a href="#virtex5-INT-bit-MAIN[23][39]">MAIN[23][39]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[33]-0"><a href="#virtex5-INT-bit-MAIN[24][37]">MAIN[24][37]</a></td><td>IMUX_IMUX[33]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[34]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-10"><a href="#virtex5-INT-bit-MAIN[22][50]">MAIN[22][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-9"><a href="#virtex5-INT-bit-MAIN[24][50]">MAIN[24][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-8"><a href="#virtex5-INT-bit-MAIN[23][48]">MAIN[23][48]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-7"><a href="#virtex5-INT-bit-MAIN[25][48]">MAIN[25][48]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-6"><a href="#virtex5-INT-bit-MAIN[21][48]">MAIN[21][48]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-5"><a href="#virtex5-INT-bit-MAIN[20][49]">MAIN[20][49]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-4"><a href="#virtex5-INT-bit-MAIN[24][48]">MAIN[24][48]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-3"><a href="#virtex5-INT-bit-MAIN[23][50]">MAIN[23][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-2"><a href="#virtex5-INT-bit-MAIN[21][49]">MAIN[21][49]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-1"><a href="#virtex5-INT-bit-MAIN[18][48]">MAIN[18][48]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[34]-0"><a href="#virtex5-INT-bit-MAIN[18][49]">MAIN[18][49]</a></td><td>IMUX_IMUX[34]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[35]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-10"><a href="#virtex5-INT-bit-MAIN[22][60]">MAIN[22][60]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-9"><a href="#virtex5-INT-bit-MAIN[23][59]">MAIN[23][59]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-8"><a href="#virtex5-INT-bit-MAIN[18][58]">MAIN[18][58]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-7"><a href="#virtex5-INT-bit-MAIN[25][60]">MAIN[25][60]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-6"><a href="#virtex5-INT-bit-MAIN[21][59]">MAIN[21][59]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-5"><a href="#virtex5-INT-bit-MAIN[21][60]">MAIN[21][60]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-4"><a href="#virtex5-INT-bit-MAIN[20][59]">MAIN[20][59]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-3"><a href="#virtex5-INT-bit-MAIN[20][60]">MAIN[20][60]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-2"><a href="#virtex5-INT-bit-MAIN[18][59]">MAIN[18][59]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-1"><a href="#virtex5-INT-bit-MAIN[25][59]">MAIN[25][59]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[35]-0"><a href="#virtex5-INT-bit-MAIN[22][61]">MAIN[22][61]</a></td><td>IMUX_IMUX[35]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S4</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[36]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-10"><a href="#virtex5-INT-bit-MAIN[24][9]">MAIN[24][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-9"><a href="#virtex5-INT-bit-MAIN[23][9]">MAIN[23][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-8"><a href="#virtex5-INT-bit-MAIN[25][9]">MAIN[25][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-7"><a href="#virtex5-INT-bit-MAIN[22][9]">MAIN[22][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-6"><a href="#virtex5-INT-bit-MAIN[20][10]">MAIN[20][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-5"><a href="#virtex5-INT-bit-MAIN[20][8]">MAIN[20][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-4"><a href="#virtex5-INT-bit-MAIN[25][10]">MAIN[25][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-3"><a href="#virtex5-INT-bit-MAIN[22][8]">MAIN[22][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-2"><a href="#virtex5-INT-bit-MAIN[19][10]">MAIN[19][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-1"><a href="#virtex5-INT-bit-MAIN[19][8]">MAIN[19][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[36]-0"><a href="#virtex5-INT-bit-MAIN[19][9]">MAIN[19][9]</a></td><td>IMUX_IMUX[36]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[37]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-10"><a href="#virtex5-INT-bit-MAIN[23][20]">MAIN[23][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-9"><a href="#virtex5-INT-bit-MAIN[24][19]">MAIN[24][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-8"><a href="#virtex5-INT-bit-MAIN[19][19]">MAIN[19][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-7"><a href="#virtex5-INT-bit-MAIN[24][20]">MAIN[24][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-6"><a href="#virtex5-INT-bit-MAIN[21][21]">MAIN[21][21]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-5"><a href="#virtex5-INT-bit-MAIN[21][18]">MAIN[21][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-4"><a href="#virtex5-INT-bit-MAIN[18][20]">MAIN[18][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-3"><a href="#virtex5-INT-bit-MAIN[19][20]">MAIN[19][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-2"><a href="#virtex5-INT-bit-MAIN[13][16]">MAIN[13][16]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-1"><a href="#virtex5-INT-bit-MAIN[25][22]">MAIN[25][22]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[37]-0"><a href="#virtex5-INT-bit-MAIN[22][19]">MAIN[22][19]</a></td><td>IMUX_IMUX[37]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_N3</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[38]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-10"><a href="#virtex5-INT-bit-MAIN[22][30]">MAIN[22][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-9"><a href="#virtex5-INT-bit-MAIN[18][30]">MAIN[18][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-8"><a href="#virtex5-INT-bit-MAIN[19][30]">MAIN[19][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-7"><a href="#virtex5-INT-bit-MAIN[24][30]">MAIN[24][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-6"><a href="#virtex5-INT-bit-MAIN[20][29]">MAIN[20][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-5"><a href="#virtex5-INT-bit-MAIN[20][31]">MAIN[20][31]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-4"><a href="#virtex5-INT-bit-MAIN[25][29]">MAIN[25][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-3"><a href="#virtex5-INT-bit-MAIN[22][31]">MAIN[22][31]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-2"><a href="#virtex5-INT-bit-MAIN[18][29]">MAIN[18][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-1"><a href="#virtex5-INT-bit-MAIN[13][31]">MAIN[13][31]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[38]-0"><a href="#virtex5-INT-bit-MAIN[19][31]">MAIN[19][31]</a></td><td>IMUX_IMUX[38]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[39]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-10"><a href="#virtex5-INT-bit-MAIN[23][41]">MAIN[23][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-9"><a href="#virtex5-INT-bit-MAIN[22][41]">MAIN[22][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-8"><a href="#virtex5-INT-bit-MAIN[25][41]">MAIN[25][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-7"><a href="#virtex5-INT-bit-MAIN[24][41]">MAIN[24][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-6"><a href="#virtex5-INT-bit-MAIN[20][42]">MAIN[20][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-5"><a href="#virtex5-INT-bit-MAIN[20][40]">MAIN[20][40]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-4"><a href="#virtex5-INT-bit-MAIN[19][42]">MAIN[19][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-3"><a href="#virtex5-INT-bit-MAIN[19][41]">MAIN[19][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-2"><a href="#virtex5-INT-bit-MAIN[19][40]">MAIN[19][40]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-1"><a href="#virtex5-INT-bit-MAIN[25][42]">MAIN[25][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[39]-0"><a href="#virtex5-INT-bit-MAIN[22][40]">MAIN[22][40]</a></td><td>IMUX_IMUX[39]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[40]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-10"><a href="#virtex5-INT-bit-MAIN[24][52]">MAIN[24][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-9"><a href="#virtex5-INT-bit-MAIN[23][52]">MAIN[23][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-8"><a href="#virtex5-INT-bit-MAIN[24][51]">MAIN[24][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-7"><a href="#virtex5-INT-bit-MAIN[19][51]">MAIN[19][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-6"><a href="#virtex5-INT-bit-MAIN[21][53]">MAIN[21][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-5"><a href="#virtex5-INT-bit-MAIN[21][50]">MAIN[21][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-4"><a href="#virtex5-INT-bit-MAIN[25][54]">MAIN[25][54]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-3"><a href="#virtex5-INT-bit-MAIN[22][51]">MAIN[22][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-2"><a href="#virtex5-INT-bit-MAIN[18][52]">MAIN[18][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-1"><a href="#virtex5-INT-bit-MAIN[19][52]">MAIN[19][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[40]-0"><a href="#virtex5-INT-bit-MAIN[13][48]">MAIN[13][48]</a></td><td>IMUX_IMUX[40]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[41]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-10"><a href="#virtex5-INT-bit-MAIN[18][62]">MAIN[18][62]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-9"><a href="#virtex5-INT-bit-MAIN[24][62]">MAIN[24][62]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-8"><a href="#virtex5-INT-bit-MAIN[19][62]">MAIN[19][62]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-7"><a href="#virtex5-INT-bit-MAIN[22][62]">MAIN[22][62]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-6"><a href="#virtex5-INT-bit-MAIN[20][61]">MAIN[20][61]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-5"><a href="#virtex5-INT-bit-MAIN[20][63]">MAIN[20][63]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-4"><a href="#virtex5-INT-bit-MAIN[18][61]">MAIN[18][61]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-3"><a href="#virtex5-INT-bit-MAIN[19][63]">MAIN[19][63]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-2"><a href="#virtex5-INT-bit-MAIN[13][63]">MAIN[13][63]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-1"><a href="#virtex5-INT-bit-MAIN[25][61]">MAIN[25][61]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[41]-0"><a href="#virtex5-INT-bit-MAIN[22][63]">MAIN[22][63]</a></td><td>IMUX_IMUX[41]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S4</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[42]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-10"><a href="#virtex5-INT-bit-MAIN[22][10]">MAIN[22][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-9"><a href="#virtex5-INT-bit-MAIN[24][10]">MAIN[24][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-8"><a href="#virtex5-INT-bit-MAIN[25][8]">MAIN[25][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-7"><a href="#virtex5-INT-bit-MAIN[23][8]">MAIN[23][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-6"><a href="#virtex5-INT-bit-MAIN[21][8]">MAIN[21][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-5"><a href="#virtex5-INT-bit-MAIN[20][9]">MAIN[20][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-4"><a href="#virtex5-INT-bit-MAIN[24][8]">MAIN[24][8]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-3"><a href="#virtex5-INT-bit-MAIN[23][10]">MAIN[23][10]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-2"><a href="#virtex5-INT-bit-MAIN[21][9]">MAIN[21][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-1"><a href="#virtex5-INT-bit-MAIN[18][9]">MAIN[18][9]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[42]-0"><a href="#virtex5-INT-bit-MAIN[18][8]">MAIN[18][8]</a></td><td>IMUX_IMUX[42]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0_N5</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0_N2</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2_N2</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[8]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SW2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1_N2</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[22]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[43]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-10"><a href="#virtex5-INT-bit-MAIN[22][20]">MAIN[22][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-9"><a href="#virtex5-INT-bit-MAIN[18][18]">MAIN[18][18]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-8"><a href="#virtex5-INT-bit-MAIN[23][19]">MAIN[23][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-7"><a href="#virtex5-INT-bit-MAIN[25][20]">MAIN[25][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-6"><a href="#virtex5-INT-bit-MAIN[21][19]">MAIN[21][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-5"><a href="#virtex5-INT-bit-MAIN[21][20]">MAIN[21][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-4"><a href="#virtex5-INT-bit-MAIN[20][19]">MAIN[20][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-3"><a href="#virtex5-INT-bit-MAIN[18][19]">MAIN[18][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-2"><a href="#virtex5-INT-bit-MAIN[20][20]">MAIN[20][20]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-1"><a href="#virtex5-INT-bit-MAIN[25][19]">MAIN[25][19]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[43]-0"><a href="#virtex5-INT-bit-MAIN[22][21]">MAIN[22][21]</a></td><td>IMUX_IMUX[43]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[0]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_N3</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_N7</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[44]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-10"><a href="#virtex5-INT-bit-MAIN[24][31]">MAIN[24][31]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-9"><a href="#virtex5-INT-bit-MAIN[25][31]">MAIN[25][31]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-8"><a href="#virtex5-INT-bit-MAIN[23][29]">MAIN[23][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-7"><a href="#virtex5-INT-bit-MAIN[23][30]">MAIN[23][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-6"><a href="#virtex5-INT-bit-MAIN[21][31]">MAIN[21][31]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-5"><a href="#virtex5-INT-bit-MAIN[20][30]">MAIN[20][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-4"><a href="#virtex5-INT-bit-MAIN[23][31]">MAIN[23][31]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-3"><a href="#virtex5-INT-bit-MAIN[24][29]">MAIN[24][29]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-2"><a href="#virtex5-INT-bit-MAIN[21][30]">MAIN[21][30]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-1"><a href="#virtex5-INT-bit-MAIN[18][31]">MAIN[18][31]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[44]-0"><a href="#virtex5-INT-bit-MAIN[19][29]">MAIN[19][29]</a></td><td>IMUX_IMUX[44]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[4]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_N7</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[19]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[13]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[45]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-10"><a href="#virtex5-INT-bit-MAIN[24][42]">MAIN[24][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-9"><a href="#virtex5-INT-bit-MAIN[23][40]">MAIN[23][40]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-8"><a href="#virtex5-INT-bit-MAIN[25][40]">MAIN[25][40]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-7"><a href="#virtex5-INT-bit-MAIN[22][42]">MAIN[22][42]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-6"><a href="#virtex5-INT-bit-MAIN[21][40]">MAIN[21][40]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-5"><a href="#virtex5-INT-bit-MAIN[20][41]">MAIN[20][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-4"><a href="#virtex5-INT-bit-MAIN[21][41]">MAIN[21][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-3"><a href="#virtex5-INT-bit-MAIN[18][40]">MAIN[18][40]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-2"><a href="#virtex5-INT-bit-MAIN[18][41]">MAIN[18][41]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-1"><a href="#virtex5-INT-bit-MAIN[24][40]">MAIN[24][40]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[45]-0"><a href="#virtex5-INT-bit-MAIN[23][42]">MAIN[23][42]</a></td><td>IMUX_IMUX[45]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NW1[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[20]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[6]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[4]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[10]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[46]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-10"><a href="#virtex5-INT-bit-MAIN[25][52]">MAIN[25][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-9"><a href="#virtex5-INT-bit-MAIN[22][52]">MAIN[22][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-8"><a href="#virtex5-INT-bit-MAIN[18][50]">MAIN[18][50]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-7"><a href="#virtex5-INT-bit-MAIN[23][51]">MAIN[23][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-6"><a href="#virtex5-INT-bit-MAIN[21][51]">MAIN[21][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-5"><a href="#virtex5-INT-bit-MAIN[21][52]">MAIN[21][52]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-4"><a href="#virtex5-INT-bit-MAIN[25][51]">MAIN[25][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-3"><a href="#virtex5-INT-bit-MAIN[22][53]">MAIN[22][53]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-2"><a href="#virtex5-INT-bit-MAIN[20][51]">MAIN[20][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-1"><a href="#virtex5-INT-bit-MAIN[18][51]">MAIN[18][51]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[46]-0"><a href="#virtex5-INT-bit-MAIN[20][52]">MAIN[20][52]</a></td><td>IMUX_IMUX[46]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW0[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WS2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[3]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW0[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_WN1[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WW2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WW1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW2[1]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_SS2[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SS1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_SE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_SW2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NE1[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_ES2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INT switchbox INT muxes IMUX_IMUX[47]</caption>
<thead>
<tr><th colspan="11">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-10"><a href="#virtex5-INT-bit-MAIN[25][63]">MAIN[25][63]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-9"><a href="#virtex5-INT-bit-MAIN[23][62]">MAIN[23][62]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-8"><a href="#virtex5-INT-bit-MAIN[23][61]">MAIN[23][61]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-7"><a href="#virtex5-INT-bit-MAIN[24][63]">MAIN[24][63]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-6"><a href="#virtex5-INT-bit-MAIN[21][63]">MAIN[21][63]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-5"><a href="#virtex5-INT-bit-MAIN[20][62]">MAIN[20][62]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-4"><a href="#virtex5-INT-bit-MAIN[21][62]">MAIN[21][62]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-3"><a href="#virtex5-INT-bit-MAIN[19][61]">MAIN[19][61]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-2"><a href="#virtex5-INT-bit-MAIN[18][63]">MAIN[18][63]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-1"><a href="#virtex5-INT-bit-MAIN[23][63]">MAIN[23][63]</a></td><td id="virtex5-INT-INT-mux-IMUX_IMUX[47]-0"><a href="#virtex5-INT-bit-MAIN[24][61]">MAIN[24][61]</a></td><td>IMUX_IMUX[47]</td></tr>

<tr><th colspan="11"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PULLUP</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_WS1_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_WN2_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_NW1[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_NE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SE2[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE_S0</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[15]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN0[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE0_S3</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE1[5]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_EN2[2]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_CTRL_BOUNCE[1]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[3]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN0_S0</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE2[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE0[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_ES1[2]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_BYP_BOUNCE_S4</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>DBL_NN2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>DBL_NN1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>DBL_EE1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>DBL_EE2[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>DBL_SW1[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>IMUX_FAN_BOUNCE[5]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>OUT[17]</td></tr>

</tbody>

</table>
</div>

<h3 id="bitstream"><a class="header" href="#bitstream">Bitstream</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex5 INT rect MAIN</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="28">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
<th>F20</th>
<th>F21</th>
<th>F22</th>
<th>F23</th>
<th>F24</th>
<th>F25</th>
<th>F26</th>
<th>F27</th>
</tr>

</thead>

<tbody>
<tr><td>B63</td>
<td id="virtex5-INT-bit-MAIN[0][63]" title="MAIN[0][63]">
<a href="#virtex5-INT-INT-mux-PENT_WW0_S0-1">INT: mux PENT_WW0_S0 bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][63]" title="MAIN[1][63]">
<a href="#virtex5-INT-INT-mux-PENT_WW0_S0-0">INT: mux PENT_WW0_S0 bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][63]" title="MAIN[2][63]">
<a href="#virtex5-INT-INT-mux-PENT_WW0_S0-3">INT: mux PENT_WW0_S0 bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][63]" title="MAIN[3][63]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[2]-3">INT: mux PENT_NW0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][63]" title="MAIN[4][63]">
<a href="#virtex5-INT-INT-mux-PENT_WW0_S0-5">INT: mux PENT_WW0_S0 bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][63]" title="MAIN[5][63]">
<a href="#virtex5-INT-INT-mux-PENT_WW0_S0-4">INT: mux PENT_WW0_S0 bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][63]" title="MAIN[6][63]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[2]-3">INT: mux DBL_NW0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][63]" title="MAIN[7][63]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_S0-2">INT: mux DBL_WW0_S0 bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][63]" title="MAIN[8][63]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_S0-6">INT: mux DBL_WW0_S0 bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][63]" title="MAIN[9][63]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_S0-7">INT: mux DBL_WW0_S0 bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][63]" title="MAIN[10][63]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[2]-1">INT: mux DBL_NW0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][63]" title="MAIN[11][63]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_S0-0">INT: mux DBL_WW0_S0 bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][63]" title="MAIN[12][63]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_S0-5">INT: mux DBL_WW0_S0 bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][63]" title="MAIN[13][63]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-2">INT: mux IMUX_IMUX[41] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][63]" title="MAIN[14][63]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[7]-1">INT: mux IMUX_FAN[7] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][63]" title="MAIN[15][63]">
<a href="#virtex5-INT-INT-mux-LV[0]-6">INT: mux LV[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][63]" title="MAIN[16][63]">
<a href="#virtex5-INT-INT-mux-LH[0]-6">INT: mux LH[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][63]" title="MAIN[17][63]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[6]-3">INT: mux IMUX_FAN[6] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][63]" title="MAIN[18][63]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-2">INT: mux IMUX_IMUX[47] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][63]" title="MAIN[19][63]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-3">INT: mux IMUX_IMUX[41] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][63]" title="MAIN[20][63]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-5">INT: mux IMUX_IMUX[41] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][63]" title="MAIN[21][63]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-6">INT: mux IMUX_IMUX[47] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][63]" title="MAIN[22][63]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-0">INT: mux IMUX_IMUX[41] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][63]" title="MAIN[23][63]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-1">INT: mux IMUX_IMUX[47] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][63]" title="MAIN[24][63]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-7">INT: mux IMUX_IMUX[47] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][63]" title="MAIN[25][63]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-10">INT: mux IMUX_IMUX[47] bit 10</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B62</td>
<td id="virtex5-INT-bit-MAIN[0][62]" title="MAIN[0][62]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[2]-4">INT: mux PENT_NW0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][62]" title="MAIN[1][62]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[2]-6">INT: mux PENT_NW0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][62]" title="MAIN[2][62]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[2]-0">INT: mux PENT_NW0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][62]" title="MAIN[3][62]">
<a href="#virtex5-INT-INT-mux-PENT_WW0_S0-2">INT: mux PENT_WW0_S0 bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][62]" title="MAIN[4][62]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[2]-5">INT: mux PENT_NW0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][62]" title="MAIN[5][62]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[2]-7">INT: mux PENT_NW0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][62]" title="MAIN[6][62]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[2]-6">INT: mux DBL_NW0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][62]" title="MAIN[7][62]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[2]-8">INT: mux DBL_NW0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][62]" title="MAIN[8][62]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[2]-9">INT: mux DBL_NW0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][62]" title="MAIN[9][62]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[2]-7">INT: mux DBL_NW0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][62]" title="MAIN[10][62]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[2]-4">INT: mux DBL_NW0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][62]" title="MAIN[11][62]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[2]-0">INT: mux DBL_NW0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][62]" title="MAIN[12][62]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_S0-4">INT: mux DBL_WW0_S0 bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][62]" title="MAIN[13][62]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[2]-5">INT: mux DBL_NW0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][62]" title="MAIN[14][62]">
<a href="#virtex5-INT-INT-mux-LH[0]-1">INT: mux LH[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][62]" title="MAIN[15][62]">
<a href="#virtex5-INT-INT-mux-LV[0]-1">INT: mux LV[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][62]" title="MAIN[16][62]">
<a href="#virtex5-INT-INT-mux-LH[0]-3">INT: mux LH[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][62]" title="MAIN[17][62]">
<a href="#virtex5-INT-INT-mux-LV[0]-3">INT: mux LV[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][62]" title="MAIN[18][62]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-10">INT: mux IMUX_IMUX[41] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][62]" title="MAIN[19][62]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-8">INT: mux IMUX_IMUX[41] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][62]" title="MAIN[20][62]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-5">INT: mux IMUX_IMUX[47] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][62]" title="MAIN[21][62]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-4">INT: mux IMUX_IMUX[47] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][62]" title="MAIN[22][62]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-7">INT: mux IMUX_IMUX[41] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][62]" title="MAIN[23][62]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-9">INT: mux IMUX_IMUX[47] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][62]" title="MAIN[24][62]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-9">INT: mux IMUX_IMUX[41] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][62]" title="MAIN[25][62]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-1">INT: mux IMUX_IMUX[29] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B61</td>
<td id="virtex5-INT-bit-MAIN[0][61]" title="MAIN[0][61]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[2]-1">INT: mux PENT_NW0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][61]" title="MAIN[1][61]">
<a href="#virtex5-INT-INT-mux-PENT_WW0_S0-6">INT: mux PENT_WW0_S0 bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][61]" title="MAIN[2][61]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[2]-2">INT: mux PENT_NW0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][61]" title="MAIN[3][61]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[2]-3">INT: mux PENT_NE0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][61]" title="MAIN[4][61]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[2]-6">INT: mux PENT_NE0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][61]" title="MAIN[5][61]">
<a href="#virtex5-INT-INT-mux-PENT_WW0_S0-7">INT: mux PENT_WW0_S0 bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][61]" title="MAIN[6][61]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[2]-2">INT: mux DBL_NW0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][61]" title="MAIN[7][61]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_S0-8">INT: mux DBL_WW0_S0 bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][61]" title="MAIN[8][61]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_S0-9">INT: mux DBL_WW0_S0 bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][61]" title="MAIN[9][61]">
<a href="#virtex5-INT-INT-mux-DBL_EE0_S3-2">INT: mux DBL_EE0_S3 bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][61]" title="MAIN[10][61]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[2]-1">INT: mux DBL_NE0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][61]" title="MAIN[11][61]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_S0-1">INT: mux DBL_WW0_S0 bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][61]" title="MAIN[12][61]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_S0-3">INT: mux DBL_WW0_S0 bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][61]" title="MAIN[13][61]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[2]-4">INT: mux DBL_NE0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][61]" title="MAIN[14][61]">
<a href="#virtex5-INT-INT-mux-LV[0]-2">INT: mux LV[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][61]" title="MAIN[15][61]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[6]-3">INT: mux IMUX_BYP[6] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][61]" title="MAIN[16][61]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[3]-4">INT: mux IMUX_BYP[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][61]" title="MAIN[17][61]">
<a href="#virtex5-INT-INT-mux-LH[0]-4">INT: mux LH[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][61]" title="MAIN[18][61]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-4">INT: mux IMUX_IMUX[41] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][61]" title="MAIN[19][61]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-3">INT: mux IMUX_IMUX[47] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][61]" title="MAIN[20][61]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-6">INT: mux IMUX_IMUX[41] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][61]" title="MAIN[21][61]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-6">INT: mux IMUX_IMUX[29] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][61]" title="MAIN[22][61]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-0">INT: mux IMUX_IMUX[35] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][61]" title="MAIN[23][61]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-8">INT: mux IMUX_IMUX[47] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][61]" title="MAIN[24][61]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[47]-0">INT: mux IMUX_IMUX[47] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][61]" title="MAIN[25][61]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[41]-1">INT: mux IMUX_IMUX[41] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B60</td>
<td id="virtex5-INT-bit-MAIN[0][60]" title="MAIN[0][60]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[5]-0">INT: mux PENT_EE0[5] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][60]" title="MAIN[1][60]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[2]-1">INT: mux PENT_NE0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][60]" title="MAIN[2][60]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[5]-6">INT: mux PENT_EE0[5] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][60]" title="MAIN[3][60]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[5]-2">INT: mux PENT_EE0[5] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][60]" title="MAIN[4][60]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[2]-7">INT: mux PENT_NE0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][60]" title="MAIN[5][60]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[5]-7">INT: mux PENT_EE0[5] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][60]" title="MAIN[6][60]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[2]-8">INT: mux DBL_NE0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][60]" title="MAIN[7][60]">
<a href="#virtex5-INT-INT-mux-DBL_EE0_S3-8">INT: mux DBL_EE0_S3 bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][60]" title="MAIN[8][60]">
<a href="#virtex5-INT-INT-mux-DBL_EE0_S3-9">INT: mux DBL_EE0_S3 bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][60]" title="MAIN[9][60]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[2]-9">INT: mux DBL_NE0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][60]" title="MAIN[10][60]">
<a href="#virtex5-INT-INT-mux-DBL_EE0_S3-0">INT: mux DBL_EE0_S3 bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][60]" title="MAIN[11][60]">
<a href="#virtex5-INT-INT-mux-DBL_EE0_S3-5">INT: mux DBL_EE0_S3 bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][60]" title="MAIN[12][60]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[5]-7">INT: mux IMUX_FAN[5] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][60]" title="MAIN[13][60]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[2]-3">INT: mux DBL_NE0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][60]" title="MAIN[14][60]">
<a href="#virtex5-INT-INT-mux-LH[0]-2">INT: mux LH[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][60]" title="MAIN[15][60]">
<a href="#virtex5-INT-INT-mux-LV[0]-0">INT: mux LV[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][60]" title="MAIN[16][60]">
<a href="#virtex5-INT-INT-mux-LH[0]-0">INT: mux LH[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][60]" title="MAIN[17][60]">
<a href="#virtex5-INT-INT-mux-LV[0]-4">INT: mux LV[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][60]" title="MAIN[18][60]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-4">INT: mux IMUX_IMUX[29] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][60]" title="MAIN[19][60]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-2">INT: mux IMUX_IMUX[29] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][60]" title="MAIN[20][60]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-3">INT: mux IMUX_IMUX[35] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][60]" title="MAIN[21][60]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-5">INT: mux IMUX_IMUX[35] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][60]" title="MAIN[22][60]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-10">INT: mux IMUX_IMUX[35] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][60]" title="MAIN[23][60]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-10">INT: mux IMUX_IMUX[29] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][60]" title="MAIN[24][60]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-7">INT: mux IMUX_IMUX[29] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][60]" title="MAIN[25][60]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-7">INT: mux IMUX_IMUX[35] bit 7</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td id="virtex5-INT-bit-MAIN[0][59]" title="MAIN[0][59]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[2]-4">INT: mux PENT_NE0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][59]" title="MAIN[1][59]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[5]-4">INT: mux PENT_EE0[5] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][59]" title="MAIN[2][59]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[5]-1">INT: mux PENT_EE0[5] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][59]" title="MAIN[3][59]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[5]-3">INT: mux PENT_EE0[5] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][59]" title="MAIN[4][59]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[2]-5">INT: mux PENT_NE0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][59]" title="MAIN[5][59]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[5]-5">INT: mux PENT_EE0[5] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][59]" title="MAIN[6][59]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[2]-6">INT: mux DBL_NE0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][59]" title="MAIN[7][59]">
<a href="#virtex5-INT-INT-mux-DBL_EE0_S3-6">INT: mux DBL_EE0_S3 bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][59]" title="MAIN[8][59]">
<a href="#virtex5-INT-INT-mux-DBL_EE0_S3-7">INT: mux DBL_EE0_S3 bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][59]" title="MAIN[9][59]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[2]-7">INT: mux DBL_NE0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][59]" title="MAIN[10][59]">
<a href="#virtex5-INT-INT-mux-DBL_EE0_S3-1">INT: mux DBL_EE0_S3 bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][59]" title="MAIN[11][59]">
<a href="#virtex5-INT-INT-mux-DBL_EE0_S3-4">INT: mux DBL_EE0_S3 bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][59]" title="MAIN[12][59]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[4]-9">INT: mux IMUX_FAN[4] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][59]" title="MAIN[13][59]">
<a href="#virtex5-INT-INT-mux-DBL_EE0_S3-3">INT: mux DBL_EE0_S3 bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][59]" title="MAIN[14][59]">
<a href="#virtex5-INT-INT-mux-LV[0]-5">INT: mux LV[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][59]" title="MAIN[15][59]">
<a href="#virtex5-INT-INT-mux-LV[0]-9">INT: mux LV[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][59]" title="MAIN[16][59]">
<a href="#virtex5-INT-INT-mux-LH[0]-9">INT: mux LH[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][59]" title="MAIN[17][59]">
<a href="#virtex5-INT-INT-mux-LH[0]-5">INT: mux LH[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][59]" title="MAIN[18][59]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-2">INT: mux IMUX_IMUX[35] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][59]" title="MAIN[19][59]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-9">INT: mux IMUX_IMUX[29] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][59]" title="MAIN[20][59]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-4">INT: mux IMUX_IMUX[35] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][59]" title="MAIN[21][59]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-6">INT: mux IMUX_IMUX[35] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][59]" title="MAIN[22][59]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-0">INT: mux IMUX_IMUX[29] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][59]" title="MAIN[23][59]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-9">INT: mux IMUX_IMUX[35] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][59]" title="MAIN[24][59]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-8">INT: mux IMUX_IMUX[29] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][59]" title="MAIN[25][59]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-1">INT: mux IMUX_IMUX[35] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td id="virtex5-INT-bit-MAIN[0][58]" title="MAIN[0][58]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[2]-0">INT: mux PENT_NE0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][58]" title="MAIN[1][58]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[2]-4">INT: mux PENT_NN0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][58]" title="MAIN[2][58]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[2]-6">INT: mux PENT_EN0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][58]" title="MAIN[3][58]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[2]-2">INT: mux PENT_NE0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][58]" title="MAIN[4][58]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[2]-2">INT: mux PENT_NN0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][58]" title="MAIN[5][58]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[2]-3">INT: mux PENT_NN0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][58]" title="MAIN[6][58]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[2]-2">INT: mux DBL_NE0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][58]" title="MAIN[7][58]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_S0-2">INT: mux DBL_NN0_S0 bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][58]" title="MAIN[8][58]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_S0-9">INT: mux DBL_NN0_S0 bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][58]" title="MAIN[9][58]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_S0-8">INT: mux DBL_NN0_S0 bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][58]" title="MAIN[10][58]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[2]-0">INT: mux DBL_NE0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][58]" title="MAIN[11][58]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_S0-1">INT: mux DBL_NN0_S0 bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][58]" title="MAIN[12][58]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_S0-5">INT: mux DBL_NN0_S0 bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][58]" title="MAIN[13][58]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[2]-5">INT: mux DBL_NE0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][58]" title="MAIN[14][58]">
<a href="#virtex5-INT-INT-mux-LV[0]-8">INT: mux LV[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][58]" title="MAIN[15][58]">
<a href="#virtex5-INT-INT-mux-LV[0]-7">INT: mux LV[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][58]" title="MAIN[16][58]">
<a href="#virtex5-INT-INT-mux-LH[0]-7">INT: mux LH[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][58]" title="MAIN[17][58]">
<a href="#virtex5-INT-INT-mux-LH[0]-8">INT: mux LH[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][58]" title="MAIN[18][58]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[35]-8">INT: mux IMUX_IMUX[35] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][58]" title="MAIN[19][58]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-4">INT: mux IMUX_IMUX[17] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][58]" title="MAIN[20][58]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-6">INT: mux IMUX_IMUX[17] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][58]" title="MAIN[21][58]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-5">INT: mux IMUX_IMUX[29] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][58]" title="MAIN[22][58]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-7">INT: mux IMUX_IMUX[23] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][58]" title="MAIN[23][58]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-0">INT: mux IMUX_IMUX[23] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][58]" title="MAIN[24][58]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-10">INT: mux IMUX_IMUX[23] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][58]" title="MAIN[25][58]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-1">INT: mux IMUX_IMUX[17] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B57</td>
<td id="virtex5-INT-bit-MAIN[0][57]" title="MAIN[0][57]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[2]-1">INT: mux PENT_EN0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][57]" title="MAIN[1][57]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[2]-3">INT: mux PENT_EN0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][57]" title="MAIN[2][57]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[2]-5">INT: mux PENT_EN0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][57]" title="MAIN[3][57]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[2]-6">INT: mux PENT_NN0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][57]" title="MAIN[4][57]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[2]-0">INT: mux PENT_EN0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][57]" title="MAIN[5][57]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[2]-2">INT: mux PENT_EN0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][57]" title="MAIN[6][57]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[2]-7">INT: mux DBL_EN0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][57]" title="MAIN[7][57]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[2]-8">INT: mux DBL_EN0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][57]" title="MAIN[8][57]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[2]-9">INT: mux DBL_EN0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][57]" title="MAIN[9][57]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[2]-6">INT: mux DBL_EN0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][57]" title="MAIN[10][57]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[2]-0">INT: mux DBL_EN0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][57]" title="MAIN[11][57]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[2]-4">INT: mux DBL_EN0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][57]" title="MAIN[12][57]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[2]-5">INT: mux DBL_EN0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][57]" title="MAIN[13][57]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[2]-3">INT: mux DBL_EN0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][57]" title="MAIN[14][57]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[6]-4">INT: mux IMUX_FAN[6] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][57]" title="MAIN[15][57]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[7]-4">INT: mux IMUX_FAN[7] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][57]" title="MAIN[16][57]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[7]-0">INT: mux IMUX_FAN[7] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][57]" title="MAIN[17][57]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[7]-5">INT: mux IMUX_FAN[7] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][57]" title="MAIN[18][57]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-3">INT: mux IMUX_IMUX[23] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][57]" title="MAIN[19][57]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-2">INT: mux IMUX_IMUX[17] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][57]" title="MAIN[20][57]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-5">INT: mux IMUX_IMUX[23] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][57]" title="MAIN[21][57]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-4">INT: mux IMUX_IMUX[23] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][57]" title="MAIN[22][57]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-8">INT: mux IMUX_IMUX[17] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][57]" title="MAIN[23][57]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-10">INT: mux IMUX_IMUX[17] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][57]" title="MAIN[24][57]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-7">INT: mux IMUX_IMUX[17] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][57]" title="MAIN[25][57]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-9">INT: mux IMUX_IMUX[17] bit 9</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td id="virtex5-INT-bit-MAIN[0][56]" title="MAIN[0][56]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[2]-4">INT: mux PENT_EN0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][56]" title="MAIN[1][56]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[2]-5">INT: mux PENT_NN0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][56]" title="MAIN[2][56]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[2]-7">INT: mux PENT_NN0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][56]" title="MAIN[3][56]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[2]-7">INT: mux PENT_EN0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][56]" title="MAIN[4][56]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[2]-1">INT: mux PENT_NN0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][56]" title="MAIN[5][56]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[2]-0">INT: mux PENT_NN0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][56]" title="MAIN[6][56]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_S0-3">INT: mux DBL_NN0_S0 bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][56]" title="MAIN[7][56]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[2]-2">INT: mux DBL_EN0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][56]" title="MAIN[8][56]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_S0-6">INT: mux DBL_NN0_S0 bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][56]" title="MAIN[9][56]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_S0-7">INT: mux DBL_NN0_S0 bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][56]" title="MAIN[10][56]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[2]-1">INT: mux DBL_EN0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][56]" title="MAIN[11][56]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_S0-0">INT: mux DBL_NN0_S0 bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][56]" title="MAIN[12][56]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_S0-4">INT: mux DBL_NN0_S0 bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][56]" title="MAIN[13][56]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[29]-3">INT: mux IMUX_IMUX[29] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][56]" title="MAIN[14][56]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[3]-7">INT: mux IMUX_BYP[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][56]" title="MAIN[15][56]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[6]-2">INT: mux IMUX_FAN[6] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][56]" title="MAIN[16][56]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[6]-0">INT: mux IMUX_FAN[6] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][56]" title="MAIN[17][56]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[7]-7">INT: mux IMUX_BYP[7] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][56]" title="MAIN[18][56]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-2">INT: mux IMUX_IMUX[23] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][56]" title="MAIN[19][56]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-3">INT: mux IMUX_IMUX[17] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][56]" title="MAIN[20][56]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-5">INT: mux IMUX_IMUX[17] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][56]" title="MAIN[21][56]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-6">INT: mux IMUX_IMUX[23] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][56]" title="MAIN[22][56]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[17]-0">INT: mux IMUX_IMUX[17] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][56]" title="MAIN[23][56]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-8">INT: mux IMUX_IMUX[23] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][56]" title="MAIN[24][56]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-1">INT: mux IMUX_IMUX[23] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][56]" title="MAIN[25][56]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[23]-9">INT: mux IMUX_IMUX[23] bit 9</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B55</td>
<td id="virtex5-INT-bit-MAIN[0][55]" title="MAIN[0][55]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[2]-4">INT: mux PENT_ES0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][55]" title="MAIN[1][55]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[2]-5">INT: mux PENT_ES0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][55]" title="MAIN[2][55]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[2]-7">INT: mux PENT_ES0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][55]" title="MAIN[3][55]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[5]-7">INT: mux PENT_SS0[5] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][55]" title="MAIN[4][55]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[2]-1">INT: mux PENT_ES0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][55]" title="MAIN[5][55]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[2]-0">INT: mux PENT_ES0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][55]" title="MAIN[6][55]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[5]-3">INT: mux DBL_SS0[5] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][55]" title="MAIN[7][55]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[2]-2">INT: mux DBL_ES0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][55]" title="MAIN[8][55]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[2]-6">INT: mux DBL_ES0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][55]" title="MAIN[9][55]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[2]-7">INT: mux DBL_ES0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][55]" title="MAIN[10][55]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[5]-1">INT: mux DBL_SS0[5] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][55]" title="MAIN[11][55]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[2]-0">INT: mux DBL_ES0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][55]" title="MAIN[12][55]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[2]-5">INT: mux DBL_ES0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][55]" title="MAIN[13][55]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-2">INT: mux IMUX_IMUX[5] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][55]" title="MAIN[14][55]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[6]-1">INT: mux IMUX_FAN[6] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][55]" title="MAIN[15][55]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[7]-2">INT: mux IMUX_FAN[7] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][55]" title="MAIN[16][55]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[6]-5">INT: mux IMUX_FAN[6] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][55]" title="MAIN[17][55]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[7]-3">INT: mux IMUX_FAN[7] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][55]" title="MAIN[18][55]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-2">INT: mux IMUX_IMUX[11] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][55]" title="MAIN[19][55]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-3">INT: mux IMUX_IMUX[5] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][55]" title="MAIN[20][55]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-5">INT: mux IMUX_IMUX[5] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][55]" title="MAIN[21][55]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-6">INT: mux IMUX_IMUX[11] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][55]" title="MAIN[22][55]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-0">INT: mux IMUX_IMUX[5] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][55]" title="MAIN[23][55]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-1">INT: mux IMUX_IMUX[11] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][55]" title="MAIN[24][55]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-7">INT: mux IMUX_IMUX[11] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][55]" title="MAIN[25][55]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-10">INT: mux IMUX_IMUX[11] bit 10</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B54</td>
<td id="virtex5-INT-bit-MAIN[0][54]" title="MAIN[0][54]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[5]-0">INT: mux PENT_SS0[5] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][54]" title="MAIN[1][54]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[5]-3">INT: mux PENT_SS0[5] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][54]" title="MAIN[2][54]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[5]-5">INT: mux PENT_SS0[5] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][54]" title="MAIN[3][54]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[2]-6">INT: mux PENT_ES0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][54]" title="MAIN[4][54]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[5]-1">INT: mux PENT_SS0[5] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][54]" title="MAIN[5][54]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[5]-2">INT: mux PENT_SS0[5] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][54]" title="MAIN[6][54]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[5]-6">INT: mux DBL_SS0[5] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][54]" title="MAIN[7][54]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[5]-9">INT: mux DBL_SS0[5] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][54]" title="MAIN[8][54]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[5]-8">INT: mux DBL_SS0[5] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][54]" title="MAIN[9][54]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[5]-7">INT: mux DBL_SS0[5] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][54]" title="MAIN[10][54]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[5]-4">INT: mux DBL_SS0[5] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][54]" title="MAIN[11][54]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[5]-0">INT: mux DBL_SS0[5] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][54]" title="MAIN[12][54]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[2]-4">INT: mux DBL_ES0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][54]" title="MAIN[13][54]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[5]-5">INT: mux DBL_SS0[5] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][54]" title="MAIN[14][54]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[6]-7">INT: mux IMUX_FAN[6] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][54]" title="MAIN[15][54]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[6]-6">INT: mux IMUX_FAN[6] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][54]" title="MAIN[16][54]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[7]-6">INT: mux IMUX_FAN[7] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][54]" title="MAIN[17][54]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[7]-8">INT: mux IMUX_FAN[7] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][54]" title="MAIN[18][54]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-10">INT: mux IMUX_IMUX[5] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][54]" title="MAIN[19][54]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-8">INT: mux IMUX_IMUX[5] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][54]" title="MAIN[20][54]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-5">INT: mux IMUX_IMUX[11] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][54]" title="MAIN[21][54]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-4">INT: mux IMUX_IMUX[11] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][54]" title="MAIN[22][54]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-7">INT: mux IMUX_IMUX[5] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][54]" title="MAIN[23][54]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-9">INT: mux IMUX_IMUX[11] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][54]" title="MAIN[24][54]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-9">INT: mux IMUX_IMUX[5] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][54]" title="MAIN[25][54]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-4">INT: mux IMUX_IMUX[40] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B53</td>
<td id="virtex5-INT-bit-MAIN[0][53]" title="MAIN[0][53]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[5]-4">INT: mux PENT_SS0[5] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][53]" title="MAIN[1][53]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[2]-3">INT: mux PENT_ES0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][53]" title="MAIN[2][53]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[5]-6">INT: mux PENT_SS0[5] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][53]" title="MAIN[3][53]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[2]-3">INT: mux PENT_EE0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][53]" title="MAIN[4][53]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[2]-5">INT: mux PENT_EE0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][53]" title="MAIN[5][53]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[2]-2">INT: mux PENT_ES0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][53]" title="MAIN[6][53]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[5]-2">INT: mux DBL_SS0[5] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][53]" title="MAIN[7][53]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[2]-9">INT: mux DBL_ES0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][53]" title="MAIN[8][53]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[2]-8">INT: mux DBL_ES0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][53]" title="MAIN[9][53]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[2]-3">INT: mux DBL_SE0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][53]" title="MAIN[10][53]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[2]-0">INT: mux DBL_EE0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][53]" title="MAIN[11][53]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[2]-1">INT: mux DBL_ES0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][53]" title="MAIN[12][53]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[2]-3">INT: mux DBL_ES0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][53]" title="MAIN[13][53]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[2]-5">INT: mux DBL_EE0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][53]" title="MAIN[14][53]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[6]-9">INT: mux IMUX_FAN[6] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][53]" title="MAIN[15][53]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[6]-8">INT: mux IMUX_FAN[6] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][53]" title="MAIN[16][53]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[7]-7">INT: mux IMUX_FAN[7] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][53]" title="MAIN[17][53]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[7]-9">INT: mux IMUX_FAN[7] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][53]" title="MAIN[18][53]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-4">INT: mux IMUX_IMUX[5] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][53]" title="MAIN[19][53]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-3">INT: mux IMUX_IMUX[11] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][53]" title="MAIN[20][53]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-6">INT: mux IMUX_IMUX[5] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][53]" title="MAIN[21][53]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-6">INT: mux IMUX_IMUX[40] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][53]" title="MAIN[22][53]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-3">INT: mux IMUX_IMUX[46] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][53]" title="MAIN[23][53]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-8">INT: mux IMUX_IMUX[11] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][53]" title="MAIN[24][53]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[11]-0">INT: mux IMUX_IMUX[11] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][53]" title="MAIN[25][53]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[5]-1">INT: mux IMUX_IMUX[5] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B52</td>
<td id="virtex5-INT-bit-MAIN[0][52]" title="MAIN[0][52]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[2]-1">INT: mux PENT_SE0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][52]" title="MAIN[1][52]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[2]-0">INT: mux PENT_EE0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][52]" title="MAIN[2][52]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[2]-5">INT: mux PENT_SE0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][52]" title="MAIN[3][52]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[2]-2">INT: mux PENT_SE0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][52]" title="MAIN[4][52]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[2]-4">INT: mux PENT_EE0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][52]" title="MAIN[5][52]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[2]-4">INT: mux PENT_SE0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][52]" title="MAIN[6][52]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[2]-7">INT: mux DBL_EE0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][52]" title="MAIN[7][52]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[2]-7">INT: mux DBL_SE0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][52]" title="MAIN[8][52]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[2]-6">INT: mux DBL_SE0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][52]" title="MAIN[9][52]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[2]-6">INT: mux DBL_EE0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][52]" title="MAIN[10][52]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[2]-1">INT: mux DBL_SE0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][52]" title="MAIN[11][52]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[2]-4">INT: mux DBL_SE0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][52]" title="MAIN[12][52]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[4]-5">INT: mux IMUX_FAN[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][52]" title="MAIN[13][52]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[2]-2">INT: mux DBL_EE0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][52]" title="MAIN[14][52]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[3]-6">INT: mux IMUX_BYP[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][52]" title="MAIN[15][52]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[3]-9">INT: mux IMUX_BYP[3] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][52]" title="MAIN[16][52]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[7]-8">INT: mux IMUX_BYP[7] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][52]" title="MAIN[17][52]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[7]-6">INT: mux IMUX_BYP[7] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][52]" title="MAIN[18][52]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-2">INT: mux IMUX_IMUX[40] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][52]" title="MAIN[19][52]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-1">INT: mux IMUX_IMUX[40] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][52]" title="MAIN[20][52]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-0">INT: mux IMUX_IMUX[46] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][52]" title="MAIN[21][52]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-5">INT: mux IMUX_IMUX[46] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][52]" title="MAIN[22][52]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-9">INT: mux IMUX_IMUX[46] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][52]" title="MAIN[23][52]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-9">INT: mux IMUX_IMUX[40] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][52]" title="MAIN[24][52]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-10">INT: mux IMUX_IMUX[40] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][52]" title="MAIN[25][52]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-10">INT: mux IMUX_IMUX[46] bit 10</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B51</td>
<td id="virtex5-INT-bit-MAIN[0][51]" title="MAIN[0][51]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[2]-6">INT: mux PENT_EE0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][51]" title="MAIN[1][51]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[2]-6">INT: mux PENT_SE0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][51]" title="MAIN[2][51]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[2]-0">INT: mux PENT_SE0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][51]" title="MAIN[3][51]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[2]-3">INT: mux PENT_SE0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][51]" title="MAIN[4][51]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[2]-7">INT: mux PENT_EE0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][51]" title="MAIN[5][51]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[2]-7">INT: mux PENT_SE0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][51]" title="MAIN[6][51]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[2]-8">INT: mux DBL_EE0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][51]" title="MAIN[7][51]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[2]-8">INT: mux DBL_SE0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][51]" title="MAIN[8][51]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[2]-9">INT: mux DBL_SE0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][51]" title="MAIN[9][51]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[2]-9">INT: mux DBL_EE0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][51]" title="MAIN[10][51]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[2]-0">INT: mux DBL_SE0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][51]" title="MAIN[11][51]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[2]-5">INT: mux DBL_SE0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][51]" title="MAIN[12][51]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[3]-0">INT: mux IMUX_CTRL[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][51]" title="MAIN[13][51]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[2]-2">INT: mux DBL_SE0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][51]" title="MAIN[14][51]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[3]-8">INT: mux IMUX_BYP[3] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][51]" title="MAIN[15][51]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[7]-1">INT: mux IMUX_BYP[7] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][51]" title="MAIN[16][51]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[3]-0">INT: mux IMUX_BYP[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][51]" title="MAIN[17][51]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[7]-9">INT: mux IMUX_BYP[7] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][51]" title="MAIN[18][51]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-1">INT: mux IMUX_IMUX[46] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][51]" title="MAIN[19][51]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-7">INT: mux IMUX_IMUX[40] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][51]" title="MAIN[20][51]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-2">INT: mux IMUX_IMUX[46] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][51]" title="MAIN[21][51]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-6">INT: mux IMUX_IMUX[46] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][51]" title="MAIN[22][51]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-3">INT: mux IMUX_IMUX[40] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][51]" title="MAIN[23][51]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-7">INT: mux IMUX_IMUX[46] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][51]" title="MAIN[24][51]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-8">INT: mux IMUX_IMUX[40] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][51]" title="MAIN[25][51]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-4">INT: mux IMUX_IMUX[46] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B50</td>
<td id="virtex5-INT-bit-MAIN[0][50]" title="MAIN[0][50]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[2]-1">INT: mux PENT_EE0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][50]" title="MAIN[1][50]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[2]-0">INT: mux PENT_SW0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][50]" title="MAIN[2][50]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[5]-2">INT: mux PENT_WW0[5] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][50]" title="MAIN[3][50]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[2]-2">INT: mux PENT_EE0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][50]" title="MAIN[4][50]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[2]-6">INT: mux PENT_SW0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][50]" title="MAIN[5][50]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[2]-7">INT: mux PENT_SW0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][50]" title="MAIN[6][50]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[2]-3">INT: mux DBL_EE0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][50]" title="MAIN[7][50]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[2]-2">INT: mux DBL_SW0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][50]" title="MAIN[8][50]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[2]-9">INT: mux DBL_SW0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][50]" title="MAIN[9][50]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[2]-8">INT: mux DBL_SW0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][50]" title="MAIN[10][50]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[2]-1">INT: mux DBL_EE0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][50]" title="MAIN[11][50]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[2]-1">INT: mux DBL_SW0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][50]" title="MAIN[12][50]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[2]-4">INT: mux DBL_SW0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][50]" title="MAIN[13][50]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[2]-4">INT: mux DBL_EE0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][50]" title="MAIN[14][50]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[3]-1">INT: mux IMUX_BYP[3] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][50]" title="MAIN[15][50]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[3]-3">INT: mux IMUX_BYP[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][50]" title="MAIN[16][50]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[7]-4">INT: mux IMUX_BYP[7] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][50]" title="MAIN[17][50]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[3]-5">INT: mux IMUX_BYP[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][50]" title="MAIN[18][50]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[46]-8">INT: mux IMUX_IMUX[46] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][50]" title="MAIN[19][50]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-2">INT: mux IMUX_IMUX[28] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][50]" title="MAIN[20][50]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-6">INT: mux IMUX_IMUX[28] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][50]" title="MAIN[21][50]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-5">INT: mux IMUX_IMUX[40] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][50]" title="MAIN[22][50]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-10">INT: mux IMUX_IMUX[34] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][50]" title="MAIN[23][50]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-3">INT: mux IMUX_IMUX[34] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][50]" title="MAIN[24][50]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-9">INT: mux IMUX_IMUX[34] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][50]" title="MAIN[25][50]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-4">INT: mux IMUX_IMUX[28] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B49</td>
<td id="virtex5-INT-bit-MAIN[0][49]" title="MAIN[0][49]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[5]-4">INT: mux PENT_WW0[5] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][49]" title="MAIN[1][49]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[5]-7">INT: mux PENT_WW0[5] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][49]" title="MAIN[2][49]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[5]-1">INT: mux PENT_WW0[5] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][49]" title="MAIN[3][49]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[2]-2">INT: mux PENT_SW0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][49]" title="MAIN[4][49]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[5]-5">INT: mux PENT_WW0[5] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][49]" title="MAIN[5][49]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[5]-6">INT: mux PENT_WW0[5] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][49]" title="MAIN[6][49]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[4]-6">INT: mux DBL_WW0[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][49]" title="MAIN[7][49]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[4]-8">INT: mux DBL_WW0[4] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][49]" title="MAIN[8][49]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[4]-9">INT: mux DBL_WW0[4] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][49]" title="MAIN[9][49]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[4]-7">INT: mux DBL_WW0[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][49]" title="MAIN[10][49]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[4]-0">INT: mux DBL_WW0[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][49]" title="MAIN[11][49]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[4]-5">INT: mux DBL_WW0[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][49]" title="MAIN[12][49]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[4]-4">INT: mux DBL_WW0[4] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][49]" title="MAIN[13][49]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[4]-3">INT: mux DBL_WW0[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][49]" title="MAIN[14][49]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[3]-2">INT: mux IMUX_BYP[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][49]" title="MAIN[15][49]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[7]-2">INT: mux IMUX_BYP[7] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][49]" title="MAIN[16][49]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[7]-5">INT: mux IMUX_BYP[7] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][49]" title="MAIN[17][49]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[7]-0">INT: mux IMUX_BYP[7] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][49]" title="MAIN[18][49]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-0">INT: mux IMUX_IMUX[34] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][49]" title="MAIN[19][49]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-1">INT: mux IMUX_IMUX[28] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][49]" title="MAIN[20][49]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-5">INT: mux IMUX_IMUX[34] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][49]" title="MAIN[21][49]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-2">INT: mux IMUX_IMUX[34] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][49]" title="MAIN[22][49]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-8">INT: mux IMUX_IMUX[28] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][49]" title="MAIN[23][49]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-9">INT: mux IMUX_IMUX[28] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][49]" title="MAIN[24][49]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-10">INT: mux IMUX_IMUX[28] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][49]" title="MAIN[25][49]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-7">INT: mux IMUX_IMUX[28] bit 7</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B48</td>
<td id="virtex5-INT-bit-MAIN[0][48]" title="MAIN[0][48]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[5]-0">INT: mux PENT_WW0[5] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][48]" title="MAIN[1][48]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[2]-1">INT: mux PENT_SW0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][48]" title="MAIN[2][48]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[2]-3">INT: mux PENT_SW0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][48]" title="MAIN[3][48]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[5]-3">INT: mux PENT_WW0[5] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][48]" title="MAIN[4][48]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[2]-4">INT: mux PENT_SW0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][48]" title="MAIN[5][48]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[2]-5">INT: mux PENT_SW0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][48]" title="MAIN[6][48]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[2]-3">INT: mux DBL_SW0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][48]" title="MAIN[7][48]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[4]-2">INT: mux DBL_WW0[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][48]" title="MAIN[8][48]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[2]-7">INT: mux DBL_SW0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][48]" title="MAIN[9][48]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[2]-6">INT: mux DBL_SW0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][48]" title="MAIN[10][48]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[4]-1">INT: mux DBL_WW0[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][48]" title="MAIN[11][48]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[2]-0">INT: mux DBL_SW0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][48]" title="MAIN[12][48]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[2]-5">INT: mux DBL_SW0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][48]" title="MAIN[13][48]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[40]-0">INT: mux IMUX_IMUX[40] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][48]" title="MAIN[14][48]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[2]-2">INT: mux IMUX_BYP[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][48]" title="MAIN[15][48]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[2]-3">INT: mux IMUX_BYP[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][48]" title="MAIN[16][48]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[6]-4">INT: mux IMUX_BYP[6] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][48]" title="MAIN[17][48]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[6]-0">INT: mux IMUX_BYP[6] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][48]" title="MAIN[18][48]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-1">INT: mux IMUX_IMUX[34] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][48]" title="MAIN[19][48]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-0">INT: mux IMUX_IMUX[28] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][48]" title="MAIN[20][48]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-5">INT: mux IMUX_IMUX[28] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][48]" title="MAIN[21][48]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-6">INT: mux IMUX_IMUX[34] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][48]" title="MAIN[22][48]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[28]-3">INT: mux IMUX_IMUX[28] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][48]" title="MAIN[23][48]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-8">INT: mux IMUX_IMUX[34] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][48]" title="MAIN[24][48]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-4">INT: mux IMUX_IMUX[34] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][48]" title="MAIN[25][48]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[34]-7">INT: mux IMUX_IMUX[34] bit 7</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B47</td>
<td id="virtex5-INT-bit-MAIN[0][47]" title="MAIN[0][47]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[2]-4">INT: mux PENT_SS0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][47]" title="MAIN[1][47]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[2]-5">INT: mux PENT_SS0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][47]" title="MAIN[2][47]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[2]-7">INT: mux PENT_SS0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][47]" title="MAIN[3][47]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[2]-7">INT: mux PENT_WS0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][47]" title="MAIN[4][47]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[2]-2">INT: mux PENT_SS0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][47]" title="MAIN[5][47]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[2]-3">INT: mux PENT_SS0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][47]" title="MAIN[6][47]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[2]-3">INT: mux DBL_WS0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][47]" title="MAIN[7][47]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[1]-2">INT: mux DBL_SS0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][47]" title="MAIN[8][47]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[1]-9">INT: mux DBL_SS0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][47]" title="MAIN[9][47]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[1]-8">INT: mux DBL_SS0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][47]" title="MAIN[10][47]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[2]-1">INT: mux DBL_WS0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][47]" title="MAIN[11][47]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[1]-0">INT: mux DBL_SS0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][47]" title="MAIN[12][47]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[1]-4">INT: mux DBL_SS0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][47]" title="MAIN[13][47]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-1">INT: mux IMUX_IMUX[16] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][47]" title="MAIN[14][47]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[7]-3">INT: mux IMUX_BYP[7] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][47]" title="MAIN[15][47]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[6]-2">INT: mux IMUX_BYP[6] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][47]" title="MAIN[16][47]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[6]-5">INT: mux IMUX_BYP[6] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][47]" title="MAIN[17][47]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[2]-4">INT: mux IMUX_BYP[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][47]" title="MAIN[18][47]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-1">INT: mux IMUX_IMUX[22] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][47]" title="MAIN[19][47]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-0">INT: mux IMUX_IMUX[16] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][47]" title="MAIN[20][47]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-5">INT: mux IMUX_IMUX[16] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][47]" title="MAIN[21][47]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-6">INT: mux IMUX_IMUX[22] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][47]" title="MAIN[22][47]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-3">INT: mux IMUX_IMUX[16] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][47]" title="MAIN[23][47]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-4">INT: mux IMUX_IMUX[22] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][47]" title="MAIN[24][47]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-10">INT: mux IMUX_IMUX[22] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][47]" title="MAIN[25][47]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-9">INT: mux IMUX_IMUX[22] bit 9</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B46</td>
<td id="virtex5-INT-bit-MAIN[0][46]" title="MAIN[0][46]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[2]-3">INT: mux PENT_WS0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][46]" title="MAIN[1][46]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[2]-0">INT: mux PENT_WS0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][46]" title="MAIN[2][46]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[2]-5">INT: mux PENT_WS0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][46]" title="MAIN[3][46]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[2]-6">INT: mux PENT_SS0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][46]" title="MAIN[4][46]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[2]-2">INT: mux PENT_WS0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][46]" title="MAIN[5][46]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[2]-1">INT: mux PENT_WS0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][46]" title="MAIN[6][46]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[2]-9">INT: mux DBL_WS0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][46]" title="MAIN[7][46]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[2]-6">INT: mux DBL_WS0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][46]" title="MAIN[8][46]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[2]-7">INT: mux DBL_WS0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][46]" title="MAIN[9][46]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[2]-8">INT: mux DBL_WS0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][46]" title="MAIN[10][46]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[2]-5">INT: mux DBL_WS0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][46]" title="MAIN[11][46]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[2]-0">INT: mux DBL_WS0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][46]" title="MAIN[12][46]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[1]-5">INT: mux DBL_SS0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][46]" title="MAIN[13][46]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[2]-4">INT: mux DBL_WS0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][46]" title="MAIN[14][46]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[6]-1">INT: mux IMUX_BYP[6] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][46]" title="MAIN[15][46]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[2]-1">INT: mux IMUX_BYP[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][46]" title="MAIN[16][46]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[2]-5">INT: mux IMUX_BYP[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][46]" title="MAIN[17][46]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[2]-0">INT: mux IMUX_BYP[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][46]" title="MAIN[18][46]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-9">INT: mux IMUX_IMUX[16] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][46]" title="MAIN[19][46]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-8">INT: mux IMUX_IMUX[16] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][46]" title="MAIN[20][46]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-5">INT: mux IMUX_IMUX[22] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][46]" title="MAIN[21][46]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-2">INT: mux IMUX_IMUX[22] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][46]" title="MAIN[22][46]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-10">INT: mux IMUX_IMUX[16] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][46]" title="MAIN[23][46]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-7">INT: mux IMUX_IMUX[22] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][46]" title="MAIN[24][46]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-7">INT: mux IMUX_IMUX[16] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][46]" title="MAIN[25][46]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-4">INT: mux IMUX_IMUX[4] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B45</td>
<td id="virtex5-INT-bit-MAIN[0][45]" title="MAIN[0][45]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[2]-4">INT: mux PENT_WS0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][45]" title="MAIN[1][45]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[2]-0">INT: mux PENT_SS0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][45]" title="MAIN[2][45]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[2]-6">INT: mux PENT_WS0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][45]" title="MAIN[3][45]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[2]-7">INT: mux PENT_WN0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][45]" title="MAIN[4][45]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[2]-0">INT: mux PENT_WN0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][45]" title="MAIN[5][45]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[2]-1">INT: mux PENT_SS0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][45]" title="MAIN[6][45]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[2]-2">INT: mux DBL_WS0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][45]" title="MAIN[7][45]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[1]-6">INT: mux DBL_SS0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][45]" title="MAIN[8][45]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[1]-7">INT: mux DBL_SS0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][45]" title="MAIN[9][45]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[4]-2">INT: mux DBL_NN0[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][45]" title="MAIN[10][45]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[2]-1">INT: mux DBL_WN0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][45]" title="MAIN[11][45]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[1]-1">INT: mux DBL_SS0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][45]" title="MAIN[12][45]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[1]-3">INT: mux DBL_SS0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][45]" title="MAIN[13][45]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[2]-5">INT: mux DBL_WN0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][45]" title="MAIN[14][45]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[2]-7">INT: mux IMUX_BYP[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][45]" title="MAIN[15][45]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[2]-8">INT: mux IMUX_BYP[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][45]" title="MAIN[16][45]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[6]-9">INT: mux IMUX_BYP[6] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][45]" title="MAIN[17][45]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[6]-7">INT: mux IMUX_BYP[6] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][45]" title="MAIN[18][45]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-2">INT: mux IMUX_IMUX[16] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][45]" title="MAIN[19][45]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-0">INT: mux IMUX_IMUX[22] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][45]" title="MAIN[20][45]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-6">INT: mux IMUX_IMUX[16] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][45]" title="MAIN[21][45]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-6">INT: mux IMUX_IMUX[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][45]" title="MAIN[22][45]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-3">INT: mux IMUX_IMUX[10] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][45]" title="MAIN[23][45]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-8">INT: mux IMUX_IMUX[22] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][45]" title="MAIN[24][45]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[22]-3">INT: mux IMUX_IMUX[22] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][45]" title="MAIN[25][45]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[16]-4">INT: mux IMUX_IMUX[16] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B44</td>
<td id="virtex5-INT-bit-MAIN[0][44]" title="MAIN[0][44]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[4]-4">INT: mux PENT_NN0[4] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][44]" title="MAIN[1][44]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[2]-5">INT: mux PENT_WN0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][44]" title="MAIN[2][44]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[4]-0">INT: mux PENT_NN0[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][44]" title="MAIN[3][44]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[4]-6">INT: mux PENT_NN0[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][44]" title="MAIN[4][44]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[2]-1">INT: mux PENT_WN0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][44]" title="MAIN[5][44]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[4]-1">INT: mux PENT_NN0[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][44]" title="MAIN[6][44]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[2]-6">INT: mux DBL_WN0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][44]" title="MAIN[7][44]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[4]-6">INT: mux DBL_NN0[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][44]" title="MAIN[8][44]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[4]-7">INT: mux DBL_NN0[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][44]" title="MAIN[9][44]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[2]-7">INT: mux DBL_WN0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][44]" title="MAIN[10][44]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[4]-0">INT: mux DBL_NN0[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][44]" title="MAIN[11][44]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[4]-4">INT: mux DBL_NN0[4] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][44]" title="MAIN[12][44]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[3]-7">INT: mux IMUX_CTRL[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][44]" title="MAIN[13][44]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[2]-3">INT: mux DBL_WN0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][44]" title="MAIN[14][44]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[2]-9">INT: mux IMUX_BYP[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][44]" title="MAIN[15][44]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[2]-6">INT: mux IMUX_BYP[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][44]" title="MAIN[16][44]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[6]-6">INT: mux IMUX_BYP[6] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][44]" title="MAIN[17][44]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[6]-8">INT: mux IMUX_BYP[6] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][44]" title="MAIN[18][44]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-2">INT: mux IMUX_IMUX[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][44]" title="MAIN[19][44]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-1">INT: mux IMUX_IMUX[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][44]" title="MAIN[20][44]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-0">INT: mux IMUX_IMUX[10] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][44]" title="MAIN[21][44]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-5">INT: mux IMUX_IMUX[10] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][44]" title="MAIN[22][44]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-9">INT: mux IMUX_IMUX[10] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][44]" title="MAIN[23][44]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-9">INT: mux IMUX_IMUX[4] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][44]" title="MAIN[24][44]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-10">INT: mux IMUX_IMUX[4] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][44]" title="MAIN[25][44]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-10">INT: mux IMUX_IMUX[10] bit 10</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B43</td>
<td id="virtex5-INT-bit-MAIN[0][43]" title="MAIN[0][43]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[2]-2">INT: mux PENT_WN0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][43]" title="MAIN[1][43]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[4]-2">INT: mux PENT_NN0[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][43]" title="MAIN[2][43]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[4]-5">INT: mux PENT_NN0[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][43]" title="MAIN[3][43]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[4]-7">INT: mux PENT_NN0[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][43]" title="MAIN[4][43]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[2]-3">INT: mux PENT_WN0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][43]" title="MAIN[5][43]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[4]-3">INT: mux PENT_NN0[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][43]" title="MAIN[6][43]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[2]-8">INT: mux DBL_WN0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][43]" title="MAIN[7][43]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[4]-8">INT: mux DBL_NN0[4] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][43]" title="MAIN[8][43]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[4]-9">INT: mux DBL_NN0[4] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][43]" title="MAIN[9][43]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[2]-9">INT: mux DBL_WN0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][43]" title="MAIN[10][43]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[4]-1">INT: mux DBL_NN0[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][43]" title="MAIN[11][43]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[4]-5">INT: mux DBL_NN0[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][43]" title="MAIN[12][43]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[2]-7">INT: mux IMUX_CTRL[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][43]" title="MAIN[13][43]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[4]-3">INT: mux DBL_NN0[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][43]" title="MAIN[14][43]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[4]-8">INT: mux IMUX_FAN[4] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][43]" title="MAIN[15][43]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[4]-6">INT: mux IMUX_FAN[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][43]" title="MAIN[16][43]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[5]-6">INT: mux IMUX_FAN[5] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][43]" title="MAIN[17][43]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[5]-8">INT: mux IMUX_FAN[5] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][43]" title="MAIN[18][43]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-1">INT: mux IMUX_IMUX[10] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][43]" title="MAIN[19][43]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-7">INT: mux IMUX_IMUX[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][43]" title="MAIN[20][43]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-2">INT: mux IMUX_IMUX[10] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][43]" title="MAIN[21][43]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-6">INT: mux IMUX_IMUX[10] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][43]" title="MAIN[22][43]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-3">INT: mux IMUX_IMUX[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][43]" title="MAIN[23][43]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-7">INT: mux IMUX_IMUX[10] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][43]" title="MAIN[24][43]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-8">INT: mux IMUX_IMUX[4] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][43]" title="MAIN[25][43]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-4">INT: mux IMUX_IMUX[10] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B42</td>
<td id="virtex5-INT-bit-MAIN[0][42]" title="MAIN[0][42]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[2]-4">INT: mux PENT_WN0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][42]" title="MAIN[1][42]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[2]-1">INT: mux PENT_WW0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][42]" title="MAIN[2][42]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[1]-2">INT: mux PENT_NW0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][42]" title="MAIN[3][42]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[2]-6">INT: mux PENT_WN0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][42]" title="MAIN[4][42]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[2]-4">INT: mux PENT_WW0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][42]" title="MAIN[5][42]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[2]-5">INT: mux PENT_WW0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][42]" title="MAIN[6][42]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[2]-2">INT: mux DBL_WN0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][42]" title="MAIN[7][42]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[2]-2">INT: mux DBL_WW0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][42]" title="MAIN[8][42]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[2]-7">INT: mux DBL_WW0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][42]" title="MAIN[9][42]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[2]-6">INT: mux DBL_WW0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][42]" title="MAIN[10][42]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[2]-0">INT: mux DBL_WN0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][42]" title="MAIN[11][42]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[2]-1">INT: mux DBL_WW0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][42]" title="MAIN[12][42]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[2]-4">INT: mux DBL_WW0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][42]" title="MAIN[13][42]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[2]-4">INT: mux DBL_WN0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][42]" title="MAIN[14][42]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[4]-7">INT: mux IMUX_FAN[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][42]" title="MAIN[15][42]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[5]-2">INT: mux IMUX_FAN[5] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][42]" title="MAIN[16][42]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[4]-3">INT: mux IMUX_FAN[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][42]" title="MAIN[17][42]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[5]-9">INT: mux IMUX_FAN[5] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][42]" title="MAIN[18][42]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[10]-8">INT: mux IMUX_IMUX[10] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][42]" title="MAIN[19][42]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-4">INT: mux IMUX_IMUX[39] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][42]" title="MAIN[20][42]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-6">INT: mux IMUX_IMUX[39] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][42]" title="MAIN[21][42]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-5">INT: mux IMUX_IMUX[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][42]" title="MAIN[22][42]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-7">INT: mux IMUX_IMUX[45] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][42]" title="MAIN[23][42]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-0">INT: mux IMUX_IMUX[45] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][42]" title="MAIN[24][42]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-10">INT: mux IMUX_IMUX[45] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][42]" title="MAIN[25][42]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-1">INT: mux IMUX_IMUX[39] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B41</td>
<td id="virtex5-INT-bit-MAIN[0][41]" title="MAIN[0][41]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[1]-7">INT: mux PENT_NW0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][41]" title="MAIN[1][41]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[1]-5">INT: mux PENT_NW0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][41]" title="MAIN[2][41]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[1]-0">INT: mux PENT_NW0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][41]" title="MAIN[3][41]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[2]-2">INT: mux PENT_WW0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][41]" title="MAIN[4][41]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[1]-6">INT: mux PENT_NW0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][41]" title="MAIN[5][41]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[1]-4">INT: mux PENT_NW0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][41]" title="MAIN[6][41]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[1]-9">INT: mux DBL_NW0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][41]" title="MAIN[7][41]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[1]-6">INT: mux DBL_NW0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][41]" title="MAIN[8][41]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[1]-7">INT: mux DBL_NW0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][41]" title="MAIN[9][41]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[1]-8">INT: mux DBL_NW0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][41]" title="MAIN[10][41]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[1]-0">INT: mux DBL_NW0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][41]" title="MAIN[11][41]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[1]-5">INT: mux DBL_NW0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][41]" title="MAIN[12][41]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[1]-4">INT: mux DBL_NW0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][41]" title="MAIN[13][41]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[1]-3">INT: mux DBL_NW0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][41]" title="MAIN[14][41]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[4]-1">INT: mux IMUX_FAN[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][41]" title="MAIN[15][41]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[4]-2">INT: mux IMUX_FAN[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][41]" title="MAIN[16][41]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[4]-0">INT: mux IMUX_FAN[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][41]" title="MAIN[17][41]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[5]-5">INT: mux IMUX_FAN[5] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][41]" title="MAIN[18][41]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-2">INT: mux IMUX_IMUX[45] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][41]" title="MAIN[19][41]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-3">INT: mux IMUX_IMUX[39] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][41]" title="MAIN[20][41]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-5">INT: mux IMUX_IMUX[45] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][41]" title="MAIN[21][41]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-4">INT: mux IMUX_IMUX[45] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][41]" title="MAIN[22][41]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-9">INT: mux IMUX_IMUX[39] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][41]" title="MAIN[23][41]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-10">INT: mux IMUX_IMUX[39] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][41]" title="MAIN[24][41]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-7">INT: mux IMUX_IMUX[39] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][41]" title="MAIN[25][41]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-8">INT: mux IMUX_IMUX[39] bit 8</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B40</td>
<td id="virtex5-INT-bit-MAIN[0][40]" title="MAIN[0][40]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[1]-1">INT: mux PENT_NW0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][40]" title="MAIN[1][40]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[2]-0">INT: mux PENT_WW0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][40]" title="MAIN[2][40]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[2]-3">INT: mux PENT_WW0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][40]" title="MAIN[3][40]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[1]-3">INT: mux PENT_NW0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][40]" title="MAIN[4][40]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[2]-7">INT: mux PENT_WW0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][40]" title="MAIN[5][40]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[2]-6">INT: mux PENT_WW0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][40]" title="MAIN[6][40]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[2]-3">INT: mux DBL_WW0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][40]" title="MAIN[7][40]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[1]-2">INT: mux DBL_NW0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][40]" title="MAIN[8][40]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[2]-8">INT: mux DBL_WW0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][40]" title="MAIN[9][40]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[2]-9">INT: mux DBL_WW0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][40]" title="MAIN[10][40]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[1]-1">INT: mux DBL_NW0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][40]" title="MAIN[11][40]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[2]-0">INT: mux DBL_WW0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][40]" title="MAIN[12][40]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[2]-5">INT: mux DBL_WW0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][40]" title="MAIN[13][40]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[4]-0">INT: mux IMUX_IMUX[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][40]" title="MAIN[14][40]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[5]-1">INT: mux IMUX_FAN[5] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][40]" title="MAIN[15][40]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[5]-4">INT: mux IMUX_FAN[5] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][40]" title="MAIN[16][40]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[5]-0">INT: mux IMUX_FAN[5] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][40]" title="MAIN[17][40]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[5]-3">INT: mux IMUX_FAN[5] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][40]" title="MAIN[18][40]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-3">INT: mux IMUX_IMUX[45] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][40]" title="MAIN[19][40]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-2">INT: mux IMUX_IMUX[39] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][40]" title="MAIN[20][40]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-5">INT: mux IMUX_IMUX[39] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][40]" title="MAIN[21][40]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-6">INT: mux IMUX_IMUX[45] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][40]" title="MAIN[22][40]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[39]-0">INT: mux IMUX_IMUX[39] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][40]" title="MAIN[23][40]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-9">INT: mux IMUX_IMUX[45] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][40]" title="MAIN[24][40]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-1">INT: mux IMUX_IMUX[45] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][40]" title="MAIN[25][40]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[45]-8">INT: mux IMUX_IMUX[45] bit 8</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td id="virtex5-INT-bit-MAIN[0][39]" title="MAIN[0][39]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[1]-0">INT: mux PENT_NE0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][39]" title="MAIN[1][39]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[1]-1">INT: mux PENT_NE0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][39]" title="MAIN[2][39]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[1]-3">INT: mux PENT_NE0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][39]" title="MAIN[3][39]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[4]-3">INT: mux PENT_EE0[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][39]" title="MAIN[4][39]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[1]-7">INT: mux PENT_NE0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][39]" title="MAIN[5][39]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[1]-6">INT: mux PENT_NE0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][39]" title="MAIN[6][39]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[5]-3">INT: mux DBL_EE0[5] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][39]" title="MAIN[7][39]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[1]-2">INT: mux DBL_NE0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][39]" title="MAIN[8][39]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[1]-8">INT: mux DBL_NE0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][39]" title="MAIN[9][39]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[1]-9">INT: mux DBL_NE0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][39]" title="MAIN[10][39]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[5]-1">INT: mux DBL_EE0[5] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][39]" title="MAIN[11][39]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[1]-0">INT: mux DBL_NE0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][39]" title="MAIN[12][39]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[1]-4">INT: mux DBL_NE0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][39]" title="MAIN[13][39]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-3">INT: mux IMUX_IMUX[27] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][39]" title="MAIN[14][39]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[4]-4">INT: mux IMUX_FAN[4] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][39]" title="MAIN[15][39]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[3]-3">INT: mux IMUX_CTRL[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][39]" title="MAIN[16][39]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[3]-5">INT: mux IMUX_CTRL[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][39]" title="MAIN[17][39]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[3]-2">INT: mux IMUX_CTRL[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][39]" title="MAIN[18][39]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-3">INT: mux IMUX_IMUX[33] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][39]" title="MAIN[19][39]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-2">INT: mux IMUX_IMUX[27] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][39]" title="MAIN[20][39]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-5">INT: mux IMUX_IMUX[27] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][39]" title="MAIN[21][39]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-6">INT: mux IMUX_IMUX[33] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][39]" title="MAIN[22][39]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-0">INT: mux IMUX_IMUX[27] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][39]" title="MAIN[23][39]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-1">INT: mux IMUX_IMUX[33] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][39]" title="MAIN[24][39]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-7">INT: mux IMUX_IMUX[33] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][39]" title="MAIN[25][39]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-10">INT: mux IMUX_IMUX[33] bit 10</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td id="virtex5-INT-bit-MAIN[0][38]" title="MAIN[0][38]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[4]-6">INT: mux PENT_EE0[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][38]" title="MAIN[1][38]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[4]-4">INT: mux PENT_EE0[4] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][38]" title="MAIN[2][38]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[4]-1">INT: mux PENT_EE0[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][38]" title="MAIN[3][38]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[1]-2">INT: mux PENT_NE0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][38]" title="MAIN[4][38]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[4]-7">INT: mux PENT_EE0[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][38]" title="MAIN[5][38]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[4]-5">INT: mux PENT_EE0[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][38]" title="MAIN[6][38]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[5]-8">INT: mux DBL_EE0[5] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][38]" title="MAIN[7][38]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[5]-6">INT: mux DBL_EE0[5] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][38]" title="MAIN[8][38]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[5]-7">INT: mux DBL_EE0[5] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][38]" title="MAIN[9][38]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[5]-9">INT: mux DBL_EE0[5] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][38]" title="MAIN[10][38]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[5]-5">INT: mux DBL_EE0[5] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][38]" title="MAIN[11][38]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[5]-0">INT: mux DBL_EE0[5] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][38]" title="MAIN[12][38]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[1]-5">INT: mux DBL_NE0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][38]" title="MAIN[13][38]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[5]-4">INT: mux DBL_EE0[5] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][38]" title="MAIN[14][38]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[2]-3">INT: mux IMUX_CTRL[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][38]" title="MAIN[15][38]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[2]-1">INT: mux IMUX_CTRL[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][38]" title="MAIN[16][38]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[2]-5">INT: mux IMUX_CTRL[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][38]" title="MAIN[17][38]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[2]-4">INT: mux IMUX_CTRL[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][38]" title="MAIN[18][38]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-10">INT: mux IMUX_IMUX[27] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][38]" title="MAIN[19][38]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-9">INT: mux IMUX_IMUX[27] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][38]" title="MAIN[20][38]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-5">INT: mux IMUX_IMUX[33] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][38]" title="MAIN[21][38]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-4">INT: mux IMUX_IMUX[33] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][38]" title="MAIN[22][38]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-7">INT: mux IMUX_IMUX[27] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][38]" title="MAIN[23][38]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-8">INT: mux IMUX_IMUX[33] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][38]" title="MAIN[24][38]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-8">INT: mux IMUX_IMUX[27] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][38]" title="MAIN[25][38]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-1">INT: mux IMUX_IMUX[15] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B37</td>
<td id="virtex5-INT-bit-MAIN[0][37]" title="MAIN[0][37]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[4]-0">INT: mux PENT_EE0[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][37]" title="MAIN[1][37]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[1]-4">INT: mux PENT_NE0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][37]" title="MAIN[2][37]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[4]-2">INT: mux PENT_EE0[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][37]" title="MAIN[3][37]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[1]-7">INT: mux PENT_NN0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][37]" title="MAIN[4][37]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[1]-2">INT: mux PENT_NN0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][37]" title="MAIN[5][37]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[1]-5">INT: mux PENT_NE0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][37]" title="MAIN[6][37]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[5]-2">INT: mux DBL_EE0[5] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][37]" title="MAIN[7][37]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[1]-6">INT: mux DBL_NE0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][37]" title="MAIN[8][37]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[1]-7">INT: mux DBL_NE0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][37]" title="MAIN[9][37]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[1]-2">INT: mux DBL_EN0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][37]" title="MAIN[10][37]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[2]-1">INT: mux DBL_NN0[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][37]" title="MAIN[11][37]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[1]-1">INT: mux DBL_NE0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][37]" title="MAIN[12][37]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[1]-3">INT: mux DBL_NE0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][37]" title="MAIN[13][37]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[2]-5">INT: mux DBL_NN0[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][37]" title="MAIN[14][37]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[3]-1">INT: mux IMUX_CTRL[3] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][37]" title="MAIN[15][37]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[2]-0">INT: mux IMUX_CTRL[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][37]" title="MAIN[16][37]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[3]-4">INT: mux IMUX_CTRL[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][37]" title="MAIN[17][37]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[2]-2">INT: mux IMUX_CTRL[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][37]" title="MAIN[18][37]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-4">INT: mux IMUX_IMUX[27] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][37]" title="MAIN[19][37]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-2">INT: mux IMUX_IMUX[33] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][37]" title="MAIN[20][37]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-6">INT: mux IMUX_IMUX[27] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][37]" title="MAIN[21][37]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-6">INT: mux IMUX_IMUX[15] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][37]" title="MAIN[22][37]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-0">INT: mux IMUX_IMUX[21] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][37]" title="MAIN[23][37]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-9">INT: mux IMUX_IMUX[33] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][37]" title="MAIN[24][37]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[33]-0">INT: mux IMUX_IMUX[33] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][37]" title="MAIN[25][37]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[27]-1">INT: mux IMUX_IMUX[27] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td id="virtex5-INT-bit-MAIN[0][36]" title="MAIN[0][36]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[1]-4">INT: mux PENT_EN0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][36]" title="MAIN[1][36]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[1]-5">INT: mux PENT_NN0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][36]" title="MAIN[2][36]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[1]-2">INT: mux PENT_EN0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][36]" title="MAIN[3][36]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[1]-6">INT: mux PENT_EN0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][36]" title="MAIN[4][36]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[1]-3">INT: mux PENT_NN0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][36]" title="MAIN[5][36]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[1]-3">INT: mux PENT_EN0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][36]" title="MAIN[6][36]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[2]-8">INT: mux DBL_NN0[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][36]" title="MAIN[7][36]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[1]-8">INT: mux DBL_EN0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][36]" title="MAIN[8][36]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[1]-9">INT: mux DBL_EN0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][36]" title="MAIN[9][36]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[2]-9">INT: mux DBL_NN0[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][36]" title="MAIN[10][36]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[1]-0">INT: mux DBL_EN0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][36]" title="MAIN[11][36]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[1]-4">INT: mux DBL_EN0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][36]" title="MAIN[12][36]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[1]-5">INT: mux IMUX_GFAN[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][36]" title="MAIN[13][36]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[2]-3">INT: mux DBL_NN0[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][36]" title="MAIN[14][36]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[2]-6">INT: mux IMUX_CTRL[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][36]" title="MAIN[15][36]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[2]-9">INT: mux IMUX_CTRL[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][36]" title="MAIN[16][36]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[3]-8">INT: mux IMUX_CTRL[3] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][36]" title="MAIN[17][36]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[3]-6">INT: mux IMUX_CTRL[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][36]" title="MAIN[18][36]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-4">INT: mux IMUX_IMUX[15] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][36]" title="MAIN[19][36]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-3">INT: mux IMUX_IMUX[15] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][36]" title="MAIN[20][36]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-2">INT: mux IMUX_IMUX[21] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][36]" title="MAIN[21][36]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-5">INT: mux IMUX_IMUX[21] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][36]" title="MAIN[22][36]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-10">INT: mux IMUX_IMUX[21] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][36]" title="MAIN[23][36]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-10">INT: mux IMUX_IMUX[15] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][36]" title="MAIN[24][36]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-7">INT: mux IMUX_IMUX[15] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][36]" title="MAIN[25][36]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-7">INT: mux IMUX_IMUX[21] bit 7</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B35</td>
<td id="virtex5-INT-bit-MAIN[0][35]" title="MAIN[0][35]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[1]-0">INT: mux PENT_NN0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][35]" title="MAIN[1][35]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[1]-0">INT: mux PENT_EN0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][35]" title="MAIN[2][35]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[1]-5">INT: mux PENT_EN0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][35]" title="MAIN[3][35]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[1]-7">INT: mux PENT_EN0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][35]" title="MAIN[4][35]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[1]-1">INT: mux PENT_NN0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][35]" title="MAIN[5][35]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[1]-1">INT: mux PENT_EN0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][35]" title="MAIN[6][35]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[2]-6">INT: mux DBL_NN0[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][35]" title="MAIN[7][35]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[1]-6">INT: mux DBL_EN0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][35]" title="MAIN[8][35]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[1]-7">INT: mux DBL_EN0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][35]" title="MAIN[9][35]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[2]-7">INT: mux DBL_NN0[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][35]" title="MAIN[10][35]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[1]-1">INT: mux DBL_EN0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][35]" title="MAIN[11][35]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[1]-5">INT: mux DBL_EN0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][35]" title="MAIN[12][35]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[1]-6">INT: mux IMUX_GFAN[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][35]" title="MAIN[13][35]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[1]-3">INT: mux DBL_EN0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][35]" title="MAIN[14][35]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[2]-8">INT: mux IMUX_CTRL[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][35]" title="MAIN[15][35]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[1]-6">INT: mux IMUX_CLK[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][35]" title="MAIN[16][35]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[1]-5">INT: mux IMUX_CLK[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][35]" title="MAIN[17][35]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[3]-9">INT: mux IMUX_CTRL[3] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][35]" title="MAIN[18][35]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-3">INT: mux IMUX_IMUX[21] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][35]" title="MAIN[19][35]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-8">INT: mux IMUX_IMUX[15] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][35]" title="MAIN[20][35]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-4">INT: mux IMUX_IMUX[21] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][35]" title="MAIN[21][35]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-6">INT: mux IMUX_IMUX[21] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][35]" title="MAIN[22][35]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-0">INT: mux IMUX_IMUX[15] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][35]" title="MAIN[23][35]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-8">INT: mux IMUX_IMUX[21] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][35]" title="MAIN[24][35]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-9">INT: mux IMUX_IMUX[15] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][35]" title="MAIN[25][35]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-1">INT: mux IMUX_IMUX[21] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B34</td>
<td id="virtex5-INT-bit-MAIN[0][34]" title="MAIN[0][34]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[1]-4">INT: mux PENT_NN0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][34]" title="MAIN[1][34]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[1]-4">INT: mux PENT_ES0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][34]" title="MAIN[2][34]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[4]-6">INT: mux PENT_SS0[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][34]" title="MAIN[3][34]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[1]-6">INT: mux PENT_NN0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][34]" title="MAIN[4][34]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[1]-0">INT: mux PENT_ES0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][34]" title="MAIN[5][34]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[1]-1">INT: mux PENT_ES0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][34]" title="MAIN[6][34]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[2]-2">INT: mux DBL_NN0[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][34]" title="MAIN[7][34]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[1]-2">INT: mux DBL_ES0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][34]" title="MAIN[8][34]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[1]-7">INT: mux DBL_ES0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][34]" title="MAIN[9][34]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[1]-6">INT: mux DBL_ES0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][34]" title="MAIN[10][34]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[2]-0">INT: mux DBL_NN0[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][34]" title="MAIN[11][34]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[1]-1">INT: mux DBL_ES0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][34]" title="MAIN[12][34]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[1]-4">INT: mux DBL_ES0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][34]" title="MAIN[13][34]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[2]-4">INT: mux DBL_NN0[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][34]" title="MAIN[14][34]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[1]-7">INT: mux IMUX_GFAN[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][34]" title="MAIN[15][34]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[1]-7">INT: mux IMUX_CLK[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][34]" title="MAIN[16][34]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[1]-4">INT: mux IMUX_CLK[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][34]" title="MAIN[17][34]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[1]-4">INT: mux IMUX_GFAN[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][34]" title="MAIN[18][34]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[21]-9">INT: mux IMUX_IMUX[21] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][34]" title="MAIN[19][34]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-4">INT: mux IMUX_IMUX[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][34]" title="MAIN[20][34]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-6">INT: mux IMUX_IMUX[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][34]" title="MAIN[21][34]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-5">INT: mux IMUX_IMUX[15] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][34]" title="MAIN[22][34]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-7">INT: mux IMUX_IMUX[9] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][34]" title="MAIN[23][34]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-0">INT: mux IMUX_IMUX[9] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][34]" title="MAIN[24][34]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-10">INT: mux IMUX_IMUX[9] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][34]" title="MAIN[25][34]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-1">INT: mux IMUX_IMUX[3] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B33</td>
<td id="virtex5-INT-bit-MAIN[0][33]" title="MAIN[0][33]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[4]-2">INT: mux PENT_SS0[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][33]" title="MAIN[1][33]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[4]-1">INT: mux PENT_SS0[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][33]" title="MAIN[2][33]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[4]-5">INT: mux PENT_SS0[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][33]" title="MAIN[3][33]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[1]-6">INT: mux PENT_ES0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][33]" title="MAIN[4][33]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[4]-3">INT: mux PENT_SS0[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][33]" title="MAIN[5][33]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[4]-0">INT: mux PENT_SS0[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][33]" title="MAIN[6][33]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[4]-8">INT: mux DBL_SS0[4] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][33]" title="MAIN[7][33]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[4]-6">INT: mux DBL_SS0[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][33]" title="MAIN[8][33]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[4]-7">INT: mux DBL_SS0[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][33]" title="MAIN[9][33]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[4]-9">INT: mux DBL_SS0[4] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][33]" title="MAIN[10][33]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[4]-0">INT: mux DBL_SS0[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][33]" title="MAIN[11][33]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[4]-5">INT: mux DBL_SS0[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][33]" title="MAIN[12][33]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[4]-4">INT: mux DBL_SS0[4] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][33]" title="MAIN[13][33]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[4]-3">INT: mux DBL_SS0[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][33]" title="MAIN[14][33]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[1]-3">INT: mux IMUX_GFAN[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][33]" title="MAIN[15][33]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[1]-2">INT: mux IMUX_GFAN[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][33]" title="MAIN[16][33]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[1]-2">INT: mux IMUX_CLK[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][33]" title="MAIN[17][33]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[1]-3">INT: mux IMUX_CLK[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][33]" title="MAIN[18][33]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-2">INT: mux IMUX_IMUX[9] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][33]" title="MAIN[19][33]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-3">INT: mux IMUX_IMUX[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][33]" title="MAIN[20][33]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-5">INT: mux IMUX_IMUX[9] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][33]" title="MAIN[21][33]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-4">INT: mux IMUX_IMUX[9] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][33]" title="MAIN[22][33]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-9">INT: mux IMUX_IMUX[3] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][33]" title="MAIN[23][33]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-10">INT: mux IMUX_IMUX[3] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][33]" title="MAIN[24][33]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-7">INT: mux IMUX_IMUX[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][33]" title="MAIN[25][33]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-8">INT: mux IMUX_IMUX[3] bit 8</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B32</td>
<td id="virtex5-INT-bit-MAIN[0][32]" title="MAIN[0][32]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[4]-4">INT: mux PENT_SS0[4] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][32]" title="MAIN[1][32]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[1]-5">INT: mux PENT_ES0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][32]" title="MAIN[2][32]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[1]-7">INT: mux PENT_ES0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][32]" title="MAIN[3][32]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[4]-7">INT: mux PENT_SS0[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][32]" title="MAIN[4][32]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[1]-2">INT: mux PENT_ES0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][32]" title="MAIN[5][32]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[1]-3">INT: mux PENT_ES0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][32]" title="MAIN[6][32]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[1]-3">INT: mux DBL_ES0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][32]" title="MAIN[7][32]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[4]-2">INT: mux DBL_SS0[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][32]" title="MAIN[8][32]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[1]-9">INT: mux DBL_ES0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][32]" title="MAIN[9][32]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[1]-8">INT: mux DBL_ES0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][32]" title="MAIN[10][32]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[4]-1">INT: mux DBL_SS0[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][32]" title="MAIN[11][32]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[1]-0">INT: mux DBL_ES0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][32]" title="MAIN[12][32]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[1]-5">INT: mux DBL_ES0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][32]" title="MAIN[13][32]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[15]-2">INT: mux IMUX_IMUX[15] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][32]" title="MAIN[14][32]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[1]-0">INT: mux IMUX_GFAN[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][32]" title="MAIN[15][32]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[1]-1">INT: mux IMUX_GFAN[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][32]" title="MAIN[16][32]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[1]-1">INT: mux IMUX_CLK[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][32]" title="MAIN[17][32]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[1]-0">INT: mux IMUX_CLK[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][32]" title="MAIN[18][32]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-3">INT: mux IMUX_IMUX[9] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][32]" title="MAIN[19][32]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-2">INT: mux IMUX_IMUX[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][32]" title="MAIN[20][32]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-5">INT: mux IMUX_IMUX[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][32]" title="MAIN[21][32]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-6">INT: mux IMUX_IMUX[9] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][32]" title="MAIN[22][32]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[3]-0">INT: mux IMUX_IMUX[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][32]" title="MAIN[23][32]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-9">INT: mux IMUX_IMUX[9] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][32]" title="MAIN[24][32]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-1">INT: mux IMUX_IMUX[9] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][32]" title="MAIN[25][32]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[9]-8">INT: mux IMUX_IMUX[9] bit 8</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B31</td>
<td id="virtex5-INT-bit-MAIN[0][31]" title="MAIN[0][31]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[1]-1">INT: mux PENT_EE0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][31]" title="MAIN[1][31]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[1]-0">INT: mux PENT_EE0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][31]" title="MAIN[2][31]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[1]-3">INT: mux PENT_EE0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][31]" title="MAIN[3][31]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[1]-3">INT: mux PENT_SE0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][31]" title="MAIN[4][31]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[1]-4">INT: mux PENT_EE0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][31]" title="MAIN[5][31]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[1]-5">INT: mux PENT_EE0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][31]" title="MAIN[6][31]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[1]-2">INT: mux DBL_SE0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][31]" title="MAIN[7][31]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[1]-3">INT: mux DBL_EE0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][31]" title="MAIN[8][31]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[1]-7">INT: mux DBL_EE0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][31]" title="MAIN[9][31]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[1]-6">INT: mux DBL_EE0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][31]" title="MAIN[10][31]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[1]-0">INT: mux DBL_SE0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][31]" title="MAIN[11][31]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[1]-1">INT: mux DBL_EE0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][31]" title="MAIN[12][31]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[1]-5">INT: mux DBL_EE0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][31]" title="MAIN[13][31]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-1">INT: mux IMUX_IMUX[38] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][31]" title="MAIN[14][31]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[0]-0">INT: mux IMUX_GFAN[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][31]" title="MAIN[15][31]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[0]-1">INT: mux IMUX_GFAN[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][31]" title="MAIN[16][31]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[0]-1">INT: mux IMUX_CLK[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][31]" title="MAIN[17][31]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[0]-0">INT: mux IMUX_CLK[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][31]" title="MAIN[18][31]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-1">INT: mux IMUX_IMUX[44] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][31]" title="MAIN[19][31]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-0">INT: mux IMUX_IMUX[38] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][31]" title="MAIN[20][31]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-5">INT: mux IMUX_IMUX[38] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][31]" title="MAIN[21][31]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-6">INT: mux IMUX_IMUX[44] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][31]" title="MAIN[22][31]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-3">INT: mux IMUX_IMUX[38] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][31]" title="MAIN[23][31]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-4">INT: mux IMUX_IMUX[44] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][31]" title="MAIN[24][31]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-10">INT: mux IMUX_IMUX[44] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][31]" title="MAIN[25][31]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-9">INT: mux IMUX_IMUX[44] bit 9</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B30</td>
<td id="virtex5-INT-bit-MAIN[0][30]" title="MAIN[0][30]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[1]-5">INT: mux PENT_SE0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][30]" title="MAIN[1][30]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[1]-6">INT: mux PENT_SE0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][30]" title="MAIN[2][30]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[1]-0">INT: mux PENT_SE0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][30]" title="MAIN[3][30]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[1]-2">INT: mux PENT_EE0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][30]" title="MAIN[4][30]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[1]-4">INT: mux PENT_SE0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][30]" title="MAIN[5][30]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[1]-7">INT: mux PENT_SE0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][30]" title="MAIN[6][30]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[1]-7">INT: mux DBL_SE0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][30]" title="MAIN[7][30]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[1]-8">INT: mux DBL_SE0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][30]" title="MAIN[8][30]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[1]-9">INT: mux DBL_SE0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][30]" title="MAIN[9][30]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[1]-6">INT: mux DBL_SE0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][30]" title="MAIN[10][30]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[1]-4">INT: mux DBL_SE0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][30]" title="MAIN[11][30]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[1]-1">INT: mux DBL_SE0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][30]" title="MAIN[12][30]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[1]-4">INT: mux DBL_EE0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][30]" title="MAIN[13][30]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[1]-5">INT: mux DBL_SE0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][30]" title="MAIN[14][30]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[0]-3">INT: mux IMUX_GFAN[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][30]" title="MAIN[15][30]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[0]-2">INT: mux IMUX_GFAN[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][30]" title="MAIN[16][30]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[0]-2">INT: mux IMUX_CLK[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][30]" title="MAIN[17][30]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[0]-3">INT: mux IMUX_CLK[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][30]" title="MAIN[18][30]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-9">INT: mux IMUX_IMUX[38] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][30]" title="MAIN[19][30]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-8">INT: mux IMUX_IMUX[38] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][30]" title="MAIN[20][30]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-5">INT: mux IMUX_IMUX[44] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][30]" title="MAIN[21][30]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-2">INT: mux IMUX_IMUX[44] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][30]" title="MAIN[22][30]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-10">INT: mux IMUX_IMUX[38] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][30]" title="MAIN[23][30]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-7">INT: mux IMUX_IMUX[44] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][30]" title="MAIN[24][30]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-7">INT: mux IMUX_IMUX[38] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][30]" title="MAIN[25][30]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-4">INT: mux IMUX_IMUX[26] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B29</td>
<td id="virtex5-INT-bit-MAIN[0][29]" title="MAIN[0][29]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[1]-1">INT: mux PENT_SE0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][29]" title="MAIN[1][29]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[1]-6">INT: mux PENT_EE0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][29]" title="MAIN[2][29]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[1]-2">INT: mux PENT_SE0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][29]" title="MAIN[3][29]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[1]-3">INT: mux PENT_SW0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][29]" title="MAIN[4][29]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[1]-6">INT: mux PENT_SW0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][29]" title="MAIN[5][29]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[1]-7">INT: mux PENT_EE0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][29]" title="MAIN[6][29]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[1]-3">INT: mux DBL_SE0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][29]" title="MAIN[7][29]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[1]-8">INT: mux DBL_EE0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][29]" title="MAIN[8][29]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[1]-9">INT: mux DBL_EE0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][29]" title="MAIN[9][29]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[3]-2">INT: mux DBL_WW0[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][29]" title="MAIN[10][29]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[1]-1">INT: mux DBL_SW0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][29]" title="MAIN[11][29]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[1]-0">INT: mux DBL_EE0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][29]" title="MAIN[12][29]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[1]-2">INT: mux DBL_EE0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][29]" title="MAIN[13][29]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[1]-4">INT: mux DBL_SW0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][29]" title="MAIN[14][29]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[0]-7">INT: mux IMUX_GFAN[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][29]" title="MAIN[15][29]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[0]-7">INT: mux IMUX_CLK[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][29]" title="MAIN[16][29]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[0]-4">INT: mux IMUX_CLK[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][29]" title="MAIN[17][29]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[0]-4">INT: mux IMUX_GFAN[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][29]" title="MAIN[18][29]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-2">INT: mux IMUX_IMUX[38] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][29]" title="MAIN[19][29]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-0">INT: mux IMUX_IMUX[44] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][29]" title="MAIN[20][29]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-6">INT: mux IMUX_IMUX[38] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][29]" title="MAIN[21][29]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-6">INT: mux IMUX_IMUX[26] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][29]" title="MAIN[22][29]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-3">INT: mux IMUX_IMUX[32] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][29]" title="MAIN[23][29]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-8">INT: mux IMUX_IMUX[44] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][29]" title="MAIN[24][29]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[44]-3">INT: mux IMUX_IMUX[44] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][29]" title="MAIN[25][29]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[38]-4">INT: mux IMUX_IMUX[38] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B28</td>
<td id="virtex5-INT-bit-MAIN[0][28]" title="MAIN[0][28]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[4]-0">INT: mux PENT_WW0[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][28]" title="MAIN[1][28]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[1]-1">INT: mux PENT_SW0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][28]" title="MAIN[2][28]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[4]-6">INT: mux PENT_WW0[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][28]" title="MAIN[3][28]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[4]-2">INT: mux PENT_WW0[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][28]" title="MAIN[4][28]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[1]-7">INT: mux PENT_SW0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][28]" title="MAIN[5][28]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[4]-7">INT: mux PENT_WW0[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][28]" title="MAIN[6][28]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[1]-8">INT: mux DBL_SW0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][28]" title="MAIN[7][28]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[3]-8">INT: mux DBL_WW0[3] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][28]" title="MAIN[8][28]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[3]-9">INT: mux DBL_WW0[3] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][28]" title="MAIN[9][28]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[1]-9">INT: mux DBL_SW0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][28]" title="MAIN[10][28]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[3]-0">INT: mux DBL_WW0[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][28]" title="MAIN[11][28]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[3]-5">INT: mux DBL_WW0[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][28]" title="MAIN[12][28]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[0]-6">INT: mux IMUX_GFAN[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][28]" title="MAIN[13][28]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[1]-3">INT: mux DBL_SW0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][28]" title="MAIN[14][28]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[0]-8">INT: mux IMUX_CTRL[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][28]" title="MAIN[15][28]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[0]-6">INT: mux IMUX_CLK[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][28]" title="MAIN[16][28]">
<a href="#virtex5-INT-INT-mux-IMUX_CLK[0]-5">INT: mux IMUX_CLK[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][28]" title="MAIN[17][28]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[1]-9">INT: mux IMUX_CTRL[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][28]" title="MAIN[18][28]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-2">INT: mux IMUX_IMUX[26] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][28]" title="MAIN[19][28]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-1">INT: mux IMUX_IMUX[26] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][28]" title="MAIN[20][28]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-0">INT: mux IMUX_IMUX[32] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][28]" title="MAIN[21][28]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-5">INT: mux IMUX_IMUX[32] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][28]" title="MAIN[22][28]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-9">INT: mux IMUX_IMUX[32] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][28]" title="MAIN[23][28]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-9">INT: mux IMUX_IMUX[26] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][28]" title="MAIN[24][28]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-10">INT: mux IMUX_IMUX[26] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][28]" title="MAIN[25][28]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-10">INT: mux IMUX_IMUX[32] bit 10</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B27</td>
<td id="virtex5-INT-bit-MAIN[0][27]" title="MAIN[0][27]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[1]-5">INT: mux PENT_SW0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][27]" title="MAIN[1][27]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[4]-5">INT: mux PENT_WW0[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][27]" title="MAIN[2][27]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[4]-1">INT: mux PENT_WW0[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][27]" title="MAIN[3][27]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[4]-3">INT: mux PENT_WW0[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][27]" title="MAIN[4][27]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[1]-4">INT: mux PENT_SW0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][27]" title="MAIN[5][27]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[4]-4">INT: mux PENT_WW0[4] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][27]" title="MAIN[6][27]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[1]-7">INT: mux DBL_SW0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][27]" title="MAIN[7][27]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[3]-7">INT: mux DBL_WW0[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][27]" title="MAIN[8][27]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[3]-6">INT: mux DBL_WW0[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][27]" title="MAIN[9][27]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[1]-6">INT: mux DBL_SW0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][27]" title="MAIN[10][27]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[3]-1">INT: mux DBL_WW0[3] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][27]" title="MAIN[11][27]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[3]-4">INT: mux DBL_WW0[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][27]" title="MAIN[12][27]">
<a href="#virtex5-INT-INT-mux-IMUX_GFAN[0]-5">INT: mux IMUX_GFAN[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][27]" title="MAIN[13][27]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[3]-3">INT: mux DBL_WW0[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][27]" title="MAIN[14][27]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[0]-7">INT: mux IMUX_CTRL[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][27]" title="MAIN[15][27]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[0]-9">INT: mux IMUX_CTRL[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][27]" title="MAIN[16][27]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[1]-8">INT: mux IMUX_CTRL[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][27]" title="MAIN[17][27]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[1]-7">INT: mux IMUX_CTRL[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][27]" title="MAIN[18][27]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-1">INT: mux IMUX_IMUX[32] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][27]" title="MAIN[19][27]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-7">INT: mux IMUX_IMUX[26] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][27]" title="MAIN[20][27]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-2">INT: mux IMUX_IMUX[32] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][27]" title="MAIN[21][27]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-6">INT: mux IMUX_IMUX[32] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][27]" title="MAIN[22][27]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-3">INT: mux IMUX_IMUX[26] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][27]" title="MAIN[23][27]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-7">INT: mux IMUX_IMUX[32] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][27]" title="MAIN[24][27]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-8">INT: mux IMUX_IMUX[26] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][27]" title="MAIN[25][27]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-4">INT: mux IMUX_IMUX[32] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B26</td>
<td id="virtex5-INT-bit-MAIN[0][26]" title="MAIN[0][26]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[1]-0">INT: mux PENT_SW0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][26]" title="MAIN[1][26]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[1]-4">INT: mux PENT_SS0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][26]" title="MAIN[2][26]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[1]-6">INT: mux PENT_WS0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][26]" title="MAIN[3][26]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[1]-2">INT: mux PENT_SW0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][26]" title="MAIN[4][26]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[1]-3">INT: mux PENT_SS0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][26]" title="MAIN[5][26]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[1]-2">INT: mux PENT_SS0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][26]" title="MAIN[6][26]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[1]-2">INT: mux DBL_SW0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][26]" title="MAIN[7][26]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[0]-2">INT: mux DBL_SS0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][26]" title="MAIN[8][26]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[0]-8">INT: mux DBL_SS0[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][26]" title="MAIN[9][26]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[0]-9">INT: mux DBL_SS0[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][26]" title="MAIN[10][26]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[1]-0">INT: mux DBL_SW0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][26]" title="MAIN[11][26]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[0]-1">INT: mux DBL_SS0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][26]" title="MAIN[12][26]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[0]-5">INT: mux DBL_SS0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][26]" title="MAIN[13][26]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[1]-5">INT: mux DBL_SW0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][26]" title="MAIN[14][26]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[1]-1">INT: mux IMUX_CTRL[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][26]" title="MAIN[15][26]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[0]-3">INT: mux IMUX_CTRL[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][26]" title="MAIN[16][26]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[1]-4">INT: mux IMUX_CTRL[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][26]" title="MAIN[17][26]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[0]-0">INT: mux IMUX_CTRL[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][26]" title="MAIN[18][26]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[32]-8">INT: mux IMUX_IMUX[32] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][26]" title="MAIN[19][26]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-2">INT: mux IMUX_IMUX[14] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][26]" title="MAIN[20][26]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-6">INT: mux IMUX_IMUX[14] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][26]" title="MAIN[21][26]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-5">INT: mux IMUX_IMUX[26] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][26]" title="MAIN[22][26]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-10">INT: mux IMUX_IMUX[20] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][26]" title="MAIN[23][26]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-3">INT: mux IMUX_IMUX[20] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][26]" title="MAIN[24][26]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-9">INT: mux IMUX_IMUX[20] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][26]" title="MAIN[25][26]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-4">INT: mux IMUX_IMUX[14] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B25</td>
<td id="virtex5-INT-bit-MAIN[0][25]" title="MAIN[0][25]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[1]-1">INT: mux PENT_WS0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][25]" title="MAIN[1][25]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[1]-2">INT: mux PENT_WS0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][25]" title="MAIN[2][25]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[1]-5">INT: mux PENT_WS0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][25]" title="MAIN[3][25]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[1]-6">INT: mux PENT_SS0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][25]" title="MAIN[4][25]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[1]-0">INT: mux PENT_WS0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][25]" title="MAIN[5][25]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[1]-3">INT: mux PENT_WS0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][25]" title="MAIN[6][25]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[1]-7">INT: mux DBL_WS0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][25]" title="MAIN[7][25]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[1]-9">INT: mux DBL_WS0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][25]" title="MAIN[8][25]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[1]-8">INT: mux DBL_WS0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][25]" title="MAIN[9][25]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[1]-6">INT: mux DBL_WS0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][25]" title="MAIN[10][25]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[1]-0">INT: mux DBL_WS0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][25]" title="MAIN[11][25]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[1]-4">INT: mux DBL_WS0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][25]" title="MAIN[12][25]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[1]-5">INT: mux DBL_WS0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][25]" title="MAIN[13][25]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[1]-3">INT: mux DBL_WS0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][25]" title="MAIN[14][25]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[0]-2">INT: mux IMUX_CTRL[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][25]" title="MAIN[15][25]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[0]-1">INT: mux IMUX_CTRL[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][25]" title="MAIN[16][25]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[0]-5">INT: mux IMUX_CTRL[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][25]" title="MAIN[17][25]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[0]-4">INT: mux IMUX_CTRL[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][25]" title="MAIN[18][25]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-0">INT: mux IMUX_IMUX[20] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][25]" title="MAIN[19][25]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-1">INT: mux IMUX_IMUX[14] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][25]" title="MAIN[20][25]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-5">INT: mux IMUX_IMUX[20] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][25]" title="MAIN[21][25]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-2">INT: mux IMUX_IMUX[20] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][25]" title="MAIN[22][25]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-8">INT: mux IMUX_IMUX[14] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][25]" title="MAIN[23][25]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-9">INT: mux IMUX_IMUX[14] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][25]" title="MAIN[24][25]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-10">INT: mux IMUX_IMUX[14] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][25]" title="MAIN[25][25]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-7">INT: mux IMUX_IMUX[14] bit 7</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B24</td>
<td id="virtex5-INT-bit-MAIN[0][24]" title="MAIN[0][24]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[1]-4">INT: mux PENT_WS0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][24]" title="MAIN[1][24]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[1]-5">INT: mux PENT_SS0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][24]" title="MAIN[2][24]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[1]-7">INT: mux PENT_SS0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][24]" title="MAIN[3][24]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[1]-7">INT: mux PENT_WS0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][24]" title="MAIN[4][24]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[1]-1">INT: mux PENT_SS0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][24]" title="MAIN[5][24]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[1]-0">INT: mux PENT_SS0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][24]" title="MAIN[6][24]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[0]-3">INT: mux DBL_SS0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][24]" title="MAIN[7][24]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[1]-2">INT: mux DBL_WS0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][24]" title="MAIN[8][24]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[0]-6">INT: mux DBL_SS0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][24]" title="MAIN[9][24]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[0]-7">INT: mux DBL_SS0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][24]" title="MAIN[10][24]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[1]-1">INT: mux DBL_WS0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][24]" title="MAIN[11][24]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[0]-0">INT: mux DBL_SS0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][24]" title="MAIN[12][24]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[0]-4">INT: mux DBL_SS0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][24]" title="MAIN[13][24]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[26]-0">INT: mux IMUX_IMUX[26] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][24]" title="MAIN[14][24]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[2]-3">INT: mux IMUX_FAN[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][24]" title="MAIN[15][24]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[1]-2">INT: mux IMUX_CTRL[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][24]" title="MAIN[16][24]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[1]-5">INT: mux IMUX_CTRL[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][24]" title="MAIN[17][24]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[1]-0">INT: mux IMUX_CTRL[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][24]" title="MAIN[18][24]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-1">INT: mux IMUX_IMUX[20] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][24]" title="MAIN[19][24]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-0">INT: mux IMUX_IMUX[14] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][24]" title="MAIN[20][24]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-5">INT: mux IMUX_IMUX[14] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][24]" title="MAIN[21][24]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-6">INT: mux IMUX_IMUX[20] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][24]" title="MAIN[22][24]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[14]-3">INT: mux IMUX_IMUX[14] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][24]" title="MAIN[23][24]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-8">INT: mux IMUX_IMUX[20] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][24]" title="MAIN[24][24]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-4">INT: mux IMUX_IMUX[20] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][24]" title="MAIN[25][24]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[20]-7">INT: mux IMUX_IMUX[20] bit 7</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B23</td>
<td id="virtex5-INT-bit-MAIN[0][23]" title="MAIN[0][23]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[1]-4">INT: mux PENT_WN0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][23]" title="MAIN[1][23]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[1]-5">INT: mux PENT_WN0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][23]" title="MAIN[2][23]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[1]-7">INT: mux PENT_WN0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][23]" title="MAIN[3][23]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[3]-7">INT: mux PENT_NN0[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][23]" title="MAIN[4][23]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[1]-1">INT: mux PENT_WN0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][23]" title="MAIN[5][23]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[1]-0">INT: mux PENT_WN0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][23]" title="MAIN[6][23]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[3]-3">INT: mux DBL_NN0[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][23]" title="MAIN[7][23]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[1]-2">INT: mux DBL_WN0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][23]" title="MAIN[8][23]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[1]-6">INT: mux DBL_WN0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][23]" title="MAIN[9][23]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[1]-7">INT: mux DBL_WN0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][23]" title="MAIN[10][23]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[3]-1">INT: mux DBL_NN0[3] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][23]" title="MAIN[11][23]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[1]-0">INT: mux DBL_WN0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][23]" title="MAIN[12][23]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[1]-5">INT: mux DBL_WN0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][23]" title="MAIN[13][23]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-1">INT: mux IMUX_IMUX[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][23]" title="MAIN[14][23]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[3]-4">INT: mux IMUX_FAN[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][23]" title="MAIN[15][23]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[3]-3">INT: mux IMUX_FAN[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][23]" title="MAIN[16][23]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[3]-0">INT: mux IMUX_FAN[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][23]" title="MAIN[17][23]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[3]-1">INT: mux IMUX_FAN[3] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][23]" title="MAIN[18][23]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-1">INT: mux IMUX_IMUX[8] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][23]" title="MAIN[19][23]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-0">INT: mux IMUX_IMUX[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][23]" title="MAIN[20][23]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-5">INT: mux IMUX_IMUX[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][23]" title="MAIN[21][23]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-6">INT: mux IMUX_IMUX[8] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][23]" title="MAIN[22][23]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-3">INT: mux IMUX_IMUX[2] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][23]" title="MAIN[23][23]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-4">INT: mux IMUX_IMUX[8] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][23]" title="MAIN[24][23]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-10">INT: mux IMUX_IMUX[8] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][23]" title="MAIN[25][23]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-9">INT: mux IMUX_IMUX[8] bit 9</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B22</td>
<td id="virtex5-INT-bit-MAIN[0][22]" title="MAIN[0][22]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[3]-0">INT: mux PENT_NN0[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][22]" title="MAIN[1][22]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[3]-2">INT: mux PENT_NN0[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][22]" title="MAIN[2][22]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[3]-5">INT: mux PENT_NN0[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][22]" title="MAIN[3][22]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[1]-6">INT: mux PENT_WN0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][22]" title="MAIN[4][22]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[3]-1">INT: mux PENT_NN0[3] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][22]" title="MAIN[5][22]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[3]-3">INT: mux PENT_NN0[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][22]" title="MAIN[6][22]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[3]-6">INT: mux DBL_NN0[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][22]" title="MAIN[7][22]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[3]-8">INT: mux DBL_NN0[3] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][22]" title="MAIN[8][22]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[3]-9">INT: mux DBL_NN0[3] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][22]" title="MAIN[9][22]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[3]-7">INT: mux DBL_NN0[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][22]" title="MAIN[10][22]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[3]-4">INT: mux DBL_NN0[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][22]" title="MAIN[11][22]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[3]-0">INT: mux DBL_NN0[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][22]" title="MAIN[12][22]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[1]-4">INT: mux DBL_WN0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][22]" title="MAIN[13][22]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[3]-5">INT: mux DBL_NN0[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][22]" title="MAIN[14][22]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[2]-4">INT: mux IMUX_FAN[2] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][22]" title="MAIN[15][22]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[2]-2">INT: mux IMUX_FAN[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][22]" title="MAIN[16][22]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[2]-0">INT: mux IMUX_FAN[2] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][22]" title="MAIN[17][22]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[3]-5">INT: mux IMUX_FAN[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][22]" title="MAIN[18][22]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-9">INT: mux IMUX_IMUX[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][22]" title="MAIN[19][22]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-8">INT: mux IMUX_IMUX[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][22]" title="MAIN[20][22]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-5">INT: mux IMUX_IMUX[8] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][22]" title="MAIN[21][22]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-2">INT: mux IMUX_IMUX[8] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][22]" title="MAIN[22][22]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-10">INT: mux IMUX_IMUX[2] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][22]" title="MAIN[23][22]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-7">INT: mux IMUX_IMUX[8] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][22]" title="MAIN[24][22]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-7">INT: mux IMUX_IMUX[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][22]" title="MAIN[25][22]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-1">INT: mux IMUX_IMUX[37] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B21</td>
<td id="virtex5-INT-bit-MAIN[0][21]" title="MAIN[0][21]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[3]-4">INT: mux PENT_NN0[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][21]" title="MAIN[1][21]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[1]-2">INT: mux PENT_WN0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][21]" title="MAIN[2][21]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[3]-6">INT: mux PENT_NN0[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][21]" title="MAIN[3][21]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[1]-3">INT: mux PENT_WW0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][21]" title="MAIN[4][21]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[1]-4">INT: mux PENT_WW0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][21]" title="MAIN[5][21]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[1]-3">INT: mux PENT_WN0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][21]" title="MAIN[6][21]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[3]-2">INT: mux DBL_NN0[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][21]" title="MAIN[7][21]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[1]-8">INT: mux DBL_WN0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][21]" title="MAIN[8][21]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[1]-9">INT: mux DBL_WN0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][21]" title="MAIN[9][21]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[0]-2">INT: mux DBL_NW0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][21]" title="MAIN[10][21]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[1]-1">INT: mux DBL_WW0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][21]" title="MAIN[11][21]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[1]-1">INT: mux DBL_WN0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][21]" title="MAIN[12][21]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[1]-3">INT: mux DBL_WN0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][21]" title="MAIN[13][21]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[1]-5">INT: mux DBL_WW0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][21]" title="MAIN[14][21]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[2]-7">INT: mux IMUX_FAN[2] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][21]" title="MAIN[15][21]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[3]-2">INT: mux IMUX_FAN[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][21]" title="MAIN[16][21]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[2]-1">INT: mux IMUX_FAN[2] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][21]" title="MAIN[17][21]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[3]-9">INT: mux IMUX_FAN[3] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][21]" title="MAIN[18][21]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-2">INT: mux IMUX_IMUX[2] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][21]" title="MAIN[19][21]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-0">INT: mux IMUX_IMUX[8] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][21]" title="MAIN[20][21]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-6">INT: mux IMUX_IMUX[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][21]" title="MAIN[21][21]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-6">INT: mux IMUX_IMUX[37] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][21]" title="MAIN[22][21]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-0">INT: mux IMUX_IMUX[43] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][21]" title="MAIN[23][21]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-8">INT: mux IMUX_IMUX[8] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][21]" title="MAIN[24][21]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[8]-3">INT: mux IMUX_IMUX[8] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][21]" title="MAIN[25][21]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[2]-4">INT: mux IMUX_IMUX[2] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B20</td>
<td id="virtex5-INT-bit-MAIN[0][20]" title="MAIN[0][20]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[0]-1">INT: mux PENT_NW0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][20]" title="MAIN[1][20]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[1]-0">INT: mux PENT_WW0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][20]" title="MAIN[2][20]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[0]-4">INT: mux PENT_NW0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][20]" title="MAIN[3][20]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[0]-2">INT: mux PENT_NW0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][20]" title="MAIN[4][20]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[1]-5">INT: mux PENT_WW0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][20]" title="MAIN[5][20]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[0]-5">INT: mux PENT_NW0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][20]" title="MAIN[6][20]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[1]-6">INT: mux DBL_WW0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][20]" title="MAIN[7][20]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[0]-6">INT: mux DBL_NW0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][20]" title="MAIN[8][20]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[0]-7">INT: mux DBL_NW0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][20]" title="MAIN[9][20]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[1]-7">INT: mux DBL_WW0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][20]" title="MAIN[10][20]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[0]-0">INT: mux DBL_NW0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][20]" title="MAIN[11][20]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[0]-4">INT: mux DBL_NW0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][20]" title="MAIN[12][20]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[0]-6">INT: mux IMUX_CTRL[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][20]" title="MAIN[13][20]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[1]-3">INT: mux DBL_WW0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][20]" title="MAIN[14][20]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[2]-8">INT: mux IMUX_FAN[2] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][20]" title="MAIN[15][20]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[2]-6">INT: mux IMUX_FAN[2] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][20]" title="MAIN[16][20]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[3]-6">INT: mux IMUX_FAN[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][20]" title="MAIN[17][20]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[3]-8">INT: mux IMUX_FAN[3] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][20]" title="MAIN[18][20]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-4">INT: mux IMUX_IMUX[37] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][20]" title="MAIN[19][20]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-3">INT: mux IMUX_IMUX[37] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][20]" title="MAIN[20][20]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-2">INT: mux IMUX_IMUX[43] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][20]" title="MAIN[21][20]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-5">INT: mux IMUX_IMUX[43] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][20]" title="MAIN[22][20]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-10">INT: mux IMUX_IMUX[43] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][20]" title="MAIN[23][20]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-10">INT: mux IMUX_IMUX[37] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][20]" title="MAIN[24][20]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-7">INT: mux IMUX_IMUX[37] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][20]" title="MAIN[25][20]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-7">INT: mux IMUX_IMUX[43] bit 7</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td id="virtex5-INT-bit-MAIN[0][19]" title="MAIN[0][19]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[1]-6">INT: mux PENT_WW0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][19]" title="MAIN[1][19]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[0]-6">INT: mux PENT_NW0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][19]" title="MAIN[2][19]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[0]-0">INT: mux PENT_NW0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][19]" title="MAIN[3][19]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[0]-3">INT: mux PENT_NW0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][19]" title="MAIN[4][19]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[1]-7">INT: mux PENT_WW0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][19]" title="MAIN[5][19]">
<a href="#virtex5-INT-INT-mux-PENT_NW0[0]-7">INT: mux PENT_NW0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][19]" title="MAIN[6][19]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[1]-8">INT: mux DBL_WW0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][19]" title="MAIN[7][19]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[0]-8">INT: mux DBL_NW0[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][19]" title="MAIN[8][19]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[0]-9">INT: mux DBL_NW0[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][19]" title="MAIN[9][19]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[1]-9">INT: mux DBL_WW0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][19]" title="MAIN[10][19]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[0]-1">INT: mux DBL_NW0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][19]" title="MAIN[11][19]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[0]-5">INT: mux DBL_NW0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][19]" title="MAIN[12][19]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[1]-6">INT: mux IMUX_CTRL[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][19]" title="MAIN[13][19]">
<a href="#virtex5-INT-INT-mux-DBL_NW0[0]-3">INT: mux DBL_NW0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][19]" title="MAIN[14][19]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[1]-9">INT: mux IMUX_BYP[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][19]" title="MAIN[15][19]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[1]-7">INT: mux IMUX_BYP[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][19]" title="MAIN[16][19]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[5]-7">INT: mux IMUX_BYP[5] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][19]" title="MAIN[17][19]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[5]-8">INT: mux IMUX_BYP[5] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][19]" title="MAIN[18][19]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-3">INT: mux IMUX_IMUX[43] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][19]" title="MAIN[19][19]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-8">INT: mux IMUX_IMUX[37] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][19]" title="MAIN[20][19]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-4">INT: mux IMUX_IMUX[43] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][19]" title="MAIN[21][19]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-6">INT: mux IMUX_IMUX[43] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][19]" title="MAIN[22][19]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-0">INT: mux IMUX_IMUX[37] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][19]" title="MAIN[23][19]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-8">INT: mux IMUX_IMUX[43] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][19]" title="MAIN[24][19]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-9">INT: mux IMUX_IMUX[37] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][19]" title="MAIN[25][19]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-1">INT: mux IMUX_IMUX[43] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td id="virtex5-INT-bit-MAIN[0][18]" title="MAIN[0][18]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[1]-1">INT: mux PENT_WW0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][18]" title="MAIN[1][18]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[0]-0">INT: mux PENT_NE0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][18]" title="MAIN[2][18]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[3]-2">INT: mux PENT_EE0[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][18]" title="MAIN[3][18]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[1]-2">INT: mux PENT_WW0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][18]" title="MAIN[4][18]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[0]-6">INT: mux PENT_NE0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][18]" title="MAIN[5][18]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[0]-7">INT: mux PENT_NE0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][18]" title="MAIN[6][18]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[1]-2">INT: mux DBL_WW0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][18]" title="MAIN[7][18]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[0]-2">INT: mux DBL_NE0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][18]" title="MAIN[8][18]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[0]-9">INT: mux DBL_NE0[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][18]" title="MAIN[9][18]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[0]-8">INT: mux DBL_NE0[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][18]" title="MAIN[10][18]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[1]-0">INT: mux DBL_WW0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][18]" title="MAIN[11][18]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[0]-1">INT: mux DBL_NE0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][18]" title="MAIN[12][18]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[0]-4">INT: mux DBL_NE0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][18]" title="MAIN[13][18]">
<a href="#virtex5-INT-INT-mux-DBL_WW0[1]-4">INT: mux DBL_WW0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][18]" title="MAIN[14][18]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[1]-6">INT: mux IMUX_BYP[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][18]" title="MAIN[15][18]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[1]-8">INT: mux IMUX_BYP[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][18]" title="MAIN[16][18]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[5]-9">INT: mux IMUX_BYP[5] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][18]" title="MAIN[17][18]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[5]-6">INT: mux IMUX_BYP[5] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][18]" title="MAIN[18][18]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[43]-9">INT: mux IMUX_IMUX[43] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][18]" title="MAIN[19][18]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-4">INT: mux IMUX_IMUX[25] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][18]" title="MAIN[20][18]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-6">INT: mux IMUX_IMUX[25] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][18]" title="MAIN[21][18]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-5">INT: mux IMUX_IMUX[37] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][18]" title="MAIN[22][18]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-7">INT: mux IMUX_IMUX[31] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][18]" title="MAIN[23][18]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-0">INT: mux IMUX_IMUX[31] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][18]" title="MAIN[24][18]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-10">INT: mux IMUX_IMUX[31] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][18]" title="MAIN[25][18]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-1">INT: mux IMUX_IMUX[25] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B17</td>
<td id="virtex5-INT-bit-MAIN[0][17]" title="MAIN[0][17]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[3]-5">INT: mux PENT_EE0[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][17]" title="MAIN[1][17]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[3]-7">INT: mux PENT_EE0[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][17]" title="MAIN[2][17]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[3]-1">INT: mux PENT_EE0[3] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][17]" title="MAIN[3][17]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[0]-2">INT: mux PENT_NE0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][17]" title="MAIN[4][17]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[3]-4">INT: mux PENT_EE0[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][17]" title="MAIN[5][17]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[3]-6">INT: mux PENT_EE0[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][17]" title="MAIN[6][17]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[4]-7">INT: mux DBL_EE0[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][17]" title="MAIN[7][17]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[4]-8">INT: mux DBL_EE0[4] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][17]" title="MAIN[8][17]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[4]-9">INT: mux DBL_EE0[4] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][17]" title="MAIN[9][17]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[4]-6">INT: mux DBL_EE0[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][17]" title="MAIN[10][17]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[4]-0">INT: mux DBL_EE0[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][17]" title="MAIN[11][17]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[4]-5">INT: mux DBL_EE0[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][17]" title="MAIN[12][17]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[4]-4">INT: mux DBL_EE0[4] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][17]" title="MAIN[13][17]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[4]-3">INT: mux DBL_EE0[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][17]" title="MAIN[14][17]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[5]-0">INT: mux IMUX_BYP[5] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][17]" title="MAIN[15][17]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[1]-0">INT: mux IMUX_BYP[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][17]" title="MAIN[16][17]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[1]-5">INT: mux IMUX_BYP[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][17]" title="MAIN[17][17]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[1]-2">INT: mux IMUX_BYP[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][17]" title="MAIN[18][17]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-2">INT: mux IMUX_IMUX[31] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][17]" title="MAIN[19][17]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-3">INT: mux IMUX_IMUX[25] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][17]" title="MAIN[20][17]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-5">INT: mux IMUX_IMUX[31] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][17]" title="MAIN[21][17]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-4">INT: mux IMUX_IMUX[31] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][17]" title="MAIN[22][17]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-9">INT: mux IMUX_IMUX[25] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][17]" title="MAIN[23][17]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-10">INT: mux IMUX_IMUX[25] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][17]" title="MAIN[24][17]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-7">INT: mux IMUX_IMUX[25] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][17]" title="MAIN[25][17]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-8">INT: mux IMUX_IMUX[25] bit 8</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td id="virtex5-INT-bit-MAIN[0][16]" title="MAIN[0][16]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[3]-0">INT: mux PENT_EE0[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][16]" title="MAIN[1][16]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[0]-1">INT: mux PENT_NE0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][16]" title="MAIN[2][16]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[0]-3">INT: mux PENT_NE0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][16]" title="MAIN[3][16]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[3]-3">INT: mux PENT_EE0[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][16]" title="MAIN[4][16]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[0]-5">INT: mux PENT_NE0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][16]" title="MAIN[5][16]">
<a href="#virtex5-INT-INT-mux-PENT_NE0[0]-4">INT: mux PENT_NE0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][16]" title="MAIN[6][16]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[0]-3">INT: mux DBL_NE0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][16]" title="MAIN[7][16]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[4]-2">INT: mux DBL_EE0[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][16]" title="MAIN[8][16]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[0]-6">INT: mux DBL_NE0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][16]" title="MAIN[9][16]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[0]-7">INT: mux DBL_NE0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][16]" title="MAIN[10][16]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[4]-1">INT: mux DBL_EE0[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][16]" title="MAIN[11][16]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[0]-0">INT: mux DBL_NE0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][16]" title="MAIN[12][16]">
<a href="#virtex5-INT-INT-mux-DBL_NE0[0]-5">INT: mux DBL_NE0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][16]" title="MAIN[13][16]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[37]-2">INT: mux IMUX_IMUX[37] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][16]" title="MAIN[14][16]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[4]-1">INT: mux IMUX_BYP[4] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][16]" title="MAIN[15][16]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[5]-3">INT: mux IMUX_BYP[5] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][16]" title="MAIN[16][16]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[5]-5">INT: mux IMUX_BYP[5] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][16]" title="MAIN[17][16]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[1]-4">INT: mux IMUX_BYP[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][16]" title="MAIN[18][16]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-3">INT: mux IMUX_IMUX[31] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][16]" title="MAIN[19][16]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-2">INT: mux IMUX_IMUX[25] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][16]" title="MAIN[20][16]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-5">INT: mux IMUX_IMUX[25] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][16]" title="MAIN[21][16]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-6">INT: mux IMUX_IMUX[31] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][16]" title="MAIN[22][16]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[25]-0">INT: mux IMUX_IMUX[25] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][16]" title="MAIN[23][16]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-9">INT: mux IMUX_IMUX[31] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][16]" title="MAIN[24][16]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-1">INT: mux IMUX_IMUX[31] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][16]" title="MAIN[25][16]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[31]-8">INT: mux IMUX_IMUX[31] bit 8</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B15</td>
<td id="virtex5-INT-bit-MAIN[0][15]" title="MAIN[0][15]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[0]-4">INT: mux PENT_NN0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][15]" title="MAIN[1][15]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[0]-5">INT: mux PENT_NN0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][15]" title="MAIN[2][15]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[0]-7">INT: mux PENT_NN0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][15]" title="MAIN[3][15]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[0]-7">INT: mux PENT_EN0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][15]" title="MAIN[4][15]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[0]-3">INT: mux PENT_NN0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][15]" title="MAIN[5][15]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[0]-2">INT: mux PENT_NN0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][15]" title="MAIN[6][15]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[0]-3">INT: mux DBL_EN0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][15]" title="MAIN[7][15]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[1]-2">INT: mux DBL_NN0[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][15]" title="MAIN[8][15]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[1]-8">INT: mux DBL_NN0[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][15]" title="MAIN[9][15]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[1]-9">INT: mux DBL_NN0[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][15]" title="MAIN[10][15]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[0]-1">INT: mux DBL_EN0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][15]" title="MAIN[11][15]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[1]-0">INT: mux DBL_NN0[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][15]" title="MAIN[12][15]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[1]-4">INT: mux DBL_NN0[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][15]" title="MAIN[13][15]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-3">INT: mux IMUX_IMUX[13] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][15]" title="MAIN[14][15]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[1]-3">INT: mux IMUX_BYP[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][15]" title="MAIN[15][15]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[1]-1">INT: mux IMUX_BYP[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][15]" title="MAIN[16][15]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[5]-4">INT: mux IMUX_BYP[5] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][15]" title="MAIN[17][15]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[5]-2">INT: mux IMUX_BYP[5] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][15]" title="MAIN[18][15]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-3">INT: mux IMUX_IMUX[19] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][15]" title="MAIN[19][15]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-2">INT: mux IMUX_IMUX[13] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][15]" title="MAIN[20][15]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-5">INT: mux IMUX_IMUX[13] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][15]" title="MAIN[21][15]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-6">INT: mux IMUX_IMUX[19] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][15]" title="MAIN[22][15]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-0">INT: mux IMUX_IMUX[13] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][15]" title="MAIN[23][15]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-1">INT: mux IMUX_IMUX[19] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][15]" title="MAIN[24][15]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-7">INT: mux IMUX_IMUX[19] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][15]" title="MAIN[25][15]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-10">INT: mux IMUX_IMUX[19] bit 10</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B14</td>
<td id="virtex5-INT-bit-MAIN[0][14]" title="MAIN[0][14]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[0]-2">INT: mux PENT_EN0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][14]" title="MAIN[1][14]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[0]-0">INT: mux PENT_EN0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][14]" title="MAIN[2][14]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[0]-5">INT: mux PENT_EN0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][14]" title="MAIN[3][14]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[0]-6">INT: mux PENT_NN0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][14]" title="MAIN[4][14]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[0]-3">INT: mux PENT_EN0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][14]" title="MAIN[5][14]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[0]-1">INT: mux PENT_EN0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][14]" title="MAIN[6][14]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[0]-8">INT: mux DBL_EN0[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][14]" title="MAIN[7][14]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[0]-6">INT: mux DBL_EN0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][14]" title="MAIN[8][14]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[0]-7">INT: mux DBL_EN0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][14]" title="MAIN[9][14]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[0]-9">INT: mux DBL_EN0[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][14]" title="MAIN[10][14]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[0]-5">INT: mux DBL_EN0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][14]" title="MAIN[11][14]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[0]-0">INT: mux DBL_EN0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][14]" title="MAIN[12][14]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[1]-5">INT: mux DBL_NN0[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][14]" title="MAIN[13][14]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[0]-4">INT: mux DBL_EN0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][14]" title="MAIN[14][14]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[0]-3">INT: mux IMUX_BYP[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][14]" title="MAIN[15][14]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[4]-3">INT: mux IMUX_BYP[4] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][14]" title="MAIN[16][14]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[4]-5">INT: mux IMUX_BYP[4] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][14]" title="MAIN[17][14]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[4]-2">INT: mux IMUX_BYP[4] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][14]" title="MAIN[18][14]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-10">INT: mux IMUX_IMUX[13] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][14]" title="MAIN[19][14]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-9">INT: mux IMUX_IMUX[13] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][14]" title="MAIN[20][14]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-5">INT: mux IMUX_IMUX[19] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][14]" title="MAIN[21][14]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-4">INT: mux IMUX_IMUX[19] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][14]" title="MAIN[22][14]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-7">INT: mux IMUX_IMUX[13] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][14]" title="MAIN[23][14]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-8">INT: mux IMUX_IMUX[19] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][14]" title="MAIN[24][14]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-8">INT: mux IMUX_IMUX[13] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][14]" title="MAIN[25][14]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-1">INT: mux IMUX_IMUX[1] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B13</td>
<td id="virtex5-INT-bit-MAIN[0][13]" title="MAIN[0][13]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[0]-4">INT: mux PENT_EN0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][13]" title="MAIN[1][13]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[0]-0">INT: mux PENT_NN0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][13]" title="MAIN[2][13]">
<a href="#virtex5-INT-INT-mux-PENT_EN0[0]-6">INT: mux PENT_EN0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][13]" title="MAIN[3][13]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[0]-7">INT: mux PENT_ES0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][13]" title="MAIN[4][13]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[0]-0">INT: mux PENT_ES0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][13]" title="MAIN[5][13]">
<a href="#virtex5-INT-INT-mux-PENT_NN0[0]-1">INT: mux PENT_NN0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][13]" title="MAIN[6][13]">
<a href="#virtex5-INT-INT-mux-DBL_EN0[0]-2">INT: mux DBL_EN0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][13]" title="MAIN[7][13]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[1]-6">INT: mux DBL_NN0[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][13]" title="MAIN[8][13]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[1]-7">INT: mux DBL_NN0[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][13]" title="MAIN[9][13]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[3]-2">INT: mux DBL_SS0[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][13]" title="MAIN[10][13]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[0]-1">INT: mux DBL_ES0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][13]" title="MAIN[11][13]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[1]-1">INT: mux DBL_NN0[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][13]" title="MAIN[12][13]">
<a href="#virtex5-INT-INT-mux-DBL_NN0[1]-3">INT: mux DBL_NN0[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][13]" title="MAIN[13][13]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[0]-5">INT: mux DBL_ES0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][13]" title="MAIN[14][13]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[0]-0">INT: mux IMUX_BYP[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][13]" title="MAIN[15][13]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[0]-1">INT: mux IMUX_BYP[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][13]" title="MAIN[16][13]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[4]-4">INT: mux IMUX_BYP[4] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][13]" title="MAIN[17][13]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[0]-5">INT: mux IMUX_BYP[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][13]" title="MAIN[18][13]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-4">INT: mux IMUX_IMUX[13] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][13]" title="MAIN[19][13]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-2">INT: mux IMUX_IMUX[19] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][13]" title="MAIN[20][13]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-6">INT: mux IMUX_IMUX[13] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][13]" title="MAIN[21][13]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-6">INT: mux IMUX_IMUX[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][13]" title="MAIN[22][13]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-0">INT: mux IMUX_IMUX[7] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][13]" title="MAIN[23][13]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-9">INT: mux IMUX_IMUX[19] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][13]" title="MAIN[24][13]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[19]-0">INT: mux IMUX_IMUX[19] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][13]" title="MAIN[25][13]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[13]-1">INT: mux IMUX_IMUX[13] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B12</td>
<td id="virtex5-INT-bit-MAIN[0][12]" title="MAIN[0][12]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[3]-4">INT: mux PENT_SS0[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][12]" title="MAIN[1][12]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[0]-5">INT: mux PENT_ES0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][12]" title="MAIN[2][12]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[3]-0">INT: mux PENT_SS0[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][12]" title="MAIN[3][12]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[3]-6">INT: mux PENT_SS0[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][12]" title="MAIN[4][12]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[0]-1">INT: mux PENT_ES0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][12]" title="MAIN[5][12]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[3]-1">INT: mux PENT_SS0[3] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][12]" title="MAIN[6][12]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[0]-6">INT: mux DBL_ES0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][12]" title="MAIN[7][12]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[3]-6">INT: mux DBL_SS0[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][12]" title="MAIN[8][12]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[3]-7">INT: mux DBL_SS0[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][12]" title="MAIN[9][12]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[0]-7">INT: mux DBL_ES0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][12]" title="MAIN[10][12]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[3]-0">INT: mux DBL_SS0[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][12]" title="MAIN[11][12]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[3]-4">INT: mux DBL_SS0[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][12]" title="MAIN[12][12]">
<a href="#virtex5-INT-INT-mux-IMUX_CTRL[1]-3">INT: mux IMUX_CTRL[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][12]" title="MAIN[13][12]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[0]-3">INT: mux DBL_ES0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][12]" title="MAIN[14][12]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[0]-8">INT: mux IMUX_BYP[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][12]" title="MAIN[15][12]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[4]-0">INT: mux IMUX_BYP[4] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][12]" title="MAIN[16][12]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[0]-2">INT: mux IMUX_BYP[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][12]" title="MAIN[17][12]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[4]-9">INT: mux IMUX_BYP[4] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][12]" title="MAIN[18][12]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-4">INT: mux IMUX_IMUX[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][12]" title="MAIN[19][12]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-3">INT: mux IMUX_IMUX[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][12]" title="MAIN[20][12]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-2">INT: mux IMUX_IMUX[7] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][12]" title="MAIN[21][12]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-5">INT: mux IMUX_IMUX[7] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][12]" title="MAIN[22][12]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-10">INT: mux IMUX_IMUX[7] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][12]" title="MAIN[23][12]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-10">INT: mux IMUX_IMUX[1] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][12]" title="MAIN[24][12]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-7">INT: mux IMUX_IMUX[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][12]" title="MAIN[25][12]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-7">INT: mux IMUX_IMUX[7] bit 7</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B11</td>
<td id="virtex5-INT-bit-MAIN[0][11]" title="MAIN[0][11]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[0]-3">INT: mux PENT_ES0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][11]" title="MAIN[1][11]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[3]-3">INT: mux PENT_SS0[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][11]" title="MAIN[2][11]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[3]-5">INT: mux PENT_SS0[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][11]" title="MAIN[3][11]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[3]-7">INT: mux PENT_SS0[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][11]" title="MAIN[4][11]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[0]-2">INT: mux PENT_ES0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][11]" title="MAIN[5][11]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[3]-2">INT: mux PENT_SS0[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][11]" title="MAIN[6][11]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[0]-9">INT: mux DBL_ES0[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][11]" title="MAIN[7][11]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[3]-9">INT: mux DBL_SS0[3] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][11]" title="MAIN[8][11]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[3]-8">INT: mux DBL_SS0[3] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][11]" title="MAIN[9][11]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[0]-8">INT: mux DBL_ES0[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][11]" title="MAIN[10][11]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[3]-1">INT: mux DBL_SS0[3] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][11]" title="MAIN[11][11]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[3]-5">INT: mux DBL_SS0[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][11]" title="MAIN[12][11]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[2]-5">INT: mux IMUX_FAN[2] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][11]" title="MAIN[13][11]">
<a href="#virtex5-INT-INT-mux-DBL_SS0[3]-3">INT: mux DBL_SS0[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][11]" title="MAIN[14][11]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[0]-7">INT: mux IMUX_BYP[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][11]" title="MAIN[15][11]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[0]-9">INT: mux IMUX_BYP[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][11]" title="MAIN[16][11]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[4]-8">INT: mux IMUX_BYP[4] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][11]" title="MAIN[17][11]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[4]-7">INT: mux IMUX_BYP[4] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][11]" title="MAIN[18][11]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-3">INT: mux IMUX_IMUX[7] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][11]" title="MAIN[19][11]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-8">INT: mux IMUX_IMUX[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][11]" title="MAIN[20][11]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-4">INT: mux IMUX_IMUX[7] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][11]" title="MAIN[21][11]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-6">INT: mux IMUX_IMUX[7] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][11]" title="MAIN[22][11]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-0">INT: mux IMUX_IMUX[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][11]" title="MAIN[23][11]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-8">INT: mux IMUX_IMUX[7] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][11]" title="MAIN[24][11]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-9">INT: mux IMUX_IMUX[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][11]" title="MAIN[25][11]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-1">INT: mux IMUX_IMUX[7] bit 1</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B10</td>
<td id="virtex5-INT-bit-MAIN[0][10]" title="MAIN[0][10]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[0]-4">INT: mux PENT_ES0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][10]" title="MAIN[1][10]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[0]-1">INT: mux PENT_EE0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][10]" title="MAIN[2][10]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[0]-2">INT: mux PENT_SE0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][10]" title="MAIN[3][10]">
<a href="#virtex5-INT-INT-mux-PENT_ES0[0]-6">INT: mux PENT_ES0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][10]" title="MAIN[4][10]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[0]-5">INT: mux PENT_EE0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][10]" title="MAIN[5][10]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[0]-4">INT: mux PENT_EE0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][10]" title="MAIN[6][10]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[0]-2">INT: mux DBL_ES0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][10]" title="MAIN[7][10]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[0]-3">INT: mux DBL_EE0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][10]" title="MAIN[8][10]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[0]-6">INT: mux DBL_EE0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][10]" title="MAIN[9][10]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[0]-7">INT: mux DBL_EE0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][10]" title="MAIN[10][10]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[0]-0">INT: mux DBL_ES0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][10]" title="MAIN[11][10]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[0]-0">INT: mux DBL_EE0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][10]" title="MAIN[12][10]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[0]-4">INT: mux DBL_EE0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][10]" title="MAIN[13][10]">
<a href="#virtex5-INT-INT-mux-DBL_ES0[0]-4">INT: mux DBL_ES0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][10]" title="MAIN[14][10]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[0]-9">INT: mux IMUX_FAN[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][10]" title="MAIN[15][10]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[0]-8">INT: mux IMUX_FAN[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][10]" title="MAIN[16][10]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[1]-7">INT: mux IMUX_FAN[1] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][10]" title="MAIN[17][10]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[1]-9">INT: mux IMUX_FAN[1] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][10]" title="MAIN[18][10]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[7]-9">INT: mux IMUX_IMUX[7] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][10]" title="MAIN[19][10]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-2">INT: mux IMUX_IMUX[36] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][10]" title="MAIN[20][10]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-6">INT: mux IMUX_IMUX[36] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][10]" title="MAIN[21][10]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-5">INT: mux IMUX_IMUX[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][10]" title="MAIN[22][10]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-10">INT: mux IMUX_IMUX[42] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][10]" title="MAIN[23][10]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-3">INT: mux IMUX_IMUX[42] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][10]" title="MAIN[24][10]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-9">INT: mux IMUX_IMUX[42] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][10]" title="MAIN[25][10]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-4">INT: mux IMUX_IMUX[36] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B9</td>
<td id="virtex5-INT-bit-MAIN[0][9]" title="MAIN[0][9]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[0]-7">INT: mux PENT_SE0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][9]" title="MAIN[1][9]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[0]-4">INT: mux PENT_SE0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][9]" title="MAIN[2][9]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[0]-0">INT: mux PENT_SE0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][9]" title="MAIN[3][9]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[0]-2">INT: mux PENT_EE0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][9]" title="MAIN[4][9]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[0]-6">INT: mux PENT_SE0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][9]" title="MAIN[5][9]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[0]-5">INT: mux PENT_SE0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][9]" title="MAIN[6][9]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[0]-9">INT: mux DBL_SE0[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][9]" title="MAIN[7][9]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[0]-7">INT: mux DBL_SE0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][9]" title="MAIN[8][9]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[0]-6">INT: mux DBL_SE0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][9]" title="MAIN[9][9]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[0]-8">INT: mux DBL_SE0[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][9]" title="MAIN[10][9]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[0]-1">INT: mux DBL_SE0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][9]" title="MAIN[11][9]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[0]-5">INT: mux DBL_SE0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][9]" title="MAIN[12][9]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[0]-4">INT: mux DBL_SE0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][9]" title="MAIN[13][9]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[0]-2">INT: mux DBL_SE0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][9]" title="MAIN[14][9]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[0]-7">INT: mux IMUX_FAN[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][9]" title="MAIN[15][9]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[0]-6">INT: mux IMUX_FAN[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][9]" title="MAIN[16][9]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[1]-6">INT: mux IMUX_FAN[1] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][9]" title="MAIN[17][9]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[1]-8">INT: mux IMUX_FAN[1] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][9]" title="MAIN[18][9]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-1">INT: mux IMUX_IMUX[42] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][9]" title="MAIN[19][9]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-0">INT: mux IMUX_IMUX[36] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][9]" title="MAIN[20][9]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-5">INT: mux IMUX_IMUX[42] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][9]" title="MAIN[21][9]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-2">INT: mux IMUX_IMUX[42] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][9]" title="MAIN[22][9]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-7">INT: mux IMUX_IMUX[36] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][9]" title="MAIN[23][9]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-9">INT: mux IMUX_IMUX[36] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][9]" title="MAIN[24][9]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-10">INT: mux IMUX_IMUX[36] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][9]" title="MAIN[25][9]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-8">INT: mux IMUX_IMUX[36] bit 8</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B8</td>
<td id="virtex5-INT-bit-MAIN[0][8]" title="MAIN[0][8]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[0]-1">INT: mux PENT_SE0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][8]" title="MAIN[1][8]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[0]-0">INT: mux PENT_EE0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][8]" title="MAIN[2][8]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[0]-3">INT: mux PENT_EE0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][8]" title="MAIN[3][8]">
<a href="#virtex5-INT-INT-mux-PENT_SE0[0]-3">INT: mux PENT_SE0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][8]" title="MAIN[4][8]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[0]-7">INT: mux PENT_EE0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][8]" title="MAIN[5][8]">
<a href="#virtex5-INT-INT-mux-PENT_EE0[0]-6">INT: mux PENT_EE0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][8]" title="MAIN[6][8]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[0]-2">INT: mux DBL_EE0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][8]" title="MAIN[7][8]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[0]-3">INT: mux DBL_SE0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][8]" title="MAIN[8][8]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[0]-8">INT: mux DBL_EE0[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][8]" title="MAIN[9][8]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[0]-9">INT: mux DBL_EE0[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][8]" title="MAIN[10][8]">
<a href="#virtex5-INT-INT-mux-DBL_SE0[0]-0">INT: mux DBL_SE0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][8]" title="MAIN[11][8]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[0]-1">INT: mux DBL_EE0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][8]" title="MAIN[12][8]">
<a href="#virtex5-INT-INT-mux-DBL_EE0[0]-5">INT: mux DBL_EE0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][8]" title="MAIN[13][8]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[1]-2">INT: mux IMUX_IMUX[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][8]" title="MAIN[14][8]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[0]-4">INT: mux IMUX_FAN[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][8]" title="MAIN[15][8]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[1]-2">INT: mux IMUX_FAN[1] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][8]" title="MAIN[16][8]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[0]-5">INT: mux IMUX_FAN[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][8]" title="MAIN[17][8]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[1]-1">INT: mux IMUX_FAN[1] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][8]" title="MAIN[18][8]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-0">INT: mux IMUX_IMUX[42] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][8]" title="MAIN[19][8]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-1">INT: mux IMUX_IMUX[36] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][8]" title="MAIN[20][8]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-5">INT: mux IMUX_IMUX[36] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][8]" title="MAIN[21][8]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-6">INT: mux IMUX_IMUX[42] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][8]" title="MAIN[22][8]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[36]-3">INT: mux IMUX_IMUX[36] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][8]" title="MAIN[23][8]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-7">INT: mux IMUX_IMUX[42] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][8]" title="MAIN[24][8]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-4">INT: mux IMUX_IMUX[42] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][8]" title="MAIN[25][8]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[42]-8">INT: mux IMUX_IMUX[42] bit 8</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B7</td>
<td id="virtex5-INT-bit-MAIN[0][7]" title="MAIN[0][7]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[0]-0">INT: mux PENT_SW0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][7]" title="MAIN[1][7]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[0]-1">INT: mux PENT_SW0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][7]" title="MAIN[2][7]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[0]-3">INT: mux PENT_SW0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][7]" title="MAIN[3][7]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[3]-3">INT: mux PENT_WW0[3] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][7]" title="MAIN[4][7]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[0]-7">INT: mux PENT_SW0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][7]" title="MAIN[5][7]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[0]-6">INT: mux PENT_SW0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][7]" title="MAIN[6][7]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_N5-3">INT: mux DBL_WW0_N5 bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][7]" title="MAIN[7][7]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[0]-2">INT: mux DBL_SW0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][7]" title="MAIN[8][7]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[0]-8">INT: mux DBL_SW0[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][7]" title="MAIN[9][7]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[0]-9">INT: mux DBL_SW0[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][7]" title="MAIN[10][7]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_N5-1">INT: mux DBL_WW0_N5 bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][7]" title="MAIN[11][7]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[0]-0">INT: mux DBL_SW0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][7]" title="MAIN[12][7]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[0]-4">INT: mux DBL_SW0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][7]" title="MAIN[13][7]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-0">INT: mux IMUX_IMUX[24] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][7]" title="MAIN[14][7]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[0]-6">INT: mux IMUX_BYP[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][7]" title="MAIN[15][7]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[0]-2">INT: mux IMUX_FAN[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][7]" title="MAIN[16][7]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[0]-0">INT: mux IMUX_FAN[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][7]" title="MAIN[17][7]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[4]-6">INT: mux IMUX_BYP[4] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][7]" title="MAIN[18][7]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-0">INT: mux IMUX_IMUX[30] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][7]" title="MAIN[19][7]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-1">INT: mux IMUX_IMUX[24] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][7]" title="MAIN[20][7]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-5">INT: mux IMUX_IMUX[24] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][7]" title="MAIN[21][7]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-6">INT: mux IMUX_IMUX[30] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][7]" title="MAIN[22][7]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-3">INT: mux IMUX_IMUX[24] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][7]" title="MAIN[23][7]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-4">INT: mux IMUX_IMUX[30] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][7]" title="MAIN[24][7]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-10">INT: mux IMUX_IMUX[30] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][7]" title="MAIN[25][7]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-9">INT: mux IMUX_IMUX[30] bit 9</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B6</td>
<td id="virtex5-INT-bit-MAIN[0][6]" title="MAIN[0][6]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[3]-6">INT: mux PENT_WW0[3] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][6]" title="MAIN[1][6]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[3]-5">INT: mux PENT_WW0[3] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][6]" title="MAIN[2][6]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[3]-1">INT: mux PENT_WW0[3] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][6]" title="MAIN[3][6]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[0]-2">INT: mux PENT_SW0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][6]" title="MAIN[4][6]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[3]-7">INT: mux PENT_WW0[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][6]" title="MAIN[5][6]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[3]-4">INT: mux PENT_WW0[3] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][6]" title="MAIN[6][6]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_N5-8">INT: mux DBL_WW0_N5 bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][6]" title="MAIN[7][6]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_N5-7">INT: mux DBL_WW0_N5 bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][6]" title="MAIN[8][6]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_N5-6">INT: mux DBL_WW0_N5 bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][6]" title="MAIN[9][6]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_N5-9">INT: mux DBL_WW0_N5 bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][6]" title="MAIN[10][6]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_N5-5">INT: mux DBL_WW0_N5 bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][6]" title="MAIN[11][6]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_N5-0">INT: mux DBL_WW0_N5 bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][6]" title="MAIN[12][6]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[0]-5">INT: mux DBL_SW0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][6]" title="MAIN[13][6]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_N5-4">INT: mux DBL_WW0_N5 bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][6]" title="MAIN[14][6]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[0]-3">INT: mux IMUX_FAN[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][6]" title="MAIN[15][6]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[1]-3">INT: mux IMUX_FAN[1] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][6]" title="MAIN[16][6]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[1]-0">INT: mux IMUX_FAN[1] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][6]" title="MAIN[17][6]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[1]-5">INT: mux IMUX_FAN[1] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][6]" title="MAIN[18][6]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-9">INT: mux IMUX_IMUX[24] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][6]" title="MAIN[19][6]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-7">INT: mux IMUX_IMUX[24] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][6]" title="MAIN[20][6]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-5">INT: mux IMUX_IMUX[30] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][6]" title="MAIN[21][6]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-2">INT: mux IMUX_IMUX[30] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][6]" title="MAIN[22][6]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-10">INT: mux IMUX_IMUX[24] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][6]" title="MAIN[23][6]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-8">INT: mux IMUX_IMUX[30] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][6]" title="MAIN[24][6]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-8">INT: mux IMUX_IMUX[24] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][6]" title="MAIN[25][6]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-4">INT: mux IMUX_IMUX[12] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B5</td>
<td id="virtex5-INT-bit-MAIN[0][5]" title="MAIN[0][5]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[3]-0">INT: mux PENT_WW0[3] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][5]" title="MAIN[1][5]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[0]-5">INT: mux PENT_SW0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][5]" title="MAIN[2][5]">
<a href="#virtex5-INT-INT-mux-PENT_WW0[3]-2">INT: mux PENT_WW0[3] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][5]" title="MAIN[3][5]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[0]-7">INT: mux PENT_SS0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][5]" title="MAIN[4][5]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[0]-3">INT: mux PENT_SS0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][5]" title="MAIN[5][5]">
<a href="#virtex5-INT-INT-mux-PENT_SW0[0]-4">INT: mux PENT_SW0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][5]" title="MAIN[6][5]">
<a href="#virtex5-INT-INT-mux-DBL_WW0_N5-2">INT: mux DBL_WW0_N5 bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][5]" title="MAIN[7][5]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[0]-7">INT: mux DBL_SW0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][5]" title="MAIN[8][5]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[0]-6">INT: mux DBL_SW0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][5]" title="MAIN[9][5]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[0]-2">INT: mux DBL_WS0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][5]" title="MAIN[10][5]">
<a href="#virtex5-INT-INT-mux-DBL_SS0_N2-1">INT: mux DBL_SS0_N2 bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][5]" title="MAIN[11][5]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[0]-1">INT: mux DBL_SW0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][5]" title="MAIN[12][5]">
<a href="#virtex5-INT-INT-mux-DBL_SW0[0]-3">INT: mux DBL_SW0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][5]" title="MAIN[13][5]">
<a href="#virtex5-INT-INT-mux-DBL_SS0_N2-5">INT: mux DBL_SS0_N2 bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][5]" title="MAIN[14][5]">
<a href="#virtex5-INT-INT-mux-LV[18]-7">INT: mux LV[18] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][5]" title="MAIN[15][5]">
<a href="#virtex5-INT-INT-mux-LV[18]-6">INT: mux LV[18] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][5]" title="MAIN[16][5]">
<a href="#virtex5-INT-INT-mux-LH[18]-6">INT: mux LH[18] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][5]" title="MAIN[17][5]">
<a href="#virtex5-INT-INT-mux-LH[18]-7">INT: mux LH[18] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][5]" title="MAIN[18][5]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-2">INT: mux IMUX_IMUX[24] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][5]" title="MAIN[19][5]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-1">INT: mux IMUX_IMUX[30] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][5]" title="MAIN[20][5]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-6">INT: mux IMUX_IMUX[24] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][5]" title="MAIN[21][5]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-6">INT: mux IMUX_IMUX[12] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][5]" title="MAIN[22][5]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-3">INT: mux IMUX_IMUX[18] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][5]" title="MAIN[23][5]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-7">INT: mux IMUX_IMUX[30] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][5]" title="MAIN[24][5]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[30]-3">INT: mux IMUX_IMUX[30] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][5]" title="MAIN[25][5]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[24]-4">INT: mux IMUX_IMUX[24] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B4</td>
<td id="virtex5-INT-bit-MAIN[0][4]" title="MAIN[0][4]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[0]-4">INT: mux PENT_WS0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][4]" title="MAIN[1][4]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[0]-5">INT: mux PENT_SS0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][4]" title="MAIN[2][4]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[0]-3">INT: mux PENT_WS0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][4]" title="MAIN[3][4]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[0]-6">INT: mux PENT_WS0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][4]" title="MAIN[4][4]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[0]-2">INT: mux PENT_SS0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][4]" title="MAIN[5][4]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[0]-2">INT: mux PENT_WS0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][4]" title="MAIN[6][4]">
<a href="#virtex5-INT-INT-mux-DBL_SS0_N2-9">INT: mux DBL_SS0_N2 bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][4]" title="MAIN[7][4]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[0]-9">INT: mux DBL_WS0[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][4]" title="MAIN[8][4]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[0]-8">INT: mux DBL_WS0[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][4]" title="MAIN[9][4]">
<a href="#virtex5-INT-INT-mux-DBL_SS0_N2-8">INT: mux DBL_SS0_N2 bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][4]" title="MAIN[10][4]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[0]-0">INT: mux DBL_WS0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][4]" title="MAIN[11][4]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[0]-4">INT: mux DBL_WS0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][4]" title="MAIN[12][4]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[2]-9">INT: mux IMUX_FAN[2] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][4]" title="MAIN[13][4]">
<a href="#virtex5-INT-INT-mux-DBL_SS0_N2-3">INT: mux DBL_SS0_N2 bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][4]" title="MAIN[14][4]">
<a href="#virtex5-INT-INT-mux-LV[18]-5">INT: mux LV[18] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][4]" title="MAIN[15][4]">
<a href="#virtex5-INT-INT-mux-LV[18]-9">INT: mux LV[18] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][4]" title="MAIN[16][4]">
<a href="#virtex5-INT-INT-mux-LH[18]-9">INT: mux LH[18] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][4]" title="MAIN[17][4]">
<a href="#virtex5-INT-INT-mux-LH[18]-5">INT: mux LH[18] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][4]" title="MAIN[18][4]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-2">INT: mux IMUX_IMUX[12] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][4]" title="MAIN[19][4]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-0">INT: mux IMUX_IMUX[12] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][4]" title="MAIN[20][4]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-1">INT: mux IMUX_IMUX[18] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][4]" title="MAIN[21][4]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-5">INT: mux IMUX_IMUX[18] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][4]" title="MAIN[22][4]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-9">INT: mux IMUX_IMUX[18] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][4]" title="MAIN[23][4]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-9">INT: mux IMUX_IMUX[12] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][4]" title="MAIN[24][4]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-10">INT: mux IMUX_IMUX[12] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][4]" title="MAIN[25][4]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-10">INT: mux IMUX_IMUX[18] bit 10</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B3</td>
<td id="virtex5-INT-bit-MAIN[0][3]" title="MAIN[0][3]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[0]-0">INT: mux PENT_SS0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][3]" title="MAIN[1][3]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[0]-0">INT: mux PENT_WS0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][3]" title="MAIN[2][3]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[0]-5">INT: mux PENT_WS0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][3]" title="MAIN[3][3]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[0]-7">INT: mux PENT_WS0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][3]" title="MAIN[4][3]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[0]-1">INT: mux PENT_SS0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][3]" title="MAIN[5][3]">
<a href="#virtex5-INT-INT-mux-PENT_WS0[0]-1">INT: mux PENT_WS0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][3]" title="MAIN[6][3]">
<a href="#virtex5-INT-INT-mux-DBL_SS0_N2-6">INT: mux DBL_SS0_N2 bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][3]" title="MAIN[7][3]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[0]-6">INT: mux DBL_WS0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][3]" title="MAIN[8][3]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[0]-7">INT: mux DBL_WS0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][3]" title="MAIN[9][3]">
<a href="#virtex5-INT-INT-mux-DBL_SS0_N2-7">INT: mux DBL_SS0_N2 bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][3]" title="MAIN[10][3]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[0]-1">INT: mux DBL_WS0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][3]" title="MAIN[11][3]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[0]-5">INT: mux DBL_WS0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][3]" title="MAIN[12][3]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[3]-7">INT: mux IMUX_FAN[3] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][3]" title="MAIN[13][3]">
<a href="#virtex5-INT-INT-mux-DBL_WS0[0]-3">INT: mux DBL_WS0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][3]" title="MAIN[14][3]">
<a href="#virtex5-INT-INT-mux-LH[18]-2">INT: mux LH[18] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][3]" title="MAIN[15][3]">
<a href="#virtex5-INT-INT-mux-LV[18]-0">INT: mux LV[18] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][3]" title="MAIN[16][3]">
<a href="#virtex5-INT-INT-mux-LH[18]-0">INT: mux LH[18] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][3]" title="MAIN[17][3]">
<a href="#virtex5-INT-INT-mux-LV[18]-4">INT: mux LV[18] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][3]" title="MAIN[18][3]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-0">INT: mux IMUX_IMUX[18] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][3]" title="MAIN[19][3]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-8">INT: mux IMUX_IMUX[12] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][3]" title="MAIN[20][3]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-2">INT: mux IMUX_IMUX[18] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][3]" title="MAIN[21][3]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-6">INT: mux IMUX_IMUX[18] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][3]" title="MAIN[22][3]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-3">INT: mux IMUX_IMUX[12] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][3]" title="MAIN[23][3]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-8">INT: mux IMUX_IMUX[18] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][3]" title="MAIN[24][3]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-7">INT: mux IMUX_IMUX[12] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][3]" title="MAIN[25][3]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-4">INT: mux IMUX_IMUX[18] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B2</td>
<td id="virtex5-INT-bit-MAIN[0][2]" title="MAIN[0][2]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[0]-4">INT: mux PENT_SS0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][2]" title="MAIN[1][2]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[0]-4">INT: mux PENT_WN0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][2]" title="MAIN[2][2]">
<a href="#virtex5-INT-INT-mux-PENT_NN0_N5-6">INT: mux PENT_NN0_N5 bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][2]" title="MAIN[3][2]">
<a href="#virtex5-INT-INT-mux-PENT_SS0[0]-6">INT: mux PENT_SS0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][2]" title="MAIN[4][2]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[0]-0">INT: mux PENT_WN0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][2]" title="MAIN[5][2]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[0]-1">INT: mux PENT_WN0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][2]" title="MAIN[6][2]">
<a href="#virtex5-INT-INT-mux-DBL_SS0_N2-2">INT: mux DBL_SS0_N2 bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][2]" title="MAIN[7][2]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[0]-2">INT: mux DBL_WN0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][2]" title="MAIN[8][2]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[0]-7">INT: mux DBL_WN0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][2]" title="MAIN[9][2]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[0]-6">INT: mux DBL_WN0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][2]" title="MAIN[10][2]">
<a href="#virtex5-INT-INT-mux-DBL_SS0_N2-0">INT: mux DBL_SS0_N2 bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][2]" title="MAIN[11][2]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[0]-1">INT: mux DBL_WN0[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][2]" title="MAIN[12][2]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[0]-4">INT: mux DBL_WN0[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][2]" title="MAIN[13][2]">
<a href="#virtex5-INT-INT-mux-DBL_SS0_N2-4">INT: mux DBL_SS0_N2 bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][2]" title="MAIN[14][2]">
<a href="#virtex5-INT-INT-mux-LV[18]-2">INT: mux LV[18] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][2]" title="MAIN[15][2]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[5]-1">INT: mux IMUX_BYP[5] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][2]" title="MAIN[16][2]">
<a href="#virtex5-INT-INT-mux-IMUX_BYP[0]-4">INT: mux IMUX_BYP[0] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][2]" title="MAIN[17][2]">
<a href="#virtex5-INT-INT-mux-LH[18]-4">INT: mux LH[18] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][2]" title="MAIN[18][2]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[18]-7">INT: mux IMUX_IMUX[18] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][2]" title="MAIN[19][2]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-2">INT: mux IMUX_IMUX[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][2]" title="MAIN[20][2]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-6">INT: mux IMUX_IMUX[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][2]" title="MAIN[21][2]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-5">INT: mux IMUX_IMUX[12] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][2]" title="MAIN[22][2]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-10">INT: mux IMUX_IMUX[6] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][2]" title="MAIN[23][2]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-3">INT: mux IMUX_IMUX[6] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][2]" title="MAIN[24][2]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-9">INT: mux IMUX_IMUX[6] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][2]" title="MAIN[25][2]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-4">INT: mux IMUX_IMUX[0] bit 4</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B1</td>
<td id="virtex5-INT-bit-MAIN[0][1]" title="MAIN[0][1]">
<a href="#virtex5-INT-INT-mux-PENT_NN0_N5-3">INT: mux PENT_NN0_N5 bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][1]" title="MAIN[1][1]">
<a href="#virtex5-INT-INT-mux-PENT_NN0_N5-1">INT: mux PENT_NN0_N5 bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][1]" title="MAIN[2][1]">
<a href="#virtex5-INT-INT-mux-PENT_NN0_N5-5">INT: mux PENT_NN0_N5 bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][1]" title="MAIN[3][1]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[0]-6">INT: mux PENT_WN0[0] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][1]" title="MAIN[4][1]">
<a href="#virtex5-INT-INT-mux-PENT_NN0_N5-2">INT: mux PENT_NN0_N5 bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][1]" title="MAIN[5][1]">
<a href="#virtex5-INT-INT-mux-PENT_NN0_N5-0">INT: mux PENT_NN0_N5 bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][1]" title="MAIN[6][1]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_N5-9">INT: mux DBL_NN0_N5 bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][1]" title="MAIN[7][1]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_N5-6">INT: mux DBL_NN0_N5 bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][1]" title="MAIN[8][1]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_N5-7">INT: mux DBL_NN0_N5 bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][1]" title="MAIN[9][1]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_N5-8">INT: mux DBL_NN0_N5 bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][1]" title="MAIN[10][1]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_N5-0">INT: mux DBL_NN0_N5 bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][1]" title="MAIN[11][1]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_N5-5">INT: mux DBL_NN0_N5 bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][1]" title="MAIN[12][1]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_N5-4">INT: mux DBL_NN0_N5 bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][1]" title="MAIN[13][1]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_N5-3">INT: mux DBL_NN0_N5 bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][1]" title="MAIN[14][1]">
<a href="#virtex5-INT-INT-mux-LH[18]-3">INT: mux LH[18] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][1]" title="MAIN[15][1]">
<a href="#virtex5-INT-INT-mux-LV[18]-3">INT: mux LV[18] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][1]" title="MAIN[16][1]">
<a href="#virtex5-INT-INT-mux-LH[18]-1">INT: mux LH[18] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][1]" title="MAIN[17][1]">
<a href="#virtex5-INT-INT-mux-LV[18]-1">INT: mux LV[18] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][1]" title="MAIN[18][1]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-1">INT: mux IMUX_IMUX[6] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][1]" title="MAIN[19][1]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-0">INT: mux IMUX_IMUX[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][1]" title="MAIN[20][1]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-5">INT: mux IMUX_IMUX[6] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][1]" title="MAIN[21][1]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-2">INT: mux IMUX_IMUX[6] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][1]" title="MAIN[22][1]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-7">INT: mux IMUX_IMUX[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][1]" title="MAIN[23][1]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-9">INT: mux IMUX_IMUX[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][1]" title="MAIN[24][1]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-10">INT: mux IMUX_IMUX[0] bit 10</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][1]" title="MAIN[25][1]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-8">INT: mux IMUX_IMUX[0] bit 8</a>
</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B0</td>
<td id="virtex5-INT-bit-MAIN[0][0]" title="MAIN[0][0]">
<a href="#virtex5-INT-INT-mux-PENT_NN0_N5-4">INT: mux PENT_NN0_N5 bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[1][0]" title="MAIN[1][0]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[0]-5">INT: mux PENT_WN0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[2][0]" title="MAIN[2][0]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[0]-7">INT: mux PENT_WN0[0] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[3][0]" title="MAIN[3][0]">
<a href="#virtex5-INT-INT-mux-PENT_NN0_N5-7">INT: mux PENT_NN0_N5 bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[4][0]" title="MAIN[4][0]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[0]-3">INT: mux PENT_WN0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[5][0]" title="MAIN[5][0]">
<a href="#virtex5-INT-INT-mux-PENT_WN0[0]-2">INT: mux PENT_WN0[0] bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[6][0]" title="MAIN[6][0]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[0]-3">INT: mux DBL_WN0[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[7][0]" title="MAIN[7][0]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_N5-2">INT: mux DBL_NN0_N5 bit 2</a>
</td>
<td id="virtex5-INT-bit-MAIN[8][0]" title="MAIN[8][0]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[0]-8">INT: mux DBL_WN0[0] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[9][0]" title="MAIN[9][0]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[0]-9">INT: mux DBL_WN0[0] bit 9</a>
</td>
<td id="virtex5-INT-bit-MAIN[10][0]" title="MAIN[10][0]">
<a href="#virtex5-INT-INT-mux-DBL_NN0_N5-1">INT: mux DBL_NN0_N5 bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[11][0]" title="MAIN[11][0]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[0]-0">INT: mux DBL_WN0[0] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[12][0]" title="MAIN[12][0]">
<a href="#virtex5-INT-INT-mux-DBL_WN0[0]-5">INT: mux DBL_WN0[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[13][0]" title="MAIN[13][0]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[12]-1">INT: mux IMUX_IMUX[12] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[14][0]" title="MAIN[14][0]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[1]-4">INT: mux IMUX_FAN[1] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[15][0]" title="MAIN[15][0]">
<a href="#virtex5-INT-INT-mux-LV[18]-8">INT: mux LV[18] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[16][0]" title="MAIN[16][0]">
<a href="#virtex5-INT-INT-mux-LH[18]-8">INT: mux LH[18] bit 8</a>
</td>
<td id="virtex5-INT-bit-MAIN[17][0]" title="MAIN[17][0]">
<a href="#virtex5-INT-INT-mux-IMUX_FAN[0]-1">INT: mux IMUX_FAN[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[18][0]" title="MAIN[18][0]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-0">INT: mux IMUX_IMUX[6] bit 0</a>
</td>
<td id="virtex5-INT-bit-MAIN[19][0]" title="MAIN[19][0]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-1">INT: mux IMUX_IMUX[0] bit 1</a>
</td>
<td id="virtex5-INT-bit-MAIN[20][0]" title="MAIN[20][0]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-5">INT: mux IMUX_IMUX[0] bit 5</a>
</td>
<td id="virtex5-INT-bit-MAIN[21][0]" title="MAIN[21][0]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-6">INT: mux IMUX_IMUX[6] bit 6</a>
</td>
<td id="virtex5-INT-bit-MAIN[22][0]" title="MAIN[22][0]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[0]-3">INT: mux IMUX_IMUX[0] bit 3</a>
</td>
<td id="virtex5-INT-bit-MAIN[23][0]" title="MAIN[23][0]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-7">INT: mux IMUX_IMUX[6] bit 7</a>
</td>
<td id="virtex5-INT-bit-MAIN[24][0]" title="MAIN[24][0]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-4">INT: mux IMUX_IMUX[6] bit 4</a>
</td>
<td id="virtex5-INT-bit-MAIN[25][0]" title="MAIN[25][0]">
<a href="#virtex5-INT-INT-mux-IMUX_IMUX[6]-8">INT: mux IMUX_IMUX[6] bit 8</a>
</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<h2 id="tile-intf"><a class="header" href="#tile-intf">Tile INTF</a></h2>
<p>Cells: 1</p>
<h3 id="switchbox-intf_int"><a class="header" href="#switchbox-intf_int">Switchbox INTF_INT</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[0]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[0]-0"><a href="#virtex5-INTF-bit-MAIN[27][15]">MAIN[27][15]</a></td><td>OUT_TEST[0]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[31]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[25]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[1]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[1]-0"><a href="#virtex5-INTF-bit-MAIN[26][13]">MAIN[26][13]</a></td><td>OUT_TEST[1]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[19]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[13]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[2]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[2]-0"><a href="#virtex5-INTF-bit-MAIN[26][50]">MAIN[26][50]</a></td><td>OUT_TEST[2]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[34]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[28]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[3]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[3]-0"><a href="#virtex5-INTF-bit-MAIN[27][48]">MAIN[27][48]</a></td><td>OUT_TEST[3]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[22]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[16]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[4]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[4]-1"><a href="#virtex5-INTF-bit-MAIN[26][14]">MAIN[26][14]</a></td><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[4]-0"><a href="#virtex5-INTF-bit-MAIN[26][10]">MAIN[26][10]</a></td><td>OUT_TEST[4]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>IMUX_CLK[0]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX[1]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[5]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[5]-0"><a href="#virtex5-INTF-bit-MAIN[27][19]">MAIN[27][19]</a></td><td>OUT_TEST[5]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[43]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[37]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[6]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[6]-1"><a href="#virtex5-INTF-bit-MAIN[27][49]">MAIN[27][49]</a></td><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[6]-0"><a href="#virtex5-INTF-bit-MAIN[27][44]">MAIN[27][44]</a></td><td>OUT_TEST[6]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>IMUX_CLK[1]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX[4]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX[10]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[7]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[7]-0"><a href="#virtex5-INTF-bit-MAIN[26][53]">MAIN[26][53]</a></td><td>OUT_TEST[7]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[46]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[40]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[8]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[8]-0"><a href="#virtex5-INTF-bit-MAIN[26][4]">MAIN[26][4]</a></td><td>OUT_TEST[8]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[18]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[12]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[9]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[9]-0"><a href="#virtex5-INTF-bit-MAIN[27][25]">MAIN[27][25]</a></td><td>OUT_TEST[9]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[32]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[26]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[10]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[10]-0"><a href="#virtex5-INTF-bit-MAIN[27][38]">MAIN[27][38]</a></td><td>OUT_TEST[10]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[21]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[15]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[11]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[11]-0"><a href="#virtex5-INTF-bit-MAIN[26][59]">MAIN[26][59]</a></td><td>OUT_TEST[11]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[35]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[29]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[12]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[12]-0"><a href="#virtex5-INTF-bit-MAIN[26][9]">MAIN[26][9]</a></td><td>OUT_TEST[12]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[42]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[36]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[13]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[13]-1"><a href="#virtex5-INTF-bit-MAIN[26][24]">MAIN[26][24]</a></td><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[13]-0"><a href="#virtex5-INTF-bit-MAIN[26][19]">MAIN[26][19]</a></td><td>OUT_TEST[13]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>TEST[1]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX[2]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX[8]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[14]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[14]-0"><a href="#virtex5-INTF-bit-MAIN[26][44]">MAIN[26][44]</a></td><td>OUT_TEST[14]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[45]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[39]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[15]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[15]-1"><a href="#virtex5-INTF-bit-MAIN[27][59]">MAIN[27][59]</a></td><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[15]-0"><a href="#virtex5-INTF-bit-MAIN[27][54]">MAIN[27][54]</a></td><td>OUT_TEST[15]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>TEST[3]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX[5]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX[11]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[16]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[16]-0"><a href="#virtex5-INTF-bit-MAIN[26][40]">MAIN[26][40]</a></td><td>OUT_TEST[16]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[33]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[27]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[17]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[17]-0"><a href="#virtex5-INTF-bit-MAIN[27][58]">MAIN[27][58]</a></td><td>OUT_TEST[17]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[23]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[17]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[18]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[18]-0"><a href="#virtex5-INTF-bit-MAIN[27][5]">MAIN[27][5]</a></td><td>OUT_TEST[18]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[30]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[24]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[19]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[19]-0"><a href="#virtex5-INTF-bit-MAIN[26][23]">MAIN[26][23]</a></td><td>OUT_TEST[19]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[20]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[14]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[20]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[20]-1"><a href="#virtex5-INTF-bit-MAIN[26][39]">MAIN[26][39]</a></td><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[20]-0"><a href="#virtex5-INTF-bit-MAIN[27][35]">MAIN[27][35]</a></td><td>OUT_TEST[20]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>TEST[2]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX[3]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[21]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[21]-0"><a href="#virtex5-INTF-bit-MAIN[26][63]">MAIN[26][63]</a></td><td>OUT_TEST[21]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[47]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[41]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[22]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[22]-1"><a href="#virtex5-INTF-bit-MAIN[27][4]">MAIN[27][4]</a></td><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[22]-0"><a href="#virtex5-INTF-bit-MAIN[26][0]">MAIN[26][0]</a></td><td>OUT_TEST[22]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>TEST[0]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX[0]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF switchbox INTF_INT muxes OUT_TEST[23]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF-INTF_INT-mux-OUT_TEST[23]-0"><a href="#virtex5-INTF-bit-MAIN[27][28]">MAIN[27][28]</a></td><td>OUT_TEST[23]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX[44]</td></tr>

<tr><td>1</td><td>IMUX_IMUX[38]</td></tr>

</tbody>

</table>
</div>

<h3 id="test-mux-intf_testmux"><a class="header" href="#test-mux-intf_testmux">Test mux INTF_TESTMUX</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex5 INTF INTF_TESTMUX mux</caption>
<thead>
<tr><th>Destination</th><th>Primary source</th>
<th>Test source 0</th>
</tr>

</thead>

<tbody>
<tr><td>OUT[0]</td><td>OUT_BEL[0]</td>
<td>OUT_TEST[0]</td>
</tr>

<tr><td>OUT[1]</td><td>OUT_BEL[1]</td>
<td>OUT_TEST[1]</td>
</tr>

<tr><td>OUT[2]</td><td>OUT_BEL[2]</td>
<td>OUT_TEST[2]</td>
</tr>

<tr><td>OUT[3]</td><td>OUT_BEL[3]</td>
<td>OUT_TEST[3]</td>
</tr>

<tr><td>OUT[4]</td><td>OUT_BEL[4]</td>
<td>OUT_TEST[4]</td>
</tr>

<tr><td>OUT[5]</td><td>OUT_BEL[5]</td>
<td>OUT_TEST[5]</td>
</tr>

<tr><td>OUT[6]</td><td>OUT_BEL[6]</td>
<td>OUT_TEST[6]</td>
</tr>

<tr><td>OUT[7]</td><td>OUT_BEL[7]</td>
<td>OUT_TEST[7]</td>
</tr>

<tr><td>OUT[8]</td><td>OUT_BEL[8]</td>
<td>OUT_TEST[8]</td>
</tr>

<tr><td>OUT[9]</td><td>OUT_BEL[9]</td>
<td>OUT_TEST[9]</td>
</tr>

<tr><td>OUT[10]</td><td>OUT_BEL[10]</td>
<td>OUT_TEST[10]</td>
</tr>

<tr><td>OUT[11]</td><td>OUT_BEL[11]</td>
<td>OUT_TEST[11]</td>
</tr>

<tr><td>OUT[12]</td><td>OUT_BEL[12]</td>
<td>OUT_TEST[12]</td>
</tr>

<tr><td>OUT[13]</td><td>OUT_BEL[13]</td>
<td>OUT_TEST[13]</td>
</tr>

<tr><td>OUT[14]</td><td>OUT_BEL[14]</td>
<td>OUT_TEST[14]</td>
</tr>

<tr><td>OUT[15]</td><td>OUT_BEL[15]</td>
<td>OUT_TEST[15]</td>
</tr>

<tr><td>OUT[16]</td><td>OUT_BEL[16]</td>
<td>OUT_TEST[16]</td>
</tr>

<tr><td>OUT[17]</td><td>OUT_BEL[17]</td>
<td>OUT_TEST[17]</td>
</tr>

<tr><td>OUT[18]</td><td>OUT_BEL[18]</td>
<td>OUT_TEST[18]</td>
</tr>

<tr><td>OUT[19]</td><td>OUT_BEL[19]</td>
<td>OUT_TEST[19]</td>
</tr>

<tr><td>OUT[20]</td><td>OUT_BEL[20]</td>
<td>OUT_TEST[20]</td>
</tr>

<tr><td>OUT[21]</td><td>OUT_BEL[21]</td>
<td>OUT_TEST[21]</td>
</tr>

<tr><td>OUT[22]</td><td>OUT_BEL[22]</td>
<td>OUT_TEST[22]</td>
</tr>

<tr><td>OUT[23]</td><td>OUT_BEL[23]</td>
<td>OUT_TEST[23]</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF INTF_TESTMUX bits</caption>
<thead>
<tr><th>Group</th><th id="virtex5-INTF-INTF_TESTMUX-testmux-0"><a href="#virtex5-INTF-bit-MAIN[27][30]">MAIN[27][30]</a></th></tr>

</thead>

<tbody>
<tr><td>Primary</td><td>0</td></tr>

<tr><td>Test 0</td><td>1</td></tr>

</tbody>

</table>
</div>

<h3 id="bitstream-1"><a class="header" href="#bitstream-1">Bitstream</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex5 INTF rect MAIN</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="28">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
<th>F20</th>
<th>F21</th>
<th>F22</th>
<th>F23</th>
<th>F24</th>
<th>F25</th>
<th>F26</th>
<th>F27</th>
</tr>

</thead>

<tbody>
<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][63]" title="MAIN[26][63]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[21]-0">INTF_INT: mux OUT_TEST[21] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][59]" title="MAIN[26][59]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[11]-0">INTF_INT: mux OUT_TEST[11] bit 0</a>
</td>
<td id="virtex5-INTF-bit-MAIN[27][59]" title="MAIN[27][59]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[15]-1">INTF_INT: mux OUT_TEST[15] bit 1</a>
</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][58]" title="MAIN[27][58]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[17]-0">INTF_INT: mux OUT_TEST[17] bit 0</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][54]" title="MAIN[27][54]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[15]-0">INTF_INT: mux OUT_TEST[15] bit 0</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][53]" title="MAIN[26][53]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[7]-0">INTF_INT: mux OUT_TEST[7] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][50]" title="MAIN[26][50]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[2]-0">INTF_INT: mux OUT_TEST[2] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][49]" title="MAIN[27][49]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[6]-1">INTF_INT: mux OUT_TEST[6] bit 1</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][48]" title="MAIN[27][48]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[3]-0">INTF_INT: mux OUT_TEST[3] bit 0</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][44]" title="MAIN[26][44]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[14]-0">INTF_INT: mux OUT_TEST[14] bit 0</a>
</td>
<td id="virtex5-INTF-bit-MAIN[27][44]" title="MAIN[27][44]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[6]-0">INTF_INT: mux OUT_TEST[6] bit 0</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][40]" title="MAIN[26][40]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[16]-0">INTF_INT: mux OUT_TEST[16] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][39]" title="MAIN[26][39]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[20]-1">INTF_INT: mux OUT_TEST[20] bit 1</a>
</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][38]" title="MAIN[27][38]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[10]-0">INTF_INT: mux OUT_TEST[10] bit 0</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][35]" title="MAIN[27][35]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[20]-0">INTF_INT: mux OUT_TEST[20] bit 0</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][30]" title="MAIN[27][30]">
<a href="#virtex5-INTF-INTF_TESTMUX-testmux-0">INTF_TESTMUX: test mux bit 0</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][28]" title="MAIN[27][28]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[23]-0">INTF_INT: mux OUT_TEST[23] bit 0</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][25]" title="MAIN[27][25]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[9]-0">INTF_INT: mux OUT_TEST[9] bit 0</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][24]" title="MAIN[26][24]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[13]-1">INTF_INT: mux OUT_TEST[13] bit 1</a>
</td>
<td>-</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][23]" title="MAIN[26][23]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[19]-0">INTF_INT: mux OUT_TEST[19] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][19]" title="MAIN[26][19]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[13]-0">INTF_INT: mux OUT_TEST[13] bit 0</a>
</td>
<td id="virtex5-INTF-bit-MAIN[27][19]" title="MAIN[27][19]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[5]-0">INTF_INT: mux OUT_TEST[5] bit 0</a>
</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][15]" title="MAIN[27][15]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[0]-0">INTF_INT: mux OUT_TEST[0] bit 0</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][14]" title="MAIN[26][14]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[4]-1">INTF_INT: mux OUT_TEST[4] bit 1</a>
</td>
<td>-</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][13]" title="MAIN[26][13]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[1]-0">INTF_INT: mux OUT_TEST[1] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][10]" title="MAIN[26][10]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[4]-0">INTF_INT: mux OUT_TEST[4] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][9]" title="MAIN[26][9]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[12]-0">INTF_INT: mux OUT_TEST[12] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[27][5]" title="MAIN[27][5]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[18]-0">INTF_INT: mux OUT_TEST[18] bit 0</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][4]" title="MAIN[26][4]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[8]-0">INTF_INT: mux OUT_TEST[8] bit 0</a>
</td>
<td id="virtex5-INTF-bit-MAIN[27][4]" title="MAIN[27][4]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[22]-1">INTF_INT: mux OUT_TEST[22] bit 1</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF-bit-MAIN[26][0]" title="MAIN[26][0]">
<a href="#virtex5-INTF-INTF_INT-mux-OUT_TEST[22]-0">INTF_INT: mux OUT_TEST[22] bit 0</a>
</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<h2 id="tile-intf_delay"><a class="header" href="#tile-intf_delay">Tile INTF_DELAY</a></h2>
<p>Cells: 1</p>
<h3 id="switchbox-intf_int-1"><a class="header" href="#switchbox-intf_int-1">Switchbox INTF_INT</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT delays</caption>
<thead>
<tr><th>Destination</th><th>Source</th><th colspan="1">Bits</th></tr>

</thead>

<tbody>
<tr><td>IMUX_IMUX_DELAY[0]</td><td>IMUX_IMUX[0]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[0]-IMUX_IMUX[0]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][0]">MAIN[27][0]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[1]</td><td>IMUX_IMUX[1]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[1]-IMUX_IMUX[1]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][11]">MAIN[27][11]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[2]</td><td>IMUX_IMUX[2]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[2]-IMUX_IMUX[2]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][21]">MAIN[26][21]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[3]</td><td>IMUX_IMUX[3]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[3]-IMUX_IMUX[3]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][32]">MAIN[27][32]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[4]</td><td>IMUX_IMUX[4]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[4]-IMUX_IMUX[4]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][42]">MAIN[27][42]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[5]</td><td>IMUX_IMUX[5]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[5]-IMUX_IMUX[5]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][53]">MAIN[27][53]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[6]</td><td>IMUX_IMUX[6]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[6]-IMUX_IMUX[6]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][1]">MAIN[26][1]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[7]</td><td>IMUX_IMUX[7]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[7]-IMUX_IMUX[7]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][12]">MAIN[26][12]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[8]</td><td>IMUX_IMUX[8]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[8]-IMUX_IMUX[8]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][22]">MAIN[27][22]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[9]</td><td>IMUX_IMUX[9]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[9]-IMUX_IMUX[9]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][33]">MAIN[26][33]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[10]</td><td>IMUX_IMUX[10]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[10]-IMUX_IMUX[10]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][43]">MAIN[26][43]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[11]</td><td>IMUX_IMUX[11]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[11]-IMUX_IMUX[11]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][55]">MAIN[27][55]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[12]</td><td>IMUX_IMUX[12]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[12]-IMUX_IMUX[12]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][2]">MAIN[27][2]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[13]</td><td>IMUX_IMUX[13]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[13]-IMUX_IMUX[13]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][13]">MAIN[27][13]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[14]</td><td>IMUX_IMUX[14]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[14]-IMUX_IMUX[14]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][24]">MAIN[27][24]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[15]</td><td>IMUX_IMUX[15]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[15]-IMUX_IMUX[15]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][34]">MAIN[27][34]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[16]</td><td>IMUX_IMUX[16]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[16]-IMUX_IMUX[16]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][45]">MAIN[26][45]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[17]</td><td>IMUX_IMUX[17]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[17]-IMUX_IMUX[17]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][56]">MAIN[27][56]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[18]</td><td>IMUX_IMUX[18]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[18]-IMUX_IMUX[18]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][3]">MAIN[26][3]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[19]</td><td>IMUX_IMUX[19]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[19]-IMUX_IMUX[19]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][15]">MAIN[26][15]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[20]</td><td>IMUX_IMUX[20]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[20]-IMUX_IMUX[20]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][26]">MAIN[26][26]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[21]</td><td>IMUX_IMUX[21]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[21]-IMUX_IMUX[21]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][36]">MAIN[26][36]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[22]</td><td>IMUX_IMUX[22]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[22]-IMUX_IMUX[22]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][46]">MAIN[27][46]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[23]</td><td>IMUX_IMUX[23]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[23]-IMUX_IMUX[23]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][57]">MAIN[26][57]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[24]</td><td>IMUX_IMUX[24]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[24]-IMUX_IMUX[24]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][6]">MAIN[26][6]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[25]</td><td>IMUX_IMUX[25]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[25]-IMUX_IMUX[25]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][16]">MAIN[27][16]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[26]</td><td>IMUX_IMUX[26]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[26]-IMUX_IMUX[26]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][27]">MAIN[27][27]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[27]</td><td>IMUX_IMUX[27]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[27]-IMUX_IMUX[27]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][37]">MAIN[27][37]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[28]</td><td>IMUX_IMUX[28]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[28]-IMUX_IMUX[28]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][47]">MAIN[26][47]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[29]</td><td>IMUX_IMUX[29]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[29]-IMUX_IMUX[29]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][60]">MAIN[26][60]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[30]</td><td>IMUX_IMUX[30]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[30]-IMUX_IMUX[30]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][7]">MAIN[27][7]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[31]</td><td>IMUX_IMUX[31]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[31]-IMUX_IMUX[31]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][17]">MAIN[26][17]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[32]</td><td>IMUX_IMUX[32]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[32]-IMUX_IMUX[32]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][28]">MAIN[26][28]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[33]</td><td>IMUX_IMUX[33]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[33]-IMUX_IMUX[33]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][38]">MAIN[26][38]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[34]</td><td>IMUX_IMUX[34]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[34]-IMUX_IMUX[34]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][49]">MAIN[26][49]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[35]</td><td>IMUX_IMUX[35]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[35]-IMUX_IMUX[35]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][61]">MAIN[27][61]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[36]</td><td>IMUX_IMUX[36]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[36]-IMUX_IMUX[36]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][8]">MAIN[26][8]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[37]</td><td>IMUX_IMUX[37]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[37]-IMUX_IMUX[37]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][18]">MAIN[27][18]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[38]</td><td>IMUX_IMUX[38]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[38]-IMUX_IMUX[38]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][29]">MAIN[26][29]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[39]</td><td>IMUX_IMUX[39]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[39]-IMUX_IMUX[39]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][40]">MAIN[27][40]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[40]</td><td>IMUX_IMUX[40]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[40]-IMUX_IMUX[40]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][51]">MAIN[27][51]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[41]</td><td>IMUX_IMUX[41]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[41]-IMUX_IMUX[41]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][62]">MAIN[26][62]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[42]</td><td>IMUX_IMUX[42]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[42]-IMUX_IMUX[42]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][9]">MAIN[27][9]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[43]</td><td>IMUX_IMUX[43]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[43]-IMUX_IMUX[43]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][20]">MAIN[27][20]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[44]</td><td>IMUX_IMUX[44]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[44]-IMUX_IMUX[44]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][31]">MAIN[27][31]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[45]</td><td>IMUX_IMUX[45]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[45]-IMUX_IMUX[45]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][41]">MAIN[26][41]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[46]</td><td>IMUX_IMUX[46]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[46]-IMUX_IMUX[46]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][52]">MAIN[26][52]</a></td></tr>

<tr><td>IMUX_IMUX_DELAY[47]</td><td>IMUX_IMUX[47]</td><td id="virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[47]-IMUX_IMUX[47]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][63]">MAIN[27][63]</a></td></tr>

<tr><th colspan="2">Delay step</th><th colspan="1"></th></tr>

<tr><td colspan="2">0</td><td>0</td></tr>

<tr><td colspan="2">1</td><td>1</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[0]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[0]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][15]">MAIN[27][15]</a></td><td>OUT_TEST[0]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[31]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[25]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[1]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[1]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][13]">MAIN[26][13]</a></td><td>OUT_TEST[1]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[19]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[13]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[2]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[2]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][50]">MAIN[26][50]</a></td><td>OUT_TEST[2]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[34]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[28]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[3]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[3]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][48]">MAIN[27][48]</a></td><td>OUT_TEST[3]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[22]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[16]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[4]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[4]-1"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][14]">MAIN[26][14]</a></td><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[4]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][10]">MAIN[26][10]</a></td><td>OUT_TEST[4]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>IMUX_CLK[0]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX_DELAY[1]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX_DELAY[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[5]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[5]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][19]">MAIN[27][19]</a></td><td>OUT_TEST[5]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[43]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[37]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[6]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[6]-1"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][49]">MAIN[27][49]</a></td><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[6]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][44]">MAIN[27][44]</a></td><td>OUT_TEST[6]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>IMUX_CLK[1]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX_DELAY[4]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX_DELAY[10]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[7]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[7]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][53]">MAIN[26][53]</a></td><td>OUT_TEST[7]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[46]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[40]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[8]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[8]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][4]">MAIN[26][4]</a></td><td>OUT_TEST[8]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[18]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[12]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[9]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[9]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][25]">MAIN[27][25]</a></td><td>OUT_TEST[9]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[32]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[26]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[10]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[10]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][38]">MAIN[27][38]</a></td><td>OUT_TEST[10]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[21]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[15]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[11]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[11]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][59]">MAIN[26][59]</a></td><td>OUT_TEST[11]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[35]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[29]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[12]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[12]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][9]">MAIN[26][9]</a></td><td>OUT_TEST[12]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[42]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[36]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[13]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[13]-1"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][24]">MAIN[26][24]</a></td><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[13]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][19]">MAIN[26][19]</a></td><td>OUT_TEST[13]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>TEST[1]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX_DELAY[2]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX_DELAY[8]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[14]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[14]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][44]">MAIN[26][44]</a></td><td>OUT_TEST[14]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[45]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[39]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[15]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[15]-1"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][59]">MAIN[27][59]</a></td><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[15]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][54]">MAIN[27][54]</a></td><td>OUT_TEST[15]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>TEST[3]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX_DELAY[5]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX_DELAY[11]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[16]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[16]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][40]">MAIN[26][40]</a></td><td>OUT_TEST[16]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[33]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[27]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[17]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[17]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][58]">MAIN[27][58]</a></td><td>OUT_TEST[17]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[23]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[17]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[18]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[18]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][5]">MAIN[27][5]</a></td><td>OUT_TEST[18]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[30]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[24]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[19]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[19]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][23]">MAIN[26][23]</a></td><td>OUT_TEST[19]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[20]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[14]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[20]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[20]-1"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][39]">MAIN[26][39]</a></td><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[20]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][35]">MAIN[27][35]</a></td><td>OUT_TEST[20]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>TEST[2]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX_DELAY[3]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX_DELAY[9]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[21]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[21]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][63]">MAIN[26][63]</a></td><td>OUT_TEST[21]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[47]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[41]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[22]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[22]-1"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][4]">MAIN[27][4]</a></td><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[22]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[26][0]">MAIN[26][0]</a></td><td>OUT_TEST[22]</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>TEST[0]</td></tr>

<tr><td>0</td><td>1</td><td>IMUX_IMUX_DELAY[0]</td></tr>

<tr><td>1</td><td>0</td><td>IMUX_IMUX_DELAY[6]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY switchbox INTF_INT muxes OUT_TEST[23]</caption>
<thead>
<tr><th colspan="1">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[23]-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][28]">MAIN[27][28]</a></td><td>OUT_TEST[23]</td></tr>

<tr><th colspan="1"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>IMUX_IMUX_DELAY[44]</td></tr>

<tr><td>1</td><td>IMUX_IMUX_DELAY[38]</td></tr>

</tbody>

</table>
</div>

<h3 id="test-mux-intf_testmux-1"><a class="header" href="#test-mux-intf_testmux-1">Test mux INTF_TESTMUX</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY INTF_TESTMUX mux</caption>
<thead>
<tr><th>Destination</th><th>Primary source</th>
<th>Test source 0</th>
</tr>

</thead>

<tbody>
<tr><td>OUT[0]</td><td>OUT_BEL[0]</td>
<td>OUT_TEST[0]</td>
</tr>

<tr><td>OUT[1]</td><td>OUT_BEL[1]</td>
<td>OUT_TEST[1]</td>
</tr>

<tr><td>OUT[2]</td><td>OUT_BEL[2]</td>
<td>OUT_TEST[2]</td>
</tr>

<tr><td>OUT[3]</td><td>OUT_BEL[3]</td>
<td>OUT_TEST[3]</td>
</tr>

<tr><td>OUT[4]</td><td>OUT_BEL[4]</td>
<td>OUT_TEST[4]</td>
</tr>

<tr><td>OUT[5]</td><td>OUT_BEL[5]</td>
<td>OUT_TEST[5]</td>
</tr>

<tr><td>OUT[6]</td><td>OUT_BEL[6]</td>
<td>OUT_TEST[6]</td>
</tr>

<tr><td>OUT[7]</td><td>OUT_BEL[7]</td>
<td>OUT_TEST[7]</td>
</tr>

<tr><td>OUT[8]</td><td>OUT_BEL[8]</td>
<td>OUT_TEST[8]</td>
</tr>

<tr><td>OUT[9]</td><td>OUT_BEL[9]</td>
<td>OUT_TEST[9]</td>
</tr>

<tr><td>OUT[10]</td><td>OUT_BEL[10]</td>
<td>OUT_TEST[10]</td>
</tr>

<tr><td>OUT[11]</td><td>OUT_BEL[11]</td>
<td>OUT_TEST[11]</td>
</tr>

<tr><td>OUT[12]</td><td>OUT_BEL[12]</td>
<td>OUT_TEST[12]</td>
</tr>

<tr><td>OUT[13]</td><td>OUT_BEL[13]</td>
<td>OUT_TEST[13]</td>
</tr>

<tr><td>OUT[14]</td><td>OUT_BEL[14]</td>
<td>OUT_TEST[14]</td>
</tr>

<tr><td>OUT[15]</td><td>OUT_BEL[15]</td>
<td>OUT_TEST[15]</td>
</tr>

<tr><td>OUT[16]</td><td>OUT_BEL[16]</td>
<td>OUT_TEST[16]</td>
</tr>

<tr><td>OUT[17]</td><td>OUT_BEL[17]</td>
<td>OUT_TEST[17]</td>
</tr>

<tr><td>OUT[18]</td><td>OUT_BEL[18]</td>
<td>OUT_TEST[18]</td>
</tr>

<tr><td>OUT[19]</td><td>OUT_BEL[19]</td>
<td>OUT_TEST[19]</td>
</tr>

<tr><td>OUT[20]</td><td>OUT_BEL[20]</td>
<td>OUT_TEST[20]</td>
</tr>

<tr><td>OUT[21]</td><td>OUT_BEL[21]</td>
<td>OUT_TEST[21]</td>
</tr>

<tr><td>OUT[22]</td><td>OUT_BEL[22]</td>
<td>OUT_TEST[22]</td>
</tr>

<tr><td>OUT[23]</td><td>OUT_BEL[23]</td>
<td>OUT_TEST[23]</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY INTF_TESTMUX bits</caption>
<thead>
<tr><th>Group</th><th id="virtex5-INTF_DELAY-INTF_TESTMUX-testmux-0"><a href="#virtex5-INTF_DELAY-bit-MAIN[27][30]">MAIN[27][30]</a></th></tr>

</thead>

<tbody>
<tr><td>Primary</td><td>0</td></tr>

<tr><td>Test 0</td><td>1</td></tr>

</tbody>

</table>
</div>

<h3 id="bitstream-2"><a class="header" href="#bitstream-2">Bitstream</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex5 INTF_DELAY rect MAIN</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="28">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
<th>F20</th>
<th>F21</th>
<th>F22</th>
<th>F23</th>
<th>F24</th>
<th>F25</th>
<th>F26</th>
<th>F27</th>
</tr>

</thead>

<tbody>
<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][63]" title="MAIN[26][63]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[21]-0">INTF_INT: mux OUT_TEST[21] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][63]" title="MAIN[27][63]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[47]-IMUX_IMUX[47]-0">INTF_INT: delay IMUX_IMUX_DELAY[47] ← IMUX_IMUX[47] bit 0</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][62]" title="MAIN[26][62]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[41]-IMUX_IMUX[41]-0">INTF_INT: delay IMUX_IMUX_DELAY[41] ← IMUX_IMUX[41] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][61]" title="MAIN[27][61]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[35]-IMUX_IMUX[35]-0">INTF_INT: delay IMUX_IMUX_DELAY[35] ← IMUX_IMUX[35] bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][60]" title="MAIN[26][60]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[29]-IMUX_IMUX[29]-0">INTF_INT: delay IMUX_IMUX_DELAY[29] ← IMUX_IMUX[29] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][59]" title="MAIN[26][59]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[11]-0">INTF_INT: mux OUT_TEST[11] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][59]" title="MAIN[27][59]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[15]-1">INTF_INT: mux OUT_TEST[15] bit 1</a>
</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][58]" title="MAIN[27][58]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[17]-0">INTF_INT: mux OUT_TEST[17] bit 0</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][57]" title="MAIN[26][57]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[23]-IMUX_IMUX[23]-0">INTF_INT: delay IMUX_IMUX_DELAY[23] ← IMUX_IMUX[23] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][56]" title="MAIN[27][56]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[17]-IMUX_IMUX[17]-0">INTF_INT: delay IMUX_IMUX_DELAY[17] ← IMUX_IMUX[17] bit 0</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][55]" title="MAIN[27][55]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[11]-IMUX_IMUX[11]-0">INTF_INT: delay IMUX_IMUX_DELAY[11] ← IMUX_IMUX[11] bit 0</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][54]" title="MAIN[27][54]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[15]-0">INTF_INT: mux OUT_TEST[15] bit 0</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][53]" title="MAIN[26][53]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[7]-0">INTF_INT: mux OUT_TEST[7] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][53]" title="MAIN[27][53]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[5]-IMUX_IMUX[5]-0">INTF_INT: delay IMUX_IMUX_DELAY[5] ← IMUX_IMUX[5] bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][52]" title="MAIN[26][52]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[46]-IMUX_IMUX[46]-0">INTF_INT: delay IMUX_IMUX_DELAY[46] ← IMUX_IMUX[46] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][51]" title="MAIN[27][51]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[40]-IMUX_IMUX[40]-0">INTF_INT: delay IMUX_IMUX_DELAY[40] ← IMUX_IMUX[40] bit 0</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][50]" title="MAIN[26][50]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[2]-0">INTF_INT: mux OUT_TEST[2] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][49]" title="MAIN[26][49]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[34]-IMUX_IMUX[34]-0">INTF_INT: delay IMUX_IMUX_DELAY[34] ← IMUX_IMUX[34] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][49]" title="MAIN[27][49]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[6]-1">INTF_INT: mux OUT_TEST[6] bit 1</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][48]" title="MAIN[27][48]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[3]-0">INTF_INT: mux OUT_TEST[3] bit 0</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][47]" title="MAIN[26][47]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[28]-IMUX_IMUX[28]-0">INTF_INT: delay IMUX_IMUX_DELAY[28] ← IMUX_IMUX[28] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][46]" title="MAIN[27][46]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[22]-IMUX_IMUX[22]-0">INTF_INT: delay IMUX_IMUX_DELAY[22] ← IMUX_IMUX[22] bit 0</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][45]" title="MAIN[26][45]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[16]-IMUX_IMUX[16]-0">INTF_INT: delay IMUX_IMUX_DELAY[16] ← IMUX_IMUX[16] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][44]" title="MAIN[26][44]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[14]-0">INTF_INT: mux OUT_TEST[14] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][44]" title="MAIN[27][44]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[6]-0">INTF_INT: mux OUT_TEST[6] bit 0</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][43]" title="MAIN[26][43]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[10]-IMUX_IMUX[10]-0">INTF_INT: delay IMUX_IMUX_DELAY[10] ← IMUX_IMUX[10] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][42]" title="MAIN[27][42]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[4]-IMUX_IMUX[4]-0">INTF_INT: delay IMUX_IMUX_DELAY[4] ← IMUX_IMUX[4] bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][41]" title="MAIN[26][41]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[45]-IMUX_IMUX[45]-0">INTF_INT: delay IMUX_IMUX_DELAY[45] ← IMUX_IMUX[45] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][40]" title="MAIN[26][40]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[16]-0">INTF_INT: mux OUT_TEST[16] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][40]" title="MAIN[27][40]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[39]-IMUX_IMUX[39]-0">INTF_INT: delay IMUX_IMUX_DELAY[39] ← IMUX_IMUX[39] bit 0</a>
</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][39]" title="MAIN[26][39]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[20]-1">INTF_INT: mux OUT_TEST[20] bit 1</a>
</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][38]" title="MAIN[26][38]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[33]-IMUX_IMUX[33]-0">INTF_INT: delay IMUX_IMUX_DELAY[33] ← IMUX_IMUX[33] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][38]" title="MAIN[27][38]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[10]-0">INTF_INT: mux OUT_TEST[10] bit 0</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][37]" title="MAIN[27][37]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[27]-IMUX_IMUX[27]-0">INTF_INT: delay IMUX_IMUX_DELAY[27] ← IMUX_IMUX[27] bit 0</a>
</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][36]" title="MAIN[26][36]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[21]-IMUX_IMUX[21]-0">INTF_INT: delay IMUX_IMUX_DELAY[21] ← IMUX_IMUX[21] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][35]" title="MAIN[27][35]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[20]-0">INTF_INT: mux OUT_TEST[20] bit 0</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][34]" title="MAIN[27][34]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[15]-IMUX_IMUX[15]-0">INTF_INT: delay IMUX_IMUX_DELAY[15] ← IMUX_IMUX[15] bit 0</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][33]" title="MAIN[26][33]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[9]-IMUX_IMUX[9]-0">INTF_INT: delay IMUX_IMUX_DELAY[9] ← IMUX_IMUX[9] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][32]" title="MAIN[27][32]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[3]-IMUX_IMUX[3]-0">INTF_INT: delay IMUX_IMUX_DELAY[3] ← IMUX_IMUX[3] bit 0</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][31]" title="MAIN[27][31]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[44]-IMUX_IMUX[44]-0">INTF_INT: delay IMUX_IMUX_DELAY[44] ← IMUX_IMUX[44] bit 0</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][30]" title="MAIN[27][30]">
<a href="#virtex5-INTF_DELAY-INTF_TESTMUX-testmux-0">INTF_TESTMUX: test mux bit 0</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][29]" title="MAIN[26][29]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[38]-IMUX_IMUX[38]-0">INTF_INT: delay IMUX_IMUX_DELAY[38] ← IMUX_IMUX[38] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][28]" title="MAIN[26][28]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[32]-IMUX_IMUX[32]-0">INTF_INT: delay IMUX_IMUX_DELAY[32] ← IMUX_IMUX[32] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][28]" title="MAIN[27][28]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[23]-0">INTF_INT: mux OUT_TEST[23] bit 0</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][27]" title="MAIN[27][27]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[26]-IMUX_IMUX[26]-0">INTF_INT: delay IMUX_IMUX_DELAY[26] ← IMUX_IMUX[26] bit 0</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][26]" title="MAIN[26][26]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[20]-IMUX_IMUX[20]-0">INTF_INT: delay IMUX_IMUX_DELAY[20] ← IMUX_IMUX[20] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][25]" title="MAIN[27][25]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[9]-0">INTF_INT: mux OUT_TEST[9] bit 0</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][24]" title="MAIN[26][24]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[13]-1">INTF_INT: mux OUT_TEST[13] bit 1</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][24]" title="MAIN[27][24]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[14]-IMUX_IMUX[14]-0">INTF_INT: delay IMUX_IMUX_DELAY[14] ← IMUX_IMUX[14] bit 0</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][23]" title="MAIN[26][23]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[19]-0">INTF_INT: mux OUT_TEST[19] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][22]" title="MAIN[27][22]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[8]-IMUX_IMUX[8]-0">INTF_INT: delay IMUX_IMUX_DELAY[8] ← IMUX_IMUX[8] bit 0</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][21]" title="MAIN[26][21]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[2]-IMUX_IMUX[2]-0">INTF_INT: delay IMUX_IMUX_DELAY[2] ← IMUX_IMUX[2] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][20]" title="MAIN[27][20]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[43]-IMUX_IMUX[43]-0">INTF_INT: delay IMUX_IMUX_DELAY[43] ← IMUX_IMUX[43] bit 0</a>
</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][19]" title="MAIN[26][19]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[13]-0">INTF_INT: mux OUT_TEST[13] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][19]" title="MAIN[27][19]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[5]-0">INTF_INT: mux OUT_TEST[5] bit 0</a>
</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][18]" title="MAIN[27][18]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[37]-IMUX_IMUX[37]-0">INTF_INT: delay IMUX_IMUX_DELAY[37] ← IMUX_IMUX[37] bit 0</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][17]" title="MAIN[26][17]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[31]-IMUX_IMUX[31]-0">INTF_INT: delay IMUX_IMUX_DELAY[31] ← IMUX_IMUX[31] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][16]" title="MAIN[27][16]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[25]-IMUX_IMUX[25]-0">INTF_INT: delay IMUX_IMUX_DELAY[25] ← IMUX_IMUX[25] bit 0</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][15]" title="MAIN[26][15]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[19]-IMUX_IMUX[19]-0">INTF_INT: delay IMUX_IMUX_DELAY[19] ← IMUX_IMUX[19] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][15]" title="MAIN[27][15]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[0]-0">INTF_INT: mux OUT_TEST[0] bit 0</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][14]" title="MAIN[26][14]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[4]-1">INTF_INT: mux OUT_TEST[4] bit 1</a>
</td>
<td>-</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][13]" title="MAIN[26][13]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[1]-0">INTF_INT: mux OUT_TEST[1] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][13]" title="MAIN[27][13]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[13]-IMUX_IMUX[13]-0">INTF_INT: delay IMUX_IMUX_DELAY[13] ← IMUX_IMUX[13] bit 0</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][12]" title="MAIN[26][12]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[7]-IMUX_IMUX[7]-0">INTF_INT: delay IMUX_IMUX_DELAY[7] ← IMUX_IMUX[7] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][11]" title="MAIN[27][11]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[1]-IMUX_IMUX[1]-0">INTF_INT: delay IMUX_IMUX_DELAY[1] ← IMUX_IMUX[1] bit 0</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][10]" title="MAIN[26][10]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[4]-0">INTF_INT: mux OUT_TEST[4] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][9]" title="MAIN[26][9]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[12]-0">INTF_INT: mux OUT_TEST[12] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][9]" title="MAIN[27][9]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[42]-IMUX_IMUX[42]-0">INTF_INT: delay IMUX_IMUX_DELAY[42] ← IMUX_IMUX[42] bit 0</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][8]" title="MAIN[26][8]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[36]-IMUX_IMUX[36]-0">INTF_INT: delay IMUX_IMUX_DELAY[36] ← IMUX_IMUX[36] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][7]" title="MAIN[27][7]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[30]-IMUX_IMUX[30]-0">INTF_INT: delay IMUX_IMUX_DELAY[30] ← IMUX_IMUX[30] bit 0</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][6]" title="MAIN[26][6]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[24]-IMUX_IMUX[24]-0">INTF_INT: delay IMUX_IMUX_DELAY[24] ← IMUX_IMUX[24] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][5]" title="MAIN[27][5]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[18]-0">INTF_INT: mux OUT_TEST[18] bit 0</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][4]" title="MAIN[26][4]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[8]-0">INTF_INT: mux OUT_TEST[8] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][4]" title="MAIN[27][4]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[22]-1">INTF_INT: mux OUT_TEST[22] bit 1</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][3]" title="MAIN[26][3]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[18]-IMUX_IMUX[18]-0">INTF_INT: delay IMUX_IMUX_DELAY[18] ← IMUX_IMUX[18] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][2]" title="MAIN[27][2]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[12]-IMUX_IMUX[12]-0">INTF_INT: delay IMUX_IMUX_DELAY[12] ← IMUX_IMUX[12] bit 0</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][1]" title="MAIN[26][1]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[6]-IMUX_IMUX[6]-0">INTF_INT: delay IMUX_IMUX_DELAY[6] ← IMUX_IMUX[6] bit 0</a>
</td>
<td>-</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[26][0]" title="MAIN[26][0]">
<a href="#virtex5-INTF_DELAY-INTF_INT-mux-OUT_TEST[22]-0">INTF_INT: mux OUT_TEST[22] bit 0</a>
</td>
<td id="virtex5-INTF_DELAY-bit-MAIN[27][0]" title="MAIN[27][0]">
<a href="#virtex5-INTF_DELAY-INTF_INT-progdelay-IMUX_IMUX_DELAY[0]-IMUX_IMUX[0]-0">INTF_INT: delay IMUX_IMUX_DELAY[0] ← IMUX_IMUX[0] bit 0</a>
</td>
</tr>

</tbody>

</table>
</div>


                    </main>

                    <nav class="nav-wrapper" aria-label="Page navigation">
                        <!-- Mobile navigation buttons -->
                            <a rel="prev" href="../virtex5/geometry.html" class="mobile-nav-chapters previous" title="Previous chapter" aria-label="Previous chapter" aria-keyshortcuts="Left">
                                <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 320 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M41.4 233.4c-12.5 12.5-12.5 32.8 0 45.3l160 160c12.5 12.5 32.8 12.5 45.3 0s12.5-32.8 0-45.3L109.3 256 246.6 118.6c12.5-12.5 12.5-32.8 0-45.3s-32.8-12.5-45.3 0l-160 160z"/></svg></span>
                            </a>

                            <a rel="next prefetch" href="../virtex5/clb.html" class="mobile-nav-chapters next" title="Next chapter" aria-label="Next chapter" aria-keyshortcuts="Right">
                                <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 320 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M278.6 233.4c12.5 12.5 12.5 32.8 0 45.3l-160 160c-12.5 12.5-32.8 12.5-45.3 0s-12.5-32.8 0-45.3L210.7 256 73.4 118.6c-12.5-12.5-12.5-32.8 0-45.3s32.8-12.5 45.3 0l160 160z"/></svg></span>
                            </a>

                        <div style="clear: both"></div>
                    </nav>
                </div>
            </div>

            <nav class="nav-wide-wrapper" aria-label="Page navigation">
                    <a rel="prev" href="../virtex5/geometry.html" class="nav-chapters previous" title="Previous chapter" aria-label="Previous chapter" aria-keyshortcuts="Left">
                        <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 320 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M41.4 233.4c-12.5 12.5-12.5 32.8 0 45.3l160 160c12.5 12.5 32.8 12.5 45.3 0s12.5-32.8 0-45.3L109.3 256 246.6 118.6c12.5-12.5 12.5-32.8 0-45.3s-32.8-12.5-45.3 0l-160 160z"/></svg></span>
                    </a>

                    <a rel="next prefetch" href="../virtex5/clb.html" class="nav-chapters next" title="Next chapter" aria-label="Next chapter" aria-keyshortcuts="Right">
                        <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 320 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M278.6 233.4c12.5 12.5 12.5 32.8 0 45.3l-160 160c-12.5 12.5-32.8 12.5-45.3 0s-12.5-32.8 0-45.3L210.7 256 73.4 118.6c-12.5-12.5-12.5-32.8 0-45.3s32.8-12.5 45.3 0l160 160z"/></svg></span>
                    </a>
            </nav>

        </div>

        <template id=fa-eye><span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 576 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M288 32c-80.8 0-145.5 36.8-192.6 80.6C48.6 156 17.3 208 2.5 243.7c-3.3 7.9-3.3 16.7 0 24.6C17.3 304 48.6 356 95.4 399.4C142.5 443.2 207.2 480 288 480s145.5-36.8 192.6-80.6c46.8-43.5 78.1-95.4 93-131.1c3.3-7.9 3.3-16.7 0-24.6c-14.9-35.7-46.2-87.7-93-131.1C433.5 68.8 368.8 32 288 32zM432 256c0 79.5-64.5 144-144 144s-144-64.5-144-144s64.5-144 144-144s144 64.5 144 144zM288 192c0 35.3-28.7 64-64 64c-11.5 0-22.3-3-31.6-8.4c-.2 2.8-.4 5.5-.4 8.4c0 53 43 96 96 96s96-43 96-96s-43-96-96-96c-2.8 0-5.6 .1-8.4 .4c5.3 9.3 8.4 20.1 8.4 31.6z"/></svg></span></template>
        <template id=fa-eye-slash><span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 640 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M38.8 5.1C28.4-3.1 13.3-1.2 5.1 9.2S-1.2 34.7 9.2 42.9l592 464c10.4 8.2 25.5 6.3 33.7-4.1s6.3-25.5-4.1-33.7L525.6 386.7c39.6-40.6 66.4-86.1 79.9-118.4c3.3-7.9 3.3-16.7 0-24.6c-14.9-35.7-46.2-87.7-93-131.1C465.5 68.8 400.8 32 320 32c-68.2 0-125 26.3-169.3 60.8L38.8 5.1zM223.1 149.5C248.6 126.2 282.7 112 320 112c79.5 0 144 64.5 144 144c0 24.9-6.3 48.3-17.4 68.7L408 294.5c5.2-11.8 8-24.8 8-38.5c0-53-43-96-96-96c-2.8 0-5.6 .1-8.4 .4c5.3 9.3 8.4 20.1 8.4 31.6c0 10.2-2.4 19.8-6.6 28.3l-90.3-70.8zm223.1 298L373 389.9c-16.4 6.5-34.3 10.1-53 10.1c-79.5 0-144-64.5-144-144c0-6.9 .5-13.6 1.4-20.2L83.1 161.5C60.3 191.2 44 220.8 34.5 243.7c-3.3 7.9-3.3 16.7 0 24.6c14.9 35.7 46.2 87.7 93 131.1C174.5 443.2 239.2 480 320 480c47.8 0 89.9-12.9 126.2-32.5z"/></svg></span></template>
        <template id=fa-copy><span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 512 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M502.6 70.63l-61.25-61.25C435.4 3.371 427.2 0 418.7 0H255.1c-35.35 0-64 28.66-64 64l.0195 256C192 355.4 220.7 384 256 384h192c35.2 0 64-28.8 64-64V93.25C512 84.77 508.6 76.63 502.6 70.63zM464 320c0 8.836-7.164 16-16 16H255.1c-8.838 0-16-7.164-16-16L239.1 64.13c0-8.836 7.164-16 16-16h128L384 96c0 17.67 14.33 32 32 32h47.1V320zM272 448c0 8.836-7.164 16-16 16H63.1c-8.838 0-16-7.164-16-16L47.98 192.1c0-8.836 7.164-16 16-16H160V128H63.99c-35.35 0-64 28.65-64 64l.0098 256C.002 483.3 28.66 512 64 512h192c35.2 0 64-28.8 64-64v-32h-47.1L272 448z"/></svg></span></template>
        <template id=fa-play><span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 384 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M73 39c-14.8-9.1-33.4-9.4-48.5-.9S0 62.6 0 80V432c0 17.4 9.4 33.4 24.5 41.9s33.7 8.1 48.5-.9L361 297c14.3-8.7 23-24.2 23-41s-8.7-32.2-23-41L73 39z"/></svg></span></template>
        <template id=fa-clock-rotate-left><span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 512 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M75 75L41 41C25.9 25.9 0 36.6 0 57.9V168c0 13.3 10.7 24 24 24H134.1c21.4 0 32.1-25.9 17-41l-30.8-30.8C155 85.5 203 64 256 64c106 0 192 86 192 192s-86 192-192 192c-40.8 0-78.6-12.7-109.7-34.4c-14.5-10.1-34.4-6.6-44.6 7.9s-6.6 34.4 7.9 44.6C151.2 495 201.7 512 256 512c141.4 0 256-114.6 256-256S397.4 0 256 0C185.3 0 121.3 28.7 75 75zm181 53c-13.3 0-24 10.7-24 24V256c0 6.4 2.5 12.5 7 17l72 72c9.4 9.4 24.6 9.4 33.9 0s9.4-24.6 0-33.9l-65-65V152c0-13.3-10.7-24-24-24z"/></svg></span></template>



        <script>
            window.playground_copyable = true;
        </script>



        <script src="../clipboard-1626706a.min.js"></script>
        <script src="../highlight-abc7f01d.js"></script>
        <script src="../book-a0b12cfe.js"></script>

        <!-- Custom JS scripts -->



    </div>
    </body>
</html>
