TimeQuest Timing Analyzer report for top
Mon Jun 12 17:39:27 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top.sdc       ; OK     ; Mon Jun 12 17:39:26 2023 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 170.13 MHz ; 170.13 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 14.122 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.687 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                         ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.122 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.818      ;
; 14.208 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.056     ; 5.731      ;
; 14.273 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.058     ; 5.664      ;
; 14.293 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.058     ; 5.644      ;
; 14.298 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.058     ; 5.639      ;
; 14.307 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.058     ; 5.630      ;
; 14.324 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.058     ; 5.613      ;
; 14.327 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.058     ; 5.610      ;
; 14.332 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.058     ; 5.605      ;
; 14.338 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.600      ;
; 14.358 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.580      ;
; 14.358 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.058     ; 5.579      ;
; 14.363 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.575      ;
; 14.365 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.575      ;
; 14.368 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.572      ;
; 14.372 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.568      ;
; 14.373 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.567      ;
; 14.388 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.058     ; 5.549      ;
; 14.389 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.057     ; 5.549      ;
; 14.408 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.058     ; 5.529      ;
; 14.413 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.058     ; 5.524      ;
; 14.439 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.058     ; 5.498      ;
; 14.442 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.056     ; 5.497      ;
; 14.450 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.488      ;
; 14.451 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.056     ; 5.488      ;
; 14.454 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.056     ; 5.485      ;
; 14.456 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.482      ;
; 14.458 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.056     ; 5.481      ;
; 14.469 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.058     ; 5.468      ;
; 14.470 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.468      ;
; 14.475 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.463      ;
; 14.476 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.462      ;
; 14.481 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.457      ;
; 14.487 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.056     ; 5.452      ;
; 14.489 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.058     ; 5.448      ;
; 14.494 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.058     ; 5.443      ;
; 14.501 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.057     ; 5.437      ;
; 14.507 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.057     ; 5.431      ;
; 14.520 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.058     ; 5.417      ;
; 14.563 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.375      ;
; 14.572 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.366      ;
; 14.574 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.064     ; 5.357      ;
; 14.583 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.058     ; 5.354      ;
; 14.583 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.355      ;
; 14.588 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.350      ;
; 14.592 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.346      ;
; 14.597 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.341      ;
; 14.603 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.058     ; 5.334      ;
; 14.604 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.334      ;
; 14.608 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.058     ; 5.329      ;
; 14.614 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.057     ; 5.324      ;
; 14.616 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.324      ;
; 14.616 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.324      ;
; 14.619 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.321      ;
; 14.623 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.057     ; 5.315      ;
; 14.623 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.317      ;
; 14.624 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.314      ;
; 14.629 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.309      ;
; 14.634 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.058     ; 5.303      ;
; 14.655 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.057     ; 5.283      ;
; 14.675 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.263      ;
; 14.685 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.056     ; 5.254      ;
; 14.688 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.056     ; 5.251      ;
; 14.690 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.248      ;
; 14.692 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.056     ; 5.247      ;
; 14.695 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.243      ;
; 14.697 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.243      ;
; 14.700 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.238      ;
; 14.710 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.228      ;
; 14.715 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.057     ; 5.223      ;
; 14.726 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.057     ; 5.212      ;
; 14.730 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.056     ; 5.209      ;
; 14.730 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.064     ; 5.201      ;
; 14.733 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.056     ; 5.206      ;
; 14.737 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.056     ; 5.202      ;
; 14.741 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.057     ; 5.197      ;
; 14.755 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.064     ; 5.176      ;
; 14.784 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.156      ;
; 14.802 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.064     ; 5.129      ;
; 14.846 ; debounce:u_debounce2|cnt[9]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.094      ;
; 14.859 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.081      ;
; 14.862 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.078      ;
; 14.866 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.074      ;
; 14.898 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.064     ; 5.033      ;
; 14.900 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.040      ;
; 14.911 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.064     ; 5.020      ;
; 14.912 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.028      ;
; 14.913 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.064     ; 5.018      ;
; 14.913 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.064     ; 5.018      ;
; 14.929 ; debounce:u_debounce2|cnt[8]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.011      ;
; 14.940 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.000      ;
; 14.943 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.055     ; 4.997      ;
; 14.947 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.055     ; 4.993      ;
; 14.967 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.064     ; 4.964      ;
; 14.983 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.064     ; 4.948      ;
; 15.009 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.064     ; 4.922      ;
; 15.027 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.055     ; 4.913      ;
; 15.030 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.055     ; 4.910      ;
; 15.034 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.055     ; 4.906      ;
; 15.056 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.055     ; 4.884      ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_str:u_uart_str|data[4]            ; uart_str:u_uart_str|data[4]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S1         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST4       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|c_state.S0         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:u_uart1|tx:u_tx|c_state.ST3       ; uart:u_uart1|tx:u_tx|c_state.ST3       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|c_state.ST2       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_state.S0     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S3     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S1     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; spi_master:u_spi_master|c_state.S2     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master:u_spi_master|c_cnt2[3]      ; spi_master:u_spi_master|c_cnt2[3]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter:u_counter|count[0]             ; counter:u_counter|count[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter:u_counter|count[1]             ; counter:u_counter|count[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter:u_counter|count[2]             ; counter:u_counter|count[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter:u_counter|count[3]             ; counter:u_counter|count[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; button:u_button|signal                 ; button:u_button|signal                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce1|state.S_WAIT1     ; debounce:u_debounce1|state.S_WAIT1     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce1|state.S_WAIT0     ; debounce:u_debounce1|state.S_WAIT0     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce1|state.S_ONE       ; debounce:u_debounce1|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce2|state.S_ZERO      ; debounce:u_debounce2|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce2|state.S_WAIT1     ; debounce:u_debounce2|state.S_WAIT1     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce2|state.S_WAIT0     ; debounce:u_debounce2|state.S_WAIT0     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce2|state.S_ONE       ; debounce:u_debounce2|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.374 ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.380 ; debounce:u_debounce2|state.S_WAIT0     ; debounce:u_debounce2|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.598      ;
; 0.381 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.387 ; debounce:u_debounce1|state.S_WAIT0     ; debounce:u_debounce1|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.605      ;
; 0.391 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart_str:u_uart_str|load               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.391 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.393 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|txd               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|c_state.ST3       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; debounce:u_debounce1|state.S_ONE       ; debounce:u_debounce1|state.S_WAIT0     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.406 ; counter:u_counter|count[0]             ; counter:u_counter|count[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.624      ;
; 0.408 ; counter:u_counter|count[0]             ; counter:u_counter|count[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.626      ;
; 0.409 ; debounce:u_debounce1|state.S_ZERO      ; edge_detection:u_edge_detection1|state ; clk          ; clk         ; 0.000        ; 0.061      ; 0.627      ;
; 0.409 ; debounce:u_debounce2|state.S_ZERO      ; edge_detection:u_edge_detection2|state ; clk          ; clk         ; 0.000        ; 0.061      ; 0.627      ;
; 0.409 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|state.S_WAIT1     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.627      ;
; 0.424 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.643      ;
; 0.424 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_state.S1     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.643      ;
; 0.428 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.647      ;
; 0.482 ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.700      ;
; 0.511 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.729      ;
; 0.519 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.738      ;
; 0.520 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.739      ;
; 0.526 ; uart_str:u_uart_str|c_state.S2         ; uart_str:u_uart_str|c_state.S3         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.745      ;
; 0.543 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S2         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.762      ;
; 0.550 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.769      ;
; 0.552 ; debounce:u_debounce1|state.S_WAIT1     ; debounce:u_debounce1|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.770      ;
; 0.553 ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; spi_master:u_spi_master|adc_data[4]    ; d_ff:u_d_ff|dout[4]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.554 ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.555 ; spi_master:u_spi_master|adc_data[4]    ; spi_master:u_spi_master|adc_data[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.773      ;
; 0.557 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.785      ;
; 0.557 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.785      ;
; 0.557 ; debounce:u_debounce2|state.S_WAIT1     ; debounce:u_debounce2|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.786      ;
; 0.559 ; spi_master:u_spi_master|adc_data[3]    ; d_ff:u_d_ff|dout[3]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; spi_master:u_spi_master|adc_data[3]    ; spi_master:u_spi_master|adc_data[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.561 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.789      ;
; 0.561 ; spi_master:u_spi_master|adc_data[5]    ; d_ff:u_d_ff|dout[5]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.561 ; spi_master:u_spi_master|adc_data[2]    ; d_ff:u_d_ff|dout[2]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.561 ; spi_master:u_spi_master|adc_data[5]    ; spi_master:u_spi_master|adc_data[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.561 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|load               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; spi_master:u_spi_master|adc_data[2]    ; spi_master:u_spi_master|adc_data[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.569 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; spi_master:u_spi_master|c_cnt1[4]      ; spi_master:u_spi_master|sclk           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_state.ST2       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.797      ;
; 0.569 ; edge_detection:u_edge_detection2|state ; button:u_button|signal                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S0     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; timer:u_timer|flag                     ; counter:u_counter|count[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.577 ; debounce:u_debounce2|state.S_ZERO      ; debounce:u_debounce2|cnt[15]           ; clk          ; clk         ; 0.000        ; 0.060      ; 0.794      ;
; 0.577 ; debounce:u_debounce2|state.S_ZERO      ; debounce:u_debounce2|cnt[12]           ; clk          ; clk         ; 0.000        ; 0.060      ; 0.794      ;
; 0.579 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|cnt[15]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.579 ; debounce:u_debounce2|state.S_WAIT0     ; edge_detection:u_edge_detection2|state ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.580 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|cnt[14]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; counter:u_counter|count[1]             ; counter:u_counter|count[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.581 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|cnt[17]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.581 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|cnt[16]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.584 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|c_state.S1         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.803      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                      ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:u_counter|count[0]             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:u_counter|count[1]             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:u_counter|count[2]             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:u_counter|count[3]             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[0]                 ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[1]                 ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[2]                 ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[3]                 ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[5]                 ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[7]                 ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|flag                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[0]                    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[1]                    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[2]                    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[3]                    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[4]                    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[5]                    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[6]                    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[0]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[10]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[11]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[12]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[13]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[14]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[15]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[16]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[17]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[18]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[19]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[1]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[2]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[3]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[4]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[5]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[6]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[7]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[8]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[9]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[0]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[10]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[13]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[14]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[16]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[17]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[18]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[19]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[1]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[2]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[3]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[4]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[5]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[6]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[7]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[8]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[9]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection3|state ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[0]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[1]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[2]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[3]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[4]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[5]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[6]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[7]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[0]      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[1]      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[2]      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[3]      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S2     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|sclk_d         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[6]                 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST0       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST1       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST2       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST3       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST4       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|txd               ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S0         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S1         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S2         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S3         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[0]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[1]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[2]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[3]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[4]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|load               ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; buffer:u_buffer|out[0]                 ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; buffer:u_buffer|out[1]                 ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 2.431 ; 2.993 ; Rise       ; clk             ;
; sel       ; clk        ; 6.423 ; 6.744 ; Rise       ; clk             ;
; start     ; clk        ; 2.296 ; 2.737 ; Rise       ; clk             ;
; stop      ; clk        ; 2.284 ; 2.792 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -2.035 ; -2.581 ; Rise       ; clk             ;
; sel       ; clk        ; -3.742 ; -4.083 ; Rise       ; clk             ;
; start     ; clk        ; -1.599 ; -2.045 ; Rise       ; clk             ;
; stop      ; clk        ; -1.785 ; -2.296 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 7.826 ; 7.789 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 6.382 ; 6.444 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 6.189 ; 6.258 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 6.382 ; 6.444 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 6.382 ; 6.444 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 6.358 ; 6.425 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 8.631 ; 8.523 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 8.061 ; 8.116 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 8.026 ; 8.049 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 8.125 ; 8.015 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 8.181 ; 8.090 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 8.051 ; 8.076 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 8.425 ; 8.392 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 8.631 ; 8.523 ; Rise       ; clk             ;
; sclk      ; clk        ; 7.437 ; 7.343 ; Rise       ; clk             ;
; txd       ; clk        ; 6.215 ; 6.264 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 7.614 ; 7.581 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 5.818 ; 5.850 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 5.818 ; 5.850 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 6.004 ; 6.029 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 6.004 ; 6.029 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 5.981 ; 6.011 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 5.754 ; 5.767 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 5.754 ; 5.882 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 5.793 ; 5.838 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 5.808 ; 5.842 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 5.862 ; 5.784 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 5.878 ; 5.767 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 6.110 ; 6.051 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 6.137 ; 6.082 ; Rise       ; clk             ;
; sclk      ; clk        ; 7.240 ; 7.152 ; Rise       ; clk             ;
; txd       ; clk        ; 6.078 ; 6.124 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 191.53 MHz ; 191.53 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.779 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.681 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.779 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.049     ; 5.167      ;
; 14.858 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.050     ; 5.087      ;
; 14.894 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.052     ; 5.049      ;
; 14.903 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.052     ; 5.040      ;
; 14.908 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.052     ; 5.035      ;
; 14.932 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.052     ; 5.011      ;
; 14.938 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.052     ; 5.005      ;
; 14.947 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.052     ; 4.996      ;
; 14.951 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.051     ; 4.993      ;
; 14.952 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.052     ; 4.991      ;
; 14.960 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.984      ;
; 14.965 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.979      ;
; 14.976 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.052     ; 4.967      ;
; 14.978 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.049     ; 4.968      ;
; 14.989 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.955      ;
; 14.991 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.955      ;
; 14.993 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.052     ; 4.950      ;
; 14.995 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.951      ;
; 15.002 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.052     ; 4.941      ;
; 15.006 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.049     ; 4.940      ;
; 15.007 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.052     ; 4.936      ;
; 15.031 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.052     ; 4.912      ;
; 15.053 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.051     ; 4.891      ;
; 15.057 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.050     ; 4.888      ;
; 15.060 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.052     ; 4.883      ;
; 15.062 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.882      ;
; 15.064 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.051     ; 4.880      ;
; 15.067 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.877      ;
; 15.069 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.052     ; 4.874      ;
; 15.070 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.050     ; 4.875      ;
; 15.073 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.871      ;
; 15.074 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.052     ; 4.869      ;
; 15.074 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.050     ; 4.871      ;
; 15.078 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.866      ;
; 15.085 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.860      ;
; 15.091 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.853      ;
; 15.098 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.052     ; 4.845      ;
; 15.101 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.050     ; 4.844      ;
; 15.102 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.842      ;
; 15.137 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.798      ;
; 15.142 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.051     ; 4.802      ;
; 15.151 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.793      ;
; 15.154 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.051     ; 4.790      ;
; 15.156 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.788      ;
; 15.158 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.052     ; 4.785      ;
; 15.160 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.051     ; 4.784      ;
; 15.163 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.781      ;
; 15.167 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.052     ; 4.776      ;
; 15.168 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.776      ;
; 15.169 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.775      ;
; 15.172 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.052     ; 4.771      ;
; 15.174 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.770      ;
; 15.180 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.764      ;
; 15.190 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.756      ;
; 15.192 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.752      ;
; 15.194 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.752      ;
; 15.196 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.052     ; 4.747      ;
; 15.198 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.746      ;
; 15.205 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.049     ; 4.741      ;
; 15.207 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.049     ; 4.739      ;
; 15.238 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.051     ; 4.706      ;
; 15.240 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.051     ; 4.704      ;
; 15.247 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.697      ;
; 15.249 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.695      ;
; 15.252 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.692      ;
; 15.254 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.051     ; 4.690      ;
; 15.269 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.050     ; 4.676      ;
; 15.273 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.050     ; 4.672      ;
; 15.276 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.668      ;
; 15.277 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.049     ; 4.669      ;
; 15.278 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.666      ;
; 15.284 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.661      ;
; 15.289 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.646      ;
; 15.294 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.641      ;
; 15.313 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.050     ; 4.632      ;
; 15.317 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.050     ; 4.628      ;
; 15.328 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.617      ;
; 15.350 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.049     ; 4.596      ;
; 15.351 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.584      ;
; 15.404 ; debounce:u_debounce2|cnt[9]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.049     ; 4.542      ;
; 15.415 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.520      ;
; 15.419 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.527      ;
; 15.422 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.513      ;
; 15.423 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.523      ;
; 15.429 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.052     ; 4.514      ;
; 15.434 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.049     ; 4.512      ;
; 15.439 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.052     ; 4.504      ;
; 15.440 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.495      ;
; 15.446 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.489      ;
; 15.472 ; debounce:u_debounce2|cnt[8]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.049     ; 4.474      ;
; 15.487 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.448      ;
; 15.489 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.457      ;
; 15.493 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.453      ;
; 15.504 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.049     ; 4.442      ;
; 15.508 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.427      ;
; 15.532 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.403      ;
; 15.562 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.384      ;
; 15.566 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.380      ;
; 15.572 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.060     ; 4.363      ;
; 15.577 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.049     ; 4.369      ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_str:u_uart_str|data[4]            ; uart_str:u_uart_str|data[4]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S1         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST4       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|c_state.S0         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:u_uart1|tx:u_tx|c_state.ST3       ; uart:u_uart1|tx:u_tx|c_state.ST3       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|c_state.ST2       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:u_spi_master|c_state.S2     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:u_spi_master|c_cnt2[3]      ; spi_master:u_spi_master|c_cnt2[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter:u_counter|count[0]             ; counter:u_counter|count[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter:u_counter|count[1]             ; counter:u_counter|count[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter:u_counter|count[2]             ; counter:u_counter|count[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter:u_counter|count[3]             ; counter:u_counter|count[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_state.S0     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S3     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S1     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; button:u_button|signal                 ; button:u_button|signal                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce1|state.S_WAIT1     ; debounce:u_debounce1|state.S_WAIT1     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce1|state.S_WAIT0     ; debounce:u_debounce1|state.S_WAIT0     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce1|state.S_ONE       ; debounce:u_debounce1|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce2|state.S_ZERO      ; debounce:u_debounce2|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce2|state.S_WAIT1     ; debounce:u_debounce2|state.S_WAIT1     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce2|state.S_WAIT0     ; debounce:u_debounce2|state.S_WAIT0     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce2|state.S_ONE       ; debounce:u_debounce2|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.339 ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.339 ; debounce:u_debounce2|state.S_WAIT0     ; debounce:u_debounce2|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.344 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.345 ; debounce:u_debounce1|state.S_WAIT0     ; debounce:u_debounce1|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.543      ;
; 0.346 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart_str:u_uart_str|load               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.349 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.548      ;
; 0.351 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|txd               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.550      ;
; 0.358 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|c_state.ST3       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; debounce:u_debounce1|state.S_ONE       ; debounce:u_debounce1|state.S_WAIT0     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.360 ; counter:u_counter|count[0]             ; counter:u_counter|count[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.559      ;
; 0.361 ; counter:u_counter|count[0]             ; counter:u_counter|count[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.560      ;
; 0.363 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|state.S_WAIT1     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.561      ;
; 0.368 ; debounce:u_debounce2|state.S_ZERO      ; edge_detection:u_edge_detection2|state ; clk          ; clk         ; 0.000        ; 0.054      ; 0.566      ;
; 0.370 ; debounce:u_debounce1|state.S_ZERO      ; edge_detection:u_edge_detection1|state ; clk          ; clk         ; 0.000        ; 0.054      ; 0.568      ;
; 0.379 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_state.S1     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.577      ;
; 0.386 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.584      ;
; 0.389 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.587      ;
; 0.435 ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.633      ;
; 0.470 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.668      ;
; 0.470 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.668      ;
; 0.473 ; uart_str:u_uart_str|c_state.S2         ; uart_str:u_uart_str|c_state.S3         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.672      ;
; 0.474 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.672      ;
; 0.488 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S2         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.687      ;
; 0.495 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; spi_master:u_spi_master|adc_data[4]    ; d_ff:u_d_ff|dout[4]                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; debounce:u_debounce1|state.S_WAIT1     ; debounce:u_debounce1|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.497 ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; spi_master:u_spi_master|adc_data[4]    ; spi_master:u_spi_master|adc_data[5]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.696      ;
; 0.501 ; debounce:u_debounce2|state.S_WAIT1     ; debounce:u_debounce2|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.502 ; spi_master:u_spi_master|adc_data[2]    ; spi_master:u_spi_master|adc_data[3]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; spi_master:u_spi_master|adc_data[2]    ; d_ff:u_d_ff|dout[2]                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.504 ; spi_master:u_spi_master|adc_data[3]    ; d_ff:u_d_ff|dout[3]                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; spi_master:u_spi_master|adc_data[3]    ; spi_master:u_spi_master|adc_data[4]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|load               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; spi_master:u_spi_master|adc_data[5]    ; d_ff:u_d_ff|dout[5]                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.505 ; spi_master:u_spi_master|adc_data[5]    ; spi_master:u_spi_master|adc_data[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.511 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S0     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; spi_master:u_spi_master|c_cnt1[4]      ; spi_master:u_spi_master|sclk           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.721      ;
; 0.514 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.721      ;
; 0.514 ; timer:u_timer|flag                     ; counter:u_counter|count[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; edge_detection:u_edge_detection2|state ; button:u_button|signal                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.722      ;
; 0.515 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.725      ;
; 0.519 ; debounce:u_debounce2|state.S_WAIT0     ; edge_detection:u_edge_detection2|state ; clk          ; clk         ; 0.000        ; 0.054      ; 0.717      ;
; 0.520 ; counter:u_counter|count[1]             ; counter:u_counter|count[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|c_state.S1         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.522 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_state.ST2       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.729      ;
; 0.527 ; debounce:u_debounce1|state.S_WAIT0     ; edge_detection:u_edge_detection1|state ; clk          ; clk         ; 0.000        ; 0.054      ; 0.725      ;
; 0.528 ; debounce:u_debounce2|state.S_ZERO      ; debounce:u_debounce2|cnt[15]           ; clk          ; clk         ; 0.000        ; 0.053      ; 0.725      ;
; 0.528 ; debounce:u_debounce2|state.S_ZERO      ; debounce:u_debounce2|cnt[12]           ; clk          ; clk         ; 0.000        ; 0.053      ; 0.725      ;
; 0.531 ; uart_str:u_uart_str|c_state.S3         ; uart_str:u_uart_str|c_state.S0         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.730      ;
; 0.532 ; debounce:u_debounce1|state.S_ONE       ; debounce:u_debounce1|cnt[19]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.533 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection3|state ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST0       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST1       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST4       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|txd               ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S0         ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S1         ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S2         ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S3         ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[0]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[2]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[3]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[4]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|load               ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST2       ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST3       ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[1]            ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; buffer:u_buffer|out[0]                 ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; buffer:u_buffer|out[1]                 ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; buffer:u_buffer|out[2]                 ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; buffer:u_buffer|out[3]                 ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[0]                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[1]                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[2]                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[3]                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[4]                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[5]                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[6]                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[7]                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[14]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[15]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[16]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[17]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[19]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[0]    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[1]    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[2]    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[3]    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[4]    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[5]    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[6]    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[7]    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[0]      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[1]      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[2]      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[3]      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[4]      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[0]      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[1]      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[2]      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[3]      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S0     ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S1     ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S2     ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S3     ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|sclk           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|sclk_d         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[10]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[11]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[12]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[13]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[14]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[15]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[16]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[17]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[18]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[19]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[20]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[21]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[22]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[23]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[24]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[25]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[26]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[27]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[4]                 ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[8]                 ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[9]                 ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; button:u_button|signal                 ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_ONE       ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_WAIT0     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_WAIT1     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_ZERO      ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[11]           ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[12]           ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[15]           ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_ONE       ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_WAIT0     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_WAIT1     ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 2.137 ; 2.574 ; Rise       ; clk             ;
; sel       ; clk        ; 5.675 ; 5.961 ; Rise       ; clk             ;
; start     ; clk        ; 1.984 ; 2.335 ; Rise       ; clk             ;
; stop      ; clk        ; 1.971 ; 2.376 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -1.786 ; -2.211 ; Rise       ; clk             ;
; sel       ; clk        ; -3.298 ; -3.591 ; Rise       ; clk             ;
; start     ; clk        ; -1.361 ; -1.725 ; Rise       ; clk             ;
; stop      ; clk        ; -1.536 ; -1.947 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 7.292 ; 7.370 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 6.039 ; 6.040 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 5.855 ; 5.871 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 6.039 ; 6.040 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 6.039 ; 6.040 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 6.019 ; 6.024 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 8.014 ; 7.850 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 7.470 ; 7.543 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 7.469 ; 7.435 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 7.546 ; 7.438 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 7.600 ; 7.499 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 7.489 ; 7.460 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 7.832 ; 7.750 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 8.014 ; 7.850 ; Rise       ; clk             ;
; sclk      ; clk        ; 6.917 ; 6.937 ; Rise       ; clk             ;
; txd       ; clk        ; 5.907 ; 5.900 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 7.104 ; 7.181 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 5.522 ; 5.510 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 5.522 ; 5.510 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 5.699 ; 5.673 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 5.699 ; 5.673 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 5.680 ; 5.658 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 5.438 ; 5.428 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 5.438 ; 5.577 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 5.494 ; 5.490 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 5.507 ; 5.517 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 5.557 ; 5.466 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 5.569 ; 5.428 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 5.788 ; 5.685 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 5.816 ; 5.690 ; Rise       ; clk             ;
; sclk      ; clk        ; 6.744 ; 6.765 ; Rise       ; clk             ;
; txd       ; clk        ; 5.783 ; 5.776 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.711 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.188 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.442 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.711 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.031     ; 3.245      ;
; 16.751 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.204      ;
; 16.796 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.158      ;
; 16.805 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.033     ; 3.149      ;
; 16.808 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.033     ; 3.146      ;
; 16.808 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.146      ;
; 16.817 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.033     ; 3.137      ;
; 16.820 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.033     ; 3.134      ;
; 16.821 ; debounce:u_debounce1|cnt[1]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.133      ;
; 16.830 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 3.125      ;
; 16.833 ; debounce:u_debounce1|cnt[0]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.121      ;
; 16.839 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 3.116      ;
; 16.842 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 3.113      ;
; 16.852 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.104      ;
; 16.852 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.104      ;
; 16.854 ; debounce:u_debounce2|cnt[1]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.102      ;
; 16.855 ; debounce:u_debounce1|cnt[5]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.100      ;
; 16.863 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.091      ;
; 16.867 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 3.088      ;
; 16.872 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.031     ; 3.084      ;
; 16.872 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.033     ; 3.082      ;
; 16.875 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.033     ; 3.079      ;
; 16.876 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 3.079      ;
; 16.879 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 3.076      ;
; 16.888 ; debounce:u_debounce1|cnt[3]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.066      ;
; 16.892 ; debounce:u_debounce1|cnt[11]           ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.063      ;
; 16.892 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 3.063      ;
; 16.892 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 3.063      ;
; 16.894 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.061      ;
; 16.894 ; debounce:u_debounce2|cnt[0]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 3.061      ;
; 16.902 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 3.053      ;
; 16.903 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.052      ;
; 16.908 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.046      ;
; 16.911 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 3.044      ;
; 16.914 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 3.041      ;
; 16.917 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.033     ; 3.037      ;
; 16.920 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.033     ; 3.034      ;
; 16.927 ; debounce:u_debounce1|cnt[7]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.028      ;
; 16.933 ; debounce:u_debounce1|cnt[2]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.021      ;
; 16.947 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.000      ;
; 16.964 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 2.991      ;
; 16.968 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 2.987      ;
; 16.973 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.982      ;
; 16.974 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.033     ; 2.980      ;
; 16.975 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.031     ; 2.981      ;
; 16.976 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.979      ;
; 16.977 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.978      ;
; 16.980 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.975      ;
; 16.983 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.033     ; 2.971      ;
; 16.986 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.033     ; 2.968      ;
; 16.989 ; debounce:u_debounce1|cnt[6]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 2.966      ;
; 16.993 ; debounce:u_debounce1|cnt[9]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 2.962      ;
; 16.999 ; debounce:u_debounce1|cnt[4]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.033     ; 2.955      ;
; 17.013 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.943      ;
; 17.013 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.031     ; 2.943      ;
; 17.015 ; debounce:u_debounce2|cnt[4]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.941      ;
; 17.022 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.925      ;
; 17.023 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 2.932      ;
; 17.023 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.031     ; 2.933      ;
; 17.029 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 2.926      ;
; 17.032 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.923      ;
; 17.035 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.920      ;
; 17.035 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.920      ;
; 17.035 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 2.920      ;
; 17.037 ; debounce:u_debounce2|cnt[2]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.918      ;
; 17.038 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.917      ;
; 17.041 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.914      ;
; 17.044 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.911      ;
; 17.044 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 2.911      ;
; 17.046 ; debounce:u_debounce2|cnt[3]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.909      ;
; 17.048 ; debounce:u_debounce1|cnt[10]           ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 2.907      ;
; 17.054 ; debounce:u_debounce1|cnt[8]            ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 2.901      ;
; 17.063 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.032     ; 2.892      ;
; 17.064 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.883      ;
; 17.064 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.883      ;
; 17.072 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.883      ;
; 17.072 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.031     ; 2.884      ;
; 17.075 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.032     ; 2.880      ;
; 17.088 ; debounce:u_debounce1|cnt[12]           ; debounce:u_debounce1|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.032     ; 2.867      ;
; 17.108 ; debounce:u_debounce2|cnt[9]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.031     ; 2.848      ;
; 17.110 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.837      ;
; 17.116 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.840      ;
; 17.116 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.031     ; 2.840      ;
; 17.118 ; debounce:u_debounce2|cnt[5]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.838      ;
; 17.120 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.827      ;
; 17.128 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.825      ;
; 17.136 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.817      ;
; 17.136 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.811      ;
; 17.139 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.808      ;
; 17.160 ; debounce:u_debounce2|cnt[8]            ; debounce:u_debounce2|state.S_ZERO  ; clk          ; clk         ; 20.000       ; -0.031     ; 2.796      ;
; 17.162 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.785      ;
; 17.164 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.792      ;
; 17.164 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.031     ; 2.792      ;
; 17.166 ; debounce:u_debounce2|cnt[7]            ; debounce:u_debounce2|state.S_WAIT1 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.790      ;
; 17.174 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.773      ;
; 17.181 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.766      ;
; 17.203 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.750      ;
; 17.211 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.742      ;
; 17.213 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_WAIT0 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.743      ;
; 17.213 ; debounce:u_debounce2|cnt[6]            ; debounce:u_debounce2|state.S_ONE   ; clk          ; clk         ; 20.000       ; -0.031     ; 2.743      ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_str:u_uart_str|data[4]            ; uart_str:u_uart_str|data[4]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S1         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST4       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|c_state.S0         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_state.ST3       ; uart:u_uart1|tx:u_tx|c_state.ST3       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|c_state.ST2       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_state.S0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S3     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S1     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master:u_spi_master|c_state.S2     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master:u_spi_master|c_cnt2[3]      ; spi_master:u_spi_master|c_cnt2[3]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter:u_counter|count[0]             ; counter:u_counter|count[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter:u_counter|count[1]             ; counter:u_counter|count[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter:u_counter|count[2]             ; counter:u_counter|count[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter:u_counter|count[3]             ; counter:u_counter|count[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; button:u_button|signal                 ; button:u_button|signal                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce1|state.S_WAIT1     ; debounce:u_debounce1|state.S_WAIT1     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce1|state.S_WAIT0     ; debounce:u_debounce1|state.S_WAIT0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce1|state.S_ONE       ; debounce:u_debounce1|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce2|state.S_ZERO      ; debounce:u_debounce2|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce2|state.S_WAIT1     ; debounce:u_debounce2|state.S_WAIT1     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce2|state.S_WAIT0     ; debounce:u_debounce2|state.S_WAIT0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce2|state.S_ONE       ; debounce:u_debounce2|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.199 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.204 ; debounce:u_debounce2|state.S_WAIT0     ; debounce:u_debounce2|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.323      ;
; 0.206 ; debounce:u_debounce1|state.S_ONE       ; debounce:u_debounce1|state.S_WAIT0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.208 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|c_state.ST3       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.209 ; debounce:u_debounce1|state.S_WAIT0     ; debounce:u_debounce1|state.S_ZERO      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.328      ;
; 0.210 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart_str:u_uart_str|load               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.329      ;
; 0.214 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|txd               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.333      ;
; 0.215 ; debounce:u_debounce2|state.S_ZERO      ; edge_detection:u_edge_detection2|state ; clk          ; clk         ; 0.000        ; 0.035      ; 0.334      ;
; 0.216 ; debounce:u_debounce1|state.S_ZERO      ; edge_detection:u_edge_detection1|state ; clk          ; clk         ; 0.000        ; 0.035      ; 0.335      ;
; 0.217 ; counter:u_counter|count[0]             ; counter:u_counter|count[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.217 ; counter:u_counter|count[0]             ; counter:u_counter|count[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.222 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|state.S_WAIT1     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.341      ;
; 0.225 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.344      ;
; 0.228 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.347      ;
; 0.231 ; spi_master:u_spi_master|c_state.S0     ; spi_master:u_spi_master|c_state.S1     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.350      ;
; 0.257 ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.376      ;
; 0.261 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.380      ;
; 0.275 ; uart_str:u_uart_str|c_state.S2         ; uart_str:u_uart_str|c_state.S3         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.394      ;
; 0.280 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.399      ;
; 0.281 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.284 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S2         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.403      ;
; 0.291 ; spi_master:u_spi_master|adc_data[4]    ; d_ff:u_d_ff|dout[4]                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.410      ;
; 0.292 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; spi_master:u_spi_master|adc_data[4]    ; spi_master:u_spi_master|adc_data[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.411      ;
; 0.293 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.295 ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; debounce:u_debounce1|state.S_WAIT1     ; debounce:u_debounce1|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; spi_master:u_spi_master|adc_data[5]    ; d_ff:u_d_ff|dout[5]                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; spi_master:u_spi_master|adc_data[2]    ; d_ff:u_d_ff|dout[2]                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; spi_master:u_spi_master|adc_data[5]    ; spi_master:u_spi_master|adc_data[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; spi_master:u_spi_master|adc_data[2]    ; spi_master:u_spi_master|adc_data[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_state.ST2       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.421      ;
; 0.297 ; spi_master:u_spi_master|adc_data[3]    ; d_ff:u_d_ff|dout[3]                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.297 ; spi_master:u_spi_master|adc_data[3]    ; spi_master:u_spi_master|adc_data[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.298 ; debounce:u_debounce2|state.S_ZERO      ; debounce:u_debounce2|cnt[15]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; debounce:u_debounce2|state.S_ZERO      ; debounce:u_debounce2|cnt[12]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; debounce:u_debounce2|state.S_WAIT1     ; debounce:u_debounce2|state.S_ONE       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.300 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|load               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.303 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|cnt[15]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|cnt[14]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|cnt[17]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; debounce:u_debounce1|state.S_ZERO      ; debounce:u_debounce1|cnt[16]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; edge_detection:u_edge_detection2|state ; button:u_button|signal                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:u_spi_master|c_cnt1[4]      ; spi_master:u_spi_master|sclk           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; timer:u_timer|flag                     ; counter:u_counter|count[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; counter:u_counter|count[1]             ; counter:u_counter|count[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.311 ; debounce:u_debounce2|state.S_WAIT0     ; edge_detection:u_edge_detection2|state ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; debounce:u_debounce1|state.S_ONE       ; debounce:u_debounce1|cnt[19]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection3|state ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST0       ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST1       ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST2       ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST3       ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST4       ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|txd               ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S0         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S1         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S2         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S3         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[0]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[1]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[2]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[3]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|data[4]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|load               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; buffer:u_buffer|out[0]                 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; button:u_button|signal                 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[0]                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[1]                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[2]                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[3]                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[4]                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[5]                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_ff:u_d_ff|dout[6]                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[0]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[10]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[11]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[12]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[13]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[18]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[1]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[2]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[3]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[4]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[5]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[6]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[7]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[8]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[9]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_ONE       ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_WAIT0     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_WAIT1     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_ZERO      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[0]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[10]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[13]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[14]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[16]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[17]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[18]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[19]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[1]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[2]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[3]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[4]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[5]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[6]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[7]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[8]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[9]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_ONE       ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_WAIT0     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_WAIT1     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_ZERO      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection1|state ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection2|state ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[0]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[1]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[2]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[3]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[4]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[5]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[6]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[7]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[0]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[1]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[2]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[3]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[4]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S0     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S1     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S3     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|sclk           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[10]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[11]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[16]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; timer:u_timer|c_cnt[17]                ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 1.388 ; 2.083 ; Rise       ; clk             ;
; sel       ; clk        ; 3.651 ; 4.122 ; Rise       ; clk             ;
; start     ; clk        ; 1.279 ; 1.912 ; Rise       ; clk             ;
; stop      ; clk        ; 1.302 ; 1.936 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -1.164 ; -1.846 ; Rise       ; clk             ;
; sel       ; clk        ; -2.080 ; -2.608 ; Rise       ; clk             ;
; start     ; clk        ; -0.888 ; -1.513 ; Rise       ; clk             ;
; stop      ; clk        ; -1.015 ; -1.656 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 4.855 ; 4.628 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 3.774 ; 3.892 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 3.659 ; 3.771 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 3.774 ; 3.892 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 3.774 ; 3.892 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 3.764 ; 3.880 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 4.998 ; 5.008 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 4.756 ; 4.711 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 4.652 ; 4.742 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 4.729 ; 4.707 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 4.752 ; 4.780 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 4.665 ; 4.756 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 4.891 ; 4.971 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 4.998 ; 5.008 ; Rise       ; clk             ;
; sclk      ; clk        ; 4.545 ; 4.371 ; Rise       ; clk             ;
; txd       ; clk        ; 3.730 ; 3.816 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 4.724 ; 4.506 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 3.449 ; 3.535 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 3.449 ; 3.535 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 3.560 ; 3.652 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 3.560 ; 3.652 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 3.550 ; 3.641 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 3.414 ; 3.462 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 3.470 ; 3.462 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 3.414 ; 3.513 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 3.429 ; 3.527 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 3.452 ; 3.491 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 3.471 ; 3.469 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 3.593 ; 3.664 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 3.599 ; 3.682 ; Rise       ; clk             ;
; sclk      ; clk        ; 4.426 ; 4.260 ; Rise       ; clk             ;
; txd       ; clk        ; 3.652 ; 3.734 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 14.122 ; 0.188 ; N/A      ; N/A     ; 9.442               ;
;  clk             ; 14.122 ; 0.188 ; N/A      ; N/A     ; 9.442               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 2.431 ; 2.993 ; Rise       ; clk             ;
; sel       ; clk        ; 6.423 ; 6.744 ; Rise       ; clk             ;
; start     ; clk        ; 2.296 ; 2.737 ; Rise       ; clk             ;
; stop      ; clk        ; 2.284 ; 2.792 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -1.164 ; -1.846 ; Rise       ; clk             ;
; sel       ; clk        ; -2.080 ; -2.608 ; Rise       ; clk             ;
; start     ; clk        ; -0.888 ; -1.513 ; Rise       ; clk             ;
; stop      ; clk        ; -1.015 ; -1.656 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 7.826 ; 7.789 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 6.382 ; 6.444 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 6.189 ; 6.258 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 6.382 ; 6.444 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 6.382 ; 6.444 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 6.358 ; 6.425 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 8.631 ; 8.523 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 8.061 ; 8.116 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 8.026 ; 8.049 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 8.125 ; 8.015 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 8.181 ; 8.090 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 8.051 ; 8.076 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 8.425 ; 8.392 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 8.631 ; 8.523 ; Rise       ; clk             ;
; sclk      ; clk        ; 7.437 ; 7.343 ; Rise       ; clk             ;
; txd       ; clk        ; 6.215 ; 6.264 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 4.724 ; 4.506 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 3.449 ; 3.535 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 3.449 ; 3.535 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 3.560 ; 3.652 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 3.560 ; 3.652 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 3.550 ; 3.641 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 3.414 ; 3.462 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 3.470 ; 3.462 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 3.414 ; 3.513 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 3.429 ; 3.527 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 3.452 ; 3.491 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 3.471 ; 3.469 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 3.593 ; 3.664 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 3.599 ; 3.682 ; Rise       ; clk             ;
; sclk      ; clk        ; 4.426 ; 4.260 ; Rise       ; clk             ;
; txd       ; clk        ; 3.652 ; 3.734 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cs_n          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdata                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; stop                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; fnd_h[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6304     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6304     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 210   ; 210  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Jun 12 17:39:25 2023
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 14.122
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.122               0.000 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.687
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.687               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 14.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.779               0.000 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.681               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.711
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.711               0.000 clk 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.442               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4686 megabytes
    Info: Processing ended: Mon Jun 12 17:39:27 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


