# SecureRISC - Arquitectura RISC con Extensiones de Seguridad

[![ISA Version](https://img.shields.io/badge/ISA-v1.0-blue.svg)](docs/ISA.md)
[![Python](https://img.shields.io/badge/Python-3.8+-green.svg)](https://www.python.org/)
[![License](https://img.shields.io/badge/License-Academic-yellow.svg)](LICENSE)

**Proyecto Grupal #1 - Arquitectura de Computadores I**  
Instituto Tecnol√≥gico de Costa Rica  
Escuela de Ingenier√≠a en Computadores

---

## Tabla de Contenidos

- [Descripci√≥n](#-descripci√≥n)
- [Caracter√≠sticas Principales](#-caracter√≠sticas-principales)
- [Estructura del Repositorio](#-estructura-del-repositorio)
- [Requisitos](#-requisitos)
- [Instalaci√≥n](#-instalaci√≥n)
- [Uso R√°pido](#-uso-r√°pido)
- [Ejemplos](#-ejemplos)
- [Documentaci√≥n](#-documentaci√≥n)
- [Desarrollo](#-desarrollo)
- [Equipo](#-equipo)
- [Referencias](#-referencias)

---

## Descripci√≥n

**SecureRISC** es una arquitectura del set de instrucciones (ISA) RISC de 64 bits dise√±ada espec√≠ficamente para aplicaciones de seguridad de la informaci√≥n. La arquitectura provee soporte nativo en hardware para:

- ‚úÖ **Funci√≥n hash criptogr√°fica ToyMDMA** - Procesamiento acelerado por hardware (50x speedup)
- ‚úÖ **Almacenamiento seguro de llaves privadas** - B√≥veda aislada (Root of Trust)
- ‚úÖ **Operaciones de firma y verificaci√≥n digital** - Instrucciones nativas VSIGN/VVERIF
- ‚úÖ **Pipeline eficiente de 5 etapas** - IF-ID-EX-MEM-WB cl√°sico RISC

Este proyecto incluye:
1. **Especificaci√≥n completa de la ISA** con justificaciones cuantitativas
2. **Ensamblador funcional** que traduce assembly a c√≥digo m√°quina
3. **Simulador del CPU** que ejecuta programas SecureRISC
4. **Implementaci√≥n de firma digital** usando ToyMDMA y la b√≥veda segura

---

## Caracter√≠sticas Principales

### Arquitectura

| Caracter√≠stica | Valor | Justificaci√≥n |
|---------------|-------|---------------|
| **Ancho de palabra** | 64 bits | Procesamiento eficiente de bloques criptogr√°ficos |
| **Tama√±o de instrucci√≥n** | 32 bits (fijo) | Decodificaci√≥n simple, fetch predecible |
| **Registros GPR** | 32 √ó 64 bits | Reduce spills (~5%), √°rea aceptable |
| **Pipeline** | 5 etapas | Balance cl√°sico RISC (CPI ~1.2 @ 800 MHz) |
| **B√≥veda segura** | 8 slots √ó 64 bits | 4 llaves privadas + 4 valores init hash |

### Set de Instrucciones

- **~42 instrucciones** organizadas en 7 categor√≠as
- **6 formatos** de instrucci√≥n (R, I, S, B, J, V)
- **Instrucciones especiales de seguridad:**
  - `HBLOCK` - Procesa bloque de hash en 1 ciclo
  - `VSIGN` - Genera firma digital
  - `VVERIF` - Verifica firma digital
  - `VSTORE` - Almacena en b√≥veda segura
  - `VINIT` - Inicializa estado de hash

### Seguridad

- **B√≥veda aislada**: Las llaves privadas NO pueden leerse desde software
- **Root of Trust**: Almacenamiento seguro independiente de la memoria principal
- **Hash acelerado**: HBLOCK procesa 64 bits en 1 ciclo (vs 50 ciclos en software)
- **Firma nativa**: Operaciones XOR optimizadas con acceso directo a la b√≥veda

---

## Estructura del Repositorio

```
SecureRISC/
‚îú‚îÄ‚îÄ README.md                   # Este archivo
‚îú‚îÄ‚îÄ LICENSE                     # Licencia del proyecto
‚îú‚îÄ‚îÄ .gitignore                  # Archivos ignorados por Git
‚îÇ
‚îú‚îÄ‚îÄ docs/                       # Documentaci√≥n
‚îÇ   ‚îú‚îÄ‚îÄ ISA.md                 # Especificaci√≥n completa de la ISA
‚îÇ   ‚îú‚îÄ‚îÄ ENCODING.md            # Referencia de codificaci√≥n binaria
‚îÇ   ‚îú‚îÄ‚îÄ green_card.html        # Hoja de referencia r√°pida
‚îÇ   ‚îú‚îÄ‚îÄ green_card.pdf         # Green Card en PDF
‚îÇ   ‚îú‚îÄ‚îÄ CPU_MODEL.md           # Documentaci√≥n del simulador
‚îÇ   ‚îú‚îÄ‚îÄ ASSEMBLER.md           # Gu√≠a del ensamblador
‚îÇ   ‚îú‚îÄ‚îÄ USER_MANUAL.md         # Manual de usuario
‚îÇ   ‚îú‚îÄ‚îÄ diagrams/              # Diagramas de arquitectura
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ isa_overview.png
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ pipeline.png
‚îÇ   ‚îÇ   ‚îî‚îÄ‚îÄ security_arch.png
‚îÇ   ‚îî‚îÄ‚îÄ analysis/              # Gr√°ficas de an√°lisis
‚îÇ       ‚îú‚îÄ‚îÄ instruction_width_analysis.png
‚îÇ       ‚îú‚îÄ‚îÄ register_count_analysis.png
‚îÇ       ‚îú‚îÄ‚îÄ hash_instruction_analysis.png
‚îÇ       ‚îú‚îÄ‚îÄ vault_security_analysis.png
‚îÇ       ‚îú‚îÄ‚îÄ pipeline_analysis.png
‚îÇ       ‚îî‚îÄ‚îÄ addressing_modes_analysis.png
‚îÇ
‚îú‚îÄ‚îÄ src/                       # C√≥digo fuente
‚îÇ   ‚îú‚îÄ‚îÄ assembler.py           # Ensamblador SecureRISC
‚îÇ   ‚îú‚îÄ‚îÄ cpu.py                 # Simulador del CPU
‚îÇ   ‚îú‚îÄ‚îÄ memory.py              # Sistema de memoria
‚îÇ   ‚îú‚îÄ‚îÄ registers.py           # Banco de registros
‚îÇ   ‚îú‚îÄ‚îÄ vault.py               # B√≥veda segura
‚îÇ   ‚îú‚îÄ‚îÄ alu.py                 # Unidad aritm√©tico-l√≥gica
‚îÇ   ‚îú‚îÄ‚îÄ hash_unit.py           # Unidad ToyMDMA
‚îÇ   ‚îú‚îÄ‚îÄ pipeline.py            # Pipeline del CPU
‚îÇ   ‚îî‚îÄ‚îÄ utils.py               # Utilidades
‚îÇ
‚îú‚îÄ‚îÄ examples/                  # Programas de ejemplo
‚îÇ   ‚îú‚îÄ‚îÄ hello_world.asm        # Programa simple
‚îÇ   ‚îú‚îÄ‚îÄ digital_signature.asm  # Firma digital completa
‚îÇ   ‚îú‚îÄ‚îÄ signature_verify.asm   # Verificaci√≥n de firma
‚îÇ   ‚îú‚îÄ‚îÄ hash_calculation.asm   # C√°lculo de hash ToyMDMA
‚îÇ   ‚îú‚îÄ‚îÄ test_all_instructions.asm  # Test completo
‚îÇ   ‚îî‚îÄ‚îÄ function_calls.asm     # Llamadas a funci√≥n
‚îÇ
‚îú‚îÄ‚îÄ tests/                     # Tests
‚îÇ   ‚îú‚îÄ‚îÄ test_assembler.py      # Tests del ensamblador
‚îÇ   ‚îú‚îÄ‚îÄ test_cpu.py            # Tests del CPU
‚îÇ   ‚îú‚îÄ‚îÄ test_instructions.py   # Tests de instrucciones
‚îÇ   ‚îú‚îÄ‚îÄ test_hash.py           # Tests de ToyMDMA
‚îÇ   ‚îú‚îÄ‚îÄ test_vault.py          # Tests de b√≥veda
‚îÇ   ‚îî‚îÄ‚îÄ integration/           # Tests de integraci√≥n
‚îÇ
‚îú‚îÄ‚îÄ scripts/                   # Scripts de utilidad
‚îÇ   ‚îú‚îÄ‚îÄ isa_analysis.py        # An√°lisis de caracter√≠sticas ISA
‚îÇ   ‚îú‚îÄ‚îÄ run_tests.sh           # Ejecutar todos los tests
‚îÇ   ‚îî‚îÄ‚îÄ benchmark.py           # Benchmarks de rendimiento
‚îÇ
‚îî‚îÄ‚îÄ test_files/                # Archivos de prueba
    ‚îú‚îÄ‚îÄ input/                 # Archivos para firmar
    ‚îÇ   ‚îú‚îÄ‚îÄ test1.txt
    ‚îÇ   ‚îî‚îÄ‚îÄ test2.bin
    ‚îú‚îÄ‚îÄ signed/                # Archivos firmados
    ‚îî‚îÄ‚îÄ results/               # Resultados de validaci√≥n
```

---

## Requisitos

### Software Necesario

- **Python 3.8 o superior**
- **pip** (gestor de paquetes de Python)
- **Git** (para clonar el repositorio)

### Dependencias Python

Las dependencias se instalan autom√°ticamente, pero aqu√≠ est√° la lista:

```
numpy>=1.21.0
matplotlib>=3.4.0
```

**Opcional para desarrollo:**
```
pytest>=7.0.0          # Para ejecutar tests
black>=22.0.0          # Para formateo de c√≥digo
pylint>=2.12.0         # Para an√°lisis est√°tico
```

---

## Instalaci√≥n

### 1. Clonar el Repositorio

```bash
git clone https://github.com/TU_USUARIO/SecureRISC.git
cd SecureRISC
```

### 2. Crear Entorno Virtual (Recomendado)

```bash
# En Linux/Mac
python3 -m venv venv
source venv/bin/activate

# En Windows
python -m venv venv
venv\Scripts\activate
```

### 3. Instalar Dependencias

```bash
pip install -r requirements.txt
```

### 4. Verificar Instalaci√≥n

```bash
python src/assembler.py --version
python scripts/isa_analysis.py --help
```

---

## Uso R√°pido

### Ejecutar An√°lisis de la ISA

Genera las 6 gr√°ficas de justificaci√≥n de dise√±o:

```bash
python scripts/isa_analysis.py
```

**Salida:**
```
AN√ÅLISIS COMPLETO DE CARACTER√çSTICAS ISA - SecureRISC
‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê

AN√ÅLISIS 1: ANCHO DE INSTRUCCI√ìN
‚úì DECISI√ìN: 32 bits
Gr√°fica guardada: docs/analysis/instruction_width_analysis.png

AN√ÅLISIS 2: N√öMERO DE REGISTROS
‚úì DECISI√ìN: 32 registros
Gr√°fica guardada: docs/analysis/register_count_analysis.png

[... m√°s an√°lisis ...]

An√°lisis completado exitosamente!
```

### Ensamblar un Programa

```bash
python src/assembler.py examples/hello_world.asm -o output.bin
```

**Opciones:**
- `-o, --output`: Archivo de salida (default: `a.out`)
- `-f, --format`: Formato de salida (`hex`, `bin`, `bytes`) (default: `hex`)
- `-v, --verbose`: Modo detallado
- `--dump`: Mostrar c√≥digo ensamblado en consola

**Ejemplo con opciones:**
```bash
python src/assembler.py examples/digital_signature.asm \
    -o signature.bin \
    -f hex \
    --verbose \
    --dump
```

### Ejecutar un Programa

```bash
python src/cpu.py output.bin
```

**Opciones:**
- `-d, --debug`: Modo debug (muestra estado del CPU paso a paso)
- `-m, --metrics`: Mostrar m√©tricas de ejecuci√≥n
- `-b, --breakpoint ADDR`: Establecer breakpoint en direcci√≥n
- `--max-cycles N`: L√≠mite de ciclos de ejecuci√≥n

**Ejemplo con debug:**
```bash
python src/cpu.py output.bin --debug --metrics
```

### Pipeline Completo: Ensamblar y Ejecutar

```bash
# Ensamblar
python src/assembler.py examples/digital_signature.asm -o signature.bin

# Ejecutar con m√©tricas
python src/cpu.py signature.bin --metrics

# O en una sola l√≠nea:
python src/assembler.py examples/digital_signature.asm -o /tmp/prog.bin && \
python src/cpu.py /tmp/prog.bin --metrics
```

---

## Ejemplos

### Ejemplo 1: Programa Simple - Suma de N√∫meros

**Archivo:** `examples/simple_add.asm`

```assembly
# Programa simple: suma dos n√∫meros
    ADDI R1, R0, 10        # R1 = 10
    ADDI R2, R0, 20        # R2 = 20
    ADD  R3, R1, R2        # R3 = R1 + R2 = 30
    HALT                   # Detener
```

**Compilar y ejecutar:**
```bash
python src/assembler.py examples/simple_add.asm -o add.bin
python src/cpu.py add.bin --debug
```

**Salida esperada:**
```
[Ciclo 1] IF: PC=0x0000, Instr=0x0C010010
[Ciclo 2] ID: ADDI R1, R0, 10
[Ciclo 3] EX: R1 = 0 + 10 = 10
...
[Ciclo 10] WB: R3 = 30

Ejecuci√≥n completada en 10 ciclos
Registros finales:
  R1 = 0x000000000000000A (10)
  R2 = 0x0000000000000014 (20)
  R3 = 0x000000000000001E (30)
```

### Ejemplo 2: Firma Digital de un Archivo

**Archivo:** `examples/digital_signature.asm`

```assembly
# ==========================================
# Firma Digital con SecureRISC
# ==========================================

# 1. Cargar llave privada en b√≥veda
    LUI    R1, 0x1234           # Llave privada
    VSTORE 0, R1                # Guardar en VAULT[0]

# 2. Cargar valores iniciales de hash
    LUI    R2, 0x6745           # Valor A
    VSTORE 4, R2                # INIT[0]
    LUI    R3, 0x23C1           # Valor B
    VSTORE 5, R3                # INIT[1]
    LUI    R4, 0xEFCD           # Valor C
    VSTORE 6, R4                # INIT[2]
    LUI    R5, 0xAB89           # Valor D
    VSTORE 7, R5                # INIT[3]

# 3. Inicializar hash
    VINIT  0                    # Cargar INIT ‚Üí estado hash

# 4. Procesar archivo
    LUI    R10, 0x2000          # Direcci√≥n del archivo
    ADDI   R11, R0, 16          # 16 bloques

hash_loop:
    LD     R1, 0(R10)           # Cargar bloque
    HBLOCK R1                   # Procesar (1 ciclo!)
    ADDI   R10, R10, 8          # Siguiente bloque
    SUBI   R11, R11, 1
    BNE    R11, R0, hash_loop

# 5. Generar firma
    VSIGN  R4, 0                # Firma en R4-R7

# 6. Guardar firma
    SD     R4, 0(R10)
    SD     R5, 8(R10)
    SD     R6, 16(R10)
    SD     R7, 24(R10)

    HALT
```

**Ejecutar:**
```bash
# Preparar archivo de prueba
echo "Mensaje secreto" > test_files/input/mensaje.txt

# Ensamblar
python src/assembler.py examples/digital_signature.asm -o sign.bin

# Ejecutar (firma el archivo en memoria 0x2000)
python src/cpu.py sign.bin \
    --load test_files/input/mensaje.txt@0x2000 \
    --dump-memory 0x2000:0x2100 \
    --metrics
```

**Salida esperada:**
```
Cargando archivo: test_files/input/mensaje.txt ‚Üí 0x2000
Ejecutando programa...

[Ciclo 100] Hash loop: bloque 1/16 procesado
[Ciclo 200] Hash loop: bloque 8/16 procesado
[Ciclo 300] Hash loop completado
[Ciclo 305] Firma generada: 0xABCD1234...

Ejecuci√≥n completada en 350 ciclos
CPI: 1.21
Instrucciones ejecutadas: 289

Memoria 0x2000-0x2100:
  [Archivo original + Firma al final]
  ...
  0x2080: A3 B4 C5 D6 E7 F8 09 1A  ‚Üê Firma (32 bytes)
```

### Ejemplo 3: Usar la Green Card

Abre la hoja de referencia r√°pida:

```bash
# En navegador (Linux)
xdg-open docs/green_card.html

# En navegador (Mac)
open docs/green_card.html

# En navegador (Windows)
start docs/green_card.html

# O ver el PDF
xdg-open docs/green_card.pdf
```

### Ejemplo 4: Ejecutar Todos los Tests

```bash
# Ejecutar suite completa
python -m pytest tests/ -v

# Solo tests del ensamblador
python -m pytest tests/test_assembler.py -v

# Con cobertura
python -m pytest tests/ --cov=src --cov-report=html
```

---

## Documentaci√≥n

### Documentos Principales

| Documento | Descripci√≥n | Ubicaci√≥n |
|-----------|-------------|-----------|
| **ISA Specification** | Especificaci√≥n completa de la ISA con justificaciones | [`docs/ISA.md`](docs/isa.md) |
| **Green Card** | Hoja de referencia r√°pida (HTML/PDF) | [`docs/green_card.html`](docs/green_card.html) |
| **Diagrama** | Diagrama de la arquitectura | [`docs/Diagrama.png`](docs/Diagrama.png) |

### Caracter√≠sticas de la ISA

#### Registros

- **R0-R31**: 32 registros de prop√≥sito general (64 bits)
  - R0: Siempre 0 (hardwired)
  - R1: Valor de retorno
  - R2-R7: Argumentos
  - R29: Frame pointer (FP)
  - R30: Stack pointer (SP)
  - R31: Link register (LR)

- **Registros especiales**: PC, FLAGS

- **B√≥veda (aislada)**: 
  - VAULT[0-3]: 4 llaves privadas
  - INIT[0-3]: 4 valores iniciales de hash

#### Formatos de Instrucci√≥n

- **R**: Registro-Registro (ADD, SUB, MUL, etc.)
- **I**: Inmediato (ADDI, LD, etc.)
- **S**: Store (SD)
- **B**: Branch (BEQ, BNE, BLT, BGE)
- **J**: Jump (J, JAL)
- **V**: Vault/Security (VSTORE, HBLOCK, VSIGN, etc.)

#### Instrucciones por Categor√≠a

| Categor√≠a | Cantidad | Ejemplos |
|-----------|----------|----------|
| Aritm√©ticas | 5 | ADD, SUB, MUL, DIV, MOD |
| L√≥gicas | 4 | AND, OR, XOR, NOT |
| Shift/Rotate | 4 | SLL, SRL, ROL, ROR |
| Inmediato | 7 | ADDI, SUBI, LUI, etc. |
| Memoria | 2 | LD, SD |
| Control | 7 | BEQ, BNE, J, JAL, JR, etc. |
| Seguridad | 9 | VSTORE, VINIT, HBLOCK, VSIGN, etc. |
| Sistema | 2 | NOP, HALT |

**Total: ~42 instrucciones**

### Sintaxis Assembly

```assembly
# Comentarios empiezan con #

# Etiquetas
main:
    ADDI R1, R0, 100       # R1 = 100
    
# Instrucciones con inmediato
    LUI  R2, 0x1000        # R2 = 0x1000 << 48

# Memoria: offset(registro)
    LD   R3, 8(R10)        # R3 = MEM[R10 + 8]
    SD   R3, 16(R10)       # MEM[R10 + 16] = R3

# Branches con labels
loop:
    ADDI R1, R1, -1
    BNE  R1, R0, loop      # while (R1 != 0)

# Llamada a funci√≥n
    JAL  R31, function     # R31 = PC+4; PC = function
    JR   R31               # return
```

---

## Desarrollo

### Configurar Entorno de Desarrollo

```bash
# Instalar dependencias de desarrollo
pip install -r requirements-dev.txt

# Configurar pre-commit hooks
pre-commit install

# Formatear c√≥digo
black src/ tests/

# An√°lisis est√°tico
pylint src/
```

### Flujo de Trabajo Git

```bash
# Crear branch para nueva feature
git checkout -b feature/add-ror-instruction

# Hacer cambios y commits
git add src/assembler.py
git commit -m "feat: add ROR instruction encoding"

# Push y crear Pull Request
git push origin feature/add-ror-instruction
```

### Ejecutar Tests

```bash
# Todos los tests
pytest

# Tests espec√≠ficos
pytest tests/test_assembler.py::test_encode_add

# Con cobertura
pytest --cov=src --cov-report=html
open htmlcov/index.html
```

### Benchmarking

```bash
# Ejecutar benchmarks
python scripts/benchmark.py

# Comparar con versi√≥n anterior
python scripts/benchmark.py --compare v0.9
```

---

## Equipo

### Proyecto Grupal #1 - Grupo 1

| Rol | Nombre | Responsabilidad |
|-----|--------|-----------------|
| **Arquitecto ISA** | [Kendall] | Dise√±o de la ISA, formatos, instrucciones |
| **Implementador CPU** | [Andres] | Simulador del CPU, pipeline |
| **Desarrollador SW** | [Daniel] | Ensamblador, herramientas |
| **Especialista Seguridad** | [Marco] | B√≥veda, hash, firma digital |

### Curso
- **Materia**: CE-4301 Arquitectura de Computadores I
- **Profesor**: Dr.-Ing. Jeferson Gonz√°lez G√≥mez
- **Instituci√≥n**: Instituto Tecnol√≥gico de Costa Rica
- **Escuela**: Ingenier√≠a en Computadores
- **Per√≠odo**: II Semestre 2025

---

## M√©tricas del Proyecto
### Rendimiento

| M√©trica | Valor |
|---------|-------|
| **CPI promedio** | 1.2 ciclos/instrucci√≥n |
| **Frecuencia objetivo** | 800 MHz |
| **MIPS** | ~666 MIPS |
| **Hash throughput** | 800 MB/s @ 800MHz |
| **Speedup HBLOCK** | 50x vs software |

---

## Licencia

Este proyecto es de naturaleza acad√©mica y est√° desarrollado como parte del curso CE-4301 Arquitectura de Computadores I del Instituto Tecnol√≥gico de Costa Rica.

**Uso Acad√©mico √önicamente** - No se permite uso comercial sin autorizaci√≥n.

---

## Soporte y Contacto

### Issues y Bugs

Si encuentras un bug o tienes una sugerencia:

1. Revisa los [issues existentes](https://github.com/Kendall2300/ProyectoG1-ISA/issues)
2. Crea un nuevo issue con:
   - Descripci√≥n clara del problema
   - Pasos para reproducir
   - Comportamiento esperado vs actual
   - Logs o capturas de pantalla

### Preguntas

Para preguntas sobre el proyecto:
- Abre un [Discussion](https://github.com/Kendall2300/ProyectoG1-ISA/discussions/landing)

### Contribuciones

Este es un proyecto acad√©mico cerrado. Las contribuciones externas no son aceptadas durante el per√≠odo del curso.

---

## üéì Agradecimientos

- Dr.-Ing. Jeferson Gonz√°lez G√≥mez por la gu√≠a y especificaci√≥n del proyecto
- Instituto Tecnol√≥gico de Costa Rica
- Comunidad RISC-V por referencias de arquitectura
- Estudiantes del curso por el feedback

**√öltima actualizaci√≥n:** Octubre 2025  
**Versi√≥n:** 1.0.0-alpha
**Hecho con amor por el Equipo SecureRISC**
