const SIO_BASE: u32 = 0xd000_0000;
const SIO_GPIO_OUT_RW: u32 = SIO_BASE + 0x10;
const SIO_GPIO_OUT_SET: u32 = SIO_BASE + 0x14;
const SIO_GPIO_OUT_CLR: u32 = SIO_BASE + 0x18;
const SIO_GPIO_OUT_XOR: u32 = SIO_BASE + 0x1C;

const GPIO_BASE: u32 = 0x4001_4000;

const RESETS_BASE: u32 = 0x4000C000;
const RESETS_RESET_CLR: u32 = RESETS_BASE + 0x0 + 0x3000;
const RESETS_RESET_RW: u32 = RESETS_BASE + 0x0 + 0x0000;
const RESETS_RESET_XOR: u32 = RESETS_BASE + 0x0 + 0x1000;
const RESETS_RESET_SET: u32 = RESETS_BASE + 0x0 + 0x2000;
const RESETS_RESET_DONE_RW: u32 = RESETS_BASE + 0x8 + 0x0000;
const RESETS_RESET_DONE_XOR: u32 = RESETS_BASE + 0x8 + 0x1000;
const RESETS_RESET_DONE_SET: u32 = RESETS_BASE + 0x8 + 0x2000;
const RESETS_RESET_DONE_CLR: u32 = RESETS_BASE + 0x8 + 0x3000;

const IO_BANK0_BASE: u32 = 0x40014000;
const IO_BANK0_GPIO25_STATUS_RW: u32 = IO_BANK0_BASE + 0x0C8 + 0x0000;
const IO_BANK0_GPIO25_STATUS_XOR: u32 = IO_BANK0_BASE + 0x0C8 + 0x1000;
const IO_BANK0_GPIO25_STATUS_SET: u32 = IO_BANK0_BASE + 0x0C8 + 0x2000;
const IO_BANK0_GPIO25_STATUS_CLR: u32 = IO_BANK0_BASE + 0x0C8 + 0x3000;
const IO_BANK0_GPIO25_CTRL_RW: u32 = IO_BANK0_BASE + 0x0CC + 0x0000;
const IO_BANK0_GPIO25_CTRL_XOR: u32 = IO_BANK0_BASE + 0x0CC + 0x1000;
const IO_BANK0_GPIO25_CTRL_SET: u32 = IO_BANK0_BASE + 0x0CC + 0x2000;
const IO_BANK0_GPIO25_CTRL_CLR: u32 = IO_BANK0_BASE + 0x0CC + 0x3000;

const PADS_BANK0_GPIO0_PUE_RESET: u32 = 0x0;
const PADS_BANK0_GPIO0_PUE_BITS: u32 = 0x00000008;
const PADS_BANK0_GPIO0_PUE_MSB: u32 = 3;
const PADS_BANK0_GPIO0_PUE_ACCESS: &str = "RW";
