TimeQuest Timing Analyzer report for au_filter
Sun May 22 17:15:10 2022
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'sys_clk'
 14. Slow 1200mV 85C Model Hold: 'sys_clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'sys_clk'
 23. Slow 1200mV 0C Model Hold: 'sys_clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'sys_clk'
 31. Fast 1200mV 0C Model Hold: 'sys_clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; au_filter                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.60        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.7%      ;
;     Processor 3            ;  19.4%      ;
;     Processor 4            ;  14.6%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; au_filter.sdc ; OK     ; Sun May 22 17:15:06 2022 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 57.21 MHz ; 57.21 MHz       ; sys_clk    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; sys_clk ; 2.522 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.451 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; sys_clk ; 9.517 ; 0.000                           ;
+---------+-------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                                                                          ;
+-------+------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.522 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.422      ; 17.921     ;
; 2.651 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.423      ; 17.793     ;
; 2.679 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 17.266     ;
; 2.712 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.422      ; 17.731     ;
; 2.769 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.433      ; 17.685     ;
; 2.792 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.075     ; 17.154     ;
; 2.793 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.422      ; 17.650     ;
; 2.800 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 17.145     ;
; 2.837 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.077     ; 17.107     ;
; 2.841 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.423      ; 17.603     ;
; 2.858 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.422      ; 17.585     ;
; 2.870 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.389      ; 17.540     ;
; 2.892 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.432      ; 17.561     ;
; 2.913 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.075     ; 17.033     ;
; 2.922 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.423      ; 17.522     ;
; 2.950 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.995     ;
; 2.985 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.422      ; 17.458     ;
; 2.987 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.423      ; 17.457     ;
; 2.999 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.390      ; 17.412     ;
; 3.009 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.433      ; 17.445     ;
; 3.027 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.077     ; 16.917     ;
; 3.035 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.910     ;
; 3.039 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.422      ; 17.404     ;
; 3.114 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.423      ; 17.330     ;
; 3.132 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.432      ; 17.321     ;
; 3.140 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.805     ;
; 3.148 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.075     ; 16.798     ;
; 3.153 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.433      ; 17.301     ;
; 3.168 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.423      ; 17.276     ;
; 3.190 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.403      ; 17.234     ;
; 3.222 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.723     ;
; 3.244 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.350      ; 17.127     ;
; 3.250 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.077     ; 16.694     ;
; 3.275 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.077     ; 16.669     ;
; 3.276 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.432      ; 17.177     ;
; 3.297 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.648     ;
; 3.298 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.350      ; 17.073     ;
; 3.313 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 17.110     ;
; 3.332 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.433      ; 17.122     ;
; 3.335 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; -0.075     ; 16.611     ;
; 3.363 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.582     ;
; 3.373 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.351      ; 16.999     ;
; 3.388 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.557     ;
; 3.390 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.350      ; 16.981     ;
; 3.410 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; -0.075     ; 16.536     ;
; 3.427 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.351      ; 16.945     ;
; 3.441 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.077     ; 16.503     ;
; 3.441 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.389      ; 16.969     ;
; 3.444 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.350      ; 16.927     ;
; 3.455 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.432      ; 16.998     ;
; 3.458 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.077     ; 16.486     ;
; 3.512 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.403      ; 16.912     ;
; 3.519 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.351      ; 16.853     ;
; 3.554 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.391     ;
; 3.570 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.390      ; 16.841     ;
; 3.571 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.374     ;
; 3.572 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.403      ; 16.852     ;
; 3.573 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.351      ; 16.799     ;
; 3.589 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.350      ; 16.782     ;
; 3.635 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.788     ;
; 3.641 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.332      ; 16.712     ;
; 3.644 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.444      ; 16.821     ;
; 3.655 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][39]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.111     ; 16.255     ;
; 3.664 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.350      ; 16.707     ;
; 3.670 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][19] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.332      ; 16.683     ;
; 3.675 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.433      ; 16.779     ;
; 3.693 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.077     ; 16.251     ;
; 3.695 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.728     ;
; 3.718 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.351      ; 16.654     ;
; 3.740 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.350      ; 16.631     ;
; 3.756 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.077     ; 16.188     ;
; 3.767 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.443      ; 16.697     ;
; 3.777 ; equalizer:equalizer_inst|iir:iir_5000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.178     ; 16.066     ;
; 3.777 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|zero_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.101     ; 16.143     ;
; 3.783 ; equalizer:equalizer_inst|iir:iir_3000|Yin_reg[0][21] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.337      ; 16.575     ;
; 3.790 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.444      ; 16.675     ;
; 3.793 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.351      ; 16.579     ;
; 3.798 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.432      ; 16.655     ;
; 3.806 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.139     ;
; 3.818 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.350      ; 16.553     ;
; 3.820 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.444      ; 16.645     ;
; 3.827 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][38]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.111     ; 16.083     ;
; 3.839 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.077     ; 16.105     ;
; 3.863 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][35] ; sys_clk      ; sys_clk     ; 20.000       ; 0.389      ; 16.547     ;
; 3.869 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.351      ; 16.503     ;
; 3.869 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.076     ;
; 3.871 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][40]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.111     ; 16.039     ;
; 3.879 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[2][19] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.332      ; 16.474     ;
; 3.881 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.332      ; 16.472     ;
; 3.898 ; equalizer:equalizer_inst|iir:iir_5000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.178     ; 15.945     ;
; 3.910 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][19] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.332      ; 16.443     ;
; 3.913 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.443      ; 16.551     ;
; 3.924 ; equalizer:equalizer_inst|iir:iir_5000|Yin_reg[0][22] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.181     ; 15.916     ;
; 3.932 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][35] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 16.013     ;
; 3.935 ; equalizer:equalizer_inst|iir:iir_5000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.179     ; 15.907     ;
; 3.936 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.444      ; 16.529     ;
; 3.943 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.443      ; 16.521     ;
; 3.947 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.351      ; 16.425     ;
; 3.952 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 15.993     ;
; 3.956 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][23] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.330      ; 16.395     ;
+-------+------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                     ; To Node                                                                                                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.451 ; equalizer:equalizer_inst|iir200_rom_addr[0]                                                                                                                                   ; equalizer:equalizer_inst|iir200_rom_addr[0]                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; equalizer:equalizer_inst|iir100_rom_addr[0]                                                                                                                                   ; equalizer:equalizer_inst|iir100_rom_addr[0]                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; equalizer:equalizer_inst|iir2000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir2000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; equalizer:equalizer_inst|iir5000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir5000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; equalizer:equalizer_inst|state_5000.STA_CTRL_WK                                                                                                                               ; equalizer:equalizer_inst|state_5000.STA_CTRL_WK                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; equalizer:equalizer_inst|state_5000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_5000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; equalizer:equalizer_inst|state_600.STA_CTRL_ST                                                                                                                                ; equalizer:equalizer_inst|state_600.STA_CTRL_ST                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; equalizer:equalizer_inst|state_8000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_8000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; equalizer:equalizer_inst|state_200.STA_CTRL_ST                                                                                                                                ; equalizer:equalizer_inst|state_200.STA_CTRL_ST                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; equalizer:equalizer_inst|state_200.STA_CTRL_WK                                                                                                                                ; equalizer:equalizer_inst|state_200.STA_CTRL_WK                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; equalizer:equalizer_inst|state_1000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_1000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[0]                          ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[0]                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[2]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[0]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[0]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[1]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[1]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir8000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir8000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir3000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir3000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir1000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir1000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir600_rom_addr[0]                                                                                                                                   ; equalizer:equalizer_inst|iir600_rom_addr[0]                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[2]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[0]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[0]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[1]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[1]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|coe_ful_cnt[2]                                                                                                                                       ; equalizer:equalizer_inst|coe_ful_cnt[2]                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|coe_ful_cnt[1]                                                                                                                                       ; equalizer:equalizer_inst|coe_ful_cnt[1]                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|coe_ful_cnt[0]                                                                                                                                       ; equalizer:equalizer_inst|coe_ful_cnt[0]                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|state_2000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_2000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|state_2000.STA_CTRL_WK                                                                                                                               ; equalizer:equalizer_inst|state_2000.STA_CTRL_WK                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|state_600.STA_CTRL_WK                                                                                                                                ; equalizer:equalizer_inst|state_600.STA_CTRL_WK                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|state_3000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_3000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|state_100.STA_CTRL_ST                                                                                                                                ; equalizer:equalizer_inst|state_100.STA_CTRL_ST                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|state_1000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_1000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|state_2000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_2000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|state_3000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_3000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[0]                   ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[0]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[0]            ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[0]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]            ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[0]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[0]                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[2]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[1]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[1]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[0]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[0]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.463 ; equalizer:equalizer_inst|state_200.SEND                                                                                                                                       ; equalizer:equalizer_inst|state_200.SEND                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.758      ;
; 0.463 ; equalizer:equalizer_inst|state_100.CTRL_SIG                                                                                                                                   ; equalizer:equalizer_inst|state_100.CTRL_SIG                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.758      ;
; 0.463 ; equalizer:equalizer_inst|state_8000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_8000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 0.758      ;
; 0.465 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.507 ; equalizer:equalizer_inst|iir:iir_600|coe_en_delay1                                                                                                                            ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.800      ;
; 0.522 ; equalizer:equalizer_inst|iir:iir_8000|coe_en_delay1                                                                                                                           ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.816      ;
; 0.542 ; equalizer:equalizer_inst|state_600.STA_CTRL_WK                                                                                                                                ; equalizer:equalizer_inst|coe_en_600                                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.836      ;
; 0.572 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[3]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_2000_buf[3]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 0.970      ;
; 0.576 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[13]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[13]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 0.974      ;
; 0.577 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[19]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[19]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.185      ; 0.974      ;
; 0.586 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[12]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_200_buf[12]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.187      ; 0.985      ;
; 0.589 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][12] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.471      ; 1.314      ;
; 0.589 ; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[13]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_3000_buf[13]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.185      ; 0.986      ;
; 0.595 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[3]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_1000_buf[3]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 0.993      ;
; 0.603 ; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[9]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_5000_buf[9]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.184      ; 0.999      ;
; 0.604 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[16]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[16]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.002      ;
; 0.604 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[9]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_2000_buf[9]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.002      ;
; 0.605 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[18]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[18]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.185      ; 1.002      ;
; 0.605 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[10]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_2000_buf[10]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.003      ;
; 0.607 ; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[8]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_5000_buf[8]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.184      ; 1.003      ;
; 0.607 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[2]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_2000_buf[2]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.005      ;
; 0.609 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[12]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[12]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.007      ;
; 0.611 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][23] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.484      ; 1.349      ;
; 0.625 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[2]                                                                                                                              ; equalizer:equalizer_inst|iir_dout_200_buf[2]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.197      ; 1.034      ;
; 0.626 ; equalizer:equalizer_inst|iir:iir_600|Dout_buf[17]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_600_buf[17]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.197      ; 1.035      ;
; 0.626 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[1]                                                                                                                              ; equalizer:equalizer_inst|iir_dout_200_buf[1]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.197      ; 1.035      ;
; 0.628 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][15] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.480      ; 1.362      ;
; 0.631 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[5]           ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.395      ; 1.280      ;
; 0.635 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[20]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[20]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.033      ;
; 0.635 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[4]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_1000_buf[4]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.033      ;
; 0.635 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[8]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_1000_buf[8]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.033      ;
; 0.635 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[14]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[14]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.033      ;
; 0.635 ; equalizer:equalizer_inst|iir:iir_8000|Dout_buf[0]                                                                                                                             ; eq_data_buf[0]                                                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.033      ;
; 0.635 ; equalizer:equalizer_inst|iir:iir_600|Dout_buf[22]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_600_buf[22]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.033      ;
; 0.636 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[7]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_1000_buf[7]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.034      ;
; 0.636 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[10]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[10]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.034      ;
; 0.636 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[16]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_200_buf[16]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.185      ; 1.033      ;
; 0.636 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[17]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_200_buf[17]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.185      ; 1.033      ;
; 0.636 ; equalizer:equalizer_inst|iir:iir_8000|Dout_buf[16]                                                                                                                            ; eq_data_buf[16]                                                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.186      ; 1.034      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 216
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 23.666 ns




+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.25 MHz ; 61.25 MHz       ; sys_clk    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 3.673 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.399 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.555 ; 0.000                          ;
+---------+-------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                           ;
+-------+------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.673 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.751     ;
; 3.707 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.717     ;
; 3.823 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.413      ; 16.612     ;
; 3.843 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 16.111     ;
; 3.905 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 16.049     ;
; 3.951 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.473     ;
; 3.974 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.450     ;
; 3.985 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.439     ;
; 4.008 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.416     ;
; 4.030 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 15.924     ;
; 4.039 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.371      ; 16.354     ;
; 4.052 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.413      ; 16.383     ;
; 4.073 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.413      ; 16.362     ;
; 4.073 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.371      ; 16.320     ;
; 4.092 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 15.862     ;
; 4.100 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.324     ;
; 4.103 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.850     ;
; 4.103 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.321     ;
; 4.134 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.290     ;
; 4.137 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.287     ;
; 4.165 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.259     ;
; 4.165 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.788     ;
; 4.199 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.402      ; 16.225     ;
; 4.200 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.413      ; 16.235     ;
; 4.260 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.378      ; 16.140     ;
; 4.279 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.674     ;
; 4.289 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 15.665     ;
; 4.302 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.413      ; 16.133     ;
; 4.341 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.612     ;
; 4.351 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.413      ; 16.084     ;
; 4.351 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 15.603     ;
; 4.389 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.962     ;
; 4.400 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 15.554     ;
; 4.423 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.928     ;
; 4.429 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.413      ; 16.006     ;
; 4.462 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 15.492     ;
; 4.489 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.378      ; 15.911     ;
; 4.495 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.458     ;
; 4.515 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.836     ;
; 4.538 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.378      ; 15.862     ;
; 4.543 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.808     ;
; 4.547 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.406     ;
; 4.549 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.802     ;
; 4.557 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.396     ;
; 4.565 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 15.389     ;
; 4.577 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.774     ;
; 4.580 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.413      ; 15.855     ;
; 4.601 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.378      ; 15.799     ;
; 4.609 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.344     ;
; 4.627 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 15.327     ;
; 4.669 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.682     ;
; 4.670 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.371      ; 15.723     ;
; 4.672 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.281     ;
; 4.672 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.281     ;
; 4.688 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.326      ; 15.660     ;
; 4.694 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.420      ; 15.748     ;
; 4.696 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.655     ;
; 4.703 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.648     ;
; 4.704 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.371      ; 15.689     ;
; 4.730 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.621     ;
; 4.734 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.219     ;
; 4.734 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.219     ;
; 4.735 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][19] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.326      ; 15.613     ;
; 4.767 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.378      ; 15.633     ;
; 4.782 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.413      ; 15.653     ;
; 4.789 ; equalizer:equalizer_inst|iir:iir_3000|Yin_reg[0][21] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.331      ; 15.564     ;
; 4.797 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.554     ;
; 4.820 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.420      ; 15.622     ;
; 4.827 ; equalizer:equalizer_inst|iir:iir_5000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.157     ; 15.038     ;
; 4.828 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.523     ;
; 4.830 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.378      ; 15.570     ;
; 4.831 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.520     ;
; 4.847 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.420      ; 15.595     ;
; 4.856 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][39]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.101     ; 15.065     ;
; 4.862 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.489     ;
; 4.878 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.075     ;
; 4.904 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|zero_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.091     ; 15.027     ;
; 4.914 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[2][19] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.326      ; 15.434     ;
; 4.917 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.036     ;
; 4.923 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.420      ; 15.519     ;
; 4.938 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.326      ; 15.410     ;
; 4.940 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 15.013     ;
; 4.946 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.420      ; 15.496     ;
; 4.953 ; equalizer:equalizer_inst|iir:iir_5000|Yin_reg[0][22] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.160     ; 14.909     ;
; 4.973 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.420      ; 15.469     ;
; 4.979 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.069     ; 14.974     ;
; 4.981 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][23] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.324      ; 15.365     ;
; 4.985 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][19] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.326      ; 15.363     ;
; 4.992 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][35] ; sys_clk      ; sys_clk     ; 20.000       ; 0.371      ; 15.401     ;
; 5.011 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.413      ; 15.424     ;
; 5.014 ; equalizer:equalizer_inst|iir:iir_5000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.157     ; 14.851     ;
; 5.023 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.328     ;
; 5.026 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][35] ; sys_clk      ; sys_clk     ; 20.000       ; 0.371      ; 15.367     ;
; 5.033 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[1][20] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.326      ; 15.315     ;
; 5.049 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.420      ; 15.393     ;
; 5.057 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.329      ; 15.294     ;
; 5.063 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][35] ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 14.891     ;
; 5.065 ; equalizer:equalizer_inst|iir:iir_8000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.326      ; 15.283     ;
; 5.067 ; equalizer:equalizer_inst|iir:iir_3000|Yin_reg[0][21] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.331      ; 15.286     ;
; 5.076 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][38]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.101     ; 14.845     ;
+-------+------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                     ; To Node                                                                                                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.399 ; equalizer:equalizer_inst|state_200.STA_CTRL_ST                                                                                                                                ; equalizer:equalizer_inst|state_200.STA_CTRL_ST                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; equalizer:equalizer_inst|state_200.STA_CTRL_WK                                                                                                                                ; equalizer:equalizer_inst|state_200.STA_CTRL_WK                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.075      ; 0.669      ;
; 0.400 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[0]                          ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[0]                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir8000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir8000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir3000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir3000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir1000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir1000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir600_rom_addr[0]                                                                                                                                   ; equalizer:equalizer_inst|iir600_rom_addr[0]                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir200_rom_addr[0]                                                                                                                                   ; equalizer:equalizer_inst|iir200_rom_addr[0]                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[2]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[0]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[0]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[1]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[1]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir100_rom_addr[0]                                                                                                                                   ; equalizer:equalizer_inst|iir100_rom_addr[0]                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir2000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir2000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|iir5000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir5000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|coe_ful_cnt[2]                                                                                                                                       ; equalizer:equalizer_inst|coe_ful_cnt[2]                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|coe_ful_cnt[1]                                                                                                                                       ; equalizer:equalizer_inst|coe_ful_cnt[1]                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|coe_ful_cnt[0]                                                                                                                                       ; equalizer:equalizer_inst|coe_ful_cnt[0]                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_5000.STA_CTRL_WK                                                                                                                               ; equalizer:equalizer_inst|state_5000.STA_CTRL_WK                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_5000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_5000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_2000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_2000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_2000.STA_CTRL_WK                                                                                                                               ; equalizer:equalizer_inst|state_2000.STA_CTRL_WK                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_600.STA_CTRL_WK                                                                                                                                ; equalizer:equalizer_inst|state_600.STA_CTRL_WK                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_600.STA_CTRL_ST                                                                                                                                ; equalizer:equalizer_inst|state_600.STA_CTRL_ST                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_3000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_3000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_8000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_8000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_100.STA_CTRL_ST                                                                                                                                ; equalizer:equalizer_inst|state_100.STA_CTRL_ST                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_1000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_1000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_1000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_1000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_2000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_2000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; equalizer:equalizer_inst|state_3000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_3000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[0]                   ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[0]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[0]            ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[0]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]            ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[0]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[0]                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[2]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[1]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[1]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[0]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[0]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[2]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[0]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[0]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[1]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[1]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.414 ; equalizer:equalizer_inst|state_200.SEND                                                                                                                                       ; equalizer:equalizer_inst|state_200.SEND                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.075      ; 0.684      ;
; 0.415 ; equalizer:equalizer_inst|state_100.CTRL_SIG                                                                                                                                   ; equalizer:equalizer_inst|state_100.CTRL_SIG                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.684      ;
; 0.415 ; equalizer:equalizer_inst|state_8000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_8000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.684      ;
; 0.415 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.684      ;
; 0.416 ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.684      ;
; 0.472 ; equalizer:equalizer_inst|iir:iir_600|coe_en_delay1                                                                                                                            ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.740      ;
; 0.484 ; equalizer:equalizer_inst|iir:iir_8000|coe_en_delay1                                                                                                                           ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.752      ;
; 0.505 ; equalizer:equalizer_inst|state_600.STA_CTRL_WK                                                                                                                                ; equalizer:equalizer_inst|coe_en_600                                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.774      ;
; 0.510 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[3]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_2000_buf[3]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.868      ;
; 0.513 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[19]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[19]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.871      ;
; 0.513 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[13]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[13]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.871      ;
; 0.522 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[12]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_200_buf[12]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.880      ;
; 0.523 ; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[13]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_3000_buf[13]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.165      ; 0.883      ;
; 0.535 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[16]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[16]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.164      ; 0.894      ;
; 0.536 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[18]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[18]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.894      ;
; 0.536 ; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[9]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_5000_buf[9]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.160      ; 0.891      ;
; 0.536 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[9]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_2000_buf[9]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.894      ;
; 0.537 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[10]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_2000_buf[10]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.895      ;
; 0.539 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[2]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_2000_buf[2]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.897      ;
; 0.540 ; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[8]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_5000_buf[8]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.160      ; 0.895      ;
; 0.541 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[12]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[12]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.899      ;
; 0.543 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][12] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.420      ; 1.193      ;
; 0.556 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[3]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_1000_buf[3]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.914      ;
; 0.568 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][23] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.427      ; 1.225      ;
; 0.581 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[5]           ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.346      ; 1.157      ;
; 0.586 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][15] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.423      ; 1.239      ;
; 0.588 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[2]                                                                                                                              ; equalizer:equalizer_inst|iir_dout_200_buf[2]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.174      ; 0.957      ;
; 0.589 ; equalizer:equalizer_inst|iir:iir_600|Dout_buf[17]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_600_buf[17]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.174      ; 0.958      ;
; 0.590 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[1]                                                                                                                              ; equalizer:equalizer_inst|iir_dout_200_buf[1]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.174      ; 0.959      ;
; 0.593 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][14] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.423      ; 1.246      ;
; 0.593 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][17] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.414      ; 1.237      ;
; 0.596 ; equalizer:equalizer_inst|iir:iir_8000|Dout_buf[0]                                                                                                                             ; eq_data_buf[0]                                                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.164      ; 0.955      ;
; 0.597 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[20]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[20]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.164      ; 0.956      ;
; 0.597 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[4]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_1000_buf[4]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.164      ; 0.956      ;
; 0.597 ; equalizer:equalizer_inst|iir:iir_8000|Dout_buf[23]                                                                                                                            ; eq_data_buf[23]                                                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.164      ; 0.956      ;
; 0.597 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[1]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_2000_buf[1]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.163      ; 0.955      ;
; 0.598 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[22]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[22]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.164      ; 0.957      ;
; 0.598 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[14]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[14]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.164      ; 0.957      ;
; 0.598 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[15]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[15]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.164      ; 0.957      ;
; 0.598 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[17]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_200_buf[17]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.162      ; 0.955      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 216
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 24.732 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; 12.385 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.185 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.327 ; 0.000                          ;
+---------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                            ;
+--------+------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.385 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.783      ;
; 12.445 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.723      ;
; 12.475 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.693      ;
; 12.480 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.688      ;
; 12.513 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.655      ;
; 12.527 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.151      ; 7.631      ;
; 12.540 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.628      ;
; 12.570 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.598      ;
; 12.586 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.582      ;
; 12.599 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.569      ;
; 12.608 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.560      ;
; 12.619 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.355      ;
; 12.622 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.151      ; 7.536      ;
; 12.637 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.337      ;
; 12.670 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.167      ; 7.504      ;
; 12.681 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.487      ;
; 12.683 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.461      ;
; 12.687 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.457      ;
; 12.694 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.161      ; 7.474      ;
; 12.697 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.277      ;
; 12.699 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.275      ;
; 12.715 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.259      ;
; 12.717 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.257      ;
; 12.733 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.167      ; 7.441      ;
; 12.737 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.167      ; 7.437      ;
; 12.751 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.393      ;
; 12.755 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.389      ;
; 12.758 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.151      ; 7.400      ;
; 12.778 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.196      ;
; 12.778 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.366      ;
; 12.782 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.362      ;
; 12.791 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.183      ;
; 12.796 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.178      ;
; 12.809 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.165      ;
; 12.811 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.159      ; 7.355      ;
; 12.825 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][39]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.057     ; 7.125      ;
; 12.825 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.167      ; 7.349      ;
; 12.827 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.317      ;
; 12.831 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.313      ;
; 12.846 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.298      ;
; 12.850 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.294      ;
; 12.853 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.151      ; 7.305      ;
; 12.867 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.107      ;
; 12.880 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.167      ; 7.294      ;
; 12.880 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.094      ;
; 12.881 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][40]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.057     ; 7.069      ;
; 12.882 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.092      ;
; 12.885 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.089      ;
; 12.887 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.087      ;
; 12.888 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.167      ; 7.286      ;
; 12.891 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.159      ; 7.275      ;
; 12.892 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.167      ; 7.282      ;
; 12.898 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.076      ;
; 12.900 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.074      ;
; 12.902 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.072      ;
; 12.903 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.159      ; 7.263      ;
; 12.905 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.069      ;
; 12.911 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.233      ;
; 12.913 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|zero_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 7.033      ;
; 12.917 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.227      ;
; 12.920 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|zero_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 7.026      ;
; 12.920 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.054      ;
; 12.922 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.222      ;
; 12.923 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][38]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.057     ; 7.027      ;
; 12.926 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.218      ;
; 12.941 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][39]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.057     ; 7.009      ;
; 12.948 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.026      ;
; 12.953 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|zero_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.993      ;
; 12.957 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|zero_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.049     ; 7.001      ;
; 12.959 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|zero_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.987      ;
; 12.966 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.159      ; 7.200      ;
; 12.966 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|zero_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.980      ;
; 12.966 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 7.008      ;
; 12.977 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.167      ; 7.197      ;
; 12.983 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][37]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.057     ; 6.967      ;
; 12.990 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_1000|zero_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 6.981      ;
; 12.991 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_2000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.960      ;
; 12.994 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][35] ; sys_clk      ; sys_clk     ; 20.000       ; 0.151      ; 7.164      ;
; 12.995 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][43] ; sys_clk      ; sys_clk     ; 20.000       ; 0.173      ; 7.185      ;
; 12.995 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[0][40]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.950      ;
; 12.996 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][36]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.057     ; 6.954      ;
; 12.997 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][40]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.057     ; 6.953      ;
; 12.999 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|zero_mult_reg[1][39] ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.947      ;
; 13.006 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.138      ;
; 13.007 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][42] ; sys_clk      ; sys_clk     ; 20.000       ; 0.173      ; 7.173      ;
; 13.010 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_600|zero_mult_reg[1][40]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 6.952      ;
; 13.012 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[1][36] ; sys_clk      ; sys_clk     ; 20.000       ; 0.137      ; 7.132      ;
; 13.017 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_600|zero_mult_reg[0][40]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 6.945      ;
; 13.020 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_600|zero_mult_reg[1][40]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 6.942      ;
; 13.027 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_600|zero_mult_reg[0][40]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 6.935      ;
; 13.034 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_3000|zero_mult_reg[1][38] ; sys_clk      ; sys_clk     ; 20.000       ; -0.049     ; 6.924      ;
; 13.035 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][37] ; sys_clk      ; sys_clk     ; 20.000       ; 0.167      ; 7.139      ;
; 13.039 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_200|zero_mult_reg[1][38]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.057     ; 6.911      ;
; 13.046 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][40] ; sys_clk      ; sys_clk     ; 20.000       ; 0.159      ; 7.120      ;
; 13.052 ; equalizer:equalizer_inst|iir:iir_3000|Yin_reg[0][21] ; equalizer:equalizer_inst|iir:iir_3000|pole_mult_reg[0][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.122      ; 7.077      ;
; 13.058 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[1][40] ; sys_clk      ; sys_clk     ; 20.000       ; -0.033     ; 6.916      ;
; 13.058 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][38] ; sys_clk      ; sys_clk     ; 20.000       ; 0.159      ; 7.108      ;
; 13.063 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[1][41] ; sys_clk      ; sys_clk     ; 20.000       ; 0.173      ; 7.117      ;
; 13.067 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; equalizer:equalizer_inst|iir:iir_2000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.884      ;
; 13.072 ; equalizer:equalizer_inst|iir:iir_5000|Yin_reg[0][20] ; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][42] ; sys_clk      ; sys_clk     ; 20.000       ; -0.082     ; 6.853      ;
+--------+------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                     ; To Node                                                                                                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|iir200_rom_addr[0]                                                                                                                                   ; equalizer:equalizer_inst|iir200_rom_addr[0]                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|state_600.STA_CTRL_WK                                                                                                                                ; equalizer:equalizer_inst|state_600.STA_CTRL_WK                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|state_3000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_3000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|state_8000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_8000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|state_100.STA_CTRL_ST                                                                                                                                ; equalizer:equalizer_inst|state_100.STA_CTRL_ST                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|state_1000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_1000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|state_3000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_3000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[2]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[0]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[0]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[1]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_100|coe_ful_cnt[1]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_5000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[0]                          ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[0]                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[0]                   ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[0]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[0]            ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[0]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]            ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[0]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[0]                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir8000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir8000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir3000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir3000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir1000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir1000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir600_rom_addr[0]                                                                                                                                   ; equalizer:equalizer_inst|iir600_rom_addr[0]                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[2]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[0]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[0]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[1]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_200|coe_ful_cnt[1]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir100_rom_addr[0]                                                                                                                                   ; equalizer:equalizer_inst|iir100_rom_addr[0]                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir2000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir2000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir5000_rom_addr[0]                                                                                                                                  ; equalizer:equalizer_inst|iir5000_rom_addr[0]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|coe_ful_cnt[2]                                                                                                                                       ; equalizer:equalizer_inst|coe_ful_cnt[2]                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|coe_ful_cnt[1]                                                                                                                                       ; equalizer:equalizer_inst|coe_ful_cnt[1]                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|coe_ful_cnt[0]                                                                                                                                       ; equalizer:equalizer_inst|coe_ful_cnt[0]                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|state_5000.STA_CTRL_WK                                                                                                                               ; equalizer:equalizer_inst|state_5000.STA_CTRL_WK                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|state_5000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_5000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|state_2000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_2000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|state_2000.STA_CTRL_WK                                                                                                                               ; equalizer:equalizer_inst|state_2000.STA_CTRL_WK                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|state_600.STA_CTRL_ST                                                                                                                                ; equalizer:equalizer_inst|state_600.STA_CTRL_ST                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|state_200.STA_CTRL_ST                                                                                                                                ; equalizer:equalizer_inst|state_200.STA_CTRL_ST                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|state_200.STA_CTRL_WK                                                                                                                                ; equalizer:equalizer_inst|state_200.STA_CTRL_WK                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|state_1000.STA_CTRL_ST                                                                                                                               ; equalizer:equalizer_inst|state_1000.STA_CTRL_ST                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|state_2000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_2000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[2]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[1]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[1]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[0]                                                                                                                           ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[0]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_3000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_2000|coe_ful_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[2]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[1]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[1]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; equalizer:equalizer_inst|state_100.CTRL_SIG                                                                                                                                   ; equalizer:equalizer_inst|state_100.CTRL_SIG                                                                                                                                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; equalizer:equalizer_inst|state_8000.CTRL_SIG                                                                                                                                  ; equalizer:equalizer_inst|state_8000.CTRL_SIG                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; equalizer:equalizer_inst|state_200.SEND                                                                                                                                       ; equalizer:equalizer_inst|state_200.SEND                                                                                                                                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[0]                                                                                                                          ; equalizer:equalizer_inst|iir:iir_1000|clk240k_cnt[0]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[3]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_2000_buf[3]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.376      ;
; 0.206 ; equalizer:equalizer_inst|iir:iir_600|coe_en_delay1                                                                                                                            ; equalizer:equalizer_inst|iir:iir_600|coe_ful_cnt[2]                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[19]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[19]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 0.378      ;
; 0.207 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[13]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[13]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 0.378      ;
; 0.210 ; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[13]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_3000_buf[13]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.090      ; 0.384      ;
; 0.210 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[12]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_200_buf[12]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.382      ;
; 0.211 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][12] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.219      ; 0.534      ;
; 0.211 ; equalizer:equalizer_inst|state_600.STA_CTRL_WK                                                                                                                                ; equalizer:equalizer_inst|coe_en_600                                                                                                                                                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.333      ;
; 0.212 ; equalizer:equalizer_inst|iir:iir_8000|coe_en_delay1                                                                                                                           ; equalizer:equalizer_inst|iir:iir_8000|coe_ful_cnt[2]                                                                                                                                                                                    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.333      ;
; 0.214 ; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[9]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_5000_buf[9]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.386      ;
; 0.215 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[16]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[16]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.388      ;
; 0.216 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[18]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[18]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 0.387      ;
; 0.216 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[3]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_1000_buf[3]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.388      ;
; 0.216 ; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[8]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_5000_buf[8]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.388      ;
; 0.216 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[9]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_2000_buf[9]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.388      ;
; 0.217 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[10]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_2000_buf[10]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.389      ;
; 0.218 ; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[2]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_2000_buf[2]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.390      ;
; 0.220 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[12]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[12]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 0.391      ;
; 0.235 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][23] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.225      ; 0.564      ;
; 0.239 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][15] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.221      ; 0.564      ;
; 0.239 ; equalizer:equalizer_inst|iir:iir_600|Dout_buf[17]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_600_buf[17]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.093      ; 0.416      ;
; 0.239 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[2]                                                                                                                              ; equalizer:equalizer_inst|iir_dout_200_buf[2]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.093      ; 0.416      ;
; 0.240 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[1]                                                                                                                              ; equalizer:equalizer_inst|iir_dout_200_buf[1]                                                                                                                                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.093      ; 0.417      ;
; 0.241 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][14] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.221      ; 0.566      ;
; 0.242 ; equalizer:equalizer_inst|iir:iir_200|Dout_buf[17]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_200_buf[17]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.414      ;
; 0.243 ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[5]           ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.178      ; 0.525      ;
; 0.243 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[20]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[20]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.415      ;
; 0.243 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[4]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_1000_buf[4]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.415      ;
; 0.243 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[7]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_1000_buf[7]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.416      ;
; 0.243 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[8]                                                                                                                             ; equalizer:equalizer_inst|iir_dout_1000_buf[8]                                                                                                                                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.415      ;
; 0.243 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[10]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[10]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.415      ;
; 0.243 ; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[14]                                                                                                                            ; equalizer:equalizer_inst|iir_dout_1000_buf[14]                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.415      ;
; 0.243 ; equalizer:equalizer_inst|iir:iir_8000|Dout_buf[0]                                                                                                                             ; eq_data_buf[0]                                                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.415      ;
; 0.243 ; equalizer:equalizer_inst|iir:iir_8000|Dout_buf[6]                                                                                                                             ; eq_data_buf[6]                                                                                                                                                                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.415      ;
; 0.243 ; equalizer:equalizer_inst|iir:iir_8000|Dout_buf[16]                                                                                                                            ; eq_data_buf[16]                                                                                                                                                                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.415      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 216
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 33.007 ns




+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.522 ; 0.185 ; N/A      ; N/A     ; 9.327               ;
;  sys_clk         ; 2.522 ; 0.185 ; N/A      ; N/A     ; 9.327               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  sys_clk         ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_clka      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_clkb      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_dat_b[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_dat_b[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_dat_b[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_dat_b[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_dat_b[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_dat_b[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_dat_b[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_dat_b[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; adc_dat_a[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_dat_a[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_dat_a[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_dat_a[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_dat_a[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_dat_a[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_dat_a[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_dat_a[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coe_ctrl[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coe_ctrl[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coe_ctrl[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coe_ctrl[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coe_ctrl[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; bclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ws                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; au_data                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_clka      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_clkb      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_clka      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_clkb      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_clka      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_clkb      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_dat_b[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 220071432 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 220071432 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 6862  ; 6862 ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+---------+---------+------+---------------+
; Target  ; Clock   ; Type ; Status        ;
+---------+---------+------+---------------+
; bclk    ;         ; Base ; Unconstrained ;
; sys_clk ; sys_clk ; Base ; Constrained   ;
+---------+---------+------+---------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; au_data     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; coe_ctrl[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; coe_ctrl[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; coe_ctrl[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; coe_ctrl[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; coe_ctrl[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sys_clk     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sys_rst     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ws          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; adc_clka     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_clkb     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; au_data     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; coe_ctrl[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; coe_ctrl[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; coe_ctrl[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; coe_ctrl[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; coe_ctrl[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sys_clk     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sys_rst     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ws          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; adc_clka     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_clkb     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_dat_b[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Sun May 22 17:15:04 2022
Info: Command: quartus_sta au_filter -c au_filter
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'au_filter.sdc'
Warning (332174): Ignored filter at au_filter.sdc(48): i2s_inst|pll_inst|altpll_component|auto_generated|pll1|inclk[0] could not be matched with a pin File: D:/qq/fpga_learning/li/fpga/6.0serial-improve/au_filter/prj/au_filter.sdc Line: 48
Warning (332174): Ignored filter at au_filter.sdc(48): i2s_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0] could not be matched with a pin File: D:/qq/fpga_learning/li/fpga/6.0serial-improve/au_filter/prj/au_filter.sdc Line: 48
Critical Warning (332049): Ignored create_generated_clock at au_filter.sdc(48): Argument <targets> is an empty collection File: D:/qq/fpga_learning/li/fpga/6.0serial-improve/au_filter/prj/au_filter.sdc Line: 48
    Info (332050): create_generated_clock -name {i2s_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]} -source [get_pins {i2s_inst|pll_inst|altpll_component|auto_generated|pll1|inclk[0]}] -duty_cycle 50/1 -multiply_by 32 -divide_by 625 -master_clock {sys_clk} [get_pins {i2s_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}]  File: D:/qq/fpga_learning/li/fpga/6.0serial-improve/au_filter/prj/au_filter.sdc Line: 48
Warning (332049): Ignored create_generated_clock at au_filter.sdc(48): Argument -source is an empty collection File: D:/qq/fpga_learning/li/fpga/6.0serial-improve/au_filter/prj/au_filter.sdc Line: 48
Warning (332174): Ignored filter at au_filter.sdc(49): i2s_inst|pll_inst|altpll_component|auto_generated|pll1|clk[1] could not be matched with a pin File: D:/qq/fpga_learning/li/fpga/6.0serial-improve/au_filter/prj/au_filter.sdc Line: 49
Critical Warning (332049): Ignored create_generated_clock at au_filter.sdc(49): Argument <targets> is an empty collection File: D:/qq/fpga_learning/li/fpga/6.0serial-improve/au_filter/prj/au_filter.sdc Line: 49
    Info (332050): create_generated_clock -name {i2s_inst|pll_inst|altpll_component|auto_generated|pll1|clk[1]} -source [get_pins {i2s_inst|pll_inst|altpll_component|auto_generated|pll1|inclk[0]}] -duty_cycle 50/1 -multiply_by 1 -divide_by 1250 -master_clock {sys_clk} [get_pins {i2s_inst|pll_inst|altpll_component|auto_generated|pll1|clk[1]}]  File: D:/qq/fpga_learning/li/fpga/6.0serial-improve/au_filter/prj/au_filter.sdc Line: 49
Warning (332049): Ignored create_generated_clock at au_filter.sdc(49): Argument -source is an empty collection File: D:/qq/fpga_learning/li/fpga/6.0serial-improve/au_filter/prj/au_filter.sdc Line: 49
Warning (332060): Node: bclk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register i2s:i2s_inst|receive_left_data[0] is being clocked by bclk
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From sys_clk (Rise) to sys_clk (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.522               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.451               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.517
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.517               0.000 sys_clk 
Info (332114): Report Metastability: Found 216 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 216
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 23.666 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: bclk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register i2s:i2s_inst|receive_left_data[0] is being clocked by bclk
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From sys_clk (Rise) to sys_clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.673
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.673               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.399               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.555
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.555               0.000 sys_clk 
Info (332114): Report Metastability: Found 216 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 216
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 24.732 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: bclk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register i2s:i2s_inst|receive_left_data[0] is being clocked by bclk
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From sys_clk (Rise) to sys_clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 12.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.385               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.327
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.327               0.000 sys_clk 
Info (332114): Report Metastability: Found 216 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 216
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 33.007 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 4869 megabytes
    Info: Processing ended: Sun May 22 17:15:10 2022
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


