2 
 
 
應用於多重標準/寬頻生醫通訊之低功率低雜訊射頻/混合訊號電路(3/3) 
Low-power Low-Noise RF/Mixed-Signal Circuits for Multi-Standard Wide-Band Biomedical 
Communications (3/3) 
計畫編號：NSC99-2220-E-194-006 
執行期間：99 年 8 月 1 日 至 100 年 7 月 31 日 
主持人：李順裕 中正大學電機工程系副教授 
一、 中文摘要 
本計畫在三年內開發「互動式智慧型健康
照護與晶片系統之低功率射頻前端積體電路」，
此射頻前端積體電路包含功率放大器(Power 
Amplifier, PA)與升頻混波器(Up Mixer)作為傳
送端之 2.4GHz 的輸出，以及低雜訊放大器(Low 
Noise Amplifier, LNA) 與降頻混波器 (Down 
Mixer)作為後級接收端之輸入，並包含一個提供
收發使用之四相位壓控振盪器 /頻率合成器
(QVCO/Frequency Synthesizer)。另一方面為使
系統消耗功率更進一步下降，使用超再生技術
(Super Regeneration techniques)研究並試製射頻
前端電路。除維持傳統的調變方法，並減少系
統電路元件使用數量，降低整體發射接收機的
功率消耗。 
為配合總計畫之系統應用的開發，本計畫
在第一年著重於單位子電路如低雜訊放大器、
升頻混波器、降頻混波器、功率放大器之設計
與分析。在第二年中完成積體電路製作與頻率
合成器的開發，並同時利用單位子電路做接收
發射器之模組整合。在第三年中延續第二年對
射頻電路的研究成果與射頻模組整合經驗，分
別做發射機與接收機單一晶片的整合。為了實
現此射頻模組與開發其相關零組件，本計劃各
年度工作要點與步驟分述如下： 
第一、二年： 
1. 採 用 互 補 式 金 屬 - 氧 化 層 - 半 導 體
(Complementary Metal – Oxide – 
Semiconductor，CMOS)積體電路技術，研
究射頻積體電路的設計方法與各方塊的規
格評估。 
2. 設計低功率、高線性之功率放大器(PA)，並
完成模擬與晶片製作。 
3. 設計低功率、低雜訊、高線性之低雜訊放大
器(LNA)，並完成模擬與晶片製作。 
4. 設計低功率、高線性之升頻混波器 (Up 
Mixer)，並完成模擬與晶片製作。 
5. 設計低功率、高線性之降頻混波器(Down 
Mixer)，並完成模擬與晶片製作。 
6. 整合單位子電路於高頻 PCB 板，並完成接
收器與發射器之單一頻帶性能量測。 
 
第三年： 
1. 延續第二年之單位子電路晶片成果，分別將
接收器與發射機進行單一晶片整合。 
2. 延續第二年之研究經驗，繼續改良整個射頻
接收器與發射器之子電路。 
3. 建立積體電路模擬與分析的能力。 
4. 研究射頻積體電路整合最佳化技術。 
5. 整合四相位壓控振盪器於接收器成單一晶
片並完成性能之量測。 
6. 整合四相位壓控振盪器於發射器成單一晶
片並完成性能之量測。 
7. 研究並使用超再生技術設計射頻前端電
路。 
關鍵詞：功率放大器、低雜訊放大器、混波器、
超再生技術 
 
英文摘要 (Abstract) 
This project is intended to develop and 
implement a 2.4GHz RF transmitter and receiver 
to apply on interactive intelligent healthcare 
4 
 
因素也會造成不正確的資料結果，如所眾知的
「白大衣」效應(White Coat Syndrome)，就是因
為面對不同環境所造成的不同生理反應，而使
得訊號有不同於平日記錄的情形。然而，事實
上，即使是在相當正常的環境與固定時間記錄
的情形下，在診療時，這些定時定量的生理資
料，有時候並不足以讓醫生可以觀測到病患所
有情況下的癥狀，往往會因為有些必要或偶發
的資料沒有記錄到，而造成錯誤的診斷(像是心
律不整等)。即便是在 24 小時有護士看護的加護
病房內，也是 2 小時記錄觀察一次，並用手寫
記錄下來，對於急症患者的情形，就無法做到
全時全天候的了解與診察，更遑論居家的病患
或老人小孩的生理記錄了。 
因此，為了建構一個多種生理即時監控的
網路並兼顧使用上的便利性，讓使用者可以在 
 
 
圖 6.1、無線穿載式生理監控系統 
 
圖 6.2、整合計畫所規劃心電資訊萃取、處理之 BIN、BANs、BGate 異質網路系統 
6 
 
表 6.1、2.45GHz 頻帶之通訊協定比較表 
 
 
此外，為在未來整合於智慧型健康照護與
晶片系統中，操作在 1 V 之低電壓設計技術亦
為本計畫研究目的，本實驗室執行本計畫，近
三年來(2008-2011)無論在射頻與混合訊號積體
電路中皆有研究成果與 IEEE 期刊論文(8 篇)發
表[7-16](10 篇 SCI)，過去實驗室在射頻方面之
研究主要致力於 UWB （3.1GHZ- 10.6GHz）RF
技術研究，並已完成部分元件量測（LNA、Mixer、
VCO）與論文撰寫中。而在本計畫研究中，為
滿足整合型計畫之可攜式與低功耗電路需求，
已開發出更低耗能且符合整合計畫需求的 RF 
transmitter/receiver 電路。目前正延續此計畫，
透過智慧電子國家型計畫繼續完成整合晶片
(SOC)的目標。 
表 6.2、各式無線規格列表 [5] 
Standards IEEE 802.15.4 IEEE 802.11a
IEEE 
802.11b
IEEE 
802.11g 
Frequency band (MHz) 
868–868.6/902–92
8 5150–5 350 2400–2483 2400–2483 
2400-2483
Bandwidth (MHz) 
0.6/1.2 
20 22 20 ２
Channel spacing 0/2 20 25 (U.S.) 20 
5
Transmit power (mW) 1 200 1000 (U.S.) 1000 (U.S.) 
100 (Europe) 100 (Europe)
Min. sensitivity (dBm) 
-92 
–82 –76 –76 
-85 
Max. sensitivity (dBm) –20 –30 –10 –20 
Intermodulation(dBm) 
(signal/adjacent/alternate
) 
–89/–89/–59 –82/–66/–50 –70/–35/–30 –70/–35/–30 
Blocking (dBm) –30 –30 –30 –30 
Noise figure (dB) < 19 < 7.5 < 15 < 7.5 
Phase noise  
(dBc/Hz @ 1 MHz 
offset) 
–88 –102 –101 –102 
 
三、 研究方法及成果 
本子計劃「應用於多重標準/寬頻生醫通訊
之低功率低雜訊射頻/混合訊號電路」主要是針
對射頻電路模組作深入研究，目的為在無線資
料傳輸系統的發射端，將生理感測訊號升頻至
2.4GHz 的頻帶再由天線傳送出去。而在接收端
接收到訊號後，將所接收得 2.4GHz 微弱訊號放
大以及降頻至基頻訊號。此一模組在傳送端需
要有功率放大器及升頻混波器，在接收端需要
有低雜訊放大器及降頻混波器等作為射頻電路
模組設計之高頻元件。故此一模組的研究重點
在於傳送端應如何設計低功率消耗且高效率、
高線性的功率放大器及升頻混波器，以及在接
收端應如何設計低功率低雜訊且高線性的低雜
訊放大器及降頻混波器。 
ZigBee主要操作於三個頻帶範圍，分別為：
8 
 
訊。 
(4) 雜訊指數(Noise Figure)：在通訊系統中，
如果雜訊量太大時，將會影響到系統的靈敏度，
多數的類比電路通常會使用 SNR 來定義，但是
在射頻電路中，則是使用雜訊指數的定義方式，
來說明其雜訊量對於訊號的影響。一般雜訊指
數最常用的定義為(5)： 
 
oo
ii
out
in
NS
NS
SNR
SNR   Figure Noise        (5) 
 
其中 SNRin 與 SNRout 為輸入與輸出的訊號雜訊
比，Si 為輸入端訊號功率，Ni 為輸入端雜訊功
率，So 為輸出端訊號功率，No 為輸出端雜訊功
率。 
單級放大電路，當輸入的訊號 Si 以及輸入
雜訊 Ni經過此放大器後，將會在輸出端產生輸
出訊號 So=G．Si 以及輸出雜訊 No=G．Ni+Na，
其中 G 值為放大器之增益，Na 為放大器本身的
雜訊，然後由雜訊指數的定義可得知(6)(7)： 
 
  1
( )
i i i i a
o o i i a i
S N S N NF
S N G S G N N G N
           (6) 
  GF
N
N
i
a  )1(                        (7) 
 
多級放大器整體的雜訊指數為(8)： 
 
  





m
1n
1
0
1211
2
1
)1(1    
)1()1()1(1
n
j
j
n
n
n
G
F
GGG
F
G
FFF
      (8) 
 
這樣的關係是又稱為 Friis 方程式[16]，由此方
程式可以得知，在多級放大器串接系統裡面，
以第一級放大器的雜訊指數，對整體系統的雜
訊指數的影響是最大的，所以只要把第一級放
大器的增益變大，則後級放大器的雜訊指數就
可以被抑制。 
(B) 非線性特性： 
在射頻電路中，放大器電路本身會有非線
性特性，使得訊號經過放大器之後，輸出訊號
會有飽和的現象，所以在射頻電路裡，就定義
1dB 壓縮增益與三階截距點，來說明電路當中
非線性特性的影響。 
(1) 1dB 壓縮增益：當放大器輸入訊號漸漸
增大時，放大器的增益反而會逐漸的縮小，失
去了放大器的效果。因此定義 P1dB 壓縮增益來
表示放大器的壓縮增益點。假設非線性放大器
其輸入輸出關係式為(9)： 
 
)()()()( 33
2
21 txtxtxty           (9)  
 
其中 1 、 2 以及 3 為放大器的增益，當有一個
輸入訊號為 tAtx cos)(  ，可得式(10)： 
 
t
A
t
A
t
A
A
A
ty


3cos
4
2cos
2
         
cos
4
3
2
)(
3
3
2
2
3
3
1
2
2




 
      (10) 
從(10)式中可知，輸出訊號頻率是由輸入端的頻
率之整數倍所構成的，其中高於輸入頻率的部
分稱之為諧波項，頻率為零的部份稱之為直流
項，諧波項以及直流項可以利用低通濾波器以
及電容將其濾除，最後輸出端除了原先預期的
A1 訊號外，還多出了 43 33 A 這一項訊號出來，
如 果 假 設 當 03  時 ， 那 麼 原 本 的 增 益
43 231 A  ，就會隨著 2A 的變大而下降。如
圖 6.5 所示，當增益下降 1dB 時，那麼此時的
輸入訊號就稱為輸入端 1dB 壓縮點(input 1dB 
compression point)。 
1dB
A1dB
20logAout
20logAin
 
圖 6.5、 1dB 截止點示意圖 
10 
 
合 IEEE 802.15.4 之系統規範，採用低中頻之接
收機架構，其中包含了使用電流再利用之合併
的低雜訊放大器與摺疊式混波器電路。由於
ZigBee 系統低功率消耗的訴求，此電路將混波
器之輸入轉導級直接疊接於低雜訊放大器之上
來重複利用偏壓電流，並且將電晶體偏壓於次
臨界導通區域，使得電路可以在不犧牲增益的
情況下有效減少偏壓電流，降低功率消耗。而
摺疊式混波器的好處是，可以使用閃爍雜訊較
低的 PMOS 元件組成開關級，並可將增益級與
開關級的偏壓電流分開，使得開關級只流過極
小的偏壓電流，如此可以更進一步減少輸出端
之雜訊量。此外，利用疊加原理將低雜訊放大
器所產生的三次諧波項消除，藉以提昇線性度。
此電路操作於 1.2V 之電壓下，只消耗 740uA 之
電流，增益為 16.7dB，P1dB為-16dB，IIP3 與 IIP2
分別為 -9.43dBm 與 5.93dBm，雜訊指數為
9.6dB。 
低中頻接收機解決了超外差接收機積體化整合
之困難以及直接降頻接收機存在之直流偏移等
問題，並且擁有比直流降頻架構更高的頻率選
擇度[21]由[20]出的實體層系統規範，可歸納出
此低中頻接收機所需要達到之規格如表 6.3 所
示。 
  圖 6.9 為一般傳統的接收機前端電路，是由
低雜訊放大器串接單平衡式混波器所構成。此
一架構之優點為具有高增益與低雜訊指數，但
此電路架構必須利用兩路的偏壓電流來驅動電
路工作，因此將會產生較大的功率消耗，並不
適合應用於 ZigBee 之低功率系統。圖 6.10 為低
雜訊放大器疊接(cascode)混波器電路示意圖，此
種合併電路之架構常被應用於低功率接收機系
統中，相較於圖 6.9 之架構，此電路只需提供一
股偏壓電流即可驅動電晶體，透過疊接之結構
使流經混波器之電流注入低雜訊放大器，如此
即可將電流消耗減半。此種將混波器直接疊接
於低雜訊放大器之上，使得流經混波器的電流
可以讓低雜訊放大器重複使用之方法稱為電流
再利用(current-reused)。然而，此種架構卻存在
有低轉換增益與高雜訊指數等缺點，因為由低
雜訊放大器輸出之射頻訊號沒有經過再一次的
放大，就直接輸入到混波器的開關級，如此整
體的增益將比串接的架構來的小，並且混波器
的開關級會流過大量電流產生較大的電流雜訊，
此外，低增益將會使得雜訊抑制的效果變差。 
有鑑於此，圖 6.9 為此次所提出的接收機射
頻前端電路，它包含了單端輸入的低雜訊放大
器與摺疊式正交雙平衡混波器，利用摺疊架構
的好處是可將混波器的轉導(transconductance; 
gm)級直接疊接於低雜訊放大器之上來達到電流
重複利用的功能，如此一來，即可將增益級與
開關級之電流分開，因混波器之開關級不需要
提供增益，所以其驅動電流相較於增益級要來
的微小許多，如此讓開關級操作於微量的偏壓
電流下可以有效減少電流雜訊的產生，同時也
能夠讓增益級有較大的偏壓電流來達到足夠大
之增益。換句話說，本論文提出之架構不但能
夠得到相同於串接組態的高增益與低雜訊指數，
並且只消耗同等於疊接組態之功率。為了更進
一步將其功率由十幾毫瓦特(mW)降低至幾毫
瓦特甚至於微瓦特(μW)之等級，近來有文獻提
出 將 MOS 電 晶 體 操 作 於 次 臨 界 導 通
(subthreshold)區域[22][23][24]可有效降低電路
之功率消耗，因此本論文亦將圖 6.9 之電晶體
M1-M3 偏壓於次臨界導通區域之下來達到更低
的功率消耗。 
   
圖 6.9、低雜訊放大器串接混波器架構 
12 
 
 
圖 6.11、使用電流再利用之低雜訊放大器合併摺疊式正交混波器 
 
 
圖 6.12、不同面積電晶體之 IDS 與 VGS 特性曲線 
 
圖 6.13、微分疊加原理消除三次項諧波 
 
  中頻負載通常使用多晶矽(polysilicon)電阻，
因為它不會產生閃爍雜訊，而射頻增益級，其
閃爍雜訊會和輸入射頻訊號一同被開關級作頻
率轉移，根據混波器的基本工作原理，其閃爍
雜訊會被轉移到以本地振盪頻率或其奇倍頻為
中心頻率之頻帶，並不會出現在基頻，因此，
在一個混波器當中，整體的閃爍雜訊皆是由本
地震盪訊號開關級所貢獻。閃爍雜訊的電流公
式可表示為[26]： 
 
2
2
1
n
ox
KV
WLC f
   (17)
 
K 為製程參數，由式(17)可知，閃爍雜訊與電晶
體的面積以及製程參數存在一比例關係，且
NMOS 電晶體的 K 值約大於 PMOS 有 50 倍之
多[26]，因此先天上 PMOS 擁有比 NMOS 更低
的閃爍雜訊。由於上述的原因，我們可以利用
PMOS 來當作混波器本地震盪訊號的開關級來
降低閃爍雜訊的影響。另一方面，LO 的雜訊脈
衝亦會產生閃爍雜訊[27]，在混波器輸出端之閃
爍雜訊頻譜公式可表示為： 
 
  
 ,
4  
sw n
o n sw
LO LO
I V f
i I
S T
 (18)
2 3
1 2 3 ......d m gs m gs m gsI g v g v g v   
0 0.2 0.4 0.6 0.8 1 1.2 1.4
0
0.005
0.01
0.015
0.02
0.025
0.03
G
m
 [A
/V
]
0 0.2 0.4 0.6 0.8 1 1.2 1.4
-0.02
0
0.02
0.04
0.06
0.08
0.1
0.12
G
m
' [
A
/V
2]
0 0.2 0.4 0.6 0.8 1 1.2 1.4
-0.6
-0.4
-0.2
0
0.2
0.4
0.6
0.8
G
m
'' 
[A
/V
3]
0 0.2 0.4 0.6 0.8 1 1.2 1.4
Vgs [V]
0
0.005
0.01
0.015
0.02
0.025
C
ur
re
nt
 [m
A
]
A B
LNA
transconductance stage
switching stage 
Harmonic 
cancellation 
stage  
14 
 
圖 6.17、線性度量測結果 
 
圖 6.18、雜訊指數量測結果 
 
 
此晶片完成了符合 IEEE 802.15.4規範
之接收機射頻前端電路，將低雜訊放大器
與摺疊式混波器合併，透過電流再利用技
巧，讓混波器之增益級直接疊接於低雜訊
放大器之上使用同一股偏壓電流，以降低
電流消耗量，並且將以上之電晶體皆偏壓
於次臨界導通區域，來提升 gm 對 ID 之比
值，相較於偏壓在飽和區時只需消耗少量
的電流即可得到較大之轉導值，同時達到
高增益與低功耗之目標。線性度改進方
法，由諧波消除的方法，將第一級低雜訊
放大器所產生的諧波消除，藉此能讓整個
射頻前端線性度提昇。在雜訊指數方面，
透過褶疊式混波器 PMOS 元件的使用以及
讓開關級流過極小電流等方式，來達到降
低雜訊指數之目的。 
接收機射頻前端電路的量測結果，無
論是在增益、輸入匹配、線性度與雜訊指
數皆符合 IEEE 802.15.4 之規範，惟雜訊指
數與模擬結果有較大的差異，原因應為量
測環境中儀器、訊號傳輸線、鎊線與測試
板之間所貢獻之環境雜訊影響。根據量測
的結果，此電路實現了高增益、低功耗與
低電壓之設計目標。 
 
表 6.4、模擬與量測結果比較表 
 
Receiver 
Items 
ZigBee 
Specifications
Simulation 
Results 
Measurement 
Results 
S11 [dB] NA < -15 < -15 
Conversion 
Gain [dB] NA 19.5 16.7 
Noise Figure 
[dB] < 20.5 7.8 9.6 
P1dB > -20 -15 -16 
IIP3 [dBm] > -10 -5.6 -9.43 
IIP2 [dBm] > 10.5 21 5.93 
LO-IF 
Leackage 
[dB] 
NA 67 53 
DC Current 
[uA] NA 658 740 
Power 
Consimption 
[mW] 
NA 0.79 0.89 
 
 
 
 
 
 
16 
 
相同的電流 IT下工作，並且 gm (gm1,4 和 gm2,3 的
總和) 被它們兩對 gm1,4 和 gm2,3 所補償，擁有較
一般傳統差動對的平坦 gm值，以達到較高的線
性度，如圖 6.23 所示。 
 
 
圖 6.20、四相位雙平衡升頻混頻器 
 
 
圖 6.21、雙端轉單端轉換器與兩級功率放大器 
 
 
圖 6.22、基本型 multi-tanh：doublet 
 
-0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8
vi (V)
0
0.0005
0.001
0.0015
0.002
0.0025
0.003
0.0035
0.004
gm
 (A
/V
)
gm24
gm13
gmsum
 
圖 6.23、NMOS 的 gmn 補償關係 
 
(b)疊接 PMOS (M5-M6)：為了增加轉換增
益，在輸入端電晶體 M1～M4 在疊接一組
PMOS 電晶體 M5 和 M6 以增加 gm值[33]，利用
Current reuse 而不增加消耗功率。又由於如果只
使用這樣的機制，會使得此部分的 gm值為狹窄
且不平坦的 gm值，會使得上述(a)部分的線性度
機制，因此而被減少。所以我們亦把 multi-tanh
的方法帶入至此，使此部分的 gm值也成為平坦
的 gm，且不消耗額外的功率，又能提升轉換增
益，亦能提升線性度。其補償關係圖如圖 6.24
所示(X 軸為輸入的擺幅、Y 軸為 gm 值)。 
 
2 ( ) (1)RF mn mp load
IF
VCG g g Z
V   
-0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8
vi (V)
0
0.001
0.002
0.003
0.004
0.005
0.006
gm
 (A
/V
)
gmsum
gm57
gm68n
 
圖 6.24、PMOS 的兩個 gmp 補償關係 
 
B.雙端轉單端轉換器 
由於混頻器的輸出為差動輸出，所以為了
使訊號可以輸入到功率放大器的輸入端，必須
在之間再加入雙端轉單端轉換器。 此轉換器電
路的差動對使用了主動電流鏡，如圖6.25所示。
此轉換器的主要設計考量在避免使用太多的功
率消耗和太多的增益損耗。 
 
圖 6.25、雙端轉單端轉換器電路 
18 
 
  
由量測結果可得知，發射機的輸出返回損耗、
發射功率、輸出三階截距點以及鏡像消除分別
如下所示。如圖 6.29 ~ 6.32 所示： 
a.輸出返回損耗 
模擬之返回損耗：頻帶內皆小於<-13 
量測之返回損耗：頻帶內皆小於<-12 
 
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
Frequency (GHz)
-45
-40
-35
-30
-25
-20
-15
-10
-5
0
O
ut
pu
t R
et
ur
n 
Lo
ss
 (d
B
)
Simulation
Measurement
 
圖 6.29、輸出返回損耗 
 
b.輸出功率 
模擬之輸出功率：約為-1dBm 
量測之輸出功率：約為-1.72dBm 
-30 -25 -20 -15 -10
Input Power (dBm)
-18
-16
-14
-12
-10
-8
-6
-4
-2
0
O
ut
pu
t P
ow
er
 (d
B
m
)
simlation
measurement
 
圖 6.30、輸出功率 
 
c.輸出三階截距點 
輸出三階截距點：約為 6.32dBm 
 
 
圖 6.31、輸出三階截距點 
 
d.鏡像消除 
可以從圖中得知，其鏡像可以有所抑制，
雖然無法完全達到抑制，可能由於中頻端或 LO
端的輸入有相位不平衡和功率不平衡所造成，
不過仍可看出鏡像的部分有比所需求的訊號來
的小。 
 
表 6.6、文獻比較 
 [36] [37] [38] [39] [40] [41] This work
Power supply 1.8 V 1.8 V 1.8 V 1.8 V 1.8 V 1.8 V 1.2 V 
Frequency 2.4 GHz 2.4 GHz 2.4 GHz 2.4 GHz 2.4 GHz 2.4 GHz 2.4 GHz 
Power dissipation (mW) 18 45 27 17 13.5 16.2 8.88 
Output power 0dBm 0dBm 1dBm -4dBm 3dBm -2dBm -1.72dBm
OIP3 - - - - - - 6.32dBm 
Process 0.18um CMOS 
0.18um 
CMOS 
0.18um 
CMOS 
0.18um 
CMOS 
0.18um 
CMOS 
0.18um 
CMOS 
0.18um 
CMOS 
2.42 2.425 2.43 2.435 2.44 2.445 2.45 2.455 2.46 2.465
Frequency (GHz)
-90
-80
-70
-60
-50
-40
-30
-20
-10
0
dB
m
18.86 dB
-3.11 dB
-21.97 dB
-ddd3.1
 20
放大，被放大的射頻訊號注入至除頻器，而除頻
器提供一個混頻的機制，可將射頻頻率做降頻的
動作，除頻器輸出的頻率為原本頻率的二分之一，
即 1/2 fHigh 與 1/2 fLow，此方法只要利用一組接收
機即可接收兩種不同頻率之訊號，達到 FSK 調變
傳輸的目的。 
 
  
 
圖 6.35、BFSK 超再生接收機架構 
 
A. 增益放大器 
對於超再生架構而言，接收機所接收到的射
頻訊號，不再是經由混頻器混頻做降頻的動作，
而是將振盪器當作一個射頻訊號感應器，當振盪
器感應到訊號後，其本身產生的振盪頻率的輸出
訊號將會等同於所收到的射頻訊號，因此送至後
端的訊號不是射頻訊號經由混頻器作降頻，而是
直接由振盪器所輸出，理論上，振盪器的特性即
是提供一穩定輸出的低雜訊之頻率訊號，利用此
項優點，增益放大器的主要規格(增益、雜訊指數、
線性度)在此將不再是電路設計考量的重點。在超
再生接收機架構裡，增益放大器主要是提供防止
振盪器的輸出訊號溢漏天線端以及對射頻訊號做
放大動作的功能，以利振盪器作感測。 
 
 
(a)            (b) 
圖 6.36、(a)串接式放大器架構 (b)電流再利用放
大器架構 
    此次設計增益放大器著重於增益的考量，為
了達到高增益在設計增益放大器時，通常採用串
接式的架構，如圖 6.36(a)所示，然而串接式的放
大器架構因為多了一個電流路徑，功率消耗相較
於疊接式架構大，有鑑於此，為了能擁有較高的
增益以及不額外增加功率消耗，電路設計採用了
電流再利用(current reused)的方式，將疊接式擁有
較低的功率消耗與串接式高增益的特性作結合，
電路架構如圖 6.36(b)所示。接下來分析其電流增
益，電路分析如下： 
圖 6.37為 current-reused架構第一級小訊號等
效模型，其中電容 C2 作為小訊號 coupling 之用，
電感 LD 在共振頻上等效成一極大阻抗用來阻擋
小訊號通過，Cin 為電晶體 M2 之 Cgs2 與 C2 的等
效電容，而第一級的電流增益 2 1/d di i 可以被表示
如下： 
2 1
1 1 1
1( )
d m D
d gs gd
D
in
i g sL
i s C C sL
sC
  
 
(30)
由於電感 LD提供極大的阻抗，因此增益可被近似
為: 
2 1
1 1 1( )
d m
d gs gd
i g
i s C C
   (31)
 
圖 6.37、電流再利用之第一級等效模型 
    
圖 6.38 為第二級等效模型，其電流增益 3 2/d di i
 22
6.41 所示，此時電路將不在振盪頻率 0 振盪，因
為電路的整體相位偏移了 0 ，使得共振腔必須產
生 0 之相位來抵消，以維持迴路相位位移為360°，
此時振盪頻率由 0 轉變為 inj 。 
 
圖 6.41、注入額外相位之 LC 振盪器 
 
假設注入一個頻率為 2 inj 弦波電流 inI 到 M1
的汲極電流來產生 0 ，如圖 6.42 所示。 
L1 C1 RP
Vout-1
VDD
M1 Iinj
IDC
IT
 
圖 6.42、注入電流之 LC 振盪器 
令此弦波電流為: 
cos(2 )in inj injI I t  (34)
當訊號注入後，振盪頻率由 0 轉變為 inj ，而 M1
可視為一混頻器，將注入訊號與振盪器本身訊號
做混頻，最後得到包含直流的輸出電流: 
 
cos( ) cos( ) cos(3 )T DC inj inj inj inj injI I t I t I t      (35)
由上式可知，注入兩倍頻後，經由振盪器本身混
頻，輸出為一倍頻與三倍頻達成除二的除頻功能，
且共振腔可等效為一帶通濾波器，因此三次諧波
將會被濾除，而此時 DCI 與 injI 會合成產生新的相
位去抵銷共振腔所產生的相位移，如圖 6.43(a)所
示。 

0
 
(a) 

0
 
(b) 
IDC
IT
Iinj

0
 
(c) 
圖 6.43、(a)注入鎖定電流與振盪電流相量示意圖
(b)增加 Iinj(c)最大值 
因此適當選擇 injI 的振幅與頻率，電路確實會振盪
 24
與衰退，如圖 6.45(a)，並不會因為注入訊號而改
變，因此又稱自由響應(free response)。 
另一部分為： 
    
2 2
sin( )
( 1/ )
A tV
G C L
 
 
    (44)
此部分則用來表示注入訊號對於輸出訊號的關係，
又稱為外力響應(forced response)。 
爲了要偵測訊號，首先使阻抗為正值，輸出
會衰退至靜止，接著讓阻抗由正轉負，電路開始
起振，若有輸入訊號注入，則輸出將會由外力響
應(44)主導，也就是輸出將與注入的訊號大小有關，
然而，因為阻抗為負值，自由響應(43)使訊號以指
數方式的增大，為了避免無止盡的成長，必須有
週期性的將阻抗正負轉換。由於電路的正阻抗已
由 LC 固定，因此只需要控制由元件提供的負阻
抗大小即可使整體阻抗改變，而用來控制阻抗改
變的訊號稱為抑制訊號(quench signal)，改變阻抗
的頻率稱為抑制頻率(quench frequency)。 
由上述可知，超再生接收機並不會持續地對
注入訊號有反應，只有在阻抗為負的時候，此系
統才會對注入訊號有輸出反應，換句話說，超再
生系統是藉由阻抗的轉換來取樣所收到的注入訊
號。而取樣的啟動時間則與訊號的增長速度有關，
由(43)可知，在自由響應情況下，訊號的增長速度
和時間成正比，因此，我們可以藉由提升 值，
來減少超再生系統在每次取樣的啟動時間。 
 
圖 6.46、超再生工作原理(a)無訊號注入(b)訊號注
入 
    由於注入式除頻器本身即是一個振盪器，結
合超再生原理的概念，提出超再生除頻器架構，
電路架構如圖 6.47 所示，電晶體 M1-M4 為互補
式交叉耦合對，採用此架構相較於單純的交叉耦
合對，在相同的偏壓電流下可以獲得更大的負阻
抗，有利於降低系統取樣的啟動時間；考量製程
變異，LC tank 電容的部分為可變電容，利用電壓
調整電容值，克服製程變異所導致共振頻率的偏
移；電晶體 M6 為除頻訊號的輸入點；而 quench
訊號則利用 M5 來控制除頻器的起振與否，利用
quench 訊號對注入訊號做取樣的動作；而除頻器
可將注入頻率做降頻減半的特性，將可接收不同
頻率的訊號，達成 FSK 傳輸效果。 
 
 
圖 6.47、超再生除頻器 
 
電路設計使用了 TSMC CMOS 0.18μm 1P6M
製程，晶片照像圖如圖 6.48 所示，面積約為
1.18×1.3 mm2，使用 ADS 2008 軟體進行模擬，量
測方式採用電路板打線方式，將裸晶放置於 FR4
板材之印刷電路板，透過鎊線連接訊號與電源 
 
 26
表 6.8、接收機模擬與量測結果比較表 
 Simulation Measurement
Power Supply 
(V) 
1.2 1.2 
Phase Noise 
(dBc/Hz@1MHz) 
-114.3 -102.7 
Power 
Consumption 
(mW) 
1.26 2.34 
Output Power 
(dBm) 
-7.4 -5.47 
Output Return 
Loss (dB) 
<-12 <-15 
 
本晶片利用除頻的方式使超再生接收機能接
收不同頻率的訊號。BFSK 超再生接收機包含增
益放大器與超再生除頻器，增益放大器採用電流
再利用的方式，在相同的功耗下有更佳的增益，
而超再生除頻器則是結合超再生原理與除頻器，
利用除頻器的特性接收不同頻率的訊號，使超再
生接收機能接收 FSK 調變訊號。此電路操作於
1.2V 之電壓下，消耗 1.05mA ，操作範圍
2.4-2.5GHz，資料率為 3MHz，每位元消耗能量為
0.42nJ，除頻器的輸出功率為-5.47dBm。 
 
 
(IV)  BFSK 超再生發射機： 
 
隨著無線通訊調變理論的發展，可經由超外
差架構、直接降頻架構、或低中頻架構來實現較
複雜的調變方式。但是，應用在近距離偵測的感
測器上，如悠遊卡、門禁裝置等，一般來說，大
多以 ASK、FSK、PSK 調變方式進行傳輸，並不
需要如：QAM、QPSK 等複雜的調變方式；此外，
元件使用數上也和功率消耗成正相關，上述架構
因為混波緣故，都必須有一組或數組以上的混波
器，造成功率消耗與晶片面積都大幅上揚。為了
有著更低的消耗功率與較簡單調變方式，此電路
採用阿姆斯壯所提出的超再生架構，來達到低功
耗與低成本之感測器。 
不同於其他架構下之射頻發射前端電路，超
再生架構發射前端電路只包含壓控振盪器以及功
率放大器，資料經由編碼器轉為 0、1 的訊號，控
制著壓控振盪器，將資料傳遞出去。以下兩小節
將介紹超再生架構的原理以及此架構之調變方
式。 
L C G+ - G-
+
_
V )sin( tI RFRF 
圖 6.53、超再生電路原理示意圖 
 
超再生架構[46]可用圖 6.53 清楚說明，電路
內包含了一組並聯諧振腔以及一組變動的導抗
(  GG )，其中 G 是諧振腔內的寄生損耗， G 是
由電晶體所提供的負導抗，整體的導抗由
  GGG 來表示，導抗的正負值會因電晶體輸
入的能量大小而有所不同。假設注入訊號為一正
弦波 )sin()( tItI RFRF  ，可利用式(1)來表示整個
電路的關係 
 
)sin(1 tIVdt
L
GV
dt
dVC RFRF    (45)
 
方程式的完整解描述電壓在諧振腔上行為模式
[44] 
1 2 2 2
sin( )
( )
( 1 )
d dj t j tt RF RFI tV e k e k e
G C L
  
 
  
 
 (46)
 
CG 2 為 阻 尼 係 數 ，
22
0
2)2()1(   CGLCd 為阻尼頻率，
第一項公式解代表是電路內的暫態自由(Free)響
應，它會隨著電路內正負阻的改變，而產生衰減
或增生的反應，並不會隨著注入訊號大小而受到
影響。第二項特殊解代表是電路內的強迫(Forced)
響應，此項用來代表注入訊號時產生的反應，可
是此情況只存在於電路阻抗為負值的時候。  
除了上述行為，超再生架構仍需要偵測注入
訊號，為此，首先要讓電路內的導抗G 為正值，
使得自由振盪衰減後，再將電路內導抗由正值變
成負值，此時注入訊號的振幅將主宰強迫響應之
振幅大小；但是，自由振盪因電路導抗變為負值，
訊號又將以指數方式成長，為了不讓自由振盪影
 28
 
圖 6.55、串聯式二極體線性器 
 
圖 6.56、並聯式二極體線性器 
 
圖 6.57、偏壓式二極體線性器 
 
近幾年來，有許多相關的文章在探討應用在
功率放大器的偏壓式二極體線性器，其中較新型
的二極體線性器如圖 6.58 所示。由兩個二極體 D1
與 D2、一個接地電容 C1，和一個順偏壓的電晶
體 M2 所構成。其中二極體 D1 與 D2 提供了溫度
的補償，使得偏壓穩定，而接地電容則提供了一
射頻訊號短路到地的路徑，探討藉由控制電容大
小來改變輸入訊號看到的整體線性器之阻抗，以
及控制訊號溢漏量之多寡。 
 
圖 6.58、新型線性偏壓電路之功率放大器 
 
另外，CMOS 製程的進步，促使二極體線性
器使用 CMOS 製程來實現其中，改良自於 HBT
的 CMOS 二極體線性器，不但可以增加壓縮增益，
而且不額外消耗功率又面積小，所以適合被加入
到功率放大器的整合裡，如圖 6.58 所示。所以在
參考線性化方法後，且考量 CMOS 的製程，因此
把功率放大器結合了 CMOS 偏壓示之二極體線性
器，如圖 6.59。 
 
圖 6.59、運用偏壓式二極體線性器之 CMOS 功率
放大器 
 
本論文所提出的功率放大器含一級 Class AB
放大器，且結合了偏壓式二極體，此電路主要利
用了疊接式(Cascode)放大器架構的優點，可以降
低放大器的米勒效應(Miller effect)，有較佳的隔離
度與高頻增益。此功率放大器接收壓控振盪器射
頻訊號並放大，對頻帶外訊號具有衰減的好處。
 30
 
圖 6.63、超再生接收發射機(紅框部分) 
 
直流偏壓使用 1.2V，在模擬時可得到電流為
0.65mA，實際量測時給定偏壓 1.2V，可得電流為
1.45mA。輸出匹配在 2.4GHz頻帶下皆小於-10dB。
由於量測板以及訊號傳輸線之損耗， P1dB 約為
-12dBm( 圖 6.65) 。 量 測 相 位 雜 訊 為
-102.63dBc/Hz@1MHz offset。壓控振盪器可調範
圍為 459MHz 
 
 
圖 6.64、輸出反射損耗比較圖 
 
 
圖 6.65、輸出功率量測圖 
 
 
圖 6.66、相位雜訊量測圖 
 
圖 6.67、可調範圍量測圖 
 
表 6.9、超再生發射機前端電路模擬與量測比較表 
Transceiver 
Items 
Post-simulation
Results 
Measurement
S22 [dB] < -14 <-10 
OP1dB 
[dBm] 
-0.7 -12 
Isolation 
[dB] 
-22.1 14.7 
VDD [V] 1.2 1.2 
Power 
Consumption
0.79 1.74 
 
本超再生發射機前端電路符合了低功率感測
器的需求。此電路在分析時，以較佳錯誤位元率
表現選出頻率鍵移調變，由於調變方式的不像現
有超外差、直接降頻與低中頻架構下那般複雜，
1 1.5 2 2.5 3 3.5 4
Frequency [GHz]
-25
-20
-15
-10
-5
0
R
et
ur
n 
Lo
ss
 [d
B
]
Simulation
Measurement
 32
[17] B. Razavi, Design of Analog CMOS Integrated Ciruit, 
International Edition, Boston: McGraw-Hill, 2001. 
[18] Y. Tsividis, Operation and Modeling of the MOS 
Transistor, Second Edition, Boston: McGraw-Hill,1999. 
[19] N. J. Oh and S. G. Lee, “Building a 2.4-GHz radio 
transceiver using IEEE 802.15.4,” IEEE Circuit and 
Devises Magazine, vol.21, no. 6, pp. 43-51, Jan.-Feb., 
2006. 
 
[20] IEEE Standard Part 15.4: Wireless Medium Access 
Control (MAC) and Physical Layer (PHY) Specification 
for Wireless Personal Area Networks (WPANs), IEEE 
standard 802.15.4-2003, 2003. 
[21] B. Razavi, “Design considerations for direct conversion 
receivers,” IEEE Trans. Circuits Syst. II: Analog Digit. 
Signal Processing, vol. 44, no. 6, pp. 428-435, Jun. 1997. 
[22] J.Crols and M. S. J. Steyaert, “A single-chip 900 MHz 
CMOS receiver front-end with a high performance 
low-IF topology,” IEEE J. Solid-state Circuits, vol.30, no. 
12, pp. 1483-1492, Dec. 1995. 
[23] N. J. Oh and S. G. Lee, “Building a 2.4-GHz radio 
transceiver using IEEE 802.15.4,” IEEE Circuit and 
Devises Magazine, vol.21, no. 6, pp. 43-51, Jan.-Feb., 
2006. 
[24] H. Sjoland, A. Karimi-Sanjaani, and A. A. Abidi, “A 
merged CMOS LNA and mixer for a WCDMA receiver,” 
IEEE J. Solid-State Circuits, vol. 38, no. 6, pp. 
1045-1050, Jun. 2003. 
[25] T. H. Lee, The Design of CMOS Radio-Frequency 
Integrated Circuits, 2nd edit., Cambridge, U.K.: 
Cambridge Univ., 1998, pp. 344-348. 
[26] T. Darabi and A. A. Abidi, “Noise in RF-CMOS mixers: 
a simple physical model,” IEEE J. Solid-State Circuits, 
vol. 35, no. 1, pp. 15-25, Jan. 2000. 
[27] E. Vittoz, E. A. Vittoz, M. Plessis, T. H. Joubert, and W. 
Beetge, “CMOS translinear circuits for minimum supply 
voltage,” IEEE Trans. Circuits Syst. II: Analog Digit. 
Signal Processing, vol. 47, no. 12, pp. 1560-1564, Dec. 
2000. 
[28] H. T. Friis, “Noise Figure of Radio Receivers,” Proc. IRE, 
vol. 32, pp. 419-422, July 1944. 
[29] F. Beffa, R. Vogt, W. Bachtold, E. Zellweger, and U. Lott, 
“A 6.5-mW Receiver Front-End for Bluetooth in 0.18-μm 
CMOS,” IEEE MTT-S Int. Dig., vol. 1, pp. 501–504, Jun. 
2002. 
[30] A. Zolfaghari, and B. Razavil, “A Low-Power 2.4-GHz 
Transmitter/Receiver CMOS IC,” IEEE J. Solid-State 
Circuits, vol. 38, no. 2, pp. 176-183, Feb. 2003. 
[31] P. Choi, H. Chul Park, S. Kim, S. Park, I. Nam, T. W. 
Kim, S. Park, S. Shin, M. S. Kim, K. Kang, Y. Ku, H. 
Choi, S. M. Park, and K. Lee, “An Experimental 
Coin-Sized Radio for Extremely Low-Power WPAN 
(IEEE 802.15.1) Application at 2.4GHz,” IEEE J. 
Solid-State Circuits, vol. 38, no. 12, pp. 2258-2268, Dec. 
2003. 
[32] J. A. M. Jarvinen, J. Kaukovuori, J. Ryynänen, J. Jussila, 
K. Kivekäs, M. Honkanen, and K. A. I. Halonen, 
“2.4-GHz Receiver for Sensor Applications,” IEEE J. 
Solid-State Circuits, vol. 40, no. 7, pp. 1426-1433, July 
2005 
[33] Giuseppina Sapone and Giuseppe Palmisano ,“ A 
0.25-um CMOS Low-Power Up-Conversion Mixer for 
3.1-5 GHz Ultra-Wideband Applications” IEEE  June 
2006. 
[34] Gilbert, B.; “The multi-tanh principle: a tutorial 
overview,” IEEE J. Solid-State Circuits, vol. 33, pp 2-17 
Jan. 1998. 
[35] Cheng-Chi Yen, and Huey-Ru Chuang,” A 0.25-m 
20-dBm 2.4-GHz CMOS Power Amplifier With an 
Integrated Diode Linearizer ”, IEEE  Microwave and 
Wireless Components Letters, vol. 13, no. 2, pp. 45-47, 
Feb. 2003. 
[36] Pilsoon Choi; Hyung Chul Park; Sohyeong Kim; 
Sungchung Park; Ilku Nam; Tae Wook Kim; Seokjong 
Park; Sangho Shin; Myeung Su Kim; Kyucheol Kang; 
Yeonwoo Ku; Hyokjae Choi; Sook Min Park; Kwyro Lee; 
“An experimental coin-sized radio for extremely 
low-power WPAN (IEEE 802.15.4) application at 2.4 
GHz,” IEEE J. Solid-State Circuit, vol 35, pp 2–268 Dec. 
2003. 
[37] JoonHyung Lim,; KoonShik Cho,; BoyLe Seo,; YongIl 
Kwon,; WooSang Lee,; KwangMook Lee,; MyeungSu 
Kim,; SangHyun Min,; TahJoon Park,; ” A fully 
integrated 2.4 GHz IEEE 802.15.4 transceiver for Zigbee 
applications,” Asia-Pacific Microwave Conference, pp 
1779-1782 Dec. 2006. 
[38] Ickjin Kwon; Yunseong Eo; Seong-Sik Song; Kyudon 
Choi; Heungbae Lee; Kwyro Lee;” A fully integrated 
2.4-GHz CMOS RF transceiver for IEEE 802.15.4,” 
IEEE Radio Frequency Integrated Circuits (RFIC) 
Symposium, pp 275-278 Jun. 2006. 
[39] Sohyeong Kim; Ilku Nam; Taewook Kim; Kyucheol 
Kang; Kwyro Lee; “A single-chip 2.4GHz low-power 
CMOS receiver and transmitter for WPAN applications,” 
Proceedings Radio and Wireless Conference, pp 163-166 
Aug. 2003. 
[40] Kluge, W.; Poegel, F.; Roller, H.; Lange, M.; Ferchland, 
T.; Dathe, L.; Eggert, D.; “A Fully Integrated 2.4GHz 
IEEE 802.15.4 Compliant Transceiver for ZigBee 
Applications,” ISSCC, pp 1470-1479 Feb. 2006. 
[41] Nam, I.; Kyudon Choi; Joonhee Lee; Hyouk-Kyu Cha; 
Bo-Ik Seo; Kwon, K.; Kwyro Lee; "A 2.4-GHz 
Low-Power Low-IF Receiver and Direct-Conversion 
Transmitter in 0.18-um CMOS for IEEE 802.15.4 WPAN 
Applications." TMTT, vol 55, pp 682 - 689 April 2007. 
[42] A. Vouilloz, M. Declercq, and C. Dehollain, “A low-power 
 34
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價值（簡要敘
述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適合在學術期刊發表或申請
專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
   █ 達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明：已依照計畫進度完成射頻各個電路的設計與系統整合，並將此系統構想發表於 IEEE 
Trans. on Information Technology in Biomedicine，目前已有國外學者對此相當有興趣並邀請演
講。此外，三年內共發表 10 篇 SCI 期刊(含 8 篇 IEEE 期刊)與兩個美國專利，已超越當初計
畫之 KPI 指標，顯見計畫主持人的用心與努力。  
 
 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：█已發表 □未發表之文稿 □撰寫中 □無 
專利：█已獲得 □申請中 □無 
技轉：□已技轉 □洽談中 █無 
其他：（以 100 字為限） 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價值（簡要敘述
成果所代表之意義、價值、影響或進一步發展之可能性）（以 500 字為限） 
射頻接收機主要關鍵元件之一為混波器，功率分接器、壓控振盪器，本計畫近三年除發表
多篇會議論文外，目前計畫已初步整合 LNA＋Mixer 與 Mixer+PA 完成應用於 ZigBee 發射
機與接收機的製作與量測，此外，為整合生醫擷取前端電路與射頻無線傳輸電路，並應用
身體感測網路（Bady Area Network）計畫並探討與規劃所需技術，並將此構想發表於 IEEE 
Trans. on Information Technology in Biomedicine 期刊中，目前亦針對所規劃的系統
進行晶片設計與生理檢測前端電路系統整合，且已有國外學者對此相當有興趣並邀請演
講，實驗室預期在新的智慧電子國家型計畫中完成身體感測網路晶片。此外，計畫三年內
共發表 10 篇 SCI 期刊(含 8 篇 IEEE 期刊)與兩個美國專利，已超越當初計畫之 KPI 指標。
目前市面上尚無此晶片存在，然由參與 IEEE 各個生醫電子會議中可預期此產品將大量應
用於身體感測網路中，本計畫希望透過此晶片的研發，除培養所需人才外，亦能完成此產
品雛型，未來技轉至產業界，加速台灣生醫電子產業的發展。 
 
 
 
附件二 
表 Y04 
 
二、與會心得 
此次會議為個人任教以來第一次至 ISSCC 國際會議報告實驗室研究成果，個人主要參與
場次為目前 IEEE 與國科會急於發展之生醫系統晶片（biomedical SOC）技術與無線通
訊技術，當天會議中，除藉此機會與國內外學者在生醫方面研究傑出之單位進行交流
外，並透過整個會議之研討獲得不少生醫有關之感測、電路與系統設計之創意，尤其在
聆聽其他學者報告時有一些研究上之討論，使得個人視野擴展不少，相信這些討論心
得，無論對於個人研究與未來學生之指導將有莫大之助益。往後若有機會，個人將更積
極參與國際會議的論文發表與演講，期許個人研究能展現於國際舞台，在感謝國科會補
助之餘，亦期望國科會未來能繼續支持與補助個人參與國際會議。 
 
三、建議 
無。 
 
四、攜回資料名稱及內容 
參加本次大會攜回之主要資料為 
1. 會議議程冊。。 
2. 演講學者資料與演講摘要電子檔。 
3. 國際知名學者名片。 
五、其他 
本次參與會議行程相當緊湊，在會場大約待了三天，與會人士幾乎為教授學者與公
司經理級人士，在整個大會期間，已充分參與各研討會之討論，此研討內容將可作
為個人與實驗室未來研究之參考，並提高所指導博士生的研究視野。 
 
    
 
 
 
 
表 Y04 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：李順裕 計畫編號：99-2220-E-194-006- 
計畫名稱：互動式智慧型健康照護與晶片系統--子計畫六：應用於多重標準/寬頻生醫通訊之低功率低
雜訊射頻/混和訊號電路(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 5 3 50% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 7 4 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 1 100% 
數個計畫共同成
果，並以列於期刊
封面 
研究報告/技術報告 0 0 100%  
研討會論文 3 1 50% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 1 0 50%  專利 已獲得件數 2 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
