<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(70,200)" to="(90,200)"/>
    <wire from="(230,370)" to="(230,420)"/>
    <wire from="(220,130)" to="(320,130)"/>
    <wire from="(220,260)" to="(330,260)"/>
    <wire from="(320,180)" to="(340,180)"/>
    <wire from="(230,420)" to="(260,420)"/>
    <wire from="(120,150)" to="(120,240)"/>
    <wire from="(310,320)" to="(310,430)"/>
    <wire from="(140,390)" to="(170,390)"/>
    <wire from="(100,280)" to="(170,280)"/>
    <wire from="(310,320)" to="(340,320)"/>
    <wire from="(120,150)" to="(160,150)"/>
    <wire from="(110,450)" to="(180,450)"/>
    <wire from="(400,190)" to="(510,190)"/>
    <wire from="(100,200)" to="(340,200)"/>
    <wire from="(90,200)" to="(100,200)"/>
    <wire from="(230,440)" to="(230,470)"/>
    <wire from="(110,150)" to="(110,450)"/>
    <wire from="(120,240)" to="(170,240)"/>
    <wire from="(70,150)" to="(110,150)"/>
    <wire from="(320,130)" to="(320,180)"/>
    <wire from="(230,440)" to="(260,440)"/>
    <wire from="(110,150)" to="(120,150)"/>
    <wire from="(330,260)" to="(330,300)"/>
    <wire from="(70,110)" to="(140,110)"/>
    <wire from="(70,350)" to="(170,350)"/>
    <wire from="(140,110)" to="(140,390)"/>
    <wire from="(90,200)" to="(90,490)"/>
    <wire from="(390,310)" to="(520,310)"/>
    <wire from="(90,490)" to="(180,490)"/>
    <wire from="(140,110)" to="(160,110)"/>
    <wire from="(330,300)" to="(340,300)"/>
    <wire from="(100,200)" to="(100,280)"/>
    <comp lib="1" loc="(390,310)" name="OR Gate"/>
    <comp lib="1" loc="(310,430)" name="AND Gate"/>
    <comp lib="0" loc="(70,350)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="sinal"/>
    </comp>
    <comp lib="0" loc="(70,150)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(70,200)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="carry in"/>
    </comp>
    <comp lib="0" loc="(70,110)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="1" loc="(400,190)" name="XOR Gate"/>
    <comp lib="1" loc="(220,260)" name="AND Gate"/>
    <comp lib="1" loc="(220,130)" name="XOR Gate"/>
    <comp lib="0" loc="(510,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(274,71)" name="Text">
      <a name="text" val="LUIZ MARQUES DE OLIVEIRA - 417138"/>
    </comp>
    <comp lib="0" loc="(520,310)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(230,370)" name="XOR Gate"/>
    <comp lib="1" loc="(230,470)" name="OR Gate"/>
  </circuit>
</project>
