#pragma once
//=========================================================================//
/*!	@file
	@brief	Interrupt Controller / 割り込みコントローラ (RX26T)
    @author 平松邦仁 (hira@rvf-rc45.net)
	@copyright	Copyright (C) 2023, 2024 Kunihito Hiramatsu @n
				Released under the MIT license @n
				https://github.com/hirakuni45/RX/blob/master/LICENSE
*/
//=========================================================================//
#include "RX600/icu_utils.hpp"
#include "RX600/icu_base.hpp"

namespace device {

	//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
	/*!
		@brief  ICU clas (ICUc)
	*/
	//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
	struct icuc_t : public ICU_BASE, ICU_IRQ16, ICU_GROUP, ICU_SELECT {

		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  通常割り込みベクター型
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		enum class VECTOR : uint8_t {
			NONE		= 0,	///< none 

			BUSERR		= 16,	///< BSC

			RAMERR		= 18,	///< RAM

			FIFERR		= 21,	///< FCU

			FRDYI		= 23,	///< FCU

			SWINT2		= 26,	///< ICU
			SWINT		= 27,	///< ICU

			CMI0		= 28,	///< CMT0
			CMI1		= 29,	///< CMT1
			CMI2		= 30,	///< CMT2
			CMI3		= 31,	///< CMT3

			SPRI0		= 38,	///< RSPI0 R
			SPTI0		= 39,	///< RSPI0 T

			RESPI		= 40,	///< RI3C0
			CMDI		= 41,	///< RI3C0
			IBII		= 42,	///< RI3C0
			RCVI		= 43,	///< RI3C0

			SPRI		= 48,	///< RSPIA0 R
			SPTI		= 49,	///< RSPIA0 T

			ICRXI0		= 52,	///< RIIC0 RX
			ICTXI0		= 53,	///< RIIC0 TX

			RXI1		= 60,	///< SCI1 RX
			TXI1		= 61,	///< SCI1 TX

			IRQ0		= 64,	///< ICU
			IRQ1		= 65,
			IRQ2		= 66,
			IRQ3		= 67,
			IRQ4		= 68,
			IRQ5		= 69,
			IRQ6		= 70,
			IRQ7		= 71,
			IRQ8		= 72,
			IRQ9		= 73,
			IRQ10		= 74,
			IRQ11		= 75,
			IRQ12		= 76,
			IRQ13		= 77,
			IRQ14     	= 78,
			IRQ15    	= 79,

			RXI5      	= 84,	///< SCI5 RX
			TXI5      	= 85,	///< SCI5 TX
			RXI6	  	= 86,	///< SCI6 RX
			TXI6	  	= 87,	///< SCI6 TX

			LVD1      	= 88,	///< LVD1
			LVD2      	= 89,	///< LVD2

			IWUNI     	= 95,	///< IWDT
			WUNI	  	= 96,	///< WDT

			RXI8	  	= 100,	///< RSCI8 RX
			TXI8	  	= 101,	///< RSCI8 TX
			RXI9	  	= 102,	///< RSCI9 RX
			TXI9	  	= 103,	///< RSCI9 TX

			GROUPBE0	= 106,	///< ICU
			GROUPBL2	= 107,	///< ICU

			GROUPBL0	= 110,	///< ICU
			GROUPBL1	= 111,	///< ICU
			GROUPAL0	= 112,	///< ICU
			GROUPAL1	= 113,	///< ICU

			RXI11		= 114,	///< RSCI11 RX
			TXI11		= 115,	///< RSCI11 TX
			RXI12		= 116,	///< SCI12 RX
			TXI12		= 117,	///< SCI12 TX

			RXI			= 114,	///< RI3C0 RX
			TXI			= 115,	///< RI3C0 TX

			DMAC0I		= 120,	///< DMAC 0
			DMAC1I		= 121,	///< DMAC 1
			DMAC2I		= 122,	///< DMAC 2
			DMAC3I		= 123,	///< DMAC 3
			DMAC74I		= 124,	///< DMAC 4,5,6,7

			OSTDI		= 125,	///< OST

			S12ADI		= 128,	///< S12AD
			S12GBADI	= 129,	///< S12AD
			S12GCADI	= 130,	///< S12AD

			S12ADI1		= 132,	///< S12AD1
			S12GBADI1	= 133,	///< S12AD1
			S12GCADI1	= 134,	///< S12AD1

			S12ADI2		= 136,	///< S12AD2
			S12GBADI2	= 137,	///< S12AD2
			S12GCADI2	= 138,	///< S12AD2

			RFDREQ0		= 140,	///< CANFD
			RFDREQ1		= 141,	///< CANFD
			CFDREQ0		= 142,	///< CANFD0

			CMIA0		= 146,	///< TMR0: CMIA0
			CMIB0		= 147,	///< TMR0: CMIB0
			OVI0		= 148,	///< TMR0: OVI0
			CMIA1		= 149,	///< TMR1: CMIA1
			CMIB1		= 150,	///< TMR1: CMIB1
			OVI1		= 151,	///< TMR1: OVI1
			CMIA2		= 152,	///< TMR2: CMIA2
			CMIB2		= 153,	///< TMR2: CMIB2
			OVI2		= 154,	///< TMR2: OVI2
			CMIA3		= 155,	///< TMR3: CMIA3
			CMIB3		= 156,	///< TMR3: CMIB3
			OVI3		= 157,	///< TMR3: OVI3
			CMIA4		= 158,	///< TMR4: CMIA4
			CMIB4		= 159,	///< TMR4: CMIB4
			OVI4		= 160,	///< TMR4: OVI4
			CMIA5		= 161,	///< TMR5: CMIA5
			CMIB5		= 162,	///< TMR5: CMIB5
			OVI5		= 163,	///< TMR5: OVI5
			CMIA6		= 164,	///< TMR6: CMIA6
			CMIB6		= 165,	///< TMR6: CMIB6
			OVI6		= 166,	///< TMR6: OVI6
			CMIA7		= 167,	///< TMR7: CMIA7
			CMIB7		= 168,	///< TMR7: CMIB7
			OVI7		= 169,	///< TMR7: OVI7

			ELSR18I		= 175,	///< ELC
			ELSR19I		= 176,	///< ELC

			RD			= 177,	///< TSIP-Lite
			WR			= 178,	///< TSIP-Lite
			ERR			= 179,	///< TSIP-Lite

			CMPC0		= 180,	///< CMPC0
			CMPC1		= 181,	///< CMPC1
			CMPC2		= 182,	///< CMPC2
			CMPC3		= 183,	///< CMPC3
			CMPC4		= 184,	///< CMPC4
			CMPC5		= 185,	///< CMPC5

			CMWI0		= 186,	///< CMTW0
			IC0I0		= 187,	///< CMTW0
			IC1I0		= 188,	///< CMTW0
			OC0I0		= 189,	///< CMTW0
			OC1I0		= 190,	///< CMTW0
			CMWI1		= 191,	///< CMTW1
			IC0I1		= 192,	///< CMTW1
			IC1I1		= 193,	///< CMTW1
			OC0I1		= 194,	///< CMTW1
			OC1I1		= 195,	///< CMTW1

			INTA208		= 208,	///< PERIA
			INTA209		= 209,	///< PERIA
			INTA210		= 210,	///< PERIA
			INTA211		= 211,	///< PERIA
			INTA212		= 212,	///< PERIA
			INTA213		= 213,	///< PERIA
			INTA214		= 214,	///< PERIA
			INTA215		= 215,	///< PERIA
			INTA216		= 216,	///< PERIA
			INTA217		= 217,	///< PERIA
			INTA218		= 218,	///< PERIA
			INTA219		= 219,	///< PERIA
			INTA220		= 220,	///< PERIA
			INTA221		= 221,	///< PERIA
			INTA222		= 222,	///< PERIA
			INTA223		= 223,	///< PERIA
			INTA224		= 224,	///< PERIA
			INTA225		= 225,	///< PERIA
			INTA226		= 226,	///< PERIA
			INTA227		= 227,	///< PERIA
			INTA228		= 228,	///< PERIA
			INTA229		= 229,	///< PERIA
			INTA230		= 230,	///< PERIA
			INTA231		= 231,	///< PERIA
			INTA232		= 232,	///< PERIA
			INTA233		= 233,	///< PERIA
			INTA234		= 234,	///< PERIA
			INTA235		= 235,	///< PERIA
			INTA236		= 236,	///< PERIA
			INTA237		= 237,	///< PERIA
			INTA238		= 238,	///< PERIA
			INTA239		= 239,	///< PERIA
			INTA240		= 240,	///< PERIA
			INTA241		= 241,	///< PERIA
			INTA242		= 242,	///< PERIA
			INTA243		= 243,	///< PERIA
			INTA244		= 244,	///< PERIA
			INTA245		= 245,	///< PERIA
			INTA246		= 246,	///< PERIA
			INTA247		= 247,	///< PERIA
			INTA248		= 248,	///< PERIA
			INTA249		= 249,	///< PERIA
			INTA250		= 250,	///< PERIA
			INTA251		= 251,	///< PERIA
			INTA252		= 252,	///< PERIA
			INTA253		= 253,	///< PERIA
			INTA254		= 254,	///< PERIA
			INTA255		= 255	///< PERIA
		};


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  GROUPBE0・ベクター型
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		enum class GROUPBE0 : uint8_t {
			NUM_ = 0
		};


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  GROUPBL0・ベクター型
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		enum class GROUPBL0 : uint8_t {
			TEI1 = 2,		///< SCI1 / TEI1（送信完了）
			ERI1,			///< SCI1 / ERI1（受信エラー）

			TEI5 = 10,		///< SCI5 / TEI5（送信完了）
			ERI5,			///< SCI5 / ERI5（受信エラー）
			TEI6,			///< SCI6 / TEI6（送信完了）
			ERI6,			///< SCI6 / ERI6（受信エラー）

			TEI12 = 16,		///< SCI12 / TEI12（送信完了）
			ERI12,			///< SCI12 / ERI12（受信エラー）
			SCIX0,			///< SCI12 / SCIX0
			SCIX1,			///< SCI12 / SCIX1
			SCIX2,			///< SCI12 / SCIX2
			SCIX3,			///< SCI12 / SCIX3

			FERRI = 26,		///< CAC / FERRI
			MENDI,			///< CAC / MENDI
			OVFI,			///< CAC / OVFI
			DOPCI,			///< DOC / DOPCI
			NUM_ = 16
		};


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  GROUPBL1・ベクター型
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		enum class GROUPBL1 : uint8_t {
			POEGGAI = 0,	///< POEG (group A)
			POEGGBI,		///< POEG (group B)
			POEGGCI,		///< POEG (group C)
			POEGGDI,		///< POEG (group C)

			OEI5 = 8,		///< POE / OEI5
			OEI1,			///< POE / OEI1
			OEI2,			///< POE / OEI2
			OEI3,			///< POE / OEI3
			OEI4,			///< POE / OEI4
			TEI0,			///< RIIC0 / TEI0
			EEI0,			///< RIIC0 / EEI0

			S12CMPAI2 = 18,	///< S12AD2 / S12CMPAI2
			S12CMPBI2,		///< S12AD2 / S12CMPBI2
			S12CMPAI,		///< S12AD / S12CMPAI
			S12CMPBI,		///< S12AD / S12CMPBI
			S12CMPAI1,		///< S12AD1 / S12CMPAI1
			S12CMPBI1,		///< S12AD1 / S12CMPBI1
			TEI8,			///< SCI8 / TEI8
			ERI8,			///< SCI8 / ERI8
			TEI9,			///< SCI9 / TEI9
			ERI9,			///< SCI9 / ERI9
			NUM_ = 21
		};


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  GROUPBL2・ベクター型
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		enum class GROUPBL2 : uint8_t {
			CHEI = 1, 		///< CANFD0 / CHEI
			CFRI, 			///< CANFD0 / CFRI
			GLEI,			///< CANFD / GLEI
			RFRI,			///< CANFD / RFRI
			CHTI,			///< CANFD0 / CHTI
			RMRI,			///< CANFD / RMRI
			NUM_ = 6
		};


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  GROUPAL0・ベクター型
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		enum class GROUPAL0 : uint8_t {
			TEI11 = 12,		///< RSCI11 / TEI11
			ERI11,			///< RSCI11 / ERI11
			BFD11,			///< RSCI11 / BFD11

			SPII0 = 16,		///< RSPI0 / SPII0
			SPEI0,			///< RSPI0 / SPEI0

			SPII = 22,		///< RSPIA0 / SPII
			SPEI,			///< RSPIA0 / SPEI
			NUM_ = 7
		};


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  GROUPAL1・ベクター型
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		enum class GROUPAL1 : uint8_t {
			EEI = 13,		///< RI3C0 / EEI
			NUM_ = 1
		};


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  選択型割り込みＡ要因・ベクター型
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		enum class SELECTA : uint8_t {
			NONE = 0,		///< なし

			TGIA0 = 1,		///< MTU0（TGRAのインプットキャプチャ /コンペアマッチ）
			TGIB0,			///< MTU0（TGRBのインプットキャプチャ /コンペアマッチ）
			TGIC0,			///< MTU0（TGRCのインプットキャプチャ /コンペアマッチ）
			TGID0,			///< MTU0（TGRDのインプットキャプチャ /コンペアマッチ）
			TCIV0,			///< MTU0（TCNTのオーバフロー）
			TGIE0,			///< MTU0（TGREのインプットキャプチャ /コンペアマッチ）
			TGIF0,			///< MTU0（TGRFのインプットキャプチャ /コンペアマッチ）

			TGIA1 = 8,		///< MTU1（TGRAのインプットキャプチャ /コンペアマッチ）
			TGIB1,			///< MTU1（TGRBのインプットキャプチャ /コンペアマッチ）
			TCIV1,			///< MTU1（TCNTのオーバフロー）
			TCIU1,			///< MTU1（TCNTのアンダフロー）

			TGIA2 = 12,		///< MTU2（TGRAのインプットキャプチャ /コンペアマッチ）
			TGIB2,			///< MTU2（TGRBのインプットキャプチャ /コンペアマッチ）
			TCIV2,			///< MTU2（TCNTのオーバフロー）
			TCIU2,			///< MTU2（TCNTのアンダフロー）

			TGIA3 = 16,		///< MTU3（TGRAのインプットキャプチャ /コンペアマッチ）
			TGIB3,			///< MTU3（TGRBのインプットキャプチャ /コンペアマッチ）
			TGIC3,			///< MTU3（TGRCのインプットキャプチャ /コンペアマッチ）
			TGID3,			///< MTU3（TGRDのインプットキャプチャ /コンペアマッチ）
			TCIV3,			///< MTU3（TCNTのオーバフロー）

			TGIA4 = 21,		///< MTU4（TGRAのインプットキャプチャ /コンペアマッチ）
			TGIB4,			///< MTU4（TGRBのインプットキャプチャ /コンペアマッチ）
			TGIC4,			///< MTU4（TGRCのインプットキャプチャ /コンペアマッチ）
			TGID4,			///< MTU4（TGRDのインプットキャプチャ /コンペアマッチ）
			TCIV4,			///< MTU4（TCNTのオーバフロー /アンダフロー（相補PWMモード時のみ））

			TGIU5 = 27,		///< MTU5（TGRUのインプットキャプチャ /コンペアマッチ）
			TGIV5,			///< MTU5（TGRVのインプットキャプチャ /コンペアマッチ）
			TGIW5,			///< MTU5（TGRWのインプットキャプチャ /コンペアマッチ）

			TGIA6 = 30,		///< MTU6（TGRAのインプットキャプチャ /コンペアマッチ）
			TGIB6,			///< MTU6（TGRBのインプットキャプチャ /コンペアマッチ）
			TGIC6,			///< MTU6（TGRCのインプットキャプチャ /コンペアマッチ）
			TGID6,			///< MTU6（TGRDのインプットキャプチャ /コンペアマッチ）
			TCIV6,			///< MTU6（TCNTのオーバフロー）

			TGIA7 = 35,		///< MTU7（TGRAのインプットキャプチャ /コンペアマッチ）
			TGIB7,			///< MTU7（TGRBのインプットキャプチャ /コンペアマッチ）
			TGIC7,			///< MTU7（TGRCのインプットキャプチャ /コンペアマッチ）
			TGID7,			///< MTU7（TGRDのインプットキャプチャ /コンペアマッチ）
			TCIV7,			///< MTU7（TCNTのオーバフロー /アンダフロー (相補PWMモード時のみ))

			TGIA9 = 47,		///< MTU9（TGRAのインプットキャプチャ /コンペアマッチ）
			TGIB9,			///< MTU9（TGRBのインプットキャプチャ /コンペアマッチ）
			TGIC9,			///< MTU9（TGRCのインプットキャプチャ /コンペアマッチ）
			TGID9,			///< MTU9（TGRDのインプットキャプチャ /コンペアマッチ）
			TGIV9,			///< MTU9（TCNTのオーバフロー）
			TGIE9,			///< MTU9 (TGREのコンペアマッチ)
			TGIF9,			///< MTU9 (TGRFのコンペアマッチ)

			GTCIA0 = 56,	///< GPTW0 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIB0,			///< GPTW0 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIC0,			///< GPTW0 (GTCCRC レジスタのコンペアマッチ)
			GTCID0,			///< GPTW0 (GTCCRD レジスタのコンペアマッチ)
			GDTE0,			///< GPTW0 (デッドタイムエラー)
			GTCIE0,			///< GPTW0 (GTCCRE レジスタのコンペアマッチ)
			GTCIF0,			///< GPTW0 (GTCCRF レジスタのコンペアマッチ)
			GTCIV0,			///< GPTW0 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
			GTCIU0,			///< GPTW0 (GTCNT カウンタのアンダフロー)

			GTCIA1 = 65,	///< GPTW1 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIB1,			///< GPTW1 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIC1,			///< GPTW1 (GTCCRC レジスタのコンペアマッチ)
			GTCID1,			///< GPTW1 (GTCCRD レジスタのコンペアマッチ)
			GDTE1,			///< GPTW1 (デッドタイムエラー)
			GTCIE1,			///< GPTW1 (GTCCRE レジスタのコンペアマッチ)
			GTCIF1,			///< GPTW1 (GTCCRF レジスタのコンペアマッチ)
			GTCIV1,			///< GPTW1 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
			GTCIU1,			///< GPTW1 (GTCNT カウンタのアンダフロー)

			GTCIA2 = 74,	///< GPTW2 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIB2,			///< GPTW2 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIC2,			///< GPTW2 (GTCCRC レジスタのコンペアマッチ)
			GTCID2,			///< GPTW2 (GTCCRD レジスタのコンペアマッチ)
			GDTE2,			///< GPTW2 (デッドタイムエラー)
			GTCIE2,			///< GPTW2 (GTCCRE レジスタのコンペアマッチ)
			GTCIF2,			///< GPTW2 (GTCCRF レジスタのコンペアマッチ)
			GTCIV2,			///< GPTW2 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
			GTCIU2,			///< GPTW2 (GTCNT カウンタのアンダフロー)

			GTCIA3 = 83,	///< GPTW3 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIB3,			///< GPTW3 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIC3,			///< GPTW3 (GTCCRC レジスタのコンペアマッチ)
			GTCID3,			///< GPTW3 (GTCCRD レジスタのコンペアマッチ)
			GDTE3,			///< GPTW3 (デッドタイムエラー)
			GTCIE3,			///< GPTW3 (GTCCRE レジスタのコンペアマッチ)
			GTCIF3,			///< GPTW3 (GTCCRF レジスタのコンペアマッチ)
			GTCIV3,			///< GPTW3 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
			GTCIU3,			///< GPTW3 (GTCNT カウンタのアンダフロー)

			GTCIA4 = 92,	///< GPTW4 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIB4,			///< GPTW4 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIC4,			///< GPTW4 (GTCCRC レジスタのコンペアマッチ)
			GTCID4,			///< GPTW4 (GTCCRD レジスタのコンペアマッチ)
			GDTE4,			///< GPTW4 (デッドタイムエラー)
			GTCIE4,			///< GPTW4 (GTCCRE レジスタのコンペアマッチ)
			GTCIF4,			///< GPTW4 (GTCCRF レジスタのコンペアマッチ)
			GTCIV4,			///< GPTW4 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
			GTCIU4,			///< GPTW4 (GTCNT カウンタのアンダフロー)

			GTCIA5 =101,	///< GPTW5 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIB5,			///< GPTW5 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIC5,			///< GPTW5 (GTCCRC レジスタのコンペアマッチ)
			GTCID5,			///< GPTW5 (GTCCRD レジスタのコンペアマッチ)
			GDTE5,			///< GPTW5 (デッドタイムエラー)
			GTCIE5,			///< GPTW5 (GTCCRE レジスタのコンペアマッチ)
			GTCIF5,			///< GPTW5 (GTCCRF レジスタのコンペアマッチ)
			GTCIV5,			///< GPTW5 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
			GTCIU5,			///< GPTW5 (GTCNT カウンタのアンダフロー)

			GTCIA6 =110,	///< GPTW6 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIB6,			///< GPTW6 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIC6,			///< GPTW6 (GTCCRC レジスタのコンペアマッチ)
			GTCID6,			///< GPTW6 (GTCCRD レジスタのコンペアマッチ)
			GDTE6,			///< GPTW6 (デッドタイムエラー)
			GTCIE6,			///< GPTW6 (GTCCRE レジスタのコンペアマッチ)
			GTCIF6,			///< GPTW6 (GTCCRF レジスタのコンペアマッチ)
			GTCIV6,			///< GPTW6 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
			GTCIU6,			///< GPTW6 (GTCNT カウンタのアンダフロー)

			GTCIA7 =119,	///< GPTW7 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIB7,			///< GPTW7 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
			GTCIC7,			///< GPTW7 (GTCCRC レジスタのコンペアマッチ)
			GTCID7,			///< GPTW7 (GTCCRD レジスタのコンペアマッチ)
			GDTE7,			///< GPTW7 (デッドタイムエラー)
			GTCIE7,			///< GPTW7 (GTCCRE レジスタのコンペアマッチ)
			GTCIF7,			///< GPTW7 (GTCCRF レジスタのコンペアマッチ)
			GTCIV7,			///< GPTW7 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
			GTCIU7,			///< GPTW7 (GTCNT カウンタのアンダフロー)

			SPCI = 146,		///< RSPIA0 / SPCI
			SPCI0,			///< RSPI0 / SPCI

			RSCI11 = 151,	///< RSCI11 / AED
			EC1EI,			///< CANFD / EC1EI
			EC2EI,			///< CANFD / EC2EI
			ECOVI,			///< CANFD / ECOVI

			GTCEI0 = 160,	///< GPTW0 / GTCEI0
			GTCEI1,			///< GPTW1 / GTCEI1
			GTCEI2,			///< GPTW2 / GTCEI2
			GTCEI3,			///< GPTW3 / GTCEI3
			GTCEI4,			///< GPTW4 / GTCEI4
			GTCEI5,			///< GPTW5 / GTCEI5
			GTCEI6,			///< GPTW6 / GTCEI6
			GTCEI7,			///< GPTW7 / GTCEI7

			NONE2 = 255,	///< 割り込み選択なし
		};


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  IR レジスタ・クラス
			@param[in]	base	ベースアドレス
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		template <uint32_t base>
		struct ir_t {

			//-------------------------------------------------------------//
			/*!
				@brief  []オペレータ
				@param[in]	vec		割り込みベクター型
				@return IR レジスターの参照
			*/
			//-------------------------------------------------------------//
			volatile uint8_t& operator [] (VECTOR vec) {
				return *reinterpret_cast<volatile uint8_t*>(base + static_cast<uint8_t>(vec));
			}
		};
		static inline ir_t<0x0008'7000> IR;


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  IER レジスタ・クラス
			@param[in]	base	ベースアドレス
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		template <uint32_t base>
		struct ier_t {

			//-------------------------------------------------------------//
			/*!
				@brief  許可、不許可
				@param[in]	vec		割り込みベクター型
				@param[in]	ena		不許可の場合「false」
			*/
			//-------------------------------------------------------------//
			void enable(VECTOR vec, bool ena = true) noexcept
			{
				auto idx = static_cast<uint8_t>(vec);
				auto tmp = rd8_(base + (idx >> 3));
				if(ena) {
					tmp |=   1 << (idx & 7);
				} else {
					tmp &= ~(1 << (idx & 7));
				}
				wr8_(base + (idx >> 3), tmp);
			}


			//-------------------------------------------------------------//
			/*!
				@brief  許可状態を取得
				@param[in]	vec		割り込みベクター型
				@return 許可状態（許可の場合「true」）
			*/
			//-------------------------------------------------------------//
			bool get(VECTOR vec) const noexcept
			{
				auto idx = static_cast<uint8_t>(vec);
				auto tmp = rd8_(base + (idx >> 3));
				return tmp & (1 << (idx & 7));
			}
		};
		static inline ier_t<0x0008'7200> IER;


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  IPR レジスタ @n
					全て、下位４ビットが有効
			@param[in]	base	ベースアドレス
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		template <uint32_t base>
		struct ipr_t {

			//-------------------------------------------------------------//
			/*!
				@brief  []オペレータ
				@param[in]	vec		標準割り込みベクター型
				@return IPR レジスターの参照
			*/
			//-------------------------------------------------------------//
			volatile uint8_t& operator [] (VECTOR vec) {
				uint32_t idx = 0;
				switch(vec) {
				case VECTOR::BUSERR: idx = 0; break;
//				case VECTOR::GROUPIE0: idx = 0; break;
				case VECTOR::RAMERR: idx = 0; break;
				case VECTOR::FIFERR: idx = 1; break;
				case VECTOR::FRDYI:  idx = 2; break;
				case VECTOR::SWINT2: idx = 3; break;
				case VECTOR::SWINT:  idx = 3; break;
				case VECTOR::CMI0:   idx = 4; break;
				case VECTOR::CMI1:   idx = 5; break;
				case VECTOR::CMI2:   idx = 6; break;
				case VECTOR::CMI3:   idx = 7; break;

				case VECTOR::CMIA0:
				case VECTOR::CMIB0:
				case VECTOR::OVI0:
					idx = static_cast<uint32_t>(VECTOR::CMIA0);
					break;
				case VECTOR::CMIA1:
				case VECTOR::CMIB1:
				case VECTOR::OVI1:
					idx = static_cast<uint32_t>(VECTOR::CMIA1);
					break;
				case VECTOR::CMIA2:
				case VECTOR::CMIB2:
				case VECTOR::OVI2:
					idx = static_cast<uint32_t>(VECTOR::CMIA2);
					break;
				case VECTOR::CMIA3:
				case VECTOR::CMIB3:
				case VECTOR::OVI3:
					idx = static_cast<uint32_t>(VECTOR::CMIA3);
					break;
				case VECTOR::CMIA4:
				case VECTOR::CMIB4:
				case VECTOR::OVI4:
					idx = static_cast<uint32_t>(VECTOR::CMIA4);
					break;
				case VECTOR::CMIA5:
				case VECTOR::CMIB5:
				case VECTOR::OVI5:
					idx = static_cast<uint32_t>(VECTOR::CMIA5);
					break;
				case VECTOR::CMIA6:
				case VECTOR::CMIB6:
				case VECTOR::OVI6:
					idx = static_cast<uint32_t>(VECTOR::CMIA6);
					break;
				case VECTOR::CMIA7:
				case VECTOR::CMIB7:
				case VECTOR::OVI7:
					idx = static_cast<uint32_t>(VECTOR::CMIA7);
					break;
				case VECTOR::RD:
				case VECTOR::WR:
					idx = static_cast<uint32_t>(VECTOR::RD);
					break;
				default: idx = static_cast<uint32_t>(vec); break;
				}
				return *reinterpret_cast<volatile uint8_t*>(base + idx);
			}
		};
		static inline ipr_t<0x0008'7300> IPR;


		/// @brief ソフトウェア割り込み 2 起動レジスタ (SWINT2R)
		static inline SWINT2R_ SWINT2R;

		/// @brief DTC 転送要求許可レジスタ  (DTCER)
		static inline dtcer_t<0x0008'7100, VECTOR> DTCER;

		/// @brief DMAC 起動要因選択レジスタ m (DMRSRm) (m = DMAC チャネル番号 )
		static inline DMRSR8N_ DMRSR;
		static inline DMRSR0_ DMRSR0;
		static inline DMRSR1_ DMRSR1;
		static inline DMRSR2_ DMRSR2;
		static inline DMRSR3_ DMRSR3;
		static inline DMRSR4_ DMRSR4;
		static inline DMRSR5_ DMRSR5;
		static inline DMRSR6_ DMRSR6;
		static inline DMRSR7_ DMRSR7;


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  グループ BL0/BL1/BL2 割り込み要求レジスタ（GRPBL0/GRPBL1/GRPBL2） @n
					グループ AL0/AL1 割り込み要求レジスタ（GRPAL0/GRPAL1）
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		static inline grp_t<0x0008'7630, GROUPBL0> GRPBL0;
		static inline grp_t<0x0008'7634, GROUPBL1> GRPBL1;
		static inline grp_t<0x0008'7638, GROUPBL2> GRPBL2;
		static inline grp_t<0x0008'7830, GROUPAL0> GRPAL0;
		static inline grp_t<0x0008'7834, GROUPAL1> GRPAL1;


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief	グループ BL0/BL1/BL2 割り込み要求許可レジスタ（GENBL0/GENBL1/GENBL2） @n
					グループ AL0/AL1 割り込み要求許可レジスタ（GENAL0/GENAL1）
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		static inline gen_t<0x0008'7670, GROUPBL0> GENBL0;
		static inline gen_t<0x0008'7674, GROUPBL1> GENBL1;
		static inline gen_t<0x0008'7678, GROUPBL2> GENBL2;
		static inline gen_t<0x0008'7870, GROUPAL0> GENAL0;
		static inline gen_t<0x0008'7874, GROUPAL1> GENAL1;


		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		/*!
			@brief  選択型割り込み A 要因選択レジスタ n（SLIARn）（n = 208 ～ 255）
		*/
		//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
		static inline icu_utils::slixr_t<0x00087900, VECTOR, SELECTA> SLIAR;
	};
	typedef icuc_t ICU;
}
