TimeQuest Timing Analyzer report for pci_com_lpt_usb_eth
Mon Oct 29 18:51:52 2018
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'I_CLK_DEV'
 14. Slow 1200mV 85C Model Setup: 'I_CLK'
 15. Slow 1200mV 85C Model Hold: 'I_CLK'
 16. Slow 1200mV 85C Model Hold: 'I_CLK_DEV'
 17. Slow 1200mV 85C Model Recovery: 'I_CLK_DEV'
 18. Slow 1200mV 85C Model Removal: 'I_CLK_DEV'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'I_CLK_DEV'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'I_CLK'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'I_CLK_DEV'
 37. Slow 1200mV 0C Model Setup: 'I_CLK'
 38. Slow 1200mV 0C Model Hold: 'I_CLK'
 39. Slow 1200mV 0C Model Hold: 'I_CLK_DEV'
 40. Slow 1200mV 0C Model Recovery: 'I_CLK_DEV'
 41. Slow 1200mV 0C Model Removal: 'I_CLK_DEV'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'I_CLK_DEV'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'I_CLK'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Slow 1200mV 0C Model Metastability Report
 53. Fast 1200mV 0C Model Setup Summary
 54. Fast 1200mV 0C Model Hold Summary
 55. Fast 1200mV 0C Model Recovery Summary
 56. Fast 1200mV 0C Model Removal Summary
 57. Fast 1200mV 0C Model Minimum Pulse Width Summary
 58. Fast 1200mV 0C Model Setup: 'I_CLK_DEV'
 59. Fast 1200mV 0C Model Setup: 'I_CLK'
 60. Fast 1200mV 0C Model Hold: 'I_CLK'
 61. Fast 1200mV 0C Model Hold: 'I_CLK_DEV'
 62. Fast 1200mV 0C Model Recovery: 'I_CLK_DEV'
 63. Fast 1200mV 0C Model Removal: 'I_CLK_DEV'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'I_CLK_DEV'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'I_CLK'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Fast 1200mV 0C Model Metastability Report
 75. Multicorner Timing Analysis Summary
 76. Setup Times
 77. Hold Times
 78. Clock to Output Times
 79. Minimum Clock to Output Times
 80. Board Trace Model Assignments
 81. Input Transition Times
 82. Slow Corner Signal Integrity Metrics
 83. Fast Corner Signal Integrity Metrics
 84. Setup Transfers
 85. Hold Transfers
 86. Recovery Transfers
 87. Removal Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths
 91. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; pci_com_lpt_usb_eth                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------+
; SDC File List                                                   ;
+-----------------------------+--------+--------------------------+
; SDC File Path               ; Status ; Read at                  ;
+-----------------------------+--------+--------------------------+
; pci_com_lpt_usb_eth.out.sdc ; OK     ; Mon Oct 29 18:51:47 2018 ;
+-----------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; I_CLK      ; Base ; 30.000 ; 33.33 MHz ; 0.000 ; 15.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { I_CLK }     ;
; I_CLK_DEV  ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { I_CLK_DEV } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 98.01 MHz  ; 98.01 MHz       ; I_CLK      ;      ;
; 164.83 MHz ; 164.83 MHz      ; I_CLK_DEV  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+-------+-----------------+
; Clock     ; Slack ; End Point TNS   ;
+-----------+-------+-----------------+
; I_CLK_DEV ; 0.755 ; 0.000           ;
; I_CLK     ; 8.055 ; 0.000           ;
+-----------+-------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; I_CLK     ; -2.068 ; -28.700       ;
; I_CLK_DEV ; 0.411  ; 0.000         ;
+-----------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-----------+-------+--------------------+
; Clock     ; Slack ; End Point TNS      ;
+-----------+-------+--------------------+
; I_CLK_DEV ; 1.643 ; 0.000              ;
+-----------+-------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-----------+-------+-------------------+
; Clock     ; Slack ; End Point TNS     ;
+-----------+-------+-------------------+
; I_CLK_DEV ; 1.719 ; 0.000             ;
+-----------+-------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; I_CLK_DEV ; 9.611  ; 0.000                        ;
; I_CLK     ; 14.598 ; 0.000                        ;
+-----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'I_CLK_DEV'                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.755 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[7]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.438     ; 6.745      ;
; 0.861 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.843     ; 6.234      ;
; 1.033 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[8]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.438     ; 6.467      ;
; 1.036 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[9]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.438     ; 6.464      ;
; 2.061 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.484     ; 5.393      ;
; 2.239 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|par_err                                                                                      ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.484     ; 5.215      ;
; 2.243 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|frame_err                                                                                    ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.484     ; 5.211      ;
; 2.278 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.175      ;
; 2.296 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.481     ; 5.161      ;
; 2.469 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[2]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.857     ; 4.612      ;
; 2.474 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.808      ;
; 2.474 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|par_err                                                                                      ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.481     ; 4.983      ;
; 2.476 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.806      ;
; 2.478 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|frame_err                                                                                    ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.481     ; 4.979      ;
; 2.513 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.482     ; 4.943      ;
; 2.518 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.484     ; 4.936      ;
; 2.538 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.744      ;
; 2.540 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.742      ;
; 2.582 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[3]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.857     ; 4.499      ;
; 2.658 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.624      ;
; 2.660 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.622      ;
; 2.669 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.613      ;
; 2.671 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.611      ;
; 2.673 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.609      ;
; 2.722 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.560      ;
; 2.722 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.560      ;
; 2.730 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[5]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.857     ; 4.351      ;
; 2.730 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[4]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.857     ; 4.351      ;
; 2.753 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.481     ; 4.704      ;
; 2.759 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[1]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.857     ; 4.322      ;
; 2.765 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.517      ;
; 2.780 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.126     ; 5.072      ;
; 2.780 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_we_reg       ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.126     ; 5.072      ;
; 2.781 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_datain_reg0  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.120     ; 5.077      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[12]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[13]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[14]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[15]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[16]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[17]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[18]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[19]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.843 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[20]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.488     ; 4.607      ;
; 2.850 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.654     ; 4.434      ;
; 2.857 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.425      ;
; 2.865 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~1                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.498     ; 4.575      ;
; 2.865 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~2                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.498     ; 4.575      ;
; 2.865 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~3                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.498     ; 4.575      ;
; 2.865 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~4                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.498     ; 4.575      ;
; 2.865 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~5                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.498     ; 4.575      ;
; 2.865 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~6                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.498     ; 4.575      ;
; 2.865 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~7                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.498     ; 4.575      ;
; 2.865 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~8                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.498     ; 4.575      ;
; 2.868 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.414      ;
; 2.892 ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.481     ; 4.565      ;
; 2.901 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.654     ; 4.383      ;
; 2.906 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.376      ;
; 2.917 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.656     ; 4.365      ;
; 2.921 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.530      ;
; 2.921 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.530      ;
; 2.921 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.530      ;
; 2.921 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.530      ;
; 2.921 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.530      ;
; 2.921 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.530      ;
; 2.921 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.530      ;
; 2.921 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.530      ;
; 2.921 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.530      ;
; 2.921 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.530      ;
; 2.926 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.525      ;
; 2.926 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.525      ;
; 2.926 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.525      ;
; 2.926 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.525      ;
; 2.926 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.525      ;
; 2.926 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.525      ;
; 2.926 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.525      ;
; 2.926 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.525      ;
; 2.926 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.525      ;
; 2.926 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.525      ;
; 2.932 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 4.521      ;
; 2.993 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.484     ; 4.461      ;
; 3.015 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.123     ; 4.840      ;
; 3.015 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_we_reg       ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.123     ; 4.840      ;
; 3.016 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_datain_reg0  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.117     ; 4.845      ;
; 3.034 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.654     ; 4.250      ;
; 3.045 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.654     ; 4.239      ;
; 3.070 ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ; com_controller:b2v_inst|par_err                                                                                      ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.481     ; 4.387      ;
; 3.074 ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ; com_controller:b2v_inst|frame_err                                                                                    ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.481     ; 4.383      ;
; 3.100 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~1                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.495     ; 4.343      ;
; 3.100 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~2                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.495     ; 4.343      ;
; 3.100 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~3                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.495     ; 4.343      ;
; 3.100 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~4                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.495     ; 4.343      ;
; 3.100 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~5                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.495     ; 4.343      ;
; 3.100 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~6                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.495     ; 4.343      ;
; 3.100 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~7                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.495     ; 4.343      ;
; 3.100 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~8                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.495     ; 4.343      ;
; 3.109 ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.482     ; 4.347      ;
; 3.117 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.334      ;
; 3.117 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 4.334      ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'I_CLK'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.055  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.009      ; 3.862      ;
; 8.071  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 3.960      ;
; 8.116  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 3.915      ;
; 8.123  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.010      ; 3.795      ;
; 8.124  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 3.907      ;
; 8.132  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 3.789      ;
; 8.157  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 3.874      ;
; 8.167  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 3.754      ;
; 8.269  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 3.762      ;
; 8.329  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.010      ; 3.589      ;
; 8.330  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 3.591      ;
; 8.330  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 3.701      ;
; 8.385  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.010      ; 3.533      ;
; 8.439  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.303      ; 3.812      ;
; 8.495  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.303      ; 3.756      ;
; 8.517  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.000      ; 3.391      ;
; 8.517  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.000      ; 3.391      ;
; 8.527  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.010      ; 3.391      ;
; 8.533  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.000      ; 3.375      ;
; 8.533  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.000      ; 3.375      ;
; 8.566  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.024      ; 3.366      ;
; 8.593  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.009      ; 3.324      ;
; 8.594  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.303      ; 3.657      ;
; 8.661  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.010      ; 3.257      ;
; 8.678  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.000      ; 3.230      ;
; 8.678  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.000      ; 3.230      ;
; 8.686  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 3.345      ;
; 8.747  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 3.174      ;
; 8.747  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 3.284      ;
; 8.943  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 3.088      ;
; 8.944  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.010      ; 2.974      ;
; 8.976  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 3.055      ;
; 8.977  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.000      ; 2.931      ;
; 8.977  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.000      ; 2.931      ;
; 9.006  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.014      ; 2.916      ;
; 9.022  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.014      ; 2.900      ;
; 9.058  ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.576      ; 2.426      ;
; 9.058  ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.576      ; 2.426      ;
; 9.062  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.303      ; 3.189      ;
; 9.075  ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 2.846      ;
; 9.075  ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 2.846      ;
; 9.102  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 2.819      ;
; 9.104  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.024      ; 2.828      ;
; 9.119  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 2.912      ;
; 9.135  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 2.786      ;
; 9.167  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.014      ; 2.755      ;
; 9.200  ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.576      ; 2.284      ;
; 9.200  ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.576      ; 2.284      ;
; 9.211  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.027      ; 2.724      ;
; 9.221  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 2.810      ;
; 9.254  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 2.777      ;
; 9.302  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.024      ; 2.630      ;
; 9.320  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 2.601      ;
; 9.404  ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.576      ; 2.080      ;
; 9.404  ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.576      ; 2.080      ;
; 9.437  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 2.594      ;
; 9.466  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.014      ; 2.456      ;
; 9.473  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.009      ; 2.444      ;
; 9.541  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.010      ; 2.377      ;
; 9.587  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 2.444      ;
; 9.737  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 2.184      ;
; 9.858  ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.999      ; 2.049      ;
; 9.871  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.123      ; 2.160      ;
; 9.908  ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 2.013      ;
; 9.935  ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.986      ;
; 9.984  ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.937      ;
; 10.039 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.882      ;
; 10.102 ; com_controller:b2v_inst|FIFO_RX_COM1~3         ; com_controller:b2v_inst|RBR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.819      ;
; 10.133 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.010      ; 1.785      ;
; 10.148 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.773      ;
; 10.174 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.024      ; 1.758      ;
; 10.189 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.024      ; 1.743      ;
; 10.221 ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.999      ; 1.686      ;
; 10.237 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.014      ; 1.685      ;
; 10.247 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.014      ; 1.675      ;
; 10.253 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.668      ;
; 10.271 ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.650      ;
; 10.319 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.010      ; 1.599      ;
; 10.347 ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.574      ;
; 10.402 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.519      ;
; 10.465 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.456      ;
; 10.485 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.436      ;
; 10.609 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.312      ;
; 10.622 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.012      ; 1.298      ;
; 10.646 ; com_controller:b2v_inst|FIFO_RX_COM1~5         ; com_controller:b2v_inst|RBR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.275      ;
; 10.708 ; com_controller:b2v_inst|FIFO_RX_COM1~2         ; com_controller:b2v_inst|RBR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.026      ; 1.226      ;
; 10.792 ; com_controller:b2v_inst|FIFO_RX_COM1~1         ; com_controller:b2v_inst|RBR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 1.129      ;
; 10.800 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.374      ; 1.522      ;
; 10.830 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.374      ; 1.492      ;
; 10.844 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.374      ; 1.478      ;
; 10.858 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.374      ; 1.464      ;
; 11.123 ; com_controller:b2v_inst|FIFO_RX_COM1~8         ; com_controller:b2v_inst|RBR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 0.798      ;
; 11.124 ; com_controller:b2v_inst|FIFO_RX_COM1~7         ; com_controller:b2v_inst|RBR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 0.797      ;
; 11.125 ; com_controller:b2v_inst|FIFO_RX_COM1~4         ; com_controller:b2v_inst|RBR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 0.796      ;
; 11.126 ; com_controller:b2v_inst|FIFO_RX_COM1~6         ; com_controller:b2v_inst|RBR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.013      ; 0.795      ;
; 19.797 ; pci_controller:b2v_inst1|O_ADDR[15]            ; pci_controller:b2v_inst1|O_AD[25]                                                                                    ; I_CLK        ; I_CLK       ; 30.000       ; -0.080     ; 10.121     ;
; 19.871 ; pci_controller:b2v_inst1|O_ADDR[6]             ; pci_controller:b2v_inst1|O_AD[25]                                                                                    ; I_CLK        ; I_CLK       ; 30.000       ; -0.080     ; 10.047     ;
; 19.972 ; pci_controller:b2v_inst1|O_ADDR[15]            ; pci_controller:b2v_inst1|O_AD[4]                                                                                     ; I_CLK        ; I_CLK       ; 30.000       ; -0.075     ; 9.951      ;
; 20.046 ; pci_controller:b2v_inst1|O_ADDR[6]             ; pci_controller:b2v_inst1|O_AD[4]                                                                                     ; I_CLK        ; I_CLK       ; 30.000       ; -0.075     ; 9.877      ;
; 20.392 ; pci_controller:b2v_inst1|O_ADDR[5]             ; pci_controller:b2v_inst1|O_AD[25]                                                                                    ; I_CLK        ; I_CLK       ; 30.000       ; -0.073     ; 9.533      ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'I_CLK'                                                                                                                                                                                                                  ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.068 ; com_controller:b2v_inst|FIFO_RX_COM1~4         ; com_controller:b2v_inst|RBR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 0.685      ;
; -2.068 ; com_controller:b2v_inst|FIFO_RX_COM1~6         ; com_controller:b2v_inst|RBR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 0.685      ;
; -2.067 ; com_controller:b2v_inst|FIFO_RX_COM1~8         ; com_controller:b2v_inst|RBR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 0.686      ;
; -2.066 ; com_controller:b2v_inst|FIFO_RX_COM1~7         ; com_controller:b2v_inst|RBR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 0.687      ;
; -1.820 ; com_controller:b2v_inst|FIFO_RX_COM1~1         ; com_controller:b2v_inst|RBR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 0.933      ;
; -1.758 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.845      ; 1.389      ;
; -1.747 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.845      ; 1.400      ;
; -1.740 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.845      ; 1.407      ;
; -1.702 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.845      ; 1.445      ;
; -1.656 ; com_controller:b2v_inst|FIFO_RX_COM1~5         ; com_controller:b2v_inst|RBR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.097      ;
; -1.623 ; com_controller:b2v_inst|FIFO_RX_COM1~2         ; com_controller:b2v_inst|RBR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.501      ; 1.144      ;
; -1.562 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.191      ;
; -1.549 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.204      ;
; -1.434 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.319      ;
; -1.426 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.327      ;
; -1.338 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.415      ;
; -1.300 ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.453      ;
; -1.266 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.484      ; 1.484      ;
; -1.258 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.495      ;
; -1.194 ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.559      ;
; -1.159 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.488      ; 1.595      ;
; -1.155 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.488      ; 1.599      ;
; -1.150 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.603      ;
; -1.149 ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.473      ; 1.590      ;
; -1.132 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.498      ; 1.632      ;
; -1.086 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.498      ; 1.678      ;
; -1.055 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.484      ; 1.695      ;
; -1.025 ; com_controller:b2v_inst|FIFO_RX_COM1~3         ; com_controller:b2v_inst|RBR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.728      ;
; -0.997 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.756      ;
; -0.959 ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.794      ;
; -0.954 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.799      ;
; -0.872 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.608      ; 2.002      ;
; -0.853 ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 1.900      ;
; -0.808 ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.473      ; 1.931      ;
; -0.715 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.489      ; 2.040      ;
; -0.616 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.608      ; 2.258      ;
; -0.535 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.489      ; 2.220      ;
; -0.528 ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.484      ; 2.222      ;
; -0.496 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.608      ; 2.378      ;
; -0.429 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.484      ; 2.321      ;
; -0.425 ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.068      ; 1.909      ;
; -0.424 ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.068      ; 1.910      ;
; -0.365 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.608      ; 2.509      ;
; -0.365 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.489      ; 2.390      ;
; -0.358 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.498      ; 2.406      ;
; -0.308 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.608      ; 2.566      ;
; -0.275 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.489      ; 2.480      ;
; -0.250 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.608      ; 2.624      ;
; -0.237 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.489      ; 2.518      ;
; -0.209 ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.068      ; 2.125      ;
; -0.208 ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.068      ; 2.126      ;
; -0.182 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.501      ; 2.585      ;
; -0.180 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.489      ; 2.575      ;
; -0.142 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.489      ; 2.613      ;
; -0.120 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.489      ; 2.635      ;
; -0.119 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.608      ; 2.755      ;
; -0.111 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.774      ; 2.965      ;
; -0.076 ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 2.677      ;
; -0.075 ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.487      ; 2.678      ;
; -0.069 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.475      ; 2.672      ;
; -0.067 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.475      ; 2.674      ;
; -0.062 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.608      ; 2.812      ;
; -0.060 ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.068      ; 2.274      ;
; -0.059 ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.068      ; 2.275      ;
; -0.057 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.498      ; 2.707      ;
; -0.013 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.485      ; 2.738      ;
; 0.178  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.608      ; 3.052      ;
; 0.191  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.475      ; 2.932      ;
; 0.193  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.475      ; 2.934      ;
; 0.210  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.484      ; 2.960      ;
; 0.212  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.608      ; 3.086      ;
; 0.239  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.488      ; 2.993      ;
; 0.254  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.774      ; 3.330      ;
; 0.309  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.484      ; 3.059      ;
; 0.330  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.475      ; 3.071      ;
; 0.330  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.475      ; 3.071      ;
; 0.337  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.485      ; 3.088      ;
; 0.352  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.475      ; 3.093      ;
; 0.352  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.475      ; 3.093      ;
; 0.385  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.774      ; 3.461      ;
; 0.411  ; com_controller:b2v_inst|FIFO_RX_COM1~0         ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.412  ; pci_controller:b2v_inst1|ST.ST_IDLE            ; pci_controller:b2v_inst1|ST.ST_IDLE                                                                                  ; I_CLK        ; I_CLK       ; 0.000        ; 0.071      ; 0.669      ;
; 0.417  ; com_controller:b2v_inst|O_DEVRDY               ; com_controller:b2v_inst|O_DEVRDY                                                                                     ; I_CLK        ; I_CLK       ; 0.000        ; 0.071      ; 0.674      ;
; 0.417  ; pci_controller:b2v_inst1|ST.ST_SUSTAIN         ; pci_controller:b2v_inst1|ST.ST_SUSTAIN                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.071      ; 0.674      ;
; 0.434  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.498      ; 3.198      ;
; 0.440  ; com_controller:b2v_inst|fifo_tx_waddr[0]       ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; com_controller:b2v_inst|fifo_tx_waddr[1]       ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; com_controller:b2v_inst|fifo_tx_waddr[2]       ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; com_controller:b2v_inst|fifo_tx_waddr[3]       ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; com_controller:b2v_inst|fifo_rx_raddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; com_controller:b2v_inst|fifo_rx_raddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; com_controller:b2v_inst|fifo_rx_raddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; com_controller:b2v_inst|fifo_rx_raddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.043      ; 0.669      ;
; 0.442  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.774      ; 3.518      ;
; 0.451  ; com_controller:b2v_inst|MCR_COM1[4]            ; com_controller:b2v_inst|MSR_COM1[4]                                                                                  ; I_CLK        ; I_CLK       ; 0.000        ; 0.072      ; 0.709      ;
; 0.453  ; pci_controller:b2v_inst1|cmd[0]                ; pci_controller:b2v_inst1|ST.ST_READCS                                                                                ; I_CLK        ; I_CLK       ; 0.000        ; 0.071      ; 0.710      ;
; 0.455  ; pci_controller:b2v_inst1|cmd[0]                ; pci_controller:b2v_inst1|ST.ST_READIO                                                                                ; I_CLK        ; I_CLK       ; 0.000        ; 0.071      ; 0.712      ;
; 0.459  ; pci_controller:b2v_inst1|ST.ST_DECODED         ; pci_controller:b2v_inst1|ST.ST_SUSTAIN                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.071      ; 0.716      ;
; 0.461  ; pci_controller:b2v_inst1|cmd[0]                ; pci_controller:b2v_inst1|ST.ST_WRITEIO                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.071      ; 0.718      ;
; 0.464  ; pci_controller:b2v_inst1|cmd[0]                ; pci_controller:b2v_inst1|ST.ST_WRITECS                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.071      ; 0.721      ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'I_CLK_DEV'                                                                                                                                                                                                             ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.411 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_waddr[1]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_waddr[2]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_waddr[3]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|strb_rx_en             ; com_controller:b2v_inst|strb_rx_en                                                                                   ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|rx_shift_en            ; com_controller:b2v_inst|rx_shift_en                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.669      ;
; 0.412 ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|TSR_COM1[10]                                                                                 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; com_controller:b2v_inst|TSR_COM1[0]            ; com_controller:b2v_inst|TSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|brk_dtd_iflag                                                                                ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|fifo_rx_int_trig_iflag                                                                       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.669      ;
; 0.416 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.674      ;
; 0.417 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.674      ;
; 0.432 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.427      ; 1.081      ;
; 0.435 ; com_controller:b2v_inst|brk_dtd_cntr[7]        ; com_controller:b2v_inst|brk_dtd_cntr[7]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.692      ;
; 0.435 ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; com_controller:b2v_inst|rx_timeout_cntr[5]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.693      ;
; 0.437 ; com_controller:b2v_inst|strb_cntr_rx[20]       ; com_controller:b2v_inst|strb_cntr_rx[20]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.694      ;
; 0.444 ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.702      ;
; 0.448 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.427      ; 1.097      ;
; 0.451 ; com_controller:b2v_inst|strb_cntr_tx[20]       ; com_controller:b2v_inst|strb_cntr_tx[20]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.708      ;
; 0.469 ; com_controller:b2v_inst|rx_in[1]               ; com_controller:b2v_inst|RSR_COM1[10]                                                                                 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.726      ;
; 0.568 ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|TSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.089      ; 0.843      ;
; 0.585 ; com_controller:b2v_inst|RSR_COM1[7]            ; com_controller:b2v_inst|RSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.842      ;
; 0.585 ; com_controller:b2v_inst|RSR_COM1[2]            ; com_controller:b2v_inst|RSR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.842      ;
; 0.586 ; com_controller:b2v_inst|RSR_COM1[9]            ; com_controller:b2v_inst|RSR_COM1[8]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.843      ;
; 0.587 ; com_controller:b2v_inst|RSR_COM1[8]            ; com_controller:b2v_inst|RSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.844      ;
; 0.632 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|TSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.889      ;
; 0.637 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|TSR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.894      ;
; 0.646 ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; com_controller:b2v_inst|rx_timeout_cntr[1]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.904      ;
; 0.648 ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; com_controller:b2v_inst|rx_timeout_cntr[2]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.906      ;
; 0.649 ; com_controller:b2v_inst|strb_cntr_tx[7]        ; com_controller:b2v_inst|strb_cntr_tx[7]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.907      ;
; 0.653 ; com_controller:b2v_inst|strb_cntr_tx[1]        ; com_controller:b2v_inst|strb_cntr_tx[1]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.911      ;
; 0.653 ; com_controller:b2v_inst|brk_dtd_cntr[4]        ; com_controller:b2v_inst|brk_dtd_cntr[4]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.910      ;
; 0.653 ; com_controller:b2v_inst|brk_dtd_cntr[5]        ; com_controller:b2v_inst|brk_dtd_cntr[5]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.910      ;
; 0.653 ; com_controller:b2v_inst|brk_dtd_cntr[6]        ; com_controller:b2v_inst|brk_dtd_cntr[6]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.910      ;
; 0.653 ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; com_controller:b2v_inst|rx_timeout_cntr[4]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.911      ;
; 0.653 ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.911      ;
; 0.654 ; com_controller:b2v_inst|strb_cntr_tx[6]        ; com_controller:b2v_inst|strb_cntr_tx[6]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.912      ;
; 0.655 ; com_controller:b2v_inst|strb_cntr_rx[19]       ; com_controller:b2v_inst|strb_cntr_rx[19]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.912      ;
; 0.656 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.914      ;
; 0.662 ; com_controller:b2v_inst|strb_cntr_rx[16]       ; com_controller:b2v_inst|strb_cntr_rx[16]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.919      ;
; 0.663 ; com_controller:b2v_inst|strb_cntr_tx[5]        ; com_controller:b2v_inst|strb_cntr_tx[5]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.921      ;
; 0.663 ; com_controller:b2v_inst|strb_cntr_tx[9]        ; com_controller:b2v_inst|strb_cntr_tx[9]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.921      ;
; 0.663 ; com_controller:b2v_inst|strb_cntr_rx[6]        ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.920      ;
; 0.663 ; com_controller:b2v_inst|strb_cntr_rx[17]       ; com_controller:b2v_inst|strb_cntr_rx[17]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.920      ;
; 0.664 ; com_controller:b2v_inst|strb_cntr_rx[9]        ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.921      ;
; 0.665 ; com_controller:b2v_inst|strb_cntr_tx[13]       ; com_controller:b2v_inst|strb_cntr_tx[13]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.922      ;
; 0.665 ; com_controller:b2v_inst|strb_cntr_rx[13]       ; com_controller:b2v_inst|strb_cntr_rx[13]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.922      ;
; 0.666 ; com_controller:b2v_inst|strb_cntr_tx[3]        ; com_controller:b2v_inst|strb_cntr_tx[3]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.924      ;
; 0.666 ; com_controller:b2v_inst|strb_cntr_tx[11]       ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.923      ;
; 0.666 ; com_controller:b2v_inst|strb_cntr_tx[15]       ; com_controller:b2v_inst|strb_cntr_tx[15]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.923      ;
; 0.666 ; com_controller:b2v_inst|strb_cntr_rx[11]       ; com_controller:b2v_inst|strb_cntr_rx[11]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.923      ;
; 0.667 ; com_controller:b2v_inst|strb_cntr_rx[3]        ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.924      ;
; 0.668 ; com_controller:b2v_inst|strb_cntr_tx[8]        ; com_controller:b2v_inst|strb_cntr_tx[8]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.926      ;
; 0.668 ; com_controller:b2v_inst|strb_cntr_tx[10]       ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.925      ;
; 0.668 ; com_controller:b2v_inst|strb_cntr_tx[16]       ; com_controller:b2v_inst|strb_cntr_tx[16]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.925      ;
; 0.668 ; com_controller:b2v_inst|strb_cntr_rx[1]        ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.925      ;
; 0.668 ; com_controller:b2v_inst|strb_cntr_rx[10]       ; com_controller:b2v_inst|strb_cntr_rx[10]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.925      ;
; 0.668 ; com_controller:b2v_inst|RSR_COM1[10]           ; com_controller:b2v_inst|RSR_COM1[9]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.925      ;
; 0.668 ; com_controller:b2v_inst|brk_dtd_cntr[1]        ; com_controller:b2v_inst|brk_dtd_cntr[1]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.925      ;
; 0.668 ; com_controller:b2v_inst|brk_dtd_cntr[3]        ; com_controller:b2v_inst|brk_dtd_cntr[3]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.925      ;
; 0.669 ; com_controller:b2v_inst|strb_cntr_tx[4]        ; com_controller:b2v_inst|strb_cntr_tx[4]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.927      ;
; 0.669 ; com_controller:b2v_inst|strb_cntr_tx[12]       ; com_controller:b2v_inst|strb_cntr_tx[12]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.926      ;
; 0.669 ; com_controller:b2v_inst|strb_cntr_tx[17]       ; com_controller:b2v_inst|strb_cntr_tx[17]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.926      ;
; 0.669 ; com_controller:b2v_inst|strb_cntr_tx[19]       ; com_controller:b2v_inst|strb_cntr_tx[19]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.926      ;
; 0.669 ; com_controller:b2v_inst|strb_cntr_rx[8]        ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.926      ;
; 0.669 ; com_controller:b2v_inst|strb_cntr_rx[12]       ; com_controller:b2v_inst|strb_cntr_rx[12]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.926      ;
; 0.669 ; com_controller:b2v_inst|RSR_COM1[5]            ; com_controller:b2v_inst|RSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.926      ;
; 0.670 ; com_controller:b2v_inst|strb_cntr_tx[2]        ; com_controller:b2v_inst|strb_cntr_tx[2]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.928      ;
; 0.670 ; com_controller:b2v_inst|strb_cntr_tx[14]       ; com_controller:b2v_inst|strb_cntr_tx[14]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.927      ;
; 0.670 ; com_controller:b2v_inst|strb_cntr_rx[4]        ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.927      ;
; 0.670 ; com_controller:b2v_inst|strb_cntr_rx[14]       ; com_controller:b2v_inst|strb_cntr_rx[14]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.927      ;
; 0.670 ; com_controller:b2v_inst|RSR_COM1[6]            ; com_controller:b2v_inst|RSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.927      ;
; 0.670 ; com_controller:b2v_inst|RSR_COM1[4]            ; com_controller:b2v_inst|RSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.927      ;
; 0.671 ; com_controller:b2v_inst|strb_cntr_tx[0]        ; com_controller:b2v_inst|strb_cntr_tx[0]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.929      ;
; 0.671 ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|TSR_COM1[8]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.089      ; 0.946      ;
; 0.671 ; com_controller:b2v_inst|strb_cntr_rx[2]        ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.928      ;
; 0.671 ; com_controller:b2v_inst|brk_dtd_cntr[2]        ; com_controller:b2v_inst|brk_dtd_cntr[2]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.928      ;
; 0.671 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.929      ;
; 0.672 ; com_controller:b2v_inst|strb_cntr_tx[18]       ; com_controller:b2v_inst|strb_cntr_tx[18]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.929      ;
; 0.672 ; com_controller:b2v_inst|strb_cntr_rx[5]        ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.929      ;
; 0.672 ; com_controller:b2v_inst|strb_cntr_rx[7]        ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.929      ;
; 0.672 ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; com_controller:b2v_inst|rx_timeout_cntr[0]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 0.930      ;
; 0.686 ; com_controller:b2v_inst|strb_cntr_rx[0]        ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.943      ;
; 0.688 ; com_controller:b2v_inst|strb_cntr_rx[15]       ; com_controller:b2v_inst|strb_cntr_rx[15]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.945      ;
; 0.690 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|TSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.947      ;
; 0.694 ; com_controller:b2v_inst|brk_dtd_cntr[0]        ; com_controller:b2v_inst|brk_dtd_cntr[0]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.951      ;
; 0.699 ; com_controller:b2v_inst|TSR_COM1[0]            ; com_controller:b2v_inst|rx_in[0]                                                                                     ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.956      ;
; 0.703 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|TSR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.960      ;
; 0.716 ; com_controller:b2v_inst|strb_cntr_rx[17]       ; com_controller:b2v_inst|strb_rx                                                                                      ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.973      ;
; 0.728 ; com_controller:b2v_inst|RSR_COM1[3]            ; com_controller:b2v_inst|RSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 0.985      ;
; 0.752 ; com_controller:b2v_inst|RSR_COM1[3]            ; com_controller:b2v_inst|RSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 1.009      ;
; 0.798 ; com_controller:b2v_inst|CTS_in[0]              ; com_controller:b2v_inst|CTS_in[1]                                                                                    ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 1.056      ;
; 0.809 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|TSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.071      ; 1.066      ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'I_CLK_DEV'                                                                                                                            ;
+-------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.643 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.501     ; 5.794      ;
; 1.662 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.501     ; 5.775      ;
; 1.674 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.499     ; 5.765      ;
; 1.687 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.499     ; 5.752      ;
; 1.714 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.500     ; 5.724      ;
; 1.805 ; pci_controller:b2v_inst1|BAR_0_DEV1[10] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.499     ; 5.634      ;
; 1.841 ; pci_controller:b2v_inst1|O_ADDR[11]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.499     ; 5.598      ;
; 1.847 ; pci_controller:b2v_inst1|O_ADDR[9]      ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.499     ; 5.592      ;
; 1.847 ; pci_controller:b2v_inst1|BAR_0_DEV1[28] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.500     ; 5.591      ;
; 1.867 ; pci_controller:b2v_inst1|BAR_0_DEV1[15] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.501     ; 5.570      ;
; 1.889 ; pci_controller:b2v_inst1|O_ADDR[28]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.500     ; 5.549      ;
; 1.909 ; pci_controller:b2v_inst1|BAR_0_DEV1[25] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.527      ;
; 1.935 ; pci_controller:b2v_inst1|ST.ST_WRITEIO  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.497     ; 5.506      ;
; 1.961 ; pci_controller:b2v_inst1|BAR_0_DEV1[11] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.499     ; 5.478      ;
; 1.979 ; pci_controller:b2v_inst1|O_ADDR[8]      ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.499     ; 5.460      ;
; 1.986 ; pci_controller:b2v_inst1|O_ADDR[10]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.499     ; 5.453      ;
; 1.994 ; pci_controller:b2v_inst1|O_ADDR[12]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.442      ;
; 1.996 ; pci_controller:b2v_inst1|O_ADDR[14]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.440      ;
; 2.012 ; pci_controller:b2v_inst1|BAR_0_DEV1[24] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.500     ; 5.426      ;
; 2.023 ; pci_controller:b2v_inst1|BAR_0_DEV1[13] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.501     ; 5.414      ;
; 2.100 ; pci_controller:b2v_inst1|O_ADDR[24]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.336      ;
; 2.104 ; pci_controller:b2v_inst1|O_ADDR[25]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.332      ;
; 2.107 ; pci_controller:b2v_inst1|O_ADDR[26]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.329      ;
; 2.107 ; pci_controller:b2v_inst1|BAR_0_DEV1[26] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.329      ;
; 2.114 ; pci_controller:b2v_inst1|O_ADDR[27]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.322      ;
; 2.125 ; pci_controller:b2v_inst1|ST.ST_READIO   ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.497     ; 5.316      ;
; 2.126 ; pci_controller:b2v_inst1|BAR_0_DEV1[29] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.500     ; 5.312      ;
; 2.180 ; pci_controller:b2v_inst1|O_ADDR[15]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.256      ;
; 2.191 ; pci_controller:b2v_inst1|BAR_0_DEV1[31] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.500     ; 5.247      ;
; 2.198 ; pci_controller:b2v_inst1|BAR_0_DEV1[16] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.238      ;
; 2.215 ; pci_controller:b2v_inst1|BAR_0_DEV1[27] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.221      ;
; 2.219 ; pci_controller:b2v_inst1|ST.ST_DECODED  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.497     ; 5.222      ;
; 2.244 ; pci_controller:b2v_inst1|BAR_0_DEV1[30] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.192      ;
; 2.248 ; pci_controller:b2v_inst1|BAR_0_DEV1[17] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.188      ;
; 2.263 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.188      ;
; 2.263 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.188      ;
; 2.279 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.174      ;
; 2.279 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.174      ;
; 2.282 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.169      ;
; 2.282 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.169      ;
; 2.286 ; pci_controller:b2v_inst1|O_ADDR[22]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.150      ;
; 2.287 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.166      ;
; 2.287 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.166      ;
; 2.305 ; pci_controller:b2v_inst1|O_ADDR[23]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.131      ;
; 2.331 ; pci_controller:b2v_inst1|O_ADDR[13]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.502     ; 5.105      ;
; 2.334 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.118      ;
; 2.334 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.118      ;
; 2.366 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.085      ;
; 2.366 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.085      ;
; 2.366 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.085      ;
; 2.366 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.085      ;
; 2.366 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.085      ;
; 2.366 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.085      ;
; 2.366 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.085      ;
; 2.366 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.085      ;
; 2.366 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.085      ;
; 2.366 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.085      ;
; 2.371 ; pci_controller:b2v_inst1|O_ADDR[30]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.500     ; 5.067      ;
; 2.378 ; pci_controller:b2v_inst1|BAR_0_DEV1[20] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.501     ; 5.059      ;
; 2.385 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.066      ;
; 2.385 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.066      ;
; 2.385 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.066      ;
; 2.385 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.066      ;
; 2.385 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.066      ;
; 2.385 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.066      ;
; 2.385 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.066      ;
; 2.385 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.066      ;
; 2.385 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.066      ;
; 2.385 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.487     ; 5.066      ;
; 2.397 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.056      ;
; 2.397 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.056      ;
; 2.397 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.056      ;
; 2.397 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.056      ;
; 2.397 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.056      ;
; 2.397 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.056      ;
; 2.397 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.056      ;
; 2.397 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.056      ;
; 2.397 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.056      ;
; 2.397 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.056      ;
; 2.410 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.043      ;
; 2.410 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.043      ;
; 2.410 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.043      ;
; 2.410 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.043      ;
; 2.410 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.043      ;
; 2.410 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.043      ;
; 2.410 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.043      ;
; 2.410 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.043      ;
; 2.410 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.043      ;
; 2.410 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.043      ;
; 2.425 ; pci_controller:b2v_inst1|BAR_0_DEV1[10] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.028      ;
; 2.425 ; pci_controller:b2v_inst1|BAR_0_DEV1[10] ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.485     ; 5.028      ;
; 2.437 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.015      ;
; 2.437 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.015      ;
; 2.437 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.015      ;
; 2.437 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.015      ;
; 2.437 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.015      ;
; 2.437 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.015      ;
; 2.437 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.015      ;
; 2.437 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.015      ;
; 2.437 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.486     ; 5.015      ;
+-------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'I_CLK_DEV'                                                                                                                           ;
+-------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.719 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|rx_shift_en            ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 1.992      ;
; 1.755 ; com_controller:b2v_inst|rx_shift_en   ; com_controller:b2v_inst|strb_rx_en             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.072      ; 2.013      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[10]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[12]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[13]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[14]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[15]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[16]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[17]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[18]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[19]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[20]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[11]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.341 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_rx                ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.614      ;
; 2.645 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[0]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.918      ;
; 2.645 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[1]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.918      ;
; 2.645 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[2]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.918      ;
; 2.645 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[3]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.918      ;
; 2.645 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[4]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.918      ;
; 2.645 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[5]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.918      ;
; 2.645 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[6]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.918      ;
; 2.645 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[7]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.918      ;
; 2.645 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[8]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.918      ;
; 2.645 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[9]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 2.918      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[10]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[12]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[13]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[14]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[15]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[16]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[17]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[18]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[19]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[20]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[11]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 2.905 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_rx                ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.178      ;
; 3.209 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[0]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.482      ;
; 3.209 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[1]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.482      ;
; 3.209 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[2]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.482      ;
; 3.209 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[3]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.482      ;
; 3.209 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[4]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.482      ;
; 3.209 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[5]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.482      ;
; 3.209 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[6]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.482      ;
; 3.209 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[7]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.482      ;
; 3.209 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[8]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.482      ;
; 3.209 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[9]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.087      ; 3.482      ;
; 4.725 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.008     ; 3.013      ;
; 4.725 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.008     ; 3.013      ;
; 4.725 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.008     ; 3.013      ;
; 4.725 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.008     ; 3.013      ;
; 4.725 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.008     ; 3.013      ;
; 4.725 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.008     ; 3.013      ;
; 4.725 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.008     ; 3.013      ;
; 4.725 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.008     ; 3.013      ;
; 4.725 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.008     ; 3.013      ;
; 4.725 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.008     ; 3.013      ;
; 4.864 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.009     ; 3.151      ;
; 4.864 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.009     ; 3.151      ;
; 4.895 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.021     ; 3.170      ;
; 4.920 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.028     ; 3.188      ;
; 4.982 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.027     ; 3.251      ;
; 5.064 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.012     ; 3.348      ;
; 5.064 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.012     ; 3.348      ;
; 5.064 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.012     ; 3.348      ;
; 5.064 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.012     ; 3.348      ;
; 5.064 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.012     ; 3.348      ;
; 5.064 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.012     ; 3.348      ;
; 5.064 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.012     ; 3.348      ;
; 5.064 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.012     ; 3.348      ;
; 5.064 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.012     ; 3.348      ;
; 5.064 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.012     ; 3.348      ;
; 5.195 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.478      ;
; 5.195 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.478      ;
; 5.236 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.519      ;
; 5.236 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.519      ;
; 5.236 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.519      ;
; 5.236 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.519      ;
; 5.236 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.519      ;
; 5.236 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.519      ;
; 5.236 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.519      ;
; 5.236 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.519      ;
; 5.236 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.519      ;
; 5.236 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.013     ; 3.519      ;
; 5.375 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.014     ; 3.657      ;
; 5.375 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.014     ; 3.657      ;
; 5.383 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.021     ; 3.658      ;
; 5.437 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.727      ;
; 5.437 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.727      ;
; 5.437 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.727      ;
; 5.437 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.727      ;
; 5.437 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.727      ;
; 5.437 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.727      ;
; 5.437 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.727      ;
; 5.437 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.727      ;
; 5.437 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.727      ;
; 5.437 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.727      ;
; 5.449 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.739      ;
; 5.449 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.739      ;
; 5.449 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.739      ;
; 5.449 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -2.006     ; 3.739      ;
+-------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'I_CLK_DEV'                                                                                                                                                  ;
+-------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------------------------------------------------------------------------+
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.613 ; 9.848        ; 0.235          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.734 ; 9.922        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[7]                                                                                  ;
; 9.734 ; 9.922        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[8]                                                                                  ;
; 9.734 ; 9.922        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[9]                                                                                  ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]                                                                        ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[1]                                                                             ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[2]                                                                             ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[3]                                                                             ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_shift_en                                                                                  ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[0]                                                                           ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[1]                                                                           ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[2]                                                                           ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[3]                                                                           ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[4]                                                                           ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[5]                                                                           ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[0]                                                                              ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[1]                                                                              ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[2]                                                                              ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[3]                                                                              ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[4]                                                                              ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[5]                                                                              ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[6]                                                                              ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[7]                                                                              ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[8]                                                                              ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[9]                                                                              ;
; 9.736 ; 9.924        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_tx                                                                                      ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|CTS_in[0]                                                                                    ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|CTS_in[1]                                                                                    ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~1                                                                               ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~2                                                                               ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~3                                                                               ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~4                                                                               ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~5                                                                               ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~6                                                                               ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~7                                                                               ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~8                                                                               ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[0]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[10]                                                                                 ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[1]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[2]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[3]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[4]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[5]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[6]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[7]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[8]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[9]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[0]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[10]                                                                                 ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[11]                                                                                 ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[1]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[2]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[3]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[4]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[5]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[0]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[1]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[2]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[3]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[4]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[5]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[6]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[7]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_iflag                                                                                ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_int_trig_iflag                                                                       ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|frame_err                                                                                    ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|par_err                                                                                      ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_in[0]                                                                                     ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_in[1]                                                                                     ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[10]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[11]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[12]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[13]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[14]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[15]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[16]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[17]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[18]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[19]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[20]                                                                             ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ;
; 9.737 ; 9.925        ; 0.188          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ;
+-------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'I_CLK'                                                                                                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; 14.598 ; 14.833       ; 0.235          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 14.599 ; 14.834       ; 0.235          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 14.599 ; 14.834       ; 0.235          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_we_reg       ;
; 14.601 ; 14.836       ; 0.235          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 14.618 ; 14.853       ; 0.235          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 14.726 ; 14.914       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ;
; 14.726 ; 14.914       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[3]                                                                                  ;
; 14.726 ; 14.914       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[7]                                                                                  ;
; 14.726 ; 14.914       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[0]                                                                                  ;
; 14.726 ; 14.914       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[2]                                                                                  ;
; 14.726 ; 14.914       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[3]                                                                                  ;
; 14.726 ; 14.914       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[4]                                                                                  ;
; 14.726 ; 14.914       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[6]                                                                                  ;
; 14.726 ; 14.914       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[7]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[0]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[1]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[4]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[5]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[6]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[0]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[1]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[2]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[3]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[6]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[7]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|FIFO_TX_COM1~0                                                                               ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[5]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[6]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[2]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[4]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[5]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[6]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[7]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[1]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[2]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[3]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[4]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[0]                                                                                      ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[1]                                                                                      ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[2]                                                                                      ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[3]                                                                                      ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[4]                                                                                      ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[5]                                                                                      ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[6]                                                                                      ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[7]                                                                                      ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_DEVRDY                                                                                     ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[0]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[1]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[2]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[3]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[4]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[5]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[6]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[7]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[0]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[1]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[2]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[3]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[4]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[5]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[6]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[7]                                                                                  ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|strb_tx_en                                                                                   ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[0]                                                                               ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[10]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[11]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[12]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[13]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[14]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[15]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[20]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[21]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[22]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[23]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[24]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[28]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[29]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[31]                                                                              ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[3]                                                                               ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[4]                                                                               ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[5]                                                                               ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[6]                                                                               ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[7]                                                                               ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[8]                                                                               ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[9]                                                                               ;
; 14.727 ; 14.915       ; 0.188          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_1_DEV1[0]                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 7.947 ; 8.315 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 4.778 ; 5.150 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 5.982 ; 6.255 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 4.964 ; 5.328 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 4.804 ; 5.187 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 5.020 ; 5.301 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 4.873 ; 5.133 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 4.782 ; 5.106 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 4.877 ; 5.236 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 6.240 ; 6.618 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 6.636 ; 7.058 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 7.321 ; 7.767 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 7.339 ; 7.729 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 7.431 ; 7.838 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 7.344 ; 7.702 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 7.374 ; 7.730 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 6.704 ; 7.123 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 7.947 ; 8.315 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 6.899 ; 7.310 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 7.327 ; 7.569 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 7.727 ; 8.082 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 7.767 ; 8.162 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 6.581 ; 6.994 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 7.410 ; 7.771 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 6.917 ; 7.258 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 7.007 ; 7.267 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 7.218 ; 7.579 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 7.269 ; 7.626 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 7.156 ; 7.500 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 6.868 ; 7.216 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 6.519 ; 6.909 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 7.058 ; 7.202 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 7.338 ; 7.623 ; Rise       ; I_CLK           ;
; I_CBE[*]   ; I_CLK      ; 7.336 ; 7.812 ; Rise       ; I_CLK           ;
;  I_CBE[0]  ; I_CLK      ; 7.145 ; 7.530 ; Rise       ; I_CLK           ;
;  I_CBE[1]  ; I_CLK      ; 7.336 ; 7.812 ; Rise       ; I_CLK           ;
;  I_CBE[2]  ; I_CLK      ; 7.107 ; 7.495 ; Rise       ; I_CLK           ;
;  I_CBE[3]  ; I_CLK      ; 7.185 ; 7.607 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK      ; 2.874 ; 3.246 ; Rise       ; I_CLK           ;
; I_IDSEL    ; I_CLK      ; 5.128 ; 5.391 ; Rise       ; I_CLK           ;
; _I_FRAME   ; I_CLK      ; 6.716 ; 7.052 ; Rise       ; I_CLK           ;
; _I_RESET   ; I_CLK      ; 3.392 ; 3.834 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK_DEV  ; 4.698 ; 5.086 ; Rise       ; I_CLK_DEV       ;
; I_RX       ; I_CLK_DEV  ; 4.323 ; 4.677 ; Rise       ; I_CLK_DEV       ;
; _I_RESET   ; I_CLK_DEV  ; 7.379 ; 7.748 ; Rise       ; I_CLK_DEV       ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; -1.673 ; -2.022 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; -2.842 ; -3.217 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; -3.628 ; -3.985 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; -2.583 ; -2.966 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; -3.179 ; -3.510 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; -1.813 ; -2.161 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; -2.053 ; -2.384 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; -2.588 ; -2.944 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; -2.448 ; -2.771 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; -1.805 ; -2.174 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; -2.007 ; -2.370 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; -2.052 ; -2.429 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; -1.860 ; -2.238 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; -3.359 ; -3.722 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; -2.345 ; -2.656 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; -3.035 ; -3.401 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; -2.689 ; -3.093 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; -2.855 ; -3.259 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; -1.876 ; -2.235 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; -1.808 ; -2.139 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; -2.744 ; -3.106 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; -2.453 ; -2.837 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; -1.673 ; -2.060 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; -1.934 ; -2.274 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; -2.553 ; -2.918 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; -2.854 ; -3.128 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; -2.385 ; -2.770 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; -1.903 ; -2.262 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; -2.822 ; -3.151 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; -2.525 ; -2.845 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; -1.700 ; -2.022 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; -2.677 ; -2.929 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; -2.979 ; -3.264 ; Rise       ; I_CLK           ;
; I_CBE[*]   ; I_CLK      ; -2.094 ; -2.449 ; Rise       ; I_CLK           ;
;  I_CBE[0]  ; I_CLK      ; -2.132 ; -2.449 ; Rise       ; I_CLK           ;
;  I_CBE[1]  ; I_CLK      ; -2.094 ; -2.503 ; Rise       ; I_CLK           ;
;  I_CBE[2]  ; I_CLK      ; -2.634 ; -2.961 ; Rise       ; I_CLK           ;
;  I_CBE[3]  ; I_CLK      ; -2.216 ; -2.538 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK      ; -2.365 ; -2.741 ; Rise       ; I_CLK           ;
; I_IDSEL    ; I_CLK      ; -4.578 ; -4.829 ; Rise       ; I_CLK           ;
; _I_FRAME   ; I_CLK      ; -2.101 ; -2.492 ; Rise       ; I_CLK           ;
; _I_RESET   ; I_CLK      ; -2.843 ; -3.238 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK_DEV  ; -3.959 ; -4.328 ; Rise       ; I_CLK_DEV       ;
; I_RX       ; I_CLK_DEV  ; -3.601 ; -3.937 ; Rise       ; I_CLK_DEV       ;
; _I_RESET   ; I_CLK_DEV  ; -4.596 ; -4.925 ; Rise       ; I_CLK_DEV       ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IO_AD[*]      ; I_CLK      ; 9.923  ; 9.965  ; Rise       ; I_CLK           ;
;  IO_AD[0]     ; I_CLK      ; 8.600  ; 8.509  ; Rise       ; I_CLK           ;
;  IO_AD[1]     ; I_CLK      ; 8.792  ; 8.711  ; Rise       ; I_CLK           ;
;  IO_AD[2]     ; I_CLK      ; 9.316  ; 9.328  ; Rise       ; I_CLK           ;
;  IO_AD[3]     ; I_CLK      ; 9.040  ; 9.067  ; Rise       ; I_CLK           ;
;  IO_AD[4]     ; I_CLK      ; 7.956  ; 7.892  ; Rise       ; I_CLK           ;
;  IO_AD[5]     ; I_CLK      ; 9.191  ; 9.116  ; Rise       ; I_CLK           ;
;  IO_AD[6]     ; I_CLK      ; 8.427  ; 8.371  ; Rise       ; I_CLK           ;
;  IO_AD[7]     ; I_CLK      ; 7.621  ; 7.612  ; Rise       ; I_CLK           ;
;  IO_AD[8]     ; I_CLK      ; 9.923  ; 9.965  ; Rise       ; I_CLK           ;
;  IO_AD[9]     ; I_CLK      ; 8.793  ; 8.731  ; Rise       ; I_CLK           ;
;  IO_AD[10]    ; I_CLK      ; 8.198  ; 8.196  ; Rise       ; I_CLK           ;
;  IO_AD[11]    ; I_CLK      ; 9.445  ; 9.298  ; Rise       ; I_CLK           ;
;  IO_AD[12]    ; I_CLK      ; 8.767  ; 8.728  ; Rise       ; I_CLK           ;
;  IO_AD[13]    ; I_CLK      ; 9.028  ; 9.040  ; Rise       ; I_CLK           ;
;  IO_AD[14]    ; I_CLK      ; 9.046  ; 8.913  ; Rise       ; I_CLK           ;
;  IO_AD[15]    ; I_CLK      ; 9.378  ; 9.243  ; Rise       ; I_CLK           ;
;  IO_AD[16]    ; I_CLK      ; 8.177  ; 8.170  ; Rise       ; I_CLK           ;
;  IO_AD[17]    ; I_CLK      ; 7.934  ; 7.876  ; Rise       ; I_CLK           ;
;  IO_AD[18]    ; I_CLK      ; 7.592  ; 7.480  ; Rise       ; I_CLK           ;
;  IO_AD[19]    ; I_CLK      ; 8.574  ; 8.485  ; Rise       ; I_CLK           ;
;  IO_AD[20]    ; I_CLK      ; 7.602  ; 7.522  ; Rise       ; I_CLK           ;
;  IO_AD[21]    ; I_CLK      ; 8.538  ; 8.424  ; Rise       ; I_CLK           ;
;  IO_AD[22]    ; I_CLK      ; 8.229  ; 8.142  ; Rise       ; I_CLK           ;
;  IO_AD[23]    ; I_CLK      ; 9.616  ; 9.648  ; Rise       ; I_CLK           ;
;  IO_AD[24]    ; I_CLK      ; 8.720  ; 8.633  ; Rise       ; I_CLK           ;
;  IO_AD[25]    ; I_CLK      ; 7.946  ; 7.864  ; Rise       ; I_CLK           ;
;  IO_AD[26]    ; I_CLK      ; 8.644  ; 8.560  ; Rise       ; I_CLK           ;
;  IO_AD[27]    ; I_CLK      ; 8.243  ; 8.151  ; Rise       ; I_CLK           ;
;  IO_AD[28]    ; I_CLK      ; 7.941  ; 7.825  ; Rise       ; I_CLK           ;
;  IO_AD[29]    ; I_CLK      ; 8.561  ; 8.526  ; Rise       ; I_CLK           ;
;  IO_AD[30]    ; I_CLK      ; 9.565  ; 9.595  ; Rise       ; I_CLK           ;
;  IO_AD[31]    ; I_CLK      ; 8.357  ; 8.252  ; Rise       ; I_CLK           ;
; O_DEV0BAR4SEL ; I_CLK      ; 10.792 ; 10.620 ; Rise       ; I_CLK           ;
; O_DEV1BAR1SEL ; I_CLK      ; 10.982 ; 10.855 ; Rise       ; I_CLK           ;
; O_DTR         ; I_CLK      ; 6.822  ; 6.856  ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK      ; 10.855 ; 10.919 ; Rise       ; I_CLK           ;
; _O_DEVSEL     ; I_CLK      ; 9.636  ; 9.594  ; Rise       ; I_CLK           ;
; _O_TRDY       ; I_CLK      ; 8.123  ; 8.076  ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK_DEV  ; 8.289  ; 8.304  ; Rise       ; I_CLK_DEV       ;
; O_TX          ; I_CLK_DEV  ; 3.995  ; 4.022  ; Rise       ; I_CLK_DEV       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]      ; I_CLK      ; 6.159 ; 6.157 ; Rise       ; I_CLK           ;
;  IO_AD[0]     ; I_CLK      ; 7.290 ; 7.324 ; Rise       ; I_CLK           ;
;  IO_AD[1]     ; I_CLK      ; 7.305 ; 7.288 ; Rise       ; I_CLK           ;
;  IO_AD[2]     ; I_CLK      ; 7.806 ; 7.881 ; Rise       ; I_CLK           ;
;  IO_AD[3]     ; I_CLK      ; 7.183 ; 7.221 ; Rise       ; I_CLK           ;
;  IO_AD[4]     ; I_CLK      ; 6.957 ; 6.925 ; Rise       ; I_CLK           ;
;  IO_AD[5]     ; I_CLK      ; 7.362 ; 7.271 ; Rise       ; I_CLK           ;
;  IO_AD[6]     ; I_CLK      ; 6.721 ; 6.693 ; Rise       ; I_CLK           ;
;  IO_AD[7]     ; I_CLK      ; 6.762 ; 6.797 ; Rise       ; I_CLK           ;
;  IO_AD[8]     ; I_CLK      ; 8.613 ; 8.778 ; Rise       ; I_CLK           ;
;  IO_AD[9]     ; I_CLK      ; 7.308 ; 7.310 ; Rise       ; I_CLK           ;
;  IO_AD[10]    ; I_CLK      ; 6.560 ; 6.596 ; Rise       ; I_CLK           ;
;  IO_AD[11]    ; I_CLK      ; 7.536 ; 7.471 ; Rise       ; I_CLK           ;
;  IO_AD[12]    ; I_CLK      ; 6.855 ; 6.895 ; Rise       ; I_CLK           ;
;  IO_AD[13]    ; I_CLK      ; 6.773 ; 6.806 ; Rise       ; I_CLK           ;
;  IO_AD[14]    ; I_CLK      ; 7.219 ; 7.149 ; Rise       ; I_CLK           ;
;  IO_AD[15]    ; I_CLK      ; 7.321 ; 7.215 ; Rise       ; I_CLK           ;
;  IO_AD[16]    ; I_CLK      ; 6.663 ; 6.667 ; Rise       ; I_CLK           ;
;  IO_AD[17]    ; I_CLK      ; 6.159 ; 6.157 ; Rise       ; I_CLK           ;
;  IO_AD[18]    ; I_CLK      ; 6.974 ; 6.900 ; Rise       ; I_CLK           ;
;  IO_AD[19]    ; I_CLK      ; 6.355 ; 6.311 ; Rise       ; I_CLK           ;
;  IO_AD[20]    ; I_CLK      ; 6.337 ; 6.408 ; Rise       ; I_CLK           ;
;  IO_AD[21]    ; I_CLK      ; 6.689 ; 6.620 ; Rise       ; I_CLK           ;
;  IO_AD[22]    ; I_CLK      ; 6.443 ; 6.413 ; Rise       ; I_CLK           ;
;  IO_AD[23]    ; I_CLK      ; 7.410 ; 7.487 ; Rise       ; I_CLK           ;
;  IO_AD[24]    ; I_CLK      ; 6.479 ; 6.415 ; Rise       ; I_CLK           ;
;  IO_AD[25]    ; I_CLK      ; 7.212 ; 7.130 ; Rise       ; I_CLK           ;
;  IO_AD[26]    ; I_CLK      ; 7.063 ; 7.040 ; Rise       ; I_CLK           ;
;  IO_AD[27]    ; I_CLK      ; 6.447 ; 6.459 ; Rise       ; I_CLK           ;
;  IO_AD[28]    ; I_CLK      ; 6.576 ; 6.591 ; Rise       ; I_CLK           ;
;  IO_AD[29]    ; I_CLK      ; 6.321 ; 6.311 ; Rise       ; I_CLK           ;
;  IO_AD[30]    ; I_CLK      ; 7.782 ; 7.866 ; Rise       ; I_CLK           ;
;  IO_AD[31]    ; I_CLK      ; 6.924 ; 6.889 ; Rise       ; I_CLK           ;
; O_DEV0BAR4SEL ; I_CLK      ; 7.690 ; 7.609 ; Rise       ; I_CLK           ;
; O_DEV1BAR1SEL ; I_CLK      ; 7.431 ; 7.394 ; Rise       ; I_CLK           ;
; O_DTR         ; I_CLK      ; 6.657 ; 6.691 ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK      ; 7.059 ; 7.022 ; Rise       ; I_CLK           ;
; _O_DEVSEL     ; I_CLK      ; 8.833 ; 8.872 ; Rise       ; I_CLK           ;
; _O_TRDY       ; I_CLK      ; 7.210 ; 7.120 ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK_DEV  ; 7.188 ; 7.251 ; Rise       ; I_CLK_DEV       ;
; O_TX          ; I_CLK_DEV  ; 3.557 ; 3.584 ; Rise       ; I_CLK_DEV       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 8.612  ; 8.612  ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 8.612  ; 8.612  ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 8.612  ; 8.612  ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 8.923  ; 8.923  ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 8.923  ; 8.923  ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 9.214  ; 9.214  ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 9.489  ; 9.489  ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 9.489  ; 9.489  ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 9.499  ; 9.499  ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 9.219  ; 9.219  ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 9.229  ; 9.229  ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 9.252  ; 9.252  ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 9.262  ; 9.262  ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 9.761  ; 9.761  ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 9.267  ; 9.267  ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 9.257  ; 9.257  ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 9.548  ; 9.548  ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 9.616  ; 9.616  ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 9.616  ; 9.616  ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 9.647  ; 9.647  ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 9.647  ; 9.647  ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 9.647  ; 9.647  ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 9.651  ; 9.651  ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 9.651  ; 9.651  ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 9.674  ; 9.674  ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 9.965  ; 9.965  ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 9.980  ; 9.980  ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 9.980  ; 9.980  ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 10.106 ; 10.106 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 10.080 ; 10.080 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 10.080 ; 10.080 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 10.432 ; 10.432 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 10.470 ; 10.470 ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 8.590  ; 8.590  ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 8.152  ; 8.152  ; Rise       ; I_CLK           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 7.836 ; 7.866 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 7.836 ; 7.866 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 7.836 ; 7.866 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 8.135 ; 8.165 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 8.135 ; 8.165 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 8.414 ; 8.444 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 8.678 ; 8.708 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 8.678 ; 8.708 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 8.688 ; 8.718 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 8.419 ; 8.449 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 8.429 ; 8.459 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 8.451 ; 8.481 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 8.461 ; 8.491 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 8.940 ; 8.970 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 8.465 ; 8.495 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 8.455 ; 8.485 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 8.729 ; 8.761 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 8.793 ; 8.825 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 8.793 ; 8.825 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 8.824 ; 8.856 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 8.824 ; 8.856 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 8.824 ; 8.856 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 8.828 ; 8.860 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 8.828 ; 8.860 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 8.850 ; 8.882 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 9.130 ; 9.162 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 9.144 ; 9.176 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 9.144 ; 9.176 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 9.272 ; 9.302 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 9.246 ; 9.276 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 9.246 ; 9.276 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 9.584 ; 9.614 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 9.620 ; 9.650 ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 7.090 ; 7.122 ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 7.024 ; 7.056 ; Rise       ; I_CLK           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 8.547     ; 8.665     ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 8.547     ; 8.665     ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 8.547     ; 8.665     ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 8.841     ; 8.959     ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 8.841     ; 8.959     ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 9.162     ; 9.280     ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 9.416     ; 9.534     ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 9.416     ; 9.534     ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 9.426     ; 9.544     ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 9.181     ; 9.299     ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 9.191     ; 9.309     ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 9.202     ; 9.320     ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 9.212     ; 9.330     ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 9.671     ; 9.789     ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 9.222     ; 9.340     ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 9.212     ; 9.330     ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 9.499     ; 9.619     ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 9.620     ; 9.740     ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 9.620     ; 9.740     ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 9.638     ; 9.758     ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 9.638     ; 9.758     ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 9.638     ; 9.758     ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 9.639     ; 9.759     ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 9.639     ; 9.759     ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 9.665     ; 9.785     ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 9.935     ; 10.055    ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 9.943     ; 10.063    ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 9.943     ; 10.063    ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 10.111    ; 10.229    ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 10.086    ; 10.204    ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 10.086    ; 10.204    ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 10.440    ; 10.558    ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 10.486    ; 10.604    ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 8.500     ; 8.620     ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 8.044     ; 8.164     ; Rise       ; I_CLK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 7.857     ; 7.857     ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 7.857     ; 7.857     ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 7.857     ; 7.857     ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 8.139     ; 8.139     ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 8.139     ; 8.139     ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 8.447     ; 8.447     ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 8.690     ; 8.690     ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 8.690     ; 8.690     ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 8.700     ; 8.700     ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 8.466     ; 8.466     ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 8.476     ; 8.476     ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 8.486     ; 8.486     ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 8.496     ; 8.496     ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 8.937     ; 8.937     ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 8.505     ; 8.505     ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 8.495     ; 8.495     ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 8.767     ; 8.767     ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 8.882     ; 8.882     ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 8.882     ; 8.882     ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 8.900     ; 8.900     ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 8.900     ; 8.900     ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 8.900     ; 8.900     ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 8.902     ; 8.902     ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 8.902     ; 8.902     ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 8.926     ; 8.926     ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 9.186     ; 9.186     ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 9.194     ; 9.194     ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 9.194     ; 9.194     ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 9.359     ; 9.359     ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 9.336     ; 9.336     ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 9.336     ; 9.336     ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 9.675     ; 9.675     ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 9.719     ; 9.719     ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 7.028     ; 7.028     ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 7.033     ; 7.033     ; Rise       ; I_CLK           ;
+------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 106.73 MHz ; 106.73 MHz      ; I_CLK      ;      ;
; 177.02 MHz ; 177.02 MHz      ; I_CLK_DEV  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; I_CLK_DEV ; 1.712 ; 0.000          ;
; I_CLK     ; 8.138 ; 0.000          ;
+-----------+-------+----------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; I_CLK     ; -1.788 ; -24.066       ;
; I_CLK_DEV ; 0.361  ; 0.000         ;
+-----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-----------+-------+-------------------+
; Clock     ; Slack ; End Point TNS     ;
+-----------+-------+-------------------+
; I_CLK_DEV ; 2.459 ; 0.000             ;
+-----------+-------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-----------+-------+------------------+
; Clock     ; Slack ; End Point TNS    ;
+-----------+-------+------------------+
; I_CLK_DEV ; 1.535 ; 0.000            ;
+-----------+-------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; I_CLK_DEV ; 9.589  ; 0.000                       ;
; I_CLK     ; 14.597 ; 0.000                       ;
+-----------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'I_CLK_DEV'                                                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.712 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[7]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.100     ; 6.127      ;
; 1.810 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.475     ; 5.654      ;
; 1.914 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[8]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.100     ; 5.925      ;
; 1.927 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[9]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.100     ; 5.912      ;
; 2.858 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.156     ; 4.925      ;
; 2.986 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|par_err                                                                                      ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.156     ; 4.797      ;
; 3.003 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|frame_err                                                                                    ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.156     ; 4.780      ;
; 3.028 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.156     ; 4.755      ;
; 3.087 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.153     ; 4.699      ;
; 3.172 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.391      ;
; 3.174 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.389      ;
; 3.215 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|par_err                                                                                      ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.153     ; 4.571      ;
; 3.221 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.342      ;
; 3.223 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.340      ;
; 3.232 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|frame_err                                                                                    ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.153     ; 4.554      ;
; 3.246 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[2]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.489     ; 4.204      ;
; 3.248 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.156     ; 4.535      ;
; 3.257 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.153     ; 4.529      ;
; 3.333 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.230      ;
; 3.335 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.228      ;
; 3.340 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.223      ;
; 3.342 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.221      ;
; 3.346 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[3]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.489     ; 4.104      ;
; 3.363 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.200      ;
; 3.401 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.162      ;
; 3.412 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.151      ;
; 3.450 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.113      ;
; 3.471 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[5]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.489     ; 3.979      ;
; 3.472 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[4]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.489     ; 3.978      ;
; 3.477 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.153     ; 4.309      ;
; 3.496 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[1]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.489     ; 3.954      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[12]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[13]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[14]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[15]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[16]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[17]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[18]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[19]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.499 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[20]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.281      ;
; 3.502 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.375     ; 4.062      ;
; 3.508 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.841     ; 4.621      ;
; 3.508 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_datain_reg0  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.836     ; 4.626      ;
; 3.508 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_we_reg       ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.841     ; 4.621      ;
; 3.524 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.039      ;
; 3.531 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.032      ;
; 3.551 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.375     ; 4.013      ;
; 3.562 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~1                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 4.207      ;
; 3.562 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~2                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 4.207      ;
; 3.562 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~3                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 4.207      ;
; 3.562 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~4                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 4.207      ;
; 3.562 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~5                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 4.207      ;
; 3.562 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~6                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 4.207      ;
; 3.562 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~7                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 4.207      ;
; 3.562 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~8                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 4.207      ;
; 3.562 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 4.001      ;
; 3.569 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.376     ; 3.994      ;
; 3.590 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.191      ;
; 3.590 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.191      ;
; 3.590 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.191      ;
; 3.590 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.191      ;
; 3.590 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.191      ;
; 3.590 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.191      ;
; 3.590 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.191      ;
; 3.590 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.191      ;
; 3.590 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.191      ;
; 3.590 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.191      ;
; 3.590 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.156     ; 4.193      ;
; 3.594 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.187      ;
; 3.594 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.187      ;
; 3.594 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.187      ;
; 3.594 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.187      ;
; 3.594 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.187      ;
; 3.594 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.187      ;
; 3.594 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.187      ;
; 3.594 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.187      ;
; 3.594 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.187      ;
; 3.594 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.158     ; 4.187      ;
; 3.607 ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.153     ; 4.179      ;
; 3.649 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.156     ; 4.134      ;
; 3.663 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.375     ; 3.901      ;
; 3.670 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.375     ; 3.894      ;
; 3.735 ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ; com_controller:b2v_inst|par_err                                                                                      ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.153     ; 4.051      ;
; 3.737 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.838     ; 4.395      ;
; 3.737 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_datain_reg0  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.833     ; 4.400      ;
; 3.737 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_we_reg       ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.838     ; 4.395      ;
; 3.752 ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ; com_controller:b2v_inst|frame_err                                                                                    ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.153     ; 4.034      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[12]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[13]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[14]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[15]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[16]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[17]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[18]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[19]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
; 3.754 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[20]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.026      ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'I_CLK'                                                                                                                                                                                                                  ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.138  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 3.510      ;
; 8.146  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.736      ; 3.499      ;
; 8.152  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 3.661      ;
; 8.183  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 3.465      ;
; 8.197  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 3.616      ;
; 8.209  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 3.604      ;
; 8.233  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.737      ; 3.413      ;
; 8.254  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 3.559      ;
; 8.307  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 3.341      ;
; 8.320  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.737      ; 3.326      ;
; 8.321  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 3.492      ;
; 8.365  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.737      ; 3.281      ;
; 8.378  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 3.435      ;
; 8.457  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.995      ; 3.478      ;
; 8.489  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.737      ; 3.157      ;
; 8.502  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.995      ; 3.433      ;
; 8.524  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.726      ; 3.111      ;
; 8.525  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.726      ; 3.110      ;
; 8.535  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.726      ; 3.100      ;
; 8.536  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.726      ; 3.099      ;
; 8.573  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.751      ; 3.087      ;
; 8.591  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.995      ; 3.344      ;
; 8.620  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.736      ; 3.025      ;
; 8.668  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.726      ; 2.967      ;
; 8.669  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.726      ; 2.966      ;
; 8.707  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.737      ; 2.939      ;
; 8.725  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 2.923      ;
; 8.739  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 3.074      ;
; 8.796  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 3.017      ;
; 8.907  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.737      ; 2.739      ;
; 8.932  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.726      ; 2.703      ;
; 8.933  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.726      ; 2.702      ;
; 8.977  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 2.836      ;
; 8.981  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 2.668      ;
; 8.992  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 2.657      ;
; 8.999  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 2.814      ;
; 9.027  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.995      ; 2.908      ;
; 9.045  ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.334      ; 2.198      ;
; 9.046  ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.334      ; 2.197      ;
; 9.047  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.751      ; 2.613      ;
; 9.061  ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 2.587      ;
; 9.062  ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 2.586      ;
; 9.066  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 2.582      ;
; 9.111  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 2.537      ;
; 9.119  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.753      ; 2.543      ;
; 9.125  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 2.524      ;
; 9.164  ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.334      ; 2.079      ;
; 9.165  ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.334      ; 2.078      ;
; 9.174  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 2.639      ;
; 9.232  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 2.581      ;
; 9.235  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 2.413      ;
; 9.254  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 2.559      ;
; 9.264  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.751      ; 2.396      ;
; 9.340  ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.334      ; 1.903      ;
; 9.341  ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.334      ; 1.902      ;
; 9.378  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.736      ; 2.267      ;
; 9.389  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 2.260      ;
; 9.450  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 2.363      ;
; 9.465  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.737      ; 2.181      ;
; 9.587  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 2.226      ;
; 9.653  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 1.995      ;
; 9.784  ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.725      ; 1.850      ;
; 9.830  ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 1.818      ;
; 9.842  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.904      ; 1.971      ;
; 9.846  ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 1.803      ;
; 9.889  ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 1.760      ;
; 9.947  ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 1.702      ;
; 9.964  ; com_controller:b2v_inst|FIFO_RX_COM1~3         ; com_controller:b2v_inst|RBR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 1.684      ;
; 10.002 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.737      ; 1.644      ;
; 10.028 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 1.621      ;
; 10.042 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.751      ; 1.618      ;
; 10.068 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.751      ; 1.592      ;
; 10.104 ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.725      ; 1.530      ;
; 10.107 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.741      ; 1.543      ;
; 10.110 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.741      ; 1.540      ;
; 10.124 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 1.525      ;
; 10.150 ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 1.498      ;
; 10.198 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.737      ; 1.448      ;
; 10.224 ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 1.425      ;
; 10.282 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 1.367      ;
; 10.338 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 1.311      ;
; 10.356 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 1.293      ;
; 10.460 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.740      ; 1.189      ;
; 10.472 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.738      ; 1.175      ;
; 10.503 ; com_controller:b2v_inst|FIFO_RX_COM1~5         ; com_controller:b2v_inst|RBR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 1.145      ;
; 10.541 ; com_controller:b2v_inst|FIFO_RX_COM1~2         ; com_controller:b2v_inst|RBR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.753      ; 1.121      ;
; 10.603 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.056      ; 1.393      ;
; 10.631 ; com_controller:b2v_inst|FIFO_RX_COM1~1         ; com_controller:b2v_inst|RBR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 1.017      ;
; 10.635 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.056      ; 1.361      ;
; 10.641 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.056      ; 1.355      ;
; 10.656 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 2.056      ; 1.340      ;
; 10.924 ; com_controller:b2v_inst|FIFO_RX_COM1~8         ; com_controller:b2v_inst|RBR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 0.724      ;
; 10.925 ; com_controller:b2v_inst|FIFO_RX_COM1~7         ; com_controller:b2v_inst|RBR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 0.723      ;
; 10.927 ; com_controller:b2v_inst|FIFO_RX_COM1~4         ; com_controller:b2v_inst|RBR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 0.721      ;
; 10.927 ; com_controller:b2v_inst|FIFO_RX_COM1~6         ; com_controller:b2v_inst|RBR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.739      ; 0.721      ;
; 20.631 ; pci_controller:b2v_inst1|O_ADDR[15]            ; pci_controller:b2v_inst1|O_AD[25]                                                                                    ; I_CLK        ; I_CLK       ; 30.000       ; -0.072     ; 9.296      ;
; 20.697 ; pci_controller:b2v_inst1|O_ADDR[6]             ; pci_controller:b2v_inst1|O_AD[25]                                                                                    ; I_CLK        ; I_CLK       ; 30.000       ; -0.072     ; 9.230      ;
; 20.804 ; pci_controller:b2v_inst1|O_ADDR[15]            ; pci_controller:b2v_inst1|O_AD[4]                                                                                     ; I_CLK        ; I_CLK       ; 30.000       ; -0.067     ; 9.128      ;
; 20.870 ; pci_controller:b2v_inst1|O_ADDR[6]             ; pci_controller:b2v_inst1|O_AD[4]                                                                                     ; I_CLK        ; I_CLK       ; 30.000       ; -0.067     ; 9.062      ;
; 21.146 ; pci_controller:b2v_inst1|O_ADDR[5]             ; pci_controller:b2v_inst1|O_AD[25]                                                                                    ; I_CLK        ; I_CLK       ; 30.000       ; -0.066     ; 8.787      ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'I_CLK'                                                                                                                                                                                                                   ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.788 ; com_controller:b2v_inst|FIFO_RX_COM1~7         ; com_controller:b2v_inst|RBR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.158      ; 0.621      ;
; -1.787 ; com_controller:b2v_inst|FIFO_RX_COM1~4         ; com_controller:b2v_inst|RBR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.158      ; 0.622      ;
; -1.787 ; com_controller:b2v_inst|FIFO_RX_COM1~6         ; com_controller:b2v_inst|RBR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.158      ; 0.622      ;
; -1.786 ; com_controller:b2v_inst|FIFO_RX_COM1~8         ; com_controller:b2v_inst|RBR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.158      ; 0.623      ;
; -1.557 ; com_controller:b2v_inst|FIFO_RX_COM1~1         ; com_controller:b2v_inst|RBR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.158      ; 0.852      ;
; -1.467 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.476      ; 1.290      ;
; -1.463 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.476      ; 1.294      ;
; -1.442 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.476      ; 1.315      ;
; -1.413 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.476      ; 1.344      ;
; -1.395 ; com_controller:b2v_inst|FIFO_RX_COM1~5         ; com_controller:b2v_inst|RBR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.158      ; 1.014      ;
; -1.369 ; com_controller:b2v_inst|FIFO_RX_COM1~2         ; com_controller:b2v_inst|RBR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.172      ; 1.054      ;
; -1.325 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.157      ; 1.083      ;
; -1.308 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.158      ; 1.101      ;
; -1.206 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.157      ; 1.202      ;
; -1.198 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.157      ; 1.210      ;
; -1.119 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.157      ; 1.289      ;
; -1.076 ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.157      ; 1.332      ;
; -1.059 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.157      ; 1.349      ;
; -1.047 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 1.360      ;
; -1.000 ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 1.407      ;
; -0.962 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.157      ; 1.446      ;
; -0.958 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.160      ; 1.453      ;
; -0.955 ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.143      ; 1.439      ;
; -0.941 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.160      ; 1.470      ;
; -0.934 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.169      ; 1.486      ;
; -0.898 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 1.509      ;
; -0.889 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.169      ; 1.531      ;
; -0.843 ; com_controller:b2v_inst|FIFO_RX_COM1~3         ; com_controller:b2v_inst|RBR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.158      ; 1.566      ;
; -0.813 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.157      ; 1.595      ;
; -0.785 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 1.801      ;
; -0.781 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.157      ; 1.627      ;
; -0.770 ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.157      ; 1.638      ;
; -0.676 ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 1.731      ;
; -0.631 ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.143      ; 1.763      ;
; -0.556 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.159      ; 1.854      ;
; -0.555 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 2.031      ;
; -0.420 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 2.166      ;
; -0.408 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.159      ; 2.002      ;
; -0.396 ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 2.011      ;
; -0.317 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 2.269      ;
; -0.314 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 2.093      ;
; -0.277 ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.768      ; 1.742      ;
; -0.276 ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.768      ; 1.743      ;
; -0.274 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 2.312      ;
; -0.260 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.159      ; 2.150      ;
; -0.234 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.169      ; 2.186      ;
; -0.194 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 2.392      ;
; -0.174 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.159      ; 2.236      ;
; -0.104 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.171      ; 2.318      ;
; -0.094 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.159      ; 2.316      ;
; -0.087 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 2.499      ;
; -0.073 ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.768      ; 1.946      ;
; -0.072 ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.768      ; 1.947      ;
; -0.046 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.159      ; 2.364      ;
; -0.044 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 2.542      ;
; -0.013 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.159      ; 2.397      ;
; -0.009 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.159      ; 2.401      ;
; 0.002  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.144      ; 2.397      ;
; 0.004  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.144      ; 2.399      ;
; 0.038  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.169      ; 2.458      ;
; 0.041  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.409      ; 2.731      ;
; 0.050  ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 2.457      ;
; 0.051  ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 2.458      ;
; 0.068  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 2.475      ;
; 0.072  ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.768      ; 2.091      ;
; 0.073  ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.768      ; 2.092      ;
; 0.192  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 2.778      ;
; 0.208  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 2.794      ;
; 0.236  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.144      ; 2.631      ;
; 0.238  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.144      ; 2.633      ;
; 0.298  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 2.705      ;
; 0.311  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.158      ; 2.720      ;
; 0.335  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.409      ; 3.025      ;
; 0.361  ; com_controller:b2v_inst|FIFO_RX_COM1~0         ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.065      ; 0.597      ;
; 0.362  ; pci_controller:b2v_inst1|ST.ST_IDLE            ; pci_controller:b2v_inst1|ST.ST_IDLE                                                                                  ; I_CLK        ; I_CLK       ; 0.000        ; 0.064      ; 0.597      ;
; 0.364  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 2.771      ;
; 0.373  ; com_controller:b2v_inst|O_DEVRDY               ; com_controller:b2v_inst|O_DEVRDY                                                                                     ; I_CLK        ; I_CLK       ; 0.000        ; 0.064      ; 0.608      ;
; 0.373  ; pci_controller:b2v_inst1|ST.ST_SUSTAIN         ; pci_controller:b2v_inst1|ST.ST_SUSTAIN                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.064      ; 0.608      ;
; 0.380  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.156      ; 2.787      ;
; 0.387  ; com_controller:b2v_inst|fifo_tx_waddr[0]       ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; com_controller:b2v_inst|fifo_tx_waddr[1]       ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; com_controller:b2v_inst|fifo_tx_waddr[2]       ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; com_controller:b2v_inst|fifo_tx_waddr[3]       ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; com_controller:b2v_inst|fifo_rx_raddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; com_controller:b2v_inst|fifo_rx_raddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; com_controller:b2v_inst|fifo_rx_raddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; com_controller:b2v_inst|fifo_rx_raddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.039      ; 0.597      ;
; 0.397  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.144      ; 2.792      ;
; 0.399  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.144      ; 2.794      ;
; 0.401  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.144      ; 2.796      ;
; 0.403  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.144      ; 2.798      ;
; 0.409  ; com_controller:b2v_inst|MCR_COM1[4]            ; com_controller:b2v_inst|MSR_COM1[4]                                                                                  ; I_CLK        ; I_CLK       ; 0.000        ; 0.064      ; 0.644      ;
; 0.410  ; pci_controller:b2v_inst1|cmd[0]                ; pci_controller:b2v_inst1|ST.ST_READIO                                                                                ; I_CLK        ; I_CLK       ; 0.000        ; 0.064      ; 0.645      ;
; 0.411  ; pci_controller:b2v_inst1|cmd[0]                ; pci_controller:b2v_inst1|ST.ST_READCS                                                                                ; I_CLK        ; I_CLK       ; 0.000        ; 0.064      ; 0.646      ;
; 0.413  ; pci_controller:b2v_inst1|ST.ST_DECODED         ; pci_controller:b2v_inst1|ST.ST_SUSTAIN                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.064      ; 0.648      ;
; 0.423  ; pci_controller:b2v_inst1|cmd[0]                ; pci_controller:b2v_inst1|ST.ST_WRITEIO                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.064      ; 0.658      ;
; 0.428  ; pci_controller:b2v_inst1|cmd[0]                ; pci_controller:b2v_inst1|ST.ST_WRITECS                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.064      ; 0.663      ;
; 0.488  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 3.074      ;
; 0.503  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.169      ; 2.923      ;
; 0.504  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 2.335      ; 3.090      ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'I_CLK_DEV'                                                                                                                                                                                                              ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.361 ; com_controller:b2v_inst|strb_rx_en             ; com_controller:b2v_inst|strb_rx_en                                                                                   ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; com_controller:b2v_inst|rx_shift_en            ; com_controller:b2v_inst|rx_shift_en                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.597      ;
; 0.362 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; com_controller:b2v_inst|TSR_COM1[0]            ; com_controller:b2v_inst|TSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_waddr[1]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_waddr[2]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_waddr[3]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|fifo_rx_int_trig_iflag                                                                       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.597      ;
; 0.363 ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|TSR_COM1[10]                                                                                 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|brk_dtd_iflag                                                                                ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.063      ; 0.597      ;
; 0.373 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.608      ;
; 0.373 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.608      ;
; 0.394 ; com_controller:b2v_inst|brk_dtd_cntr[7]        ; com_controller:b2v_inst|brk_dtd_cntr[7]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.629      ;
; 0.394 ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; com_controller:b2v_inst|rx_timeout_cntr[5]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.630      ;
; 0.395 ; com_controller:b2v_inst|strb_cntr_rx[20]       ; com_controller:b2v_inst|strb_cntr_rx[20]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.630      ;
; 0.409 ; com_controller:b2v_inst|strb_cntr_tx[20]       ; com_controller:b2v_inst|strb_cntr_tx[20]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.644      ;
; 0.410 ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.646      ;
; 0.424 ; com_controller:b2v_inst|rx_in[1]               ; com_controller:b2v_inst|RSR_COM1[10]                                                                                 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.659      ;
; 0.429 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.381      ; 1.011      ;
; 0.441 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.381      ; 1.023      ;
; 0.522 ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|TSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 0.773      ;
; 0.535 ; com_controller:b2v_inst|RSR_COM1[2]            ; com_controller:b2v_inst|RSR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.770      ;
; 0.536 ; com_controller:b2v_inst|RSR_COM1[7]            ; com_controller:b2v_inst|RSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.771      ;
; 0.537 ; com_controller:b2v_inst|RSR_COM1[9]            ; com_controller:b2v_inst|RSR_COM1[8]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.772      ;
; 0.538 ; com_controller:b2v_inst|RSR_COM1[8]            ; com_controller:b2v_inst|RSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.773      ;
; 0.579 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|TSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.063      ; 0.813      ;
; 0.582 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|TSR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.063      ; 0.816      ;
; 0.591 ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; com_controller:b2v_inst|rx_timeout_cntr[1]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.827      ;
; 0.593 ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; com_controller:b2v_inst|rx_timeout_cntr[2]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.829      ;
; 0.594 ; com_controller:b2v_inst|strb_cntr_tx[7]        ; com_controller:b2v_inst|strb_cntr_tx[7]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.829      ;
; 0.596 ; com_controller:b2v_inst|brk_dtd_cntr[4]        ; com_controller:b2v_inst|brk_dtd_cntr[4]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.831      ;
; 0.597 ; com_controller:b2v_inst|strb_cntr_tx[1]        ; com_controller:b2v_inst|strb_cntr_tx[1]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.832      ;
; 0.597 ; com_controller:b2v_inst|brk_dtd_cntr[6]        ; com_controller:b2v_inst|brk_dtd_cntr[6]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.832      ;
; 0.597 ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; com_controller:b2v_inst|rx_timeout_cntr[4]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.833      ;
; 0.597 ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.833      ;
; 0.598 ; com_controller:b2v_inst|brk_dtd_cntr[5]        ; com_controller:b2v_inst|brk_dtd_cntr[5]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.833      ;
; 0.599 ; com_controller:b2v_inst|strb_cntr_tx[6]        ; com_controller:b2v_inst|strb_cntr_tx[6]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.834      ;
; 0.600 ; com_controller:b2v_inst|strb_cntr_rx[19]       ; com_controller:b2v_inst|strb_cntr_rx[19]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.835      ;
; 0.600 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.836      ;
; 0.603 ; com_controller:b2v_inst|strb_cntr_rx[16]       ; com_controller:b2v_inst|strb_cntr_rx[16]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.838      ;
; 0.604 ; com_controller:b2v_inst|strb_cntr_rx[17]       ; com_controller:b2v_inst|strb_cntr_rx[17]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.839      ;
; 0.606 ; com_controller:b2v_inst|strb_cntr_tx[9]        ; com_controller:b2v_inst|strb_cntr_tx[9]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.841      ;
; 0.606 ; com_controller:b2v_inst|strb_cntr_tx[13]       ; com_controller:b2v_inst|strb_cntr_tx[13]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.841      ;
; 0.606 ; com_controller:b2v_inst|strb_cntr_rx[6]        ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.841      ;
; 0.606 ; com_controller:b2v_inst|strb_cntr_rx[9]        ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.841      ;
; 0.606 ; com_controller:b2v_inst|strb_cntr_rx[13]       ; com_controller:b2v_inst|strb_cntr_rx[13]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.841      ;
; 0.607 ; com_controller:b2v_inst|strb_cntr_tx[5]        ; com_controller:b2v_inst|strb_cntr_tx[5]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.842      ;
; 0.607 ; com_controller:b2v_inst|strb_cntr_tx[15]       ; com_controller:b2v_inst|strb_cntr_tx[15]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.842      ;
; 0.608 ; com_controller:b2v_inst|strb_cntr_tx[16]       ; com_controller:b2v_inst|strb_cntr_tx[16]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.843      ;
; 0.609 ; com_controller:b2v_inst|strb_cntr_tx[11]       ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.844      ;
; 0.609 ; com_controller:b2v_inst|strb_cntr_rx[1]        ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.844      ;
; 0.609 ; com_controller:b2v_inst|strb_cntr_rx[11]       ; com_controller:b2v_inst|strb_cntr_rx[11]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.844      ;
; 0.610 ; com_controller:b2v_inst|strb_cntr_tx[17]       ; com_controller:b2v_inst|strb_cntr_tx[17]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.845      ;
; 0.611 ; com_controller:b2v_inst|strb_cntr_tx[3]        ; com_controller:b2v_inst|strb_cntr_tx[3]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.846      ;
; 0.611 ; com_controller:b2v_inst|strb_cntr_tx[10]       ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.846      ;
; 0.611 ; com_controller:b2v_inst|strb_cntr_tx[12]       ; com_controller:b2v_inst|strb_cntr_tx[12]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.846      ;
; 0.611 ; com_controller:b2v_inst|strb_cntr_rx[3]        ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.846      ;
; 0.611 ; com_controller:b2v_inst|strb_cntr_rx[10]       ; com_controller:b2v_inst|strb_cntr_rx[10]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.846      ;
; 0.611 ; com_controller:b2v_inst|strb_cntr_rx[12]       ; com_controller:b2v_inst|strb_cntr_rx[12]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.846      ;
; 0.611 ; com_controller:b2v_inst|RSR_COM1[5]            ; com_controller:b2v_inst|RSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.846      ;
; 0.612 ; com_controller:b2v_inst|strb_cntr_tx[8]        ; com_controller:b2v_inst|strb_cntr_tx[8]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.847      ;
; 0.612 ; com_controller:b2v_inst|strb_cntr_tx[14]       ; com_controller:b2v_inst|strb_cntr_tx[14]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.847      ;
; 0.612 ; com_controller:b2v_inst|strb_cntr_tx[19]       ; com_controller:b2v_inst|strb_cntr_tx[19]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.847      ;
; 0.612 ; com_controller:b2v_inst|strb_cntr_rx[8]        ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.847      ;
; 0.612 ; com_controller:b2v_inst|strb_cntr_rx[14]       ; com_controller:b2v_inst|strb_cntr_rx[14]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.847      ;
; 0.612 ; com_controller:b2v_inst|brk_dtd_cntr[1]        ; com_controller:b2v_inst|brk_dtd_cntr[1]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.847      ;
; 0.612 ; com_controller:b2v_inst|brk_dtd_cntr[3]        ; com_controller:b2v_inst|brk_dtd_cntr[3]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.847      ;
; 0.612 ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; com_controller:b2v_inst|rx_timeout_cntr[0]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.848      ;
; 0.613 ; com_controller:b2v_inst|strb_cntr_tx[2]        ; com_controller:b2v_inst|strb_cntr_tx[2]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.848      ;
; 0.613 ; com_controller:b2v_inst|strb_cntr_tx[4]        ; com_controller:b2v_inst|strb_cntr_tx[4]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.848      ;
; 0.613 ; com_controller:b2v_inst|strb_cntr_rx[2]        ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.848      ;
; 0.613 ; com_controller:b2v_inst|strb_cntr_rx[4]        ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.848      ;
; 0.613 ; com_controller:b2v_inst|RSR_COM1[10]           ; com_controller:b2v_inst|RSR_COM1[9]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.848      ;
; 0.613 ; com_controller:b2v_inst|RSR_COM1[6]            ; com_controller:b2v_inst|RSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.848      ;
; 0.614 ; com_controller:b2v_inst|strb_cntr_tx[18]       ; com_controller:b2v_inst|strb_cntr_tx[18]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.849      ;
; 0.614 ; com_controller:b2v_inst|strb_cntr_rx[5]        ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.849      ;
; 0.614 ; com_controller:b2v_inst|RSR_COM1[4]            ; com_controller:b2v_inst|RSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.849      ;
; 0.614 ; com_controller:b2v_inst|brk_dtd_cntr[2]        ; com_controller:b2v_inst|brk_dtd_cntr[2]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.849      ;
; 0.614 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.850      ;
; 0.615 ; com_controller:b2v_inst|strb_cntr_tx[0]        ; com_controller:b2v_inst|strb_cntr_tx[0]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.850      ;
; 0.615 ; com_controller:b2v_inst|strb_cntr_rx[7]        ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.850      ;
; 0.617 ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|TSR_COM1[8]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 0.868      ;
; 0.626 ; com_controller:b2v_inst|strb_cntr_rx[0]        ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.861      ;
; 0.626 ; com_controller:b2v_inst|strb_cntr_rx[15]       ; com_controller:b2v_inst|strb_cntr_rx[15]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.861      ;
; 0.633 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|TSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.063      ; 0.867      ;
; 0.633 ; com_controller:b2v_inst|brk_dtd_cntr[0]        ; com_controller:b2v_inst|brk_dtd_cntr[0]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.868      ;
; 0.639 ; com_controller:b2v_inst|TSR_COM1[0]            ; com_controller:b2v_inst|rx_in[0]                                                                                     ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.874      ;
; 0.646 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|TSR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.063      ; 0.880      ;
; 0.650 ; com_controller:b2v_inst|strb_cntr_rx[17]       ; com_controller:b2v_inst|strb_rx                                                                                      ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.885      ;
; 0.668 ; com_controller:b2v_inst|RSR_COM1[3]            ; com_controller:b2v_inst|RSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.903      ;
; 0.679 ; com_controller:b2v_inst|RSR_COM1[3]            ; com_controller:b2v_inst|RSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.914      ;
; 0.741 ; com_controller:b2v_inst|CTS_in[0]              ; com_controller:b2v_inst|CTS_in[1]                                                                                    ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.064      ; 0.976      ;
; 0.751 ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; com_controller:b2v_inst|rx_timeout_cntr[3]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 0.987      ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'I_CLK_DEV'                                                                                                                             ;
+-------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.459 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 5.308      ;
; 2.473 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.168     ; 5.298      ;
; 2.484 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 5.283      ;
; 2.486 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.168     ; 5.285      ;
; 2.500 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 5.269      ;
; 2.590 ; pci_controller:b2v_inst1|BAR_0_DEV1[10] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.168     ; 5.181      ;
; 2.620 ; pci_controller:b2v_inst1|O_ADDR[9]      ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.168     ; 5.151      ;
; 2.623 ; pci_controller:b2v_inst1|O_ADDR[11]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.168     ; 5.148      ;
; 2.626 ; pci_controller:b2v_inst1|BAR_0_DEV1[28] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.169     ; 5.144      ;
; 2.633 ; pci_controller:b2v_inst1|BAR_0_DEV1[15] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 5.134      ;
; 2.657 ; pci_controller:b2v_inst1|O_ADDR[28]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 5.112      ;
; 2.703 ; pci_controller:b2v_inst1|BAR_0_DEV1[25] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.171     ; 5.065      ;
; 2.714 ; pci_controller:b2v_inst1|ST.ST_WRITEIO  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.166     ; 5.059      ;
; 2.735 ; pci_controller:b2v_inst1|BAR_0_DEV1[11] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.168     ; 5.036      ;
; 2.745 ; pci_controller:b2v_inst1|O_ADDR[8]      ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.168     ; 5.026      ;
; 2.745 ; pci_controller:b2v_inst1|O_ADDR[10]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.168     ; 5.026      ;
; 2.783 ; pci_controller:b2v_inst1|O_ADDR[12]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 4.984      ;
; 2.785 ; pci_controller:b2v_inst1|O_ADDR[14]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 4.982      ;
; 2.799 ; pci_controller:b2v_inst1|BAR_0_DEV1[24] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.169     ; 4.971      ;
; 2.815 ; pci_controller:b2v_inst1|BAR_0_DEV1[13] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 4.952      ;
; 2.874 ; pci_controller:b2v_inst1|BAR_0_DEV1[29] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.169     ; 4.896      ;
; 2.874 ; pci_controller:b2v_inst1|ST.ST_READIO   ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.166     ; 4.899      ;
; 2.894 ; pci_controller:b2v_inst1|O_ADDR[25]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.171     ; 4.874      ;
; 2.896 ; pci_controller:b2v_inst1|O_ADDR[24]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.171     ; 4.872      ;
; 2.902 ; pci_controller:b2v_inst1|O_ADDR[26]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.171     ; 4.866      ;
; 2.905 ; pci_controller:b2v_inst1|BAR_0_DEV1[26] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.171     ; 4.863      ;
; 2.916 ; pci_controller:b2v_inst1|O_ADDR[27]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.171     ; 4.852      ;
; 2.951 ; pci_controller:b2v_inst1|O_ADDR[15]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 4.816      ;
; 2.952 ; pci_controller:b2v_inst1|BAR_0_DEV1[16] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.171     ; 4.816      ;
; 2.964 ; pci_controller:b2v_inst1|ST.ST_DECODED  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.166     ; 4.809      ;
; 2.965 ; pci_controller:b2v_inst1|BAR_0_DEV1[31] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.169     ; 4.805      ;
; 2.989 ; pci_controller:b2v_inst1|BAR_0_DEV1[27] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.171     ; 4.779      ;
; 2.992 ; pci_controller:b2v_inst1|BAR_0_DEV1[30] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.171     ; 4.776      ;
; 3.013 ; pci_controller:b2v_inst1|BAR_0_DEV1[17] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.171     ; 4.755      ;
; 3.024 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.756      ;
; 3.024 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.756      ;
; 3.038 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.746      ;
; 3.038 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.746      ;
; 3.046 ; pci_controller:b2v_inst1|O_ADDR[22]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 4.721      ;
; 3.049 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.731      ;
; 3.049 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.731      ;
; 3.051 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.733      ;
; 3.051 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.733      ;
; 3.062 ; pci_controller:b2v_inst1|O_ADDR[23]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 4.705      ;
; 3.065 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.717      ;
; 3.065 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.717      ;
; 3.081 ; pci_controller:b2v_inst1|O_ADDR[13]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 4.686      ;
; 3.114 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.666      ;
; 3.114 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.666      ;
; 3.114 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.666      ;
; 3.114 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.666      ;
; 3.114 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.666      ;
; 3.114 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.666      ;
; 3.114 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.666      ;
; 3.114 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.666      ;
; 3.114 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.666      ;
; 3.114 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.666      ;
; 3.117 ; pci_controller:b2v_inst1|BAR_0_DEV1[20] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.172     ; 4.650      ;
; 3.122 ; pci_controller:b2v_inst1|O_ADDR[30]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.170     ; 4.647      ;
; 3.128 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.656      ;
; 3.128 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.656      ;
; 3.128 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.656      ;
; 3.128 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.656      ;
; 3.128 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.656      ;
; 3.128 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.656      ;
; 3.128 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.656      ;
; 3.128 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.656      ;
; 3.128 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.656      ;
; 3.128 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.656      ;
; 3.139 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.641      ;
; 3.139 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.641      ;
; 3.139 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.641      ;
; 3.139 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.641      ;
; 3.139 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.641      ;
; 3.139 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.641      ;
; 3.139 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.641      ;
; 3.139 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.641      ;
; 3.139 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.641      ;
; 3.139 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.159     ; 4.641      ;
; 3.141 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.643      ;
; 3.141 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.643      ;
; 3.141 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.643      ;
; 3.141 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.643      ;
; 3.141 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.643      ;
; 3.141 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.643      ;
; 3.141 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.643      ;
; 3.141 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.643      ;
; 3.141 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.643      ;
; 3.141 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.643      ;
; 3.155 ; pci_controller:b2v_inst1|BAR_0_DEV1[10] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.629      ;
; 3.155 ; pci_controller:b2v_inst1|BAR_0_DEV1[10] ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.155     ; 4.629      ;
; 3.155 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.627      ;
; 3.155 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.627      ;
; 3.155 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.627      ;
; 3.155 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.627      ;
; 3.155 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.627      ;
; 3.155 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.627      ;
; 3.155 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.627      ;
; 3.155 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.627      ;
; 3.155 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -2.157     ; 4.627      ;
+-------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'I_CLK_DEV'                                                                                                                            ;
+-------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.535 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|rx_shift_en            ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 1.786      ;
; 1.568 ; com_controller:b2v_inst|rx_shift_en   ; com_controller:b2v_inst|strb_rx_en             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.065      ; 1.804      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[10]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[12]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[13]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[14]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[15]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[16]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[17]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[18]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[19]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[20]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[11]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.116 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_rx                ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.367      ;
; 2.386 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[0]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.637      ;
; 2.386 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[1]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.637      ;
; 2.386 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[2]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.637      ;
; 2.386 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[3]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.637      ;
; 2.386 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[4]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.637      ;
; 2.386 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[5]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.637      ;
; 2.386 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[6]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.637      ;
; 2.386 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[7]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.637      ;
; 2.386 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[8]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.637      ;
; 2.386 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[9]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.637      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[10]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[12]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[13]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[14]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[15]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[16]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[17]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[18]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[19]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[20]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[11]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.650 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_rx                ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 2.901      ;
; 2.920 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[0]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 3.171      ;
; 2.920 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[1]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 3.171      ;
; 2.920 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[2]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 3.171      ;
; 2.920 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[3]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 3.171      ;
; 2.920 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[4]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 3.171      ;
; 2.920 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[5]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 3.171      ;
; 2.920 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[6]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 3.171      ;
; 2.920 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[7]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 3.171      ;
; 2.920 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[8]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 3.171      ;
; 2.920 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[9]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.080      ; 3.171      ;
; 4.226 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 2.774      ;
; 4.226 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 2.774      ;
; 4.226 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 2.774      ;
; 4.226 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 2.774      ;
; 4.226 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 2.774      ;
; 4.226 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 2.774      ;
; 4.226 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 2.774      ;
; 4.226 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 2.774      ;
; 4.226 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 2.774      ;
; 4.226 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 2.774      ;
; 4.326 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.734     ; 2.873      ;
; 4.326 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.734     ; 2.873      ;
; 4.335 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.748     ; 2.868      ;
; 4.383 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.755     ; 2.909      ;
; 4.404 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.753     ; 2.932      ;
; 4.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.738     ; 3.043      ;
; 4.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.738     ; 3.043      ;
; 4.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.738     ; 3.043      ;
; 4.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.738     ; 3.043      ;
; 4.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.738     ; 3.043      ;
; 4.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.738     ; 3.043      ;
; 4.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.738     ; 3.043      ;
; 4.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.738     ; 3.043      ;
; 4.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.738     ; 3.043      ;
; 4.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.738     ; 3.043      ;
; 4.629 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.739     ; 3.171      ;
; 4.629 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.739     ; 3.171      ;
; 4.667 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.740     ; 3.208      ;
; 4.667 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.740     ; 3.208      ;
; 4.667 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.740     ; 3.208      ;
; 4.667 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.740     ; 3.208      ;
; 4.667 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.740     ; 3.208      ;
; 4.667 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.740     ; 3.208      ;
; 4.667 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.740     ; 3.208      ;
; 4.667 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.740     ; 3.208      ;
; 4.667 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.740     ; 3.208      ;
; 4.667 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.740     ; 3.208      ;
; 4.764 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.748     ; 3.297      ;
; 4.797 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.741     ; 3.337      ;
; 4.797 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.741     ; 3.337      ;
; 4.847 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.395      ;
; 4.847 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.395      ;
; 4.847 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.395      ;
; 4.847 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.395      ;
; 4.847 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.395      ;
; 4.847 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.395      ;
; 4.847 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.395      ;
; 4.847 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.395      ;
; 4.847 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.395      ;
; 4.847 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.395      ;
; 4.857 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.405      ;
; 4.857 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.405      ;
; 4.857 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.405      ;
; 4.857 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.733     ; 3.405      ;
+-------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'I_CLK_DEV'                                                                                                                                                   ;
+-------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------------------------------------------------------------------------+
; 9.589 ; 9.822        ; 0.233          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.589 ; 9.822        ; 0.233          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.590 ; 9.823        ; 0.233          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~1                                                                               ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~2                                                                               ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~3                                                                               ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~4                                                                               ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~5                                                                               ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~6                                                                               ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~7                                                                               ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~8                                                                               ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[0]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[10]                                                                                 ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[1]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[2]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[3]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[4]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[5]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[6]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[7]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[8]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[9]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[0]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[0]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[1]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[2]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[3]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[4]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[5]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[6]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[7]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_int_trig_iflag                                                                       ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]                                                                        ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[1]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[2]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[3]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|frame_err                                                                                    ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|par_err                                                                                      ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_in[0]                                                                                     ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_in[1]                                                                                     ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_shift_en                                                                                  ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[0]                                                                           ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[1]                                                                           ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[2]                                                                           ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[3]                                                                           ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[4]                                                                           ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[5]                                                                           ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[10]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[11]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[12]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[13]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[14]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[15]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[16]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[17]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[18]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[19]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[20]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[0]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[12]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[13]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[14]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[15]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[16]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[17]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[18]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[19]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[1]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[20]                                                                             ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[2]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[3]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[4]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[5]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[6]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[7]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[8]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[9]                                                                              ;
; 9.716 ; 9.902        ; 0.186          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_rx                                                                                      ;
+-------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'I_CLK'                                                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; 14.597 ; 14.830       ; 0.233          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 14.599 ; 14.832       ; 0.233          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 14.599 ; 14.832       ; 0.233          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_we_reg       ;
; 14.600 ; 14.833       ; 0.233          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 14.611 ; 14.844       ; 0.233          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[10]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[11]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[24]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[28]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[29]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[31]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[8]                                                                               ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[9]                                                                               ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_1_DEV1[16]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_1_DEV1[17]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_1_DEV1[18]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_1_DEV1[19]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_1_DEV1[24]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_1_DEV1[25]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_1_DEV1[26]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_1_DEV1[27]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_4_DEV0[24]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_4_DEV0[25]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_4_DEV0[28]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_4_DEV0[29]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_4_DEV0[30]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_4_DEV0[31]                                                                              ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_4_DEV0[5]                                                                               ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_4_DEV0[7]                                                                               ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|CMD_STAT_DEV1[0]                                                                            ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|CMD_STAT_DEV1[19]                                                                           ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|CMD_STAT_DEV1[1]                                                                            ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|CMD_STAT_DEV1[23]                                                                           ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[10]                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[11]                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[16]                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[17]                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[18]                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[19]                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[24]                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[25]                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[26]                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[27]                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[8]                                                                                   ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_ADDR[9]                                                                                   ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[10]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[11]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[12]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[14]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[15]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[16]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[17]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[20]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[22]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[28]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[30]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|O_AD[31]                                                                                    ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|ST.ST_DECODED                                                                               ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|ST.ST_IDLE                                                                                  ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|ST.ST_READCS                                                                                ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|ST.ST_READIO                                                                                ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|ST.ST_SUSTAIN                                                                               ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|ST.ST_WRITECS                                                                               ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|ST.ST_WRITEIO                                                                               ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|cmd[0]                                                                                      ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|cmd[1]                                                                                      ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|cmd[2]                                                                                      ;
; 14.728 ; 14.914       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|cmd[3]                                                                                      ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[0]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[1]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[3]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[4]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[5]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[6]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[7]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[0]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[1]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[2]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[3]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[6]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[7]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[0]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[2]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[3]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[4]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[6]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[7]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[4]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[5]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[6]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[7]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_DEVRDY                                                                                     ;
; 14.729 ; 14.915       ; 0.186          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[0]                                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 7.308 ; 7.446 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 4.329 ; 4.540 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 5.396 ; 5.480 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 4.506 ; 4.667 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 4.342 ; 4.562 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 4.562 ; 4.664 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 4.423 ; 4.494 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 4.339 ; 4.469 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 4.417 ; 4.598 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 5.707 ; 5.976 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 6.071 ; 6.331 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 6.646 ; 7.000 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 6.723 ; 6.970 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 6.740 ; 7.052 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 6.723 ; 6.914 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 6.730 ; 6.963 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 6.064 ; 6.409 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 7.308 ; 7.446 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 6.301 ; 6.552 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 6.745 ; 6.818 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 7.105 ; 7.283 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 7.110 ; 7.328 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 5.999 ; 6.288 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 6.791 ; 6.995 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 6.343 ; 6.532 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 6.441 ; 6.548 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 6.610 ; 6.821 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 6.667 ; 6.870 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 6.558 ; 6.767 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 6.284 ; 6.482 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 5.981 ; 6.219 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 6.389 ; 6.449 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 6.728 ; 6.857 ; Rise       ; I_CLK           ;
; I_CBE[*]   ; I_CLK      ; 6.630 ; 7.016 ; Rise       ; I_CLK           ;
;  I_CBE[0]  ; I_CLK      ; 6.453 ; 6.773 ; Rise       ; I_CLK           ;
;  I_CBE[1]  ; I_CLK      ; 6.630 ; 7.016 ; Rise       ; I_CLK           ;
;  I_CBE[2]  ; I_CLK      ; 6.464 ; 6.740 ; Rise       ; I_CLK           ;
;  I_CBE[3]  ; I_CLK      ; 6.500 ; 6.831 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK      ; 2.537 ; 2.785 ; Rise       ; I_CLK           ;
; I_IDSEL    ; I_CLK      ; 4.665 ; 4.710 ; Rise       ; I_CLK           ;
; _I_FRAME   ; I_CLK      ; 5.994 ; 6.338 ; Rise       ; I_CLK           ;
; _I_RESET   ; I_CLK      ; 3.028 ; 3.333 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK_DEV  ; 4.096 ; 4.375 ; Rise       ; I_CLK_DEV       ;
; I_RX       ; I_CLK_DEV  ; 3.742 ; 3.998 ; Rise       ; I_CLK_DEV       ;
; _I_RESET   ; I_CLK_DEV  ; 6.603 ; 6.802 ; Rise       ; I_CLK_DEV       ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; -1.435 ; -1.709 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; -2.537 ; -2.808 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; -3.257 ; -3.487 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; -2.287 ; -2.574 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; -2.842 ; -3.058 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; -1.574 ; -1.824 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; -1.805 ; -2.023 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; -2.296 ; -2.529 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; -2.164 ; -2.379 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; -1.568 ; -1.840 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; -1.765 ; -2.007 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; -1.793 ; -2.078 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; -1.626 ; -1.912 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; -3.023 ; -3.246 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; -2.071 ; -2.280 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; -2.738 ; -2.990 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; -2.387 ; -2.675 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; -2.553 ; -2.821 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; -1.632 ; -1.883 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; -1.581 ; -1.805 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; -2.463 ; -2.681 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; -2.174 ; -2.429 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; -1.435 ; -1.731 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; -1.691 ; -1.926 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; -2.269 ; -2.501 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; -2.568 ; -2.692 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; -2.104 ; -2.382 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; -1.666 ; -1.912 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; -2.516 ; -2.724 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; -2.236 ; -2.448 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; -1.474 ; -1.709 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; -2.415 ; -2.547 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; -2.665 ; -2.805 ; Rise       ; I_CLK           ;
; I_CBE[*]   ; I_CLK      ; -1.845 ; -2.096 ; Rise       ; I_CLK           ;
;  I_CBE[0]  ; I_CLK      ; -1.877 ; -2.096 ; Rise       ; I_CLK           ;
;  I_CBE[1]  ; I_CLK      ; -1.845 ; -2.144 ; Rise       ; I_CLK           ;
;  I_CBE[2]  ; I_CLK      ; -2.346 ; -2.553 ; Rise       ; I_CLK           ;
;  I_CBE[3]  ; I_CLK      ; -1.952 ; -2.166 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK      ; -2.093 ; -2.338 ; Rise       ; I_CLK           ;
; I_IDSEL    ; I_CLK      ; -4.172 ; -4.209 ; Rise       ; I_CLK           ;
; _I_FRAME   ; I_CLK      ; -1.840 ; -2.131 ; Rise       ; I_CLK           ;
; _I_RESET   ; I_CLK      ; -2.534 ; -2.804 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK_DEV  ; -3.442 ; -3.705 ; Rise       ; I_CLK_DEV       ;
; I_RX       ; I_CLK_DEV  ; -3.102 ; -3.343 ; Rise       ; I_CLK_DEV       ;
; _I_RESET   ; I_CLK_DEV  ; -4.031 ; -4.257 ; Rise       ; I_CLK_DEV       ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IO_AD[*]      ; I_CLK      ; 9.405  ; 9.440  ; Rise       ; I_CLK           ;
;  IO_AD[0]     ; I_CLK      ; 8.095  ; 7.979  ; Rise       ; I_CLK           ;
;  IO_AD[1]     ; I_CLK      ; 8.281  ; 8.157  ; Rise       ; I_CLK           ;
;  IO_AD[2]     ; I_CLK      ; 8.756  ; 8.763  ; Rise       ; I_CLK           ;
;  IO_AD[3]     ; I_CLK      ; 8.562  ; 8.464  ; Rise       ; I_CLK           ;
;  IO_AD[4]     ; I_CLK      ; 7.489  ; 7.429  ; Rise       ; I_CLK           ;
;  IO_AD[5]     ; I_CLK      ; 8.623  ; 8.564  ; Rise       ; I_CLK           ;
;  IO_AD[6]     ; I_CLK      ; 7.929  ; 7.872  ; Rise       ; I_CLK           ;
;  IO_AD[7]     ; I_CLK      ; 7.170  ; 7.193  ; Rise       ; I_CLK           ;
;  IO_AD[8]     ; I_CLK      ; 9.405  ; 9.440  ; Rise       ; I_CLK           ;
;  IO_AD[9]     ; I_CLK      ; 8.279  ; 8.197  ; Rise       ; I_CLK           ;
;  IO_AD[10]    ; I_CLK      ; 7.713  ; 7.720  ; Rise       ; I_CLK           ;
;  IO_AD[11]    ; I_CLK      ; 8.855  ; 8.714  ; Rise       ; I_CLK           ;
;  IO_AD[12]    ; I_CLK      ; 8.249  ; 8.220  ; Rise       ; I_CLK           ;
;  IO_AD[13]    ; I_CLK      ; 8.463  ; 8.473  ; Rise       ; I_CLK           ;
;  IO_AD[14]    ; I_CLK      ; 8.500  ; 8.367  ; Rise       ; I_CLK           ;
;  IO_AD[15]    ; I_CLK      ; 8.804  ; 8.662  ; Rise       ; I_CLK           ;
;  IO_AD[16]    ; I_CLK      ; 7.691  ; 7.694  ; Rise       ; I_CLK           ;
;  IO_AD[17]    ; I_CLK      ; 7.463  ; 7.409  ; Rise       ; I_CLK           ;
;  IO_AD[18]    ; I_CLK      ; 7.151  ; 7.078  ; Rise       ; I_CLK           ;
;  IO_AD[19]    ; I_CLK      ; 8.043  ; 7.986  ; Rise       ; I_CLK           ;
;  IO_AD[20]    ; I_CLK      ; 7.163  ; 7.119  ; Rise       ; I_CLK           ;
;  IO_AD[21]    ; I_CLK      ; 8.009  ; 7.903  ; Rise       ; I_CLK           ;
;  IO_AD[22]    ; I_CLK      ; 7.737  ; 7.669  ; Rise       ; I_CLK           ;
;  IO_AD[23]    ; I_CLK      ; 9.106  ; 9.183  ; Rise       ; I_CLK           ;
;  IO_AD[24]    ; I_CLK      ; 8.191  ; 8.117  ; Rise       ; I_CLK           ;
;  IO_AD[25]    ; I_CLK      ; 7.486  ; 7.423  ; Rise       ; I_CLK           ;
;  IO_AD[26]    ; I_CLK      ; 8.104  ; 8.063  ; Rise       ; I_CLK           ;
;  IO_AD[27]    ; I_CLK      ; 7.748  ; 7.690  ; Rise       ; I_CLK           ;
;  IO_AD[28]    ; I_CLK      ; 7.485  ; 7.376  ; Rise       ; I_CLK           ;
;  IO_AD[29]    ; I_CLK      ; 8.031  ; 8.030  ; Rise       ; I_CLK           ;
;  IO_AD[30]    ; I_CLK      ; 9.074  ; 9.114  ; Rise       ; I_CLK           ;
;  IO_AD[31]    ; I_CLK      ; 7.863  ; 7.781  ; Rise       ; I_CLK           ;
; O_DEV0BAR4SEL ; I_CLK      ; 10.197 ; 9.861  ; Rise       ; I_CLK           ;
; O_DEV1BAR1SEL ; I_CLK      ; 10.343 ; 10.135 ; Rise       ; I_CLK           ;
; O_DTR         ; I_CLK      ; 6.429  ; 6.525  ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK      ; 10.026 ; 10.352 ; Rise       ; I_CLK           ;
; _O_DEVSEL     ; I_CLK      ; 9.184  ; 9.074  ; Rise       ; I_CLK           ;
; _O_TRDY       ; I_CLK      ; 7.664  ; 7.611  ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK_DEV  ; 7.783  ; 8.048  ; Rise       ; I_CLK_DEV       ;
; O_TX          ; I_CLK_DEV  ; 3.966  ; 4.026  ; Rise       ; I_CLK_DEV       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]      ; I_CLK      ; 5.872 ; 5.798 ; Rise       ; I_CLK           ;
;  IO_AD[0]     ; I_CLK      ; 6.930 ; 6.863 ; Rise       ; I_CLK           ;
;  IO_AD[1]     ; I_CLK      ; 6.957 ; 6.826 ; Rise       ; I_CLK           ;
;  IO_AD[2]     ; I_CLK      ; 7.412 ; 7.407 ; Rise       ; I_CLK           ;
;  IO_AD[3]     ; I_CLK      ; 6.831 ; 6.793 ; Rise       ; I_CLK           ;
;  IO_AD[4]     ; I_CLK      ; 6.631 ; 6.498 ; Rise       ; I_CLK           ;
;  IO_AD[5]     ; I_CLK      ; 7.024 ; 6.811 ; Rise       ; I_CLK           ;
;  IO_AD[6]     ; I_CLK      ; 6.410 ; 6.304 ; Rise       ; I_CLK           ;
;  IO_AD[7]     ; I_CLK      ; 6.440 ; 6.398 ; Rise       ; I_CLK           ;
;  IO_AD[8]     ; I_CLK      ; 8.239 ; 8.322 ; Rise       ; I_CLK           ;
;  IO_AD[9]     ; I_CLK      ; 6.956 ; 6.866 ; Rise       ; I_CLK           ;
;  IO_AD[10]    ; I_CLK      ; 6.243 ; 6.220 ; Rise       ; I_CLK           ;
;  IO_AD[11]    ; I_CLK      ; 7.167 ; 6.983 ; Rise       ; I_CLK           ;
;  IO_AD[12]    ; I_CLK      ; 6.527 ; 6.488 ; Rise       ; I_CLK           ;
;  IO_AD[13]    ; I_CLK      ; 6.453 ; 6.380 ; Rise       ; I_CLK           ;
;  IO_AD[14]    ; I_CLK      ; 6.861 ; 6.713 ; Rise       ; I_CLK           ;
;  IO_AD[15]    ; I_CLK      ; 6.984 ; 6.746 ; Rise       ; I_CLK           ;
;  IO_AD[16]    ; I_CLK      ; 6.345 ; 6.274 ; Rise       ; I_CLK           ;
;  IO_AD[17]    ; I_CLK      ; 5.872 ; 5.798 ; Rise       ; I_CLK           ;
;  IO_AD[18]    ; I_CLK      ; 6.619 ; 6.522 ; Rise       ; I_CLK           ;
;  IO_AD[19]    ; I_CLK      ; 6.062 ; 5.947 ; Rise       ; I_CLK           ;
;  IO_AD[20]    ; I_CLK      ; 6.024 ; 6.056 ; Rise       ; I_CLK           ;
;  IO_AD[21]    ; I_CLK      ; 6.366 ; 6.221 ; Rise       ; I_CLK           ;
;  IO_AD[22]    ; I_CLK      ; 6.138 ; 6.047 ; Rise       ; I_CLK           ;
;  IO_AD[23]    ; I_CLK      ; 7.137 ; 7.155 ; Rise       ; I_CLK           ;
;  IO_AD[24]    ; I_CLK      ; 6.193 ; 6.038 ; Rise       ; I_CLK           ;
;  IO_AD[25]    ; I_CLK      ; 6.812 ; 6.743 ; Rise       ; I_CLK           ;
;  IO_AD[26]    ; I_CLK      ; 6.724 ; 6.616 ; Rise       ; I_CLK           ;
;  IO_AD[27]    ; I_CLK      ; 6.146 ; 6.096 ; Rise       ; I_CLK           ;
;  IO_AD[28]    ; I_CLK      ; 6.261 ; 6.212 ; Rise       ; I_CLK           ;
;  IO_AD[29]    ; I_CLK      ; 6.034 ; 5.953 ; Rise       ; I_CLK           ;
;  IO_AD[30]    ; I_CLK      ; 7.477 ; 7.493 ; Rise       ; I_CLK           ;
;  IO_AD[31]    ; I_CLK      ; 6.617 ; 6.466 ; Rise       ; I_CLK           ;
; O_DEV0BAR4SEL ; I_CLK      ; 7.289 ; 7.146 ; Rise       ; I_CLK           ;
; O_DEV1BAR1SEL ; I_CLK      ; 7.043 ; 6.943 ; Rise       ; I_CLK           ;
; O_DTR         ; I_CLK      ; 6.282 ; 6.375 ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK      ; 6.620 ; 6.694 ; Rise       ; I_CLK           ;
; _O_DEVSEL     ; I_CLK      ; 8.423 ; 8.459 ; Rise       ; I_CLK           ;
; _O_TRDY       ; I_CLK      ; 6.814 ; 6.742 ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK_DEV  ; 6.817 ; 7.088 ; Rise       ; I_CLK_DEV       ;
; O_TX          ; I_CLK_DEV  ; 3.577 ; 3.636 ; Rise       ; I_CLK_DEV       ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 7.865 ; 7.864 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 7.865 ; 7.864 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 7.865 ; 7.864 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 8.154 ; 8.153 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 8.154 ; 8.153 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 8.432 ; 8.431 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 8.689 ; 8.688 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 8.689 ; 8.688 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 8.699 ; 8.698 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 8.438 ; 8.437 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 8.448 ; 8.447 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 8.473 ; 8.472 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 8.483 ; 8.482 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 8.952 ; 8.951 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 8.483 ; 8.482 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 8.473 ; 8.472 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 8.743 ; 8.741 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 8.804 ; 8.802 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 8.804 ; 8.802 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 8.832 ; 8.830 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 8.832 ; 8.830 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 8.832 ; 8.830 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 8.838 ; 8.836 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 8.838 ; 8.836 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 8.862 ; 8.860 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 9.141 ; 9.139 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 9.153 ; 9.151 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 9.153 ; 9.151 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 9.270 ; 9.269 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 9.246 ; 9.245 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 9.246 ; 9.245 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 9.570 ; 9.569 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 9.606 ; 9.605 ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 7.792 ; 7.790 ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 7.442 ; 7.440 ; Rise       ; I_CLK           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 7.267 ; 7.267 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 7.267 ; 7.267 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 7.267 ; 7.267 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 7.544 ; 7.544 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 7.544 ; 7.544 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 7.811 ; 7.811 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 8.057 ; 8.057 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 8.057 ; 8.057 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 8.067 ; 8.067 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 7.817 ; 7.817 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 7.827 ; 7.827 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 7.851 ; 7.851 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 7.861 ; 7.861 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 8.311 ; 8.311 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 7.861 ; 7.861 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 7.851 ; 7.851 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 8.108 ; 8.108 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 8.166 ; 8.166 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 8.166 ; 8.166 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 8.193 ; 8.193 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 8.193 ; 8.193 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 8.193 ; 8.193 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 8.199 ; 8.199 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 8.199 ; 8.199 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 8.222 ; 8.222 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 8.490 ; 8.490 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 8.502 ; 8.502 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 8.502 ; 8.502 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 8.617 ; 8.617 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 8.593 ; 8.593 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 8.593 ; 8.593 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 8.904 ; 8.904 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 8.938 ; 8.938 ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 6.581 ; 6.581 ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 6.519 ; 6.519 ; Rise       ; I_CLK           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 7.804     ; 7.804     ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 7.804     ; 7.804     ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 7.804     ; 7.804     ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 8.061     ; 8.061     ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 8.061     ; 8.061     ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 8.349     ; 8.349     ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 8.576     ; 8.576     ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 8.576     ; 8.576     ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 8.586     ; 8.586     ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 8.371     ; 8.371     ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 8.381     ; 8.381     ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 8.390     ; 8.390     ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 8.400     ; 8.400     ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 8.806     ; 8.806     ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 8.407     ; 8.407     ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 8.397     ; 8.397     ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 8.666     ; 8.666     ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 8.759     ; 8.759     ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 8.759     ; 8.759     ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 8.777     ; 8.777     ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 8.777     ; 8.777     ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 8.777     ; 8.777     ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 8.787     ; 8.787     ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 8.787     ; 8.787     ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 8.805     ; 8.805     ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 9.044     ; 9.044     ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 9.052     ; 9.052     ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 9.052     ; 9.052     ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 9.212     ; 9.212     ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 9.190     ; 9.190     ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 9.190     ; 9.190     ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 9.510     ; 9.510     ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 9.551     ; 9.551     ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 7.785     ; 7.785     ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 7.366     ; 7.366     ; Rise       ; I_CLK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 7.170     ; 7.275     ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 7.170     ; 7.275     ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 7.170     ; 7.275     ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 7.417     ; 7.522     ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 7.417     ; 7.522     ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 7.693     ; 7.798     ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 7.910     ; 8.015     ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 7.910     ; 8.015     ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 7.920     ; 8.025     ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 7.714     ; 7.819     ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 7.724     ; 7.829     ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 7.733     ; 7.838     ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 7.743     ; 7.848     ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 8.133     ; 8.238     ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 7.749     ; 7.854     ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 7.739     ; 7.844     ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 7.996     ; 8.111     ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 8.085     ; 8.200     ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 8.085     ; 8.200     ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 8.102     ; 8.217     ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 8.102     ; 8.217     ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 8.102     ; 8.217     ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 8.111     ; 8.226     ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 8.111     ; 8.226     ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 8.129     ; 8.244     ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 8.359     ; 8.474     ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 8.367     ; 8.482     ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 8.367     ; 8.482     ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 8.522     ; 8.627     ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 8.501     ; 8.606     ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 8.501     ; 8.606     ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 8.808     ; 8.913     ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 8.848     ; 8.953     ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 6.413     ; 6.528     ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 6.409     ; 6.524     ; Rise       ; I_CLK           ;
+------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; I_CLK_DEV ; 5.534 ; 0.000          ;
; I_CLK     ; 8.973 ; 0.000          ;
+-----------+-------+----------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; I_CLK     ; -1.197 ; -19.059       ;
; I_CLK_DEV ; 0.178  ; 0.000         ;
+-----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-----------+-------+-------------------+
; Clock     ; Slack ; End Point TNS     ;
+-----------+-------+-------------------+
; I_CLK_DEV ; 5.680 ; 0.000             ;
+-----------+-------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-----------+-------+------------------+
; Clock     ; Slack ; End Point TNS    ;
+-----------+-------+------------------+
; I_CLK_DEV ; 0.808 ; 0.000            ;
+-----------+-------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; I_CLK_DEV ; 9.331  ; 0.000                       ;
; I_CLK     ; 14.366 ; 0.000                       ;
+-----------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'I_CLK_DEV'                                                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.534 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[7]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.343     ; 3.050      ;
; 5.574 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.535     ; 2.818      ;
; 5.678 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[8]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.343     ; 2.906      ;
; 5.680 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[9]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.343     ; 2.904      ;
; 5.900 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.679      ;
; 5.985 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|par_err                                                                                      ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.349     ; 2.593      ;
; 6.001 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.349     ; 2.577      ;
; 6.002 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|frame_err                                                                                    ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.349     ; 2.576      ;
; 6.031 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.342     ; 2.554      ;
; 6.114 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.465      ;
; 6.116 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|par_err                                                                                      ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.343     ; 2.468      ;
; 6.132 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.343     ; 2.452      ;
; 6.133 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|frame_err                                                                                    ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.343     ; 2.451      ;
; 6.226 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.342      ;
; 6.226 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.342      ;
; 6.245 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.342     ; 2.340      ;
; 6.255 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.313      ;
; 6.257 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.311      ;
; 6.265 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.175     ; 2.509      ;
; 6.265 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_datain_reg0  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.172     ; 2.512      ;
; 6.265 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_we_reg       ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.175     ; 2.509      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[12]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[13]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[14]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[15]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[16]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[17]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[18]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[19]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.268 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[20]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.309      ;
; 6.301 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.349     ; 2.277      ;
; 6.313 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.255      ;
; 6.316 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~1                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.254      ;
; 6.316 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~2                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.254      ;
; 6.316 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~3                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.254      ;
; 6.316 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~4                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.254      ;
; 6.316 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~5                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.254      ;
; 6.316 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~6                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.254      ;
; 6.316 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~7                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.254      ;
; 6.316 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~8                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.254      ;
; 6.324 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.244      ;
; 6.324 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.244      ;
; 6.332 ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.247      ;
; 6.332 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.236      ;
; 6.332 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.236      ;
; 6.334 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.234      ;
; 6.335 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.233      ;
; 6.341 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.236      ;
; 6.341 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.236      ;
; 6.341 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.236      ;
; 6.341 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.236      ;
; 6.341 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.236      ;
; 6.341 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.236      ;
; 6.341 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.236      ;
; 6.341 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.236      ;
; 6.341 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.236      ;
; 6.341 ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.236      ;
; 6.346 ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.342     ; 2.239      ;
; 6.346 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.231      ;
; 6.346 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.231      ;
; 6.346 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.231      ;
; 6.346 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.231      ;
; 6.346 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.231      ;
; 6.346 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.231      ;
; 6.346 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.231      ;
; 6.346 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.231      ;
; 6.346 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.231      ;
; 6.346 ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.231      ;
; 6.350 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.218      ;
; 6.368 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_datain_reg0  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.166     ; 2.415      ;
; 6.385 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[2]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.543     ; 1.999      ;
; 6.396 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.169     ; 2.384      ;
; 6.396 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_we_reg       ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.169     ; 2.384      ;
; 6.407 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.161      ;
; 6.409 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.159      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[12]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[13]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[14]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[15]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[16]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[17]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[18]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[19]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ; com_controller:b2v_inst|strb_cntr_tx[20]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.152      ;
; 6.425 ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.143      ;
; 6.427 ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.141      ;
; 6.428 ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.358     ; 2.141      ;
; 6.431 ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ; com_controller:b2v_inst|par_err                                                                                      ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.343     ; 2.153      ;
; 6.432 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[2]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.343     ; 2.152      ;
; 6.440 ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.358     ; 2.129      ;
; 6.444 ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; com_controller:b2v_inst|TSR_COM1[3]                                                                                  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.543     ; 1.940      ;
; 6.447 ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.343     ; 2.137      ;
; 6.447 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~1                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.351     ; 2.129      ;
; 6.447 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~2                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.351     ; 2.129      ;
; 6.447 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~3                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.351     ; 2.129      ;
; 6.447 ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ; com_controller:b2v_inst|FIFO_RX_COM1~4                                                                               ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.351     ; 2.129      ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'I_CLK'                                                                                                                                                                                                                  ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.973  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.086      ; 2.010      ;
; 8.986  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.996      ;
; 8.999  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.086      ; 1.984      ;
; 9.012  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.970      ;
; 9.066  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.916      ;
; 9.088  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 1.909      ;
; 9.091  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 1.903      ;
; 9.092  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.890      ;
; 9.101  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.099      ; 1.895      ;
; 9.122  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 1.872      ;
; 9.181  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.099      ; 1.815      ;
; 9.183  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.098      ; 1.812      ;
; 9.196  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 1.798      ;
; 9.269  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.713      ;
; 9.276  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 1.718      ;
; 9.283  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.242      ; 1.878      ;
; 9.295  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.687      ;
; 9.304  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.092      ; 1.685      ;
; 9.307  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.092      ; 1.682      ;
; 9.309  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.241      ; 1.851      ;
; 9.322  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.105      ; 1.680      ;
; 9.327  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.092      ; 1.662      ;
; 9.330  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.092      ; 1.659      ;
; 9.349  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 1.645      ;
; 9.380  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 1.614      ;
; 9.384  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.099      ; 1.612      ;
; 9.398  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.092      ; 1.591      ;
; 9.401  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.092      ; 1.588      ;
; 9.415  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.241      ; 1.745      ;
; 9.470  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.086      ; 1.513      ;
; 9.479  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 1.515      ;
; 9.496  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.486      ;
; 9.537  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.092      ; 1.452      ;
; 9.540  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.092      ; 1.449      ;
; 9.552  ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.099      ; 1.444      ;
; 9.552  ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.099      ; 1.444      ;
; 9.580  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.105      ; 1.422      ;
; 9.585  ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 1.412      ;
; 9.598  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.241      ; 1.562      ;
; 9.601  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.101      ; 1.397      ;
; 9.604  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.378      ;
; 9.608  ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 1.389      ;
; 9.612  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.107      ; 1.392      ;
; 9.614  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 1.383      ;
; 9.628  ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 0.892      ; 1.161      ;
; 9.628  ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 0.892      ; 1.161      ;
; 9.629  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.086      ; 1.354      ;
; 9.650  ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.105      ; 1.352      ;
; 9.655  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.327      ;
; 9.679  ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 1.318      ;
; 9.694  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 1.303      ;
; 9.698  ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 0.892      ; 1.091      ;
; 9.698  ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 0.892      ; 1.091      ;
; 9.762  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 1.232      ;
; 9.762  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.220      ;
; 9.785  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.197      ;
; 9.793  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 1.201      ;
; 9.806  ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 0.892      ; 0.983      ;
; 9.806  ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 0.892      ; 0.983      ;
; 9.818  ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 1.179      ;
; 9.897  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 1.100      ;
; 9.944  ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.085      ; 1.038      ;
; 9.992  ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.091      ; 0.996      ;
; 10.044 ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.099      ; 0.952      ;
; 10.049 ; com_controller:b2v_inst|FIFO_RX_COM1~3         ; com_controller:b2v_inst|RBR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.948      ;
; 10.063 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.934      ;
; 10.074 ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.923      ;
; 10.087 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 0.907      ;
; 10.104 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.105      ; 0.898      ;
; 10.114 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.883      ;
; 10.116 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.105      ; 0.886      ;
; 10.155 ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.091      ; 0.833      ;
; 10.158 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.101      ; 0.840      ;
; 10.164 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.101      ; 0.834      ;
; 10.181 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.816      ;
; 10.190 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.097      ; 0.804      ;
; 10.207 ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.099      ; 0.789      ;
; 10.226 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.771      ;
; 10.237 ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.760      ;
; 10.277 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.720      ;
; 10.306 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.691      ;
; 10.320 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.677      ;
; 10.367 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.099      ; 0.629      ;
; 10.380 ; com_controller:b2v_inst|FIFO_RX_COM1~5         ; com_controller:b2v_inst|RBR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.617      ;
; 10.382 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.277      ; 0.814      ;
; 10.388 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.609      ;
; 10.391 ; com_controller:b2v_inst|FIFO_RX_COM1~2         ; com_controller:b2v_inst|RBR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.108      ; 0.614      ;
; 10.407 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.277      ; 0.789      ;
; 10.415 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.277      ; 0.781      ;
; 10.417 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.277      ; 0.779      ;
; 10.459 ; com_controller:b2v_inst|FIFO_RX_COM1~1         ; com_controller:b2v_inst|RBR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.538      ;
; 10.628 ; com_controller:b2v_inst|FIFO_RX_COM1~8         ; com_controller:b2v_inst|RBR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.369      ;
; 10.629 ; com_controller:b2v_inst|FIFO_RX_COM1~7         ; com_controller:b2v_inst|RBR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.368      ;
; 10.630 ; com_controller:b2v_inst|FIFO_RX_COM1~4         ; com_controller:b2v_inst|RBR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.367      ;
; 10.630 ; com_controller:b2v_inst|FIFO_RX_COM1~6         ; com_controller:b2v_inst|RBR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 10.000       ; 1.100      ; 0.367      ;
; 24.854 ; pci_controller:b2v_inst1|O_ADDR[15]            ; pci_controller:b2v_inst1|O_AD[25]                                                                                    ; I_CLK        ; I_CLK       ; 30.000       ; -0.047     ; 5.086      ;
; 24.888 ; pci_controller:b2v_inst1|O_ADDR[15]            ; pci_controller:b2v_inst1|O_AD[4]                                                                                     ; I_CLK        ; I_CLK       ; 30.000       ; -0.040     ; 5.059      ;
; 24.919 ; pci_controller:b2v_inst1|O_ADDR[6]             ; pci_controller:b2v_inst1|O_AD[25]                                                                                    ; I_CLK        ; I_CLK       ; 30.000       ; -0.047     ; 5.021      ;
; 24.953 ; pci_controller:b2v_inst1|O_ADDR[6]             ; pci_controller:b2v_inst1|O_AD[4]                                                                                     ; I_CLK        ; I_CLK       ; 30.000       ; -0.040     ; 4.994      ;
; 25.164 ; pci_controller:b2v_inst1|O_ADDR[5]             ; pci_controller:b2v_inst1|O_AD[25]                                                                                    ; I_CLK        ; I_CLK       ; 30.000       ; -0.038     ; 4.785      ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'I_CLK'                                                                                                                                                                                                                   ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.197 ; com_controller:b2v_inst|FIFO_RX_COM1~4         ; com_controller:b2v_inst|RBR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.317      ;
; -1.197 ; com_controller:b2v_inst|FIFO_RX_COM1~6         ; com_controller:b2v_inst|RBR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.317      ;
; -1.196 ; com_controller:b2v_inst|FIFO_RX_COM1~7         ; com_controller:b2v_inst|RBR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.318      ;
; -1.196 ; com_controller:b2v_inst|FIFO_RX_COM1~8         ; com_controller:b2v_inst|RBR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.318      ;
; -1.087 ; com_controller:b2v_inst|FIFO_RX_COM1~1         ; com_controller:b2v_inst|RBR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.427      ;
; -1.061 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.536      ; 0.659      ;
; -1.052 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.536      ; 0.668      ;
; -1.051 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.536      ; 0.669      ;
; -1.026 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.536      ; 0.694      ;
; -1.021 ; com_controller:b2v_inst|FIFO_RX_COM1~5         ; com_controller:b2v_inst|RBR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.493      ;
; -0.994 ; com_controller:b2v_inst|FIFO_RX_COM1~2         ; com_controller:b2v_inst|RBR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.358      ; 0.528      ;
; -0.974 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.540      ;
; -0.959 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.555      ;
; -0.902 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.612      ;
; -0.896 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.618      ;
; -0.858 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.656      ;
; -0.834 ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.680      ;
; -0.824 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.349      ; 0.689      ;
; -0.800 ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.349      ; 0.713      ;
; -0.789 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.725      ;
; -0.785 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.352      ; 0.731      ;
; -0.780 ; com_controller:b2v_inst|par_err                ; com_controller:b2v_inst|LSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.352      ; 0.736      ;
; -0.769 ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.342      ; 0.737      ;
; -0.756 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.356      ; 0.764      ;
; -0.745 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|LSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.356      ; 0.775      ;
; -0.742 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.772      ;
; -0.732 ; com_controller:b2v_inst|frame_err              ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.349      ; 0.781      ;
; -0.693 ; com_controller:b2v_inst|FIFO_RX_COM1~3         ; com_controller:b2v_inst|RBR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.821      ;
; -0.690 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.824      ;
; -0.666 ; com_controller:b2v_inst|TSR_COM1[5]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.848      ;
; -0.655 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.350      ; 0.859      ;
; -0.632 ; com_controller:b2v_inst|TSR_COM1[11]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.349      ; 0.881      ;
; -0.603 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 0.901      ;
; -0.601 ; com_controller:b2v_inst|TSR_COM1[6]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.342      ; 0.905      ;
; -0.583 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.351      ; 0.932      ;
; -0.490 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.014      ;
; -0.489 ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.348      ; 1.023      ;
; -0.485 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.352      ; 1.031      ;
; -0.443 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.348      ; 1.069      ;
; -0.419 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.351      ; 1.096      ;
; -0.406 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.356      ; 1.114      ;
; -0.401 ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.150      ; 0.913      ;
; -0.400 ; com_controller:b2v_inst|TSR_COM1[7]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.150      ; 0.914      ;
; -0.393 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.111      ;
; -0.382 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.352      ; 1.134      ;
; -0.378 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.126      ;
; -0.354 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.150      ;
; -0.323 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.358      ; 1.199      ;
; -0.321 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.352      ; 1.195      ;
; -0.309 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.352      ; 1.207      ;
; -0.305 ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.150      ; 1.009      ;
; -0.304 ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.150      ; 1.010      ;
; -0.301 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.351      ; 1.214      ;
; -0.291 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.351      ; 1.224      ;
; -0.284 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.356      ; 1.236      ;
; -0.279 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.225      ;
; -0.265 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.239      ;
; -0.255 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.492      ; 1.421      ;
; -0.253 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.343      ; 1.254      ;
; -0.252 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.343      ; 1.255      ;
; -0.241 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.263      ;
; -0.236 ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.150      ; 1.078      ;
; -0.235 ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.150      ; 1.079      ;
; -0.222 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.349      ; 1.291      ;
; -0.217 ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.349      ; 1.296      ;
; -0.216 ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.349      ; 1.297      ;
; -0.165 ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.348      ; 1.347      ;
; -0.150 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.343      ; 1.357      ;
; -0.149 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.343      ; 1.358      ;
; -0.121 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.351      ; 1.394      ;
; -0.119 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.348      ; 1.393      ;
; -0.089 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.343      ; 1.418      ;
; -0.088 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.343      ; 1.419      ;
; -0.077 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|strb_tx_en                                                                                   ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.343      ; 1.430      ;
; -0.076 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.343      ; 1.431      ;
; -0.073 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.431      ;
; -0.059 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.356      ; 1.461      ;
; -0.058 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.349      ; 1.455      ;
; -0.050 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.454      ;
; -0.050 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.492      ; 1.626      ;
; -0.030 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.492      ; 1.646      ;
; -0.006 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.492      ; 1.670      ;
; 0.043  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.351      ; 1.558      ;
; 0.060  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.348      ; 1.572      ;
; 0.067  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.349      ; 1.580      ;
; 0.070  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.349      ; 1.583      ;
; 0.091  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.595      ;
; 0.106  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.348      ; 1.618      ;
; 0.114  ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.340      ; 1.618      ;
; 0.168  ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.351      ; 1.683      ;
; 0.171  ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK       ; 0.000        ; 1.351      ; 1.686      ;
; 0.186  ; pci_controller:b2v_inst1|ST.ST_IDLE            ; pci_controller:b2v_inst1|ST.ST_IDLE                                                                                  ; I_CLK        ; I_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; com_controller:b2v_inst|FIFO_RX_COM1~0         ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; com_controller:b2v_inst|O_DEVRDY               ; com_controller:b2v_inst|O_DEVRDY                                                                                     ; I_CLK        ; I_CLK       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; pci_controller:b2v_inst1|ST.ST_SUSTAIN         ; pci_controller:b2v_inst1|ST.ST_SUSTAIN                                                                               ; I_CLK        ; I_CLK       ; 0.000        ; 0.037      ; 0.314      ;
; 0.201  ; com_controller:b2v_inst|fifo_tx_waddr[0]       ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; com_controller:b2v_inst|fifo_tx_waddr[1]       ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; com_controller:b2v_inst|fifo_tx_waddr[2]       ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; com_controller:b2v_inst|fifo_tx_waddr[3]       ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; com_controller:b2v_inst|fifo_rx_raddr[0]       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ; I_CLK        ; I_CLK       ; 0.000        ; 0.022      ; 0.307      ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'I_CLK_DEV'                                                                                                                                                                                                              ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.219      ; 0.501      ;
; 0.186 ; com_controller:b2v_inst|fifo_tx_raddr[0]       ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; com_controller:b2v_inst|fifo_tx_raddr[1]       ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; com_controller:b2v_inst|fifo_tx_raddr[2]       ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; com_controller:b2v_inst|fifo_tx_raddr[3]       ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; com_controller:b2v_inst|fifo_rx_waddr[1]       ; com_controller:b2v_inst|fifo_rx_waddr[1]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; com_controller:b2v_inst|fifo_rx_waddr[2]       ; com_controller:b2v_inst|fifo_rx_waddr[2]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; com_controller:b2v_inst|fifo_rx_waddr[3]       ; com_controller:b2v_inst|fifo_rx_waddr[3]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; com_controller:b2v_inst|TSR_COM1[10]           ; com_controller:b2v_inst|TSR_COM1[10]                                                                                 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; com_controller:b2v_inst|TSR_COM1[0]            ; com_controller:b2v_inst|TSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; com_controller:b2v_inst|strb_rx_en             ; com_controller:b2v_inst|strb_rx_en                                                                                   ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; com_controller:b2v_inst|rx_shift_en            ; com_controller:b2v_inst|rx_shift_en                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; com_controller:b2v_inst|brk_dtd_iflag          ; com_controller:b2v_inst|brk_dtd_iflag                                                                                ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; com_controller:b2v_inst|fifo_rx_int_trig_iflag                                                                       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.307      ;
; 0.190 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.219      ; 0.513      ;
; 0.194 ; com_controller:b2v_inst|fifo_rx_waddr[0]       ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; com_controller:b2v_inst|brk_dtd_cntr[7]        ; com_controller:b2v_inst|brk_dtd_cntr[7]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; com_controller:b2v_inst|strb_cntr_rx[20]       ; com_controller:b2v_inst|strb_cntr_rx[20]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; com_controller:b2v_inst|rx_timeout_cntr[5]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.318      ;
; 0.205 ; com_controller:b2v_inst|strb_cntr_tx[20]       ; com_controller:b2v_inst|strb_cntr_tx[20]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.325      ;
; 0.219 ; com_controller:b2v_inst|rx_in[1]               ; com_controller:b2v_inst|RSR_COM1[10]                                                                                 ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.340      ;
; 0.259 ; com_controller:b2v_inst|TSR_COM1[8]            ; com_controller:b2v_inst|TSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.044      ; 0.387      ;
; 0.264 ; com_controller:b2v_inst|RSR_COM1[2]            ; com_controller:b2v_inst|RSR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; com_controller:b2v_inst|RSR_COM1[9]            ; com_controller:b2v_inst|RSR_COM1[8]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; com_controller:b2v_inst|RSR_COM1[7]            ; com_controller:b2v_inst|RSR_COM1[6]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; com_controller:b2v_inst|RSR_COM1[8]            ; com_controller:b2v_inst|RSR_COM1[7]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.387      ;
; 0.280 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|TSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.400      ;
; 0.282 ; com_controller:b2v_inst|TSR_COM1[1]            ; com_controller:b2v_inst|TSR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.402      ;
; 0.295 ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; com_controller:b2v_inst|rx_timeout_cntr[1]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; com_controller:b2v_inst|strb_cntr_tx[7]        ; com_controller:b2v_inst|strb_cntr_tx[7]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; com_controller:b2v_inst|rx_timeout_cntr[2]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; com_controller:b2v_inst|strb_cntr_tx[1]        ; com_controller:b2v_inst|strb_cntr_tx[1]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; com_controller:b2v_inst|strb_cntr_tx[6]        ; com_controller:b2v_inst|strb_cntr_tx[6]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; com_controller:b2v_inst|strb_cntr_rx[19]       ; com_controller:b2v_inst|strb_cntr_rx[19]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; com_controller:b2v_inst|brk_dtd_cntr[4]        ; com_controller:b2v_inst|brk_dtd_cntr[4]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; com_controller:b2v_inst|brk_dtd_cntr[5]        ; com_controller:b2v_inst|brk_dtd_cntr[5]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; com_controller:b2v_inst|brk_dtd_cntr[6]        ; com_controller:b2v_inst|brk_dtd_cntr[6]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; com_controller:b2v_inst|rx_timeout_cntr[4]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; com_controller:b2v_inst|strb_cntr_rx[6]        ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; com_controller:b2v_inst|strb_cntr_tx[9]        ; com_controller:b2v_inst|strb_cntr_tx[9]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; com_controller:b2v_inst|strb_cntr_rx[9]        ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; com_controller:b2v_inst|strb_cntr_rx[16]       ; com_controller:b2v_inst|strb_cntr_rx[16]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; com_controller:b2v_inst|strb_cntr_rx[17]       ; com_controller:b2v_inst|strb_cntr_rx[17]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; com_controller:b2v_inst|strb_cntr_tx[5]        ; com_controller:b2v_inst|strb_cntr_tx[5]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; com_controller:b2v_inst|strb_cntr_rx[1]        ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; com_controller:b2v_inst|strb_cntr_rx[13]       ; com_controller:b2v_inst|strb_cntr_rx[13]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; com_controller:b2v_inst|strb_cntr_rx[11]       ; com_controller:b2v_inst|strb_cntr_rx[11]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; com_controller:b2v_inst|strb_cntr_tx[3]        ; com_controller:b2v_inst|strb_cntr_tx[3]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; com_controller:b2v_inst|strb_cntr_tx[8]        ; com_controller:b2v_inst|strb_cntr_tx[8]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; com_controller:b2v_inst|strb_cntr_tx[11]       ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; com_controller:b2v_inst|strb_cntr_tx[13]       ; com_controller:b2v_inst|strb_cntr_tx[13]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; com_controller:b2v_inst|strb_cntr_tx[15]       ; com_controller:b2v_inst|strb_cntr_tx[15]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; com_controller:b2v_inst|strb_cntr_rx[3]        ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; com_controller:b2v_inst|strb_cntr_rx[8]        ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; com_controller:b2v_inst|strb_cntr_rx[10]       ; com_controller:b2v_inst|strb_cntr_rx[10]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; com_controller:b2v_inst|RSR_COM1[5]            ; com_controller:b2v_inst|RSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; com_controller:b2v_inst|strb_cntr_tx[2]        ; com_controller:b2v_inst|strb_cntr_tx[2]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; com_controller:b2v_inst|strb_cntr_tx[4]        ; com_controller:b2v_inst|strb_cntr_tx[4]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; com_controller:b2v_inst|strb_cntr_tx[10]       ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; com_controller:b2v_inst|strb_cntr_tx[16]       ; com_controller:b2v_inst|strb_cntr_tx[16]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; com_controller:b2v_inst|strb_cntr_tx[17]       ; com_controller:b2v_inst|strb_cntr_tx[17]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; com_controller:b2v_inst|strb_cntr_rx[2]        ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; com_controller:b2v_inst|strb_cntr_rx[4]        ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; com_controller:b2v_inst|strb_cntr_rx[12]       ; com_controller:b2v_inst|strb_cntr_rx[12]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; com_controller:b2v_inst|RSR_COM1[10]           ; com_controller:b2v_inst|RSR_COM1[9]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; com_controller:b2v_inst|RSR_COM1[6]            ; com_controller:b2v_inst|RSR_COM1[5]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; com_controller:b2v_inst|RSR_COM1[4]            ; com_controller:b2v_inst|RSR_COM1[3]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; com_controller:b2v_inst|brk_dtd_cntr[1]        ; com_controller:b2v_inst|brk_dtd_cntr[1]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; com_controller:b2v_inst|strb_cntr_tx[0]        ; com_controller:b2v_inst|strb_cntr_tx[0]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; com_controller:b2v_inst|strb_cntr_tx[12]       ; com_controller:b2v_inst|strb_cntr_tx[12]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; com_controller:b2v_inst|strb_cntr_tx[18]       ; com_controller:b2v_inst|strb_cntr_tx[18]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; com_controller:b2v_inst|strb_cntr_tx[19]       ; com_controller:b2v_inst|strb_cntr_tx[19]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; com_controller:b2v_inst|TSR_COM1[9]            ; com_controller:b2v_inst|TSR_COM1[8]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.044      ; 0.435      ;
; 0.307 ; com_controller:b2v_inst|strb_cntr_rx[14]       ; com_controller:b2v_inst|strb_cntr_rx[14]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; com_controller:b2v_inst|brk_dtd_cntr[2]        ; com_controller:b2v_inst|brk_dtd_cntr[2]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; com_controller:b2v_inst|brk_dtd_cntr[3]        ; com_controller:b2v_inst|brk_dtd_cntr[3]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; com_controller:b2v_inst|rx_timeout_cntr[0]                                                                           ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; com_controller:b2v_inst|strb_cntr_tx[14]       ; com_controller:b2v_inst|strb_cntr_tx[14]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; com_controller:b2v_inst|strb_cntr_rx[5]        ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; com_controller:b2v_inst|strb_cntr_rx[7]        ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.429      ;
; 0.313 ; com_controller:b2v_inst|strb_cntr_rx[0]        ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.434      ;
; 0.315 ; com_controller:b2v_inst|TSR_COM1[3]            ; com_controller:b2v_inst|TSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; com_controller:b2v_inst|strb_cntr_rx[15]       ; com_controller:b2v_inst|strb_cntr_rx[15]                                                                             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; com_controller:b2v_inst|brk_dtd_cntr[0]        ; com_controller:b2v_inst|brk_dtd_cntr[0]                                                                              ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.438      ;
; 0.320 ; com_controller:b2v_inst|TSR_COM1[2]            ; com_controller:b2v_inst|TSR_COM1[1]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.440      ;
; 0.322 ; com_controller:b2v_inst|TSR_COM1[0]            ; com_controller:b2v_inst|rx_in[0]                                                                                     ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.442      ;
; 0.331 ; com_controller:b2v_inst|strb_cntr_rx[17]       ; com_controller:b2v_inst|strb_rx                                                                                      ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.452      ;
; 0.336 ; com_controller:b2v_inst|RSR_COM1[3]            ; com_controller:b2v_inst|RSR_COM1[2]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.457      ;
; 0.346 ; com_controller:b2v_inst|CTS_in[0]              ; com_controller:b2v_inst|CTS_in[1]                                                                                    ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.467      ;
; 0.350 ; com_controller:b2v_inst|RSR_COM1[3]            ; com_controller:b2v_inst|RSR_COM1[0]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.037      ; 0.471      ;
; 0.352 ; com_controller:b2v_inst|TSR_COM1[4]            ; com_controller:b2v_inst|TSR_COM1[4]                                                                                  ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.472      ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'I_CLK_DEV'                                                                                                                             ;
+-------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.680 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.356     ; 2.891      ;
; 5.684 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.358     ; 2.885      ;
; 5.684 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.356     ; 2.887      ;
; 5.700 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.358     ; 2.869      ;
; 5.705 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.358     ; 2.864      ;
; 5.754 ; pci_controller:b2v_inst1|BAR_0_DEV1[10] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.356     ; 2.817      ;
; 5.763 ; pci_controller:b2v_inst1|O_ADDR[9]      ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.356     ; 2.808      ;
; 5.763 ; pci_controller:b2v_inst1|O_ADDR[11]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.356     ; 2.808      ;
; 5.783 ; pci_controller:b2v_inst1|BAR_0_DEV1[28] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.787      ;
; 5.784 ; pci_controller:b2v_inst1|BAR_0_DEV1[15] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.358     ; 2.785      ;
; 5.792 ; pci_controller:b2v_inst1|O_ADDR[28]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.358     ; 2.777      ;
; 5.795 ; pci_controller:b2v_inst1|BAR_0_DEV1[25] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.773      ;
; 5.838 ; pci_controller:b2v_inst1|BAR_0_DEV1[11] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.356     ; 2.733      ;
; 5.840 ; pci_controller:b2v_inst1|O_ADDR[10]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.356     ; 2.731      ;
; 5.846 ; pci_controller:b2v_inst1|BAR_0_DEV1[24] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.724      ;
; 5.847 ; pci_controller:b2v_inst1|O_ADDR[8]      ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.356     ; 2.724      ;
; 5.869 ; pci_controller:b2v_inst1|BAR_0_DEV1[13] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.358     ; 2.700      ;
; 5.875 ; pci_controller:b2v_inst1|ST.ST_WRITEIO  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.355     ; 2.697      ;
; 5.879 ; pci_controller:b2v_inst1|O_ADDR[12]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.689      ;
; 5.889 ; pci_controller:b2v_inst1|O_ADDR[14]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.679      ;
; 5.894 ; pci_controller:b2v_inst1|BAR_0_DEV1[26] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.674      ;
; 5.897 ; pci_controller:b2v_inst1|O_ADDR[24]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.360     ; 2.670      ;
; 5.897 ; pci_controller:b2v_inst1|O_ADDR[26]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.360     ; 2.670      ;
; 5.899 ; pci_controller:b2v_inst1|O_ADDR[25]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.360     ; 2.668      ;
; 5.903 ; pci_controller:b2v_inst1|O_ADDR[27]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.360     ; 2.664      ;
; 5.927 ; pci_controller:b2v_inst1|BAR_0_DEV1[31] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.643      ;
; 5.933 ; pci_controller:b2v_inst1|BAR_0_DEV1[29] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.357     ; 2.637      ;
; 5.934 ; pci_controller:b2v_inst1|BAR_0_DEV1[16] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.634      ;
; 5.953 ; pci_controller:b2v_inst1|BAR_0_DEV1[27] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.615      ;
; 5.955 ; pci_controller:b2v_inst1|BAR_0_DEV1[17] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.613      ;
; 5.957 ; pci_controller:b2v_inst1|BAR_0_DEV1[30] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.611      ;
; 5.959 ; pci_controller:b2v_inst1|ST.ST_READIO   ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.355     ; 2.613      ;
; 5.960 ; pci_controller:b2v_inst1|O_ADDR[15]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.608      ;
; 5.999 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.580      ;
; 5.999 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.580      ;
; 6.003 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.574      ;
; 6.003 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.576      ;
; 6.003 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.574      ;
; 6.003 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.576      ;
; 6.011 ; pci_controller:b2v_inst1|ST.ST_DECODED  ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.355     ; 2.561      ;
; 6.019 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.558      ;
; 6.019 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.558      ;
; 6.021 ; pci_controller:b2v_inst1|O_ADDR[30]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.358     ; 2.548      ;
; 6.024 ; pci_controller:b2v_inst1|O_ADDR[23]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.544      ;
; 6.024 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.553      ;
; 6.024 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.553      ;
; 6.024 ; pci_controller:b2v_inst1|O_ADDR[22]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.544      ;
; 6.036 ; pci_controller:b2v_inst1|O_ADDR[13]     ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.359     ; 2.532      ;
; 6.041 ; pci_controller:b2v_inst1|BAR_0_DEV1[20] ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.358     ; 2.528      ;
; 6.059 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.520      ;
; 6.059 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.520      ;
; 6.059 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.520      ;
; 6.059 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.520      ;
; 6.059 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.520      ;
; 6.059 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.520      ;
; 6.059 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.520      ;
; 6.059 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.520      ;
; 6.059 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.520      ;
; 6.059 ; pci_controller:b2v_inst1|BAR_0_DEV1[9]  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.520      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.514      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.516      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.514      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.516      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.514      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.516      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.514      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.516      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.514      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.516      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.514      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.516      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.514      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.516      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.514      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.516      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.514      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.516      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[12] ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.514      ;
; 6.063 ; pci_controller:b2v_inst1|BAR_0_DEV1[8]  ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.516      ;
; 6.073 ; pci_controller:b2v_inst1|BAR_0_DEV1[10] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.506      ;
; 6.073 ; pci_controller:b2v_inst1|BAR_0_DEV1[10] ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.506      ;
; 6.079 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.498      ;
; 6.079 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.498      ;
; 6.079 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.498      ;
; 6.079 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.498      ;
; 6.079 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.498      ;
; 6.079 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.498      ;
; 6.079 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.498      ;
; 6.079 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.498      ;
; 6.079 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.498      ;
; 6.079 ; pci_controller:b2v_inst1|BAR_0_DEV1[14] ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.498      ;
; 6.082 ; pci_controller:b2v_inst1|O_ADDR[9]      ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.497      ;
; 6.082 ; pci_controller:b2v_inst1|O_ADDR[9]      ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.497      ;
; 6.082 ; pci_controller:b2v_inst1|O_ADDR[11]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.497      ;
; 6.082 ; pci_controller:b2v_inst1|O_ADDR[11]     ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.348     ; 2.497      ;
; 6.084 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.493      ;
; 6.084 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.493      ;
; 6.084 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.493      ;
; 6.084 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.493      ;
; 6.084 ; pci_controller:b2v_inst1|O_ADDR[29]     ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 10.000       ; -1.350     ; 2.493      ;
+-------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'I_CLK_DEV'                                                                                                                            ;
+-------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.808 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|rx_shift_en            ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 0.938      ;
; 0.826 ; com_controller:b2v_inst|rx_shift_en   ; com_controller:b2v_inst|strb_rx_en             ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.036      ; 0.946      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[10]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[12]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[13]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[14]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[15]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[16]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[17]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[18]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[19]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[20]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[11]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.132 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_rx                ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.263      ;
; 1.281 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[0]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.412      ;
; 1.281 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[1]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.412      ;
; 1.281 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[2]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.412      ;
; 1.281 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[3]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.412      ;
; 1.281 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[4]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.412      ;
; 1.281 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[5]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.412      ;
; 1.281 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[6]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.412      ;
; 1.281 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[7]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.412      ;
; 1.281 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[8]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.412      ;
; 1.281 ; com_controller:b2v_inst|rx_in[1]      ; com_controller:b2v_inst|strb_cntr_rx[9]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.047      ; 1.412      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[10]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[12]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[13]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[14]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[15]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[16]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[17]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[18]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[19]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[20]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[11]       ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.396 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_rx                ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.526      ;
; 1.545 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[0]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.675      ;
; 1.545 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[1]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.675      ;
; 1.545 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[2]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.675      ;
; 1.545 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[3]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.675      ;
; 1.545 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[4]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.675      ;
; 1.545 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[5]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.675      ;
; 1.545 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[6]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.675      ;
; 1.545 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[7]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.675      ;
; 1.545 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[8]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.675      ;
; 1.545 ; com_controller:b2v_inst|rx_in[0]      ; com_controller:b2v_inst|strb_cntr_rx[9]        ; I_CLK_DEV    ; I_CLK_DEV   ; 0.000        ; 0.046      ; 1.675      ;
; 2.346 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.444      ;
; 2.346 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.444      ;
; 2.346 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.444      ;
; 2.346 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.444      ;
; 2.346 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.444      ;
; 2.346 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.444      ;
; 2.346 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.444      ;
; 2.346 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.444      ;
; 2.346 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.444      ;
; 2.346 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.444      ;
; 2.403 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.501      ;
; 2.403 ; pci_controller:b2v_inst1|ST.ST_READIO ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.096     ; 1.501      ;
; 2.434 ; pci_controller:b2v_inst1|O_ADDR[0]    ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.528      ;
; 2.475 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.109     ; 1.560      ;
; 2.500 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.108     ; 1.586      ;
; 2.542 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.636      ;
; 2.542 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.636      ;
; 2.542 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.636      ;
; 2.542 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.636      ;
; 2.542 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.636      ;
; 2.542 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.636      ;
; 2.542 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.636      ;
; 2.542 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.636      ;
; 2.542 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.636      ;
; 2.542 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.636      ;
; 2.598 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.692      ;
; 2.598 ; com_controller:b2v_inst|LCR_COM1[7]   ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.692      ;
; 2.636 ; pci_controller:b2v_inst1|O_ADDR[2]    ; com_controller:b2v_inst|brk_dtd_iflag          ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.730      ;
; 2.637 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.730      ;
; 2.637 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.730      ;
; 2.637 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.730      ;
; 2.637 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.730      ;
; 2.637 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.730      ;
; 2.637 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.730      ;
; 2.637 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.730      ;
; 2.637 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.730      ;
; 2.637 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.730      ;
; 2.637 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.730      ;
; 2.688 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.781      ;
; 2.688 ; pci_controller:b2v_inst1|O_ADDR[1]    ; com_controller:b2v_inst|fifo_rx_int_trig_iflag ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.101     ; 1.781      ;
; 2.706 ; pci_controller:b2v_inst1|O_ADDR[19]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.800      ;
; 2.706 ; pci_controller:b2v_inst1|O_ADDR[19]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.800      ;
; 2.706 ; pci_controller:b2v_inst1|O_ADDR[19]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.800      ;
; 2.706 ; pci_controller:b2v_inst1|O_ADDR[19]   ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.800      ;
; 2.706 ; pci_controller:b2v_inst1|O_ADDR[19]   ; com_controller:b2v_inst|rx_timeout_cntr[1]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.800      ;
; 2.706 ; pci_controller:b2v_inst1|O_ADDR[19]   ; com_controller:b2v_inst|rx_timeout_cntr[2]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.800      ;
; 2.706 ; pci_controller:b2v_inst1|O_ADDR[19]   ; com_controller:b2v_inst|rx_timeout_cntr[3]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.800      ;
; 2.706 ; pci_controller:b2v_inst1|O_ADDR[19]   ; com_controller:b2v_inst|rx_timeout_cntr[4]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.800      ;
; 2.706 ; pci_controller:b2v_inst1|O_ADDR[19]   ; com_controller:b2v_inst|rx_timeout_cntr[5]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.800      ;
; 2.706 ; pci_controller:b2v_inst1|O_ADDR[19]   ; com_controller:b2v_inst|fifo_rx_timeout_iflag  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.800      ;
; 2.708 ; pci_controller:b2v_inst1|O_ADDR[17]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.802      ;
; 2.708 ; pci_controller:b2v_inst1|O_ADDR[17]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.802      ;
; 2.708 ; pci_controller:b2v_inst1|O_ADDR[17]   ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]  ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.802      ;
; 2.708 ; pci_controller:b2v_inst1|O_ADDR[17]   ; com_controller:b2v_inst|rx_timeout_cntr[0]     ; I_CLK        ; I_CLK_DEV   ; 0.000        ; -1.100     ; 1.802      ;
+-------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'I_CLK_DEV'                                                                                                                                                   ;
+-------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------------------------------------------------------------------------+
; 9.331 ; 9.561        ; 0.230          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.331 ; 9.561        ; 0.230          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.333 ; 9.563        ; 0.230          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.372 ; 9.556        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[7]                                                                                  ;
; 9.372 ; 9.556        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[8]                                                                                  ;
; 9.372 ; 9.556        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[9]                                                                                  ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|CTS_in[0]                                                                                    ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|CTS_in[1]                                                                                    ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~1                                                                               ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~2                                                                               ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~3                                                                               ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~4                                                                               ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~5                                                                               ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~6                                                                               ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~7                                                                               ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~8                                                                               ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[0]                                                                                  ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[10]                                                                                 ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[11]                                                                                 ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[1]                                                                                  ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[2]                                                                                  ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[3]                                                                                  ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[4]                                                                                  ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[5]                                                                                  ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|TSR_COM1[6]                                                                                  ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[0]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[1]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[2]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[3]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[4]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[5]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[6]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_cntr[7]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|brk_dtd_iflag                                                                                ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_int_trig_iflag                                                                       ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                                        ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]                                                                        ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                                        ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                                        ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                                        ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[0]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[1]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[2]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_rx_waddr[3]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[0]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[1]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[2]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|fifo_tx_raddr[3]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|frame_err                                                                                    ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|par_err                                                                                      ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_in[0]                                                                                     ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_shift_en                                                                                  ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[0]                                                                           ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[1]                                                                           ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[2]                                                                           ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[3]                                                                           ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[4]                                                                           ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|rx_timeout_cntr[5]                                                                           ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[0]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[10]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[11]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[12]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[13]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[14]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[15]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[16]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[17]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[18]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[19]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[1]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[20]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[2]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[3]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[4]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[5]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[6]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[7]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[8]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_rx[9]                                                                              ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[10]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[11]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[12]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[13]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[14]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[15]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[16]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[17]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[18]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[19]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_cntr_tx[20]                                                                             ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_rx                                                                                      ;
; 9.396 ; 9.580        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|strb_rx_en                                                                                   ;
; 9.397 ; 9.581        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[0]                                                                                  ;
; 9.397 ; 9.581        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[10]                                                                                 ;
; 9.397 ; 9.581        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[1]                                                                                  ;
; 9.397 ; 9.581        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[2]                                                                                  ;
; 9.397 ; 9.581        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[3]                                                                                  ;
; 9.397 ; 9.581        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[4]                                                                                  ;
; 9.397 ; 9.581        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[5]                                                                                  ;
; 9.397 ; 9.581        ; 0.184          ; Low Pulse Width ; I_CLK_DEV ; Rise       ; com_controller:b2v_inst|RSR_COM1[6]                                                                                  ;
+-------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'I_CLK'                                                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; 14.366 ; 14.596       ; 0.230          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 14.366 ; 14.596       ; 0.230          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_we_reg       ;
; 14.367 ; 14.597       ; 0.230          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 14.368 ; 14.598       ; 0.230          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 14.368 ; 14.598       ; 0.230          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 14.385 ; 14.569       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|fifo_tx_waddr[0]                                                                             ;
; 14.385 ; 14.569       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|fifo_tx_waddr[1]                                                                             ;
; 14.385 ; 14.569       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|fifo_tx_waddr[2]                                                                             ;
; 14.385 ; 14.569       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|fifo_tx_waddr[3]                                                                             ;
; 14.392 ; 14.576       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|fifo_rx_raddr[0]                                                                             ;
; 14.392 ; 14.576       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|fifo_rx_raddr[1]                                                                             ;
; 14.392 ; 14.576       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|fifo_rx_raddr[2]                                                                             ;
; 14.392 ; 14.576       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|fifo_rx_raddr[3]                                                                             ;
; 14.421 ; 14.605       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[1]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[0]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[1]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[6]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[0]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[1]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[2]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[3]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[4]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[5]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[6]                                                                                  ;
; 14.428 ; 14.612       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLM_COM1[7]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[2]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[3]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[4]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[5]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|DLL_COM1[7]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|FIFO_RX_COM1~0                                                                               ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|FIFO_TX_COM1~0                                                                               ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[0]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[2]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[3]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[4]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[5]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[6]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IER_COM1[7]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[0]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[1]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[2]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[3]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|IIR_COM1[6]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[0]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[1]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[2]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[3]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[4]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[5]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[6]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LCR_COM1[7]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[0]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[1]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[2]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[3]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[4]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[5]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[6]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|LSR_COM1[7]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|MCR_COM1[0]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|MCR_COM1[1]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|MCR_COM1[2]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|MCR_COM1[3]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|MCR_COM1[4]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|MCR_COM1[5]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|MCR_COM1[6]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|MCR_COM1[7]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|MSR_COM1[4]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[0]                                                                                      ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[1]                                                                                      ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[2]                                                                                      ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[3]                                                                                      ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[4]                                                                                      ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[5]                                                                                      ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[6]                                                                                      ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_AD[7]                                                                                      ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|O_DEVRDY                                                                                     ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[0]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[1]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[2]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[3]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[4]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[5]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[6]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|RBR_COM1[7]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[0]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[1]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[2]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[3]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[4]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[5]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[6]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|SCR_COM1[7]                                                                                  ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; com_controller:b2v_inst|strb_tx_en                                                                                   ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[10]                                                                              ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[11]                                                                              ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[12]                                                                              ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[13]                                                                              ;
; 14.429 ; 14.613       ; 0.184          ; Low Pulse Width ; I_CLK ; Rise       ; pci_controller:b2v_inst1|BAR_0_DEV1[14]                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 3.895 ; 4.670 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 2.343 ; 3.075 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 2.974 ; 3.735 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 2.398 ; 3.149 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 2.351 ; 3.092 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 2.447 ; 3.204 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 2.350 ; 3.077 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 2.292 ; 3.042 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 2.362 ; 3.100 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 3.153 ; 3.744 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 3.332 ; 3.985 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 3.711 ; 4.346 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 3.712 ; 4.348 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 3.737 ; 4.464 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 3.669 ; 4.361 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 3.691 ; 4.359 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 3.383 ; 4.056 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 3.895 ; 4.639 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 3.438 ; 4.098 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 3.619 ; 4.329 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 3.886 ; 4.601 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 3.894 ; 4.670 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 3.282 ; 3.921 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 3.709 ; 4.357 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 3.458 ; 4.104 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 3.458 ; 4.116 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 3.591 ; 4.287 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 3.611 ; 4.301 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 3.553 ; 4.213 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 3.396 ; 4.031 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 3.276 ; 3.884 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 3.455 ; 4.141 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 3.643 ; 4.329 ; Rise       ; I_CLK           ;
; I_CBE[*]   ; I_CLK      ; 3.822 ; 4.402 ; Rise       ; I_CLK           ;
;  I_CBE[0]  ; I_CLK      ; 3.701 ; 4.232 ; Rise       ; I_CLK           ;
;  I_CBE[1]  ; I_CLK      ; 3.822 ; 4.402 ; Rise       ; I_CLK           ;
;  I_CBE[2]  ; I_CLK      ; 3.667 ; 4.329 ; Rise       ; I_CLK           ;
;  I_CBE[3]  ; I_CLK      ; 3.721 ; 4.337 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK      ; 1.460 ; 2.123 ; Rise       ; I_CLK           ;
; I_IDSEL    ; I_CLK      ; 2.445 ; 3.204 ; Rise       ; I_CLK           ;
; _I_FRAME   ; I_CLK      ; 3.414 ; 3.854 ; Rise       ; I_CLK           ;
; _I_RESET   ; I_CLK      ; 1.729 ; 2.431 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK_DEV  ; 2.501 ; 3.142 ; Rise       ; I_CLK_DEV       ;
; I_RX       ; I_CLK_DEV  ; 2.274 ; 2.886 ; Rise       ; I_CLK_DEV       ;
; _I_RESET   ; I_CLK_DEV  ; 3.793 ; 4.538 ; Rise       ; I_CLK_DEV       ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; -0.857 ; -1.470 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; -1.430 ; -2.069 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; -1.785 ; -2.459 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; -1.312 ; -1.950 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; -1.577 ; -2.260 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; -0.917 ; -1.519 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; -1.064 ; -1.685 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; -1.263 ; -1.897 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; -1.192 ; -1.814 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; -0.918 ; -1.530 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; -1.024 ; -1.631 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; -1.078 ; -1.688 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; -0.987 ; -1.587 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; -1.664 ; -2.396 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; -1.199 ; -1.822 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; -1.522 ; -2.181 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; -1.360 ; -2.020 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; -1.423 ; -2.101 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; -0.969 ; -1.591 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; -0.922 ; -1.555 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; -1.344 ; -2.067 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; -1.256 ; -1.932 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; -0.857 ; -1.470 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; -0.987 ; -1.590 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; -1.249 ; -1.888 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; -1.388 ; -2.026 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; -1.188 ; -1.827 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; -0.973 ; -1.600 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; -1.386 ; -2.015 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; -1.242 ; -1.846 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; -0.888 ; -1.476 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; -1.307 ; -1.967 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; -1.438 ; -2.066 ; Rise       ; I_CLK           ;
; I_CBE[*]   ; I_CLK      ; -1.073 ; -1.689 ; Rise       ; I_CLK           ;
;  I_CBE[0]  ; I_CLK      ; -1.073 ; -1.689 ; Rise       ; I_CLK           ;
;  I_CBE[1]  ; I_CLK      ; -1.091 ; -1.734 ; Rise       ; I_CLK           ;
;  I_CBE[2]  ; I_CLK      ; -1.308 ; -1.983 ; Rise       ; I_CLK           ;
;  I_CBE[3]  ; I_CLK      ; -1.109 ; -1.730 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK      ; -1.207 ; -1.869 ; Rise       ; I_CLK           ;
; I_IDSEL    ; I_CLK      ; -2.182 ; -2.921 ; Rise       ; I_CLK           ;
; _I_FRAME   ; I_CLK      ; -1.077 ; -1.701 ; Rise       ; I_CLK           ;
; _I_RESET   ; I_CLK      ; -1.451 ; -2.133 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK_DEV  ; -2.128 ; -2.751 ; Rise       ; I_CLK_DEV       ;
; I_RX       ; I_CLK_DEV  ; -1.911 ; -2.508 ; Rise       ; I_CLK_DEV       ;
; _I_RESET   ; I_CLK_DEV  ; -2.430 ; -3.072 ; Rise       ; I_CLK_DEV       ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]      ; I_CLK      ; 5.483 ; 5.580 ; Rise       ; I_CLK           ;
;  IO_AD[0]     ; I_CLK      ; 4.563 ; 4.561 ; Rise       ; I_CLK           ;
;  IO_AD[1]     ; I_CLK      ; 4.614 ; 4.640 ; Rise       ; I_CLK           ;
;  IO_AD[2]     ; I_CLK      ; 4.999 ; 5.147 ; Rise       ; I_CLK           ;
;  IO_AD[3]     ; I_CLK      ; 4.708 ; 5.015 ; Rise       ; I_CLK           ;
;  IO_AD[4]     ; I_CLK      ; 4.205 ; 4.269 ; Rise       ; I_CLK           ;
;  IO_AD[5]     ; I_CLK      ; 4.850 ; 4.807 ; Rise       ; I_CLK           ;
;  IO_AD[6]     ; I_CLK      ; 4.458 ; 4.458 ; Rise       ; I_CLK           ;
;  IO_AD[7]     ; I_CLK      ; 4.058 ; 4.079 ; Rise       ; I_CLK           ;
;  IO_AD[8]     ; I_CLK      ; 5.483 ; 5.580 ; Rise       ; I_CLK           ;
;  IO_AD[9]     ; I_CLK      ; 4.677 ; 4.755 ; Rise       ; I_CLK           ;
;  IO_AD[10]    ; I_CLK      ; 4.364 ; 4.346 ; Rise       ; I_CLK           ;
;  IO_AD[11]    ; I_CLK      ; 4.997 ; 4.926 ; Rise       ; I_CLK           ;
;  IO_AD[12]    ; I_CLK      ; 4.685 ; 4.645 ; Rise       ; I_CLK           ;
;  IO_AD[13]    ; I_CLK      ; 4.805 ; 4.740 ; Rise       ; I_CLK           ;
;  IO_AD[14]    ; I_CLK      ; 4.763 ; 4.769 ; Rise       ; I_CLK           ;
;  IO_AD[15]    ; I_CLK      ; 4.932 ; 4.874 ; Rise       ; I_CLK           ;
;  IO_AD[16]    ; I_CLK      ; 4.378 ; 4.371 ; Rise       ; I_CLK           ;
;  IO_AD[17]    ; I_CLK      ; 4.215 ; 4.137 ; Rise       ; I_CLK           ;
;  IO_AD[18]    ; I_CLK      ; 4.061 ; 4.020 ; Rise       ; I_CLK           ;
;  IO_AD[19]    ; I_CLK      ; 4.551 ; 4.434 ; Rise       ; I_CLK           ;
;  IO_AD[20]    ; I_CLK      ; 4.075 ; 4.035 ; Rise       ; I_CLK           ;
;  IO_AD[21]    ; I_CLK      ; 4.492 ; 4.442 ; Rise       ; I_CLK           ;
;  IO_AD[22]    ; I_CLK      ; 4.375 ; 4.347 ; Rise       ; I_CLK           ;
;  IO_AD[23]    ; I_CLK      ; 5.324 ; 5.259 ; Rise       ; I_CLK           ;
;  IO_AD[24]    ; I_CLK      ; 4.611 ; 4.500 ; Rise       ; I_CLK           ;
;  IO_AD[25]    ; I_CLK      ; 4.264 ; 4.222 ; Rise       ; I_CLK           ;
;  IO_AD[26]    ; I_CLK      ; 4.623 ; 4.518 ; Rise       ; I_CLK           ;
;  IO_AD[27]    ; I_CLK      ; 4.412 ; 4.314 ; Rise       ; I_CLK           ;
;  IO_AD[28]    ; I_CLK      ; 4.243 ; 4.213 ; Rise       ; I_CLK           ;
;  IO_AD[29]    ; I_CLK      ; 4.558 ; 4.449 ; Rise       ; I_CLK           ;
;  IO_AD[30]    ; I_CLK      ; 5.298 ; 5.316 ; Rise       ; I_CLK           ;
;  IO_AD[31]    ; I_CLK      ; 4.448 ; 4.376 ; Rise       ; I_CLK           ;
; O_DEV0BAR4SEL ; I_CLK      ; 5.469 ; 5.729 ; Rise       ; I_CLK           ;
; O_DEV1BAR1SEL ; I_CLK      ; 5.647 ; 5.895 ; Rise       ; I_CLK           ;
; O_DTR         ; I_CLK      ; 3.717 ; 3.592 ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK      ; 5.827 ; 5.467 ; Rise       ; I_CLK           ;
; _O_DEVSEL     ; I_CLK      ; 5.205 ; 5.349 ; Rise       ; I_CLK           ;
; _O_TRDY       ; I_CLK      ; 4.299 ; 4.312 ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK_DEV  ; 4.386 ; 4.071 ; Rise       ; I_CLK_DEV       ;
; O_TX          ; I_CLK_DEV  ; 2.160 ; 2.077 ; Rise       ; I_CLK_DEV       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]      ; I_CLK      ; 3.211 ; 3.297 ; Rise       ; I_CLK           ;
;  IO_AD[0]     ; I_CLK      ; 3.812 ; 3.979 ; Rise       ; I_CLK           ;
;  IO_AD[1]     ; I_CLK      ; 3.788 ; 3.952 ; Rise       ; I_CLK           ;
;  IO_AD[2]     ; I_CLK      ; 4.157 ; 4.437 ; Rise       ; I_CLK           ;
;  IO_AD[3]     ; I_CLK      ; 3.744 ; 3.916 ; Rise       ; I_CLK           ;
;  IO_AD[4]     ; I_CLK      ; 3.615 ; 3.780 ; Rise       ; I_CLK           ;
;  IO_AD[5]     ; I_CLK      ; 3.776 ; 3.960 ; Rise       ; I_CLK           ;
;  IO_AD[6]     ; I_CLK      ; 3.503 ; 3.650 ; Rise       ; I_CLK           ;
;  IO_AD[7]     ; I_CLK      ; 3.544 ; 3.712 ; Rise       ; I_CLK           ;
;  IO_AD[8]     ; I_CLK      ; 4.736 ; 4.997 ; Rise       ; I_CLK           ;
;  IO_AD[9]     ; I_CLK      ; 3.851 ; 4.065 ; Rise       ; I_CLK           ;
;  IO_AD[10]    ; I_CLK      ; 3.456 ; 3.582 ; Rise       ; I_CLK           ;
;  IO_AD[11]    ; I_CLK      ; 3.888 ; 4.052 ; Rise       ; I_CLK           ;
;  IO_AD[12]    ; I_CLK      ; 3.594 ; 3.741 ; Rise       ; I_CLK           ;
;  IO_AD[13]    ; I_CLK      ; 3.549 ; 3.691 ; Rise       ; I_CLK           ;
;  IO_AD[14]    ; I_CLK      ; 3.732 ; 3.888 ; Rise       ; I_CLK           ;
;  IO_AD[15]    ; I_CLK      ; 3.759 ; 3.911 ; Rise       ; I_CLK           ;
;  IO_AD[16]    ; I_CLK      ; 3.496 ; 3.641 ; Rise       ; I_CLK           ;
;  IO_AD[17]    ; I_CLK      ; 3.211 ; 3.297 ; Rise       ; I_CLK           ;
;  IO_AD[18]    ; I_CLK      ; 3.607 ; 3.680 ; Rise       ; I_CLK           ;
;  IO_AD[19]    ; I_CLK      ; 3.311 ; 3.394 ; Rise       ; I_CLK           ;
;  IO_AD[20]    ; I_CLK      ; 3.323 ; 3.446 ; Rise       ; I_CLK           ;
;  IO_AD[21]    ; I_CLK      ; 3.464 ; 3.591 ; Rise       ; I_CLK           ;
;  IO_AD[22]    ; I_CLK      ; 3.369 ; 3.490 ; Rise       ; I_CLK           ;
;  IO_AD[23]    ; I_CLK      ; 4.089 ; 4.226 ; Rise       ; I_CLK           ;
;  IO_AD[24]    ; I_CLK      ; 3.363 ; 3.459 ; Rise       ; I_CLK           ;
;  IO_AD[25]    ; I_CLK      ; 3.820 ; 3.834 ; Rise       ; I_CLK           ;
;  IO_AD[26]    ; I_CLK      ; 3.688 ; 3.829 ; Rise       ; I_CLK           ;
;  IO_AD[27]    ; I_CLK      ; 3.378 ; 3.489 ; Rise       ; I_CLK           ;
;  IO_AD[28]    ; I_CLK      ; 3.444 ; 3.562 ; Rise       ; I_CLK           ;
;  IO_AD[29]    ; I_CLK      ; 3.308 ; 3.409 ; Rise       ; I_CLK           ;
;  IO_AD[30]    ; I_CLK      ; 4.294 ; 4.459 ; Rise       ; I_CLK           ;
;  IO_AD[31]    ; I_CLK      ; 3.575 ; 3.724 ; Rise       ; I_CLK           ;
; O_DEV0BAR4SEL ; I_CLK      ; 3.967 ; 4.131 ; Rise       ; I_CLK           ;
; O_DEV1BAR1SEL ; I_CLK      ; 3.857 ; 4.024 ; Rise       ; I_CLK           ;
; O_DTR         ; I_CLK      ; 3.629 ; 3.508 ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK      ; 3.808 ; 3.651 ; Rise       ; I_CLK           ;
; _O_DEVSEL     ; I_CLK      ; 4.870 ; 4.955 ; Rise       ; I_CLK           ;
; _O_TRDY       ; I_CLK      ; 3.789 ; 3.823 ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK_DEV  ; 3.845 ; 3.562 ; Rise       ; I_CLK_DEV       ;
; O_TX          ; I_CLK_DEV  ; 1.929 ; 1.849 ; Rise       ; I_CLK_DEV       ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 5.191 ; 5.187 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 5.191 ; 5.187 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 5.191 ; 5.187 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 5.338 ; 5.334 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 5.338 ; 5.334 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 5.473 ; 5.469 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 5.613 ; 5.609 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 5.613 ; 5.609 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 5.623 ; 5.619 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 5.491 ; 5.487 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 5.501 ; 5.497 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 5.510 ; 5.506 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 5.520 ; 5.516 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 5.755 ; 5.751 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 5.521 ; 5.517 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 5.511 ; 5.507 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 5.661 ; 5.658 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 5.694 ; 5.691 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 5.694 ; 5.691 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 5.707 ; 5.704 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 5.707 ; 5.704 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 5.707 ; 5.704 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 5.721 ; 5.718 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 5.721 ; 5.718 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 5.732 ; 5.729 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 5.865 ; 5.862 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 5.876 ; 5.873 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 5.876 ; 5.873 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 5.972 ; 5.968 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 5.955 ; 5.951 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 5.955 ; 5.951 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 6.126 ; 6.122 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 6.146 ; 6.142 ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 5.201 ; 5.198 ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 4.991 ; 4.988 ; Rise       ; I_CLK           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 4.154 ; 4.154 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 4.154 ; 4.154 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 4.154 ; 4.154 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 4.295 ; 4.295 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 4.295 ; 4.295 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 4.424 ; 4.424 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 4.559 ; 4.559 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 4.559 ; 4.559 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 4.569 ; 4.569 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 4.442 ; 4.442 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 4.452 ; 4.452 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 4.460 ; 4.460 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 4.470 ; 4.470 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 4.696 ; 4.696 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 4.471 ; 4.471 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 4.461 ; 4.461 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 4.608 ; 4.608 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 4.639 ; 4.639 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 4.639 ; 4.639 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 4.651 ; 4.651 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 4.651 ; 4.651 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 4.651 ; 4.651 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 4.666 ; 4.666 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 4.666 ; 4.666 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 4.676 ; 4.676 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 4.804 ; 4.804 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 4.815 ; 4.815 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 4.815 ; 4.815 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 4.905 ; 4.905 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 4.888 ; 4.888 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 4.888 ; 4.888 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 5.052 ; 5.052 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 5.071 ; 5.071 ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 3.768 ; 3.768 ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 3.746 ; 3.746 ; Rise       ; I_CLK           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 5.417     ; 5.417     ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 5.417     ; 5.417     ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 5.417     ; 5.417     ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 5.584     ; 5.584     ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 5.584     ; 5.584     ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 5.759     ; 5.759     ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 5.903     ; 5.903     ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 5.903     ; 5.903     ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 5.913     ; 5.913     ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 5.776     ; 5.776     ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 5.786     ; 5.786     ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 5.794     ; 5.794     ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 5.804     ; 5.804     ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 6.056     ; 6.056     ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 5.809     ; 5.809     ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 5.799     ; 5.799     ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 5.950     ; 5.950     ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 6.012     ; 6.012     ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 6.012     ; 6.012     ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 6.028     ; 6.028     ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 6.028     ; 6.028     ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 6.028     ; 6.028     ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 6.040     ; 6.040     ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 6.040     ; 6.040     ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 6.050     ; 6.050     ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 6.206     ; 6.206     ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 6.202     ; 6.202     ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 6.202     ; 6.202     ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 6.315     ; 6.315     ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 6.299     ; 6.299     ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 6.299     ; 6.299     ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 6.498     ; 6.498     ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 6.522     ; 6.522     ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 5.265     ; 5.265     ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 5.179     ; 5.179     ; Rise       ; I_CLK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 4.368     ; 4.426     ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 4.368     ; 4.426     ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 4.368     ; 4.426     ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 4.527     ; 4.585     ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 4.527     ; 4.585     ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 4.696     ; 4.754     ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 4.833     ; 4.891     ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 4.833     ; 4.891     ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 4.843     ; 4.901     ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 4.712     ; 4.770     ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 4.722     ; 4.780     ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 4.729     ; 4.787     ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 4.739     ; 4.797     ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 4.981     ; 5.039     ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 4.744     ; 4.802     ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 4.734     ; 4.792     ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 4.882     ; 4.948     ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 4.941     ; 5.007     ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 4.941     ; 5.007     ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 4.956     ; 5.022     ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 4.956     ; 5.022     ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 4.956     ; 5.022     ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 4.968     ; 5.034     ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 4.968     ; 5.034     ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 4.978     ; 5.044     ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 5.128     ; 5.194     ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 5.125     ; 5.191     ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 5.125     ; 5.191     ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 5.231     ; 5.289     ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 5.214     ; 5.272     ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 5.214     ; 5.272     ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 5.405     ; 5.463     ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 5.428     ; 5.486     ; Rise       ; I_CLK           ;
; _O_DEVSEL  ; I_CLK      ; 3.902     ; 3.968     ; Rise       ; I_CLK           ;
; _O_TRDY    ; I_CLK      ; 3.906     ; 3.972     ; Rise       ; I_CLK           ;
+------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+-------+---------+----------+---------+---------------------+
; Clock            ; Setup ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+---------+----------+---------+---------------------+
; Worst-case Slack ; 0.755 ; -2.068  ; 1.643    ; 0.808   ; 9.331               ;
;  I_CLK           ; 8.055 ; -2.068  ; N/A      ; N/A     ; 14.366              ;
;  I_CLK_DEV       ; 0.755 ; 0.178   ; 1.643    ; 0.808   ; 9.331               ;
; Design-wide TNS  ; 0.0   ; -28.7   ; 0.0      ; 0.0     ; 0.0                 ;
;  I_CLK           ; 0.000 ; -28.700 ; N/A      ; N/A     ; 0.000               ;
;  I_CLK_DEV       ; 0.000 ; 0.000   ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; 7.947 ; 8.315 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; 4.778 ; 5.150 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; 5.982 ; 6.255 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; 4.964 ; 5.328 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; 4.804 ; 5.187 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; 5.020 ; 5.301 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; 4.873 ; 5.133 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; 4.782 ; 5.106 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; 4.877 ; 5.236 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; 6.240 ; 6.618 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; 6.636 ; 7.058 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; 7.321 ; 7.767 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; 7.339 ; 7.729 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; 7.431 ; 7.838 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; 7.344 ; 7.702 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; 7.374 ; 7.730 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; 6.704 ; 7.123 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; 7.947 ; 8.315 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; 6.899 ; 7.310 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; 7.327 ; 7.569 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; 7.727 ; 8.082 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; 7.767 ; 8.162 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; 6.581 ; 6.994 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; 7.410 ; 7.771 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; 6.917 ; 7.258 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; 7.007 ; 7.267 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; 7.218 ; 7.579 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; 7.269 ; 7.626 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; 7.156 ; 7.500 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; 6.868 ; 7.216 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; 6.519 ; 6.909 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; 7.058 ; 7.202 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; 7.338 ; 7.623 ; Rise       ; I_CLK           ;
; I_CBE[*]   ; I_CLK      ; 7.336 ; 7.812 ; Rise       ; I_CLK           ;
;  I_CBE[0]  ; I_CLK      ; 7.145 ; 7.530 ; Rise       ; I_CLK           ;
;  I_CBE[1]  ; I_CLK      ; 7.336 ; 7.812 ; Rise       ; I_CLK           ;
;  I_CBE[2]  ; I_CLK      ; 7.107 ; 7.495 ; Rise       ; I_CLK           ;
;  I_CBE[3]  ; I_CLK      ; 7.185 ; 7.607 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK      ; 2.874 ; 3.246 ; Rise       ; I_CLK           ;
; I_IDSEL    ; I_CLK      ; 5.128 ; 5.391 ; Rise       ; I_CLK           ;
; _I_FRAME   ; I_CLK      ; 6.716 ; 7.052 ; Rise       ; I_CLK           ;
; _I_RESET   ; I_CLK      ; 3.392 ; 3.834 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK_DEV  ; 4.698 ; 5.086 ; Rise       ; I_CLK_DEV       ;
; I_RX       ; I_CLK_DEV  ; 4.323 ; 4.677 ; Rise       ; I_CLK_DEV       ;
; _I_RESET   ; I_CLK_DEV  ; 7.379 ; 7.748 ; Rise       ; I_CLK_DEV       ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IO_AD[*]   ; I_CLK      ; -0.857 ; -1.470 ; Rise       ; I_CLK           ;
;  IO_AD[0]  ; I_CLK      ; -1.430 ; -2.069 ; Rise       ; I_CLK           ;
;  IO_AD[1]  ; I_CLK      ; -1.785 ; -2.459 ; Rise       ; I_CLK           ;
;  IO_AD[2]  ; I_CLK      ; -1.312 ; -1.950 ; Rise       ; I_CLK           ;
;  IO_AD[3]  ; I_CLK      ; -1.577 ; -2.260 ; Rise       ; I_CLK           ;
;  IO_AD[4]  ; I_CLK      ; -0.917 ; -1.519 ; Rise       ; I_CLK           ;
;  IO_AD[5]  ; I_CLK      ; -1.064 ; -1.685 ; Rise       ; I_CLK           ;
;  IO_AD[6]  ; I_CLK      ; -1.263 ; -1.897 ; Rise       ; I_CLK           ;
;  IO_AD[7]  ; I_CLK      ; -1.192 ; -1.814 ; Rise       ; I_CLK           ;
;  IO_AD[8]  ; I_CLK      ; -0.918 ; -1.530 ; Rise       ; I_CLK           ;
;  IO_AD[9]  ; I_CLK      ; -1.024 ; -1.631 ; Rise       ; I_CLK           ;
;  IO_AD[10] ; I_CLK      ; -1.078 ; -1.688 ; Rise       ; I_CLK           ;
;  IO_AD[11] ; I_CLK      ; -0.987 ; -1.587 ; Rise       ; I_CLK           ;
;  IO_AD[12] ; I_CLK      ; -1.664 ; -2.396 ; Rise       ; I_CLK           ;
;  IO_AD[13] ; I_CLK      ; -1.199 ; -1.822 ; Rise       ; I_CLK           ;
;  IO_AD[14] ; I_CLK      ; -1.522 ; -2.181 ; Rise       ; I_CLK           ;
;  IO_AD[15] ; I_CLK      ; -1.360 ; -2.020 ; Rise       ; I_CLK           ;
;  IO_AD[16] ; I_CLK      ; -1.423 ; -2.101 ; Rise       ; I_CLK           ;
;  IO_AD[17] ; I_CLK      ; -0.969 ; -1.591 ; Rise       ; I_CLK           ;
;  IO_AD[18] ; I_CLK      ; -0.922 ; -1.555 ; Rise       ; I_CLK           ;
;  IO_AD[19] ; I_CLK      ; -1.344 ; -2.067 ; Rise       ; I_CLK           ;
;  IO_AD[20] ; I_CLK      ; -1.256 ; -1.932 ; Rise       ; I_CLK           ;
;  IO_AD[21] ; I_CLK      ; -0.857 ; -1.470 ; Rise       ; I_CLK           ;
;  IO_AD[22] ; I_CLK      ; -0.987 ; -1.590 ; Rise       ; I_CLK           ;
;  IO_AD[23] ; I_CLK      ; -1.249 ; -1.888 ; Rise       ; I_CLK           ;
;  IO_AD[24] ; I_CLK      ; -1.388 ; -2.026 ; Rise       ; I_CLK           ;
;  IO_AD[25] ; I_CLK      ; -1.188 ; -1.827 ; Rise       ; I_CLK           ;
;  IO_AD[26] ; I_CLK      ; -0.973 ; -1.600 ; Rise       ; I_CLK           ;
;  IO_AD[27] ; I_CLK      ; -1.386 ; -2.015 ; Rise       ; I_CLK           ;
;  IO_AD[28] ; I_CLK      ; -1.242 ; -1.846 ; Rise       ; I_CLK           ;
;  IO_AD[29] ; I_CLK      ; -0.888 ; -1.476 ; Rise       ; I_CLK           ;
;  IO_AD[30] ; I_CLK      ; -1.307 ; -1.967 ; Rise       ; I_CLK           ;
;  IO_AD[31] ; I_CLK      ; -1.438 ; -2.066 ; Rise       ; I_CLK           ;
; I_CBE[*]   ; I_CLK      ; -1.073 ; -1.689 ; Rise       ; I_CLK           ;
;  I_CBE[0]  ; I_CLK      ; -1.073 ; -1.689 ; Rise       ; I_CLK           ;
;  I_CBE[1]  ; I_CLK      ; -1.091 ; -1.734 ; Rise       ; I_CLK           ;
;  I_CBE[2]  ; I_CLK      ; -1.308 ; -1.983 ; Rise       ; I_CLK           ;
;  I_CBE[3]  ; I_CLK      ; -1.109 ; -1.730 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK      ; -1.207 ; -1.869 ; Rise       ; I_CLK           ;
; I_IDSEL    ; I_CLK      ; -2.182 ; -2.921 ; Rise       ; I_CLK           ;
; _I_FRAME   ; I_CLK      ; -1.077 ; -1.701 ; Rise       ; I_CLK           ;
; _I_RESET   ; I_CLK      ; -1.451 ; -2.133 ; Rise       ; I_CLK           ;
; I_CTS      ; I_CLK_DEV  ; -2.128 ; -2.751 ; Rise       ; I_CLK_DEV       ;
; I_RX       ; I_CLK_DEV  ; -1.911 ; -2.508 ; Rise       ; I_CLK_DEV       ;
; _I_RESET   ; I_CLK_DEV  ; -2.430 ; -3.072 ; Rise       ; I_CLK_DEV       ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IO_AD[*]      ; I_CLK      ; 9.923  ; 9.965  ; Rise       ; I_CLK           ;
;  IO_AD[0]     ; I_CLK      ; 8.600  ; 8.509  ; Rise       ; I_CLK           ;
;  IO_AD[1]     ; I_CLK      ; 8.792  ; 8.711  ; Rise       ; I_CLK           ;
;  IO_AD[2]     ; I_CLK      ; 9.316  ; 9.328  ; Rise       ; I_CLK           ;
;  IO_AD[3]     ; I_CLK      ; 9.040  ; 9.067  ; Rise       ; I_CLK           ;
;  IO_AD[4]     ; I_CLK      ; 7.956  ; 7.892  ; Rise       ; I_CLK           ;
;  IO_AD[5]     ; I_CLK      ; 9.191  ; 9.116  ; Rise       ; I_CLK           ;
;  IO_AD[6]     ; I_CLK      ; 8.427  ; 8.371  ; Rise       ; I_CLK           ;
;  IO_AD[7]     ; I_CLK      ; 7.621  ; 7.612  ; Rise       ; I_CLK           ;
;  IO_AD[8]     ; I_CLK      ; 9.923  ; 9.965  ; Rise       ; I_CLK           ;
;  IO_AD[9]     ; I_CLK      ; 8.793  ; 8.731  ; Rise       ; I_CLK           ;
;  IO_AD[10]    ; I_CLK      ; 8.198  ; 8.196  ; Rise       ; I_CLK           ;
;  IO_AD[11]    ; I_CLK      ; 9.445  ; 9.298  ; Rise       ; I_CLK           ;
;  IO_AD[12]    ; I_CLK      ; 8.767  ; 8.728  ; Rise       ; I_CLK           ;
;  IO_AD[13]    ; I_CLK      ; 9.028  ; 9.040  ; Rise       ; I_CLK           ;
;  IO_AD[14]    ; I_CLK      ; 9.046  ; 8.913  ; Rise       ; I_CLK           ;
;  IO_AD[15]    ; I_CLK      ; 9.378  ; 9.243  ; Rise       ; I_CLK           ;
;  IO_AD[16]    ; I_CLK      ; 8.177  ; 8.170  ; Rise       ; I_CLK           ;
;  IO_AD[17]    ; I_CLK      ; 7.934  ; 7.876  ; Rise       ; I_CLK           ;
;  IO_AD[18]    ; I_CLK      ; 7.592  ; 7.480  ; Rise       ; I_CLK           ;
;  IO_AD[19]    ; I_CLK      ; 8.574  ; 8.485  ; Rise       ; I_CLK           ;
;  IO_AD[20]    ; I_CLK      ; 7.602  ; 7.522  ; Rise       ; I_CLK           ;
;  IO_AD[21]    ; I_CLK      ; 8.538  ; 8.424  ; Rise       ; I_CLK           ;
;  IO_AD[22]    ; I_CLK      ; 8.229  ; 8.142  ; Rise       ; I_CLK           ;
;  IO_AD[23]    ; I_CLK      ; 9.616  ; 9.648  ; Rise       ; I_CLK           ;
;  IO_AD[24]    ; I_CLK      ; 8.720  ; 8.633  ; Rise       ; I_CLK           ;
;  IO_AD[25]    ; I_CLK      ; 7.946  ; 7.864  ; Rise       ; I_CLK           ;
;  IO_AD[26]    ; I_CLK      ; 8.644  ; 8.560  ; Rise       ; I_CLK           ;
;  IO_AD[27]    ; I_CLK      ; 8.243  ; 8.151  ; Rise       ; I_CLK           ;
;  IO_AD[28]    ; I_CLK      ; 7.941  ; 7.825  ; Rise       ; I_CLK           ;
;  IO_AD[29]    ; I_CLK      ; 8.561  ; 8.526  ; Rise       ; I_CLK           ;
;  IO_AD[30]    ; I_CLK      ; 9.565  ; 9.595  ; Rise       ; I_CLK           ;
;  IO_AD[31]    ; I_CLK      ; 8.357  ; 8.252  ; Rise       ; I_CLK           ;
; O_DEV0BAR4SEL ; I_CLK      ; 10.792 ; 10.620 ; Rise       ; I_CLK           ;
; O_DEV1BAR1SEL ; I_CLK      ; 10.982 ; 10.855 ; Rise       ; I_CLK           ;
; O_DTR         ; I_CLK      ; 6.822  ; 6.856  ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK      ; 10.855 ; 10.919 ; Rise       ; I_CLK           ;
; _O_DEVSEL     ; I_CLK      ; 9.636  ; 9.594  ; Rise       ; I_CLK           ;
; _O_TRDY       ; I_CLK      ; 8.123  ; 8.076  ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK_DEV  ; 8.289  ; 8.304  ; Rise       ; I_CLK_DEV       ;
; O_TX          ; I_CLK_DEV  ; 3.995  ; 4.026  ; Rise       ; I_CLK_DEV       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IO_AD[*]      ; I_CLK      ; 3.211 ; 3.297 ; Rise       ; I_CLK           ;
;  IO_AD[0]     ; I_CLK      ; 3.812 ; 3.979 ; Rise       ; I_CLK           ;
;  IO_AD[1]     ; I_CLK      ; 3.788 ; 3.952 ; Rise       ; I_CLK           ;
;  IO_AD[2]     ; I_CLK      ; 4.157 ; 4.437 ; Rise       ; I_CLK           ;
;  IO_AD[3]     ; I_CLK      ; 3.744 ; 3.916 ; Rise       ; I_CLK           ;
;  IO_AD[4]     ; I_CLK      ; 3.615 ; 3.780 ; Rise       ; I_CLK           ;
;  IO_AD[5]     ; I_CLK      ; 3.776 ; 3.960 ; Rise       ; I_CLK           ;
;  IO_AD[6]     ; I_CLK      ; 3.503 ; 3.650 ; Rise       ; I_CLK           ;
;  IO_AD[7]     ; I_CLK      ; 3.544 ; 3.712 ; Rise       ; I_CLK           ;
;  IO_AD[8]     ; I_CLK      ; 4.736 ; 4.997 ; Rise       ; I_CLK           ;
;  IO_AD[9]     ; I_CLK      ; 3.851 ; 4.065 ; Rise       ; I_CLK           ;
;  IO_AD[10]    ; I_CLK      ; 3.456 ; 3.582 ; Rise       ; I_CLK           ;
;  IO_AD[11]    ; I_CLK      ; 3.888 ; 4.052 ; Rise       ; I_CLK           ;
;  IO_AD[12]    ; I_CLK      ; 3.594 ; 3.741 ; Rise       ; I_CLK           ;
;  IO_AD[13]    ; I_CLK      ; 3.549 ; 3.691 ; Rise       ; I_CLK           ;
;  IO_AD[14]    ; I_CLK      ; 3.732 ; 3.888 ; Rise       ; I_CLK           ;
;  IO_AD[15]    ; I_CLK      ; 3.759 ; 3.911 ; Rise       ; I_CLK           ;
;  IO_AD[16]    ; I_CLK      ; 3.496 ; 3.641 ; Rise       ; I_CLK           ;
;  IO_AD[17]    ; I_CLK      ; 3.211 ; 3.297 ; Rise       ; I_CLK           ;
;  IO_AD[18]    ; I_CLK      ; 3.607 ; 3.680 ; Rise       ; I_CLK           ;
;  IO_AD[19]    ; I_CLK      ; 3.311 ; 3.394 ; Rise       ; I_CLK           ;
;  IO_AD[20]    ; I_CLK      ; 3.323 ; 3.446 ; Rise       ; I_CLK           ;
;  IO_AD[21]    ; I_CLK      ; 3.464 ; 3.591 ; Rise       ; I_CLK           ;
;  IO_AD[22]    ; I_CLK      ; 3.369 ; 3.490 ; Rise       ; I_CLK           ;
;  IO_AD[23]    ; I_CLK      ; 4.089 ; 4.226 ; Rise       ; I_CLK           ;
;  IO_AD[24]    ; I_CLK      ; 3.363 ; 3.459 ; Rise       ; I_CLK           ;
;  IO_AD[25]    ; I_CLK      ; 3.820 ; 3.834 ; Rise       ; I_CLK           ;
;  IO_AD[26]    ; I_CLK      ; 3.688 ; 3.829 ; Rise       ; I_CLK           ;
;  IO_AD[27]    ; I_CLK      ; 3.378 ; 3.489 ; Rise       ; I_CLK           ;
;  IO_AD[28]    ; I_CLK      ; 3.444 ; 3.562 ; Rise       ; I_CLK           ;
;  IO_AD[29]    ; I_CLK      ; 3.308 ; 3.409 ; Rise       ; I_CLK           ;
;  IO_AD[30]    ; I_CLK      ; 4.294 ; 4.459 ; Rise       ; I_CLK           ;
;  IO_AD[31]    ; I_CLK      ; 3.575 ; 3.724 ; Rise       ; I_CLK           ;
; O_DEV0BAR4SEL ; I_CLK      ; 3.967 ; 4.131 ; Rise       ; I_CLK           ;
; O_DEV1BAR1SEL ; I_CLK      ; 3.857 ; 4.024 ; Rise       ; I_CLK           ;
; O_DTR         ; I_CLK      ; 3.629 ; 3.508 ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK      ; 3.808 ; 3.651 ; Rise       ; I_CLK           ;
; _O_DEVSEL     ; I_CLK      ; 4.870 ; 4.955 ; Rise       ; I_CLK           ;
; _O_TRDY       ; I_CLK      ; 3.789 ; 3.823 ; Rise       ; I_CLK           ;
; O_INT         ; I_CLK_DEV  ; 3.845 ; 3.562 ; Rise       ; I_CLK_DEV       ;
; O_TX          ; I_CLK_DEV  ; 1.929 ; 1.849 ; Rise       ; I_CLK_DEV       ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; O_TX          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_DTR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_PAR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_DEV0BAR4SEL ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_DEV1BAR1SEL ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_INT         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; _O_TRDY       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; _O_DEVSEL     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO_AD[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; _I_IRDY             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; _O_TRDY             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; _O_DEVSEL           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[24]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[25]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[26]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[27]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[28]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[29]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[30]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO_AD[31]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; _I_RESET            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_CBE[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_CBE[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_CBE[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_CBE[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_CLK               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; _I_FRAME            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_IDSEL             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_CLK_DEV           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_CTS               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_RX                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; O_TX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; O_DTR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; O_PAR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; O_DEV0BAR4SEL ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; O_DEV1BAR1SEL ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; O_INT         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; _O_TRDY       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; _O_DEVSEL     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; IO_AD[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.33 V              ; -0.0027 V           ; 0.131 V                              ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.33 V             ; -0.0027 V          ; 0.131 V                             ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; IO_AD[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; IO_AD[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.33 V              ; -0.0027 V           ; 0.131 V                              ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.33 V             ; -0.0027 V          ; 0.131 V                             ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; IO_AD[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; O_TX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; O_DTR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; O_PAR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; O_DEV0BAR4SEL ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; O_DEV1BAR1SEL ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; O_INT         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; _O_TRDY       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; _O_DEVSEL     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; IO_AD[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IO_AD[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IO_AD[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IO_AD[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IO_AD[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IO_AD[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IO_AD[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IO_AD[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IO_AD[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; IO_AD[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IO_AD[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; IO_AD[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; IO_AD[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; IO_AD[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; I_CLK      ; I_CLK     ; 5326     ; 0        ; 0        ; 0        ;
; I_CLK_DEV  ; I_CLK     ; 95       ; 0        ; 0        ; 0        ;
; I_CLK      ; I_CLK_DEV ; 1353     ; 0        ; 0        ; 0        ;
; I_CLK_DEV  ; I_CLK_DEV ; 2381     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; I_CLK      ; I_CLK     ; 5326     ; 0        ; 0        ; 0        ;
; I_CLK_DEV  ; I_CLK     ; 95       ; 0        ; 0        ; 0        ;
; I_CLK      ; I_CLK_DEV ; 1353     ; 0        ; 0        ; 0        ;
; I_CLK_DEV  ; I_CLK_DEV ; 2381     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Recovery Transfers                                                 ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; I_CLK      ; I_CLK_DEV ; 728      ; 0        ; 0        ; 0        ;
; I_CLK_DEV  ; I_CLK_DEV ; 46       ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Removal Transfers                                                  ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; I_CLK      ; I_CLK_DEV ; 728      ; 0        ; 0        ; 0        ;
; I_CLK_DEV  ; I_CLK_DEV ; 46       ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 6     ; 6    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 1012  ; 1012 ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 256   ; 256  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Oct 29 18:51:46 2018
Info: Command: quartus_sta pci_com_lpt_usb_eth -c pci_com_lpt_usb_eth
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'pci_com_lpt_usb_eth.out.sdc'
Warning (332174): Ignored filter at pci_com_lpt_usb_eth.out.sdc(103): altera_reserved_tck could not be matched with a clock
Warning (332060): Node: com_controller:b2v_inst|CTS_in[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|par_err was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|fifo_rx_raddr[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|frame_err was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|IER_COM1[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|fifo_tx_raddr[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: b2v_inst5|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.755
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.755         0.000 I_CLK_DEV 
    Info (332119):     8.055         0.000 I_CLK 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -2.068
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.068       -28.700 I_CLK 
    Info (332119):     0.411         0.000 I_CLK_DEV 
Info (332146): Worst-case recovery slack is 1.643
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.643         0.000 I_CLK_DEV 
Info (332146): Worst-case removal slack is 1.719
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.719         0.000 I_CLK_DEV 
Info (332146): Worst-case minimum pulse width slack is 9.611
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.611         0.000 I_CLK_DEV 
    Info (332119):    14.598         0.000 I_CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: com_controller:b2v_inst|CTS_in[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|par_err was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|fifo_rx_raddr[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|frame_err was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|IER_COM1[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|fifo_tx_raddr[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: b2v_inst5|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 1.712
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.712         0.000 I_CLK_DEV 
    Info (332119):     8.138         0.000 I_CLK 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -1.788
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.788       -24.066 I_CLK 
    Info (332119):     0.361         0.000 I_CLK_DEV 
Info (332146): Worst-case recovery slack is 2.459
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.459         0.000 I_CLK_DEV 
Info (332146): Worst-case removal slack is 1.535
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.535         0.000 I_CLK_DEV 
Info (332146): Worst-case minimum pulse width slack is 9.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.589         0.000 I_CLK_DEV 
    Info (332119):    14.597         0.000 I_CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: com_controller:b2v_inst|CTS_in[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|par_err was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|fifo_rx_raddr[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|frame_err was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|IER_COM1[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|fifo_tx_raddr[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: b2v_inst5|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 5.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.534         0.000 I_CLK_DEV 
    Info (332119):     8.973         0.000 I_CLK 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -1.197
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.197       -19.059 I_CLK 
    Info (332119):     0.178         0.000 I_CLK_DEV 
Info (332146): Worst-case recovery slack is 5.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.680         0.000 I_CLK_DEV 
Info (332146): Worst-case removal slack is 0.808
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.808         0.000 I_CLK_DEV 
Info (332146): Worst-case minimum pulse width slack is 9.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.331         0.000 I_CLK_DEV 
    Info (332119):    14.366         0.000 I_CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 427 megabytes
    Info: Processing ended: Mon Oct 29 18:51:52 2018
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


