TimeQuest Timing Analyzer report for FPGAmoduleOfFaultTolerantUnit
Wed Jan 17 10:54:14 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'start_stop'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'start_stop'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'start_stop'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Setup: 'start_stop'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Hold: 'start_stop'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'start_stop'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk'
 42. Fast 1200mV 0C Model Setup: 'start_stop'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Hold: 'start_stop'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'start_stop'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; FPGAmoduleOfFaultTolerantUnit                                     ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
; start_stop ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { start_stop } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 9.44 MHz    ; 9.44 MHz        ; clk        ;                                                               ;
; 1466.28 MHz ; 250.0 MHz       ; start_stop ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+------------+----------+---------------+
; Clock      ; Slack    ; End Point TNS ;
+------------+----------+---------------+
; clk        ; -104.908 ; -6771.298     ;
; start_stop ; 0.318    ; 0.000         ;
+------------+----------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk        ; 0.345 ; 0.000         ;
; start_stop ; 0.385 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk        ; -3.000 ; -211.318                    ;
; start_stop ; -3.000 ; -4.000                      ;
+------------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                 ;
+----------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -104.908 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 105.816    ;
; -104.898 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.088     ; 105.805    ;
; -104.870 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.086     ; 105.779    ;
; -104.860 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.087     ; 105.768    ;
; -104.782 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.448     ; 105.329    ;
; -104.772 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.449     ; 105.318    ;
; -104.752 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 105.686    ;
; -104.742 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 105.675    ;
; -104.726 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 105.632    ;
; -104.716 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.090     ; 105.621    ;
; -104.684 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.078     ; 105.601    ;
; -104.666 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 105.599    ;
; -104.646 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.077     ; 105.564    ;
; -104.628 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 105.562    ;
; -104.626 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 105.566    ;
; -104.617 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 105.552    ;
; -104.607 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 105.541    ;
; -104.597 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 105.503    ;
; -104.590 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 105.523    ;
; -104.588 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 105.521    ;
; -104.588 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 105.529    ;
; -104.587 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.090     ; 105.492    ;
; -104.558 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.439     ; 105.114    ;
; -104.552 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 105.486    ;
; -104.550 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 105.484    ;
; -104.540 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.423     ; 105.112    ;
; -104.540 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.066     ; 105.469    ;
; -104.528 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.052     ; 105.471    ;
; -104.505 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.265      ; 105.765    ;
; -104.504 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.285      ; 105.784    ;
; -104.502 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 105.417    ;
; -104.500 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.416     ; 105.079    ;
; -104.500 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 105.436    ;
; -104.486 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 105.431    ;
; -104.484 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 105.415    ;
; -104.469 ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 105.377    ;
; -104.467 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.266      ; 105.728    ;
; -104.466 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.286      ; 105.747    ;
; -104.464 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.423     ; 105.036    ;
; -104.464 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 105.393    ;
; -104.462 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.423     ; 105.034    ;
; -104.462 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.066     ; 105.391    ;
; -104.459 ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.088     ; 105.366    ;
; -104.448 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.049     ; 105.394    ;
; -104.444 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 105.382    ;
; -104.408 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 105.339    ;
; -104.406 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 105.337    ;
; -104.406 ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 105.312    ;
; -104.405 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.065     ; 105.335    ;
; -104.397 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[22] ; clk          ; clk         ; 1.000        ; 0.263      ; 105.655    ;
; -104.396 ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.090     ; 105.301    ;
; -104.393 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.051     ; 105.337    ;
; -104.391 ; NoTMR:NoTMR_instance|error_bit_seed[18] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.486     ; 104.900    ;
; -104.381 ; NoTMR:NoTMR_instance|error_bit_seed[18] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.487     ; 104.889    ;
; -104.379 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; -0.096     ; 105.278    ;
; -104.378 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 105.297    ;
; -104.378 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.281      ; 105.654    ;
; -104.377 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; clk          ; clk         ; 1.000        ; -0.059     ; 105.313    ;
; -104.377 ; NoTMR:NoTMR_instance|error_bit_seed[12] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 105.302    ;
; -104.376 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; clk          ; clk         ; 1.000        ; -0.059     ; 105.312    ;
; -104.373 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 105.309    ;
; -104.373 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 105.288    ;
; -104.367 ; NoTMR:NoTMR_instance|error_bit_seed[12] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.071     ; 105.291    ;
; -104.365 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.058     ; 105.302    ;
; -104.363 ; NoTMR:NoTMR_instance|error_bit_seed[10] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.094     ; 105.264    ;
; -104.360 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.411     ; 104.944    ;
; -104.360 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 105.301    ;
; -104.359 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[22] ; clk          ; clk         ; 1.000        ; 0.264      ; 105.618    ;
; -104.355 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 105.286    ;
; -104.353 ; NoTMR:NoTMR_instance|error_bit_seed[10] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.095     ; 105.253    ;
; -104.350 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[19] ; clk          ; clk         ; 1.000        ; 0.264      ; 105.609    ;
; -104.349 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.291      ; 105.635    ;
; -104.339 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; clk          ; clk         ; 1.000        ; -0.058     ; 105.276    ;
; -104.338 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; clk          ; clk         ; 1.000        ; -0.058     ; 105.275    ;
; -104.335 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 105.272    ;
; -104.332 ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 105.238    ;
; -104.329 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 105.259    ;
; -104.327 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.065     ; 105.257    ;
; -104.326 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[15] ; clk          ; clk         ; 1.000        ; 0.277      ; 105.598    ;
; -104.323 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.263      ; 105.581    ;
; -104.322 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.283      ; 105.600    ;
; -104.322 ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.090     ; 105.227    ;
; -104.318 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[23] ; clk          ; clk         ; 1.000        ; 0.274      ; 105.587    ;
; -104.315 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 105.253    ;
; -104.315 ; NoTMR:NoTMR_instance|error_bit_seed[13] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.460     ; 104.850    ;
; -104.312 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[19] ; clk          ; clk         ; 1.000        ; 0.265      ; 105.572    ;
; -104.306 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 105.242    ;
; -104.305 ; NoTMR:NoTMR_instance|error_bit_seed[13] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.461     ; 104.839    ;
; -104.304 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.052     ; 105.247    ;
; -104.290 ; NoTMR:NoTMR_instance|error_bit_seed[14] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.462     ; 104.823    ;
; -104.288 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[15] ; clk          ; clk         ; 1.000        ; 0.278      ; 105.561    ;
; -104.283 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[20] ; clk          ; clk         ; 1.000        ; 0.289      ; 105.567    ;
; -104.280 ; NoTMR:NoTMR_instance|error_bit_seed[14] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.463     ; 104.812    ;
; -104.280 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[23] ; clk          ; clk         ; 1.000        ; 0.275      ; 105.550    ;
; -104.279 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 105.210    ;
; -104.277 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 105.208    ;
; -104.275 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[14] ; clk          ; clk         ; 1.000        ; 0.298      ; 105.568    ;
; -104.271 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[22] ; clk          ; clk         ; 1.000        ; -0.098     ; 105.168    ;
; -104.268 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; clk          ; clk         ; 1.000        ; -0.058     ; 105.205    ;
; -104.263 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[13] ; clk          ; clk         ; 1.000        ; 0.297      ; 105.555    ;
+----------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'start_stop'                                                                                                                     ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.318 ; GTMR:GTMR_instance|internal_start_stop ; GTMR:GTMR_instance|internal_start_stop ; start_stop   ; start_stop  ; 1.000        ; -0.038     ; 0.659      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.345 ; GTMR:GTMR_instance|temp_simulation_completed ; GTMR:GTMR_instance|temp_simulation_completed ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.348 ; GTMR:GTMR_instance|internal_data[0]          ; GTMR:GTMR_instance|internal_data[0]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.580      ;
; 0.359 ; NoTMR:NoTMR_instance|fault_tact_seed[0]      ; NoTMR:NoTMR_instance|fault_tact_seed[0]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; NoTMR:NoTMR_instance|error_bit_seed[0]       ; NoTMR:NoTMR_instance|error_bit_seed[0]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.544 ; NoTMR:NoTMR_instance|clock_counter[12]       ; NoTMR:NoTMR_instance|clock_counter[12]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.776      ;
; 0.544 ; NoTMR:NoTMR_instance|clock_counter[13]       ; NoTMR:NoTMR_instance|clock_counter[13]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.776      ;
; 0.555 ; GTMR:GTMR_instance|internal_data[1]          ; GTMR:GTMR_instance|internal_data[1]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.787      ;
; 0.555 ; NoTMR:NoTMR_instance|clock_counter[15]       ; NoTMR:NoTMR_instance|clock_counter[15]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.788      ;
; 0.556 ; GTMR:GTMR_instance|internal_data[2]          ; GTMR:GTMR_instance|internal_data[2]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.788      ;
; 0.556 ; GTMR:GTMR_instance|internal_data[9]          ; GTMR:GTMR_instance|internal_data[9]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.788      ;
; 0.556 ; NoTMR:NoTMR_instance|clock_counter[2]        ; NoTMR:NoTMR_instance|clock_counter[2]        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.788      ;
; 0.556 ; NoTMR:NoTMR_instance|clock_counter[5]        ; NoTMR:NoTMR_instance|clock_counter[5]        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.788      ;
; 0.556 ; NoTMR:NoTMR_instance|clock_counter[14]       ; NoTMR:NoTMR_instance|clock_counter[14]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.788      ;
; 0.556 ; NoTMR:NoTMR_instance|clock_counter[21]       ; NoTMR:NoTMR_instance|clock_counter[21]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; NoTMR:NoTMR_instance|clock_counter[28]       ; NoTMR:NoTMR_instance|clock_counter[28]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.557 ; GTMR:GTMR_instance|internal_data[7]          ; GTMR:GTMR_instance|internal_data[7]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.789      ;
; 0.557 ; GTMR:GTMR_instance|internal_data[10]         ; GTMR:GTMR_instance|internal_data[10]         ; clk          ; clk         ; 0.000        ; 0.075      ; 0.789      ;
; 0.557 ; NoTMR:NoTMR_instance|clock_counter[4]        ; NoTMR:NoTMR_instance|clock_counter[4]        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.789      ;
; 0.557 ; NoTMR:NoTMR_instance|clock_counter[10]       ; NoTMR:NoTMR_instance|clock_counter[10]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.789      ;
; 0.557 ; NoTMR:NoTMR_instance|clock_counter[11]       ; NoTMR:NoTMR_instance|clock_counter[11]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.789      ;
; 0.557 ; NoTMR:NoTMR_instance|clock_counter[20]       ; NoTMR:NoTMR_instance|clock_counter[20]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; NoTMR:NoTMR_instance|clock_counter[26]       ; NoTMR:NoTMR_instance|clock_counter[26]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; NoTMR:NoTMR_instance|clock_counter[29]       ; NoTMR:NoTMR_instance|clock_counter[29]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; NoTMR:NoTMR_instance|clock_counter[30]       ; NoTMR:NoTMR_instance|clock_counter[30]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; NoTMR:NoTMR_instance|clock_counter[1]        ; NoTMR:NoTMR_instance|clock_counter[1]        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.789      ;
; 0.558 ; NoTMR:NoTMR_instance|clock_counter[3]        ; NoTMR:NoTMR_instance|clock_counter[3]        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.790      ;
; 0.558 ; NoTMR:NoTMR_instance|clock_counter[7]        ; NoTMR:NoTMR_instance|clock_counter[7]        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.790      ;
; 0.558 ; NoTMR:NoTMR_instance|clock_counter[9]        ; NoTMR:NoTMR_instance|clock_counter[9]        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.790      ;
; 0.558 ; NoTMR:NoTMR_instance|clock_counter[16]       ; NoTMR:NoTMR_instance|clock_counter[16]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; NoTMR:NoTMR_instance|clock_counter[19]       ; NoTMR:NoTMR_instance|clock_counter[19]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; NoTMR:NoTMR_instance|clock_counter[23]       ; NoTMR:NoTMR_instance|clock_counter[23]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; NoTMR:NoTMR_instance|clock_counter[25]       ; NoTMR:NoTMR_instance|clock_counter[25]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; NoTMR:NoTMR_instance|clock_counter[27]       ; NoTMR:NoTMR_instance|clock_counter[27]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.559 ; GTMR:GTMR_instance|internal_data[4]          ; GTMR:GTMR_instance|internal_data[4]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.791      ;
; 0.559 ; GTMR:GTMR_instance|internal_data[6]          ; GTMR:GTMR_instance|internal_data[6]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.791      ;
; 0.560 ; GTMR:GTMR_instance|internal_data[5]          ; GTMR:GTMR_instance|internal_data[5]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.792      ;
; 0.560 ; NoTMR:NoTMR_instance|clock_counter[6]        ; NoTMR:NoTMR_instance|clock_counter[6]        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.792      ;
; 0.560 ; NoTMR:NoTMR_instance|clock_counter[8]        ; NoTMR:NoTMR_instance|clock_counter[8]        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.792      ;
; 0.560 ; NoTMR:NoTMR_instance|clock_counter[22]       ; NoTMR:NoTMR_instance|clock_counter[22]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; NoTMR:NoTMR_instance|clock_counter[24]       ; NoTMR:NoTMR_instance|clock_counter[24]       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.569 ; tx_counter[13]                               ; tx_counter[13]                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; tx_counter[15]                               ; tx_counter[15]                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; tx_counter[19]                               ; tx_counter[19]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; tx_counter[29]                               ; tx_counter[29]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; tx_counter[1]                                ; tx_counter[1]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; tx_counter[5]                                ; tx_counter[5]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; tx_counter[11]                               ; tx_counter[11]                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; tx_counter[17]                               ; tx_counter[17]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; tx_counter[21]                               ; tx_counter[21]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; tx_counter[27]                               ; tx_counter[27]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; tx_counter[31]                               ; tx_counter[31]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; GTMR:GTMR_instance|internal_data[12]         ; GTMR:GTMR_instance|internal_data[12]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; tx_counter[6]                                ; tx_counter[6]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; tx_counter[16]                               ; tx_counter[16]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; tx_counter[22]                               ; tx_counter[22]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; GTMR:GTMR_instance|internal_data[15]         ; GTMR:GTMR_instance|internal_data[15]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; tx_counter[7]                                ; tx_counter[7]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; tx_counter[9]                                ; tx_counter[9]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; tx_counter[18]                               ; tx_counter[18]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; tx_counter[23]                               ; tx_counter[23]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; tx_counter[25]                               ; tx_counter[25]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; GTMR:GTMR_instance|internal_data[14]         ; GTMR:GTMR_instance|internal_data[14]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; GTMR:GTMR_instance|internal_data[17]         ; GTMR:GTMR_instance|internal_data[17]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; tx_counter[2]                                ; tx_counter[2]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; tx_counter[14]                               ; tx_counter[14]                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; tx_counter[30]                               ; tx_counter[30]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; GTMR:GTMR_instance|internal_data[16]         ; GTMR:GTMR_instance|internal_data[16]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; tx_counter[4]                                ; tx_counter[4]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; tx_counter[8]                                ; tx_counter[8]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; tx_counter[10]                               ; tx_counter[10]                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; tx_counter[12]                               ; tx_counter[12]                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; tx_counter[20]                               ; tx_counter[20]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; tx_counter[24]                               ; tx_counter[24]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; tx_counter[26]                               ; tx_counter[26]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; tx_counter[28]                               ; tx_counter[28]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; GTMR:GTMR_instance|internal_data[22]         ; GTMR:GTMR_instance|internal_data[22]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; GTMR:GTMR_instance|internal_data[23]         ; GTMR:GTMR_instance|internal_data[23]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.576 ; GTMR:GTMR_instance|internal_data[19]         ; GTMR:GTMR_instance|internal_data[19]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.578 ; NoTMR:NoTMR_instance|clock_counter[0]        ; NoTMR:NoTMR_instance|clock_counter[0]        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.810      ;
; 0.579 ; GTMR:GTMR_instance|internal_data[18]         ; GTMR:GTMR_instance|internal_data[18]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.580 ; GTMR:GTMR_instance|internal_data[3]          ; GTMR:GTMR_instance|internal_data[3]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.812      ;
; 0.582 ; GTMR:GTMR_instance|internal_data[20]         ; GTMR:GTMR_instance|internal_data[20]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.583 ; GTMR:GTMR_instance|internal_data[11]         ; GTMR:GTMR_instance|internal_data[11]         ; clk          ; clk         ; 0.000        ; 0.075      ; 0.815      ;
; 0.584 ; GTMR:GTMR_instance|internal_data[21]         ; GTMR:GTMR_instance|internal_data[21]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.802      ;
; 0.588 ; tx_counter[3]                                ; tx_counter[3]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.806      ;
; 0.592 ; tx_counter[0]                                ; tx_counter[0]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.810      ;
; 0.599 ; GTMR:GTMR_instance|internal_data[13]         ; GTMR:GTMR_instance|internal_data[13]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.817      ;
; 0.641 ; GTMR:GTMR_instance|internal_data[19]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.435      ; 1.233      ;
; 0.693 ; GTMR:GTMR_instance|internal_data[21]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.435      ; 1.285      ;
; 0.697 ; GTMR:GTMR_instance|internal_data[0]          ; GTMR:GTMR_instance|internal_data[1]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.929      ;
; 0.700 ; GTMR:GTMR_instance|internal_data[22]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.435      ; 1.292      ;
; 0.707 ; GTMR:GTMR_instance|internal_data[8]          ; GTMR:GTMR_instance|internal_data[8]          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.939      ;
; 0.775 ; GTMR:GTMR_instance|internal_data[12]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.435      ; 1.367      ;
; 0.809 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[0]          ; start_stop   ; clk         ; 0.000        ; 0.159      ; 1.155      ;
; 0.809 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[1]          ; start_stop   ; clk         ; 0.000        ; 0.159      ; 1.155      ;
; 0.809 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[2]          ; start_stop   ; clk         ; 0.000        ; 0.159      ; 1.155      ;
; 0.809 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[3]          ; start_stop   ; clk         ; 0.000        ; 0.159      ; 1.155      ;
; 0.809 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[4]          ; start_stop   ; clk         ; 0.000        ; 0.159      ; 1.155      ;
; 0.809 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[5]          ; start_stop   ; clk         ; 0.000        ; 0.159      ; 1.155      ;
; 0.809 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[6]          ; start_stop   ; clk         ; 0.000        ; 0.159      ; 1.155      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'start_stop'                                                                                                                      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; GTMR:GTMR_instance|internal_start_stop ; GTMR:GTMR_instance|internal_start_stop ; start_stop   ; start_stop  ; 0.000        ; 0.038      ; 0.580      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                          ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[18]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[19]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[20]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[21]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[22]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[23]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[24]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[25]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[26]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[27]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[28]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[29]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[30]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|temp_simulation_completed ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[21]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[22]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[23]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[14]      ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'start_stop'                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; start_stop ; Rise       ; start_stop                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; start_stop ; Rise       ; GTMR:GTMR_instance|internal_start_stop ;
; 0.145  ; 0.329        ; 0.184          ; Low Pulse Width  ; start_stop ; Rise       ; GTMR:GTMR_instance|internal_start_stop ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; start_stop ; Rise       ; GTMR_instance|internal_start_stop|clk  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; start_stop ; Rise       ; start_stop~input|o                     ;
; 0.454  ; 0.670        ; 0.216          ; High Pulse Width ; start_stop ; Rise       ; GTMR:GTMR_instance|internal_start_stop ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_stop ; Rise       ; start_stop~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_stop ; Rise       ; start_stop~input|i                     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; start_stop ; Rise       ; start_stop~input|o                     ;
; 0.693  ; 0.693        ; 0.000          ; High Pulse Width ; start_stop ; Rise       ; GTMR_instance|internal_start_stop|clk  ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx_pin    ; clk        ; 5.367 ; 5.389 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx_pin    ; clk        ; 5.263 ; 5.283 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 10.58 MHz   ; 10.58 MHz       ; clk        ;                                                               ;
; 1661.13 MHz ; 250.0 MHz       ; start_stop ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; clk        ; -93.501 ; -6017.137     ;
; start_stop ; 0.398   ; 0.000         ;
+------------+---------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk        ; 0.300 ; 0.000         ;
; start_stop ; 0.341 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -211.292                   ;
; start_stop ; -3.000 ; -4.000                     ;
+------------+--------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                 ;
+---------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -93.501 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 94.422     ;
; -93.499 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.075     ; 94.419     ;
; -93.473 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 94.392     ;
; -93.471 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 94.389     ;
; -93.454 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.408     ; 94.041     ;
; -93.426 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.410     ; 94.011     ;
; -93.375 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 94.315     ;
; -93.347 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.057     ; 94.285     ;
; -93.336 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 94.253     ;
; -93.308 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 94.223     ;
; -93.296 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.065     ; 94.226     ;
; -93.294 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 94.223     ;
; -93.287 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.052     ; 94.230     ;
; -93.274 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 94.215     ;
; -93.273 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 94.190     ;
; -93.272 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 94.212     ;
; -93.259 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 94.200     ;
; -93.249 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.399     ; 93.845     ;
; -93.245 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 94.160     ;
; -93.227 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.388     ; 93.834     ;
; -93.219 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 94.160     ;
; -93.217 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 94.157     ;
; -93.216 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 94.157     ;
; -93.215 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 94.167     ;
; -93.214 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 94.154     ;
; -93.213 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.044     ; 94.164     ;
; -93.174 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 94.108     ;
; -93.172 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.388     ; 93.779     ;
; -93.170 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.046     ; 94.119     ;
; -93.169 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.388     ; 93.776     ;
; -93.168 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.377     ; 93.786     ;
; -93.137 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.266      ; 94.398     ;
; -93.136 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.239      ; 94.370     ;
; -93.135 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.265      ; 94.395     ;
; -93.134 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.238      ; 94.367     ;
; -93.131 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.069     ; 94.057     ;
; -93.119 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 94.053     ;
; -93.116 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 94.050     ;
; -93.115 ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.075     ; 94.035     ;
; -93.115 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.050     ; 94.060     ;
; -93.109 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 94.046     ;
; -93.101 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 94.057     ;
; -93.099 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 94.054     ;
; -93.090 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; -0.068     ; 94.017     ;
; -93.089 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 93.989     ;
; -93.087 ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 94.005     ;
; -93.086 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 94.023     ;
; -93.082 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 94.034     ;
; -93.068 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.069     ; 93.994     ;
; -93.063 ; NoTMR:NoTMR_instance|error_bit_seed[18] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.438     ; 93.620     ;
; -93.055 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[22] ; clk          ; clk         ; 1.000        ; 0.238      ; 94.288     ;
; -93.054 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 93.991     ;
; -93.054 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.373     ; 93.676     ;
; -93.053 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[22] ; clk          ; clk         ; 1.000        ; 0.237      ; 94.285     ;
; -93.052 ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 93.969     ;
; -93.051 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 93.988     ;
; -93.050 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.047     ; 93.998     ;
; -93.046 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 93.983     ;
; -93.037 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.259      ; 94.291     ;
; -93.035 ; NoTMR:NoTMR_instance|error_bit_seed[18] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.440     ; 93.590     ;
; -93.031 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 93.968     ;
; -93.028 ; NoTMR:NoTMR_instance|error_bit_seed[13] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.413     ; 93.610     ;
; -93.028 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 93.965     ;
; -93.027 ; NoTMR:NoTMR_instance|error_bit_seed[12] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 93.959     ;
; -93.027 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.047     ; 93.975     ;
; -93.026 ; NoTMR:NoTMR_instance|error_bit_seed[10] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.086     ; 93.935     ;
; -93.025 ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 93.942     ;
; -93.024 ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 93.939     ;
; -93.022 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; clk          ; clk         ; 1.000        ; -0.051     ; 93.966     ;
; -93.021 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; clk          ; clk         ; 1.000        ; -0.051     ; 93.965     ;
; -93.020 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; clk          ; clk         ; 1.000        ; -0.052     ; 93.963     ;
; -93.019 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; clk          ; clk         ; 1.000        ; -0.051     ; 93.963     ;
; -93.019 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; clk          ; clk         ; 1.000        ; -0.052     ; 93.962     ;
; -93.017 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 93.960     ;
; -93.010 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.258      ; 94.263     ;
; -93.008 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[22] ; clk          ; clk         ; 1.000        ; -0.096     ; 93.907     ;
; -93.001 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.046     ; 93.950     ;
; -93.000 ; NoTMR:NoTMR_instance|error_bit_seed[13] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.415     ; 93.580     ;
; -92.999 ; NoTMR:NoTMR_instance|error_bit_seed[12] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.065     ; 93.929     ;
; -92.998 ; NoTMR:NoTMR_instance|error_bit_seed[10] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.088     ; 93.905     ;
; -92.997 ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 93.912     ;
; -92.991 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 93.928     ;
; -92.988 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 93.925     ;
; -92.987 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.047     ; 93.935     ;
; -92.983 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[19] ; clk          ; clk         ; 1.000        ; 0.239      ; 94.217     ;
; -92.981 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[19] ; clk          ; clk         ; 1.000        ; 0.238      ; 94.214     ;
; -92.976 ; NoTMR:NoTMR_instance|error_bit_seed[14] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.415     ; 93.556     ;
; -92.975 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; clk          ; clk         ; 1.000        ; -0.385     ; 93.585     ;
; -92.974 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; clk          ; clk         ; 1.000        ; -0.385     ; 93.584     ;
; -92.972 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.262      ; 94.229     ;
; -92.972 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; clk          ; clk         ; 1.000        ; -0.385     ; 93.582     ;
; -92.971 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.235      ; 94.201     ;
; -92.959 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[15] ; clk          ; clk         ; 1.000        ; 0.253      ; 94.207     ;
; -92.957 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[15] ; clk          ; clk         ; 1.000        ; 0.252      ; 94.204     ;
; -92.951 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; clk          ; clk         ; 1.000        ; -0.051     ; 93.895     ;
; -92.949 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 93.892     ;
; -92.949 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.262      ; 94.206     ;
; -92.948 ; NoTMR:NoTMR_instance|error_bit_seed[14] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.417     ; 93.526     ;
; -92.946 ; NoTMR:NoTMR_instance|error_bit_seed[20] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.405     ; 93.536     ;
; -92.945 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[23] ; clk          ; clk         ; 1.000        ; 0.250      ; 94.190     ;
+---------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'start_stop'                                                                                                                      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.398 ; GTMR:GTMR_instance|internal_start_stop ; GTMR:GTMR_instance|internal_start_stop ; start_stop   ; start_stop  ; 1.000        ; -0.034     ; 0.583      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; GTMR:GTMR_instance|temp_simulation_completed ; GTMR:GTMR_instance|temp_simulation_completed ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.308 ; GTMR:GTMR_instance|internal_data[0]          ; GTMR:GTMR_instance|internal_data[0]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.519      ;
; 0.312 ; NoTMR:NoTMR_instance|error_bit_seed[0]       ; NoTMR:NoTMR_instance|error_bit_seed[0]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; NoTMR:NoTMR_instance|fault_tact_seed[0]      ; NoTMR:NoTMR_instance|fault_tact_seed[0]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.487 ; NoTMR:NoTMR_instance|clock_counter[12]       ; NoTMR:NoTMR_instance|clock_counter[12]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.488 ; NoTMR:NoTMR_instance|clock_counter[13]       ; NoTMR:NoTMR_instance|clock_counter[13]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.498 ; NoTMR:NoTMR_instance|clock_counter[2]        ; NoTMR:NoTMR_instance|clock_counter[2]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; NoTMR:NoTMR_instance|clock_counter[5]        ; NoTMR:NoTMR_instance|clock_counter[5]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; NoTMR:NoTMR_instance|clock_counter[14]       ; NoTMR:NoTMR_instance|clock_counter[14]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; NoTMR:NoTMR_instance|clock_counter[15]       ; NoTMR:NoTMR_instance|clock_counter[15]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.499 ; GTMR:GTMR_instance|internal_data[1]          ; GTMR:GTMR_instance|internal_data[1]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.710      ;
; 0.499 ; GTMR:GTMR_instance|internal_data[2]          ; GTMR:GTMR_instance|internal_data[2]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.710      ;
; 0.499 ; GTMR:GTMR_instance|internal_data[9]          ; GTMR:GTMR_instance|internal_data[9]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.710      ;
; 0.499 ; NoTMR:NoTMR_instance|clock_counter[4]        ; NoTMR:NoTMR_instance|clock_counter[4]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; NoTMR:NoTMR_instance|clock_counter[10]       ; NoTMR:NoTMR_instance|clock_counter[10]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; NoTMR:NoTMR_instance|clock_counter[21]       ; NoTMR:NoTMR_instance|clock_counter[21]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; NoTMR:NoTMR_instance|clock_counter[28]       ; NoTMR:NoTMR_instance|clock_counter[28]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; NoTMR:NoTMR_instance|clock_counter[1]        ; NoTMR:NoTMR_instance|clock_counter[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; GTMR:GTMR_instance|internal_data[7]          ; GTMR:GTMR_instance|internal_data[7]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.711      ;
; 0.500 ; NoTMR:NoTMR_instance|clock_counter[3]        ; NoTMR:NoTMR_instance|clock_counter[3]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.500 ; NoTMR:NoTMR_instance|clock_counter[11]       ; NoTMR:NoTMR_instance|clock_counter[11]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.500 ; NoTMR:NoTMR_instance|clock_counter[20]       ; NoTMR:NoTMR_instance|clock_counter[20]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.500 ; NoTMR:NoTMR_instance|clock_counter[26]       ; NoTMR:NoTMR_instance|clock_counter[26]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.500 ; NoTMR:NoTMR_instance|clock_counter[30]       ; NoTMR:NoTMR_instance|clock_counter[30]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.501 ; GTMR:GTMR_instance|internal_data[10]         ; GTMR:GTMR_instance|internal_data[10]         ; clk          ; clk         ; 0.000        ; 0.067      ; 0.712      ;
; 0.501 ; NoTMR:NoTMR_instance|clock_counter[7]        ; NoTMR:NoTMR_instance|clock_counter[7]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; NoTMR:NoTMR_instance|clock_counter[9]        ; NoTMR:NoTMR_instance|clock_counter[9]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; NoTMR:NoTMR_instance|clock_counter[16]       ; NoTMR:NoTMR_instance|clock_counter[16]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; NoTMR:NoTMR_instance|clock_counter[19]       ; NoTMR:NoTMR_instance|clock_counter[19]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; NoTMR:NoTMR_instance|clock_counter[27]       ; NoTMR:NoTMR_instance|clock_counter[27]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; NoTMR:NoTMR_instance|clock_counter[29]       ; NoTMR:NoTMR_instance|clock_counter[29]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.502 ; GTMR:GTMR_instance|internal_data[4]          ; GTMR:GTMR_instance|internal_data[4]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.713      ;
; 0.502 ; GTMR:GTMR_instance|internal_data[6]          ; GTMR:GTMR_instance|internal_data[6]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.713      ;
; 0.502 ; NoTMR:NoTMR_instance|clock_counter[23]       ; NoTMR:NoTMR_instance|clock_counter[23]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; NoTMR:NoTMR_instance|clock_counter[25]       ; NoTMR:NoTMR_instance|clock_counter[25]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.714      ;
; 0.503 ; NoTMR:NoTMR_instance|clock_counter[6]        ; NoTMR:NoTMR_instance|clock_counter[6]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; NoTMR:NoTMR_instance|clock_counter[8]        ; NoTMR:NoTMR_instance|clock_counter[8]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.504 ; GTMR:GTMR_instance|internal_data[5]          ; GTMR:GTMR_instance|internal_data[5]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.715      ;
; 0.504 ; NoTMR:NoTMR_instance|clock_counter[22]       ; NoTMR:NoTMR_instance|clock_counter[22]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; NoTMR:NoTMR_instance|clock_counter[24]       ; NoTMR:NoTMR_instance|clock_counter[24]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.716      ;
; 0.511 ; tx_counter[13]                               ; tx_counter[13]                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; tx_counter[15]                               ; tx_counter[15]                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; tx_counter[19]                               ; tx_counter[19]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; tx_counter[29]                               ; tx_counter[29]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; tx_counter[5]                                ; tx_counter[5]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; tx_counter[11]                               ; tx_counter[11]                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; tx_counter[17]                               ; tx_counter[17]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; tx_counter[21]                               ; tx_counter[21]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; tx_counter[27]                               ; tx_counter[27]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; tx_counter[31]                               ; tx_counter[31]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; tx_counter[1]                                ; tx_counter[1]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; tx_counter[6]                                ; tx_counter[6]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; tx_counter[22]                               ; tx_counter[22]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; GTMR:GTMR_instance|internal_data[12]         ; GTMR:GTMR_instance|internal_data[12]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; GTMR:GTMR_instance|internal_data[15]         ; GTMR:GTMR_instance|internal_data[15]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; tx_counter[16]                               ; tx_counter[16]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; GTMR:GTMR_instance|internal_data[14]         ; GTMR:GTMR_instance|internal_data[14]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; GTMR:GTMR_instance|internal_data[17]         ; GTMR:GTMR_instance|internal_data[17]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; tx_counter[2]                                ; tx_counter[2]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; tx_counter[7]                                ; tx_counter[7]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; tx_counter[9]                                ; tx_counter[9]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; tx_counter[14]                               ; tx_counter[14]                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; tx_counter[18]                               ; tx_counter[18]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; tx_counter[23]                               ; tx_counter[23]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; tx_counter[25]                               ; tx_counter[25]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; GTMR:GTMR_instance|internal_data[16]         ; GTMR:GTMR_instance|internal_data[16]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; GTMR:GTMR_instance|internal_data[23]         ; GTMR:GTMR_instance|internal_data[23]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; tx_counter[4]                                ; tx_counter[4]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; tx_counter[12]                               ; tx_counter[12]                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; tx_counter[20]                               ; tx_counter[20]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; tx_counter[28]                               ; tx_counter[28]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; tx_counter[30]                               ; tx_counter[30]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; GTMR:GTMR_instance|internal_data[22]         ; GTMR:GTMR_instance|internal_data[22]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; tx_counter[8]                                ; tx_counter[8]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; tx_counter[10]                               ; tx_counter[10]                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; tx_counter[24]                               ; tx_counter[24]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; tx_counter[26]                               ; tx_counter[26]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; NoTMR:NoTMR_instance|clock_counter[0]        ; NoTMR:NoTMR_instance|clock_counter[0]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.729      ;
; 0.518 ; GTMR:GTMR_instance|internal_data[19]         ; GTMR:GTMR_instance|internal_data[19]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.520 ; GTMR:GTMR_instance|internal_data[18]         ; GTMR:GTMR_instance|internal_data[18]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.718      ;
; 0.521 ; GTMR:GTMR_instance|internal_data[3]          ; GTMR:GTMR_instance|internal_data[3]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.732      ;
; 0.522 ; GTMR:GTMR_instance|internal_data[11]         ; GTMR:GTMR_instance|internal_data[11]         ; clk          ; clk         ; 0.000        ; 0.067      ; 0.733      ;
; 0.522 ; GTMR:GTMR_instance|internal_data[20]         ; GTMR:GTMR_instance|internal_data[20]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.524 ; GTMR:GTMR_instance|internal_data[21]         ; GTMR:GTMR_instance|internal_data[21]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.722      ;
; 0.528 ; tx_counter[3]                                ; tx_counter[3]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.726      ;
; 0.530 ; tx_counter[0]                                ; tx_counter[0]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.728      ;
; 0.539 ; GTMR:GTMR_instance|internal_data[13]         ; GTMR:GTMR_instance|internal_data[13]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.737      ;
; 0.584 ; GTMR:GTMR_instance|internal_data[19]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.395      ; 1.123      ;
; 0.630 ; GTMR:GTMR_instance|internal_data[22]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.395      ; 1.169      ;
; 0.634 ; GTMR:GTMR_instance|internal_data[21]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.395      ; 1.173      ;
; 0.636 ; GTMR:GTMR_instance|internal_data[0]          ; GTMR:GTMR_instance|internal_data[1]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.847      ;
; 0.644 ; GTMR:GTMR_instance|internal_data[8]          ; GTMR:GTMR_instance|internal_data[8]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.855      ;
; 0.703 ; GTMR:GTMR_instance|internal_data[12]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.395      ; 1.242      ;
; 0.733 ; NoTMR:NoTMR_instance|clock_counter[13]       ; NoTMR:NoTMR_instance|clock_counter[14]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.945      ;
; 0.736 ; NoTMR:NoTMR_instance|clock_counter[12]       ; NoTMR:NoTMR_instance|clock_counter[13]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.948      ;
; 0.742 ; NoTMR:NoTMR_instance|clock_counter[5]        ; NoTMR:NoTMR_instance|clock_counter[6]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.954      ;
; 0.742 ; NoTMR:NoTMR_instance|clock_counter[14]       ; NoTMR:NoTMR_instance|clock_counter[15]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.743 ; NoTMR:NoTMR_instance|clock_counter[15]       ; NoTMR:NoTMR_instance|clock_counter[16]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.955      ;
; 0.743 ; NoTMR:NoTMR_instance|clock_counter[21]       ; NoTMR:NoTMR_instance|clock_counter[22]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.955      ;
; 0.743 ; GTMR:GTMR_instance|internal_data[2]          ; GTMR:GTMR_instance|internal_data[3]          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.954      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'start_stop'                                                                                                                       ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; GTMR:GTMR_instance|internal_start_stop ; GTMR:GTMR_instance|internal_start_stop ; start_stop   ; start_stop  ; 0.000        ; 0.034      ; 0.519      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                          ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[18]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[19]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[20]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[21]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[22]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[23]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[24]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[25]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[26]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[27]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[28]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[29]     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|fault_tact_seed[30]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|temp_simulation_completed ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[21]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[22]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[23]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[14]      ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'start_stop'                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; start_stop ; Rise       ; start_stop                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; start_stop ; Rise       ; GTMR:GTMR_instance|internal_start_stop ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; start_stop ; Rise       ; GTMR:GTMR_instance|internal_start_stop ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; start_stop ; Rise       ; start_stop~input|o                     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; start_stop ; Rise       ; GTMR_instance|internal_start_stop|clk  ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; start_stop ; Rise       ; GTMR:GTMR_instance|internal_start_stop ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_stop ; Rise       ; start_stop~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_stop ; Rise       ; start_stop~input|i                     ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; start_stop ; Rise       ; GTMR_instance|internal_start_stop|clk  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; start_stop ; Rise       ; start_stop~input|o                     ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx_pin    ; clk        ; 5.117 ; 5.121 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx_pin    ; clk        ; 5.024 ; 5.027 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; clk        ; -59.917 ; -3804.517     ;
; start_stop ; 0.626   ; 0.000         ;
+------------+---------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk        ; 0.180 ; 0.000         ;
; start_stop ; 0.208 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -204.759                   ;
; start_stop ; -3.000 ; -4.160                     ;
+------------+--------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                 ;
+---------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -59.917 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.050     ; 60.854     ;
; -59.893 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 60.828     ;
; -59.880 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.050     ; 60.817     ;
; -59.856 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 60.791     ;
; -59.844 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 60.796     ;
; -59.820 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 60.770     ;
; -59.815 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.247     ; 60.555     ;
; -59.791 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.249     ; 60.529     ;
; -59.791 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 60.725     ;
; -59.773 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.033     ; 60.727     ;
; -59.768 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.044     ; 60.711     ;
; -59.767 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 60.699     ;
; -59.751 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 60.703     ;
; -59.749 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 60.701     ;
; -59.731 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.044     ; 60.674     ;
; -59.725 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.030     ; 60.682     ;
; -59.720 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 60.672     ;
; -59.718 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 60.670     ;
; -59.714 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 60.666     ;
; -59.698 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 60.645     ;
; -59.697 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.154      ; 60.838     ;
; -59.695 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.029     ; 60.653     ;
; -59.688 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.030     ; 60.645     ;
; -59.686 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.138      ; 60.811     ;
; -59.683 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 60.635     ;
; -59.681 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 60.633     ;
; -59.672 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 60.624     ;
; -59.667 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.040     ; 60.614     ;
; -59.666 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 60.600     ;
; -59.666 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.241     ; 60.412     ;
; -59.665 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 60.612     ;
; -59.660 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.154      ; 60.801     ;
; -59.652 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.025     ; 60.614     ;
; -59.649 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.232     ; 60.404     ;
; -59.649 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.138      ; 60.774     ;
; -59.647 ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.050     ; 60.584     ;
; -59.644 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.149      ; 60.780     ;
; -59.642 ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 60.574     ;
; -59.642 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.047     ; 60.582     ;
; -59.632 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[22] ; clk          ; clk         ; 1.000        ; 0.137      ; 60.756     ;
; -59.627 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 60.576     ;
; -59.625 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 60.574     ;
; -59.624 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[12] ; clk          ; clk         ; 1.000        ; -0.027     ; 60.584     ;
; -59.623 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.227     ; 60.383     ;
; -59.623 ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 60.558     ;
; -59.618 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.232     ; 60.373     ;
; -59.616 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.232     ; 60.371     ;
; -59.615 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.025     ; 60.577     ;
; -59.613 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.153      ; 60.753     ;
; -59.610 ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 60.544     ;
; -59.601 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.033     ; 60.555     ;
; -59.599 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[10] ; clk          ; clk         ; 1.000        ; -0.033     ; 60.553     ;
; -59.599 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.030     ; 60.556     ;
; -59.598 ; NoTMR:NoTMR_instance|error_bit_seed[12] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 60.544     ;
; -59.596 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 60.545     ;
; -59.595 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 60.539     ;
; -59.595 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[22] ; clk          ; clk         ; 1.000        ; 0.137      ; 60.719     ;
; -59.594 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 60.543     ;
; -59.594 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 60.543     ;
; -59.593 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[19] ; clk          ; clk         ; 1.000        ; 0.137      ; 60.717     ;
; -59.592 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; clk          ; clk         ; 1.000        ; -0.032     ; 60.547     ;
; -59.592 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 60.541     ;
; -59.591 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; clk          ; clk         ; 1.000        ; -0.032     ; 60.546     ;
; -59.590 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; clk          ; clk         ; 1.000        ; -0.032     ; 60.545     ;
; -59.586 ; NoTMR:NoTMR_instance|error_bit_seed[10] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 60.517     ;
; -59.586 ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 60.518     ;
; -59.584 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; -0.059     ; 60.512     ;
; -59.582 ; NoTMR:NoTMR_instance|error_bit_seed[18] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.264     ; 60.305     ;
; -59.574 ; NoTMR:NoTMR_instance|error_bit_seed[12] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 60.518     ;
; -59.573 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.151      ; 60.711     ;
; -59.571 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; clk          ; clk         ; 1.000        ; 0.151      ; 60.709     ;
; -59.563 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[15] ; clk          ; clk         ; 1.000        ; 0.148      ; 60.698     ;
; -59.562 ; NoTMR:NoTMR_instance|error_bit_seed[10] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 60.491     ;
; -59.560 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.135      ; 60.682     ;
; -59.559 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[22] ; clk          ; clk         ; 1.000        ; 0.152      ; 60.698     ;
; -59.558 ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 60.492     ;
; -59.558 ; NoTMR:NoTMR_instance|error_bit_seed[18] ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.266     ; 60.279     ;
; -59.556 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[19] ; clk          ; clk         ; 1.000        ; 0.137      ; 60.680     ;
; -59.555 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; clk          ; clk         ; 1.000        ; -0.032     ; 60.510     ;
; -59.554 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; clk          ; clk         ; 1.000        ; -0.032     ; 60.509     ;
; -59.554 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; clk          ; clk         ; 1.000        ; -0.032     ; 60.509     ;
; -59.554 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[20] ; clk          ; clk         ; 1.000        ; 0.149      ; 60.690     ;
; -59.554 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[23] ; clk          ; clk         ; 1.000        ; 0.145      ; 60.686     ;
; -59.553 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; clk          ; clk         ; 1.000        ; -0.032     ; 60.508     ;
; -59.550 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.222     ; 60.315     ;
; -59.542 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[21] ; clk          ; clk         ; 1.000        ; 0.155      ; 60.684     ;
; -59.541 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[13] ; clk          ; clk         ; 1.000        ; 0.159      ; 60.687     ;
; -59.540 ; NoTMR:NoTMR_instance|error_bit_seed[2]  ; NoTMR:NoTMR_instance|error_bit_seed[14] ; clk          ; clk         ; 1.000        ; 0.160      ; 60.687     ;
; -59.539 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 60.489     ;
; -59.538 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 60.488     ;
; -59.537 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 60.487     ;
; -59.534 ; NoTMR:NoTMR_instance|error_bit_seed[7]  ; NoTMR:NoTMR_instance|error_bit_seed[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 60.466     ;
; -59.532 ; NoTMR:NoTMR_instance|error_bit_seed[13] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.253     ; 60.266     ;
; -59.530 ; NoTMR:NoTMR_instance|error_bit_seed[9]  ; NoTMR:NoTMR_instance|error_bit_seed[22] ; clk          ; clk         ; 1.000        ; -0.060     ; 60.457     ;
; -59.528 ; NoTMR:NoTMR_instance|error_bit_seed[11] ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.028     ; 60.487     ;
; -59.526 ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; NoTMR:NoTMR_instance|error_bit_seed[1]  ; clk          ; clk         ; 1.000        ; -0.028     ; 60.485     ;
; -59.526 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[15] ; clk          ; clk         ; 1.000        ; 0.148      ; 60.661     ;
; -59.523 ; NoTMR:NoTMR_instance|error_bit_seed[14] ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; clk          ; clk         ; 1.000        ; -0.254     ; 60.256     ;
; -59.520 ; NoTMR:NoTMR_instance|error_bit_seed[8]  ; NoTMR:NoTMR_instance|error_bit_seed[19] ; clk          ; clk         ; 1.000        ; 0.152      ; 60.659     ;
; -59.517 ; NoTMR:NoTMR_instance|error_bit_seed[3]  ; NoTMR:NoTMR_instance|error_bit_seed[0]  ; clk          ; clk         ; 1.000        ; -0.032     ; 60.472     ;
+---------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'start_stop'                                                                                                                      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.626 ; GTMR:GTMR_instance|internal_start_stop ; GTMR:GTMR_instance|internal_start_stop ; start_stop   ; start_stop  ; 1.000        ; -0.022     ; 0.359      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; GTMR:GTMR_instance|temp_simulation_completed ; GTMR:GTMR_instance|temp_simulation_completed ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; GTMR:GTMR_instance|internal_data[0]          ; GTMR:GTMR_instance|internal_data[0]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.188 ; NoTMR:NoTMR_instance|fault_tact_seed[0]      ; NoTMR:NoTMR_instance|fault_tact_seed[0]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; NoTMR:NoTMR_instance|error_bit_seed[0]       ; NoTMR:NoTMR_instance|error_bit_seed[0]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.290 ; NoTMR:NoTMR_instance|clock_counter[13]       ; NoTMR:NoTMR_instance|clock_counter[13]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.291 ; NoTMR:NoTMR_instance|clock_counter[12]       ; NoTMR:NoTMR_instance|clock_counter[12]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.297 ; GTMR:GTMR_instance|internal_data[1]          ; GTMR:GTMR_instance|internal_data[1]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; GTMR:GTMR_instance|internal_data[2]          ; GTMR:GTMR_instance|internal_data[2]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; NoTMR:NoTMR_instance|clock_counter[5]        ; NoTMR:NoTMR_instance|clock_counter[5]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; NoTMR:NoTMR_instance|clock_counter[14]       ; NoTMR:NoTMR_instance|clock_counter[14]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; NoTMR:NoTMR_instance|clock_counter[15]       ; NoTMR:NoTMR_instance|clock_counter[15]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.298 ; GTMR:GTMR_instance|internal_data[9]          ; GTMR:GTMR_instance|internal_data[9]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; GTMR:GTMR_instance|internal_data[10]         ; GTMR:GTMR_instance|internal_data[10]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; NoTMR:NoTMR_instance|clock_counter[2]        ; NoTMR:NoTMR_instance|clock_counter[2]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; NoTMR:NoTMR_instance|clock_counter[4]        ; NoTMR:NoTMR_instance|clock_counter[4]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; NoTMR:NoTMR_instance|clock_counter[7]        ; NoTMR:NoTMR_instance|clock_counter[7]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; NoTMR:NoTMR_instance|clock_counter[11]       ; NoTMR:NoTMR_instance|clock_counter[11]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; NoTMR:NoTMR_instance|clock_counter[21]       ; NoTMR:NoTMR_instance|clock_counter[21]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; NoTMR:NoTMR_instance|clock_counter[28]       ; NoTMR:NoTMR_instance|clock_counter[28]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; NoTMR:NoTMR_instance|clock_counter[30]       ; NoTMR:NoTMR_instance|clock_counter[30]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; NoTMR:NoTMR_instance|clock_counter[1]        ; NoTMR:NoTMR_instance|clock_counter[1]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.299 ; GTMR:GTMR_instance|internal_data[4]          ; GTMR:GTMR_instance|internal_data[4]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; GTMR:GTMR_instance|internal_data[6]          ; GTMR:GTMR_instance|internal_data[6]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; GTMR:GTMR_instance|internal_data[7]          ; GTMR:GTMR_instance|internal_data[7]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[3]        ; NoTMR:NoTMR_instance|clock_counter[3]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[6]        ; NoTMR:NoTMR_instance|clock_counter[6]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[9]        ; NoTMR:NoTMR_instance|clock_counter[9]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[10]       ; NoTMR:NoTMR_instance|clock_counter[10]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[16]       ; NoTMR:NoTMR_instance|clock_counter[16]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[19]       ; NoTMR:NoTMR_instance|clock_counter[19]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[20]       ; NoTMR:NoTMR_instance|clock_counter[20]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[23]       ; NoTMR:NoTMR_instance|clock_counter[23]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[26]       ; NoTMR:NoTMR_instance|clock_counter[26]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[27]       ; NoTMR:NoTMR_instance|clock_counter[27]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; NoTMR:NoTMR_instance|clock_counter[29]       ; NoTMR:NoTMR_instance|clock_counter[29]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.300 ; GTMR:GTMR_instance|internal_data[5]          ; GTMR:GTMR_instance|internal_data[5]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; NoTMR:NoTMR_instance|clock_counter[8]        ; NoTMR:NoTMR_instance|clock_counter[8]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; NoTMR:NoTMR_instance|clock_counter[22]       ; NoTMR:NoTMR_instance|clock_counter[22]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; NoTMR:NoTMR_instance|clock_counter[24]       ; NoTMR:NoTMR_instance|clock_counter[24]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; NoTMR:NoTMR_instance|clock_counter[25]       ; NoTMR:NoTMR_instance|clock_counter[25]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.304 ; tx_counter[1]                                ; tx_counter[1]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; tx_counter[5]                                ; tx_counter[5]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; tx_counter[13]                               ; tx_counter[13]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; tx_counter[15]                               ; tx_counter[15]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; tx_counter[29]                               ; tx_counter[29]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; tx_counter[31]                               ; tx_counter[31]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; tx_counter[6]                                ; tx_counter[6]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tx_counter[7]                                ; tx_counter[7]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tx_counter[11]                               ; tx_counter[11]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tx_counter[17]                               ; tx_counter[17]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tx_counter[19]                               ; tx_counter[19]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tx_counter[21]                               ; tx_counter[21]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tx_counter[27]                               ; tx_counter[27]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; tx_counter[2]                                ; tx_counter[2]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx_counter[8]                                ; tx_counter[8]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx_counter[9]                                ; tx_counter[9]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx_counter[14]                               ; tx_counter[14]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx_counter[16]                               ; tx_counter[16]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx_counter[18]                               ; tx_counter[18]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx_counter[22]                               ; tx_counter[22]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx_counter[23]                               ; tx_counter[23]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx_counter[25]                               ; tx_counter[25]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; GTMR:GTMR_instance|internal_data[12]         ; GTMR:GTMR_instance|internal_data[12]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; tx_counter[4]                                ; tx_counter[4]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tx_counter[10]                               ; tx_counter[10]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tx_counter[12]                               ; tx_counter[12]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tx_counter[20]                               ; tx_counter[20]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tx_counter[24]                               ; tx_counter[24]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tx_counter[28]                               ; tx_counter[28]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tx_counter[30]                               ; tx_counter[30]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; GTMR:GTMR_instance|internal_data[14]         ; GTMR:GTMR_instance|internal_data[14]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; GTMR:GTMR_instance|internal_data[15]         ; GTMR:GTMR_instance|internal_data[15]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; GTMR:GTMR_instance|internal_data[17]         ; GTMR:GTMR_instance|internal_data[17]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; tx_counter[26]                               ; tx_counter[26]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; GTMR:GTMR_instance|internal_data[16]         ; GTMR:GTMR_instance|internal_data[16]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; GTMR:GTMR_instance|internal_data[19]         ; GTMR:GTMR_instance|internal_data[19]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; GTMR:GTMR_instance|internal_data[22]         ; GTMR:GTMR_instance|internal_data[22]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; GTMR:GTMR_instance|internal_data[23]         ; GTMR:GTMR_instance|internal_data[23]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; NoTMR:NoTMR_instance|clock_counter[0]        ; NoTMR:NoTMR_instance|clock_counter[0]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.436      ;
; 0.311 ; GTMR:GTMR_instance|internal_data[3]          ; GTMR:GTMR_instance|internal_data[3]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.438      ;
; 0.311 ; GTMR:GTMR_instance|internal_data[18]         ; GTMR:GTMR_instance|internal_data[18]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; GTMR:GTMR_instance|internal_data[20]         ; GTMR:GTMR_instance|internal_data[20]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; GTMR:GTMR_instance|internal_data[21]         ; GTMR:GTMR_instance|internal_data[21]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.314 ; GTMR:GTMR_instance|internal_data[11]         ; GTMR:GTMR_instance|internal_data[11]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.441      ;
; 0.316 ; tx_counter[0]                                ; tx_counter[0]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; tx_counter[3]                                ; tx_counter[3]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.323 ; GTMR:GTMR_instance|internal_data[13]         ; GTMR:GTMR_instance|internal_data[13]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.442      ;
; 0.332 ; GTMR:GTMR_instance|internal_data[19]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.238      ; 0.654      ;
; 0.359 ; GTMR:GTMR_instance|internal_data[21]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.238      ; 0.681      ;
; 0.365 ; GTMR:GTMR_instance|internal_data[22]         ; NoTMR:NoTMR_instance|CRC24[22]               ; clk          ; clk         ; 0.000        ; 0.238      ; 0.687      ;
; 0.366 ; GTMR:GTMR_instance|internal_data[0]          ; GTMR:GTMR_instance|internal_data[1]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.493      ;
; 0.373 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[0]          ; start_stop   ; clk         ; 0.000        ; 0.141      ; 0.628      ;
; 0.373 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[1]          ; start_stop   ; clk         ; 0.000        ; 0.141      ; 0.628      ;
; 0.373 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[2]          ; start_stop   ; clk         ; 0.000        ; 0.141      ; 0.628      ;
; 0.373 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[3]          ; start_stop   ; clk         ; 0.000        ; 0.141      ; 0.628      ;
; 0.373 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[4]          ; start_stop   ; clk         ; 0.000        ; 0.141      ; 0.628      ;
; 0.373 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[5]          ; start_stop   ; clk         ; 0.000        ; 0.141      ; 0.628      ;
; 0.373 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[6]          ; start_stop   ; clk         ; 0.000        ; 0.141      ; 0.628      ;
; 0.373 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[7]          ; start_stop   ; clk         ; 0.000        ; 0.141      ; 0.628      ;
; 0.373 ; GTMR:GTMR_instance|internal_start_stop       ; GTMR:GTMR_instance|internal_data[8]          ; start_stop   ; clk         ; 0.000        ; 0.141      ; 0.628      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'start_stop'                                                                                                                       ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.208 ; GTMR:GTMR_instance|internal_start_stop ; GTMR:GTMR_instance|internal_start_stop ; start_stop   ; start_stop  ; 0.000        ; 0.022      ; 0.314      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|internal_data[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; GTMR:GTMR_instance|temp_simulation_completed ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[21]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[22]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[23]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|CRC24[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|clock_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; NoTMR:NoTMR_instance|error_bit_seed[26]      ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'start_stop'                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; start_stop ; Rise       ; start_stop                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; start_stop ; Rise       ; GTMR:GTMR_instance|internal_start_stop ;
; -0.160 ; 0.024        ; 0.184          ; Low Pulse Width  ; start_stop ; Rise       ; GTMR:GTMR_instance|internal_start_stop ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; start_stop ; Rise       ; GTMR_instance|internal_start_stop|clk  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; start_stop ; Rise       ; start_stop~input|o                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_stop ; Rise       ; start_stop~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_stop ; Rise       ; start_stop~input|i                     ;
; 0.756  ; 0.972        ; 0.216          ; High Pulse Width ; start_stop ; Rise       ; GTMR:GTMR_instance|internal_start_stop ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; start_stop ; Rise       ; start_stop~input|o                     ;
; 0.978  ; 0.978        ; 0.000          ; High Pulse Width ; start_stop ; Rise       ; GTMR_instance|internal_start_stop|clk  ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx_pin    ; clk        ; 3.249 ; 3.283 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx_pin    ; clk        ; 3.188 ; 3.220 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -104.908  ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -104.908  ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  start_stop      ; 0.318     ; 0.208 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -6771.298 ; 0.0   ; 0.0      ; 0.0     ; -215.318            ;
;  clk             ; -6771.298 ; 0.000 ; N/A      ; N/A     ; -211.318            ;
;  start_stop      ; 0.000     ; 0.000 ; N/A      ; N/A     ; -4.160              ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx_pin    ; clk        ; 5.367 ; 5.389 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx_pin    ; clk        ; 3.188 ; 3.220 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_pin        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start_stop              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_pin        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_pin        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+------------+------------+--------------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+--------------+----------+----------+----------+
; clk        ; clk        ; > 2147483647 ; 0        ; 0        ; 0        ;
; start_stop ; clk        ; 80           ; 0        ; 0        ; 0        ;
; start_stop ; start_stop ; 1            ; 0        ; 0        ; 0        ;
+------------+------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+------------+------------+--------------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+--------------+----------+----------+----------+
; clk        ; clk        ; > 2147483647 ; 0        ; 0        ; 0        ;
; start_stop ; clk        ; 80           ; 0        ; 0        ; 0        ;
; start_stop ; start_stop ; 1            ; 0        ; 0        ; 0        ;
+------------+------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jan 17 10:54:10 2024
Info: Command: quartus_sta FPGAmoduleOfFaultTolerantUnit -c FPGAmoduleOfFaultTolerantUnit
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGAmoduleOfFaultTolerantUnit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name start_stop start_stop
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -104.908
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -104.908     -6771.298 clk 
    Info (332119):     0.318         0.000 start_stop 
Info (332146): Worst-case hold slack is 0.345
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.345         0.000 clk 
    Info (332119):     0.385         0.000 start_stop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -211.318 clk 
    Info (332119):    -3.000        -4.000 start_stop 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -93.501
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -93.501     -6017.137 clk 
    Info (332119):     0.398         0.000 start_stop 
Info (332146): Worst-case hold slack is 0.300
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.300         0.000 clk 
    Info (332119):     0.341         0.000 start_stop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -211.292 clk 
    Info (332119):    -3.000        -4.000 start_stop 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -59.917
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -59.917     -3804.517 clk 
    Info (332119):     0.626         0.000 start_stop 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.180         0.000 clk 
    Info (332119):     0.208         0.000 start_stop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -204.759 clk 
    Info (332119):    -3.000        -4.160 start_stop 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4685 megabytes
    Info: Processing ended: Wed Jan 17 10:54:14 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


