TimeQuest Timing Analyzer report for CS141L
Fri Feb 20 04:45:26 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; CS141L                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 349.9 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.858 ; -24.663            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.428 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -32.555                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.858 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.776      ;
; -1.858 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.776      ;
; -1.831 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.332      ; 3.161      ;
; -1.831 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.332      ; 3.161      ;
; -1.677 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.332      ; 3.007      ;
; -1.601 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; -0.097     ; 2.502      ;
; -1.563 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.481      ;
; -1.542 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.872      ;
; -1.533 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.863      ;
; -1.483 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.331      ; 2.812      ;
; -1.483 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.331      ; 2.812      ;
; -1.472 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.390      ;
; -1.428 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.346      ;
; -1.425 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.343      ;
; -1.405 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.735      ;
; -1.405 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.735      ;
; -1.404 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.331      ; 2.733      ;
; -1.403 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.321      ;
; -1.380 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.298      ;
; -1.376 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.706      ;
; -1.348 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.678      ;
; -1.344 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 1.000        ; -0.509     ; 1.833      ;
; -1.341 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.671      ;
; -1.323 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.653      ;
; -1.323 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.653      ;
; -1.309 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.509     ; 1.798      ;
; -1.297 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.627      ;
; -1.297 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.627      ;
; -1.269 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.331      ; 2.598      ;
; -1.255 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.331      ; 2.584      ;
; -1.155 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.485      ;
; -1.153 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.483      ;
; -1.153 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.483      ;
; -1.127 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.095     ; 2.030      ;
; -1.116 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; -0.098     ; 2.016      ;
; -1.115 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; -0.097     ; 2.016      ;
; -1.114 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 1.000        ; -0.478     ; 1.634      ;
; -1.108 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; -0.097     ; 2.009      ;
; -1.093 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.011      ;
; -1.067 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; -0.097     ; 1.968      ;
; -1.063 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 1.981      ;
; -1.063 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 1.981      ;
; -1.028 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.331      ; 2.357      ;
; -1.026 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.929      ;
; -1.020 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.350      ;
; -1.018 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.348      ;
; -1.018 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.348      ;
; -1.015 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.331      ; 2.344      ;
; -1.006 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.336      ;
; -1.004 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.334      ;
; -1.004 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.334      ;
; -0.996 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.899      ;
; -0.995 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.898      ;
; -0.982 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.885      ;
; -0.963 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.866      ;
; -0.961 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.126     ; 1.833      ;
; -0.961 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 1.000        ; -0.126     ; 1.833      ;
; -0.961 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[0]   ; clk          ; clk         ; 1.000        ; -0.126     ; 1.833      ;
; -0.961 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 1.000        ; -0.126     ; 1.833      ;
; -0.961 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.126     ; 1.833      ;
; -0.961 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.126     ; 1.833      ;
; -0.961 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.126     ; 1.833      ;
; -0.956 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 1.874      ;
; -0.955 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.285      ;
; -0.950 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.280      ;
; -0.944 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.331      ; 2.273      ;
; -0.895 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.798      ;
; -0.894 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.797      ;
; -0.868 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.198      ;
; -0.864 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.767      ;
; -0.863 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.766      ;
; -0.861 ; program_counter_logic:inst20|outputPC[0]   ; testerROM:inst|addr_reg[0]                 ; clk          ; clk         ; 1.000        ; -0.477     ; 1.382      ;
; -0.860 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.763      ;
; -0.854 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.757      ;
; -0.850 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.753      ;
; -0.846 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.176      ;
; -0.843 ; program_counter_logic:inst20|outputPC[3]   ; testerROM:inst|addr_reg[3]                 ; clk          ; clk         ; 1.000        ; -0.477     ; 1.364      ;
; -0.842 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.172      ;
; -0.835 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.738      ;
; -0.833 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.163      ;
; -0.831 ; program_counter_logic:inst20|outputPC[6]   ; testerROM:inst|addr_reg[6]                 ; clk          ; clk         ; 1.000        ; -0.477     ; 1.352      ;
; -0.831 ; program_counter_logic:inst20|outputPC[4]   ; testerROM:inst|addr_reg[4]                 ; clk          ; clk         ; 1.000        ; -0.477     ; 1.352      ;
; -0.831 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.734      ;
; -0.816 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.146      ;
; -0.811 ; program_counter_logic:inst20|outputPC[2]   ; testerROM:inst|addr_reg[2]                 ; clk          ; clk         ; 1.000        ; -0.477     ; 1.332      ;
; -0.807 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.332      ; 2.137      ;
; -0.800 ; program_counter_logic:inst20|outputPC[7]   ; testerROM:inst|addr_reg[7]                 ; clk          ; clk         ; 1.000        ; -0.477     ; 1.321      ;
; -0.768 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.671      ;
; -0.763 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.666      ;
; -0.762 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.665      ;
; -0.734 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.064      ;
; -0.733 ; program_counter_logic:inst20|outputPC[6]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.636      ;
; -0.732 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.635      ;
; -0.728 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.095     ; 1.631      ;
; -0.714 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; 0.304      ; 2.016      ;
; -0.695 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.997      ;
; -0.651 ; program_counter_logic:inst20|outputPC[5]   ; testerROM:inst|addr_reg[5]                 ; clk          ; clk         ; 1.000        ; -0.477     ; 1.172      ;
; -0.637 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 1.555      ;
; -0.608 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 1.526      ;
; -0.590 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 1.508      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.428 ; program_counter_logic:inst20|outputPC[7]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.095      ; 0.709      ;
; 0.576 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.478      ; 1.240      ;
; 0.642 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.095      ; 0.923      ;
; 0.644 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.095      ; 0.925      ;
; 0.645 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.095      ; 0.926      ;
; 0.647 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.095      ; 0.928      ;
; 0.648 ; program_counter_logic:inst20|outputPC[6]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.095      ; 0.929      ;
; 0.657 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.922      ;
; 0.669 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[0]   ; clk          ; clk         ; 0.000        ; 0.095      ; 0.950      ;
; 0.697 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.478      ; 1.361      ;
; 0.702 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.478      ; 1.366      ;
; 0.710 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.405      ;
; 0.768 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.463      ;
; 0.823 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.478      ; 1.487      ;
; 0.828 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.478      ; 1.492      ;
; 0.890 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.509      ; 1.585      ;
; 0.895 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.590      ;
; 0.897 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.592      ;
; 0.931 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.509      ; 1.626      ;
; 0.935 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.509      ; 1.630      ;
; 0.949 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.478      ; 1.613      ;
; 0.959 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.654      ;
; 0.959 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.654      ;
; 0.960 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.241      ;
; 0.962 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.243      ;
; 0.971 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.252      ;
; 0.974 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.255      ;
; 0.975 ; program_counter_logic:inst20|outputPC[6]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.256      ;
; 0.976 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.257      ;
; 0.978 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.259      ;
; 0.979 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.260      ;
; 0.983 ; program_counter_logic:inst20|outputPC[1]   ; testerROM:inst|addr_reg[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.250      ;
; 0.989 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.509      ; 1.684      ;
; 0.991 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.508      ; 1.685      ;
; 1.008 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.703      ;
; 1.009 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; -0.332     ; 0.863      ;
; 1.027 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.509      ; 1.722      ;
; 1.042 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.737      ;
; 1.078 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.344      ;
; 1.081 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.362      ;
; 1.082 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.777      ;
; 1.083 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.364      ;
; 1.086 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.367      ;
; 1.092 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.358      ;
; 1.097 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.378      ;
; 1.099 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.380      ;
; 1.100 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.381      ;
; 1.102 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.797      ;
; 1.104 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.385      ;
; 1.105 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.386      ;
; 1.118 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.508      ; 1.812      ;
; 1.121 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.508      ; 1.815      ;
; 1.137 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.508      ; 1.831      ;
; 1.138 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.404      ;
; 1.145 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.840      ;
; 1.146 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.508      ; 1.840      ;
; 1.148 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.508      ; 1.842      ;
; 1.149 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.509      ; 1.844      ;
; 1.150 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.416      ;
; 1.207 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.488      ;
; 1.210 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.905      ;
; 1.217 ; program_counter_logic:inst20|outputPC[5]   ; testerROM:inst|addr_reg[5]                 ; clk          ; clk         ; 0.000        ; -0.302     ; 1.101      ;
; 1.225 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.506      ;
; 1.226 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.507      ;
; 1.230 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.511      ;
; 1.234 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.929      ;
; 1.294 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.509      ; 1.989      ;
; 1.325 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.591      ;
; 1.351 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.632      ;
; 1.368 ; program_counter_logic:inst20|outputPC[7]   ; testerROM:inst|addr_reg[7]                 ; clk          ; clk         ; 0.000        ; -0.302     ; 1.252      ;
; 1.372 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 0.000        ; -0.304     ; 1.254      ;
; 1.386 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.652      ;
; 1.388 ; program_counter_logic:inst20|outputPC[2]   ; testerROM:inst|addr_reg[2]                 ; clk          ; clk         ; 0.000        ; -0.302     ; 1.272      ;
; 1.391 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.657      ;
; 1.395 ; program_counter_logic:inst20|outputPC[6]   ; testerROM:inst|addr_reg[6]                 ; clk          ; clk         ; 0.000        ; -0.302     ; 1.279      ;
; 1.396 ; program_counter_logic:inst20|outputPC[4]   ; testerROM:inst|addr_reg[4]                 ; clk          ; clk         ; 0.000        ; -0.302     ; 1.280      ;
; 1.402 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.509      ; 2.097      ;
; 1.402 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.509      ; 2.097      ;
; 1.403 ; program_counter_logic:inst20|outputPC[3]   ; testerROM:inst|addr_reg[3]                 ; clk          ; clk         ; 0.000        ; -0.302     ; 1.287      ;
; 1.407 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.509      ; 2.102      ;
; 1.407 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.509      ; 2.102      ;
; 1.409 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.509      ; 2.104      ;
; 1.409 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.509      ; 2.104      ;
; 1.413 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.509      ; 2.108      ;
; 1.419 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.671      ;
; 1.419 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.671      ;
; 1.419 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[0]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.671      ;
; 1.419 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.671      ;
; 1.419 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.671      ;
; 1.419 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.671      ;
; 1.419 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.671      ;
; 1.421 ; program_counter_logic:inst20|outputPC[0]   ; testerROM:inst|addr_reg[0]                 ; clk          ; clk         ; 0.000        ; -0.302     ; 1.305      ;
; 1.471 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.737      ;
; 1.496 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.509      ; 2.191      ;
; 1.507 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.773      ;
; 1.528 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.811      ;
; 1.531 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.797      ;
; 1.545 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.509      ; 2.240      ;
; 1.550 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.097      ; 1.833      ;
; 1.569 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.097      ; 1.852      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|haltFlag          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|labelPassFlagOut  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|outputPCResetFlag ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[7]                 ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[0]   ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[2]   ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[3]   ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[4]   ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[5]   ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[6]   ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[7]   ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|labelPassFlagOut  ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[1]         ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[2]         ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[3]         ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|outputPCResetFlag ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|haltFlag          ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[0]         ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[1]   ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[0]                 ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[1]                 ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[2]                 ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[3]                 ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[4]                 ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[5]                 ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[6]                 ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[7]                 ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|haltFlag          ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[0]         ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[1]   ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[0]                 ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[1]                 ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[2]                 ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[3]                 ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[4]                 ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[5]                 ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[6]                 ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[7]                 ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|labelPassFlagOut  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[1]         ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[2]         ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[3]         ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|outputPCResetFlag ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[0]   ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[2]   ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[3]   ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[4]   ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[5]   ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[6]   ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[7]   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|5|datad                             ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|5|combout                           ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|5~clkctrl|inclk[0]                  ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|5~clkctrl|outclk                    ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[1]|clk                     ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[0]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[1]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[2]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[3]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[4]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[5]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[6]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[7]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|haltFlag|clk                        ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|opcode[0]|clk                       ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|labelPassFlagOut|clk                ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|opcode[1]|clk                       ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|opcode[2]|clk                       ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|opcode[3]|clk                       ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|outputPCResetFlag|clk               ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[0]|clk                     ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[2]|clk                     ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[3]|clk                     ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[4]|clk                     ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[5]|clk                     ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[6]|clk                     ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; labelPassButton  ; clk        ; 1.219  ; 1.566 ; Rise       ; clk             ;
; start            ; clk        ; 0.964  ; 1.278 ; Rise       ; clk             ;
; startAddress[*]  ; clk        ; 0.112  ; 0.435 ; Rise       ; clk             ;
;  startAddress[0] ; clk        ; 0.047  ; 0.369 ; Rise       ; clk             ;
;  startAddress[1] ; clk        ; 0.112  ; 0.435 ; Rise       ; clk             ;
;  startAddress[2] ; clk        ; 0.051  ; 0.371 ; Rise       ; clk             ;
;  startAddress[3] ; clk        ; 0.096  ; 0.410 ; Rise       ; clk             ;
;  startAddress[4] ; clk        ; -0.272 ; 0.043 ; Rise       ; clk             ;
;  startAddress[5] ; clk        ; 0.047  ; 0.357 ; Rise       ; clk             ;
;  startAddress[6] ; clk        ; 0.099  ; 0.426 ; Rise       ; clk             ;
;  startAddress[7] ; clk        ; -0.275 ; 0.044 ; Rise       ; clk             ;
+------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+------------------+------------+-------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+--------+------------+-----------------+
; labelPassButton  ; clk        ; 0.640 ; 0.310  ; Rise       ; clk             ;
; start            ; clk        ; 0.045 ; -0.317 ; Rise       ; clk             ;
; startAddress[*]  ; clk        ; 0.785 ; 0.480  ; Rise       ; clk             ;
;  startAddress[0] ; clk        ; 0.475 ; 0.166  ; Rise       ; clk             ;
;  startAddress[1] ; clk        ; 0.382 ; 0.072  ; Rise       ; clk             ;
;  startAddress[2] ; clk        ; 0.471 ; 0.164  ; Rise       ; clk             ;
;  startAddress[3] ; clk        ; 0.428 ; 0.126  ; Rise       ; clk             ;
;  startAddress[4] ; clk        ; 0.782 ; 0.480  ; Rise       ; clk             ;
;  startAddress[5] ; clk        ; 0.475 ; 0.177  ; Rise       ; clk             ;
;  startAddress[6] ; clk        ; 0.425 ; 0.110  ; Rise       ; clk             ;
;  startAddress[7] ; clk        ; 0.785 ; 0.478  ; Rise       ; clk             ;
+------------------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; clock_out             ; clk        ; 9.932  ; 9.903  ; Rise       ; clk             ;
; currentpc[*]          ; clk        ; 9.370  ; 9.349  ; Rise       ; clk             ;
;  currentpc[0]         ; clk        ; 9.200  ; 9.209  ; Rise       ; clk             ;
;  currentpc[1]         ; clk        ; 8.509  ; 8.498  ; Rise       ; clk             ;
;  currentpc[2]         ; clk        ; 9.241  ; 9.222  ; Rise       ; clk             ;
;  currentpc[3]         ; clk        ; 8.919  ; 8.911  ; Rise       ; clk             ;
;  currentpc[4]         ; clk        ; 9.370  ; 9.349  ; Rise       ; clk             ;
;  currentpc[5]         ; clk        ; 9.333  ; 9.322  ; Rise       ; clk             ;
;  currentpc[6]         ; clk        ; 8.952  ; 8.911  ; Rise       ; clk             ;
;  currentpc[7]         ; clk        ; 8.980  ; 8.959  ; Rise       ; clk             ;
; halt_out              ; clk        ; 8.759  ; 8.718  ; Rise       ; clk             ;
; instruction_value[*]  ; clk        ; 11.061 ; 11.116 ; Rise       ; clk             ;
;  instruction_value[0] ; clk        ; 10.118 ; 10.024 ; Rise       ; clk             ;
;  instruction_value[1] ; clk        ; 11.061 ; 11.116 ; Rise       ; clk             ;
;  instruction_value[4] ; clk        ; 9.750  ; 9.731  ; Rise       ; clk             ;
;  instruction_value[5] ; clk        ; 9.692  ; 9.659  ; Rise       ; clk             ;
;  instruction_value[6] ; clk        ; 10.414 ; 10.247 ; Rise       ; clk             ;
;  instruction_value[7] ; clk        ; 10.424 ; 10.257 ; Rise       ; clk             ;
; opcode_out[*]         ; clk        ; 8.910  ; 8.885  ; Rise       ; clk             ;
;  opcode_out[0]        ; clk        ; 8.469  ; 8.454  ; Rise       ; clk             ;
;  opcode_out[1]        ; clk        ; 8.709  ; 8.719  ; Rise       ; clk             ;
;  opcode_out[2]        ; clk        ; 8.910  ; 8.885  ; Rise       ; clk             ;
;  opcode_out[3]        ; clk        ; 8.739  ; 8.749  ; Rise       ; clk             ;
; orOut                 ; clk        ; 9.454  ; 9.413  ; Rise       ; clk             ;
; outPCResetFlag        ; clk        ; 8.905  ; 8.890  ; Rise       ; clk             ;
; clock_out             ; clk        ; 4.697  ; 4.714  ; Fall       ; clk             ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; clock_out             ; clk        ; 4.556 ; 4.576 ; Rise       ; clk             ;
; currentpc[*]          ; clk        ; 8.207 ; 8.195 ; Rise       ; clk             ;
;  currentpc[0]         ; clk        ; 8.872 ; 8.879 ; Rise       ; clk             ;
;  currentpc[1]         ; clk        ; 8.207 ; 8.195 ; Rise       ; clk             ;
;  currentpc[2]         ; clk        ; 8.910 ; 8.892 ; Rise       ; clk             ;
;  currentpc[3]         ; clk        ; 8.600 ; 8.592 ; Rise       ; clk             ;
;  currentpc[4]         ; clk        ; 9.035 ; 9.015 ; Rise       ; clk             ;
;  currentpc[5]         ; clk        ; 9.000 ; 8.988 ; Rise       ; clk             ;
;  currentpc[6]         ; clk        ; 8.631 ; 8.591 ; Rise       ; clk             ;
;  currentpc[7]         ; clk        ; 8.660 ; 8.639 ; Rise       ; clk             ;
; halt_out              ; clk        ; 8.442 ; 8.401 ; Rise       ; clk             ;
; instruction_value[*]  ; clk        ; 8.569 ; 8.496 ; Rise       ; clk             ;
;  instruction_value[0] ; clk        ; 9.221 ; 9.137 ; Rise       ; clk             ;
;  instruction_value[1] ; clk        ; 9.569 ; 9.643 ; Rise       ; clk             ;
;  instruction_value[4] ; clk        ; 8.569 ; 8.496 ; Rise       ; clk             ;
;  instruction_value[5] ; clk        ; 8.770 ; 8.645 ; Rise       ; clk             ;
;  instruction_value[6] ; clk        ; 9.248 ; 9.194 ; Rise       ; clk             ;
;  instruction_value[7] ; clk        ; 9.258 ; 9.204 ; Rise       ; clk             ;
; opcode_out[*]         ; clk        ; 8.168 ; 8.152 ; Rise       ; clk             ;
;  opcode_out[0]        ; clk        ; 8.168 ; 8.152 ; Rise       ; clk             ;
;  opcode_out[1]        ; clk        ; 8.398 ; 8.406 ; Rise       ; clk             ;
;  opcode_out[2]        ; clk        ; 8.591 ; 8.566 ; Rise       ; clk             ;
;  opcode_out[3]        ; clk        ; 8.427 ; 8.435 ; Rise       ; clk             ;
; orOut                 ; clk        ; 9.114 ; 9.074 ; Rise       ; clk             ;
; outPCResetFlag        ; clk        ; 8.586 ; 8.571 ; Rise       ; clk             ;
; clock_out             ; clk        ; 4.556 ; 4.576 ; Fall       ; clk             ;
+-----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+-----------------+-------------+-------+----+----+-------+
; Input Port      ; Output Port ; RR    ; RF ; FR ; FF    ;
+-----------------+-------------+-------+----+----+-------+
; labelPassButton ; orOut       ; 7.998 ;    ;    ; 8.315 ;
; zero            ; clock_out   ; 6.976 ;    ;    ; 7.298 ;
+-----------------+-------------+-------+----+----+-------+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+-----------------+-------------+-------+----+----+-------+
; Input Port      ; Output Port ; RR    ; RF ; FR ; FF    ;
+-----------------+-------------+-------+----+----+-------+
; labelPassButton ; orOut       ; 7.692 ;    ;    ; 7.976 ;
; zero            ; clock_out   ; 6.741 ;    ;    ; 7.051 ;
+-----------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 386.25 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.589 ; -20.322           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.386 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -32.555                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.589 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.517      ;
; -1.585 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.513      ;
; -1.576 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.882      ;
; -1.572 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.878      ;
; -1.424 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.336      ;
; -1.424 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.730      ;
; -1.312 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.240      ;
; -1.294 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.600      ;
; -1.293 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.599      ;
; -1.289 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.217      ;
; -1.251 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.306      ; 2.556      ;
; -1.247 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.306      ; 2.552      ;
; -1.215 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.143      ;
; -1.211 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.139      ;
; -1.190 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.496      ;
; -1.189 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.117      ;
; -1.188 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.494      ;
; -1.176 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.306      ; 2.481      ;
; -1.146 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.074      ;
; -1.143 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 1.000        ; -0.467     ; 1.675      ;
; -1.133 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.439      ;
; -1.125 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.465     ; 1.659      ;
; -1.120 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.426      ;
; -1.112 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.418      ;
; -1.105 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.307      ; 2.411      ;
; -1.101 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.307      ; 2.407      ;
; -1.082 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.388      ;
; -1.078 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.384      ;
; -1.059 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.306      ; 2.364      ;
; -1.041 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.306      ; 2.346      ;
; -0.985 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; -0.088     ; 1.896      ;
; -0.959 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; -0.087     ; 1.871      ;
; -0.934 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.240      ;
; -0.934 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; -0.087     ; 1.846      ;
; -0.933 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.239      ;
; -0.930 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; -0.087     ; 1.842      ;
; -0.926 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.307      ; 2.232      ;
; -0.915 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 1.000        ; -0.436     ; 1.478      ;
; -0.913 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.826      ;
; -0.883 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 1.811      ;
; -0.879 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 1.807      ;
; -0.877 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 1.805      ;
; -0.843 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.306      ; 2.148      ;
; -0.817 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.123      ;
; -0.816 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.122      ;
; -0.814 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.727      ;
; -0.809 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.307      ; 2.115      ;
; -0.808 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.306      ; 2.113      ;
; -0.801 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.107      ;
; -0.799 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.105      ;
; -0.799 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.105      ;
; -0.797 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.710      ;
; -0.797 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.710      ;
; -0.793 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.117     ; 1.675      ;
; -0.793 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 1.000        ; -0.117     ; 1.675      ;
; -0.793 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[0]   ; clk          ; clk         ; 1.000        ; -0.117     ; 1.675      ;
; -0.793 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 1.000        ; -0.117     ; 1.675      ;
; -0.793 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.117     ; 1.675      ;
; -0.793 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.117     ; 1.675      ;
; -0.793 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.117     ; 1.675      ;
; -0.791 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.307      ; 2.097      ;
; -0.775 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.688      ;
; -0.767 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.306      ; 2.072      ;
; -0.758 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 1.686      ;
; -0.746 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.659      ;
; -0.737 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.307      ; 2.043      ;
; -0.699 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.612      ;
; -0.698 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.611      ;
; -0.694 ; program_counter_logic:inst20|outputPC[0]   ; testerROM:inst|addr_reg[0]                 ; clk          ; clk         ; 1.000        ; -0.433     ; 1.260      ;
; -0.681 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.594      ;
; -0.681 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.594      ;
; -0.678 ; program_counter_logic:inst20|outputPC[3]   ; testerROM:inst|addr_reg[3]                 ; clk          ; clk         ; 1.000        ; -0.433     ; 1.244      ;
; -0.678 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.591      ;
; -0.672 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.307      ; 1.978      ;
; -0.671 ; program_counter_logic:inst20|outputPC[6]   ; testerROM:inst|addr_reg[6]                 ; clk          ; clk         ; 1.000        ; -0.433     ; 1.237      ;
; -0.670 ; program_counter_logic:inst20|outputPC[4]   ; testerROM:inst|addr_reg[4]                 ; clk          ; clk         ; 1.000        ; -0.433     ; 1.236      ;
; -0.663 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.576      ;
; -0.662 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.307      ; 1.968      ;
; -0.661 ; program_counter_logic:inst20|outputPC[2]   ; testerROM:inst|addr_reg[2]                 ; clk          ; clk         ; 1.000        ; -0.433     ; 1.227      ;
; -0.659 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.572      ;
; -0.642 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.307      ; 1.948      ;
; -0.641 ; program_counter_logic:inst20|outputPC[7]   ; testerROM:inst|addr_reg[7]                 ; clk          ; clk         ; 1.000        ; -0.433     ; 1.207      ;
; -0.641 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.307      ; 1.947      ;
; -0.639 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.307      ; 1.945      ;
; -0.634 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.547      ;
; -0.630 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.543      ;
; -0.618 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.307      ; 1.924      ;
; -0.589 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.502      ;
; -0.583 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.496      ;
; -0.582 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.495      ;
; -0.573 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.307      ; 1.879      ;
; -0.566 ; program_counter_logic:inst20|outputPC[6]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.479      ;
; -0.565 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.478      ;
; -0.562 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.086     ; 1.475      ;
; -0.525 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; 0.279      ; 1.803      ;
; -0.518 ; program_counter_logic:inst20|outputPC[5]   ; testerROM:inst|addr_reg[5]                 ; clk          ; clk         ; 1.000        ; -0.433     ; 1.084      ;
; -0.496 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; 0.279      ; 1.774      ;
; -0.478 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 1.406      ;
; -0.451 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 1.379      ;
; -0.440 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 1.368      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; program_counter_logic:inst20|outputPC[7]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.086      ; 0.643      ;
; 0.521 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.436      ; 1.128      ;
; 0.586 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.086      ; 0.843      ;
; 0.587 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.086      ; 0.844      ;
; 0.590 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.086      ; 0.847      ;
; 0.591 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.086      ; 0.848      ;
; 0.592 ; program_counter_logic:inst20|outputPC[6]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.086      ; 0.849      ;
; 0.600 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.842      ;
; 0.611 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[0]   ; clk          ; clk         ; 0.000        ; 0.086      ; 0.868      ;
; 0.620 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.436      ; 1.227      ;
; 0.630 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.266      ;
; 0.631 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.436      ; 1.238      ;
; 0.692 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.328      ;
; 0.730 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.436      ; 1.337      ;
; 0.741 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.436      ; 1.348      ;
; 0.808 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.444      ;
; 0.819 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.455      ;
; 0.822 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.458      ;
; 0.836 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.472      ;
; 0.840 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.436      ; 1.447      ;
; 0.846 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.482      ;
; 0.860 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.496      ;
; 0.860 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.496      ;
; 0.872 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.129      ;
; 0.875 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.132      ;
; 0.877 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.134      ;
; 0.879 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.136      ;
; 0.880 ; program_counter_logic:inst20|outputPC[6]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.137      ;
; 0.882 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.464      ; 1.517      ;
; 0.886 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.143      ;
; 0.889 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.146      ;
; 0.890 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.147      ;
; 0.898 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.534      ;
; 0.917 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.553      ;
; 0.918 ; program_counter_logic:inst20|outputPC[1]   ; testerROM:inst|addr_reg[1]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.163      ;
; 0.920 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.556      ;
; 0.928 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.564      ;
; 0.932 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; -0.307     ; 0.796      ;
; 0.969 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.605      ;
; 0.971 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.228      ;
; 0.975 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.217      ;
; 0.976 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.233      ;
; 0.982 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.239      ;
; 0.985 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.242      ;
; 0.988 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.245      ;
; 0.989 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.246      ;
; 0.991 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.627      ;
; 0.996 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.238      ;
; 0.997 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.464      ; 1.632      ;
; 0.999 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.256      ;
; 1.000 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.257      ;
; 1.014 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.464      ; 1.649      ;
; 1.022 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.464      ; 1.657      ;
; 1.023 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.464      ; 1.658      ;
; 1.026 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.464      ; 1.661      ;
; 1.029 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.665      ;
; 1.037 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.279      ;
; 1.037 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.279      ;
; 1.052 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.688      ;
; 1.081 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.338      ;
; 1.098 ; program_counter_logic:inst20|outputPC[5]   ; testerROM:inst|addr_reg[5]                 ; clk          ; clk         ; 0.000        ; -0.276     ; 0.993      ;
; 1.098 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.355      ;
; 1.099 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.356      ;
; 1.101 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.737      ;
; 1.109 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.366      ;
; 1.118 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.754      ;
; 1.181 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.817      ;
; 1.208 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.465      ;
; 1.214 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.456      ;
; 1.243 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 0.000        ; -0.279     ; 1.135      ;
; 1.252 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.494      ;
; 1.257 ; program_counter_logic:inst20|outputPC[7]   ; testerROM:inst|addr_reg[7]                 ; clk          ; clk         ; 0.000        ; -0.276     ; 1.152      ;
; 1.259 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.895      ;
; 1.261 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.897      ;
; 1.262 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.504      ;
; 1.267 ; program_counter_logic:inst20|outputPC[2]   ; testerROM:inst|addr_reg[2]                 ; clk          ; clk         ; 0.000        ; -0.276     ; 1.162      ;
; 1.270 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.906      ;
; 1.272 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.908      ;
; 1.273 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.909      ;
; 1.275 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.911      ;
; 1.282 ; program_counter_logic:inst20|outputPC[6]   ; testerROM:inst|addr_reg[6]                 ; clk          ; clk         ; 0.000        ; -0.276     ; 1.177      ;
; 1.282 ; program_counter_logic:inst20|outputPC[4]   ; testerROM:inst|addr_reg[4]                 ; clk          ; clk         ; 0.000        ; -0.276     ; 1.177      ;
; 1.293 ; program_counter_logic:inst20|outputPC[3]   ; testerROM:inst|addr_reg[3]                 ; clk          ; clk         ; 0.000        ; -0.276     ; 1.188      ;
; 1.293 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.929      ;
; 1.308 ; program_counter_logic:inst20|outputPC[0]   ; testerROM:inst|addr_reg[0]                 ; clk          ; clk         ; 0.000        ; -0.276     ; 1.203      ;
; 1.317 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.544      ;
; 1.317 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.544      ;
; 1.317 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.544      ;
; 1.317 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.544      ;
; 1.317 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.544      ;
; 1.317 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.544      ;
; 1.317 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.544      ;
; 1.322 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.564      ;
; 1.355 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.465      ; 1.991      ;
; 1.369 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.087      ; 1.627      ;
; 1.385 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.627      ;
; 1.386 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.087      ; 1.644      ;
; 1.386 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.628      ;
; 1.407 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.087      ; 1.665      ;
; 1.412 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.465      ; 2.048      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|haltFlag          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|labelPassFlagOut  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|outputPCResetFlag ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[7]                 ;
; 0.162  ; 0.380        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[0]   ;
; 0.162  ; 0.380        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[2]   ;
; 0.162  ; 0.380        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[3]   ;
; 0.162  ; 0.380        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[4]   ;
; 0.162  ; 0.380        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[5]   ;
; 0.162  ; 0.380        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[6]   ;
; 0.162  ; 0.380        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[7]   ;
; 0.163  ; 0.381        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|labelPassFlagOut  ;
; 0.163  ; 0.381        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[1]         ;
; 0.163  ; 0.381        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[2]         ;
; 0.163  ; 0.381        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[3]         ;
; 0.163  ; 0.381        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|outputPCResetFlag ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|haltFlag          ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[0]         ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[0]                 ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[1]                 ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[2]                 ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[3]                 ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[4]                 ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[5]                 ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[6]                 ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[7]                 ;
; 0.183  ; 0.401        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[1]   ;
; 0.409  ; 0.595        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[1]   ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|haltFlag          ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[0]         ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[0]                 ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[1]                 ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[2]                 ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[3]                 ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[4]                 ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[5]                 ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[6]                 ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[7]                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst20|outputPC[0]|clk                     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst20|outputPC[2]|clk                     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst20|outputPC[3]|clk                     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst20|outputPC[4]|clk                     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst20|outputPC[5]|clk                     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst20|outputPC[6]|clk                     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst20|outputPC[7]|clk                     ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sjakga|labelPassFlagOut|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sjakga|opcode[1]|clk                       ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sjakga|opcode[2]|clk                       ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sjakga|opcode[3]|clk                       ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sjakga|outputPCResetFlag|clk               ;
; 0.428  ; 0.614        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|labelPassFlagOut  ;
; 0.428  ; 0.614        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[1]         ;
; 0.428  ; 0.614        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[2]         ;
; 0.428  ; 0.614        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[3]         ;
; 0.428  ; 0.614        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|outputPCResetFlag ;
; 0.429  ; 0.615        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[0]   ;
; 0.429  ; 0.615        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[2]   ;
; 0.429  ; 0.615        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[3]   ;
; 0.429  ; 0.615        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[4]   ;
; 0.429  ; 0.615        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[5]   ;
; 0.429  ; 0.615        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[6]   ;
; 0.429  ; 0.615        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[7]   ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|addr_reg[0]|clk                       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|addr_reg[1]|clk                       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|addr_reg[2]|clk                       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|addr_reg[3]|clk                       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|addr_reg[4]|clk                       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|addr_reg[5]|clk                       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|addr_reg[6]|clk                       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|addr_reg[7]|clk                       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sjakga|haltFlag|clk                        ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sjakga|opcode[0]|clk                       ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst20|outputPC[1]|clk                     ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|5~clkctrl|inclk[0]                  ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|5~clkctrl|outclk                    ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|5|datad                             ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|5|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; labelPassButton  ; clk        ; 1.019  ; 1.200  ; Rise       ; clk             ;
; start            ; clk        ; 0.764  ; 0.978  ; Rise       ; clk             ;
; startAddress[*]  ; clk        ; -0.013 ; 0.207  ; Rise       ; clk             ;
;  startAddress[0] ; clk        ; -0.063 ; 0.145  ; Rise       ; clk             ;
;  startAddress[1] ; clk        ; -0.013 ; 0.207  ; Rise       ; clk             ;
;  startAddress[2] ; clk        ; -0.064 ; 0.149  ; Rise       ; clk             ;
;  startAddress[3] ; clk        ; -0.021 ; 0.183  ; Rise       ; clk             ;
;  startAddress[4] ; clk        ; -0.369 ; -0.152 ; Rise       ; clk             ;
;  startAddress[5] ; clk        ; -0.068 ; 0.137  ; Rise       ; clk             ;
;  startAddress[6] ; clk        ; -0.015 ; 0.195  ; Rise       ; clk             ;
;  startAddress[7] ; clk        ; -0.369 ; -0.148 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+------------------+------------+-------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+--------+------------+-----------------+
; labelPassButton  ; clk        ; 0.704 ; 0.460  ; Rise       ; clk             ;
; start            ; clk        ; 0.147 ; -0.101 ; Rise       ; clk             ;
; startAddress[*]  ; clk        ; 0.826 ; 0.619  ; Rise       ; clk             ;
;  startAddress[0] ; clk        ; 0.531 ; 0.333  ; Rise       ; clk             ;
;  startAddress[1] ; clk        ; 0.455 ; 0.245  ; Rise       ; clk             ;
;  startAddress[2] ; clk        ; 0.531 ; 0.329  ; Rise       ; clk             ;
;  startAddress[3] ; clk        ; 0.490 ; 0.296  ; Rise       ; clk             ;
;  startAddress[4] ; clk        ; 0.826 ; 0.619  ; Rise       ; clk             ;
;  startAddress[5] ; clk        ; 0.535 ; 0.340  ; Rise       ; clk             ;
;  startAddress[6] ; clk        ; 0.484 ; 0.284  ; Rise       ; clk             ;
;  startAddress[7] ; clk        ; 0.825 ; 0.614  ; Rise       ; clk             ;
+------------------+------------+-------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------------------+------------+-------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+--------+------------+-----------------+
; clock_out             ; clk        ; 9.065 ; 8.978  ; Rise       ; clk             ;
; currentpc[*]          ; clk        ; 8.551 ; 8.466  ; Rise       ; clk             ;
;  currentpc[0]         ; clk        ; 8.400 ; 8.327  ; Rise       ; clk             ;
;  currentpc[1]         ; clk        ; 7.752 ; 7.687  ; Rise       ; clk             ;
;  currentpc[2]         ; clk        ; 8.427 ; 8.348  ; Rise       ; clk             ;
;  currentpc[3]         ; clk        ; 8.128 ; 8.062  ; Rise       ; clk             ;
;  currentpc[4]         ; clk        ; 8.551 ; 8.466  ; Rise       ; clk             ;
;  currentpc[5]         ; clk        ; 8.519 ; 8.444  ; Rise       ; clk             ;
;  currentpc[6]         ; clk        ; 8.159 ; 8.062  ; Rise       ; clk             ;
;  currentpc[7]         ; clk        ; 8.188 ; 8.108  ; Rise       ; clk             ;
; halt_out              ; clk        ; 7.967 ; 7.891  ; Rise       ; clk             ;
; instruction_value[*]  ; clk        ; 9.982 ; 10.005 ; Rise       ; clk             ;
;  instruction_value[0] ; clk        ; 9.222 ; 9.080  ; Rise       ; clk             ;
;  instruction_value[1] ; clk        ; 9.982 ; 10.005 ; Rise       ; clk             ;
;  instruction_value[4] ; clk        ; 8.868 ; 8.824  ; Rise       ; clk             ;
;  instruction_value[5] ; clk        ; 8.814 ; 8.756  ; Rise       ; clk             ;
;  instruction_value[6] ; clk        ; 9.473 ; 9.302  ; Rise       ; clk             ;
;  instruction_value[7] ; clk        ; 9.483 ; 9.312  ; Rise       ; clk             ;
; opcode_out[*]         ; clk        ; 8.123 ; 8.046  ; Rise       ; clk             ;
;  opcode_out[0]        ; clk        ; 7.721 ; 7.648  ; Rise       ; clk             ;
;  opcode_out[1]        ; clk        ; 7.928 ; 7.893  ; Rise       ; clk             ;
;  opcode_out[2]        ; clk        ; 8.123 ; 8.046  ; Rise       ; clk             ;
;  opcode_out[3]        ; clk        ; 7.954 ; 7.924  ; Rise       ; clk             ;
; orOut                 ; clk        ; 8.636 ; 8.511  ; Rise       ; clk             ;
; outPCResetFlag        ; clk        ; 8.121 ; 8.047  ; Rise       ; clk             ;
; clock_out             ; clk        ; 4.286 ; 4.230  ; Fall       ; clk             ;
+-----------------------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; clock_out             ; clk        ; 4.146 ; 4.091 ; Rise       ; clk             ;
; currentpc[*]          ; clk        ; 7.465 ; 7.401 ; Rise       ; clk             ;
;  currentpc[0]         ; clk        ; 8.087 ; 8.015 ; Rise       ; clk             ;
;  currentpc[1]         ; clk        ; 7.465 ; 7.401 ; Rise       ; clk             ;
;  currentpc[2]         ; clk        ; 8.113 ; 8.035 ; Rise       ; clk             ;
;  currentpc[3]         ; clk        ; 7.826 ; 7.760 ; Rise       ; clk             ;
;  currentpc[4]         ; clk        ; 8.233 ; 8.150 ; Rise       ; clk             ;
;  currentpc[5]         ; clk        ; 8.201 ; 8.128 ; Rise       ; clk             ;
;  currentpc[6]         ; clk        ; 7.854 ; 7.759 ; Rise       ; clk             ;
;  currentpc[7]         ; clk        ; 7.884 ; 7.805 ; Rise       ; clk             ;
; halt_out              ; clk        ; 7.666 ; 7.592 ; Rise       ; clk             ;
; instruction_value[*]  ; clk        ; 7.780 ; 7.676 ; Rise       ; clk             ;
;  instruction_value[0] ; clk        ; 8.402 ; 8.265 ; Rise       ; clk             ;
;  instruction_value[1] ; clk        ; 8.616 ; 8.636 ; Rise       ; clk             ;
;  instruction_value[4] ; clk        ; 7.780 ; 7.676 ; Rise       ; clk             ;
;  instruction_value[5] ; clk        ; 7.980 ; 7.810 ; Rise       ; clk             ;
;  instruction_value[6] ; clk        ; 8.430 ; 8.314 ; Rise       ; clk             ;
;  instruction_value[7] ; clk        ; 8.440 ; 8.324 ; Rise       ; clk             ;
; opcode_out[*]         ; clk        ; 7.435 ; 7.364 ; Rise       ; clk             ;
;  opcode_out[0]        ; clk        ; 7.435 ; 7.364 ; Rise       ; clk             ;
;  opcode_out[1]        ; clk        ; 7.633 ; 7.598 ; Rise       ; clk             ;
;  opcode_out[2]        ; clk        ; 7.821 ; 7.745 ; Rise       ; clk             ;
;  opcode_out[3]        ; clk        ; 7.658 ; 7.628 ; Rise       ; clk             ;
; orOut                 ; clk        ; 8.314 ; 8.191 ; Rise       ; clk             ;
; outPCResetFlag        ; clk        ; 7.818 ; 7.746 ; Rise       ; clk             ;
; clock_out             ; clk        ; 4.146 ; 4.091 ; Fall       ; clk             ;
+-----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+-----------------+-------------+-------+----+----+-------+
; Input Port      ; Output Port ; RR    ; RF ; FR ; FF    ;
+-----------------+-------------+-------+----+----+-------+
; labelPassButton ; orOut       ; 7.166 ;    ;    ; 7.323 ;
; zero            ; clock_out   ; 6.211 ;    ;    ; 6.415 ;
+-----------------+-------------+-------+----+----+-------+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+-----------------+-------------+-------+----+----+-------+
; Input Port      ; Output Port ; RR    ; RF ; FR ; FF    ;
+-----------------+-------------+-------+----+----+-------+
; labelPassButton ; orOut       ; 6.879 ;    ;    ; 7.012 ;
; zero            ; clock_out   ; 5.991 ;    ;    ; 6.184 ;
+-----------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.383 ; -1.499            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.192 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -28.665                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.383 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.328      ;
; -0.380 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.325      ;
; -0.346 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.485      ;
; -0.343 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.482      ;
; -0.284 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.423      ;
; -0.264 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; -0.050     ; 1.201      ;
; -0.245 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.190      ;
; -0.236 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.181      ;
; -0.208 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.347      ;
; -0.205 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.344      ;
; -0.199 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.152      ; 1.338      ;
; -0.196 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.152      ; 1.335      ;
; -0.188 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.133      ;
; -0.173 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.118      ;
; -0.172 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.117      ;
; -0.168 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.113      ;
; -0.162 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.152      ; 1.301      ;
; -0.161 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.300      ;
; -0.158 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.297      ;
; -0.151 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.290      ;
; -0.142 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 1.000        ; -0.244     ; 0.885      ;
; -0.135 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.274      ;
; -0.131 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.270      ;
; -0.123 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 1.000        ; -0.244     ; 0.866      ;
; -0.120 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.259      ;
; -0.117 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.256      ;
; -0.108 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.247      ;
; -0.105 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.244      ;
; -0.086 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.152      ; 1.225      ;
; -0.083 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.152      ; 1.222      ;
; -0.064 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.203      ;
; -0.060 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; -0.050     ; 0.997      ;
; -0.057 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; -0.050     ; 0.994      ;
; -0.054 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; -0.050     ; 0.991      ;
; -0.054 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.193      ;
; -0.053 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.192      ;
; -0.035 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.980      ;
; -0.033 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; -0.050     ; 0.970      ;
; -0.024 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.962      ;
; -0.004 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.152      ; 1.143      ;
; -0.002 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 1.000        ; -0.231     ; 0.758      ;
; 0.012  ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.127      ;
; 0.014  ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.924      ;
; 0.014  ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.931      ;
; 0.014  ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.931      ;
; 0.015  ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.124      ;
; 0.016  ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.152      ; 1.123      ;
; 0.022  ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.117      ;
; 0.023  ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.116      ;
; 0.025  ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.114      ;
; 0.026  ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.113      ;
; 0.033  ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.905      ;
; 0.034  ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.105      ;
; 0.037  ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.901      ;
; 0.040  ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.905      ;
; 0.044  ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.894      ;
; 0.044  ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.894      ;
; 0.054  ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.085      ;
; 0.059  ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 0.866      ;
; 0.059  ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 0.866      ;
; 0.059  ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 0.866      ;
; 0.059  ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 0.866      ;
; 0.059  ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 0.866      ;
; 0.059  ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.062     ; 0.866      ;
; 0.059  ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 0.866      ;
; 0.060  ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 1.000        ; 0.152      ; 1.079      ;
; 0.075  ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.064      ;
; 0.082  ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.856      ;
; 0.082  ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.856      ;
; 0.087  ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.052      ;
; 0.095  ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.044      ;
; 0.096  ; program_counter_logic:inst20|outputPC[0]   ; testerROM:inst|addr_reg[0]                 ; clk          ; clk         ; 1.000        ; -0.230     ; 0.661      ;
; 0.097  ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.841      ;
; 0.101  ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.837      ;
; 0.101  ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.837      ;
; 0.103  ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.036      ;
; 0.103  ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.036      ;
; 0.105  ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.833      ;
; 0.107  ; program_counter_logic:inst20|outputPC[3]   ; testerROM:inst|addr_reg[3]                 ; clk          ; clk         ; 1.000        ; -0.230     ; 0.650      ;
; 0.107  ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.032      ;
; 0.112  ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.826      ;
; 0.112  ; program_counter_logic:inst20|outputPC[4]   ; testerROM:inst|addr_reg[4]                 ; clk          ; clk         ; 1.000        ; -0.230     ; 0.645      ;
; 0.112  ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.826      ;
; 0.112  ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.826      ;
; 0.113  ; program_counter_logic:inst20|outputPC[6]   ; testerROM:inst|addr_reg[6]                 ; clk          ; clk         ; 1.000        ; -0.230     ; 0.644      ;
; 0.128  ; program_counter_logic:inst20|outputPC[2]   ; testerROM:inst|addr_reg[2]                 ; clk          ; clk         ; 1.000        ; -0.230     ; 0.629      ;
; 0.130  ; program_counter_logic:inst20|outputPC[7]   ; testerROM:inst|addr_reg[7]                 ; clk          ; clk         ; 1.000        ; -0.230     ; 0.627      ;
; 0.150  ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.788      ;
; 0.150  ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.788      ;
; 0.151  ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.787      ;
; 0.154  ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.973      ;
; 0.158  ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.969      ;
; 0.167  ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 1.000        ; 0.152      ; 0.972      ;
; 0.178  ; program_counter_logic:inst20|outputPC[5]   ; testerROM:inst|addr_reg[5]                 ; clk          ; clk         ; 1.000        ; -0.230     ; 0.579      ;
; 0.180  ; program_counter_logic:inst20|outputPC[6]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.758      ;
; 0.180  ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.758      ;
; 0.180  ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 1.000        ; -0.049     ; 0.758      ;
; 0.197  ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.748      ;
; 0.214  ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.731      ;
; 0.222  ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.905      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.192 ; program_counter_logic:inst20|outputPC[7]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.325      ;
; 0.259 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.574      ;
; 0.292 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.426      ;
; 0.294 ; program_counter_logic:inst20|outputPC[6]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.299 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.305 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[0]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.438      ;
; 0.322 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.637      ;
; 0.325 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.640      ;
; 0.326 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.654      ;
; 0.353 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.681      ;
; 0.388 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.703      ;
; 0.391 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.706      ;
; 0.409 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.737      ;
; 0.410 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.738      ;
; 0.412 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.740      ;
; 0.431 ; program_counter_logic:inst20|outputPC[1]   ; testerROM:inst|addr_reg[1]                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.558      ;
; 0.433 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.761      ;
; 0.441 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.574      ;
; 0.442 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.575      ;
; 0.449 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.777      ;
; 0.450 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.778      ;
; 0.450 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.778      ;
; 0.451 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.584      ;
; 0.452 ; program_counter_logic:inst20|outputPC[6]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.585      ;
; 0.453 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.586      ;
; 0.454 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.587      ;
; 0.454 ; program_counter_logic:inst20|outputPC[1]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.769      ;
; 0.455 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.588      ;
; 0.456 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.589      ;
; 0.456 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.784      ;
; 0.459 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; -0.152     ; 0.391      ;
; 0.468 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.796      ;
; 0.477 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.243      ; 0.804      ;
; 0.487 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.815      ;
; 0.491 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.819      ;
; 0.492 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.618      ;
; 0.504 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.637      ;
; 0.505 ; program_counter_logic:inst20|outputPC[5]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.638      ;
; 0.505 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.243      ; 0.832      ;
; 0.507 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.640      ;
; 0.507 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.243      ; 0.834      ;
; 0.507 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.243      ; 0.834      ;
; 0.510 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.636      ;
; 0.514 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.842      ;
; 0.515 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.843      ;
; 0.515 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.843      ;
; 0.517 ; program_counter_logic:inst20|outputPC[4]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.650      ;
; 0.518 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.651      ;
; 0.519 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.652      ;
; 0.519 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.645      ;
; 0.521 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.654      ;
; 0.522 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.655      ;
; 0.524 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.852      ;
; 0.527 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.243      ; 0.854      ;
; 0.543 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.871      ;
; 0.547 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|outputPCResetFlag ; clk          ; clk         ; 0.000        ; 0.243      ; 0.874      ;
; 0.548 ; program_counter_logic:inst20|outputPC[5]   ; testerROM:inst|addr_reg[5]                 ; clk          ; clk         ; 0.000        ; -0.139     ; 0.493      ;
; 0.550 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.676      ;
; 0.552 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.880      ;
; 0.570 ; program_counter_logic:inst20|outputPC[3]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.703      ;
; 0.579 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.907      ;
; 0.584 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.717      ;
; 0.585 ; program_counter_logic:inst20|outputPC[2]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.718      ;
; 0.587 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.720      ;
; 0.610 ; program_counter_logic:inst20|outputPC[7]   ; testerROM:inst|addr_reg[7]                 ; clk          ; clk         ; 0.000        ; -0.139     ; 0.555      ;
; 0.610 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.736      ;
; 0.612 ; program_counter_logic:inst20|outputPC[2]   ; testerROM:inst|addr_reg[2]                 ; clk          ; clk         ; 0.000        ; -0.139     ; 0.557      ;
; 0.620 ; program_counter_logic:inst20|outputPC[6]   ; testerROM:inst|addr_reg[6]                 ; clk          ; clk         ; 0.000        ; -0.139     ; 0.565      ;
; 0.622 ; program_counter_logic:inst20|outputPC[4]   ; testerROM:inst|addr_reg[4]                 ; clk          ; clk         ; 0.000        ; -0.139     ; 0.567      ;
; 0.624 ; program_counter_logic:inst20|outputPC[3]   ; testerROM:inst|addr_reg[3]                 ; clk          ; clk         ; 0.000        ; -0.139     ; 0.569      ;
; 0.635 ; program_counter_logic:inst20|outputPC[0]   ; testerROM:inst|addr_reg[0]                 ; clk          ; clk         ; 0.000        ; -0.139     ; 0.580      ;
; 0.635 ; testerROM:inst|addr_reg[4]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.963      ;
; 0.637 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; instructionDecode:sjakga|outputPCResetFlag ; program_counter_logic:inst20|outputPC[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.641 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[1]   ; clk          ; clk         ; 0.000        ; -0.140     ; 0.585      ;
; 0.650 ; program_counter_logic:inst20|outputPC[0]   ; program_counter_logic:inst20|outputPC[7]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.783      ;
; 0.650 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.776      ;
; 0.653 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.981      ;
; 0.656 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.984      ;
; 0.657 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.783      ;
; 0.668 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.996      ;
; 0.668 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.996      ;
; 0.669 ; testerROM:inst|addr_reg[7]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.997      ;
; 0.669 ; testerROM:inst|addr_reg[6]                 ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.244      ; 0.997      ;
; 0.673 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|labelPassFlagOut  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.807      ;
; 0.675 ; testerROM:inst|addr_reg[5]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.244      ; 1.003      ;
; 0.684 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[2]         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.818      ;
; 0.690 ; testerROM:inst|addr_reg[3]                 ; instructionDecode:sjakga|opcode[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.816      ;
; 0.692 ; testerROM:inst|addr_reg[2]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.818      ;
; 0.695 ; instructionDecode:sjakga|labelPassFlagOut  ; instructionDecode:sjakga|opcode[1]         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.829      ;
; 0.709 ; testerROM:inst|addr_reg[1]                 ; instructionDecode:sjakga|opcode[3]         ; clk          ; clk         ; 0.000        ; 0.244      ; 1.037      ;
; 0.715 ; testerROM:inst|addr_reg[0]                 ; instructionDecode:sjakga|haltFlag          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.841      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|haltFlag          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|labelPassFlagOut  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|opcode[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; instructionDecode:sjakga|outputPCResetFlag ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; testerROM:inst|addr_reg[7]                 ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|labelPassFlagOut  ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[1]         ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[2]         ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[3]         ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|outputPCResetFlag ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[0]   ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[2]   ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[3]   ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[4]   ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[5]   ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[6]   ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[7]   ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|haltFlag          ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; instructionDecode:sjakga|opcode[0]         ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[1]   ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[0]                 ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[1]                 ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[2]                 ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[3]                 ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[4]                 ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[5]                 ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[6]                 ;
; -0.106 ; 0.078        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; testerROM:inst|addr_reg[7]                 ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|labelPassFlagOut|clk                ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|opcode[1]|clk                       ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|opcode[2]|clk                       ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|opcode[3]|clk                       ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|outputPCResetFlag|clk               ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[0]|clk                     ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[2]|clk                     ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[3]|clk                     ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[4]|clk                     ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[5]|clk                     ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[6]|clk                     ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[7]|clk                     ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst20|outputPC[1]|clk                     ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[0]|clk                       ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[1]|clk                       ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[2]|clk                       ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[3]|clk                       ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[4]|clk                       ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[5]|clk                       ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[6]|clk                       ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|addr_reg[7]|clk                       ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|haltFlag|clk                        ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sjakga|opcode[0]|clk                       ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|5~clkctrl|inclk[0]                  ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|5~clkctrl|outclk                    ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|5|datad                             ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|5|combout                           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|haltFlag          ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[0]         ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[1]   ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[0]                 ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[1]                 ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[2]                 ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[3]                 ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[4]                 ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[5]                 ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[6]                 ;
; 0.704  ; 0.920        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; testerROM:inst|addr_reg[7]                 ;
; 0.718  ; 0.934        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[0]   ;
; 0.718  ; 0.934        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[2]   ;
; 0.718  ; 0.934        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[3]   ;
; 0.718  ; 0.934        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[4]   ;
; 0.718  ; 0.934        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[5]   ;
; 0.718  ; 0.934        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[6]   ;
; 0.718  ; 0.934        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; program_counter_logic:inst20|outputPC[7]   ;
; 0.725  ; 0.941        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|labelPassFlagOut  ;
; 0.725  ; 0.941        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[1]         ;
; 0.725  ; 0.941        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[2]         ;
; 0.725  ; 0.941        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|opcode[3]         ;
; 0.725  ; 0.941        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; instructionDecode:sjakga|outputPCResetFlag ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; labelPassButton  ; clk        ; 0.569  ; 1.199 ; Rise       ; clk             ;
; start            ; clk        ; 0.456  ; 1.035 ; Rise       ; clk             ;
; startAddress[*]  ; clk        ; 0.081  ; 0.680 ; Rise       ; clk             ;
;  startAddress[0] ; clk        ; 0.049  ; 0.642 ; Rise       ; clk             ;
;  startAddress[1] ; clk        ; 0.065  ; 0.638 ; Rise       ; clk             ;
;  startAddress[2] ; clk        ; 0.062  ; 0.650 ; Rise       ; clk             ;
;  startAddress[3] ; clk        ; 0.077  ; 0.673 ; Rise       ; clk             ;
;  startAddress[4] ; clk        ; -0.126 ; 0.442 ; Rise       ; clk             ;
;  startAddress[5] ; clk        ; 0.054  ; 0.639 ; Rise       ; clk             ;
;  startAddress[6] ; clk        ; 0.081  ; 0.680 ; Rise       ; clk             ;
;  startAddress[7] ; clk        ; -0.110 ; 0.456 ; Rise       ; clk             ;
+------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+------------------+------------+-------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+--------+------------+-----------------+
; labelPassButton  ; clk        ; 0.283 ; -0.270 ; Rise       ; clk             ;
; start            ; clk        ; 0.030 ; -0.573 ; Rise       ; clk             ;
; startAddress[*]  ; clk        ; 0.380 ; -0.181 ; Rise       ; clk             ;
;  startAddress[0] ; clk        ; 0.212 ; -0.374 ; Rise       ; clk             ;
;  startAddress[1] ; clk        ; 0.182 ; -0.384 ; Rise       ; clk             ;
;  startAddress[2] ; clk        ; 0.199 ; -0.382 ; Rise       ; clk             ;
;  startAddress[3] ; clk        ; 0.185 ; -0.405 ; Rise       ; clk             ;
;  startAddress[4] ; clk        ; 0.380 ; -0.181 ; Rise       ; clk             ;
;  startAddress[5] ; clk        ; 0.206 ; -0.372 ; Rise       ; clk             ;
;  startAddress[6] ; clk        ; 0.181 ; -0.411 ; Rise       ; clk             ;
;  startAddress[7] ; clk        ; 0.365 ; -0.195 ; Rise       ; clk             ;
+------------------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; clock_out             ; clk        ; 5.183 ; 5.229 ; Rise       ; clk             ;
; currentpc[*]          ; clk        ; 4.805 ; 4.930 ; Rise       ; clk             ;
;  currentpc[0]         ; clk        ; 4.695 ; 4.818 ; Rise       ; clk             ;
;  currentpc[1]         ; clk        ; 4.367 ; 4.459 ; Rise       ; clk             ;
;  currentpc[2]         ; clk        ; 4.725 ; 4.843 ; Rise       ; clk             ;
;  currentpc[3]         ; clk        ; 4.566 ; 4.659 ; Rise       ; clk             ;
;  currentpc[4]         ; clk        ; 4.805 ; 4.930 ; Rise       ; clk             ;
;  currentpc[5]         ; clk        ; 4.790 ; 4.913 ; Rise       ; clk             ;
;  currentpc[6]         ; clk        ; 4.556 ; 4.644 ; Rise       ; clk             ;
;  currentpc[7]         ; clk        ; 4.592 ; 4.692 ; Rise       ; clk             ;
; halt_out              ; clk        ; 4.460 ; 4.559 ; Rise       ; clk             ;
; instruction_value[*]  ; clk        ; 5.857 ; 5.936 ; Rise       ; clk             ;
;  instruction_value[0] ; clk        ; 5.120 ; 5.180 ; Rise       ; clk             ;
;  instruction_value[1] ; clk        ; 5.857 ; 5.936 ; Rise       ; clk             ;
;  instruction_value[4] ; clk        ; 4.956 ; 5.002 ; Rise       ; clk             ;
;  instruction_value[5] ; clk        ; 4.921 ; 4.964 ; Rise       ; clk             ;
;  instruction_value[6] ; clk        ; 5.312 ; 5.302 ; Rise       ; clk             ;
;  instruction_value[7] ; clk        ; 5.322 ; 5.312 ; Rise       ; clk             ;
; opcode_out[*]         ; clk        ; 4.545 ; 4.638 ; Rise       ; clk             ;
;  opcode_out[0]        ; clk        ; 4.350 ; 4.440 ; Rise       ; clk             ;
;  opcode_out[1]        ; clk        ; 4.450 ; 4.542 ; Rise       ; clk             ;
;  opcode_out[2]        ; clk        ; 4.545 ; 4.638 ; Rise       ; clk             ;
;  opcode_out[3]        ; clk        ; 4.481 ; 4.572 ; Rise       ; clk             ;
; orOut                 ; clk        ; 4.786 ; 4.905 ; Rise       ; clk             ;
; outPCResetFlag        ; clk        ; 4.550 ; 4.638 ; Rise       ; clk             ;
; clock_out             ; clk        ; 2.431 ; 2.868 ; Fall       ; clk             ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; clock_out             ; clk        ; 2.365 ; 2.802 ; Rise       ; clk             ;
; currentpc[*]          ; clk        ; 4.217 ; 4.306 ; Rise       ; clk             ;
;  currentpc[0]         ; clk        ; 4.533 ; 4.653 ; Rise       ; clk             ;
;  currentpc[1]         ; clk        ; 4.217 ; 4.306 ; Rise       ; clk             ;
;  currentpc[2]         ; clk        ; 4.563 ; 4.677 ; Rise       ; clk             ;
;  currentpc[3]         ; clk        ; 4.409 ; 4.499 ; Rise       ; clk             ;
;  currentpc[4]         ; clk        ; 4.640 ; 4.761 ; Rise       ; clk             ;
;  currentpc[5]         ; clk        ; 4.625 ; 4.744 ; Rise       ; clk             ;
;  currentpc[6]         ; clk        ; 4.399 ; 4.484 ; Rise       ; clk             ;
;  currentpc[7]         ; clk        ; 4.434 ; 4.531 ; Rise       ; clk             ;
; halt_out              ; clk        ; 4.303 ; 4.398 ; Rise       ; clk             ;
; instruction_value[*]  ; clk        ; 4.381 ; 4.406 ; Rise       ; clk             ;
;  instruction_value[0] ; clk        ; 4.675 ; 4.742 ; Rise       ; clk             ;
;  instruction_value[1] ; clk        ; 5.131 ; 5.235 ; Rise       ; clk             ;
;  instruction_value[4] ; clk        ; 4.381 ; 4.406 ; Rise       ; clk             ;
;  instruction_value[5] ; clk        ; 4.453 ; 4.482 ; Rise       ; clk             ;
;  instruction_value[6] ; clk        ; 4.717 ; 4.824 ; Rise       ; clk             ;
;  instruction_value[7] ; clk        ; 4.727 ; 4.834 ; Rise       ; clk             ;
; opcode_out[*]         ; clk        ; 4.201 ; 4.288 ; Rise       ; clk             ;
;  opcode_out[0]        ; clk        ; 4.201 ; 4.288 ; Rise       ; clk             ;
;  opcode_out[1]        ; clk        ; 4.295 ; 4.385 ; Rise       ; clk             ;
;  opcode_out[2]        ; clk        ; 4.388 ; 4.478 ; Rise       ; clk             ;
;  opcode_out[3]        ; clk        ; 4.326 ; 4.415 ; Rise       ; clk             ;
; orOut                 ; clk        ; 4.619 ; 4.734 ; Rise       ; clk             ;
; outPCResetFlag        ; clk        ; 4.394 ; 4.479 ; Rise       ; clk             ;
; clock_out             ; clk        ; 2.365 ; 2.802 ; Fall       ; clk             ;
+-----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+-----------------+-------------+-------+----+----+-------+
; Input Port      ; Output Port ; RR    ; RF ; FR ; FF    ;
+-----------------+-------------+-------+----+----+-------+
; labelPassButton ; orOut       ; 4.145 ;    ;    ; 4.812 ;
; zero            ; clock_out   ; 3.644 ;    ;    ; 4.239 ;
+-----------------+-------------+-------+----+----+-------+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+-----------------+-------------+-------+----+----+-------+
; Input Port      ; Output Port ; RR    ; RF ; FR ; FF    ;
+-----------------+-------------+-------+----+----+-------+
; labelPassButton ; orOut       ; 3.995 ;    ;    ; 4.641 ;
; zero            ; clock_out   ; 3.527 ;    ;    ; 4.116 ;
+-----------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.858  ; 0.192 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.858  ; 0.192 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -24.663 ; 0.0   ; 0.0      ; 0.0     ; -32.555             ;
;  clk             ; -24.663 ; 0.000 ; N/A      ; N/A     ; -32.555             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; labelPassButton  ; clk        ; 1.219  ; 1.566 ; Rise       ; clk             ;
; start            ; clk        ; 0.964  ; 1.278 ; Rise       ; clk             ;
; startAddress[*]  ; clk        ; 0.112  ; 0.680 ; Rise       ; clk             ;
;  startAddress[0] ; clk        ; 0.049  ; 0.642 ; Rise       ; clk             ;
;  startAddress[1] ; clk        ; 0.112  ; 0.638 ; Rise       ; clk             ;
;  startAddress[2] ; clk        ; 0.062  ; 0.650 ; Rise       ; clk             ;
;  startAddress[3] ; clk        ; 0.096  ; 0.673 ; Rise       ; clk             ;
;  startAddress[4] ; clk        ; -0.126 ; 0.442 ; Rise       ; clk             ;
;  startAddress[5] ; clk        ; 0.054  ; 0.639 ; Rise       ; clk             ;
;  startAddress[6] ; clk        ; 0.099  ; 0.680 ; Rise       ; clk             ;
;  startAddress[7] ; clk        ; -0.110 ; 0.456 ; Rise       ; clk             ;
+------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+------------------+------------+-------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+--------+------------+-----------------+
; labelPassButton  ; clk        ; 0.704 ; 0.460  ; Rise       ; clk             ;
; start            ; clk        ; 0.147 ; -0.101 ; Rise       ; clk             ;
; startAddress[*]  ; clk        ; 0.826 ; 0.619  ; Rise       ; clk             ;
;  startAddress[0] ; clk        ; 0.531 ; 0.333  ; Rise       ; clk             ;
;  startAddress[1] ; clk        ; 0.455 ; 0.245  ; Rise       ; clk             ;
;  startAddress[2] ; clk        ; 0.531 ; 0.329  ; Rise       ; clk             ;
;  startAddress[3] ; clk        ; 0.490 ; 0.296  ; Rise       ; clk             ;
;  startAddress[4] ; clk        ; 0.826 ; 0.619  ; Rise       ; clk             ;
;  startAddress[5] ; clk        ; 0.535 ; 0.340  ; Rise       ; clk             ;
;  startAddress[6] ; clk        ; 0.484 ; 0.284  ; Rise       ; clk             ;
;  startAddress[7] ; clk        ; 0.825 ; 0.614  ; Rise       ; clk             ;
+------------------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; clock_out             ; clk        ; 9.932  ; 9.903  ; Rise       ; clk             ;
; currentpc[*]          ; clk        ; 9.370  ; 9.349  ; Rise       ; clk             ;
;  currentpc[0]         ; clk        ; 9.200  ; 9.209  ; Rise       ; clk             ;
;  currentpc[1]         ; clk        ; 8.509  ; 8.498  ; Rise       ; clk             ;
;  currentpc[2]         ; clk        ; 9.241  ; 9.222  ; Rise       ; clk             ;
;  currentpc[3]         ; clk        ; 8.919  ; 8.911  ; Rise       ; clk             ;
;  currentpc[4]         ; clk        ; 9.370  ; 9.349  ; Rise       ; clk             ;
;  currentpc[5]         ; clk        ; 9.333  ; 9.322  ; Rise       ; clk             ;
;  currentpc[6]         ; clk        ; 8.952  ; 8.911  ; Rise       ; clk             ;
;  currentpc[7]         ; clk        ; 8.980  ; 8.959  ; Rise       ; clk             ;
; halt_out              ; clk        ; 8.759  ; 8.718  ; Rise       ; clk             ;
; instruction_value[*]  ; clk        ; 11.061 ; 11.116 ; Rise       ; clk             ;
;  instruction_value[0] ; clk        ; 10.118 ; 10.024 ; Rise       ; clk             ;
;  instruction_value[1] ; clk        ; 11.061 ; 11.116 ; Rise       ; clk             ;
;  instruction_value[4] ; clk        ; 9.750  ; 9.731  ; Rise       ; clk             ;
;  instruction_value[5] ; clk        ; 9.692  ; 9.659  ; Rise       ; clk             ;
;  instruction_value[6] ; clk        ; 10.414 ; 10.247 ; Rise       ; clk             ;
;  instruction_value[7] ; clk        ; 10.424 ; 10.257 ; Rise       ; clk             ;
; opcode_out[*]         ; clk        ; 8.910  ; 8.885  ; Rise       ; clk             ;
;  opcode_out[0]        ; clk        ; 8.469  ; 8.454  ; Rise       ; clk             ;
;  opcode_out[1]        ; clk        ; 8.709  ; 8.719  ; Rise       ; clk             ;
;  opcode_out[2]        ; clk        ; 8.910  ; 8.885  ; Rise       ; clk             ;
;  opcode_out[3]        ; clk        ; 8.739  ; 8.749  ; Rise       ; clk             ;
; orOut                 ; clk        ; 9.454  ; 9.413  ; Rise       ; clk             ;
; outPCResetFlag        ; clk        ; 8.905  ; 8.890  ; Rise       ; clk             ;
; clock_out             ; clk        ; 4.697  ; 4.714  ; Fall       ; clk             ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; clock_out             ; clk        ; 2.365 ; 2.802 ; Rise       ; clk             ;
; currentpc[*]          ; clk        ; 4.217 ; 4.306 ; Rise       ; clk             ;
;  currentpc[0]         ; clk        ; 4.533 ; 4.653 ; Rise       ; clk             ;
;  currentpc[1]         ; clk        ; 4.217 ; 4.306 ; Rise       ; clk             ;
;  currentpc[2]         ; clk        ; 4.563 ; 4.677 ; Rise       ; clk             ;
;  currentpc[3]         ; clk        ; 4.409 ; 4.499 ; Rise       ; clk             ;
;  currentpc[4]         ; clk        ; 4.640 ; 4.761 ; Rise       ; clk             ;
;  currentpc[5]         ; clk        ; 4.625 ; 4.744 ; Rise       ; clk             ;
;  currentpc[6]         ; clk        ; 4.399 ; 4.484 ; Rise       ; clk             ;
;  currentpc[7]         ; clk        ; 4.434 ; 4.531 ; Rise       ; clk             ;
; halt_out              ; clk        ; 4.303 ; 4.398 ; Rise       ; clk             ;
; instruction_value[*]  ; clk        ; 4.381 ; 4.406 ; Rise       ; clk             ;
;  instruction_value[0] ; clk        ; 4.675 ; 4.742 ; Rise       ; clk             ;
;  instruction_value[1] ; clk        ; 5.131 ; 5.235 ; Rise       ; clk             ;
;  instruction_value[4] ; clk        ; 4.381 ; 4.406 ; Rise       ; clk             ;
;  instruction_value[5] ; clk        ; 4.453 ; 4.482 ; Rise       ; clk             ;
;  instruction_value[6] ; clk        ; 4.717 ; 4.824 ; Rise       ; clk             ;
;  instruction_value[7] ; clk        ; 4.727 ; 4.834 ; Rise       ; clk             ;
; opcode_out[*]         ; clk        ; 4.201 ; 4.288 ; Rise       ; clk             ;
;  opcode_out[0]        ; clk        ; 4.201 ; 4.288 ; Rise       ; clk             ;
;  opcode_out[1]        ; clk        ; 4.295 ; 4.385 ; Rise       ; clk             ;
;  opcode_out[2]        ; clk        ; 4.388 ; 4.478 ; Rise       ; clk             ;
;  opcode_out[3]        ; clk        ; 4.326 ; 4.415 ; Rise       ; clk             ;
; orOut                 ; clk        ; 4.619 ; 4.734 ; Rise       ; clk             ;
; outPCResetFlag        ; clk        ; 4.394 ; 4.479 ; Rise       ; clk             ;
; clock_out             ; clk        ; 2.365 ; 2.802 ; Fall       ; clk             ;
+-----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+-----------------+-------------+-------+----+----+-------+
; Input Port      ; Output Port ; RR    ; RF ; FR ; FF    ;
+-----------------+-------------+-------+----+----+-------+
; labelPassButton ; orOut       ; 7.998 ;    ;    ; 8.315 ;
; zero            ; clock_out   ; 6.976 ;    ;    ; 7.298 ;
+-----------------+-------------+-------+----+----+-------+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+-----------------+-------------+-------+----+----+-------+
; Input Port      ; Output Port ; RR    ; RF ; FR ; FF    ;
+-----------------+-------------+-------+----+----+-------+
; labelPassButton ; orOut       ; 3.995 ;    ;    ; 4.641 ;
; zero            ; clock_out   ; 3.527 ;    ;    ; 4.116 ;
+-----------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clock_out            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; halt_out             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outPCResetFlag       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; orOut                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; currentpc[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; currentpc[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; currentpc[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; currentpc[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; currentpc[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; currentpc[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; currentpc[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; currentpc[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; instruction_value[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; instruction_value[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; instruction_value[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; instruction_value[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; instruction_value[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; instruction_value[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; instruction_value[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; instruction_value[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; opcode_out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; opcode_out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; opcode_out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; opcode_out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; labelPassButton         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; zero                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; startAddress[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; startAddress[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; startAddress[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; startAddress[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; startAddress[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; startAddress[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; startAddress[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; startAddress[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clock_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; halt_out             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; outPCResetFlag       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; orOut                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; instruction_value[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; instruction_value[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; opcode_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; opcode_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; opcode_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; opcode_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clock_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; halt_out             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; outPCResetFlag       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; orOut                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; currentpc[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; instruction_value[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; opcode_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; opcode_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; opcode_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; opcode_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clock_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; halt_out             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; outPCResetFlag       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; orOut                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; currentpc[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; currentpc[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; currentpc[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; currentpc[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; currentpc[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; currentpc[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; currentpc[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; currentpc[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; instruction_value[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; instruction_value[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; instruction_value[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; instruction_value[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; instruction_value[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; instruction_value[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; instruction_value[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; opcode_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; opcode_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; opcode_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; opcode_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 211      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 211      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 26    ; 26   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Fri Feb 20 04:45:21 2015
Info: Command: quartus_sta CS141L -c CS141L
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CS141L.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.858
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.858             -24.663 clk 
Info (332146): Worst-case hold slack is 0.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.428               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.555 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.589
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.589             -20.322 clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.555 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.383              -1.499 clk 
Info (332146): Worst-case hold slack is 0.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.192               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.665 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 721 megabytes
    Info: Processing ended: Fri Feb 20 04:45:26 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


