<p align="right"><a>English</a> | <a href="/docs-jp/README.md">日本語</a></p>
<table width="100%">
  <tr width="100%">
    <td align="center"><img src="https://www.xilinx.com/content/dam/xilinx/imgs/press/media-kits/corporate/xilinx-logo.png" width="30%"/><h1>2020.1 Vitis™ アプリケーション アクセラレーション開発フロー チュートリアル</h1><a href="https://github.com/Xilinx/Vitis-Tutorials/branches/all">2019.2 Vitis アプリケーション アクセラレーション開発フロー チュートリアル</a></td>
 </tr>
 </table>

## 入門

[Vitis™ コア開発キットを使用したアクセラレーション アプリケーションの開発方法](./docs/vitis-getting-started/README.md)について学びます。

[![](/docs/vitis-getting-started/images/pathway.png)](docs/vitis-getting-started/README.md "コース")

## 中級チュートリアル

  <table style="width:100%">
 <tr>
 <td width="35%" align="center"><b>チュートリアル</b><td width="15%" align="center"><b>カーネル</b><td width="50%" align="center"><b>内容</b></tr>
 <tr>
 <td align="center"><a href="./docs/getting-started-rtl-kernels/README.md">RTL カーネル入門</a></td>
 <td align="center">RTL</td>
 <td>Vitis コア開発キットを使用して RTL カーネルを FPGA にプログラムし、一般的な開発フローでハードウェア エミュレーションをビルドする方法を説明します。</td>
 </tr>
 <td align="center"><a href="./docs/vitis_hls_analysis/README.md">Vitis HLS の解析および最適化</a></td>
 <td align="center">C</td>
 <td>Vitis HLS ツールの GUI を使用して、ハードエア カーネルをビルド、解析、最適化する方法を説明します。</td>
 </tr>
 <tr>
 <td align="center"><a href="./docs/mixing-c-rtl-kernels/README.md">C と RTL の混合</a></td>
 <td align="center">C カーネルと RTL カーネルの混合</td>
 <td>RTL カーネルと OpenCL™ カーネルを含むアプリケーションを使用して、Vitis コア開発キット フローとさまざまなデザイン解析機能を試してみます。</td>
 </tr>
 <tr>
 <td align="center"><a href="./docs/using-multiple-cu/README.md">複数の計算ユニットの使用</a></td>
 <td align="center">C および RTL</td>
 <td>FPGA のカーネル インスタンス数を増加する柔軟なカーネル リンク プロセスを使用して、統合したホスト カーネル システムの並列処理を改善する方法を説明します。</td>
 </tr>
 <tr>
 <td align="center"><a href="./docs/host-code-opt/README.md">ホスト コードの最適化</a></td>
 <td align="center">C および RTL</td>
 <td>デザインにホスト コード最適化手法を適用する方法を説明します。</td>
 </tr>
 <tr>
 <td align="center"><a href="./docs/mult-ddr-banks/README.md">複数 DDR バンクの使用</a></td>
 <td align="center">C および RTL</td>
 <td>複数の DDR を使用してカーネルとグローバル メモリ間のデータ転送を向上する方法を説明します。</td>
 </tr>
 </table>

## 上級チュートリアル

 <table style="width:100%">
 <tr>
 <td width="35%" align="center"><b>チュートリアル</b><td width="15%" align="center"><b>カーネル</b><td width="50%" align="center"><b>内容</b></tr>
 <tr>
  <td align="center"><a href="./docs/controlling-vivado-impl/README.md">Vivado インプリメンテーションの制御</a></td>
 <td align="center">RTL</td>
 <td>プロジェクトをインプリメントする際に Vivado® ツール フローを制御する方法を説明します。</td>
 </tr>
 </table>
<hr/>
<p align="center"><sup>Copyright&copy; 2020 Xilinx</sup></p>
