# Beyond Conventional Interconnects

傳統的電氣互連面臨著功耗、頻寬和延遲的瓶頸。新興互連技術正在探索突破這些限制的可能性。

## 光互連 (Photonic Interconnects)

### 基本概念

使用**光子**取代電子進行晶片內資料傳輸：

| 元件 | 功能 | 技術 |
|------|------|------|
| **Light Source** | 產生光 | Laser、LED |
| **Modulator** | 編碼資料 | Ring Resonator |
| **Waveguide** | 傳輸光 | Silicon Photonics |
| **Detector** | 接收光 | Photodiode |

### 優勢

| 優勢 | 說明 |
|------|------|
| **高頻寬密度** | WDM 可達 Tbps/waveguide |
| **距離無關功耗** | 長距離傳輸效率高 |
| **低串擾** | 光隔離良好 |
| **低延遲** | 光速傳輸 |

### 挑戰

| 挑戰 | 現狀 |
|------|------|
| **E/O 轉換** | 需要額外功耗 |
| **CMOS 整合** | 製程不完全相容 |
| **熱敏感性** | Ring Resonator 對溫度敏感 |
| **成本** | 目前仍較高 |

### 應用場景

| 場景 | 適合度 | 原因 |
|------|--------|------|
| Chiplet 互連 | 高 | 距離較長 |
| 晶片內短距離 | 低 | E/O 轉換開銷 |
| 高頻寬路徑 | 高 | WDM 優勢 |

### 光 NoC 架構範例

**Wavelength-routed Network**：

| 特點 | 說明 |
|------|------|
| **WDM** | 多波長並行傳輸 |
| **Routing** | 根據波長選擇路徑 |
| **Switching** | Microring Resonator |

## 無線 NoC (Wireless NoC)

### 基本概念

使用**毫米波**或**次 THz 頻率**進行晶片內無線通訊：

| 參數 | 典型值 |
|------|--------|
| **頻率** | 60-300 GHz |
| **天線大小** | 數百 μm |
| **傳輸距離** | mm 級 |

### 優勢

| 優勢 | 說明 |
|------|------|
| **減少佈線** | 不需要實體 Wire |
| **支援 Broadcast** | 天然的多播能力 |
| **靈活拓撲** | 可動態配置 |
| **長距離低延遲** | 無需多跳 |

### 挑戰

| 挑戰 | 說明 |
|------|------|
| **天線面積** | 佔用晶片面積 |
| **能量效率** | 射頻電路功耗 |
| **干擾** | 多個收發器干擾 |
| **頻寬限制** | 有限的頻譜 |

### 混合架構

結合有線和無線的**混合 NoC**：

| 元件 | 用途 |
|------|------|
| **有線 Mesh** | 局部、頻繁通訊 |
| **無線** | 長距離、Broadcast |

### 適用場景

| 場景 | 無線優勢 |
|------|----------|
| **遠距離通訊** | 單跳取代多跳 |
| **Broadcast/Multicast** | 天然支援 |
| **動態拓撲** | 可重配置 |

## 3D 整合與互連

### Through-Silicon Via (TSV)

**TSV** 提供晶片間的垂直互連：

| 參數 | 典型值 |
|------|--------|
| **直徑** | 1-10 μm |
| **Pitch** | 10-50 μm |
| **高度** | 50-100 μm |
| **電阻** | mΩ 級 |

### 3D NoC 架構

| 類型 | 說明 |
|------|------|
| **3D Mesh** | X、Y、Z 三個維度 |
| **分層** | 不同功能層 |
| **堆疊記憶體** | HBM、HMC |

### 優勢

| 優勢 | 說明 |
|------|------|
| **短互連** | 減少 Wire 延遲 |
| **高密度** | 更多 I/O |
| **異構整合** | 不同製程整合 |
| **記憶體頻寬** | HBM 高頻寬 |

### 挑戰

| 挑戰 | 說明 |
|------|------|
| **散熱** | 多層堆疊散熱困難 |
| **TSV 開銷** | 佔用面積、影響良率 |
| **測試** | 3D 結構測試困難 |
| **設計工具** | EDA 支援不成熟 |

### 3D NoC 設計考量

| 考量 | 策略 |
|------|------|
| **垂直頻寬** | 足夠的 TSV |
| **熱管理** | 熱感知路由 |
| **容錯** | TSV 備援 |

## Chiplet 互連

### 概念

將大型 SoC 分解為多個小型**Chiplet**：

| 特點 | 說明 |
|------|------|
| **模組化** | 獨立設計、製造 |
| **異構** | 不同製程混合 |
| **可擴展** | 靈活組合 |

### 互連標準

| 標準 | 開發者 | 特點 |
|------|--------|------|
| **UCIe** | 聯盟 | 開放標準 |
| **EMIB** | Intel | 2.5D Bridge |
| **Infinity Fabric** | AMD | 專有協定 |
| **NVLink** | NVIDIA | GPU 互連 |

### Die-to-Die 設計考量

| 考量 | 挑戰 |
|------|------|
| **延遲** | 跨 Die 延遲較高 |
| **頻寬** | I/O 密度限制 |
| **功耗** | PHY 功耗 |
| **一致性** | 跨 Die Coherence |

### 與 NoC 的關係

| 層級 | 互連類型 |
|------|----------|
| Die 內 | 傳統 NoC |
| Die 間 | Chiplet 互連 |
| Package 間 | 板級互連 |

## 技術比較

| 技術 | 頻寬 | 延遲 | 功耗 | 成熟度 |
|------|------|------|------|--------|
| 電氣 | 中 | 低 | 中 | 高 |
| 光學 | 高 | 低 | 中 | 中 |
| 無線 | 低 | 中 | 高 | 低 |
| 3D TSV | 高 | 最低 | 低 | 中 |
| Chiplet | 高 | 中 | 中 | 中高 |

## 未來展望

### 短期（2-5 年）

| 趨勢 | 說明 |
|------|------|
| **Chiplet 成熟** | UCIe 標準化 |
| **HBM 普及** | 3D 記憶體堆疊 |
| **光互連小規模** | 數據中心互連 |

### 中長期（5-10 年）

| 趨勢 | 說明 |
|------|------|
| **晶片內光互連** | 技術成熟 |
| **混合無線** | 特定應用 |
| **單晶片光** | 完整整合 |

## 參考資料

- On-Chip Networks Second Edition, Chapter 9.1
- R. G. Beausoleil et al., "Nanoelectronic and Nanophotonic Interconnect," Proc. IEEE 2008

