// Generated by CIRCT firtool-1.30.0
// Standard header to adapt well known macros to our needs.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

module IngressUnit_671(
  input         clock,
                reset,
                io_vcalloc_req_ready,
                io_vcalloc_resp_vc_sel_3_0,
                io_vcalloc_resp_vc_sel_2_0,
                io_vcalloc_resp_vc_sel_1_0,
                io_vcalloc_resp_vc_sel_0_0,
                io_vcalloc_resp_vc_sel_0_1,
                io_vcalloc_resp_vc_sel_0_2,
                io_vcalloc_resp_vc_sel_0_3,
                io_vcalloc_resp_vc_sel_0_4,
                io_out_credit_available_3_0,
                io_out_credit_available_2_0,
                io_out_credit_available_1_0,
                io_out_credit_available_0_1,
                io_out_credit_available_0_2,
                io_out_credit_available_0_3,
                io_out_credit_available_0_4,
                io_salloc_req_0_ready,
                io_in_valid,
                io_in_bits_head,
                io_in_bits_tail,
  input  [72:0] io_in_bits_payload,
  input  [8:0]  io_in_bits_egress_id,
  output        io_vcalloc_req_valid,
                io_vcalloc_req_bits_vc_sel_3_0,
                io_vcalloc_req_bits_vc_sel_2_0,
                io_vcalloc_req_bits_vc_sel_1_0,
                io_vcalloc_req_bits_vc_sel_0_0,
                io_vcalloc_req_bits_vc_sel_0_1,
                io_vcalloc_req_bits_vc_sel_0_2,
                io_vcalloc_req_bits_vc_sel_0_3,
                io_vcalloc_req_bits_vc_sel_0_4,
                io_salloc_req_0_valid,
                io_salloc_req_0_bits_vc_sel_3_0,
                io_salloc_req_0_bits_vc_sel_2_0,
                io_salloc_req_0_bits_vc_sel_1_0,
                io_salloc_req_0_bits_vc_sel_0_0,
                io_salloc_req_0_bits_vc_sel_0_1,
                io_salloc_req_0_bits_vc_sel_0_2,
                io_salloc_req_0_bits_vc_sel_0_3,
                io_salloc_req_0_bits_vc_sel_0_4,
                io_salloc_req_0_bits_tail,
                io_out_0_valid,
                io_out_0_bits_flit_head,
                io_out_0_bits_flit_tail,
  output [72:0] io_out_0_bits_flit_payload,
  output [2:0]  io_out_0_bits_flit_flow_vnet_id,
  output [8:0]  io_out_0_bits_flit_flow_ingress_node,
  output [1:0]  io_out_0_bits_flit_flow_ingress_node_id,
  output [8:0]  io_out_0_bits_flit_flow_egress_node,
  output [1:0]  io_out_0_bits_flit_flow_egress_node_id,
  output [2:0]  io_out_0_bits_out_virt_channel,
  output        io_in_ready
);

  wire        _T_451;	// @[IngressUnit.scala:64:41]
  wire        _vcalloc_q_io_enq_ready;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_valid;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_3_0;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_2_0;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_1_0;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_0;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_1;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_2;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_3;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_4;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_buffer_io_enq_ready;	// @[IngressUnit.scala:75:30]
  wire        _vcalloc_buffer_io_deq_valid;	// @[IngressUnit.scala:75:30]
  wire        _vcalloc_buffer_io_deq_bits_head;	// @[IngressUnit.scala:75:30]
  wire        _vcalloc_buffer_io_deq_bits_tail;	// @[IngressUnit.scala:75:30]
  wire [72:0] _vcalloc_buffer_io_deq_bits_payload;	// @[IngressUnit.scala:75:30]
  wire [2:0]  _vcalloc_buffer_io_deq_bits_flow_vnet_id;	// @[IngressUnit.scala:75:30]
  wire [8:0]  _vcalloc_buffer_io_deq_bits_flow_ingress_node;	// @[IngressUnit.scala:75:30]
  wire [1:0]  _vcalloc_buffer_io_deq_bits_flow_ingress_node_id;	// @[IngressUnit.scala:75:30]
  wire [8:0]  _vcalloc_buffer_io_deq_bits_flow_egress_node;	// @[IngressUnit.scala:75:30]
  wire [1:0]  _vcalloc_buffer_io_deq_bits_flow_egress_node_id;	// @[IngressUnit.scala:75:30]
  wire [2:0]  _vcalloc_buffer_io_deq_bits_virt_channel_id;	// @[IngressUnit.scala:75:30]
  wire        _route_q_io_enq_ready;	// @[IngressUnit.scala:27:23]
  wire        _route_q_io_deq_valid;	// @[IngressUnit.scala:27:23]
  wire        _route_buffer_io_enq_ready;	// @[IngressUnit.scala:26:28]
  wire        _route_buffer_io_deq_valid;	// @[IngressUnit.scala:26:28]
  wire        _route_buffer_io_deq_bits_head;	// @[IngressUnit.scala:26:28]
  wire        _route_buffer_io_deq_bits_tail;	// @[IngressUnit.scala:26:28]
  wire [72:0] _route_buffer_io_deq_bits_payload;	// @[IngressUnit.scala:26:28]
  wire [2:0]  _route_buffer_io_deq_bits_flow_vnet_id;	// @[IngressUnit.scala:26:28]
  wire [8:0]  _route_buffer_io_deq_bits_flow_ingress_node;	// @[IngressUnit.scala:26:28]
  wire [1:0]  _route_buffer_io_deq_bits_flow_ingress_node_id;	// @[IngressUnit.scala:26:28]
  wire [8:0]  _route_buffer_io_deq_bits_flow_egress_node;	// @[IngressUnit.scala:26:28]
  wire [1:0]  _route_buffer_io_deq_bits_flow_egress_node_id;	// @[IngressUnit.scala:26:28]
  wire [2:0]  _route_buffer_io_deq_bits_virt_channel_id;	// @[IngressUnit.scala:26:28]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_222 = io_in_bits_egress_id == 9'hEB;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_223 = io_in_bits_egress_id == 9'h1A3;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_224 = io_in_bits_egress_id == 9'hF;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_225 = io_in_bits_egress_id == 9'h119;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_226 = io_in_bits_egress_id == 9'h12D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_227 = io_in_bits_egress_id == 9'h1AF;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_228 = io_in_bits_egress_id == 9'hFD;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_229 = io_in_bits_egress_id == 9'h11F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_230 = io_in_bits_egress_id == 9'h153;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_231 = io_in_bits_egress_id == 9'hDF;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_232 = io_in_bits_egress_id == 9'h2F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_233 = io_in_bits_egress_id == 9'h6D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_234 = io_in_bits_egress_id == 9'hE9;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_235 = io_in_bits_egress_id == 9'h165;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_236 = io_in_bits_egress_id == 9'h1B9;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_237 = io_in_bits_egress_id == 9'h1A9;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_238 = io_in_bits_egress_id == 9'h19F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_239 = io_in_bits_egress_id == 9'h15F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_240 = io_in_bits_egress_id == 9'h143;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_241 = io_in_bits_egress_id == 9'h141;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_242 = io_in_bits_egress_id == 9'hA7;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_243 = io_in_bits_egress_id == 9'h177;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_244 = io_in_bits_egress_id == 9'hD3;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_245 = io_in_bits_egress_id == 9'h195;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_246 = io_in_bits_egress_id == 9'h73;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_247 = io_in_bits_egress_id == 9'h57;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_248 = io_in_bits_egress_id == 9'h10D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_249 = io_in_bits_egress_id == 9'hFF;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_250 = io_in_bits_egress_id == 9'h9;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_251 = io_in_bits_egress_id == 9'h35;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_252 = io_in_bits_egress_id == 9'h1B3;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_253 = io_in_bits_egress_id == 9'h111;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_254 = io_in_bits_egress_id == 9'hC7;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_255 = io_in_bits_egress_id == 9'h101;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_256 = io_in_bits_egress_id == 9'h14B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_257 = io_in_bits_egress_id == 9'h37;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_258 = io_in_bits_egress_id == 9'h161;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_259 = io_in_bits_egress_id == 9'h185;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_260 = io_in_bits_egress_id == 9'hF1;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_261 = io_in_bits_egress_id == 9'h127;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_262 = io_in_bits_egress_id == 9'hC1;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_263 = io_in_bits_egress_id == 9'hE5;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_264 = io_in_bits_egress_id == 9'h159;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_265 = io_in_bits_egress_id == 9'h99;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_266 = io_in_bits_egress_id == 9'h113;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_267 = io_in_bits_egress_id == 9'h135;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_268 = io_in_bits_egress_id == 9'h3D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_269 = io_in_bits_egress_id == 9'h149;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_270 = io_in_bits_egress_id == 9'hB;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_271 = io_in_bits_egress_id == 9'hBF;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_272 = io_in_bits_egress_id == 9'h87;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_273 = io_in_bits_egress_id == 9'h191;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_274 = io_in_bits_egress_id == 9'h69;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_275 = io_in_bits_egress_id == 9'h175;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_276 = io_in_bits_egress_id == 9'h1B7;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_277 = io_in_bits_egress_id == 9'hD;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_278 = io_in_bits_egress_id == 9'h77;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_279 = io_in_bits_egress_id == 9'h7D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_280 = io_in_bits_egress_id == 9'hC5;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_281 = io_in_bits_egress_id == 9'h1;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_282 = io_in_bits_egress_id == 9'h43;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_283 = io_in_bits_egress_id == 9'hAF;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_284 = io_in_bits_egress_id == 9'h145;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_285 = io_in_bits_egress_id == 9'hAB;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_286 = io_in_bits_egress_id == 9'hDB;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_287 = io_in_bits_egress_id == 9'h65;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_288 = io_in_bits_egress_id == 9'h23;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_289 = io_in_bits_egress_id == 9'hB1;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_290 = io_in_bits_egress_id == 9'hF3;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_291 = io_in_bits_egress_id == 9'h89;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_292 = io_in_bits_egress_id == 9'h6F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_293 = io_in_bits_egress_id == 9'h1D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_294 = io_in_bits_egress_id == 9'hCF;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_295 = io_in_bits_egress_id == 9'hE3;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_296 = io_in_bits_egress_id == 9'hD5;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_297 = io_in_bits_egress_id == 9'h197;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_298 = io_in_bits_egress_id == 9'hB7;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_299 = io_in_bits_egress_id == 9'hD9;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_300 = io_in_bits_egress_id == 9'h39;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_301 = io_in_bits_egress_id == 9'h131;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_302 = io_in_bits_egress_id == 9'h75;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_303 = io_in_bits_egress_id == 9'hA5;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_304 = io_in_bits_egress_id == 9'h45;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_305 = io_in_bits_egress_id == 9'h71;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_306 = io_in_bits_egress_id == 9'h27;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_307 = io_in_bits_egress_id == 9'h1A7;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_308 = io_in_bits_egress_id == 9'hCB;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_309 = io_in_bits_egress_id == 9'h63;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_310 = io_in_bits_egress_id == 9'h14D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_311 = io_in_bits_egress_id == 9'h3;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_312 = io_in_bits_egress_id == 9'h17D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_313 = io_in_bits_egress_id == 9'hA9;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_314 = io_in_bits_egress_id == 9'hB9;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_315 = io_in_bits_egress_id == 9'h21;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_316 = io_in_bits_egress_id == 9'h41;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_317 = io_in_bits_egress_id == 9'h193;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_318 = io_in_bits_egress_id == 9'h13F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_319 = io_in_bits_egress_id == 9'h9D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_320 = io_in_bits_egress_id == 9'h16B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_321 = io_in_bits_egress_id == 9'h16D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_322 = io_in_bits_egress_id == 9'h17B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_323 = io_in_bits_egress_id == 9'h17F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_324 = io_in_bits_egress_id == 9'h13D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_325 = io_in_bits_egress_id == 9'hA1;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_326 = io_in_bits_egress_id == 9'h15D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_327 = io_in_bits_egress_id == 9'hED;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_328 = io_in_bits_egress_id == 9'h2D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_329 = io_in_bits_egress_id == 9'h179;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_330 = io_in_bits_egress_id == 9'h123;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_331 = io_in_bits_egress_id == 9'h11B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_332 = io_in_bits_egress_id == 9'hB3;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_333 = io_in_bits_egress_id == 9'h8B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_334 = io_in_bits_egress_id == 9'h81;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_335 = io_in_bits_egress_id == 9'h49;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_336 = io_in_bits_egress_id == 9'h4B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_337 = io_in_bits_egress_id == 9'h15;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_338 = io_in_bits_egress_id == 9'hDD;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_339 = io_in_bits_egress_id == 9'h133;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_340 = io_in_bits_egress_id == 9'h55;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_341 = io_in_bits_egress_id == 9'h117;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_342 = io_in_bits_egress_id == 9'h25;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_343 = io_in_bits_egress_id == 9'hC3;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_344 = io_in_bits_egress_id == 9'h11;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_345 = io_in_bits_egress_id == 9'h4D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_346 = io_in_bits_egress_id == 9'h95;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_347 = io_in_bits_egress_id == 9'hE7;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_348 = io_in_bits_egress_id == 9'h7F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_349 = io_in_bits_egress_id == 9'h4F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_350 = io_in_bits_egress_id == 9'h109;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_351 = io_in_bits_egress_id == 9'h67;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_352 = io_in_bits_egress_id == 9'hBD;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_353 = io_in_bits_egress_id == 9'h199;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_354 = io_in_bits_egress_id == 9'h5;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_355 = io_in_bits_egress_id == 9'hEF;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_356 = io_in_bits_egress_id == 9'hD7;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_357 = io_in_bits_egress_id == 9'h137;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_358 = io_in_bits_egress_id == 9'hCD;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_359 = io_in_bits_egress_id == 9'h187;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_360 = io_in_bits_egress_id == 9'h8F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_361 = io_in_bits_egress_id == 9'h19B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_362 = io_in_bits_egress_id == 9'h167;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_363 = io_in_bits_egress_id == 9'h5B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_364 = io_in_bits_egress_id == 9'hBB;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_365 = io_in_bits_egress_id == 9'h181;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_366 = io_in_bits_egress_id == 9'h5D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_367 = io_in_bits_egress_id == 9'h171;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_368 = io_in_bits_egress_id == 9'hE1;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_369 = io_in_bits_egress_id == 9'h47;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_370 = io_in_bits_egress_id == 9'h163;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_371 = io_in_bits_egress_id == 9'h7B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_372 = io_in_bits_egress_id == 9'h9F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_373 = io_in_bits_egress_id == 9'h151;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_374 = io_in_bits_egress_id == 9'h10B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_375 = io_in_bits_egress_id == 9'h1B5;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_376 = io_in_bits_egress_id == 9'h3F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_377 = io_in_bits_egress_id == 9'h1B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_378 = io_in_bits_egress_id == 9'h51;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_379 = io_in_bits_egress_id == 9'h85;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_380 = io_in_bits_egress_id == 9'hD1;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_381 = io_in_bits_egress_id == 9'h15B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_382 = io_in_bits_egress_id == 9'h105;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_383 = io_in_bits_egress_id == 9'hF9;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_384 = io_in_bits_egress_id == 9'h125;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_385 = io_in_bits_egress_id == 9'h1A5;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_386 = io_in_bits_egress_id == 9'hA3;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_387 = io_in_bits_egress_id == 9'h173;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_388 = io_in_bits_egress_id == 9'h19D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_389 = io_in_bits_egress_id == 9'hB5;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_390 = io_in_bits_egress_id == 9'h189;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_391 = io_in_bits_egress_id == 9'h33;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_392 = io_in_bits_egress_id == 9'h31;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_393 = io_in_bits_egress_id == 9'h8D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_394 = io_in_bits_egress_id == 9'h59;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_395 = io_in_bits_egress_id == 9'h14F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_396 = io_in_bits_egress_id == 9'hFB;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_397 = io_in_bits_egress_id == 9'h11D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_398 = io_in_bits_egress_id == 9'h7;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_399 = io_in_bits_egress_id == 9'h169;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_400 = io_in_bits_egress_id == 9'h1F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_401 = io_in_bits_egress_id == 9'h12B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_402 = io_in_bits_egress_id == 9'h103;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_403 = io_in_bits_egress_id == 9'h183;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_404 = io_in_bits_egress_id == 9'h6B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_405 = io_in_bits_egress_id == 9'h107;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_406 = io_in_bits_egress_id == 9'h157;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_407 = io_in_bits_egress_id == 9'h61;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_408 = io_in_bits_egress_id == 9'hF5;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_409 = io_in_bits_egress_id == 9'h17;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_410 = io_in_bits_egress_id == 9'h5F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_411 = io_in_bits_egress_id == 9'h83;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_412 = io_in_bits_egress_id == 9'h139;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_413 = io_in_bits_egress_id == 9'h10F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_414 = io_in_bits_egress_id == 9'h147;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_415 = io_in_bits_egress_id == 9'h12F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_416 = io_in_bits_egress_id == 9'h1A1;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_417 = io_in_bits_egress_id == 9'h1AD;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_418 = io_in_bits_egress_id == 9'h1BB;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_419 = io_in_bits_egress_id == 9'hF7;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_420 = io_in_bits_egress_id == 9'h1B1;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_421 = io_in_bits_egress_id == 9'h29;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_422 = io_in_bits_egress_id == 9'h16F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_423 = io_in_bits_egress_id == 9'h129;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_424 = io_in_bits_egress_id == 9'h2B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_425 = io_in_bits_egress_id == 9'h1AB;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_426 = io_in_bits_egress_id == 9'h18F;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_427 = io_in_bits_egress_id == 9'h18B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_428 = io_in_bits_egress_id == 9'h91;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_429 = io_in_bits_egress_id == 9'h97;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_430 = io_in_bits_egress_id == 9'h19;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_431 = io_in_bits_egress_id == 9'hAD;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_432 = io_in_bits_egress_id == 9'h155;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_433 = io_in_bits_egress_id == 9'h53;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_434 = io_in_bits_egress_id == 9'h13;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_435 = io_in_bits_egress_id == 9'h115;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_436 = io_in_bits_egress_id == 9'h93;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_437 = io_in_bits_egress_id == 9'h79;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_438 = io_in_bits_egress_id == 9'h3B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_439 = io_in_bits_egress_id == 9'hC9;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_440 = io_in_bits_egress_id == 9'h18D;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_441 = io_in_bits_egress_id == 9'h121;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_442 = io_in_bits_egress_id == 9'h13B;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_443 = io_in_bits_egress_id == 9'h9B;	// @[IngressUnit.scala:30:72]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_222 = _route_buffer_io_enq_bits_flow_egress_node_id_T_222 ? 7'h75 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_228 = _route_buffer_io_enq_bits_flow_egress_node_id_T_228 ? 7'h7E : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_231 = _route_buffer_io_enq_bits_flow_egress_node_id_T_231 ? 7'h6F : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_232 = _route_buffer_io_enq_bits_flow_egress_node_id_T_232 ? 5'h17 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_233 = _route_buffer_io_enq_bits_flow_egress_node_id_T_233 ? 6'h36 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_234 = _route_buffer_io_enq_bits_flow_egress_node_id_T_234 ? 7'h74 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_242 = _route_buffer_io_enq_bits_flow_egress_node_id_T_242 ? 7'h53 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_244 = _route_buffer_io_enq_bits_flow_egress_node_id_T_244 ? 7'h69 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_246 = _route_buffer_io_enq_bits_flow_egress_node_id_T_246 ? 6'h39 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_247 = _route_buffer_io_enq_bits_flow_egress_node_id_T_247 ? 6'h2B : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_251 = _route_buffer_io_enq_bits_flow_egress_node_id_T_251 ? 5'h1A : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_254 = _route_buffer_io_enq_bits_flow_egress_node_id_T_254 ? 7'h63 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_257 = _route_buffer_io_enq_bits_flow_egress_node_id_T_257 ? 5'h1B : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_263 = _route_buffer_io_enq_bits_flow_egress_node_id_T_263 ? 7'h72 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN = _route_buffer_io_enq_bits_flow_egress_node_id_T_265 ? 5'h13 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_268 = _route_buffer_io_enq_bits_flow_egress_node_id_T_268 ? 5'h1E : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [2:0]  _route_buffer_io_enq_bits_flow_egress_node_T_270 = _route_buffer_io_enq_bits_flow_egress_node_id_T_270 ? 3'h5 : 3'h0;	// @[IngressUnit.scala:30:72, :51:44, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_271 = _route_buffer_io_enq_bits_flow_egress_node_id_T_271 ? 7'h5F : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_272 = _route_buffer_io_enq_bits_flow_egress_node_id_T_272 ? 7'h43 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_0 = _route_buffer_io_enq_bits_flow_egress_node_id_T_274 ? 4'hD : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [2:0]  _route_buffer_io_enq_bits_flow_egress_node_T_277 = _route_buffer_io_enq_bits_flow_egress_node_id_T_277 ? 3'h6 : 3'h0;	// @[IngressUnit.scala:30:72, :51:44, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_278 = _route_buffer_io_enq_bits_flow_egress_node_id_T_278 ? 6'h3B : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_279 = _route_buffer_io_enq_bits_flow_egress_node_id_T_279 ? 6'h3E : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_280 = _route_buffer_io_enq_bits_flow_egress_node_id_T_280 ? 7'h62 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_282 = _route_buffer_io_enq_bits_flow_egress_node_id_T_282 ? 6'h21 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_283 = _route_buffer_io_enq_bits_flow_egress_node_id_T_283 ? 7'h57 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_285 = _route_buffer_io_enq_bits_flow_egress_node_id_T_285 ? 7'h55 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_286 = _route_buffer_io_enq_bits_flow_egress_node_id_T_286 ? 7'h6D : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_287 = _route_buffer_io_enq_bits_flow_egress_node_id_T_287 ? 6'h32 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_288 = _route_buffer_io_enq_bits_flow_egress_node_id_T_288 ? 5'h11 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_1 = _route_buffer_io_enq_bits_flow_egress_node_id_T_289 ? 4'hB : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_290 = _route_buffer_io_enq_bits_flow_egress_node_id_T_290 ? 7'h79 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_2 = _route_buffer_io_enq_bits_flow_egress_node_id_T_291 ? 5'h11 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_292 = _route_buffer_io_enq_bits_flow_egress_node_id_T_292 ? 6'h37 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_293 = _route_buffer_io_enq_bits_flow_egress_node_id_T_293 ? 4'hE : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_294 = _route_buffer_io_enq_bits_flow_egress_node_id_T_294 ? 7'h67 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_295 = _route_buffer_io_enq_bits_flow_egress_node_id_T_295 ? 7'h71 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_296 = _route_buffer_io_enq_bits_flow_egress_node_id_T_296 ? 7'h6A : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_298 = _route_buffer_io_enq_bits_flow_egress_node_id_T_298 ? 7'h5B : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_3 = _route_buffer_io_enq_bits_flow_egress_node_id_T_299 ? 5'h1B : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_302 = _route_buffer_io_enq_bits_flow_egress_node_id_T_302 ? 6'h3A : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_303 = _route_buffer_io_enq_bits_flow_egress_node_id_T_303 ? 7'h52 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_304 = _route_buffer_io_enq_bits_flow_egress_node_id_T_304 ? 6'h22 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_306 = _route_buffer_io_enq_bits_flow_egress_node_id_T_306 ? 5'h13 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_308 = _route_buffer_io_enq_bits_flow_egress_node_id_T_308 ? 7'h65 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_309 = _route_buffer_io_enq_bits_flow_egress_node_id_T_309 ? 6'h31 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_4 = _route_buffer_io_enq_bits_flow_egress_node_id_T_313 ? 5'h15 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_5 = _route_buffer_io_enq_bits_flow_egress_node_id_T_314 ? 5'h17 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _GEN_6 = _route_buffer_io_enq_bits_flow_egress_node_id_T_319 ? 6'h27 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [2:0]  _GEN_7 = _route_buffer_io_enq_bits_flow_egress_node_id_T_325 ? 3'h5 : 3'h0;	// @[IngressUnit.scala:30:72, :51:44, Mux.scala:27:73]
  wire [5:0]  _GEN_8 = _route_buffer_io_enq_bits_flow_egress_node_id_T_327 ? 6'h3B : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_9 = _route_buffer_io_enq_bits_flow_egress_node_id_T_328 ? 4'hB : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_332 = _route_buffer_io_enq_bits_flow_egress_node_id_T_332 ? 7'h59 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_333 = _route_buffer_io_enq_bits_flow_egress_node_id_T_333 ? 7'h45 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_10 = _route_buffer_io_enq_bits_flow_egress_node_id_T_335 ? 4'h9 : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_336 = _route_buffer_io_enq_bits_flow_egress_node_id_T_336 ? 6'h25 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [2:0]  _GEN_11 = _route_buffer_io_enq_bits_flow_egress_node_id_T_337 ? 3'h5 : 3'h0;	// @[IngressUnit.scala:30:72, :51:44, Mux.scala:27:73]
  wire [5:0]  _GEN_12 = _route_buffer_io_enq_bits_flow_egress_node_id_T_338 ? 6'h37 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_13 = _route_buffer_io_enq_bits_flow_egress_node_id_T_340 ? 5'h15 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_14 = _route_buffer_io_enq_bits_flow_egress_node_id_T_342 ? 4'h9 : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_343 = _route_buffer_io_enq_bits_flow_egress_node_id_T_343 ? 7'h61 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_15 = _route_buffer_io_enq_bits_flow_egress_node_id_T_345 ? 5'h13 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _GEN_16 = _route_buffer_io_enq_bits_flow_egress_node_id_T_346 ? 6'h25 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_347 = _route_buffer_io_enq_bits_flow_egress_node_id_T_347 ? 7'h73 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_349 = _route_buffer_io_enq_bits_flow_egress_node_id_T_349 ? 6'h27 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_351 = _route_buffer_io_enq_bits_flow_egress_node_id_T_351 ? 6'h33 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _GEN_17 = _route_buffer_io_enq_bits_flow_egress_node_id_T_352 ? 6'h2F : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_355 = _route_buffer_io_enq_bits_flow_egress_node_id_T_355 ? 7'h77 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_356 = _route_buffer_io_enq_bits_flow_egress_node_id_T_356 ? 7'h6B : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _GEN_18 = _route_buffer_io_enq_bits_flow_egress_node_id_T_358 ? 6'h33 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_360 = _route_buffer_io_enq_bits_flow_egress_node_id_T_360 ? 7'h47 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_363 = _route_buffer_io_enq_bits_flow_egress_node_id_T_363 ? 6'h2D : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_364 = _route_buffer_io_enq_bits_flow_egress_node_id_T_364 ? 7'h5D : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_19 = _route_buffer_io_enq_bits_flow_egress_node_id_T_366 ? 5'h17 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_369 = _route_buffer_io_enq_bits_flow_egress_node_id_T_369 ? 6'h23 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_371 = _route_buffer_io_enq_bits_flow_egress_node_id_T_371 ? 6'h3D : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_372 = _route_buffer_io_enq_bits_flow_egress_node_id_T_372 ? 7'h4F : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_377 = _route_buffer_io_enq_bits_flow_egress_node_id_T_377 ? 4'hD : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [2:0]  _GEN_20 = _route_buffer_io_enq_bits_flow_egress_node_id_T_378 ? 3'h5 : 3'h0;	// @[IngressUnit.scala:30:72, :51:44, Mux.scala:27:73]
  wire [5:0]  _GEN_21 = _route_buffer_io_enq_bits_flow_egress_node_id_T_379 ? 6'h21 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_22 = _route_buffer_io_enq_bits_flow_egress_node_id_T_380 ? 4'hD : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_386 = _route_buffer_io_enq_bits_flow_egress_node_id_T_386 ? 7'h51 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _GEN_23 = _route_buffer_io_enq_bits_flow_egress_node_id_T_389 ? 6'h2D : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_391 = _route_buffer_io_enq_bits_flow_egress_node_id_T_391 ? 5'h19 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _GEN_24 = _route_buffer_io_enq_bits_flow_egress_node_id_T_393 ? 6'h23 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_25 = _route_buffer_io_enq_bits_flow_egress_node_id_T_394 ? 4'hB : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_396 = _route_buffer_io_enq_bits_flow_egress_node_id_T_396 ? 7'h7D : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_404 = _route_buffer_io_enq_bits_flow_egress_node_id_T_404 ? 6'h35 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _GEN_26 = _route_buffer_io_enq_bits_flow_egress_node_id_T_408 ? 6'h3D : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_409 = _route_buffer_io_enq_bits_flow_egress_node_id_T_409 ? 4'hB : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_410 = _route_buffer_io_enq_bits_flow_egress_node_id_T_410 ? 6'h2F : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_411 = _route_buffer_io_enq_bits_flow_egress_node_id_T_411 ? 7'h41 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_419 = _route_buffer_io_enq_bits_flow_egress_node_id_T_419 ? 7'h7B : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [2:0]  _GEN_27 = _route_buffer_io_enq_bits_flow_egress_node_id_T_421 ? 3'h5 : 3'h0;	// @[IngressUnit.scala:30:72, :51:44, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_424 = _route_buffer_io_enq_bits_flow_egress_node_id_T_424 ? 5'h15 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_28 = _route_buffer_io_enq_bits_flow_egress_node_id_T_428 ? 4'h9 : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_429 = _route_buffer_io_enq_bits_flow_egress_node_id_T_429 ? 7'h4B : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _GEN_29 = _route_buffer_io_enq_bits_flow_egress_node_id_T_431 ? 6'h2B : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_433 = _route_buffer_io_enq_bits_flow_egress_node_id_T_433 ? 6'h29 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_434 = _route_buffer_io_enq_bits_flow_egress_node_id_T_434 ? 4'h9 : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_436 = _route_buffer_io_enq_bits_flow_egress_node_id_T_436 ? 7'h49 : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_438 = _route_buffer_io_enq_bits_flow_egress_node_id_T_438 ? 5'h1D : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_30 = _route_buffer_io_enq_bits_flow_egress_node_id_T_439 ? 5'h19 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_443 = _route_buffer_io_enq_bits_flow_egress_node_id_T_443 ? 7'h4D : 7'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_31 = _route_buffer_io_enq_bits_flow_egress_node_T_222[6:3] | _route_buffer_io_enq_bits_flow_egress_node_T_228[6:3] | _route_buffer_io_enq_bits_flow_egress_node_T_231[6:3];	// @[Mux.scala:27:73]
  wire [2:0]  _GEN_32 = _route_buffer_io_enq_bits_flow_egress_node_T_222[2:0] | {3{_route_buffer_io_enq_bits_flow_egress_node_id_T_224}} | _route_buffer_io_enq_bits_flow_egress_node_T_228[2:0] | _route_buffer_io_enq_bits_flow_egress_node_T_231[2:0] | _route_buffer_io_enq_bits_flow_egress_node_T_232[2:0] | _route_buffer_io_enq_bits_flow_egress_node_T_233[2:0] | _route_buffer_io_enq_bits_flow_egress_node_T_234[2:0] | _route_buffer_io_enq_bits_flow_egress_node_T_242[2:0] | _route_buffer_io_enq_bits_flow_egress_node_T_244[2:0] | _route_buffer_io_enq_bits_flow_egress_node_T_246[2:0] | _route_buffer_io_enq_bits_flow_egress_node_T_247[2:0] | {3{_route_buffer_io_enq_bits_flow_egress_node_id_T_249}};	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [1:0]  _GEN_33 = _GEN_31[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_232[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_233[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_234[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_242[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_244[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_246[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_247[4:3] | {2{_route_buffer_io_enq_bits_flow_egress_node_id_T_249}} | _route_buffer_io_enq_bits_flow_egress_node_T_251[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_257[4:3] | {2{_route_buffer_io_enq_bits_flow_egress_node_id_T_260}} | _route_buffer_io_enq_bits_flow_egress_node_T_263[4:3] | _GEN[2:1] | _route_buffer_io_enq_bits_flow_egress_node_T_268[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_271[4:3] | _GEN_0[2:1] | _route_buffer_io_enq_bits_flow_egress_node_T_278[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_279[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_283[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_285[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_286[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_287[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_288[4:3] | _GEN_1[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_290[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_292[4:3];	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [1:0]  _GEN_34 = _GEN_32[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_251[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_254[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_257[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_263[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_268[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_270[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_271[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_272[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_277[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_278[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_279[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_280[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_282[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_283[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_285[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_286[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_287[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_288[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_290[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_292[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_293[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_294[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_295[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_296[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_298[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_302[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_303[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_304[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_306[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_308[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_309[1:0];	// @[Mux.scala:27:73]
  wire [7:0]  _GEN_35 =
    {_route_buffer_io_enq_bits_flow_egress_node_id_T_255,
     _GEN_31[3] | _route_buffer_io_enq_bits_flow_egress_node_T_234[6] | _route_buffer_io_enq_bits_flow_egress_node_T_242[6] | _route_buffer_io_enq_bits_flow_egress_node_T_244[6] | _route_buffer_io_enq_bits_flow_egress_node_id_T_249 | _route_buffer_io_enq_bits_flow_egress_node_T_254[6] | _route_buffer_io_enq_bits_flow_egress_node_id_T_260 | _route_buffer_io_enq_bits_flow_egress_node_id_T_262 | _route_buffer_io_enq_bits_flow_egress_node_T_263[6] | _GEN[4] | _route_buffer_io_enq_bits_flow_egress_node_T_271[6] | _route_buffer_io_enq_bits_flow_egress_node_T_272[6] | _route_buffer_io_enq_bits_flow_egress_node_T_280[6] | _route_buffer_io_enq_bits_flow_egress_node_T_283[6] | _route_buffer_io_enq_bits_flow_egress_node_T_285[6] | _route_buffer_io_enq_bits_flow_egress_node_T_286[6] | _GEN_1[3] | _route_buffer_io_enq_bits_flow_egress_node_T_290[6] | _GEN_2[4] | _route_buffer_io_enq_bits_flow_egress_node_T_294[6] | _route_buffer_io_enq_bits_flow_egress_node_T_295[6] | _route_buffer_io_enq_bits_flow_egress_node_T_296[6] | _route_buffer_io_enq_bits_flow_egress_node_T_298[6] | _GEN_3[4] | _route_buffer_io_enq_bits_flow_egress_node_T_303[6] | _route_buffer_io_enq_bits_flow_egress_node_T_308[6] | _GEN_4[4] | _GEN_5[4] | _GEN_6[5] | _GEN_7[2] | _GEN_8[5] | _route_buffer_io_enq_bits_flow_egress_node_T_332[6] | _route_buffer_io_enq_bits_flow_egress_node_T_333[6] | _route_buffer_io_enq_bits_flow_egress_node_id_T_334 | _GEN_12[5] | _route_buffer_io_enq_bits_flow_egress_node_T_343[6] | _GEN_16[5] | _route_buffer_io_enq_bits_flow_egress_node_T_347[6] | _GEN_17[5] | _route_buffer_io_enq_bits_flow_egress_node_T_355[6] | _route_buffer_io_enq_bits_flow_egress_node_T_356[6] | _GEN_18[5] | _route_buffer_io_enq_bits_flow_egress_node_T_360[6] | _route_buffer_io_enq_bits_flow_egress_node_T_364[6] | _route_buffer_io_enq_bits_flow_egress_node_id_T_368 | _route_buffer_io_enq_bits_flow_egress_node_T_372[6] | _GEN_21[5] | _GEN_22[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_383 | _route_buffer_io_enq_bits_flow_egress_node_T_386[6] | _GEN_23[5]
       | _GEN_24[5] | _route_buffer_io_enq_bits_flow_egress_node_T_396[6] | _GEN_26[5] | _route_buffer_io_enq_bits_flow_egress_node_T_411[6] | _route_buffer_io_enq_bits_flow_egress_node_T_419[6] | _GEN_28[3] | _route_buffer_io_enq_bits_flow_egress_node_T_429[6] | _GEN_29[5] | _route_buffer_io_enq_bits_flow_egress_node_T_436[6] | _GEN_30[4] | _route_buffer_io_enq_bits_flow_egress_node_T_443[6],
     _GEN_31[2] | _route_buffer_io_enq_bits_flow_egress_node_T_233[5] | _route_buffer_io_enq_bits_flow_egress_node_T_234[5] | _route_buffer_io_enq_bits_flow_egress_node_T_244[5] | _route_buffer_io_enq_bits_flow_egress_node_T_246[5] | _route_buffer_io_enq_bits_flow_egress_node_T_247[5] | _route_buffer_io_enq_bits_flow_egress_node_id_T_249 | _route_buffer_io_enq_bits_flow_egress_node_T_254[5] | _route_buffer_io_enq_bits_flow_egress_node_id_T_260 | _route_buffer_io_enq_bits_flow_egress_node_id_T_262 | _route_buffer_io_enq_bits_flow_egress_node_T_263[5] | _GEN_0[3] | _route_buffer_io_enq_bits_flow_egress_node_T_278[5] | _route_buffer_io_enq_bits_flow_egress_node_T_279[5] | _route_buffer_io_enq_bits_flow_egress_node_T_280[5] | _route_buffer_io_enq_bits_flow_egress_node_T_282[5] | _route_buffer_io_enq_bits_flow_egress_node_T_286[5] | _route_buffer_io_enq_bits_flow_egress_node_T_287[5] | _route_buffer_io_enq_bits_flow_egress_node_T_290[5] | _route_buffer_io_enq_bits_flow_egress_node_T_292[5] | _route_buffer_io_enq_bits_flow_egress_node_T_294[5] | _route_buffer_io_enq_bits_flow_egress_node_T_295[5] | _route_buffer_io_enq_bits_flow_egress_node_T_296[5] | _GEN_3[3] | _route_buffer_io_enq_bits_flow_egress_node_T_302[5] | _route_buffer_io_enq_bits_flow_egress_node_T_304[5] | _route_buffer_io_enq_bits_flow_egress_node_id_T_305 | _route_buffer_io_enq_bits_flow_egress_node_T_308[5] | _route_buffer_io_enq_bits_flow_egress_node_T_309[5] | _route_buffer_io_enq_bits_flow_egress_node_id_T_316 | _GEN_8[4] | _GEN_10[3] | _route_buffer_io_enq_bits_flow_egress_node_T_336[5] | _GEN_12[4] | _GEN_13[4] | _route_buffer_io_enq_bits_flow_egress_node_T_343[5] | _GEN_15[4] | _route_buffer_io_enq_bits_flow_egress_node_T_347[5] | _route_buffer_io_enq_bits_flow_egress_node_id_T_348 | _route_buffer_io_enq_bits_flow_egress_node_T_349[5] | _route_buffer_io_enq_bits_flow_egress_node_T_351[5] | _route_buffer_io_enq_bits_flow_egress_node_T_355[5] | _route_buffer_io_enq_bits_flow_egress_node_T_356[5] | _GEN_18[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_363[5] | _GEN_19[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_368 | _route_buffer_io_enq_bits_flow_egress_node_T_369[5] | _route_buffer_io_enq_bits_flow_egress_node_T_371[5] | _GEN_20[2] | _GEN_22[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_383 | _GEN_25[3] | _route_buffer_io_enq_bits_flow_egress_node_T_396[5] | _route_buffer_io_enq_bits_flow_egress_node_T_404[5] | _route_buffer_io_enq_bits_flow_egress_node_id_T_407 | _GEN_26[4] | _route_buffer_io_enq_bits_flow_egress_node_T_410[5] | _route_buffer_io_enq_bits_flow_egress_node_T_419[5] | _route_buffer_io_enq_bits_flow_egress_node_T_433[5] | _route_buffer_io_enq_bits_flow_egress_node_id_T_437 | _GEN_30[3],
     _GEN_33[1] | _route_buffer_io_enq_bits_flow_egress_node_T_295[4] | _route_buffer_io_enq_bits_flow_egress_node_T_298[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_300 | _route_buffer_io_enq_bits_flow_egress_node_T_302[4] | _route_buffer_io_enq_bits_flow_egress_node_T_303[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_305 | _route_buffer_io_enq_bits_flow_egress_node_T_306[4] | _route_buffer_io_enq_bits_flow_egress_node_T_309[4] | _GEN_4[2] | _GEN_5[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_315 | _GEN_7[0] | _GEN_8[3] | _GEN_9[3] | _route_buffer_io_enq_bits_flow_egress_node_T_332[4] | _GEN_14[3] | _route_buffer_io_enq_bits_flow_egress_node_T_347[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_348 | _route_buffer_io_enq_bits_flow_egress_node_T_351[4] | _GEN_17[3] | _route_buffer_io_enq_bits_flow_egress_node_T_355[4] | _route_buffer_io_enq_bits_flow_egress_node_T_364[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_368 | _route_buffer_io_enq_bits_flow_egress_node_T_371[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_376 | _route_buffer_io_enq_bits_flow_egress_node_id_T_383 | _route_buffer_io_enq_bits_flow_egress_node_T_386[4] | _GEN_23[3] | _route_buffer_io_enq_bits_flow_egress_node_T_391[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_392 | _route_buffer_io_enq_bits_flow_egress_node_T_396[4] | _route_buffer_io_enq_bits_flow_egress_node_T_404[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_407 | _GEN_26[3] | _route_buffer_io_enq_bits_flow_egress_node_T_419[4] | _GEN_27[2] | _route_buffer_io_enq_bits_flow_egress_node_T_424[4] | _GEN_29[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_437 | _route_buffer_io_enq_bits_flow_egress_node_T_438[4],
     _GEN_33[0] | _route_buffer_io_enq_bits_flow_egress_node_T_293[3] | _route_buffer_io_enq_bits_flow_egress_node_T_296[3] | _route_buffer_io_enq_bits_flow_egress_node_T_298[3] | _GEN_3[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_300 | _route_buffer_io_enq_bits_flow_egress_node_T_302[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_305 | _GEN_5[1] | _GEN_6[2] | _route_buffer_io_enq_bits_flow_egress_node_T_332[3] | _GEN_11[2] | _GEN_12[2] | _GEN_13[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_344 | _GEN_16[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_348 | _GEN_17[2] | _route_buffer_io_enq_bits_flow_egress_node_T_356[3] | _route_buffer_io_enq_bits_flow_egress_node_T_363[3] | _route_buffer_io_enq_bits_flow_egress_node_T_364[3] | _GEN_19[2] | _route_buffer_io_enq_bits_flow_egress_node_T_371[3] | _route_buffer_io_enq_bits_flow_egress_node_T_372[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_376 | _route_buffer_io_enq_bits_flow_egress_node_T_377[3] | _GEN_20[0] | _GEN_22[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_383 | _GEN_23[2] | _route_buffer_io_enq_bits_flow_egress_node_T_391[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_392 | _GEN_25[1] | _route_buffer_io_enq_bits_flow_egress_node_T_396[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_400 | _GEN_26[2] | _route_buffer_io_enq_bits_flow_egress_node_T_409[3] | _route_buffer_io_enq_bits_flow_egress_node_T_410[3] | _route_buffer_io_enq_bits_flow_egress_node_T_419[3] | _GEN_28[0] | _route_buffer_io_enq_bits_flow_egress_node_T_429[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_430 | _route_buffer_io_enq_bits_flow_egress_node_T_433[3] | _route_buffer_io_enq_bits_flow_egress_node_T_434[3] | _route_buffer_io_enq_bits_flow_egress_node_T_436[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_437 | _route_buffer_io_enq_bits_flow_egress_node_T_438[3] | _route_buffer_io_enq_bits_flow_egress_node_T_443[3],
     _GEN_32[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_250 | _GEN[0] | _route_buffer_io_enq_bits_flow_egress_node_T_268[2] | _route_buffer_io_enq_bits_flow_egress_node_T_270[2] | _route_buffer_io_enq_bits_flow_egress_node_T_271[2] | _GEN_0[0] | _route_buffer_io_enq_bits_flow_egress_node_T_277[2] | _route_buffer_io_enq_bits_flow_egress_node_T_279[2] | _route_buffer_io_enq_bits_flow_egress_node_T_283[2] | _route_buffer_io_enq_bits_flow_egress_node_T_285[2] | _route_buffer_io_enq_bits_flow_egress_node_T_286[2] | _GEN_2[0] | _route_buffer_io_enq_bits_flow_egress_node_T_292[2] | _route_buffer_io_enq_bits_flow_egress_node_T_293[2] | _route_buffer_io_enq_bits_flow_egress_node_T_294[2] | _GEN_3[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_300 | _route_buffer_io_enq_bits_flow_egress_node_T_308[2] | _GEN_4[0] | _GEN_5[0] | _GEN_6[1] | _GEN_8[1] | _GEN_9[1] | _route_buffer_io_enq_bits_flow_egress_node_T_333[2] | _GEN_10[0] | _route_buffer_io_enq_bits_flow_egress_node_T_336[2] | _GEN_12[1] | _GEN_15[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_348 | _route_buffer_io_enq_bits_flow_egress_node_T_349[2] | _GEN_17[1] | _route_buffer_io_enq_bits_flow_egress_node_T_355[2] | _GEN_18[1] | _route_buffer_io_enq_bits_flow_egress_node_T_360[2] | _route_buffer_io_enq_bits_flow_egress_node_T_363[2] | _route_buffer_io_enq_bits_flow_egress_node_T_364[2] | _GEN_19[1] | _route_buffer_io_enq_bits_flow_egress_node_T_371[2] | _route_buffer_io_enq_bits_flow_egress_node_T_372[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_376 | _route_buffer_io_enq_bits_flow_egress_node_T_377[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_383 | _GEN_24[1] | _GEN_25[0] | _route_buffer_io_enq_bits_flow_egress_node_T_396[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_400 | _route_buffer_io_enq_bits_flow_egress_node_T_404[2] | _route_buffer_io_enq_bits_flow_egress_node_T_410[2] | _GEN_27[0] | _route_buffer_io_enq_bits_flow_egress_node_T_424[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_430 | _GEN_29[1]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_437 | _route_buffer_io_enq_bits_flow_egress_node_T_438[2] | _GEN_30[0] | _route_buffer_io_enq_bits_flow_egress_node_T_443[2],
     _GEN_34[1] | _GEN_6[0] | _GEN_8[0] | _GEN_9[0] | _GEN_11[0] | _GEN_12[0] | _GEN_13[0] | _GEN_14[0] | _GEN_15[0] | _GEN_16[0] | _route_buffer_io_enq_bits_flow_egress_node_T_347[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_348 | _route_buffer_io_enq_bits_flow_egress_node_T_349[1] | _route_buffer_io_enq_bits_flow_egress_node_T_351[1] | _GEN_17[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_354 | _route_buffer_io_enq_bits_flow_egress_node_T_355[1] | _route_buffer_io_enq_bits_flow_egress_node_T_356[1] | _GEN_18[0] | _route_buffer_io_enq_bits_flow_egress_node_T_360[1] | _GEN_19[0] | _route_buffer_io_enq_bits_flow_egress_node_T_369[1] | _route_buffer_io_enq_bits_flow_egress_node_T_372[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_376 | _GEN_21[0] | _GEN_23[0] | _GEN_24[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_398 | _route_buffer_io_enq_bits_flow_egress_node_id_T_400 | _GEN_26[0] | _route_buffer_io_enq_bits_flow_egress_node_T_409[1] | _route_buffer_io_enq_bits_flow_egress_node_T_410[1] | _route_buffer_io_enq_bits_flow_egress_node_T_419[1] | _route_buffer_io_enq_bits_flow_egress_node_T_429[1] | _GEN_29[0],
     _GEN_34[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_311 | _route_buffer_io_enq_bits_flow_egress_node_T_332[0] | _route_buffer_io_enq_bits_flow_egress_node_T_333[0] | _route_buffer_io_enq_bits_flow_egress_node_T_336[0] | _route_buffer_io_enq_bits_flow_egress_node_T_343[0] | _route_buffer_io_enq_bits_flow_egress_node_T_347[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_348 | _route_buffer_io_enq_bits_flow_egress_node_T_349[0] | _route_buffer_io_enq_bits_flow_egress_node_T_351[0] | _route_buffer_io_enq_bits_flow_egress_node_T_355[0] | _route_buffer_io_enq_bits_flow_egress_node_T_356[0] | _route_buffer_io_enq_bits_flow_egress_node_T_360[0] | _route_buffer_io_enq_bits_flow_egress_node_T_363[0] | _route_buffer_io_enq_bits_flow_egress_node_T_364[0] | _route_buffer_io_enq_bits_flow_egress_node_T_369[0] | _route_buffer_io_enq_bits_flow_egress_node_T_371[0] | _route_buffer_io_enq_bits_flow_egress_node_T_372[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_376 | _route_buffer_io_enq_bits_flow_egress_node_T_377[0] | _route_buffer_io_enq_bits_flow_egress_node_T_386[0] | _route_buffer_io_enq_bits_flow_egress_node_T_391[0] | _route_buffer_io_enq_bits_flow_egress_node_T_396[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_398 | _route_buffer_io_enq_bits_flow_egress_node_id_T_400 | _route_buffer_io_enq_bits_flow_egress_node_T_404[0] | _route_buffer_io_enq_bits_flow_egress_node_T_409[0] | _route_buffer_io_enq_bits_flow_egress_node_T_410[0] | _route_buffer_io_enq_bits_flow_egress_node_T_411[0] | _route_buffer_io_enq_bits_flow_egress_node_T_419[0] | _route_buffer_io_enq_bits_flow_egress_node_T_424[0] | _route_buffer_io_enq_bits_flow_egress_node_T_429[0] | _route_buffer_io_enq_bits_flow_egress_node_T_433[0] | _route_buffer_io_enq_bits_flow_egress_node_T_434[0] | _route_buffer_io_enq_bits_flow_egress_node_T_436[0] | _route_buffer_io_enq_bits_flow_egress_node_T_438[0] | _route_buffer_io_enq_bits_flow_egress_node_T_443[0]};	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [7:0]  _route_buffer_io_enq_bits_flow_egress_node_WIRE =
    (_route_buffer_io_enq_bits_flow_egress_node_id_T_223 ? 8'hD1 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_225 ? 8'h8C : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_226 ? 8'h96 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_227 ? 8'hD7 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_229 ? 8'h8F : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_230 ? 8'hA9 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_235 ? 8'hB2 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_236 ? 8'hDC : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_237 ? 8'hD4 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_238 ? 8'hCF : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_239 ? 8'hAF : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_240 ? 8'hA1 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_241 ? 8'hA0 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_243 ? 8'hBB : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_245 ? 8'hCA : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_248 ? 8'h86 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_252 ? 8'hD9 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_253 ? 8'h88 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_256 ? 8'hA5 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_258 ? 8'hB0 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_259 ? 8'hC2 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_261 ? 8'h93 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_264 ? 8'hAC : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_266 ? 8'h89 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_267 ? 8'h9A : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_269 ? 8'hA4 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_273 ? 8'hC8 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_275 ? 8'hBA : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_276 ? 8'hDB : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_284 ? 8'hA2 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_297 ? 8'hCB : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_301 ? 8'h98 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_307 ? 8'hD3 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_310 ? 8'hA6 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_312 ? 8'hBE : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_317 ? 8'hC9 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_318 ? 8'h9F : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_320 ? 8'hB5 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_321 ? 8'hB6 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_322 ? 8'hBD : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_323 ? 8'hBF : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_324 ? 8'h9E : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_326 ? 8'hAE : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_329 ? 8'hBC : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_330 ? 8'h91 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_331 ? 8'h8D : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_339 ? 8'h99 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_341 ? 8'h8B : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_350 ? 8'h84 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_353 ? 8'hCC : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_357 ? 8'h9B : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_359 ? 8'hC3 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_361 ? 8'hCD : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_362 ? 8'hB3 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_365 ? 8'hC0 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_367 ? 8'hB8 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_370 ? 8'hB1 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_373 ? 8'hA8 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_374 ? 8'h85 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_375 ? 8'hDA : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_381 ? 8'hAD : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_382 ? 8'h82 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_384 ? 8'h92 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_385 ? 8'hD2 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_387 ? 8'hB9 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_388 ? 8'hCE : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_390 ? 8'hC4 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_395 ? 8'hA7 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_397 ? 8'h8E : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_399 ? 8'hB4 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_401 ? 8'h95 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_402 ? 8'h81 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_403 ? 8'hC1 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_405 ? 8'h83 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_406 ? 8'hAB : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_412 ? 8'h9C : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_413 ? 8'h87 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_414 ? 8'hA3 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_415 ? 8'h97 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_416 ? 8'hD0 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_417 ? 8'hD6 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_418 ? 8'hDD : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_420 ? 8'hD8 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_422 ? 8'hB7 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_423 ? 8'h94 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_425 ? 8'hD5 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_426 ? 8'hC7 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_427 ? 8'hC5 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_432 ? 8'hAA : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_435 ? 8'h8A : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_440 ? 8'hC6 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_441 ? 8'h90 : 8'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_442 ? 8'h9D : 8'h0) | _GEN_35;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire        at_dest = _route_buffer_io_enq_bits_flow_egress_node_WIRE == 8'hE0;	// @[IngressUnit.scala:55:59, Mux.scala:27:73]
  assign _T_451 = _route_buffer_io_enq_ready & io_in_valid & io_in_bits_head & at_dest;	// @[IngressUnit.scala:26:28, :55:59, :64:41]
  wire        _GEN_36 = _T_451 | io_in_valid & _route_buffer_io_enq_ready & io_in_bits_head & ~at_dest;	// @[IngressUnit.scala:26:28, :55:59, :58:{86,89}, :62:24, :64:{41,53}, :65:26]
  wire        _io_vcalloc_req_valid_output = _route_buffer_io_deq_valid & _route_q_io_deq_valid & _route_buffer_io_deq_bits_head & _vcalloc_buffer_io_enq_ready & _vcalloc_q_io_enq_ready;	// @[IngressUnit.scala:26:28, :27:23, :75:30, :76:25, :92:41]
  wire        _route_buffer_io_deq_ready_T_8 = _vcalloc_buffer_io_enq_ready & (_route_q_io_deq_valid | ~_route_buffer_io_deq_bits_head) & (io_vcalloc_req_ready | ~_route_buffer_io_deq_bits_head) & (_vcalloc_q_io_enq_ready | ~_route_buffer_io_deq_bits_head);	// @[IngressUnit.scala:26:28, :27:23, :75:30, :76:25, :88:30, :94:27, :95:{27,37}, :96:29]
  wire        _vcalloc_q_io_enq_valid_T = io_vcalloc_req_ready & _io_vcalloc_req_valid_output;	// @[Decoupled.scala:51:35, IngressUnit.scala:92:41]
  wire [7:0]  _c_T_2 = {_vcalloc_q_io_deq_bits_vc_sel_3_0, _vcalloc_q_io_deq_bits_vc_sel_2_0, _vcalloc_q_io_deq_bits_vc_sel_1_0, _vcalloc_q_io_deq_bits_vc_sel_0_4, _vcalloc_q_io_deq_bits_vc_sel_0_3, _vcalloc_q_io_deq_bits_vc_sel_0_2, _vcalloc_q_io_deq_bits_vc_sel_0_1, _vcalloc_q_io_deq_bits_vc_sel_0_0} & {io_out_credit_available_3_0, io_out_credit_available_2_0, io_out_credit_available_1_0, io_out_credit_available_0_4, io_out_credit_available_0_3, io_out_credit_available_0_2, io_out_credit_available_0_1, 1'h1};	// @[IngressUnit.scala:76:25, :107:{41,48,74}]
  wire        _vcalloc_buffer_io_deq_ready_T_1 = io_salloc_req_0_ready & _vcalloc_q_io_deq_valid & (|_c_T_2);	// @[IngressUnit.scala:76:25, :107:{48,82}, :110:83]
  wire        _out_bundle_valid_T = _vcalloc_buffer_io_deq_ready_T_1 & _vcalloc_buffer_io_deq_valid;	// @[Decoupled.scala:51:35, IngressUnit.scala:75:30, :110:83]
  reg         out_bundle_valid;	// @[IngressUnit.scala:116:8]
  reg         out_bundle_bits_flit_head;	// @[IngressUnit.scala:116:8]
  reg         out_bundle_bits_flit_tail;	// @[IngressUnit.scala:116:8]
  reg  [72:0] out_bundle_bits_flit_payload;	// @[IngressUnit.scala:116:8]
  reg  [2:0]  out_bundle_bits_flit_flow_vnet_id;	// @[IngressUnit.scala:116:8]
  reg  [8:0]  out_bundle_bits_flit_flow_ingress_node;	// @[IngressUnit.scala:116:8]
  reg  [1:0]  out_bundle_bits_flit_flow_ingress_node_id;	// @[IngressUnit.scala:116:8]
  reg  [8:0]  out_bundle_bits_flit_flow_egress_node;	// @[IngressUnit.scala:116:8]
  reg  [1:0]  out_bundle_bits_flit_flow_egress_node_id;	// @[IngressUnit.scala:116:8]
  reg  [2:0]  out_bundle_bits_out_virt_channel;	// @[IngressUnit.scala:116:8]
  always @(posedge clock) begin
    out_bundle_valid <= _out_bundle_valid_T;	// @[Decoupled.scala:51:35, IngressUnit.scala:116:8]
    out_bundle_bits_flit_head <= _vcalloc_buffer_io_deq_bits_head;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_tail <= _vcalloc_buffer_io_deq_bits_tail;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_payload <= _vcalloc_buffer_io_deq_bits_payload;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_flow_vnet_id <= _vcalloc_buffer_io_deq_bits_flow_vnet_id;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_flow_ingress_node <= _vcalloc_buffer_io_deq_bits_flow_ingress_node;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_flow_ingress_node_id <= _vcalloc_buffer_io_deq_bits_flow_ingress_node_id;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_flow_egress_node <= _vcalloc_buffer_io_deq_bits_flow_egress_node;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_flow_egress_node_id <= _vcalloc_buffer_io_deq_bits_flow_egress_node_id;	// @[IngressUnit.scala:75:30, :116:8]
    if (_vcalloc_q_io_deq_bits_vc_sel_0_0 | _vcalloc_q_io_deq_bits_vc_sel_0_1 | _vcalloc_q_io_deq_bits_vc_sel_0_2 | _vcalloc_q_io_deq_bits_vc_sel_0_3 | _vcalloc_q_io_deq_bits_vc_sel_0_4)	// @[IngressUnit.scala:76:25, :123:67]
      out_bundle_bits_out_virt_channel <= {_vcalloc_q_io_deq_bits_vc_sel_0_4, |{_vcalloc_q_io_deq_bits_vc_sel_0_3, _vcalloc_q_io_deq_bits_vc_sel_0_2}, _vcalloc_q_io_deq_bits_vc_sel_0_3 | _vcalloc_q_io_deq_bits_vc_sel_0_1};	// @[Cat.scala:33:92, IngressUnit.scala:76:25, :116:8, OneHot.scala:30:18, :32:{14,28}]
    else	// @[IngressUnit.scala:123:67]
      out_bundle_bits_out_virt_channel <= 3'h0;	// @[IngressUnit.scala:51:44, :116:8]
  end // always @(posedge)
  `ifndef SYNTHESIS
    always @(posedge clock) begin	// @[IngressUnit.scala:30:9]
      if (~reset & io_in_valid
          & ~(_route_buffer_io_enq_bits_flow_egress_node_id_T_222 | _route_buffer_io_enq_bits_flow_egress_node_id_T_223 | _route_buffer_io_enq_bits_flow_egress_node_id_T_224 | _route_buffer_io_enq_bits_flow_egress_node_id_T_225 | _route_buffer_io_enq_bits_flow_egress_node_id_T_226 | _route_buffer_io_enq_bits_flow_egress_node_id_T_227 | _route_buffer_io_enq_bits_flow_egress_node_id_T_228 | _route_buffer_io_enq_bits_flow_egress_node_id_T_229 | _route_buffer_io_enq_bits_flow_egress_node_id_T_230 | _route_buffer_io_enq_bits_flow_egress_node_id_T_231 | _route_buffer_io_enq_bits_flow_egress_node_id_T_232 | _route_buffer_io_enq_bits_flow_egress_node_id_T_233 | _route_buffer_io_enq_bits_flow_egress_node_id_T_234 | _route_buffer_io_enq_bits_flow_egress_node_id_T_235 | _route_buffer_io_enq_bits_flow_egress_node_id_T_236 | _route_buffer_io_enq_bits_flow_egress_node_id_T_237 | _route_buffer_io_enq_bits_flow_egress_node_id_T_238 | _route_buffer_io_enq_bits_flow_egress_node_id_T_239 | _route_buffer_io_enq_bits_flow_egress_node_id_T_240 | _route_buffer_io_enq_bits_flow_egress_node_id_T_241 | _route_buffer_io_enq_bits_flow_egress_node_id_T_242 | _route_buffer_io_enq_bits_flow_egress_node_id_T_243 | _route_buffer_io_enq_bits_flow_egress_node_id_T_244 | _route_buffer_io_enq_bits_flow_egress_node_id_T_245 | _route_buffer_io_enq_bits_flow_egress_node_id_T_246 | _route_buffer_io_enq_bits_flow_egress_node_id_T_247 | _route_buffer_io_enq_bits_flow_egress_node_id_T_248 | _route_buffer_io_enq_bits_flow_egress_node_id_T_249 | _route_buffer_io_enq_bits_flow_egress_node_id_T_250 | _route_buffer_io_enq_bits_flow_egress_node_id_T_251 | _route_buffer_io_enq_bits_flow_egress_node_id_T_252 | _route_buffer_io_enq_bits_flow_egress_node_id_T_253 | _route_buffer_io_enq_bits_flow_egress_node_id_T_254 | _route_buffer_io_enq_bits_flow_egress_node_id_T_255 | _route_buffer_io_enq_bits_flow_egress_node_id_T_256 | _route_buffer_io_enq_bits_flow_egress_node_id_T_257 | _route_buffer_io_enq_bits_flow_egress_node_id_T_258
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_259 | _route_buffer_io_enq_bits_flow_egress_node_id_T_260 | _route_buffer_io_enq_bits_flow_egress_node_id_T_261 | _route_buffer_io_enq_bits_flow_egress_node_id_T_262 | _route_buffer_io_enq_bits_flow_egress_node_id_T_263 | _route_buffer_io_enq_bits_flow_egress_node_id_T_264 | _route_buffer_io_enq_bits_flow_egress_node_id_T_265 | _route_buffer_io_enq_bits_flow_egress_node_id_T_266 | _route_buffer_io_enq_bits_flow_egress_node_id_T_267 | _route_buffer_io_enq_bits_flow_egress_node_id_T_268 | _route_buffer_io_enq_bits_flow_egress_node_id_T_269 | _route_buffer_io_enq_bits_flow_egress_node_id_T_270 | _route_buffer_io_enq_bits_flow_egress_node_id_T_271 | _route_buffer_io_enq_bits_flow_egress_node_id_T_272 | _route_buffer_io_enq_bits_flow_egress_node_id_T_273 | _route_buffer_io_enq_bits_flow_egress_node_id_T_274 | _route_buffer_io_enq_bits_flow_egress_node_id_T_275 | _route_buffer_io_enq_bits_flow_egress_node_id_T_276 | _route_buffer_io_enq_bits_flow_egress_node_id_T_277 | _route_buffer_io_enq_bits_flow_egress_node_id_T_278 | _route_buffer_io_enq_bits_flow_egress_node_id_T_279 | _route_buffer_io_enq_bits_flow_egress_node_id_T_280 | _route_buffer_io_enq_bits_flow_egress_node_id_T_281 | _route_buffer_io_enq_bits_flow_egress_node_id_T_282 | _route_buffer_io_enq_bits_flow_egress_node_id_T_283 | _route_buffer_io_enq_bits_flow_egress_node_id_T_284 | _route_buffer_io_enq_bits_flow_egress_node_id_T_285 | _route_buffer_io_enq_bits_flow_egress_node_id_T_286 | _route_buffer_io_enq_bits_flow_egress_node_id_T_287 | _route_buffer_io_enq_bits_flow_egress_node_id_T_288 | _route_buffer_io_enq_bits_flow_egress_node_id_T_289 | _route_buffer_io_enq_bits_flow_egress_node_id_T_290 | _route_buffer_io_enq_bits_flow_egress_node_id_T_291 | _route_buffer_io_enq_bits_flow_egress_node_id_T_292 | _route_buffer_io_enq_bits_flow_egress_node_id_T_293 | _route_buffer_io_enq_bits_flow_egress_node_id_T_294 | _route_buffer_io_enq_bits_flow_egress_node_id_T_295
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_296 | _route_buffer_io_enq_bits_flow_egress_node_id_T_297 | _route_buffer_io_enq_bits_flow_egress_node_id_T_298 | _route_buffer_io_enq_bits_flow_egress_node_id_T_299 | _route_buffer_io_enq_bits_flow_egress_node_id_T_300 | _route_buffer_io_enq_bits_flow_egress_node_id_T_301 | _route_buffer_io_enq_bits_flow_egress_node_id_T_302 | _route_buffer_io_enq_bits_flow_egress_node_id_T_303 | _route_buffer_io_enq_bits_flow_egress_node_id_T_304 | _route_buffer_io_enq_bits_flow_egress_node_id_T_305 | _route_buffer_io_enq_bits_flow_egress_node_id_T_306 | _route_buffer_io_enq_bits_flow_egress_node_id_T_307 | _route_buffer_io_enq_bits_flow_egress_node_id_T_308 | _route_buffer_io_enq_bits_flow_egress_node_id_T_309 | _route_buffer_io_enq_bits_flow_egress_node_id_T_310 | _route_buffer_io_enq_bits_flow_egress_node_id_T_311 | _route_buffer_io_enq_bits_flow_egress_node_id_T_312 | _route_buffer_io_enq_bits_flow_egress_node_id_T_313 | _route_buffer_io_enq_bits_flow_egress_node_id_T_314 | _route_buffer_io_enq_bits_flow_egress_node_id_T_315 | _route_buffer_io_enq_bits_flow_egress_node_id_T_316 | _route_buffer_io_enq_bits_flow_egress_node_id_T_317 | _route_buffer_io_enq_bits_flow_egress_node_id_T_318 | _route_buffer_io_enq_bits_flow_egress_node_id_T_319 | _route_buffer_io_enq_bits_flow_egress_node_id_T_320 | _route_buffer_io_enq_bits_flow_egress_node_id_T_321 | _route_buffer_io_enq_bits_flow_egress_node_id_T_322 | _route_buffer_io_enq_bits_flow_egress_node_id_T_323 | _route_buffer_io_enq_bits_flow_egress_node_id_T_324 | _route_buffer_io_enq_bits_flow_egress_node_id_T_325 | _route_buffer_io_enq_bits_flow_egress_node_id_T_326 | _route_buffer_io_enq_bits_flow_egress_node_id_T_327 | _route_buffer_io_enq_bits_flow_egress_node_id_T_328 | _route_buffer_io_enq_bits_flow_egress_node_id_T_329 | _route_buffer_io_enq_bits_flow_egress_node_id_T_330 | _route_buffer_io_enq_bits_flow_egress_node_id_T_331 | _route_buffer_io_enq_bits_flow_egress_node_id_T_332
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_333 | _route_buffer_io_enq_bits_flow_egress_node_id_T_334 | _route_buffer_io_enq_bits_flow_egress_node_id_T_335 | _route_buffer_io_enq_bits_flow_egress_node_id_T_336 | _route_buffer_io_enq_bits_flow_egress_node_id_T_337 | _route_buffer_io_enq_bits_flow_egress_node_id_T_338 | _route_buffer_io_enq_bits_flow_egress_node_id_T_339 | _route_buffer_io_enq_bits_flow_egress_node_id_T_340 | _route_buffer_io_enq_bits_flow_egress_node_id_T_341 | _route_buffer_io_enq_bits_flow_egress_node_id_T_342 | _route_buffer_io_enq_bits_flow_egress_node_id_T_343 | _route_buffer_io_enq_bits_flow_egress_node_id_T_344 | _route_buffer_io_enq_bits_flow_egress_node_id_T_345 | _route_buffer_io_enq_bits_flow_egress_node_id_T_346 | _route_buffer_io_enq_bits_flow_egress_node_id_T_347 | _route_buffer_io_enq_bits_flow_egress_node_id_T_348 | _route_buffer_io_enq_bits_flow_egress_node_id_T_349 | _route_buffer_io_enq_bits_flow_egress_node_id_T_350 | _route_buffer_io_enq_bits_flow_egress_node_id_T_351 | _route_buffer_io_enq_bits_flow_egress_node_id_T_352 | _route_buffer_io_enq_bits_flow_egress_node_id_T_353 | _route_buffer_io_enq_bits_flow_egress_node_id_T_354 | _route_buffer_io_enq_bits_flow_egress_node_id_T_355 | _route_buffer_io_enq_bits_flow_egress_node_id_T_356 | _route_buffer_io_enq_bits_flow_egress_node_id_T_357 | _route_buffer_io_enq_bits_flow_egress_node_id_T_358 | _route_buffer_io_enq_bits_flow_egress_node_id_T_359 | _route_buffer_io_enq_bits_flow_egress_node_id_T_360 | _route_buffer_io_enq_bits_flow_egress_node_id_T_361 | _route_buffer_io_enq_bits_flow_egress_node_id_T_362 | _route_buffer_io_enq_bits_flow_egress_node_id_T_363 | _route_buffer_io_enq_bits_flow_egress_node_id_T_364 | _route_buffer_io_enq_bits_flow_egress_node_id_T_365 | _route_buffer_io_enq_bits_flow_egress_node_id_T_366 | _route_buffer_io_enq_bits_flow_egress_node_id_T_367 | _route_buffer_io_enq_bits_flow_egress_node_id_T_368 | _route_buffer_io_enq_bits_flow_egress_node_id_T_369
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_370 | _route_buffer_io_enq_bits_flow_egress_node_id_T_371 | _route_buffer_io_enq_bits_flow_egress_node_id_T_372 | _route_buffer_io_enq_bits_flow_egress_node_id_T_373 | _route_buffer_io_enq_bits_flow_egress_node_id_T_374 | _route_buffer_io_enq_bits_flow_egress_node_id_T_375 | _route_buffer_io_enq_bits_flow_egress_node_id_T_376 | _route_buffer_io_enq_bits_flow_egress_node_id_T_377 | _route_buffer_io_enq_bits_flow_egress_node_id_T_378 | _route_buffer_io_enq_bits_flow_egress_node_id_T_379 | _route_buffer_io_enq_bits_flow_egress_node_id_T_380 | _route_buffer_io_enq_bits_flow_egress_node_id_T_381 | _route_buffer_io_enq_bits_flow_egress_node_id_T_382 | _route_buffer_io_enq_bits_flow_egress_node_id_T_383 | _route_buffer_io_enq_bits_flow_egress_node_id_T_384 | _route_buffer_io_enq_bits_flow_egress_node_id_T_385 | _route_buffer_io_enq_bits_flow_egress_node_id_T_386 | _route_buffer_io_enq_bits_flow_egress_node_id_T_387 | _route_buffer_io_enq_bits_flow_egress_node_id_T_388 | _route_buffer_io_enq_bits_flow_egress_node_id_T_389 | _route_buffer_io_enq_bits_flow_egress_node_id_T_390 | _route_buffer_io_enq_bits_flow_egress_node_id_T_391 | _route_buffer_io_enq_bits_flow_egress_node_id_T_392 | _route_buffer_io_enq_bits_flow_egress_node_id_T_393 | _route_buffer_io_enq_bits_flow_egress_node_id_T_394 | _route_buffer_io_enq_bits_flow_egress_node_id_T_395 | _route_buffer_io_enq_bits_flow_egress_node_id_T_396 | _route_buffer_io_enq_bits_flow_egress_node_id_T_397 | _route_buffer_io_enq_bits_flow_egress_node_id_T_398 | _route_buffer_io_enq_bits_flow_egress_node_id_T_399 | _route_buffer_io_enq_bits_flow_egress_node_id_T_400 | _route_buffer_io_enq_bits_flow_egress_node_id_T_401 | _route_buffer_io_enq_bits_flow_egress_node_id_T_402 | _route_buffer_io_enq_bits_flow_egress_node_id_T_403 | _route_buffer_io_enq_bits_flow_egress_node_id_T_404 | _route_buffer_io_enq_bits_flow_egress_node_id_T_405 | _route_buffer_io_enq_bits_flow_egress_node_id_T_406
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_407 | _route_buffer_io_enq_bits_flow_egress_node_id_T_408 | _route_buffer_io_enq_bits_flow_egress_node_id_T_409 | _route_buffer_io_enq_bits_flow_egress_node_id_T_410 | _route_buffer_io_enq_bits_flow_egress_node_id_T_411 | _route_buffer_io_enq_bits_flow_egress_node_id_T_412 | _route_buffer_io_enq_bits_flow_egress_node_id_T_413 | _route_buffer_io_enq_bits_flow_egress_node_id_T_414 | _route_buffer_io_enq_bits_flow_egress_node_id_T_415 | _route_buffer_io_enq_bits_flow_egress_node_id_T_416 | _route_buffer_io_enq_bits_flow_egress_node_id_T_417 | _route_buffer_io_enq_bits_flow_egress_node_id_T_418 | _route_buffer_io_enq_bits_flow_egress_node_id_T_419 | _route_buffer_io_enq_bits_flow_egress_node_id_T_420 | _route_buffer_io_enq_bits_flow_egress_node_id_T_421 | _route_buffer_io_enq_bits_flow_egress_node_id_T_422 | _route_buffer_io_enq_bits_flow_egress_node_id_T_423 | _route_buffer_io_enq_bits_flow_egress_node_id_T_424 | _route_buffer_io_enq_bits_flow_egress_node_id_T_425 | _route_buffer_io_enq_bits_flow_egress_node_id_T_426 | _route_buffer_io_enq_bits_flow_egress_node_id_T_427 | _route_buffer_io_enq_bits_flow_egress_node_id_T_428 | _route_buffer_io_enq_bits_flow_egress_node_id_T_429 | _route_buffer_io_enq_bits_flow_egress_node_id_T_430 | _route_buffer_io_enq_bits_flow_egress_node_id_T_431 | _route_buffer_io_enq_bits_flow_egress_node_id_T_432 | _route_buffer_io_enq_bits_flow_egress_node_id_T_433 | _route_buffer_io_enq_bits_flow_egress_node_id_T_434 | _route_buffer_io_enq_bits_flow_egress_node_id_T_435 | _route_buffer_io_enq_bits_flow_egress_node_id_T_436 | _route_buffer_io_enq_bits_flow_egress_node_id_T_437 | _route_buffer_io_enq_bits_flow_egress_node_id_T_438 | _route_buffer_io_enq_bits_flow_egress_node_id_T_439 | _route_buffer_io_enq_bits_flow_egress_node_id_T_440 | _route_buffer_io_enq_bits_flow_egress_node_id_T_441 | _route_buffer_io_enq_bits_flow_egress_node_id_T_442 | _route_buffer_io_enq_bits_flow_egress_node_id_T_443)) begin	// @[IngressUnit.scala:30:{9,27,72}, package.scala:73:59]
        if (`ASSERT_VERBOSE_COND_)	// @[IngressUnit.scala:30:9]
          $error("Assertion failed\n    at IngressUnit.scala:30 assert(!(io.in.valid && !cParam.possibleFlows.toSeq.map(_.egressId.U === io.in.bits.egress_id).orR))\n");	// @[IngressUnit.scala:30:9]
        if (`STOP_COND_)	// @[IngressUnit.scala:30:9]
          $fatal;	// @[IngressUnit.scala:30:9]
      end
      if (~reset & _GEN_36 & ~_route_q_io_enq_ready) begin	// @[IngressUnit.scala:27:23, :62:24, :64:53, :65:26, :73:{9,36}]
        if (`ASSERT_VERBOSE_COND_)	// @[IngressUnit.scala:73:9]
          $error("Assertion failed\n    at IngressUnit.scala:73 assert(!(route_q.io.enq.valid && !route_q.io.enq.ready))\n");	// @[IngressUnit.scala:73:9]
        if (`STOP_COND_)	// @[IngressUnit.scala:73:9]
          $fatal;	// @[IngressUnit.scala:73:9]
      end
      if (~reset & _vcalloc_q_io_enq_valid_T & ~_vcalloc_q_io_enq_ready) begin	// @[Decoupled.scala:51:35, IngressUnit.scala:76:25, :102:{9,38}]
        if (`ASSERT_VERBOSE_COND_)	// @[IngressUnit.scala:102:9]
          $error("Assertion failed\n    at IngressUnit.scala:102 assert(!(vcalloc_q.io.enq.valid && !vcalloc_q.io.enq.ready))\n");	// @[IngressUnit.scala:102:9]
        if (`STOP_COND_)	// @[IngressUnit.scala:102:9]
          $fatal;	// @[IngressUnit.scala:102:9]
      end
    end // always @(posedge)
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM_0;
    logic [31:0] _RANDOM_1;
    logic [31:0] _RANDOM_2;
    logic [31:0] _RANDOM_3;
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        _RANDOM_0 = `RANDOM;
        _RANDOM_1 = `RANDOM;
        _RANDOM_2 = `RANDOM;
        _RANDOM_3 = `RANDOM;
        out_bundle_valid = _RANDOM_0[0];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_head = _RANDOM_0[1];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_tail = _RANDOM_0[2];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_payload = {_RANDOM_0[31:3], _RANDOM_1, _RANDOM_2[11:0]};	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_flow_vnet_id = _RANDOM_2[14:12];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_flow_ingress_node = _RANDOM_2[23:15];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_flow_ingress_node_id = _RANDOM_2[25:24];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_flow_egress_node = {_RANDOM_2[31:26], _RANDOM_3[2:0]};	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_flow_egress_node_id = _RANDOM_3[4:3];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_out_virt_channel = _RANDOM_3[10:8];	// @[IngressUnit.scala:116:8]
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // not def SYNTHESIS
  Queue_5 route_buffer (	// @[IngressUnit.scala:26:28]
    .clock                            (clock),
    .reset                            (reset),
    .io_enq_valid                     (io_in_valid),
    .io_enq_bits_head                 (io_in_bits_head),
    .io_enq_bits_tail                 (io_in_bits_tail),
    .io_enq_bits_payload              (io_in_bits_payload),
    .io_enq_bits_flow_vnet_id         (3'h1),
    .io_enq_bits_flow_ingress_node    (9'hE0),
    .io_enq_bits_flow_ingress_node_id (2'h1),
    .io_enq_bits_flow_egress_node     ({1'h0, _route_buffer_io_enq_bits_flow_egress_node_WIRE}),	// @[IngressUnit.scala:41:50, Mux.scala:27:73]
    .io_enq_bits_flow_egress_node_id
      ({1'h0,
        _route_buffer_io_enq_bits_flow_egress_node_id_T_222 | _route_buffer_io_enq_bits_flow_egress_node_id_T_223 | _route_buffer_io_enq_bits_flow_egress_node_id_T_224 | _route_buffer_io_enq_bits_flow_egress_node_id_T_225 | _route_buffer_io_enq_bits_flow_egress_node_id_T_226 | _route_buffer_io_enq_bits_flow_egress_node_id_T_227 | _route_buffer_io_enq_bits_flow_egress_node_id_T_228 | _route_buffer_io_enq_bits_flow_egress_node_id_T_229 | _route_buffer_io_enq_bits_flow_egress_node_id_T_230 | _route_buffer_io_enq_bits_flow_egress_node_id_T_231 | _route_buffer_io_enq_bits_flow_egress_node_id_T_232 | _route_buffer_io_enq_bits_flow_egress_node_id_T_233 | _route_buffer_io_enq_bits_flow_egress_node_id_T_234 | _route_buffer_io_enq_bits_flow_egress_node_id_T_235 | _route_buffer_io_enq_bits_flow_egress_node_id_T_236 | _route_buffer_io_enq_bits_flow_egress_node_id_T_237 | _route_buffer_io_enq_bits_flow_egress_node_id_T_238 | _route_buffer_io_enq_bits_flow_egress_node_id_T_239 | _route_buffer_io_enq_bits_flow_egress_node_id_T_240 | _route_buffer_io_enq_bits_flow_egress_node_id_T_241 | _route_buffer_io_enq_bits_flow_egress_node_id_T_242 | _route_buffer_io_enq_bits_flow_egress_node_id_T_243 | _route_buffer_io_enq_bits_flow_egress_node_id_T_244 | _route_buffer_io_enq_bits_flow_egress_node_id_T_245 | _route_buffer_io_enq_bits_flow_egress_node_id_T_246 | _route_buffer_io_enq_bits_flow_egress_node_id_T_247 | _route_buffer_io_enq_bits_flow_egress_node_id_T_248 | _route_buffer_io_enq_bits_flow_egress_node_id_T_249 | _route_buffer_io_enq_bits_flow_egress_node_id_T_250 | _route_buffer_io_enq_bits_flow_egress_node_id_T_251 | _route_buffer_io_enq_bits_flow_egress_node_id_T_252 | _route_buffer_io_enq_bits_flow_egress_node_id_T_253 | _route_buffer_io_enq_bits_flow_egress_node_id_T_254 | _route_buffer_io_enq_bits_flow_egress_node_id_T_255 | _route_buffer_io_enq_bits_flow_egress_node_id_T_256 | _route_buffer_io_enq_bits_flow_egress_node_id_T_257 | _route_buffer_io_enq_bits_flow_egress_node_id_T_258
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_259 | _route_buffer_io_enq_bits_flow_egress_node_id_T_260 | _route_buffer_io_enq_bits_flow_egress_node_id_T_261 | _route_buffer_io_enq_bits_flow_egress_node_id_T_262 | _route_buffer_io_enq_bits_flow_egress_node_id_T_263 | _route_buffer_io_enq_bits_flow_egress_node_id_T_264 | _route_buffer_io_enq_bits_flow_egress_node_id_T_265 | _route_buffer_io_enq_bits_flow_egress_node_id_T_266 | _route_buffer_io_enq_bits_flow_egress_node_id_T_267 | _route_buffer_io_enq_bits_flow_egress_node_id_T_268 | _route_buffer_io_enq_bits_flow_egress_node_id_T_269 | _route_buffer_io_enq_bits_flow_egress_node_id_T_270 | _route_buffer_io_enq_bits_flow_egress_node_id_T_271 | _route_buffer_io_enq_bits_flow_egress_node_id_T_272 | _route_buffer_io_enq_bits_flow_egress_node_id_T_273 | _route_buffer_io_enq_bits_flow_egress_node_id_T_274 | _route_buffer_io_enq_bits_flow_egress_node_id_T_275 | _route_buffer_io_enq_bits_flow_egress_node_id_T_276 | _route_buffer_io_enq_bits_flow_egress_node_id_T_277 | _route_buffer_io_enq_bits_flow_egress_node_id_T_278 | _route_buffer_io_enq_bits_flow_egress_node_id_T_279 | _route_buffer_io_enq_bits_flow_egress_node_id_T_280 | _route_buffer_io_enq_bits_flow_egress_node_id_T_281 | _route_buffer_io_enq_bits_flow_egress_node_id_T_282 | _route_buffer_io_enq_bits_flow_egress_node_id_T_283 | _route_buffer_io_enq_bits_flow_egress_node_id_T_284 | _route_buffer_io_enq_bits_flow_egress_node_id_T_285 | _route_buffer_io_enq_bits_flow_egress_node_id_T_286 | _route_buffer_io_enq_bits_flow_egress_node_id_T_287 | _route_buffer_io_enq_bits_flow_egress_node_id_T_288 | _route_buffer_io_enq_bits_flow_egress_node_id_T_289 | _route_buffer_io_enq_bits_flow_egress_node_id_T_290 | _route_buffer_io_enq_bits_flow_egress_node_id_T_291 | _route_buffer_io_enq_bits_flow_egress_node_id_T_292 | _route_buffer_io_enq_bits_flow_egress_node_id_T_293 | _route_buffer_io_enq_bits_flow_egress_node_id_T_294 | _route_buffer_io_enq_bits_flow_egress_node_id_T_295
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_296 | _route_buffer_io_enq_bits_flow_egress_node_id_T_297 | _route_buffer_io_enq_bits_flow_egress_node_id_T_298 | _route_buffer_io_enq_bits_flow_egress_node_id_T_299 | _route_buffer_io_enq_bits_flow_egress_node_id_T_300 | _route_buffer_io_enq_bits_flow_egress_node_id_T_301 | _route_buffer_io_enq_bits_flow_egress_node_id_T_302 | _route_buffer_io_enq_bits_flow_egress_node_id_T_303 | _route_buffer_io_enq_bits_flow_egress_node_id_T_304 | _route_buffer_io_enq_bits_flow_egress_node_id_T_305 | _route_buffer_io_enq_bits_flow_egress_node_id_T_306 | _route_buffer_io_enq_bits_flow_egress_node_id_T_307 | _route_buffer_io_enq_bits_flow_egress_node_id_T_308 | _route_buffer_io_enq_bits_flow_egress_node_id_T_309 | _route_buffer_io_enq_bits_flow_egress_node_id_T_310 | _route_buffer_io_enq_bits_flow_egress_node_id_T_311 | _route_buffer_io_enq_bits_flow_egress_node_id_T_312 | _route_buffer_io_enq_bits_flow_egress_node_id_T_313 | _route_buffer_io_enq_bits_flow_egress_node_id_T_314 | _route_buffer_io_enq_bits_flow_egress_node_id_T_315 | _route_buffer_io_enq_bits_flow_egress_node_id_T_316 | _route_buffer_io_enq_bits_flow_egress_node_id_T_317 | _route_buffer_io_enq_bits_flow_egress_node_id_T_318 | _route_buffer_io_enq_bits_flow_egress_node_id_T_319 | _route_buffer_io_enq_bits_flow_egress_node_id_T_320 | _route_buffer_io_enq_bits_flow_egress_node_id_T_321 | _route_buffer_io_enq_bits_flow_egress_node_id_T_322 | _route_buffer_io_enq_bits_flow_egress_node_id_T_323 | _route_buffer_io_enq_bits_flow_egress_node_id_T_324 | _route_buffer_io_enq_bits_flow_egress_node_id_T_325 | _route_buffer_io_enq_bits_flow_egress_node_id_T_326 | _route_buffer_io_enq_bits_flow_egress_node_id_T_327 | _route_buffer_io_enq_bits_flow_egress_node_id_T_328 | _route_buffer_io_enq_bits_flow_egress_node_id_T_329 | _route_buffer_io_enq_bits_flow_egress_node_id_T_330 | _route_buffer_io_enq_bits_flow_egress_node_id_T_331 | _route_buffer_io_enq_bits_flow_egress_node_id_T_332
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_333 | _route_buffer_io_enq_bits_flow_egress_node_id_T_334 | _route_buffer_io_enq_bits_flow_egress_node_id_T_335 | _route_buffer_io_enq_bits_flow_egress_node_id_T_336 | _route_buffer_io_enq_bits_flow_egress_node_id_T_337 | _route_buffer_io_enq_bits_flow_egress_node_id_T_338 | _route_buffer_io_enq_bits_flow_egress_node_id_T_339 | _route_buffer_io_enq_bits_flow_egress_node_id_T_340 | _route_buffer_io_enq_bits_flow_egress_node_id_T_341 | _route_buffer_io_enq_bits_flow_egress_node_id_T_342 | _route_buffer_io_enq_bits_flow_egress_node_id_T_343 | _route_buffer_io_enq_bits_flow_egress_node_id_T_344 | _route_buffer_io_enq_bits_flow_egress_node_id_T_345 | _route_buffer_io_enq_bits_flow_egress_node_id_T_346 | _route_buffer_io_enq_bits_flow_egress_node_id_T_347 | _route_buffer_io_enq_bits_flow_egress_node_id_T_348 | _route_buffer_io_enq_bits_flow_egress_node_id_T_349 | _route_buffer_io_enq_bits_flow_egress_node_id_T_350 | _route_buffer_io_enq_bits_flow_egress_node_id_T_351 | _route_buffer_io_enq_bits_flow_egress_node_id_T_352 | _route_buffer_io_enq_bits_flow_egress_node_id_T_353 | _route_buffer_io_enq_bits_flow_egress_node_id_T_354 | _route_buffer_io_enq_bits_flow_egress_node_id_T_355 | _route_buffer_io_enq_bits_flow_egress_node_id_T_356 | _route_buffer_io_enq_bits_flow_egress_node_id_T_357 | _route_buffer_io_enq_bits_flow_egress_node_id_T_358 | _route_buffer_io_enq_bits_flow_egress_node_id_T_359 | _route_buffer_io_enq_bits_flow_egress_node_id_T_360 | _route_buffer_io_enq_bits_flow_egress_node_id_T_361 | _route_buffer_io_enq_bits_flow_egress_node_id_T_362 | _route_buffer_io_enq_bits_flow_egress_node_id_T_363 | _route_buffer_io_enq_bits_flow_egress_node_id_T_364 | _route_buffer_io_enq_bits_flow_egress_node_id_T_365 | _route_buffer_io_enq_bits_flow_egress_node_id_T_366 | _route_buffer_io_enq_bits_flow_egress_node_id_T_367 | _route_buffer_io_enq_bits_flow_egress_node_id_T_368 | _route_buffer_io_enq_bits_flow_egress_node_id_T_369
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_370 | _route_buffer_io_enq_bits_flow_egress_node_id_T_371 | _route_buffer_io_enq_bits_flow_egress_node_id_T_372 | _route_buffer_io_enq_bits_flow_egress_node_id_T_373 | _route_buffer_io_enq_bits_flow_egress_node_id_T_374 | _route_buffer_io_enq_bits_flow_egress_node_id_T_375 | _route_buffer_io_enq_bits_flow_egress_node_id_T_376 | _route_buffer_io_enq_bits_flow_egress_node_id_T_377 | _route_buffer_io_enq_bits_flow_egress_node_id_T_378 | _route_buffer_io_enq_bits_flow_egress_node_id_T_379 | _route_buffer_io_enq_bits_flow_egress_node_id_T_380 | _route_buffer_io_enq_bits_flow_egress_node_id_T_381 | _route_buffer_io_enq_bits_flow_egress_node_id_T_382 | _route_buffer_io_enq_bits_flow_egress_node_id_T_383 | _route_buffer_io_enq_bits_flow_egress_node_id_T_384 | _route_buffer_io_enq_bits_flow_egress_node_id_T_385 | _route_buffer_io_enq_bits_flow_egress_node_id_T_386 | _route_buffer_io_enq_bits_flow_egress_node_id_T_387 | _route_buffer_io_enq_bits_flow_egress_node_id_T_388 | _route_buffer_io_enq_bits_flow_egress_node_id_T_389 | _route_buffer_io_enq_bits_flow_egress_node_id_T_390 | _route_buffer_io_enq_bits_flow_egress_node_id_T_391 | _route_buffer_io_enq_bits_flow_egress_node_id_T_392 | _route_buffer_io_enq_bits_flow_egress_node_id_T_393 | _route_buffer_io_enq_bits_flow_egress_node_id_T_394 | _route_buffer_io_enq_bits_flow_egress_node_id_T_395 | _route_buffer_io_enq_bits_flow_egress_node_id_T_396 | _route_buffer_io_enq_bits_flow_egress_node_id_T_397 | _route_buffer_io_enq_bits_flow_egress_node_id_T_398 | _route_buffer_io_enq_bits_flow_egress_node_id_T_399 | _route_buffer_io_enq_bits_flow_egress_node_id_T_400 | _route_buffer_io_enq_bits_flow_egress_node_id_T_401 | _route_buffer_io_enq_bits_flow_egress_node_id_T_402 | _route_buffer_io_enq_bits_flow_egress_node_id_T_403 | _route_buffer_io_enq_bits_flow_egress_node_id_T_404 | _route_buffer_io_enq_bits_flow_egress_node_id_T_405 | _route_buffer_io_enq_bits_flow_egress_node_id_T_406
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_407 | _route_buffer_io_enq_bits_flow_egress_node_id_T_408 | _route_buffer_io_enq_bits_flow_egress_node_id_T_409 | _route_buffer_io_enq_bits_flow_egress_node_id_T_410 | _route_buffer_io_enq_bits_flow_egress_node_id_T_411 | _route_buffer_io_enq_bits_flow_egress_node_id_T_412 | _route_buffer_io_enq_bits_flow_egress_node_id_T_413 | _route_buffer_io_enq_bits_flow_egress_node_id_T_414 | _route_buffer_io_enq_bits_flow_egress_node_id_T_415 | _route_buffer_io_enq_bits_flow_egress_node_id_T_416 | _route_buffer_io_enq_bits_flow_egress_node_id_T_417 | _route_buffer_io_enq_bits_flow_egress_node_id_T_418 | _route_buffer_io_enq_bits_flow_egress_node_id_T_419 | _route_buffer_io_enq_bits_flow_egress_node_id_T_420 | _route_buffer_io_enq_bits_flow_egress_node_id_T_421 | _route_buffer_io_enq_bits_flow_egress_node_id_T_422 | _route_buffer_io_enq_bits_flow_egress_node_id_T_423 | _route_buffer_io_enq_bits_flow_egress_node_id_T_424 | _route_buffer_io_enq_bits_flow_egress_node_id_T_425 | _route_buffer_io_enq_bits_flow_egress_node_id_T_426 | _route_buffer_io_enq_bits_flow_egress_node_id_T_427 | _route_buffer_io_enq_bits_flow_egress_node_id_T_428 | _route_buffer_io_enq_bits_flow_egress_node_id_T_429 | _route_buffer_io_enq_bits_flow_egress_node_id_T_430 | _route_buffer_io_enq_bits_flow_egress_node_id_T_431 | _route_buffer_io_enq_bits_flow_egress_node_id_T_432 | _route_buffer_io_enq_bits_flow_egress_node_id_T_433 | _route_buffer_io_enq_bits_flow_egress_node_id_T_434 | _route_buffer_io_enq_bits_flow_egress_node_id_T_435 | _route_buffer_io_enq_bits_flow_egress_node_id_T_436 | _route_buffer_io_enq_bits_flow_egress_node_id_T_437 | _route_buffer_io_enq_bits_flow_egress_node_id_T_438 | _route_buffer_io_enq_bits_flow_egress_node_id_T_439 | _route_buffer_io_enq_bits_flow_egress_node_id_T_440 | _route_buffer_io_enq_bits_flow_egress_node_id_T_441 | _route_buffer_io_enq_bits_flow_egress_node_id_T_442 | _route_buffer_io_enq_bits_flow_egress_node_id_T_443}),	// @[IngressUnit.scala:30:72, :45:50, Mux.scala:27:73]
    .io_enq_bits_virt_channel_id      (3'h0),	// @[IngressUnit.scala:51:44]
    .io_deq_ready                     (_route_buffer_io_deq_ready_T_8),	// @[IngressUnit.scala:95:37]
    .io_enq_ready                     (_route_buffer_io_enq_ready),
    .io_deq_valid                     (_route_buffer_io_deq_valid),
    .io_deq_bits_head                 (_route_buffer_io_deq_bits_head),
    .io_deq_bits_tail                 (_route_buffer_io_deq_bits_tail),
    .io_deq_bits_payload              (_route_buffer_io_deq_bits_payload),
    .io_deq_bits_flow_vnet_id         (_route_buffer_io_deq_bits_flow_vnet_id),
    .io_deq_bits_flow_ingress_node    (_route_buffer_io_deq_bits_flow_ingress_node),
    .io_deq_bits_flow_ingress_node_id (_route_buffer_io_deq_bits_flow_ingress_node_id),
    .io_deq_bits_flow_egress_node     (_route_buffer_io_deq_bits_flow_egress_node),
    .io_deq_bits_flow_egress_node_id  (_route_buffer_io_deq_bits_flow_egress_node_id),
    .io_deq_bits_virt_channel_id      (_route_buffer_io_deq_bits_virt_channel_id)
  );
  Queue_4224 route_q (	// @[IngressUnit.scala:27:23]
    .clock                  (clock),
    .reset                  (reset),
    .io_enq_valid           (_GEN_36),	// @[IngressUnit.scala:62:24, :64:53, :65:26]
    .io_enq_bits_vc_sel_3_0 (_T_451 & io_in_bits_egress_id == 9'h1C1),	// @[IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}]
    .io_enq_bits_vc_sel_2_0 (_T_451 & io_in_bits_egress_id == 9'h1C0),	// @[IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}]
    .io_enq_bits_vc_sel_1_0 (_T_451 & io_in_bits_egress_id == 9'h1BF),	// @[IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}]
    .io_enq_bits_vc_sel_0_1 (~_T_451),	// @[IngressUnit.scala:63:23, :64:{41,53}, :66:52]
    .io_enq_bits_vc_sel_0_2 (~_T_451),	// @[IngressUnit.scala:63:23, :64:{41,53}, :66:52]
    .io_enq_bits_vc_sel_0_3 (~_T_451),	// @[IngressUnit.scala:63:23, :64:{41,53}, :66:52]
    .io_enq_bits_vc_sel_0_4 (~_T_451),	// @[IngressUnit.scala:63:23, :64:{41,53}, :66:52]
    .io_deq_ready           (_route_buffer_io_deq_ready_T_8 & _route_buffer_io_deq_valid & _route_buffer_io_deq_bits_tail),	// @[IngressUnit.scala:26:28, :95:37, :97:55]
    .io_enq_ready           (_route_q_io_enq_ready),
    .io_deq_valid           (_route_q_io_deq_valid),
    .io_deq_bits_vc_sel_3_0 (io_vcalloc_req_bits_vc_sel_3_0),
    .io_deq_bits_vc_sel_2_0 (io_vcalloc_req_bits_vc_sel_2_0),
    .io_deq_bits_vc_sel_1_0 (io_vcalloc_req_bits_vc_sel_1_0),
    .io_deq_bits_vc_sel_0_0 (io_vcalloc_req_bits_vc_sel_0_0),
    .io_deq_bits_vc_sel_0_1 (io_vcalloc_req_bits_vc_sel_0_1),
    .io_deq_bits_vc_sel_0_2 (io_vcalloc_req_bits_vc_sel_0_2),
    .io_deq_bits_vc_sel_0_3 (io_vcalloc_req_bits_vc_sel_0_3),
    .io_deq_bits_vc_sel_0_4 (io_vcalloc_req_bits_vc_sel_0_4)
  );
  Queue_5 vcalloc_buffer (	// @[IngressUnit.scala:75:30]
    .clock                            (clock),
    .reset                            (reset),
    .io_enq_valid                     (_route_buffer_io_deq_valid & (_route_q_io_deq_valid | ~_route_buffer_io_deq_bits_head) & (io_vcalloc_req_ready | ~_route_buffer_io_deq_bits_head)),	// @[IngressUnit.scala:26:28, :27:23, :88:{27,30,37}, :89:27]
    .io_enq_bits_head                 (_route_buffer_io_deq_bits_head),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_tail                 (_route_buffer_io_deq_bits_tail),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_payload              (_route_buffer_io_deq_bits_payload),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_flow_vnet_id         (_route_buffer_io_deq_bits_flow_vnet_id),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_flow_ingress_node    (_route_buffer_io_deq_bits_flow_ingress_node),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_flow_ingress_node_id (_route_buffer_io_deq_bits_flow_ingress_node_id),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_flow_egress_node     (_route_buffer_io_deq_bits_flow_egress_node),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_flow_egress_node_id  (_route_buffer_io_deq_bits_flow_egress_node_id),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_virt_channel_id      (_route_buffer_io_deq_bits_virt_channel_id),	// @[IngressUnit.scala:26:28]
    .io_deq_ready                     (_vcalloc_buffer_io_deq_ready_T_1),	// @[IngressUnit.scala:110:83]
    .io_enq_ready                     (_vcalloc_buffer_io_enq_ready),
    .io_deq_valid                     (_vcalloc_buffer_io_deq_valid),
    .io_deq_bits_head                 (_vcalloc_buffer_io_deq_bits_head),
    .io_deq_bits_tail                 (_vcalloc_buffer_io_deq_bits_tail),
    .io_deq_bits_payload              (_vcalloc_buffer_io_deq_bits_payload),
    .io_deq_bits_flow_vnet_id         (_vcalloc_buffer_io_deq_bits_flow_vnet_id),
    .io_deq_bits_flow_ingress_node    (_vcalloc_buffer_io_deq_bits_flow_ingress_node),
    .io_deq_bits_flow_ingress_node_id (_vcalloc_buffer_io_deq_bits_flow_ingress_node_id),
    .io_deq_bits_flow_egress_node     (_vcalloc_buffer_io_deq_bits_flow_egress_node),
    .io_deq_bits_flow_egress_node_id  (_vcalloc_buffer_io_deq_bits_flow_egress_node_id),
    .io_deq_bits_virt_channel_id      (_vcalloc_buffer_io_deq_bits_virt_channel_id)
  );
  Queue_4226 vcalloc_q (	// @[IngressUnit.scala:76:25]
    .clock                  (clock),
    .reset                  (reset),
    .io_enq_valid           (_vcalloc_q_io_enq_valid_T),	// @[Decoupled.scala:51:35]
    .io_enq_bits_vc_sel_3_0 (io_vcalloc_resp_vc_sel_3_0),
    .io_enq_bits_vc_sel_2_0 (io_vcalloc_resp_vc_sel_2_0),
    .io_enq_bits_vc_sel_1_0 (io_vcalloc_resp_vc_sel_1_0),
    .io_enq_bits_vc_sel_0_0 (io_vcalloc_resp_vc_sel_0_0),
    .io_enq_bits_vc_sel_0_1 (io_vcalloc_resp_vc_sel_0_1),
    .io_enq_bits_vc_sel_0_2 (io_vcalloc_resp_vc_sel_0_2),
    .io_enq_bits_vc_sel_0_3 (io_vcalloc_resp_vc_sel_0_3),
    .io_enq_bits_vc_sel_0_4 (io_vcalloc_resp_vc_sel_0_4),
    .io_deq_ready           (_vcalloc_buffer_io_deq_bits_tail & _out_bundle_valid_T),	// @[Decoupled.scala:51:35, IngressUnit.scala:75:30, :111:42]
    .io_enq_ready           (_vcalloc_q_io_enq_ready),
    .io_deq_valid           (_vcalloc_q_io_deq_valid),
    .io_deq_bits_vc_sel_3_0 (_vcalloc_q_io_deq_bits_vc_sel_3_0),
    .io_deq_bits_vc_sel_2_0 (_vcalloc_q_io_deq_bits_vc_sel_2_0),
    .io_deq_bits_vc_sel_1_0 (_vcalloc_q_io_deq_bits_vc_sel_1_0),
    .io_deq_bits_vc_sel_0_0 (_vcalloc_q_io_deq_bits_vc_sel_0_0),
    .io_deq_bits_vc_sel_0_1 (_vcalloc_q_io_deq_bits_vc_sel_0_1),
    .io_deq_bits_vc_sel_0_2 (_vcalloc_q_io_deq_bits_vc_sel_0_2),
    .io_deq_bits_vc_sel_0_3 (_vcalloc_q_io_deq_bits_vc_sel_0_3),
    .io_deq_bits_vc_sel_0_4 (_vcalloc_q_io_deq_bits_vc_sel_0_4)
  );
  assign io_vcalloc_req_valid = _io_vcalloc_req_valid_output;	// @[IngressUnit.scala:92:41]
  assign io_salloc_req_0_valid = _vcalloc_buffer_io_deq_valid & _vcalloc_q_io_deq_valid & (|_c_T_2);	// @[IngressUnit.scala:75:30, :76:25, :107:{48,82}, :109:83]
  assign io_salloc_req_0_bits_vc_sel_3_0 = _vcalloc_q_io_deq_bits_vc_sel_3_0;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_2_0 = _vcalloc_q_io_deq_bits_vc_sel_2_0;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_1_0 = _vcalloc_q_io_deq_bits_vc_sel_1_0;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_0_0 = _vcalloc_q_io_deq_bits_vc_sel_0_0;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_0_1 = _vcalloc_q_io_deq_bits_vc_sel_0_1;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_0_2 = _vcalloc_q_io_deq_bits_vc_sel_0_2;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_0_3 = _vcalloc_q_io_deq_bits_vc_sel_0_3;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_0_4 = _vcalloc_q_io_deq_bits_vc_sel_0_4;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_tail = _vcalloc_buffer_io_deq_bits_tail;	// @[IngressUnit.scala:75:30]
  assign io_out_0_valid = out_bundle_valid;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_head = out_bundle_bits_flit_head;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_tail = out_bundle_bits_flit_tail;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_payload = out_bundle_bits_flit_payload;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_flow_vnet_id = out_bundle_bits_flit_flow_vnet_id;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_flow_ingress_node = out_bundle_bits_flit_flow_ingress_node;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_flow_ingress_node_id = out_bundle_bits_flit_flow_ingress_node_id;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_flow_egress_node = out_bundle_bits_flit_flow_egress_node;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_flow_egress_node_id = out_bundle_bits_flit_flow_egress_node_id;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_out_virt_channel = out_bundle_bits_out_virt_channel;	// @[IngressUnit.scala:116:8]
  assign io_in_ready = _route_buffer_io_enq_ready;	// @[IngressUnit.scala:26:28]
endmodule

