<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>👠 ⤴️ 🧑🏽 اتجاهات في تصميم FPGAs. الترجمة 🕚 ❤️ 🔷</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="ليست هذه هي السنة الأولى التي تبحث فيها مجموعة ويلسون للأبحاث عن اتجاهات FPGA و ASIC. وفقًا للبحث ، يمكنك تحديد العوامل الرئيسية للتطور والتغيير التي ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>اتجاهات في تصميم FPGAs. الترجمة</h1><div class="post__body post__body_full" style=";text-align:right;direction:rtl"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/417953/" style=";text-align:right;direction:rtl">  ليست هذه هي السنة الأولى التي تبحث فيها مجموعة ويلسون للأبحاث عن اتجاهات FPGA و ASIC.  وفقًا للبحث ، يمكنك تحديد العوامل الرئيسية للتطور والتغيير التي تحدث في عالم المنطق القابل للبرمجة. <br><br><img src="https://nikellanjilo.ru/wp/wp-content/uploads/2018/07/2183634705_2fe4344698_o-1.png" alt="الصورة"><br><a name="habracut"></a><br><h2 style=";text-align:right;direction:rtl">  البذور </h2><br>  في حبري ، وفي مكان آخر ، لا تجد في كثير من الأحيان معلومات حول تحليلات سوق تطوير FPGA.  ليس من الواضح ما هو وكيف يتغير ، على الرغم من أنه قد يبدو أن هناك الكثير من التغييرات والاهتمام بالسوق.  الناس بعيدون عن FPGAs وسمعوا عن شراء Altera بواسطة Intel. <br><br>  فلماذا لا توجد معلومات؟  تم تصميم هذا المنشور لإصلاح كل شيء وتحقيق النظام والوضوح في صفوف الأجهزة.  <s>ومازال يحاول إنهاء الهوليفر بين أنصار Verilog / SystemVerilog و VHDL.</s> مرحى! <br><br>  ومع ذلك ... إليك النقاط الرئيسية في FPGA ، إذا كنت بحاجة إلى ASIC - فهناك روابط لمصادر في التذييل.  إذا كان هناك الكثير من الاهتمام - يمكنك كتابة منشور منفصل. <br><br><h2 style=";text-align:right;direction:rtl">  لنبدأ </h2><br>  معظم المشاركين في الاستقصاء هم مصممو إلكترونيات (مصمم أجهزة) ، ومهندسو تحقق (مهندس verificarion). <br><br>  كشفت الدراسة عن وجود اتجاه لزيادة عدد المعالجات المدمجة في مشاريع FPGA منذ عام 2014 (ارتفعت من 56٪ إلى 59٪). <br><br>  الزيادة لا تكاد تذكر.  ومن الواضح لماذا.  تضيف المشاريع التي تستخدم معالجات مدمجة تعقيدًا للتحقق بسبب تفاعلات الأجهزة والبرامج ، بالإضافة إلى الحاجة إلى تنفيذ واجهات معقدة. <br><br>  ينمو سوق SoC FPGAs القابلة للبرمجة مثل ZYNQ من Xilinx و Arria / Cydone من Altera (Intel) و SmartFusion من Microsemi.  تم تبسيط تنفيذ المشاريع باستخدام معالج متكامل بشكل كبير وتم الآن إصدار 36٪ من مشروعات FPGA على هذه الشرائح. <br><br><div style="text-align:center;;text-align:right;direction:rtl"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-1-2-520x293.png" alt="الصورة"></div><br>  إلى جانب ذلك ، تتزايد حصة المشاريع التي تستخدم واجهات موحدة على شريحة بدلاً من تلك الخاصة.  يرجع نمو AMBA إلى حقيقة أن المعالج المدمج ، كقاعدة عامة ، هو معالج ARM.  نعم ، والمعيار مفتوح. <br><br><div style="text-align:center;;text-align:right;direction:rtl"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-1-3-520x293.png" alt="الصورة"></div><br><h2 style=";text-align:right;direction:rtl">  الآن عن التحقق </h2><br>  تم تخصيص 48٪ من الوقت المستغرق في المشروع للتحقق.  هذه القيمة تنمو.  لذا ، على سبيل المثال ، في عام 2014 ، استغرقت عملية التحقق 46٪ ، وفي عام 2012 - 43٪ من وقت المشروع. <br>  إذا نظرت إلى متوسط ​​الوقت الذي يقضيه مهندسو التحقق في مختلف المهام المتعلقة بمشروع معين ، فسوف نرى أنهم يقضون معظم الوقت في البحث عن الأخطاء وإصلاحها.  كقاعدة ، تختلف هذه المرة بشكل كبير من مشروع إلى آخر. <br><br><div style="text-align:center;;text-align:right;direction:rtl"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-3-2-520x293.png" alt="الصورة"></div><br>  ستساعد البيانات التالية في شرح للمدير لماذا لم تكمل المشروع في الوقت المحدد :) <br><br>  إذا أكملت مشروعك لفترة أعلى مرة ونصف من المخطط ، فستكون بعيدًا عن الاستثناء (سيتم تسليم كل مشروع العاشر بهذه الطريقة تقريبًا). <br>  خلال أو قبل الموعد النهائي ، تم الانتهاء من 35 ٪ فقط من المشاريع. <br><br><div style="text-align:center;;text-align:right;direction:rtl"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-4-1-520x293.png" alt="الصورة"></div><br>  وكقاعدة عامة ، يرجع الفارق الزمني إلى حقيقة أن 78٪ من المشاريع بها أخطاء "صعبة".  يحتوي 30٪ على الأقل من المشاريع على خطأ واحد ، كما أن اعتماد عدد المشاريع على عدد الأخطاء له شكل توزيع Rayleigh. <br><br>  يمكن تصنيف أنواع الأخطاء في مشاريع FPGA من الأكثر شيوعًا إلى الأقل.  الخطأ الأكثر شيوعًا الذي يتطلب معالجة المشروع هو خطأ منطقي أو وظيفي ، ثم أخطاء في التوقيت ، في الدوائر التناظرية إلى الرقمية ، أخطاء في ملف البرنامج الثابت للمعالج ، إلخ. <br><br>  الأسباب الرئيسية للأخطاء في منطق ووظيفة المشروع هي: <br><br><div style="text-align:center;;text-align:right;direction:rtl"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-4-5-520x293.png" alt="الصورة"></div><br>  1. أخطاء في التصميم ، 2. تغييرات في المواصفات ، 3. وثائق غير صحيحة أو غير مكتملة ، 4. أخطاء في كتل IP / جهات الاختبار الخاصة بهم أو جهات خارجية وعناصر أخرى من المشروع. <br><br>  التأكيدات والتغطية الوظيفية والتغطية البرمجية والمحاكاة المحدودة بشكل عشوائي تستخدم بشكل متزايد كأدوات اختبار: <br><br><div style="text-align:center;;text-align:right;direction:rtl"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-5-1-520x293.png" alt="الصورة"></div><br><br>  يتم تكييف 47 ٪ من المشاريع للتحقق من التوكيد كاستراتيجية للتحقق من الكود. <br><br><div style="text-align:center;;text-align:right;direction:rtl"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-4-520x293.png" alt="الصورة"></div><br><h2 style=";text-align:right;direction:rtl">  لغات HDL والمزيد </h2><br>  <i>اللغات المستخدمة لتصميم RTL</i> . <br><br>  هناك انخفاض في عدد كود VHDL في المشاريع.  وهذا اتجاه عالمي.  لكن هذا الانخفاض أقل أهمية للمطورين الأوروبيين ، حيث تتم كتابة مشاريع FPGA بنسبة 79٪ في VHDL ، عندما يكون المتوسط ​​العالمي 62٪. <br><br><div style="text-align:center;;text-align:right;direction:rtl"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-1-1-520x293.png" alt="الصورة"></div><br>  <i>اللغات المستخدمة في الاختبارات</i> <br><br>  هنا ، القائد بلا منازع هو SystemVerilog.  لكن هنا يختلف المطورون الأوروبيون كثيرًا عن بقية العالم.  في أوروبا ، يتم استخدام VHDL للتحقق في 66٪ من الحالات ، بينما SystemVerilog في 41٪. <br><br><div style="text-align:center;;text-align:right;direction:rtl"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-2-1-520x293.png" alt="الصورة"></div><br>  حتى VHDL على قيد الحياة إلى حد ما.  ليس من الواضح ، بالطبع ، لماذا تختلف الإحصاءات في أوروبا عن الإحصاءات العالمية.  ربما يرجع ذلك إلى الدراسة في الجامعات.  على الرغم من أنني اضطررت إلى العمل لحسابهم الخاص وكان هناك أوامر من الطلاب الأمريكيين ، وجميعهم تقريبًا كانوا على VHDL. <br><br>  هذا كل شيء. <br><br>  آمل أن تكون المقالة مفيدة لك. <br><br>  اقرأ المزيد هنا - <br><br>  مصادر FPGA: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ar&amp;u=">تايمز</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ar&amp;u=">اثنان</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ar&amp;u=">ثلاثة</a> <br><br>  مصادر ASIC: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ar&amp;u=">تايمز</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ar&amp;u=">اثنان</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ar&amp;u=">ثلاثة</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/ar417953/">https://habr.com/ru/post/ar417953/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../ar417943/index.html">خادوم و رد 2: خفة اليد و عدم الاحتيال</a></li>
<li><a href="../ar417945/index.html">ما الأدوات التي يمتلكها مسبار باركر الشمسي</a></li>
<li><a href="../ar417947/index.html">تصور البيانات لمشروع الويب الخاص بك</a></li>
<li><a href="../ar417949/index.html">كيف كتبت مكتبة C ++ 11 القياسية أو لماذا يكون التعزيز مخيفًا جدًا. الفصل 4.2</a></li>
<li><a href="../ar417951/index.html">كتابة كود Kotlin Friendly Java</a></li>
<li><a href="../ar417955/index.html">كيف تصبح مصمم واجهة. المهارات الضرورية والأدوات القوية التي لم يتم إخبارنا عنها</a></li>
<li><a href="../ar417957/index.html">افتح آليات حاويات Linux عبر الويب</a></li>
<li><a href="../ar417959/index.html">10 نصائح لتصميم الواجهة</a></li>
<li><a href="../ar417963/index.html">الرياح والجراد والموعد النهائي: كيف بنينا المحطة الكهربائية الفرعية</a></li>
<li><a href="../ar417965/index.html">درس مفتوح "نكتب مكتبتنا للعمل مع ملفات xlsx"</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>