Memory : 
M |	0	1	2	3	4	5	6	7	8	9	a	b	c	d	e	f

0 |	144	100	145	3	112	178	240	9	1	148	0	114	7	0	225	22	
1 |	0	0	11	226	255	8	148	1	8	0	0	0	0	0	0	0	
2 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
3 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
4 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
5 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
6 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
7 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
8 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
9 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
a |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
b |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
c |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
d |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
e |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
f |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	

Clock Cycle : 0
ALU  : 0	ACC  : 0	DTBS : 0
DEC  : 2	MS   : 0	PC   : 0
MEM  : 144	MADD : 0
IO   : 0	IR   : 0
U :1	Z :1	NZ :0	S :0	NS :0	C :0	NC :0	P :0	
r0 : 0	r1 : 0	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


RD	LIR	LIO	IPC	LMS	

Clock Cycle : 1
ALU  : -112	ACC  : 0	DTBS : 144
DEC  : 38	MS   : 38	PC   : 1
MEM  : 144	MADD : 0
IO   : 144	IR   : 144
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :0	
r0 : 0	r1 : 0	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


EPC	LMR	IPC	

Clock Cycle : 2
ALU  : 1	ACC  : 0	DTBS : 1
DEC  : 38	MS   : 39	PC   : 2
MEM  : 100	MADD : 1
IO   : 144	IR   : 144
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 0	r1 : 0	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


RD	LRG	RMS w/o flag	

Clock Cycle : 3
ALU  : 100	ACC  : 0	DTBS : 100
DEC  : 38	MS   : 0	PC   : 2
MEM  : 100	MADD : 1
IO   : 144	IR   : 144
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 100	r1 : 0	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


EPC	LMR	IPC	

Clock Cycle : 4
ALU  : 2	ACC  : 0	DTBS : 2
DEC  : 38	MS   : 1	PC   : 3
MEM  : 145	MADD : 2
IO   : 144	IR   : 144
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 100	r1 : 0	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


RD	LIR	LIO	LMS	

Clock Cycle : 5
ALU  : -111	ACC  : 0	DTBS : 145
DEC  : 38	MS   : 38	PC   : 3
MEM  : 145	MADD : 2
IO   : 145	IR   : 145
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 100	r1 : 0	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


EPC	LMR	IPC	

Clock Cycle : 6
ALU  : 3	ACC  : 0	DTBS : 3
DEC  : 38	MS   : 39	PC   : 4
MEM  : 3	MADD : 3
IO   : 145	IR   : 145
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :0	
r0 : 100	r1 : 0	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


RD	LRG	RMS w/o flag	

Clock Cycle : 7
ALU  : 3	ACC  : 0	DTBS : 3
DEC  : 38	MS   : 0	PC   : 4
MEM  : 3	MADD : 3
IO   : 145	IR   : 145
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :0	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


EPC	LMR	IPC	

Clock Cycle : 8
ALU  : 4	ACC  : 0	DTBS : 4
DEC  : 38	MS   : 1	PC   : 5
MEM  : 112	MADD : 4
IO   : 145	IR   : 145
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


RD	LIR	LIO	LMS	

Clock Cycle : 9
ALU  : 112	ACC  : 0	DTBS : 112
DEC  : 36	MS   : 36	PC   : 5
MEM  : 112	MADD : 4
IO   : 112	IR   : 112
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


ERG	LAR	RMS w/o flag	

Clock Cycle : 10
ALU  : 100	ACC  : 100	DTBS : 100
DEC  : 36	MS   : 0	PC   : 5
MEM  : 112	MADD : 4
IO   : 112	IR   : 112
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


EPC	LMR	IPC	

Clock Cycle : 11
ALU  : 5	ACC  : 100	DTBS : 5
DEC  : 36	MS   : 1	PC   : 6
MEM  : 178	MADD : 5
IO   : 112	IR   : 112
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :0	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


RD	LIR	LIO	LMS	

Clock Cycle : 12
ALU  : -78	ACC  : 100	DTBS : 178
DEC  : 42	MS   : 42	PC   : 6
MEM  : 178	MADD : 5
IO   : 178	IR   : 178
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :0	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


EAR	LMR	

Clock Cycle : 13
ALU  : 100	ACC  : 100	DTBS : 100
DEC  : 42	MS   : 43	PC   : 6
MEM  : 0	MADD : 100
IO   : 178	IR   : 178
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


RD	LRG	RMS w/o flag	

Clock Cycle : 14
ALU  : 0	ACC  : 100	DTBS : 0
DEC  : 42	MS   : 0	PC   : 6
MEM  : 0	MADD : 100
IO   : 178	IR   : 178
U :1	Z :1	NZ :0	S :0	NS :0	C :0	NC :0	P :0	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


EPC	LMR	IPC	

Clock Cycle : 15
ALU  : 6	ACC  : 100	DTBS : 6
DEC  : 42	MS   : 1	PC   : 7
MEM  : 240	MADD : 6
IO   : 178	IR   : 178
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :0	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


RD	LIR	LIO	LMS	

Clock Cycle : 16
ALU  : -16	ACC  : 100	DTBS : 240
DEC  : 53	MS   : 53	PC   : 7
MEM  : 240	MADD : 6
IO   : 240	IR   : 240
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :0	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


EPC	LMR	IPC	RMS w/t flag	

Clock Cycle : 17
ALU  : 7	ACC  : 100	DTBS : 7
DEC  : 53	MS   : 0	PC   : 8
MEM  : 9	MADD : 7
IO   : 240	IR   : 240
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


EPC	LMR	IPC	

Clock Cycle : 18
ALU  : 8	ACC  : 100	DTBS : 8
DEC  : 53	MS   : 1	PC   : 9
MEM  : 1	MADD : 8
IO   : 240	IR   : 240
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


RD	LIR	LIO	LMS	


Execution Over
ALU  : 1	ACC  : 100	DTBS : 1
DEC  : 70	MS   : 70	PC   : 9
MEM  : 1	MADD : 8
IO   : 1	IR   : 1
U :1	Z :0	NZ :0	S :0	NS :0	C :0	NC :0	P :1	
r0 : 100	r1 : 3	r2 : 0	r3 : 0	
r4 : 0	r5 : 0	r6 : 0	r7 : 0	
r8 : 0	r9 : 0	r10 : 0	r11 : 0	


Memory : 
M |	0	1	2	3	4	5	6	7	8	9	a	b	c	d	e	f

0 |	144	100	145	3	112	178	240	9	1	148	0	114	7	0	225	22	
1 |	0	0	11	226	255	8	148	1	8	0	0	0	0	0	0	0	
2 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
3 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
4 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
5 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
6 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
7 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
8 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
9 |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
a |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
b |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
c |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
d |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
e |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
f |	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	
