  page 2 
 
關鍵詞：氮化矽閘快閃式記憶體、二位元操
作、電荷流失、資料保存性、耐久性、氧化
層劣化、操作方式、可靠性 
 
Abstract 
 
    Current SONOS cells will be the mainstream for the 
next ten-to-twenty years memory products. The related 
researches and patents are frequently presented on 
conferences and journals. However, there are limitations 
before it can be put on the mass production, i.e., the 
reliability issues caused by the thinner tunnel oxide and 
the high voltage induces reliabilities. Based on this 
understanding, we proposed a 3-year plan to achieve a 
goal for establishing a complete study of the SONOS cell 
technology, from growing high quality ONO layers 
SONOS cell to designing low voltage, high speed 
operating schemes. 
    First, we fabricated the cells based on the process 
and device simulation tools and with cell optimizations.  
In the first year, we proposed a novel negative logic 
injection method－Bulk Bias assisted Hole Injection 
(BBHI), to investigate the electrical characteristics and 
reliability performance of the flash cell. The 
experimental result shows that the new programming 
method has very low voltage operation，high speed, as 
well as excellent data retention capability, which are the 
world record reported to date.  
    In the second year, we have developed a new 
negative logic erase method － FBEI (Forward Bias 
assisted Electron Injection). Through this operating 
scheme, the memory cell speed, endurance, and data 
retention have all been evaluated. Results show that the 
new scheme exhibits low voltage feature as weel as with 
good data retention characteristics.  
    On the other hand, SONOS has benefit for 2-bit 
operation. Therefore, in the third year, we have 
demonstrated a 2-bit operation using FBRI scheme and 
its performance comparison with CHEI in terms of the 
charge localization and the data retention. Based on the 
experiments, we could understand that the charge 
localization of FBEI is much better than CHEI ones. 
Then, we developed a 3-level charge pumping technique 
to justify the results of data retention and also to 
understand why the FBEI exhibits much better data 
retention. It was found that because of the highly 
energetic hot electron injection in the FBEI scheme, less 
oxide traps were generated, comparing to the CHEI 
scheme. This means that trap-assisted tunneling induced 
leakage through these tarps can be reduced. This has 
been justified by the temperature accelerating lifetime 
test. 
 In summary, we have developed successfully two 
new low voltage and high speed operating schemes and 
with excellent data retention behavior. These will solve 
the issue of charge loss in a SONOS cell flash memory, 
which are valuable references to the industry. 
 
Keywords: SONOS, 2-bit operation, Charge loss, data 
retention, endurance, Oxide damage, operating scheme, 
reliability 
 
二、計劃緣由與目的 
 
傳統的 floating gate 在微縮到90奈米以
下，已遭受到瓶頸，主要原因是(1)穿隧氧化
層 (tunneling oxide) 的微縮 (scaling)限制，
主 要 受 限 於  tunnel oxide 無 法 繼 續 
scaling，蓋因  SILC 漏電流及  disturb 問
題； (2) 因為  coupling ，需要較高寫入 
(program) 操作電壓（>12V），也會造成元
件 的 微 擾  (disturb) 問 題 ； (3) 耐 久 性
(endurance)及資料保存特性(data retention)在 
scaling 以後，將繼續變差，以致將來的 
embedded technology 無法配合。而 SONOS 
相較之下則無上述問題，因此可預測在未來
  page 4 
 
 
在2003年由韓國的 M. K. Cho 等人於 
[9]曾提出一個新的電洞注入方式，當固定閘
極至基板的垂直電場，最佳的電洞注入效果
為當閘極偏壓為零的時候。 
 
(1) BBHI的偏壓方式與機制 
 
在此次的研究當中，操作偏壓的接法與
脈衝的時序圖如Fig. 1，汲極和源極浮接，閘
極接地，而基板則施以一由小的正偏壓 
(Vbase) 提升至大的正電壓 (Vtop) 的脈衝。在 
T1 時，基板至源極、汲極 P-N+二極體的接
面電容將被脈衝快速的充電，在時序 T2 之
末端脈衝將被關閉並切換至+Vbase，並於 T3 
隨著脈衝的下降，在兩側的空間電荷區將發
生放電並伴隨著接面崩潰，而產生的電洞便
會被注入至氮化矽之中。Fig. 2為由示波器從
源極或汲極中量測的結果，Fig. 2(a) 顯示施
加脈衝與類似 RC 放電的行為，Fig. 2(b) 則
顯示對於不同的 Vbase 之放電行為。其中發
現各種不同的情況其初始的放電行為皆相
同，導因於相同的充電量 (Vtop)。 
 
Fig. 3 顯示出臨限電壓的偏移量與各種
基板偏壓的差值 (△VB= Vtop- Vbase) 之間的
關係。對於不同的 Vtop 我們發現其最佳的電
洞注入效果發生於 Vtop- Vbase = 4V。當△VB
＞4V 時，由於適度的提供+Vbase 有助於電洞
的注入，使得臨限電壓的偏移量逐漸加大；
當△VB＜4V 時，由於釋放的電洞量減少，雖
有較大的Vbase卻無法使臨限電壓偏移量近一
步的加大，因此最佳的偏壓條件為當△VB= 
4V 時。 
 
Fig. 4 顯示 T2 大於 1µsec 臨限電壓會逐
漸飽和。相應於一致的充放電量，T2 時刻發
生了額外的 FN 效應(電子從氮化矽穿隧至基
板)，因此當 FN 的 backing tunneling (電子從
閘極注入至氮化矽)平衡了此一效應，則飽和
便發生。 
 
(2) BBHI 的 PE Cycle 對 SONOS 耐久性及資
料保存性的影響 
 
Fig. 5 中顯示施以一次的脈衝且 T2= 
0.3µsec 時，便可達到約 2.5V 以上的操作區
間 (operation window) 。由於此快速注入方
式，因此我們提出ㄧ種負邏輯的操作模式，
以 BBHI 作為元件的寫入狀態。 
 
  Fig. 6 顯示以 BBHI 操作對元件的耐久
性 (Endurance) 的觀察，我們發現在 program 
state 沒有任何元件 window 窄化的現象發
生，此外當達 10000 次 cycle 後，operation 
window 甚至提升至約 3.2V。 
 
  Fig. 7 顯示經過 10k cycles 後於室溫下
資料的保存特性，預測於十年之後仍有約
2.8V 的 operation window。 
 
  Fig. 8 顯示經過 10k cycles 後於 125℃下
資料的保存特性，預測於十年之後仍有約 2V
的 operation window。 
 
B. 新式電子寫入方法的偏壓方式與機制 
 
本計劃成功地發展 FBEI (Forward Bias 
assisted Electron Injection ) 操作模式。實驗的
ONO 厚度為 50/60/50，而樣品的寬長比例
W/L 如 Table 2 所列。我們首先探討 FBEI 的
偏壓方式以及基本操作特性，接著探討其
FBEI 的注入機制。最後則探討其可靠性。 
 
(1) FBEI 的偏壓方式與機制 
 
  page 6 
 
FBEI 偏向汲極端，當第一個位元越偏離中
央，其影響第二個位元的效應會越小 (second 
bit effect)。Fig. 19為結合第一年的操作方
式，耐久性實驗的比較，實驗採用負邏輯，
低電壓為 logic-1，採用 BBHH scheme；高
電壓為 logic-0，採用此一 FBEI scheme。結
果顯示，新的  FBEI scheme 與  CHEI 比
較，可保持約略相等的VT window，但速度
快很多（Fig. 15）。另外，Fig. 20的  data 
retention 測試，FBEI scheme 較CHEI 有好
的  charge loss表現，同理有更佳的  life 
time。由上述實驗不但可以更深入的解釋與
理解之前的實驗，更重要的是，這能幫助未
來的雙位元應用 (Two Bit Application) ，會
是雙位元應用的新式抹除參考機制。 
 
C. 操作scheme的可靠度與物理機制之比較 
 
我們首先探討 FBEI 在 P/E cycle 
endurance 與資料保存性的基本特點以及其
與 CHE 相似之處，之後比較兩種不同的操
作方式 SONOS cell 的耐久性及保存性。最
後觀察CHEI與FBEI在新式 charge pumping
量測技術下的差異，以清楚分辨 CHEI 與
FBEI 在物理機制上的差異。 
 
(1) FBEI 與 CHEI 二位元操作下的可靠度比
較 
 
  Charge pumping 是一種可用來分析位於
Si-SiO2 界面陷阱(trap)的技術。在[11]的論文
中，一個不同於傳統的新式 charge pumping
方法－Three Level CP 被提出。利用這一種新
式的 charge pumping 方法，我們可以獲得在
經過 CHEI 與 FBEI 不同寫入方法之後，對
SONOS 記憶體元件所造成的影響差異。 
 
  Fig. 21 為以 CHEI 與 FBEI 這兩種不同
寫入 (programming) 方式以及 BBHI 這種抹
除(erase)方式進行 PE cycling endurance 實驗
時所採用的操作條件。 
 
  Fig. 22 與 Fig. 23 分別為採用 CHEI 以
及 FBEI 為寫入方式，然後都以 BBHI 為抹除
方式所進行的雙位元 (Two bit) PE cycling 
endurance 結果。操作的順序為先寫入 bit1 接
著再寫入 bit2，最後則是一起將 bit1 跟 bit2
一起抹除。從圖中可以發現這兩種不同寫入
方式都能有極佳的耐久度(endurance)表現。 
 
  Fig. 24 與 Fig. 25 則分別為採用 CHEI
以及FBEI為寫入方式以及採用BBHI為抹除
方式所進行的資料保存性 (data retention)結
果。由圖中可以看到在 10k P/E cycles 之後，
bit1 跟 bit2 在四種不同狀態下的結果，以及
用 FBEI 為寫入方式的 retention 表現比起用
CHEI 為寫入方式來得理想。 
   
(2) 新式 Charge Pumping 方法對於 CHEI
與 FBEI 物理機制分析 
 
  Fig. 26 是吾人發展的新型 3-level charge 
pumping 方法的波形示意圖。圖中可以看到
所給予的各個參數定義。其中，不同於傳統
charge pumping 量測方法，在於多了一個 Vmid
的脈衝。 
 
  Fig. 27 顯示隨著不同的 hold time (停滯
時間)，其 charge pumping 電流的變化。利用
上圖的新波型，可以量測到電子與電洞隨著
停滯時間的不同，會有四種不同趨勢的
charge pumping 電流變化。我們分別定義這
四個區域為(a)、(b)、(c)、(d)，如圖所示。 
 
  Fig. 28 和 Fig. 29 分別是採用 CHEI 以及
FBEI 為寫入方式，再以 BBHI 為抹除方式進
  page 8 
 
作方式-BBHI，該方式為目前世界上最低電
壓、最快速的記錄、且具有良好耐久性及資
料保存性。研究的成果，已有一篇論文發表
在 2007 年 IEDM[12]。 
 
本計劃第二年，我們利用發展新式的電
子注入方式對元件進行操作，再量測其電
性、抹除速度及物理特性。其實驗結果除了
有助於 SONOS cell 抹除機制的探討外，也對
於 Two Bit 有進一層的了解，對於日後進行
量測時，更是能做為參考準則。 
研究的成果，已有一篇刊在 2008 SSDM 
[13]。另一正在整理，預定投稿 EDL 等期刊。 
 
 第三年的計劃就 CHEI、FBEI 這兩種
寫入方式的物理行為，利用新式的3-level 
charge pumping 的技術，成功辨識出CHE與
FBEI兩種操作模型對於界面陷阱電荷的電荷
分佈與儲存方法，這對於本身就具有局部儲
存特性的SONOS記憶體元件而言，提供了非
常重要的判斷依據。我們更可以透過能帶圖 
(band diagram) 的探討，了解前面發展的
FBEI操作為何可以較傳統CHEI優越的物理
原因。研究的成果，已有一篇投稿APL [14]。 
 
此研究成果對學術研究水準的提昇及工
業界的實際應用上都有莫大的助益。 
 
五、參考文獻 
 
[1] S. S. Chung et al., in Technical Digest of Symposium on 
VLSI Technology, pp. 11-12, 1999. 
[2] S. S. Chung, S. N. Kuo, C. M. Yih, and T.S. Chao, in 
Tech.Digest IEDM., pp. 295-298, Washington D.C., 
December 7-10, 1997. 
[3] S. S. Chung et al., Proc. of International Reliability Physics 
Symposium (IRPS), pp. 67-72, 2001. 
[4] S. S. Chung et al., in Tech. Digest Symposium on VLSI 
Technology, pp. 111-112, 1997. 
[5] S. S. Chung et al., IEEE Transaction on Electron Devices, 
vol. ED-46, pp. 1883-1889, 1999. 
[6] S. S. Chung et al., in SSDM, pp. 612-613, 2002. 
[7] S. S. Chung et al., in IEDM Tech. Digest, pp. 617-620, 
2003. 
[8] M.H. White et al, IEEE Circuits and Design Magazine, pp. 
22-31, 2000. 
[9] M. K. Cho et al., IEEE EDL, vol.24, p.260, 2003 
[10] Z. Liu et al., in Symp. on VLSI Tech., p. 17, 1999. 
[11] N. S. SAKS et al., IEEE EDL, vol.11 p.339, 1990 
[12] S. S. Chung et al., in IEDM Tech. Digest, pp. 457-460, 
2007.  
[13] J. H. Kuo, et al., in Ext. Abstract SSDM, pp. 828-829, 
2008 
[14] J. H. Kuo et al., reviewed by APL. 
 
 
Fig. 8 Data retention characteristic after 10k 
P/E cycling at 125℃. A 2V window can be 
maintained after 10 years.
1 10 100 1000 10000 100000
0
1
2
3
4
5
6
T= 125°C
 V
top
= 5V V
base
= 1V 
       0.3us programming
 VG= 6V V1= -1V V2= 4.5V 
       1ms erasing
Retention Time (hr)
Th
re
sh
ol
d 
V
ol
ta
ge
 V
T(
V
)
10 years
~2V
0.2/0.16
0.2/0.2
0.22/0.2
0.7/0.16
0.7/0.2
0.7/0.22
W/L
P-sub
Ploy Si Gate
S D
Top Oxide
Nitride
Tunnel Oxide
N+N+
50Å
50Å
60Å
Table 2 The width and length of the samples used for the 
experiment. The dielectric thickness of the ONO stack gate 
from top to bottom are 50/60/50 A
Top Oxide
VD : pulse
S D
Top Oxide
Nitride
Tunnel Oxide
VG : pulse
VS : floating
P-substrate
hole
electron
T2 T1
Ploy Si Gate + V3
t = 0
0V
VG
T1 T2
0V
+V2
- V1
VD
Fig. 9 Experimental set up and timing diagram
for FBEI (forward-bias assisted electron injection). 
0.280 0.285 0.290 0.295 0.300 0.305 0.310 0.315
1.8
2.0
2.2
2.4
Peak Width
 
 
L along the channel (um)
V T
 (V
)
 CHEI
~29 nm
Fig. 10 The peak width of CHEI is about 29nm.
0.29 0.30 0.31 0.32 0.33 0.34 0.35 0.36 0.37
1.8
2.0
2.2
2.4
L along the channel (um)
V T
 (V
)
 FBEI
~62 nm
Peak Width
Fig. 11 The peak width for FBEI is about 62nm.
0.0 0.1 0.2 0.3 0.4
0.0
0.5
1.0
1.5
2.0
2.5
 
L along the channel (um)
V T
 (V
)
 CHEI
 FBEI
ONO = 25/60/70 (A)
W / L = 0.7/0.4 (um)
Fig. 12 The VT distributions of one bit for FBEI 
and CHEI. As shown, along the channel, FBEI 
VT peak is closer to the drain than CHEI.
2 3 4 5 6
1m
10m
100m
1
10
100
1k
10k
100k
FBEI
 fresh
 25rr FBEI
 60rr FBEI
 25rr CHE
 60rr CHE
I d
 (u
A
)
 
VG (V)
CHEI
VS = 2V
reverse read
Fig. 13 Measured ID - VG curves for logarithmic scale, 
biased at VD = 2V.  Erase state and Program  state at 
room temperature  and high temperature.
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0
2.0
2.5
3.0
3.5
4.0
4.5
5.0
5.5
6.0
 CHEI Bit-1 (VS= Vread)
 CHEI Bit-1 (VD= Vread)
 FBEI Bit-1 (VS= Vread)
 FBEI Bit-2 (VD= Vread)
 
Vread (V)
Th
re
sh
ol
d 
V
ol
ta
ge
 V
T (
V
)
0.82V
0.62V
0.97V
0.78V
Fig. 14 VT as a function of Vread .A larger window
can be obtained by FBEI with smaller Vread.
0 50 100 150 200 250
92.0p
94.0p
96.0p
98.0p
100.0p
102.0p
104.0p
106.0p
108.0p
110.0p
I cp
 (A
)
hold time (ns)
hold time
freq=1M
6V
duty = 25%
(i.e. 250 ns)
4V
-1V
(a)
(b)
(c)
(d)
102 103 104 105 106 107 108
2.5
3.0
3.5
4.0
4.5
5.0
5.5
6.0
 Bit-1 at low state Bit-2 at low state
 Bit-1 at low state Bit-2 at high state
 Bit-1 at high state Bit-2 at low state
 Bit-1 at high state Bit-2 at high state
Th
re
sh
ol
d 
V
ol
ta
ge
 V
T (
V)
 
Retention Time (sec)
10 years
1 V window
Th
re
sh
ol
d 
V
ol
ta
ge
 V
T (
V)
One Period, which also
depends on freq.
V Step,1
V high
V low
V mid
V Step,2
V th
V fb
Hold time
Fig. 25 Retention behaviors after 10k P/E cycles of 
Bit-1 and Bit-2 in four different states, respectively. 
The programming scheme is FBEI.
Fig. 26 Introduce all sort of affiliated parameters of 
three level pulse
Fig. 27 Icp as a function of hold time, as electrons and 
holes, several mechanisms happen in part (a), (b), 
(c) and (d)
0 50 100 150 200 250
6.0
8.0
10.0
12.0
14.0
16.0
18.0
20.0
22.0
24.0
26.0
28.0
Region I
 
 
Ic
p 
(p
A
)
hold time (ns)
Prog. times
 1    5
 2    10
 3
CHEI
ONO = 50/60/50
W / L = 0.2/0.26
Region I
Fig. 28 After P/E cycles, measured Icp as a 
function of hold time. Different characteristics of reliability 
issues are shown in Region I and Region II.
The programming mechanism is CHEI.
0 50 100 150 200 250
6.0
8.0
10.0
12.0
14.0
16.0
18.0
20.0
22.0
24.0
26.0
28.0
Region II
Ic
p 
(p
A
)
hold time (ns)
Prog. times
 2
 3
 4
 5
 10
FBEI
ONO = 50/60/50
W / L = 0.2 / 0.26
Region I
0 2 4 6 8 10
1.0
1.5
2.0
2.5
3.0
N
it (
 x
 1
01
1 ) 
( #
 / 
cm
2  )
P/E cycle
 CHEI
 FBEI
250 ns
150 ns 100 ns
Method
three level CP
freq = 1M
Region I
Fig. 30 Nit as a function of P/E cycle comparing CHEI 
with FBEI, by using three level CP
Fig. 29 After P/E cycling several times, measured Icp as a 
function of hold time. Different characteristics of reliability 
issues are shown in Region I and Region II.
The programming mechanism is FBEI.
1 10 100 1000 10000
3.5
4.0
4.5
5.0
5.5
6.0
6.5
7.0
Bit-1 at high state Bit-2 at low state
Bit-1 at high state Bit-2 at high state
Bit-1 at low state Bit-2 at low state
 
 
Th
re
sh
ol
d 
V
ol
ta
ge
 V
T (
V
)
P/E number
102 103 104 105 106 107 108
2.5
3.0
3.5
4.0
4.5
5.0
5.5
6.0
 Bit-1 at low state Bit-2 at low state
 Bit-1 at low state Bit-2 at high state
 Bit-1 at high state Bit-2 at low state
 Bit-1 at high state Bit-2 at high state
Th
re
sh
ol
d 
V
ol
ta
ge
 V
T (
V
)
 
Retention Time (sec)
10 years
0.5V window
Th
re
sh
ol
d 
V
ol
ta
ge
 V
T (
V
)
Fig. 23 Endurance characteristics of two-bit-per-cell 
application using FBEI programming and BBHH 
erasing.
Fig. 24 Retention behaviors after 10k P/E cycles of 
Bit-1 and Bit-2 in four different states, respectively. 
The programming mechanism is CHEI.
