Fitter report for rxn1
Fri May  4 00:49:09 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Fitter Device Options
 17. Fitter Messages
 18. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+-----------------------+---------------------------------------------+
; Fitter Status         ; Failed - Fri May  4 00:49:09 2018           ;
; Quartus Prime Version ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name         ; rxn1                                        ;
; Top-level Entity Name ; reactiongame                                ;
; Family                ; MAX V                                       ;
; Device                ; 5M1270ZT144C5                               ;
; Timing Models         ; Final                                       ;
; Total logic elements  ; 2,208 / 1,270 ( 174 % )                     ;
; Total pins            ; 27 / 114 ( 24 % )                           ;
; Total virtual pins    ; 0                                           ;
; UFM blocks            ; 0 / 1 ( 0 % )                               ;
+-----------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; 5M1270ZT144C5                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Periphery to Core Placement and Routing Optimization                       ; Off                            ; Off                            ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+------------+-----------------------------+
; Pin Name   ; Reason                      ;
+------------+-----------------------------+
; LED        ; Missing location assignment ;
; rs         ; Missing location assignment ;
; rw         ; Missing location assignment ;
; en         ; Missing location assignment ;
; data[0]    ; Missing location assignment ;
; data[1]    ; Missing location assignment ;
; data[2]    ; Missing location assignment ;
; data[3]    ; Missing location assignment ;
; data[4]    ; Missing location assignment ;
; data[5]    ; Missing location assignment ;
; data[6]    ; Missing location assignment ;
; data[7]    ; Missing location assignment ;
; b11        ; Missing location assignment ;
; b12        ; Missing location assignment ;
; bintime[0] ; Missing location assignment ;
; bintime[1] ; Missing location assignment ;
; bintime[2] ; Missing location assignment ;
; bintime[3] ; Missing location assignment ;
; bintime[4] ; Missing location assignment ;
; bintime[5] ; Missing location assignment ;
; bintime[6] ; Missing location assignment ;
; bintime[7] ; Missing location assignment ;
; bintime[8] ; Missing location assignment ;
; bintime[9] ; Missing location assignment ;
; nreset     ; Missing location assignment ;
; nreact     ; Missing location assignment ;
; CLK        ; Missing location assignment ;
+------------+-----------------------------+


+------------------------------------------------------------+
; Fitter Resource Usage Summary                              ;
+----------------------------------------+-------------------+
; Resource                               ; Usage             ;
+----------------------------------------+-------------------+
; Total logic elements                   ; Not available     ;
;                                        ;                   ;
; Total LABs                             ; Not available     ;
; Logic elements in carry chains         ; 1035              ;
; Virtual pins                           ; 0                 ;
; I/O pins                               ; 27 / 114 ( 24 % ) ;
;     -- Clock pins                      ; 0 / 4 ( 0 % )     ;
;                                        ;                   ;
; Global signals                         ; 2                 ;
; UFM blocks                             ; 0 / 1 ( 0 % )     ;
;                                        ;                   ;
;     -- Total Fixed Point DSP Blocks    ; 0                 ;
;     -- Total Floating Point DSP Blocks ; 0                 ;
;                                        ;                   ;
; Global clocks                          ; 2 / 4 ( 50 % )    ;
; JTAGs                                  ; 0 / 1 ( 0 % )     ;
; Maximum fan-out                        ; 155               ;
; Highest non-global fan-out             ; 73                ;
; Total fan-out                          ; 5907              ;
; Average fan-out                        ; 2.64              ;
+----------------------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                              ;
+--------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; Name   ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ; Slow Slew Rate ;
+--------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; CLK    ; Unassigned ; --       ; 51                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; nreact ; Unassigned ; --       ; 19                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; nreset ; Unassigned ; --       ; 44                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
+--------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                           ;
+------------+------------+----------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name       ; Pin #      ; I/O Bank ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------+------------+----------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; LED        ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; b11        ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; b12        ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; bintime[0] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; bintime[1] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; bintime[2] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; bintime[3] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; bintime[4] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; bintime[5] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; bintime[6] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; bintime[7] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; bintime[8] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; bintime[9] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data[0]    ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data[1]    ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data[2]    ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data[3]    ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data[4]    ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data[5]    ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data[6]    ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; data[7]    ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; en         ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; rs         ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; rw         ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
+------------+------------+----------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 25 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 30 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 29 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 30 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 27             ; --            ;              ;
+----------+----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 3          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 5          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 7          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 9          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 14         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 15         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 21         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 22         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 23         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 24         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 25         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 28         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 29         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 30         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 31         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 44         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 47         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 57         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 60         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 62         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 63         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 67         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 68         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 69         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 74         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 76         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 77         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 78         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 79         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 80         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 83         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 84         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 85         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 86         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 87         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 88         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 92         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 95         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 98         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 101        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 104        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 111        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 113        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 118        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 123        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 124        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 127        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 130        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 131        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 132        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 133        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 89       ; 134        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 137        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ; 138        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 96       ; 139        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 140        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 141        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ; 146        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 103      ; 147        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 151        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 152        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 154        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 164        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 165        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 171        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 174        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 177        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 181        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 182        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 183        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 184        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 185        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 186        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 187        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 188        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 191        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 192        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 193        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 194        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 195        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 200        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ; 201        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 204        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 215        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 1.2 V                      ; 10 pF ; Not Available          ;
; LVDS_E_3R                  ; 10 pF ; Not Available          ;
; RSDS_E_3R                  ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                              ; Entity Name     ; Library Name ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |reactiongame                               ; 2208 (180)  ; 206          ; 0          ; 27   ; 0            ; 2002 (123)   ; 63 (22)           ; 143 (35)         ; 1035 (90)       ; 33 (12)    ; |reactiongame                                                                                                                    ; reactiongame    ; work         ;
;    |lcd_controller:s6|                      ; 53 (53)     ; 36           ; 0          ; 0    ; 0            ; 17 (17)      ; 6 (6)             ; 30 (30)          ; 0 (0)           ; 6 (6)      ; |reactiongame|lcd_controller:s6                                                                                                  ; lcd_controller  ; work         ;
;    |ledctrl:s3|                             ; 25 (25)     ; 24           ; 0          ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 19 (19)          ; 11 (11)         ; 6 (6)      ; |reactiongame|ledctrl:s3                                                                                                         ; ledctrl         ; work         ;
;    |looper:s5|                              ; 45 (45)     ; 18           ; 0          ; 0    ; 0            ; 27 (27)      ; 1 (1)             ; 17 (17)          ; 12 (12)         ; 0 (0)      ; |reactiongame|looper:s5                                                                                                          ; looper          ; work         ;
;    |lpm_divide:Div0|                        ; 682 (0)     ; 0            ; 0          ; 0    ; 0            ; 682 (0)      ; 0 (0)             ; 0 (0)            ; 313 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0                                                                                                    ; lpm_divide      ; work         ;
;       |lpm_divide_hdo:auto_generated|       ; 682 (0)     ; 0            ; 0          ; 0    ; 0            ; 682 (0)      ; 0 (0)             ; 0 (0)            ; 313 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated                                                                      ; lpm_divide_hdo  ; work         ;
;          |abs_divider_1dg:divider|          ; 682 (7)     ; 0            ; 0          ; 0    ; 0            ; 682 (7)      ; 0 (0)             ; 0 (0)            ; 313 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider                                              ; abs_divider_1dg ; work         ;
;             |add_sub_tte:compl_add_quot|    ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|add_sub_tte:compl_add_quot                   ; add_sub_tte     ; work         ;
;             |alt_u_div_ble:divider|         ; 634 (362)   ; 0            ; 0          ; 0    ; 0            ; 634 (362)    ; 0 (0)             ; 0 (0)            ; 272 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider                        ; alt_u_div_ble   ; work         ;
;                |add_sub_26c:add_sub_9|      ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_26c:add_sub_9  ; add_sub_26c     ; work         ;
;                |add_sub_36c:add_sub_10|     ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_36c:add_sub_10 ; add_sub_36c     ; work         ;
;                |add_sub_46c:add_sub_11|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_11 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_12|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_12 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_13|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_13 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_14|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_14 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_15|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_15 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_16|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_16 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_17|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_17 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_18|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_18 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_19|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_19 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_20|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_20 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_21|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_21 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_22|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_22 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_23|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_23 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_24|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_24 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_25|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_25 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_26|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_26 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_27|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_27 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_28|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_28 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_29|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_29 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_30|     ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_30 ; add_sub_46c     ; work         ;
;                |add_sub_46c:add_sub_31|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|alt_u_div_ble:divider|add_sub_46c:add_sub_31 ; add_sub_46c     ; work         ;
;             |lpm_abs_tb9:my_abs_num|        ; 33 (33)     ; 0            ; 0          ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 33 (33)         ; 0 (0)      ; |reactiongame|lpm_divide:Div0|lpm_divide_hdo:auto_generated|abs_divider_1dg:divider|lpm_abs_tb9:my_abs_num                       ; lpm_abs_tb9     ; work         ;
;    |lpm_divide:Div2|                        ; 606 (0)     ; 0            ; 0          ; 0    ; 0            ; 606 (0)      ; 0 (0)             ; 0 (0)            ; 298 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2                                                                                                    ; lpm_divide      ; work         ;
;       |lpm_divide_7co:auto_generated|       ; 606 (0)     ; 0            ; 0          ; 0    ; 0            ; 606 (0)      ; 0 (0)             ; 0 (0)            ; 298 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated                                                                      ; lpm_divide_7co  ; work         ;
;          |abs_divider_nbg:divider|          ; 606 (8)     ; 0            ; 0          ; 0    ; 0            ; 606 (8)      ; 0 (0)             ; 0 (0)            ; 298 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider                                              ; abs_divider_nbg ; work         ;
;             |add_sub_tte:compl_add_quot|    ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|add_sub_tte:compl_add_quot                   ; add_sub_tte     ; work         ;
;             |alt_u_div_nie:divider|         ; 556 (300)   ; 0            ; 0          ; 0    ; 0            ; 556 (300)    ; 0 (0)             ; 0 (0)            ; 256 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider                        ; alt_u_div_nie   ; work         ;
;                |add_sub_o4c:add_sub_6|      ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_o4c:add_sub_6  ; add_sub_o4c     ; work         ;
;                |add_sub_p4c:add_sub_7|      ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_p4c:add_sub_7  ; add_sub_p4c     ; work         ;
;                |add_sub_q4c:add_sub_10|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_10 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_11|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_11 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_12|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_12 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_13|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_13 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_14|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_14 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_15|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_15 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_16|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_16 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_17|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_17 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_18|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_18 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_19|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_19 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_20|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_20 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_21|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_21 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_22|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_22 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_23|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_23 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_24|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_24 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_25|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_25 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_26|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_26 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_27|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_27 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_28|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_28 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_29|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_29 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_30|     ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_30 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_31|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_31 ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_8|      ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_8  ; add_sub_q4c     ; work         ;
;                |add_sub_q4c:add_sub_9|      ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|alt_u_div_nie:divider|add_sub_q4c:add_sub_9  ; add_sub_q4c     ; work         ;
;             |lpm_abs_tb9:my_abs_num|        ; 33 (33)     ; 0            ; 0          ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 33 (33)         ; 0 (0)      ; |reactiongame|lpm_divide:Div2|lpm_divide_7co:auto_generated|abs_divider_nbg:divider|lpm_abs_tb9:my_abs_num                       ; lpm_abs_tb9     ; work         ;
;    |lpm_divide:Div3|                        ; 503 (0)     ; 0            ; 0          ; 0    ; 0            ; 503 (0)      ; 0 (0)             ; 0 (0)            ; 270 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div3                                                                                                    ; lpm_divide      ; work         ;
;       |lpm_divide_4co:auto_generated|       ; 503 (0)     ; 0            ; 0          ; 0    ; 0            ; 503 (0)      ; 0 (0)             ; 0 (0)            ; 270 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated                                                                      ; lpm_divide_4co  ; work         ;
;          |abs_divider_kbg:divider|          ; 503 (8)     ; 0            ; 0          ; 0    ; 0            ; 503 (8)      ; 0 (0)             ; 0 (0)            ; 270 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider                                              ; abs_divider_kbg ; work         ;
;             |add_sub_tte:compl_add_quot|    ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|add_sub_tte:compl_add_quot                   ; add_sub_tte     ; work         ;
;             |alt_u_div_hie:divider|         ; 452 (224)   ; 0            ; 0          ; 0    ; 0            ; 452 (224)    ; 0 (0)             ; 0 (0)            ; 228 (0)         ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider                        ; alt_u_div_hie   ; work         ;
;                |add_sub_l4c:add_sub_3|      ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_l4c:add_sub_3  ; add_sub_l4c     ; work         ;
;                |add_sub_m4c:add_sub_4|      ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_m4c:add_sub_4  ; add_sub_m4c     ; work         ;
;                |add_sub_n4c:add_sub_10|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_10 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_11|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_11 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_12|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_12 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_13|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_13 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_14|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_14 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_15|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_15 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_16|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_16 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_17|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_17 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_18|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_18 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_19|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_19 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_20|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_20 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_21|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_21 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_22|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_22 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_23|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_23 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_24|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_24 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_25|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_25 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_26|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_26 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_27|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_27 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_28|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_28 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_29|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_29 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_30|     ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_30 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_31|     ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_31 ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_5|      ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_5  ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_6|      ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_6  ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_7|      ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_7  ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_8|      ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_8  ; add_sub_n4c     ; work         ;
;                |add_sub_n4c:add_sub_9|      ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|alt_u_div_hie:divider|add_sub_n4c:add_sub_9  ; add_sub_n4c     ; work         ;
;             |lpm_abs_tb9:my_abs_num|        ; 34 (34)     ; 0            ; 0          ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; 33 (33)         ; 0 (0)      ; |reactiongame|lpm_divide:Div3|lpm_divide_4co:auto_generated|abs_divider_kbg:divider|lpm_abs_tb9:my_abs_num                       ; lpm_abs_tb9     ; work         ;
;    |lpm_mult:Mult0|                         ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult0                                                                                                     ; lpm_mult        ; work         ;
;       |multcore:mult_core|                  ; 5 (3)       ; 0            ; 0          ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult0|multcore:mult_core                                                                                  ; multcore        ; work         ;
;          |mpar_add:padder|                  ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add        ; work         ;
;             |lpm_add_sub:adder[0]|          ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub     ; work         ;
;                |addcore:adder|              ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                               ; addcore         ; work         ;
;                   |a_csnbuffer:result_node| ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 2 (2)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node       ; a_csnbuffer     ; work         ;
;    |lpm_mult:Mult1|                         ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult1                                                                                                     ; lpm_mult        ; work         ;
;       |multcore:mult_core|                  ; 4 (3)       ; 0            ; 0          ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult1|multcore:mult_core                                                                                  ; multcore        ; work         ;
;          |mpar_add:padder|                  ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add        ; work         ;
;             |lpm_add_sub:adder[0]|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub     ; work         ;
;                |addcore:adder|              ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                               ; addcore         ; work         ;
;                   |a_csnbuffer:result_node| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node       ; a_csnbuffer     ; work         ;
;    |lpm_mult:Mult2|                         ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult2                                                                                                     ; lpm_mult        ; work         ;
;       |multcore:mult_core|                  ; 5 (3)       ; 0            ; 0          ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult2|multcore:mult_core                                                                                  ; multcore        ; work         ;
;          |mpar_add:padder|                  ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add        ; work         ;
;             |lpm_add_sub:adder[0]|          ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub     ; work         ;
;                |addcore:adder|              ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                               ; addcore         ; work         ;
;                   |a_csnbuffer:result_node| ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 2 (2)           ; 0 (0)      ; |reactiongame|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node       ; a_csnbuffer     ; work         ;
;    |randgen:s2|                             ; 44 (44)     ; 33           ; 0          ; 0    ; 0            ; 11 (11)      ; 16 (16)           ; 17 (17)          ; 11 (11)         ; 3 (3)      ; |reactiongame|randgen:s2                                                                                                         ; randgen         ; work         ;
;    |slowclk:s1|                             ; 36 (36)     ; 18           ; 0          ; 0    ; 0            ; 18 (18)      ; 4 (4)             ; 14 (14)          ; 16 (16)         ; 6 (6)      ; |reactiongame|slowclk:s1                                                                                                         ; slowclk         ; work         ;
;    |timer:s4|                               ; 20 (20)     ; 20           ; 0          ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 11 (11)          ; 10 (10)         ; 0 (0)      ; |reactiongame|timer:s4                                                                                                           ; timer           ; work         ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------+
; Delay Chain Summary                   ;
+------------+----------+---------------+
; Name       ; Pin Type ; Pad to Core 0 ;
+------------+----------+---------------+
; LED        ; Output   ; --            ;
; rs         ; Output   ; --            ;
; rw         ; Output   ; --            ;
; en         ; Output   ; --            ;
; data[0]    ; Output   ; --            ;
; data[1]    ; Output   ; --            ;
; data[2]    ; Output   ; --            ;
; data[3]    ; Output   ; --            ;
; data[4]    ; Output   ; --            ;
; data[5]    ; Output   ; --            ;
; data[6]    ; Output   ; --            ;
; data[7]    ; Output   ; --            ;
; b11        ; Output   ; --            ;
; b12        ; Output   ; --            ;
; bintime[0] ; Output   ; --            ;
; bintime[1] ; Output   ; --            ;
; bintime[2] ; Output   ; --            ;
; bintime[3] ; Output   ; --            ;
; bintime[4] ; Output   ; --            ;
; bintime[5] ; Output   ; --            ;
; bintime[6] ; Output   ; --            ;
; bintime[7] ; Output   ; --            ;
; bintime[8] ; Output   ; --            ;
; bintime[9] ; Output   ; --            ;
; nreset     ; Input    ; 0             ;
; nreact     ; Input    ; 0             ;
; CLK        ; Input    ; 0             ;
+------------+----------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                  ;
+----------------------------+------------+---------+---------------------------+--------+----------------------+------------------+
; Name                       ; Location   ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------+------------+---------+---------------------------+--------+----------------------+------------------+
; CLK                        ; Unassigned ; 51      ; Clock                     ; yes    ; Global Clock         ; Not Available    ;
; Equal0~9                   ; Unassigned ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; lcd_controller:s6|lcd[4]~4 ; Unassigned ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; lcd_controller:s6|state~27 ; Unassigned ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; lcd_controller:s6|state~29 ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; looper:s5|count_sig[2]~7   ; Unassigned ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; looper:s5|delay[0]~3       ; Unassigned ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; looper:s5|newrst           ; Unassigned ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; nreact                     ; Unassigned ; 19      ; Clock enable              ; no     ; --                   ; --               ;
; nreset                     ; Unassigned ; 44      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; nstate[0]                  ; Unassigned ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; slowclk:s1|outclk          ; Unassigned ; 155     ; Clock                     ; yes    ; Global Clock         ; Not Available    ;
+----------------------------+------------+---------+---------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                        ;
+-------------------+------------+---------+----------------------+------------------+
; Name              ; Location   ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------+------------+---------+----------------------+------------------+
; CLK               ; Unassigned ; 51      ; Global Clock         ; Not Available    ;
; slowclk:s1|outclk ; Unassigned ; 155     ; Global Clock         ; Not Available    ;
+-------------------+------------+---------+----------------------+------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5M1270ZT144C5 for design "rxn1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 5M240ZT144C5 is compatible
    Info (176445): Device 5M240ZT144I5 is compatible
    Info (176445): Device 5M570ZT144C5 is compatible
    Info (176445): Device 5M570ZT144I5 is compatible
    Info (176445): Device 5M1270ZT144I5 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 27 pins of 27 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rxn1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          CLK
    Info (332111):    1.000 slowclk:s1|outclk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "CLK" to use Global clock in PIN 18 File: /home/ritesh/Desktop/xyz/reactiongame.vhd Line: 8
Info (186215): Automatically promoted signal "slowclk:s1|outclk" to use Global clock File: /home/ritesh/Desktop/xyz/slowclk.vhd Line: 9
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 26 (unused VREF, 3.3V VCCIO, 2 input, 24 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  29 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  30 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Error (170011): Design contains 2208 blocks of type logic cell.  However, the device contains only 1270 blocks.
Warning (14714): The Fitter is having difficulty fitting the design.  Try increasing the "Auto Packed Register" setting under "Advanced Fitter Settings" to minimize area.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.02 seconds.
Error (171000): Can't fit design in device
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/ritesh/Desktop/xyz/output_files/rxn1.fit.smsg
Error: Quartus Prime Fitter was unsuccessful. 2 errors, 6 warnings
    Error: Peak virtual memory: 1226 megabytes
    Error: Processing ended: Fri May  4 00:49:09 2018
    Error: Elapsed time: 00:00:02
    Error: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/ritesh/Desktop/xyz/output_files/rxn1.fit.smsg.


