

================================================================
== Vivado HLS Report for 'dut_conv'
================================================================
* Date:           Wed Oct 26 20:54:55 2022

* Version:        2016.2 (Build 1577090 on Thu Jun 02 16:59:10 MDT 2016)
* Project:        bnn.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.68|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+---------+-------+---------+---------+
    |     Latency     |     Interval    | Pipeline|
    |  min  |   max   |  min  |   max   |   Type  |
    +-------+---------+-------+---------+---------+
    |  13601|  1090625|  13601|  1090625|   none  |
    +-------+---------+-------+---------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------+-------+---------+-------------+-----------+-----------+---------+----------+
        |               |     Latency     |  Iteration  |  Initiation Interval  |   Trip  |          |
        |   Loop Name   |  min  |   max   |   Latency   |  achieved |   target  |  Count  | Pipelined|
        +---------------+-------+---------+-------------+-----------+-----------+---------+----------+
        |- LOOP_N       |  13600|  1090624| 850 ~ 34082 |          -|          -| 16 ~ 32 |    no    |
        | + LOOP_X      |    848|    34080|  106 ~ 2130 |          -|          -|  8 ~ 16 |    no    |
        |  ++ LOOP_Y    |    104|     2128|   13 ~ 133  |          -|          -|  8 ~ 16 |    no    |
        |   +++ LOOP_M  |      8|      128|            8|          -|          -|  1 ~ 16 |    no    |
        +---------------+-------+---------+-------------+-----------+-----------+---------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      5|       0|    557|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      -|       -|      -|
|Memory           |        6|      -|       0|      0|
|Multiplexer      |        -|      -|       -|    185|
|Register         |        -|      -|     411|      -|
+-----------------+---------+-------+--------+-------+
|Total            |        6|      5|     411|    742|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        2|      2|   ~0   |      1|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    N/A

    * DSP48: 
    N/A

    * Memory: 
    +-----------+------------------+---------+---+----+------+-----+------+-------------+
    |   Memory  |      Module      | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-----------+------------------+---------+---+----+------+-----+------+-------------+
    |w_conv1_U  |dut_conv_w_conv1  |        3|  0|   0|  4608|    1|     1|         4608|
    |w_conv2_U  |dut_conv_w_conv2  |        3|  0|   0|  4608|    1|     1|         4608|
    +-----------+------------------+---------+---+----+------+-----+------+-------------+
    |Total      |                  |        6|  0|   0|  9216|    2|     2|         9216|
    +-----------+------------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------+----------+-------+---+----+------------+------------+
    |        Variable Name        | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------+----------+-------+---+----+------------+------------+
    |tmp5_fu_675_p2               |     *    |      1|  0|   0|           9|           5|
    |tmp7_0_1_fu_1051_p2          |     *    |      1|  0|   0|           9|           6|
    |tmp7_0_2_fu_1065_p2          |     *    |      1|  0|   0|           9|           6|
    |tmp7_fu_1024_p2              |     *    |      1|  0|   0|           9|           6|
    |tmp_14_fu_584_p2             |     *    |      1|  0|   4|           6|           5|
    |O_fu_529_p2                  |     +    |      0|  0|   5|           3|           5|
    |i_index_0_1_fu_1096_p2       |     +    |      0|  0|  13|          13|          13|
    |i_index_0_2_fu_1117_p2       |     +    |      0|  0|  13|          13|          13|
    |i_index_1_1_fu_1218_p2       |     +    |      0|  0|  13|          13|          13|
    |i_index_1_2_fu_1238_p2       |     +    |      0|  0|  13|          13|          13|
    |i_index_1_fu_1198_p2         |     +    |      0|  0|  13|          13|          13|
    |i_index_2_1_fu_1268_p2       |     +    |      0|  0|  13|          13|          13|
    |i_index_2_2_fu_1283_p2       |     +    |      0|  0|  13|          13|          13|
    |i_index_2_fu_1253_p2         |     +    |      0|  0|  13|          13|          13|
    |i_index_fu_1033_p2           |     +    |      0|  0|  13|          13|          13|
    |m_4_fu_994_p2                |     +    |      0|  0|   5|           5|           1|
    |mac_num_3_0_2_fu_880_p2      |     +    |      0|  0|   2|           2|           1|
    |mac_num_3_1_1_fu_910_p2      |     +    |      0|  0|   3|           3|           1|
    |mac_num_3_1_2_fu_927_p2      |     +    |      0|  0|   3|           3|           1|
    |mac_num_3_1_fu_897_p2        |     +    |      0|  0|   3|           3|           1|
    |mac_num_3_2_1_fu_955_p2      |     +    |      0|  0|   4|           4|           1|
    |mac_num_3_2_2_fu_968_p2      |     +    |      0|  0|   4|           4|           1|
    |mac_num_3_2_fu_938_p2        |     +    |      0|  0|   3|           3|           1|
    |n_2_fu_578_p2                |     +    |      0|  0|   6|           6|           1|
    |next_mul2_fu_1005_p2         |     +    |      0|  0|   9|           9|           9|
    |next_mul_fu_1000_p2          |     +    |      0|  0|   9|           9|           9|
    |o_index_fu_923_p2            |     +    |      0|  0|  13|          13|          13|
    |one_out_2_0_1_fu_1156_p2     |     +    |      0|  0|   2|           2|           2|
    |one_out_2_0_2_fu_1192_p2     |     +    |      0|  0|   2|           2|           2|
    |one_out_2_1_1_fu_1334_p2     |     +    |      0|  0|   3|           3|           3|
    |one_out_2_1_2_fu_1376_p2     |     +    |      0|  0|   3|           3|           3|
    |one_out_2_1_fu_1317_p2       |     +    |      0|  0|   3|           3|           3|
    |one_out_2_2_1_fu_1453_p2     |     +    |      0|  0|   4|           4|           4|
    |one_out_2_2_2_fu_1487_p2     |     +    |      0|  0|   4|           4|           4|
    |one_out_2_2_fu_1408_p2       |     +    |      0|  0|   3|           3|           3|
    |sum_1_fu_1516_p2             |     +    |      0|  0|   1|          32|          32|
    |tmp4_fu_666_p2               |     +    |      0|  0|   9|           9|           9|
    |tmp6_0_1_fu_1042_p2          |     +    |      0|  0|   9|           9|           1|
    |tmp6_0_2_fu_1056_p2          |     +    |      0|  0|   9|           9|           2|
    |tmp6_fu_1015_p2              |     +    |      0|  0|   9|           9|           9|
    |tmp_16_fu_1010_p2            |     +    |      0|  0|   9|           9|           9|
    |tmp_17_fu_1084_p2            |     +    |      0|  0|  13|          13|          13|
    |tmp_i_fu_555_p2              |     +    |      0|  0|   5|           2|           5|
    |w_index_0_1_fu_1100_p2       |     +    |      0|  0|  13|          13|           2|
    |w_index_0_2_fu_1121_p2       |     +    |      0|  0|  13|          13|           3|
    |w_index_1_1_fu_1222_p2       |     +    |      0|  0|  13|          13|           3|
    |w_index_1_2_fu_1242_p2       |     +    |      0|  0|  13|          13|           3|
    |w_index_1_fu_1202_p2         |     +    |      0|  0|  13|          13|           1|
    |w_index_2_1_fu_1272_p2       |     +    |      0|  0|  13|          13|           3|
    |w_index_2_2_fu_1287_p2       |     +    |      0|  0|  13|          13|           4|
    |w_index_2_fu_1257_p2         |     +    |      0|  0|  13|          13|           2|
    |x_assign_2_fu_608_p2         |     +    |      0|  0|   5|           5|           2|
    |x_fu_598_p2                  |     +    |      0|  0|   5|           5|           1|
    |y_assign_2_fu_680_p2         |     +    |      0|  0|   5|           5|           2|
    |y_fu_660_p2                  |     +    |      0|  0|   5|           5|           1|
    |tmp_22_fu_1511_p2            |     -    |      0|  0|   1|          32|          32|
    |one_out_3_fu_1143_p2         |    and   |      0|  0|   1|           1|           1|
    |sel_tmp1_i1_fu_761_p2        |    and   |      0|  0|   1|           1|           1|
    |sel_tmp1_i2_fu_777_p2        |    and   |      0|  0|   1|           1|           1|
    |sel_tmp1_i3_fu_793_p2        |    and   |      0|  0|   1|           1|           1|
    |sel_tmp1_i4_fu_809_p2        |    and   |      0|  0|   1|           1|           1|
    |sel_tmp1_i5_fu_825_p2        |    and   |      0|  0|   1|           1|           1|
    |sel_tmp1_i6_fu_841_p2        |    and   |      0|  0|   1|           1|           1|
    |sel_tmp1_i7_fu_857_p2        |    and   |      0|  0|   1|           1|           1|
    |sel_tmp1_i8_fu_734_p2        |    and   |      0|  0|   1|           1|           1|
    |sel_tmp1_i_fu_707_p2         |    and   |      0|  0|   1|           1|           1|
    |tmp11_fu_697_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp12_fu_702_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp14_fu_724_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp15_fu_729_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp17_fu_751_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp18_fu_756_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp20_fu_767_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp21_fu_772_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp23_fu_783_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp24_fu_788_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp26_fu_799_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp27_fu_804_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp29_fu_815_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp30_fu_820_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp32_fu_831_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp33_fu_836_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp35_fu_847_p2              |    and   |      0|  0|   1|           1|           1|
    |tmp36_fu_852_p2              |    and   |      0|  0|   1|           1|           1|
    |exitcond3_fu_655_p2          |   icmp   |      0|  0|   2|           5|           5|
    |exitcond_fu_593_p2           |   icmp   |      0|  0|   2|           5|           5|
    |notlhs_i3_fu_629_p2          |   icmp   |      0|  0|   2|           5|           5|
    |notlhs_i6_fu_640_p2          |   icmp   |      0|  0|   2|           5|           5|
    |notlhs_i_fu_618_p2           |   icmp   |      0|  0|   2|           5|           5|
    |notrhs_i1_fu_740_p2          |   icmp   |      0|  0|   2|           5|           1|
    |notrhs_i3_fu_713_p2          |   icmp   |      0|  0|   2|           5|           1|
    |notrhs_i_fu_686_p2           |   icmp   |      0|  0|   2|           5|           1|
    |output_r_d0                  |   icmp   |      0|  0|  11|          32|          32|
    |sel_tmp_i2_fu_634_p2         |   icmp   |      0|  0|   2|           5|           1|
    |sel_tmp_i5_fu_645_p2         |   icmp   |      0|  0|   2|           5|           1|
    |sel_tmp_i_fu_623_p2          |   icmp   |      0|  0|   2|           5|           1|
    |tmp_11_i1_fu_746_p2          |   icmp   |      0|  0|   2|           5|           5|
    |tmp_11_i5_fu_719_p2          |   icmp   |      0|  0|   2|           5|           5|
    |tmp_11_i_fu_692_p2           |   icmp   |      0|  0|   2|           5|           5|
    |tmp_15_fu_989_p2             |   icmp   |      0|  0|   3|           6|           6|
    |tmp_s_fu_573_p2              |   icmp   |      0|  0|   3|           7|           7|
    |grp_fu_493_p3                |  select  |      0|  0|   1|           1|           1|
    |grp_fu_506_p3                |  select  |      0|  0|   1|           1|           1|
    |mac_num_2_0_1_fu_873_p3      |  select  |      0|  0|   2|           1|           2|
    |mac_num_2_0_2_fu_886_p3      |  select  |      0|  0|   2|           1|           2|
    |mac_num_2_1_1_fu_916_p3      |  select  |      0|  0|   3|           1|           3|
    |mac_num_2_1_2_fu_932_p3      |  select  |      0|  0|   3|           1|           3|
    |mac_num_2_1_fu_903_p3        |  select  |      0|  0|   3|           1|           3|
    |mac_num_2_2_1_fu_961_p3      |  select  |      0|  0|   4|           1|           4|
    |mac_num_2_2_2_fu_974_p3      |  select  |      0|  0|   4|           1|           4|
    |mac_num_2_2_fu_944_p3        |  select  |      0|  0|   3|           1|           3|
    |mac_num_3_0_1_fu_866_p3      |  select  |      0|  0|   3|           1|           3|
    |one_out_3_0_1_fu_1162_p3     |  select  |      0|  0|   2|           1|           2|
    |one_out_3_0_2_fu_1298_p3     |  select  |      0|  0|   2|           1|           2|
    |one_out_3_1_1_fu_1340_p3     |  select  |      0|  0|   3|           1|           3|
    |one_out_3_1_2_fu_1381_p3     |  select  |      0|  0|   3|           1|           3|
    |one_out_3_1_fu_1323_p3       |  select  |      0|  0|   3|           1|           3|
    |one_out_3_2_1_fu_1459_p3     |  select  |      0|  0|   4|           1|           4|
    |one_out_3_2_fu_1414_p3       |  select  |      0|  0|   3|           1|           3|
    |p_pn_in_in_0_2_v_fu_1169_p3  |  select  |      0|  0|   1|           1|           1|
    |p_pn_in_in_1_2_v_fu_1355_p3  |  select  |      0|  0|   1|           1|           1|
    |p_pn_in_in_2_1_v_fu_1432_p3  |  select  |      0|  0|   1|           1|           1|
    |p_pn_in_in_2_2_v_fu_1466_p3  |  select  |      0|  0|   1|           1|           1|
    |p_pn_in_in_2_v_fu_1387_p3    |  select  |      0|  0|   1|           1|           1|
    |tmp_20_fu_1493_p3            |  select  |      0|  0|   4|           1|           4|
    |grp_fu_500_p2                |    xor   |      0|  0|   2|           1|           2|
    |grp_fu_513_p2                |    xor   |      0|  0|   2|           1|           2|
    |grp_fu_519_p2                |    xor   |      0|  0|   1|           1|           1|
    |p_pn_in_0_2_fu_1182_p2       |    xor   |      0|  0|   1|           1|           1|
    |p_pn_in_1_2_fu_1366_p2       |    xor   |      0|  0|   1|           1|           1|
    |p_pn_in_1_fu_1307_p2         |    xor   |      0|  0|   1|           1|           1|
    |p_pn_in_2_1_fu_1443_p2       |    xor   |      0|  0|   1|           1|           1|
    |p_pn_in_2_2_fu_1477_p2       |    xor   |      0|  0|   1|           1|           1|
    |p_pn_in_2_fu_1398_p2         |    xor   |      0|  0|   1|           1|           1|
    |p_pn_in_fu_1138_p2           |    xor   |      0|  0|   1|           1|           1|
    |tmp19_fu_1176_p2             |    xor   |      0|  0|   2|           1|           2|
    |tmp28_fu_1360_p2             |    xor   |      0|  0|   2|           1|           2|
    |tmp31_fu_1392_p2             |    xor   |      0|  0|   2|           1|           2|
    |tmp34_fu_1437_p2             |    xor   |      0|  0|   2|           1|           2|
    |tmp37_fu_1471_p2             |    xor   |      0|  0|   2|           1|           2|
    +-----------------------------+----------+-------+---+----+------------+------------+
    |Total                        |          |      5|  0| 557|         680|         552|
    +-----------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------+----+-----------+-----+-----------+
    |       Name       | LUT| Input Size| Bits| Total Bits|
    +------------------+----+-----------+-----+-----------+
    |ap_NS_fsm         |  10|         16|    1|         16|
    |input_r_address0  |  13|          6|   13|         78|
    |input_r_address1  |  13|          5|   13|         65|
    |m_reg_460         |   5|          2|    5|         10|
    |n_reg_415         |   6|          2|    6|         12|
    |phi_mul1_reg_482  |   9|          2|    9|         18|
    |phi_mul_reg_471   |   9|          2|    9|         18|
    |sum_reg_448       |  32|          2|   32|         64|
    |w_conv1_address0  |  13|          3|   13|         39|
    |w_conv1_address1  |  13|          3|   13|         39|
    |w_conv1_address2  |  13|          3|   13|         39|
    |w_conv2_address0  |  13|          3|   13|         39|
    |w_conv2_address1  |  13|          3|   13|         39|
    |w_conv2_address2  |  13|          3|   13|         39|
    |x_assign_reg_426  |   5|          2|    5|         10|
    |y_assign_reg_437  |   5|          2|    5|         10|
    +------------------+----+-----------+-----+-----------+
    |Total             | 185|         59|  176|        535|
    +------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------+----+----+-----+-----------+
    |             Name            | FF | LUT| Bits| Const Bits|
    +-----------------------------+----+----+-----+-----------+
    |I_cast5_reg_1570             |   6|   0|    9|          3|
    |I_cast7_reg_1590             |   6|   0|   13|          7|
    |N_cast_reg_1575              |   7|   0|    9|          2|
    |O_cast116_cast_reg_1560      |   5|   0|    9|          4|
    |O_cast117_cast_reg_1555      |   5|   0|   13|          8|
    |O_reg_1549                   |   5|   0|    5|          0|
    |ap_CS_fsm                    |  15|   0|   15|          0|
    |i_index_1_2_reg_1937         |  13|   0|   13|          0|
    |i_index_2_1_reg_1967         |  13|   0|   13|          0|
    |i_index_2_2_reg_1982         |  13|   0|   13|          0|
    |i_index_2_reg_1952           |  13|   0|   13|          0|
    |input_load_reg_1852          |   1|   0|    1|          0|
    |m_4_reg_1779                 |   5|   0|    5|          0|
    |m_reg_460                    |   5|   0|    5|          0|
    |mac_num_2_1_1_reg_1760       |   3|   0|    3|          0|
    |mac_num_2_2_2_cast_reg_1771  |   4|   0|   32|         28|
    |n_2_reg_1605                 |   6|   0|    6|          0|
    |n_cast1_reg_1597             |   6|   0|    9|          3|
    |n_reg_415                    |   6|   0|    6|          0|
    |next_mul2_reg_1789           |   9|   0|    9|          0|
    |next_mul_reg_1784            |   9|   0|    9|          0|
    |notlhs_i3_reg_1659           |   1|   0|    1|          0|
    |notlhs_i6_reg_1673           |   1|   0|    1|          0|
    |notlhs_i_reg_1645            |   1|   0|    1|          0|
    |o_index_reg_1766             |  13|   0|   13|          0|
    |one_out_2_0_2_reg_1902       |   2|   0|    2|          0|
    |one_out_3_0_1_reg_1897       |   2|   0|    2|          0|
    |one_out_3_1_1_reg_1997       |   3|   0|    3|          0|
    |one_out_3_2_reg_2053         |   3|   0|    3|          0|
    |phi_mul1_reg_482             |   9|   0|    9|          0|
    |phi_mul_reg_471              |   9|   0|    9|          0|
    |sel_tmp1_i1_reg_1718         |   1|   0|    1|          0|
    |sel_tmp1_i2_reg_1724         |   1|   0|    1|          0|
    |sel_tmp1_i3_reg_1730         |   1|   0|    1|          0|
    |sel_tmp1_i4_reg_1736         |   1|   0|    1|          0|
    |sel_tmp1_i5_reg_1742         |   1|   0|    1|          0|
    |sel_tmp1_i6_reg_1748         |   1|   0|    1|          0|
    |sel_tmp1_i7_reg_1754         |   1|   0|    1|          0|
    |sel_tmp1_i8_reg_1712         |   1|   0|    1|          0|
    |sel_tmp1_i_reg_1705          |   1|   0|    1|          0|
    |sel_tmp_i2_reg_1666          |   1|   0|    1|          0|
    |sel_tmp_i5_reg_1680          |   1|   0|    1|          0|
    |sel_tmp_i_reg_1652           |   1|   0|    1|          0|
    |sum_reg_448                  |  32|   0|   32|          0|
    |tmp5_reg_1700                |  13|   0|   13|          0|
    |tmp6_reg_1800                |   9|   0|    9|          0|
    |tmp7_0_1_reg_1828            |  13|   0|   13|          0|
    |tmp7_0_2_reg_1835            |  13|   0|   13|          0|
    |tmp7_reg_1806                |  13|   0|   13|          0|
    |tmp_14_reg_1610              |   9|   0|    9|          0|
    |tmp_16_reg_1794              |   9|   0|    9|          0|
    |tmp_17_reg_1842              |  13|   0|   13|          0|
    |tmp_20_reg_2068              |   4|   0|    4|          0|
    |tmp_23_reg_1813              |  13|   0|   64|         51|
    |tmp_30_reg_1565              |   6|   0|    6|          0|
    |tmp_51_1_cast1_reg_1631      |   5|   0|   13|          8|
    |tmp_51_2_cast1_reg_1638      |   5|   0|   13|          8|
    |tmp_i_reg_1580               |   5|   0|    5|          0|
    |w_conv1_load_5_reg_2008      |   1|   0|    1|          0|
    |w_conv1_load_6_reg_2023      |   1|   0|    1|          0|
    |w_conv1_load_7_reg_2033      |   1|   0|    1|          0|
    |w_conv1_load_8_reg_2043      |   1|   0|    1|          0|
    |w_conv2_load_5_reg_2013      |   1|   0|    1|          0|
    |w_conv2_load_6_reg_2028      |   1|   0|    1|          0|
    |w_conv2_load_7_reg_2038      |   1|   0|    1|          0|
    |w_conv2_load_8_reg_2048      |   1|   0|    1|          0|
    |x_assign_reg_426             |   5|   0|    5|          0|
    |x_cast_reg_1615              |   5|   0|   13|          8|
    |x_reg_1626                   |   5|   0|    5|          0|
    |y_assign_reg_437             |   5|   0|    5|          0|
    |y_cast_reg_1687              |   5|   0|    9|          4|
    |y_reg_1695                   |   5|   0|    5|          0|
    +-----------------------------+----+----+-----+-----------+
    |Total                        | 411|   0|  545|        134|
    +-----------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+----------------------+-----+-----+------------+--------------+--------------+
|ap_clk                |  in |    1| ap_ctrl_hs |   dut_conv   | return value |
|ap_rst                |  in |    1| ap_ctrl_hs |   dut_conv   | return value |
|ap_start              |  in |    1| ap_ctrl_hs |   dut_conv   | return value |
|ap_done               | out |    1| ap_ctrl_hs |   dut_conv   | return value |
|ap_idle               | out |    1| ap_ctrl_hs |   dut_conv   | return value |
|ap_ready              | out |    1| ap_ctrl_hs |   dut_conv   | return value |
|input_r_address0      | out |   13|  ap_memory |    input_r   |     array    |
|input_r_ce0           | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q0            |  in |    1|  ap_memory |    input_r   |     array    |
|input_r_address1      | out |   13|  ap_memory |    input_r   |     array    |
|input_r_ce1           | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q1            |  in |    1|  ap_memory |    input_r   |     array    |
|output_r_address0     | out |   13|  ap_memory |   output_r   |     array    |
|output_r_ce0          | out |    1|  ap_memory |   output_r   |     array    |
|output_r_we0          | out |    1|  ap_memory |   output_r   |     array    |
|output_r_d0           | out |    1|  ap_memory |   output_r   |     array    |
|threshold_V_address0  | out |   13|  ap_memory |  threshold_V |     array    |
|threshold_V_ce0       | out |    1|  ap_memory |  threshold_V |     array    |
|threshold_V_q0        |  in |    8|  ap_memory |  threshold_V |     array    |
|M                     |  in |    7|   ap_none  |       M      |    scalar    |
|N                     |  in |    7|   ap_none  |       N      |    scalar    |
|I                     |  in |    6|   ap_none  |       I      |    scalar    |
|L                     |  in |    1|   ap_none  |       L      |    scalar    |
+----------------------+-----+-----+------------+--------------+--------------+

