可供推廣之研發成果資料表 
■ 可申請專利  ■ 可技術移轉                                      日期：95 年 8 月 15 日 
國科會補助計畫 
計畫名稱：適用於 GF(P)和 GF(2m)兩種領域之乘法統一硬體架構
及其 FPGA 實現 
計畫主持人：邱綺文 
計畫編號：NSC 94－2213－E－231－021－ 
學門領域：計算機系統架構 
技術/創作名稱 適用於 GF(P)和 GF(2
m)兩種領域之乘法統一硬體架構 
發明人/創作人 邱綺文 
中文： 
利用數位簽章演算法（DSA）和 RSA 公開金鑰密碼系統來保證
交易的安全是非常重要的。但是為了符合消費者超薄短小需求，行
動電話和 PDA 等行動平台的計算資源相當有限，所以對硬體需求
遠較 RSA 為小之橢圓曲線密碼系統（elliptic curve cryptosystem）
將極為適合行動電子商務。橢圓曲線密碼系統的核心運算包含有限
場(GF(2m))乘法運算和整數場(GF(P))乘法運算。如果能夠整合這兩
種乘法運算在同一硬體平台上，那麼對行動電話或 PDA 等行動平
台執行電子商務將是非常實用且有幫助的。 
從 2000 年開始就陸續有專家學者對這個問題提出統一之硬體架
構，大部份的做法是利用蒙哥馬利乘法演算法(Montgomery 
multiplication algorithm) 來整合整數場及有限場模式乘法。蒙哥馬
利乘法演算法的最大優點是在模式乘法過程中不需要除法的動
作，所以可加快乘法動作。但是它的主要缺點是(1)有些值需要事先
算好及(2)計算前和計算後都需要轉換動作。因此為了克服蒙哥馬
利乘法演算法的缺點，我們導出新的乘法演算法，可以適合整數場
(GF(P))和有限場(GF(2m))的乘法，並進一步設計出統一之硬體架構
來實現這兩種乘法。另外，這個硬體架構具有低成本、構造簡單、
規則、和模組化等優點，利於 VLSI 晶片的實現。 
技術說明 
英文： 
The digital signature algorithm (DSA) and the RSA public-key 
cryptosystem are employed to secure electronic transaction for 
authenticity, integrity, privacy, and security. However, existing DSA 
and RSA require many hundred bits such as 512 bits or more and then 
are not suitable for cell phones or PDAs. To overcome this problem, 
Elliptic curve cryptosystem which needs only at most 20% bit length 
of RSA is available for M-commerce. The major computations of 
Elliptic curve cryptosystem are integer modular multiplication in 
GF(P) and finite field multiplication in GF(2m). An unified multiplier 
for both GF(P) and GF(2m) fields becomes important for cell phones 
and PDAs. 
附件二 
一、 中文摘要 
因為行動電話的普及，結合無線通訊與網際網路的行動網路（Mobile Internet）服務已成
為國內外業者最被看好的重點產業之一，所以行動電子商務（M-Commerce）將成為下一波
的明星產業。行動電子商務能夠提供服務相當廣泛如電子郵件收發服務、簡訊收發服務、
娛樂服務、資料查詢服務、和商業服務等。行動電子商務能夠成功的關鍵在於電子商務交
易是否安全。因此利用數位簽章演算法（DSA）和 RSA 公開金鑰密碼系統來保證交易的安
全是非常重要的。但是為了符合消費者超薄短小需求，行動電話和 PDA 等行動平台的計算
資源相當有限，所以對硬體需求遠較 RSA 為小之橢圓曲線密碼系統（elliptic curve 
cryptosystem）將極為適合行動電子商務。橢圓曲線密碼系統的核心運算包含有限場(GF(2m))
乘法運算和整數場(GF(P))乘法運算。如果能夠整合這兩種乘法運算在同一硬體平台上，那
麼對行動電話或 PDA 等行動平台執行電子商務將是非常實用且有幫助的。 
從 2000 年開始就陸續有專家學者對這個問題提出統一之硬體架構，大部份的做法是利用
蒙哥馬利乘法演算法(Montgomery multiplication algorithm) 來整合整數場及有限場模式乘
法。蒙哥馬利乘法演算法是蒙哥馬利在 1985 年針對整數模式乘法運算(Integer modular 
multiplication)提出的新演算法，後來有學者發現蒙哥馬利乘法演算法也適用於有限場乘
法，所以再後來，既然蒙哥馬利乘法演算法適用於整數場(GF(P))和有限場(GF(2m))，那麼
就可以導出統一之硬體架構給整數場和有限場乘法使用。蒙哥馬利乘法演算法的最大優點
是在模式乘法過程中不需要除法的動作，所以可加快乘法動作。但是它的主要缺點是(1)有
些值需要事先算好及(2)計算前和計算後都需要轉換動作。因此為了克服蒙哥馬利乘法演算
法的缺點，我們將排除蒙哥馬利乘法演算法的做法，希望導出新的乘法演算法，可以適合
整數場(GF(P))和有限場(GF(2m))的乘法，並進一步設計出統一之硬體架構來實現這兩種乘
法。另外，這個硬體架構也必須具有低成本、構造簡單、規則、和模組化等優點，以利於
VLSI 晶片的實現。 
 
關鍵詞：電子商務、公開金鑰密碼系統、數位簽章、有限場數學、乘法、橢圓曲線密碼系
統 
 
二、 英文摘要 
 
  Due to the popularity of cell phones and PDAs, the services on mobile internet which 
integrates wireless communication and internet technologies will become one of the most 
valuable industries. Thus, M-commerce will be the most popular service in the world. 
M-commerce can provide services such as E-mail, short message, entertainment, data searching, 
and business services. The success of M-commerce is dependent on the security of E-commerce. 
The digital signature algorithm (DSA) and the RSA public-key cryptosystem are employed to 
secure electronic transaction for authenticity, integrity, privacy, and security. However, existing 
DSA and RSA require many hundred bits such as 512 bits or more and then are not suitable for 
cell phones or PDAs. To overcome this problem, Elliptic curve cryptosystem which needs only 
at most 20% bit length of RSA is available for M-commerce. The major computations of Elliptic 
curve cryptosystem are integer modular multiplication in GF(P) and finite field multiplication in 
GF(2m). An unified multiplier for both GF(P) and GF(2m) fields becomes important for cell 
phones and PDAs. 
  From 2000, few researchers presented unified hardware structures for multiplications in GF(P) 
cryptosystem， ECC）。由於橢圓曲線密碼系統的金鑰長度遠較 RSA 等其他公開金鑰密碼
系統為小就可以達到相同的安全強度，使得橢圓曲線密碼系統非常適合在行動電話等資源
有限下使用。也因此橢圓曲線密碼系統是新一代最具潛力的密碼學演算法，且近年來已被
廣泛地制訂於國際標準如 FIPS 186-2I [6]、ANSI X9.62 [7]、IEEE P1363 [8]等。橢圓曲線密
碼系統執行速度快慢的關鍵是在乘法的效率上，乘法演算法的效率又跟選取的場有關，有
限場(Finite fields, Galois field) [9]是目前使用最有效率的場。 
  在 2000 年，E. Savaş 等學者們 [10] 發表第一篇有關適合整數場及有限場模式乘法的統
一硬體架構，Savaş利用蒙哥馬利乘法演算法(Montgomery multiplication algorithm) [11] 來
整合整數場及有限場模式乘法。蒙哥馬利乘法(Montgomery multiplication)是由 Montgomery 
[11]於 1985 年針對整數模式乘法運算(Integer modular multiplication)提出的新演算法，蒙哥
馬利乘法最大的貢獻是在乘法過程中去掉除法的動作，也就是說免除模式運算(modulation)
動作，來加快乘法運算動作。Savaş [10]利用管線型(pipeline)架構來達到任何位元長度的數
都可以執行。但是，這個硬體架構的兩個缺點是(1)必須事先計算某些常數值及(2)數值運
算前和運算後結果需要進一步的轉換動作。所以蒙哥馬利的乘法適合用在內部需要長串乘
法運算如指數運算(可利用 binary method [12]分解成一長串的乘法及平方動作)、乘法反元
素(可利用 Fermat [13]反覆乘法-平方求得，即 121 2221 *...** −=− mAAAA )、及除法(可分解成
被除數和除數之乘法反元素相乘，即 B/A=B*A-1)等。如果不需要連串的乘法則蒙哥馬利乘
法就無法發揮它的優點，使得效率打折。Goodman 和 Chandrakasan [14]也利用蒙哥馬利乘
法演算法的原理及 FPGA (Field Programmable Logic Array)晶片來實現整數場及有限場模式
乘法的統一硬體架構處理器。為了克服蒙哥馬利乘法演算法用在整數場及有限場模式乘法
的統一硬體架構的問題，Großschädl [15] 利用位元串聯方式來實現此統一硬體架構。只是
雖然 Großschädl 解決了蒙哥馬利乘法演算法的缺點，但是也因為它利用位元串聯方式，需
要做模式除法及表示法轉換動作，使得它的效率非常差。用在講求速度的公開金鑰密碼系
統上更是致命的缺點。 Wolkerstorfer [16] 使用多餘數字表示法 (Redundant number 
representation) [17] 發展整數場及有限場模式乘法的統一硬體架構，並利用內嵌式模式運算
(modular reduction)來做高速反覆式乘法及加法。Savaş， Tenca，. Çiftçibasi，和 Koç [18] 在
2004 年又利用蒙哥馬利乘法演算法來做整數場及有限場模式乘法的統一硬體，裡面增加了
可彈性調整位元大小及增快處理速度等兩項優點。Satoh 和 Takano [19]則利用蒙哥馬利乘
法演算法及 Wallace tree 結構來加快處理速度。本計畫則希望能夠結合上述之優點，避開缺
點，設計出具有低成本、構造簡單、規則、和模組化等特性，容易利用 VLSI 晶片實現的
整數場及有限場模式乘法的統一硬體架構。有別於之前大部份架構使用的蒙哥馬利乘法演
算法，我們的架構將會排除蒙哥馬利乘法演算法，利用全新的概念來設計。 
 
四、 研究目的 
 
  橢圓曲線密碼系統很適合在計算資源有限的平台如行動電話或 PDA 上應用。橢圓曲線密
碼系統的核心運算為乘法運算，使用到的乘法運算包括兩類，第一類為有限場(GF(2m))乘法
運算，第二類為整數場(GF(P))乘法運算。但是，就如前所述，行動電話或 PDA 等行動平台
計算能量極為有限，要同時承擔兩種運算的成本恐無法負擔，因此，若能設計一種硬體電
路，可提供有限場及整數場的乘法運算。那麼在行動電話或 PDA 等的行動平台將是非常實
用及需要的。 
本計畫則希望能夠設計出具有低成本、構造簡單、規則、和模組化等特性，容易利用 VLSI
( )
( )
( )
( )
( ) and ,2]1[...2]1[2]1[]1[
2]0[...2]0[2]0[]0[
2...222
22...222
2...222
2
1
1
2
2
1
101
1
2
2
1
1
011
1
2
3
2
2
1
1
011
1
1
2
3
2
2
1
1
01
1
1
2
2
1
10
1
1
1
1
−
−
−
−−
−
−−
−
−
−
−
−
++++=
++++=
+++++=
+++++=
++++=
m
m
m
mm
m
mm
m
m
m
m
m
m
DDDDa
DDDDa
bbbbba
bbbbba
bbbba
Ba
 
 
( )
( )
( )
( )
( )
( ).2]2[...2]2[2]2[2]2[]2[
2]1[...2]1[2]1[2]1[]1[
2]1[2]1[...2]1[2]1[2]1[
2]1[...2]1[2]1[]1[2
22
2...222
2
1
1
3
3
2
2
1
102
1
2
3
2
2
1
1
012
1
1
2
3
2
2
1
1
02
1
1
2
2
1
102
1
2
1
1
2
2
1
10
2
2
2
2
−
−
−
−−
−
−
−
−
−
−
−
+++++=
+++++=
+++++=
++++=
=
++++=
m
m
m
mm
m
m
m
m
m
m
m
m
DDDDDa
DDDDDa
DDDDDa
DDDDa
Ba
bbbba
Ba
 
As a summary,  1-mi0for   2 ≤≤Ba ii is given by 
( ).2][...2][2][][
2
1
1
2
2
1
10
−
−
++++= mmi
i
i
iDiDiDiDa
Ba
 
  The product Q is derived as follows: 
∑
−
=
−
−
=
≤≤
++++=
1
0
1
1
2
210
].[
,10for  where
,2...22
m
j
iji
m
m
jDaq
m-i
qqqqQ
                   (3) 
Another shift register E is used for the operand A. The shift register E consists of m flip-flops, 
E0, E1, …, Em-1, and let Ei[t] denote the content of the bit Ei after t clock cycles. The shift register 
E performs the following function: 
 ].[]1[
 and ],[]1[
2,-mt0 and 1-mi1for 
1
01
tEtE
tEtE
ii
m
=+
=+
≤≤≤≤
−
−
 
The shift register E is firstly loaded in parallel with the following initial values, 
1.-mi0for  ,]0[ ≤≤= ii aE  
Instead of ai by Ei[t], the above Eq.(3) is given by 
∑
∑
−
=
−
=
=
=
1
0
0
1
0
].[][
,2
m
j
ii
m
i
i
i
jDjEq
where
qQ
                                  (4) 
  The major drawback of such summation is their carry propagation. Furthermore, it is a very 
serious problem for a long modulus such as more than 512 bits in cryptography application. To 
study. Thus, any elements A and B in GF(2k) can be represented as 
....
,...
1
1
2
210
1
1
2
210
k
k
k
k
k
k
k
k
bbbbbB
aaaaaA
αααα
αααα
+++++=
+++++=
−
−
−
−
 
The following important properties of an irreducible AOP P(x) are hold: 
(1) ,0...1 132 =++++++ − kk ααααα  
(2) .11 =+kα  
The basis conversion from the polynomial basis ψ  to the extended polynomial basis ψ* is 
easily extended by filling the coefficient of kα  with 0. For example, any element A is 
represented in both original polynomial basis and extended polynomial basis as  
( )
.0  where
 ), basis extended (in the   ...   
  basis in the   ...
*1
1
3
3
2
210
1
1
3
3
2
210
=
++++++=
+++++=
−
−
−
−
k
k
k
k
k
k
k
a
aaaaaa
aaaaaA
ψααααα
ψαααα
 
  The product Q of A and B is computed as 
( )
....
...
1
1
2
2
1
1
0
0
1
1
2
2
1
1
0
0
BaBaBaBaBa
Baaaaa
AB
Q
k
k
k
k
k
k
k
k
ααααα
ααααα
+++++=
+++++=
=
−
−
−
−
                (5) 
Both shift registers, D and E, which each consists of k+1 flip-flops perform the following 
functions: 
 ].[]1[
 ],[]1[
, ][]1[
],[]1[
,1 1,-ti,0 
1
0
1
0
tEtE
tEtE
tDtD
tDtD
kjkfor
jj
m
ii
k
=+
=+
=+
=+
≤≤≤≤
−
+  
Both shift registers, D and E, are loaded with the following initial values: 
.0]0[ and  ,]0[
,0]0[ and ,  ]0[
1,-i0 
==
==
≤≤
kii
kii
EaE
DbD
kfor
 
 
According to Horner’s rule, each term in Eq.(5) is separately computed as, 
( )....2211000
0
0
k
kbbbba
Ba
αααα
α
++++=
 
Using Ei and Di notations, the above equation is rewritten as 
( ).]0[...]0[]0[]0[]0[ 2211000
0
0
k
kDDDDE
Ba
αααα
α
++++=
 
  
 
 
 
 
 
 
 
 
 
 
3. The Unified dual-field multiplier for prime and finite fields 
  Since the multiplication algorithms for prime fields GF(P) and finite fields GF(2k) are almost 
identical if P and k are equal to 2m-1 and m-1, respectively, and the AOP is used for generating 
polynomial in GF(2k). An m-bit multiplier is termed scalable if it can be used for operands of any 
size smaller than or equal to m. The proposed scalable multiplier for both fields is shown in Fig.5. 
The circuit for cell U is depicted in Fig.6. The function unit MUX provides the scalable capability. 
If the select input Vi is the logical value 1, then the upper input is as the output of the 
corresponding MUX. Otherwise, the lower input is as the output of the corresponding MUX. If 
(m-i)×(m-i) multiplication is on duty, thus the select signals Vs are set with the following values: 
 



≤≤≠
=
=
− 1.-mj1 and ij if 0
i,j if  1
jmV  
Let the control signal Fs be the logical value 0 to inhibit the carry propagation in finite fields, and 
be 1 to enable the carry propagation in prime fields. The output S (=s0s1…sm-1) is the final result 
for the binary extension fields. In the prime fields, the output Q (=q0q1…qm-1) is the final result. 
The proposed scalable dual-field multiplier is also useful for operands of size larger than m by 
only some minor modification. The feedback lines such as Dm-1 are broken and are as output pins 
of the module. Many such modules are serialized for operands of any size larger than m. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
FF 
Figure 4. The detailed circuit of the cell Ui in Fig.3 
Em-1 
E0 
E1 
E2 
D0 D1 D2 Dm-1 
U0 U1 U2 Um-1 
FF m-bit Carry-Propagation Adder 
s0 s1 s2 sm-1 c0 c1 c2 cm-1 
q0 q1 q2 qm-1 
Figure 5. The proposed scalable dual-field multiplier. 
M
U
X
 
Fs 
Vm-1 Vm-2 Vm-(m-1) 
M
U
X
 
M
U
X
 
 Table 1 
Comparison of various dual-field multipliers 
Items Großschädl[15] Savas et al.[18] Fig.5 
structure Sequential bit-parallel Sequential Bit-serial Sequential 
bit-parallel 
scalable nm (n≥1, integer) nm (n≥1, integer) ≤m 
GF(P) 2.5m clock cycles 2m+2 2m Critical 
path 
delay 
GF(2m) m clock cycles m+2 m 
Propagation 
delay per clock 
cycle 
4TX+2TL 
(≅12TA) 
2TM+5TX+2TL 
(≅18TA) 
TM+2TX+TA
+TL 
(≅9TA) 
#AND2 0 3m+8 2m 
#XOR2 0 4m+5 0 
#AND3 0 4m 0 
#OR3 0 m 0 
#MUX 0 m+1 m-1 
#FA 3m+2 0 2m 
Space 
com- 
plexity 
#FF 6m+4 6m+5 4m+1 
#Transistors 114m+76 114m+30 94m 
Selection of 
generating 
polynomial in 
GF(2m) 
Any polynomial of 
degree m 
Any polynomial of 
degree m 
AOP of 
degree m-1 
 
參考文獻： 
[1] “Proposed Federal Information Processing Standard for Digital Signature Standard (DSS),” 
Federal Register, Vol.56, No.169, pp.42980-42982, Aug.30, 1991. 
[2] “The Digital Signature Standard Proposed by NIST,” Communications of ACM, Vol.35, No.7, 
pp.36-40, July 1992. 
[3] R. Rivest, A. Shamir, and L. Adleman, “A method for obtaining digital signatures and publ為
-key cryptosystems,” Communications of the ACM, Vol.21, No.2, Feb.1978, pp.120-126. 
[4] V.S. Miller, “Use of Elliptic Curves in Cryptography,” Advances in Cryptology - CRYPTO 
'85 Proceedings, pp. 417-429, Springer Verlag, 1986. 
[5] N. Koblitz, “Elliptic Curve Cryptosystems,” Mathematics of  Computation, Vol. 48, No. 177, 
pp. 203-209, 1987. 
[6] National Institute of Standards and Technology, Digital Signature Standard, FIPS Publication 
186-2, Feb. 2000. 
[7] ANSI X9.62, Public Key Cryptography for the Financial Services Industry: The Elliptic 
Curve Digital Signature Algorithm (ECDSA), ANSI standard, 2001. 
[8] Standard Specifications for Public Key Cryptography—Draft 13, IEEE P1363, Nov. 1999. 
