Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Thu Jan 13 17:40:42 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/stereovision2_submodules/my_fir_f2/post_route_timing.rpt
| Design       : my_fir_f2
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
n_delay_reg6_reg[4]/C          dout_reg/PCIN[0]               1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[10]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[11]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[12]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[13]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[14]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[15]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[16]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[17]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[18]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[19]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[1]               1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[20]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[21]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[22]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[23]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[24]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[25]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[26]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[27]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[28]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[29]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[2]               1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[30]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[31]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[32]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[33]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[34]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[35]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[36]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[37]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[38]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[39]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[3]               1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[40]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[41]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[42]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[43]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[44]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[45]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[46]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[47]              1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[4]               1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[5]               1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[6]               1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[7]               1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[8]               1.196         
n_delay_reg6_reg[4]/C          dout_reg/PCIN[9]               1.196         
n_delay_reg1_reg[7]/C          dout0__1/A[7]                  8.498         
n_delay_reg1_reg[4]/C          dout0__1/A[4]                  8.695         
n_delay_reg1_reg[2]/C          dout0__1/A[2]                  8.744         
n_delay_reg2_reg[7]/C          dout0__0/A[7]                  8.760         
n_delay_reg3_reg[11]/C         dout0/A[11]                    8.780         
n_delay_reg3_reg[9]/C          dout0/A[9]                     8.785         
n_delay_reg2_reg[14]/C         dout0__0/A[14]                 8.785         
n_delay_reg1_reg[13]/C         dout0__1/A[13]                 8.788         
n_delay_reg2_reg[4]/C          dout0__0/A[4]                  8.789         
n_delay_reg2_reg[11]/C         dout0__0/A[11]                 8.792         
n_delay_reg5_reg[0]_srl2/CLK   n_delay_reg6_reg[0]/D          8.792         
n_delay_reg5_reg[8]_srl2/CLK   n_delay_reg6_reg[8]/D          8.792         
n_delay_reg3_reg[9]/C          n_delay_reg5_reg[9]_srl2/D     8.804         
n_delay_reg1_reg[8]/C          dout0__1/A[8]                  8.805         
n_delay_reg5_reg[1]_srl2/CLK   n_delay_reg6_reg[1]/D          8.807         
n_delay_reg5_reg[9]_srl2/CLK   n_delay_reg6_reg[9]/D          8.807         
n_delay_reg1_reg[1]/C          dout0__1/A[1]                  8.809         
n_delay_reg1_reg[5]/C          dout0__1/A[5]                  8.810         
n_delay_reg1_reg[6]/C          dout0__1/A[6]                  8.811         
n_delay_reg5_reg[11]_srl2/CLK  n_delay_reg6_reg[11]/D         8.811         
n_delay_reg5_reg[3]_srl2/CLK   n_delay_reg6_reg[3]/D          8.811         
n_delay_reg5_reg[10]_srl2/CLK  n_delay_reg6_reg[10]/D         8.813         
n_delay_reg5_reg[2]_srl2/CLK   n_delay_reg6_reg[2]/D          8.813         
n_delay_reg5_reg[15]_srl2/CLK  n_delay_reg6_reg[15]/D         8.820         
n_delay_reg5_reg[7]_srl2/CLK   n_delay_reg6_reg[7]/D          8.820         
n_delay_reg5_reg[13]_srl2/CLK  n_delay_reg6_reg[13]/D         8.826         
n_delay_reg5_reg[5]_srl2/CLK   n_delay_reg6_reg[5]/D          8.826         
n_delay_reg5_reg[14]_srl2/CLK  n_delay_reg6_reg[14]/D         8.834         
n_delay_reg5_reg[6]_srl2/CLK   n_delay_reg6_reg[6]/D          8.834         
n_delay_reg5_reg[12]_srl2/CLK  n_delay_reg6_reg[12]/D         8.835         
n_delay_reg5_reg[4]_srl2/CLK   n_delay_reg6_reg[4]/D          8.835         
n_delay_reg1_reg[14]/C         dout0__1/A[14]                 8.855         
n_delay_reg1_reg[0]/C          dout0__1/A[0]                  8.858         
n_delay_reg1_reg[12]/C         dout0__1/A[12]                 8.865         
n_delay_reg1_reg[9]/C          dout0__1/A[9]                  8.868         
n_delay_reg2_reg[1]/C          dout0__0/A[1]                  8.871         
n_delay_reg2_reg[10]/C         dout0__0/A[10]                 8.876         
n_delay_reg1_reg[11]/C         dout0__1/A[11]                 8.877         
n_delay_reg3_reg[14]/C         dout0/A[14]                    8.881         
n_delay_reg2_reg[12]/C         dout0__0/A[12]                 8.917         
n_delay_reg1_reg[15]/C         dout0__1/A[15]                 8.936         
n_delay_reg1_reg[10]/C         dout0__1/A[10]                 8.943         
n_delay_reg2_reg[5]/C          dout0__0/A[5]                  8.949         
n_delay_reg1_reg[3]/C          dout0__1/A[3]                  8.953         
n_delay_reg3_reg[8]/C          dout0/A[8]                     8.953         
n_delay_reg3_reg[1]/C          dout0/A[1]                     8.956         
n_delay_reg2_reg[3]/C          dout0__0/A[3]                  8.957         
n_delay_reg2_reg[8]/C          dout0__0/A[8]                  8.957         
n_delay_reg3_reg[7]/C          dout0/A[7]                     8.958         
n_delay_reg3_reg[2]/C          dout0/A[2]                     8.959         
n_delay_reg3_reg[0]/C          dout0/A[0]                     8.962         
n_delay_reg2_reg[12]/C         n_delay_reg3_reg[12]/D         8.963         



