[Inputs]
CLK
[Outputs]
PHI1
PHI2
[BiDir]
[ATTRIBUTES]
VeriModel clock_generator

