# â±ï¸ Signalmodell for VM8

Dette notatet forklarer hvordan vi modellerer klokkesignal og hvordan komponenter mÃ¥ler og tolker det i vÃ¥rt virtuelle maskinprosjekt.

## ðŸ’¡ Digital klokke med abstrakt grensesnitt

I stedet for Ã¥ bruke rÃ¥ boolske verdier direkte, benytter vi metoder som:

- `isHigh()` â€” returnerer true hvis signalet er hÃ¸yt
- `isLow()` â€” returnerer true hvis signalet er lavt
- `isRisingEdge()` â€” detekterer overgang fra LOW â†’ HIGH
- `isFallingEdge()` â€” detekterer overgang fra HIGH â†’ LOW

Fordelene med dette er:
- Vi kan enkelt endre implementasjonen bak uten Ã¥ endre klientkode
- Vi kan senere bytte fra bool â†’ spenning â†’ analog simulering
- Vi fÃ¥r et ryddig og intuitivt grensesnitt mot klokke og kontrollsignaler

## ðŸ”Œ Fremtidige utvidelser

Vi kan gjÃ¸re modellen mer realistisk ved Ã¥:
- Bruke `double voltage` i stedet for `bool state`
- Definere terskelverdier for HIGH og LOW (f.eks. 0.8V / 2.0V)
- Simulere stÃ¸y, jitter eller forsinkelse i signalet
- La komponenter mÃ¥le **tid over terskel**: f.eks. `hasBeenHighFor(ms)`

Eksempel:

```cpp
bool Clock::isHigh() const {
    return voltage > 4.0;
}
