# Verilog Hardware Design on Vivado 🚀  

## Giới thiệu  
Đây là repository dùng để lưu trữ và học tập về thiết kế vi mạch bằng ngôn ngữ Verilog trên Vivado. Mục tiêu là thực hành từ các thiết kế cơ bản đến các dự án phức tạp hơn, đồng thời tìm hiểu về FPGA và công cụ Xilinx Vivado.  

## Mục tiêu  
- Hiểu cơ bản về Verilog và thiết kế phần cứng.  
- Thực hành viết code Verilog trên Vivado.  
- Xây dựng các module cơ bản như bộ đếm, bộ dịch, FSM, v.v.  
- Mô phỏng và kiểm tra thiết kế bằng testbench.  
- Triển khai và kiểm thử trên FPGA thực tế.  

## Công cụ sử dụng  
- **Vivado**: IDE chính để thiết kế và mô phỏng.  
- **ModelSim** (tuỳ chọn): Dùng để mô phỏng nâng cao.  
- **GitHub**: Quản lý mã nguồn và tài liệu học tập.  

## Cách bắt đầu  
1. **Cài đặt Xilinx Vivado**  
   - Tải và cài đặt từ [Xilinx](https://www.xilinx.com/products/design-tools/vivado.html).  
2. **Clone repository này:**  
   ```sh
   git clone https://github.com/yourusername/your-repo.git

