# EDA設計検証入門（Verification Basics）

本ドキュメントでは、デジタル・アナログ回路設計における検証（Verification）の基本概念と、代表的な手法およびEDAツールを解説します。

---

## 1. 設計検証の目的

- 設計仕様通りに動作しているか確認  
- バグや設計ミスを早期発見し修正  
- 開発コストとリスクを低減  

---

## 2. 検証手法の種類

| 手法             | 概要                                       | 主な対象                     |
|------------------|--------------------------------------------|------------------------------|
| シミュレーション   | 動作を時系列で模擬し期待動作と比較         | デジタル・アナログ両方      |
| フォーマル検証     | 数学的手法で論理的整合性を証明             | 主にデジタル回路            |
| エミュレーション   | ハードウェアで実際に動作させて検証         | 大規模デジタル回路          |
| 物理検証（DRC/LVS）| レイアウトが設計ルール・回路図と一致するか確認 | レイアウト設計               |

---

## 3. デジタル設計の代表的検証技術

- **RTLシミュレーション**  
  設計記述言語（Verilog/VHDL）で書かれた回路をシミュレータで動作検証  
- **コーディングスタイルチェック**  
  設計ルール違反を検出し品質向上  
- **カバレッジ解析**  
  テスト網羅性の評価（ステートカバレッジ、ブランチカバレッジなど）  
- **フォーマル検証**  
  論理合成後の回路の等価性証明や安全性検証  

---

## 4. アナログ設計の検証ポイント

- **回路シミュレーション**（DC、AC、トランジェント解析）  
- **ノイズ・ばらつき評価**  
- **モンテカルロ解析**による製造ばらつきの影響評価  
- **DRC/LVS**による物理検証  

---

## 5. 代表的EDA検証ツール

| ツール名          | 用途                         | 備考                           |
|-------------------|------------------------------|--------------------------------|
| ModelSim / Questa  | RTLシミュレーション           | Mentor Graphics製               |
| Synopsys VCS       | 高性能デジタルシミュレーション | 大規模設計向け                  |
| JasperGold         | フォーマル検証                 | Synopsys製                     |
| Cadence Xcelium    | マルチテクノロジシミュレーション | デジタル・アナログ混在対応     |
| Calibre            | DRC / LVS                     | Mentor Graphics製               |

---

## 6. 検証自動化とスクリプティング

- テストベンチ自動生成  
- シミュレーションバッチ実行スクリプト  
- 結果の自動解析・レポート作成  

---

## 7. まとめ

設計検証は製品品質と開発効率に直結します。  
ツールや手法の理解を深め、適切に組み合わせることが重要です。

---

## 参考リンク

- Synopsys Verification Portal: https://www.synopsys.com/verification.html  
- Mentor Graphics Verification: https://www.mentor.com/verification/  
- Cadence Verification Solutions: https://www.cadence.com/en_US/home/tools/system-design-and-verification/verification.html  
