TimeQuest Timing Analyzer report for sram
Thu Jul 05 12:10:02 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'clock'
 30. Fast Model Hold: 'clock'
 31. Fast Model Minimum Pulse Width: 'clock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sram                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 1443.0 MHz ; 380.08 MHz      ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.307 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.631 ; -5.297                ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.307 ; write_enable~reg0  ; write_enable~reg0  ; clock        ; clock       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; output_enable~reg0 ; output_enable~reg0 ; clock        ; clock       ; 1.000        ; 0.000      ; 0.731      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                              ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; write_enable~reg0  ; write_enable~reg0  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; output_enable~reg0 ; output_enable~reg0 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock ; Rise       ; clock                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; chip_enable~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; chip_enable~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; output_enable~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; output_enable~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; write_enable~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; write_enable~reg0      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; chip_enable~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; chip_enable~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output_enable~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output_enable~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; write_enable~reg0|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; write_enable~reg0|clk  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; output_enable_user ; clock      ; 5.146 ; 5.146 ; Rise       ; clock           ;
; write_enable_user  ; clock      ; 4.756 ; 4.756 ; Rise       ; clock           ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; output_enable_user ; clock      ; -4.868 ; -4.868 ; Rise       ; clock           ;
; write_enable_user  ; clock      ; -4.506 ; -4.506 ; Rise       ; clock           ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; address_7_segm[*]       ; clock      ; 9.818  ; 9.818  ; Rise       ; clock           ;
;  address_7_segm[0]      ; clock      ; 9.818  ; 9.818  ; Rise       ; clock           ;
;  address_7_segm[1]      ; clock      ; 9.487  ; 9.487  ; Rise       ; clock           ;
;  address_7_segm[2]      ; clock      ; 9.101  ; 9.101  ; Rise       ; clock           ;
;  address_7_segm[3]      ; clock      ; 8.794  ; 8.794  ; Rise       ; clock           ;
;  address_7_segm[4]      ; clock      ; 9.648  ; 9.648  ; Rise       ; clock           ;
;  address_7_segm[5]      ; clock      ; 9.640  ; 9.640  ; Rise       ; clock           ;
;  address_7_segm[6]      ; clock      ; 9.131  ; 9.131  ; Rise       ; clock           ;
; address_to_display[*]   ; clock      ; 10.610 ; 10.610 ; Rise       ; clock           ;
;  address_to_display[0]  ; clock      ; 7.955  ; 7.955  ; Rise       ; clock           ;
;  address_to_display[1]  ; clock      ; 7.618  ; 7.618  ; Rise       ; clock           ;
;  address_to_display[2]  ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  address_to_display[3]  ; clock      ; 7.577  ; 7.577  ; Rise       ; clock           ;
;  address_to_display[4]  ; clock      ; 10.251 ; 10.251 ; Rise       ; clock           ;
;  address_to_display[5]  ; clock      ; 9.570  ; 9.570  ; Rise       ; clock           ;
;  address_to_display[6]  ; clock      ; 10.251 ; 10.251 ; Rise       ; clock           ;
;  address_to_display[7]  ; clock      ; 9.548  ; 9.548  ; Rise       ; clock           ;
;  address_to_display[8]  ; clock      ; 9.878  ; 9.878  ; Rise       ; clock           ;
;  address_to_display[9]  ; clock      ; 9.850  ; 9.850  ; Rise       ; clock           ;
;  address_to_display[10] ; clock      ; 9.862  ; 9.862  ; Rise       ; clock           ;
;  address_to_display[11] ; clock      ; 10.610 ; 10.610 ; Rise       ; clock           ;
;  address_to_display[12] ; clock      ; 9.548  ; 9.548  ; Rise       ; clock           ;
;  address_to_display[13] ; clock      ; 9.570  ; 9.570  ; Rise       ; clock           ;
;  address_to_display[14] ; clock      ; 10.297 ; 10.297 ; Rise       ; clock           ;
;  address_to_display[15] ; clock      ; 9.892  ; 9.892  ; Rise       ; clock           ;
;  address_to_display[16] ; clock      ; 9.880  ; 9.880  ; Rise       ; clock           ;
;  address_to_display[17] ; clock      ; 9.850  ; 9.850  ; Rise       ; clock           ;
; chip_enable             ; clock      ; 8.085  ; 8.085  ; Rise       ; clock           ;
; data_out_7_segm[*]      ; clock      ; 9.585  ; 9.585  ; Rise       ; clock           ;
;  data_out_7_segm[0]     ; clock      ; 9.582  ; 9.582  ; Rise       ; clock           ;
;  data_out_7_segm[1]     ; clock      ; 9.585  ; 9.585  ; Rise       ; clock           ;
;  data_out_7_segm[2]     ; clock      ; 9.548  ; 9.548  ; Rise       ; clock           ;
;  data_out_7_segm[3]     ; clock      ; 9.151  ; 9.151  ; Rise       ; clock           ;
;  data_out_7_segm[4]     ; clock      ; 9.536  ; 9.536  ; Rise       ; clock           ;
;  data_out_7_segm[5]     ; clock      ; 9.536  ; 9.536  ; Rise       ; clock           ;
;  data_out_7_segm[6]     ; clock      ; 9.184  ; 9.184  ; Rise       ; clock           ;
; data_to_display[*]      ; clock      ; 10.635 ; 10.635 ; Rise       ; clock           ;
;  data_to_display[4]     ; clock      ; 10.635 ; 10.635 ; Rise       ; clock           ;
;  data_to_display[5]     ; clock      ; 10.273 ; 10.273 ; Rise       ; clock           ;
;  data_to_display[6]     ; clock      ; 9.570  ; 9.570  ; Rise       ; clock           ;
;  data_to_display[7]     ; clock      ; 10.273 ; 10.273 ; Rise       ; clock           ;
;  data_to_display[8]     ; clock      ; 9.548  ; 9.548  ; Rise       ; clock           ;
;  data_to_display[9]     ; clock      ; 10.605 ; 10.605 ; Rise       ; clock           ;
;  data_to_display[10]    ; clock      ; 10.231 ; 10.231 ; Rise       ; clock           ;
;  data_to_display[11]    ; clock      ; 9.892  ; 9.892  ; Rise       ; clock           ;
;  data_to_display[12]    ; clock      ; 9.880  ; 9.880  ; Rise       ; clock           ;
;  data_to_display[13]    ; clock      ; 9.878  ; 9.878  ; Rise       ; clock           ;
;  data_to_display[14]    ; clock      ; 10.590 ; 10.590 ; Rise       ; clock           ;
;  data_to_display[15]    ; clock      ; 10.302 ; 10.302 ; Rise       ; clock           ;
; output_enable           ; clock      ; 7.218  ; 7.218  ; Rise       ; clock           ;
; sram_addr[*]            ; clock      ; 8.895  ; 8.895  ; Rise       ; clock           ;
;  sram_addr[14]          ; clock      ; 8.895  ; 8.895  ; Rise       ; clock           ;
;  sram_addr[15]          ; clock      ; 8.345  ; 8.345  ; Rise       ; clock           ;
;  sram_addr[16]          ; clock      ; 8.084  ; 8.084  ; Rise       ; clock           ;
;  sram_addr[17]          ; clock      ; 8.082  ; 8.082  ; Rise       ; clock           ;
; sram_data[*]            ; clock      ; 10.126 ; 10.126 ; Rise       ; clock           ;
;  sram_data[0]           ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  sram_data[1]           ; clock      ; 9.233  ; 9.233  ; Rise       ; clock           ;
;  sram_data[2]           ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
;  sram_data[3]           ; clock      ; 9.531  ; 9.531  ; Rise       ; clock           ;
;  sram_data[4]           ; clock      ; 10.098 ; 10.098 ; Rise       ; clock           ;
;  sram_data[5]           ; clock      ; 9.867  ; 9.867  ; Rise       ; clock           ;
;  sram_data[6]           ; clock      ; 10.116 ; 10.116 ; Rise       ; clock           ;
;  sram_data[7]           ; clock      ; 10.126 ; 10.126 ; Rise       ; clock           ;
;  sram_data[8]           ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  sram_data[9]           ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  sram_data[10]          ; clock      ; 9.486  ; 9.486  ; Rise       ; clock           ;
;  sram_data[11]          ; clock      ; 9.770  ; 9.770  ; Rise       ; clock           ;
; write_enable            ; clock      ; 8.188  ; 8.188  ; Rise       ; clock           ;
+-------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; address_7_segm[*]       ; clock      ; 8.699  ; 8.699  ; Rise       ; clock           ;
;  address_7_segm[0]      ; clock      ; 9.306  ; 9.306  ; Rise       ; clock           ;
;  address_7_segm[1]      ; clock      ; 9.259  ; 9.259  ; Rise       ; clock           ;
;  address_7_segm[2]      ; clock      ; 8.872  ; 8.872  ; Rise       ; clock           ;
;  address_7_segm[3]      ; clock      ; 8.699  ; 8.699  ; Rise       ; clock           ;
;  address_7_segm[4]      ; clock      ; 9.483  ; 9.483  ; Rise       ; clock           ;
;  address_7_segm[5]      ; clock      ; 9.475  ; 9.475  ; Rise       ; clock           ;
;  address_7_segm[6]      ; clock      ; 8.966  ; 8.966  ; Rise       ; clock           ;
; address_to_display[*]   ; clock      ; 7.425  ; 7.425  ; Rise       ; clock           ;
;  address_to_display[0]  ; clock      ; 7.807  ; 7.807  ; Rise       ; clock           ;
;  address_to_display[1]  ; clock      ; 7.464  ; 7.464  ; Rise       ; clock           ;
;  address_to_display[2]  ; clock      ; 7.823  ; 7.823  ; Rise       ; clock           ;
;  address_to_display[3]  ; clock      ; 7.425  ; 7.425  ; Rise       ; clock           ;
;  address_to_display[4]  ; clock      ; 9.774  ; 9.774  ; Rise       ; clock           ;
;  address_to_display[5]  ; clock      ; 9.093  ; 9.093  ; Rise       ; clock           ;
;  address_to_display[6]  ; clock      ; 9.774  ; 9.774  ; Rise       ; clock           ;
;  address_to_display[7]  ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  address_to_display[8]  ; clock      ; 9.401  ; 9.401  ; Rise       ; clock           ;
;  address_to_display[9]  ; clock      ; 9.373  ; 9.373  ; Rise       ; clock           ;
;  address_to_display[10] ; clock      ; 9.385  ; 9.385  ; Rise       ; clock           ;
;  address_to_display[11] ; clock      ; 10.133 ; 10.133 ; Rise       ; clock           ;
;  address_to_display[12] ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  address_to_display[13] ; clock      ; 9.093  ; 9.093  ; Rise       ; clock           ;
;  address_to_display[14] ; clock      ; 9.820  ; 9.820  ; Rise       ; clock           ;
;  address_to_display[15] ; clock      ; 9.415  ; 9.415  ; Rise       ; clock           ;
;  address_to_display[16] ; clock      ; 9.403  ; 9.403  ; Rise       ; clock           ;
;  address_to_display[17] ; clock      ; 9.373  ; 9.373  ; Rise       ; clock           ;
; chip_enable             ; clock      ; 8.085  ; 8.085  ; Rise       ; clock           ;
; data_out_7_segm[*]      ; clock      ; 9.046  ; 9.046  ; Rise       ; clock           ;
;  data_out_7_segm[0]     ; clock      ; 9.096  ; 9.096  ; Rise       ; clock           ;
;  data_out_7_segm[1]     ; clock      ; 9.090  ; 9.090  ; Rise       ; clock           ;
;  data_out_7_segm[2]     ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  data_out_7_segm[3]     ; clock      ; 9.065  ; 9.065  ; Rise       ; clock           ;
;  data_out_7_segm[4]     ; clock      ; 9.046  ; 9.046  ; Rise       ; clock           ;
;  data_out_7_segm[5]     ; clock      ; 9.059  ; 9.059  ; Rise       ; clock           ;
;  data_out_7_segm[6]     ; clock      ; 9.080  ; 9.080  ; Rise       ; clock           ;
; data_to_display[*]      ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  data_to_display[4]     ; clock      ; 10.158 ; 10.158 ; Rise       ; clock           ;
;  data_to_display[5]     ; clock      ; 9.796  ; 9.796  ; Rise       ; clock           ;
;  data_to_display[6]     ; clock      ; 9.093  ; 9.093  ; Rise       ; clock           ;
;  data_to_display[7]     ; clock      ; 9.796  ; 9.796  ; Rise       ; clock           ;
;  data_to_display[8]     ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  data_to_display[9]     ; clock      ; 10.128 ; 10.128 ; Rise       ; clock           ;
;  data_to_display[10]    ; clock      ; 9.754  ; 9.754  ; Rise       ; clock           ;
;  data_to_display[11]    ; clock      ; 9.415  ; 9.415  ; Rise       ; clock           ;
;  data_to_display[12]    ; clock      ; 9.403  ; 9.403  ; Rise       ; clock           ;
;  data_to_display[13]    ; clock      ; 9.401  ; 9.401  ; Rise       ; clock           ;
;  data_to_display[14]    ; clock      ; 10.113 ; 10.113 ; Rise       ; clock           ;
;  data_to_display[15]    ; clock      ; 9.825  ; 9.825  ; Rise       ; clock           ;
; output_enable           ; clock      ; 7.218  ; 7.218  ; Rise       ; clock           ;
; sram_addr[*]            ; clock      ; 7.930  ; 7.930  ; Rise       ; clock           ;
;  sram_addr[14]          ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
;  sram_addr[15]          ; clock      ; 8.191  ; 8.191  ; Rise       ; clock           ;
;  sram_addr[16]          ; clock      ; 7.932  ; 7.932  ; Rise       ; clock           ;
;  sram_addr[17]          ; clock      ; 7.930  ; 7.930  ; Rise       ; clock           ;
; sram_data[*]            ; clock      ; 8.819  ; 8.819  ; Rise       ; clock           ;
;  sram_data[0]           ; clock      ; 8.819  ; 8.819  ; Rise       ; clock           ;
;  sram_data[1]           ; clock      ; 8.829  ; 8.829  ; Rise       ; clock           ;
;  sram_data[2]           ; clock      ; 9.117  ; 9.117  ; Rise       ; clock           ;
;  sram_data[3]           ; clock      ; 9.127  ; 9.127  ; Rise       ; clock           ;
;  sram_data[4]           ; clock      ; 9.694  ; 9.694  ; Rise       ; clock           ;
;  sram_data[5]           ; clock      ; 9.463  ; 9.463  ; Rise       ; clock           ;
;  sram_data[6]           ; clock      ; 9.712  ; 9.712  ; Rise       ; clock           ;
;  sram_data[7]           ; clock      ; 9.722  ; 9.722  ; Rise       ; clock           ;
;  sram_data[8]           ; clock      ; 9.097  ; 9.097  ; Rise       ; clock           ;
;  sram_data[9]           ; clock      ; 9.097  ; 9.097  ; Rise       ; clock           ;
;  sram_data[10]          ; clock      ; 9.082  ; 9.082  ; Rise       ; clock           ;
;  sram_data[11]          ; clock      ; 9.366  ; 9.366  ; Rise       ; clock           ;
; write_enable            ; clock      ; 8.188  ; 8.188  ; Rise       ; clock           ;
+-------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Propagation Delay                                                         ;
+---------------+-----------------------+--------+--------+--------+--------+
; Input Port    ; Output Port           ; RR     ; RF     ; FR     ; FF     ;
+---------------+-----------------------+--------+--------+--------+--------+
; address[0]    ; address_7_segm[0]     ; 9.269  ; 9.269  ; 9.269  ; 9.269  ;
; address[0]    ; address_7_segm[1]     ; 8.551  ;        ;        ; 8.551  ;
; address[0]    ; address_7_segm[2]     ; 8.312  ;        ;        ; 8.312  ;
; address[0]    ; address_7_segm[3]     ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; address[0]    ; address_7_segm[4]     ;        ; 9.373  ; 9.373  ;        ;
; address[0]    ; address_7_segm[5]     ; 9.402  ; 9.402  ; 9.402  ; 9.402  ;
; address[0]    ; address_7_segm[6]     ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; address[0]    ; address_to_display[0] ; 7.904  ;        ;        ; 7.904  ;
; address[0]    ; sram_addr[14]         ; 8.844  ;        ;        ; 8.844  ;
; address[1]    ; address_7_segm[0]     ;        ; 9.241  ; 9.241  ;        ;
; address[1]    ; address_7_segm[1]     ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; address[1]    ; address_7_segm[2]     ;        ; 8.314  ; 8.314  ;        ;
; address[1]    ; address_7_segm[3]     ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; address[1]    ; address_7_segm[4]     ; 9.407  ;        ;        ; 9.407  ;
; address[1]    ; address_7_segm[5]     ; 9.407  ; 9.407  ; 9.407  ; 9.407  ;
; address[1]    ; address_7_segm[6]     ; 8.894  ; 8.894  ; 8.894  ; 8.894  ;
; address[1]    ; address_to_display[1] ; 8.049  ;        ;        ; 8.049  ;
; address[1]    ; sram_addr[15]         ; 8.776  ;        ;        ; 8.776  ;
; address[2]    ; address_7_segm[0]     ; 8.964  ; 8.964  ; 8.964  ; 8.964  ;
; address[2]    ; address_7_segm[1]     ; 8.246  ; 8.246  ; 8.246  ; 8.246  ;
; address[2]    ; address_7_segm[2]     ; 8.009  ; 8.009  ; 8.009  ; 8.009  ;
; address[2]    ; address_7_segm[3]     ; 8.487  ; 8.487  ; 8.487  ; 8.487  ;
; address[2]    ; address_7_segm[4]     ; 9.088  ; 9.088  ; 9.088  ; 9.088  ;
; address[2]    ; address_7_segm[5]     ; 9.096  ;        ;        ; 9.096  ;
; address[2]    ; address_7_segm[6]     ; 8.586  ; 8.586  ; 8.586  ; 8.586  ;
; address[2]    ; address_to_display[2] ; 8.840  ;        ;        ; 8.840  ;
; address[2]    ; sram_addr[16]         ; 8.949  ;        ;        ; 8.949  ;
; address[3]    ; address_7_segm[0]     ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; address[3]    ; address_7_segm[1]     ; 7.882  ; 7.882  ; 7.882  ; 7.882  ;
; address[3]    ; address_7_segm[2]     ;        ; 7.645  ; 7.645  ;        ;
; address[3]    ; address_7_segm[3]     ; 8.123  ; 8.123  ; 8.123  ; 8.123  ;
; address[3]    ; address_7_segm[4]     ; 8.727  ; 8.727  ; 8.727  ; 8.727  ;
; address[3]    ; address_7_segm[5]     ; 8.732  ; 8.732  ; 8.732  ; 8.732  ;
; address[3]    ; address_7_segm[6]     ; 8.221  ; 8.221  ; 8.221  ; 8.221  ;
; address[3]    ; address_to_display[3] ; 6.895  ;        ;        ; 6.895  ;
; address[3]    ; sram_addr[17]         ; 7.400  ;        ;        ; 7.400  ;
; data[0]       ; sram_data[12]         ; 5.573  ;        ;        ; 5.573  ;
; data[1]       ; sram_data[13]         ; 5.777  ;        ;        ; 5.777  ;
; data[2]       ; sram_data[14]         ; 5.306  ;        ;        ; 5.306  ;
; data[3]       ; sram_data[15]         ; 5.227  ;        ;        ; 5.227  ;
; sram_data[12] ; data_out_7_segm[0]    ; 12.094 ; 12.094 ; 12.094 ; 12.094 ;
; sram_data[12] ; data_out_7_segm[1]    ; 12.093 ;        ;        ; 12.093 ;
; sram_data[12] ; data_out_7_segm[2]    ; 12.069 ;        ;        ; 12.069 ;
; sram_data[12] ; data_out_7_segm[3]    ; 12.104 ; 12.104 ; 12.104 ; 12.104 ;
; sram_data[12] ; data_out_7_segm[4]    ;        ; 12.044 ; 12.044 ;        ;
; sram_data[12] ; data_out_7_segm[5]    ; 12.060 ; 12.060 ; 12.060 ; 12.060 ;
; sram_data[12] ; data_out_7_segm[6]    ; 12.137 ; 12.137 ; 12.137 ; 12.137 ;
; sram_data[12] ; data_to_display[0]    ; 9.857  ;        ;        ; 9.857  ;
; sram_data[13] ; data_out_7_segm[0]    ;        ; 12.378 ; 12.378 ;        ;
; sram_data[13] ; data_out_7_segm[1]    ; 12.414 ; 12.414 ; 12.414 ; 12.414 ;
; sram_data[13] ; data_out_7_segm[2]    ;        ; 12.347 ; 12.347 ;        ;
; sram_data[13] ; data_out_7_segm[3]    ; 12.425 ; 12.425 ; 12.425 ; 12.425 ;
; sram_data[13] ; data_out_7_segm[4]    ; 12.369 ;        ;        ; 12.369 ;
; sram_data[13] ; data_out_7_segm[5]    ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; sram_data[13] ; data_out_7_segm[6]    ; 12.424 ; 12.424 ; 12.424 ; 12.424 ;
; sram_data[13] ; data_to_display[1]    ; 9.777  ;        ;        ; 9.777  ;
; sram_data[14] ; data_out_7_segm[0]    ; 12.570 ; 12.570 ; 12.570 ; 12.570 ;
; sram_data[14] ; data_out_7_segm[1]    ; 12.566 ; 12.566 ; 12.566 ; 12.566 ;
; sram_data[14] ; data_out_7_segm[2]    ; 12.538 ; 12.538 ; 12.538 ; 12.538 ;
; sram_data[14] ; data_out_7_segm[3]    ; 12.578 ; 12.578 ; 12.578 ; 12.578 ;
; sram_data[14] ; data_out_7_segm[4]    ; 12.524 ; 12.524 ; 12.524 ; 12.524 ;
; sram_data[14] ; data_out_7_segm[5]    ; 12.541 ;        ;        ; 12.541 ;
; sram_data[14] ; data_out_7_segm[6]    ; 12.612 ; 12.612 ; 12.612 ; 12.612 ;
; sram_data[14] ; data_to_display[2]    ; 9.857  ;        ;        ; 9.857  ;
; sram_data[15] ; data_out_7_segm[0]    ; 11.933 ; 11.933 ; 11.933 ; 11.933 ;
; sram_data[15] ; data_out_7_segm[1]    ; 11.929 ; 11.929 ; 11.929 ; 11.929 ;
; sram_data[15] ; data_out_7_segm[2]    ;        ; 11.907 ; 11.907 ;        ;
; sram_data[15] ; data_out_7_segm[3]    ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; sram_data[15] ; data_out_7_segm[4]    ; 11.880 ; 11.880 ; 11.880 ; 11.880 ;
; sram_data[15] ; data_out_7_segm[5]    ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; sram_data[15] ; data_out_7_segm[6]    ; 11.972 ; 11.972 ; 11.972 ; 11.972 ;
; sram_data[15] ; data_to_display[3]    ; 9.619  ;        ;        ; 9.619  ;
+---------------+-----------------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------+
; Minimum Propagation Delay                                                 ;
+---------------+-----------------------+--------+--------+--------+--------+
; Input Port    ; Output Port           ; RR     ; RF     ; FR     ; FF     ;
+---------------+-----------------------+--------+--------+--------+--------+
; address[0]    ; address_7_segm[0]     ; 9.269  ; 9.269  ; 9.269  ; 9.269  ;
; address[0]    ; address_7_segm[1]     ; 8.551  ;        ;        ; 8.551  ;
; address[0]    ; address_7_segm[2]     ; 8.312  ;        ;        ; 8.312  ;
; address[0]    ; address_7_segm[3]     ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; address[0]    ; address_7_segm[4]     ;        ; 9.373  ; 9.373  ;        ;
; address[0]    ; address_7_segm[5]     ; 9.402  ; 9.402  ; 9.402  ; 9.402  ;
; address[0]    ; address_7_segm[6]     ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; address[0]    ; address_to_display[0] ; 7.904  ;        ;        ; 7.904  ;
; address[0]    ; sram_addr[14]         ; 8.844  ;        ;        ; 8.844  ;
; address[1]    ; address_7_segm[0]     ;        ; 9.241  ; 9.241  ;        ;
; address[1]    ; address_7_segm[1]     ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; address[1]    ; address_7_segm[2]     ;        ; 8.314  ; 8.314  ;        ;
; address[1]    ; address_7_segm[3]     ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; address[1]    ; address_7_segm[4]     ; 9.407  ;        ;        ; 9.407  ;
; address[1]    ; address_7_segm[5]     ; 9.407  ; 9.407  ; 9.407  ; 9.407  ;
; address[1]    ; address_7_segm[6]     ; 8.894  ; 8.894  ; 8.894  ; 8.894  ;
; address[1]    ; address_to_display[1] ; 8.049  ;        ;        ; 8.049  ;
; address[1]    ; sram_addr[15]         ; 8.776  ;        ;        ; 8.776  ;
; address[2]    ; address_7_segm[0]     ; 8.964  ; 8.964  ; 8.964  ; 8.964  ;
; address[2]    ; address_7_segm[1]     ; 8.246  ; 8.246  ; 8.246  ; 8.246  ;
; address[2]    ; address_7_segm[2]     ; 8.009  ; 8.009  ; 8.009  ; 8.009  ;
; address[2]    ; address_7_segm[3]     ; 8.487  ; 8.487  ; 8.487  ; 8.487  ;
; address[2]    ; address_7_segm[4]     ; 9.088  ; 9.088  ; 9.088  ; 9.088  ;
; address[2]    ; address_7_segm[5]     ; 9.096  ;        ;        ; 9.096  ;
; address[2]    ; address_7_segm[6]     ; 8.586  ; 8.586  ; 8.586  ; 8.586  ;
; address[2]    ; address_to_display[2] ; 8.840  ;        ;        ; 8.840  ;
; address[2]    ; sram_addr[16]         ; 8.949  ;        ;        ; 8.949  ;
; address[3]    ; address_7_segm[0]     ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; address[3]    ; address_7_segm[1]     ; 7.882  ; 7.882  ; 7.882  ; 7.882  ;
; address[3]    ; address_7_segm[2]     ;        ; 7.645  ; 7.645  ;        ;
; address[3]    ; address_7_segm[3]     ; 8.123  ; 8.123  ; 8.123  ; 8.123  ;
; address[3]    ; address_7_segm[4]     ; 8.727  ; 8.727  ; 8.727  ; 8.727  ;
; address[3]    ; address_7_segm[5]     ; 8.732  ; 8.732  ; 8.732  ; 8.732  ;
; address[3]    ; address_7_segm[6]     ; 8.221  ; 8.221  ; 8.221  ; 8.221  ;
; address[3]    ; address_to_display[3] ; 6.895  ;        ;        ; 6.895  ;
; address[3]    ; sram_addr[17]         ; 7.400  ;        ;        ; 7.400  ;
; data[0]       ; sram_data[12]         ; 5.573  ;        ;        ; 5.573  ;
; data[1]       ; sram_data[13]         ; 5.777  ;        ;        ; 5.777  ;
; data[2]       ; sram_data[14]         ; 5.306  ;        ;        ; 5.306  ;
; data[3]       ; sram_data[15]         ; 5.227  ;        ;        ; 5.227  ;
; sram_data[12] ; data_out_7_segm[0]    ; 12.094 ; 12.094 ; 12.094 ; 12.094 ;
; sram_data[12] ; data_out_7_segm[1]    ; 12.093 ;        ;        ; 12.093 ;
; sram_data[12] ; data_out_7_segm[2]    ; 12.069 ;        ;        ; 12.069 ;
; sram_data[12] ; data_out_7_segm[3]    ; 12.104 ; 12.104 ; 12.104 ; 12.104 ;
; sram_data[12] ; data_out_7_segm[4]    ;        ; 12.044 ; 12.044 ;        ;
; sram_data[12] ; data_out_7_segm[5]    ; 12.060 ; 12.060 ; 12.060 ; 12.060 ;
; sram_data[12] ; data_out_7_segm[6]    ; 12.137 ; 12.137 ; 12.137 ; 12.137 ;
; sram_data[12] ; data_to_display[0]    ; 9.857  ;        ;        ; 9.857  ;
; sram_data[13] ; data_out_7_segm[0]    ;        ; 12.378 ; 12.378 ;        ;
; sram_data[13] ; data_out_7_segm[1]    ; 12.414 ; 12.414 ; 12.414 ; 12.414 ;
; sram_data[13] ; data_out_7_segm[2]    ;        ; 12.347 ; 12.347 ;        ;
; sram_data[13] ; data_out_7_segm[3]    ; 12.425 ; 12.425 ; 12.425 ; 12.425 ;
; sram_data[13] ; data_out_7_segm[4]    ; 12.369 ;        ;        ; 12.369 ;
; sram_data[13] ; data_out_7_segm[5]    ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; sram_data[13] ; data_out_7_segm[6]    ; 12.424 ; 12.424 ; 12.424 ; 12.424 ;
; sram_data[13] ; data_to_display[1]    ; 9.777  ;        ;        ; 9.777  ;
; sram_data[14] ; data_out_7_segm[0]    ; 12.570 ; 12.570 ; 12.570 ; 12.570 ;
; sram_data[14] ; data_out_7_segm[1]    ; 12.566 ; 12.566 ; 12.566 ; 12.566 ;
; sram_data[14] ; data_out_7_segm[2]    ; 12.538 ; 12.538 ; 12.538 ; 12.538 ;
; sram_data[14] ; data_out_7_segm[3]    ; 12.578 ; 12.578 ; 12.578 ; 12.578 ;
; sram_data[14] ; data_out_7_segm[4]    ; 12.524 ; 12.524 ; 12.524 ; 12.524 ;
; sram_data[14] ; data_out_7_segm[5]    ; 12.541 ;        ;        ; 12.541 ;
; sram_data[14] ; data_out_7_segm[6]    ; 12.612 ; 12.612 ; 12.612 ; 12.612 ;
; sram_data[14] ; data_to_display[2]    ; 9.857  ;        ;        ; 9.857  ;
; sram_data[15] ; data_out_7_segm[0]    ; 11.933 ; 11.933 ; 11.933 ; 11.933 ;
; sram_data[15] ; data_out_7_segm[1]    ; 11.929 ; 11.929 ; 11.929 ; 11.929 ;
; sram_data[15] ; data_out_7_segm[2]    ;        ; 11.907 ; 11.907 ;        ;
; sram_data[15] ; data_out_7_segm[3]    ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; sram_data[15] ; data_out_7_segm[4]    ; 11.880 ; 11.880 ; 11.880 ; 11.880 ;
; sram_data[15] ; data_out_7_segm[5]    ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; sram_data[15] ; data_out_7_segm[6]    ; 11.972 ; 11.972 ; 11.972 ; 11.972 ;
; sram_data[15] ; data_to_display[3]    ; 9.619  ;        ;        ; 9.619  ;
+---------------+-----------------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------+
; Output Enable Times                                                                ;
+------------------------+------------+--------+------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+------+------------+-----------------+
; address_to_display[*]  ; clock      ; 10.157 ;      ; Rise       ; clock           ;
;  address_to_display[0] ; clock      ; 10.192 ;      ; Rise       ; clock           ;
;  address_to_display[1] ; clock      ; 10.187 ;      ; Rise       ; clock           ;
;  address_to_display[2] ; clock      ; 10.554 ;      ; Rise       ; clock           ;
;  address_to_display[3] ; clock      ; 10.157 ;      ; Rise       ; clock           ;
; data_to_display[*]     ; clock      ; 10.157 ;      ; Rise       ; clock           ;
;  data_to_display[0]    ; clock      ; 10.172 ;      ; Rise       ; clock           ;
;  data_to_display[1]    ; clock      ; 10.511 ;      ; Rise       ; clock           ;
;  data_to_display[2]    ; clock      ; 10.164 ;      ; Rise       ; clock           ;
;  data_to_display[3]    ; clock      ; 10.157 ;      ; Rise       ; clock           ;
; sram_data[*]           ; clock      ; 8.878  ;      ; Rise       ; clock           ;
;  sram_data[12]         ; clock      ; 9.816  ;      ; Rise       ; clock           ;
;  sram_data[13]         ; clock      ; 9.453  ;      ; Rise       ; clock           ;
;  sram_data[14]         ; clock      ; 9.453  ;      ; Rise       ; clock           ;
;  sram_data[15]         ; clock      ; 8.878  ;      ; Rise       ; clock           ;
+------------------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                        ;
+------------------------+------------+--------+------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+------+------------+-----------------+
; address_to_display[*]  ; clock      ; 9.680  ;      ; Rise       ; clock           ;
;  address_to_display[0] ; clock      ; 9.715  ;      ; Rise       ; clock           ;
;  address_to_display[1] ; clock      ; 9.710  ;      ; Rise       ; clock           ;
;  address_to_display[2] ; clock      ; 10.077 ;      ; Rise       ; clock           ;
;  address_to_display[3] ; clock      ; 9.680  ;      ; Rise       ; clock           ;
; data_to_display[*]     ; clock      ; 9.680  ;      ; Rise       ; clock           ;
;  data_to_display[0]    ; clock      ; 9.695  ;      ; Rise       ; clock           ;
;  data_to_display[1]    ; clock      ; 10.034 ;      ; Rise       ; clock           ;
;  data_to_display[2]    ; clock      ; 9.687  ;      ; Rise       ; clock           ;
;  data_to_display[3]    ; clock      ; 9.680  ;      ; Rise       ; clock           ;
; sram_data[*]           ; clock      ; 8.474  ;      ; Rise       ; clock           ;
;  sram_data[12]         ; clock      ; 9.412  ;      ; Rise       ; clock           ;
;  sram_data[13]         ; clock      ; 9.049  ;      ; Rise       ; clock           ;
;  sram_data[14]         ; clock      ; 9.049  ;      ; Rise       ; clock           ;
;  sram_data[15]         ; clock      ; 8.474  ;      ; Rise       ; clock           ;
+------------------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Output Disable Times                                                                       ;
+------------------------+------------+-----------+-----------+------------+-----------------+
; Data Port              ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------------------+------------+-----------+-----------+------------+-----------------+
; address_to_display[*]  ; clock      ; 10.157    ;           ; Rise       ; clock           ;
;  address_to_display[0] ; clock      ; 10.192    ;           ; Rise       ; clock           ;
;  address_to_display[1] ; clock      ; 10.187    ;           ; Rise       ; clock           ;
;  address_to_display[2] ; clock      ; 10.554    ;           ; Rise       ; clock           ;
;  address_to_display[3] ; clock      ; 10.157    ;           ; Rise       ; clock           ;
; data_to_display[*]     ; clock      ; 10.157    ;           ; Rise       ; clock           ;
;  data_to_display[0]    ; clock      ; 10.172    ;           ; Rise       ; clock           ;
;  data_to_display[1]    ; clock      ; 10.511    ;           ; Rise       ; clock           ;
;  data_to_display[2]    ; clock      ; 10.164    ;           ; Rise       ; clock           ;
;  data_to_display[3]    ; clock      ; 10.157    ;           ; Rise       ; clock           ;
; sram_data[*]           ; clock      ; 8.878     ;           ; Rise       ; clock           ;
;  sram_data[12]         ; clock      ; 9.816     ;           ; Rise       ; clock           ;
;  sram_data[13]         ; clock      ; 9.453     ;           ; Rise       ; clock           ;
;  sram_data[14]         ; clock      ; 9.453     ;           ; Rise       ; clock           ;
;  sram_data[15]         ; clock      ; 8.878     ;           ; Rise       ; clock           ;
+------------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                               ;
+------------------------+------------+-----------+-----------+------------+-----------------+
; Data Port              ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------------------+------------+-----------+-----------+------------+-----------------+
; address_to_display[*]  ; clock      ; 9.680     ;           ; Rise       ; clock           ;
;  address_to_display[0] ; clock      ; 9.715     ;           ; Rise       ; clock           ;
;  address_to_display[1] ; clock      ; 9.710     ;           ; Rise       ; clock           ;
;  address_to_display[2] ; clock      ; 10.077    ;           ; Rise       ; clock           ;
;  address_to_display[3] ; clock      ; 9.680     ;           ; Rise       ; clock           ;
; data_to_display[*]     ; clock      ; 9.680     ;           ; Rise       ; clock           ;
;  data_to_display[0]    ; clock      ; 9.695     ;           ; Rise       ; clock           ;
;  data_to_display[1]    ; clock      ; 10.034    ;           ; Rise       ; clock           ;
;  data_to_display[2]    ; clock      ; 9.687     ;           ; Rise       ; clock           ;
;  data_to_display[3]    ; clock      ; 9.680     ;           ; Rise       ; clock           ;
; sram_data[*]           ; clock      ; 8.474     ;           ; Rise       ; clock           ;
;  sram_data[12]         ; clock      ; 9.412     ;           ; Rise       ; clock           ;
;  sram_data[13]         ; clock      ; 9.049     ;           ; Rise       ; clock           ;
;  sram_data[14]         ; clock      ; 9.049     ;           ; Rise       ; clock           ;
;  sram_data[15]         ; clock      ; 8.474     ;           ; Rise       ; clock           ;
+------------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.665 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -4.380                ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.665 ; write_enable~reg0  ; write_enable~reg0  ; clock        ; clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; output_enable~reg0 ; output_enable~reg0 ; clock        ; clock       ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                              ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; write_enable~reg0  ; write_enable~reg0  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; output_enable~reg0 ; output_enable~reg0 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; chip_enable~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; chip_enable~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; output_enable~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; output_enable~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; write_enable~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; write_enable~reg0      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; chip_enable~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; chip_enable~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output_enable~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output_enable~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; write_enable~reg0|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; write_enable~reg0|clk  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; output_enable_user ; clock      ; 2.339 ; 2.339 ; Rise       ; clock           ;
; write_enable_user  ; clock      ; 2.209 ; 2.209 ; Rise       ; clock           ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; output_enable_user ; clock      ; -2.215 ; -2.215 ; Rise       ; clock           ;
; write_enable_user  ; clock      ; -2.088 ; -2.088 ; Rise       ; clock           ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; address_7_segm[*]       ; clock      ; 4.891 ; 4.891 ; Rise       ; clock           ;
;  address_7_segm[0]      ; clock      ; 4.879 ; 4.879 ; Rise       ; clock           ;
;  address_7_segm[1]      ; clock      ; 4.754 ; 4.754 ; Rise       ; clock           ;
;  address_7_segm[2]      ; clock      ; 4.584 ; 4.584 ; Rise       ; clock           ;
;  address_7_segm[3]      ; clock      ; 4.508 ; 4.508 ; Rise       ; clock           ;
;  address_7_segm[4]      ; clock      ; 4.891 ; 4.891 ; Rise       ; clock           ;
;  address_7_segm[5]      ; clock      ; 4.883 ; 4.883 ; Rise       ; clock           ;
;  address_7_segm[6]      ; clock      ; 4.626 ; 4.626 ; Rise       ; clock           ;
; address_to_display[*]   ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
;  address_to_display[0]  ; clock      ; 4.125 ; 4.125 ; Rise       ; clock           ;
;  address_to_display[1]  ; clock      ; 3.997 ; 3.997 ; Rise       ; clock           ;
;  address_to_display[2]  ; clock      ; 4.149 ; 4.149 ; Rise       ; clock           ;
;  address_to_display[3]  ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  address_to_display[4]  ; clock      ; 5.114 ; 5.114 ; Rise       ; clock           ;
;  address_to_display[5]  ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  address_to_display[6]  ; clock      ; 5.114 ; 5.114 ; Rise       ; clock           ;
;  address_to_display[7]  ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  address_to_display[8]  ; clock      ; 4.958 ; 4.958 ; Rise       ; clock           ;
;  address_to_display[9]  ; clock      ; 4.936 ; 4.936 ; Rise       ; clock           ;
;  address_to_display[10] ; clock      ; 4.946 ; 4.946 ; Rise       ; clock           ;
;  address_to_display[11] ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
;  address_to_display[12] ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  address_to_display[13] ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  address_to_display[14] ; clock      ; 5.153 ; 5.153 ; Rise       ; clock           ;
;  address_to_display[15] ; clock      ; 4.976 ; 4.976 ; Rise       ; clock           ;
;  address_to_display[16] ; clock      ; 4.966 ; 4.966 ; Rise       ; clock           ;
;  address_to_display[17] ; clock      ; 4.936 ; 4.936 ; Rise       ; clock           ;
; chip_enable             ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
; data_out_7_segm[*]      ; clock      ; 4.821 ; 4.821 ; Rise       ; clock           ;
;  data_out_7_segm[0]     ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  data_out_7_segm[1]     ; clock      ; 4.821 ; 4.821 ; Rise       ; clock           ;
;  data_out_7_segm[2]     ; clock      ; 4.787 ; 4.787 ; Rise       ; clock           ;
;  data_out_7_segm[3]     ; clock      ; 4.651 ; 4.651 ; Rise       ; clock           ;
;  data_out_7_segm[4]     ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  data_out_7_segm[5]     ; clock      ; 4.771 ; 4.771 ; Rise       ; clock           ;
;  data_out_7_segm[6]     ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
; data_to_display[*]      ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  data_to_display[4]     ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  data_to_display[5]     ; clock      ; 5.132 ; 5.132 ; Rise       ; clock           ;
;  data_to_display[6]     ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  data_to_display[7]     ; clock      ; 5.132 ; 5.132 ; Rise       ; clock           ;
;  data_to_display[8]     ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  data_to_display[9]     ; clock      ; 5.269 ; 5.269 ; Rise       ; clock           ;
;  data_to_display[10]    ; clock      ; 5.094 ; 5.094 ; Rise       ; clock           ;
;  data_to_display[11]    ; clock      ; 4.976 ; 4.976 ; Rise       ; clock           ;
;  data_to_display[12]    ; clock      ; 4.966 ; 4.966 ; Rise       ; clock           ;
;  data_to_display[13]    ; clock      ; 4.958 ; 4.958 ; Rise       ; clock           ;
;  data_to_display[14]    ; clock      ; 5.257 ; 5.257 ; Rise       ; clock           ;
;  data_to_display[15]    ; clock      ; 5.159 ; 5.159 ; Rise       ; clock           ;
; output_enable           ; clock      ; 3.845 ; 3.845 ; Rise       ; clock           ;
; sram_addr[*]            ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  sram_addr[14]          ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  sram_addr[15]          ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  sram_addr[16]          ; clock      ; 4.241 ; 4.241 ; Rise       ; clock           ;
;  sram_addr[17]          ; clock      ; 4.239 ; 4.239 ; Rise       ; clock           ;
; sram_data[*]            ; clock      ; 4.994 ; 4.994 ; Rise       ; clock           ;
;  sram_data[0]           ; clock      ; 4.639 ; 4.639 ; Rise       ; clock           ;
;  sram_data[1]           ; clock      ; 4.649 ; 4.649 ; Rise       ; clock           ;
;  sram_data[2]           ; clock      ; 4.754 ; 4.754 ; Rise       ; clock           ;
;  sram_data[3]           ; clock      ; 4.764 ; 4.764 ; Rise       ; clock           ;
;  sram_data[4]           ; clock      ; 4.972 ; 4.972 ; Rise       ; clock           ;
;  sram_data[5]           ; clock      ; 4.895 ; 4.895 ; Rise       ; clock           ;
;  sram_data[6]           ; clock      ; 4.984 ; 4.984 ; Rise       ; clock           ;
;  sram_data[7]           ; clock      ; 4.994 ; 4.994 ; Rise       ; clock           ;
;  sram_data[8]           ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  sram_data[9]           ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  sram_data[10]          ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  sram_data[11]          ; clock      ; 4.827 ; 4.827 ; Rise       ; clock           ;
; write_enable            ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; address_7_segm[*]       ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
;  address_7_segm[0]      ; clock      ; 4.716 ; 4.716 ; Rise       ; clock           ;
;  address_7_segm[1]      ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  address_7_segm[2]      ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  address_7_segm[3]      ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
;  address_7_segm[4]      ; clock      ; 4.846 ; 4.846 ; Rise       ; clock           ;
;  address_7_segm[5]      ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  address_7_segm[6]      ; clock      ; 4.584 ; 4.584 ; Rise       ; clock           ;
; address_to_display[*]   ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  address_to_display[0]  ; clock      ; 4.048 ; 4.048 ; Rise       ; clock           ;
;  address_to_display[1]  ; clock      ; 3.920 ; 3.920 ; Rise       ; clock           ;
;  address_to_display[2]  ; clock      ; 4.072 ; 4.072 ; Rise       ; clock           ;
;  address_to_display[3]  ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  address_to_display[4]  ; clock      ; 4.981 ; 4.981 ; Rise       ; clock           ;
;  address_to_display[5]  ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  address_to_display[6]  ; clock      ; 4.981 ; 4.981 ; Rise       ; clock           ;
;  address_to_display[7]  ; clock      ; 4.646 ; 4.646 ; Rise       ; clock           ;
;  address_to_display[8]  ; clock      ; 4.825 ; 4.825 ; Rise       ; clock           ;
;  address_to_display[9]  ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  address_to_display[10] ; clock      ; 4.813 ; 4.813 ; Rise       ; clock           ;
;  address_to_display[11] ; clock      ; 5.144 ; 5.144 ; Rise       ; clock           ;
;  address_to_display[12] ; clock      ; 4.646 ; 4.646 ; Rise       ; clock           ;
;  address_to_display[13] ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  address_to_display[14] ; clock      ; 5.020 ; 5.020 ; Rise       ; clock           ;
;  address_to_display[15] ; clock      ; 4.843 ; 4.843 ; Rise       ; clock           ;
;  address_to_display[16] ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  address_to_display[17] ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
; chip_enable             ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
; data_out_7_segm[*]      ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  data_out_7_segm[0]     ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  data_out_7_segm[1]     ; clock      ; 4.671 ; 4.671 ; Rise       ; clock           ;
;  data_out_7_segm[2]     ; clock      ; 4.654 ; 4.654 ; Rise       ; clock           ;
;  data_out_7_segm[3]     ; clock      ; 4.647 ; 4.647 ; Rise       ; clock           ;
;  data_out_7_segm[4]     ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  data_out_7_segm[5]     ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  data_out_7_segm[6]     ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
; data_to_display[*]      ; clock      ; 4.646 ; 4.646 ; Rise       ; clock           ;
;  data_to_display[4]     ; clock      ; 5.166 ; 5.166 ; Rise       ; clock           ;
;  data_to_display[5]     ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  data_to_display[6]     ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  data_to_display[7]     ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  data_to_display[8]     ; clock      ; 4.646 ; 4.646 ; Rise       ; clock           ;
;  data_to_display[9]     ; clock      ; 5.136 ; 5.136 ; Rise       ; clock           ;
;  data_to_display[10]    ; clock      ; 4.961 ; 4.961 ; Rise       ; clock           ;
;  data_to_display[11]    ; clock      ; 4.843 ; 4.843 ; Rise       ; clock           ;
;  data_to_display[12]    ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  data_to_display[13]    ; clock      ; 4.825 ; 4.825 ; Rise       ; clock           ;
;  data_to_display[14]    ; clock      ; 5.124 ; 5.124 ; Rise       ; clock           ;
;  data_to_display[15]    ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
; output_enable           ; clock      ; 3.845 ; 3.845 ; Rise       ; clock           ;
; sram_addr[*]            ; clock      ; 4.162 ; 4.162 ; Rise       ; clock           ;
;  sram_addr[14]          ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  sram_addr[15]          ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  sram_addr[16]          ; clock      ; 4.164 ; 4.164 ; Rise       ; clock           ;
;  sram_addr[17]          ; clock      ; 4.162 ; 4.162 ; Rise       ; clock           ;
; sram_data[*]            ; clock      ; 4.478 ; 4.478 ; Rise       ; clock           ;
;  sram_data[0]           ; clock      ; 4.478 ; 4.478 ; Rise       ; clock           ;
;  sram_data[1]           ; clock      ; 4.488 ; 4.488 ; Rise       ; clock           ;
;  sram_data[2]           ; clock      ; 4.593 ; 4.593 ; Rise       ; clock           ;
;  sram_data[3]           ; clock      ; 4.603 ; 4.603 ; Rise       ; clock           ;
;  sram_data[4]           ; clock      ; 4.811 ; 4.811 ; Rise       ; clock           ;
;  sram_data[5]           ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  sram_data[6]           ; clock      ; 4.823 ; 4.823 ; Rise       ; clock           ;
;  sram_data[7]           ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  sram_data[8]           ; clock      ; 4.573 ; 4.573 ; Rise       ; clock           ;
;  sram_data[9]           ; clock      ; 4.573 ; 4.573 ; Rise       ; clock           ;
;  sram_data[10]          ; clock      ; 4.558 ; 4.558 ; Rise       ; clock           ;
;  sram_data[11]          ; clock      ; 4.666 ; 4.666 ; Rise       ; clock           ;
; write_enable            ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Propagation Delay                                                     ;
+---------------+-----------------------+-------+-------+-------+-------+
; Input Port    ; Output Port           ; RR    ; RF    ; FR    ; FF    ;
+---------------+-----------------------+-------+-------+-------+-------+
; address[0]    ; address_7_segm[0]     ; 4.144 ; 4.144 ; 4.144 ; 4.144 ;
; address[0]    ; address_7_segm[1]     ; 3.887 ;       ;       ; 3.887 ;
; address[0]    ; address_7_segm[2]     ; 3.760 ;       ;       ; 3.760 ;
; address[0]    ; address_7_segm[3]     ; 3.931 ; 3.931 ; 3.931 ; 3.931 ;
; address[0]    ; address_7_segm[4]     ;       ; 4.255 ; 4.255 ;       ;
; address[0]    ; address_7_segm[5]     ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; address[0]    ; address_7_segm[6]     ; 3.990 ; 3.990 ; 3.990 ; 3.990 ;
; address[0]    ; address_to_display[0] ; 3.638 ;       ;       ; 3.638 ;
; address[0]    ; sram_addr[14]         ; 4.052 ;       ;       ; 4.052 ;
; address[1]    ; address_7_segm[0]     ;       ; 4.135 ; 4.135 ;       ;
; address[1]    ; address_7_segm[1]     ; 3.875 ; 3.875 ; 3.875 ; 3.875 ;
; address[1]    ; address_7_segm[2]     ;       ; 3.752 ; 3.752 ;       ;
; address[1]    ; address_7_segm[3]     ; 3.924 ; 3.924 ; 3.924 ; 3.924 ;
; address[1]    ; address_7_segm[4]     ; 4.246 ;       ;       ; 4.246 ;
; address[1]    ; address_7_segm[5]     ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; address[1]    ; address_7_segm[6]     ; 3.982 ; 3.982 ; 3.982 ; 3.982 ;
; address[1]    ; address_to_display[1] ; 3.751 ;       ;       ; 3.751 ;
; address[1]    ; sram_addr[15]         ; 4.080 ;       ;       ; 4.080 ;
; address[2]    ; address_7_segm[0]     ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; address[2]    ; address_7_segm[1]     ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; address[2]    ; address_7_segm[2]     ; 3.677 ; 3.677 ; 3.677 ; 3.677 ;
; address[2]    ; address_7_segm[3]     ; 3.848 ; 3.848 ; 3.848 ; 3.848 ;
; address[2]    ; address_7_segm[4]     ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; address[2]    ; address_7_segm[5]     ; 4.166 ;       ;       ; 4.166 ;
; address[2]    ; address_7_segm[6]     ; 3.907 ; 3.907 ; 3.907 ; 3.907 ;
; address[2]    ; address_to_display[2] ; 4.097 ;       ;       ; 4.097 ;
; address[2]    ; sram_addr[16]         ; 4.189 ;       ;       ; 4.189 ;
; address[3]    ; address_7_segm[0]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; address[3]    ; address_7_segm[1]     ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; address[3]    ; address_7_segm[2]     ;       ; 3.502 ; 3.502 ;       ;
; address[3]    ; address_7_segm[3]     ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; address[3]    ; address_7_segm[4]     ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; address[3]    ; address_7_segm[5]     ; 3.992 ; 3.992 ; 3.992 ; 3.992 ;
; address[3]    ; address_7_segm[6]     ; 3.733 ; 3.733 ; 3.733 ; 3.733 ;
; address[3]    ; address_to_display[3] ; 3.182 ;       ;       ; 3.182 ;
; address[3]    ; sram_addr[17]         ; 3.459 ;       ;       ; 3.459 ;
; data[0]       ; sram_data[12]         ; 2.740 ;       ;       ; 2.740 ;
; data[1]       ; sram_data[13]         ; 2.803 ;       ;       ; 2.803 ;
; data[2]       ; sram_data[14]         ; 2.650 ;       ;       ; 2.650 ;
; data[3]       ; sram_data[15]         ; 2.598 ;       ;       ; 2.598 ;
; sram_data[12] ; data_out_7_segm[0]    ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
; sram_data[12] ; data_out_7_segm[1]    ; 6.031 ;       ;       ; 6.031 ;
; sram_data[12] ; data_out_7_segm[2]    ; 6.007 ;       ;       ; 6.007 ;
; sram_data[12] ; data_out_7_segm[3]    ; 6.009 ; 6.009 ; 6.009 ; 6.009 ;
; sram_data[12] ; data_out_7_segm[4]    ;       ; 5.985 ; 5.985 ;       ;
; sram_data[12] ; data_out_7_segm[5]    ; 5.995 ; 5.995 ; 5.995 ; 5.995 ;
; sram_data[12] ; data_out_7_segm[6]    ; 6.041 ; 6.041 ; 6.041 ; 6.041 ;
; sram_data[12] ; data_to_display[0]    ; 5.137 ;       ;       ; 5.137 ;
; sram_data[13] ; data_out_7_segm[0]    ;       ; 6.130 ; 6.130 ;       ;
; sram_data[13] ; data_out_7_segm[1]    ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; sram_data[13] ; data_out_7_segm[2]    ;       ; 6.101 ; 6.101 ;       ;
; sram_data[13] ; data_out_7_segm[3]    ; 6.110 ; 6.110 ; 6.110 ; 6.110 ;
; sram_data[13] ; data_out_7_segm[4]    ; 6.091 ;       ;       ; 6.091 ;
; sram_data[13] ; data_out_7_segm[5]    ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; sram_data[13] ; data_out_7_segm[6]    ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; sram_data[13] ; data_to_display[1]    ; 5.077 ;       ;       ; 5.077 ;
; sram_data[14] ; data_out_7_segm[0]    ; 6.170 ; 6.170 ; 6.170 ; 6.170 ;
; sram_data[14] ; data_out_7_segm[1]    ; 6.171 ; 6.171 ; 6.171 ; 6.171 ;
; sram_data[14] ; data_out_7_segm[2]    ; 6.141 ; 6.141 ; 6.141 ; 6.141 ;
; sram_data[14] ; data_out_7_segm[3]    ; 6.151 ; 6.151 ; 6.151 ; 6.151 ;
; sram_data[14] ; data_out_7_segm[4]    ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; sram_data[14] ; data_out_7_segm[5]    ; 6.137 ;       ;       ; 6.137 ;
; sram_data[14] ; data_out_7_segm[6]    ; 6.182 ; 6.182 ; 6.182 ; 6.182 ;
; sram_data[14] ; data_to_display[2]    ; 5.132 ;       ;       ; 5.132 ;
; sram_data[15] ; data_out_7_segm[0]    ; 5.919 ; 5.919 ; 5.919 ; 5.919 ;
; sram_data[15] ; data_out_7_segm[1]    ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; sram_data[15] ; data_out_7_segm[2]    ;       ; 5.892 ; 5.892 ;       ;
; sram_data[15] ; data_out_7_segm[3]    ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; sram_data[15] ; data_out_7_segm[4]    ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; sram_data[15] ; data_out_7_segm[5]    ; 5.882 ; 5.882 ; 5.882 ; 5.882 ;
; sram_data[15] ; data_out_7_segm[6]    ; 5.927 ; 5.927 ; 5.927 ; 5.927 ;
; sram_data[15] ; data_to_display[3]    ; 4.991 ;       ;       ; 4.991 ;
+---------------+-----------------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Minimum Propagation Delay                                             ;
+---------------+-----------------------+-------+-------+-------+-------+
; Input Port    ; Output Port           ; RR    ; RF    ; FR    ; FF    ;
+---------------+-----------------------+-------+-------+-------+-------+
; address[0]    ; address_7_segm[0]     ; 4.144 ; 4.144 ; 4.144 ; 4.144 ;
; address[0]    ; address_7_segm[1]     ; 3.887 ;       ;       ; 3.887 ;
; address[0]    ; address_7_segm[2]     ; 3.760 ;       ;       ; 3.760 ;
; address[0]    ; address_7_segm[3]     ; 3.931 ; 3.931 ; 3.931 ; 3.931 ;
; address[0]    ; address_7_segm[4]     ;       ; 4.255 ; 4.255 ;       ;
; address[0]    ; address_7_segm[5]     ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; address[0]    ; address_7_segm[6]     ; 3.990 ; 3.990 ; 3.990 ; 3.990 ;
; address[0]    ; address_to_display[0] ; 3.638 ;       ;       ; 3.638 ;
; address[0]    ; sram_addr[14]         ; 4.052 ;       ;       ; 4.052 ;
; address[1]    ; address_7_segm[0]     ;       ; 4.135 ; 4.135 ;       ;
; address[1]    ; address_7_segm[1]     ; 3.875 ; 3.875 ; 3.875 ; 3.875 ;
; address[1]    ; address_7_segm[2]     ;       ; 3.752 ; 3.752 ;       ;
; address[1]    ; address_7_segm[3]     ; 3.924 ; 3.924 ; 3.924 ; 3.924 ;
; address[1]    ; address_7_segm[4]     ; 4.246 ;       ;       ; 4.246 ;
; address[1]    ; address_7_segm[5]     ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; address[1]    ; address_7_segm[6]     ; 3.982 ; 3.982 ; 3.982 ; 3.982 ;
; address[1]    ; address_to_display[1] ; 3.751 ;       ;       ; 3.751 ;
; address[1]    ; sram_addr[15]         ; 4.080 ;       ;       ; 4.080 ;
; address[2]    ; address_7_segm[0]     ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; address[2]    ; address_7_segm[1]     ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; address[2]    ; address_7_segm[2]     ; 3.677 ; 3.677 ; 3.677 ; 3.677 ;
; address[2]    ; address_7_segm[3]     ; 3.848 ; 3.848 ; 3.848 ; 3.848 ;
; address[2]    ; address_7_segm[4]     ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; address[2]    ; address_7_segm[5]     ; 4.166 ;       ;       ; 4.166 ;
; address[2]    ; address_7_segm[6]     ; 3.907 ; 3.907 ; 3.907 ; 3.907 ;
; address[2]    ; address_to_display[2] ; 4.097 ;       ;       ; 4.097 ;
; address[2]    ; sram_addr[16]         ; 4.189 ;       ;       ; 4.189 ;
; address[3]    ; address_7_segm[0]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; address[3]    ; address_7_segm[1]     ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; address[3]    ; address_7_segm[2]     ;       ; 3.502 ; 3.502 ;       ;
; address[3]    ; address_7_segm[3]     ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; address[3]    ; address_7_segm[4]     ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; address[3]    ; address_7_segm[5]     ; 3.992 ; 3.992 ; 3.992 ; 3.992 ;
; address[3]    ; address_7_segm[6]     ; 3.733 ; 3.733 ; 3.733 ; 3.733 ;
; address[3]    ; address_to_display[3] ; 3.182 ;       ;       ; 3.182 ;
; address[3]    ; sram_addr[17]         ; 3.459 ;       ;       ; 3.459 ;
; data[0]       ; sram_data[12]         ; 2.740 ;       ;       ; 2.740 ;
; data[1]       ; sram_data[13]         ; 2.803 ;       ;       ; 2.803 ;
; data[2]       ; sram_data[14]         ; 2.650 ;       ;       ; 2.650 ;
; data[3]       ; sram_data[15]         ; 2.598 ;       ;       ; 2.598 ;
; sram_data[12] ; data_out_7_segm[0]    ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
; sram_data[12] ; data_out_7_segm[1]    ; 6.031 ;       ;       ; 6.031 ;
; sram_data[12] ; data_out_7_segm[2]    ; 6.007 ;       ;       ; 6.007 ;
; sram_data[12] ; data_out_7_segm[3]    ; 6.009 ; 6.009 ; 6.009 ; 6.009 ;
; sram_data[12] ; data_out_7_segm[4]    ;       ; 5.985 ; 5.985 ;       ;
; sram_data[12] ; data_out_7_segm[5]    ; 5.995 ; 5.995 ; 5.995 ; 5.995 ;
; sram_data[12] ; data_out_7_segm[6]    ; 6.041 ; 6.041 ; 6.041 ; 6.041 ;
; sram_data[12] ; data_to_display[0]    ; 5.137 ;       ;       ; 5.137 ;
; sram_data[13] ; data_out_7_segm[0]    ;       ; 6.130 ; 6.130 ;       ;
; sram_data[13] ; data_out_7_segm[1]    ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; sram_data[13] ; data_out_7_segm[2]    ;       ; 6.101 ; 6.101 ;       ;
; sram_data[13] ; data_out_7_segm[3]    ; 6.110 ; 6.110 ; 6.110 ; 6.110 ;
; sram_data[13] ; data_out_7_segm[4]    ; 6.091 ;       ;       ; 6.091 ;
; sram_data[13] ; data_out_7_segm[5]    ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; sram_data[13] ; data_out_7_segm[6]    ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; sram_data[13] ; data_to_display[1]    ; 5.077 ;       ;       ; 5.077 ;
; sram_data[14] ; data_out_7_segm[0]    ; 6.170 ; 6.170 ; 6.170 ; 6.170 ;
; sram_data[14] ; data_out_7_segm[1]    ; 6.171 ; 6.171 ; 6.171 ; 6.171 ;
; sram_data[14] ; data_out_7_segm[2]    ; 6.141 ; 6.141 ; 6.141 ; 6.141 ;
; sram_data[14] ; data_out_7_segm[3]    ; 6.151 ; 6.151 ; 6.151 ; 6.151 ;
; sram_data[14] ; data_out_7_segm[4]    ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; sram_data[14] ; data_out_7_segm[5]    ; 6.137 ;       ;       ; 6.137 ;
; sram_data[14] ; data_out_7_segm[6]    ; 6.182 ; 6.182 ; 6.182 ; 6.182 ;
; sram_data[14] ; data_to_display[2]    ; 5.132 ;       ;       ; 5.132 ;
; sram_data[15] ; data_out_7_segm[0]    ; 5.919 ; 5.919 ; 5.919 ; 5.919 ;
; sram_data[15] ; data_out_7_segm[1]    ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; sram_data[15] ; data_out_7_segm[2]    ;       ; 5.892 ; 5.892 ;       ;
; sram_data[15] ; data_out_7_segm[3]    ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; sram_data[15] ; data_out_7_segm[4]    ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; sram_data[15] ; data_out_7_segm[5]    ; 5.882 ; 5.882 ; 5.882 ; 5.882 ;
; sram_data[15] ; data_out_7_segm[6]    ; 5.927 ; 5.927 ; 5.927 ; 5.927 ;
; sram_data[15] ; data_to_display[3]    ; 4.991 ;       ;       ; 4.991 ;
+---------------+-----------------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------+
; Output Enable Times                                                               ;
+------------------------+------------+-------+------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+------+------------+-----------------+
; address_to_display[*]  ; clock      ; 5.069 ;      ; Rise       ; clock           ;
;  address_to_display[0] ; clock      ; 5.106 ;      ; Rise       ; clock           ;
;  address_to_display[1] ; clock      ; 5.099 ;      ; Rise       ; clock           ;
;  address_to_display[2] ; clock      ; 5.256 ;      ; Rise       ; clock           ;
;  address_to_display[3] ; clock      ; 5.069 ;      ; Rise       ; clock           ;
; data_to_display[*]     ; clock      ; 5.069 ;      ; Rise       ; clock           ;
;  data_to_display[0]    ; clock      ; 5.086 ;      ; Rise       ; clock           ;
;  data_to_display[1]    ; clock      ; 5.213 ;      ; Rise       ; clock           ;
;  data_to_display[2]    ; clock      ; 5.078 ;      ; Rise       ; clock           ;
;  data_to_display[3]    ; clock      ; 5.069 ;      ; Rise       ; clock           ;
; sram_data[*]           ; clock      ; 4.480 ;      ; Rise       ; clock           ;
;  sram_data[12]         ; clock      ; 4.855 ;      ; Rise       ; clock           ;
;  sram_data[13]         ; clock      ; 4.698 ;      ; Rise       ; clock           ;
;  sram_data[14]         ; clock      ; 4.698 ;      ; Rise       ; clock           ;
;  sram_data[15]         ; clock      ; 4.480 ;      ; Rise       ; clock           ;
+------------------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                       ;
+------------------------+------------+-------+------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+------+------------+-----------------+
; address_to_display[*]  ; clock      ; 4.936 ;      ; Rise       ; clock           ;
;  address_to_display[0] ; clock      ; 4.973 ;      ; Rise       ; clock           ;
;  address_to_display[1] ; clock      ; 4.966 ;      ; Rise       ; clock           ;
;  address_to_display[2] ; clock      ; 5.123 ;      ; Rise       ; clock           ;
;  address_to_display[3] ; clock      ; 4.936 ;      ; Rise       ; clock           ;
; data_to_display[*]     ; clock      ; 4.936 ;      ; Rise       ; clock           ;
;  data_to_display[0]    ; clock      ; 4.953 ;      ; Rise       ; clock           ;
;  data_to_display[1]    ; clock      ; 5.080 ;      ; Rise       ; clock           ;
;  data_to_display[2]    ; clock      ; 4.945 ;      ; Rise       ; clock           ;
;  data_to_display[3]    ; clock      ; 4.936 ;      ; Rise       ; clock           ;
; sram_data[*]           ; clock      ; 4.319 ;      ; Rise       ; clock           ;
;  sram_data[12]         ; clock      ; 4.694 ;      ; Rise       ; clock           ;
;  sram_data[13]         ; clock      ; 4.537 ;      ; Rise       ; clock           ;
;  sram_data[14]         ; clock      ; 4.537 ;      ; Rise       ; clock           ;
;  sram_data[15]         ; clock      ; 4.319 ;      ; Rise       ; clock           ;
+------------------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Output Disable Times                                                                       ;
+------------------------+------------+-----------+-----------+------------+-----------------+
; Data Port              ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------------------+------------+-----------+-----------+------------+-----------------+
; address_to_display[*]  ; clock      ; 5.069     ;           ; Rise       ; clock           ;
;  address_to_display[0] ; clock      ; 5.106     ;           ; Rise       ; clock           ;
;  address_to_display[1] ; clock      ; 5.099     ;           ; Rise       ; clock           ;
;  address_to_display[2] ; clock      ; 5.256     ;           ; Rise       ; clock           ;
;  address_to_display[3] ; clock      ; 5.069     ;           ; Rise       ; clock           ;
; data_to_display[*]     ; clock      ; 5.069     ;           ; Rise       ; clock           ;
;  data_to_display[0]    ; clock      ; 5.086     ;           ; Rise       ; clock           ;
;  data_to_display[1]    ; clock      ; 5.213     ;           ; Rise       ; clock           ;
;  data_to_display[2]    ; clock      ; 5.078     ;           ; Rise       ; clock           ;
;  data_to_display[3]    ; clock      ; 5.069     ;           ; Rise       ; clock           ;
; sram_data[*]           ; clock      ; 4.480     ;           ; Rise       ; clock           ;
;  sram_data[12]         ; clock      ; 4.855     ;           ; Rise       ; clock           ;
;  sram_data[13]         ; clock      ; 4.698     ;           ; Rise       ; clock           ;
;  sram_data[14]         ; clock      ; 4.698     ;           ; Rise       ; clock           ;
;  sram_data[15]         ; clock      ; 4.480     ;           ; Rise       ; clock           ;
+------------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                               ;
+------------------------+------------+-----------+-----------+------------+-----------------+
; Data Port              ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------------------+------------+-----------+-----------+------------+-----------------+
; address_to_display[*]  ; clock      ; 4.936     ;           ; Rise       ; clock           ;
;  address_to_display[0] ; clock      ; 4.973     ;           ; Rise       ; clock           ;
;  address_to_display[1] ; clock      ; 4.966     ;           ; Rise       ; clock           ;
;  address_to_display[2] ; clock      ; 5.123     ;           ; Rise       ; clock           ;
;  address_to_display[3] ; clock      ; 4.936     ;           ; Rise       ; clock           ;
; data_to_display[*]     ; clock      ; 4.936     ;           ; Rise       ; clock           ;
;  data_to_display[0]    ; clock      ; 4.953     ;           ; Rise       ; clock           ;
;  data_to_display[1]    ; clock      ; 5.080     ;           ; Rise       ; clock           ;
;  data_to_display[2]    ; clock      ; 4.945     ;           ; Rise       ; clock           ;
;  data_to_display[3]    ; clock      ; 4.936     ;           ; Rise       ; clock           ;
; sram_data[*]           ; clock      ; 4.319     ;           ; Rise       ; clock           ;
;  sram_data[12]         ; clock      ; 4.694     ;           ; Rise       ; clock           ;
;  sram_data[13]         ; clock      ; 4.537     ;           ; Rise       ; clock           ;
;  sram_data[14]         ; clock      ; 4.537     ;           ; Rise       ; clock           ;
;  sram_data[15]         ; clock      ; 4.319     ;           ; Rise       ; clock           ;
+------------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.307 ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clock           ; 0.307 ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -5.297              ;
;  clock           ; 0.000 ; 0.000 ; N/A      ; N/A     ; -5.297              ;
+------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; output_enable_user ; clock      ; 5.146 ; 5.146 ; Rise       ; clock           ;
; write_enable_user  ; clock      ; 4.756 ; 4.756 ; Rise       ; clock           ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; output_enable_user ; clock      ; -2.215 ; -2.215 ; Rise       ; clock           ;
; write_enable_user  ; clock      ; -2.088 ; -2.088 ; Rise       ; clock           ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; address_7_segm[*]       ; clock      ; 9.818  ; 9.818  ; Rise       ; clock           ;
;  address_7_segm[0]      ; clock      ; 9.818  ; 9.818  ; Rise       ; clock           ;
;  address_7_segm[1]      ; clock      ; 9.487  ; 9.487  ; Rise       ; clock           ;
;  address_7_segm[2]      ; clock      ; 9.101  ; 9.101  ; Rise       ; clock           ;
;  address_7_segm[3]      ; clock      ; 8.794  ; 8.794  ; Rise       ; clock           ;
;  address_7_segm[4]      ; clock      ; 9.648  ; 9.648  ; Rise       ; clock           ;
;  address_7_segm[5]      ; clock      ; 9.640  ; 9.640  ; Rise       ; clock           ;
;  address_7_segm[6]      ; clock      ; 9.131  ; 9.131  ; Rise       ; clock           ;
; address_to_display[*]   ; clock      ; 10.610 ; 10.610 ; Rise       ; clock           ;
;  address_to_display[0]  ; clock      ; 7.955  ; 7.955  ; Rise       ; clock           ;
;  address_to_display[1]  ; clock      ; 7.618  ; 7.618  ; Rise       ; clock           ;
;  address_to_display[2]  ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  address_to_display[3]  ; clock      ; 7.577  ; 7.577  ; Rise       ; clock           ;
;  address_to_display[4]  ; clock      ; 10.251 ; 10.251 ; Rise       ; clock           ;
;  address_to_display[5]  ; clock      ; 9.570  ; 9.570  ; Rise       ; clock           ;
;  address_to_display[6]  ; clock      ; 10.251 ; 10.251 ; Rise       ; clock           ;
;  address_to_display[7]  ; clock      ; 9.548  ; 9.548  ; Rise       ; clock           ;
;  address_to_display[8]  ; clock      ; 9.878  ; 9.878  ; Rise       ; clock           ;
;  address_to_display[9]  ; clock      ; 9.850  ; 9.850  ; Rise       ; clock           ;
;  address_to_display[10] ; clock      ; 9.862  ; 9.862  ; Rise       ; clock           ;
;  address_to_display[11] ; clock      ; 10.610 ; 10.610 ; Rise       ; clock           ;
;  address_to_display[12] ; clock      ; 9.548  ; 9.548  ; Rise       ; clock           ;
;  address_to_display[13] ; clock      ; 9.570  ; 9.570  ; Rise       ; clock           ;
;  address_to_display[14] ; clock      ; 10.297 ; 10.297 ; Rise       ; clock           ;
;  address_to_display[15] ; clock      ; 9.892  ; 9.892  ; Rise       ; clock           ;
;  address_to_display[16] ; clock      ; 9.880  ; 9.880  ; Rise       ; clock           ;
;  address_to_display[17] ; clock      ; 9.850  ; 9.850  ; Rise       ; clock           ;
; chip_enable             ; clock      ; 8.085  ; 8.085  ; Rise       ; clock           ;
; data_out_7_segm[*]      ; clock      ; 9.585  ; 9.585  ; Rise       ; clock           ;
;  data_out_7_segm[0]     ; clock      ; 9.582  ; 9.582  ; Rise       ; clock           ;
;  data_out_7_segm[1]     ; clock      ; 9.585  ; 9.585  ; Rise       ; clock           ;
;  data_out_7_segm[2]     ; clock      ; 9.548  ; 9.548  ; Rise       ; clock           ;
;  data_out_7_segm[3]     ; clock      ; 9.151  ; 9.151  ; Rise       ; clock           ;
;  data_out_7_segm[4]     ; clock      ; 9.536  ; 9.536  ; Rise       ; clock           ;
;  data_out_7_segm[5]     ; clock      ; 9.536  ; 9.536  ; Rise       ; clock           ;
;  data_out_7_segm[6]     ; clock      ; 9.184  ; 9.184  ; Rise       ; clock           ;
; data_to_display[*]      ; clock      ; 10.635 ; 10.635 ; Rise       ; clock           ;
;  data_to_display[4]     ; clock      ; 10.635 ; 10.635 ; Rise       ; clock           ;
;  data_to_display[5]     ; clock      ; 10.273 ; 10.273 ; Rise       ; clock           ;
;  data_to_display[6]     ; clock      ; 9.570  ; 9.570  ; Rise       ; clock           ;
;  data_to_display[7]     ; clock      ; 10.273 ; 10.273 ; Rise       ; clock           ;
;  data_to_display[8]     ; clock      ; 9.548  ; 9.548  ; Rise       ; clock           ;
;  data_to_display[9]     ; clock      ; 10.605 ; 10.605 ; Rise       ; clock           ;
;  data_to_display[10]    ; clock      ; 10.231 ; 10.231 ; Rise       ; clock           ;
;  data_to_display[11]    ; clock      ; 9.892  ; 9.892  ; Rise       ; clock           ;
;  data_to_display[12]    ; clock      ; 9.880  ; 9.880  ; Rise       ; clock           ;
;  data_to_display[13]    ; clock      ; 9.878  ; 9.878  ; Rise       ; clock           ;
;  data_to_display[14]    ; clock      ; 10.590 ; 10.590 ; Rise       ; clock           ;
;  data_to_display[15]    ; clock      ; 10.302 ; 10.302 ; Rise       ; clock           ;
; output_enable           ; clock      ; 7.218  ; 7.218  ; Rise       ; clock           ;
; sram_addr[*]            ; clock      ; 8.895  ; 8.895  ; Rise       ; clock           ;
;  sram_addr[14]          ; clock      ; 8.895  ; 8.895  ; Rise       ; clock           ;
;  sram_addr[15]          ; clock      ; 8.345  ; 8.345  ; Rise       ; clock           ;
;  sram_addr[16]          ; clock      ; 8.084  ; 8.084  ; Rise       ; clock           ;
;  sram_addr[17]          ; clock      ; 8.082  ; 8.082  ; Rise       ; clock           ;
; sram_data[*]            ; clock      ; 10.126 ; 10.126 ; Rise       ; clock           ;
;  sram_data[0]           ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  sram_data[1]           ; clock      ; 9.233  ; 9.233  ; Rise       ; clock           ;
;  sram_data[2]           ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
;  sram_data[3]           ; clock      ; 9.531  ; 9.531  ; Rise       ; clock           ;
;  sram_data[4]           ; clock      ; 10.098 ; 10.098 ; Rise       ; clock           ;
;  sram_data[5]           ; clock      ; 9.867  ; 9.867  ; Rise       ; clock           ;
;  sram_data[6]           ; clock      ; 10.116 ; 10.116 ; Rise       ; clock           ;
;  sram_data[7]           ; clock      ; 10.126 ; 10.126 ; Rise       ; clock           ;
;  sram_data[8]           ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  sram_data[9]           ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  sram_data[10]          ; clock      ; 9.486  ; 9.486  ; Rise       ; clock           ;
;  sram_data[11]          ; clock      ; 9.770  ; 9.770  ; Rise       ; clock           ;
; write_enable            ; clock      ; 8.188  ; 8.188  ; Rise       ; clock           ;
+-------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; address_7_segm[*]       ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
;  address_7_segm[0]      ; clock      ; 4.716 ; 4.716 ; Rise       ; clock           ;
;  address_7_segm[1]      ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  address_7_segm[2]      ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  address_7_segm[3]      ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
;  address_7_segm[4]      ; clock      ; 4.846 ; 4.846 ; Rise       ; clock           ;
;  address_7_segm[5]      ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  address_7_segm[6]      ; clock      ; 4.584 ; 4.584 ; Rise       ; clock           ;
; address_to_display[*]   ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  address_to_display[0]  ; clock      ; 4.048 ; 4.048 ; Rise       ; clock           ;
;  address_to_display[1]  ; clock      ; 3.920 ; 3.920 ; Rise       ; clock           ;
;  address_to_display[2]  ; clock      ; 4.072 ; 4.072 ; Rise       ; clock           ;
;  address_to_display[3]  ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  address_to_display[4]  ; clock      ; 4.981 ; 4.981 ; Rise       ; clock           ;
;  address_to_display[5]  ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  address_to_display[6]  ; clock      ; 4.981 ; 4.981 ; Rise       ; clock           ;
;  address_to_display[7]  ; clock      ; 4.646 ; 4.646 ; Rise       ; clock           ;
;  address_to_display[8]  ; clock      ; 4.825 ; 4.825 ; Rise       ; clock           ;
;  address_to_display[9]  ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  address_to_display[10] ; clock      ; 4.813 ; 4.813 ; Rise       ; clock           ;
;  address_to_display[11] ; clock      ; 5.144 ; 5.144 ; Rise       ; clock           ;
;  address_to_display[12] ; clock      ; 4.646 ; 4.646 ; Rise       ; clock           ;
;  address_to_display[13] ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  address_to_display[14] ; clock      ; 5.020 ; 5.020 ; Rise       ; clock           ;
;  address_to_display[15] ; clock      ; 4.843 ; 4.843 ; Rise       ; clock           ;
;  address_to_display[16] ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  address_to_display[17] ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
; chip_enable             ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
; data_out_7_segm[*]      ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  data_out_7_segm[0]     ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  data_out_7_segm[1]     ; clock      ; 4.671 ; 4.671 ; Rise       ; clock           ;
;  data_out_7_segm[2]     ; clock      ; 4.654 ; 4.654 ; Rise       ; clock           ;
;  data_out_7_segm[3]     ; clock      ; 4.647 ; 4.647 ; Rise       ; clock           ;
;  data_out_7_segm[4]     ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  data_out_7_segm[5]     ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  data_out_7_segm[6]     ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
; data_to_display[*]      ; clock      ; 4.646 ; 4.646 ; Rise       ; clock           ;
;  data_to_display[4]     ; clock      ; 5.166 ; 5.166 ; Rise       ; clock           ;
;  data_to_display[5]     ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  data_to_display[6]     ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  data_to_display[7]     ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  data_to_display[8]     ; clock      ; 4.646 ; 4.646 ; Rise       ; clock           ;
;  data_to_display[9]     ; clock      ; 5.136 ; 5.136 ; Rise       ; clock           ;
;  data_to_display[10]    ; clock      ; 4.961 ; 4.961 ; Rise       ; clock           ;
;  data_to_display[11]    ; clock      ; 4.843 ; 4.843 ; Rise       ; clock           ;
;  data_to_display[12]    ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  data_to_display[13]    ; clock      ; 4.825 ; 4.825 ; Rise       ; clock           ;
;  data_to_display[14]    ; clock      ; 5.124 ; 5.124 ; Rise       ; clock           ;
;  data_to_display[15]    ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
; output_enable           ; clock      ; 3.845 ; 3.845 ; Rise       ; clock           ;
; sram_addr[*]            ; clock      ; 4.162 ; 4.162 ; Rise       ; clock           ;
;  sram_addr[14]          ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  sram_addr[15]          ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  sram_addr[16]          ; clock      ; 4.164 ; 4.164 ; Rise       ; clock           ;
;  sram_addr[17]          ; clock      ; 4.162 ; 4.162 ; Rise       ; clock           ;
; sram_data[*]            ; clock      ; 4.478 ; 4.478 ; Rise       ; clock           ;
;  sram_data[0]           ; clock      ; 4.478 ; 4.478 ; Rise       ; clock           ;
;  sram_data[1]           ; clock      ; 4.488 ; 4.488 ; Rise       ; clock           ;
;  sram_data[2]           ; clock      ; 4.593 ; 4.593 ; Rise       ; clock           ;
;  sram_data[3]           ; clock      ; 4.603 ; 4.603 ; Rise       ; clock           ;
;  sram_data[4]           ; clock      ; 4.811 ; 4.811 ; Rise       ; clock           ;
;  sram_data[5]           ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  sram_data[6]           ; clock      ; 4.823 ; 4.823 ; Rise       ; clock           ;
;  sram_data[7]           ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  sram_data[8]           ; clock      ; 4.573 ; 4.573 ; Rise       ; clock           ;
;  sram_data[9]           ; clock      ; 4.573 ; 4.573 ; Rise       ; clock           ;
;  sram_data[10]          ; clock      ; 4.558 ; 4.558 ; Rise       ; clock           ;
;  sram_data[11]          ; clock      ; 4.666 ; 4.666 ; Rise       ; clock           ;
; write_enable            ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
+-------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Progagation Delay                                                         ;
+---------------+-----------------------+--------+--------+--------+--------+
; Input Port    ; Output Port           ; RR     ; RF     ; FR     ; FF     ;
+---------------+-----------------------+--------+--------+--------+--------+
; address[0]    ; address_7_segm[0]     ; 9.269  ; 9.269  ; 9.269  ; 9.269  ;
; address[0]    ; address_7_segm[1]     ; 8.551  ;        ;        ; 8.551  ;
; address[0]    ; address_7_segm[2]     ; 8.312  ;        ;        ; 8.312  ;
; address[0]    ; address_7_segm[3]     ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; address[0]    ; address_7_segm[4]     ;        ; 9.373  ; 9.373  ;        ;
; address[0]    ; address_7_segm[5]     ; 9.402  ; 9.402  ; 9.402  ; 9.402  ;
; address[0]    ; address_7_segm[6]     ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; address[0]    ; address_to_display[0] ; 7.904  ;        ;        ; 7.904  ;
; address[0]    ; sram_addr[14]         ; 8.844  ;        ;        ; 8.844  ;
; address[1]    ; address_7_segm[0]     ;        ; 9.241  ; 9.241  ;        ;
; address[1]    ; address_7_segm[1]     ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; address[1]    ; address_7_segm[2]     ;        ; 8.314  ; 8.314  ;        ;
; address[1]    ; address_7_segm[3]     ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; address[1]    ; address_7_segm[4]     ; 9.407  ;        ;        ; 9.407  ;
; address[1]    ; address_7_segm[5]     ; 9.407  ; 9.407  ; 9.407  ; 9.407  ;
; address[1]    ; address_7_segm[6]     ; 8.894  ; 8.894  ; 8.894  ; 8.894  ;
; address[1]    ; address_to_display[1] ; 8.049  ;        ;        ; 8.049  ;
; address[1]    ; sram_addr[15]         ; 8.776  ;        ;        ; 8.776  ;
; address[2]    ; address_7_segm[0]     ; 8.964  ; 8.964  ; 8.964  ; 8.964  ;
; address[2]    ; address_7_segm[1]     ; 8.246  ; 8.246  ; 8.246  ; 8.246  ;
; address[2]    ; address_7_segm[2]     ; 8.009  ; 8.009  ; 8.009  ; 8.009  ;
; address[2]    ; address_7_segm[3]     ; 8.487  ; 8.487  ; 8.487  ; 8.487  ;
; address[2]    ; address_7_segm[4]     ; 9.088  ; 9.088  ; 9.088  ; 9.088  ;
; address[2]    ; address_7_segm[5]     ; 9.096  ;        ;        ; 9.096  ;
; address[2]    ; address_7_segm[6]     ; 8.586  ; 8.586  ; 8.586  ; 8.586  ;
; address[2]    ; address_to_display[2] ; 8.840  ;        ;        ; 8.840  ;
; address[2]    ; sram_addr[16]         ; 8.949  ;        ;        ; 8.949  ;
; address[3]    ; address_7_segm[0]     ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; address[3]    ; address_7_segm[1]     ; 7.882  ; 7.882  ; 7.882  ; 7.882  ;
; address[3]    ; address_7_segm[2]     ;        ; 7.645  ; 7.645  ;        ;
; address[3]    ; address_7_segm[3]     ; 8.123  ; 8.123  ; 8.123  ; 8.123  ;
; address[3]    ; address_7_segm[4]     ; 8.727  ; 8.727  ; 8.727  ; 8.727  ;
; address[3]    ; address_7_segm[5]     ; 8.732  ; 8.732  ; 8.732  ; 8.732  ;
; address[3]    ; address_7_segm[6]     ; 8.221  ; 8.221  ; 8.221  ; 8.221  ;
; address[3]    ; address_to_display[3] ; 6.895  ;        ;        ; 6.895  ;
; address[3]    ; sram_addr[17]         ; 7.400  ;        ;        ; 7.400  ;
; data[0]       ; sram_data[12]         ; 5.573  ;        ;        ; 5.573  ;
; data[1]       ; sram_data[13]         ; 5.777  ;        ;        ; 5.777  ;
; data[2]       ; sram_data[14]         ; 5.306  ;        ;        ; 5.306  ;
; data[3]       ; sram_data[15]         ; 5.227  ;        ;        ; 5.227  ;
; sram_data[12] ; data_out_7_segm[0]    ; 12.094 ; 12.094 ; 12.094 ; 12.094 ;
; sram_data[12] ; data_out_7_segm[1]    ; 12.093 ;        ;        ; 12.093 ;
; sram_data[12] ; data_out_7_segm[2]    ; 12.069 ;        ;        ; 12.069 ;
; sram_data[12] ; data_out_7_segm[3]    ; 12.104 ; 12.104 ; 12.104 ; 12.104 ;
; sram_data[12] ; data_out_7_segm[4]    ;        ; 12.044 ; 12.044 ;        ;
; sram_data[12] ; data_out_7_segm[5]    ; 12.060 ; 12.060 ; 12.060 ; 12.060 ;
; sram_data[12] ; data_out_7_segm[6]    ; 12.137 ; 12.137 ; 12.137 ; 12.137 ;
; sram_data[12] ; data_to_display[0]    ; 9.857  ;        ;        ; 9.857  ;
; sram_data[13] ; data_out_7_segm[0]    ;        ; 12.378 ; 12.378 ;        ;
; sram_data[13] ; data_out_7_segm[1]    ; 12.414 ; 12.414 ; 12.414 ; 12.414 ;
; sram_data[13] ; data_out_7_segm[2]    ;        ; 12.347 ; 12.347 ;        ;
; sram_data[13] ; data_out_7_segm[3]    ; 12.425 ; 12.425 ; 12.425 ; 12.425 ;
; sram_data[13] ; data_out_7_segm[4]    ; 12.369 ;        ;        ; 12.369 ;
; sram_data[13] ; data_out_7_segm[5]    ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; sram_data[13] ; data_out_7_segm[6]    ; 12.424 ; 12.424 ; 12.424 ; 12.424 ;
; sram_data[13] ; data_to_display[1]    ; 9.777  ;        ;        ; 9.777  ;
; sram_data[14] ; data_out_7_segm[0]    ; 12.570 ; 12.570 ; 12.570 ; 12.570 ;
; sram_data[14] ; data_out_7_segm[1]    ; 12.566 ; 12.566 ; 12.566 ; 12.566 ;
; sram_data[14] ; data_out_7_segm[2]    ; 12.538 ; 12.538 ; 12.538 ; 12.538 ;
; sram_data[14] ; data_out_7_segm[3]    ; 12.578 ; 12.578 ; 12.578 ; 12.578 ;
; sram_data[14] ; data_out_7_segm[4]    ; 12.524 ; 12.524 ; 12.524 ; 12.524 ;
; sram_data[14] ; data_out_7_segm[5]    ; 12.541 ;        ;        ; 12.541 ;
; sram_data[14] ; data_out_7_segm[6]    ; 12.612 ; 12.612 ; 12.612 ; 12.612 ;
; sram_data[14] ; data_to_display[2]    ; 9.857  ;        ;        ; 9.857  ;
; sram_data[15] ; data_out_7_segm[0]    ; 11.933 ; 11.933 ; 11.933 ; 11.933 ;
; sram_data[15] ; data_out_7_segm[1]    ; 11.929 ; 11.929 ; 11.929 ; 11.929 ;
; sram_data[15] ; data_out_7_segm[2]    ;        ; 11.907 ; 11.907 ;        ;
; sram_data[15] ; data_out_7_segm[3]    ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; sram_data[15] ; data_out_7_segm[4]    ; 11.880 ; 11.880 ; 11.880 ; 11.880 ;
; sram_data[15] ; data_out_7_segm[5]    ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; sram_data[15] ; data_out_7_segm[6]    ; 11.972 ; 11.972 ; 11.972 ; 11.972 ;
; sram_data[15] ; data_to_display[3]    ; 9.619  ;        ;        ; 9.619  ;
+---------------+-----------------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Minimum Progagation Delay                                             ;
+---------------+-----------------------+-------+-------+-------+-------+
; Input Port    ; Output Port           ; RR    ; RF    ; FR    ; FF    ;
+---------------+-----------------------+-------+-------+-------+-------+
; address[0]    ; address_7_segm[0]     ; 4.144 ; 4.144 ; 4.144 ; 4.144 ;
; address[0]    ; address_7_segm[1]     ; 3.887 ;       ;       ; 3.887 ;
; address[0]    ; address_7_segm[2]     ; 3.760 ;       ;       ; 3.760 ;
; address[0]    ; address_7_segm[3]     ; 3.931 ; 3.931 ; 3.931 ; 3.931 ;
; address[0]    ; address_7_segm[4]     ;       ; 4.255 ; 4.255 ;       ;
; address[0]    ; address_7_segm[5]     ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; address[0]    ; address_7_segm[6]     ; 3.990 ; 3.990 ; 3.990 ; 3.990 ;
; address[0]    ; address_to_display[0] ; 3.638 ;       ;       ; 3.638 ;
; address[0]    ; sram_addr[14]         ; 4.052 ;       ;       ; 4.052 ;
; address[1]    ; address_7_segm[0]     ;       ; 4.135 ; 4.135 ;       ;
; address[1]    ; address_7_segm[1]     ; 3.875 ; 3.875 ; 3.875 ; 3.875 ;
; address[1]    ; address_7_segm[2]     ;       ; 3.752 ; 3.752 ;       ;
; address[1]    ; address_7_segm[3]     ; 3.924 ; 3.924 ; 3.924 ; 3.924 ;
; address[1]    ; address_7_segm[4]     ; 4.246 ;       ;       ; 4.246 ;
; address[1]    ; address_7_segm[5]     ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; address[1]    ; address_7_segm[6]     ; 3.982 ; 3.982 ; 3.982 ; 3.982 ;
; address[1]    ; address_to_display[1] ; 3.751 ;       ;       ; 3.751 ;
; address[1]    ; sram_addr[15]         ; 4.080 ;       ;       ; 4.080 ;
; address[2]    ; address_7_segm[0]     ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; address[2]    ; address_7_segm[1]     ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; address[2]    ; address_7_segm[2]     ; 3.677 ; 3.677 ; 3.677 ; 3.677 ;
; address[2]    ; address_7_segm[3]     ; 3.848 ; 3.848 ; 3.848 ; 3.848 ;
; address[2]    ; address_7_segm[4]     ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; address[2]    ; address_7_segm[5]     ; 4.166 ;       ;       ; 4.166 ;
; address[2]    ; address_7_segm[6]     ; 3.907 ; 3.907 ; 3.907 ; 3.907 ;
; address[2]    ; address_to_display[2] ; 4.097 ;       ;       ; 4.097 ;
; address[2]    ; sram_addr[16]         ; 4.189 ;       ;       ; 4.189 ;
; address[3]    ; address_7_segm[0]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; address[3]    ; address_7_segm[1]     ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; address[3]    ; address_7_segm[2]     ;       ; 3.502 ; 3.502 ;       ;
; address[3]    ; address_7_segm[3]     ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; address[3]    ; address_7_segm[4]     ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; address[3]    ; address_7_segm[5]     ; 3.992 ; 3.992 ; 3.992 ; 3.992 ;
; address[3]    ; address_7_segm[6]     ; 3.733 ; 3.733 ; 3.733 ; 3.733 ;
; address[3]    ; address_to_display[3] ; 3.182 ;       ;       ; 3.182 ;
; address[3]    ; sram_addr[17]         ; 3.459 ;       ;       ; 3.459 ;
; data[0]       ; sram_data[12]         ; 2.740 ;       ;       ; 2.740 ;
; data[1]       ; sram_data[13]         ; 2.803 ;       ;       ; 2.803 ;
; data[2]       ; sram_data[14]         ; 2.650 ;       ;       ; 2.650 ;
; data[3]       ; sram_data[15]         ; 2.598 ;       ;       ; 2.598 ;
; sram_data[12] ; data_out_7_segm[0]    ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
; sram_data[12] ; data_out_7_segm[1]    ; 6.031 ;       ;       ; 6.031 ;
; sram_data[12] ; data_out_7_segm[2]    ; 6.007 ;       ;       ; 6.007 ;
; sram_data[12] ; data_out_7_segm[3]    ; 6.009 ; 6.009 ; 6.009 ; 6.009 ;
; sram_data[12] ; data_out_7_segm[4]    ;       ; 5.985 ; 5.985 ;       ;
; sram_data[12] ; data_out_7_segm[5]    ; 5.995 ; 5.995 ; 5.995 ; 5.995 ;
; sram_data[12] ; data_out_7_segm[6]    ; 6.041 ; 6.041 ; 6.041 ; 6.041 ;
; sram_data[12] ; data_to_display[0]    ; 5.137 ;       ;       ; 5.137 ;
; sram_data[13] ; data_out_7_segm[0]    ;       ; 6.130 ; 6.130 ;       ;
; sram_data[13] ; data_out_7_segm[1]    ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; sram_data[13] ; data_out_7_segm[2]    ;       ; 6.101 ; 6.101 ;       ;
; sram_data[13] ; data_out_7_segm[3]    ; 6.110 ; 6.110 ; 6.110 ; 6.110 ;
; sram_data[13] ; data_out_7_segm[4]    ; 6.091 ;       ;       ; 6.091 ;
; sram_data[13] ; data_out_7_segm[5]    ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; sram_data[13] ; data_out_7_segm[6]    ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; sram_data[13] ; data_to_display[1]    ; 5.077 ;       ;       ; 5.077 ;
; sram_data[14] ; data_out_7_segm[0]    ; 6.170 ; 6.170 ; 6.170 ; 6.170 ;
; sram_data[14] ; data_out_7_segm[1]    ; 6.171 ; 6.171 ; 6.171 ; 6.171 ;
; sram_data[14] ; data_out_7_segm[2]    ; 6.141 ; 6.141 ; 6.141 ; 6.141 ;
; sram_data[14] ; data_out_7_segm[3]    ; 6.151 ; 6.151 ; 6.151 ; 6.151 ;
; sram_data[14] ; data_out_7_segm[4]    ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; sram_data[14] ; data_out_7_segm[5]    ; 6.137 ;       ;       ; 6.137 ;
; sram_data[14] ; data_out_7_segm[6]    ; 6.182 ; 6.182 ; 6.182 ; 6.182 ;
; sram_data[14] ; data_to_display[2]    ; 5.132 ;       ;       ; 5.132 ;
; sram_data[15] ; data_out_7_segm[0]    ; 5.919 ; 5.919 ; 5.919 ; 5.919 ;
; sram_data[15] ; data_out_7_segm[1]    ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; sram_data[15] ; data_out_7_segm[2]    ;       ; 5.892 ; 5.892 ;       ;
; sram_data[15] ; data_out_7_segm[3]    ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; sram_data[15] ; data_out_7_segm[4]    ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; sram_data[15] ; data_out_7_segm[5]    ; 5.882 ; 5.882 ; 5.882 ; 5.882 ;
; sram_data[15] ; data_out_7_segm[6]    ; 5.927 ; 5.927 ; 5.927 ; 5.927 ;
; sram_data[15] ; data_to_display[3]    ; 4.991 ;       ;       ; 4.991 ;
+---------------+-----------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 78    ; 78   ;
; Unconstrained Output Ports      ; 71    ; 71   ;
; Unconstrained Output Port Paths ; 219   ; 219  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 05 12:10:01 2018
Info: Command: quartus_sta sram -c sram
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sram.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.307
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.307         0.000 clock 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -5.297 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.665         0.000 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4555 megabytes
    Info: Processing ended: Thu Jul 05 12:10:02 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


