// Auto generated. Don't edit it manually!

static const halIomuxFunProp_t gFunProp[] = {
    {/*ADI_SCL_M*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_26), 8, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*ADI_SDIO_M*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_27), 8, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*CLKO_0*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*CLKO_1*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*CLKO_2*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*CLKO_3*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*CLK_32K*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_CLK*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_25), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_0*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_8), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_1*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_9), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_2*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_10), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_3*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_11), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_4*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_12), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_5*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_13), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_6*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_14), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_7*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_15), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_8*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_16), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_9*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_17), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_10*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_18), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_11*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_19), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_12*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_20), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_13*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_21), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_14*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_22), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_DO_15*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_23), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DBG_TRIG*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_24), 10, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*DFE_RX_EN_M*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_31), 8, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPADC_IN0*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_11), 9, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPADC_IN1*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_15), 9, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPADC_IN2*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_19), 9, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPADC_IN3*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_23), 9, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_0*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_0), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_1*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_1), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_2*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_2), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_3*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_3), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_4*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_4), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_5*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_5), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_6*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_6), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_7*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_7), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_8*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_8), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_9*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_9), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_10*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_10), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_11*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_11), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_12*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_12), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_13*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_13), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_14*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_14), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_15*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_15), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_16*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_16), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_17*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_17), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_18*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_18), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_19*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_19), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_20*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_20), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_21*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_21), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_22*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_22), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_23*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_23), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_24*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_24), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_25*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_25), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_26*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_26), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_27*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_27), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_28*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_28), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_29*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_29), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_30*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_30), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_31*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_31), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_32*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_32), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_33*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_33), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_34*/ PAD_INDEX(HAL_IOMUX_PAD_SWCLK), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_35*/ PAD_INDEX(HAL_IOMUX_PAD_SWDIO), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_36*/ PAD_INDEX(HAL_IOMUX_PAD_SIM_CLK_1), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_37*/ PAD_INDEX(HAL_IOMUX_PAD_SIM_RST_1), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPIO_38*/ PAD_INDEX(HAL_IOMUX_PAD_SIM_DIO_1), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT1_PWM_0*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT1_PWM_1*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT1_TI_0*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_6), 3, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT1_TI_1*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_7), 3, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT2_PWM_0*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT2_PWM_1*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT2_PWM_2*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT2_PWM_3*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT2_TI_0*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT2_TI_1*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT2_TI_2*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*GPT2_TI_3*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*HST_RXD*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_32), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*HST_TXD*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_33), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*I2C1_SCL*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_24), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_FORCE_PULL_UP_3, 2},
    {/*I2C1_SDA*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_25), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_FORCE_PULL_UP_3, 2},
    {/*I2C2_SCL*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_14), 2, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*I2C2_SDA*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_15), 2, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*I2C3_SCL*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*I2C3_SDA*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*I2S_BCLK*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*I2S_DI*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*I2S_DO*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*I2S_LRCK*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*KEYIN_0*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_12), 3, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*KEYIN_1*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_13), 3, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*KEYIN_2*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_28), 3, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*KEYIN_3*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_29), 3, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*KEYOUT_0*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_14), 3, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*KEYOUT_1*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_15), 3, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*KEYOUT_2*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_30), 3, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*KEYOUT_3*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_31), 3, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M2_SPI_CLK*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M2_SPI_CS*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M2_SPI_D_0*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M2_SPI_D_1*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M2_SPI_D_2*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M2_SPI_D_3*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_CLK*/ PAD_INDEX(HAL_IOMUX_PAD_M_CLK), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_CLKB*/ PAD_INDEX(HAL_IOMUX_PAD_M_CLKB), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_CS*/ PAD_INDEX(HAL_IOMUX_PAD_M_CS), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_DM*/ PAD_INDEX(HAL_IOMUX_PAD_M_DM), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_DQS*/ PAD_INDEX(HAL_IOMUX_PAD_M_DQS), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_DQ_0*/ PAD_INDEX(HAL_IOMUX_PAD_M_DQ_0), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_DQ_1*/ PAD_INDEX(HAL_IOMUX_PAD_M_DQ_1), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_DQ_2*/ PAD_INDEX(HAL_IOMUX_PAD_M_DQ_2), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_DQ_3*/ PAD_INDEX(HAL_IOMUX_PAD_M_DQ_3), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_DQ_4*/ PAD_INDEX(HAL_IOMUX_PAD_M_DQ_4), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_DQ_5*/ PAD_INDEX(HAL_IOMUX_PAD_M_DQ_5), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_DQ_6*/ PAD_INDEX(HAL_IOMUX_PAD_M_DQ_6), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_DQ_7*/ PAD_INDEX(HAL_IOMUX_PAD_M_DQ_7), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_SPI_CLK*/ PAD_INDEX(HAL_IOMUX_PAD_M_SPI_CLK), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_SPI_CS*/ PAD_INDEX(HAL_IOMUX_PAD_M_SPI_CS), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_SPI_D_0*/ PAD_INDEX(HAL_IOMUX_PAD_M_SPI_D_0), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_SPI_D_1*/ PAD_INDEX(HAL_IOMUX_PAD_M_SPI_D_1), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_SPI_D_2*/ PAD_INDEX(HAL_IOMUX_PAD_M_SPI_D_2), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*M_SPI_D_3*/ PAD_INDEX(HAL_IOMUX_PAD_M_SPI_D_3), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*RF_SPI_CLK_M*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_28), 8, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*RF_SPI_CS_M*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_29), 8, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*RF_SPI_DIO_M*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_30), 8, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SDMMC2_CLK*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SDMMC2_CMD*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SDMMC2_DAT_0*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SDMMC2_DAT_1*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SDMMC2_DAT_2*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SDMMC2_DAT_3*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_0*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_8), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_1*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_9), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_2*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_10), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_3*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_11), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_4*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_12), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_5*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_13), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_6*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_14), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_7*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_15), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_8*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_16), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_9*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_17), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_10*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_18), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_11*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_19), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_12*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_20), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_13*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_21), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_14*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_22), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_15*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_23), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_16*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_24), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SEGOUT_17*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_25), 7, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SIM_CLK_0*/ PAD_INDEX(HAL_IOMUX_PAD_SIM_CLK_0), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SIM_CLK_1*/ PAD_INDEX(HAL_IOMUX_PAD_SIM_CLK_1), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SIM_DIO_0*/ PAD_INDEX(HAL_IOMUX_PAD_SIM_DIO_0), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_FORCE_PULL_UP_1, 2},
    {/*SIM_DIO_1*/ PAD_INDEX(HAL_IOMUX_PAD_SIM_DIO_1), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SIM_RST_0*/ PAD_INDEX(HAL_IOMUX_PAD_SIM_RST_0), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SIM_RST_1*/ PAD_INDEX(HAL_IOMUX_PAD_SIM_RST_1), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SPI1_CLK*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_20), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SPI1_CS*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_21), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SPI1_DI_0*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_22), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SPI1_DI_1*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_23), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SPI2_CLK*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_4), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SPI2_CS*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_5), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SPI2_DI_0*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_6), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SPI2_DI_1*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_7), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SWCLK*/ PAD_INDEX(HAL_IOMUX_PAD_SWCLK), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SWDIO*/ PAD_INDEX(HAL_IOMUX_PAD_SWDIO), 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*SWV*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*TCO_0*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*TCO_1*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART1_CTS*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_2), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART1_RTS*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_3), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART1_RXD*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_0), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART1_TXD*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_1), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART2_CTS*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART2_RTS*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART2_RXD*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART2_TXD*/ 0, 0, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART3_CTS*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_26), 2, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART3_RTS*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_27), 2, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART3_RXD*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_8), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART3_TXD*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_9), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART4_CTS*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_14), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART4_RTS*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_15), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART4_RXD*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_12), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART4_TXD*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_13), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART5_CTS*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_18), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART5_RTS*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_19), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART5_RXD*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_16), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {/*UART5_TXD*/ PAD_INDEX(HAL_IOMUX_PAD_GPIO_17), 1, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2} //
};

static const halIomuxPadProp_t gPadProp[] = {
    {/*GPIO_0*/ &hwp_iomux1->pad_gpio_0_cfg},
    {/*GPIO_1*/ &hwp_iomux1->pad_gpio_1_cfg},
    {/*GPIO_2*/ &hwp_iomux1->pad_gpio_2_cfg},
    {/*GPIO_3*/ &hwp_iomux1->pad_gpio_3_cfg},
    {/*GPIO_4*/ &hwp_iomux1->pad_gpio_4_cfg},
    {/*GPIO_5*/ &hwp_iomux1->pad_gpio_5_cfg},
    {/*GPIO_6*/ &hwp_iomux1->pad_gpio_6_cfg},
    {/*GPIO_7*/ &hwp_iomux1->pad_gpio_7_cfg},
    {/*GPIO_8*/ &hwp_iomux2->pad_gpio_8_cfg},
    {/*GPIO_9*/ &hwp_iomux2->pad_gpio_9_cfg},
    {/*GPIO_10*/ &hwp_iomux2->pad_gpio_10_cfg},
    {/*GPIO_11*/ &hwp_iomux2->pad_gpio_11_cfg},
    {/*GPIO_12*/ &hwp_iomux2->pad_gpio_12_cfg},
    {/*GPIO_13*/ &hwp_iomux2->pad_gpio_13_cfg},
    {/*GPIO_14*/ &hwp_iomux2->pad_gpio_14_cfg},
    {/*GPIO_15*/ &hwp_iomux2->pad_gpio_15_cfg},
    {/*GPIO_16*/ &hwp_iomux2->pad_gpio_16_cfg},
    {/*GPIO_17*/ &hwp_iomux2->pad_gpio_17_cfg},
    {/*GPIO_18*/ &hwp_iomux2->pad_gpio_18_cfg},
    {/*GPIO_19*/ &hwp_iomux2->pad_gpio_19_cfg},
    {/*GPIO_20*/ &hwp_iomux2->pad_gpio_20_cfg},
    {/*GPIO_21*/ &hwp_iomux2->pad_gpio_21_cfg},
    {/*GPIO_22*/ &hwp_iomux2->pad_gpio_22_cfg},
    {/*GPIO_23*/ &hwp_iomux2->pad_gpio_23_cfg},
    {/*GPIO_24*/ &hwp_iomux2->pad_gpio_24_cfg},
    {/*GPIO_25*/ &hwp_iomux2->pad_gpio_25_cfg},
    {/*GPIO_26*/ &hwp_iomux2->pad_gpio_26_cfg},
    {/*GPIO_27*/ &hwp_iomux2->pad_gpio_27_cfg},
    {/*GPIO_28*/ &hwp_iomux2->pad_gpio_28_cfg},
    {/*GPIO_29*/ &hwp_iomux2->pad_gpio_29_cfg},
    {/*GPIO_30*/ &hwp_iomux2->pad_gpio_30_cfg},
    {/*GPIO_31*/ &hwp_iomux2->pad_gpio_31_cfg},
    {/*GPIO_32*/ &hwp_iomux2->pad_gpio_32_cfg},
    {/*GPIO_33*/ &hwp_iomux2->pad_gpio_33_cfg},
    {/*M_CLK*/ &hwp_iomux2->pad_m_clk_cfg},
    {/*M_CLKB*/ &hwp_iomux2->pad_m_clkb_cfg},
    {/*M_CS*/ &hwp_iomux2->pad_m_cs_cfg},
    {/*M_DM*/ &hwp_iomux2->pad_m_dm_cfg},
    {/*M_DQS*/ &hwp_iomux2->pad_m_dqs_cfg},
    {/*M_DQ_0*/ &hwp_iomux2->pad_m_dq_0_cfg},
    {/*M_DQ_1*/ &hwp_iomux2->pad_m_dq_1_cfg},
    {/*M_DQ_2*/ &hwp_iomux2->pad_m_dq_2_cfg},
    {/*M_DQ_3*/ &hwp_iomux2->pad_m_dq_3_cfg},
    {/*M_DQ_4*/ &hwp_iomux2->pad_m_dq_4_cfg},
    {/*M_DQ_5*/ &hwp_iomux2->pad_m_dq_5_cfg},
    {/*M_DQ_6*/ &hwp_iomux2->pad_m_dq_6_cfg},
    {/*M_DQ_7*/ &hwp_iomux2->pad_m_dq_7_cfg},
    {/*M_SPI_CLK*/ &hwp_iomux2->pad_m_spi_clk_cfg},
    {/*M_SPI_CS*/ &hwp_iomux2->pad_m_spi_cs_cfg},
    {/*M_SPI_D_0*/ &hwp_iomux2->pad_m_spi_d_0_cfg},
    {/*M_SPI_D_1*/ &hwp_iomux2->pad_m_spi_d_1_cfg},
    {/*M_SPI_D_2*/ &hwp_iomux2->pad_m_spi_d_2_cfg},
    {/*M_SPI_D_3*/ &hwp_iomux2->pad_m_spi_d_3_cfg},
    {/*SIM_CLK_0*/ &hwp_iomux2->pad_sim_clk_0_cfg},
    {/*SIM_CLK_1*/ &hwp_iomux2->pad_sim_clk_1_cfg},
    {/*SIM_DIO_0*/ &hwp_iomux2->pad_sim_dio_0_cfg},
    {/*SIM_DIO_1*/ &hwp_iomux2->pad_sim_dio_1_cfg},
    {/*SIM_RST_0*/ &hwp_iomux2->pad_sim_rst_0_cfg},
    {/*SIM_RST_1*/ &hwp_iomux2->pad_sim_rst_1_cfg},
    {/*SWCLK*/ &hwp_iomux2->pad_swclk_cfg},
    {/*SWDIO*/ &hwp_iomux2->pad_swdio_cfg} //
};

static const halIomuxPadInit_t gInitPad[] = {
    {PAD_INDEX(HAL_IOMUX_PAD_M_DQ_0), 0 /*M_DQ_0*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_DQ_1), 0 /*M_DQ_1*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_DQ_2), 0 /*M_DQ_2*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_DQ_3), 0 /*M_DQ_3*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_DQ_4), 0 /*M_DQ_4*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_DQ_5), 0 /*M_DQ_5*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_DQ_6), 0 /*M_DQ_6*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_DQ_7), 0 /*M_DQ_7*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_CS), 0 /*M_CS*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_DM), 0 /*M_DM*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_CLK), 0 /*M_CLK*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_CLKB), 0 /*M_CLKB*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_DQS), 0 /*M_DQS*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_SPI_CLK), 0 /*M_SPI_CLK*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_SPI_CS), 0 /*M_SPI_CS*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_SPI_D_0), 0 /*M_SPI_D_0*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_SPI_D_1), 0 /*M_SPI_D_1*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_SPI_D_2), 0 /*M_SPI_D_2*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_M_SPI_D_3), 0 /*M_SPI_D_3*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_0), 1 /*UART1_RXD*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_1), 1 /*UART1_TXD*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_2), 1 /*UART1_CTS*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_3), 1 /*UART1_RTS*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_6), 3 /*GPT1_TI_0*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_7), 3 /*GPT1_TI_1*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_8), 1 /*UART3_RXD*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_9), 1 /*UART3_TXD*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_12), 3 /*KEYIN_0*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_13), 3 /*KEYIN_1*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_14), 3 /*KEYOUT_0*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_15), 3 /*KEYOUT_1*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_20), 1 /*SPI1_CLK*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_21), 1 /*SPI1_CS*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_22), 1 /*SPI1_DI_0*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_23), 1 /*SPI1_DI_1*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_24), 1 /*I2C1_SCL*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_FORCE_PULL_UP_3, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_25), 1 /*I2C1_SDA*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_FORCE_PULL_UP_3, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_28), 3 /*KEYIN_2*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_29), 3 /*KEYIN_3*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_30), 3 /*KEYOUT_2*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_GPIO_31), 3 /*KEYOUT_3*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_SWCLK), 0 /*SWCLK*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_SWDIO), 0 /*SWDIO*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_SIM_CLK_0), 0 /*SIM_CLK_0*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_SIM_RST_0), 0 /*SIM_RST_0*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_SIM_DIO_0), 0 /*SIM_DIO_0*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_FORCE_PULL_UP_1, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_SIM_CLK_1), 0 /*SIM_CLK_1*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_SIM_RST_1), 0 /*SIM_RST_1*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2},
    {PAD_INDEX(HAL_IOMUX_PAD_SIM_DIO_1), 0 /*SIM_DIO_1*/, HAL_IOMUX_INOUT_DEFAULT, HAL_IOMUX_PULL_DEFAULT, 2} //
};

static const uint32_t gFunPadSel[] = {
    HAL_IOMUX_FUN_ADI_SCL_M_PAD_GPIO_26,
    HAL_IOMUX_FUN_ADI_SDIO_M_PAD_GPIO_27,
    HAL_IOMUX_FUN_CLKO_0_PAD_GPIO_10,
    HAL_IOMUX_FUN_CLKO_0_PAD_GPIO_20,
    HAL_IOMUX_FUN_CLKO_0_PAD_GPIO_28,
    HAL_IOMUX_FUN_CLKO_1_PAD_GPIO_11,
    HAL_IOMUX_FUN_CLKO_1_PAD_GPIO_21,
    HAL_IOMUX_FUN_CLKO_1_PAD_GPIO_29,
    HAL_IOMUX_FUN_CLKO_2_PAD_GPIO_16,
    HAL_IOMUX_FUN_CLKO_2_PAD_GPIO_22,
    HAL_IOMUX_FUN_CLKO_2_PAD_GPIO_26,
    HAL_IOMUX_FUN_CLKO_2_PAD_GPIO_30,
    HAL_IOMUX_FUN_CLKO_3_PAD_GPIO_17,
    HAL_IOMUX_FUN_CLKO_3_PAD_GPIO_23,
    HAL_IOMUX_FUN_CLKO_3_PAD_GPIO_27,
    HAL_IOMUX_FUN_CLKO_3_PAD_GPIO_31,
    HAL_IOMUX_FUN_CLK_32K_PAD_GPIO_1,
    HAL_IOMUX_FUN_CLK_32K_PAD_GPIO_2,
    HAL_IOMUX_FUN_CLK_32K_PAD_GPIO_3,
    HAL_IOMUX_FUN_CLK_32K_PAD_GPIO_4,
    HAL_IOMUX_FUN_CLK_32K_PAD_GPIO_5,
    HAL_IOMUX_FUN_CLK_32K_PAD_GPIO_6,
    HAL_IOMUX_FUN_CLK_32K_PAD_GPIO_7,
    HAL_IOMUX_FUN_DBG_CLK_PAD_GPIO_25,
    HAL_IOMUX_FUN_DBG_DO_0_PAD_GPIO_8,
    HAL_IOMUX_FUN_DBG_DO_1_PAD_GPIO_9,
    HAL_IOMUX_FUN_DBG_DO_2_PAD_GPIO_10,
    HAL_IOMUX_FUN_DBG_DO_3_PAD_GPIO_11,
    HAL_IOMUX_FUN_DBG_DO_4_PAD_GPIO_12,
    HAL_IOMUX_FUN_DBG_DO_5_PAD_GPIO_13,
    HAL_IOMUX_FUN_DBG_DO_6_PAD_GPIO_14,
    HAL_IOMUX_FUN_DBG_DO_7_PAD_GPIO_15,
    HAL_IOMUX_FUN_DBG_DO_8_PAD_GPIO_16,
    HAL_IOMUX_FUN_DBG_DO_9_PAD_GPIO_17,
    HAL_IOMUX_FUN_DBG_DO_10_PAD_GPIO_18,
    HAL_IOMUX_FUN_DBG_DO_11_PAD_GPIO_19,
    HAL_IOMUX_FUN_DBG_DO_12_PAD_GPIO_20,
    HAL_IOMUX_FUN_DBG_DO_13_PAD_GPIO_21,
    HAL_IOMUX_FUN_DBG_DO_14_PAD_GPIO_22,
    HAL_IOMUX_FUN_DBG_DO_15_PAD_GPIO_23,
    HAL_IOMUX_FUN_DBG_TRIG_PAD_GPIO_24,
    HAL_IOMUX_FUN_DFE_RX_EN_M_PAD_GPIO_31,
    HAL_IOMUX_FUN_GPADC_IN0_PAD_GPIO_11,
    HAL_IOMUX_FUN_GPADC_IN1_PAD_GPIO_15,
    HAL_IOMUX_FUN_GPADC_IN2_PAD_GPIO_19,
    HAL_IOMUX_FUN_GPADC_IN3_PAD_GPIO_23,
    HAL_IOMUX_FUN_GPIO_0_PAD_GPIO_0,
    HAL_IOMUX_FUN_GPIO_1_PAD_GPIO_1,
    HAL_IOMUX_FUN_GPIO_2_PAD_GPIO_2,
    HAL_IOMUX_FUN_GPIO_3_PAD_GPIO_3,
    HAL_IOMUX_FUN_GPIO_4_PAD_GPIO_4,
    HAL_IOMUX_FUN_GPIO_5_PAD_GPIO_5,
    HAL_IOMUX_FUN_GPIO_6_PAD_GPIO_6,
    HAL_IOMUX_FUN_GPIO_7_PAD_GPIO_7,
    HAL_IOMUX_FUN_GPIO_8_PAD_GPIO_8,
    HAL_IOMUX_FUN_GPIO_9_PAD_GPIO_9,
    HAL_IOMUX_FUN_GPIO_10_PAD_GPIO_10,
    HAL_IOMUX_FUN_GPIO_11_PAD_GPIO_11,
    HAL_IOMUX_FUN_GPIO_12_PAD_GPIO_12,
    HAL_IOMUX_FUN_GPIO_13_PAD_GPIO_13,
    HAL_IOMUX_FUN_GPIO_14_PAD_GPIO_14,
    HAL_IOMUX_FUN_GPIO_15_PAD_GPIO_15,
    HAL_IOMUX_FUN_GPIO_16_PAD_GPIO_16,
    HAL_IOMUX_FUN_GPIO_17_PAD_GPIO_17,
    HAL_IOMUX_FUN_GPIO_18_PAD_GPIO_18,
    HAL_IOMUX_FUN_GPIO_19_PAD_GPIO_19,
    HAL_IOMUX_FUN_GPIO_20_PAD_GPIO_20,
    HAL_IOMUX_FUN_GPIO_21_PAD_GPIO_21,
    HAL_IOMUX_FUN_GPIO_22_PAD_GPIO_22,
    HAL_IOMUX_FUN_GPIO_23_PAD_GPIO_23,
    HAL_IOMUX_FUN_GPIO_24_PAD_GPIO_24,
    HAL_IOMUX_FUN_GPIO_25_PAD_GPIO_25,
    HAL_IOMUX_FUN_GPIO_26_PAD_GPIO_26,
    HAL_IOMUX_FUN_GPIO_27_PAD_GPIO_27,
    HAL_IOMUX_FUN_GPIO_28_PAD_GPIO_28,
    HAL_IOMUX_FUN_GPIO_29_PAD_GPIO_29,
    HAL_IOMUX_FUN_GPIO_30_PAD_GPIO_30,
    HAL_IOMUX_FUN_GPIO_31_PAD_GPIO_31,
    HAL_IOMUX_FUN_GPIO_32_PAD_GPIO_32,
    HAL_IOMUX_FUN_GPIO_33_PAD_GPIO_33,
    HAL_IOMUX_FUN_GPIO_34_PAD_SWCLK,
    HAL_IOMUX_FUN_GPIO_35_PAD_SWDIO,
    HAL_IOMUX_FUN_GPIO_36_PAD_SIM_CLK_1,
    HAL_IOMUX_FUN_GPIO_37_PAD_SIM_RST_1,
    HAL_IOMUX_FUN_GPIO_38_PAD_SIM_DIO_1,
    HAL_IOMUX_FUN_GPT1_PWM_0_PAD_GPIO_1,
    HAL_IOMUX_FUN_GPT1_PWM_0_PAD_GPIO_2,
    HAL_IOMUX_FUN_GPT1_PWM_0_PAD_GPIO_4,
    HAL_IOMUX_FUN_GPT1_PWM_0_PAD_GPIO_6,
    HAL_IOMUX_FUN_GPT1_PWM_1_PAD_GPIO_3,
    HAL_IOMUX_FUN_GPT1_PWM_1_PAD_GPIO_5,
    HAL_IOMUX_FUN_GPT1_PWM_1_PAD_GPIO_7,
    HAL_IOMUX_FUN_GPT1_TI_0_PAD_GPIO_1,
    HAL_IOMUX_FUN_GPT1_TI_0_PAD_GPIO_2,
    HAL_IOMUX_FUN_GPT1_TI_0_PAD_GPIO_6,
    HAL_IOMUX_FUN_GPT1_TI_1_PAD_GPIO_3,
    HAL_IOMUX_FUN_GPT1_TI_1_PAD_GPIO_7,
    HAL_IOMUX_FUN_GPT2_PWM_0_PAD_GPIO_10,
    HAL_IOMUX_FUN_GPT2_PWM_0_PAD_GPIO_14,
    HAL_IOMUX_FUN_GPT2_PWM_0_PAD_GPIO_18,
    HAL_IOMUX_FUN_GPT2_PWM_0_PAD_GPIO_24,
    HAL_IOMUX_FUN_GPT2_PWM_0_PAD_SIM_RST_1,
    HAL_IOMUX_FUN_GPT2_PWM_1_PAD_GPIO_11,
    HAL_IOMUX_FUN_GPT2_PWM_1_PAD_GPIO_15,
    HAL_IOMUX_FUN_GPT2_PWM_1_PAD_GPIO_19,
    HAL_IOMUX_FUN_GPT2_PWM_1_PAD_GPIO_25,
    HAL_IOMUX_FUN_GPT2_PWM_2_PAD_GPIO_16,
    HAL_IOMUX_FUN_GPT2_PWM_2_PAD_GPIO_26,
    HAL_IOMUX_FUN_GPT2_PWM_3_PAD_GPIO_17,
    HAL_IOMUX_FUN_GPT2_PWM_3_PAD_GPIO_27,
    HAL_IOMUX_FUN_GPT2_PWM_3_PAD_SIM_CLK_1,
    HAL_IOMUX_FUN_GPT2_TI_0_PAD_GPIO_10,
    HAL_IOMUX_FUN_GPT2_TI_0_PAD_GPIO_14,
    HAL_IOMUX_FUN_GPT2_TI_0_PAD_SIM_DIO_1,
    HAL_IOMUX_FUN_GPT2_TI_1_PAD_GPIO_11,
    HAL_IOMUX_FUN_GPT2_TI_1_PAD_GPIO_15,
    HAL_IOMUX_FUN_GPT2_TI_2_PAD_GPIO_12,
    HAL_IOMUX_FUN_GPT2_TI_2_PAD_GPIO_24,
    HAL_IOMUX_FUN_GPT2_TI_3_PAD_GPIO_13,
    HAL_IOMUX_FUN_GPT2_TI_3_PAD_GPIO_25,
    HAL_IOMUX_FUN_HST_RXD_PAD_GPIO_32,
    HAL_IOMUX_FUN_HST_TXD_PAD_GPIO_33,
    HAL_IOMUX_FUN_I2C1_SCL_PAD_GPIO_24,
    HAL_IOMUX_FUN_I2C1_SDA_PAD_GPIO_25,
    HAL_IOMUX_FUN_I2C2_SCL_PAD_GPIO_14,
    HAL_IOMUX_FUN_I2C2_SCL_PAD_GPIO_18,
    HAL_IOMUX_FUN_I2C2_SDA_PAD_GPIO_15,
    HAL_IOMUX_FUN_I2C2_SDA_PAD_GPIO_19,
    HAL_IOMUX_FUN_I2C3_SCL_PAD_GPIO_2,
    HAL_IOMUX_FUN_I2C3_SCL_PAD_GPIO_6,
    HAL_IOMUX_FUN_I2C3_SDA_PAD_GPIO_3,
    HAL_IOMUX_FUN_I2C3_SDA_PAD_GPIO_7,
    HAL_IOMUX_FUN_I2S_BCLK_PAD_GPIO_16,
    HAL_IOMUX_FUN_I2S_BCLK_PAD_GPIO_28,
    HAL_IOMUX_FUN_I2S_DI_PAD_GPIO_18,
    HAL_IOMUX_FUN_I2S_DI_PAD_GPIO_30,
    HAL_IOMUX_FUN_I2S_DO_PAD_GPIO_19,
    HAL_IOMUX_FUN_I2S_DO_PAD_GPIO_31,
    HAL_IOMUX_FUN_I2S_LRCK_PAD_GPIO_17,
    HAL_IOMUX_FUN_I2S_LRCK_PAD_GPIO_29,
    HAL_IOMUX_FUN_KEYIN_0_PAD_GPIO_12,
    HAL_IOMUX_FUN_KEYIN_0_PAD_GPIO_20,
    HAL_IOMUX_FUN_KEYIN_1_PAD_GPIO_13,
    HAL_IOMUX_FUN_KEYIN_1_PAD_GPIO_21,
    HAL_IOMUX_FUN_KEYIN_2_PAD_GPIO_28,
    HAL_IOMUX_FUN_KEYIN_3_PAD_GPIO_29,
    HAL_IOMUX_FUN_KEYOUT_0_PAD_GPIO_14,
    HAL_IOMUX_FUN_KEYOUT_0_PAD_GPIO_22,
    HAL_IOMUX_FUN_KEYOUT_1_PAD_GPIO_15,
    HAL_IOMUX_FUN_KEYOUT_1_PAD_GPIO_23,
    HAL_IOMUX_FUN_KEYOUT_2_PAD_GPIO_30,
    HAL_IOMUX_FUN_KEYOUT_3_PAD_GPIO_31,
    HAL_IOMUX_FUN_M2_SPI_CLK_PAD_GPIO_20,
    HAL_IOMUX_FUN_M2_SPI_CLK_PAD_GPIO_26,
    HAL_IOMUX_FUN_M2_SPI_CS_PAD_GPIO_21,
    HAL_IOMUX_FUN_M2_SPI_CS_PAD_GPIO_27,
    HAL_IOMUX_FUN_M2_SPI_D_0_PAD_GPIO_22,
    HAL_IOMUX_FUN_M2_SPI_D_0_PAD_GPIO_28,
    HAL_IOMUX_FUN_M2_SPI_D_1_PAD_GPIO_23,
    HAL_IOMUX_FUN_M2_SPI_D_1_PAD_GPIO_29,
    HAL_IOMUX_FUN_M2_SPI_D_2_PAD_GPIO_24,
    HAL_IOMUX_FUN_M2_SPI_D_2_PAD_GPIO_30,
    HAL_IOMUX_FUN_M2_SPI_D_3_PAD_GPIO_25,
    HAL_IOMUX_FUN_M2_SPI_D_3_PAD_GPIO_31,
    HAL_IOMUX_FUN_M_CLK_PAD_M_CLK,
    HAL_IOMUX_FUN_M_CLKB_PAD_M_CLKB,
    HAL_IOMUX_FUN_M_CS_PAD_M_CS,
    HAL_IOMUX_FUN_M_DM_PAD_M_DM,
    HAL_IOMUX_FUN_M_DQS_PAD_M_DQS,
    HAL_IOMUX_FUN_M_DQ_0_PAD_M_DQ_0,
    HAL_IOMUX_FUN_M_DQ_1_PAD_M_DQ_1,
    HAL_IOMUX_FUN_M_DQ_2_PAD_M_DQ_2,
    HAL_IOMUX_FUN_M_DQ_3_PAD_M_DQ_3,
    HAL_IOMUX_FUN_M_DQ_4_PAD_M_DQ_4,
    HAL_IOMUX_FUN_M_DQ_5_PAD_M_DQ_5,
    HAL_IOMUX_FUN_M_DQ_6_PAD_M_DQ_6,
    HAL_IOMUX_FUN_M_DQ_7_PAD_M_DQ_7,
    HAL_IOMUX_FUN_M_SPI_CLK_PAD_M_SPI_CLK,
    HAL_IOMUX_FUN_M_SPI_CS_PAD_M_SPI_CS,
    HAL_IOMUX_FUN_M_SPI_D_0_PAD_M_SPI_D_0,
    HAL_IOMUX_FUN_M_SPI_D_1_PAD_M_SPI_D_1,
    HAL_IOMUX_FUN_M_SPI_D_2_PAD_M_SPI_D_2,
    HAL_IOMUX_FUN_M_SPI_D_3_PAD_M_SPI_D_3,
    HAL_IOMUX_FUN_RF_SPI_CLK_M_PAD_GPIO_28,
    HAL_IOMUX_FUN_RF_SPI_CS_M_PAD_GPIO_29,
    HAL_IOMUX_FUN_RF_SPI_DIO_M_PAD_GPIO_30,
    HAL_IOMUX_FUN_SDMMC2_CLK_PAD_GPIO_14,
    HAL_IOMUX_FUN_SDMMC2_CLK_PAD_GPIO_24,
    HAL_IOMUX_FUN_SDMMC2_CLK_PAD_GPIO_26,
    HAL_IOMUX_FUN_SDMMC2_CMD_PAD_GPIO_15,
    HAL_IOMUX_FUN_SDMMC2_CMD_PAD_GPIO_25,
    HAL_IOMUX_FUN_SDMMC2_CMD_PAD_GPIO_27,
    HAL_IOMUX_FUN_SDMMC2_DAT_0_PAD_GPIO_19,
    HAL_IOMUX_FUN_SDMMC2_DAT_0_PAD_GPIO_23,
    HAL_IOMUX_FUN_SDMMC2_DAT_0_PAD_GPIO_28,
    HAL_IOMUX_FUN_SDMMC2_DAT_1_PAD_GPIO_18,
    HAL_IOMUX_FUN_SDMMC2_DAT_1_PAD_GPIO_22,
    HAL_IOMUX_FUN_SDMMC2_DAT_1_PAD_GPIO_29,
    HAL_IOMUX_FUN_SDMMC2_DAT_2_PAD_GPIO_17,
    HAL_IOMUX_FUN_SDMMC2_DAT_2_PAD_GPIO_21,
    HAL_IOMUX_FUN_SDMMC2_DAT_2_PAD_GPIO_30,
    HAL_IOMUX_FUN_SDMMC2_DAT_3_PAD_GPIO_16,
    HAL_IOMUX_FUN_SDMMC2_DAT_3_PAD_GPIO_20,
    HAL_IOMUX_FUN_SDMMC2_DAT_3_PAD_GPIO_31,
    HAL_IOMUX_FUN_SEGOUT_0_PAD_GPIO_8,
    HAL_IOMUX_FUN_SEGOUT_1_PAD_GPIO_9,
    HAL_IOMUX_FUN_SEGOUT_2_PAD_GPIO_10,
    HAL_IOMUX_FUN_SEGOUT_3_PAD_GPIO_11,
    HAL_IOMUX_FUN_SEGOUT_4_PAD_GPIO_12,
    HAL_IOMUX_FUN_SEGOUT_5_PAD_GPIO_13,
    HAL_IOMUX_FUN_SEGOUT_6_PAD_GPIO_14,
    HAL_IOMUX_FUN_SEGOUT_7_PAD_GPIO_15,
    HAL_IOMUX_FUN_SEGOUT_8_PAD_GPIO_16,
    HAL_IOMUX_FUN_SEGOUT_9_PAD_GPIO_17,
    HAL_IOMUX_FUN_SEGOUT_10_PAD_GPIO_18,
    HAL_IOMUX_FUN_SEGOUT_11_PAD_GPIO_19,
    HAL_IOMUX_FUN_SEGOUT_12_PAD_GPIO_20,
    HAL_IOMUX_FUN_SEGOUT_13_PAD_GPIO_21,
    HAL_IOMUX_FUN_SEGOUT_14_PAD_GPIO_22,
    HAL_IOMUX_FUN_SEGOUT_15_PAD_GPIO_23,
    HAL_IOMUX_FUN_SEGOUT_16_PAD_GPIO_24,
    HAL_IOMUX_FUN_SEGOUT_17_PAD_GPIO_25,
    HAL_IOMUX_FUN_SIM_CLK_0_PAD_SIM_CLK_0,
    HAL_IOMUX_FUN_SIM_CLK_1_PAD_SIM_CLK_1,
    HAL_IOMUX_FUN_SIM_DIO_0_PAD_SIM_DIO_0,
    HAL_IOMUX_FUN_SIM_DIO_1_PAD_SIM_DIO_1,
    HAL_IOMUX_FUN_SIM_RST_0_PAD_SIM_RST_0,
    HAL_IOMUX_FUN_SIM_RST_1_PAD_SIM_RST_1,
    HAL_IOMUX_FUN_SPI1_CLK_PAD_GPIO_16,
    HAL_IOMUX_FUN_SPI1_CLK_PAD_GPIO_20,
    HAL_IOMUX_FUN_SPI1_CLK_PAD_GPIO_28,
    HAL_IOMUX_FUN_SPI1_CLK_PAD_GPIO_32,
    HAL_IOMUX_FUN_SPI1_CS_PAD_GPIO_17,
    HAL_IOMUX_FUN_SPI1_CS_PAD_GPIO_21,
    HAL_IOMUX_FUN_SPI1_CS_PAD_GPIO_29,
    HAL_IOMUX_FUN_SPI1_CS_PAD_GPIO_33,
    HAL_IOMUX_FUN_SPI1_DI_0_PAD_GPIO_18,
    HAL_IOMUX_FUN_SPI1_DI_0_PAD_GPIO_22,
    HAL_IOMUX_FUN_SPI1_DI_0_PAD_GPIO_30,
    HAL_IOMUX_FUN_SPI1_DI_0_PAD_SWCLK,
    HAL_IOMUX_FUN_SPI1_DI_1_PAD_GPIO_19,
    HAL_IOMUX_FUN_SPI1_DI_1_PAD_GPIO_23,
    HAL_IOMUX_FUN_SPI1_DI_1_PAD_GPIO_31,
    HAL_IOMUX_FUN_SPI1_DI_1_PAD_SWDIO,
    HAL_IOMUX_FUN_SPI2_CLK_PAD_GPIO_4,
    HAL_IOMUX_FUN_SPI2_CS_PAD_GPIO_5,
    HAL_IOMUX_FUN_SPI2_DI_0_PAD_GPIO_6,
    HAL_IOMUX_FUN_SPI2_DI_1_PAD_GPIO_7,
    HAL_IOMUX_FUN_SWCLK_PAD_SWCLK,
    HAL_IOMUX_FUN_SWDIO_PAD_SWDIO,
    HAL_IOMUX_FUN_SWV_PAD_GPIO_19,
    HAL_IOMUX_FUN_SWV_PAD_GPIO_23,
    HAL_IOMUX_FUN_SWV_PAD_GPIO_26,
    HAL_IOMUX_FUN_SWV_PAD_GPIO_31,
    HAL_IOMUX_FUN_SWV_PAD_GPIO_33,
    HAL_IOMUX_FUN_TCO_0_PAD_GPIO_10,
    HAL_IOMUX_FUN_TCO_0_PAD_GPIO_23,
    HAL_IOMUX_FUN_TCO_0_PAD_GPIO_25,
    HAL_IOMUX_FUN_TCO_0_PAD_GPIO_26,
    HAL_IOMUX_FUN_TCO_0_PAD_SIM_CLK_1,
    HAL_IOMUX_FUN_TCO_1_PAD_GPIO_11,
    HAL_IOMUX_FUN_TCO_1_PAD_GPIO_24,
    HAL_IOMUX_FUN_TCO_1_PAD_GPIO_27,
    HAL_IOMUX_FUN_TCO_1_PAD_SIM_RST_1,
    HAL_IOMUX_FUN_UART1_CTS_PAD_GPIO_2,
    HAL_IOMUX_FUN_UART1_CTS_PAD_GPIO_10,
    HAL_IOMUX_FUN_UART1_CTS_PAD_GPIO_12,
    HAL_IOMUX_FUN_UART1_RTS_PAD_GPIO_3,
    HAL_IOMUX_FUN_UART1_RTS_PAD_GPIO_11,
    HAL_IOMUX_FUN_UART1_RTS_PAD_GPIO_13,
    HAL_IOMUX_FUN_UART1_RXD_PAD_GPIO_0,
    HAL_IOMUX_FUN_UART1_TXD_PAD_GPIO_1,
    HAL_IOMUX_FUN_UART1_TXD_PAD_GPIO_10,
    HAL_IOMUX_FUN_UART1_TXD_PAD_GPIO_12,
    HAL_IOMUX_FUN_UART2_CTS_PAD_GPIO_6,
    HAL_IOMUX_FUN_UART2_CTS_PAD_GPIO_14,
    HAL_IOMUX_FUN_UART2_RTS_PAD_GPIO_7,
    HAL_IOMUX_FUN_UART2_RTS_PAD_GPIO_15,
    HAL_IOMUX_FUN_UART2_RXD_PAD_GPIO_2,
    HAL_IOMUX_FUN_UART2_RXD_PAD_GPIO_4,
    HAL_IOMUX_FUN_UART2_TXD_PAD_GPIO_3,
    HAL_IOMUX_FUN_UART2_TXD_PAD_GPIO_5,
    HAL_IOMUX_FUN_UART2_TXD_PAD_GPIO_11,
    HAL_IOMUX_FUN_UART2_TXD_PAD_GPIO_13,
    HAL_IOMUX_FUN_UART3_CTS_PAD_GPIO_10,
    HAL_IOMUX_FUN_UART3_CTS_PAD_GPIO_26,
    HAL_IOMUX_FUN_UART3_CTS_PAD_GPIO_30,
    HAL_IOMUX_FUN_UART3_RTS_PAD_GPIO_11,
    HAL_IOMUX_FUN_UART3_RTS_PAD_GPIO_27,
    HAL_IOMUX_FUN_UART3_RTS_PAD_GPIO_31,
    HAL_IOMUX_FUN_UART3_RXD_PAD_GPIO_8,
    HAL_IOMUX_FUN_UART3_TXD_PAD_GPIO_9,
    HAL_IOMUX_FUN_UART4_CTS_PAD_GPIO_14,
    HAL_IOMUX_FUN_UART4_CTS_PAD_GPIO_26,
    HAL_IOMUX_FUN_UART4_RTS_PAD_GPIO_15,
    HAL_IOMUX_FUN_UART4_RTS_PAD_GPIO_27,
    HAL_IOMUX_FUN_UART4_RXD_PAD_GPIO_12,
    HAL_IOMUX_FUN_UART4_RXD_PAD_GPIO_28,
    HAL_IOMUX_FUN_UART4_TXD_PAD_GPIO_13,
    HAL_IOMUX_FUN_UART4_TXD_PAD_GPIO_29,
    HAL_IOMUX_FUN_UART5_CTS_PAD_GPIO_18,
    HAL_IOMUX_FUN_UART5_CTS_PAD_SWCLK,
    HAL_IOMUX_FUN_UART5_RTS_PAD_GPIO_19,
    HAL_IOMUX_FUN_UART5_RTS_PAD_SWDIO,
    HAL_IOMUX_FUN_UART5_RXD_PAD_GPIO_16,
    HAL_IOMUX_FUN_UART5_RXD_PAD_GPIO_32,
    HAL_IOMUX_FUN_UART5_TXD_PAD_GPIO_17,
    HAL_IOMUX_FUN_UART5_TXD_PAD_GPIO_33 //
};

static const char *gFunNames[] = {
    "ADI_SCL_M",
    "ADI_SDIO_M",
    "CLKO_0",
    "CLKO_1",
    "CLKO_2",
    "CLKO_3",
    "CLK_32K",
    "DBG_CLK",
    "DBG_DO_0",
    "DBG_DO_1",
    "DBG_DO_2",
    "DBG_DO_3",
    "DBG_DO_4",
    "DBG_DO_5",
    "DBG_DO_6",
    "DBG_DO_7",
    "DBG_DO_8",
    "DBG_DO_9",
    "DBG_DO_10",
    "DBG_DO_11",
    "DBG_DO_12",
    "DBG_DO_13",
    "DBG_DO_14",
    "DBG_DO_15",
    "DBG_TRIG",
    "DFE_RX_EN_M",
    "GPADC_IN0",
    "GPADC_IN1",
    "GPADC_IN2",
    "GPADC_IN3",
    "GPIO_0",
    "GPIO_1",
    "GPIO_2",
    "GPIO_3",
    "GPIO_4",
    "GPIO_5",
    "GPIO_6",
    "GPIO_7",
    "GPIO_8",
    "GPIO_9",
    "GPIO_10",
    "GPIO_11",
    "GPIO_12",
    "GPIO_13",
    "GPIO_14",
    "GPIO_15",
    "GPIO_16",
    "GPIO_17",
    "GPIO_18",
    "GPIO_19",
    "GPIO_20",
    "GPIO_21",
    "GPIO_22",
    "GPIO_23",
    "GPIO_24",
    "GPIO_25",
    "GPIO_26",
    "GPIO_27",
    "GPIO_28",
    "GPIO_29",
    "GPIO_30",
    "GPIO_31",
    "GPIO_32",
    "GPIO_33",
    "GPIO_34",
    "GPIO_35",
    "GPIO_36",
    "GPIO_37",
    "GPIO_38",
    "GPT1_PWM_0",
    "GPT1_PWM_1",
    "GPT1_TI_0",
    "GPT1_TI_1",
    "GPT2_PWM_0",
    "GPT2_PWM_1",
    "GPT2_PWM_2",
    "GPT2_PWM_3",
    "GPT2_TI_0",
    "GPT2_TI_1",
    "GPT2_TI_2",
    "GPT2_TI_3",
    "HST_RXD",
    "HST_TXD",
    "I2C1_SCL",
    "I2C1_SDA",
    "I2C2_SCL",
    "I2C2_SDA",
    "I2C3_SCL",
    "I2C3_SDA",
    "I2S_BCLK",
    "I2S_DI",
    "I2S_DO",
    "I2S_LRCK",
    "KEYIN_0",
    "KEYIN_1",
    "KEYIN_2",
    "KEYIN_3",
    "KEYOUT_0",
    "KEYOUT_1",
    "KEYOUT_2",
    "KEYOUT_3",
    "M2_SPI_CLK",
    "M2_SPI_CS",
    "M2_SPI_D_0",
    "M2_SPI_D_1",
    "M2_SPI_D_2",
    "M2_SPI_D_3",
    "M_CLK",
    "M_CLKB",
    "M_CS",
    "M_DM",
    "M_DQS",
    "M_DQ_0",
    "M_DQ_1",
    "M_DQ_2",
    "M_DQ_3",
    "M_DQ_4",
    "M_DQ_5",
    "M_DQ_6",
    "M_DQ_7",
    "M_SPI_CLK",
    "M_SPI_CS",
    "M_SPI_D_0",
    "M_SPI_D_1",
    "M_SPI_D_2",
    "M_SPI_D_3",
    "RF_SPI_CLK_M",
    "RF_SPI_CS_M",
    "RF_SPI_DIO_M",
    "SDMMC2_CLK",
    "SDMMC2_CMD",
    "SDMMC2_DAT_0",
    "SDMMC2_DAT_1",
    "SDMMC2_DAT_2",
    "SDMMC2_DAT_3",
    "SEGOUT_0",
    "SEGOUT_1",
    "SEGOUT_2",
    "SEGOUT_3",
    "SEGOUT_4",
    "SEGOUT_5",
    "SEGOUT_6",
    "SEGOUT_7",
    "SEGOUT_8",
    "SEGOUT_9",
    "SEGOUT_10",
    "SEGOUT_11",
    "SEGOUT_12",
    "SEGOUT_13",
    "SEGOUT_14",
    "SEGOUT_15",
    "SEGOUT_16",
    "SEGOUT_17",
    "SIM_CLK_0",
    "SIM_CLK_1",
    "SIM_DIO_0",
    "SIM_DIO_1",
    "SIM_RST_0",
    "SIM_RST_1",
    "SPI1_CLK",
    "SPI1_CS",
    "SPI1_DI_0",
    "SPI1_DI_1",
    "SPI2_CLK",
    "SPI2_CS",
    "SPI2_DI_0",
    "SPI2_DI_1",
    "SWCLK",
    "SWDIO",
    "SWV",
    "TCO_0",
    "TCO_1",
    "UART1_CTS",
    "UART1_RTS",
    "UART1_RXD",
    "UART1_TXD",
    "UART2_CTS",
    "UART2_RTS",
    "UART2_RXD",
    "UART2_TXD",
    "UART3_CTS",
    "UART3_RTS",
    "UART3_RXD",
    "UART3_TXD",
    "UART4_CTS",
    "UART4_RTS",
    "UART4_RXD",
    "UART4_TXD",
    "UART5_CTS",
    "UART5_RTS",
    "UART5_RXD",
    "UART5_TXD" //
};

static const char *gPadNames[] = {
    "GPIO_0",
    "GPIO_1",
    "GPIO_2",
    "GPIO_3",
    "GPIO_4",
    "GPIO_5",
    "GPIO_6",
    "GPIO_7",
    "GPIO_8",
    "GPIO_9",
    "GPIO_10",
    "GPIO_11",
    "GPIO_12",
    "GPIO_13",
    "GPIO_14",
    "GPIO_15",
    "GPIO_16",
    "GPIO_17",
    "GPIO_18",
    "GPIO_19",
    "GPIO_20",
    "GPIO_21",
    "GPIO_22",
    "GPIO_23",
    "GPIO_24",
    "GPIO_25",
    "GPIO_26",
    "GPIO_27",
    "GPIO_28",
    "GPIO_29",
    "GPIO_30",
    "GPIO_31",
    "GPIO_32",
    "GPIO_33",
    "M_CLK",
    "M_CLKB",
    "M_CS",
    "M_DM",
    "M_DQS",
    "M_DQ_0",
    "M_DQ_1",
    "M_DQ_2",
    "M_DQ_3",
    "M_DQ_4",
    "M_DQ_5",
    "M_DQ_6",
    "M_DQ_7",
    "M_SPI_CLK",
    "M_SPI_CS",
    "M_SPI_D_0",
    "M_SPI_D_1",
    "M_SPI_D_2",
    "M_SPI_D_3",
    "SIM_CLK_0",
    "SIM_CLK_1",
    "SIM_DIO_0",
    "SIM_DIO_1",
    "SIM_RST_0",
    "SIM_RST_1",
    "SWCLK",
    "SWDIO" //
};
