digraph "CFG for '_Z31Compute_weightx_weighty2_KernelPfS_PKfS1_iff' function" {
	label="CFG for '_Z31Compute_weightx_weighty2_KernelPfS_PKfS1_iff' function";

	Node0x4749560 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%7:\l  %8 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %9 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %10 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %11 = getelementptr i8, i8 addrspace(4)* %10, i64 4\l  %12 = bitcast i8 addrspace(4)* %11 to i16 addrspace(4)*\l  %13 = load i16, i16 addrspace(4)* %12, align 4, !range !5, !invariant.load !6\l  %14 = zext i16 %13 to i32\l  %15 = mul i32 %8, %14\l  %16 = add i32 %15, %9\l  %17 = icmp slt i32 %16, %4\l  br i1 %17, label %18, label %452\l|{<s0>T|<s1>F}}"];
	Node0x4749560:s0 -> Node0x474b490;
	Node0x4749560:s1 -> Node0x474b520;
	Node0x474b490 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d8564670",label="{%18:\l18:                                               \l  %19 = fcmp contract oeq float %5, 2.000000e+00\l  br i1 %19, label %20, label %23\l|{<s0>T|<s1>F}}"];
	Node0x474b490:s0 -> Node0x474c100;
	Node0x474b490:s1 -> Node0x474c190;
	Node0x474c100 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e97a5f70",label="{%20:\l20:                                               \l  %21 = sext i32 %16 to i64\l  %22 = getelementptr inbounds float, float addrspace(1)* %0, i64 %21\l  store float 1.000000e+00, float addrspace(1)* %22, align 4, !tbaa !7\l  br label %448\l}"];
	Node0x474c100 -> Node0x474c5b0;
	Node0x474c190 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%23:\l23:                                               \l  %24 = fcmp contract oeq float %5, 1.000000e+00\l  br i1 %24, label %25, label %36\l|{<s0>T|<s1>F}}"];
	Node0x474c190:s0 -> Node0x474c740;
	Node0x474c190:s1 -> Node0x474c790;
	Node0x474c740 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b59970",label="{%25:\l25:                                               \l  %26 = sext i32 %16 to i64\l  %27 = getelementptr inbounds float, float addrspace(1)* %2, i64 %26\l  %28 = load float, float addrspace(1)* %27, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %29 = fadd contract float %28, %6\l  %30 = fdiv contract float 1.000000e+00, %29\l  %31 = getelementptr inbounds float, float addrspace(1)* %0, i64 %26\l  store float %30, float addrspace(1)* %31, align 4, !tbaa !7\l  %32 = getelementptr inbounds float, float addrspace(1)* %3, i64 %26\l  %33 = load float, float addrspace(1)* %32, align 4, !tbaa !7\l  %34 = fadd contract float %33, %6\l  %35 = fdiv contract float 1.000000e+00, %34\l  br label %448\l}"];
	Node0x474c740 -> Node0x474c5b0;
	Node0x474c790 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2cab570",label="{%36:\l36:                                               \l  %37 = fcmp contract oeq float %5, 0.000000e+00\l  %38 = sext i32 %16 to i64\l  %39 = getelementptr inbounds float, float addrspace(1)* %2, i64 %38\l  %40 = load float, float addrspace(1)* %39, align 4, !tbaa !7\l  br i1 %37, label %41, label %51\l|{<s0>T|<s1>F}}"];
	Node0x474c790:s0 -> Node0x474dec0;
	Node0x474c790:s1 -> Node0x474df50;
	Node0x474dec0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5d8d170",label="{%41:\l41:                                               \l  %42 = fmul contract float %40, %40\l  %43 = fadd contract float %42, %6\l  %44 = fdiv contract float 1.000000e+00, %43\l  %45 = getelementptr inbounds float, float addrspace(1)* %0, i64 %38\l  store float %44, float addrspace(1)* %45, align 4, !tbaa !7\l  %46 = getelementptr inbounds float, float addrspace(1)* %3, i64 %38\l  %47 = load float, float addrspace(1)* %46, align 4, !tbaa !7\l  %48 = fmul contract float %47, %47\l  %49 = fadd contract float %48, %6\l  %50 = fdiv contract float 1.000000e+00, %49\l  br label %448\l}"];
	Node0x474dec0 -> Node0x474c5b0;
	Node0x474df50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d1dae970",label="{%51:\l51:                                               \l  %52 = fsub contract float 2.000000e+00, %5\l  %53 = tail call float @llvm.fabs.f32(float %40)\l  %54 = tail call float @llvm.amdgcn.frexp.mant.f32(float %53)\l  %55 = fcmp olt float %54, 0x3FE5555560000000\l  %56 = zext i1 %55 to i32\l  %57 = tail call float @llvm.amdgcn.ldexp.f32(float %54, i32 %56)\l  %58 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %53)\l  %59 = sub nsw i32 %58, %56\l  %60 = fadd float %57, -1.000000e+00\l  %61 = fadd float %57, 1.000000e+00\l  %62 = fadd float %61, -1.000000e+00\l  %63 = fsub float %57, %62\l  %64 = tail call float @llvm.amdgcn.rcp.f32(float %61)\l  %65 = fmul float %60, %64\l  %66 = fmul float %61, %65\l  %67 = fneg float %66\l  %68 = tail call float @llvm.fma.f32(float %65, float %61, float %67)\l  %69 = tail call float @llvm.fma.f32(float %65, float %63, float %68)\l  %70 = fadd float %66, %69\l  %71 = fsub float %70, %66\l  %72 = fsub float %69, %71\l  %73 = fsub float %60, %70\l  %74 = fsub float %60, %73\l  %75 = fsub float %74, %70\l  %76 = fsub float %75, %72\l  %77 = fadd float %73, %76\l  %78 = fmul float %64, %77\l  %79 = fadd float %65, %78\l  %80 = fsub float %79, %65\l  %81 = fsub float %78, %80\l  %82 = fmul float %79, %79\l  %83 = fneg float %82\l  %84 = tail call float @llvm.fma.f32(float %79, float %79, float %83)\l  %85 = fmul float %81, 2.000000e+00\l  %86 = tail call float @llvm.fma.f32(float %79, float %85, float %84)\l  %87 = fadd float %82, %86\l  %88 = fsub float %87, %82\l  %89 = fsub float %86, %88\l  %90 = tail call float @llvm.fmuladd.f32(float %87, float 0x3FCED89C20000000,\l... float 0x3FD23E9880000000)\l  %91 = tail call float @llvm.fmuladd.f32(float %87, float %90, float\l... 0x3FD999BDE0000000)\l  %92 = sitofp i32 %59 to float\l  %93 = fmul float %92, 0x3FE62E4300000000\l  %94 = fneg float %93\l  %95 = tail call float @llvm.fma.f32(float %92, float 0x3FE62E4300000000,\l... float %94)\l  %96 = tail call float @llvm.fma.f32(float %92, float 0xBE205C6100000000,\l... float %95)\l  %97 = fadd float %93, %96\l  %98 = fsub float %97, %93\l  %99 = fsub float %96, %98\l  %100 = tail call float @llvm.amdgcn.ldexp.f32(float %79, i32 1)\l  %101 = fmul float %79, %87\l  %102 = fneg float %101\l  %103 = tail call float @llvm.fma.f32(float %87, float %79, float %102)\l  %104 = tail call float @llvm.fma.f32(float %87, float %81, float %103)\l  %105 = tail call float @llvm.fma.f32(float %89, float %79, float %104)\l  %106 = fadd float %101, %105\l  %107 = fsub float %106, %101\l  %108 = fsub float %105, %107\l  %109 = fmul float %87, %91\l  %110 = fneg float %109\l  %111 = tail call float @llvm.fma.f32(float %87, float %91, float %110)\l  %112 = tail call float @llvm.fma.f32(float %89, float %91, float %111)\l  %113 = fadd float %109, %112\l  %114 = fsub float %113, %109\l  %115 = fsub float %112, %114\l  %116 = fadd float %113, 0x3FE5555540000000\l  %117 = fadd float %116, 0xBFE5555540000000\l  %118 = fsub float %113, %117\l  %119 = fadd float %115, 0x3E2E720200000000\l  %120 = fadd float %119, %118\l  %121 = fadd float %116, %120\l  %122 = fsub float %121, %116\l  %123 = fsub float %120, %122\l  %124 = fmul float %106, %121\l  %125 = fneg float %124\l  %126 = tail call float @llvm.fma.f32(float %106, float %121, float %125)\l  %127 = tail call float @llvm.fma.f32(float %106, float %123, float %126)\l  %128 = tail call float @llvm.fma.f32(float %108, float %121, float %127)\l  %129 = tail call float @llvm.amdgcn.ldexp.f32(float %81, i32 1)\l  %130 = fadd float %124, %128\l  %131 = fsub float %130, %124\l  %132 = fsub float %128, %131\l  %133 = fadd float %100, %130\l  %134 = fsub float %133, %100\l  %135 = fsub float %130, %134\l  %136 = fadd float %129, %132\l  %137 = fadd float %136, %135\l  %138 = fadd float %133, %137\l  %139 = fsub float %138, %133\l  %140 = fsub float %137, %139\l  %141 = fadd float %97, %138\l  %142 = fsub float %141, %97\l  %143 = fsub float %141, %142\l  %144 = fsub float %97, %143\l  %145 = fsub float %138, %142\l  %146 = fadd float %145, %144\l  %147 = fadd float %99, %140\l  %148 = fsub float %147, %99\l  %149 = fsub float %147, %148\l  %150 = fsub float %99, %149\l  %151 = fsub float %140, %148\l  %152 = fadd float %151, %150\l  %153 = fadd float %147, %146\l  %154 = fadd float %141, %153\l  %155 = fsub float %154, %141\l  %156 = fsub float %153, %155\l  %157 = fadd float %152, %156\l  %158 = fadd float %154, %157\l  %159 = fsub float %158, %154\l  %160 = fsub float %157, %159\l  %161 = fmul float %52, %158\l  %162 = fneg float %161\l  %163 = tail call float @llvm.fma.f32(float %52, float %158, float %162)\l  %164 = tail call float @llvm.fma.f32(float %52, float %160, float %163)\l  %165 = fadd float %161, %164\l  %166 = tail call float @llvm.fabs.f32(float %161) #3\l  %167 = fcmp oeq float %166, 0x7FF0000000000000\l  %168 = select i1 %167, float %161, float %165\l  %169 = fcmp oeq float %168, 0x40562E4300000000\l  %170 = select i1 %169, float 0x3EE0000000000000, float 0.000000e+00\l  %171 = fsub float %168, %170\l  %172 = fmul float %171, 0x3FF7154760000000\l  %173 = tail call float @llvm.rint.f32(float %172)\l  %174 = fcmp ogt float %171, 0x40562E4300000000\l  %175 = fcmp olt float %171, 0xC059D1DA00000000\l  %176 = fneg float %172\l  %177 = tail call float @llvm.fma.f32(float %171, float 0x3FF7154760000000,\l... float %176)\l  %178 = tail call float @llvm.fma.f32(float %171, float 0x3E54AE0BE0000000,\l... float %177)\l  %179 = fsub float %172, %173\l  %180 = fadd float %178, %179\l  %181 = tail call float @llvm.exp2.f32(float %180)\l  %182 = fptosi float %173 to i32\l  %183 = tail call float @llvm.amdgcn.ldexp.f32(float %181, i32 %182)\l  %184 = select i1 %175, float 0.000000e+00, float %183\l  %185 = select i1 %174, float 0x7FF0000000000000, float %184\l  %186 = tail call float @llvm.fabs.f32(float %52)\l  %187 = tail call float @llvm.trunc.f32(float %186)\l  %188 = fcmp oeq float %186, %187\l  %189 = zext i1 %188 to i32\l  %190 = fmul float %187, 5.000000e-01\l  %191 = tail call float @llvm.amdgcn.fract.f32(float %190)\l  %192 = tail call i1 @llvm.amdgcn.class.f32(float %190, i32 516)\l  %193 = select i1 %192, float 0.000000e+00, float %191\l  %194 = fcmp oeq float %193, 0.000000e+00\l  %195 = and i1 %188, %194\l  %196 = zext i1 %195 to i32\l  %197 = add nuw nsw i32 %196, %189\l  %198 = icmp eq i32 %197, 1\l  %199 = icmp ne i32 %197, 0\l  %200 = fcmp oeq float %186, 0x7FF0000000000000\l  br i1 %200, label %201, label %239\l|{<s0>T|<s1>F}}"];
	Node0x474df50:s0 -> Node0x4756550;
	Node0x474df50:s1 -> Node0x47565e0;
	Node0x4756550 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bbd1f870",label="{%201:\l201:                                              \l  %202 = fcmp oeq float %53, 1.000000e+00\l  %203 = fadd float %53, -1.000000e+00\l  %204 = bitcast float %52 to i32\l  %205 = bitcast float %203 to i32\l  %206 = xor i32 %205, %204\l  %207 = icmp sgt i32 %206, -1\l  %208 = select i1 %207, float 0x7FF0000000000000, float 0.000000e+00\l  %209 = select i1 %202, float %53, float %208\l  %210 = fcmp oeq float %53, 0x7FF0000000000000\l  %211 = fcmp oeq float %40, 0.000000e+00\l  %212 = or i1 %211, %210\l  %213 = fcmp olt float %52, 0.000000e+00\l  %214 = xor i1 %213, %211\l  %215 = select i1 %214, float 0.000000e+00, float 0x7FF0000000000000\l  %216 = select i1 %198, float %40, float 0.000000e+00\l  %217 = tail call float @llvm.copysign.f32(float %215, float %216)\l  %218 = select i1 %212, float %217, float %209\l  %219 = fcmp uno float %40, %52\l  %220 = select i1 %219, float 0x7FF8000000000000, float %218\l  %221 = fcmp oeq float %40, 1.000000e+00\l  %222 = fcmp oeq float %52, 0.000000e+00\l  %223 = or i1 %222, %221\l  %224 = select i1 %223, float 1.000000e+00, float %220\l  %225 = fadd contract float %224, %6\l  %226 = fdiv contract float 1.000000e+00, %225\l  %227 = getelementptr inbounds float, float addrspace(1)* %0, i64 %38\l  store float %226, float addrspace(1)* %227, align 4, !tbaa !7\l  %228 = getelementptr inbounds float, float addrspace(1)* %3, i64 %38\l  %229 = load float, float addrspace(1)* %228, align 4, !tbaa !7\l  %230 = tail call float @llvm.fabs.f32(float %229)\l  %231 = fcmp oeq float %230, 1.000000e+00\l  %232 = fadd float %230, -1.000000e+00\l  %233 = bitcast float %52 to i32\l  %234 = bitcast float %232 to i32\l  %235 = xor i32 %234, %233\l  %236 = icmp sgt i32 %235, -1\l  %237 = select i1 %236, float 0x7FF0000000000000, float 0.000000e+00\l  %238 = select i1 %231, float %230, float %237\l  br label %427\l}"];
	Node0x4756550 -> Node0x4757fd0;
	Node0x47565e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%239:\l239:                                              \l  %240 = fcmp uge float %40, 0.000000e+00\l  %241 = select i1 %240, i1 true, i1 %199\l  %242 = tail call float @llvm.fabs.f32(float %185) #3\l  %243 = fcmp oeq float %242, 0x7FF0000000000000\l  %244 = tail call float @llvm.fabs.f32(float %168) #3\l  %245 = fcmp oeq float %244, 0x7FF0000000000000\l  %246 = fsub float %165, %161\l  %247 = fsub float %164, %246\l  %248 = select i1 %245, float 0.000000e+00, float %247\l  %249 = fadd float %170, %248\l  %250 = tail call float @llvm.fma.f32(float %185, float %249, float %185)\l  %251 = select i1 %243, float %185, float %250\l  %252 = fcmp olt float %40, 0.000000e+00\l  %253 = and i1 %198, %252\l  %254 = select i1 %253, float -0.000000e+00, float 0.000000e+00\l  %255 = tail call float @llvm.copysign.f32(float %251, float %254)\l  %256 = select i1 %241, float %255, float 0x7FF8000000000000\l  %257 = fcmp oeq float %53, 0x7FF0000000000000\l  %258 = fcmp oeq float %40, 0.000000e+00\l  %259 = or i1 %258, %257\l  %260 = fcmp olt float %52, 0.000000e+00\l  %261 = xor i1 %260, %258\l  %262 = select i1 %261, float 0.000000e+00, float 0x7FF0000000000000\l  %263 = select i1 %198, float %40, float 0.000000e+00\l  %264 = tail call float @llvm.copysign.f32(float %262, float %263)\l  %265 = select i1 %259, float %264, float %256\l  %266 = fcmp uno float %40, %52\l  %267 = select i1 %266, float 0x7FF8000000000000, float %265\l  %268 = fcmp oeq float %40, 1.000000e+00\l  %269 = fcmp oeq float %52, 0.000000e+00\l  %270 = or i1 %269, %268\l  %271 = select i1 %270, float 1.000000e+00, float %267\l  %272 = fadd contract float %271, %6\l  %273 = fdiv contract float 1.000000e+00, %272\l  %274 = getelementptr inbounds float, float addrspace(1)* %0, i64 %38\l  store float %273, float addrspace(1)* %274, align 4, !tbaa !7\l  %275 = getelementptr inbounds float, float addrspace(1)* %3, i64 %38\l  %276 = load float, float addrspace(1)* %275, align 4, !tbaa !7\l  %277 = tail call float @llvm.fabs.f32(float %276)\l  %278 = tail call float @llvm.amdgcn.frexp.mant.f32(float %277)\l  %279 = fcmp olt float %278, 0x3FE5555560000000\l  %280 = zext i1 %279 to i32\l  %281 = tail call float @llvm.amdgcn.ldexp.f32(float %278, i32 %280)\l  %282 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %277)\l  %283 = sub nsw i32 %282, %280\l  %284 = fadd float %281, -1.000000e+00\l  %285 = fadd float %281, 1.000000e+00\l  %286 = fadd float %285, -1.000000e+00\l  %287 = fsub float %281, %286\l  %288 = tail call float @llvm.amdgcn.rcp.f32(float %285)\l  %289 = fmul float %284, %288\l  %290 = fmul float %285, %289\l  %291 = fneg float %290\l  %292 = tail call float @llvm.fma.f32(float %289, float %285, float %291)\l  %293 = tail call float @llvm.fma.f32(float %289, float %287, float %292)\l  %294 = fadd float %290, %293\l  %295 = fsub float %294, %290\l  %296 = fsub float %293, %295\l  %297 = fsub float %284, %294\l  %298 = fsub float %284, %297\l  %299 = fsub float %298, %294\l  %300 = fsub float %299, %296\l  %301 = fadd float %297, %300\l  %302 = fmul float %288, %301\l  %303 = fadd float %289, %302\l  %304 = fsub float %303, %289\l  %305 = fsub float %302, %304\l  %306 = fmul float %303, %303\l  %307 = fneg float %306\l  %308 = tail call float @llvm.fma.f32(float %303, float %303, float %307)\l  %309 = fmul float %305, 2.000000e+00\l  %310 = tail call float @llvm.fma.f32(float %303, float %309, float %308)\l  %311 = fadd float %306, %310\l  %312 = fsub float %311, %306\l  %313 = fsub float %310, %312\l  %314 = tail call float @llvm.fmuladd.f32(float %311, float\l... 0x3FCED89C20000000, float 0x3FD23E9880000000)\l  %315 = tail call float @llvm.fmuladd.f32(float %311, float %314, float\l... 0x3FD999BDE0000000)\l  %316 = sitofp i32 %283 to float\l  %317 = fmul float %316, 0x3FE62E4300000000\l  %318 = fneg float %317\l  %319 = tail call float @llvm.fma.f32(float %316, float 0x3FE62E4300000000,\l... float %318)\l  %320 = tail call float @llvm.fma.f32(float %316, float 0xBE205C6100000000,\l... float %319)\l  %321 = fadd float %317, %320\l  %322 = fsub float %321, %317\l  %323 = fsub float %320, %322\l  %324 = tail call float @llvm.amdgcn.ldexp.f32(float %303, i32 1)\l  %325 = fmul float %303, %311\l  %326 = fneg float %325\l  %327 = tail call float @llvm.fma.f32(float %311, float %303, float %326)\l  %328 = tail call float @llvm.fma.f32(float %311, float %305, float %327)\l  %329 = tail call float @llvm.fma.f32(float %313, float %303, float %328)\l  %330 = fadd float %325, %329\l  %331 = fsub float %330, %325\l  %332 = fsub float %329, %331\l  %333 = fmul float %311, %315\l  %334 = fneg float %333\l  %335 = tail call float @llvm.fma.f32(float %311, float %315, float %334)\l  %336 = tail call float @llvm.fma.f32(float %313, float %315, float %335)\l  %337 = fadd float %333, %336\l  %338 = fsub float %337, %333\l  %339 = fsub float %336, %338\l  %340 = fadd float %337, 0x3FE5555540000000\l  %341 = fadd float %340, 0xBFE5555540000000\l  %342 = fsub float %337, %341\l  %343 = fadd float %339, 0x3E2E720200000000\l  %344 = fadd float %343, %342\l  %345 = fadd float %340, %344\l  %346 = fsub float %345, %340\l  %347 = fsub float %344, %346\l  %348 = fmul float %330, %345\l  %349 = fneg float %348\l  %350 = tail call float @llvm.fma.f32(float %330, float %345, float %349)\l  %351 = tail call float @llvm.fma.f32(float %330, float %347, float %350)\l  %352 = tail call float @llvm.fma.f32(float %332, float %345, float %351)\l  %353 = tail call float @llvm.amdgcn.ldexp.f32(float %305, i32 1)\l  %354 = fadd float %348, %352\l  %355 = fsub float %354, %348\l  %356 = fsub float %352, %355\l  %357 = fadd float %324, %354\l  %358 = fsub float %357, %324\l  %359 = fsub float %354, %358\l  %360 = fadd float %353, %356\l  %361 = fadd float %360, %359\l  %362 = fadd float %357, %361\l  %363 = fsub float %362, %357\l  %364 = fsub float %361, %363\l  %365 = fadd float %321, %362\l  %366 = fsub float %365, %321\l  %367 = fsub float %365, %366\l  %368 = fsub float %321, %367\l  %369 = fsub float %362, %366\l  %370 = fadd float %369, %368\l  %371 = fadd float %323, %364\l  %372 = fsub float %371, %323\l  %373 = fsub float %371, %372\l  %374 = fsub float %323, %373\l  %375 = fsub float %364, %372\l  %376 = fadd float %375, %374\l  %377 = fadd float %371, %370\l  %378 = fadd float %365, %377\l  %379 = fsub float %378, %365\l  %380 = fsub float %377, %379\l  %381 = fadd float %376, %380\l  %382 = fadd float %378, %381\l  %383 = fsub float %382, %378\l  %384 = fsub float %381, %383\l  %385 = fmul float %52, %382\l  %386 = fneg float %385\l  %387 = tail call float @llvm.fma.f32(float %52, float %382, float %386)\l  %388 = tail call float @llvm.fma.f32(float %52, float %384, float %387)\l  %389 = fadd float %385, %388\l  %390 = fsub float %389, %385\l  %391 = fsub float %388, %390\l  %392 = tail call float @llvm.fabs.f32(float %385) #3\l  %393 = fcmp oeq float %392, 0x7FF0000000000000\l  %394 = select i1 %393, float %385, float %389\l  %395 = tail call float @llvm.fabs.f32(float %394) #3\l  %396 = fcmp oeq float %395, 0x7FF0000000000000\l  %397 = select i1 %396, float 0.000000e+00, float %391\l  %398 = fcmp oeq float %394, 0x40562E4300000000\l  %399 = select i1 %398, float 0x3EE0000000000000, float 0.000000e+00\l  %400 = fsub float %394, %399\l  %401 = fadd float %399, %397\l  %402 = fmul float %400, 0x3FF7154760000000\l  %403 = tail call float @llvm.rint.f32(float %402)\l  %404 = fcmp ogt float %400, 0x40562E4300000000\l  %405 = fcmp olt float %400, 0xC059D1DA00000000\l  %406 = fneg float %402\l  %407 = tail call float @llvm.fma.f32(float %400, float 0x3FF7154760000000,\l... float %406)\l  %408 = tail call float @llvm.fma.f32(float %400, float 0x3E54AE0BE0000000,\l... float %407)\l  %409 = fsub float %402, %403\l  %410 = fadd float %408, %409\l  %411 = tail call float @llvm.exp2.f32(float %410)\l  %412 = fptosi float %403 to i32\l  %413 = tail call float @llvm.amdgcn.ldexp.f32(float %411, i32 %412)\l  %414 = select i1 %405, float 0.000000e+00, float %413\l  %415 = select i1 %404, float 0x7FF0000000000000, float %414\l  %416 = tail call float @llvm.fma.f32(float %415, float %401, float %415)\l  %417 = tail call float @llvm.fabs.f32(float %415) #3\l  %418 = fcmp oeq float %417, 0x7FF0000000000000\l  %419 = select i1 %418, float %415, float %416\l  %420 = fcmp olt float %276, 0.000000e+00\l  %421 = and i1 %198, %420\l  %422 = select i1 %421, float -0.000000e+00, float 0.000000e+00\l  %423 = tail call float @llvm.copysign.f32(float %419, float %422)\l  %424 = fcmp uge float %276, 0.000000e+00\l  %425 = select i1 %424, i1 true, i1 %199\l  %426 = select i1 %425, float %423, float 0x7FF8000000000000\l  br label %427\l}"];
	Node0x47565e0 -> Node0x4757fd0;
	Node0x4757fd0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d1dae970",label="{%427:\l427:                                              \l  %428 = phi float [ %277, %239 ], [ %230, %201 ]\l  %429 = phi float [ %276, %239 ], [ %229, %201 ]\l  %430 = phi i1 [ %269, %239 ], [ %222, %201 ]\l  %431 = phi i1 [ %260, %239 ], [ %213, %201 ]\l  %432 = phi float [ %426, %239 ], [ %238, %201 ]\l  %433 = fcmp oeq float %428, 0x7FF0000000000000\l  %434 = fcmp oeq float %429, 0.000000e+00\l  %435 = or i1 %434, %433\l  %436 = xor i1 %431, %434\l  %437 = select i1 %436, float 0.000000e+00, float 0x7FF0000000000000\l  %438 = select i1 %198, float %429, float 0.000000e+00\l  %439 = tail call float @llvm.copysign.f32(float %437, float %438)\l  %440 = select i1 %435, float %439, float %432\l  %441 = fcmp uno float %429, %52\l  %442 = select i1 %441, float 0x7FF8000000000000, float %440\l  %443 = fcmp oeq float %429, 1.000000e+00\l  %444 = or i1 %430, %443\l  %445 = select i1 %444, float 1.000000e+00, float %442\l  %446 = fadd contract float %445, %6\l  %447 = fdiv contract float 1.000000e+00, %446\l  br label %448\l}"];
	Node0x4757fd0 -> Node0x474c5b0;
	Node0x474c5b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d8564670",label="{%448:\l448:                                              \l  %449 = phi i64 [ %21, %20 ], [ %38, %41 ], [ %38, %427 ], [ %26, %25 ]\l  %450 = phi float [ 1.000000e+00, %20 ], [ %50, %41 ], [ %447, %427 ], [ %35,\l... %25 ]\l  %451 = getelementptr inbounds float, float addrspace(1)* %1, i64 %449\l  store float %450, float addrspace(1)* %451, align 4, !tbaa !7\l  br label %452\l}"];
	Node0x474c5b0 -> Node0x474b520;
	Node0x474b520 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%452:\l452:                                              \l  ret void\l}"];
}
