--*********************************************************
-- ENSA FES 
-- Filière : 1ère Année GSEII
--**********************************************************
--Title : comp_gen.vhd
--TP : Conception d'une serrure Electronique
--Block : Partie operative
--
--*************************************************************
--File : comp_4_bits_gen.vhd
--Authors : COULIBALY Korota Arsène
--Created : 15/04/2020
--
--*************************************************************
--Description : si A>B alors sup=1 sinon '0';
-- si A=B alors ega=1 sinon '0'
--si A<B alors inf=1 sinon '0';
--*************************************************************
--***********************************************************
-- Used Libraries
--***********************************************************

LIBRARY IEEE;
    USE IEEE.STD_LOGIC_1164.all;
    USE IEEE.STD_LOGIC_UNSIGNED.all;
    
--************************************************************
-- ENTITY Declaration
--************************************************************

ENTITY comp_gen IS 
GENERIC(N: INTEGER:=8);
PORT(
A: IN std_logic_vector(N-1 DOWNTO 0);
B: IN std_logic_vector(N-1 DOWNTO 0);
sup: OUT std_logic;
ega: OUT std_logic);

END comp_gen;

--***********************************************************
-- RTL Description
--***********************************************************

ARCHITECTURE rtl OF comp_gen IS 
BEGIN
    sup<='1' WHEN A>B ELSE '0';
    ega<='1' WHEN A=B ELSE '0';
END rtl;