TimeQuest Timing Analyzer report for top
Sun Aug 11 16:40:37 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cpuclk'
 13. Slow 1200mV 85C Model Setup: 'pll0|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 15. Slow 1200mV 85C Model Setup: 'clkin'
 16. Slow 1200mV 85C Model Setup: 'key1'
 17. Slow 1200mV 85C Model Hold: 'cpuclk'
 18. Slow 1200mV 85C Model Hold: 'pll0|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Hold: 'clkin'
 20. Slow 1200mV 85C Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 21. Slow 1200mV 85C Model Hold: 'key1'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'key1'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'cpuclk'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'pll0|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clkin'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Slow 1200mV 85C Model Metastability Report
 36. Slow 1200mV 0C Model Fmax Summary
 37. Slow 1200mV 0C Model Setup Summary
 38. Slow 1200mV 0C Model Hold Summary
 39. Slow 1200mV 0C Model Recovery Summary
 40. Slow 1200mV 0C Model Removal Summary
 41. Slow 1200mV 0C Model Minimum Pulse Width Summary
 42. Slow 1200mV 0C Model Setup: 'cpuclk'
 43. Slow 1200mV 0C Model Setup: 'pll0|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 45. Slow 1200mV 0C Model Setup: 'clkin'
 46. Slow 1200mV 0C Model Setup: 'key1'
 47. Slow 1200mV 0C Model Hold: 'cpuclk'
 48. Slow 1200mV 0C Model Hold: 'pll0|altpll_component|auto_generated|pll1|clk[0]'
 49. Slow 1200mV 0C Model Hold: 'clkin'
 50. Slow 1200mV 0C Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 51. Slow 1200mV 0C Model Hold: 'key1'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'key1'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'cpuclk'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'pll0|altpll_component|auto_generated|pll1|clk[0]'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clkin'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Slow 1200mV 0C Model Metastability Report
 66. Fast 1200mV 0C Model Setup Summary
 67. Fast 1200mV 0C Model Hold Summary
 68. Fast 1200mV 0C Model Recovery Summary
 69. Fast 1200mV 0C Model Removal Summary
 70. Fast 1200mV 0C Model Minimum Pulse Width Summary
 71. Fast 1200mV 0C Model Setup: 'pll0|altpll_component|auto_generated|pll1|clk[0]'
 72. Fast 1200mV 0C Model Setup: 'cpuclk'
 73. Fast 1200mV 0C Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 74. Fast 1200mV 0C Model Setup: 'clkin'
 75. Fast 1200mV 0C Model Setup: 'key1'
 76. Fast 1200mV 0C Model Hold: 'cpuclk'
 77. Fast 1200mV 0C Model Hold: 'clkin'
 78. Fast 1200mV 0C Model Hold: 'pll0|altpll_component|auto_generated|pll1|clk[0]'
 79. Fast 1200mV 0C Model Hold: 'key1'
 80. Fast 1200mV 0C Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'key1'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'cpuclk'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 84. Fast 1200mV 0C Model Minimum Pulse Width: 'pll0|altpll_component|auto_generated|pll1|clk[0]'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'clkin'
 86. Setup Times
 87. Hold Times
 88. Clock to Output Times
 89. Minimum Clock to Output Times
 90. Output Enable Times
 91. Minimum Output Enable Times
 92. Output Disable Times
 93. Minimum Output Disable Times
 94. Fast 1200mV 0C Model Metastability Report
 95. Multicorner Timing Analysis Summary
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Board Trace Model Assignments
101. Input Transition Times
102. Signal Integrity Metrics (Slow 1200mv 0c Model)
103. Signal Integrity Metrics (Slow 1200mv 85c Model)
104. Signal Integrity Metrics (Fast 1200mv 0c Model)
105. Setup Transfers
106. Hold Transfers
107. Report TCCS
108. Report RSKM
109. Unconstrained Paths
110. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                               ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE22F17C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; clkin                                            ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { clkin }                                            ;
; cpuclk                                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { cpuclk }                                           ;
; key1                                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { key1 }                                             ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 7.692  ; 130.01 MHz ; 0.000 ; 3.846  ; 50.00      ; 5         ; 13          ;       ;        ;           ;            ; false    ; clkin  ; pll0|altpll_component|auto_generated|pll1|inclk[0] ; { pll0|altpll_component|auto_generated|pll1|clk[0] } ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { unibus:pdp11|rh11:rh0|sdspi:sd1|clk }              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 20.0 MHz   ; 20.0 MHz        ; cpuclk                                           ;      ;
; 157.26 MHz ; 157.26 MHz      ; pll0|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 173.19 MHz ; 173.19 MHz      ; clkin                                            ;      ;
; 191.13 MHz ; 191.13 MHz      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; cpuclk                                           ; -29.830 ; -84191.465    ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; -29.683 ; -2204.345     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; -10.603 ; -704.180      ;
; clkin                                            ; -2.633  ; -217.264      ;
; key1                                             ; -1.833  ; -8.688        ;
+--------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; cpuclk                                           ; -2.323 ; -275.812      ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; -0.133 ; -0.133        ;
; clkin                                            ; 0.179  ; 0.000         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; 0.343  ; 0.000         ;
; key1                                             ; 0.594  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; key1                                             ; -3.000 ; -3.000        ;
; cpuclk                                           ; -2.174 ; -5245.830     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; -2.174 ; -196.696      ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; 3.589  ; 0.000         ;
; clkin                                            ; 9.577  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cpuclk'                                                                                                                                       ;
+---------+----------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -29.830 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.054     ; 30.771     ;
; -29.828 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.054     ; 30.769     ;
; -29.700 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.635     ;
; -29.698 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.633     ;
; -29.643 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.578     ;
; -29.641 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.576     ;
; -29.557 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.492     ;
; -29.555 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.490     ;
; -29.523 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.054     ; 30.464     ;
; -29.521 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.054     ; 30.462     ;
; -29.465 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 30.404     ;
; -29.465 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 30.404     ;
; -29.437 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.372     ;
; -29.435 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.370     ;
; -29.421 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.054     ; 30.362     ;
; -29.335 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.062     ; 30.268     ;
; -29.335 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.062     ; 30.268     ;
; -29.291 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.226     ;
; -29.278 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.062     ; 30.211     ;
; -29.278 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.062     ; 30.211     ;
; -29.234 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.169     ;
; -29.233 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 30.175     ;
; -29.192 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.062     ; 30.125     ;
; -29.192 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.062     ; 30.125     ;
; -29.177 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_dst5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 30.119     ;
; -29.161 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_trap ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 30.109     ;
; -29.158 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 30.097     ;
; -29.158 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 30.097     ;
; -29.149 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src3 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 30.091     ;
; -29.148 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 30.083     ;
; -29.114 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.054     ; 30.055     ;
; -29.112 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_mtp  ; cpuclk       ; cpuclk      ; 1.000        ; -0.068     ; 30.039     ;
; -29.103 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 30.039     ;
; -29.082 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_dst1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.054     ; 30.023     ;
; -29.072 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.062     ; 30.005     ;
; -29.072 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.062     ; 30.005     ;
; -29.066 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src6 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 30.008     ;
; -29.058 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 30.000     ;
; -29.047 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_dst5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.983     ;
; -29.046 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.982     ;
; -29.031 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_trap ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.973     ;
; -29.028 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 29.963     ;
; -29.024 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_dst6 ; cpuclk       ; cpuclk      ; 1.000        ; -0.054     ; 29.965     ;
; -29.021 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 29.960     ;
; -29.019 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src3 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.955     ;
; -29.003 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|trap_vector[7]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.945     ;
; -29.003 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|trap_vector[4]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.945     ;
; -29.003 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|trap_vector[3]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.945     ;
; -29.003 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|trap_vector[5]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.945     ;
; -29.003 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|trap_vector[6]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.945     ;
; -28.991 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src2 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.933     ;
; -28.990 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_dst5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.926     ;
; -28.982 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_mtp  ; cpuclk       ; cpuclk      ; 1.000        ; -0.074     ; 29.903     ;
; -28.978 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][0]  ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 29.921     ;
; -28.976 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][0]  ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 29.919     ;
; -28.974 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_trap ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.916     ;
; -28.965 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_d[5]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 29.908     ;
; -28.962 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_src3 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.898     ;
; -28.961 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.903     ;
; -28.960 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.896     ;
; -28.954 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; cpuclk       ; cpuclk      ; 1.000        ; -0.061     ; 29.888     ;
; -28.953 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; cpuclk       ; cpuclk      ; 1.000        ; -0.061     ; 29.887     ;
; -28.952 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_dst1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 29.887     ;
; -28.951 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|fec[3]           ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 29.900     ;
; -28.951 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|fec[2]           ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 29.900     ;
; -28.951 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|fec[1]           ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 29.900     ;
; -28.936 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src6 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.872     ;
; -28.928 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.864     ;
; -28.926 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.868     ;
; -28.925 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_mtp  ; cpuclk       ; cpuclk      ; 1.000        ; -0.074     ; 29.846     ;
; -28.916 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_dst2 ; cpuclk       ; cpuclk      ; 1.000        ; -0.054     ; 29.857     ;
; -28.904 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|state.state_dst5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.840     ;
; -28.895 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_dst1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 29.830     ;
; -28.894 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_dst6 ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 29.829     ;
; -28.891 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.062     ; 29.824     ;
; -28.888 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|state.state_trap ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.830     ;
; -28.882 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][4]  ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.068     ; 29.809     ;
; -28.880 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][4]  ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.068     ; 29.807     ;
; -28.879 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_src6 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.815     ;
; -28.876 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|state.state_src3 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.812     ;
; -28.873 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|trap_vector[7]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.809     ;
; -28.873 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|trap_vector[4]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.809     ;
; -28.873 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|trap_vector[3]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.809     ;
; -28.873 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|trap_vector[5]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.809     ;
; -28.873 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|trap_vector[6]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.809     ;
; -28.871 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_src1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.807     ;
; -28.870 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|state.state_dst5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.812     ;
; -28.861 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src2 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.797     ;
; -28.854 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|state.state_trap ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 29.802     ;
; -28.842 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|state.state_src3 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 29.784     ;
; -28.840 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.776     ;
; -28.839 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|state.state_mtp  ; cpuclk       ; cpuclk      ; 1.000        ; -0.074     ; 29.760     ;
; -28.837 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_dst6 ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 29.772     ;
; -28.835 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|rbus_d[5]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.058     ; 29.772     ;
; -28.834 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.062     ; 29.767     ;
; -28.833 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][13] ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 29.776     ;
; -28.831 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.059     ; 29.767     ;
; -28.831 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][13] ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 29.774     ;
; -28.824 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; cpuclk       ; cpuclk      ; 1.000        ; -0.067     ; 29.752     ;
; -28.823 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; cpuclk       ; cpuclk      ; 1.000        ; -0.067     ; 29.751     ;
+---------+----------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+---------+----------------------------------------+-----------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node               ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -29.683 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 26.260     ;
; -29.683 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 26.260     ;
; -29.683 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 26.260     ;
; -29.683 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 26.260     ;
; -29.683 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 26.260     ;
; -29.683 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 26.260     ;
; -29.683 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 26.260     ;
; -29.683 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 26.260     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[0]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[2]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[4]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[5]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[6]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[8]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[10]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[11]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[12]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[13]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[14]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[15]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.365     ; 26.155     ;
; -29.553 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.124     ;
; -29.553 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.124     ;
; -29.553 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.124     ;
; -29.553 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.124     ;
; -29.553 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.124     ;
; -29.553 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.124     ;
; -29.553 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.124     ;
; -29.553 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.124     ;
; -29.550 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[11]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.374     ; 26.125     ;
; -29.536 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[0] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.107     ;
; -29.536 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[2] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.107     ;
; -29.536 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[3] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.107     ;
; -29.536 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[4] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.107     ;
; -29.536 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[5] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.107     ;
; -29.536 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[6] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.107     ;
; -29.536 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[7] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.107     ;
; -29.536 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[1] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.107     ;
; -29.522 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[6]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.366     ; 26.105     ;
; -29.522 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[8]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.366     ; 26.105     ;
; -29.522 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[9]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.366     ; 26.105     ;
; -29.522 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[10]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.366     ; 26.105     ;
; -29.522 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[11]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.366     ; 26.105     ;
; -29.522 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[13]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.366     ; 26.105     ;
; -29.522 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[14]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.366     ; 26.105     ;
; -29.522 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[15]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.366     ; 26.105     ;
; -29.522 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[7]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.375     ; 26.096     ;
; -29.521 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[15]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.052     ; 26.418     ;
; -29.519 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[12]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.042     ; 26.426     ;
; -29.501 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[7]               ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.047     ; 26.403     ;
; -29.501 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[8]               ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.047     ; 26.403     ;
; -29.496 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.067     ;
; -29.496 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.067     ;
; -29.496 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.067     ;
; -29.496 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.067     ;
; -29.496 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.067     ;
; -29.496 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.067     ;
; -29.496 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.067     ;
; -29.496 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 26.067     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[0]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[2]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[4]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[5]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[6]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[8]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[10]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[11]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[12]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[13]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[14]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.441 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[15]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 26.019     ;
; -29.420 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[11]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.380     ; 25.989     ;
; -29.410 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 25.981     ;
; -29.410 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 25.981     ;
; -29.410 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 25.981     ;
; -29.410 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 25.981     ;
; -29.410 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 25.981     ;
; -29.410 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 25.981     ;
; -29.410 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 25.981     ;
; -29.410 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.378     ; 25.981     ;
; -29.406 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[0] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.384     ; 25.971     ;
; -29.406 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[2] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.384     ; 25.971     ;
; -29.406 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[3] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.384     ; 25.971     ;
; -29.406 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[4] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.384     ; 25.971     ;
; -29.406 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[5] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.384     ; 25.971     ;
; -29.406 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[6] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.384     ; 25.971     ;
; -29.406 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[7] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.384     ; 25.971     ;
; -29.406 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[1] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.384     ; 25.971     ;
; -29.405 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[14]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.023     ; 26.331     ;
; -29.392 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[6]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 25.969     ;
; -29.392 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[8]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 25.969     ;
; -29.392 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[9]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 25.969     ;
; -29.392 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[10]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 25.969     ;
; -29.392 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[11]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 25.969     ;
; -29.392 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[13]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 25.969     ;
; -29.392 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[14]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 25.969     ;
; -29.392 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[15]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.372     ; 25.969     ;
; -29.392 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[7]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.381     ; 25.960     ;
; -29.391 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[15]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.058     ; 26.282     ;
; -29.389 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[12]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.048     ; 26.290     ;
; -29.384 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[0]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -3.371     ; 25.962     ;
+---------+----------------------------------------+-----------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                 ;
+---------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                                    ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -10.603 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.552     ;
; -10.601 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.550     ;
; -10.583 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.532     ;
; -10.471 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.420     ;
; -10.254 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.203     ;
; -10.148 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.097     ;
; -10.146 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.095     ;
; -10.128 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.077     ;
; -10.093 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.042     ;
; -10.065 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.014     ;
; -10.063 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 10.012     ;
; -10.052 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.352     ;
; -10.043 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.992      ;
; -10.041 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.990      ;
; -10.024 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.324     ;
; -10.022 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.322     ;
; -10.021 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.970      ;
; -10.016 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.965      ;
; -10.016 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.965      ;
; -10.000 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.300     ;
; -9.998  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.298     ;
; -9.978  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.278     ;
; -9.975  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.275     ;
; -9.947  ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.896      ;
; -9.941  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.890      ;
; -9.929  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.878      ;
; -9.906  ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.206     ;
; -9.900  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.849      ;
; -9.896  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.196     ;
; -9.884  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.184     ;
; -9.799  ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.748      ;
; -9.768  ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.545     ; 9.718      ;
; -9.750  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.050     ;
; -9.742  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 10.042     ;
; -9.739  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.688      ;
; -9.698  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.998      ;
; -9.628  ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.545     ; 9.578      ;
; -9.587  ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.194     ; 9.888      ;
; -9.576  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.525      ;
; -9.563  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.862      ;
; -9.555  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.854      ;
; -9.542  ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.491      ;
; -9.531  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.831      ;
; -9.499  ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.799      ;
; -9.445  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.745      ;
; -9.445  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.394      ;
; -9.437  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.737      ;
; -9.428  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.727      ;
; -9.420  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.719      ;
; -9.314  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.613      ;
; -9.313  ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.545     ; 9.263      ;
; -9.307  ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.256      ;
; -9.299  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.599      ;
; -9.264  ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.564      ;
; -9.179  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.478      ;
; -9.173  ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.473      ;
; -9.130  ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.079      ;
; -9.129  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.428      ;
; -9.120  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.419      ;
; -9.117  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.416      ;
; -9.112  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.411      ;
; -9.109  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.408      ;
; -9.085  ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.385      ;
; -9.080  ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.029      ;
; -9.077  ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 9.026      ;
; -9.072  ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.542     ; 9.025      ;
; -9.035  ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.335      ;
; -9.010  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.309      ;
; -9.007  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.306      ;
; -8.997  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.296      ;
; -8.994  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.294      ;
; -8.986  ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.285      ;
; -8.937  ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 8.886      ;
; -8.932  ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.542     ; 8.885      ;
; -8.904  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.546     ; 8.853      ;
; -8.896  ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.196      ;
; -8.891  ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.191     ; 9.195      ;
; -8.868  ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.168      ;
; -8.861  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.162     ; 9.194      ;
; -8.861  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.161      ;
; -8.851  ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.150      ;
; -8.828  ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.195     ; 9.128      ;
; -8.824  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.123      ;
; -8.813  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.112      ;
; -8.809  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.108      ;
; -8.793  ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.545     ; 8.743      ;
; -8.765  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.064      ;
; -8.757  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.190     ; 9.062      ;
; -8.750  ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.194     ; 9.051      ;
; -8.744  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.162     ; 9.077      ;
; -8.744  ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.043      ;
; -8.715  ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 9.014      ;
; -8.699  ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.190     ; 9.004      ;
; -8.692  ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 8.991      ;
; -8.681  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 8.980      ;
; -8.677  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 8.976      ;
; -8.676  ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.162     ; 9.009      ;
; -8.674  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 8.973      ;
; -8.674  ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.196     ; 8.973      ;
; -8.655  ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.190     ; 8.960      ;
+---------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkin'                                                                                                                                          ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.633 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.834      ;
; -2.506 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.707      ;
; -2.506 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.707      ;
; -2.506 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.707      ;
; -2.506 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.707      ;
; -2.506 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.707      ;
; -2.506 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.707      ;
; -2.506 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.707      ;
; -2.480 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; -1.152     ; 2.313      ;
; -2.478 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; -1.152     ; 2.311      ;
; -2.478 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; -1.152     ; 2.311      ;
; -2.423 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxf                             ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 2.247      ;
; -2.369 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 1.000        ; -1.155     ; 2.199      ;
; -2.369 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; -1.155     ; 2.199      ;
; -2.335 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; cpuclk       ; clkin       ; 0.500        ; -1.285     ; 1.535      ;
; -2.335 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; cpuclk       ; clkin       ; 0.500        ; -1.285     ; 1.535      ;
; -2.331 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.532      ;
; -2.329 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.530      ;
; -2.323 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; cpuclk       ; clkin       ; 0.500        ; -1.285     ; 1.523      ;
; -2.323 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; cpuclk       ; clkin       ; 0.500        ; -1.285     ; 1.523      ;
; -2.321 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; -1.284     ; 1.522      ;
; -2.307 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; -1.162     ; 2.130      ;
; -2.305 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|lineclk                        ; cpuclk       ; clkin       ; 1.000        ; -1.164     ; 2.126      ;
; -2.304 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; -1.162     ; 2.127      ;
; -2.301 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; -1.162     ; 2.124      ;
; -2.301 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; -1.162     ; 2.124      ;
; -2.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; -0.929     ; 1.856      ;
; -2.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; -0.929     ; 1.856      ;
; -2.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; -0.929     ; 1.856      ;
; -2.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; -0.929     ; 1.856      ;
; -2.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; -0.929     ; 1.856      ;
; -2.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; -0.929     ; 1.856      ;
; -2.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; -0.929     ; 1.856      ;
; -2.289 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 2.113      ;
; -2.286 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 2.110      ;
; -2.256 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 2.080      ;
; -2.252 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 2.076      ;
; -2.234 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[6] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; -1.301     ; 1.418      ;
; -2.214 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; -1.160     ; 2.039      ;
; -2.214 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; -1.160     ; 2.039      ;
; -2.214 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; -1.160     ; 2.039      ;
; -2.204 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[0] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; -1.301     ; 1.388      ;
; -2.139 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; -1.165     ; 1.959      ;
; -2.139 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; -1.165     ; 1.959      ;
; -2.139 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; -1.165     ; 1.959      ;
; -2.133 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ; cpuclk       ; clkin       ; 1.000        ; -1.156     ; 1.962      ;
; -2.132 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; -0.806     ; 2.311      ;
; -2.132 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; -0.806     ; 2.311      ;
; -2.132 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; -0.806     ; 2.311      ;
; -2.132 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; -0.806     ; 2.311      ;
; -2.132 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; -0.806     ; 2.311      ;
; -2.132 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; -0.806     ; 2.311      ;
; -2.132 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; -0.806     ; 2.311      ;
; -2.096 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; -1.301     ; 1.280      ;
; -2.086 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.910      ;
; -2.086 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.910      ;
; -2.086 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.910      ;
; -2.086 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.910      ;
; -2.086 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.910      ;
; -2.086 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.910      ;
; -2.086 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[7]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.910      ;
; -2.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; -1.160     ; 1.895      ;
; -2.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; -1.160     ; 1.895      ;
; -2.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; -1.160     ; 1.895      ;
; -2.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; -1.160     ; 1.895      ;
; -2.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; -1.160     ; 1.895      ;
; -2.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|tx                              ; cpuclk       ; clkin       ; 1.000        ; -1.160     ; 1.895      ;
; -1.991 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; -0.841     ; 2.135      ;
; -1.991 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; -0.841     ; 2.135      ;
; -1.991 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[4] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; -1.297     ; 1.179      ;
; -1.984 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[2] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; -1.297     ; 1.172      ;
; -1.917 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[0]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.741      ;
; -1.917 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[1]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.741      ;
; -1.917 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[2]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.741      ;
; -1.917 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[3]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.741      ;
; -1.917 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[4]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.741      ;
; -1.917 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[5]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.741      ;
; -1.917 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[6]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.741      ;
; -1.917 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[7]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.741      ;
; -1.917 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[8]                     ; cpuclk       ; clkin       ; 1.000        ; -1.161     ; 1.741      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[0]                          ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[1]                          ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[2]                          ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[3]                          ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[4]                          ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[5]                          ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[6]                          ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[7]                          ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[8]                          ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[9]                          ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[10]                         ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.909 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[11]                         ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 2.119      ;
; -1.899 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[5] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; -1.297     ; 1.087      ;
; -1.880 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[3] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; -1.297     ; 1.068      ;
; -1.827 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; cpuclk       ; clkin       ; 0.500        ; -1.285     ; 1.027      ;
; -1.820 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 0.500        ; -1.278     ; 1.027      ;
; -1.802 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; -1.165     ; 1.622      ;
; -1.802 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; -1.165     ; 1.622      ;
; -1.802 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; -1.165     ; 1.622      ;
; -1.802 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; -1.165     ; 1.622      ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'key1'                                                                                                                                       ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node           ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.833 ; unibus:pdp11|cpu:cpu0|ifetch                    ; greenled[7]$latch ; cpuclk                              ; key1        ; 0.500        ; -0.823     ; 0.612      ;
; -1.526 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0] ; greenled[0]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.528     ; 0.594      ;
; -1.517 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1] ; greenled[1]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.526     ; 0.592      ;
; -1.510 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2] ; greenled[2]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.514     ; 0.595      ;
; -1.510 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3] ; greenled[3]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.515     ; 0.594      ;
; -0.792 ; unibus:pdp11|xu:xu0|kl11:kl0|tx                 ; greenled[4]$latch ; clkin                               ; key1        ; 0.500        ; 0.254      ; 0.632      ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cpuclk'                                                                                                                                                ;
+--------+-----------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                              ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -2.323 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_port_command[2]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 1.426      ;
; -2.284 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[1]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 1.479      ;
; -2.219 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.523      ; 1.531      ;
; -2.140 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[8]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.540      ; 1.627      ;
; -2.048 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_port_command[0]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 1.701      ;
; -2.042 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[1]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.526      ; 1.711      ;
; -1.656 ; dati[8]   ; unibus:pdp11|cpu:cpu0|ir[8]                          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.063      ; 1.634      ;
; -1.383 ; dati[14]  ; unibus:pdp11|cpu:cpu0|ir[14]                         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.049      ; 1.893      ;
; -1.257 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[12]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.540      ; 2.510      ;
; -1.231 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.524      ; 2.520      ;
; -1.227 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 2.536      ;
; -1.222 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.535      ; 2.540      ;
; -1.211 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[14]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.540      ; 2.556      ;
; -1.208 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 2.555      ;
; -1.205 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.518      ; 2.540      ;
; -1.202 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.523      ; 2.548      ;
; -1.201 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[1]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.523      ; 2.549      ;
; -1.195 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.535      ; 2.567      ;
; -1.194 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rl[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.535      ; 2.568      ;
; -1.193 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[9]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.540      ; 2.574      ;
; -1.192 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 2.571      ;
; -1.191 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[5]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.520      ; 2.556      ;
; -1.183 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[6]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.524      ; 2.568      ;
; -1.182 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[11]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.535      ; 2.580      ;
; -1.180 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[15]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.540      ; 2.587      ;
; -1.176 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.524      ; 2.575      ;
; -1.176 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.523      ; 2.574      ;
; -1.171 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.523      ; 2.579      ;
; -1.170 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.524      ; 2.581      ;
; -1.167 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.537      ; 2.597      ;
; -1.167 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.523      ; 2.583      ;
; -1.166 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.537      ; 2.598      ;
; -1.163 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 2.600      ;
; -1.159 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[15]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 2.604      ;
; -1.158 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[6]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.537      ; 2.606      ;
; -1.157 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 2.606      ;
; -1.142 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.524      ; 2.609      ;
; -1.141 ; cpureset  ; unibus:pdp11|cpu_npr                                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.508      ; 2.594      ;
; -1.139 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 2.624      ;
; -1.134 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rl[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.535      ; 2.628      ;
; -1.132 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.535      ; 2.630      ;
; -1.128 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.531      ; 2.630      ;
; -1.120 ; dati[6]   ; unibus:pdp11|cpu:cpu0|alus_input[6]                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.069      ; 2.176      ;
; -1.112 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|interrupt_state.i_req  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.510      ; 2.625      ;
; -1.111 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[13]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.540      ; 2.656      ;
; -1.103 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 2.660      ;
; -1.102 ; cpureset  ; unibus:pdp11|br4_state.br4_kl0                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.512      ; 2.637      ;
; -1.099 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|rx_act                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.519      ; 2.647      ;
; -1.098 ; cpureset  ; unibus:pdp11|xu0_bg                                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.512      ; 2.641      ;
; -1.098 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.523      ; 2.652      ;
; -1.098 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.535      ; 2.664      ;
; -1.095 ; cpureset  ; unibus:pdp11|br5_state.br5_idle                      ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.512      ; 2.644      ;
; -1.091 ; cpureset  ; unibus:pdp11|cpu_int_vector4[4]                      ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.508      ; 2.644      ;
; -1.089 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_txi                        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.499      ; 2.637      ;
; -1.089 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_usci                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.499      ; 2.637      ;
; -1.089 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_rcbi                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.499      ; 2.637      ;
; -1.089 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_seri                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.499      ; 2.637      ;
; -1.089 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_rxi                        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.499      ; 2.637      ;
; -1.089 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_pcei                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.499      ; 2.637      ;
; -1.089 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|interrupt_state.i_wait ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.510      ; 2.648      ;
; -1.087 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|run                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.519      ; 2.659      ;
; -1.084 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|interrupt_state.i_idle ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.510      ; 2.653      ;
; -1.084 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[5]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.526      ; 2.669      ;
; -1.080 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[5]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.537      ; 2.684      ;
; -1.076 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[3]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.526      ; 2.677      ;
; -1.074 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.524      ; 2.677      ;
; -1.070 ; cpureset  ; unibus:pdp11|xu:xu0|interrupt_state.i_wait           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.521      ; 2.678      ;
; -1.070 ; cpureset  ; unibus:pdp11|kl0_bg                                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.508      ; 2.665      ;
; -1.069 ; cpureset  ; unibus:pdp11|cpu_br5                                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.512      ; 2.670      ;
; -1.069 ; cpureset  ; unibus:pdp11|cpu_br4                                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.512      ; 2.670      ;
; -1.068 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|nxm                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.523      ; 2.682      ;
; -1.066 ; cpureset  ; unibus:pdp11|br4_state.br4_idle                      ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.508      ; 2.669      ;
; -1.060 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.524      ; 2.691      ;
; -1.058 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[11]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.540      ; 2.709      ;
; -1.057 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_pcmw                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 2.692      ;
; -1.057 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_rset                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 2.692      ;
; -1.055 ; cpureset  ; unibus:pdp11|xu:xu0|interrupt_state.i_req            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.521      ; 2.693      ;
; -1.053 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[15]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.537      ; 2.711      ;
; -1.052 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[9]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 2.697      ;
; -1.052 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[8]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 2.697      ;
; -1.052 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[13]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 2.697      ;
; -1.052 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[10]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 2.697      ;
; -1.052 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[15]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 2.697      ;
; -1.052 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[11]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 2.697      ;
; -1.052 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[14]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 2.697      ;
; -1.052 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[12]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.522      ; 2.697      ;
; -1.047 ; cpureset  ; unibus:pdp11|rh0_bg                                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.512      ; 2.692      ;
; -1.047 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[10]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.540      ; 2.720      ;
; -1.046 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.524      ; 2.705      ;
; -1.044 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[2]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 2.719      ;
; -1.041 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[15]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.524      ; 2.710      ;
; -1.034 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[4]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.520      ; 2.713      ;
; -1.031 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|lc_ie                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.519      ; 2.715      ;
; -1.031 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|br                     ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.519      ; 2.715      ;
; -1.030 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[7]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.531      ; 2.728      ;
; -1.029 ; cpureset  ; unibus:pdp11|xu:xu0|interrupt_state.i_idle           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.521      ; 2.719      ;
; -1.028 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.535      ; 2.734      ;
; -1.027 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|npr                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.518      ; 2.718      ;
; -1.027 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_npr          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.518      ; 2.718      ;
; -1.026 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr1_state[1]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.536      ; 2.737      ;
+--------+-----------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+--------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.133 ; cpuclk                   ; cpuclk                   ; cpuclk                                           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.254      ; 0.577      ;
; -0.132 ; cpuclk                   ; cpuclk                   ; cpuclk                                           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.254      ; 0.578      ;
; 0.342  ; dram_cs_n~reg0           ; dram_cs_n~reg0           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.344  ; dram_addr[8]~reg0        ; dram_addr[8]~reg0        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; dram_ras_n~reg0          ; dram_ras_n~reg0          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 0.577      ;
; 0.357  ; dram_fsm.dram_poweron    ; dram_fsm.dram_poweron    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; dram_fsm.dram_init       ; dram_fsm.dram_init       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.358  ; cpureset                 ; cpureset                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; dram_wait[0]             ; dram_wait[0]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; dram_wait[1]             ; dram_wait[1]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; dram_wait[2]             ; dram_wait[2]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; dram_wait[3]             ; dram_wait[3]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; dram_addr[10]~reg0       ; dram_addr[10]~reg0       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; dram_ba_0~reg0           ; dram_ba_0~reg0           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.381  ; dram_fsm.dram_c12        ; dram_fsm.dram_c13        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.600      ;
; 0.383  ; dram_fsm.dram_c10        ; dram_fsm.dram_c11        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.602      ;
; 0.389  ; dram_counter[14]         ; dram_counter[14]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.608      ;
; 0.394  ; dram_fsm.dram_c13        ; dram_fsm.dram_c14        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.613      ;
; 0.400  ; dram_fsm.dram_c2         ; dram_fsm.dram_c3         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.619      ;
; 0.402  ; dram_fsm.dram_c1         ; dram_fsm.dram_c2         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.621      ;
; 0.486  ; dram_fsm.dram_c3         ; dram_fsm.dram_c4         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.705      ;
; 0.486  ; dram_fsm.dram_c4         ; dram_fsm.dram_c5         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.705      ;
; 0.486  ; dram_fsm.dram_c11        ; dram_fsm.dram_c12        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.705      ;
; 0.558  ; dram_refresh_count[3]    ; dram_refresh_count[3]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.558  ; dram_refresh_count[5]    ; dram_refresh_count[5]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.559  ; dram_refresh_count[4]    ; dram_refresh_count[4]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.559  ; dram_refresh_count[6]    ; dram_refresh_count[6]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.559  ; dram_refresh_count[7]    ; dram_refresh_count[7]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.559  ; dram_counter[11]         ; dram_counter[11]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.560  ; dram_counter[8]          ; dram_counter[8]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.561  ; dram_refresh_count[2]    ; dram_refresh_count[2]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.780      ;
; 0.561  ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_idle       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.781      ;
; 0.562  ; dram_fsm.dram_c14        ; dram_fsm.dram_c1         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.781      ;
; 0.562  ; dram_refresh_count[1]    ; dram_refresh_count[1]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.781      ;
; 0.563  ; dram_counter[9]          ; dram_counter[9]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.782      ;
; 0.570  ; dram_counter[2]          ; dram_counter[2]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; dram_counter[3]          ; dram_counter[3]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; dram_counter[6]          ; dram_counter[6]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; dram_counter[13]         ; dram_counter[13]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; dram_counter[5]          ; dram_counter[5]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; dram_counter[1]          ; dram_counter[1]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; dram_counter[4]          ; dram_counter[4]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; dram_counter[10]         ; dram_counter[10]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; dram_counter[12]         ; dram_counter[12]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.574  ; dram_counter[7]          ; dram_counter[7]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.581  ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.801      ;
; 0.581  ; dram_fsm.dram_pwron_mrs  ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.801      ;
; 0.591  ; dram_counter[0]          ; dram_counter[0]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.810      ;
; 0.594  ; dram_refresh_count[0]    ; dram_refresh_count[0]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.813      ;
; 0.614  ; dram_fsm.dram_init       ; dram_fsm.dram_poweron    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.834      ;
; 0.642  ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_ref  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.862      ;
; 0.736  ; dram_wait[3]             ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.955      ;
; 0.767  ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_mrs  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.987      ;
; 0.780  ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_ref  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.000      ;
; 0.801  ; cpuresetlength[3]        ; cpuresetlength[3]        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.021      ;
; 0.814  ; dram_fsm.dram_c5         ; dram_fsm.dram_c6         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.052      ;
; 0.832  ; dram_refresh_count[3]    ; dram_refresh_count[4]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.051      ;
; 0.832  ; dram_refresh_count[5]    ; dram_refresh_count[6]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.051      ;
; 0.833  ; dram_counter[11]         ; dram_counter[12]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.052      ;
; 0.833  ; dram_wait[1]             ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.052      ;
; 0.834  ; dram_refresh_count[1]    ; dram_refresh_count[2]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.053      ;
; 0.834  ; dram_fsm.dram_pwron_ref  ; dram_wait[1]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.053      ;
; 0.835  ; dram_counter[9]          ; dram_counter[10]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.054      ;
; 0.844  ; dram_counter[13]         ; dram_counter[14]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.063      ;
; 0.844  ; dram_counter[1]          ; dram_counter[2]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.063      ;
; 0.844  ; dram_counter[3]          ; dram_counter[4]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.063      ;
; 0.845  ; dram_counter[5]          ; dram_counter[6]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.064      ;
; 0.846  ; dram_counter[7]          ; dram_counter[8]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.065      ;
; 0.847  ; cpuresetlength[0]        ; cpuresetlength[0]        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.067      ;
; 0.848  ; dram_refresh_count[4]    ; dram_refresh_count[5]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.067      ;
; 0.848  ; dram_refresh_count[6]    ; dram_refresh_count[7]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.067      ;
; 0.849  ; dram_counter[8]          ; dram_counter[9]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.068      ;
; 0.850  ; dram_refresh_count[2]    ; dram_refresh_count[3]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.069      ;
; 0.850  ; dram_refresh_count[4]    ; dram_refresh_count[6]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.069      ;
; 0.851  ; dram_counter[8]          ; dram_counter[10]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.070      ;
; 0.852  ; dram_refresh_count[2]    ; dram_refresh_count[4]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.071      ;
; 0.858  ; dram_counter[0]          ; dram_counter[1]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.077      ;
; 0.859  ; dram_counter[2]          ; dram_counter[3]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.078      ;
; 0.859  ; dram_counter[6]          ; dram_counter[7]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.078      ;
; 0.860  ; dram_counter[0]          ; dram_counter[2]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.861  ; dram_refresh_count[0]    ; dram_refresh_count[1]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; dram_counter[10]         ; dram_counter[11]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; dram_counter[12]         ; dram_counter[13]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; dram_counter[4]          ; dram_counter[5]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; dram_counter[2]          ; dram_counter[4]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; dram_counter[6]          ; dram_counter[8]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.863  ; dram_refresh_count[0]    ; dram_refresh_count[2]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.863  ; dram_counter[10]         ; dram_counter[12]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.863  ; dram_counter[12]         ; dram_counter[14]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.863  ; dram_counter[4]          ; dram_counter[6]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.866  ; dram_wait[2]             ; dram_wait[3]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.085      ;
; 0.879  ; dram_fsm.dram_poweron    ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.099      ;
; 0.890  ; dram_wait[3]             ; dram_fsm.dram_idle       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.110      ;
; 0.893  ; dram_wait[3]             ; dram_fsm.dram_pwron_mrs  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.113      ;
; 0.894  ; dram_wait[3]             ; dram_fsm.dram_pwron_ref  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.114      ;
; 0.900  ; dram_wait[3]             ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.120      ;
+--------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkin'                                                                                                                                                                                             ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 0.179 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.305      ; 2.715      ;
; 0.190 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.306      ; 2.727      ;
; 0.190 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.306      ; 2.727      ;
; 0.347 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; clkin                                            ; clkin       ; 0.000        ; 0.076      ; 0.580      ;
; 0.358 ; unibus:pdp11|kw11l:kw0|lineclk                        ; unibus:pdp11|kw11l:kw0|lineclk                        ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|rxf                             ; unibus:pdp11|kl11:kl0|rxf                             ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.580      ;
; 0.365 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; clkin                                            ; clkin       ; 0.000        ; 0.076      ; 0.598      ;
; 0.374 ; unibus:pdp11|kl11:kl0|cdc[11]                         ; unibus:pdp11|kl11:kl0|cdc[11]                         ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.609      ;
; 0.376 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; clkin                                            ; clkin       ; 0.000        ; 0.063      ; 0.596      ;
; 0.379 ; unibus:pdp11|kw11l:kw0|counter[18]                    ; unibus:pdp11|kw11l:kw0|counter[18]                    ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.598      ;
; 0.381 ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; clkin                                            ; clkin       ; 0.000        ; 0.075      ; 0.613      ;
; 0.382 ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.601      ;
; 0.384 ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.603      ;
; 0.389 ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.608      ;
; 0.390 ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; clkin                                            ; clkin       ; 0.000        ; 0.063      ; 0.610      ;
; 0.398 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; clkin                                            ; clkin       ; 0.000        ; 0.061      ; 0.616      ;
; 0.398 ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.617      ;
; 0.399 ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.618      ;
; 0.404 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.623      ;
; 0.404 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.623      ;
; 0.405 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.624      ;
; 0.453 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[9]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.312      ; 2.996      ;
; 0.453 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[10]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.312      ; 2.996      ;
; 0.453 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[11]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.312      ; 2.996      ;
; 0.453 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[12]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.312      ; 2.996      ;
; 0.453 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[13]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.312      ; 2.996      ;
; 0.453 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[14]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.312      ; 2.996      ;
; 0.453 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[15]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.312      ; 2.996      ;
; 0.453 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[16]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.312      ; 2.996      ;
; 0.453 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[17]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.312      ; 2.996      ;
; 0.453 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.312      ; 2.996      ;
; 0.471 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk                   ; clkin                                            ; clkin       ; 0.000        ; 0.076      ; 0.704      ;
; 0.487 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.305      ; 3.023      ;
; 0.494 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[8]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.311      ; 3.036      ;
; 0.523 ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.742      ;
; 0.523 ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.742      ;
; 0.524 ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ; clkin                                            ; clkin       ; 0.000        ; 0.063      ; 0.744      ;
; 0.524 ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; unibus:pdp11|kl11:kl0|rxfilter[7]                     ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.743      ;
; 0.525 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|tx                              ; clkin                                            ; clkin       ; 0.000        ; 0.063      ; 0.745      ;
; 0.532 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.751      ;
; 0.533 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[0]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.311      ; 3.075      ;
; 0.533 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[1]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.311      ; 3.075      ;
; 0.533 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[2]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.311      ; 3.075      ;
; 0.533 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[3]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.311      ; 3.075      ;
; 0.533 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[4]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.311      ; 3.075      ;
; 0.533 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[5]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.311      ; 3.075      ;
; 0.533 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[6]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.311      ; 3.075      ;
; 0.533 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[7]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.311      ; 3.075      ;
; 0.534 ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.769      ;
; 0.535 ; unibus:pdp11|kl11:kl0|cdc[1]                          ; unibus:pdp11|kl11:kl0|cdc[1]                          ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.770      ;
; 0.536 ; unibus:pdp11|kl11:kl0|recv_count[1]                   ; unibus:pdp11|kl11:kl0|recv_count[1]                   ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.771      ;
; 0.536 ; unibus:pdp11|kl11:kl0|recv_count[2]                   ; unibus:pdp11|kl11:kl0|recv_count[2]                   ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.771      ;
; 0.536 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ; clkin                                            ; clkin       ; 0.000        ; 0.076      ; 0.769      ;
; 0.537 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ; clkin                                            ; clkin       ; 0.000        ; 0.076      ; 0.770      ;
; 0.539 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[4]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[4]         ; clkin                                            ; clkin       ; 0.000        ; 0.076      ; 0.772      ;
; 0.541 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ; clkin                                            ; clkin       ; 0.000        ; 0.076      ; 0.774      ;
; 0.542 ; unibus:pdp11|kl11:kl0|cdc[2]                          ; unibus:pdp11|kl11:kl0|cdc[2]                          ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.777      ;
; 0.543 ; unibus:pdp11|kl11:kl0|cdc[4]                          ; unibus:pdp11|kl11:kl0|cdc[4]                          ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.778      ;
; 0.544 ; unibus:pdp11|kl11:kl0|cdc[3]                          ; unibus:pdp11|kl11:kl0|cdc[3]                          ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.779      ;
; 0.544 ; unibus:pdp11|kl11:kl0|cdc[7]                          ; unibus:pdp11|kl11:kl0|cdc[7]                          ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.779      ;
; 0.544 ; unibus:pdp11|kl11:kl0|cdc[10]                         ; unibus:pdp11|kl11:kl0|cdc[10]                         ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.779      ;
; 0.545 ; unibus:pdp11|kl11:kl0|cdc[9]                          ; unibus:pdp11|kl11:kl0|cdc[9]                          ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.780      ;
; 0.546 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; clkin                                            ; clkin       ; 0.000        ; 0.062      ; 0.765      ;
; 0.547 ; unibus:pdp11|kl11:kl0|cdc[6]                          ; unibus:pdp11|kl11:kl0|cdc[6]                          ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.782      ;
; 0.547 ; unibus:pdp11|kl11:kl0|cdc[8]                          ; unibus:pdp11|kl11:kl0|cdc[8]                          ; clkin                                            ; clkin       ; 0.000        ; 0.078      ; 0.782      ;
; 0.549 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[1]         ; clkin                                            ; clkin       ; 0.000        ; 0.076      ; 0.782      ;
; 0.553 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.306      ; 3.090      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.343 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[37]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.078      ; 0.593      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.577      ;
; 0.381 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.599      ;
; 0.382 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.600      ;
; 0.387 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.606      ;
; 0.388 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.607      ;
; 0.480 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.699      ;
; 0.480 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.061      ; 0.698      ;
; 0.498 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[15]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.717      ;
; 0.500 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[10]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.062      ; 0.719      ;
; 0.503 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[10]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[11]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.075      ; 0.735      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'key1'                                                                                                                                       ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node           ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.594 ; unibus:pdp11|xu:xu0|kl11:kl0|tx                 ; greenled[4]$latch ; clkin                               ; key1        ; -0.500       ; 0.407      ; 0.541      ;
; 1.310 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3] ; greenled[3]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.308     ; 0.532      ;
; 1.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2] ; greenled[2]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.309     ; 0.532      ;
; 1.321 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1] ; greenled[1]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.320     ; 0.531      ;
; 1.325 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0] ; greenled[0]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.323     ; 0.532      ;
; 1.626 ; unibus:pdp11|cpu:cpu0|ifetch                    ; greenled[7]$latch ; cpuclk                              ; key1        ; -0.500       ; -0.605     ; 0.551      ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'key1'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; key1  ; Rise       ; key1                       ;
; 0.238  ; 0.238        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[1]$latch          ;
; 0.239  ; 0.239        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[0]$latch          ;
; 0.239  ; 0.239        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[1]$latch|datac    ;
; 0.240  ; 0.240        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[0]$latch|datac    ;
; 0.241  ; 0.241        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[7]$latch          ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[7]$latch|datac    ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[4]$latch|datac    ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[3]$latch          ;
; 0.245  ; 0.245        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[2]$latch          ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[3]$latch|datac    ;
; 0.245  ; 0.245        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[4]$latch          ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[2]$latch|datac    ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~input|o               ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[5]$latch|datad    ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[6]$latch|datad    ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~inputclkctrl|inclk[0] ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~inputclkctrl|outclk   ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[5]$latch          ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[6]$latch          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~input|i               ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[6]$latch          ;
; 0.729  ; 0.729        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[5]$latch          ;
; 0.736  ; 0.736        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~inputclkctrl|inclk[0] ;
; 0.736  ; 0.736        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~inputclkctrl|outclk   ;
; 0.747  ; 0.747        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[6]$latch|datad    ;
; 0.749  ; 0.749        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[5]$latch|datad    ;
; 0.752  ; 0.752        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~input|o               ;
; 0.754  ; 0.754        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[2]$latch|datac    ;
; 0.754  ; 0.754        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[3]$latch|datac    ;
; 0.755  ; 0.755        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[2]$latch          ;
; 0.755  ; 0.755        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[3]$latch          ;
; 0.755  ; 0.755        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[4]$latch          ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[4]$latch|datac    ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[7]$latch|datac    ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[7]$latch          ;
; 0.759  ; 0.759        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[0]$latch|datac    ;
; 0.759  ; 0.759        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[1]$latch|datac    ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[0]$latch          ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[1]$latch          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cpuclk'                                                                                                                                                 ;
+--------+--------------+----------------+------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0|altsyncram_4l61:auto_generated|ram_block1a0~porta_address_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a1                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a10                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a11                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a12                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a13                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a14                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a15                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a2                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a3                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a4                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a5                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a6                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a7                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a8                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a9                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_lie1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_lie1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_lie1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a1~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a1~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a1~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a3~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a3~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a3~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a6~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a6~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a6~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a2~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a2~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a2~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a3~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a3~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a3~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a5~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a5~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a5~porta_we_reg           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br4_state.br4_idle                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br4_state.br4_kl0                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br5_state.br5_idle                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br5_state.br5_rh0                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br5_state.br5_xu0                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|ack_mmuabort                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|ack_mmutrap                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[10]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[11]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[12]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[13]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[14]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[15]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[1]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[2]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[3]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[4]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[5]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[6]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[7]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[8]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[9]                                                                                     ;
+--------+--------------+----------------+------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                 ;
+--------+--------------+----------------+------------+-------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                               ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------+-------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_lie1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[10]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[11]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[12]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[13]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[14]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[15]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[16]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[37]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[39]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[40]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[41]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[42]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[43]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[44]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[9]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd16                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd55                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd58                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                                                                               ;
+--------+--------------+----------------+------------+-------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll0|altpll_component|auto_generated|pll1|clk[0]'                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------+
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[15]                 ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[1]~en            ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[3]~en            ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[9]~en            ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[0]        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[1]        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[2]        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[3]        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[4]        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[5]        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[12]                 ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[11]                 ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[6]                  ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[0]    ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[1]    ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[2]    ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[3]    ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[4]    ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[5]    ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[6]    ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[7]    ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowreset                ;
; 3.594 ; 3.810        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[7]                  ;
; 3.594 ; 3.810        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[8]                  ;
; 3.594 ; 3.810        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[11]~reg0       ;
; 3.594 ; 3.810        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[9]~reg0        ;
; 3.594 ; 3.810        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[7]~en            ;
; 3.594 ; 3.810        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_ldqm~reg0           ;
; 3.594 ; 3.810        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_udqm~reg0           ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpureset                 ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_cas_n~reg0          ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c8         ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_ras_n~reg0          ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_we_n~reg0           ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[0]~en            ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[10]~en           ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[10]~reg0         ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[11]~en           ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[11]~reg0         ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[12]~en           ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[13]~en           ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[13]~reg0         ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[14]~en           ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[14]~reg0         ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[15]~en           ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[15]~reg0         ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[2]~en            ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[4]~en            ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[5]~en            ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[6]~en            ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[6]~reg0          ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[8]~en            ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[8]~reg0          ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[9]~reg0          ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[0]        ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[10]       ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[11]       ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[1]        ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[2]        ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[3]        ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[4]        ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[5]        ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[6]        ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[7]        ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[8]        ;
; 3.596 ; 3.812        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[9]        ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c1         ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c10        ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c11        ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c12        ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c13        ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c14        ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c2         ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c3         ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c4         ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c5         ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_refw ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[0]             ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[1]             ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[2]             ;
; 3.597 ; 3.813        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[3]             ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuclk                   ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[9]                  ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[10]~reg0       ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_ba_0~reg0           ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[0]          ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[10]         ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[11]         ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[12]         ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[13]         ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[14]         ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[1]          ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[2]          ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[3]          ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[4]          ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[5]          ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[6]          ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[7]          ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[8]          ;
; 3.598 ; 3.814        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[9]          ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkin'                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; 9.577 ; 9.761        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger                      ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                          ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                         ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                         ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                          ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                          ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                          ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                          ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                          ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                          ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                          ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                          ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                          ;
; 9.585 ; 9.769        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ;
; 9.586 ; 9.770        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk                   ;
; 9.586 ; 9.770        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ;
; 9.586 ; 9.770        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[1]         ;
; 9.586 ; 9.770        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ;
; 9.586 ; 9.770        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ;
; 9.586 ; 9.770        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[4]         ;
; 9.586 ; 9.770        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ;
; 9.586 ; 9.770        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]                   ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger               ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy                ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[0]           ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[1]           ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[2]           ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[3]           ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[0]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[10]                  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[1]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[2]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[3]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[4]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[5]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[6]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[7]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[8]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[9]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[10]                    ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[11]                    ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[12]                    ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[13]                    ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[14]                    ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[15]                    ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                        ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; rx1          ; clkin                               ; 1.892 ; 2.527 ; Rise       ; clkin                                            ;
; xu_miso      ; cpuclk                              ; 4.874 ; 5.673 ; Rise       ; cpuclk                                           ;
; rx1          ; key1                                ; 2.310 ; 2.824 ; Fall       ; key1                                             ;
; rx2          ; key1                                ; 2.627 ; 3.156 ; Fall       ; key1                                             ;
; dram_dq[*]   ; clkin                               ; 5.515 ; 6.139 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin                               ; 4.254 ; 4.816 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin                               ; 4.723 ; 5.354 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin                               ; 4.157 ; 4.788 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin                               ; 5.429 ; 5.980 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin                               ; 4.180 ; 4.769 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin                               ; 3.715 ; 4.256 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin                               ; 4.054 ; 4.631 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin                               ; 4.340 ; 4.956 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin                               ; 4.071 ; 4.687 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin                               ; 5.515 ; 6.139 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin                               ; 4.171 ; 4.758 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin                               ; 5.008 ; 5.708 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin                               ; 4.520 ; 5.146 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin                               ; 4.624 ; 5.292 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin                               ; 4.841 ; 5.571 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin                               ; 4.099 ; 4.672 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; key0         ; clkin                               ; 5.131 ; 5.655 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.951 ; 5.582 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; rx1          ; clkin                               ; -1.475 ; -2.086 ; Rise       ; clkin                                            ;
; xu_miso      ; cpuclk                              ; -0.833 ; -1.425 ; Rise       ; cpuclk                                           ;
; rx1          ; key1                                ; -1.309 ; -1.804 ; Fall       ; key1                                             ;
; rx2          ; key1                                ; -1.771 ; -2.294 ; Fall       ; key1                                             ;
; dram_dq[*]   ; clkin                               ; -2.996 ; -3.514 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin                               ; -3.528 ; -4.076 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin                               ; -3.964 ; -4.568 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin                               ; -3.431 ; -4.049 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin                               ; -4.656 ; -5.194 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin                               ; -3.445 ; -4.009 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin                               ; -2.996 ; -3.514 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin                               ; -3.338 ; -3.901 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin                               ; -3.609 ; -4.212 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin                               ; -3.351 ; -3.954 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin                               ; -4.736 ; -5.346 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin                               ; -3.443 ; -4.017 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin                               ; -4.276 ; -4.959 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin                               ; -3.781 ; -4.394 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin                               ; -3.880 ; -4.533 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin                               ; -4.077 ; -4.779 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin                               ; -3.371 ; -3.920 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; key0         ; clkin                               ; -3.021 ; -3.529 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -1.201 ; -1.789 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+----------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+----------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; tx1            ; clkin                               ; 6.397  ; 6.423  ; Rise       ; clkin                                            ;
; tx2            ; clkin                               ; 7.255  ; 7.355  ; Rise       ; clkin                                            ;
; xu_cs          ; cpuclk                              ; 8.787  ; 8.905  ; Rise       ; cpuclk                                           ;
; xu_mosi        ; cpuclk                              ; 7.804  ; 7.778  ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 11.869 ; 11.625 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 4.531  ;        ; Fall       ; cpuclk                                           ;
; greenled[*]    ; key1                                ; 8.942  ; 8.581  ; Fall       ; key1                                             ;
;  greenled[0]   ; key1                                ; 6.273  ; 6.280  ; Fall       ; key1                                             ;
;  greenled[1]   ; key1                                ; 6.182  ; 6.071  ; Fall       ; key1                                             ;
;  greenled[2]   ; key1                                ; 6.066  ; 5.976  ; Fall       ; key1                                             ;
;  greenled[3]   ; key1                                ; 6.422  ; 6.388  ; Fall       ; key1                                             ;
;  greenled[4]   ; key1                                ; 6.780  ; 6.779  ; Fall       ; key1                                             ;
;  greenled[5]   ; key1                                ; 8.942  ; 8.581  ; Fall       ; key1                                             ;
;  greenled[6]   ; key1                                ; 6.084  ; 6.112  ; Fall       ; key1                                             ;
;  greenled[7]   ; key1                                ; 8.858  ; 8.575  ; Fall       ; key1                                             ;
; dram_addr[*]   ; clkin                               ; 6.671  ; 6.666  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[0]  ; clkin                               ; 6.504  ; 6.527  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[1]  ; clkin                               ; 6.425  ; 6.501  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[2]  ; clkin                               ; 6.671  ; 6.666  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[3]  ; clkin                               ; 5.567  ; 5.612  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[4]  ; clkin                               ; 4.945  ; 4.933  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[5]  ; clkin                               ; 5.407  ; 5.473  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[6]  ; clkin                               ; 5.126  ; 5.146  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[7]  ; clkin                               ; 5.199  ; 5.206  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[8]  ; clkin                               ; 5.634  ; 5.707  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[9]  ; clkin                               ; 6.368  ; 6.368  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[10] ; clkin                               ; 5.682  ; 5.666  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[11] ; clkin                               ; 5.616  ; 5.701  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ba_0      ; clkin                               ; 5.090  ; 5.122  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cas_n     ; clkin                               ; 5.921  ; 5.988  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ; 2.546  ;        ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cs_n      ; clkin                               ; 8.414  ; 8.304  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_dq[*]     ; clkin                               ; 5.830  ; 5.875  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]    ; clkin                               ; 4.922  ; 4.906  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]    ; clkin                               ; 4.657  ; 4.651  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]    ; clkin                               ; 4.736  ; 4.757  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]    ; clkin                               ; 4.601  ; 4.673  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]    ; clkin                               ; 4.329  ; 4.374  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]    ; clkin                               ; 4.836  ; 4.808  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]    ; clkin                               ; 5.420  ; 5.350  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]    ; clkin                               ; 4.613  ; 4.579  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]    ; clkin                               ; 5.172  ; 5.176  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]    ; clkin                               ; 5.830  ; 5.875  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10]   ; clkin                               ; 5.502  ; 5.589  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11]   ; clkin                               ; 5.156  ; 5.193  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12]   ; clkin                               ; 4.974  ; 4.960  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13]   ; clkin                               ; 5.616  ; 5.680  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14]   ; clkin                               ; 4.737  ; 4.793  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15]   ; clkin                               ; 4.574  ; 4.589  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ldqm      ; clkin                               ; 6.084  ; 6.072  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ras_n     ; clkin                               ; 6.353  ; 6.324  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_udqm      ; clkin                               ; 6.068  ; 6.082  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_we_n      ; clkin                               ; 6.317  ; 6.345  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ;        ; 2.447  ; Fall       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.216  ; 8.915  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 7.121  ; 7.161  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.485  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 4.482  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+----------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                         ;
+----------------+-------------------------------------+--------+-------+------------+--------------------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                  ;
+----------------+-------------------------------------+--------+-------+------------+--------------------------------------------------+
; tx1            ; clkin                               ; 6.180  ; 6.201 ; Rise       ; clkin                                            ;
; tx2            ; clkin                               ; 7.004  ; 7.097 ; Rise       ; clkin                                            ;
; xu_cs          ; cpuclk                              ; 8.457  ; 8.567 ; Rise       ; cpuclk                                           ;
; xu_mosi        ; cpuclk                              ; 7.511  ; 7.482 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 11.363 ; 4.376 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 4.377  ;       ; Fall       ; cpuclk                                           ;
; greenled[*]    ; key1                                ; 5.881  ; 5.791 ; Fall       ; key1                                             ;
;  greenled[0]   ; key1                                ; 6.080  ; 6.082 ; Fall       ; key1                                             ;
;  greenled[1]   ; key1                                ; 5.991  ; 5.881 ; Fall       ; key1                                             ;
;  greenled[2]   ; key1                                ; 5.881  ; 5.791 ; Fall       ; key1                                             ;
;  greenled[3]   ; key1                                ; 6.222  ; 6.186 ; Fall       ; key1                                             ;
;  greenled[4]   ; key1                                ; 6.568  ; 6.565 ; Fall       ; key1                                             ;
;  greenled[5]   ; key1                                ; 8.720  ; 8.359 ; Fall       ; key1                                             ;
;  greenled[6]   ; key1                                ; 5.895  ; 5.919 ; Fall       ; key1                                             ;
;  greenled[7]   ; key1                                ; 8.640  ; 8.353 ; Fall       ; key1                                             ;
; dram_addr[*]   ; clkin                               ; 4.389  ; 4.374 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[0]  ; clkin                               ; 5.888  ; 5.907 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[1]  ; clkin                               ; 5.809  ; 5.879 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[2]  ; clkin                               ; 6.045  ; 6.037 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[3]  ; clkin                               ; 4.987  ; 5.027 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[4]  ; clkin                               ; 4.389  ; 4.374 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[5]  ; clkin                               ; 4.832  ; 4.892 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[6]  ; clkin                               ; 4.563  ; 4.578 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[7]  ; clkin                               ; 4.633  ; 4.636 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[8]  ; clkin                               ; 5.049  ; 5.116 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[9]  ; clkin                               ; 5.758  ; 5.754 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[10] ; clkin                               ; 5.100  ; 5.081 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[11] ; clkin                               ; 5.036  ; 5.114 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ba_0      ; clkin                               ; 4.528  ; 4.556 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cas_n     ; clkin                               ; 5.329  ; 5.390 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ; 2.095  ;       ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cs_n      ; clkin                               ; 7.801  ; 7.681 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_dq[*]     ; clkin                               ; 3.800  ; 3.840 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]    ; clkin                               ; 4.369  ; 4.351 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]    ; clkin                               ; 4.114  ; 4.106 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]    ; clkin                               ; 4.187  ; 4.204 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]    ; clkin                               ; 4.056  ; 4.122 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]    ; clkin                               ; 3.800  ; 3.840 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]    ; clkin                               ; 4.287  ; 4.257 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]    ; clkin                               ; 4.849  ; 4.778 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]    ; clkin                               ; 4.070  ; 4.034 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]    ; clkin                               ; 4.608  ; 4.608 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]    ; clkin                               ; 5.239  ; 5.279 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10]   ; clkin                               ; 4.924  ; 5.004 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11]   ; clkin                               ; 4.592  ; 4.624 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12]   ; clkin                               ; 4.416  ; 4.399 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13]   ; clkin                               ; 5.034  ; 5.091 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14]   ; clkin                               ; 4.190  ; 4.240 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15]   ; clkin                               ; 4.036  ; 4.047 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ldqm      ; clkin                               ; 5.483  ; 5.467 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ras_n     ; clkin                               ; 5.743  ; 5.712 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_udqm      ; clkin                               ; 5.467  ; 5.477 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_we_n      ; clkin                               ; 5.709  ; 5.732 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ;        ; 1.997 ; Fall       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.946  ; 8.643 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 6.853  ; 6.889 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.334  ;       ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 4.327 ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+----------------+-------------------------------------+--------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 4.481 ; 4.359 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 5.577 ; 5.455 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 5.905 ; 5.783 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 4.816 ; 4.683 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 6.976 ; 6.856 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 5.555 ; 5.433 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 4.481 ; 4.359 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 5.424 ; 5.302 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 5.261 ; 5.128 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 5.052 ; 4.919 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 6.019 ; 5.886 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 5.622 ; 5.489 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 5.223 ; 5.090 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 4.725 ; 4.592 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 6.450 ; 6.317 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 4.549 ; 4.416 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 7.441 ; 7.319 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 3.948 ; 3.826 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 4.999 ; 4.877 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 5.313 ; 5.191 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 4.241 ; 4.108 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 6.336 ; 6.216 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 4.978 ; 4.856 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 3.948 ; 3.826 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 4.853 ; 4.731 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 4.666 ; 4.533 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 4.467 ; 4.334 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 5.395 ; 5.262 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 5.015 ; 4.882 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 4.632 ; 4.499 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 4.153 ; 4.020 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 5.809 ; 5.676 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 3.985 ; 3.852 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 6.789 ; 6.667 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 4.449     ; 4.571     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 5.488     ; 5.610     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 5.922     ; 6.044     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 4.729     ; 4.862     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 6.922     ; 7.042     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 5.534     ; 5.656     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 4.449     ; 4.571     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 5.344     ; 5.466     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 5.262     ; 5.395     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 5.072     ; 5.205     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 5.959     ; 6.092     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 5.591     ; 5.724     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 5.183     ; 5.316     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 4.710     ; 4.843     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 6.397     ; 6.530     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 4.539     ; 4.672     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 7.421     ; 7.543     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 3.912     ; 4.034     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 4.909     ; 5.031     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 5.324     ; 5.446     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 4.152     ; 4.285     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 6.280     ; 6.400     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 4.954     ; 5.076     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 3.912     ; 4.034     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 4.770     ; 4.892     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 4.662     ; 4.795     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 4.481     ; 4.614     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 5.332     ; 5.465     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 4.979     ; 5.112     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 4.587     ; 4.720     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 4.133     ; 4.266     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 5.753     ; 5.886     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 3.969     ; 4.102     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 6.765     ; 6.887     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 22.32 MHz  ; 22.32 MHz       ; cpuclk                                           ;      ;
; 174.03 MHz ; 174.03 MHz      ; pll0|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 193.16 MHz ; 193.16 MHz      ; clkin                                            ;      ;
; 209.42 MHz ; 209.42 MHz      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; cpuclk                                           ; -26.652 ; -75207.513    ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; -26.572 ; -1971.782     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; -9.344  ; -619.385      ;
; clkin                                            ; -2.279  ; -183.426      ;
; key1                                             ; -1.584  ; -7.402        ;
+--------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; cpuclk                                           ; -1.990 ; -214.916      ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; -0.194 ; -0.194        ;
; clkin                                            ; 0.268  ; 0.000         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; 0.297  ; 0.000         ;
; key1                                             ; 0.571  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; key1                                             ; -3.000 ; -3.000        ;
; cpuclk                                           ; -2.174 ; -5245.830     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; -2.174 ; -196.696      ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; 3.582  ; 0.000         ;
; clkin                                            ; 9.583  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cpuclk'                                                                                                                                       ;
+---------+---------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -26.652 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 27.600     ;
; -26.649 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 27.597     ;
; -26.553 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 27.496     ;
; -26.550 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 27.493     ;
; -26.486 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 27.434     ;
; -26.483 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 27.431     ;
; -26.471 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 27.414     ;
; -26.468 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 27.411     ;
; -26.400 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 27.343     ;
; -26.397 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 27.340     ;
; -26.394 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 27.338     ;
; -26.394 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 27.338     ;
; -26.295 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 27.234     ;
; -26.295 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 27.234     ;
; -26.281 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11              ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 27.224     ;
; -26.278 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11              ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 27.221     ;
; -26.274 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 27.222     ;
; -26.228 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 27.172     ;
; -26.228 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 27.172     ;
; -26.213 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 27.152     ;
; -26.213 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 27.152     ;
; -26.175 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 27.118     ;
; -26.142 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 27.081     ;
; -26.142 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 27.081     ;
; -26.120 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 27.069     ;
; -26.108 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 27.056     ;
; -26.093 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 27.036     ;
; -26.088 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_dst5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.048     ; 27.035     ;
; -26.083 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_trap ; cpuclk       ; cpuclk      ; 1.000        ; -0.039     ; 27.039     ;
; -26.068 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_mtp  ; cpuclk       ; cpuclk      ; 1.000        ; -0.061     ; 27.002     ;
; -26.048 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_src3 ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.997     ;
; -26.028 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_dst1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 26.976     ;
; -26.023 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11              ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 26.962     ;
; -26.023 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11              ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 26.962     ;
; -26.022 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 26.965     ;
; -26.021 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.965     ;
; -25.989 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|state.state_dst5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 26.931     ;
; -25.989 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][0] ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.043     ; 26.941     ;
; -25.986 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][0] ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.043     ; 26.938     ;
; -25.984 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|state.state_trap ; cpuclk       ; cpuclk      ; 1.000        ; -0.044     ; 26.935     ;
; -25.969 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_src6 ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.918     ;
; -25.969 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|state.state_mtp  ; cpuclk       ; cpuclk      ; 1.000        ; -0.066     ; 26.898     ;
; -25.965 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|trap_vector[7]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.914     ;
; -25.965 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|trap_vector[4]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.914     ;
; -25.965 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|trap_vector[3]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.914     ;
; -25.965 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|trap_vector[5]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.914     ;
; -25.965 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|trap_vector[6]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.914     ;
; -25.963 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_src1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.912     ;
; -25.954 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.903     ;
; -25.949 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|state.state_src3 ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.893     ;
; -25.939 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.883     ;
; -25.936 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.880     ;
; -25.935 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 26.874     ;
; -25.934 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 26.873     ;
; -25.929 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|state.state_dst1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 26.872     ;
; -25.922 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|state.state_dst5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.048     ; 26.869     ;
; -25.917 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|state.state_trap ; cpuclk       ; cpuclk      ; 1.000        ; -0.039     ; 26.873     ;
; -25.913 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_src2 ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.862     ;
; -25.911 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_src5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.048     ; 26.858     ;
; -25.907 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|state.state_dst5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 26.849     ;
; -25.903 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11              ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 26.846     ;
; -25.902 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|state.state_trap ; cpuclk       ; cpuclk      ; 1.000        ; -0.044     ; 26.853     ;
; -25.902 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|state.state_mtp  ; cpuclk       ; cpuclk      ; 1.000        ; -0.061     ; 26.836     ;
; -25.899 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][4] ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 26.834     ;
; -25.896 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][4] ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.060     ; 26.831     ;
; -25.887 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|state.state_mtp  ; cpuclk       ; cpuclk      ; 1.000        ; -0.066     ; 26.816     ;
; -25.883 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_dst6 ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 26.831     ;
; -25.882 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|state.state_src3 ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.831     ;
; -25.881 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|state.state_dst2 ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 26.829     ;
; -25.879 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|rbus_d[5]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.045     ; 26.829     ;
; -25.875 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|fec[3]           ; cpuclk       ; cpuclk      ; 1.000        ; -0.042     ; 26.828     ;
; -25.875 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|fec[2]           ; cpuclk       ; cpuclk      ; 1.000        ; -0.042     ; 26.828     ;
; -25.875 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; unibus:pdp11|cpu:cpu0|fec[1]           ; cpuclk       ; cpuclk      ; 1.000        ; -0.042     ; 26.828     ;
; -25.870 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|state.state_src6 ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.814     ;
; -25.868 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; unibus:pdp11|cpu:cpu0|state.state_src7 ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.812     ;
; -25.867 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|state.state_src3 ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.811     ;
; -25.866 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|trap_vector[7]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.810     ;
; -25.866 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|trap_vector[4]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.810     ;
; -25.866 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|trap_vector[3]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.810     ;
; -25.866 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|trap_vector[5]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.810     ;
; -25.866 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|trap_vector[6]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.810     ;
; -25.864 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|state.state_src1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.808     ;
; -25.862 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|state.state_dst1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.047     ; 26.810     ;
; -25.847 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; unibus:pdp11|cpu:cpu0|state.state_dst1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.052     ; 26.790     ;
; -25.837 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.056     ; 26.776     ;
; -25.836 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; unibus:pdp11|cpu:cpu0|state.state_dst5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 26.778     ;
; -25.836 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; cpuclk       ; cpuclk      ; 1.000        ; -0.061     ; 26.770     ;
; -25.835 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; cpuclk       ; cpuclk      ; 1.000        ; -0.061     ; 26.769     ;
; -25.831 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; unibus:pdp11|cpu:cpu0|state.state_trap ; cpuclk       ; cpuclk      ; 1.000        ; -0.044     ; 26.782     ;
; -25.816 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; unibus:pdp11|cpu:cpu0|state.state_mtp  ; cpuclk       ; cpuclk      ; 1.000        ; -0.066     ; 26.745     ;
; -25.814 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|state.state_src2 ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.758     ;
; -25.812 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; unibus:pdp11|cpu:cpu0|state.state_src5 ; cpuclk       ; cpuclk      ; 1.000        ; -0.053     ; 26.754     ;
; -25.803 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|state.state_src6 ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.752     ;
; -25.799 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|trap_vector[7]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.748     ;
; -25.799 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|trap_vector[4]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.748     ;
; -25.799 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|trap_vector[3]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.748     ;
; -25.799 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|trap_vector[5]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.748     ;
; -25.799 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|trap_vector[6]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.748     ;
; -25.797 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; unibus:pdp11|cpu:cpu0|state.state_src1 ; cpuclk       ; cpuclk      ; 1.000        ; -0.046     ; 26.746     ;
; -25.796 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; unibus:pdp11|cpu:cpu0|state.state_src3 ; cpuclk       ; cpuclk      ; 1.000        ; -0.051     ; 26.740     ;
+---------+---------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                      ;
+---------+----------------------------------------+-----------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node               ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -26.572 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.536     ;
; -26.572 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.536     ;
; -26.572 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.536     ;
; -26.572 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.536     ;
; -26.572 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.536     ;
; -26.572 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.536     ;
; -26.572 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.536     ;
; -26.572 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.536     ;
; -26.473 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.432     ;
; -26.473 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.432     ;
; -26.473 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.432     ;
; -26.473 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.432     ;
; -26.473 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.432     ;
; -26.473 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.432     ;
; -26.473 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.432     ;
; -26.473 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.432     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[0]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[2]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[4]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[5]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[6]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[8]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[10]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[11]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[12]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[13]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[14]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.455 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[15]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.976     ; 23.428     ;
; -26.432 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[11]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.396     ;
; -26.416 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[7]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.986     ; 23.379     ;
; -26.414 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[15]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.697     ; 23.666     ;
; -26.413 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[0] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.989     ; 23.373     ;
; -26.413 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[2] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.989     ; 23.373     ;
; -26.413 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[3] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.989     ; 23.373     ;
; -26.413 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[4] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.989     ; 23.373     ;
; -26.413 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[5] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.989     ; 23.373     ;
; -26.413 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[6] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.989     ; 23.373     ;
; -26.413 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[7] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.989     ; 23.373     ;
; -26.413 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[1] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.989     ; 23.373     ;
; -26.412 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[6]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.977     ; 23.384     ;
; -26.412 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[8]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.977     ; 23.384     ;
; -26.412 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[9]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.977     ; 23.384     ;
; -26.412 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[10]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.977     ; 23.384     ;
; -26.412 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[11]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.977     ; 23.384     ;
; -26.412 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[13]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.977     ; 23.384     ;
; -26.412 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[14]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.977     ; 23.384     ;
; -26.412 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[15]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.977     ; 23.384     ;
; -26.411 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[12]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.688     ; 23.672     ;
; -26.406 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.370     ;
; -26.406 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.370     ;
; -26.406 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.370     ;
; -26.406 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.370     ;
; -26.406 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.370     ;
; -26.406 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.370     ;
; -26.406 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.370     ;
; -26.406 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.985     ; 23.370     ;
; -26.401 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[7]               ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.692     ; 23.658     ;
; -26.401 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[8]               ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.692     ; 23.658     ;
; -26.391 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.350     ;
; -26.391 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.350     ;
; -26.391 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.350     ;
; -26.391 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.350     ;
; -26.391 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.350     ;
; -26.391 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.350     ;
; -26.391 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.350     ;
; -26.391 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.350     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[0]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[2]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[4]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[5]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[6]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[8]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[10]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[11]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[12]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[13]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[14]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.356 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[15]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.981     ; 23.324     ;
; -26.333 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[11]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.292     ;
; -26.320 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.279     ;
; -26.320 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.279     ;
; -26.320 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.279     ;
; -26.320 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.279     ;
; -26.320 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.279     ;
; -26.320 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.279     ;
; -26.320 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.279     ;
; -26.320 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.990     ; 23.279     ;
; -26.317 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[7]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.991     ; 23.275     ;
; -26.315 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[15]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.702     ; 23.562     ;
; -26.314 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[0] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.994     ; 23.269     ;
; -26.314 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[2] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.994     ; 23.269     ;
; -26.314 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[3] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.994     ; 23.269     ;
; -26.314 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[4] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.994     ; 23.269     ;
; -26.314 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[5] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.994     ; 23.269     ;
; -26.314 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[6] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.994     ; 23.269     ;
; -26.314 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[7] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.994     ; 23.269     ;
; -26.314 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[1] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.994     ; 23.269     ;
; -26.313 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[6]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.982     ; 23.280     ;
; -26.313 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[8]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.982     ; 23.280     ;
; -26.313 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[9]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.982     ; 23.280     ;
+---------+----------------------------------------+-----------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                 ;
+--------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                    ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -9.344 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 9.377      ;
; -9.334 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 9.367      ;
; -9.319 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 9.352      ;
; -9.235 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 9.268      ;
; -9.054 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 9.087      ;
; -8.932 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.965      ;
; -8.922 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.955      ;
; -8.907 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.940      ;
; -8.902 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.935      ;
; -8.879 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.912      ;
; -8.878 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.911      ;
; -8.877 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.910      ;
; -8.876 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.909      ;
; -8.865 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 9.213      ;
; -8.843 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.876      ;
; -8.842 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 9.190      ;
; -8.841 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 9.189      ;
; -8.840 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 9.188      ;
; -8.839 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 9.187      ;
; -8.823 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.856      ;
; -8.815 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.848      ;
; -8.806 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 9.154      ;
; -8.791 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.824      ;
; -8.781 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.814      ;
; -8.778 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 9.126      ;
; -8.776 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.809      ;
; -8.771 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.804      ;
; -8.751 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 9.099      ;
; -8.741 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 9.089      ;
; -8.739 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 9.087      ;
; -8.642 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.675      ;
; -8.642 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.675      ;
; -8.619 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.652      ;
; -8.609 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.957      ;
; -8.602 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.950      ;
; -8.582 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.930      ;
; -8.490 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.523      ;
; -8.453 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.801      ;
; -8.447 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.794      ;
; -8.447 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.480      ;
; -8.443 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.476      ;
; -8.440 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.787      ;
; -8.407 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.755      ;
; -8.406 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.754      ;
; -8.359 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.392      ;
; -8.350 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.697      ;
; -8.343 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.690      ;
; -8.333 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.681      ;
; -8.326 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.674      ;
; -8.236 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.269      ;
; -8.230 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.263      ;
; -8.218 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.565      ;
; -8.215 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.563      ;
; -8.199 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.547      ;
; -8.121 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.468      ;
; -8.113 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.460      ;
; -8.110 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.457      ;
; -8.099 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.446      ;
; -8.096 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.443      ;
; -8.094 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.442      ;
; -8.059 ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.458     ; 8.096      ;
; -8.056 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.089      ;
; -8.048 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.081      ;
; -8.041 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 8.074      ;
; -8.020 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.367      ;
; -8.016 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.364      ;
; -8.012 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.359      ;
; -8.009 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.356      ;
; -8.001 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.349      ;
; -7.939 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.287      ;
; -7.932 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.279      ;
; -7.916 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.263      ;
; -7.914 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 7.947      ;
; -7.907 ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.458     ; 7.944      ;
; -7.896 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 7.929      ;
; -7.877 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.225      ;
; -7.870 ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.143     ; 8.222      ;
; -7.859 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.207      ;
; -7.856 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.118     ; 8.233      ;
; -7.835 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.182      ;
; -7.818 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.166      ;
; -7.809 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.157      ;
; -7.785 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.462     ; 7.818      ;
; -7.765 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.112      ;
; -7.751 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.098      ;
; -7.748 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.147     ; 8.096      ;
; -7.742 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.089      ;
; -7.740 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.118     ; 8.117      ;
; -7.732 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.144     ; 8.083      ;
; -7.708 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.055      ;
; -7.705 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.052      ;
; -7.702 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.049      ;
; -7.697 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.044      ;
; -7.690 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.144     ; 8.041      ;
; -7.684 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.144     ; 8.035      ;
; -7.681 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.028      ;
; -7.679 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.118     ; 8.056      ;
; -7.669 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.016      ;
; -7.666 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.013      ;
; -7.661 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.148     ; 8.008      ;
+--------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkin'                                                                                                                                           ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.279 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; -1.121     ; 1.643      ;
; -2.173 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; -1.118     ; 1.540      ;
; -2.173 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; -1.118     ; 1.540      ;
; -2.173 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; -1.118     ; 1.540      ;
; -2.173 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; -1.118     ; 1.540      ;
; -2.173 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; -1.118     ; 1.540      ;
; -2.173 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; -1.118     ; 1.540      ;
; -2.173 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; -1.118     ; 1.540      ;
; -2.159 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; -1.040     ; 2.104      ;
; -2.158 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; -1.040     ; 2.103      ;
; -2.158 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; -1.040     ; 2.103      ;
; -2.079 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxf                             ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 2.016      ;
; -2.037 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 1.000        ; -1.043     ; 1.979      ;
; -2.037 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; -1.043     ; 1.979      ;
; -2.006 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; cpuclk       ; clkin       ; 0.500        ; -1.119     ; 1.372      ;
; -2.006 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; cpuclk       ; clkin       ; 0.500        ; -1.119     ; 1.372      ;
; -2.005 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; -1.050     ; 1.940      ;
; -2.005 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; -1.050     ; 1.940      ;
; -2.003 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 0.500        ; -1.121     ; 1.367      ;
; -2.003 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; cpuclk       ; clkin       ; 0.500        ; -1.119     ; 1.369      ;
; -2.003 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; cpuclk       ; clkin       ; 0.500        ; -1.119     ; 1.369      ;
; -2.002 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; -1.050     ; 1.937      ;
; -2.001 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 0.500        ; -1.121     ; 1.365      ;
; -2.000 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; -1.121     ; 1.364      ;
; -1.999 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; -1.050     ; 1.934      ;
; -1.995 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|lineclk                        ; cpuclk       ; clkin       ; 1.000        ; -1.051     ; 1.929      ;
; -1.985 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; -0.803     ; 1.667      ;
; -1.985 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; -0.803     ; 1.667      ;
; -1.985 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; -0.803     ; 1.667      ;
; -1.985 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; -0.803     ; 1.667      ;
; -1.985 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; -0.803     ; 1.667      ;
; -1.985 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; -0.803     ; 1.667      ;
; -1.985 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; -0.803     ; 1.667      ;
; -1.942 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.879      ;
; -1.940 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.877      ;
; -1.927 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[6] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; -1.134     ; 1.278      ;
; -1.914 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.851      ;
; -1.910 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.847      ;
; -1.903 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[0] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; -1.134     ; 1.254      ;
; -1.898 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.835      ;
; -1.898 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.835      ;
; -1.898 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.835      ;
; -1.849 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; -1.052     ; 1.782      ;
; -1.849 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; -1.052     ; 1.782      ;
; -1.849 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; -1.052     ; 1.782      ;
; -1.848 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; -0.730     ; 2.103      ;
; -1.848 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; -0.730     ; 2.103      ;
; -1.848 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; -0.730     ; 2.103      ;
; -1.848 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; -0.730     ; 2.103      ;
; -1.848 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; -0.730     ; 2.103      ;
; -1.848 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; -0.730     ; 2.103      ;
; -1.848 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; -0.730     ; 2.103      ;
; -1.822 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ; cpuclk       ; clkin       ; 1.000        ; -1.043     ; 1.764      ;
; -1.807 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; -1.134     ; 1.158      ;
; -1.783 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.720      ;
; -1.783 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.720      ;
; -1.783 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.720      ;
; -1.783 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.720      ;
; -1.783 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.720      ;
; -1.783 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|tx                              ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.720      ;
; -1.775 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.712      ;
; -1.775 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.712      ;
; -1.775 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.712      ;
; -1.775 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.712      ;
; -1.775 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.712      ;
; -1.775 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.712      ;
; -1.775 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[7]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.712      ;
; -1.728 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; -0.764     ; 1.949      ;
; -1.728 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; -0.764     ; 1.949      ;
; -1.715 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[4] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; -1.130     ; 1.070      ;
; -1.709 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[2] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; -1.130     ; 1.064      ;
; -1.628 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[0]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.565      ;
; -1.628 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[1]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.565      ;
; -1.628 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[2]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.565      ;
; -1.628 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[3]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.565      ;
; -1.628 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[4]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.565      ;
; -1.628 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[5]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.565      ;
; -1.628 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[6]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.565      ;
; -1.628 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[7]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.565      ;
; -1.628 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[8]                     ; cpuclk       ; clkin       ; 1.000        ; -1.048     ; 1.565      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[0]                          ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[1]                          ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[2]                          ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[3]                          ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[4]                          ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[5]                          ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[6]                          ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[7]                          ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[8]                          ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[9]                          ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[10]                         ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[11]                         ; cpuclk       ; clkin       ; 1.000        ; -0.700     ; 1.902      ;
; -1.613 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[5] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; -1.130     ; 0.968      ;
; -1.598 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[3] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; -1.130     ; 0.953      ;
; -1.545 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; cpuclk       ; clkin       ; 0.500        ; -1.119     ; 0.911      ;
; -1.542 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 0.500        ; -1.116     ; 0.911      ;
; -1.539 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; -1.052     ; 1.472      ;
; -1.539 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; -1.052     ; 1.472      ;
; -1.539 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; -1.052     ; 1.472      ;
; -1.539 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; -1.052     ; 1.472      ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'key1'                                                                                                                                        ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node           ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.584 ; unibus:pdp11|cpu:cpu0|ifetch                    ; greenled[7]$latch ; cpuclk                              ; key1        ; 0.500        ; -0.735     ; 0.545      ;
; -1.302 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0] ; greenled[0]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.463     ; 0.529      ;
; -1.292 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1] ; greenled[1]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.460     ; 0.527      ;
; -1.289 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3] ; greenled[3]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.452     ; 0.530      ;
; -1.288 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2] ; greenled[2]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.451     ; 0.530      ;
; -0.647 ; unibus:pdp11|xu:xu0|kl11:kl0|tx                 ; greenled[4]$latch ; clkin                               ; key1        ; 0.500        ; 0.241      ; 0.567      ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cpuclk'                                                                                                                                                 ;
+--------+-----------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                              ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -1.990 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_port_command[2]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.075      ; 1.299      ;
; -1.963 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[1]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.088      ; 1.339      ;
; -1.892 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.082      ; 1.404      ;
; -1.814 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[8]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.092      ; 1.492      ;
; -1.740 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_port_command[0]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.075      ; 1.549      ;
; -1.723 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[1]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.078      ; 1.569      ;
; -1.446 ; dati[8]   ; unibus:pdp11|cpu:cpu0|ir[8]                          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.707      ; 1.475      ;
; -1.195 ; dati[14]  ; unibus:pdp11|cpu:cpu0|ir[14]                         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.692      ; 1.711      ;
; -1.016 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[12]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.092      ; 2.290      ;
; -0.981 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.083      ; 2.316      ;
; -0.978 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.088      ; 2.324      ;
; -0.977 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[14]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.092      ; 2.329      ;
; -0.976 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[1]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.082      ; 2.320      ;
; -0.974 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.327      ;
; -0.961 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.071      ; 2.324      ;
; -0.956 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.082      ; 2.340      ;
; -0.953 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.348      ;
; -0.952 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.082      ; 2.344      ;
; -0.949 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.083      ; 2.348      ;
; -0.948 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[9]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.092      ; 2.358      ;
; -0.946 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.355      ;
; -0.945 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[11]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.356      ;
; -0.945 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rl[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.356      ;
; -0.944 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[5]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.074      ; 2.344      ;
; -0.943 ; dati[6]   ; unibus:pdp11|cpu:cpu0|alus_input[6]                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.712      ; 1.983      ;
; -0.939 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.362      ;
; -0.937 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.364      ;
; -0.932 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[15]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.092      ; 2.374      ;
; -0.932 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[6]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.078      ; 2.360      ;
; -0.930 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.082      ; 2.366      ;
; -0.926 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.083      ; 2.371      ;
; -0.925 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[6]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.088      ; 2.377      ;
; -0.925 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.082      ; 2.371      ;
; -0.922 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[15]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.379      ;
; -0.918 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.088      ; 2.384      ;
; -0.917 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.083      ; 2.380      ;
; -0.915 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rl[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.386      ;
; -0.914 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.387      ;
; -0.913 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.088      ; 2.389      ;
; -0.912 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.088      ; 2.390      ;
; -0.904 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.397      ;
; -0.899 ; cpureset  ; unibus:pdp11|cpu_npr                                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.065      ; 2.380      ;
; -0.898 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.082      ; 2.398      ;
; -0.883 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[13]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.092      ; 2.423      ;
; -0.883 ; cpureset  ; unibus:pdp11|br4_state.br4_kl0                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.069      ; 2.400      ;
; -0.883 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|interrupt_state.i_req  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.070      ; 2.401      ;
; -0.878 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|interrupt_state.i_wait ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.070      ; 2.406      ;
; -0.876 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.083      ; 2.421      ;
; -0.875 ; cpureset  ; unibus:pdp11|br5_state.br5_idle                      ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.069      ; 2.408      ;
; -0.873 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.082      ; 2.423      ;
; -0.863 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[3]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.078      ; 2.429      ;
; -0.862 ; cpureset  ; unibus:pdp11|cpu_int_vector4[4]                      ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.065      ; 2.417      ;
; -0.858 ; dati[14]  ; unibus:pdp11|cpu:cpu0|alus_input[6]                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.693      ; 2.049      ;
; -0.856 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|run                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.078      ; 2.436      ;
; -0.855 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|rx_act                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.071      ; 2.430      ;
; -0.854 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_txi                        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.058      ; 2.418      ;
; -0.854 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_usci                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.058      ; 2.418      ;
; -0.854 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_rcbi                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.058      ; 2.418      ;
; -0.854 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_seri                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.058      ; 2.418      ;
; -0.854 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_rxi                        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.058      ; 2.418      ;
; -0.854 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_pcei                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.058      ; 2.418      ;
; -0.853 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.448      ;
; -0.849 ; cpureset  ; unibus:pdp11|xu0_bg                                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.069      ; 2.434      ;
; -0.849 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[2]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.452      ;
; -0.849 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.452      ;
; -0.845 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|interrupt_state.i_idle ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.070      ; 2.439      ;
; -0.841 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[5]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.078      ; 2.451      ;
; -0.834 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[11]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.092      ; 2.472      ;
; -0.834 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[15]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.083      ; 2.463      ;
; -0.832 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[9]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.077      ; 2.459      ;
; -0.832 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[8]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.077      ; 2.459      ;
; -0.832 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[13]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.077      ; 2.459      ;
; -0.832 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[10]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.077      ; 2.459      ;
; -0.832 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[15]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.077      ; 2.459      ;
; -0.832 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[11]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.077      ; 2.459      ;
; -0.832 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[14]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.077      ; 2.459      ;
; -0.832 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[12]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.077      ; 2.459      ;
; -0.831 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[5]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.088      ; 2.471      ;
; -0.824 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|nxm                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.082      ; 2.472      ;
; -0.824 ; cpureset  ; unibus:pdp11|xu:xu0|interrupt_state.i_wait           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.076      ; 2.466      ;
; -0.822 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.083      ; 2.475      ;
; -0.822 ; cpureset  ; unibus:pdp11|kl0_bg                                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.065      ; 2.457      ;
; -0.822 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[10]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.092      ; 2.484      ;
; -0.818 ; cpureset  ; unibus:pdp11|br4_state.br4_idle                      ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.065      ; 2.461      ;
; -0.818 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.078      ; 2.474      ;
; -0.814 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[2]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.088      ; 2.488      ;
; -0.814 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[4]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.074      ; 2.474      ;
; -0.813 ; cpureset  ; unibus:pdp11|xu:xu0|interrupt_state.i_idle           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.076      ; 2.477      ;
; -0.812 ; cpureset  ; unibus:pdp11|xu:xu0|interrupt_state.i_req            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.076      ; 2.478      ;
; -0.811 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_pcmw                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.074      ; 2.477      ;
; -0.811 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_rset                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.074      ; 2.477      ;
; -0.810 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.491      ;
; -0.810 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[15]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.088      ; 2.492      ;
; -0.808 ; cpureset  ; unibus:pdp11|cpu_br5                                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.069      ; 2.475      ;
; -0.808 ; cpureset  ; unibus:pdp11|cpu_br4                                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.069      ; 2.475      ;
; -0.803 ; cpureset  ; unibus:pdp11|rh0_bg                                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.069      ; 2.480      ;
; -0.801 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[7]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.082      ; 2.495      ;
; -0.791 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|lc_ie                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.078      ; 2.501      ;
; -0.791 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|br                     ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.078      ; 2.501      ;
; -0.788 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr1_state[1]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 3.087      ; 2.513      ;
+--------+-----------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                               ;
+--------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.194 ; cpuclk                   ; cpuclk                   ; cpuclk                                           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.281      ; 0.511      ;
; -0.187 ; cpuclk                   ; cpuclk                   ; cpuclk                                           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.281      ; 0.518      ;
; 0.297  ; dram_cs_n~reg0           ; dram_cs_n~reg0           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.299  ; dram_addr[8]~reg0        ; dram_addr[8]~reg0        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.511      ;
; 0.300  ; dram_ras_n~reg0          ; dram_ras_n~reg0          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.511      ;
; 0.311  ; dram_fsm.dram_poweron    ; dram_fsm.dram_poweron    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; dram_fsm.dram_init       ; dram_fsm.dram_init       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.312  ; cpureset                 ; cpureset                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; dram_wait[0]             ; dram_wait[0]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; dram_wait[1]             ; dram_wait[1]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; dram_wait[2]             ; dram_wait[2]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; dram_wait[3]             ; dram_wait[3]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; dram_addr[10]~reg0       ; dram_addr[10]~reg0       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; dram_ba_0~reg0           ; dram_ba_0~reg0           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.345  ; dram_fsm.dram_c12        ; dram_fsm.dram_c13        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.544      ;
; 0.346  ; dram_counter[14]         ; dram_counter[14]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.545      ;
; 0.348  ; dram_fsm.dram_c10        ; dram_fsm.dram_c11        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.547      ;
; 0.357  ; dram_fsm.dram_c13        ; dram_fsm.dram_c14        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.363  ; dram_fsm.dram_c1         ; dram_fsm.dram_c2         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.562      ;
; 0.363  ; dram_fsm.dram_c2         ; dram_fsm.dram_c3         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.562      ;
; 0.438  ; dram_fsm.dram_c3         ; dram_fsm.dram_c4         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.637      ;
; 0.438  ; dram_fsm.dram_c4         ; dram_fsm.dram_c5         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.637      ;
; 0.438  ; dram_fsm.dram_c11        ; dram_fsm.dram_c12        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.637      ;
; 0.500  ; dram_refresh_count[5]    ; dram_refresh_count[5]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.501  ; dram_refresh_count[3]    ; dram_refresh_count[3]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.700      ;
; 0.502  ; dram_refresh_count[6]    ; dram_refresh_count[6]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.502  ; dram_refresh_count[7]    ; dram_refresh_count[7]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.502  ; dram_counter[11]         ; dram_counter[11]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.503  ; dram_refresh_count[2]    ; dram_refresh_count[2]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.503  ; dram_refresh_count[4]    ; dram_refresh_count[4]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.503  ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_idle       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.703      ;
; 0.504  ; dram_counter[8]          ; dram_counter[8]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.505  ; dram_fsm.dram_c14        ; dram_fsm.dram_c1         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.704      ;
; 0.505  ; dram_counter[9]          ; dram_counter[9]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.704      ;
; 0.506  ; dram_refresh_count[1]    ; dram_refresh_count[1]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.705      ;
; 0.512  ; dram_counter[3]          ; dram_counter[3]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; dram_counter[6]          ; dram_counter[6]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; dram_counter[13]         ; dram_counter[13]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; dram_counter[2]          ; dram_counter[2]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; dram_counter[5]          ; dram_counter[5]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.514  ; dram_counter[1]          ; dram_counter[1]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; dram_counter[4]          ; dram_counter[4]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; dram_counter[12]         ; dram_counter[12]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; dram_counter[10]         ; dram_counter[10]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.517  ; dram_counter[7]          ; dram_counter[7]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.520  ; dram_fsm.dram_pwron_mrs  ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.720      ;
; 0.523  ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.723      ;
; 0.530  ; dram_counter[0]          ; dram_counter[0]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.729      ;
; 0.533  ; dram_refresh_count[0]    ; dram_refresh_count[0]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.732      ;
; 0.550  ; dram_fsm.dram_init       ; dram_fsm.dram_poweron    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.750      ;
; 0.588  ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_ref  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.788      ;
; 0.661  ; dram_wait[3]             ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.860      ;
; 0.698  ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_mrs  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.898      ;
; 0.710  ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_ref  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.910      ;
; 0.718  ; cpuresetlength[3]        ; cpuresetlength[3]        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.918      ;
; 0.743  ; dram_refresh_count[5]    ; dram_refresh_count[6]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.942      ;
; 0.744  ; dram_refresh_count[3]    ; dram_refresh_count[4]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.943      ;
; 0.744  ; dram_wait[1]             ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.943      ;
; 0.745  ; dram_counter[11]         ; dram_counter[12]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.944      ;
; 0.748  ; dram_counter[9]          ; dram_counter[10]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.947      ;
; 0.749  ; dram_refresh_count[1]    ; dram_refresh_count[2]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.948      ;
; 0.750  ; dram_fsm.dram_c5         ; dram_fsm.dram_c6         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.962      ;
; 0.752  ; dram_fsm.dram_pwron_ref  ; dram_wait[1]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.951      ;
; 0.753  ; dram_refresh_count[6]    ; dram_refresh_count[7]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.952      ;
; 0.754  ; dram_refresh_count[4]    ; dram_refresh_count[5]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.953      ;
; 0.754  ; dram_refresh_count[2]    ; dram_refresh_count[3]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.953      ;
; 0.755  ; dram_counter[13]         ; dram_counter[14]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; dram_counter[3]          ; dram_counter[4]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; dram_counter[8]          ; dram_counter[9]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.954      ;
; 0.756  ; dram_counter[5]          ; dram_counter[6]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.955      ;
; 0.757  ; dram_counter[1]          ; dram_counter[2]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.956      ;
; 0.760  ; cpuresetlength[0]        ; cpuresetlength[0]        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.960      ;
; 0.760  ; dram_counter[7]          ; dram_counter[8]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.959      ;
; 0.761  ; dram_refresh_count[4]    ; dram_refresh_count[6]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.960      ;
; 0.761  ; dram_refresh_count[2]    ; dram_refresh_count[4]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.960      ;
; 0.762  ; dram_counter[6]          ; dram_counter[7]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.961      ;
; 0.762  ; dram_counter[8]          ; dram_counter[10]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.961      ;
; 0.763  ; dram_counter[0]          ; dram_counter[1]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.962      ;
; 0.764  ; dram_counter[2]          ; dram_counter[3]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.963      ;
; 0.765  ; dram_counter[12]         ; dram_counter[13]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; dram_counter[4]          ; dram_counter[5]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.964      ;
; 0.766  ; dram_refresh_count[0]    ; dram_refresh_count[1]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.965      ;
; 0.766  ; dram_counter[10]         ; dram_counter[11]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.965      ;
; 0.769  ; dram_counter[6]          ; dram_counter[8]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.968      ;
; 0.770  ; dram_counter[0]          ; dram_counter[2]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.969      ;
; 0.771  ; dram_counter[2]          ; dram_counter[4]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.970      ;
; 0.772  ; dram_counter[12]         ; dram_counter[14]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.772  ; dram_counter[4]          ; dram_counter[6]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.773  ; dram_refresh_count[0]    ; dram_refresh_count[2]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.972      ;
; 0.773  ; dram_counter[10]         ; dram_counter[12]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.972      ;
; 0.780  ; dram_wait[2]             ; dram_wait[3]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.979      ;
; 0.792  ; dram_fsm.dram_poweron    ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.992      ;
; 0.792  ; dram_wait[3]             ; dram_fsm.dram_pwron_ref  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.992      ;
; 0.793  ; dram_wait[3]             ; dram_fsm.dram_idle       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.993      ;
; 0.793  ; dram_wait[3]             ; dram_fsm.dram_pwron_mrs  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.993      ;
; 0.803  ; dram_wait[3]             ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.003      ;
+--------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkin'                                                                                                                                                                                              ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 0.268 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.015      ; 2.501      ;
; 0.277 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.017      ; 2.512      ;
; 0.277 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.017      ; 2.512      ;
; 0.307 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; clkin                                            ; clkin       ; 0.000        ; 0.068      ; 0.519      ;
; 0.311 ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; clkin                                            ; clkin       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; clkin                                            ; clkin       ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; unibus:pdp11|kw11l:kw0|lineclk                        ; unibus:pdp11|kw11l:kw0|lineclk                        ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|rxf                             ; unibus:pdp11|kl11:kl0|rxf                             ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.519      ;
; 0.323 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; clkin                                            ; clkin       ; 0.000        ; 0.068      ; 0.535      ;
; 0.332 ; unibus:pdp11|kl11:kl0|cdc[11]                         ; unibus:pdp11|kl11:kl0|cdc[11]                         ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.546      ;
; 0.335 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; clkin                                            ; clkin       ; 0.000        ; 0.056      ; 0.535      ;
; 0.336 ; unibus:pdp11|kw11l:kw0|counter[18]                    ; unibus:pdp11|kw11l:kw0|counter[18]                    ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.535      ;
; 0.345 ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; clkin                                            ; clkin       ; 0.000        ; 0.067      ; 0.556      ;
; 0.345 ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.544      ;
; 0.347 ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.546      ;
; 0.348 ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.547      ;
; 0.353 ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.552      ;
; 0.354 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.553      ;
; 0.354 ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.553      ;
; 0.355 ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.554      ;
; 0.359 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.558      ;
; 0.363 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.562      ;
; 0.364 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.563      ;
; 0.425 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk                   ; clkin                                            ; clkin       ; 0.000        ; 0.068      ; 0.637      ;
; 0.470 ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.669      ;
; 0.472 ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; unibus:pdp11|kl11:kl0|rxfilter[7]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.671      ;
; 0.480 ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; clkin                                            ; clkin       ; 0.000        ; 0.069      ; 0.693      ;
; 0.481 ; unibus:pdp11|kl11:kl0|cdc[1]                          ; unibus:pdp11|kl11:kl0|cdc[1]                          ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.695      ;
; 0.482 ; unibus:pdp11|kl11:kl0|recv_count[2]                   ; unibus:pdp11|kl11:kl0|recv_count[2]                   ; clkin                                            ; clkin       ; 0.000        ; 0.069      ; 0.695      ;
; 0.482 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ; clkin                                            ; clkin       ; 0.000        ; 0.068      ; 0.694      ;
; 0.483 ; unibus:pdp11|kl11:kl0|recv_count[1]                   ; unibus:pdp11|kl11:kl0|recv_count[1]                   ; clkin                                            ; clkin       ; 0.000        ; 0.069      ; 0.696      ;
; 0.483 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ; clkin                                            ; clkin       ; 0.000        ; 0.068      ; 0.695      ;
; 0.484 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|tx                              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.683      ;
; 0.485 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 2.016      ; 2.719      ;
; 0.485 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[4]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[4]         ; clkin                                            ; clkin       ; 0.000        ; 0.068      ; 0.697      ;
; 0.486 ; unibus:pdp11|kl11:kl0|cdc[2]                          ; unibus:pdp11|kl11:kl0|cdc[2]                          ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.700      ;
; 0.487 ; unibus:pdp11|kl11:kl0|cdc[4]                          ; unibus:pdp11|kl11:kl0|cdc[4]                          ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.701      ;
; 0.487 ; unibus:pdp11|kl11:kl0|cdc[10]                         ; unibus:pdp11|kl11:kl0|cdc[10]                         ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.701      ;
; 0.487 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ; clkin                                            ; clkin       ; 0.000        ; 0.068      ; 0.699      ;
; 0.488 ; unibus:pdp11|kl11:kl0|cdc[3]                          ; unibus:pdp11|kl11:kl0|cdc[3]                          ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.702      ;
; 0.489 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.688      ;
; 0.489 ; unibus:pdp11|kl11:kl0|cdc[7]                          ; unibus:pdp11|kl11:kl0|cdc[7]                          ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.703      ;
; 0.489 ; unibus:pdp11|kl11:kl0|cdc[9]                          ; unibus:pdp11|kl11:kl0|cdc[9]                          ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.703      ;
; 0.490 ; unibus:pdp11|kl11:kl0|cdc[8]                          ; unibus:pdp11|kl11:kl0|cdc[8]                          ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.704      ;
; 0.491 ; unibus:pdp11|kl11:kl0|cdc[6]                          ; unibus:pdp11|kl11:kl0|cdc[6]                          ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.705      ;
; 0.494 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.693      ;
; 0.496 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[1]         ; clkin                                            ; clkin       ; 0.000        ; 0.068      ; 0.708      ;
; 0.498 ; unibus:pdp11|kl11:kl0|cdc[0]                          ; unibus:pdp11|kl11:kl0|cdc[0]                          ; clkin                                            ; clkin       ; 0.000        ; 0.070      ; 0.712      ;
; 0.498 ; unibus:pdp11|kl11:kl0|recv_count[3]                   ; unibus:pdp11|kl11:kl0|recv_count[3]                   ; clkin                                            ; clkin       ; 0.000        ; 0.069      ; 0.711      ;
; 0.500 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[2]                   ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[2]                   ; clkin                                            ; clkin       ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[5]                   ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[5]                   ; clkin                                            ; clkin       ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[1]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[1]           ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; unibus:pdp11|kw11l:kw0|counter[4]                     ; unibus:pdp11|kw11l:kw0|counter[4]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; unibus:pdp11|kw11l:kw0|counter[6]                     ; unibus:pdp11|kw11l:kw0|counter[6]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; unibus:pdp11|kw11l:kw0|counter[8]                     ; unibus:pdp11|kw11l:kw0|counter[8]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[4]              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[4]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[6]              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[6]              ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[1]                   ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[1]                   ; clkin                                            ; clkin       ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[3]                   ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[3]                   ; clkin                                            ; clkin       ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[4]                   ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[4]                   ; clkin                                            ; clkin       ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[10]                  ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[10]                  ; clkin                                            ; clkin       ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[3]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[3]           ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; unibus:pdp11|kw11l:kw0|counter[5]                     ; unibus:pdp11|kw11l:kw0|counter[5]                     ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; unibus:pdp11|kw11l:kw0|counter[11]                    ; unibus:pdp11|kw11l:kw0|counter[11]                    ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; unibus:pdp11|kw11l:kw0|counter[12]                    ; unibus:pdp11|kw11l:kw0|counter[12]                    ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[11]             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[11]             ; clkin                                            ; clkin       ; 0.000        ; 0.055      ; 0.700      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.297 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.068      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.324 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[37]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.071      ; 0.539      ;
; 0.343 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.543      ;
; 0.344 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.544      ;
; 0.345 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.545      ;
; 0.346 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.546      ;
; 0.351 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.551      ;
; 0.351 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.551      ;
; 0.432 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.632      ;
; 0.433 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.055      ; 0.632      ;
; 0.448 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[15]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.648      ;
; 0.450 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[10]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.056      ; 0.650      ;
; 0.452 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[10]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[11]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.068      ; 0.664      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'key1'                                                                                                                                        ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node           ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.571 ; unibus:pdp11|xu:xu0|kl11:kl0|tx                 ; greenled[4]$latch ; clkin                               ; key1        ; -0.500       ; 0.376      ; 0.487      ;
; 1.221 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3] ; greenled[3]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.267     ; 0.484      ;
; 1.222 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2] ; greenled[2]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.268     ; 0.484      ;
; 1.228 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1] ; greenled[1]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.276     ; 0.482      ;
; 1.232 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0] ; greenled[0]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.278     ; 0.484      ;
; 1.512 ; unibus:pdp11|cpu:cpu0|ifetch                    ; greenled[7]$latch ; cpuclk                              ; key1        ; -0.500       ; -0.542     ; 0.500      ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'key1'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; key1  ; Rise       ; key1                       ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[0]$latch|datac    ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[1]$latch|datac    ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[4]$latch|datac    ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[0]$latch          ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[1]$latch          ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[7]$latch|datac    ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[4]$latch          ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[7]$latch          ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~input|o               ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[2]$latch|datac    ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[3]$latch|datac    ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[2]$latch          ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[3]$latch          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[6]$latch|datad    ;
; 0.260  ; 0.260        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[5]$latch|datad    ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~inputclkctrl|inclk[0] ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~inputclkctrl|outclk   ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[6]$latch          ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[5]$latch          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~input|i               ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[5]$latch          ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[6]$latch          ;
; 0.738  ; 0.738        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~inputclkctrl|inclk[0] ;
; 0.738  ; 0.738        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~inputclkctrl|outclk   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[5]$latch|datad    ;
; 0.741  ; 0.741        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[2]$latch          ;
; 0.741  ; 0.741        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[3]$latch          ;
; 0.741  ; 0.741        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[6]$latch|datad    ;
; 0.743  ; 0.743        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[2]$latch|datac    ;
; 0.743  ; 0.743        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[3]$latch|datac    ;
; 0.747  ; 0.747        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~input|o               ;
; 0.748  ; 0.748        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[4]$latch          ;
; 0.748  ; 0.748        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[7]$latch          ;
; 0.750  ; 0.750        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[7]$latch|datac    ;
; 0.751  ; 0.751        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[0]$latch          ;
; 0.752  ; 0.752        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[1]$latch          ;
; 0.753  ; 0.753        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[0]$latch|datac    ;
; 0.753  ; 0.753        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[4]$latch|datac    ;
; 0.754  ; 0.754        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[1]$latch|datac    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cpuclk'                                                                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0|altsyncram_4l61:auto_generated|ram_block1a0~porta_address_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a1                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a10                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a11                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a12                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a13                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a14                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a15                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a2                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a3                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a4                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a5                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a6                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a7                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a8                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a9                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_lie1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_lie1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_lie1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a1~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a1~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a1~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a3~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a3~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a3~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a6~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a6~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_4hc1:auto_generated|ram_block1a6~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a2~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a2~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a2~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a3~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a3~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a3~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a5~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a5~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_5hc1:auto_generated|ram_block1a5~porta_we_reg           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br4_state.br4_idle                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br4_state.br4_kl0                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br5_state.br5_idle                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br5_state.br5_rh0                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br5_state.br5_xu0                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|ack_mmuabort                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|ack_mmutrap                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[10]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[11]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[12]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[13]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[14]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[15]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[1]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[2]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[3]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[4]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[5]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[6]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[7]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[8]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[9]                                                                                     ;
+--------+--------------+----------------+------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                               ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------+-------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_lie1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[10]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[11]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[12]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[13]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[14]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[15]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[16]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[37]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[39]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[40]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[41]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[42]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[43]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[44]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[9]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd16                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd55                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd58                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                                                                               ;
+--------+--------------+----------------+------------+-------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll0|altpll_component|auto_generated|pll1|clk[0]'                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------+
; 3.582 ; 3.798        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[1]~en            ;
; 3.582 ; 3.798        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[3]~en            ;
; 3.582 ; 3.798        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[9]~en            ;
; 3.583 ; 3.799        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[15]                 ;
; 3.585 ; 3.801        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[11]~reg0       ;
; 3.585 ; 3.801        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[9]~reg0        ;
; 3.585 ; 3.801        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_ldqm~reg0           ;
; 3.585 ; 3.801        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_udqm~reg0           ;
; 3.586 ; 3.802        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_cas_n~reg0          ;
; 3.586 ; 3.802        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_ras_n~reg0          ;
; 3.586 ; 3.802        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_we_n~reg0           ;
; 3.587 ; 3.803        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[7]                  ;
; 3.587 ; 3.803        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[8]                  ;
; 3.588 ; 3.804        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[12]                 ;
; 3.588 ; 3.804        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[6]                  ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[0]        ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[1]        ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[2]        ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[3]        ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[4]        ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[5]        ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[0]    ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[1]    ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[2]    ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[3]    ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[4]    ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[5]    ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[6]    ;
; 3.589 ; 3.805        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[7]    ;
; 3.590 ; 3.806        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[11]                 ;
; 3.590 ; 3.806        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[7]~en            ;
; 3.590 ; 3.806        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowreset                ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuclk                   ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[14]                 ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[0]~reg0        ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[1]~reg0        ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[0]          ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[10]         ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[11]         ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[12]         ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[13]         ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[14]         ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[1]          ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[2]          ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[3]          ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[4]          ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[5]          ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[6]          ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[7]          ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[8]          ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[9]          ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_idle       ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_init       ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_poweron    ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_mrs  ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_mrsw ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_pre  ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_prew ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_ref  ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_refw ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[0]             ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[1]             ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[2]             ;
; 3.591 ; 3.807        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[3]             ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[10]                 ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[10]~reg0       ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[2]~reg0        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[4]~reg0        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[5]~reg0        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[6]~reg0        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[7]~reg0        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[8]~reg0        ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_ba_0~reg0           ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[0]~reg0          ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[12]~reg0         ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[1]~reg0          ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[2]~reg0          ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[3]~reg0          ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[4]~reg0          ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[5]~reg0          ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[7]~reg0          ;
; 3.592 ; 3.808        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c6         ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[9]                  ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_cs_n~reg0           ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c7         ;
; 3.593 ; 3.809        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c9         ;
; 3.594 ; 3.810        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[3]                  ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpureset                 ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[0]~en            ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[10]~en           ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[10]~reg0         ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[11]~en           ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[11]~reg0         ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[12]~en           ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[13]~en           ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[13]~reg0         ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[14]~en           ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[14]~reg0         ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[15]~en           ;
; 3.595 ; 3.811        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[15]~reg0         ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkin'                                                                                    ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                         ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                         ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                          ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger               ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy                ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[0]           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[1]           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[2]           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[3]           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[0]                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[10]                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[1]                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[2]                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[3]                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[4]                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[5]                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[6]                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[7]                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[8]                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[9]                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[1]         ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[4]         ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                              ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_sample[0]                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|lineclk                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|tx                       ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                        ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; rx1          ; clkin                               ; 1.649 ; 2.156 ; Rise       ; clkin                                            ;
; xu_miso      ; cpuclk                              ; 4.398 ; 5.028 ; Rise       ; cpuclk                                           ;
; rx1          ; key1                                ; 1.982 ; 2.408 ; Fall       ; key1                                             ;
; rx2          ; key1                                ; 2.287 ; 2.728 ; Fall       ; key1                                             ;
; dram_dq[*]   ; clkin                               ; 4.873 ; 5.359 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin                               ; 3.710 ; 4.153 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin                               ; 4.149 ; 4.636 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin                               ; 3.619 ; 4.153 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin                               ; 4.802 ; 5.209 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin                               ; 3.655 ; 4.115 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin                               ; 3.218 ; 3.651 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin                               ; 3.533 ; 4.003 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin                               ; 3.787 ; 4.301 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin                               ; 3.545 ; 4.056 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin                               ; 4.873 ; 5.359 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin                               ; 3.637 ; 4.124 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin                               ; 4.407 ; 4.956 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin                               ; 3.968 ; 4.458 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin                               ; 4.039 ; 4.602 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin                               ; 4.265 ; 4.836 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin                               ; 3.568 ; 4.037 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; key0         ; clkin                               ; 4.463 ; 4.991 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.414 ; 4.924 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; rx1          ; clkin                               ; -1.280 ; -1.770 ; Rise       ; clkin                                            ;
; xu_miso      ; cpuclk                              ; -0.686 ; -1.180 ; Rise       ; cpuclk                                           ;
; rx1          ; key1                                ; -1.100 ; -1.509 ; Fall       ; key1                                             ;
; rx2          ; key1                                ; -1.527 ; -1.958 ; Fall       ; key1                                             ;
; dram_dq[*]   ; clkin                               ; -2.581 ; -2.999 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin                               ; -3.068 ; -3.500 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin                               ; -3.475 ; -3.944 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin                               ; -2.977 ; -3.499 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin                               ; -4.115 ; -4.514 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin                               ; -3.003 ; -3.447 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin                               ; -2.581 ; -2.999 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin                               ; -2.898 ; -3.357 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin                               ; -3.140 ; -3.644 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin                               ; -2.908 ; -3.408 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin                               ; -4.182 ; -4.658 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin                               ; -2.993 ; -3.470 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin                               ; -3.760 ; -4.296 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin                               ; -3.313 ; -3.793 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin                               ; -3.380 ; -3.930 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin                               ; -3.587 ; -4.138 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin                               ; -2.922 ; -3.375 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; key0         ; clkin                               ; -2.586 ; -3.039 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -1.031 ; -1.503 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+----------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+----------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; tx1            ; clkin                               ; 5.781  ; 5.736  ; Rise       ; clkin                                            ;
; tx2            ; clkin                               ; 6.573  ; 6.548  ; Rise       ; clkin                                            ;
; xu_cs          ; cpuclk                              ; 7.937  ; 7.929  ; Rise       ; cpuclk                                           ;
; xu_mosi        ; cpuclk                              ; 7.080  ; 6.980  ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 10.560 ; 10.560 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 3.976  ;        ; Fall       ; cpuclk                                           ;
; greenled[*]    ; key1                                ; 8.078  ; 7.567  ; Fall       ; key1                                             ;
;  greenled[0]   ; key1                                ; 5.670  ; 5.628  ; Fall       ; key1                                             ;
;  greenled[1]   ; key1                                ; 5.595  ; 5.442  ; Fall       ; key1                                             ;
;  greenled[2]   ; key1                                ; 5.482  ; 5.365  ; Fall       ; key1                                             ;
;  greenled[3]   ; key1                                ; 5.813  ; 5.733  ; Fall       ; key1                                             ;
;  greenled[4]   ; key1                                ; 6.120  ; 6.025  ; Fall       ; key1                                             ;
;  greenled[5]   ; key1                                ; 8.078  ; 7.567  ; Fall       ; key1                                             ;
;  greenled[6]   ; key1                                ; 5.505  ; 5.481  ; Fall       ; key1                                             ;
;  greenled[7]   ; key1                                ; 7.979  ; 7.544  ; Fall       ; key1                                             ;
; dram_addr[*]   ; clkin                               ; 6.157  ; 6.036  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[0]  ; clkin                               ; 5.956  ; 5.831  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[1]  ; clkin                               ; 5.897  ; 5.886  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[2]  ; clkin                               ; 6.157  ; 6.036  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[3]  ; clkin                               ; 5.111  ; 5.080  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[4]  ; clkin                               ; 4.534  ; 4.452  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[5]  ; clkin                               ; 4.981  ; 4.942  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[6]  ; clkin                               ; 4.696  ; 4.650  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[7]  ; clkin                               ; 4.780  ; 4.697  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[8]  ; clkin                               ; 5.179  ; 5.155  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[9]  ; clkin                               ; 5.841  ; 5.690  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[10] ; clkin                               ; 5.198  ; 5.059  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[11] ; clkin                               ; 5.133  ; 5.083  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ba_0      ; clkin                               ; 4.691  ; 4.609  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cas_n     ; clkin                               ; 5.396  ; 5.344  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ; 2.334  ;        ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cs_n      ; clkin                               ; 7.651  ; 7.339  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_dq[*]     ; clkin                               ; 5.377  ; 5.276  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]    ; clkin                               ; 4.487  ; 4.380  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]    ; clkin                               ; 4.245  ; 4.144  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]    ; clkin                               ; 4.345  ; 4.286  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]    ; clkin                               ; 4.227  ; 4.208  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]    ; clkin                               ; 3.928  ; 3.912  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]    ; clkin                               ; 4.410  ; 4.287  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]    ; clkin                               ; 4.988  ; 4.777  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]    ; clkin                               ; 4.234  ; 4.157  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]    ; clkin                               ; 4.771  ; 4.680  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]    ; clkin                               ; 5.377  ; 5.276  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10]   ; clkin                               ; 5.064  ; 4.994  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11]   ; clkin                               ; 4.747  ; 4.701  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12]   ; clkin                               ; 4.572  ; 4.500  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13]   ; clkin                               ; 5.172  ; 5.105  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14]   ; clkin                               ; 4.358  ; 4.332  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15]   ; clkin                               ; 4.182  ; 4.092  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ldqm      ; clkin                               ; 5.579  ; 5.486  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ras_n     ; clkin                               ; 5.831  ; 5.655  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_udqm      ; clkin                               ; 5.570  ; 5.517  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_we_n      ; clkin                               ; 5.784  ; 5.676  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ;        ; 2.225  ; Fall       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.274  ; 7.860  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 6.429  ; 6.401  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.070  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 3.991  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+----------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                         ;
+----------------+-------------------------------------+--------+-------+------------+--------------------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                  ;
+----------------+-------------------------------------+--------+-------+------------+--------------------------------------------------+
; tx1            ; clkin                               ; 5.575  ; 5.527 ; Rise       ; clkin                                            ;
; tx2            ; clkin                               ; 6.334  ; 6.307 ; Rise       ; clkin                                            ;
; xu_cs          ; cpuclk                              ; 7.628  ; 7.616 ; Rise       ; cpuclk                                           ;
; xu_mosi        ; cpuclk                              ; 6.803  ; 6.704 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 10.101 ; 3.924 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 3.830  ;       ; Fall       ; cpuclk                                           ;
; greenled[*]    ; key1                                ; 5.305  ; 5.189 ; Fall       ; key1                                             ;
;  greenled[0]   ; key1                                ; 5.484  ; 5.441 ; Fall       ; key1                                             ;
;  greenled[1]   ; key1                                ; 5.414  ; 5.263 ; Fall       ; key1                                             ;
;  greenled[2]   ; key1                                ; 5.305  ; 5.189 ; Fall       ; key1                                             ;
;  greenled[3]   ; key1                                ; 5.622  ; 5.541 ; Fall       ; key1                                             ;
;  greenled[4]   ; key1                                ; 5.918  ; 5.824 ; Fall       ; key1                                             ;
;  greenled[5]   ; key1                                ; 7.866  ; 7.359 ; Fall       ; key1                                             ;
;  greenled[6]   ; key1                                ; 5.326  ; 5.300 ; Fall       ; key1                                             ;
;  greenled[7]   ; key1                                ; 7.770  ; 7.336 ; Fall       ; key1                                             ;
; dram_addr[*]   ; clkin                               ; 4.025  ; 3.943 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[0]  ; clkin                               ; 5.392  ; 5.268 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[1]  ; clkin                               ; 5.334  ; 5.320 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[2]  ; clkin                               ; 5.583  ; 5.464 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[3]  ; clkin                               ; 4.579  ; 4.547 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[4]  ; clkin                               ; 4.025  ; 3.943 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[5]  ; clkin                               ; 4.455  ; 4.415 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[6]  ; clkin                               ; 4.181  ; 4.134 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[7]  ; clkin                               ; 4.262  ; 4.179 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[8]  ; clkin                               ; 4.643  ; 4.618 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[9]  ; clkin                               ; 5.282  ; 5.134 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[10] ; clkin                               ; 4.665  ; 4.528 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[11] ; clkin                               ; 4.603  ; 4.551 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ba_0      ; clkin                               ; 4.177  ; 4.095 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cas_n     ; clkin                               ; 4.855  ; 4.801 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ; 1.922  ;       ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cs_n      ; clkin                               ; 7.089  ; 6.773 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_dq[*]     ; clkin                               ; 3.446  ; 3.427 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]    ; clkin                               ; 3.983  ; 3.876 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]    ; clkin                               ; 3.750  ; 3.649 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]    ; clkin                               ; 3.845  ; 3.785 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]    ; clkin                               ; 3.730  ; 3.708 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]    ; clkin                               ; 3.446  ; 3.427 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]    ; clkin                               ; 3.909  ; 3.786 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]    ; clkin                               ; 4.463  ; 4.256 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]    ; clkin                               ; 3.739  ; 3.661 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]    ; clkin                               ; 4.254  ; 4.162 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]    ; clkin                               ; 4.835  ; 4.735 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10]   ; clkin                               ; 4.534  ; 4.463 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11]   ; clkin                               ; 4.230  ; 4.183 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12]   ; clkin                               ; 4.063  ; 3.990 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13]   ; clkin                               ; 4.638  ; 4.571 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14]   ; clkin                               ; 3.857  ; 3.828 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15]   ; clkin                               ; 3.689  ; 3.599 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ldqm      ; clkin                               ; 5.030  ; 4.937 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ras_n     ; clkin                               ; 5.273  ; 5.100 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_udqm      ; clkin                               ; 5.021  ; 4.967 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_we_n      ; clkin                               ; 5.228  ; 5.120 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ;        ; 1.814 ; Fall       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.018  ; 7.604 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 6.175  ; 6.145 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 3.921  ;       ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 3.842 ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+----------------+-------------------------------------+--------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 4.066 ; 3.924 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 5.114 ; 4.972 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 5.360 ; 5.218 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 4.420 ; 4.295 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 6.390 ; 6.279 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 5.086 ; 4.944 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 4.066 ; 3.924 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 4.939 ; 4.797 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 4.805 ; 4.680 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 4.618 ; 4.493 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 5.508 ; 5.383 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 5.159 ; 5.034 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 4.783 ; 4.658 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 4.334 ; 4.209 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 5.942 ; 5.817 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 4.157 ; 4.032 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 6.837 ; 6.695 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 3.591 ; 3.449 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 4.596 ; 4.454 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 4.833 ; 4.691 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 3.898 ; 3.773 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 5.819 ; 5.708 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 4.570 ; 4.428 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 3.591 ; 3.449 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 4.429 ; 4.287 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 4.268 ; 4.143 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 4.088 ; 3.963 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 4.944 ; 4.819 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 4.608 ; 4.483 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 4.246 ; 4.121 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 3.815 ; 3.690 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 5.359 ; 5.234 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 3.646 ; 3.521 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 6.250 ; 6.108 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 3.955     ; 4.097     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 4.874     ; 5.016     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 5.263     ; 5.405     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 4.268     ; 4.393     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 6.245     ; 6.356     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 4.935     ; 5.077     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 3.955     ; 4.097     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 4.782     ; 4.924     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 4.714     ; 4.839     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 4.559     ; 4.684     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 5.390     ; 5.515     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 5.034     ; 5.159     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 4.680     ; 4.805     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 4.242     ; 4.367     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 5.728     ; 5.853     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 4.094     ; 4.219     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 6.650     ; 6.792     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 3.478     ; 3.620     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 4.360     ; 4.502     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 4.734     ; 4.876     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 3.747     ; 3.872     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 5.675     ; 5.786     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 4.419     ; 4.561     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 3.478     ; 3.620     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 4.272     ; 4.414     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 4.176     ; 4.301     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 4.027     ; 4.152     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 4.825     ; 4.950     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 4.482     ; 4.607     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 4.143     ; 4.268     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 3.722     ; 3.847     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 5.149     ; 5.274     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 3.580     ; 3.705     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 6.065     ; 6.207     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; pll0|altpll_component|auto_generated|pll1|clk[0] ; -17.331 ; -1289.314     ;
; cpuclk                                           ; -17.132 ; -47160.427    ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; -5.783  ; -325.476      ;
; clkin                                            ; -1.473  ; -94.779       ;
; key1                                             ; -0.515  ; -1.800        ;
+--------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; cpuclk                                           ; -1.635 ; -253.887      ;
; clkin                                            ; -0.073 ; -0.187        ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; -0.007 ; -0.007        ;
; key1                                             ; 0.103  ; 0.000         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; 0.178  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; key1                                             ; -3.000 ; -4.297        ;
; cpuclk                                           ; -1.000 ; -5193.000     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; -1.000 ; -192.000      ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; 3.628  ; 0.000         ;
; clkin                                            ; 9.242  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                      ;
+---------+----------------------------------------+-----------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node               ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -17.331 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 15.179     ;
; -17.331 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 15.179     ;
; -17.331 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 15.179     ;
; -17.331 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 15.179     ;
; -17.331 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 15.179     ;
; -17.331 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 15.179     ;
; -17.331 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 15.179     ;
; -17.331 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 15.179     ;
; -17.299 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[0] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.097     ; 15.143     ;
; -17.299 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[2] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.097     ; 15.143     ;
; -17.299 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[3] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.097     ; 15.143     ;
; -17.299 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[4] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.097     ; 15.143     ;
; -17.299 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[5] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.097     ; 15.143     ;
; -17.299 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[6] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.097     ; 15.143     ;
; -17.299 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[7] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.097     ; 15.143     ;
; -17.299 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_refresh_count[1] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.097     ; 15.143     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[0]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[2]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[4]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[5]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[6]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[8]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[10]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[11]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[12]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[13]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[14]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.272 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[15]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.128     ;
; -17.261 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[12]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -1.910     ; 15.292     ;
; -17.260 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[15]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -1.917     ; 15.284     ;
; -17.256 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[11]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.092     ; 15.105     ;
; -17.253 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[6]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.109     ;
; -17.253 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[8]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.109     ;
; -17.253 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[9]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.109     ;
; -17.253 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[10]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.109     ;
; -17.253 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[11]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.109     ;
; -17.253 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[13]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.109     ;
; -17.253 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[14]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.109     ;
; -17.253 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[15]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.085     ; 15.109     ;
; -17.249 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[7]               ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -1.914     ; 15.276     ;
; -17.249 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[8]               ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -1.914     ; 15.276     ;
; -17.248 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[7]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 15.096     ;
; -17.205 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.051     ;
; -17.205 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.051     ;
; -17.205 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.051     ;
; -17.205 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.051     ;
; -17.205 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.051     ;
; -17.205 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.051     ;
; -17.205 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.051     ;
; -17.205 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.051     ;
; -17.197 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[14]              ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -1.903     ; 15.235     ;
; -17.193 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[10]~reg0    ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.092     ; 15.042     ;
; -17.188 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.034     ;
; -17.188 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.034     ;
; -17.188 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.034     ;
; -17.188 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.034     ;
; -17.188 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.034     ;
; -17.188 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.034     ;
; -17.188 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.034     ;
; -17.188 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.095     ; 15.034     ;
; -17.173 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[7]~reg0     ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -1.904     ; 15.210     ;
; -17.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[0] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 15.015     ;
; -17.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[2] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 15.015     ;
; -17.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[3] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 15.015     ;
; -17.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[4] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 15.015     ;
; -17.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[5] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 15.015     ;
; -17.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[6] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 15.015     ;
; -17.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[7] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 15.015     ;
; -17.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_refresh_count[1] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 15.015     ;
; -17.166 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_ba_0~reg0        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.092     ; 15.015     ;
; -17.156 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_refresh_count[0] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 14.998     ;
; -17.156 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_refresh_count[2] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 14.998     ;
; -17.156 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_refresh_count[3] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 14.998     ;
; -17.156 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_refresh_count[4] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 14.998     ;
; -17.156 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_refresh_count[5] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 14.998     ;
; -17.156 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_refresh_count[6] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 14.998     ;
; -17.156 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_refresh_count[7] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 14.998     ;
; -17.156 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_refresh_count[1] ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.099     ; 14.998     ;
; -17.147 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[6]               ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -1.910     ; 15.178     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[9]               ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -1.908     ; 15.179     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[0]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[2]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[4]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[5]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[6]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[8]~en         ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[10]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[11]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[12]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[13]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[14]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.146 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[15]~en        ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.087     ; 15.000     ;
; -17.143 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[0]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 14.991     ;
; -17.143 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[1]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 14.991     ;
; -17.143 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[2]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 14.991     ;
; -17.143 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[3]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 14.991     ;
; -17.143 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[4]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 14.991     ;
; -17.143 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[5]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 14.991     ;
; -17.143 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[7]~reg0       ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 14.991     ;
; -17.143 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_dq[12]~reg0      ; cpuclk       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; -2.093     ; 14.991     ;
+---------+----------------------------------------+-----------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cpuclk'                                                                                                                                         ;
+---------+----------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.132 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 18.087     ;
; -17.129 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 18.084     ;
; -17.006 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.959     ;
; -17.003 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.956     ;
; -16.989 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.942     ;
; -16.986 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.939     ;
; -16.944 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.899     ;
; -16.941 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.896     ;
; -16.937 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.890     ;
; -16.934 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.887     ;
; -16.876 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.829     ;
; -16.873 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.826     ;
; -16.781 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.736     ;
; -16.674 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_ix[2]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.627     ;
; -16.674 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_ix[1]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.627     ;
; -16.662 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][0]  ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.029     ; 17.620     ;
; -16.659 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][0]  ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.029     ; 17.617     ;
; -16.655 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.608     ;
; -16.638 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src7  ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.595     ;
; -16.638 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.591     ;
; -16.623 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_trap  ; cpuclk       ; cpuclk      ; 1.000        ; -0.024     ; 17.586     ;
; -16.616 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_ix[0]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.569     ;
; -16.612 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_dst5  ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.568     ;
; -16.608 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][4]  ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.042     ; 17.553     ;
; -16.605 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][4]  ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.042     ; 17.550     ;
; -16.603 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_mtp   ; cpuclk       ; cpuclk      ; 1.000        ; -0.039     ; 17.551     ;
; -16.595 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src3  ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.552     ;
; -16.593 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.548     ;
; -16.586 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.539     ;
; -16.562 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_dst1  ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.518     ;
; -16.551 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src6  ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.508     ;
; -16.549 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src1  ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.506     ;
; -16.548 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[2]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.499     ;
; -16.548 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[1]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.499     ;
; -16.542 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][13] ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.499     ;
; -16.539 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][13] ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.496     ;
; -16.531 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[2]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.482     ;
; -16.531 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[1]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.482     ;
; -16.525 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.478     ;
; -16.516 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src5  ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.472     ;
; -16.516 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_d[5]         ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.473     ;
; -16.512 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src7  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.467     ;
; -16.510 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src2  ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.467     ;
; -16.497 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_trap  ; cpuclk       ; cpuclk      ; 1.000        ; -0.026     ; 17.458     ;
; -16.495 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_src7  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.450     ;
; -16.490 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[0]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.441     ;
; -16.486 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|rbus_ix[2]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.439     ;
; -16.486 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|rbus_ix[1]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.439     ;
; -16.486 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_dst5  ; cpuclk       ; cpuclk      ; 1.000        ; -0.033     ; 17.440     ;
; -16.480 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_trap  ; cpuclk       ; cpuclk      ; 1.000        ; -0.026     ; 17.441     ;
; -16.479 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[2]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.430     ;
; -16.479 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[1]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.430     ;
; -16.477 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_mtp   ; cpuclk       ; cpuclk      ; 1.000        ; -0.041     ; 17.423     ;
; -16.473 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[0]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.424     ;
; -16.471 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_dst2  ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.427     ;
; -16.469 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_dst5  ; cpuclk       ; cpuclk      ; 1.000        ; -0.033     ; 17.423     ;
; -16.469 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src3  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.424     ;
; -16.460 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_mtp   ; cpuclk       ; cpuclk      ; 1.000        ; -0.041     ; 17.406     ;
; -16.452 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_src3  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.407     ;
; -16.450 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|state.state_src7  ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.407     ;
; -16.449 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|trap_vector[7]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.405     ;
; -16.449 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|trap_vector[4]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.405     ;
; -16.449 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|trap_vector[3]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.405     ;
; -16.449 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|trap_vector[5]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.405     ;
; -16.449 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|trap_vector[6]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.405     ;
; -16.443 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|state.state_src7  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.398     ;
; -16.436 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_dst1  ; cpuclk       ; cpuclk      ; 1.000        ; -0.033     ; 17.390     ;
; -16.435 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|state.state_trap  ; cpuclk       ; cpuclk      ; 1.000        ; -0.024     ; 17.398     ;
; -16.429 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_dst6  ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.385     ;
; -16.428 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|rbus_ix[0]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.034     ; 17.381     ;
; -16.428 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|state.state_trap  ; cpuclk       ; cpuclk      ; 1.000        ; -0.026     ; 17.389     ;
; -16.425 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src6  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.380     ;
; -16.424 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.037     ; 17.374     ;
; -16.424 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|state.state_dst5  ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.380     ;
; -16.423 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src1  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.378     ;
; -16.422 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.037     ; 17.372     ;
; -16.421 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|rbus_ix[0]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.372     ;
; -16.421 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][3]  ; unibus:pdp11|cpu:cpu0|fbus_raddr[0]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.378     ;
; -16.419 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_dst1  ; cpuclk       ; cpuclk      ; 1.000        ; -0.033     ; 17.373     ;
; -16.418 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|rbus_ix[2]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.369     ;
; -16.418 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|rbus_ix[1]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.036     ; 17.369     ;
; -16.418 ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][3]  ; unibus:pdp11|cpu:cpu0|fbus_raddr[1]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.375     ;
; -16.417 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|state.state_dst5  ; cpuclk       ; cpuclk      ; 1.000        ; -0.033     ; 17.371     ;
; -16.415 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|state.state_mtp   ; cpuclk       ; cpuclk      ; 1.000        ; -0.039     ; 17.363     ;
; -16.408 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|state.state_mtp   ; cpuclk       ; cpuclk      ; 1.000        ; -0.041     ; 17.354     ;
; -16.408 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_src6  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.363     ;
; -16.407 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|state.state_src3  ; cpuclk       ; cpuclk      ; 1.000        ; -0.030     ; 17.364     ;
; -16.406 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_src1  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.361     ;
; -16.405 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_fpso2 ; cpuclk       ; cpuclk      ; 1.000        ; -0.037     ; 17.355     ;
; -16.400 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                   ; unibus:pdp11|cpu:cpu0|state.state_src3  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.355     ;
; -16.390 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src5  ; cpuclk       ; cpuclk      ; 1.000        ; -0.033     ; 17.344     ;
; -16.390 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|rbus_d[5]         ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.345     ;
; -16.386 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_src4  ; cpuclk       ; cpuclk      ; 1.000        ; -0.033     ; 17.340     ;
; -16.384 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                   ; unibus:pdp11|cpu:cpu0|state.state_src2  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.339     ;
; -16.382 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11               ; unibus:pdp11|cpu:cpu0|state.state_src7  ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.337     ;
; -16.379 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_fpao  ; cpuclk       ; cpuclk      ; 1.000        ; -0.037     ; 17.329     ;
; -16.375 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]             ; unibus:pdp11|cpu:cpu0|state.state_dst0  ; cpuclk       ; cpuclk      ; 1.000        ; -0.039     ; 17.323     ;
; -16.374 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]             ; unibus:pdp11|cpu:cpu0|state.state_dst1  ; cpuclk       ; cpuclk      ; 1.000        ; -0.031     ; 17.330     ;
; -16.373 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|state.state_src5  ; cpuclk       ; cpuclk      ; 1.000        ; -0.033     ; 17.327     ;
; -16.373 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                   ; unibus:pdp11|cpu:cpu0|rbus_d[5]         ; cpuclk       ; cpuclk      ; 1.000        ; -0.032     ; 17.328     ;
+---------+----------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                    ;
+--------+----------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                    ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -5.783 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.865      ;
; -5.780 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.862      ;
; -5.754 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.836      ;
; -5.650 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.732      ;
; -5.578 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.660      ;
; -5.526 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.406     ; 5.607      ;
; -5.523 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.406     ; 5.604      ;
; -5.508 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.406     ; 5.589      ;
; -5.505 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.406     ; 5.586      ;
; -5.497 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.406     ; 5.578      ;
; -5.487 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.758      ;
; -5.484 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.755      ;
; -5.455 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.537      ;
; -5.451 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.406     ; 5.532      ;
; -5.449 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.531      ;
; -5.435 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.707      ;
; -5.430 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.406     ; 5.511      ;
; -5.430 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.701      ;
; -5.429 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.701      ;
; -5.409 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.680      ;
; -5.409 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.491      ;
; -5.393 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.406     ; 5.474      ;
; -5.389 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.661      ;
; -5.386 ; unibus:pdp11|rh11:rh0|rmdc[6]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.404     ; 5.469      ;
; -5.375 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.406     ; 5.456      ;
; -5.370 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.404     ; 5.453      ;
; -5.364 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.446      ;
; -5.358 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.440      ;
; -5.354 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.625      ;
; -5.342 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.614      ;
; -5.336 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.608      ;
; -5.321 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.406     ; 5.402      ;
; -5.277 ; unibus:pdp11|rh11:rh0|rmdc[6]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.359      ;
; -5.261 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.343      ;
; -5.256 ; unibus:pdp11|rh11:rh0|rmdc[6]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.528      ;
; -5.249 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.521      ;
; -5.241 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.513      ;
; -5.240 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.512      ;
; -5.185 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.267      ;
; -5.180 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.451      ;
; -5.172 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.443      ;
; -5.163 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.435      ;
; -5.160 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.242      ;
; -5.140 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.412      ;
; -5.129 ; unibus:pdp11|rh11:rh0|rmdc[6]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.211      ;
; -5.113 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.195      ;
; -5.110 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.381      ;
; -5.102 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.373      ;
; -5.088 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.170      ;
; -5.082 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.354      ;
; -5.074 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.346      ;
; -5.068 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.340      ;
; -5.039 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.310      ;
; -5.015 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.286      ;
; -5.015 ; unibus:pdp11|rh11:rh0|rmdc[8]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.401     ; 5.101      ;
; -5.013 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.285      ;
; -5.011 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.282      ;
; -5.001 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.272      ;
; -4.997 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.268      ;
; -4.994 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.265      ;
; -4.969 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.240      ;
; -4.968 ; unibus:pdp11|rh11:rh0|rmdc[7]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.404     ; 5.051      ;
; -4.938 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 5.020      ;
; -4.926 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.197      ;
; -4.924 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.196      ;
; -4.916 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.188      ;
; -4.908 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.179      ;
; -4.906 ; unibus:pdp11|rh11:rh0|rmdc[8]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.402     ; 4.991      ;
; -4.904 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.175      ;
; -4.897 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 4.979      ;
; -4.893 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.201     ; 5.179      ;
; -4.885 ; unibus:pdp11|rh11:rh0|rmdc[8]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.212     ; 5.160      ;
; -4.875 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.147      ;
; -4.859 ; unibus:pdp11|rh11:rh0|rmdc[7]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.405     ; 4.941      ;
; -4.858 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.130      ;
; -4.855 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.126      ;
; -4.846 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.118      ;
; -4.841 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.112      ;
; -4.838 ; unibus:pdp11|rh11:rh0|rmdc[7]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.110      ;
; -4.835 ; unibus:pdp11|rh11:rh0|rmdc[6]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.404     ; 4.918      ;
; -4.825 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.201     ; 5.111      ;
; -4.819 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.404     ; 4.902      ;
; -4.815 ; unibus:pdp11|rh11:rh0|rmdc[6]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.214     ; 5.088      ;
; -4.802 ; unibus:pdp11|rh11:rh0|rmdc[2]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.073      ;
; -4.799 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.214     ; 5.072      ;
; -4.798 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.069      ;
; -4.797 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.069      ;
; -4.794 ; unibus:pdp11|rh11:rh0|rmdc[1]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.066      ;
; -4.793 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.065      ;
; -4.788 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.060      ;
; -4.785 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.056      ;
; -4.780 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.052      ;
; -4.776 ; unibus:pdp11|rh11:rh0|rmdc[5]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.048      ;
; -4.773 ; unibus:pdp11|rh11:rh0|rmdc[0]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.216     ; 5.044      ;
; -4.758 ; unibus:pdp11|rh11:rh0|rmdc[8]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.402     ; 4.843      ;
; -4.757 ; unibus:pdp11|rh11:rh0|rmdc[3]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.029      ;
; -4.755 ; unibus:pdp11|rh11:rh0|rmda_ta[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.602     ; 4.640      ;
; -4.752 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.024      ;
; -4.739 ; unibus:pdp11|rh11:rh0|rmdc[4]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.215     ; 5.011      ;
; -4.738 ; unibus:pdp11|rh11:rh0|rmda_ta[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; -0.602     ; 4.623      ;
+--------+----------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkin'                                                                                                                                           ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.473 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; -0.931     ; 1.019      ;
; -1.397 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; -0.925     ; 0.949      ;
; -1.397 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; -0.925     ; 0.949      ;
; -1.397 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; -0.925     ; 0.949      ;
; -1.397 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; -0.925     ; 0.949      ;
; -1.397 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; -0.925     ; 0.949      ;
; -1.397 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; -0.925     ; 0.949      ;
; -1.397 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; -0.925     ; 0.949      ;
; -1.317 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 0.500        ; -0.931     ; 0.863      ;
; -1.315 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 0.500        ; -0.931     ; 0.861      ;
; -1.304 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; -0.931     ; 0.850      ;
; -1.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; -0.738     ; 1.039      ;
; -1.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; -0.738     ; 1.039      ;
; -1.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; -0.738     ; 1.039      ;
; -1.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; -0.738     ; 1.039      ;
; -1.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; -0.738     ; 1.039      ;
; -1.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; -0.738     ; 1.039      ;
; -1.300 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; -0.738     ; 1.039      ;
; -1.296 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; cpuclk       ; clkin       ; 0.500        ; -0.927     ; 0.846      ;
; -1.295 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; cpuclk       ; clkin       ; 0.500        ; -0.927     ; 0.845      ;
; -1.280 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; cpuclk       ; clkin       ; 0.500        ; -0.927     ; 0.830      ;
; -1.280 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; cpuclk       ; clkin       ; 0.500        ; -0.927     ; 0.830      ;
; -1.268 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[6] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; -0.938     ; 0.807      ;
; -1.248 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[0] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; -0.938     ; 0.787      ;
; -1.211 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; -0.938     ; 0.750      ;
; -1.119 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[4] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; -0.934     ; 0.662      ;
; -1.113 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[2] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; -0.934     ; 0.656      ;
; -1.098 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxf                             ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.299      ;
; -1.096 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; -0.770     ; 1.303      ;
; -1.096 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; -0.770     ; 1.303      ;
; -1.091 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; -0.770     ; 1.298      ;
; -1.083 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[5] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; -0.934     ; 0.626      ;
; -1.072 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[3] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; -0.934     ; 0.615      ;
; -1.066 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 1.000        ; -0.770     ; 1.273      ;
; -1.066 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; -0.770     ; 1.273      ;
; -1.045 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.246      ;
; -1.041 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|lineclk                        ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.242      ;
; -1.040 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.241      ;
; -1.016 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.217      ;
; -1.014 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.215      ;
; -1.014 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; cpuclk       ; clkin       ; 0.500        ; -0.926     ; 0.565      ;
; -1.012 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 0.500        ; -0.925     ; 0.564      ;
; -0.987 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; -0.777     ; 1.187      ;
; -0.986 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; -0.777     ; 1.186      ;
; -0.984 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; -0.777     ; 1.184      ;
; -0.979 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; -0.777     ; 1.179      ;
; -0.945 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 1.147      ;
; -0.945 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 1.147      ;
; -0.945 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 1.147      ;
; -0.942 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ; cpuclk       ; clkin       ; 1.000        ; -0.773     ; 1.146      ;
; -0.930 ; unibus:pdp11|kl11:kl0|tx_buf[3]        ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; -0.947     ; 0.460      ;
; -0.923 ; unibus:pdp11|kl11:kl0|tx_buf[6]        ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; -0.947     ; 0.453      ;
; -0.922 ; unibus:pdp11|kl11:kl0|tx_buf[4]        ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; -0.947     ; 0.452      ;
; -0.921 ; unibus:pdp11|kl11:kl0|tx_buf[0]        ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; -0.947     ; 0.451      ;
; -0.919 ; unibus:pdp11|kl11:kl0|tx_buf[2]        ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; -0.947     ; 0.449      ;
; -0.906 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.107      ;
; -0.906 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.107      ;
; -0.906 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.107      ;
; -0.906 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.107      ;
; -0.906 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.107      ;
; -0.906 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.107      ;
; -0.906 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[7]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 1.107      ;
; -0.881 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; -0.583     ; 1.275      ;
; -0.881 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; -0.583     ; 1.275      ;
; -0.881 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; -0.583     ; 1.275      ;
; -0.881 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; -0.583     ; 1.275      ;
; -0.881 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; -0.583     ; 1.275      ;
; -0.881 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; -0.583     ; 1.275      ;
; -0.881 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; -0.583     ; 1.275      ;
; -0.857 ; unibus:pdp11|kl11:kl0|tx_buf[1]        ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; -0.947     ; 0.387      ;
; -0.856 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; -0.779     ; 1.054      ;
; -0.856 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; -0.779     ; 1.054      ;
; -0.856 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; -0.779     ; 1.054      ;
; -0.855 ; unibus:pdp11|kl11:kl0|tx_buf[5]        ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; -0.947     ; 0.385      ;
; -0.837 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 1.039      ;
; -0.837 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 1.039      ;
; -0.837 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 1.039      ;
; -0.837 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 1.039      ;
; -0.837 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 1.039      ;
; -0.837 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|tx                              ; cpuclk       ; clkin       ; 1.000        ; -0.775     ; 1.039      ;
; -0.836 ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; cpuclk       ; clkin       ; 0.500        ; -0.928     ; 0.385      ;
; -0.797 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; -0.604     ; 1.170      ;
; -0.797 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; -0.604     ; 1.170      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[0]                          ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[1]                          ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[2]                          ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[3]                          ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[4]                          ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[5]                          ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[6]                          ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[7]                          ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[8]                          ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[9]                          ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[10]                         ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.771 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|cdc[11]                         ; cpuclk       ; clkin       ; 1.000        ; -0.568     ; 1.180      ;
; -0.766 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[0]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 0.967      ;
; -0.766 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[1]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 0.967      ;
; -0.766 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[2]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 0.967      ;
; -0.766 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[3]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 0.967      ;
; -0.766 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[4]                     ; cpuclk       ; clkin       ; 1.000        ; -0.776     ; 0.967      ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'key1'                                                                                                                                        ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node           ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; -0.515 ; unibus:pdp11|cpu:cpu0|ifetch                    ; greenled[7]$latch ; cpuclk                              ; key1        ; 0.500        ; -0.170     ; 0.333      ;
; -0.325 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0] ; greenled[0]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; 0.010      ; 0.322      ;
; -0.322 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1] ; greenled[1]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; 0.012      ; 0.321      ;
; -0.320 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2] ; greenled[2]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; 0.016      ; 0.323      ;
; -0.318 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3] ; greenled[3]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; 0.016      ; 0.321      ;
; 0.194  ; unibus:pdp11|xu:xu0|kl11:kl0|tx                 ; greenled[4]$latch ; clkin                               ; key1        ; 0.500        ; 0.558      ; 0.342      ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cpuclk'                                                                                                                                                 ;
+--------+-----------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                              ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -1.635 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_port_command[2]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.261      ; 0.780      ;
; -1.632 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[1]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 0.792      ;
; -1.585 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 0.833      ;
; -1.545 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[8]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.272      ; 0.881      ;
; -1.498 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_port_command[0]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.261      ; 0.917      ;
; -1.473 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[1]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 0.945      ;
; -1.198 ; dati[8]   ; unibus:pdp11|cpu:cpu0|ir[8]                          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 1.926      ; 0.882      ;
; -1.076 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[12]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.272      ; 1.350      ;
; -1.062 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.362      ;
; -1.054 ; dati[14]  ; unibus:pdp11|cpu:cpu0|ir[14]                         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 1.921      ; 1.021      ;
; -1.051 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[1]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.367      ;
; -1.048 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.370      ;
; -1.048 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.269      ; 1.375      ;
; -1.042 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[14]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.272      ; 1.384      ;
; -1.037 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[11]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.268      ; 1.385      ;
; -1.036 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.382      ;
; -1.036 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[9]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.272      ; 1.390      ;
; -1.032 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.386      ;
; -1.031 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[15]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.272      ; 1.395      ;
; -1.031 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.269      ; 1.392      ;
; -1.031 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.387      ;
; -1.031 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.393      ;
; -1.030 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[5]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.258      ; 1.382      ;
; -1.026 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.256      ; 1.384      ;
; -1.024 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.400      ;
; -1.022 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.402      ;
; -1.022 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[6]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.262      ; 1.394      ;
; -1.021 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.397      ;
; -1.021 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.397      ;
; -1.019 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[6]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.271      ; 1.406      ;
; -1.018 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.406      ;
; -1.017 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.268      ; 1.405      ;
; -1.017 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rl[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.268      ; 1.405      ;
; -1.016 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.402      ;
; -1.010 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.408      ;
; -1.008 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.269      ; 1.415      ;
; -1.002 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.422      ;
; -1.001 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rl[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.268      ; 1.421      ;
; -0.999 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[6]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.268      ; 1.423      ;
; -0.998 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[15]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.269      ; 1.425      ;
; -0.992 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[5]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.426      ;
; -0.985 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|interrupt_state.i_req  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.253      ; 1.422      ;
; -0.984 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_txi                        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.247      ; 1.417      ;
; -0.984 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_usci                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.247      ; 1.417      ;
; -0.984 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_rcbi                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.247      ; 1.417      ;
; -0.984 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_seri                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.247      ; 1.417      ;
; -0.984 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_rxi                        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.247      ; 1.417      ;
; -0.984 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_pcei                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.247      ; 1.417      ;
; -0.982 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.436      ;
; -0.980 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[5]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.271      ; 1.445      ;
; -0.979 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[3]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.439      ;
; -0.977 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|run                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.260      ; 1.437      ;
; -0.973 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[13]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.272      ; 1.453      ;
; -0.972 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[12]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.446      ;
; -0.972 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_pcmw                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.260      ; 1.442      ;
; -0.972 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_rset                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.260      ; 1.442      ;
; -0.971 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[10]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.272      ; 1.455      ;
; -0.971 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|interrupt_state.i_idle ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.253      ; 1.436      ;
; -0.969 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[11]                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.272      ; 1.457      ;
; -0.966 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[5]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.452      ;
; -0.966 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.262      ; 1.450      ;
; -0.962 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|nxm                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.456      ;
; -0.958 ; cpureset  ; unibus:pdp11|cpu_npr                                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.250      ; 1.446      ;
; -0.958 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[2]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.466      ;
; -0.958 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|lc_ie                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.259      ; 1.455      ;
; -0.958 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|br                     ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.259      ; 1.455      ;
; -0.957 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[4]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.258      ; 1.455      ;
; -0.957 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|interrupt_state.i_wait ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.253      ; 1.450      ;
; -0.955 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|rx_act                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.258      ; 1.457      ;
; -0.955 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.469      ;
; -0.955 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[15]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.469      ;
; -0.950 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[2]                    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.468      ;
; -0.950 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[15]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.468      ;
; -0.950 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[7]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.468      ;
; -0.949 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[9]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.469      ;
; -0.948 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[14]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.268      ; 1.474      ;
; -0.947 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[13]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.268      ; 1.475      ;
; -0.945 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[10]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.271      ; 1.480      ;
; -0.945 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[1]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.479      ;
; -0.943 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[2]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.481      ;
; -0.943 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[1]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.269      ; 1.480      ;
; -0.936 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[10]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.482      ;
; -0.936 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[0]               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.262      ; 1.480      ;
; -0.934 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[1]                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.271      ; 1.491      ;
; -0.932 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|npr                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.257      ; 1.479      ;
; -0.932 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_npr          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.257      ; 1.479      ;
; -0.931 ; dati[6]   ; unibus:pdp11|cpu:cpu0|alus_input[6]                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 1.928      ; 1.151      ;
; -0.931 ; cpureset  ; unibus:pdp11|br4_state.br4_kl0                       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.255      ; 1.478      ;
; -0.930 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[11]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.488      ;
; -0.930 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr1_state[0]                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.269      ; 1.493      ;
; -0.930 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[4]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.488      ;
; -0.929 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|rx_done                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.249      ; 1.474      ;
; -0.929 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[11]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.270      ; 1.495      ;
; -0.929 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_ie                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.249      ; 1.474      ;
; -0.929 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|rx_ie                   ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.249      ; 1.474      ;
; -0.929 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.249      ; 1.474      ;
; -0.928 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[8]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.264      ; 1.490      ;
; -0.926 ; cpureset  ; unibus:pdp11|xu0_bg                                  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.255      ; 1.483      ;
; -0.926 ; cpureset  ; unibus:pdp11|br5_state.br5_idle                      ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.255      ; 1.483      ;
; -0.926 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[4]            ; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk      ; 0.000        ; 2.269      ; 1.497      ;
+--------+-----------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkin'                                                                                                                                                                                               ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -0.073 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.370      ; 1.455      ;
; -0.057 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy                ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.373      ; 1.474      ;
; -0.057 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.373      ; 1.474      ;
; 0.122  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[9]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.658      ;
; 0.122  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[10]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.658      ;
; 0.122  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[11]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.658      ;
; 0.122  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[12]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.658      ;
; 0.122  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[13]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.658      ;
; 0.122  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[14]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.658      ;
; 0.122  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[15]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.658      ;
; 0.122  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[16]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.658      ;
; 0.122  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[17]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.658      ;
; 0.122  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.658      ;
; 0.142  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[8]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.378      ; 1.678      ;
; 0.159  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.373      ; 1.690      ;
; 0.159  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.373      ; 1.690      ;
; 0.163  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.373      ; 1.694      ;
; 0.166  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.698      ;
; 0.166  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.698      ;
; 0.166  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.698      ;
; 0.175  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger               ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.372      ; 1.705      ;
; 0.176  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.708      ;
; 0.176  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.708      ;
; 0.176  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.708      ;
; 0.176  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.708      ;
; 0.176  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.708      ;
; 0.176  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.708      ;
; 0.176  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.708      ;
; 0.185  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.717      ;
; 0.186  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[0]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.377      ; 1.721      ;
; 0.186  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[1]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.377      ; 1.721      ;
; 0.186  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[2]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.377      ; 1.721      ;
; 0.186  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[3]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.377      ; 1.721      ;
; 0.186  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[4]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.377      ; 1.721      ;
; 0.186  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[5]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.377      ; 1.721      ;
; 0.186  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[6]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.377      ; 1.721      ;
; 0.186  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[7]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.377      ; 1.721      ;
; 0.186  ; unibus:pdp11|kw11l:kw0|lineclk                        ; unibus:pdp11|kw11l:kw0|lineclk                        ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|rxf                             ; unibus:pdp11|kl11:kl0|rxf                             ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; clkin                                            ; clkin       ; 0.000        ; 0.044      ; 0.314      ;
; 0.187  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.307      ;
; 0.190  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; clkin                                            ; clkin       ; 0.000        ; 0.044      ; 0.318      ;
; 0.192  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.724      ;
; 0.193  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.314      ;
; 0.196  ; unibus:pdp11|kl11:kl0|cdc[11]                         ; unibus:pdp11|kl11:kl0|cdc[11]                         ; clkin                                            ; clkin       ; 0.000        ; 0.045      ; 0.325      ;
; 0.197  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.373      ; 1.728      ;
; 0.197  ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197  ; unibus:pdp11|kw11l:kw0|counter[18]                    ; unibus:pdp11|kw11l:kw0|counter[18]                    ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.318      ;
; 0.198  ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; clkin                                            ; clkin       ; 0.000        ; 0.044      ; 0.326      ;
; 0.198  ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.319      ;
; 0.201  ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.322      ;
; 0.202  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.734      ;
; 0.202  ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.323      ;
; 0.204  ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.325      ;
; 0.209  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.329      ;
; 0.209  ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.329      ;
; 0.211  ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.331      ;
; 0.212  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.333      ;
; 0.213  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.037      ; 0.334      ;
; 0.214  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                                            ; clkin       ; 0.000        ; 0.036      ; 0.334      ;
; 0.232  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.381      ; 1.771      ;
; 0.232  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.381      ; 1.771      ;
; 0.238  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[0]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.368      ; 1.764      ;
; 0.238  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[1]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.368      ; 1.764      ;
; 0.238  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[2]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.368      ; 1.764      ;
; 0.238  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[3]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.368      ; 1.764      ;
; 0.238  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.368      ; 1.764      ;
; 0.238  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.770      ;
; 0.238  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin       ; 0.004        ; 1.374      ; 1.770      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                               ;
+--------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.007 ; cpuclk                   ; cpuclk                   ; cpuclk                                           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.025      ; 0.307      ;
; 0.001  ; cpuclk                   ; cpuclk                   ; cpuclk                                           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.025      ; 0.315      ;
; 0.178  ; dram_addr[8]~reg0        ; dram_addr[8]~reg0        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; dram_cs_n~reg0           ; dram_cs_n~reg0           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.179  ; dram_ras_n~reg0          ; dram_ras_n~reg0          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.186  ; cpureset                 ; cpureset                 ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dram_fsm.dram_poweron    ; dram_fsm.dram_poweron    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dram_wait[0]             ; dram_wait[0]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dram_wait[1]             ; dram_wait[1]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dram_wait[2]             ; dram_wait[2]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dram_wait[3]             ; dram_wait[3]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; dram_fsm.dram_init       ; dram_fsm.dram_init       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; dram_addr[10]~reg0       ; dram_addr[10]~reg0       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; dram_ba_0~reg0           ; dram_ba_0~reg0           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.198  ; dram_fsm.dram_c12        ; dram_fsm.dram_c13        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.201  ; dram_fsm.dram_c10        ; dram_fsm.dram_c11        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.321      ;
; 0.204  ; dram_counter[14]         ; dram_counter[14]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.205  ; dram_fsm.dram_c13        ; dram_fsm.dram_c14        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.210  ; dram_fsm.dram_c2         ; dram_fsm.dram_c3         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.330      ;
; 0.211  ; dram_fsm.dram_c1         ; dram_fsm.dram_c2         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.331      ;
; 0.257  ; dram_fsm.dram_c4         ; dram_fsm.dram_c5         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.377      ;
; 0.258  ; dram_fsm.dram_c11        ; dram_fsm.dram_c12        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.378      ;
; 0.259  ; dram_fsm.dram_c3         ; dram_fsm.dram_c4         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.379      ;
; 0.298  ; dram_refresh_count[5]    ; dram_refresh_count[5]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; dram_refresh_count[6]    ; dram_refresh_count[6]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; dram_refresh_count[7]    ; dram_refresh_count[7]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299  ; dram_refresh_count[2]    ; dram_refresh_count[2]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; dram_refresh_count[3]    ; dram_refresh_count[3]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; dram_refresh_count[4]    ; dram_refresh_count[4]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; dram_counter[8]          ; dram_counter[8]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_idle       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; dram_refresh_count[1]    ; dram_refresh_count[1]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; dram_counter[11]         ; dram_counter[11]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.301  ; dram_fsm.dram_c14        ; dram_fsm.dram_c1         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.421      ;
; 0.301  ; dram_counter[9]          ; dram_counter[9]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.421      ;
; 0.305  ; dram_counter[6]          ; dram_counter[6]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; dram_counter[1]          ; dram_counter[1]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; dram_counter[2]          ; dram_counter[2]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; dram_counter[3]          ; dram_counter[3]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; dram_counter[4]          ; dram_counter[4]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; dram_counter[5]          ; dram_counter[5]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; dram_counter[13]         ; dram_counter[13]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; dram_counter[7]          ; dram_counter[7]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; dram_counter[10]         ; dram_counter[10]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; dram_counter[12]         ; dram_counter[12]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.311  ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.432      ;
; 0.312  ; dram_fsm.dram_pwron_mrs  ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.433      ;
; 0.317  ; dram_counter[0]          ; dram_counter[0]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.318  ; dram_refresh_count[0]    ; dram_refresh_count[0]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.330  ; dram_fsm.dram_init       ; dram_fsm.dram_poweron    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.451      ;
; 0.337  ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_ref  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.458      ;
; 0.398  ; dram_wait[3]             ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.519      ;
; 0.400  ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_mrs  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.522      ;
; 0.404  ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_ref  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.526      ;
; 0.427  ; dram_fsm.dram_pwron_ref  ; dram_wait[1]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.547      ;
; 0.435  ; cpuresetlength[3]        ; cpuresetlength[3]        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.556      ;
; 0.440  ; dram_fsm.dram_c5         ; dram_fsm.dram_c6         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.568      ;
; 0.446  ; dram_refresh_count[5]    ; dram_refresh_count[6]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.566      ;
; 0.447  ; dram_refresh_count[3]    ; dram_refresh_count[4]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.567      ;
; 0.448  ; dram_refresh_count[1]    ; dram_refresh_count[2]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; dram_counter[11]         ; dram_counter[12]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.449  ; dram_counter[9]          ; dram_counter[10]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.569      ;
; 0.449  ; dram_wait[1]             ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.570      ;
; 0.453  ; cpuresetlength[0]        ; cpuresetlength[0]        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; dram_counter[13]         ; dram_counter[14]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; dram_counter[5]          ; dram_counter[6]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; dram_counter[1]          ; dram_counter[2]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; dram_counter[3]          ; dram_counter[4]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; dram_counter[7]          ; dram_counter[8]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.457  ; dram_refresh_count[6]    ; dram_refresh_count[7]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458  ; dram_refresh_count[4]    ; dram_refresh_count[5]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458  ; dram_refresh_count[2]    ; dram_refresh_count[3]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458  ; dram_wait[2]             ; dram_wait[3]             ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.458  ; dram_counter[8]          ; dram_counter[9]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.461  ; dram_refresh_count[4]    ; dram_refresh_count[6]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.461  ; dram_refresh_count[2]    ; dram_refresh_count[4]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.461  ; dram_counter[8]          ; dram_counter[10]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.464  ; dram_counter[0]          ; dram_counter[1]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; dram_counter[6]          ; dram_counter[7]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; dram_refresh_count[0]    ; dram_refresh_count[1]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; dram_counter[2]          ; dram_counter[3]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; dram_counter[4]          ; dram_counter[5]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; dram_counter[10]         ; dram_counter[11]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; dram_counter[12]         ; dram_counter[13]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; dram_fsm.dram_poweron    ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; dram_counter[0]          ; dram_counter[2]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; dram_counter[6]          ; dram_counter[8]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; dram_refresh_count[0]    ; dram_refresh_count[2]    ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; dram_counter[4]          ; dram_counter[6]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; dram_counter[2]          ; dram_counter[4]          ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469  ; dram_counter[10]         ; dram_counter[12]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469  ; dram_counter[12]         ; dram_counter[14]         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.487  ; cpuresetlength[5]        ; cpuresetlength[5]        ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.608      ;
; 0.491  ; slowresetdelay[11]       ; slowresetdelay[11]       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.612      ;
; 0.495  ; dram_fsm.dram_c7         ; dram_fsm.dram_c8         ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.154     ; 0.425      ;
; 0.497  ; dram_wait[3]             ; dram_fsm.dram_idle       ; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.619      ;
+--------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'key1'                                                                                                                                        ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node           ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.103 ; unibus:pdp11|xu:xu0|kl11:kl0|tx                 ; greenled[4]$latch ; clkin                               ; key1        ; -0.500       ; 0.649      ; 0.292      ;
; 0.615 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3] ; greenled[3]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; 0.137      ; 0.282      ;
; 0.616 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2] ; greenled[2]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; 0.137      ; 0.283      ;
; 0.619 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1] ; greenled[1]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; 0.133      ; 0.282      ;
; 0.622 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0] ; greenled[0]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; 0.131      ; 0.283      ;
; 0.805 ; unibus:pdp11|cpu:cpu0|ifetch                    ; greenled[7]$latch ; cpuclk                              ; key1        ; -0.500       ; -0.042     ; 0.293      ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.178 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[37]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.045      ; 0.315      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.197 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.322      ;
; 0.255 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.036      ; 0.375      ;
; 0.260 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[10]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[11]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.043      ; 0.387      ;
; 0.260 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[40]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[41]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.043      ; 0.387      ;
; 0.261 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[5]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[6]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.043      ; 0.388      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'key1'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; key1  ; Rise       ; key1                       ;
; -0.078 ; -0.078       ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[0]$latch          ;
; -0.078 ; -0.078       ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[1]$latch          ;
; -0.077 ; -0.077       ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[2]$latch          ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[3]$latch          ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[4]$latch          ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[0]$latch|datac    ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[1]$latch|datac    ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[7]$latch          ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[2]$latch|datac    ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[3]$latch|datac    ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[4]$latch|datac    ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[7]$latch|datac    ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[5]$latch|datad    ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[6]$latch|datad    ;
; -0.064 ; -0.064       ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[5]$latch          ;
; -0.063 ; -0.063       ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[6]$latch          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~input|o               ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~inputclkctrl|inclk[0] ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~input|i               ;
; 1.039  ; 1.039        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~inputclkctrl|inclk[0] ;
; 1.039  ; 1.039        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~inputclkctrl|outclk   ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~input|o               ;
; 1.063  ; 1.063        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[5]$latch          ;
; 1.063  ; 1.063        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[6]$latch          ;
; 1.067  ; 1.067        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[6]$latch|datad    ;
; 1.068  ; 1.068        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[5]$latch|datad    ;
; 1.072  ; 1.072        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[7]$latch|datac    ;
; 1.073  ; 1.073        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[3]$latch|datac    ;
; 1.073  ; 1.073        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[4]$latch|datac    ;
; 1.074  ; 1.074        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[0]$latch|datac    ;
; 1.074  ; 1.074        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[1]$latch|datac    ;
; 1.074  ; 1.074        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[2]$latch|datac    ;
; 1.075  ; 1.075        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[7]$latch          ;
; 1.076  ; 1.076        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[3]$latch          ;
; 1.076  ; 1.076        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[4]$latch          ;
; 1.077  ; 1.077        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[0]$latch          ;
; 1.077  ; 1.077        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[1]$latch          ;
; 1.077  ; 1.077        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[2]$latch          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cpuclk'                                                                             ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br4_state.br4_idle                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br4_state.br4_kl0                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br5_state.br5_idle                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br5_state.br5_rh0                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Fall       ; unibus:pdp11|br5_state.br5_xu0                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|ack_mmuabort                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|ack_mmutrap                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alu_input[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alus_input[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|alut_input[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|bg4                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|bg5                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|bg6                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|consoleaddr[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuclk ; Rise       ; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][3]  ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                               ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------+-------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_1sd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_lie1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[10]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[11]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[12]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[13]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[14]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[15]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[16]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[37]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[39]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[40]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[41]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[42]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[43]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[44]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[9]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd16                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd55                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd58                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                                                                               ;
+--------+--------------+----------------+------------+-------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll0|altpll_component|auto_generated|pll1|clk[0]'                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------+
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[0]        ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[1]        ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[2]        ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[3]        ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[4]        ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuresetlength[5]        ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dati[11]                 ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[7]~en            ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[0]    ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[1]    ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[2]    ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[3]    ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[4]    ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[5]    ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[6]    ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_refresh_count[7]    ;
; 3.628 ; 3.844        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowreset                ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[0]          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[10]         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[11]         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[12]         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[13]         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[14]         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[1]          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[2]          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[3]          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[4]          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[5]          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[6]          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[7]          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[8]          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_counter[9]          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[10]~reg0         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[11]~reg0         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[13]~reg0         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[14]~reg0         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[15]~reg0         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[6]~reg0          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[8]~reg0          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[9]~reg0          ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c1         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c10        ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c11        ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c12        ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c13        ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c14        ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c2         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c3         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c4         ;
; 3.630 ; 3.846        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c5         ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpuclk                   ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cpureset                 ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_addr[10]~reg0       ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_ba_0~reg0           ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[0]~en            ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[0]~reg0          ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[10]~en           ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[11]~en           ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[12]~en           ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[12]~reg0         ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[13]~en           ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[14]~en           ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[15]~en           ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[1]~reg0          ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[2]~en            ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[2]~reg0          ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[3]~reg0          ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[4]~en            ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[4]~reg0          ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[5]~en            ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[5]~reg0          ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[6]~en            ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[7]~reg0          ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_dq[8]~en            ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c6         ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_c8         ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_idle       ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_init       ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_poweron    ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_mrs  ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_mrsw ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_pre  ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_prew ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_ref  ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_fsm.dram_pwron_refw ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[0]             ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[1]             ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[2]             ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dram_wait[3]             ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[0]        ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[10]       ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[11]       ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[1]        ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[2]        ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[3]        ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[4]        ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[5]        ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[6]        ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[7]        ;
; 3.631 ; 3.847        ; 0.216          ; High Pulse Width ; pll0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slowresetdelay[8]        ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkin'                                                                                    ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; 9.242 ; 9.426        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger                      ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                          ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                         ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                         ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                          ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                          ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                          ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                          ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                          ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                          ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                          ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                          ;
; 9.243 ; 9.427        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                          ;
; 9.245 ; 9.429        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ;
; 9.245 ; 9.429        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ;
; 9.245 ; 9.429        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ;
; 9.245 ; 9.429        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ;
; 9.245 ; 9.429        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ;
; 9.245 ; 9.429        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ;
; 9.245 ; 9.429        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ;
; 9.245 ; 9.429        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ;
; 9.248 ; 9.432        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk                   ;
; 9.248 ; 9.432        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ;
; 9.248 ; 9.432        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[1]         ;
; 9.248 ; 9.432        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ;
; 9.248 ; 9.432        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ;
; 9.248 ; 9.432        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[4]         ;
; 9.248 ; 9.432        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ;
; 9.248 ; 9.432        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ;
; 9.251 ; 9.435        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]                   ;
; 9.251 ; 9.435        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]                   ;
; 9.251 ; 9.435        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]                   ;
; 9.251 ; 9.435        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]                   ;
; 9.251 ; 9.435        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]                   ;
; 9.260 ; 9.444        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ;
; 9.260 ; 9.444        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[0]                   ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[10]                  ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[1]                   ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[2]                   ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[3]                   ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[4]                   ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[5]                   ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[6]                   ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[7]                   ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[8]                   ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[9]                   ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger               ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy                ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[0]           ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[1]           ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[2]           ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[3]           ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ;
; 9.271 ; 9.455        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]                  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]                  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]                  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]                  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]                  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[0]                     ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[10]                    ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[11]                    ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[12]                    ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[13]                    ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[14]                    ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clkin ; Rise       ; unibus:pdp11|kw11l:kw0|counter[15]                    ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                        ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; rx1          ; clkin                               ; 1.092 ; 1.954 ; Rise       ; clkin                                            ;
; xu_miso      ; cpuclk                              ; 2.740 ; 3.913 ; Rise       ; cpuclk                                           ;
; rx1          ; key1                                ; 0.859 ; 1.626 ; Fall       ; key1                                             ;
; rx2          ; key1                                ; 1.042 ; 1.848 ; Fall       ; key1                                             ;
; dram_dq[*]   ; clkin                               ; 3.180 ; 4.116 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin                               ; 2.460 ; 3.279 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin                               ; 2.748 ; 3.649 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin                               ; 2.441 ; 3.303 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin                               ; 3.134 ; 4.036 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin                               ; 2.448 ; 3.306 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin                               ; 2.166 ; 2.961 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin                               ; 2.355 ; 3.166 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin                               ; 2.532 ; 3.391 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin                               ; 2.394 ; 3.226 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin                               ; 3.180 ; 4.116 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin                               ; 2.437 ; 3.263 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin                               ; 2.918 ; 3.814 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin                               ; 2.633 ; 3.497 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin                               ; 2.708 ; 3.601 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin                               ; 2.853 ; 3.797 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin                               ; 2.400 ; 3.251 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; key0         ; clkin                               ; 3.009 ; 3.711 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.634 ; 3.533 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; rx1          ; clkin                               ; -0.858 ; -1.701 ; Rise       ; clkin                                            ;
; xu_miso      ; cpuclk                              ; -0.372 ; -1.203 ; Rise       ; cpuclk                                           ;
; rx1          ; key1                                ; -0.303 ; -1.050 ; Fall       ; key1                                             ;
; rx2          ; key1                                ; -0.568 ; -1.363 ; Fall       ; key1                                             ;
; dram_dq[*]   ; clkin                               ; -1.745 ; -2.525 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin                               ; -2.034 ; -2.843 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin                               ; -2.304 ; -3.185 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin                               ; -2.017 ; -2.867 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin                               ; -2.681 ; -3.570 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin                               ; -2.018 ; -2.858 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin                               ; -1.745 ; -2.525 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin                               ; -1.934 ; -2.736 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin                               ; -2.106 ; -2.953 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin                               ; -1.973 ; -2.794 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin                               ; -2.727 ; -3.648 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin                               ; -2.013 ; -2.828 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin                               ; -2.491 ; -3.373 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin                               ; -2.203 ; -3.054 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin                               ; -2.273 ; -3.152 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin                               ; -2.408 ; -3.329 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin                               ; -1.972 ; -2.807 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; key0         ; clkin                               ; -1.751 ; -2.507 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -0.584 ; -1.402 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+----------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port      ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+----------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; tx1            ; clkin                               ; 3.765 ; 3.848 ; Rise       ; clkin                                            ;
; tx2            ; clkin                               ; 4.287 ; 4.442 ; Rise       ; clkin                                            ;
; xu_cs          ; cpuclk                              ; 5.248 ; 5.444 ; Rise       ; cpuclk                                           ;
; xu_mosi        ; cpuclk                              ; 4.649 ; 4.736 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 7.287 ; 6.874 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 2.815 ;       ; Fall       ; cpuclk                                           ;
; greenled[*]    ; key1                                ; 5.963 ; 5.837 ; Fall       ; key1                                             ;
;  greenled[0]   ; key1                                ; 4.117 ; 4.169 ; Fall       ; key1                                             ;
;  greenled[1]   ; key1                                ; 4.030 ; 4.025 ; Fall       ; key1                                             ;
;  greenled[2]   ; key1                                ; 3.976 ; 3.978 ; Fall       ; key1                                             ;
;  greenled[3]   ; key1                                ; 4.185 ; 4.230 ; Fall       ; key1                                             ;
;  greenled[4]   ; key1                                ; 4.378 ; 4.451 ; Fall       ; key1                                             ;
;  greenled[5]   ; key1                                ; 5.963 ; 5.837 ; Fall       ; key1                                             ;
;  greenled[6]   ; key1                                ; 4.005 ; 4.082 ; Fall       ; key1                                             ;
;  greenled[7]   ; key1                                ; 5.922 ; 5.798 ; Fall       ; key1                                             ;
; dram_addr[*]   ; clkin                               ; 3.828 ; 4.032 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[0]  ; clkin                               ; 3.756 ; 3.925 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[1]  ; clkin                               ; 3.748 ; 3.959 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[2]  ; clkin                               ; 3.828 ; 4.032 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[3]  ; clkin                               ; 3.207 ; 3.348 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[4]  ; clkin                               ; 2.855 ; 2.927 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[5]  ; clkin                               ; 3.130 ; 3.267 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[6]  ; clkin                               ; 2.960 ; 3.073 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[7]  ; clkin                               ; 2.994 ; 3.086 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[8]  ; clkin                               ; 3.232 ; 3.408 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[9]  ; clkin                               ; 3.636 ; 3.802 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[10] ; clkin                               ; 3.271 ; 3.409 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[11] ; clkin                               ; 3.245 ; 3.371 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ba_0      ; clkin                               ; 2.967 ; 3.086 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cas_n     ; clkin                               ; 3.434 ; 3.585 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ; 1.512 ;       ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cs_n      ; clkin                               ; 5.239 ; 5.227 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_dq[*]     ; clkin                               ; 3.397 ; 3.545 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]    ; clkin                               ; 2.847 ; 2.941 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]    ; clkin                               ; 2.694 ; 2.759 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]    ; clkin                               ; 2.773 ; 2.867 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]    ; clkin                               ; 2.700 ; 2.814 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]    ; clkin                               ; 2.544 ; 2.615 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]    ; clkin                               ; 2.782 ; 2.859 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]    ; clkin                               ; 3.114 ; 3.202 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]    ; clkin                               ; 2.656 ; 2.740 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]    ; clkin                               ; 2.980 ; 3.106 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]    ; clkin                               ; 3.397 ; 3.545 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10]   ; clkin                               ; 3.206 ; 3.358 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11]   ; clkin                               ; 3.003 ; 3.135 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12]   ; clkin                               ; 2.897 ; 3.008 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13]   ; clkin                               ; 3.280 ; 3.428 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14]   ; clkin                               ; 2.777 ; 2.885 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15]   ; clkin                               ; 2.661 ; 2.722 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ldqm      ; clkin                               ; 3.490 ; 3.668 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ras_n     ; clkin                               ; 3.641 ; 3.805 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_udqm      ; clkin                               ; 3.515 ; 3.673 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_we_n      ; clkin                               ; 3.624 ; 3.793 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ;       ; 1.483 ; Fall       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.801 ; 5.659 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.258 ; 4.344 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.743 ;       ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;       ; 2.845 ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+----------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+----------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port      ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+----------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; tx1            ; clkin                               ; 3.634 ; 3.712 ; Rise       ; clkin                                            ;
; tx2            ; clkin                               ; 4.136 ; 4.283 ; Rise       ; clkin                                            ;
; xu_cs          ; cpuclk                              ; 5.056 ; 5.241 ; Rise       ; cpuclk                                           ;
; xu_mosi        ; cpuclk                              ; 4.478 ; 4.559 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 6.981 ; 2.659 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 2.724 ;       ; Fall       ; cpuclk                                           ;
; greenled[*]    ; key1                                ; 3.866 ; 3.866 ; Fall       ; key1                                             ;
;  greenled[0]   ; key1                                ; 4.001 ; 4.050 ; Fall       ; key1                                             ;
;  greenled[1]   ; key1                                ; 3.918 ; 3.911 ; Fall       ; key1                                             ;
;  greenled[2]   ; key1                                ; 3.866 ; 3.866 ; Fall       ; key1                                             ;
;  greenled[3]   ; key1                                ; 4.067 ; 4.108 ; Fall       ; key1                                             ;
;  greenled[4]   ; key1                                ; 4.256 ; 4.324 ; Fall       ; key1                                             ;
;  greenled[5]   ; key1                                ; 5.836 ; 5.704 ; Fall       ; key1                                             ;
;  greenled[6]   ; key1                                ; 3.895 ; 3.967 ; Fall       ; key1                                             ;
;  greenled[7]   ; key1                                ; 5.796 ; 5.666 ; Fall       ; key1                                             ;
; dram_addr[*]   ; clkin                               ; 2.522 ; 2.588 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[0]  ; clkin                               ; 3.390 ; 3.550 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[1]  ; clkin                               ; 3.379 ; 3.579 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[2]  ; clkin                               ; 3.456 ; 3.649 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[3]  ; clkin                               ; 2.860 ; 2.992 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[4]  ; clkin                               ; 2.522 ; 2.588 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[5]  ; clkin                               ; 2.786 ; 2.915 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[6]  ; clkin                               ; 2.622 ; 2.729 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[7]  ; clkin                               ; 2.656 ; 2.742 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[8]  ; clkin                               ; 2.884 ; 3.051 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[9]  ; clkin                               ; 3.276 ; 3.433 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[10] ; clkin                               ; 2.925 ; 3.055 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[11] ; clkin                               ; 2.900 ; 3.019 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ba_0      ; clkin                               ; 2.630 ; 2.742 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cas_n     ; clkin                               ; 3.081 ; 3.224 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ; 1.238 ;       ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cs_n      ; clkin                               ; 4.872 ; 4.849 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_dq[*]     ; clkin                               ; 2.227 ; 2.293 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]    ; clkin                               ; 2.518 ; 2.605 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]    ; clkin                               ; 2.371 ; 2.431 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]    ; clkin                               ; 2.443 ; 2.531 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]    ; clkin                               ; 2.373 ; 2.481 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]    ; clkin                               ; 2.227 ; 2.293 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]    ; clkin                               ; 2.456 ; 2.526 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]    ; clkin                               ; 2.774 ; 2.857 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]    ; clkin                               ; 2.331 ; 2.409 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]    ; clkin                               ; 2.642 ; 2.761 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]    ; clkin                               ; 3.042 ; 3.182 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10]   ; clkin                               ; 2.859 ; 3.002 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11]   ; clkin                               ; 2.664 ; 2.788 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12]   ; clkin                               ; 2.561 ; 2.666 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13]   ; clkin                               ; 2.930 ; 3.070 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14]   ; clkin                               ; 2.447 ; 2.549 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15]   ; clkin                               ; 2.339 ; 2.395 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ldqm      ; clkin                               ; 3.131 ; 3.300 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ras_n     ; clkin                               ; 3.280 ; 3.435 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_udqm      ; clkin                               ; 3.155 ; 3.305 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_we_n      ; clkin                               ; 3.264 ; 3.424 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ;       ; 1.209 ; Fall       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.645 ; 5.498 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.103 ; 4.183 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.654 ;       ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;       ; 2.750 ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+----------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 2.597 ; 2.504 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 3.194 ; 3.101 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 3.400 ; 3.307 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 2.766 ; 2.692 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 3.983 ; 3.918 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 3.212 ; 3.119 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 2.597 ; 2.504 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 3.112 ; 3.019 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 3.027 ; 2.953 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 2.956 ; 2.882 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 3.448 ; 3.374 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 3.222 ; 3.148 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 2.990 ; 2.916 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 2.737 ; 2.663 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 3.677 ; 3.603 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 2.644 ; 2.570 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 4.264 ; 4.171 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 2.282 ; 2.189 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 2.855 ; 2.762 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 3.053 ; 2.960 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 2.434 ; 2.360 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 3.610 ; 3.545 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 2.873 ; 2.780 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 2.282 ; 2.189 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 2.776 ; 2.683 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 2.684 ; 2.610 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 2.617 ; 2.543 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 3.089 ; 3.015 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 2.872 ; 2.798 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 2.649 ; 2.575 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 2.406 ; 2.332 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 3.308 ; 3.234 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 2.317 ; 2.243 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 3.882 ; 3.789 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 2.641     ; 2.734     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 3.280     ; 3.373     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 3.522     ; 3.615     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 2.830     ; 2.904     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 4.224     ; 4.289     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 3.322     ; 3.415     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 2.641     ; 2.734     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 3.210     ; 3.303     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 3.157     ; 3.231     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 3.065     ; 3.139     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 3.588     ; 3.662     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 3.355     ; 3.429     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 3.112     ; 3.186     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 2.822     ; 2.896     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 3.855     ; 3.929     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 2.718     ; 2.792     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 4.515     ; 4.608     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+
; dram_dq[*]   ; clkin      ; 2.321     ; 2.414     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin      ; 2.934     ; 3.027     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin      ; 3.167     ; 3.260     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin      ; 2.493     ; 2.567     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin      ; 3.839     ; 3.904     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin      ; 2.974     ; 3.067     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin      ; 2.321     ; 2.414     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin      ; 2.866     ; 2.959     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin      ; 2.806     ; 2.880     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin      ; 2.719     ; 2.793     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin      ; 3.221     ; 3.295     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin      ; 2.996     ; 3.070     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin      ; 2.763     ; 2.837     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin      ; 2.485     ; 2.559     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin      ; 3.476     ; 3.550     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin      ; 2.385     ; 2.459     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin      ; 4.119     ; 4.212     ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+---------------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                             ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                                  ; -29.830    ; -2.323   ; N/A      ; N/A     ; -3.000              ;
;  clkin                                            ; -2.633     ; -0.073   ; N/A      ; N/A     ; 9.242               ;
;  cpuclk                                           ; -29.830    ; -2.323   ; N/A      ; N/A     ; -2.174              ;
;  key1                                             ; -1.833     ; 0.103    ; N/A      ; N/A     ; -3.000              ;
;  pll0|altpll_component|auto_generated|pll1|clk[0] ; -29.683    ; -0.194   ; N/A      ; N/A     ; 3.582               ;
;  unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; -10.603    ; 0.178    ; N/A      ; N/A     ; -2.174              ;
; Design-wide TNS                                   ; -87325.942 ; -275.945 ; 0.0      ; 0.0     ; -5445.526           ;
;  clkin                                            ; -217.264   ; -0.187   ; N/A      ; N/A     ; 0.000               ;
;  cpuclk                                           ; -84191.465 ; -275.812 ; N/A      ; N/A     ; -5245.830           ;
;  key1                                             ; -8.688     ; 0.000    ; N/A      ; N/A     ; -4.297              ;
;  pll0|altpll_component|auto_generated|pll1|clk[0] ; -2204.345  ; -0.194   ; N/A      ; N/A     ; 0.000               ;
;  unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; -704.180   ; 0.000    ; N/A      ; N/A     ; -196.696            ;
+---------------------------------------------------+------------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                        ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; rx1          ; clkin                               ; 1.892 ; 2.527 ; Rise       ; clkin                                            ;
; xu_miso      ; cpuclk                              ; 4.874 ; 5.673 ; Rise       ; cpuclk                                           ;
; rx1          ; key1                                ; 2.310 ; 2.824 ; Fall       ; key1                                             ;
; rx2          ; key1                                ; 2.627 ; 3.156 ; Fall       ; key1                                             ;
; dram_dq[*]   ; clkin                               ; 5.515 ; 6.139 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin                               ; 4.254 ; 4.816 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin                               ; 4.723 ; 5.354 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin                               ; 4.157 ; 4.788 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin                               ; 5.429 ; 5.980 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin                               ; 4.180 ; 4.769 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin                               ; 3.715 ; 4.256 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin                               ; 4.054 ; 4.631 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin                               ; 4.340 ; 4.956 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin                               ; 4.071 ; 4.687 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin                               ; 5.515 ; 6.139 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin                               ; 4.171 ; 4.758 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin                               ; 5.008 ; 5.708 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin                               ; 4.520 ; 5.146 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin                               ; 4.624 ; 5.292 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin                               ; 4.841 ; 5.571 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin                               ; 4.099 ; 4.672 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; key0         ; clkin                               ; 5.131 ; 5.655 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.951 ; 5.582 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+--------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; rx1          ; clkin                               ; -0.858 ; -1.701 ; Rise       ; clkin                                            ;
; xu_miso      ; cpuclk                              ; -0.372 ; -1.180 ; Rise       ; cpuclk                                           ;
; rx1          ; key1                                ; -0.303 ; -1.050 ; Fall       ; key1                                             ;
; rx2          ; key1                                ; -0.568 ; -1.363 ; Fall       ; key1                                             ;
; dram_dq[*]   ; clkin                               ; -1.745 ; -2.525 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]  ; clkin                               ; -2.034 ; -2.843 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]  ; clkin                               ; -2.304 ; -3.185 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]  ; clkin                               ; -2.017 ; -2.867 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]  ; clkin                               ; -2.681 ; -3.570 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]  ; clkin                               ; -2.018 ; -2.858 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]  ; clkin                               ; -1.745 ; -2.525 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]  ; clkin                               ; -1.934 ; -2.736 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]  ; clkin                               ; -2.106 ; -2.953 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]  ; clkin                               ; -1.973 ; -2.794 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]  ; clkin                               ; -2.727 ; -3.648 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10] ; clkin                               ; -2.013 ; -2.828 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11] ; clkin                               ; -2.491 ; -3.373 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12] ; clkin                               ; -2.203 ; -3.054 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13] ; clkin                               ; -2.273 ; -3.152 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14] ; clkin                               ; -2.408 ; -3.329 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15] ; clkin                               ; -1.972 ; -2.807 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; key0         ; clkin                               ; -1.751 ; -2.507 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -0.584 ; -1.402 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+--------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+----------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+----------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+
; tx1            ; clkin                               ; 6.397  ; 6.423  ; Rise       ; clkin                                            ;
; tx2            ; clkin                               ; 7.255  ; 7.355  ; Rise       ; clkin                                            ;
; xu_cs          ; cpuclk                              ; 8.787  ; 8.905  ; Rise       ; cpuclk                                           ;
; xu_mosi        ; cpuclk                              ; 7.804  ; 7.778  ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 11.869 ; 11.625 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 4.531  ;        ; Fall       ; cpuclk                                           ;
; greenled[*]    ; key1                                ; 8.942  ; 8.581  ; Fall       ; key1                                             ;
;  greenled[0]   ; key1                                ; 6.273  ; 6.280  ; Fall       ; key1                                             ;
;  greenled[1]   ; key1                                ; 6.182  ; 6.071  ; Fall       ; key1                                             ;
;  greenled[2]   ; key1                                ; 6.066  ; 5.976  ; Fall       ; key1                                             ;
;  greenled[3]   ; key1                                ; 6.422  ; 6.388  ; Fall       ; key1                                             ;
;  greenled[4]   ; key1                                ; 6.780  ; 6.779  ; Fall       ; key1                                             ;
;  greenled[5]   ; key1                                ; 8.942  ; 8.581  ; Fall       ; key1                                             ;
;  greenled[6]   ; key1                                ; 6.084  ; 6.112  ; Fall       ; key1                                             ;
;  greenled[7]   ; key1                                ; 8.858  ; 8.575  ; Fall       ; key1                                             ;
; dram_addr[*]   ; clkin                               ; 6.671  ; 6.666  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[0]  ; clkin                               ; 6.504  ; 6.527  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[1]  ; clkin                               ; 6.425  ; 6.501  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[2]  ; clkin                               ; 6.671  ; 6.666  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[3]  ; clkin                               ; 5.567  ; 5.612  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[4]  ; clkin                               ; 4.945  ; 4.933  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[5]  ; clkin                               ; 5.407  ; 5.473  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[6]  ; clkin                               ; 5.126  ; 5.146  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[7]  ; clkin                               ; 5.199  ; 5.206  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[8]  ; clkin                               ; 5.634  ; 5.707  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[9]  ; clkin                               ; 6.368  ; 6.368  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[10] ; clkin                               ; 5.682  ; 5.666  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[11] ; clkin                               ; 5.616  ; 5.701  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ba_0      ; clkin                               ; 5.090  ; 5.122  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cas_n     ; clkin                               ; 5.921  ; 5.988  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ; 2.546  ;        ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cs_n      ; clkin                               ; 8.414  ; 8.304  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_dq[*]     ; clkin                               ; 5.830  ; 5.875  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]    ; clkin                               ; 4.922  ; 4.906  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]    ; clkin                               ; 4.657  ; 4.651  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]    ; clkin                               ; 4.736  ; 4.757  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]    ; clkin                               ; 4.601  ; 4.673  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]    ; clkin                               ; 4.329  ; 4.374  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]    ; clkin                               ; 4.836  ; 4.808  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]    ; clkin                               ; 5.420  ; 5.350  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]    ; clkin                               ; 4.613  ; 4.579  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]    ; clkin                               ; 5.172  ; 5.176  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]    ; clkin                               ; 5.830  ; 5.875  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10]   ; clkin                               ; 5.502  ; 5.589  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11]   ; clkin                               ; 5.156  ; 5.193  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12]   ; clkin                               ; 4.974  ; 4.960  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13]   ; clkin                               ; 5.616  ; 5.680  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14]   ; clkin                               ; 4.737  ; 4.793  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15]   ; clkin                               ; 4.574  ; 4.589  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ldqm      ; clkin                               ; 6.084  ; 6.072  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ras_n     ; clkin                               ; 6.353  ; 6.324  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_udqm      ; clkin                               ; 6.068  ; 6.082  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_we_n      ; clkin                               ; 6.317  ; 6.345  ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ;        ; 2.447  ; Fall       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.216  ; 8.915  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 7.121  ; 7.161  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.485  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 4.482  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+----------------+-------------------------------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+----------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port      ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+----------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+
; tx1            ; clkin                               ; 3.634 ; 3.712 ; Rise       ; clkin                                            ;
; tx2            ; clkin                               ; 4.136 ; 4.283 ; Rise       ; clkin                                            ;
; xu_cs          ; cpuclk                              ; 5.056 ; 5.241 ; Rise       ; cpuclk                                           ;
; xu_mosi        ; cpuclk                              ; 4.478 ; 4.559 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 6.981 ; 2.659 ; Rise       ; cpuclk                                           ;
; xu_sclk        ; cpuclk                              ; 2.724 ;       ; Fall       ; cpuclk                                           ;
; greenled[*]    ; key1                                ; 3.866 ; 3.866 ; Fall       ; key1                                             ;
;  greenled[0]   ; key1                                ; 4.001 ; 4.050 ; Fall       ; key1                                             ;
;  greenled[1]   ; key1                                ; 3.918 ; 3.911 ; Fall       ; key1                                             ;
;  greenled[2]   ; key1                                ; 3.866 ; 3.866 ; Fall       ; key1                                             ;
;  greenled[3]   ; key1                                ; 4.067 ; 4.108 ; Fall       ; key1                                             ;
;  greenled[4]   ; key1                                ; 4.256 ; 4.324 ; Fall       ; key1                                             ;
;  greenled[5]   ; key1                                ; 5.836 ; 5.704 ; Fall       ; key1                                             ;
;  greenled[6]   ; key1                                ; 3.895 ; 3.967 ; Fall       ; key1                                             ;
;  greenled[7]   ; key1                                ; 5.796 ; 5.666 ; Fall       ; key1                                             ;
; dram_addr[*]   ; clkin                               ; 2.522 ; 2.588 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[0]  ; clkin                               ; 3.390 ; 3.550 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[1]  ; clkin                               ; 3.379 ; 3.579 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[2]  ; clkin                               ; 3.456 ; 3.649 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[3]  ; clkin                               ; 2.860 ; 2.992 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[4]  ; clkin                               ; 2.522 ; 2.588 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[5]  ; clkin                               ; 2.786 ; 2.915 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[6]  ; clkin                               ; 2.622 ; 2.729 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[7]  ; clkin                               ; 2.656 ; 2.742 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[8]  ; clkin                               ; 2.884 ; 3.051 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[9]  ; clkin                               ; 3.276 ; 3.433 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[10] ; clkin                               ; 2.925 ; 3.055 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_addr[11] ; clkin                               ; 2.900 ; 3.019 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ba_0      ; clkin                               ; 2.630 ; 2.742 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cas_n     ; clkin                               ; 3.081 ; 3.224 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ; 1.238 ;       ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_cs_n      ; clkin                               ; 4.872 ; 4.849 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_dq[*]     ; clkin                               ; 2.227 ; 2.293 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[0]    ; clkin                               ; 2.518 ; 2.605 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[1]    ; clkin                               ; 2.371 ; 2.431 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[2]    ; clkin                               ; 2.443 ; 2.531 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[3]    ; clkin                               ; 2.373 ; 2.481 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[4]    ; clkin                               ; 2.227 ; 2.293 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[5]    ; clkin                               ; 2.456 ; 2.526 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[6]    ; clkin                               ; 2.774 ; 2.857 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[7]    ; clkin                               ; 2.331 ; 2.409 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[8]    ; clkin                               ; 2.642 ; 2.761 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[9]    ; clkin                               ; 3.042 ; 3.182 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[10]   ; clkin                               ; 2.859 ; 3.002 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[11]   ; clkin                               ; 2.664 ; 2.788 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[12]   ; clkin                               ; 2.561 ; 2.666 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[13]   ; clkin                               ; 2.930 ; 3.070 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[14]   ; clkin                               ; 2.447 ; 2.549 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
;  dram_dq[15]   ; clkin                               ; 2.339 ; 2.395 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ldqm      ; clkin                               ; 3.131 ; 3.300 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_ras_n     ; clkin                               ; 3.280 ; 3.435 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_udqm      ; clkin                               ; 3.155 ; 3.305 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_we_n      ; clkin                               ; 3.264 ; 3.424 ; Rise       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; dram_clk       ; clkin                               ;       ; 1.209 ; Fall       ; pll0|altpll_component|auto_generated|pll1|clk[0] ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.645 ; 5.498 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.103 ; 4.183 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.654 ;       ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;       ; 2.750 ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ;
+----------------+-------------------------------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dram_addr[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_addr[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_ba_1     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_ba_0     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_udqm     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_ldqm     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_ras_n    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_cas_n    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_cke      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_clk      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_we_n     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_cs_n     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx1           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx2           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdcard_cs     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdcard_mosi   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdcard_sclk   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; xu_cs         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; xu_mosi       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; xu_sclk       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greenled[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greenled[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greenled[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greenled[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greenled[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greenled[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greenled[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greenled[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dram_dq[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; cts1                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; cts2                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dram_dq[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clkin                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key1                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rx2                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rx1                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key0                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdcard_miso             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; xu_miso                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dram_addr[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_addr[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_addr[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_addr[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_addr[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_addr[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_addr[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_addr[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_addr[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; dram_addr[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_addr[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_addr[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_addr[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; dram_ba_1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_ba_0     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_udqm     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_ldqm     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_ras_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_cas_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_cke      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_we_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_cs_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.09 V              ; -0.0123 V           ; 0.281 V                              ; 0.305 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.09 V             ; -0.0123 V          ; 0.281 V                             ; 0.305 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; tx1           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; rts1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; tx2           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; rts2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; sdcard_cs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; sdcard_mosi   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; sdcard_sclk   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; xu_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; xu_mosi       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; xu_sclk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; greenled[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; greenled[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; greenled[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; greenled[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; greenled[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; greenled[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; greenled[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; greenled[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; dram_dq[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_dq[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_dq[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_dq[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; dram_dq[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_dq[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_dq[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; dram_dq[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_dq[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_dq[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_dq[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_dq[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_dq[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_dq[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_dq[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; dram_dq[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dram_addr[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_addr[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_addr[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_addr[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_addr[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_addr[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_addr[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_addr[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_addr[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; dram_addr[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_addr[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_addr[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_addr[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; dram_ba_1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_ba_0     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_udqm     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_ldqm     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_ras_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_cas_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_cke      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_we_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_cs_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.08 V              ; -0.00675 V          ; 0.232 V                              ; 0.283 V                              ; 5.31e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.08 V             ; -0.00675 V         ; 0.232 V                             ; 0.283 V                             ; 5.31e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; tx1           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; rts1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; tx2           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; rts2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; sdcard_cs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; sdcard_mosi   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; sdcard_sclk   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; xu_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; xu_mosi       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; xu_sclk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; greenled[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; greenled[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; greenled[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; greenled[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; greenled[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; greenled[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; greenled[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; greenled[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; dram_dq[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_dq[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_dq[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_dq[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; dram_dq[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_dq[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_dq[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; dram_dq[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_dq[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_dq[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_dq[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_dq[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_dq[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_dq[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_dq[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; dram_dq[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dram_addr[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_addr[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_addr[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_addr[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_addr[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_addr[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_addr[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_addr[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_addr[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dram_addr[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_addr[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_addr[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_addr[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dram_ba_1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_ba_0     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_udqm     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_ldqm     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_ras_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_cas_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_cke      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_we_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_cs_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; tx1           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rts1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; tx2           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rts2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdcard_cs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sdcard_mosi   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sdcard_sclk   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; xu_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; xu_mosi       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; xu_sclk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; greenled[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greenled[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greenled[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greenled[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greenled[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; greenled[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; greenled[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; greenled[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dram_dq[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_dq[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_dq[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_dq[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dram_dq[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_dq[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_dq[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dram_dq[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_dq[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_dq[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_dq[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_dq[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_dq[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_dq[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_dq[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dram_dq[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                              ;
+--------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+-----------+
; From Clock                                       ; To Clock                                         ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths  ;
+--------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+-----------+
; clkin                                            ; clkin                                            ; 2602         ; 0            ; 0            ; 0         ;
; cpuclk                                           ; clkin                                            ; 100          ; 40           ; 0            ; 0         ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin                                            ; 70           ; 0            ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; clkin                                            ; 1            ; 0            ; 0            ; 0         ;
; clkin                                            ; cpuclk                                           ; 0            ; 0            ; 19           ; 0         ;
; cpuclk                                           ; cpuclk                                           ; > 2147483647 ; > 2147483647 ; > 2147483647 ; 386789689 ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk                                           ; 17928        ; 0            ; 406          ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; cpuclk                                           ; 4            ; 0            ; 0            ; 0         ;
; clkin                                            ; key1                                             ; 0            ; 0            ; 1            ; 0         ;
; cpuclk                                           ; key1                                             ; 0            ; 0            ; 1            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; key1                                             ; 0            ; 0            ; 4            ; 0         ;
; cpuclk                                           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 731586984    ; 0            ; 0         ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 1858         ; 0            ; 0            ; 0         ;
; cpuclk                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; 772          ; 381264       ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; 8544         ; 0            ; 0            ; 0         ;
+--------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+-----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                               ;
+--------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+-----------+
; From Clock                                       ; To Clock                                         ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths  ;
+--------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+-----------+
; clkin                                            ; clkin                                            ; 2602         ; 0            ; 0            ; 0         ;
; cpuclk                                           ; clkin                                            ; 100          ; 40           ; 0            ; 0         ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; clkin                                            ; 70           ; 0            ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; clkin                                            ; 1            ; 0            ; 0            ; 0         ;
; clkin                                            ; cpuclk                                           ; 0            ; 0            ; 19           ; 0         ;
; cpuclk                                           ; cpuclk                                           ; > 2147483647 ; > 2147483647 ; > 2147483647 ; 386789689 ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; cpuclk                                           ; 17928        ; 0            ; 406          ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; cpuclk                                           ; 4            ; 0            ; 0            ; 0         ;
; clkin                                            ; key1                                             ; 0            ; 0            ; 1            ; 0         ;
; cpuclk                                           ; key1                                             ; 0            ; 0            ; 1            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; key1                                             ; 0            ; 0            ; 4            ; 0         ;
; cpuclk                                           ; pll0|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 731586984    ; 0            ; 0         ;
; pll0|altpll_component|auto_generated|pll1|clk[0] ; pll0|altpll_component|auto_generated|pll1|clk[0] ; 1858         ; 0            ; 0            ; 0         ;
; cpuclk                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; 772          ; 381264       ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk              ; 8544         ; 0            ; 0            ; 0         ;
+--------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+-----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 80    ; 80   ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 69    ; 69   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 11 16:40:18 2019
Info: Command: quartus_sta de0nano -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'de0n.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clkin clkin
    Info (332110): create_generated_clock -source {pll0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 13 -duty_cycle 50.00 -name {pll0|altpll_component|auto_generated|pll1|clk[0]} {pll0|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuclk cpuclk
    Info (332105): create_clock -period 1.000 -name unibus:pdp11|rh11:rh0|sdspi:sd1|clk unibus:pdp11|rh11:rh0|sdspi:sd1|clk
    Info (332105): create_clock -period 1.000 -name key1 key1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -29.830
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -29.830    -84191.465 cpuclk 
    Info (332119):   -29.683     -2204.345 pll0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   -10.603      -704.180 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -2.633      -217.264 clkin 
    Info (332119):    -1.833        -8.688 key1 
Info (332146): Worst-case hold slack is -2.323
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.323      -275.812 cpuclk 
    Info (332119):    -0.133        -0.133 pll0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.179         0.000 clkin 
    Info (332119):     0.343         0.000 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     0.594         0.000 key1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 key1 
    Info (332119):    -2.174     -5245.830 cpuclk 
    Info (332119):    -2.174      -196.696 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     3.589         0.000 pll0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.577         0.000 clkin 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -26.652
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -26.652    -75207.513 cpuclk 
    Info (332119):   -26.572     -1971.782 pll0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -9.344      -619.385 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -2.279      -183.426 clkin 
    Info (332119):    -1.584        -7.402 key1 
Info (332146): Worst-case hold slack is -1.990
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.990      -214.916 cpuclk 
    Info (332119):    -0.194        -0.194 pll0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.268         0.000 clkin 
    Info (332119):     0.297         0.000 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     0.571         0.000 key1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 key1 
    Info (332119):    -2.174     -5245.830 cpuclk 
    Info (332119):    -2.174      -196.696 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     3.582         0.000 pll0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.583         0.000 clkin 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -17.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.331     -1289.314 pll0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   -17.132    -47160.427 cpuclk 
    Info (332119):    -5.783      -325.476 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -1.473       -94.779 clkin 
    Info (332119):    -0.515        -1.800 key1 
Info (332146): Worst-case hold slack is -1.635
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.635      -253.887 cpuclk 
    Info (332119):    -0.073        -0.187 clkin 
    Info (332119):    -0.007        -0.007 pll0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.103         0.000 key1 
    Info (332119):     0.178         0.000 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.297 key1 
    Info (332119):    -1.000     -5193.000 cpuclk 
    Info (332119):    -1.000      -192.000 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     3.628         0.000 pll0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.242         0.000 clkin 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4846 megabytes
    Info: Processing ended: Sun Aug 11 16:40:37 2019
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:18


