<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚õπüèº ‚è´ üë©üèæ‚Äçüè≠ Implementa√ß√£o de cache Verilog üßê üï¥üèª ‚õÑÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Este artigo discute a implementa√ß√£o mais simples da RAM no Verilog. 

 Antes de prosseguir com a an√°lise de c√≥digo, √© recomend√°vel que voc√™ aprenda a ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Implementa√ß√£o de cache Verilog</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/461611/"> Este artigo discute a implementa√ß√£o mais simples da RAM no Verilog. <br><br>  Antes de prosseguir com a an√°lise de c√≥digo, √© recomend√°vel que voc√™ aprenda a sintaxe b√°sica do Verilog. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Aqui voc√™ pode encontrar materiais de treinamento</a> . <br><a name="habracut"></a><br><h3>  RAM </h3><br><h4>  Etapa 1: declarar o m√≥dulo com os sinais de entrada / sa√≠da correspondentes </h4><br><pre><code class="plaintext hljs">module ram ( input [word_size - 1:0] data, input [word_size - 1:0] addr, input wr, input clk, output response, output [word_size - 1:0] out ); parameter word_size = 32;</code> </pre> <br><ul><li>  <b>data</b> - dados para escrever. </li><li>  <b>endere√ßo</b> - endere√ßo para a mem√≥ria na RAM. </li><li>  <b>wr</b> - status (leitura / grava√ß√£o). </li><li>  <b>clk</b> - sistema de ciclo de rel√≥gio. </li><li>  <b>resposta</b> - prontid√£o da RAM (1 - se a RAM processou a solicita√ß√£o de leitura / grava√ß√£o, 0 - caso contr√°rio). </li><li>  dados de sa√≠da lidos da RAM. </li></ul><br>  Essa implementa√ß√£o foi integrada ao Altera Max 10 FPGA, que possui uma arquitetura de 32 bits e, portanto, o tamanho dos dados e do endere√ßo (tamanho_da_ palavra) √© de 32 bits. <br><br><h4>  Etapa 2: declarando os registradores dentro do m√≥dulo </h4><br>  Uma declara√ß√£o de matriz para armazenar dados: <br><br><pre> <code class="plaintext hljs">parameter size = 1&lt;&lt;32; reg [word_size-1:0] ram [size-1:0];</code> </pre><br>  Tamb√©m precisamos armazenar os par√¢metros de entrada anteriores para rastrear suas altera√ß√µes no bloco always: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_reg; reg [word_size-1:0] addr_reg; reg wr_reg;</code> </pre><br>  E os dois √∫ltimos registradores para atualizar os sinais de sa√≠da ap√≥s os c√°lculos no bloco always: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] out_reg; reg response_reg;</code> </pre><br>  Inicializamos os registros: <br><br><pre> <code class="plaintext hljs">initial begin response_reg = 1; data_reg = 0; addr_reg = 0; wr_reg = 0; end</code> </pre><br><h4>  Etapa 3: implementando a l√≥gica sempre do bloco </h4><br><pre> <code class="plaintext hljs">always @(negedge clk) begin if ((data != data_reg) || (addr%size != addr_reg)|| (wr != wr_reg)) begin response_reg = 0; data_reg = data; addr_reg = addr%size; wr_reg = wr; end else begin if (response_reg == 0) begin if (wr) ram[addr] = data; else out_reg = ram[addr]; response_reg = 1; end end end</code> </pre><br>  Sempre o bloqueio √© acionado por negedje, ou seja,  no momento, o rel√≥gio se move de 1 para 0. Isso √© feito para sincronizar corretamente a RAM com o cache.  Caso contr√°rio, poder√° haver casos em que a RAM n√£o tenha tempo para redefinir o status de pronto de 1 para 0 e, no pr√≥ximo rel√≥gio, o cache decidir√° que a RAM processou com √™xito sua solicita√ß√£o, o que √© fundamentalmente errado. <br><br>  A l√≥gica do algoritmo sempre do bloco √© a seguinte: se os dados forem atualizados, redefina o status de prontid√£o para 0 e escreva / leia os dados, se a grava√ß√£o / leitura for conclu√≠da, atualizamos o status de prontid√£o para 1. <br><br>  No final, adicione a seguinte se√ß√£o de c√≥digo: <br><br><pre> <code class="plaintext hljs">assign out = out_reg; assign response = response_reg;</code> </pre><br>  O tipo de sinais de sa√≠da do nosso m√≥dulo √© fio.  A √∫nica maneira de alterar sinais desse tipo √© a atribui√ß√£o a longo prazo, que √© proibida dentro do bloco always.  Por esse motivo, o bloco always usa registradores, que s√£o posteriormente atribu√≠dos aos sinais de sa√≠da. <br><br><h3>  Cache de mapeamento direto </h3><br>  O cache de mapeamento direto √© um dos tipos mais simples de cache.  Nesta implementa√ß√£o, o cache consiste em n elementos e a RAM √© dividida condicionalmente em blocos por n; o i-√©simo elemento no cache corresponde a todos esses k-√©simos elementos da RAM que satisfazem a condi√ß√£o i = k% n. <br><br>  A imagem abaixo mostra um cache de tamanho 4 e RAM de tamanho 16. <br><br><img src="https://habrastorage.org/webt/k9/a-/_4/k9a-_4tdp2uqa6jmzqtcx7p5tfm.png"><br><br>  Cada elemento do cache cont√©m as seguintes informa√ß√µes: <br><br><ul><li>  <b>bit de validade</b> - se as informa√ß√µes no cache s√£o relevantes. </li><li>  <b>tag</b> √© o n√∫mero do bloco na RAM em que esse elemento est√° localizado. </li><li>  <b>dados</b> - informa√ß√µes que escrevemos / lemos. </li></ul><br>  Quando solicitado a ler, o cache divide o endere√ßo de entrada em duas partes - uma tag e um √≠ndice.  O tamanho do √≠ndice √© log (n), em que n √© o tamanho do cache. <br><br><h4>  Etapa 1: declarar o m√≥dulo com os sinais de entrada / sa√≠da correspondentes </h4><br><pre> <code class="plaintext hljs">module direct_mapping_cache ( input [word_size-1:0] data, input [word_size-1:0] addr, input wr, input clk, output response, output is_missrate, output [word_size-1:0] out ); parameter word_size = 32;</code> </pre><br>  A declara√ß√£o do m√≥dulo de cache √© id√™ntica √† RAM, com exce√ß√£o do novo sinal de sa√≠da is_missrate.  Esta sa√≠da armazena informa√ß√µes sobre se a √∫ltima solicita√ß√£o de leitura foi incorreta. <br><br><h4>  Etapa 2: declarando os registradores e RAM </h4><br>  Antes de declarar os registradores, determinamos o tamanho do cache e do √≠ndice: <br><br><pre> <code class="plaintext hljs">parameter size = 64; parameter index_size = 6;</code> </pre><br>  Em seguida, declaramos uma matriz na qual os dados que escrevemos e lemos ser√£o armazenados: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_array [size-1:0];</code> </pre><br>  Tamb√©m precisamos armazenar bits e tags de validade para cada item no cache: <br><br><pre> <code class="plaintext hljs">reg validity_array [size-1:0]; reg [word_size-index_size-1:0] tag_array [size-1:0]; reg [index_size-1:0] index_array [size-1:0];</code> </pre><br>  Registros nos quais o endere√ßo de entrada ser√° dividido: <br><br><pre> <code class="plaintext hljs">reg [word_size-index_size-1:0] tag; reg [index_size-1:0] index;</code> </pre><br>  Registros que armazenam os valores de entrada no rel√≥gio anterior (para rastrear altera√ß√µes nos dados de entrada): <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_reg; reg [word_size-1:0] addr_reg; reg wr_reg;</code> </pre><br>  Registra a atualiza√ß√£o dos sinais de sa√≠da ap√≥s os c√°lculos no bloco always: <br><br><pre> <code class="plaintext hljs">reg response_reg; reg is_missrate_reg; reg [word_size-1:0] out_reg;</code> </pre><br>  Valores de entrada para RAM: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] ram_data; reg [word_size-1:0] ram_addr; reg ram_wr;</code> </pre><br>  Valores de sa√≠da para RAM: <br><br><pre> <code class="plaintext hljs">wire ram_response; wire [word_size-1:0] ram_out;</code> </pre><br>  Declarando um m√≥dulo de RAM e conectando sinais de entrada e sa√≠da: <br><br><pre> <code class="plaintext hljs">ram ram( .data(ram_data), .addr(ram_addr), .wr(ram_wr), .clk(clk), .response(ram_response), .out(ram_out));</code> </pre><br>  Registrar inicializa√ß√£o: <br><br><pre> <code class="plaintext hljs">initial integer i initial begin data_reg = 0; addr_reg = 0; wr_reg = 0; for (i = 0; i &lt; size; i=i+1) begin data_array[i] = 0; tag_array[i] = 0; validity_array[i] = 0; end end</code> </pre><br><h4>  Etapa 3: implementando a l√≥gica sempre do bloco </h4><br>  Para come√ßar, para cada rel√≥gio, temos dois estados - os dados de entrada s√£o alterados ou n√£o.  Com base nisso, temos a seguinte condi√ß√£o: <br><br><pre> <code class="plaintext hljs">always @(posedge clk) begin if (data_reg != data || addr_reg != addr || wr_reg != wr) begin end // 1:    else begin // 2:     end end</code> </pre><br>  <b>Bloco 1.</b> Caso os dados de entrada sejam alterados, a primeira coisa que fazemos √© redefinir o status de prontid√£o para 0: <br><br><pre> <code class="plaintext hljs">response_reg = 0;</code> </pre><br>  Em seguida, atualizamos os registradores que armazenavam os valores de entrada do rel√≥gio anterior: <br><br><pre> <code class="plaintext hljs">data_reg = data; addr_reg = addr; wr_reg = wr;</code> </pre><br>  Dividimos o endere√ßo de entrada em uma tag e um √≠ndice: <br><br><pre> <code class="plaintext hljs">tag = addr &gt;&gt; index_size; index = addr;</code> </pre><br>  Para calcular a tag, √© usado um deslocamento bit a bit para a direita; para o √≠ndice, basta atribu√≠-la simplesmente, porque  Bits extras do endere√ßo n√£o s√£o levados em considera√ß√£o. <br><br>  O pr√≥ximo passo √© escolher entre escrever e ler: <br><br><pre> <code class="plaintext hljs">if (wr) begin //  data_array[index] = data; tag_array[index] = tag; validity_array[index] = 1; ram_data = data; ram_addr = addr; ram_wr = wr; end else begin //  if ((validity_array[index]) &amp;&amp; (tag == tag_array[index])) begin //    is_missrate_reg = 0; out_reg = data_array[index]; response_reg = 1; end else begin //     is_missrate_reg = 1; ram_data = data; ram_addr = addr; ram_wr = wr; end end</code> </pre><br>  No caso de grava√ß√£o, inicialmente modificamos os dados no cache e atualizamos os dados de entrada para a RAM.  No caso da leitura, verificamos a presen√ßa desse elemento no cache e, se ele existe, escrevemos para out_reg, caso contr√°rio, passamos para a RAM. <br><br>  <b>Bloco 2.</b> Se os dados n√£o foram alterados desde a execu√ß√£o do rel√≥gio anterior, temos o seguinte c√≥digo: <br><br><pre> <code class="plaintext hljs">if ((ram_response) &amp;&amp; (!response_reg)) begin if (wr == 0) begin validity_array [index] = 1; data_array [index] = ram_out; tag_array[index] = tag; out_reg = ram_out; end response_reg = 1; end</code> </pre><br>  Aqui, aguardamos a conclus√£o do acesso √† RAM (se n√£o houver acesso, ram_response √© 1), atualizamos os dados se houver um comando de leitura e configuramos a disponibilidade do cache como 1. <br><br>  E por √∫ltimo, atualize os valores de sa√≠da: <br><br><pre> <code class="plaintext hljs">assign out = out_reg; assign is_missrate = is_missrate_reg; assign response = response_reg;</code> </pre></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt461611/">https://habr.com/ru/post/pt461611/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt461593/index.html">API em F #. M√≥dulos de aplicativos baseados em fun√ß√µes de acesso</a></li>
<li><a href="../pt461595/index.html">Da teoria √† pr√°tica: como os alunos de gradua√ß√£o da faculdade de fot√¥nica e optoinform√°tica estudam e trabalham</a></li>
<li><a href="../pt461601/index.html">O que um fundador n√£o t√©cnico deve saber sobre desenvolvimento de software</a></li>
<li><a href="../pt461605/index.html">Criando defesa de torre na unidade: bal√≠stica</a></li>
<li><a href="../pt461607/index.html">Como o adaptador de v√≠deo Apple Lightning funciona</a></li>
<li><a href="../pt461613/index.html">Estudo da auto-descarga da bateria</a></li>
<li><a href="../pt461615/index.html">4 pecados capitais dos fones de ouvido TWS: por que o True Wireless ainda n√£o est√° bagun√ßado?</a></li>
<li><a href="../pt461617/index.html">Teoria de uma inicializa√ß√£o bem-sucedida</a></li>
<li><a href="../pt461621/index.html">√â dif√≠cil escrever seu primeiro programa VHDL?</a></li>
<li><a href="../pt461623/index.html">Como fabricamos o motor e o jogo por um ano e meio</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>