# 2025年10月23-26日学习报告
> K.Q.
#### 一、概要
+ 师兄终于把焚决交出来了,依照先从中文综述入手-再到英文综述-然后从综述里面找某个方面的标志性论文-猛读这个方面的TOP期刊/会议,至少第一步而言对我的指导工作就很重要,这几天依照引用数量的顺序抓取并阅读了几篇神经网络和硬件加速的综述文章,结合Gemini2.5和相关网络博客和视频的辅助,了解学习文献中提到的各方面内容，也是在图书馆泡了3天了哈哈哈
>相关文献和ai对话归档已归纳到报告末尾的索引部分,没有使用引用跳转语法,因为用zotero生成的引用不是markdown格式

#### 二、细节
**1. 神经网络及硬件实现综述**
+ 先是阅读了**文献**^[1]^,其由最早期的神经网络开始,系统性地介绍了各种典型神经网络的具体原理以及以他们为基础的、目前前沿的改进算法如:
    + 多层感知机及以其为蓝本的自动编解码机
    + 受限玻尔兹曼机及以其为蓝本的深度置信网络
    + 深度神经网络DNN卷积神经网络CNN递归神经网络RNN三种典型神经网络的原理结构
    + dropout正则化操作来减少过拟合的风险,我也在自己搭建的DNN中尝试了这个操作
    + 以RNN为蓝本的改进模型如
      + 长短期记忆模型(LSTM)使用了复杂的门结构来对抗递归过程中的遗忘现
      + Simples RNN(SRN)使用只和单一深层连接的上下文单元实现简单的RNN操作
      + Bidirectional RNN,用两个方向相反的RNN网络处理一个序列,解决了前后文有关的序列推断问题
    + 等等不再枚举
+ 到这里都是基本的神经网络知识,**博文**^[7]^及其同系列文章以及Gemini也提供了更加详细的相关内容,*我不再在这里详细说明*,但是这部分内容为后面我快速理解算法优化和硬件加速提供了必要的基础.

+ 其次,文章还概述了深度学习的优化方法和深度学习相关加速技术的在用方法和类别,如定点数转换非精确计算,模型压缩相关的如剪枝等,*这里我先不详细说明*,因为这部分为后面几篇深入讨论算法优化和硬件加速的文章起到了很好的系统性导论的作用,下面一同详细说明.

**2. 硬件加速综述**
+ **文献**^[2]^以CNN神经网络中卷积操作的算法优化和业界使用的硬件加速方案为导入,在后文的TPU部分也对脉动阵列原理和硬件结构做了详细的总结,此处的在访存优化中的数据复用思想在**文献**^[3]^中也有详细的体现,在**博文**^[5-6]^中也对脉动阵列提供了非常容易理解的介绍尤其是TPU中对其实现的硬件结构以及权值固定、输入固定、输出固定三种模式的详细介绍,在**博文**^[9]^中详细提供了脉动阵列在Verilog中实现的基本方法,在我的**归档对话**^[12]^中也对其依赖的卷积神经网络算法img2col做了详细的总结。而除此之外，**文献**^[2]^还提及了其他的卷积优化算法如Winograd卷积和快速傅里叶变换FFT卷积.

+ 其次,**文献**^[2]^也对目前各种硬件加速技术进行了介绍和具体的举例,但是诸如CPU,GPU,DSP以及其他的专门计算硬件这里不重点说明,关注文献中提到的FPGA加速部分.文献由从计算结构的角度出发和从算法的角度出发两个角度对低精度运算和稀疏性优化进行了系统性的概述,此部分内容结合**文献**^[3]^与Gemini,我在**归档对话**^[10]^^[13]^中也有对稀疏性详细的总结,例如非结构化剪枝和结构化剪枝及其在硬件实现中由于结构化导致的实现难度的问题,训练中剪枝和训练前剪枝对准确度的影响以及剪枝的标准和稀疏性训练的详细内容和对于限制性硬件的好处等.

**3.  基于FPGA的加速器综述**
+ 在前面两篇综述的铺垫下,文献^[3]^重点聚焦FPGA中对神经网络的加速问题,从针对神经网络模型的加速器、针对具体问题的加速器、针对优化策略的加速器和针对硬件模板的加速器四方面概括总结了 FPGA 加速深度学习的研究导向
+ 在针对神经网络模型的加速器部分，提供了常见CNN和RNN的FPGA优化策略，其中除了上文已经提到过的情况外，还提及了数据流规划的处理以及平衡硬件负载的思考，例如使用以乒乓操作为基础的、使用计算时间来掩盖数据传输时间的、多缓冲方法解决卷积神经网络中制约计算能力的计算吞吐和内存带宽不匹配的问题，进而提高计算能力，此处在**博文**^[8]^中有在FPGA中基础实现乒乓操作方法的详细讲解,以及我在**归档对话**^[11]^中也有详细的总结。并且这种结构可以实现多个计算核心的同时计算时负载不平衡的问题,在下文的针对具体问题的加速器中提到的ESE系统则提供了这个思维在RNN(LSTM)中的实现方案,处理单元均采用双缓冲区结构和“乒乓”数据传输方式以提高执行效率;运行较快的处理单元可以从激活向量队列单元中获取数据继续工作而无需等待其他处理单元,这种异步并行的方法巧妙地提升了推断速度
+ 文献在CNN的硬件加速中还提到通过使用大量寄存器代替BRAM的方法来降低结构对外部接口的带宽需求以及使用二值神经网络来降低数据精度提高数据传输速度,进而提高卷积神经网络的计算效率,这部分内容在**归档对话**^[13]^中有非常详细的总结,这种量化方法非常契合使用FPGA进行低精度运算的神经网络优化,并且在这种二值化状态下在FPGA中进行正向传播时，每个神经元接受上一层传过来的二值数进行乘累加计算，这个技术过程可以用XNOR+Popcount的方法高效实现，具体见**归档对话**^[13]^,此外文章还提到动态精度数据量化等方法

**4.  总结**
总结地说,上文提到的各种优化策略大致可分为计算优化和内存优化
+ 在计算优化中,包括提高并行计算能力、循环流水技术、循环分块和循环展开等思维.对于计算并行优化,主要在不同输出特征图之间的并行、像素点之间的并行和像素点计算的并行进行思考,对于循环展开和循环流水技术,通过使用循环展开形成有效的流水,流水线架构能够缩短整体执行时间.
+ 在内存优化中,包括减小数据精度和层间数据复用两个方面,前者如各种量化策略包括二值化神经网络,定点数等,而后者如脉动阵列的使用和中间寄存器减少访存增加数据复用率都是这方面思维的体现.

#### 三、下一步打算
1. 阅读[文献](\边沿FPGA的神经网络部署优化手段.md),前面这些文献中提到的各种方法,在师兄提供的推荐文献中都有特定针对方面的文章,前面这些文献很大程度上提高了我对接下来需要阅读的这些文章的理解能力
2. 阅读文献^[4]^,这是一篇中文的学位论文,详细介绍了作者基于FPGA的卷积神经网络加速器的实现过程，可以为具体情况提供参考
3. 目前我有一块矿机控制板,其搭载zynq芯片XC7Z010CLg100-1芯片,包含256mb的DDR3芯片和VGA与摄像头的扩展板,我准备在上面实现一个简单的基于CNN的手写数字识别,一方面是由于我一直以来使用的都是Altera的开发软件对Xilinx的开发软件不熟悉,通过这个入门项目可以让我快速熟悉zynq中pl端和ps端的开发,另一方面也使得我对在硬件上使用zynq实现神经网络有初步的项目基础

#### 四、补充
时间有点紧迫,并且实际阅读过的具体内容庞大,有些地方三言两语难以说清楚,有错误或者不清楚的地方请联系我,并且此文档的文字结构有点混乱,只进行了一次粗略的复查,可能会影响阅读体验抱歉😘😘😘

******
**阅读文献索引**<br>
*文献*<br>
[1] 张军阳, 王慧丽, 郭阳, 等. 深度学习相关研究综述[J]. 计算机应用研究, 2018, 35(7): 1921-1928, 1936.<br>
[2] 陈桂林, 马胜, 郭阳. 硬件加速神经网络综述[J]. 计算机研究与发展, 2019, 56(2): 240-253.<br>
[3] 刘腾达, 朱君文, 张一闻. FPGA加速深度学习综述[J]. 计算机科学与探索, 2021, 15(11): 2093-2104.<br>
[4] 张鹏飞. 基于FPGA的卷积神经网络异构加速器研究与实现[D/OL]. 南昌大学, 2024[2025-10-23]. https://doi.org/10.27232/d.cnki.gnchu.2023.003284.<br>
*博文*<br>
[5] 【脉动阵列】脉动阵列类型[EB/OL]. [2025-10-25]. https://forcheetah.github.io/2025/08/10/compile04/.<br>
[6] ZOMI酱. Google TPUV1 脉动阵列原理【AI芯片】TPU系列02[EB/OL]. (2023-08-12)[2025-10-25]. https://www.bilibili.com/video/BV12P411W7YC/?spm_id_from=333.337.search-card.all.click&vd_source=7e1c1049622238ac3b2fe3e0995dec3b.<br>
[7] 激活函数-回归与分类-损失函数-反向传播-梯度下降-CNN-Transformer-Softmax[EB/OL]. [2025-10-23]. https://developer.volcengine.com/articles/7382255487758106675.<br>
[8] 1. 进阶提高篇 — [野火]FPGA Verilog开发实战指南——基于Altera EP4CE10 征途Pro开发板 文档[EB/OL]. [2025-10-26]. https://doc.embedfire.com/fpga/altera/ep4ce10_pro/zh/latest/code/pingpang.html#id2.<br>
[9] 软不通硬不精的彪哥. 基于FPGA脉动阵列设计与实现（世上最全：原理+Verilog实现讲解）[EB/OL]. (2025-01-06)[2025-10-25]. https://www.bilibili.com/video/BV19vr5Y6E8c/?spm_id_from=333.337.search-card.all.click&vd_source=7e1c1049622238ac3b2fe3e0995dec3b.<br>
*AI*<br>
[10] [稀疏神经网络](./AI/稀疏神经网络.md)<br>
[11] [平衡负载](./AI/平衡负载.md)<br>
[12] [img2col算法](./AI/img2col算法.md)<br>
[13] [二值神经网络](./AI/二值化与量化.md)<br>

