<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="fifo_uart_synth_1" LaunchPart="xc7a100tfgg484-2" LaunchTime="1548477080">
  <File Type="PA-TCL" Name="fifo_uart.tcl"/>
  <File Type="REPORTS-TCL" Name="fifo_uart_reports.tcl"/>
  <File Type="RDS-RDS" Name="fifo_uart.vds"/>
  <File Type="RDS-UTIL" Name="fifo_uart_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="fifo_uart_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="fifo_uart.dcp"/>
  <FileSet Name="sources" Type="BlockSrcs" RelSrcDir="$PSRCDIR/fifo_uart">
    <File Path="$PSRCDIR/sources_1/ip/fifo_uart/fifo_uart.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA_backup/prj_ax7103/prj_ax7103/prj_ax7103.srcs/sources_1/ip/fifo_uart/fifo_uart.xci"/>
        <Attr Name="ImportTime" Val="1548477074"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopModule" Val="fifo_uart"/>
      <Option Name="UseBlackboxStub" Val="1"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="BlockSrcs" RelSrcDir="$PSRCDIR/fifo_uart">
    <File Path="$PSRCDIR/sources_1/ip/fifo_uart/fifo_uart.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA_backup/prj_ax7103/prj_ax7103/prj_ax7103.srcs/sources_1/ip/fifo_uart/fifo_uart.xci"/>
        <Attr Name="ImportTime" Val="1548477074"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopModule" Val="fifo_uart"/>
      <Option Name="UseBlackboxStub" Val="1"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
