TimeQuest Timing Analyzer report for top
Wed May 15 14:47:54 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ecg_sclk'
 12. Slow 1200mV 85C Model Setup: 'rec_sclk'
 13. Slow 1200mV 85C Model Setup: 'i2s_lrclk'
 14. Slow 1200mV 85C Model Setup: 'i2s_clk'
 15. Slow 1200mV 85C Model Setup: 'rec_rx_req'
 16. Slow 1200mV 85C Model Hold: 'i2s_lrclk'
 17. Slow 1200mV 85C Model Hold: 'rec_rx_req'
 18. Slow 1200mV 85C Model Hold: 'rec_sclk'
 19. Slow 1200mV 85C Model Hold: 'i2s_clk'
 20. Slow 1200mV 85C Model Hold: 'ecg_sclk'
 21. Slow 1200mV 85C Model Recovery: 'ecg_sclk'
 22. Slow 1200mV 85C Model Recovery: 'rec_sclk'
 23. Slow 1200mV 85C Model Removal: 'rec_sclk'
 24. Slow 1200mV 85C Model Removal: 'ecg_sclk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_lrclk'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_rx_req'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 85C Model Metastability Report
 42. Slow 1200mV 0C Model Fmax Summary
 43. Slow 1200mV 0C Model Setup Summary
 44. Slow 1200mV 0C Model Hold Summary
 45. Slow 1200mV 0C Model Recovery Summary
 46. Slow 1200mV 0C Model Removal Summary
 47. Slow 1200mV 0C Model Minimum Pulse Width Summary
 48. Slow 1200mV 0C Model Setup: 'ecg_sclk'
 49. Slow 1200mV 0C Model Setup: 'rec_sclk'
 50. Slow 1200mV 0C Model Setup: 'i2s_lrclk'
 51. Slow 1200mV 0C Model Setup: 'i2s_clk'
 52. Slow 1200mV 0C Model Setup: 'rec_rx_req'
 53. Slow 1200mV 0C Model Hold: 'i2s_lrclk'
 54. Slow 1200mV 0C Model Hold: 'rec_rx_req'
 55. Slow 1200mV 0C Model Hold: 'rec_sclk'
 56. Slow 1200mV 0C Model Hold: 'i2s_clk'
 57. Slow 1200mV 0C Model Hold: 'ecg_sclk'
 58. Slow 1200mV 0C Model Recovery: 'ecg_sclk'
 59. Slow 1200mV 0C Model Recovery: 'rec_sclk'
 60. Slow 1200mV 0C Model Removal: 'rec_sclk'
 61. Slow 1200mV 0C Model Removal: 'ecg_sclk'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 66. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_lrclk'
 67. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_rx_req'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Propagation Delay
 73. Minimum Propagation Delay
 74. Output Enable Times
 75. Minimum Output Enable Times
 76. Output Disable Times
 77. Minimum Output Disable Times
 78. Slow 1200mV 0C Model Metastability Report
 79. Fast 1200mV 0C Model Setup Summary
 80. Fast 1200mV 0C Model Hold Summary
 81. Fast 1200mV 0C Model Recovery Summary
 82. Fast 1200mV 0C Model Removal Summary
 83. Fast 1200mV 0C Model Minimum Pulse Width Summary
 84. Fast 1200mV 0C Model Setup: 'ecg_sclk'
 85. Fast 1200mV 0C Model Setup: 'rec_sclk'
 86. Fast 1200mV 0C Model Setup: 'i2s_lrclk'
 87. Fast 1200mV 0C Model Setup: 'i2s_clk'
 88. Fast 1200mV 0C Model Setup: 'rec_rx_req'
 89. Fast 1200mV 0C Model Hold: 'i2s_lrclk'
 90. Fast 1200mV 0C Model Hold: 'rec_rx_req'
 91. Fast 1200mV 0C Model Hold: 'i2s_clk'
 92. Fast 1200mV 0C Model Hold: 'rec_sclk'
 93. Fast 1200mV 0C Model Hold: 'ecg_sclk'
 94. Fast 1200mV 0C Model Recovery: 'ecg_sclk'
 95. Fast 1200mV 0C Model Recovery: 'rec_sclk'
 96. Fast 1200mV 0C Model Removal: 'rec_sclk'
 97. Fast 1200mV 0C Model Removal: 'ecg_sclk'
 98. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 99. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
100. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
101. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
102. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_lrclk'
103. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_rx_req'
104. Setup Times
105. Hold Times
106. Clock to Output Times
107. Minimum Clock to Output Times
108. Propagation Delay
109. Minimum Propagation Delay
110. Output Enable Times
111. Minimum Output Enable Times
112. Output Disable Times
113. Minimum Output Disable Times
114. Fast 1200mV 0C Model Metastability Report
115. Multicorner Timing Analysis Summary
116. Setup Times
117. Hold Times
118. Clock to Output Times
119. Minimum Clock to Output Times
120. Propagation Delay
121. Minimum Propagation Delay
122. Board Trace Model Assignments
123. Input Transition Times
124. Slow Corner Signal Integrity Metrics
125. Fast Corner Signal Integrity Metrics
126. Setup Transfers
127. Hold Transfers
128. Recovery Transfers
129. Removal Transfers
130. Report TCCS
131. Report RSKM
132. Unconstrained Paths
133. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; ecg_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_sclk }   ;
; ecg_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_ss_n }   ;
; i2s_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_clk }    ;
; i2s_lrclk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_lrclk }  ;
; rec_rx_req ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_rx_req } ;
; rec_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_sclk }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 206.02 MHz ; 206.02 MHz      ; ecg_sclk   ;                                                               ;
; 211.15 MHz ; 211.15 MHz      ; rec_sclk   ;                                                               ;
; 504.03 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_sclk   ; -3.070 ; -81.130       ;
; rec_sclk   ; -2.470 ; -86.958       ;
; i2s_lrclk  ; -1.427 ; -5.340        ;
; i2s_clk    ; -0.984 ; -20.593       ;
; rec_rx_req ; -0.220 ; -1.675        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i2s_lrclk  ; -0.681 ; -8.510        ;
; rec_rx_req ; -0.170 ; -1.961        ;
; rec_sclk   ; 0.182  ; 0.000         ;
; i2s_clk    ; 0.295  ; 0.000         ;
; ecg_sclk   ; 0.381  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; ecg_sclk ; -2.036 ; -79.585            ;
; rec_sclk ; -1.384 ; -34.287            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; rec_sclk ; 0.562 ; 0.000              ;
; ecg_sclk ; 0.615 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; rec_sclk   ; -3.000 ; -90.000                     ;
; ecg_sclk   ; -3.000 ; -66.000                     ;
; i2s_clk    ; -3.000 ; -31.000                     ;
; ecg_ss_n   ; -3.000 ; -3.000                      ;
; i2s_lrclk  ; -3.000 ; -3.000                      ;
; rec_rx_req ; -3.000 ; -3.000                      ;
+------------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_sclk'                                                                                                                             ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.070 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.489     ; 1.066      ;
; -2.903 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.250     ; 1.138      ;
; -2.888 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.333     ; 1.040      ;
; -2.853 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.331     ; 1.007      ;
; -2.847 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.331     ; 1.001      ;
; -2.806 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.413     ; 0.878      ;
; -2.800 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.270     ; 1.015      ;
; -2.798 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.410     ; 0.873      ;
; -2.793 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.269     ; 1.009      ;
; -2.788 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.249     ; 1.024      ;
; -2.768 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.240     ; 1.013      ;
; -2.757 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.331     ; 0.911      ;
; -2.742 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.205     ; 1.022      ;
; -2.741 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.282     ; 0.944      ;
; -2.735 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.237     ; 0.983      ;
; -2.733 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.330     ; 0.888      ;
; -2.709 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.286     ; 0.908      ;
; -2.694 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.286     ; 0.893      ;
; -2.677 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.249     ; 0.913      ;
; -2.674 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.270     ; 0.889      ;
; -2.671 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.269     ; 0.887      ;
; -2.670 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.269     ; 0.886      ;
; -2.670 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.271     ; 0.884      ;
; -2.669 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.273     ; 0.881      ;
; -2.659 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.266     ; 0.878      ;
; -2.658 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.265     ; 0.878      ;
; -2.656 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.265     ; 0.876      ;
; -2.656 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.266     ; 0.875      ;
; -2.652 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.203     ; 0.934      ;
; -2.650 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.413     ; 0.722      ;
; -2.646 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.410     ; 0.721      ;
; -2.635 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.286     ; 0.834      ;
; -2.595 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.203     ; 0.877      ;
; -2.572 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.331     ; 0.726      ;
; -2.568 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.333     ; 0.720      ;
; -2.566 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.287     ; 0.764      ;
; -2.516 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.273     ; 0.728      ;
; -2.511 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.269     ; 0.727      ;
; -2.510 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.269     ; 0.726      ;
; -2.508 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.271     ; 0.722      ;
; -2.506 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.266     ; 0.725      ;
; -2.505 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.265     ; 0.725      ;
; -2.505 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.266     ; 0.724      ;
; -2.502 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.265     ; 0.722      ;
; -2.469 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.334     ; 3.150      ;
; -2.455 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.334     ; 3.136      ;
; -2.442 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.203     ; 0.724      ;
; -2.407 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.331     ; 0.561      ;
; -2.402 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.331     ; 0.556      ;
; -2.350 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.269     ; 0.566      ;
; -2.348 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.270     ; 0.563      ;
; -2.271 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.334     ; 2.952      ;
; -2.265 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 3.157      ;
; -2.265 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 3.157      ;
; -2.265 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 3.157      ;
; -2.265 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 3.157      ;
; -2.265 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 3.157      ;
; -2.250 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 3.142      ;
; -2.250 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 3.142      ;
; -2.250 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 3.142      ;
; -2.250 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 3.142      ;
; -2.250 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 3.142      ;
; -2.219 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 3.151      ;
; -2.219 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 3.151      ;
; -2.219 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 3.151      ;
; -2.219 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 3.151      ;
; -2.219 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 3.151      ;
; -2.206 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 3.138      ;
; -2.206 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 3.138      ;
; -2.206 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 3.138      ;
; -2.206 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 3.138      ;
; -2.206 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 3.138      ;
; -2.179 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.048     ; 3.146      ;
; -2.179 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.048     ; 3.146      ;
; -2.169 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.048     ; 3.136      ;
; -2.169 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.048     ; 3.136      ;
; -2.161 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.334     ; 2.842      ;
; -2.144 ; SPI_slave:ecg_spi_ports|bit_cnt[8]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.116     ; 3.043      ;
; -2.122 ; SPI_slave:ecg_spi_ports|bit_cnt[10]   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.116     ; 3.021      ;
; -2.067 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 2.959      ;
; -2.067 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 2.959      ;
; -2.067 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 2.959      ;
; -2.067 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 2.959      ;
; -2.067 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.123     ; 2.959      ;
; -2.029 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.116     ; 2.928      ;
; -2.024 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.116     ; 2.923      ;
; -2.021 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 2.953      ;
; -2.021 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 2.953      ;
; -2.021 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 2.953      ;
; -2.021 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 2.953      ;
; -2.021 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.083     ; 2.953      ;
; -1.981 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.048     ; 2.948      ;
; -1.981 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.048     ; 2.948      ;
; -1.969 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.905      ;
; -1.969 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.905      ;
; -1.969 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.905      ;
; -1.969 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.905      ;
; -1.969 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.905      ;
; -1.969 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.905      ;
; -1.969 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.905      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_sclk'                                                                                                                            ;
+--------+--------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.470 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.627      ; 4.112      ;
; -2.470 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.627      ; 4.112      ;
; -2.470 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.627      ; 4.112      ;
; -2.470 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.627      ; 4.112      ;
; -2.470 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.627      ; 4.112      ;
; -2.470 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.627      ; 4.112      ;
; -2.425 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.624      ; 4.064      ;
; -2.425 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.624      ; 4.064      ;
; -2.425 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.624      ; 4.064      ;
; -2.425 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.624      ; 4.064      ;
; -2.425 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.624      ; 4.064      ;
; -2.393 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.679      ; 4.087      ;
; -2.393 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.679      ; 4.087      ;
; -2.393 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.679      ; 4.087      ;
; -2.393 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.679      ; 4.087      ;
; -2.393 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.679      ; 4.087      ;
; -2.393 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.679      ; 4.087      ;
; -2.393 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.679      ; 4.087      ;
; -2.393 ; SPI_slave:rec_spi_ports|bit_cnt[3]   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.679      ; 4.087      ;
; -2.329 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.701      ;
; -2.329 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.701      ;
; -2.329 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.701      ;
; -2.329 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.701      ;
; -2.329 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.701      ;
; -2.329 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.701      ;
; -2.292 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.664      ;
; -2.292 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.664      ;
; -2.292 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.664      ;
; -2.292 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.664      ;
; -2.292 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.664      ;
; -2.292 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.357      ; 3.664      ;
; -2.279 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.354      ; 3.648      ;
; -2.279 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.354      ; 3.648      ;
; -2.279 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.354      ; 3.648      ;
; -2.279 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.354      ; 3.648      ;
; -2.279 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.354      ; 3.648      ;
; -2.265 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.685      ;
; -2.265 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.685      ;
; -2.265 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.685      ;
; -2.265 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.685      ;
; -2.265 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.685      ;
; -2.265 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.685      ;
; -2.265 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.685      ;
; -2.265 ; SPI_slave:rec_spi_ports|bit_cnt[1]   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.685      ;
; -2.247 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.354      ; 3.616      ;
; -2.247 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.354      ; 3.616      ;
; -2.247 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.354      ; 3.616      ;
; -2.247 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.354      ; 3.616      ;
; -2.247 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.354      ; 3.616      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.581      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.581      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.581      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.581      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.581      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.581      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.639      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.639      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.639      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.639      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.639      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.639      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.639      ;
; -2.219 ; SPI_slave:rec_spi_ports|bit_cnt[4]   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.405      ; 3.639      ;
; -2.174 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.533      ;
; -2.174 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.533      ;
; -2.174 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.533      ;
; -2.174 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.533      ;
; -2.174 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.533      ;
; -2.154 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.516      ;
; -2.154 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.516      ;
; -2.154 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.516      ;
; -2.154 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.516      ;
; -2.154 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.516      ;
; -2.154 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.516      ;
; -2.142 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.399      ; 3.556      ;
; -2.142 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.399      ; 3.556      ;
; -2.142 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.399      ; 3.556      ;
; -2.142 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.399      ; 3.556      ;
; -2.142 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.399      ; 3.556      ;
; -2.142 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.399      ; 3.556      ;
; -2.142 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.399      ; 3.556      ;
; -2.142 ; SPI_slave:rec_spi_ports|bit_cnt[2]   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.399      ; 3.556      ;
; -2.138 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.500      ;
; -2.138 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.500      ;
; -2.138 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.500      ;
; -2.138 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.500      ;
; -2.138 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.500      ;
; -2.138 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.347      ; 3.500      ;
; -2.127 ; SPI_slave:rec_spi_ports|tx_buf[3]~81 ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -1.702     ; 1.410      ;
; -2.121 ; SPI_slave:rec_spi_ports|tx_buf[2]~85 ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -1.619     ; 1.487      ;
; -2.109 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.468      ;
; -2.109 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.468      ;
; -2.109 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.468      ;
; -2.109 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.468      ;
; -2.109 ; SPI_slave:rec_spi_ports|bit_cnt[32]  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.468      ;
; -2.093 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.452      ;
; -2.093 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.452      ;
; -2.093 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.452      ;
; -2.093 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.452      ;
; -2.093 ; SPI_slave:rec_spi_ports|bit_cnt[6]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.344      ; 3.452      ;
+--------+--------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_lrclk'                                                                                                         ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.427 ; I2S:i2s_ports|r_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.654      ; 1.843      ;
; -0.838 ; I2S:i2s_ports|r_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.652      ; 1.792      ;
; -0.758 ; I2S:i2s_ports|r_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.644      ; 1.798      ;
; -0.529 ; I2S:i2s_ports|r_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.895      ; 1.619      ;
; -0.522 ; I2S:i2s_ports|r_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.654      ; 1.819      ;
; -0.323 ; I2S:i2s_ports|r_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.642      ; 1.815      ;
; -0.272 ; I2S:i2s_ports|r_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.663      ; 1.780      ;
; -0.243 ; I2S:i2s_ports|r_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.660      ; 1.749      ;
; -0.157 ; I2S:i2s_ports|r_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.644      ; 1.875      ;
; -0.101 ; I2S:i2s_ports|r_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.663      ; 1.829      ;
; -0.063 ; I2S:i2s_ports|r_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.652      ; 1.783      ;
; -0.041 ; I2S:i2s_ports|r_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.662      ; 1.768      ;
; -0.033 ; I2S:i2s_ports|r_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.955      ; 1.836      ;
; -0.025 ; I2S:i2s_ports|r_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.893      ; 1.707      ;
; -0.008 ; I2S:i2s_ports|r_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.951      ; 1.819      ;
; 0.004  ; I2S:i2s_ports|r_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.662      ; 1.717      ;
; 0.008  ; I2S:i2s_ports|r_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.663      ; 1.847      ;
; 0.068  ; I2S:i2s_ports|r_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.661      ; 1.795      ;
; 0.105  ; I2S:i2s_ports|r_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.634      ; 1.731      ;
; 0.132  ; I2S:i2s_ports|r_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.661      ; 1.726      ;
; 0.173  ; I2S:i2s_ports|r_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.661      ; 1.839      ;
; 0.254  ; I2S:i2s_ports|r_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.634      ; 1.721      ;
; 0.301  ; I2S:i2s_ports|r_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.662      ; 1.709      ;
; 0.395  ; I2S:i2s_ports|r_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.953      ; 1.777      ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_clk'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.984 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.918      ;
; -0.980 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.914      ;
; -0.948 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.882      ;
; -0.927 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.861      ;
; -0.856 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.790      ;
; -0.856 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.790      ;
; -0.856 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.790      ;
; -0.856 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.790      ;
; -0.856 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.790      ;
; -0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.784      ;
; -0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.784      ;
; -0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.784      ;
; -0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.784      ;
; -0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.784      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.762      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.762      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.762      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.762      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.762      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.761      ;
; -0.808 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.743      ;
; -0.808 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.743      ;
; -0.808 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.743      ;
; -0.576 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.510      ;
; -0.529 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.463      ;
; -0.489 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.424      ;
; -0.319 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.254      ;
; -0.308 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.242      ;
; -0.291 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.225      ;
; -0.269 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.203      ;
; -0.266 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.200      ;
; -0.263 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.058      ;
; -0.263 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.058      ;
; -0.263 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.058      ;
; -0.263 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.058      ;
; -0.263 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.058      ;
; -0.256 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.052      ;
; -0.256 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.052      ;
; -0.256 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.052      ;
; -0.256 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.052      ;
; -0.256 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.052      ;
; -0.254 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.189      ;
; -0.248 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.182      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.030      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.030      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.030      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.030      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.030      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.029      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.029      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.029      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.029      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.029      ;
; -0.234 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.320      ; 3.029      ;
; -0.221 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.155      ;
; -0.215 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.011      ;
; -0.215 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.011      ;
; -0.215 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.321      ; 3.011      ;
; -0.205 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.140      ;
; -0.071 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.005      ;
; -0.067 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.001      ;
; -0.060 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.994      ;
; 0.068  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 0.867      ;
; 0.068  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.866      ;
; 0.069  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.865      ;
; 0.070  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 0.865      ;
; 0.095  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.839      ;
; 0.102  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.832      ;
; 0.218  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.716      ;
; 0.245  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.689      ;
; 0.297  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.637      ;
; 0.374  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.921      ;
; 0.374  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.921      ;
; 0.374  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.921      ;
; 0.374  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.921      ;
; 0.374  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.921      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.916      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.916      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.916      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.916      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.916      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.915      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.915      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.915      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.915      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.915      ;
; 0.380  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.320      ; 2.915      ;
; 0.383  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.913      ;
; 0.383  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.913      ;
; 0.383  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.913      ;
; 0.383  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.913      ;
; 0.383  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.913      ;
; 0.414  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.882      ;
; 0.414  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.882      ;
; 0.414  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.321      ; 2.882      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_rx_req'                                                                                                               ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.220 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.181      ; 1.609      ;
; -0.176 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.180      ; 1.567      ;
; -0.165 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.243      ; 1.484      ;
; -0.157 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.997      ; 1.365      ;
; -0.151 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.182      ; 1.547      ;
; -0.123 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.233      ; 1.565      ;
; -0.119 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.000      ; 1.332      ;
; -0.114 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.228      ; 1.553      ;
; -0.112 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.999      ; 1.322      ;
; -0.088 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.231      ; 1.526      ;
; -0.075 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.228      ; 1.514      ;
; -0.072 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.000      ; 1.443      ;
; -0.040 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.478      ; 1.732      ;
; -0.038 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.233      ; 1.484      ;
; -0.013 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.476      ; 1.696      ;
; -0.008 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.476      ; 1.695      ;
; -0.004 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.477      ; 1.690      ;
; 0.006  ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.244      ; 1.452      ;
; 0.006  ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.240      ; 1.445      ;
; 0.010  ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.234      ; 1.596      ;
; 0.026  ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.449      ; 1.632      ;
; 0.077  ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.179      ; 1.473      ;
; 0.127  ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.242      ; 1.485      ;
; 0.159  ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.240      ; 1.453      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_lrclk'                                                                                                          ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.681 ; I2S:i2s_ports|r_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.225      ; 1.584      ;
; -0.676 ; I2S:i2s_ports|r_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.223      ; 1.587      ;
; -0.668 ; I2S:i2s_ports|r_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.227      ; 1.599      ;
; -0.631 ; I2S:i2s_ports|r_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.142      ; 1.551      ;
; -0.571 ; I2S:i2s_ports|r_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.140      ; 1.609      ;
; -0.348 ; I2S:i2s_ports|r_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.895      ; 1.587      ;
; -0.346 ; I2S:i2s_ports|r_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.894      ; 1.588      ;
; -0.337 ; I2S:i2s_ports|r_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.894      ; 1.597      ;
; -0.329 ; I2S:i2s_ports|r_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.896      ; 1.607      ;
; -0.310 ; I2S:i2s_ports|r_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.885      ; 1.615      ;
; -0.310 ; I2S:i2s_ports|r_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.866      ; 1.596      ;
; -0.309 ; I2S:i2s_ports|r_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.892      ; 1.623      ;
; -0.304 ; I2S:i2s_ports|r_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.895      ; 1.631      ;
; -0.299 ; I2S:i2s_ports|r_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.876      ; 1.617      ;
; -0.280 ; I2S:i2s_ports|r_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.866      ; 1.626      ;
; -0.265 ; I2S:i2s_ports|r_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.895      ; 1.670      ;
; -0.260 ; I2S:i2s_ports|r_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.885      ; 1.665      ;
; -0.254 ; I2S:i2s_ports|r_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.877      ; 1.663      ;
; -0.245 ; I2S:i2s_ports|r_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.887      ; 1.682      ;
; -0.240 ; I2S:i2s_ports|r_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.895      ; 1.695      ;
; -0.227 ; I2S:i2s_ports|r_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.895      ; 1.708      ;
; -0.222 ; I2S:i2s_ports|r_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.896      ; 1.714      ;
; -0.205 ; I2S:i2s_ports|r_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.887      ; 1.722      ;
; -0.193 ; I2S:i2s_ports|r_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.874      ; 1.721      ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_rx_req'                                                                                                                ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.170 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.685      ; 1.545      ;
; -0.162 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.686      ; 1.554      ;
; -0.162 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.459      ; 1.327      ;
; -0.161 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.656      ; 1.525      ;
; -0.159 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.685      ; 1.556      ;
; -0.154 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.463      ; 1.339      ;
; -0.146 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.460      ; 1.344      ;
; -0.134 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.461      ; 1.357      ;
; -0.120 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.686      ; 1.596      ;
; -0.117 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.463      ; 1.376      ;
; -0.097 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.454      ; 1.387      ;
; -0.083 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.454      ; 1.401      ;
; -0.073 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.400      ; 1.357      ;
; -0.055 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.452      ; 1.427      ;
; -0.052 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.449      ; 1.427      ;
; -0.038 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.455      ; 1.447      ;
; -0.033 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.228      ; 1.225      ;
; -0.023 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.449      ; 1.456      ;
; -0.022 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.229      ; 1.237      ;
; 0.006  ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.403      ; 1.439      ;
; 0.027  ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.226      ; 1.283      ;
; 0.048  ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.401      ; 1.479      ;
; 0.060  ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.402      ; 1.492      ;
; 0.067  ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.229      ; 1.326      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_sclk'                                                                                                                           ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; I2S:i2s_ports|r_sr_in[4]            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.635      ; 1.004      ;
; 0.189 ; I2S:i2s_ports|r_sr_in[0]            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.635      ; 1.011      ;
; 0.281 ; I2S:i2s_ports|r_sr_in[23]           ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.580      ; 1.048      ;
; 0.281 ; I2S:i2s_ports|r_sr_in[21]           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.504      ; 0.972      ;
; 0.282 ; I2S:i2s_ports|r_sr_in[18]           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.504      ; 0.973      ;
; 0.287 ; I2S:i2s_ports|r_sr_in[1]            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.635      ; 1.109      ;
; 0.319 ; I2S:i2s_ports|r_sr_in[22]           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.504      ; 1.010      ;
; 0.331 ; I2S:i2s_ports|r_sr_in[6]            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.450      ; 0.968      ;
; 0.331 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.890      ; 3.408      ;
; 0.334 ; I2S:i2s_ports|r_sr_in[8]            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.450      ; 0.971      ;
; 0.334 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.687      ; 3.208      ;
; 0.368 ; I2S:i2s_ports|r_sr_in[16]           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.504      ; 1.059      ;
; 0.370 ; I2S:i2s_ports|r_sr_in[5]            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.450      ; 1.007      ;
; 0.381 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.388 ; I2S:i2s_ports|r_sr_in[17]           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.504      ; 1.079      ;
; 0.391 ; I2S:i2s_ports|r_sr_in[3]            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.635      ; 1.213      ;
; 0.402 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.599      ;
; 0.404 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.601      ;
; 0.413 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.612      ;
; 0.413 ; I2S:i2s_ports|r_sr_in[2]            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.635      ; 1.235      ;
; 0.414 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.613      ;
; 0.420 ; I2S:i2s_ports|r_sr_in[19]           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.504      ; 1.111      ;
; 0.435 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.687      ; 3.309      ;
; 0.439 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.556      ; 3.182      ;
; 0.468 ; I2S:i2s_ports|r_sr_in[15]           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.446      ; 1.101      ;
; 0.475 ; I2S:i2s_ports|r_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.446      ; 1.108      ;
; 0.475 ; I2S:i2s_ports|r_sr_in[7]            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.450      ; 1.112      ;
; 0.493 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.901      ; 3.581      ;
; 0.497 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.363      ; 1.017      ;
; 0.501 ; I2S:i2s_ports|r_sr_in[9]            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.450      ; 1.138      ;
; 0.510 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.066      ; 0.733      ;
; 0.510 ; I2S:i2s_ports|r_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.446      ; 1.143      ;
; 0.512 ; I2S:i2s_ports|r_sr_in[11]           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.446      ; 1.145      ;
; 0.521 ; I2S:i2s_ports|r_sr_in[23]           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.504      ; 1.212      ;
; 0.528 ; I2S:i2s_ports|r_sr_in[20]           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.504      ; 1.219      ;
; 0.536 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.733      ;
; 0.541 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.901      ; 3.629      ;
; 0.546 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.743      ;
; 0.547 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.744      ;
; 0.548 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.745      ;
; 0.563 ; I2S:i2s_ports|r_sr_in[14]           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.446      ; 1.196      ;
; 0.568 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.764      ;
; 0.612 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.548      ; 1.317      ;
; 0.615 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.548      ; 1.320      ;
; 0.615 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.548      ; 1.320      ;
; 0.617 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 3.629      ;
; 0.621 ; I2S:i2s_ports|r_sr_in[10]           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.450      ; 1.258      ;
; 0.640 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.556      ; 3.383      ;
; 0.643 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.955      ; 3.785      ;
; 0.680 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.262      ; 0.599      ;
; 0.683 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.880      ;
; 0.690 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.955      ; 3.832      ;
; 0.704 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.955      ; 3.846      ;
; 0.710 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.907      ;
; 0.713 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.310      ; 1.180      ;
; 0.726 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.955      ; 3.868      ;
; 0.743 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.940      ;
; 0.749 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 3.761      ;
; 0.766 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.687      ; 3.140      ;
; 0.766 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.970      ;
; 0.767 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.971      ;
; 0.769 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.687      ; 3.143      ;
; 0.771 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.975      ;
; 0.771 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.975      ;
; 0.774 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 3.786      ;
; 0.783 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.306      ; 0.746      ;
; 0.788 ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.772      ; 1.217      ;
; 0.792 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.078      ; 1.027      ;
; 0.792 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.743      ; 1.192      ;
; 0.796 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 1.000      ;
; 0.798 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.556      ; 3.041      ;
; 0.805 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.306      ; 0.768      ;
; 0.814 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.890      ; 3.391      ;
; 0.820 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.955      ; 3.962      ;
; 0.823 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 3.835      ;
; 0.830 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 1.034      ;
; 0.844 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 3.856      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_clk'                                                                                               ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.404      ; 2.896      ;
; 0.295 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.404      ; 2.896      ;
; 0.295 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.404      ; 2.896      ;
; 0.325 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.404      ; 2.926      ;
; 0.325 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.404      ; 2.926      ;
; 0.325 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.404      ; 2.926      ;
; 0.325 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.404      ; 2.926      ;
; 0.325 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.404      ; 2.926      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.927      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.927      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.927      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.927      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.927      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.927      ;
; 0.328 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.928      ;
; 0.328 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.928      ;
; 0.328 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.928      ;
; 0.328 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.928      ;
; 0.328 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.928      ;
; 0.333 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.933      ;
; 0.333 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.933      ;
; 0.333 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.933      ;
; 0.333 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.933      ;
; 0.333 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.933      ;
; 0.359 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.372 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.590      ;
; 0.400 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.618      ;
; 0.487 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.517 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.735      ;
; 0.545 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.763      ;
; 0.546 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.763      ;
; 0.546 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.764      ;
; 0.548 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.765      ;
; 0.580 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.798      ;
; 0.679 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.897      ;
; 0.688 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.906      ;
; 0.816 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.034      ;
; 0.845 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.063      ;
; 0.867 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.085      ;
; 0.883 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.101      ;
; 0.889 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.107      ;
; 0.900 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.118      ;
; 0.913 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.131      ;
; 0.923 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.404      ; 3.024      ;
; 0.923 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.404      ; 3.024      ;
; 0.923 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.404      ; 3.024      ;
; 0.930 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.148      ;
; 0.938 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.155      ;
; 0.942 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.042      ;
; 0.942 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.042      ;
; 0.942 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.042      ;
; 0.942 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.042      ;
; 0.942 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.042      ;
; 0.942 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.042      ;
; 0.943 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.043      ;
; 0.943 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.043      ;
; 0.943 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.043      ;
; 0.943 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.043      ;
; 0.943 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.043      ;
; 0.963 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.404      ; 3.064      ;
; 0.963 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.404      ; 3.064      ;
; 0.963 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.404      ; 3.064      ;
; 0.963 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.404      ; 3.064      ;
; 0.963 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.404      ; 3.064      ;
; 0.969 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.069      ;
; 0.969 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.069      ;
; 0.969 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.069      ;
; 0.969 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.069      ;
; 0.969 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.403      ; 3.069      ;
; 1.105 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.322      ;
; 1.122 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.340      ;
; 1.147 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.365      ;
; 1.504 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.722      ;
; 1.545 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.764      ;
; 1.545 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.764      ;
; 1.545 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.764      ;
; 1.545 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.763      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.794      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.794      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.794      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.794      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.794      ;
; 1.577 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.795      ;
; 1.577 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.795      ;
; 1.577 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.795      ;
; 1.577 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.795      ;
; 1.577 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.795      ;
; 1.577 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.795      ;
; 1.578 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.796      ;
; 1.578 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.796      ;
; 1.578 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.796      ;
; 1.578 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.796      ;
; 1.578 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.796      ;
; 1.583 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.801      ;
; 1.583 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.801      ;
; 1.583 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.801      ;
; 1.583 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.801      ;
; 1.583 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.801      ;
; 1.602 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.820      ;
; 1.603 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.821      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_sclk'                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.393 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.593      ;
; 0.394 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.592      ;
; 0.395 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.593      ;
; 0.395 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.593      ;
; 0.395 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.593      ;
; 0.396 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.594      ;
; 0.397 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.595      ;
; 0.402 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.599      ;
; 0.421 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.618      ;
; 0.423 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.620      ;
; 0.470 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.436      ; 3.093      ;
; 0.513 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.281      ; 0.951      ;
; 0.527 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.725      ;
; 0.532 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.730      ;
; 0.534 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.734      ;
; 0.537 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.735      ;
; 0.537 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.735      ;
; 0.540 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.738      ;
; 0.544 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.744      ;
; 0.545 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.745      ;
; 0.574 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.774      ;
; 0.592 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.457      ; 3.236      ;
; 0.635 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.194      ; 3.016      ;
; 0.693 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.893      ;
; 0.715 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.915      ;
; 0.729 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.260      ; 3.176      ;
; 0.730 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.260      ; 3.177      ;
; 0.734 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.260      ; 3.181      ;
; 0.734 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.436      ; 2.857      ;
; 0.738 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 3.181      ;
; 0.739 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 3.182      ;
; 0.740 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.260      ; 3.187      ;
; 0.741 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 3.184      ;
; 0.745 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 3.188      ;
; 0.749 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.305      ; 3.241      ;
; 0.751 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.260      ; 3.198      ;
; 0.793 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.990      ;
; 0.801 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.021      ; 0.979      ;
; 0.806 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 3.204      ;
; 0.812 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 3.210      ;
; 0.813 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.011      ;
; 0.817 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 3.260      ;
; 0.820 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.019      ;
; 0.851 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.046      ;
; 0.854 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.269      ; 3.310      ;
; 0.854 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.305      ; 3.346      ;
; 0.856 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.269      ; 3.312      ;
; 0.857 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.269      ; 3.313      ;
; 0.860 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.269      ; 3.316      ;
; 0.861 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.269      ; 3.317      ;
; 0.899 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.457      ; 3.043      ;
; 0.910 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.110      ;
; 0.911 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 3.309      ;
; 0.921 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.068      ; 1.146      ;
; 0.922 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.119      ;
; 0.931 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 3.374      ;
; 0.941 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.458      ; 1.056      ;
; 0.952 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 3.350      ;
; 0.962 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.194      ; 2.843      ;
; 0.968 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 3.411      ;
; 0.985 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 3.383      ;
; 1.016 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.213      ;
; 1.016 ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.215      ;
; 1.017 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.216      ;
; 1.018 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.217      ;
; 1.019 ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.217      ;
; 1.019 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.217      ;
; 1.019 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.216      ;
; 1.022 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.220      ;
; 1.031 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.294      ; 1.482      ;
; 1.045 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.244      ;
; 1.046 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.245      ;
; 1.056 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.253      ;
; 1.057 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.256      ;
; 1.095 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.134      ; 1.386      ;
; 1.113 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.312      ;
; 1.147 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.315      ; 1.619      ;
; 1.156 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.354      ;
; 1.186 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.052      ; 1.395      ;
; 1.205 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.187     ; 1.175      ;
; 1.205 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.437      ; 1.299      ;
; 1.214 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.013      ; 1.384      ;
; 1.259 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.288      ; 1.204      ;
; 1.265 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.065      ; 1.487      ;
; 1.281 ; SPI_slave:ecg_spi_ports|roe~_emulated        ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.063      ; 1.501      ;
; 1.300 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.130      ; 1.587      ;
; 1.324 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.458      ; 1.439      ;
; 1.326 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.028      ; 1.011      ;
; 1.326 ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.305      ; 1.788      ;
; 1.327 ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.063      ; 1.547      ;
; 1.335 ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.054      ; 1.546      ;
; 1.356 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.556      ;
; 1.368 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.437      ; 1.462      ;
; 1.380 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.305      ; 3.372      ;
; 1.388 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.008      ; 1.553      ;
; 1.393 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.113      ; 1.663      ;
; 1.405 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.186      ; 1.248      ;
; 1.410 ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.099      ; 1.666      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ecg_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.036 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.647      ;
; -2.036 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.647      ;
; -2.036 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.647      ;
; -2.036 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.647      ;
; -2.036 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.647      ;
; -1.993 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.170      ; 4.648      ;
; -1.993 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.170      ; 4.648      ;
; -1.993 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.170      ; 4.648      ;
; -1.993 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.170      ; 4.648      ;
; -1.993 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.170      ; 4.648      ;
; -1.993 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.170      ; 4.648      ;
; -1.993 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.170      ; 4.648      ;
; -1.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.173      ; 4.649      ;
; -1.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.173      ; 4.649      ;
; -1.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.173      ; 4.649      ;
; -1.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.173      ; 4.649      ;
; -1.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.173      ; 4.649      ;
; -1.980 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.182      ; 4.647      ;
; -1.980 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.182      ; 4.647      ;
; -1.980 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.182      ; 4.647      ;
; -1.980 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.182      ; 4.647      ;
; -1.980 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.182      ; 4.647      ;
; -1.947 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.217      ; 4.649      ;
; -1.947 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.217      ; 4.649      ;
; -1.377 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.488      ;
; -1.377 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.488      ;
; -1.377 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.488      ;
; -1.377 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.488      ;
; -1.377 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.488      ;
; -1.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.170      ; 4.489      ;
; -1.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.170      ; 4.489      ;
; -1.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.170      ; 4.489      ;
; -1.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.170      ; 4.489      ;
; -1.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.170      ; 4.489      ;
; -1.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.170      ; 4.489      ;
; -1.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.170      ; 4.489      ;
; -1.332 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.173      ; 4.490      ;
; -1.332 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.173      ; 4.490      ;
; -1.332 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.173      ; 4.490      ;
; -1.332 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.173      ; 4.490      ;
; -1.332 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.173      ; 4.490      ;
; -1.321 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.182      ; 4.488      ;
; -1.321 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.182      ; 4.488      ;
; -1.321 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.182      ; 4.488      ;
; -1.321 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.182      ; 4.488      ;
; -1.321 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.182      ; 4.488      ;
; -1.288 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.217      ; 4.490      ;
; -1.288 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.217      ; 4.490      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.933      ; 3.479      ;
; -0.851 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.178      ; 3.514      ;
; -0.851 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.178      ; 3.514      ;
; -0.851 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.178      ; 3.514      ;
; -0.851 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.178      ; 3.514      ;
; -0.851 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.178      ; 3.514      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.815 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.984      ; 3.284      ;
; -0.788 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.206      ; 3.479      ;
; -0.759 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.989      ; 3.233      ;
; -0.570 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.171      ;
; -0.521 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.348      ; 3.354      ;
; -0.424 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.369      ; 3.278      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.933      ; 3.237      ;
; -0.317 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.116      ; 3.418      ;
; -0.226 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.348      ; 3.559      ;
; -0.147 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.369      ; 3.501      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.384 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.661      ; 4.530      ;
; -1.384 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.661      ; 4.530      ;
; -1.384 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.661      ; 4.530      ;
; -1.384 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.661      ; 4.530      ;
; -1.384 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.661      ; 4.530      ;
; -1.381 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.664      ; 4.530      ;
; -1.381 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.664      ; 4.530      ;
; -1.381 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.664      ; 4.530      ;
; -1.381 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.664      ; 4.530      ;
; -1.381 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.664      ; 4.530      ;
; -1.381 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.664      ; 4.530      ;
; -1.330 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.716      ; 4.531      ;
; -1.330 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.716      ; 4.531      ;
; -1.330 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.716      ; 4.531      ;
; -1.330 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.716      ; 4.531      ;
; -1.330 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.716      ; 4.531      ;
; -1.330 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.716      ; 4.531      ;
; -1.330 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.716      ; 4.531      ;
; -1.330 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.716      ; 4.531      ;
; -1.204 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.841      ; 4.530      ;
; -1.204 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.841      ; 4.530      ;
; -1.204 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.841      ; 4.530      ;
; -1.204 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.841      ; 4.530      ;
; -1.204 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.841      ; 4.530      ;
; -0.993 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.465      ; 3.943      ;
; -0.768 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.661      ; 4.414      ;
; -0.768 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.661      ; 4.414      ;
; -0.768 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.661      ; 4.414      ;
; -0.768 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.661      ; 4.414      ;
; -0.768 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.661      ; 4.414      ;
; -0.765 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.664      ; 4.414      ;
; -0.765 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.664      ; 4.414      ;
; -0.765 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.664      ; 4.414      ;
; -0.765 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.664      ; 4.414      ;
; -0.765 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.664      ; 4.414      ;
; -0.765 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.664      ; 4.414      ;
; -0.755 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.590      ; 3.830      ;
; -0.714 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.716      ; 4.415      ;
; -0.714 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.716      ; 4.415      ;
; -0.714 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.716      ; 4.415      ;
; -0.714 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.716      ; 4.415      ;
; -0.714 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.716      ; 4.415      ;
; -0.714 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.716      ; 4.415      ;
; -0.714 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.716      ; 4.415      ;
; -0.714 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.716      ; 4.415      ;
; -0.673 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.785      ; 3.943      ;
; -0.587 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.841      ; 4.413      ;
; -0.587 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.841      ; 4.413      ;
; -0.587 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.841      ; 4.413      ;
; -0.587 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.841      ; 4.413      ;
; -0.587 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.841      ; 4.413      ;
; -0.528 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.465      ; 3.978      ;
; -0.319 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.590      ; 3.894      ;
; -0.253 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.785      ; 4.023      ;
; -0.242 ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.500        ; 2.465      ; 3.192      ;
; 0.023  ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 1.000        ; 2.465      ; 3.427      ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rec_sclk'                                                                                               ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.562 ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.556      ; 3.305      ;
; 0.714 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.890      ; 3.791      ;
; 0.775 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.556      ; 3.518      ;
; 0.817 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.687      ; 3.691      ;
; 0.832 ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.556      ; 3.075      ;
; 1.103 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.955      ; 4.245      ;
; 1.103 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.955      ; 4.245      ;
; 1.103 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.955      ; 4.245      ;
; 1.103 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.955      ; 4.245      ;
; 1.103 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.955      ; 4.245      ;
; 1.138 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.890      ; 3.715      ;
; 1.209 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.556      ; 3.452      ;
; 1.234 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 4.246      ;
; 1.234 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 4.246      ;
; 1.234 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 4.246      ;
; 1.234 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 4.246      ;
; 1.234 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 4.246      ;
; 1.234 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 4.246      ;
; 1.234 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 4.246      ;
; 1.234 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.825      ; 4.246      ;
; 1.249 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.687      ; 3.623      ;
; 1.289 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.770      ; 4.246      ;
; 1.289 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.770      ; 4.246      ;
; 1.289 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.770      ; 4.246      ;
; 1.289 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.770      ; 4.246      ;
; 1.289 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.770      ; 4.246      ;
; 1.289 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.770      ; 4.246      ;
; 1.292 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.767      ; 4.246      ;
; 1.292 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.767      ; 4.246      ;
; 1.292 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.767      ; 4.246      ;
; 1.292 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.767      ; 4.246      ;
; 1.292 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.767      ; 4.246      ;
; 1.728 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.955      ; 4.370      ;
; 1.728 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.955      ; 4.370      ;
; 1.728 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.955      ; 4.370      ;
; 1.728 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.955      ; 4.370      ;
; 1.728 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.955      ; 4.370      ;
; 1.859 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.825      ; 4.371      ;
; 1.859 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.825      ; 4.371      ;
; 1.859 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.825      ; 4.371      ;
; 1.859 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.825      ; 4.371      ;
; 1.859 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.825      ; 4.371      ;
; 1.859 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.825      ; 4.371      ;
; 1.859 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.825      ; 4.371      ;
; 1.859 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.825      ; 4.371      ;
; 1.913 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.770      ; 4.370      ;
; 1.913 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.770      ; 4.370      ;
; 1.913 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.770      ; 4.370      ;
; 1.913 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.770      ; 4.370      ;
; 1.913 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.770      ; 4.370      ;
; 1.913 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.770      ; 4.370      ;
; 1.917 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.767      ; 4.371      ;
; 1.917 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.767      ; 4.371      ;
; 1.917 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.767      ; 4.371      ;
; 1.917 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.767      ; 4.371      ;
; 1.917 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.767      ; 4.371      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ecg_sclk'                                                                                              ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.615 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.457      ; 3.259      ;
; 0.640 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.294      ; 3.121      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.068      ; 2.901      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.063      ; 2.912      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.194      ; 3.056      ;
; 0.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.265      ; 3.150      ;
; 0.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.265      ; 3.150      ;
; 0.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.265      ; 3.150      ;
; 0.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.265      ; 3.150      ;
; 0.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.265      ; 3.150      ;
; 0.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.436      ; 3.345      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.924 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.010      ; 3.121      ;
; 0.945 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.457      ; 3.089      ;
; 1.004 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.194      ; 2.885      ;
; 1.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.436      ; 3.129      ;
; 1.365 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.068      ; 3.120      ;
; 1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.294      ; 3.356      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.063      ; 3.169      ;
; 1.439 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.265      ; 3.391      ;
; 1.439 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.265      ; 3.391      ;
; 1.439 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.265      ; 3.391      ;
; 1.439 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.265      ; 3.391      ;
; 1.439 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.265      ; 3.391      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.010      ; 3.356      ;
; 1.833 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.305      ; 4.325      ;
; 1.833 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.305      ; 4.325      ;
; 1.867 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.269      ; 4.323      ;
; 1.867 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.269      ; 4.323      ;
; 1.867 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.269      ; 4.323      ;
; 1.867 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.269      ; 4.323      ;
; 1.867 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.269      ; 4.323      ;
; 1.878 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.260      ; 4.325      ;
; 1.878 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.260      ; 4.325      ;
; 1.878 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.260      ; 4.325      ;
; 1.878 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.260      ; 4.325      ;
; 1.878 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.260      ; 4.325      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 4.324      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 4.324      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 4.324      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 4.324      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 4.324      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 4.324      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.256      ; 4.324      ;
; 1.925 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 4.323      ;
; 1.925 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 4.323      ;
; 1.925 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 4.323      ;
; 1.925 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 4.323      ;
; 1.925 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 4.323      ;
; 2.487 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.305      ; 4.479      ;
; 2.487 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.305      ; 4.479      ;
; 2.522 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.269      ; 4.478      ;
; 2.522 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.269      ; 4.478      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.131  ; 0.347        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.137  ; 0.321        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; 0.137  ; 0.321        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; 0.137  ; 0.321        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; 0.137  ; 0.321        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; 0.137  ; 0.321        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_clk ; Rise       ; i2s_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[10]|clk     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[16]|clk     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[17]|clk     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[23]|clk     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[5]|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[6]|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[7]|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[8]|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[9]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|pos_edge|clk        ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[0]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[11]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[12]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[13]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[14]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[15]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[18]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[19]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[1]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[20]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[21]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[22]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[2]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[3]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[4]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zbclk|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzbclk|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzzbclk|clk         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21]     ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datac          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_lrclk'                                                                         ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_lrclk ; Rise       ; i2s_lrclk                                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|o                         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2|combout         ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; rec_spi_ports|process_1~2|datad           ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datab          ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datab          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; rec_spi_ports|process_1~2|datad           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2|combout         ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_rx_req'                                                                         ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_rx_req ; Rise       ; rec_rx_req                                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|o                        ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.618  ; 0.618        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 4.385 ; 4.903 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.694 ; 1.856 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.405 ; 3.804 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 4.231 ; 4.659 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.555 ; 4.012 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.898 ; 3.332 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.671 ; 3.123 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.423 ; 2.888 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.622 ; 3.119 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.625 ; 3.095 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.646 ; 3.105 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.344 ; 2.760 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.568 ; 3.067 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.601 ; 3.130 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.582 ; 3.051 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.364 ; 2.807 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.734 ; 3.165 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.317 ; 2.767 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.898 ; 3.332 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.515 ; 2.974 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.265 ; 2.717 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.755 ; 3.264 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.127 ; 2.599 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.608 ; 3.123 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.179 ; 2.637 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.228 ; 2.659 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.322 ; 2.744 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.474 ; 2.930 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.085 ; 2.527 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.645 ; 3.158 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 4.065 ; 4.447 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 3.173 ; 3.635 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.779 ; 4.316 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.088 ; 1.269 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.811 ; 3.196 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.644 ; 4.053 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.123 ; 3.576 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.368 ; 3.791 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.849 ; 1.367 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.500 ; 0.917 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.389 ; 0.849 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.849 ; 1.346 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.813 ; 1.235 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.446 ; 0.902 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.486 ; 0.893 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.703 ; 1.194 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.834 ; 1.367 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.515 ; 0.951 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.498 ; 0.942 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.692 ; 1.095 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.744 ; 1.191 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.803 ; 1.221 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.423 ; 0.873 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.414 ; 0.842 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.588 ; 1.007 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.111 ; 0.551 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.838 ; 1.358 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.109 ; 0.539 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.359 ; 0.786 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.559 ; 0.980 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.517 ; 0.965 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.156 ; 0.588 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.440 ; 0.884 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 2.153 ; 2.570 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.808 ; 2.231 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.586 ; 0.723 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; 1.612 ; 1.715 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.933 ; 1.051 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 4.042 ; 4.524 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.291 ; 3.805 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.455 ; 3.900 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.859 ; 3.312 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; 1.018 ; 1.174 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.541 ; 4.005 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.722 ; 0.858 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 3.499 ; 3.913 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.660 ; 3.154 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.262 ; 3.689 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.467 ; 2.916 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -3.792 ; -4.309 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.759 ; -0.910 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.985 ; -3.361 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.695 ; -4.111 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -3.124 ; -3.559 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.633 ; -2.050 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -2.197 ; -2.626 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -2.010 ; -2.461 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -2.197 ; -2.680 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -2.152 ; -2.600 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -2.172 ; -2.606 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.934 ; -2.338 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -2.145 ; -2.630 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -2.175 ; -2.688 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -2.108 ; -2.552 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.953 ; -2.381 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -2.260 ; -2.643 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.862 ; -2.286 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -2.420 ; -2.829 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -2.093 ; -2.520 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.845 ; -2.269 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -2.246 ; -2.692 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.674 ; -2.124 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -2.182 ; -2.683 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.723 ; -2.156 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.817 ; -2.236 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.908 ; -2.319 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -2.043 ; -2.474 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.633 ; -2.050 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -2.107 ; -2.536 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -3.112 ; -3.527 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.579 ; -2.064 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -3.171 ; -3.704 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.264 ; -0.500 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.325 ; -2.707 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.090 ; -3.490 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.672 ; -3.110 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.617 ; -3.103 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.886  ; 0.463  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.448  ; 0.053  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.556  ; 0.123  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.237  ; -0.231 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.273  ; -0.129 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.624  ; 0.190  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.572  ; 0.176  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.358  ; -0.120 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.253  ; -0.256 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.402  ; -0.009 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.561  ; 0.130  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.362  ; -0.017 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.349  ; -0.077 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.264  ; -0.145 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.481  ; 0.059  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.656  ; 0.249  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.468  ; 0.059  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.801  ; 0.381  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.247  ; -0.249 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.790  ; 0.385  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.695  ; 0.278  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.514  ; 0.113  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.403  ; -0.021 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.886  ; 0.463  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.619  ; 0.185  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -1.767 ; -2.176 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -1.425 ; -1.829 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -0.335 ; -0.463 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; -0.571 ; -0.649 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.523 ; -0.656 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -2.850 ; -3.328 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.802 ; -3.290 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.956 ; -3.379 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.356 ; -2.792 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; -0.299 ; -0.361 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.202 ; -1.668 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.296 ; -0.465 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -2.562 ; -3.056 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.208 ; -2.686 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.765 ; -3.152 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.976 ; -2.416 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.221 ; 5.187 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.724 ; 6.712 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.992 ; 6.917 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 6.098 ; 5.715 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.928 ; 5.817 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.220 ; 6.073 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 6.098 ; 5.715 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.928 ; 5.817 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.220 ; 6.073 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 7.319 ; 7.460 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 6.114 ; 6.119 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.714 ; 5.697 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 7.319 ; 7.460 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.723 ; 5.694 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 6.033 ; 6.087 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.835 ; 5.834 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 6.609 ; 6.680 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 6.592 ; 6.635 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 6.373 ; 6.344 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 6.306 ; 6.278 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 7.117 ; 7.290 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 6.055 ; 6.091 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.946 ; 5.935 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.408 ; 5.386 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.409 ; 5.379 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.678 ; 5.652 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 6.003 ; 5.971 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 6.945 ; 6.978 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 5.746 ; 5.755 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.345 ; 6.334 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.295 ; 6.404 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 5.487 ; 5.456 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.217 ; 6.208 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.918 ; 7.015 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 8.089 ; 8.223 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 6.074 ; 6.079 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 5.732 ; 5.714 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 7.322 ; 7.468 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.753 ; 5.722 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 6.023 ; 6.077 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.825 ; 5.821 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 6.684 ; 6.707 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 6.265 ; 6.331 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 6.384 ; 6.356 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 6.232 ; 6.216 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 7.117 ; 7.290 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 6.065 ; 6.101 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.958 ; 5.946 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.803 ; 5.823 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.935 ; 5.953 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.771 ; 5.748 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 6.002 ; 6.060 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.823 ; 6.904 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.706 ; 5.715 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 7.849 ; 7.952 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.455 ; 6.598 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.784 ; 6.799 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 8.089 ; 8.223 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.905 ; 8.158 ; Rise       ; i2s_clk         ;
; i2s_ready_port     ; i2s_lrclk  ; 6.289 ; 5.898 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.770 ; 5.767 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.436 ; 6.548 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.182 ; 6.235 ; Rise       ; i2s_lrclk       ;
; i2s_ready_port     ; i2s_lrclk  ; 6.289 ; 5.898 ; Fall       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.770 ; 5.767 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.436 ; 6.548 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.182 ; 6.235 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 6.228 ; 6.096 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 6.228 ; 6.096 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 8.661 ; 8.779 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 7.029 ; 7.030 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 7.821 ; 7.944 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 8.149 ; 8.205 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 7.262 ; 7.219 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 7.454 ; 7.376 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 6.968 ; 6.906 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 7.425 ; 7.457 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 7.720 ; 7.728 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 7.425 ; 7.398 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 7.323 ; 7.296 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 7.037 ; 6.967 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 8.214 ; 8.259 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 8.661 ; 8.779 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 6.737 ; 6.663 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 7.139 ; 7.042 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 7.052 ; 6.989 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 7.638 ; 7.642 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 7.243 ; 7.187 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 6.485 ; 6.420 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 7.678 ; 7.670 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 6.911 ; 6.826 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 8.087 ; 8.051 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 6.473 ; 6.407 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 6.465 ; 6.401 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 6.484 ; 6.453 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.512 ; 6.457 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 7.500 ; 7.531 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.820 ; 6.764 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.106 ; 5.072 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.512 ; 6.468 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.712 ; 6.694 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.961 ; 5.588 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.520 ; 5.584 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.839 ; 5.857 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.961 ; 5.588 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.520 ; 5.584 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.839 ; 5.857 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 5.297 ; 5.266 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.975 ; 5.977 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.589 ; 5.571 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 7.129 ; 7.262 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.598 ; 5.568 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.902 ; 5.953 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.706 ; 5.703 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 6.454 ; 6.522 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 6.433 ; 6.472 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 6.221 ; 6.191 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 6.159 ; 6.130 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 6.936 ; 7.100 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.918 ; 5.950 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.813 ; 5.800 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.297 ; 5.273 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.297 ; 5.266 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.555 ; 5.528 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.867 ; 5.834 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 6.770 ; 6.800 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 5.622 ; 5.629 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.196 ; 6.184 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.148 ; 6.251 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 5.372 ; 5.340 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.072 ; 6.061 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.745 ; 6.837 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 5.582 ; 5.588 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.935 ; 5.937 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 5.608 ; 5.588 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 7.134 ; 7.272 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.628 ; 5.596 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.892 ; 5.943 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.695 ; 5.690 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 6.521 ; 6.541 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 6.118 ; 6.180 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 6.232 ; 6.204 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 6.086 ; 6.069 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 6.936 ; 7.100 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.928 ; 5.960 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.824 ; 5.811 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.676 ; 5.693 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.803 ; 5.818 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.645 ; 5.621 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.866 ; 5.920 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.661 ; 6.739 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.582 ; 5.589 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 7.647 ; 7.745 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.309 ; 6.445 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.624 ; 6.638 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 7.877 ; 8.005 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.700 ; 7.942 ; Rise       ; i2s_clk         ;
; i2s_ready_port     ; i2s_lrclk  ; 6.144 ; 5.764 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.626 ; 5.478 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.240 ; 6.226 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 5.901 ; 5.796 ; Rise       ; i2s_lrclk       ;
; i2s_ready_port     ; i2s_lrclk  ; 6.144 ; 5.764 ; Fall       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.626 ; 5.478 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.240 ; 6.226 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 5.901 ; 5.796 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 6.093 ; 5.957 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 6.093 ; 5.957 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 6.316 ; 6.252 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 6.864 ; 6.864 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 7.616 ; 7.733 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 7.932 ; 7.983 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 7.080 ; 7.037 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 7.265 ; 7.189 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 6.799 ; 6.737 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 7.243 ; 7.273 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 7.521 ; 7.526 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 7.245 ; 7.219 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 7.146 ; 7.120 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 6.865 ; 6.795 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 8.046 ; 8.092 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 8.478 ; 8.595 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 6.576 ; 6.503 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 6.962 ; 6.867 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 6.881 ; 6.818 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 7.448 ; 7.452 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 7.066 ; 7.010 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 6.335 ; 6.271 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 7.488 ; 7.479 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 6.744 ; 6.660 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 7.877 ; 7.842 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 6.323 ; 6.258 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 6.316 ; 6.252 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 6.322 ; 6.290 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.315 ; 6.228 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 7.216 ; 7.288 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.584 ; 6.536 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.777 ;       ;       ; 8.111 ;
; ecg_st_load_trdy ; ecg_trdy    ; 8.306 ;       ;       ; 8.664 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.124 ; 8.165 ; 8.682 ; 8.571 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.435 ; 8.456 ; 8.974 ; 8.827 ;
; rec_ss_n         ; rec_busy    ;       ; 5.912 ; 6.257 ;       ;
; rec_ss_n         ; rec_roe     ; 8.097 ; 8.094 ; 8.675 ; 8.522 ;
; rec_ss_n         ; rec_rrdy    ; 8.763 ; 8.873 ; 9.283 ; 9.286 ;
; rec_ss_n         ; rec_trdy    ; 8.423 ; 8.562 ; 9.094 ; 8.884 ;
; rec_st_load_roe  ; rec_roe     ; 7.675 ;       ;       ; 8.082 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.632 ;       ;       ; 9.063 ;
; rec_st_load_trdy ; rec_trdy    ; 7.753 ;       ;       ; 8.111 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.581 ;       ;       ; 7.905 ;
; ecg_st_load_trdy ; ecg_trdy    ; 8.082 ;       ;       ; 8.429 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.873 ; 7.937 ; 8.423 ; 8.315 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.192 ; 8.210 ; 8.698 ; 8.558 ;
; rec_ss_n         ; rec_busy    ;       ; 5.778 ; 6.116 ;       ;
; rec_ss_n         ; rec_roe     ; 7.827 ; 7.845 ; 8.392 ; 8.235 ;
; rec_ss_n         ; rec_rrdy    ; 8.495 ; 8.561 ; 8.960 ; 8.983 ;
; rec_ss_n         ; rec_trdy    ; 8.102 ; 8.292 ; 8.793 ; 8.553 ;
; rec_st_load_roe  ; rec_roe     ; 7.470 ;       ;       ; 7.865 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.393 ;       ;       ; 8.813 ;
; rec_st_load_trdy ; rec_trdy    ; 7.516 ;       ;       ; 7.868 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.565 ; 5.565 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 6.552 ; 6.552 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.259 ; 5.259 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 6.209 ; 6.209 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.474     ; 5.565     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 6.485     ; 6.576     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.259     ; 5.267     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 6.232     ; 6.240     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 229.36 MHz ; 229.36 MHz      ; ecg_sclk   ;                                                               ;
; 241.9 MHz  ; 241.9 MHz       ; rec_sclk   ;                                                               ;
; 558.04 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_sclk   ; -2.638 ; -68.933       ;
; rec_sclk   ; -2.137 ; -71.499       ;
; i2s_lrclk  ; -1.212 ; -3.660        ;
; i2s_clk    ; -0.792 ; -16.187       ;
; rec_rx_req ; -0.109 ; -0.358        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i2s_lrclk  ; -0.576 ; -7.017        ;
; rec_rx_req ; -0.096 ; -0.876        ;
; rec_sclk   ; 0.087  ; 0.000         ;
; i2s_clk    ; 0.304  ; 0.000         ;
; ecg_sclk   ; 0.333  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.735 ; -66.688           ;
; rec_sclk ; -1.142 ; -28.138           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; rec_sclk ; 0.498 ; 0.000             ;
; ecg_sclk ; 0.529 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; rec_sclk   ; -3.000 ; -90.000                    ;
; ecg_sclk   ; -3.000 ; -66.000                    ;
; i2s_clk    ; -3.000 ; -31.000                    ;
; ecg_ss_n   ; -3.000 ; -3.000                     ;
; i2s_lrclk  ; -3.000 ; -3.000                     ;
; rec_rx_req ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.638 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.178     ; 0.945      ;
; -2.522 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.967     ; 1.040      ;
; -2.477 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.040     ; 0.922      ;
; -2.456 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.038     ; 0.903      ;
; -2.449 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.038     ; 0.896      ;
; -2.438 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.119     ; 0.804      ;
; -2.420 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.116     ; 0.789      ;
; -2.404 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.978     ; 0.911      ;
; -2.401 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.982     ; 0.904      ;
; -2.397 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.966     ; 0.916      ;
; -2.386 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.038     ; 0.833      ;
; -2.386 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.957     ; 0.914      ;
; -2.369 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.995     ; 0.859      ;
; -2.354 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.036     ; 0.803      ;
; -2.354 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.922     ; 0.917      ;
; -2.339 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.949     ; 0.875      ;
; -2.328 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.998     ; 0.815      ;
; -2.305 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.988     ; 0.802      ;
; -2.304 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.990     ; 0.799      ;
; -2.303 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.982     ; 0.806      ;
; -2.300 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.965     ; 0.820      ;
; -2.299 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.977     ; 0.807      ;
; -2.297 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.998     ; 0.784      ;
; -2.296 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.978     ; 0.803      ;
; -2.295 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.979     ; 0.801      ;
; -2.287 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.979     ; 0.793      ;
; -2.281 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.974     ; 0.792      ;
; -2.281 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.973     ; 0.793      ;
; -2.278 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.920     ; 0.843      ;
; -2.272 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.119     ; 0.638      ;
; -2.268 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.116     ; 0.637      ;
; -2.265 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.998     ; 0.752      ;
; -2.227 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.920     ; 0.792      ;
; -2.209 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.999     ; 0.695      ;
; -2.195 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.038     ; 0.642      ;
; -2.192 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.040     ; 0.637      ;
; -2.154 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.300     ; 2.869      ;
; -2.150 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.990     ; 0.645      ;
; -2.141 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.988     ; 0.638      ;
; -2.140 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.982     ; 0.643      ;
; -2.136 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.977     ; 0.644      ;
; -2.135 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.979     ; 0.641      ;
; -2.135 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.979     ; 0.641      ;
; -2.130 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.974     ; 0.641      ;
; -2.126 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.973     ; 0.638      ;
; -2.085 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.300     ; 2.800      ;
; -2.076 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.920     ; 0.641      ;
; -2.053 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.038     ; 0.500      ;
; -2.048 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.038     ; 0.495      ;
; -2.001 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.982     ; 0.504      ;
; -1.994 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.978     ; 0.501      ;
; -1.986 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.300     ; 2.701      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.878      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.878      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.878      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.878      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.878      ;
; -1.930 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.873      ;
; -1.930 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.873      ;
; -1.930 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.873      ;
; -1.930 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.873      ;
; -1.930 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.873      ;
; -1.906 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.807      ;
; -1.906 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.807      ;
; -1.906 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.807      ;
; -1.906 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.807      ;
; -1.906 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.807      ;
; -1.895 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.042     ; 2.868      ;
; -1.895 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.042     ; 2.868      ;
; -1.883 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.300     ; 2.598      ;
; -1.869 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.812      ;
; -1.869 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.812      ;
; -1.869 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.812      ;
; -1.869 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.812      ;
; -1.869 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.812      ;
; -1.841 ; SPI_slave:ecg_spi_ports|bit_cnt[8]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.102     ; 2.754      ;
; -1.821 ; SPI_slave:ecg_spi_ports|bit_cnt[10]   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.102     ; 2.734      ;
; -1.821 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.042     ; 2.794      ;
; -1.821 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.042     ; 2.794      ;
; -1.809 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.710      ;
; -1.809 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.710      ;
; -1.809 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.710      ;
; -1.809 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.710      ;
; -1.809 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.114     ; 2.710      ;
; -1.762 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.705      ;
; -1.762 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.705      ;
; -1.762 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.705      ;
; -1.762 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.705      ;
; -1.762 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.705      ;
; -1.748 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.102     ; 2.661      ;
; -1.744 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.102     ; 2.657      ;
; -1.727 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.042     ; 2.700      ;
; -1.727 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.042     ; 2.700      ;
; -1.706 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.076     ; 2.645      ;
; -1.706 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.076     ; 2.645      ;
; -1.706 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.076     ; 2.645      ;
; -1.706 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.076     ; 2.645      ;
; -1.706 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.076     ; 2.645      ;
; -1.706 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.076     ; 2.645      ;
; -1.706 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.076     ; 2.645      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                            ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.589      ; 3.741      ;
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.589      ; 3.741      ;
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.589      ; 3.741      ;
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.589      ; 3.741      ;
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.589      ; 3.741      ;
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.589      ; 3.741      ;
; -2.099 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.585      ; 3.699      ;
; -2.099 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.585      ; 3.699      ;
; -2.099 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.585      ; 3.699      ;
; -2.099 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.585      ; 3.699      ;
; -2.099 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.585      ; 3.699      ;
; -2.065 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.638      ; 3.718      ;
; -2.065 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.638      ; 3.718      ;
; -2.065 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.638      ; 3.718      ;
; -2.065 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.638      ; 3.718      ;
; -2.065 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.638      ; 3.718      ;
; -2.065 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.638      ; 3.718      ;
; -2.065 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.638      ; 3.718      ;
; -2.065 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.638      ; 3.718      ;
; -2.004 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.353      ;
; -2.004 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.353      ;
; -2.004 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.353      ;
; -2.004 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.353      ;
; -2.004 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.353      ;
; -2.004 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.353      ;
; -1.966 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.330      ; 3.311      ;
; -1.966 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.330      ; 3.311      ;
; -1.966 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.330      ; 3.311      ;
; -1.966 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.330      ; 3.311      ;
; -1.966 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.330      ; 3.311      ;
; -1.957 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.306      ;
; -1.957 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.306      ;
; -1.957 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.306      ;
; -1.957 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.306      ;
; -1.957 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.306      ;
; -1.957 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.334      ; 3.306      ;
; -1.935 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.330      ;
; -1.935 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.330      ;
; -1.935 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.330      ;
; -1.935 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.330      ;
; -1.935 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.330      ;
; -1.935 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.330      ;
; -1.935 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.330      ;
; -1.935 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.330      ;
; -1.927 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.268      ;
; -1.927 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.268      ;
; -1.927 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.268      ;
; -1.927 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.268      ;
; -1.927 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.268      ;
; -1.927 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.268      ;
; -1.919 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.330      ; 3.264      ;
; -1.919 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.330      ; 3.264      ;
; -1.919 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.330      ; 3.264      ;
; -1.919 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.330      ; 3.264      ;
; -1.919 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.330      ; 3.264      ;
; -1.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.291      ;
; -1.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.291      ;
; -1.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.291      ;
; -1.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.291      ;
; -1.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.291      ;
; -1.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.291      ;
; -1.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.291      ;
; -1.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.380      ; 3.291      ;
; -1.889 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.226      ;
; -1.889 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.226      ;
; -1.889 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.226      ;
; -1.889 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.226      ;
; -1.889 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.226      ;
; -1.877 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.218      ;
; -1.877 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.218      ;
; -1.877 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.218      ;
; -1.877 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.218      ;
; -1.877 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.218      ;
; -1.877 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.218      ;
; -1.863 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.204      ;
; -1.863 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.204      ;
; -1.863 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.204      ;
; -1.863 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.204      ;
; -1.863 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.204      ;
; -1.863 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.326      ; 3.204      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.375      ; 3.245      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.375      ; 3.245      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.375      ; 3.245      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.375      ; 3.245      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.375      ; 3.245      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.375      ; 3.245      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.375      ; 3.245      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.375      ; 3.245      ;
; -1.839 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.176      ;
; -1.839 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.176      ;
; -1.839 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.176      ;
; -1.839 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.176      ;
; -1.839 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.176      ;
; -1.825 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.162      ;
; -1.825 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.162      ;
; -1.825 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.162      ;
; -1.825 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.162      ;
; -1.825 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.322      ; 3.162      ;
; -1.805 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.375      ; 3.195      ;
; -1.805 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.375      ; 3.195      ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_lrclk'                                                                                                          ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.212 ; I2S:i2s_ports|r_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.487      ; 1.649      ;
; -0.643 ; I2S:i2s_ports|r_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.485      ; 1.585      ;
; -0.579 ; I2S:i2s_ports|r_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.479      ; 1.585      ;
; -0.409 ; I2S:i2s_ports|r_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.699      ; 1.485      ;
; -0.381 ; I2S:i2s_ports|r_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.486      ; 1.641      ;
; -0.200 ; I2S:i2s_ports|r_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.477      ; 1.638      ;
; -0.130 ; I2S:i2s_ports|r_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.495      ; 1.594      ;
; -0.101 ; I2S:i2s_ports|r_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.492      ; 1.566      ;
; -0.005 ; I2S:i2s_ports|r_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.479      ; 1.657      ;
; 0.010  ; I2S:i2s_ports|r_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.495      ; 1.648      ;
; 0.056  ; I2S:i2s_ports|r_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.485      ; 1.596      ;
; 0.074  ; I2S:i2s_ports|r_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.697      ; 1.541      ;
; 0.095  ; I2S:i2s_ports|r_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.748      ; 1.627      ;
; 0.096  ; I2S:i2s_ports|r_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.494      ; 1.560      ;
; 0.100  ; I2S:i2s_ports|r_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.752      ; 1.623      ;
; 0.112  ; I2S:i2s_ports|r_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.495      ; 1.658      ;
; 0.120  ; I2S:i2s_ports|r_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.494      ; 1.534      ;
; 0.154  ; I2S:i2s_ports|r_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.494      ; 1.623      ;
; 0.194  ; I2S:i2s_ports|r_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.469      ; 1.558      ;
; 0.212  ; I2S:i2s_ports|r_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.494      ; 1.561      ;
; 0.281  ; I2S:i2s_ports|r_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.494      ; 1.620      ;
; 0.338  ; I2S:i2s_ports|r_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.469      ; 1.528      ;
; 0.371  ; I2S:i2s_ports|r_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.494      ; 1.527      ;
; 0.445  ; I2S:i2s_ports|r_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.750      ; 1.603      ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.792 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.733      ;
; -0.790 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.731      ;
; -0.747 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.688      ;
; -0.731 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.671      ;
; -0.674 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.614      ;
; -0.674 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.614      ;
; -0.674 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.614      ;
; -0.674 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.614      ;
; -0.674 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.614      ;
; -0.667 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.609      ;
; -0.667 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.609      ;
; -0.667 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.609      ;
; -0.667 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.609      ;
; -0.667 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.609      ;
; -0.652 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.593      ;
; -0.652 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.593      ;
; -0.652 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.593      ;
; -0.652 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.593      ;
; -0.652 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.593      ;
; -0.651 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.592      ;
; -0.651 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.592      ;
; -0.651 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.592      ;
; -0.651 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.592      ;
; -0.651 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.592      ;
; -0.651 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.592      ;
; -0.633 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.575      ;
; -0.633 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.575      ;
; -0.633 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.575      ;
; -0.408 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.349      ;
; -0.367 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.308      ;
; -0.334 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.275      ;
; -0.223 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.140      ; 2.838      ;
; -0.223 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.140      ; 2.838      ;
; -0.223 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.140      ; 2.838      ;
; -0.223 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.140      ; 2.838      ;
; -0.223 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.140      ; 2.838      ;
; -0.216 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.142      ; 2.833      ;
; -0.216 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.142      ; 2.833      ;
; -0.216 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.142      ; 2.833      ;
; -0.216 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.142      ; 2.833      ;
; -0.216 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.142      ; 2.833      ;
; -0.194 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.810      ;
; -0.194 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.810      ;
; -0.194 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.810      ;
; -0.194 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.810      ;
; -0.194 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.810      ;
; -0.192 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.808      ;
; -0.192 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.808      ;
; -0.192 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.808      ;
; -0.192 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.808      ;
; -0.192 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.808      ;
; -0.192 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.141      ; 2.808      ;
; -0.182 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.142      ; 2.799      ;
; -0.182 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.142      ; 2.799      ;
; -0.182 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.142      ; 2.799      ;
; -0.177 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.118      ;
; -0.167 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.108      ;
; -0.150 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.091      ;
; -0.136 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.077      ;
; -0.133 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.074      ;
; -0.118 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.059      ;
; -0.111 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.052      ;
; -0.088 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.029      ;
; -0.076 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.018      ;
; 0.041  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.899      ;
; 0.053  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.888      ;
; 0.054  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.887      ;
; 0.162  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.779      ;
; 0.162  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.778      ;
; 0.165  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.776      ;
; 0.165  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.776      ;
; 0.191  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.750      ;
; 0.194  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.747      ;
; 0.305  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.635      ;
; 0.322  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.619      ;
; 0.379  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.140      ; 2.736      ;
; 0.379  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.140      ; 2.736      ;
; 0.379  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.140      ; 2.736      ;
; 0.379  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.140      ; 2.736      ;
; 0.379  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.140      ; 2.736      ;
; 0.379  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.562      ;
; 0.390  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.142      ; 2.727      ;
; 0.390  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.142      ; 2.727      ;
; 0.390  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.142      ; 2.727      ;
; 0.390  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.142      ; 2.727      ;
; 0.390  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.142      ; 2.727      ;
; 0.400  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.716      ;
; 0.400  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.716      ;
; 0.400  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.716      ;
; 0.400  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.716      ;
; 0.400  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.716      ;
; 0.401  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.715      ;
; 0.401  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.715      ;
; 0.401  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.715      ;
; 0.401  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.715      ;
; 0.401  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.715      ;
; 0.401  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.141      ; 2.715      ;
; 0.425  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.142      ; 2.692      ;
; 0.425  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.142      ; 2.692      ;
; 0.425  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 2.142      ; 2.692      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_rx_req'                                                                                                                ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.109 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.045      ; 1.444      ;
; -0.072 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.043      ; 1.407      ;
; -0.059 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.086      ; 1.320      ;
; -0.041 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.880      ; 1.213      ;
; -0.032 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.045      ; 1.372      ;
; -0.022 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.092      ; 1.404      ;
; -0.011 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.088      ; 1.391      ;
; -0.008 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.091      ; 1.387      ;
; -0.004 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.883      ; 1.181      ;
; 0.002  ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.882      ; 1.172      ;
; 0.015  ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.088      ; 1.365      ;
; 0.037  ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.883      ; 1.272      ;
; 0.060  ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.298      ; 1.533      ;
; 0.064  ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.298      ; 1.524      ;
; 0.066  ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.092      ; 1.320      ;
; 0.078  ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.297      ; 1.507      ;
; 0.081  ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.297      ; 1.508      ;
; 0.086  ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.082      ; 1.288      ;
; 0.093  ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.093      ; 1.426      ;
; 0.096  ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.086      ; 1.285      ;
; 0.109  ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.273      ; 1.454      ;
; 0.163  ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.042      ; 1.304      ;
; 0.196  ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.085      ; 1.313      ;
; 0.219  ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.083      ; 1.291      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_lrclk'                                                                                                           ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.576 ; I2S:i2s_ports|r_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.917      ; 1.381      ;
; -0.575 ; I2S:i2s_ports|r_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.989      ; 1.454      ;
; -0.570 ; I2S:i2s_ports|r_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.991      ; 1.461      ;
; -0.563 ; I2S:i2s_ports|r_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.987      ; 1.464      ;
; -0.480 ; I2S:i2s_ports|r_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.915      ; 1.475      ;
; -0.288 ; I2S:i2s_ports|r_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.697      ; 1.449      ;
; -0.284 ; I2S:i2s_ports|r_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.698      ; 1.454      ;
; -0.272 ; I2S:i2s_ports|r_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.698      ; 1.466      ;
; -0.269 ; I2S:i2s_ports|r_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.699      ; 1.470      ;
; -0.269 ; I2S:i2s_ports|r_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.672      ; 1.443      ;
; -0.257 ; I2S:i2s_ports|r_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.697      ; 1.480      ;
; -0.249 ; I2S:i2s_ports|r_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.696      ; 1.487      ;
; -0.248 ; I2S:i2s_ports|r_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.688      ; 1.480      ;
; -0.242 ; I2S:i2s_ports|r_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.682      ; 1.480      ;
; -0.233 ; I2S:i2s_ports|r_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.672      ; 1.479      ;
; -0.212 ; I2S:i2s_ports|r_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.697      ; 1.525      ;
; -0.199 ; I2S:i2s_ports|r_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.698      ; 1.539      ;
; -0.198 ; I2S:i2s_ports|r_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.688      ; 1.530      ;
; -0.196 ; I2S:i2s_ports|r_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.682      ; 1.526      ;
; -0.188 ; I2S:i2s_ports|r_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.690      ; 1.542      ;
; -0.175 ; I2S:i2s_ports|r_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.697      ; 1.562      ;
; -0.166 ; I2S:i2s_ports|r_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.699      ; 1.573      ;
; -0.160 ; I2S:i2s_ports|r_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.690      ; 1.570      ;
; -0.148 ; I2S:i2s_ports|r_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.680      ; 1.572      ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_rx_req'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.096 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.475      ; 1.409      ;
; -0.091 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.274      ; 1.213      ;
; -0.085 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.270      ; 1.215      ;
; -0.084 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.476      ; 1.422      ;
; -0.083 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.475      ; 1.422      ;
; -0.083 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.450      ; 1.397      ;
; -0.078 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.271      ; 1.223      ;
; -0.073 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.273      ; 1.230      ;
; -0.054 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.476      ; 1.452      ;
; -0.054 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.274      ; 1.250      ;
; -0.041 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.280      ; 1.269      ;
; -0.026 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.231      ; 1.235      ;
; -0.023 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.280      ; 1.287      ;
; -0.005 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.276      ; 1.301      ;
; 0.007  ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.281      ; 1.318      ;
; 0.010  ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.279      ; 1.319      ;
; 0.018  ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.078      ; 1.126      ;
; 0.029  ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.079      ; 1.138      ;
; 0.031  ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.276      ; 1.337      ;
; 0.059  ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.234      ; 1.323      ;
; 0.062  ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.076      ; 1.168      ;
; 0.083  ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.232      ; 1.345      ;
; 0.096  ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.079      ; 1.205      ;
; 0.114  ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.233      ; 1.377      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                            ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.087 ; I2S:i2s_ports|r_sr_in[4]            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.644      ; 0.905      ;
; 0.092 ; I2S:i2s_ports|r_sr_in[0]            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.644      ; 0.910      ;
; 0.176 ; I2S:i2s_ports|r_sr_in[21]           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.519      ; 0.869      ;
; 0.177 ; I2S:i2s_ports|r_sr_in[18]           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.519      ; 0.870      ;
; 0.180 ; I2S:i2s_ports|r_sr_in[1]            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.644      ; 0.998      ;
; 0.197 ; I2S:i2s_ports|r_sr_in[23]           ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.580      ; 0.951      ;
; 0.217 ; I2S:i2s_ports|r_sr_in[22]           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.519      ; 0.910      ;
; 0.223 ; I2S:i2s_ports|r_sr_in[6]            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.469      ; 0.866      ;
; 0.225 ; I2S:i2s_ports|r_sr_in[8]            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.469      ; 0.868      ;
; 0.264 ; I2S:i2s_ports|r_sr_in[5]            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.469      ; 0.907      ;
; 0.272 ; I2S:i2s_ports|r_sr_in[16]           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.519      ; 0.965      ;
; 0.276 ; I2S:i2s_ports|r_sr_in[3]            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.644      ; 1.094      ;
; 0.288 ; I2S:i2s_ports|r_sr_in[17]           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.519      ; 0.981      ;
; 0.298 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.676      ; 3.148      ;
; 0.301 ; I2S:i2s_ports|r_sr_in[2]            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.644      ; 1.119      ;
; 0.306 ; I2S:i2s_ports|r_sr_in[19]           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.519      ; 0.999      ;
; 0.312 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.490      ; 2.976      ;
; 0.333 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.355 ; I2S:i2s_ports|r_sr_in[15]           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.465      ; 0.994      ;
; 0.356 ; I2S:i2s_ports|r_sr_in[7]            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.469      ; 0.999      ;
; 0.357 ; I2S:i2s_ports|r_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.465      ; 0.996      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.544      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.544      ;
; 0.374 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.556      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.557      ;
; 0.386 ; I2S:i2s_ports|r_sr_in[9]            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.469      ; 1.029      ;
; 0.389 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.722      ; 3.285      ;
; 0.395 ; I2S:i2s_ports|r_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.465      ; 1.034      ;
; 0.395 ; I2S:i2s_ports|r_sr_in[11]           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.465      ; 1.034      ;
; 0.399 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.377      ; 2.950      ;
; 0.400 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.490      ; 3.064      ;
; 0.405 ; I2S:i2s_ports|r_sr_in[20]           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.519      ; 1.098      ;
; 0.411 ; I2S:i2s_ports|r_sr_in[23]           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.519      ; 1.104      ;
; 0.439 ; I2S:i2s_ports|r_sr_in[14]           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.465      ; 1.078      ;
; 0.447 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.722      ; 3.343      ;
; 0.451 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.340      ; 0.935      ;
; 0.461 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.066      ; 0.671      ;
; 0.488 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.668      ;
; 0.490 ; I2S:i2s_ports|r_sr_in[10]           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.469      ; 1.133      ;
; 0.491 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.671      ;
; 0.491 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.671      ;
; 0.494 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.674      ;
; 0.499 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.334      ;
; 0.510 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.691      ;
; 0.520 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.784      ; 3.478      ;
; 0.567 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.784      ; 3.525      ;
; 0.571 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.477      ; 1.192      ;
; 0.573 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.784      ; 3.531      ;
; 0.574 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.477      ; 1.195      ;
; 0.574 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.477      ; 1.195      ;
; 0.582 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.377      ; 3.133      ;
; 0.600 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.784      ; 3.558      ;
; 0.617 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.797      ;
; 0.627 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.462      ;
; 0.637 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.298      ; 1.079      ;
; 0.641 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.476      ;
; 0.645 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.825      ;
; 0.667 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.226      ; 0.537      ;
; 0.682 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.784      ; 3.640      ;
; 0.683 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.518      ;
; 0.685 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.520      ;
; 0.685 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.865      ;
; 0.689 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.872      ;
; 0.690 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.873      ;
; 0.694 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.877      ;
; 0.694 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.877      ;
; 0.707 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.890      ;
; 0.717 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.071      ; 0.932      ;
; 0.729 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.564      ;
; 0.730 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.565      ;
; 0.737 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.490      ; 2.901      ;
; 0.753 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.610      ; 3.537      ;
; 0.754 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.941      ;
; 0.755 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.610      ; 3.539      ;
; 0.762 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.490      ; 2.926      ;
; 0.763 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.377      ; 2.814      ;
; 0.777 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.612      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.304 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.215      ; 2.703      ;
; 0.304 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.215      ; 2.703      ;
; 0.304 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.215      ; 2.703      ;
; 0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.326 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.724      ;
; 0.326 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.724      ;
; 0.326 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.724      ;
; 0.326 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.724      ;
; 0.326 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.724      ;
; 0.326 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.724      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.725      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.725      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.725      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.725      ;
; 0.327 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.725      ;
; 0.331 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.529      ;
; 0.337 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.215      ; 2.736      ;
; 0.337 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.215      ; 2.736      ;
; 0.337 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.215      ; 2.736      ;
; 0.337 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.215      ; 2.736      ;
; 0.337 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.215      ; 2.736      ;
; 0.346 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.744      ;
; 0.346 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.744      ;
; 0.346 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.744      ;
; 0.346 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.744      ;
; 0.346 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.744      ;
; 0.361 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.560      ;
; 0.440 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.638      ;
; 0.466 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.664      ;
; 0.491 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.689      ;
; 0.491 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.689      ;
; 0.491 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.690      ;
; 0.493 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.691      ;
; 0.518 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.716      ;
; 0.618 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.816      ;
; 0.624 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.823      ;
; 0.748 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.947      ;
; 0.774 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.972      ;
; 0.797 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.996      ;
; 0.810 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.008      ;
; 0.822 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.020      ;
; 0.827 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.025      ;
; 0.839 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.037      ;
; 0.855 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.053      ;
; 0.857 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.055      ;
; 0.911 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.215      ; 2.810      ;
; 0.911 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.215      ; 2.810      ;
; 0.911 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.215      ; 2.810      ;
; 0.921 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.819      ;
; 0.921 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.819      ;
; 0.921 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.819      ;
; 0.921 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.819      ;
; 0.921 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.819      ;
; 0.921 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.819      ;
; 0.924 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.822      ;
; 0.924 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.822      ;
; 0.924 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.822      ;
; 0.924 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.822      ;
; 0.924 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.822      ;
; 0.944 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.215      ; 2.843      ;
; 0.944 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.215      ; 2.843      ;
; 0.944 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.215      ; 2.843      ;
; 0.944 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.215      ; 2.843      ;
; 0.944 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.215      ; 2.843      ;
; 0.950 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.848      ;
; 0.950 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.848      ;
; 0.950 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.848      ;
; 0.950 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.848      ;
; 0.950 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.214      ; 2.848      ;
; 1.018 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.216      ;
; 1.032 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.230      ;
; 1.061 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.259      ;
; 1.383 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.582      ;
; 1.411 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.610      ;
; 1.411 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.610      ;
; 1.411 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.610      ;
; 1.417 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.615      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.623      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.623      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.623      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.623      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.623      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.623      ;
; 1.428 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.626      ;
; 1.428 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.626      ;
; 1.428 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.626      ;
; 1.428 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.626      ;
; 1.428 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.626      ;
; 1.444 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.643      ;
; 1.444 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.643      ;
; 1.444 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.643      ;
; 1.444 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.643      ;
; 1.444 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.643      ;
; 1.453 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.651      ;
; 1.453 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.651      ;
; 1.453 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.651      ;
; 1.453 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.651      ;
; 1.453 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.651      ;
; 1.457 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.655      ;
; 1.459 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.657      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.356 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.539      ;
; 0.356 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.537      ;
; 0.357 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.538      ;
; 0.357 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.538      ;
; 0.358 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.539      ;
; 0.358 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.539      ;
; 0.359 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.540      ;
; 0.364 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.544      ;
; 0.373 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.553      ;
; 0.383 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.563      ;
; 0.412 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.262      ; 2.848      ;
; 0.470 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.255      ; 0.869      ;
; 0.481 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.664      ;
; 0.481 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.662      ;
; 0.483 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.664      ;
; 0.483 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.664      ;
; 0.484 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.665      ;
; 0.486 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.667      ;
; 0.488 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.671      ;
; 0.491 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.674      ;
; 0.505 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.282      ; 2.961      ;
; 0.516 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.699      ;
; 0.563 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.050      ; 2.787      ;
; 0.623 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.806      ;
; 0.646 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.829      ;
; 0.670 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.120      ; 2.964      ;
; 0.672 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.120      ; 2.966      ;
; 0.678 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.120      ; 2.972      ;
; 0.679 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.120      ; 2.973      ;
; 0.680 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 2.969      ;
; 0.682 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 2.971      ;
; 0.684 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 3.022      ;
; 0.690 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 2.979      ;
; 0.693 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 2.982      ;
; 0.703 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.120      ; 2.997      ;
; 0.707 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.889      ;
; 0.720 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.903      ;
; 0.728 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.262      ; 2.664      ;
; 0.731 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.913      ;
; 0.732 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.899      ;
; 0.733 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 2.983      ;
; 0.739 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 2.989      ;
; 0.755 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 3.044      ;
; 0.766 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.133      ; 3.073      ;
; 0.767 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.133      ; 3.074      ;
; 0.768 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.133      ; 3.075      ;
; 0.773 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 3.111      ;
; 0.775 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.133      ; 3.082      ;
; 0.781 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.133      ; 3.088      ;
; 0.783 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 2.852      ;
; 0.816 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.998      ;
; 0.825 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.008      ;
; 0.828 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 3.078      ;
; 0.844 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.059      ; 1.047      ;
; 0.862 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 3.151      ;
; 0.869 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 3.119      ;
; 0.886 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.282      ; 2.842      ;
; 0.902 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 3.191      ;
; 0.903 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.085      ;
; 0.905 ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.088      ;
; 0.905 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.087      ;
; 0.906 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.088      ;
; 0.906 ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.088      ;
; 0.906 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 3.156      ;
; 0.907 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.090      ;
; 0.907 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.089      ;
; 0.911 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.094      ;
; 0.912 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.398      ; 0.954      ;
; 0.933 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.050      ; 2.657      ;
; 0.938 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.118      ;
; 0.941 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.121      ;
; 0.943 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.254      ; 1.341      ;
; 0.946 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.126      ;
; 0.950 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.132      ;
; 1.000 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.120      ; 1.264      ;
; 1.000 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.180      ;
; 1.042 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.225      ;
; 1.054 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.274      ; 1.472      ;
; 1.082 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.168     ; 1.058      ;
; 1.091 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.014      ; 1.249      ;
; 1.092 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.278      ;
; 1.140 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.378      ; 1.162      ;
; 1.150 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.061      ; 1.355      ;
; 1.169 ; SPI_slave:ecg_spi_ports|roe~_emulated        ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.054      ; 1.367      ;
; 1.189 ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.268      ; 1.601      ;
; 1.194 ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.056      ; 1.394      ;
; 1.195 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.113      ; 1.452      ;
; 1.200 ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.048      ; 1.392      ;
; 1.230 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.413      ;
; 1.232 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.236      ; 1.112      ;
; 1.247 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.010      ; 1.401      ;
; 1.258 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.164      ; 3.096      ;
; 1.263 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.107      ; 1.514      ;
; 1.264 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.014      ; 0.922      ;
; 1.267 ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.095      ; 1.506      ;
; 1.267 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.398      ; 1.309      ;
; 1.276 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.120      ; 3.070      ;
; 1.277 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.120      ; 3.071      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.735 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.000      ; 4.220      ;
; -1.735 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.000      ; 4.220      ;
; -1.735 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.000      ; 4.220      ;
; -1.735 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.000      ; 4.220      ;
; -1.735 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.000      ; 4.220      ;
; -1.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.038      ; 4.221      ;
; -1.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.038      ; 4.221      ;
; -1.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.038      ; 4.221      ;
; -1.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.038      ; 4.221      ;
; -1.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.038      ; 4.221      ;
; -1.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.038      ; 4.221      ;
; -1.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.038      ; 4.221      ;
; -1.695 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.042      ; 4.222      ;
; -1.695 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.042      ; 4.222      ;
; -1.695 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.042      ; 4.222      ;
; -1.695 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.042      ; 4.222      ;
; -1.695 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.042      ; 4.222      ;
; -1.681 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.055      ; 4.221      ;
; -1.681 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.055      ; 4.221      ;
; -1.681 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.055      ; 4.221      ;
; -1.681 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.055      ; 4.221      ;
; -1.681 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.055      ; 4.221      ;
; -1.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.085      ; 4.222      ;
; -1.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.085      ; 4.222      ;
; -1.143 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.000      ; 4.128      ;
; -1.143 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.000      ; 4.128      ;
; -1.143 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.000      ; 4.128      ;
; -1.143 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.000      ; 4.128      ;
; -1.143 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.000      ; 4.128      ;
; -1.106 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.038      ; 4.129      ;
; -1.106 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.038      ; 4.129      ;
; -1.106 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.038      ; 4.129      ;
; -1.106 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.038      ; 4.129      ;
; -1.106 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.038      ; 4.129      ;
; -1.106 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.038      ; 4.129      ;
; -1.106 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.038      ; 4.129      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.042      ; 4.130      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.042      ; 4.130      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.042      ; 4.130      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.042      ; 4.130      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.042      ; 4.130      ;
; -1.089 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.055      ; 4.129      ;
; -1.089 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.055      ; 4.129      ;
; -1.089 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.055      ; 4.129      ;
; -1.089 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.055      ; 4.129      ;
; -1.089 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.055      ; 4.129      ;
; -1.060 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.085      ; 4.130      ;
; -1.060 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.085      ; 4.130      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.876 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.829      ; 3.190      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.050      ; 3.218      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.050      ; 3.218      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.050      ; 3.218      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.050      ; 3.218      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.050      ; 3.218      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.020      ;
; -0.627 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.874      ; 2.986      ;
; -0.627 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.078      ; 3.190      ;
; -0.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.982      ; 2.937      ;
; -0.448 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.187      ; 3.120      ;
; -0.349 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.205      ; 3.039      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.829      ; 3.023      ;
; -0.176 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.982      ; 3.143      ;
; -0.094 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.187      ; 3.266      ;
; -0.032 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.205      ; 3.222      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rec_sclk'                                                                                                ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.142 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.510      ; 4.137      ;
; -1.142 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.510      ; 4.137      ;
; -1.142 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.510      ; 4.137      ;
; -1.142 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.510      ; 4.137      ;
; -1.142 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.510      ; 4.137      ;
; -1.138 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.514      ; 4.137      ;
; -1.138 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.514      ; 4.137      ;
; -1.138 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.514      ; 4.137      ;
; -1.138 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.514      ; 4.137      ;
; -1.138 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.514      ; 4.137      ;
; -1.138 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.514      ; 4.137      ;
; -1.090 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.563      ; 4.138      ;
; -1.090 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.563      ; 4.138      ;
; -1.090 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.563      ; 4.138      ;
; -1.090 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.563      ; 4.138      ;
; -1.090 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.563      ; 4.138      ;
; -1.090 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.563      ; 4.138      ;
; -1.090 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.563      ; 4.138      ;
; -1.090 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.563      ; 4.138      ;
; -0.971 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.681      ; 4.137      ;
; -0.971 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.681      ; 4.137      ;
; -0.971 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.681      ; 4.137      ;
; -0.971 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.681      ; 4.137      ;
; -0.971 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.681      ; 4.137      ;
; -0.840 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.297      ; 3.622      ;
; -0.632 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.406      ; 3.523      ;
; -0.553 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.585      ; 3.623      ;
; -0.535 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.510      ; 4.030      ;
; -0.535 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.510      ; 4.030      ;
; -0.535 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.510      ; 4.030      ;
; -0.535 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.510      ; 4.030      ;
; -0.535 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.510      ; 4.030      ;
; -0.531 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.514      ; 4.030      ;
; -0.531 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.514      ; 4.030      ;
; -0.531 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.514      ; 4.030      ;
; -0.531 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.514      ; 4.030      ;
; -0.531 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.514      ; 4.030      ;
; -0.531 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.514      ; 4.030      ;
; -0.482 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.563      ; 4.030      ;
; -0.482 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.563      ; 4.030      ;
; -0.482 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.563      ; 4.030      ;
; -0.482 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.563      ; 4.030      ;
; -0.482 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.563      ; 4.030      ;
; -0.482 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.563      ; 4.030      ;
; -0.482 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.563      ; 4.030      ;
; -0.482 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.563      ; 4.030      ;
; -0.394 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.297      ; 3.676      ;
; -0.363 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.681      ; 4.029      ;
; -0.363 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.681      ; 4.029      ;
; -0.363 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.681      ; 4.029      ;
; -0.363 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.681      ; 4.029      ;
; -0.363 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.681      ; 4.029      ;
; -0.207 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.406      ; 3.598      ;
; -0.185 ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.500        ; 2.297      ; 2.967      ;
; -0.154 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.585      ; 3.724      ;
; 0.122  ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 1.000        ; 2.297      ; 3.160      ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.498 ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.377      ; 3.049      ;
; 0.649 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.676      ; 3.499      ;
; 0.703 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.377      ; 3.254      ;
; 0.754 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.490      ; 3.418      ;
; 0.809 ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.377      ; 2.860      ;
; 0.921 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.784      ; 3.879      ;
; 0.921 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.784      ; 3.879      ;
; 0.921 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.784      ; 3.879      ;
; 0.921 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.784      ; 3.879      ;
; 0.921 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.784      ; 3.879      ;
; 1.045 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.880      ;
; 1.045 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.880      ;
; 1.045 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.880      ;
; 1.045 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.880      ;
; 1.045 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.880      ;
; 1.045 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.880      ;
; 1.045 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.880      ;
; 1.045 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.661      ; 3.880      ;
; 1.064 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.676      ; 3.414      ;
; 1.095 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.610      ; 3.879      ;
; 1.095 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.610      ; 3.879      ;
; 1.095 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.610      ; 3.879      ;
; 1.095 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.610      ; 3.879      ;
; 1.095 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.610      ; 3.879      ;
; 1.095 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.610      ; 3.879      ;
; 1.099 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.606      ; 3.879      ;
; 1.099 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.606      ; 3.879      ;
; 1.099 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.606      ; 3.879      ;
; 1.099 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.606      ; 3.879      ;
; 1.099 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.606      ; 3.879      ;
; 1.140 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.377      ; 3.191      ;
; 1.173 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.490      ; 3.337      ;
; 1.534 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.784      ; 3.992      ;
; 1.534 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.784      ; 3.992      ;
; 1.534 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.784      ; 3.992      ;
; 1.534 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.784      ; 3.992      ;
; 1.534 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.784      ; 3.992      ;
; 1.659 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.661      ; 3.994      ;
; 1.659 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.661      ; 3.994      ;
; 1.659 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.661      ; 3.994      ;
; 1.659 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.661      ; 3.994      ;
; 1.659 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.661      ; 3.994      ;
; 1.659 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.661      ; 3.994      ;
; 1.659 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.661      ; 3.994      ;
; 1.659 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.661      ; 3.994      ;
; 1.709 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.610      ; 3.993      ;
; 1.709 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.610      ; 3.993      ;
; 1.709 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.610      ; 3.993      ;
; 1.709 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.610      ; 3.993      ;
; 1.709 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.610      ; 3.993      ;
; 1.709 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.610      ; 3.993      ;
; 1.713 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.606      ; 3.993      ;
; 1.713 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.606      ; 3.993      ;
; 1.713 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.606      ; 3.993      ;
; 1.713 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.606      ; 3.993      ;
; 1.713 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.606      ; 3.993      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.529 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.282      ; 2.985      ;
; 0.586 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.157      ; 2.917      ;
; 0.593 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.944      ; 2.711      ;
; 0.596 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.050      ; 2.820      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.602 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.718      ;
; 0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.127      ; 2.930      ;
; 0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.127      ; 2.930      ;
; 0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.127      ; 2.930      ;
; 0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.127      ; 2.930      ;
; 0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.127      ; 2.930      ;
; 0.640 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.262      ; 3.076      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.897      ; 2.917      ;
; 0.923 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.282      ; 2.879      ;
; 0.966 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.050      ; 2.690      ;
; 0.970 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.262      ; 2.906      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.157      ; 3.081      ;
; 1.266 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.944      ; 2.884      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.917      ;
; 1.306 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.127      ; 3.107      ;
; 1.306 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.127      ; 3.107      ;
; 1.306 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.127      ; 3.107      ;
; 1.306 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.127      ; 3.107      ;
; 1.306 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.127      ; 3.107      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.897      ; 3.081      ;
; 1.643 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 3.981      ;
; 1.643 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 3.981      ;
; 1.672 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.133      ; 3.979      ;
; 1.672 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.133      ; 3.979      ;
; 1.672 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.133      ; 3.979      ;
; 1.672 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.133      ; 3.979      ;
; 1.672 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.133      ; 3.979      ;
; 1.687 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.120      ; 3.981      ;
; 1.687 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.120      ; 3.981      ;
; 1.687 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.120      ; 3.981      ;
; 1.687 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.120      ; 3.981      ;
; 1.687 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.120      ; 3.981      ;
; 1.691 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 3.980      ;
; 1.691 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 3.980      ;
; 1.691 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 3.980      ;
; 1.691 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 3.980      ;
; 1.691 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 3.980      ;
; 1.691 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 3.980      ;
; 1.691 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 3.980      ;
; 1.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 3.979      ;
; 1.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 3.979      ;
; 1.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 3.979      ;
; 1.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 3.979      ;
; 1.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 3.979      ;
; 2.235 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.164      ; 4.073      ;
; 2.235 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.164      ; 4.073      ;
; 2.264 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.133      ; 4.071      ;
; 2.264 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.133      ; 4.071      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.155  ; 0.371        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_clk ; Rise       ; i2s_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[0]|clk      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[1]|clk      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[2]|clk      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[3]|clk      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[4]|clk      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|pos_edge|clk        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[10]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[11]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[12]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[13]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[14]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[15]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[16]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[17]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[18]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[19]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[20]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[21]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[22]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[23]|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[5]|clk      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[6]|clk      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[7]|clk      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[8]|clk      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[9]|clk      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zbclk|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzbclk|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzzbclk|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|outclk   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18]     ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19]     ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20]     ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21]     ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22]     ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datac          ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_lrclk'                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_lrclk ; Rise       ; i2s_lrclk                                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|o                         ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datab          ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2|combout         ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; rec_spi_ports|process_1~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; rec_spi_ports|process_1~2|datad           ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2|combout         ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datab          ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_rx_req'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_rx_req ; Rise       ; rec_rx_req                                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|o                        ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.810 ; 4.261 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.507 ; 1.672 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.964 ; 3.259 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.718 ; 4.012 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.099 ; 3.438 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.511 ; 2.815 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.302 ; 2.659 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.072 ; 2.436 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.254 ; 2.662 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.260 ; 2.623 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.259 ; 2.628 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.990 ; 2.326 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.203 ; 2.593 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.241 ; 2.655 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.224 ; 2.566 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.015 ; 2.359 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.357 ; 2.687 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.957 ; 2.326 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.511 ; 2.815 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.153 ; 2.518 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.915 ; 2.281 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.372 ; 2.774 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 1.788 ; 2.184 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.255 ; 2.659 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 1.836 ; 2.209 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 1.885 ; 2.235 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.965 ; 2.306 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.112 ; 2.476 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 1.747 ; 2.105 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.252 ; 2.678 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.560 ; 3.819 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 2.754 ; 3.139 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.280 ; 3.744 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.977 ; 1.155 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.433 ; 2.736 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.201 ; 3.482 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.720 ; 3.070 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 2.941 ; 3.262 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.701 ; 1.117 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.393 ; 0.729 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.293 ; 0.651 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.699 ; 1.105 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.677 ; 1.002 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.319 ; 0.697 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.368 ; 0.702 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.575 ; 0.965 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.701 ; 1.117 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.417 ; 0.739 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.386 ; 0.740 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.567 ; 0.885 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.598 ; 0.974 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.663 ; 0.972 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.324 ; 0.688 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.300 ; 0.638 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.467 ; 0.810 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.030 ; 0.396 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.697 ; 1.111 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.031 ; 0.381 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.248 ; 0.603 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.427 ; 0.765 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.410 ; 0.772 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.059 ; 0.426 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.318 ; 0.695 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.868 ; 2.185 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.543 ; 1.877 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.581 ; 0.683 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; 1.395 ; 1.531 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.785 ; 0.941 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 3.520 ; 3.849 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.855 ; 3.216 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.989 ; 3.303 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.446 ; 2.784 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; 0.921 ; 1.046 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.061 ; 3.452 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.645 ; 0.766 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 3.033 ; 3.360 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.302 ; 2.687 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.814 ; 3.163 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.104 ; 2.483 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -3.289 ; -3.736 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.700 ; -0.788 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.589 ; -2.875 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.242 ; -3.534 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.716 ; -3.041 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.344 ; -1.679 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.882 ; -2.214 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.705 ; -2.054 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.876 ; -2.268 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.841 ; -2.179 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.839 ; -2.184 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.626 ; -1.948 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.825 ; -2.200 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.862 ; -2.261 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.805 ; -2.122 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.649 ; -1.978 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.932 ; -2.233 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.551 ; -1.898 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -2.084 ; -2.367 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.774 ; -2.113 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.541 ; -1.883 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.914 ; -2.272 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.388 ; -1.758 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.876 ; -2.265 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.433 ; -1.780 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.520 ; -1.857 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.598 ; -1.928 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.727 ; -2.068 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.344 ; -1.679 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.790 ; -2.136 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.716 ; -3.000 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.334 ; -1.719 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -2.745 ; -3.179 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.258 ; -0.442 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.008 ; -2.307 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.685 ; -2.990 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.319 ; -2.654 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.274 ; -2.654 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.859  ; 0.502  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.454  ; 0.134  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.554  ; 0.213  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.262  ; -0.124 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.283  ; -0.028 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.626  ; 0.264  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.564  ; 0.240  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.362  ; -0.018 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.260  ; -0.138 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.398  ; 0.094  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.551  ; 0.206  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.370  ; 0.068  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.367  ; 0.007  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.278  ; -0.025 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.481  ; 0.138  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.644  ; 0.320  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.463  ; 0.129  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.783  ; 0.433  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.262  ; -0.135 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.769  ; 0.437  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.682  ; 0.335  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.520  ; 0.197  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.412  ; 0.067  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.859  ; 0.502  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.616  ; 0.248  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -1.527 ; -1.837 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -1.205 ; -1.526 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -0.344 ; -0.451 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; -0.477 ; -0.577 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.419 ; -0.581 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -2.456 ; -2.800 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.415 ; -2.766 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.541 ; -2.845 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.002 ; -2.326 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; -0.267 ; -0.328 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.001 ; -1.375 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.292 ; -0.429 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -2.207 ; -2.590 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.901 ; -2.271 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.389 ; -2.718 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.677 ; -2.037 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.021 ; 4.953 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.373 ; 6.350 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.609 ; 6.495 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.628 ; 5.310 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.662 ; 5.549 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.926 ; 5.721 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.628 ; 5.310 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.662 ; 5.549 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.926 ; 5.721 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 6.917 ; 6.939 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.813 ; 5.767 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.434 ; 5.377 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 6.917 ; 6.939 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.446 ; 5.370 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.733 ; 5.739 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.540 ; 5.495 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 6.270 ; 6.276 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 6.251 ; 6.198 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 6.048 ; 5.943 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.980 ; 5.906 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 6.729 ; 6.780 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.753 ; 5.705 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.652 ; 5.587 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.143 ; 5.085 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.146 ; 5.081 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.392 ; 5.339 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.697 ; 5.616 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 6.565 ; 6.545 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 5.466 ; 5.425 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.015 ; 5.950 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 5.977 ; 5.995 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 5.223 ; 5.160 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 5.895 ; 5.817 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.546 ; 6.562 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 7.648 ; 7.641 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.773 ; 5.727 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 5.453 ; 5.395 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 6.923 ; 6.952 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.475 ; 5.399 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.723 ; 5.729 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.531 ; 5.483 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 6.326 ; 6.296 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.944 ; 5.934 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 6.057 ; 5.955 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.908 ; 5.858 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 6.729 ; 6.780 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.763 ; 5.715 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.663 ; 5.595 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.507 ; 5.491 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.631 ; 5.620 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.474 ; 5.444 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.686 ; 5.728 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.466 ; 6.490 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.426 ; 5.385 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 7.421 ; 7.408 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.137 ; 6.194 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.439 ; 6.384 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 7.648 ; 7.641 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.481 ; 7.614 ; Rise       ; i2s_clk         ;
; i2s_ready_port     ; i2s_lrclk  ; 5.792 ; 5.484 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.514 ; 5.463 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.138 ; 6.164 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 5.904 ; 5.897 ; Rise       ; i2s_lrclk       ;
; i2s_ready_port     ; i2s_lrclk  ; 5.792 ; 5.484 ; Fall       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.514 ; 5.463 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.138 ; 6.164 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 5.904 ; 5.897 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 5.950 ; 5.763 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 5.950 ; 5.763 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 8.211 ; 8.301 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 6.600 ; 6.576 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 7.339 ; 7.358 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 7.627 ; 7.585 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 6.832 ; 6.741 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 7.009 ; 6.894 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 6.553 ; 6.451 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 6.996 ; 6.964 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 7.232 ; 7.186 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 6.977 ; 6.898 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 6.888 ; 6.829 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 6.602 ; 6.507 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 7.792 ; 7.819 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 8.211 ; 8.301 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 6.325 ; 6.239 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 6.701 ; 6.579 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 6.628 ; 6.534 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 7.172 ; 7.124 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 6.806 ; 6.717 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 6.097 ; 6.018 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 7.213 ; 7.139 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 6.499 ; 6.385 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 7.606 ; 7.486 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 6.084 ; 6.001 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 6.075 ; 5.996 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 6.190 ; 6.111 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.173 ; 6.070 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 7.076 ; 7.031 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.463 ; 6.362 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 4.917 ; 4.850 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.203 ; 6.151 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.370 ; 6.303 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.512 ; 5.203 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.308 ; 5.364 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.613 ; 5.565 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.512 ; 5.203 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.308 ; 5.364 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.613 ; 5.565 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 5.042 ; 4.981 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.686 ; 5.640 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.321 ; 5.264 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 6.744 ; 6.763 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.333 ; 5.258 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.614 ; 5.619 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.424 ; 5.379 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 6.130 ; 6.136 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 6.107 ; 6.054 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 5.911 ; 5.809 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.848 ; 5.775 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 6.565 ; 6.612 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.628 ; 5.579 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.532 ; 5.467 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.042 ; 4.984 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.045 ; 4.981 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.282 ; 5.228 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.575 ; 5.495 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 6.408 ; 6.386 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 5.355 ; 5.313 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 5.881 ; 5.816 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 5.845 ; 5.861 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 5.120 ; 5.058 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 5.765 ; 5.688 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.390 ; 6.403 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 5.315 ; 5.273 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.646 ; 5.600 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 5.341 ; 5.282 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 6.751 ; 6.777 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.362 ; 5.287 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.604 ; 5.609 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.415 ; 5.367 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 6.179 ; 6.149 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.813 ; 5.800 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.921 ; 5.821 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.776 ; 5.726 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 6.565 ; 6.612 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.638 ; 5.589 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.542 ; 5.474 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.392 ; 5.375 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.512 ; 5.499 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.361 ; 5.330 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.564 ; 5.602 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.321 ; 6.344 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.315 ; 5.273 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 7.238 ; 7.225 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.005 ; 6.059 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.295 ; 6.242 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 7.455 ; 7.447 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.295 ; 7.422 ; Rise       ; i2s_clk         ;
; i2s_ready_port     ; i2s_lrclk  ; 5.670 ; 5.370 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.382 ; 5.204 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 5.970 ; 5.885 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 5.641 ; 5.502 ; Rise       ; i2s_lrclk       ;
; i2s_ready_port     ; i2s_lrclk  ; 5.670 ; 5.370 ; Fall       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.382 ; 5.204 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 5.970 ; 5.885 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 5.641 ; 5.502 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 5.828 ; 5.638 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 5.828 ; 5.638 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 5.948 ; 5.869 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 6.457 ; 6.433 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 7.160 ; 7.175 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 7.437 ; 7.394 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 6.673 ; 6.584 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 6.844 ; 6.731 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 6.406 ; 6.306 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 6.837 ; 6.806 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 7.058 ; 7.011 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 6.820 ; 6.743 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 6.734 ; 6.676 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 6.452 ; 6.358 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 7.646 ; 7.675 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 8.051 ; 8.141 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 6.186 ; 6.101 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 6.547 ; 6.428 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 6.479 ; 6.387 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 7.007 ; 6.960 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 6.650 ; 6.563 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 5.969 ; 5.891 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 7.047 ; 6.976 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 6.354 ; 6.242 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 7.422 ; 7.306 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 5.956 ; 5.874 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 5.948 ; 5.869 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 6.042 ; 5.964 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.011 ; 5.881 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 6.846 ; 6.837 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.258 ; 6.166 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.232 ;       ;       ; 7.488 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.713 ;       ;       ; 7.930 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.551 ; 7.583 ; 7.991 ; 7.878 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.844 ; 7.801 ; 8.255 ; 8.050 ;
; rec_ss_n         ; rec_busy    ;       ; 5.497 ; 5.757 ;       ;
; rec_ss_n         ; rec_roe     ; 7.503 ; 7.452 ; 7.965 ; 7.774 ;
; rec_ss_n         ; rec_rrdy    ; 8.127 ; 8.151 ; 8.544 ; 8.468 ;
; rec_ss_n         ; rec_trdy    ; 7.808 ; 7.886 ; 8.358 ; 8.115 ;
; rec_st_load_roe  ; rec_roe     ; 7.122 ;       ;       ; 7.395 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.998 ;       ;       ; 8.281 ;
; rec_st_load_trdy ; rec_trdy    ; 7.192 ;       ;       ; 7.442 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.058 ;       ;       ; 7.310 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.516 ;       ;       ; 7.726 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.324 ; 7.380 ; 7.767 ; 7.657 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.629 ; 7.581 ; 8.017 ; 7.819 ;
; rec_ss_n         ; rec_busy    ;       ; 5.384 ; 5.638 ;       ;
; rec_ss_n         ; rec_roe     ; 7.261 ; 7.231 ; 7.719 ; 7.527 ;
; rec_ss_n         ; rec_rrdy    ; 7.890 ; 7.876 ; 8.260 ; 8.208 ;
; rec_ss_n         ; rec_trdy    ; 7.520 ; 7.646 ; 8.096 ; 7.825 ;
; rec_st_load_roe  ; rec_roe     ; 6.941 ;       ;       ; 7.208 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.788 ;       ;       ; 8.064 ;
; rec_st_load_trdy ; rec_trdy    ; 6.990 ;       ;       ; 7.230 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.275 ; 5.277 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 6.194 ; 6.196 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.774 ; 4.774 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.659 ; 5.659 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.247     ; 5.247     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 6.190     ; 6.190     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.745     ; 4.846     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.653     ; 5.754     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_sclk   ; -1.928 ; -45.963       ;
; rec_sclk   ; -1.183 ; -28.179       ;
; i2s_lrclk  ; -0.537 ; -0.815        ;
; i2s_clk    ; -0.198 ; -4.478        ;
; rec_rx_req ; 0.288  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i2s_lrclk  ; -0.412 ; -5.432        ;
; rec_rx_req ; -0.181 ; -2.743        ;
; i2s_clk    ; 0.035  ; 0.000         ;
; rec_sclk   ; 0.079  ; 0.000         ;
; ecg_sclk   ; 0.199  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.367 ; -56.045           ;
; rec_sclk ; -0.943 ; -21.982           ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; rec_sclk ; 0.240 ; 0.000             ;
; ecg_sclk ; 0.311 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; rec_sclk   ; -3.000 ; -102.246                   ;
; ecg_sclk   ; -3.000 ; -72.999                    ;
; i2s_clk    ; -3.000 ; -32.562                    ;
; ecg_ss_n   ; -3.000 ; -3.006                     ;
; i2s_lrclk  ; -3.000 ; -3.000                     ;
; rec_rx_req ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.928 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.814     ; 0.591      ;
; -1.856 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.702     ; 0.631      ;
; -1.841 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.742     ; 0.576      ;
; -1.821 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.558      ;
; -1.819 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.556      ;
; -1.802 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.793     ; 0.486      ;
; -1.801 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.715     ; 0.563      ;
; -1.797 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.720     ; 0.554      ;
; -1.793 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.701     ; 0.569      ;
; -1.792 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.790     ; 0.479      ;
; -1.784 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.698     ; 0.563      ;
; -1.781 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 0.566      ;
; -1.778 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.515      ;
; -1.771 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.673     ; 0.575      ;
; -1.770 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.677     ; 0.570      ;
; -1.751 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.739     ; 0.489      ;
; -1.749 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.722     ; 0.504      ;
; -1.748 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.722     ; 0.503      ;
; -1.746 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.703     ; 0.520      ;
; -1.734 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.676     ; 0.535      ;
; -1.727 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.722     ; 0.482      ;
; -1.727 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.718     ; 0.486      ;
; -1.723 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.715     ; 0.485      ;
; -1.720 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.715     ; 0.482      ;
; -1.718 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.712     ; 0.483      ;
; -1.718 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.793     ; 0.402      ;
; -1.718 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.712     ; 0.483      ;
; -1.715 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.790     ; 0.402      ;
; -1.706 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 0.491      ;
; -1.697 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.691     ; 0.483      ;
; -1.693 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.687     ; 0.483      ;
; -1.692 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.688     ; 0.481      ;
; -1.679 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.715     ; 0.441      ;
; -1.679 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.675     ; 0.481      ;
; -1.668 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.405      ;
; -1.666 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.742     ; 0.401      ;
; -1.646 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.718     ; 0.405      ;
; -1.640 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.715     ; 0.402      ;
; -1.640 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.712     ; 0.405      ;
; -1.640 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.715     ; 0.402      ;
; -1.636 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.712     ; 0.401      ;
; -1.618 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.691     ; 0.404      ;
; -1.613 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.688     ; 0.402      ;
; -1.611 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.687     ; 0.401      ;
; -1.601 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.675     ; 0.403      ;
; -1.571 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.308      ;
; -1.570 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.307      ;
; -1.551 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.715     ; 0.313      ;
; -1.524 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 0.309      ;
; -1.194 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.629     ; 1.072      ;
; -1.166 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.619     ; 1.054      ;
; -1.166 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.473     ; 1.200      ;
; -1.085 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.631     ; 0.961      ;
; -1.066 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.545     ; 1.028      ;
; -1.066 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.545     ; 1.028      ;
; -1.066 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.545     ; 1.028      ;
; -1.066 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.545     ; 1.028      ;
; -1.066 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.545     ; 1.028      ;
; -1.036 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.491     ; 1.052      ;
; -1.036 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.491     ; 1.052      ;
; -1.036 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.491     ; 1.052      ;
; -1.036 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.491     ; 1.052      ;
; -1.036 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.491     ; 1.052      ;
; -1.023 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.491     ; 1.039      ;
; -1.023 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.491     ; 1.039      ;
; -0.943 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.168     ; 1.782      ;
; -0.920 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.528     ; 0.899      ;
; -0.920 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.528     ; 0.899      ;
; -0.920 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.528     ; 0.899      ;
; -0.920 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.528     ; 0.899      ;
; -0.920 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.528     ; 0.899      ;
; -0.920 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.528     ; 0.899      ;
; -0.920 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.528     ; 0.899      ;
; -0.910 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.168     ; 1.749      ;
; -0.849 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.489     ; 0.867      ;
; -0.843 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.073      ; 2.393      ;
; -0.831 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.168      ; 2.476      ;
; -0.828 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.064     ; 1.771      ;
; -0.828 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.064     ; 1.771      ;
; -0.828 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.064     ; 1.771      ;
; -0.828 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.064     ; 1.771      ;
; -0.828 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.064     ; 1.771      ;
; -0.816 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.506     ; 0.817      ;
; -0.816 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.506     ; 0.817      ;
; -0.816 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.506     ; 0.817      ;
; -0.816 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.506     ; 0.817      ;
; -0.816 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.506     ; 0.817      ;
; -0.812 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.028     ; 1.791      ;
; -0.812 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.028     ; 1.791      ;
; -0.812 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.028     ; 1.791      ;
; -0.812 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.028     ; 1.791      ;
; -0.812 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.028     ; 1.791      ;
; -0.811 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.168     ; 1.650      ;
; -0.810 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.030     ; 1.787      ;
; -0.810 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.030     ; 1.787      ;
; -0.795 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.064     ; 1.738      ;
; -0.795 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.064     ; 1.738      ;
; -0.795 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.064     ; 1.738      ;
; -0.795 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.064     ; 1.738      ;
; -0.795 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.064     ; 1.738      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.183 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.229     ; 1.461      ;
; -1.065 ; SPI_slave:rec_spi_ports|roe~_emulated  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.287     ; 1.285      ;
; -1.043 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.996      ;
; -1.043 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.996      ;
; -1.043 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.996      ;
; -1.043 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.996      ;
; -1.043 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.996      ;
; -1.043 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.996      ;
; -1.042 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.553     ; 0.996      ;
; -1.042 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.553     ; 0.996      ;
; -1.042 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.553     ; 0.996      ;
; -1.042 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.553     ; 0.996      ;
; -1.042 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.553     ; 0.996      ;
; -1.042 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.553     ; 0.996      ;
; -1.042 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.553     ; 0.996      ;
; -1.042 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.553     ; 0.996      ;
; -1.026 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.979      ;
; -1.026 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.979      ;
; -1.026 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.979      ;
; -1.026 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.979      ;
; -1.026 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.554     ; 0.979      ;
; -1.024 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.498     ; 1.033      ;
; -1.024 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.498     ; 1.033      ;
; -0.978 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.435     ; 1.050      ;
; -0.965 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.322      ;
; -0.965 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.322      ;
; -0.965 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.322      ;
; -0.965 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.322      ;
; -0.965 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.322      ;
; -0.965 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.322      ;
; -0.945 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.370      ; 2.322      ;
; -0.945 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.370      ; 2.322      ;
; -0.945 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.370      ; 2.322      ;
; -0.945 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.370      ; 2.322      ;
; -0.945 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.370      ; 2.322      ;
; -0.945 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.370      ; 2.322      ;
; -0.945 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.370      ; 2.322      ;
; -0.945 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.370      ; 2.322      ;
; -0.937 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.294      ;
; -0.937 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.294      ;
; -0.937 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.294      ;
; -0.937 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.294      ;
; -0.937 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.350      ; 2.294      ;
; -0.924 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.125      ;
; -0.924 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.125      ;
; -0.924 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.125      ;
; -0.924 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.125      ;
; -0.924 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.125      ;
; -0.924 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.125      ;
; -0.906 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.125      ;
; -0.906 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.125      ;
; -0.906 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.125      ;
; -0.906 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.125      ;
; -0.906 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.125      ;
; -0.906 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.125      ;
; -0.906 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.125      ;
; -0.906 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.125      ;
; -0.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.097      ;
; -0.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.097      ;
; -0.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.097      ;
; -0.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.097      ;
; -0.896 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.097      ;
; -0.874 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.075      ;
; -0.874 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.075      ;
; -0.874 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.075      ;
; -0.874 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.075      ;
; -0.874 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.075      ;
; -0.874 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.075      ;
; -0.856 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.075      ;
; -0.856 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.075      ;
; -0.856 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.075      ;
; -0.856 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.075      ;
; -0.856 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.075      ;
; -0.856 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.075      ;
; -0.856 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.075      ;
; -0.856 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.212      ; 2.075      ;
; -0.846 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.047      ;
; -0.846 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.047      ;
; -0.846 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.047      ;
; -0.846 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.047      ;
; -0.846 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.194      ; 2.047      ;
; -0.841 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.476     ; 0.872      ;
; -0.841 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.476     ; 0.872      ;
; -0.841 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.476     ; 0.872      ;
; -0.841 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.476     ; 0.872      ;
; -0.841 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.476     ; 0.872      ;
; -0.826 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.187      ; 2.020      ;
; -0.826 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.187      ; 2.020      ;
; -0.826 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.187      ; 2.020      ;
; -0.826 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.187      ; 2.020      ;
; -0.826 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.187      ; 2.020      ;
; -0.826 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.187      ; 2.020      ;
; -0.813 ; SPI_slave:rec_spi_ports|tx_buf[3]~81   ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -0.997     ; 0.793      ;
; -0.807 ; SPI_slave:rec_spi_ports|tx_buf[2]~85   ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -0.950     ; 0.834      ;
; -0.806 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.207      ; 2.020      ;
; -0.806 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.207      ; 2.020      ;
; -0.806 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.207      ; 2.020      ;
; -0.806 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.207      ; 2.020      ;
; -0.806 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.207      ; 2.020      ;
; -0.806 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.207      ; 2.020      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_lrclk'                                                                                                          ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.537 ; I2S:i2s_ports|r_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.908      ; 1.074      ;
; -0.171 ; I2S:i2s_ports|r_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.906      ; 1.048      ;
; -0.098 ; I2S:i2s_ports|r_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.904      ; 1.045      ;
; -0.009 ; I2S:i2s_ports|r_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.046      ; 0.960      ;
; 0.043  ; I2S:i2s_ports|r_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.908      ; 1.074      ;
; 0.153  ; I2S:i2s_ports|r_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.902      ; 1.077      ;
; 0.202  ; I2S:i2s_ports|r_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.910      ; 1.039      ;
; 0.202  ; I2S:i2s_ports|r_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.914      ; 1.045      ;
; 0.264  ; I2S:i2s_ports|r_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.904      ; 1.101      ;
; 0.312  ; I2S:i2s_ports|r_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.913      ; 1.057      ;
; 0.321  ; I2S:i2s_ports|r_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.906      ; 1.042      ;
; 0.324  ; I2S:i2s_ports|r_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.044      ; 1.018      ;
; 0.338  ; I2S:i2s_ports|r_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.913      ; 1.106      ;
; 0.339  ; I2S:i2s_ports|r_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.913      ; 1.031      ;
; 0.350  ; I2S:i2s_ports|r_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.082      ; 1.069      ;
; 0.356  ; I2S:i2s_ports|r_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.913      ; 1.009      ;
; 0.359  ; I2S:i2s_ports|r_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.078      ; 1.061      ;
; 0.379  ; I2S:i2s_ports|r_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.913      ; 1.072      ;
; 0.414  ; I2S:i2s_ports|r_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.896      ; 1.020      ;
; 0.439  ; I2S:i2s_ports|r_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.913      ; 1.012      ;
; 0.472  ; I2S:i2s_ports|r_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.912      ; 1.067      ;
; 0.521  ; I2S:i2s_ports|r_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.896      ; 0.995      ;
; 0.525  ; I2S:i2s_ports|r_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.912      ; 1.013      ;
; 0.582  ; I2S:i2s_ports|r_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.080      ; 1.051      ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.198 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.351      ; 2.016      ;
; -0.198 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.351      ; 2.016      ;
; -0.198 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.351      ; 2.016      ;
; -0.198 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.351      ; 2.016      ;
; -0.198 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.351      ; 2.016      ;
; -0.196 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.013      ;
; -0.196 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.013      ;
; -0.196 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.013      ;
; -0.196 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.013      ;
; -0.196 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.013      ;
; -0.180 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.351      ; 1.998      ;
; -0.180 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.351      ; 1.998      ;
; -0.180 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.351      ; 1.998      ;
; -0.180 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.351      ; 1.998      ;
; -0.180 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.351      ; 1.998      ;
; -0.179 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 1.996      ;
; -0.179 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 1.996      ;
; -0.179 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 1.996      ;
; -0.179 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 1.996      ;
; -0.179 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 1.996      ;
; -0.179 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 1.996      ;
; -0.178 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.352      ; 1.997      ;
; -0.178 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.352      ; 1.997      ;
; -0.178 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.352      ; 1.997      ;
; -0.168 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.120      ;
; -0.166 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.117      ;
; -0.151 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.103      ;
; -0.134 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.085      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.998      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.998      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.998      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.998      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.998      ;
; -0.043 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.995      ;
; -0.027 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.980      ;
; -0.027 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.980      ;
; -0.027 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.980      ;
; -0.027 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.980      ;
; -0.027 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.980      ;
; -0.026 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.978      ;
; -0.026 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.978      ;
; -0.026 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.978      ;
; -0.026 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.978      ;
; -0.026 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.978      ;
; -0.026 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.978      ;
; -0.025 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 0.979      ;
; -0.025 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 0.979      ;
; -0.025 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 0.979      ;
; 0.084  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.868      ;
; 0.117  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.836      ;
; 0.158  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.794      ;
; 0.267  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.685      ;
; 0.269  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.682      ;
; 0.277  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.674      ;
; 0.289  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.663      ;
; 0.295  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.657      ;
; 0.302  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.650      ;
; 0.304  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.649      ;
; 0.308  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.644      ;
; 0.327  ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.624      ;
; 0.405  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.547      ;
; 0.410  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.542      ;
; 0.418  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.533      ;
; 0.491  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.461      ;
; 0.493  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.459      ;
; 0.494  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.458      ;
; 0.496  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.456      ;
; 0.499  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.453      ;
; 0.514  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.438      ;
; 0.564  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.388      ;
; 0.580  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.372      ;
; 0.602  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.350      ;
; 0.743  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.574      ;
; 0.743  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.574      ;
; 0.743  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.574      ;
; 0.743  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.574      ;
; 0.743  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.574      ;
; 0.751  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.351      ; 1.567      ;
; 0.751  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.351      ; 1.567      ;
; 0.751  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.351      ; 1.567      ;
; 0.751  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.351      ; 1.567      ;
; 0.751  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.351      ; 1.567      ;
; 0.754  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.351      ; 1.564      ;
; 0.754  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.351      ; 1.564      ;
; 0.754  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.351      ; 1.564      ;
; 0.754  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.351      ; 1.564      ;
; 0.754  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.351      ; 1.564      ;
; 0.759  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.558      ;
; 0.759  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.558      ;
; 0.759  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.558      ;
; 0.759  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.558      ;
; 0.759  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.558      ;
; 0.759  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.350      ; 1.558      ;
; 0.768  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.352      ; 1.551      ;
; 0.768  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.352      ; 1.551      ;
; 0.768  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 1.000        ; 1.352      ; 1.551      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_rx_req'                                                                                                               ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.288 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.677      ; 0.938      ;
; 0.318 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.704      ; 0.854      ;
; 0.327 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.677      ; 0.899      ;
; 0.338 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.715      ; 0.926      ;
; 0.339 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.676      ; 0.885      ;
; 0.350 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.713      ; 0.910      ;
; 0.356 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.711      ; 0.903      ;
; 0.358 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.574      ; 0.764      ;
; 0.375 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.577      ; 0.751      ;
; 0.379 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.576      ; 0.745      ;
; 0.382 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.711      ; 0.876      ;
; 0.399 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.854      ; 1.003      ;
; 0.403 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.853      ; 0.997      ;
; 0.406 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.577      ; 0.815      ;
; 0.409 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.855      ; 0.995      ;
; 0.416 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.853      ; 0.985      ;
; 0.418 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.701      ; 0.831      ;
; 0.421 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.715      ; 0.937      ;
; 0.423 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.715      ; 0.841      ;
; 0.428 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.705      ; 0.826      ;
; 0.431 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.838      ; 0.956      ;
; 0.467 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.674      ; 0.850      ;
; 0.500 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.702      ; 0.845      ;
; 0.508 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.703      ; 0.838      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_lrclk'                                                                                                           ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.412 ; I2S:i2s_ports|r_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.235      ; 0.863      ;
; -0.395 ; I2S:i2s_ports|r_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.233      ; 0.878      ;
; -0.393 ; I2S:i2s_ports|r_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.188      ; 0.835      ;
; -0.392 ; I2S:i2s_ports|r_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.237      ; 0.885      ;
; -0.334 ; I2S:i2s_ports|r_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.186      ; 0.892      ;
; -0.226 ; I2S:i2s_ports|r_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.047      ; 0.861      ;
; -0.225 ; I2S:i2s_ports|r_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.046      ; 0.861      ;
; -0.215 ; I2S:i2s_ports|r_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.031      ; 0.856      ;
; -0.212 ; I2S:i2s_ports|r_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.045      ; 0.873      ;
; -0.207 ; I2S:i2s_ports|r_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.047      ; 0.880      ;
; -0.199 ; I2S:i2s_ports|r_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.047      ; 0.888      ;
; -0.194 ; I2S:i2s_ports|r_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.048      ; 0.894      ;
; -0.192 ; I2S:i2s_ports|r_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.031      ; 0.879      ;
; -0.187 ; I2S:i2s_ports|r_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.041      ; 0.894      ;
; -0.186 ; I2S:i2s_ports|r_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.041      ; 0.895      ;
; -0.185 ; I2S:i2s_ports|r_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.047      ; 0.902      ;
; -0.183 ; I2S:i2s_ports|r_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.037      ; 0.894      ;
; -0.171 ; I2S:i2s_ports|r_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.046      ; 0.915      ;
; -0.167 ; I2S:i2s_ports|r_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.043      ; 0.916      ;
; -0.165 ; I2S:i2s_ports|r_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.047      ; 0.922      ;
; -0.153 ; I2S:i2s_ports|r_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.048      ; 0.935      ;
; -0.150 ; I2S:i2s_ports|r_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.038      ; 0.928      ;
; -0.150 ; I2S:i2s_ports|r_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.043      ; 0.933      ;
; -0.139 ; I2S:i2s_ports|r_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.035      ; 0.936      ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_rx_req'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.181 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.977      ; 0.826      ;
; -0.175 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.961      ; 0.816      ;
; -0.170 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.977      ; 0.837      ;
; -0.161 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.835      ; 0.704      ;
; -0.160 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.978      ; 0.848      ;
; -0.159 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.831      ; 0.702      ;
; -0.153 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.979      ; 0.856      ;
; -0.146 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.834      ; 0.718      ;
; -0.146 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.832      ; 0.716      ;
; -0.144 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.845      ; 0.731      ;
; -0.133 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.835      ; 0.732      ;
; -0.113 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.841      ; 0.758      ;
; -0.110 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.805      ; 0.725      ;
; -0.096 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.712      ; 0.646      ;
; -0.094 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.841      ; 0.777      ;
; -0.093 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.845      ; 0.782      ;
; -0.090 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.844      ; 0.784      ;
; -0.090 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.713      ; 0.653      ;
; -0.085 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.846      ; 0.791      ;
; -0.063 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.709      ; 0.676      ;
; -0.057 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.808      ; 0.781      ;
; -0.055 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.807      ; 0.782      ;
; -0.046 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.713      ; 0.697      ;
; -0.023 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.808      ; 0.815      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.035 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.401      ; 1.560      ;
; 0.035 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.401      ; 1.560      ;
; 0.035 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.401      ; 1.560      ;
; 0.042 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.566      ;
; 0.042 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.566      ;
; 0.042 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.566      ;
; 0.042 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.566      ;
; 0.042 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.566      ;
; 0.042 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.566      ;
; 0.048 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.572      ;
; 0.048 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.572      ;
; 0.048 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.572      ;
; 0.048 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.572      ;
; 0.048 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.572      ;
; 0.050 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.574      ;
; 0.050 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.574      ;
; 0.050 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.574      ;
; 0.050 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.574      ;
; 0.050 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.400      ; 1.574      ;
; 0.059 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.582      ;
; 0.059 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.582      ;
; 0.059 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.582      ;
; 0.059 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.582      ;
; 0.059 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.582      ;
; 0.188 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.209 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.328      ;
; 0.259 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.378      ;
; 0.268 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.387      ;
; 0.284 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.403      ;
; 0.285 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.404      ;
; 0.285 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.404      ;
; 0.287 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.406      ;
; 0.310 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.429      ;
; 0.350 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.470      ;
; 0.357 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.476      ;
; 0.425 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.545      ;
; 0.437 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.557      ;
; 0.450 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.570      ;
; 0.460 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.581      ;
; 0.462 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.581      ;
; 0.474 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.594      ;
; 0.475 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.593      ;
; 0.482 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.601      ;
; 0.577 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.696      ;
; 0.593 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.713      ;
; 0.614 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.733      ;
; 0.814 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.933      ;
; 0.820 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.940      ;
; 0.824 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 0.945      ;
; 0.831 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.951      ;
; 0.831 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.951      ;
; 0.831 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.951      ;
; 0.831 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.951      ;
; 0.831 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.951      ;
; 0.831 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.951      ;
; 0.837 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.957      ;
; 0.837 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.957      ;
; 0.837 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.957      ;
; 0.837 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.957      ;
; 0.837 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.957      ;
; 0.839 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.959      ;
; 0.839 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.959      ;
; 0.839 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.959      ;
; 0.839 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.959      ;
; 0.839 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.959      ;
; 0.848 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.967      ;
; 0.848 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.967      ;
; 0.848 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.967      ;
; 0.848 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.967      ;
; 0.848 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.967      ;
; 0.858 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.978      ;
; 0.863 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.982      ;
; 0.976 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.401      ; 2.001      ;
; 0.976 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.401      ; 2.001      ;
; 0.976 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.401      ; 2.001      ;
; 0.976 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.000      ;
; 0.976 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.000      ;
; 0.976 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.000      ;
; 0.976 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.000      ;
; 0.976 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.000      ;
; 0.976 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.000      ;
; 0.977 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.001      ;
; 0.977 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.001      ;
; 0.977 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.001      ;
; 0.977 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.001      ;
; 0.977 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.001      ;
; 0.993 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.399      ; 2.016      ;
; 0.993 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.399      ; 2.016      ;
; 0.993 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.399      ; 2.016      ;
; 0.993 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.399      ; 2.016      ;
; 0.993 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.399      ; 2.016      ;
; 0.995 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.019      ;
; 0.995 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.019      ;
; 0.995 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.019      ;
; 0.995 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.019      ;
; 0.995 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 1.400      ; 2.019      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                            ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.079 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.017      ; 2.210      ;
; 0.110 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.869      ; 2.093      ;
; 0.123 ; I2S:i2s_ports|r_sr_in[4]            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.300      ; 0.537      ;
; 0.127 ; I2S:i2s_ports|r_sr_in[0]            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.300      ; 0.541      ;
; 0.131 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; 0.000        ; 1.869      ; 2.114      ;
; 0.132 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 1.802      ; 2.048      ;
; 0.161 ; I2S:i2s_ports|r_sr_in[23]           ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.285      ; 0.560      ;
; 0.181 ; I2S:i2s_ports|r_sr_in[1]            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.300      ; 0.595      ;
; 0.185 ; I2S:i2s_ports|r_sr_in[21]           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.219      ; 0.518      ;
; 0.187 ; I2S:i2s_ports|r_sr_in[18]           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.219      ; 0.520      ;
; 0.199 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.204 ; I2S:i2s_ports|r_sr_in[8]            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.200      ; 0.518      ;
; 0.204 ; I2S:i2s_ports|r_sr_in[6]            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.200      ; 0.518      ;
; 0.208 ; I2S:i2s_ports|r_sr_in[22]           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.219      ; 0.541      ;
; 0.211 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.317      ;
; 0.212 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; -0.500       ; 1.869      ; 1.695      ;
; 0.213 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.320      ;
; 0.217 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.225 ; I2S:i2s_ports|r_sr_in[5]            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.200      ; 0.539      ;
; 0.227 ; I2S:i2s_ports|r_sr_in[16]           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.218      ; 0.559      ;
; 0.232 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_rx_req   ; rec_sclk    ; 0.000        ; 1.637      ; 1.983      ;
; 0.234 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.017      ; 1.865      ;
; 0.236 ; I2S:i2s_ports|r_sr_in[17]           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.218      ; 0.568      ;
; 0.237 ; I2S:i2s_ports|r_sr_in[3]            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.300      ; 0.651      ;
; 0.242 ; I2S:i2s_ports|r_sr_in[2]            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.300      ; 0.656      ;
; 0.245 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.491      ; 0.320      ;
; 0.252 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.869      ; 1.735      ;
; 0.253 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.203      ; 0.540      ;
; 0.257 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 1.802      ; 1.673      ;
; 0.259 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.385      ;
; 0.265 ; I2S:i2s_ports|r_sr_in[19]           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.219      ; 0.598      ;
; 0.269 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.802      ; 2.185      ;
; 0.273 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.637      ; 2.024      ;
; 0.275 ; I2S:i2s_ports|r_sr_in[15]           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.198      ; 0.587      ;
; 0.278 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.384      ;
; 0.278 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.531      ; 0.393      ;
; 0.283 ; I2S:i2s_ports|r_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.198      ; 0.595      ;
; 0.283 ; I2S:i2s_ports|r_sr_in[7]            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.200      ; 0.597      ;
; 0.285 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.392      ;
; 0.285 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.392      ;
; 0.287 ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.784      ; 0.655      ;
; 0.287 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.531      ; 0.402      ;
; 0.288 ; I2S:i2s_ports|r_sr_in[9]            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.200      ; 0.602      ;
; 0.288 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.772      ; 0.644      ;
; 0.289 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.395      ;
; 0.295 ; I2S:i2s_ports|r_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.198      ; 0.607      ;
; 0.295 ; I2S:i2s_ports|r_sr_in[11]           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.198      ; 0.607      ;
; 0.298 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.405      ;
; 0.299 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.322      ; 0.705      ;
; 0.302 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.322      ; 0.708      ;
; 0.303 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.322      ; 0.709      ;
; 0.310 ; I2S:i2s_ports|r_sr_in[23]           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.218      ; 0.642      ;
; 0.312 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.772      ; 0.668      ;
; 0.321 ; I2S:i2s_ports|r_sr_in[20]           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.219      ; 0.654      ;
; 0.328 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.645      ; 0.557      ;
; 0.329 ; I2S:i2s_ports|r_sr_in[14]           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.198      ; 0.641      ;
; 0.341 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.650      ; 2.105      ;
; 0.345 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.570      ; 2.029      ;
; 0.348 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.497      ; 0.429      ;
; 0.350 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.491      ; 0.425      ;
; 0.351 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.458      ;
; 0.355 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.497      ; 0.436      ;
; 0.359 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.180      ; 0.623      ;
; 0.362 ; I2S:i2s_ports|r_sr_in[10]           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.200      ; 0.676      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.471      ;
; 0.373 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.650      ; 2.137      ;
; 0.377 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.802      ; 1.793      ;
; 0.385 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.650      ; 2.149      ;
; 0.385 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.761      ; 0.730      ;
; 0.386 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.492      ;
; 0.389 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.531      ; 0.504      ;
; 0.403 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.650      ; 2.167      ;
; 0.404 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.028      ; 0.516      ;
; 0.404 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.028      ; 0.516      ;
; 0.409 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.028      ; 0.521      ;
; 0.409 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.028      ; 0.521      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.204 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.313      ;
; 0.205 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.314      ;
; 0.206 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.315      ;
; 0.207 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.315      ;
; 0.207 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.316      ;
; 0.210 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.317      ;
; 0.223 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.330      ;
; 0.226 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.333      ;
; 0.226 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.701      ; 2.041      ;
; 0.227 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.701      ; 1.542      ;
; 0.267 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.147      ; 0.498      ;
; 0.270 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.379      ;
; 0.274 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.383      ;
; 0.278 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.386      ;
; 0.278 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.387      ;
; 0.278 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.387      ;
; 0.281 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.390      ;
; 0.283 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.391      ;
; 0.285 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.713      ; 2.112      ;
; 0.287 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.395      ;
; 0.298 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.713      ; 1.625      ;
; 0.302 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.410      ;
; 0.321 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.555      ; 1.990      ;
; 0.343 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.690      ;
; 0.347 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.694      ;
; 0.347 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.694      ;
; 0.348 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.695      ;
; 0.354 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.701      ;
; 0.354 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.555      ; 1.523      ;
; 0.356 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.703      ;
; 0.359 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.467      ;
; 0.359 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.706      ;
; 0.361 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.708      ;
; 0.361 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.708      ;
; 0.366 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.474      ;
; 0.371 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.261      ; 1.746      ;
; 0.374 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.610      ; 0.568      ;
; 0.380 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.216      ; 1.710      ;
; 0.381 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.216      ; 1.711      ;
; 0.389 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.766      ;
; 0.390 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.767      ;
; 0.391 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.768      ;
; 0.391 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.768      ;
; 0.394 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.771      ;
; 0.397 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.744      ;
; 0.398 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.117      ; 1.629      ;
; 0.410 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.261      ; 1.785      ;
; 0.419 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.526      ;
; 0.426 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.533      ;
; 0.426 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.535      ;
; 0.426 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.009      ; 0.519      ;
; 0.456 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.216      ; 1.786      ;
; 0.458 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.805      ;
; 0.468 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.576      ;
; 0.480 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.604      ;
; 0.480 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.216      ; 1.810      ;
; 0.486 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.833      ;
; 0.487 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.594      ;
; 0.501 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.216      ; 1.831      ;
; 0.511 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.598      ; 0.693      ;
; 0.524 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.178      ; 0.786      ;
; 0.544 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.521      ; 0.649      ;
; 0.551 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.658      ;
; 0.551 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.660      ;
; 0.552 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.659      ;
; 0.553 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.662      ;
; 0.554 ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.663      ;
; 0.555 ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.663      ;
; 0.555 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.662      ;
; 0.555 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.662      ;
; 0.556 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.663      ;
; 0.556 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.663      ;
; 0.556 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.663      ;
; 0.568 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.610      ; 0.762      ;
; 0.577 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.684      ;
; 0.578 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.371      ; 0.533      ;
; 0.585 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.065      ; 0.734      ;
; 0.587 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.190      ; 0.861      ;
; 0.598 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.598      ; 0.780      ;
; 0.600 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.707      ;
; 0.618 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.032      ; 0.734      ;
; 0.624 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.731      ;
; 0.630 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.096     ; 0.618      ;
; 0.644 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.445      ; 0.673      ;
; 0.646 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.015      ; 0.745      ;
; 0.670 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.045      ; 0.799      ;
; 0.677 ; SPI_slave:ecg_spi_ports|roe~_emulated        ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.797      ;
; 0.686 ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.184      ; 0.954      ;
; 0.689 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.076      ; 0.849      ;
; 0.707 ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.828      ;
; 0.710 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.818      ;
; 0.713 ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.031      ; 0.828      ;
; 0.729 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.014      ; 0.827      ;
; 0.739 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.065      ; 0.888      ;
; 0.740 ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.078      ; 0.902      ;
; 0.763 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.076      ; 0.923      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.367 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.168      ; 3.012      ;
; -1.367 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.168      ; 3.012      ;
; -1.367 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.168      ; 3.012      ;
; -1.367 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.168      ; 3.012      ;
; -1.367 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.168      ; 3.012      ;
; -1.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.013      ;
; -1.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.013      ;
; -1.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.013      ;
; -1.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.013      ;
; -1.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.013      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.012      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.012      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.012      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.012      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.012      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.012      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 3.012      ;
; -1.325 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.211      ; 3.013      ;
; -1.325 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.211      ; 3.013      ;
; -1.322 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.012      ;
; -1.322 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.012      ;
; -1.322 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.012      ;
; -1.322 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.012      ;
; -1.322 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.012      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.063      ; 2.349      ;
; -0.688 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.192      ; 2.357      ;
; -0.688 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.192      ; 2.357      ;
; -0.688 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.192      ; 2.357      ;
; -0.688 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.192      ; 2.357      ;
; -0.688 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.192      ; 2.357      ;
; -0.664 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.208      ; 2.349      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.094      ; 2.225      ;
; -0.622 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.197      ;
; -0.388 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.168      ; 2.533      ;
; -0.388 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.168      ; 2.533      ;
; -0.388 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.168      ; 2.533      ;
; -0.388 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.168      ; 2.533      ;
; -0.388 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.168      ; 2.533      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.372 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 2.534      ;
; -0.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.211      ; 2.534      ;
; -0.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.211      ; 2.534      ;
; -0.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.533      ;
; -0.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.533      ;
; -0.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.533      ;
; -0.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.533      ;
; -0.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.533      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.063      ; 1.826      ;
; 0.247  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.508      ; 1.738      ;
; 0.259  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.508      ; 2.226      ;
; 0.308  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.648      ; 1.817      ;
; 0.319  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.648      ; 2.306      ;
; 0.343  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.192      ; 1.826      ;
; 0.343  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.192      ; 1.826      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rec_sclk'                                                                                                ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.943 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.489      ; 2.909      ;
; -0.923 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.509      ; 2.909      ;
; -0.923 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.509      ; 2.909      ;
; -0.923 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.509      ; 2.909      ;
; -0.923 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.509      ; 2.909      ;
; -0.923 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.509      ; 2.909      ;
; -0.923 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.509      ; 2.909      ;
; -0.923 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.509      ; 2.909      ;
; -0.923 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.509      ; 2.909      ;
; -0.845 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.586      ; 2.908      ;
; -0.845 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.586      ; 2.908      ;
; -0.845 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.586      ; 2.908      ;
; -0.845 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.586      ; 2.908      ;
; -0.845 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.586      ; 2.908      ;
; -0.041 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.507      ;
; -0.041 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.507      ;
; -0.041 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.507      ;
; -0.041 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.507      ;
; -0.041 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.507      ;
; -0.040 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.506      ;
; -0.040 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.506      ;
; -0.040 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.506      ;
; -0.040 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.506      ;
; -0.040 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.506      ;
; -0.040 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.489      ; 2.506      ;
; -0.021 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.509      ; 2.507      ;
; -0.021 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.509      ; 2.507      ;
; -0.021 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.509      ; 2.507      ;
; -0.021 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.509      ; 2.507      ;
; -0.021 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.509      ; 2.507      ;
; -0.021 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.509      ; 2.507      ;
; -0.021 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.509      ; 2.507      ;
; -0.021 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.509      ; 2.507      ;
; 0.030  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.745      ; 2.192      ;
; 0.057  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.586      ; 2.506      ;
; 0.057  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.586      ; 2.506      ;
; 0.057  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.586      ; 2.506      ;
; 0.057  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.586      ; 2.506      ;
; 0.057  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.586      ; 2.506      ;
; 0.167  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.810      ; 2.120      ;
; 0.190  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.745      ; 2.532      ;
; 0.241  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.952      ; 2.188      ;
; 0.304  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.810      ; 2.483      ;
; 0.381  ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.952      ; 2.548      ;
; 0.478  ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.500        ; 1.745      ; 1.744      ;
; 0.495  ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 1.000        ; 1.745      ; 2.227      ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 1.802      ; 2.156      ;
; 0.264 ; rec_rx_req ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 1.802      ; 1.680      ;
; 0.295 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.017      ; 2.426      ;
; 0.359 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.802      ; 2.275      ;
; 0.385 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.869      ; 2.368      ;
; 0.431 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.017      ; 2.062      ;
; 0.485 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.802      ; 1.901      ;
; 0.524 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.869      ; 2.007      ;
; 0.642 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.650      ; 2.406      ;
; 0.642 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.650      ; 2.406      ;
; 0.642 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.650      ; 2.406      ;
; 0.642 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.650      ; 2.406      ;
; 0.642 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.650      ; 2.406      ;
; 0.724 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.570      ; 2.408      ;
; 0.724 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.570      ; 2.408      ;
; 0.724 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.570      ; 2.408      ;
; 0.724 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.570      ; 2.408      ;
; 0.724 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.570      ; 2.408      ;
; 0.724 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.570      ; 2.408      ;
; 0.724 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.570      ; 2.408      ;
; 0.724 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.570      ; 2.408      ;
; 0.743 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.550      ; 2.407      ;
; 0.743 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.550      ; 2.407      ;
; 0.743 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.550      ; 2.407      ;
; 0.743 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.550      ; 2.407      ;
; 0.743 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.550      ; 2.407      ;
; 0.743 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.550      ; 2.407      ;
; 0.744 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.549      ; 2.407      ;
; 0.744 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.549      ; 2.407      ;
; 0.744 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.549      ; 2.407      ;
; 0.744 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.549      ; 2.407      ;
; 0.744 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.549      ; 2.407      ;
; 1.548 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.650      ; 2.812      ;
; 1.548 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.650      ; 2.812      ;
; 1.548 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.650      ; 2.812      ;
; 1.548 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.650      ; 2.812      ;
; 1.548 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.650      ; 2.812      ;
; 1.629 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.570      ; 2.813      ;
; 1.629 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.570      ; 2.813      ;
; 1.629 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.570      ; 2.813      ;
; 1.629 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.570      ; 2.813      ;
; 1.629 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.570      ; 2.813      ;
; 1.629 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.570      ; 2.813      ;
; 1.629 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.570      ; 2.813      ;
; 1.629 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.570      ; 2.813      ;
; 1.648 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.550      ; 2.812      ;
; 1.648 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.550      ; 2.812      ;
; 1.648 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.550      ; 2.812      ;
; 1.648 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.550      ; 2.812      ;
; 1.648 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.550      ; 2.812      ;
; 1.648 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.550      ; 2.812      ;
; 1.650 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.549      ; 2.813      ;
; 1.650 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.549      ; 2.813      ;
; 1.650 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.549      ; 2.813      ;
; 1.650 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.549      ; 2.813      ;
; 1.650 ; i2s_lrclk  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.549      ; 2.813      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.713      ; 2.138      ;
; 0.349 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.713      ; 1.676      ;
; 0.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.555      ; 2.026      ;
; 0.359 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.616      ;
; 0.369 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.701      ; 2.184      ;
; 0.387 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.701      ; 1.702      ;
; 0.388 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.257      ; 1.759      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.139      ; 1.643      ;
; 0.401 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.555      ; 1.570      ;
; 0.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.241      ; 1.759      ;
; 0.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.241      ; 1.759      ;
; 0.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.241      ; 1.759      ;
; 0.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.241      ; 1.759      ;
; 0.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.241      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 0.538 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.107      ; 1.759      ;
; 1.059 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.436      ;
; 1.059 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.436      ;
; 1.059 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.436      ;
; 1.059 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.436      ;
; 1.059 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.436      ;
; 1.063 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.261      ; 2.438      ;
; 1.063 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.261      ; 2.438      ;
; 1.090 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.437      ;
; 1.090 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.437      ;
; 1.090 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.437      ;
; 1.090 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.437      ;
; 1.090 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.437      ;
; 1.090 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.437      ;
; 1.090 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.437      ;
; 1.091 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.438      ;
; 1.091 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.438      ;
; 1.091 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.438      ;
; 1.091 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.438      ;
; 1.091 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 2.438      ;
; 1.107 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.216      ; 2.437      ;
; 1.107 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.216      ; 2.437      ;
; 1.107 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.216      ; 2.437      ;
; 1.107 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.216      ; 2.437      ;
; 1.107 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.216      ; 2.437      ;
; 1.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.125      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.399 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.139      ; 2.152      ;
; 1.400 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.257      ; 2.271      ;
; 1.424 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.241      ; 2.279      ;
; 1.424 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.241      ; 2.279      ;
; 1.424 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.241      ; 2.279      ;
; 1.424 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.241      ; 2.279      ;
; 1.424 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.241      ; 2.279      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 1.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.107      ; 2.271      ;
; 2.029 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.263      ; 2.906      ;
; 2.029 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.263      ; 2.906      ;
; 2.029 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.263      ; 2.906      ;
; 2.029 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.263      ; 2.906      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; -0.209 ; 0.007        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -0.207 ; 0.009        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -0.183 ; 0.033        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -0.177 ; 0.039        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -0.177 ; 0.039        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -0.177 ; 0.039        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -0.177 ; 0.039        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -0.169 ; 0.015        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -0.169 ; 0.015        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -0.169 ; 0.015        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -0.158 ; 0.058        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -0.155 ; 0.061        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.140 ; 0.076        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -0.134 ; 0.050        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -0.134 ; 0.050        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -0.134 ; 0.050        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -0.134 ; 0.050        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -0.134 ; 0.050        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -0.126 ; 0.058        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -0.120 ; 0.064        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -0.120 ; 0.064        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_clk ; Rise       ; i2s_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10]     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|pos_edge|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[10]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[18]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[19]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[20]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[21]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[22]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[5]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[6]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[7]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[8]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[9]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zbclk|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzbclk|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzzbclk|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[0]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[11]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[12]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[13]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[14]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[15]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[16]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[17]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[1]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[23]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[2]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[3]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|r_sr_in[4]|clk      ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11]     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12]     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13]     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14]     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15]     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16]     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17]     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23]     ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datac          ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.917  ; 0.917        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.962  ; 0.962        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.962  ; 0.962        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.984  ; 0.984        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.986  ; 0.986        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.986  ; 0.986        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.986  ; 0.986        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.986  ; 0.986        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.987  ; 0.987        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.989  ; 0.989        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.990  ; 0.990        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.990  ; 0.990        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.990  ; 0.990        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.990  ; 0.990        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.990  ; 0.990        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.990  ; 0.990        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.990  ; 0.990        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.990  ; 0.990        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.990  ; 0.990        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.990  ; 0.990        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.991  ; 0.991        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_lrclk'                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_lrclk ; Rise       ; i2s_lrclk                                 ;
; 0.064  ; 0.064        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2|combout         ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; rec_spi_ports|process_1~2|datad           ;
; 0.084  ; 0.084        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.084  ; 0.084        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.113  ; 0.113        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.113  ; 0.113        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.113  ; 0.113        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.114  ; 0.114        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.114  ; 0.114        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.115  ; 0.115        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.115  ; 0.115        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.115  ; 0.115        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|o                         ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.129  ; 0.129        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.129  ; 0.129        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.129  ; 0.129        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.130  ; 0.130        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datab          ;
; 0.130  ; 0.130        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.870  ; 0.870        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datab          ;
; 0.870  ; 0.870        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.870  ; 0.870        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.871  ; 0.871        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.871  ; 0.871        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; i2s_lrclk~input|o                         ;
; 0.882  ; 0.882        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.882  ; 0.882        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.882  ; 0.882        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.882  ; 0.882        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.882  ; 0.882        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.882  ; 0.882        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.882  ; 0.882        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.882  ; 0.882        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.882  ; 0.882        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.883  ; 0.883        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.883  ; 0.883        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.883  ; 0.883        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.883  ; 0.883        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.883  ; 0.883        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.885  ; 0.885        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.885  ; 0.885        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.886  ; 0.886        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.886  ; 0.886        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.886  ; 0.886        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.886  ; 0.886        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.886  ; 0.886        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.886  ; 0.886        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.886  ; 0.886        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.886  ; 0.886        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.887  ; 0.887        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.887  ; 0.887        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.887  ; 0.887        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.887  ; 0.887        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.887  ; 0.887        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.887  ; 0.887        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_rx_req'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_rx_req ; Rise       ; rec_rx_req                                ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.035  ; 0.035        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.035  ; 0.035        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.035  ; 0.035        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.035  ; 0.035        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.078  ; 0.078        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|o                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_rx_req~input|o                        ;
; 0.916  ; 0.916        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.920  ; 0.920        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.957  ; 0.957        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.961  ; 0.961        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.961  ; 0.961        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.961  ; 0.961        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.961  ; 0.961        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.961  ; 0.961        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.961  ; 0.961        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.963  ; 0.963        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.963  ; 0.963        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.963  ; 0.963        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.963  ; 0.963        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.963  ; 0.963        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 2.505  ; 3.135 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.908  ; 1.313 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.903  ; 2.511 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.379  ; 3.016 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.012  ; 2.623 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 1.658  ; 2.302 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 1.558  ; 2.188 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 1.418  ; 2.044 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 1.534  ; 2.209 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 1.526  ; 2.164 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 1.514  ; 2.159 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.338  ; 1.946 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 1.494  ; 2.142 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 1.508  ; 2.192 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 1.476  ; 2.123 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 1.357  ; 1.974 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 1.576  ; 2.211 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.352  ; 1.977 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 1.658  ; 2.302 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 1.480  ; 2.103 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.327  ; 1.941 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 1.602  ; 2.253 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 1.259  ; 1.869 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 1.540  ; 2.212 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 1.285  ; 1.900 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 1.297  ; 1.894 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.354  ; 1.962 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 1.441  ; 2.082 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 1.229  ; 1.825 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 1.520  ; 2.163 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 2.276  ; 2.914 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 1.493  ; 2.124 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 1.831  ; 2.483 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.234  ; 0.661 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.247  ; 1.841 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 1.727  ; 2.342 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 1.434  ; 2.034 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 1.545  ; 2.174 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.126  ; 0.792 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; -0.087 ; 0.508 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; -0.151 ; 0.458 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.112  ; 0.776 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.076  ; 0.683 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; -0.121 ; 0.468 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; -0.103 ; 0.481 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.050  ; 0.676 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.117  ; 0.792 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; -0.092 ; 0.523 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; -0.089 ; 0.507 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.014  ; 0.612 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.077  ; 0.700 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.066  ; 0.675 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; -0.113 ; 0.488 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; -0.140 ; 0.454 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; -0.026 ; 0.558 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; -0.303 ; 0.276 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.126  ; 0.788 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; -0.308 ; 0.276 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; -0.173 ; 0.403 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; -0.057 ; 0.534 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; -0.084 ; 0.534 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; -0.272 ; 0.294 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; -0.116 ; 0.475 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.193  ; 1.793 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.011  ; 1.616 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.217  ; 0.658 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; 0.923  ; 1.254 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.486  ; 0.827 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 2.275  ; 3.018 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 1.845  ; 2.543 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.908  ; 2.581 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.594  ; 2.244 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; 0.166  ; 0.614 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 1.686  ; 2.331 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.009  ; 0.410 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.632  ; 2.261 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 1.174  ; 1.823 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.491  ; 2.104 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.009  ; 1.622 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -2.176 ; -2.800 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.373 ; -0.861 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.668 ; -2.265 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.080 ; -2.708 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.772 ; -2.369 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -0.975 ; -1.556 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.292 ; -1.914 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.185 ; -1.806 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.296 ; -1.964 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.259 ; -1.889 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.248 ; -1.884 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.106 ; -1.709 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.255 ; -1.897 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.268 ; -1.943 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.208 ; -1.846 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.122 ; -1.735 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.314 ; -1.910 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.097 ; -1.705 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.391 ; -2.017 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.238 ; -1.845 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.092 ; -1.688 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.321 ; -1.934 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.004 ; -1.606 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.302 ; -1.967 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.029 ; -1.636 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.068 ; -1.661 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.125 ; -1.727 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.198 ; -1.826 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -0.975 ; -1.556 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.231 ; -1.850 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.738 ; -2.392 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.607 ; -1.236 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.490 ; -2.127 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.243  ; -0.256 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -0.969 ; -1.560 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.407 ; -2.022 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.172 ; -1.770 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.122 ; -1.745 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.860  ; 0.301  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.612  ; 0.035  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.677  ; 0.086  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.497  ; -0.142 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.535  ; -0.055 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.722  ; 0.149  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.702  ; 0.124  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.549  ; -0.067 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.495  ; -0.160 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.601  ; 0.009  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.687  ; 0.097  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.578  ; 0.002  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.539  ; -0.066 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.534  ; -0.065 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.622  ; 0.040  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.742  ; 0.165  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.622  ; 0.046  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.811  ; 0.248  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.486  ; -0.157 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.809  ; 0.246  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.765  ; 0.197  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.659  ; 0.084  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.599  ; -0.003 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.860  ; 0.301  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.713  ; 0.131  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.977 ; -1.568 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -0.797 ; -1.386 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -0.075 ; -0.516 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; -0.303 ; -0.639 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.262 ; -0.611 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -1.593 ; -2.307 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.573 ; -2.254 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.632 ; -2.288 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.316 ; -1.949 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; 0.236  ; -0.109 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.370 ; -1.005 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.258  ; -0.161 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -1.063 ; -1.768 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -0.914 ; -1.558 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.182 ; -1.768 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -0.728 ; -1.335 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.032 ; 3.082 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 4.303 ; 4.378 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.400 ; 4.484 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.971 ; 3.395 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.837 ; 3.858 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.934 ; 4.003 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.971 ; 3.395 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.837 ; 3.858 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.934 ; 4.003 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 4.308 ; 4.543 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.648 ; 3.753 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.385 ; 3.456 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 4.308 ; 4.543 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.376 ; 3.449 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.637 ; 3.722 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.468 ; 3.552 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.967 ; 4.107 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.875 ; 4.032 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.746 ; 3.863 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.736 ; 3.854 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 4.224 ; 4.440 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.594 ; 3.695 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.511 ; 3.602 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.199 ; 3.247 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.190 ; 3.228 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.350 ; 3.425 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.546 ; 3.627 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 4.116 ; 4.271 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 3.418 ; 3.486 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.748 ; 3.874 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 3.762 ; 3.906 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 3.246 ; 3.300 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 3.674 ; 3.779 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 4.129 ; 4.313 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 4.828 ; 5.067 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.608 ; 3.713 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 3.404 ; 3.474 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 4.335 ; 4.564 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.404 ; 3.477 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.627 ; 3.712 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.458 ; 3.541 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.953 ; 4.120 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.707 ; 3.856 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.756 ; 3.874 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 3.683 ; 3.792 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 4.224 ; 4.440 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.604 ; 3.705 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.511 ; 3.602 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.451 ; 3.522 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 3.550 ; 3.644 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.415 ; 3.493 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.612 ; 3.738 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 4.136 ; 4.273 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.378 ; 3.446 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 4.702 ; 4.901 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 3.929 ; 4.058 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 4.079 ; 4.196 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.828 ; 5.046 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 4.785 ; 5.067 ; Rise       ; i2s_clk         ;
; i2s_ready_port     ; i2s_lrclk  ; 4.082 ; 3.495 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 3.673 ; 3.746 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 4.151 ; 4.271 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 3.882 ; 4.043 ; Rise       ; i2s_lrclk       ;
; i2s_ready_port     ; i2s_lrclk  ; 4.082 ; 3.495 ; Fall       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 3.673 ; 3.746 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 4.151 ; 4.271 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 3.882 ; 4.043 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 4.008 ; 3.666 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 4.008 ; 3.666 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 5.578 ; 5.795 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 4.519 ; 4.555 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 4.916 ; 5.078 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 5.164 ; 5.301 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 4.604 ; 4.666 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 4.690 ; 4.766 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 4.417 ; 4.482 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 4.746 ; 4.827 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 4.868 ; 4.990 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 4.731 ; 4.792 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 4.691 ; 4.739 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 4.453 ; 4.510 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 5.320 ; 5.476 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 5.578 ; 5.795 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 4.278 ; 4.318 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 4.490 ; 4.556 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 4.467 ; 4.532 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 4.882 ; 4.947 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 4.576 ; 4.662 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 4.143 ; 4.156 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 4.898 ; 4.971 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 4.375 ; 4.411 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 5.084 ; 5.184 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 4.132 ; 4.144 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 4.129 ; 4.141 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 3.777 ; 3.857 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 4.121 ; 4.176 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 4.792 ; 4.863 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 4.348 ; 4.416 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 2.968 ; 3.015 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 4.170 ; 4.222 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.230 ; 4.348 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.890 ; 3.323 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.267 ; 3.371 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.368 ; 3.516 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.890 ; 3.323 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.267 ; 3.371 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.368 ; 3.516 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 3.125 ; 3.162 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.568 ; 3.667 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.314 ; 3.381 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 4.198 ; 4.423 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.304 ; 3.374 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.561 ; 3.642 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.392 ; 3.472 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.877 ; 4.011 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.783 ; 3.933 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.658 ; 3.770 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.651 ; 3.763 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 4.117 ; 4.324 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.513 ; 3.610 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.434 ; 3.521 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.134 ; 3.180 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.125 ; 3.162 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.279 ; 3.351 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.467 ; 3.544 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 4.015 ; 4.163 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 3.347 ; 3.412 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.663 ; 3.784 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 3.676 ; 3.815 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 3.180 ; 3.232 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 3.591 ; 3.691 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 4.027 ; 4.204 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 3.307 ; 3.372 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.528 ; 3.627 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 3.332 ; 3.399 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 4.225 ; 4.445 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.333 ; 3.402 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.551 ; 3.632 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.382 ; 3.462 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.857 ; 4.018 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.621 ; 3.764 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.668 ; 3.781 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 3.597 ; 3.702 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 4.117 ; 4.324 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.523 ; 3.620 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.434 ; 3.521 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.376 ; 3.444 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 3.472 ; 3.562 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.343 ; 3.417 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.531 ; 3.652 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 4.042 ; 4.173 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.307 ; 3.372 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 4.586 ; 4.776 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 3.844 ; 3.967 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 3.988 ; 4.099 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.706 ; 4.915 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 4.664 ; 4.935 ; Rise       ; i2s_clk         ;
; i2s_ready_port     ; i2s_lrclk  ; 3.997 ; 3.419 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 3.243 ; 3.242 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 3.677 ; 3.739 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 3.483 ; 3.457 ; Rise       ; i2s_lrclk       ;
; i2s_ready_port     ; i2s_lrclk  ; 3.997 ; 3.419 ; Fall       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 3.243 ; 3.242 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 3.677 ; 3.739 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 3.483 ; 3.457 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 3.932 ; 3.587 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 3.932 ; 3.587 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 4.044 ; 4.055 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 4.424 ; 4.459 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 4.798 ; 4.953 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 5.037 ; 5.168 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 4.498 ; 4.558 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 4.582 ; 4.654 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 4.320 ; 4.382 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 4.641 ; 4.718 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 4.753 ; 4.870 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 4.629 ; 4.687 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 4.590 ; 4.636 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 4.353 ; 4.407 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 5.223 ; 5.377 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 5.471 ; 5.685 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 4.186 ; 4.224 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 4.389 ; 4.452 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 4.368 ; 4.430 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 4.773 ; 4.835 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 4.473 ; 4.557 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 4.056 ; 4.069 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 4.790 ; 4.860 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 4.279 ; 4.313 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 4.966 ; 5.061 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 4.047 ; 4.058 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 4.044 ; 4.055 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 3.685 ; 3.762 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.994 ; 4.027 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 4.604 ; 4.701 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 4.208 ; 4.281 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.593 ;       ;       ; 5.214 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.842 ;       ;       ; 5.513 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.773 ; 4.868 ; 5.450 ; 5.471 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.870 ; 5.024 ; 5.547 ; 5.616 ;
; rec_ss_n         ; rec_busy    ;       ; 3.506 ; 4.076 ;       ;
; rec_ss_n         ; rec_roe     ; 4.694 ; 4.767 ; 5.407 ; 5.408 ;
; rec_ss_n         ; rec_rrdy    ; 5.172 ; 5.289 ; 5.845 ; 5.918 ;
; rec_ss_n         ; rec_trdy    ; 4.903 ; 5.064 ; 5.659 ; 5.646 ;
; rec_st_load_roe  ; rec_roe     ; 4.480 ;       ;       ; 5.145 ;
; rec_st_load_rrdy ; rec_rrdy    ; 5.089 ;       ;       ; 5.761 ;
; rec_st_load_trdy ; rec_trdy    ; 4.524 ;       ;       ; 5.173 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.479 ;       ;       ; 5.092 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.712 ;       ;       ; 5.374 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.632 ; 4.736 ; 5.299 ; 5.319 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.733 ; 4.881 ; 5.386 ; 5.454 ;
; rec_ss_n         ; rec_busy    ;       ; 3.431 ; 3.993 ;       ;
; rec_ss_n         ; rec_roe     ; 4.545 ; 4.628 ; 5.247 ; 5.246 ;
; rec_ss_n         ; rec_rrdy    ; 5.023 ; 5.113 ; 5.662 ; 5.743 ;
; rec_ss_n         ; rec_trdy    ; 4.724 ; 4.912 ; 5.487 ; 5.461 ;
; rec_st_load_roe  ; rec_roe     ; 4.365 ;       ;       ; 5.018 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.953 ;       ;       ; 5.613 ;
; rec_st_load_trdy ; rec_trdy    ; 4.389 ;       ;       ; 5.028 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.972 ; 3.969 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.606 ; 4.603 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.063 ; 3.063 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.674 ; 3.674 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.033     ; 4.033     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.696     ; 4.696     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.121     ; 3.187     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.760     ; 3.826     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -3.070   ; -0.681  ; -2.036   ; 0.240   ; -3.000              ;
;  ecg_sclk        ; -3.070   ; 0.199   ; -2.036   ; 0.311   ; -3.000              ;
;  ecg_ss_n        ; N/A      ; N/A     ; N/A      ; N/A     ; -3.000              ;
;  i2s_clk         ; -0.984   ; 0.035   ; N/A      ; N/A     ; -3.000              ;
;  i2s_lrclk       ; -1.427   ; -0.681  ; N/A      ; N/A     ; -3.000              ;
;  rec_rx_req      ; -0.220   ; -0.181  ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -2.470   ; 0.079   ; -1.384   ; 0.240   ; -3.000              ;
; Design-wide TNS  ; -195.696 ; -10.471 ; -113.872 ; 0.0     ; -216.813            ;
;  ecg_sclk        ; -81.130  ; 0.000   ; -79.585  ; 0.000   ; -72.999             ;
;  ecg_ss_n        ; N/A      ; N/A     ; N/A      ; N/A     ; -3.006              ;
;  i2s_clk         ; -20.593  ; 0.000   ; N/A      ; N/A     ; -32.562             ;
;  i2s_lrclk       ; -5.340   ; -8.510  ; N/A      ; N/A     ; -3.000              ;
;  rec_rx_req      ; -1.675   ; -2.743  ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -86.958  ; 0.000   ; -34.287  ; 0.000   ; -102.246            ;
+------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 4.385 ; 4.903 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.694 ; 1.856 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.405 ; 3.804 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 4.231 ; 4.659 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.555 ; 4.012 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.898 ; 3.332 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.671 ; 3.123 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.423 ; 2.888 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.622 ; 3.119 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.625 ; 3.095 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.646 ; 3.105 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.344 ; 2.760 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.568 ; 3.067 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.601 ; 3.130 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.582 ; 3.051 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.364 ; 2.807 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.734 ; 3.165 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.317 ; 2.767 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.898 ; 3.332 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.515 ; 2.974 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.265 ; 2.717 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.755 ; 3.264 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.127 ; 2.599 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.608 ; 3.123 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.179 ; 2.637 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.228 ; 2.659 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.322 ; 2.744 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.474 ; 2.930 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.085 ; 2.527 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.645 ; 3.158 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 4.065 ; 4.447 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 3.173 ; 3.635 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.779 ; 4.316 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.088 ; 1.269 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.811 ; 3.196 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.644 ; 4.053 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.123 ; 3.576 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.368 ; 3.791 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.849 ; 1.367 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.500 ; 0.917 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.389 ; 0.849 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.849 ; 1.346 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.813 ; 1.235 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.446 ; 0.902 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.486 ; 0.893 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.703 ; 1.194 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.834 ; 1.367 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.515 ; 0.951 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.498 ; 0.942 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.692 ; 1.095 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.744 ; 1.191 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.803 ; 1.221 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.423 ; 0.873 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.414 ; 0.842 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.588 ; 1.007 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.111 ; 0.551 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.838 ; 1.358 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.109 ; 0.539 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.359 ; 0.786 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.559 ; 0.980 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.517 ; 0.965 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.156 ; 0.588 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.440 ; 0.884 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 2.153 ; 2.570 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.808 ; 2.231 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.586 ; 0.723 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; 1.612 ; 1.715 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.933 ; 1.051 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 4.042 ; 4.524 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.291 ; 3.805 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.455 ; 3.900 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.859 ; 3.312 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; 1.018 ; 1.174 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.541 ; 4.005 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.722 ; 0.858 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 3.499 ; 3.913 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.660 ; 3.154 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.262 ; 3.689 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.467 ; 2.916 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -2.176 ; -2.800 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.373 ; -0.788 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.668 ; -2.265 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.080 ; -2.708 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.772 ; -2.369 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -0.975 ; -1.556 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.292 ; -1.914 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.185 ; -1.806 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.296 ; -1.964 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.259 ; -1.889 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.248 ; -1.884 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.106 ; -1.709 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.255 ; -1.897 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.268 ; -1.943 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.208 ; -1.846 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.122 ; -1.735 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.314 ; -1.910 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.097 ; -1.705 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.391 ; -2.017 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.238 ; -1.845 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.092 ; -1.688 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.321 ; -1.934 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.004 ; -1.606 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.302 ; -1.967 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.029 ; -1.636 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.068 ; -1.661 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.125 ; -1.727 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.198 ; -1.826 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -0.975 ; -1.556 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.231 ; -1.850 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.738 ; -2.392 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.607 ; -1.236 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.490 ; -2.127 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.243  ; -0.256 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -0.969 ; -1.560 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.407 ; -2.022 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.172 ; -1.770 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.122 ; -1.745 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.886  ; 0.502  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.612  ; 0.134  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.677  ; 0.213  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.497  ; -0.124 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.535  ; -0.028 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.722  ; 0.264  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.702  ; 0.240  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.549  ; -0.018 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.495  ; -0.138 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.601  ; 0.094  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.687  ; 0.206  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.578  ; 0.068  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.539  ; 0.007  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.534  ; -0.025 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.622  ; 0.138  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.742  ; 0.320  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.622  ; 0.129  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.811  ; 0.433  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.486  ; -0.135 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.809  ; 0.437  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.765  ; 0.335  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.659  ; 0.197  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.599  ; 0.067  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.886  ; 0.502  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.713  ; 0.248  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.977 ; -1.568 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -0.797 ; -1.386 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -0.075 ; -0.451 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; -0.303 ; -0.577 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.262 ; -0.581 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -1.593 ; -2.307 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.573 ; -2.254 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.632 ; -2.288 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.316 ; -1.949 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; 0.236  ; -0.109 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.370 ; -1.005 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.258  ; -0.161 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -1.063 ; -1.768 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -0.914 ; -1.558 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.182 ; -1.768 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -0.728 ; -1.335 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.221 ; 5.187 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.724 ; 6.712 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.992 ; 6.917 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 6.098 ; 5.715 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.928 ; 5.817 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.220 ; 6.073 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 6.098 ; 5.715 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.928 ; 5.817 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.220 ; 6.073 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 7.319 ; 7.460 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 6.114 ; 6.119 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.714 ; 5.697 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 7.319 ; 7.460 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.723 ; 5.694 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 6.033 ; 6.087 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.835 ; 5.834 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 6.609 ; 6.680 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 6.592 ; 6.635 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 6.373 ; 6.344 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 6.306 ; 6.278 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 7.117 ; 7.290 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 6.055 ; 6.091 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.946 ; 5.935 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.408 ; 5.386 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.409 ; 5.379 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.678 ; 5.652 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 6.003 ; 5.971 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 6.945 ; 6.978 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 5.746 ; 5.755 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.345 ; 6.334 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.295 ; 6.404 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 5.487 ; 5.456 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.217 ; 6.208 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.918 ; 7.015 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 8.089 ; 8.223 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 6.074 ; 6.079 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 5.732 ; 5.714 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 7.322 ; 7.468 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.753 ; 5.722 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 6.023 ; 6.077 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.825 ; 5.821 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 6.684 ; 6.707 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 6.265 ; 6.331 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 6.384 ; 6.356 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 6.232 ; 6.216 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 7.117 ; 7.290 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 6.065 ; 6.101 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.958 ; 5.946 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.803 ; 5.823 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.935 ; 5.953 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.771 ; 5.748 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 6.002 ; 6.060 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.823 ; 6.904 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.706 ; 5.715 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 7.849 ; 7.952 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.455 ; 6.598 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.784 ; 6.799 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 8.089 ; 8.223 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.905 ; 8.158 ; Rise       ; i2s_clk         ;
; i2s_ready_port     ; i2s_lrclk  ; 6.289 ; 5.898 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.770 ; 5.767 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.436 ; 6.548 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.182 ; 6.235 ; Rise       ; i2s_lrclk       ;
; i2s_ready_port     ; i2s_lrclk  ; 6.289 ; 5.898 ; Fall       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.770 ; 5.767 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.436 ; 6.548 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.182 ; 6.235 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 6.228 ; 6.096 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 6.228 ; 6.096 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 8.661 ; 8.779 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 7.029 ; 7.030 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 7.821 ; 7.944 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 8.149 ; 8.205 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 7.262 ; 7.219 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 7.454 ; 7.376 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 6.968 ; 6.906 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 7.425 ; 7.457 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 7.720 ; 7.728 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 7.425 ; 7.398 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 7.323 ; 7.296 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 7.037 ; 6.967 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 8.214 ; 8.259 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 8.661 ; 8.779 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 6.737 ; 6.663 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 7.139 ; 7.042 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 7.052 ; 6.989 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 7.638 ; 7.642 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 7.243 ; 7.187 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 6.485 ; 6.420 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 7.678 ; 7.670 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 6.911 ; 6.826 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 8.087 ; 8.051 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 6.473 ; 6.407 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 6.465 ; 6.401 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 6.484 ; 6.453 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.512 ; 6.457 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 7.500 ; 7.531 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.820 ; 6.764 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 2.968 ; 3.015 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 4.170 ; 4.222 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.230 ; 4.348 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.890 ; 3.323 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.267 ; 3.371 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.368 ; 3.516 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.890 ; 3.323 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.267 ; 3.371 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.368 ; 3.516 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 3.125 ; 3.162 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.568 ; 3.667 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.314 ; 3.381 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 4.198 ; 4.423 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.304 ; 3.374 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.561 ; 3.642 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.392 ; 3.472 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.877 ; 4.011 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.783 ; 3.933 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.658 ; 3.770 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.651 ; 3.763 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 4.117 ; 4.324 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.513 ; 3.610 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.434 ; 3.521 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.134 ; 3.180 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.125 ; 3.162 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.279 ; 3.351 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.467 ; 3.544 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 4.015 ; 4.163 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 3.347 ; 3.412 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.663 ; 3.784 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 3.676 ; 3.815 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 3.180 ; 3.232 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 3.591 ; 3.691 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 4.027 ; 4.204 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 3.307 ; 3.372 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.528 ; 3.627 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 3.332 ; 3.399 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 4.225 ; 4.445 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.333 ; 3.402 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.551 ; 3.632 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.382 ; 3.462 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.857 ; 4.018 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.621 ; 3.764 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.668 ; 3.781 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 3.597 ; 3.702 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 4.117 ; 4.324 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.523 ; 3.620 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.434 ; 3.521 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.376 ; 3.444 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 3.472 ; 3.562 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.343 ; 3.417 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.531 ; 3.652 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 4.042 ; 4.173 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.307 ; 3.372 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 4.586 ; 4.776 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 3.844 ; 3.967 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 3.988 ; 4.099 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.706 ; 4.915 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 4.664 ; 4.935 ; Rise       ; i2s_clk         ;
; i2s_ready_port     ; i2s_lrclk  ; 3.997 ; 3.419 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 3.243 ; 3.242 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 3.677 ; 3.739 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 3.483 ; 3.457 ; Rise       ; i2s_lrclk       ;
; i2s_ready_port     ; i2s_lrclk  ; 3.997 ; 3.419 ; Fall       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 3.243 ; 3.242 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 3.677 ; 3.739 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 3.483 ; 3.457 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 3.932 ; 3.587 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 3.932 ; 3.587 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 4.044 ; 4.055 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 4.424 ; 4.459 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 4.798 ; 4.953 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 5.037 ; 5.168 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 4.498 ; 4.558 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 4.582 ; 4.654 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 4.320 ; 4.382 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 4.641 ; 4.718 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 4.753 ; 4.870 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 4.629 ; 4.687 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 4.590 ; 4.636 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 4.353 ; 4.407 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 5.223 ; 5.377 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 5.471 ; 5.685 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 4.186 ; 4.224 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 4.389 ; 4.452 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 4.368 ; 4.430 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 4.773 ; 4.835 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 4.473 ; 4.557 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 4.056 ; 4.069 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 4.790 ; 4.860 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 4.279 ; 4.313 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 4.966 ; 5.061 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 4.047 ; 4.058 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 4.044 ; 4.055 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 3.685 ; 3.762 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.994 ; 4.027 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 4.604 ; 4.701 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 4.208 ; 4.281 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.777 ;       ;       ; 8.111 ;
; ecg_st_load_trdy ; ecg_trdy    ; 8.306 ;       ;       ; 8.664 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.124 ; 8.165 ; 8.682 ; 8.571 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.435 ; 8.456 ; 8.974 ; 8.827 ;
; rec_ss_n         ; rec_busy    ;       ; 5.912 ; 6.257 ;       ;
; rec_ss_n         ; rec_roe     ; 8.097 ; 8.094 ; 8.675 ; 8.522 ;
; rec_ss_n         ; rec_rrdy    ; 8.763 ; 8.873 ; 9.283 ; 9.286 ;
; rec_ss_n         ; rec_trdy    ; 8.423 ; 8.562 ; 9.094 ; 8.884 ;
; rec_st_load_roe  ; rec_roe     ; 7.675 ;       ;       ; 8.082 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.632 ;       ;       ; 9.063 ;
; rec_st_load_trdy ; rec_trdy    ; 7.753 ;       ;       ; 8.111 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.479 ;       ;       ; 5.092 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.712 ;       ;       ; 5.374 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.632 ; 4.736 ; 5.299 ; 5.319 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.733 ; 4.881 ; 5.386 ; 5.454 ;
; rec_ss_n         ; rec_busy    ;       ; 3.431 ; 3.993 ;       ;
; rec_ss_n         ; rec_roe     ; 4.545 ; 4.628 ; 5.247 ; 5.246 ;
; rec_ss_n         ; rec_rrdy    ; 5.023 ; 5.113 ; 5.662 ; 5.743 ;
; rec_ss_n         ; rec_trdy    ; 4.724 ; 4.912 ; 5.487 ; 5.461 ;
; rec_st_load_roe  ; rec_roe     ; 4.365 ;       ;       ; 5.018 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.953 ;       ;       ; 5.613 ;
; rec_st_load_trdy ; rec_trdy    ; 4.389 ;       ;       ; 5.028 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ecg_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_ready_port    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ecg_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_lrclk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_adc_data            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[23]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_bclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[22]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[21]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[20]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[19]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[18]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[17]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[16]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[15]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[14]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[13]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[12]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_ready_port    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_ready_port    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk   ; 272      ; 30       ; 10       ; 13       ;
; ecg_ss_n   ; ecg_sclk   ; 31       ; 80       ; 8        ; 8        ;
; i2s_clk    ; i2s_clk    ; 52       ; 0        ; 0        ; 0        ;
; i2s_lrclk  ; i2s_clk    ; 24       ; 24       ; 0        ; 0        ;
; i2s_clk    ; i2s_lrclk  ; 24       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_rx_req ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; rec_sclk   ; 25       ; 0        ; 0        ; 0        ;
; i2s_lrclk  ; rec_sclk   ; 80       ; 31       ; 8        ; 8        ;
; rec_rx_req ; rec_sclk   ; 1        ; 1        ; 2        ; 2        ;
; rec_sclk   ; rec_sclk   ; 272      ; 30       ; 37       ; 63       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk   ; 272      ; 30       ; 10       ; 13       ;
; ecg_ss_n   ; ecg_sclk   ; 31       ; 80       ; 8        ; 8        ;
; i2s_clk    ; i2s_clk    ; 52       ; 0        ; 0        ; 0        ;
; i2s_lrclk  ; i2s_clk    ; 24       ; 24       ; 0        ; 0        ;
; i2s_clk    ; i2s_lrclk  ; 24       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_rx_req ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; rec_sclk   ; 25       ; 0        ; 0        ; 0        ;
; i2s_lrclk  ; rec_sclk   ; 80       ; 31       ; 8        ; 8        ;
; rec_rx_req ; rec_sclk   ; 1        ; 1        ; 2        ; 2        ;
; rec_sclk   ; rec_sclk   ; 272      ; 30       ; 37       ; 63       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; i2s_lrclk  ; rec_sclk ; 24       ; 24       ; 6        ; 6        ;
; rec_rx_req ; rec_sclk ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; i2s_lrclk  ; rec_sclk ; 24       ; 24       ; 6        ; 6        ;
; rec_rx_req ; rec_sclk ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 223   ; 223  ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 105   ; 105  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed May 15 14:47:48 2019
Info: Command: quartus_sta FPGA_P4 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 78 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ecg_sclk ecg_sclk
    Info (332105): create_clock -period 1.000 -name ecg_ss_n ecg_ss_n
    Info (332105): create_clock -period 1.000 -name i2s_lrclk i2s_lrclk
    Info (332105): create_clock -period 1.000 -name rec_rx_req rec_rx_req
    Info (332105): create_clock -period 1.000 -name rec_sclk rec_sclk
    Info (332105): create_clock -period 1.000 -name i2s_clk i2s_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.070
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.070             -81.130 ecg_sclk 
    Info (332119):    -2.470             -86.958 rec_sclk 
    Info (332119):    -1.427              -5.340 i2s_lrclk 
    Info (332119):    -0.984             -20.593 i2s_clk 
    Info (332119):    -0.220              -1.675 rec_rx_req 
Info (332146): Worst-case hold slack is -0.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.681              -8.510 i2s_lrclk 
    Info (332119):    -0.170              -1.961 rec_rx_req 
    Info (332119):     0.182               0.000 rec_sclk 
    Info (332119):     0.295               0.000 i2s_clk 
    Info (332119):     0.381               0.000 ecg_sclk 
Info (332146): Worst-case recovery slack is -2.036
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.036             -79.585 ecg_sclk 
    Info (332119):    -1.384             -34.287 rec_sclk 
Info (332146): Worst-case removal slack is 0.562
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.562               0.000 rec_sclk 
    Info (332119):     0.615               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 rec_sclk 
    Info (332119):    -3.000             -66.000 ecg_sclk 
    Info (332119):    -3.000             -31.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 i2s_lrclk 
    Info (332119):    -3.000              -3.000 rec_rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.638
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.638             -68.933 ecg_sclk 
    Info (332119):    -2.137             -71.499 rec_sclk 
    Info (332119):    -1.212              -3.660 i2s_lrclk 
    Info (332119):    -0.792             -16.187 i2s_clk 
    Info (332119):    -0.109              -0.358 rec_rx_req 
Info (332146): Worst-case hold slack is -0.576
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.576              -7.017 i2s_lrclk 
    Info (332119):    -0.096              -0.876 rec_rx_req 
    Info (332119):     0.087               0.000 rec_sclk 
    Info (332119):     0.304               0.000 i2s_clk 
    Info (332119):     0.333               0.000 ecg_sclk 
Info (332146): Worst-case recovery slack is -1.735
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.735             -66.688 ecg_sclk 
    Info (332119):    -1.142             -28.138 rec_sclk 
Info (332146): Worst-case removal slack is 0.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.498               0.000 rec_sclk 
    Info (332119):     0.529               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 rec_sclk 
    Info (332119):    -3.000             -66.000 ecg_sclk 
    Info (332119):    -3.000             -31.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 i2s_lrclk 
    Info (332119):    -3.000              -3.000 rec_rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.928
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.928             -45.963 ecg_sclk 
    Info (332119):    -1.183             -28.179 rec_sclk 
    Info (332119):    -0.537              -0.815 i2s_lrclk 
    Info (332119):    -0.198              -4.478 i2s_clk 
    Info (332119):     0.288               0.000 rec_rx_req 
Info (332146): Worst-case hold slack is -0.412
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.412              -5.432 i2s_lrclk 
    Info (332119):    -0.181              -2.743 rec_rx_req 
    Info (332119):     0.035               0.000 i2s_clk 
    Info (332119):     0.079               0.000 rec_sclk 
    Info (332119):     0.199               0.000 ecg_sclk 
Info (332146): Worst-case recovery slack is -1.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.367             -56.045 ecg_sclk 
    Info (332119):    -0.943             -21.982 rec_sclk 
Info (332146): Worst-case removal slack is 0.240
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.240               0.000 rec_sclk 
    Info (332119):     0.311               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.246 rec_sclk 
    Info (332119):    -3.000             -72.999 ecg_sclk 
    Info (332119):    -3.000             -32.562 i2s_clk 
    Info (332119):    -3.000              -3.006 ecg_ss_n 
    Info (332119):    -3.000              -3.000 i2s_lrclk 
    Info (332119):    -3.000              -3.000 rec_rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 493 megabytes
    Info: Processing ended: Wed May 15 14:47:54 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


