<!doctype html>
<html lang="fr">
    <head>
        <title>Décrire des circuits séquentiels</title>
        <meta charset="utf-8">
        <link rel="stylesheet" href="../assets/normalize.css/normalize.css">
        <link rel="stylesheet" href="../assets/fontawesome/css/all.min.css">
        <link rel="stylesheet" href="../assets/katex/katex.min.css">
        <link rel="stylesheet" href="../styles/page.css">
    </head>
    <body>
        <header>
            
    <nav>
    
        <a href="combinatoire.html">&larr;&nbsp;Décrire des circuits combinatoires</a>
    
    
        <a href="../verilog-squash/index.html">Pratique du Verilog : développement d'un jeu vidéo&nbsp;&rarr;</a>
    
</nav>

    
                <h1>Décrire des circuits séquentiels</h1>
                
                
            

        </header>
        
    
        <ul class="toc">
            
            
                
                <li><a href="#bascules-et-registres">Bascules et registres</a></li>
            
                
                <li><a href="#linstruction-initial">L’instruction initial</a></li>
            
                
                <li><a href="#compteurs">Compteurs</a></li>
            
                
                <li><a href="#machines-a-etats">Machines à états</a></li>
            
            
        </ul>
            
    
    <section><h1 id="bascules-et-registres" tabindex="-1">Bascules et registres</h1>
<p>Verilog intègre directement la notion de front montant ou descendant
dans la syntaxe des listes de sensibilité.
Si votre module possède une entrée horloge <code>clk_i</code>, l’exécution
d’un processus sur front montant de <code>clk_i</code> s’écrira&nbsp;:</p>
<pre><code class="language-verilog-syntax"><span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i)
    <span class="hljs-non-terminal">instruction séquentielle ou bloc</span>
</code></pre>
<p>De même le mot-clé <code>negedge</code> est utilisé pour déclencher un processus
sur front descendant.</p>
<p>Comme en VHDL, on pourra traduire les différentes variantes de bascules et
de registres.</p>
<ul>
<li>Bascule ou registre simple&nbsp;:</li>
</ul>
<pre><code class="language-verilog"><span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i)
    q &lt;= d;
</code></pre>
<ul>
<li>Bascule ou registre avec autorisation d’écriture sur une entrée
<code>enable_i</code> active au niveau haut&nbsp;:</li>
</ul>
<pre><code class="language-verilog"><span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i)
    <span class="hljs-keyword">if</span> (enable_i)
        q &lt;= d;
</code></pre>
<ul>
<li>Bascule ou registre avec réinitialisation <em>synchrone</em> sur une entrée
<code>reset_i</code> active au niveau haut&nbsp;:</li>
</ul>
<pre><code class="language-verilog"><span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i)
    <span class="hljs-keyword">if</span> (reset_i)
        q &lt;= <span class="hljs-number">0</span>;
    <span class="hljs-keyword">else</span>
        q &lt;= d;
</code></pre>
<ul>
<li>Bascule ou registre avec réinitialisation <em>asynchrone</em> sur une entrée
<code>reset_i</code> active au niveau haut&nbsp;:</li>
</ul>
<pre><code class="language-verilog"><span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i, <span class="hljs-keyword">posedge</span> reset_i)
    <span class="hljs-keyword">if</span> (reset_i)
        q &lt;= <span class="hljs-number">0</span>;
    <span class="hljs-keyword">else</span>
        q &lt;= d;
</code></pre>
<ul>
<li>Bascule ou registre avec réinitialisation <em>synchrone</em> sur une entrée
<code>reset_i</code> active au niveau haut, et autorisation d’écriture sur une entrée
<code>enable_i</code> active au niveau haut&nbsp;:</li>
</ul>
<pre><code class="language-verilog"><span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i)
    <span class="hljs-keyword">if</span> (reset_i)
        q &lt;= <span class="hljs-number">0</span>;
    <span class="hljs-keyword">else</span> <span class="hljs-keyword">if</span> (enable_i)
        q &lt;= d;
</code></pre>
<ul>
<li>Bascule ou registre avec réinitialisation <em>asynchrone</em> sur une entrée
<code>reset_i</code> active au niveau haut, et autorisation d’écriture sur une entrée
<code>enable_i</code> active au niveau haut&nbsp;:</li>
</ul>
<pre><code class="language-verilog"><span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i, <span class="hljs-keyword">posedge</span> reset_i)
    <span class="hljs-keyword">if</span> (reset_i)
        q &lt;= <span class="hljs-number">0</span>;
    <span class="hljs-keyword">else</span> <span class="hljs-keyword">if</span> (enable_i)
        q &lt;= d;
</code></pre>
<div class="info">
<p>Comme en VHDL, à l’exception de la réinitialisation asynchrone,
seule l’horloge apparaît dans la liste de sensibilité.</p>
</div>
</section><section><h1 id="linstruction-initial" tabindex="-1">L’instruction <code>initial</code></h1>
<p>Contrairement à VHDL, qui permet d’indiquer la valeur initiale des signaux
directement dans leur déclaration, Verilog fournit à cet effet une
instruction <code>initial</code> qui est exécutée au démarrage du système,
et indépendamment de l’existence d’un signal <code>reset_i</code>&nbsp;:</p>
<pre><code class="language-verilog-syntax"><span class="hljs-keyword">initial</span>
    <span class="hljs-non-terminal">instruction séquentielle ou bloc</span>
</code></pre>
<p>Cette instruction est traitée différemment selon les outils de développement
utilisés et selon la technologie de circuit visée&nbsp;:</p>
<ul>
<li>Dans un simulateur, l’instruction <code>initial</code> est exécutée au démarrage de la simulation.</li>
<li>Si votre projet consiste à réaliser un ASIC, l’instruction <code>initial</code> ne
correspond à rien physiquement. Elle sera ignorée par les outils de synthèse,
et les bascules D de votre circuit auront des valeurs inconnues au démarrage.
Dans ce cas, il faut prévoir une entrée de réinitialisation <code>reset_i</code> et
gérer l’initialisation dans chaque processus synchrone.</li>
<li>Si le circuit visé est un FPGA comme ceux de Xilinx, les bascules D reçoivent
une valeur initiale spécifique au démarrage, lorsque le <em>bitstream</em> est copié en RAM.
Par défaut, c’est 0, mais l’instruction <code>initial</code> peut être utilisée
pour affecter une autre valeur.</li>
</ul>
</section><section><h1 id="compteurs" tabindex="-1">Compteurs</h1>
<p>La description des compteurs s’appuie sur les instructions présentées
précédemment.
Voici un exemple de compteur modulo 10 utilisant un processus pour mettre
à jour le signal <code>counter_mod_10_reg</code> sur fronts d’horloge, et une affectation
concurrente pour calculer la valeur suivante <code>counter_mod_10_next</code>&nbsp;:</p>
<pre><code class="language-verilog"><span class="hljs-keyword">reg</span>  [<span class="hljs-number">3</span>:<span class="hljs-number">0</span>] counter_mod_10_reg;
<span class="hljs-keyword">wire</span> [<span class="hljs-number">3</span>:<span class="hljs-number">0</span>] counter_mod_10_next;

<span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i, <span class="hljs-keyword">posedge</span> reset_i)
    <span class="hljs-keyword">if</span> (reset_i)
        counter_mod_10_reg &lt;= <span class="hljs-number">0</span>;
    <span class="hljs-keyword">else</span> <span class="hljs-keyword">if</span> (enable_i)
        counter_mod_10_reg &lt;= counter_mod_10_next;

<span class="hljs-keyword">assign</span> counter_mod_10_next = counter_mod_10_reg == <span class="hljs-number">9</span> ? <span class="hljs-number">0</span> : counter_mod_10_reg + <span class="hljs-number">1</span>;
</code></pre>
<p>Comme en VHDL, on peut regrouper dans le même processus le calcul de la valeur
suivante et la mémorisation&nbsp;:</p>
<pre><code class="language-verilog"><span class="hljs-keyword">reg</span> [<span class="hljs-number">3</span>:<span class="hljs-number">0</span>] counter_mod_10_reg;

<span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i, <span class="hljs-keyword">posedge</span> reset_i)
    <span class="hljs-keyword">if</span> (reset_i)
        counter_mod_10_reg &lt;= <span class="hljs-number">0</span>;
    <span class="hljs-keyword">else</span> <span class="hljs-keyword">if</span> (enable_i) <span class="hljs-keyword">begin</span>
        <span class="hljs-keyword">if</span> (counter_mod_10_reg == <span class="hljs-number">9</span>)
            counter_mod_10_reg &lt;= <span class="hljs-number">0</span>;
        <span class="hljs-keyword">else</span>
            counter_mod_10_reg &lt;= counter_mod_10_reg + <span class="hljs-number">1</span>;
    <span class="hljs-keyword">end</span>
</code></pre>
<p>Les opérations arithmétiques sur des vecteurs de taille <span class="katex"><span class="katex-mathml"><math xmlns="http://www.w3.org/1998/Math/MathML"><semantics><mrow><mi>N</mi></mrow><annotation encoding="application/x-tex">N</annotation></semantics></math></span><span class="katex-html" aria-hidden="true"><span class="base"><span class="strut" style="height:0.6833em;"></span><span class="mord mathnormal" style="margin-right:0.10903em;">N</span></span></span></span>
se font modulo <span class="katex"><span class="katex-mathml"><math xmlns="http://www.w3.org/1998/Math/MathML"><semantics><mrow><msup><mn>2</mn><mi>N</mi></msup></mrow><annotation encoding="application/x-tex">2^N</annotation></semantics></math></span><span class="katex-html" aria-hidden="true"><span class="base"><span class="strut" style="height:0.8413em;"></span><span class="mord"><span class="mord">2</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height:0.8413em;"><span style="top:-3.063em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mathnormal mtight" style="margin-right:0.10903em;">N</span></span></span></span></span></span></span></span></span></span></span>.
Par exemple, si un vecteur de quatre bits vaut <code>4'b1111</code>,
il devient égal à <code>4'b0000</code> lorsqu’on l’incrémente.
Cela permet de simplifier l’écriture des compteurs lorsque leur modulo est une
puissance de deux.
Ci-dessous, le signal <code>counter_mod_16_reg</code> compte de 0 à 15 et revient
à zéro automatiquement&nbsp;:</p>
<pre><code class="language-verilog"><span class="hljs-keyword">reg</span> [<span class="hljs-number">3</span>:<span class="hljs-number">0</span>] counter_mod_16_reg;

<span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i, <span class="hljs-keyword">posedge</span> reset_i)
    <span class="hljs-keyword">if</span> (reset_i)
        counter_mod_16_reg &lt;= <span class="hljs-number">0</span>;
    <span class="hljs-keyword">else</span> <span class="hljs-keyword">if</span> (enable_i)
        counter_mod_16_reg &lt;= counter_mod_16_reg + <span class="hljs-number">1</span>;
</code></pre>
</section><section><h1 id="machines-a-etats" tabindex="-1">Machines à états</h1>
<p>Verilog ne permet pas de définir des types énumérés.
Les états d’une machine à états doivent être représentés par des valeurs
explicites de votre choix.
On peut les déclarer sous la forme de constantes pour améliorer la lisibilité&nbsp;:</p>
<pre><code class="language-verilog"><span class="hljs-keyword">localparam</span> STOPPED = <span class="hljs-number">0</span>;
<span class="hljs-keyword">localparam</span> PLAYING = <span class="hljs-number">1</span>;
<span class="hljs-keyword">localparam</span> PAUSED  = <span class="hljs-number">2</span>;

<span class="hljs-keyword">reg</span> [<span class="hljs-number">1</span>:<span class="hljs-number">0</span>] state_reg;

<span class="hljs-keyword">always</span> @ (<span class="hljs-keyword">posedge</span> clk_i, <span class="hljs-keyword">posedge</span> reset_i)
    <span class="hljs-keyword">if</span> (reset_i)
        state_reg &lt;= STOPPED;
    <span class="hljs-keyword">else</span> <span class="hljs-keyword">case</span> (state_reg)
        STOPPED:
            <span class="hljs-keyword">if</span> (btn_play_i)
                state_reg &lt;= PLAYING;
        PLAYING:
            <span class="hljs-keyword">if</span> (btn_play_i)
                state_reg &lt;= PAUSED;
            <span class="hljs-keyword">else</span> <span class="hljs-keyword">if</span> (btn_stop_i)
                state_reg &lt;= STOPPED;
        PAUSED:
            <span class="hljs-keyword">if</span> (btn_play_i)
                state_reg &lt;= PLAYING;
            <span class="hljs-keyword">else</span> <span class="hljs-keyword">if</span> (btn_stop_i)
                state_reg &lt;= STOPPED;
        <span class="hljs-keyword">default</span>:
            state_reg &lt;= STOPPED;
    <span class="hljs-keyword">endcase</span>
</code></pre>
</section>
    
        
    

    

        <footer>
            
    <nav>
    
        <a href="combinatoire.html">&larr;&nbsp;Décrire des circuits combinatoires</a>
    
    
        <a href="../verilog-squash/index.html">Pratique du Verilog : développement d'un jeu vidéo&nbsp;&rarr;</a>
    
</nav>

    

            <p class="legal">
                Ce site fait partie des supports pédagogiques conçus et utilisés
                par l'<a href="https://eseo.fr/">ESEO</a> pour ses propres
                offres de formation.
                À l'exception des visuels sous licence libre, la reproduction du
                contenu de ce site sans l'autorisation de l'ESEO est interdite.<br>

                Sauf mention contraire, le texte, les images et les vidéos
                présentés sur ce site ont été créés par Guillaume Savaton.
            </p>
        </footer>
        

<div class="sidebar-show"><i class="fas fa-bars"></i></div>
<div class="sidebar">
    <div class="sidebar-top">
        <div class="sidebar-hide"><i class="fas fa-times-circle"></i></div>
        <form class="search" action="../search.html" method="get">
            <input name="q" type="search" placeholder="Rechercher">
            <button type="submit"><i class="fas fa-search"></i></button>
        </form>
        <a href="../index.html"><i class="fas fa-home"></i>&nbsp;Accueil</a>
    </div>
    
    
        <ul class="toc">
            
                <li>
                    <a href="../termes.html" >Index des termes et des mots-clés du langage VHDL</a>
                    
    

                </li>
            
                <li>
                    <a href="../numerique/index.html" >Représentation des informations</a>
                    
    
        <ul>
            
                <li>
                    <a href="../numerique/analogique-vs-numerique.html" >Analogique vs numérique</a>
                    
    

                </li>
            
                <li>
                    <a href="../numerique/numeration-binaire.html" >Numération binaire</a>
                    
    

                </li>
            
                <li>
                    <a href="../numerique/numeration-hexadecimale.html" >Numération hexadécimale</a>
                    
    

                </li>
            
                <li>
                    <a href="../numerique/arithmetique-binaire.html" >Arithmétique binaire</a>
                    
    

                </li>
            
                <li>
                    <a href="../numerique/complement-a-deux.html" >Représentation des nombres négatifs</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/index.html" >Circuits logiques</a>
                    
    
        <ul>
            
                <li>
                    <a href="../circuits-logiques/combinatoire.html" >Circuits logiques combinatoires</a>
                    
    
        <ul>
            
                <li>
                    <a href="../circuits-logiques/combinatoire-fonctions-logiques.html" >Fonctions logiques</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/combinatoire-premiers-circuits-logiques.html" >Nos premiers circuits logiques</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/combinatoire-synthese-logique.html" >Synthèse des fonctions logiques</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/combinatoire-decodeurs-mux-demux.html" >Circuits logiques composés</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/sequentiel.html" >Circuits logiques séquentiels</a>
                    
    
        <ul>
            
                <li>
                    <a href="../circuits-logiques/sequentiel-vs-combinatoire.html" >Combinatoire vs séquentiel</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/sequentiel-element-de-memorisation.html" >Construisons un élément de mémorisation</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/sequentiel-registres-et-compteurs.html" >Registres et compteurs</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/sequentiel-conception-synchrone.html" >Conception de circuits synchrones</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/sequentiel-activite.html" >Activité : circuits logiques séquentiels</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/automates.html" >Automates finis</a>
                    
    
        <ul>
            
                <li>
                    <a href="../circuits-logiques/automates-modelisation.html" >Modélisation par graphe d'états</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/automates-mathematiques.html" >Définition mathématique des automates finis</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/automates-synthese.html" >Synthèse des automates finis</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/automates-activite.html" >Activité : automates</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/circuits-programmables.html" >Circuits logiques programmables</a>
                    
    
        <ul>
            
                <li>
                    <a href="../circuits-logiques/circuits-programmables-notion.html" >Notion de circuit logique programmable</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/circuits-programmables-simples.html" >Circuits programmables simples (SPLD) et complexes (CPLD)</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/circuits-programmables-fpga.html" >FPGA</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/index.html" >Découverte du langage VHDL</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-vhdl/hdl.html" >Qu'est-ce qu'un langage de description de matériel ?</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/structure.html" >Décrire et interconnecter des composants</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-vhdl/structure-entites.html" >Entités</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/structure-architectures.html" >Architectures</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/structure-entites-architectures-activite.html" >Activité : entités et architectures</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/structure-instanciation.html" >Instanciation d'une entité</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/structure-instanciation-activite.html" >Activité : instanciation d'une entité</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/combinatoire.html" >Décrire des circuits combinatoires</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-vhdl/combinatoire-affectations-concurrentes.html" >Affectations concurrentes de signaux</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/combinatoire-affectations-concurrentes-activite.html" >Activité : affectations concurrentes de signaux</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/combinatoire-processus.html" >Processus</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/combinatoire-processus-activite.html" >Activité : processus</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/sequentiel.html" >Décrire des circuits séquentiels</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-vhdl/sequentiel-bascules-et-registres.html" >Bascules et registres</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/sequentiel-compteurs-et-diviseurs-de-frequence.html" >Compteurs et diviseurs de fréquence</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/sequentiel-automates.html" >Automates</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/sequentiel-activite.html" >Activité : circuits séquentiels</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercices.html" >Exercices</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-vhdl/exercice-bargraph.html" >Exercice : bargraph</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-blinker.html" >Exercice : faire clignoter une LED</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-dimmer.html" >Exercice : variateur d'intensité lumineuse</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-timepressed.html" >Exercice : mesure de temps d'appui</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-light-sequencer.html" >Exercice : séquenceur lumineux</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-chaser.html" >Exercice : attrape-moi</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-metronome.html" >Exercice : métronome</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-pingpong.html" >Exercice : ping-pong</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../ordinateur/index.html" >Pratique du VHDL : je développe mon propre ordinateur</a>
                    
    
        <ul>
            
                <li>
                    <a href="../ordinateur/virgule-simple-io-activite.html" >Activité : mon premier système embarqué</a>
                    
    

                </li>
            
                <li>
                    <a href="../ordinateur/virgule-uart-activite.html" >Activité : ajout d'une interface série</a>
                    
    

                </li>
            
                <li>
                    <a href="../ordinateur/virgule-interruptions-activite.html" >Activité : gestion d'interruptions</a>
                    
    

                </li>
            
                <li>
                    <a href="../ordinateur/virgule-spi-activite.html" >Activité : intégration d'un contrôleur de bus SPI</a>
                    
    

                </li>
            
                <li>
                    <a href="../ordinateur/virgule-i2c-activite.html" >Activité : intégration d'un contrôleur de bus I<sup>2</sup>C</a>
                    
    

                </li>
            
                <li>
                    <a href="../ordinateur/virgule-sonar-activite.html" >Activité : intégration d'un récepteur série pour sonar</a>
                    
    

                </li>
            
                <li>
                    <a href="../ordinateur/virgule-logiciel-activite.html" >Activité : développement logiciel embarqué</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/index.html" >L'essentiel de VHDL</a>
                    
    
        <ul>
            
                <li>
                    <a href="../essentiel-vhdl/unites-de-conception.html" >Unités de conception</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/instructions-concurrentes.html" >Instructions concurrentes</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/instructions-sequentielles.html" >Instructions séquentielles</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/types.html" >Types prédéfinis</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/declarations.html" >Déclarations</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/expressions.html" >Expressions</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/simulation.html" >VHDL pour la simulation</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/index.html" >VHDL avancé : traitement de signaux audio sur FPGA</a>
                    
    
        <ul>
            
                <li>
                    <a href="../vhdl-audio/application.html" >Présentation de l'application</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/preparation.html" >Préparation de l'environnement de travail</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/i2s.html" >Sortie audio I<sup>2</sup>S</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/producteur-consommateur.html" >Connecter producteurs et consommateurs : le protocole ready/valid</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/virgule-fixe.html" >Arithmétique en virgule fixe</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/vocoder-pkg.html" >Le paquetage Vocoder_pkg</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/oscillateur.html" >Oscillateur</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/filtre.html" >Filtre</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/modulateur-melangeur.html" >Modulateur et mélangeur</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/vocodeur.html" >Vocodeur</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/microphone.html" >Entrée audio</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="index.html" >Découverte du langage Verilog</a>
                    
    
        <ul>
            
                <li>
                    <a href="structure.html" >Décrire et interconnecter des composants</a>
                    
    

                </li>
            
                <li>
                    <a href="declarations.html" >Déclarations et types de données</a>
                    
    

                </li>
            
                <li>
                    <a href="combinatoire.html" >Décrire des circuits combinatoires</a>
                    
    

                </li>
            
                <li>
                    <a href="sequentiel.html" class="current">Décrire des circuits séquentiels</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../verilog-squash/index.html" >Pratique du Verilog : développement d'un jeu vidéo</a>
                    
    
        <ul>
            
                <li>
                    <a href="../verilog-squash/specifications.html" >Présentation de l'application</a>
                    
    

                </li>
            
                <li>
                    <a href="../verilog-squash/preparation.html" >Préparation de l'environnement de travail</a>
                    
    

                </li>
            
                <li>
                    <a href="../verilog-squash/structure-generale.html" >Structure générale</a>
                    
    

                </li>
            
                <li>
                    <a href="../verilog-squash/afficher.html" >Gestion de l'affichage</a>
                    
    

                </li>
            
                <li>
                    <a href="../verilog-squash/animer.html" >Animer la balle et la raquette</a>
                    
    

                </li>
            
                <li>
                    <a href="../verilog-squash/deroulement.html" >Gérer le déroulement du jeu</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../soc/index.html" >Introduction au développement d'un System-on-Chip sur circuit programmable</a>
                    
    
        <ul>
            
                <li>
                    <a href="../soc/soc-tutorial.html" >Prise en main de l'environnement de développement</a>
                    
    
        <ul>
            
                <li>
                    <a href="../soc/soc-tutorial-hw.html" >Configuration de la plate-forme matérielle</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-tutorial-os.html" >Configuration du système d'exploitation</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-tutorial-sw.html" >Développement logiciel</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../soc/soc-projet.html" >Projet : développement d'un capteur connecté</a>
                    
    
        <ul>
            
                <li>
                    <a href="../soc/soc-projet-hw.html" >Création d'un nouveau composant IP</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-projet-spi.html" >Développement d'un contrôleur de bus SPI</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-projet-sw.html" >Développement d'un pilote de contrôleur SPI</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-projet-web.html" >Mise en place d'un serveur web</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-projet-pmod-acl.html" >Accéléromètre sur bus SPI</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../soc/soc-installation.html" >Installation et configuration des outils de développement</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../annexes/index.html" >Annexes</a>
                    
    
        <ul>
            
                <li>
                    <a href="../annexes/virgule.html" >Virgule : un cœur RISC-V minimal</a>
                    
    

                </li>
            
                <li>
                    <a href="../annexes/installation-xilinx-vivado.html" >Installer Xilinx Vivado</a>
                    
    

                </li>
            
                <li>
                    <a href="../annexes/installation-ghdl-cocotb.html" >Travailler avec des logiciels libres</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
        </ul>
    

</div>
<script type="text/javascript">
    document.querySelector(".sidebar-show").addEventListener("click", () => {
        const sidebar    = document.querySelector(".sidebar");
        const sidebarTop = sidebar.querySelector(".sidebar-top");
        const sidebarToc = sidebar.querySelector(".toc");
        const current    = sidebar.querySelector(".current");
        sidebar.classList.add("sidebar-visible");
        sidebarToc.style.paddingTop = getComputedStyle(sidebarTop).height;
        if (current) {
            current.scrollIntoView({block: "center"});
        }
    });

    document.querySelector(".sidebar-hide").addEventListener("click", () => {
        document.querySelector(".sidebar").classList.remove("sidebar-visible");
    });
</script>

    </body>
</html>
