Fitter report for RS_11_15_coder_decoder_refactored
Thu Apr 07 12:57:45 2016
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. All Package Pins
  8. Control Signals
  9. Global & Other Fast Signals
 10. Carry Chains
 11. Cascade Chains
 12. Non-Global High Fan-Out Signals
 13. Peripheral Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Thu Apr 07 12:57:45 2016   ;
; Quartus II Version    ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name         ; RS_11_15_coder_decoder_refactored       ;
; Top-level Entity Name ; schema                                  ;
; Family                ; FLEX10K                                 ;
; Device                ; EPF10K50RC240-3                         ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 2,288 / 2,880 ( 79 % )                  ;
; Total pins            ; 96 / 189 ( 51 % )                       ;
; Total memory bits     ; 0 / 20,480 ( 0 % )                      ;
+-----------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; AUTO               ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                       ;
+------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name             ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; in_clk           ; 91    ; --  ; --   ; 411     ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; DS_start_impulse ; 211   ; --  ; --   ; 3       ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
+------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                         ;
+-------------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name                    ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+-------------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Data_source_out0        ; 192   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Data_source_out1        ; 51    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Data_source_out2        ; 110   ; --  ; 7    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Data_source_out3        ; 132   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Data_source_end_of_work ; 11    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS_Encoder_end_work     ; 138   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS_encoder_data0        ; 131   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS_encoder_data1        ; 134   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS_encoder_data2        ; 193   ; --  ; 9    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS_encoder_data3        ; 50    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS_Encoder_broken_data0 ; 152   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS_Encoder_broken_data1 ; 194   ; --  ; 10   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS_Encoder_broken_data2 ; 153   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS_Encoder_broken_data3 ; 154   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ERROR_IN_AIR            ; 133   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS_Decoder_start        ; 167   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Decoded_data0           ; 144   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Decoded_data1           ; 39    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Decoded_data2           ; 143   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Decoded_data3           ; 142   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Total_errors0           ; 173   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Total_errors1           ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Decoder_error           ; 175   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Done                    ; 54    ;  J  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Decoder_end_of_work     ; 103   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Main_RAM_wr             ; 53    ;  J  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Main_RAM_rd             ; 183   ; --  ; 3    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Main_RAM_ADR0           ; 206   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Main_RAM_ADR1           ; 207   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Main_RAM_ADR2           ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Main_RAM_ADR3           ; 163   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MULTY_FACTOR_0          ; 149   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MULTY_FACTOR_1          ; 127   ;  J  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MULTY_FACTOR_2          ; 115   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MULTY_FACTOR_3          ; 113   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; SYNDROME_0              ; 227   ; --  ; 27   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; SYNDROME_1              ; 79    ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; SYNDROME_2              ; 36    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; SYNDROME_3              ; 29    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; galua_XOR_ena           ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_ram_RD         ; 168   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_ram_WE         ; 190   ; --  ; 7    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_ram_ADR_0      ; 148   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_ram_ADR_1      ; 146   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_0_0            ; 56    ;  J  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_0_1            ; 80    ; --  ; 24   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_0_2            ; 128   ;  J  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_0_3            ; 129   ;  J  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_1_0            ; 219   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_1_1            ; 136   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_1_2            ; 55    ;  J  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_1_3            ; 49    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_2_0            ; 188   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_2_1            ; 186   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_2_2            ; 114   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_3_0            ; 35    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_3_1            ; 33    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_3_2            ; 34    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_3_3            ; 147   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Start_locator           ; 191   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; multip_to_xor_0         ; 174   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; multip_to_xor_1         ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; multip_to_xor_2         ; 172   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; multip_to_xor_3         ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RAM_to_mult0            ; 141   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RAM_to_mult1            ; 220   ; --  ; 23   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RAM_to_mult2            ; 40    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RAM_to_mult3            ; 222   ; --  ; 24   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; POS_ERR_0_0             ; 156   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; POS_ERR_0_1             ; 63    ; --  ; 35   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; POS_ERR_0_2             ; 225   ; --  ; 26   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; POS_ERR_0_3             ; 19    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ERR_AMPLY_0_0           ; 126   ;  J  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ERR_AMPLY_0_1           ; 46    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ERR_AMPLY_0_2           ; 217   ; --  ; 21   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ERR_AMPLY_0_3           ; 87    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; POS_ERR_1_0             ; 26    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; POS_ERR_1_1             ; 24    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; POS_ERR_1_2             ; 203   ; --  ; 15   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; POS_ERR_1_3             ; 159   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ERR_AMPLY_1_0           ; 88    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ERR_AMPLY_1_1           ; 25    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ERR_AMPLY_1_2           ; 23    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ERR_AMPLY_1_3           ; 157   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; kill_error              ; 235   ; --  ; 32   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; repair_enable           ; 84    ; --  ; 21   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; KILL_AMPLY_0            ; 78    ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; KILL_AMPLY_1            ; 68    ; --  ; 31   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; KILL_AMPLY_2            ; 67    ; --  ; 31   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; KILL_AMPLY_3            ; 233   ; --  ; 31   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; cut_tail                ; 182   ; --  ; 2    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; tab1_ena                ; 139   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; tab2_ena                ; 158   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; syndrome_2_3            ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+-------------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+------------------------------------------------+
; All Package Pins                               ;
+-------+-------------------------+--------------+
; Pin # ; Usage                   ; I/O Standard ;
+-------+-------------------------+--------------+
; 1     ; #TCK                    ;              ;
; 2     ; ^CONF_DONE              ;              ;
; 3     ; ^nCEO                   ;              ;
; 4     ; #TDO                    ;              ;
; 5     ; VCC_INT                 ;              ;
; 6     ; multip_to_xor_1         ; TTL          ;
; 7     ; galua_XOR_ena           ; TTL          ;
; 8     ; multip_to_xor_3         ; TTL          ;
; 9     ; Total_errors1           ; TTL          ;
; 10    ; GND_INT                 ;              ;
; 11    ; Data_source_end_of_work ; TTL          ;
; 12    ; syndrome_2_3            ; TTL          ;
; 13    ; Main_RAM_ADR2           ; TTL          ;
; 14    ; GND*                    ;              ;
; 15    ; GND*                    ;              ;
; 16    ; VCC_INT                 ;              ;
; 17    ; GND*                    ;              ;
; 18    ; GND*                    ;              ;
; 19    ; POS_ERR_0_3             ; TTL          ;
; 20    ; GND*                    ;              ;
; 21    ; GND*                    ;              ;
; 22    ; GND_INT                 ;              ;
; 23    ; ERR_AMPLY_1_2           ; TTL          ;
; 24    ; POS_ERR_1_1             ; TTL          ;
; 25    ; ERR_AMPLY_1_1           ; TTL          ;
; 26    ; POS_ERR_1_0             ; TTL          ;
; 27    ; VCC_INT                 ;              ;
; 28    ; GND*                    ;              ;
; 29    ; SYNDROME_3              ; TTL          ;
; 30    ; GND*                    ;              ;
; 31    ; GND*                    ;              ;
; 32    ; GND_INT                 ;              ;
; 33    ; syndrome_3_1            ; TTL          ;
; 34    ; syndrome_3_2            ; TTL          ;
; 35    ; syndrome_3_0            ; TTL          ;
; 36    ; SYNDROME_2              ; TTL          ;
; 37    ; VCC_INT                 ;              ;
; 38    ; GND*                    ;              ;
; 39    ; Decoded_data1           ; TTL          ;
; 40    ; RAM_to_mult2            ; TTL          ;
; 41    ; GND*                    ;              ;
; 42    ; GND_INT                 ;              ;
; 43    ; GND*                    ;              ;
; 44    ; GND*                    ;              ;
; 45    ; GND*                    ;              ;
; 46    ; ERR_AMPLY_0_1           ; TTL          ;
; 47    ; VCC_INT                 ;              ;
; 48    ; GND*                    ;              ;
; 49    ; syndrome_1_3            ; TTL          ;
; 50    ; RS_encoder_data3        ; TTL          ;
; 51    ; Data_source_out1        ; TTL          ;
; 52    ; GND_INT                 ;              ;
; 53    ; Main_RAM_wr             ; TTL          ;
; 54    ; Done                    ; TTL          ;
; 55    ; syndrome_1_2            ; TTL          ;
; 56    ; syndrome_0_0            ; TTL          ;
; 57    ; VCC_INT                 ;              ;
; 58    ; #TMS                    ;              ;
; 59    ; #TRST                   ;              ;
; 60    ; ^nSTATUS                ;              ;
; 61    ; GND*                    ;              ;
; 62    ; GND*                    ;              ;
; 63    ; POS_ERR_0_1             ; TTL          ;
; 64    ; GND*                    ;              ;
; 65    ; GND*                    ;              ;
; 66    ; GND*                    ;              ;
; 67    ; KILL_AMPLY_2            ; TTL          ;
; 68    ; KILL_AMPLY_1            ; TTL          ;
; 69    ; GND_INT                 ;              ;
; 70    ; GND*                    ;              ;
; 71    ; GND*                    ;              ;
; 72    ; GND*                    ;              ;
; 73    ; GND*                    ;              ;
; 74    ; GND*                    ;              ;
; 75    ; GND*                    ;              ;
; 76    ; GND*                    ;              ;
; 77    ; VCC_INT                 ;              ;
; 78    ; KILL_AMPLY_0            ; TTL          ;
; 79    ; SYNDROME_1              ; TTL          ;
; 80    ; syndrome_0_1            ; TTL          ;
; 81    ; GND*                    ;              ;
; 82    ; GND*                    ;              ;
; 83    ; GND*                    ;              ;
; 84    ; repair_enable           ; TTL          ;
; 85    ; GND_INT                 ;              ;
; 86    ; GND*                    ;              ;
; 87    ; ERR_AMPLY_0_3           ; TTL          ;
; 88    ; ERR_AMPLY_1_0           ; TTL          ;
; 89    ; VCC_INT                 ;              ;
; 90    ; GND+                    ;              ;
; 91    ; in_clk                  ; TTL          ;
; 92    ; GND+                    ;              ;
; 93    ; GND_INT                 ;              ;
; 94    ; GND*                    ;              ;
; 95    ; GND*                    ;              ;
; 96    ; VCC_INT                 ;              ;
; 97    ; GND*                    ;              ;
; 98    ; GND*                    ;              ;
; 99    ; GND*                    ;              ;
; 100   ; GND*                    ;              ;
; 101   ; GND*                    ;              ;
; 102   ; GND*                    ;              ;
; 103   ; Decoder_end_of_work     ; TTL          ;
; 104   ; GND_INT                 ;              ;
; 105   ; GND*                    ;              ;
; 106   ; GND*                    ;              ;
; 107   ; GND*                    ;              ;
; 108   ; GND*                    ;              ;
; 109   ; GND*                    ;              ;
; 110   ; Data_source_out2        ; TTL          ;
; 111   ; GND*                    ;              ;
; 112   ; VCC_INT                 ;              ;
; 113   ; MULTY_FACTOR_3          ; TTL          ;
; 114   ; syndrome_2_2            ; TTL          ;
; 115   ; MULTY_FACTOR_2          ; TTL          ;
; 116   ; GND*                    ;              ;
; 117   ; GND*                    ;              ;
; 118   ; GND*                    ;              ;
; 119   ; GND*                    ;              ;
; 120   ; GND*                    ;              ;
; 121   ; ^nCONFIG                ;              ;
; 122   ; VCC_INT                 ;              ;
; 123   ; ^MSEL1                  ;              ;
; 124   ; ^MSEL0                  ;              ;
; 125   ; GND_INT                 ;              ;
; 126   ; ERR_AMPLY_0_0           ; TTL          ;
; 127   ; MULTY_FACTOR_1          ; TTL          ;
; 128   ; syndrome_0_2            ; TTL          ;
; 129   ; syndrome_0_3            ; TTL          ;
; 130   ; VCC_INT                 ;              ;
; 131   ; RS_encoder_data0        ; TTL          ;
; 132   ; Data_source_out3        ; TTL          ;
; 133   ; ERROR_IN_AIR            ; TTL          ;
; 134   ; RS_encoder_data1        ; TTL          ;
; 135   ; GND_INT                 ;              ;
; 136   ; syndrome_1_1            ; TTL          ;
; 137   ; GND*                    ;              ;
; 138   ; RS_Encoder_end_work     ; TTL          ;
; 139   ; tab1_ena                ; TTL          ;
; 140   ; VCC_INT                 ;              ;
; 141   ; RAM_to_mult0            ; TTL          ;
; 142   ; Decoded_data3           ; TTL          ;
; 143   ; Decoded_data2           ; TTL          ;
; 144   ; Decoded_data0           ; TTL          ;
; 145   ; GND_INT                 ;              ;
; 146   ; syndrome_ram_ADR_1      ; TTL          ;
; 147   ; syndrome_3_3            ; TTL          ;
; 148   ; syndrome_ram_ADR_0      ; TTL          ;
; 149   ; MULTY_FACTOR_0          ; TTL          ;
; 150   ; VCC_INT                 ;              ;
; 151   ; GND*                    ;              ;
; 152   ; RS_Encoder_broken_data0 ; TTL          ;
; 153   ; RS_Encoder_broken_data2 ; TTL          ;
; 154   ; RS_Encoder_broken_data3 ; TTL          ;
; 155   ; GND_INT                 ;              ;
; 156   ; POS_ERR_0_0             ; TTL          ;
; 157   ; ERR_AMPLY_1_3           ; TTL          ;
; 158   ; tab2_ena                ; TTL          ;
; 159   ; POS_ERR_1_3             ; TTL          ;
; 160   ; VCC_INT                 ;              ;
; 161   ; GND*                    ;              ;
; 162   ; GND*                    ;              ;
; 163   ; Main_RAM_ADR3           ; TTL          ;
; 164   ; GND*                    ;              ;
; 165   ; GND_INT                 ;              ;
; 166   ; GND*                    ;              ;
; 167   ; RS_Decoder_start        ; TTL          ;
; 168   ; syndrome_ram_RD         ; TTL          ;
; 169   ; GND*                    ;              ;
; 170   ; VCC_INT                 ;              ;
; 171   ; GND*                    ;              ;
; 172   ; multip_to_xor_2         ; TTL          ;
; 173   ; Total_errors0           ; TTL          ;
; 174   ; multip_to_xor_0         ; TTL          ;
; 175   ; Decoder_error           ; TTL          ;
; 176   ; GND_INT                 ;              ;
; 177   ; #TDI                    ;              ;
; 178   ; ^nCE                    ;              ;
; 179   ; ^DCLK                   ;              ;
; 180   ; ^DATA0                  ;              ;
; 181   ; GND*                    ;              ;
; 182   ; cut_tail                ; TTL          ;
; 183   ; Main_RAM_rd             ; TTL          ;
; 184   ; GND*                    ;              ;
; 185   ; GND*                    ;              ;
; 186   ; syndrome_2_1            ; TTL          ;
; 187   ; GND*                    ;              ;
; 188   ; syndrome_2_0            ; TTL          ;
; 189   ; VCC_INT                 ;              ;
; 190   ; syndrome_ram_WE         ; TTL          ;
; 191   ; Start_locator           ; TTL          ;
; 192   ; Data_source_out0        ; TTL          ;
; 193   ; RS_encoder_data2        ; TTL          ;
; 194   ; RS_Encoder_broken_data1 ; TTL          ;
; 195   ; GND*                    ;              ;
; 196   ; GND*                    ;              ;
; 197   ; GND_INT                 ;              ;
; 198   ; GND*                    ;              ;
; 199   ; GND*                    ;              ;
; 200   ; GND*                    ;              ;
; 201   ; GND*                    ;              ;
; 202   ; GND*                    ;              ;
; 203   ; POS_ERR_1_2             ; TTL          ;
; 204   ; GND*                    ;              ;
; 205   ; VCC_INT                 ;              ;
; 206   ; Main_RAM_ADR0           ; TTL          ;
; 207   ; Main_RAM_ADR1           ; TTL          ;
; 208   ; GND*                    ;              ;
; 209   ; GND*                    ;              ;
; 210   ; GND+                    ;              ;
; 211   ; DS_start_impulse        ; TTL          ;
; 212   ; GND+                    ;              ;
; 213   ; GND*                    ;              ;
; 214   ; GND*                    ;              ;
; 215   ; GND*                    ;              ;
; 216   ; GND_INT                 ;              ;
; 217   ; ERR_AMPLY_0_2           ; TTL          ;
; 218   ; GND*                    ;              ;
; 219   ; syndrome_1_0            ; TTL          ;
; 220   ; RAM_to_mult1            ; TTL          ;
; 221   ; GND*                    ;              ;
; 222   ; RAM_to_mult3            ; TTL          ;
; 223   ; GND*                    ;              ;
; 224   ; VCC_INT                 ;              ;
; 225   ; POS_ERR_0_2             ; TTL          ;
; 226   ; GND*                    ;              ;
; 227   ; SYNDROME_0              ; TTL          ;
; 228   ; GND*                    ;              ;
; 229   ; GND*                    ;              ;
; 230   ; GND*                    ;              ;
; 231   ; GND*                    ;              ;
; 232   ; GND_INT                 ;              ;
; 233   ; KILL_AMPLY_3            ; TTL          ;
; 234   ; GND*                    ;              ;
; 235   ; kill_error              ; TTL          ;
; 236   ; GND*                    ;              ;
; 237   ; GND*                    ;              ;
; 238   ; GND*                    ;              ;
; 239   ; GND*                    ;              ;
; 240   ; GND*                    ;              ;
+-------+-------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+---------+--------------+--------------+
; Name                                                                                                                                ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+---------+--------------+--------------+
; Data_Source:inst|end_of_work                                                                                                        ; LC1_I17 ; 2       ; Async. clear ; Internal     ;
; Data_Source:inst|start_work                                                                                                         ; LC2_I18 ; 5       ; Clock enable ; Non-global   ;
; RS_Encoder:inst3|CONTROLLER:controller|END_OF_WORK                                                                                  ; LC4_H31 ; 2       ; Async. clear ; Non-global   ;
; Err_Module:inst11|start_imp                                                                                                         ; LC6_I28 ; 3       ; Clock        ; Non-global   ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|MR_WE_0                                                                                ; LC4_B11 ; 40      ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|END_OF_WORK                                                                            ; LC8_B11 ; 24      ; Async. clear ; Non-global   ;
; RS_Decoder:inst5|RS_Locator:rsloc|done~107                                                                                          ; LC8_I14 ; 95      ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|RS_Locator:rsloc|u2[0]~45                                                                                          ; LC8_H1  ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|RS_Locator:rsloc|error~12                                                                                          ; LC2_A30 ; 1       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|RS_Locator:rsloc|error_number[0]~35                                                                                ; LC4_A30 ; 2       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|RS_Locator:rsloc|v2[0]~67                                                                                          ; LC8_B36 ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr6|result_wire[0]  ; LC5_E3  ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr5|result_wire[0]  ; LC3_E3  ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr8|result_wire[0]  ; LC2_E3  ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr7|result_wire[0]  ; LC4_E3  ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr14|result_wire[0] ; LC8_E3  ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr15|result_wire[0] ; LC6_E3  ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr13|result_wire[0] ; LC2_E13 ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr16|result_wire[0] ; LC6_E13 ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr4|result_wire[0]  ; LC1_B33 ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr3|result_wire[0]  ; LC2_B33 ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr12|result_wire[0] ; LC1_B1  ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr2|result_wire[0]  ; LC6_B30 ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr1|result_wire[0]  ; LC8_B30 ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr10|result_wire[0] ; LC5_B5  ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr11|result_wire[0] ; LC2_B11 ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr9|result_wire[0]  ; LC3_B13 ; 4       ; Clock enable ; Non-global   ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|GMXE                                                                                   ; LC2_G4  ; 46      ; Clock enable ; Non-global   ;
; in_clk                                                                                                                              ; 91      ; 411     ; Clock        ; Pin          ;
; DS_start_impulse                                                                                                                    ; 211     ; 3       ; Clock        ; Pin          ;
; RS_Encoder:inst3|CONTROLLER:controller|start_work                                                                                   ; LC1_H31 ; 5       ; Clock enable ; Non-global   ;
; Err_Module:inst11|start_work                                                                                                        ; LC7_E24 ; 43      ; Clock enable ; Non-global   ;
; Data_Source:inst|Data_out[0]~36                                                                                                     ; LC1_I8  ; 6       ; Clock enable ; Non-global   ;
; RS_Encoder:inst3|CONTROLLER:controller|reset_device~37                                                                              ; LC7_H31 ; 4       ; Clock enable ; Non-global   ;
; Err_Module:inst11|start_imp~30                                                                                                      ; LC2_I28 ; 3       ; Clock enable ; Non-global   ;
; Err_Module:inst11|end_of_work                                                                                                       ; LC2_E24 ; 1       ; Async. clear ; Non-global   ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|reset_device~51                                                                        ; LC1_G4  ; 13      ; Clock enable ; Non-global   ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+---------+--------------+--------------+


+-----------------------------------------------------------+
; Global & Other Fast Signals                               ;
+------------------------------+---------+---------+--------+
; Name                         ; Pin #   ; Fan-Out ; Global ;
+------------------------------+---------+---------+--------+
; Data_Source:inst|end_of_work ; LC1_I17 ; 2       ; yes    ;
; in_clk                       ; 91      ; 411     ; yes    ;
; DS_start_impulse             ; 211     ; 3       ; yes    ;
+------------------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 3              ; 0                      ;
; 4 - 7              ; 4                      ;
; 8 - 11             ; 0                      ;
; 12 - 15            ; 0                      ;
; 16 - 19            ; 0                      ;
; 20 - 23            ; 0                      ;
; 24 - 27            ; 0                      ;
; 28 - 31            ; 1                      ;
; 32 - 35            ; 2                      ;
; 36 - 39            ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 37    ;
; 3      ; 1     ;
+--------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RS_Decoder:inst5|RS_Locator:rsloc|done~110                                                                                                                                  ; 95      ;
; RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_ebc:add_sub_29|add_sub_cella[29]~1038 ; 90      ;
; RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_dbc:add_sub_28|add_sub_cella[28]~338  ; 87      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|i[2]~2363                                                                                                                      ; 76      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|i[1]~2362                                                                                                                      ; 73      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|i[3]~2364                                                                                                                      ; 71      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|i[0]~2361                                                                                                                      ; 66      ;
; RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_fbc:add_sub_30|add_sub_cella[30]~1159 ; 64      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|i[5]~2358                                                                                                                      ; 63      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|i[4]~2357                                                                                                                      ; 61      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|i[6]~2359                                                                                                                      ; 60      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out0[1]~1                                                                                                                ; 59      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out1[1]~1                                                                                                                ; 58      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out1[0]~0                                                                                                                ; 57      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out0[0]~0                                                                                                                ; 55      ;
; rtl~32                                                                                                                                                                      ; 55      ;
; rtl~33                                                                                                                                                                      ; 54      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out1[2]~2                                                                                                                ; 50      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|i[7]~2360                                                                                                                      ; 50      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out0[2]~2                                                                                                                ; 49      ;
; RS_Decoder:inst5|RS_Locator:rsloc|lambda1~264                                                                                                                               ; 48      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|GMXE~1252                                                                                                                      ; 46      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out1[3]~3                                                                                                                ; 45      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out0[3]~3                                                                                                                ; 45      ;
; RS_Decoder:inst5|RS_Locator:rsloc|lambda1~267                                                                                                                               ; 44      ;
; Err_Module:inst11|start_work~4                                                                                                                                              ; 43      ;
; RS_Decoder:inst5|RS_Locator:rsloc|lambda1~266                                                                                                                               ; 41      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|MR_WE_0~3                                                                                                                      ; 40      ;
; RS_Decoder:inst5|RS_Locator:rsloc|lambda1~262                                                                                                                               ; 39      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|LessThan0~217                                                                                                                  ; 38      ;
; RS_Decoder:inst5|RS_Locator:rsloc|L1~474                                                                                                                                    ; 35      ;
; RS_Decoder:inst5|RS_Locator:rsloc|Equal11~84                                                                                                                                ; 34      ;
; RS_Decoder:inst5|RS_Locator:rsloc|L2~482                                                                                                                                    ; 34      ;
; Err_Module:inst11|err_cntr~8574                                                                                                                                             ; 33      ;
; Err_Module:inst11|err~204                                                                                                                                                   ; 33      ;
; RS_Decoder:inst5|RS_Locator:rsloc|L1~472                                                                                                                                    ; 33      ;
; RS_Decoder:inst5|RS_Locator:rsloc|L1~476                                                                                                                                    ; 33      ;
; RS_Decoder:inst5|RS_Locator:rsloc|L1~478                                                                                                                                    ; 33      ;
; RS_Decoder:inst5|RS_Locator:rsloc|L2~480                                                                                                                                    ; 32      ;
; RS_Decoder:inst5|RS_Locator:rsloc|L2~484                                                                                                                                    ; 32      ;
; RS_Decoder:inst5|RS_Locator:rsloc|L2~486                                                                                                                                    ; 32      ;
; rtl~35                                                                                                                                                                      ; 28      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out2[1]~1                                                                                                                ; 27      ;
; RS_Decoder:inst5|RS_Locator:rsloc|vc2~475                                                                                                                                   ; 27      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out3[2]~2                                                                                                                ; 24      ;
; RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory|Data_out3[1]~1                                                                                                                ; 24      ;
; RS_Decoder:inst5|D_CONTROLLER:dec_controller|END_OF_WORK~11                                                                                                                 ; 24      ;
; RS_Decoder:inst5|RS_Locator:rsloc|state[1]~3086                                                                                                                             ; 24      ;
; RS_Decoder:inst5|RS_Locator:rsloc|s2_l1s1~413                                                                                                                               ; 24      ;
; RS_Decoder:inst5|DTRIGGER:Trig3|DATA_OUT~1                                                                                                                                  ; 23      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                             ;
+------------------------------+---------+--------------+-----------------+---------------------------+----------+
; Peripheral Signal            ; Source  ; Usage        ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+------------------------------+---------+--------------+-----------------+---------------------------+----------+
; Data_Source:inst|end_of_work ; LC1_I17 ; Async. clear ; no              ; yes                       ; -ve      ;
+------------------------------+---------+--------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 33             ;
; 1                        ; 11             ;
; 2                        ; 10             ;
; 3                        ; 6              ;
; 4                        ; 10             ;
; 5                        ; 10             ;
; 6                        ; 28             ;
; 7                        ; 35             ;
; 8                        ; 217            ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 79             ;
; 1                           ; 11             ;
; 2                           ; 16             ;
; 3                           ; 22             ;
; 4                           ; 63             ;
; 5                           ; 59             ;
; 6                           ; 59             ;
; 7                           ; 30             ;
; 8                           ; 21             ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 44             ;
; 2 - 3                      ; 11             ;
; 4 - 5                      ; 36             ;
; 6 - 7                      ; 68             ;
; 8 - 9                      ; 69             ;
; 10 - 11                    ; 60             ;
; 12 - 13                    ; 35             ;
; 14 - 15                    ; 20             ;
; 16 - 17                    ; 14             ;
; 18 - 19                    ; 2              ;
; 20 - 21                    ; 1              ;
+----------------------------+----------------+


+-------------------------------------------------------------------------------------------+
; Row Interconnect                                                                          ;
+-------+----------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used    ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+----------------------+-----------------------------+------------------------------+
;  A    ;  34 / 144 ( 24 % )   ;  57 / 72 ( 79 % )           ;  34 / 72 ( 47 % )            ;
;  B    ;  53 / 144 ( 37 % )   ;  49 / 72 ( 68 % )           ;  43 / 72 ( 60 % )            ;
;  C    ;  112 / 144 ( 78 % )  ;  56 / 72 ( 78 % )           ;  68 / 72 ( 94 % )            ;
;  D    ;  80 / 144 ( 56 % )   ;  51 / 72 ( 71 % )           ;  34 / 72 ( 47 % )            ;
;  E    ;  30 / 144 ( 21 % )   ;  49 / 72 ( 68 % )           ;  66 / 72 ( 92 % )            ;
;  F    ;  52 / 144 ( 36 % )   ;  25 / 72 ( 35 % )           ;  47 / 72 ( 65 % )            ;
;  G    ;  45 / 144 ( 31 % )   ;  33 / 72 ( 46 % )           ;  59 / 72 ( 82 % )            ;
;  H    ;  28 / 144 ( 19 % )   ;  43 / 72 ( 60 % )           ;  47 / 72 ( 65 % )            ;
;  I    ;  39 / 144 ( 27 % )   ;  48 / 72 ( 67 % )           ;  50 / 72 ( 69 % )            ;
;  J    ;  38 / 144 ( 26 % )   ;  57 / 72 ( 79 % )           ;  49 / 72 ( 68 % )            ;
; Total ;  511 / 1440 ( 35 % ) ;  468 / 720 ( 65 % )         ;  497 / 720 ( 69 % )          ;
+-------+----------------------+-----------------------------+------------------------------+


+-----------------------------+
; LAB Column Interconnect     ;
+-------+---------------------+
; Col.  ; Interconnect Used   ;
+-------+---------------------+
; 1     ;  8 / 24 ( 33 % )    ;
; 2     ;  8 / 24 ( 33 % )    ;
; 3     ;  19 / 24 ( 79 % )   ;
; 4     ;  10 / 24 ( 42 % )   ;
; 5     ;  11 / 24 ( 46 % )   ;
; 6     ;  12 / 24 ( 50 % )   ;
; 7     ;  8 / 24 ( 33 % )    ;
; 8     ;  8 / 24 ( 33 % )    ;
; 9     ;  10 / 24 ( 42 % )   ;
; 10    ;  5 / 24 ( 21 % )    ;
; 11    ;  13 / 24 ( 54 % )   ;
; 12    ;  11 / 24 ( 46 % )   ;
; 13    ;  9 / 24 ( 38 % )    ;
; 14    ;  9 / 24 ( 38 % )    ;
; 15    ;  9 / 24 ( 38 % )    ;
; 16    ;  7 / 24 ( 29 % )    ;
; 17    ;  18 / 24 ( 75 % )   ;
; 18    ;  13 / 24 ( 54 % )   ;
; 19    ;  11 / 24 ( 46 % )   ;
; 20    ;  12 / 24 ( 50 % )   ;
; 21    ;  14 / 24 ( 58 % )   ;
; 22    ;  9 / 24 ( 38 % )    ;
; 23    ;  10 / 24 ( 42 % )   ;
; 24    ;  9 / 24 ( 38 % )    ;
; 25    ;  11 / 24 ( 46 % )   ;
; 26    ;  9 / 24 ( 38 % )    ;
; 27    ;  7 / 24 ( 29 % )    ;
; 28    ;  8 / 24 ( 33 % )    ;
; 29    ;  5 / 24 ( 21 % )    ;
; 30    ;  7 / 24 ( 29 % )    ;
; 31    ;  7 / 24 ( 29 % )    ;
; 32    ;  2 / 24 ( 8 % )     ;
; 33    ;  7 / 24 ( 29 % )    ;
; 34    ;  4 / 24 ( 17 % )    ;
; 35    ;  3 / 24 ( 13 % )    ;
; 36    ;  9 / 24 ( 38 % )    ;
; Total ;  332 / 864 ( 38 % ) ;
+-------+---------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                  ;
+-----------------------------------+--------------------------------------------+
; Resource                          ; Usage                                      ;
+-----------------------------------+--------------------------------------------+
; Total logic elements              ; 2,288 / 2,880 ( 79 % )                     ;
; Registers                         ; 415 / 2,880 ( 14 % )                       ;
; Logic elements in carry chains    ; 153                                        ;
; User inserted logic elements      ; 0                                          ;
; I/O pins                          ; 96 / 189 ( 51 % )                          ;
;     -- Clock pins                 ; 4                                          ;
;     -- Dedicated input pins       ; 2 / 4 ( 50 % )                             ;
; Global signals                    ; 3                                          ;
; EABs                              ; 0 / 10 ( 0 % )                             ;
; Total memory bits                 ; 0 / 20,480 ( 0 % )                         ;
; Total RAM block bits              ; 0 / 20,480 ( 0 % )                         ;
; Maximum fan-out node              ; in_clk                                     ;
; Maximum fan-out                   ; 411                                        ;
; Highest non-global fan-out signal ; RS_Decoder:inst5|RS_Locator:rsloc|done~107 ;
; Highest non-global fan-out        ; 95                                         ;
; Total fan-out                     ; 8210                                       ;
; Average fan-out                   ; 3.44                                       ;
+-----------------------------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                             ; Library Name ;
+-----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |schema                                       ; 2288 (4)    ; 415          ; 0           ; 96   ; 1873 (0)     ; 148 (0)           ; 267 (4)          ; 153 (0)         ; 0 (0)      ; |schema                                                                                                                                                         ; work         ;
;    |Data_Source:inst|                         ; 21 (21)     ; 11           ; 0           ; 0    ; 10 (10)      ; 4 (4)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |schema|Data_Source:inst                                                                                                                                        ; work         ;
;    |Err_Module:inst11|                        ; 152 (121)   ; 46           ; 0           ; 0    ; 106 (75)     ; 33 (33)           ; 13 (13)          ; 31 (0)          ; 0 (0)      ; |schema|Err_Module:inst11                                                                                                                                       ; work         ;
;       |lpm_add_sub:Add0|                      ; 31 (0)      ; 0            ; 0           ; 0    ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |schema|Err_Module:inst11|lpm_add_sub:Add0                                                                                                                      ; work         ;
;          |addcore:adder|                      ; 31 (1)      ; 0            ; 0           ; 0    ; 31 (1)       ; 0 (0)             ; 0 (0)            ; 31 (1)          ; 0 (0)      ; |schema|Err_Module:inst11|lpm_add_sub:Add0|addcore:adder                                                                                                        ; work         ;
;             |a_csnbuffer:result_node|         ; 30 (30)     ; 0            ; 0           ; 0    ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |schema|Err_Module:inst11|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                                                                                ; work         ;
;    |RS_Decoder:inst5|                         ; 2062 (0)    ; 325          ; 0           ; 0    ; 1737 (0)     ; 110 (0)           ; 215 (0)          ; 122 (0)         ; 0 (0)      ; |schema|RS_Decoder:inst5                                                                                                                                        ; work         ;
;       |DTRIGGER:Trig0|                        ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|DTRIGGER:Trig0                                                                                                                         ; work         ;
;       |DTRIGGER:Trig1|                        ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|DTRIGGER:Trig1                                                                                                                         ; work         ;
;       |DTRIGGER:Trig2|                        ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|DTRIGGER:Trig2                                                                                                                         ; work         ;
;       |DTRIGGER:Trig3|                        ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|DTRIGGER:Trig3                                                                                                                         ; work         ;
;       |D_CONTROLLER:dec_controller|           ; 296 (296)   ; 48           ; 0           ; 0    ; 248 (248)    ; 2 (2)             ; 46 (46)          ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|D_CONTROLLER:dec_controller                                                                                                            ; work         ;
;       |MAIN_RAM:main_RAM|                     ; 127 (4)     ; 68           ; 0           ; 0    ; 59 (0)       ; 64 (0)            ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM                                                                                                                      ; work         ;
;          |altdpram:dreg_rtl_1|                ; 123 (64)    ; 64           ; 0           ; 0    ; 59 (0)       ; 64 (64)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1                                                                                                  ; work         ;
;             |lpm_decode:wdecoder|             ; 19 (0)      ; 0            ; 0           ; 0    ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder                                                                              ; work         ;
;                |decode_8hf:auto_generated|    ; 19 (0)      ; 0            ; 0           ; 0    ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated                                                    ; work         ;
;                   |cmpr_0mc:cmpr10|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr10                                    ; work         ;
;                   |cmpr_0mc:cmpr11|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr11                                    ; work         ;
;                   |cmpr_0mc:cmpr12|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr12                                    ; work         ;
;                   |cmpr_0mc:cmpr13|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr13                                    ; work         ;
;                   |cmpr_0mc:cmpr14|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr14                                    ; work         ;
;                   |cmpr_0mc:cmpr15|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr15                                    ; work         ;
;                   |cmpr_0mc:cmpr16|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr16                                    ; work         ;
;                   |cmpr_0mc:cmpr1|            ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr1                                     ; work         ;
;                   |cmpr_0mc:cmpr2|            ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr2                                     ; work         ;
;                   |cmpr_0mc:cmpr3|            ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr3                                     ; work         ;
;                   |cmpr_0mc:cmpr4|            ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr4                                     ; work         ;
;                   |cmpr_0mc:cmpr5|            ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr5                                     ; work         ;
;                   |cmpr_0mc:cmpr6|            ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr6                                     ; work         ;
;                   |cmpr_0mc:cmpr7|            ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr7                                     ; work         ;
;                   |cmpr_0mc:cmpr8|            ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr8                                     ; work         ;
;                   |cmpr_0mc:cmpr9|            ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr9                                     ; work         ;
;             |lpm_mux:mux|                     ; 40 (0)      ; 0            ; 0           ; 0    ; 40 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux                                                                                      ; work         ;
;                |muxlut:$00010|                ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00010                                                                        ; work         ;
;                   |muxlut:$00012|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00010|muxlut:$00012                                                          ; work         ;
;                   |muxlut:$00014|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00010|muxlut:$00014                                                          ; work         ;
;                   |muxlut:$00016|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00010|muxlut:$00016                                                          ; work         ;
;                   |muxlut:$00018|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00010|muxlut:$00018                                                          ; work         ;
;                   |muxlut:$00020|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00010|muxlut:$00020                                                          ; work         ;
;                |muxlut:$00012|                ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00012                                                                        ; work         ;
;                   |muxlut:$00012|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00012                                                          ; work         ;
;                   |muxlut:$00014|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00014                                                          ; work         ;
;                   |muxlut:$00016|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00016                                                          ; work         ;
;                   |muxlut:$00018|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00018                                                          ; work         ;
;                   |muxlut:$00020|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00020                                                          ; work         ;
;                |muxlut:$00014|                ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00014                                                                        ; work         ;
;                   |muxlut:$00012|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00014|muxlut:$00012                                                          ; work         ;
;                   |muxlut:$00014|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00014|muxlut:$00014                                                          ; work         ;
;                   |muxlut:$00016|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00014|muxlut:$00016                                                          ; work         ;
;                   |muxlut:$00018|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00014|muxlut:$00018                                                          ; work         ;
;                   |muxlut:$00020|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00014|muxlut:$00020                                                          ; work         ;
;                |muxlut:$00016|                ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00016                                                                        ; work         ;
;                   |muxlut:$00012|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00016|muxlut:$00012                                                          ; work         ;
;                   |muxlut:$00014|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00016|muxlut:$00014                                                          ; work         ;
;                   |muxlut:$00016|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00016|muxlut:$00016                                                          ; work         ;
;                   |muxlut:$00018|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00016|muxlut:$00018                                                          ; work         ;
;                   |muxlut:$00020|             ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MAIN_RAM:main_RAM|altdpram:dreg_rtl_1|lpm_mux:mux|muxlut:$00016|muxlut:$00020                                                          ; work         ;
;       |MULTIPLYER_GALUA:decode_multiplier|    ; 51 (51)     ; 4            ; 0           ; 0    ; 47 (47)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|MULTIPLYER_GALUA:decode_multiplier                                                                                                     ; work         ;
;       |PROC_XOR:decoderXOR|                   ; 61 (29)     ; 48           ; 0           ; 0    ; 13 (13)      ; 0 (0)             ; 48 (16)          ; 32 (0)          ; 0 (0)      ; |schema|RS_Decoder:inst5|PROC_XOR:decoderXOR                                                                                                                    ; work         ;
;          |lpm_counter:i_rtl_0|                ; 32 (0)      ; 32           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; 0 (0)      ; |schema|RS_Decoder:inst5|PROC_XOR:decoderXOR|lpm_counter:i_rtl_0                                                                                                ; work         ;
;             |alt_counter_f10ke:wysi_counter|  ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; 0 (0)      ; |schema|RS_Decoder:inst5|PROC_XOR:decoderXOR|lpm_counter:i_rtl_0|alt_counter_f10ke:wysi_counter                                                                 ; work         ;
;       |RS_Locator:rsloc|                      ; 1479 (1098) ; 113          ; 0           ; 0    ; 1366 (985)   ; 40 (40)           ; 73 (73)          ; 90 (0)          ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc                                                                                                                       ; work         ;
;          |lpm_add_sub:Add0|                   ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_add_sub:Add0                                                                                                      ; work         ;
;             |addcore:adder|                   ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_add_sub:Add0|addcore:adder                                                                                        ; work         ;
;                |a_csnbuffer:result_node|      ; 10 (10)     ; 0            ; 0           ; 0    ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                                                                ; work         ;
;          |lpm_add_sub:Add1|                   ; 13 (0)      ; 0            ; 0           ; 0    ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_add_sub:Add1                                                                                                      ; work         ;
;             |addcore:adder|                   ; 13 (1)      ; 0            ; 0           ; 0    ; 13 (1)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_add_sub:Add1|addcore:adder                                                                                        ; work         ;
;                |a_csnbuffer:result_node|      ; 12 (12)     ; 0            ; 0           ; 0    ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node                                                                ; work         ;
;          |lpm_add_sub:Add2|                   ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_add_sub:Add2                                                                                                      ; work         ;
;             |addcore:adder|                   ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_add_sub:Add2|addcore:adder                                                                                        ; work         ;
;                |a_csnbuffer:result_node|      ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node                                                                ; work         ;
;          |lpm_divide:Mod0|                    ; 334 (0)     ; 0            ; 0           ; 0    ; 334 (0)      ; 0 (0)             ; 0 (0)            ; 69 (0)          ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0                                                                                                       ; work         ;
;             |lpm_divide_bao:auto_generated|   ; 334 (0)     ; 0            ; 0           ; 0    ; 334 (0)      ; 0 (0)             ; 0 (0)            ; 69 (0)          ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated                                                                         ; work         ;
;                |abs_divider_0dg:divider|      ; 334 (0)     ; 0            ; 0           ; 0    ; 334 (0)      ; 0 (0)             ; 0 (0)            ; 69 (0)          ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider                                                 ; work         ;
;                   |add_sub_l2f:compl_add_rem| ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 4 (4)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|add_sub_l2f:compl_add_rem                       ; work         ;
;                   |alt_u_div_cqe:divider|     ; 319 (136)   ; 0            ; 0           ; 0    ; 319 (136)    ; 0 (0)             ; 0 (0)            ; 65 (0)          ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider                           ; work         ;
;                      |add_sub_dbc:add_sub_28| ; 58 (58)     ; 0            ; 0           ; 0    ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_dbc:add_sub_28    ; work         ;
;                      |add_sub_ebc:add_sub_29| ; 60 (60)     ; 0            ; 0           ; 0    ; 60 (60)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_ebc:add_sub_29    ; work         ;
;                      |add_sub_fbc:add_sub_30| ; 32 (32)     ; 0            ; 0           ; 0    ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 32 (32)         ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_fbc:add_sub_30    ; work         ;
;                      |add_sub_gbc:add_sub_31| ; 33 (33)     ; 0            ; 0           ; 0    ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 33 (33)         ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_gbc:add_sub_31    ; work         ;
;                   |lpm_abs_sg9:my_abs_num|    ; 11 (11)     ; 0            ; 0           ; 0    ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|lpm_abs_sg9:my_abs_num                          ; work         ;
;          |lpm_divide:Mod1|                    ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod1                                                                                                       ; work         ;
;             |lpm_divide_ipl:auto_generated|   ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod1|lpm_divide_ipl:auto_generated                                                                         ; work         ;
;                |sign_div_unsign_4kh:divider|  ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod1|lpm_divide_ipl:auto_generated|sign_div_unsign_4kh:divider                                             ; work         ;
;                   |alt_u_div_ake:divider|     ; 10 (3)      ; 0            ; 0           ; 0    ; 10 (3)       ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod1|lpm_divide_ipl:auto_generated|sign_div_unsign_4kh:divider|alt_u_div_ake:divider                       ; work         ;
;                      |add_sub_d9c:add_sub_3|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod1|lpm_divide_ipl:auto_generated|sign_div_unsign_4kh:divider|alt_u_div_ake:divider|add_sub_d9c:add_sub_3 ; work         ;
;                      |add_sub_e9c:add_sub_4|  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 2 (2)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod1|lpm_divide_ipl:auto_generated|sign_div_unsign_4kh:divider|alt_u_div_ake:divider|add_sub_e9c:add_sub_4 ; work         ;
;          |lpm_divide:Mod2|                    ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod2                                                                                                       ; work         ;
;             |lpm_divide_bao:auto_generated|   ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod2|lpm_divide_bao:auto_generated                                                                         ; work         ;
;                |abs_divider_0dg:divider|      ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod2|lpm_divide_bao:auto_generated|abs_divider_0dg:divider                                                 ; work         ;
;                   |alt_u_div_cqe:divider|     ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod2|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider                           ; work         ;
;                      |add_sub_gbc:add_sub_31| ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod2|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_gbc:add_sub_31    ; work         ;
;          |lpm_divide:Mod3|                    ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod3                                                                                                       ; work         ;
;             |lpm_divide_bao:auto_generated|   ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod3|lpm_divide_bao:auto_generated                                                                         ; work         ;
;                |abs_divider_0dg:divider|      ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider                                                 ; work         ;
;                   |alt_u_div_cqe:divider|     ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider                           ; work         ;
;                      |add_sub_gbc:add_sub_31| ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |schema|RS_Decoder:inst5|RS_Locator:rsloc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_gbc:add_sub_31    ; work         ;
;       |SYNDROME_RAM:syndrome_memory|          ; 36 (36)     ; 32           ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|SYNDROME_RAM:syndrome_memory                                                                                                           ; work         ;
;       |TABLE:tab1|                            ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|TABLE:tab1                                                                                                                             ; work         ;
;       |TABLE:tab2|                            ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Decoder:inst5|TABLE:tab2                                                                                                                             ; work         ;
;    |RS_Encoder:inst3|                         ; 49 (0)      ; 29           ; 0           ; 0    ; 20 (0)       ; 1 (0)             ; 28 (0)           ; 0 (0)           ; 0 (0)      ; |schema|RS_Encoder:inst3                                                                                                                                        ; work         ;
;       |CONTROLLER:controller|                 ; 24 (24)     ; 9            ; 0           ; 0    ; 15 (15)      ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Encoder:inst3|CONTROLLER:controller                                                                                                                  ; work         ;
;       |DATA_MPX:DataMultiplexor|              ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Encoder:inst3|DATA_MPX:DataMultiplexor                                                                                                               ; work         ;
;       |FOUR_BIT_REGISTER:four_bit_reg_1|      ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Encoder:inst3|FOUR_BIT_REGISTER:four_bit_reg_1                                                                                                       ; work         ;
;       |FOUR_BIT_REGISTER:four_bit_reg_2|      ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Encoder:inst3|FOUR_BIT_REGISTER:four_bit_reg_2                                                                                                       ; work         ;
;       |FOUR_BIT_REGISTER:four_bit_reg_3|      ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Encoder:inst3|FOUR_BIT_REGISTER:four_bit_reg_3                                                                                                       ; work         ;
;       |FOUR_BIT_REGISTER:four_bit_reg_4|      ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Encoder:inst3|FOUR_BIT_REGISTER:four_bit_reg_4                                                                                                       ; work         ;
;       |GATE:Gate|                             ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Encoder:inst3|GATE:Gate                                                                                                                              ; work         ;
;       |MULTIPLIER_x15:Multiplier_x15|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |schema|RS_Encoder:inst3|MULTIPLIER_x15:Multiplier_x15                                                                                                          ; work         ;
+-----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------+
; Delay Chain Summary                              ;
+-------------------------+----------+-------------+
; Name                    ; Pin Type ; Pad to Core ;
+-------------------------+----------+-------------+
; in_clk                  ; Input    ; OFF         ;
; DS_start_impulse        ; Input    ; OFF         ;
; Data_source_out0        ; Output   ; OFF         ;
; Data_source_out1        ; Output   ; OFF         ;
; Data_source_out2        ; Output   ; OFF         ;
; Data_source_out3        ; Output   ; OFF         ;
; Data_source_end_of_work ; Output   ; OFF         ;
; RS_Encoder_end_work     ; Output   ; OFF         ;
; RS_encoder_data0        ; Output   ; OFF         ;
; RS_encoder_data1        ; Output   ; OFF         ;
; RS_encoder_data2        ; Output   ; OFF         ;
; RS_encoder_data3        ; Output   ; OFF         ;
; RS_Encoder_broken_data0 ; Output   ; OFF         ;
; RS_Encoder_broken_data1 ; Output   ; OFF         ;
; RS_Encoder_broken_data2 ; Output   ; OFF         ;
; RS_Encoder_broken_data3 ; Output   ; OFF         ;
; ERROR_IN_AIR            ; Output   ; OFF         ;
; RS_Decoder_start        ; Output   ; OFF         ;
; Decoded_data0           ; Output   ; OFF         ;
; Decoded_data1           ; Output   ; OFF         ;
; Decoded_data2           ; Output   ; OFF         ;
; Decoded_data3           ; Output   ; OFF         ;
; Total_errors0           ; Output   ; OFF         ;
; Total_errors1           ; Output   ; OFF         ;
; Decoder_error           ; Output   ; OFF         ;
; Done                    ; Output   ; OFF         ;
; Decoder_end_of_work     ; Output   ; OFF         ;
; Main_RAM_wr             ; Output   ; OFF         ;
; Main_RAM_rd             ; Output   ; OFF         ;
; Main_RAM_ADR0           ; Output   ; OFF         ;
; Main_RAM_ADR1           ; Output   ; OFF         ;
; Main_RAM_ADR2           ; Output   ; OFF         ;
; Main_RAM_ADR3           ; Output   ; OFF         ;
; MULTY_FACTOR_0          ; Output   ; OFF         ;
; MULTY_FACTOR_1          ; Output   ; OFF         ;
; MULTY_FACTOR_2          ; Output   ; OFF         ;
; MULTY_FACTOR_3          ; Output   ; OFF         ;
; SYNDROME_0              ; Output   ; OFF         ;
; SYNDROME_1              ; Output   ; OFF         ;
; SYNDROME_2              ; Output   ; OFF         ;
; SYNDROME_3              ; Output   ; OFF         ;
; galua_XOR_ena           ; Output   ; OFF         ;
; syndrome_ram_RD         ; Output   ; OFF         ;
; syndrome_ram_WE         ; Output   ; OFF         ;
; syndrome_ram_ADR_0      ; Output   ; OFF         ;
; syndrome_ram_ADR_1      ; Output   ; OFF         ;
; syndrome_0_0            ; Output   ; OFF         ;
; syndrome_0_1            ; Output   ; OFF         ;
; syndrome_0_2            ; Output   ; OFF         ;
; syndrome_0_3            ; Output   ; OFF         ;
; syndrome_1_0            ; Output   ; OFF         ;
; syndrome_1_1            ; Output   ; OFF         ;
; syndrome_1_2            ; Output   ; OFF         ;
; syndrome_1_3            ; Output   ; OFF         ;
; syndrome_2_0            ; Output   ; OFF         ;
; syndrome_2_1            ; Output   ; OFF         ;
; syndrome_2_2            ; Output   ; OFF         ;
; syndrome_2_3            ; Output   ; OFF         ;
; syndrome_3_0            ; Output   ; OFF         ;
; syndrome_3_1            ; Output   ; OFF         ;
; syndrome_3_2            ; Output   ; OFF         ;
; syndrome_3_3            ; Output   ; OFF         ;
; Start_locator           ; Output   ; OFF         ;
; multip_to_xor_0         ; Output   ; OFF         ;
; multip_to_xor_1         ; Output   ; OFF         ;
; multip_to_xor_2         ; Output   ; OFF         ;
; multip_to_xor_3         ; Output   ; OFF         ;
; RAM_to_mult0            ; Output   ; OFF         ;
; RAM_to_mult1            ; Output   ; OFF         ;
; RAM_to_mult2            ; Output   ; OFF         ;
; RAM_to_mult3            ; Output   ; OFF         ;
; POS_ERR_0_0             ; Output   ; OFF         ;
; POS_ERR_0_1             ; Output   ; OFF         ;
; POS_ERR_0_2             ; Output   ; OFF         ;
; POS_ERR_0_3             ; Output   ; OFF         ;
; ERR_AMPLY_0_0           ; Output   ; OFF         ;
; ERR_AMPLY_0_1           ; Output   ; OFF         ;
; ERR_AMPLY_0_2           ; Output   ; OFF         ;
; ERR_AMPLY_0_3           ; Output   ; OFF         ;
; POS_ERR_1_0             ; Output   ; OFF         ;
; POS_ERR_1_1             ; Output   ; OFF         ;
; POS_ERR_1_2             ; Output   ; OFF         ;
; POS_ERR_1_3             ; Output   ; OFF         ;
; ERR_AMPLY_1_0           ; Output   ; OFF         ;
; ERR_AMPLY_1_1           ; Output   ; OFF         ;
; ERR_AMPLY_1_2           ; Output   ; OFF         ;
; ERR_AMPLY_1_3           ; Output   ; OFF         ;
; kill_error              ; Output   ; OFF         ;
; repair_enable           ; Output   ; OFF         ;
; KILL_AMPLY_0            ; Output   ; OFF         ;
; KILL_AMPLY_1            ; Output   ; OFF         ;
; KILL_AMPLY_2            ; Output   ; OFF         ;
; KILL_AMPLY_3            ; Output   ; OFF         ;
; cut_tail                ; Output   ; OFF         ;
; tab1_ena                ; Output   ; OFF         ;
; tab2_ena                ; Output   ; OFF         ;
+-------------------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Altera_QuartusII/Quartus8_1/quartus/RS_codek_refactored/RS_11_15_coder_decoder_refactored.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Thu Apr 07 12:57:30 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off RS_11_15_coder_decoder_refactored -c RS_11_15_coder_decoder_refactored
Info: Automatically selected device EPF10K50RC240-3 for design RS_11_15_coder_decoder_refactored
Info: Fitting design with smaller device may be possible, but smaller device must be specified
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 1 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu Apr 07 2016 at 12:57:31
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:06
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:07
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 230 megabytes
    Info: Processing ended: Thu Apr 07 12:57:46 2016
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:15


