# ECE260
The lab project files for ECE 260

## Running Verilog Testbenches
iverilog -o sim.vvp testbench.v module.v && vvp sim.vvp

