{
  "module_name": "zip_regs.h",
  "hash_id": "e68d3b1692c2d19f0331a76ce34add05a0024a4993a73239877325b669a15500",
  "original_prompt": "Ingested from linux-6.6.14/drivers/crypto/cavium/zip/zip_regs.h",
  "human_readable_source": " \n\n#ifndef __ZIP_REGS_H__\n#define __ZIP_REGS_H__\n\n \n\n#include <linux/kern_levels.h>\n\n \n#define ZIP_CMD_NOTDONE        0x0\n\n \n#define ZIP_CMD_SUCCESS        0x1\n\n \n#define ZIP_CMD_DTRUNC         0x2\n\n \n#define ZIP_CMD_DYNAMIC_STOP   0x3\n\n \n#define ZIP_CMD_ITRUNC         0x4\n\n \n#define ZIP_CMD_RBLOCK         0x5\n\n \n#define ZIP_CMD_NLEN           0x6\n\n \n#define ZIP_CMD_BADCODE        0x7\n\n \n#define ZIP_CMD_BADCODE2       0x8\n\n \n#define ZIP_CMD_ZERO_LEN       0x9\n\n \n#define ZIP_CMD_PARITY         0xA\n\n \n#define ZIP_CMD_FATAL          0xB\n\n \nenum zip_int_vec_e {\n\tZIP_INT_VEC_E_ECCE = 0x10,\n\tZIP_INT_VEC_E_FIFE = 0x11,\n\tZIP_INT_VEC_E_QUE0_DONE = 0x0,\n\tZIP_INT_VEC_E_QUE0_ERR = 0x8,\n\tZIP_INT_VEC_E_QUE1_DONE = 0x1,\n\tZIP_INT_VEC_E_QUE1_ERR = 0x9,\n\tZIP_INT_VEC_E_QUE2_DONE = 0x2,\n\tZIP_INT_VEC_E_QUE2_ERR = 0xa,\n\tZIP_INT_VEC_E_QUE3_DONE = 0x3,\n\tZIP_INT_VEC_E_QUE3_ERR = 0xb,\n\tZIP_INT_VEC_E_QUE4_DONE = 0x4,\n\tZIP_INT_VEC_E_QUE4_ERR = 0xc,\n\tZIP_INT_VEC_E_QUE5_DONE = 0x5,\n\tZIP_INT_VEC_E_QUE5_ERR = 0xd,\n\tZIP_INT_VEC_E_QUE6_DONE = 0x6,\n\tZIP_INT_VEC_E_QUE6_ERR = 0xe,\n\tZIP_INT_VEC_E_QUE7_DONE = 0x7,\n\tZIP_INT_VEC_E_QUE7_ERR = 0xf,\n\tZIP_INT_VEC_E_ENUM_LAST = 0x12,\n};\n\n \nunion zip_zptr_addr_s {\n\tu64 u_reg64;\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_49_63              : 15;\n\t\tu64 addr                        : 49;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 addr                        : 49;\n\t\tu64 reserved_49_63              : 15;\n#endif\n\t} s;\n\n};\n\n \nunion zip_zptr_ctl_s {\n\tu64 u_reg64;\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_112_127            : 16;\n\t\tu64 length                      : 16;\n\t\tu64 reserved_67_95              : 29;\n\t\tu64 fw                          : 1;\n\t\tu64 nc                          : 1;\n\t\tu64 data_be                     : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 data_be                     : 1;\n\t\tu64 nc                          : 1;\n\t\tu64 fw                          : 1;\n\t\tu64 reserved_67_95              : 29;\n\t\tu64 length                      : 16;\n\t\tu64 reserved_112_127            : 16;\n#endif\n\t} s;\n};\n\n \nunion zip_inst_s {\n\tu64 u_reg64[16];\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 doneint                     : 1;\n\t\tu64 reserved_56_62              : 7;\n\t\tu64 totaloutputlength           : 24;\n\t\tu64 reserved_27_31              : 5;\n\t\tu64 exn                         : 3;\n\t\tu64 reserved_23_23              : 1;\n\t\tu64 exbits                      : 7;\n\t\tu64 reserved_12_15              : 4;\n\t\tu64 sf                          : 1;\n\t\tu64 ss                          : 2;\n\t\tu64 cc                          : 2;\n\t\tu64 ef                          : 1;\n\t\tu64 bf                          : 1;\n\t\tu64 ce                          : 1;\n\t\tu64 reserved_3_3                : 1;\n\t\tu64 ds                          : 1;\n\t\tu64 dg                          : 1;\n\t\tu64 hg                          : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 hg                          : 1;\n\t\tu64 dg                          : 1;\n\t\tu64 ds                          : 1;\n\t\tu64 reserved_3_3                : 1;\n\t\tu64 ce                          : 1;\n\t\tu64 bf                          : 1;\n\t\tu64 ef                          : 1;\n\t\tu64 cc                          : 2;\n\t\tu64 ss                          : 2;\n\t\tu64 sf                          : 1;\n\t\tu64 reserved_12_15              : 4;\n\t\tu64 exbits                      : 7;\n\t\tu64 reserved_23_23              : 1;\n\t\tu64 exn                         : 3;\n\t\tu64 reserved_27_31              : 5;\n\t\tu64 totaloutputlength           : 24;\n\t\tu64 reserved_56_62              : 7;\n\t\tu64 doneint                     : 1;\n#endif\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 historylength               : 16;\n\t\tu64 reserved_96_111             : 16;\n\t\tu64 adlercrc32                  : 32;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 adlercrc32                  : 32;\n\t\tu64 reserved_96_111             : 16;\n\t\tu64 historylength               : 16;\n#endif\n\t\tunion zip_zptr_addr_s ctx_ptr_addr;\n\t\tunion zip_zptr_ctl_s ctx_ptr_ctl;\n\t\tunion zip_zptr_addr_s his_ptr_addr;\n\t\tunion zip_zptr_ctl_s his_ptr_ctl;\n\t\tunion zip_zptr_addr_s inp_ptr_addr;\n\t\tunion zip_zptr_ctl_s inp_ptr_ctl;\n\t\tunion zip_zptr_addr_s out_ptr_addr;\n\t\tunion zip_zptr_ctl_s out_ptr_ctl;\n\t\tunion zip_zptr_addr_s res_ptr_addr;\n\t\tunion zip_zptr_ctl_s res_ptr_ctl;\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_817_831            : 15;\n\t\tu64 wq_ptr                      : 49;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 wq_ptr                      : 49;\n\t\tu64 reserved_817_831            : 15;\n#endif\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_882_895            : 14;\n\t\tu64 tt                          : 2;\n\t\tu64 reserved_874_879            : 6;\n\t\tu64 grp                         : 10;\n\t\tu64 tag                         : 32;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 tag                         : 32;\n\t\tu64 grp                         : 10;\n\t\tu64 reserved_874_879            : 6;\n\t\tu64 tt                          : 2;\n\t\tu64 reserved_882_895            : 14;\n#endif\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_896_959            : 64;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 reserved_896_959            : 64;\n#endif\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_960_1023           : 64;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 reserved_960_1023           : 64;\n#endif\n\t} s;\n};\n\n \nunion zip_nptr_s {\n\tu64 u_reg64;\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_49_63              : 15;\n\t\tu64 addr                        : 49;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 addr                        : 49;\n\t\tu64 reserved_49_63              : 15;\n#endif\n\t} s;\n};\n\n \nunion zip_zptr_s {\n\tu64 u_reg64[2];\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_49_63              : 15;\n\t\tu64 addr                        : 49;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 addr                        : 49;\n\t\tu64 reserved_49_63              : 15;\n#endif\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_112_127            : 16;\n\t\tu64 length                      : 16;\n\t\tu64 reserved_67_95              : 29;\n\t\tu64 fw                          : 1;\n\t\tu64 nc                          : 1;\n\t\tu64 data_be                     : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 data_be                     : 1;\n\t\tu64 nc                          : 1;\n\t\tu64 fw                          : 1;\n\t\tu64 reserved_67_95              : 29;\n\t\tu64 length                      : 16;\n\t\tu64 reserved_112_127            : 16;\n#endif\n\t} s;\n};\n\n \nunion zip_zres_s {\n\tu64 u_reg64[3];\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 crc32                       : 32;\n\t\tu64 adler32                     : 32;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 adler32                     : 32;\n\t\tu64 crc32                       : 32;\n#endif\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 totalbyteswritten           : 32;\n\t\tu64 totalbytesread              : 32;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 totalbytesread              : 32;\n\t\tu64 totalbyteswritten           : 32;\n#endif\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 totalbitsprocessed          : 32;\n\t\tu64 doneint                     : 1;\n\t\tu64 reserved_155_158            : 4;\n\t\tu64 exn                         : 3;\n\t\tu64 reserved_151_151            : 1;\n\t\tu64 exbits                      : 7;\n\t\tu64 reserved_137_143            : 7;\n\t\tu64 ef                          : 1;\n\n\t\tvolatile u64 compcode           : 8;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\n\t\tvolatile u64 compcode           : 8;\n\t\tu64 ef                          : 1;\n\t\tu64 reserved_137_143            : 7;\n\t\tu64 exbits                      : 7;\n\t\tu64 reserved_151_151            : 1;\n\t\tu64 exn                         : 3;\n\t\tu64 reserved_155_158            : 4;\n\t\tu64 doneint                     : 1;\n\t\tu64 totalbitsprocessed          : 32;\n#endif\n\t} s;\n};\n\n \nunion zip_cmd_ctl {\n\tu64 u_reg64;\n\tstruct zip_cmd_ctl_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_2_63               : 62;\n\t\tu64 forceclk                    : 1;\n\t\tu64 reset                       : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 reset                       : 1;\n\t\tu64 forceclk                    : 1;\n\t\tu64 reserved_2_63               : 62;\n#endif\n\t} s;\n};\n\n#define ZIP_CMD_CTL 0x0ull\n\n \nunion zip_constants {\n\tu64 u_reg64;\n\tstruct zip_constants_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 nexec                       : 8;\n\t\tu64 reserved_49_55              : 7;\n\t\tu64 syncflush_capable           : 1;\n\t\tu64 depth                       : 16;\n\t\tu64 onfsize                     : 12;\n\t\tu64 ctxsize                     : 12;\n\t\tu64 reserved_1_7                : 7;\n\t\tu64 disabled                    : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 disabled                    : 1;\n\t\tu64 reserved_1_7                : 7;\n\t\tu64 ctxsize                     : 12;\n\t\tu64 onfsize                     : 12;\n\t\tu64 depth                       : 16;\n\t\tu64 syncflush_capable           : 1;\n\t\tu64 reserved_49_55              : 7;\n\t\tu64 nexec                       : 8;\n#endif\n\t} s;\n};\n\n#define ZIP_CONSTANTS 0x00A0ull\n\n \nunion zip_corex_bist_status {\n\tu64 u_reg64;\n\tstruct zip_corex_bist_status_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_53_63              : 11;\n\t\tu64 bstatus                     : 53;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 bstatus                     : 53;\n\t\tu64 reserved_53_63              : 11;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_COREX_BIST_STATUS(u64 param1)\n{\n\tif (param1 <= 1)\n\t\treturn 0x0520ull + (param1 & 1) * 0x8ull;\n\tpr_err(\"ZIP_COREX_BIST_STATUS: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_ctl_bist_status {\n\tu64 u_reg64;\n\tstruct zip_ctl_bist_status_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_9_63               : 55;\n\t\tu64 bstatus                     : 9;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 bstatus                     : 9;\n\t\tu64 reserved_9_63               : 55;\n#endif\n\t} s;\n};\n\n#define ZIP_CTL_BIST_STATUS 0x0510ull\n\n \nunion zip_ctl_cfg {\n\tu64 u_reg64;\n\tstruct zip_ctl_cfg_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_52_63              : 12;\n\t\tu64 ildf                        : 4;\n\t\tu64 reserved_36_47              : 12;\n\t\tu64 drtf                        : 4;\n\t\tu64 reserved_27_31              : 5;\n\t\tu64 stcf                        : 3;\n\t\tu64 reserved_19_23              : 5;\n\t\tu64 ldf                         : 3;\n\t\tu64 reserved_2_15               : 14;\n\t\tu64 busy                        : 1;\n\t\tu64 reserved_0_0                : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 reserved_0_0                : 1;\n\t\tu64 busy                        : 1;\n\t\tu64 reserved_2_15               : 14;\n\t\tu64 ldf                         : 3;\n\t\tu64 reserved_19_23              : 5;\n\t\tu64 stcf                        : 3;\n\t\tu64 reserved_27_31              : 5;\n\t\tu64 drtf                        : 4;\n\t\tu64 reserved_36_47              : 12;\n\t\tu64 ildf                        : 4;\n\t\tu64 reserved_52_63              : 12;\n#endif\n\t} s;\n};\n\n#define ZIP_CTL_CFG 0x0560ull\n\n \nunion zip_dbg_corex_inst {\n\tu64 u_reg64;\n\tstruct zip_dbg_corex_inst_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 busy                        : 1;\n\t\tu64 reserved_35_62              : 28;\n\t\tu64 qid                         : 3;\n\t\tu64 iid                         : 32;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 iid                         : 32;\n\t\tu64 qid                         : 3;\n\t\tu64 reserved_35_62              : 28;\n\t\tu64 busy                        : 1;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_DBG_COREX_INST(u64 param1)\n{\n\tif (param1 <= 1)\n\t\treturn 0x0640ull + (param1 & 1) * 0x8ull;\n\tpr_err(\"ZIP_DBG_COREX_INST: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_dbg_corex_sta {\n\tu64 u_reg64;\n\tstruct zip_dbg_corex_sta_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 busy                        : 1;\n\t\tu64 reserved_37_62              : 26;\n\t\tu64 ist                         : 5;\n\t\tu64 nie                         : 32;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 nie                         : 32;\n\t\tu64 ist                         : 5;\n\t\tu64 reserved_37_62              : 26;\n\t\tu64 busy                        : 1;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_DBG_COREX_STA(u64 param1)\n{\n\tif (param1 <= 1)\n\t\treturn 0x0680ull + (param1 & 1) * 0x8ull;\n\tpr_err(\"ZIP_DBG_COREX_STA: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_dbg_quex_sta {\n\tu64 u_reg64;\n\tstruct zip_dbg_quex_sta_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 busy                        : 1;\n\t\tu64 reserved_56_62              : 7;\n\t\tu64 rqwc                        : 24;\n\t\tu64 nii                         : 32;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 nii                         : 32;\n\t\tu64 rqwc                        : 24;\n\t\tu64 reserved_56_62              : 7;\n\t\tu64 busy                        : 1;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_DBG_QUEX_STA(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x1800ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_DBG_QUEX_STA: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_ecc_ctl {\n\tu64 u_reg64;\n\tstruct zip_ecc_ctl_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_19_63              : 45;\n\t\tu64 vmem_cdis                   : 1;\n\t\tu64 vmem_fs                     : 2;\n\t\tu64 reserved_15_15              : 1;\n\t\tu64 idf1_cdis                   : 1;\n\t\tu64 idf1_fs                     : 2;\n\t\tu64 reserved_11_11              : 1;\n\t\tu64 idf0_cdis                   : 1;\n\t\tu64 idf0_fs                     : 2;\n\t\tu64 reserved_7_7                : 1;\n\t\tu64 gspf_cdis                   : 1;\n\t\tu64 gspf_fs                     : 2;\n\t\tu64 reserved_3_3                : 1;\n\t\tu64 iqf_cdis                    : 1;\n\t\tu64 iqf_fs                      : 2;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 iqf_fs                      : 2;\n\t\tu64 iqf_cdis                    : 1;\n\t\tu64 reserved_3_3                : 1;\n\t\tu64 gspf_fs                     : 2;\n\t\tu64 gspf_cdis                   : 1;\n\t\tu64 reserved_7_7                : 1;\n\t\tu64 idf0_fs                     : 2;\n\t\tu64 idf0_cdis                   : 1;\n\t\tu64 reserved_11_11              : 1;\n\t\tu64 idf1_fs                     : 2;\n\t\tu64 idf1_cdis                   : 1;\n\t\tu64 reserved_15_15              : 1;\n\t\tu64 vmem_fs                     : 2;\n\t\tu64 vmem_cdis                   : 1;\n\t\tu64 reserved_19_63              : 45;\n#endif\n\t} s;\n};\n\n#define ZIP_ECC_CTL 0x0568ull\n\n \nunion zip_ecce_ena_w1c {\n\tu64 u_reg64;\n\tstruct zip_ecce_ena_w1c_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_37_63              : 27;\n\t\tu64 dbe                         : 5;\n\t\tu64 reserved_5_31               : 27;\n\t\tu64 sbe                         : 5;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 sbe                         : 5;\n\t\tu64 reserved_5_31               : 27;\n\t\tu64 dbe                         : 5;\n\t\tu64 reserved_37_63              : 27;\n#endif\n\t} s;\n};\n\n#define ZIP_ECCE_ENA_W1C 0x0598ull\n\n \nunion zip_ecce_ena_w1s {\n\tu64 u_reg64;\n\tstruct zip_ecce_ena_w1s_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_37_63              : 27;\n\t\tu64 dbe                         : 5;\n\t\tu64 reserved_5_31               : 27;\n\t\tu64 sbe                         : 5;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 sbe                         : 5;\n\t\tu64 reserved_5_31               : 27;\n\t\tu64 dbe                         : 5;\n\t\tu64 reserved_37_63              : 27;\n#endif\n\t} s;\n};\n\n#define ZIP_ECCE_ENA_W1S 0x0590ull\n\n \nunion zip_ecce_int {\n\tu64 u_reg64;\n\tstruct zip_ecce_int_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_37_63              : 27;\n\t\tu64 dbe                         : 5;\n\t\tu64 reserved_5_31               : 27;\n\t\tu64 sbe                         : 5;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 sbe                         : 5;\n\t\tu64 reserved_5_31               : 27;\n\t\tu64 dbe                         : 5;\n\t\tu64 reserved_37_63              : 27;\n#endif\n\t} s;\n};\n\n#define ZIP_ECCE_INT 0x0580ull\n\n \nunion zip_ecce_int_w1s {\n\tu64 u_reg64;\n\tstruct zip_ecce_int_w1s_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_37_63              : 27;\n\t\tu64 dbe                         : 5;\n\t\tu64 reserved_5_31               : 27;\n\t\tu64 sbe                         : 5;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 sbe                         : 5;\n\t\tu64 reserved_5_31               : 27;\n\t\tu64 dbe                         : 5;\n\t\tu64 reserved_37_63              : 27;\n#endif\n\t} s;\n};\n\n#define ZIP_ECCE_INT_W1S 0x0588ull\n\n \nunion zip_fife_ena_w1c {\n\tu64 u_reg64;\n\tstruct zip_fife_ena_w1c_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_42_63              : 22;\n\t\tu64 asserts                     : 42;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 asserts                     : 42;\n\t\tu64 reserved_42_63              : 22;\n#endif\n\t} s;\n};\n\n#define ZIP_FIFE_ENA_W1C 0x0090ull\n\n \nunion zip_fife_ena_w1s {\n\tu64 u_reg64;\n\tstruct zip_fife_ena_w1s_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_42_63              : 22;\n\t\tu64 asserts                     : 42;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 asserts                     : 42;\n\t\tu64 reserved_42_63              : 22;\n#endif\n\t} s;\n};\n\n#define ZIP_FIFE_ENA_W1S 0x0088ull\n\n \nunion zip_fife_int {\n\tu64 u_reg64;\n\tstruct zip_fife_int_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_42_63              : 22;\n\t\tu64 asserts                     : 42;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 asserts                     : 42;\n\t\tu64 reserved_42_63              : 22;\n#endif\n\t} s;\n};\n\n#define ZIP_FIFE_INT 0x0078ull\n\n \nunion zip_fife_int_w1s {\n\tu64 u_reg64;\n\tstruct zip_fife_int_w1s_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_42_63              : 22;\n\t\tu64 asserts                     : 42;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 asserts                     : 42;\n\t\tu64 reserved_42_63              : 22;\n#endif\n\t} s;\n};\n\n#define ZIP_FIFE_INT_W1S 0x0080ull\n\n \nunion zip_msix_pbax {\n\tu64 u_reg64;\n\tstruct zip_msix_pbax_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 pend                        : 64;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 pend                        : 64;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_MSIX_PBAX(u64 param1)\n{\n\tif (param1 == 0)\n\t\treturn 0x0000838000FF0000ull;\n\tpr_err(\"ZIP_MSIX_PBAX: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_msix_vecx_addr {\n\tu64 u_reg64;\n\tstruct zip_msix_vecx_addr_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_49_63              : 15;\n\t\tu64 addr                        : 47;\n\t\tu64 reserved_1_1                : 1;\n\t\tu64 secvec                      : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 secvec                      : 1;\n\t\tu64 reserved_1_1                : 1;\n\t\tu64 addr                        : 47;\n\t\tu64 reserved_49_63              : 15;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_MSIX_VECX_ADDR(u64 param1)\n{\n\tif (param1 <= 17)\n\t\treturn 0x0000838000F00000ull + (param1 & 31) * 0x10ull;\n\tpr_err(\"ZIP_MSIX_VECX_ADDR: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_msix_vecx_ctl {\n\tu64 u_reg64;\n\tstruct zip_msix_vecx_ctl_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_33_63              : 31;\n\t\tu64 mask                        : 1;\n\t\tu64 reserved_20_31              : 12;\n\t\tu64 data                        : 20;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 data                        : 20;\n\t\tu64 reserved_20_31              : 12;\n\t\tu64 mask                        : 1;\n\t\tu64 reserved_33_63              : 31;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_MSIX_VECX_CTL(u64 param1)\n{\n\tif (param1 <= 17)\n\t\treturn 0x0000838000F00008ull + (param1 & 31) * 0x10ull;\n\tpr_err(\"ZIP_MSIX_VECX_CTL: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_done {\n\tu64 u_reg64;\n\tstruct zip_quex_done_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_20_63              : 44;\n\t\tu64 done                        : 20;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 done                        : 20;\n\t\tu64 reserved_20_63              : 44;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_DONE(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x2000ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_DONE: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_done_ack {\n\tu64 u_reg64;\n\tstruct zip_quex_done_ack_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_20_63              : 44;\n\t\tu64 done_ack                    : 20;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 done_ack                    : 20;\n\t\tu64 reserved_20_63              : 44;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_DONE_ACK(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x2200ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_DONE_ACK: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_done_ena_w1c {\n\tu64 u_reg64;\n\tstruct zip_quex_done_ena_w1c_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_1_63               : 63;\n\t\tu64 done_ena                    : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 done_ena                    : 1;\n\t\tu64 reserved_1_63               : 63;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_DONE_ENA_W1C(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x2600ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_DONE_ENA_W1C: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_done_ena_w1s {\n\tu64 u_reg64;\n\tstruct zip_quex_done_ena_w1s_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_1_63               : 63;\n\t\tu64 done_ena                    : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 done_ena                    : 1;\n\t\tu64 reserved_1_63               : 63;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_DONE_ENA_W1S(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x2400ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_DONE_ENA_W1S: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_done_wait {\n\tu64 u_reg64;\n\tstruct zip_quex_done_wait_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_48_63              : 16;\n\t\tu64 time_wait                   : 16;\n\t\tu64 reserved_20_31              : 12;\n\t\tu64 num_wait                    : 20;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 num_wait                    : 20;\n\t\tu64 reserved_20_31              : 12;\n\t\tu64 time_wait                   : 16;\n\t\tu64 reserved_48_63              : 16;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_DONE_WAIT(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x2800ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_DONE_WAIT: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_doorbell {\n\tu64 u_reg64;\n\tstruct zip_quex_doorbell_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_20_63              : 44;\n\t\tu64 dbell_cnt                   : 20;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 dbell_cnt                   : 20;\n\t\tu64 reserved_20_63              : 44;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_DOORBELL(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x4000ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_DOORBELL: %llu\\n\", param1);\n\treturn 0;\n}\n\nunion zip_quex_err_ena_w1c {\n\tu64 u_reg64;\n\tstruct zip_quex_err_ena_w1c_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_5_63               : 59;\n\t\tu64 mdbe                        : 1;\n\t\tu64 nwrp                        : 1;\n\t\tu64 nrrp                        : 1;\n\t\tu64 irde                        : 1;\n\t\tu64 dovf                        : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 dovf                        : 1;\n\t\tu64 irde                        : 1;\n\t\tu64 nrrp                        : 1;\n\t\tu64 nwrp                        : 1;\n\t\tu64 mdbe                        : 1;\n\t\tu64 reserved_5_63               : 59;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_ERR_ENA_W1C(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x3600ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_ERR_ENA_W1C: %llu\\n\", param1);\n\treturn 0;\n}\n\nunion zip_quex_err_ena_w1s {\n\tu64 u_reg64;\n\tstruct zip_quex_err_ena_w1s_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_5_63               : 59;\n\t\tu64 mdbe                        : 1;\n\t\tu64 nwrp                        : 1;\n\t\tu64 nrrp                        : 1;\n\t\tu64 irde                        : 1;\n\t\tu64 dovf                        : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 dovf                        : 1;\n\t\tu64 irde                        : 1;\n\t\tu64 nrrp                        : 1;\n\t\tu64 nwrp                        : 1;\n\t\tu64 mdbe                        : 1;\n\t\tu64 reserved_5_63               : 59;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_ERR_ENA_W1S(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x3400ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_ERR_ENA_W1S: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_err_int {\n\tu64 u_reg64;\n\tstruct zip_quex_err_int_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_5_63               : 59;\n\t\tu64 mdbe                        : 1;\n\t\tu64 nwrp                        : 1;\n\t\tu64 nrrp                        : 1;\n\t\tu64 irde                        : 1;\n\t\tu64 dovf                        : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 dovf                        : 1;\n\t\tu64 irde                        : 1;\n\t\tu64 nrrp                        : 1;\n\t\tu64 nwrp                        : 1;\n\t\tu64 mdbe                        : 1;\n\t\tu64 reserved_5_63               : 59;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_ERR_INT(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x3000ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_ERR_INT: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_err_int_w1s {\n\tu64 u_reg64;\n\tstruct zip_quex_err_int_w1s_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_5_63               : 59;\n\t\tu64 mdbe                        : 1;\n\t\tu64 nwrp                        : 1;\n\t\tu64 nrrp                        : 1;\n\t\tu64 irde                        : 1;\n\t\tu64 dovf                        : 1;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 dovf                        : 1;\n\t\tu64 irde                        : 1;\n\t\tu64 nrrp                        : 1;\n\t\tu64 nwrp                        : 1;\n\t\tu64 mdbe                        : 1;\n\t\tu64 reserved_5_63               : 59;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_ERR_INT_W1S(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x3200ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_ERR_INT_W1S: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_gcfg {\n\tu64 u_reg64;\n\tstruct zip_quex_gcfg_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_4_63               : 60;\n\t\tu64 iqb_ldwb                    : 1;\n\t\tu64 cbw_sty                     : 1;\n\t\tu64 l2ld_cmd                    : 2;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 l2ld_cmd                    : 2;\n\t\tu64 cbw_sty                     : 1;\n\t\tu64 iqb_ldwb                    : 1;\n\t\tu64 reserved_4_63               : 60;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_GCFG(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x1A00ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_GCFG: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_map {\n\tu64 u_reg64;\n\tstruct zip_quex_map_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_2_63               : 62;\n\t\tu64 zce                         : 2;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 zce                         : 2;\n\t\tu64 reserved_2_63               : 62;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_MAP(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x1400ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_MAP: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_sbuf_addr {\n\tu64 u_reg64;\n\tstruct zip_quex_sbuf_addr_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_49_63              : 15;\n\t\tu64 ptr                         : 42;\n\t\tu64 off                         : 7;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 off                         : 7;\n\t\tu64 ptr                         : 42;\n\t\tu64 reserved_49_63              : 15;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_SBUF_ADDR(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x1000ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_SBUF_ADDR: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_quex_sbuf_ctl {\n\tu64 u_reg64;\n\tstruct zip_quex_sbuf_ctl_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_45_63              : 19;\n\t\tu64 size                        : 13;\n\t\tu64 inst_be                     : 1;\n\t\tu64 reserved_24_30              : 7;\n\t\tu64 stream_id                   : 8;\n\t\tu64 reserved_12_15              : 4;\n\t\tu64 aura                        : 12;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 aura                        : 12;\n\t\tu64 reserved_12_15              : 4;\n\t\tu64 stream_id                   : 8;\n\t\tu64 reserved_24_30              : 7;\n\t\tu64 inst_be                     : 1;\n\t\tu64 size                        : 13;\n\t\tu64 reserved_45_63              : 19;\n#endif\n\t} s;\n};\n\nstatic inline u64 ZIP_QUEX_SBUF_CTL(u64 param1)\n{\n\tif (param1 <= 7)\n\t\treturn 0x1200ull + (param1 & 7) * 0x8ull;\n\tpr_err(\"ZIP_QUEX_SBUF_CTL: %llu\\n\", param1);\n\treturn 0;\n}\n\n \nunion zip_que_ena {\n\tu64 u_reg64;\n\tstruct zip_que_ena_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_8_63               : 56;\n\t\tu64 ena                         : 8;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 ena                         : 8;\n\t\tu64 reserved_8_63               : 56;\n#endif\n\t} s;\n};\n\n#define ZIP_QUE_ENA 0x0500ull\n\n \nunion zip_que_pri {\n\tu64 u_reg64;\n\tstruct zip_que_pri_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_8_63               : 56;\n\t\tu64 pri                         : 8;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 pri                         : 8;\n\t\tu64 reserved_8_63               : 56;\n#endif\n\t} s;\n};\n\n#define ZIP_QUE_PRI 0x0508ull\n\n \nunion zip_throttle {\n\tu64 u_reg64;\n\tstruct zip_throttle_s {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 reserved_6_63               : 58;\n\t\tu64 ld_infl                     : 6;\n#elif defined(__LITTLE_ENDIAN_BITFIELD)\n\t\tu64 ld_infl                     : 6;\n\t\tu64 reserved_6_63               : 58;\n#endif\n\t} s;\n};\n\n#define ZIP_THROTTLE 0x0010ull\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}