- Op-Amp(연산 증폭기)는 출력 임피던스가 $$0Ω$$이라고 가정한다.
## 역상증폭회로
- 역상 증폭회로란?
  - 입력과 출력 신호의 위상이 반대인 증폭회로
- 전압이득 <br> $A_v = - \frac{R_2}{R_1}$
- 입력 임피던스
  - $R_1$만으로만 정의되며, $i_i=\frac{v_1}{R_1}$로 나타난다.
  - 입력임피던스는 $R_1$에 의해 결정 된다
- 출력 임피던스
  - 피드백회로가 출력전압에 관한걸 제어하기 때문에 부하저항 $R_L$의 값 변화가 없다.
- 출력($v_2$)
  - 전압이득과 $v_1$를 곱한 값이고, 위상이 반전되어 있다.
 ---
## 정상증폭회로
- 정상증폭회로란?
  - 입려과 출력신호의 위상이 동일한 증폭회로
- 전압이득 <br> $A_v = 1 + \frac{R_2}{R_1}$
- 입력임피던스
  - 연산증폭기의 입력 전류는 0이기에 $R_i$값을 구하는 공식에 분모가 0이기 되기에 무한이 되어 입력임피던스는 무한이 된다.
- 출력
  - 전압이득과 $v_1$를 곱한 값이고, 위상이 반전되어 있지 않다.
---
## 출력신호전압의 한계
- 연산증폭기에 출력신호전압은 전원전압에 의해 제어된다.
  - $V_{EE} ≤ v_2 ≤ V_{CC}$
  - 연산증폭기는 전원 전압 이상의 전압은 생성할 수 없다
  - 입력신호와 전압이득에 의해 출력 전압이 위 범위를 벗어나게 되면 출력 클리핑을 발생시킨다.
- 출력 클리핑
  - 출력신호가 전원 접압 범위를 벗어나려고 하면, 신호의 상단 또는 하단이 잘리는 현상
  - 클리핑이 발생하면 사인파 형태였던 전압이 상하단 평평한 파형으로 변경
  - 이 현상이 일어나지 않게 연산증폭기와 입력 전압의 곱이 $V_{EE} ≤ v_2 ≤ V_{CC}$ 범위를 벗어나지 않게 설계해야한다.
- 회로에 직류분이 포함되면 그 직류분을 기준으로 파형이 찌그러지게 된다
 ---

## 전압이득의 대역폭
- 연산증폭기를 사용한 증폭 회로에서 고역 차단 주파수 $f_{ch}$는 직류 전압이득 $A_{v_0}$의 값에 따라 다르다.<br>
![image](https://github.com/user-attachments/assets/00b95988-ffc4-442f-90ab-a2042493f5c8)
- 직류로 부터 증폭되는 회로는 $A_{v_0}$와 $f_b$(이득의 대역폭)가 같게 된다.
- 입력 신호가 직류 성분과 교류 성분을 모두 포함하고 있을 때, 이를 증폭하는 회로를 설계하면, 두 성분이 동일하게 증폭된다
- GB곱(대역폭 곱)
  - $A_{v_0} × f_{ch}$
  - GB곱이 큰만큼 큰 대역폭을 갖게 된다
- 직류분을 제거하는 방법은 커페시터를 통해 제거
- 차단주파수 구하기
  - $f_{cl} = \frac{1}{2πCR_1}$
  - 설명
    - $f_{cl}$은 저항 $R$과 커페시턴스 $C$의 곱에 반비례한다.
    - $X_c = \frac{1}{2πfC}$에 $f_{cl}$을 대입한다.
    - $X_c = \frac{1}{2πf_{cl}C} = R$이 성립한다
    - 이때 $f_{cl}$이 저항과 커페시턴스의 곱에 반비례하기 때문에 위 식도 성립하게 된다.
