# Аппаратная часть


#### Параллелизм на уровне инструкций 

Программа состоит из множества инструкций к микропроцессору. Микропроцессор способен изменить порядок их выполенения, выделить среди инструкций группы, которые можно исполнять параллельно. При этом, результат вычислений не изменится. Этот уровень параллелизма эффективен в случае если вы хотите выжать максимум из своего железа. Однако, код после этого становится не переносимым.  

#### Иерархия памяти 
| Операция | Такты | Время мс | Отношение |
| -- | -- | -- | -- |
|Один такт процессора с частотой 3 ГГц| 1 | | |
| Обращение в кэш перого уровня L1  | 0.5 |   |  |
| Неверно предсказанный переход     | 5   |   | |
| Обращение в кэш второго уровня L2 | 7  |   | 14x L1 |
| Захват мьютекса                   | 100 |   |  |
| Обращение в оперативную память | 100 |   |20x L2 , 200x L1|
| Snappy сжатие 1 Кбайта данных  | 3000 |   | |
| Передача 2 Кбайт через 1 Гбит|10000|0.01||
| Прочитать произвольные 4 Кбайт данных с SSD|150000 |0.15 ||
| Прочитать последовательно 1 Мбайт данных из памяти |250000|0.25||
| Прочитать последовательно 1 Мбайт данных  с SSD |1000000|1|4x память|
| Прочитать последовательно 1 Мбайт данных из сети|10000000|10||
| Прочитать последовательно 1 Мбайт данных с диска|20000000|20|80x память, 40х SSD|


#### Мультипроцессорные системы 

#### Присоединённые устройства
Архитектура NVIDIA CUDA

Архитектура Intel MIC 