# Verilog简介

`Verilog HDL`是一种硬件描述语言，用于从算法级、门级到开关级的多层抽象设计层次的数字系统建模。

`Verilog HDL`的主要能力：

+ 基本逻辑门, 如`and`、`or`和`nand`等
+ 用户定义原语(`UDP`)既可以是组合逻辑原语，也可以是时序逻辑原语
+ 开关级基本结构模型, 如`pmos`、`nmos`等
+ 提供显示语言结构指定设计中的端口到端口的时延及路径时延和设计的**时序检查**
+ 采用三种不同方式对设计建模。行为描述方式、数据流方式、结构化方式
+ 两类数据类型：线网数据类型、寄存器数据类型
+ 设计的规模可以是任意的
+ 能够通过编程语言接口(`PLI`)进一步扩展
+ 能够使用内置开关级原语在开关级对设计完整建模
+ 模拟验证执行过程中设计的值能够被监控和显示
+ ...







