<!DOCTYPE html>
<html lang="ja-JP">
<head>
<meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
<meta name="keywords" content="Simple Directmedia Layer SDL2.0">
<link rel="top" href="index.html" title="ホーム">
<link rel="parent" href="CategoryAtomic.html" title="1つ上">
<title>SDL_MemoryBarrierReleaseFunction</title>
</head>
<body>
<a href="index.html">目次</a> - <a href="ApiByCategory.html">SDL 2.0 API(機能別)</a> - <a href="CategoryAtomic.html">アトミック操作</a> - SDL_MemoryBarrierReleaseFunction
<hr>
<h1>SDL_MemoryBarrierReleaseFunction</h1>
メモリバリアは, マルチコアCPUでコンパイラによって読み込みと書き込みの順序が変えられ, 順不同に見えるのを防ぐために存在する
<h2>構文</h2>
<code>void SDL_MemoryBarrierReleaseFunction(void)</code>
<h2>詳細</h2>
<p>
典型的な例は, スレッドAでデータを書き込みフラグを設定し, スレッドBでフラグを獲得しデータを読み込む場合である.
このとき, データの書き込みとフラグの設定の間にバリアのreleaseを挿入し, データの書き込みが完了すると即座にフラグが設定されることを保障して,
さらに, フラグの獲得とデータの読み込みの間にバリアのacquireを挿入し, フラグに関する全ての読み込みが完了したことを確認するようにする.
</p>
<p>
この場合は, バリアのreleaseとバリアのacquireが常にペアになっていて, 1つのフラグ変数でデータの読み込み/書き込みを制御する必要がある.
</p>
<p>
これらの理論のさらなる情報は, 次のblog記事を参照すること: <a href="http://preshing.com/20120913/acquire-and-release-semantics">http://preshing.com/20120913/acquire-and-release-semantics</a>
</p>
<h2>バージョン</h2>
SDL 2.0.6以降
<h2>SDL Wikiへのリンク</h2>
<a href="https://wiki.libsdl.org/SDL2/SDL_MemoryBarrierReleaseFunction">SDL_MemoryBarrierReleaseFunction - SDL Wiki</a>
<hr>
</body>
</html>
