{"patent_id": "10-2023-0133682", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0050536", "출원번호": "10-2023-0133682", "발명의 명칭": "메모리 장치 및 이를 포함하는 반도체 패키지", "출원인": "삼성전자주식회사", "발명자": "양세련"}}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "주변 회로 영역을 포함하는 주변 회로 층;상기 주변 회로 층과 다른 수직 레벨에 배치되고 셀 영역을 포함하는 셀 층; 및상기 주변 회로 층과 상기 셀 층 사이에 배치되고, 상기 주변 회로 영역과 전기적으로 연결되고 상기 셀 영역과전기적으로 연결되는 코어 회로 영역을 포함하는 코어 층을 포함하고,상기 셀 영역은 각각 메모리 성분을 포함하는 복수의 셀 뱅크를 포함하고, 상기 코어 회로 영역은 상기 복수의 셀 뱅크 각각과 적어도 부분적으로 수직 오버랩되는 위치에 배치되는 복수의 코어 뱅크를 포함하고, 상기 복수의 코어 뱅크 각각은 코어 회로를 포함하는 것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 주변 회로 층은 NPU(neural processing unit) 영역을 더 포함하고,상기 NPU 영역은 상기 복수의 코어 뱅크 각각과 적어도 부분적으로 수직 오버랩되는 복수의 NPU 블록을 포함하는 것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 복수의 셀 뱅크 중 제1 셀 뱅크는 상기 복수의 코어 뱅크 중 제1 코어 뱅크의 적어도 일부분과 수직 오버랩되고, 상기 복수의 셀 뱅크 중 상기 제1 셀 뱅크는 상기 복수의 NPU 블록 중 제1 NPU 블록의 적어도 일부분과 수직 오버랩되는 것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서,상기 주변 회로 층은 글로벌 버스 영역을 더 포함하고,상기 글로벌 버스 영역은 상기 복수의 코어 뱅크 중 적어도 2개의 코어 뱅크와 전기적으로 연결되고, 상기 적어도 2개의 코어 뱅크에 전기적으로 연결되는 적어도 2개의 셀 뱅크와 전기적으로 연결되고,상기 글로벌 버스 영역을 통해 상기 적어도 2개의 셀 뱅크 사이의 데이터 흐름이 구현되도록 구성되는 것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 주변 회로 영역은 제1 수평 방향으로 연장되고,상기 글로벌 버스 영역은, 상기 주변 회로 영역의 상기 제1 수평 방향과 교차하는 제2 수평 방향으로의 제1 측에 배치되는 제1 글로벌 버스와,상기 주변 회로 영역의 상기 제2 수평 방향으로의 제2 측에 배치되는 제2 글로벌 버스를 포함하는 것을 특징으공개특허 10-2025-0050536-3-로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서, 상기 코어 회로 영역은 상기 제2 수평 방향으로 서로 이웃하는 제1 코어 뱅크 그룹과 제2 코어 뱅크 그룹을 포함하고,상기 제1 코어 뱅크 그룹은 상기 제1 글로벌 버스에 전기적으로 연결되고,상기 제2 코어 뱅크 그룹은 상기 제2 글로벌 버스에 전기적으로 연결되는 것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제4항에 있어서, 상기 NPU 영역은 상기 글로벌 버스 영역과 상기 주변 회로 영역 사이에 배치되는 공통 NPU 영역을 더 포함하는것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서, 상기 메모리 성분은 매립 채널 어레이 트랜지스터(buried channel array transistor), 수직 채널 트랜지스터(vertical channel transistor), 수직 적층 DRAM 소자, 강유전체 FET (ferroelectric field effecttransistor) 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, 상기 코어 회로는 평면형 FET (planar field effect transistor) 소자, 금속 게이트 및 고유전율 유전막을 채용한 FET 소자, 핀펫(finFET) 소자, 멀티 브릿지 채널 FET 소자 중 적어도 하나를 포함하고, 상기 주변 회로 영역은 주변 회로를 포함하고, 상기 주변 회로는 평면형 FET 소자, 핀펫(finFET) 소자 또는 멀티 브릿지 채널 FET 소자 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서, 상기 셀 층 및 상기 코어 층 각각은 TSV들을 더 포함하고, 상기 셀 층의 상기 TSV들과 상기 코어 층의 상기 TSV들은 서로 전기적으로 연결되는 것을 특징으로 하는 메모리장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서, 상기 셀 층은,각각 메모리 성분을 포함하는 복수의 제1 셀 뱅크를 포함하는 제1 셀 층;각각 메모리 성분을 포함하는 복수의 제2 셀 뱅크를 포함하고, 상기 제1 셀 층보다 높은 수직 레벨에 배치되는제2 셀 층; 및각각 메모리 성분을 포함하는 복수의 제3 셀 뱅크를 포함하고, 상기 제2 셀 층보다 높은 수직 레벨에 배치되는제3 셀 층;을 포함하는 것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "주변 회로 영역과 NPU 영역을 포함하는 주변 회로 층;공개특허 10-2025-0050536-4-상기 주변 회로 층 상에 배치되고, 상기 주변 회로 영역 및 상기 NPU 영역과 전기적으로 연결되는 코어 회로 영역을 포함하는 코어 층; 및상기 코어 층보다 높은 수직 레벨에 배치되고 상기 코어 회로 영역과 전기적으로 연결되는 제1 셀 영역을 포함하는 제1 셀 층을 포함하고,상기 제1 셀 영역은 각각 메모리 성분을 포함하는 복수의 제1 셀 뱅크를 포함하고, 상기 NPU 영역은 상기 복수의 제1 셀 뱅크에 대한 연산 기능을 수행하도록 구성되는 복수의 NPU 블록을 포함하는 것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 코어 회로 영역은 상기 복수의 제1 셀 뱅크 각각과 적어도 부분적으로 수직 오버랩되는 위치에 배치되는복수의 코어 뱅크를 포함하고, 상기 복수의 코어 뱅크 각각은 상기 복수의 NPU 블록 각각과 적어도 부분적으로 수직 오버랩되는 것을 특징으로하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 주변 회로 층은 글로벌 버스 영역을 더 포함하고,상기 글로벌 버스 영역은 상기 복수의 코어 뱅크 중 적어도 2개의 코어 뱅크와 전기적으로 연결되고, 상기 적어도 2개의 코어 뱅크에 전기적으로 연결되는 적어도 2개의 제1 셀 뱅크와 전기적으로 연결되고,상기 글로벌 버스 영역을 통해 상기 적어도 2개의 제1 셀 뱅크 사이의 데이터 흐름이 구현되도록 구성되는 것을특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서, 상기 NPU 영역은 상기 글로벌 버스 영역과 상기 주변 회로 영역 사이에 배치되는 공통 NPU 영역을 더 포함하는것을 특징으로 하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서, 상기 제1 셀 층보다 높은 수직 레벨에 배치되고 상기 코어 회로 영역과 전기적으로 연결되는 제2 셀 영역을 포함하는 제2 셀 층을 더 포함하고,상기 제2 셀 영역은 각각 메모리 성분을 포함하는 복수의 제2 셀 뱅크를 포함하는 것을 특징으로 하는 메모리장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서, 상기 제2 셀 층보다 높은 수직 레벨에 배치되고 상기 코어 회로 영역과 전기적으로 연결되는 적어도 하나의 제3셀 층을 더 포함하고, 상기 적어도 하나의 제3 셀 층은 각각 메모리 성분을 포함하는 복수의 제3 셀 뱅크를 포함하는 것을 특징으로하는 메모리 장치."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "수직 방향으로 적층된 복수의 메모리 다이; 및공개특허 10-2025-0050536-5-상기 복수의 메모리 다이를 전기적으로 연결하는 TSV들을 포함하고,상기 복수의 메모리 다이 각각은,주변 회로 영역을 포함하는 주변 회로 층;상기 주변 회로 층보다 높은 수직 레벨에 배치되고, 상기 주변 회로 영역과 전기적으로 연결되는 코어 회로 영역을 포함하는 코어 층; 및상기 코어 층보다 높은 수직 레벨에 배치되고 상기 코어 회로 영역과 전기적으로 연결되는 셀 영역을 포함하는셀 층을 포함하고,상기 셀 영역은 각각 메모리 성분을 포함하는 복수의 셀 뱅크를 포함하고, 상기 코어 회로 영역은 상기 복수의 셀 뱅크 각각과 적어도 부분적으로 수직 오버랩되는 위치에 배치되는 복수의 코어 뱅크를 포함하고, 상기 복수의 코어 뱅크 각각은 코어 회로를 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서,호스트 코어 또는 버퍼 다이를 포함하는 베이스 다이로서, 상기 베이스 다이 상에 상기 복수의 메모리 다이가배치되는, 베이스 다이를 더 포함하고,상기 주변 회로 층은 NPU 영역으로서, 상기 복수의 코어 뱅크 각각과 적어도 부분적으로 수직 오버랩되는 복수의 NPU 블록을 포함하는, NPU 영역; 및상기 복수의 코어 뱅크 중 적어도 2개의 코어 뱅크와 전기적으로 연결되는 글로벌 버스 영역을 더 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0133682", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서, 상기 주변 회로 영역은 제1 수평 방향으로 연장되고,상기 글로벌 버스 영역은, 상기 주변 회로 영역의 상기 제1 수평 방향과 교차하는 제2 수평 방향으로의 제1 측에 배치되는 제1 글로벌 버스와,상기 주변 회로 영역의 상기 제2 수평 방향으로의 제2 측에 배치되는 제2 글로벌 버스를 포함하고,상기 코어 회로 영역은 상기 제2 수평 방향으로 서로 이웃하는 제1 코어 뱅크 그룹과 제2 코어 뱅크 그룹을 포함하고,상기 제1 코어 뱅크 그룹은 상기 제1 글로벌 버스에 전기적으로 연결되고,상기 제2 코어 뱅크 그룹은 상기 제2 글로벌 버스에 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0133682", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "메모리 장치는, 주변 회로 영역을 포함하는 주변 회로 층; 상기 주변 회로 층과 다른 수직 레벨에 배치되고 셀 영역을 포함하는 셀 층; 및 상기 주변 회로 층과 상기 셀 층 사이에 배치되고, 상기 주변 회로 영역과 전기적으 로 연결되고 상기 셀 영역과 전기적으로 연결되는 코어 층을 포함하고, 상기 셀 영역은 각각 메모리 성분을 포함 하는 복수의 셀 뱅크를 포함하고, 상기 코어 회로 영역은 상기 복수의 셀 뱅크 각각과 적어도 부분적으로 수직 오버랩되는 위치에 배치되는 복수의 코어 뱅크를 포함하고, 상기 복수의 코어 뱅크 각각은 코어 회로를 포함한다."}
{"patent_id": "10-2023-0133682", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 기술적 사상은 메모리 장치 및 이를 포함하는 반도체 패키지에 관한 것으로, 더욱 상세하게는, 다층 스택 형태의 메모리 장치 및 이를 포함하는 반도체 패키지에 관한 것이다."}
{"patent_id": "10-2023-0133682", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치가 발달함에 따라 고집적화된 메모리 장치를 개발하는 것이 요구된다. 또한 컴퓨팅 장치의 고속 연산 또는 스마트 연산을 가능하게 하기 위하여 광대역 데이터 입출력이 가능한 반도체 패키지의 개발이 요구된다. 이를 위하여 메모리 칩 사이즈를 감소시킬 수 있고 또한 향상된 성능을 갖는 메모리 장치 및 이를 포함하는 반 도체 패키지를 개발하기 위한 연구가 진행되고 있다."}
{"patent_id": "10-2023-0133682", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 집적도가 향상되고 향상된 성능을 갖는 메모리 장치 및 이를 포함하는 반도체 패키지를 제공하는 것이다."}
{"patent_id": "10-2023-0133682", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 기술적 과제를 달성하기 위한 예시적인 실시예들에 따른 메모리 장치는, 주변 회로 영역을 포함하는 주변 회로 층; 상기 주변 회로 층과 다른 수직 레벨에 배치되고 셀 영역을 포함하는 셀 층; 및 상기 주변 회로 층과 상기 셀 층 사이에 배치되고, 상기 주변 회로 영역과 전기적으로 연결되고 상기 셀 영역과 전기적으로 연결되는 코어 층을 포함하고, 상기 셀 영역은 각각 메모리 성분을 포함하는 복수의 셀 뱅크를 포함하고, 상기 코어 회로 영역은 상기 복수의 셀 뱅크 각각과 적어도 부분적으로 수직 오버랩되는 위치에 배치되는 복수의 코어 뱅크를 포함하고, 상기 복수의 코어 뱅크 각각은 코어 회로를 포함한다. 상기 기술적 과제를 달성하기 위한 예시적인 실시예들에 따른 메모리 장치는, 주변 회로 영역과 NPU(neural processing unit) 영역을 포함하는 주변 회로 층; 상기 주변 회로 층 상에 배치되고, 상기 주변 회로 영역 및 상기 NPU 영역과 전기적으로 연결되는 코어 회로 영역을 포함하는 코어 층; 및 상기 코어 층보다 높은 수직 레 벨에 배치되고 상기 코어 회로 영역과 전기적으로 연결되는 제1 셀 영역을 포함하는 제1 셀 층을 포함하고, 상 기 제1 셀 영역은 각각 메모리 성분을 포함하는 복수의 제1 셀 뱅크를 포함하고, 상기 NPU 영역은 상기 복수의 제1 셀 뱅크에 대한 연산 기능을 수행하도록 구성되는 복수의 NPU 블록을 포함한다. 상기 기술적 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 패키지는, 수직 방향으로 적층된 복수의 메모리 다이; 및 상기 복수의 메모리 다이를 전기적으로 연결하는 TSV들을 포함하고, 상기 복수의 메모리 다이 각각은, 주변 회로 영역을 포함하는 주변 회로 층; 상기 주변 회로 층보다 높은 수직 레벨에 배치되고, 상기 주 변 회로 영역과 전기적으로 연결되는 코어 회로 영역을 포함하는 코어 층; 및 상기 코어 층보다 높은 수직 레벨 에 배치되고 상기 코어 회로 영역과 전기적으로 연결되는 셀 영역을 포함하는 셀 층을 포함하고, 상기 셀 영역 은 각각 메모리 성분을 포함하는 복수의 셀 뱅크를 포함하고, 상기 코어 회로 영역은 상기 복수의 셀 뱅크 각각 과 적어도 부분적으로 수직 오버랩되는 위치에 배치되는 복수의 코어 뱅크를 포함하고, 상기 복수의 코어 뱅크 각각은 코어 회로를 포함한다."}
{"patent_id": "10-2023-0133682", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 기술적 사상에 따르면, 메모리 장치는 주변 회로 층, 코어 층, 및 셀 층이 수직하게 적층된 3-스택 구조를 가질 수 있고 이에 따라 칩 사이즈가 감소될 수 있고 각 층의 공간 활용의 자유도가 향상될 수 있다. 또 한 주변 회로 층에 NPU 블록과 글로벌 버스가 배치됨에 따라 뱅크간 효율적인 데이터 입출력이 가능할 수 있고, 메모리 장치의 성능이 향상될 수 있다."}
{"patent_id": "10-2023-0133682", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상의 예시적인 실시예를 상세히 설명하기로 한다. 도 1은 예시적인 실시예들에 따른 메모리 장치를 나타내는 사시도이다. 도 2는 도 1의 코어 층을 나타 내는 평면도이다. 도 3은 도 1의 셀 층을 나타내는 평면도이다. 도 1 내지 도 3을 참조하면, 메모리 장치는 수직 방향(Z)으로 배치된 주변 회로 층, 코어 층, 및 셀 층을 포함할 수 있다. 예시적인 실시예들에서, 주변 회로 층과 다른 수직 레벨에 셀 층이 배치 되고, 주변 회로 층과 셀 층 사이에 코어 층이 배치될 수 있다. 예를 들어, 주변 회로 층보다 높은 수직 레벨에 코어 층이 배치되고, 코어 층보다 높은 수직 레벨에 셀 층이 배치될 수 있다. 다 른 실시예들에서, 셀 층보다 높은 수직 레벨에 코어 층이 배치되고, 코어 층보다 높은 수직 레벨에 주변 회로 층이 배치될 수도 있다. 예시적인 실시예들에서, 주변 회로 층, 코어 층, 및 셀 층 은 수직 방향(Z)으로 서로 오버랩되도록 배치될 수 있다. 예시적인 실시예들에서, 셀 층이 주변 회로 층보다 높은 수직 레벨에 배치되는 점에서 메모리 장치 는 COP (cell-over-periphery) 구조를 가질 수 있다. 또한 코어 층이 주변 회로 층보다 높은 수 직 레벨에 적층되고, 셀 층이 코어 층보다 높은 수직 레벨에 적층되는 점에서 메모리 장치는 3-스 택 구조를 가질 수 있다. 도 1에는 이해의 편의를 위하여 주변 회로 층, 코어 층, 및 셀 층이 수직 방향(Z)으로 이격된 것으로 도시되었으나, 코어 층은 주변 회로 층의 상면 상에 부착되고, 셀 층은 코어 층의 상면 상에 부착되어 3-스택 구조를 형성하는 것이 이해될 것이다. 예시적인 실시예들에서, 주변 회로 층, 코어 층, 및 셀 층은 각각 별개의 웨이퍼 상에 형성되고, 주변 회로 층, 코어 층, 및 셀 층이 웨이퍼 본딩 방식으로 서로에 부착되어 3-스택 구조의 메모리 장치가 형성될 수 있다. 다른 실시예들에서, 베이스 웨이퍼 상에 주변 회로 층이 형성되고, 베이스 웨 이퍼 상에 코어 층과 셀 층을 순차적으로 형성함에 의해 3-스택 구조의 메모리 장치가 형성될 수 있다. 또 다른 실시예들에서, 주변 회로 층 및 코어 층은 각각 별개의 웨이퍼 상에 형성되고, 주변 회 로 층 및 코어 층이 웨이퍼 본딩 방식으로 서로에 부착될 수 있고, 이후 코어 층 상에 셀 층을 형성함에 의해 3-스택 구조의 메모리 장치가 형성될 수도 있다. 예시적인 실시예들에서, 주변 회로 층은 주변 회로 기판과, 주변 회로 기판 상에 배치된 주변 회로들을 포 함할 수 있다. 주변 회로 층은 주변 회로 영역(PR)을 포함할 수 있고 주변 회로 영역(PR) 내에 주변 회로들 이 배치될 수 있다. 예를 들어 주변 회로 층은 타이밍 레지스터, 어드레스 레지스터, 데이터 입력 레지스터, 데이터 출력 레지스터 및 데이터 입출력 단자와 같은 주변 회로들을 포함할 수 있다. 예시적인 실시예들에서, 코어 층은 코어 영역(COR)을 포함할 수 있다. 코어 영역(COR)은 서브 워드라인 드 라이버(sub-word line driver), 감지 증폭기(sense amplifier), 로우 디코더(row decoder), 컬럼 디코더 (column decoder) 및 판독/기록 회로(R/W circuit) 등과 같은 코어 회로들을 포함할 수 있다. 예를 들어, 도 2 에 도시된 것과 같이 코어 영역(COR)은 제1 수평 방향(X)으로 나란히 배치된 제1 내지 제3 코어 뱅크(COB1, COB2, COB3)와, 제1 내지 제3 코어 뱅크(COB1, COB2, COB3)로부터 제2 수평 방향(Y)으로 이격되어 배치되는 제 4 내지 제6 코어 뱅크(COB4, COB5, COB6)를 포함할 수 있다. 예시적인 실시예들에서, 셀 층은 셀 영역(CR)을 포함할 수 있다. 셀 영역(CR)은 메모리 성분들이 배치되는 영역일 수 있다. 셀 영역(CR)은 코어 영역(COR)과 적어도 부분적으로 수직 오버랩되도록 배치될 수 있다. 예를 들어, 셀 영역(CR)은 제1 수평 방향(X)으로 나란히 배치된 제1 내지 제3 셀 뱅크(CB1, CB2, CB3)와, 제1 내지 제3 셀 뱅크(CB1, CB2, CB3)로부터 제2 수평 방향(Y)으로 이격되어 배치되는 제4 내지 제6 셀 뱅크(CB4, CB5, CB6)을 포함할 수 있다. 예를 들어 제1 셀 뱅크(CB1)는 대응되는 제1 코어 뱅크(COB1)와 수직 오버랩되도록 배치될 수 있고, 제1 셀 뱅 크(CB1)는 대응되는 제1 코어 뱅크(COB1)와 전기적으로 연결될 수 있다. 또한 제1 셀 뱅크(CB1)는 제1 코어 뱅 크(COB1)를 통해 주변 회로 층 내의 주변 회로 영역(PR)과 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 셀 영역(CR)에 포함되는 메모리 성분은 DRAM 소자를 포함할 수 있다. 일부 실시예들에 서, 셀 영역(CR)에 포함되는 메모리 성분은 매립 채널 어레이 트랜지스터(buried channel array transistor), 수직 채널 트랜지스터(vertical channel transistor), 수직 적층 DRAM 소자, 강유전체 FET (ferroelectric field effect transistor) 중 적어도 하나를 포함할 수 있다. 일부 실시예들에서, 셀 영역(CR)에 포함되는 메모 리 성분은 하나의 트랜지스터 및 하나의 커패시터를 포함하는 1T-1C 타입의 메모리 소자일 수 있다. 일부 실시 예들에서, 셀 영역(CR)에 포함되는 메모리 성분은 하나의 트랜지스터만을 포함하는 커패시터리스(capacitor- less) 타입의 메모리 소자일 수 있다. 일부 실시예들에서, 셀 영역(CR)에 포함되는 메모리 성분은 플래시 메모 리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등과 같은 비휘발성 메모리 장치들 중 어느 하나일 수 있다. 일부 실시예들에서, 주변 회로 층에 포함되는 주변 회로들은 평면형 FET 소자, 핀펫(finFET) 소자, 멀티 브 릿지 채널 FET 소자 중 적어도 하나를 포함할 수 있다. 코어 층에 포함되는 코어 회로들은 평면형 FET 소자, 금속 게이트 및 고유전율 유전막을 채용한 FET 소자, 핀펫(finFET) 소자, 멀티 브릿지 채널 FET 소자 중 적어도 하나를 포함할 수 있다. 예시적인 실시예들에서, 주변 회로 층에 포함되는 주변 회로들은 코어 층에 포함되는 코어 회로들과 동 일한 종류의 소자를 포함할 수 있다. 다른 실시예들에서, 주변 회로 층에 포함되는 주변 회로들은 코어 층 에 포함되는 코어 회로들과 다른 종류의 소자를 포함할 수 있다. 예를 들어, 주변 회로 층에 포함되는 주변 회로들은 멀티 브릿지 채널 FET 소자를 포함하고, 코어 층에 포함되는 코어 회로들은 평면형 FET 소자 를 포함할 수 있다. 일부 실시예들에서, 주변 회로 층은 TSV(through substrate via)를 더 포함할 수 있고, 주변 회로 층 에 포함되는 주변 회로들이 TSV를 통해 코어 층에 포함되는 코어 회로들에 전기적으로 연결될 수 있다. 또 한 코어 층은 TSV를 더 포함할 수 있고, 코어 층에 포함되는 코어 회로들이 TSV를 통해 셀 층에 포 함되는 메모리 성분들에 전기적으로 연결될 수 있다. 예시적인 실시예들에 따르면, 주변 회로 층 내에 주변 회로들이 배치되고, 코어 층 내에 코어 회로들이 배치되고, 셀 층 내에 메모리 성분들이 배치될 수 있다. 따라서 종래의 하나의 기판 상에 셀 영역, 코어 영 역, 및 주변 회로 영역이 형성되는 경우와 비교할 때 칩 사이즈가 감소될 수 있고, 주변 회로 층, 코어 층 , 및 셀 층 각각의 공간 활용의 자유도가 향상될 수 있다. 특히 주변 회로 층 및 코어 층에 형 성되는 주변 회로 및 코어 회로의 전기적 성능이 향상될 수 있는 한편 셀 층에 형성되는 메모리 성분의 집 적도 및 전기적 성능이 향상될 수 있다. 도 4는 예시적인 실시예들에 따른 메모리 장치(100A)를 나타내는 사시도이다. 도 5는 도 4의 주변 회로 층 을 나타내는 평면도이다. 도 6은 도 4의 코어 층을 나타내는 평면도이다. 도 7은 도 4의 셀 층을 나타 내는 평면도이다. 도 4 내지 도 7을 참조하면, 메모리 장치(100A)는 수직 방향(Z)으로 배치된 주변 회로 층, 코어 층, 및 셀 층을 포함할 수 있다. 예시적인 실시예들에서, 주변 회로 층은 주변 회로 기판과, 주변 회로 기판 상에 배치된 주변 회로들을 포 함할 수 있다. 주변 회로 층은 주변 회로 영역(PR), NPU (neural processor unit) 영역(NPR), 및 글로벌 버스 영역(GBR)을 포함할 수 있다. 예시적인 실시예들에서, NPU 영역(NPR)은 데이터 연산을 수행하는 회로들을 포함할 수 있다. 예를 들어, NPU 영 역(NPR)은 머신 러닝 또는 딥 러닝 모델의 추론을 수행하기 위하여 설계된 프로세서를 포함할 수 있다. 주변 회로 층이 NPU 영역(NPR)을 포함함에 따라, 메모리 장치(100A)는 데이터 연산을 수행할 수 있는 프로세서-인- 메모리(processor-in-memory, PIM) 타입의 메모리 장치일 수 있다. 예를 들어, 딥 뉴럴 네트워크들과 같은 어플 리케이션들은 보다 정확하게 다른 데이터 세트들을 훈련(train) 또는 학습(learn)하기 위하여, 대용량 연산 및 메모리 능력을 갖는 컴퓨팅 시스템을 필요로 하며, PIM 타입의 메모리는 컴퓨팅 시스템의 연산 동작들 (computation operations) 중 일부를 내부 프로세싱으로 수행할 수 있어 컴퓨팅 시스템의 연산 동작 부담이 경 감될 수 있다. 예시적인 실시예들에서, NPU 영역(NPR)은 주변 회로 영역(PR)의 적어도 일 측에 배치될 수 있다. 예를 들어, 주 변 회로 영역(PR)은 주변 회로층의 중앙 영역에서 제1 방향(X)으로 연장되도록 배치될 수 있고 NPU 영역 (NPR)이 주변 회로 영역(PR)의 양 측에 배치될 수 있다. 예시적인 실시예들에서, NPU 영역(NPR)은 셀 층에 배치되는 셀 영역(CR)에 포함되는 메모리 성분에 대한 연 산을 데이터 연산을 수행하도록 구성된 뱅크별 NPU(per bank NPU) 또는 뱅크 전용의 NPU를 포함할 수 있다. 예를 들어, 주변 회로 층은 주변 회로 영역(PR)의 제1 측에 배치된 제1 NPU 그룹(NBG1)과 주변 회로 영역 (PR)의 제1 측과 반대되는 제2 측에 배치된 제2 NPU 그룹(NBG2)을 포함할 수 있다. 제1 NPU 그룹(NBG1)은 제1 NPU 블록(NB1), 제2 NPU 블록(NB2), 제3 NPU 블록(NB3)을 포함할 수 있고, 제2 NPU 그룹(NBG2)은 제4 NPU 블록 (NB4), 제5 NPU 블록(NB5), 제6 NPU 블록(NB6)을 포함할 수 있다. 예시적인 실시예들에서, 코어 층은 코어 영역(COR)을 포함할 수 있고, 코어 영역(COR)은 제1 NPU 그룹 (NBG1)과 적어도 부분적으로 수직 오버랩되는 제1 코어 뱅크 그룹(COBG1)과, 제2 NPU 그룹(NBG2)과 적어도 부분 적으로 수직 오버랩되는 제2 코어 뱅크 그룹(COBG2)을 포함할 수 있다. 예를 들어, 제1 코어 뱅크 그룹(COBG1) 은 제1 수평 방향(X)으로 나란히 배치된 제1 내지 제3 코어 뱅크(COB1, COB2, COB3)을 포함할 수 있고, 제2 코 어 뱅크 그룹(COBG2)은 제1 수평 방향(X)으로 나란히 배치된 제4 내지 제6 코어 뱅크(COB4, COB5, COB6)를 포함 할 수 있다. 셀 층은 제1 NPU 그룹(NBG1)과 적어도 부분적으로 수직 오버랩되어 배치되는 제1 셀 뱅크 그룹(CBG1)과, 제 2 NPU 그룹(NBG2)과 적어도 부분적으로 수직 오버랩되는 제2 셀 뱅크 그룹(CBG2)을 포함할 수 있다. 예를 들어, 제1 셀 뱅크 그룹(CBG1)은 제1 수평 방향(X)으로 나란히 배치된 제1 내지 제3 셀 뱅크(CB1, CB2, CB3)를 포함할 수 있고, 제2 셀 뱅크 그룹(CBG2)은 제1 수평 방향(X)으로 나란히 배치된 제4 내지 제6 셀 뱅크(CB4, CB5, CB 6)를 포함할 수 있다. 예를 들어, 제1 NPU 블록(NB1)은 제1 코어 뱅크(COB1) 및 제1 셀 뱅크(CB1)과 적어도 부분적으로 수직 오버랩될 수 있고, 제1 코어 뱅크(COB1) 및 제1 셀 뱅크(CB1)와 전기적으로 연결될 수 있다. 제1 NPU 블록(NB1)은 제1 셀 뱅크(CB1) 내에 포함된 메모리 성분에 대한 인공지능 알고리즘 연산을 수행하도록 구성될 수 있다. 마찬가지로, 제2 내지 제6 NPU 블록(NB2 ~ NB6)은 각각 제2 내지 제6 셀 뱅크(CB2 ~ CB6) 내에 포함된 메모리 성분에 대한 인공지능 알고리즘 연산을 수행하도록 구성될 수 있다. 예시적인 실시예들에서, 주변 회로 층은 글로벌 버스 영역(GBR)을 포함할 수 있고, 글로벌 버스 영역(GBR) 은 주변 회로 영역(PR)과 제1 NPU 그룹(NBG1) 사이에 배치된 제1 글로벌 버스(GB1) 및 주변 회로 영역(PR)과 제 2 NPU 그룹(NBG2) 사이에 배치된 제2 글로벌 버스(GB2)를 포함할 수 있다. 제1 글로벌 버스(GB1)는 제1 셀 뱅크 그룹(CBG1)과 적어도 부분적으로 수직 오버랩될 수 있고, 제1 코어 뱅크 그룹(COBG1)과 적어도 부분적으로 수직 오버랩될 수 있다. 제2 글로벌 버스(GB2)는 제2 셀 뱅크 그룹(CBG2)과 적어도 부분적으로 수직 오버랩될 수 있 고, 제2 코어 뱅크 그룹(COBG2)과 적어도 부분적으로 수직 오버랩될 수 있다. 예시적인 실시예들에서, 제1 글로벌 버스(GB1)는 제1 셀 뱅크 그룹(CBG1)의 제1 내지 제3 셀 뱅크(CB1, CB2, CB3) 사이의 데이터 전달이 가능하도록 구성된 회로 및/또는 데이터 라인들을 포함할 수 있다. 예를 들어, 제1 글로벌 버스(GB1)는 제1 내지 제3 코어 뱅크(COB1, COB2, COB3)를 통해 제1 내지 제3 셀 뱅크(CB1, CB2, CB3) 사이의 데이터 전달이 가능하도록 구성된 회로 및/또는 데이터 라인들을 포함할 수 있다. 예를 들어, 제1 셀 뱅 크(CB1)로부터 제2 셀 뱅크(CB2)로 데이터 이동이 필요할 때, 제1 셀 뱅크(CB1)로부터 제1 코어 뱅크(COB1)를 통해 제1 글로벌 버스(GB1)까지 데이터 흐름이 구현될 수 있고, 제1 글로벌 버스(GB1)로부터 제2 코어 뱅크 (COB2)를 통해 제2 셀 뱅크(CB2)까지 데이터 흐름이 구현될 수 있다. 예시적인 실시예들에서, 제1 글로벌 버스(GB1)는 제1 셀 뱅크 그룹(CBG1)의 제1 내지 제3 셀 뱅크(CB1, CB2, CB3) 사이에서 동시에 데이터 전달이 가능하도록 구성될 수 있다. 예를 들어, 제1 글로벌 버스(GB1)는 제1 셀 뱅크(CB1)로부터 제2 셀 뱅크(CB2)로의 데이터 이동과 제3 셀 뱅크(CB3)로부터 제1 셀 뱅크(CB1)로의 데이터 이동을 동시에 및 병렬적으로 구현하도록 구성될 수 있다. 제1 글로벌 버스(GB1)와 마찬가지로, 제2 글로벌 버스(GB2)는 제2 셀 뱅크 그룹(CBG2)의 제4 내지 제6 셀 뱅크 (CB4, CB5, CB6) 사이의 데이터 전달이 가능하도록 구성된 회로를 포함할 수 있다. 또한 제2 글로벌 버스(GB2) 는 제2 셀 뱅크 그룹(CBG2)의 제4 내지 제6 셀 뱅크(CB4, CB5, CB6) 사이에서 동시에 데이터 전달이 가능하도록 구성될 수 있다. 예시적인 실시예들에 따르면, 종래의 하나의 기판 상에 셀 영역, 코어 영역, 및 주변 회로 영역이 형성되는 경 우와 비교할 때 칩 사이즈가 감소될 수 있고, 주변 회로 층, 코어 층, 및 셀 층 각각의 공간 활용 의 자유도가 향상될 수 있다. 또한 주변 회로 층에 NPU 블록과 글로벌 버스가 배치됨에 따라 뱅크간 동시적인 데이터 입출력 및 고속의 데이터 입출력이 가능할 수 있고, 메모리 장치(100A)의 전기적 성능이 향상될 수 있다. 도 8은 예시적인 실시예들에 따른 메모리 장치(100B)를 나타내는 사시도이다. 도 9는 도 8의 주변 회로 층 을 나타내는 평면도이다. 도 8 및 도 9를 참조하면, 메모리 장치(100B)는 수직 방향(Z)으로 배치된 주변 회로 층, 코어 층, 및 셀 층을 포함할 수 있다. 코어 층 및 셀 층의 레이아웃은 도 6 및 도 7에 도시된 코어 층 및 셀 층의 레이아웃과 유사한 특징을 가질 수 있다. 주변 회로 층은 제1 NPU 그룹(NBG1) 및 제2 NPU 그룹(NBG2)을 포함할 수 있고, 공통 NPU 영역(NCR)을 더 포함할 수 있다. 제1 NPU 그룹(NBG1)은 코어 영역(COR)에 포함되는 제1 코어 뱅크 그룹(COBG1)에 전기적으로 연 결되며 제1 코어 뱅크 그룹(COBG1) 내의 각각의 코어 뱅크에 대하여 할당된 NPU 블록을 포함할 수 있고, 제2 NPU 그룹(NBG2)은 코어 영역(COR)에 포함되는 제2 코어 뱅크 그룹(COBG2)에 전기적으로 연결되며 제2 코어 뱅크 그룹(COBG2) 내의 각각의 코어 뱅크에 대하여 할당된 NPU 블록을 포함할 수 있으며, 반면, 공통 NPU 영역(NCR) 은 각각의 코어 뱅크 \"외부에\" 존재하는 NPU 블록을 포함할 수 있다. 여기에서 공통 NPU 영역(NCR)이 각각의 코 어 뱅크 외부에 존재하는 NPU를 포함한다는 것은, 공통 NPU 영역(NCR)에 포함되는 NPU가 제1 코어 뱅크 그룹 (COBG1) 내의 모든 코어 뱅크 및 제2 코어 뱅크 그룹(COBG2) 내의 모든 코어 뱅크를 제어할 수 있고, 이에 따라 제1 셀 뱅크 그룹(CBG1) 내의 모든 셀 뱅크 및 제2 셀 뱅크 그룹(CBG2) 내의 모든 셀 뱅크에 대한 내부 프로세 싱 동작을 수행할 수 있다는 것을 의미한다. 예시적인 실시예들에서, 공통 NPU 영역(NCR)은 복수의 셀 뱅크에 대하여 동시에 다양한 종류의 연산 처리를 수 행할 수 있다. 예를 들어, 공통 NPU 영역(NCR)은 제1 NPU 그룹(NBG1)을 통해 제1 NPU 그룹(NBG1)에 전기적으로 연결된 셀 뱅크와 제2 NPU 그룹(NBG2)을 통해 제2 NPU 그룹(NBG2)에 전기적으로 연결된 일부 셀 뱅크를 사용하 여, 동시에 및 병렬적인 뉴럴 네트워크 연산들이 수행되도록 할 수 있다. 예를 들어, 딥 뉴럴 네트워크들과 같은 어플리케이션들은 보다 정확하게 다른 데이터 세트들을 훈련 또는 학습 하기 위하여, 대용량 연산 및 메모리 능력을 갖는 컴퓨팅 시스템을 필요로 하며, PIM 타입의 메모리는 컴퓨팅 시스템의 연산 동작들 중 일부를 내부 프로세싱으로 수행할 수 있어 컴퓨팅 시스템의 연산 동작 부담이 경감될 수 있다. 예시적인 실시예들에서, 공통 NPU 영역(NCR)은 글로벌 버스 영역(GBR)과 주변 회로 영역(PR) 사이에 배치될 수 있고, 예를 들어 공통 NPU 영역(NCR)은 제1 글로벌 버스(GB1)와 주변 회로 영역(PR) 사이에 배치될 수 있다. 예 를 들어, 도 9에 도시된 것과 같이 주변 회로 영역(PR) 및 제1 글로벌 버스(GB1)가 제1 수평 방향(X)으로 연장 될 수 있고, 공통 NPU 영역(NCR)은 주변 회로 영역(PR) 및 제1 글로벌 버스(GB1) 사이에서 제1 수평 방향(X)으 로 연장되도록 배치될 수 있다. 다른 실시예들에서, 도 9에 도시된 것과 달리, 공통 NPU 영역(NCR)은 제2 글로벌 버스(GB2)와 주변 회로 영역 (PR) 사이에 배치될 수도 있고, 이러한 경우에 주변 회로 영역(PR) 및 제2 글로벌 버스(GB2)가 제1 수평 방향 (X)으로 연장되고 공통 NPU 영역(NCR)은 주변 회로 영역(PR) 및 제2 글로벌 버스(GB2) 사이에서 제1 수평 방향 (X)으로 연장되도록 배치될 수 있다. 예시적인 실시예들에서, 공통 NPU 영역(NCR)은 제1 글로벌 버스(GB1)를 통해 제1 NPU 그룹(NBG1) 내의 각각의 NPU 블록에 전기적으로 연결될 수 있고, 제1 NPU 그룹(NBG1) 내의 각각의 NPU 블록을 통해, 제1 코어 뱅크 그룹 (COBG1) 내의 모든 코어 뱅크에 전기적으로 연결될 수 있고, 또한 제1 셀 뱅크 그룹(CBG1) 내의 모든 셀 뱅크에 전기적으로 연결될 수 있다. 마찬가지로 공통 NPU 영역(NCR)은 제2 글로벌 버스(GB2)를 통해 제2 NPU 그룹 (NBG2) 내의 각각의 NPU 블록에 전기적으로 연결될 수 있고, 제2 NPU 그룹(NBG2) 내의 각각의 NPU 블록을 통해,제2 코어 뱅크 그룹(COBG2) 내의 모든 코어 뱅크에 전기적으로 연결될 수 있고, 제2 셀 뱅크 그룹(CBG2) 내의 모든 셀 뱅크에 전기적으로 연결될 수 있다. 예시적인 실시예들에 따른 메모리 장치(100B)는 복수의 셀 뱅크와 전기적으로 연결된 복수의 NPU 블록뿐만 아니 라 공통 NPU 영역(NCR)을 포함함에 따라 뱅크간 동시적인 데이터 입출력 및 고속의 데이터 입출력이 가능할 수 있고, 메모리 장치(100B)의 전기적 성능이 향상될 수 있다. 도 10 내지 도 12는 예시적인 실시예들에 따른 메모리 장치(100C)를 나타내는 사시도들이다. 도 10 내지 도 12를 참조하면, 메모리 장치(100C)는 수직 방향(Z)으로 배치된 주변 회로 층, 코어 층, 제1 셀 층(30A) 및 제2 셀 층(30B)을 포함할 수 있다. 제1 셀 층(30A)은 제1 셀 영역(CRA)을 포함할 수 있고, 제2 셀 층(30B)은 제2 셀 영역(CRB)을 포함할 수 있다. 제1 셀 층(30A) 및 제2 셀 층(30B)은 수직 방향(Z)으로 서로 오버랩되도록 배치될 수 있고, 제1 셀 영역(CRA) 및 제2 셀 영역(CRB)은 각각 메모리 성분들이 배치되는 영역일 수 있다. 예를 들어, 제1 셀 영역(CRA) 및 제2 셀 영역(CRB)에 포함되는 메모리 성분은 매립 채널 어레 이 트랜지스터, 수직 채널 트랜지스터, 수직 적층 DRAM 소자, 강유전체 FET 중 적어도 하나를 포함할 수 있다. 일부 실시예들에서, 제1 셀 영역(CRA) 및 제2 셀 영역(CRB)은 동일한 종류의 메모리 성분을 포함할 수 있다. 다 른 실시예들에서, 제1 셀 영역(CRA) 및 제2 셀 영역(CRB)은 서로 다른 종류의 메모리 성분을 포함할 수 있다. 예를 들어, 제1 셀 영역(CRA)은 매립 채널 어레이 트랜지스터 타입의 메모리 성분을 포함하고 제2 셀 영역(CR B)은 강유전체 FET 타입의 메모리 성분을 포함할 수 있다. 제1 셀 층(30A)의 제1 셀 영역(CRA)과 제2 셀 층(30B)의 제2 셀 영역(CRB)은 코어 층 내의 코어 회로 영 역(COR)에 전기적으로 연결될 수 있고, 제1 셀 영역(CRA) 및 제2 셀 영역(CRB)은 코어 회로 영역(COR)을 통해 주변 회로 층 내의 주변 회로 영역(PR)에 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 주변 회로 층, 코어 층, 제1 셀 층(30A) 및 제2 셀 층(30B)은 각각 별개의 웨 이퍼 상에 형성되고, 주변 회로 층, 코어 층, 제1 셀 층(30A) 및 제2 셀 층(30B)이 웨이퍼 본딩 방식으 로 서로에 부착되어 4-스택 구조의 메모리 장치(100C)가 형성될 수 있다. 다른 실시예들에서, 베이스 웨이퍼 상 에 주변 회로 층이 형성되고, 베이스 웨이퍼 상에 코어 층, 제1 셀 층(30A) 및 제2 셀 층(30B)을 순차 적으로 형성함에 의해 4-스택 구조의 메모리 장치(100C)가 형성될 수 있다. 또 다른 실시예들에서, 주변 회로 층 및 코어 층은 각각 별개의 웨이퍼 상에 형성되고, 주변 회로 층 및 코어 층이 웨이퍼 본딩 방식으로 서로에 부착될 수 있고, 이후 코어 층 상에 제1 셀 층(30A) 및 제2 셀 층(30B)을 순차적으로 형성 함에 의해 4-스택 구조의 메모리 장치(100C)가 형성될 수도 있다. 도 10에 도시된 것과 같이, 주변 회로 층은 주변 회로 층의 전체 영역에 걸쳐 배치되는 주변 회로 영역 (PR)을 포함할 수 있다. 도 11에 도시된 것과 같이, 주변 회로 층은 주변 회로 영역(PR)과, NPU 영역(NPR), 및 글로벌 버스 영역(GBR)을 포함할 수 있다. 예를 들어, 주변 회로 영역(PR)과, NPU 영역(NPR), 및 글로벌 버 스 영역(GBR)의 기술적 특징들은 도 4 및 도 5를 참조로 전술한 것과 유사할 수 있다. 도 12에 도시된 것과 같 이, 주변 회로 층은 주변 회로 영역(PR)과, NPU 영역(NPR), 글로벌 버스 영역(GBR), 및 공통 NPU 영역 (NCR)을 포함할 수 있다. 공통 NPU 영역(NCR)의 기술적 특징들은 도 8 및 도 9를 참조로 전술한 것과 유사할 수 있다. 일부 실시예들에서, 메모리 장치(100C)는 제2 셀 층(30B)보다 높은 수직 레벨에 배치되는 적어도 하나의 제3 셀 층을 더 포함할 수도 있다. 예를 들어, 상기 적어도 하나의 제3 셀 층은 메모리 성분들이 배치되는 제3 셀 영역 을 포함할 수 있고 상기 제3 셀 영역은 복수의 제3 셀 뱅크를 포함할 수 있다. 일부 예시적인 실시예들에서, 적 어도 하나의 제3 셀 층(예를 들어, 수직으로 적층된 2개 또는 3개의 제3 셀 층 등과 같이) 제2 셀 층(30B)의 상 부에 배치됨에 따라 5-스택 구조 또는 6-스택 구조와 같이 다중 스택 구조의 메모리 장치(100C)가 형성될 수 있 다. 도 13 내지 도 15는 예시적인 실시예들에 따른 메모리 장치를 나타내는 평면도들이다. 구체적으로, 도 13은 예 시적인 실시예들에 따른 메모리 장치의 주변 회로 층을 나타내는 평면도이다. 도 14는 예시적인 실시예들에 따른 메모리 장치의 코어 층을 나타내는 평면도이다. 도 15는 예시적인 실시예들에 따른 메모리 장치의 셀 층을 나타내는 평면도이다. 도 13을 참조하면, 주변 회로 층은 주변 회로 층의 중앙부에 위치하는 TSV(through substrate via, 12)를 포함할 수 있다. TSV는 주변 회로 영역(PR)의 내부에 위치할 수 있다. 예를 들어 TSV는 제2 수평 방향(Y)으로 제1 NPU 그룹(NBG1)과 제2 NPU 그룹(NBG2) 사이에 배치될 수 있고, 제2 수평 방향(Y)으로 제1 글로벌 버스(GB1)와 제2 글로벌 버스(GB2) 사이에 배치될 수 있다. TSV는 주변 회로 층의 적어도 일부분을 관통할 수 있다. 도 14를 참조하면, 코어 층은 코어 층의 중앙부에 위치하는 TSV를 포함할 수 있다. TSV는 제2 수평 방향(Y)으로 제1 코어 뱅크 그룹(COBG1)과 제2 코어 뱅크 그룹(COBG2) 사이에 배치될 수 있다. TSV는 코어 층의 적어도 일부분을 관통할 수 있다. TSV는 주변 회로 층에 포함되는 TSV와 전기적으로 연결될 수 있다. 예를 들어 코어 층의 코어 회로 영역(COR)은 TSV 및 TSV을 통해 주변 회로 층(1 0)의 주변 회로 영역(PR)에 전기적으로 연결될 수 있다. 도 15를 참조하면, 셀 층은 셀 층의 중앙부에 위치하는 TSV를 포함할 수 있다. TSV는 제2 수평 방향(Y)으로 제1 셀 뱅크 그룹(CBG1)과 제2 셀 뱅크 그룹(CBG2) 사이에 배치될 수 있다. TSV는 셀 층의 적어도 일부분을 관통할 수 있다. TSV는 코어 층에 포함되는 TSV와 전기적으로 연결될 수 있다. 예 를 들어 셀 층의 셀 영역(CR)은 TSV 및 TSV을 통해 코어 층의 코어 회로 영역(COR)에 전기적 으로 연결될 수 있다. 예시적인 실시예들에서, 주변 회로 층에 포함되는 TSV, 코어 층에 포함되는 TSV, 및 셀 층(3 0)에 포함되는 TSV 중 적어도 하나가 생략될 수 있다. 예시적인 실시예들에서, 주변 회로 층에 포함되 는 TSV가 생략되는 경우, 주변 회로 층은 코어 층에 포함되는 TSV에 연결되는 접속 부재를 더 포함할 수 있다. 예를 들어 상기 접속 부재는 본딩 패드, 범프 필라, 또는 솔더 범프를 포함할 수 있다. 도 16은 예시적인 실시예들에 따른 메모리 장치(100D)의 데이터 흐름을 나타내는 개략도이다. 도 16을 참조하면, 주변 회로 층은 제1 수평 방향(X)으로 연장되는 주변 회로 영역(PR), 제1 수평 방향(X) 으로 연장되는 제1 글로벌 버스(GB1), 및 제1 수평 방향(X)으로 순서대로 배치되는 제1 내지 제3 NPU 블록(NB1, NB2, NB3)을 포함할 수 있다. 코어 층은 제1 수평 방향(X)으로 순서대로 배치된 제1 내지 제3 코어 뱅크 (COB1, COB2, COB3)을 포함할 수 있고, 셀 층은 제1 수평 방향(X)으로 순서대로 배치된 제1 내지 제3 셀 뱅 크(CB1, CB2, CB3)를 포함할 수 있다. 제1 글로벌 버스(GB1)는 제1 내지 제3 NPU 블록(NB1, NB2, NB3) 각각과 연결 배선(P01)을 통해 연결될 수 있고, 연결 배선(P01)을 통해 제1 내지 제3 NPU 블록(NB1, NB2, NB3) 각각으로부터 제1 글로벌 버스(GB1)까지 데이터 흐름 경로(D01)가 정의될 수 있다. 제1 글로벌 버스(GB1)는 제1 내지 제3 코어 뱅크(COB1, COB2, COB3) 각각과 연결 배선(P02)을 통해 연결될 수 있고, 연결 배선(P02)을 통해 제1 내지 제3 코어 뱅크(COB1, COB2, COB3) 각각으로부터 제1 글로벌 버스(GB1)까지 데이터 흐름 경로(D02)가 정의될 수 있다. 제1 글로벌 버스(GB 1)는 주변 회로 영역(PR)과 연결 배선(P04)을 통해 연결될 수 있고, 연결 배선(P04)을 통해 주변 회로 영역(P R)으로부터 제1 글로벌 버스(GB1)까지 데이터 흐름 경로(D04)가 정의될 수 있다. 제1 내지 제3 NPU 블록(NB1, NB2, NB3) 각각은 제1 내지 제3 코어 뱅크(COB1, COB2, COB3) 각각과 연결 배선 (P12)을 통해 연결될 수 있고, 연결 배선(P12)을 통해 제1 내지 제3 NPU 블록(NB1, NB2, NB3) 각각으로부터 제 1 내지 제3 코어 뱅크(COB1, COB2, COB3) 각각까지 데이터 흐름 경로(D12)가 정의될 수 있다. 제1 내지 제3 코 어 뱅크(COB1, COB2, COB3) 각각은 제1 내지 제3 셀 뱅크(CB1, CB2, CB3) 각각과 연결 배선(P23)을 통해 연결 될 수 있고, 연결 배선(P23)을 통해 제1 내지 제3 코어 뱅크(COB1, COB2, COB3) 각각으로부터 제1 내지 제3 셀 뱅크(CB1, CB2, CB3) 각각까지 데이터 흐름 경로(D23)가 정의될 수 있다. 일부 실시예들에서, 도 16에 도시된 것과 같이 제1 내지 제3 코어 뱅크(COB1, COB2, COB3)로부터 제1 글로벌 버 스(GB1)를 통해 주변 회로 영역(PR)으로 데이터가 입출력 또는 이동될 수 있다. 예시적인 실시예들에서, 제1 내 지 제3 코어 뱅크(COB1, COB2, COB3) 각각은 주변 회로 영역(PR)과 연결 배선(P24)을 통해 연결될 수 있고, 연 결 배선(P24)을 통해 제1 내지 제3 코어 뱅크(COB1, COB2, COB3) 각각으로부터 주변 회로 영역(PR)까지 데이터 흐름 경로(D24)가 정의될 수 있다. 다시 말하면 제1 내지 제3 코어 뱅크(COB1, COB2, COB3)로부터 제1 글로벌 버스(GB1)를 경유하지 않고 직접적인 데이터 흐름 경로에 의해 주변 회로 영역(PR)까지 데이터가 입출력 또는 이동될 수도 있다. 예시적인 실시예들에서, 제1 셀 뱅크(CB1)로부터 데이터 흐름 경로(D23)를 통해 제1 코어 뱅크(COB1)로, 제1 코 어 뱅크(COB1)로부터 데이터 흐름 경로(D12)를 통해 제1 글로벌 버스(GB1)로, 제1 글로벌 버스(GB1)로부터 데이 터 흐름 경로(D12)를 통해 제2 코어 뱅크(COB2)로, 제2 코어 뱅크(COB2)로부터 데이터 흐름 경로(D23)를 통해 제2 셀 뱅크(CB2)로 데이터가 이동될 수 있고, 이에 따라 제1 셀 뱅크(CB1)로부터 제2 셀 뱅크(CB2)까지 최단의 데이터 이동 경로를 통해 데이터가 이동될 수 있다.글로벌 버스가 포함되지 않은 비교예에 따른 메모리 소자에서는 하나의 뱅크로부터 다른 뱅크로 데이터를 이동 하기 위하여 외부의 CPU 장치를 거쳐야 하므로 리던던트한 데이터 움직임이 발생한다. 또한 글로벌 버스가 포함 되지 않은 비교예 따른 메모리 소자에서는 외부의 입력 데이터를 여러 뱅크에 동시에 입력하기 어려운 문제가 있다. 그러나 예시적인 실시예들에 따르면, 뱅크간 데이터 이동시 제1 글로벌 버스(GB1)를 사용하여 데이터 이동의 리 던던시를 최소화할 수 있다. 또한 제1 글로벌 버스(GB1)를 사용하여 입력 데이터를 여러 뱅크에 동시에 입력할 수 있고, 머신 러닝 또는 딥 러닝과 관련된 뉴럴 네트워크 연산에 요구되는 고속의 병렬 연산이 가능할 수 있다. 도 17은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 17을 참조하면, 반도체 패키지는 수직 방향(Z)으로 적층된 복수의 메모리 다이(100E)를 포함할 수 있 다. 예를 들어 복수의 메모리 다이(100E) 각각은 도 1 내지 도 16을 참조로 설명한 메모리 장치 중 적어도 하나 를 포함할 수 있다. 예를 들어, 복수의 메모리 다이(100E) 각각은 주변 회로 층, 코어 층, 및 셀 층이 수직 방향으로 적층된 구조를 가질 수 있다. 복수의 메모리 다이(100E) 각각을 관통하는 TSV가 배치될 수 있다. 복수의 메 모리 다이(100E)각각은 그 하면과 상면에 하부 패드(LP)와 상부 패드(UP)를 포함할 수 있고, 아래에 배치되는 메모리 다이(100E)의 상부 패드(UP)와 위에 배치되는 메모리 다이(100E)의 하부 패드(LP)가 서로 본딩된에 의해 복수의 메모리 다이(100E)가 전기적으로 연결될 수 있다. 하부 패드(LP)와 상부 패드(UP)는 TSV에 전기적으 로 연결될 수 있다. 예를 들어, 하부 패드(LP)와 상부 패드(UP)는 도전성 패드 또는 도전성 범프일 수 있다. 도 18은 예시적인 실시예들에 따른 반도체 패키지(1000A)를 나타내는 단면도이다. 도 18을 참조하면, 반도체 패키지(1000A)는 베이스 다이(100F)와, 베이스 다이(100F) 상에 수직 방향(Z)으로 적 층된 복수의 메모리 다이(100E)를 포함할 수 있다. 예를 들어 복수의 메모리 다이(100E) 각각은 도 1 내지 도 16을 참조로 설명한 메모리 장치 중 적어도 하나를 포함할 수 있다. 베이스 다이(100F)는 복수의 메모리 다이(100E)와 전기적으로 연결될 수 있고, 호스트 코어 또는 버퍼 다이를 포함할 수 있다. 호스트 코어는 다양한 연산 작업들을 수행하는 프로세서를 포함할 수 있다. 버퍼 다이는 외부 에서 전송되는 명령, 데이터, 신호 등을 수신하고, 이들을 복수의 메모리 다이(100E)에 전송할 수 있다. 복수의 메모리 다이(100E)는 복수의 메모리 다이(100E) 각각을 관통하는 TSV에 의해 베이스 다이(100F)에 전기적으로 연결될 수 있다. 베이스 다이(100F)는 그 상면에 접속 패드(BP)가 배치될 수 있다. 복수의 메모리 다이(100E) 중 최하부의 메모리 다이(100E)의 TSV는 하부 패드(LP) 및 이에 연결된 접속 패드(BP)를 통해 베이스 다이(100F)에 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 도 18에 도시된 것과 달리, 복수의 메모리 다이(100E) 중 적어도 하나(예를 들어 최상 부의 메모리 다이(100E))는 TSV를 포함하지 않을 수도 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2023-0133682", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라 서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2023-0133682", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 예시적인 실시예들에 따른 메모리 장치를 나타내는 사시도이다. 도 2는 도 1의 코어 층을 나타내는 평면도이다. 도 3은 도 1의 셀 층을 나타내는 평면도이다. 도 4는 예시적인 실시예들에 따른 메모리 장치를 나타내는 사시도이다. 도 5는 도 4의 주변 회로 층을 나타내는 평면도이다. 도 6은 도 4의 코어 층을 나타내는 평면도이다. 도 7은 도 4의 셀 층을 나타내는 평면도이다.도 8은 예시적인 실시예들에 따른 메모리 장치를 나타내는 사시도이다. 도 9는 도 8의 주변 회로 층을 나타내는 평면도이다. 도 10 내지 도 12는 예시적인 실시예들에 따른 메모리 장치를 나타내는 사시도들이다. 도 13 내지 도 15는 예시적인 실시예들에 따른 메모리 장치를 나타내는 평면도들이고, 도 13은 예시적인 실시예 들에 따른 메모리 장치의 주변 회로 층을 나타내는 평면도이다. 도 14는 예시적인 실시예들에 따른 메모리 장치 의 코어 층을 나타내는 평면도이다. 도 15는 예시적인 실시예들에 따른 메모리 장치의 셀 층을 나타내는 평면도 이다. 도 16은 예시적인 실시예들에 따른 메모리 장치의 데이터 흐름을 나타내는 개략도이다. 도 17은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 18은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다."}
