{
    "component_name": "full_adder",
    "parameters": [],
    "inputs": [
        [
            "input",
            "wire",
            "unsigned",
            "1",
            "a"
        ],
        [
            "input",
            "wire",
            "unsigned",
            "1",
            "b"
        ],
        [
            "input",
            "wire",
            "unsigned",
            "1",
            "cin"
        ]
    ],
    "outputs": [
        [
            "output",
            "wire",
            "unsigned",
            "1",
            "sum"
        ],
        [
            "output",
            "wire",
            "unsigned",
            "1",
            "cout"
        ]
    ],
    "others": {
        "n": [
            "wire",
            "",
            "ci"
        ],
        "m": [
            "wire",
            "",
            "su"
        ],
        "t": [
            "wire",
            "",
            "cou"
        ],
        "1": [
            "wire",
            "",
            "c"
        ]
    },
    "submodules": {
        "half_adder": {
            "component_name": "half_adder",
            "parameters": [],
            "inputs": [
                [
                    "input",
                    "wire",
                    "unsigned",
                    "1",
                    "a"
                ],
                [
                    "input",
                    "wire",
                    "unsigned",
                    "1",
                    "b"
                ]
            ],
            "outputs": [
                [
                    "output",
                    "wire",
                    "unsigned",
                    "1",
                    "sum"
                ],
                [
                    "output",
                    "wire",
                    "unsigned",
                    "1",
                    "cout"
                ]
            ],
            "others": {
                "m": [
                    "wire",
                    "",
                    "su"
                ],
                "t": [
                    "wire",
                    "",
                    "cou"
                ]
            },
            "submodules": {}
        }
    }
}