; BTOR description generated by Yosys 0.9+431 (git sha1 4a3b5437, clang 4.0.1-6 -fPIC -Os) for module main.
1 sort bitvec 1
2 input 1 Clk
3 sort bitvec 16
4 input 3 CtrlData
5 sort bitvec 8
6 input 5 Divider
7 sort bitvec 5
8 input 7 Fiad
9 input 1 Mdi
10 input 1 NoPre
11 input 1 RStat
12 input 1 Reset
13 input 7 Rgad
14 input 1 ScanIncr
15 input 1 ScanStat
16 input 1 WCtrlData
17 const 1 0
18 state 1 OutCtrl.MdoEn
19 init 1 18 17
20 sort bitvec 32
21 uext 20 18 31
22 const 20 00000000000000000000000000000001
23 eq 1 21 22
24 not 1 23
25 state 1 WCtrlDataStart
26 init 1 25 17
27 state 1 RStatStart
28 init 1 27 17
29 or 1 25 27
30 state 1 SyncStatMdcEn
31 init 1 30 17
32 or 1 29 30
33 state 1 EndBusy
34 init 1 33 17
35 or 1 32 33
36 state 1 InProgress
37 init 1 36 17
38 or 1 35 36
39 state 1 InProgress_q3
40 init 1 39 17
41 or 1 38 39
42 uext 20 41 31
43 eq 1 42 22
44 or 1 24 43
45 not 1 44
46 output 45 prop_neg
47 const 1 1
48 not 1 44
49 and 1 47 48
50 bad 49
51 sort bitvec 6
52 const 51 000000
53 state 51 BitCounter
54 init 51 53 52
55 uext 1 41 0 Busy
56 const 5 00000000
57 state 5 ClkGen.Counter
58 init 5 57 56
59 eq 1 57 56
60 uext 1 59 0 ClkGen.CountEq0
61 const 5 00000010
62 uext 20 6 24
63 const 20 00000000000000000000000000000010
64 ult 1 62 63
65 ite 5 64 61 6
66 sort bitvec 25
67 const 66 0000000000000000000000000
68 sort bitvec 7
69 slice 68 65 7 1
70 concat 20 67 69
71 sub 20 70 22
72 slice 5 71 7 0
73 uext 5 72 0 ClkGen.CounterPreset
74 state 1 ClkGen.Mdc
75 init 1 74 17
76 not 1 74
77 and 1 59 76
78 uext 1 77 0 ClkGen.MdcEn
79 uext 5 65 0 ClkGen.TempDivider
80 input 1
81 uext 1 80 0 EndBusy_d
82 redand 1 53
83 uext 1 82 0 EndOp
84 state 1 InProgress_q1
85 init 1 84 17
86 state 1 InProgress_q2
87 init 1 86 17
88 sort bitvec 2
89 input 88
90 uext 88 89 0 LatchByte
91 input 1
92 uext 1 91 0 LatchByte0_d
93 input 1
94 uext 1 93 0 LatchByte1_d
95 input 1
96 uext 1 95 0 Nvalid
97 state 1 OutCtrl.MdcFrame
98 init 1 97 17
99 input 1
100 uext 1 99 0 OutCtrl.MdcFrame_d1
101 state 1 OutCtrl.MdcFrame_d2
102 init 1 101 17
103 input 1
104 uext 1 103 0 OutCtrl.Mdo
105 input 1
106 uext 1 105 0 OutCtrl.MdoEn_d
107 state 1 OutCtrl.MdoEn_d2
108 init 1 107 17
109 input 1
110 uext 1 109 0 OutCtrl.Mdo_d
111 state 1 WriteOp
112 init 1 111 17
113 and 1 111 36
114 slice 1 53 5 5
115 uext 20 53 26
116 const 20 00000000000000000000000000000000
117 eq 1 115 116
118 and 1 117 10
119 or 1 114 118
120 and 1 113 119
121 not 1 111
122 and 1 121 36
123 slice 1 53 4 4
124 not 1 123
125 and 1 114 124
126 sort bitvec 3
127 slice 126 53 3 1
128 redand 1 127
129 not 1 128
130 and 1 125 129
131 uext 20 53 26
132 eq 1 131 116
133 and 1 132 10
134 or 1 130 133
135 and 1 122 134
136 or 1 120 135
137 uext 1 136 0 OutCtrl.SerialEn
138 input 1
139 uext 1 138 0 OutCtrl.SerialEn_q
140 state 1 RStatStart_q1
141 init 1 140 17
142 state 1 RStatStart_q2
143 init 1 142 17
144 input 1
145 uext 1 144 0 RStat_q1
146 state 1 RStat_q2
147 init 1 146 17
148 state 1 RStat_q3
149 init 1 148 17
150 not 1 142
151 and 1 140 150
152 uext 1 151 0 ReadStatusOp
153 input 1
154 uext 1 153 0 ScanPHYAddrValid
155 input 1
156 uext 1 155 0 ScanStat_q1
157 input 1
158 uext 1 157 0 ScanStat_q2
159 not 1 36
160 and 1 30 159
161 not 1 84
162 and 1 160 161
163 not 1 86
164 and 1 162 163
165 uext 1 164 0 ScanStatusOp
166 input 7
167 uext 7 166 0 ShftRg.FiadReg
168 input 1
169 uext 1 168 0 ShftRg.LinkOK
170 input 3
171 uext 3 170 0 ShftRg.Prsd
172 input 5
173 uext 5 172 0 ShftRg.ShiftReg
174 state 1 WCtrlDataStart_q1
175 init 1 174 17
176 state 1 WCtrlDataStart_q2
177 init 1 176 17
178 not 1 176
179 and 1 174 178
180 or 1 179 151
181 or 1 180 164
182 uext 1 181 0 StartOp
183 input 1
184 uext 1 183 0 StatusSampledEnd
185 input 1
186 uext 1 185 0 WCtrlData_q1
187 state 1 WCtrlData_q2
188 init 1 187 17
189 state 1 WCtrlData_q3
190 init 1 189 17
191 uext 1 179 0 WriteDataOp
192 uext 1 44 0 prop
193 ite 1 12 17 107
194 next 1 18 193
195 not 1 189
196 and 1 187 195
197 ite 1 196 47 25
198 input 1
199 ite 1 33 198 197
200 input 1
201 ite 1 12 200 199
202 ite 1 33 17 201
203 input 1
204 ite 1 12 203 202
205 ite 1 12 17 204
206 next 1 25 205
207 not 1 148
208 and 1 146 207
209 ite 1 208 47 27
210 input 1
211 ite 1 33 210 209
212 input 1
213 ite 1 12 212 211
214 ite 1 33 17 213
215 input 1
216 ite 1 12 215 214
217 ite 1 12 17 216
218 next 1 27 217
219 ite 1 77 15 30
220 input 1
221 ite 1 12 220 219
222 ite 1 12 17 221
223 next 1 30 222
224 not 1 86
225 and 1 224 39
226 ite 1 12 17 225
227 next 1 33 226
228 input 1
229 input 1
230 ite 1 82 17 36
231 input 1
232 ite 1 181 231 230
233 ite 1 77 232 229
234 input 1
235 ite 1 12 234 233
236 ite 1 181 47 235
237 ite 1 77 236 228
238 input 1
239 ite 1 12 238 237
240 ite 1 77 239 36
241 input 1
242 ite 1 12 241 240
243 ite 1 12 17 242
244 next 1 36 243
245 ite 1 77 36 39
246 input 1
247 ite 1 12 246 245
248 ite 1 12 17 247
249 next 1 39 248
250 input 51
251 input 51
252 uext 51 47 5
253 add 51 53 252
254 const 51 100001
255 eq 1 53 52
256 and 1 10 255
257 ite 51 256 254 253
258 input 51
259 not 1 84
260 ite 51 259 258 257
261 ite 51 77 260 251
262 input 51
263 ite 51 12 262 261
264 ite 51 259 52 263
265 ite 51 77 264 250
266 input 51
267 ite 51 12 266 265
268 ite 51 77 267 53
269 input 51
270 ite 51 12 269 268
271 ite 51 12 52 270
272 next 51 53 271
273 const 5 00000001
274 sub 5 57 273
275 ite 5 59 72 274
276 input 5
277 ite 5 12 276 275
278 ite 5 12 273 277
279 next 5 57 278
280 not 1 74
281 and 1 59 97
282 ite 1 281 280 74
283 input 1
284 ite 1 12 283 282
285 ite 1 12 17 284
286 next 1 74 285
287 ite 1 77 36 84
288 input 1
289 ite 1 12 288 287
290 ite 1 12 17 289
291 next 1 84 290
292 ite 1 77 36 86
293 input 1
294 ite 1 12 293 292
295 ite 1 12 17 294
296 next 1 86 295
297 ite 1 12 17 101
298 next 1 97 297
299 ite 1 77 36 101
300 input 1
301 ite 1 12 300 299
302 ite 1 12 17 301
303 next 1 101 302
304 not 1 114
305 and 1 36 304
306 or 1 136 305
307 ite 1 77 306 107
308 input 1
309 ite 1 12 308 307
310 ite 1 12 17 309
311 next 1 107 310
312 input 1
313 input 1
314 ite 1 82 17 111
315 input 1
316 ite 1 181 315 314
317 ite 1 77 316 313
318 input 1
319 ite 1 12 318 317
320 input 1
321 input 1
322 not 1 36
323 ite 1 322 179 111
324 ite 1 181 323 321
325 ite 1 77 324 320
326 input 1
327 ite 1 12 326 325
328 ite 1 181 327 319
329 ite 1 77 328 312
330 input 1
331 ite 1 12 330 329
332 ite 1 77 331 111
333 input 1
334 ite 1 12 333 332
335 ite 1 12 17 334
336 next 1 111 335
337 ite 1 77 27 140
338 input 1
339 ite 1 12 338 337
340 ite 1 12 17 339
341 next 1 140 340
342 ite 1 77 27 142
343 input 1
344 ite 1 12 343 342
345 ite 1 12 17 344
346 next 1 142 345
347 ite 1 12 17 11
348 next 1 146 347
349 ite 1 12 17 11
350 next 1 148 349
351 ite 1 77 25 174
352 input 1
353 ite 1 12 352 351
354 ite 1 12 17 353
355 next 1 174 354
356 ite 1 77 25 176
357 input 1
358 ite 1 12 357 356
359 ite 1 12 17 358
360 next 1 176 359
361 ite 1 12 17 16
362 next 1 187 361
363 ite 1 12 17 16
364 next 1 189 363
; end of yosys output
