# histogram-equalization

## 功能
*  使用verilog實現直方圖等化
*  使用testbench檢驗功能正常
*  Synthesis模擬預計使用面積(Area)、時間(Time)、功率(Power)
*  Pre-sim檢測電路功能正常
*  Primetime模擬更詳細的使用時間(Time)、功率(Power)

## 結果
*  輸出圖形
  ![image](https://github.com/TingKaiHsu0525/histogram-equalization/assets/145333999/a04d47c9-f247-47ee-bc93-c1f76a48a0f7)
*  Synthesis
    *    面積
