# Implementace jednoduchÃ©ho RISC-V procesoru

Tato roÄnÃ­kovÃ¡ prÃ¡ce se zabÃ½vÃ¡ nÃ¡vrhem a implementacÃ­ jednocyklovÃ©ho procesoru na architektuÅ™e RISC-V. Procesor je navrÅ¾en v jazyce VHDL a otestovÃ¡n pomocÃ­ simulace i nasazenÃ­m na FPGA desce.

## ğŸ“„ ShrnutÃ­

- **Architektura:** RISC-V (picoRISC-V subset)
- **Typ:** JednocyklovÃ½ procesor
- **Technologie:** VHDL, FPGA (Spartan-3E)
- **CÃ­lovÃ¡ platforma:** Xilinx ISE, ISIM, Sigasi + VS Code
- **Autor:** JiÅ™Ã­ ÄŒernohorskÃ½
- **VedoucÃ­ prÃ¡ce:** Ing. Petr Socha, Ph.D.
- **Å kolnÃ­ rok:** 2024/2025

## ğŸ§  Funkce procesoru

### PodporovanÃ© instrukce (11 instrukcÃ­):
- **ÄŒtenÃ­/zÃ¡pis:** `lw`, `sw`
- **ALU operace:** `add`, `addi`, `sub`, `and`, `or`, `slt`
- **Skoky a volÃ¡nÃ­:** `beq`, `jal`, `jalr`

### KlÃ­ÄovÃ© komponenty:
- **Å˜adiÄ:** Generuje Å™Ã­dicÃ­ signÃ¡ly na zÃ¡kladÄ› `opcode`, `funct3`, `funct7`.
- **ALU:** Aritmeticko-logickÃ¡ jednotka s operacemi +, -, AND, OR, SLT.
- **Registre:** 32 registrÅ¯ Å¡Ã­Å™ky 32 bitÅ¯ (0. registr = nula).
- **PamÄ›Å¥:**
  - **InstrukÄnÃ­ pamÄ›Å¥:** 1KB (256 instrukcÃ­), hard-coded.
  - **DatovÃ¡ pamÄ›Å¥:** 512 B, podpora I/O (LED na adrese 0, DIP pÅ™epÃ­naÄe na adrese 4).
- **Top-Level Architektura:** HarvardskÃ¡ architektura (oddÄ›lenÃ¡ pamÄ›Å¥ dat a programu).

## ğŸ“š PouÅ¾itÃ© zdroje

1. Ing. Michal Å tÄ›panovskÃ½, Ph.D. â€“ PÅ™ednÃ¡Å¡ky o RISC mikroarchitektuÅ™e (BI-APS, FIT ÄŒVUT)
2. [RISC-V Instruction Encoder/Decoder](https://luplab.gitlab.io/rvcodecjs/)

