# ALUbb
Programa en VHDL que describe la siguiente tabla de verdad
S1 S0 F             # de lineas de salida
0  0  AND             3
0  1  OR              3
1  0  NOT(B)          3
1  1  COMP-2(A)       4

Entrada 1     Entrada 2
3 bits         3 bits
Se sintentiz√≥ en una basys 3 
