+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 133.07 MHz ; 133.07 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.485 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.280 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.292 ; 3.121 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.910 ; 2.772 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.944 ; 2.820 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.844 ; 2.695 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.067 ; 2.946 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.135 ; 2.980 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.180 ; 3.001 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.109 ; 2.971 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.774 ; 2.635 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.118 ; 2.940 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.806 ; 2.647 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.834 ; 2.671 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.178 ; 3.004 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.848 ; 2.708 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.292 ; 3.121 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.118 ; 2.930 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.004 ; 2.850 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.287 ; 3.110 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.323 ; -2.174 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.453 ; -2.305 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.467 ; -2.317 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.369 ; -2.195 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.585 ; -2.437 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.666 ; -2.502 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.690 ; -2.487 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.625 ; -2.462 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.323 ; -2.174 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.636 ; -2.434 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.352 ; -2.184 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.378 ; -2.206 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.690 ; -2.493 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.396 ; -2.246 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.816 ; -2.636 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.630 ; -2.419 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.525 ; -2.346 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.538 ; -2.348 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.292 ; 6.188 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.185 ; 6.148 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.919 ; 5.865 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.022 ; 5.962 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.746 ; 5.615 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.787 ; 5.764 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.929 ; 5.880 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.671 ; 5.614 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.940 ; 5.929 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.172 ; 6.088 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.162 ; 6.120 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.056 ; 6.036 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.690 ; 5.632 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.262 ; 6.188 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.933 ; 5.904 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.292 ; 6.182 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.822 ; 5.798 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.498 ; 6.507 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.495 ; 7.331 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.954 ; 5.838 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.495 ; 7.331 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.052 ; 6.035 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.089 ; 6.072 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.131 ; 6.100 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.790 ; 5.783 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.057 ; 5.928 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.254 ; 6.229 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.829 ; 5.767 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.739 ; 5.640 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.761 ; 5.707 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.680 ; 5.598 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.691 ; 5.611 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.184 ; 6.149 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.674 ; 5.663 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.194 ; 6.189 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.304 ; 6.277 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.419 ; 5.345 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.885 ; 5.850 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.634 ; 5.582 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.752 ; 5.695 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.470 ; 5.345 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.507 ; 5.485 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.642 ; 5.595 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.419 ; 5.366 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.672 ; 5.661 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.875 ; 5.795 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.882 ; 5.842 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.780 ; 5.762 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.436 ; 5.382 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.958 ; 5.888 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.664 ; 5.637 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.987 ; 5.882 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.558 ; 5.535 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.780 ; 5.841 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.402 ; 5.328 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.666 ; 5.556 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.149 ; 6.993 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.775 ; 5.759 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.813 ; 5.798 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.853 ; 5.824 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.528 ; 5.522 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.764 ; 5.641 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.971 ; 5.947 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.564 ; 5.505 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.463 ; 5.368 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.501 ; 5.450 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.406 ; 5.328 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.435 ; 5.360 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.903 ; 5.870 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.402 ; 5.392 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.913 ; 5.909 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.018 ; 5.992 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+




+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sun Aug 30 18:33:51 2015
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.091               0.000 clk 
Info (332146): Worst-case hold slack is 0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.303               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.485               0.000 clk 
Info (332146): Worst-case hold slack is 0.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.280               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.338               0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 502 megabytes
    Info: Processing ended: Sun Aug 30 18:33:56 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03




