{
    "riscv8bit_tb": [
        "riscv8bit_tb",
        "YsKIY",
        "module",
        3
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        2
    ]
}