# Calculadora em VHDL com Display de 7 Segmentos

## Projeto da Disciplina de L√≥gica Reconfigur√°vel

Este projeto foi desenvolvido para a disciplina de L√≥gica Reconfigur√°vel e consiste na implementa√ß√£o de uma calculadora utilizando a linguagem de descri√ß√£o de hardware (HDL) VHDL, com exibi√ß√£o dos resultados em um display de 7 segmentos.

---

## üìù Descri√ß√£o do Projeto

O objetivo principal foi criar uma calculadora funcional que permite ao usu√°rio selecionar n√∫meros e opera√ß√µes aritm√©ticas b√°sicas atrav√©s de switches. A confirma√ß√£o da opera√ß√£o √© realizada por meio de um bot√£o, e o resultado √© subsequentemente exibido no display de 7 segmentos. Este projeto visa aplicar os conceitos de l√≥gica reconfigur√°vel na pr√°tica, desde a concep√ß√£o do circuito at√© a sua implementa√ß√£o e teste em hardware.

---

##  Funcionalidades

* **Sele√ß√£o de Operandos:** N√∫meros de entrada selecionados via switches.
* **Sele√ß√£o de Opera√ß√£o:** Opera√ß√µes aritm√©ticas (adi√ß√£o, subtra√ß√£o, multiplica√ß√£o, divis√£o) selecionadas via switches.
* **Confirma√ß√£o de Opera√ß√£o:** Um bot√£o dedicado para iniciar o c√°lculo.
* **Exibi√ß√£o de Resultado:** O resultado da opera√ß√£o √© mostrado em um display de 7 segmentos.
* **Suporte a N√∫meros Negativos:** A calculadora √© capaz de processar e exibir resultados negativos (sinalizado no display ou por LED, conforme sugest√£o de melhoria).

---

##  Hardware e Software

* **Linguagem de Descri√ß√£o de Hardware:** VHDL
* **Hardware Alvo:** Placa FPGA com display de 7 segmentos, switches e bot√µes.
* **Modulariza√ß√£o:** Utiliza√ß√£o de `packages` em VHDL para uma melhor organiza√ß√£o do c√≥digo.

---

##  Funcionamento

A calculadora opera recebendo duas entradas num√©ricas e uma sele√ß√£o de opera√ß√£o atrav√©s de switches. Ao pressionar o bot√£o de confirma√ß√£o, o circuito l√≥gico implementado em VHDL realiza o c√°lculo correspondente. O resultado √© ent√£o processado e enviado para os displays de 7 segmentos para visualiza√ß√£o pelo usu√°rio.

---

##  Testes e Resultados

O c√≥digo VHDL foi compilado e programado na placa FPGA para a realiza√ß√£o de testes e verifica√ß√£o do seu funcionamento. Os resultados obtidos foram satisfat√≥rios, conforme detalhado abaixo:

* **Adi√ß√£o:** Teste realizado com `8 + 3`. Resultado exibido: `11`.
    ![Teste de soma na placa](Img/placa1.png)
* **Subtra√ß√£o (com resultado negativo):** Teste realizado para verificar o funcionamento com n√∫meros negativos.
   ![Teste de sub na placa](Img/placa2.png)
* **Divis√£o:** Teste realizado com `8 / 2`. Resultado exibido: `04`.
    ![Teste de div na placa](Img/placa3.png)
* **Multiplica√ß√£o:** Teste realizado com `8 * 7`. Resultado exibido: `56`.
   ![Teste de mult na placa](Img/placa4.png)

---

##  Conclus√£o

O projeto desenvolvido implementa com sucesso uma calculadora em VHDL, utilizando `packages` para modulariza√ß√£o e displays de 7 segmentos para exibi√ß√£o dos resultados. A estrutura proposta permite realizar opera√ß√µes b√°sicas como adi√ß√£o, subtra√ß√£o, multiplica√ß√£o e divis√£o, garantindo uma interface clara e intuitiva para o usu√°rio.

---

##  Sugest√µes de Melhorias Futuras

* **Sinaliza√ß√£o de Negativo com LED:** Em vez de usar um segmento do display para o sinal, utilizar um LED dedicado. Isso permitiria usar o √∫ltimo display de 7 segmentos para representar a casa da centena em resultados maiores que 99.
* **Multiplexa√ß√£o de Switches:** Melhorar a multiplexa√ß√£o dos switches para reduzir o n√∫mero de pinos utilizados na FPGA.
* **Sinaliza√ß√£o de Erro:** Implementar um sistema de sinaliza√ß√£o para erros, como divis√£o por zero.

---

##  Estrutura do Reposit√≥rio (Exemplo)
