TimeQuest Timing Analyzer report for SineWaveGenerator
<<<<<<< Updated upstream
Fri Feb 03 17:22:45 2023
=======
Thu Feb 16 19:01:24 2023
>>>>>>> Stashed changes
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
<<<<<<< Updated upstream
 13. Slow 1200mV 85C Model Setup: 'divisor_de_clock:div_1|o_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'divisor_de_clock:div_1|o_clk'
 16. Slow 1200mV 85C Model Recovery: 'divisor_de_clock:div_1|o_clk'
 17. Slow 1200mV 85C Model Removal: 'divisor_de_clock:div_1|o_clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:div_1|o_clk'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'divisor_de_clock:div_1|o_clk'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'divisor_de_clock:div_1|o_clk'
 35. Slow 1200mV 0C Model Recovery: 'divisor_de_clock:div_1|o_clk'
 36. Slow 1200mV 0C Model Removal: 'divisor_de_clock:div_1|o_clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:div_1|o_clk'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Setup: 'divisor_de_clock:div_1|o_clk'
 51. Fast 1200mV 0C Model Hold: 'clk'
 52. Fast 1200mV 0C Model Hold: 'divisor_de_clock:div_1|o_clk'
 53. Fast 1200mV 0C Model Recovery: 'divisor_de_clock:div_1|o_clk'
 54. Fast 1200mV 0C Model Removal: 'divisor_de_clock:div_1|o_clk'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:div_1|o_clk'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Board Trace Model Assignments
 68. Input Transition Times
 69. Slow Corner Signal Integrity Metrics
 70. Fast Corner Signal Integrity Metrics
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages
=======
 13. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 14. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 15. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 16. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 32. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 33. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 34. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 49. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 50. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 51. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Board Trace Model Assignments
 63. Input Transition Times
 64. Slow Corner Signal Integrity Metrics
 65. Fast Corner Signal Integrity Metrics
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages
>>>>>>> Stashed changes



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SineWaveGenerator                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C40F324C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; divisor_de_clock:div_1|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:div_1|o_clk } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


<<<<<<< Updated upstream
+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 262.95 MHz ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 477.55 MHz ; 437.64 MHz      ; divisor_de_clock:div_1|o_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
=======
+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                       ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 391.24 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 587.2 MHz  ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 588.24 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
>>>>>>> Stashed changes
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


<<<<<<< Updated upstream
+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.803 ; -44.852       ;
; divisor_de_clock:div_1|o_clk ; -1.094 ; -10.992       ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.399 ; 0.000         ;
; divisor_de_clock:div_1|o_clk ; 0.414 ; 0.000         ;
+------------------------------+-------+---------------+
=======
+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.556 ; -35.190       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.703 ; -3.482        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.700 ; -3.360        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_portadora|o_clk  ; 0.361 ; 0.000         ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.362 ; 0.000         ;
; clk                                       ; 0.392 ; 0.000         ;
+-------------------------------------------+-------+---------------+
>>>>>>> Stashed changes


+------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary               ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; divisor_de_clock:div_1|o_clk ; 0.144 ; 0.000         ;
+------------------------------+-------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; divisor_de_clock:div_1|o_clk ; 0.245 ; 0.000         ;
+------------------------------+-------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -55.685       ;
; divisor_de_clock:div_1|o_clk ; -1.285 ; -20.560       ;
+------------------------------+--------+---------------+


<<<<<<< Updated upstream
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                    ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.803 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.730      ;
; -2.803 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.730      ;
; -2.803 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.730      ;
; -2.803 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.730      ;
; -2.803 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.730      ;
; -2.803 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.730      ;
; -2.793 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.720      ;
; -2.793 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.720      ;
; -2.793 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.720      ;
; -2.793 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.720      ;
; -2.793 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.720      ;
; -2.793 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.720      ;
; -2.693 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.620      ;
; -2.693 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.620      ;
; -2.693 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.620      ;
; -2.693 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.620      ;
; -2.693 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.620      ;
; -2.693 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.620      ;
; -2.692 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.618      ;
; -2.692 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.618      ;
; -2.692 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.618      ;
; -2.692 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.618      ;
; -2.692 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.618      ;
; -2.692 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.618      ;
; -2.691 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.618      ;
; -2.691 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.618      ;
; -2.691 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.618      ;
; -2.691 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.618      ;
; -2.691 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.618      ;
; -2.691 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.618      ;
; -2.610 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.536      ;
; -2.610 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.536      ;
; -2.610 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.536      ;
; -2.610 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.536      ;
; -2.610 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.536      ;
; -2.610 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.536      ;
; -2.588 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.515      ;
; -2.588 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.515      ;
; -2.588 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.515      ;
; -2.588 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.515      ;
; -2.588 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.515      ;
; -2.588 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.515      ;
; -2.563 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.489      ;
; -2.563 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.489      ;
; -2.563 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.489      ;
; -2.563 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.489      ;
; -2.563 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.489      ;
; -2.563 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.489      ;
; -2.518 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.445      ;
; -2.518 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.445      ;
; -2.518 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.445      ;
; -2.518 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.445      ;
; -2.518 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.445      ;
; -2.518 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.445      ;
; -2.473 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.399      ;
; -2.473 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.399      ;
; -2.473 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.399      ;
; -2.473 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.399      ;
; -2.473 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.399      ;
; -2.473 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.399      ;
; -2.431 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.357      ;
; -2.431 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.357      ;
; -2.431 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.357      ;
; -2.431 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.357      ;
; -2.431 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.357      ;
; -2.431 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.357      ;
; -2.426 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.494     ; 2.930      ;
; -2.426 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.494     ; 2.930      ;
; -2.426 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.494     ; 2.930      ;
; -2.426 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.494     ; 2.930      ;
; -2.426 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.494     ; 2.930      ;
; -2.426 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.494     ; 2.930      ;
; -2.397 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.335      ; 3.730      ;
; -2.397 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.335      ; 3.730      ;
; -2.387 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.335      ; 3.720      ;
; -2.387 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.335      ; 3.720      ;
; -2.341 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.267      ;
; -2.341 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.267      ;
; -2.341 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.267      ;
; -2.341 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.267      ;
; -2.341 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.267      ;
; -2.341 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.267      ;
; -2.287 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.335      ; 3.620      ;
; -2.287 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.335      ; 3.620      ;
; -2.286 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.334      ; 3.618      ;
; -2.286 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.334      ; 3.618      ;
; -2.285 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.335      ; 3.618      ;
; -2.285 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.335      ; 3.618      ;
; -2.204 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.334      ; 3.536      ;
; -2.204 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.334      ; 3.536      ;
; -2.189 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.117      ;
; -2.189 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.117      ;
; -2.189 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.117      ;
; -2.189 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.117      ;
; -2.189 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.117      ;
; -2.189 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.117      ;
; -2.182 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.335      ; 3.515      ;
; -2.182 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.335      ; 3.515      ;
; -2.157 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.334      ; 3.489      ;
; -2.157 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.334      ; 3.489      ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:div_1|o_clk'                                                                                                       ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.094 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 2.018      ;
; -1.015 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.939      ;
; -1.003 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.927      ;
; -0.998 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.923      ;
; -0.974 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.898      ;
; -0.973 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.897      ;
; -0.970 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.895      ;
; -0.964 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.889      ;
; -0.962 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.886      ;
; -0.961 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.885      ;
; -0.945 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.870      ;
; -0.943 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.867      ;
; -0.898 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.822      ;
; -0.898 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.823      ;
; -0.883 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.807      ;
; -0.878 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.803      ;
; -0.877 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.802      ;
; -0.871 ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.795      ;
; -0.871 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.795      ;
; -0.866 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.791      ;
; -0.859 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.783      ;
; -0.842 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.766      ;
; -0.841 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.765      ;
; -0.838 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.763      ;
; -0.832 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.757      ;
; -0.832 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.757      ;
; -0.830 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.754      ;
; -0.829 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.753      ;
; -0.813 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.738      ;
; -0.813 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.738      ;
; -0.811 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.735      ;
; -0.810 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.734      ;
; -0.794 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.719      ;
; -0.790 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.714      ;
; -0.766 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.690      ;
; -0.766 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.691      ;
; -0.751 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.675      ;
; -0.746 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.671      ;
; -0.745 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.670      ;
; -0.743 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.667      ;
; -0.739 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.663      ;
; -0.734 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.659      ;
; -0.727 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.651      ;
; -0.710 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.634      ;
; -0.710 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.635      ;
; -0.709 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.633      ;
; -0.706 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.631      ;
; -0.693 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.330      ; 2.021      ;
; -0.627 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.330      ; 1.955      ;
; -0.607 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.330      ; 1.935      ;
; -0.561 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.330      ; 1.889      ;
; -0.523 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.330      ; 1.851      ;
; -0.438 ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.330      ; 1.766      ;
; -0.339 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.330      ; 1.667      ;
; -0.281 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.206      ;
; -0.277 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.201      ;
; -0.253 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.178      ;
; -0.253 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.177      ;
; -0.249 ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.173      ;
; -0.240 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.164      ;
; -0.235 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.160      ;
; -0.229 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.154      ;
; -0.226 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.150      ;
; -0.219 ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.144      ;
; -0.210 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.135      ;
; -0.210 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 1.135      ;
; -0.208 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.132      ;
; -0.207 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 1.131      ;
; 0.044  ; contador:ct_1|q_temp[7] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.091     ; 0.863      ;
; 0.082  ; contador:ct_2|q_temp[7] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 0.842      ;
; 0.159  ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.074     ; 0.765      ;
; 0.160  ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.073     ; 0.765      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.399 ; contador:ct_3|q_temp[0]                 ; contador:ct_3|q_temp[0]                 ; clk          ; clk         ; 0.000        ; 0.089      ; 0.674      ;
; 0.410 ; Atraso:at|cont[0]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.442 ; Atraso:at|cont[7]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.701      ;
; 0.442 ; divisor_de_clock:div_1|r_clk_counter[7] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.716      ;
; 0.494 ; contador:ct_3|q_temp[7]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.752      ;
; 0.585 ; divisor_de_clock:div_1|r_clk_counter[5] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.265      ;
; 0.600 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.280      ;
; 0.649 ; Atraso:at|cont[4]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.908      ;
; 0.650 ; contador:ct_3|q_temp[6]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.908      ;
; 0.654 ; Atraso:at|cont[5]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.655 ; Atraso:at|cont[3]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.655 ; contador:ct_3|q_temp[5]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.656 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.658 ; Atraso:at|cont[6]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.917      ;
; 0.661 ; Atraso:at|cont[0]                       ; Atraso:at|cont[1]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.920      ;
; 0.661 ; Atraso:at|cont[1]                       ; Atraso:at|cont[1]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.920      ;
; 0.664 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.922      ;
; 0.666 ; Atraso:at|cont[2]                       ; Atraso:at|cont[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.925      ;
; 0.667 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.925      ;
; 0.677 ; divisor_de_clock:div_1|r_clk_counter[6] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.951      ;
; 0.681 ; Atraso:at|cont[6]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.940      ;
; 0.682 ; Atraso:at|cont[7]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.941      ;
; 0.684 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.942      ;
; 0.687 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.944      ;
; 0.688 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.945      ;
; 0.691 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.948      ;
; 0.691 ; divisor_de_clock:div_1|r_clk_counter[5] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.948      ;
; 0.693 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.950      ;
; 0.701 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.958      ;
; 0.706 ; divisor_de_clock:div_1|r_clk_counter[5] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.386      ;
; 0.709 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.389      ;
; 0.721 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.401      ;
; 0.728 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.408      ;
; 0.786 ; Atraso:at|cont[5]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.045      ;
; 0.830 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.510      ;
; 0.834 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.514      ;
; 0.839 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.519      ;
; 0.849 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.529      ;
; 0.908 ; Atraso:at|cont[4]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.167      ;
; 0.955 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.635      ;
; 0.960 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.494      ; 1.640      ;
; 0.967 ; Atraso:at|cont[4]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.226      ;
; 0.968 ; contador:ct_3|q_temp[6]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.971 ; Atraso:at|cont[0]                       ; Atraso:at|cont[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.230      ;
; 0.974 ; Atraso:at|cont[1]                       ; Atraso:at|cont[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.233      ;
; 0.976 ; Atraso:at|cont[6]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.235      ;
; 0.976 ; Atraso:at|cont[0]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.235      ;
; 0.979 ; Atraso:at|cont[1]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.238      ;
; 0.981 ; Atraso:at|cont[5]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.240      ;
; 0.982 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.240      ;
; 0.982 ; Atraso:at|cont[3]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.241      ;
; 0.982 ; contador:ct_3|q_temp[5]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.240      ;
; 0.983 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.241      ;
; 0.983 ; Atraso:at|cont[2]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.242      ;
; 0.984 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.242      ;
; 0.986 ; Atraso:at|cont[5]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.245      ;
; 0.987 ; Atraso:at|cont[3]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.246      ;
; 0.987 ; contador:ct_3|q_temp[5]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.245      ;
; 0.988 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 0.997 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.255      ;
; 1.002 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.260      ;
; 1.004 ; divisor_de_clock:div_1|r_clk_counter[6] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.278      ;
; 1.005 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.262      ;
; 1.005 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.262      ;
; 1.006 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.263      ;
; 1.010 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.267      ;
; 1.018 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.275      ;
; 1.020 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.277      ;
; 1.025 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.282      ;
; 1.075 ; Atraso:at|cont[3]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.334      ;
; 1.082 ; Atraso:at|cont[6]                       ; Atraso:at|is_enable                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.341      ;
; 1.088 ; Atraso:at|cont[4]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.347      ;
; 1.091 ; contador:ct_3|q_temp[0]                 ; contador:ct_3|q_temp[1]                 ; clk          ; clk         ; 0.000        ; -0.335     ; 0.942      ;
; 1.093 ; Atraso:at|cont[4]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.352      ;
; 1.097 ; Atraso:at|cont[0]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.356      ;
; 1.100 ; Atraso:at|cont[1]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.359      ;
; 1.102 ; Atraso:at|cont[0]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.361      ;
; 1.103 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.361      ;
; 1.104 ; Atraso:at|cont[2]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.363      ;
; 1.105 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.363      ;
; 1.105 ; Atraso:at|cont[1]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.364      ;
; 1.108 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.366      ;
; 1.108 ; Atraso:at|cont[3]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.367      ;
; 1.109 ; Atraso:at|cont[2]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.368      ;
; 1.109 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.367      ;
; 1.110 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.368      ;
; 1.113 ; Atraso:at|cont[3]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.372      ;
; 1.114 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.372      ;
; 1.123 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.381      ;
; 1.126 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.383      ;
; 1.127 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.384      ;
; 1.128 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.386      ;
; 1.131 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.388      ;
; 1.131 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.388      ;
; 1.136 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.393      ;
; 1.146 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.403      ;
; 1.205 ; Atraso:at|cont[7]                       ; Atraso:at|is_enable                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.464      ;
; 1.223 ; Atraso:at|cont[0]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.482      ;
; 1.226 ; Atraso:at|cont[1]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.485      ;
; 1.228 ; Atraso:at|cont[0]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.487      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:div_1|o_clk'                                                                                                       ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.414 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 0.674      ;
; 0.415 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 0.674      ;
; 0.459 ; contador:ct_1|q_temp[7] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.091      ; 0.736      ;
; 0.463 ; contador:ct_2|q_temp[7] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 0.723      ;
; 0.568 ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.494      ; 1.248      ;
; 0.580 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.494      ; 1.260      ;
; 0.662 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 0.922      ;
; 0.663 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 0.923      ;
; 0.666 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 0.925      ;
; 0.666 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 0.925      ;
; 0.669 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 0.928      ;
; 0.671 ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 0.930      ;
; 0.680 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 0.940      ;
; 0.683 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 0.943      ;
; 0.683 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 0.942      ;
; 0.685 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 0.945      ;
; 0.687 ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 0.947      ;
; 0.688 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.494      ; 1.368      ;
; 0.699 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 0.959      ;
; 0.702 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 0.961      ;
; 0.705 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 0.964      ;
; 0.739 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.494      ; 1.419      ;
; 0.814 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.494      ; 1.494      ;
; 0.829 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.494      ; 1.509      ;
; 0.854 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.494      ; 1.534      ;
; 0.980 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.240      ;
; 0.980 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.240      ;
; 0.983 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.242      ;
; 0.983 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.242      ;
; 0.993 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.253      ;
; 0.993 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.252      ;
; 0.995 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.255      ;
; 0.996 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.255      ;
; 0.998 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.258      ;
; 0.998 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.257      ;
; 1.000 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.260      ;
; 1.005 ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.265      ;
; 1.010 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.270      ;
; 1.015 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.275      ;
; 1.018 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.277      ;
; 1.023 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.282      ;
; 1.026 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.286      ;
; 1.029 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.288      ;
; 1.031 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.291      ;
; 1.034 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.293      ;
; 1.101 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.361      ;
; 1.101 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.361      ;
; 1.104 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.363      ;
; 1.104 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.363      ;
; 1.106 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.366      ;
; 1.106 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.366      ;
; 1.109 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.368      ;
; 1.119 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.379      ;
; 1.119 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.378      ;
; 1.121 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.381      ;
; 1.124 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.384      ;
; 1.124 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.383      ;
; 1.126 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.386      ;
; 1.136 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.396      ;
; 1.141 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.401      ;
; 1.144 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.403      ;
; 1.149 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.408      ;
; 1.155 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.414      ;
; 1.227 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.487      ;
; 1.230 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.489      ;
; 1.232 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.492      ;
; 1.245 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.505      ;
; 1.245 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.504      ;
; 1.247 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.507      ;
; 1.250 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.510      ;
; 1.252 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.074      ; 1.512      ;
; 1.270 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.073      ; 1.529      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'divisor_de_clock:div_1|o_clk'                                                                               ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                 ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.144 ; Atraso:at|is_enable ; contador:ct_2|q_temp[7] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.686      ; 1.530      ;
; 0.144 ; Atraso:at|is_enable ; contador:ct_2|q_temp[6] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.686      ; 1.530      ;
; 0.144 ; Atraso:at|is_enable ; contador:ct_2|q_temp[5] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.686      ; 1.530      ;
; 0.144 ; Atraso:at|is_enable ; contador:ct_2|q_temp[4] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.686      ; 1.530      ;
; 0.144 ; Atraso:at|is_enable ; contador:ct_2|q_temp[3] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.686      ; 1.530      ;
; 0.144 ; Atraso:at|is_enable ; contador:ct_2|q_temp[2] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.686      ; 1.530      ;
; 0.144 ; Atraso:at|is_enable ; contador:ct_2|q_temp[1] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.686      ; 1.530      ;
; 0.144 ; Atraso:at|is_enable ; contador:ct_2|q_temp[0] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.686      ; 1.530      ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'divisor_de_clock:div_1|o_clk'                                                                                ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                 ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[7] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.948      ; 1.409      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[6] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.948      ; 1.409      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[5] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.948      ; 1.409      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[4] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.948      ; 1.409      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[3] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.948      ; 1.409      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[2] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.948      ; 1.409      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[1] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.948      ; 1.409      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[0] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.948      ; 1.409      ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[0]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[1]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[2]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[3]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[4]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[5]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[6]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[7]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|is_enable                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[0]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[1]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[2]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[3]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[4]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[5]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[6]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[7]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|o_clk                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[6] ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[6]      ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[7]      ;
; 0.248  ; 0.436        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[0]                      ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|is_enable                          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|o_clk                 ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[0]                            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[1]                            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[2]                            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[3]                            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[4]                            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[5]                            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[6]                            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[7]                            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[0]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[1]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[2]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[3]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[4]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[5]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[0]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[1]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[2]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[3]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[4]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[5]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[6]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[7]      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[0] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[1] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[2] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[3] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[4] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[5] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[6] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[1]                      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[2]                      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[3]                      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[4]                      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[5]                      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[6]                      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[7]                      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[1]                      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[2]                      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[3]                      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[4]                      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[5]                      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[6]                      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[7]                      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[0]      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[1]      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[2]      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[3]      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[4]      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[5]      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[0]      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[1]      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[2]      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[3]      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:div_1|o_clk'                                                            ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[7]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[0]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[1]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[2]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[3]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[4]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[5]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[6]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[0]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[1]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[2]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[3]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[4]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[5]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[6]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[7]      ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[7]      ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[7]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[0]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[1]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[2]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[3]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[4]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[5]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[6]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[0]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[1]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[2]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[3]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[4]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[5]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[6]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[7]      ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[7]|clk           ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|inclk[0] ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|outclk   ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[0]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[1]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[2]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[3]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[4]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[5]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[6]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[0]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[1]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[2]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[3]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[4]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[5]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[6]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk|q                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[0]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[1]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[2]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[3]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[4]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[5]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[6]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[0]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[1]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[2]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[3]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[4]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[5]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[6]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[7]|clk           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|inclk[0] ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|outclk   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[7]|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; set_clock[*]  ; clk        ; 3.909 ; 4.406 ; Rise       ; clk             ;
;  set_clock[0] ; clk        ; 3.909 ; 4.259 ; Rise       ; clk             ;
;  set_clock[1] ; clk        ; 3.777 ; 4.406 ; Rise       ; clk             ;
;  set_clock[2] ; clk        ; 3.767 ; 4.172 ; Rise       ; clk             ;
;  set_clock[3] ; clk        ; 3.626 ; 4.266 ; Rise       ; clk             ;
;  set_clock[4] ; clk        ; 3.570 ; 3.922 ; Rise       ; clk             ;
;  set_clock[5] ; clk        ; 3.288 ; 3.892 ; Rise       ; clk             ;
;  set_clock[6] ; clk        ; 3.373 ; 3.559 ; Rise       ; clk             ;
;  set_clock[7] ; clk        ; 2.439 ; 2.800 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; set_clock[*]  ; clk        ; -1.431 ; -1.824 ; Rise       ; clk             ;
;  set_clock[0] ; clk        ; -2.051 ; -2.381 ; Rise       ; clk             ;
;  set_clock[1] ; clk        ; -1.801 ; -2.185 ; Rise       ; clk             ;
;  set_clock[2] ; clk        ; -1.493 ; -1.888 ; Rise       ; clk             ;
;  set_clock[3] ; clk        ; -1.463 ; -1.847 ; Rise       ; clk             ;
;  set_clock[4] ; clk        ; -1.718 ; -2.080 ; Rise       ; clk             ;
;  set_clock[5] ; clk        ; -1.431 ; -1.824 ; Rise       ; clk             ;
;  set_clock[6] ; clk        ; -1.487 ; -1.858 ; Rise       ; clk             ;
;  set_clock[7] ; clk        ; -1.747 ; -2.118 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; not_sin   ; clk                          ; 9.459  ; 9.516  ; Rise       ; clk                          ;
; sin       ; clk                          ; 9.559  ; 9.476  ; Rise       ; clk                          ;
; not_sin   ; divisor_de_clock:div_1|o_clk ; 14.104 ; 14.464 ; Rise       ; divisor_de_clock:div_1|o_clk ;
; sin       ; divisor_de_clock:div_1|o_clk ; 14.234 ; 13.927 ; Rise       ; divisor_de_clock:div_1|o_clk ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; not_sin   ; clk                          ; 7.607 ; 7.762 ; Rise       ; clk                          ;
; sin       ; clk                          ; 7.805 ; 7.632 ; Rise       ; clk                          ;
; not_sin   ; divisor_de_clock:div_1|o_clk ; 8.657 ; 8.773 ; Rise       ; divisor_de_clock:div_1|o_clk ;
; sin       ; divisor_de_clock:div_1|o_clk ; 9.435 ; 9.183 ; Rise       ; divisor_de_clock:div_1|o_clk ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
=======
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.490      ;
; -1.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.490      ;
; -1.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.490      ;
; -1.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.490      ;
; -1.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.490      ;
; -1.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.490      ;
; -1.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.490      ;
; -1.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.490      ;
; -1.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.490      ;
; -1.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.488      ;
; -1.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.396      ;
; -1.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.396      ;
; -1.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.396      ;
; -1.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.396      ;
; -1.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.396      ;
; -1.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.396      ;
; -1.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.396      ;
; -1.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.396      ;
; -1.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.396      ;
; -1.437 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.427     ; 2.005      ;
; -1.437 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.427     ; 2.005      ;
; -1.437 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.427     ; 2.005      ;
; -1.437 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.427     ; 2.005      ;
; -1.437 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.427     ; 2.005      ;
; -1.437 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.427     ; 2.005      ;
; -1.437 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.427     ; 2.005      ;
; -1.437 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.427     ; 2.005      ;
; -1.437 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.005      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.367      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.367      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.367      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.367      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.367      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.367      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.367      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.367      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.367      ;
; -1.421 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.427     ; 1.989      ;
; -1.421 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.427     ; 1.989      ;
; -1.421 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.427     ; 1.989      ;
; -1.421 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.427     ; 1.989      ;
; -1.421 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.427     ; 1.989      ;
; -1.421 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.427     ; 1.989      ;
; -1.421 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.427     ; 1.989      ;
; -1.421 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.427     ; 1.989      ;
; -1.421 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.989      ;
; -1.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.343      ;
; -1.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.343      ;
; -1.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.343      ;
; -1.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.343      ;
; -1.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.343      ;
; -1.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.343      ;
; -1.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.343      ;
; -1.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.343      ;
; -1.401 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.336      ;
; -1.401 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.336      ;
; -1.401 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.336      ;
; -1.401 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.336      ;
; -1.401 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.336      ;
; -1.401 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.336      ;
; -1.401 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.336      ;
; -1.401 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.336      ;
; -1.364 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.427     ; 1.932      ;
; -1.364 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.427     ; 1.932      ;
; -1.364 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.932      ;
; -1.364 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.932      ;
; -1.364 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.932      ;
; -1.364 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.932      ;
; -1.364 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.932      ;
; -1.364 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.932      ;
; -1.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.275      ;
; -1.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.275      ;
; -1.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.275      ;
; -1.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.275      ;
; -1.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.275      ;
; -1.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.275      ;
; -1.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.275      ;
; -1.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.275      ;
; -1.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.275      ;
; -1.341 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.427     ; 1.909      ;
; -1.341 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.427     ; 1.909      ;
; -1.341 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.909      ;
; -1.341 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.909      ;
; -1.341 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.909      ;
; -1.341 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.909      ;
; -1.341 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.909      ;
; -1.341 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.909      ;
; -1.331 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.265      ;
; -1.331 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.265      ;
; -1.331 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.265      ;
; -1.331 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.265      ;
; -1.331 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.265      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.703 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.637      ;
; -0.643 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.562      ;
; -0.643 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.577      ;
; -0.619 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.553      ;
; -0.600 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.534      ;
; -0.587 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.521      ;
; -0.587 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.521      ;
; -0.584 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.518      ;
; -0.581 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.538 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.472      ;
; -0.527 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.461      ;
; -0.503 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.437      ;
; -0.492 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.426      ;
; -0.484 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.418      ;
; -0.471 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.753      ;
; -0.468 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.402      ;
; -0.411 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.693      ;
; -0.387 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.669      ;
; -0.368 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.650      ;
; -0.355 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.637      ;
; -0.352 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.634      ;
; -0.349 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.306 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.588      ;
; -0.260 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.542      ;
; -0.233 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.515      ;
; -0.198 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.480      ;
; -0.151 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.433      ;
; -0.114 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.048      ;
; -0.108 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.027      ;
; -0.106 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.040      ;
; -0.097 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.031      ;
; -0.071 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.005      ;
; -0.051 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.985      ;
; -0.051 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.985      ;
; 0.200  ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.719      ;
; 0.275  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.659      ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.700 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.633      ;
; -0.623 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.556      ;
; -0.619 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.552      ;
; -0.595 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 1.513      ;
; -0.588 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.521      ;
; -0.584 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.517      ;
; -0.584 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.517      ;
; -0.583 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.516      ;
; -0.578 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.511      ;
; -0.507 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.440      ;
; -0.503 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.436      ;
; -0.498 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.431      ;
; -0.468 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.401      ;
; -0.468 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.749      ;
; -0.467 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.400      ;
; -0.453 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.386      ;
; -0.391 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.672      ;
; -0.387 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.668      ;
; -0.356 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.637      ;
; -0.352 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.633      ;
; -0.351 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.632      ;
; -0.346 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.627      ;
; -0.266 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.547      ;
; -0.234 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.515      ;
; -0.221 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.502      ;
; -0.148 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.429      ;
; -0.109 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.390      ;
; -0.077 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.010      ;
; -0.071 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.004      ;
; -0.068 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.001      ;
; -0.064 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.997      ;
; -0.059 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 0.977      ;
; -0.052 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.985      ;
; -0.049 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.982      ;
; 0.142  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 0.776      ;
; 0.274  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.659      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.361 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.422 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 0.656      ;
; 0.487 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.069      ;
; 0.489 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.071      ;
; 0.546 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 0.780      ;
; 0.559 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.778      ;
; 0.563 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.782      ;
; 0.570 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.573 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.792      ;
; 0.583 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.802      ;
; 0.586 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.805      ;
; 0.594 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.176      ;
; 0.596 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.178      ;
; 0.596 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.178      ;
; 0.598 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.180      ;
; 0.704 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.286      ;
; 0.706 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.288      ;
; 0.721 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.303      ;
; 0.722 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.304      ;
; 0.723 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.305      ;
; 0.724 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.306      ;
; 0.820 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 1.054      ;
; 0.845 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.064      ;
; 0.847 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.066      ;
; 0.849 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.068      ;
; 0.860 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.955 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.174      ;
; 0.957 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.176      ;
; 0.972 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.193      ;
; 0.975 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.194      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.362 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.580      ;
; 0.382 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.615      ;
; 0.529 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.110      ;
; 0.531 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.112      ;
; 0.573 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.792      ;
; 0.584 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.802      ;
; 0.587 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.820      ;
; 0.594 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.175      ;
; 0.596 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.177      ;
; 0.599 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.817      ;
; 0.605 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.823      ;
; 0.605 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.823      ;
; 0.635 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.216      ;
; 0.637 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.218      ;
; 0.707 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.288      ;
; 0.709 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.290      ;
; 0.723 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.304      ;
; 0.725 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.306      ;
; 0.740 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.321      ;
; 0.742 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.323      ;
; 0.847 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.066      ;
; 0.862 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.095      ;
; 0.862 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.864 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.082      ;
; 0.879 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.097      ;
; 0.881 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.099      ;
; 0.886 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.104      ;
; 0.888 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.106      ;
; 0.958 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.176      ;
; 0.960 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.178      ;
; 0.974 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.976 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.194      ;
; 0.991 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.209      ;
; 0.993 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.211      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.392 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.060      ; 0.609      ;
; 0.483 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.067      ;
; 0.484 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.068      ;
; 0.485 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.069      ;
; 0.487 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.071      ;
; 0.488 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.072      ;
; 0.505 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.089      ;
; 0.507 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.091      ;
; 0.546 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.778      ;
; 0.547 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.779      ;
; 0.549 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.781      ;
; 0.558 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.560 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.562 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.564 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.796      ;
; 0.566 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.798      ;
; 0.567 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.799      ;
; 0.569 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.801      ;
; 0.572 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.577 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.161      ;
; 0.578 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.796      ;
; 0.578 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.796      ;
; 0.580 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.164      ;
; 0.581 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.060      ; 0.798      ;
; 0.581 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.798      ;
; 0.581 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.798      ;
; 0.581 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.798      ;
; 0.582 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.166      ;
; 0.583 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.583 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.800      ;
; 0.585 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.802      ;
; 0.590 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.174      ;
; 0.592 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.176      ;
; 0.593 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.177      ;
; 0.594 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.812      ;
; 0.594 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.178      ;
; 0.596 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.180      ;
; 0.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.182      ;
; 0.614 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.198      ;
; 0.616 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.200      ;
; 0.709 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.293      ;
; 0.709 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.293      ;
; 0.711 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.295      ;
; 0.728 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.312      ;
; 0.730 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.314      ;
; 0.752 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.969      ;
; 0.785 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.003      ;
; 0.804 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.388      ;
; 0.817 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.401      ;
; 0.818 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.402      ;
; 0.819 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.403      ;
; 0.821 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.053      ;
; 0.821 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.405      ;
; 0.821 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.038      ;
; 0.822 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.406      ;
; 0.823 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.407      ;
; 0.824 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.408      ;
; 0.831 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.415      ;
; 0.833 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.417      ;
; 0.836 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.054      ;
; 0.841 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.073      ;
; 0.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.848 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.065      ;
; 0.850 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.852 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.084      ;
; 0.853 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.853 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.074      ;
; 0.861 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.078      ;
; 0.863 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.086      ;
; 0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.086      ;
; 0.870 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.871 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.088      ;
; 0.872 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.090      ;
; 0.933 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.517      ;
; 0.948 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.180      ;
; 0.952 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.536      ;
; 0.962 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.179      ;
; 0.963 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.963 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.963 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.965 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.183      ;
; 0.965 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.183      ;
; 0.965 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.183      ;
; 0.967 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.184      ;
; 0.967 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.184      ;
; 0.973 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.975 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.193      ;
; 0.980 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.198      ;
; 0.982 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.200      ;
; 0.984 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.201      ;
; 0.984 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.202      ;
; 0.986 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.203      ;
; 1.043 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.275      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 14.979 ; 14.836 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 15.388 ; 15.108 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 9.592  ; 9.572  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 9.636  ; 9.581  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.422 ; 8.374 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 8.495 ; 8.407 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.230 ; 8.186 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 8.469 ; 8.401 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
>>>>>>> Stashed changes


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


<<<<<<< Updated upstream
+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 289.35 MHz ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 534.19 MHz ; 437.64 MHz      ; divisor_de_clock:div_1|o_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.456 ; -38.410       ;
; divisor_de_clock:div_1|o_clk ; -0.872 ; -8.429        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.355 ; 0.000         ;
; divisor_de_clock:div_1|o_clk ; 0.371 ; 0.000         ;
+------------------------------+-------+---------------+
=======
+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                        ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 437.25 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 662.25 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 663.57 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.287 ; -28.829       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.510 ; -2.334        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.507 ; -2.240        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.320 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.320 ; 0.000         ;
; clk                                       ; 0.348 ; 0.000         ;
+-------------------------------------------+-------+---------------+
>>>>>>> Stashed changes


+------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; divisor_de_clock:div_1|o_clk ; 0.218 ; 0.000         ;
+------------------------------+-------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                 ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; divisor_de_clock:div_1|o_clk ; 0.245 ; 0.000         ;
+------------------------------+-------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -55.685       ;
; divisor_de_clock:div_1|o_clk ; -1.285 ; -20.560       ;
+------------------------------+--------+---------------+


<<<<<<< Updated upstream
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                     ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.456 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.390      ;
; -2.456 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.390      ;
; -2.456 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.390      ;
; -2.456 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.390      ;
; -2.456 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.390      ;
; -2.456 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.390      ;
; -2.434 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.368      ;
; -2.434 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.368      ;
; -2.434 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.368      ;
; -2.434 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.368      ;
; -2.434 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.368      ;
; -2.434 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.368      ;
; -2.358 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.292      ;
; -2.358 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.292      ;
; -2.358 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.292      ;
; -2.358 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.292      ;
; -2.358 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.292      ;
; -2.358 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.292      ;
; -2.350 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.284      ;
; -2.350 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.284      ;
; -2.350 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.284      ;
; -2.350 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.284      ;
; -2.350 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.284      ;
; -2.350 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.284      ;
; -2.316 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.250      ;
; -2.316 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.250      ;
; -2.316 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.250      ;
; -2.316 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.250      ;
; -2.316 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.250      ;
; -2.316 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.250      ;
; -2.266 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.200      ;
; -2.266 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.200      ;
; -2.266 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.200      ;
; -2.266 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.200      ;
; -2.266 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.200      ;
; -2.266 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.200      ;
; -2.246 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.180      ;
; -2.246 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.180      ;
; -2.246 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.180      ;
; -2.246 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.180      ;
; -2.246 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.180      ;
; -2.246 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.180      ;
; -2.204 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.138      ;
; -2.204 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.138      ;
; -2.204 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.138      ;
; -2.204 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.138      ;
; -2.204 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.138      ;
; -2.204 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.138      ;
; -2.191 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.125      ;
; -2.191 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.125      ;
; -2.191 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.125      ;
; -2.191 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.125      ;
; -2.191 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.125      ;
; -2.191 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.125      ;
; -2.146 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.461     ; 2.684      ;
; -2.146 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.461     ; 2.684      ;
; -2.146 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.461     ; 2.684      ;
; -2.146 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.461     ; 2.684      ;
; -2.146 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.461     ; 2.684      ;
; -2.146 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.461     ; 2.684      ;
; -2.125 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.059      ;
; -2.125 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.059      ;
; -2.125 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.059      ;
; -2.125 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.059      ;
; -2.125 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.059      ;
; -2.125 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.059      ;
; -2.088 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.022      ;
; -2.088 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.022      ;
; -2.088 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.022      ;
; -2.088 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.022      ;
; -2.088 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.022      ;
; -2.088 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.022      ;
; -2.076 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.390      ;
; -2.076 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.390      ;
; -2.054 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.368      ;
; -2.054 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.368      ;
; -2.009 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.943      ;
; -2.009 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.943      ;
; -2.009 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.943      ;
; -2.009 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.943      ;
; -2.009 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.943      ;
; -2.009 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.943      ;
; -1.978 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.292      ;
; -1.978 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.292      ;
; -1.970 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.284      ;
; -1.970 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.284      ;
; -1.936 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.250      ;
; -1.936 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.250      ;
; -1.916 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.851      ;
; -1.916 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.851      ;
; -1.916 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.851      ;
; -1.916 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.851      ;
; -1.916 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.851      ;
; -1.916 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.851      ;
; -1.886 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.200      ;
; -1.886 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.200      ;
; -1.866 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.180      ;
; -1.866 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.180      ;
; -1.824 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.138      ;
; -1.824 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.315      ; 3.138      ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:div_1|o_clk'                                                                                                        ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.872 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.805      ;
; -0.804 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.737      ;
; -0.798 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.731      ;
; -0.792 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.725      ;
; -0.776 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.709      ;
; -0.776 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.709      ;
; -0.772 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.705      ;
; -0.758 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.691      ;
; -0.756 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.689      ;
; -0.753 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.686      ;
; -0.729 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.662      ;
; -0.727 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.660      ;
; -0.701 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.634      ;
; -0.698 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.631      ;
; -0.693 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.626      ;
; -0.688 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.621      ;
; -0.685 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.618      ;
; -0.682 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.615      ;
; -0.678 ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.611      ;
; -0.676 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.609      ;
; -0.675 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.608      ;
; -0.660 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.593      ;
; -0.660 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.593      ;
; -0.656 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.589      ;
; -0.643 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.576      ;
; -0.642 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.575      ;
; -0.640 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.573      ;
; -0.637 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.570      ;
; -0.614 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.547      ;
; -0.613 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.546      ;
; -0.611 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.544      ;
; -0.608 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.541      ;
; -0.607 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.540      ;
; -0.601 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.534      ;
; -0.585 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.518      ;
; -0.582 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.515      ;
; -0.577 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.510      ;
; -0.575 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.508      ;
; -0.572 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.505      ;
; -0.569 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.502      ;
; -0.566 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.499      ;
; -0.560 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.493      ;
; -0.559 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.492      ;
; -0.547 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.480      ;
; -0.544 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.477      ;
; -0.544 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.477      ;
; -0.540 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.473      ;
; -0.500 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.308      ; 1.807      ;
; -0.443 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.308      ; 1.750      ;
; -0.427 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.308      ; 1.734      ;
; -0.385 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.308      ; 1.692      ;
; -0.349 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.308      ; 1.656      ;
; -0.276 ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.308      ; 1.583      ;
; -0.190 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.308      ; 1.497      ;
; -0.146 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.079      ;
; -0.140 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.073      ;
; -0.129 ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.062      ;
; -0.124 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.057      ;
; -0.121 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.054      ;
; -0.111 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.044      ;
; -0.108 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.041      ;
; -0.103 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.036      ;
; -0.101 ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.034      ;
; -0.099 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.032      ;
; -0.092 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.025      ;
; -0.091 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.024      ;
; -0.089 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.022      ;
; -0.088 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 1.021      ;
; 0.138  ; contador:ct_1|q_temp[7] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.081     ; 0.780      ;
; 0.170  ; contador:ct_2|q_temp[7] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 0.763      ;
; 0.250  ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 0.683      ;
; 0.250  ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.066     ; 0.683      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; contador:ct_3|q_temp[0]                 ; contador:ct_3|q_temp[0]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.608      ;
; 0.360 ; Atraso:at|cont[0]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.597      ;
; 0.398 ; divisor_de_clock:div_1|r_clk_counter[7] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.650      ;
; 0.399 ; Atraso:at|cont[7]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.636      ;
; 0.444 ; contador:ct_3|q_temp[7]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 0.681      ;
; 0.520 ; divisor_de_clock:div_1|r_clk_counter[5] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.152      ;
; 0.529 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.161      ;
; 0.593 ; Atraso:at|cont[4]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.830      ;
; 0.593 ; contador:ct_3|q_temp[6]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 0.830      ;
; 0.598 ; Atraso:at|cont[5]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.835      ;
; 0.598 ; contador:ct_3|q_temp[5]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 0.835      ;
; 0.599 ; Atraso:at|cont[3]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.836      ;
; 0.599 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[3]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 0.836      ;
; 0.601 ; Atraso:at|cont[6]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.838      ;
; 0.606 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 0.843      ;
; 0.607 ; Atraso:at|cont[1]                       ; Atraso:at|cont[1]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.844      ;
; 0.608 ; Atraso:at|cont[0]                       ; Atraso:at|cont[1]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.845      ;
; 0.610 ; Atraso:at|cont[2]                       ; Atraso:at|cont[2]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.847      ;
; 0.610 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[2]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 0.847      ;
; 0.616 ; divisor_de_clock:div_1|r_clk_counter[6] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.868      ;
; 0.619 ; divisor_de_clock:div_1|r_clk_counter[5] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.251      ;
; 0.624 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.860      ;
; 0.625 ; Atraso:at|cont[6]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.862      ;
; 0.625 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.861      ;
; 0.625 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.257      ;
; 0.626 ; Atraso:at|cont[7]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.863      ;
; 0.626 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.862      ;
; 0.627 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[1]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 0.864      ;
; 0.628 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.260      ;
; 0.629 ; divisor_de_clock:div_1|r_clk_counter[5] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.865      ;
; 0.630 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.866      ;
; 0.639 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.875      ;
; 0.643 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.275      ;
; 0.708 ; Atraso:at|cont[5]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.945      ;
; 0.724 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.356      ;
; 0.734 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.366      ;
; 0.741 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.373      ;
; 0.742 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.374      ;
; 0.821 ; Atraso:at|cont[4]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.058      ;
; 0.833 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.465      ;
; 0.840 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.461      ; 1.472      ;
; 0.876 ; Atraso:at|cont[0]                       ; Atraso:at|cont[2]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.113      ;
; 0.879 ; contador:ct_3|q_temp[6]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.116      ;
; 0.879 ; Atraso:at|cont[4]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.116      ;
; 0.880 ; Atraso:at|cont[1]                       ; Atraso:at|cont[2]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.117      ;
; 0.886 ; contador:ct_3|q_temp[5]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.123      ;
; 0.886 ; Atraso:at|cont[5]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.123      ;
; 0.887 ; Atraso:at|cont[6]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.124      ;
; 0.887 ; Atraso:at|cont[0]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.124      ;
; 0.887 ; Atraso:at|cont[3]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.124      ;
; 0.887 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.124      ;
; 0.891 ; Atraso:at|cont[1]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.128      ;
; 0.892 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.129      ;
; 0.897 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[3]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.134      ;
; 0.897 ; contador:ct_3|q_temp[5]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.134      ;
; 0.897 ; Atraso:at|cont[5]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.134      ;
; 0.897 ; Atraso:at|cont[2]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.134      ;
; 0.898 ; Atraso:at|cont[3]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.135      ;
; 0.898 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.135      ;
; 0.900 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[2]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.137      ;
; 0.904 ; divisor_de_clock:div_1|r_clk_counter[6] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.156      ;
; 0.906 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.142      ;
; 0.910 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.146      ;
; 0.911 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[3]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.148      ;
; 0.911 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.147      ;
; 0.914 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.150      ;
; 0.917 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.153      ;
; 0.918 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.154      ;
; 0.929 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.165      ;
; 0.973 ; Atraso:at|cont[6]                       ; Atraso:at|is_enable                     ; clk          ; clk         ; 0.000        ; 0.066      ; 1.210      ;
; 0.978 ; Atraso:at|cont[3]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.215      ;
; 0.978 ; Atraso:at|cont[4]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.215      ;
; 0.986 ; Atraso:at|cont[0]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.223      ;
; 0.989 ; Atraso:at|cont[4]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.226      ;
; 0.990 ; Atraso:at|cont[1]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.227      ;
; 0.991 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.228      ;
; 0.996 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.233      ;
; 0.996 ; Atraso:at|cont[2]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.233      ;
; 0.997 ; Atraso:at|cont[0]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.234      ;
; 0.997 ; Atraso:at|cont[3]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.234      ;
; 0.997 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.234      ;
; 1.001 ; Atraso:at|cont[1]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.238      ;
; 1.002 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.239      ;
; 1.005 ; contador:ct_3|q_temp[0]                 ; contador:ct_3|q_temp[1]                 ; clk          ; clk         ; 0.000        ; -0.311     ; 0.865      ;
; 1.007 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.244      ;
; 1.007 ; Atraso:at|cont[2]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.244      ;
; 1.008 ; Atraso:at|cont[3]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.245      ;
; 1.008 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.245      ;
; 1.009 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.245      ;
; 1.010 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.247      ;
; 1.010 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.246      ;
; 1.016 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.252      ;
; 1.020 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.256      ;
; 1.021 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.258      ;
; 1.027 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.263      ;
; 1.028 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.264      ;
; 1.085 ; Atraso:at|cont[7]                       ; Atraso:at|is_enable                     ; clk          ; clk         ; 0.000        ; 0.066      ; 1.322      ;
; 1.096 ; Atraso:at|cont[0]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.333      ;
; 1.100 ; Atraso:at|cont[1]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.337      ;
; 1.106 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.343      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:div_1|o_clk'                                                                                                        ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.371 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.608      ;
; 0.371 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.608      ;
; 0.417 ; contador:ct_1|q_temp[7] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.418 ; contador:ct_2|q_temp[7] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.655      ;
; 0.511 ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.455      ; 1.137      ;
; 0.522 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.455      ; 1.148      ;
; 0.605 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.842      ;
; 0.607 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.844      ;
; 0.608 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.845      ;
; 0.610 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.847      ;
; 0.612 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.849      ;
; 0.614 ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.851      ;
; 0.618 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.455      ; 1.244      ;
; 0.624 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.861      ;
; 0.624 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.861      ;
; 0.626 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.863      ;
; 0.629 ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.866      ;
; 0.630 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.867      ;
; 0.640 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.877      ;
; 0.641 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.878      ;
; 0.646 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 0.883      ;
; 0.661 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.455      ; 1.287      ;
; 0.726 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.455      ; 1.352      ;
; 0.736 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.455      ; 1.362      ;
; 0.761 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.455      ; 1.387      ;
; 0.891 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.128      ;
; 0.894 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.131      ;
; 0.894 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.131      ;
; 0.895 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.132      ;
; 0.897 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.134      ;
; 0.897 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.134      ;
; 0.898 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.135      ;
; 0.900 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.137      ;
; 0.905 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.142      ;
; 0.908 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.145      ;
; 0.909 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.146      ;
; 0.912 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.149      ;
; 0.915 ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.152      ;
; 0.919 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.156      ;
; 0.923 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.160      ;
; 0.928 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.165      ;
; 0.929 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.166      ;
; 0.930 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.167      ;
; 0.939 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.176      ;
; 0.940 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.177      ;
; 0.990 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.227      ;
; 0.993 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.230      ;
; 0.994 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.231      ;
; 0.996 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.233      ;
; 1.001 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.238      ;
; 1.004 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.241      ;
; 1.004 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.241      ;
; 1.005 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.242      ;
; 1.007 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.244      ;
; 1.008 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.245      ;
; 1.015 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.252      ;
; 1.018 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.255      ;
; 1.019 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.256      ;
; 1.022 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.259      ;
; 1.029 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.266      ;
; 1.033 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.270      ;
; 1.039 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.276      ;
; 1.040 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.277      ;
; 1.103 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.340      ;
; 1.104 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.341      ;
; 1.114 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.351      ;
; 1.114 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.351      ;
; 1.117 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.354      ;
; 1.118 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.355      ;
; 1.128 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.365      ;
; 1.129 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.366      ;
; 1.139 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.066      ; 1.376      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'divisor_de_clock:div_1|o_clk'                                                                                ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                 ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.218 ; Atraso:at|is_enable ; contador:ct_2|q_temp[7] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.607      ; 1.378      ;
; 0.218 ; Atraso:at|is_enable ; contador:ct_2|q_temp[6] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.607      ; 1.378      ;
; 0.218 ; Atraso:at|is_enable ; contador:ct_2|q_temp[5] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.607      ; 1.378      ;
; 0.218 ; Atraso:at|is_enable ; contador:ct_2|q_temp[4] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.607      ; 1.378      ;
; 0.218 ; Atraso:at|is_enable ; contador:ct_2|q_temp[3] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.607      ; 1.378      ;
; 0.218 ; Atraso:at|is_enable ; contador:ct_2|q_temp[2] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.607      ; 1.378      ;
; 0.218 ; Atraso:at|is_enable ; contador:ct_2|q_temp[1] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.607      ; 1.378      ;
; 0.218 ; Atraso:at|is_enable ; contador:ct_2|q_temp[0] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.607      ; 1.378      ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'divisor_de_clock:div_1|o_clk'                                                                                 ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                 ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[7] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.845      ; 1.291      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[6] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.845      ; 1.291      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[5] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.845      ; 1.291      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[4] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.845      ; 1.291      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[3] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.845      ; 1.291      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[2] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.845      ; 1.291      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[1] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.845      ; 1.291      ;
; 0.245 ; Atraso:at|is_enable ; contador:ct_2|q_temp[0] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.845      ; 1.291      ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[0]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[1]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[2]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[3]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[4]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[5]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[6]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|cont[7]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; Atraso:at|is_enable                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[0]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[1]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[2]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[3]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[4]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[5]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[6]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; contador:ct_3|q_temp[7]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|o_clk                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[6] ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[0]                            ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[1]                            ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[2]                            ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[3]                            ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[4]                            ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[5]                            ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[6]                            ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|cont[7]                            ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; Atraso:at|is_enable                          ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[1]                      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[2]                      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[3]                      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[4]                      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[5]                      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[6]                      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[7]                      ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|o_clk                 ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[0]      ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[1]      ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[2]      ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[3]      ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[4]      ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[5]      ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[0] ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[1] ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[2] ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[3] ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[4] ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[5] ;
; 0.251  ; 0.437        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[6] ;
; 0.252  ; 0.438        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[0]      ;
; 0.252  ; 0.438        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[1]      ;
; 0.252  ; 0.438        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[2]      ;
; 0.252  ; 0.438        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[3]      ;
; 0.252  ; 0.438        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[4]      ;
; 0.252  ; 0.438        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[5]      ;
; 0.252  ; 0.438        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[6]      ;
; 0.252  ; 0.438        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[7]      ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; contador:ct_3|q_temp[0]                      ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[6]      ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[7]      ;
; 0.326  ; 0.544        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[6]      ;
; 0.326  ; 0.544        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[7]      ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[0]                      ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; Atraso:at|cont[0]                            ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; Atraso:at|cont[1]                            ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; Atraso:at|cont[2]                            ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; Atraso:at|cont[3]                            ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; Atraso:at|cont[4]                            ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; Atraso:at|cont[5]                            ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; Atraso:at|cont[6]                            ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; Atraso:at|cont[7]                            ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[1]                      ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[2]                      ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[3]                      ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[4]                      ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[5]                      ;
; 0.343  ; 0.561        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[6]                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:div_1|o_clk'                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[7]      ;
; 0.188  ; 0.406        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[7]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[0]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[1]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[2]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[3]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[4]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[5]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[6]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[0]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[1]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[2]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[3]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[4]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[5]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[6]      ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[7]      ;
; 0.393  ; 0.579        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[0]      ;
; 0.393  ; 0.579        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[1]      ;
; 0.393  ; 0.579        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[2]      ;
; 0.393  ; 0.579        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[3]      ;
; 0.393  ; 0.579        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[4]      ;
; 0.393  ; 0.579        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[5]      ;
; 0.393  ; 0.579        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[6]      ;
; 0.394  ; 0.580        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[0]      ;
; 0.394  ; 0.580        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[1]      ;
; 0.394  ; 0.580        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[2]      ;
; 0.394  ; 0.580        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[3]      ;
; 0.394  ; 0.580        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[4]      ;
; 0.394  ; 0.580        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[5]      ;
; 0.394  ; 0.580        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[6]      ;
; 0.394  ; 0.580        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[7]      ;
; 0.403  ; 0.589        ; 0.186          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[7]      ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[7]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|inclk[0] ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|outclk   ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[0]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[1]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[2]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[3]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[4]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[5]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[6]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[0]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[1]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[2]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[3]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[4]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[5]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[6]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk|q                ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[0]|clk           ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[1]|clk           ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[2]|clk           ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[3]|clk           ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[4]|clk           ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[5]|clk           ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[6]|clk           ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[0]|clk           ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[1]|clk           ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[2]|clk           ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[3]|clk           ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[4]|clk           ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[5]|clk           ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[6]|clk           ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[7]|clk           ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|inclk[0] ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[7]|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; set_clock[*]  ; clk        ; 3.488 ; 3.896 ; Rise       ; clk             ;
;  set_clock[0] ; clk        ; 3.488 ; 3.757 ; Rise       ; clk             ;
;  set_clock[1] ; clk        ; 3.377 ; 3.896 ; Rise       ; clk             ;
;  set_clock[2] ; clk        ; 3.366 ; 3.690 ; Rise       ; clk             ;
;  set_clock[3] ; clk        ; 3.250 ; 3.762 ; Rise       ; clk             ;
;  set_clock[4] ; clk        ; 3.161 ; 3.438 ; Rise       ; clk             ;
;  set_clock[5] ; clk        ; 2.915 ; 3.406 ; Rise       ; clk             ;
;  set_clock[6] ; clk        ; 2.988 ; 3.083 ; Rise       ; clk             ;
;  set_clock[7] ; clk        ; 2.156 ; 2.407 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; set_clock[*]  ; clk        ; -1.236 ; -1.541 ; Rise       ; clk             ;
;  set_clock[0] ; clk        ; -1.800 ; -2.046 ; Rise       ; clk             ;
;  set_clock[1] ; clk        ; -1.582 ; -1.860 ; Rise       ; clk             ;
;  set_clock[2] ; clk        ; -1.289 ; -1.609 ; Rise       ; clk             ;
;  set_clock[3] ; clk        ; -1.266 ; -1.565 ; Rise       ; clk             ;
;  set_clock[4] ; clk        ; -1.507 ; -1.778 ; Rise       ; clk             ;
;  set_clock[5] ; clk        ; -1.236 ; -1.541 ; Rise       ; clk             ;
;  set_clock[6] ; clk        ; -1.280 ; -1.572 ; Rise       ; clk             ;
;  set_clock[7] ; clk        ; -1.528 ; -1.811 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; not_sin   ; clk                          ; 8.775  ; 8.933  ; Rise       ; clk                          ;
; sin       ; clk                          ; 8.968  ; 8.795  ; Rise       ; clk                          ;
; not_sin   ; divisor_de_clock:div_1|o_clk ; 12.981 ; 13.302 ; Rise       ; divisor_de_clock:div_1|o_clk ;
; sin       ; divisor_de_clock:div_1|o_clk ; 13.155 ; 12.923 ; Rise       ; divisor_de_clock:div_1|o_clk ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; not_sin   ; clk                          ; 7.121 ; 7.362 ; Rise       ; clk                          ;
; sin       ; clk                          ; 7.396 ; 7.149 ; Rise       ; clk                          ;
; not_sin   ; divisor_de_clock:div_1|o_clk ; 8.046 ; 8.268 ; Rise       ; divisor_de_clock:div_1|o_clk ;
; sin       ; divisor_de_clock:div_1|o_clk ; 8.844 ; 8.569 ; Rise       ; divisor_de_clock:div_1|o_clk ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
=======
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.287 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.287 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.227      ;
; -1.240 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.180      ;
; -1.240 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.180      ;
; -1.240 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.180      ;
; -1.240 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.180      ;
; -1.240 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.180      ;
; -1.240 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.180      ;
; -1.240 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.180      ;
; -1.240 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.180      ;
; -1.240 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.180      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.821      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.821      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.821      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.821      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.821      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.821      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.821      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.821      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.821      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.811      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.811      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.811      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.811      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.811      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.811      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.811      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.811      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.811      ;
; -1.182 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.161 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.102      ;
; -1.161 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.102      ;
; -1.161 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.102      ;
; -1.161 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.102      ;
; -1.161 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.102      ;
; -1.161 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.102      ;
; -1.161 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.102      ;
; -1.161 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.102      ;
; -1.154 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.095      ;
; -1.154 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.095      ;
; -1.154 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.095      ;
; -1.154 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.095      ;
; -1.154 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.095      ;
; -1.154 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.095      ;
; -1.154 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.095      ;
; -1.154 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.095      ;
; -1.130 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.387     ; 1.738      ;
; -1.130 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.387     ; 1.738      ;
; -1.130 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.738      ;
; -1.130 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.738      ;
; -1.130 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.738      ;
; -1.130 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.738      ;
; -1.130 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.738      ;
; -1.130 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.738      ;
; -1.119 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.059      ;
; -1.119 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.059      ;
; -1.119 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.059      ;
; -1.119 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.059      ;
; -1.119 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.059      ;
; -1.119 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.059      ;
; -1.119 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.059      ;
; -1.119 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.059      ;
; -1.119 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.059      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.049      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.049      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.049      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.049      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.049      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.049      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.049      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.049      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.049      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.716      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.716      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.716      ;
; -1.109 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.388     ; 1.716      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.510 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.450      ;
; -0.463 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.403      ;
; -0.459 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 1.386      ;
; -0.440 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.380      ;
; -0.424 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.364      ;
; -0.410 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.350      ;
; -0.410 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.350      ;
; -0.409 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.349      ;
; -0.392 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.332      ;
; -0.370 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.310      ;
; -0.363 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.303      ;
; -0.340 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.280      ;
; -0.328 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.268      ;
; -0.324 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.264      ;
; -0.309 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.249      ;
; -0.293 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.550      ;
; -0.246 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.503      ;
; -0.223 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.480      ;
; -0.207 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.464      ;
; -0.193 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.450      ;
; -0.192 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.449      ;
; -0.175 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.432      ;
; -0.153 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.410      ;
; -0.111 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.368      ;
; -0.075 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.332      ;
; -0.060 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.317      ;
; -0.021 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.278      ;
; 0.007  ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 0.920      ;
; 0.011  ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.929      ;
; 0.018  ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.922      ;
; 0.025  ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.915      ;
; 0.048  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.892      ;
; 0.058  ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.882      ;
; 0.058  ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.882      ;
; 0.281  ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 0.646      ;
; 0.357  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.507 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.447      ;
; -0.445 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.385      ;
; -0.439 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.379      ;
; -0.416 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 1.343      ;
; -0.411 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.351      ;
; -0.409 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.349      ;
; -0.407 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.347      ;
; -0.407 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.347      ;
; -0.389 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.329      ;
; -0.345 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.285      ;
; -0.339 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.279      ;
; -0.337 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.277      ;
; -0.309 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.249      ;
; -0.307 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.247      ;
; -0.295 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.235      ;
; -0.290 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.547      ;
; -0.228 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.485      ;
; -0.222 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.479      ;
; -0.194 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.451      ;
; -0.192 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.449      ;
; -0.190 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.447      ;
; -0.172 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.429      ;
; -0.120 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.377      ;
; -0.078 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.335      ;
; -0.076 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.333      ;
; -0.015 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.272      ;
; 0.020  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.237      ;
; 0.043  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.897      ;
; 0.049  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.891      ;
; 0.051  ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.889      ;
; 0.052  ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 0.875      ;
; 0.056  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.884      ;
; 0.057  ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.883      ;
; 0.059  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.881      ;
; 0.231  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 0.696      ;
; 0.357  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.320 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.339 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.551      ;
; 0.463 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 0.992      ;
; 0.470 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 0.999      ;
; 0.515 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.519 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.048      ;
; 0.525 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.737      ;
; 0.526 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.055      ;
; 0.527 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.535 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.734      ;
; 0.544 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.743      ;
; 0.544 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.743      ;
; 0.550 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.079      ;
; 0.557 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.086      ;
; 0.615 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.144      ;
; 0.622 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.151      ;
; 0.628 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.157      ;
; 0.635 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.164      ;
; 0.641 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.170      ;
; 0.648 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.177      ;
; 0.760 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.959      ;
; 0.766 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.981      ;
; 0.773 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.972      ;
; 0.779 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.978      ;
; 0.784 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.983      ;
; 0.786 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.985      ;
; 0.791 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.990      ;
; 0.849 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.048      ;
; 0.856 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.055      ;
; 0.862 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.061      ;
; 0.869 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.068      ;
; 0.875 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.074      ;
; 0.882 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.081      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.320 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.378 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.590      ;
; 0.424 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 0.953      ;
; 0.431 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 0.960      ;
; 0.490 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.702      ;
; 0.502 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.701      ;
; 0.505 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.704      ;
; 0.512 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.046      ;
; 0.519 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.048      ;
; 0.524 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.053      ;
; 0.526 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.725      ;
; 0.526 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.055      ;
; 0.528 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.727      ;
; 0.611 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.140      ;
; 0.618 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.147      ;
; 0.625 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.154      ;
; 0.627 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.156      ;
; 0.632 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.161      ;
; 0.634 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.163      ;
; 0.735 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.947      ;
; 0.751 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.950      ;
; 0.756 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.955      ;
; 0.758 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.957      ;
; 0.760 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.959      ;
; 0.763 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.962      ;
; 0.765 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.964      ;
; 0.770 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.969      ;
; 0.772 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.971      ;
; 0.845 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.044      ;
; 0.852 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.051      ;
; 0.859 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.058      ;
; 0.861 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.060      ;
; 0.866 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.065      ;
; 0.868 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.067      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.348 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.420 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.952      ;
; 0.421 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.388      ; 0.953      ;
; 0.428 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.388      ; 0.960      ;
; 0.428 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.387      ; 0.959      ;
; 0.433 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.387      ; 0.964      ;
; 0.440 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.387      ; 0.971      ;
; 0.447 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.387      ; 0.978      ;
; 0.487 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.491 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.703      ;
; 0.493 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.705      ;
; 0.501 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.033      ;
; 0.502 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.037      ;
; 0.506 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.717      ;
; 0.508 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.719      ;
; 0.510 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.721      ;
; 0.512 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.044      ;
; 0.512 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.723      ;
; 0.513 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.044      ;
; 0.514 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.046      ;
; 0.517 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.048      ;
; 0.518 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.718      ;
; 0.520 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.051      ;
; 0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.521 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.053      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.053      ;
; 0.523 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.524 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.722      ;
; 0.531 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.730      ;
; 0.533 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.064      ;
; 0.540 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.071      ;
; 0.613 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.145      ;
; 0.615 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.147      ;
; 0.622 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.154      ;
; 0.631 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.163      ;
; 0.638 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.170      ;
; 0.684 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.882      ;
; 0.697 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.229      ;
; 0.706 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.238      ;
; 0.709 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.240      ;
; 0.710 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.242      ;
; 0.714 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.245      ;
; 0.716 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.915      ;
; 0.716 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.247      ;
; 0.717 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.249      ;
; 0.719 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.251      ;
; 0.721 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.252      ;
; 0.726 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.258      ;
; 0.736 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.948      ;
; 0.745 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.749 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.751 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.754 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.952      ;
; 0.755 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.966      ;
; 0.755 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.966      ;
; 0.755 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.953      ;
; 0.757 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.762 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.767 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.769 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.770 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.777 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.975      ;
; 0.779 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.781 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.979      ;
; 0.807 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.339      ;
; 0.823 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.355      ;
; 0.838 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.050      ;
; 0.850 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.851 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.856 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.054      ;
; 0.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.857 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.056      ;
; 0.858 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.859 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.058      ;
; 0.860 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.059      ;
; 0.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.060      ;
; 0.867 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.066      ;
; 0.868 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.067      ;
; 0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.067      ;
; 0.875 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.074      ;
; 0.876 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.074      ;
; 0.878 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.055      ; 1.077      ;
; 0.902 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.434      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 13.676 ; 13.493 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 14.057 ; 13.777 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.891  ; 8.762  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 8.928  ; 8.793  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 7.846 ; 7.742 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 7.910 ; 7.801 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 7.696 ; 7.557 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 7.910 ; 7.769 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
>>>>>>> Stashed changes


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


<<<<<<< Updated upstream
+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.794 ; -8.631        ;
; divisor_de_clock:div_1|o_clk ; -0.022 ; -0.022        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.184 ; 0.000         ;
; divisor_de_clock:div_1|o_clk ; 0.192 ; 0.000         ;
+------------------------------+-------+---------------+
=======
+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -0.407 ; -7.705        ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.047  ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.050  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.194 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.194 ; 0.000         ;
; clk                                       ; 0.206 ; 0.000         ;
+-------------------------------------------+-------+---------------+
>>>>>>> Stashed changes


+------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; divisor_de_clock:div_1|o_clk ; 0.553 ; 0.000         ;
+------------------------------+-------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                 ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; divisor_de_clock:div_1|o_clk ; 0.091 ; 0.000         ;
+------------------------------+-------+---------------+


<<<<<<< Updated upstream
+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -46.354       ;
; divisor_de_clock:div_1|o_clk ; -1.000 ; -16.000       ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                     ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.794 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.794 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.794 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.794 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.794 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.794 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.787 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.738      ;
; -0.787 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.738      ;
; -0.787 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.738      ;
; -0.787 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.738      ;
; -0.787 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.738      ;
; -0.787 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.738      ;
; -0.769 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.719      ;
; -0.769 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.719      ;
; -0.769 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.719      ;
; -0.769 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.719      ;
; -0.769 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.719      ;
; -0.769 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.719      ;
; -0.735 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.735 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.735 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.735 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.735 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.735 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.733 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.684      ;
; -0.733 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.684      ;
; -0.733 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.684      ;
; -0.733 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.684      ;
; -0.733 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.684      ;
; -0.733 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.684      ;
; -0.724 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.674      ;
; -0.724 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.674      ;
; -0.724 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.674      ;
; -0.724 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.674      ;
; -0.724 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.674      ;
; -0.724 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.674      ;
; -0.704 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.704 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.704 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.704 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.704 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.704 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.682 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.656 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.606      ;
; -0.656 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.606      ;
; -0.656 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.606      ;
; -0.656 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.606      ;
; -0.656 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.606      ;
; -0.656 ; divisor_de_clock:div_1|r_clk_divider_half[2] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.606      ;
; -0.651 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.602      ;
; -0.651 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.602      ;
; -0.651 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.602      ;
; -0.651 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.602      ;
; -0.651 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.602      ;
; -0.651 ; divisor_de_clock:div_1|r_clk_counter[5]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.602      ;
; -0.637 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.587      ;
; -0.637 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.587      ;
; -0.637 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.587      ;
; -0.637 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.587      ;
; -0.637 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.587      ;
; -0.637 ; divisor_de_clock:div_1|r_clk_divider_half[5] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.587      ;
; -0.604 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.745      ;
; -0.604 ; divisor_de_clock:div_1|r_clk_counter[0]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.745      ;
; -0.598 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.351      ;
; -0.598 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.351      ;
; -0.598 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.351      ;
; -0.598 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.351      ;
; -0.598 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.351      ;
; -0.598 ; divisor_de_clock:div_1|r_clk_counter[6]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.351      ;
; -0.597 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.738      ;
; -0.597 ; divisor_de_clock:div_1|r_clk_counter[1]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.738      ;
; -0.589 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.539      ;
; -0.589 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.539      ;
; -0.589 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.539      ;
; -0.589 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.539      ;
; -0.589 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.539      ;
; -0.589 ; divisor_de_clock:div_1|r_clk_divider_half[4] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.539      ;
; -0.579 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.719      ;
; -0.579 ; divisor_de_clock:div_1|r_clk_divider_half[1] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.719      ;
; -0.545 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.686      ;
; -0.545 ; divisor_de_clock:div_1|r_clk_counter[2]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.686      ;
; -0.543 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.684      ;
; -0.543 ; divisor_de_clock:div_1|r_clk_counter[3]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.684      ;
; -0.534 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.674      ;
; -0.534 ; divisor_de_clock:div_1|r_clk_divider_half[0] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.674      ;
; -0.515 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.468      ;
; -0.515 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.468      ;
; -0.515 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.468      ;
; -0.515 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.468      ;
; -0.515 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.468      ;
; -0.515 ; divisor_de_clock:div_1|r_clk_divider[5]      ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.468      ;
; -0.514 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.654      ;
; -0.514 ; divisor_de_clock:div_1|r_clk_divider_half[3] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.654      ;
; -0.492 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.633      ;
; -0.492 ; divisor_de_clock:div_1|r_clk_counter[4]      ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.633      ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:div_1|o_clk'                                                                                                        ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.022 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.971      ;
; 0.021  ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.928      ;
; 0.026  ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.923      ;
; 0.042  ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.907      ;
; 0.042  ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.908      ;
; 0.043  ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.907      ;
; 0.046  ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.903      ;
; 0.046  ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.904      ;
; 0.049  ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.900      ;
; 0.052  ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.897      ;
; 0.056  ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.893      ;
; 0.079  ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.871      ;
; 0.081  ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.868      ;
; 0.089  ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.860      ;
; 0.094  ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.855      ;
; 0.094  ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.856      ;
; 0.094  ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.855      ;
; 0.105  ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.845      ;
; 0.109  ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.841      ;
; 0.110  ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.839      ;
; 0.110  ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.840      ;
; 0.111  ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.839      ;
; 0.113  ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.836      ;
; 0.113  ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.837      ;
; 0.114  ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.835      ;
; 0.114  ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.836      ;
; 0.114  ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.835      ;
; 0.117  ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.832      ;
; 0.120  ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.829      ;
; 0.124  ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.124  ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.825      ;
; 0.135  ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.815      ;
; 0.136  ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.813      ;
; 0.147  ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.803      ;
; 0.149  ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.800      ;
; 0.157  ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.792      ;
; 0.162  ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.788      ;
; 0.162  ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.787      ;
; 0.168  ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.153      ; 0.972      ;
; 0.172  ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.777      ;
; 0.173  ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.777      ;
; 0.179  ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.771      ;
; 0.182  ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.767      ;
; 0.188  ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.761      ;
; 0.192  ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.192  ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.192  ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.757      ;
; 0.201  ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.153      ; 0.939      ;
; 0.216  ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.153      ; 0.924      ;
; 0.235  ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.153      ; 0.905      ;
; 0.257  ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.153      ; 0.883      ;
; 0.302  ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.153      ; 0.838      ;
; 0.351  ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.153      ; 0.789      ;
; 0.371  ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.579      ;
; 0.372  ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.577      ;
; 0.383  ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.567      ;
; 0.385  ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.564      ;
; 0.386  ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.563      ;
; 0.392  ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.557      ;
; 0.397  ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.553      ;
; 0.397  ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.553      ;
; 0.398  ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.551      ;
; 0.404  ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.546      ;
; 0.406  ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.544      ;
; 0.407  ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.543      ;
; 0.407  ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.542      ;
; 0.409  ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.540      ;
; 0.537  ; contador:ct_1|q_temp[7] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.045     ; 0.405      ;
; 0.553  ; contador:ct_2|q_temp[7] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.396      ;
; 0.590  ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.038     ; 0.359      ;
; 0.591  ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 1.000        ; -0.037     ; 0.359      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.184 ; contador:ct_3|q_temp[0]                 ; contador:ct_3|q_temp[0]                 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.314      ;
; 0.186 ; Atraso:at|cont[0]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.200 ; Atraso:at|cont[7]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.201 ; divisor_de_clock:div_1|r_clk_counter[7] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.329      ;
; 0.227 ; contador:ct_3|q_temp[7]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.348      ;
; 0.269 ; divisor_de_clock:div_1|r_clk_counter[5] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.587      ;
; 0.281 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.599      ;
; 0.296 ; contador:ct_3|q_temp[6]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; Atraso:at|cont[4]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; Atraso:at|cont[5]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; Atraso:at|cont[0]                       ; Atraso:at|cont[1]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; contador:ct_3|q_temp[5]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; Atraso:at|cont[3]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[3]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; Atraso:at|cont[1]                       ; Atraso:at|cont[1]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; Atraso:at|cont[6]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.305 ; Atraso:at|cont[2]                       ; Atraso:at|cont[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[2]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.311 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; Atraso:at|cont[6]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; Atraso:at|cont[7]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; divisor_de_clock:div_1|r_clk_counter[6] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.439      ;
; 0.317 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; divisor_de_clock:div_1|r_clk_counter[5] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.323 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.332 ; divisor_de_clock:div_1|r_clk_counter[5] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.650      ;
; 0.334 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.652      ;
; 0.344 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.662      ;
; 0.348 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.666      ;
; 0.375 ; Atraso:at|cont[5]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.397 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.715      ;
; 0.400 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.718      ;
; 0.407 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.725      ;
; 0.411 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.729      ;
; 0.429 ; Atraso:at|cont[4]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.445 ; contador:ct_3|q_temp[6]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; Atraso:at|cont[4]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.451 ; Atraso:at|cont[6]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; Atraso:at|cont[0]                       ; Atraso:at|cont[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.453 ; Atraso:at|cont[1]                       ; Atraso:at|cont[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.771      ;
; 0.454 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; Atraso:at|cont[2]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[3]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; Atraso:at|cont[0]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.456 ; Atraso:at|cont[1]                       ; Atraso:at|cont[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; contador:ct_3|q_temp[5]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; Atraso:at|cont[5]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; Atraso:at|cont[3]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; contador:ct_3|q_temp[5]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; Atraso:at|cont[5]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; Atraso:at|cont[3]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.234      ; 0.781      ;
; 0.464 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[2]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[3]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; divisor_de_clock:div_1|r_clk_counter[6] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.597      ;
; 0.470 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.473 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; divisor_de_clock:div_1|r_clk_counter[4] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.596      ;
; 0.477 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.597      ;
; 0.480 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.600      ;
; 0.503 ; contador:ct_3|q_temp[0]                 ; contador:ct_3|q_temp[1]                 ; clk          ; clk         ; 0.000        ; -0.155     ; 0.432      ;
; 0.504 ; Atraso:at|cont[3]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.509 ; Atraso:at|cont[4]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.512 ; Atraso:at|cont[4]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.517 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; Atraso:at|cont[2]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; Atraso:at|cont[0]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.519 ; Atraso:at|cont[1]                       ; Atraso:at|cont[4]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; contador:ct_3|q_temp[4]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; Atraso:at|cont[2]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; contador:ct_3|q_temp[2]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; Atraso:at|cont[0]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.522 ; Atraso:at|cont[6]                       ; Atraso:at|is_enable                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; Atraso:at|cont[1]                       ; Atraso:at|cont[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.524 ; Atraso:at|cont[3]                       ; Atraso:at|cont[6]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[6]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.527 ; Atraso:at|cont[3]                       ; Atraso:at|cont[7]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.527 ; contador:ct_3|q_temp[3]                 ; contador:ct_3|q_temp[7]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.529 ; divisor_de_clock:div_1|r_clk_counter[3] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[4]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; divisor_de_clock:div_1|r_clk_counter[1] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; contador:ct_3|q_temp[1]                 ; contador:ct_3|q_temp[5]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.536 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.656      ;
; 0.539 ; divisor_de_clock:div_1|r_clk_counter[0] ; divisor_de_clock:div_1|r_clk_counter[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.659      ;
; 0.543 ; divisor_de_clock:div_1|r_clk_counter[2] ; divisor_de_clock:div_1|r_clk_counter[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.663      ;
; 0.573 ; Atraso:at|cont[2]                       ; Atraso:at|cont[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.694      ;
; 0.575 ; Atraso:at|cont[7]                       ; Atraso:at|is_enable                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.696      ;
; 0.577 ; divisor_de_clock:div_1|r_clk_divider[7] ; divisor_de_clock:div_1|r_clk_counter[7] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.897      ;
; 0.577 ; divisor_de_clock:div_1|r_clk_divider[7] ; divisor_de_clock:div_1|r_clk_counter[6] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.897      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:div_1|o_clk'                                                                                                        ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.192 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[0] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.210 ; contador:ct_2|q_temp[7] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.332      ;
; 0.211 ; contador:ct_1|q_temp[7] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.045      ; 0.340      ;
; 0.260 ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.235      ; 0.579      ;
; 0.270 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.235      ; 0.589      ;
; 0.303 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.425      ;
; 0.305 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; contador:ct_1|q_temp[6] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.430      ;
; 0.311 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.432      ;
; 0.313 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.435      ;
; 0.314 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.436      ;
; 0.318 ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.440      ;
; 0.323 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.235      ; 0.642      ;
; 0.324 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.446      ;
; 0.324 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[1] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.445      ;
; 0.325 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.446      ;
; 0.354 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.235      ; 0.673      ;
; 0.388 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.235      ; 0.707      ;
; 0.400 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.235      ; 0.719      ;
; 0.414 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.235      ; 0.733      ;
; 0.452 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.574      ;
; 0.454 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.576      ;
; 0.462 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; contador:ct_1|q_temp[5] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.587      ;
; 0.465 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.587      ;
; 0.466 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; contador:ct_2|q_temp[6] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.589      ;
; 0.468 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.590      ;
; 0.472 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.594      ;
; 0.475 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.597      ;
; 0.477 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[2] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.598      ;
; 0.480 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[3] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.601      ;
; 0.482 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.604      ;
; 0.483 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.604      ;
; 0.485 ; contador:ct_2|q_temp[5] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.607      ;
; 0.486 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.607      ;
; 0.515 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.637      ;
; 0.515 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.637      ;
; 0.517 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; contador:ct_1|q_temp[4] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.640      ;
; 0.518 ; contador:ct_2|q_temp[4] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.640      ;
; 0.520 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.641      ;
; 0.528 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.650      ;
; 0.529 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.650      ;
; 0.531 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.653      ;
; 0.531 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.653      ;
; 0.532 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.653      ;
; 0.534 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.656      ;
; 0.538 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.660      ;
; 0.541 ; contador:ct_2|q_temp[3] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.663      ;
; 0.543 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[4] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.664      ;
; 0.546 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[5] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.667      ;
; 0.549 ; contador:ct_1|q_temp[3] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.670      ;
; 0.581 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.703      ;
; 0.583 ; contador:ct_1|q_temp[2] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; contador:ct_2|q_temp[2] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.706      ;
; 0.594 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.716      ;
; 0.595 ; contador:ct_1|q_temp[1] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.716      ;
; 0.597 ; contador:ct_2|q_temp[1] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.719      ;
; 0.597 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.719      ;
; 0.600 ; contador:ct_2|q_temp[0] ; contador:ct_2|q_temp[7] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.038      ; 0.722      ;
; 0.609 ; contador:ct_1|q_temp[0] ; contador:ct_1|q_temp[6] ; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.037      ; 0.730      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'divisor_de_clock:div_1|o_clk'                                                                                ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                 ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.553 ; Atraso:at|is_enable ; contador:ct_2|q_temp[7] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.329      ; 0.753      ;
; 0.553 ; Atraso:at|is_enable ; contador:ct_2|q_temp[6] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.329      ; 0.753      ;
; 0.553 ; Atraso:at|is_enable ; contador:ct_2|q_temp[5] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.329      ; 0.753      ;
; 0.553 ; Atraso:at|is_enable ; contador:ct_2|q_temp[4] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.329      ; 0.753      ;
; 0.553 ; Atraso:at|is_enable ; contador:ct_2|q_temp[3] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.329      ; 0.753      ;
; 0.553 ; Atraso:at|is_enable ; contador:ct_2|q_temp[2] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.329      ; 0.753      ;
; 0.553 ; Atraso:at|is_enable ; contador:ct_2|q_temp[1] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.329      ; 0.753      ;
; 0.553 ; Atraso:at|is_enable ; contador:ct_2|q_temp[0] ; clk          ; divisor_de_clock:div_1|o_clk ; 1.000        ; 0.329      ; 0.753      ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'divisor_de_clock:div_1|o_clk'                                                                                 ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                 ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.091 ; Atraso:at|is_enable ; contador:ct_2|q_temp[7] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.464      ; 0.669      ;
; 0.091 ; Atraso:at|is_enable ; contador:ct_2|q_temp[6] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.464      ; 0.669      ;
; 0.091 ; Atraso:at|is_enable ; contador:ct_2|q_temp[5] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.464      ; 0.669      ;
; 0.091 ; Atraso:at|is_enable ; contador:ct_2|q_temp[4] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.464      ; 0.669      ;
; 0.091 ; Atraso:at|is_enable ; contador:ct_2|q_temp[3] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.464      ; 0.669      ;
; 0.091 ; Atraso:at|is_enable ; contador:ct_2|q_temp[2] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.464      ; 0.669      ;
; 0.091 ; Atraso:at|is_enable ; contador:ct_2|q_temp[1] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.464      ; 0.669      ;
; 0.091 ; Atraso:at|is_enable ; contador:ct_2|q_temp[0] ; clk          ; divisor_de_clock:div_1|o_clk ; 0.000        ; 0.464      ; 0.669      ;
+-------+---------------------+-------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|is_enable                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador:ct_3|q_temp[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador:ct_3|q_temp[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador:ct_3|q_temp[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador:ct_3|q_temp[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador:ct_3|q_temp[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador:ct_3|q_temp[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador:ct_3|q_temp[6]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador:ct_3|q_temp[7]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|o_clk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[6] ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[6]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[7]      ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[0]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|is_enable                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[1]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[2]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[3]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[4]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[5]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[6]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador:ct_3|q_temp[7]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[0]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[1]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[2]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[3]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[4]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[5]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[6]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider[7]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[0]                            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[1]                            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[2]                            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[3]                            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[4]                            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[5]                            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[6]                            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[7]                            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|o_clk                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[0]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[1]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[2]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[3]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[4]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_counter[5]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[0] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[1] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[2] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[3] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[4] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[5] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:div_1|r_clk_divider_half[6] ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_1|r_clk_counter[6]|clk                   ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_1|r_clk_counter[7]|clk                   ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ct_3|q_temp[0]|clk                           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[0]|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[1]|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[2]|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[3]|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[4]|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[5]|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[6]|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[7]|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|is_enable|clk                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ct_3|q_temp[1]|clk                           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ct_3|q_temp[2]|clk                           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ct_3|q_temp[3]|clk                           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ct_3|q_temp[4]|clk                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:div_1|o_clk'                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[7]      ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[7]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[0]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[1]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[2]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[3]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[4]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[5]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[6]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[0]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[1]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[2]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[3]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[4]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[5]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[6]      ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[7]      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[7]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[0]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[1]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[2]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[3]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[4]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[5]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[6]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[0]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[1]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[2]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[3]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[4]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[5]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[6]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[7]|clk           ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|inclk[0] ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|outclk   ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[0]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[1]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[2]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[3]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[4]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[5]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[6]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[0]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[1]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[2]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[3]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[4]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[5]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[6]      ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_2|q_temp[7]      ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; contador:ct_1|q_temp[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk|q                ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|inclk[0] ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; div_1|o_clk~clkctrl|outclk   ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[0]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[1]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[2]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[3]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[4]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[5]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[6]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[0]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[1]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[2]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[3]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[4]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[5]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[6]|clk           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_2|q_temp[7]|clk           ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; divisor_de_clock:div_1|o_clk ; Rise       ; ct_1|q_temp[7]|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; set_clock[*]  ; clk        ; 1.941 ; 2.632 ; Rise       ; clk             ;
;  set_clock[0] ; clk        ; 1.941 ; 2.548 ; Rise       ; clk             ;
;  set_clock[1] ; clk        ; 1.879 ; 2.632 ; Rise       ; clk             ;
;  set_clock[2] ; clk        ; 1.896 ; 2.517 ; Rise       ; clk             ;
;  set_clock[3] ; clk        ; 1.803 ; 2.556 ; Rise       ; clk             ;
;  set_clock[4] ; clk        ; 1.774 ; 2.371 ; Rise       ; clk             ;
;  set_clock[5] ; clk        ; 1.618 ; 2.340 ; Rise       ; clk             ;
;  set_clock[6] ; clk        ; 1.655 ; 2.209 ; Rise       ; clk             ;
;  set_clock[7] ; clk        ; 1.209 ; 1.825 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; set_clock[*]  ; clk        ; -0.729 ; -1.332 ; Rise       ; clk             ;
;  set_clock[0] ; clk        ; -1.022 ; -1.620 ; Rise       ; clk             ;
;  set_clock[1] ; clk        ; -0.896 ; -1.541 ; Rise       ; clk             ;
;  set_clock[2] ; clk        ; -0.785 ; -1.390 ; Rise       ; clk             ;
;  set_clock[3] ; clk        ; -0.760 ; -1.356 ; Rise       ; clk             ;
;  set_clock[4] ; clk        ; -0.882 ; -1.494 ; Rise       ; clk             ;
;  set_clock[5] ; clk        ; -0.729 ; -1.332 ; Rise       ; clk             ;
;  set_clock[6] ; clk        ; -0.763 ; -1.362 ; Rise       ; clk             ;
;  set_clock[7] ; clk        ; -0.888 ; -1.492 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; not_sin   ; clk                          ; 4.991 ; 4.830 ; Rise       ; clk                          ;
; sin       ; clk                          ; 4.843 ; 5.017 ; Rise       ; clk                          ;
; not_sin   ; divisor_de_clock:div_1|o_clk ; 7.253 ; 7.394 ; Rise       ; divisor_de_clock:div_1|o_clk ;
; sin       ; divisor_de_clock:div_1|o_clk ; 7.314 ; 7.193 ; Rise       ; divisor_de_clock:div_1|o_clk ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; not_sin   ; clk                          ; 4.075 ; 3.978 ; Rise       ; clk                          ;
; sin       ; clk                          ; 3.991 ; 4.103 ; Rise       ; clk                          ;
; not_sin   ; divisor_de_clock:div_1|o_clk ; 4.612 ; 4.461 ; Rise       ; divisor_de_clock:div_1|o_clk ;
; sin       ; divisor_de_clock:div_1|o_clk ; 4.860 ; 4.883 ; Rise       ; divisor_de_clock:div_1|o_clk ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
=======
+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -31.715       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.360      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.360      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.360      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.360      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.360      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.360      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.360      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.360      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.360      ;
; -0.406 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.358      ;
; -0.406 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.358      ;
; -0.406 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.358      ;
; -0.406 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.358      ;
; -0.406 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.358      ;
; -0.406 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.358      ;
; -0.406 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.358      ;
; -0.406 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.358      ;
; -0.406 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.358      ;
; -0.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.319      ;
; -0.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.319      ;
; -0.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.319      ;
; -0.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.319      ;
; -0.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.319      ;
; -0.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.319      ;
; -0.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.319      ;
; -0.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.319      ;
; -0.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.319      ;
; -0.338 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.291      ;
; -0.338 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.291      ;
; -0.338 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.291      ;
; -0.338 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.291      ;
; -0.338 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.291      ;
; -0.338 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.291      ;
; -0.338 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.291      ;
; -0.338 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.291      ;
; -0.338 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.291      ;
; -0.326 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.278      ;
; -0.326 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.278      ;
; -0.326 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.278      ;
; -0.326 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.278      ;
; -0.326 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.278      ;
; -0.326 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.278      ;
; -0.326 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.278      ;
; -0.326 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.278      ;
; -0.324 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.276      ;
; -0.324 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.276      ;
; -0.324 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.276      ;
; -0.324 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.276      ;
; -0.324 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.276      ;
; -0.324 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.276      ;
; -0.324 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.276      ;
; -0.324 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.276      ;
; -0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.065      ;
; -0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.065      ;
; -0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.065      ;
; -0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.065      ;
; -0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.065      ;
; -0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.065      ;
; -0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.065      ;
; -0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.065      ;
; -0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.065      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.054      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.054      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.054      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.054      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.054      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.054      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.054      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.232     ; 1.054      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.054      ;
; -0.295 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.050      ;
; -0.291 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.046      ;
; -0.287 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.042      ;
; -0.287 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.042      ;
; -0.287 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.042      ;
; -0.287 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.042      ;
; -0.287 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.042      ;
; -0.287 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.042      ;
; -0.287 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.042      ;
; -0.287 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.042      ;
; -0.279 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.034      ;
; -0.279 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.034      ;
; -0.279 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.034      ;
; -0.279 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.034      ;
; -0.279 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.034      ;
; -0.279 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.034      ;
; -0.279 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.034      ;
; -0.279 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.034      ;
; -0.270 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.270 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.270 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.270 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.270 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.270 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.270 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.270 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.270 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.263 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.216      ;
; -0.263 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.216      ;
; -0.263 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.216      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.047 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.904      ;
; 0.083 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.868      ;
; 0.085 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.858      ;
; 0.094 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.111 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.840      ;
; 0.113 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.838      ;
; 0.114 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.115 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.124 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.827      ;
; 0.145 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.806      ;
; 0.151 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.800      ;
; 0.162 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.789      ;
; 0.167 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.972      ;
; 0.180 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.771      ;
; 0.181 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.770      ;
; 0.192 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.759      ;
; 0.203 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.936      ;
; 0.214 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.925      ;
; 0.231 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.908      ;
; 0.233 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.906      ;
; 0.234 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.905      ;
; 0.244 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.895      ;
; 0.265 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.874      ;
; 0.298 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.841      ;
; 0.300 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.839      ;
; 0.327 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.812      ;
; 0.364 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.775      ;
; 0.375 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.576      ;
; 0.377 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.566      ;
; 0.381 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.570      ;
; 0.386 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.565      ;
; 0.398 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.407 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.544      ;
; 0.408 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.554 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.389      ;
; 0.592 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.050 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.901      ;
; 0.093 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.858      ;
; 0.096 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.855      ;
; 0.110 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.832      ;
; 0.114 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.115 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.118 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.833      ;
; 0.123 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.828      ;
; 0.125 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.161 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.790      ;
; 0.164 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.787      ;
; 0.167 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.784      ;
; 0.170 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.969      ;
; 0.191 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.760      ;
; 0.193 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.200 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.751      ;
; 0.213 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.926      ;
; 0.216 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.923      ;
; 0.234 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.905      ;
; 0.235 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.904      ;
; 0.243 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.896      ;
; 0.245 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.894      ;
; 0.287 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.852      ;
; 0.299 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.840      ;
; 0.320 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.819      ;
; 0.357 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.782      ;
; 0.389 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.750      ;
; 0.396 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.555      ;
; 0.400 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.551      ;
; 0.402 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.549      ;
; 0.403 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.539      ;
; 0.405 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.408 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.410 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.541      ;
; 0.519 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.423      ;
; 0.592 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.194 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.329      ;
; 0.286 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.602      ;
; 0.289 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.605      ;
; 0.306 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.313 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.433      ;
; 0.317 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.445      ;
; 0.320 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.440      ;
; 0.323 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.639      ;
; 0.324 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.444      ;
; 0.324 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.444      ;
; 0.326 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.642      ;
; 0.348 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.664      ;
; 0.351 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.667      ;
; 0.388 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.704      ;
; 0.391 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.707      ;
; 0.402 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.718      ;
; 0.405 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.721      ;
; 0.412 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.728      ;
; 0.415 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.731      ;
; 0.455 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.576      ;
; 0.466 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.594      ;
; 0.466 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.476 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.596      ;
; 0.478 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.598      ;
; 0.479 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.599      ;
; 0.481 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.601      ;
; 0.518 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.641      ;
; 0.532 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.542 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.662      ;
; 0.545 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.665      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.194 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.222 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.351      ;
; 0.261 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.578      ;
; 0.264 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.581      ;
; 0.291 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.420      ;
; 0.299 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.313 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.434      ;
; 0.321 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.638      ;
; 0.324 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.641      ;
; 0.326 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.643      ;
; 0.329 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.646      ;
; 0.386 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.703      ;
; 0.389 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.706      ;
; 0.401 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.718      ;
; 0.401 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.718      ;
; 0.404 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.721      ;
; 0.404 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.721      ;
; 0.440 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.569      ;
; 0.454 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.580      ;
; 0.466 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.517 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.532 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.206 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.262 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.578      ;
; 0.263 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.579      ;
; 0.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.580      ;
; 0.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.580      ;
; 0.266 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.582      ;
; 0.274 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.590      ;
; 0.277 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.593      ;
; 0.290 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.292 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.301 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.419      ;
; 0.301 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.419      ;
; 0.301 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.419      ;
; 0.302 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.420      ;
; 0.303 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.421      ;
; 0.303 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.430      ;
; 0.304 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.431      ;
; 0.305 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.432      ;
; 0.306 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.429      ;
; 0.311 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.430      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.315 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.433      ;
; 0.315 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.631      ;
; 0.315 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.631      ;
; 0.318 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.634      ;
; 0.320 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.438      ;
; 0.321 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.637      ;
; 0.324 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.640      ;
; 0.327 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.643      ;
; 0.327 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.643      ;
; 0.327 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.643      ;
; 0.330 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.646      ;
; 0.339 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.655      ;
; 0.342 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.658      ;
; 0.391 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.707      ;
; 0.394 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.513      ;
; 0.394 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.710      ;
; 0.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.711      ;
; 0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.723      ;
; 0.410 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.726      ;
; 0.413 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.533      ;
; 0.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.549      ;
; 0.441 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.568      ;
; 0.447 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.763      ;
; 0.450 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.568      ;
; 0.450 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.568      ;
; 0.453 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.580      ;
; 0.455 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.458 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.774      ;
; 0.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.577      ;
; 0.459 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.775      ;
; 0.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.775      ;
; 0.459 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.775      ;
; 0.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.578      ;
; 0.461 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.579      ;
; 0.461 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.588      ;
; 0.461 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.777      ;
; 0.462 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.462 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.778      ;
; 0.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.580      ;
; 0.462 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.778      ;
; 0.467 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.585      ;
; 0.467 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.783      ;
; 0.470 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.588      ;
; 0.470 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.786      ;
; 0.471 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.591      ;
; 0.473 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.476 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.594      ;
; 0.517 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.644      ;
; 0.523 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.641      ;
; 0.523 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.839      ;
; 0.524 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.642      ;
; 0.525 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.644      ;
; 0.527 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.645      ;
; 0.527 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.527 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.645      ;
; 0.527 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.530 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.648      ;
; 0.533 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.651      ;
; 0.536 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.654      ;
; 0.537 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.538 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.657      ;
; 0.539 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.657      ;
; 0.539 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.855      ;
; 0.540 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.659      ;
; 0.542 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.660      ;
; 0.570 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.697      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                           ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.699 ; 8.718 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 8.921 ; 8.903 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 5.523 ; 5.711 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 5.555 ; 5.740 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 4.847 ; 4.937 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 4.900 ; 4.971 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 4.758 ; 4.909 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 4.901 ; 5.049 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
>>>>>>> Stashed changes


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


<<<<<<< Updated upstream
+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack              ; -2.803  ; 0.184 ; 0.144    ; 0.091   ; -3.000              ;
;  clk                          ; -2.803  ; 0.184 ; N/A      ; N/A     ; -3.000              ;
;  divisor_de_clock:div_1|o_clk ; -1.094  ; 0.192 ; 0.144    ; 0.091   ; -1.285              ;
; Design-wide TNS               ; -55.844 ; 0.0   ; 0.0      ; 0.0     ; -76.245             ;
;  clk                          ; -44.852 ; 0.000 ; N/A      ; N/A     ; -55.685             ;
;  divisor_de_clock:div_1|o_clk ; -10.992 ; 0.000 ; 0.000    ; 0.000   ; -20.560             ;
+-------------------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; set_clock[*]  ; clk        ; 3.909 ; 4.406 ; Rise       ; clk             ;
;  set_clock[0] ; clk        ; 3.909 ; 4.259 ; Rise       ; clk             ;
;  set_clock[1] ; clk        ; 3.777 ; 4.406 ; Rise       ; clk             ;
;  set_clock[2] ; clk        ; 3.767 ; 4.172 ; Rise       ; clk             ;
;  set_clock[3] ; clk        ; 3.626 ; 4.266 ; Rise       ; clk             ;
;  set_clock[4] ; clk        ; 3.570 ; 3.922 ; Rise       ; clk             ;
;  set_clock[5] ; clk        ; 3.288 ; 3.892 ; Rise       ; clk             ;
;  set_clock[6] ; clk        ; 3.373 ; 3.559 ; Rise       ; clk             ;
;  set_clock[7] ; clk        ; 2.439 ; 2.800 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; set_clock[*]  ; clk        ; -0.729 ; -1.332 ; Rise       ; clk             ;
;  set_clock[0] ; clk        ; -1.022 ; -1.620 ; Rise       ; clk             ;
;  set_clock[1] ; clk        ; -0.896 ; -1.541 ; Rise       ; clk             ;
;  set_clock[2] ; clk        ; -0.785 ; -1.390 ; Rise       ; clk             ;
;  set_clock[3] ; clk        ; -0.760 ; -1.356 ; Rise       ; clk             ;
;  set_clock[4] ; clk        ; -0.882 ; -1.494 ; Rise       ; clk             ;
;  set_clock[5] ; clk        ; -0.729 ; -1.332 ; Rise       ; clk             ;
;  set_clock[6] ; clk        ; -0.763 ; -1.362 ; Rise       ; clk             ;
;  set_clock[7] ; clk        ; -0.888 ; -1.492 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; not_sin   ; clk                          ; 9.459  ; 9.516  ; Rise       ; clk                          ;
; sin       ; clk                          ; 9.559  ; 9.476  ; Rise       ; clk                          ;
; not_sin   ; divisor_de_clock:div_1|o_clk ; 14.104 ; 14.464 ; Rise       ; divisor_de_clock:div_1|o_clk ;
; sin       ; divisor_de_clock:div_1|o_clk ; 14.234 ; 13.927 ; Rise       ; divisor_de_clock:div_1|o_clk ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; not_sin   ; clk                          ; 4.075 ; 3.978 ; Rise       ; clk                          ;
; sin       ; clk                          ; 3.991 ; 4.103 ; Rise       ; clk                          ;
; not_sin   ; divisor_de_clock:div_1|o_clk ; 4.612 ; 4.461 ; Rise       ; divisor_de_clock:div_1|o_clk ;
; sin       ; divisor_de_clock:div_1|o_clk ; 4.860 ; 4.883 ; Rise       ; divisor_de_clock:div_1|o_clk ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
=======
+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                      ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; -1.556  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
;  clk                                       ; -1.556  ; 0.206 ; N/A      ; N/A     ; -3.000              ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -0.703  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -0.700  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                            ; -42.032 ; 0.0   ; 0.0      ; 0.0     ; -47.715             ;
;  clk                                       ; -35.190 ; 0.000 ; N/A      ; N/A     ; -31.715             ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -3.482  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -3.360  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 14.979 ; 14.836 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 15.388 ; 15.108 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 9.592  ; 9.572  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 9.636  ; 9.581  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 4.847 ; 4.937 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 4.900 ; 4.971 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 4.758 ; 4.909 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 4.901 ; 5.049 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
>>>>>>> Stashed changes


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sin           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_sin       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.54e-07 V                   ; 2.36 V              ; -0.00618 V          ; 0.134 V                              ; 0.019 V                              ; 4.65e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.54e-07 V                  ; 2.36 V             ; -0.00618 V         ; 0.134 V                             ; 0.019 V                             ; 4.65e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.54e-07 V                   ; 2.36 V              ; -0.00618 V          ; 0.134 V                              ; 0.019 V                              ; 4.65e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.54e-07 V                  ; 2.36 V             ; -0.00618 V         ; 0.134 V                             ; 0.019 V                             ; 4.65e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.00909 V          ; 0.089 V                              ; 0.034 V                              ; 6.14e-10 s                  ; 5.11e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.00909 V         ; 0.089 V                             ; 0.034 V                             ; 6.14e-10 s                 ; 5.11e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-07 V                    ; 2.34 V              ; -0.00363 V          ; 0.103 V                              ; 0.024 V                              ; 7.75e-10 s                  ; 1.04e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-07 V                   ; 2.34 V             ; -0.00363 V         ; 0.103 V                             ; 0.024 V                             ; 7.75e-10 s                 ; 1.04e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 417      ; 0        ; 0        ; 0        ;
; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 72       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 417      ; 0        ; 0        ; 0        ;
; divisor_de_clock:div_1|o_clk ; divisor_de_clock:div_1|o_clk ; 72       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; clk        ; divisor_de_clock:div_1|o_clk ; 8        ; 0        ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; clk        ; divisor_de_clock:div_1|o_clk ; 8        ; 0        ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 83    ; 83   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
<<<<<<< Updated upstream
    Info: Processing started: Fri Feb 03 17:22:42 2023
=======
    Info: Processing started: Thu Feb 16 19:01:21 2023
>>>>>>> Stashed changes
Info: Command: quartus_sta SineWaveGenerator -c SineWaveGenerator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SineWaveGenerator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:div_1|o_clk divisor_de_clock:div_1|o_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
<<<<<<< Updated upstream
Info (332146): Worst-case setup slack is -2.803
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.803             -44.852 clk 
    Info (332119):    -1.094             -10.992 divisor_de_clock:div_1|o_clk 
Info (332146): Worst-case hold slack is 0.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.399               0.000 clk 
    Info (332119):     0.414               0.000 divisor_de_clock:div_1|o_clk 
Info (332146): Worst-case recovery slack is 0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.144               0.000 divisor_de_clock:div_1|o_clk 
Info (332146): Worst-case removal slack is 0.245
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.245               0.000 divisor_de_clock:div_1|o_clk 
=======
Info (332146): Worst-case setup slack is -1.556
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.556             -35.190 clk 
    Info (332119):    -0.703              -3.482 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.700              -3.360 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.361               0.000 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.362               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.392               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
>>>>>>> Stashed changes
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.685 clk 
    Info (332119):    -1.285             -20.560 divisor_de_clock:div_1|o_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
<<<<<<< Updated upstream
Info (332146): Worst-case setup slack is -2.456
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.456             -38.410 clk 
    Info (332119):    -0.872              -8.429 divisor_de_clock:div_1|o_clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
    Info (332119):     0.371               0.000 divisor_de_clock:div_1|o_clk 
Info (332146): Worst-case recovery slack is 0.218
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.218               0.000 divisor_de_clock:div_1|o_clk 
Info (332146): Worst-case removal slack is 0.245
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.245               0.000 divisor_de_clock:div_1|o_clk 
=======
Info (332146): Worst-case setup slack is -1.287
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.287             -28.829 clk 
    Info (332119):    -0.510              -2.334 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.507              -2.240 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.320               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.320               0.000 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.348               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
>>>>>>> Stashed changes
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.685 clk 
    Info (332119):    -1.285             -20.560 divisor_de_clock:div_1|o_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
<<<<<<< Updated upstream
Info (332146): Worst-case setup slack is -0.794
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.794              -8.631 clk 
    Info (332119):    -0.022              -0.022 divisor_de_clock:div_1|o_clk 
Info (332146): Worst-case hold slack is 0.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.184               0.000 clk 
    Info (332119):     0.192               0.000 divisor_de_clock:div_1|o_clk 
Info (332146): Worst-case recovery slack is 0.553
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.553               0.000 divisor_de_clock:div_1|o_clk 
Info (332146): Worst-case removal slack is 0.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.091               0.000 divisor_de_clock:div_1|o_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.354 clk 
    Info (332119):    -1.000             -16.000 divisor_de_clock:div_1|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4652 megabytes
    Info: Processing ended: Fri Feb 03 17:22:45 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01
=======
Info (332146): Worst-case setup slack is -0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.407              -7.705 clk 
    Info (332119):     0.047               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.050               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.194               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.194               0.000 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.206               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.715 clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4620 megabytes
    Info: Processing ended: Thu Feb 16 19:01:24 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02
>>>>>>> Stashed changes


