# Processor Test Interface 

To Simulate our multicore processor writing in chisel, we will first generate verilog using sbt and after use verilator to generate .vcd files test for each instruction of our processor. We can after visualize the chrogram for debuging if neccessary with gtkwave .



# Impl√©mentation d'un cache m√©moire DirrectMapped programmable en chisel:

Implementation a cache using the MILK protocle (custom one), it as signal for the read, write and the request for the L1I and L1D processor cache.

The cache use two variable to enable ATOMIC Extention and coherency extention based on DIRECTORY COHERENCY.


# Cache Coherency Protocols

Cache coherency protocols are essential for maintaining data consistency in multiprocessor systems where multiple caches may hold copies of the same memory location. These protocols help ensure that updates to a shared memory location are correctly reflected across all processors.

## Types of Cache Coherency Protocols
There are two main categories of cache coherency protocols:

### 1. **Directory-Based Protocols**
In directory-based cache coherency, a centralized directory keeps track of which processors have cached copies of a particular memory block. The directory is responsible for managing the state of each cache line and ensuring consistency. This approach is commonly used in large-scale multiprocessor systems.

#### **Examples of Directory-Based Protocols:**
- **Full-map Directory Protocol**: Maintains a complete list of all caches holding a copy of a memory block.
- **Limited Directory Protocol**: Uses a limited number of pointers to track caches that store copies of a block.
- **Sparse Directory Protocol**: Uses approximations to track shared blocks efficiently while reducing storage overhead.


Implementation of Full-map Directory Protocol :


| Op√©ration | √âtat MSI   | Nombre de cycles (exemple)         | Commentaire                                      |
|-----------|------------|------------------------------------|--------------------------------------------------|
| Read      | Modified   | 1 cycle                            | Hit : acc√®s direct depuis le cache               |
| Read      | Shared     | 1 cycle                            | Hit : acc√®s direct depuis le cache               |
| Read      | Invalid    | 7 cycles                           | Miss : latence d'acc√®s m√©moire/directory         |
| Write     | Modified   | 1 cycle                            | Hit : √©criture locale sans besoin d'invalidation   |
| Write     | Shared     | 1 cycles (upgrade cost)            | Hit : n√©cessite une mise √† niveau (invalidation)   |
| Write     | Invalid    | 8 cycles                           | Miss : latence d'acc√®s m√©moire/directory         |


### 2. **Snooping-Based Protocols**
Snooping protocols rely on a broadcast mechanism where all caches monitor (or "snoop") a shared bus to observe memory transactions. These protocols are more suitable for small to medium-sized multiprocessor systems.

#### **Types of Snooping Protocols:**
- **Write Invalidate Protocols**: When a processor writes to a shared block, it invalidates other copies in other caches.
  - **MESI Protocol**: A common write-invalidate protocol with four states: Modified, Exclusive, Shared, and Invalid.
  - **MOESI Protocol**: Extends MESI with an Owned state to allow dirty sharing.
  - **MESIF Protocol**: Adds a Forward state to optimize data sharing.
- **Write Update (Write Broadcast) Protocols**: Instead of invalidating copies, the new data is broadcast to all caches holding the block.
  - **Dragon Protocol**: Uses an update-based mechanism to keep cache copies consistent without invalidation.
  - **Firefly Protocol**: Similar to Dragon but optimized for certain architectures.


# Impl√©mentation du Protocole (E/M)SI

Le protocole **MSI (Modified, Shared, Invalid)** est un protocole de coh√©rence de cache utilis√© dans les syst√®mes multiprocesseurs pour assurer la consistance des donn√©es entre les caches.

üìÑ ![Sch√©ma directory](./Screenshots/directory.drawio.pdf)



## Signaux N√©cessaires

### 1. Signaux de Requ√™te (Envoy√©s par les caches au bus ou au contr√¥leur de m√©moire)
Ces signaux indiquent qu'un processeur souhaite effectuer une op√©ration sur un bloc de cache, potentiellement modifiant son √©tat de coh√©rence.

- **BusRd (Bus Read)** : Requ√™te envoy√©e lorsqu'un processeur veut lire une donn√©e dans l'√©tat **Invalid (I)**.
- **BusRdX (Bus Read Exclusive)** : Requ√™te envoy√©e lorsqu'un processeur veut √©crire sur un bloc, for√ßant son passage √† l'√©tat **Modified (M)**.
- **BusUpgr (Bus Upgrade)** : Requ√™te envoy√©e lorsqu'un processeur poss√®de le bloc en √©tat **Shared (S)** mais souhaite le modifier sans recharger les donn√©es depuis la m√©moire.

### 2. Signaux de R√©ponse (Envoy√©s par les autres caches ou la m√©moire)
Ces signaux permettent de r√©pondre aux requ√™tes ci-dessus et de maintenir la coh√©rence.

- **Flush** : Envoy√© lorsqu'un cache poss√®de une copie modifi√©e du bloc et doit l'√©crire en m√©moire.
- **FlushOpt (Flush Optionnel)** : Envoy√© lorsqu'un cache peut fournir directement le bloc sans √©criture en m√©moire.
- **SharedResponse** : Indique qu'un autre cache d√©tient d√©j√† une copie du bloc en √©tat **Shared (S)**.

### 3. Signaux d'Invalidation (Envoy√©s aux caches)
Ces signaux garantissent que les copies d'un bloc de donn√©es sont invalid√©es lorsque n√©cessaire.

- **Invalidate (Inv)** : Envoy√© aux caches qui poss√®dent le bloc en **Shared (S)** lorsque qu'un autre processeur demande un acc√®s exclusif.

### 4. Signaux d'Acknowledgment (Pour la Synchronisation)
Ces signaux confirment la r√©ception des invalidations ou des transferts de donn√©es.

- **Ack (Acknowledgment)** : Confirme qu'un cache a bien invalid√© ou mis √† jour un bloc.
- **MemoryResponse** : Indique que la m√©moire a fourni les donn√©es demand√©es √† un processeur.
