parameter ACPU_GIC_BASEADDR =                 32'hF9000000;
parameter ADMA_CH0_BASEADDR =                 32'hFFA80000;
parameter ADMA_CH1_BASEADDR =                 32'hFFA90000;
parameter ADMA_CH2_BASEADDR =                 32'hFFAA0000;
parameter ADMA_CH3_BASEADDR =                 32'hFFAB0000;
parameter ADMA_CH4_BASEADDR =                 32'hFFAC0000;
parameter ADMA_CH5_BASEADDR =                 32'hFFAD0000;
parameter ADMA_CH6_BASEADDR =                 32'hFFAE0000;
parameter ADMA_CH7_BASEADDR =                 32'hFFAF0000;
parameter AFIFM0_BASEADDR =                   32'hFD360000;
parameter AFIFM1_BASEADDR =                   32'hFD370000;
parameter AFIFM2_BASEADDR =                   32'hFD380000;
parameter AFIFM3_BASEADDR =                   32'hFD390000;
parameter AFIFM4_BASEADDR =                   32'hFD3A0000;
parameter AFIFM5_BASEADDR =                   32'hFD3B0000;
parameter AFIFM6_BASEADDR =                   32'hFF9B0000;
parameter AMS_CTRL_BASEADDR =                 32'hFFA50000;
parameter AMS_PL_SYSMON_BASEADDR =            32'hFFA50C00;
parameter AMS_PS_SYSMON_BASEADDR =            32'hFFA50800;
parameter APM_CCI_INTC_BASEADDR =             32'hFD490000;
parameter APM_DDR_BASEADDR =                  32'hFD0B0000;
parameter APM_INTC_OCM_BASEADDR =             32'hFFA00000;
parameter APM_LPD_FPD_BASEADDR =              32'hFFA10000;
parameter APU_BASEADDR =                      32'hFD5C0000;
parameter AXIPCIE_DMA0_BASEADDR =             32'hFD0F0000;
parameter AXIPCIE_DMA1_BASEADDR =             32'hFD0F0080;
parameter AXIPCIE_DMA2_BASEADDR =             32'hFD0F0100;
parameter AXIPCIE_DMA3_BASEADDR =             32'hFD0F0180;
parameter AXIPCIE_EGRESS0_BASEADDR =          32'hFD0E0C00;
parameter AXIPCIE_EGRESS1_BASEADDR =          32'hFD0E0C20;
parameter AXIPCIE_EGRESS2_BASEADDR =          32'hFD0E0C40;
parameter AXIPCIE_EGRESS3_BASEADDR =          32'hFD0E0C60;
parameter AXIPCIE_EGRESS4_BASEADDR =          32'hFD0E0C80;
parameter AXIPCIE_EGRESS5_BASEADDR =          32'hFD0E0CA0;
parameter AXIPCIE_EGRESS6_BASEADDR =          32'hFD0E0CC0;
parameter AXIPCIE_EGRESS7_BASEADDR =          32'hFD0E0CE0;
parameter AXIPCIE_INGRESS0_BASEADDR =         32'hFD0E0800;
parameter AXIPCIE_INGRESS1_BASEADDR =         32'hFD0E0820;
parameter AXIPCIE_INGRESS2_BASEADDR =         32'hFD0E0840;
parameter AXIPCIE_INGRESS3_BASEADDR =         32'hFD0E0860;
parameter AXIPCIE_INGRESS4_BASEADDR =         32'hFD0E0880;
parameter AXIPCIE_INGRESS5_BASEADDR =         32'hFD0E08A0;
parameter AXIPCIE_INGRESS6_BASEADDR =         32'hFD0E08C0;
parameter AXIPCIE_INGRESS7_BASEADDR =         32'hFD0E08E0;
parameter AXIPCIE_MAIN_BASEADDR =             32'hFD0E0000;
parameter BBRAM_BASEADDR =                    32'hFFCD0000;
parameter CAN0_BASEADDR =                     32'hFF060000;
parameter CAN1_BASEADDR =                     32'hFF070000;
parameter CCI_GPV_BASEADDR =                  32'hFD6E0000;
parameter CCI_REG_BASEADDR =                  32'hFD5E0000;
parameter CORESIGHT_A53_CTI_0_BASEADDR =      32'hFEC20000;
parameter CORESIGHT_A53_CTI_1_BASEADDR =      32'hFED20000;
parameter CORESIGHT_A53_CTI_2_BASEADDR =      32'hFEE20000;
parameter CORESIGHT_A53_CTI_3_BASEADDR =      32'hFEF20000;
parameter CORESIGHT_A53_DBG_0_BASEADDR =      32'hFEC10000;
parameter CORESIGHT_A53_DBG_1_BASEADDR =      32'hFED10000;
parameter CORESIGHT_A53_DBG_2_BASEADDR =      32'hFEE10000;
parameter CORESIGHT_A53_DBG_3_BASEADDR =      32'hFEF10000;
parameter CORESIGHT_A53_ETM_0_BASEADDR =      32'hFEC40000;
parameter CORESIGHT_A53_ETM_1_BASEADDR =      32'hFED40000;
parameter CORESIGHT_A53_ETM_2_BASEADDR =      32'hFEE40000;
parameter CORESIGHT_A53_ETM_3_BASEADDR =      32'hFEF40000;
parameter CORESIGHT_A53_PMU_0_BASEADDR =      32'hFEC30000;
parameter CORESIGHT_A53_PMU_1_BASEADDR =      32'hFED30000;
parameter CORESIGHT_A53_PMU_2_BASEADDR =      32'hFEE30000;
parameter CORESIGHT_A53_PMU_3_BASEADDR =      32'hFEF30000;
parameter CORESIGHT_A53_ROM_BASEADDR =        32'hFEC00000;
parameter CORESIGHT_R5_CTI_0_BASEADDR =       32'hFEBF8000;
parameter CORESIGHT_R5_CTI_1_BASEADDR =       32'hFEBF9000;
parameter CORESIGHT_R5_DBG_0_BASEADDR =       32'hFEBF0000;
parameter CORESIGHT_R5_DBG_1_BASEADDR =       32'hFEBF2000;
parameter CORESIGHT_R5_ROM_BASEADDR =         32'hFEBE0000;
parameter CORESIGHT_SOC_ATM_0_BASEADDR =      32'hFE9E0000;
parameter CORESIGHT_SOC_ATM_1_BASEADDR =      32'hFE9F0000;
parameter CORESIGHT_SOC_CTI_0_BASEADDR =      32'hFE990000;
parameter CORESIGHT_SOC_CTI_1_BASEADDR =      32'hFE9A0000;
parameter CORESIGHT_SOC_CTI_2_BASEADDR =      32'hFE9B0000;
parameter CORESIGHT_SOC_ETF_1_BASEADDR =      32'hFE940000;
parameter CORESIGHT_SOC_ETF_2_BASEADDR =      32'hFE950000;
parameter CORESIGHT_SOC_ETR_BASEADDR =        32'hFE970000;
parameter CORESIGHT_SOC_FTM_BASEADDR =        32'hFE9D0000;
parameter CORESIGHT_SOC_FUNN_0_BASEADDR =     32'hFE910000;
parameter CORESIGHT_SOC_FUNN_1_BASEADDR =     32'hFE920000;
parameter CORESIGHT_SOC_FUNN_2_BASEADDR =     32'hFE930000;
parameter CORESIGHT_SOC_REPLIC_BASEADDR =     32'hFE960000;
parameter CORESIGHT_SOC_ROM_BASEADDR =        32'hFE800000;
parameter CORESIGHT_SOC_STM_BASEADDR =        32'hFE9C0000;
parameter CORESIGHT_SOC_TPIU_BASEADDR =       32'hFE980000;
parameter CORESIGHT_SOC_TSGEN_BASEADDR =      32'hFE900000;
parameter CRF_APB_BASEADDR =                  32'hFD1A0000;
parameter CRL_APB_BASEADDR =                  32'hFF5E0000;
parameter CSU_BASEADDR =                      32'hFFCA0000;
parameter CSU_TMR_BASEADDR =                  32'hFFC20000;
parameter CSUDMA_BASEADDR =                   32'hFFC80000;
parameter CSU_IOMODULE_BASEADDR =             32'hFFC60000;
parameter CSU_LOCAL_BASEADDR =                32'hFFC20000;
parameter CSU_WDT_BASEADDR =                  32'hFFCB0000;
parameter DDRC_BASEADDR =                     32'hFD070000;
parameter DDR_PHY_BASEADDR =                  32'hFD080000;
parameter DDR_QOS_CTRL_BASEADDR =             32'hFD090000;
parameter DDR_XMPU0_CFG_BASEADDR =            32'hFD000000;
parameter DDR_XMPU1_CFG_BASEADDR =            32'hFD010000;
parameter DDR_XMPU2_CFG_BASEADDR =            32'hFD020000;
parameter DDR_XMPU3_CFG_BASEADDR =            32'hFD030000;
parameter DDR_XMPU4_CFG_BASEADDR =            32'hFD040000;
parameter DDR_XMPU5_CFG_BASEADDR =            32'hFD050000;
parameter DP_BASEADDR =                       32'hFD4A0000;
parameter DPDMA_BASEADDR =                    32'hFD4C0000;
parameter EFUSE_BASEADDR =                    32'hFFCC0000;
parameter FPD_GPV_BASEADDR =                  32'hFD700000;
parameter FPD_SLCR_BASEADDR =                 32'hFD610000;
parameter FPD_SLCR_SECURE_BASEADDR =          32'hFD690000;
parameter FPD_XMPU_CFG_BASEADDR =             32'hFD5D0000;
parameter FPD_XMPU_SINK_BASEADDR =            32'hFD4F0000;
parameter GDMA_CH0_BASEADDR =                 32'hFD500000;
parameter GDMA_CH1_BASEADDR =                 32'hFD510000;
parameter GDMA_CH2_BASEADDR =                 32'hFD520000;
parameter GDMA_CH3_BASEADDR =                 32'hFD530000;
parameter GDMA_CH4_BASEADDR =                 32'hFD540000;
parameter GDMA_CH5_BASEADDR =                 32'hFD550000;
parameter GDMA_CH6_BASEADDR =                 32'hFD560000;
parameter GDMA_CH7_BASEADDR =                 32'hFD570000;
parameter GEM0_BASEADDR =                     32'hFF0B0000;
parameter GEM1_BASEADDR =                     32'hFF0C0000;
parameter GEM2_BASEADDR =                     32'hFF0D0000;
parameter GEM3_BASEADDR =                     32'hFF0E0000;
parameter GPIO_BASEADDR =                     32'hFF0A0000;
parameter GPU_BASEADDR =                      32'hFD4B0000;
parameter I2C0_BASEADDR =                     32'hFF020000;
parameter I2C1_BASEADDR =                     32'hFF030000;
parameter IOU_GPV_BASEADDR =                  32'hFE000000;
parameter IOU_SCNTR_BASEADDR =                32'hFF250000;
parameter IOU_SCNTRS_BASEADDR =               32'hFF260000;
parameter IOU_SECURE_SLCR_BASEADDR =          32'hFF240000;
parameter IOU_SLCR_BASEADDR =                 32'hFF180000;
parameter IPI_BASEADDR =                      32'hFF300000;
parameter LPD_GPV_BASEADDR =                  32'hFE100000;
parameter LPD_SLCR_BASEADDR =                 32'hFF410000;
parameter LPD_SLCR_SECURE_BASEADDR =          32'hFF4B0000;
parameter LPD_XPPU_BASEADDR =                 32'hFF980000;
parameter LPD_XPPU_SINK_BASEADDR =            32'hFF9C0000;
parameter MBISTJTAG_BASEADDR =                32'hFFCF0000;
parameter NAND_BASEADDR =                     32'hFF100000;
parameter OCM_BASEADDR =                      32'hFF960000;
parameter OCM_XMPU_CFG_BASEADDR =             32'hFFA70000;
parameter PCIE_ATTRIB_BASEADDR =              32'hFD480000;
parameter PMU_GLOBAL_BASEADDR =               32'hFFD80000;
parameter PMU_IOMODULE_BASEADDR =             32'hFFD40000;
parameter PMU_LOCAL_BASEADDR =                32'hFFD60000;
parameter PUF_BASEADDR =                      32'hFFC30000;
parameter QSPI_BASEADDR =                     32'hFF0F0000;
parameter RCPU_GIC_BASEADDR =                 32'hF9000000;
parameter RPU_BASEADDR =                      32'hFF9A0000;
parameter RSA_BASEADDR =                      32'hFFCE002C;
parameter RSA_CORE_BASEADDR =                 32'hFFCE0000;
parameter RTC_BASEADDR =                      32'hFFA60000;
parameter SATA_AHCI_HBA_BASEADDR =            32'hFD0C0000;
parameter SATA_AHCI_PORT0_CNTRL_BASEADDR =    32'hFD0C0100;
parameter SATA_AHCI_PORT1_CNTRL_BASEADDR =    32'hFD0C0180;
parameter SATA_AHCI_VENDOR_BASEADDR =         32'hFD0C00A0;
parameter SD0_BASEADDR =                      32'hFF160000;
parameter SD1_BASEADDR =                      32'hFF170000;
parameter SERDES_BASEADDR =                   32'hFD400000;
parameter SIOU_BASEADDR =                     32'hFD3D0000;
parameter SMMU_GPV_BASEADDR =                 32'hFD800000;
parameter SMMU_REG_BASEADDR =                 32'hFD5F0000;
parameter SPI0_BASEADDR =                     32'hFF040000;
parameter SPI1_BASEADDR =                     32'hFF050000;
parameter SWDT_BASEADDR =                     32'hFF150000;
parameter TTC0_BASEADDR =                     32'hFF110000;
parameter TTC1_BASEADDR =                     32'hFF120000;
parameter TTC2_BASEADDR =                     32'hFF130000;
parameter TTC3_BASEADDR =                     32'hFF140000;
parameter UART0_BASEADDR =                    32'hFF000000;
parameter UART1_BASEADDR =                    32'hFF010000;
parameter USB3_0_BASEADDR =                   32'hFF9D0000;
parameter USB3_0_XHCI_BASEADDR =              32'hFE200000;
parameter USB3_1_BASEADDR =                   32'hFF9E0000;
parameter USB3_1_XHCI_BASEADDR =              32'hFE300000;
parameter WDT_BASEADDR =                      32'hFD4D0000;
parameter ACPU_GIC_GICD_CTLR =    ACPU_GIC_BASEADDR + 32'h00010000;
parameter ACPU_GIC_GICD_CTLR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_TYPER =    ACPU_GIC_BASEADDR + 32'h00010004;
parameter ACPU_GIC_GICD_TYPER_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IIDR =    ACPU_GIC_BASEADDR + 32'h00010008;
parameter ACPU_GIC_GICD_IIDR_DEFVAL =   32'h200143b;
parameter ACPU_GIC_GICD_IGROUPR0 =    ACPU_GIC_BASEADDR + 32'h00010080;
parameter ACPU_GIC_GICD_IGROUPR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IGROUPR1 =    ACPU_GIC_BASEADDR + 32'h00010084;
parameter ACPU_GIC_GICD_IGROUPR1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IGROUPR2 =    ACPU_GIC_BASEADDR + 32'h00010088;
parameter ACPU_GIC_GICD_IGROUPR2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IGROUPR3 =    ACPU_GIC_BASEADDR + 32'h0001008C;
parameter ACPU_GIC_GICD_IGROUPR3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IGROUPR4 =    ACPU_GIC_BASEADDR + 32'h00010090;
parameter ACPU_GIC_GICD_IGROUPR4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IGROUPR5 =    ACPU_GIC_BASEADDR + 32'h00010094;
parameter ACPU_GIC_GICD_IGROUPR5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISENABLER0 =    ACPU_GIC_BASEADDR + 32'h00010100;
parameter ACPU_GIC_GICD_ISENABLER0_DEFVAL =   32'hffff;
parameter ACPU_GIC_GICD_ISENABLER1 =    ACPU_GIC_BASEADDR + 32'h00010104;
parameter ACPU_GIC_GICD_ISENABLER1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISENABLER2 =    ACPU_GIC_BASEADDR + 32'h00010108;
parameter ACPU_GIC_GICD_ISENABLER2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISENABLER3 =    ACPU_GIC_BASEADDR + 32'h0001010C;
parameter ACPU_GIC_GICD_ISENABLER3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISENABLER4 =    ACPU_GIC_BASEADDR + 32'h00010110;
parameter ACPU_GIC_GICD_ISENABLER4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISENABLER5 =    ACPU_GIC_BASEADDR + 32'h00010114;
parameter ACPU_GIC_GICD_ISENABLER5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICENABLER0 =    ACPU_GIC_BASEADDR + 32'h00010180;
parameter ACPU_GIC_GICD_ICENABLER0_DEFVAL =   32'hffff;
parameter ACPU_GIC_GICD_ICENABLER1 =    ACPU_GIC_BASEADDR + 32'h00010184;
parameter ACPU_GIC_GICD_ICENABLER1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICENABLER2 =    ACPU_GIC_BASEADDR + 32'h00010188;
parameter ACPU_GIC_GICD_ICENABLER2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICENABLER3 =    ACPU_GIC_BASEADDR + 32'h0001018C;
parameter ACPU_GIC_GICD_ICENABLER3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICENABLER4 =    ACPU_GIC_BASEADDR + 32'h00010190;
parameter ACPU_GIC_GICD_ICENABLER4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICENABLER5 =    ACPU_GIC_BASEADDR + 32'h00010194;
parameter ACPU_GIC_GICD_ICENABLER5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISPENDR0 =    ACPU_GIC_BASEADDR + 32'h00010200;
parameter ACPU_GIC_GICD_ISPENDR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISPENDR1 =    ACPU_GIC_BASEADDR + 32'h00010204;
parameter ACPU_GIC_GICD_ISPENDR1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISPENDR2 =    ACPU_GIC_BASEADDR + 32'h00010208;
parameter ACPU_GIC_GICD_ISPENDR2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISPENDR3 =    ACPU_GIC_BASEADDR + 32'h0001020C;
parameter ACPU_GIC_GICD_ISPENDR3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISPENDR4 =    ACPU_GIC_BASEADDR + 32'h00010210;
parameter ACPU_GIC_GICD_ISPENDR4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISPENDR5 =    ACPU_GIC_BASEADDR + 32'h00010214;
parameter ACPU_GIC_GICD_ISPENDR5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICPENDR0 =    ACPU_GIC_BASEADDR + 32'h00010280;
parameter ACPU_GIC_GICD_ICPENDR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICPENDR1 =    ACPU_GIC_BASEADDR + 32'h00010284;
parameter ACPU_GIC_GICD_ICPENDR1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICPENDR2 =    ACPU_GIC_BASEADDR + 32'h00010288;
parameter ACPU_GIC_GICD_ICPENDR2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICPENDR3 =    ACPU_GIC_BASEADDR + 32'h0001028C;
parameter ACPU_GIC_GICD_ICPENDR3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICPENDR4 =    ACPU_GIC_BASEADDR + 32'h00010290;
parameter ACPU_GIC_GICD_ICPENDR4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICPENDR5 =    ACPU_GIC_BASEADDR + 32'h00010294;
parameter ACPU_GIC_GICD_ICPENDR5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISACTIVER0 =    ACPU_GIC_BASEADDR + 32'h00010300;
parameter ACPU_GIC_GICD_ISACTIVER0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISACTIVER1 =    ACPU_GIC_BASEADDR + 32'h00010304;
parameter ACPU_GIC_GICD_ISACTIVER1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISACTIVER2 =    ACPU_GIC_BASEADDR + 32'h00010308;
parameter ACPU_GIC_GICD_ISACTIVER2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISACTIVER3 =    ACPU_GIC_BASEADDR + 32'h0001030C;
parameter ACPU_GIC_GICD_ISACTIVER3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISACTIVER4 =    ACPU_GIC_BASEADDR + 32'h00010310;
parameter ACPU_GIC_GICD_ISACTIVER4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ISACTIVER5 =    ACPU_GIC_BASEADDR + 32'h00010314;
parameter ACPU_GIC_GICD_ISACTIVER5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICACTIVER0 =    ACPU_GIC_BASEADDR + 32'h00010380;
parameter ACPU_GIC_GICD_ICACTIVER0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICACTIVER1 =    ACPU_GIC_BASEADDR + 32'h00010384;
parameter ACPU_GIC_GICD_ICACTIVER1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICACTIVER2 =    ACPU_GIC_BASEADDR + 32'h00010388;
parameter ACPU_GIC_GICD_ICACTIVER2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICACTIVER3 =    ACPU_GIC_BASEADDR + 32'h0001038C;
parameter ACPU_GIC_GICD_ICACTIVER3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICACTIVER4 =    ACPU_GIC_BASEADDR + 32'h00010390;
parameter ACPU_GIC_GICD_ICACTIVER4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICACTIVER5 =    ACPU_GIC_BASEADDR + 32'h00010394;
parameter ACPU_GIC_GICD_ICACTIVER5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR0 =    ACPU_GIC_BASEADDR + 32'h00010400;
parameter ACPU_GIC_GICD_IPRIORITYR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR1 =    ACPU_GIC_BASEADDR + 32'h00010404;
parameter ACPU_GIC_GICD_IPRIORITYR1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR2 =    ACPU_GIC_BASEADDR + 32'h00010408;
parameter ACPU_GIC_GICD_IPRIORITYR2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR3 =    ACPU_GIC_BASEADDR + 32'h0001040C;
parameter ACPU_GIC_GICD_IPRIORITYR3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR4 =    ACPU_GIC_BASEADDR + 32'h00010410;
parameter ACPU_GIC_GICD_IPRIORITYR4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR5 =    ACPU_GIC_BASEADDR + 32'h00010414;
parameter ACPU_GIC_GICD_IPRIORITYR5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR6 =    ACPU_GIC_BASEADDR + 32'h00010418;
parameter ACPU_GIC_GICD_IPRIORITYR6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR7 =    ACPU_GIC_BASEADDR + 32'h0001041C;
parameter ACPU_GIC_GICD_IPRIORITYR7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR8 =    ACPU_GIC_BASEADDR + 32'h00010420;
parameter ACPU_GIC_GICD_IPRIORITYR8_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR9 =    ACPU_GIC_BASEADDR + 32'h00010424;
parameter ACPU_GIC_GICD_IPRIORITYR9_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR10 =    ACPU_GIC_BASEADDR + 32'h00010428;
parameter ACPU_GIC_GICD_IPRIORITYR10_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR11 =    ACPU_GIC_BASEADDR + 32'h0001042C;
parameter ACPU_GIC_GICD_IPRIORITYR11_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR12 =    ACPU_GIC_BASEADDR + 32'h00010430;
parameter ACPU_GIC_GICD_IPRIORITYR12_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR13 =    ACPU_GIC_BASEADDR + 32'h00010434;
parameter ACPU_GIC_GICD_IPRIORITYR13_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR14 =    ACPU_GIC_BASEADDR + 32'h00010438;
parameter ACPU_GIC_GICD_IPRIORITYR14_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR15 =    ACPU_GIC_BASEADDR + 32'h0001043C;
parameter ACPU_GIC_GICD_IPRIORITYR15_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR16 =    ACPU_GIC_BASEADDR + 32'h00010440;
parameter ACPU_GIC_GICD_IPRIORITYR16_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR17 =    ACPU_GIC_BASEADDR + 32'h00010444;
parameter ACPU_GIC_GICD_IPRIORITYR17_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR18 =    ACPU_GIC_BASEADDR + 32'h00010448;
parameter ACPU_GIC_GICD_IPRIORITYR18_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR19 =    ACPU_GIC_BASEADDR + 32'h0001044C;
parameter ACPU_GIC_GICD_IPRIORITYR19_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR20 =    ACPU_GIC_BASEADDR + 32'h00010450;
parameter ACPU_GIC_GICD_IPRIORITYR20_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR21 =    ACPU_GIC_BASEADDR + 32'h00010454;
parameter ACPU_GIC_GICD_IPRIORITYR21_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR22 =    ACPU_GIC_BASEADDR + 32'h00010458;
parameter ACPU_GIC_GICD_IPRIORITYR22_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR23 =    ACPU_GIC_BASEADDR + 32'h0001045C;
parameter ACPU_GIC_GICD_IPRIORITYR23_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR24 =    ACPU_GIC_BASEADDR + 32'h00010460;
parameter ACPU_GIC_GICD_IPRIORITYR24_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR25 =    ACPU_GIC_BASEADDR + 32'h00010464;
parameter ACPU_GIC_GICD_IPRIORITYR25_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR26 =    ACPU_GIC_BASEADDR + 32'h00010468;
parameter ACPU_GIC_GICD_IPRIORITYR26_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR27 =    ACPU_GIC_BASEADDR + 32'h0001046C;
parameter ACPU_GIC_GICD_IPRIORITYR27_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR28 =    ACPU_GIC_BASEADDR + 32'h00010470;
parameter ACPU_GIC_GICD_IPRIORITYR28_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR29 =    ACPU_GIC_BASEADDR + 32'h00010474;
parameter ACPU_GIC_GICD_IPRIORITYR29_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR30 =    ACPU_GIC_BASEADDR + 32'h00010478;
parameter ACPU_GIC_GICD_IPRIORITYR30_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR31 =    ACPU_GIC_BASEADDR + 32'h0001047C;
parameter ACPU_GIC_GICD_IPRIORITYR31_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR32 =    ACPU_GIC_BASEADDR + 32'h00010480;
parameter ACPU_GIC_GICD_IPRIORITYR32_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR33 =    ACPU_GIC_BASEADDR + 32'h00010484;
parameter ACPU_GIC_GICD_IPRIORITYR33_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR34 =    ACPU_GIC_BASEADDR + 32'h00010488;
parameter ACPU_GIC_GICD_IPRIORITYR34_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR35 =    ACPU_GIC_BASEADDR + 32'h0001048C;
parameter ACPU_GIC_GICD_IPRIORITYR35_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR36 =    ACPU_GIC_BASEADDR + 32'h00010490;
parameter ACPU_GIC_GICD_IPRIORITYR36_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR37 =    ACPU_GIC_BASEADDR + 32'h00010494;
parameter ACPU_GIC_GICD_IPRIORITYR37_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR38 =    ACPU_GIC_BASEADDR + 32'h00010498;
parameter ACPU_GIC_GICD_IPRIORITYR38_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR39 =    ACPU_GIC_BASEADDR + 32'h0001049C;
parameter ACPU_GIC_GICD_IPRIORITYR39_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR40 =    ACPU_GIC_BASEADDR + 32'h000104A0;
parameter ACPU_GIC_GICD_IPRIORITYR40_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR41 =    ACPU_GIC_BASEADDR + 32'h000104A4;
parameter ACPU_GIC_GICD_IPRIORITYR41_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR42 =    ACPU_GIC_BASEADDR + 32'h000104A8;
parameter ACPU_GIC_GICD_IPRIORITYR42_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR43 =    ACPU_GIC_BASEADDR + 32'h000104AC;
parameter ACPU_GIC_GICD_IPRIORITYR43_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR44 =    ACPU_GIC_BASEADDR + 32'h000104B0;
parameter ACPU_GIC_GICD_IPRIORITYR44_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR45 =    ACPU_GIC_BASEADDR + 32'h000104B4;
parameter ACPU_GIC_GICD_IPRIORITYR45_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR46 =    ACPU_GIC_BASEADDR + 32'h000104B8;
parameter ACPU_GIC_GICD_IPRIORITYR46_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_IPRIORITYR47 =    ACPU_GIC_BASEADDR + 32'h000104BC;
parameter ACPU_GIC_GICD_IPRIORITYR47_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR0 =    ACPU_GIC_BASEADDR + 32'h00010800;
parameter ACPU_GIC_GICD_ITARGETSR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR1 =    ACPU_GIC_BASEADDR + 32'h00010804;
parameter ACPU_GIC_GICD_ITARGETSR1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR2 =    ACPU_GIC_BASEADDR + 32'h00010808;
parameter ACPU_GIC_GICD_ITARGETSR2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR3 =    ACPU_GIC_BASEADDR + 32'h0001080C;
parameter ACPU_GIC_GICD_ITARGETSR3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR4 =    ACPU_GIC_BASEADDR + 32'h00010810;
parameter ACPU_GIC_GICD_ITARGETSR4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR5 =    ACPU_GIC_BASEADDR + 32'h00010814;
parameter ACPU_GIC_GICD_ITARGETSR5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR6 =    ACPU_GIC_BASEADDR + 32'h00010818;
parameter ACPU_GIC_GICD_ITARGETSR6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR7 =    ACPU_GIC_BASEADDR + 32'h0001081C;
parameter ACPU_GIC_GICD_ITARGETSR7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR8 =    ACPU_GIC_BASEADDR + 32'h00010820;
parameter ACPU_GIC_GICD_ITARGETSR8_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR9 =    ACPU_GIC_BASEADDR + 32'h00010824;
parameter ACPU_GIC_GICD_ITARGETSR9_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR10 =    ACPU_GIC_BASEADDR + 32'h00010828;
parameter ACPU_GIC_GICD_ITARGETSR10_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR11 =    ACPU_GIC_BASEADDR + 32'h0001082C;
parameter ACPU_GIC_GICD_ITARGETSR11_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR12 =    ACPU_GIC_BASEADDR + 32'h00010830;
parameter ACPU_GIC_GICD_ITARGETSR12_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR13 =    ACPU_GIC_BASEADDR + 32'h00010834;
parameter ACPU_GIC_GICD_ITARGETSR13_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR14 =    ACPU_GIC_BASEADDR + 32'h00010838;
parameter ACPU_GIC_GICD_ITARGETSR14_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR15 =    ACPU_GIC_BASEADDR + 32'h0001083C;
parameter ACPU_GIC_GICD_ITARGETSR15_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR16 =    ACPU_GIC_BASEADDR + 32'h00010840;
parameter ACPU_GIC_GICD_ITARGETSR16_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR17 =    ACPU_GIC_BASEADDR + 32'h00010844;
parameter ACPU_GIC_GICD_ITARGETSR17_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR18 =    ACPU_GIC_BASEADDR + 32'h00010848;
parameter ACPU_GIC_GICD_ITARGETSR18_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR19 =    ACPU_GIC_BASEADDR + 32'h0001084C;
parameter ACPU_GIC_GICD_ITARGETSR19_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR20 =    ACPU_GIC_BASEADDR + 32'h00010850;
parameter ACPU_GIC_GICD_ITARGETSR20_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR21 =    ACPU_GIC_BASEADDR + 32'h00010854;
parameter ACPU_GIC_GICD_ITARGETSR21_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR22 =    ACPU_GIC_BASEADDR + 32'h00010858;
parameter ACPU_GIC_GICD_ITARGETSR22_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR23 =    ACPU_GIC_BASEADDR + 32'h0001085C;
parameter ACPU_GIC_GICD_ITARGETSR23_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR24 =    ACPU_GIC_BASEADDR + 32'h00010860;
parameter ACPU_GIC_GICD_ITARGETSR24_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR25 =    ACPU_GIC_BASEADDR + 32'h00010864;
parameter ACPU_GIC_GICD_ITARGETSR25_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR26 =    ACPU_GIC_BASEADDR + 32'h00010868;
parameter ACPU_GIC_GICD_ITARGETSR26_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR27 =    ACPU_GIC_BASEADDR + 32'h0001086C;
parameter ACPU_GIC_GICD_ITARGETSR27_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR28 =    ACPU_GIC_BASEADDR + 32'h00010870;
parameter ACPU_GIC_GICD_ITARGETSR28_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR29 =    ACPU_GIC_BASEADDR + 32'h00010874;
parameter ACPU_GIC_GICD_ITARGETSR29_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR30 =    ACPU_GIC_BASEADDR + 32'h00010878;
parameter ACPU_GIC_GICD_ITARGETSR30_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR31 =    ACPU_GIC_BASEADDR + 32'h0001087C;
parameter ACPU_GIC_GICD_ITARGETSR31_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR32 =    ACPU_GIC_BASEADDR + 32'h00010880;
parameter ACPU_GIC_GICD_ITARGETSR32_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR33 =    ACPU_GIC_BASEADDR + 32'h00010884;
parameter ACPU_GIC_GICD_ITARGETSR33_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR34 =    ACPU_GIC_BASEADDR + 32'h00010888;
parameter ACPU_GIC_GICD_ITARGETSR34_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR35 =    ACPU_GIC_BASEADDR + 32'h0001088C;
parameter ACPU_GIC_GICD_ITARGETSR35_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR36 =    ACPU_GIC_BASEADDR + 32'h00010890;
parameter ACPU_GIC_GICD_ITARGETSR36_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR37 =    ACPU_GIC_BASEADDR + 32'h00010894;
parameter ACPU_GIC_GICD_ITARGETSR37_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR38 =    ACPU_GIC_BASEADDR + 32'h00010898;
parameter ACPU_GIC_GICD_ITARGETSR38_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR39 =    ACPU_GIC_BASEADDR + 32'h0001089C;
parameter ACPU_GIC_GICD_ITARGETSR39_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR40 =    ACPU_GIC_BASEADDR + 32'h000108A0;
parameter ACPU_GIC_GICD_ITARGETSR40_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR41 =    ACPU_GIC_BASEADDR + 32'h000108A4;
parameter ACPU_GIC_GICD_ITARGETSR41_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR42 =    ACPU_GIC_BASEADDR + 32'h000108A8;
parameter ACPU_GIC_GICD_ITARGETSR42_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR43 =    ACPU_GIC_BASEADDR + 32'h000108AC;
parameter ACPU_GIC_GICD_ITARGETSR43_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR44 =    ACPU_GIC_BASEADDR + 32'h000108B0;
parameter ACPU_GIC_GICD_ITARGETSR44_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR45 =    ACPU_GIC_BASEADDR + 32'h000108B4;
parameter ACPU_GIC_GICD_ITARGETSR45_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR46 =    ACPU_GIC_BASEADDR + 32'h000108B8;
parameter ACPU_GIC_GICD_ITARGETSR46_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ITARGETSR47 =    ACPU_GIC_BASEADDR + 32'h000108BC;
parameter ACPU_GIC_GICD_ITARGETSR47_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_ICFGR0 =    ACPU_GIC_BASEADDR + 32'h00010C00;
parameter ACPU_GIC_GICD_ICFGR0_DEFVAL =   32'haaaaaaaa;
parameter ACPU_GIC_GICD_ICFGR1 =    ACPU_GIC_BASEADDR + 32'h00010C04;
parameter ACPU_GIC_GICD_ICFGR1_DEFVAL =   32'h55540000;
parameter ACPU_GIC_GICD_ICFGR2 =    ACPU_GIC_BASEADDR + 32'h00010C08;
parameter ACPU_GIC_GICD_ICFGR2_DEFVAL =   32'h55555555;
parameter ACPU_GIC_GICD_ICFGR3 =    ACPU_GIC_BASEADDR + 32'h00010C0C;
parameter ACPU_GIC_GICD_ICFGR3_DEFVAL =   32'h55555555;
parameter ACPU_GIC_GICD_ICFGR4 =    ACPU_GIC_BASEADDR + 32'h00010C10;
parameter ACPU_GIC_GICD_ICFGR4_DEFVAL =   32'h55555555;
parameter ACPU_GIC_GICD_ICFGR5 =    ACPU_GIC_BASEADDR + 32'h00010C14;
parameter ACPU_GIC_GICD_ICFGR5_DEFVAL =   32'h55555555;
parameter ACPU_GIC_GICD_ICFGR6 =    ACPU_GIC_BASEADDR + 32'h00010C18;
parameter ACPU_GIC_GICD_ICFGR6_DEFVAL =   32'h55555555;
parameter ACPU_GIC_GICD_ICFGR7 =    ACPU_GIC_BASEADDR + 32'h00010C1C;
parameter ACPU_GIC_GICD_ICFGR7_DEFVAL =   32'h55555555;
parameter ACPU_GIC_GICD_ICFGR8 =    ACPU_GIC_BASEADDR + 32'h00010C20;
parameter ACPU_GIC_GICD_ICFGR8_DEFVAL =   32'h55555555;
parameter ACPU_GIC_GICD_ICFGR9 =    ACPU_GIC_BASEADDR + 32'h00010C24;
parameter ACPU_GIC_GICD_ICFGR9_DEFVAL =   32'h55555555;
parameter ACPU_GIC_GICD_ICFGR10 =    ACPU_GIC_BASEADDR + 32'h00010C28;
parameter ACPU_GIC_GICD_ICFGR10_DEFVAL =   32'h55555555;
parameter ACPU_GIC_GICD_ICFGR11 =    ACPU_GIC_BASEADDR + 32'h00010C2C;
parameter ACPU_GIC_GICD_ICFGR11_DEFVAL =   32'h55555555;
parameter ACPU_GIC_GICD_PPISR =    ACPU_GIC_BASEADDR + 32'h00010D00;
parameter ACPU_GIC_GICD_PPISR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_SPISR0 =    ACPU_GIC_BASEADDR + 32'h00010D04;
parameter ACPU_GIC_GICD_SPISR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_SPISR1 =    ACPU_GIC_BASEADDR + 32'h00010D08;
parameter ACPU_GIC_GICD_SPISR1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_SPISR2 =    ACPU_GIC_BASEADDR + 32'h00010D0C;
parameter ACPU_GIC_GICD_SPISR2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_SPISR3 =    ACPU_GIC_BASEADDR + 32'h00010D10;
parameter ACPU_GIC_GICD_SPISR3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_SPISR4 =    ACPU_GIC_BASEADDR + 32'h00010D14;
parameter ACPU_GIC_GICD_SPISR4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_SGIR =    ACPU_GIC_BASEADDR + 32'h00010F00;
parameter ACPU_GIC_GICD_SGIR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_CPENDSGIR0 =    ACPU_GIC_BASEADDR + 32'h00010F10;
parameter ACPU_GIC_GICD_CPENDSGIR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_CPENDSGIR1 =    ACPU_GIC_BASEADDR + 32'h00010F14;
parameter ACPU_GIC_GICD_CPENDSGIR1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_CPENDSGIR2 =    ACPU_GIC_BASEADDR + 32'h00010F18;
parameter ACPU_GIC_GICD_CPENDSGIR2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_CPENDSGIR3 =    ACPU_GIC_BASEADDR + 32'h00010F1C;
parameter ACPU_GIC_GICD_CPENDSGIR3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_SPENDSGIR0 =    ACPU_GIC_BASEADDR + 32'h00010F20;
parameter ACPU_GIC_GICD_SPENDSGIR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_SPENDSGIR1 =    ACPU_GIC_BASEADDR + 32'h00010F24;
parameter ACPU_GIC_GICD_SPENDSGIR1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_SPENDSGIR2 =    ACPU_GIC_BASEADDR + 32'h00010F28;
parameter ACPU_GIC_GICD_SPENDSGIR2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_SPENDSGIR3 =    ACPU_GIC_BASEADDR + 32'h00010F2C;
parameter ACPU_GIC_GICD_SPENDSGIR3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_PIDR4 =    ACPU_GIC_BASEADDR + 32'h00010FD0;
parameter ACPU_GIC_GICD_PIDR4_DEFVAL =   32'h4;
parameter ACPU_GIC_GICD_PIDR5 =    ACPU_GIC_BASEADDR + 32'h00010FD4;
parameter ACPU_GIC_GICD_PIDR5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_PIDR6 =    ACPU_GIC_BASEADDR + 32'h00010FD8;
parameter ACPU_GIC_GICD_PIDR6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_PIDR7 =    ACPU_GIC_BASEADDR + 32'h00010FDC;
parameter ACPU_GIC_GICD_PIDR7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_PIDR0 =    ACPU_GIC_BASEADDR + 32'h00010FE0;
parameter ACPU_GIC_GICD_PIDR0_DEFVAL =   32'h90;
parameter ACPU_GIC_GICD_PIDR1 =    ACPU_GIC_BASEADDR + 32'h00010FE4;
parameter ACPU_GIC_GICD_PIDR1_DEFVAL =   32'hb4;
parameter ACPU_GIC_GICD_PIDR2 =    ACPU_GIC_BASEADDR + 32'h00010FE8;
parameter ACPU_GIC_GICD_PIDR2_DEFVAL =   32'h2b;
parameter ACPU_GIC_GICD_PIDR3 =    ACPU_GIC_BASEADDR + 32'h00010FEC;
parameter ACPU_GIC_GICD_PIDR3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICD_CIDR0 =    ACPU_GIC_BASEADDR + 32'h00010FF0;
parameter ACPU_GIC_GICD_CIDR0_DEFVAL =   32'hd;
parameter ACPU_GIC_GICD_CIDR1 =    ACPU_GIC_BASEADDR + 32'h00010FF4;
parameter ACPU_GIC_GICD_CIDR1_DEFVAL =   32'hf0;
parameter ACPU_GIC_GICD_CIDR2 =    ACPU_GIC_BASEADDR + 32'h00010FF8;
parameter ACPU_GIC_GICD_CIDR2_DEFVAL =   32'h5;
parameter ACPU_GIC_GICD_CIDR3 =    ACPU_GIC_BASEADDR + 32'h00010FFC;
parameter ACPU_GIC_GICD_CIDR3_DEFVAL =   32'hb1;
parameter ACPU_GIC_GICC_CTLR =    ACPU_GIC_BASEADDR + 32'h00020000;
parameter ACPU_GIC_GICC_CTLR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICC_PMR =    ACPU_GIC_BASEADDR + 32'h00020004;
parameter ACPU_GIC_GICC_PMR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICC_BPR =    ACPU_GIC_BASEADDR + 32'h00020008;
parameter ACPU_GIC_GICC_BPR_DEFVAL =   32'h2;
parameter ACPU_GIC_GICC_IAR =    ACPU_GIC_BASEADDR + 32'h0002000C;
parameter ACPU_GIC_GICC_IAR_DEFVAL =   32'h3ff;
parameter ACPU_GIC_GICC_EOIR =    ACPU_GIC_BASEADDR + 32'h00020010;
parameter ACPU_GIC_GICC_EOIR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICC_RPR =    ACPU_GIC_BASEADDR + 32'h00020014;
parameter ACPU_GIC_GICC_RPR_DEFVAL =   32'hff;
parameter ACPU_GIC_GICC_HPPIR =    ACPU_GIC_BASEADDR + 32'h00020018;
parameter ACPU_GIC_GICC_HPPIR_DEFVAL =   32'h3ff;
parameter ACPU_GIC_GICC_ABPR =    ACPU_GIC_BASEADDR + 32'h0002001C;
parameter ACPU_GIC_GICC_ABPR_DEFVAL =   32'h3;
parameter ACPU_GIC_GICC_AIAR =    ACPU_GIC_BASEADDR + 32'h00020020;
parameter ACPU_GIC_GICC_AIAR_DEFVAL =   32'h3ff;
parameter ACPU_GIC_GICC_AEOIR =    ACPU_GIC_BASEADDR + 32'h00020024;
parameter ACPU_GIC_GICC_AEOIR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICC_AHPPIR =    ACPU_GIC_BASEADDR + 32'h00020028;
parameter ACPU_GIC_GICC_AHPPIR_DEFVAL =   32'h3ff;
parameter ACPU_GIC_GICC_APR0 =    ACPU_GIC_BASEADDR + 32'h000200D0;
parameter ACPU_GIC_GICC_APR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICC_NSAPR0 =    ACPU_GIC_BASEADDR + 32'h000200E0;
parameter ACPU_GIC_GICC_NSAPR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICC_IIDR =    ACPU_GIC_BASEADDR + 32'h000200FC;
parameter ACPU_GIC_GICC_IIDR_DEFVAL =   32'h202143b;
parameter ACPU_GIC_GICC_DIR =    ACPU_GIC_BASEADDR + 32'h00030000;
parameter ACPU_GIC_GICC_DIR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_HCR =    ACPU_GIC_BASEADDR + 32'h00040000;
parameter ACPU_GIC_GICH_HCR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_VTR =    ACPU_GIC_BASEADDR + 32'h00040004;
parameter ACPU_GIC_GICH_VTR_DEFVAL =   32'h90000003;
parameter ACPU_GIC_GICH_VMCR =    ACPU_GIC_BASEADDR + 32'h00040008;
parameter ACPU_GIC_GICH_VMCR_DEFVAL =   32'h4c0000;
parameter ACPU_GIC_GICH_MISR =    ACPU_GIC_BASEADDR + 32'h00040010;
parameter ACPU_GIC_GICH_MISR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_EISR0 =    ACPU_GIC_BASEADDR + 32'h00040020;
parameter ACPU_GIC_GICH_EISR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_ELSR0 =    ACPU_GIC_BASEADDR + 32'h00040030;
parameter ACPU_GIC_GICH_ELSR0_DEFVAL =   32'hf;
parameter ACPU_GIC_GICH_APR0 =    ACPU_GIC_BASEADDR + 32'h000400F0;
parameter ACPU_GIC_GICH_APR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR0 =    ACPU_GIC_BASEADDR + 32'h00040100;
parameter ACPU_GIC_GICH_LR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR1 =    ACPU_GIC_BASEADDR + 32'h00040104;
parameter ACPU_GIC_GICH_LR1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR2 =    ACPU_GIC_BASEADDR + 32'h00040108;
parameter ACPU_GIC_GICH_LR2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR3 =    ACPU_GIC_BASEADDR + 32'h0004010C;
parameter ACPU_GIC_GICH_LR3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_HCR_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h00050000;
parameter ACPU_GIC_GICH_HCR_ALIAS0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_VTR_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h00050004;
parameter ACPU_GIC_GICH_VTR_ALIAS0_DEFVAL =   32'h90000003;
parameter ACPU_GIC_GICH_VMCR_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h00050008;
parameter ACPU_GIC_GICH_VMCR_ALIAS0_DEFVAL =   32'h4c0000;
parameter ACPU_GIC_GICH_MISR_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h00050010;
parameter ACPU_GIC_GICH_MISR_ALIAS0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_EISR0_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h00050020;
parameter ACPU_GIC_GICH_EISR0_ALIAS0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_ELSR0_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h00050030;
parameter ACPU_GIC_GICH_ELSR0_ALIAS0_DEFVAL =   32'hf;
parameter ACPU_GIC_GICH_APR0_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h000500F0;
parameter ACPU_GIC_GICH_APR0_ALIAS0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR0_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h00050100;
parameter ACPU_GIC_GICH_LR0_ALIAS0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR1_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h00050104;
parameter ACPU_GIC_GICH_LR1_ALIAS0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR2_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h00050108;
parameter ACPU_GIC_GICH_LR2_ALIAS0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR3_ALIAS0 =    ACPU_GIC_BASEADDR + 32'h0005010C;
parameter ACPU_GIC_GICH_LR3_ALIAS0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_HCR_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h00050200;
parameter ACPU_GIC_GICH_HCR_ALIAS1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_VTR_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h00050204;
parameter ACPU_GIC_GICH_VTR_ALIAS1_DEFVAL =   32'h90000003;
parameter ACPU_GIC_GICH_VMCR_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h00050208;
parameter ACPU_GIC_GICH_VMCR_ALIAS1_DEFVAL =   32'h4c0000;
parameter ACPU_GIC_GICH_MISR_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h00050210;
parameter ACPU_GIC_GICH_MISR_ALIAS1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_EISR0_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h00050220;
parameter ACPU_GIC_GICH_EISR0_ALIAS1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_ELSR0_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h00050230;
parameter ACPU_GIC_GICH_ELSR0_ALIAS1_DEFVAL =   32'hf;
parameter ACPU_GIC_GICH_APR0_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h000502F0;
parameter ACPU_GIC_GICH_APR0_ALIAS1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR0_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h00050300;
parameter ACPU_GIC_GICH_LR0_ALIAS1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR1_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h00050304;
parameter ACPU_GIC_GICH_LR1_ALIAS1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR2_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h00050308;
parameter ACPU_GIC_GICH_LR2_ALIAS1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR3_ALIAS1 =    ACPU_GIC_BASEADDR + 32'h0005030C;
parameter ACPU_GIC_GICH_LR3_ALIAS1_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_HCR_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h00050400;
parameter ACPU_GIC_GICH_HCR_ALIAS2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_VTR_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h00050404;
parameter ACPU_GIC_GICH_VTR_ALIAS2_DEFVAL =   32'h90000003;
parameter ACPU_GIC_GICH_VMCR_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h00050408;
parameter ACPU_GIC_GICH_VMCR_ALIAS2_DEFVAL =   32'h4c0000;
parameter ACPU_GIC_GICH_MISR_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h00050410;
parameter ACPU_GIC_GICH_MISR_ALIAS2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_EISR0_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h00050420;
parameter ACPU_GIC_GICH_EISR0_ALIAS2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_ELSR0_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h00050430;
parameter ACPU_GIC_GICH_ELSR0_ALIAS2_DEFVAL =   32'hf;
parameter ACPU_GIC_GICH_APR0_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h000504F0;
parameter ACPU_GIC_GICH_APR0_ALIAS2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR0_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h00050500;
parameter ACPU_GIC_GICH_LR0_ALIAS2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR1_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h00050504;
parameter ACPU_GIC_GICH_LR1_ALIAS2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR2_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h00050508;
parameter ACPU_GIC_GICH_LR2_ALIAS2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR3_ALIAS2 =    ACPU_GIC_BASEADDR + 32'h0005050C;
parameter ACPU_GIC_GICH_LR3_ALIAS2_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_HCR_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h00050600;
parameter ACPU_GIC_GICH_HCR_ALIAS3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_VTR_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h00050604;
parameter ACPU_GIC_GICH_VTR_ALIAS3_DEFVAL =   32'h90000003;
parameter ACPU_GIC_GICH_VMCR_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h00050608;
parameter ACPU_GIC_GICH_VMCR_ALIAS3_DEFVAL =   32'h4c0000;
parameter ACPU_GIC_GICH_MISR_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h00050610;
parameter ACPU_GIC_GICH_MISR_ALIAS3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_EISR0_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h00050620;
parameter ACPU_GIC_GICH_EISR0_ALIAS3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_ELSR0_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h00050630;
parameter ACPU_GIC_GICH_ELSR0_ALIAS3_DEFVAL =   32'hf;
parameter ACPU_GIC_GICH_APR0_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h000506F0;
parameter ACPU_GIC_GICH_APR0_ALIAS3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR0_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h00050700;
parameter ACPU_GIC_GICH_LR0_ALIAS3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR1_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h00050704;
parameter ACPU_GIC_GICH_LR1_ALIAS3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR2_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h00050708;
parameter ACPU_GIC_GICH_LR2_ALIAS3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR3_ALIAS3 =    ACPU_GIC_BASEADDR + 32'h0005070C;
parameter ACPU_GIC_GICH_LR3_ALIAS3_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_HCR_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h00050800;
parameter ACPU_GIC_GICH_HCR_ALIAS4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_VTR_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h00050804;
parameter ACPU_GIC_GICH_VTR_ALIAS4_DEFVAL =   32'h90000003;
parameter ACPU_GIC_GICH_VMCR_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h00050808;
parameter ACPU_GIC_GICH_VMCR_ALIAS4_DEFVAL =   32'h4c0000;
parameter ACPU_GIC_GICH_MISR_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h00050810;
parameter ACPU_GIC_GICH_MISR_ALIAS4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_EISR0_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h00050820;
parameter ACPU_GIC_GICH_EISR0_ALIAS4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_ELSR0_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h00050830;
parameter ACPU_GIC_GICH_ELSR0_ALIAS4_DEFVAL =   32'hf;
parameter ACPU_GIC_GICH_APR0_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h000508F0;
parameter ACPU_GIC_GICH_APR0_ALIAS4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR0_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h00050900;
parameter ACPU_GIC_GICH_LR0_ALIAS4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR1_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h00050904;
parameter ACPU_GIC_GICH_LR1_ALIAS4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR2_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h00050908;
parameter ACPU_GIC_GICH_LR2_ALIAS4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR3_ALIAS4 =    ACPU_GIC_BASEADDR + 32'h0005090C;
parameter ACPU_GIC_GICH_LR3_ALIAS4_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_HCR_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050A00;
parameter ACPU_GIC_GICH_HCR_ALIAS5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_VTR_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050A04;
parameter ACPU_GIC_GICH_VTR_ALIAS5_DEFVAL =   32'h90000003;
parameter ACPU_GIC_GICH_VMCR_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050A08;
parameter ACPU_GIC_GICH_VMCR_ALIAS5_DEFVAL =   32'h4c0000;
parameter ACPU_GIC_GICH_MISR_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050A10;
parameter ACPU_GIC_GICH_MISR_ALIAS5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_EISR0_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050A20;
parameter ACPU_GIC_GICH_EISR0_ALIAS5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_ELSR0_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050A30;
parameter ACPU_GIC_GICH_ELSR0_ALIAS5_DEFVAL =   32'hf;
parameter ACPU_GIC_GICH_APR0_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050AF0;
parameter ACPU_GIC_GICH_APR0_ALIAS5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR0_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050B00;
parameter ACPU_GIC_GICH_LR0_ALIAS5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR1_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050B04;
parameter ACPU_GIC_GICH_LR1_ALIAS5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR2_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050B08;
parameter ACPU_GIC_GICH_LR2_ALIAS5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR3_ALIAS5 =    ACPU_GIC_BASEADDR + 32'h00050B0C;
parameter ACPU_GIC_GICH_LR3_ALIAS5_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_HCR_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050C00;
parameter ACPU_GIC_GICH_HCR_ALIAS6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_VTR_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050C04;
parameter ACPU_GIC_GICH_VTR_ALIAS6_DEFVAL =   32'h90000003;
parameter ACPU_GIC_GICH_VMCR_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050C08;
parameter ACPU_GIC_GICH_VMCR_ALIAS6_DEFVAL =   32'h4c0000;
parameter ACPU_GIC_GICH_MISR_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050C10;
parameter ACPU_GIC_GICH_MISR_ALIAS6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_EISR0_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050C20;
parameter ACPU_GIC_GICH_EISR0_ALIAS6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_ELSR0_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050C30;
parameter ACPU_GIC_GICH_ELSR0_ALIAS6_DEFVAL =   32'hf;
parameter ACPU_GIC_GICH_APR0_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050CF0;
parameter ACPU_GIC_GICH_APR0_ALIAS6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR0_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050D00;
parameter ACPU_GIC_GICH_LR0_ALIAS6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR1_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050D04;
parameter ACPU_GIC_GICH_LR1_ALIAS6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR2_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050D08;
parameter ACPU_GIC_GICH_LR2_ALIAS6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR3_ALIAS6 =    ACPU_GIC_BASEADDR + 32'h00050D0C;
parameter ACPU_GIC_GICH_LR3_ALIAS6_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_HCR_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050E00;
parameter ACPU_GIC_GICH_HCR_ALIAS7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_VTR_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050E04;
parameter ACPU_GIC_GICH_VTR_ALIAS7_DEFVAL =   32'h90000003;
parameter ACPU_GIC_GICH_VMCR_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050E08;
parameter ACPU_GIC_GICH_VMCR_ALIAS7_DEFVAL =   32'h4c0000;
parameter ACPU_GIC_GICH_MISR_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050E10;
parameter ACPU_GIC_GICH_MISR_ALIAS7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_EISR0_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050E20;
parameter ACPU_GIC_GICH_EISR0_ALIAS7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_ELSR0_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050E30;
parameter ACPU_GIC_GICH_ELSR0_ALIAS7_DEFVAL =   32'hf;
parameter ACPU_GIC_GICH_APR0_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050EF0;
parameter ACPU_GIC_GICH_APR0_ALIAS7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR0_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050F00;
parameter ACPU_GIC_GICH_LR0_ALIAS7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR1_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050F04;
parameter ACPU_GIC_GICH_LR1_ALIAS7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR2_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050F08;
parameter ACPU_GIC_GICH_LR2_ALIAS7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICH_LR3_ALIAS7 =    ACPU_GIC_BASEADDR + 32'h00050F0C;
parameter ACPU_GIC_GICH_LR3_ALIAS7_DEFVAL =   32'h0;
parameter ACPU_GIC_GICV_CTLR =    ACPU_GIC_BASEADDR + 32'h00060000;
parameter ACPU_GIC_GICV_CTLR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICV_PMR =    ACPU_GIC_BASEADDR + 32'h00060004;
parameter ACPU_GIC_GICV_PMR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICV_BPR =    ACPU_GIC_BASEADDR + 32'h00060008;
parameter ACPU_GIC_GICV_BPR_DEFVAL =   32'h2;
parameter ACPU_GIC_GICV_IAR =    ACPU_GIC_BASEADDR + 32'h0006000C;
parameter ACPU_GIC_GICV_IAR_DEFVAL =   32'h3ff;
parameter ACPU_GIC_GICV_EOIR =    ACPU_GIC_BASEADDR + 32'h00060010;
parameter ACPU_GIC_GICV_EOIR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICV_RPR =    ACPU_GIC_BASEADDR + 32'h00060014;
parameter ACPU_GIC_GICV_RPR_DEFVAL =   32'hff;
parameter ACPU_GIC_GICV_HPPIR =    ACPU_GIC_BASEADDR + 32'h00060018;
parameter ACPU_GIC_GICV_HPPIR_DEFVAL =   32'h3ff;
parameter ACPU_GIC_GICV_ABPR =    ACPU_GIC_BASEADDR + 32'h0006001C;
parameter ACPU_GIC_GICV_ABPR_DEFVAL =   32'h3;
parameter ACPU_GIC_GICV_AIAR =    ACPU_GIC_BASEADDR + 32'h00060020;
parameter ACPU_GIC_GICV_AIAR_DEFVAL =   32'h3ff;
parameter ACPU_GIC_GICV_AEOIR =    ACPU_GIC_BASEADDR + 32'h00060024;
parameter ACPU_GIC_GICV_AEOIR_DEFVAL =   32'h0;
parameter ACPU_GIC_GICV_AHPPIR =    ACPU_GIC_BASEADDR + 32'h00060028;
parameter ACPU_GIC_GICV_AHPPIR_DEFVAL =   32'h3ff;
parameter ACPU_GIC_GICV_APR0 =    ACPU_GIC_BASEADDR + 32'h000600D0;
parameter ACPU_GIC_GICV_APR0_DEFVAL =   32'h0;
parameter ACPU_GIC_GICV_IIDR =    ACPU_GIC_BASEADDR + 32'h000600FC;
parameter ACPU_GIC_GICV_IIDR_DEFVAL =   32'h202143b;
parameter ACPU_GIC_GICV_DIR =    ACPU_GIC_BASEADDR + 32'h00070000;
parameter ACPU_GIC_GICV_DIR_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_ERR_CTRL =    ADMA_CH0_BASEADDR + 32'h00000000;
parameter ADMA_CH0_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter ADMA_CH0_ZDMA_CH_ECO =    ADMA_CH0_BASEADDR + 32'h00000004;
parameter ADMA_CH0_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_ISR =    ADMA_CH0_BASEADDR + 32'h00000100;
parameter ADMA_CH0_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_IMR =    ADMA_CH0_BASEADDR + 32'h00000104;
parameter ADMA_CH0_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter ADMA_CH0_ZDMA_CH_IEN =    ADMA_CH0_BASEADDR + 32'h00000108;
parameter ADMA_CH0_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_IDS =    ADMA_CH0_BASEADDR + 32'h0000010C;
parameter ADMA_CH0_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_CTRL0 =    ADMA_CH0_BASEADDR + 32'h00000110;
parameter ADMA_CH0_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter ADMA_CH0_ZDMA_CH_CTRL1 =    ADMA_CH0_BASEADDR + 32'h00000114;
parameter ADMA_CH0_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter ADMA_CH0_ZDMA_CH_FCI =    ADMA_CH0_BASEADDR + 32'h00000118;
parameter ADMA_CH0_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_STATUS =    ADMA_CH0_BASEADDR + 32'h0000011C;
parameter ADMA_CH0_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DATA_ATTR =    ADMA_CH0_BASEADDR + 32'h00000120;
parameter ADMA_CH0_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter ADMA_CH0_ZDMA_CH_DSCR_ATTR =    ADMA_CH0_BASEADDR + 32'h00000124;
parameter ADMA_CH0_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_SRC_DSCR_WORD0 =    ADMA_CH0_BASEADDR + 32'h00000128;
parameter ADMA_CH0_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_SRC_DSCR_WORD1 =    ADMA_CH0_BASEADDR + 32'h0000012C;
parameter ADMA_CH0_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_SRC_DSCR_WORD2 =    ADMA_CH0_BASEADDR + 32'h00000130;
parameter ADMA_CH0_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_SRC_DSCR_WORD3 =    ADMA_CH0_BASEADDR + 32'h00000134;
parameter ADMA_CH0_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DST_DSCR_WORD0 =    ADMA_CH0_BASEADDR + 32'h00000138;
parameter ADMA_CH0_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DST_DSCR_WORD1 =    ADMA_CH0_BASEADDR + 32'h0000013C;
parameter ADMA_CH0_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DST_DSCR_WORD2 =    ADMA_CH0_BASEADDR + 32'h00000140;
parameter ADMA_CH0_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DST_DSCR_WORD3 =    ADMA_CH0_BASEADDR + 32'h00000144;
parameter ADMA_CH0_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_WR_ONLY_WORD0 =    ADMA_CH0_BASEADDR + 32'h00000148;
parameter ADMA_CH0_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_WR_ONLY_WORD1 =    ADMA_CH0_BASEADDR + 32'h0000014C;
parameter ADMA_CH0_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_WR_ONLY_WORD2 =    ADMA_CH0_BASEADDR + 32'h00000150;
parameter ADMA_CH0_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_WR_ONLY_WORD3 =    ADMA_CH0_BASEADDR + 32'h00000154;
parameter ADMA_CH0_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_SRC_START_LSB =    ADMA_CH0_BASEADDR + 32'h00000158;
parameter ADMA_CH0_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_SRC_START_MSB =    ADMA_CH0_BASEADDR + 32'h0000015C;
parameter ADMA_CH0_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DST_START_LSB =    ADMA_CH0_BASEADDR + 32'h00000160;
parameter ADMA_CH0_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DST_START_MSB =    ADMA_CH0_BASEADDR + 32'h00000164;
parameter ADMA_CH0_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_SRC_CUR_PYLD_LSB =    ADMA_CH0_BASEADDR + 32'h00000168;
parameter ADMA_CH0_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_SRC_CUR_PYLD_MSB =    ADMA_CH0_BASEADDR + 32'h0000016C;
parameter ADMA_CH0_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DST_CUR_PYLD_LSB =    ADMA_CH0_BASEADDR + 32'h00000170;
parameter ADMA_CH0_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DST_CUR_PYLD_MSB =    ADMA_CH0_BASEADDR + 32'h00000174;
parameter ADMA_CH0_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_SRC_CUR_DSCR_LSB =    ADMA_CH0_BASEADDR + 32'h00000178;
parameter ADMA_CH0_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_SRC_CUR_DSCR_MSB =    ADMA_CH0_BASEADDR + 32'h0000017C;
parameter ADMA_CH0_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DST_CUR_DSCR_LSB =    ADMA_CH0_BASEADDR + 32'h00000180;
parameter ADMA_CH0_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DST_CUR_DSCR_MSB =    ADMA_CH0_BASEADDR + 32'h00000184;
parameter ADMA_CH0_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_TOTAL_BYTE =    ADMA_CH0_BASEADDR + 32'h00000188;
parameter ADMA_CH0_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_RATE_CTRL =    ADMA_CH0_BASEADDR + 32'h0000018C;
parameter ADMA_CH0_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_IRQ_SRC_ACCT =    ADMA_CH0_BASEADDR + 32'h00000190;
parameter ADMA_CH0_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_IRQ_DST_ACCT =    ADMA_CH0_BASEADDR + 32'h00000194;
parameter ADMA_CH0_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DBG0 =    ADMA_CH0_BASEADDR + 32'h00000198;
parameter ADMA_CH0_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_DBG1 =    ADMA_CH0_BASEADDR + 32'h0000019C;
parameter ADMA_CH0_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter ADMA_CH0_ZDMA_CH_CTRL2 =    ADMA_CH0_BASEADDR + 32'h00000200;
parameter ADMA_CH0_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_ERR_CTRL =    ADMA_CH1_BASEADDR + 32'h00000000;
parameter ADMA_CH1_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter ADMA_CH1_ZDMA_CH_ECO =    ADMA_CH1_BASEADDR + 32'h00000004;
parameter ADMA_CH1_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_ISR =    ADMA_CH1_BASEADDR + 32'h00000100;
parameter ADMA_CH1_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_IMR =    ADMA_CH1_BASEADDR + 32'h00000104;
parameter ADMA_CH1_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter ADMA_CH1_ZDMA_CH_IEN =    ADMA_CH1_BASEADDR + 32'h00000108;
parameter ADMA_CH1_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_IDS =    ADMA_CH1_BASEADDR + 32'h0000010C;
parameter ADMA_CH1_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_CTRL0 =    ADMA_CH1_BASEADDR + 32'h00000110;
parameter ADMA_CH1_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter ADMA_CH1_ZDMA_CH_CTRL1 =    ADMA_CH1_BASEADDR + 32'h00000114;
parameter ADMA_CH1_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter ADMA_CH1_ZDMA_CH_FCI =    ADMA_CH1_BASEADDR + 32'h00000118;
parameter ADMA_CH1_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_STATUS =    ADMA_CH1_BASEADDR + 32'h0000011C;
parameter ADMA_CH1_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DATA_ATTR =    ADMA_CH1_BASEADDR + 32'h00000120;
parameter ADMA_CH1_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter ADMA_CH1_ZDMA_CH_DSCR_ATTR =    ADMA_CH1_BASEADDR + 32'h00000124;
parameter ADMA_CH1_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_SRC_DSCR_WORD0 =    ADMA_CH1_BASEADDR + 32'h00000128;
parameter ADMA_CH1_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_SRC_DSCR_WORD1 =    ADMA_CH1_BASEADDR + 32'h0000012C;
parameter ADMA_CH1_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_SRC_DSCR_WORD2 =    ADMA_CH1_BASEADDR + 32'h00000130;
parameter ADMA_CH1_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_SRC_DSCR_WORD3 =    ADMA_CH1_BASEADDR + 32'h00000134;
parameter ADMA_CH1_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DST_DSCR_WORD0 =    ADMA_CH1_BASEADDR + 32'h00000138;
parameter ADMA_CH1_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DST_DSCR_WORD1 =    ADMA_CH1_BASEADDR + 32'h0000013C;
parameter ADMA_CH1_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DST_DSCR_WORD2 =    ADMA_CH1_BASEADDR + 32'h00000140;
parameter ADMA_CH1_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DST_DSCR_WORD3 =    ADMA_CH1_BASEADDR + 32'h00000144;
parameter ADMA_CH1_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_WR_ONLY_WORD0 =    ADMA_CH1_BASEADDR + 32'h00000148;
parameter ADMA_CH1_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_WR_ONLY_WORD1 =    ADMA_CH1_BASEADDR + 32'h0000014C;
parameter ADMA_CH1_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_WR_ONLY_WORD2 =    ADMA_CH1_BASEADDR + 32'h00000150;
parameter ADMA_CH1_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_WR_ONLY_WORD3 =    ADMA_CH1_BASEADDR + 32'h00000154;
parameter ADMA_CH1_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_SRC_START_LSB =    ADMA_CH1_BASEADDR + 32'h00000158;
parameter ADMA_CH1_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_SRC_START_MSB =    ADMA_CH1_BASEADDR + 32'h0000015C;
parameter ADMA_CH1_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DST_START_LSB =    ADMA_CH1_BASEADDR + 32'h00000160;
parameter ADMA_CH1_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DST_START_MSB =    ADMA_CH1_BASEADDR + 32'h00000164;
parameter ADMA_CH1_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_SRC_CUR_PYLD_LSB =    ADMA_CH1_BASEADDR + 32'h00000168;
parameter ADMA_CH1_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_SRC_CUR_PYLD_MSB =    ADMA_CH1_BASEADDR + 32'h0000016C;
parameter ADMA_CH1_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DST_CUR_PYLD_LSB =    ADMA_CH1_BASEADDR + 32'h00000170;
parameter ADMA_CH1_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DST_CUR_PYLD_MSB =    ADMA_CH1_BASEADDR + 32'h00000174;
parameter ADMA_CH1_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_SRC_CUR_DSCR_LSB =    ADMA_CH1_BASEADDR + 32'h00000178;
parameter ADMA_CH1_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_SRC_CUR_DSCR_MSB =    ADMA_CH1_BASEADDR + 32'h0000017C;
parameter ADMA_CH1_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DST_CUR_DSCR_LSB =    ADMA_CH1_BASEADDR + 32'h00000180;
parameter ADMA_CH1_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DST_CUR_DSCR_MSB =    ADMA_CH1_BASEADDR + 32'h00000184;
parameter ADMA_CH1_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_TOTAL_BYTE =    ADMA_CH1_BASEADDR + 32'h00000188;
parameter ADMA_CH1_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_RATE_CTRL =    ADMA_CH1_BASEADDR + 32'h0000018C;
parameter ADMA_CH1_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_IRQ_SRC_ACCT =    ADMA_CH1_BASEADDR + 32'h00000190;
parameter ADMA_CH1_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_IRQ_DST_ACCT =    ADMA_CH1_BASEADDR + 32'h00000194;
parameter ADMA_CH1_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DBG0 =    ADMA_CH1_BASEADDR + 32'h00000198;
parameter ADMA_CH1_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_DBG1 =    ADMA_CH1_BASEADDR + 32'h0000019C;
parameter ADMA_CH1_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter ADMA_CH1_ZDMA_CH_CTRL2 =    ADMA_CH1_BASEADDR + 32'h00000200;
parameter ADMA_CH1_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_ERR_CTRL =    ADMA_CH2_BASEADDR + 32'h00000000;
parameter ADMA_CH2_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter ADMA_CH2_ZDMA_CH_ECO =    ADMA_CH2_BASEADDR + 32'h00000004;
parameter ADMA_CH2_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_ISR =    ADMA_CH2_BASEADDR + 32'h00000100;
parameter ADMA_CH2_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_IMR =    ADMA_CH2_BASEADDR + 32'h00000104;
parameter ADMA_CH2_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter ADMA_CH2_ZDMA_CH_IEN =    ADMA_CH2_BASEADDR + 32'h00000108;
parameter ADMA_CH2_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_IDS =    ADMA_CH2_BASEADDR + 32'h0000010C;
parameter ADMA_CH2_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_CTRL0 =    ADMA_CH2_BASEADDR + 32'h00000110;
parameter ADMA_CH2_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter ADMA_CH2_ZDMA_CH_CTRL1 =    ADMA_CH2_BASEADDR + 32'h00000114;
parameter ADMA_CH2_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter ADMA_CH2_ZDMA_CH_FCI =    ADMA_CH2_BASEADDR + 32'h00000118;
parameter ADMA_CH2_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_STATUS =    ADMA_CH2_BASEADDR + 32'h0000011C;
parameter ADMA_CH2_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DATA_ATTR =    ADMA_CH2_BASEADDR + 32'h00000120;
parameter ADMA_CH2_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter ADMA_CH2_ZDMA_CH_DSCR_ATTR =    ADMA_CH2_BASEADDR + 32'h00000124;
parameter ADMA_CH2_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_SRC_DSCR_WORD0 =    ADMA_CH2_BASEADDR + 32'h00000128;
parameter ADMA_CH2_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_SRC_DSCR_WORD1 =    ADMA_CH2_BASEADDR + 32'h0000012C;
parameter ADMA_CH2_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_SRC_DSCR_WORD2 =    ADMA_CH2_BASEADDR + 32'h00000130;
parameter ADMA_CH2_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_SRC_DSCR_WORD3 =    ADMA_CH2_BASEADDR + 32'h00000134;
parameter ADMA_CH2_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DST_DSCR_WORD0 =    ADMA_CH2_BASEADDR + 32'h00000138;
parameter ADMA_CH2_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DST_DSCR_WORD1 =    ADMA_CH2_BASEADDR + 32'h0000013C;
parameter ADMA_CH2_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DST_DSCR_WORD2 =    ADMA_CH2_BASEADDR + 32'h00000140;
parameter ADMA_CH2_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DST_DSCR_WORD3 =    ADMA_CH2_BASEADDR + 32'h00000144;
parameter ADMA_CH2_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_WR_ONLY_WORD0 =    ADMA_CH2_BASEADDR + 32'h00000148;
parameter ADMA_CH2_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_WR_ONLY_WORD1 =    ADMA_CH2_BASEADDR + 32'h0000014C;
parameter ADMA_CH2_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_WR_ONLY_WORD2 =    ADMA_CH2_BASEADDR + 32'h00000150;
parameter ADMA_CH2_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_WR_ONLY_WORD3 =    ADMA_CH2_BASEADDR + 32'h00000154;
parameter ADMA_CH2_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_SRC_START_LSB =    ADMA_CH2_BASEADDR + 32'h00000158;
parameter ADMA_CH2_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_SRC_START_MSB =    ADMA_CH2_BASEADDR + 32'h0000015C;
parameter ADMA_CH2_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DST_START_LSB =    ADMA_CH2_BASEADDR + 32'h00000160;
parameter ADMA_CH2_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DST_START_MSB =    ADMA_CH2_BASEADDR + 32'h00000164;
parameter ADMA_CH2_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_SRC_CUR_PYLD_LSB =    ADMA_CH2_BASEADDR + 32'h00000168;
parameter ADMA_CH2_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_SRC_CUR_PYLD_MSB =    ADMA_CH2_BASEADDR + 32'h0000016C;
parameter ADMA_CH2_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DST_CUR_PYLD_LSB =    ADMA_CH2_BASEADDR + 32'h00000170;
parameter ADMA_CH2_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DST_CUR_PYLD_MSB =    ADMA_CH2_BASEADDR + 32'h00000174;
parameter ADMA_CH2_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_SRC_CUR_DSCR_LSB =    ADMA_CH2_BASEADDR + 32'h00000178;
parameter ADMA_CH2_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_SRC_CUR_DSCR_MSB =    ADMA_CH2_BASEADDR + 32'h0000017C;
parameter ADMA_CH2_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DST_CUR_DSCR_LSB =    ADMA_CH2_BASEADDR + 32'h00000180;
parameter ADMA_CH2_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DST_CUR_DSCR_MSB =    ADMA_CH2_BASEADDR + 32'h00000184;
parameter ADMA_CH2_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_TOTAL_BYTE =    ADMA_CH2_BASEADDR + 32'h00000188;
parameter ADMA_CH2_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_RATE_CTRL =    ADMA_CH2_BASEADDR + 32'h0000018C;
parameter ADMA_CH2_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_IRQ_SRC_ACCT =    ADMA_CH2_BASEADDR + 32'h00000190;
parameter ADMA_CH2_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_IRQ_DST_ACCT =    ADMA_CH2_BASEADDR + 32'h00000194;
parameter ADMA_CH2_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DBG0 =    ADMA_CH2_BASEADDR + 32'h00000198;
parameter ADMA_CH2_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_DBG1 =    ADMA_CH2_BASEADDR + 32'h0000019C;
parameter ADMA_CH2_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter ADMA_CH2_ZDMA_CH_CTRL2 =    ADMA_CH2_BASEADDR + 32'h00000200;
parameter ADMA_CH2_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_ERR_CTRL =    ADMA_CH3_BASEADDR + 32'h00000000;
parameter ADMA_CH3_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter ADMA_CH3_ZDMA_CH_ECO =    ADMA_CH3_BASEADDR + 32'h00000004;
parameter ADMA_CH3_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_ISR =    ADMA_CH3_BASEADDR + 32'h00000100;
parameter ADMA_CH3_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_IMR =    ADMA_CH3_BASEADDR + 32'h00000104;
parameter ADMA_CH3_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter ADMA_CH3_ZDMA_CH_IEN =    ADMA_CH3_BASEADDR + 32'h00000108;
parameter ADMA_CH3_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_IDS =    ADMA_CH3_BASEADDR + 32'h0000010C;
parameter ADMA_CH3_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_CTRL0 =    ADMA_CH3_BASEADDR + 32'h00000110;
parameter ADMA_CH3_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter ADMA_CH3_ZDMA_CH_CTRL1 =    ADMA_CH3_BASEADDR + 32'h00000114;
parameter ADMA_CH3_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter ADMA_CH3_ZDMA_CH_FCI =    ADMA_CH3_BASEADDR + 32'h00000118;
parameter ADMA_CH3_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_STATUS =    ADMA_CH3_BASEADDR + 32'h0000011C;
parameter ADMA_CH3_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DATA_ATTR =    ADMA_CH3_BASEADDR + 32'h00000120;
parameter ADMA_CH3_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter ADMA_CH3_ZDMA_CH_DSCR_ATTR =    ADMA_CH3_BASEADDR + 32'h00000124;
parameter ADMA_CH3_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_SRC_DSCR_WORD0 =    ADMA_CH3_BASEADDR + 32'h00000128;
parameter ADMA_CH3_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_SRC_DSCR_WORD1 =    ADMA_CH3_BASEADDR + 32'h0000012C;
parameter ADMA_CH3_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_SRC_DSCR_WORD2 =    ADMA_CH3_BASEADDR + 32'h00000130;
parameter ADMA_CH3_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_SRC_DSCR_WORD3 =    ADMA_CH3_BASEADDR + 32'h00000134;
parameter ADMA_CH3_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DST_DSCR_WORD0 =    ADMA_CH3_BASEADDR + 32'h00000138;
parameter ADMA_CH3_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DST_DSCR_WORD1 =    ADMA_CH3_BASEADDR + 32'h0000013C;
parameter ADMA_CH3_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DST_DSCR_WORD2 =    ADMA_CH3_BASEADDR + 32'h00000140;
parameter ADMA_CH3_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DST_DSCR_WORD3 =    ADMA_CH3_BASEADDR + 32'h00000144;
parameter ADMA_CH3_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_WR_ONLY_WORD0 =    ADMA_CH3_BASEADDR + 32'h00000148;
parameter ADMA_CH3_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_WR_ONLY_WORD1 =    ADMA_CH3_BASEADDR + 32'h0000014C;
parameter ADMA_CH3_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_WR_ONLY_WORD2 =    ADMA_CH3_BASEADDR + 32'h00000150;
parameter ADMA_CH3_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_WR_ONLY_WORD3 =    ADMA_CH3_BASEADDR + 32'h00000154;
parameter ADMA_CH3_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_SRC_START_LSB =    ADMA_CH3_BASEADDR + 32'h00000158;
parameter ADMA_CH3_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_SRC_START_MSB =    ADMA_CH3_BASEADDR + 32'h0000015C;
parameter ADMA_CH3_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DST_START_LSB =    ADMA_CH3_BASEADDR + 32'h00000160;
parameter ADMA_CH3_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DST_START_MSB =    ADMA_CH3_BASEADDR + 32'h00000164;
parameter ADMA_CH3_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_SRC_CUR_PYLD_LSB =    ADMA_CH3_BASEADDR + 32'h00000168;
parameter ADMA_CH3_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_SRC_CUR_PYLD_MSB =    ADMA_CH3_BASEADDR + 32'h0000016C;
parameter ADMA_CH3_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DST_CUR_PYLD_LSB =    ADMA_CH3_BASEADDR + 32'h00000170;
parameter ADMA_CH3_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DST_CUR_PYLD_MSB =    ADMA_CH3_BASEADDR + 32'h00000174;
parameter ADMA_CH3_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_SRC_CUR_DSCR_LSB =    ADMA_CH3_BASEADDR + 32'h00000178;
parameter ADMA_CH3_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_SRC_CUR_DSCR_MSB =    ADMA_CH3_BASEADDR + 32'h0000017C;
parameter ADMA_CH3_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DST_CUR_DSCR_LSB =    ADMA_CH3_BASEADDR + 32'h00000180;
parameter ADMA_CH3_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DST_CUR_DSCR_MSB =    ADMA_CH3_BASEADDR + 32'h00000184;
parameter ADMA_CH3_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_TOTAL_BYTE =    ADMA_CH3_BASEADDR + 32'h00000188;
parameter ADMA_CH3_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_RATE_CTRL =    ADMA_CH3_BASEADDR + 32'h0000018C;
parameter ADMA_CH3_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_IRQ_SRC_ACCT =    ADMA_CH3_BASEADDR + 32'h00000190;
parameter ADMA_CH3_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_IRQ_DST_ACCT =    ADMA_CH3_BASEADDR + 32'h00000194;
parameter ADMA_CH3_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DBG0 =    ADMA_CH3_BASEADDR + 32'h00000198;
parameter ADMA_CH3_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_DBG1 =    ADMA_CH3_BASEADDR + 32'h0000019C;
parameter ADMA_CH3_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter ADMA_CH3_ZDMA_CH_CTRL2 =    ADMA_CH3_BASEADDR + 32'h00000200;
parameter ADMA_CH3_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_ERR_CTRL =    ADMA_CH4_BASEADDR + 32'h00000000;
parameter ADMA_CH4_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter ADMA_CH4_ZDMA_CH_ECO =    ADMA_CH4_BASEADDR + 32'h00000004;
parameter ADMA_CH4_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_ISR =    ADMA_CH4_BASEADDR + 32'h00000100;
parameter ADMA_CH4_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_IMR =    ADMA_CH4_BASEADDR + 32'h00000104;
parameter ADMA_CH4_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter ADMA_CH4_ZDMA_CH_IEN =    ADMA_CH4_BASEADDR + 32'h00000108;
parameter ADMA_CH4_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_IDS =    ADMA_CH4_BASEADDR + 32'h0000010C;
parameter ADMA_CH4_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_CTRL0 =    ADMA_CH4_BASEADDR + 32'h00000110;
parameter ADMA_CH4_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter ADMA_CH4_ZDMA_CH_CTRL1 =    ADMA_CH4_BASEADDR + 32'h00000114;
parameter ADMA_CH4_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter ADMA_CH4_ZDMA_CH_FCI =    ADMA_CH4_BASEADDR + 32'h00000118;
parameter ADMA_CH4_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_STATUS =    ADMA_CH4_BASEADDR + 32'h0000011C;
parameter ADMA_CH4_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DATA_ATTR =    ADMA_CH4_BASEADDR + 32'h00000120;
parameter ADMA_CH4_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter ADMA_CH4_ZDMA_CH_DSCR_ATTR =    ADMA_CH4_BASEADDR + 32'h00000124;
parameter ADMA_CH4_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_SRC_DSCR_WORD0 =    ADMA_CH4_BASEADDR + 32'h00000128;
parameter ADMA_CH4_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_SRC_DSCR_WORD1 =    ADMA_CH4_BASEADDR + 32'h0000012C;
parameter ADMA_CH4_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_SRC_DSCR_WORD2 =    ADMA_CH4_BASEADDR + 32'h00000130;
parameter ADMA_CH4_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_SRC_DSCR_WORD3 =    ADMA_CH4_BASEADDR + 32'h00000134;
parameter ADMA_CH4_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DST_DSCR_WORD0 =    ADMA_CH4_BASEADDR + 32'h00000138;
parameter ADMA_CH4_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DST_DSCR_WORD1 =    ADMA_CH4_BASEADDR + 32'h0000013C;
parameter ADMA_CH4_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DST_DSCR_WORD2 =    ADMA_CH4_BASEADDR + 32'h00000140;
parameter ADMA_CH4_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DST_DSCR_WORD3 =    ADMA_CH4_BASEADDR + 32'h00000144;
parameter ADMA_CH4_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_WR_ONLY_WORD0 =    ADMA_CH4_BASEADDR + 32'h00000148;
parameter ADMA_CH4_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_WR_ONLY_WORD1 =    ADMA_CH4_BASEADDR + 32'h0000014C;
parameter ADMA_CH4_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_WR_ONLY_WORD2 =    ADMA_CH4_BASEADDR + 32'h00000150;
parameter ADMA_CH4_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_WR_ONLY_WORD3 =    ADMA_CH4_BASEADDR + 32'h00000154;
parameter ADMA_CH4_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_SRC_START_LSB =    ADMA_CH4_BASEADDR + 32'h00000158;
parameter ADMA_CH4_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_SRC_START_MSB =    ADMA_CH4_BASEADDR + 32'h0000015C;
parameter ADMA_CH4_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DST_START_LSB =    ADMA_CH4_BASEADDR + 32'h00000160;
parameter ADMA_CH4_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DST_START_MSB =    ADMA_CH4_BASEADDR + 32'h00000164;
parameter ADMA_CH4_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_SRC_CUR_PYLD_LSB =    ADMA_CH4_BASEADDR + 32'h00000168;
parameter ADMA_CH4_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_SRC_CUR_PYLD_MSB =    ADMA_CH4_BASEADDR + 32'h0000016C;
parameter ADMA_CH4_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DST_CUR_PYLD_LSB =    ADMA_CH4_BASEADDR + 32'h00000170;
parameter ADMA_CH4_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DST_CUR_PYLD_MSB =    ADMA_CH4_BASEADDR + 32'h00000174;
parameter ADMA_CH4_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_SRC_CUR_DSCR_LSB =    ADMA_CH4_BASEADDR + 32'h00000178;
parameter ADMA_CH4_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_SRC_CUR_DSCR_MSB =    ADMA_CH4_BASEADDR + 32'h0000017C;
parameter ADMA_CH4_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DST_CUR_DSCR_LSB =    ADMA_CH4_BASEADDR + 32'h00000180;
parameter ADMA_CH4_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DST_CUR_DSCR_MSB =    ADMA_CH4_BASEADDR + 32'h00000184;
parameter ADMA_CH4_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_TOTAL_BYTE =    ADMA_CH4_BASEADDR + 32'h00000188;
parameter ADMA_CH4_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_RATE_CTRL =    ADMA_CH4_BASEADDR + 32'h0000018C;
parameter ADMA_CH4_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_IRQ_SRC_ACCT =    ADMA_CH4_BASEADDR + 32'h00000190;
parameter ADMA_CH4_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_IRQ_DST_ACCT =    ADMA_CH4_BASEADDR + 32'h00000194;
parameter ADMA_CH4_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DBG0 =    ADMA_CH4_BASEADDR + 32'h00000198;
parameter ADMA_CH4_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_DBG1 =    ADMA_CH4_BASEADDR + 32'h0000019C;
parameter ADMA_CH4_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter ADMA_CH4_ZDMA_CH_CTRL2 =    ADMA_CH4_BASEADDR + 32'h00000200;
parameter ADMA_CH4_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_ERR_CTRL =    ADMA_CH5_BASEADDR + 32'h00000000;
parameter ADMA_CH5_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter ADMA_CH5_ZDMA_CH_ECO =    ADMA_CH5_BASEADDR + 32'h00000004;
parameter ADMA_CH5_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_ISR =    ADMA_CH5_BASEADDR + 32'h00000100;
parameter ADMA_CH5_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_IMR =    ADMA_CH5_BASEADDR + 32'h00000104;
parameter ADMA_CH5_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter ADMA_CH5_ZDMA_CH_IEN =    ADMA_CH5_BASEADDR + 32'h00000108;
parameter ADMA_CH5_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_IDS =    ADMA_CH5_BASEADDR + 32'h0000010C;
parameter ADMA_CH5_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_CTRL0 =    ADMA_CH5_BASEADDR + 32'h00000110;
parameter ADMA_CH5_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter ADMA_CH5_ZDMA_CH_CTRL1 =    ADMA_CH5_BASEADDR + 32'h00000114;
parameter ADMA_CH5_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter ADMA_CH5_ZDMA_CH_FCI =    ADMA_CH5_BASEADDR + 32'h00000118;
parameter ADMA_CH5_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_STATUS =    ADMA_CH5_BASEADDR + 32'h0000011C;
parameter ADMA_CH5_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DATA_ATTR =    ADMA_CH5_BASEADDR + 32'h00000120;
parameter ADMA_CH5_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter ADMA_CH5_ZDMA_CH_DSCR_ATTR =    ADMA_CH5_BASEADDR + 32'h00000124;
parameter ADMA_CH5_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_SRC_DSCR_WORD0 =    ADMA_CH5_BASEADDR + 32'h00000128;
parameter ADMA_CH5_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_SRC_DSCR_WORD1 =    ADMA_CH5_BASEADDR + 32'h0000012C;
parameter ADMA_CH5_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_SRC_DSCR_WORD2 =    ADMA_CH5_BASEADDR + 32'h00000130;
parameter ADMA_CH5_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_SRC_DSCR_WORD3 =    ADMA_CH5_BASEADDR + 32'h00000134;
parameter ADMA_CH5_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DST_DSCR_WORD0 =    ADMA_CH5_BASEADDR + 32'h00000138;
parameter ADMA_CH5_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DST_DSCR_WORD1 =    ADMA_CH5_BASEADDR + 32'h0000013C;
parameter ADMA_CH5_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DST_DSCR_WORD2 =    ADMA_CH5_BASEADDR + 32'h00000140;
parameter ADMA_CH5_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DST_DSCR_WORD3 =    ADMA_CH5_BASEADDR + 32'h00000144;
parameter ADMA_CH5_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_WR_ONLY_WORD0 =    ADMA_CH5_BASEADDR + 32'h00000148;
parameter ADMA_CH5_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_WR_ONLY_WORD1 =    ADMA_CH5_BASEADDR + 32'h0000014C;
parameter ADMA_CH5_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_WR_ONLY_WORD2 =    ADMA_CH5_BASEADDR + 32'h00000150;
parameter ADMA_CH5_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_WR_ONLY_WORD3 =    ADMA_CH5_BASEADDR + 32'h00000154;
parameter ADMA_CH5_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_SRC_START_LSB =    ADMA_CH5_BASEADDR + 32'h00000158;
parameter ADMA_CH5_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_SRC_START_MSB =    ADMA_CH5_BASEADDR + 32'h0000015C;
parameter ADMA_CH5_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DST_START_LSB =    ADMA_CH5_BASEADDR + 32'h00000160;
parameter ADMA_CH5_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DST_START_MSB =    ADMA_CH5_BASEADDR + 32'h00000164;
parameter ADMA_CH5_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_SRC_CUR_PYLD_LSB =    ADMA_CH5_BASEADDR + 32'h00000168;
parameter ADMA_CH5_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_SRC_CUR_PYLD_MSB =    ADMA_CH5_BASEADDR + 32'h0000016C;
parameter ADMA_CH5_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DST_CUR_PYLD_LSB =    ADMA_CH5_BASEADDR + 32'h00000170;
parameter ADMA_CH5_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DST_CUR_PYLD_MSB =    ADMA_CH5_BASEADDR + 32'h00000174;
parameter ADMA_CH5_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_SRC_CUR_DSCR_LSB =    ADMA_CH5_BASEADDR + 32'h00000178;
parameter ADMA_CH5_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_SRC_CUR_DSCR_MSB =    ADMA_CH5_BASEADDR + 32'h0000017C;
parameter ADMA_CH5_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DST_CUR_DSCR_LSB =    ADMA_CH5_BASEADDR + 32'h00000180;
parameter ADMA_CH5_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DST_CUR_DSCR_MSB =    ADMA_CH5_BASEADDR + 32'h00000184;
parameter ADMA_CH5_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_TOTAL_BYTE =    ADMA_CH5_BASEADDR + 32'h00000188;
parameter ADMA_CH5_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_RATE_CTRL =    ADMA_CH5_BASEADDR + 32'h0000018C;
parameter ADMA_CH5_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_IRQ_SRC_ACCT =    ADMA_CH5_BASEADDR + 32'h00000190;
parameter ADMA_CH5_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_IRQ_DST_ACCT =    ADMA_CH5_BASEADDR + 32'h00000194;
parameter ADMA_CH5_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DBG0 =    ADMA_CH5_BASEADDR + 32'h00000198;
parameter ADMA_CH5_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_DBG1 =    ADMA_CH5_BASEADDR + 32'h0000019C;
parameter ADMA_CH5_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter ADMA_CH5_ZDMA_CH_CTRL2 =    ADMA_CH5_BASEADDR + 32'h00000200;
parameter ADMA_CH5_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_ERR_CTRL =    ADMA_CH6_BASEADDR + 32'h00000000;
parameter ADMA_CH6_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter ADMA_CH6_ZDMA_CH_ECO =    ADMA_CH6_BASEADDR + 32'h00000004;
parameter ADMA_CH6_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_ISR =    ADMA_CH6_BASEADDR + 32'h00000100;
parameter ADMA_CH6_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_IMR =    ADMA_CH6_BASEADDR + 32'h00000104;
parameter ADMA_CH6_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter ADMA_CH6_ZDMA_CH_IEN =    ADMA_CH6_BASEADDR + 32'h00000108;
parameter ADMA_CH6_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_IDS =    ADMA_CH6_BASEADDR + 32'h0000010C;
parameter ADMA_CH6_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_CTRL0 =    ADMA_CH6_BASEADDR + 32'h00000110;
parameter ADMA_CH6_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter ADMA_CH6_ZDMA_CH_CTRL1 =    ADMA_CH6_BASEADDR + 32'h00000114;
parameter ADMA_CH6_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter ADMA_CH6_ZDMA_CH_FCI =    ADMA_CH6_BASEADDR + 32'h00000118;
parameter ADMA_CH6_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_STATUS =    ADMA_CH6_BASEADDR + 32'h0000011C;
parameter ADMA_CH6_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DATA_ATTR =    ADMA_CH6_BASEADDR + 32'h00000120;
parameter ADMA_CH6_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter ADMA_CH6_ZDMA_CH_DSCR_ATTR =    ADMA_CH6_BASEADDR + 32'h00000124;
parameter ADMA_CH6_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_SRC_DSCR_WORD0 =    ADMA_CH6_BASEADDR + 32'h00000128;
parameter ADMA_CH6_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_SRC_DSCR_WORD1 =    ADMA_CH6_BASEADDR + 32'h0000012C;
parameter ADMA_CH6_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_SRC_DSCR_WORD2 =    ADMA_CH6_BASEADDR + 32'h00000130;
parameter ADMA_CH6_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_SRC_DSCR_WORD3 =    ADMA_CH6_BASEADDR + 32'h00000134;
parameter ADMA_CH6_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DST_DSCR_WORD0 =    ADMA_CH6_BASEADDR + 32'h00000138;
parameter ADMA_CH6_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DST_DSCR_WORD1 =    ADMA_CH6_BASEADDR + 32'h0000013C;
parameter ADMA_CH6_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DST_DSCR_WORD2 =    ADMA_CH6_BASEADDR + 32'h00000140;
parameter ADMA_CH6_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DST_DSCR_WORD3 =    ADMA_CH6_BASEADDR + 32'h00000144;
parameter ADMA_CH6_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_WR_ONLY_WORD0 =    ADMA_CH6_BASEADDR + 32'h00000148;
parameter ADMA_CH6_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_WR_ONLY_WORD1 =    ADMA_CH6_BASEADDR + 32'h0000014C;
parameter ADMA_CH6_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_WR_ONLY_WORD2 =    ADMA_CH6_BASEADDR + 32'h00000150;
parameter ADMA_CH6_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_WR_ONLY_WORD3 =    ADMA_CH6_BASEADDR + 32'h00000154;
parameter ADMA_CH6_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_SRC_START_LSB =    ADMA_CH6_BASEADDR + 32'h00000158;
parameter ADMA_CH6_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_SRC_START_MSB =    ADMA_CH6_BASEADDR + 32'h0000015C;
parameter ADMA_CH6_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DST_START_LSB =    ADMA_CH6_BASEADDR + 32'h00000160;
parameter ADMA_CH6_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DST_START_MSB =    ADMA_CH6_BASEADDR + 32'h00000164;
parameter ADMA_CH6_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_SRC_CUR_PYLD_LSB =    ADMA_CH6_BASEADDR + 32'h00000168;
parameter ADMA_CH6_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_SRC_CUR_PYLD_MSB =    ADMA_CH6_BASEADDR + 32'h0000016C;
parameter ADMA_CH6_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DST_CUR_PYLD_LSB =    ADMA_CH6_BASEADDR + 32'h00000170;
parameter ADMA_CH6_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DST_CUR_PYLD_MSB =    ADMA_CH6_BASEADDR + 32'h00000174;
parameter ADMA_CH6_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_SRC_CUR_DSCR_LSB =    ADMA_CH6_BASEADDR + 32'h00000178;
parameter ADMA_CH6_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_SRC_CUR_DSCR_MSB =    ADMA_CH6_BASEADDR + 32'h0000017C;
parameter ADMA_CH6_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DST_CUR_DSCR_LSB =    ADMA_CH6_BASEADDR + 32'h00000180;
parameter ADMA_CH6_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DST_CUR_DSCR_MSB =    ADMA_CH6_BASEADDR + 32'h00000184;
parameter ADMA_CH6_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_TOTAL_BYTE =    ADMA_CH6_BASEADDR + 32'h00000188;
parameter ADMA_CH6_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_RATE_CTRL =    ADMA_CH6_BASEADDR + 32'h0000018C;
parameter ADMA_CH6_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_IRQ_SRC_ACCT =    ADMA_CH6_BASEADDR + 32'h00000190;
parameter ADMA_CH6_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_IRQ_DST_ACCT =    ADMA_CH6_BASEADDR + 32'h00000194;
parameter ADMA_CH6_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DBG0 =    ADMA_CH6_BASEADDR + 32'h00000198;
parameter ADMA_CH6_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_DBG1 =    ADMA_CH6_BASEADDR + 32'h0000019C;
parameter ADMA_CH6_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter ADMA_CH6_ZDMA_CH_CTRL2 =    ADMA_CH6_BASEADDR + 32'h00000200;
parameter ADMA_CH6_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_ERR_CTRL =    ADMA_CH7_BASEADDR + 32'h00000000;
parameter ADMA_CH7_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter ADMA_CH7_ZDMA_CH_ECO =    ADMA_CH7_BASEADDR + 32'h00000004;
parameter ADMA_CH7_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_ISR =    ADMA_CH7_BASEADDR + 32'h00000100;
parameter ADMA_CH7_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_IMR =    ADMA_CH7_BASEADDR + 32'h00000104;
parameter ADMA_CH7_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter ADMA_CH7_ZDMA_CH_IEN =    ADMA_CH7_BASEADDR + 32'h00000108;
parameter ADMA_CH7_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_IDS =    ADMA_CH7_BASEADDR + 32'h0000010C;
parameter ADMA_CH7_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_CTRL0 =    ADMA_CH7_BASEADDR + 32'h00000110;
parameter ADMA_CH7_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter ADMA_CH7_ZDMA_CH_CTRL1 =    ADMA_CH7_BASEADDR + 32'h00000114;
parameter ADMA_CH7_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter ADMA_CH7_ZDMA_CH_FCI =    ADMA_CH7_BASEADDR + 32'h00000118;
parameter ADMA_CH7_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_STATUS =    ADMA_CH7_BASEADDR + 32'h0000011C;
parameter ADMA_CH7_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DATA_ATTR =    ADMA_CH7_BASEADDR + 32'h00000120;
parameter ADMA_CH7_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter ADMA_CH7_ZDMA_CH_DSCR_ATTR =    ADMA_CH7_BASEADDR + 32'h00000124;
parameter ADMA_CH7_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_SRC_DSCR_WORD0 =    ADMA_CH7_BASEADDR + 32'h00000128;
parameter ADMA_CH7_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_SRC_DSCR_WORD1 =    ADMA_CH7_BASEADDR + 32'h0000012C;
parameter ADMA_CH7_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_SRC_DSCR_WORD2 =    ADMA_CH7_BASEADDR + 32'h00000130;
parameter ADMA_CH7_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_SRC_DSCR_WORD3 =    ADMA_CH7_BASEADDR + 32'h00000134;
parameter ADMA_CH7_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DST_DSCR_WORD0 =    ADMA_CH7_BASEADDR + 32'h00000138;
parameter ADMA_CH7_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DST_DSCR_WORD1 =    ADMA_CH7_BASEADDR + 32'h0000013C;
parameter ADMA_CH7_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DST_DSCR_WORD2 =    ADMA_CH7_BASEADDR + 32'h00000140;
parameter ADMA_CH7_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DST_DSCR_WORD3 =    ADMA_CH7_BASEADDR + 32'h00000144;
parameter ADMA_CH7_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_WR_ONLY_WORD0 =    ADMA_CH7_BASEADDR + 32'h00000148;
parameter ADMA_CH7_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_WR_ONLY_WORD1 =    ADMA_CH7_BASEADDR + 32'h0000014C;
parameter ADMA_CH7_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_WR_ONLY_WORD2 =    ADMA_CH7_BASEADDR + 32'h00000150;
parameter ADMA_CH7_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_WR_ONLY_WORD3 =    ADMA_CH7_BASEADDR + 32'h00000154;
parameter ADMA_CH7_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_SRC_START_LSB =    ADMA_CH7_BASEADDR + 32'h00000158;
parameter ADMA_CH7_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_SRC_START_MSB =    ADMA_CH7_BASEADDR + 32'h0000015C;
parameter ADMA_CH7_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DST_START_LSB =    ADMA_CH7_BASEADDR + 32'h00000160;
parameter ADMA_CH7_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DST_START_MSB =    ADMA_CH7_BASEADDR + 32'h00000164;
parameter ADMA_CH7_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_SRC_CUR_PYLD_LSB =    ADMA_CH7_BASEADDR + 32'h00000168;
parameter ADMA_CH7_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_SRC_CUR_PYLD_MSB =    ADMA_CH7_BASEADDR + 32'h0000016C;
parameter ADMA_CH7_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DST_CUR_PYLD_LSB =    ADMA_CH7_BASEADDR + 32'h00000170;
parameter ADMA_CH7_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DST_CUR_PYLD_MSB =    ADMA_CH7_BASEADDR + 32'h00000174;
parameter ADMA_CH7_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_SRC_CUR_DSCR_LSB =    ADMA_CH7_BASEADDR + 32'h00000178;
parameter ADMA_CH7_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_SRC_CUR_DSCR_MSB =    ADMA_CH7_BASEADDR + 32'h0000017C;
parameter ADMA_CH7_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DST_CUR_DSCR_LSB =    ADMA_CH7_BASEADDR + 32'h00000180;
parameter ADMA_CH7_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DST_CUR_DSCR_MSB =    ADMA_CH7_BASEADDR + 32'h00000184;
parameter ADMA_CH7_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_TOTAL_BYTE =    ADMA_CH7_BASEADDR + 32'h00000188;
parameter ADMA_CH7_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_RATE_CTRL =    ADMA_CH7_BASEADDR + 32'h0000018C;
parameter ADMA_CH7_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_IRQ_SRC_ACCT =    ADMA_CH7_BASEADDR + 32'h00000190;
parameter ADMA_CH7_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_IRQ_DST_ACCT =    ADMA_CH7_BASEADDR + 32'h00000194;
parameter ADMA_CH7_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DBG0 =    ADMA_CH7_BASEADDR + 32'h00000198;
parameter ADMA_CH7_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_DBG1 =    ADMA_CH7_BASEADDR + 32'h0000019C;
parameter ADMA_CH7_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter ADMA_CH7_ZDMA_CH_CTRL2 =    ADMA_CH7_BASEADDR + 32'h00000200;
parameter ADMA_CH7_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter AFIFM0_AFIFM_RDCTRL =    AFIFM0_BASEADDR + 32'h00000000;
parameter AFIFM0_AFIFM_RDCTRL_DEFVAL =   32'h3b0;
parameter AFIFM0_AFIFM_RDISSUE =    AFIFM0_BASEADDR + 32'h00000004;
parameter AFIFM0_AFIFM_RDISSUE_DEFVAL =   32'h7;
parameter AFIFM0_AFIFM_RDQOS =    AFIFM0_BASEADDR + 32'h00000008;
parameter AFIFM0_AFIFM_RDQOS_DEFVAL =   32'h7;
parameter AFIFM0_AFIFM_RDFIFO =    AFIFM0_BASEADDR + 32'h0000000C;
parameter AFIFM0_AFIFM_RDFIFO_DEFVAL =   32'h0;
parameter AFIFM0_AFIFM_RDDEBUG =    AFIFM0_BASEADDR + 32'h00000010;
parameter AFIFM0_AFIFM_RDDEBUG_DEFVAL =   32'h40000000;
parameter AFIFM0_AFIFM_WRCTRL =    AFIFM0_BASEADDR + 32'h00000014;
parameter AFIFM0_AFIFM_WRCTRL_DEFVAL =   32'h3b0;
parameter AFIFM0_AFIFM_WRISSUE =    AFIFM0_BASEADDR + 32'h00000018;
parameter AFIFM0_AFIFM_WRISSUE_DEFVAL =   32'h7;
parameter AFIFM0_AFIFM_WRQOS =    AFIFM0_BASEADDR + 32'h0000001C;
parameter AFIFM0_AFIFM_WRQOS_DEFVAL =   32'h7;
parameter AFIFM0_AFIFM_WRFIFO =    AFIFM0_BASEADDR + 32'h00000020;
parameter AFIFM0_AFIFM_WRFIFO_DEFVAL =   32'h0;
parameter AFIFM0_AFIFM_WRDEBUG =    AFIFM0_BASEADDR + 32'h00000024;
parameter AFIFM0_AFIFM_WRDEBUG_DEFVAL =   32'h0;
parameter AFIFM0_AFIFM_I_STS =    AFIFM0_BASEADDR + 32'h00000E00;
parameter AFIFM0_AFIFM_I_STS_DEFVAL =   32'h0;
parameter AFIFM0_AFIFM_I_EN =    AFIFM0_BASEADDR + 32'h00000E04;
parameter AFIFM0_AFIFM_I_EN_DEFVAL =   32'h0;
parameter AFIFM0_AFIFM_I_DIS =    AFIFM0_BASEADDR + 32'h00000E08;
parameter AFIFM0_AFIFM_I_DIS_DEFVAL =   32'h0;
parameter AFIFM0_AFIFM_TEST =    AFIFM0_BASEADDR + 32'h00000F00;
parameter AFIFM0_AFIFM_TEST_DEFVAL =   32'h0;
parameter AFIFM0_AFIFM_CONTROL =    AFIFM0_BASEADDR + 32'h00000F04;
parameter AFIFM0_AFIFM_CONTROL_DEFVAL =   32'h0;
parameter AFIFM0_AFIFM_FUTURE_ECO =    AFIFM0_BASEADDR + 32'h00000F08;
parameter AFIFM0_AFIFM_FUTURE_ECO_DEFVAL =   32'h0;
parameter AFIFM0_AFIFM_SAFETY_CHK =    AFIFM0_BASEADDR + 32'h00000F0C;
parameter AFIFM0_AFIFM_SAFETY_CHK_DEFVAL =   32'h0;
parameter AFIFM1_AFIFM_RDCTRL =    AFIFM1_BASEADDR + 32'h00000000;
parameter AFIFM1_AFIFM_RDCTRL_DEFVAL =   32'h3b0;
parameter AFIFM1_AFIFM_RDISSUE =    AFIFM1_BASEADDR + 32'h00000004;
parameter AFIFM1_AFIFM_RDISSUE_DEFVAL =   32'h7;
parameter AFIFM1_AFIFM_RDQOS =    AFIFM1_BASEADDR + 32'h00000008;
parameter AFIFM1_AFIFM_RDQOS_DEFVAL =   32'h7;
parameter AFIFM1_AFIFM_RDFIFO =    AFIFM1_BASEADDR + 32'h0000000C;
parameter AFIFM1_AFIFM_RDFIFO_DEFVAL =   32'h0;
parameter AFIFM1_AFIFM_RDDEBUG =    AFIFM1_BASEADDR + 32'h00000010;
parameter AFIFM1_AFIFM_RDDEBUG_DEFVAL =   32'h40000000;
parameter AFIFM1_AFIFM_WRCTRL =    AFIFM1_BASEADDR + 32'h00000014;
parameter AFIFM1_AFIFM_WRCTRL_DEFVAL =   32'h3b0;
parameter AFIFM1_AFIFM_WRISSUE =    AFIFM1_BASEADDR + 32'h00000018;
parameter AFIFM1_AFIFM_WRISSUE_DEFVAL =   32'h7;
parameter AFIFM1_AFIFM_WRQOS =    AFIFM1_BASEADDR + 32'h0000001C;
parameter AFIFM1_AFIFM_WRQOS_DEFVAL =   32'h7;
parameter AFIFM1_AFIFM_WRFIFO =    AFIFM1_BASEADDR + 32'h00000020;
parameter AFIFM1_AFIFM_WRFIFO_DEFVAL =   32'h0;
parameter AFIFM1_AFIFM_WRDEBUG =    AFIFM1_BASEADDR + 32'h00000024;
parameter AFIFM1_AFIFM_WRDEBUG_DEFVAL =   32'h0;
parameter AFIFM1_AFIFM_I_STS =    AFIFM1_BASEADDR + 32'h00000E00;
parameter AFIFM1_AFIFM_I_STS_DEFVAL =   32'h0;
parameter AFIFM1_AFIFM_I_EN =    AFIFM1_BASEADDR + 32'h00000E04;
parameter AFIFM1_AFIFM_I_EN_DEFVAL =   32'h0;
parameter AFIFM1_AFIFM_I_DIS =    AFIFM1_BASEADDR + 32'h00000E08;
parameter AFIFM1_AFIFM_I_DIS_DEFVAL =   32'h0;
parameter AFIFM1_AFIFM_TEST =    AFIFM1_BASEADDR + 32'h00000F00;
parameter AFIFM1_AFIFM_TEST_DEFVAL =   32'h0;
parameter AFIFM1_AFIFM_CONTROL =    AFIFM1_BASEADDR + 32'h00000F04;
parameter AFIFM1_AFIFM_CONTROL_DEFVAL =   32'h0;
parameter AFIFM1_AFIFM_FUTURE_ECO =    AFIFM1_BASEADDR + 32'h00000F08;
parameter AFIFM1_AFIFM_FUTURE_ECO_DEFVAL =   32'h0;
parameter AFIFM1_AFIFM_SAFETY_CHK =    AFIFM1_BASEADDR + 32'h00000F0C;
parameter AFIFM1_AFIFM_SAFETY_CHK_DEFVAL =   32'h0;
parameter AFIFM2_AFIFM_RDCTRL =    AFIFM2_BASEADDR + 32'h00000000;
parameter AFIFM2_AFIFM_RDCTRL_DEFVAL =   32'h3b0;
parameter AFIFM2_AFIFM_RDISSUE =    AFIFM2_BASEADDR + 32'h00000004;
parameter AFIFM2_AFIFM_RDISSUE_DEFVAL =   32'h7;
parameter AFIFM2_AFIFM_RDQOS =    AFIFM2_BASEADDR + 32'h00000008;
parameter AFIFM2_AFIFM_RDQOS_DEFVAL =   32'h7;
parameter AFIFM2_AFIFM_RDFIFO =    AFIFM2_BASEADDR + 32'h0000000C;
parameter AFIFM2_AFIFM_RDFIFO_DEFVAL =   32'h0;
parameter AFIFM2_AFIFM_RDDEBUG =    AFIFM2_BASEADDR + 32'h00000010;
parameter AFIFM2_AFIFM_RDDEBUG_DEFVAL =   32'h40000000;
parameter AFIFM2_AFIFM_WRCTRL =    AFIFM2_BASEADDR + 32'h00000014;
parameter AFIFM2_AFIFM_WRCTRL_DEFVAL =   32'h3b0;
parameter AFIFM2_AFIFM_WRISSUE =    AFIFM2_BASEADDR + 32'h00000018;
parameter AFIFM2_AFIFM_WRISSUE_DEFVAL =   32'h7;
parameter AFIFM2_AFIFM_WRQOS =    AFIFM2_BASEADDR + 32'h0000001C;
parameter AFIFM2_AFIFM_WRQOS_DEFVAL =   32'h7;
parameter AFIFM2_AFIFM_WRFIFO =    AFIFM2_BASEADDR + 32'h00000020;
parameter AFIFM2_AFIFM_WRFIFO_DEFVAL =   32'h0;
parameter AFIFM2_AFIFM_WRDEBUG =    AFIFM2_BASEADDR + 32'h00000024;
parameter AFIFM2_AFIFM_WRDEBUG_DEFVAL =   32'h0;
parameter AFIFM2_AFIFM_I_STS =    AFIFM2_BASEADDR + 32'h00000E00;
parameter AFIFM2_AFIFM_I_STS_DEFVAL =   32'h0;
parameter AFIFM2_AFIFM_I_EN =    AFIFM2_BASEADDR + 32'h00000E04;
parameter AFIFM2_AFIFM_I_EN_DEFVAL =   32'h0;
parameter AFIFM2_AFIFM_I_DIS =    AFIFM2_BASEADDR + 32'h00000E08;
parameter AFIFM2_AFIFM_I_DIS_DEFVAL =   32'h0;
parameter AFIFM2_AFIFM_TEST =    AFIFM2_BASEADDR + 32'h00000F00;
parameter AFIFM2_AFIFM_TEST_DEFVAL =   32'h0;
parameter AFIFM2_AFIFM_CONTROL =    AFIFM2_BASEADDR + 32'h00000F04;
parameter AFIFM2_AFIFM_CONTROL_DEFVAL =   32'h0;
parameter AFIFM2_AFIFM_FUTURE_ECO =    AFIFM2_BASEADDR + 32'h00000F08;
parameter AFIFM2_AFIFM_FUTURE_ECO_DEFVAL =   32'h0;
parameter AFIFM2_AFIFM_SAFETY_CHK =    AFIFM2_BASEADDR + 32'h00000F0C;
parameter AFIFM2_AFIFM_SAFETY_CHK_DEFVAL =   32'h0;
parameter AFIFM3_AFIFM_RDCTRL =    AFIFM3_BASEADDR + 32'h00000000;
parameter AFIFM3_AFIFM_RDCTRL_DEFVAL =   32'h3b0;
parameter AFIFM3_AFIFM_RDISSUE =    AFIFM3_BASEADDR + 32'h00000004;
parameter AFIFM3_AFIFM_RDISSUE_DEFVAL =   32'h7;
parameter AFIFM3_AFIFM_RDQOS =    AFIFM3_BASEADDR + 32'h00000008;
parameter AFIFM3_AFIFM_RDQOS_DEFVAL =   32'h7;
parameter AFIFM3_AFIFM_RDFIFO =    AFIFM3_BASEADDR + 32'h0000000C;
parameter AFIFM3_AFIFM_RDFIFO_DEFVAL =   32'h0;
parameter AFIFM3_AFIFM_RDDEBUG =    AFIFM3_BASEADDR + 32'h00000010;
parameter AFIFM3_AFIFM_RDDEBUG_DEFVAL =   32'h40000000;
parameter AFIFM3_AFIFM_WRCTRL =    AFIFM3_BASEADDR + 32'h00000014;
parameter AFIFM3_AFIFM_WRCTRL_DEFVAL =   32'h3b0;
parameter AFIFM3_AFIFM_WRISSUE =    AFIFM3_BASEADDR + 32'h00000018;
parameter AFIFM3_AFIFM_WRISSUE_DEFVAL =   32'h7;
parameter AFIFM3_AFIFM_WRQOS =    AFIFM3_BASEADDR + 32'h0000001C;
parameter AFIFM3_AFIFM_WRQOS_DEFVAL =   32'h7;
parameter AFIFM3_AFIFM_WRFIFO =    AFIFM3_BASEADDR + 32'h00000020;
parameter AFIFM3_AFIFM_WRFIFO_DEFVAL =   32'h0;
parameter AFIFM3_AFIFM_WRDEBUG =    AFIFM3_BASEADDR + 32'h00000024;
parameter AFIFM3_AFIFM_WRDEBUG_DEFVAL =   32'h0;
parameter AFIFM3_AFIFM_I_STS =    AFIFM3_BASEADDR + 32'h00000E00;
parameter AFIFM3_AFIFM_I_STS_DEFVAL =   32'h0;
parameter AFIFM3_AFIFM_I_EN =    AFIFM3_BASEADDR + 32'h00000E04;
parameter AFIFM3_AFIFM_I_EN_DEFVAL =   32'h0;
parameter AFIFM3_AFIFM_I_DIS =    AFIFM3_BASEADDR + 32'h00000E08;
parameter AFIFM3_AFIFM_I_DIS_DEFVAL =   32'h0;
parameter AFIFM3_AFIFM_TEST =    AFIFM3_BASEADDR + 32'h00000F00;
parameter AFIFM3_AFIFM_TEST_DEFVAL =   32'h0;
parameter AFIFM3_AFIFM_CONTROL =    AFIFM3_BASEADDR + 32'h00000F04;
parameter AFIFM3_AFIFM_CONTROL_DEFVAL =   32'h0;
parameter AFIFM3_AFIFM_FUTURE_ECO =    AFIFM3_BASEADDR + 32'h00000F08;
parameter AFIFM3_AFIFM_FUTURE_ECO_DEFVAL =   32'h0;
parameter AFIFM3_AFIFM_SAFETY_CHK =    AFIFM3_BASEADDR + 32'h00000F0C;
parameter AFIFM3_AFIFM_SAFETY_CHK_DEFVAL =   32'h0;
parameter AFIFM4_AFIFM_RDCTRL =    AFIFM4_BASEADDR + 32'h00000000;
parameter AFIFM4_AFIFM_RDCTRL_DEFVAL =   32'h3b0;
parameter AFIFM4_AFIFM_RDISSUE =    AFIFM4_BASEADDR + 32'h00000004;
parameter AFIFM4_AFIFM_RDISSUE_DEFVAL =   32'h7;
parameter AFIFM4_AFIFM_RDQOS =    AFIFM4_BASEADDR + 32'h00000008;
parameter AFIFM4_AFIFM_RDQOS_DEFVAL =   32'h7;
parameter AFIFM4_AFIFM_RDFIFO =    AFIFM4_BASEADDR + 32'h0000000C;
parameter AFIFM4_AFIFM_RDFIFO_DEFVAL =   32'h0;
parameter AFIFM4_AFIFM_RDDEBUG =    AFIFM4_BASEADDR + 32'h00000010;
parameter AFIFM4_AFIFM_RDDEBUG_DEFVAL =   32'h40000000;
parameter AFIFM4_AFIFM_WRCTRL =    AFIFM4_BASEADDR + 32'h00000014;
parameter AFIFM4_AFIFM_WRCTRL_DEFVAL =   32'h3b0;
parameter AFIFM4_AFIFM_WRISSUE =    AFIFM4_BASEADDR + 32'h00000018;
parameter AFIFM4_AFIFM_WRISSUE_DEFVAL =   32'h7;
parameter AFIFM4_AFIFM_WRQOS =    AFIFM4_BASEADDR + 32'h0000001C;
parameter AFIFM4_AFIFM_WRQOS_DEFVAL =   32'h7;
parameter AFIFM4_AFIFM_WRFIFO =    AFIFM4_BASEADDR + 32'h00000020;
parameter AFIFM4_AFIFM_WRFIFO_DEFVAL =   32'h0;
parameter AFIFM4_AFIFM_WRDEBUG =    AFIFM4_BASEADDR + 32'h00000024;
parameter AFIFM4_AFIFM_WRDEBUG_DEFVAL =   32'h0;
parameter AFIFM4_AFIFM_I_STS =    AFIFM4_BASEADDR + 32'h00000E00;
parameter AFIFM4_AFIFM_I_STS_DEFVAL =   32'h0;
parameter AFIFM4_AFIFM_I_EN =    AFIFM4_BASEADDR + 32'h00000E04;
parameter AFIFM4_AFIFM_I_EN_DEFVAL =   32'h0;
parameter AFIFM4_AFIFM_I_DIS =    AFIFM4_BASEADDR + 32'h00000E08;
parameter AFIFM4_AFIFM_I_DIS_DEFVAL =   32'h0;
parameter AFIFM4_AFIFM_TEST =    AFIFM4_BASEADDR + 32'h00000F00;
parameter AFIFM4_AFIFM_TEST_DEFVAL =   32'h0;
parameter AFIFM4_AFIFM_CONTROL =    AFIFM4_BASEADDR + 32'h00000F04;
parameter AFIFM4_AFIFM_CONTROL_DEFVAL =   32'h0;
parameter AFIFM4_AFIFM_FUTURE_ECO =    AFIFM4_BASEADDR + 32'h00000F08;
parameter AFIFM4_AFIFM_FUTURE_ECO_DEFVAL =   32'h0;
parameter AFIFM4_AFIFM_SAFETY_CHK =    AFIFM4_BASEADDR + 32'h00000F0C;
parameter AFIFM4_AFIFM_SAFETY_CHK_DEFVAL =   32'h0;
parameter AFIFM5_AFIFM_RDCTRL =    AFIFM5_BASEADDR + 32'h00000000;
parameter AFIFM5_AFIFM_RDCTRL_DEFVAL =   32'h3b0;
parameter AFIFM5_AFIFM_RDISSUE =    AFIFM5_BASEADDR + 32'h00000004;
parameter AFIFM5_AFIFM_RDISSUE_DEFVAL =   32'h7;
parameter AFIFM5_AFIFM_RDQOS =    AFIFM5_BASEADDR + 32'h00000008;
parameter AFIFM5_AFIFM_RDQOS_DEFVAL =   32'h7;
parameter AFIFM5_AFIFM_RDFIFO =    AFIFM5_BASEADDR + 32'h0000000C;
parameter AFIFM5_AFIFM_RDFIFO_DEFVAL =   32'h0;
parameter AFIFM5_AFIFM_RDDEBUG =    AFIFM5_BASEADDR + 32'h00000010;
parameter AFIFM5_AFIFM_RDDEBUG_DEFVAL =   32'h40000000;
parameter AFIFM5_AFIFM_WRCTRL =    AFIFM5_BASEADDR + 32'h00000014;
parameter AFIFM5_AFIFM_WRCTRL_DEFVAL =   32'h3b0;
parameter AFIFM5_AFIFM_WRISSUE =    AFIFM5_BASEADDR + 32'h00000018;
parameter AFIFM5_AFIFM_WRISSUE_DEFVAL =   32'h7;
parameter AFIFM5_AFIFM_WRQOS =    AFIFM5_BASEADDR + 32'h0000001C;
parameter AFIFM5_AFIFM_WRQOS_DEFVAL =   32'h7;
parameter AFIFM5_AFIFM_WRFIFO =    AFIFM5_BASEADDR + 32'h00000020;
parameter AFIFM5_AFIFM_WRFIFO_DEFVAL =   32'h0;
parameter AFIFM5_AFIFM_WRDEBUG =    AFIFM5_BASEADDR + 32'h00000024;
parameter AFIFM5_AFIFM_WRDEBUG_DEFVAL =   32'h0;
parameter AFIFM5_AFIFM_I_STS =    AFIFM5_BASEADDR + 32'h00000E00;
parameter AFIFM5_AFIFM_I_STS_DEFVAL =   32'h0;
parameter AFIFM5_AFIFM_I_EN =    AFIFM5_BASEADDR + 32'h00000E04;
parameter AFIFM5_AFIFM_I_EN_DEFVAL =   32'h0;
parameter AFIFM5_AFIFM_I_DIS =    AFIFM5_BASEADDR + 32'h00000E08;
parameter AFIFM5_AFIFM_I_DIS_DEFVAL =   32'h0;
parameter AFIFM5_AFIFM_TEST =    AFIFM5_BASEADDR + 32'h00000F00;
parameter AFIFM5_AFIFM_TEST_DEFVAL =   32'h0;
parameter AFIFM5_AFIFM_CONTROL =    AFIFM5_BASEADDR + 32'h00000F04;
parameter AFIFM5_AFIFM_CONTROL_DEFVAL =   32'h0;
parameter AFIFM5_AFIFM_FUTURE_ECO =    AFIFM5_BASEADDR + 32'h00000F08;
parameter AFIFM5_AFIFM_FUTURE_ECO_DEFVAL =   32'h0;
parameter AFIFM5_AFIFM_SAFETY_CHK =    AFIFM5_BASEADDR + 32'h00000F0C;
parameter AFIFM5_AFIFM_SAFETY_CHK_DEFVAL =   32'h0;
parameter AFIFM6_AFIFM_RDCTRL =    AFIFM6_BASEADDR + 32'h00000000;
parameter AFIFM6_AFIFM_RDCTRL_DEFVAL =   32'h3b0;
parameter AFIFM6_AFIFM_RDISSUE =    AFIFM6_BASEADDR + 32'h00000004;
parameter AFIFM6_AFIFM_RDISSUE_DEFVAL =   32'h7;
parameter AFIFM6_AFIFM_RDQOS =    AFIFM6_BASEADDR + 32'h00000008;
parameter AFIFM6_AFIFM_RDQOS_DEFVAL =   32'h7;
parameter AFIFM6_AFIFM_RDFIFO =    AFIFM6_BASEADDR + 32'h0000000C;
parameter AFIFM6_AFIFM_RDFIFO_DEFVAL =   32'h0;
parameter AFIFM6_AFIFM_RDDEBUG =    AFIFM6_BASEADDR + 32'h00000010;
parameter AFIFM6_AFIFM_RDDEBUG_DEFVAL =   32'h40000000;
parameter AFIFM6_AFIFM_WRCTRL =    AFIFM6_BASEADDR + 32'h00000014;
parameter AFIFM6_AFIFM_WRCTRL_DEFVAL =   32'h3b0;
parameter AFIFM6_AFIFM_WRISSUE =    AFIFM6_BASEADDR + 32'h00000018;
parameter AFIFM6_AFIFM_WRISSUE_DEFVAL =   32'h7;
parameter AFIFM6_AFIFM_WRQOS =    AFIFM6_BASEADDR + 32'h0000001C;
parameter AFIFM6_AFIFM_WRQOS_DEFVAL =   32'h7;
parameter AFIFM6_AFIFM_WRFIFO =    AFIFM6_BASEADDR + 32'h00000020;
parameter AFIFM6_AFIFM_WRFIFO_DEFVAL =   32'h0;
parameter AFIFM6_AFIFM_WRDEBUG =    AFIFM6_BASEADDR + 32'h00000024;
parameter AFIFM6_AFIFM_WRDEBUG_DEFVAL =   32'h0;
parameter AFIFM6_AFIFM_I_STS =    AFIFM6_BASEADDR + 32'h00000E00;
parameter AFIFM6_AFIFM_I_STS_DEFVAL =   32'h0;
parameter AFIFM6_AFIFM_I_EN =    AFIFM6_BASEADDR + 32'h00000E04;
parameter AFIFM6_AFIFM_I_EN_DEFVAL =   32'h0;
parameter AFIFM6_AFIFM_I_DIS =    AFIFM6_BASEADDR + 32'h00000E08;
parameter AFIFM6_AFIFM_I_DIS_DEFVAL =   32'h0;
parameter AFIFM6_AFIFM_TEST =    AFIFM6_BASEADDR + 32'h00000F00;
parameter AFIFM6_AFIFM_TEST_DEFVAL =   32'h0;
parameter AFIFM6_AFIFM_CONTROL =    AFIFM6_BASEADDR + 32'h00000F04;
parameter AFIFM6_AFIFM_CONTROL_DEFVAL =   32'h0;
parameter AFIFM6_AFIFM_FUTURE_ECO =    AFIFM6_BASEADDR + 32'h00000F08;
parameter AFIFM6_AFIFM_FUTURE_ECO_DEFVAL =   32'h0;
parameter AFIFM6_AFIFM_SAFETY_CHK =    AFIFM6_BASEADDR + 32'h00000F0C;
parameter AFIFM6_AFIFM_SAFETY_CHK_DEFVAL =   32'h0;
parameter AMS_CTRL_MISC_CTRL =    AMS_CTRL_BASEADDR + 32'h00000000;
parameter AMS_CTRL_MISC_CTRL_DEFVAL =   2'h0;
parameter AMS_CTRL_ISR_0 =    AMS_CTRL_BASEADDR + 32'h00000010;
parameter AMS_CTRL_ISR_0_DEFVAL =   32'h0;
parameter AMS_CTRL_ISR_1 =    AMS_CTRL_BASEADDR + 32'h00000014;
parameter AMS_CTRL_ISR_1_DEFVAL =   32'h0;
parameter AMS_CTRL_IMR_0 =    AMS_CTRL_BASEADDR + 32'h00000018;
parameter AMS_CTRL_IMR_0_DEFVAL =   32'hffffffff;
parameter AMS_CTRL_IMR_1 =    AMS_CTRL_BASEADDR + 32'h0000001C;
parameter AMS_CTRL_IMR_1_DEFVAL =   32'he000001f;
parameter AMS_CTRL_IER_0 =    AMS_CTRL_BASEADDR + 32'h00000020;
parameter AMS_CTRL_IER_0_DEFVAL =   32'h0;
parameter AMS_CTRL_IER_1 =    AMS_CTRL_BASEADDR + 32'h00000024;
parameter AMS_CTRL_IER_1_DEFVAL =   32'h0;
parameter AMS_CTRL_IDR_0 =    AMS_CTRL_BASEADDR + 32'h00000028;
parameter AMS_CTRL_IDR_0_DEFVAL =   32'h0;
parameter AMS_CTRL_IDR_1 =    AMS_CTRL_BASEADDR + 32'h0000002C;
parameter AMS_CTRL_IDR_1_DEFVAL =   32'h0;
parameter AMS_CTRL_ITR_0 =    AMS_CTRL_BASEADDR + 32'h00000030;
parameter AMS_CTRL_ITR_0_DEFVAL =   32'h0;
parameter AMS_CTRL_ITR_1 =    AMS_CTRL_BASEADDR + 32'h00000034;
parameter AMS_CTRL_ITR_1_DEFVAL =   32'h0;
parameter AMS_CTRL_PS_SYSMON_CONTROL_STATUS =    AMS_CTRL_BASEADDR + 32'h00000040;
parameter AMS_CTRL_PS_SYSMON_CONTROL_STATUS_DEFVAL =   32'h0;
parameter AMS_CTRL_PL_SYSMON_CONTROL_STATUS =    AMS_CTRL_BASEADDR + 32'h00000044;
parameter AMS_CTRL_PL_SYSMON_CONTROL_STATUS_DEFVAL =   32'h0;
parameter AMS_CTRL_OSC =    AMS_CTRL_BASEADDR + 32'h00000048;
parameter AMS_CTRL_OSC_DEFVAL =   32'h0;
parameter AMS_CTRL_MON_STATUS =    AMS_CTRL_BASEADDR + 32'h00000050;
parameter AMS_CTRL_MON_STATUS_DEFVAL =   32'h0;
parameter AMS_CTRL_VCC_PSPLL0 =    AMS_CTRL_BASEADDR + 32'h00000060;
parameter AMS_CTRL_VCC_PSPLL0_DEFVAL =   32'h0;
parameter AMS_CTRL_VCC_PSPLL1 =    AMS_CTRL_BASEADDR + 32'h00000064;
parameter AMS_CTRL_VCC_PSPLL1_DEFVAL =   32'h0;
parameter AMS_CTRL_VCC_PSPLL2 =    AMS_CTRL_BASEADDR + 32'h00000068;
parameter AMS_CTRL_VCC_PSPLL2_DEFVAL =   32'h0;
parameter AMS_CTRL_VCC_PSPLL3 =    AMS_CTRL_BASEADDR + 32'h0000006C;
parameter AMS_CTRL_VCC_PSPLL3_DEFVAL =   32'h0;
parameter AMS_CTRL_VCC_PSPLL4 =    AMS_CTRL_BASEADDR + 32'h00000070;
parameter AMS_CTRL_VCC_PSPLL4_DEFVAL =   32'h0;
parameter AMS_CTRL_VCC_PSBATT =    AMS_CTRL_BASEADDR + 32'h00000074;
parameter AMS_CTRL_VCC_PSBATT_DEFVAL =   32'h0;
parameter AMS_CTRL_VCCINT =    AMS_CTRL_BASEADDR + 32'h00000078;
parameter AMS_CTRL_VCCINT_DEFVAL =   32'h0;
parameter AMS_CTRL_VCCBRAM =    AMS_CTRL_BASEADDR + 32'h0000007C;
parameter AMS_CTRL_VCCBRAM_DEFVAL =   32'h0;
parameter AMS_CTRL_VCCAUX =    AMS_CTRL_BASEADDR + 32'h00000080;
parameter AMS_CTRL_VCCAUX_DEFVAL =   32'h0;
parameter AMS_CTRL_VCC_PSDDRPLL =    AMS_CTRL_BASEADDR + 32'h00000084;
parameter AMS_CTRL_VCC_PSDDRPLL_DEFVAL =   32'h0;
parameter AMS_CTRL_DDRPHY_VREF =    AMS_CTRL_BASEADDR + 32'h00000088;
parameter AMS_CTRL_DDRPHY_VREF_DEFVAL =   32'h0;
parameter AMS_CTRL_DDRPHY_ATO =    AMS_CTRL_BASEADDR + 32'h0000008C;
parameter AMS_CTRL_DDRPHY_ATO_DEFVAL =   32'h0;
parameter AMS_CTRL_PSGT_AT0 =    AMS_CTRL_BASEADDR + 32'h00000090;
parameter AMS_CTRL_PSGT_AT0_DEFVAL =   32'h0;
parameter AMS_CTRL_PSGT_AT1 =    AMS_CTRL_BASEADDR + 32'h00000094;
parameter AMS_CTRL_PSGT_AT1_DEFVAL =   32'h0;
parameter AMS_CTRL_RESERVE0 =    AMS_CTRL_BASEADDR + 32'h00000098;
parameter AMS_CTRL_RESERVE0_DEFVAL =   32'h0;
parameter AMS_CTRL_RESERVE1 =    AMS_CTRL_BASEADDR + 32'h0000009C;
parameter AMS_CTRL_RESERVE1_DEFVAL =   32'h0;
parameter AMS_CTRL_ECO_0 =    AMS_CTRL_BASEADDR + 32'h00000120;
parameter AMS_CTRL_ECO_0_DEFVAL =   32'h0;
parameter AMS_CTRL_ECO_1 =    AMS_CTRL_BASEADDR + 32'h00000124;
parameter AMS_CTRL_ECO_1_DEFVAL =   32'hffffffff;
parameter AMS_CTRL_SAFETY_CHK =    AMS_CTRL_BASEADDR + 32'h00000130;
parameter AMS_CTRL_SAFETY_CHK_DEFVAL =   32'h0;
parameter AMS_PL_SYSMON_TEMPERATURE =    AMS_PL_SYSMON_BASEADDR + 32'h00000000;
parameter AMS_PL_SYSMON_TEMPERATURE_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SUPPLY1 =    AMS_PL_SYSMON_BASEADDR + 32'h00000004;
parameter AMS_PL_SYSMON_SUPPLY1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SUPPLY2 =    AMS_PL_SYSMON_BASEADDR + 32'h00000008;
parameter AMS_PL_SYSMON_SUPPLY2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VP_VN =    AMS_PL_SYSMON_BASEADDR + 32'h0000000C;
parameter AMS_PL_SYSMON_VP_VN_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VREFP =    AMS_PL_SYSMON_BASEADDR + 32'h00000010;
parameter AMS_PL_SYSMON_VREFP_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VREFN =    AMS_PL_SYSMON_BASEADDR + 32'h00000014;
parameter AMS_PL_SYSMON_VREFN_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SUPPLY3 =    AMS_PL_SYSMON_BASEADDR + 32'h00000018;
parameter AMS_PL_SYSMON_SUPPLY3_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CURRENT_MON =    AMS_PL_SYSMON_BASEADDR + 32'h0000001C;
parameter AMS_PL_SYSMON_CURRENT_MON_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CAL_SUPPLY_OFFSET =    AMS_PL_SYSMON_BASEADDR + 32'h00000020;
parameter AMS_PL_SYSMON_CAL_SUPPLY_OFFSET_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CAL_ADC_BIPOLAR_OFFSET =    AMS_PL_SYSMON_BASEADDR + 32'h00000024;
parameter AMS_PL_SYSMON_CAL_ADC_BIPOLAR_OFFSET_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CAL_GAIN_ERROR =    AMS_PL_SYSMON_BASEADDR + 32'h00000028;
parameter AMS_PL_SYSMON_CAL_GAIN_ERROR_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_TEST_CHANNEL =    AMS_PL_SYSMON_BASEADDR + 32'h0000002C;
parameter AMS_PL_SYSMON_TEST_CHANNEL_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_HS_SAMPLE =    AMS_PL_SYSMON_BASEADDR + 32'h00000030;
parameter AMS_PL_SYSMON_RSVD_HS_SAMPLE_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SUPPLY4 =    AMS_PL_SYSMON_BASEADDR + 32'h00000034;
parameter AMS_PL_SYSMON_SUPPLY4_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SUPPLY5 =    AMS_PL_SYSMON_BASEADDR + 32'h00000038;
parameter AMS_PL_SYSMON_SUPPLY5_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SUPPLY6 =    AMS_PL_SYSMON_BASEADDR + 32'h0000003C;
parameter AMS_PL_SYSMON_SUPPLY6_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX00 =    AMS_PL_SYSMON_BASEADDR + 32'h00000040;
parameter AMS_PL_SYSMON_VAUX00_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX01 =    AMS_PL_SYSMON_BASEADDR + 32'h00000044;
parameter AMS_PL_SYSMON_VAUX01_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX02 =    AMS_PL_SYSMON_BASEADDR + 32'h00000048;
parameter AMS_PL_SYSMON_VAUX02_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX03 =    AMS_PL_SYSMON_BASEADDR + 32'h0000004C;
parameter AMS_PL_SYSMON_VAUX03_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX04 =    AMS_PL_SYSMON_BASEADDR + 32'h00000050;
parameter AMS_PL_SYSMON_VAUX04_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX05 =    AMS_PL_SYSMON_BASEADDR + 32'h00000054;
parameter AMS_PL_SYSMON_VAUX05_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX06 =    AMS_PL_SYSMON_BASEADDR + 32'h00000058;
parameter AMS_PL_SYSMON_VAUX06_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX07 =    AMS_PL_SYSMON_BASEADDR + 32'h0000005C;
parameter AMS_PL_SYSMON_VAUX07_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX08 =    AMS_PL_SYSMON_BASEADDR + 32'h00000060;
parameter AMS_PL_SYSMON_VAUX08_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX09 =    AMS_PL_SYSMON_BASEADDR + 32'h00000064;
parameter AMS_PL_SYSMON_VAUX09_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX0A =    AMS_PL_SYSMON_BASEADDR + 32'h00000068;
parameter AMS_PL_SYSMON_VAUX0A_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX0B =    AMS_PL_SYSMON_BASEADDR + 32'h0000006C;
parameter AMS_PL_SYSMON_VAUX0B_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX0C =    AMS_PL_SYSMON_BASEADDR + 32'h00000070;
parameter AMS_PL_SYSMON_VAUX0C_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX0D =    AMS_PL_SYSMON_BASEADDR + 32'h00000074;
parameter AMS_PL_SYSMON_VAUX0D_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX0E =    AMS_PL_SYSMON_BASEADDR + 32'h00000078;
parameter AMS_PL_SYSMON_VAUX0E_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VAUX0F =    AMS_PL_SYSMON_BASEADDR + 32'h0000007C;
parameter AMS_PL_SYSMON_VAUX0F_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_TEMPERATURE =    AMS_PL_SYSMON_BASEADDR + 32'h00000080;
parameter AMS_PL_SYSMON_MAX_TEMPERATURE_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_SUPPLY1 =    AMS_PL_SYSMON_BASEADDR + 32'h00000084;
parameter AMS_PL_SYSMON_MAX_SUPPLY1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_SUPPLY2 =    AMS_PL_SYSMON_BASEADDR + 32'h00000088;
parameter AMS_PL_SYSMON_MAX_SUPPLY2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_SUPPLY3 =    AMS_PL_SYSMON_BASEADDR + 32'h0000008C;
parameter AMS_PL_SYSMON_MAX_SUPPLY3_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MIN_TEMPERATURE =    AMS_PL_SYSMON_BASEADDR + 32'h00000090;
parameter AMS_PL_SYSMON_MIN_TEMPERATURE_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MIN_SUPPLY1 =    AMS_PL_SYSMON_BASEADDR + 32'h00000094;
parameter AMS_PL_SYSMON_MIN_SUPPLY1_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MIN_SUPPLY2 =    AMS_PL_SYSMON_BASEADDR + 32'h00000098;
parameter AMS_PL_SYSMON_MIN_SUPPLY2_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MIN_SUPPLY3 =    AMS_PL_SYSMON_BASEADDR + 32'h0000009C;
parameter AMS_PL_SYSMON_MIN_SUPPLY3_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MAX_SUPPLY4 =    AMS_PL_SYSMON_BASEADDR + 32'h000000A0;
parameter AMS_PL_SYSMON_MAX_SUPPLY4_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_SUPPLY5 =    AMS_PL_SYSMON_BASEADDR + 32'h000000A4;
parameter AMS_PL_SYSMON_MAX_SUPPLY5_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_SUPPLY6 =    AMS_PL_SYSMON_BASEADDR + 32'h000000A8;
parameter AMS_PL_SYSMON_MAX_SUPPLY6_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_MAX_SUPPLY =    AMS_PL_SYSMON_BASEADDR + 32'h000000AC;
parameter AMS_PL_SYSMON_RSVD_MAX_SUPPLY_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MIN_SUPPLY4 =    AMS_PL_SYSMON_BASEADDR + 32'h000000B0;
parameter AMS_PL_SYSMON_MIN_SUPPLY4_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MIN_SUPPLY5 =    AMS_PL_SYSMON_BASEADDR + 32'h000000B4;
parameter AMS_PL_SYSMON_MIN_SUPPLY5_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MIN_SUPPLY6 =    AMS_PL_SYSMON_BASEADDR + 32'h000000B8;
parameter AMS_PL_SYSMON_MIN_SUPPLY6_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_RSVD_MIN_SUPPLY =    AMS_PL_SYSMON_BASEADDR + 32'h000000BC;
parameter AMS_PL_SYSMON_RSVD_MIN_SUPPLY_DEFVAL =   16'h0000;
parameter AMS_PL_SYSMON_RSVD_4_CAL_0 =    AMS_PL_SYSMON_BASEADDR + 32'h000000C0;
parameter AMS_PL_SYSMON_RSVD_4_CAL_0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_4_CAL_1 =    AMS_PL_SYSMON_BASEADDR + 32'h000000C4;
parameter AMS_PL_SYSMON_RSVD_4_CAL_1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_4_CAL_2 =    AMS_PL_SYSMON_BASEADDR + 32'h000000C8;
parameter AMS_PL_SYSMON_RSVD_4_CAL_2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_0 =    AMS_PL_SYSMON_BASEADDR + 32'h000000CC;
parameter AMS_PL_SYSMON_RSVD_0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_1 =    AMS_PL_SYSMON_BASEADDR + 32'h000000D0;
parameter AMS_PL_SYSMON_RSVD_1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_2 =    AMS_PL_SYSMON_BASEADDR + 32'h000000D4;
parameter AMS_PL_SYSMON_RSVD_2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_3 =    AMS_PL_SYSMON_BASEADDR + 32'h000000D8;
parameter AMS_PL_SYSMON_RSVD_3_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_4 =    AMS_PL_SYSMON_BASEADDR + 32'h000000DC;
parameter AMS_PL_SYSMON_RSVD_4_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_I2C_ADDRESS =    AMS_PL_SYSMON_BASEADDR + 32'h000000E0;
parameter AMS_PL_SYSMON_I2C_ADDRESS_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_I2C_VCCAUX =    AMS_PL_SYSMON_BASEADDR + 32'h000000E4;
parameter AMS_PL_SYSMON_I2C_VCCAUX_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_I2C_VPVN =    AMS_PL_SYSMON_BASEADDR + 32'h000000E8;
parameter AMS_PL_SYSMON_I2C_VPVN_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_5 =    AMS_PL_SYSMON_BASEADDR + 32'h000000EC;
parameter AMS_PL_SYSMON_RSVD_5_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_EFUSE_STATUS_0 =    AMS_PL_SYSMON_BASEADDR + 32'h000000F0;
parameter AMS_PL_SYSMON_EFUSE_STATUS_0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_EFUSE_STATUS_1 =    AMS_PL_SYSMON_BASEADDR + 32'h000000F4;
parameter AMS_PL_SYSMON_EFUSE_STATUS_1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_STATUS_FLAG_1 =    AMS_PL_SYSMON_BASEADDR + 32'h000000F8;
parameter AMS_PL_SYSMON_STATUS_FLAG_1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_STATUS_FLAG =    AMS_PL_SYSMON_BASEADDR + 32'h000000FC;
parameter AMS_PL_SYSMON_STATUS_FLAG_DEFVAL =   16'h0a00;
parameter AMS_PL_SYSMON_CONFIG_REG0 =    AMS_PL_SYSMON_BASEADDR + 32'h00000100;
parameter AMS_PL_SYSMON_CONFIG_REG0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CONFIG_REG1 =    AMS_PL_SYSMON_BASEADDR + 32'h00000104;
parameter AMS_PL_SYSMON_CONFIG_REG1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CONFIG_REG2 =    AMS_PL_SYSMON_BASEADDR + 32'h00000108;
parameter AMS_PL_SYSMON_CONFIG_REG2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CONFIG_REG3 =    AMS_PL_SYSMON_BASEADDR + 32'h0000010C;
parameter AMS_PL_SYSMON_CONFIG_REG3_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CONFIG_REG4 =    AMS_PL_SYSMON_BASEADDR + 32'h00000110;
parameter AMS_PL_SYSMON_CONFIG_REG4_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ANALOG_BUS =    AMS_PL_SYSMON_BASEADDR + 32'h00000114;
parameter AMS_PL_SYSMON_ANALOG_BUS_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_CHANNEL2 =    AMS_PL_SYSMON_BASEADDR + 32'h00000118;
parameter AMS_PL_SYSMON_SEQ_CHANNEL2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_AVERAGE2 =    AMS_PL_SYSMON_BASEADDR + 32'h0000011C;
parameter AMS_PL_SYSMON_SEQ_AVERAGE2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_CHANNEL0 =    AMS_PL_SYSMON_BASEADDR + 32'h00000120;
parameter AMS_PL_SYSMON_SEQ_CHANNEL0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_CHANNEL1 =    AMS_PL_SYSMON_BASEADDR + 32'h00000124;
parameter AMS_PL_SYSMON_SEQ_CHANNEL1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_AVERAGE0 =    AMS_PL_SYSMON_BASEADDR + 32'h00000128;
parameter AMS_PL_SYSMON_SEQ_AVERAGE0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_AVERAGE1 =    AMS_PL_SYSMON_BASEADDR + 32'h0000012C;
parameter AMS_PL_SYSMON_SEQ_AVERAGE1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_INPUT_MODE0 =    AMS_PL_SYSMON_BASEADDR + 32'h00000130;
parameter AMS_PL_SYSMON_SEQ_INPUT_MODE0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_INPUT_MODE1 =    AMS_PL_SYSMON_BASEADDR + 32'h00000134;
parameter AMS_PL_SYSMON_SEQ_INPUT_MODE1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_ACQ0 =    AMS_PL_SYSMON_BASEADDR + 32'h00000138;
parameter AMS_PL_SYSMON_SEQ_ACQ0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_ACQ1 =    AMS_PL_SYSMON_BASEADDR + 32'h0000013C;
parameter AMS_PL_SYSMON_SEQ_ACQ1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_TEMPERATURE_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000140;
parameter AMS_PL_SYSMON_ALARM_TEMPERATURE_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY1_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000144;
parameter AMS_PL_SYSMON_ALARM_SUPPLY1_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY2_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000148;
parameter AMS_PL_SYSMON_ALARM_SUPPLY2_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_OT_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h0000014C;
parameter AMS_PL_SYSMON_ALARM_OT_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_TEMPERATURE_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h00000150;
parameter AMS_PL_SYSMON_ALARM_TEMPERATURE_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY1_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h00000154;
parameter AMS_PL_SYSMON_ALARM_SUPPLY1_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY2_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h00000158;
parameter AMS_PL_SYSMON_ALARM_SUPPLY2_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_OT_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h0000015C;
parameter AMS_PL_SYSMON_ALARM_OT_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY3_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000160;
parameter AMS_PL_SYSMON_ALARM_SUPPLY3_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY4_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000164;
parameter AMS_PL_SYSMON_ALARM_SUPPLY4_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY5_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000168;
parameter AMS_PL_SYSMON_ALARM_SUPPLY5_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY6_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h0000016C;
parameter AMS_PL_SYSMON_ALARM_SUPPLY6_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY3_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h00000170;
parameter AMS_PL_SYSMON_ALARM_SUPPLY3_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY4_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h00000174;
parameter AMS_PL_SYSMON_ALARM_SUPPLY4_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY5_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h00000178;
parameter AMS_PL_SYSMON_ALARM_SUPPLY5_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY6_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h0000017C;
parameter AMS_PL_SYSMON_ALARM_SUPPLY6_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY7_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000180;
parameter AMS_PL_SYSMON_ALARM_SUPPLY7_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY8_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000184;
parameter AMS_PL_SYSMON_ALARM_SUPPLY8_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY9_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000188;
parameter AMS_PL_SYSMON_ALARM_SUPPLY9_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY10_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h0000018C;
parameter AMS_PL_SYSMON_ALARM_SUPPLY10_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_VCCAMS_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000190;
parameter AMS_PL_SYSMON_ALARM_VCCAMS_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_TREMOTE_UPPER =    AMS_PL_SYSMON_BASEADDR + 32'h00000194;
parameter AMS_PL_SYSMON_ALARM_TREMOTE_UPPER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_ALARM_UPPER0 =    AMS_PL_SYSMON_BASEADDR + 32'h00000198;
parameter AMS_PL_SYSMON_RSVD_ALARM_UPPER0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_ALARM_UPPER1 =    AMS_PL_SYSMON_BASEADDR + 32'h0000019C;
parameter AMS_PL_SYSMON_RSVD_ALARM_UPPER1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY7_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h000001A0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY7_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY8_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h000001A4;
parameter AMS_PL_SYSMON_ALARM_SUPPLY8_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY9_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h000001A8;
parameter AMS_PL_SYSMON_ALARM_SUPPLY9_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_SUPPLY10_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h000001AC;
parameter AMS_PL_SYSMON_ALARM_SUPPLY10_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_VCCAMS_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h000001B0;
parameter AMS_PL_SYSMON_ALARM_VCCAMS_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_ALARM_TREMOTE_LOWER =    AMS_PL_SYSMON_BASEADDR + 32'h000001B4;
parameter AMS_PL_SYSMON_ALARM_TREMOTE_LOWER_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_ALARM_LOWER0 =    AMS_PL_SYSMON_BASEADDR + 32'h000001B8;
parameter AMS_PL_SYSMON_RSVD_ALARM_LOWER0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_ALARM_LOWER1 =    AMS_PL_SYSMON_BASEADDR + 32'h000001BC;
parameter AMS_PL_SYSMON_RSVD_ALARM_LOWER1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_INTVCCINT =    AMS_PL_SYSMON_BASEADDR + 32'h000001C0;
parameter AMS_PL_SYSMON_INTVCCINT_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_C1 =    AMS_PL_SYSMON_BASEADDR + 32'h000001C4;
parameter AMS_PL_SYSMON_RSVD_C1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_C2 =    AMS_PL_SYSMON_BASEADDR + 32'h000001C8;
parameter AMS_PL_SYSMON_RSVD_C2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_4_TEST_0 =    AMS_PL_SYSMON_BASEADDR + 32'h000001CC;
parameter AMS_PL_SYSMON_RSVD_4_TEST_0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_4_TEST_1 =    AMS_PL_SYSMON_BASEADDR + 32'h000001D0;
parameter AMS_PL_SYSMON_RSVD_4_TEST_1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_4_TEST_2 =    AMS_PL_SYSMON_BASEADDR + 32'h000001D4;
parameter AMS_PL_SYSMON_RSVD_4_TEST_2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_C3 =    AMS_PL_SYSMON_BASEADDR + 32'h000001D8;
parameter AMS_PL_SYSMON_RSVD_C3_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_C4 =    AMS_PL_SYSMON_BASEADDR + 32'h000001DC;
parameter AMS_PL_SYSMON_RSVD_C4_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_INPUT_MODE2 =    AMS_PL_SYSMON_BASEADDR + 32'h000001E0;
parameter AMS_PL_SYSMON_SEQ_INPUT_MODE2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_ACQ2 =    AMS_PL_SYSMON_BASEADDR + 32'h000001E4;
parameter AMS_PL_SYSMON_SEQ_ACQ2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_LOW_RATE_CHANNEL0 =    AMS_PL_SYSMON_BASEADDR + 32'h000001E8;
parameter AMS_PL_SYSMON_SEQ_LOW_RATE_CHANNEL0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_LOW_RATE_CHANNEL1 =    AMS_PL_SYSMON_BASEADDR + 32'h000001EC;
parameter AMS_PL_SYSMON_SEQ_LOW_RATE_CHANNEL1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_LOW_RATE_CHANNEL2 =    AMS_PL_SYSMON_BASEADDR + 32'h000001F0;
parameter AMS_PL_SYSMON_SEQ_LOW_RATE_CHANNEL2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SEQ_BASIC_MONITOR_CHANNEL0 =    AMS_PL_SYSMON_BASEADDR + 32'h000001F4;
parameter AMS_PL_SYSMON_SEQ_BASIC_MONITOR_CHANNEL0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_SEQ_BASIC_MONITOR =    AMS_PL_SYSMON_BASEADDR + 32'h000001F8;
parameter AMS_PL_SYSMON_RSVD_SEQ_BASIC_MONITOR_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_C5 =    AMS_PL_SYSMON_BASEADDR + 32'h000001FC;
parameter AMS_PL_SYSMON_RSVD_C5_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SUPPLY7 =    AMS_PL_SYSMON_BASEADDR + 32'h00000200;
parameter AMS_PL_SYSMON_SUPPLY7_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SUPPLY8 =    AMS_PL_SYSMON_BASEADDR + 32'h00000204;
parameter AMS_PL_SYSMON_SUPPLY8_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SUPPLY9 =    AMS_PL_SYSMON_BASEADDR + 32'h00000208;
parameter AMS_PL_SYSMON_SUPPLY9_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SUPPLY10 =    AMS_PL_SYSMON_BASEADDR + 32'h0000020C;
parameter AMS_PL_SYSMON_SUPPLY10_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_VCCAMS =    AMS_PL_SYSMON_BASEADDR + 32'h00000210;
parameter AMS_PL_SYSMON_VCCAMS_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_TEMPERATURE_REMOTE =    AMS_PL_SYSMON_BASEADDR + 32'h00000214;
parameter AMS_PL_SYSMON_TEMPERATURE_REMOTE_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_SUPPLY7 =    AMS_PL_SYSMON_BASEADDR + 32'h00000280;
parameter AMS_PL_SYSMON_MAX_SUPPLY7_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_SUPPLY8 =    AMS_PL_SYSMON_BASEADDR + 32'h00000284;
parameter AMS_PL_SYSMON_MAX_SUPPLY8_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_SUPPLY9 =    AMS_PL_SYSMON_BASEADDR + 32'h00000288;
parameter AMS_PL_SYSMON_MAX_SUPPLY9_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_SUPPLY10 =    AMS_PL_SYSMON_BASEADDR + 32'h0000028C;
parameter AMS_PL_SYSMON_MAX_SUPPLY10_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_VCCAMS =    AMS_PL_SYSMON_BASEADDR + 32'h00000290;
parameter AMS_PL_SYSMON_MAX_VCCAMS_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MAX_TEMPERATURE_REMOTE =    AMS_PL_SYSMON_BASEADDR + 32'h00000294;
parameter AMS_PL_SYSMON_MAX_TEMPERATURE_REMOTE_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_S20 =    AMS_PL_SYSMON_BASEADDR + 32'h00000298;
parameter AMS_PL_SYSMON_RSVD_S20_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_RSVD_S21 =    AMS_PL_SYSMON_BASEADDR + 32'h0000029C;
parameter AMS_PL_SYSMON_RSVD_S21_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_MIN_SUPPLY7 =    AMS_PL_SYSMON_BASEADDR + 32'h000002A0;
parameter AMS_PL_SYSMON_MIN_SUPPLY7_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MIN_SUPPLY8 =    AMS_PL_SYSMON_BASEADDR + 32'h000002A4;
parameter AMS_PL_SYSMON_MIN_SUPPLY8_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MIN_SUPPLY9 =    AMS_PL_SYSMON_BASEADDR + 32'h000002A8;
parameter AMS_PL_SYSMON_MIN_SUPPLY9_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MIN_SUPPLY10 =    AMS_PL_SYSMON_BASEADDR + 32'h000002AC;
parameter AMS_PL_SYSMON_MIN_SUPPLY10_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MIN_VCCAMS =    AMS_PL_SYSMON_BASEADDR + 32'h000002B0;
parameter AMS_PL_SYSMON_MIN_VCCAMS_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_MIN_TEMPERATURE_REMOTE =    AMS_PL_SYSMON_BASEADDR + 32'h000002B4;
parameter AMS_PL_SYSMON_MIN_TEMPERATURE_REMOTE_DEFVAL =   16'hffff;
parameter AMS_PL_SYSMON_CSSD_0 =    AMS_PL_SYSMON_BASEADDR + 32'h00000300;
parameter AMS_PL_SYSMON_CSSD_0_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CSSD_1 =    AMS_PL_SYSMON_BASEADDR + 32'h00000304;
parameter AMS_PL_SYSMON_CSSD_1_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CSSD_2 =    AMS_PL_SYSMON_BASEADDR + 32'h00000308;
parameter AMS_PL_SYSMON_CSSD_2_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CSSD_3 =    AMS_PL_SYSMON_BASEADDR + 32'h0000030C;
parameter AMS_PL_SYSMON_CSSD_3_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CSSD_4 =    AMS_PL_SYSMON_BASEADDR + 32'h00000310;
parameter AMS_PL_SYSMON_CSSD_4_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CSSD_5 =    AMS_PL_SYSMON_BASEADDR + 32'h00000314;
parameter AMS_PL_SYSMON_CSSD_5_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CSSD_6 =    AMS_PL_SYSMON_BASEADDR + 32'h00000318;
parameter AMS_PL_SYSMON_CSSD_6_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_CSSD_7 =    AMS_PL_SYSMON_BASEADDR + 32'h0000031C;
parameter AMS_PL_SYSMON_CSSD_7_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_COMMON_N_DESTS =    AMS_PL_SYSMON_BASEADDR + 32'h00000320;
parameter AMS_PL_SYSMON_COMMON_N_DESTS_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_COMMON_N_SOURCE =    AMS_PL_SYSMON_BASEADDR + 32'h00000324;
parameter AMS_PL_SYSMON_COMMON_N_SOURCE_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SYSMON_TEST_A =    AMS_PL_SYSMON_BASEADDR + 32'h00000340;
parameter AMS_PL_SYSMON_SYSMON_TEST_A_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SYSMON_TEST_B =    AMS_PL_SYSMON_BASEADDR + 32'h00000344;
parameter AMS_PL_SYSMON_SYSMON_TEST_B_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SYSMON_TEST_C =    AMS_PL_SYSMON_BASEADDR + 32'h00000348;
parameter AMS_PL_SYSMON_SYSMON_TEST_C_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SYSMON_TEST_D =    AMS_PL_SYSMON_BASEADDR + 32'h0000034C;
parameter AMS_PL_SYSMON_SYSMON_TEST_D_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SYSMON_TEST_E =    AMS_PL_SYSMON_BASEADDR + 32'h00000350;
parameter AMS_PL_SYSMON_SYSMON_TEST_E_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SYSMON_TEST_F =    AMS_PL_SYSMON_BASEADDR + 32'h00000354;
parameter AMS_PL_SYSMON_SYSMON_TEST_F_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SYSMON_TEST_G =    AMS_PL_SYSMON_BASEADDR + 32'h00000358;
parameter AMS_PL_SYSMON_SYSMON_TEST_G_DEFVAL =   16'h0;
parameter AMS_PL_SYSMON_SYSMON_OPTINV =    AMS_PL_SYSMON_BASEADDR + 32'h0000035C;
parameter AMS_PL_SYSMON_SYSMON_OPTINV_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_TEMPERATURE =    AMS_PS_SYSMON_BASEADDR + 32'h00000000;
parameter AMS_PS_SYSMON_TEMPERATURE_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SUPPLY1 =    AMS_PS_SYSMON_BASEADDR + 32'h00000004;
parameter AMS_PS_SYSMON_SUPPLY1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SUPPLY2 =    AMS_PS_SYSMON_BASEADDR + 32'h00000008;
parameter AMS_PS_SYSMON_SUPPLY2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VP_VN =    AMS_PS_SYSMON_BASEADDR + 32'h0000000C;
parameter AMS_PS_SYSMON_VP_VN_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VREFP =    AMS_PS_SYSMON_BASEADDR + 32'h00000010;
parameter AMS_PS_SYSMON_VREFP_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VREFN =    AMS_PS_SYSMON_BASEADDR + 32'h00000014;
parameter AMS_PS_SYSMON_VREFN_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SUPPLY3 =    AMS_PS_SYSMON_BASEADDR + 32'h00000018;
parameter AMS_PS_SYSMON_SUPPLY3_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CURRENT_MON =    AMS_PS_SYSMON_BASEADDR + 32'h0000001C;
parameter AMS_PS_SYSMON_CURRENT_MON_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CAL_SUPPLY_OFFSET =    AMS_PS_SYSMON_BASEADDR + 32'h00000020;
parameter AMS_PS_SYSMON_CAL_SUPPLY_OFFSET_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CAL_ADC_BIPOLAR_OFFSET =    AMS_PS_SYSMON_BASEADDR + 32'h00000024;
parameter AMS_PS_SYSMON_CAL_ADC_BIPOLAR_OFFSET_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CAL_GAIN_ERROR =    AMS_PS_SYSMON_BASEADDR + 32'h00000028;
parameter AMS_PS_SYSMON_CAL_GAIN_ERROR_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_TEST_CHANNEL =    AMS_PS_SYSMON_BASEADDR + 32'h0000002C;
parameter AMS_PS_SYSMON_TEST_CHANNEL_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_HS_SAMPLE =    AMS_PS_SYSMON_BASEADDR + 32'h00000030;
parameter AMS_PS_SYSMON_RSVD_HS_SAMPLE_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SUPPLY4 =    AMS_PS_SYSMON_BASEADDR + 32'h00000034;
parameter AMS_PS_SYSMON_SUPPLY4_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SUPPLY5 =    AMS_PS_SYSMON_BASEADDR + 32'h00000038;
parameter AMS_PS_SYSMON_SUPPLY5_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SUPPLY6 =    AMS_PS_SYSMON_BASEADDR + 32'h0000003C;
parameter AMS_PS_SYSMON_SUPPLY6_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX00 =    AMS_PS_SYSMON_BASEADDR + 32'h00000040;
parameter AMS_PS_SYSMON_VAUX00_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX01 =    AMS_PS_SYSMON_BASEADDR + 32'h00000044;
parameter AMS_PS_SYSMON_VAUX01_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX02 =    AMS_PS_SYSMON_BASEADDR + 32'h00000048;
parameter AMS_PS_SYSMON_VAUX02_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX03 =    AMS_PS_SYSMON_BASEADDR + 32'h0000004C;
parameter AMS_PS_SYSMON_VAUX03_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX04 =    AMS_PS_SYSMON_BASEADDR + 32'h00000050;
parameter AMS_PS_SYSMON_VAUX04_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX05 =    AMS_PS_SYSMON_BASEADDR + 32'h00000054;
parameter AMS_PS_SYSMON_VAUX05_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX06 =    AMS_PS_SYSMON_BASEADDR + 32'h00000058;
parameter AMS_PS_SYSMON_VAUX06_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX07 =    AMS_PS_SYSMON_BASEADDR + 32'h0000005C;
parameter AMS_PS_SYSMON_VAUX07_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX08 =    AMS_PS_SYSMON_BASEADDR + 32'h00000060;
parameter AMS_PS_SYSMON_VAUX08_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX09 =    AMS_PS_SYSMON_BASEADDR + 32'h00000064;
parameter AMS_PS_SYSMON_VAUX09_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX0A =    AMS_PS_SYSMON_BASEADDR + 32'h00000068;
parameter AMS_PS_SYSMON_VAUX0A_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX0B =    AMS_PS_SYSMON_BASEADDR + 32'h0000006C;
parameter AMS_PS_SYSMON_VAUX0B_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX0C =    AMS_PS_SYSMON_BASEADDR + 32'h00000070;
parameter AMS_PS_SYSMON_VAUX0C_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX0D =    AMS_PS_SYSMON_BASEADDR + 32'h00000074;
parameter AMS_PS_SYSMON_VAUX0D_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX0E =    AMS_PS_SYSMON_BASEADDR + 32'h00000078;
parameter AMS_PS_SYSMON_VAUX0E_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VAUX0F =    AMS_PS_SYSMON_BASEADDR + 32'h0000007C;
parameter AMS_PS_SYSMON_VAUX0F_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_TEMPERATURE =    AMS_PS_SYSMON_BASEADDR + 32'h00000080;
parameter AMS_PS_SYSMON_MAX_TEMPERATURE_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_SUPPLY1 =    AMS_PS_SYSMON_BASEADDR + 32'h00000084;
parameter AMS_PS_SYSMON_MAX_SUPPLY1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_SUPPLY2 =    AMS_PS_SYSMON_BASEADDR + 32'h00000088;
parameter AMS_PS_SYSMON_MAX_SUPPLY2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_SUPPLY3 =    AMS_PS_SYSMON_BASEADDR + 32'h0000008C;
parameter AMS_PS_SYSMON_MAX_SUPPLY3_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MIN_TEMPERATURE =    AMS_PS_SYSMON_BASEADDR + 32'h00000090;
parameter AMS_PS_SYSMON_MIN_TEMPERATURE_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MIN_SUPPLY1 =    AMS_PS_SYSMON_BASEADDR + 32'h00000094;
parameter AMS_PS_SYSMON_MIN_SUPPLY1_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MIN_SUPPLY2 =    AMS_PS_SYSMON_BASEADDR + 32'h00000098;
parameter AMS_PS_SYSMON_MIN_SUPPLY2_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MIN_SUPPLY3 =    AMS_PS_SYSMON_BASEADDR + 32'h0000009C;
parameter AMS_PS_SYSMON_MIN_SUPPLY3_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MAX_SUPPLY4 =    AMS_PS_SYSMON_BASEADDR + 32'h000000A0;
parameter AMS_PS_SYSMON_MAX_SUPPLY4_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_SUPPLY5 =    AMS_PS_SYSMON_BASEADDR + 32'h000000A4;
parameter AMS_PS_SYSMON_MAX_SUPPLY5_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_SUPPLY6 =    AMS_PS_SYSMON_BASEADDR + 32'h000000A8;
parameter AMS_PS_SYSMON_MAX_SUPPLY6_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_MAX_SUPPLY =    AMS_PS_SYSMON_BASEADDR + 32'h000000AC;
parameter AMS_PS_SYSMON_RSVD_MAX_SUPPLY_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MIN_SUPPLY4 =    AMS_PS_SYSMON_BASEADDR + 32'h000000B0;
parameter AMS_PS_SYSMON_MIN_SUPPLY4_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MIN_SUPPLY5 =    AMS_PS_SYSMON_BASEADDR + 32'h000000B4;
parameter AMS_PS_SYSMON_MIN_SUPPLY5_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MIN_SUPPLY6 =    AMS_PS_SYSMON_BASEADDR + 32'h000000B8;
parameter AMS_PS_SYSMON_MIN_SUPPLY6_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_RSVD_MIN_SUPPLY =    AMS_PS_SYSMON_BASEADDR + 32'h000000BC;
parameter AMS_PS_SYSMON_RSVD_MIN_SUPPLY_DEFVAL =   16'h0000;
parameter AMS_PS_SYSMON_RSVD_4_CAL_0 =    AMS_PS_SYSMON_BASEADDR + 32'h000000C0;
parameter AMS_PS_SYSMON_RSVD_4_CAL_0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_4_CAL_1 =    AMS_PS_SYSMON_BASEADDR + 32'h000000C4;
parameter AMS_PS_SYSMON_RSVD_4_CAL_1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_4_CAL_2 =    AMS_PS_SYSMON_BASEADDR + 32'h000000C8;
parameter AMS_PS_SYSMON_RSVD_4_CAL_2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_0 =    AMS_PS_SYSMON_BASEADDR + 32'h000000CC;
parameter AMS_PS_SYSMON_RSVD_0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_1 =    AMS_PS_SYSMON_BASEADDR + 32'h000000D0;
parameter AMS_PS_SYSMON_RSVD_1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_2 =    AMS_PS_SYSMON_BASEADDR + 32'h000000D4;
parameter AMS_PS_SYSMON_RSVD_2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_3 =    AMS_PS_SYSMON_BASEADDR + 32'h000000D8;
parameter AMS_PS_SYSMON_RSVD_3_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_4 =    AMS_PS_SYSMON_BASEADDR + 32'h000000DC;
parameter AMS_PS_SYSMON_RSVD_4_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_I2C_ADDRESS =    AMS_PS_SYSMON_BASEADDR + 32'h000000E0;
parameter AMS_PS_SYSMON_I2C_ADDRESS_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_I2C_VCCAUX =    AMS_PS_SYSMON_BASEADDR + 32'h000000E4;
parameter AMS_PS_SYSMON_I2C_VCCAUX_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_I2C_VPVN =    AMS_PS_SYSMON_BASEADDR + 32'h000000E8;
parameter AMS_PS_SYSMON_I2C_VPVN_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_5 =    AMS_PS_SYSMON_BASEADDR + 32'h000000EC;
parameter AMS_PS_SYSMON_RSVD_5_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_EFUSE_STATUS_0 =    AMS_PS_SYSMON_BASEADDR + 32'h000000F0;
parameter AMS_PS_SYSMON_EFUSE_STATUS_0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_EFUSE_STATUS_1 =    AMS_PS_SYSMON_BASEADDR + 32'h000000F4;
parameter AMS_PS_SYSMON_EFUSE_STATUS_1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_STATUS_FLAG_1 =    AMS_PS_SYSMON_BASEADDR + 32'h000000F8;
parameter AMS_PS_SYSMON_STATUS_FLAG_1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_STATUS_FLAG =    AMS_PS_SYSMON_BASEADDR + 32'h000000FC;
parameter AMS_PS_SYSMON_STATUS_FLAG_DEFVAL =   16'h0a00;
parameter AMS_PS_SYSMON_CONFIG_REG0 =    AMS_PS_SYSMON_BASEADDR + 32'h00000100;
parameter AMS_PS_SYSMON_CONFIG_REG0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CONFIG_REG1 =    AMS_PS_SYSMON_BASEADDR + 32'h00000104;
parameter AMS_PS_SYSMON_CONFIG_REG1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CONFIG_REG2 =    AMS_PS_SYSMON_BASEADDR + 32'h00000108;
parameter AMS_PS_SYSMON_CONFIG_REG2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CONFIG_REG3 =    AMS_PS_SYSMON_BASEADDR + 32'h0000010C;
parameter AMS_PS_SYSMON_CONFIG_REG3_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CONFIG_REG4 =    AMS_PS_SYSMON_BASEADDR + 32'h00000110;
parameter AMS_PS_SYSMON_CONFIG_REG4_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ANALOG_BUS =    AMS_PS_SYSMON_BASEADDR + 32'h00000114;
parameter AMS_PS_SYSMON_ANALOG_BUS_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_CHANNEL2 =    AMS_PS_SYSMON_BASEADDR + 32'h00000118;
parameter AMS_PS_SYSMON_SEQ_CHANNEL2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_AVERAGE2 =    AMS_PS_SYSMON_BASEADDR + 32'h0000011C;
parameter AMS_PS_SYSMON_SEQ_AVERAGE2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_CHANNEL0 =    AMS_PS_SYSMON_BASEADDR + 32'h00000120;
parameter AMS_PS_SYSMON_SEQ_CHANNEL0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_CHANNEL1 =    AMS_PS_SYSMON_BASEADDR + 32'h00000124;
parameter AMS_PS_SYSMON_SEQ_CHANNEL1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_AVERAGE0 =    AMS_PS_SYSMON_BASEADDR + 32'h00000128;
parameter AMS_PS_SYSMON_SEQ_AVERAGE0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_AVERAGE1 =    AMS_PS_SYSMON_BASEADDR + 32'h0000012C;
parameter AMS_PS_SYSMON_SEQ_AVERAGE1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_INPUT_MODE0 =    AMS_PS_SYSMON_BASEADDR + 32'h00000130;
parameter AMS_PS_SYSMON_SEQ_INPUT_MODE0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_INPUT_MODE1 =    AMS_PS_SYSMON_BASEADDR + 32'h00000134;
parameter AMS_PS_SYSMON_SEQ_INPUT_MODE1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_ACQ0 =    AMS_PS_SYSMON_BASEADDR + 32'h00000138;
parameter AMS_PS_SYSMON_SEQ_ACQ0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_ACQ1 =    AMS_PS_SYSMON_BASEADDR + 32'h0000013C;
parameter AMS_PS_SYSMON_SEQ_ACQ1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_TEMPERATURE_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000140;
parameter AMS_PS_SYSMON_ALARM_TEMPERATURE_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY1_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000144;
parameter AMS_PS_SYSMON_ALARM_SUPPLY1_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY2_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000148;
parameter AMS_PS_SYSMON_ALARM_SUPPLY2_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_OT_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h0000014C;
parameter AMS_PS_SYSMON_ALARM_OT_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_TEMPERATURE_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h00000150;
parameter AMS_PS_SYSMON_ALARM_TEMPERATURE_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY1_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h00000154;
parameter AMS_PS_SYSMON_ALARM_SUPPLY1_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY2_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h00000158;
parameter AMS_PS_SYSMON_ALARM_SUPPLY2_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_OT_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h0000015C;
parameter AMS_PS_SYSMON_ALARM_OT_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY3_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000160;
parameter AMS_PS_SYSMON_ALARM_SUPPLY3_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY4_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000164;
parameter AMS_PS_SYSMON_ALARM_SUPPLY4_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY5_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000168;
parameter AMS_PS_SYSMON_ALARM_SUPPLY5_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY6_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h0000016C;
parameter AMS_PS_SYSMON_ALARM_SUPPLY6_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY3_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h00000170;
parameter AMS_PS_SYSMON_ALARM_SUPPLY3_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY4_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h00000174;
parameter AMS_PS_SYSMON_ALARM_SUPPLY4_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY5_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h00000178;
parameter AMS_PS_SYSMON_ALARM_SUPPLY5_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY6_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h0000017C;
parameter AMS_PS_SYSMON_ALARM_SUPPLY6_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY7_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000180;
parameter AMS_PS_SYSMON_ALARM_SUPPLY7_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY8_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000184;
parameter AMS_PS_SYSMON_ALARM_SUPPLY8_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY9_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000188;
parameter AMS_PS_SYSMON_ALARM_SUPPLY9_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY10_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h0000018C;
parameter AMS_PS_SYSMON_ALARM_SUPPLY10_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_VCCAMS_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000190;
parameter AMS_PS_SYSMON_ALARM_VCCAMS_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_TREMOTE_UPPER =    AMS_PS_SYSMON_BASEADDR + 32'h00000194;
parameter AMS_PS_SYSMON_ALARM_TREMOTE_UPPER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_ALARM_UPPER0 =    AMS_PS_SYSMON_BASEADDR + 32'h00000198;
parameter AMS_PS_SYSMON_RSVD_ALARM_UPPER0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_ALARM_UPPER1 =    AMS_PS_SYSMON_BASEADDR + 32'h0000019C;
parameter AMS_PS_SYSMON_RSVD_ALARM_UPPER1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY7_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h000001A0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY7_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY8_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h000001A4;
parameter AMS_PS_SYSMON_ALARM_SUPPLY8_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY9_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h000001A8;
parameter AMS_PS_SYSMON_ALARM_SUPPLY9_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_SUPPLY10_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h000001AC;
parameter AMS_PS_SYSMON_ALARM_SUPPLY10_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_VCCAMS_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h000001B0;
parameter AMS_PS_SYSMON_ALARM_VCCAMS_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_ALARM_TREMOTE_LOWER =    AMS_PS_SYSMON_BASEADDR + 32'h000001B4;
parameter AMS_PS_SYSMON_ALARM_TREMOTE_LOWER_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_ALARM_LOWER0 =    AMS_PS_SYSMON_BASEADDR + 32'h000001B8;
parameter AMS_PS_SYSMON_RSVD_ALARM_LOWER0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_ALARM_LOWER1 =    AMS_PS_SYSMON_BASEADDR + 32'h000001BC;
parameter AMS_PS_SYSMON_RSVD_ALARM_LOWER1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_INTVCCINT =    AMS_PS_SYSMON_BASEADDR + 32'h000001C0;
parameter AMS_PS_SYSMON_INTVCCINT_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_C1 =    AMS_PS_SYSMON_BASEADDR + 32'h000001C4;
parameter AMS_PS_SYSMON_RSVD_C1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_C2 =    AMS_PS_SYSMON_BASEADDR + 32'h000001C8;
parameter AMS_PS_SYSMON_RSVD_C2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_4_TEST_0 =    AMS_PS_SYSMON_BASEADDR + 32'h000001CC;
parameter AMS_PS_SYSMON_RSVD_4_TEST_0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_4_TEST_1 =    AMS_PS_SYSMON_BASEADDR + 32'h000001D0;
parameter AMS_PS_SYSMON_RSVD_4_TEST_1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_4_TEST_2 =    AMS_PS_SYSMON_BASEADDR + 32'h000001D4;
parameter AMS_PS_SYSMON_RSVD_4_TEST_2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_C3 =    AMS_PS_SYSMON_BASEADDR + 32'h000001D8;
parameter AMS_PS_SYSMON_RSVD_C3_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_C4 =    AMS_PS_SYSMON_BASEADDR + 32'h000001DC;
parameter AMS_PS_SYSMON_RSVD_C4_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_INPUT_MODE2 =    AMS_PS_SYSMON_BASEADDR + 32'h000001E0;
parameter AMS_PS_SYSMON_SEQ_INPUT_MODE2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_ACQ2 =    AMS_PS_SYSMON_BASEADDR + 32'h000001E4;
parameter AMS_PS_SYSMON_SEQ_ACQ2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_LOW_RATE_CHANNEL0 =    AMS_PS_SYSMON_BASEADDR + 32'h000001E8;
parameter AMS_PS_SYSMON_SEQ_LOW_RATE_CHANNEL0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_LOW_RATE_CHANNEL1 =    AMS_PS_SYSMON_BASEADDR + 32'h000001EC;
parameter AMS_PS_SYSMON_SEQ_LOW_RATE_CHANNEL1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_LOW_RATE_CHANNEL2 =    AMS_PS_SYSMON_BASEADDR + 32'h000001F0;
parameter AMS_PS_SYSMON_SEQ_LOW_RATE_CHANNEL2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SEQ_BASIC_MONITOR_CHANNEL0 =    AMS_PS_SYSMON_BASEADDR + 32'h000001F4;
parameter AMS_PS_SYSMON_SEQ_BASIC_MONITOR_CHANNEL0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_SEQ_BASIC_MONITOR =    AMS_PS_SYSMON_BASEADDR + 32'h000001F8;
parameter AMS_PS_SYSMON_RSVD_SEQ_BASIC_MONITOR_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_C5 =    AMS_PS_SYSMON_BASEADDR + 32'h000001FC;
parameter AMS_PS_SYSMON_RSVD_C5_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SUPPLY7 =    AMS_PS_SYSMON_BASEADDR + 32'h00000200;
parameter AMS_PS_SYSMON_SUPPLY7_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SUPPLY8 =    AMS_PS_SYSMON_BASEADDR + 32'h00000204;
parameter AMS_PS_SYSMON_SUPPLY8_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SUPPLY9 =    AMS_PS_SYSMON_BASEADDR + 32'h00000208;
parameter AMS_PS_SYSMON_SUPPLY9_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SUPPLY10 =    AMS_PS_SYSMON_BASEADDR + 32'h0000020C;
parameter AMS_PS_SYSMON_SUPPLY10_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_VCCAMS =    AMS_PS_SYSMON_BASEADDR + 32'h00000210;
parameter AMS_PS_SYSMON_VCCAMS_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_TEMPERATURE_REMOTE =    AMS_PS_SYSMON_BASEADDR + 32'h00000214;
parameter AMS_PS_SYSMON_TEMPERATURE_REMOTE_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_SUPPLY7 =    AMS_PS_SYSMON_BASEADDR + 32'h00000280;
parameter AMS_PS_SYSMON_MAX_SUPPLY7_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_SUPPLY8 =    AMS_PS_SYSMON_BASEADDR + 32'h00000284;
parameter AMS_PS_SYSMON_MAX_SUPPLY8_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_SUPPLY9 =    AMS_PS_SYSMON_BASEADDR + 32'h00000288;
parameter AMS_PS_SYSMON_MAX_SUPPLY9_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_SUPPLY10 =    AMS_PS_SYSMON_BASEADDR + 32'h0000028C;
parameter AMS_PS_SYSMON_MAX_SUPPLY10_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_VCCAMS =    AMS_PS_SYSMON_BASEADDR + 32'h00000290;
parameter AMS_PS_SYSMON_MAX_VCCAMS_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MAX_TEMPERATURE_REMOTE =    AMS_PS_SYSMON_BASEADDR + 32'h00000294;
parameter AMS_PS_SYSMON_MAX_TEMPERATURE_REMOTE_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_S20 =    AMS_PS_SYSMON_BASEADDR + 32'h00000298;
parameter AMS_PS_SYSMON_RSVD_S20_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_RSVD_S21 =    AMS_PS_SYSMON_BASEADDR + 32'h0000029C;
parameter AMS_PS_SYSMON_RSVD_S21_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_MIN_SUPPLY7 =    AMS_PS_SYSMON_BASEADDR + 32'h000002A0;
parameter AMS_PS_SYSMON_MIN_SUPPLY7_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MIN_SUPPLY8 =    AMS_PS_SYSMON_BASEADDR + 32'h000002A4;
parameter AMS_PS_SYSMON_MIN_SUPPLY8_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MIN_SUPPLY9 =    AMS_PS_SYSMON_BASEADDR + 32'h000002A8;
parameter AMS_PS_SYSMON_MIN_SUPPLY9_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MIN_SUPPLY10 =    AMS_PS_SYSMON_BASEADDR + 32'h000002AC;
parameter AMS_PS_SYSMON_MIN_SUPPLY10_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MIN_VCCAMS =    AMS_PS_SYSMON_BASEADDR + 32'h000002B0;
parameter AMS_PS_SYSMON_MIN_VCCAMS_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_MIN_TEMPERATURE_REMOTE =    AMS_PS_SYSMON_BASEADDR + 32'h000002B4;
parameter AMS_PS_SYSMON_MIN_TEMPERATURE_REMOTE_DEFVAL =   16'hffff;
parameter AMS_PS_SYSMON_CSSD_0 =    AMS_PS_SYSMON_BASEADDR + 32'h00000300;
parameter AMS_PS_SYSMON_CSSD_0_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CSSD_1 =    AMS_PS_SYSMON_BASEADDR + 32'h00000304;
parameter AMS_PS_SYSMON_CSSD_1_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CSSD_2 =    AMS_PS_SYSMON_BASEADDR + 32'h00000308;
parameter AMS_PS_SYSMON_CSSD_2_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CSSD_3 =    AMS_PS_SYSMON_BASEADDR + 32'h0000030C;
parameter AMS_PS_SYSMON_CSSD_3_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CSSD_4 =    AMS_PS_SYSMON_BASEADDR + 32'h00000310;
parameter AMS_PS_SYSMON_CSSD_4_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CSSD_5 =    AMS_PS_SYSMON_BASEADDR + 32'h00000314;
parameter AMS_PS_SYSMON_CSSD_5_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CSSD_6 =    AMS_PS_SYSMON_BASEADDR + 32'h00000318;
parameter AMS_PS_SYSMON_CSSD_6_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_CSSD_7 =    AMS_PS_SYSMON_BASEADDR + 32'h0000031C;
parameter AMS_PS_SYSMON_CSSD_7_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_COMMON_N_DESTS =    AMS_PS_SYSMON_BASEADDR + 32'h00000320;
parameter AMS_PS_SYSMON_COMMON_N_DESTS_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_COMMON_N_SOURCE =    AMS_PS_SYSMON_BASEADDR + 32'h00000324;
parameter AMS_PS_SYSMON_COMMON_N_SOURCE_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SYSMON_TEST_A =    AMS_PS_SYSMON_BASEADDR + 32'h00000340;
parameter AMS_PS_SYSMON_SYSMON_TEST_A_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SYSMON_TEST_B =    AMS_PS_SYSMON_BASEADDR + 32'h00000344;
parameter AMS_PS_SYSMON_SYSMON_TEST_B_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SYSMON_TEST_C =    AMS_PS_SYSMON_BASEADDR + 32'h00000348;
parameter AMS_PS_SYSMON_SYSMON_TEST_C_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SYSMON_TEST_D =    AMS_PS_SYSMON_BASEADDR + 32'h0000034C;
parameter AMS_PS_SYSMON_SYSMON_TEST_D_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SYSMON_TEST_E =    AMS_PS_SYSMON_BASEADDR + 32'h00000350;
parameter AMS_PS_SYSMON_SYSMON_TEST_E_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SYSMON_TEST_F =    AMS_PS_SYSMON_BASEADDR + 32'h00000354;
parameter AMS_PS_SYSMON_SYSMON_TEST_F_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SYSMON_TEST_G =    AMS_PS_SYSMON_BASEADDR + 32'h00000358;
parameter AMS_PS_SYSMON_SYSMON_TEST_G_DEFVAL =   16'h0;
parameter AMS_PS_SYSMON_SYSMON_OPTINV =    AMS_PS_SYSMON_BASEADDR + 32'h0000035C;
parameter AMS_PS_SYSMON_SYSMON_OPTINV_DEFVAL =   16'h0;
parameter APM_CCI_INTC_GCCR_H =    APM_CCI_INTC_BASEADDR + 32'h00000000;
parameter APM_CCI_INTC_GCCR_H_DEFVAL =   32'h0;
parameter APM_CCI_INTC_GCCR_L =    APM_CCI_INTC_BASEADDR + 32'h00000004;
parameter APM_CCI_INTC_GCCR_L_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SIR =    APM_CCI_INTC_BASEADDR + 32'h00000024;
parameter APM_CCI_INTC_SIR_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SICR =    APM_CCI_INTC_BASEADDR + 32'h00000028;
parameter APM_CCI_INTC_SICR_DEFVAL =   32'h100;
parameter APM_CCI_INTC_SISR =    APM_CCI_INTC_BASEADDR + 32'h0000002C;
parameter APM_CCI_INTC_SISR_DEFVAL =   32'h0;
parameter APM_CCI_INTC_GIER =    APM_CCI_INTC_BASEADDR + 32'h00000030;
parameter APM_CCI_INTC_GIER_DEFVAL =   32'h0;
parameter APM_CCI_INTC_IER =    APM_CCI_INTC_BASEADDR + 32'h00000034;
parameter APM_CCI_INTC_IER_DEFVAL =   32'h0;
parameter APM_CCI_INTC_ISR =    APM_CCI_INTC_BASEADDR + 32'h00000038;
parameter APM_CCI_INTC_ISR_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MSR_0 =    APM_CCI_INTC_BASEADDR + 32'h00000044;
parameter APM_CCI_INTC_MSR_0_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MSR_1 =    APM_CCI_INTC_BASEADDR + 32'h00000048;
parameter APM_CCI_INTC_MSR_1_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MSR_2 =    APM_CCI_INTC_BASEADDR + 32'h0000004C;
parameter APM_CCI_INTC_MSR_2_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCR_0 =    APM_CCI_INTC_BASEADDR + 32'h00000100;
parameter APM_CCI_INTC_MCR_0_DEFVAL =   32'h0;
parameter APM_CCI_INTC_IR_0 =    APM_CCI_INTC_BASEADDR + 32'h00000104;
parameter APM_CCI_INTC_IR_0_DEFVAL =   32'h0;
parameter APM_CCI_INTC_RR_0 =    APM_CCI_INTC_BASEADDR + 32'h00000108;
parameter APM_CCI_INTC_RR_0_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCLER_0 =    APM_CCI_INTC_BASEADDR + 32'h0000010C;
parameter APM_CCI_INTC_MCLER_0_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCR_1 =    APM_CCI_INTC_BASEADDR + 32'h00000110;
parameter APM_CCI_INTC_MCR_1_DEFVAL =   32'h0;
parameter APM_CCI_INTC_IR_1 =    APM_CCI_INTC_BASEADDR + 32'h00000114;
parameter APM_CCI_INTC_IR_1_DEFVAL =   32'h0;
parameter APM_CCI_INTC_RR_1 =    APM_CCI_INTC_BASEADDR + 32'h00000118;
parameter APM_CCI_INTC_RR_1_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCLER_1 =    APM_CCI_INTC_BASEADDR + 32'h0000011C;
parameter APM_CCI_INTC_MCLER_1_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCR_2 =    APM_CCI_INTC_BASEADDR + 32'h00000120;
parameter APM_CCI_INTC_MCR_2_DEFVAL =   32'h0;
parameter APM_CCI_INTC_IR_2 =    APM_CCI_INTC_BASEADDR + 32'h00000124;
parameter APM_CCI_INTC_IR_2_DEFVAL =   32'h0;
parameter APM_CCI_INTC_RR_2 =    APM_CCI_INTC_BASEADDR + 32'h00000128;
parameter APM_CCI_INTC_RR_2_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCLER_2 =    APM_CCI_INTC_BASEADDR + 32'h0000012C;
parameter APM_CCI_INTC_MCLER_2_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCR_3 =    APM_CCI_INTC_BASEADDR + 32'h00000130;
parameter APM_CCI_INTC_MCR_3_DEFVAL =   32'h0;
parameter APM_CCI_INTC_IR_3 =    APM_CCI_INTC_BASEADDR + 32'h00000134;
parameter APM_CCI_INTC_IR_3_DEFVAL =   32'h0;
parameter APM_CCI_INTC_RR_3 =    APM_CCI_INTC_BASEADDR + 32'h00000138;
parameter APM_CCI_INTC_RR_3_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCLER_3 =    APM_CCI_INTC_BASEADDR + 32'h0000013C;
parameter APM_CCI_INTC_MCLER_3_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCR_4 =    APM_CCI_INTC_BASEADDR + 32'h00000140;
parameter APM_CCI_INTC_MCR_4_DEFVAL =   32'h0;
parameter APM_CCI_INTC_IR_4 =    APM_CCI_INTC_BASEADDR + 32'h00000144;
parameter APM_CCI_INTC_IR_4_DEFVAL =   32'h0;
parameter APM_CCI_INTC_RR_4 =    APM_CCI_INTC_BASEADDR + 32'h00000148;
parameter APM_CCI_INTC_RR_4_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCLER_4 =    APM_CCI_INTC_BASEADDR + 32'h0000014C;
parameter APM_CCI_INTC_MCLER_4_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCR_5 =    APM_CCI_INTC_BASEADDR + 32'h00000150;
parameter APM_CCI_INTC_MCR_5_DEFVAL =   32'h0;
parameter APM_CCI_INTC_IR_5 =    APM_CCI_INTC_BASEADDR + 32'h00000154;
parameter APM_CCI_INTC_IR_5_DEFVAL =   32'h0;
parameter APM_CCI_INTC_RR_5 =    APM_CCI_INTC_BASEADDR + 32'h00000158;
parameter APM_CCI_INTC_RR_5_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCLER_5 =    APM_CCI_INTC_BASEADDR + 32'h0000015C;
parameter APM_CCI_INTC_MCLER_5_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCR_6 =    APM_CCI_INTC_BASEADDR + 32'h00000160;
parameter APM_CCI_INTC_MCR_6_DEFVAL =   32'h0;
parameter APM_CCI_INTC_IR_6 =    APM_CCI_INTC_BASEADDR + 32'h00000164;
parameter APM_CCI_INTC_IR_6_DEFVAL =   32'h0;
parameter APM_CCI_INTC_RR_6 =    APM_CCI_INTC_BASEADDR + 32'h00000168;
parameter APM_CCI_INTC_RR_6_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCLER_6 =    APM_CCI_INTC_BASEADDR + 32'h0000016C;
parameter APM_CCI_INTC_MCLER_6_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCR_7 =    APM_CCI_INTC_BASEADDR + 32'h00000170;
parameter APM_CCI_INTC_MCR_7_DEFVAL =   32'h0;
parameter APM_CCI_INTC_IR_7 =    APM_CCI_INTC_BASEADDR + 32'h00000174;
parameter APM_CCI_INTC_IR_7_DEFVAL =   32'h0;
parameter APM_CCI_INTC_RR_7 =    APM_CCI_INTC_BASEADDR + 32'h00000178;
parameter APM_CCI_INTC_RR_7_DEFVAL =   32'h0;
parameter APM_CCI_INTC_MCLER_7 =    APM_CCI_INTC_BASEADDR + 32'h0000017C;
parameter APM_CCI_INTC_MCLER_7_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SMCR_0 =    APM_CCI_INTC_BASEADDR + 32'h00000200;
parameter APM_CCI_INTC_SMCR_0_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SIR_0 =    APM_CCI_INTC_BASEADDR + 32'h00000204;
parameter APM_CCI_INTC_SIR_0_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SMCR_1 =    APM_CCI_INTC_BASEADDR + 32'h00000210;
parameter APM_CCI_INTC_SMCR_1_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SIR_1 =    APM_CCI_INTC_BASEADDR + 32'h00000214;
parameter APM_CCI_INTC_SIR_1_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SMCR_2 =    APM_CCI_INTC_BASEADDR + 32'h00000220;
parameter APM_CCI_INTC_SMCR_2_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SIR_2 =    APM_CCI_INTC_BASEADDR + 32'h00000224;
parameter APM_CCI_INTC_SIR_2_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SMCR_3 =    APM_CCI_INTC_BASEADDR + 32'h00000230;
parameter APM_CCI_INTC_SMCR_3_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SIR_3 =    APM_CCI_INTC_BASEADDR + 32'h00000234;
parameter APM_CCI_INTC_SIR_3_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SMCR_4 =    APM_CCI_INTC_BASEADDR + 32'h00000240;
parameter APM_CCI_INTC_SMCR_4_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SIR_4 =    APM_CCI_INTC_BASEADDR + 32'h00000244;
parameter APM_CCI_INTC_SIR_4_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SMCR_5 =    APM_CCI_INTC_BASEADDR + 32'h00000250;
parameter APM_CCI_INTC_SMCR_5_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SIR_5 =    APM_CCI_INTC_BASEADDR + 32'h00000254;
parameter APM_CCI_INTC_SIR_5_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SMCR_6 =    APM_CCI_INTC_BASEADDR + 32'h00000260;
parameter APM_CCI_INTC_SMCR_6_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SIR_6 =    APM_CCI_INTC_BASEADDR + 32'h00000264;
parameter APM_CCI_INTC_SIR_6_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SMCR_7 =    APM_CCI_INTC_BASEADDR + 32'h00000270;
parameter APM_CCI_INTC_SMCR_7_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SIR_7 =    APM_CCI_INTC_BASEADDR + 32'h00000274;
parameter APM_CCI_INTC_SIR_7_DEFVAL =   32'h0;
parameter APM_CCI_INTC_CR =    APM_CCI_INTC_BASEADDR + 32'h00000300;
parameter APM_CCI_INTC_CR_DEFVAL =   32'h0;
parameter APM_CCI_INTC_WIDR =    APM_CCI_INTC_BASEADDR + 32'h00000304;
parameter APM_CCI_INTC_WIDR_DEFVAL =   32'h0;
parameter APM_CCI_INTC_WIDMR =    APM_CCI_INTC_BASEADDR + 32'h00000308;
parameter APM_CCI_INTC_WIDMR_DEFVAL =   32'h0;
parameter APM_CCI_INTC_RIDR =    APM_CCI_INTC_BASEADDR + 32'h0000030C;
parameter APM_CCI_INTC_RIDR_DEFVAL =   32'h0;
parameter APM_CCI_INTC_RIDMR =    APM_CCI_INTC_BASEADDR + 32'h00000310;
parameter APM_CCI_INTC_RIDMR_DEFVAL =   32'h0;
parameter APM_CCI_INTC_FECR =    APM_CCI_INTC_BASEADDR + 32'h00000400;
parameter APM_CCI_INTC_FECR_DEFVAL =   32'h0;
parameter APM_CCI_INTC_SWDR =    APM_CCI_INTC_BASEADDR + 32'h00000404;
parameter APM_CCI_INTC_SWDR_DEFVAL =   32'h0;
parameter APM_DDR_GCCR_H =    APM_DDR_BASEADDR + 32'h00000000;
parameter APM_DDR_GCCR_H_DEFVAL =   32'h0;
parameter APM_DDR_GCCR_L =    APM_DDR_BASEADDR + 32'h00000004;
parameter APM_DDR_GCCR_L_DEFVAL =   32'h0;
parameter APM_DDR_SIR =    APM_DDR_BASEADDR + 32'h00000024;
parameter APM_DDR_SIR_DEFVAL =   32'h0;
parameter APM_DDR_SICR =    APM_DDR_BASEADDR + 32'h00000028;
parameter APM_DDR_SICR_DEFVAL =   32'h100;
parameter APM_DDR_SISR =    APM_DDR_BASEADDR + 32'h0000002C;
parameter APM_DDR_SISR_DEFVAL =   32'h0;
parameter APM_DDR_GIER =    APM_DDR_BASEADDR + 32'h00000030;
parameter APM_DDR_GIER_DEFVAL =   32'h0;
parameter APM_DDR_IER =    APM_DDR_BASEADDR + 32'h00000034;
parameter APM_DDR_IER_DEFVAL =   32'h0;
parameter APM_DDR_ISR =    APM_DDR_BASEADDR + 32'h00000038;
parameter APM_DDR_ISR_DEFVAL =   32'h0;
parameter APM_DDR_MSR_0 =    APM_DDR_BASEADDR + 32'h00000044;
parameter APM_DDR_MSR_0_DEFVAL =   32'h0;
parameter APM_DDR_MSR_1 =    APM_DDR_BASEADDR + 32'h00000048;
parameter APM_DDR_MSR_1_DEFVAL =   32'h0;
parameter APM_DDR_MSR_2 =    APM_DDR_BASEADDR + 32'h0000004C;
parameter APM_DDR_MSR_2_DEFVAL =   32'h0;
parameter APM_DDR_MCR_0 =    APM_DDR_BASEADDR + 32'h00000100;
parameter APM_DDR_MCR_0_DEFVAL =   32'h0;
parameter APM_DDR_IR_0 =    APM_DDR_BASEADDR + 32'h00000104;
parameter APM_DDR_IR_0_DEFVAL =   32'h0;
parameter APM_DDR_RR_0 =    APM_DDR_BASEADDR + 32'h00000108;
parameter APM_DDR_RR_0_DEFVAL =   32'h0;
parameter APM_DDR_MCLER_0 =    APM_DDR_BASEADDR + 32'h0000010C;
parameter APM_DDR_MCLER_0_DEFVAL =   32'h0;
parameter APM_DDR_MCR_1 =    APM_DDR_BASEADDR + 32'h00000110;
parameter APM_DDR_MCR_1_DEFVAL =   32'h0;
parameter APM_DDR_IR_1 =    APM_DDR_BASEADDR + 32'h00000114;
parameter APM_DDR_IR_1_DEFVAL =   32'h0;
parameter APM_DDR_RR_1 =    APM_DDR_BASEADDR + 32'h00000118;
parameter APM_DDR_RR_1_DEFVAL =   32'h0;
parameter APM_DDR_MCLER_1 =    APM_DDR_BASEADDR + 32'h0000011C;
parameter APM_DDR_MCLER_1_DEFVAL =   32'h0;
parameter APM_DDR_MCR_2 =    APM_DDR_BASEADDR + 32'h00000120;
parameter APM_DDR_MCR_2_DEFVAL =   32'h0;
parameter APM_DDR_IR_2 =    APM_DDR_BASEADDR + 32'h00000124;
parameter APM_DDR_IR_2_DEFVAL =   32'h0;
parameter APM_DDR_RR_2 =    APM_DDR_BASEADDR + 32'h00000128;
parameter APM_DDR_RR_2_DEFVAL =   32'h0;
parameter APM_DDR_MCLER_2 =    APM_DDR_BASEADDR + 32'h0000012C;
parameter APM_DDR_MCLER_2_DEFVAL =   32'h0;
parameter APM_DDR_MCR_3 =    APM_DDR_BASEADDR + 32'h00000130;
parameter APM_DDR_MCR_3_DEFVAL =   32'h0;
parameter APM_DDR_IR_3 =    APM_DDR_BASEADDR + 32'h00000134;
parameter APM_DDR_IR_3_DEFVAL =   32'h0;
parameter APM_DDR_RR_3 =    APM_DDR_BASEADDR + 32'h00000138;
parameter APM_DDR_RR_3_DEFVAL =   32'h0;
parameter APM_DDR_MCLER_3 =    APM_DDR_BASEADDR + 32'h0000013C;
parameter APM_DDR_MCLER_3_DEFVAL =   32'h0;
parameter APM_DDR_MCR_4 =    APM_DDR_BASEADDR + 32'h00000140;
parameter APM_DDR_MCR_4_DEFVAL =   32'h0;
parameter APM_DDR_IR_4 =    APM_DDR_BASEADDR + 32'h00000144;
parameter APM_DDR_IR_4_DEFVAL =   32'h0;
parameter APM_DDR_RR_4 =    APM_DDR_BASEADDR + 32'h00000148;
parameter APM_DDR_RR_4_DEFVAL =   32'h0;
parameter APM_DDR_MCLER_4 =    APM_DDR_BASEADDR + 32'h0000014C;
parameter APM_DDR_MCLER_4_DEFVAL =   32'h0;
parameter APM_DDR_MCR_5 =    APM_DDR_BASEADDR + 32'h00000150;
parameter APM_DDR_MCR_5_DEFVAL =   32'h0;
parameter APM_DDR_IR_5 =    APM_DDR_BASEADDR + 32'h00000154;
parameter APM_DDR_IR_5_DEFVAL =   32'h0;
parameter APM_DDR_RR_5 =    APM_DDR_BASEADDR + 32'h00000158;
parameter APM_DDR_RR_5_DEFVAL =   32'h0;
parameter APM_DDR_MCLER_5 =    APM_DDR_BASEADDR + 32'h0000015C;
parameter APM_DDR_MCLER_5_DEFVAL =   32'h0;
parameter APM_DDR_MCR_6 =    APM_DDR_BASEADDR + 32'h00000160;
parameter APM_DDR_MCR_6_DEFVAL =   32'h0;
parameter APM_DDR_IR_6 =    APM_DDR_BASEADDR + 32'h00000164;
parameter APM_DDR_IR_6_DEFVAL =   32'h0;
parameter APM_DDR_RR_6 =    APM_DDR_BASEADDR + 32'h00000168;
parameter APM_DDR_RR_6_DEFVAL =   32'h0;
parameter APM_DDR_MCLER_6 =    APM_DDR_BASEADDR + 32'h0000016C;
parameter APM_DDR_MCLER_6_DEFVAL =   32'h0;
parameter APM_DDR_MCR_7 =    APM_DDR_BASEADDR + 32'h00000170;
parameter APM_DDR_MCR_7_DEFVAL =   32'h0;
parameter APM_DDR_IR_7 =    APM_DDR_BASEADDR + 32'h00000174;
parameter APM_DDR_IR_7_DEFVAL =   32'h0;
parameter APM_DDR_RR_7 =    APM_DDR_BASEADDR + 32'h00000178;
parameter APM_DDR_RR_7_DEFVAL =   32'h0;
parameter APM_DDR_MCLER_7 =    APM_DDR_BASEADDR + 32'h0000017C;
parameter APM_DDR_MCLER_7_DEFVAL =   32'h0;
parameter APM_DDR_MCR_8 =    APM_DDR_BASEADDR + 32'h00000180;
parameter APM_DDR_MCR_8_DEFVAL =   32'h0;
parameter APM_DDR_IR_8 =    APM_DDR_BASEADDR + 32'h00000184;
parameter APM_DDR_IR_8_DEFVAL =   32'h0;
parameter APM_DDR_RR_8 =    APM_DDR_BASEADDR + 32'h00000188;
parameter APM_DDR_RR_8_DEFVAL =   32'h0;
parameter APM_DDR_MCLER_8 =    APM_DDR_BASEADDR + 32'h0000018C;
parameter APM_DDR_MCLER_8_DEFVAL =   32'h0;
parameter APM_DDR_MCR_9 =    APM_DDR_BASEADDR + 32'h00000190;
parameter APM_DDR_MCR_9_DEFVAL =   32'h0;
parameter APM_DDR_IR_9 =    APM_DDR_BASEADDR + 32'h00000194;
parameter APM_DDR_IR_9_DEFVAL =   32'h0;
parameter APM_DDR_RR_9 =    APM_DDR_BASEADDR + 32'h00000198;
parameter APM_DDR_RR_9_DEFVAL =   32'h0;
parameter APM_DDR_MCLER_9 =    APM_DDR_BASEADDR + 32'h0000019C;
parameter APM_DDR_MCLER_9_DEFVAL =   32'h0;
parameter APM_DDR_SMCR_0 =    APM_DDR_BASEADDR + 32'h00000200;
parameter APM_DDR_SMCR_0_DEFVAL =   32'h0;
parameter APM_DDR_SIR_0 =    APM_DDR_BASEADDR + 32'h00000204;
parameter APM_DDR_SIR_0_DEFVAL =   32'h0;
parameter APM_DDR_SMCR_1 =    APM_DDR_BASEADDR + 32'h00000210;
parameter APM_DDR_SMCR_1_DEFVAL =   32'h0;
parameter APM_DDR_SIR_1 =    APM_DDR_BASEADDR + 32'h00000214;
parameter APM_DDR_SIR_1_DEFVAL =   32'h0;
parameter APM_DDR_SMCR_2 =    APM_DDR_BASEADDR + 32'h00000220;
parameter APM_DDR_SMCR_2_DEFVAL =   32'h0;
parameter APM_DDR_SIR_2 =    APM_DDR_BASEADDR + 32'h00000224;
parameter APM_DDR_SIR_2_DEFVAL =   32'h0;
parameter APM_DDR_SMCR_3 =    APM_DDR_BASEADDR + 32'h00000230;
parameter APM_DDR_SMCR_3_DEFVAL =   32'h0;
parameter APM_DDR_SIR_3 =    APM_DDR_BASEADDR + 32'h00000234;
parameter APM_DDR_SIR_3_DEFVAL =   32'h0;
parameter APM_DDR_SMCR_4 =    APM_DDR_BASEADDR + 32'h00000240;
parameter APM_DDR_SMCR_4_DEFVAL =   32'h0;
parameter APM_DDR_SIR_4 =    APM_DDR_BASEADDR + 32'h00000244;
parameter APM_DDR_SIR_4_DEFVAL =   32'h0;
parameter APM_DDR_SMCR_5 =    APM_DDR_BASEADDR + 32'h00000250;
parameter APM_DDR_SMCR_5_DEFVAL =   32'h0;
parameter APM_DDR_SIR_5 =    APM_DDR_BASEADDR + 32'h00000254;
parameter APM_DDR_SIR_5_DEFVAL =   32'h0;
parameter APM_DDR_SMCR_6 =    APM_DDR_BASEADDR + 32'h00000260;
parameter APM_DDR_SMCR_6_DEFVAL =   32'h0;
parameter APM_DDR_SIR_6 =    APM_DDR_BASEADDR + 32'h00000264;
parameter APM_DDR_SIR_6_DEFVAL =   32'h0;
parameter APM_DDR_SMCR_7 =    APM_DDR_BASEADDR + 32'h00000270;
parameter APM_DDR_SMCR_7_DEFVAL =   32'h0;
parameter APM_DDR_SIR_7 =    APM_DDR_BASEADDR + 32'h00000274;
parameter APM_DDR_SIR_7_DEFVAL =   32'h0;
parameter APM_DDR_SMCR_8 =    APM_DDR_BASEADDR + 32'h00000280;
parameter APM_DDR_SMCR_8_DEFVAL =   32'h0;
parameter APM_DDR_SIR_8 =    APM_DDR_BASEADDR + 32'h00000284;
parameter APM_DDR_SIR_8_DEFVAL =   32'h0;
parameter APM_DDR_SMCR_9 =    APM_DDR_BASEADDR + 32'h00000290;
parameter APM_DDR_SMCR_9_DEFVAL =   32'h0;
parameter APM_DDR_SIR_9 =    APM_DDR_BASEADDR + 32'h00000294;
parameter APM_DDR_SIR_9_DEFVAL =   32'h0;
parameter APM_DDR_CR =    APM_DDR_BASEADDR + 32'h00000300;
parameter APM_DDR_CR_DEFVAL =   32'h0;
parameter APM_DDR_WIDR =    APM_DDR_BASEADDR + 32'h00000304;
parameter APM_DDR_WIDR_DEFVAL =   32'h0;
parameter APM_DDR_WIDMR =    APM_DDR_BASEADDR + 32'h00000308;
parameter APM_DDR_WIDMR_DEFVAL =   32'h0;
parameter APM_DDR_RIDR =    APM_DDR_BASEADDR + 32'h0000030C;
parameter APM_DDR_RIDR_DEFVAL =   32'h0;
parameter APM_DDR_RIDMR =    APM_DDR_BASEADDR + 32'h00000310;
parameter APM_DDR_RIDMR_DEFVAL =   32'h0;
parameter APM_DDR_FECR =    APM_DDR_BASEADDR + 32'h00000400;
parameter APM_DDR_FECR_DEFVAL =   32'h0;
parameter APM_DDR_SWDR =    APM_DDR_BASEADDR + 32'h00000404;
parameter APM_DDR_SWDR_DEFVAL =   32'h0;
parameter APM_INTC_OCM_GCCR_H =    APM_INTC_OCM_BASEADDR + 32'h00000000;
parameter APM_INTC_OCM_GCCR_H_DEFVAL =   32'h0;
parameter APM_INTC_OCM_GCCR_L =    APM_INTC_OCM_BASEADDR + 32'h00000004;
parameter APM_INTC_OCM_GCCR_L_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SIR =    APM_INTC_OCM_BASEADDR + 32'h00000024;
parameter APM_INTC_OCM_SIR_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SICR =    APM_INTC_OCM_BASEADDR + 32'h00000028;
parameter APM_INTC_OCM_SICR_DEFVAL =   32'h100;
parameter APM_INTC_OCM_SISR =    APM_INTC_OCM_BASEADDR + 32'h0000002C;
parameter APM_INTC_OCM_SISR_DEFVAL =   32'h0;
parameter APM_INTC_OCM_GIER =    APM_INTC_OCM_BASEADDR + 32'h00000030;
parameter APM_INTC_OCM_GIER_DEFVAL =   32'h0;
parameter APM_INTC_OCM_IER =    APM_INTC_OCM_BASEADDR + 32'h00000034;
parameter APM_INTC_OCM_IER_DEFVAL =   32'h0;
parameter APM_INTC_OCM_ISR =    APM_INTC_OCM_BASEADDR + 32'h00000038;
parameter APM_INTC_OCM_ISR_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MSR_0 =    APM_INTC_OCM_BASEADDR + 32'h00000044;
parameter APM_INTC_OCM_MSR_0_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MSR_1 =    APM_INTC_OCM_BASEADDR + 32'h00000048;
parameter APM_INTC_OCM_MSR_1_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MSR_2 =    APM_INTC_OCM_BASEADDR + 32'h0000004C;
parameter APM_INTC_OCM_MSR_2_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCR_0 =    APM_INTC_OCM_BASEADDR + 32'h00000100;
parameter APM_INTC_OCM_MCR_0_DEFVAL =   32'h0;
parameter APM_INTC_OCM_IR_0 =    APM_INTC_OCM_BASEADDR + 32'h00000104;
parameter APM_INTC_OCM_IR_0_DEFVAL =   32'h0;
parameter APM_INTC_OCM_RR_0 =    APM_INTC_OCM_BASEADDR + 32'h00000108;
parameter APM_INTC_OCM_RR_0_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCLER_0 =    APM_INTC_OCM_BASEADDR + 32'h0000010C;
parameter APM_INTC_OCM_MCLER_0_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCR_1 =    APM_INTC_OCM_BASEADDR + 32'h00000110;
parameter APM_INTC_OCM_MCR_1_DEFVAL =   32'h0;
parameter APM_INTC_OCM_IR_1 =    APM_INTC_OCM_BASEADDR + 32'h00000114;
parameter APM_INTC_OCM_IR_1_DEFVAL =   32'h0;
parameter APM_INTC_OCM_RR_1 =    APM_INTC_OCM_BASEADDR + 32'h00000118;
parameter APM_INTC_OCM_RR_1_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCLER_1 =    APM_INTC_OCM_BASEADDR + 32'h0000011C;
parameter APM_INTC_OCM_MCLER_1_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCR_2 =    APM_INTC_OCM_BASEADDR + 32'h00000120;
parameter APM_INTC_OCM_MCR_2_DEFVAL =   32'h0;
parameter APM_INTC_OCM_IR_2 =    APM_INTC_OCM_BASEADDR + 32'h00000124;
parameter APM_INTC_OCM_IR_2_DEFVAL =   32'h0;
parameter APM_INTC_OCM_RR_2 =    APM_INTC_OCM_BASEADDR + 32'h00000128;
parameter APM_INTC_OCM_RR_2_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCLER_2 =    APM_INTC_OCM_BASEADDR + 32'h0000012C;
parameter APM_INTC_OCM_MCLER_2_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCR_3 =    APM_INTC_OCM_BASEADDR + 32'h00000130;
parameter APM_INTC_OCM_MCR_3_DEFVAL =   32'h0;
parameter APM_INTC_OCM_IR_3 =    APM_INTC_OCM_BASEADDR + 32'h00000134;
parameter APM_INTC_OCM_IR_3_DEFVAL =   32'h0;
parameter APM_INTC_OCM_RR_3 =    APM_INTC_OCM_BASEADDR + 32'h00000138;
parameter APM_INTC_OCM_RR_3_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCLER_3 =    APM_INTC_OCM_BASEADDR + 32'h0000013C;
parameter APM_INTC_OCM_MCLER_3_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCR_4 =    APM_INTC_OCM_BASEADDR + 32'h00000140;
parameter APM_INTC_OCM_MCR_4_DEFVAL =   32'h0;
parameter APM_INTC_OCM_IR_4 =    APM_INTC_OCM_BASEADDR + 32'h00000144;
parameter APM_INTC_OCM_IR_4_DEFVAL =   32'h0;
parameter APM_INTC_OCM_RR_4 =    APM_INTC_OCM_BASEADDR + 32'h00000148;
parameter APM_INTC_OCM_RR_4_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCLER_4 =    APM_INTC_OCM_BASEADDR + 32'h0000014C;
parameter APM_INTC_OCM_MCLER_4_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCR_5 =    APM_INTC_OCM_BASEADDR + 32'h00000150;
parameter APM_INTC_OCM_MCR_5_DEFVAL =   32'h0;
parameter APM_INTC_OCM_IR_5 =    APM_INTC_OCM_BASEADDR + 32'h00000154;
parameter APM_INTC_OCM_IR_5_DEFVAL =   32'h0;
parameter APM_INTC_OCM_RR_5 =    APM_INTC_OCM_BASEADDR + 32'h00000158;
parameter APM_INTC_OCM_RR_5_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCLER_5 =    APM_INTC_OCM_BASEADDR + 32'h0000015C;
parameter APM_INTC_OCM_MCLER_5_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCR_6 =    APM_INTC_OCM_BASEADDR + 32'h00000160;
parameter APM_INTC_OCM_MCR_6_DEFVAL =   32'h0;
parameter APM_INTC_OCM_IR_6 =    APM_INTC_OCM_BASEADDR + 32'h00000164;
parameter APM_INTC_OCM_IR_6_DEFVAL =   32'h0;
parameter APM_INTC_OCM_RR_6 =    APM_INTC_OCM_BASEADDR + 32'h00000168;
parameter APM_INTC_OCM_RR_6_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCLER_6 =    APM_INTC_OCM_BASEADDR + 32'h0000016C;
parameter APM_INTC_OCM_MCLER_6_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCR_7 =    APM_INTC_OCM_BASEADDR + 32'h00000170;
parameter APM_INTC_OCM_MCR_7_DEFVAL =   32'h0;
parameter APM_INTC_OCM_IR_7 =    APM_INTC_OCM_BASEADDR + 32'h00000174;
parameter APM_INTC_OCM_IR_7_DEFVAL =   32'h0;
parameter APM_INTC_OCM_RR_7 =    APM_INTC_OCM_BASEADDR + 32'h00000178;
parameter APM_INTC_OCM_RR_7_DEFVAL =   32'h0;
parameter APM_INTC_OCM_MCLER_7 =    APM_INTC_OCM_BASEADDR + 32'h0000017C;
parameter APM_INTC_OCM_MCLER_7_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SMCR_0 =    APM_INTC_OCM_BASEADDR + 32'h00000200;
parameter APM_INTC_OCM_SMCR_0_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SIR_0 =    APM_INTC_OCM_BASEADDR + 32'h00000204;
parameter APM_INTC_OCM_SIR_0_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SMCR_1 =    APM_INTC_OCM_BASEADDR + 32'h00000210;
parameter APM_INTC_OCM_SMCR_1_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SIR_1 =    APM_INTC_OCM_BASEADDR + 32'h00000214;
parameter APM_INTC_OCM_SIR_1_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SMCR_2 =    APM_INTC_OCM_BASEADDR + 32'h00000220;
parameter APM_INTC_OCM_SMCR_2_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SIR_2 =    APM_INTC_OCM_BASEADDR + 32'h00000224;
parameter APM_INTC_OCM_SIR_2_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SMCR_3 =    APM_INTC_OCM_BASEADDR + 32'h00000230;
parameter APM_INTC_OCM_SMCR_3_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SIR_3 =    APM_INTC_OCM_BASEADDR + 32'h00000234;
parameter APM_INTC_OCM_SIR_3_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SMCR_4 =    APM_INTC_OCM_BASEADDR + 32'h00000240;
parameter APM_INTC_OCM_SMCR_4_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SIR_4 =    APM_INTC_OCM_BASEADDR + 32'h00000244;
parameter APM_INTC_OCM_SIR_4_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SMCR_5 =    APM_INTC_OCM_BASEADDR + 32'h00000250;
parameter APM_INTC_OCM_SMCR_5_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SIR_5 =    APM_INTC_OCM_BASEADDR + 32'h00000254;
parameter APM_INTC_OCM_SIR_5_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SMCR_6 =    APM_INTC_OCM_BASEADDR + 32'h00000260;
parameter APM_INTC_OCM_SMCR_6_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SIR_6 =    APM_INTC_OCM_BASEADDR + 32'h00000264;
parameter APM_INTC_OCM_SIR_6_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SMCR_7 =    APM_INTC_OCM_BASEADDR + 32'h00000270;
parameter APM_INTC_OCM_SMCR_7_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SIR_7 =    APM_INTC_OCM_BASEADDR + 32'h00000274;
parameter APM_INTC_OCM_SIR_7_DEFVAL =   32'h0;
parameter APM_INTC_OCM_CR =    APM_INTC_OCM_BASEADDR + 32'h00000300;
parameter APM_INTC_OCM_CR_DEFVAL =   32'h0;
parameter APM_INTC_OCM_WIDR =    APM_INTC_OCM_BASEADDR + 32'h00000304;
parameter APM_INTC_OCM_WIDR_DEFVAL =   32'h0;
parameter APM_INTC_OCM_WIDMR =    APM_INTC_OCM_BASEADDR + 32'h00000308;
parameter APM_INTC_OCM_WIDMR_DEFVAL =   32'h0;
parameter APM_INTC_OCM_RIDR =    APM_INTC_OCM_BASEADDR + 32'h0000030C;
parameter APM_INTC_OCM_RIDR_DEFVAL =   32'h0;
parameter APM_INTC_OCM_RIDMR =    APM_INTC_OCM_BASEADDR + 32'h00000310;
parameter APM_INTC_OCM_RIDMR_DEFVAL =   32'h0;
parameter APM_INTC_OCM_FECR =    APM_INTC_OCM_BASEADDR + 32'h00000400;
parameter APM_INTC_OCM_FECR_DEFVAL =   32'h0;
parameter APM_INTC_OCM_SWDR =    APM_INTC_OCM_BASEADDR + 32'h00000404;
parameter APM_INTC_OCM_SWDR_DEFVAL =   32'h0;
parameter APM_LPD_FPD_GCCR_H =    APM_LPD_FPD_BASEADDR + 32'h00000000;
parameter APM_LPD_FPD_GCCR_H_DEFVAL =   32'h0;
parameter APM_LPD_FPD_GCCR_L =    APM_LPD_FPD_BASEADDR + 32'h00000004;
parameter APM_LPD_FPD_GCCR_L_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SIR =    APM_LPD_FPD_BASEADDR + 32'h00000024;
parameter APM_LPD_FPD_SIR_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SICR =    APM_LPD_FPD_BASEADDR + 32'h00000028;
parameter APM_LPD_FPD_SICR_DEFVAL =   32'h100;
parameter APM_LPD_FPD_SISR =    APM_LPD_FPD_BASEADDR + 32'h0000002C;
parameter APM_LPD_FPD_SISR_DEFVAL =   32'h0;
parameter APM_LPD_FPD_GIER =    APM_LPD_FPD_BASEADDR + 32'h00000030;
parameter APM_LPD_FPD_GIER_DEFVAL =   32'h0;
parameter APM_LPD_FPD_IER =    APM_LPD_FPD_BASEADDR + 32'h00000034;
parameter APM_LPD_FPD_IER_DEFVAL =   32'h0;
parameter APM_LPD_FPD_ISR =    APM_LPD_FPD_BASEADDR + 32'h00000038;
parameter APM_LPD_FPD_ISR_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MSR_0 =    APM_LPD_FPD_BASEADDR + 32'h00000044;
parameter APM_LPD_FPD_MSR_0_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MSR_1 =    APM_LPD_FPD_BASEADDR + 32'h00000048;
parameter APM_LPD_FPD_MSR_1_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MSR_2 =    APM_LPD_FPD_BASEADDR + 32'h0000004C;
parameter APM_LPD_FPD_MSR_2_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCR_0 =    APM_LPD_FPD_BASEADDR + 32'h00000100;
parameter APM_LPD_FPD_MCR_0_DEFVAL =   32'h0;
parameter APM_LPD_FPD_IR_0 =    APM_LPD_FPD_BASEADDR + 32'h00000104;
parameter APM_LPD_FPD_IR_0_DEFVAL =   32'h0;
parameter APM_LPD_FPD_RR_0 =    APM_LPD_FPD_BASEADDR + 32'h00000108;
parameter APM_LPD_FPD_RR_0_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCLER_0 =    APM_LPD_FPD_BASEADDR + 32'h0000010C;
parameter APM_LPD_FPD_MCLER_0_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCR_1 =    APM_LPD_FPD_BASEADDR + 32'h00000110;
parameter APM_LPD_FPD_MCR_1_DEFVAL =   32'h0;
parameter APM_LPD_FPD_IR_1 =    APM_LPD_FPD_BASEADDR + 32'h00000114;
parameter APM_LPD_FPD_IR_1_DEFVAL =   32'h0;
parameter APM_LPD_FPD_RR_1 =    APM_LPD_FPD_BASEADDR + 32'h00000118;
parameter APM_LPD_FPD_RR_1_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCLER_1 =    APM_LPD_FPD_BASEADDR + 32'h0000011C;
parameter APM_LPD_FPD_MCLER_1_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCR_2 =    APM_LPD_FPD_BASEADDR + 32'h00000120;
parameter APM_LPD_FPD_MCR_2_DEFVAL =   32'h0;
parameter APM_LPD_FPD_IR_2 =    APM_LPD_FPD_BASEADDR + 32'h00000124;
parameter APM_LPD_FPD_IR_2_DEFVAL =   32'h0;
parameter APM_LPD_FPD_RR_2 =    APM_LPD_FPD_BASEADDR + 32'h00000128;
parameter APM_LPD_FPD_RR_2_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCLER_2 =    APM_LPD_FPD_BASEADDR + 32'h0000012C;
parameter APM_LPD_FPD_MCLER_2_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCR_3 =    APM_LPD_FPD_BASEADDR + 32'h00000130;
parameter APM_LPD_FPD_MCR_3_DEFVAL =   32'h0;
parameter APM_LPD_FPD_IR_3 =    APM_LPD_FPD_BASEADDR + 32'h00000134;
parameter APM_LPD_FPD_IR_3_DEFVAL =   32'h0;
parameter APM_LPD_FPD_RR_3 =    APM_LPD_FPD_BASEADDR + 32'h00000138;
parameter APM_LPD_FPD_RR_3_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCLER_3 =    APM_LPD_FPD_BASEADDR + 32'h0000013C;
parameter APM_LPD_FPD_MCLER_3_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCR_4 =    APM_LPD_FPD_BASEADDR + 32'h00000140;
parameter APM_LPD_FPD_MCR_4_DEFVAL =   32'h0;
parameter APM_LPD_FPD_IR_4 =    APM_LPD_FPD_BASEADDR + 32'h00000144;
parameter APM_LPD_FPD_IR_4_DEFVAL =   32'h0;
parameter APM_LPD_FPD_RR_4 =    APM_LPD_FPD_BASEADDR + 32'h00000148;
parameter APM_LPD_FPD_RR_4_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCLER_4 =    APM_LPD_FPD_BASEADDR + 32'h0000014C;
parameter APM_LPD_FPD_MCLER_4_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCR_5 =    APM_LPD_FPD_BASEADDR + 32'h00000150;
parameter APM_LPD_FPD_MCR_5_DEFVAL =   32'h0;
parameter APM_LPD_FPD_IR_5 =    APM_LPD_FPD_BASEADDR + 32'h00000154;
parameter APM_LPD_FPD_IR_5_DEFVAL =   32'h0;
parameter APM_LPD_FPD_RR_5 =    APM_LPD_FPD_BASEADDR + 32'h00000158;
parameter APM_LPD_FPD_RR_5_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCLER_5 =    APM_LPD_FPD_BASEADDR + 32'h0000015C;
parameter APM_LPD_FPD_MCLER_5_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCR_6 =    APM_LPD_FPD_BASEADDR + 32'h00000160;
parameter APM_LPD_FPD_MCR_6_DEFVAL =   32'h0;
parameter APM_LPD_FPD_IR_6 =    APM_LPD_FPD_BASEADDR + 32'h00000164;
parameter APM_LPD_FPD_IR_6_DEFVAL =   32'h0;
parameter APM_LPD_FPD_RR_6 =    APM_LPD_FPD_BASEADDR + 32'h00000168;
parameter APM_LPD_FPD_RR_6_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCLER_6 =    APM_LPD_FPD_BASEADDR + 32'h0000016C;
parameter APM_LPD_FPD_MCLER_6_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCR_7 =    APM_LPD_FPD_BASEADDR + 32'h00000170;
parameter APM_LPD_FPD_MCR_7_DEFVAL =   32'h0;
parameter APM_LPD_FPD_IR_7 =    APM_LPD_FPD_BASEADDR + 32'h00000174;
parameter APM_LPD_FPD_IR_7_DEFVAL =   32'h0;
parameter APM_LPD_FPD_RR_7 =    APM_LPD_FPD_BASEADDR + 32'h00000178;
parameter APM_LPD_FPD_RR_7_DEFVAL =   32'h0;
parameter APM_LPD_FPD_MCLER_7 =    APM_LPD_FPD_BASEADDR + 32'h0000017C;
parameter APM_LPD_FPD_MCLER_7_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SMCR_0 =    APM_LPD_FPD_BASEADDR + 32'h00000200;
parameter APM_LPD_FPD_SMCR_0_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SIR_0 =    APM_LPD_FPD_BASEADDR + 32'h00000204;
parameter APM_LPD_FPD_SIR_0_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SMCR_1 =    APM_LPD_FPD_BASEADDR + 32'h00000210;
parameter APM_LPD_FPD_SMCR_1_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SIR_1 =    APM_LPD_FPD_BASEADDR + 32'h00000214;
parameter APM_LPD_FPD_SIR_1_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SMCR_2 =    APM_LPD_FPD_BASEADDR + 32'h00000220;
parameter APM_LPD_FPD_SMCR_2_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SIR_2 =    APM_LPD_FPD_BASEADDR + 32'h00000224;
parameter APM_LPD_FPD_SIR_2_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SMCR_3 =    APM_LPD_FPD_BASEADDR + 32'h00000230;
parameter APM_LPD_FPD_SMCR_3_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SIR_3 =    APM_LPD_FPD_BASEADDR + 32'h00000234;
parameter APM_LPD_FPD_SIR_3_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SMCR_4 =    APM_LPD_FPD_BASEADDR + 32'h00000240;
parameter APM_LPD_FPD_SMCR_4_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SIR_4 =    APM_LPD_FPD_BASEADDR + 32'h00000244;
parameter APM_LPD_FPD_SIR_4_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SMCR_5 =    APM_LPD_FPD_BASEADDR + 32'h00000250;
parameter APM_LPD_FPD_SMCR_5_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SIR_5 =    APM_LPD_FPD_BASEADDR + 32'h00000254;
parameter APM_LPD_FPD_SIR_5_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SMCR_6 =    APM_LPD_FPD_BASEADDR + 32'h00000260;
parameter APM_LPD_FPD_SMCR_6_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SIR_6 =    APM_LPD_FPD_BASEADDR + 32'h00000264;
parameter APM_LPD_FPD_SIR_6_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SMCR_7 =    APM_LPD_FPD_BASEADDR + 32'h00000270;
parameter APM_LPD_FPD_SMCR_7_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SIR_7 =    APM_LPD_FPD_BASEADDR + 32'h00000274;
parameter APM_LPD_FPD_SIR_7_DEFVAL =   32'h0;
parameter APM_LPD_FPD_CR =    APM_LPD_FPD_BASEADDR + 32'h00000300;
parameter APM_LPD_FPD_CR_DEFVAL =   32'h0;
parameter APM_LPD_FPD_WIDR =    APM_LPD_FPD_BASEADDR + 32'h00000304;
parameter APM_LPD_FPD_WIDR_DEFVAL =   32'h0;
parameter APM_LPD_FPD_WIDMR =    APM_LPD_FPD_BASEADDR + 32'h00000308;
parameter APM_LPD_FPD_WIDMR_DEFVAL =   32'h0;
parameter APM_LPD_FPD_RIDR =    APM_LPD_FPD_BASEADDR + 32'h0000030C;
parameter APM_LPD_FPD_RIDR_DEFVAL =   32'h0;
parameter APM_LPD_FPD_RIDMR =    APM_LPD_FPD_BASEADDR + 32'h00000310;
parameter APM_LPD_FPD_RIDMR_DEFVAL =   32'h0;
parameter APM_LPD_FPD_FECR =    APM_LPD_FPD_BASEADDR + 32'h00000400;
parameter APM_LPD_FPD_FECR_DEFVAL =   32'h0;
parameter APM_LPD_FPD_SWDR =    APM_LPD_FPD_BASEADDR + 32'h00000404;
parameter APM_LPD_FPD_SWDR_DEFVAL =   32'h0;
parameter APU_ERR_CTRL =    APU_BASEADDR + 32'h00000000;
parameter APU_ERR_CTRL_DEFVAL =   32'h0;
parameter APU_ISR =    APU_BASEADDR + 32'h00000010;
parameter APU_ISR_DEFVAL =   32'h0;
parameter APU_IMR =    APU_BASEADDR + 32'h00000014;
parameter APU_IMR_DEFVAL =   32'h1;
parameter APU_IEN =    APU_BASEADDR + 32'h00000018;
parameter APU_IEN_DEFVAL =   32'h0;
parameter APU_IDS =    APU_BASEADDR + 32'h0000001C;
parameter APU_IDS_DEFVAL =   32'h0;
parameter APU_CONFIG_0 =    APU_BASEADDR + 32'h00000020;
parameter APU_CONFIG_0_DEFVAL =   32'hf0f;
parameter APU_CONFIG_1 =    APU_BASEADDR + 32'h00000024;
parameter APU_CONFIG_1_DEFVAL =   32'h0;
parameter APU_RVBARADDR0L =    APU_BASEADDR + 32'h00000040;
parameter APU_RVBARADDR0L_DEFVAL =   32'hffff0000;
parameter APU_RVBARADDR0H =    APU_BASEADDR + 32'h00000044;
parameter APU_RVBARADDR0H_DEFVAL =   32'h0;
parameter APU_RVBARADDR1L =    APU_BASEADDR + 32'h00000048;
parameter APU_RVBARADDR1L_DEFVAL =   32'hffff0000;
parameter APU_RVBARADDR1H =    APU_BASEADDR + 32'h0000004C;
parameter APU_RVBARADDR1H_DEFVAL =   32'h0;
parameter APU_RVBARADDR2L =    APU_BASEADDR + 32'h00000050;
parameter APU_RVBARADDR2L_DEFVAL =   32'hffff0000;
parameter APU_RVBARADDR2H =    APU_BASEADDR + 32'h00000054;
parameter APU_RVBARADDR2H_DEFVAL =   32'h0;
parameter APU_RVBARADDR3L =    APU_BASEADDR + 32'h00000058;
parameter APU_RVBARADDR3L_DEFVAL =   32'hffff0000;
parameter APU_RVBARADDR3H =    APU_BASEADDR + 32'h0000005C;
parameter APU_RVBARADDR3H_DEFVAL =   32'h0;
parameter APU_ACE_CTRL =    APU_BASEADDR + 32'h00000060;
parameter APU_ACE_CTRL_DEFVAL =   32'hf000f;
parameter APU_SNOOP_CTRL =    APU_BASEADDR + 32'h00000080;
parameter APU_SNOOP_CTRL_DEFVAL =   32'h0;
parameter APU_PWRCTL =    APU_BASEADDR + 32'h00000090;
parameter APU_PWRCTL_DEFVAL =   32'h0;
parameter APU_PWRSTAT =    APU_BASEADDR + 32'h00000094;
parameter APU_PWRSTAT_DEFVAL =   32'h0;
parameter APU_ECO =    APU_BASEADDR + 32'h000000EC;
parameter APU_ECO_DEFVAL =   32'h0;
parameter APU_RAM_ADJ_0 =    APU_BASEADDR + 32'h000000F0;
parameter APU_RAM_ADJ_0_DEFVAL =   32'hb0b0b0b;
parameter APU_RAM_ADJ_1 =    APU_BASEADDR + 32'h000000F4;
parameter APU_RAM_ADJ_1_DEFVAL =   32'hb0b0b0b;
parameter APU_RAM_ADJ_2 =    APU_BASEADDR + 32'h000000F8;
parameter APU_RAM_ADJ_2_DEFVAL =   32'hb000b0b;
parameter APU_RAM_ADJ_3 =    APU_BASEADDR + 32'h000000FC;
parameter APU_RAM_ADJ_3_DEFVAL =   32'hb0b0b0b;
parameter APU_XPD_REG0 =    APU_BASEADDR + 32'h00000600;
parameter APU_XPD_REG0_DEFVAL =   32'h0;
parameter APU_XPD_REG1 =    APU_BASEADDR + 32'h00000604;
parameter APU_XPD_REG1_DEFVAL =   32'h0;
parameter APU_XPD_CTRL0 =    APU_BASEADDR + 32'h00000608;
parameter APU_XPD_CTRL0_DEFVAL =   32'h0;
parameter APU_XPD_CTRL1 =    APU_BASEADDR + 32'h0000060C;
parameter APU_XPD_CTRL1_DEFVAL =   32'h0;
parameter APU_XPD_CTRL2 =    APU_BASEADDR + 32'h00000614;
parameter APU_XPD_CTRL2_DEFVAL =   32'h0;
parameter APU_XPD_CTRL3 =    APU_BASEADDR + 32'h00000618;
parameter APU_XPD_CTRL3_DEFVAL =   32'h0;
parameter APU_XPD_SOFT_RST =    APU_BASEADDR + 32'h0000061C;
parameter APU_XPD_SOFT_RST_DEFVAL =   32'h0;
parameter APU_XPD_STAT =    APU_BASEADDR + 32'h00000620;
parameter APU_XPD_STAT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SRC_Q_PTR_LO =    AXIPCIE_DMA0_BASEADDR + 32'h00000000;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SRC_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SRC_Q_PTR_HI =    AXIPCIE_DMA0_BASEADDR + 32'h00000004;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SRC_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SRC_Q_SIZE =    AXIPCIE_DMA0_BASEADDR + 32'h00000008;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SRC_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SRC_Q_LIMIT =    AXIPCIE_DMA0_BASEADDR + 32'h0000000C;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SRC_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DST_Q_PTR_LO =    AXIPCIE_DMA0_BASEADDR + 32'h00000010;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DST_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DST_Q_PTR_HI =    AXIPCIE_DMA0_BASEADDR + 32'h00000014;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DST_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DST_Q_SIZE =    AXIPCIE_DMA0_BASEADDR + 32'h00000018;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DST_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DST_Q_LIMIT =    AXIPCIE_DMA0_BASEADDR + 32'h0000001C;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DST_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAS_Q_PTR_LO =    AXIPCIE_DMA0_BASEADDR + 32'h00000020;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAS_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAS_Q_PTR_HI =    AXIPCIE_DMA0_BASEADDR + 32'h00000024;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAS_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAS_Q_SIZE =    AXIPCIE_DMA0_BASEADDR + 32'h00000028;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAS_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAS_Q_LIMIT =    AXIPCIE_DMA0_BASEADDR + 32'h0000002C;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAS_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAD_Q_PTR_LO =    AXIPCIE_DMA0_BASEADDR + 32'h00000030;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAD_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAD_Q_PTR_HI =    AXIPCIE_DMA0_BASEADDR + 32'h00000034;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAD_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAD_Q_SIZE =    AXIPCIE_DMA0_BASEADDR + 32'h00000038;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAD_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAD_Q_LIMIT =    AXIPCIE_DMA0_BASEADDR + 32'h0000003C;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAD_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SRC_Q_NEXT =    AXIPCIE_DMA0_BASEADDR + 32'h00000040;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SRC_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DST_Q_NEXT =    AXIPCIE_DMA0_BASEADDR + 32'h00000044;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DST_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAS_Q_NEXT =    AXIPCIE_DMA0_BASEADDR + 32'h00000048;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAS_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAD_Q_NEXT =    AXIPCIE_DMA0_BASEADDR + 32'h0000004C;
parameter AXIPCIE_DMA0_DMA_CHANNEL_STAD_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SCRATCH0 =    AXIPCIE_DMA0_BASEADDR + 32'h00000050;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SCRATCH0_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SCRATCH1 =    AXIPCIE_DMA0_BASEADDR + 32'h00000054;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SCRATCH1_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SCRATCH2 =    AXIPCIE_DMA0_BASEADDR + 32'h00000058;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SCRATCH2_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SCRATCH3 =    AXIPCIE_DMA0_BASEADDR + 32'h0000005C;
parameter AXIPCIE_DMA0_DMA_CHANNEL_SCRATCH3_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_PCIE_INTERRUPT_CONTROL =    AXIPCIE_DMA0_BASEADDR + 32'h00000060;
parameter AXIPCIE_DMA0_DMA_CHANNEL_PCIE_INTERRUPT_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_PCIE_INTERRUPT_STATUS =    AXIPCIE_DMA0_BASEADDR + 32'h00000064;
parameter AXIPCIE_DMA0_DMA_CHANNEL_PCIE_INTERRUPT_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_AXI_INTERRUPT_CONTROL =    AXIPCIE_DMA0_BASEADDR + 32'h00000068;
parameter AXIPCIE_DMA0_DMA_CHANNEL_AXI_INTERRUPT_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_AXI_INTERRUPT_STATUS =    AXIPCIE_DMA0_BASEADDR + 32'h0000006C;
parameter AXIPCIE_DMA0_DMA_CHANNEL_AXI_INTERRUPT_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_PCIE_INTERRUPT_ASSERT =    AXIPCIE_DMA0_BASEADDR + 32'h00000070;
parameter AXIPCIE_DMA0_DMA_CHANNEL_PCIE_INTERRUPT_ASSERT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_AXI_INTERRUPT_ASSERT =    AXIPCIE_DMA0_BASEADDR + 32'h00000074;
parameter AXIPCIE_DMA0_DMA_CHANNEL_AXI_INTERRUPT_ASSERT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DMA_CONTROL =    AXIPCIE_DMA0_BASEADDR + 32'h00000078;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DMA_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DMA_STATUS =    AXIPCIE_DMA0_BASEADDR + 32'h0000007C;
parameter AXIPCIE_DMA0_DMA_CHANNEL_DMA_STATUS_DEFVAL =   32'h8000;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SRC_Q_PTR_LO =    AXIPCIE_DMA1_BASEADDR + 32'h00000000;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SRC_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SRC_Q_PTR_HI =    AXIPCIE_DMA1_BASEADDR + 32'h00000004;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SRC_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SRC_Q_SIZE =    AXIPCIE_DMA1_BASEADDR + 32'h00000008;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SRC_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SRC_Q_LIMIT =    AXIPCIE_DMA1_BASEADDR + 32'h0000000C;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SRC_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DST_Q_PTR_LO =    AXIPCIE_DMA1_BASEADDR + 32'h00000010;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DST_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DST_Q_PTR_HI =    AXIPCIE_DMA1_BASEADDR + 32'h00000014;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DST_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DST_Q_SIZE =    AXIPCIE_DMA1_BASEADDR + 32'h00000018;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DST_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DST_Q_LIMIT =    AXIPCIE_DMA1_BASEADDR + 32'h0000001C;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DST_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAS_Q_PTR_LO =    AXIPCIE_DMA1_BASEADDR + 32'h00000020;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAS_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAS_Q_PTR_HI =    AXIPCIE_DMA1_BASEADDR + 32'h00000024;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAS_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAS_Q_SIZE =    AXIPCIE_DMA1_BASEADDR + 32'h00000028;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAS_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAS_Q_LIMIT =    AXIPCIE_DMA1_BASEADDR + 32'h0000002C;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAS_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAD_Q_PTR_LO =    AXIPCIE_DMA1_BASEADDR + 32'h00000030;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAD_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAD_Q_PTR_HI =    AXIPCIE_DMA1_BASEADDR + 32'h00000034;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAD_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAD_Q_SIZE =    AXIPCIE_DMA1_BASEADDR + 32'h00000038;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAD_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAD_Q_LIMIT =    AXIPCIE_DMA1_BASEADDR + 32'h0000003C;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAD_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SRC_Q_NEXT =    AXIPCIE_DMA1_BASEADDR + 32'h00000040;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SRC_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DST_Q_NEXT =    AXIPCIE_DMA1_BASEADDR + 32'h00000044;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DST_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAS_Q_NEXT =    AXIPCIE_DMA1_BASEADDR + 32'h00000048;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAS_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAD_Q_NEXT =    AXIPCIE_DMA1_BASEADDR + 32'h0000004C;
parameter AXIPCIE_DMA1_DMA_CHANNEL_STAD_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SCRATCH0 =    AXIPCIE_DMA1_BASEADDR + 32'h00000050;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SCRATCH0_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SCRATCH1 =    AXIPCIE_DMA1_BASEADDR + 32'h00000054;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SCRATCH1_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SCRATCH2 =    AXIPCIE_DMA1_BASEADDR + 32'h00000058;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SCRATCH2_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SCRATCH3 =    AXIPCIE_DMA1_BASEADDR + 32'h0000005C;
parameter AXIPCIE_DMA1_DMA_CHANNEL_SCRATCH3_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_PCIE_INTERRUPT_CONTROL =    AXIPCIE_DMA1_BASEADDR + 32'h00000060;
parameter AXIPCIE_DMA1_DMA_CHANNEL_PCIE_INTERRUPT_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_PCIE_INTERRUPT_STATUS =    AXIPCIE_DMA1_BASEADDR + 32'h00000064;
parameter AXIPCIE_DMA1_DMA_CHANNEL_PCIE_INTERRUPT_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_AXI_INTERRUPT_CONTROL =    AXIPCIE_DMA1_BASEADDR + 32'h00000068;
parameter AXIPCIE_DMA1_DMA_CHANNEL_AXI_INTERRUPT_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_AXI_INTERRUPT_STATUS =    AXIPCIE_DMA1_BASEADDR + 32'h0000006C;
parameter AXIPCIE_DMA1_DMA_CHANNEL_AXI_INTERRUPT_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_PCIE_INTERRUPT_ASSERT =    AXIPCIE_DMA1_BASEADDR + 32'h00000070;
parameter AXIPCIE_DMA1_DMA_CHANNEL_PCIE_INTERRUPT_ASSERT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_AXI_INTERRUPT_ASSERT =    AXIPCIE_DMA1_BASEADDR + 32'h00000074;
parameter AXIPCIE_DMA1_DMA_CHANNEL_AXI_INTERRUPT_ASSERT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DMA_CONTROL =    AXIPCIE_DMA1_BASEADDR + 32'h00000078;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DMA_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DMA_STATUS =    AXIPCIE_DMA1_BASEADDR + 32'h0000007C;
parameter AXIPCIE_DMA1_DMA_CHANNEL_DMA_STATUS_DEFVAL =   32'h8010;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SRC_Q_PTR_LO =    AXIPCIE_DMA2_BASEADDR + 32'h00000000;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SRC_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SRC_Q_PTR_HI =    AXIPCIE_DMA2_BASEADDR + 32'h00000004;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SRC_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SRC_Q_SIZE =    AXIPCIE_DMA2_BASEADDR + 32'h00000008;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SRC_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SRC_Q_LIMIT =    AXIPCIE_DMA2_BASEADDR + 32'h0000000C;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SRC_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DST_Q_PTR_LO =    AXIPCIE_DMA2_BASEADDR + 32'h00000010;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DST_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DST_Q_PTR_HI =    AXIPCIE_DMA2_BASEADDR + 32'h00000014;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DST_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DST_Q_SIZE =    AXIPCIE_DMA2_BASEADDR + 32'h00000018;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DST_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DST_Q_LIMIT =    AXIPCIE_DMA2_BASEADDR + 32'h0000001C;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DST_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAS_Q_PTR_LO =    AXIPCIE_DMA2_BASEADDR + 32'h00000020;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAS_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAS_Q_PTR_HI =    AXIPCIE_DMA2_BASEADDR + 32'h00000024;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAS_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAS_Q_SIZE =    AXIPCIE_DMA2_BASEADDR + 32'h00000028;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAS_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAS_Q_LIMIT =    AXIPCIE_DMA2_BASEADDR + 32'h0000002C;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAS_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAD_Q_PTR_LO =    AXIPCIE_DMA2_BASEADDR + 32'h00000030;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAD_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAD_Q_PTR_HI =    AXIPCIE_DMA2_BASEADDR + 32'h00000034;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAD_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAD_Q_SIZE =    AXIPCIE_DMA2_BASEADDR + 32'h00000038;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAD_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAD_Q_LIMIT =    AXIPCIE_DMA2_BASEADDR + 32'h0000003C;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAD_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SRC_Q_NEXT =    AXIPCIE_DMA2_BASEADDR + 32'h00000040;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SRC_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DST_Q_NEXT =    AXIPCIE_DMA2_BASEADDR + 32'h00000044;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DST_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAS_Q_NEXT =    AXIPCIE_DMA2_BASEADDR + 32'h00000048;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAS_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAD_Q_NEXT =    AXIPCIE_DMA2_BASEADDR + 32'h0000004C;
parameter AXIPCIE_DMA2_DMA_CHANNEL_STAD_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SCRATCH0 =    AXIPCIE_DMA2_BASEADDR + 32'h00000050;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SCRATCH0_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SCRATCH1 =    AXIPCIE_DMA2_BASEADDR + 32'h00000054;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SCRATCH1_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SCRATCH2 =    AXIPCIE_DMA2_BASEADDR + 32'h00000058;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SCRATCH2_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SCRATCH3 =    AXIPCIE_DMA2_BASEADDR + 32'h0000005C;
parameter AXIPCIE_DMA2_DMA_CHANNEL_SCRATCH3_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_PCIE_INTERRUPT_CONTROL =    AXIPCIE_DMA2_BASEADDR + 32'h00000060;
parameter AXIPCIE_DMA2_DMA_CHANNEL_PCIE_INTERRUPT_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_PCIE_INTERRUPT_STATUS =    AXIPCIE_DMA2_BASEADDR + 32'h00000064;
parameter AXIPCIE_DMA2_DMA_CHANNEL_PCIE_INTERRUPT_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_AXI_INTERRUPT_CONTROL =    AXIPCIE_DMA2_BASEADDR + 32'h00000068;
parameter AXIPCIE_DMA2_DMA_CHANNEL_AXI_INTERRUPT_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_AXI_INTERRUPT_STATUS =    AXIPCIE_DMA2_BASEADDR + 32'h0000006C;
parameter AXIPCIE_DMA2_DMA_CHANNEL_AXI_INTERRUPT_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_PCIE_INTERRUPT_ASSERT =    AXIPCIE_DMA2_BASEADDR + 32'h00000070;
parameter AXIPCIE_DMA2_DMA_CHANNEL_PCIE_INTERRUPT_ASSERT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_AXI_INTERRUPT_ASSERT =    AXIPCIE_DMA2_BASEADDR + 32'h00000074;
parameter AXIPCIE_DMA2_DMA_CHANNEL_AXI_INTERRUPT_ASSERT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DMA_CONTROL =    AXIPCIE_DMA2_BASEADDR + 32'h00000078;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DMA_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DMA_STATUS =    AXIPCIE_DMA2_BASEADDR + 32'h0000007C;
parameter AXIPCIE_DMA2_DMA_CHANNEL_DMA_STATUS_DEFVAL =   32'h8020;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SRC_Q_PTR_LO =    AXIPCIE_DMA3_BASEADDR + 32'h00000000;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SRC_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SRC_Q_PTR_HI =    AXIPCIE_DMA3_BASEADDR + 32'h00000004;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SRC_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SRC_Q_SIZE =    AXIPCIE_DMA3_BASEADDR + 32'h00000008;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SRC_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SRC_Q_LIMIT =    AXIPCIE_DMA3_BASEADDR + 32'h0000000C;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SRC_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DST_Q_PTR_LO =    AXIPCIE_DMA3_BASEADDR + 32'h00000010;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DST_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DST_Q_PTR_HI =    AXIPCIE_DMA3_BASEADDR + 32'h00000014;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DST_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DST_Q_SIZE =    AXIPCIE_DMA3_BASEADDR + 32'h00000018;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DST_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DST_Q_LIMIT =    AXIPCIE_DMA3_BASEADDR + 32'h0000001C;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DST_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAS_Q_PTR_LO =    AXIPCIE_DMA3_BASEADDR + 32'h00000020;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAS_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAS_Q_PTR_HI =    AXIPCIE_DMA3_BASEADDR + 32'h00000024;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAS_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAS_Q_SIZE =    AXIPCIE_DMA3_BASEADDR + 32'h00000028;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAS_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAS_Q_LIMIT =    AXIPCIE_DMA3_BASEADDR + 32'h0000002C;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAS_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAD_Q_PTR_LO =    AXIPCIE_DMA3_BASEADDR + 32'h00000030;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAD_Q_PTR_LO_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAD_Q_PTR_HI =    AXIPCIE_DMA3_BASEADDR + 32'h00000034;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAD_Q_PTR_HI_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAD_Q_SIZE =    AXIPCIE_DMA3_BASEADDR + 32'h00000038;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAD_Q_SIZE_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAD_Q_LIMIT =    AXIPCIE_DMA3_BASEADDR + 32'h0000003C;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAD_Q_LIMIT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SRC_Q_NEXT =    AXIPCIE_DMA3_BASEADDR + 32'h00000040;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SRC_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DST_Q_NEXT =    AXIPCIE_DMA3_BASEADDR + 32'h00000044;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DST_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAS_Q_NEXT =    AXIPCIE_DMA3_BASEADDR + 32'h00000048;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAS_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAD_Q_NEXT =    AXIPCIE_DMA3_BASEADDR + 32'h0000004C;
parameter AXIPCIE_DMA3_DMA_CHANNEL_STAD_Q_NEXT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SCRATCH0 =    AXIPCIE_DMA3_BASEADDR + 32'h00000050;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SCRATCH0_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SCRATCH1 =    AXIPCIE_DMA3_BASEADDR + 32'h00000054;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SCRATCH1_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SCRATCH2 =    AXIPCIE_DMA3_BASEADDR + 32'h00000058;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SCRATCH2_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SCRATCH3 =    AXIPCIE_DMA3_BASEADDR + 32'h0000005C;
parameter AXIPCIE_DMA3_DMA_CHANNEL_SCRATCH3_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_PCIE_INTERRUPT_CONTROL =    AXIPCIE_DMA3_BASEADDR + 32'h00000060;
parameter AXIPCIE_DMA3_DMA_CHANNEL_PCIE_INTERRUPT_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_PCIE_INTERRUPT_STATUS =    AXIPCIE_DMA3_BASEADDR + 32'h00000064;
parameter AXIPCIE_DMA3_DMA_CHANNEL_PCIE_INTERRUPT_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_AXI_INTERRUPT_CONTROL =    AXIPCIE_DMA3_BASEADDR + 32'h00000068;
parameter AXIPCIE_DMA3_DMA_CHANNEL_AXI_INTERRUPT_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_AXI_INTERRUPT_STATUS =    AXIPCIE_DMA3_BASEADDR + 32'h0000006C;
parameter AXIPCIE_DMA3_DMA_CHANNEL_AXI_INTERRUPT_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_PCIE_INTERRUPT_ASSERT =    AXIPCIE_DMA3_BASEADDR + 32'h00000070;
parameter AXIPCIE_DMA3_DMA_CHANNEL_PCIE_INTERRUPT_ASSERT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_AXI_INTERRUPT_ASSERT =    AXIPCIE_DMA3_BASEADDR + 32'h00000074;
parameter AXIPCIE_DMA3_DMA_CHANNEL_AXI_INTERRUPT_ASSERT_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DMA_CONTROL =    AXIPCIE_DMA3_BASEADDR + 32'h00000078;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DMA_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DMA_STATUS =    AXIPCIE_DMA3_BASEADDR + 32'h0000007C;
parameter AXIPCIE_DMA3_DMA_CHANNEL_DMA_STATUS_DEFVAL =   32'h8030;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_CAPABILITIES =    AXIPCIE_EGRESS0_BASEADDR + 32'h00000000;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_STATUS =    AXIPCIE_EGRESS0_BASEADDR + 32'h00000004;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_CONTROL =    AXIPCIE_EGRESS0_BASEADDR + 32'h00000008;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_SRC_BASE_LO =    AXIPCIE_EGRESS0_BASEADDR + 32'h00000010;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_SRC_BASE_HI =    AXIPCIE_EGRESS0_BASEADDR + 32'h00000014;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_DST_BASE_LO =    AXIPCIE_EGRESS0_BASEADDR + 32'h00000018;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_DST_BASE_HI =    AXIPCIE_EGRESS0_BASEADDR + 32'h0000001C;
parameter AXIPCIE_EGRESS0_TRAN_EGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_CAPABILITIES =    AXIPCIE_EGRESS1_BASEADDR + 32'h00000000;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_STATUS =    AXIPCIE_EGRESS1_BASEADDR + 32'h00000004;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_CONTROL =    AXIPCIE_EGRESS1_BASEADDR + 32'h00000008;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_SRC_BASE_LO =    AXIPCIE_EGRESS1_BASEADDR + 32'h00000010;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_SRC_BASE_HI =    AXIPCIE_EGRESS1_BASEADDR + 32'h00000014;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_DST_BASE_LO =    AXIPCIE_EGRESS1_BASEADDR + 32'h00000018;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_DST_BASE_HI =    AXIPCIE_EGRESS1_BASEADDR + 32'h0000001C;
parameter AXIPCIE_EGRESS1_TRAN_EGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_CAPABILITIES =    AXIPCIE_EGRESS2_BASEADDR + 32'h00000000;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_STATUS =    AXIPCIE_EGRESS2_BASEADDR + 32'h00000004;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_CONTROL =    AXIPCIE_EGRESS2_BASEADDR + 32'h00000008;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_SRC_BASE_LO =    AXIPCIE_EGRESS2_BASEADDR + 32'h00000010;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_SRC_BASE_HI =    AXIPCIE_EGRESS2_BASEADDR + 32'h00000014;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_DST_BASE_LO =    AXIPCIE_EGRESS2_BASEADDR + 32'h00000018;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_DST_BASE_HI =    AXIPCIE_EGRESS2_BASEADDR + 32'h0000001C;
parameter AXIPCIE_EGRESS2_TRAN_EGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_CAPABILITIES =    AXIPCIE_EGRESS3_BASEADDR + 32'h00000000;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_STATUS =    AXIPCIE_EGRESS3_BASEADDR + 32'h00000004;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_CONTROL =    AXIPCIE_EGRESS3_BASEADDR + 32'h00000008;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_SRC_BASE_LO =    AXIPCIE_EGRESS3_BASEADDR + 32'h00000010;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_SRC_BASE_HI =    AXIPCIE_EGRESS3_BASEADDR + 32'h00000014;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_DST_BASE_LO =    AXIPCIE_EGRESS3_BASEADDR + 32'h00000018;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_DST_BASE_HI =    AXIPCIE_EGRESS3_BASEADDR + 32'h0000001C;
parameter AXIPCIE_EGRESS3_TRAN_EGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_CAPABILITIES =    AXIPCIE_EGRESS4_BASEADDR + 32'h00000000;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_STATUS =    AXIPCIE_EGRESS4_BASEADDR + 32'h00000004;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_CONTROL =    AXIPCIE_EGRESS4_BASEADDR + 32'h00000008;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_SRC_BASE_LO =    AXIPCIE_EGRESS4_BASEADDR + 32'h00000010;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_SRC_BASE_HI =    AXIPCIE_EGRESS4_BASEADDR + 32'h00000014;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_DST_BASE_LO =    AXIPCIE_EGRESS4_BASEADDR + 32'h00000018;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_DST_BASE_HI =    AXIPCIE_EGRESS4_BASEADDR + 32'h0000001C;
parameter AXIPCIE_EGRESS4_TRAN_EGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_CAPABILITIES =    AXIPCIE_EGRESS5_BASEADDR + 32'h00000000;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_STATUS =    AXIPCIE_EGRESS5_BASEADDR + 32'h00000004;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_CONTROL =    AXIPCIE_EGRESS5_BASEADDR + 32'h00000008;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_SRC_BASE_LO =    AXIPCIE_EGRESS5_BASEADDR + 32'h00000010;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_SRC_BASE_HI =    AXIPCIE_EGRESS5_BASEADDR + 32'h00000014;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_DST_BASE_LO =    AXIPCIE_EGRESS5_BASEADDR + 32'h00000018;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_DST_BASE_HI =    AXIPCIE_EGRESS5_BASEADDR + 32'h0000001C;
parameter AXIPCIE_EGRESS5_TRAN_EGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_CAPABILITIES =    AXIPCIE_EGRESS6_BASEADDR + 32'h00000000;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_STATUS =    AXIPCIE_EGRESS6_BASEADDR + 32'h00000004;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_CONTROL =    AXIPCIE_EGRESS6_BASEADDR + 32'h00000008;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_SRC_BASE_LO =    AXIPCIE_EGRESS6_BASEADDR + 32'h00000010;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_SRC_BASE_HI =    AXIPCIE_EGRESS6_BASEADDR + 32'h00000014;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_DST_BASE_LO =    AXIPCIE_EGRESS6_BASEADDR + 32'h00000018;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_DST_BASE_HI =    AXIPCIE_EGRESS6_BASEADDR + 32'h0000001C;
parameter AXIPCIE_EGRESS6_TRAN_EGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_CAPABILITIES =    AXIPCIE_EGRESS7_BASEADDR + 32'h00000000;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_STATUS =    AXIPCIE_EGRESS7_BASEADDR + 32'h00000004;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_CONTROL =    AXIPCIE_EGRESS7_BASEADDR + 32'h00000008;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_SRC_BASE_LO =    AXIPCIE_EGRESS7_BASEADDR + 32'h00000010;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_SRC_BASE_HI =    AXIPCIE_EGRESS7_BASEADDR + 32'h00000014;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_DST_BASE_LO =    AXIPCIE_EGRESS7_BASEADDR + 32'h00000018;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_DST_BASE_HI =    AXIPCIE_EGRESS7_BASEADDR + 32'h0000001C;
parameter AXIPCIE_EGRESS7_TRAN_EGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_CAPABILITIES =    AXIPCIE_INGRESS0_BASEADDR + 32'h00000000;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_STATUS =    AXIPCIE_INGRESS0_BASEADDR + 32'h00000004;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_CONTROL =    AXIPCIE_INGRESS0_BASEADDR + 32'h00000008;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_SRC_BASE_LO =    AXIPCIE_INGRESS0_BASEADDR + 32'h00000010;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_SRC_BASE_HI =    AXIPCIE_INGRESS0_BASEADDR + 32'h00000014;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_DST_BASE_LO =    AXIPCIE_INGRESS0_BASEADDR + 32'h00000018;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_DST_BASE_HI =    AXIPCIE_INGRESS0_BASEADDR + 32'h0000001C;
parameter AXIPCIE_INGRESS0_TRAN_INGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_CAPABILITIES =    AXIPCIE_INGRESS1_BASEADDR + 32'h00000000;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_STATUS =    AXIPCIE_INGRESS1_BASEADDR + 32'h00000004;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_CONTROL =    AXIPCIE_INGRESS1_BASEADDR + 32'h00000008;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_SRC_BASE_LO =    AXIPCIE_INGRESS1_BASEADDR + 32'h00000010;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_SRC_BASE_HI =    AXIPCIE_INGRESS1_BASEADDR + 32'h00000014;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_DST_BASE_LO =    AXIPCIE_INGRESS1_BASEADDR + 32'h00000018;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_DST_BASE_HI =    AXIPCIE_INGRESS1_BASEADDR + 32'h0000001C;
parameter AXIPCIE_INGRESS1_TRAN_INGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_CAPABILITIES =    AXIPCIE_INGRESS2_BASEADDR + 32'h00000000;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_STATUS =    AXIPCIE_INGRESS2_BASEADDR + 32'h00000004;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_CONTROL =    AXIPCIE_INGRESS2_BASEADDR + 32'h00000008;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_SRC_BASE_LO =    AXIPCIE_INGRESS2_BASEADDR + 32'h00000010;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_SRC_BASE_HI =    AXIPCIE_INGRESS2_BASEADDR + 32'h00000014;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_DST_BASE_LO =    AXIPCIE_INGRESS2_BASEADDR + 32'h00000018;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_DST_BASE_HI =    AXIPCIE_INGRESS2_BASEADDR + 32'h0000001C;
parameter AXIPCIE_INGRESS2_TRAN_INGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_CAPABILITIES =    AXIPCIE_INGRESS3_BASEADDR + 32'h00000000;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_STATUS =    AXIPCIE_INGRESS3_BASEADDR + 32'h00000004;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_CONTROL =    AXIPCIE_INGRESS3_BASEADDR + 32'h00000008;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_SRC_BASE_LO =    AXIPCIE_INGRESS3_BASEADDR + 32'h00000010;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_SRC_BASE_HI =    AXIPCIE_INGRESS3_BASEADDR + 32'h00000014;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_DST_BASE_LO =    AXIPCIE_INGRESS3_BASEADDR + 32'h00000018;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_DST_BASE_HI =    AXIPCIE_INGRESS3_BASEADDR + 32'h0000001C;
parameter AXIPCIE_INGRESS3_TRAN_INGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_CAPABILITIES =    AXIPCIE_INGRESS4_BASEADDR + 32'h00000000;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_STATUS =    AXIPCIE_INGRESS4_BASEADDR + 32'h00000004;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_CONTROL =    AXIPCIE_INGRESS4_BASEADDR + 32'h00000008;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_SRC_BASE_LO =    AXIPCIE_INGRESS4_BASEADDR + 32'h00000010;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_SRC_BASE_HI =    AXIPCIE_INGRESS4_BASEADDR + 32'h00000014;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_DST_BASE_LO =    AXIPCIE_INGRESS4_BASEADDR + 32'h00000018;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_DST_BASE_HI =    AXIPCIE_INGRESS4_BASEADDR + 32'h0000001C;
parameter AXIPCIE_INGRESS4_TRAN_INGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_CAPABILITIES =    AXIPCIE_INGRESS5_BASEADDR + 32'h00000000;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_STATUS =    AXIPCIE_INGRESS5_BASEADDR + 32'h00000004;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_CONTROL =    AXIPCIE_INGRESS5_BASEADDR + 32'h00000008;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_SRC_BASE_LO =    AXIPCIE_INGRESS5_BASEADDR + 32'h00000010;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_SRC_BASE_HI =    AXIPCIE_INGRESS5_BASEADDR + 32'h00000014;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_DST_BASE_LO =    AXIPCIE_INGRESS5_BASEADDR + 32'h00000018;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_DST_BASE_HI =    AXIPCIE_INGRESS5_BASEADDR + 32'h0000001C;
parameter AXIPCIE_INGRESS5_TRAN_INGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_CAPABILITIES =    AXIPCIE_INGRESS6_BASEADDR + 32'h00000000;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_STATUS =    AXIPCIE_INGRESS6_BASEADDR + 32'h00000004;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_CONTROL =    AXIPCIE_INGRESS6_BASEADDR + 32'h00000008;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_SRC_BASE_LO =    AXIPCIE_INGRESS6_BASEADDR + 32'h00000010;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_SRC_BASE_HI =    AXIPCIE_INGRESS6_BASEADDR + 32'h00000014;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_DST_BASE_LO =    AXIPCIE_INGRESS6_BASEADDR + 32'h00000018;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_DST_BASE_HI =    AXIPCIE_INGRESS6_BASEADDR + 32'h0000001C;
parameter AXIPCIE_INGRESS6_TRAN_INGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_CAPABILITIES =    AXIPCIE_INGRESS7_BASEADDR + 32'h00000000;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_STATUS =    AXIPCIE_INGRESS7_BASEADDR + 32'h00000004;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_CONTROL =    AXIPCIE_INGRESS7_BASEADDR + 32'h00000008;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_SRC_BASE_LO =    AXIPCIE_INGRESS7_BASEADDR + 32'h00000010;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_SRC_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_SRC_BASE_HI =    AXIPCIE_INGRESS7_BASEADDR + 32'h00000014;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_SRC_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_DST_BASE_LO =    AXIPCIE_INGRESS7_BASEADDR + 32'h00000018;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_DST_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_DST_BASE_HI =    AXIPCIE_INGRESS7_BASEADDR + 32'h0000001C;
parameter AXIPCIE_INGRESS7_TRAN_INGRESS_DST_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_RX0 =    AXIPCIE_MAIN_BASEADDR + 32'h00000000;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_RX0_DEFVAL =   32'h10000;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_RX1 =    AXIPCIE_MAIN_BASEADDR + 32'h00000004;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_RX1_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_AXI_MASTER =    AXIPCIE_MAIN_BASEADDR + 32'h00000008;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_AXI_MASTER_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_TX =    AXIPCIE_MAIN_BASEADDR + 32'h0000000C;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_TX_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_INTERRUPT =    AXIPCIE_MAIN_BASEADDR + 32'h00000010;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_INTERRUPT_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_RAM_DISABLE0 =    AXIPCIE_MAIN_BASEADDR + 32'h00000014;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_RAM_DISABLE0_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_RAM_DISABLE1 =    AXIPCIE_MAIN_BASEADDR + 32'h00000018;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_RAM_DISABLE1_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_RELAXED_ORDER =    AXIPCIE_MAIN_BASEADDR + 32'h0000001C;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_RELAXED_ORDER_DEFVAL =   32'h3;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_RX_MSG_FILTER =    AXIPCIE_MAIN_BASEADDR + 32'h00000020;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_RX_MSG_FILTER_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_RQ_REQ_ORDER =    AXIPCIE_MAIN_BASEADDR + 32'h00000024;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_RQ_REQ_ORDER_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_CREDIT =    AXIPCIE_MAIN_BASEADDR + 32'h00000028;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_PCIE_CREDIT_DEFVAL =   32'h200200;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_AXI_M_W_TICK_COUNT =    AXIPCIE_MAIN_BASEADDR + 32'h0000002C;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_AXI_M_W_TICK_COUNT_DEFVAL =   32'hbea;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_AXI_M_R_TICK_COUNT =    AXIPCIE_MAIN_BASEADDR + 32'h00000030;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_AXI_M_R_TICK_COUNT_DEFVAL =   32'hbea;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_CRS_RPL_TICK_COUNT =    AXIPCIE_MAIN_BASEADDR + 32'h00000034;
parameter AXIPCIE_MAIN_BRIDGE_CORE_CFG_CRS_RPL_TICK_COUNT_DEFVAL =   32'h2210;
parameter AXIPCIE_MAIN_E_BREG_CAPABILITIES =    AXIPCIE_MAIN_BASEADDR + 32'h00000200;
parameter AXIPCIE_MAIN_E_BREG_CAPABILITIES_DEFVAL =   32'h30c0001;
parameter AXIPCIE_MAIN_E_BREG_STATUS =    AXIPCIE_MAIN_BASEADDR + 32'h00000204;
parameter AXIPCIE_MAIN_E_BREG_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_BREG_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h00000208;
parameter AXIPCIE_MAIN_E_BREG_CONTROL_DEFVAL =   32'h2;
parameter AXIPCIE_MAIN_E_BREG_BASE_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000210;
parameter AXIPCIE_MAIN_E_BREG_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_BREG_BASE_HI =    AXIPCIE_MAIN_BASEADDR + 32'h00000214;
parameter AXIPCIE_MAIN_E_BREG_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_ECAM_CAPABILITIES =    AXIPCIE_MAIN_BASEADDR + 32'h00000220;
parameter AXIPCIE_MAIN_E_ECAM_CAPABILITIES_DEFVAL =   32'h100c0001;
parameter AXIPCIE_MAIN_E_ECAM_STATUS =    AXIPCIE_MAIN_BASEADDR + 32'h00000224;
parameter AXIPCIE_MAIN_E_ECAM_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_ECAM_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h00000228;
parameter AXIPCIE_MAIN_E_ECAM_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_ECAM_BASE_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000230;
parameter AXIPCIE_MAIN_E_ECAM_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_ECAM_BASE_HI =    AXIPCIE_MAIN_BASEADDR + 32'h00000234;
parameter AXIPCIE_MAIN_E_ECAM_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_MSXT_CAPABILITIES =    AXIPCIE_MAIN_BASEADDR + 32'h00000240;
parameter AXIPCIE_MAIN_E_MSXT_CAPABILITIES_DEFVAL =   32'h30c0001;
parameter AXIPCIE_MAIN_E_MSXT_STATUS =    AXIPCIE_MAIN_BASEADDR + 32'h00000244;
parameter AXIPCIE_MAIN_E_MSXT_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_MSXT_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h00000248;
parameter AXIPCIE_MAIN_E_MSXT_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_MSXT_BASE_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000250;
parameter AXIPCIE_MAIN_E_MSXT_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_MSXT_BASE_HI =    AXIPCIE_MAIN_BASEADDR + 32'h00000254;
parameter AXIPCIE_MAIN_E_MSXT_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_MSXP_CAPABILITIES =    AXIPCIE_MAIN_BASEADDR + 32'h00000260;
parameter AXIPCIE_MAIN_E_MSXP_CAPABILITIES_DEFVAL =   32'h30c0001;
parameter AXIPCIE_MAIN_E_MSXP_STATUS =    AXIPCIE_MAIN_BASEADDR + 32'h00000264;
parameter AXIPCIE_MAIN_E_MSXP_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_MSXP_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h00000268;
parameter AXIPCIE_MAIN_E_MSXP_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_MSXP_BASE_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000270;
parameter AXIPCIE_MAIN_E_MSXP_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_MSXP_BASE_HI =    AXIPCIE_MAIN_BASEADDR + 32'h00000274;
parameter AXIPCIE_MAIN_E_MSXP_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_DREG_CAPABILITIES =    AXIPCIE_MAIN_BASEADDR + 32'h00000280;
parameter AXIPCIE_MAIN_E_DREG_CAPABILITIES_DEFVAL =   32'h30c0001;
parameter AXIPCIE_MAIN_E_DREG_STATUS =    AXIPCIE_MAIN_BASEADDR + 32'h00000284;
parameter AXIPCIE_MAIN_E_DREG_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_DREG_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h00000288;
parameter AXIPCIE_MAIN_E_DREG_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_DREG_BASE_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000290;
parameter AXIPCIE_MAIN_E_DREG_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_DREG_BASE_HI =    AXIPCIE_MAIN_BASEADDR + 32'h00000294;
parameter AXIPCIE_MAIN_E_DREG_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_ESUB_CAPABILITIES =    AXIPCIE_MAIN_BASEADDR + 32'h000002E0;
parameter AXIPCIE_MAIN_E_ESUB_CAPABILITIES_DEFVAL =   32'h1;
parameter AXIPCIE_MAIN_E_ESUB_STATUS =    AXIPCIE_MAIN_BASEADDR + 32'h000002E4;
parameter AXIPCIE_MAIN_E_ESUB_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_E_ESUB_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h000002E8;
parameter AXIPCIE_MAIN_E_ESUB_CONTROL_DEFVAL =   32'h1;
parameter AXIPCIE_MAIN_I_MSII_CAPABILITIES =    AXIPCIE_MAIN_BASEADDR + 32'h00000300;
parameter AXIPCIE_MAIN_I_MSII_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_MAIN_I_MSII_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h00000308;
parameter AXIPCIE_MAIN_I_MSII_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_I_MSII_BASE_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000310;
parameter AXIPCIE_MAIN_I_MSII_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_I_MSII_BASE_HI =    AXIPCIE_MAIN_BASEADDR + 32'h00000314;
parameter AXIPCIE_MAIN_I_MSII_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_I_MSIX_CAPABILITIES =    AXIPCIE_MAIN_BASEADDR + 32'h00000320;
parameter AXIPCIE_MAIN_I_MSIX_CAPABILITIES_DEFVAL =   32'h1f0c0001;
parameter AXIPCIE_MAIN_I_MSIX_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h00000328;
parameter AXIPCIE_MAIN_I_MSIX_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_I_MSIX_BASE_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000330;
parameter AXIPCIE_MAIN_I_MSIX_BASE_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_I_MSIX_BASE_HI =    AXIPCIE_MAIN_BASEADDR + 32'h00000334;
parameter AXIPCIE_MAIN_I_MSIX_BASE_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_I_ISUB_CAPABILITIES =    AXIPCIE_MAIN_BASEADDR + 32'h000003E0;
parameter AXIPCIE_MAIN_I_ISUB_CAPABILITIES_DEFVAL =   32'h1;
parameter AXIPCIE_MAIN_I_ISUB_STATUS =    AXIPCIE_MAIN_BASEADDR + 32'h000003E4;
parameter AXIPCIE_MAIN_I_ISUB_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_I_ISUB_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h000003E8;
parameter AXIPCIE_MAIN_I_ISUB_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_MISC_STATUS =    AXIPCIE_MAIN_BASEADDR + 32'h00000400;
parameter AXIPCIE_MAIN_MSGF_MISC_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_MISC_SLAVE_ID =    AXIPCIE_MAIN_BASEADDR + 32'h00000408;
parameter AXIPCIE_MAIN_MSGF_MISC_SLAVE_ID_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_MISC_MASTER_ID =    AXIPCIE_MAIN_BASEADDR + 32'h0000040C;
parameter AXIPCIE_MAIN_MSGF_MISC_MASTER_ID_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_MISC_INGRESS_ID =    AXIPCIE_MAIN_BASEADDR + 32'h00000410;
parameter AXIPCIE_MAIN_MSGF_MISC_INGRESS_ID_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_MISC_EGRESS_ID =    AXIPCIE_MAIN_BASEADDR + 32'h00000414;
parameter AXIPCIE_MAIN_MSGF_MISC_EGRESS_ID_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_LEG_STATUS =    AXIPCIE_MAIN_BASEADDR + 32'h00000420;
parameter AXIPCIE_MAIN_MSGF_LEG_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_MSI_STATUS_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000440;
parameter AXIPCIE_MAIN_MSGF_MSI_STATUS_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_MSI_STATUS_HI =    AXIPCIE_MAIN_BASEADDR + 32'h00000444;
parameter AXIPCIE_MAIN_MSGF_MSI_STATUS_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_MSI_MASK_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000448;
parameter AXIPCIE_MAIN_MSGF_MSI_MASK_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_MSI_MASK_HI =    AXIPCIE_MAIN_BASEADDR + 32'h0000044C;
parameter AXIPCIE_MAIN_MSGF_MSI_MASK_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_DMA_STATUS =    AXIPCIE_MAIN_BASEADDR + 32'h00000460;
parameter AXIPCIE_MAIN_MSGF_DMA_STATUS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_LEVEL =    AXIPCIE_MAIN_BASEADDR + 32'h00000480;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_LEVEL_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_POP =    AXIPCIE_MAIN_BASEADDR + 32'h00000484;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_POP_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_TYPE =    AXIPCIE_MAIN_BASEADDR + 32'h00000488;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_TYPE_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_MSG =    AXIPCIE_MAIN_BASEADDR + 32'h0000048C;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_MSG_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_ADDRESS_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000490;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_ADDRESS_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_ADDRESS_HI =    AXIPCIE_MAIN_BASEADDR + 32'h00000494;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_ADDRESS_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_DATA =    AXIPCIE_MAIN_BASEADDR + 32'h00000498;
parameter AXIPCIE_MAIN_MSGF_RX_FIFO_DATA_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_TX_PCIE_IO_EXECUTE =    AXIPCIE_MAIN_BASEADDR + 32'h00000600;
parameter AXIPCIE_MAIN_TX_PCIE_IO_EXECUTE_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_TX_PCIE_IO_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h00000604;
parameter AXIPCIE_MAIN_TX_PCIE_IO_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_TX_PCIE_IO_ADDRESS =    AXIPCIE_MAIN_BASEADDR + 32'h00000608;
parameter AXIPCIE_MAIN_TX_PCIE_IO_ADDRESS_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_TX_PCIE_IO_DATA =    AXIPCIE_MAIN_BASEADDR + 32'h0000060C;
parameter AXIPCIE_MAIN_TX_PCIE_IO_DATA_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_TX_PCIE_IO_DONE_DATA =    AXIPCIE_MAIN_BASEADDR + 32'h00000610;
parameter AXIPCIE_MAIN_TX_PCIE_IO_DONE_DATA_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_TX_PCIE_MSG_EXECUTE =    AXIPCIE_MAIN_BASEADDR + 32'h00000620;
parameter AXIPCIE_MAIN_TX_PCIE_MSG_EXECUTE_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_TX_PCIE_MSG_CONTROL =    AXIPCIE_MAIN_BASEADDR + 32'h00000624;
parameter AXIPCIE_MAIN_TX_PCIE_MSG_CONTROL_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_TX_PCIE_MSG_SPECIFIC_LO =    AXIPCIE_MAIN_BASEADDR + 32'h00000628;
parameter AXIPCIE_MAIN_TX_PCIE_MSG_SPECIFIC_LO_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_TX_PCIE_MSG_SPECIFIC_HI =    AXIPCIE_MAIN_BASEADDR + 32'h0000062C;
parameter AXIPCIE_MAIN_TX_PCIE_MSG_SPECIFIC_HI_DEFVAL =   32'h0;
parameter AXIPCIE_MAIN_TX_PCIE_MSG_DATA =    AXIPCIE_MAIN_BASEADDR + 32'h00000630;
parameter AXIPCIE_MAIN_TX_PCIE_MSG_DATA_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_STATUS =    BBRAM_BASEADDR + 32'h00000000;
parameter BBRAM_BBRAM_STATUS_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_CTRL =    BBRAM_BASEADDR + 32'h00000004;
parameter BBRAM_BBRAM_CTRL_DEFVAL =   32'h0;
parameter BBRAM_PGM_MODE =    BBRAM_BASEADDR + 32'h00000008;
parameter BBRAM_PGM_MODE_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_AES_CRC =    BBRAM_BASEADDR + 32'h0000000C;
parameter BBRAM_BBRAM_AES_CRC_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_0 =    BBRAM_BASEADDR + 32'h00000010;
parameter BBRAM_BBRAM_0_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_1 =    BBRAM_BASEADDR + 32'h00000014;
parameter BBRAM_BBRAM_1_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_2 =    BBRAM_BASEADDR + 32'h00000018;
parameter BBRAM_BBRAM_2_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_3 =    BBRAM_BASEADDR + 32'h0000001C;
parameter BBRAM_BBRAM_3_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_4 =    BBRAM_BASEADDR + 32'h00000020;
parameter BBRAM_BBRAM_4_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_5 =    BBRAM_BASEADDR + 32'h00000024;
parameter BBRAM_BBRAM_5_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_6 =    BBRAM_BASEADDR + 32'h00000028;
parameter BBRAM_BBRAM_6_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_7 =    BBRAM_BASEADDR + 32'h0000002C;
parameter BBRAM_BBRAM_7_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_8 =    BBRAM_BASEADDR + 32'h00000030;
parameter BBRAM_BBRAM_8_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_SLVERR =    BBRAM_BASEADDR + 32'h00000034;
parameter BBRAM_BBRAM_SLVERR_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_ISR =    BBRAM_BASEADDR + 32'h00000038;
parameter BBRAM_BBRAM_ISR_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_IMR =    BBRAM_BASEADDR + 32'h0000003C;
parameter BBRAM_BBRAM_IMR_DEFVAL =   32'h1;
parameter BBRAM_BBRAM_IER =    BBRAM_BASEADDR + 32'h00000040;
parameter BBRAM_BBRAM_IER_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_IDR =    BBRAM_BASEADDR + 32'h00000044;
parameter BBRAM_BBRAM_IDR_DEFVAL =   32'h0;
parameter BBRAM_BBRAM_ECO =    BBRAM_BASEADDR + 32'h00000048;
parameter BBRAM_BBRAM_ECO_DEFVAL =   32'h0;
parameter CAN0_SRR =    CAN0_BASEADDR + 32'h00000000;
parameter CAN0_SRR_DEFVAL =   32'h0;
parameter CAN0_MSR =    CAN0_BASEADDR + 32'h00000004;
parameter CAN0_MSR_DEFVAL =   32'h0;
parameter CAN0_BRPR =    CAN0_BASEADDR + 32'h00000008;
parameter CAN0_BRPR_DEFVAL =   32'h0;
parameter CAN0_BTR =    CAN0_BASEADDR + 32'h0000000C;
parameter CAN0_BTR_DEFVAL =   32'h0;
parameter CAN0_ECR =    CAN0_BASEADDR + 32'h00000010;
parameter CAN0_ECR_DEFVAL =   32'h0;
parameter CAN0_ESR =    CAN0_BASEADDR + 32'h00000014;
parameter CAN0_ESR_DEFVAL =   32'h0;
parameter CAN0_SR =    CAN0_BASEADDR + 32'h00000018;
parameter CAN0_SR_DEFVAL =   32'h1;
parameter CAN0_ISR =    CAN0_BASEADDR + 32'h0000001C;
parameter CAN0_ISR_DEFVAL =   32'h6000;
parameter CAN0_IER =    CAN0_BASEADDR + 32'h00000020;
parameter CAN0_IER_DEFVAL =   32'h0;
parameter CAN0_ICR =    CAN0_BASEADDR + 32'h00000024;
parameter CAN0_ICR_DEFVAL =   32'h0;
parameter CAN0_TCR =    CAN0_BASEADDR + 32'h00000028;
parameter CAN0_TCR_DEFVAL =   32'h0;
parameter CAN0_WIR =    CAN0_BASEADDR + 32'h0000002C;
parameter CAN0_WIR_DEFVAL =   32'h3f3f;
parameter CAN0_TXFIFO_ID =    CAN0_BASEADDR + 32'h00000030;
parameter CAN0_TXFIFO_ID_DEFVAL =   32'h0;
parameter CAN0_TXFIFO_DLC =    CAN0_BASEADDR + 32'h00000034;
parameter CAN0_TXFIFO_DLC_DEFVAL =   32'h0;
parameter CAN0_TXFIFO_DATA1 =    CAN0_BASEADDR + 32'h00000038;
parameter CAN0_TXFIFO_DATA1_DEFVAL =   32'h0;
parameter CAN0_TXFIFO_DATA2 =    CAN0_BASEADDR + 32'h0000003C;
parameter CAN0_TXFIFO_DATA2_DEFVAL =   32'h0;
parameter CAN0_TXHPB_ID =    CAN0_BASEADDR + 32'h00000040;
parameter CAN0_TXHPB_ID_DEFVAL =   32'h0;
parameter CAN0_TXHPB_DLC =    CAN0_BASEADDR + 32'h00000044;
parameter CAN0_TXHPB_DLC_DEFVAL =   32'h0;
parameter CAN0_TXHPB_DATA1 =    CAN0_BASEADDR + 32'h00000048;
parameter CAN0_TXHPB_DATA1_DEFVAL =   32'h0;
parameter CAN0_TXHPB_DATA2 =    CAN0_BASEADDR + 32'h0000004C;
parameter CAN0_TXHPB_DATA2_DEFVAL =   32'h0;
parameter CAN0_RXFIFO_ID =    CAN0_BASEADDR + 32'h00000050;
parameter CAN0_RXFIFO_ID_DEFVAL =   32'h0;
parameter CAN0_RXFIFO_DLC =    CAN0_BASEADDR + 32'h00000054;
parameter CAN0_RXFIFO_DLC_DEFVAL =   32'h0;
parameter CAN0_RXFIFO_DATA1 =    CAN0_BASEADDR + 32'h00000058;
parameter CAN0_RXFIFO_DATA1_DEFVAL =   32'h0;
parameter CAN0_RXFIFO_DATA2 =    CAN0_BASEADDR + 32'h0000005C;
parameter CAN0_RXFIFO_DATA2_DEFVAL =   32'h0;
parameter CAN0_AFR =    CAN0_BASEADDR + 32'h00000060;
parameter CAN0_AFR_DEFVAL =   32'h0;
parameter CAN0_AFMR1 =    CAN0_BASEADDR + 32'h00000064;
parameter CAN0_AFMR1_DEFVAL =   32'h0;
parameter CAN0_AFIR1 =    CAN0_BASEADDR + 32'h00000068;
parameter CAN0_AFIR1_DEFVAL =   32'h0;
parameter CAN0_AFMR2 =    CAN0_BASEADDR + 32'h0000006C;
parameter CAN0_AFMR2_DEFVAL =   32'h0;
parameter CAN0_AFIR2 =    CAN0_BASEADDR + 32'h00000070;
parameter CAN0_AFIR2_DEFVAL =   32'h0;
parameter CAN0_AFMR3 =    CAN0_BASEADDR + 32'h00000074;
parameter CAN0_AFMR3_DEFVAL =   32'h0;
parameter CAN0_AFIR3 =    CAN0_BASEADDR + 32'h00000078;
parameter CAN0_AFIR3_DEFVAL =   32'h0;
parameter CAN0_AFMR4 =    CAN0_BASEADDR + 32'h0000007C;
parameter CAN0_AFMR4_DEFVAL =   32'h0;
parameter CAN0_AFIR4 =    CAN0_BASEADDR + 32'h00000080;
parameter CAN0_AFIR4_DEFVAL =   32'h0;
parameter CAN1_SRR =    CAN1_BASEADDR + 32'h00000000;
parameter CAN1_SRR_DEFVAL =   32'h0;
parameter CAN1_MSR =    CAN1_BASEADDR + 32'h00000004;
parameter CAN1_MSR_DEFVAL =   32'h0;
parameter CAN1_BRPR =    CAN1_BASEADDR + 32'h00000008;
parameter CAN1_BRPR_DEFVAL =   32'h0;
parameter CAN1_BTR =    CAN1_BASEADDR + 32'h0000000C;
parameter CAN1_BTR_DEFVAL =   32'h0;
parameter CAN1_ECR =    CAN1_BASEADDR + 32'h00000010;
parameter CAN1_ECR_DEFVAL =   32'h0;
parameter CAN1_ESR =    CAN1_BASEADDR + 32'h00000014;
parameter CAN1_ESR_DEFVAL =   32'h0;
parameter CAN1_SR =    CAN1_BASEADDR + 32'h00000018;
parameter CAN1_SR_DEFVAL =   32'h1;
parameter CAN1_ISR =    CAN1_BASEADDR + 32'h0000001C;
parameter CAN1_ISR_DEFVAL =   32'h6000;
parameter CAN1_IER =    CAN1_BASEADDR + 32'h00000020;
parameter CAN1_IER_DEFVAL =   32'h0;
parameter CAN1_ICR =    CAN1_BASEADDR + 32'h00000024;
parameter CAN1_ICR_DEFVAL =   32'h0;
parameter CAN1_TCR =    CAN1_BASEADDR + 32'h00000028;
parameter CAN1_TCR_DEFVAL =   32'h0;
parameter CAN1_WIR =    CAN1_BASEADDR + 32'h0000002C;
parameter CAN1_WIR_DEFVAL =   32'h3f3f;
parameter CAN1_TXFIFO_ID =    CAN1_BASEADDR + 32'h00000030;
parameter CAN1_TXFIFO_ID_DEFVAL =   32'h0;
parameter CAN1_TXFIFO_DLC =    CAN1_BASEADDR + 32'h00000034;
parameter CAN1_TXFIFO_DLC_DEFVAL =   32'h0;
parameter CAN1_TXFIFO_DATA1 =    CAN1_BASEADDR + 32'h00000038;
parameter CAN1_TXFIFO_DATA1_DEFVAL =   32'h0;
parameter CAN1_TXFIFO_DATA2 =    CAN1_BASEADDR + 32'h0000003C;
parameter CAN1_TXFIFO_DATA2_DEFVAL =   32'h0;
parameter CAN1_TXHPB_ID =    CAN1_BASEADDR + 32'h00000040;
parameter CAN1_TXHPB_ID_DEFVAL =   32'h0;
parameter CAN1_TXHPB_DLC =    CAN1_BASEADDR + 32'h00000044;
parameter CAN1_TXHPB_DLC_DEFVAL =   32'h0;
parameter CAN1_TXHPB_DATA1 =    CAN1_BASEADDR + 32'h00000048;
parameter CAN1_TXHPB_DATA1_DEFVAL =   32'h0;
parameter CAN1_TXHPB_DATA2 =    CAN1_BASEADDR + 32'h0000004C;
parameter CAN1_TXHPB_DATA2_DEFVAL =   32'h0;
parameter CAN1_RXFIFO_ID =    CAN1_BASEADDR + 32'h00000050;
parameter CAN1_RXFIFO_ID_DEFVAL =   32'h0;
parameter CAN1_RXFIFO_DLC =    CAN1_BASEADDR + 32'h00000054;
parameter CAN1_RXFIFO_DLC_DEFVAL =   32'h0;
parameter CAN1_RXFIFO_DATA1 =    CAN1_BASEADDR + 32'h00000058;
parameter CAN1_RXFIFO_DATA1_DEFVAL =   32'h0;
parameter CAN1_RXFIFO_DATA2 =    CAN1_BASEADDR + 32'h0000005C;
parameter CAN1_RXFIFO_DATA2_DEFVAL =   32'h0;
parameter CAN1_AFR =    CAN1_BASEADDR + 32'h00000060;
parameter CAN1_AFR_DEFVAL =   32'h0;
parameter CAN1_AFMR1 =    CAN1_BASEADDR + 32'h00000064;
parameter CAN1_AFMR1_DEFVAL =   32'h0;
parameter CAN1_AFIR1 =    CAN1_BASEADDR + 32'h00000068;
parameter CAN1_AFIR1_DEFVAL =   32'h0;
parameter CAN1_AFMR2 =    CAN1_BASEADDR + 32'h0000006C;
parameter CAN1_AFMR2_DEFVAL =   32'h0;
parameter CAN1_AFIR2 =    CAN1_BASEADDR + 32'h00000070;
parameter CAN1_AFIR2_DEFVAL =   32'h0;
parameter CAN1_AFMR3 =    CAN1_BASEADDR + 32'h00000074;
parameter CAN1_AFMR3_DEFVAL =   32'h0;
parameter CAN1_AFIR3 =    CAN1_BASEADDR + 32'h00000078;
parameter CAN1_AFIR3_DEFVAL =   32'h0;
parameter CAN1_AFMR4 =    CAN1_BASEADDR + 32'h0000007C;
parameter CAN1_AFMR4_DEFVAL =   32'h0;
parameter CAN1_AFIR4 =    CAN1_BASEADDR + 32'h00000080;
parameter CAN1_AFIR4_DEFVAL =   32'h0;
parameter CCI_GPV_CONTROL_OVERRIDE_REGISTER =    CCI_GPV_BASEADDR + 32'h00000000;
parameter CCI_GPV_CONTROL_OVERRIDE_REGISTER_DEFVAL =   32'h0;
parameter CCI_GPV_SPECULATION_CONTROL_REGISTER =    CCI_GPV_BASEADDR + 32'h00000004;
parameter CCI_GPV_SPECULATION_CONTROL_REGISTER_DEFVAL =   32'h0;
parameter CCI_GPV_SECURE_ACCESS_REGISTER =    CCI_GPV_BASEADDR + 32'h00000008;
parameter CCI_GPV_SECURE_ACCESS_REGISTER_DEFVAL =   32'h0;
parameter CCI_GPV_STATUS_REGISTER =    CCI_GPV_BASEADDR + 32'h0000000C;
parameter CCI_GPV_STATUS_REGISTER_DEFVAL =   32'h0;
parameter CCI_GPV_IMPRECISE_ERROR_REGISTER =    CCI_GPV_BASEADDR + 32'h00000010;
parameter CCI_GPV_IMPRECISE_ERROR_REGISTER_DEFVAL =   32'h0;
parameter CCI_GPV_PERFORMANCE_MONITOR_CONTROL_REGISTER =    CCI_GPV_BASEADDR + 32'h00000100;
parameter CCI_GPV_PERFORMANCE_MONITOR_CONTROL_REGISTER_DEFVAL =   32'h2000;
parameter CCI_GPV_PERIPHERAL_ID4 =    CCI_GPV_BASEADDR + 32'h00000FD0;
parameter CCI_GPV_PERIPHERAL_ID4_DEFVAL =   32'h44;
parameter CCI_GPV_PERIPHERAL_ID5 =    CCI_GPV_BASEADDR + 32'h00000FD4;
parameter CCI_GPV_PERIPHERAL_ID5_DEFVAL =   32'h0;
parameter CCI_GPV_PERIPHERAL_ID6 =    CCI_GPV_BASEADDR + 32'h00000FD8;
parameter CCI_GPV_PERIPHERAL_ID6_DEFVAL =   32'h0;
parameter CCI_GPV_PERIPHERAL_ID7 =    CCI_GPV_BASEADDR + 32'h00000FDC;
parameter CCI_GPV_PERIPHERAL_ID7_DEFVAL =   32'h0;
parameter CCI_GPV_PERIPHERAL_ID0 =    CCI_GPV_BASEADDR + 32'h00000FE0;
parameter CCI_GPV_PERIPHERAL_ID0_DEFVAL =   32'h20;
parameter CCI_GPV_PERIPHERAL_ID1 =    CCI_GPV_BASEADDR + 32'h00000FE4;
parameter CCI_GPV_PERIPHERAL_ID1_DEFVAL =   32'hb4;
parameter CCI_GPV_PERIPHERAL_ID2 =    CCI_GPV_BASEADDR + 32'h00000FE8;
parameter CCI_GPV_PERIPHERAL_ID2_DEFVAL =   32'h9b;
parameter CCI_GPV_PERIPHERAL_ID3 =    CCI_GPV_BASEADDR + 32'h00000FEC;
parameter CCI_GPV_PERIPHERAL_ID3_DEFVAL =   32'h0;
parameter CCI_GPV_COMPONENT_ID0 =    CCI_GPV_BASEADDR + 32'h00000FF0;
parameter CCI_GPV_COMPONENT_ID0_DEFVAL =   32'hd;
parameter CCI_GPV_COMPONENT_ID1 =    CCI_GPV_BASEADDR + 32'h00000FF4;
parameter CCI_GPV_COMPONENT_ID1_DEFVAL =   32'hf0;
parameter CCI_GPV_COMPONENT_ID2 =    CCI_GPV_BASEADDR + 32'h00000FF8;
parameter CCI_GPV_COMPONENT_ID2_DEFVAL =   32'h5;
parameter CCI_GPV_COMPONENT_ID3 =    CCI_GPV_BASEADDR + 32'h00000FFC;
parameter CCI_GPV_COMPONENT_ID3_DEFVAL =   32'hb1;
parameter CCI_GPV_SNOOP_CONTROL_REGISTER_S0 =    CCI_GPV_BASEADDR + 32'h00001000;
parameter CCI_GPV_SNOOP_CONTROL_REGISTER_S0_DEFVAL =   32'h80000000;
parameter CCI_GPV_SHAREABLE_OVERRIDE_REGISTER_S0 =    CCI_GPV_BASEADDR + 32'h00001004;
parameter CCI_GPV_SHAREABLE_OVERRIDE_REGISTER_S0_DEFVAL =   32'h0;
parameter CCI_GPV_READ_QOS_OVERRIDE_REGISTER_S0 =    CCI_GPV_BASEADDR + 32'h00001100;
parameter CCI_GPV_READ_QOS_OVERRIDE_REGISTER_S0_DEFVAL =   32'h0;
parameter CCI_GPV_WRITE_QOS_OVERRIDE_REGISTER_S0 =    CCI_GPV_BASEADDR + 32'h00001104;
parameter CCI_GPV_WRITE_QOS_OVERRIDE_REGISTER_S0_DEFVAL =   32'h0;
parameter CCI_GPV_QOS_CONTROL_REGISTER_S0 =    CCI_GPV_BASEADDR + 32'h0000110C;
parameter CCI_GPV_QOS_CONTROL_REGISTER_S0_DEFVAL =   32'h0;
parameter CCI_GPV_MAX_OT_REGISTER_S0 =    CCI_GPV_BASEADDR + 32'h00001110;
parameter CCI_GPV_MAX_OT_REGISTER_S0_DEFVAL =   32'h0;
parameter CCI_GPV_TARGET_LATENCY_REGISTER_S0 =    CCI_GPV_BASEADDR + 32'h00001130;
parameter CCI_GPV_TARGET_LATENCY_REGISTER_S0_DEFVAL =   32'h0;
parameter CCI_GPV_LATENCY_REGULATION_REGISTER_S0 =    CCI_GPV_BASEADDR + 32'h00001134;
parameter CCI_GPV_LATENCY_REGULATION_REGISTER_S0_DEFVAL =   32'h0;
parameter CCI_GPV_QOS_RANGE_REGISTER_S0 =    CCI_GPV_BASEADDR + 32'h00001138;
parameter CCI_GPV_QOS_RANGE_REGISTER_S0_DEFVAL =   32'h0;
parameter CCI_GPV_SNOOP_CONTROL_REGISTER_S1 =    CCI_GPV_BASEADDR + 32'h00002000;
parameter CCI_GPV_SNOOP_CONTROL_REGISTER_S1_DEFVAL =   32'h0;
parameter CCI_GPV_SHAREABLE_OVERRIDE_REGISTER_S1 =    CCI_GPV_BASEADDR + 32'h00002004;
parameter CCI_GPV_SHAREABLE_OVERRIDE_REGISTER_S1_DEFVAL =   32'h0;
parameter CCI_GPV_READ_QOS_OVERRIDE_REGISTER_S1 =    CCI_GPV_BASEADDR + 32'h00002100;
parameter CCI_GPV_READ_QOS_OVERRIDE_REGISTER_S1_DEFVAL =   32'h0;
parameter CCI_GPV_WRITE_QOS_OVERRIDE_REGISTER_S1 =    CCI_GPV_BASEADDR + 32'h00002104;
parameter CCI_GPV_WRITE_QOS_OVERRIDE_REGISTER_S1_DEFVAL =   32'h0;
parameter CCI_GPV_QOS_CONTROL_REGISTER_S1 =    CCI_GPV_BASEADDR + 32'h0000210C;
parameter CCI_GPV_QOS_CONTROL_REGISTER_S1_DEFVAL =   32'h0;
parameter CCI_GPV_MAX_OT_REGISTER_S1 =    CCI_GPV_BASEADDR + 32'h00002110;
parameter CCI_GPV_MAX_OT_REGISTER_S1_DEFVAL =   32'h0;
parameter CCI_GPV_TARGET_LATENCY_REGISTER_S1 =    CCI_GPV_BASEADDR + 32'h00002130;
parameter CCI_GPV_TARGET_LATENCY_REGISTER_S1_DEFVAL =   32'h0;
parameter CCI_GPV_LATENCY_REGULATION_REGISTER_S1 =    CCI_GPV_BASEADDR + 32'h00002134;
parameter CCI_GPV_LATENCY_REGULATION_REGISTER_S1_DEFVAL =   32'h0;
parameter CCI_GPV_QOS_RANGE_REGISTER_S1 =    CCI_GPV_BASEADDR + 32'h00002138;
parameter CCI_GPV_QOS_RANGE_REGISTER_S1_DEFVAL =   32'h0;
parameter CCI_GPV_SNOOP_CONTROL_REGISTER_S2 =    CCI_GPV_BASEADDR + 32'h00003000;
parameter CCI_GPV_SNOOP_CONTROL_REGISTER_S2_DEFVAL =   32'h0;
parameter CCI_GPV_SHAREABLE_OVERRIDE_REGISTER_S2 =    CCI_GPV_BASEADDR + 32'h00003004;
parameter CCI_GPV_SHAREABLE_OVERRIDE_REGISTER_S2_DEFVAL =   32'h0;
parameter CCI_GPV_READ_QOS_OVERRIDE_REGISTER_S2 =    CCI_GPV_BASEADDR + 32'h00003100;
parameter CCI_GPV_READ_QOS_OVERRIDE_REGISTER_S2_DEFVAL =   32'h0;
parameter CCI_GPV_WRITE_QOS_OVERRIDE_REGISTER_S2 =    CCI_GPV_BASEADDR + 32'h00003104;
parameter CCI_GPV_WRITE_QOS_OVERRIDE_REGISTER_S2_DEFVAL =   32'h0;
parameter CCI_GPV_QOS_CONTROL_REGISTER_S2 =    CCI_GPV_BASEADDR + 32'h0000310C;
parameter CCI_GPV_QOS_CONTROL_REGISTER_S2_DEFVAL =   32'h0;
parameter CCI_GPV_MAX_OT_REGISTER_S2 =    CCI_GPV_BASEADDR + 32'h00003110;
parameter CCI_GPV_MAX_OT_REGISTER_S2_DEFVAL =   32'h0;
parameter CCI_GPV_TARGET_LATENCY_REGISTER_S2 =    CCI_GPV_BASEADDR + 32'h00003130;
parameter CCI_GPV_TARGET_LATENCY_REGISTER_S2_DEFVAL =   32'h0;
parameter CCI_GPV_LATENCY_REGULATION_REGISTER_S2 =    CCI_GPV_BASEADDR + 32'h00003134;
parameter CCI_GPV_LATENCY_REGULATION_REGISTER_S2_DEFVAL =   32'h0;
parameter CCI_GPV_QOS_RANGE_REGISTER_S2 =    CCI_GPV_BASEADDR + 32'h00003138;
parameter CCI_GPV_QOS_RANGE_REGISTER_S2_DEFVAL =   32'h0;
parameter CCI_GPV_SNOOP_CONTROL_REGISTER_S3 =    CCI_GPV_BASEADDR + 32'h00004000;
parameter CCI_GPV_SNOOP_CONTROL_REGISTER_S3_DEFVAL =   32'hc0000000;
parameter CCI_GPV_READ_QOS_OVERRIDE_REGISTER_S3 =    CCI_GPV_BASEADDR + 32'h00004100;
parameter CCI_GPV_READ_QOS_OVERRIDE_REGISTER_S3_DEFVAL =   32'h0;
parameter CCI_GPV_WRITE_QOS_OVERRIDE_REGISTER_S3 =    CCI_GPV_BASEADDR + 32'h00004104;
parameter CCI_GPV_WRITE_QOS_OVERRIDE_REGISTER_S3_DEFVAL =   32'h0;
parameter CCI_GPV_QOS_CONTROL_REGISTER_S3 =    CCI_GPV_BASEADDR + 32'h0000410C;
parameter CCI_GPV_QOS_CONTROL_REGISTER_S3_DEFVAL =   32'h0;
parameter CCI_GPV_TARGET_LATENCY_REGISTER_S3 =    CCI_GPV_BASEADDR + 32'h00004130;
parameter CCI_GPV_TARGET_LATENCY_REGISTER_S3_DEFVAL =   32'h0;
parameter CCI_GPV_LATENCY_REGULATION_REGISTER_S3 =    CCI_GPV_BASEADDR + 32'h00004134;
parameter CCI_GPV_LATENCY_REGULATION_REGISTER_S3_DEFVAL =   32'h0;
parameter CCI_GPV_QOS_RANGE_REGISTER_S3 =    CCI_GPV_BASEADDR + 32'h00004138;
parameter CCI_GPV_QOS_RANGE_REGISTER_S3_DEFVAL =   32'h0;
parameter CCI_GPV_SNOOP_CONTROL_REGISTER_S4 =    CCI_GPV_BASEADDR + 32'h00005000;
parameter CCI_GPV_SNOOP_CONTROL_REGISTER_S4_DEFVAL =   32'hc0000000;
parameter CCI_GPV_READ_QOS_OVERRIDE_REGISTER_S4 =    CCI_GPV_BASEADDR + 32'h00005100;
parameter CCI_GPV_READ_QOS_OVERRIDE_REGISTER_S4_DEFVAL =   32'h0;
parameter CCI_GPV_WRITE_QOS_OVERRIDE_REGISTER_S4 =    CCI_GPV_BASEADDR + 32'h00005104;
parameter CCI_GPV_WRITE_QOS_OVERRIDE_REGISTER_S4_DEFVAL =   32'h0;
parameter CCI_GPV_QOS_CONTROL_REGISTER_S4 =    CCI_GPV_BASEADDR + 32'h0000510C;
parameter CCI_GPV_QOS_CONTROL_REGISTER_S4_DEFVAL =   32'h0;
parameter CCI_GPV_TARGET_LATENCY_REGISTER_S4 =    CCI_GPV_BASEADDR + 32'h00005130;
parameter CCI_GPV_TARGET_LATENCY_REGISTER_S4_DEFVAL =   32'h0;
parameter CCI_GPV_LATENCY_REGULATION_REGISTER_S4 =    CCI_GPV_BASEADDR + 32'h00005134;
parameter CCI_GPV_LATENCY_REGULATION_REGISTER_S4_DEFVAL =   32'h0;
parameter CCI_GPV_QOS_RANGE_REGISTER_S4 =    CCI_GPV_BASEADDR + 32'h00005138;
parameter CCI_GPV_QOS_RANGE_REGISTER_S4_DEFVAL =   32'h0;
parameter CCI_GPV_CYCLE_COUNTER =    CCI_GPV_BASEADDR + 32'h00009004;
parameter CCI_GPV_CYCLE_COUNTER_DEFVAL =   32'h0;
parameter CCI_GPV_CYCLE_COUNTER_CONTROL =    CCI_GPV_BASEADDR + 32'h00009008;
parameter CCI_GPV_CYCLE_COUNTER_CONTROL_DEFVAL =   32'h0;
parameter CCI_GPV_CYCLE_COUNT_OVERFLOW =    CCI_GPV_BASEADDR + 32'h0000900C;
parameter CCI_GPV_CYCLE_COUNT_OVERFLOW_DEFVAL =   32'h0;
parameter CCI_GPV_ESR0 =    CCI_GPV_BASEADDR + 32'h0000A000;
parameter CCI_GPV_ESR0_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER0 =    CCI_GPV_BASEADDR + 32'h0000A004;
parameter CCI_GPV_EVENT_COUNTER0_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER0_CONTROL =    CCI_GPV_BASEADDR + 32'h0000A008;
parameter CCI_GPV_EVENT_COUNTER0_CONTROL_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER0_OVERFLOW =    CCI_GPV_BASEADDR + 32'h0000A00C;
parameter CCI_GPV_EVENT_COUNTER0_OVERFLOW_DEFVAL =   32'h0;
parameter CCI_GPV_ESR1 =    CCI_GPV_BASEADDR + 32'h0000B000;
parameter CCI_GPV_ESR1_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER1 =    CCI_GPV_BASEADDR + 32'h0000B004;
parameter CCI_GPV_EVENT_COUNTER1_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER1_CONTROL =    CCI_GPV_BASEADDR + 32'h0000B008;
parameter CCI_GPV_EVENT_COUNTER1_CONTROL_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER1_OVERFLOW =    CCI_GPV_BASEADDR + 32'h0000B00C;
parameter CCI_GPV_EVENT_COUNTER1_OVERFLOW_DEFVAL =   32'h0;
parameter CCI_GPV_ESR2 =    CCI_GPV_BASEADDR + 32'h0000C000;
parameter CCI_GPV_ESR2_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER2 =    CCI_GPV_BASEADDR + 32'h0000C004;
parameter CCI_GPV_EVENT_COUNTER2_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER2_CONTROL =    CCI_GPV_BASEADDR + 32'h0000C008;
parameter CCI_GPV_EVENT_COUNTER2_CONTROL_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER2_OVERFLOW =    CCI_GPV_BASEADDR + 32'h0000C00C;
parameter CCI_GPV_EVENT_COUNTER2_OVERFLOW_DEFVAL =   32'h0;
parameter CCI_GPV_ESR3 =    CCI_GPV_BASEADDR + 32'h0000D000;
parameter CCI_GPV_ESR3_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER3 =    CCI_GPV_BASEADDR + 32'h0000D004;
parameter CCI_GPV_EVENT_COUNTER3_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER3_CONTROL =    CCI_GPV_BASEADDR + 32'h0000D008;
parameter CCI_GPV_EVENT_COUNTER3_CONTROL_DEFVAL =   32'h0;
parameter CCI_GPV_EVENT_COUNTER3_OVERFLOW =    CCI_GPV_BASEADDR + 32'h0000D00C;
parameter CCI_GPV_EVENT_COUNTER3_OVERFLOW_DEFVAL =   32'h0;
parameter CCI_REG_MISC_CTRL =    CCI_REG_BASEADDR + 32'h00000000;
parameter CCI_REG_MISC_CTRL_DEFVAL =   1'h0;
parameter CCI_REG_ISR_0 =    CCI_REG_BASEADDR + 32'h00000010;
parameter CCI_REG_ISR_0_DEFVAL =   32'h0;
parameter CCI_REG_IMR_0 =    CCI_REG_BASEADDR + 32'h00000014;
parameter CCI_REG_IMR_0_DEFVAL =   32'h8000003f;
parameter CCI_REG_IER_0 =    CCI_REG_BASEADDR + 32'h00000018;
parameter CCI_REG_IER_0_DEFVAL =   32'h0;
parameter CCI_REG_IDR_0 =    CCI_REG_BASEADDR + 32'h0000001C;
parameter CCI_REG_IDR_0_DEFVAL =   32'h0;
parameter CCI_REG_ITR_0 =    CCI_REG_BASEADDR + 32'h00000020;
parameter CCI_REG_ITR_0_DEFVAL =   32'h0;
parameter CCI_REG_CCI_MISC_CTRL =    CCI_REG_BASEADDR + 32'h00000040;
parameter CCI_REG_CCI_MISC_CTRL_DEFVAL =   32'h0;
parameter CCI_REG_EVNTQOS_S0 =    CCI_REG_BASEADDR + 32'h00000050;
parameter CCI_REG_EVNTQOS_S0_DEFVAL =   32'h0;
parameter CCI_REG_EVNTQOS_S1 =    CCI_REG_BASEADDR + 32'h00000054;
parameter CCI_REG_EVNTQOS_S1_DEFVAL =   32'h0;
parameter CCI_REG_EVNTQOS_S2 =    CCI_REG_BASEADDR + 32'h00000058;
parameter CCI_REG_EVNTQOS_S2_DEFVAL =   32'h0;
parameter CCI_REG_EVNTQOS_S3 =    CCI_REG_BASEADDR + 32'h0000005C;
parameter CCI_REG_EVNTQOS_S3_DEFVAL =   32'h0;
parameter CCI_REG_EVNTQOS_S4 =    CCI_REG_BASEADDR + 32'h00000060;
parameter CCI_REG_EVNTQOS_S4_DEFVAL =   32'h0;
parameter CCI_REG_ECO_0 =    CCI_REG_BASEADDR + 32'h00000104;
parameter CCI_REG_ECO_0_DEFVAL =   32'h0;
parameter CCI_REG_ECO_1 =    CCI_REG_BASEADDR + 32'h00000108;
parameter CCI_REG_ECO_1_DEFVAL =   32'hffffffff;
parameter CORESIGHT_A53_CTI_0_CTICONTROL =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000000;
parameter CORESIGHT_A53_CTI_0_CTICONTROL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIINTACK =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_CTI_0_CTIINTACK_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIAPPSET =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000014;
parameter CORESIGHT_A53_CTI_0_CTIAPPSET_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIAPPCLEAR =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_CTI_0_CTIAPPCLEAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIAPPPULSE =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h0000001C;
parameter CORESIGHT_A53_CTI_0_CTIAPPPULSE_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIINEN0 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_CTI_0_CTIINEN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIINEN1 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_CTI_0_CTIINEN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIINEN2 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000028;
parameter CORESIGHT_A53_CTI_0_CTIINEN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIINEN3 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h0000002C;
parameter CORESIGHT_A53_CTI_0_CTIINEN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIINEN4 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_CTI_0_CTIINEN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIINEN5 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_CTI_0_CTIINEN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIINEN6 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000038;
parameter CORESIGHT_A53_CTI_0_CTIINEN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIINEN7 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h0000003C;
parameter CORESIGHT_A53_CTI_0_CTIINEN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN0 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h000000A0;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN1 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h000000A4;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN2 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h000000A8;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN3 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h000000AC;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN4 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h000000B0;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN5 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h000000B4;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN6 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h000000B8;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN7 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h000000BC;
parameter CORESIGHT_A53_CTI_0_CTIOUTEN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTITRIGINSTATUS =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000130;
parameter CORESIGHT_A53_CTI_0_CTITRIGINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTITRIGOUTSTATUS =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000134;
parameter CORESIGHT_A53_CTI_0_CTITRIGOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTICHINSTATUS =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000138;
parameter CORESIGHT_A53_CTI_0_CTICHINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTICHOUTSTATUS =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h0000013C;
parameter CORESIGHT_A53_CTI_0_CTICHOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CTIGATE =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000140;
parameter CORESIGHT_A53_CTI_0_CTIGATE_DEFVAL =   32'hf;
parameter CORESIGHT_A53_CTI_0_ASICCTL =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000144;
parameter CORESIGHT_A53_CTI_0_ASICCTL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_ITCTRL =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_CTI_0_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CLAIMSET =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_CTI_0_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_A53_CTI_0_CLAIMCLR =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_CTI_0_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_DEVAFF0 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_CTI_0_DEVAFF0_DEFVAL =   32'h80000000;
parameter CORESIGHT_A53_CTI_0_DEVAFF1 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_CTI_0_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_LAR =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_CTI_0_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_LSR =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_CTI_0_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_AUTHSTATUS =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_CTI_0_AUTHSTATUS_DEFVAL =   32'h0a;
parameter CORESIGHT_A53_CTI_0_DEVARCH =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_CTI_0_DEVARCH_DEFVAL =   32'h47701a14;
parameter CORESIGHT_A53_CTI_0_DEVID2 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FC0;
parameter CORESIGHT_A53_CTI_0_DEVID2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_DEVID1 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FC4;
parameter CORESIGHT_A53_CTI_0_DEVID1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_DEVID =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_CTI_0_DEVID_DEFVAL =   32'h1040800;
parameter CORESIGHT_A53_CTI_0_DEVTYPE =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_CTI_0_DEVTYPE_DEFVAL =   32'h14;
parameter CORESIGHT_A53_CTI_0_PIDR4 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_CTI_0_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_CTI_0_PIDR5 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_CTI_0_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_PIDR6 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_CTI_0_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_PIDR7 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_CTI_0_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_PIDR0 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_CTI_0_PIDR0_DEFVAL =   32'ha8;
parameter CORESIGHT_A53_CTI_0_PIDR1 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_CTI_0_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_CTI_0_PIDR2 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_CTI_0_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_CTI_0_PIDR3 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_CTI_0_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_0_CIDR0 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_CTI_0_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_CTI_0_CIDR1 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_CTI_0_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_CTI_0_CIDR2 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_CTI_0_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_CTI_0_CIDR3 =    CORESIGHT_A53_CTI_0_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_CTI_0_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_CTI_1_CTICONTROL =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000000;
parameter CORESIGHT_A53_CTI_1_CTICONTROL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIINTACK =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_CTI_1_CTIINTACK_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIAPPSET =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000014;
parameter CORESIGHT_A53_CTI_1_CTIAPPSET_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIAPPCLEAR =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_CTI_1_CTIAPPCLEAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIAPPPULSE =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h0000001C;
parameter CORESIGHT_A53_CTI_1_CTIAPPPULSE_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIINEN0 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_CTI_1_CTIINEN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIINEN1 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_CTI_1_CTIINEN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIINEN2 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000028;
parameter CORESIGHT_A53_CTI_1_CTIINEN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIINEN3 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h0000002C;
parameter CORESIGHT_A53_CTI_1_CTIINEN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIINEN4 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_CTI_1_CTIINEN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIINEN5 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_CTI_1_CTIINEN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIINEN6 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000038;
parameter CORESIGHT_A53_CTI_1_CTIINEN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIINEN7 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h0000003C;
parameter CORESIGHT_A53_CTI_1_CTIINEN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN0 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h000000A0;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN1 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h000000A4;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN2 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h000000A8;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN3 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h000000AC;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN4 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h000000B0;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN5 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h000000B4;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN6 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h000000B8;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN7 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h000000BC;
parameter CORESIGHT_A53_CTI_1_CTIOUTEN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTITRIGINSTATUS =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000130;
parameter CORESIGHT_A53_CTI_1_CTITRIGINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTITRIGOUTSTATUS =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000134;
parameter CORESIGHT_A53_CTI_1_CTITRIGOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTICHINSTATUS =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000138;
parameter CORESIGHT_A53_CTI_1_CTICHINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTICHOUTSTATUS =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h0000013C;
parameter CORESIGHT_A53_CTI_1_CTICHOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CTIGATE =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000140;
parameter CORESIGHT_A53_CTI_1_CTIGATE_DEFVAL =   32'hf;
parameter CORESIGHT_A53_CTI_1_ASICCTL =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000144;
parameter CORESIGHT_A53_CTI_1_ASICCTL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_ITCTRL =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_CTI_1_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CLAIMSET =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_CTI_1_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_A53_CTI_1_CLAIMCLR =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_CTI_1_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_DEVAFF0 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_CTI_1_DEVAFF0_DEFVAL =   32'h80000001;
parameter CORESIGHT_A53_CTI_1_DEVAFF1 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_CTI_1_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_LAR =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_CTI_1_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_LSR =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_CTI_1_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_AUTHSTATUS =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_CTI_1_AUTHSTATUS_DEFVAL =   32'h0a;
parameter CORESIGHT_A53_CTI_1_DEVARCH =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_CTI_1_DEVARCH_DEFVAL =   32'h47701a14;
parameter CORESIGHT_A53_CTI_1_DEVID2 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FC0;
parameter CORESIGHT_A53_CTI_1_DEVID2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_DEVID1 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FC4;
parameter CORESIGHT_A53_CTI_1_DEVID1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_DEVID =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_CTI_1_DEVID_DEFVAL =   32'h1040800;
parameter CORESIGHT_A53_CTI_1_DEVTYPE =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_CTI_1_DEVTYPE_DEFVAL =   32'h14;
parameter CORESIGHT_A53_CTI_1_PIDR4 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_CTI_1_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_CTI_1_PIDR5 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_CTI_1_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_PIDR6 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_CTI_1_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_PIDR7 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_CTI_1_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_PIDR0 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_CTI_1_PIDR0_DEFVAL =   32'ha8;
parameter CORESIGHT_A53_CTI_1_PIDR1 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_CTI_1_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_CTI_1_PIDR2 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_CTI_1_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_CTI_1_PIDR3 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_CTI_1_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_1_CIDR0 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_CTI_1_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_CTI_1_CIDR1 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_CTI_1_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_CTI_1_CIDR2 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_CTI_1_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_CTI_1_CIDR3 =    CORESIGHT_A53_CTI_1_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_CTI_1_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_CTI_2_CTICONTROL =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000000;
parameter CORESIGHT_A53_CTI_2_CTICONTROL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIINTACK =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_CTI_2_CTIINTACK_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIAPPSET =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000014;
parameter CORESIGHT_A53_CTI_2_CTIAPPSET_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIAPPCLEAR =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_CTI_2_CTIAPPCLEAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIAPPPULSE =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h0000001C;
parameter CORESIGHT_A53_CTI_2_CTIAPPPULSE_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIINEN0 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_CTI_2_CTIINEN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIINEN1 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_CTI_2_CTIINEN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIINEN2 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000028;
parameter CORESIGHT_A53_CTI_2_CTIINEN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIINEN3 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h0000002C;
parameter CORESIGHT_A53_CTI_2_CTIINEN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIINEN4 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_CTI_2_CTIINEN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIINEN5 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_CTI_2_CTIINEN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIINEN6 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000038;
parameter CORESIGHT_A53_CTI_2_CTIINEN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIINEN7 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h0000003C;
parameter CORESIGHT_A53_CTI_2_CTIINEN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN0 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h000000A0;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN1 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h000000A4;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN2 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h000000A8;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN3 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h000000AC;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN4 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h000000B0;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN5 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h000000B4;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN6 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h000000B8;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN7 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h000000BC;
parameter CORESIGHT_A53_CTI_2_CTIOUTEN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTITRIGINSTATUS =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000130;
parameter CORESIGHT_A53_CTI_2_CTITRIGINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTITRIGOUTSTATUS =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000134;
parameter CORESIGHT_A53_CTI_2_CTITRIGOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTICHINSTATUS =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000138;
parameter CORESIGHT_A53_CTI_2_CTICHINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTICHOUTSTATUS =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h0000013C;
parameter CORESIGHT_A53_CTI_2_CTICHOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CTIGATE =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000140;
parameter CORESIGHT_A53_CTI_2_CTIGATE_DEFVAL =   32'hf;
parameter CORESIGHT_A53_CTI_2_ASICCTL =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000144;
parameter CORESIGHT_A53_CTI_2_ASICCTL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_ITCTRL =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_CTI_2_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CLAIMSET =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_CTI_2_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_A53_CTI_2_CLAIMCLR =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_CTI_2_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_DEVAFF0 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_CTI_2_DEVAFF0_DEFVAL =   32'h80000002;
parameter CORESIGHT_A53_CTI_2_DEVAFF1 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_CTI_2_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_LAR =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_CTI_2_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_LSR =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_CTI_2_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_AUTHSTATUS =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_CTI_2_AUTHSTATUS_DEFVAL =   32'h0a;
parameter CORESIGHT_A53_CTI_2_DEVARCH =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_CTI_2_DEVARCH_DEFVAL =   32'h47701a14;
parameter CORESIGHT_A53_CTI_2_DEVID2 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FC0;
parameter CORESIGHT_A53_CTI_2_DEVID2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_DEVID1 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FC4;
parameter CORESIGHT_A53_CTI_2_DEVID1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_DEVID =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_CTI_2_DEVID_DEFVAL =   32'h1040800;
parameter CORESIGHT_A53_CTI_2_DEVTYPE =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_CTI_2_DEVTYPE_DEFVAL =   32'h14;
parameter CORESIGHT_A53_CTI_2_PIDR4 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_CTI_2_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_CTI_2_PIDR5 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_CTI_2_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_PIDR6 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_CTI_2_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_PIDR7 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_CTI_2_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_PIDR0 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_CTI_2_PIDR0_DEFVAL =   32'ha8;
parameter CORESIGHT_A53_CTI_2_PIDR1 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_CTI_2_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_CTI_2_PIDR2 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_CTI_2_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_CTI_2_PIDR3 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_CTI_2_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_2_CIDR0 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_CTI_2_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_CTI_2_CIDR1 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_CTI_2_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_CTI_2_CIDR2 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_CTI_2_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_CTI_2_CIDR3 =    CORESIGHT_A53_CTI_2_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_CTI_2_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_CTI_3_CTICONTROL =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000000;
parameter CORESIGHT_A53_CTI_3_CTICONTROL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIINTACK =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_CTI_3_CTIINTACK_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIAPPSET =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000014;
parameter CORESIGHT_A53_CTI_3_CTIAPPSET_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIAPPCLEAR =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_CTI_3_CTIAPPCLEAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIAPPPULSE =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h0000001C;
parameter CORESIGHT_A53_CTI_3_CTIAPPPULSE_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIINEN0 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_CTI_3_CTIINEN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIINEN1 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_CTI_3_CTIINEN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIINEN2 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000028;
parameter CORESIGHT_A53_CTI_3_CTIINEN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIINEN3 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h0000002C;
parameter CORESIGHT_A53_CTI_3_CTIINEN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIINEN4 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_CTI_3_CTIINEN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIINEN5 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_CTI_3_CTIINEN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIINEN6 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000038;
parameter CORESIGHT_A53_CTI_3_CTIINEN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIINEN7 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h0000003C;
parameter CORESIGHT_A53_CTI_3_CTIINEN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN0 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h000000A0;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN1 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h000000A4;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN2 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h000000A8;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN3 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h000000AC;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN4 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h000000B0;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN5 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h000000B4;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN6 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h000000B8;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN7 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h000000BC;
parameter CORESIGHT_A53_CTI_3_CTIOUTEN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTITRIGINSTATUS =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000130;
parameter CORESIGHT_A53_CTI_3_CTITRIGINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTITRIGOUTSTATUS =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000134;
parameter CORESIGHT_A53_CTI_3_CTITRIGOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTICHINSTATUS =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000138;
parameter CORESIGHT_A53_CTI_3_CTICHINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTICHOUTSTATUS =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h0000013C;
parameter CORESIGHT_A53_CTI_3_CTICHOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CTIGATE =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000140;
parameter CORESIGHT_A53_CTI_3_CTIGATE_DEFVAL =   32'hf;
parameter CORESIGHT_A53_CTI_3_ASICCTL =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000144;
parameter CORESIGHT_A53_CTI_3_ASICCTL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_ITCTRL =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_CTI_3_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CLAIMSET =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_CTI_3_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_A53_CTI_3_CLAIMCLR =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_CTI_3_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_DEVAFF0 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_CTI_3_DEVAFF0_DEFVAL =   32'h80000003;
parameter CORESIGHT_A53_CTI_3_DEVAFF1 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_CTI_3_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_LAR =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_CTI_3_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_LSR =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_CTI_3_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_AUTHSTATUS =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_CTI_3_AUTHSTATUS_DEFVAL =   32'h0a;
parameter CORESIGHT_A53_CTI_3_DEVARCH =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_CTI_3_DEVARCH_DEFVAL =   32'h47701a14;
parameter CORESIGHT_A53_CTI_3_DEVID2 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FC0;
parameter CORESIGHT_A53_CTI_3_DEVID2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_DEVID1 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FC4;
parameter CORESIGHT_A53_CTI_3_DEVID1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_DEVID =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_CTI_3_DEVID_DEFVAL =   32'h1040800;
parameter CORESIGHT_A53_CTI_3_DEVTYPE =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_CTI_3_DEVTYPE_DEFVAL =   32'h14;
parameter CORESIGHT_A53_CTI_3_PIDR4 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_CTI_3_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_CTI_3_PIDR5 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_CTI_3_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_PIDR6 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_CTI_3_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_PIDR7 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_CTI_3_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_PIDR0 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_CTI_3_PIDR0_DEFVAL =   32'ha8;
parameter CORESIGHT_A53_CTI_3_PIDR1 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_CTI_3_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_CTI_3_PIDR2 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_CTI_3_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_CTI_3_PIDR3 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_CTI_3_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_CTI_3_CIDR0 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_CTI_3_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_CTI_3_CIDR1 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_CTI_3_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_CTI_3_CIDR2 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_CTI_3_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_CTI_3_CIDR3 =    CORESIGHT_A53_CTI_3_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_CTI_3_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_DBG_0_EDESR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_DBG_0_EDESR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDECR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_DBG_0_EDECR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDWAR_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_DBG_0_EDWAR_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDWAR_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_DBG_0_EDWAR_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGDTRRX_EL0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000080;
parameter CORESIGHT_A53_DBG_0_DBGDTRRX_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDITR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000084;
parameter CORESIGHT_A53_DBG_0_EDITR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDSCR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000088;
parameter CORESIGHT_A53_DBG_0_EDSCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGDTRTX_EL0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h0000008C;
parameter CORESIGHT_A53_DBG_0_DBGDTRTX_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDRCR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000090;
parameter CORESIGHT_A53_DBG_0_EDRCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDACR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000094;
parameter CORESIGHT_A53_DBG_0_EDACR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDECCR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000098;
parameter CORESIGHT_A53_DBG_0_EDECCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDPCSR_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h000000A0;
parameter CORESIGHT_A53_DBG_0_EDPCSR_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDCIDSR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h000000A4;
parameter CORESIGHT_A53_DBG_0_EDCIDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDVIDSR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h000000A8;
parameter CORESIGHT_A53_DBG_0_EDVIDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDPCSR_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h000000AC;
parameter CORESIGHT_A53_DBG_0_EDPCSR_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_OSLAR_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000300;
parameter CORESIGHT_A53_DBG_0_OSLAR_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDPRCR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000310;
parameter CORESIGHT_A53_DBG_0_EDPRCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_EDPRSR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000314;
parameter CORESIGHT_A53_DBG_0_EDPRSR_DEFVAL =   32'h2;
parameter CORESIGHT_A53_DBG_0_DBGBVR0_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_DBG_0_DBGBVR0_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR0_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_DBG_0_DBGBVR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBCR0_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_DBG_0_DBGBCR0_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR1_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000410;
parameter CORESIGHT_A53_DBG_0_DBGBVR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR1_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000414;
parameter CORESIGHT_A53_DBG_0_DBGBVR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBCR1_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000418;
parameter CORESIGHT_A53_DBG_0_DBGBCR1_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR2_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000420;
parameter CORESIGHT_A53_DBG_0_DBGBVR2_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR2_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000424;
parameter CORESIGHT_A53_DBG_0_DBGBVR2_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBCR2_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000428;
parameter CORESIGHT_A53_DBG_0_DBGBCR2_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR3_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000430;
parameter CORESIGHT_A53_DBG_0_DBGBVR3_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR3_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000434;
parameter CORESIGHT_A53_DBG_0_DBGBVR3_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBCR3_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000438;
parameter CORESIGHT_A53_DBG_0_DBGBCR3_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR4_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000440;
parameter CORESIGHT_A53_DBG_0_DBGBVR4_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR4_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000444;
parameter CORESIGHT_A53_DBG_0_DBGBVR4_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBCR4_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000448;
parameter CORESIGHT_A53_DBG_0_DBGBCR4_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR5_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000450;
parameter CORESIGHT_A53_DBG_0_DBGBVR5_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBVR5_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000454;
parameter CORESIGHT_A53_DBG_0_DBGBVR5_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGBCR5_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000458;
parameter CORESIGHT_A53_DBG_0_DBGBCR5_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR0_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000800;
parameter CORESIGHT_A53_DBG_0_DBGWVR0_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR0_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000804;
parameter CORESIGHT_A53_DBG_0_DBGWVR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWCR0_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000808;
parameter CORESIGHT_A53_DBG_0_DBGWCR0_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR1_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000810;
parameter CORESIGHT_A53_DBG_0_DBGWVR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR1_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000814;
parameter CORESIGHT_A53_DBG_0_DBGWVR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWCR1_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000818;
parameter CORESIGHT_A53_DBG_0_DBGWCR1_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR2_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000820;
parameter CORESIGHT_A53_DBG_0_DBGWVR2_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR2_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000824;
parameter CORESIGHT_A53_DBG_0_DBGWVR2_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWCR2_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000828;
parameter CORESIGHT_A53_DBG_0_DBGWCR2_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR3_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000830;
parameter CORESIGHT_A53_DBG_0_DBGWVR3_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR3_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000834;
parameter CORESIGHT_A53_DBG_0_DBGWVR3_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWCR3_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000838;
parameter CORESIGHT_A53_DBG_0_DBGWCR3_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR4_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000840;
parameter CORESIGHT_A53_DBG_0_DBGWVR4_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR4_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000844;
parameter CORESIGHT_A53_DBG_0_DBGWVR4_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWCR4_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000848;
parameter CORESIGHT_A53_DBG_0_DBGWCR4_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR5_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000850;
parameter CORESIGHT_A53_DBG_0_DBGWVR5_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWVR5_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000854;
parameter CORESIGHT_A53_DBG_0_DBGWVR5_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DBGWCR5_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000858;
parameter CORESIGHT_A53_DBG_0_DBGWCR5_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_MIDR_EL1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D00;
parameter CORESIGHT_A53_DBG_0_MIDR_EL1_DEFVAL =   32'h410fd032;
parameter CORESIGHT_A53_DBG_0_ID_AA64PFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D20;
parameter CORESIGHT_A53_DBG_0_ID_AA64PFR0_EL1_31TO0_DEFVAL =   32'h2222;
parameter CORESIGHT_A53_DBG_0_ID_AA64PFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D24;
parameter CORESIGHT_A53_DBG_0_ID_AA64PFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64DFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D28;
parameter CORESIGHT_A53_DBG_0_ID_AA64DFR0_EL1_31TO0_DEFVAL =   32'h10305106;
parameter CORESIGHT_A53_DBG_0_ID_AA64DFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D2C;
parameter CORESIGHT_A53_DBG_0_ID_AA64DFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64ISAR0_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D30;
parameter CORESIGHT_A53_DBG_0_ID_AA64ISAR0_EL1_31TO0_DEFVAL =   32'h11120;
parameter CORESIGHT_A53_DBG_0_ID_AA64ISAR0_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D34;
parameter CORESIGHT_A53_DBG_0_ID_AA64ISAR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64MMFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D38;
parameter CORESIGHT_A53_DBG_0_ID_AA64MMFR0_EL1_31TO0_DEFVAL =   32'h1122;
parameter CORESIGHT_A53_DBG_0_ID_AA64MMFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D3C;
parameter CORESIGHT_A53_DBG_0_ID_AA64MMFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64PFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D40;
parameter CORESIGHT_A53_DBG_0_ID_AA64PFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64PFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D44;
parameter CORESIGHT_A53_DBG_0_ID_AA64PFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64DFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D48;
parameter CORESIGHT_A53_DBG_0_ID_AA64DFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64DFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D4C;
parameter CORESIGHT_A53_DBG_0_ID_AA64DFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64ISAR1_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D50;
parameter CORESIGHT_A53_DBG_0_ID_AA64ISAR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64ISAR1_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D54;
parameter CORESIGHT_A53_DBG_0_ID_AA64ISAR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64MMFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D58;
parameter CORESIGHT_A53_DBG_0_ID_AA64MMFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ID_AA64MMFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000D5C;
parameter CORESIGHT_A53_DBG_0_ID_AA64MMFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_ITCTRL =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_DBG_0_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_CLAIMSET =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_DBG_0_CLAIMSET_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_CLAIMCLR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_DBG_0_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DEVAFF0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_DBG_0_DEVAFF0_DEFVAL =   32'h80000000;
parameter CORESIGHT_A53_DBG_0_DEVAFF1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_DBG_0_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_LAR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_DBG_0_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_LSR =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_DBG_0_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_AUTHSTATUS =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_DBG_0_AUTHSTATUS_DEFVAL =   32'haa;
parameter CORESIGHT_A53_DBG_0_DEVARCH =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_DBG_0_DEVARCH_DEFVAL =   32'h47706a15;
parameter CORESIGHT_A53_DBG_0_DEVID2 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FC0;
parameter CORESIGHT_A53_DBG_0_DEVID2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_DEVID1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FC4;
parameter CORESIGHT_A53_DBG_0_DEVID1_DEFVAL =   32'h2;
parameter CORESIGHT_A53_DBG_0_DEVID =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_DBG_0_DEVID_DEFVAL =   32'h3;
parameter CORESIGHT_A53_DBG_0_DEVTYPE =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_DBG_0_DEVTYPE_DEFVAL =   32'h15;
parameter CORESIGHT_A53_DBG_0_PIDR4 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_DBG_0_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_DBG_0_PIDR0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_DBG_0_PIDR0_DEFVAL =   32'h3;
parameter CORESIGHT_A53_DBG_0_PIDR1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_DBG_0_PIDR1_DEFVAL =   32'hbd;
parameter CORESIGHT_A53_DBG_0_PIDR2 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_DBG_0_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_DBG_0_PIDR3 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_DBG_0_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_0_CIDR0 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_DBG_0_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_DBG_0_CIDR1 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_DBG_0_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_DBG_0_CIDR2 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_DBG_0_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_DBG_0_CIDR3 =    CORESIGHT_A53_DBG_0_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_DBG_0_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_DBG_1_EDESR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_DBG_1_EDESR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDECR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_DBG_1_EDECR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDWAR_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_DBG_1_EDWAR_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDWAR_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_DBG_1_EDWAR_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGDTRRX_EL0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000080;
parameter CORESIGHT_A53_DBG_1_DBGDTRRX_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDITR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000084;
parameter CORESIGHT_A53_DBG_1_EDITR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDSCR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000088;
parameter CORESIGHT_A53_DBG_1_EDSCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGDTRTX_EL0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h0000008C;
parameter CORESIGHT_A53_DBG_1_DBGDTRTX_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDRCR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000090;
parameter CORESIGHT_A53_DBG_1_EDRCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDACR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000094;
parameter CORESIGHT_A53_DBG_1_EDACR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDECCR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000098;
parameter CORESIGHT_A53_DBG_1_EDECCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDPCSR_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h000000A0;
parameter CORESIGHT_A53_DBG_1_EDPCSR_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDCIDSR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h000000A4;
parameter CORESIGHT_A53_DBG_1_EDCIDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDVIDSR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h000000A8;
parameter CORESIGHT_A53_DBG_1_EDVIDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDPCSR_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h000000AC;
parameter CORESIGHT_A53_DBG_1_EDPCSR_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_OSLAR_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000300;
parameter CORESIGHT_A53_DBG_1_OSLAR_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDPRCR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000310;
parameter CORESIGHT_A53_DBG_1_EDPRCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_EDPRSR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000314;
parameter CORESIGHT_A53_DBG_1_EDPRSR_DEFVAL =   32'h2;
parameter CORESIGHT_A53_DBG_1_DBGBVR0_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_DBG_1_DBGBVR0_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR0_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_DBG_1_DBGBVR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBCR0_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_DBG_1_DBGBCR0_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR1_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000410;
parameter CORESIGHT_A53_DBG_1_DBGBVR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR1_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000414;
parameter CORESIGHT_A53_DBG_1_DBGBVR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBCR1_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000418;
parameter CORESIGHT_A53_DBG_1_DBGBCR1_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR2_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000420;
parameter CORESIGHT_A53_DBG_1_DBGBVR2_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR2_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000424;
parameter CORESIGHT_A53_DBG_1_DBGBVR2_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBCR2_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000428;
parameter CORESIGHT_A53_DBG_1_DBGBCR2_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR3_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000430;
parameter CORESIGHT_A53_DBG_1_DBGBVR3_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR3_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000434;
parameter CORESIGHT_A53_DBG_1_DBGBVR3_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBCR3_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000438;
parameter CORESIGHT_A53_DBG_1_DBGBCR3_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR4_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000440;
parameter CORESIGHT_A53_DBG_1_DBGBVR4_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR4_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000444;
parameter CORESIGHT_A53_DBG_1_DBGBVR4_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBCR4_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000448;
parameter CORESIGHT_A53_DBG_1_DBGBCR4_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR5_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000450;
parameter CORESIGHT_A53_DBG_1_DBGBVR5_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBVR5_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000454;
parameter CORESIGHT_A53_DBG_1_DBGBVR5_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGBCR5_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000458;
parameter CORESIGHT_A53_DBG_1_DBGBCR5_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR0_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000800;
parameter CORESIGHT_A53_DBG_1_DBGWVR0_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR0_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000804;
parameter CORESIGHT_A53_DBG_1_DBGWVR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWCR0_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000808;
parameter CORESIGHT_A53_DBG_1_DBGWCR0_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR1_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000810;
parameter CORESIGHT_A53_DBG_1_DBGWVR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR1_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000814;
parameter CORESIGHT_A53_DBG_1_DBGWVR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWCR1_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000818;
parameter CORESIGHT_A53_DBG_1_DBGWCR1_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR2_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000820;
parameter CORESIGHT_A53_DBG_1_DBGWVR2_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR2_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000824;
parameter CORESIGHT_A53_DBG_1_DBGWVR2_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWCR2_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000828;
parameter CORESIGHT_A53_DBG_1_DBGWCR2_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR3_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000830;
parameter CORESIGHT_A53_DBG_1_DBGWVR3_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR3_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000834;
parameter CORESIGHT_A53_DBG_1_DBGWVR3_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWCR3_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000838;
parameter CORESIGHT_A53_DBG_1_DBGWCR3_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR4_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000840;
parameter CORESIGHT_A53_DBG_1_DBGWVR4_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR4_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000844;
parameter CORESIGHT_A53_DBG_1_DBGWVR4_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWCR4_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000848;
parameter CORESIGHT_A53_DBG_1_DBGWCR4_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR5_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000850;
parameter CORESIGHT_A53_DBG_1_DBGWVR5_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWVR5_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000854;
parameter CORESIGHT_A53_DBG_1_DBGWVR5_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DBGWCR5_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000858;
parameter CORESIGHT_A53_DBG_1_DBGWCR5_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_MIDR_EL1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D00;
parameter CORESIGHT_A53_DBG_1_MIDR_EL1_DEFVAL =   32'h410fd032;
parameter CORESIGHT_A53_DBG_1_ID_AA64PFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D20;
parameter CORESIGHT_A53_DBG_1_ID_AA64PFR0_EL1_31TO0_DEFVAL =   32'h2222;
parameter CORESIGHT_A53_DBG_1_ID_AA64PFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D24;
parameter CORESIGHT_A53_DBG_1_ID_AA64PFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64DFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D28;
parameter CORESIGHT_A53_DBG_1_ID_AA64DFR0_EL1_31TO0_DEFVAL =   32'h10305106;
parameter CORESIGHT_A53_DBG_1_ID_AA64DFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D2C;
parameter CORESIGHT_A53_DBG_1_ID_AA64DFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64ISAR0_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D30;
parameter CORESIGHT_A53_DBG_1_ID_AA64ISAR0_EL1_31TO0_DEFVAL =   32'h11120;
parameter CORESIGHT_A53_DBG_1_ID_AA64ISAR0_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D34;
parameter CORESIGHT_A53_DBG_1_ID_AA64ISAR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64MMFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D38;
parameter CORESIGHT_A53_DBG_1_ID_AA64MMFR0_EL1_31TO0_DEFVAL =   32'h1122;
parameter CORESIGHT_A53_DBG_1_ID_AA64MMFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D3C;
parameter CORESIGHT_A53_DBG_1_ID_AA64MMFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64PFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D40;
parameter CORESIGHT_A53_DBG_1_ID_AA64PFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64PFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D44;
parameter CORESIGHT_A53_DBG_1_ID_AA64PFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64DFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D48;
parameter CORESIGHT_A53_DBG_1_ID_AA64DFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64DFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D4C;
parameter CORESIGHT_A53_DBG_1_ID_AA64DFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64ISAR1_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D50;
parameter CORESIGHT_A53_DBG_1_ID_AA64ISAR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64ISAR1_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D54;
parameter CORESIGHT_A53_DBG_1_ID_AA64ISAR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64MMFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D58;
parameter CORESIGHT_A53_DBG_1_ID_AA64MMFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ID_AA64MMFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000D5C;
parameter CORESIGHT_A53_DBG_1_ID_AA64MMFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_ITCTRL =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_DBG_1_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_CLAIMSET =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_DBG_1_CLAIMSET_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_CLAIMCLR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_DBG_1_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DEVAFF0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_DBG_1_DEVAFF0_DEFVAL =   32'h80000001;
parameter CORESIGHT_A53_DBG_1_DEVAFF1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_DBG_1_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_LAR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_DBG_1_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_LSR =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_DBG_1_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_AUTHSTATUS =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_DBG_1_AUTHSTATUS_DEFVAL =   32'haa;
parameter CORESIGHT_A53_DBG_1_DEVARCH =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_DBG_1_DEVARCH_DEFVAL =   32'h47706a15;
parameter CORESIGHT_A53_DBG_1_DEVID2 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FC0;
parameter CORESIGHT_A53_DBG_1_DEVID2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_DEVID1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FC4;
parameter CORESIGHT_A53_DBG_1_DEVID1_DEFVAL =   32'h2;
parameter CORESIGHT_A53_DBG_1_DEVID =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_DBG_1_DEVID_DEFVAL =   32'h3;
parameter CORESIGHT_A53_DBG_1_DEVTYPE =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_DBG_1_DEVTYPE_DEFVAL =   32'h15;
parameter CORESIGHT_A53_DBG_1_PIDR4 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_DBG_1_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_DBG_1_PIDR0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_DBG_1_PIDR0_DEFVAL =   32'h3;
parameter CORESIGHT_A53_DBG_1_PIDR1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_DBG_1_PIDR1_DEFVAL =   32'hbd;
parameter CORESIGHT_A53_DBG_1_PIDR2 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_DBG_1_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_DBG_1_PIDR3 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_DBG_1_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_1_CIDR0 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_DBG_1_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_DBG_1_CIDR1 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_DBG_1_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_DBG_1_CIDR2 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_DBG_1_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_DBG_1_CIDR3 =    CORESIGHT_A53_DBG_1_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_DBG_1_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_DBG_2_EDESR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_DBG_2_EDESR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDECR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_DBG_2_EDECR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDWAR_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_DBG_2_EDWAR_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDWAR_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_DBG_2_EDWAR_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGDTRRX_EL0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000080;
parameter CORESIGHT_A53_DBG_2_DBGDTRRX_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDITR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000084;
parameter CORESIGHT_A53_DBG_2_EDITR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDSCR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000088;
parameter CORESIGHT_A53_DBG_2_EDSCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGDTRTX_EL0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h0000008C;
parameter CORESIGHT_A53_DBG_2_DBGDTRTX_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDRCR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000090;
parameter CORESIGHT_A53_DBG_2_EDRCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDACR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000094;
parameter CORESIGHT_A53_DBG_2_EDACR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDECCR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000098;
parameter CORESIGHT_A53_DBG_2_EDECCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDPCSR_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h000000A0;
parameter CORESIGHT_A53_DBG_2_EDPCSR_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDCIDSR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h000000A4;
parameter CORESIGHT_A53_DBG_2_EDCIDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDVIDSR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h000000A8;
parameter CORESIGHT_A53_DBG_2_EDVIDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDPCSR_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h000000AC;
parameter CORESIGHT_A53_DBG_2_EDPCSR_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_OSLAR_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000300;
parameter CORESIGHT_A53_DBG_2_OSLAR_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDPRCR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000310;
parameter CORESIGHT_A53_DBG_2_EDPRCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_EDPRSR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000314;
parameter CORESIGHT_A53_DBG_2_EDPRSR_DEFVAL =   32'h2;
parameter CORESIGHT_A53_DBG_2_DBGBVR0_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_DBG_2_DBGBVR0_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR0_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_DBG_2_DBGBVR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBCR0_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_DBG_2_DBGBCR0_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR1_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000410;
parameter CORESIGHT_A53_DBG_2_DBGBVR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR1_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000414;
parameter CORESIGHT_A53_DBG_2_DBGBVR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBCR1_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000418;
parameter CORESIGHT_A53_DBG_2_DBGBCR1_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR2_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000420;
parameter CORESIGHT_A53_DBG_2_DBGBVR2_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR2_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000424;
parameter CORESIGHT_A53_DBG_2_DBGBVR2_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBCR2_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000428;
parameter CORESIGHT_A53_DBG_2_DBGBCR2_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR3_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000430;
parameter CORESIGHT_A53_DBG_2_DBGBVR3_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR3_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000434;
parameter CORESIGHT_A53_DBG_2_DBGBVR3_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBCR3_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000438;
parameter CORESIGHT_A53_DBG_2_DBGBCR3_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR4_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000440;
parameter CORESIGHT_A53_DBG_2_DBGBVR4_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR4_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000444;
parameter CORESIGHT_A53_DBG_2_DBGBVR4_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBCR4_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000448;
parameter CORESIGHT_A53_DBG_2_DBGBCR4_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR5_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000450;
parameter CORESIGHT_A53_DBG_2_DBGBVR5_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBVR5_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000454;
parameter CORESIGHT_A53_DBG_2_DBGBVR5_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGBCR5_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000458;
parameter CORESIGHT_A53_DBG_2_DBGBCR5_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR0_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000800;
parameter CORESIGHT_A53_DBG_2_DBGWVR0_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR0_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000804;
parameter CORESIGHT_A53_DBG_2_DBGWVR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWCR0_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000808;
parameter CORESIGHT_A53_DBG_2_DBGWCR0_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR1_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000810;
parameter CORESIGHT_A53_DBG_2_DBGWVR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR1_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000814;
parameter CORESIGHT_A53_DBG_2_DBGWVR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWCR1_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000818;
parameter CORESIGHT_A53_DBG_2_DBGWCR1_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR2_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000820;
parameter CORESIGHT_A53_DBG_2_DBGWVR2_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR2_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000824;
parameter CORESIGHT_A53_DBG_2_DBGWVR2_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWCR2_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000828;
parameter CORESIGHT_A53_DBG_2_DBGWCR2_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR3_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000830;
parameter CORESIGHT_A53_DBG_2_DBGWVR3_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR3_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000834;
parameter CORESIGHT_A53_DBG_2_DBGWVR3_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWCR3_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000838;
parameter CORESIGHT_A53_DBG_2_DBGWCR3_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR4_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000840;
parameter CORESIGHT_A53_DBG_2_DBGWVR4_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR4_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000844;
parameter CORESIGHT_A53_DBG_2_DBGWVR4_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWCR4_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000848;
parameter CORESIGHT_A53_DBG_2_DBGWCR4_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR5_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000850;
parameter CORESIGHT_A53_DBG_2_DBGWVR5_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWVR5_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000854;
parameter CORESIGHT_A53_DBG_2_DBGWVR5_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DBGWCR5_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000858;
parameter CORESIGHT_A53_DBG_2_DBGWCR5_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_MIDR_EL1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D00;
parameter CORESIGHT_A53_DBG_2_MIDR_EL1_DEFVAL =   32'h410fd032;
parameter CORESIGHT_A53_DBG_2_ID_AA64PFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D20;
parameter CORESIGHT_A53_DBG_2_ID_AA64PFR0_EL1_31TO0_DEFVAL =   32'h2222;
parameter CORESIGHT_A53_DBG_2_ID_AA64PFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D24;
parameter CORESIGHT_A53_DBG_2_ID_AA64PFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64DFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D28;
parameter CORESIGHT_A53_DBG_2_ID_AA64DFR0_EL1_31TO0_DEFVAL =   32'h10305106;
parameter CORESIGHT_A53_DBG_2_ID_AA64DFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D2C;
parameter CORESIGHT_A53_DBG_2_ID_AA64DFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64ISAR0_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D30;
parameter CORESIGHT_A53_DBG_2_ID_AA64ISAR0_EL1_31TO0_DEFVAL =   32'h11120;
parameter CORESIGHT_A53_DBG_2_ID_AA64ISAR0_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D34;
parameter CORESIGHT_A53_DBG_2_ID_AA64ISAR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64MMFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D38;
parameter CORESIGHT_A53_DBG_2_ID_AA64MMFR0_EL1_31TO0_DEFVAL =   32'h1122;
parameter CORESIGHT_A53_DBG_2_ID_AA64MMFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D3C;
parameter CORESIGHT_A53_DBG_2_ID_AA64MMFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64PFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D40;
parameter CORESIGHT_A53_DBG_2_ID_AA64PFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64PFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D44;
parameter CORESIGHT_A53_DBG_2_ID_AA64PFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64DFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D48;
parameter CORESIGHT_A53_DBG_2_ID_AA64DFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64DFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D4C;
parameter CORESIGHT_A53_DBG_2_ID_AA64DFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64ISAR1_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D50;
parameter CORESIGHT_A53_DBG_2_ID_AA64ISAR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64ISAR1_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D54;
parameter CORESIGHT_A53_DBG_2_ID_AA64ISAR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64MMFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D58;
parameter CORESIGHT_A53_DBG_2_ID_AA64MMFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ID_AA64MMFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000D5C;
parameter CORESIGHT_A53_DBG_2_ID_AA64MMFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_ITCTRL =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_DBG_2_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_CLAIMSET =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_DBG_2_CLAIMSET_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_CLAIMCLR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_DBG_2_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DEVAFF0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_DBG_2_DEVAFF0_DEFVAL =   32'h80000002;
parameter CORESIGHT_A53_DBG_2_DEVAFF1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_DBG_2_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_LAR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_DBG_2_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_LSR =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_DBG_2_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_AUTHSTATUS =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_DBG_2_AUTHSTATUS_DEFVAL =   32'haa;
parameter CORESIGHT_A53_DBG_2_DEVARCH =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_DBG_2_DEVARCH_DEFVAL =   32'h47706a15;
parameter CORESIGHT_A53_DBG_2_DEVID2 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FC0;
parameter CORESIGHT_A53_DBG_2_DEVID2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_DEVID1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FC4;
parameter CORESIGHT_A53_DBG_2_DEVID1_DEFVAL =   32'h2;
parameter CORESIGHT_A53_DBG_2_DEVID =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_DBG_2_DEVID_DEFVAL =   32'h3;
parameter CORESIGHT_A53_DBG_2_DEVTYPE =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_DBG_2_DEVTYPE_DEFVAL =   32'h15;
parameter CORESIGHT_A53_DBG_2_PIDR4 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_DBG_2_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_DBG_2_PIDR0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_DBG_2_PIDR0_DEFVAL =   32'h3;
parameter CORESIGHT_A53_DBG_2_PIDR1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_DBG_2_PIDR1_DEFVAL =   32'hbd;
parameter CORESIGHT_A53_DBG_2_PIDR2 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_DBG_2_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_DBG_2_PIDR3 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_DBG_2_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_2_CIDR0 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_DBG_2_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_DBG_2_CIDR1 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_DBG_2_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_DBG_2_CIDR2 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_DBG_2_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_DBG_2_CIDR3 =    CORESIGHT_A53_DBG_2_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_DBG_2_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_DBG_3_EDESR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_DBG_3_EDESR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDECR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_DBG_3_EDECR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDWAR_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_DBG_3_EDWAR_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDWAR_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_DBG_3_EDWAR_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGDTRRX_EL0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000080;
parameter CORESIGHT_A53_DBG_3_DBGDTRRX_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDITR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000084;
parameter CORESIGHT_A53_DBG_3_EDITR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDSCR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000088;
parameter CORESIGHT_A53_DBG_3_EDSCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGDTRTX_EL0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h0000008C;
parameter CORESIGHT_A53_DBG_3_DBGDTRTX_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDRCR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000090;
parameter CORESIGHT_A53_DBG_3_EDRCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDACR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000094;
parameter CORESIGHT_A53_DBG_3_EDACR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDECCR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000098;
parameter CORESIGHT_A53_DBG_3_EDECCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDPCSR_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h000000A0;
parameter CORESIGHT_A53_DBG_3_EDPCSR_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDCIDSR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h000000A4;
parameter CORESIGHT_A53_DBG_3_EDCIDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDVIDSR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h000000A8;
parameter CORESIGHT_A53_DBG_3_EDVIDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDPCSR_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h000000AC;
parameter CORESIGHT_A53_DBG_3_EDPCSR_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_OSLAR_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000300;
parameter CORESIGHT_A53_DBG_3_OSLAR_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDPRCR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000310;
parameter CORESIGHT_A53_DBG_3_EDPRCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_EDPRSR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000314;
parameter CORESIGHT_A53_DBG_3_EDPRSR_DEFVAL =   32'h2;
parameter CORESIGHT_A53_DBG_3_DBGBVR0_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_DBG_3_DBGBVR0_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR0_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_DBG_3_DBGBVR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBCR0_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_DBG_3_DBGBCR0_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR1_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000410;
parameter CORESIGHT_A53_DBG_3_DBGBVR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR1_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000414;
parameter CORESIGHT_A53_DBG_3_DBGBVR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBCR1_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000418;
parameter CORESIGHT_A53_DBG_3_DBGBCR1_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR2_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000420;
parameter CORESIGHT_A53_DBG_3_DBGBVR2_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR2_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000424;
parameter CORESIGHT_A53_DBG_3_DBGBVR2_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBCR2_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000428;
parameter CORESIGHT_A53_DBG_3_DBGBCR2_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR3_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000430;
parameter CORESIGHT_A53_DBG_3_DBGBVR3_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR3_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000434;
parameter CORESIGHT_A53_DBG_3_DBGBVR3_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBCR3_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000438;
parameter CORESIGHT_A53_DBG_3_DBGBCR3_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR4_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000440;
parameter CORESIGHT_A53_DBG_3_DBGBVR4_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR4_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000444;
parameter CORESIGHT_A53_DBG_3_DBGBVR4_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBCR4_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000448;
parameter CORESIGHT_A53_DBG_3_DBGBCR4_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR5_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000450;
parameter CORESIGHT_A53_DBG_3_DBGBVR5_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBVR5_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000454;
parameter CORESIGHT_A53_DBG_3_DBGBVR5_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGBCR5_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000458;
parameter CORESIGHT_A53_DBG_3_DBGBCR5_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR0_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000800;
parameter CORESIGHT_A53_DBG_3_DBGWVR0_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR0_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000804;
parameter CORESIGHT_A53_DBG_3_DBGWVR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWCR0_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000808;
parameter CORESIGHT_A53_DBG_3_DBGWCR0_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR1_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000810;
parameter CORESIGHT_A53_DBG_3_DBGWVR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR1_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000814;
parameter CORESIGHT_A53_DBG_3_DBGWVR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWCR1_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000818;
parameter CORESIGHT_A53_DBG_3_DBGWCR1_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR2_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000820;
parameter CORESIGHT_A53_DBG_3_DBGWVR2_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR2_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000824;
parameter CORESIGHT_A53_DBG_3_DBGWVR2_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWCR2_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000828;
parameter CORESIGHT_A53_DBG_3_DBGWCR2_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR3_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000830;
parameter CORESIGHT_A53_DBG_3_DBGWVR3_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR3_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000834;
parameter CORESIGHT_A53_DBG_3_DBGWVR3_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWCR3_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000838;
parameter CORESIGHT_A53_DBG_3_DBGWCR3_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR4_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000840;
parameter CORESIGHT_A53_DBG_3_DBGWVR4_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR4_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000844;
parameter CORESIGHT_A53_DBG_3_DBGWVR4_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWCR4_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000848;
parameter CORESIGHT_A53_DBG_3_DBGWCR4_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR5_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000850;
parameter CORESIGHT_A53_DBG_3_DBGWVR5_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWVR5_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000854;
parameter CORESIGHT_A53_DBG_3_DBGWVR5_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DBGWCR5_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000858;
parameter CORESIGHT_A53_DBG_3_DBGWCR5_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_MIDR_EL1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D00;
parameter CORESIGHT_A53_DBG_3_MIDR_EL1_DEFVAL =   32'h410fd032;
parameter CORESIGHT_A53_DBG_3_ID_AA64PFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D20;
parameter CORESIGHT_A53_DBG_3_ID_AA64PFR0_EL1_31TO0_DEFVAL =   32'h2222;
parameter CORESIGHT_A53_DBG_3_ID_AA64PFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D24;
parameter CORESIGHT_A53_DBG_3_ID_AA64PFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64DFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D28;
parameter CORESIGHT_A53_DBG_3_ID_AA64DFR0_EL1_31TO0_DEFVAL =   32'h10305106;
parameter CORESIGHT_A53_DBG_3_ID_AA64DFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D2C;
parameter CORESIGHT_A53_DBG_3_ID_AA64DFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64ISAR0_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D30;
parameter CORESIGHT_A53_DBG_3_ID_AA64ISAR0_EL1_31TO0_DEFVAL =   32'h11120;
parameter CORESIGHT_A53_DBG_3_ID_AA64ISAR0_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D34;
parameter CORESIGHT_A53_DBG_3_ID_AA64ISAR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64MMFR0_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D38;
parameter CORESIGHT_A53_DBG_3_ID_AA64MMFR0_EL1_31TO0_DEFVAL =   32'h1122;
parameter CORESIGHT_A53_DBG_3_ID_AA64MMFR0_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D3C;
parameter CORESIGHT_A53_DBG_3_ID_AA64MMFR0_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64PFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D40;
parameter CORESIGHT_A53_DBG_3_ID_AA64PFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64PFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D44;
parameter CORESIGHT_A53_DBG_3_ID_AA64PFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64DFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D48;
parameter CORESIGHT_A53_DBG_3_ID_AA64DFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64DFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D4C;
parameter CORESIGHT_A53_DBG_3_ID_AA64DFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64ISAR1_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D50;
parameter CORESIGHT_A53_DBG_3_ID_AA64ISAR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64ISAR1_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D54;
parameter CORESIGHT_A53_DBG_3_ID_AA64ISAR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64MMFR1_EL1_31TO0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D58;
parameter CORESIGHT_A53_DBG_3_ID_AA64MMFR1_EL1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ID_AA64MMFR1_EL1_63TO32 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000D5C;
parameter CORESIGHT_A53_DBG_3_ID_AA64MMFR1_EL1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_ITCTRL =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_DBG_3_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_CLAIMSET =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_DBG_3_CLAIMSET_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_CLAIMCLR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_DBG_3_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DEVAFF0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_DBG_3_DEVAFF0_DEFVAL =   32'h80000003;
parameter CORESIGHT_A53_DBG_3_DEVAFF1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_DBG_3_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_LAR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_DBG_3_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_LSR =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_DBG_3_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_AUTHSTATUS =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_DBG_3_AUTHSTATUS_DEFVAL =   32'haa;
parameter CORESIGHT_A53_DBG_3_DEVARCH =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_DBG_3_DEVARCH_DEFVAL =   32'h47706a15;
parameter CORESIGHT_A53_DBG_3_DEVID2 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FC0;
parameter CORESIGHT_A53_DBG_3_DEVID2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_DEVID1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FC4;
parameter CORESIGHT_A53_DBG_3_DEVID1_DEFVAL =   32'h2;
parameter CORESIGHT_A53_DBG_3_DEVID =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_DBG_3_DEVID_DEFVAL =   32'h3;
parameter CORESIGHT_A53_DBG_3_DEVTYPE =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_DBG_3_DEVTYPE_DEFVAL =   32'h15;
parameter CORESIGHT_A53_DBG_3_PIDR4 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_DBG_3_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_DBG_3_PIDR0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_DBG_3_PIDR0_DEFVAL =   32'h3;
parameter CORESIGHT_A53_DBG_3_PIDR1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_DBG_3_PIDR1_DEFVAL =   32'hbd;
parameter CORESIGHT_A53_DBG_3_PIDR2 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_DBG_3_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_DBG_3_PIDR3 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_DBG_3_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_DBG_3_CIDR0 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_DBG_3_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_DBG_3_CIDR1 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_DBG_3_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_DBG_3_CIDR2 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_DBG_3_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_DBG_3_CIDR3 =    CORESIGHT_A53_DBG_3_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_DBG_3_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_ETM_0_PRGCTLR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000004;
parameter CORESIGHT_A53_ETM_0_PRGCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_STATR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000000C;
parameter CORESIGHT_A53_ETM_0_STATR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CONFIGR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_ETM_0_CONFIGR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_AUXCTLR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_ETM_0_AUXCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_EVENTCTL0R =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_ETM_0_EVENTCTL0R_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_EVENTCTL1R =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_ETM_0_EVENTCTL1R_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_STALLCTLR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000002C;
parameter CORESIGHT_A53_ETM_0_STALLCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_TSCTLR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_ETM_0_TSCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_SYNCPR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_ETM_0_SYNCPR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CCCTLR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000038;
parameter CORESIGHT_A53_ETM_0_CCCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_BBCTLR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000003C;
parameter CORESIGHT_A53_ETM_0_BBCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_TRACEIDR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000040;
parameter CORESIGHT_A53_ETM_0_TRACEIDR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_VICTLR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000080;
parameter CORESIGHT_A53_ETM_0_VICTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_VIIECTLR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000084;
parameter CORESIGHT_A53_ETM_0_VIIECTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_VISSCTLR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000088;
parameter CORESIGHT_A53_ETM_0_VISSCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_SEQEVR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000100;
parameter CORESIGHT_A53_ETM_0_SEQEVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_SEQEVR1 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000104;
parameter CORESIGHT_A53_ETM_0_SEQEVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_SEQEVR2 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000108;
parameter CORESIGHT_A53_ETM_0_SEQEVR2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_SEQRSTEVR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000118;
parameter CORESIGHT_A53_ETM_0_SEQRSTEVR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_SEQSTR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000011C;
parameter CORESIGHT_A53_ETM_0_SEQSTR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_EXTINSELR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000120;
parameter CORESIGHT_A53_ETM_0_EXTINSELR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CNTRLDVR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000140;
parameter CORESIGHT_A53_ETM_0_CNTRLDVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CNTRLDVR1 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000144;
parameter CORESIGHT_A53_ETM_0_CNTRLDVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CNTCTLR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000150;
parameter CORESIGHT_A53_ETM_0_CNTCTLR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CNTCTLR1 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000154;
parameter CORESIGHT_A53_ETM_0_CNTCTLR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CNTVR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000160;
parameter CORESIGHT_A53_ETM_0_CNTVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CNTVR1 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000164;
parameter CORESIGHT_A53_ETM_0_CNTVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_IDR8 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000180;
parameter CORESIGHT_A53_ETM_0_IDR8_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_IDR9 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000184;
parameter CORESIGHT_A53_ETM_0_IDR9_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_IDR10 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000188;
parameter CORESIGHT_A53_ETM_0_IDR10_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_IDR11 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000018C;
parameter CORESIGHT_A53_ETM_0_IDR11_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_IDR12 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000190;
parameter CORESIGHT_A53_ETM_0_IDR12_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_IDR13 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000194;
parameter CORESIGHT_A53_ETM_0_IDR13_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_IMSPEC0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000001C0;
parameter CORESIGHT_A53_ETM_0_IMSPEC0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_IDR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000001E0;
parameter CORESIGHT_A53_ETM_0_IDR0_DEFVAL =   32'h28000ea0;
parameter CORESIGHT_A53_ETM_0_IDR1 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000001E4;
parameter CORESIGHT_A53_ETM_0_IDR1_DEFVAL =   32'h41000402;
parameter CORESIGHT_A53_ETM_0_IDR2 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000001E8;
parameter CORESIGHT_A53_ETM_0_IDR2_DEFVAL =   32'h488;
parameter CORESIGHT_A53_ETM_0_IDR3 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000001EC;
parameter CORESIGHT_A53_ETM_0_IDR3_DEFVAL =   32'hd7b0004;
parameter CORESIGHT_A53_ETM_0_IDR4 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000001F0;
parameter CORESIGHT_A53_ETM_0_IDR4_DEFVAL =   32'h11170004;
parameter CORESIGHT_A53_ETM_0_IDR5 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000001F4;
parameter CORESIGHT_A53_ETM_0_IDR5_DEFVAL =   32'h28c70822;
parameter CORESIGHT_A53_ETM_0_RSCTLRN0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000208;
parameter CORESIGHT_A53_ETM_0_RSCTLRN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN1 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000020C;
parameter CORESIGHT_A53_ETM_0_RSCTLRN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN2 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000210;
parameter CORESIGHT_A53_ETM_0_RSCTLRN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN3 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000214;
parameter CORESIGHT_A53_ETM_0_RSCTLRN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN4 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000218;
parameter CORESIGHT_A53_ETM_0_RSCTLRN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN5 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000021C;
parameter CORESIGHT_A53_ETM_0_RSCTLRN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN6 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000220;
parameter CORESIGHT_A53_ETM_0_RSCTLRN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN7 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000224;
parameter CORESIGHT_A53_ETM_0_RSCTLRN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN8 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000228;
parameter CORESIGHT_A53_ETM_0_RSCTLRN8_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN9 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000022C;
parameter CORESIGHT_A53_ETM_0_RSCTLRN9_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN10 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000230;
parameter CORESIGHT_A53_ETM_0_RSCTLRN10_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN11 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000234;
parameter CORESIGHT_A53_ETM_0_RSCTLRN11_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN12 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000238;
parameter CORESIGHT_A53_ETM_0_RSCTLRN12_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_RSCTLRN13 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000023C;
parameter CORESIGHT_A53_ETM_0_RSCTLRN13_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_SSCCR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000280;
parameter CORESIGHT_A53_ETM_0_SSCCR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_SSCSR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000002A0;
parameter CORESIGHT_A53_ETM_0_SSCSR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_OSLAR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000300;
parameter CORESIGHT_A53_ETM_0_OSLAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_OSLSR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000304;
parameter CORESIGHT_A53_ETM_0_OSLSR_DEFVAL =   32'ha;
parameter CORESIGHT_A53_ETM_0_PDCR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000310;
parameter CORESIGHT_A53_ETM_0_PDCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_PDSR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000314;
parameter CORESIGHT_A53_ETM_0_PDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN0_31TO0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_ETM_0_ACVRN0_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN0_63TO32 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_ETM_0_ACVRN0_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN1_31TO0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_ETM_0_ACVRN1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN1_63TO32 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000040C;
parameter CORESIGHT_A53_ETM_0_ACVRN1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN2_31TO0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000410;
parameter CORESIGHT_A53_ETM_0_ACVRN2_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN2_63TO32 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000414;
parameter CORESIGHT_A53_ETM_0_ACVRN2_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN3_31TO0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000418;
parameter CORESIGHT_A53_ETM_0_ACVRN3_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN3_63TO32 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000041C;
parameter CORESIGHT_A53_ETM_0_ACVRN3_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN4_31TO0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000420;
parameter CORESIGHT_A53_ETM_0_ACVRN4_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN4_63TO32 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000424;
parameter CORESIGHT_A53_ETM_0_ACVRN4_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN5_31TO0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000428;
parameter CORESIGHT_A53_ETM_0_ACVRN5_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN5_63TO32 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000042C;
parameter CORESIGHT_A53_ETM_0_ACVRN5_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN6_31TO0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000430;
parameter CORESIGHT_A53_ETM_0_ACVRN6_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN6_63TO32 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000434;
parameter CORESIGHT_A53_ETM_0_ACVRN6_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN7_31TO0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000438;
parameter CORESIGHT_A53_ETM_0_ACVRN7_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACVRN7_63TO32 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h0000043C;
parameter CORESIGHT_A53_ETM_0_ACVRN7_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACATRN0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000480;
parameter CORESIGHT_A53_ETM_0_ACATRN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACATRN1 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000488;
parameter CORESIGHT_A53_ETM_0_ACATRN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACATRN2 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000490;
parameter CORESIGHT_A53_ETM_0_ACATRN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACATRN3 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000498;
parameter CORESIGHT_A53_ETM_0_ACATRN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACATRN4 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000004A0;
parameter CORESIGHT_A53_ETM_0_ACATRN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACATRN5 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000004A8;
parameter CORESIGHT_A53_ETM_0_ACATRN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACATRN6 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000004B0;
parameter CORESIGHT_A53_ETM_0_ACATRN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ACATRN7 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h000004B8;
parameter CORESIGHT_A53_ETM_0_ACATRN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CIDCVR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000600;
parameter CORESIGHT_A53_ETM_0_CIDCVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_VMIDCVR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000640;
parameter CORESIGHT_A53_ETM_0_VMIDCVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CIDCCTLR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000680;
parameter CORESIGHT_A53_ETM_0_CIDCCTLR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ITATBIDR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000EE4;
parameter CORESIGHT_A53_ETM_0_ITATBIDR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ITIDATAR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_A53_ETM_0_ITIDATAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ITIATBINR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_A53_ETM_0_ITIATBINR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ITIATBOUTR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000EFC;
parameter CORESIGHT_A53_ETM_0_ITIATBOUTR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_ITCTRL =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_ETM_0_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CLAIMSET =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_ETM_0_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_A53_ETM_0_CLAIMCLR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_ETM_0_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_DEVAFF0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_ETM_0_DEVAFF0_DEFVAL =   32'h80000000;
parameter CORESIGHT_A53_ETM_0_DEVAFF1 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_ETM_0_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_LAR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_ETM_0_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_LSR =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_ETM_0_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_AUTHSTATUS =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_ETM_0_AUTHSTATUS_DEFVAL =   32'h88;
parameter CORESIGHT_A53_ETM_0_DEVARCH =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_ETM_0_DEVARCH_DEFVAL =   32'h47704a13;
parameter CORESIGHT_A53_ETM_0_DEVID =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_ETM_0_DEVID_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_DEVTYPE =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_ETM_0_DEVTYPE_DEFVAL =   32'h13;
parameter CORESIGHT_A53_ETM_0_PIDR4 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_ETM_0_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_ETM_0_PIDR5 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_ETM_0_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_PIDR6 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_ETM_0_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_PIDR7 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_ETM_0_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_PIDR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_ETM_0_PIDR0_DEFVAL =   32'h5d;
parameter CORESIGHT_A53_ETM_0_PIDR1 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_ETM_0_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_ETM_0_PIDR2 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_ETM_0_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_ETM_0_PIDR3 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_ETM_0_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_0_CIDR0 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_ETM_0_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_ETM_0_CIDR1 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_ETM_0_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_ETM_0_CIDR2 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_ETM_0_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_ETM_0_CIDR3 =    CORESIGHT_A53_ETM_0_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_ETM_0_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_ETM_1_PRGCTLR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000004;
parameter CORESIGHT_A53_ETM_1_PRGCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_STATR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000000C;
parameter CORESIGHT_A53_ETM_1_STATR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CONFIGR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_ETM_1_CONFIGR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_AUXCTLR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_ETM_1_AUXCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_EVENTCTL0R =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_ETM_1_EVENTCTL0R_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_EVENTCTL1R =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_ETM_1_EVENTCTL1R_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_STALLCTLR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000002C;
parameter CORESIGHT_A53_ETM_1_STALLCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_TSCTLR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_ETM_1_TSCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_SYNCPR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_ETM_1_SYNCPR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CCCTLR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000038;
parameter CORESIGHT_A53_ETM_1_CCCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_BBCTLR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000003C;
parameter CORESIGHT_A53_ETM_1_BBCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_TRACEIDR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000040;
parameter CORESIGHT_A53_ETM_1_TRACEIDR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_VICTLR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000080;
parameter CORESIGHT_A53_ETM_1_VICTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_VIIECTLR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000084;
parameter CORESIGHT_A53_ETM_1_VIIECTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_VISSCTLR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000088;
parameter CORESIGHT_A53_ETM_1_VISSCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_SEQEVR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000100;
parameter CORESIGHT_A53_ETM_1_SEQEVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_SEQEVR1 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000104;
parameter CORESIGHT_A53_ETM_1_SEQEVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_SEQEVR2 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000108;
parameter CORESIGHT_A53_ETM_1_SEQEVR2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_SEQRSTEVR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000118;
parameter CORESIGHT_A53_ETM_1_SEQRSTEVR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_SEQSTR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000011C;
parameter CORESIGHT_A53_ETM_1_SEQSTR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_EXTINSELR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000120;
parameter CORESIGHT_A53_ETM_1_EXTINSELR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CNTRLDVR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000140;
parameter CORESIGHT_A53_ETM_1_CNTRLDVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CNTRLDVR1 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000144;
parameter CORESIGHT_A53_ETM_1_CNTRLDVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CNTCTLR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000150;
parameter CORESIGHT_A53_ETM_1_CNTCTLR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CNTCTLR1 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000154;
parameter CORESIGHT_A53_ETM_1_CNTCTLR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CNTVR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000160;
parameter CORESIGHT_A53_ETM_1_CNTVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CNTVR1 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000164;
parameter CORESIGHT_A53_ETM_1_CNTVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_IDR8 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000180;
parameter CORESIGHT_A53_ETM_1_IDR8_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_IDR9 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000184;
parameter CORESIGHT_A53_ETM_1_IDR9_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_IDR10 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000188;
parameter CORESIGHT_A53_ETM_1_IDR10_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_IDR11 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000018C;
parameter CORESIGHT_A53_ETM_1_IDR11_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_IDR12 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000190;
parameter CORESIGHT_A53_ETM_1_IDR12_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_IDR13 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000194;
parameter CORESIGHT_A53_ETM_1_IDR13_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_IMSPEC0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000001C0;
parameter CORESIGHT_A53_ETM_1_IMSPEC0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_IDR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000001E0;
parameter CORESIGHT_A53_ETM_1_IDR0_DEFVAL =   32'h28000ea0;
parameter CORESIGHT_A53_ETM_1_IDR1 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000001E4;
parameter CORESIGHT_A53_ETM_1_IDR1_DEFVAL =   32'h41000402;
parameter CORESIGHT_A53_ETM_1_IDR2 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000001E8;
parameter CORESIGHT_A53_ETM_1_IDR2_DEFVAL =   32'h488;
parameter CORESIGHT_A53_ETM_1_IDR3 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000001EC;
parameter CORESIGHT_A53_ETM_1_IDR3_DEFVAL =   32'hd7b0004;
parameter CORESIGHT_A53_ETM_1_IDR4 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000001F0;
parameter CORESIGHT_A53_ETM_1_IDR4_DEFVAL =   32'h11170004;
parameter CORESIGHT_A53_ETM_1_IDR5 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000001F4;
parameter CORESIGHT_A53_ETM_1_IDR5_DEFVAL =   32'h28c70822;
parameter CORESIGHT_A53_ETM_1_RSCTLRN0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000208;
parameter CORESIGHT_A53_ETM_1_RSCTLRN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN1 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000020C;
parameter CORESIGHT_A53_ETM_1_RSCTLRN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN2 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000210;
parameter CORESIGHT_A53_ETM_1_RSCTLRN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN3 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000214;
parameter CORESIGHT_A53_ETM_1_RSCTLRN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN4 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000218;
parameter CORESIGHT_A53_ETM_1_RSCTLRN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN5 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000021C;
parameter CORESIGHT_A53_ETM_1_RSCTLRN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN6 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000220;
parameter CORESIGHT_A53_ETM_1_RSCTLRN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN7 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000224;
parameter CORESIGHT_A53_ETM_1_RSCTLRN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN8 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000228;
parameter CORESIGHT_A53_ETM_1_RSCTLRN8_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN9 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000022C;
parameter CORESIGHT_A53_ETM_1_RSCTLRN9_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN10 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000230;
parameter CORESIGHT_A53_ETM_1_RSCTLRN10_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN11 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000234;
parameter CORESIGHT_A53_ETM_1_RSCTLRN11_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN12 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000238;
parameter CORESIGHT_A53_ETM_1_RSCTLRN12_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_RSCTLRN13 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000023C;
parameter CORESIGHT_A53_ETM_1_RSCTLRN13_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_SSCCR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000280;
parameter CORESIGHT_A53_ETM_1_SSCCR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_SSCSR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000002A0;
parameter CORESIGHT_A53_ETM_1_SSCSR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_OSLAR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000300;
parameter CORESIGHT_A53_ETM_1_OSLAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_OSLSR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000304;
parameter CORESIGHT_A53_ETM_1_OSLSR_DEFVAL =   32'ha;
parameter CORESIGHT_A53_ETM_1_PDCR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000310;
parameter CORESIGHT_A53_ETM_1_PDCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_PDSR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000314;
parameter CORESIGHT_A53_ETM_1_PDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN0_31TO0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_ETM_1_ACVRN0_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN0_63TO32 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_ETM_1_ACVRN0_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN1_31TO0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_ETM_1_ACVRN1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN1_63TO32 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000040C;
parameter CORESIGHT_A53_ETM_1_ACVRN1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN2_31TO0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000410;
parameter CORESIGHT_A53_ETM_1_ACVRN2_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN2_63TO32 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000414;
parameter CORESIGHT_A53_ETM_1_ACVRN2_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN3_31TO0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000418;
parameter CORESIGHT_A53_ETM_1_ACVRN3_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN3_63TO32 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000041C;
parameter CORESIGHT_A53_ETM_1_ACVRN3_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN4_31TO0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000420;
parameter CORESIGHT_A53_ETM_1_ACVRN4_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN4_63TO32 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000424;
parameter CORESIGHT_A53_ETM_1_ACVRN4_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN5_31TO0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000428;
parameter CORESIGHT_A53_ETM_1_ACVRN5_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN5_63TO32 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000042C;
parameter CORESIGHT_A53_ETM_1_ACVRN5_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN6_31TO0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000430;
parameter CORESIGHT_A53_ETM_1_ACVRN6_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN6_63TO32 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000434;
parameter CORESIGHT_A53_ETM_1_ACVRN6_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN7_31TO0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000438;
parameter CORESIGHT_A53_ETM_1_ACVRN7_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACVRN7_63TO32 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h0000043C;
parameter CORESIGHT_A53_ETM_1_ACVRN7_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACATRN0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000480;
parameter CORESIGHT_A53_ETM_1_ACATRN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACATRN1 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000488;
parameter CORESIGHT_A53_ETM_1_ACATRN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACATRN2 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000490;
parameter CORESIGHT_A53_ETM_1_ACATRN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACATRN3 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000498;
parameter CORESIGHT_A53_ETM_1_ACATRN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACATRN4 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000004A0;
parameter CORESIGHT_A53_ETM_1_ACATRN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACATRN5 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000004A8;
parameter CORESIGHT_A53_ETM_1_ACATRN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACATRN6 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000004B0;
parameter CORESIGHT_A53_ETM_1_ACATRN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ACATRN7 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h000004B8;
parameter CORESIGHT_A53_ETM_1_ACATRN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CIDCVR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000600;
parameter CORESIGHT_A53_ETM_1_CIDCVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_VMIDCVR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000640;
parameter CORESIGHT_A53_ETM_1_VMIDCVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CIDCCTLR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000680;
parameter CORESIGHT_A53_ETM_1_CIDCCTLR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ITATBIDR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000EE4;
parameter CORESIGHT_A53_ETM_1_ITATBIDR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ITIDATAR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_A53_ETM_1_ITIDATAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ITIATBINR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_A53_ETM_1_ITIATBINR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ITIATBOUTR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000EFC;
parameter CORESIGHT_A53_ETM_1_ITIATBOUTR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_ITCTRL =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_ETM_1_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CLAIMSET =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_ETM_1_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_A53_ETM_1_CLAIMCLR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_ETM_1_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_DEVAFF0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_ETM_1_DEVAFF0_DEFVAL =   32'h80000001;
parameter CORESIGHT_A53_ETM_1_DEVAFF1 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_ETM_1_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_LAR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_ETM_1_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_LSR =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_ETM_1_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_AUTHSTATUS =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_ETM_1_AUTHSTATUS_DEFVAL =   32'h88;
parameter CORESIGHT_A53_ETM_1_DEVARCH =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_ETM_1_DEVARCH_DEFVAL =   32'h47704a13;
parameter CORESIGHT_A53_ETM_1_DEVID =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_ETM_1_DEVID_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_DEVTYPE =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_ETM_1_DEVTYPE_DEFVAL =   32'h13;
parameter CORESIGHT_A53_ETM_1_PIDR4 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_ETM_1_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_ETM_1_PIDR5 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_ETM_1_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_PIDR6 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_ETM_1_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_PIDR7 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_ETM_1_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_PIDR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_ETM_1_PIDR0_DEFVAL =   32'h5d;
parameter CORESIGHT_A53_ETM_1_PIDR1 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_ETM_1_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_ETM_1_PIDR2 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_ETM_1_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_ETM_1_PIDR3 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_ETM_1_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_1_CIDR0 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_ETM_1_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_ETM_1_CIDR1 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_ETM_1_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_ETM_1_CIDR2 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_ETM_1_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_ETM_1_CIDR3 =    CORESIGHT_A53_ETM_1_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_ETM_1_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_ETM_2_PRGCTLR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000004;
parameter CORESIGHT_A53_ETM_2_PRGCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_STATR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000000C;
parameter CORESIGHT_A53_ETM_2_STATR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CONFIGR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_ETM_2_CONFIGR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_AUXCTLR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_ETM_2_AUXCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_EVENTCTL0R =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_ETM_2_EVENTCTL0R_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_EVENTCTL1R =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_ETM_2_EVENTCTL1R_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_STALLCTLR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000002C;
parameter CORESIGHT_A53_ETM_2_STALLCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_TSCTLR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_ETM_2_TSCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_SYNCPR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_ETM_2_SYNCPR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CCCTLR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000038;
parameter CORESIGHT_A53_ETM_2_CCCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_BBCTLR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000003C;
parameter CORESIGHT_A53_ETM_2_BBCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_TRACEIDR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000040;
parameter CORESIGHT_A53_ETM_2_TRACEIDR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_VICTLR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000080;
parameter CORESIGHT_A53_ETM_2_VICTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_VIIECTLR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000084;
parameter CORESIGHT_A53_ETM_2_VIIECTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_VISSCTLR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000088;
parameter CORESIGHT_A53_ETM_2_VISSCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_SEQEVR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000100;
parameter CORESIGHT_A53_ETM_2_SEQEVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_SEQEVR1 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000104;
parameter CORESIGHT_A53_ETM_2_SEQEVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_SEQEVR2 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000108;
parameter CORESIGHT_A53_ETM_2_SEQEVR2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_SEQRSTEVR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000118;
parameter CORESIGHT_A53_ETM_2_SEQRSTEVR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_SEQSTR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000011C;
parameter CORESIGHT_A53_ETM_2_SEQSTR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_EXTINSELR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000120;
parameter CORESIGHT_A53_ETM_2_EXTINSELR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CNTRLDVR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000140;
parameter CORESIGHT_A53_ETM_2_CNTRLDVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CNTRLDVR1 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000144;
parameter CORESIGHT_A53_ETM_2_CNTRLDVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CNTCTLR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000150;
parameter CORESIGHT_A53_ETM_2_CNTCTLR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CNTCTLR1 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000154;
parameter CORESIGHT_A53_ETM_2_CNTCTLR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CNTVR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000160;
parameter CORESIGHT_A53_ETM_2_CNTVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CNTVR1 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000164;
parameter CORESIGHT_A53_ETM_2_CNTVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_IDR8 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000180;
parameter CORESIGHT_A53_ETM_2_IDR8_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_IDR9 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000184;
parameter CORESIGHT_A53_ETM_2_IDR9_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_IDR10 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000188;
parameter CORESIGHT_A53_ETM_2_IDR10_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_IDR11 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000018C;
parameter CORESIGHT_A53_ETM_2_IDR11_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_IDR12 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000190;
parameter CORESIGHT_A53_ETM_2_IDR12_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_IDR13 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000194;
parameter CORESIGHT_A53_ETM_2_IDR13_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_IMSPEC0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000001C0;
parameter CORESIGHT_A53_ETM_2_IMSPEC0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_IDR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000001E0;
parameter CORESIGHT_A53_ETM_2_IDR0_DEFVAL =   32'h28000ea0;
parameter CORESIGHT_A53_ETM_2_IDR1 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000001E4;
parameter CORESIGHT_A53_ETM_2_IDR1_DEFVAL =   32'h41000402;
parameter CORESIGHT_A53_ETM_2_IDR2 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000001E8;
parameter CORESIGHT_A53_ETM_2_IDR2_DEFVAL =   32'h488;
parameter CORESIGHT_A53_ETM_2_IDR3 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000001EC;
parameter CORESIGHT_A53_ETM_2_IDR3_DEFVAL =   32'hd7b0004;
parameter CORESIGHT_A53_ETM_2_IDR4 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000001F0;
parameter CORESIGHT_A53_ETM_2_IDR4_DEFVAL =   32'h11170004;
parameter CORESIGHT_A53_ETM_2_IDR5 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000001F4;
parameter CORESIGHT_A53_ETM_2_IDR5_DEFVAL =   32'h28c70822;
parameter CORESIGHT_A53_ETM_2_RSCTLRN0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000208;
parameter CORESIGHT_A53_ETM_2_RSCTLRN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN1 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000020C;
parameter CORESIGHT_A53_ETM_2_RSCTLRN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN2 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000210;
parameter CORESIGHT_A53_ETM_2_RSCTLRN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN3 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000214;
parameter CORESIGHT_A53_ETM_2_RSCTLRN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN4 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000218;
parameter CORESIGHT_A53_ETM_2_RSCTLRN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN5 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000021C;
parameter CORESIGHT_A53_ETM_2_RSCTLRN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN6 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000220;
parameter CORESIGHT_A53_ETM_2_RSCTLRN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN7 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000224;
parameter CORESIGHT_A53_ETM_2_RSCTLRN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN8 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000228;
parameter CORESIGHT_A53_ETM_2_RSCTLRN8_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN9 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000022C;
parameter CORESIGHT_A53_ETM_2_RSCTLRN9_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN10 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000230;
parameter CORESIGHT_A53_ETM_2_RSCTLRN10_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN11 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000234;
parameter CORESIGHT_A53_ETM_2_RSCTLRN11_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN12 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000238;
parameter CORESIGHT_A53_ETM_2_RSCTLRN12_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_RSCTLRN13 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000023C;
parameter CORESIGHT_A53_ETM_2_RSCTLRN13_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_SSCCR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000280;
parameter CORESIGHT_A53_ETM_2_SSCCR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_SSCSR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000002A0;
parameter CORESIGHT_A53_ETM_2_SSCSR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_OSLAR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000300;
parameter CORESIGHT_A53_ETM_2_OSLAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_OSLSR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000304;
parameter CORESIGHT_A53_ETM_2_OSLSR_DEFVAL =   32'ha;
parameter CORESIGHT_A53_ETM_2_PDCR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000310;
parameter CORESIGHT_A53_ETM_2_PDCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_PDSR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000314;
parameter CORESIGHT_A53_ETM_2_PDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN0_31TO0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_ETM_2_ACVRN0_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN0_63TO32 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_ETM_2_ACVRN0_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN1_31TO0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_ETM_2_ACVRN1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN1_63TO32 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000040C;
parameter CORESIGHT_A53_ETM_2_ACVRN1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN2_31TO0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000410;
parameter CORESIGHT_A53_ETM_2_ACVRN2_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN2_63TO32 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000414;
parameter CORESIGHT_A53_ETM_2_ACVRN2_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN3_31TO0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000418;
parameter CORESIGHT_A53_ETM_2_ACVRN3_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN3_63TO32 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000041C;
parameter CORESIGHT_A53_ETM_2_ACVRN3_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN4_31TO0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000420;
parameter CORESIGHT_A53_ETM_2_ACVRN4_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN4_63TO32 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000424;
parameter CORESIGHT_A53_ETM_2_ACVRN4_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN5_31TO0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000428;
parameter CORESIGHT_A53_ETM_2_ACVRN5_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN5_63TO32 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000042C;
parameter CORESIGHT_A53_ETM_2_ACVRN5_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN6_31TO0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000430;
parameter CORESIGHT_A53_ETM_2_ACVRN6_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN6_63TO32 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000434;
parameter CORESIGHT_A53_ETM_2_ACVRN6_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN7_31TO0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000438;
parameter CORESIGHT_A53_ETM_2_ACVRN7_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACVRN7_63TO32 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h0000043C;
parameter CORESIGHT_A53_ETM_2_ACVRN7_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACATRN0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000480;
parameter CORESIGHT_A53_ETM_2_ACATRN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACATRN1 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000488;
parameter CORESIGHT_A53_ETM_2_ACATRN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACATRN2 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000490;
parameter CORESIGHT_A53_ETM_2_ACATRN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACATRN3 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000498;
parameter CORESIGHT_A53_ETM_2_ACATRN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACATRN4 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000004A0;
parameter CORESIGHT_A53_ETM_2_ACATRN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACATRN5 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000004A8;
parameter CORESIGHT_A53_ETM_2_ACATRN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACATRN6 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000004B0;
parameter CORESIGHT_A53_ETM_2_ACATRN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ACATRN7 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h000004B8;
parameter CORESIGHT_A53_ETM_2_ACATRN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CIDCVR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000600;
parameter CORESIGHT_A53_ETM_2_CIDCVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_VMIDCVR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000640;
parameter CORESIGHT_A53_ETM_2_VMIDCVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CIDCCTLR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000680;
parameter CORESIGHT_A53_ETM_2_CIDCCTLR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ITATBIDR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000EE4;
parameter CORESIGHT_A53_ETM_2_ITATBIDR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ITIDATAR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_A53_ETM_2_ITIDATAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ITIATBINR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_A53_ETM_2_ITIATBINR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ITIATBOUTR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000EFC;
parameter CORESIGHT_A53_ETM_2_ITIATBOUTR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_ITCTRL =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_ETM_2_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CLAIMSET =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_ETM_2_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_A53_ETM_2_CLAIMCLR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_ETM_2_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_DEVAFF0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_ETM_2_DEVAFF0_DEFVAL =   32'h80000002;
parameter CORESIGHT_A53_ETM_2_DEVAFF1 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_ETM_2_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_LAR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_ETM_2_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_LSR =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_ETM_2_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_AUTHSTATUS =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_ETM_2_AUTHSTATUS_DEFVAL =   32'h88;
parameter CORESIGHT_A53_ETM_2_DEVARCH =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_ETM_2_DEVARCH_DEFVAL =   32'h47704a13;
parameter CORESIGHT_A53_ETM_2_DEVID =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_ETM_2_DEVID_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_DEVTYPE =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_ETM_2_DEVTYPE_DEFVAL =   32'h13;
parameter CORESIGHT_A53_ETM_2_PIDR4 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_ETM_2_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_ETM_2_PIDR5 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_ETM_2_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_PIDR6 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_ETM_2_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_PIDR7 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_ETM_2_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_PIDR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_ETM_2_PIDR0_DEFVAL =   32'h5d;
parameter CORESIGHT_A53_ETM_2_PIDR1 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_ETM_2_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_ETM_2_PIDR2 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_ETM_2_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_ETM_2_PIDR3 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_ETM_2_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_2_CIDR0 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_ETM_2_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_ETM_2_CIDR1 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_ETM_2_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_ETM_2_CIDR2 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_ETM_2_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_ETM_2_CIDR3 =    CORESIGHT_A53_ETM_2_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_ETM_2_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_ETM_3_PRGCTLR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000004;
parameter CORESIGHT_A53_ETM_3_PRGCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_STATR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000000C;
parameter CORESIGHT_A53_ETM_3_STATR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CONFIGR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_ETM_3_CONFIGR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_AUXCTLR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_ETM_3_AUXCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_EVENTCTL0R =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_ETM_3_EVENTCTL0R_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_EVENTCTL1R =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_ETM_3_EVENTCTL1R_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_STALLCTLR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000002C;
parameter CORESIGHT_A53_ETM_3_STALLCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_TSCTLR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_ETM_3_TSCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_SYNCPR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_ETM_3_SYNCPR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CCCTLR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000038;
parameter CORESIGHT_A53_ETM_3_CCCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_BBCTLR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000003C;
parameter CORESIGHT_A53_ETM_3_BBCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_TRACEIDR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000040;
parameter CORESIGHT_A53_ETM_3_TRACEIDR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_VICTLR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000080;
parameter CORESIGHT_A53_ETM_3_VICTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_VIIECTLR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000084;
parameter CORESIGHT_A53_ETM_3_VIIECTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_VISSCTLR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000088;
parameter CORESIGHT_A53_ETM_3_VISSCTLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_SEQEVR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000100;
parameter CORESIGHT_A53_ETM_3_SEQEVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_SEQEVR1 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000104;
parameter CORESIGHT_A53_ETM_3_SEQEVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_SEQEVR2 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000108;
parameter CORESIGHT_A53_ETM_3_SEQEVR2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_SEQRSTEVR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000118;
parameter CORESIGHT_A53_ETM_3_SEQRSTEVR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_SEQSTR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000011C;
parameter CORESIGHT_A53_ETM_3_SEQSTR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_EXTINSELR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000120;
parameter CORESIGHT_A53_ETM_3_EXTINSELR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CNTRLDVR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000140;
parameter CORESIGHT_A53_ETM_3_CNTRLDVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CNTRLDVR1 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000144;
parameter CORESIGHT_A53_ETM_3_CNTRLDVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CNTCTLR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000150;
parameter CORESIGHT_A53_ETM_3_CNTCTLR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CNTCTLR1 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000154;
parameter CORESIGHT_A53_ETM_3_CNTCTLR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CNTVR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000160;
parameter CORESIGHT_A53_ETM_3_CNTVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CNTVR1 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000164;
parameter CORESIGHT_A53_ETM_3_CNTVR1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_IDR8 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000180;
parameter CORESIGHT_A53_ETM_3_IDR8_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_IDR9 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000184;
parameter CORESIGHT_A53_ETM_3_IDR9_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_IDR10 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000188;
parameter CORESIGHT_A53_ETM_3_IDR10_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_IDR11 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000018C;
parameter CORESIGHT_A53_ETM_3_IDR11_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_IDR12 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000190;
parameter CORESIGHT_A53_ETM_3_IDR12_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_IDR13 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000194;
parameter CORESIGHT_A53_ETM_3_IDR13_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_IMSPEC0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000001C0;
parameter CORESIGHT_A53_ETM_3_IMSPEC0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_IDR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000001E0;
parameter CORESIGHT_A53_ETM_3_IDR0_DEFVAL =   32'h28000ea0;
parameter CORESIGHT_A53_ETM_3_IDR1 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000001E4;
parameter CORESIGHT_A53_ETM_3_IDR1_DEFVAL =   32'h41000402;
parameter CORESIGHT_A53_ETM_3_IDR2 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000001E8;
parameter CORESIGHT_A53_ETM_3_IDR2_DEFVAL =   32'h488;
parameter CORESIGHT_A53_ETM_3_IDR3 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000001EC;
parameter CORESIGHT_A53_ETM_3_IDR3_DEFVAL =   32'hd7b0004;
parameter CORESIGHT_A53_ETM_3_IDR4 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000001F0;
parameter CORESIGHT_A53_ETM_3_IDR4_DEFVAL =   32'h11170004;
parameter CORESIGHT_A53_ETM_3_IDR5 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000001F4;
parameter CORESIGHT_A53_ETM_3_IDR5_DEFVAL =   32'h28c70822;
parameter CORESIGHT_A53_ETM_3_RSCTLRN0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000208;
parameter CORESIGHT_A53_ETM_3_RSCTLRN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN1 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000020C;
parameter CORESIGHT_A53_ETM_3_RSCTLRN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN2 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000210;
parameter CORESIGHT_A53_ETM_3_RSCTLRN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN3 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000214;
parameter CORESIGHT_A53_ETM_3_RSCTLRN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN4 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000218;
parameter CORESIGHT_A53_ETM_3_RSCTLRN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN5 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000021C;
parameter CORESIGHT_A53_ETM_3_RSCTLRN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN6 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000220;
parameter CORESIGHT_A53_ETM_3_RSCTLRN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN7 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000224;
parameter CORESIGHT_A53_ETM_3_RSCTLRN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN8 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000228;
parameter CORESIGHT_A53_ETM_3_RSCTLRN8_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN9 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000022C;
parameter CORESIGHT_A53_ETM_3_RSCTLRN9_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN10 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000230;
parameter CORESIGHT_A53_ETM_3_RSCTLRN10_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN11 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000234;
parameter CORESIGHT_A53_ETM_3_RSCTLRN11_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN12 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000238;
parameter CORESIGHT_A53_ETM_3_RSCTLRN12_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_RSCTLRN13 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000023C;
parameter CORESIGHT_A53_ETM_3_RSCTLRN13_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_SSCCR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000280;
parameter CORESIGHT_A53_ETM_3_SSCCR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_SSCSR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000002A0;
parameter CORESIGHT_A53_ETM_3_SSCSR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_OSLAR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000300;
parameter CORESIGHT_A53_ETM_3_OSLAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_OSLSR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000304;
parameter CORESIGHT_A53_ETM_3_OSLSR_DEFVAL =   32'ha;
parameter CORESIGHT_A53_ETM_3_PDCR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000310;
parameter CORESIGHT_A53_ETM_3_PDCR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_PDSR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000314;
parameter CORESIGHT_A53_ETM_3_PDSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN0_31TO0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_ETM_3_ACVRN0_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN0_63TO32 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_ETM_3_ACVRN0_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN1_31TO0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_ETM_3_ACVRN1_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN1_63TO32 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000040C;
parameter CORESIGHT_A53_ETM_3_ACVRN1_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN2_31TO0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000410;
parameter CORESIGHT_A53_ETM_3_ACVRN2_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN2_63TO32 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000414;
parameter CORESIGHT_A53_ETM_3_ACVRN2_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN3_31TO0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000418;
parameter CORESIGHT_A53_ETM_3_ACVRN3_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN3_63TO32 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000041C;
parameter CORESIGHT_A53_ETM_3_ACVRN3_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN4_31TO0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000420;
parameter CORESIGHT_A53_ETM_3_ACVRN4_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN4_63TO32 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000424;
parameter CORESIGHT_A53_ETM_3_ACVRN4_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN5_31TO0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000428;
parameter CORESIGHT_A53_ETM_3_ACVRN5_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN5_63TO32 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000042C;
parameter CORESIGHT_A53_ETM_3_ACVRN5_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN6_31TO0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000430;
parameter CORESIGHT_A53_ETM_3_ACVRN6_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN6_63TO32 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000434;
parameter CORESIGHT_A53_ETM_3_ACVRN6_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN7_31TO0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000438;
parameter CORESIGHT_A53_ETM_3_ACVRN7_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACVRN7_63TO32 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h0000043C;
parameter CORESIGHT_A53_ETM_3_ACVRN7_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACATRN0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000480;
parameter CORESIGHT_A53_ETM_3_ACATRN0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACATRN1 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000488;
parameter CORESIGHT_A53_ETM_3_ACATRN1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACATRN2 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000490;
parameter CORESIGHT_A53_ETM_3_ACATRN2_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACATRN3 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000498;
parameter CORESIGHT_A53_ETM_3_ACATRN3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACATRN4 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000004A0;
parameter CORESIGHT_A53_ETM_3_ACATRN4_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACATRN5 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000004A8;
parameter CORESIGHT_A53_ETM_3_ACATRN5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACATRN6 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000004B0;
parameter CORESIGHT_A53_ETM_3_ACATRN6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ACATRN7 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h000004B8;
parameter CORESIGHT_A53_ETM_3_ACATRN7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CIDCVR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000600;
parameter CORESIGHT_A53_ETM_3_CIDCVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_VMIDCVR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000640;
parameter CORESIGHT_A53_ETM_3_VMIDCVR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CIDCCTLR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000680;
parameter CORESIGHT_A53_ETM_3_CIDCCTLR0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ITATBIDR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000EE4;
parameter CORESIGHT_A53_ETM_3_ITATBIDR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ITIDATAR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_A53_ETM_3_ITIDATAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ITIATBINR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_A53_ETM_3_ITIATBINR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ITIATBOUTR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000EFC;
parameter CORESIGHT_A53_ETM_3_ITIATBOUTR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_ITCTRL =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_ETM_3_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CLAIMSET =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_A53_ETM_3_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_A53_ETM_3_CLAIMCLR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_A53_ETM_3_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_DEVAFF0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_ETM_3_DEVAFF0_DEFVAL =   32'h80000003;
parameter CORESIGHT_A53_ETM_3_DEVAFF1 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_ETM_3_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_LAR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_ETM_3_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_LSR =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_ETM_3_LSR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_AUTHSTATUS =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_ETM_3_AUTHSTATUS_DEFVAL =   32'h88;
parameter CORESIGHT_A53_ETM_3_DEVARCH =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_ETM_3_DEVARCH_DEFVAL =   32'h47704a13;
parameter CORESIGHT_A53_ETM_3_DEVID =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_A53_ETM_3_DEVID_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_DEVTYPE =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_ETM_3_DEVTYPE_DEFVAL =   32'h13;
parameter CORESIGHT_A53_ETM_3_PIDR4 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_ETM_3_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_ETM_3_PIDR5 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_ETM_3_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_PIDR6 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_ETM_3_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_PIDR7 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_ETM_3_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_PIDR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_ETM_3_PIDR0_DEFVAL =   32'h5d;
parameter CORESIGHT_A53_ETM_3_PIDR1 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_ETM_3_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_ETM_3_PIDR2 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_ETM_3_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_ETM_3_PIDR3 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_ETM_3_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ETM_3_CIDR0 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_ETM_3_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_ETM_3_CIDR1 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_ETM_3_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_ETM_3_CIDR2 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_ETM_3_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_ETM_3_CIDR3 =    CORESIGHT_A53_ETM_3_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_ETM_3_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_PMU_0_EVCNTR0_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000000;
parameter CORESIGHT_A53_PMU_0_EVCNTR0_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_EVCNTR1_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000008;
parameter CORESIGHT_A53_PMU_0_EVCNTR1_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_EVCNTR2_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_PMU_0_EVCNTR2_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_EVCNTR3_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_PMU_0_EVCNTR3_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_CCNTR_EL0_31TO0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h000000F8;
parameter CORESIGHT_A53_PMU_0_CCNTR_EL0_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_CCNTR_EL0_63TO32 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h000000FC;
parameter CORESIGHT_A53_PMU_0_CCNTR_EL0_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_EVTYPER0_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_PMU_0_EVTYPER0_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_EVTYPER1_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_PMU_0_EVTYPER1_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_EVTYPER2_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_PMU_0_EVTYPER2_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_EVTYPER3_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h0000040C;
parameter CORESIGHT_A53_PMU_0_EVTYPER3_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_CCFILTR_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h0000047C;
parameter CORESIGHT_A53_PMU_0_CCFILTR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_CNTENSET_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000C00;
parameter CORESIGHT_A53_PMU_0_CNTENSET_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_CNTENCLR_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000C20;
parameter CORESIGHT_A53_PMU_0_CNTENCLR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_INTENSET_EL1 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000C40;
parameter CORESIGHT_A53_PMU_0_INTENSET_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_INTENCLR_EL1 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000C60;
parameter CORESIGHT_A53_PMU_0_INTENCLR_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_OVSCLR_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000C80;
parameter CORESIGHT_A53_PMU_0_OVSCLR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_SWINC_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000CA0;
parameter CORESIGHT_A53_PMU_0_SWINC_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_OVSSET_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000CC0;
parameter CORESIGHT_A53_PMU_0_OVSSET_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_CFGR =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000E00;
parameter CORESIGHT_A53_PMU_0_CFGR_DEFVAL =   32'h1ff06;
parameter CORESIGHT_A53_PMU_0_CR_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000E04;
parameter CORESIGHT_A53_PMU_0_CR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_CEID0_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000E20;
parameter CORESIGHT_A53_PMU_0_CEID0_EL0_DEFVAL =   32'h63ffffff;
parameter CORESIGHT_A53_PMU_0_CEID1_EL0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000E24;
parameter CORESIGHT_A53_PMU_0_CEID1_EL0_DEFVAL =   32'h1;
parameter CORESIGHT_A53_PMU_0_ITCTRL =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_PMU_0_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_DEVAFF0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_PMU_0_DEVAFF0_DEFVAL =   32'h80000000;
parameter CORESIGHT_A53_PMU_0_DEVAFF1 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_PMU_0_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_LAR =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_PMU_0_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_LSR =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_PMU_0_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_A53_PMU_0_AUTHSTATUS =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_PMU_0_AUTHSTATUS_DEFVAL =   32'h88;
parameter CORESIGHT_A53_PMU_0_DEVARCH =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_PMU_0_DEVARCH_DEFVAL =   32'h47702a16;
parameter CORESIGHT_A53_PMU_0_DEVTYPE =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_PMU_0_DEVTYPE_DEFVAL =   32'h16;
parameter CORESIGHT_A53_PMU_0_PIDR4 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_PMU_0_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_PMU_0_PIDR5 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_PMU_0_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_PIDR6 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_PMU_0_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_PIDR7 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_PMU_0_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_PIDR0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_PMU_0_PIDR0_DEFVAL =   32'hd3;
parameter CORESIGHT_A53_PMU_0_PIDR1 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_PMU_0_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_PMU_0_PIDR2 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_PMU_0_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_PMU_0_PIDR3 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_PMU_0_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_0_CIDR0 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_PMU_0_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_PMU_0_CIDR1 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_PMU_0_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_PMU_0_CIDR2 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_PMU_0_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_PMU_0_CIDR3 =    CORESIGHT_A53_PMU_0_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_PMU_0_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_PMU_1_EVCNTR0_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000000;
parameter CORESIGHT_A53_PMU_1_EVCNTR0_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_EVCNTR1_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000008;
parameter CORESIGHT_A53_PMU_1_EVCNTR1_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_EVCNTR2_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_PMU_1_EVCNTR2_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_EVCNTR3_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_PMU_1_EVCNTR3_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_CCNTR_EL0_31TO0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h000000F8;
parameter CORESIGHT_A53_PMU_1_CCNTR_EL0_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_CCNTR_EL0_63TO32 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h000000FC;
parameter CORESIGHT_A53_PMU_1_CCNTR_EL0_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_EVTYPER0_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_PMU_1_EVTYPER0_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_EVTYPER1_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_PMU_1_EVTYPER1_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_EVTYPER2_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_PMU_1_EVTYPER2_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_EVTYPER3_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h0000040C;
parameter CORESIGHT_A53_PMU_1_EVTYPER3_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_CCFILTR_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h0000047C;
parameter CORESIGHT_A53_PMU_1_CCFILTR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_CNTENSET_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000C00;
parameter CORESIGHT_A53_PMU_1_CNTENSET_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_CNTENCLR_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000C20;
parameter CORESIGHT_A53_PMU_1_CNTENCLR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_INTENSET_EL1 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000C40;
parameter CORESIGHT_A53_PMU_1_INTENSET_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_INTENCLR_EL1 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000C60;
parameter CORESIGHT_A53_PMU_1_INTENCLR_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_OVSCLR_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000C80;
parameter CORESIGHT_A53_PMU_1_OVSCLR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_SWINC_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000CA0;
parameter CORESIGHT_A53_PMU_1_SWINC_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_OVSSET_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000CC0;
parameter CORESIGHT_A53_PMU_1_OVSSET_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_CFGR =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000E00;
parameter CORESIGHT_A53_PMU_1_CFGR_DEFVAL =   32'h1ff06;
parameter CORESIGHT_A53_PMU_1_CR_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000E04;
parameter CORESIGHT_A53_PMU_1_CR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_CEID0_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000E20;
parameter CORESIGHT_A53_PMU_1_CEID0_EL0_DEFVAL =   32'h63ffffff;
parameter CORESIGHT_A53_PMU_1_CEID1_EL0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000E24;
parameter CORESIGHT_A53_PMU_1_CEID1_EL0_DEFVAL =   32'h1;
parameter CORESIGHT_A53_PMU_1_ITCTRL =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_PMU_1_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_DEVAFF0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_PMU_1_DEVAFF0_DEFVAL =   32'h80000001;
parameter CORESIGHT_A53_PMU_1_DEVAFF1 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_PMU_1_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_LAR =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_PMU_1_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_LSR =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_PMU_1_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_A53_PMU_1_AUTHSTATUS =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_PMU_1_AUTHSTATUS_DEFVAL =   32'h88;
parameter CORESIGHT_A53_PMU_1_DEVARCH =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_PMU_1_DEVARCH_DEFVAL =   32'h47702a16;
parameter CORESIGHT_A53_PMU_1_DEVTYPE =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_PMU_1_DEVTYPE_DEFVAL =   32'h16;
parameter CORESIGHT_A53_PMU_1_PIDR4 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_PMU_1_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_PMU_1_PIDR5 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_PMU_1_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_PIDR6 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_PMU_1_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_PIDR7 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_PMU_1_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_PIDR0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_PMU_1_PIDR0_DEFVAL =   32'hd3;
parameter CORESIGHT_A53_PMU_1_PIDR1 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_PMU_1_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_PMU_1_PIDR2 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_PMU_1_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_PMU_1_PIDR3 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_PMU_1_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_1_CIDR0 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_PMU_1_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_PMU_1_CIDR1 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_PMU_1_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_PMU_1_CIDR2 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_PMU_1_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_PMU_1_CIDR3 =    CORESIGHT_A53_PMU_1_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_PMU_1_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_PMU_2_EVCNTR0_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000000;
parameter CORESIGHT_A53_PMU_2_EVCNTR0_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_EVCNTR1_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000008;
parameter CORESIGHT_A53_PMU_2_EVCNTR1_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_EVCNTR2_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_PMU_2_EVCNTR2_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_EVCNTR3_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_PMU_2_EVCNTR3_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_CCNTR_EL0_31TO0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h000000F8;
parameter CORESIGHT_A53_PMU_2_CCNTR_EL0_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_CCNTR_EL0_63TO32 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h000000FC;
parameter CORESIGHT_A53_PMU_2_CCNTR_EL0_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_EVTYPER0_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_PMU_2_EVTYPER0_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_EVTYPER1_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_PMU_2_EVTYPER1_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_EVTYPER2_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_PMU_2_EVTYPER2_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_EVTYPER3_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h0000040C;
parameter CORESIGHT_A53_PMU_2_EVTYPER3_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_CCFILTR_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h0000047C;
parameter CORESIGHT_A53_PMU_2_CCFILTR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_CNTENSET_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000C00;
parameter CORESIGHT_A53_PMU_2_CNTENSET_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_CNTENCLR_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000C20;
parameter CORESIGHT_A53_PMU_2_CNTENCLR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_INTENSET_EL1 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000C40;
parameter CORESIGHT_A53_PMU_2_INTENSET_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_INTENCLR_EL1 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000C60;
parameter CORESIGHT_A53_PMU_2_INTENCLR_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_OVSCLR_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000C80;
parameter CORESIGHT_A53_PMU_2_OVSCLR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_SWINC_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000CA0;
parameter CORESIGHT_A53_PMU_2_SWINC_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_OVSSET_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000CC0;
parameter CORESIGHT_A53_PMU_2_OVSSET_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_CFGR =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000E00;
parameter CORESIGHT_A53_PMU_2_CFGR_DEFVAL =   32'h1ff06;
parameter CORESIGHT_A53_PMU_2_CR_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000E04;
parameter CORESIGHT_A53_PMU_2_CR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_CEID0_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000E20;
parameter CORESIGHT_A53_PMU_2_CEID0_EL0_DEFVAL =   32'h63ffffff;
parameter CORESIGHT_A53_PMU_2_CEID1_EL0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000E24;
parameter CORESIGHT_A53_PMU_2_CEID1_EL0_DEFVAL =   32'h1;
parameter CORESIGHT_A53_PMU_2_ITCTRL =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_PMU_2_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_DEVAFF0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_PMU_2_DEVAFF0_DEFVAL =   32'h80000002;
parameter CORESIGHT_A53_PMU_2_DEVAFF1 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_PMU_2_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_LAR =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_PMU_2_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_LSR =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_PMU_2_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_A53_PMU_2_AUTHSTATUS =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_PMU_2_AUTHSTATUS_DEFVAL =   32'h88;
parameter CORESIGHT_A53_PMU_2_DEVARCH =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_PMU_2_DEVARCH_DEFVAL =   32'h47702a16;
parameter CORESIGHT_A53_PMU_2_DEVTYPE =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_PMU_2_DEVTYPE_DEFVAL =   32'h16;
parameter CORESIGHT_A53_PMU_2_PIDR4 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_PMU_2_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_PMU_2_PIDR5 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_PMU_2_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_PIDR6 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_PMU_2_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_PIDR7 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_PMU_2_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_PIDR0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_PMU_2_PIDR0_DEFVAL =   32'hd3;
parameter CORESIGHT_A53_PMU_2_PIDR1 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_PMU_2_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_PMU_2_PIDR2 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_PMU_2_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_PMU_2_PIDR3 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_PMU_2_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_2_CIDR0 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_PMU_2_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_PMU_2_CIDR1 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_PMU_2_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_PMU_2_CIDR2 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_PMU_2_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_PMU_2_CIDR3 =    CORESIGHT_A53_PMU_2_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_PMU_2_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_PMU_3_EVCNTR0_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000000;
parameter CORESIGHT_A53_PMU_3_EVCNTR0_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_EVCNTR1_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000008;
parameter CORESIGHT_A53_PMU_3_EVCNTR1_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_EVCNTR2_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_PMU_3_EVCNTR2_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_EVCNTR3_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_PMU_3_EVCNTR3_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_CCNTR_EL0_31TO0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h000000F8;
parameter CORESIGHT_A53_PMU_3_CCNTR_EL0_31TO0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_CCNTR_EL0_63TO32 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h000000FC;
parameter CORESIGHT_A53_PMU_3_CCNTR_EL0_63TO32_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_EVTYPER0_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000400;
parameter CORESIGHT_A53_PMU_3_EVTYPER0_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_EVTYPER1_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000404;
parameter CORESIGHT_A53_PMU_3_EVTYPER1_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_EVTYPER2_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000408;
parameter CORESIGHT_A53_PMU_3_EVTYPER2_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_EVTYPER3_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h0000040C;
parameter CORESIGHT_A53_PMU_3_EVTYPER3_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_CCFILTR_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h0000047C;
parameter CORESIGHT_A53_PMU_3_CCFILTR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_CNTENSET_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000C00;
parameter CORESIGHT_A53_PMU_3_CNTENSET_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_CNTENCLR_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000C20;
parameter CORESIGHT_A53_PMU_3_CNTENCLR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_INTENSET_EL1 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000C40;
parameter CORESIGHT_A53_PMU_3_INTENSET_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_INTENCLR_EL1 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000C60;
parameter CORESIGHT_A53_PMU_3_INTENCLR_EL1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_OVSCLR_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000C80;
parameter CORESIGHT_A53_PMU_3_OVSCLR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_SWINC_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000CA0;
parameter CORESIGHT_A53_PMU_3_SWINC_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_OVSSET_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000CC0;
parameter CORESIGHT_A53_PMU_3_OVSSET_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_CFGR =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000E00;
parameter CORESIGHT_A53_PMU_3_CFGR_DEFVAL =   32'h1ff06;
parameter CORESIGHT_A53_PMU_3_CR_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000E04;
parameter CORESIGHT_A53_PMU_3_CR_EL0_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_CEID0_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000E20;
parameter CORESIGHT_A53_PMU_3_CEID0_EL0_DEFVAL =   32'h63ffffff;
parameter CORESIGHT_A53_PMU_3_CEID1_EL0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000E24;
parameter CORESIGHT_A53_PMU_3_CEID1_EL0_DEFVAL =   32'h1;
parameter CORESIGHT_A53_PMU_3_ITCTRL =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000F00;
parameter CORESIGHT_A53_PMU_3_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_DEVAFF0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FA8;
parameter CORESIGHT_A53_PMU_3_DEVAFF0_DEFVAL =   32'h80000003;
parameter CORESIGHT_A53_PMU_3_DEVAFF1 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FAC;
parameter CORESIGHT_A53_PMU_3_DEVAFF1_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_LAR =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_A53_PMU_3_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_LSR =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_A53_PMU_3_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_A53_PMU_3_AUTHSTATUS =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_A53_PMU_3_AUTHSTATUS_DEFVAL =   32'h88;
parameter CORESIGHT_A53_PMU_3_DEVARCH =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_A53_PMU_3_DEVARCH_DEFVAL =   32'h47702a16;
parameter CORESIGHT_A53_PMU_3_DEVTYPE =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_A53_PMU_3_DEVTYPE_DEFVAL =   32'h16;
parameter CORESIGHT_A53_PMU_3_PIDR4 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_PMU_3_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_PMU_3_PIDR5 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_PMU_3_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_PIDR6 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_PMU_3_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_PIDR7 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_PMU_3_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_PIDR0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_PMU_3_PIDR0_DEFVAL =   32'hd3;
parameter CORESIGHT_A53_PMU_3_PIDR1 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_PMU_3_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_A53_PMU_3_PIDR2 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_PMU_3_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_PMU_3_PIDR3 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_PMU_3_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_PMU_3_CIDR0 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_PMU_3_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_PMU_3_CIDR1 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_PMU_3_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_A53_PMU_3_CIDR2 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_PMU_3_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_PMU_3_CIDR3 =    CORESIGHT_A53_PMU_3_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_PMU_3_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_A53_ROM_ENTRY00 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000000;
parameter CORESIGHT_A53_ROM_ENTRY00_DEFVAL =   32'h10003;
parameter CORESIGHT_A53_ROM_ENTRY01 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000004;
parameter CORESIGHT_A53_ROM_ENTRY01_DEFVAL =   32'h20003;
parameter CORESIGHT_A53_ROM_ENTRY02 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000008;
parameter CORESIGHT_A53_ROM_ENTRY02_DEFVAL =   32'h30003;
parameter CORESIGHT_A53_ROM_ENTRY03 =    CORESIGHT_A53_ROM_BASEADDR + 32'h0000000C;
parameter CORESIGHT_A53_ROM_ENTRY03_DEFVAL =   32'h40003;
parameter CORESIGHT_A53_ROM_ENTRY04 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000010;
parameter CORESIGHT_A53_ROM_ENTRY04_DEFVAL =   32'h110003;
parameter CORESIGHT_A53_ROM_ENTRY05 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000014;
parameter CORESIGHT_A53_ROM_ENTRY05_DEFVAL =   32'h120003;
parameter CORESIGHT_A53_ROM_ENTRY06 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000018;
parameter CORESIGHT_A53_ROM_ENTRY06_DEFVAL =   32'h130003;
parameter CORESIGHT_A53_ROM_ENTRY07 =    CORESIGHT_A53_ROM_BASEADDR + 32'h0000001C;
parameter CORESIGHT_A53_ROM_ENTRY07_DEFVAL =   32'h140003;
parameter CORESIGHT_A53_ROM_ENTRY08 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000020;
parameter CORESIGHT_A53_ROM_ENTRY08_DEFVAL =   32'h210003;
parameter CORESIGHT_A53_ROM_ENTRY09 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000024;
parameter CORESIGHT_A53_ROM_ENTRY09_DEFVAL =   32'h220003;
parameter CORESIGHT_A53_ROM_ENTRY10 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000028;
parameter CORESIGHT_A53_ROM_ENTRY10_DEFVAL =   32'h230003;
parameter CORESIGHT_A53_ROM_ENTRY11 =    CORESIGHT_A53_ROM_BASEADDR + 32'h0000002C;
parameter CORESIGHT_A53_ROM_ENTRY11_DEFVAL =   32'h240003;
parameter CORESIGHT_A53_ROM_ENTRY12 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000030;
parameter CORESIGHT_A53_ROM_ENTRY12_DEFVAL =   32'h310003;
parameter CORESIGHT_A53_ROM_ENTRY13 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000034;
parameter CORESIGHT_A53_ROM_ENTRY13_DEFVAL =   32'h320003;
parameter CORESIGHT_A53_ROM_ENTRY14 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000038;
parameter CORESIGHT_A53_ROM_ENTRY14_DEFVAL =   32'h330003;
parameter CORESIGHT_A53_ROM_ENTRY15 =    CORESIGHT_A53_ROM_BASEADDR + 32'h0000003C;
parameter CORESIGHT_A53_ROM_ENTRY15_DEFVAL =   32'h340003;
parameter CORESIGHT_A53_ROM_PIDR4 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_A53_ROM_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_A53_ROM_PIDR5 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_A53_ROM_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ROM_PIDR6 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_A53_ROM_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ROM_PIDR7 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_A53_ROM_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ROM_PIDR0 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_A53_ROM_PIDR0_DEFVAL =   32'ha1;
parameter CORESIGHT_A53_ROM_PIDR1 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_A53_ROM_PIDR1_DEFVAL =   32'hb4;
parameter CORESIGHT_A53_ROM_PIDR2 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_A53_ROM_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_A53_ROM_PIDR3 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_A53_ROM_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_A53_ROM_CIDR0 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_A53_ROM_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_A53_ROM_CIDR1 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_A53_ROM_CIDR1_DEFVAL =   32'h10;
parameter CORESIGHT_A53_ROM_CIDR2 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_A53_ROM_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_A53_ROM_CIDR3 =    CORESIGHT_A53_ROM_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_A53_ROM_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_R5_CTI_0_CTICONTROL =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000000;
parameter CORESIGHT_R5_CTI_0_CTICONTROL_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIINTACK =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000010;
parameter CORESIGHT_R5_CTI_0_CTIINTACK_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIAPPSET =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000014;
parameter CORESIGHT_R5_CTI_0_CTIAPPSET_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIAPPCLEAR =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000018;
parameter CORESIGHT_R5_CTI_0_CTIAPPCLEAR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIAPPPULSE =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h0000001C;
parameter CORESIGHT_R5_CTI_0_CTIAPPPULSE_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIINEN0 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000020;
parameter CORESIGHT_R5_CTI_0_CTIINEN0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIINEN1 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000024;
parameter CORESIGHT_R5_CTI_0_CTIINEN1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIINEN2 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000028;
parameter CORESIGHT_R5_CTI_0_CTIINEN2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIINEN3 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h0000002C;
parameter CORESIGHT_R5_CTI_0_CTIINEN3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIINEN4 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000030;
parameter CORESIGHT_R5_CTI_0_CTIINEN4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIINEN5 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000034;
parameter CORESIGHT_R5_CTI_0_CTIINEN5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIINEN6 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000038;
parameter CORESIGHT_R5_CTI_0_CTIINEN6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIINEN7 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h0000003C;
parameter CORESIGHT_R5_CTI_0_CTIINEN7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN0 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h000000A0;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN1 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h000000A4;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN2 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h000000A8;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN3 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h000000AC;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN4 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h000000B0;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN5 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h000000B4;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN6 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h000000B8;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN7 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h000000BC;
parameter CORESIGHT_R5_CTI_0_CTIOUTEN7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTITRIGINSTATUS =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000130;
parameter CORESIGHT_R5_CTI_0_CTITRIGINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTITRIGOUTSTATUS =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000134;
parameter CORESIGHT_R5_CTI_0_CTITRIGOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTICHINSTATUS =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000138;
parameter CORESIGHT_R5_CTI_0_CTICHINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTICHOUTSTATUS =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h0000013C;
parameter CORESIGHT_R5_CTI_0_CTICHOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CTIGATE =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000140;
parameter CORESIGHT_R5_CTI_0_CTIGATE_DEFVAL =   32'hf;
parameter CORESIGHT_R5_CTI_0_ASICCTL =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000144;
parameter CORESIGHT_R5_CTI_0_ASICCTL_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_ITCHINACK =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_R5_CTI_0_ITCHINACK_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_ITTRIGINACK =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000EE0;
parameter CORESIGHT_R5_CTI_0_ITTRIGINACK_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_ITCHOUT =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000EE4;
parameter CORESIGHT_R5_CTI_0_ITCHOUT_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_ITTRIGOUT =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000EE8;
parameter CORESIGHT_R5_CTI_0_ITTRIGOUT_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_ITCHOUTACK =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_R5_CTI_0_ITCHOUTACK_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_ITTRIGOUTACK =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_R5_CTI_0_ITTRIGOUTACK_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_ITCHIN =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_R5_CTI_0_ITCHIN_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_ITTRIGIN =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_R5_CTI_0_ITTRIGIN_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_ITCTRL =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000F00;
parameter CORESIGHT_R5_CTI_0_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CLAIMSET =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_R5_CTI_0_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_R5_CTI_0_CLAIMCLR =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_R5_CTI_0_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_LAR =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_R5_CTI_0_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_LSR =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_R5_CTI_0_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_R5_CTI_0_AUTHSTATUS =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_R5_CTI_0_AUTHSTATUS_DEFVAL =   32'ha;
parameter CORESIGHT_R5_CTI_0_DEVID =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_R5_CTI_0_DEVID_DEFVAL =   32'h40800;
parameter CORESIGHT_R5_CTI_0_DEVTYPE =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_R5_CTI_0_DEVTYPE_DEFVAL =   32'h14;
parameter CORESIGHT_R5_CTI_0_PIDR4 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_R5_CTI_0_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_R5_CTI_0_PIDR5 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_R5_CTI_0_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_PIDR6 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_R5_CTI_0_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_PIDR7 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_R5_CTI_0_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_PIDR0 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_R5_CTI_0_PIDR0_DEFVAL =   32'h6;
parameter CORESIGHT_R5_CTI_0_PIDR1 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_R5_CTI_0_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_R5_CTI_0_PIDR2 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_R5_CTI_0_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_R5_CTI_0_PIDR3 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_R5_CTI_0_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_0_CIDR0 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_R5_CTI_0_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_R5_CTI_0_CIDR1 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_R5_CTI_0_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_R5_CTI_0_CIDR2 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_R5_CTI_0_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_R5_CTI_0_CIDR3 =    CORESIGHT_R5_CTI_0_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_R5_CTI_0_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_R5_CTI_1_CTICONTROL =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000000;
parameter CORESIGHT_R5_CTI_1_CTICONTROL_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIINTACK =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000010;
parameter CORESIGHT_R5_CTI_1_CTIINTACK_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIAPPSET =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000014;
parameter CORESIGHT_R5_CTI_1_CTIAPPSET_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIAPPCLEAR =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000018;
parameter CORESIGHT_R5_CTI_1_CTIAPPCLEAR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIAPPPULSE =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h0000001C;
parameter CORESIGHT_R5_CTI_1_CTIAPPPULSE_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIINEN0 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000020;
parameter CORESIGHT_R5_CTI_1_CTIINEN0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIINEN1 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000024;
parameter CORESIGHT_R5_CTI_1_CTIINEN1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIINEN2 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000028;
parameter CORESIGHT_R5_CTI_1_CTIINEN2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIINEN3 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h0000002C;
parameter CORESIGHT_R5_CTI_1_CTIINEN3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIINEN4 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000030;
parameter CORESIGHT_R5_CTI_1_CTIINEN4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIINEN5 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000034;
parameter CORESIGHT_R5_CTI_1_CTIINEN5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIINEN6 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000038;
parameter CORESIGHT_R5_CTI_1_CTIINEN6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIINEN7 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h0000003C;
parameter CORESIGHT_R5_CTI_1_CTIINEN7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN0 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h000000A0;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN1 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h000000A4;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN2 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h000000A8;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN3 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h000000AC;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN4 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h000000B0;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN5 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h000000B4;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN6 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h000000B8;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN7 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h000000BC;
parameter CORESIGHT_R5_CTI_1_CTIOUTEN7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTITRIGINSTATUS =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000130;
parameter CORESIGHT_R5_CTI_1_CTITRIGINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTITRIGOUTSTATUS =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000134;
parameter CORESIGHT_R5_CTI_1_CTITRIGOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTICHINSTATUS =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000138;
parameter CORESIGHT_R5_CTI_1_CTICHINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTICHOUTSTATUS =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h0000013C;
parameter CORESIGHT_R5_CTI_1_CTICHOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CTIGATE =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000140;
parameter CORESIGHT_R5_CTI_1_CTIGATE_DEFVAL =   32'hf;
parameter CORESIGHT_R5_CTI_1_ASICCTL =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000144;
parameter CORESIGHT_R5_CTI_1_ASICCTL_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_ITCHINACK =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_R5_CTI_1_ITCHINACK_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_ITTRIGINACK =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000EE0;
parameter CORESIGHT_R5_CTI_1_ITTRIGINACK_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_ITCHOUT =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000EE4;
parameter CORESIGHT_R5_CTI_1_ITCHOUT_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_ITTRIGOUT =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000EE8;
parameter CORESIGHT_R5_CTI_1_ITTRIGOUT_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_ITCHOUTACK =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_R5_CTI_1_ITCHOUTACK_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_ITTRIGOUTACK =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_R5_CTI_1_ITTRIGOUTACK_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_ITCHIN =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_R5_CTI_1_ITCHIN_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_ITTRIGIN =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_R5_CTI_1_ITTRIGIN_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_ITCTRL =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000F00;
parameter CORESIGHT_R5_CTI_1_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CLAIMSET =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_R5_CTI_1_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_R5_CTI_1_CLAIMCLR =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_R5_CTI_1_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_LAR =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_R5_CTI_1_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_LSR =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_R5_CTI_1_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_R5_CTI_1_AUTHSTATUS =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_R5_CTI_1_AUTHSTATUS_DEFVAL =   32'ha;
parameter CORESIGHT_R5_CTI_1_DEVID =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_R5_CTI_1_DEVID_DEFVAL =   32'h40800;
parameter CORESIGHT_R5_CTI_1_DEVTYPE =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_R5_CTI_1_DEVTYPE_DEFVAL =   32'h14;
parameter CORESIGHT_R5_CTI_1_PIDR4 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_R5_CTI_1_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_R5_CTI_1_PIDR5 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_R5_CTI_1_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_PIDR6 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_R5_CTI_1_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_PIDR7 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_R5_CTI_1_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_PIDR0 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_R5_CTI_1_PIDR0_DEFVAL =   32'h6;
parameter CORESIGHT_R5_CTI_1_PIDR1 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_R5_CTI_1_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_R5_CTI_1_PIDR2 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_R5_CTI_1_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_R5_CTI_1_PIDR3 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_R5_CTI_1_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_CTI_1_CIDR0 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_R5_CTI_1_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_R5_CTI_1_CIDR1 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_R5_CTI_1_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_R5_CTI_1_CIDR2 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_R5_CTI_1_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_R5_CTI_1_CIDR3 =    CORESIGHT_R5_CTI_1_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_R5_CTI_1_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_R5_DBG_0_DIDR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000000;
parameter CORESIGHT_R5_DBG_0_DIDR_DEFVAL =   32'h77140013;
parameter CORESIGHT_R5_DBG_0_WFAR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000018;
parameter CORESIGHT_R5_DBG_0_WFAR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_VCR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h0000001C;
parameter CORESIGHT_R5_DBG_0_VCR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_DSCCR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000028;
parameter CORESIGHT_R5_DBG_0_DSCCR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_DTRRXEXT =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000080;
parameter CORESIGHT_R5_DBG_0_DTRRXEXT_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_ITR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000084;
parameter CORESIGHT_R5_DBG_0_ITR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_DSCREXT =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000088;
parameter CORESIGHT_R5_DBG_0_DSCREXT_DEFVAL =   32'h2;
parameter CORESIGHT_R5_DBG_0_DTRTXEXT =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h0000008C;
parameter CORESIGHT_R5_DBG_0_DTRTXEXT_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_DRCR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000090;
parameter CORESIGHT_R5_DBG_0_DRCR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BVR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000100;
parameter CORESIGHT_R5_DBG_0_BVR0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BVR1 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000104;
parameter CORESIGHT_R5_DBG_0_BVR1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BVR2 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000108;
parameter CORESIGHT_R5_DBG_0_BVR2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BVR3 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h0000010C;
parameter CORESIGHT_R5_DBG_0_BVR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BVR4 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000110;
parameter CORESIGHT_R5_DBG_0_BVR4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BVR5 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000114;
parameter CORESIGHT_R5_DBG_0_BVR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BVR6 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000118;
parameter CORESIGHT_R5_DBG_0_BVR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BVR7 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h0000011C;
parameter CORESIGHT_R5_DBG_0_BVR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BCR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000140;
parameter CORESIGHT_R5_DBG_0_BCR0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BCR1 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000144;
parameter CORESIGHT_R5_DBG_0_BCR1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BCR2 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000148;
parameter CORESIGHT_R5_DBG_0_BCR2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BCR3 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h0000014C;
parameter CORESIGHT_R5_DBG_0_BCR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BCR4 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000150;
parameter CORESIGHT_R5_DBG_0_BCR4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BCR5 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000154;
parameter CORESIGHT_R5_DBG_0_BCR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BCR6 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000158;
parameter CORESIGHT_R5_DBG_0_BCR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_BCR7 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h0000015C;
parameter CORESIGHT_R5_DBG_0_BCR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WVR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000180;
parameter CORESIGHT_R5_DBG_0_WVR0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WVR1 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000184;
parameter CORESIGHT_R5_DBG_0_WVR1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WVR2 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000188;
parameter CORESIGHT_R5_DBG_0_WVR2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WVR3 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h0000018C;
parameter CORESIGHT_R5_DBG_0_WVR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WVR4 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000190;
parameter CORESIGHT_R5_DBG_0_WVR4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WVR5 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000194;
parameter CORESIGHT_R5_DBG_0_WVR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WVR6 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000198;
parameter CORESIGHT_R5_DBG_0_WVR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WVR7 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h0000019C;
parameter CORESIGHT_R5_DBG_0_WVR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WCR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h000001C0;
parameter CORESIGHT_R5_DBG_0_WCR0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WCR1 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h000001C4;
parameter CORESIGHT_R5_DBG_0_WCR1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WCR2 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h000001C8;
parameter CORESIGHT_R5_DBG_0_WCR2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WCR3 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h000001CC;
parameter CORESIGHT_R5_DBG_0_WCR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WCR4 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h000001D0;
parameter CORESIGHT_R5_DBG_0_WCR4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WCR5 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h000001D4;
parameter CORESIGHT_R5_DBG_0_WCR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WCR6 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h000001D8;
parameter CORESIGHT_R5_DBG_0_WCR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_WCR7 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h000001DC;
parameter CORESIGHT_R5_DBG_0_WCR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_OSLSR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000304;
parameter CORESIGHT_R5_DBG_0_OSLSR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_PRCR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000310;
parameter CORESIGHT_R5_DBG_0_PRCR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_PRSR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000314;
parameter CORESIGHT_R5_DBG_0_PRSR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_MIDR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D00;
parameter CORESIGHT_R5_DBG_0_MIDR_DEFVAL =   32'h411fc153;
parameter CORESIGHT_R5_DBG_0_CTR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D04;
parameter CORESIGHT_R5_DBG_0_CTR_DEFVAL =   32'h8003c003;
parameter CORESIGHT_R5_DBG_0_TCMTR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D08;
parameter CORESIGHT_R5_DBG_0_TCMTR_DEFVAL =   32'h10001;
parameter CORESIGHT_R5_DBG_0_MPUIR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D10;
parameter CORESIGHT_R5_DBG_0_MPUIR_DEFVAL =   32'hc00;
parameter CORESIGHT_R5_DBG_0_MPIDR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D14;
parameter CORESIGHT_R5_DBG_0_MPIDR_DEFVAL =   32'hc0000000;
parameter CORESIGHT_R5_DBG_0_ID_PFR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D20;
parameter CORESIGHT_R5_DBG_0_ID_PFR0_DEFVAL =   32'h131;
parameter CORESIGHT_R5_DBG_0_ID_PFR1 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D24;
parameter CORESIGHT_R5_DBG_0_ID_PFR1_DEFVAL =   32'h1;
parameter CORESIGHT_R5_DBG_0_ID_DFR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D28;
parameter CORESIGHT_R5_DBG_0_ID_DFR0_DEFVAL =   32'h10400;
parameter CORESIGHT_R5_DBG_0_ID_AFR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D2C;
parameter CORESIGHT_R5_DBG_0_ID_AFR0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_ID_MMFR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D30;
parameter CORESIGHT_R5_DBG_0_ID_MMFR0_DEFVAL =   32'h210030;
parameter CORESIGHT_R5_DBG_0_ID_MMFR1 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D34;
parameter CORESIGHT_R5_DBG_0_ID_MMFR1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_ID_MMFR2 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D38;
parameter CORESIGHT_R5_DBG_0_ID_MMFR2_DEFVAL =   32'h1200000;
parameter CORESIGHT_R5_DBG_0_ID_MMFR3 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D3C;
parameter CORESIGHT_R5_DBG_0_ID_MMFR3_DEFVAL =   32'h211;
parameter CORESIGHT_R5_DBG_0_ID_ISAR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D40;
parameter CORESIGHT_R5_DBG_0_ID_ISAR0_DEFVAL =   32'h2101111;
parameter CORESIGHT_R5_DBG_0_ID_ISAR1 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D44;
parameter CORESIGHT_R5_DBG_0_ID_ISAR1_DEFVAL =   32'h13112111;
parameter CORESIGHT_R5_DBG_0_ID_ISAR2 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D48;
parameter CORESIGHT_R5_DBG_0_ID_ISAR2_DEFVAL =   32'h21232141;
parameter CORESIGHT_R5_DBG_0_ID_ISAR3 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D4C;
parameter CORESIGHT_R5_DBG_0_ID_ISAR3_DEFVAL =   32'h1112131;
parameter CORESIGHT_R5_DBG_0_ID_ISAR4 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D50;
parameter CORESIGHT_R5_DBG_0_ID_ISAR4_DEFVAL =   32'h10142;
parameter CORESIGHT_R5_DBG_0_ID_ISAR5 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000D54;
parameter CORESIGHT_R5_DBG_0_ID_ISAR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_ITETMIF =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000ED8;
parameter CORESIGHT_R5_DBG_0_ITETMIF_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_ITMISCOUT =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_R5_DBG_0_ITMISCOUT_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_ITMISCIN =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000EFC;
parameter CORESIGHT_R5_DBG_0_ITMISCIN_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_ITCTRL =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000F00;
parameter CORESIGHT_R5_DBG_0_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_CLAIMSET =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_R5_DBG_0_CLAIMSET_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_CLAIMCLR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_R5_DBG_0_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_LAR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_R5_DBG_0_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_LSR =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_R5_DBG_0_LSR_DEFVAL =   32'h7;
parameter CORESIGHT_R5_DBG_0_AUTHSTATUS =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_R5_DBG_0_AUTHSTATUS_DEFVAL =   32'ha0;
parameter CORESIGHT_R5_DBG_0_DEVID =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_R5_DBG_0_DEVID_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_DEVTYPE =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_R5_DBG_0_DEVTYPE_DEFVAL =   32'h15;
parameter CORESIGHT_R5_DBG_0_PIDR4 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_R5_DBG_0_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_R5_DBG_0_PIDR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_R5_DBG_0_PIDR0_DEFVAL =   32'h15;
parameter CORESIGHT_R5_DBG_0_PIDR1 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_R5_DBG_0_PIDR1_DEFVAL =   32'hbc;
parameter CORESIGHT_R5_DBG_0_PIDR2 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_R5_DBG_0_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_R5_DBG_0_PIDR3 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_R5_DBG_0_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_0_CIDR0 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_R5_DBG_0_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_R5_DBG_0_CIDR1 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_R5_DBG_0_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_R5_DBG_0_CIDR2 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_R5_DBG_0_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_R5_DBG_0_CIDR3 =    CORESIGHT_R5_DBG_0_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_R5_DBG_0_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_R5_DBG_1_DIDR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000000;
parameter CORESIGHT_R5_DBG_1_DIDR_DEFVAL =   32'h77140013;
parameter CORESIGHT_R5_DBG_1_WFAR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000018;
parameter CORESIGHT_R5_DBG_1_WFAR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_VCR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h0000001C;
parameter CORESIGHT_R5_DBG_1_VCR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_DSCCR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000028;
parameter CORESIGHT_R5_DBG_1_DSCCR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_DTRRXEXT =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000080;
parameter CORESIGHT_R5_DBG_1_DTRRXEXT_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_ITR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000084;
parameter CORESIGHT_R5_DBG_1_ITR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_DSCREXT =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000088;
parameter CORESIGHT_R5_DBG_1_DSCREXT_DEFVAL =   32'h2;
parameter CORESIGHT_R5_DBG_1_DTRTXEXT =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h0000008C;
parameter CORESIGHT_R5_DBG_1_DTRTXEXT_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_DRCR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000090;
parameter CORESIGHT_R5_DBG_1_DRCR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BVR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000100;
parameter CORESIGHT_R5_DBG_1_BVR0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BVR1 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000104;
parameter CORESIGHT_R5_DBG_1_BVR1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BVR2 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000108;
parameter CORESIGHT_R5_DBG_1_BVR2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BVR3 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h0000010C;
parameter CORESIGHT_R5_DBG_1_BVR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BVR4 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000110;
parameter CORESIGHT_R5_DBG_1_BVR4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BVR5 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000114;
parameter CORESIGHT_R5_DBG_1_BVR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BVR6 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000118;
parameter CORESIGHT_R5_DBG_1_BVR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BVR7 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h0000011C;
parameter CORESIGHT_R5_DBG_1_BVR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BCR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000140;
parameter CORESIGHT_R5_DBG_1_BCR0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BCR1 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000144;
parameter CORESIGHT_R5_DBG_1_BCR1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BCR2 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000148;
parameter CORESIGHT_R5_DBG_1_BCR2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BCR3 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h0000014C;
parameter CORESIGHT_R5_DBG_1_BCR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BCR4 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000150;
parameter CORESIGHT_R5_DBG_1_BCR4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BCR5 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000154;
parameter CORESIGHT_R5_DBG_1_BCR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BCR6 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000158;
parameter CORESIGHT_R5_DBG_1_BCR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_BCR7 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h0000015C;
parameter CORESIGHT_R5_DBG_1_BCR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WVR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000180;
parameter CORESIGHT_R5_DBG_1_WVR0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WVR1 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000184;
parameter CORESIGHT_R5_DBG_1_WVR1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WVR2 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000188;
parameter CORESIGHT_R5_DBG_1_WVR2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WVR3 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h0000018C;
parameter CORESIGHT_R5_DBG_1_WVR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WVR4 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000190;
parameter CORESIGHT_R5_DBG_1_WVR4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WVR5 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000194;
parameter CORESIGHT_R5_DBG_1_WVR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WVR6 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000198;
parameter CORESIGHT_R5_DBG_1_WVR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WVR7 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h0000019C;
parameter CORESIGHT_R5_DBG_1_WVR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WCR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h000001C0;
parameter CORESIGHT_R5_DBG_1_WCR0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WCR1 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h000001C4;
parameter CORESIGHT_R5_DBG_1_WCR1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WCR2 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h000001C8;
parameter CORESIGHT_R5_DBG_1_WCR2_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WCR3 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h000001CC;
parameter CORESIGHT_R5_DBG_1_WCR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WCR4 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h000001D0;
parameter CORESIGHT_R5_DBG_1_WCR4_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WCR5 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h000001D4;
parameter CORESIGHT_R5_DBG_1_WCR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WCR6 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h000001D8;
parameter CORESIGHT_R5_DBG_1_WCR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_WCR7 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h000001DC;
parameter CORESIGHT_R5_DBG_1_WCR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_OSLSR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000304;
parameter CORESIGHT_R5_DBG_1_OSLSR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_PRCR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000310;
parameter CORESIGHT_R5_DBG_1_PRCR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_PRSR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000314;
parameter CORESIGHT_R5_DBG_1_PRSR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_MIDR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D00;
parameter CORESIGHT_R5_DBG_1_MIDR_DEFVAL =   32'h411fc153;
parameter CORESIGHT_R5_DBG_1_CTR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D04;
parameter CORESIGHT_R5_DBG_1_CTR_DEFVAL =   32'h8003c003;
parameter CORESIGHT_R5_DBG_1_TCMTR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D08;
parameter CORESIGHT_R5_DBG_1_TCMTR_DEFVAL =   32'h10001;
parameter CORESIGHT_R5_DBG_1_MPUIR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D10;
parameter CORESIGHT_R5_DBG_1_MPUIR_DEFVAL =   32'hc00;
parameter CORESIGHT_R5_DBG_1_MPIDR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D14;
parameter CORESIGHT_R5_DBG_1_MPIDR_DEFVAL =   32'hc0000001;
parameter CORESIGHT_R5_DBG_1_ID_PFR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D20;
parameter CORESIGHT_R5_DBG_1_ID_PFR0_DEFVAL =   32'h131;
parameter CORESIGHT_R5_DBG_1_ID_PFR1 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D24;
parameter CORESIGHT_R5_DBG_1_ID_PFR1_DEFVAL =   32'h1;
parameter CORESIGHT_R5_DBG_1_ID_DFR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D28;
parameter CORESIGHT_R5_DBG_1_ID_DFR0_DEFVAL =   32'h10400;
parameter CORESIGHT_R5_DBG_1_ID_AFR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D2C;
parameter CORESIGHT_R5_DBG_1_ID_AFR0_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_ID_MMFR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D30;
parameter CORESIGHT_R5_DBG_1_ID_MMFR0_DEFVAL =   32'h210030;
parameter CORESIGHT_R5_DBG_1_ID_MMFR1 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D34;
parameter CORESIGHT_R5_DBG_1_ID_MMFR1_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_ID_MMFR2 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D38;
parameter CORESIGHT_R5_DBG_1_ID_MMFR2_DEFVAL =   32'h1200000;
parameter CORESIGHT_R5_DBG_1_ID_MMFR3 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D3C;
parameter CORESIGHT_R5_DBG_1_ID_MMFR3_DEFVAL =   32'h211;
parameter CORESIGHT_R5_DBG_1_ID_ISAR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D40;
parameter CORESIGHT_R5_DBG_1_ID_ISAR0_DEFVAL =   32'h2101111;
parameter CORESIGHT_R5_DBG_1_ID_ISAR1 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D44;
parameter CORESIGHT_R5_DBG_1_ID_ISAR1_DEFVAL =   32'h13112111;
parameter CORESIGHT_R5_DBG_1_ID_ISAR2 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D48;
parameter CORESIGHT_R5_DBG_1_ID_ISAR2_DEFVAL =   32'h21232141;
parameter CORESIGHT_R5_DBG_1_ID_ISAR3 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D4C;
parameter CORESIGHT_R5_DBG_1_ID_ISAR3_DEFVAL =   32'h1112131;
parameter CORESIGHT_R5_DBG_1_ID_ISAR4 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D50;
parameter CORESIGHT_R5_DBG_1_ID_ISAR4_DEFVAL =   32'h10142;
parameter CORESIGHT_R5_DBG_1_ID_ISAR5 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000D54;
parameter CORESIGHT_R5_DBG_1_ID_ISAR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_ITETMIF =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000ED8;
parameter CORESIGHT_R5_DBG_1_ITETMIF_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_ITMISCOUT =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_R5_DBG_1_ITMISCOUT_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_ITMISCIN =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000EFC;
parameter CORESIGHT_R5_DBG_1_ITMISCIN_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_ITCTRL =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000F00;
parameter CORESIGHT_R5_DBG_1_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_CLAIMSET =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_R5_DBG_1_CLAIMSET_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_CLAIMCLR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_R5_DBG_1_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_LAR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_R5_DBG_1_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_LSR =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_R5_DBG_1_LSR_DEFVAL =   32'h7;
parameter CORESIGHT_R5_DBG_1_AUTHSTATUS =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_R5_DBG_1_AUTHSTATUS_DEFVAL =   32'ha0;
parameter CORESIGHT_R5_DBG_1_DEVID =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_R5_DBG_1_DEVID_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_DEVTYPE =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_R5_DBG_1_DEVTYPE_DEFVAL =   32'h15;
parameter CORESIGHT_R5_DBG_1_PIDR4 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_R5_DBG_1_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_R5_DBG_1_PIDR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_R5_DBG_1_PIDR0_DEFVAL =   32'h15;
parameter CORESIGHT_R5_DBG_1_PIDR1 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_R5_DBG_1_PIDR1_DEFVAL =   32'hbc;
parameter CORESIGHT_R5_DBG_1_PIDR2 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_R5_DBG_1_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_R5_DBG_1_PIDR3 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_R5_DBG_1_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_DBG_1_CIDR0 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_R5_DBG_1_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_R5_DBG_1_CIDR1 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_R5_DBG_1_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_R5_DBG_1_CIDR2 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_R5_DBG_1_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_R5_DBG_1_CIDR3 =    CORESIGHT_R5_DBG_1_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_R5_DBG_1_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_R5_ROM_ENTRY00 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000000;
parameter CORESIGHT_R5_ROM_ENTRY00_DEFVAL =   32'h10003;
parameter CORESIGHT_R5_ROM_ENTRY01 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000004;
parameter CORESIGHT_R5_ROM_ENTRY01_DEFVAL =   32'h12003;
parameter CORESIGHT_R5_ROM_ENTRY02 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000008;
parameter CORESIGHT_R5_ROM_ENTRY02_DEFVAL =   32'h18003;
parameter CORESIGHT_R5_ROM_ENTRY03 =    CORESIGHT_R5_ROM_BASEADDR + 32'h0000000C;
parameter CORESIGHT_R5_ROM_ENTRY03_DEFVAL =   32'h19003;
parameter CORESIGHT_R5_ROM_ENTRY04 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000010;
parameter CORESIGHT_R5_ROM_ENTRY04_DEFVAL =   32'h1c003;
parameter CORESIGHT_R5_ROM_ENTRY05 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000014;
parameter CORESIGHT_R5_ROM_ENTRY05_DEFVAL =   32'h1d003;
parameter CORESIGHT_R5_ROM_PIDR4 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_R5_ROM_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_R5_ROM_PIDR5 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_R5_ROM_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_R5_ROM_PIDR6 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_R5_ROM_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_R5_ROM_PIDR7 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_R5_ROM_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_R5_ROM_PIDR0 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_R5_ROM_PIDR0_DEFVAL =   32'hb5;
parameter CORESIGHT_R5_ROM_PIDR1 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_R5_ROM_PIDR1_DEFVAL =   32'hb4;
parameter CORESIGHT_R5_ROM_PIDR2 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_R5_ROM_PIDR2_DEFVAL =   32'hb;
parameter CORESIGHT_R5_ROM_PIDR3 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_R5_ROM_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_R5_ROM_CIDR0 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_R5_ROM_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_R5_ROM_CIDR1 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_R5_ROM_CIDR1_DEFVAL =   32'h10;
parameter CORESIGHT_R5_ROM_CIDR2 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_R5_ROM_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_R5_ROM_CIDR3 =    CORESIGHT_R5_ROM_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_R5_ROM_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_ATM_0_GLOBAL_CTRL =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_ATM_0_GLOBAL_CTRL_DEFVAL =   2'h2;
parameter CORESIGHT_SOC_ATM_0_GLOBAL_STATUS =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_ATM_0_GLOBAL_STATUS_DEFVAL =   13'h1000;
parameter CORESIGHT_SOC_ATM_0_FILTER_CTRL =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000010;
parameter CORESIGHT_SOC_ATM_0_FILTER_CTRL_DEFVAL =   7'h0;
parameter CORESIGHT_SOC_ATM_0_TRIGGER_CTRL =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_ATM_0_TRIGGER_CTRL_DEFVAL =   16'h0;
parameter CORESIGHT_SOC_ATM_0_TRIGGER_STATUS =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000024;
parameter CORESIGHT_SOC_ATM_0_TRIGGER_STATUS_DEFVAL =   2'h0;
parameter CORESIGHT_SOC_ATM_0_PACKET_CTRL =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000030;
parameter CORESIGHT_SOC_ATM_0_PACKET_CTRL_DEFVAL =   32'h70000;
parameter CORESIGHT_SOC_ATM_0_DCAP_CTRL =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000034;
parameter CORESIGHT_SOC_ATM_0_DCAP_CTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_NOCOMP_STRB =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000038;
parameter CORESIGHT_SOC_ATM_0_NOCOMP_STRB_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_TOUT_CTRL =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000040;
parameter CORESIGHT_SOC_ATM_0_TOUT_CTRL_DEFVAL =   7'h0;
parameter CORESIGHT_SOC_ATM_0_TOUT_THRESH =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000044;
parameter CORESIGHT_SOC_ATM_0_TOUT_THRESH_DEFVAL =   32'h8000;
parameter CORESIGHT_SOC_ATM_0_FIFO_CURRENT =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000050;
parameter CORESIGHT_SOC_ATM_0_FIFO_CURRENT_DEFVAL =   32'h80000000;
parameter CORESIGHT_SOC_ATM_0_FIFO_HYSTER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000054;
parameter CORESIGHT_SOC_ATM_0_FIFO_HYSTER_DEFVAL =   10'h100;
parameter CORESIGHT_SOC_ATM_0_SYNC_CURRENT =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000060;
parameter CORESIGHT_SOC_ATM_0_SYNC_CURRENT_DEFVAL =   12'h0;
parameter CORESIGHT_SOC_ATM_0_SYNC_RELOAD =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000064;
parameter CORESIGHT_SOC_ATM_0_SYNC_RELOAD_DEFVAL =   12'h800;
parameter CORESIGHT_SOC_ATM_0_TSTMP_CURRENT =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000070;
parameter CORESIGHT_SOC_ATM_0_TSTMP_CURRENT_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_ECO =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h000001EC;
parameter CORESIGHT_SOC_ATM_0_ECO_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_RAM_ADJUST =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h000001FC;
parameter CORESIGHT_SOC_ATM_0_RAM_ADJUST_DEFVAL =   8'hb3;
parameter CORESIGHT_SOC_ATM_0_ADDR0_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000204;
parameter CORESIGHT_SOC_ATM_0_ADDR0_LOWER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_ADDR0_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000208;
parameter CORESIGHT_SOC_ATM_0_ADDR0_UPPER_DEFVAL =   32'hfffffffc;
parameter CORESIGHT_SOC_ATM_0_ADDR0_MISC =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h0000020C;
parameter CORESIGHT_SOC_ATM_0_ADDR0_MISC_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_ADDR1_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000214;
parameter CORESIGHT_SOC_ATM_0_ADDR1_LOWER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_ADDR1_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000218;
parameter CORESIGHT_SOC_ATM_0_ADDR1_UPPER_DEFVAL =   32'hfffffffc;
parameter CORESIGHT_SOC_ATM_0_ADDR1_MISC =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h0000021C;
parameter CORESIGHT_SOC_ATM_0_ADDR1_MISC_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_ADDR2_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000224;
parameter CORESIGHT_SOC_ATM_0_ADDR2_LOWER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_ADDR2_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000228;
parameter CORESIGHT_SOC_ATM_0_ADDR2_UPPER_DEFVAL =   32'hfffffffc;
parameter CORESIGHT_SOC_ATM_0_ADDR2_MISC =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h0000022C;
parameter CORESIGHT_SOC_ATM_0_ADDR2_MISC_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_ADDR3_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000234;
parameter CORESIGHT_SOC_ATM_0_ADDR3_LOWER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_ADDR3_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000238;
parameter CORESIGHT_SOC_ATM_0_ADDR3_UPPER_DEFVAL =   32'hfffffffc;
parameter CORESIGHT_SOC_ATM_0_ADDR3_MISC =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h0000023C;
parameter CORESIGHT_SOC_ATM_0_ADDR3_MISC_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_ID0_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000304;
parameter CORESIGHT_SOC_ATM_0_ID0_LOWER_DEFVAL =   16'h0;
parameter CORESIGHT_SOC_ATM_0_ID0_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000308;
parameter CORESIGHT_SOC_ATM_0_ID0_UPPER_DEFVAL =   16'hffff;
parameter CORESIGHT_SOC_ATM_0_ID0_MISC =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h0000030C;
parameter CORESIGHT_SOC_ATM_0_ID0_MISC_DEFVAL =   14'h0;
parameter CORESIGHT_SOC_ATM_0_ID1_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000314;
parameter CORESIGHT_SOC_ATM_0_ID1_LOWER_DEFVAL =   16'h0;
parameter CORESIGHT_SOC_ATM_0_ID1_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000318;
parameter CORESIGHT_SOC_ATM_0_ID1_UPPER_DEFVAL =   16'hffff;
parameter CORESIGHT_SOC_ATM_0_ID1_MISC =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h0000031C;
parameter CORESIGHT_SOC_ATM_0_ID1_MISC_DEFVAL =   14'h0;
parameter CORESIGHT_SOC_ATM_0_ID2_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000324;
parameter CORESIGHT_SOC_ATM_0_ID2_LOWER_DEFVAL =   16'h0;
parameter CORESIGHT_SOC_ATM_0_ID2_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000328;
parameter CORESIGHT_SOC_ATM_0_ID2_UPPER_DEFVAL =   16'hffff;
parameter CORESIGHT_SOC_ATM_0_ID2_MISC =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h0000032C;
parameter CORESIGHT_SOC_ATM_0_ID2_MISC_DEFVAL =   14'h0;
parameter CORESIGHT_SOC_ATM_0_ID3_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000334;
parameter CORESIGHT_SOC_ATM_0_ID3_LOWER_DEFVAL =   16'h0;
parameter CORESIGHT_SOC_ATM_0_ID3_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000338;
parameter CORESIGHT_SOC_ATM_0_ID3_UPPER_DEFVAL =   16'hffff;
parameter CORESIGHT_SOC_ATM_0_ID3_MISC =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h0000033C;
parameter CORESIGHT_SOC_ATM_0_ID3_MISC_DEFVAL =   14'h0;
parameter CORESIGHT_SOC_ATM_0_EADDR0_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000404;
parameter CORESIGHT_SOC_ATM_0_EADDR0_LOWER_DEFVAL =   17'h0;
parameter CORESIGHT_SOC_ATM_0_EADDR0_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000408;
parameter CORESIGHT_SOC_ATM_0_EADDR0_UPPER_DEFVAL =   17'h1ffff;
parameter CORESIGHT_SOC_ATM_0_EADDR1_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000414;
parameter CORESIGHT_SOC_ATM_0_EADDR1_LOWER_DEFVAL =   17'h0;
parameter CORESIGHT_SOC_ATM_0_EADDR1_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000418;
parameter CORESIGHT_SOC_ATM_0_EADDR1_UPPER_DEFVAL =   17'h1ffff;
parameter CORESIGHT_SOC_ATM_0_EADDR2_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000424;
parameter CORESIGHT_SOC_ATM_0_EADDR2_LOWER_DEFVAL =   17'h0;
parameter CORESIGHT_SOC_ATM_0_EADDR2_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000428;
parameter CORESIGHT_SOC_ATM_0_EADDR2_UPPER_DEFVAL =   17'h1ffff;
parameter CORESIGHT_SOC_ATM_0_EADDR3_LOWER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000434;
parameter CORESIGHT_SOC_ATM_0_EADDR3_LOWER_DEFVAL =   17'h0;
parameter CORESIGHT_SOC_ATM_0_EADDR3_UPPER =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000438;
parameter CORESIGHT_SOC_ATM_0_EADDR3_UPPER_DEFVAL =   17'h1ffff;
parameter CORESIGHT_SOC_ATM_0_TIDSRC =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h000004FC;
parameter CORESIGHT_SOC_ATM_0_TIDSRC_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_0_TIDSEL0 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000500;
parameter CORESIGHT_SOC_ATM_0_TIDSEL0_DEFVAL =   5'h0;
parameter CORESIGHT_SOC_ATM_0_TIDSEL1 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000504;
parameter CORESIGHT_SOC_ATM_0_TIDSEL1_DEFVAL =   5'h1;
parameter CORESIGHT_SOC_ATM_0_TIDSEL2 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000508;
parameter CORESIGHT_SOC_ATM_0_TIDSEL2_DEFVAL =   5'h2;
parameter CORESIGHT_SOC_ATM_0_TIDSEL3 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h0000050C;
parameter CORESIGHT_SOC_ATM_0_TIDSEL3_DEFVAL =   5'h3;
parameter CORESIGHT_SOC_ATM_0_TIDSEL4 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000510;
parameter CORESIGHT_SOC_ATM_0_TIDSEL4_DEFVAL =   5'h4;
parameter CORESIGHT_SOC_ATM_0_TIDSEL5 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000514;
parameter CORESIGHT_SOC_ATM_0_TIDSEL5_DEFVAL =   5'h5;
parameter CORESIGHT_SOC_ATM_0_TIDSEL6 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000518;
parameter CORESIGHT_SOC_ATM_0_TIDSEL6_DEFVAL =   5'h6;
parameter CORESIGHT_SOC_ATM_0_TIDSEL7 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h0000051C;
parameter CORESIGHT_SOC_ATM_0_TIDSEL7_DEFVAL =   5'h7;
parameter CORESIGHT_SOC_ATM_0_TIDSEL8 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000520;
parameter CORESIGHT_SOC_ATM_0_TIDSEL8_DEFVAL =   5'h8;
parameter CORESIGHT_SOC_ATM_0_TIDSEL9 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000524;
parameter CORESIGHT_SOC_ATM_0_TIDSEL9_DEFVAL =   5'h9;
parameter CORESIGHT_SOC_ATM_0_AXI_SEL =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000800;
parameter CORESIGHT_SOC_ATM_0_AXI_SEL_DEFVAL =   3'h0;
parameter CORESIGHT_SOC_ATM_0_ITTRIGOUT =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000ED0;
parameter CORESIGHT_SOC_ATM_0_ITTRIGOUT_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_0_ITTRIGOUTACK =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000ED4;
parameter CORESIGHT_SOC_ATM_0_ITTRIGOUTACK_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_0_ITTRIGIN =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000ED8;
parameter CORESIGHT_SOC_ATM_0_ITTRIGIN_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_0_ITTRIGINACK =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_SOC_ATM_0_ITTRIGINACK_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_0_ITATBDATA =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_ATM_0_ITATBDATA_DEFVAL =   5'h0;
parameter CORESIGHT_SOC_ATM_0_ITATBSTATUS =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_ATM_0_ITATBSTATUS_DEFVAL =   2'h0;
parameter CORESIGHT_SOC_ATM_0_ITATBCTRL1 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_ATM_0_ITATBCTRL1_DEFVAL =   7'h0;
parameter CORESIGHT_SOC_ATM_0_ITATBCTRL0 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_ATM_0_ITATBCTRL0_DEFVAL =   10'h0;
parameter CORESIGHT_SOC_ATM_0_ITCTRL =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_ATM_0_ITCTRL_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_0_CLAIMSET =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_ATM_0_CLAIMSET_DEFVAL =   4'h1;
parameter CORESIGHT_SOC_ATM_0_CLAIMCLR =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_ATM_0_CLAIMCLR_DEFVAL =   4'h0;
parameter CORESIGHT_SOC_ATM_0_LAR =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_ATM_0_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_LSR =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_ATM_0_LSR_DEFVAL =   3'h3;
parameter CORESIGHT_SOC_ATM_0_AUTHSTATUS =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_ATM_0_AUTHSTATUS_DEFVAL =   8'h0;
parameter CORESIGHT_SOC_ATM_0_DEVID =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_ATM_0_DEVID_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_DEVTYPE =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_ATM_0_DEVTYPE_DEFVAL =   32'h43;
parameter CORESIGHT_SOC_ATM_0_PIDR4 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_ATM_0_PIDR4_DEFVAL =   32'h1;
parameter CORESIGHT_SOC_ATM_0_PIDR5 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_ATM_0_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_PIDR6 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_ATM_0_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_PIDR7 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_ATM_0_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_PIDR0 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_ATM_0_PIDR0_DEFVAL =   32'h21;
parameter CORESIGHT_SOC_ATM_0_PIDR1 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_ATM_0_PIDR1_DEFVAL =   32'h3a;
parameter CORESIGHT_SOC_ATM_0_PIDR2 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_ATM_0_PIDR2_DEFVAL =   32'h9;
parameter CORESIGHT_SOC_ATM_0_PIDR3 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_ATM_0_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_0_CIDR0 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_ATM_0_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_ATM_0_CIDR1 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_ATM_0_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_ATM_0_CIDR2 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_ATM_0_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_ATM_0_CIDR3 =    CORESIGHT_SOC_ATM_0_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_ATM_0_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_ATM_1_GLOBAL_CTRL =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_ATM_1_GLOBAL_CTRL_DEFVAL =   2'h2;
parameter CORESIGHT_SOC_ATM_1_GLOBAL_STATUS =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_ATM_1_GLOBAL_STATUS_DEFVAL =   13'h1000;
parameter CORESIGHT_SOC_ATM_1_FILTER_CTRL =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000010;
parameter CORESIGHT_SOC_ATM_1_FILTER_CTRL_DEFVAL =   7'h0;
parameter CORESIGHT_SOC_ATM_1_TRIGGER_CTRL =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_ATM_1_TRIGGER_CTRL_DEFVAL =   16'h0;
parameter CORESIGHT_SOC_ATM_1_TRIGGER_STATUS =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000024;
parameter CORESIGHT_SOC_ATM_1_TRIGGER_STATUS_DEFVAL =   2'h0;
parameter CORESIGHT_SOC_ATM_1_PACKET_CTRL =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000030;
parameter CORESIGHT_SOC_ATM_1_PACKET_CTRL_DEFVAL =   32'h70000;
parameter CORESIGHT_SOC_ATM_1_DCAP_CTRL =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000034;
parameter CORESIGHT_SOC_ATM_1_DCAP_CTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_NOCOMP_STRB =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000038;
parameter CORESIGHT_SOC_ATM_1_NOCOMP_STRB_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_TOUT_CTRL =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000040;
parameter CORESIGHT_SOC_ATM_1_TOUT_CTRL_DEFVAL =   7'h0;
parameter CORESIGHT_SOC_ATM_1_TOUT_THRESH =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000044;
parameter CORESIGHT_SOC_ATM_1_TOUT_THRESH_DEFVAL =   32'h8000;
parameter CORESIGHT_SOC_ATM_1_FIFO_CURRENT =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000050;
parameter CORESIGHT_SOC_ATM_1_FIFO_CURRENT_DEFVAL =   32'h80000000;
parameter CORESIGHT_SOC_ATM_1_FIFO_HYSTER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000054;
parameter CORESIGHT_SOC_ATM_1_FIFO_HYSTER_DEFVAL =   10'h100;
parameter CORESIGHT_SOC_ATM_1_SYNC_CURRENT =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000060;
parameter CORESIGHT_SOC_ATM_1_SYNC_CURRENT_DEFVAL =   12'h0;
parameter CORESIGHT_SOC_ATM_1_SYNC_RELOAD =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000064;
parameter CORESIGHT_SOC_ATM_1_SYNC_RELOAD_DEFVAL =   12'h800;
parameter CORESIGHT_SOC_ATM_1_TSTMP_CURRENT =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000070;
parameter CORESIGHT_SOC_ATM_1_TSTMP_CURRENT_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_ECO =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h000001EC;
parameter CORESIGHT_SOC_ATM_1_ECO_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_RAM_ADJUST =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h000001FC;
parameter CORESIGHT_SOC_ATM_1_RAM_ADJUST_DEFVAL =   8'hb3;
parameter CORESIGHT_SOC_ATM_1_ADDR0_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000204;
parameter CORESIGHT_SOC_ATM_1_ADDR0_LOWER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_ADDR0_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000208;
parameter CORESIGHT_SOC_ATM_1_ADDR0_UPPER_DEFVAL =   32'hfffffffc;
parameter CORESIGHT_SOC_ATM_1_ADDR0_MISC =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h0000020C;
parameter CORESIGHT_SOC_ATM_1_ADDR0_MISC_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_ADDR1_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000214;
parameter CORESIGHT_SOC_ATM_1_ADDR1_LOWER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_ADDR1_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000218;
parameter CORESIGHT_SOC_ATM_1_ADDR1_UPPER_DEFVAL =   32'hfffffffc;
parameter CORESIGHT_SOC_ATM_1_ADDR1_MISC =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h0000021C;
parameter CORESIGHT_SOC_ATM_1_ADDR1_MISC_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_ADDR2_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000224;
parameter CORESIGHT_SOC_ATM_1_ADDR2_LOWER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_ADDR2_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000228;
parameter CORESIGHT_SOC_ATM_1_ADDR2_UPPER_DEFVAL =   32'hfffffffc;
parameter CORESIGHT_SOC_ATM_1_ADDR2_MISC =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h0000022C;
parameter CORESIGHT_SOC_ATM_1_ADDR2_MISC_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_ADDR3_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000234;
parameter CORESIGHT_SOC_ATM_1_ADDR3_LOWER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_ADDR3_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000238;
parameter CORESIGHT_SOC_ATM_1_ADDR3_UPPER_DEFVAL =   32'hfffffffc;
parameter CORESIGHT_SOC_ATM_1_ADDR3_MISC =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h0000023C;
parameter CORESIGHT_SOC_ATM_1_ADDR3_MISC_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_ID0_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000304;
parameter CORESIGHT_SOC_ATM_1_ID0_LOWER_DEFVAL =   16'h0;
parameter CORESIGHT_SOC_ATM_1_ID0_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000308;
parameter CORESIGHT_SOC_ATM_1_ID0_UPPER_DEFVAL =   16'hffff;
parameter CORESIGHT_SOC_ATM_1_ID0_MISC =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h0000030C;
parameter CORESIGHT_SOC_ATM_1_ID0_MISC_DEFVAL =   14'h0;
parameter CORESIGHT_SOC_ATM_1_ID1_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000314;
parameter CORESIGHT_SOC_ATM_1_ID1_LOWER_DEFVAL =   16'h0;
parameter CORESIGHT_SOC_ATM_1_ID1_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000318;
parameter CORESIGHT_SOC_ATM_1_ID1_UPPER_DEFVAL =   16'hffff;
parameter CORESIGHT_SOC_ATM_1_ID1_MISC =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h0000031C;
parameter CORESIGHT_SOC_ATM_1_ID1_MISC_DEFVAL =   14'h0;
parameter CORESIGHT_SOC_ATM_1_ID2_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000324;
parameter CORESIGHT_SOC_ATM_1_ID2_LOWER_DEFVAL =   16'h0;
parameter CORESIGHT_SOC_ATM_1_ID2_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000328;
parameter CORESIGHT_SOC_ATM_1_ID2_UPPER_DEFVAL =   16'hffff;
parameter CORESIGHT_SOC_ATM_1_ID2_MISC =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h0000032C;
parameter CORESIGHT_SOC_ATM_1_ID2_MISC_DEFVAL =   14'h0;
parameter CORESIGHT_SOC_ATM_1_ID3_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000334;
parameter CORESIGHT_SOC_ATM_1_ID3_LOWER_DEFVAL =   16'h0;
parameter CORESIGHT_SOC_ATM_1_ID3_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000338;
parameter CORESIGHT_SOC_ATM_1_ID3_UPPER_DEFVAL =   16'hffff;
parameter CORESIGHT_SOC_ATM_1_ID3_MISC =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h0000033C;
parameter CORESIGHT_SOC_ATM_1_ID3_MISC_DEFVAL =   14'h0;
parameter CORESIGHT_SOC_ATM_1_EADDR0_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000404;
parameter CORESIGHT_SOC_ATM_1_EADDR0_LOWER_DEFVAL =   17'h0;
parameter CORESIGHT_SOC_ATM_1_EADDR0_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000408;
parameter CORESIGHT_SOC_ATM_1_EADDR0_UPPER_DEFVAL =   17'h1ffff;
parameter CORESIGHT_SOC_ATM_1_EADDR1_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000414;
parameter CORESIGHT_SOC_ATM_1_EADDR1_LOWER_DEFVAL =   17'h0;
parameter CORESIGHT_SOC_ATM_1_EADDR1_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000418;
parameter CORESIGHT_SOC_ATM_1_EADDR1_UPPER_DEFVAL =   17'h1ffff;
parameter CORESIGHT_SOC_ATM_1_EADDR2_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000424;
parameter CORESIGHT_SOC_ATM_1_EADDR2_LOWER_DEFVAL =   17'h0;
parameter CORESIGHT_SOC_ATM_1_EADDR2_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000428;
parameter CORESIGHT_SOC_ATM_1_EADDR2_UPPER_DEFVAL =   17'h1ffff;
parameter CORESIGHT_SOC_ATM_1_EADDR3_LOWER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000434;
parameter CORESIGHT_SOC_ATM_1_EADDR3_LOWER_DEFVAL =   17'h0;
parameter CORESIGHT_SOC_ATM_1_EADDR3_UPPER =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000438;
parameter CORESIGHT_SOC_ATM_1_EADDR3_UPPER_DEFVAL =   17'h1ffff;
parameter CORESIGHT_SOC_ATM_1_TIDSRC =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h000004FC;
parameter CORESIGHT_SOC_ATM_1_TIDSRC_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_1_TIDSEL0 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000500;
parameter CORESIGHT_SOC_ATM_1_TIDSEL0_DEFVAL =   5'h0;
parameter CORESIGHT_SOC_ATM_1_TIDSEL1 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000504;
parameter CORESIGHT_SOC_ATM_1_TIDSEL1_DEFVAL =   5'h1;
parameter CORESIGHT_SOC_ATM_1_TIDSEL2 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000508;
parameter CORESIGHT_SOC_ATM_1_TIDSEL2_DEFVAL =   5'h2;
parameter CORESIGHT_SOC_ATM_1_TIDSEL3 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h0000050C;
parameter CORESIGHT_SOC_ATM_1_TIDSEL3_DEFVAL =   5'h3;
parameter CORESIGHT_SOC_ATM_1_TIDSEL4 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000510;
parameter CORESIGHT_SOC_ATM_1_TIDSEL4_DEFVAL =   5'h4;
parameter CORESIGHT_SOC_ATM_1_TIDSEL5 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000514;
parameter CORESIGHT_SOC_ATM_1_TIDSEL5_DEFVAL =   5'h5;
parameter CORESIGHT_SOC_ATM_1_TIDSEL6 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000518;
parameter CORESIGHT_SOC_ATM_1_TIDSEL6_DEFVAL =   5'h6;
parameter CORESIGHT_SOC_ATM_1_TIDSEL7 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h0000051C;
parameter CORESIGHT_SOC_ATM_1_TIDSEL7_DEFVAL =   5'h7;
parameter CORESIGHT_SOC_ATM_1_TIDSEL8 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000520;
parameter CORESIGHT_SOC_ATM_1_TIDSEL8_DEFVAL =   5'h8;
parameter CORESIGHT_SOC_ATM_1_TIDSEL9 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000524;
parameter CORESIGHT_SOC_ATM_1_TIDSEL9_DEFVAL =   5'h9;
parameter CORESIGHT_SOC_ATM_1_AXI_SEL =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000800;
parameter CORESIGHT_SOC_ATM_1_AXI_SEL_DEFVAL =   3'h0;
parameter CORESIGHT_SOC_ATM_1_ITTRIGOUT =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000ED0;
parameter CORESIGHT_SOC_ATM_1_ITTRIGOUT_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_1_ITTRIGOUTACK =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000ED4;
parameter CORESIGHT_SOC_ATM_1_ITTRIGOUTACK_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_1_ITTRIGIN =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000ED8;
parameter CORESIGHT_SOC_ATM_1_ITTRIGIN_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_1_ITTRIGINACK =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_SOC_ATM_1_ITTRIGINACK_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_1_ITATBDATA =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_ATM_1_ITATBDATA_DEFVAL =   5'h0;
parameter CORESIGHT_SOC_ATM_1_ITATBSTATUS =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_ATM_1_ITATBSTATUS_DEFVAL =   2'h0;
parameter CORESIGHT_SOC_ATM_1_ITATBCTRL1 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_ATM_1_ITATBCTRL1_DEFVAL =   7'h0;
parameter CORESIGHT_SOC_ATM_1_ITATBCTRL0 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_ATM_1_ITATBCTRL0_DEFVAL =   10'h0;
parameter CORESIGHT_SOC_ATM_1_ITCTRL =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_ATM_1_ITCTRL_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_ATM_1_CLAIMSET =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_ATM_1_CLAIMSET_DEFVAL =   4'h1;
parameter CORESIGHT_SOC_ATM_1_CLAIMCLR =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_ATM_1_CLAIMCLR_DEFVAL =   4'h0;
parameter CORESIGHT_SOC_ATM_1_LAR =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_ATM_1_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_LSR =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_ATM_1_LSR_DEFVAL =   3'h3;
parameter CORESIGHT_SOC_ATM_1_AUTHSTATUS =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_ATM_1_AUTHSTATUS_DEFVAL =   8'h0;
parameter CORESIGHT_SOC_ATM_1_DEVID =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_ATM_1_DEVID_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_DEVTYPE =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_ATM_1_DEVTYPE_DEFVAL =   32'h43;
parameter CORESIGHT_SOC_ATM_1_PIDR4 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_ATM_1_PIDR4_DEFVAL =   32'h1;
parameter CORESIGHT_SOC_ATM_1_PIDR5 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_ATM_1_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_PIDR6 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_ATM_1_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_PIDR7 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_ATM_1_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_PIDR0 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_ATM_1_PIDR0_DEFVAL =   32'h21;
parameter CORESIGHT_SOC_ATM_1_PIDR1 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_ATM_1_PIDR1_DEFVAL =   32'h3a;
parameter CORESIGHT_SOC_ATM_1_PIDR2 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_ATM_1_PIDR2_DEFVAL =   32'h9;
parameter CORESIGHT_SOC_ATM_1_PIDR3 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_ATM_1_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ATM_1_CIDR0 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_ATM_1_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_ATM_1_CIDR1 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_ATM_1_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_ATM_1_CIDR2 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_ATM_1_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_ATM_1_CIDR3 =    CORESIGHT_SOC_ATM_1_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_ATM_1_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_CTI_0_CTICONTROL =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_CTI_0_CTICONTROL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIINTACK =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000010;
parameter CORESIGHT_SOC_CTI_0_CTIINTACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIAPPSET =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000014;
parameter CORESIGHT_SOC_CTI_0_CTIAPPSET_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIAPPCLEAR =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000018;
parameter CORESIGHT_SOC_CTI_0_CTIAPPCLEAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIAPPPULSE =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h0000001C;
parameter CORESIGHT_SOC_CTI_0_CTIAPPPULSE_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIINEN0 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_CTI_0_CTIINEN0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIINEN1 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000024;
parameter CORESIGHT_SOC_CTI_0_CTIINEN1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIINEN2 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000028;
parameter CORESIGHT_SOC_CTI_0_CTIINEN2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIINEN3 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h0000002C;
parameter CORESIGHT_SOC_CTI_0_CTIINEN3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIINEN4 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000030;
parameter CORESIGHT_SOC_CTI_0_CTIINEN4_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIINEN5 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000034;
parameter CORESIGHT_SOC_CTI_0_CTIINEN5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIINEN6 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000038;
parameter CORESIGHT_SOC_CTI_0_CTIINEN6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIINEN7 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h0000003C;
parameter CORESIGHT_SOC_CTI_0_CTIINEN7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN0 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h000000A0;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN1 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h000000A4;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN2 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h000000A8;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN3 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h000000AC;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN4 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h000000B0;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN4_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN5 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h000000B4;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN6 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h000000B8;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN7 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h000000BC;
parameter CORESIGHT_SOC_CTI_0_CTIOUTEN7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTITRIGINSTATUS =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000130;
parameter CORESIGHT_SOC_CTI_0_CTITRIGINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTITRIGOUTSTATUS =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000134;
parameter CORESIGHT_SOC_CTI_0_CTITRIGOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTICHINSTATUS =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000138;
parameter CORESIGHT_SOC_CTI_0_CTICHINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTICHOUTSTATUS =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h0000013C;
parameter CORESIGHT_SOC_CTI_0_CTICHOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CTIGATE =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000140;
parameter CORESIGHT_SOC_CTI_0_CTIGATE_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_CTI_0_ASICCTL =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000144;
parameter CORESIGHT_SOC_CTI_0_ASICCTL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_ITCHINACK =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_SOC_CTI_0_ITCHINACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_ITTRIGINACK =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000EE0;
parameter CORESIGHT_SOC_CTI_0_ITTRIGINACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_ITCHOUT =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000EE4;
parameter CORESIGHT_SOC_CTI_0_ITCHOUT_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_ITTRIGOUT =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000EE8;
parameter CORESIGHT_SOC_CTI_0_ITTRIGOUT_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_ITCHOUTACK =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_CTI_0_ITCHOUTACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_ITTRIGOUTACK =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_CTI_0_ITTRIGOUTACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_ITCHIN =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_CTI_0_ITCHIN_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_ITTRIGIN =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_CTI_0_ITTRIGIN_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_ITCTRL =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_CTI_0_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CLAIMSET =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_CTI_0_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_CTI_0_CLAIMCLR =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_CTI_0_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_LAR =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_CTI_0_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_LSR =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_CTI_0_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_CTI_0_AUTHSTATUS =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_CTI_0_AUTHSTATUS_DEFVAL =   32'ha;
parameter CORESIGHT_SOC_CTI_0_DEVID =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_CTI_0_DEVID_DEFVAL =   32'h40800;
parameter CORESIGHT_SOC_CTI_0_DEVTYPE =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_CTI_0_DEVTYPE_DEFVAL =   32'h14;
parameter CORESIGHT_SOC_CTI_0_PIDR4 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_CTI_0_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_CTI_0_PIDR5 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_CTI_0_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_PIDR6 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_CTI_0_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_PIDR7 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_CTI_0_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_PIDR0 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_CTI_0_PIDR0_DEFVAL =   32'h6;
parameter CORESIGHT_SOC_CTI_0_PIDR1 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_CTI_0_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_CTI_0_PIDR2 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_CTI_0_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_SOC_CTI_0_PIDR3 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_CTI_0_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_0_CIDR0 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_CTI_0_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_CTI_0_CIDR1 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_CTI_0_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_CTI_0_CIDR2 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_CTI_0_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_CTI_0_CIDR3 =    CORESIGHT_SOC_CTI_0_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_CTI_0_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_CTI_1_CTICONTROL =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_CTI_1_CTICONTROL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIINTACK =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000010;
parameter CORESIGHT_SOC_CTI_1_CTIINTACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIAPPSET =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000014;
parameter CORESIGHT_SOC_CTI_1_CTIAPPSET_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIAPPCLEAR =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000018;
parameter CORESIGHT_SOC_CTI_1_CTIAPPCLEAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIAPPPULSE =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h0000001C;
parameter CORESIGHT_SOC_CTI_1_CTIAPPPULSE_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIINEN0 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_CTI_1_CTIINEN0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIINEN1 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000024;
parameter CORESIGHT_SOC_CTI_1_CTIINEN1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIINEN2 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000028;
parameter CORESIGHT_SOC_CTI_1_CTIINEN2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIINEN3 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h0000002C;
parameter CORESIGHT_SOC_CTI_1_CTIINEN3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIINEN4 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000030;
parameter CORESIGHT_SOC_CTI_1_CTIINEN4_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIINEN5 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000034;
parameter CORESIGHT_SOC_CTI_1_CTIINEN5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIINEN6 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000038;
parameter CORESIGHT_SOC_CTI_1_CTIINEN6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIINEN7 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h0000003C;
parameter CORESIGHT_SOC_CTI_1_CTIINEN7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN0 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h000000A0;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN1 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h000000A4;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN2 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h000000A8;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN3 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h000000AC;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN4 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h000000B0;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN4_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN5 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h000000B4;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN6 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h000000B8;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN7 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h000000BC;
parameter CORESIGHT_SOC_CTI_1_CTIOUTEN7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTITRIGINSTATUS =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000130;
parameter CORESIGHT_SOC_CTI_1_CTITRIGINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTITRIGOUTSTATUS =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000134;
parameter CORESIGHT_SOC_CTI_1_CTITRIGOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTICHINSTATUS =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000138;
parameter CORESIGHT_SOC_CTI_1_CTICHINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTICHOUTSTATUS =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h0000013C;
parameter CORESIGHT_SOC_CTI_1_CTICHOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CTIGATE =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000140;
parameter CORESIGHT_SOC_CTI_1_CTIGATE_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_CTI_1_ASICCTL =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000144;
parameter CORESIGHT_SOC_CTI_1_ASICCTL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_ITCHINACK =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_SOC_CTI_1_ITCHINACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_ITTRIGINACK =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000EE0;
parameter CORESIGHT_SOC_CTI_1_ITTRIGINACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_ITCHOUT =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000EE4;
parameter CORESIGHT_SOC_CTI_1_ITCHOUT_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_ITTRIGOUT =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000EE8;
parameter CORESIGHT_SOC_CTI_1_ITTRIGOUT_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_ITCHOUTACK =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_CTI_1_ITCHOUTACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_ITTRIGOUTACK =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_CTI_1_ITTRIGOUTACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_ITCHIN =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_CTI_1_ITCHIN_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_ITTRIGIN =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_CTI_1_ITTRIGIN_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_ITCTRL =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_CTI_1_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CLAIMSET =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_CTI_1_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_CTI_1_CLAIMCLR =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_CTI_1_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_LAR =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_CTI_1_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_LSR =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_CTI_1_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_CTI_1_AUTHSTATUS =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_CTI_1_AUTHSTATUS_DEFVAL =   32'ha;
parameter CORESIGHT_SOC_CTI_1_DEVID =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_CTI_1_DEVID_DEFVAL =   32'h40800;
parameter CORESIGHT_SOC_CTI_1_DEVTYPE =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_CTI_1_DEVTYPE_DEFVAL =   32'h14;
parameter CORESIGHT_SOC_CTI_1_PIDR4 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_CTI_1_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_CTI_1_PIDR5 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_CTI_1_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_PIDR6 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_CTI_1_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_PIDR7 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_CTI_1_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_PIDR0 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_CTI_1_PIDR0_DEFVAL =   32'h6;
parameter CORESIGHT_SOC_CTI_1_PIDR1 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_CTI_1_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_CTI_1_PIDR2 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_CTI_1_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_SOC_CTI_1_PIDR3 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_CTI_1_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_1_CIDR0 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_CTI_1_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_CTI_1_CIDR1 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_CTI_1_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_CTI_1_CIDR2 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_CTI_1_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_CTI_1_CIDR3 =    CORESIGHT_SOC_CTI_1_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_CTI_1_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_CTI_2_CTICONTROL =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_CTI_2_CTICONTROL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIINTACK =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000010;
parameter CORESIGHT_SOC_CTI_2_CTIINTACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIAPPSET =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000014;
parameter CORESIGHT_SOC_CTI_2_CTIAPPSET_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIAPPCLEAR =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000018;
parameter CORESIGHT_SOC_CTI_2_CTIAPPCLEAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIAPPPULSE =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h0000001C;
parameter CORESIGHT_SOC_CTI_2_CTIAPPPULSE_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIINEN0 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_CTI_2_CTIINEN0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIINEN1 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000024;
parameter CORESIGHT_SOC_CTI_2_CTIINEN1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIINEN2 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000028;
parameter CORESIGHT_SOC_CTI_2_CTIINEN2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIINEN3 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h0000002C;
parameter CORESIGHT_SOC_CTI_2_CTIINEN3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIINEN4 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000030;
parameter CORESIGHT_SOC_CTI_2_CTIINEN4_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIINEN5 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000034;
parameter CORESIGHT_SOC_CTI_2_CTIINEN5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIINEN6 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000038;
parameter CORESIGHT_SOC_CTI_2_CTIINEN6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIINEN7 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h0000003C;
parameter CORESIGHT_SOC_CTI_2_CTIINEN7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN0 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h000000A0;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN1 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h000000A4;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN2 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h000000A8;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN3 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h000000AC;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN4 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h000000B0;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN4_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN5 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h000000B4;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN6 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h000000B8;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN7 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h000000BC;
parameter CORESIGHT_SOC_CTI_2_CTIOUTEN7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTITRIGINSTATUS =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000130;
parameter CORESIGHT_SOC_CTI_2_CTITRIGINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTITRIGOUTSTATUS =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000134;
parameter CORESIGHT_SOC_CTI_2_CTITRIGOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTICHINSTATUS =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000138;
parameter CORESIGHT_SOC_CTI_2_CTICHINSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTICHOUTSTATUS =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h0000013C;
parameter CORESIGHT_SOC_CTI_2_CTICHOUTSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CTIGATE =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000140;
parameter CORESIGHT_SOC_CTI_2_CTIGATE_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_CTI_2_ASICCTL =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000144;
parameter CORESIGHT_SOC_CTI_2_ASICCTL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_ITCHINACK =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_SOC_CTI_2_ITCHINACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_ITTRIGINACK =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000EE0;
parameter CORESIGHT_SOC_CTI_2_ITTRIGINACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_ITCHOUT =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000EE4;
parameter CORESIGHT_SOC_CTI_2_ITCHOUT_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_ITTRIGOUT =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000EE8;
parameter CORESIGHT_SOC_CTI_2_ITTRIGOUT_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_ITCHOUTACK =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_CTI_2_ITCHOUTACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_ITTRIGOUTACK =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_CTI_2_ITTRIGOUTACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_ITCHIN =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_CTI_2_ITCHIN_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_ITTRIGIN =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_CTI_2_ITTRIGIN_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_ITCTRL =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_CTI_2_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CLAIMSET =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_CTI_2_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_CTI_2_CLAIMCLR =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_CTI_2_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_LAR =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_CTI_2_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_LSR =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_CTI_2_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_CTI_2_AUTHSTATUS =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_CTI_2_AUTHSTATUS_DEFVAL =   32'ha;
parameter CORESIGHT_SOC_CTI_2_DEVID =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_CTI_2_DEVID_DEFVAL =   32'h40800;
parameter CORESIGHT_SOC_CTI_2_DEVTYPE =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_CTI_2_DEVTYPE_DEFVAL =   32'h14;
parameter CORESIGHT_SOC_CTI_2_PIDR4 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_CTI_2_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_CTI_2_PIDR5 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_CTI_2_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_PIDR6 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_CTI_2_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_PIDR7 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_CTI_2_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_PIDR0 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_CTI_2_PIDR0_DEFVAL =   32'h6;
parameter CORESIGHT_SOC_CTI_2_PIDR1 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_CTI_2_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_CTI_2_PIDR2 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_CTI_2_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_SOC_CTI_2_PIDR3 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_CTI_2_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_CTI_2_CIDR0 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_CTI_2_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_CTI_2_CIDR1 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_CTI_2_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_CTI_2_CIDR2 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_CTI_2_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_CTI_2_CIDR3 =    CORESIGHT_SOC_CTI_2_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_CTI_2_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_ETF_1_RSZ =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_ETF_1_RSZ_DEFVAL =   32'h400;
parameter CORESIGHT_SOC_ETF_1_STS =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h0000000C;
parameter CORESIGHT_SOC_ETF_1_STS_DEFVAL =   32'hc;
parameter CORESIGHT_SOC_ETF_1_RRD =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000010;
parameter CORESIGHT_SOC_ETF_1_RRD_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_RRP =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000014;
parameter CORESIGHT_SOC_ETF_1_RRP_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_RWP =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000018;
parameter CORESIGHT_SOC_ETF_1_RWP_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_TRG =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h0000001C;
parameter CORESIGHT_SOC_ETF_1_TRG_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_CTL =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_ETF_1_CTL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_RWD =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000024;
parameter CORESIGHT_SOC_ETF_1_RWD_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_MODE =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000028;
parameter CORESIGHT_SOC_ETF_1_MODE_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_LBUFLEVEL =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h0000002C;
parameter CORESIGHT_SOC_ETF_1_LBUFLEVEL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_CBUFLEVEL =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000030;
parameter CORESIGHT_SOC_ETF_1_CBUFLEVEL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_BUFWM =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000034;
parameter CORESIGHT_SOC_ETF_1_BUFWM_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_FFSR =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000300;
parameter CORESIGHT_SOC_ETF_1_FFSR_DEFVAL =   32'h2;
parameter CORESIGHT_SOC_ETF_1_FFCR =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000304;
parameter CORESIGHT_SOC_ETF_1_FFCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_PSCR =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000308;
parameter CORESIGHT_SOC_ETF_1_PSCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_ITATBMDATA0 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000ED0;
parameter CORESIGHT_SOC_ETF_1_ITATBMDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_ITATBMCTR2 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000ED4;
parameter CORESIGHT_SOC_ETF_1_ITATBMCTR2_DEFVAL =   32'h1;
parameter CORESIGHT_SOC_ETF_1_ITATBMCTR1 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000ED8;
parameter CORESIGHT_SOC_ETF_1_ITATBMCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_ITATBMCTR0 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_SOC_ETF_1_ITATBMCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_ITMISCOP0 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000EE0;
parameter CORESIGHT_SOC_ETF_1_ITMISCOP0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_ITTRFLIN =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000EE8;
parameter CORESIGHT_SOC_ETF_1_ITTRFLIN_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_ITATBDATA0 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_ETF_1_ITATBDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_ITATBCTR2 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_ETF_1_ITATBCTR2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_ITATBCTR1 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_ETF_1_ITATBCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_ITATBCTR0 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_ETF_1_ITATBCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_ITCTRL =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_ETF_1_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_CLAIMSET =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_ETF_1_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_ETF_1_CLAIMCLR =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_ETF_1_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_LAR =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_ETF_1_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_LSR =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_ETF_1_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_ETF_1_AUTHSTATUS =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_ETF_1_AUTHSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_DEVID =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_ETF_1_DEVID_DEFVAL =   32'h380;
parameter CORESIGHT_SOC_ETF_1_DEVTYPE =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_ETF_1_DEVTYPE_DEFVAL =   32'h32;
parameter CORESIGHT_SOC_ETF_1_PIDR4 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_ETF_1_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_ETF_1_PIDR5 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_ETF_1_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_PIDR6 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_ETF_1_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_PIDR7 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_ETF_1_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_PIDR0 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_ETF_1_PIDR0_DEFVAL =   32'h61;
parameter CORESIGHT_SOC_ETF_1_PIDR1 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_ETF_1_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_ETF_1_PIDR2 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_ETF_1_PIDR2_DEFVAL =   32'h1b;
parameter CORESIGHT_SOC_ETF_1_PIDR3 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_ETF_1_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_1_CIDR0 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_ETF_1_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_ETF_1_CIDR1 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_ETF_1_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_ETF_1_CIDR2 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_ETF_1_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_ETF_1_CIDR3 =    CORESIGHT_SOC_ETF_1_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_ETF_1_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_ETF_2_RSZ =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_ETF_2_RSZ_DEFVAL =   32'h800;
parameter CORESIGHT_SOC_ETF_2_STS =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h0000000C;
parameter CORESIGHT_SOC_ETF_2_STS_DEFVAL =   32'hc;
parameter CORESIGHT_SOC_ETF_2_RRD =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000010;
parameter CORESIGHT_SOC_ETF_2_RRD_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_RRP =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000014;
parameter CORESIGHT_SOC_ETF_2_RRP_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_RWP =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000018;
parameter CORESIGHT_SOC_ETF_2_RWP_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_TRG =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h0000001C;
parameter CORESIGHT_SOC_ETF_2_TRG_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_CTL =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_ETF_2_CTL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_RWD =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000024;
parameter CORESIGHT_SOC_ETF_2_RWD_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_MODE =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000028;
parameter CORESIGHT_SOC_ETF_2_MODE_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_LBUFLEVEL =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h0000002C;
parameter CORESIGHT_SOC_ETF_2_LBUFLEVEL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_CBUFLEVEL =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000030;
parameter CORESIGHT_SOC_ETF_2_CBUFLEVEL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_BUFWM =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000034;
parameter CORESIGHT_SOC_ETF_2_BUFWM_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_FFSR =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000300;
parameter CORESIGHT_SOC_ETF_2_FFSR_DEFVAL =   32'h2;
parameter CORESIGHT_SOC_ETF_2_FFCR =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000304;
parameter CORESIGHT_SOC_ETF_2_FFCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_PSCR =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000308;
parameter CORESIGHT_SOC_ETF_2_PSCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_ITATBMDATA0 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000ED0;
parameter CORESIGHT_SOC_ETF_2_ITATBMDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_ITATBMCTR2 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000ED4;
parameter CORESIGHT_SOC_ETF_2_ITATBMCTR2_DEFVAL =   32'h1;
parameter CORESIGHT_SOC_ETF_2_ITATBMCTR1 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000ED8;
parameter CORESIGHT_SOC_ETF_2_ITATBMCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_ITATBMCTR0 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_SOC_ETF_2_ITATBMCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_ITMISCOP0 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000EE0;
parameter CORESIGHT_SOC_ETF_2_ITMISCOP0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_ITTRFLIN =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000EE8;
parameter CORESIGHT_SOC_ETF_2_ITTRFLIN_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_ITATBDATA0 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_ETF_2_ITATBDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_ITATBCTR2 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_ETF_2_ITATBCTR2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_ITATBCTR1 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_ETF_2_ITATBCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_ITATBCTR0 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_ETF_2_ITATBCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_ITCTRL =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_ETF_2_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_CLAIMSET =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_ETF_2_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_ETF_2_CLAIMCLR =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_ETF_2_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_LAR =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_ETF_2_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_LSR =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_ETF_2_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_ETF_2_AUTHSTATUS =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_ETF_2_AUTHSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_DEVID =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_ETF_2_DEVID_DEFVAL =   32'h380;
parameter CORESIGHT_SOC_ETF_2_DEVTYPE =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_ETF_2_DEVTYPE_DEFVAL =   32'h32;
parameter CORESIGHT_SOC_ETF_2_PIDR4 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_ETF_2_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_ETF_2_PIDR5 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_ETF_2_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_PIDR6 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_ETF_2_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_PIDR7 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_ETF_2_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_PIDR0 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_ETF_2_PIDR0_DEFVAL =   32'h61;
parameter CORESIGHT_SOC_ETF_2_PIDR1 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_ETF_2_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_ETF_2_PIDR2 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_ETF_2_PIDR2_DEFVAL =   32'h1b;
parameter CORESIGHT_SOC_ETF_2_PIDR3 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_ETF_2_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETF_2_CIDR0 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_ETF_2_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_ETF_2_CIDR1 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_ETF_2_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_ETF_2_CIDR2 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_ETF_2_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_ETF_2_CIDR3 =    CORESIGHT_SOC_ETF_2_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_ETF_2_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_ETR_RSZ =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_ETR_RSZ_DEFVAL =   32'h80;
parameter CORESIGHT_SOC_ETR_STS =    CORESIGHT_SOC_ETR_BASEADDR + 32'h0000000C;
parameter CORESIGHT_SOC_ETR_STS_DEFVAL =   32'hc;
parameter CORESIGHT_SOC_ETR_RRD =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000010;
parameter CORESIGHT_SOC_ETR_RRD_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_RRP =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000014;
parameter CORESIGHT_SOC_ETR_RRP_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_RWP =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000018;
parameter CORESIGHT_SOC_ETR_RWP_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_TRG =    CORESIGHT_SOC_ETR_BASEADDR + 32'h0000001C;
parameter CORESIGHT_SOC_ETR_TRG_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_CTL =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_ETR_CTL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_RWD =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000024;
parameter CORESIGHT_SOC_ETR_RWD_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_MODE =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000028;
parameter CORESIGHT_SOC_ETR_MODE_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_LBUFLEVEL =    CORESIGHT_SOC_ETR_BASEADDR + 32'h0000002C;
parameter CORESIGHT_SOC_ETR_LBUFLEVEL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_CBUFLEVEL =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000030;
parameter CORESIGHT_SOC_ETR_CBUFLEVEL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_BUFWM =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000034;
parameter CORESIGHT_SOC_ETR_BUFWM_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_RRPHI =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000038;
parameter CORESIGHT_SOC_ETR_RRPHI_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_RWPHI =    CORESIGHT_SOC_ETR_BASEADDR + 32'h0000003C;
parameter CORESIGHT_SOC_ETR_RWPHI_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_AXICTL =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000110;
parameter CORESIGHT_SOC_ETR_AXICTL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_DBALO =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000118;
parameter CORESIGHT_SOC_ETR_DBALO_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_DBAHI =    CORESIGHT_SOC_ETR_BASEADDR + 32'h0000011C;
parameter CORESIGHT_SOC_ETR_DBAHI_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_FFSR =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000300;
parameter CORESIGHT_SOC_ETR_FFSR_DEFVAL =   32'h2;
parameter CORESIGHT_SOC_ETR_FFCR =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000304;
parameter CORESIGHT_SOC_ETR_FFCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_PSCR =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000308;
parameter CORESIGHT_SOC_ETR_PSCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_ITATBMDATA0 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000ED0;
parameter CORESIGHT_SOC_ETR_ITATBMDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_ITATBMCTR2 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000ED4;
parameter CORESIGHT_SOC_ETR_ITATBMCTR2_DEFVAL =   32'h1;
parameter CORESIGHT_SOC_ETR_ITATBMCTR1 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000ED8;
parameter CORESIGHT_SOC_ETR_ITATBMCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_ITATBMCTR0 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_SOC_ETR_ITATBMCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_ITMISCOP0 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000EE0;
parameter CORESIGHT_SOC_ETR_ITMISCOP0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_ITTRFLIN =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000EE8;
parameter CORESIGHT_SOC_ETR_ITTRFLIN_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_ITATBDATA0 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_ETR_ITATBDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_ITATBCTR2 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_ETR_ITATBCTR2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_ITATBCTR1 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_ETR_ITATBCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_ITATBCTR0 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_ETR_ITATBCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_ITCTRL =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_ETR_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_CLAIMSET =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_ETR_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_ETR_CLAIMCLR =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_ETR_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_LAR =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_ETR_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_LSR =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_ETR_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_ETR_AUTHSTATUS =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_ETR_AUTHSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_DEVID =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_ETR_DEVID_DEFVAL =   32'h1a40;
parameter CORESIGHT_SOC_ETR_DEVTYPE =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_ETR_DEVTYPE_DEFVAL =   32'h21;
parameter CORESIGHT_SOC_ETR_PIDR4 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_ETR_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_ETR_PIDR5 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_ETR_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_PIDR6 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_ETR_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_PIDR7 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_ETR_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_PIDR0 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_ETR_PIDR0_DEFVAL =   32'h61;
parameter CORESIGHT_SOC_ETR_PIDR1 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_ETR_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_ETR_PIDR2 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_ETR_PIDR2_DEFVAL =   32'h1b;
parameter CORESIGHT_SOC_ETR_PIDR3 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_ETR_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ETR_CIDR0 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_ETR_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_ETR_CIDR1 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_ETR_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_ETR_CIDR2 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_ETR_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_ETR_CIDR3 =    CORESIGHT_SOC_ETR_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_ETR_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_FTM_GPI =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000010;
parameter CORESIGHT_SOC_FTM_GPI_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FTM_GPO =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_FTM_GPO_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FTM_RAM_ADJ =    CORESIGHT_SOC_FTM_BASEADDR + 32'h000000F0;
parameter CORESIGHT_SOC_FTM_RAM_ADJ_DEFVAL =   32'hb;
parameter CORESIGHT_SOC_FTM_ITTRIGOUT =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000ED0;
parameter CORESIGHT_SOC_FTM_ITTRIGOUT_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_FTM_ITTRIGOUTACK =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000ED4;
parameter CORESIGHT_SOC_FTM_ITTRIGOUTACK_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_FTM_ITTRIGIN =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000ED8;
parameter CORESIGHT_SOC_FTM_ITTRIGIN_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_FTM_ITTRIGINACK =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000EDC;
parameter CORESIGHT_SOC_FTM_ITTRIGINACK_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_FTM_ITCTRL =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_FTM_ITCTRL_DEFVAL =   1'h0;
parameter CORESIGHT_SOC_FTM_CLAIMSET =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_FTM_CLAIMSET_DEFVAL =   4'h1;
parameter CORESIGHT_SOC_FTM_CLAIMCLR =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_FTM_CLAIMCLR_DEFVAL =   4'h0;
parameter CORESIGHT_SOC_FTM_LAR =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_FTM_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FTM_LSR =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_FTM_LSR_DEFVAL =   3'h3;
parameter CORESIGHT_SOC_FTM_AUTHSTATUS =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_FTM_AUTHSTATUS_DEFVAL =   8'h0;
parameter CORESIGHT_SOC_FTM_DEVID =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_FTM_DEVID_DEFVAL =   8'h0;
parameter CORESIGHT_SOC_FTM_DEVTYPE =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_FTM_DEVTYPE_DEFVAL =   8'h0;
parameter CORESIGHT_SOC_FTM_PIDR4 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_FTM_PIDR4_DEFVAL =   8'h1;
parameter CORESIGHT_SOC_FTM_PIDR5 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_FTM_PIDR5_DEFVAL =   8'h0;
parameter CORESIGHT_SOC_FTM_PIDR6 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_FTM_PIDR6_DEFVAL =   8'h0;
parameter CORESIGHT_SOC_FTM_PIDR7 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_FTM_PIDR7_DEFVAL =   8'h0;
parameter CORESIGHT_SOC_FTM_PIDR0 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_FTM_PIDR0_DEFVAL =   8'h21;
parameter CORESIGHT_SOC_FTM_PIDR1 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_FTM_PIDR1_DEFVAL =   8'h3f;
parameter CORESIGHT_SOC_FTM_PIDR2 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_FTM_PIDR2_DEFVAL =   8'h9;
parameter CORESIGHT_SOC_FTM_PIDR3 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_FTM_PIDR3_DEFVAL =   8'h0;
parameter CORESIGHT_SOC_FTM_CIDR0 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_FTM_CIDR0_DEFVAL =   8'hd;
parameter CORESIGHT_SOC_FTM_CIDR1 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_FTM_CIDR1_DEFVAL =   8'h90;
parameter CORESIGHT_SOC_FTM_CIDR2 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_FTM_CIDR2_DEFVAL =   8'h5;
parameter CORESIGHT_SOC_FTM_CIDR3 =    CORESIGHT_SOC_FTM_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_FTM_CIDR3_DEFVAL =   8'hb1;
parameter CORESIGHT_SOC_FUNN_0_CTRL_REG =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_FUNN_0_CTRL_REG_DEFVAL =   32'h300;
parameter CORESIGHT_SOC_FUNN_0_PRIORITY_CTRL_REG =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_FUNN_0_PRIORITY_CTRL_REG_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_ITATBDATA0 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_FUNN_0_ITATBDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_ITATBCTR2 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_FUNN_0_ITATBCTR2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_ITATBCTR1 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_FUNN_0_ITATBCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_ITATBCTR0 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_FUNN_0_ITATBCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_ITCTRL =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_FUNN_0_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_CLAIMSET =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_FUNN_0_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_FUNN_0_CLAIMCLR =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_FUNN_0_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_LAR =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_FUNN_0_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_LSR =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_FUNN_0_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_FUNN_0_AUTHSTATUS =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_FUNN_0_AUTHSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_DEVID =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_FUNN_0_DEVID_DEFVAL =   32'h33;
parameter CORESIGHT_SOC_FUNN_0_DEVTYPE =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_FUNN_0_DEVTYPE_DEFVAL =   32'h12;
parameter CORESIGHT_SOC_FUNN_0_PIDR4 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_FUNN_0_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_FUNN_0_PIDR5 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_FUNN_0_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_PIDR6 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_FUNN_0_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_PIDR7 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_FUNN_0_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_PIDR0 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_FUNN_0_PIDR0_DEFVAL =   32'h8;
parameter CORESIGHT_SOC_FUNN_0_PIDR1 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_FUNN_0_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_FUNN_0_PIDR2 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_FUNN_0_PIDR2_DEFVAL =   32'h2b;
parameter CORESIGHT_SOC_FUNN_0_PIDR3 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_FUNN_0_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_0_CIDR0 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_FUNN_0_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_FUNN_0_CIDR1 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_FUNN_0_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_FUNN_0_CIDR2 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_FUNN_0_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_FUNN_0_CIDR3 =    CORESIGHT_SOC_FUNN_0_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_FUNN_0_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_FUNN_1_CTRL_REG =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_FUNN_1_CTRL_REG_DEFVAL =   32'h300;
parameter CORESIGHT_SOC_FUNN_1_PRIORITY_CTRL_REG =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_FUNN_1_PRIORITY_CTRL_REG_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_ITATBDATA0 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_FUNN_1_ITATBDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_ITATBCTR2 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_FUNN_1_ITATBCTR2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_ITATBCTR1 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_FUNN_1_ITATBCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_ITATBCTR0 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_FUNN_1_ITATBCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_ITCTRL =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_FUNN_1_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_CLAIMSET =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_FUNN_1_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_FUNN_1_CLAIMCLR =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_FUNN_1_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_LAR =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_FUNN_1_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_LSR =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_FUNN_1_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_FUNN_1_AUTHSTATUS =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_FUNN_1_AUTHSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_DEVID =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_FUNN_1_DEVID_DEFVAL =   32'h34;
parameter CORESIGHT_SOC_FUNN_1_DEVTYPE =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_FUNN_1_DEVTYPE_DEFVAL =   32'h12;
parameter CORESIGHT_SOC_FUNN_1_PIDR4 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_FUNN_1_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_FUNN_1_PIDR5 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_FUNN_1_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_PIDR6 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_FUNN_1_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_PIDR7 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_FUNN_1_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_PIDR0 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_FUNN_1_PIDR0_DEFVAL =   32'h8;
parameter CORESIGHT_SOC_FUNN_1_PIDR1 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_FUNN_1_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_FUNN_1_PIDR2 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_FUNN_1_PIDR2_DEFVAL =   32'h2b;
parameter CORESIGHT_SOC_FUNN_1_PIDR3 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_FUNN_1_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_1_CIDR0 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_FUNN_1_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_FUNN_1_CIDR1 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_FUNN_1_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_FUNN_1_CIDR2 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_FUNN_1_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_FUNN_1_CIDR3 =    CORESIGHT_SOC_FUNN_1_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_FUNN_1_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_FUNN_2_CTRL_REG =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_FUNN_2_CTRL_REG_DEFVAL =   32'h300;
parameter CORESIGHT_SOC_FUNN_2_PRIORITY_CTRL_REG =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_FUNN_2_PRIORITY_CTRL_REG_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_ITATBDATA0 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_FUNN_2_ITATBDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_ITATBCTR2 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_FUNN_2_ITATBCTR2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_ITATBCTR1 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_FUNN_2_ITATBCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_ITATBCTR0 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_FUNN_2_ITATBCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_ITCTRL =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_FUNN_2_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_CLAIMSET =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_FUNN_2_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_FUNN_2_CLAIMCLR =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_FUNN_2_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_LAR =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_FUNN_2_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_LSR =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_FUNN_2_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_FUNN_2_AUTHSTATUS =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_FUNN_2_AUTHSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_DEVID =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_FUNN_2_DEVID_DEFVAL =   32'h34;
parameter CORESIGHT_SOC_FUNN_2_DEVTYPE =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_FUNN_2_DEVTYPE_DEFVAL =   32'h12;
parameter CORESIGHT_SOC_FUNN_2_PIDR4 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_FUNN_2_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_FUNN_2_PIDR5 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_FUNN_2_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_PIDR6 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_FUNN_2_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_PIDR7 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_FUNN_2_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_PIDR0 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_FUNN_2_PIDR0_DEFVAL =   32'h8;
parameter CORESIGHT_SOC_FUNN_2_PIDR1 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_FUNN_2_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_FUNN_2_PIDR2 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_FUNN_2_PIDR2_DEFVAL =   32'h2b;
parameter CORESIGHT_SOC_FUNN_2_PIDR3 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_FUNN_2_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_FUNN_2_CIDR0 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_FUNN_2_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_FUNN_2_CIDR1 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_FUNN_2_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_FUNN_2_CIDR2 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_FUNN_2_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_FUNN_2_CIDR3 =    CORESIGHT_SOC_FUNN_2_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_FUNN_2_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_REPLIC_IDFILTER0 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_REPLIC_IDFILTER0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_IDFILTER1 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_REPLIC_IDFILTER1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_ITATBCTR1 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_REPLIC_ITATBCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_ITATBCTR0 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000EFC;
parameter CORESIGHT_SOC_REPLIC_ITATBCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_ITCTRL =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_REPLIC_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_CLAIMSET =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_REPLIC_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_REPLIC_CLAIMCLR =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_REPLIC_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_LAR =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_REPLIC_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_LSR =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_REPLIC_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_REPLIC_AUTHSTATUS =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_REPLIC_AUTHSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_DEVID =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_REPLIC_DEVID_DEFVAL =   32'h2;
parameter CORESIGHT_SOC_REPLIC_DEVTYPE =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_REPLIC_DEVTYPE_DEFVAL =   32'h22;
parameter CORESIGHT_SOC_REPLIC_PIDR4 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_REPLIC_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_REPLIC_PIDR5 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_REPLIC_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_PIDR6 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_REPLIC_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_PIDR7 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_REPLIC_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_PIDR0 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_REPLIC_PIDR0_DEFVAL =   32'h9;
parameter CORESIGHT_SOC_REPLIC_PIDR1 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_REPLIC_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_REPLIC_PIDR2 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_REPLIC_PIDR2_DEFVAL =   32'h1b;
parameter CORESIGHT_SOC_REPLIC_PIDR3 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_REPLIC_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_REPLIC_CIDR0 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_REPLIC_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_REPLIC_CIDR1 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_REPLIC_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_REPLIC_CIDR2 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_REPLIC_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_REPLIC_CIDR3 =    CORESIGHT_SOC_REPLIC_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_REPLIC_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_ROM_ENTRY00 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_ROM_ENTRY00_DEFVAL =   32'h100003;
parameter CORESIGHT_SOC_ROM_ENTRY01 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_ROM_ENTRY01_DEFVAL =   32'h110003;
parameter CORESIGHT_SOC_ROM_ENTRY02 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000008;
parameter CORESIGHT_SOC_ROM_ENTRY02_DEFVAL =   32'h120003;
parameter CORESIGHT_SOC_ROM_ENTRY03 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h0000000C;
parameter CORESIGHT_SOC_ROM_ENTRY03_DEFVAL =   32'h130003;
parameter CORESIGHT_SOC_ROM_ENTRY04 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000010;
parameter CORESIGHT_SOC_ROM_ENTRY04_DEFVAL =   32'h140003;
parameter CORESIGHT_SOC_ROM_ENTRY05 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000014;
parameter CORESIGHT_SOC_ROM_ENTRY05_DEFVAL =   32'h150003;
parameter CORESIGHT_SOC_ROM_ENTRY06 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000018;
parameter CORESIGHT_SOC_ROM_ENTRY06_DEFVAL =   32'h160003;
parameter CORESIGHT_SOC_ROM_ENTRY07 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h0000001C;
parameter CORESIGHT_SOC_ROM_ENTRY07_DEFVAL =   32'h170003;
parameter CORESIGHT_SOC_ROM_ENTRY08 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_ROM_ENTRY08_DEFVAL =   32'h180003;
parameter CORESIGHT_SOC_ROM_ENTRY09 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000024;
parameter CORESIGHT_SOC_ROM_ENTRY09_DEFVAL =   32'h190003;
parameter CORESIGHT_SOC_ROM_ENTRY10 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000028;
parameter CORESIGHT_SOC_ROM_ENTRY10_DEFVAL =   32'h1a0003;
parameter CORESIGHT_SOC_ROM_ENTRY11 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h0000002C;
parameter CORESIGHT_SOC_ROM_ENTRY11_DEFVAL =   32'h1b0003;
parameter CORESIGHT_SOC_ROM_ENTRY12 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000030;
parameter CORESIGHT_SOC_ROM_ENTRY12_DEFVAL =   32'h1c0003;
parameter CORESIGHT_SOC_ROM_ENTRY13 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000034;
parameter CORESIGHT_SOC_ROM_ENTRY13_DEFVAL =   32'h1d0003;
parameter CORESIGHT_SOC_ROM_ENTRY14 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000038;
parameter CORESIGHT_SOC_ROM_ENTRY14_DEFVAL =   32'h1e0003;
parameter CORESIGHT_SOC_ROM_ENTRY15 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h0000003C;
parameter CORESIGHT_SOC_ROM_ENTRY15_DEFVAL =   32'h1f0003;
parameter CORESIGHT_SOC_ROM_ENTRY16 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000040;
parameter CORESIGHT_SOC_ROM_ENTRY16_DEFVAL =   32'h3e0003;
parameter CORESIGHT_SOC_ROM_ENTRY17 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000044;
parameter CORESIGHT_SOC_ROM_ENTRY17_DEFVAL =   32'h400003;
parameter CORESIGHT_SOC_ROM_ENTRY18 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000048;
parameter CORESIGHT_SOC_ROM_ENTRY18_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY19 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h0000004C;
parameter CORESIGHT_SOC_ROM_ENTRY19_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY20 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000050;
parameter CORESIGHT_SOC_ROM_ENTRY20_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY21 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000054;
parameter CORESIGHT_SOC_ROM_ENTRY21_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY22 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000058;
parameter CORESIGHT_SOC_ROM_ENTRY22_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY23 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h0000005C;
parameter CORESIGHT_SOC_ROM_ENTRY23_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY24 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000060;
parameter CORESIGHT_SOC_ROM_ENTRY24_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY25 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000064;
parameter CORESIGHT_SOC_ROM_ENTRY25_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY26 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000068;
parameter CORESIGHT_SOC_ROM_ENTRY26_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY27 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h0000006C;
parameter CORESIGHT_SOC_ROM_ENTRY27_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY28 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000070;
parameter CORESIGHT_SOC_ROM_ENTRY28_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY29 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000074;
parameter CORESIGHT_SOC_ROM_ENTRY29_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY30 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000078;
parameter CORESIGHT_SOC_ROM_ENTRY30_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY31 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h0000007C;
parameter CORESIGHT_SOC_ROM_ENTRY31_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY32 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000080;
parameter CORESIGHT_SOC_ROM_ENTRY32_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY33 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000084;
parameter CORESIGHT_SOC_ROM_ENTRY33_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY34 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000088;
parameter CORESIGHT_SOC_ROM_ENTRY34_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY35 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h0000008C;
parameter CORESIGHT_SOC_ROM_ENTRY35_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY36 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000090;
parameter CORESIGHT_SOC_ROM_ENTRY36_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY37 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000094;
parameter CORESIGHT_SOC_ROM_ENTRY37_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY38 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000098;
parameter CORESIGHT_SOC_ROM_ENTRY38_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY39 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h0000009C;
parameter CORESIGHT_SOC_ROM_ENTRY39_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY40 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000A0;
parameter CORESIGHT_SOC_ROM_ENTRY40_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY41 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000A4;
parameter CORESIGHT_SOC_ROM_ENTRY41_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY42 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000A8;
parameter CORESIGHT_SOC_ROM_ENTRY42_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY43 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000AC;
parameter CORESIGHT_SOC_ROM_ENTRY43_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY44 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000B0;
parameter CORESIGHT_SOC_ROM_ENTRY44_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY45 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000B4;
parameter CORESIGHT_SOC_ROM_ENTRY45_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY46 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000B8;
parameter CORESIGHT_SOC_ROM_ENTRY46_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY47 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000BC;
parameter CORESIGHT_SOC_ROM_ENTRY47_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY48 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000C0;
parameter CORESIGHT_SOC_ROM_ENTRY48_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY49 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000C4;
parameter CORESIGHT_SOC_ROM_ENTRY49_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY50 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000C8;
parameter CORESIGHT_SOC_ROM_ENTRY50_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY51 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000CC;
parameter CORESIGHT_SOC_ROM_ENTRY51_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY52 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000D0;
parameter CORESIGHT_SOC_ROM_ENTRY52_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY53 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000D4;
parameter CORESIGHT_SOC_ROM_ENTRY53_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY54 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000D8;
parameter CORESIGHT_SOC_ROM_ENTRY54_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY55 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000DC;
parameter CORESIGHT_SOC_ROM_ENTRY55_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY56 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000E0;
parameter CORESIGHT_SOC_ROM_ENTRY56_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY57 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000E4;
parameter CORESIGHT_SOC_ROM_ENTRY57_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY58 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000E8;
parameter CORESIGHT_SOC_ROM_ENTRY58_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY59 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000EC;
parameter CORESIGHT_SOC_ROM_ENTRY59_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY60 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000F0;
parameter CORESIGHT_SOC_ROM_ENTRY60_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY61 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000F4;
parameter CORESIGHT_SOC_ROM_ENTRY61_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY62 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000F8;
parameter CORESIGHT_SOC_ROM_ENTRY62_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_ENTRY63 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h000000FC;
parameter CORESIGHT_SOC_ROM_ENTRY63_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_PIDR4 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_ROM_PIDR4_DEFVAL =   32'h1;
parameter CORESIGHT_SOC_ROM_PIDR5 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_ROM_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ROM_PIDR6 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_ROM_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ROM_PIDR7 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_ROM_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ROM_PIDR0 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_ROM_PIDR0_DEFVAL =   32'h38;
parameter CORESIGHT_SOC_ROM_PIDR1 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_ROM_PIDR1_DEFVAL =   32'h37;
parameter CORESIGHT_SOC_ROM_PIDR2 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_ROM_PIDR2_DEFVAL =   32'h9;
parameter CORESIGHT_SOC_ROM_PIDR3 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_ROM_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_ROM_CIDR0 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_ROM_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_ROM_CIDR1 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_ROM_CIDR1_DEFVAL =   32'h10;
parameter CORESIGHT_SOC_ROM_CIDR2 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_ROM_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_ROM_CIDR3 =    CORESIGHT_SOC_ROM_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_ROM_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_STM_DMASTARTR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000C04;
parameter CORESIGHT_SOC_STM_DMASTARTR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_DMASTOPR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000C08;
parameter CORESIGHT_SOC_STM_DMASTOPR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_DMASTATR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000C0C;
parameter CORESIGHT_SOC_STM_DMASTATR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_DMACTLR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000C10;
parameter CORESIGHT_SOC_STM_DMACTLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_DMAIDR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000CFC;
parameter CORESIGHT_SOC_STM_DMAIDR_DEFVAL =   32'h2;
parameter CORESIGHT_SOC_STM_HEER =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000D00;
parameter CORESIGHT_SOC_STM_HEER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_HETER =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000D20;
parameter CORESIGHT_SOC_STM_HETER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_HEBSR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000D60;
parameter CORESIGHT_SOC_STM_HEBSR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_HEMCR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000D64;
parameter CORESIGHT_SOC_STM_HEMCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_HEEXTMUXR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000D68;
parameter CORESIGHT_SOC_STM_HEEXTMUXR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_HEMASTR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000DF4;
parameter CORESIGHT_SOC_STM_HEMASTR_DEFVAL =   32'h80;
parameter CORESIGHT_SOC_STM_HEFEAT1R =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000DF8;
parameter CORESIGHT_SOC_STM_HEFEAT1R_DEFVAL =   32'h200035;
parameter CORESIGHT_SOC_STM_HEIDR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000DFC;
parameter CORESIGHT_SOC_STM_HEIDR_DEFVAL =   32'h11;
parameter CORESIGHT_SOC_STM_SPER =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E00;
parameter CORESIGHT_SOC_STM_SPER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_SPTER =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E20;
parameter CORESIGHT_SOC_STM_SPTER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_SPSCR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E60;
parameter CORESIGHT_SOC_STM_SPSCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_SPMSCR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E64;
parameter CORESIGHT_SOC_STM_SPMSCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_SPOVERRIDER =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E68;
parameter CORESIGHT_SOC_STM_SPOVERRIDER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_SPMOVERRIDER =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E6C;
parameter CORESIGHT_SOC_STM_SPMOVERRIDER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_SPTRIGCSR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E70;
parameter CORESIGHT_SOC_STM_SPTRIGCSR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_TCSR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E80;
parameter CORESIGHT_SOC_STM_TCSR_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_STM_TSSTIMR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E84;
parameter CORESIGHT_SOC_STM_TSSTIMR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_TSFREQR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E8C;
parameter CORESIGHT_SOC_STM_TSFREQR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_SYNCR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E90;
parameter CORESIGHT_SOC_STM_SYNCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_AUXCR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000E94;
parameter CORESIGHT_SOC_STM_AUXCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_FEAT1R =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000EA0;
parameter CORESIGHT_SOC_STM_FEAT1R_DEFVAL =   32'h6587d1;
parameter CORESIGHT_SOC_STM_FEAT2R =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000EA4;
parameter CORESIGHT_SOC_STM_FEAT2R_DEFVAL =   32'h114f2;
parameter CORESIGHT_SOC_STM_FEAT3R =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000EA8;
parameter CORESIGHT_SOC_STM_FEAT3R_DEFVAL =   32'h7f;
parameter CORESIGHT_SOC_STM_ITTRIGGER =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000EE8;
parameter CORESIGHT_SOC_STM_ITTRIGGER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_ITATBDATA0 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_STM_ITATBDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_ITATBCTR2 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_STM_ITATBCTR2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_ITATBID =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_STM_ITATBID_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_ITATBCTR0 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_STM_ITATBCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_ITCTRL =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_STM_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_CLAIMSET =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_STM_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_STM_CLAIMCLR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_STM_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_LAR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_STM_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_LSR =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_STM_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_STM_AUTHSTATUS =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_STM_AUTHSTATUS_DEFVAL =   32'haa;
parameter CORESIGHT_SOC_STM_DEVARCH =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FBC;
parameter CORESIGHT_SOC_STM_DEVARCH_DEFVAL =   32'h47710a63;
parameter CORESIGHT_SOC_STM_DEVID =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_STM_DEVID_DEFVAL =   32'h10000;
parameter CORESIGHT_SOC_STM_DEVTYPE =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_STM_DEVTYPE_DEFVAL =   32'h63;
parameter CORESIGHT_SOC_STM_PIDR4 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_STM_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_STM_PIDR5 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_STM_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_PIDR6 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_STM_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_PIDR7 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_STM_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_PIDR0 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_STM_PIDR0_DEFVAL =   32'h63;
parameter CORESIGHT_SOC_STM_PIDR1 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_STM_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_STM_PIDR2 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_STM_PIDR2_DEFVAL =   32'h1b;
parameter CORESIGHT_SOC_STM_PIDR3 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_STM_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_STM_CIDR0 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_STM_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_STM_CIDR1 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_STM_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_STM_CIDR2 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_STM_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_STM_CIDR3 =    CORESIGHT_SOC_STM_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_STM_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_TPIU_SUPPORTED_PORT_SIZES =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_TPIU_SUPPORTED_PORT_SIZES_DEFVAL =   32'h1;
parameter CORESIGHT_SOC_TPIU_CURRENT_PORT_SIZE =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_TPIU_CURRENT_PORT_SIZE_DEFVAL =   32'h1;
parameter CORESIGHT_SOC_TPIU_SUPPORTED_TRIGGER_MODES =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000100;
parameter CORESIGHT_SOC_TPIU_SUPPORTED_TRIGGER_MODES_DEFVAL =   32'h11f;
parameter CORESIGHT_SOC_TPIU_TRIGGER_COUNTER_VALUE =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000104;
parameter CORESIGHT_SOC_TPIU_TRIGGER_COUNTER_VALUE_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_TRIGGER_MULTIPLIER =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000108;
parameter CORESIGHT_SOC_TPIU_TRIGGER_MULTIPLIER_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_SUPPORTED_TEST_PATTERN_MODES =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000200;
parameter CORESIGHT_SOC_TPIU_SUPPORTED_TEST_PATTERN_MODES_DEFVAL =   32'h3000f;
parameter CORESIGHT_SOC_TPIU_CURRENT_TEST_PATTERN_MODE =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000204;
parameter CORESIGHT_SOC_TPIU_CURRENT_TEST_PATTERN_MODE_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_TPRCR =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000208;
parameter CORESIGHT_SOC_TPIU_TPRCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_FFSR =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000300;
parameter CORESIGHT_SOC_TPIU_FFSR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_FFCR =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000304;
parameter CORESIGHT_SOC_TPIU_FFCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_FSCR =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000308;
parameter CORESIGHT_SOC_TPIU_FSCR_DEFVAL =   32'h40;
parameter CORESIGHT_SOC_TPIU_EXTCTL_IN_PORT =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000400;
parameter CORESIGHT_SOC_TPIU_EXTCTL_IN_PORT_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_EXTCTL_OUT_PORT =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000404;
parameter CORESIGHT_SOC_TPIU_EXTCTL_OUT_PORT_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_ITTRFLINACK =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000EE4;
parameter CORESIGHT_SOC_TPIU_ITTRFLINACK_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_ITTRFLIN =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000EE8;
parameter CORESIGHT_SOC_TPIU_ITTRFLIN_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_ITATBDATA0 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000EEC;
parameter CORESIGHT_SOC_TPIU_ITATBDATA0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_ITATBCTR2 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000EF0;
parameter CORESIGHT_SOC_TPIU_ITATBCTR2_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_ITATBCTR1 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000EF4;
parameter CORESIGHT_SOC_TPIU_ITATBCTR1_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_ITATBCTR0 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000EF8;
parameter CORESIGHT_SOC_TPIU_ITATBCTR0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_ITCTRL =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000F00;
parameter CORESIGHT_SOC_TPIU_ITCTRL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_CLAIMSET =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FA0;
parameter CORESIGHT_SOC_TPIU_CLAIMSET_DEFVAL =   32'hf;
parameter CORESIGHT_SOC_TPIU_CLAIMCLR =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FA4;
parameter CORESIGHT_SOC_TPIU_CLAIMCLR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_LAR =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FB0;
parameter CORESIGHT_SOC_TPIU_LAR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_LSR =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FB4;
parameter CORESIGHT_SOC_TPIU_LSR_DEFVAL =   32'h3;
parameter CORESIGHT_SOC_TPIU_AUTHSTATUS =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FB8;
parameter CORESIGHT_SOC_TPIU_AUTHSTATUS_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_DEVID =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FC8;
parameter CORESIGHT_SOC_TPIU_DEVID_DEFVAL =   32'ha0;
parameter CORESIGHT_SOC_TPIU_DEVTYPE =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FCC;
parameter CORESIGHT_SOC_TPIU_DEVTYPE_DEFVAL =   32'h11;
parameter CORESIGHT_SOC_TPIU_PIDR4 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_TPIU_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_TPIU_PIDR5 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_TPIU_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_PIDR6 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_TPIU_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_PIDR7 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_TPIU_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_PIDR0 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_TPIU_PIDR0_DEFVAL =   32'h12;
parameter CORESIGHT_SOC_TPIU_PIDR1 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_TPIU_PIDR1_DEFVAL =   32'hb9;
parameter CORESIGHT_SOC_TPIU_PIDR2 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_TPIU_PIDR2_DEFVAL =   32'h4b;
parameter CORESIGHT_SOC_TPIU_PIDR3 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_TPIU_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TPIU_CIDR0 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_TPIU_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_TPIU_CIDR1 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_TPIU_CIDR1_DEFVAL =   32'h90;
parameter CORESIGHT_SOC_TPIU_CIDR2 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_TPIU_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_TPIU_CIDR3 =    CORESIGHT_SOC_TPIU_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_TPIU_CIDR3_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_TSGEN_CNTCR =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000000;
parameter CORESIGHT_SOC_TSGEN_CNTCR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TSGEN_CNTSR =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000004;
parameter CORESIGHT_SOC_TSGEN_CNTSR_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TSGEN_CNTCVL =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000008;
parameter CORESIGHT_SOC_TSGEN_CNTCVL_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TSGEN_CNTCVU =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h0000000C;
parameter CORESIGHT_SOC_TSGEN_CNTCVU_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TSGEN_CNTFID0 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000020;
parameter CORESIGHT_SOC_TSGEN_CNTFID0_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TSGEN_PIDR4 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FD0;
parameter CORESIGHT_SOC_TSGEN_PIDR4_DEFVAL =   32'h4;
parameter CORESIGHT_SOC_TSGEN_PIDR5 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FD4;
parameter CORESIGHT_SOC_TSGEN_PIDR5_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TSGEN_PIDR6 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FD8;
parameter CORESIGHT_SOC_TSGEN_PIDR6_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TSGEN_PIDR7 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FDC;
parameter CORESIGHT_SOC_TSGEN_PIDR7_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TSGEN_PIDR0 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FE0;
parameter CORESIGHT_SOC_TSGEN_PIDR0_DEFVAL =   32'h1;
parameter CORESIGHT_SOC_TSGEN_PIDR1 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FE4;
parameter CORESIGHT_SOC_TSGEN_PIDR1_DEFVAL =   32'hb1;
parameter CORESIGHT_SOC_TSGEN_PIDR2 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FE8;
parameter CORESIGHT_SOC_TSGEN_PIDR2_DEFVAL =   32'h1b;
parameter CORESIGHT_SOC_TSGEN_PIDR3 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FEC;
parameter CORESIGHT_SOC_TSGEN_PIDR3_DEFVAL =   32'h0;
parameter CORESIGHT_SOC_TSGEN_CIDR0 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FF0;
parameter CORESIGHT_SOC_TSGEN_CIDR0_DEFVAL =   32'hd;
parameter CORESIGHT_SOC_TSGEN_CIDR1 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FF4;
parameter CORESIGHT_SOC_TSGEN_CIDR1_DEFVAL =   32'hf0;
parameter CORESIGHT_SOC_TSGEN_CIDR2 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FF8;
parameter CORESIGHT_SOC_TSGEN_CIDR2_DEFVAL =   32'h5;
parameter CORESIGHT_SOC_TSGEN_CIDR3 =    CORESIGHT_SOC_TSGEN_BASEADDR + 32'h00000FFC;
parameter CORESIGHT_SOC_TSGEN_CIDR3_DEFVAL =   32'hb1;
parameter CRF_APB_ERR_CTRL =    CRF_APB_BASEADDR + 32'h00000000;
parameter CRF_APB_ERR_CTRL_DEFVAL =   1'h0;
parameter CRF_APB_IR_STATUS =    CRF_APB_BASEADDR + 32'h00000004;
parameter CRF_APB_IR_STATUS_DEFVAL =   1'h0;
parameter CRF_APB_IR_ENABLE =    CRF_APB_BASEADDR + 32'h0000000C;
parameter CRF_APB_IR_ENABLE_DEFVAL =   1'h0;
parameter CRF_APB_IR_DISABLE =    CRF_APB_BASEADDR + 32'h00000010;
parameter CRF_APB_IR_DISABLE_DEFVAL =   1'h0;
parameter CRF_APB_CRF_ECO =    CRF_APB_BASEADDR + 32'h00000018;
parameter CRF_APB_CRF_ECO_DEFVAL =   32'h0;
parameter CRF_APB_CRF_WPROT =    CRF_APB_BASEADDR + 32'h0000001C;
parameter CRF_APB_CRF_WPROT_DEFVAL =   1'h0;
parameter CRF_APB_APLL_CTRL =    CRF_APB_BASEADDR + 32'h00000020;
parameter CRF_APB_APLL_CTRL_DEFVAL =   32'h12c09;
parameter CRF_APB_APLL_CFG =    CRF_APB_BASEADDR + 32'h00000024;
parameter CRF_APB_APLL_CFG_DEFVAL =   32'h0;
parameter CRF_APB_APLL_FRAC_CFG =    CRF_APB_BASEADDR + 32'h00000028;
parameter CRF_APB_APLL_FRAC_CFG_DEFVAL =   32'h0;
parameter CRF_APB_DPLL_CTRL =    CRF_APB_BASEADDR + 32'h0000002C;
parameter CRF_APB_DPLL_CTRL_DEFVAL =   32'h2c09;
parameter CRF_APB_DPLL_CFG =    CRF_APB_BASEADDR + 32'h00000030;
parameter CRF_APB_DPLL_CFG_DEFVAL =   32'h0;
parameter CRF_APB_DPLL_FRAC_CFG =    CRF_APB_BASEADDR + 32'h00000034;
parameter CRF_APB_DPLL_FRAC_CFG_DEFVAL =   32'h0;
parameter CRF_APB_VPLL_CTRL =    CRF_APB_BASEADDR + 32'h00000038;
parameter CRF_APB_VPLL_CTRL_DEFVAL =   32'h12809;
parameter CRF_APB_VPLL_CFG =    CRF_APB_BASEADDR + 32'h0000003C;
parameter CRF_APB_VPLL_CFG_DEFVAL =   32'h0;
parameter CRF_APB_VPLL_FRAC_CFG =    CRF_APB_BASEADDR + 32'h00000040;
parameter CRF_APB_VPLL_FRAC_CFG_DEFVAL =   32'h0;
parameter CRF_APB_PLL_STATUS =    CRF_APB_BASEADDR + 32'h00000044;
parameter CRF_APB_PLL_STATUS_DEFVAL =   8'h38;
parameter CRF_APB_APLL_TO_LPD_CTRL =    CRF_APB_BASEADDR + 32'h00000048;
parameter CRF_APB_APLL_TO_LPD_CTRL_DEFVAL =   16'h400;
parameter CRF_APB_DPLL_TO_LPD_CTRL =    CRF_APB_BASEADDR + 32'h0000004C;
parameter CRF_APB_DPLL_TO_LPD_CTRL_DEFVAL =   16'h400;
parameter CRF_APB_VPLL_TO_LPD_CTRL =    CRF_APB_BASEADDR + 32'h00000050;
parameter CRF_APB_VPLL_TO_LPD_CTRL_DEFVAL =   16'h400;
parameter CRF_APB_ACPU_CTRL =    CRF_APB_BASEADDR + 32'h00000060;
parameter CRF_APB_ACPU_CTRL_DEFVAL =   32'h3000400;
parameter CRF_APB_DBG_TRACE_CTRL =    CRF_APB_BASEADDR + 32'h00000064;
parameter CRF_APB_DBG_TRACE_CTRL_DEFVAL =   32'h2500;
parameter CRF_APB_DBG_FPD_CTRL =    CRF_APB_BASEADDR + 32'h00000068;
parameter CRF_APB_DBG_FPD_CTRL_DEFVAL =   32'h1002500;
parameter CRF_APB_DP_VIDEO_REF_CTRL =    CRF_APB_BASEADDR + 32'h00000070;
parameter CRF_APB_DP_VIDEO_REF_CTRL_DEFVAL =   32'h1002300;
parameter CRF_APB_DP_AUDIO_REF_CTRL =    CRF_APB_BASEADDR + 32'h00000074;
parameter CRF_APB_DP_AUDIO_REF_CTRL_DEFVAL =   32'h1032300;
parameter CRF_APB_DP_STC_REF_CTRL =    CRF_APB_BASEADDR + 32'h0000007C;
parameter CRF_APB_DP_STC_REF_CTRL_DEFVAL =   32'h1203200;
parameter CRF_APB_DDR_CTRL =    CRF_APB_BASEADDR + 32'h00000080;
parameter CRF_APB_DDR_CTRL_DEFVAL =   32'h1000500;
parameter CRF_APB_GPU_REF_CTRL =    CRF_APB_BASEADDR + 32'h00000084;
parameter CRF_APB_GPU_REF_CTRL_DEFVAL =   32'h1500;
parameter CRF_APB_SATA_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000A0;
parameter CRF_APB_SATA_REF_CTRL_DEFVAL =   32'h1001600;
parameter CRF_APB_PCIE_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000B4;
parameter CRF_APB_PCIE_REF_CTRL_DEFVAL =   32'h1500;
parameter CRF_APB_GDMA_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000B8;
parameter CRF_APB_GDMA_REF_CTRL_DEFVAL =   32'h1000500;
parameter CRF_APB_DPDMA_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000BC;
parameter CRF_APB_DPDMA_REF_CTRL_DEFVAL =   32'h1000500;
parameter CRF_APB_TOPSW_MAIN_CTRL =    CRF_APB_BASEADDR + 32'h000000C0;
parameter CRF_APB_TOPSW_MAIN_CTRL_DEFVAL =   32'h1000400;
parameter CRF_APB_TOPSW_LSBUS_CTRL =    CRF_APB_BASEADDR + 32'h000000C4;
parameter CRF_APB_TOPSW_LSBUS_CTRL_DEFVAL =   32'h1000800;
parameter CRF_APB_GTGREF0_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000C8;
parameter CRF_APB_GTGREF0_REF_CTRL_DEFVAL =   32'h800;
parameter CRF_APB_DFT300_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000D0;
parameter CRF_APB_DFT300_REF_CTRL_DEFVAL =   32'h800;
parameter CRF_APB_DFT270_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000D4;
parameter CRF_APB_DFT270_REF_CTRL_DEFVAL =   32'h800;
parameter CRF_APB_DFT250_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000D8;
parameter CRF_APB_DFT250_REF_CTRL_DEFVAL =   32'h800;
parameter CRF_APB_DFT125_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000DC;
parameter CRF_APB_DFT125_REF_CTRL_DEFVAL =   32'h800;
parameter CRF_APB_DFT150_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000F0;
parameter CRF_APB_DFT150_REF_CTRL_DEFVAL =   32'h800;
parameter CRF_APB_DFT333_REF_CTRL =    CRF_APB_BASEADDR + 32'h000000F4;
parameter CRF_APB_DFT333_REF_CTRL_DEFVAL =   32'h800;
parameter CRF_APB_DBG_TSTMP_CTRL =    CRF_APB_BASEADDR + 32'h000000F8;
parameter CRF_APB_DBG_TSTMP_CTRL_DEFVAL =   32'ha00;
parameter CRF_APB_RST_FPD_TOP =    CRF_APB_BASEADDR + 32'h00000100;
parameter CRF_APB_RST_FPD_TOP_DEFVAL =   24'hf9ffe;
parameter CRF_APB_RST_FPD_APU =    CRF_APB_BASEADDR + 32'h00000104;
parameter CRF_APB_RST_FPD_APU_DEFVAL =   24'h3d0f;
parameter CRF_APB_RST_DDR_SS =    CRF_APB_BASEADDR + 32'h00000108;
parameter CRF_APB_RST_DDR_SS_DEFVAL =   8'hf;
parameter CRL_APB_ERR_CTRL =    CRL_APB_BASEADDR + 32'h00000000;
parameter CRL_APB_ERR_CTRL_DEFVAL =   1'h0;
parameter CRL_APB_IR_STATUS =    CRL_APB_BASEADDR + 32'h00000004;
parameter CRL_APB_IR_STATUS_DEFVAL =   1'h0;
parameter CRL_APB_IR_ENABLE =    CRL_APB_BASEADDR + 32'h0000000C;
parameter CRL_APB_IR_ENABLE_DEFVAL =   1'h0;
parameter CRL_APB_IR_DISABLE =    CRL_APB_BASEADDR + 32'h00000010;
parameter CRL_APB_IR_DISABLE_DEFVAL =   1'h0;
parameter CRL_APB_CRL_ECO =    CRL_APB_BASEADDR + 32'h00000018;
parameter CRL_APB_CRL_ECO_DEFVAL =   32'h0;
parameter CRL_APB_CRL_WPROT =    CRL_APB_BASEADDR + 32'h0000001C;
parameter CRL_APB_CRL_WPROT_DEFVAL =   1'h0;
parameter CRL_APB_IOPLL_CTRL =    CRL_APB_BASEADDR + 32'h00000020;
parameter CRL_APB_IOPLL_CTRL_DEFVAL =   32'h12c09;
parameter CRL_APB_IOPLL_CFG =    CRL_APB_BASEADDR + 32'h00000024;
parameter CRL_APB_IOPLL_CFG_DEFVAL =   32'h0;
parameter CRL_APB_IOPLL_FRAC_CFG =    CRL_APB_BASEADDR + 32'h00000028;
parameter CRL_APB_IOPLL_FRAC_CFG_DEFVAL =   32'h0;
parameter CRL_APB_RPLL_CTRL =    CRL_APB_BASEADDR + 32'h00000030;
parameter CRL_APB_RPLL_CTRL_DEFVAL =   32'h12c09;
parameter CRL_APB_RPLL_CFG =    CRL_APB_BASEADDR + 32'h00000034;
parameter CRL_APB_RPLL_CFG_DEFVAL =   32'h0;
parameter CRL_APB_RPLL_FRAC_CFG =    CRL_APB_BASEADDR + 32'h00000038;
parameter CRL_APB_RPLL_FRAC_CFG_DEFVAL =   32'h0;
parameter CRL_APB_PLL_STATUS =    CRL_APB_BASEADDR + 32'h00000040;
parameter CRL_APB_PLL_STATUS_DEFVAL =   32'h18;
parameter CRL_APB_IOPLL_TO_FPD_CTRL =    CRL_APB_BASEADDR + 32'h00000044;
parameter CRL_APB_IOPLL_TO_FPD_CTRL_DEFVAL =   16'h400;
parameter CRL_APB_RPLL_TO_FPD_CTRL =    CRL_APB_BASEADDR + 32'h00000048;
parameter CRL_APB_RPLL_TO_FPD_CTRL_DEFVAL =   16'h400;
parameter CRL_APB_USB3_DUAL_REF_CTRL =    CRL_APB_BASEADDR + 32'h0000004C;
parameter CRL_APB_USB3_DUAL_REF_CTRL_DEFVAL =   32'h52000;
parameter CRL_APB_GEM0_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000050;
parameter CRL_APB_GEM0_REF_CTRL_DEFVAL =   32'h2500;
parameter CRL_APB_GEM1_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000054;
parameter CRL_APB_GEM1_REF_CTRL_DEFVAL =   32'h2500;
parameter CRL_APB_GEM2_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000058;
parameter CRL_APB_GEM2_REF_CTRL_DEFVAL =   32'h2500;
parameter CRL_APB_GEM3_REF_CTRL =    CRL_APB_BASEADDR + 32'h0000005C;
parameter CRL_APB_GEM3_REF_CTRL_DEFVAL =   32'h2500;
parameter CRL_APB_USB0_BUS_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000060;
parameter CRL_APB_USB0_BUS_REF_CTRL_DEFVAL =   32'h52000;
parameter CRL_APB_USB1_BUS_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000064;
parameter CRL_APB_USB1_BUS_REF_CTRL_DEFVAL =   32'h52000;
parameter CRL_APB_QSPI_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000068;
parameter CRL_APB_QSPI_REF_CTRL_DEFVAL =   32'h1000800;
parameter CRL_APB_SDIO0_REF_CTRL =    CRL_APB_BASEADDR + 32'h0000006C;
parameter CRL_APB_SDIO0_REF_CTRL_DEFVAL =   32'h1000f00;
parameter CRL_APB_SDIO1_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000070;
parameter CRL_APB_SDIO1_REF_CTRL_DEFVAL =   32'h1000f00;
parameter CRL_APB_UART0_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000074;
parameter CRL_APB_UART0_REF_CTRL_DEFVAL =   32'h1001800;
parameter CRL_APB_UART1_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000078;
parameter CRL_APB_UART1_REF_CTRL_DEFVAL =   32'h1001800;
parameter CRL_APB_SPI0_REF_CTRL =    CRL_APB_BASEADDR + 32'h0000007C;
parameter CRL_APB_SPI0_REF_CTRL_DEFVAL =   32'h1001800;
parameter CRL_APB_SPI1_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000080;
parameter CRL_APB_SPI1_REF_CTRL_DEFVAL =   32'h1001800;
parameter CRL_APB_CAN0_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000084;
parameter CRL_APB_CAN0_REF_CTRL_DEFVAL =   32'h1001800;
parameter CRL_APB_CAN1_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000088;
parameter CRL_APB_CAN1_REF_CTRL_DEFVAL =   32'h1001800;
parameter CRL_APB_CPU_R5_CTRL =    CRL_APB_BASEADDR + 32'h00000090;
parameter CRL_APB_CPU_R5_CTRL_DEFVAL =   32'h3000600;
parameter CRL_APB_IOU_SWITCH_CTRL =    CRL_APB_BASEADDR + 32'h0000009C;
parameter CRL_APB_IOU_SWITCH_CTRL_DEFVAL =   32'h1500;
parameter CRL_APB_CSU_PLL_CTRL =    CRL_APB_BASEADDR + 32'h000000A0;
parameter CRL_APB_CSU_PLL_CTRL_DEFVAL =   32'h1001500;
parameter CRL_APB_PCAP_CTRL =    CRL_APB_BASEADDR + 32'h000000A4;
parameter CRL_APB_PCAP_CTRL_DEFVAL =   32'h1500;
parameter CRL_APB_LPD_SWITCH_CTRL =    CRL_APB_BASEADDR + 32'h000000A8;
parameter CRL_APB_LPD_SWITCH_CTRL_DEFVAL =   32'h1000500;
parameter CRL_APB_LPD_LSBUS_CTRL =    CRL_APB_BASEADDR + 32'h000000AC;
parameter CRL_APB_LPD_LSBUS_CTRL_DEFVAL =   32'h1001800;
parameter CRL_APB_DBG_LPD_CTRL =    CRL_APB_BASEADDR + 32'h000000B0;
parameter CRL_APB_DBG_LPD_CTRL_DEFVAL =   32'h1002000;
parameter CRL_APB_NAND_REF_CTRL =    CRL_APB_BASEADDR + 32'h000000B4;
parameter CRL_APB_NAND_REF_CTRL_DEFVAL =   32'h52000;
parameter CRL_APB_ADMA_REF_CTRL =    CRL_APB_BASEADDR + 32'h000000B8;
parameter CRL_APB_ADMA_REF_CTRL_DEFVAL =   32'h2000;
parameter CRL_APB_PL0_REF_CTRL =    CRL_APB_BASEADDR + 32'h000000C0;
parameter CRL_APB_PL0_REF_CTRL_DEFVAL =   32'h52000;
parameter CRL_APB_PL1_REF_CTRL =    CRL_APB_BASEADDR + 32'h000000C4;
parameter CRL_APB_PL1_REF_CTRL_DEFVAL =   32'h52000;
parameter CRL_APB_PL2_REF_CTRL =    CRL_APB_BASEADDR + 32'h000000C8;
parameter CRL_APB_PL2_REF_CTRL_DEFVAL =   32'h52000;
parameter CRL_APB_PL3_REF_CTRL =    CRL_APB_BASEADDR + 32'h000000CC;
parameter CRL_APB_PL3_REF_CTRL_DEFVAL =   32'h52000;
parameter CRL_APB_PL0_THR_CTRL =    CRL_APB_BASEADDR + 32'h000000D0;
parameter CRL_APB_PL0_THR_CTRL_DEFVAL =   32'h1;
parameter CRL_APB_PL0_THR_CNT =    CRL_APB_BASEADDR + 32'h000000D4;
parameter CRL_APB_PL0_THR_CNT_DEFVAL =   16'h0;
parameter CRL_APB_PL1_THR_CTRL =    CRL_APB_BASEADDR + 32'h000000D8;
parameter CRL_APB_PL1_THR_CTRL_DEFVAL =   32'h1;
parameter CRL_APB_PL1_THR_CNT =    CRL_APB_BASEADDR + 32'h000000DC;
parameter CRL_APB_PL1_THR_CNT_DEFVAL =   16'h0;
parameter CRL_APB_PL2_THR_CTRL =    CRL_APB_BASEADDR + 32'h000000E0;
parameter CRL_APB_PL2_THR_CTRL_DEFVAL =   32'h1;
parameter CRL_APB_PL2_THR_CNT =    CRL_APB_BASEADDR + 32'h000000E4;
parameter CRL_APB_PL2_THR_CNT_DEFVAL =   16'h0;
parameter CRL_APB_PL3_THR_CTRL =    CRL_APB_BASEADDR + 32'h000000E8;
parameter CRL_APB_PL3_THR_CTRL_DEFVAL =   32'h1;
parameter CRL_APB_PL3_THR_CNT =    CRL_APB_BASEADDR + 32'h000000FC;
parameter CRL_APB_PL3_THR_CNT_DEFVAL =   16'h0;
parameter CRL_APB_GEM_TSU_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000100;
parameter CRL_APB_GEM_TSU_REF_CTRL_DEFVAL =   32'h51000;
parameter CRL_APB_DLL_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000104;
parameter CRL_APB_DLL_REF_CTRL_DEFVAL =   8'h0;
parameter CRL_APB_AMS_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000108;
parameter CRL_APB_AMS_REF_CTRL_DEFVAL =   32'h1001800;
parameter CRL_APB_I2C0_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000120;
parameter CRL_APB_I2C0_REF_CTRL_DEFVAL =   32'h1000500;
parameter CRL_APB_I2C1_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000124;
parameter CRL_APB_I2C1_REF_CTRL_DEFVAL =   32'h1000500;
parameter CRL_APB_TIMESTAMP_REF_CTRL =    CRL_APB_BASEADDR + 32'h00000128;
parameter CRL_APB_TIMESTAMP_REF_CTRL_DEFVAL =   32'h1800;
parameter CRL_APB_SAFTEY_CHK =    CRL_APB_BASEADDR + 32'h00000130;
parameter CRL_APB_SAFTEY_CHK_DEFVAL =   32'h0;
parameter CRL_APB_CLKMON_STATUS =    CRL_APB_BASEADDR + 32'h00000140;
parameter CRL_APB_CLKMON_STATUS_DEFVAL =   16'h0;
parameter CRL_APB_CLKMON_ENABLE =    CRL_APB_BASEADDR + 32'h00000148;
parameter CRL_APB_CLKMON_ENABLE_DEFVAL =   16'h0;
parameter CRL_APB_CLKMON_DISABLE =    CRL_APB_BASEADDR + 32'h0000014C;
parameter CRL_APB_CLKMON_DISABLE_DEFVAL =   16'h0;
parameter CRL_APB_CLKMON_TRIGGER =    CRL_APB_BASEADDR + 32'h00000150;
parameter CRL_APB_CLKMON_TRIGGER_DEFVAL =   16'h0;
parameter CRL_APB_CHKR0_CLKA_UPPER =    CRL_APB_BASEADDR + 32'h00000160;
parameter CRL_APB_CHKR0_CLKA_UPPER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR0_CLKA_LOWER =    CRL_APB_BASEADDR + 32'h00000164;
parameter CRL_APB_CHKR0_CLKA_LOWER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR0_CLKB_CNT =    CRL_APB_BASEADDR + 32'h00000168;
parameter CRL_APB_CHKR0_CLKB_CNT_DEFVAL =   32'h0;
parameter CRL_APB_CHKR0_CTRL =    CRL_APB_BASEADDR + 32'h0000016C;
parameter CRL_APB_CHKR0_CTRL_DEFVAL =   9'h0;
parameter CRL_APB_CHKR1_CLKA_UPPER =    CRL_APB_BASEADDR + 32'h00000170;
parameter CRL_APB_CHKR1_CLKA_UPPER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR1_CLKA_LOWER =    CRL_APB_BASEADDR + 32'h00000174;
parameter CRL_APB_CHKR1_CLKA_LOWER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR1_CLKB_CNT =    CRL_APB_BASEADDR + 32'h00000178;
parameter CRL_APB_CHKR1_CLKB_CNT_DEFVAL =   32'h0;
parameter CRL_APB_CHKR1_CTRL =    CRL_APB_BASEADDR + 32'h0000017C;
parameter CRL_APB_CHKR1_CTRL_DEFVAL =   9'h0;
parameter CRL_APB_CHKR2_CLKA_UPPER =    CRL_APB_BASEADDR + 32'h00000180;
parameter CRL_APB_CHKR2_CLKA_UPPER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR2_CLKA_LOWER =    CRL_APB_BASEADDR + 32'h00000184;
parameter CRL_APB_CHKR2_CLKA_LOWER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR2_CLKB_CNT =    CRL_APB_BASEADDR + 32'h00000188;
parameter CRL_APB_CHKR2_CLKB_CNT_DEFVAL =   32'h0;
parameter CRL_APB_CHKR2_CTRL =    CRL_APB_BASEADDR + 32'h0000018C;
parameter CRL_APB_CHKR2_CTRL_DEFVAL =   9'h0;
parameter CRL_APB_CHKR3_CLKA_UPPER =    CRL_APB_BASEADDR + 32'h00000190;
parameter CRL_APB_CHKR3_CLKA_UPPER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR3_CLKA_LOWER =    CRL_APB_BASEADDR + 32'h00000194;
parameter CRL_APB_CHKR3_CLKA_LOWER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR3_CLKB_CNT =    CRL_APB_BASEADDR + 32'h00000198;
parameter CRL_APB_CHKR3_CLKB_CNT_DEFVAL =   32'h0;
parameter CRL_APB_CHKR3_CTRL =    CRL_APB_BASEADDR + 32'h0000019C;
parameter CRL_APB_CHKR3_CTRL_DEFVAL =   9'h0;
parameter CRL_APB_CHKR4_CLKA_UPPER =    CRL_APB_BASEADDR + 32'h000001A0;
parameter CRL_APB_CHKR4_CLKA_UPPER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR4_CLKA_LOWER =    CRL_APB_BASEADDR + 32'h000001A4;
parameter CRL_APB_CHKR4_CLKA_LOWER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR4_CLKB_CNT =    CRL_APB_BASEADDR + 32'h000001A8;
parameter CRL_APB_CHKR4_CLKB_CNT_DEFVAL =   32'h0;
parameter CRL_APB_CHKR4_CTRL =    CRL_APB_BASEADDR + 32'h000001AC;
parameter CRL_APB_CHKR4_CTRL_DEFVAL =   9'h0;
parameter CRL_APB_CHKR5_CLKA_UPPER =    CRL_APB_BASEADDR + 32'h000001B0;
parameter CRL_APB_CHKR5_CLKA_UPPER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR5_CLKA_LOWER =    CRL_APB_BASEADDR + 32'h000001B4;
parameter CRL_APB_CHKR5_CLKA_LOWER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR5_CLKB_CNT =    CRL_APB_BASEADDR + 32'h000001B8;
parameter CRL_APB_CHKR5_CLKB_CNT_DEFVAL =   32'h0;
parameter CRL_APB_CHKR5_CTRL =    CRL_APB_BASEADDR + 32'h000001BC;
parameter CRL_APB_CHKR5_CTRL_DEFVAL =   9'h0;
parameter CRL_APB_CHKR6_CLKA_UPPER =    CRL_APB_BASEADDR + 32'h000001C0;
parameter CRL_APB_CHKR6_CLKA_UPPER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR6_CLKA_LOWER =    CRL_APB_BASEADDR + 32'h000001C4;
parameter CRL_APB_CHKR6_CLKA_LOWER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR6_CLKB_CNT =    CRL_APB_BASEADDR + 32'h000001C8;
parameter CRL_APB_CHKR6_CLKB_CNT_DEFVAL =   32'h0;
parameter CRL_APB_CHKR6_CTRL =    CRL_APB_BASEADDR + 32'h000001CC;
parameter CRL_APB_CHKR6_CTRL_DEFVAL =   9'h0;
parameter CRL_APB_CHKR7_CLKA_UPPER =    CRL_APB_BASEADDR + 32'h000001D0;
parameter CRL_APB_CHKR7_CLKA_UPPER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR7_CLKA_LOWER =    CRL_APB_BASEADDR + 32'h000001D4;
parameter CRL_APB_CHKR7_CLKA_LOWER_DEFVAL =   32'h0;
parameter CRL_APB_CHKR7_CLKB_CNT =    CRL_APB_BASEADDR + 32'h000001D8;
parameter CRL_APB_CHKR7_CLKB_CNT_DEFVAL =   32'h0;
parameter CRL_APB_CHKR7_CTRL =    CRL_APB_BASEADDR + 32'h000001DC;
parameter CRL_APB_CHKR7_CTRL_DEFVAL =   9'h0;
parameter CRL_APB_PICDEBUG_TEMP_CTRL =    CRL_APB_BASEADDR + 32'h000001E0;
parameter CRL_APB_PICDEBUG_TEMP_CTRL_DEFVAL =   8'h0;
parameter CRL_APB_PICDEBUG_REF_CTRL =    CRL_APB_BASEADDR + 32'h000001E4;
parameter CRL_APB_PICDEBUG_REF_CTRL_DEFVAL =   32'h52000;
parameter CRL_APB_PICDEBUG_CTRL =    CRL_APB_BASEADDR + 32'h000001E8;
parameter CRL_APB_PICDEBUG_CTRL_DEFVAL =   32'h0;
parameter CRL_APB_PICDEBUG_LCNT =    CRL_APB_BASEADDR + 32'h000001EC;
parameter CRL_APB_PICDEBUG_LCNT_DEFVAL =   32'h0;
parameter CRL_APB_PICDEBUG_UCNT =    CRL_APB_BASEADDR + 32'h000001F0;
parameter CRL_APB_PICDEBUG_UCNT_DEFVAL =   32'h0;
parameter CRL_APB_USB3_DUAL_SCAN_CTRL =    CRL_APB_BASEADDR + 32'h000001F4;
parameter CRL_APB_USB3_DUAL_SCAN_CTRL_DEFVAL =   32'h1900;
parameter CRL_APB_DFT_OSC_REF_CTRL =    CRL_APB_BASEADDR + 32'h000001F8;
parameter CRL_APB_DFT_OSC_REF_CTRL_DEFVAL =   32'h2000;
parameter CRL_APB_BOOT_MODE_USER =    CRL_APB_BASEADDR + 32'h00000200;
parameter CRL_APB_BOOT_MODE_USER_DEFVAL =   20'h0;
parameter CRL_APB_BOOT_MODE_POR =    CRL_APB_BASEADDR + 32'h00000204;
parameter CRL_APB_BOOT_MODE_POR_DEFVAL =   16'h0;
parameter CRL_APB_MIMIC_RST =    CRL_APB_BASEADDR + 32'h00000214;
parameter CRL_APB_MIMIC_RST_DEFVAL =   8'h0;
parameter CRL_APB_RESET_CTRL =    CRL_APB_BASEADDR + 32'h00000218;
parameter CRL_APB_RESET_CTRL_DEFVAL =   8'h1;
parameter CRL_APB_BLOCKONLY_RST =    CRL_APB_BASEADDR + 32'h0000021C;
parameter CRL_APB_BLOCKONLY_RST_DEFVAL =   4'h0;
parameter CRL_APB_RESET_REASON =    CRL_APB_BASEADDR + 32'h00000220;
parameter CRL_APB_RESET_REASON_DEFVAL =   16'h1;
parameter CRL_APB_RST_LPD_IOU0 =    CRL_APB_BASEADDR + 32'h00000230;
parameter CRL_APB_RST_LPD_IOU0_DEFVAL =   16'hf;
parameter CRL_APB_RST_LPD_IOU1 =    CRL_APB_BASEADDR + 32'h00000234;
parameter CRL_APB_RST_LPD_IOU1_DEFVAL =   8'h0;
parameter CRL_APB_RST_LPD_IOU2 =    CRL_APB_BASEADDR + 32'h00000238;
parameter CRL_APB_RST_LPD_IOU2_DEFVAL =   32'h17ffff;
parameter CRL_APB_RST_LPD_TOP =    CRL_APB_BASEADDR + 32'h0000023C;
parameter CRL_APB_RST_LPD_TOP_DEFVAL =   24'h188fdf;
parameter CRL_APB_RST_LPD_DBG =    CRL_APB_BASEADDR + 32'h00000240;
parameter CRL_APB_RST_LPD_DBG_DEFVAL =   16'h33;
parameter CRL_APB_BOOT_PIN_CTRL =    CRL_APB_BASEADDR + 32'h00000250;
parameter CRL_APB_BOOT_PIN_CTRL_DEFVAL =   16'h0;
parameter CRL_APB_DED_IOB_CTRL0 =    CRL_APB_BASEADDR + 32'h00000254;
parameter CRL_APB_DED_IOB_CTRL0_DEFVAL =   4'hf;
parameter CRL_APB_DED_IOB_CTRL1 =    CRL_APB_BASEADDR + 32'h00000258;
parameter CRL_APB_DED_IOB_CTRL1_DEFVAL =   4'h0;
parameter CRL_APB_DED_IOB_CTRL2 =    CRL_APB_BASEADDR + 32'h0000025C;
parameter CRL_APB_DED_IOB_CTRL2_DEFVAL =   4'h0;
parameter CRL_APB_DED_IOB_CTRL3 =    CRL_APB_BASEADDR + 32'h00000260;
parameter CRL_APB_DED_IOB_CTRL3_DEFVAL =   4'h0;
parameter CRL_APB_DED_IOB_CTRL4 =    CRL_APB_BASEADDR + 32'h00000264;
parameter CRL_APB_DED_IOB_CTRL4_DEFVAL =   4'hf;
parameter CRL_APB_DED_IOB_CTRL5 =    CRL_APB_BASEADDR + 32'h00000268;
parameter CRL_APB_DED_IOB_CTRL5_DEFVAL =   4'hf;
parameter CRL_APB_BANK3_CTRL0 =    CRL_APB_BASEADDR + 32'h00000270;
parameter CRL_APB_BANK3_CTRL0_DEFVAL =   10'h3ff;
parameter CRL_APB_BANK3_CTRL1 =    CRL_APB_BASEADDR + 32'h00000274;
parameter CRL_APB_BANK3_CTRL1_DEFVAL =   10'h3ff;
parameter CRL_APB_BANK3_CTRL2 =    CRL_APB_BASEADDR + 32'h00000278;
parameter CRL_APB_BANK3_CTRL2_DEFVAL =   10'h3ff;
parameter CRL_APB_BANK3_CTRL3 =    CRL_APB_BASEADDR + 32'h0000027C;
parameter CRL_APB_BANK3_CTRL3_DEFVAL =   10'h3ff;
parameter CRL_APB_BANK3_CTRL4 =    CRL_APB_BASEADDR + 32'h00000280;
parameter CRL_APB_BANK3_CTRL4_DEFVAL =   10'h3ff;
parameter CRL_APB_BANK3_CTRL5 =    CRL_APB_BASEADDR + 32'h00000284;
parameter CRL_APB_BANK3_CTRL5_DEFVAL =   10'h0;
parameter CRL_APB_BANK3_STATUS =    CRL_APB_BASEADDR + 32'h00000288;
parameter CRL_APB_BANK3_STATUS_DEFVAL =   10'h0;
parameter CSUDMA_CSUDMA_SRC_ADDR =    CSUDMA_BASEADDR + 32'h00000000;
parameter CSUDMA_CSUDMA_SRC_ADDR_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_SRC_SIZE =    CSUDMA_BASEADDR + 32'h00000004;
parameter CSUDMA_CSUDMA_SRC_SIZE_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_SRC_STS =    CSUDMA_BASEADDR + 32'h00000008;
parameter CSUDMA_CSUDMA_SRC_STS_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_SRC_CTRL =    CSUDMA_BASEADDR + 32'h0000000C;
parameter CSUDMA_CSUDMA_SRC_CTRL_DEFVAL =   32'h3ffa00;
parameter CSUDMA_CSUDMA_SRC_CRC =    CSUDMA_BASEADDR + 32'h00000010;
parameter CSUDMA_CSUDMA_SRC_CRC_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_SRC_I_STS =    CSUDMA_BASEADDR + 32'h00000014;
parameter CSUDMA_CSUDMA_SRC_I_STS_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_SRC_I_EN =    CSUDMA_BASEADDR + 32'h00000018;
parameter CSUDMA_CSUDMA_SRC_I_EN_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_SRC_I_DIS =    CSUDMA_BASEADDR + 32'h0000001C;
parameter CSUDMA_CSUDMA_SRC_I_DIS_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_SRC_CTRL2 =    CSUDMA_BASEADDR + 32'h00000024;
parameter CSUDMA_CSUDMA_SRC_CTRL2_DEFVAL =   32'h81bfff8;
parameter CSUDMA_CSUDMA_SRC_ADDR_MSB =    CSUDMA_BASEADDR + 32'h00000028;
parameter CSUDMA_CSUDMA_SRC_ADDR_MSB_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_DST_ADDR =    CSUDMA_BASEADDR + 32'h00000800;
parameter CSUDMA_CSUDMA_DST_ADDR_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_DST_SIZE =    CSUDMA_BASEADDR + 32'h00000804;
parameter CSUDMA_CSUDMA_DST_SIZE_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_DST_STS =    CSUDMA_BASEADDR + 32'h00000808;
parameter CSUDMA_CSUDMA_DST_STS_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_DST_CTRL =    CSUDMA_BASEADDR + 32'h0000080C;
parameter CSUDMA_CSUDMA_DST_CTRL_DEFVAL =   32'h803ffa00;
parameter CSUDMA_CSUDMA_DST_I_STS =    CSUDMA_BASEADDR + 32'h00000814;
parameter CSUDMA_CSUDMA_DST_I_STS_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_DST_I_EN =    CSUDMA_BASEADDR + 32'h00000818;
parameter CSUDMA_CSUDMA_DST_I_EN_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_DST_I_DIS =    CSUDMA_BASEADDR + 32'h0000081C;
parameter CSUDMA_CSUDMA_DST_I_DIS_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_DST_CTRL2 =    CSUDMA_BASEADDR + 32'h00000824;
parameter CSUDMA_CSUDMA_DST_CTRL2_DEFVAL =   32'h81bfff8;
parameter CSUDMA_CSUDMA_DST_ADDR_MSB =    CSUDMA_BASEADDR + 32'h00000828;
parameter CSUDMA_CSUDMA_DST_ADDR_MSB_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_SAFETY_CHK =    CSUDMA_BASEADDR + 32'h00000FF8;
parameter CSUDMA_CSUDMA_SAFETY_CHK_DEFVAL =   32'h0;
parameter CSUDMA_CSUDMA_FUTURE_ECO =    CSUDMA_BASEADDR + 32'h00000FFC;
parameter CSUDMA_CSUDMA_FUTURE_ECO_DEFVAL =   32'h0;
parameter CSU_IOMODULE_GPO1 =    CSU_IOMODULE_BASEADDR + 32'h00000010;
parameter CSU_IOMODULE_GPO1_DEFVAL =   32'h0;
parameter CSU_IOMODULE_GPO2 =    CSU_IOMODULE_BASEADDR + 32'h00000014;
parameter CSU_IOMODULE_GPO2_DEFVAL =   32'h0;
parameter CSU_IOMODULE_GPO3 =    CSU_IOMODULE_BASEADDR + 32'h00000018;
parameter CSU_IOMODULE_GPO3_DEFVAL =   32'h0;
parameter CSU_IOMODULE_GPI1 =    CSU_IOMODULE_BASEADDR + 32'h00000020;
parameter CSU_IOMODULE_GPI1_DEFVAL =   32'h0;
parameter CSU_IOMODULE_IRQ_STATUS =    CSU_IOMODULE_BASEADDR + 32'h00000030;
parameter CSU_IOMODULE_IRQ_STATUS_DEFVAL =   32'h0;
parameter CSU_IOMODULE_IRQ_PENDING =    CSU_IOMODULE_BASEADDR + 32'h00000034;
parameter CSU_IOMODULE_IRQ_PENDING_DEFVAL =   32'h0;
parameter CSU_IOMODULE_IRQ_ENABLE =    CSU_IOMODULE_BASEADDR + 32'h00000038;
parameter CSU_IOMODULE_IRQ_ENABLE_DEFVAL =   32'h0;
parameter CSU_IOMODULE_IRQ_ACK =    CSU_IOMODULE_BASEADDR + 32'h0000003C;
parameter CSU_IOMODULE_IRQ_ACK_DEFVAL =   32'h0;
parameter CSU_IOMODULE_PIT1_PRELOAD =    CSU_IOMODULE_BASEADDR + 32'h00000040;
parameter CSU_IOMODULE_PIT1_PRELOAD_DEFVAL =   32'h0;
parameter CSU_IOMODULE_PIT1_COUNTER =    CSU_IOMODULE_BASEADDR + 32'h00000044;
parameter CSU_IOMODULE_PIT1_COUNTER_DEFVAL =   32'h0;
parameter CSU_IOMODULE_PIT1_CONTROL =    CSU_IOMODULE_BASEADDR + 32'h00000048;
parameter CSU_IOMODULE_PIT1_CONTROL_DEFVAL =   32'h0;
parameter CSU_IOMODULE_PIT2_PRELOAD =    CSU_IOMODULE_BASEADDR + 32'h00000050;
parameter CSU_IOMODULE_PIT2_PRELOAD_DEFVAL =   32'h0;
parameter CSU_IOMODULE_PIT2_COUNTER =    CSU_IOMODULE_BASEADDR + 32'h00000054;
parameter CSU_IOMODULE_PIT2_COUNTER_DEFVAL =   32'h0;
parameter CSU_IOMODULE_PIT2_CONTROL =    CSU_IOMODULE_BASEADDR + 32'h00000058;
parameter CSU_IOMODULE_PIT2_CONTROL_DEFVAL =   32'h0;
parameter CSU_LOCAL_SPB_MODE =    CSU_LOCAL_BASEADDR + 32'h00000000;
parameter CSU_LOCAL_SPB_MODE_DEFVAL =   32'h0;
parameter CSU_LOCAL_ROM_STATE =    CSU_LOCAL_BASEADDR + 32'h00000004;
parameter CSU_LOCAL_ROM_STATE_DEFVAL =   32'h0;
parameter CSU_LOCAL_CSU_ERROR =    CSU_LOCAL_BASEADDR + 32'h00000008;
parameter CSU_LOCAL_CSU_ERROR_DEFVAL =   32'h0;
parameter CSU_LOCAL_FATAL_CNT =    CSU_LOCAL_BASEADDR + 32'h0000000C;
parameter CSU_LOCAL_FATAL_CNT_DEFVAL =   32'h0;
parameter CSU_LOCAL_BH_IMG_ATTR =    CSU_LOCAL_BASEADDR + 32'h00000010;
parameter CSU_LOCAL_BH_IMG_ATTR_DEFVAL =   32'h0;
parameter CSU_LOCAL_SYS_INTRPT =    CSU_LOCAL_BASEADDR + 32'h00000014;
parameter CSU_LOCAL_SYS_INTRPT_DEFVAL =   32'h0;
parameter CSU_LOCAL_SEC_LOCKDOWN =    CSU_LOCAL_BASEADDR + 32'h00000018;
parameter CSU_LOCAL_SEC_LOCKDOWN_DEFVAL =   32'h0;
parameter CSU_LOCAL_AXI_CTRL =    CSU_LOCAL_BASEADDR + 32'h0000001C;
parameter CSU_LOCAL_AXI_CTRL_DEFVAL =   32'h0;
parameter CSU_LOCAL_AUTH_STATUS =    CSU_LOCAL_BASEADDR + 32'h00000020;
parameter CSU_LOCAL_AUTH_STATUS_DEFVAL =   32'h0;
parameter CSU_LOCAL_ENC_STATUS =    CSU_LOCAL_BASEADDR + 32'h00000024;
parameter CSU_LOCAL_ENC_STATUS_DEFVAL =   32'h0;
parameter CSU_LOCAL_SEC_REG_LOCK =    CSU_LOCAL_BASEADDR + 32'h00000028;
parameter CSU_LOCAL_SEC_REG_LOCK_DEFVAL =   1'h0;
parameter CSU_LOCAL_AES_KEY_LOCK =    CSU_LOCAL_BASEADDR + 32'h0000002C;
parameter CSU_LOCAL_AES_KEY_LOCK_DEFVAL =   32'h0;
parameter CSU_LOCAL_DEV_KEY_SRC =    CSU_LOCAL_BASEADDR + 32'h00000030;
parameter CSU_LOCAL_DEV_KEY_SRC_DEFVAL =   32'h0;
parameter CSU_LOCAL_KEY_WRITE =    CSU_LOCAL_BASEADDR + 32'h00000034;
parameter CSU_LOCAL_KEY_WRITE_DEFVAL =   32'h0;
parameter CSU_LOCAL_BLK_KEY_DEC =    CSU_LOCAL_BASEADDR + 32'h00000038;
parameter CSU_LOCAL_BLK_KEY_DEC_DEFVAL =   32'h0;
parameter CSU_LOCAL_PL_ISO_CTRL =    CSU_LOCAL_BASEADDR + 32'h0000003C;
parameter CSU_LOCAL_PL_ISO_CTRL_DEFVAL =   32'h0;
parameter CSU_LOCAL_PSTP_INIT =    CSU_LOCAL_BASEADDR + 32'h00000040;
parameter CSU_LOCAL_PSTP_INIT_DEFVAL =   1'h0;
parameter CSU_LOCAL_JTAG_MODE =    CSU_LOCAL_BASEADDR + 32'h00000044;
parameter CSU_LOCAL_JTAG_MODE_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_STATUS =    CSU_LOCAL_BASEADDR + 32'h00000050;
parameter CSU_LOCAL_PUF_STATUS_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_RESET =    CSU_LOCAL_BASEADDR + 32'h00000058;
parameter CSU_LOCAL_PUF_RESET_DEFVAL =   32'h1;
parameter CSU_LOCAL_PUF_WORD =    CSU_LOCAL_BASEADDR + 32'h0000005C;
parameter CSU_LOCAL_PUF_WORD_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_TM_CTRL =    CSU_LOCAL_BASEADDR + 32'h00000060;
parameter CSU_LOCAL_PUF_TM_CTRL_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_AUX =    CSU_LOCAL_BASEADDR + 32'h00000064;
parameter CSU_LOCAL_PUF_AUX_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_CHASH =    CSU_LOCAL_BASEADDR + 32'h00000068;
parameter CSU_LOCAL_PUF_CHASH_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_0 =    CSU_LOCAL_BASEADDR + 32'h0000006C;
parameter CSU_LOCAL_PUF_SYN_0_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_1 =    CSU_LOCAL_BASEADDR + 32'h00000070;
parameter CSU_LOCAL_PUF_SYN_1_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_2 =    CSU_LOCAL_BASEADDR + 32'h00000074;
parameter CSU_LOCAL_PUF_SYN_2_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_3 =    CSU_LOCAL_BASEADDR + 32'h00000078;
parameter CSU_LOCAL_PUF_SYN_3_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_4 =    CSU_LOCAL_BASEADDR + 32'h0000007C;
parameter CSU_LOCAL_PUF_SYN_4_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_5 =    CSU_LOCAL_BASEADDR + 32'h00000080;
parameter CSU_LOCAL_PUF_SYN_5_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_6 =    CSU_LOCAL_BASEADDR + 32'h00000084;
parameter CSU_LOCAL_PUF_SYN_6_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_7 =    CSU_LOCAL_BASEADDR + 32'h00000088;
parameter CSU_LOCAL_PUF_SYN_7_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_8 =    CSU_LOCAL_BASEADDR + 32'h0000008C;
parameter CSU_LOCAL_PUF_SYN_8_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_9 =    CSU_LOCAL_BASEADDR + 32'h00000090;
parameter CSU_LOCAL_PUF_SYN_9_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_10 =    CSU_LOCAL_BASEADDR + 32'h00000094;
parameter CSU_LOCAL_PUF_SYN_10_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_11 =    CSU_LOCAL_BASEADDR + 32'h00000098;
parameter CSU_LOCAL_PUF_SYN_11_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_12 =    CSU_LOCAL_BASEADDR + 32'h0000009C;
parameter CSU_LOCAL_PUF_SYN_12_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_13 =    CSU_LOCAL_BASEADDR + 32'h000000A0;
parameter CSU_LOCAL_PUF_SYN_13_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_14 =    CSU_LOCAL_BASEADDR + 32'h000000A4;
parameter CSU_LOCAL_PUF_SYN_14_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_15 =    CSU_LOCAL_BASEADDR + 32'h000000A8;
parameter CSU_LOCAL_PUF_SYN_15_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_16 =    CSU_LOCAL_BASEADDR + 32'h000000AC;
parameter CSU_LOCAL_PUF_SYN_16_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_17 =    CSU_LOCAL_BASEADDR + 32'h000000B0;
parameter CSU_LOCAL_PUF_SYN_17_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_18 =    CSU_LOCAL_BASEADDR + 32'h000000B4;
parameter CSU_LOCAL_PUF_SYN_18_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_19 =    CSU_LOCAL_BASEADDR + 32'h000000B8;
parameter CSU_LOCAL_PUF_SYN_19_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_20 =    CSU_LOCAL_BASEADDR + 32'h000000BC;
parameter CSU_LOCAL_PUF_SYN_20_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_21 =    CSU_LOCAL_BASEADDR + 32'h000000C0;
parameter CSU_LOCAL_PUF_SYN_21_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_22 =    CSU_LOCAL_BASEADDR + 32'h000000C4;
parameter CSU_LOCAL_PUF_SYN_22_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_23 =    CSU_LOCAL_BASEADDR + 32'h000000C8;
parameter CSU_LOCAL_PUF_SYN_23_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_24 =    CSU_LOCAL_BASEADDR + 32'h000000CC;
parameter CSU_LOCAL_PUF_SYN_24_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_25 =    CSU_LOCAL_BASEADDR + 32'h000000D0;
parameter CSU_LOCAL_PUF_SYN_25_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_26 =    CSU_LOCAL_BASEADDR + 32'h000000D4;
parameter CSU_LOCAL_PUF_SYN_26_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_27 =    CSU_LOCAL_BASEADDR + 32'h000000D8;
parameter CSU_LOCAL_PUF_SYN_27_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_28 =    CSU_LOCAL_BASEADDR + 32'h000000DC;
parameter CSU_LOCAL_PUF_SYN_28_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_29 =    CSU_LOCAL_BASEADDR + 32'h000000E0;
parameter CSU_LOCAL_PUF_SYN_29_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_30 =    CSU_LOCAL_BASEADDR + 32'h000000E4;
parameter CSU_LOCAL_PUF_SYN_30_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_31 =    CSU_LOCAL_BASEADDR + 32'h000000E8;
parameter CSU_LOCAL_PUF_SYN_31_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_32 =    CSU_LOCAL_BASEADDR + 32'h000000EC;
parameter CSU_LOCAL_PUF_SYN_32_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_33 =    CSU_LOCAL_BASEADDR + 32'h000000F0;
parameter CSU_LOCAL_PUF_SYN_33_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_34 =    CSU_LOCAL_BASEADDR + 32'h000000F4;
parameter CSU_LOCAL_PUF_SYN_34_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_35 =    CSU_LOCAL_BASEADDR + 32'h000000F8;
parameter CSU_LOCAL_PUF_SYN_35_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_36 =    CSU_LOCAL_BASEADDR + 32'h000000FC;
parameter CSU_LOCAL_PUF_SYN_36_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_37 =    CSU_LOCAL_BASEADDR + 32'h00000100;
parameter CSU_LOCAL_PUF_SYN_37_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_38 =    CSU_LOCAL_BASEADDR + 32'h00000104;
parameter CSU_LOCAL_PUF_SYN_38_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_39 =    CSU_LOCAL_BASEADDR + 32'h00000108;
parameter CSU_LOCAL_PUF_SYN_39_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_40 =    CSU_LOCAL_BASEADDR + 32'h0000010C;
parameter CSU_LOCAL_PUF_SYN_40_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_41 =    CSU_LOCAL_BASEADDR + 32'h00000110;
parameter CSU_LOCAL_PUF_SYN_41_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_42 =    CSU_LOCAL_BASEADDR + 32'h00000114;
parameter CSU_LOCAL_PUF_SYN_42_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_43 =    CSU_LOCAL_BASEADDR + 32'h00000118;
parameter CSU_LOCAL_PUF_SYN_43_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_44 =    CSU_LOCAL_BASEADDR + 32'h0000011C;
parameter CSU_LOCAL_PUF_SYN_44_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_45 =    CSU_LOCAL_BASEADDR + 32'h00000120;
parameter CSU_LOCAL_PUF_SYN_45_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_46 =    CSU_LOCAL_BASEADDR + 32'h00000124;
parameter CSU_LOCAL_PUF_SYN_46_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_47 =    CSU_LOCAL_BASEADDR + 32'h00000128;
parameter CSU_LOCAL_PUF_SYN_47_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_48 =    CSU_LOCAL_BASEADDR + 32'h0000012C;
parameter CSU_LOCAL_PUF_SYN_48_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_49 =    CSU_LOCAL_BASEADDR + 32'h00000130;
parameter CSU_LOCAL_PUF_SYN_49_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_50 =    CSU_LOCAL_BASEADDR + 32'h00000134;
parameter CSU_LOCAL_PUF_SYN_50_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_51 =    CSU_LOCAL_BASEADDR + 32'h00000138;
parameter CSU_LOCAL_PUF_SYN_51_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_52 =    CSU_LOCAL_BASEADDR + 32'h0000013C;
parameter CSU_LOCAL_PUF_SYN_52_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_53 =    CSU_LOCAL_BASEADDR + 32'h00000140;
parameter CSU_LOCAL_PUF_SYN_53_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_54 =    CSU_LOCAL_BASEADDR + 32'h00000144;
parameter CSU_LOCAL_PUF_SYN_54_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_55 =    CSU_LOCAL_BASEADDR + 32'h00000148;
parameter CSU_LOCAL_PUF_SYN_55_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_56 =    CSU_LOCAL_BASEADDR + 32'h0000014C;
parameter CSU_LOCAL_PUF_SYN_56_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_57 =    CSU_LOCAL_BASEADDR + 32'h00000150;
parameter CSU_LOCAL_PUF_SYN_57_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_58 =    CSU_LOCAL_BASEADDR + 32'h00000154;
parameter CSU_LOCAL_PUF_SYN_58_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_59 =    CSU_LOCAL_BASEADDR + 32'h00000158;
parameter CSU_LOCAL_PUF_SYN_59_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_60 =    CSU_LOCAL_BASEADDR + 32'h0000015C;
parameter CSU_LOCAL_PUF_SYN_60_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_61 =    CSU_LOCAL_BASEADDR + 32'h00000160;
parameter CSU_LOCAL_PUF_SYN_61_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_62 =    CSU_LOCAL_BASEADDR + 32'h00000164;
parameter CSU_LOCAL_PUF_SYN_62_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_63 =    CSU_LOCAL_BASEADDR + 32'h00000168;
parameter CSU_LOCAL_PUF_SYN_63_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_64 =    CSU_LOCAL_BASEADDR + 32'h0000016C;
parameter CSU_LOCAL_PUF_SYN_64_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_65 =    CSU_LOCAL_BASEADDR + 32'h00000170;
parameter CSU_LOCAL_PUF_SYN_65_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_66 =    CSU_LOCAL_BASEADDR + 32'h00000174;
parameter CSU_LOCAL_PUF_SYN_66_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_67 =    CSU_LOCAL_BASEADDR + 32'h00000178;
parameter CSU_LOCAL_PUF_SYN_67_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_68 =    CSU_LOCAL_BASEADDR + 32'h0000017C;
parameter CSU_LOCAL_PUF_SYN_68_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_69 =    CSU_LOCAL_BASEADDR + 32'h00000180;
parameter CSU_LOCAL_PUF_SYN_69_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_70 =    CSU_LOCAL_BASEADDR + 32'h00000184;
parameter CSU_LOCAL_PUF_SYN_70_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_71 =    CSU_LOCAL_BASEADDR + 32'h00000188;
parameter CSU_LOCAL_PUF_SYN_71_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_72 =    CSU_LOCAL_BASEADDR + 32'h0000018C;
parameter CSU_LOCAL_PUF_SYN_72_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_73 =    CSU_LOCAL_BASEADDR + 32'h00000190;
parameter CSU_LOCAL_PUF_SYN_73_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_74 =    CSU_LOCAL_BASEADDR + 32'h00000194;
parameter CSU_LOCAL_PUF_SYN_74_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_75 =    CSU_LOCAL_BASEADDR + 32'h00000198;
parameter CSU_LOCAL_PUF_SYN_75_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_76 =    CSU_LOCAL_BASEADDR + 32'h0000019C;
parameter CSU_LOCAL_PUF_SYN_76_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_77 =    CSU_LOCAL_BASEADDR + 32'h000001A0;
parameter CSU_LOCAL_PUF_SYN_77_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_78 =    CSU_LOCAL_BASEADDR + 32'h000001A4;
parameter CSU_LOCAL_PUF_SYN_78_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_79 =    CSU_LOCAL_BASEADDR + 32'h000001A8;
parameter CSU_LOCAL_PUF_SYN_79_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_80 =    CSU_LOCAL_BASEADDR + 32'h000001AC;
parameter CSU_LOCAL_PUF_SYN_80_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_81 =    CSU_LOCAL_BASEADDR + 32'h000001B0;
parameter CSU_LOCAL_PUF_SYN_81_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_82 =    CSU_LOCAL_BASEADDR + 32'h000001B4;
parameter CSU_LOCAL_PUF_SYN_82_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_83 =    CSU_LOCAL_BASEADDR + 32'h000001B8;
parameter CSU_LOCAL_PUF_SYN_83_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_84 =    CSU_LOCAL_BASEADDR + 32'h000001BC;
parameter CSU_LOCAL_PUF_SYN_84_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_85 =    CSU_LOCAL_BASEADDR + 32'h000001C0;
parameter CSU_LOCAL_PUF_SYN_85_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_86 =    CSU_LOCAL_BASEADDR + 32'h000001C4;
parameter CSU_LOCAL_PUF_SYN_86_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_87 =    CSU_LOCAL_BASEADDR + 32'h000001C8;
parameter CSU_LOCAL_PUF_SYN_87_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_88 =    CSU_LOCAL_BASEADDR + 32'h000001CC;
parameter CSU_LOCAL_PUF_SYN_88_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_89 =    CSU_LOCAL_BASEADDR + 32'h000001D0;
parameter CSU_LOCAL_PUF_SYN_89_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_90 =    CSU_LOCAL_BASEADDR + 32'h000001D4;
parameter CSU_LOCAL_PUF_SYN_90_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_91 =    CSU_LOCAL_BASEADDR + 32'h000001D8;
parameter CSU_LOCAL_PUF_SYN_91_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_92 =    CSU_LOCAL_BASEADDR + 32'h000001DC;
parameter CSU_LOCAL_PUF_SYN_92_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_93 =    CSU_LOCAL_BASEADDR + 32'h000001E0;
parameter CSU_LOCAL_PUF_SYN_93_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_94 =    CSU_LOCAL_BASEADDR + 32'h000001E4;
parameter CSU_LOCAL_PUF_SYN_94_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_95 =    CSU_LOCAL_BASEADDR + 32'h000001E8;
parameter CSU_LOCAL_PUF_SYN_95_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_96 =    CSU_LOCAL_BASEADDR + 32'h000001EC;
parameter CSU_LOCAL_PUF_SYN_96_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_97 =    CSU_LOCAL_BASEADDR + 32'h000001F0;
parameter CSU_LOCAL_PUF_SYN_97_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_98 =    CSU_LOCAL_BASEADDR + 32'h000001F4;
parameter CSU_LOCAL_PUF_SYN_98_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_99 =    CSU_LOCAL_BASEADDR + 32'h000001F8;
parameter CSU_LOCAL_PUF_SYN_99_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_100 =    CSU_LOCAL_BASEADDR + 32'h000001FC;
parameter CSU_LOCAL_PUF_SYN_100_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_101 =    CSU_LOCAL_BASEADDR + 32'h00000200;
parameter CSU_LOCAL_PUF_SYN_101_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_102 =    CSU_LOCAL_BASEADDR + 32'h00000204;
parameter CSU_LOCAL_PUF_SYN_102_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_103 =    CSU_LOCAL_BASEADDR + 32'h00000208;
parameter CSU_LOCAL_PUF_SYN_103_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_104 =    CSU_LOCAL_BASEADDR + 32'h0000020C;
parameter CSU_LOCAL_PUF_SYN_104_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_105 =    CSU_LOCAL_BASEADDR + 32'h00000210;
parameter CSU_LOCAL_PUF_SYN_105_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_106 =    CSU_LOCAL_BASEADDR + 32'h00000214;
parameter CSU_LOCAL_PUF_SYN_106_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_107 =    CSU_LOCAL_BASEADDR + 32'h00000218;
parameter CSU_LOCAL_PUF_SYN_107_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_108 =    CSU_LOCAL_BASEADDR + 32'h0000021C;
parameter CSU_LOCAL_PUF_SYN_108_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_109 =    CSU_LOCAL_BASEADDR + 32'h00000220;
parameter CSU_LOCAL_PUF_SYN_109_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_110 =    CSU_LOCAL_BASEADDR + 32'h00000224;
parameter CSU_LOCAL_PUF_SYN_110_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_111 =    CSU_LOCAL_BASEADDR + 32'h00000228;
parameter CSU_LOCAL_PUF_SYN_111_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_112 =    CSU_LOCAL_BASEADDR + 32'h0000022C;
parameter CSU_LOCAL_PUF_SYN_112_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_113 =    CSU_LOCAL_BASEADDR + 32'h00000230;
parameter CSU_LOCAL_PUF_SYN_113_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_114 =    CSU_LOCAL_BASEADDR + 32'h00000234;
parameter CSU_LOCAL_PUF_SYN_114_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_115 =    CSU_LOCAL_BASEADDR + 32'h00000238;
parameter CSU_LOCAL_PUF_SYN_115_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_116 =    CSU_LOCAL_BASEADDR + 32'h0000023C;
parameter CSU_LOCAL_PUF_SYN_116_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_117 =    CSU_LOCAL_BASEADDR + 32'h00000240;
parameter CSU_LOCAL_PUF_SYN_117_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_118 =    CSU_LOCAL_BASEADDR + 32'h00000244;
parameter CSU_LOCAL_PUF_SYN_118_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_119 =    CSU_LOCAL_BASEADDR + 32'h00000248;
parameter CSU_LOCAL_PUF_SYN_119_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_120 =    CSU_LOCAL_BASEADDR + 32'h0000024C;
parameter CSU_LOCAL_PUF_SYN_120_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_121 =    CSU_LOCAL_BASEADDR + 32'h00000250;
parameter CSU_LOCAL_PUF_SYN_121_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_122 =    CSU_LOCAL_BASEADDR + 32'h00000254;
parameter CSU_LOCAL_PUF_SYN_122_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_123 =    CSU_LOCAL_BASEADDR + 32'h00000258;
parameter CSU_LOCAL_PUF_SYN_123_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_124 =    CSU_LOCAL_BASEADDR + 32'h0000025C;
parameter CSU_LOCAL_PUF_SYN_124_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_125 =    CSU_LOCAL_BASEADDR + 32'h00000260;
parameter CSU_LOCAL_PUF_SYN_125_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_126 =    CSU_LOCAL_BASEADDR + 32'h00000264;
parameter CSU_LOCAL_PUF_SYN_126_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_127 =    CSU_LOCAL_BASEADDR + 32'h00000268;
parameter CSU_LOCAL_PUF_SYN_127_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_128 =    CSU_LOCAL_BASEADDR + 32'h0000026C;
parameter CSU_LOCAL_PUF_SYN_128_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_129 =    CSU_LOCAL_BASEADDR + 32'h00000270;
parameter CSU_LOCAL_PUF_SYN_129_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_130 =    CSU_LOCAL_BASEADDR + 32'h00000274;
parameter CSU_LOCAL_PUF_SYN_130_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_131 =    CSU_LOCAL_BASEADDR + 32'h00000278;
parameter CSU_LOCAL_PUF_SYN_131_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_132 =    CSU_LOCAL_BASEADDR + 32'h0000027C;
parameter CSU_LOCAL_PUF_SYN_132_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_133 =    CSU_LOCAL_BASEADDR + 32'h00000280;
parameter CSU_LOCAL_PUF_SYN_133_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_134 =    CSU_LOCAL_BASEADDR + 32'h00000284;
parameter CSU_LOCAL_PUF_SYN_134_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_135 =    CSU_LOCAL_BASEADDR + 32'h00000288;
parameter CSU_LOCAL_PUF_SYN_135_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_136 =    CSU_LOCAL_BASEADDR + 32'h0000028C;
parameter CSU_LOCAL_PUF_SYN_136_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_137 =    CSU_LOCAL_BASEADDR + 32'h00000290;
parameter CSU_LOCAL_PUF_SYN_137_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_138 =    CSU_LOCAL_BASEADDR + 32'h00000294;
parameter CSU_LOCAL_PUF_SYN_138_DEFVAL =   32'h0;
parameter CSU_LOCAL_PUF_SYN_139 =    CSU_LOCAL_BASEADDR + 32'h00000298;
parameter CSU_LOCAL_PUF_SYN_139_DEFVAL =   32'h0;
parameter CSU_LOCAL_SPB_TEST =    CSU_LOCAL_BASEADDR + 32'h00001000;
parameter CSU_LOCAL_SPB_TEST_DEFVAL =   32'h0;
parameter CSU_LOCAL_SPB_ECO =    CSU_LOCAL_BASEADDR + 32'h00002000;
parameter CSU_LOCAL_SPB_ECO_DEFVAL =   32'h0;
parameter CSU_CSU_STATUS =    CSU_BASEADDR + 32'h00000000;
parameter CSU_CSU_STATUS_DEFVAL =   32'h0;
parameter CSU_CSU_CTRL =    CSU_BASEADDR + 32'h00000004;
parameter CSU_CSU_CTRL_DEFVAL =   32'h0;
parameter CSU_CSU_SSS_CFG =    CSU_BASEADDR + 32'h00000008;
parameter CSU_CSU_SSS_CFG_DEFVAL =   32'h0;
parameter CSU_CSU_DMA_RESET =    CSU_BASEADDR + 32'h0000000C;
parameter CSU_CSU_DMA_RESET_DEFVAL =   32'h0;
parameter CSU_CSU_MULTI_BOOT =    CSU_BASEADDR + 32'h00000010;
parameter CSU_CSU_MULTI_BOOT_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_TRIG =    CSU_BASEADDR + 32'h00000014;
parameter CSU_CSU_TAMPER_TRIG_DEFVAL =   32'h0;
parameter CSU_CSU_FT_STATUS =    CSU_BASEADDR + 32'h00000018;
parameter CSU_CSU_FT_STATUS_DEFVAL =   32'h0;
parameter CSU_CSU_ISR =    CSU_BASEADDR + 32'h00000020;
parameter CSU_CSU_ISR_DEFVAL =   32'h0;
parameter CSU_CSU_IMR =    CSU_BASEADDR + 32'h00000024;
parameter CSU_CSU_IMR_DEFVAL =   32'hffffffff;
parameter CSU_CSU_IER =    CSU_BASEADDR + 32'h00000028;
parameter CSU_CSU_IER_DEFVAL =   32'h0;
parameter CSU_CSU_IDR =    CSU_BASEADDR + 32'h0000002C;
parameter CSU_CSU_IDR_DEFVAL =   32'h0;
parameter CSU_JTAG_CHAIN_CFG =    CSU_BASEADDR + 32'h00000030;
parameter CSU_JTAG_CHAIN_CFG_DEFVAL =   32'h0;
parameter CSU_JTAG_CHAIN_STATUS =    CSU_BASEADDR + 32'h00000034;
parameter CSU_JTAG_CHAIN_STATUS_DEFVAL =   32'h0;
parameter CSU_JTAG_SEC =    CSU_BASEADDR + 32'h00000038;
parameter CSU_JTAG_SEC_DEFVAL =   32'h0;
parameter CSU_JTAG_DAP_CFG =    CSU_BASEADDR + 32'h0000003C;
parameter CSU_JTAG_DAP_CFG_DEFVAL =   32'h0;
parameter CSU_IDCODE =    CSU_BASEADDR + 32'h00000040;
parameter CSU_IDCODE_DEFVAL =   32'h0;
parameter CSU_VERSION =    CSU_BASEADDR + 32'h00000044;
parameter CSU_VERSION_DEFVAL =   32'h0;
parameter CSU_CSU_ROM_DIGEST_0 =    CSU_BASEADDR + 32'h00000050;
parameter CSU_CSU_ROM_DIGEST_0_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_1 =    CSU_BASEADDR + 32'h00000054;
parameter CSU_CSU_ROM_DIGEST_1_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_2 =    CSU_BASEADDR + 32'h00000058;
parameter CSU_CSU_ROM_DIGEST_2_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_3 =    CSU_BASEADDR + 32'h0000005C;
parameter CSU_CSU_ROM_DIGEST_3_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_4 =    CSU_BASEADDR + 32'h00000060;
parameter CSU_CSU_ROM_DIGEST_4_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_5 =    CSU_BASEADDR + 32'h00000064;
parameter CSU_CSU_ROM_DIGEST_5_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_6 =    CSU_BASEADDR + 32'h00000068;
parameter CSU_CSU_ROM_DIGEST_6_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_7 =    CSU_BASEADDR + 32'h0000006C;
parameter CSU_CSU_ROM_DIGEST_7_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_8 =    CSU_BASEADDR + 32'h00000070;
parameter CSU_CSU_ROM_DIGEST_8_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_9 =    CSU_BASEADDR + 32'h00000074;
parameter CSU_CSU_ROM_DIGEST_9_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_10 =    CSU_BASEADDR + 32'h00000078;
parameter CSU_CSU_ROM_DIGEST_10_DEFVAL =   32'hffffffff;
parameter CSU_CSU_ROM_DIGEST_11 =    CSU_BASEADDR + 32'h0000007C;
parameter CSU_CSU_ROM_DIGEST_11_DEFVAL =   32'hffffffff;
parameter CSU_SCRATCH_0 =    CSU_BASEADDR + 32'h00000100;
parameter CSU_SCRATCH_0_DEFVAL =   32'h0;
parameter CSU_SCRATCH_1 =    CSU_BASEADDR + 32'h00000104;
parameter CSU_SCRATCH_1_DEFVAL =   32'h0;
parameter CSU_SCRATCH_2 =    CSU_BASEADDR + 32'h00000108;
parameter CSU_SCRATCH_2_DEFVAL =   32'h0;
parameter CSU_SCRATCH_3 =    CSU_BASEADDR + 32'h0000010C;
parameter CSU_SCRATCH_3_DEFVAL =   32'h0;
parameter CSU_SCRATCH_4 =    CSU_BASEADDR + 32'h00000110;
parameter CSU_SCRATCH_4_DEFVAL =   32'h0;
parameter CSU_SCRATCH_5 =    CSU_BASEADDR + 32'h00000114;
parameter CSU_SCRATCH_5_DEFVAL =   32'h0;
parameter CSU_SCRATCH_6 =    CSU_BASEADDR + 32'h00000118;
parameter CSU_SCRATCH_6_DEFVAL =   32'h0;
parameter CSU_SCRATCH_7 =    CSU_BASEADDR + 32'h0000011C;
parameter CSU_SCRATCH_7_DEFVAL =   32'h0;
parameter CSU_AES_STATUS =    CSU_BASEADDR + 32'h00001000;
parameter CSU_AES_STATUS_DEFVAL =   32'hf00;
parameter CSU_AES_KEY_SRC =    CSU_BASEADDR + 32'h00001004;
parameter CSU_AES_KEY_SRC_DEFVAL =   32'h0;
parameter CSU_AES_KEY_LOAD =    CSU_BASEADDR + 32'h00001008;
parameter CSU_AES_KEY_LOAD_DEFVAL =   32'h0;
parameter CSU_AES_START_MSG =    CSU_BASEADDR + 32'h0000100C;
parameter CSU_AES_START_MSG_DEFVAL =   32'h0;
parameter CSU_AES_RESET =    CSU_BASEADDR + 32'h00001010;
parameter CSU_AES_RESET_DEFVAL =   32'h0;
parameter CSU_AES_KEY_CLEAR =    CSU_BASEADDR + 32'h00001014;
parameter CSU_AES_KEY_CLEAR_DEFVAL =   32'h0;
parameter CSU_AES_CFG =    CSU_BASEADDR + 32'h00001018;
parameter CSU_AES_CFG_DEFVAL =   32'h0;
parameter CSU_AES_KUP_WR =    CSU_BASEADDR + 32'h0000101C;
parameter CSU_AES_KUP_WR_DEFVAL =   32'h0;
parameter CSU_AES_KUP_0 =    CSU_BASEADDR + 32'h00001020;
parameter CSU_AES_KUP_0_DEFVAL =   32'h0;
parameter CSU_AES_KUP_1 =    CSU_BASEADDR + 32'h00001024;
parameter CSU_AES_KUP_1_DEFVAL =   32'h0;
parameter CSU_AES_KUP_2 =    CSU_BASEADDR + 32'h00001028;
parameter CSU_AES_KUP_2_DEFVAL =   32'h0;
parameter CSU_AES_KUP_3 =    CSU_BASEADDR + 32'h0000102C;
parameter CSU_AES_KUP_3_DEFVAL =   32'h0;
parameter CSU_AES_KUP_4 =    CSU_BASEADDR + 32'h00001030;
parameter CSU_AES_KUP_4_DEFVAL =   32'h0;
parameter CSU_AES_KUP_5 =    CSU_BASEADDR + 32'h00001034;
parameter CSU_AES_KUP_5_DEFVAL =   32'h0;
parameter CSU_AES_KUP_6 =    CSU_BASEADDR + 32'h00001038;
parameter CSU_AES_KUP_6_DEFVAL =   32'h0;
parameter CSU_AES_KUP_7 =    CSU_BASEADDR + 32'h0000103C;
parameter CSU_AES_KUP_7_DEFVAL =   32'h0;
parameter CSU_AES_IV_0 =    CSU_BASEADDR + 32'h00001040;
parameter CSU_AES_IV_0_DEFVAL =   32'h0;
parameter CSU_AES_IV_1 =    CSU_BASEADDR + 32'h00001044;
parameter CSU_AES_IV_1_DEFVAL =   32'h0;
parameter CSU_AES_IV_2 =    CSU_BASEADDR + 32'h00001048;
parameter CSU_AES_IV_2_DEFVAL =   32'h0;
parameter CSU_AES_IV_3 =    CSU_BASEADDR + 32'h0000104C;
parameter CSU_AES_IV_3_DEFVAL =   32'h0;
parameter CSU_SHA_START =    CSU_BASEADDR + 32'h00002000;
parameter CSU_SHA_START_DEFVAL =   32'h0;
parameter CSU_SHA_RESET =    CSU_BASEADDR + 32'h00002004;
parameter CSU_SHA_RESET_DEFVAL =   32'h0;
parameter CSU_SHA_DONE =    CSU_BASEADDR + 32'h00002008;
parameter CSU_SHA_DONE_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_0 =    CSU_BASEADDR + 32'h00002010;
parameter CSU_SHA_DIGEST_0_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_1 =    CSU_BASEADDR + 32'h00002014;
parameter CSU_SHA_DIGEST_1_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_2 =    CSU_BASEADDR + 32'h00002018;
parameter CSU_SHA_DIGEST_2_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_3 =    CSU_BASEADDR + 32'h0000201C;
parameter CSU_SHA_DIGEST_3_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_4 =    CSU_BASEADDR + 32'h00002020;
parameter CSU_SHA_DIGEST_4_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_5 =    CSU_BASEADDR + 32'h00002024;
parameter CSU_SHA_DIGEST_5_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_6 =    CSU_BASEADDR + 32'h00002028;
parameter CSU_SHA_DIGEST_6_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_7 =    CSU_BASEADDR + 32'h0000202C;
parameter CSU_SHA_DIGEST_7_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_8 =    CSU_BASEADDR + 32'h00002030;
parameter CSU_SHA_DIGEST_8_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_9 =    CSU_BASEADDR + 32'h00002034;
parameter CSU_SHA_DIGEST_9_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_10 =    CSU_BASEADDR + 32'h00002038;
parameter CSU_SHA_DIGEST_10_DEFVAL =   32'h0;
parameter CSU_SHA_DIGEST_11 =    CSU_BASEADDR + 32'h0000203C;
parameter CSU_SHA_DIGEST_11_DEFVAL =   32'h0;
parameter CSU_PCAP_PROG =    CSU_BASEADDR + 32'h00003000;
parameter CSU_PCAP_PROG_DEFVAL =   32'h0;
parameter CSU_PCAP_RDWR =    CSU_BASEADDR + 32'h00003004;
parameter CSU_PCAP_RDWR_DEFVAL =   32'h0;
parameter CSU_PCAP_CTRL =    CSU_BASEADDR + 32'h00003008;
parameter CSU_PCAP_CTRL_DEFVAL =   32'h1;
parameter CSU_PCAP_RESET =    CSU_BASEADDR + 32'h0000300C;
parameter CSU_PCAP_RESET_DEFVAL =   32'h1;
parameter CSU_PCAP_STATUS =    CSU_BASEADDR + 32'h00003010;
parameter CSU_PCAP_STATUS_DEFVAL =   32'h3;
parameter CSU_PUF_CMD =    CSU_BASEADDR + 32'h00004000;
parameter CSU_PUF_CMD_DEFVAL =   32'h0;
parameter CSU_PUF_CFG0 =    CSU_BASEADDR + 32'h00004004;
parameter CSU_PUF_CFG0_DEFVAL =   32'h2;
parameter CSU_PUF_CFG1 =    CSU_BASEADDR + 32'h00004008;
parameter CSU_PUF_CFG1_DEFVAL =   32'h80080;
parameter CSU_PUF_SHUT =    CSU_BASEADDR + 32'h0000400C;
parameter CSU_PUF_SHUT_DEFVAL =   32'h1000020;
parameter CSU_PUF_STATUS =    CSU_BASEADDR + 32'h00004010;
parameter CSU_PUF_STATUS_DEFVAL =   32'h0;
parameter CSU_PUF_DBG =    CSU_BASEADDR + 32'h00004014;
parameter CSU_PUF_DBG_DEFVAL =   32'h0;
parameter CSU_PUF_WORD =    CSU_BASEADDR + 32'h00004018;
parameter CSU_PUF_WORD_DEFVAL =   32'h0;
parameter CSU_PUF_TM_STATUS =    CSU_BASEADDR + 32'h00004804;
parameter CSU_PUF_TM_STATUS_DEFVAL =   32'h0;
parameter CSU_PUF_TM_UL =    CSU_BASEADDR + 32'h00004808;
parameter CSU_PUF_TM_UL_DEFVAL =   32'h0;
parameter CSU_PUF_TM_LL =    CSU_BASEADDR + 32'h0000480C;
parameter CSU_PUF_TM_LL_DEFVAL =   32'h0;
parameter CSU_PUF_TM_SW =    CSU_BASEADDR + 32'h00004810;
parameter CSU_PUF_TM_SW_DEFVAL =   32'h1000020;
parameter CSU_PUF_TM_TR =    CSU_BASEADDR + 32'h00004814;
parameter CSU_PUF_TM_TR_DEFVAL =   32'h0;
parameter CSU_TAMPER_STATUS =    CSU_BASEADDR + 32'h00005000;
parameter CSU_TAMPER_STATUS_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_0 =    CSU_BASEADDR + 32'h00005004;
parameter CSU_CSU_TAMPER_0_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_1 =    CSU_BASEADDR + 32'h00005008;
parameter CSU_CSU_TAMPER_1_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_2 =    CSU_BASEADDR + 32'h0000500C;
parameter CSU_CSU_TAMPER_2_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_3 =    CSU_BASEADDR + 32'h00005010;
parameter CSU_CSU_TAMPER_3_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_4 =    CSU_BASEADDR + 32'h00005014;
parameter CSU_CSU_TAMPER_4_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_5 =    CSU_BASEADDR + 32'h00005018;
parameter CSU_CSU_TAMPER_5_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_6 =    CSU_BASEADDR + 32'h0000501C;
parameter CSU_CSU_TAMPER_6_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_7 =    CSU_BASEADDR + 32'h00005020;
parameter CSU_CSU_TAMPER_7_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_8 =    CSU_BASEADDR + 32'h00005024;
parameter CSU_CSU_TAMPER_8_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_9 =    CSU_BASEADDR + 32'h00005028;
parameter CSU_CSU_TAMPER_9_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_10 =    CSU_BASEADDR + 32'h0000502C;
parameter CSU_CSU_TAMPER_10_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_11 =    CSU_BASEADDR + 32'h00005030;
parameter CSU_CSU_TAMPER_11_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_12 =    CSU_BASEADDR + 32'h00005034;
parameter CSU_CSU_TAMPER_12_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_13 =    CSU_BASEADDR + 32'h00005038;
parameter CSU_CSU_TAMPER_13_DEFVAL =   32'h0;
parameter CSU_CSU_TAMPER_14 =    CSU_BASEADDR + 32'h0000503C;
parameter CSU_CSU_TAMPER_14_DEFVAL =   32'hc;
parameter CSU_CSU_RAM_CFG =    CSU_BASEADDR + 32'h0000F000;
parameter CSU_CSU_RAM_CFG_DEFVAL =   32'h2ddb2cb;
parameter CSU_CSU_ROM_CFG =    CSU_BASEADDR + 32'h0000F004;
parameter CSU_CSU_ROM_CFG_DEFVAL =   32'h3;
parameter CSU_TEST_CSU_CTRL =    CSU_BASEADDR + 32'h0000F008;
parameter CSU_TEST_CSU_CTRL_DEFVAL =   32'h0;
parameter CSU_CSU_ECO_0 =    CSU_BASEADDR + 32'h0000FFF4;
parameter CSU_CSU_ECO_0_DEFVAL =   32'h0;
parameter CSU_CSU_ECO_1 =    CSU_BASEADDR + 32'h0000FFF8;
parameter CSU_CSU_ECO_1_DEFVAL =   32'h0;
parameter CSU_CSU_ECO_2 =    CSU_BASEADDR + 32'h0000FFFC;
parameter CSU_CSU_ECO_2_DEFVAL =   32'h0;
parameter CSU_TMR_SPB_STATUS =    CSU_TMR_BASEADDR + 32'h00000000;
parameter CSU_TMR_SPB_STATUS_DEFVAL =   32'h0;
parameter CSU_TMR_SEC_STATUS =    CSU_TMR_BASEADDR + 32'h00000004;
parameter CSU_TMR_SEC_STATUS_DEFVAL =   32'h0;
parameter CSU_TMR_CSU_ERROR =    CSU_TMR_BASEADDR + 32'h00000008;
parameter CSU_TMR_CSU_ERROR_DEFVAL =   32'h0;
parameter CSU_TMR_ROM_STATE =    CSU_TMR_BASEADDR + 32'h0000000C;
parameter CSU_TMR_ROM_STATE_DEFVAL =   32'h0;
parameter CSU_TMR_TMR_AES_LOCK =    CSU_TMR_BASEADDR + 32'h00000010;
parameter CSU_TMR_TMR_AES_LOCK_DEFVAL =   32'h0;
parameter CSU_TMR_DEV_KEY_SRC =    CSU_TMR_BASEADDR + 32'h00000014;
parameter CSU_TMR_DEV_KEY_SRC_DEFVAL =   32'h0;
parameter CSU_TMR_AES_KEY_WR =    CSU_TMR_BASEADDR + 32'h00000018;
parameter CSU_TMR_AES_KEY_WR_DEFVAL =   32'h0;
parameter CSU_TMR_AES_PRVT =    CSU_TMR_BASEADDR + 32'h0000001C;
parameter CSU_TMR_AES_PRVT_DEFVAL =   32'h0;
parameter CSU_TMR_CSU_SPB_ECO =    CSU_TMR_BASEADDR + 32'h00000030;
parameter CSU_TMR_CSU_SPB_ECO_DEFVAL =   32'h0;
parameter CSU_TMR_SPB_TEST =    CSU_TMR_BASEADDR + 32'h00000040;
parameter CSU_TMR_SPB_TEST_DEFVAL =   32'h0;
parameter CSU_WDT_MODE =    CSU_WDT_BASEADDR + 32'h00000000;
parameter CSU_WDT_MODE_DEFVAL =   24'h1c2;
parameter CSU_WDT_CONTROL =    CSU_WDT_BASEADDR + 32'h00000004;
parameter CSU_WDT_CONTROL_DEFVAL =   26'h3ffc;
parameter CSU_WDT_RESTART =    CSU_WDT_BASEADDR + 32'h00000008;
parameter CSU_WDT_RESTART_DEFVAL =   16'h0;
parameter CSU_WDT_STATUS =    CSU_WDT_BASEADDR + 32'h0000000C;
parameter CSU_WDT_STATUS_DEFVAL =   1'h0;
parameter DDRC_MSTR =    DDRC_BASEADDR + 32'h00000000;
parameter DDRC_MSTR_DEFVAL =   32'h3040001;
parameter DDRC_STAT =    DDRC_BASEADDR + 32'h00000004;
parameter DDRC_STAT_DEFVAL =   32'h0;
parameter DDRC_MRCTRL0 =    DDRC_BASEADDR + 32'h00000010;
parameter DDRC_MRCTRL0_DEFVAL =   32'h30;
parameter DDRC_MRCTRL1 =    DDRC_BASEADDR + 32'h00000014;
parameter DDRC_MRCTRL1_DEFVAL =   32'h0;
parameter DDRC_MRSTAT =    DDRC_BASEADDR + 32'h00000018;
parameter DDRC_MRSTAT_DEFVAL =   32'h0;
parameter DDRC_MRCTRL2 =    DDRC_BASEADDR + 32'h0000001C;
parameter DDRC_MRCTRL2_DEFVAL =   32'h0;
parameter DDRC_DERATEEN =    DDRC_BASEADDR + 32'h00000020;
parameter DDRC_DERATEEN_DEFVAL =   32'h0;
parameter DDRC_DERATEINT =    DDRC_BASEADDR + 32'h00000024;
parameter DDRC_DERATEINT_DEFVAL =   32'h800000;
parameter DDRC_PWRCTL =    DDRC_BASEADDR + 32'h00000030;
parameter DDRC_PWRCTL_DEFVAL =   32'h0;
parameter DDRC_PWRTMG =    DDRC_BASEADDR + 32'h00000034;
parameter DDRC_PWRTMG_DEFVAL =   32'h402010;
parameter DDRC_HWLPCTL =    DDRC_BASEADDR + 32'h00000038;
parameter DDRC_HWLPCTL_DEFVAL =   32'h3;
parameter DDRC_RFSHCTL0 =    DDRC_BASEADDR + 32'h00000050;
parameter DDRC_RFSHCTL0_DEFVAL =   32'h210000;
parameter DDRC_RFSHCTL1 =    DDRC_BASEADDR + 32'h00000054;
parameter DDRC_RFSHCTL1_DEFVAL =   32'h0;
parameter DDRC_RFSHCTL3 =    DDRC_BASEADDR + 32'h00000060;
parameter DDRC_RFSHCTL3_DEFVAL =   32'h0;
parameter DDRC_RFSHTMG =    DDRC_BASEADDR + 32'h00000064;
parameter DDRC_RFSHTMG_DEFVAL =   32'h62008c;
parameter DDRC_ECCCFG0 =    DDRC_BASEADDR + 32'h00000070;
parameter DDRC_ECCCFG0_DEFVAL =   32'h0;
parameter DDRC_ECCCFG1 =    DDRC_BASEADDR + 32'h00000074;
parameter DDRC_ECCCFG1_DEFVAL =   32'h0;
parameter DDRC_ECCSTAT =    DDRC_BASEADDR + 32'h00000078;
parameter DDRC_ECCSTAT_DEFVAL =   32'h0;
parameter DDRC_ECCCLR =    DDRC_BASEADDR + 32'h0000007C;
parameter DDRC_ECCCLR_DEFVAL =   32'h0;
parameter DDRC_ECCERRCNT =    DDRC_BASEADDR + 32'h00000080;
parameter DDRC_ECCERRCNT_DEFVAL =   32'h0;
parameter DDRC_ECCCADDR0 =    DDRC_BASEADDR + 32'h00000084;
parameter DDRC_ECCCADDR0_DEFVAL =   32'h0;
parameter DDRC_ECCCADDR1 =    DDRC_BASEADDR + 32'h00000088;
parameter DDRC_ECCCADDR1_DEFVAL =   32'h0;
parameter DDRC_ECCCSYN0 =    DDRC_BASEADDR + 32'h0000008C;
parameter DDRC_ECCCSYN0_DEFVAL =   32'h0;
parameter DDRC_ECCCSYN1 =    DDRC_BASEADDR + 32'h00000090;
parameter DDRC_ECCCSYN1_DEFVAL =   32'h0;
parameter DDRC_ECCCSYN2 =    DDRC_BASEADDR + 32'h00000094;
parameter DDRC_ECCCSYN2_DEFVAL =   32'h0;
parameter DDRC_ECCBITMASK0 =    DDRC_BASEADDR + 32'h00000098;
parameter DDRC_ECCBITMASK0_DEFVAL =   32'h0;
parameter DDRC_ECCBITMASK1 =    DDRC_BASEADDR + 32'h0000009C;
parameter DDRC_ECCBITMASK1_DEFVAL =   32'h0;
parameter DDRC_ECCBITMASK2 =    DDRC_BASEADDR + 32'h000000A0;
parameter DDRC_ECCBITMASK2_DEFVAL =   32'h0;
parameter DDRC_ECCUADDR0 =    DDRC_BASEADDR + 32'h000000A4;
parameter DDRC_ECCUADDR0_DEFVAL =   32'h0;
parameter DDRC_ECCUADDR1 =    DDRC_BASEADDR + 32'h000000A8;
parameter DDRC_ECCUADDR1_DEFVAL =   32'h0;
parameter DDRC_ECCUSYN0 =    DDRC_BASEADDR + 32'h000000AC;
parameter DDRC_ECCUSYN0_DEFVAL =   32'h0;
parameter DDRC_ECCUSYN1 =    DDRC_BASEADDR + 32'h000000B0;
parameter DDRC_ECCUSYN1_DEFVAL =   32'h0;
parameter DDRC_ECCUSYN2 =    DDRC_BASEADDR + 32'h000000B4;
parameter DDRC_ECCUSYN2_DEFVAL =   32'h0;
parameter DDRC_ECCPOISONADDR0 =    DDRC_BASEADDR + 32'h000000B8;
parameter DDRC_ECCPOISONADDR0_DEFVAL =   32'h0;
parameter DDRC_ECCPOISONADDR1 =    DDRC_BASEADDR + 32'h000000BC;
parameter DDRC_ECCPOISONADDR1_DEFVAL =   32'h0;
parameter DDRC_CRCPARCTL0 =    DDRC_BASEADDR + 32'h000000C0;
parameter DDRC_CRCPARCTL0_DEFVAL =   32'h8000;
parameter DDRC_CRCPARCTL1 =    DDRC_BASEADDR + 32'h000000C4;
parameter DDRC_CRCPARCTL1_DEFVAL =   32'h10000200;
parameter DDRC_CRCPARCTL2 =    DDRC_BASEADDR + 32'h000000C8;
parameter DDRC_CRCPARCTL2_DEFVAL =   32'h30050c;
parameter DDRC_CRCPARSTAT =    DDRC_BASEADDR + 32'h000000CC;
parameter DDRC_CRCPARSTAT_DEFVAL =   32'h0;
parameter DDRC_INIT0 =    DDRC_BASEADDR + 32'h000000D0;
parameter DDRC_INIT0_DEFVAL =   32'h2004e;
parameter DDRC_INIT1 =    DDRC_BASEADDR + 32'h000000D4;
parameter DDRC_INIT1_DEFVAL =   32'h0;
parameter DDRC_INIT2 =    DDRC_BASEADDR + 32'h000000D8;
parameter DDRC_INIT2_DEFVAL =   32'hd05;
parameter DDRC_INIT3 =    DDRC_BASEADDR + 32'h000000DC;
parameter DDRC_INIT3_DEFVAL =   32'h510;
parameter DDRC_INIT4 =    DDRC_BASEADDR + 32'h000000E0;
parameter DDRC_INIT4_DEFVAL =   32'h0;
parameter DDRC_INIT5 =    DDRC_BASEADDR + 32'h000000E4;
parameter DDRC_INIT5_DEFVAL =   32'h100004;
parameter DDRC_INIT6 =    DDRC_BASEADDR + 32'h000000E8;
parameter DDRC_INIT6_DEFVAL =   32'h0;
parameter DDRC_INIT7 =    DDRC_BASEADDR + 32'h000000EC;
parameter DDRC_INIT7_DEFVAL =   32'h0;
parameter DDRC_DIMMCTL =    DDRC_BASEADDR + 32'h000000F0;
parameter DDRC_DIMMCTL_DEFVAL =   32'h0;
parameter DDRC_RANKCTL =    DDRC_BASEADDR + 32'h000000F4;
parameter DDRC_RANKCTL_DEFVAL =   32'h66f;
parameter DDRC_DRAMTMG0 =    DDRC_BASEADDR + 32'h00000100;
parameter DDRC_DRAMTMG0_DEFVAL =   32'hf101b0f;
parameter DDRC_DRAMTMG1 =    DDRC_BASEADDR + 32'h00000104;
parameter DDRC_DRAMTMG1_DEFVAL =   32'h80414;
parameter DDRC_DRAMTMG2 =    DDRC_BASEADDR + 32'h00000108;
parameter DDRC_DRAMTMG2_DEFVAL =   32'h305060d;
parameter DDRC_DRAMTMG3 =    DDRC_BASEADDR + 32'h0000010C;
parameter DDRC_DRAMTMG3_DEFVAL =   32'h50400c;
parameter DDRC_DRAMTMG4 =    DDRC_BASEADDR + 32'h00000110;
parameter DDRC_DRAMTMG4_DEFVAL =   32'h5040405;
parameter DDRC_DRAMTMG5 =    DDRC_BASEADDR + 32'h00000114;
parameter DDRC_DRAMTMG5_DEFVAL =   32'h5050403;
parameter DDRC_DRAMTMG6 =    DDRC_BASEADDR + 32'h00000118;
parameter DDRC_DRAMTMG6_DEFVAL =   32'h2020005;
parameter DDRC_DRAMTMG7 =    DDRC_BASEADDR + 32'h0000011C;
parameter DDRC_DRAMTMG7_DEFVAL =   32'h202;
parameter DDRC_DRAMTMG8 =    DDRC_BASEADDR + 32'h00000120;
parameter DDRC_DRAMTMG8_DEFVAL =   32'h3034405;
parameter DDRC_DRAMTMG9 =    DDRC_BASEADDR + 32'h00000124;
parameter DDRC_DRAMTMG9_DEFVAL =   32'h4040d;
parameter DDRC_DRAMTMG10 =    DDRC_BASEADDR + 32'h00000128;
parameter DDRC_DRAMTMG10_DEFVAL =   32'h1c180a;
parameter DDRC_DRAMTMG11 =    DDRC_BASEADDR + 32'h0000012C;
parameter DDRC_DRAMTMG11_DEFVAL =   32'h440c021c;
parameter DDRC_DRAMTMG12 =    DDRC_BASEADDR + 32'h00000130;
parameter DDRC_DRAMTMG12_DEFVAL =   32'h20610;
parameter DDRC_DRAMTMG13 =    DDRC_BASEADDR + 32'h00000134;
parameter DDRC_DRAMTMG13_DEFVAL =   32'h1c200004;
parameter DDRC_DRAMTMG14 =    DDRC_BASEADDR + 32'h00000138;
parameter DDRC_DRAMTMG14_DEFVAL =   32'ha0;
parameter DDRC_ZQCTL0 =    DDRC_BASEADDR + 32'h00000180;
parameter DDRC_ZQCTL0_DEFVAL =   32'h2000040;
parameter DDRC_ZQCTL1 =    DDRC_BASEADDR + 32'h00000184;
parameter DDRC_ZQCTL1_DEFVAL =   32'h2000100;
parameter DDRC_ZQCTL2 =    DDRC_BASEADDR + 32'h00000188;
parameter DDRC_ZQCTL2_DEFVAL =   32'h0;
parameter DDRC_ZQSTAT =    DDRC_BASEADDR + 32'h0000018C;
parameter DDRC_ZQSTAT_DEFVAL =   32'h0;
parameter DDRC_DFITMG0 =    DDRC_BASEADDR + 32'h00000190;
parameter DDRC_DFITMG0_DEFVAL =   32'h7020002;
parameter DDRC_DFITMG1 =    DDRC_BASEADDR + 32'h00000194;
parameter DDRC_DFITMG1_DEFVAL =   32'h404;
parameter DDRC_DFILPCFG0 =    DDRC_BASEADDR + 32'h00000198;
parameter DDRC_DFILPCFG0_DEFVAL =   32'h7000000;
parameter DDRC_DFILPCFG1 =    DDRC_BASEADDR + 32'h0000019C;
parameter DDRC_DFILPCFG1_DEFVAL =   32'h0;
parameter DDRC_DFIUPD0 =    DDRC_BASEADDR + 32'h000001A0;
parameter DDRC_DFIUPD0_DEFVAL =   32'h400003;
parameter DDRC_DFIUPD1 =    DDRC_BASEADDR + 32'h000001A4;
parameter DDRC_DFIUPD1_DEFVAL =   32'h0;
parameter DDRC_DFIUPD2 =    DDRC_BASEADDR + 32'h000001A8;
parameter DDRC_DFIUPD2_DEFVAL =   32'h80000000;
parameter DDRC_DFIMISC =    DDRC_BASEADDR + 32'h000001B0;
parameter DDRC_DFIMISC_DEFVAL =   32'h1;
parameter DDRC_DFITMG2 =    DDRC_BASEADDR + 32'h000001B4;
parameter DDRC_DFITMG2_DEFVAL =   32'h202;
parameter DDRC_DBICTL =    DDRC_BASEADDR + 32'h000001C0;
parameter DDRC_DBICTL_DEFVAL =   32'h1;
parameter DDRC_ADDRMAP0 =    DDRC_BASEADDR + 32'h00000200;
parameter DDRC_ADDRMAP0_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP1 =    DDRC_BASEADDR + 32'h00000204;
parameter DDRC_ADDRMAP1_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP2 =    DDRC_BASEADDR + 32'h00000208;
parameter DDRC_ADDRMAP2_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP3 =    DDRC_BASEADDR + 32'h0000020C;
parameter DDRC_ADDRMAP3_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP4 =    DDRC_BASEADDR + 32'h00000210;
parameter DDRC_ADDRMAP4_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP5 =    DDRC_BASEADDR + 32'h00000214;
parameter DDRC_ADDRMAP5_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP6 =    DDRC_BASEADDR + 32'h00000218;
parameter DDRC_ADDRMAP6_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP7 =    DDRC_BASEADDR + 32'h0000021C;
parameter DDRC_ADDRMAP7_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP8 =    DDRC_BASEADDR + 32'h00000220;
parameter DDRC_ADDRMAP8_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP9 =    DDRC_BASEADDR + 32'h00000224;
parameter DDRC_ADDRMAP9_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP10 =    DDRC_BASEADDR + 32'h00000228;
parameter DDRC_ADDRMAP10_DEFVAL =   32'h0;
parameter DDRC_ADDRMAP11 =    DDRC_BASEADDR + 32'h0000022C;
parameter DDRC_ADDRMAP11_DEFVAL =   32'h0;
parameter DDRC_ODTCFG =    DDRC_BASEADDR + 32'h00000240;
parameter DDRC_ODTCFG_DEFVAL =   32'h4000400;
parameter DDRC_ODTMAP =    DDRC_BASEADDR + 32'h00000244;
parameter DDRC_ODTMAP_DEFVAL =   32'h2211;
parameter DDRC_SCHED =    DDRC_BASEADDR + 32'h00000250;
parameter DDRC_SCHED_DEFVAL =   32'h2005;
parameter DDRC_SCHED1 =    DDRC_BASEADDR + 32'h00000254;
parameter DDRC_SCHED1_DEFVAL =   32'h0;
parameter DDRC_PERFHPR1 =    DDRC_BASEADDR + 32'h0000025C;
parameter DDRC_PERFHPR1_DEFVAL =   32'hf000001;
parameter DDRC_PERFLPR1 =    DDRC_BASEADDR + 32'h00000264;
parameter DDRC_PERFLPR1_DEFVAL =   32'hf00007f;
parameter DDRC_PERFWR1 =    DDRC_BASEADDR + 32'h0000026C;
parameter DDRC_PERFWR1_DEFVAL =   32'hf00007f;
parameter DDRC_PERFVPR1 =    DDRC_BASEADDR + 32'h00000274;
parameter DDRC_PERFVPR1_DEFVAL =   32'h0;
parameter DDRC_PERFVPW1 =    DDRC_BASEADDR + 32'h00000278;
parameter DDRC_PERFVPW1_DEFVAL =   32'h0;
parameter DDRC_DQMAP0 =    DDRC_BASEADDR + 32'h00000280;
parameter DDRC_DQMAP0_DEFVAL =   32'h0;
parameter DDRC_DQMAP1 =    DDRC_BASEADDR + 32'h00000284;
parameter DDRC_DQMAP1_DEFVAL =   32'h0;
parameter DDRC_DQMAP2 =    DDRC_BASEADDR + 32'h00000288;
parameter DDRC_DQMAP2_DEFVAL =   32'h0;
parameter DDRC_DQMAP3 =    DDRC_BASEADDR + 32'h0000028C;
parameter DDRC_DQMAP3_DEFVAL =   32'h0;
parameter DDRC_DQMAP4 =    DDRC_BASEADDR + 32'h00000290;
parameter DDRC_DQMAP4_DEFVAL =   32'h0;
parameter DDRC_DQMAP5 =    DDRC_BASEADDR + 32'h00000294;
parameter DDRC_DQMAP5_DEFVAL =   32'h0;
parameter DDRC_DBG0 =    DDRC_BASEADDR + 32'h00000300;
parameter DDRC_DBG0_DEFVAL =   32'h0;
parameter DDRC_DBG1 =    DDRC_BASEADDR + 32'h00000304;
parameter DDRC_DBG1_DEFVAL =   32'h0;
parameter DDRC_DBGCAM =    DDRC_BASEADDR + 32'h00000308;
parameter DDRC_DBGCAM_DEFVAL =   32'h0;
parameter DDRC_DBGCMD =    DDRC_BASEADDR + 32'h0000030C;
parameter DDRC_DBGCMD_DEFVAL =   32'h0;
parameter DDRC_DBGSTAT =    DDRC_BASEADDR + 32'h00000310;
parameter DDRC_DBGSTAT_DEFVAL =   32'h0;
parameter DDRC_SWCTL =    DDRC_BASEADDR + 32'h00000320;
parameter DDRC_SWCTL_DEFVAL =   32'h1;
parameter DDRC_SWSTAT =    DDRC_BASEADDR + 32'h00000324;
parameter DDRC_SWSTAT_DEFVAL =   32'h0;
parameter DDRC_POISONCFG =    DDRC_BASEADDR + 32'h0000036C;
parameter DDRC_POISONCFG_DEFVAL =   32'h110011;
parameter DDRC_POISONSTAT =    DDRC_BASEADDR + 32'h00000370;
parameter DDRC_POISONSTAT_DEFVAL =   32'h0;
parameter DDRC_PSTAT =    DDRC_BASEADDR + 32'h000003FC;
parameter DDRC_PSTAT_DEFVAL =   32'h0;
parameter DDRC_PCCFG =    DDRC_BASEADDR + 32'h00000400;
parameter DDRC_PCCFG_DEFVAL =   32'h0;
parameter DDRC_PCFGR_0 =    DDRC_BASEADDR + 32'h00000404;
parameter DDRC_PCFGR_0_DEFVAL =   32'h0;
parameter DDRC_PCFGW_0 =    DDRC_BASEADDR + 32'h00000408;
parameter DDRC_PCFGW_0_DEFVAL =   32'h4000;
parameter DDRC_PCTRL_0 =    DDRC_BASEADDR + 32'h00000490;
parameter DDRC_PCTRL_0_DEFVAL =   32'h0;
parameter DDRC_PCFGQOS0_0 =    DDRC_BASEADDR + 32'h00000494;
parameter DDRC_PCFGQOS0_0_DEFVAL =   32'h0;
parameter DDRC_PCFGQOS1_0 =    DDRC_BASEADDR + 32'h00000498;
parameter DDRC_PCFGQOS1_0_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS0_0 =    DDRC_BASEADDR + 32'h0000049C;
parameter DDRC_PCFGWQOS0_0_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS1_0 =    DDRC_BASEADDR + 32'h000004A0;
parameter DDRC_PCFGWQOS1_0_DEFVAL =   32'h0;
parameter DDRC_PCFGR_1 =    DDRC_BASEADDR + 32'h000004B4;
parameter DDRC_PCFGR_1_DEFVAL =   32'h0;
parameter DDRC_PCFGW_1 =    DDRC_BASEADDR + 32'h000004B8;
parameter DDRC_PCFGW_1_DEFVAL =   32'h4000;
parameter DDRC_PCTRL_1 =    DDRC_BASEADDR + 32'h00000540;
parameter DDRC_PCTRL_1_DEFVAL =   32'h0;
parameter DDRC_PCFGQOS0_1 =    DDRC_BASEADDR + 32'h00000544;
parameter DDRC_PCFGQOS0_1_DEFVAL =   32'h2000e00;
parameter DDRC_PCFGQOS1_1 =    DDRC_BASEADDR + 32'h00000548;
parameter DDRC_PCFGQOS1_1_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS0_1 =    DDRC_BASEADDR + 32'h0000054C;
parameter DDRC_PCFGWQOS0_1_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS1_1 =    DDRC_BASEADDR + 32'h00000550;
parameter DDRC_PCFGWQOS1_1_DEFVAL =   32'h0;
parameter DDRC_PCFGR_2 =    DDRC_BASEADDR + 32'h00000564;
parameter DDRC_PCFGR_2_DEFVAL =   32'h0;
parameter DDRC_PCFGW_2 =    DDRC_BASEADDR + 32'h00000568;
parameter DDRC_PCFGW_2_DEFVAL =   32'h4000;
parameter DDRC_PCTRL_2 =    DDRC_BASEADDR + 32'h000005F0;
parameter DDRC_PCTRL_2_DEFVAL =   32'h0;
parameter DDRC_PCFGQOS0_2 =    DDRC_BASEADDR + 32'h000005F4;
parameter DDRC_PCFGQOS0_2_DEFVAL =   32'h2000e00;
parameter DDRC_PCFGQOS1_2 =    DDRC_BASEADDR + 32'h000005F8;
parameter DDRC_PCFGQOS1_2_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS0_2 =    DDRC_BASEADDR + 32'h000005FC;
parameter DDRC_PCFGWQOS0_2_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS1_2 =    DDRC_BASEADDR + 32'h00000600;
parameter DDRC_PCFGWQOS1_2_DEFVAL =   32'h0;
parameter DDRC_PCFGR_3 =    DDRC_BASEADDR + 32'h00000614;
parameter DDRC_PCFGR_3_DEFVAL =   32'h0;
parameter DDRC_PCFGW_3 =    DDRC_BASEADDR + 32'h00000618;
parameter DDRC_PCFGW_3_DEFVAL =   32'h4000;
parameter DDRC_PCTRL_3 =    DDRC_BASEADDR + 32'h000006A0;
parameter DDRC_PCTRL_3_DEFVAL =   32'h0;
parameter DDRC_PCFGQOS0_3 =    DDRC_BASEADDR + 32'h000006A4;
parameter DDRC_PCFGQOS0_3_DEFVAL =   32'h0;
parameter DDRC_PCFGQOS1_3 =    DDRC_BASEADDR + 32'h000006A8;
parameter DDRC_PCFGQOS1_3_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS0_3 =    DDRC_BASEADDR + 32'h000006AC;
parameter DDRC_PCFGWQOS0_3_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS1_3 =    DDRC_BASEADDR + 32'h000006B0;
parameter DDRC_PCFGWQOS1_3_DEFVAL =   32'h0;
parameter DDRC_PCFGR_4 =    DDRC_BASEADDR + 32'h000006C4;
parameter DDRC_PCFGR_4_DEFVAL =   32'h0;
parameter DDRC_PCFGW_4 =    DDRC_BASEADDR + 32'h000006C8;
parameter DDRC_PCFGW_4_DEFVAL =   32'h4000;
parameter DDRC_PCTRL_4 =    DDRC_BASEADDR + 32'h00000750;
parameter DDRC_PCTRL_4_DEFVAL =   32'h0;
parameter DDRC_PCFGQOS0_4 =    DDRC_BASEADDR + 32'h00000754;
parameter DDRC_PCFGQOS0_4_DEFVAL =   32'h0;
parameter DDRC_PCFGQOS1_4 =    DDRC_BASEADDR + 32'h00000758;
parameter DDRC_PCFGQOS1_4_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS0_4 =    DDRC_BASEADDR + 32'h0000075C;
parameter DDRC_PCFGWQOS0_4_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS1_4 =    DDRC_BASEADDR + 32'h00000760;
parameter DDRC_PCFGWQOS1_4_DEFVAL =   32'h0;
parameter DDRC_PCFGR_5 =    DDRC_BASEADDR + 32'h00000774;
parameter DDRC_PCFGR_5_DEFVAL =   32'h0;
parameter DDRC_PCFGW_5 =    DDRC_BASEADDR + 32'h00000778;
parameter DDRC_PCFGW_5_DEFVAL =   32'h4000;
parameter DDRC_PCTRL_5 =    DDRC_BASEADDR + 32'h00000800;
parameter DDRC_PCTRL_5_DEFVAL =   32'h0;
parameter DDRC_PCFGQOS0_5 =    DDRC_BASEADDR + 32'h00000804;
parameter DDRC_PCFGQOS0_5_DEFVAL =   32'h0;
parameter DDRC_PCFGQOS1_5 =    DDRC_BASEADDR + 32'h00000808;
parameter DDRC_PCFGQOS1_5_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS0_5 =    DDRC_BASEADDR + 32'h0000080C;
parameter DDRC_PCFGWQOS0_5_DEFVAL =   32'h0;
parameter DDRC_PCFGWQOS1_5 =    DDRC_BASEADDR + 32'h00000810;
parameter DDRC_PCFGWQOS1_5_DEFVAL =   32'h0;
parameter DDRC_SARBASE0 =    DDRC_BASEADDR + 32'h00000F04;
parameter DDRC_SARBASE0_DEFVAL =   32'h0;
parameter DDRC_SARSIZE0 =    DDRC_BASEADDR + 32'h00000F08;
parameter DDRC_SARSIZE0_DEFVAL =   32'h0;
parameter DDRC_SARBASE1 =    DDRC_BASEADDR + 32'h00000F0C;
parameter DDRC_SARBASE1_DEFVAL =   32'h1;
parameter DDRC_SARSIZE1 =    DDRC_BASEADDR + 32'h00000F10;
parameter DDRC_SARSIZE1_DEFVAL =   32'h0;
parameter DDRC_DERATEINT_SHADOW =    DDRC_BASEADDR + 32'h00002024;
parameter DDRC_DERATEINT_SHADOW_DEFVAL =   32'h800000;
parameter DDRC_RFSHCTL0_SHADOW =    DDRC_BASEADDR + 32'h00002050;
parameter DDRC_RFSHCTL0_SHADOW_DEFVAL =   32'h210000;
parameter DDRC_RFSHTMG_SHADOW =    DDRC_BASEADDR + 32'h00002064;
parameter DDRC_RFSHTMG_SHADOW_DEFVAL =   32'h62008c;
parameter DDRC_INIT3_SHADOW =    DDRC_BASEADDR + 32'h000020DC;
parameter DDRC_INIT3_SHADOW_DEFVAL =   32'h510;
parameter DDRC_INIT4_SHADOW =    DDRC_BASEADDR + 32'h000020E0;
parameter DDRC_INIT4_SHADOW_DEFVAL =   32'h0;
parameter DDRC_INIT6_SHADOW =    DDRC_BASEADDR + 32'h000020E8;
parameter DDRC_INIT6_SHADOW_DEFVAL =   32'h0;
parameter DDRC_INIT7_SHADOW =    DDRC_BASEADDR + 32'h000020EC;
parameter DDRC_INIT7_SHADOW_DEFVAL =   32'h0;
parameter DDRC_DRAMTMG0_SHADOW =    DDRC_BASEADDR + 32'h00002100;
parameter DDRC_DRAMTMG0_SHADOW_DEFVAL =   32'hf101b0f;
parameter DDRC_DRAMTMG1_SHADOW =    DDRC_BASEADDR + 32'h00002104;
parameter DDRC_DRAMTMG1_SHADOW_DEFVAL =   32'h80414;
parameter DDRC_DRAMTMG2_SHADOW =    DDRC_BASEADDR + 32'h00002108;
parameter DDRC_DRAMTMG2_SHADOW_DEFVAL =   32'h305060d;
parameter DDRC_DRAMTMG3_SHADOW =    DDRC_BASEADDR + 32'h0000210C;
parameter DDRC_DRAMTMG3_SHADOW_DEFVAL =   32'h50400c;
parameter DDRC_DRAMTMG4_SHADOW =    DDRC_BASEADDR + 32'h00002110;
parameter DDRC_DRAMTMG4_SHADOW_DEFVAL =   32'h5040405;
parameter DDRC_DRAMTMG5_SHADOW =    DDRC_BASEADDR + 32'h00002114;
parameter DDRC_DRAMTMG5_SHADOW_DEFVAL =   32'h5050403;
parameter DDRC_DRAMTMG6_SHADOW =    DDRC_BASEADDR + 32'h00002118;
parameter DDRC_DRAMTMG6_SHADOW_DEFVAL =   32'h2020005;
parameter DDRC_DRAMTMG7_SHADOW =    DDRC_BASEADDR + 32'h0000211C;
parameter DDRC_DRAMTMG7_SHADOW_DEFVAL =   32'h202;
parameter DDRC_DRAMTMG8_SHADOW =    DDRC_BASEADDR + 32'h00002120;
parameter DDRC_DRAMTMG8_SHADOW_DEFVAL =   32'h3034405;
parameter DDRC_DRAMTMG9_SHADOW =    DDRC_BASEADDR + 32'h00002124;
parameter DDRC_DRAMTMG9_SHADOW_DEFVAL =   32'h4040d;
parameter DDRC_DRAMTMG10_SHADOW =    DDRC_BASEADDR + 32'h00002128;
parameter DDRC_DRAMTMG10_SHADOW_DEFVAL =   32'h1c180a;
parameter DDRC_DRAMTMG11_SHADOW =    DDRC_BASEADDR + 32'h0000212C;
parameter DDRC_DRAMTMG11_SHADOW_DEFVAL =   32'h440c021c;
parameter DDRC_DRAMTMG12_SHADOW =    DDRC_BASEADDR + 32'h00002130;
parameter DDRC_DRAMTMG12_SHADOW_DEFVAL =   32'h20610;
parameter DDRC_DRAMTMG13_SHADOW =    DDRC_BASEADDR + 32'h00002134;
parameter DDRC_DRAMTMG13_SHADOW_DEFVAL =   32'h1c200004;
parameter DDRC_DRAMTMG14_SHADOW =    DDRC_BASEADDR + 32'h00002138;
parameter DDRC_DRAMTMG14_SHADOW_DEFVAL =   32'ha0;
parameter DDRC_ZQCTL0_SHADOW =    DDRC_BASEADDR + 32'h00002180;
parameter DDRC_ZQCTL0_SHADOW_DEFVAL =   32'h2000040;
parameter DDRC_DFITMG0_SHADOW =    DDRC_BASEADDR + 32'h00002190;
parameter DDRC_DFITMG0_SHADOW_DEFVAL =   32'h7020002;
parameter DDRC_DFITMG1_SHADOW =    DDRC_BASEADDR + 32'h00002194;
parameter DDRC_DFITMG1_SHADOW_DEFVAL =   32'h404;
parameter DDRC_DFITMG2_SHADOW =    DDRC_BASEADDR + 32'h000021B4;
parameter DDRC_DFITMG2_SHADOW_DEFVAL =   32'h202;
parameter DDRC_ODTCFG_SHADOW =    DDRC_BASEADDR + 32'h00002240;
parameter DDRC_ODTCFG_SHADOW_DEFVAL =   32'h4000400;
parameter DDR_PHY_RIDR =    DDR_PHY_BASEADDR + 32'h00000000;
parameter DDR_PHY_RIDR_DEFVAL =   32'h116116;
parameter DDR_PHY_PIR =    DDR_PHY_BASEADDR + 32'h00000004;
parameter DDR_PHY_PIR_DEFVAL =   32'h0;
parameter DDR_PHY_PGCR0 =    DDR_PHY_BASEADDR + 32'h00000010;
parameter DDR_PHY_PGCR0_DEFVAL =   32'h7001e00;
parameter DDR_PHY_PGCR1 =    DDR_PHY_BASEADDR + 32'h00000014;
parameter DDR_PHY_PGCR1_DEFVAL =   32'h2004600;
parameter DDR_PHY_PGCR2 =    DDR_PHY_BASEADDR + 32'h00000018;
parameter DDR_PHY_PGCR2_DEFVAL =   32'hf12480;
parameter DDR_PHY_PGCR3 =    DDR_PHY_BASEADDR + 32'h0000001C;
parameter DDR_PHY_PGCR3_DEFVAL =   32'h55aa0080;
parameter DDR_PHY_PGCR4 =    DDR_PHY_BASEADDR + 32'h00000020;
parameter DDR_PHY_PGCR4_DEFVAL =   32'h1800c3;
parameter DDR_PHY_PGCR5 =    DDR_PHY_BASEADDR + 32'h00000024;
parameter DDR_PHY_PGCR5_DEFVAL =   32'h1010000;
parameter DDR_PHY_PGCR6 =    DDR_PHY_BASEADDR + 32'h00000028;
parameter DDR_PHY_PGCR6_DEFVAL =   32'h13000;
parameter DDR_PHY_PGCR7 =    DDR_PHY_BASEADDR + 32'h0000002C;
parameter DDR_PHY_PGCR7_DEFVAL =   32'h0;
parameter DDR_PHY_PGSR0 =    DDR_PHY_BASEADDR + 32'h00000030;
parameter DDR_PHY_PGSR0_DEFVAL =   32'h0;
parameter DDR_PHY_PGSR1 =    DDR_PHY_BASEADDR + 32'h00000034;
parameter DDR_PHY_PGSR1_DEFVAL =   32'h0;
parameter DDR_PHY_PGSR2 =    DDR_PHY_BASEADDR + 32'h00000038;
parameter DDR_PHY_PGSR2_DEFVAL =   32'h0;
parameter DDR_PHY_PTR0 =    DDR_PHY_BASEADDR + 32'h00000040;
parameter DDR_PHY_PTR0_DEFVAL =   32'h42c21590;
parameter DDR_PHY_PTR1 =    DDR_PHY_BASEADDR + 32'h00000044;
parameter DDR_PHY_PTR1_DEFVAL =   32'hd05612c0;
parameter DDR_PHY_PTR2 =    DDR_PHY_BASEADDR + 32'h00000048;
parameter DDR_PHY_PTR2_DEFVAL =   32'h83def;
parameter DDR_PHY_PTR3 =    DDR_PHY_BASEADDR + 32'h0000004C;
parameter DDR_PHY_PTR3_DEFVAL =   32'h411810;
parameter DDR_PHY_PTR4 =    DDR_PHY_BASEADDR + 32'h00000050;
parameter DDR_PHY_PTR4_DEFVAL =   32'h10aa;
parameter DDR_PHY_PTR5 =    DDR_PHY_BASEADDR + 32'h00000054;
parameter DDR_PHY_PTR5_DEFVAL =   32'h68268;
parameter DDR_PHY_PTR6 =    DDR_PHY_BASEADDR + 32'h00000058;
parameter DDR_PHY_PTR6_DEFVAL =   32'h4000855;
parameter DDR_PHY_PLLCR0 =    DDR_PHY_BASEADDR + 32'h00000068;
parameter DDR_PHY_PLLCR0_DEFVAL =   32'h1c0000;
parameter DDR_PHY_PLLCR1 =    DDR_PHY_BASEADDR + 32'h0000006C;
parameter DDR_PHY_PLLCR1_DEFVAL =   32'h0;
parameter DDR_PHY_PLLCR2 =    DDR_PHY_BASEADDR + 32'h00000070;
parameter DDR_PHY_PLLCR2_DEFVAL =   32'h0;
parameter DDR_PHY_PLLCR3 =    DDR_PHY_BASEADDR + 32'h00000074;
parameter DDR_PHY_PLLCR3_DEFVAL =   32'h0;
parameter DDR_PHY_PLLCR4 =    DDR_PHY_BASEADDR + 32'h00000078;
parameter DDR_PHY_PLLCR4_DEFVAL =   32'h0;
parameter DDR_PHY_PLLCR5 =    DDR_PHY_BASEADDR + 32'h0000007C;
parameter DDR_PHY_PLLCR5_DEFVAL =   32'h0;
parameter DDR_PHY_DXCCR =    DDR_PHY_BASEADDR + 32'h00000088;
parameter DDR_PHY_DXCCR_DEFVAL =   32'h20000038;
parameter DDR_PHY_DSGCR =    DDR_PHY_BASEADDR + 32'h00000090;
parameter DDR_PHY_DSGCR_DEFVAL =   32'h2a04101;
parameter DDR_PHY_ODTCR =    DDR_PHY_BASEADDR + 32'h00000098;
parameter DDR_PHY_ODTCR_DEFVAL =   32'h10000;
parameter DDR_PHY_AACR =    DDR_PHY_BASEADDR + 32'h000000A0;
parameter DDR_PHY_AACR_DEFVAL =   32'hff;
parameter DDR_PHY_GPR0 =    DDR_PHY_BASEADDR + 32'h000000C0;
parameter DDR_PHY_GPR0_DEFVAL =   32'h0;
parameter DDR_PHY_GPR1 =    DDR_PHY_BASEADDR + 32'h000000C4;
parameter DDR_PHY_GPR1_DEFVAL =   32'h0;
parameter DDR_PHY_DCR =    DDR_PHY_BASEADDR + 32'h00000100;
parameter DDR_PHY_DCR_DEFVAL =   32'h40d;
parameter DDR_PHY_DTPR0 =    DDR_PHY_BASEADDR + 32'h00000110;
parameter DDR_PHY_DTPR0_DEFVAL =   32'h105a2d08;
parameter DDR_PHY_DTPR1 =    DDR_PHY_BASEADDR + 32'h00000114;
parameter DDR_PHY_DTPR1_DEFVAL =   32'h5656041e;
parameter DDR_PHY_DTPR2 =    DDR_PHY_BASEADDR + 32'h00000118;
parameter DDR_PHY_DTPR2_DEFVAL =   32'hb01d0;
parameter DDR_PHY_DTPR3 =    DDR_PHY_BASEADDR + 32'h0000011C;
parameter DDR_PHY_DTPR3_DEFVAL =   32'h2000804;
parameter DDR_PHY_DTPR4 =    DDR_PHY_BASEADDR + 32'h00000120;
parameter DDR_PHY_DTPR4_DEFVAL =   32'h1c02b10;
parameter DDR_PHY_DTPR5 =    DDR_PHY_BASEADDR + 32'h00000124;
parameter DDR_PHY_DTPR5_DEFVAL =   32'h872716;
parameter DDR_PHY_DTPR6 =    DDR_PHY_BASEADDR + 32'h00000128;
parameter DDR_PHY_DTPR6_DEFVAL =   32'h505;
parameter DDR_PHY_RDIMMGCR0 =    DDR_PHY_BASEADDR + 32'h00000140;
parameter DDR_PHY_RDIMMGCR0_DEFVAL =   32'h8400020;
parameter DDR_PHY_RDIMMGCR1 =    DDR_PHY_BASEADDR + 32'h00000144;
parameter DDR_PHY_RDIMMGCR1_DEFVAL =   32'hc80;
parameter DDR_PHY_RDIMMGCR2 =    DDR_PHY_BASEADDR + 32'h00000148;
parameter DDR_PHY_RDIMMGCR2_DEFVAL =   32'h3ffffbf;
parameter DDR_PHY_RDIMMCR0 =    DDR_PHY_BASEADDR + 32'h00000150;
parameter DDR_PHY_RDIMMCR0_DEFVAL =   32'h0;
parameter DDR_PHY_RDIMMCR1 =    DDR_PHY_BASEADDR + 32'h00000154;
parameter DDR_PHY_RDIMMCR1_DEFVAL =   32'h0;
parameter DDR_PHY_RDIMMCR2 =    DDR_PHY_BASEADDR + 32'h00000158;
parameter DDR_PHY_RDIMMCR2_DEFVAL =   32'h0;
parameter DDR_PHY_RDIMMCR3 =    DDR_PHY_BASEADDR + 32'h0000015C;
parameter DDR_PHY_RDIMMCR3_DEFVAL =   32'h0;
parameter DDR_PHY_RDIMMCR4 =    DDR_PHY_BASEADDR + 32'h00000160;
parameter DDR_PHY_RDIMMCR4_DEFVAL =   32'h0;
parameter DDR_PHY_SCHCR0 =    DDR_PHY_BASEADDR + 32'h00000168;
parameter DDR_PHY_SCHCR0_DEFVAL =   32'h0;
parameter DDR_PHY_SCHCR1 =    DDR_PHY_BASEADDR + 32'h0000016C;
parameter DDR_PHY_SCHCR1_DEFVAL =   32'h0;
parameter DDR_PHY_MR0 =    DDR_PHY_BASEADDR + 32'h00000180;
parameter DDR_PHY_MR0_DEFVAL =   32'h52;
parameter DDR_PHY_MR1 =    DDR_PHY_BASEADDR + 32'h00000184;
parameter DDR_PHY_MR1_DEFVAL =   32'h4;
parameter DDR_PHY_MR2 =    DDR_PHY_BASEADDR + 32'h00000188;
parameter DDR_PHY_MR2_DEFVAL =   32'h0;
parameter DDR_PHY_MR3 =    DDR_PHY_BASEADDR + 32'h0000018C;
parameter DDR_PHY_MR3_DEFVAL =   32'h31;
parameter DDR_PHY_MR4 =    DDR_PHY_BASEADDR + 32'h00000190;
parameter DDR_PHY_MR4_DEFVAL =   32'h0;
parameter DDR_PHY_MR5 =    DDR_PHY_BASEADDR + 32'h00000194;
parameter DDR_PHY_MR5_DEFVAL =   32'h0;
parameter DDR_PHY_MR6 =    DDR_PHY_BASEADDR + 32'h00000198;
parameter DDR_PHY_MR6_DEFVAL =   32'h0;
parameter DDR_PHY_MR7 =    DDR_PHY_BASEADDR + 32'h0000019C;
parameter DDR_PHY_MR7_DEFVAL =   32'h0;
parameter DDR_PHY_MR11 =    DDR_PHY_BASEADDR + 32'h000001AC;
parameter DDR_PHY_MR11_DEFVAL =   32'h0;
parameter DDR_PHY_MR12 =    DDR_PHY_BASEADDR + 32'h000001B0;
parameter DDR_PHY_MR12_DEFVAL =   32'h4d;
parameter DDR_PHY_MR13 =    DDR_PHY_BASEADDR + 32'h000001B4;
parameter DDR_PHY_MR13_DEFVAL =   32'h0;
parameter DDR_PHY_MR14 =    DDR_PHY_BASEADDR + 32'h000001B8;
parameter DDR_PHY_MR14_DEFVAL =   32'h4d;
parameter DDR_PHY_MR22 =    DDR_PHY_BASEADDR + 32'h000001D8;
parameter DDR_PHY_MR22_DEFVAL =   32'h0;
parameter DDR_PHY_DTCR0 =    DDR_PHY_BASEADDR + 32'h00000200;
parameter DDR_PHY_DTCR0_DEFVAL =   32'h800091c7;
parameter DDR_PHY_DTCR1 =    DDR_PHY_BASEADDR + 32'h00000204;
parameter DDR_PHY_DTCR1_DEFVAL =   32'h30237;
parameter DDR_PHY_DTAR0 =    DDR_PHY_BASEADDR + 32'h00000208;
parameter DDR_PHY_DTAR0_DEFVAL =   32'h4000000;
parameter DDR_PHY_DTAR1 =    DDR_PHY_BASEADDR + 32'h0000020C;
parameter DDR_PHY_DTAR1_DEFVAL =   32'h10000;
parameter DDR_PHY_DTAR2 =    DDR_PHY_BASEADDR + 32'h00000210;
parameter DDR_PHY_DTAR2_DEFVAL =   32'h30002;
parameter DDR_PHY_DTDR0 =    DDR_PHY_BASEADDR + 32'h00000218;
parameter DDR_PHY_DTDR0_DEFVAL =   32'hdd22ee11;
parameter DDR_PHY_DTDR1 =    DDR_PHY_BASEADDR + 32'h0000021C;
parameter DDR_PHY_DTDR1_DEFVAL =   32'h7788bb44;
parameter DDR_PHY_DTEDR0 =    DDR_PHY_BASEADDR + 32'h00000230;
parameter DDR_PHY_DTEDR0_DEFVAL =   32'h0;
parameter DDR_PHY_DTEDR1 =    DDR_PHY_BASEADDR + 32'h00000234;
parameter DDR_PHY_DTEDR1_DEFVAL =   32'h0;
parameter DDR_PHY_DTEDR2 =    DDR_PHY_BASEADDR + 32'h00000238;
parameter DDR_PHY_DTEDR2_DEFVAL =   32'h0;
parameter DDR_PHY_VTDR =    DDR_PHY_BASEADDR + 32'h0000023C;
parameter DDR_PHY_VTDR_DEFVAL =   32'h7f003f00;
parameter DDR_PHY_CATR0 =    DDR_PHY_BASEADDR + 32'h00000240;
parameter DDR_PHY_CATR0_DEFVAL =   32'h141054;
parameter DDR_PHY_CATR1 =    DDR_PHY_BASEADDR + 32'h00000244;
parameter DDR_PHY_CATR1_DEFVAL =   32'h103aaaa;
parameter DDR_PHY_DQSDR0 =    DDR_PHY_BASEADDR + 32'h00000250;
parameter DDR_PHY_DQSDR0_DEFVAL =   32'h88000;
parameter DDR_PHY_DQSDR1 =    DDR_PHY_BASEADDR + 32'h00000254;
parameter DDR_PHY_DQSDR1_DEFVAL =   32'ha8000000;
parameter DDR_PHY_DQSDR2 =    DDR_PHY_BASEADDR + 32'h00000258;
parameter DDR_PHY_DQSDR2_DEFVAL =   32'h0;
parameter DDR_PHY_DCUAR =    DDR_PHY_BASEADDR + 32'h00000300;
parameter DDR_PHY_DCUAR_DEFVAL =   32'h0;
parameter DDR_PHY_DCUDR =    DDR_PHY_BASEADDR + 32'h00000304;
parameter DDR_PHY_DCUDR_DEFVAL =   32'h0;
parameter DDR_PHY_DCURR =    DDR_PHY_BASEADDR + 32'h00000308;
parameter DDR_PHY_DCURR_DEFVAL =   32'h0;
parameter DDR_PHY_DCULR =    DDR_PHY_BASEADDR + 32'h0000030C;
parameter DDR_PHY_DCULR_DEFVAL =   32'hf0000000;
parameter DDR_PHY_DCUGCR =    DDR_PHY_BASEADDR + 32'h00000310;
parameter DDR_PHY_DCUGCR_DEFVAL =   32'h0;
parameter DDR_PHY_DCUTPR =    DDR_PHY_BASEADDR + 32'h00000314;
parameter DDR_PHY_DCUTPR_DEFVAL =   32'h0;
parameter DDR_PHY_DCUSR0 =    DDR_PHY_BASEADDR + 32'h00000318;
parameter DDR_PHY_DCUSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DCUSR1 =    DDR_PHY_BASEADDR + 32'h0000031C;
parameter DDR_PHY_DCUSR1_DEFVAL =   32'h0;
parameter DDR_PHY_BISTRR =    DDR_PHY_BASEADDR + 32'h00000400;
parameter DDR_PHY_BISTRR_DEFVAL =   32'h780000;
parameter DDR_PHY_BISTWCR =    DDR_PHY_BASEADDR + 32'h00000404;
parameter DDR_PHY_BISTWCR_DEFVAL =   32'h200020;
parameter DDR_PHY_BISTMSKR0 =    DDR_PHY_BASEADDR + 32'h00000408;
parameter DDR_PHY_BISTMSKR0_DEFVAL =   32'h0;
parameter DDR_PHY_BISTMSKR1 =    DDR_PHY_BASEADDR + 32'h0000040C;
parameter DDR_PHY_BISTMSKR1_DEFVAL =   32'h0;
parameter DDR_PHY_BISTMSKR2 =    DDR_PHY_BASEADDR + 32'h00000410;
parameter DDR_PHY_BISTMSKR2_DEFVAL =   32'h0;
parameter DDR_PHY_BISTLSR =    DDR_PHY_BASEADDR + 32'h00000414;
parameter DDR_PHY_BISTLSR_DEFVAL =   32'h1234abcd;
parameter DDR_PHY_BISTAR0 =    DDR_PHY_BASEADDR + 32'h00000418;
parameter DDR_PHY_BISTAR0_DEFVAL =   32'h0;
parameter DDR_PHY_BISTAR1 =    DDR_PHY_BASEADDR + 32'h0000041C;
parameter DDR_PHY_BISTAR1_DEFVAL =   32'hf0000;
parameter DDR_PHY_BISTAR2 =    DDR_PHY_BASEADDR + 32'h00000420;
parameter DDR_PHY_BISTAR2_DEFVAL =   32'hf0000fff;
parameter DDR_PHY_BISTAR3 =    DDR_PHY_BASEADDR + 32'h00000424;
parameter DDR_PHY_BISTAR3_DEFVAL =   32'h0;
parameter DDR_PHY_BISTAR4 =    DDR_PHY_BASEADDR + 32'h00000428;
parameter DDR_PHY_BISTAR4_DEFVAL =   32'h3ffff;
parameter DDR_PHY_BISTUDPR =    DDR_PHY_BASEADDR + 32'h0000042C;
parameter DDR_PHY_BISTUDPR_DEFVAL =   32'hffff0000;
parameter DDR_PHY_BISTGSR =    DDR_PHY_BASEADDR + 32'h00000430;
parameter DDR_PHY_BISTGSR_DEFVAL =   32'h0;
parameter DDR_PHY_BISTWER0 =    DDR_PHY_BASEADDR + 32'h00000434;
parameter DDR_PHY_BISTWER0_DEFVAL =   32'h0;
parameter DDR_PHY_BISTWER1 =    DDR_PHY_BASEADDR + 32'h00000438;
parameter DDR_PHY_BISTWER1_DEFVAL =   32'h0;
parameter DDR_PHY_BISTBER0 =    DDR_PHY_BASEADDR + 32'h0000043C;
parameter DDR_PHY_BISTBER0_DEFVAL =   32'h0;
parameter DDR_PHY_BISTBER1 =    DDR_PHY_BASEADDR + 32'h00000440;
parameter DDR_PHY_BISTBER1_DEFVAL =   32'h0;
parameter DDR_PHY_BISTBER2 =    DDR_PHY_BASEADDR + 32'h00000444;
parameter DDR_PHY_BISTBER2_DEFVAL =   32'h0;
parameter DDR_PHY_BISTBER3 =    DDR_PHY_BASEADDR + 32'h00000448;
parameter DDR_PHY_BISTBER3_DEFVAL =   32'h0;
parameter DDR_PHY_BISTBER4 =    DDR_PHY_BASEADDR + 32'h0000044C;
parameter DDR_PHY_BISTBER4_DEFVAL =   32'h0;
parameter DDR_PHY_BISTWCSR =    DDR_PHY_BASEADDR + 32'h00000450;
parameter DDR_PHY_BISTWCSR_DEFVAL =   32'h0;
parameter DDR_PHY_BISTFWR0 =    DDR_PHY_BASEADDR + 32'h00000454;
parameter DDR_PHY_BISTFWR0_DEFVAL =   32'h0;
parameter DDR_PHY_BISTFWR1 =    DDR_PHY_BASEADDR + 32'h00000458;
parameter DDR_PHY_BISTFWR1_DEFVAL =   32'h0;
parameter DDR_PHY_BISTFWR2 =    DDR_PHY_BASEADDR + 32'h0000045C;
parameter DDR_PHY_BISTFWR2_DEFVAL =   32'h0;
parameter DDR_PHY_BISTBER5 =    DDR_PHY_BASEADDR + 32'h00000460;
parameter DDR_PHY_BISTBER5_DEFVAL =   32'h0;
parameter DDR_PHY_RANKIDR =    DDR_PHY_BASEADDR + 32'h000004DC;
parameter DDR_PHY_RANKIDR_DEFVAL =   32'h0;
parameter DDR_PHY_RIOCR0 =    DDR_PHY_BASEADDR + 32'h000004E0;
parameter DDR_PHY_RIOCR0_DEFVAL =   32'h0;
parameter DDR_PHY_RIOCR1 =    DDR_PHY_BASEADDR + 32'h000004E4;
parameter DDR_PHY_RIOCR1_DEFVAL =   32'h0;
parameter DDR_PHY_RIOCR2 =    DDR_PHY_BASEADDR + 32'h000004E8;
parameter DDR_PHY_RIOCR2_DEFVAL =   32'h0;
parameter DDR_PHY_RIOCR3 =    DDR_PHY_BASEADDR + 32'h000004EC;
parameter DDR_PHY_RIOCR3_DEFVAL =   32'h0;
parameter DDR_PHY_RIOCR4 =    DDR_PHY_BASEADDR + 32'h000004F0;
parameter DDR_PHY_RIOCR4_DEFVAL =   32'h5;
parameter DDR_PHY_RIOCR5 =    DDR_PHY_BASEADDR + 32'h000004F4;
parameter DDR_PHY_RIOCR5_DEFVAL =   32'h5;
parameter DDR_PHY_ACIOCR0 =    DDR_PHY_BASEADDR + 32'h00000500;
parameter DDR_PHY_ACIOCR0_DEFVAL =   32'h30000000;
parameter DDR_PHY_ACIOCR1 =    DDR_PHY_BASEADDR + 32'h00000504;
parameter DDR_PHY_ACIOCR1_DEFVAL =   32'h0;
parameter DDR_PHY_ACIOCR2 =    DDR_PHY_BASEADDR + 32'h00000508;
parameter DDR_PHY_ACIOCR2_DEFVAL =   32'h0;
parameter DDR_PHY_ACIOCR3 =    DDR_PHY_BASEADDR + 32'h0000050C;
parameter DDR_PHY_ACIOCR3_DEFVAL =   32'h5;
parameter DDR_PHY_ACIOCR4 =    DDR_PHY_BASEADDR + 32'h00000510;
parameter DDR_PHY_ACIOCR4_DEFVAL =   32'h0;
parameter DDR_PHY_ACIOCR5 =    DDR_PHY_BASEADDR + 32'h00000514;
parameter DDR_PHY_ACIOCR5_DEFVAL =   32'h0;
parameter DDR_PHY_IOVCR0 =    DDR_PHY_BASEADDR + 32'h00000520;
parameter DDR_PHY_IOVCR0_DEFVAL =   32'hf000000;
parameter DDR_PHY_IOVCR1 =    DDR_PHY_BASEADDR + 32'h00000524;
parameter DDR_PHY_IOVCR1_DEFVAL =   32'h0;
parameter DDR_PHY_VTCR0 =    DDR_PHY_BASEADDR + 32'h00000528;
parameter DDR_PHY_VTCR0_DEFVAL =   32'h70032019;
parameter DDR_PHY_VTCR1 =    DDR_PHY_BASEADDR + 32'h0000052C;
parameter DDR_PHY_VTCR1_DEFVAL =   32'h7f00072;
parameter DDR_PHY_ACBDLR0 =    DDR_PHY_BASEADDR + 32'h00000540;
parameter DDR_PHY_ACBDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR1 =    DDR_PHY_BASEADDR + 32'h00000544;
parameter DDR_PHY_ACBDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR2 =    DDR_PHY_BASEADDR + 32'h00000548;
parameter DDR_PHY_ACBDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR3 =    DDR_PHY_BASEADDR + 32'h0000054C;
parameter DDR_PHY_ACBDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR4 =    DDR_PHY_BASEADDR + 32'h00000550;
parameter DDR_PHY_ACBDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR5 =    DDR_PHY_BASEADDR + 32'h00000554;
parameter DDR_PHY_ACBDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR6 =    DDR_PHY_BASEADDR + 32'h00000558;
parameter DDR_PHY_ACBDLR6_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR7 =    DDR_PHY_BASEADDR + 32'h0000055C;
parameter DDR_PHY_ACBDLR7_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR8 =    DDR_PHY_BASEADDR + 32'h00000560;
parameter DDR_PHY_ACBDLR8_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR9 =    DDR_PHY_BASEADDR + 32'h00000564;
parameter DDR_PHY_ACBDLR9_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR10 =    DDR_PHY_BASEADDR + 32'h00000568;
parameter DDR_PHY_ACBDLR10_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR11 =    DDR_PHY_BASEADDR + 32'h0000056C;
parameter DDR_PHY_ACBDLR11_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR12 =    DDR_PHY_BASEADDR + 32'h00000570;
parameter DDR_PHY_ACBDLR12_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR13 =    DDR_PHY_BASEADDR + 32'h00000574;
parameter DDR_PHY_ACBDLR13_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR14 =    DDR_PHY_BASEADDR + 32'h00000578;
parameter DDR_PHY_ACBDLR14_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR15 =    DDR_PHY_BASEADDR + 32'h0000057C;
parameter DDR_PHY_ACBDLR15_DEFVAL =   32'h0;
parameter DDR_PHY_ACBDLR16 =    DDR_PHY_BASEADDR + 32'h00000580;
parameter DDR_PHY_ACBDLR16_DEFVAL =   32'h0;
parameter DDR_PHY_ACLCDLR =    DDR_PHY_BASEADDR + 32'h00000584;
parameter DDR_PHY_ACLCDLR_DEFVAL =   32'h0;
parameter DDR_PHY_ACMDLR0 =    DDR_PHY_BASEADDR + 32'h000005A0;
parameter DDR_PHY_ACMDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_ACMDLR1 =    DDR_PHY_BASEADDR + 32'h000005A4;
parameter DDR_PHY_ACMDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQCR =    DDR_PHY_BASEADDR + 32'h00000680;
parameter DDR_PHY_ZQCR_DEFVAL =   32'h8a2858;
parameter DDR_PHY_ZQ0PR0 =    DDR_PHY_BASEADDR + 32'h00000684;
parameter DDR_PHY_ZQ0PR0_DEFVAL =   32'h77bb;
parameter DDR_PHY_ZQ0PR1 =    DDR_PHY_BASEADDR + 32'h00000688;
parameter DDR_PHY_ZQ0PR1_DEFVAL =   32'hb0b;
parameter DDR_PHY_ZQ0DR0 =    DDR_PHY_BASEADDR + 32'h0000068C;
parameter DDR_PHY_ZQ0DR0_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ0DR1 =    DDR_PHY_BASEADDR + 32'h00000690;
parameter DDR_PHY_ZQ0DR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ0OR0 =    DDR_PHY_BASEADDR + 32'h00000694;
parameter DDR_PHY_ZQ0OR0_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ0OR1 =    DDR_PHY_BASEADDR + 32'h00000698;
parameter DDR_PHY_ZQ0OR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ0SR =    DDR_PHY_BASEADDR + 32'h0000069C;
parameter DDR_PHY_ZQ0SR_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ1PR0 =    DDR_PHY_BASEADDR + 32'h000006A4;
parameter DDR_PHY_ZQ1PR0_DEFVAL =   32'h77bb;
parameter DDR_PHY_ZQ1PR1 =    DDR_PHY_BASEADDR + 32'h000006A8;
parameter DDR_PHY_ZQ1PR1_DEFVAL =   32'hb0b;
parameter DDR_PHY_ZQ1DR0 =    DDR_PHY_BASEADDR + 32'h000006AC;
parameter DDR_PHY_ZQ1DR0_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ1DR1 =    DDR_PHY_BASEADDR + 32'h000006B0;
parameter DDR_PHY_ZQ1DR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ1OR0 =    DDR_PHY_BASEADDR + 32'h000006B4;
parameter DDR_PHY_ZQ1OR0_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ1OR1 =    DDR_PHY_BASEADDR + 32'h000006B8;
parameter DDR_PHY_ZQ1OR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ1SR =    DDR_PHY_BASEADDR + 32'h000006BC;
parameter DDR_PHY_ZQ1SR_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ2PR0 =    DDR_PHY_BASEADDR + 32'h000006C4;
parameter DDR_PHY_ZQ2PR0_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ2PR1 =    DDR_PHY_BASEADDR + 32'h000006C8;
parameter DDR_PHY_ZQ2PR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ2DR0 =    DDR_PHY_BASEADDR + 32'h000006CC;
parameter DDR_PHY_ZQ2DR0_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ2DR1 =    DDR_PHY_BASEADDR + 32'h000006D0;
parameter DDR_PHY_ZQ2DR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ2OR0 =    DDR_PHY_BASEADDR + 32'h000006D4;
parameter DDR_PHY_ZQ2OR0_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ2OR1 =    DDR_PHY_BASEADDR + 32'h000006D8;
parameter DDR_PHY_ZQ2OR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ2SR =    DDR_PHY_BASEADDR + 32'h000006DC;
parameter DDR_PHY_ZQ2SR_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ3PR0 =    DDR_PHY_BASEADDR + 32'h000006E4;
parameter DDR_PHY_ZQ3PR0_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ3PR1 =    DDR_PHY_BASEADDR + 32'h000006E8;
parameter DDR_PHY_ZQ3PR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ3DR0 =    DDR_PHY_BASEADDR + 32'h000006EC;
parameter DDR_PHY_ZQ3DR0_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ3DR1 =    DDR_PHY_BASEADDR + 32'h000006F0;
parameter DDR_PHY_ZQ3DR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ3OR0 =    DDR_PHY_BASEADDR + 32'h000006F4;
parameter DDR_PHY_ZQ3OR0_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ3OR1 =    DDR_PHY_BASEADDR + 32'h000006F8;
parameter DDR_PHY_ZQ3OR1_DEFVAL =   32'h0;
parameter DDR_PHY_ZQ3SR =    DDR_PHY_BASEADDR + 32'h000006FC;
parameter DDR_PHY_ZQ3SR_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GCR0 =    DDR_PHY_BASEADDR + 32'h00000700;
parameter DDR_PHY_DX0GCR0_DEFVAL =   32'h40200204;
parameter DDR_PHY_DX0GCR1 =    DDR_PHY_BASEADDR + 32'h00000704;
parameter DDR_PHY_DX0GCR1_DEFVAL =   32'h7fff;
parameter DDR_PHY_DX0GCR2 =    DDR_PHY_BASEADDR + 32'h00000708;
parameter DDR_PHY_DX0GCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GCR3 =    DDR_PHY_BASEADDR + 32'h0000070C;
parameter DDR_PHY_DX0GCR3_DEFVAL =   32'h3f000008;
parameter DDR_PHY_DX0GCR4 =    DDR_PHY_BASEADDR + 32'h00000710;
parameter DDR_PHY_DX0GCR4_DEFVAL =   32'he00003c;
parameter DDR_PHY_DX0GCR5 =    DDR_PHY_BASEADDR + 32'h00000714;
parameter DDR_PHY_DX0GCR5_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX0GCR6 =    DDR_PHY_BASEADDR + 32'h00000718;
parameter DDR_PHY_DX0GCR6_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX0GCR7 =    DDR_PHY_BASEADDR + 32'h0000071C;
parameter DDR_PHY_DX0GCR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GCR8 =    DDR_PHY_BASEADDR + 32'h00000720;
parameter DDR_PHY_DX0GCR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GCR9 =    DDR_PHY_BASEADDR + 32'h00000724;
parameter DDR_PHY_DX0GCR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX0BDLR0 =    DDR_PHY_BASEADDR + 32'h00000740;
parameter DDR_PHY_DX0BDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX0BDLR1 =    DDR_PHY_BASEADDR + 32'h00000744;
parameter DDR_PHY_DX0BDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX0BDLR2 =    DDR_PHY_BASEADDR + 32'h00000748;
parameter DDR_PHY_DX0BDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX0BDLR3 =    DDR_PHY_BASEADDR + 32'h00000750;
parameter DDR_PHY_DX0BDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX0BDLR4 =    DDR_PHY_BASEADDR + 32'h00000754;
parameter DDR_PHY_DX0BDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX0BDLR5 =    DDR_PHY_BASEADDR + 32'h00000758;
parameter DDR_PHY_DX0BDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX0BDLR6 =    DDR_PHY_BASEADDR + 32'h00000760;
parameter DDR_PHY_DX0BDLR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX0BDLR7 =    DDR_PHY_BASEADDR + 32'h00000764;
parameter DDR_PHY_DX0BDLR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX0BDLR8 =    DDR_PHY_BASEADDR + 32'h00000768;
parameter DDR_PHY_DX0BDLR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX0BDLR9 =    DDR_PHY_BASEADDR + 32'h0000076C;
parameter DDR_PHY_DX0BDLR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX0LCDLR0 =    DDR_PHY_BASEADDR + 32'h00000780;
parameter DDR_PHY_DX0LCDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX0LCDLR1 =    DDR_PHY_BASEADDR + 32'h00000784;
parameter DDR_PHY_DX0LCDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX0LCDLR2 =    DDR_PHY_BASEADDR + 32'h00000788;
parameter DDR_PHY_DX0LCDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX0LCDLR3 =    DDR_PHY_BASEADDR + 32'h0000078C;
parameter DDR_PHY_DX0LCDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX0LCDLR4 =    DDR_PHY_BASEADDR + 32'h00000790;
parameter DDR_PHY_DX0LCDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX0LCDLR5 =    DDR_PHY_BASEADDR + 32'h00000794;
parameter DDR_PHY_DX0LCDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX0MDLR0 =    DDR_PHY_BASEADDR + 32'h000007A0;
parameter DDR_PHY_DX0MDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX0MDLR1 =    DDR_PHY_BASEADDR + 32'h000007A4;
parameter DDR_PHY_DX0MDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GTR0 =    DDR_PHY_BASEADDR + 32'h000007C0;
parameter DDR_PHY_DX0GTR0_DEFVAL =   32'h20000;
parameter DDR_PHY_DX0RSR0 =    DDR_PHY_BASEADDR + 32'h000007D0;
parameter DDR_PHY_DX0RSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX0RSR1 =    DDR_PHY_BASEADDR + 32'h000007D4;
parameter DDR_PHY_DX0RSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX0RSR2 =    DDR_PHY_BASEADDR + 32'h000007D8;
parameter DDR_PHY_DX0RSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX0RSR3 =    DDR_PHY_BASEADDR + 32'h000007DC;
parameter DDR_PHY_DX0RSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GSR0 =    DDR_PHY_BASEADDR + 32'h000007E0;
parameter DDR_PHY_DX0GSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GSR1 =    DDR_PHY_BASEADDR + 32'h000007E4;
parameter DDR_PHY_DX0GSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GSR2 =    DDR_PHY_BASEADDR + 32'h000007E8;
parameter DDR_PHY_DX0GSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GSR3 =    DDR_PHY_BASEADDR + 32'h000007EC;
parameter DDR_PHY_DX0GSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GSR4 =    DDR_PHY_BASEADDR + 32'h000007F0;
parameter DDR_PHY_DX0GSR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GSR5 =    DDR_PHY_BASEADDR + 32'h000007F4;
parameter DDR_PHY_DX0GSR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX0GSR6 =    DDR_PHY_BASEADDR + 32'h000007F8;
parameter DDR_PHY_DX0GSR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GCR0 =    DDR_PHY_BASEADDR + 32'h00000800;
parameter DDR_PHY_DX1GCR0_DEFVAL =   32'h40200204;
parameter DDR_PHY_DX1GCR1 =    DDR_PHY_BASEADDR + 32'h00000804;
parameter DDR_PHY_DX1GCR1_DEFVAL =   32'h7fff;
parameter DDR_PHY_DX1GCR2 =    DDR_PHY_BASEADDR + 32'h00000808;
parameter DDR_PHY_DX1GCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GCR3 =    DDR_PHY_BASEADDR + 32'h0000080C;
parameter DDR_PHY_DX1GCR3_DEFVAL =   32'h3f000008;
parameter DDR_PHY_DX1GCR4 =    DDR_PHY_BASEADDR + 32'h00000810;
parameter DDR_PHY_DX1GCR4_DEFVAL =   32'he00003c;
parameter DDR_PHY_DX1GCR5 =    DDR_PHY_BASEADDR + 32'h00000814;
parameter DDR_PHY_DX1GCR5_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX1GCR6 =    DDR_PHY_BASEADDR + 32'h00000818;
parameter DDR_PHY_DX1GCR6_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX1GCR7 =    DDR_PHY_BASEADDR + 32'h0000081C;
parameter DDR_PHY_DX1GCR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GCR8 =    DDR_PHY_BASEADDR + 32'h00000820;
parameter DDR_PHY_DX1GCR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GCR9 =    DDR_PHY_BASEADDR + 32'h00000824;
parameter DDR_PHY_DX1GCR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX1BDLR0 =    DDR_PHY_BASEADDR + 32'h00000840;
parameter DDR_PHY_DX1BDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX1BDLR1 =    DDR_PHY_BASEADDR + 32'h00000844;
parameter DDR_PHY_DX1BDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX1BDLR2 =    DDR_PHY_BASEADDR + 32'h00000848;
parameter DDR_PHY_DX1BDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX1BDLR3 =    DDR_PHY_BASEADDR + 32'h00000850;
parameter DDR_PHY_DX1BDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX1BDLR4 =    DDR_PHY_BASEADDR + 32'h00000854;
parameter DDR_PHY_DX1BDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX1BDLR5 =    DDR_PHY_BASEADDR + 32'h00000858;
parameter DDR_PHY_DX1BDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX1BDLR6 =    DDR_PHY_BASEADDR + 32'h00000860;
parameter DDR_PHY_DX1BDLR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX1BDLR7 =    DDR_PHY_BASEADDR + 32'h00000864;
parameter DDR_PHY_DX1BDLR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX1BDLR8 =    DDR_PHY_BASEADDR + 32'h00000868;
parameter DDR_PHY_DX1BDLR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX1BDLR9 =    DDR_PHY_BASEADDR + 32'h0000086C;
parameter DDR_PHY_DX1BDLR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX1LCDLR0 =    DDR_PHY_BASEADDR + 32'h00000880;
parameter DDR_PHY_DX1LCDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX1LCDLR1 =    DDR_PHY_BASEADDR + 32'h00000884;
parameter DDR_PHY_DX1LCDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX1LCDLR2 =    DDR_PHY_BASEADDR + 32'h00000888;
parameter DDR_PHY_DX1LCDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX1LCDLR3 =    DDR_PHY_BASEADDR + 32'h0000088C;
parameter DDR_PHY_DX1LCDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX1LCDLR4 =    DDR_PHY_BASEADDR + 32'h00000890;
parameter DDR_PHY_DX1LCDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX1LCDLR5 =    DDR_PHY_BASEADDR + 32'h00000894;
parameter DDR_PHY_DX1LCDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX1MDLR0 =    DDR_PHY_BASEADDR + 32'h000008A0;
parameter DDR_PHY_DX1MDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX1MDLR1 =    DDR_PHY_BASEADDR + 32'h000008A4;
parameter DDR_PHY_DX1MDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GTR0 =    DDR_PHY_BASEADDR + 32'h000008C0;
parameter DDR_PHY_DX1GTR0_DEFVAL =   32'h20000;
parameter DDR_PHY_DX1RSR0 =    DDR_PHY_BASEADDR + 32'h000008D0;
parameter DDR_PHY_DX1RSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX1RSR1 =    DDR_PHY_BASEADDR + 32'h000008D4;
parameter DDR_PHY_DX1RSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX1RSR2 =    DDR_PHY_BASEADDR + 32'h000008D8;
parameter DDR_PHY_DX1RSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX1RSR3 =    DDR_PHY_BASEADDR + 32'h000008DC;
parameter DDR_PHY_DX1RSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GSR0 =    DDR_PHY_BASEADDR + 32'h000008E0;
parameter DDR_PHY_DX1GSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GSR1 =    DDR_PHY_BASEADDR + 32'h000008E4;
parameter DDR_PHY_DX1GSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GSR2 =    DDR_PHY_BASEADDR + 32'h000008E8;
parameter DDR_PHY_DX1GSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GSR3 =    DDR_PHY_BASEADDR + 32'h000008EC;
parameter DDR_PHY_DX1GSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GSR4 =    DDR_PHY_BASEADDR + 32'h000008F0;
parameter DDR_PHY_DX1GSR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GSR5 =    DDR_PHY_BASEADDR + 32'h000008F4;
parameter DDR_PHY_DX1GSR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX1GSR6 =    DDR_PHY_BASEADDR + 32'h000008F8;
parameter DDR_PHY_DX1GSR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GCR0 =    DDR_PHY_BASEADDR + 32'h00000900;
parameter DDR_PHY_DX2GCR0_DEFVAL =   32'h40200204;
parameter DDR_PHY_DX2GCR1 =    DDR_PHY_BASEADDR + 32'h00000904;
parameter DDR_PHY_DX2GCR1_DEFVAL =   32'h7fff;
parameter DDR_PHY_DX2GCR2 =    DDR_PHY_BASEADDR + 32'h00000908;
parameter DDR_PHY_DX2GCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GCR3 =    DDR_PHY_BASEADDR + 32'h0000090C;
parameter DDR_PHY_DX2GCR3_DEFVAL =   32'h3f000008;
parameter DDR_PHY_DX2GCR4 =    DDR_PHY_BASEADDR + 32'h00000910;
parameter DDR_PHY_DX2GCR4_DEFVAL =   32'he00003c;
parameter DDR_PHY_DX2GCR5 =    DDR_PHY_BASEADDR + 32'h00000914;
parameter DDR_PHY_DX2GCR5_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX2GCR6 =    DDR_PHY_BASEADDR + 32'h00000918;
parameter DDR_PHY_DX2GCR6_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX2GCR7 =    DDR_PHY_BASEADDR + 32'h0000091C;
parameter DDR_PHY_DX2GCR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GCR8 =    DDR_PHY_BASEADDR + 32'h00000920;
parameter DDR_PHY_DX2GCR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GCR9 =    DDR_PHY_BASEADDR + 32'h00000924;
parameter DDR_PHY_DX2GCR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX2BDLR0 =    DDR_PHY_BASEADDR + 32'h00000940;
parameter DDR_PHY_DX2BDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX2BDLR1 =    DDR_PHY_BASEADDR + 32'h00000944;
parameter DDR_PHY_DX2BDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX2BDLR2 =    DDR_PHY_BASEADDR + 32'h00000948;
parameter DDR_PHY_DX2BDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX2BDLR3 =    DDR_PHY_BASEADDR + 32'h00000950;
parameter DDR_PHY_DX2BDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX2BDLR4 =    DDR_PHY_BASEADDR + 32'h00000954;
parameter DDR_PHY_DX2BDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX2BDLR5 =    DDR_PHY_BASEADDR + 32'h00000958;
parameter DDR_PHY_DX2BDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX2BDLR6 =    DDR_PHY_BASEADDR + 32'h00000960;
parameter DDR_PHY_DX2BDLR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX2BDLR7 =    DDR_PHY_BASEADDR + 32'h00000964;
parameter DDR_PHY_DX2BDLR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX2BDLR8 =    DDR_PHY_BASEADDR + 32'h00000968;
parameter DDR_PHY_DX2BDLR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX2BDLR9 =    DDR_PHY_BASEADDR + 32'h0000096C;
parameter DDR_PHY_DX2BDLR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX2LCDLR0 =    DDR_PHY_BASEADDR + 32'h00000980;
parameter DDR_PHY_DX2LCDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX2LCDLR1 =    DDR_PHY_BASEADDR + 32'h00000984;
parameter DDR_PHY_DX2LCDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX2LCDLR2 =    DDR_PHY_BASEADDR + 32'h00000988;
parameter DDR_PHY_DX2LCDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX2LCDLR3 =    DDR_PHY_BASEADDR + 32'h0000098C;
parameter DDR_PHY_DX2LCDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX2LCDLR4 =    DDR_PHY_BASEADDR + 32'h00000990;
parameter DDR_PHY_DX2LCDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX2LCDLR5 =    DDR_PHY_BASEADDR + 32'h00000994;
parameter DDR_PHY_DX2LCDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX2MDLR0 =    DDR_PHY_BASEADDR + 32'h000009A0;
parameter DDR_PHY_DX2MDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX2MDLR1 =    DDR_PHY_BASEADDR + 32'h000009A4;
parameter DDR_PHY_DX2MDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GTR0 =    DDR_PHY_BASEADDR + 32'h000009C0;
parameter DDR_PHY_DX2GTR0_DEFVAL =   32'h20000;
parameter DDR_PHY_DX2RSR0 =    DDR_PHY_BASEADDR + 32'h000009D0;
parameter DDR_PHY_DX2RSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX2RSR1 =    DDR_PHY_BASEADDR + 32'h000009D4;
parameter DDR_PHY_DX2RSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX2RSR2 =    DDR_PHY_BASEADDR + 32'h000009D8;
parameter DDR_PHY_DX2RSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX2RSR3 =    DDR_PHY_BASEADDR + 32'h000009DC;
parameter DDR_PHY_DX2RSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GSR0 =    DDR_PHY_BASEADDR + 32'h000009E0;
parameter DDR_PHY_DX2GSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GSR1 =    DDR_PHY_BASEADDR + 32'h000009E4;
parameter DDR_PHY_DX2GSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GSR2 =    DDR_PHY_BASEADDR + 32'h000009E8;
parameter DDR_PHY_DX2GSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GSR3 =    DDR_PHY_BASEADDR + 32'h000009EC;
parameter DDR_PHY_DX2GSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GSR4 =    DDR_PHY_BASEADDR + 32'h000009F0;
parameter DDR_PHY_DX2GSR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GSR5 =    DDR_PHY_BASEADDR + 32'h000009F4;
parameter DDR_PHY_DX2GSR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX2GSR6 =    DDR_PHY_BASEADDR + 32'h000009F8;
parameter DDR_PHY_DX2GSR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GCR0 =    DDR_PHY_BASEADDR + 32'h00000A00;
parameter DDR_PHY_DX3GCR0_DEFVAL =   32'h40200204;
parameter DDR_PHY_DX3GCR1 =    DDR_PHY_BASEADDR + 32'h00000A04;
parameter DDR_PHY_DX3GCR1_DEFVAL =   32'h7fff;
parameter DDR_PHY_DX3GCR2 =    DDR_PHY_BASEADDR + 32'h00000A08;
parameter DDR_PHY_DX3GCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GCR3 =    DDR_PHY_BASEADDR + 32'h00000A0C;
parameter DDR_PHY_DX3GCR3_DEFVAL =   32'h3f000008;
parameter DDR_PHY_DX3GCR4 =    DDR_PHY_BASEADDR + 32'h00000A10;
parameter DDR_PHY_DX3GCR4_DEFVAL =   32'he00003c;
parameter DDR_PHY_DX3GCR5 =    DDR_PHY_BASEADDR + 32'h00000A14;
parameter DDR_PHY_DX3GCR5_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX3GCR6 =    DDR_PHY_BASEADDR + 32'h00000A18;
parameter DDR_PHY_DX3GCR6_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX3GCR7 =    DDR_PHY_BASEADDR + 32'h00000A1C;
parameter DDR_PHY_DX3GCR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GCR8 =    DDR_PHY_BASEADDR + 32'h00000A20;
parameter DDR_PHY_DX3GCR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GCR9 =    DDR_PHY_BASEADDR + 32'h00000A24;
parameter DDR_PHY_DX3GCR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX3BDLR0 =    DDR_PHY_BASEADDR + 32'h00000A40;
parameter DDR_PHY_DX3BDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX3BDLR1 =    DDR_PHY_BASEADDR + 32'h00000A44;
parameter DDR_PHY_DX3BDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX3BDLR2 =    DDR_PHY_BASEADDR + 32'h00000A48;
parameter DDR_PHY_DX3BDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX3BDLR3 =    DDR_PHY_BASEADDR + 32'h00000A50;
parameter DDR_PHY_DX3BDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX3BDLR4 =    DDR_PHY_BASEADDR + 32'h00000A54;
parameter DDR_PHY_DX3BDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX3BDLR5 =    DDR_PHY_BASEADDR + 32'h00000A58;
parameter DDR_PHY_DX3BDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX3BDLR6 =    DDR_PHY_BASEADDR + 32'h00000A60;
parameter DDR_PHY_DX3BDLR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX3BDLR7 =    DDR_PHY_BASEADDR + 32'h00000A64;
parameter DDR_PHY_DX3BDLR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX3BDLR8 =    DDR_PHY_BASEADDR + 32'h00000A68;
parameter DDR_PHY_DX3BDLR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX3BDLR9 =    DDR_PHY_BASEADDR + 32'h00000A6C;
parameter DDR_PHY_DX3BDLR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX3LCDLR0 =    DDR_PHY_BASEADDR + 32'h00000A80;
parameter DDR_PHY_DX3LCDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX3LCDLR1 =    DDR_PHY_BASEADDR + 32'h00000A84;
parameter DDR_PHY_DX3LCDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX3LCDLR2 =    DDR_PHY_BASEADDR + 32'h00000A88;
parameter DDR_PHY_DX3LCDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX3LCDLR3 =    DDR_PHY_BASEADDR + 32'h00000A8C;
parameter DDR_PHY_DX3LCDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX3LCDLR4 =    DDR_PHY_BASEADDR + 32'h00000A90;
parameter DDR_PHY_DX3LCDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX3LCDLR5 =    DDR_PHY_BASEADDR + 32'h00000A94;
parameter DDR_PHY_DX3LCDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX3MDLR0 =    DDR_PHY_BASEADDR + 32'h00000AA0;
parameter DDR_PHY_DX3MDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX3MDLR1 =    DDR_PHY_BASEADDR + 32'h00000AA4;
parameter DDR_PHY_DX3MDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GTR0 =    DDR_PHY_BASEADDR + 32'h00000AC0;
parameter DDR_PHY_DX3GTR0_DEFVAL =   32'h20000;
parameter DDR_PHY_DX3RSR0 =    DDR_PHY_BASEADDR + 32'h00000AD0;
parameter DDR_PHY_DX3RSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX3RSR1 =    DDR_PHY_BASEADDR + 32'h00000AD4;
parameter DDR_PHY_DX3RSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX3RSR2 =    DDR_PHY_BASEADDR + 32'h00000AD8;
parameter DDR_PHY_DX3RSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX3RSR3 =    DDR_PHY_BASEADDR + 32'h00000ADC;
parameter DDR_PHY_DX3RSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GSR0 =    DDR_PHY_BASEADDR + 32'h00000AE0;
parameter DDR_PHY_DX3GSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GSR1 =    DDR_PHY_BASEADDR + 32'h00000AE4;
parameter DDR_PHY_DX3GSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GSR2 =    DDR_PHY_BASEADDR + 32'h00000AE8;
parameter DDR_PHY_DX3GSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GSR3 =    DDR_PHY_BASEADDR + 32'h00000AEC;
parameter DDR_PHY_DX3GSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GSR4 =    DDR_PHY_BASEADDR + 32'h00000AF0;
parameter DDR_PHY_DX3GSR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GSR5 =    DDR_PHY_BASEADDR + 32'h00000AF4;
parameter DDR_PHY_DX3GSR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX3GSR6 =    DDR_PHY_BASEADDR + 32'h00000AF8;
parameter DDR_PHY_DX3GSR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GCR0 =    DDR_PHY_BASEADDR + 32'h00000B00;
parameter DDR_PHY_DX4GCR0_DEFVAL =   32'h40200204;
parameter DDR_PHY_DX4GCR1 =    DDR_PHY_BASEADDR + 32'h00000B04;
parameter DDR_PHY_DX4GCR1_DEFVAL =   32'h7fff;
parameter DDR_PHY_DX4GCR2 =    DDR_PHY_BASEADDR + 32'h00000B08;
parameter DDR_PHY_DX4GCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GCR3 =    DDR_PHY_BASEADDR + 32'h00000B0C;
parameter DDR_PHY_DX4GCR3_DEFVAL =   32'h3f000008;
parameter DDR_PHY_DX4GCR4 =    DDR_PHY_BASEADDR + 32'h00000B10;
parameter DDR_PHY_DX4GCR4_DEFVAL =   32'he00003c;
parameter DDR_PHY_DX4GCR5 =    DDR_PHY_BASEADDR + 32'h00000B14;
parameter DDR_PHY_DX4GCR5_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX4GCR6 =    DDR_PHY_BASEADDR + 32'h00000B18;
parameter DDR_PHY_DX4GCR6_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX4GCR7 =    DDR_PHY_BASEADDR + 32'h00000B1C;
parameter DDR_PHY_DX4GCR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GCR8 =    DDR_PHY_BASEADDR + 32'h00000B20;
parameter DDR_PHY_DX4GCR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GCR9 =    DDR_PHY_BASEADDR + 32'h00000B24;
parameter DDR_PHY_DX4GCR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX4BDLR0 =    DDR_PHY_BASEADDR + 32'h00000B40;
parameter DDR_PHY_DX4BDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX4BDLR1 =    DDR_PHY_BASEADDR + 32'h00000B44;
parameter DDR_PHY_DX4BDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX4BDLR2 =    DDR_PHY_BASEADDR + 32'h00000B48;
parameter DDR_PHY_DX4BDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX4BDLR3 =    DDR_PHY_BASEADDR + 32'h00000B50;
parameter DDR_PHY_DX4BDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX4BDLR4 =    DDR_PHY_BASEADDR + 32'h00000B54;
parameter DDR_PHY_DX4BDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX4BDLR5 =    DDR_PHY_BASEADDR + 32'h00000B58;
parameter DDR_PHY_DX4BDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX4BDLR6 =    DDR_PHY_BASEADDR + 32'h00000B60;
parameter DDR_PHY_DX4BDLR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX4BDLR7 =    DDR_PHY_BASEADDR + 32'h00000B64;
parameter DDR_PHY_DX4BDLR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX4BDLR8 =    DDR_PHY_BASEADDR + 32'h00000B68;
parameter DDR_PHY_DX4BDLR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX4BDLR9 =    DDR_PHY_BASEADDR + 32'h00000B6C;
parameter DDR_PHY_DX4BDLR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX4LCDLR0 =    DDR_PHY_BASEADDR + 32'h00000B80;
parameter DDR_PHY_DX4LCDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX4LCDLR1 =    DDR_PHY_BASEADDR + 32'h00000B84;
parameter DDR_PHY_DX4LCDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX4LCDLR2 =    DDR_PHY_BASEADDR + 32'h00000B88;
parameter DDR_PHY_DX4LCDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX4LCDLR3 =    DDR_PHY_BASEADDR + 32'h00000B8C;
parameter DDR_PHY_DX4LCDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX4LCDLR4 =    DDR_PHY_BASEADDR + 32'h00000B90;
parameter DDR_PHY_DX4LCDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX4LCDLR5 =    DDR_PHY_BASEADDR + 32'h00000B94;
parameter DDR_PHY_DX4LCDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX4MDLR0 =    DDR_PHY_BASEADDR + 32'h00000BA0;
parameter DDR_PHY_DX4MDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX4MDLR1 =    DDR_PHY_BASEADDR + 32'h00000BA4;
parameter DDR_PHY_DX4MDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GTR0 =    DDR_PHY_BASEADDR + 32'h00000BC0;
parameter DDR_PHY_DX4GTR0_DEFVAL =   32'h20000;
parameter DDR_PHY_DX4RSR0 =    DDR_PHY_BASEADDR + 32'h00000BD0;
parameter DDR_PHY_DX4RSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX4RSR1 =    DDR_PHY_BASEADDR + 32'h00000BD4;
parameter DDR_PHY_DX4RSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX4RSR2 =    DDR_PHY_BASEADDR + 32'h00000BD8;
parameter DDR_PHY_DX4RSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX4RSR3 =    DDR_PHY_BASEADDR + 32'h00000BDC;
parameter DDR_PHY_DX4RSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GSR0 =    DDR_PHY_BASEADDR + 32'h00000BE0;
parameter DDR_PHY_DX4GSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GSR1 =    DDR_PHY_BASEADDR + 32'h00000BE4;
parameter DDR_PHY_DX4GSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GSR2 =    DDR_PHY_BASEADDR + 32'h00000BE8;
parameter DDR_PHY_DX4GSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GSR3 =    DDR_PHY_BASEADDR + 32'h00000BEC;
parameter DDR_PHY_DX4GSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GSR4 =    DDR_PHY_BASEADDR + 32'h00000BF0;
parameter DDR_PHY_DX4GSR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GSR5 =    DDR_PHY_BASEADDR + 32'h00000BF4;
parameter DDR_PHY_DX4GSR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX4GSR6 =    DDR_PHY_BASEADDR + 32'h00000BF8;
parameter DDR_PHY_DX4GSR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GCR0 =    DDR_PHY_BASEADDR + 32'h00000C00;
parameter DDR_PHY_DX5GCR0_DEFVAL =   32'h40200204;
parameter DDR_PHY_DX5GCR1 =    DDR_PHY_BASEADDR + 32'h00000C04;
parameter DDR_PHY_DX5GCR1_DEFVAL =   32'h7fff;
parameter DDR_PHY_DX5GCR2 =    DDR_PHY_BASEADDR + 32'h00000C08;
parameter DDR_PHY_DX5GCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GCR3 =    DDR_PHY_BASEADDR + 32'h00000C0C;
parameter DDR_PHY_DX5GCR3_DEFVAL =   32'h3f000008;
parameter DDR_PHY_DX5GCR4 =    DDR_PHY_BASEADDR + 32'h00000C10;
parameter DDR_PHY_DX5GCR4_DEFVAL =   32'he00003c;
parameter DDR_PHY_DX5GCR5 =    DDR_PHY_BASEADDR + 32'h00000C14;
parameter DDR_PHY_DX5GCR5_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX5GCR6 =    DDR_PHY_BASEADDR + 32'h00000C18;
parameter DDR_PHY_DX5GCR6_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX5GCR7 =    DDR_PHY_BASEADDR + 32'h00000C1C;
parameter DDR_PHY_DX5GCR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GCR8 =    DDR_PHY_BASEADDR + 32'h00000C20;
parameter DDR_PHY_DX5GCR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GCR9 =    DDR_PHY_BASEADDR + 32'h00000C24;
parameter DDR_PHY_DX5GCR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX5BDLR0 =    DDR_PHY_BASEADDR + 32'h00000C40;
parameter DDR_PHY_DX5BDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX5BDLR1 =    DDR_PHY_BASEADDR + 32'h00000C44;
parameter DDR_PHY_DX5BDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX5BDLR2 =    DDR_PHY_BASEADDR + 32'h00000C48;
parameter DDR_PHY_DX5BDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX5BDLR3 =    DDR_PHY_BASEADDR + 32'h00000C50;
parameter DDR_PHY_DX5BDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX5BDLR4 =    DDR_PHY_BASEADDR + 32'h00000C54;
parameter DDR_PHY_DX5BDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX5BDLR5 =    DDR_PHY_BASEADDR + 32'h00000C58;
parameter DDR_PHY_DX5BDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX5BDLR6 =    DDR_PHY_BASEADDR + 32'h00000C60;
parameter DDR_PHY_DX5BDLR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX5BDLR7 =    DDR_PHY_BASEADDR + 32'h00000C64;
parameter DDR_PHY_DX5BDLR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX5BDLR8 =    DDR_PHY_BASEADDR + 32'h00000C68;
parameter DDR_PHY_DX5BDLR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX5BDLR9 =    DDR_PHY_BASEADDR + 32'h00000C6C;
parameter DDR_PHY_DX5BDLR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX5LCDLR0 =    DDR_PHY_BASEADDR + 32'h00000C80;
parameter DDR_PHY_DX5LCDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX5LCDLR1 =    DDR_PHY_BASEADDR + 32'h00000C84;
parameter DDR_PHY_DX5LCDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX5LCDLR2 =    DDR_PHY_BASEADDR + 32'h00000C88;
parameter DDR_PHY_DX5LCDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX5LCDLR3 =    DDR_PHY_BASEADDR + 32'h00000C8C;
parameter DDR_PHY_DX5LCDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX5LCDLR4 =    DDR_PHY_BASEADDR + 32'h00000C90;
parameter DDR_PHY_DX5LCDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX5LCDLR5 =    DDR_PHY_BASEADDR + 32'h00000C94;
parameter DDR_PHY_DX5LCDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX5MDLR0 =    DDR_PHY_BASEADDR + 32'h00000CA0;
parameter DDR_PHY_DX5MDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX5MDLR1 =    DDR_PHY_BASEADDR + 32'h00000CA4;
parameter DDR_PHY_DX5MDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GTR0 =    DDR_PHY_BASEADDR + 32'h00000CC0;
parameter DDR_PHY_DX5GTR0_DEFVAL =   32'h20000;
parameter DDR_PHY_DX5RSR0 =    DDR_PHY_BASEADDR + 32'h00000CD0;
parameter DDR_PHY_DX5RSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX5RSR1 =    DDR_PHY_BASEADDR + 32'h00000CD4;
parameter DDR_PHY_DX5RSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX5RSR2 =    DDR_PHY_BASEADDR + 32'h00000CD8;
parameter DDR_PHY_DX5RSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX5RSR3 =    DDR_PHY_BASEADDR + 32'h00000CDC;
parameter DDR_PHY_DX5RSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GSR0 =    DDR_PHY_BASEADDR + 32'h00000CE0;
parameter DDR_PHY_DX5GSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GSR1 =    DDR_PHY_BASEADDR + 32'h00000CE4;
parameter DDR_PHY_DX5GSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GSR2 =    DDR_PHY_BASEADDR + 32'h00000CE8;
parameter DDR_PHY_DX5GSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GSR3 =    DDR_PHY_BASEADDR + 32'h00000CEC;
parameter DDR_PHY_DX5GSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GSR4 =    DDR_PHY_BASEADDR + 32'h00000CF0;
parameter DDR_PHY_DX5GSR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GSR5 =    DDR_PHY_BASEADDR + 32'h00000CF4;
parameter DDR_PHY_DX5GSR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX5GSR6 =    DDR_PHY_BASEADDR + 32'h00000CF8;
parameter DDR_PHY_DX5GSR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GCR0 =    DDR_PHY_BASEADDR + 32'h00000D00;
parameter DDR_PHY_DX6GCR0_DEFVAL =   32'h40200204;
parameter DDR_PHY_DX6GCR1 =    DDR_PHY_BASEADDR + 32'h00000D04;
parameter DDR_PHY_DX6GCR1_DEFVAL =   32'h7fff;
parameter DDR_PHY_DX6GCR2 =    DDR_PHY_BASEADDR + 32'h00000D08;
parameter DDR_PHY_DX6GCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GCR3 =    DDR_PHY_BASEADDR + 32'h00000D0C;
parameter DDR_PHY_DX6GCR3_DEFVAL =   32'h3f000008;
parameter DDR_PHY_DX6GCR4 =    DDR_PHY_BASEADDR + 32'h00000D10;
parameter DDR_PHY_DX6GCR4_DEFVAL =   32'he00003c;
parameter DDR_PHY_DX6GCR5 =    DDR_PHY_BASEADDR + 32'h00000D14;
parameter DDR_PHY_DX6GCR5_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX6GCR6 =    DDR_PHY_BASEADDR + 32'h00000D18;
parameter DDR_PHY_DX6GCR6_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX6GCR7 =    DDR_PHY_BASEADDR + 32'h00000D1C;
parameter DDR_PHY_DX6GCR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GCR8 =    DDR_PHY_BASEADDR + 32'h00000D20;
parameter DDR_PHY_DX6GCR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GCR9 =    DDR_PHY_BASEADDR + 32'h00000D24;
parameter DDR_PHY_DX6GCR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX6BDLR0 =    DDR_PHY_BASEADDR + 32'h00000D40;
parameter DDR_PHY_DX6BDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX6BDLR1 =    DDR_PHY_BASEADDR + 32'h00000D44;
parameter DDR_PHY_DX6BDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX6BDLR2 =    DDR_PHY_BASEADDR + 32'h00000D48;
parameter DDR_PHY_DX6BDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX6BDLR3 =    DDR_PHY_BASEADDR + 32'h00000D50;
parameter DDR_PHY_DX6BDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX6BDLR4 =    DDR_PHY_BASEADDR + 32'h00000D54;
parameter DDR_PHY_DX6BDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX6BDLR5 =    DDR_PHY_BASEADDR + 32'h00000D58;
parameter DDR_PHY_DX6BDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX6BDLR6 =    DDR_PHY_BASEADDR + 32'h00000D60;
parameter DDR_PHY_DX6BDLR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX6BDLR7 =    DDR_PHY_BASEADDR + 32'h00000D64;
parameter DDR_PHY_DX6BDLR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX6BDLR8 =    DDR_PHY_BASEADDR + 32'h00000D68;
parameter DDR_PHY_DX6BDLR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX6BDLR9 =    DDR_PHY_BASEADDR + 32'h00000D6C;
parameter DDR_PHY_DX6BDLR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX6LCDLR0 =    DDR_PHY_BASEADDR + 32'h00000D80;
parameter DDR_PHY_DX6LCDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX6LCDLR1 =    DDR_PHY_BASEADDR + 32'h00000D84;
parameter DDR_PHY_DX6LCDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX6LCDLR2 =    DDR_PHY_BASEADDR + 32'h00000D88;
parameter DDR_PHY_DX6LCDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX6LCDLR3 =    DDR_PHY_BASEADDR + 32'h00000D8C;
parameter DDR_PHY_DX6LCDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX6LCDLR4 =    DDR_PHY_BASEADDR + 32'h00000D90;
parameter DDR_PHY_DX6LCDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX6LCDLR5 =    DDR_PHY_BASEADDR + 32'h00000D94;
parameter DDR_PHY_DX6LCDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX6MDLR0 =    DDR_PHY_BASEADDR + 32'h00000DA0;
parameter DDR_PHY_DX6MDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX6MDLR1 =    DDR_PHY_BASEADDR + 32'h00000DA4;
parameter DDR_PHY_DX6MDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GTR0 =    DDR_PHY_BASEADDR + 32'h00000DC0;
parameter DDR_PHY_DX6GTR0_DEFVAL =   32'h20000;
parameter DDR_PHY_DX6RSR0 =    DDR_PHY_BASEADDR + 32'h00000DD0;
parameter DDR_PHY_DX6RSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX6RSR1 =    DDR_PHY_BASEADDR + 32'h00000DD4;
parameter DDR_PHY_DX6RSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX6RSR2 =    DDR_PHY_BASEADDR + 32'h00000DD8;
parameter DDR_PHY_DX6RSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX6RSR3 =    DDR_PHY_BASEADDR + 32'h00000DDC;
parameter DDR_PHY_DX6RSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GSR0 =    DDR_PHY_BASEADDR + 32'h00000DE0;
parameter DDR_PHY_DX6GSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GSR1 =    DDR_PHY_BASEADDR + 32'h00000DE4;
parameter DDR_PHY_DX6GSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GSR2 =    DDR_PHY_BASEADDR + 32'h00000DE8;
parameter DDR_PHY_DX6GSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GSR3 =    DDR_PHY_BASEADDR + 32'h00000DEC;
parameter DDR_PHY_DX6GSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GSR4 =    DDR_PHY_BASEADDR + 32'h00000DF0;
parameter DDR_PHY_DX6GSR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GSR5 =    DDR_PHY_BASEADDR + 32'h00000DF4;
parameter DDR_PHY_DX6GSR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX6GSR6 =    DDR_PHY_BASEADDR + 32'h00000DF8;
parameter DDR_PHY_DX6GSR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GCR0 =    DDR_PHY_BASEADDR + 32'h00000E00;
parameter DDR_PHY_DX7GCR0_DEFVAL =   32'h40200204;
parameter DDR_PHY_DX7GCR1 =    DDR_PHY_BASEADDR + 32'h00000E04;
parameter DDR_PHY_DX7GCR1_DEFVAL =   32'h7fff;
parameter DDR_PHY_DX7GCR2 =    DDR_PHY_BASEADDR + 32'h00000E08;
parameter DDR_PHY_DX7GCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GCR3 =    DDR_PHY_BASEADDR + 32'h00000E0C;
parameter DDR_PHY_DX7GCR3_DEFVAL =   32'h3f000008;
parameter DDR_PHY_DX7GCR4 =    DDR_PHY_BASEADDR + 32'h00000E10;
parameter DDR_PHY_DX7GCR4_DEFVAL =   32'he00003c;
parameter DDR_PHY_DX7GCR5 =    DDR_PHY_BASEADDR + 32'h00000E14;
parameter DDR_PHY_DX7GCR5_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX7GCR6 =    DDR_PHY_BASEADDR + 32'h00000E18;
parameter DDR_PHY_DX7GCR6_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX7GCR7 =    DDR_PHY_BASEADDR + 32'h00000E1C;
parameter DDR_PHY_DX7GCR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GCR8 =    DDR_PHY_BASEADDR + 32'h00000E20;
parameter DDR_PHY_DX7GCR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GCR9 =    DDR_PHY_BASEADDR + 32'h00000E24;
parameter DDR_PHY_DX7GCR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX7BDLR0 =    DDR_PHY_BASEADDR + 32'h00000E40;
parameter DDR_PHY_DX7BDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX7BDLR1 =    DDR_PHY_BASEADDR + 32'h00000E44;
parameter DDR_PHY_DX7BDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX7BDLR2 =    DDR_PHY_BASEADDR + 32'h00000E48;
parameter DDR_PHY_DX7BDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX7BDLR3 =    DDR_PHY_BASEADDR + 32'h00000E50;
parameter DDR_PHY_DX7BDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX7BDLR4 =    DDR_PHY_BASEADDR + 32'h00000E54;
parameter DDR_PHY_DX7BDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX7BDLR5 =    DDR_PHY_BASEADDR + 32'h00000E58;
parameter DDR_PHY_DX7BDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX7BDLR6 =    DDR_PHY_BASEADDR + 32'h00000E60;
parameter DDR_PHY_DX7BDLR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX7BDLR7 =    DDR_PHY_BASEADDR + 32'h00000E64;
parameter DDR_PHY_DX7BDLR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX7BDLR8 =    DDR_PHY_BASEADDR + 32'h00000E68;
parameter DDR_PHY_DX7BDLR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX7BDLR9 =    DDR_PHY_BASEADDR + 32'h00000E6C;
parameter DDR_PHY_DX7BDLR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX7LCDLR0 =    DDR_PHY_BASEADDR + 32'h00000E80;
parameter DDR_PHY_DX7LCDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX7LCDLR1 =    DDR_PHY_BASEADDR + 32'h00000E84;
parameter DDR_PHY_DX7LCDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX7LCDLR2 =    DDR_PHY_BASEADDR + 32'h00000E88;
parameter DDR_PHY_DX7LCDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX7LCDLR3 =    DDR_PHY_BASEADDR + 32'h00000E8C;
parameter DDR_PHY_DX7LCDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX7LCDLR4 =    DDR_PHY_BASEADDR + 32'h00000E90;
parameter DDR_PHY_DX7LCDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX7LCDLR5 =    DDR_PHY_BASEADDR + 32'h00000E94;
parameter DDR_PHY_DX7LCDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX7MDLR0 =    DDR_PHY_BASEADDR + 32'h00000EA0;
parameter DDR_PHY_DX7MDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX7MDLR1 =    DDR_PHY_BASEADDR + 32'h00000EA4;
parameter DDR_PHY_DX7MDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GTR0 =    DDR_PHY_BASEADDR + 32'h00000EC0;
parameter DDR_PHY_DX7GTR0_DEFVAL =   32'h20000;
parameter DDR_PHY_DX7RSR0 =    DDR_PHY_BASEADDR + 32'h00000ED0;
parameter DDR_PHY_DX7RSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX7RSR1 =    DDR_PHY_BASEADDR + 32'h00000ED4;
parameter DDR_PHY_DX7RSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX7RSR2 =    DDR_PHY_BASEADDR + 32'h00000ED8;
parameter DDR_PHY_DX7RSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX7RSR3 =    DDR_PHY_BASEADDR + 32'h00000EDC;
parameter DDR_PHY_DX7RSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GSR0 =    DDR_PHY_BASEADDR + 32'h00000EE0;
parameter DDR_PHY_DX7GSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GSR1 =    DDR_PHY_BASEADDR + 32'h00000EE4;
parameter DDR_PHY_DX7GSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GSR2 =    DDR_PHY_BASEADDR + 32'h00000EE8;
parameter DDR_PHY_DX7GSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GSR3 =    DDR_PHY_BASEADDR + 32'h00000EEC;
parameter DDR_PHY_DX7GSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GSR4 =    DDR_PHY_BASEADDR + 32'h00000EF0;
parameter DDR_PHY_DX7GSR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GSR5 =    DDR_PHY_BASEADDR + 32'h00000EF4;
parameter DDR_PHY_DX7GSR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX7GSR6 =    DDR_PHY_BASEADDR + 32'h00000EF8;
parameter DDR_PHY_DX7GSR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GCR0 =    DDR_PHY_BASEADDR + 32'h00000F00;
parameter DDR_PHY_DX8GCR0_DEFVAL =   32'h40200204;
parameter DDR_PHY_DX8GCR1 =    DDR_PHY_BASEADDR + 32'h00000F04;
parameter DDR_PHY_DX8GCR1_DEFVAL =   32'h7fff;
parameter DDR_PHY_DX8GCR2 =    DDR_PHY_BASEADDR + 32'h00000F08;
parameter DDR_PHY_DX8GCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GCR3 =    DDR_PHY_BASEADDR + 32'h00000F0C;
parameter DDR_PHY_DX8GCR3_DEFVAL =   32'h3f000008;
parameter DDR_PHY_DX8GCR4 =    DDR_PHY_BASEADDR + 32'h00000F10;
parameter DDR_PHY_DX8GCR4_DEFVAL =   32'he00003c;
parameter DDR_PHY_DX8GCR5 =    DDR_PHY_BASEADDR + 32'h00000F14;
parameter DDR_PHY_DX8GCR5_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX8GCR6 =    DDR_PHY_BASEADDR + 32'h00000F18;
parameter DDR_PHY_DX8GCR6_DEFVAL =   32'h9090909;
parameter DDR_PHY_DX8GCR7 =    DDR_PHY_BASEADDR + 32'h00000F1C;
parameter DDR_PHY_DX8GCR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GCR8 =    DDR_PHY_BASEADDR + 32'h00000F20;
parameter DDR_PHY_DX8GCR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GCR9 =    DDR_PHY_BASEADDR + 32'h00000F24;
parameter DDR_PHY_DX8GCR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX8BDLR0 =    DDR_PHY_BASEADDR + 32'h00000F40;
parameter DDR_PHY_DX8BDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX8BDLR1 =    DDR_PHY_BASEADDR + 32'h00000F44;
parameter DDR_PHY_DX8BDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8BDLR2 =    DDR_PHY_BASEADDR + 32'h00000F48;
parameter DDR_PHY_DX8BDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8BDLR3 =    DDR_PHY_BASEADDR + 32'h00000F50;
parameter DDR_PHY_DX8BDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX8BDLR4 =    DDR_PHY_BASEADDR + 32'h00000F54;
parameter DDR_PHY_DX8BDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX8BDLR5 =    DDR_PHY_BASEADDR + 32'h00000F58;
parameter DDR_PHY_DX8BDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX8BDLR6 =    DDR_PHY_BASEADDR + 32'h00000F60;
parameter DDR_PHY_DX8BDLR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX8BDLR7 =    DDR_PHY_BASEADDR + 32'h00000F64;
parameter DDR_PHY_DX8BDLR7_DEFVAL =   32'h0;
parameter DDR_PHY_DX8BDLR8 =    DDR_PHY_BASEADDR + 32'h00000F68;
parameter DDR_PHY_DX8BDLR8_DEFVAL =   32'h0;
parameter DDR_PHY_DX8BDLR9 =    DDR_PHY_BASEADDR + 32'h00000F6C;
parameter DDR_PHY_DX8BDLR9_DEFVAL =   32'h0;
parameter DDR_PHY_DX8LCDLR0 =    DDR_PHY_BASEADDR + 32'h00000F80;
parameter DDR_PHY_DX8LCDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX8LCDLR1 =    DDR_PHY_BASEADDR + 32'h00000F84;
parameter DDR_PHY_DX8LCDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8LCDLR2 =    DDR_PHY_BASEADDR + 32'h00000F88;
parameter DDR_PHY_DX8LCDLR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8LCDLR3 =    DDR_PHY_BASEADDR + 32'h00000F8C;
parameter DDR_PHY_DX8LCDLR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX8LCDLR4 =    DDR_PHY_BASEADDR + 32'h00000F90;
parameter DDR_PHY_DX8LCDLR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX8LCDLR5 =    DDR_PHY_BASEADDR + 32'h00000F94;
parameter DDR_PHY_DX8LCDLR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX8MDLR0 =    DDR_PHY_BASEADDR + 32'h00000FA0;
parameter DDR_PHY_DX8MDLR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX8MDLR1 =    DDR_PHY_BASEADDR + 32'h00000FA4;
parameter DDR_PHY_DX8MDLR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GTR0 =    DDR_PHY_BASEADDR + 32'h00000FC0;
parameter DDR_PHY_DX8GTR0_DEFVAL =   32'h20000;
parameter DDR_PHY_DX8RSR0 =    DDR_PHY_BASEADDR + 32'h00000FD0;
parameter DDR_PHY_DX8RSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX8RSR1 =    DDR_PHY_BASEADDR + 32'h00000FD4;
parameter DDR_PHY_DX8RSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8RSR2 =    DDR_PHY_BASEADDR + 32'h00000FD8;
parameter DDR_PHY_DX8RSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8RSR3 =    DDR_PHY_BASEADDR + 32'h00000FDC;
parameter DDR_PHY_DX8RSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GSR0 =    DDR_PHY_BASEADDR + 32'h00000FE0;
parameter DDR_PHY_DX8GSR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GSR1 =    DDR_PHY_BASEADDR + 32'h00000FE4;
parameter DDR_PHY_DX8GSR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GSR2 =    DDR_PHY_BASEADDR + 32'h00000FE8;
parameter DDR_PHY_DX8GSR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GSR3 =    DDR_PHY_BASEADDR + 32'h00000FEC;
parameter DDR_PHY_DX8GSR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GSR4 =    DDR_PHY_BASEADDR + 32'h00000FF0;
parameter DDR_PHY_DX8GSR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GSR5 =    DDR_PHY_BASEADDR + 32'h00000FF4;
parameter DDR_PHY_DX8GSR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX8GSR6 =    DDR_PHY_BASEADDR + 32'h00000FF8;
parameter DDR_PHY_DX8GSR6_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL0OSC =    DDR_PHY_BASEADDR + 32'h00001400;
parameter DDR_PHY_DX8SL0OSC_DEFVAL =   32'h19ffe;
parameter DDR_PHY_DX8SL0PLLCR0 =    DDR_PHY_BASEADDR + 32'h00001404;
parameter DDR_PHY_DX8SL0PLLCR0_DEFVAL =   32'h1c0000;
parameter DDR_PHY_DX8SL0PLLCR1 =    DDR_PHY_BASEADDR + 32'h00001408;
parameter DDR_PHY_DX8SL0PLLCR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL0PLLCR2 =    DDR_PHY_BASEADDR + 32'h0000140C;
parameter DDR_PHY_DX8SL0PLLCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL0PLLCR3 =    DDR_PHY_BASEADDR + 32'h00001410;
parameter DDR_PHY_DX8SL0PLLCR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL0PLLCR4 =    DDR_PHY_BASEADDR + 32'h00001414;
parameter DDR_PHY_DX8SL0PLLCR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL0PLLCR5 =    DDR_PHY_BASEADDR + 32'h00001418;
parameter DDR_PHY_DX8SL0PLLCR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL0DQSCTL =    DDR_PHY_BASEADDR + 32'h0000141C;
parameter DDR_PHY_DX8SL0DQSCTL_DEFVAL =   32'h1264000;
parameter DDR_PHY_DX8SL0TRNCTL =    DDR_PHY_BASEADDR + 32'h00001420;
parameter DDR_PHY_DX8SL0TRNCTL_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL0DDLCTL =    DDR_PHY_BASEADDR + 32'h00001424;
parameter DDR_PHY_DX8SL0DDLCTL_DEFVAL =   32'h2;
parameter DDR_PHY_DX8SL0DXCTL1 =    DDR_PHY_BASEADDR + 32'h00001428;
parameter DDR_PHY_DX8SL0DXCTL1_DEFVAL =   32'h40000;
parameter DDR_PHY_DX8SL0DXCTL2 =    DDR_PHY_BASEADDR + 32'h0000142C;
parameter DDR_PHY_DX8SL0DXCTL2_DEFVAL =   32'h141800;
parameter DDR_PHY_DX8SL0IOCR =    DDR_PHY_BASEADDR + 32'h00001430;
parameter DDR_PHY_DX8SL0IOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX4SL0IOCR =    DDR_PHY_BASEADDR + 32'h00001434;
parameter DDR_PHY_DX4SL0IOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL1OSC =    DDR_PHY_BASEADDR + 32'h00001440;
parameter DDR_PHY_DX8SL1OSC_DEFVAL =   32'h19ffe;
parameter DDR_PHY_DX8SL1PLLCR0 =    DDR_PHY_BASEADDR + 32'h00001444;
parameter DDR_PHY_DX8SL1PLLCR0_DEFVAL =   32'h1c0000;
parameter DDR_PHY_DX8SL1PLLCR1 =    DDR_PHY_BASEADDR + 32'h00001448;
parameter DDR_PHY_DX8SL1PLLCR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL1PLLCR2 =    DDR_PHY_BASEADDR + 32'h0000144C;
parameter DDR_PHY_DX8SL1PLLCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL1PLLCR3 =    DDR_PHY_BASEADDR + 32'h00001450;
parameter DDR_PHY_DX8SL1PLLCR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL1PLLCR4 =    DDR_PHY_BASEADDR + 32'h00001454;
parameter DDR_PHY_DX8SL1PLLCR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL1PLLCR5 =    DDR_PHY_BASEADDR + 32'h00001458;
parameter DDR_PHY_DX8SL1PLLCR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL1DQSCTL =    DDR_PHY_BASEADDR + 32'h0000145C;
parameter DDR_PHY_DX8SL1DQSCTL_DEFVAL =   32'h1264000;
parameter DDR_PHY_DX8SL1TRNCTL =    DDR_PHY_BASEADDR + 32'h00001460;
parameter DDR_PHY_DX8SL1TRNCTL_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL1DDLCTL =    DDR_PHY_BASEADDR + 32'h00001464;
parameter DDR_PHY_DX8SL1DDLCTL_DEFVAL =   32'h2;
parameter DDR_PHY_DX8SL1DXCTL1 =    DDR_PHY_BASEADDR + 32'h00001468;
parameter DDR_PHY_DX8SL1DXCTL1_DEFVAL =   32'h40000;
parameter DDR_PHY_DX8SL1DXCTL2 =    DDR_PHY_BASEADDR + 32'h0000146C;
parameter DDR_PHY_DX8SL1DXCTL2_DEFVAL =   32'h141800;
parameter DDR_PHY_DX8SL1IOCR =    DDR_PHY_BASEADDR + 32'h00001470;
parameter DDR_PHY_DX8SL1IOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX4SL1IOCR =    DDR_PHY_BASEADDR + 32'h00001474;
parameter DDR_PHY_DX4SL1IOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL2OSC =    DDR_PHY_BASEADDR + 32'h00001480;
parameter DDR_PHY_DX8SL2OSC_DEFVAL =   32'h19ffe;
parameter DDR_PHY_DX8SL2PLLCR0 =    DDR_PHY_BASEADDR + 32'h00001484;
parameter DDR_PHY_DX8SL2PLLCR0_DEFVAL =   32'h1c0000;
parameter DDR_PHY_DX8SL2PLLCR1 =    DDR_PHY_BASEADDR + 32'h00001488;
parameter DDR_PHY_DX8SL2PLLCR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL2PLLCR2 =    DDR_PHY_BASEADDR + 32'h0000148C;
parameter DDR_PHY_DX8SL2PLLCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL2PLLCR3 =    DDR_PHY_BASEADDR + 32'h00001490;
parameter DDR_PHY_DX8SL2PLLCR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL2PLLCR4 =    DDR_PHY_BASEADDR + 32'h00001494;
parameter DDR_PHY_DX8SL2PLLCR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL2PLLCR5 =    DDR_PHY_BASEADDR + 32'h00001498;
parameter DDR_PHY_DX8SL2PLLCR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL2DQSCTL =    DDR_PHY_BASEADDR + 32'h0000149C;
parameter DDR_PHY_DX8SL2DQSCTL_DEFVAL =   32'h1264000;
parameter DDR_PHY_DX8SL2TRNCTL =    DDR_PHY_BASEADDR + 32'h000014A0;
parameter DDR_PHY_DX8SL2TRNCTL_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL2DDLCTL =    DDR_PHY_BASEADDR + 32'h000014A4;
parameter DDR_PHY_DX8SL2DDLCTL_DEFVAL =   32'h2;
parameter DDR_PHY_DX8SL2DXCTL1 =    DDR_PHY_BASEADDR + 32'h000014A8;
parameter DDR_PHY_DX8SL2DXCTL1_DEFVAL =   32'h40000;
parameter DDR_PHY_DX8SL2DXCTL2 =    DDR_PHY_BASEADDR + 32'h000014AC;
parameter DDR_PHY_DX8SL2DXCTL2_DEFVAL =   32'h141800;
parameter DDR_PHY_DX8SL2IOCR =    DDR_PHY_BASEADDR + 32'h000014B0;
parameter DDR_PHY_DX8SL2IOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX4SL2IOCR =    DDR_PHY_BASEADDR + 32'h000014B4;
parameter DDR_PHY_DX4SL2IOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL3OSC =    DDR_PHY_BASEADDR + 32'h000014C0;
parameter DDR_PHY_DX8SL3OSC_DEFVAL =   32'h19ffe;
parameter DDR_PHY_DX8SL3PLLCR0 =    DDR_PHY_BASEADDR + 32'h000014C4;
parameter DDR_PHY_DX8SL3PLLCR0_DEFVAL =   32'h1c0000;
parameter DDR_PHY_DX8SL3PLLCR1 =    DDR_PHY_BASEADDR + 32'h000014C8;
parameter DDR_PHY_DX8SL3PLLCR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL3PLLCR2 =    DDR_PHY_BASEADDR + 32'h000014CC;
parameter DDR_PHY_DX8SL3PLLCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL3PLLCR3 =    DDR_PHY_BASEADDR + 32'h000014D0;
parameter DDR_PHY_DX8SL3PLLCR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL3PLLCR4 =    DDR_PHY_BASEADDR + 32'h000014D4;
parameter DDR_PHY_DX8SL3PLLCR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL3PLLCR5 =    DDR_PHY_BASEADDR + 32'h000014D8;
parameter DDR_PHY_DX8SL3PLLCR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL3DQSCTL =    DDR_PHY_BASEADDR + 32'h000014DC;
parameter DDR_PHY_DX8SL3DQSCTL_DEFVAL =   32'h1264000;
parameter DDR_PHY_DX8SL3TRNCTL =    DDR_PHY_BASEADDR + 32'h000014E0;
parameter DDR_PHY_DX8SL3TRNCTL_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL3DDLCTL =    DDR_PHY_BASEADDR + 32'h000014E4;
parameter DDR_PHY_DX8SL3DDLCTL_DEFVAL =   32'h2;
parameter DDR_PHY_DX8SL3DXCTL1 =    DDR_PHY_BASEADDR + 32'h000014E8;
parameter DDR_PHY_DX8SL3DXCTL1_DEFVAL =   32'h40000;
parameter DDR_PHY_DX8SL3DXCTL2 =    DDR_PHY_BASEADDR + 32'h000014EC;
parameter DDR_PHY_DX8SL3DXCTL2_DEFVAL =   32'h141800;
parameter DDR_PHY_DX8SL3IOCR =    DDR_PHY_BASEADDR + 32'h000014F0;
parameter DDR_PHY_DX8SL3IOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX4SL3IOCR =    DDR_PHY_BASEADDR + 32'h000014F4;
parameter DDR_PHY_DX4SL3IOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL4OSC =    DDR_PHY_BASEADDR + 32'h00001500;
parameter DDR_PHY_DX8SL4OSC_DEFVAL =   32'h19ffe;
parameter DDR_PHY_DX8SL4PLLCR0 =    DDR_PHY_BASEADDR + 32'h00001504;
parameter DDR_PHY_DX8SL4PLLCR0_DEFVAL =   32'h1c0000;
parameter DDR_PHY_DX8SL4PLLCR1 =    DDR_PHY_BASEADDR + 32'h00001508;
parameter DDR_PHY_DX8SL4PLLCR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL4PLLCR2 =    DDR_PHY_BASEADDR + 32'h0000150C;
parameter DDR_PHY_DX8SL4PLLCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL4PLLCR3 =    DDR_PHY_BASEADDR + 32'h00001510;
parameter DDR_PHY_DX8SL4PLLCR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL4PLLCR4 =    DDR_PHY_BASEADDR + 32'h00001514;
parameter DDR_PHY_DX8SL4PLLCR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL4PLLCR5 =    DDR_PHY_BASEADDR + 32'h00001518;
parameter DDR_PHY_DX8SL4PLLCR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL4DQSCTL =    DDR_PHY_BASEADDR + 32'h0000151C;
parameter DDR_PHY_DX8SL4DQSCTL_DEFVAL =   32'h1264000;
parameter DDR_PHY_DX8SL4TRNCTL =    DDR_PHY_BASEADDR + 32'h00001520;
parameter DDR_PHY_DX8SL4TRNCTL_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SL4DDLCTL =    DDR_PHY_BASEADDR + 32'h00001524;
parameter DDR_PHY_DX8SL4DDLCTL_DEFVAL =   32'h2;
parameter DDR_PHY_DX8SL4DXCTL1 =    DDR_PHY_BASEADDR + 32'h00001528;
parameter DDR_PHY_DX8SL4DXCTL1_DEFVAL =   32'h40000;
parameter DDR_PHY_DX8SL4DXCTL2 =    DDR_PHY_BASEADDR + 32'h0000152C;
parameter DDR_PHY_DX8SL4DXCTL2_DEFVAL =   32'h141800;
parameter DDR_PHY_DX8SL4IOCR =    DDR_PHY_BASEADDR + 32'h00001530;
parameter DDR_PHY_DX8SL4IOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX4SL4IOCR =    DDR_PHY_BASEADDR + 32'h00001534;
parameter DDR_PHY_DX4SL4IOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBOSC =    DDR_PHY_BASEADDR + 32'h000017C0;
parameter DDR_PHY_DX8SLBOSC_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBPLLCR0 =    DDR_PHY_BASEADDR + 32'h000017C4;
parameter DDR_PHY_DX8SLBPLLCR0_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBPLLCR1 =    DDR_PHY_BASEADDR + 32'h000017C8;
parameter DDR_PHY_DX8SLBPLLCR1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBPLLCR2 =    DDR_PHY_BASEADDR + 32'h000017CC;
parameter DDR_PHY_DX8SLBPLLCR2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBPLLCR3 =    DDR_PHY_BASEADDR + 32'h000017D0;
parameter DDR_PHY_DX8SLBPLLCR3_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBPLLCR4 =    DDR_PHY_BASEADDR + 32'h000017D4;
parameter DDR_PHY_DX8SLBPLLCR4_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBPLLCR5 =    DDR_PHY_BASEADDR + 32'h000017D8;
parameter DDR_PHY_DX8SLBPLLCR5_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBDQSCTL =    DDR_PHY_BASEADDR + 32'h000017DC;
parameter DDR_PHY_DX8SLBDQSCTL_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBTRNCTL =    DDR_PHY_BASEADDR + 32'h000017E0;
parameter DDR_PHY_DX8SLBTRNCTL_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBDDLCTL =    DDR_PHY_BASEADDR + 32'h000017E4;
parameter DDR_PHY_DX8SLBDDLCTL_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBDXCTL1 =    DDR_PHY_BASEADDR + 32'h000017E8;
parameter DDR_PHY_DX8SLBDXCTL1_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBDXCTL2 =    DDR_PHY_BASEADDR + 32'h000017EC;
parameter DDR_PHY_DX8SLBDXCTL2_DEFVAL =   32'h0;
parameter DDR_PHY_DX8SLBIOCR =    DDR_PHY_BASEADDR + 32'h000017F0;
parameter DDR_PHY_DX8SLBIOCR_DEFVAL =   32'h0;
parameter DDR_PHY_DX4SLBIOCR =    DDR_PHY_BASEADDR + 32'h000017F4;
parameter DDR_PHY_DX4SLBIOCR_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PORT_TYPE =    DDR_QOS_CTRL_BASEADDR + 32'h00000000;
parameter DDR_QOS_CTRL_PORT_TYPE_DEFVAL =   32'ha845;
parameter DDR_QOS_CTRL_QOS_CTRL =    DDR_QOS_CTRL_BASEADDR + 32'h00000004;
parameter DDR_QOS_CTRL_QOS_CTRL_DEFVAL =   32'h400000;
parameter DDR_QOS_CTRL_RD_HPR_THRSLD =    DDR_QOS_CTRL_BASEADDR + 32'h00000008;
parameter DDR_QOS_CTRL_RD_HPR_THRSLD_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_RD_LPR_THRSLD =    DDR_QOS_CTRL_BASEADDR + 32'h0000000C;
parameter DDR_QOS_CTRL_RD_LPR_THRSLD_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_WR_THRSLD =    DDR_QOS_CTRL_BASEADDR + 32'h00000010;
parameter DDR_QOS_CTRL_WR_THRSLD_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_ZQCS_CTRL0 =    DDR_QOS_CTRL_BASEADDR + 32'h00000014;
parameter DDR_QOS_CTRL_ZQCS_CTRL0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_ZQCS_CTRL1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000018;
parameter DDR_QOS_CTRL_ZQCS_CTRL1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_ZQCS_STATUS =    DDR_QOS_CTRL_BASEADDR + 32'h0000001C;
parameter DDR_QOS_CTRL_ZQCS_STATUS_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_EXT_REFRESH =    DDR_QOS_CTRL_BASEADDR + 32'h00000020;
parameter DDR_QOS_CTRL_DDRC_EXT_REFRESH_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRPHY_SMODE =    DDR_QOS_CTRL_BASEADDR + 32'h00000024;
parameter DDR_QOS_CTRL_DDRPHY_SMODE_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_QOS_IRQ_STATUS =    DDR_QOS_CTRL_BASEADDR + 32'h00000200;
parameter DDR_QOS_CTRL_QOS_IRQ_STATUS_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_QOS_IRQ_ENABLE =    DDR_QOS_CTRL_BASEADDR + 32'h00000208;
parameter DDR_QOS_CTRL_QOS_IRQ_ENABLE_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_QOS_IRQ_DISABLE =    DDR_QOS_CTRL_BASEADDR + 32'h0000020C;
parameter DDR_QOS_CTRL_QOS_IRQ_DISABLE_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_QOS_IRQ_TRIGGER =    DDR_QOS_CTRL_BASEADDR + 32'h00000210;
parameter DDR_QOS_CTRL_QOS_IRQ_TRIGGER_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_CTRL =    DDR_QOS_CTRL_BASEADDR + 32'h00000400;
parameter DDR_QOS_CTRL_PC_CTRL_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_TOTAL_CYL_CNT =    DDR_QOS_CTRL_BASEADDR + 32'h00000404;
parameter DDR_QOS_CTRL_PC_TOTAL_CYL_CNT_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_0 =    DDR_QOS_CTRL_BASEADDR + 32'h00000408;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_0 =    DDR_QOS_CTRL_BASEADDR + 32'h0000040C;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_0 =    DDR_QOS_CTRL_BASEADDR + 32'h00000410;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_0 =    DDR_QOS_CTRL_BASEADDR + 32'h00000414;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_0 =    DDR_QOS_CTRL_BASEADDR + 32'h00000418;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_0 =    DDR_QOS_CTRL_BASEADDR + 32'h0000041C;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_0 =    DDR_QOS_CTRL_BASEADDR + 32'h00000420;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_0 =    DDR_QOS_CTRL_BASEADDR + 32'h00000424;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000428;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_1 =    DDR_QOS_CTRL_BASEADDR + 32'h0000042C;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000430;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000434;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000438;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_1 =    DDR_QOS_CTRL_BASEADDR + 32'h0000043C;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000440;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000444;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_2 =    DDR_QOS_CTRL_BASEADDR + 32'h00000448;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_2 =    DDR_QOS_CTRL_BASEADDR + 32'h0000044C;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_2 =    DDR_QOS_CTRL_BASEADDR + 32'h00000450;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_2 =    DDR_QOS_CTRL_BASEADDR + 32'h00000454;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_2 =    DDR_QOS_CTRL_BASEADDR + 32'h00000458;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_2 =    DDR_QOS_CTRL_BASEADDR + 32'h0000045C;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_2 =    DDR_QOS_CTRL_BASEADDR + 32'h00000460;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_2 =    DDR_QOS_CTRL_BASEADDR + 32'h00000464;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_3 =    DDR_QOS_CTRL_BASEADDR + 32'h00000468;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_3 =    DDR_QOS_CTRL_BASEADDR + 32'h0000046C;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_3 =    DDR_QOS_CTRL_BASEADDR + 32'h00000470;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_3 =    DDR_QOS_CTRL_BASEADDR + 32'h00000474;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_3 =    DDR_QOS_CTRL_BASEADDR + 32'h00000478;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_3 =    DDR_QOS_CTRL_BASEADDR + 32'h0000047C;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_3 =    DDR_QOS_CTRL_BASEADDR + 32'h00000480;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_3 =    DDR_QOS_CTRL_BASEADDR + 32'h00000484;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_4 =    DDR_QOS_CTRL_BASEADDR + 32'h00000488;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_4_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_4 =    DDR_QOS_CTRL_BASEADDR + 32'h0000048C;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_4_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_4 =    DDR_QOS_CTRL_BASEADDR + 32'h00000490;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_4_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_4 =    DDR_QOS_CTRL_BASEADDR + 32'h00000494;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_4_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_4 =    DDR_QOS_CTRL_BASEADDR + 32'h00000498;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_4_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_4 =    DDR_QOS_CTRL_BASEADDR + 32'h0000049C;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_4_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_4 =    DDR_QOS_CTRL_BASEADDR + 32'h000004A0;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_4_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_4 =    DDR_QOS_CTRL_BASEADDR + 32'h000004A4;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_4_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_5 =    DDR_QOS_CTRL_BASEADDR + 32'h000004A8;
parameter DDR_QOS_CTRL_PC_RDCMD_CNT_PORT_5_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_5 =    DDR_QOS_CTRL_BASEADDR + 32'h000004AC;
parameter DDR_QOS_CTRL_PC_WRCMD_CNT_PORT_5_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_5 =    DDR_QOS_CTRL_BASEADDR + 32'h000004B0;
parameter DDR_QOS_CTRL_PC_RDCMD_STL_CNT_PORT_5_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_5 =    DDR_QOS_CTRL_BASEADDR + 32'h000004B4;
parameter DDR_QOS_CTRL_PC_WRCMD_STL_CNT_PORT_5_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_5 =    DDR_QOS_CTRL_BASEADDR + 32'h000004B8;
parameter DDR_QOS_CTRL_PC_RDDATA_CNT_PORT_5_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_5 =    DDR_QOS_CTRL_BASEADDR + 32'h000004BC;
parameter DDR_QOS_CTRL_PC_WRDATA_CNT_PORT_5_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_5 =    DDR_QOS_CTRL_BASEADDR + 32'h000004C0;
parameter DDR_QOS_CTRL_PC_RDDATA_STL_CNT_PORT_5_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_5 =    DDR_QOS_CTRL_BASEADDR + 32'h000004C4;
parameter DDR_QOS_CTRL_PC_WRDATA_STL_CNT_PORT_5_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_PC_COPY_PERIOD =    DDR_QOS_CTRL_BASEADDR + 32'h000004E8;
parameter DDR_QOS_CTRL_PC_COPY_PERIOD_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_WR_RAM =    DDR_QOS_CTRL_BASEADDR + 32'h00000500;
parameter DDR_QOS_CTRL_DDRC_WR_RAM_DEFVAL =   32'h5b;
parameter DDR_QOS_CTRL_DDRC_RD_RAM =    DDR_QOS_CTRL_BASEADDR + 32'h00000504;
parameter DDR_QOS_CTRL_DDRC_RD_RAM_DEFVAL =   32'h5b;
parameter DDR_QOS_CTRL_DDRC_URGENT =    DDR_QOS_CTRL_BASEADDR + 32'h00000510;
parameter DDR_QOS_CTRL_DDRC_URGENT_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_QVN_CTRL =    DDR_QOS_CTRL_BASEADDR + 32'h00000514;
parameter DDR_QOS_CTRL_DDRC_QVN_CTRL_DEFVAL =   32'h3c;
parameter DDR_QOS_CTRL_DDRC_MRR_STATUS =    DDR_QOS_CTRL_BASEADDR + 32'h00000518;
parameter DDR_QOS_CTRL_DDRC_MRR_STATUS_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA0 =    DDR_QOS_CTRL_BASEADDR + 32'h0000051C;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000520;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA2 =    DDR_QOS_CTRL_BASEADDR + 32'h00000524;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA3 =    DDR_QOS_CTRL_BASEADDR + 32'h00000528;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA4 =    DDR_QOS_CTRL_BASEADDR + 32'h0000052C;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA4_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA5 =    DDR_QOS_CTRL_BASEADDR + 32'h00000530;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA5_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA6 =    DDR_QOS_CTRL_BASEADDR + 32'h00000534;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA6_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA7 =    DDR_QOS_CTRL_BASEADDR + 32'h00000538;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA7_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA8 =    DDR_QOS_CTRL_BASEADDR + 32'h0000053C;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA8_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA9 =    DDR_QOS_CTRL_BASEADDR + 32'h00000540;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA9_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA10 =    DDR_QOS_CTRL_BASEADDR + 32'h00000544;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA10_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA11 =    DDR_QOS_CTRL_BASEADDR + 32'h00000548;
parameter DDR_QOS_CTRL_DDRC_MRR_DATA11_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD0_REG0 =    DDR_QOS_CTRL_BASEADDR + 32'h00000600;
parameter DDR_QOS_CTRL_XPD0_REG0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD0_REG1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000604;
parameter DDR_QOS_CTRL_XPD0_REG1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD0_CTRL0 =    DDR_QOS_CTRL_BASEADDR + 32'h00000608;
parameter DDR_QOS_CTRL_XPD0_CTRL0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD0_CTRL1 =    DDR_QOS_CTRL_BASEADDR + 32'h0000060C;
parameter DDR_QOS_CTRL_XPD0_CTRL1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD0_CTRL2 =    DDR_QOS_CTRL_BASEADDR + 32'h00000614;
parameter DDR_QOS_CTRL_XPD0_CTRL2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD0_CTRL3 =    DDR_QOS_CTRL_BASEADDR + 32'h00000618;
parameter DDR_QOS_CTRL_XPD0_CTRL3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD0_SOFT_RST =    DDR_QOS_CTRL_BASEADDR + 32'h0000061C;
parameter DDR_QOS_CTRL_XPD0_SOFT_RST_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD0_STAT =    DDR_QOS_CTRL_BASEADDR + 32'h00000620;
parameter DDR_QOS_CTRL_XPD0_STAT_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD1_REG0 =    DDR_QOS_CTRL_BASEADDR + 32'h00000624;
parameter DDR_QOS_CTRL_XPD1_REG0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD1_REG1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000628;
parameter DDR_QOS_CTRL_XPD1_REG1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD1_CTRL0 =    DDR_QOS_CTRL_BASEADDR + 32'h0000062C;
parameter DDR_QOS_CTRL_XPD1_CTRL0_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD1_CTRL1 =    DDR_QOS_CTRL_BASEADDR + 32'h00000630;
parameter DDR_QOS_CTRL_XPD1_CTRL1_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD1_CTRL2 =    DDR_QOS_CTRL_BASEADDR + 32'h00000634;
parameter DDR_QOS_CTRL_XPD1_CTRL2_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD1_CTRL3 =    DDR_QOS_CTRL_BASEADDR + 32'h00000638;
parameter DDR_QOS_CTRL_XPD1_CTRL3_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD1_SOFT_RST =    DDR_QOS_CTRL_BASEADDR + 32'h0000063C;
parameter DDR_QOS_CTRL_XPD1_SOFT_RST_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_XPD1_STAT =    DDR_QOS_CTRL_BASEADDR + 32'h00000640;
parameter DDR_QOS_CTRL_XPD1_STAT_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDR_CLK_CTRL =    DDR_QOS_CTRL_BASEADDR + 32'h00000700;
parameter DDR_QOS_CTRL_DDR_CLK_CTRL_DEFVAL =   32'h1;
parameter DDR_QOS_CTRL_DDR_DCD_CTRL =    DDR_QOS_CTRL_BASEADDR + 32'h00000704;
parameter DDR_QOS_CTRL_DDR_DCD_CTRL_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRPHY_CTRL =    DDR_QOS_CTRL_BASEADDR + 32'h00000708;
parameter DDR_QOS_CTRL_DDRPHY_CTRL_DEFVAL =   32'h0;
parameter DDR_QOS_CTRL_DDRC_RETRY_RAM =    DDR_QOS_CTRL_BASEADDR + 32'h0000070C;
parameter DDR_QOS_CTRL_DDRC_RETRY_RAM_DEFVAL =   32'h5b;
parameter DDR_QOS_CTRL_DDR_QOS_ECO =    DDR_QOS_CTRL_BASEADDR + 32'h00000800;
parameter DDR_QOS_CTRL_DDR_QOS_ECO_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_CTRL =    DDR_XMPU0_CFG_BASEADDR + 32'h00000000;
parameter DDR_XMPU0_CFG_CTRL_DEFVAL =   32'hb;
parameter DDR_XMPU0_CFG_ERR_STATUS1 =    DDR_XMPU0_CFG_BASEADDR + 32'h00000004;
parameter DDR_XMPU0_CFG_ERR_STATUS1_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_ERR_STATUS2 =    DDR_XMPU0_CFG_BASEADDR + 32'h00000008;
parameter DDR_XMPU0_CFG_ERR_STATUS2_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_POISON =    DDR_XMPU0_CFG_BASEADDR + 32'h0000000C;
parameter DDR_XMPU0_CFG_POISON_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_ISR =    DDR_XMPU0_CFG_BASEADDR + 32'h00000010;
parameter DDR_XMPU0_CFG_ISR_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_IMR =    DDR_XMPU0_CFG_BASEADDR + 32'h00000014;
parameter DDR_XMPU0_CFG_IMR_DEFVAL =   32'hf;
parameter DDR_XMPU0_CFG_IEN =    DDR_XMPU0_CFG_BASEADDR + 32'h00000018;
parameter DDR_XMPU0_CFG_IEN_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_IDS =    DDR_XMPU0_CFG_BASEADDR + 32'h0000001C;
parameter DDR_XMPU0_CFG_IDS_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_LOCK =    DDR_XMPU0_CFG_BASEADDR + 32'h00000020;
parameter DDR_XMPU0_CFG_LOCK_DEFVAL =   1'h0;
parameter DDR_XMPU0_CFG_ECO =    DDR_XMPU0_CFG_BASEADDR + 32'h000000FC;
parameter DDR_XMPU0_CFG_ECO_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R00_START =    DDR_XMPU0_CFG_BASEADDR + 32'h00000100;
parameter DDR_XMPU0_CFG_R00_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R00_END =    DDR_XMPU0_CFG_BASEADDR + 32'h00000104;
parameter DDR_XMPU0_CFG_R00_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R00_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h00000108;
parameter DDR_XMPU0_CFG_R00_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R00_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h0000010C;
parameter DDR_XMPU0_CFG_R00_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R01_START =    DDR_XMPU0_CFG_BASEADDR + 32'h00000110;
parameter DDR_XMPU0_CFG_R01_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R01_END =    DDR_XMPU0_CFG_BASEADDR + 32'h00000114;
parameter DDR_XMPU0_CFG_R01_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R01_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h00000118;
parameter DDR_XMPU0_CFG_R01_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R01_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h0000011C;
parameter DDR_XMPU0_CFG_R01_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R02_START =    DDR_XMPU0_CFG_BASEADDR + 32'h00000120;
parameter DDR_XMPU0_CFG_R02_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R02_END =    DDR_XMPU0_CFG_BASEADDR + 32'h00000124;
parameter DDR_XMPU0_CFG_R02_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R02_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h00000128;
parameter DDR_XMPU0_CFG_R02_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R02_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h0000012C;
parameter DDR_XMPU0_CFG_R02_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R03_START =    DDR_XMPU0_CFG_BASEADDR + 32'h00000130;
parameter DDR_XMPU0_CFG_R03_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R03_END =    DDR_XMPU0_CFG_BASEADDR + 32'h00000134;
parameter DDR_XMPU0_CFG_R03_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R03_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h00000138;
parameter DDR_XMPU0_CFG_R03_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R03_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h0000013C;
parameter DDR_XMPU0_CFG_R03_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R04_START =    DDR_XMPU0_CFG_BASEADDR + 32'h00000140;
parameter DDR_XMPU0_CFG_R04_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R04_END =    DDR_XMPU0_CFG_BASEADDR + 32'h00000144;
parameter DDR_XMPU0_CFG_R04_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R04_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h00000148;
parameter DDR_XMPU0_CFG_R04_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R04_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h0000014C;
parameter DDR_XMPU0_CFG_R04_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R05_START =    DDR_XMPU0_CFG_BASEADDR + 32'h00000150;
parameter DDR_XMPU0_CFG_R05_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R05_END =    DDR_XMPU0_CFG_BASEADDR + 32'h00000154;
parameter DDR_XMPU0_CFG_R05_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R05_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h00000158;
parameter DDR_XMPU0_CFG_R05_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R05_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h0000015C;
parameter DDR_XMPU0_CFG_R05_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R06_START =    DDR_XMPU0_CFG_BASEADDR + 32'h00000160;
parameter DDR_XMPU0_CFG_R06_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R06_END =    DDR_XMPU0_CFG_BASEADDR + 32'h00000164;
parameter DDR_XMPU0_CFG_R06_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R06_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h00000168;
parameter DDR_XMPU0_CFG_R06_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R06_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h0000016C;
parameter DDR_XMPU0_CFG_R06_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R07_START =    DDR_XMPU0_CFG_BASEADDR + 32'h00000170;
parameter DDR_XMPU0_CFG_R07_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R07_END =    DDR_XMPU0_CFG_BASEADDR + 32'h00000174;
parameter DDR_XMPU0_CFG_R07_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R07_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h00000178;
parameter DDR_XMPU0_CFG_R07_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R07_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h0000017C;
parameter DDR_XMPU0_CFG_R07_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R08_START =    DDR_XMPU0_CFG_BASEADDR + 32'h00000180;
parameter DDR_XMPU0_CFG_R08_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R08_END =    DDR_XMPU0_CFG_BASEADDR + 32'h00000184;
parameter DDR_XMPU0_CFG_R08_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R08_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h00000188;
parameter DDR_XMPU0_CFG_R08_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R08_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h0000018C;
parameter DDR_XMPU0_CFG_R08_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R09_START =    DDR_XMPU0_CFG_BASEADDR + 32'h00000190;
parameter DDR_XMPU0_CFG_R09_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R09_END =    DDR_XMPU0_CFG_BASEADDR + 32'h00000194;
parameter DDR_XMPU0_CFG_R09_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R09_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h00000198;
parameter DDR_XMPU0_CFG_R09_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R09_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h0000019C;
parameter DDR_XMPU0_CFG_R09_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R10_START =    DDR_XMPU0_CFG_BASEADDR + 32'h000001A0;
parameter DDR_XMPU0_CFG_R10_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R10_END =    DDR_XMPU0_CFG_BASEADDR + 32'h000001A4;
parameter DDR_XMPU0_CFG_R10_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R10_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h000001A8;
parameter DDR_XMPU0_CFG_R10_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R10_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h000001AC;
parameter DDR_XMPU0_CFG_R10_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R11_START =    DDR_XMPU0_CFG_BASEADDR + 32'h000001B0;
parameter DDR_XMPU0_CFG_R11_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R11_END =    DDR_XMPU0_CFG_BASEADDR + 32'h000001B4;
parameter DDR_XMPU0_CFG_R11_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R11_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h000001B8;
parameter DDR_XMPU0_CFG_R11_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R11_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h000001BC;
parameter DDR_XMPU0_CFG_R11_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R12_START =    DDR_XMPU0_CFG_BASEADDR + 32'h000001C0;
parameter DDR_XMPU0_CFG_R12_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R12_END =    DDR_XMPU0_CFG_BASEADDR + 32'h000001C4;
parameter DDR_XMPU0_CFG_R12_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R12_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h000001C8;
parameter DDR_XMPU0_CFG_R12_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R12_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h000001CC;
parameter DDR_XMPU0_CFG_R12_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R13_START =    DDR_XMPU0_CFG_BASEADDR + 32'h000001D0;
parameter DDR_XMPU0_CFG_R13_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R13_END =    DDR_XMPU0_CFG_BASEADDR + 32'h000001D4;
parameter DDR_XMPU0_CFG_R13_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R13_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h000001D8;
parameter DDR_XMPU0_CFG_R13_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R13_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h000001DC;
parameter DDR_XMPU0_CFG_R13_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R14_START =    DDR_XMPU0_CFG_BASEADDR + 32'h000001E0;
parameter DDR_XMPU0_CFG_R14_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R14_END =    DDR_XMPU0_CFG_BASEADDR + 32'h000001E4;
parameter DDR_XMPU0_CFG_R14_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R14_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h000001E8;
parameter DDR_XMPU0_CFG_R14_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R14_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h000001EC;
parameter DDR_XMPU0_CFG_R14_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU0_CFG_R15_START =    DDR_XMPU0_CFG_BASEADDR + 32'h000001F0;
parameter DDR_XMPU0_CFG_R15_START_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R15_END =    DDR_XMPU0_CFG_BASEADDR + 32'h000001F4;
parameter DDR_XMPU0_CFG_R15_END_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R15_MASTER =    DDR_XMPU0_CFG_BASEADDR + 32'h000001F8;
parameter DDR_XMPU0_CFG_R15_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU0_CFG_R15_CONFIG =    DDR_XMPU0_CFG_BASEADDR + 32'h000001FC;
parameter DDR_XMPU0_CFG_R15_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_CTRL =    DDR_XMPU1_CFG_BASEADDR + 32'h00000000;
parameter DDR_XMPU1_CFG_CTRL_DEFVAL =   32'hb;
parameter DDR_XMPU1_CFG_ERR_STATUS1 =    DDR_XMPU1_CFG_BASEADDR + 32'h00000004;
parameter DDR_XMPU1_CFG_ERR_STATUS1_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_ERR_STATUS2 =    DDR_XMPU1_CFG_BASEADDR + 32'h00000008;
parameter DDR_XMPU1_CFG_ERR_STATUS2_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_POISON =    DDR_XMPU1_CFG_BASEADDR + 32'h0000000C;
parameter DDR_XMPU1_CFG_POISON_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_ISR =    DDR_XMPU1_CFG_BASEADDR + 32'h00000010;
parameter DDR_XMPU1_CFG_ISR_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_IMR =    DDR_XMPU1_CFG_BASEADDR + 32'h00000014;
parameter DDR_XMPU1_CFG_IMR_DEFVAL =   32'hf;
parameter DDR_XMPU1_CFG_IEN =    DDR_XMPU1_CFG_BASEADDR + 32'h00000018;
parameter DDR_XMPU1_CFG_IEN_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_IDS =    DDR_XMPU1_CFG_BASEADDR + 32'h0000001C;
parameter DDR_XMPU1_CFG_IDS_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_LOCK =    DDR_XMPU1_CFG_BASEADDR + 32'h00000020;
parameter DDR_XMPU1_CFG_LOCK_DEFVAL =   1'h0;
parameter DDR_XMPU1_CFG_ECO =    DDR_XMPU1_CFG_BASEADDR + 32'h000000FC;
parameter DDR_XMPU1_CFG_ECO_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R00_START =    DDR_XMPU1_CFG_BASEADDR + 32'h00000100;
parameter DDR_XMPU1_CFG_R00_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R00_END =    DDR_XMPU1_CFG_BASEADDR + 32'h00000104;
parameter DDR_XMPU1_CFG_R00_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R00_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h00000108;
parameter DDR_XMPU1_CFG_R00_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R00_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h0000010C;
parameter DDR_XMPU1_CFG_R00_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R01_START =    DDR_XMPU1_CFG_BASEADDR + 32'h00000110;
parameter DDR_XMPU1_CFG_R01_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R01_END =    DDR_XMPU1_CFG_BASEADDR + 32'h00000114;
parameter DDR_XMPU1_CFG_R01_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R01_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h00000118;
parameter DDR_XMPU1_CFG_R01_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R01_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h0000011C;
parameter DDR_XMPU1_CFG_R01_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R02_START =    DDR_XMPU1_CFG_BASEADDR + 32'h00000120;
parameter DDR_XMPU1_CFG_R02_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R02_END =    DDR_XMPU1_CFG_BASEADDR + 32'h00000124;
parameter DDR_XMPU1_CFG_R02_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R02_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h00000128;
parameter DDR_XMPU1_CFG_R02_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R02_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h0000012C;
parameter DDR_XMPU1_CFG_R02_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R03_START =    DDR_XMPU1_CFG_BASEADDR + 32'h00000130;
parameter DDR_XMPU1_CFG_R03_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R03_END =    DDR_XMPU1_CFG_BASEADDR + 32'h00000134;
parameter DDR_XMPU1_CFG_R03_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R03_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h00000138;
parameter DDR_XMPU1_CFG_R03_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R03_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h0000013C;
parameter DDR_XMPU1_CFG_R03_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R04_START =    DDR_XMPU1_CFG_BASEADDR + 32'h00000140;
parameter DDR_XMPU1_CFG_R04_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R04_END =    DDR_XMPU1_CFG_BASEADDR + 32'h00000144;
parameter DDR_XMPU1_CFG_R04_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R04_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h00000148;
parameter DDR_XMPU1_CFG_R04_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R04_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h0000014C;
parameter DDR_XMPU1_CFG_R04_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R05_START =    DDR_XMPU1_CFG_BASEADDR + 32'h00000150;
parameter DDR_XMPU1_CFG_R05_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R05_END =    DDR_XMPU1_CFG_BASEADDR + 32'h00000154;
parameter DDR_XMPU1_CFG_R05_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R05_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h00000158;
parameter DDR_XMPU1_CFG_R05_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R05_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h0000015C;
parameter DDR_XMPU1_CFG_R05_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R06_START =    DDR_XMPU1_CFG_BASEADDR + 32'h00000160;
parameter DDR_XMPU1_CFG_R06_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R06_END =    DDR_XMPU1_CFG_BASEADDR + 32'h00000164;
parameter DDR_XMPU1_CFG_R06_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R06_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h00000168;
parameter DDR_XMPU1_CFG_R06_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R06_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h0000016C;
parameter DDR_XMPU1_CFG_R06_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R07_START =    DDR_XMPU1_CFG_BASEADDR + 32'h00000170;
parameter DDR_XMPU1_CFG_R07_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R07_END =    DDR_XMPU1_CFG_BASEADDR + 32'h00000174;
parameter DDR_XMPU1_CFG_R07_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R07_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h00000178;
parameter DDR_XMPU1_CFG_R07_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R07_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h0000017C;
parameter DDR_XMPU1_CFG_R07_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R08_START =    DDR_XMPU1_CFG_BASEADDR + 32'h00000180;
parameter DDR_XMPU1_CFG_R08_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R08_END =    DDR_XMPU1_CFG_BASEADDR + 32'h00000184;
parameter DDR_XMPU1_CFG_R08_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R08_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h00000188;
parameter DDR_XMPU1_CFG_R08_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R08_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h0000018C;
parameter DDR_XMPU1_CFG_R08_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R09_START =    DDR_XMPU1_CFG_BASEADDR + 32'h00000190;
parameter DDR_XMPU1_CFG_R09_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R09_END =    DDR_XMPU1_CFG_BASEADDR + 32'h00000194;
parameter DDR_XMPU1_CFG_R09_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R09_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h00000198;
parameter DDR_XMPU1_CFG_R09_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R09_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h0000019C;
parameter DDR_XMPU1_CFG_R09_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R10_START =    DDR_XMPU1_CFG_BASEADDR + 32'h000001A0;
parameter DDR_XMPU1_CFG_R10_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R10_END =    DDR_XMPU1_CFG_BASEADDR + 32'h000001A4;
parameter DDR_XMPU1_CFG_R10_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R10_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h000001A8;
parameter DDR_XMPU1_CFG_R10_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R10_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h000001AC;
parameter DDR_XMPU1_CFG_R10_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R11_START =    DDR_XMPU1_CFG_BASEADDR + 32'h000001B0;
parameter DDR_XMPU1_CFG_R11_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R11_END =    DDR_XMPU1_CFG_BASEADDR + 32'h000001B4;
parameter DDR_XMPU1_CFG_R11_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R11_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h000001B8;
parameter DDR_XMPU1_CFG_R11_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R11_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h000001BC;
parameter DDR_XMPU1_CFG_R11_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R12_START =    DDR_XMPU1_CFG_BASEADDR + 32'h000001C0;
parameter DDR_XMPU1_CFG_R12_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R12_END =    DDR_XMPU1_CFG_BASEADDR + 32'h000001C4;
parameter DDR_XMPU1_CFG_R12_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R12_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h000001C8;
parameter DDR_XMPU1_CFG_R12_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R12_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h000001CC;
parameter DDR_XMPU1_CFG_R12_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R13_START =    DDR_XMPU1_CFG_BASEADDR + 32'h000001D0;
parameter DDR_XMPU1_CFG_R13_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R13_END =    DDR_XMPU1_CFG_BASEADDR + 32'h000001D4;
parameter DDR_XMPU1_CFG_R13_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R13_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h000001D8;
parameter DDR_XMPU1_CFG_R13_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R13_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h000001DC;
parameter DDR_XMPU1_CFG_R13_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R14_START =    DDR_XMPU1_CFG_BASEADDR + 32'h000001E0;
parameter DDR_XMPU1_CFG_R14_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R14_END =    DDR_XMPU1_CFG_BASEADDR + 32'h000001E4;
parameter DDR_XMPU1_CFG_R14_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R14_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h000001E8;
parameter DDR_XMPU1_CFG_R14_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R14_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h000001EC;
parameter DDR_XMPU1_CFG_R14_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU1_CFG_R15_START =    DDR_XMPU1_CFG_BASEADDR + 32'h000001F0;
parameter DDR_XMPU1_CFG_R15_START_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R15_END =    DDR_XMPU1_CFG_BASEADDR + 32'h000001F4;
parameter DDR_XMPU1_CFG_R15_END_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R15_MASTER =    DDR_XMPU1_CFG_BASEADDR + 32'h000001F8;
parameter DDR_XMPU1_CFG_R15_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU1_CFG_R15_CONFIG =    DDR_XMPU1_CFG_BASEADDR + 32'h000001FC;
parameter DDR_XMPU1_CFG_R15_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_CTRL =    DDR_XMPU2_CFG_BASEADDR + 32'h00000000;
parameter DDR_XMPU2_CFG_CTRL_DEFVAL =   32'hb;
parameter DDR_XMPU2_CFG_ERR_STATUS1 =    DDR_XMPU2_CFG_BASEADDR + 32'h00000004;
parameter DDR_XMPU2_CFG_ERR_STATUS1_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_ERR_STATUS2 =    DDR_XMPU2_CFG_BASEADDR + 32'h00000008;
parameter DDR_XMPU2_CFG_ERR_STATUS2_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_POISON =    DDR_XMPU2_CFG_BASEADDR + 32'h0000000C;
parameter DDR_XMPU2_CFG_POISON_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_ISR =    DDR_XMPU2_CFG_BASEADDR + 32'h00000010;
parameter DDR_XMPU2_CFG_ISR_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_IMR =    DDR_XMPU2_CFG_BASEADDR + 32'h00000014;
parameter DDR_XMPU2_CFG_IMR_DEFVAL =   32'hf;
parameter DDR_XMPU2_CFG_IEN =    DDR_XMPU2_CFG_BASEADDR + 32'h00000018;
parameter DDR_XMPU2_CFG_IEN_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_IDS =    DDR_XMPU2_CFG_BASEADDR + 32'h0000001C;
parameter DDR_XMPU2_CFG_IDS_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_LOCK =    DDR_XMPU2_CFG_BASEADDR + 32'h00000020;
parameter DDR_XMPU2_CFG_LOCK_DEFVAL =   1'h0;
parameter DDR_XMPU2_CFG_ECO =    DDR_XMPU2_CFG_BASEADDR + 32'h000000FC;
parameter DDR_XMPU2_CFG_ECO_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R00_START =    DDR_XMPU2_CFG_BASEADDR + 32'h00000100;
parameter DDR_XMPU2_CFG_R00_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R00_END =    DDR_XMPU2_CFG_BASEADDR + 32'h00000104;
parameter DDR_XMPU2_CFG_R00_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R00_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h00000108;
parameter DDR_XMPU2_CFG_R00_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R00_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h0000010C;
parameter DDR_XMPU2_CFG_R00_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R01_START =    DDR_XMPU2_CFG_BASEADDR + 32'h00000110;
parameter DDR_XMPU2_CFG_R01_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R01_END =    DDR_XMPU2_CFG_BASEADDR + 32'h00000114;
parameter DDR_XMPU2_CFG_R01_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R01_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h00000118;
parameter DDR_XMPU2_CFG_R01_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R01_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h0000011C;
parameter DDR_XMPU2_CFG_R01_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R02_START =    DDR_XMPU2_CFG_BASEADDR + 32'h00000120;
parameter DDR_XMPU2_CFG_R02_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R02_END =    DDR_XMPU2_CFG_BASEADDR + 32'h00000124;
parameter DDR_XMPU2_CFG_R02_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R02_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h00000128;
parameter DDR_XMPU2_CFG_R02_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R02_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h0000012C;
parameter DDR_XMPU2_CFG_R02_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R03_START =    DDR_XMPU2_CFG_BASEADDR + 32'h00000130;
parameter DDR_XMPU2_CFG_R03_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R03_END =    DDR_XMPU2_CFG_BASEADDR + 32'h00000134;
parameter DDR_XMPU2_CFG_R03_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R03_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h00000138;
parameter DDR_XMPU2_CFG_R03_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R03_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h0000013C;
parameter DDR_XMPU2_CFG_R03_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R04_START =    DDR_XMPU2_CFG_BASEADDR + 32'h00000140;
parameter DDR_XMPU2_CFG_R04_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R04_END =    DDR_XMPU2_CFG_BASEADDR + 32'h00000144;
parameter DDR_XMPU2_CFG_R04_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R04_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h00000148;
parameter DDR_XMPU2_CFG_R04_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R04_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h0000014C;
parameter DDR_XMPU2_CFG_R04_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R05_START =    DDR_XMPU2_CFG_BASEADDR + 32'h00000150;
parameter DDR_XMPU2_CFG_R05_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R05_END =    DDR_XMPU2_CFG_BASEADDR + 32'h00000154;
parameter DDR_XMPU2_CFG_R05_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R05_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h00000158;
parameter DDR_XMPU2_CFG_R05_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R05_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h0000015C;
parameter DDR_XMPU2_CFG_R05_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R06_START =    DDR_XMPU2_CFG_BASEADDR + 32'h00000160;
parameter DDR_XMPU2_CFG_R06_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R06_END =    DDR_XMPU2_CFG_BASEADDR + 32'h00000164;
parameter DDR_XMPU2_CFG_R06_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R06_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h00000168;
parameter DDR_XMPU2_CFG_R06_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R06_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h0000016C;
parameter DDR_XMPU2_CFG_R06_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R07_START =    DDR_XMPU2_CFG_BASEADDR + 32'h00000170;
parameter DDR_XMPU2_CFG_R07_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R07_END =    DDR_XMPU2_CFG_BASEADDR + 32'h00000174;
parameter DDR_XMPU2_CFG_R07_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R07_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h00000178;
parameter DDR_XMPU2_CFG_R07_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R07_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h0000017C;
parameter DDR_XMPU2_CFG_R07_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R08_START =    DDR_XMPU2_CFG_BASEADDR + 32'h00000180;
parameter DDR_XMPU2_CFG_R08_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R08_END =    DDR_XMPU2_CFG_BASEADDR + 32'h00000184;
parameter DDR_XMPU2_CFG_R08_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R08_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h00000188;
parameter DDR_XMPU2_CFG_R08_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R08_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h0000018C;
parameter DDR_XMPU2_CFG_R08_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R09_START =    DDR_XMPU2_CFG_BASEADDR + 32'h00000190;
parameter DDR_XMPU2_CFG_R09_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R09_END =    DDR_XMPU2_CFG_BASEADDR + 32'h00000194;
parameter DDR_XMPU2_CFG_R09_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R09_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h00000198;
parameter DDR_XMPU2_CFG_R09_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R09_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h0000019C;
parameter DDR_XMPU2_CFG_R09_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R10_START =    DDR_XMPU2_CFG_BASEADDR + 32'h000001A0;
parameter DDR_XMPU2_CFG_R10_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R10_END =    DDR_XMPU2_CFG_BASEADDR + 32'h000001A4;
parameter DDR_XMPU2_CFG_R10_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R10_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h000001A8;
parameter DDR_XMPU2_CFG_R10_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R10_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h000001AC;
parameter DDR_XMPU2_CFG_R10_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R11_START =    DDR_XMPU2_CFG_BASEADDR + 32'h000001B0;
parameter DDR_XMPU2_CFG_R11_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R11_END =    DDR_XMPU2_CFG_BASEADDR + 32'h000001B4;
parameter DDR_XMPU2_CFG_R11_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R11_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h000001B8;
parameter DDR_XMPU2_CFG_R11_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R11_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h000001BC;
parameter DDR_XMPU2_CFG_R11_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R12_START =    DDR_XMPU2_CFG_BASEADDR + 32'h000001C0;
parameter DDR_XMPU2_CFG_R12_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R12_END =    DDR_XMPU2_CFG_BASEADDR + 32'h000001C4;
parameter DDR_XMPU2_CFG_R12_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R12_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h000001C8;
parameter DDR_XMPU2_CFG_R12_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R12_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h000001CC;
parameter DDR_XMPU2_CFG_R12_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R13_START =    DDR_XMPU2_CFG_BASEADDR + 32'h000001D0;
parameter DDR_XMPU2_CFG_R13_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R13_END =    DDR_XMPU2_CFG_BASEADDR + 32'h000001D4;
parameter DDR_XMPU2_CFG_R13_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R13_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h000001D8;
parameter DDR_XMPU2_CFG_R13_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R13_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h000001DC;
parameter DDR_XMPU2_CFG_R13_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R14_START =    DDR_XMPU2_CFG_BASEADDR + 32'h000001E0;
parameter DDR_XMPU2_CFG_R14_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R14_END =    DDR_XMPU2_CFG_BASEADDR + 32'h000001E4;
parameter DDR_XMPU2_CFG_R14_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R14_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h000001E8;
parameter DDR_XMPU2_CFG_R14_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R14_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h000001EC;
parameter DDR_XMPU2_CFG_R14_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU2_CFG_R15_START =    DDR_XMPU2_CFG_BASEADDR + 32'h000001F0;
parameter DDR_XMPU2_CFG_R15_START_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R15_END =    DDR_XMPU2_CFG_BASEADDR + 32'h000001F4;
parameter DDR_XMPU2_CFG_R15_END_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R15_MASTER =    DDR_XMPU2_CFG_BASEADDR + 32'h000001F8;
parameter DDR_XMPU2_CFG_R15_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU2_CFG_R15_CONFIG =    DDR_XMPU2_CFG_BASEADDR + 32'h000001FC;
parameter DDR_XMPU2_CFG_R15_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_CTRL =    DDR_XMPU3_CFG_BASEADDR + 32'h00000000;
parameter DDR_XMPU3_CFG_CTRL_DEFVAL =   32'hb;
parameter DDR_XMPU3_CFG_ERR_STATUS1 =    DDR_XMPU3_CFG_BASEADDR + 32'h00000004;
parameter DDR_XMPU3_CFG_ERR_STATUS1_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_ERR_STATUS2 =    DDR_XMPU3_CFG_BASEADDR + 32'h00000008;
parameter DDR_XMPU3_CFG_ERR_STATUS2_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_POISON =    DDR_XMPU3_CFG_BASEADDR + 32'h0000000C;
parameter DDR_XMPU3_CFG_POISON_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_ISR =    DDR_XMPU3_CFG_BASEADDR + 32'h00000010;
parameter DDR_XMPU3_CFG_ISR_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_IMR =    DDR_XMPU3_CFG_BASEADDR + 32'h00000014;
parameter DDR_XMPU3_CFG_IMR_DEFVAL =   32'hf;
parameter DDR_XMPU3_CFG_IEN =    DDR_XMPU3_CFG_BASEADDR + 32'h00000018;
parameter DDR_XMPU3_CFG_IEN_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_IDS =    DDR_XMPU3_CFG_BASEADDR + 32'h0000001C;
parameter DDR_XMPU3_CFG_IDS_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_LOCK =    DDR_XMPU3_CFG_BASEADDR + 32'h00000020;
parameter DDR_XMPU3_CFG_LOCK_DEFVAL =   1'h0;
parameter DDR_XMPU3_CFG_ECO =    DDR_XMPU3_CFG_BASEADDR + 32'h000000FC;
parameter DDR_XMPU3_CFG_ECO_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R00_START =    DDR_XMPU3_CFG_BASEADDR + 32'h00000100;
parameter DDR_XMPU3_CFG_R00_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R00_END =    DDR_XMPU3_CFG_BASEADDR + 32'h00000104;
parameter DDR_XMPU3_CFG_R00_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R00_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h00000108;
parameter DDR_XMPU3_CFG_R00_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R00_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h0000010C;
parameter DDR_XMPU3_CFG_R00_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R01_START =    DDR_XMPU3_CFG_BASEADDR + 32'h00000110;
parameter DDR_XMPU3_CFG_R01_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R01_END =    DDR_XMPU3_CFG_BASEADDR + 32'h00000114;
parameter DDR_XMPU3_CFG_R01_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R01_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h00000118;
parameter DDR_XMPU3_CFG_R01_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R01_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h0000011C;
parameter DDR_XMPU3_CFG_R01_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R02_START =    DDR_XMPU3_CFG_BASEADDR + 32'h00000120;
parameter DDR_XMPU3_CFG_R02_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R02_END =    DDR_XMPU3_CFG_BASEADDR + 32'h00000124;
parameter DDR_XMPU3_CFG_R02_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R02_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h00000128;
parameter DDR_XMPU3_CFG_R02_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R02_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h0000012C;
parameter DDR_XMPU3_CFG_R02_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R03_START =    DDR_XMPU3_CFG_BASEADDR + 32'h00000130;
parameter DDR_XMPU3_CFG_R03_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R03_END =    DDR_XMPU3_CFG_BASEADDR + 32'h00000134;
parameter DDR_XMPU3_CFG_R03_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R03_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h00000138;
parameter DDR_XMPU3_CFG_R03_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R03_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h0000013C;
parameter DDR_XMPU3_CFG_R03_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R04_START =    DDR_XMPU3_CFG_BASEADDR + 32'h00000140;
parameter DDR_XMPU3_CFG_R04_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R04_END =    DDR_XMPU3_CFG_BASEADDR + 32'h00000144;
parameter DDR_XMPU3_CFG_R04_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R04_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h00000148;
parameter DDR_XMPU3_CFG_R04_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R04_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h0000014C;
parameter DDR_XMPU3_CFG_R04_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R05_START =    DDR_XMPU3_CFG_BASEADDR + 32'h00000150;
parameter DDR_XMPU3_CFG_R05_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R05_END =    DDR_XMPU3_CFG_BASEADDR + 32'h00000154;
parameter DDR_XMPU3_CFG_R05_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R05_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h00000158;
parameter DDR_XMPU3_CFG_R05_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R05_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h0000015C;
parameter DDR_XMPU3_CFG_R05_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R06_START =    DDR_XMPU3_CFG_BASEADDR + 32'h00000160;
parameter DDR_XMPU3_CFG_R06_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R06_END =    DDR_XMPU3_CFG_BASEADDR + 32'h00000164;
parameter DDR_XMPU3_CFG_R06_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R06_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h00000168;
parameter DDR_XMPU3_CFG_R06_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R06_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h0000016C;
parameter DDR_XMPU3_CFG_R06_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R07_START =    DDR_XMPU3_CFG_BASEADDR + 32'h00000170;
parameter DDR_XMPU3_CFG_R07_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R07_END =    DDR_XMPU3_CFG_BASEADDR + 32'h00000174;
parameter DDR_XMPU3_CFG_R07_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R07_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h00000178;
parameter DDR_XMPU3_CFG_R07_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R07_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h0000017C;
parameter DDR_XMPU3_CFG_R07_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R08_START =    DDR_XMPU3_CFG_BASEADDR + 32'h00000180;
parameter DDR_XMPU3_CFG_R08_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R08_END =    DDR_XMPU3_CFG_BASEADDR + 32'h00000184;
parameter DDR_XMPU3_CFG_R08_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R08_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h00000188;
parameter DDR_XMPU3_CFG_R08_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R08_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h0000018C;
parameter DDR_XMPU3_CFG_R08_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R09_START =    DDR_XMPU3_CFG_BASEADDR + 32'h00000190;
parameter DDR_XMPU3_CFG_R09_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R09_END =    DDR_XMPU3_CFG_BASEADDR + 32'h00000194;
parameter DDR_XMPU3_CFG_R09_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R09_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h00000198;
parameter DDR_XMPU3_CFG_R09_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R09_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h0000019C;
parameter DDR_XMPU3_CFG_R09_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R10_START =    DDR_XMPU3_CFG_BASEADDR + 32'h000001A0;
parameter DDR_XMPU3_CFG_R10_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R10_END =    DDR_XMPU3_CFG_BASEADDR + 32'h000001A4;
parameter DDR_XMPU3_CFG_R10_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R10_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h000001A8;
parameter DDR_XMPU3_CFG_R10_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R10_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h000001AC;
parameter DDR_XMPU3_CFG_R10_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R11_START =    DDR_XMPU3_CFG_BASEADDR + 32'h000001B0;
parameter DDR_XMPU3_CFG_R11_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R11_END =    DDR_XMPU3_CFG_BASEADDR + 32'h000001B4;
parameter DDR_XMPU3_CFG_R11_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R11_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h000001B8;
parameter DDR_XMPU3_CFG_R11_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R11_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h000001BC;
parameter DDR_XMPU3_CFG_R11_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R12_START =    DDR_XMPU3_CFG_BASEADDR + 32'h000001C0;
parameter DDR_XMPU3_CFG_R12_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R12_END =    DDR_XMPU3_CFG_BASEADDR + 32'h000001C4;
parameter DDR_XMPU3_CFG_R12_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R12_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h000001C8;
parameter DDR_XMPU3_CFG_R12_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R12_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h000001CC;
parameter DDR_XMPU3_CFG_R12_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R13_START =    DDR_XMPU3_CFG_BASEADDR + 32'h000001D0;
parameter DDR_XMPU3_CFG_R13_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R13_END =    DDR_XMPU3_CFG_BASEADDR + 32'h000001D4;
parameter DDR_XMPU3_CFG_R13_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R13_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h000001D8;
parameter DDR_XMPU3_CFG_R13_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R13_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h000001DC;
parameter DDR_XMPU3_CFG_R13_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R14_START =    DDR_XMPU3_CFG_BASEADDR + 32'h000001E0;
parameter DDR_XMPU3_CFG_R14_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R14_END =    DDR_XMPU3_CFG_BASEADDR + 32'h000001E4;
parameter DDR_XMPU3_CFG_R14_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R14_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h000001E8;
parameter DDR_XMPU3_CFG_R14_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R14_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h000001EC;
parameter DDR_XMPU3_CFG_R14_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU3_CFG_R15_START =    DDR_XMPU3_CFG_BASEADDR + 32'h000001F0;
parameter DDR_XMPU3_CFG_R15_START_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R15_END =    DDR_XMPU3_CFG_BASEADDR + 32'h000001F4;
parameter DDR_XMPU3_CFG_R15_END_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R15_MASTER =    DDR_XMPU3_CFG_BASEADDR + 32'h000001F8;
parameter DDR_XMPU3_CFG_R15_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU3_CFG_R15_CONFIG =    DDR_XMPU3_CFG_BASEADDR + 32'h000001FC;
parameter DDR_XMPU3_CFG_R15_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_CTRL =    DDR_XMPU4_CFG_BASEADDR + 32'h00000000;
parameter DDR_XMPU4_CFG_CTRL_DEFVAL =   32'hb;
parameter DDR_XMPU4_CFG_ERR_STATUS1 =    DDR_XMPU4_CFG_BASEADDR + 32'h00000004;
parameter DDR_XMPU4_CFG_ERR_STATUS1_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_ERR_STATUS2 =    DDR_XMPU4_CFG_BASEADDR + 32'h00000008;
parameter DDR_XMPU4_CFG_ERR_STATUS2_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_POISON =    DDR_XMPU4_CFG_BASEADDR + 32'h0000000C;
parameter DDR_XMPU4_CFG_POISON_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_ISR =    DDR_XMPU4_CFG_BASEADDR + 32'h00000010;
parameter DDR_XMPU4_CFG_ISR_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_IMR =    DDR_XMPU4_CFG_BASEADDR + 32'h00000014;
parameter DDR_XMPU4_CFG_IMR_DEFVAL =   32'hf;
parameter DDR_XMPU4_CFG_IEN =    DDR_XMPU4_CFG_BASEADDR + 32'h00000018;
parameter DDR_XMPU4_CFG_IEN_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_IDS =    DDR_XMPU4_CFG_BASEADDR + 32'h0000001C;
parameter DDR_XMPU4_CFG_IDS_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_LOCK =    DDR_XMPU4_CFG_BASEADDR + 32'h00000020;
parameter DDR_XMPU4_CFG_LOCK_DEFVAL =   1'h0;
parameter DDR_XMPU4_CFG_ECO =    DDR_XMPU4_CFG_BASEADDR + 32'h000000FC;
parameter DDR_XMPU4_CFG_ECO_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R00_START =    DDR_XMPU4_CFG_BASEADDR + 32'h00000100;
parameter DDR_XMPU4_CFG_R00_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R00_END =    DDR_XMPU4_CFG_BASEADDR + 32'h00000104;
parameter DDR_XMPU4_CFG_R00_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R00_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h00000108;
parameter DDR_XMPU4_CFG_R00_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R00_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h0000010C;
parameter DDR_XMPU4_CFG_R00_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R01_START =    DDR_XMPU4_CFG_BASEADDR + 32'h00000110;
parameter DDR_XMPU4_CFG_R01_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R01_END =    DDR_XMPU4_CFG_BASEADDR + 32'h00000114;
parameter DDR_XMPU4_CFG_R01_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R01_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h00000118;
parameter DDR_XMPU4_CFG_R01_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R01_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h0000011C;
parameter DDR_XMPU4_CFG_R01_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R02_START =    DDR_XMPU4_CFG_BASEADDR + 32'h00000120;
parameter DDR_XMPU4_CFG_R02_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R02_END =    DDR_XMPU4_CFG_BASEADDR + 32'h00000124;
parameter DDR_XMPU4_CFG_R02_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R02_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h00000128;
parameter DDR_XMPU4_CFG_R02_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R02_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h0000012C;
parameter DDR_XMPU4_CFG_R02_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R03_START =    DDR_XMPU4_CFG_BASEADDR + 32'h00000130;
parameter DDR_XMPU4_CFG_R03_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R03_END =    DDR_XMPU4_CFG_BASEADDR + 32'h00000134;
parameter DDR_XMPU4_CFG_R03_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R03_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h00000138;
parameter DDR_XMPU4_CFG_R03_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R03_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h0000013C;
parameter DDR_XMPU4_CFG_R03_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R04_START =    DDR_XMPU4_CFG_BASEADDR + 32'h00000140;
parameter DDR_XMPU4_CFG_R04_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R04_END =    DDR_XMPU4_CFG_BASEADDR + 32'h00000144;
parameter DDR_XMPU4_CFG_R04_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R04_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h00000148;
parameter DDR_XMPU4_CFG_R04_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R04_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h0000014C;
parameter DDR_XMPU4_CFG_R04_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R05_START =    DDR_XMPU4_CFG_BASEADDR + 32'h00000150;
parameter DDR_XMPU4_CFG_R05_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R05_END =    DDR_XMPU4_CFG_BASEADDR + 32'h00000154;
parameter DDR_XMPU4_CFG_R05_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R05_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h00000158;
parameter DDR_XMPU4_CFG_R05_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R05_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h0000015C;
parameter DDR_XMPU4_CFG_R05_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R06_START =    DDR_XMPU4_CFG_BASEADDR + 32'h00000160;
parameter DDR_XMPU4_CFG_R06_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R06_END =    DDR_XMPU4_CFG_BASEADDR + 32'h00000164;
parameter DDR_XMPU4_CFG_R06_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R06_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h00000168;
parameter DDR_XMPU4_CFG_R06_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R06_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h0000016C;
parameter DDR_XMPU4_CFG_R06_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R07_START =    DDR_XMPU4_CFG_BASEADDR + 32'h00000170;
parameter DDR_XMPU4_CFG_R07_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R07_END =    DDR_XMPU4_CFG_BASEADDR + 32'h00000174;
parameter DDR_XMPU4_CFG_R07_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R07_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h00000178;
parameter DDR_XMPU4_CFG_R07_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R07_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h0000017C;
parameter DDR_XMPU4_CFG_R07_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R08_START =    DDR_XMPU4_CFG_BASEADDR + 32'h00000180;
parameter DDR_XMPU4_CFG_R08_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R08_END =    DDR_XMPU4_CFG_BASEADDR + 32'h00000184;
parameter DDR_XMPU4_CFG_R08_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R08_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h00000188;
parameter DDR_XMPU4_CFG_R08_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R08_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h0000018C;
parameter DDR_XMPU4_CFG_R08_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R09_START =    DDR_XMPU4_CFG_BASEADDR + 32'h00000190;
parameter DDR_XMPU4_CFG_R09_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R09_END =    DDR_XMPU4_CFG_BASEADDR + 32'h00000194;
parameter DDR_XMPU4_CFG_R09_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R09_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h00000198;
parameter DDR_XMPU4_CFG_R09_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R09_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h0000019C;
parameter DDR_XMPU4_CFG_R09_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R10_START =    DDR_XMPU4_CFG_BASEADDR + 32'h000001A0;
parameter DDR_XMPU4_CFG_R10_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R10_END =    DDR_XMPU4_CFG_BASEADDR + 32'h000001A4;
parameter DDR_XMPU4_CFG_R10_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R10_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h000001A8;
parameter DDR_XMPU4_CFG_R10_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R10_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h000001AC;
parameter DDR_XMPU4_CFG_R10_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R11_START =    DDR_XMPU4_CFG_BASEADDR + 32'h000001B0;
parameter DDR_XMPU4_CFG_R11_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R11_END =    DDR_XMPU4_CFG_BASEADDR + 32'h000001B4;
parameter DDR_XMPU4_CFG_R11_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R11_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h000001B8;
parameter DDR_XMPU4_CFG_R11_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R11_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h000001BC;
parameter DDR_XMPU4_CFG_R11_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R12_START =    DDR_XMPU4_CFG_BASEADDR + 32'h000001C0;
parameter DDR_XMPU4_CFG_R12_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R12_END =    DDR_XMPU4_CFG_BASEADDR + 32'h000001C4;
parameter DDR_XMPU4_CFG_R12_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R12_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h000001C8;
parameter DDR_XMPU4_CFG_R12_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R12_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h000001CC;
parameter DDR_XMPU4_CFG_R12_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R13_START =    DDR_XMPU4_CFG_BASEADDR + 32'h000001D0;
parameter DDR_XMPU4_CFG_R13_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R13_END =    DDR_XMPU4_CFG_BASEADDR + 32'h000001D4;
parameter DDR_XMPU4_CFG_R13_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R13_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h000001D8;
parameter DDR_XMPU4_CFG_R13_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R13_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h000001DC;
parameter DDR_XMPU4_CFG_R13_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R14_START =    DDR_XMPU4_CFG_BASEADDR + 32'h000001E0;
parameter DDR_XMPU4_CFG_R14_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R14_END =    DDR_XMPU4_CFG_BASEADDR + 32'h000001E4;
parameter DDR_XMPU4_CFG_R14_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R14_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h000001E8;
parameter DDR_XMPU4_CFG_R14_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R14_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h000001EC;
parameter DDR_XMPU4_CFG_R14_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU4_CFG_R15_START =    DDR_XMPU4_CFG_BASEADDR + 32'h000001F0;
parameter DDR_XMPU4_CFG_R15_START_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R15_END =    DDR_XMPU4_CFG_BASEADDR + 32'h000001F4;
parameter DDR_XMPU4_CFG_R15_END_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R15_MASTER =    DDR_XMPU4_CFG_BASEADDR + 32'h000001F8;
parameter DDR_XMPU4_CFG_R15_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU4_CFG_R15_CONFIG =    DDR_XMPU4_CFG_BASEADDR + 32'h000001FC;
parameter DDR_XMPU4_CFG_R15_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_CTRL =    DDR_XMPU5_CFG_BASEADDR + 32'h00000000;
parameter DDR_XMPU5_CFG_CTRL_DEFVAL =   32'hb;
parameter DDR_XMPU5_CFG_ERR_STATUS1 =    DDR_XMPU5_CFG_BASEADDR + 32'h00000004;
parameter DDR_XMPU5_CFG_ERR_STATUS1_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_ERR_STATUS2 =    DDR_XMPU5_CFG_BASEADDR + 32'h00000008;
parameter DDR_XMPU5_CFG_ERR_STATUS2_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_POISON =    DDR_XMPU5_CFG_BASEADDR + 32'h0000000C;
parameter DDR_XMPU5_CFG_POISON_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_ISR =    DDR_XMPU5_CFG_BASEADDR + 32'h00000010;
parameter DDR_XMPU5_CFG_ISR_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_IMR =    DDR_XMPU5_CFG_BASEADDR + 32'h00000014;
parameter DDR_XMPU5_CFG_IMR_DEFVAL =   32'hf;
parameter DDR_XMPU5_CFG_IEN =    DDR_XMPU5_CFG_BASEADDR + 32'h00000018;
parameter DDR_XMPU5_CFG_IEN_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_IDS =    DDR_XMPU5_CFG_BASEADDR + 32'h0000001C;
parameter DDR_XMPU5_CFG_IDS_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_LOCK =    DDR_XMPU5_CFG_BASEADDR + 32'h00000020;
parameter DDR_XMPU5_CFG_LOCK_DEFVAL =   1'h0;
parameter DDR_XMPU5_CFG_ECO =    DDR_XMPU5_CFG_BASEADDR + 32'h000000FC;
parameter DDR_XMPU5_CFG_ECO_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R00_START =    DDR_XMPU5_CFG_BASEADDR + 32'h00000100;
parameter DDR_XMPU5_CFG_R00_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R00_END =    DDR_XMPU5_CFG_BASEADDR + 32'h00000104;
parameter DDR_XMPU5_CFG_R00_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R00_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h00000108;
parameter DDR_XMPU5_CFG_R00_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R00_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h0000010C;
parameter DDR_XMPU5_CFG_R00_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R01_START =    DDR_XMPU5_CFG_BASEADDR + 32'h00000110;
parameter DDR_XMPU5_CFG_R01_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R01_END =    DDR_XMPU5_CFG_BASEADDR + 32'h00000114;
parameter DDR_XMPU5_CFG_R01_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R01_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h00000118;
parameter DDR_XMPU5_CFG_R01_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R01_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h0000011C;
parameter DDR_XMPU5_CFG_R01_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R02_START =    DDR_XMPU5_CFG_BASEADDR + 32'h00000120;
parameter DDR_XMPU5_CFG_R02_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R02_END =    DDR_XMPU5_CFG_BASEADDR + 32'h00000124;
parameter DDR_XMPU5_CFG_R02_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R02_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h00000128;
parameter DDR_XMPU5_CFG_R02_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R02_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h0000012C;
parameter DDR_XMPU5_CFG_R02_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R03_START =    DDR_XMPU5_CFG_BASEADDR + 32'h00000130;
parameter DDR_XMPU5_CFG_R03_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R03_END =    DDR_XMPU5_CFG_BASEADDR + 32'h00000134;
parameter DDR_XMPU5_CFG_R03_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R03_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h00000138;
parameter DDR_XMPU5_CFG_R03_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R03_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h0000013C;
parameter DDR_XMPU5_CFG_R03_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R04_START =    DDR_XMPU5_CFG_BASEADDR + 32'h00000140;
parameter DDR_XMPU5_CFG_R04_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R04_END =    DDR_XMPU5_CFG_BASEADDR + 32'h00000144;
parameter DDR_XMPU5_CFG_R04_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R04_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h00000148;
parameter DDR_XMPU5_CFG_R04_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R04_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h0000014C;
parameter DDR_XMPU5_CFG_R04_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R05_START =    DDR_XMPU5_CFG_BASEADDR + 32'h00000150;
parameter DDR_XMPU5_CFG_R05_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R05_END =    DDR_XMPU5_CFG_BASEADDR + 32'h00000154;
parameter DDR_XMPU5_CFG_R05_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R05_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h00000158;
parameter DDR_XMPU5_CFG_R05_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R05_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h0000015C;
parameter DDR_XMPU5_CFG_R05_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R06_START =    DDR_XMPU5_CFG_BASEADDR + 32'h00000160;
parameter DDR_XMPU5_CFG_R06_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R06_END =    DDR_XMPU5_CFG_BASEADDR + 32'h00000164;
parameter DDR_XMPU5_CFG_R06_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R06_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h00000168;
parameter DDR_XMPU5_CFG_R06_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R06_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h0000016C;
parameter DDR_XMPU5_CFG_R06_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R07_START =    DDR_XMPU5_CFG_BASEADDR + 32'h00000170;
parameter DDR_XMPU5_CFG_R07_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R07_END =    DDR_XMPU5_CFG_BASEADDR + 32'h00000174;
parameter DDR_XMPU5_CFG_R07_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R07_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h00000178;
parameter DDR_XMPU5_CFG_R07_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R07_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h0000017C;
parameter DDR_XMPU5_CFG_R07_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R08_START =    DDR_XMPU5_CFG_BASEADDR + 32'h00000180;
parameter DDR_XMPU5_CFG_R08_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R08_END =    DDR_XMPU5_CFG_BASEADDR + 32'h00000184;
parameter DDR_XMPU5_CFG_R08_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R08_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h00000188;
parameter DDR_XMPU5_CFG_R08_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R08_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h0000018C;
parameter DDR_XMPU5_CFG_R08_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R09_START =    DDR_XMPU5_CFG_BASEADDR + 32'h00000190;
parameter DDR_XMPU5_CFG_R09_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R09_END =    DDR_XMPU5_CFG_BASEADDR + 32'h00000194;
parameter DDR_XMPU5_CFG_R09_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R09_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h00000198;
parameter DDR_XMPU5_CFG_R09_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R09_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h0000019C;
parameter DDR_XMPU5_CFG_R09_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R10_START =    DDR_XMPU5_CFG_BASEADDR + 32'h000001A0;
parameter DDR_XMPU5_CFG_R10_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R10_END =    DDR_XMPU5_CFG_BASEADDR + 32'h000001A4;
parameter DDR_XMPU5_CFG_R10_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R10_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h000001A8;
parameter DDR_XMPU5_CFG_R10_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R10_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h000001AC;
parameter DDR_XMPU5_CFG_R10_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R11_START =    DDR_XMPU5_CFG_BASEADDR + 32'h000001B0;
parameter DDR_XMPU5_CFG_R11_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R11_END =    DDR_XMPU5_CFG_BASEADDR + 32'h000001B4;
parameter DDR_XMPU5_CFG_R11_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R11_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h000001B8;
parameter DDR_XMPU5_CFG_R11_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R11_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h000001BC;
parameter DDR_XMPU5_CFG_R11_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R12_START =    DDR_XMPU5_CFG_BASEADDR + 32'h000001C0;
parameter DDR_XMPU5_CFG_R12_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R12_END =    DDR_XMPU5_CFG_BASEADDR + 32'h000001C4;
parameter DDR_XMPU5_CFG_R12_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R12_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h000001C8;
parameter DDR_XMPU5_CFG_R12_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R12_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h000001CC;
parameter DDR_XMPU5_CFG_R12_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R13_START =    DDR_XMPU5_CFG_BASEADDR + 32'h000001D0;
parameter DDR_XMPU5_CFG_R13_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R13_END =    DDR_XMPU5_CFG_BASEADDR + 32'h000001D4;
parameter DDR_XMPU5_CFG_R13_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R13_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h000001D8;
parameter DDR_XMPU5_CFG_R13_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R13_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h000001DC;
parameter DDR_XMPU5_CFG_R13_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R14_START =    DDR_XMPU5_CFG_BASEADDR + 32'h000001E0;
parameter DDR_XMPU5_CFG_R14_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R14_END =    DDR_XMPU5_CFG_BASEADDR + 32'h000001E4;
parameter DDR_XMPU5_CFG_R14_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R14_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h000001E8;
parameter DDR_XMPU5_CFG_R14_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R14_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h000001EC;
parameter DDR_XMPU5_CFG_R14_CONFIG_DEFVAL =   32'h8;
parameter DDR_XMPU5_CFG_R15_START =    DDR_XMPU5_CFG_BASEADDR + 32'h000001F0;
parameter DDR_XMPU5_CFG_R15_START_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R15_END =    DDR_XMPU5_CFG_BASEADDR + 32'h000001F4;
parameter DDR_XMPU5_CFG_R15_END_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R15_MASTER =    DDR_XMPU5_CFG_BASEADDR + 32'h000001F8;
parameter DDR_XMPU5_CFG_R15_MASTER_DEFVAL =   32'h0;
parameter DDR_XMPU5_CFG_R15_CONFIG =    DDR_XMPU5_CFG_BASEADDR + 32'h000001FC;
parameter DDR_XMPU5_CFG_R15_CONFIG_DEFVAL =   32'h8;
parameter DPDMA_DPDMA_ERR_CTRL =    DPDMA_BASEADDR + 32'h00000000;
parameter DPDMA_DPDMA_ERR_CTRL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ISR =    DPDMA_BASEADDR + 32'h00000004;
parameter DPDMA_DPDMA_ISR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_IMR =    DPDMA_BASEADDR + 32'h00000008;
parameter DPDMA_DPDMA_IMR_DEFVAL =   32'hfffffff;
parameter DPDMA_DPDMA_IEN =    DPDMA_BASEADDR + 32'h0000000C;
parameter DPDMA_DPDMA_IEN_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_IDS =    DPDMA_BASEADDR + 32'h00000010;
parameter DPDMA_DPDMA_IDS_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_EISR =    DPDMA_BASEADDR + 32'h00000014;
parameter DPDMA_DPDMA_EISR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_EIMR =    DPDMA_BASEADDR + 32'h00000018;
parameter DPDMA_DPDMA_EIMR_DEFVAL =   32'hffffffff;
parameter DPDMA_DPDMA_EIEN =    DPDMA_BASEADDR + 32'h0000001C;
parameter DPDMA_DPDMA_EIEN_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_EIDS =    DPDMA_BASEADDR + 32'h00000020;
parameter DPDMA_DPDMA_EIDS_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CNTL =    DPDMA_BASEADDR + 32'h00000100;
parameter DPDMA_DPDMA_CNTL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_GBL =    DPDMA_BASEADDR + 32'h00000104;
parameter DPDMA_DPDMA_GBL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ALC0_CNTL =    DPDMA_BASEADDR + 32'h00000108;
parameter DPDMA_DPDMA_ALC0_CNTL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ALC0_STATUS =    DPDMA_BASEADDR + 32'h0000010C;
parameter DPDMA_DPDMA_ALC0_STATUS_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ALC0_MAX =    DPDMA_BASEADDR + 32'h00000110;
parameter DPDMA_DPDMA_ALC0_MAX_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ALC0_MIN =    DPDMA_BASEADDR + 32'h00000114;
parameter DPDMA_DPDMA_ALC0_MIN_DEFVAL =   32'hffff;
parameter DPDMA_DPDMA_ALC0_ACC =    DPDMA_BASEADDR + 32'h00000118;
parameter DPDMA_DPDMA_ALC0_ACC_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ALC0_ACC_TRAN =    DPDMA_BASEADDR + 32'h0000011C;
parameter DPDMA_DPDMA_ALC0_ACC_TRAN_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ALC1_CNTL =    DPDMA_BASEADDR + 32'h00000120;
parameter DPDMA_DPDMA_ALC1_CNTL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ALC1_STATUS =    DPDMA_BASEADDR + 32'h00000124;
parameter DPDMA_DPDMA_ALC1_STATUS_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ALC1_MAX =    DPDMA_BASEADDR + 32'h00000128;
parameter DPDMA_DPDMA_ALC1_MAX_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ALC1_MIN =    DPDMA_BASEADDR + 32'h0000012C;
parameter DPDMA_DPDMA_ALC1_MIN_DEFVAL =   32'hffff;
parameter DPDMA_DPDMA_ALC1_ACC =    DPDMA_BASEADDR + 32'h00000130;
parameter DPDMA_DPDMA_ALC1_ACC_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ALC1_ACC_TRAN =    DPDMA_BASEADDR + 32'h00000134;
parameter DPDMA_DPDMA_ALC1_ACC_TRAN_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_DSCR_STRT_ADDRE =    DPDMA_BASEADDR + 32'h00000200;
parameter DPDMA_DPDMA_CH0_DSCR_STRT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_DSCR_STRT_ADDR =    DPDMA_BASEADDR + 32'h00000204;
parameter DPDMA_DPDMA_CH0_DSCR_STRT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_DSCR_NEXT_ADDRE =    DPDMA_BASEADDR + 32'h00000208;
parameter DPDMA_DPDMA_CH0_DSCR_NEXT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_DSCR_NEXT_ADDR =    DPDMA_BASEADDR + 32'h0000020C;
parameter DPDMA_DPDMA_CH0_DSCR_NEXT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_PYLD_CUR_ADDRE =    DPDMA_BASEADDR + 32'h00000210;
parameter DPDMA_DPDMA_CH0_PYLD_CUR_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_PYLD_CUR_ADDR =    DPDMA_BASEADDR + 32'h00000214;
parameter DPDMA_DPDMA_CH0_PYLD_CUR_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_CNTL =    DPDMA_BASEADDR + 32'h00000218;
parameter DPDMA_DPDMA_CH0_CNTL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_STATUS =    DPDMA_BASEADDR + 32'h0000021C;
parameter DPDMA_DPDMA_CH0_STATUS_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_VDO =    DPDMA_BASEADDR + 32'h00000220;
parameter DPDMA_DPDMA_CH0_VDO_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_PYLD_SZ =    DPDMA_BASEADDR + 32'h00000224;
parameter DPDMA_DPDMA_CH0_PYLD_SZ_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH0_DSCR_ID =    DPDMA_BASEADDR + 32'h00000228;
parameter DPDMA_DPDMA_CH0_DSCR_ID_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_DSCR_STRT_ADDRE =    DPDMA_BASEADDR + 32'h00000300;
parameter DPDMA_DPDMA_CH1_DSCR_STRT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_DSCR_STRT_ADDR =    DPDMA_BASEADDR + 32'h00000304;
parameter DPDMA_DPDMA_CH1_DSCR_STRT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_DSCR_NEXT_ADDRE =    DPDMA_BASEADDR + 32'h00000308;
parameter DPDMA_DPDMA_CH1_DSCR_NEXT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_DSCR_NEXT_ADDR =    DPDMA_BASEADDR + 32'h0000030C;
parameter DPDMA_DPDMA_CH1_DSCR_NEXT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_PYLD_CUR_ADDRE =    DPDMA_BASEADDR + 32'h00000310;
parameter DPDMA_DPDMA_CH1_PYLD_CUR_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_PYLD_CUR_ADDR =    DPDMA_BASEADDR + 32'h00000314;
parameter DPDMA_DPDMA_CH1_PYLD_CUR_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_CNTL =    DPDMA_BASEADDR + 32'h00000318;
parameter DPDMA_DPDMA_CH1_CNTL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_STATUS =    DPDMA_BASEADDR + 32'h0000031C;
parameter DPDMA_DPDMA_CH1_STATUS_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_VDO =    DPDMA_BASEADDR + 32'h00000320;
parameter DPDMA_DPDMA_CH1_VDO_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_PYLD_SZ =    DPDMA_BASEADDR + 32'h00000324;
parameter DPDMA_DPDMA_CH1_PYLD_SZ_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH1_DSCR_ID =    DPDMA_BASEADDR + 32'h00000328;
parameter DPDMA_DPDMA_CH1_DSCR_ID_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_DSCR_STRT_ADDRE =    DPDMA_BASEADDR + 32'h00000400;
parameter DPDMA_DPDMA_CH2_DSCR_STRT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_DSCR_STRT_ADDR =    DPDMA_BASEADDR + 32'h00000404;
parameter DPDMA_DPDMA_CH2_DSCR_STRT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_DSCR_NEXT_ADDRE =    DPDMA_BASEADDR + 32'h00000408;
parameter DPDMA_DPDMA_CH2_DSCR_NEXT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_DSCR_NEXT_ADDR =    DPDMA_BASEADDR + 32'h0000040C;
parameter DPDMA_DPDMA_CH2_DSCR_NEXT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_PYLD_CUR_ADDRE =    DPDMA_BASEADDR + 32'h00000410;
parameter DPDMA_DPDMA_CH2_PYLD_CUR_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_PYLD_CUR_ADDR =    DPDMA_BASEADDR + 32'h00000414;
parameter DPDMA_DPDMA_CH2_PYLD_CUR_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_CNTL =    DPDMA_BASEADDR + 32'h00000418;
parameter DPDMA_DPDMA_CH2_CNTL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_STATUS =    DPDMA_BASEADDR + 32'h0000041C;
parameter DPDMA_DPDMA_CH2_STATUS_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_VDO =    DPDMA_BASEADDR + 32'h00000420;
parameter DPDMA_DPDMA_CH2_VDO_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_PYLD_SZ =    DPDMA_BASEADDR + 32'h00000424;
parameter DPDMA_DPDMA_CH2_PYLD_SZ_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH2_DSCR_ID =    DPDMA_BASEADDR + 32'h00000428;
parameter DPDMA_DPDMA_CH2_DSCR_ID_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_DSCR_STRT_ADDRE =    DPDMA_BASEADDR + 32'h00000500;
parameter DPDMA_DPDMA_CH3_DSCR_STRT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_DSCR_STRT_ADDR =    DPDMA_BASEADDR + 32'h00000504;
parameter DPDMA_DPDMA_CH3_DSCR_STRT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_DSCR_NEXT_ADDRE =    DPDMA_BASEADDR + 32'h00000508;
parameter DPDMA_DPDMA_CH3_DSCR_NEXT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_DSCR_NEXT_ADDR =    DPDMA_BASEADDR + 32'h0000050C;
parameter DPDMA_DPDMA_CH3_DSCR_NEXT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_PYLD_CUR_ADDRE =    DPDMA_BASEADDR + 32'h00000510;
parameter DPDMA_DPDMA_CH3_PYLD_CUR_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_PYLD_CUR_ADDR =    DPDMA_BASEADDR + 32'h00000514;
parameter DPDMA_DPDMA_CH3_PYLD_CUR_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_CNTL =    DPDMA_BASEADDR + 32'h00000518;
parameter DPDMA_DPDMA_CH3_CNTL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_STATUS =    DPDMA_BASEADDR + 32'h0000051C;
parameter DPDMA_DPDMA_CH3_STATUS_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_VDO =    DPDMA_BASEADDR + 32'h00000520;
parameter DPDMA_DPDMA_CH3_VDO_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_PYLD_SZ =    DPDMA_BASEADDR + 32'h00000524;
parameter DPDMA_DPDMA_CH3_PYLD_SZ_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH3_DSCR_ID =    DPDMA_BASEADDR + 32'h00000528;
parameter DPDMA_DPDMA_CH3_DSCR_ID_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_DSCR_STRT_ADDRE =    DPDMA_BASEADDR + 32'h00000600;
parameter DPDMA_DPDMA_CH4_DSCR_STRT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_DSCR_STRT_ADDR =    DPDMA_BASEADDR + 32'h00000604;
parameter DPDMA_DPDMA_CH4_DSCR_STRT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_DSCR_NEXT_ADDRE =    DPDMA_BASEADDR + 32'h00000608;
parameter DPDMA_DPDMA_CH4_DSCR_NEXT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_DSCR_NEXT_ADDR =    DPDMA_BASEADDR + 32'h0000060C;
parameter DPDMA_DPDMA_CH4_DSCR_NEXT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_PYLD_CUR_ADDRE =    DPDMA_BASEADDR + 32'h00000610;
parameter DPDMA_DPDMA_CH4_PYLD_CUR_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_PYLD_CUR_ADDR =    DPDMA_BASEADDR + 32'h00000614;
parameter DPDMA_DPDMA_CH4_PYLD_CUR_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_CNTL =    DPDMA_BASEADDR + 32'h00000618;
parameter DPDMA_DPDMA_CH4_CNTL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_STATUS =    DPDMA_BASEADDR + 32'h0000061C;
parameter DPDMA_DPDMA_CH4_STATUS_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_VDO =    DPDMA_BASEADDR + 32'h00000620;
parameter DPDMA_DPDMA_CH4_VDO_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_PYLD_SZ =    DPDMA_BASEADDR + 32'h00000624;
parameter DPDMA_DPDMA_CH4_PYLD_SZ_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH4_DSCR_ID =    DPDMA_BASEADDR + 32'h00000628;
parameter DPDMA_DPDMA_CH4_DSCR_ID_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_DSCR_STRT_ADDRE =    DPDMA_BASEADDR + 32'h00000700;
parameter DPDMA_DPDMA_CH5_DSCR_STRT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_DSCR_STRT_ADDR =    DPDMA_BASEADDR + 32'h00000704;
parameter DPDMA_DPDMA_CH5_DSCR_STRT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_DSCR_NEXT_ADDRE =    DPDMA_BASEADDR + 32'h00000708;
parameter DPDMA_DPDMA_CH5_DSCR_NEXT_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_DSCR_NEXT_ADDR =    DPDMA_BASEADDR + 32'h0000070C;
parameter DPDMA_DPDMA_CH5_DSCR_NEXT_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_PYLD_CUR_ADDRE =    DPDMA_BASEADDR + 32'h00000710;
parameter DPDMA_DPDMA_CH5_PYLD_CUR_ADDRE_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_PYLD_CUR_ADDR =    DPDMA_BASEADDR + 32'h00000714;
parameter DPDMA_DPDMA_CH5_PYLD_CUR_ADDR_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_CNTL =    DPDMA_BASEADDR + 32'h00000718;
parameter DPDMA_DPDMA_CH5_CNTL_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_STATUS =    DPDMA_BASEADDR + 32'h0000071C;
parameter DPDMA_DPDMA_CH5_STATUS_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_VDO =    DPDMA_BASEADDR + 32'h00000720;
parameter DPDMA_DPDMA_CH5_VDO_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_PYLD_SZ =    DPDMA_BASEADDR + 32'h00000724;
parameter DPDMA_DPDMA_CH5_PYLD_SZ_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_CH5_DSCR_ID =    DPDMA_BASEADDR + 32'h00000728;
parameter DPDMA_DPDMA_CH5_DSCR_ID_DEFVAL =   32'h0;
parameter DPDMA_DPDMA_ECO =    DPDMA_BASEADDR + 32'h00000FFC;
parameter DPDMA_DPDMA_ECO_DEFVAL =   32'h0;
parameter DP_DP_LINK_BW_SET =    DP_BASEADDR + 32'h00000000;
parameter DP_DP_LINK_BW_SET_DEFVAL =   32'h0;
parameter DP_DP_LANE_COUNT_SET =    DP_BASEADDR + 32'h00000004;
parameter DP_DP_LANE_COUNT_SET_DEFVAL =   32'h0;
parameter DP_DP_ENHANCED_FRAME_EN =    DP_BASEADDR + 32'h00000008;
parameter DP_DP_ENHANCED_FRAME_EN_DEFVAL =   32'h0;
parameter DP_DP_TRAINING_PATTERN_SET =    DP_BASEADDR + 32'h0000000C;
parameter DP_DP_TRAINING_PATTERN_SET_DEFVAL =   32'h0;
parameter DP_DP_LINK_QUAL_PATTERN_SET =    DP_BASEADDR + 32'h00000010;
parameter DP_DP_LINK_QUAL_PATTERN_SET_DEFVAL =   32'h0;
parameter DP_DP_SCRAMBLING_DISABLE =    DP_BASEADDR + 32'h00000014;
parameter DP_DP_SCRAMBLING_DISABLE_DEFVAL =   32'h0;
parameter DP_DP_DOWNSPREAD_CTRL =    DP_BASEADDR + 32'h00000018;
parameter DP_DP_DOWNSPREAD_CTRL_DEFVAL =   32'h0;
parameter DP_DP_SOFTWARE_RESET =    DP_BASEADDR + 32'h0000001C;
parameter DP_DP_SOFTWARE_RESET_DEFVAL =   32'h0;
parameter DP_DP_COMP_PATTERN_80BIT_1 =    DP_BASEADDR + 32'h00000020;
parameter DP_DP_COMP_PATTERN_80BIT_1_DEFVAL =   32'h0;
parameter DP_DP_COMP_PATTERN_80BIT_2 =    DP_BASEADDR + 32'h00000024;
parameter DP_DP_COMP_PATTERN_80BIT_2_DEFVAL =   32'h0;
parameter DP_DP_COMP_PATTERN_80BIT_3 =    DP_BASEADDR + 32'h00000028;
parameter DP_DP_COMP_PATTERN_80BIT_3_DEFVAL =   32'h0;
parameter DP_DP_TRANSMITTER_ENABLE =    DP_BASEADDR + 32'h00000080;
parameter DP_DP_TRANSMITTER_ENABLE_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_ENABLE =    DP_BASEADDR + 32'h00000084;
parameter DP_DP_MAIN_STREAM_ENABLE_DEFVAL =   32'h0;
parameter DP_DP_FORCE_SCRAMBLER_RESET =    DP_BASEADDR + 32'h000000C0;
parameter DP_DP_FORCE_SCRAMBLER_RESET_DEFVAL =   32'h0;
parameter DP_DP_VERSION_REGISTER =    DP_BASEADDR + 32'h000000F8;
parameter DP_DP_VERSION_REGISTER_DEFVAL =   32'h4010000;
parameter DP_DP_CORE_ID =    DP_BASEADDR + 32'h000000FC;
parameter DP_DP_CORE_ID_DEFVAL =   32'h1020000;
parameter DP_DP_AUX_COMMAND_REGISTER =    DP_BASEADDR + 32'h00000100;
parameter DP_DP_AUX_COMMAND_REGISTER_DEFVAL =   32'h0;
parameter DP_DP_AUX_WRITE_FIFO =    DP_BASEADDR + 32'h00000104;
parameter DP_DP_AUX_WRITE_FIFO_DEFVAL =   32'h0;
parameter DP_DP_AUX_ADDRESS =    DP_BASEADDR + 32'h00000108;
parameter DP_DP_AUX_ADDRESS_DEFVAL =   32'h0;
parameter DP_DP_AUX_CLOCK_DIVIDER =    DP_BASEADDR + 32'h0000010C;
parameter DP_DP_AUX_CLOCK_DIVIDER_DEFVAL =   32'h0;
parameter DP_DP_TX_USER_FIFO_OVERFLOW =    DP_BASEADDR + 32'h00000110;
parameter DP_DP_TX_USER_FIFO_OVERFLOW_DEFVAL =   32'h0;
parameter DP_DP_INTERRUPT_SIGNAL_STATE =    DP_BASEADDR + 32'h00000130;
parameter DP_DP_INTERRUPT_SIGNAL_STATE_DEFVAL =   32'h0;
parameter DP_DP_AUX_REPLY_DATA =    DP_BASEADDR + 32'h00000134;
parameter DP_DP_AUX_REPLY_DATA_DEFVAL =   32'h0;
parameter DP_DP_AUX_REPLY_CODE =    DP_BASEADDR + 32'h00000138;
parameter DP_DP_AUX_REPLY_CODE_DEFVAL =   32'h0;
parameter DP_DP_AUX_REPLY_COUNT =    DP_BASEADDR + 32'h0000013C;
parameter DP_DP_AUX_REPLY_COUNT_DEFVAL =   32'h0;
parameter DP_DP_REPLY_DATA_COUNT =    DP_BASEADDR + 32'h00000148;
parameter DP_DP_REPLY_DATA_COUNT_DEFVAL =   32'h0;
parameter DP_DP_REPLY_STATUS =    DP_BASEADDR + 32'h0000014C;
parameter DP_DP_REPLY_STATUS_DEFVAL =   32'h10;
parameter DP_DP_HPD_DURATION =    DP_BASEADDR + 32'h00000150;
parameter DP_DP_HPD_DURATION_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_HTOTAL =    DP_BASEADDR + 32'h00000180;
parameter DP_DP_MAIN_STREAM_HTOTAL_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_VTOTAL =    DP_BASEADDR + 32'h00000184;
parameter DP_DP_MAIN_STREAM_VTOTAL_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_POLARITY =    DP_BASEADDR + 32'h00000188;
parameter DP_DP_MAIN_STREAM_POLARITY_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_HSWIDTH =    DP_BASEADDR + 32'h0000018C;
parameter DP_DP_MAIN_STREAM_HSWIDTH_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_VSWIDTH =    DP_BASEADDR + 32'h00000190;
parameter DP_DP_MAIN_STREAM_VSWIDTH_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_HRES =    DP_BASEADDR + 32'h00000194;
parameter DP_DP_MAIN_STREAM_HRES_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_VRES =    DP_BASEADDR + 32'h00000198;
parameter DP_DP_MAIN_STREAM_VRES_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_HSTART =    DP_BASEADDR + 32'h0000019C;
parameter DP_DP_MAIN_STREAM_HSTART_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_VSTART =    DP_BASEADDR + 32'h000001A0;
parameter DP_DP_MAIN_STREAM_VSTART_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_MISC0 =    DP_BASEADDR + 32'h000001A4;
parameter DP_DP_MAIN_STREAM_MISC0_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_MISC1 =    DP_BASEADDR + 32'h000001A8;
parameter DP_DP_MAIN_STREAM_MISC1_DEFVAL =   32'h0;
parameter DP_DP_MAIN_STREAM_M_VID =    DP_BASEADDR + 32'h000001AC;
parameter DP_DP_MAIN_STREAM_M_VID_DEFVAL =   32'h0;
parameter DP_DP_MSA_TRANSFER_UNIT_SIZE =    DP_BASEADDR + 32'h000001B0;
parameter DP_DP_MSA_TRANSFER_UNIT_SIZE_DEFVAL =   32'h40;
parameter DP_DP_MAIN_STREAM_N_VID =    DP_BASEADDR + 32'h000001B4;
parameter DP_DP_MAIN_STREAM_N_VID_DEFVAL =   32'h0;
parameter DP_DP_USER_PIX_WIDTH =    DP_BASEADDR + 32'h000001B8;
parameter DP_DP_USER_PIX_WIDTH_DEFVAL =   32'h1;
parameter DP_DP_USER_DATA_COUNT_PER_LANE =    DP_BASEADDR + 32'h000001BC;
parameter DP_DP_USER_DATA_COUNT_PER_LANE_DEFVAL =   32'h0;
parameter DP_DP_MIN_BYTES_PER_TU =    DP_BASEADDR + 32'h000001C4;
parameter DP_DP_MIN_BYTES_PER_TU_DEFVAL =   32'h0;
parameter DP_DP_FRAC_BYTES_PER_TU =    DP_BASEADDR + 32'h000001C8;
parameter DP_DP_FRAC_BYTES_PER_TU_DEFVAL =   32'h0;
parameter DP_DP_INIT_WAIT =    DP_BASEADDR + 32'h000001CC;
parameter DP_DP_INIT_WAIT_DEFVAL =   32'h20;
parameter DP_DP_PHY_RESET =    DP_BASEADDR + 32'h00000200;
parameter DP_DP_PHY_RESET_DEFVAL =   32'h10003;
parameter DP_DP_PHY_VOLTAGE_DIFF_LANE_0 =    DP_BASEADDR + 32'h00000220;
parameter DP_DP_PHY_VOLTAGE_DIFF_LANE_0_DEFVAL =   32'h0;
parameter DP_DP_PHY_VOLTAGE_DIFF_LANE_1 =    DP_BASEADDR + 32'h00000224;
parameter DP_DP_PHY_VOLTAGE_DIFF_LANE_1_DEFVAL =   32'h0;
parameter DP_DP_TRANSMIT_PRBS7 =    DP_BASEADDR + 32'h00000230;
parameter DP_DP_TRANSMIT_PRBS7_DEFVAL =   32'h0;
parameter DP_DP_PHY_CLOCK_SELECT =    DP_BASEADDR + 32'h00000234;
parameter DP_DP_PHY_CLOCK_SELECT_DEFVAL =   32'h0;
parameter DP_DP_TX_PHY_POWER_DOWN =    DP_BASEADDR + 32'h00000238;
parameter DP_DP_TX_PHY_POWER_DOWN_DEFVAL =   32'h0;
parameter DP_DP_PHY_POSTCURSOR_LANE_0 =    DP_BASEADDR + 32'h0000023C;
parameter DP_DP_PHY_POSTCURSOR_LANE_0_DEFVAL =   32'h0;
parameter DP_DP_PHY_POSTCURSOR_LANE_1 =    DP_BASEADDR + 32'h00000240;
parameter DP_DP_PHY_POSTCURSOR_LANE_1_DEFVAL =   32'h0;
parameter DP_DP_PHY_PRECURSOR_LANE_0 =    DP_BASEADDR + 32'h0000024C;
parameter DP_DP_PHY_PRECURSOR_LANE_0_DEFVAL =   32'h0;
parameter DP_DP_PHY_PRECURSOR_LANE_1 =    DP_BASEADDR + 32'h00000250;
parameter DP_DP_PHY_PRECURSOR_LANE_1_DEFVAL =   32'h0;
parameter DP_DP_PHY_STATUS =    DP_BASEADDR + 32'h00000280;
parameter DP_DP_PHY_STATUS_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_CONTROL =    DP_BASEADDR + 32'h00000300;
parameter DP_DP_TX_AUDIO_CONTROL_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_CHANNELS =    DP_BASEADDR + 32'h00000304;
parameter DP_DP_TX_AUDIO_CHANNELS_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_INFO_DATA0 =    DP_BASEADDR + 32'h00000308;
parameter DP_DP_TX_AUDIO_INFO_DATA0_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_INFO_DATA1 =    DP_BASEADDR + 32'h0000030C;
parameter DP_DP_TX_AUDIO_INFO_DATA1_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_INFO_DATA2 =    DP_BASEADDR + 32'h00000310;
parameter DP_DP_TX_AUDIO_INFO_DATA2_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_INFO_DATA3 =    DP_BASEADDR + 32'h00000314;
parameter DP_DP_TX_AUDIO_INFO_DATA3_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_INFO_DATA4 =    DP_BASEADDR + 32'h00000318;
parameter DP_DP_TX_AUDIO_INFO_DATA4_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_INFO_DATA5 =    DP_BASEADDR + 32'h0000031C;
parameter DP_DP_TX_AUDIO_INFO_DATA5_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_INFO_DATA6 =    DP_BASEADDR + 32'h00000320;
parameter DP_DP_TX_AUDIO_INFO_DATA6_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_INFO_DATA7 =    DP_BASEADDR + 32'h00000324;
parameter DP_DP_TX_AUDIO_INFO_DATA7_DEFVAL =   32'h0;
parameter DP_DP_TX_M_AUD =    DP_BASEADDR + 32'h00000328;
parameter DP_DP_TX_M_AUD_DEFVAL =   32'h0;
parameter DP_DP_TX_N_AUD =    DP_BASEADDR + 32'h0000032C;
parameter DP_DP_TX_N_AUD_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_EXT_DATA0 =    DP_BASEADDR + 32'h00000330;
parameter DP_DP_TX_AUDIO_EXT_DATA0_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_EXT_DATA1 =    DP_BASEADDR + 32'h00000334;
parameter DP_DP_TX_AUDIO_EXT_DATA1_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_EXT_DATA2 =    DP_BASEADDR + 32'h00000338;
parameter DP_DP_TX_AUDIO_EXT_DATA2_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_EXT_DATA3 =    DP_BASEADDR + 32'h0000033C;
parameter DP_DP_TX_AUDIO_EXT_DATA3_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_EXT_DATA4 =    DP_BASEADDR + 32'h00000340;
parameter DP_DP_TX_AUDIO_EXT_DATA4_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_EXT_DATA5 =    DP_BASEADDR + 32'h00000344;
parameter DP_DP_TX_AUDIO_EXT_DATA5_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_EXT_DATA6 =    DP_BASEADDR + 32'h00000348;
parameter DP_DP_TX_AUDIO_EXT_DATA6_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_EXT_DATA7 =    DP_BASEADDR + 32'h0000034C;
parameter DP_DP_TX_AUDIO_EXT_DATA7_DEFVAL =   32'h0;
parameter DP_DP_TX_AUDIO_EXT_DATA8 =    DP_BASEADDR + 32'h00000350;
parameter DP_DP_TX_AUDIO_EXT_DATA8_DEFVAL =   32'h0;
parameter DP_DP_INT_STATUS =    DP_BASEADDR + 32'h000003A0;
parameter DP_DP_INT_STATUS_DEFVAL =   32'h0;
parameter DP_DP_INT_EN =    DP_BASEADDR + 32'h000003A8;
parameter DP_DP_INT_EN_DEFVAL =   32'h0;
parameter DP_DP_INT_DS =    DP_BASEADDR + 32'h000003AC;
parameter DP_DP_INT_DS_DEFVAL =   32'h0;
parameter DP_V_BLEND_BG_CLR_0 =    DP_BASEADDR + 32'h0000A000;
parameter DP_V_BLEND_BG_CLR_0_DEFVAL =   32'h0;
parameter DP_V_BLEND_BG_CLR_1 =    DP_BASEADDR + 32'h0000A004;
parameter DP_V_BLEND_BG_CLR_1_DEFVAL =   32'h0;
parameter DP_V_BLEND_BG_CLR_2 =    DP_BASEADDR + 32'h0000A008;
parameter DP_V_BLEND_BG_CLR_2_DEFVAL =   32'h0;
parameter DP_V_BLEND_SET_GLOBAL_ALPHA_REG =    DP_BASEADDR + 32'h0000A00C;
parameter DP_V_BLEND_SET_GLOBAL_ALPHA_REG_DEFVAL =   32'h0;
parameter DP_V_BLEND_OUTPUT_VID_FORMAT =    DP_BASEADDR + 32'h0000A014;
parameter DP_V_BLEND_OUTPUT_VID_FORMAT_DEFVAL =   32'h0;
parameter DP_V_BLEND_LAYER0_CONTROL =    DP_BASEADDR + 32'h0000A018;
parameter DP_V_BLEND_LAYER0_CONTROL_DEFVAL =   32'h0;
parameter DP_V_BLEND_LAYER1_CONTROL =    DP_BASEADDR + 32'h0000A01C;
parameter DP_V_BLEND_LAYER1_CONTROL_DEFVAL =   32'h0;
parameter DP_V_BLEND_RGB2YCBCR_COEFF0 =    DP_BASEADDR + 32'h0000A020;
parameter DP_V_BLEND_RGB2YCBCR_COEFF0_DEFVAL =   32'h1000;
parameter DP_V_BLEND_RGB2YCBCR_COEFF1 =    DP_BASEADDR + 32'h0000A024;
parameter DP_V_BLEND_RGB2YCBCR_COEFF1_DEFVAL =   32'h0;
parameter DP_V_BLEND_RGB2YCBCR_COEFF2 =    DP_BASEADDR + 32'h0000A028;
parameter DP_V_BLEND_RGB2YCBCR_COEFF2_DEFVAL =   32'h0;
parameter DP_V_BLEND_RGB2YCBCR_COEFF3 =    DP_BASEADDR + 32'h0000A02C;
parameter DP_V_BLEND_RGB2YCBCR_COEFF3_DEFVAL =   32'h0;
parameter DP_V_BLEND_RGB2YCBCR_COEFF4 =    DP_BASEADDR + 32'h0000A030;
parameter DP_V_BLEND_RGB2YCBCR_COEFF4_DEFVAL =   32'h1000;
parameter DP_V_BLEND_RGB2YCBCR_COEFF5 =    DP_BASEADDR + 32'h0000A034;
parameter DP_V_BLEND_RGB2YCBCR_COEFF5_DEFVAL =   32'h0;
parameter DP_V_BLEND_RGB2YCBCR_COEFF6 =    DP_BASEADDR + 32'h0000A038;
parameter DP_V_BLEND_RGB2YCBCR_COEFF6_DEFVAL =   32'h0;
parameter DP_V_BLEND_RGB2YCBCR_COEFF7 =    DP_BASEADDR + 32'h0000A03C;
parameter DP_V_BLEND_RGB2YCBCR_COEFF7_DEFVAL =   32'h0;
parameter DP_V_BLEND_RGB2YCBCR_COEFF8 =    DP_BASEADDR + 32'h0000A040;
parameter DP_V_BLEND_RGB2YCBCR_COEFF8_DEFVAL =   32'h1000;
parameter DP_V_BLEND_IN1CSC_COEFF0 =    DP_BASEADDR + 32'h0000A044;
parameter DP_V_BLEND_IN1CSC_COEFF0_DEFVAL =   32'h1000;
parameter DP_V_BLEND_IN1CSC_COEFF1 =    DP_BASEADDR + 32'h0000A048;
parameter DP_V_BLEND_IN1CSC_COEFF1_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN1CSC_COEFF2 =    DP_BASEADDR + 32'h0000A04C;
parameter DP_V_BLEND_IN1CSC_COEFF2_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN1CSC_COEFF3 =    DP_BASEADDR + 32'h0000A050;
parameter DP_V_BLEND_IN1CSC_COEFF3_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN1CSC_COEFF4 =    DP_BASEADDR + 32'h0000A054;
parameter DP_V_BLEND_IN1CSC_COEFF4_DEFVAL =   32'h1000;
parameter DP_V_BLEND_IN1CSC_COEFF5 =    DP_BASEADDR + 32'h0000A058;
parameter DP_V_BLEND_IN1CSC_COEFF5_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN1CSC_COEFF6 =    DP_BASEADDR + 32'h0000A05C;
parameter DP_V_BLEND_IN1CSC_COEFF6_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN1CSC_COEFF7 =    DP_BASEADDR + 32'h0000A060;
parameter DP_V_BLEND_IN1CSC_COEFF7_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN1CSC_COEFF8 =    DP_BASEADDR + 32'h0000A064;
parameter DP_V_BLEND_IN1CSC_COEFF8_DEFVAL =   32'h1000;
parameter DP_V_BLEND_LUMA_IN1CSC_OFFSET =    DP_BASEADDR + 32'h0000A068;
parameter DP_V_BLEND_LUMA_IN1CSC_OFFSET_DEFVAL =   32'h0;
parameter DP_V_BLEND_CR_IN1CSC_OFFSET =    DP_BASEADDR + 32'h0000A06C;
parameter DP_V_BLEND_CR_IN1CSC_OFFSET_DEFVAL =   32'h0;
parameter DP_V_BLEND_CB_IN1CSC_OFFSET =    DP_BASEADDR + 32'h0000A070;
parameter DP_V_BLEND_CB_IN1CSC_OFFSET_DEFVAL =   32'h0;
parameter DP_V_BLEND_LUMA_OUTCSC_OFFSET =    DP_BASEADDR + 32'h0000A074;
parameter DP_V_BLEND_LUMA_OUTCSC_OFFSET_DEFVAL =   32'h0;
parameter DP_V_BLEND_CR_OUTCSC_OFFSET =    DP_BASEADDR + 32'h0000A078;
parameter DP_V_BLEND_CR_OUTCSC_OFFSET_DEFVAL =   32'h0;
parameter DP_V_BLEND_CB_OUTCSC_OFFSET =    DP_BASEADDR + 32'h0000A07C;
parameter DP_V_BLEND_CB_OUTCSC_OFFSET_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN2CSC_COEFF0 =    DP_BASEADDR + 32'h0000A080;
parameter DP_V_BLEND_IN2CSC_COEFF0_DEFVAL =   32'h1000;
parameter DP_V_BLEND_IN2CSC_COEFF1 =    DP_BASEADDR + 32'h0000A084;
parameter DP_V_BLEND_IN2CSC_COEFF1_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN2CSC_COEFF2 =    DP_BASEADDR + 32'h0000A088;
parameter DP_V_BLEND_IN2CSC_COEFF2_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN2CSC_COEFF3 =    DP_BASEADDR + 32'h0000A08C;
parameter DP_V_BLEND_IN2CSC_COEFF3_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN2CSC_COEFF4 =    DP_BASEADDR + 32'h0000A090;
parameter DP_V_BLEND_IN2CSC_COEFF4_DEFVAL =   32'h1000;
parameter DP_V_BLEND_IN2CSC_COEFF5 =    DP_BASEADDR + 32'h0000A094;
parameter DP_V_BLEND_IN2CSC_COEFF5_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN2CSC_COEFF6 =    DP_BASEADDR + 32'h0000A098;
parameter DP_V_BLEND_IN2CSC_COEFF6_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN2CSC_COEFF7 =    DP_BASEADDR + 32'h0000A09C;
parameter DP_V_BLEND_IN2CSC_COEFF7_DEFVAL =   32'h0;
parameter DP_V_BLEND_IN2CSC_COEFF8 =    DP_BASEADDR + 32'h0000A0A0;
parameter DP_V_BLEND_IN2CSC_COEFF8_DEFVAL =   32'h1000;
parameter DP_V_BLEND_LUMA_IN2CSC_OFFSET =    DP_BASEADDR + 32'h0000A0A4;
parameter DP_V_BLEND_LUMA_IN2CSC_OFFSET_DEFVAL =   32'h0;
parameter DP_V_BLEND_CR_IN2CSC_OFFSET =    DP_BASEADDR + 32'h0000A0A8;
parameter DP_V_BLEND_CR_IN2CSC_OFFSET_DEFVAL =   32'h0;
parameter DP_V_BLEND_CB_IN2CSC_OFFSET =    DP_BASEADDR + 32'h0000A0AC;
parameter DP_V_BLEND_CB_IN2CSC_OFFSET_DEFVAL =   32'h0;
parameter DP_V_BLEND_CHROMA_KEY_ENABLE =    DP_BASEADDR + 32'h0000A1D0;
parameter DP_V_BLEND_CHROMA_KEY_ENABLE_DEFVAL =   32'h0;
parameter DP_V_BLEND_CHROMA_KEY_COMP1 =    DP_BASEADDR + 32'h0000A1D4;
parameter DP_V_BLEND_CHROMA_KEY_COMP1_DEFVAL =   32'h0;
parameter DP_V_BLEND_CHROMA_KEY_COMP2 =    DP_BASEADDR + 32'h0000A1D8;
parameter DP_V_BLEND_CHROMA_KEY_COMP2_DEFVAL =   32'h0;
parameter DP_V_BLEND_CHROMA_KEY_COMP3 =    DP_BASEADDR + 32'h0000A1DC;
parameter DP_V_BLEND_CHROMA_KEY_COMP3_DEFVAL =   32'h0;
parameter DP_AV_BUF_FORMAT =    DP_BASEADDR + 32'h0000B000;
parameter DP_AV_BUF_FORMAT_DEFVAL =   32'h0;
parameter DP_AV_BUF_NON_LIVE_LATENCY =    DP_BASEADDR + 32'h0000B008;
parameter DP_AV_BUF_NON_LIVE_LATENCY_DEFVAL =   32'h180;
parameter DP_AV_CHBUF0 =    DP_BASEADDR + 32'h0000B010;
parameter DP_AV_CHBUF0_DEFVAL =   32'h0;
parameter DP_AV_CHBUF1 =    DP_BASEADDR + 32'h0000B014;
parameter DP_AV_CHBUF1_DEFVAL =   32'h0;
parameter DP_AV_CHBUF2 =    DP_BASEADDR + 32'h0000B018;
parameter DP_AV_CHBUF2_DEFVAL =   32'h0;
parameter DP_AV_CHBUF3 =    DP_BASEADDR + 32'h0000B01C;
parameter DP_AV_CHBUF3_DEFVAL =   32'h0;
parameter DP_AV_CHBUF4 =    DP_BASEADDR + 32'h0000B020;
parameter DP_AV_CHBUF4_DEFVAL =   32'h0;
parameter DP_AV_CHBUF5 =    DP_BASEADDR + 32'h0000B024;
parameter DP_AV_CHBUF5_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_CONTROL =    DP_BASEADDR + 32'h0000B02C;
parameter DP_AV_BUF_STC_CONTROL_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_INIT_VALUE0 =    DP_BASEADDR + 32'h0000B030;
parameter DP_AV_BUF_STC_INIT_VALUE0_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_INIT_VALUE1 =    DP_BASEADDR + 32'h0000B034;
parameter DP_AV_BUF_STC_INIT_VALUE1_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_ADJ =    DP_BASEADDR + 32'h0000B038;
parameter DP_AV_BUF_STC_ADJ_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_VIDEO_VSYNC_TS_REG0 =    DP_BASEADDR + 32'h0000B03C;
parameter DP_AV_BUF_STC_VIDEO_VSYNC_TS_REG0_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_VIDEO_VSYNC_TS_REG1 =    DP_BASEADDR + 32'h0000B040;
parameter DP_AV_BUF_STC_VIDEO_VSYNC_TS_REG1_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_EXT_VSYNC_TS_REG0 =    DP_BASEADDR + 32'h0000B044;
parameter DP_AV_BUF_STC_EXT_VSYNC_TS_REG0_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_EXT_VSYNC_TS_REG1 =    DP_BASEADDR + 32'h0000B048;
parameter DP_AV_BUF_STC_EXT_VSYNC_TS_REG1_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_CUSTOM_EVENT_TS_REG0 =    DP_BASEADDR + 32'h0000B04C;
parameter DP_AV_BUF_STC_CUSTOM_EVENT_TS_REG0_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_CUSTOM_EVENT_TS_REG1 =    DP_BASEADDR + 32'h0000B050;
parameter DP_AV_BUF_STC_CUSTOM_EVENT_TS_REG1_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_CUSTOM_EVENT2_TS_REG0 =    DP_BASEADDR + 32'h0000B054;
parameter DP_AV_BUF_STC_CUSTOM_EVENT2_TS_REG0_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_CUSTOM_EVENT2_TS_REG1 =    DP_BASEADDR + 32'h0000B058;
parameter DP_AV_BUF_STC_CUSTOM_EVENT2_TS_REG1_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_SNAPSHOT0 =    DP_BASEADDR + 32'h0000B060;
parameter DP_AV_BUF_STC_SNAPSHOT0_DEFVAL =   32'h0;
parameter DP_AV_BUF_STC_SNAPSHOT1 =    DP_BASEADDR + 32'h0000B064;
parameter DP_AV_BUF_STC_SNAPSHOT1_DEFVAL =   32'h0;
parameter DP_AV_BUF_OUTPUT_AUDIO_VIDEO_SELECT =    DP_BASEADDR + 32'h0000B070;
parameter DP_AV_BUF_OUTPUT_AUDIO_VIDEO_SELECT_DEFVAL =   32'h8;
parameter DP_AV_BUF_HCOUNT_VCOUNT_INT0 =    DP_BASEADDR + 32'h0000B074;
parameter DP_AV_BUF_HCOUNT_VCOUNT_INT0_DEFVAL =   32'h0;
parameter DP_AV_BUF_HCOUNT_VCOUNT_INT1 =    DP_BASEADDR + 32'h0000B078;
parameter DP_AV_BUF_HCOUNT_VCOUNT_INT1_DEFVAL =   32'h0;
parameter DP_AV_BUF_DITHER_CONFIG =    DP_BASEADDR + 32'h0000B07C;
parameter DP_AV_BUF_DITHER_CONFIG_DEFVAL =   32'h0;
parameter DP_DITHER_CONFIG_SEED0 =    DP_BASEADDR + 32'h0000B080;
parameter DP_DITHER_CONFIG_SEED0_DEFVAL =   32'h8000;
parameter DP_DITHER_CONFIG_SEED1 =    DP_BASEADDR + 32'h0000B084;
parameter DP_DITHER_CONFIG_SEED1_DEFVAL =   32'h8080;
parameter DP_DITHER_CONFIG_SEED2 =    DP_BASEADDR + 32'h0000B088;
parameter DP_DITHER_CONFIG_SEED2_DEFVAL =   32'h8008;
parameter DP_DITHER_CONFIG_MAX =    DP_BASEADDR + 32'h0000B08C;
parameter DP_DITHER_CONFIG_MAX_DEFVAL =   32'hfff;
parameter DP_DITHER_CONFIG_MIN =    DP_BASEADDR + 32'h0000B090;
parameter DP_DITHER_CONFIG_MIN_DEFVAL =   32'h0;
parameter DP_PATTERN_GEN_SELECT =    DP_BASEADDR + 32'h0000B100;
parameter DP_PATTERN_GEN_SELECT_DEFVAL =   32'h0;
parameter DP_AUD_PATTERN_SELECT1 =    DP_BASEADDR + 32'h0000B104;
parameter DP_AUD_PATTERN_SELECT1_DEFVAL =   32'h0;
parameter DP_AUD_PATTERN_SELECT2 =    DP_BASEADDR + 32'h0000B108;
parameter DP_AUD_PATTERN_SELECT2_DEFVAL =   32'h0;
parameter DP_AV_BUF_AUD_VID_CLK_SOURCE =    DP_BASEADDR + 32'h0000B120;
parameter DP_AV_BUF_AUD_VID_CLK_SOURCE_DEFVAL =   32'h0;
parameter DP_AV_BUF_SRST_REG =    DP_BASEADDR + 32'h0000B124;
parameter DP_AV_BUF_SRST_REG_DEFVAL =   32'h0;
parameter DP_AV_BUF_AUDIO_RDY_INTERVAL =    DP_BASEADDR + 32'h0000B128;
parameter DP_AV_BUF_AUDIO_RDY_INTERVAL_DEFVAL =   32'h0;
parameter DP_AV_BUF_AUDIO_CH_CONFIG =    DP_BASEADDR + 32'h0000B12C;
parameter DP_AV_BUF_AUDIO_CH_CONFIG_DEFVAL =   32'h0;
parameter DP_AV_BUF_GRAPHICS_COMP0_SCALE_FACTOR =    DP_BASEADDR + 32'h0000B200;
parameter DP_AV_BUF_GRAPHICS_COMP0_SCALE_FACTOR_DEFVAL =   32'h10101;
parameter DP_AV_BUF_GRAPHICS_COMP1_SCALE_FACTOR =    DP_BASEADDR + 32'h0000B204;
parameter DP_AV_BUF_GRAPHICS_COMP1_SCALE_FACTOR_DEFVAL =   32'h10101;
parameter DP_AV_BUF_GRAPHICS_COMP2_SCALE_FACTOR =    DP_BASEADDR + 32'h0000B208;
parameter DP_AV_BUF_GRAPHICS_COMP2_SCALE_FACTOR_DEFVAL =   32'h10101;
parameter DP_AV_BUF_VIDEO_COMP0_SCALE_FACTOR =    DP_BASEADDR + 32'h0000B20C;
parameter DP_AV_BUF_VIDEO_COMP0_SCALE_FACTOR_DEFVAL =   32'h10101;
parameter DP_AV_BUF_VIDEO_COMP1_SCALE_FACTOR =    DP_BASEADDR + 32'h0000B210;
parameter DP_AV_BUF_VIDEO_COMP1_SCALE_FACTOR_DEFVAL =   32'h10101;
parameter DP_AV_BUF_VIDEO_COMP2_SCALE_FACTOR =    DP_BASEADDR + 32'h0000B214;
parameter DP_AV_BUF_VIDEO_COMP2_SCALE_FACTOR_DEFVAL =   32'h10101;
parameter DP_AV_BUF_LIVE_VIDEO_COMP0_SF =    DP_BASEADDR + 32'h0000B218;
parameter DP_AV_BUF_LIVE_VIDEO_COMP0_SF_DEFVAL =   32'h10101;
parameter DP_AV_BUF_LIVE_VIDEO_COMP1_SF =    DP_BASEADDR + 32'h0000B21C;
parameter DP_AV_BUF_LIVE_VIDEO_COMP1_SF_DEFVAL =   32'h10101;
parameter DP_AV_BUF_LIVE_VIDEO_COMP2_SF =    DP_BASEADDR + 32'h0000B220;
parameter DP_AV_BUF_LIVE_VIDEO_COMP2_SF_DEFVAL =   32'h10101;
parameter DP_AV_BUF_LIVE_VID_CONFIG =    DP_BASEADDR + 32'h0000B224;
parameter DP_AV_BUF_LIVE_VID_CONFIG_DEFVAL =   32'h0;
parameter DP_AV_BUF_LIVE_GFX_COMP0_SF =    DP_BASEADDR + 32'h0000B228;
parameter DP_AV_BUF_LIVE_GFX_COMP0_SF_DEFVAL =   32'h10101;
parameter DP_AV_BUF_LIVE_GFX_COMP1_SF =    DP_BASEADDR + 32'h0000B22C;
parameter DP_AV_BUF_LIVE_GFX_COMP1_SF_DEFVAL =   32'h10101;
parameter DP_AV_BUF_LIVE_GFX_COMP2_SF =    DP_BASEADDR + 32'h0000B230;
parameter DP_AV_BUF_LIVE_GFX_COMP2_SF_DEFVAL =   32'h10101;
parameter DP_AV_BUF_LIVE_GFX_CONFIG =    DP_BASEADDR + 32'h0000B234;
parameter DP_AV_BUF_LIVE_GFX_CONFIG_DEFVAL =   32'h0;
parameter DP_AUDIO_MIXER_VOLUME_CONTROL =    DP_BASEADDR + 32'h0000C000;
parameter DP_AUDIO_MIXER_VOLUME_CONTROL_DEFVAL =   32'h0;
parameter DP_AUDIO_MIXER_META_DATA =    DP_BASEADDR + 32'h0000C004;
parameter DP_AUDIO_MIXER_META_DATA_DEFVAL =   32'h0;
parameter DP_AUD_CH_STATUS_REG0 =    DP_BASEADDR + 32'h0000C008;
parameter DP_AUD_CH_STATUS_REG0_DEFVAL =   32'h0;
parameter DP_AUD_CH_STATUS_REG1 =    DP_BASEADDR + 32'h0000C00C;
parameter DP_AUD_CH_STATUS_REG1_DEFVAL =   32'h0;
parameter DP_AUD_CH_STATUS_REG2 =    DP_BASEADDR + 32'h0000C010;
parameter DP_AUD_CH_STATUS_REG2_DEFVAL =   32'h0;
parameter DP_AUD_CH_STATUS_REG3 =    DP_BASEADDR + 32'h0000C014;
parameter DP_AUD_CH_STATUS_REG3_DEFVAL =   32'h0;
parameter DP_AUD_CH_STATUS_REG4 =    DP_BASEADDR + 32'h0000C018;
parameter DP_AUD_CH_STATUS_REG4_DEFVAL =   32'h0;
parameter DP_AUD_CH_STATUS_REG5 =    DP_BASEADDR + 32'h0000C01C;
parameter DP_AUD_CH_STATUS_REG5_DEFVAL =   32'h0;
parameter DP_AUD_CH_A_DATA_REG0 =    DP_BASEADDR + 32'h0000C020;
parameter DP_AUD_CH_A_DATA_REG0_DEFVAL =   32'h0;
parameter DP_AUD_CH_A_DATA_REG1 =    DP_BASEADDR + 32'h0000C024;
parameter DP_AUD_CH_A_DATA_REG1_DEFVAL =   32'h0;
parameter DP_AUD_CH_A_DATA_REG2 =    DP_BASEADDR + 32'h0000C028;
parameter DP_AUD_CH_A_DATA_REG2_DEFVAL =   32'h0;
parameter DP_AUD_CH_A_DATA_REG3 =    DP_BASEADDR + 32'h0000C02C;
parameter DP_AUD_CH_A_DATA_REG3_DEFVAL =   32'h0;
parameter DP_AUD_CH_A_DATA_REG4 =    DP_BASEADDR + 32'h0000C030;
parameter DP_AUD_CH_A_DATA_REG4_DEFVAL =   32'h0;
parameter DP_AUD_CH_A_DATA_REG5 =    DP_BASEADDR + 32'h0000C034;
parameter DP_AUD_CH_A_DATA_REG5_DEFVAL =   32'h0;
parameter DP_AUD_CH_B_DATA_REG0 =    DP_BASEADDR + 32'h0000C038;
parameter DP_AUD_CH_B_DATA_REG0_DEFVAL =   32'h0;
parameter DP_AUD_CH_B_DATA_REG1 =    DP_BASEADDR + 32'h0000C03C;
parameter DP_AUD_CH_B_DATA_REG1_DEFVAL =   32'h0;
parameter DP_AUD_CH_B_DATA_REG2 =    DP_BASEADDR + 32'h0000C040;
parameter DP_AUD_CH_B_DATA_REG2_DEFVAL =   32'h0;
parameter DP_AUD_CH_B_DATA_REG3 =    DP_BASEADDR + 32'h0000C044;
parameter DP_AUD_CH_B_DATA_REG3_DEFVAL =   32'h0;
parameter DP_AUD_CH_B_DATA_REG4 =    DP_BASEADDR + 32'h0000C048;
parameter DP_AUD_CH_B_DATA_REG4_DEFVAL =   32'h0;
parameter DP_AUD_CH_B_DATA_REG5 =    DP_BASEADDR + 32'h0000C04C;
parameter DP_AUD_CH_B_DATA_REG5_DEFVAL =   32'h0;
parameter DP_PATGEN_CRC_R =    DP_BASEADDR + 32'h0000CC10;
parameter DP_PATGEN_CRC_R_DEFVAL =   32'h0;
parameter DP_PATGEN_CRC_G =    DP_BASEADDR + 32'h0000CC14;
parameter DP_PATGEN_CRC_G_DEFVAL =   32'h0;
parameter DP_PATGEN_CRC_B =    DP_BASEADDR + 32'h0000CC18;
parameter DP_PATGEN_CRC_B_DEFVAL =   32'h0;
parameter EFUSE_WR_LOCK =    EFUSE_BASEADDR + 32'h00000000;
parameter EFUSE_WR_LOCK_DEFVAL =   16'h1;
parameter EFUSE_CFG =    EFUSE_BASEADDR + 32'h00000004;
parameter EFUSE_CFG_DEFVAL =   32'h0;
parameter EFUSE_STATUS =    EFUSE_BASEADDR + 32'h00000008;
parameter EFUSE_STATUS_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_PGM_ADDR =    EFUSE_BASEADDR + 32'h0000000C;
parameter EFUSE_EFUSE_PGM_ADDR_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_RD_ADDR =    EFUSE_BASEADDR + 32'h00000010;
parameter EFUSE_EFUSE_RD_ADDR_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_RD_DATA =    EFUSE_BASEADDR + 32'h00000014;
parameter EFUSE_EFUSE_RD_DATA_DEFVAL =   32'h0;
parameter EFUSE_TPGM =    EFUSE_BASEADDR + 32'h00000018;
parameter EFUSE_TPGM_DEFVAL =   32'h0;
parameter EFUSE_TRD =    EFUSE_BASEADDR + 32'h0000001C;
parameter EFUSE_TRD_DEFVAL =   32'h1b;
parameter EFUSE_TSU_H_PS =    EFUSE_BASEADDR + 32'h00000020;
parameter EFUSE_TSU_H_PS_DEFVAL =   32'hff;
parameter EFUSE_TSU_H_PS_CS =    EFUSE_BASEADDR + 32'h00000024;
parameter EFUSE_TSU_H_PS_CS_DEFVAL =   32'hb;
parameter EFUSE_TSU_H_CS =    EFUSE_BASEADDR + 32'h0000002C;
parameter EFUSE_TSU_H_CS_DEFVAL =   32'h7;
parameter EFUSE_EFUSE_ISR =    EFUSE_BASEADDR + 32'h00000030;
parameter EFUSE_EFUSE_ISR_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_IMR =    EFUSE_BASEADDR + 32'h00000034;
parameter EFUSE_EFUSE_IMR_DEFVAL =   32'h8000001f;
parameter EFUSE_EFUSE_IER =    EFUSE_BASEADDR + 32'h00000038;
parameter EFUSE_EFUSE_IER_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_IDR =    EFUSE_BASEADDR + 32'h0000003C;
parameter EFUSE_EFUSE_IDR_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_CACHE_LOAD =    EFUSE_BASEADDR + 32'h00000040;
parameter EFUSE_EFUSE_CACHE_LOAD_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_PGM_LOCK =    EFUSE_BASEADDR + 32'h00000044;
parameter EFUSE_EFUSE_PGM_LOCK_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_AES_CRC =    EFUSE_BASEADDR + 32'h00000048;
parameter EFUSE_EFUSE_AES_CRC_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_ECO =    EFUSE_BASEADDR + 32'h000000FC;
parameter EFUSE_EFUSE_ECO_DEFVAL =   32'h0;
parameter EFUSE_TEST_FUSE_CTRL =    EFUSE_BASEADDR + 32'h00000100;
parameter EFUSE_TEST_FUSE_CTRL_DEFVAL =   32'h8;
parameter EFUSE_TEST_PARITY_0A =    EFUSE_BASEADDR + 32'h00000104;
parameter EFUSE_TEST_PARITY_0A_DEFVAL =   32'h0;
parameter EFUSE_TEST_PARITY_0B =    EFUSE_BASEADDR + 32'h00000108;
parameter EFUSE_TEST_PARITY_0B_DEFVAL =   32'h0;
parameter EFUSE_TEST_PARITY_2A =    EFUSE_BASEADDR + 32'h0000010C;
parameter EFUSE_TEST_PARITY_2A_DEFVAL =   32'h0;
parameter EFUSE_TEST_PARITY_2B =    EFUSE_BASEADDR + 32'h00000110;
parameter EFUSE_TEST_PARITY_2B_DEFVAL =   32'h0;
parameter EFUSE_TEST_PARITY_3A =    EFUSE_BASEADDR + 32'h00000114;
parameter EFUSE_TEST_PARITY_3A_DEFVAL =   32'h0;
parameter EFUSE_TEST_PARITY_3B =    EFUSE_BASEADDR + 32'h00000118;
parameter EFUSE_TEST_PARITY_3B_DEFVAL =   32'h0;
parameter EFUSE_TEST_XILINX_CTRL =    EFUSE_BASEADDR + 32'h00000120;
parameter EFUSE_TEST_XILINX_CTRL_DEFVAL =   32'h0;
parameter EFUSE_TEST_TRIM =    EFUSE_BASEADDR + 32'h00000124;
parameter EFUSE_TEST_TRIM_DEFVAL =   32'h0;
parameter EFUSE_TEST_IPDISABLE =    EFUSE_BASEADDR + 32'h00000128;
parameter EFUSE_TEST_IPDISABLE_DEFVAL =   32'h0;
parameter EFUSE_TEST_SEC_CTRL =    EFUSE_BASEADDR + 32'h0000012C;
parameter EFUSE_TEST_SEC_CTRL_DEFVAL =   32'h0;
parameter EFUSE_XILINX_CTRL =    EFUSE_BASEADDR + 32'h00001000;
parameter EFUSE_XILINX_CTRL_DEFVAL =   32'h0;
parameter EFUSE_AMS_TRIM =    EFUSE_BASEADDR + 32'h00001004;
parameter EFUSE_AMS_TRIM_DEFVAL =   32'h0;
parameter EFUSE_ROM_RSVD =    EFUSE_BASEADDR + 32'h00001008;
parameter EFUSE_ROM_RSVD_DEFVAL =   32'h0;
parameter EFUSE_DNA_0 =    EFUSE_BASEADDR + 32'h0000100C;
parameter EFUSE_DNA_0_DEFVAL =   32'h0;
parameter EFUSE_DNA_1 =    EFUSE_BASEADDR + 32'h00001010;
parameter EFUSE_DNA_1_DEFVAL =   32'h0;
parameter EFUSE_DNA_2 =    EFUSE_BASEADDR + 32'h00001014;
parameter EFUSE_DNA_2_DEFVAL =   32'h0;
parameter EFUSE_IPDISABLE =    EFUSE_BASEADDR + 32'h00001018;
parameter EFUSE_IPDISABLE_DEFVAL =   32'h0;
parameter EFUSE_USRCODE =    EFUSE_BASEADDR + 32'h0000101C;
parameter EFUSE_USRCODE_DEFVAL =   32'h0;
parameter EFUSE_USER_0 =    EFUSE_BASEADDR + 32'h00001020;
parameter EFUSE_USER_0_DEFVAL =   32'h0;
parameter EFUSE_USER_1 =    EFUSE_BASEADDR + 32'h00001024;
parameter EFUSE_USER_1_DEFVAL =   32'h0;
parameter EFUSE_USER_2 =    EFUSE_BASEADDR + 32'h00001028;
parameter EFUSE_USER_2_DEFVAL =   32'h0;
parameter EFUSE_USER_3 =    EFUSE_BASEADDR + 32'h0000102C;
parameter EFUSE_USER_3_DEFVAL =   32'h0;
parameter EFUSE_USER_4 =    EFUSE_BASEADDR + 32'h00001030;
parameter EFUSE_USER_4_DEFVAL =   32'h0;
parameter EFUSE_USER_5 =    EFUSE_BASEADDR + 32'h00001034;
parameter EFUSE_USER_5_DEFVAL =   32'h0;
parameter EFUSE_USER_6 =    EFUSE_BASEADDR + 32'h00001038;
parameter EFUSE_USER_6_DEFVAL =   32'h0;
parameter EFUSE_USER_7 =    EFUSE_BASEADDR + 32'h0000103C;
parameter EFUSE_USER_7_DEFVAL =   32'h0;
parameter EFUSE_MISC_USER_CTRL =    EFUSE_BASEADDR + 32'h00001040;
parameter EFUSE_MISC_USER_CTRL_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_UNUSED17 =    EFUSE_BASEADDR + 32'h00001044;
parameter EFUSE_EFUSE_UNUSED17_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_UNUSED18 =    EFUSE_BASEADDR + 32'h00001048;
parameter EFUSE_EFUSE_UNUSED18_DEFVAL =   32'h0;
parameter EFUSE_EFUSE_UNUSED19 =    EFUSE_BASEADDR + 32'h0000104C;
parameter EFUSE_EFUSE_UNUSED19_DEFVAL =   32'h0;
parameter EFUSE_PUF_CHASH =    EFUSE_BASEADDR + 32'h00001050;
parameter EFUSE_PUF_CHASH_DEFVAL =   32'h0;
parameter EFUSE_PUF_MISC =    EFUSE_BASEADDR + 32'h00001054;
parameter EFUSE_PUF_MISC_DEFVAL =   32'h0;
parameter EFUSE_SEC_CTRL =    EFUSE_BASEADDR + 32'h00001058;
parameter EFUSE_SEC_CTRL_DEFVAL =   32'h0;
parameter EFUSE_SPK_ID =    EFUSE_BASEADDR + 32'h0000105C;
parameter EFUSE_SPK_ID_DEFVAL =   32'h0;
parameter EFUSE_BISR_0 =    EFUSE_BASEADDR + 32'h00001080;
parameter EFUSE_BISR_0_DEFVAL =   32'h0;
parameter EFUSE_BISR_1 =    EFUSE_BASEADDR + 32'h00001084;
parameter EFUSE_BISR_1_DEFVAL =   32'h0;
parameter EFUSE_BISR_2 =    EFUSE_BASEADDR + 32'h00001088;
parameter EFUSE_BISR_2_DEFVAL =   32'h0;
parameter EFUSE_BISR_3 =    EFUSE_BASEADDR + 32'h0000108C;
parameter EFUSE_BISR_3_DEFVAL =   32'h0;
parameter EFUSE_BISR_4 =    EFUSE_BASEADDR + 32'h00001090;
parameter EFUSE_BISR_4_DEFVAL =   32'h0;
parameter EFUSE_BISR_5 =    EFUSE_BASEADDR + 32'h00001094;
parameter EFUSE_BISR_5_DEFVAL =   32'h0;
parameter EFUSE_BISR_6 =    EFUSE_BASEADDR + 32'h00001098;
parameter EFUSE_BISR_6_DEFVAL =   32'h0;
parameter EFUSE_BISR_7 =    EFUSE_BASEADDR + 32'h0000109C;
parameter EFUSE_BISR_7_DEFVAL =   32'h0;
parameter EFUSE_PPK0_0 =    EFUSE_BASEADDR + 32'h000010A0;
parameter EFUSE_PPK0_0_DEFVAL =   32'h0;
parameter EFUSE_PPK0_1 =    EFUSE_BASEADDR + 32'h000010A4;
parameter EFUSE_PPK0_1_DEFVAL =   32'h0;
parameter EFUSE_PPK0_2 =    EFUSE_BASEADDR + 32'h000010A8;
parameter EFUSE_PPK0_2_DEFVAL =   32'h0;
parameter EFUSE_PPK0_3 =    EFUSE_BASEADDR + 32'h000010AC;
parameter EFUSE_PPK0_3_DEFVAL =   32'h0;
parameter EFUSE_PPK0_4 =    EFUSE_BASEADDR + 32'h000010B0;
parameter EFUSE_PPK0_4_DEFVAL =   32'h0;
parameter EFUSE_PPK0_5 =    EFUSE_BASEADDR + 32'h000010B4;
parameter EFUSE_PPK0_5_DEFVAL =   32'h0;
parameter EFUSE_PPK0_6 =    EFUSE_BASEADDR + 32'h000010B8;
parameter EFUSE_PPK0_6_DEFVAL =   32'h0;
parameter EFUSE_PPK0_7 =    EFUSE_BASEADDR + 32'h000010BC;
parameter EFUSE_PPK0_7_DEFVAL =   32'h0;
parameter EFUSE_PPK0_8 =    EFUSE_BASEADDR + 32'h000010C0;
parameter EFUSE_PPK0_8_DEFVAL =   32'h0;
parameter EFUSE_PPK0_9 =    EFUSE_BASEADDR + 32'h000010C4;
parameter EFUSE_PPK0_9_DEFVAL =   32'h0;
parameter EFUSE_PPK0_10 =    EFUSE_BASEADDR + 32'h000010C8;
parameter EFUSE_PPK0_10_DEFVAL =   32'h0;
parameter EFUSE_PPK0_11 =    EFUSE_BASEADDR + 32'h000010CC;
parameter EFUSE_PPK0_11_DEFVAL =   32'h0;
parameter EFUSE_PPK1_0 =    EFUSE_BASEADDR + 32'h000010D0;
parameter EFUSE_PPK1_0_DEFVAL =   32'h0;
parameter EFUSE_PPK1_1 =    EFUSE_BASEADDR + 32'h000010D4;
parameter EFUSE_PPK1_1_DEFVAL =   32'h0;
parameter EFUSE_PPK1_2 =    EFUSE_BASEADDR + 32'h000010D8;
parameter EFUSE_PPK1_2_DEFVAL =   32'h0;
parameter EFUSE_PPK1_3 =    EFUSE_BASEADDR + 32'h000010DC;
parameter EFUSE_PPK1_3_DEFVAL =   32'h0;
parameter EFUSE_PPK1_4 =    EFUSE_BASEADDR + 32'h000010E0;
parameter EFUSE_PPK1_4_DEFVAL =   32'h0;
parameter EFUSE_PPK1_5 =    EFUSE_BASEADDR + 32'h000010E4;
parameter EFUSE_PPK1_5_DEFVAL =   32'h0;
parameter EFUSE_PPK1_6 =    EFUSE_BASEADDR + 32'h000010E8;
parameter EFUSE_PPK1_6_DEFVAL =   32'h0;
parameter EFUSE_PPK1_7 =    EFUSE_BASEADDR + 32'h000010EC;
parameter EFUSE_PPK1_7_DEFVAL =   32'h0;
parameter EFUSE_PPK1_8 =    EFUSE_BASEADDR + 32'h000010F0;
parameter EFUSE_PPK1_8_DEFVAL =   32'h0;
parameter EFUSE_PPK1_9 =    EFUSE_BASEADDR + 32'h000010F4;
parameter EFUSE_PPK1_9_DEFVAL =   32'h0;
parameter EFUSE_PPK1_10 =    EFUSE_BASEADDR + 32'h000010F8;
parameter EFUSE_PPK1_10_DEFVAL =   32'h0;
parameter EFUSE_PPK1_11 =    EFUSE_BASEADDR + 32'h000010FC;
parameter EFUSE_PPK1_11_DEFVAL =   32'h0;
parameter FPD_GPV_PERIPH_ID_4 =    FPD_GPV_BASEADDR + 32'h00001FD0;
parameter FPD_GPV_PERIPH_ID_4_DEFVAL =   32'h4;
parameter FPD_GPV_PERIPH_ID_5 =    FPD_GPV_BASEADDR + 32'h00001FD4;
parameter FPD_GPV_PERIPH_ID_5_DEFVAL =   32'h0;
parameter FPD_GPV_PERIPH_ID_6 =    FPD_GPV_BASEADDR + 32'h00001FD8;
parameter FPD_GPV_PERIPH_ID_6_DEFVAL =   32'h0;
parameter FPD_GPV_PERIPH_ID_7 =    FPD_GPV_BASEADDR + 32'h00001FDC;
parameter FPD_GPV_PERIPH_ID_7_DEFVAL =   32'h0;
parameter FPD_GPV_PERIPH_ID_0 =    FPD_GPV_BASEADDR + 32'h00001FE0;
parameter FPD_GPV_PERIPH_ID_0_DEFVAL =   32'h0;
parameter FPD_GPV_PERIPH_ID_1 =    FPD_GPV_BASEADDR + 32'h00001FE4;
parameter FPD_GPV_PERIPH_ID_1_DEFVAL =   32'hb4;
parameter FPD_GPV_PERIPH_ID_2 =    FPD_GPV_BASEADDR + 32'h00001FE8;
parameter FPD_GPV_PERIPH_ID_2_DEFVAL =   32'h2b;
parameter FPD_GPV_PERIPH_ID_3 =    FPD_GPV_BASEADDR + 32'h00001FEC;
parameter FPD_GPV_PERIPH_ID_3_DEFVAL =   32'h0;
parameter FPD_GPV_COMP_ID_0 =    FPD_GPV_BASEADDR + 32'h00001FF0;
parameter FPD_GPV_COMP_ID_0_DEFVAL =   32'hd;
parameter FPD_GPV_COMP_ID_1 =    FPD_GPV_BASEADDR + 32'h00001FF4;
parameter FPD_GPV_COMP_ID_1_DEFVAL =   32'hf0;
parameter FPD_GPV_COMP_ID_2 =    FPD_GPV_BASEADDR + 32'h00001FF8;
parameter FPD_GPV_COMP_ID_2_DEFVAL =   32'h5;
parameter FPD_GPV_COMP_ID_3 =    FPD_GPV_BASEADDR + 32'h00001FFC;
parameter FPD_GPV_COMP_ID_3_DEFVAL =   32'hb1;
parameter FPD_GPV_INTFPD_INTLPD_IB_FN_MOD_ISS_BM =    FPD_GPV_BASEADDR + 32'h00002008;
parameter FPD_GPV_INTFPD_INTLPD_IB_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPD_INTLPD_IB_FN_MOD2 =    FPD_GPV_BASEADDR + 32'h00002024;
parameter FPD_GPV_INTFPD_INTLPD_IB_FN_MOD2_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPD_INTLPD_IB_FN_MOD =    FPD_GPV_BASEADDR + 32'h00002108;
parameter FPD_GPV_INTFPD_INTLPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_FN_MOD =    FPD_GPV_BASEADDR + 32'h00042108;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004210C;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_MAX_OT =    FPD_GPV_BASEADDR + 32'h00042110;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h00042114;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AW_P =    FPD_GPV_BASEADDR + 32'h00042118;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AW_B =    FPD_GPV_BASEADDR + 32'h0004211C;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AW_R =    FPD_GPV_BASEADDR + 32'h00042120;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AR_P =    FPD_GPV_BASEADDR + 32'h00042124;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AR_B =    FPD_GPV_BASEADDR + 32'h00042128;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AR_R =    FPD_GPV_BASEADDR + 32'h0004212C;
parameter FPD_GPV_INTFPDCCI_INTFPDMAIN_IB_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_FN_MOD =    FPD_GPV_BASEADDR + 32'h00043108;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004310C;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_MAX_OT =    FPD_GPV_BASEADDR + 32'h00043110;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h00043114;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AW_P =    FPD_GPV_BASEADDR + 32'h00043118;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AW_B =    FPD_GPV_BASEADDR + 32'h0004311C;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AW_R =    FPD_GPV_BASEADDR + 32'h00043120;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AR_P =    FPD_GPV_BASEADDR + 32'h00043124;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AR_B =    FPD_GPV_BASEADDR + 32'h00043128;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AR_R =    FPD_GPV_BASEADDR + 32'h0004312C;
parameter FPD_GPV_INTFPDSMMUTBU3_INTFPDMAIN_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_FN_MOD =    FPD_GPV_BASEADDR + 32'h00044108;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004410C;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_MAX_OT =    FPD_GPV_BASEADDR + 32'h00044110;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h00044114;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AW_P =    FPD_GPV_BASEADDR + 32'h00044118;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AW_B =    FPD_GPV_BASEADDR + 32'h0004411C;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AW_R =    FPD_GPV_BASEADDR + 32'h00044120;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AR_P =    FPD_GPV_BASEADDR + 32'h00044124;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AR_B =    FPD_GPV_BASEADDR + 32'h00044128;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AR_R =    FPD_GPV_BASEADDR + 32'h0004412C;
parameter FPD_GPV_INTFPDSMMUTBU4_INTFPDMAIN_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM0M_INTFPD_FN_MOD =    FPD_GPV_BASEADDR + 32'h00045108;
parameter FPD_GPV_AFIFM0M_INTFPD_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM0M_INTFPD_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004510C;
parameter FPD_GPV_AFIFM0M_INTFPD_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM0M_INTFPD_MAX_OT =    FPD_GPV_BASEADDR + 32'h00045110;
parameter FPD_GPV_AFIFM0M_INTFPD_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM0M_INTFPD_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h00045114;
parameter FPD_GPV_AFIFM0M_INTFPD_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM0M_INTFPD_AW_P =    FPD_GPV_BASEADDR + 32'h00045118;
parameter FPD_GPV_AFIFM0M_INTFPD_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM0M_INTFPD_AW_B =    FPD_GPV_BASEADDR + 32'h0004511C;
parameter FPD_GPV_AFIFM0M_INTFPD_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM0M_INTFPD_AW_R =    FPD_GPV_BASEADDR + 32'h00045120;
parameter FPD_GPV_AFIFM0M_INTFPD_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM0M_INTFPD_AR_P =    FPD_GPV_BASEADDR + 32'h00045124;
parameter FPD_GPV_AFIFM0M_INTFPD_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM0M_INTFPD_AR_B =    FPD_GPV_BASEADDR + 32'h00045128;
parameter FPD_GPV_AFIFM0M_INTFPD_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM0M_INTFPD_AR_R =    FPD_GPV_BASEADDR + 32'h0004512C;
parameter FPD_GPV_AFIFM0M_INTFPD_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM1M_INTFPD_FN_MOD =    FPD_GPV_BASEADDR + 32'h00046108;
parameter FPD_GPV_AFIFM1M_INTFPD_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM1M_INTFPD_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004610C;
parameter FPD_GPV_AFIFM1M_INTFPD_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM1M_INTFPD_MAX_OT =    FPD_GPV_BASEADDR + 32'h00046110;
parameter FPD_GPV_AFIFM1M_INTFPD_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM1M_INTFPD_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h00046114;
parameter FPD_GPV_AFIFM1M_INTFPD_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM1M_INTFPD_AW_P =    FPD_GPV_BASEADDR + 32'h00046118;
parameter FPD_GPV_AFIFM1M_INTFPD_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM1M_INTFPD_AW_B =    FPD_GPV_BASEADDR + 32'h0004611C;
parameter FPD_GPV_AFIFM1M_INTFPD_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM1M_INTFPD_AW_R =    FPD_GPV_BASEADDR + 32'h00046120;
parameter FPD_GPV_AFIFM1M_INTFPD_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM1M_INTFPD_AR_P =    FPD_GPV_BASEADDR + 32'h00046124;
parameter FPD_GPV_AFIFM1M_INTFPD_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM1M_INTFPD_AR_B =    FPD_GPV_BASEADDR + 32'h00046128;
parameter FPD_GPV_AFIFM1M_INTFPD_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM1M_INTFPD_AR_R =    FPD_GPV_BASEADDR + 32'h0004612C;
parameter FPD_GPV_AFIFM1M_INTFPD_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM2M_INTFPD_FN_MOD =    FPD_GPV_BASEADDR + 32'h00047108;
parameter FPD_GPV_AFIFM2M_INTFPD_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM2M_INTFPD_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004710C;
parameter FPD_GPV_AFIFM2M_INTFPD_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM2M_INTFPD_MAX_OT =    FPD_GPV_BASEADDR + 32'h00047110;
parameter FPD_GPV_AFIFM2M_INTFPD_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM2M_INTFPD_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h00047114;
parameter FPD_GPV_AFIFM2M_INTFPD_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM2M_INTFPD_AW_P =    FPD_GPV_BASEADDR + 32'h00047118;
parameter FPD_GPV_AFIFM2M_INTFPD_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM2M_INTFPD_AW_B =    FPD_GPV_BASEADDR + 32'h0004711C;
parameter FPD_GPV_AFIFM2M_INTFPD_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM2M_INTFPD_AW_R =    FPD_GPV_BASEADDR + 32'h00047120;
parameter FPD_GPV_AFIFM2M_INTFPD_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM2M_INTFPD_AR_P =    FPD_GPV_BASEADDR + 32'h00047124;
parameter FPD_GPV_AFIFM2M_INTFPD_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM2M_INTFPD_AR_B =    FPD_GPV_BASEADDR + 32'h00047128;
parameter FPD_GPV_AFIFM2M_INTFPD_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM2M_INTFPD_AR_R =    FPD_GPV_BASEADDR + 32'h0004712C;
parameter FPD_GPV_AFIFM2M_INTFPD_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_FN_MOD =    FPD_GPV_BASEADDR + 32'h00048108;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004810C;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_MAX_OT =    FPD_GPV_BASEADDR + 32'h00048110;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h00048114;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AW_P =    FPD_GPV_BASEADDR + 32'h00048118;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AW_B =    FPD_GPV_BASEADDR + 32'h0004811C;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AW_R =    FPD_GPV_BASEADDR + 32'h00048120;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AR_P =    FPD_GPV_BASEADDR + 32'h00048124;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AR_B =    FPD_GPV_BASEADDR + 32'h00048128;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AR_R =    FPD_GPV_BASEADDR + 32'h0004812C;
parameter FPD_GPV_INTFPDSMMUTBU5_INTFPDMAIN_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_DP_INTFPD_IB_FN_MOD =    FPD_GPV_BASEADDR + 32'h00049108;
parameter FPD_GPV_DP_INTFPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_DP_INTFPD_IB_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004910C;
parameter FPD_GPV_DP_INTFPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_DP_INTFPD_IB_MAX_OT =    FPD_GPV_BASEADDR + 32'h00049110;
parameter FPD_GPV_DP_INTFPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_DP_INTFPD_IB_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h00049114;
parameter FPD_GPV_DP_INTFPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_DP_INTFPD_IB_AW_P =    FPD_GPV_BASEADDR + 32'h00049118;
parameter FPD_GPV_DP_INTFPD_IB_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_DP_INTFPD_IB_AW_B =    FPD_GPV_BASEADDR + 32'h0004911C;
parameter FPD_GPV_DP_INTFPD_IB_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_DP_INTFPD_IB_AW_R =    FPD_GPV_BASEADDR + 32'h00049120;
parameter FPD_GPV_DP_INTFPD_IB_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_DP_INTFPD_IB_AR_P =    FPD_GPV_BASEADDR + 32'h00049124;
parameter FPD_GPV_DP_INTFPD_IB_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_DP_INTFPD_IB_AR_B =    FPD_GPV_BASEADDR + 32'h00049128;
parameter FPD_GPV_DP_INTFPD_IB_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_DP_INTFPD_IB_AR_R =    FPD_GPV_BASEADDR + 32'h0004912C;
parameter FPD_GPV_DP_INTFPD_IB_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM3M_INTFPD_FN_MOD =    FPD_GPV_BASEADDR + 32'h0004A108;
parameter FPD_GPV_AFIFM3M_INTFPD_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM3M_INTFPD_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004A10C;
parameter FPD_GPV_AFIFM3M_INTFPD_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM3M_INTFPD_MAX_OT =    FPD_GPV_BASEADDR + 32'h0004A110;
parameter FPD_GPV_AFIFM3M_INTFPD_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM3M_INTFPD_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h0004A114;
parameter FPD_GPV_AFIFM3M_INTFPD_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM3M_INTFPD_AW_P =    FPD_GPV_BASEADDR + 32'h0004A118;
parameter FPD_GPV_AFIFM3M_INTFPD_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM3M_INTFPD_AW_B =    FPD_GPV_BASEADDR + 32'h0004A11C;
parameter FPD_GPV_AFIFM3M_INTFPD_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM3M_INTFPD_AW_R =    FPD_GPV_BASEADDR + 32'h0004A120;
parameter FPD_GPV_AFIFM3M_INTFPD_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM3M_INTFPD_AR_P =    FPD_GPV_BASEADDR + 32'h0004A124;
parameter FPD_GPV_AFIFM3M_INTFPD_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM3M_INTFPD_AR_B =    FPD_GPV_BASEADDR + 32'h0004A128;
parameter FPD_GPV_AFIFM3M_INTFPD_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM3M_INTFPD_AR_R =    FPD_GPV_BASEADDR + 32'h0004A12C;
parameter FPD_GPV_AFIFM3M_INTFPD_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM4M_INTFPD_FN_MOD =    FPD_GPV_BASEADDR + 32'h0004B108;
parameter FPD_GPV_AFIFM4M_INTFPD_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM4M_INTFPD_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004B10C;
parameter FPD_GPV_AFIFM4M_INTFPD_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM4M_INTFPD_MAX_OT =    FPD_GPV_BASEADDR + 32'h0004B110;
parameter FPD_GPV_AFIFM4M_INTFPD_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM4M_INTFPD_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h0004B114;
parameter FPD_GPV_AFIFM4M_INTFPD_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM4M_INTFPD_AW_P =    FPD_GPV_BASEADDR + 32'h0004B118;
parameter FPD_GPV_AFIFM4M_INTFPD_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM4M_INTFPD_AW_B =    FPD_GPV_BASEADDR + 32'h0004B11C;
parameter FPD_GPV_AFIFM4M_INTFPD_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM4M_INTFPD_AW_R =    FPD_GPV_BASEADDR + 32'h0004B120;
parameter FPD_GPV_AFIFM4M_INTFPD_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM4M_INTFPD_AR_P =    FPD_GPV_BASEADDR + 32'h0004B124;
parameter FPD_GPV_AFIFM4M_INTFPD_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM4M_INTFPD_AR_B =    FPD_GPV_BASEADDR + 32'h0004B128;
parameter FPD_GPV_AFIFM4M_INTFPD_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM4M_INTFPD_AR_R =    FPD_GPV_BASEADDR + 32'h0004B12C;
parameter FPD_GPV_AFIFM4M_INTFPD_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM5M_INTFPD_FN_MOD =    FPD_GPV_BASEADDR + 32'h0004C108;
parameter FPD_GPV_AFIFM5M_INTFPD_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM5M_INTFPD_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004C10C;
parameter FPD_GPV_AFIFM5M_INTFPD_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM5M_INTFPD_MAX_OT =    FPD_GPV_BASEADDR + 32'h0004C110;
parameter FPD_GPV_AFIFM5M_INTFPD_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM5M_INTFPD_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h0004C114;
parameter FPD_GPV_AFIFM5M_INTFPD_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM5M_INTFPD_AW_P =    FPD_GPV_BASEADDR + 32'h0004C118;
parameter FPD_GPV_AFIFM5M_INTFPD_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM5M_INTFPD_AW_B =    FPD_GPV_BASEADDR + 32'h0004C11C;
parameter FPD_GPV_AFIFM5M_INTFPD_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM5M_INTFPD_AW_R =    FPD_GPV_BASEADDR + 32'h0004C120;
parameter FPD_GPV_AFIFM5M_INTFPD_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM5M_INTFPD_AR_P =    FPD_GPV_BASEADDR + 32'h0004C124;
parameter FPD_GPV_AFIFM5M_INTFPD_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM5M_INTFPD_AR_B =    FPD_GPV_BASEADDR + 32'h0004C128;
parameter FPD_GPV_AFIFM5M_INTFPD_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_AFIFM5M_INTFPD_AR_R =    FPD_GPV_BASEADDR + 32'h0004C12C;
parameter FPD_GPV_AFIFM5M_INTFPD_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_READ_QOS =    FPD_GPV_BASEADDR + 32'h0004D100;
parameter FPD_GPV_GPU_INTFPD_IB_READ_QOS_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_WRITE_QOS =    FPD_GPV_BASEADDR + 32'h0004D104;
parameter FPD_GPV_GPU_INTFPD_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_FN_MOD =    FPD_GPV_BASEADDR + 32'h0004D108;
parameter FPD_GPV_GPU_INTFPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004D10C;
parameter FPD_GPV_GPU_INTFPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_MAX_OT =    FPD_GPV_BASEADDR + 32'h0004D110;
parameter FPD_GPV_GPU_INTFPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h0004D114;
parameter FPD_GPV_GPU_INTFPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_AW_P =    FPD_GPV_BASEADDR + 32'h0004D118;
parameter FPD_GPV_GPU_INTFPD_IB_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_AW_B =    FPD_GPV_BASEADDR + 32'h0004D11C;
parameter FPD_GPV_GPU_INTFPD_IB_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_AW_R =    FPD_GPV_BASEADDR + 32'h0004D120;
parameter FPD_GPV_GPU_INTFPD_IB_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_AR_P =    FPD_GPV_BASEADDR + 32'h0004D124;
parameter FPD_GPV_GPU_INTFPD_IB_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_AR_B =    FPD_GPV_BASEADDR + 32'h0004D128;
parameter FPD_GPV_GPU_INTFPD_IB_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_GPU_INTFPD_IB_AR_R =    FPD_GPV_BASEADDR + 32'h0004D12C;
parameter FPD_GPV_GPU_INTFPD_IB_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_FN_MOD2 =    FPD_GPV_BASEADDR + 32'h0004E024;
parameter FPD_GPV_PCIEM_INTFPD_IB_FN_MOD2_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_READ_QOS =    FPD_GPV_BASEADDR + 32'h0004E100;
parameter FPD_GPV_PCIEM_INTFPD_IB_READ_QOS_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_WRITE_QOS =    FPD_GPV_BASEADDR + 32'h0004E104;
parameter FPD_GPV_PCIEM_INTFPD_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_FN_MOD =    FPD_GPV_BASEADDR + 32'h0004E108;
parameter FPD_GPV_PCIEM_INTFPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004E10C;
parameter FPD_GPV_PCIEM_INTFPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_MAX_OT =    FPD_GPV_BASEADDR + 32'h0004E110;
parameter FPD_GPV_PCIEM_INTFPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h0004E114;
parameter FPD_GPV_PCIEM_INTFPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_AW_P =    FPD_GPV_BASEADDR + 32'h0004E118;
parameter FPD_GPV_PCIEM_INTFPD_IB_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_AW_B =    FPD_GPV_BASEADDR + 32'h0004E11C;
parameter FPD_GPV_PCIEM_INTFPD_IB_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_AW_R =    FPD_GPV_BASEADDR + 32'h0004E120;
parameter FPD_GPV_PCIEM_INTFPD_IB_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_AR_P =    FPD_GPV_BASEADDR + 32'h0004E124;
parameter FPD_GPV_PCIEM_INTFPD_IB_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_AR_B =    FPD_GPV_BASEADDR + 32'h0004E128;
parameter FPD_GPV_PCIEM_INTFPD_IB_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_PCIEM_INTFPD_IB_AR_R =    FPD_GPV_BASEADDR + 32'h0004E12C;
parameter FPD_GPV_PCIEM_INTFPD_IB_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_FN_MOD2 =    FPD_GPV_BASEADDR + 32'h0004F024;
parameter FPD_GPV_GDMA_INTFPD_IB_FN_MOD2_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_FN_MOD =    FPD_GPV_BASEADDR + 32'h0004F108;
parameter FPD_GPV_GDMA_INTFPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0004F10C;
parameter FPD_GPV_GDMA_INTFPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_MAX_OT =    FPD_GPV_BASEADDR + 32'h0004F110;
parameter FPD_GPV_GDMA_INTFPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h0004F114;
parameter FPD_GPV_GDMA_INTFPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_AW_P =    FPD_GPV_BASEADDR + 32'h0004F118;
parameter FPD_GPV_GDMA_INTFPD_IB_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_AW_B =    FPD_GPV_BASEADDR + 32'h0004F11C;
parameter FPD_GPV_GDMA_INTFPD_IB_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_AW_R =    FPD_GPV_BASEADDR + 32'h0004F120;
parameter FPD_GPV_GDMA_INTFPD_IB_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_AR_P =    FPD_GPV_BASEADDR + 32'h0004F124;
parameter FPD_GPV_GDMA_INTFPD_IB_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_AR_B =    FPD_GPV_BASEADDR + 32'h0004F128;
parameter FPD_GPV_GDMA_INTFPD_IB_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_GDMA_INTFPD_IB_AR_R =    FPD_GPV_BASEADDR + 32'h0004F12C;
parameter FPD_GPV_GDMA_INTFPD_IB_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_FN_MOD2 =    FPD_GPV_BASEADDR + 32'h00050024;
parameter FPD_GPV_SATAM_INTFPD_IB_FN_MOD2_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_READ_QOS =    FPD_GPV_BASEADDR + 32'h00050100;
parameter FPD_GPV_SATAM_INTFPD_IB_READ_QOS_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_WRITE_QOS =    FPD_GPV_BASEADDR + 32'h00050104;
parameter FPD_GPV_SATAM_INTFPD_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_FN_MOD =    FPD_GPV_BASEADDR + 32'h00050108;
parameter FPD_GPV_SATAM_INTFPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0005010C;
parameter FPD_GPV_SATAM_INTFPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_MAX_OT =    FPD_GPV_BASEADDR + 32'h00050110;
parameter FPD_GPV_SATAM_INTFPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h00050114;
parameter FPD_GPV_SATAM_INTFPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_AW_P =    FPD_GPV_BASEADDR + 32'h00050118;
parameter FPD_GPV_SATAM_INTFPD_IB_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_AW_B =    FPD_GPV_BASEADDR + 32'h0005011C;
parameter FPD_GPV_SATAM_INTFPD_IB_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_AW_R =    FPD_GPV_BASEADDR + 32'h00050120;
parameter FPD_GPV_SATAM_INTFPD_IB_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_AR_P =    FPD_GPV_BASEADDR + 32'h00050124;
parameter FPD_GPV_SATAM_INTFPD_IB_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_AR_B =    FPD_GPV_BASEADDR + 32'h00050128;
parameter FPD_GPV_SATAM_INTFPD_IB_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_SATAM_INTFPD_IB_AR_R =    FPD_GPV_BASEADDR + 32'h0005012C;
parameter FPD_GPV_SATAM_INTFPD_IB_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_FN_MOD2 =    FPD_GPV_BASEADDR + 32'h00052024;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_FN_MOD2_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_READ_QOS =    FPD_GPV_BASEADDR + 32'h00052100;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_READ_QOS_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_WRITE_QOS =    FPD_GPV_BASEADDR + 32'h00052104;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_FN_MOD =    FPD_GPV_BASEADDR + 32'h00052108;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h0005210C;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_MAX_OT =    FPD_GPV_BASEADDR + 32'h00052110;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h00052114;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AW_P =    FPD_GPV_BASEADDR + 32'h00052118;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AW_B =    FPD_GPV_BASEADDR + 32'h0005211C;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AW_R =    FPD_GPV_BASEADDR + 32'h00052120;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AR_P =    FPD_GPV_BASEADDR + 32'h00052124;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AR_B =    FPD_GPV_BASEADDR + 32'h00052128;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AR_R =    FPD_GPV_BASEADDR + 32'h0005212C;
parameter FPD_GPV_CORESIGHTM_INTFPD_IB_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_FN_MOD_ISS_BM =    FPD_GPV_BASEADDR + 32'h000C2008;
parameter FPD_GPV_IB2_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_FN_MOD =    FPD_GPV_BASEADDR + 32'h000C2108;
parameter FPD_GPV_IB2_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h000C210C;
parameter FPD_GPV_IB2_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_MAX_OT =    FPD_GPV_BASEADDR + 32'h000C2110;
parameter FPD_GPV_IB2_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h000C2114;
parameter FPD_GPV_IB2_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_AW_P =    FPD_GPV_BASEADDR + 32'h000C2118;
parameter FPD_GPV_IB2_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_AW_B =    FPD_GPV_BASEADDR + 32'h000C211C;
parameter FPD_GPV_IB2_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_AW_R =    FPD_GPV_BASEADDR + 32'h000C2120;
parameter FPD_GPV_IB2_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_AR_P =    FPD_GPV_BASEADDR + 32'h000C2124;
parameter FPD_GPV_IB2_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_AR_B =    FPD_GPV_BASEADDR + 32'h000C2128;
parameter FPD_GPV_IB2_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_IB2_AR_R =    FPD_GPV_BASEADDR + 32'h000C212C;
parameter FPD_GPV_IB2_AR_R_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_FN_MOD_ISS_BM =    FPD_GPV_BASEADDR + 32'h000C3008;
parameter FPD_GPV_IB6_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_FN_MOD2 =    FPD_GPV_BASEADDR + 32'h000C3024;
parameter FPD_GPV_IB6_FN_MOD2_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_FN_MOD =    FPD_GPV_BASEADDR + 32'h000C3108;
parameter FPD_GPV_IB6_FN_MOD_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_QOS_CNTL =    FPD_GPV_BASEADDR + 32'h000C310C;
parameter FPD_GPV_IB6_QOS_CNTL_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_MAX_OT =    FPD_GPV_BASEADDR + 32'h000C3110;
parameter FPD_GPV_IB6_MAX_OT_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_MAX_COMB_OT =    FPD_GPV_BASEADDR + 32'h000C3114;
parameter FPD_GPV_IB6_MAX_COMB_OT_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_AW_P =    FPD_GPV_BASEADDR + 32'h000C3118;
parameter FPD_GPV_IB6_AW_P_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_AW_B =    FPD_GPV_BASEADDR + 32'h000C311C;
parameter FPD_GPV_IB6_AW_B_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_AW_R =    FPD_GPV_BASEADDR + 32'h000C3120;
parameter FPD_GPV_IB6_AW_R_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_AR_P =    FPD_GPV_BASEADDR + 32'h000C3124;
parameter FPD_GPV_IB6_AR_P_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_AR_B =    FPD_GPV_BASEADDR + 32'h000C3128;
parameter FPD_GPV_IB6_AR_B_DEFVAL =   32'h0;
parameter FPD_GPV_IB6_AR_R =    FPD_GPV_BASEADDR + 32'h000C312C;
parameter FPD_GPV_IB6_AR_R_DEFVAL =   32'h0;
parameter FPD_SLCR_SECURE_WPROT0 =    FPD_SLCR_SECURE_BASEADDR + 32'h00000000;
parameter FPD_SLCR_SECURE_WPROT0_DEFVAL =   1'h1;
parameter FPD_SLCR_SECURE_CTRL =    FPD_SLCR_SECURE_BASEADDR + 32'h00000004;
parameter FPD_SLCR_SECURE_CTRL_DEFVAL =   1'h0;
parameter FPD_SLCR_SECURE_ISR =    FPD_SLCR_SECURE_BASEADDR + 32'h00000008;
parameter FPD_SLCR_SECURE_ISR_DEFVAL =   1'h0;
parameter FPD_SLCR_SECURE_IMR =    FPD_SLCR_SECURE_BASEADDR + 32'h0000000C;
parameter FPD_SLCR_SECURE_IMR_DEFVAL =   1'h1;
parameter FPD_SLCR_SECURE_IER =    FPD_SLCR_SECURE_BASEADDR + 32'h00000010;
parameter FPD_SLCR_SECURE_IER_DEFVAL =   1'h0;
parameter FPD_SLCR_SECURE_IDR =    FPD_SLCR_SECURE_BASEADDR + 32'h00000014;
parameter FPD_SLCR_SECURE_IDR_DEFVAL =   1'h0;
parameter FPD_SLCR_SECURE_ITR =    FPD_SLCR_SECURE_BASEADDR + 32'h00000018;
parameter FPD_SLCR_SECURE_ITR_DEFVAL =   1'h0;
parameter FPD_SLCR_SECURE_ECO =    FPD_SLCR_SECURE_BASEADDR + 32'h0000001C;
parameter FPD_SLCR_SECURE_ECO_DEFVAL =   32'h0;
parameter FPD_SLCR_SECURE_SLCR_SATA =    FPD_SLCR_SECURE_BASEADDR + 32'h00000020;
parameter FPD_SLCR_SECURE_SLCR_SATA_DEFVAL =   32'he;
parameter FPD_SLCR_SECURE_SLCR_PCIE =    FPD_SLCR_SECURE_BASEADDR + 32'h00000030;
parameter FPD_SLCR_SECURE_SLCR_PCIE_DEFVAL =   32'h1ffffff;
parameter FPD_SLCR_SECURE_SLCR_DPDMA =    FPD_SLCR_SECURE_BASEADDR + 32'h00000040;
parameter FPD_SLCR_SECURE_SLCR_DPDMA_DEFVAL =   32'h1;
parameter FPD_SLCR_SECURE_SLCR_GDMA =    FPD_SLCR_SECURE_BASEADDR + 32'h00000050;
parameter FPD_SLCR_SECURE_SLCR_GDMA_DEFVAL =   8'hff;
parameter FPD_SLCR_SECURE_SLCR_GIC =    FPD_SLCR_SECURE_BASEADDR + 32'h00000060;
parameter FPD_SLCR_SECURE_SLCR_GIC_DEFVAL =   1'h0;
parameter FPD_SLCR_WPROT0 =    FPD_SLCR_BASEADDR + 32'h00000000;
parameter FPD_SLCR_WPROT0_DEFVAL =   1'h1;
parameter FPD_SLCR_CTRL =    FPD_SLCR_BASEADDR + 32'h00000004;
parameter FPD_SLCR_CTRL_DEFVAL =   1'h0;
parameter FPD_SLCR_ISR =    FPD_SLCR_BASEADDR + 32'h00000008;
parameter FPD_SLCR_ISR_DEFVAL =   1'h0;
parameter FPD_SLCR_IMR =    FPD_SLCR_BASEADDR + 32'h0000000C;
parameter FPD_SLCR_IMR_DEFVAL =   1'h1;
parameter FPD_SLCR_IER =    FPD_SLCR_BASEADDR + 32'h00000010;
parameter FPD_SLCR_IER_DEFVAL =   1'h0;
parameter FPD_SLCR_IDR =    FPD_SLCR_BASEADDR + 32'h00000014;
parameter FPD_SLCR_IDR_DEFVAL =   1'h0;
parameter FPD_SLCR_ITR =    FPD_SLCR_BASEADDR + 32'h00000018;
parameter FPD_SLCR_ITR_DEFVAL =   1'h0;
parameter FPD_SLCR_WDT_CLK_SEL =    FPD_SLCR_BASEADDR + 32'h00000100;
parameter FPD_SLCR_WDT_CLK_SEL_DEFVAL =   32'h0;
parameter FPD_SLCR_INT_FPD =    FPD_SLCR_BASEADDR + 32'h00000200;
parameter FPD_SLCR_INT_FPD_DEFVAL =   32'h0;
parameter FPD_SLCR_XPD_REG0 =    FPD_SLCR_BASEADDR + 32'h00000600;
parameter FPD_SLCR_XPD_REG0_DEFVAL =   32'h0;
parameter FPD_SLCR_XPD_REG1 =    FPD_SLCR_BASEADDR + 32'h00000604;
parameter FPD_SLCR_XPD_REG1_DEFVAL =   32'h0;
parameter FPD_SLCR_XPD_CTRL0 =    FPD_SLCR_BASEADDR + 32'h00000608;
parameter FPD_SLCR_XPD_CTRL0_DEFVAL =   32'h0;
parameter FPD_SLCR_XPD_CTRL1 =    FPD_SLCR_BASEADDR + 32'h0000060C;
parameter FPD_SLCR_XPD_CTRL1_DEFVAL =   32'h0;
parameter FPD_SLCR_XPD_CTRL2 =    FPD_SLCR_BASEADDR + 32'h00000614;
parameter FPD_SLCR_XPD_CTRL2_DEFVAL =   32'h0;
parameter FPD_SLCR_XPD_CTRL3 =    FPD_SLCR_BASEADDR + 32'h00000618;
parameter FPD_SLCR_XPD_CTRL3_DEFVAL =   32'h0;
parameter FPD_SLCR_XPD_SOFT_RST =    FPD_SLCR_BASEADDR + 32'h0000061C;
parameter FPD_SLCR_XPD_SOFT_RST_DEFVAL =   32'h0;
parameter FPD_SLCR_XPD_STAT =    FPD_SLCR_BASEADDR + 32'h00000620;
parameter FPD_SLCR_XPD_STAT_DEFVAL =   32'h0;
parameter FPD_SLCR_ECO =    FPD_SLCR_BASEADDR + 32'h00000FFC;
parameter FPD_SLCR_ECO_DEFVAL =   32'h0;
parameter FPD_SLCR_GPU_REG0 =    FPD_SLCR_BASEADDR + 32'h00001000;
parameter FPD_SLCR_GPU_REG0_DEFVAL =   32'h46cb;
parameter FPD_SLCR_GPU_REG1 =    FPD_SLCR_BASEADDR + 32'h00001004;
parameter FPD_SLCR_GPU_REG1_DEFVAL =   32'h46cb;
parameter FPD_SLCR_GPU_REG2 =    FPD_SLCR_BASEADDR + 32'h00001008;
parameter FPD_SLCR_GPU_REG2_DEFVAL =   32'h46cb6cb;
parameter FPD_SLCR_GPU =    FPD_SLCR_BASEADDR + 32'h0000100C;
parameter FPD_SLCR_GPU_DEFVAL =   32'h7;
parameter FPD_SLCR_GPU_REG3 =    FPD_SLCR_BASEADDR + 32'h00001010;
parameter FPD_SLCR_GPU_REG3_DEFVAL =   32'h20b2cb;
parameter FPD_SLCR_GDMA_CFG =    FPD_SLCR_BASEADDR + 32'h00003000;
parameter FPD_SLCR_GDMA_CFG_DEFVAL =   7'h48;
parameter FPD_SLCR_GDMA_RAM =    FPD_SLCR_BASEADDR + 32'h00003010;
parameter FPD_SLCR_GDMA_RAM_DEFVAL =   16'h3b3b;
parameter FPD_SLCR_AFI_FS =    FPD_SLCR_BASEADDR + 32'h00005000;
parameter FPD_SLCR_AFI_FS_DEFVAL =   32'ha00;
parameter FPD_SLCR_ERR_ATB_ISR =    FPD_SLCR_BASEADDR + 32'h00006000;
parameter FPD_SLCR_ERR_ATB_ISR_DEFVAL =   32'h0;
parameter FPD_SLCR_ERR_ATB_IMR =    FPD_SLCR_BASEADDR + 32'h00006004;
parameter FPD_SLCR_ERR_ATB_IMR_DEFVAL =   32'h7;
parameter FPD_SLCR_ERR_ATB_IER =    FPD_SLCR_BASEADDR + 32'h00006008;
parameter FPD_SLCR_ERR_ATB_IER_DEFVAL =   32'h0;
parameter FPD_SLCR_ERR_ATB_IDR =    FPD_SLCR_BASEADDR + 32'h0000600C;
parameter FPD_SLCR_ERR_ATB_IDR_DEFVAL =   32'h0;
parameter FPD_SLCR_ATB_CMD_STORE_EN =    FPD_SLCR_BASEADDR + 32'h00006010;
parameter FPD_SLCR_ATB_CMD_STORE_EN_DEFVAL =   32'h7;
parameter FPD_SLCR_ATB_RESP_EN =    FPD_SLCR_BASEADDR + 32'h00006014;
parameter FPD_SLCR_ATB_RESP_EN_DEFVAL =   32'h0;
parameter FPD_SLCR_ATB_RESP_TYPE =    FPD_SLCR_BASEADDR + 32'h00006018;
parameter FPD_SLCR_ATB_RESP_TYPE_DEFVAL =   32'h7;
parameter FPD_SLCR_ATB_PRESCALE =    FPD_SLCR_BASEADDR + 32'h00006020;
parameter FPD_SLCR_ATB_PRESCALE_DEFVAL =   32'hffff;
parameter FPD_XMPU_CFG_CTRL =    FPD_XMPU_CFG_BASEADDR + 32'h00000000;
parameter FPD_XMPU_CFG_CTRL_DEFVAL =   32'h7;
parameter FPD_XMPU_CFG_ERR_STATUS1 =    FPD_XMPU_CFG_BASEADDR + 32'h00000004;
parameter FPD_XMPU_CFG_ERR_STATUS1_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_ERR_STATUS2 =    FPD_XMPU_CFG_BASEADDR + 32'h00000008;
parameter FPD_XMPU_CFG_ERR_STATUS2_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_POISON =    FPD_XMPU_CFG_BASEADDR + 32'h0000000C;
parameter FPD_XMPU_CFG_POISON_DEFVAL =   32'hfd4f0;
parameter FPD_XMPU_CFG_ISR =    FPD_XMPU_CFG_BASEADDR + 32'h00000010;
parameter FPD_XMPU_CFG_ISR_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_IMR =    FPD_XMPU_CFG_BASEADDR + 32'h00000014;
parameter FPD_XMPU_CFG_IMR_DEFVAL =   32'hf;
parameter FPD_XMPU_CFG_IEN =    FPD_XMPU_CFG_BASEADDR + 32'h00000018;
parameter FPD_XMPU_CFG_IEN_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_IDS =    FPD_XMPU_CFG_BASEADDR + 32'h0000001C;
parameter FPD_XMPU_CFG_IDS_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_LOCK =    FPD_XMPU_CFG_BASEADDR + 32'h00000020;
parameter FPD_XMPU_CFG_LOCK_DEFVAL =   1'h0;
parameter FPD_XMPU_CFG_ECO =    FPD_XMPU_CFG_BASEADDR + 32'h000000FC;
parameter FPD_XMPU_CFG_ECO_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R00_START =    FPD_XMPU_CFG_BASEADDR + 32'h00000100;
parameter FPD_XMPU_CFG_R00_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R00_END =    FPD_XMPU_CFG_BASEADDR + 32'h00000104;
parameter FPD_XMPU_CFG_R00_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R00_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h00000108;
parameter FPD_XMPU_CFG_R00_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R00_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h0000010C;
parameter FPD_XMPU_CFG_R00_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R01_START =    FPD_XMPU_CFG_BASEADDR + 32'h00000110;
parameter FPD_XMPU_CFG_R01_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R01_END =    FPD_XMPU_CFG_BASEADDR + 32'h00000114;
parameter FPD_XMPU_CFG_R01_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R01_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h00000118;
parameter FPD_XMPU_CFG_R01_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R01_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h0000011C;
parameter FPD_XMPU_CFG_R01_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R02_START =    FPD_XMPU_CFG_BASEADDR + 32'h00000120;
parameter FPD_XMPU_CFG_R02_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R02_END =    FPD_XMPU_CFG_BASEADDR + 32'h00000124;
parameter FPD_XMPU_CFG_R02_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R02_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h00000128;
parameter FPD_XMPU_CFG_R02_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R02_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h0000012C;
parameter FPD_XMPU_CFG_R02_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R03_START =    FPD_XMPU_CFG_BASEADDR + 32'h00000130;
parameter FPD_XMPU_CFG_R03_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R03_END =    FPD_XMPU_CFG_BASEADDR + 32'h00000134;
parameter FPD_XMPU_CFG_R03_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R03_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h00000138;
parameter FPD_XMPU_CFG_R03_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R03_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h0000013C;
parameter FPD_XMPU_CFG_R03_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R04_START =    FPD_XMPU_CFG_BASEADDR + 32'h00000140;
parameter FPD_XMPU_CFG_R04_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R04_END =    FPD_XMPU_CFG_BASEADDR + 32'h00000144;
parameter FPD_XMPU_CFG_R04_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R04_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h00000148;
parameter FPD_XMPU_CFG_R04_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R04_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h0000014C;
parameter FPD_XMPU_CFG_R04_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R05_START =    FPD_XMPU_CFG_BASEADDR + 32'h00000150;
parameter FPD_XMPU_CFG_R05_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R05_END =    FPD_XMPU_CFG_BASEADDR + 32'h00000154;
parameter FPD_XMPU_CFG_R05_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R05_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h00000158;
parameter FPD_XMPU_CFG_R05_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R05_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h0000015C;
parameter FPD_XMPU_CFG_R05_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R06_START =    FPD_XMPU_CFG_BASEADDR + 32'h00000160;
parameter FPD_XMPU_CFG_R06_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R06_END =    FPD_XMPU_CFG_BASEADDR + 32'h00000164;
parameter FPD_XMPU_CFG_R06_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R06_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h00000168;
parameter FPD_XMPU_CFG_R06_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R06_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h0000016C;
parameter FPD_XMPU_CFG_R06_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R07_START =    FPD_XMPU_CFG_BASEADDR + 32'h00000170;
parameter FPD_XMPU_CFG_R07_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R07_END =    FPD_XMPU_CFG_BASEADDR + 32'h00000174;
parameter FPD_XMPU_CFG_R07_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R07_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h00000178;
parameter FPD_XMPU_CFG_R07_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R07_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h0000017C;
parameter FPD_XMPU_CFG_R07_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R08_START =    FPD_XMPU_CFG_BASEADDR + 32'h00000180;
parameter FPD_XMPU_CFG_R08_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R08_END =    FPD_XMPU_CFG_BASEADDR + 32'h00000184;
parameter FPD_XMPU_CFG_R08_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R08_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h00000188;
parameter FPD_XMPU_CFG_R08_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R08_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h0000018C;
parameter FPD_XMPU_CFG_R08_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R09_START =    FPD_XMPU_CFG_BASEADDR + 32'h00000190;
parameter FPD_XMPU_CFG_R09_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R09_END =    FPD_XMPU_CFG_BASEADDR + 32'h00000194;
parameter FPD_XMPU_CFG_R09_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R09_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h00000198;
parameter FPD_XMPU_CFG_R09_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R09_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h0000019C;
parameter FPD_XMPU_CFG_R09_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R10_START =    FPD_XMPU_CFG_BASEADDR + 32'h000001A0;
parameter FPD_XMPU_CFG_R10_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R10_END =    FPD_XMPU_CFG_BASEADDR + 32'h000001A4;
parameter FPD_XMPU_CFG_R10_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R10_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h000001A8;
parameter FPD_XMPU_CFG_R10_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R10_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h000001AC;
parameter FPD_XMPU_CFG_R10_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R11_START =    FPD_XMPU_CFG_BASEADDR + 32'h000001B0;
parameter FPD_XMPU_CFG_R11_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R11_END =    FPD_XMPU_CFG_BASEADDR + 32'h000001B4;
parameter FPD_XMPU_CFG_R11_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R11_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h000001B8;
parameter FPD_XMPU_CFG_R11_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R11_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h000001BC;
parameter FPD_XMPU_CFG_R11_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R12_START =    FPD_XMPU_CFG_BASEADDR + 32'h000001C0;
parameter FPD_XMPU_CFG_R12_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R12_END =    FPD_XMPU_CFG_BASEADDR + 32'h000001C4;
parameter FPD_XMPU_CFG_R12_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R12_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h000001C8;
parameter FPD_XMPU_CFG_R12_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R12_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h000001CC;
parameter FPD_XMPU_CFG_R12_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R13_START =    FPD_XMPU_CFG_BASEADDR + 32'h000001D0;
parameter FPD_XMPU_CFG_R13_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R13_END =    FPD_XMPU_CFG_BASEADDR + 32'h000001D4;
parameter FPD_XMPU_CFG_R13_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R13_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h000001D8;
parameter FPD_XMPU_CFG_R13_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R13_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h000001DC;
parameter FPD_XMPU_CFG_R13_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R14_START =    FPD_XMPU_CFG_BASEADDR + 32'h000001E0;
parameter FPD_XMPU_CFG_R14_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R14_END =    FPD_XMPU_CFG_BASEADDR + 32'h000001E4;
parameter FPD_XMPU_CFG_R14_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R14_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h000001E8;
parameter FPD_XMPU_CFG_R14_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R14_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h000001EC;
parameter FPD_XMPU_CFG_R14_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_CFG_R15_START =    FPD_XMPU_CFG_BASEADDR + 32'h000001F0;
parameter FPD_XMPU_CFG_R15_START_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R15_END =    FPD_XMPU_CFG_BASEADDR + 32'h000001F4;
parameter FPD_XMPU_CFG_R15_END_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R15_MASTER =    FPD_XMPU_CFG_BASEADDR + 32'h000001F8;
parameter FPD_XMPU_CFG_R15_MASTER_DEFVAL =   32'h0;
parameter FPD_XMPU_CFG_R15_CONFIG =    FPD_XMPU_CFG_BASEADDR + 32'h000001FC;
parameter FPD_XMPU_CFG_R15_CONFIG_DEFVAL =   32'h8;
parameter FPD_XMPU_SINK_ERR_STATUS =    FPD_XMPU_SINK_BASEADDR + 32'h0000FF00;
parameter FPD_XMPU_SINK_ERR_STATUS_DEFVAL =   32'h0;
parameter FPD_XMPU_SINK_ISR =    FPD_XMPU_SINK_BASEADDR + 32'h0000FF10;
parameter FPD_XMPU_SINK_ISR_DEFVAL =   1'h0;
parameter FPD_XMPU_SINK_IMR =    FPD_XMPU_SINK_BASEADDR + 32'h0000FF14;
parameter FPD_XMPU_SINK_IMR_DEFVAL =   1'h1;
parameter FPD_XMPU_SINK_IER =    FPD_XMPU_SINK_BASEADDR + 32'h0000FF18;
parameter FPD_XMPU_SINK_IER_DEFVAL =   1'h0;
parameter FPD_XMPU_SINK_IDR =    FPD_XMPU_SINK_BASEADDR + 32'h0000FF1C;
parameter FPD_XMPU_SINK_IDR_DEFVAL =   1'h0;
parameter FPD_XMPU_SINK_ECO =    FPD_XMPU_SINK_BASEADDR + 32'h0000FFEC;
parameter FPD_XMPU_SINK_ECO_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_ERR_CTRL =    GDMA_CH0_BASEADDR + 32'h00000000;
parameter GDMA_CH0_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter GDMA_CH0_ZDMA_CH_ECO =    GDMA_CH0_BASEADDR + 32'h00000004;
parameter GDMA_CH0_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_ISR =    GDMA_CH0_BASEADDR + 32'h00000100;
parameter GDMA_CH0_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_IMR =    GDMA_CH0_BASEADDR + 32'h00000104;
parameter GDMA_CH0_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter GDMA_CH0_ZDMA_CH_IEN =    GDMA_CH0_BASEADDR + 32'h00000108;
parameter GDMA_CH0_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_IDS =    GDMA_CH0_BASEADDR + 32'h0000010C;
parameter GDMA_CH0_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_CTRL0 =    GDMA_CH0_BASEADDR + 32'h00000110;
parameter GDMA_CH0_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter GDMA_CH0_ZDMA_CH_CTRL1 =    GDMA_CH0_BASEADDR + 32'h00000114;
parameter GDMA_CH0_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter GDMA_CH0_ZDMA_CH_FCI =    GDMA_CH0_BASEADDR + 32'h00000118;
parameter GDMA_CH0_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_STATUS =    GDMA_CH0_BASEADDR + 32'h0000011C;
parameter GDMA_CH0_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DATA_ATTR =    GDMA_CH0_BASEADDR + 32'h00000120;
parameter GDMA_CH0_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter GDMA_CH0_ZDMA_CH_DSCR_ATTR =    GDMA_CH0_BASEADDR + 32'h00000124;
parameter GDMA_CH0_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_SRC_DSCR_WORD0 =    GDMA_CH0_BASEADDR + 32'h00000128;
parameter GDMA_CH0_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_SRC_DSCR_WORD1 =    GDMA_CH0_BASEADDR + 32'h0000012C;
parameter GDMA_CH0_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_SRC_DSCR_WORD2 =    GDMA_CH0_BASEADDR + 32'h00000130;
parameter GDMA_CH0_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_SRC_DSCR_WORD3 =    GDMA_CH0_BASEADDR + 32'h00000134;
parameter GDMA_CH0_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DST_DSCR_WORD0 =    GDMA_CH0_BASEADDR + 32'h00000138;
parameter GDMA_CH0_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DST_DSCR_WORD1 =    GDMA_CH0_BASEADDR + 32'h0000013C;
parameter GDMA_CH0_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DST_DSCR_WORD2 =    GDMA_CH0_BASEADDR + 32'h00000140;
parameter GDMA_CH0_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DST_DSCR_WORD3 =    GDMA_CH0_BASEADDR + 32'h00000144;
parameter GDMA_CH0_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_WR_ONLY_WORD0 =    GDMA_CH0_BASEADDR + 32'h00000148;
parameter GDMA_CH0_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_WR_ONLY_WORD1 =    GDMA_CH0_BASEADDR + 32'h0000014C;
parameter GDMA_CH0_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_WR_ONLY_WORD2 =    GDMA_CH0_BASEADDR + 32'h00000150;
parameter GDMA_CH0_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_WR_ONLY_WORD3 =    GDMA_CH0_BASEADDR + 32'h00000154;
parameter GDMA_CH0_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_SRC_START_LSB =    GDMA_CH0_BASEADDR + 32'h00000158;
parameter GDMA_CH0_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_SRC_START_MSB =    GDMA_CH0_BASEADDR + 32'h0000015C;
parameter GDMA_CH0_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DST_START_LSB =    GDMA_CH0_BASEADDR + 32'h00000160;
parameter GDMA_CH0_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DST_START_MSB =    GDMA_CH0_BASEADDR + 32'h00000164;
parameter GDMA_CH0_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_SRC_CUR_PYLD_LSB =    GDMA_CH0_BASEADDR + 32'h00000168;
parameter GDMA_CH0_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_SRC_CUR_PYLD_MSB =    GDMA_CH0_BASEADDR + 32'h0000016C;
parameter GDMA_CH0_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DST_CUR_PYLD_LSB =    GDMA_CH0_BASEADDR + 32'h00000170;
parameter GDMA_CH0_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DST_CUR_PYLD_MSB =    GDMA_CH0_BASEADDR + 32'h00000174;
parameter GDMA_CH0_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_SRC_CUR_DSCR_LSB =    GDMA_CH0_BASEADDR + 32'h00000178;
parameter GDMA_CH0_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_SRC_CUR_DSCR_MSB =    GDMA_CH0_BASEADDR + 32'h0000017C;
parameter GDMA_CH0_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DST_CUR_DSCR_LSB =    GDMA_CH0_BASEADDR + 32'h00000180;
parameter GDMA_CH0_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DST_CUR_DSCR_MSB =    GDMA_CH0_BASEADDR + 32'h00000184;
parameter GDMA_CH0_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_TOTAL_BYTE =    GDMA_CH0_BASEADDR + 32'h00000188;
parameter GDMA_CH0_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_RATE_CTRL =    GDMA_CH0_BASEADDR + 32'h0000018C;
parameter GDMA_CH0_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_IRQ_SRC_ACCT =    GDMA_CH0_BASEADDR + 32'h00000190;
parameter GDMA_CH0_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_IRQ_DST_ACCT =    GDMA_CH0_BASEADDR + 32'h00000194;
parameter GDMA_CH0_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DBG0 =    GDMA_CH0_BASEADDR + 32'h00000198;
parameter GDMA_CH0_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_DBG1 =    GDMA_CH0_BASEADDR + 32'h0000019C;
parameter GDMA_CH0_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter GDMA_CH0_ZDMA_CH_CTRL2 =    GDMA_CH0_BASEADDR + 32'h00000200;
parameter GDMA_CH0_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_ERR_CTRL =    GDMA_CH1_BASEADDR + 32'h00000000;
parameter GDMA_CH1_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter GDMA_CH1_ZDMA_CH_ECO =    GDMA_CH1_BASEADDR + 32'h00000004;
parameter GDMA_CH1_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_ISR =    GDMA_CH1_BASEADDR + 32'h00000100;
parameter GDMA_CH1_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_IMR =    GDMA_CH1_BASEADDR + 32'h00000104;
parameter GDMA_CH1_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter GDMA_CH1_ZDMA_CH_IEN =    GDMA_CH1_BASEADDR + 32'h00000108;
parameter GDMA_CH1_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_IDS =    GDMA_CH1_BASEADDR + 32'h0000010C;
parameter GDMA_CH1_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_CTRL0 =    GDMA_CH1_BASEADDR + 32'h00000110;
parameter GDMA_CH1_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter GDMA_CH1_ZDMA_CH_CTRL1 =    GDMA_CH1_BASEADDR + 32'h00000114;
parameter GDMA_CH1_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter GDMA_CH1_ZDMA_CH_FCI =    GDMA_CH1_BASEADDR + 32'h00000118;
parameter GDMA_CH1_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_STATUS =    GDMA_CH1_BASEADDR + 32'h0000011C;
parameter GDMA_CH1_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DATA_ATTR =    GDMA_CH1_BASEADDR + 32'h00000120;
parameter GDMA_CH1_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter GDMA_CH1_ZDMA_CH_DSCR_ATTR =    GDMA_CH1_BASEADDR + 32'h00000124;
parameter GDMA_CH1_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_SRC_DSCR_WORD0 =    GDMA_CH1_BASEADDR + 32'h00000128;
parameter GDMA_CH1_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_SRC_DSCR_WORD1 =    GDMA_CH1_BASEADDR + 32'h0000012C;
parameter GDMA_CH1_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_SRC_DSCR_WORD2 =    GDMA_CH1_BASEADDR + 32'h00000130;
parameter GDMA_CH1_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_SRC_DSCR_WORD3 =    GDMA_CH1_BASEADDR + 32'h00000134;
parameter GDMA_CH1_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DST_DSCR_WORD0 =    GDMA_CH1_BASEADDR + 32'h00000138;
parameter GDMA_CH1_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DST_DSCR_WORD1 =    GDMA_CH1_BASEADDR + 32'h0000013C;
parameter GDMA_CH1_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DST_DSCR_WORD2 =    GDMA_CH1_BASEADDR + 32'h00000140;
parameter GDMA_CH1_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DST_DSCR_WORD3 =    GDMA_CH1_BASEADDR + 32'h00000144;
parameter GDMA_CH1_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_WR_ONLY_WORD0 =    GDMA_CH1_BASEADDR + 32'h00000148;
parameter GDMA_CH1_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_WR_ONLY_WORD1 =    GDMA_CH1_BASEADDR + 32'h0000014C;
parameter GDMA_CH1_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_WR_ONLY_WORD2 =    GDMA_CH1_BASEADDR + 32'h00000150;
parameter GDMA_CH1_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_WR_ONLY_WORD3 =    GDMA_CH1_BASEADDR + 32'h00000154;
parameter GDMA_CH1_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_SRC_START_LSB =    GDMA_CH1_BASEADDR + 32'h00000158;
parameter GDMA_CH1_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_SRC_START_MSB =    GDMA_CH1_BASEADDR + 32'h0000015C;
parameter GDMA_CH1_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DST_START_LSB =    GDMA_CH1_BASEADDR + 32'h00000160;
parameter GDMA_CH1_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DST_START_MSB =    GDMA_CH1_BASEADDR + 32'h00000164;
parameter GDMA_CH1_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_SRC_CUR_PYLD_LSB =    GDMA_CH1_BASEADDR + 32'h00000168;
parameter GDMA_CH1_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_SRC_CUR_PYLD_MSB =    GDMA_CH1_BASEADDR + 32'h0000016C;
parameter GDMA_CH1_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DST_CUR_PYLD_LSB =    GDMA_CH1_BASEADDR + 32'h00000170;
parameter GDMA_CH1_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DST_CUR_PYLD_MSB =    GDMA_CH1_BASEADDR + 32'h00000174;
parameter GDMA_CH1_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_SRC_CUR_DSCR_LSB =    GDMA_CH1_BASEADDR + 32'h00000178;
parameter GDMA_CH1_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_SRC_CUR_DSCR_MSB =    GDMA_CH1_BASEADDR + 32'h0000017C;
parameter GDMA_CH1_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DST_CUR_DSCR_LSB =    GDMA_CH1_BASEADDR + 32'h00000180;
parameter GDMA_CH1_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DST_CUR_DSCR_MSB =    GDMA_CH1_BASEADDR + 32'h00000184;
parameter GDMA_CH1_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_TOTAL_BYTE =    GDMA_CH1_BASEADDR + 32'h00000188;
parameter GDMA_CH1_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_RATE_CTRL =    GDMA_CH1_BASEADDR + 32'h0000018C;
parameter GDMA_CH1_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_IRQ_SRC_ACCT =    GDMA_CH1_BASEADDR + 32'h00000190;
parameter GDMA_CH1_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_IRQ_DST_ACCT =    GDMA_CH1_BASEADDR + 32'h00000194;
parameter GDMA_CH1_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DBG0 =    GDMA_CH1_BASEADDR + 32'h00000198;
parameter GDMA_CH1_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_DBG1 =    GDMA_CH1_BASEADDR + 32'h0000019C;
parameter GDMA_CH1_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter GDMA_CH1_ZDMA_CH_CTRL2 =    GDMA_CH1_BASEADDR + 32'h00000200;
parameter GDMA_CH1_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_ERR_CTRL =    GDMA_CH2_BASEADDR + 32'h00000000;
parameter GDMA_CH2_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter GDMA_CH2_ZDMA_CH_ECO =    GDMA_CH2_BASEADDR + 32'h00000004;
parameter GDMA_CH2_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_ISR =    GDMA_CH2_BASEADDR + 32'h00000100;
parameter GDMA_CH2_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_IMR =    GDMA_CH2_BASEADDR + 32'h00000104;
parameter GDMA_CH2_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter GDMA_CH2_ZDMA_CH_IEN =    GDMA_CH2_BASEADDR + 32'h00000108;
parameter GDMA_CH2_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_IDS =    GDMA_CH2_BASEADDR + 32'h0000010C;
parameter GDMA_CH2_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_CTRL0 =    GDMA_CH2_BASEADDR + 32'h00000110;
parameter GDMA_CH2_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter GDMA_CH2_ZDMA_CH_CTRL1 =    GDMA_CH2_BASEADDR + 32'h00000114;
parameter GDMA_CH2_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter GDMA_CH2_ZDMA_CH_FCI =    GDMA_CH2_BASEADDR + 32'h00000118;
parameter GDMA_CH2_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_STATUS =    GDMA_CH2_BASEADDR + 32'h0000011C;
parameter GDMA_CH2_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DATA_ATTR =    GDMA_CH2_BASEADDR + 32'h00000120;
parameter GDMA_CH2_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter GDMA_CH2_ZDMA_CH_DSCR_ATTR =    GDMA_CH2_BASEADDR + 32'h00000124;
parameter GDMA_CH2_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_SRC_DSCR_WORD0 =    GDMA_CH2_BASEADDR + 32'h00000128;
parameter GDMA_CH2_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_SRC_DSCR_WORD1 =    GDMA_CH2_BASEADDR + 32'h0000012C;
parameter GDMA_CH2_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_SRC_DSCR_WORD2 =    GDMA_CH2_BASEADDR + 32'h00000130;
parameter GDMA_CH2_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_SRC_DSCR_WORD3 =    GDMA_CH2_BASEADDR + 32'h00000134;
parameter GDMA_CH2_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DST_DSCR_WORD0 =    GDMA_CH2_BASEADDR + 32'h00000138;
parameter GDMA_CH2_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DST_DSCR_WORD1 =    GDMA_CH2_BASEADDR + 32'h0000013C;
parameter GDMA_CH2_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DST_DSCR_WORD2 =    GDMA_CH2_BASEADDR + 32'h00000140;
parameter GDMA_CH2_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DST_DSCR_WORD3 =    GDMA_CH2_BASEADDR + 32'h00000144;
parameter GDMA_CH2_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_WR_ONLY_WORD0 =    GDMA_CH2_BASEADDR + 32'h00000148;
parameter GDMA_CH2_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_WR_ONLY_WORD1 =    GDMA_CH2_BASEADDR + 32'h0000014C;
parameter GDMA_CH2_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_WR_ONLY_WORD2 =    GDMA_CH2_BASEADDR + 32'h00000150;
parameter GDMA_CH2_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_WR_ONLY_WORD3 =    GDMA_CH2_BASEADDR + 32'h00000154;
parameter GDMA_CH2_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_SRC_START_LSB =    GDMA_CH2_BASEADDR + 32'h00000158;
parameter GDMA_CH2_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_SRC_START_MSB =    GDMA_CH2_BASEADDR + 32'h0000015C;
parameter GDMA_CH2_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DST_START_LSB =    GDMA_CH2_BASEADDR + 32'h00000160;
parameter GDMA_CH2_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DST_START_MSB =    GDMA_CH2_BASEADDR + 32'h00000164;
parameter GDMA_CH2_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_SRC_CUR_PYLD_LSB =    GDMA_CH2_BASEADDR + 32'h00000168;
parameter GDMA_CH2_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_SRC_CUR_PYLD_MSB =    GDMA_CH2_BASEADDR + 32'h0000016C;
parameter GDMA_CH2_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DST_CUR_PYLD_LSB =    GDMA_CH2_BASEADDR + 32'h00000170;
parameter GDMA_CH2_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DST_CUR_PYLD_MSB =    GDMA_CH2_BASEADDR + 32'h00000174;
parameter GDMA_CH2_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_SRC_CUR_DSCR_LSB =    GDMA_CH2_BASEADDR + 32'h00000178;
parameter GDMA_CH2_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_SRC_CUR_DSCR_MSB =    GDMA_CH2_BASEADDR + 32'h0000017C;
parameter GDMA_CH2_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DST_CUR_DSCR_LSB =    GDMA_CH2_BASEADDR + 32'h00000180;
parameter GDMA_CH2_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DST_CUR_DSCR_MSB =    GDMA_CH2_BASEADDR + 32'h00000184;
parameter GDMA_CH2_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_TOTAL_BYTE =    GDMA_CH2_BASEADDR + 32'h00000188;
parameter GDMA_CH2_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_RATE_CTRL =    GDMA_CH2_BASEADDR + 32'h0000018C;
parameter GDMA_CH2_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_IRQ_SRC_ACCT =    GDMA_CH2_BASEADDR + 32'h00000190;
parameter GDMA_CH2_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_IRQ_DST_ACCT =    GDMA_CH2_BASEADDR + 32'h00000194;
parameter GDMA_CH2_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DBG0 =    GDMA_CH2_BASEADDR + 32'h00000198;
parameter GDMA_CH2_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_DBG1 =    GDMA_CH2_BASEADDR + 32'h0000019C;
parameter GDMA_CH2_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter GDMA_CH2_ZDMA_CH_CTRL2 =    GDMA_CH2_BASEADDR + 32'h00000200;
parameter GDMA_CH2_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_ERR_CTRL =    GDMA_CH3_BASEADDR + 32'h00000000;
parameter GDMA_CH3_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter GDMA_CH3_ZDMA_CH_ECO =    GDMA_CH3_BASEADDR + 32'h00000004;
parameter GDMA_CH3_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_ISR =    GDMA_CH3_BASEADDR + 32'h00000100;
parameter GDMA_CH3_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_IMR =    GDMA_CH3_BASEADDR + 32'h00000104;
parameter GDMA_CH3_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter GDMA_CH3_ZDMA_CH_IEN =    GDMA_CH3_BASEADDR + 32'h00000108;
parameter GDMA_CH3_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_IDS =    GDMA_CH3_BASEADDR + 32'h0000010C;
parameter GDMA_CH3_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_CTRL0 =    GDMA_CH3_BASEADDR + 32'h00000110;
parameter GDMA_CH3_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter GDMA_CH3_ZDMA_CH_CTRL1 =    GDMA_CH3_BASEADDR + 32'h00000114;
parameter GDMA_CH3_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter GDMA_CH3_ZDMA_CH_FCI =    GDMA_CH3_BASEADDR + 32'h00000118;
parameter GDMA_CH3_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_STATUS =    GDMA_CH3_BASEADDR + 32'h0000011C;
parameter GDMA_CH3_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DATA_ATTR =    GDMA_CH3_BASEADDR + 32'h00000120;
parameter GDMA_CH3_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter GDMA_CH3_ZDMA_CH_DSCR_ATTR =    GDMA_CH3_BASEADDR + 32'h00000124;
parameter GDMA_CH3_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_SRC_DSCR_WORD0 =    GDMA_CH3_BASEADDR + 32'h00000128;
parameter GDMA_CH3_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_SRC_DSCR_WORD1 =    GDMA_CH3_BASEADDR + 32'h0000012C;
parameter GDMA_CH3_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_SRC_DSCR_WORD2 =    GDMA_CH3_BASEADDR + 32'h00000130;
parameter GDMA_CH3_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_SRC_DSCR_WORD3 =    GDMA_CH3_BASEADDR + 32'h00000134;
parameter GDMA_CH3_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DST_DSCR_WORD0 =    GDMA_CH3_BASEADDR + 32'h00000138;
parameter GDMA_CH3_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DST_DSCR_WORD1 =    GDMA_CH3_BASEADDR + 32'h0000013C;
parameter GDMA_CH3_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DST_DSCR_WORD2 =    GDMA_CH3_BASEADDR + 32'h00000140;
parameter GDMA_CH3_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DST_DSCR_WORD3 =    GDMA_CH3_BASEADDR + 32'h00000144;
parameter GDMA_CH3_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_WR_ONLY_WORD0 =    GDMA_CH3_BASEADDR + 32'h00000148;
parameter GDMA_CH3_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_WR_ONLY_WORD1 =    GDMA_CH3_BASEADDR + 32'h0000014C;
parameter GDMA_CH3_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_WR_ONLY_WORD2 =    GDMA_CH3_BASEADDR + 32'h00000150;
parameter GDMA_CH3_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_WR_ONLY_WORD3 =    GDMA_CH3_BASEADDR + 32'h00000154;
parameter GDMA_CH3_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_SRC_START_LSB =    GDMA_CH3_BASEADDR + 32'h00000158;
parameter GDMA_CH3_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_SRC_START_MSB =    GDMA_CH3_BASEADDR + 32'h0000015C;
parameter GDMA_CH3_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DST_START_LSB =    GDMA_CH3_BASEADDR + 32'h00000160;
parameter GDMA_CH3_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DST_START_MSB =    GDMA_CH3_BASEADDR + 32'h00000164;
parameter GDMA_CH3_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_SRC_CUR_PYLD_LSB =    GDMA_CH3_BASEADDR + 32'h00000168;
parameter GDMA_CH3_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_SRC_CUR_PYLD_MSB =    GDMA_CH3_BASEADDR + 32'h0000016C;
parameter GDMA_CH3_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DST_CUR_PYLD_LSB =    GDMA_CH3_BASEADDR + 32'h00000170;
parameter GDMA_CH3_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DST_CUR_PYLD_MSB =    GDMA_CH3_BASEADDR + 32'h00000174;
parameter GDMA_CH3_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_SRC_CUR_DSCR_LSB =    GDMA_CH3_BASEADDR + 32'h00000178;
parameter GDMA_CH3_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_SRC_CUR_DSCR_MSB =    GDMA_CH3_BASEADDR + 32'h0000017C;
parameter GDMA_CH3_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DST_CUR_DSCR_LSB =    GDMA_CH3_BASEADDR + 32'h00000180;
parameter GDMA_CH3_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DST_CUR_DSCR_MSB =    GDMA_CH3_BASEADDR + 32'h00000184;
parameter GDMA_CH3_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_TOTAL_BYTE =    GDMA_CH3_BASEADDR + 32'h00000188;
parameter GDMA_CH3_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_RATE_CTRL =    GDMA_CH3_BASEADDR + 32'h0000018C;
parameter GDMA_CH3_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_IRQ_SRC_ACCT =    GDMA_CH3_BASEADDR + 32'h00000190;
parameter GDMA_CH3_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_IRQ_DST_ACCT =    GDMA_CH3_BASEADDR + 32'h00000194;
parameter GDMA_CH3_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DBG0 =    GDMA_CH3_BASEADDR + 32'h00000198;
parameter GDMA_CH3_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_DBG1 =    GDMA_CH3_BASEADDR + 32'h0000019C;
parameter GDMA_CH3_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter GDMA_CH3_ZDMA_CH_CTRL2 =    GDMA_CH3_BASEADDR + 32'h00000200;
parameter GDMA_CH3_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_ERR_CTRL =    GDMA_CH4_BASEADDR + 32'h00000000;
parameter GDMA_CH4_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter GDMA_CH4_ZDMA_CH_ECO =    GDMA_CH4_BASEADDR + 32'h00000004;
parameter GDMA_CH4_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_ISR =    GDMA_CH4_BASEADDR + 32'h00000100;
parameter GDMA_CH4_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_IMR =    GDMA_CH4_BASEADDR + 32'h00000104;
parameter GDMA_CH4_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter GDMA_CH4_ZDMA_CH_IEN =    GDMA_CH4_BASEADDR + 32'h00000108;
parameter GDMA_CH4_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_IDS =    GDMA_CH4_BASEADDR + 32'h0000010C;
parameter GDMA_CH4_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_CTRL0 =    GDMA_CH4_BASEADDR + 32'h00000110;
parameter GDMA_CH4_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter GDMA_CH4_ZDMA_CH_CTRL1 =    GDMA_CH4_BASEADDR + 32'h00000114;
parameter GDMA_CH4_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter GDMA_CH4_ZDMA_CH_FCI =    GDMA_CH4_BASEADDR + 32'h00000118;
parameter GDMA_CH4_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_STATUS =    GDMA_CH4_BASEADDR + 32'h0000011C;
parameter GDMA_CH4_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DATA_ATTR =    GDMA_CH4_BASEADDR + 32'h00000120;
parameter GDMA_CH4_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter GDMA_CH4_ZDMA_CH_DSCR_ATTR =    GDMA_CH4_BASEADDR + 32'h00000124;
parameter GDMA_CH4_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_SRC_DSCR_WORD0 =    GDMA_CH4_BASEADDR + 32'h00000128;
parameter GDMA_CH4_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_SRC_DSCR_WORD1 =    GDMA_CH4_BASEADDR + 32'h0000012C;
parameter GDMA_CH4_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_SRC_DSCR_WORD2 =    GDMA_CH4_BASEADDR + 32'h00000130;
parameter GDMA_CH4_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_SRC_DSCR_WORD3 =    GDMA_CH4_BASEADDR + 32'h00000134;
parameter GDMA_CH4_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DST_DSCR_WORD0 =    GDMA_CH4_BASEADDR + 32'h00000138;
parameter GDMA_CH4_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DST_DSCR_WORD1 =    GDMA_CH4_BASEADDR + 32'h0000013C;
parameter GDMA_CH4_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DST_DSCR_WORD2 =    GDMA_CH4_BASEADDR + 32'h00000140;
parameter GDMA_CH4_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DST_DSCR_WORD3 =    GDMA_CH4_BASEADDR + 32'h00000144;
parameter GDMA_CH4_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_WR_ONLY_WORD0 =    GDMA_CH4_BASEADDR + 32'h00000148;
parameter GDMA_CH4_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_WR_ONLY_WORD1 =    GDMA_CH4_BASEADDR + 32'h0000014C;
parameter GDMA_CH4_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_WR_ONLY_WORD2 =    GDMA_CH4_BASEADDR + 32'h00000150;
parameter GDMA_CH4_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_WR_ONLY_WORD3 =    GDMA_CH4_BASEADDR + 32'h00000154;
parameter GDMA_CH4_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_SRC_START_LSB =    GDMA_CH4_BASEADDR + 32'h00000158;
parameter GDMA_CH4_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_SRC_START_MSB =    GDMA_CH4_BASEADDR + 32'h0000015C;
parameter GDMA_CH4_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DST_START_LSB =    GDMA_CH4_BASEADDR + 32'h00000160;
parameter GDMA_CH4_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DST_START_MSB =    GDMA_CH4_BASEADDR + 32'h00000164;
parameter GDMA_CH4_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_SRC_CUR_PYLD_LSB =    GDMA_CH4_BASEADDR + 32'h00000168;
parameter GDMA_CH4_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_SRC_CUR_PYLD_MSB =    GDMA_CH4_BASEADDR + 32'h0000016C;
parameter GDMA_CH4_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DST_CUR_PYLD_LSB =    GDMA_CH4_BASEADDR + 32'h00000170;
parameter GDMA_CH4_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DST_CUR_PYLD_MSB =    GDMA_CH4_BASEADDR + 32'h00000174;
parameter GDMA_CH4_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_SRC_CUR_DSCR_LSB =    GDMA_CH4_BASEADDR + 32'h00000178;
parameter GDMA_CH4_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_SRC_CUR_DSCR_MSB =    GDMA_CH4_BASEADDR + 32'h0000017C;
parameter GDMA_CH4_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DST_CUR_DSCR_LSB =    GDMA_CH4_BASEADDR + 32'h00000180;
parameter GDMA_CH4_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DST_CUR_DSCR_MSB =    GDMA_CH4_BASEADDR + 32'h00000184;
parameter GDMA_CH4_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_TOTAL_BYTE =    GDMA_CH4_BASEADDR + 32'h00000188;
parameter GDMA_CH4_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_RATE_CTRL =    GDMA_CH4_BASEADDR + 32'h0000018C;
parameter GDMA_CH4_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_IRQ_SRC_ACCT =    GDMA_CH4_BASEADDR + 32'h00000190;
parameter GDMA_CH4_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_IRQ_DST_ACCT =    GDMA_CH4_BASEADDR + 32'h00000194;
parameter GDMA_CH4_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DBG0 =    GDMA_CH4_BASEADDR + 32'h00000198;
parameter GDMA_CH4_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_DBG1 =    GDMA_CH4_BASEADDR + 32'h0000019C;
parameter GDMA_CH4_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter GDMA_CH4_ZDMA_CH_CTRL2 =    GDMA_CH4_BASEADDR + 32'h00000200;
parameter GDMA_CH4_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_ERR_CTRL =    GDMA_CH5_BASEADDR + 32'h00000000;
parameter GDMA_CH5_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter GDMA_CH5_ZDMA_CH_ECO =    GDMA_CH5_BASEADDR + 32'h00000004;
parameter GDMA_CH5_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_ISR =    GDMA_CH5_BASEADDR + 32'h00000100;
parameter GDMA_CH5_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_IMR =    GDMA_CH5_BASEADDR + 32'h00000104;
parameter GDMA_CH5_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter GDMA_CH5_ZDMA_CH_IEN =    GDMA_CH5_BASEADDR + 32'h00000108;
parameter GDMA_CH5_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_IDS =    GDMA_CH5_BASEADDR + 32'h0000010C;
parameter GDMA_CH5_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_CTRL0 =    GDMA_CH5_BASEADDR + 32'h00000110;
parameter GDMA_CH5_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter GDMA_CH5_ZDMA_CH_CTRL1 =    GDMA_CH5_BASEADDR + 32'h00000114;
parameter GDMA_CH5_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter GDMA_CH5_ZDMA_CH_FCI =    GDMA_CH5_BASEADDR + 32'h00000118;
parameter GDMA_CH5_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_STATUS =    GDMA_CH5_BASEADDR + 32'h0000011C;
parameter GDMA_CH5_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DATA_ATTR =    GDMA_CH5_BASEADDR + 32'h00000120;
parameter GDMA_CH5_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter GDMA_CH5_ZDMA_CH_DSCR_ATTR =    GDMA_CH5_BASEADDR + 32'h00000124;
parameter GDMA_CH5_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_SRC_DSCR_WORD0 =    GDMA_CH5_BASEADDR + 32'h00000128;
parameter GDMA_CH5_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_SRC_DSCR_WORD1 =    GDMA_CH5_BASEADDR + 32'h0000012C;
parameter GDMA_CH5_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_SRC_DSCR_WORD2 =    GDMA_CH5_BASEADDR + 32'h00000130;
parameter GDMA_CH5_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_SRC_DSCR_WORD3 =    GDMA_CH5_BASEADDR + 32'h00000134;
parameter GDMA_CH5_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DST_DSCR_WORD0 =    GDMA_CH5_BASEADDR + 32'h00000138;
parameter GDMA_CH5_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DST_DSCR_WORD1 =    GDMA_CH5_BASEADDR + 32'h0000013C;
parameter GDMA_CH5_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DST_DSCR_WORD2 =    GDMA_CH5_BASEADDR + 32'h00000140;
parameter GDMA_CH5_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DST_DSCR_WORD3 =    GDMA_CH5_BASEADDR + 32'h00000144;
parameter GDMA_CH5_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_WR_ONLY_WORD0 =    GDMA_CH5_BASEADDR + 32'h00000148;
parameter GDMA_CH5_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_WR_ONLY_WORD1 =    GDMA_CH5_BASEADDR + 32'h0000014C;
parameter GDMA_CH5_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_WR_ONLY_WORD2 =    GDMA_CH5_BASEADDR + 32'h00000150;
parameter GDMA_CH5_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_WR_ONLY_WORD3 =    GDMA_CH5_BASEADDR + 32'h00000154;
parameter GDMA_CH5_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_SRC_START_LSB =    GDMA_CH5_BASEADDR + 32'h00000158;
parameter GDMA_CH5_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_SRC_START_MSB =    GDMA_CH5_BASEADDR + 32'h0000015C;
parameter GDMA_CH5_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DST_START_LSB =    GDMA_CH5_BASEADDR + 32'h00000160;
parameter GDMA_CH5_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DST_START_MSB =    GDMA_CH5_BASEADDR + 32'h00000164;
parameter GDMA_CH5_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_SRC_CUR_PYLD_LSB =    GDMA_CH5_BASEADDR + 32'h00000168;
parameter GDMA_CH5_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_SRC_CUR_PYLD_MSB =    GDMA_CH5_BASEADDR + 32'h0000016C;
parameter GDMA_CH5_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DST_CUR_PYLD_LSB =    GDMA_CH5_BASEADDR + 32'h00000170;
parameter GDMA_CH5_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DST_CUR_PYLD_MSB =    GDMA_CH5_BASEADDR + 32'h00000174;
parameter GDMA_CH5_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_SRC_CUR_DSCR_LSB =    GDMA_CH5_BASEADDR + 32'h00000178;
parameter GDMA_CH5_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_SRC_CUR_DSCR_MSB =    GDMA_CH5_BASEADDR + 32'h0000017C;
parameter GDMA_CH5_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DST_CUR_DSCR_LSB =    GDMA_CH5_BASEADDR + 32'h00000180;
parameter GDMA_CH5_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DST_CUR_DSCR_MSB =    GDMA_CH5_BASEADDR + 32'h00000184;
parameter GDMA_CH5_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_TOTAL_BYTE =    GDMA_CH5_BASEADDR + 32'h00000188;
parameter GDMA_CH5_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_RATE_CTRL =    GDMA_CH5_BASEADDR + 32'h0000018C;
parameter GDMA_CH5_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_IRQ_SRC_ACCT =    GDMA_CH5_BASEADDR + 32'h00000190;
parameter GDMA_CH5_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_IRQ_DST_ACCT =    GDMA_CH5_BASEADDR + 32'h00000194;
parameter GDMA_CH5_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DBG0 =    GDMA_CH5_BASEADDR + 32'h00000198;
parameter GDMA_CH5_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_DBG1 =    GDMA_CH5_BASEADDR + 32'h0000019C;
parameter GDMA_CH5_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter GDMA_CH5_ZDMA_CH_CTRL2 =    GDMA_CH5_BASEADDR + 32'h00000200;
parameter GDMA_CH5_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_ERR_CTRL =    GDMA_CH6_BASEADDR + 32'h00000000;
parameter GDMA_CH6_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter GDMA_CH6_ZDMA_CH_ECO =    GDMA_CH6_BASEADDR + 32'h00000004;
parameter GDMA_CH6_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_ISR =    GDMA_CH6_BASEADDR + 32'h00000100;
parameter GDMA_CH6_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_IMR =    GDMA_CH6_BASEADDR + 32'h00000104;
parameter GDMA_CH6_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter GDMA_CH6_ZDMA_CH_IEN =    GDMA_CH6_BASEADDR + 32'h00000108;
parameter GDMA_CH6_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_IDS =    GDMA_CH6_BASEADDR + 32'h0000010C;
parameter GDMA_CH6_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_CTRL0 =    GDMA_CH6_BASEADDR + 32'h00000110;
parameter GDMA_CH6_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter GDMA_CH6_ZDMA_CH_CTRL1 =    GDMA_CH6_BASEADDR + 32'h00000114;
parameter GDMA_CH6_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter GDMA_CH6_ZDMA_CH_FCI =    GDMA_CH6_BASEADDR + 32'h00000118;
parameter GDMA_CH6_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_STATUS =    GDMA_CH6_BASEADDR + 32'h0000011C;
parameter GDMA_CH6_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DATA_ATTR =    GDMA_CH6_BASEADDR + 32'h00000120;
parameter GDMA_CH6_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter GDMA_CH6_ZDMA_CH_DSCR_ATTR =    GDMA_CH6_BASEADDR + 32'h00000124;
parameter GDMA_CH6_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_SRC_DSCR_WORD0 =    GDMA_CH6_BASEADDR + 32'h00000128;
parameter GDMA_CH6_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_SRC_DSCR_WORD1 =    GDMA_CH6_BASEADDR + 32'h0000012C;
parameter GDMA_CH6_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_SRC_DSCR_WORD2 =    GDMA_CH6_BASEADDR + 32'h00000130;
parameter GDMA_CH6_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_SRC_DSCR_WORD3 =    GDMA_CH6_BASEADDR + 32'h00000134;
parameter GDMA_CH6_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DST_DSCR_WORD0 =    GDMA_CH6_BASEADDR + 32'h00000138;
parameter GDMA_CH6_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DST_DSCR_WORD1 =    GDMA_CH6_BASEADDR + 32'h0000013C;
parameter GDMA_CH6_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DST_DSCR_WORD2 =    GDMA_CH6_BASEADDR + 32'h00000140;
parameter GDMA_CH6_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DST_DSCR_WORD3 =    GDMA_CH6_BASEADDR + 32'h00000144;
parameter GDMA_CH6_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_WR_ONLY_WORD0 =    GDMA_CH6_BASEADDR + 32'h00000148;
parameter GDMA_CH6_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_WR_ONLY_WORD1 =    GDMA_CH6_BASEADDR + 32'h0000014C;
parameter GDMA_CH6_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_WR_ONLY_WORD2 =    GDMA_CH6_BASEADDR + 32'h00000150;
parameter GDMA_CH6_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_WR_ONLY_WORD3 =    GDMA_CH6_BASEADDR + 32'h00000154;
parameter GDMA_CH6_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_SRC_START_LSB =    GDMA_CH6_BASEADDR + 32'h00000158;
parameter GDMA_CH6_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_SRC_START_MSB =    GDMA_CH6_BASEADDR + 32'h0000015C;
parameter GDMA_CH6_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DST_START_LSB =    GDMA_CH6_BASEADDR + 32'h00000160;
parameter GDMA_CH6_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DST_START_MSB =    GDMA_CH6_BASEADDR + 32'h00000164;
parameter GDMA_CH6_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_SRC_CUR_PYLD_LSB =    GDMA_CH6_BASEADDR + 32'h00000168;
parameter GDMA_CH6_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_SRC_CUR_PYLD_MSB =    GDMA_CH6_BASEADDR + 32'h0000016C;
parameter GDMA_CH6_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DST_CUR_PYLD_LSB =    GDMA_CH6_BASEADDR + 32'h00000170;
parameter GDMA_CH6_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DST_CUR_PYLD_MSB =    GDMA_CH6_BASEADDR + 32'h00000174;
parameter GDMA_CH6_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_SRC_CUR_DSCR_LSB =    GDMA_CH6_BASEADDR + 32'h00000178;
parameter GDMA_CH6_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_SRC_CUR_DSCR_MSB =    GDMA_CH6_BASEADDR + 32'h0000017C;
parameter GDMA_CH6_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DST_CUR_DSCR_LSB =    GDMA_CH6_BASEADDR + 32'h00000180;
parameter GDMA_CH6_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DST_CUR_DSCR_MSB =    GDMA_CH6_BASEADDR + 32'h00000184;
parameter GDMA_CH6_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_TOTAL_BYTE =    GDMA_CH6_BASEADDR + 32'h00000188;
parameter GDMA_CH6_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_RATE_CTRL =    GDMA_CH6_BASEADDR + 32'h0000018C;
parameter GDMA_CH6_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_IRQ_SRC_ACCT =    GDMA_CH6_BASEADDR + 32'h00000190;
parameter GDMA_CH6_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_IRQ_DST_ACCT =    GDMA_CH6_BASEADDR + 32'h00000194;
parameter GDMA_CH6_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DBG0 =    GDMA_CH6_BASEADDR + 32'h00000198;
parameter GDMA_CH6_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_DBG1 =    GDMA_CH6_BASEADDR + 32'h0000019C;
parameter GDMA_CH6_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter GDMA_CH6_ZDMA_CH_CTRL2 =    GDMA_CH6_BASEADDR + 32'h00000200;
parameter GDMA_CH6_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_ERR_CTRL =    GDMA_CH7_BASEADDR + 32'h00000000;
parameter GDMA_CH7_ZDMA_ERR_CTRL_DEFVAL =   32'h1;
parameter GDMA_CH7_ZDMA_CH_ECO =    GDMA_CH7_BASEADDR + 32'h00000004;
parameter GDMA_CH7_ZDMA_CH_ECO_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_ISR =    GDMA_CH7_BASEADDR + 32'h00000100;
parameter GDMA_CH7_ZDMA_CH_ISR_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_IMR =    GDMA_CH7_BASEADDR + 32'h00000104;
parameter GDMA_CH7_ZDMA_CH_IMR_DEFVAL =   32'hfff;
parameter GDMA_CH7_ZDMA_CH_IEN =    GDMA_CH7_BASEADDR + 32'h00000108;
parameter GDMA_CH7_ZDMA_CH_IEN_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_IDS =    GDMA_CH7_BASEADDR + 32'h0000010C;
parameter GDMA_CH7_ZDMA_CH_IDS_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_CTRL0 =    GDMA_CH7_BASEADDR + 32'h00000110;
parameter GDMA_CH7_ZDMA_CH_CTRL0_DEFVAL =   32'h80;
parameter GDMA_CH7_ZDMA_CH_CTRL1 =    GDMA_CH7_BASEADDR + 32'h00000114;
parameter GDMA_CH7_ZDMA_CH_CTRL1_DEFVAL =   32'h3ff;
parameter GDMA_CH7_ZDMA_CH_FCI =    GDMA_CH7_BASEADDR + 32'h00000118;
parameter GDMA_CH7_ZDMA_CH_FCI_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_STATUS =    GDMA_CH7_BASEADDR + 32'h0000011C;
parameter GDMA_CH7_ZDMA_CH_STATUS_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DATA_ATTR =    GDMA_CH7_BASEADDR + 32'h00000120;
parameter GDMA_CH7_ZDMA_CH_DATA_ATTR_DEFVAL =   32'h483d20f;
parameter GDMA_CH7_ZDMA_CH_DSCR_ATTR =    GDMA_CH7_BASEADDR + 32'h00000124;
parameter GDMA_CH7_ZDMA_CH_DSCR_ATTR_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_SRC_DSCR_WORD0 =    GDMA_CH7_BASEADDR + 32'h00000128;
parameter GDMA_CH7_ZDMA_CH_SRC_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_SRC_DSCR_WORD1 =    GDMA_CH7_BASEADDR + 32'h0000012C;
parameter GDMA_CH7_ZDMA_CH_SRC_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_SRC_DSCR_WORD2 =    GDMA_CH7_BASEADDR + 32'h00000130;
parameter GDMA_CH7_ZDMA_CH_SRC_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_SRC_DSCR_WORD3 =    GDMA_CH7_BASEADDR + 32'h00000134;
parameter GDMA_CH7_ZDMA_CH_SRC_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DST_DSCR_WORD0 =    GDMA_CH7_BASEADDR + 32'h00000138;
parameter GDMA_CH7_ZDMA_CH_DST_DSCR_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DST_DSCR_WORD1 =    GDMA_CH7_BASEADDR + 32'h0000013C;
parameter GDMA_CH7_ZDMA_CH_DST_DSCR_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DST_DSCR_WORD2 =    GDMA_CH7_BASEADDR + 32'h00000140;
parameter GDMA_CH7_ZDMA_CH_DST_DSCR_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DST_DSCR_WORD3 =    GDMA_CH7_BASEADDR + 32'h00000144;
parameter GDMA_CH7_ZDMA_CH_DST_DSCR_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_WR_ONLY_WORD0 =    GDMA_CH7_BASEADDR + 32'h00000148;
parameter GDMA_CH7_ZDMA_CH_WR_ONLY_WORD0_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_WR_ONLY_WORD1 =    GDMA_CH7_BASEADDR + 32'h0000014C;
parameter GDMA_CH7_ZDMA_CH_WR_ONLY_WORD1_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_WR_ONLY_WORD2 =    GDMA_CH7_BASEADDR + 32'h00000150;
parameter GDMA_CH7_ZDMA_CH_WR_ONLY_WORD2_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_WR_ONLY_WORD3 =    GDMA_CH7_BASEADDR + 32'h00000154;
parameter GDMA_CH7_ZDMA_CH_WR_ONLY_WORD3_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_SRC_START_LSB =    GDMA_CH7_BASEADDR + 32'h00000158;
parameter GDMA_CH7_ZDMA_CH_SRC_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_SRC_START_MSB =    GDMA_CH7_BASEADDR + 32'h0000015C;
parameter GDMA_CH7_ZDMA_CH_SRC_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DST_START_LSB =    GDMA_CH7_BASEADDR + 32'h00000160;
parameter GDMA_CH7_ZDMA_CH_DST_START_LSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DST_START_MSB =    GDMA_CH7_BASEADDR + 32'h00000164;
parameter GDMA_CH7_ZDMA_CH_DST_START_MSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_SRC_CUR_PYLD_LSB =    GDMA_CH7_BASEADDR + 32'h00000168;
parameter GDMA_CH7_ZDMA_CH_SRC_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_SRC_CUR_PYLD_MSB =    GDMA_CH7_BASEADDR + 32'h0000016C;
parameter GDMA_CH7_ZDMA_CH_SRC_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DST_CUR_PYLD_LSB =    GDMA_CH7_BASEADDR + 32'h00000170;
parameter GDMA_CH7_ZDMA_CH_DST_CUR_PYLD_LSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DST_CUR_PYLD_MSB =    GDMA_CH7_BASEADDR + 32'h00000174;
parameter GDMA_CH7_ZDMA_CH_DST_CUR_PYLD_MSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_SRC_CUR_DSCR_LSB =    GDMA_CH7_BASEADDR + 32'h00000178;
parameter GDMA_CH7_ZDMA_CH_SRC_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_SRC_CUR_DSCR_MSB =    GDMA_CH7_BASEADDR + 32'h0000017C;
parameter GDMA_CH7_ZDMA_CH_SRC_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DST_CUR_DSCR_LSB =    GDMA_CH7_BASEADDR + 32'h00000180;
parameter GDMA_CH7_ZDMA_CH_DST_CUR_DSCR_LSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DST_CUR_DSCR_MSB =    GDMA_CH7_BASEADDR + 32'h00000184;
parameter GDMA_CH7_ZDMA_CH_DST_CUR_DSCR_MSB_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_TOTAL_BYTE =    GDMA_CH7_BASEADDR + 32'h00000188;
parameter GDMA_CH7_ZDMA_CH_TOTAL_BYTE_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_RATE_CTRL =    GDMA_CH7_BASEADDR + 32'h0000018C;
parameter GDMA_CH7_ZDMA_CH_RATE_CTRL_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_IRQ_SRC_ACCT =    GDMA_CH7_BASEADDR + 32'h00000190;
parameter GDMA_CH7_ZDMA_CH_IRQ_SRC_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_IRQ_DST_ACCT =    GDMA_CH7_BASEADDR + 32'h00000194;
parameter GDMA_CH7_ZDMA_CH_IRQ_DST_ACCT_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DBG0 =    GDMA_CH7_BASEADDR + 32'h00000198;
parameter GDMA_CH7_ZDMA_CH_DBG0_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_DBG1 =    GDMA_CH7_BASEADDR + 32'h0000019C;
parameter GDMA_CH7_ZDMA_CH_DBG1_DEFVAL =   32'h0;
parameter GDMA_CH7_ZDMA_CH_CTRL2 =    GDMA_CH7_BASEADDR + 32'h00000200;
parameter GDMA_CH7_ZDMA_CH_CTRL2_DEFVAL =   32'h0;
parameter GEM0_NETWORK_CONTROL =    GEM0_BASEADDR + 32'h00000000;
parameter GEM0_NETWORK_CONTROL_DEFVAL =   32'h0;
parameter GEM0_NETWORK_CONFIG =    GEM0_BASEADDR + 32'h00000004;
parameter GEM0_NETWORK_CONFIG_DEFVAL =   32'h280000;
parameter GEM0_NETWORK_STATUS =    GEM0_BASEADDR + 32'h00000008;
parameter GEM0_NETWORK_STATUS_DEFVAL =   32'h4;
parameter GEM0_DMA_CONFIG =    GEM0_BASEADDR + 32'h00000010;
parameter GEM0_DMA_CONFIG_DEFVAL =   32'h20784;
parameter GEM0_TRANSMIT_STATUS =    GEM0_BASEADDR + 32'h00000014;
parameter GEM0_TRANSMIT_STATUS_DEFVAL =   32'h0;
parameter GEM0_RECEIVE_Q_PTR =    GEM0_BASEADDR + 32'h00000018;
parameter GEM0_RECEIVE_Q_PTR_DEFVAL =   32'h0;
parameter GEM0_TRANSMIT_Q_PTR =    GEM0_BASEADDR + 32'h0000001C;
parameter GEM0_TRANSMIT_Q_PTR_DEFVAL =   32'h0;
parameter GEM0_RECEIVE_STATUS =    GEM0_BASEADDR + 32'h00000020;
parameter GEM0_RECEIVE_STATUS_DEFVAL =   32'h0;
parameter GEM0_INT_STATUS =    GEM0_BASEADDR + 32'h00000024;
parameter GEM0_INT_STATUS_DEFVAL =   32'h0;
parameter GEM0_INT_ENABLE =    GEM0_BASEADDR + 32'h00000028;
parameter GEM0_INT_ENABLE_DEFVAL =   32'h0;
parameter GEM0_INT_DISABLE =    GEM0_BASEADDR + 32'h0000002C;
parameter GEM0_INT_DISABLE_DEFVAL =   32'h0;
parameter GEM0_PHY_MANAGEMENT =    GEM0_BASEADDR + 32'h00000034;
parameter GEM0_PHY_MANAGEMENT_DEFVAL =   32'h0;
parameter GEM0_PAUSE_TIME =    GEM0_BASEADDR + 32'h00000038;
parameter GEM0_PAUSE_TIME_DEFVAL =   32'h0;
parameter GEM0_TX_PAUSE_QUANTUM =    GEM0_BASEADDR + 32'h0000003C;
parameter GEM0_TX_PAUSE_QUANTUM_DEFVAL =   32'hffff;
parameter GEM0_PBUF_TXCUTTHRU =    GEM0_BASEADDR + 32'h00000040;
parameter GEM0_PBUF_TXCUTTHRU_DEFVAL =   32'hfff;
parameter GEM0_PBUF_RXCUTTHRU =    GEM0_BASEADDR + 32'h00000044;
parameter GEM0_PBUF_RXCUTTHRU_DEFVAL =   32'hfff;
parameter GEM0_JUMBO_MAX_LENGTH =    GEM0_BASEADDR + 32'h00000048;
parameter GEM0_JUMBO_MAX_LENGTH_DEFVAL =   32'h3fff;
parameter GEM0_EXTERNAL_FIFO_INTERFACE =    GEM0_BASEADDR + 32'h0000004C;
parameter GEM0_EXTERNAL_FIFO_INTERFACE_DEFVAL =   32'h0;
parameter GEM0_AXI_MAX_PIPELINE =    GEM0_BASEADDR + 32'h00000054;
parameter GEM0_AXI_MAX_PIPELINE_DEFVAL =   32'h101;
parameter GEM0_HASH_BOTTOM =    GEM0_BASEADDR + 32'h00000080;
parameter GEM0_HASH_BOTTOM_DEFVAL =   32'h0;
parameter GEM0_HASH_TOP =    GEM0_BASEADDR + 32'h00000084;
parameter GEM0_HASH_TOP_DEFVAL =   32'h0;
parameter GEM0_SPEC_ADD1_BOTTOM =    GEM0_BASEADDR + 32'h00000088;
parameter GEM0_SPEC_ADD1_BOTTOM_DEFVAL =   32'h0;
parameter GEM0_SPEC_ADD1_TOP =    GEM0_BASEADDR + 32'h0000008C;
parameter GEM0_SPEC_ADD1_TOP_DEFVAL =   32'h0;
parameter GEM0_SPEC_ADD2_BOTTOM =    GEM0_BASEADDR + 32'h00000090;
parameter GEM0_SPEC_ADD2_BOTTOM_DEFVAL =   32'h0;
parameter GEM0_SPEC_ADD2_TOP =    GEM0_BASEADDR + 32'h00000094;
parameter GEM0_SPEC_ADD2_TOP_DEFVAL =   32'h0;
parameter GEM0_SPEC_ADD3_BOTTOM =    GEM0_BASEADDR + 32'h00000098;
parameter GEM0_SPEC_ADD3_BOTTOM_DEFVAL =   32'h0;
parameter GEM0_SPEC_ADD3_TOP =    GEM0_BASEADDR + 32'h0000009C;
parameter GEM0_SPEC_ADD3_TOP_DEFVAL =   32'h0;
parameter GEM0_SPEC_ADD4_BOTTOM =    GEM0_BASEADDR + 32'h000000A0;
parameter GEM0_SPEC_ADD4_BOTTOM_DEFVAL =   32'h0;
parameter GEM0_SPEC_ADD4_TOP =    GEM0_BASEADDR + 32'h000000A4;
parameter GEM0_SPEC_ADD4_TOP_DEFVAL =   32'h0;
parameter GEM0_SPEC_TYPE1 =    GEM0_BASEADDR + 32'h000000A8;
parameter GEM0_SPEC_TYPE1_DEFVAL =   32'h0;
parameter GEM0_SPEC_TYPE2 =    GEM0_BASEADDR + 32'h000000AC;
parameter GEM0_SPEC_TYPE2_DEFVAL =   32'h0;
parameter GEM0_SPEC_TYPE3 =    GEM0_BASEADDR + 32'h000000B0;
parameter GEM0_SPEC_TYPE3_DEFVAL =   32'h0;
parameter GEM0_SPEC_TYPE4 =    GEM0_BASEADDR + 32'h000000B4;
parameter GEM0_SPEC_TYPE4_DEFVAL =   32'h0;
parameter GEM0_WOL_REGISTER =    GEM0_BASEADDR + 32'h000000B8;
parameter GEM0_WOL_REGISTER_DEFVAL =   32'h0;
parameter GEM0_STRETCH_RATIO =    GEM0_BASEADDR + 32'h000000BC;
parameter GEM0_STRETCH_RATIO_DEFVAL =   32'h0;
parameter GEM0_STACKED_VLAN =    GEM0_BASEADDR + 32'h000000C0;
parameter GEM0_STACKED_VLAN_DEFVAL =   32'h0;
parameter GEM0_TX_PFC_PAUSE =    GEM0_BASEADDR + 32'h000000C4;
parameter GEM0_TX_PFC_PAUSE_DEFVAL =   32'h0;
parameter GEM0_MASK_ADD1_BOTTOM =    GEM0_BASEADDR + 32'h000000C8;
parameter GEM0_MASK_ADD1_BOTTOM_DEFVAL =   32'h0;
parameter GEM0_MASK_ADD1_TOP =    GEM0_BASEADDR + 32'h000000CC;
parameter GEM0_MASK_ADD1_TOP_DEFVAL =   32'h0;
parameter GEM0_RX_PTP_UNICAST =    GEM0_BASEADDR + 32'h000000D4;
parameter GEM0_RX_PTP_UNICAST_DEFVAL =   32'h0;
parameter GEM0_TX_PTP_UNICAST =    GEM0_BASEADDR + 32'h000000D8;
parameter GEM0_TX_PTP_UNICAST_DEFVAL =   32'h0;
parameter GEM0_TSU_NSEC_CMP =    GEM0_BASEADDR + 32'h000000DC;
parameter GEM0_TSU_NSEC_CMP_DEFVAL =   32'h0;
parameter GEM0_TSU_SEC_CMP =    GEM0_BASEADDR + 32'h000000E0;
parameter GEM0_TSU_SEC_CMP_DEFVAL =   32'h0;
parameter GEM0_TSU_MSB_SEC_CMP =    GEM0_BASEADDR + 32'h000000E4;
parameter GEM0_TSU_MSB_SEC_CMP_DEFVAL =   32'h0;
parameter GEM0_TSU_PTP_TX_MSB_SEC =    GEM0_BASEADDR + 32'h000000E8;
parameter GEM0_TSU_PTP_TX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_PTP_RX_MSB_SEC =    GEM0_BASEADDR + 32'h000000EC;
parameter GEM0_TSU_PTP_RX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_PEER_TX_MSB_SEC =    GEM0_BASEADDR + 32'h000000F0;
parameter GEM0_TSU_PEER_TX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_PEER_RX_MSB_SEC =    GEM0_BASEADDR + 32'h000000F4;
parameter GEM0_TSU_PEER_RX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM0_DPRAM_FILL_DBG =    GEM0_BASEADDR + 32'h000000F8;
parameter GEM0_DPRAM_FILL_DBG_DEFVAL =   32'h0;
parameter GEM0_REVISION_REG =    GEM0_BASEADDR + 32'h000000FC;
parameter GEM0_REVISION_REG_DEFVAL =   32'h40070106;
parameter GEM0_OCTETS_TXED_BOTTOM =    GEM0_BASEADDR + 32'h00000100;
parameter GEM0_OCTETS_TXED_BOTTOM_DEFVAL =   32'h0;
parameter GEM0_OCTETS_TXED_TOP =    GEM0_BASEADDR + 32'h00000104;
parameter GEM0_OCTETS_TXED_TOP_DEFVAL =   32'h0;
parameter GEM0_FRAMES_TXED_OK =    GEM0_BASEADDR + 32'h00000108;
parameter GEM0_FRAMES_TXED_OK_DEFVAL =   32'h0;
parameter GEM0_BROADCAST_TXED =    GEM0_BASEADDR + 32'h0000010C;
parameter GEM0_BROADCAST_TXED_DEFVAL =   32'h0;
parameter GEM0_MULTICAST_TXED =    GEM0_BASEADDR + 32'h00000110;
parameter GEM0_MULTICAST_TXED_DEFVAL =   32'h0;
parameter GEM0_PAUSE_FRAMES_TXED =    GEM0_BASEADDR + 32'h00000114;
parameter GEM0_PAUSE_FRAMES_TXED_DEFVAL =   32'h0;
parameter GEM0_FRAMES_TXED_64 =    GEM0_BASEADDR + 32'h00000118;
parameter GEM0_FRAMES_TXED_64_DEFVAL =   32'h0;
parameter GEM0_FRAMES_TXED_65 =    GEM0_BASEADDR + 32'h0000011C;
parameter GEM0_FRAMES_TXED_65_DEFVAL =   32'h0;
parameter GEM0_FRAMES_TXED_128 =    GEM0_BASEADDR + 32'h00000120;
parameter GEM0_FRAMES_TXED_128_DEFVAL =   32'h0;
parameter GEM0_FRAMES_TXED_256 =    GEM0_BASEADDR + 32'h00000124;
parameter GEM0_FRAMES_TXED_256_DEFVAL =   32'h0;
parameter GEM0_FRAMES_TXED_512 =    GEM0_BASEADDR + 32'h00000128;
parameter GEM0_FRAMES_TXED_512_DEFVAL =   32'h0;
parameter GEM0_FRAMES_TXED_1024 =    GEM0_BASEADDR + 32'h0000012C;
parameter GEM0_FRAMES_TXED_1024_DEFVAL =   32'h0;
parameter GEM0_FRAMES_TXED_1519 =    GEM0_BASEADDR + 32'h00000130;
parameter GEM0_FRAMES_TXED_1519_DEFVAL =   32'h0;
parameter GEM0_TX_UNDERRUNS =    GEM0_BASEADDR + 32'h00000134;
parameter GEM0_TX_UNDERRUNS_DEFVAL =   32'h0;
parameter GEM0_SINGLE_COLLISIONS =    GEM0_BASEADDR + 32'h00000138;
parameter GEM0_SINGLE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM0_MULTIPLE_COLLISIONS =    GEM0_BASEADDR + 32'h0000013C;
parameter GEM0_MULTIPLE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM0_EXCESSIVE_COLLISIONS =    GEM0_BASEADDR + 32'h00000140;
parameter GEM0_EXCESSIVE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM0_LATE_COLLISIONS =    GEM0_BASEADDR + 32'h00000144;
parameter GEM0_LATE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM0_DEFERRED_FRAMES =    GEM0_BASEADDR + 32'h00000148;
parameter GEM0_DEFERRED_FRAMES_DEFVAL =   32'h0;
parameter GEM0_CRS_ERRORS =    GEM0_BASEADDR + 32'h0000014C;
parameter GEM0_CRS_ERRORS_DEFVAL =   32'h0;
parameter GEM0_OCTETS_RXED_BOTTOM =    GEM0_BASEADDR + 32'h00000150;
parameter GEM0_OCTETS_RXED_BOTTOM_DEFVAL =   32'h0;
parameter GEM0_OCTETS_RXED_TOP =    GEM0_BASEADDR + 32'h00000154;
parameter GEM0_OCTETS_RXED_TOP_DEFVAL =   32'h0;
parameter GEM0_FRAMES_RXED_OK =    GEM0_BASEADDR + 32'h00000158;
parameter GEM0_FRAMES_RXED_OK_DEFVAL =   32'h0;
parameter GEM0_BROADCAST_RXED =    GEM0_BASEADDR + 32'h0000015C;
parameter GEM0_BROADCAST_RXED_DEFVAL =   32'h0;
parameter GEM0_MULTICAST_RXED =    GEM0_BASEADDR + 32'h00000160;
parameter GEM0_MULTICAST_RXED_DEFVAL =   32'h0;
parameter GEM0_PAUSE_FRAMES_RXED =    GEM0_BASEADDR + 32'h00000164;
parameter GEM0_PAUSE_FRAMES_RXED_DEFVAL =   32'h0;
parameter GEM0_FRAMES_RXED_64 =    GEM0_BASEADDR + 32'h00000168;
parameter GEM0_FRAMES_RXED_64_DEFVAL =   32'h0;
parameter GEM0_FRAMES_RXED_65 =    GEM0_BASEADDR + 32'h0000016C;
parameter GEM0_FRAMES_RXED_65_DEFVAL =   32'h0;
parameter GEM0_FRAMES_RXED_128 =    GEM0_BASEADDR + 32'h00000170;
parameter GEM0_FRAMES_RXED_128_DEFVAL =   32'h0;
parameter GEM0_FRAMES_RXED_256 =    GEM0_BASEADDR + 32'h00000174;
parameter GEM0_FRAMES_RXED_256_DEFVAL =   32'h0;
parameter GEM0_FRAMES_RXED_512 =    GEM0_BASEADDR + 32'h00000178;
parameter GEM0_FRAMES_RXED_512_DEFVAL =   32'h0;
parameter GEM0_FRAMES_RXED_1024 =    GEM0_BASEADDR + 32'h0000017C;
parameter GEM0_FRAMES_RXED_1024_DEFVAL =   32'h0;
parameter GEM0_FRAMES_RXED_1519 =    GEM0_BASEADDR + 32'h00000180;
parameter GEM0_FRAMES_RXED_1519_DEFVAL =   32'h0;
parameter GEM0_UNDERSIZE_FRAMES =    GEM0_BASEADDR + 32'h00000184;
parameter GEM0_UNDERSIZE_FRAMES_DEFVAL =   32'h0;
parameter GEM0_EXCESSIVE_RX_LENGTH =    GEM0_BASEADDR + 32'h00000188;
parameter GEM0_EXCESSIVE_RX_LENGTH_DEFVAL =   32'h0;
parameter GEM0_RX_JABBERS =    GEM0_BASEADDR + 32'h0000018C;
parameter GEM0_RX_JABBERS_DEFVAL =   32'h0;
parameter GEM0_FCS_ERRORS =    GEM0_BASEADDR + 32'h00000190;
parameter GEM0_FCS_ERRORS_DEFVAL =   32'h0;
parameter GEM0_RX_LENGTH_ERRORS =    GEM0_BASEADDR + 32'h00000194;
parameter GEM0_RX_LENGTH_ERRORS_DEFVAL =   32'h0;
parameter GEM0_RX_SYMBOL_ERRORS =    GEM0_BASEADDR + 32'h00000198;
parameter GEM0_RX_SYMBOL_ERRORS_DEFVAL =   32'h0;
parameter GEM0_ALIGNMENT_ERRORS =    GEM0_BASEADDR + 32'h0000019C;
parameter GEM0_ALIGNMENT_ERRORS_DEFVAL =   32'h0;
parameter GEM0_RX_RESOURCE_ERRORS =    GEM0_BASEADDR + 32'h000001A0;
parameter GEM0_RX_RESOURCE_ERRORS_DEFVAL =   32'h0;
parameter GEM0_RX_OVERRUNS =    GEM0_BASEADDR + 32'h000001A4;
parameter GEM0_RX_OVERRUNS_DEFVAL =   32'h0;
parameter GEM0_RX_IP_CK_ERRORS =    GEM0_BASEADDR + 32'h000001A8;
parameter GEM0_RX_IP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM0_RX_TCP_CK_ERRORS =    GEM0_BASEADDR + 32'h000001AC;
parameter GEM0_RX_TCP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM0_RX_UDP_CK_ERRORS =    GEM0_BASEADDR + 32'h000001B0;
parameter GEM0_RX_UDP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM0_AUTO_FLUSHED_PKTS =    GEM0_BASEADDR + 32'h000001B4;
parameter GEM0_AUTO_FLUSHED_PKTS_DEFVAL =   32'h0;
parameter GEM0_TSU_TIMER_INCR_SUB_NSEC =    GEM0_BASEADDR + 32'h000001BC;
parameter GEM0_TSU_TIMER_INCR_SUB_NSEC_DEFVAL =   32'h0;
parameter GEM0_TSU_TIMER_MSB_SEC =    GEM0_BASEADDR + 32'h000001C0;
parameter GEM0_TSU_TIMER_MSB_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_STROBE_MSB_SEC =    GEM0_BASEADDR + 32'h000001C4;
parameter GEM0_TSU_STROBE_MSB_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_STROBE_SEC =    GEM0_BASEADDR + 32'h000001C8;
parameter GEM0_TSU_STROBE_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_STROBE_NSEC =    GEM0_BASEADDR + 32'h000001CC;
parameter GEM0_TSU_STROBE_NSEC_DEFVAL =   32'h0;
parameter GEM0_TSU_TIMER_SEC =    GEM0_BASEADDR + 32'h000001D0;
parameter GEM0_TSU_TIMER_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_TIMER_NSEC =    GEM0_BASEADDR + 32'h000001D4;
parameter GEM0_TSU_TIMER_NSEC_DEFVAL =   32'h0;
parameter GEM0_TSU_TIMER_ADJUST =    GEM0_BASEADDR + 32'h000001D8;
parameter GEM0_TSU_TIMER_ADJUST_DEFVAL =   32'h0;
parameter GEM0_TSU_TIMER_INCR =    GEM0_BASEADDR + 32'h000001DC;
parameter GEM0_TSU_TIMER_INCR_DEFVAL =   32'h0;
parameter GEM0_TSU_PTP_TX_SEC =    GEM0_BASEADDR + 32'h000001E0;
parameter GEM0_TSU_PTP_TX_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_PTP_TX_NSEC =    GEM0_BASEADDR + 32'h000001E4;
parameter GEM0_TSU_PTP_TX_NSEC_DEFVAL =   32'h0;
parameter GEM0_TSU_PTP_RX_SEC =    GEM0_BASEADDR + 32'h000001E8;
parameter GEM0_TSU_PTP_RX_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_PTP_RX_NSEC =    GEM0_BASEADDR + 32'h000001EC;
parameter GEM0_TSU_PTP_RX_NSEC_DEFVAL =   32'h0;
parameter GEM0_TSU_PEER_TX_SEC =    GEM0_BASEADDR + 32'h000001F0;
parameter GEM0_TSU_PEER_TX_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_PEER_TX_NSEC =    GEM0_BASEADDR + 32'h000001F4;
parameter GEM0_TSU_PEER_TX_NSEC_DEFVAL =   32'h0;
parameter GEM0_TSU_PEER_RX_SEC =    GEM0_BASEADDR + 32'h000001F8;
parameter GEM0_TSU_PEER_RX_SEC_DEFVAL =   32'h0;
parameter GEM0_TSU_PEER_RX_NSEC =    GEM0_BASEADDR + 32'h000001FC;
parameter GEM0_TSU_PEER_RX_NSEC_DEFVAL =   32'h0;
parameter GEM0_PCS_CONTROL =    GEM0_BASEADDR + 32'h00000200;
parameter GEM0_PCS_CONTROL_DEFVAL =   32'h1040;
parameter GEM0_PCS_STATUS =    GEM0_BASEADDR + 32'h00000204;
parameter GEM0_PCS_STATUS_DEFVAL =   32'h109;
parameter GEM0_PCS_PHY_TOP_ID =    GEM0_BASEADDR + 32'h00000208;
parameter GEM0_PCS_PHY_TOP_ID_DEFVAL =   32'h4007;
parameter GEM0_PCS_PHY_BOT_ID =    GEM0_BASEADDR + 32'h0000020C;
parameter GEM0_PCS_PHY_BOT_ID_DEFVAL =   32'h106;
parameter GEM0_PCS_AN_ADV =    GEM0_BASEADDR + 32'h00000210;
parameter GEM0_PCS_AN_ADV_DEFVAL =   32'h20;
parameter GEM0_PCS_AN_LP_BASE =    GEM0_BASEADDR + 32'h00000214;
parameter GEM0_PCS_AN_LP_BASE_DEFVAL =   32'h0;
parameter GEM0_PCS_AN_EXP =    GEM0_BASEADDR + 32'h00000218;
parameter GEM0_PCS_AN_EXP_DEFVAL =   32'h4;
parameter GEM0_PCS_AN_NP_TX =    GEM0_BASEADDR + 32'h0000021C;
parameter GEM0_PCS_AN_NP_TX_DEFVAL =   32'h0;
parameter GEM0_PCS_AN_LP_NP =    GEM0_BASEADDR + 32'h00000220;
parameter GEM0_PCS_AN_LP_NP_DEFVAL =   32'h0;
parameter GEM0_PCS_AN_EXT_STATUS =    GEM0_BASEADDR + 32'h0000023C;
parameter GEM0_PCS_AN_EXT_STATUS_DEFVAL =   32'h8000;
parameter GEM0_RX_LPI =    GEM0_BASEADDR + 32'h00000270;
parameter GEM0_RX_LPI_DEFVAL =   32'h0;
parameter GEM0_RX_LPI_TIME =    GEM0_BASEADDR + 32'h00000274;
parameter GEM0_RX_LPI_TIME_DEFVAL =   32'h0;
parameter GEM0_TX_LPI =    GEM0_BASEADDR + 32'h00000278;
parameter GEM0_TX_LPI_DEFVAL =   32'h0;
parameter GEM0_TX_LPI_TIME =    GEM0_BASEADDR + 32'h0000027C;
parameter GEM0_TX_LPI_TIME_DEFVAL =   32'h0;
parameter GEM0_DESIGNCFG_DEBUG1 =    GEM0_BASEADDR + 32'h00000280;
parameter GEM0_DESIGNCFG_DEBUG1_DEFVAL =   32'h450011c;
parameter GEM0_DESIGNCFG_DEBUG2 =    GEM0_BASEADDR + 32'h00000284;
parameter GEM0_DESIGNCFG_DEBUG2_DEFVAL =   32'h73313fff;
parameter GEM0_DESIGNCFG_DEBUG3 =    GEM0_BASEADDR + 32'h00000288;
parameter GEM0_DESIGNCFG_DEBUG3_DEFVAL =   32'h4000000;
parameter GEM0_DESIGNCFG_DEBUG4 =    GEM0_BASEADDR + 32'h0000028C;
parameter GEM0_DESIGNCFG_DEBUG4_DEFVAL =   32'h0;
parameter GEM0_DESIGNCFG_DEBUG5 =    GEM0_BASEADDR + 32'h00000290;
parameter GEM0_DESIGNCFG_DEBUG5_DEFVAL =   32'h502f2744;
parameter GEM0_DESIGNCFG_DEBUG6 =    GEM0_BASEADDR + 32'h00000294;
parameter GEM0_DESIGNCFG_DEBUG6_DEFVAL =   32'h2510002;
parameter GEM0_DESIGNCFG_DEBUG7 =    GEM0_BASEADDR + 32'h00000298;
parameter GEM0_DESIGNCFG_DEBUG7_DEFVAL =   32'h0;
parameter GEM0_DESIGNCFG_DEBUG8 =    GEM0_BASEADDR + 32'h0000029C;
parameter GEM0_DESIGNCFG_DEBUG8_DEFVAL =   32'h4040404;
parameter GEM0_DESIGNCFG_DEBUG9 =    GEM0_BASEADDR + 32'h000002A0;
parameter GEM0_DESIGNCFG_DEBUG9_DEFVAL =   32'h0;
parameter GEM0_DESIGNCFG_DEBUG10 =    GEM0_BASEADDR + 32'h000002A4;
parameter GEM0_DESIGNCFG_DEBUG10_DEFVAL =   32'h22242222;
parameter GEM0_INT_Q1_STATUS =    GEM0_BASEADDR + 32'h00000400;
parameter GEM0_INT_Q1_STATUS_DEFVAL =   32'h0;
parameter GEM0_TRANSMIT_Q1_PTR =    GEM0_BASEADDR + 32'h00000440;
parameter GEM0_TRANSMIT_Q1_PTR_DEFVAL =   32'h0;
parameter GEM0_RECEIVE_Q1_PTR =    GEM0_BASEADDR + 32'h00000480;
parameter GEM0_RECEIVE_Q1_PTR_DEFVAL =   32'h0;
parameter GEM0_DMA_RXBUF_SIZE_Q1 =    GEM0_BASEADDR + 32'h000004A0;
parameter GEM0_DMA_RXBUF_SIZE_Q1_DEFVAL =   32'h2;
parameter GEM0_CBS_CONTROL =    GEM0_BASEADDR + 32'h000004BC;
parameter GEM0_CBS_CONTROL_DEFVAL =   32'h0;
parameter GEM0_CBS_IDLESLOPE_Q_A =    GEM0_BASEADDR + 32'h000004C0;
parameter GEM0_CBS_IDLESLOPE_Q_A_DEFVAL =   32'h0;
parameter GEM0_CBS_IDLESLOPE_Q_B =    GEM0_BASEADDR + 32'h000004C4;
parameter GEM0_CBS_IDLESLOPE_Q_B_DEFVAL =   32'h0;
parameter GEM0_UPPER_TX_Q_BASE_ADDR =    GEM0_BASEADDR + 32'h000004C8;
parameter GEM0_UPPER_TX_Q_BASE_ADDR_DEFVAL =   32'h0;
parameter GEM0_TX_BD_CONTROL =    GEM0_BASEADDR + 32'h000004CC;
parameter GEM0_TX_BD_CONTROL_DEFVAL =   32'h0;
parameter GEM0_RX_BD_CONTROL =    GEM0_BASEADDR + 32'h000004D0;
parameter GEM0_RX_BD_CONTROL_DEFVAL =   32'h0;
parameter GEM0_UPPER_RX_Q_BASE_ADDR =    GEM0_BASEADDR + 32'h000004D4;
parameter GEM0_UPPER_RX_Q_BASE_ADDR_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_1_REGISTER_0 =    GEM0_BASEADDR + 32'h00000500;
parameter GEM0_SCREENING_TYPE_1_REGISTER_0_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_1_REGISTER_1 =    GEM0_BASEADDR + 32'h00000504;
parameter GEM0_SCREENING_TYPE_1_REGISTER_1_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_1_REGISTER_2 =    GEM0_BASEADDR + 32'h00000508;
parameter GEM0_SCREENING_TYPE_1_REGISTER_2_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_1_REGISTER_3 =    GEM0_BASEADDR + 32'h0000050C;
parameter GEM0_SCREENING_TYPE_1_REGISTER_3_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_2_REGISTER_0 =    GEM0_BASEADDR + 32'h00000540;
parameter GEM0_SCREENING_TYPE_2_REGISTER_0_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_2_REGISTER_1 =    GEM0_BASEADDR + 32'h00000544;
parameter GEM0_SCREENING_TYPE_2_REGISTER_1_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_2_REGISTER_2 =    GEM0_BASEADDR + 32'h00000548;
parameter GEM0_SCREENING_TYPE_2_REGISTER_2_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_2_REGISTER_3 =    GEM0_BASEADDR + 32'h0000054C;
parameter GEM0_SCREENING_TYPE_2_REGISTER_3_DEFVAL =   32'h0;
parameter GEM0_INT_Q1_ENABLE =    GEM0_BASEADDR + 32'h00000600;
parameter GEM0_INT_Q1_ENABLE_DEFVAL =   32'h0;
parameter GEM0_INT_Q1_DISABLE =    GEM0_BASEADDR + 32'h00000620;
parameter GEM0_INT_Q1_DISABLE_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_2_ETHERTYPE_REG_0 =    GEM0_BASEADDR + 32'h000006E0;
parameter GEM0_SCREENING_TYPE_2_ETHERTYPE_REG_0_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_2_ETHERTYPE_REG_1 =    GEM0_BASEADDR + 32'h000006E4;
parameter GEM0_SCREENING_TYPE_2_ETHERTYPE_REG_1_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_2_ETHERTYPE_REG_2 =    GEM0_BASEADDR + 32'h000006E8;
parameter GEM0_SCREENING_TYPE_2_ETHERTYPE_REG_2_DEFVAL =   32'h0;
parameter GEM0_SCREENING_TYPE_2_ETHERTYPE_REG_3 =    GEM0_BASEADDR + 32'h000006EC;
parameter GEM0_SCREENING_TYPE_2_ETHERTYPE_REG_3_DEFVAL =   32'h0;
parameter GEM0_TYPE2_COMPARE_0_WORD_0 =    GEM0_BASEADDR + 32'h00000700;
parameter GEM0_TYPE2_COMPARE_0_WORD_0_DEFVAL =   32'h0;
parameter GEM0_TYPE2_COMPARE_0_WORD_1 =    GEM0_BASEADDR + 32'h00000704;
parameter GEM0_TYPE2_COMPARE_0_WORD_1_DEFVAL =   32'h0;
parameter GEM0_TYPE2_COMPARE_1_WORD_0 =    GEM0_BASEADDR + 32'h00000708;
parameter GEM0_TYPE2_COMPARE_1_WORD_0_DEFVAL =   32'h0;
parameter GEM0_TYPE2_COMPARE_1_WORD_1 =    GEM0_BASEADDR + 32'h0000070C;
parameter GEM0_TYPE2_COMPARE_1_WORD_1_DEFVAL =   32'h0;
parameter GEM0_TYPE2_COMPARE_2_WORD_0 =    GEM0_BASEADDR + 32'h00000710;
parameter GEM0_TYPE2_COMPARE_2_WORD_0_DEFVAL =   32'h0;
parameter GEM0_TYPE2_COMPARE_2_WORD_1 =    GEM0_BASEADDR + 32'h00000714;
parameter GEM0_TYPE2_COMPARE_2_WORD_1_DEFVAL =   32'h0;
parameter GEM0_TYPE2_COMPARE_3_WORD_0 =    GEM0_BASEADDR + 32'h00000718;
parameter GEM0_TYPE2_COMPARE_3_WORD_0_DEFVAL =   32'h0;
parameter GEM0_TYPE2_COMPARE_3_WORD_1 =    GEM0_BASEADDR + 32'h0000071C;
parameter GEM0_TYPE2_COMPARE_3_WORD_1_DEFVAL =   32'h0;
parameter GEM1_NETWORK_CONTROL =    GEM1_BASEADDR + 32'h00000000;
parameter GEM1_NETWORK_CONTROL_DEFVAL =   32'h0;
parameter GEM1_NETWORK_CONFIG =    GEM1_BASEADDR + 32'h00000004;
parameter GEM1_NETWORK_CONFIG_DEFVAL =   32'h280000;
parameter GEM1_NETWORK_STATUS =    GEM1_BASEADDR + 32'h00000008;
parameter GEM1_NETWORK_STATUS_DEFVAL =   32'h4;
parameter GEM1_DMA_CONFIG =    GEM1_BASEADDR + 32'h00000010;
parameter GEM1_DMA_CONFIG_DEFVAL =   32'h20784;
parameter GEM1_TRANSMIT_STATUS =    GEM1_BASEADDR + 32'h00000014;
parameter GEM1_TRANSMIT_STATUS_DEFVAL =   32'h0;
parameter GEM1_RECEIVE_Q_PTR =    GEM1_BASEADDR + 32'h00000018;
parameter GEM1_RECEIVE_Q_PTR_DEFVAL =   32'h0;
parameter GEM1_TRANSMIT_Q_PTR =    GEM1_BASEADDR + 32'h0000001C;
parameter GEM1_TRANSMIT_Q_PTR_DEFVAL =   32'h0;
parameter GEM1_RECEIVE_STATUS =    GEM1_BASEADDR + 32'h00000020;
parameter GEM1_RECEIVE_STATUS_DEFVAL =   32'h0;
parameter GEM1_INT_STATUS =    GEM1_BASEADDR + 32'h00000024;
parameter GEM1_INT_STATUS_DEFVAL =   32'h0;
parameter GEM1_INT_ENABLE =    GEM1_BASEADDR + 32'h00000028;
parameter GEM1_INT_ENABLE_DEFVAL =   32'h0;
parameter GEM1_INT_DISABLE =    GEM1_BASEADDR + 32'h0000002C;
parameter GEM1_INT_DISABLE_DEFVAL =   32'h0;
parameter GEM1_PHY_MANAGEMENT =    GEM1_BASEADDR + 32'h00000034;
parameter GEM1_PHY_MANAGEMENT_DEFVAL =   32'h0;
parameter GEM1_PAUSE_TIME =    GEM1_BASEADDR + 32'h00000038;
parameter GEM1_PAUSE_TIME_DEFVAL =   32'h0;
parameter GEM1_TX_PAUSE_QUANTUM =    GEM1_BASEADDR + 32'h0000003C;
parameter GEM1_TX_PAUSE_QUANTUM_DEFVAL =   32'hffff;
parameter GEM1_PBUF_TXCUTTHRU =    GEM1_BASEADDR + 32'h00000040;
parameter GEM1_PBUF_TXCUTTHRU_DEFVAL =   32'hfff;
parameter GEM1_PBUF_RXCUTTHRU =    GEM1_BASEADDR + 32'h00000044;
parameter GEM1_PBUF_RXCUTTHRU_DEFVAL =   32'hfff;
parameter GEM1_JUMBO_MAX_LENGTH =    GEM1_BASEADDR + 32'h00000048;
parameter GEM1_JUMBO_MAX_LENGTH_DEFVAL =   32'h3fff;
parameter GEM1_EXTERNAL_FIFO_INTERFACE =    GEM1_BASEADDR + 32'h0000004C;
parameter GEM1_EXTERNAL_FIFO_INTERFACE_DEFVAL =   32'h0;
parameter GEM1_AXI_MAX_PIPELINE =    GEM1_BASEADDR + 32'h00000054;
parameter GEM1_AXI_MAX_PIPELINE_DEFVAL =   32'h101;
parameter GEM1_HASH_BOTTOM =    GEM1_BASEADDR + 32'h00000080;
parameter GEM1_HASH_BOTTOM_DEFVAL =   32'h0;
parameter GEM1_HASH_TOP =    GEM1_BASEADDR + 32'h00000084;
parameter GEM1_HASH_TOP_DEFVAL =   32'h0;
parameter GEM1_SPEC_ADD1_BOTTOM =    GEM1_BASEADDR + 32'h00000088;
parameter GEM1_SPEC_ADD1_BOTTOM_DEFVAL =   32'h0;
parameter GEM1_SPEC_ADD1_TOP =    GEM1_BASEADDR + 32'h0000008C;
parameter GEM1_SPEC_ADD1_TOP_DEFVAL =   32'h0;
parameter GEM1_SPEC_ADD2_BOTTOM =    GEM1_BASEADDR + 32'h00000090;
parameter GEM1_SPEC_ADD2_BOTTOM_DEFVAL =   32'h0;
parameter GEM1_SPEC_ADD2_TOP =    GEM1_BASEADDR + 32'h00000094;
parameter GEM1_SPEC_ADD2_TOP_DEFVAL =   32'h0;
parameter GEM1_SPEC_ADD3_BOTTOM =    GEM1_BASEADDR + 32'h00000098;
parameter GEM1_SPEC_ADD3_BOTTOM_DEFVAL =   32'h0;
parameter GEM1_SPEC_ADD3_TOP =    GEM1_BASEADDR + 32'h0000009C;
parameter GEM1_SPEC_ADD3_TOP_DEFVAL =   32'h0;
parameter GEM1_SPEC_ADD4_BOTTOM =    GEM1_BASEADDR + 32'h000000A0;
parameter GEM1_SPEC_ADD4_BOTTOM_DEFVAL =   32'h0;
parameter GEM1_SPEC_ADD4_TOP =    GEM1_BASEADDR + 32'h000000A4;
parameter GEM1_SPEC_ADD4_TOP_DEFVAL =   32'h0;
parameter GEM1_SPEC_TYPE1 =    GEM1_BASEADDR + 32'h000000A8;
parameter GEM1_SPEC_TYPE1_DEFVAL =   32'h0;
parameter GEM1_SPEC_TYPE2 =    GEM1_BASEADDR + 32'h000000AC;
parameter GEM1_SPEC_TYPE2_DEFVAL =   32'h0;
parameter GEM1_SPEC_TYPE3 =    GEM1_BASEADDR + 32'h000000B0;
parameter GEM1_SPEC_TYPE3_DEFVAL =   32'h0;
parameter GEM1_SPEC_TYPE4 =    GEM1_BASEADDR + 32'h000000B4;
parameter GEM1_SPEC_TYPE4_DEFVAL =   32'h0;
parameter GEM1_WOL_REGISTER =    GEM1_BASEADDR + 32'h000000B8;
parameter GEM1_WOL_REGISTER_DEFVAL =   32'h0;
parameter GEM1_STRETCH_RATIO =    GEM1_BASEADDR + 32'h000000BC;
parameter GEM1_STRETCH_RATIO_DEFVAL =   32'h0;
parameter GEM1_STACKED_VLAN =    GEM1_BASEADDR + 32'h000000C0;
parameter GEM1_STACKED_VLAN_DEFVAL =   32'h0;
parameter GEM1_TX_PFC_PAUSE =    GEM1_BASEADDR + 32'h000000C4;
parameter GEM1_TX_PFC_PAUSE_DEFVAL =   32'h0;
parameter GEM1_MASK_ADD1_BOTTOM =    GEM1_BASEADDR + 32'h000000C8;
parameter GEM1_MASK_ADD1_BOTTOM_DEFVAL =   32'h0;
parameter GEM1_MASK_ADD1_TOP =    GEM1_BASEADDR + 32'h000000CC;
parameter GEM1_MASK_ADD1_TOP_DEFVAL =   32'h0;
parameter GEM1_RX_PTP_UNICAST =    GEM1_BASEADDR + 32'h000000D4;
parameter GEM1_RX_PTP_UNICAST_DEFVAL =   32'h0;
parameter GEM1_TX_PTP_UNICAST =    GEM1_BASEADDR + 32'h000000D8;
parameter GEM1_TX_PTP_UNICAST_DEFVAL =   32'h0;
parameter GEM1_TSU_NSEC_CMP =    GEM1_BASEADDR + 32'h000000DC;
parameter GEM1_TSU_NSEC_CMP_DEFVAL =   32'h0;
parameter GEM1_TSU_SEC_CMP =    GEM1_BASEADDR + 32'h000000E0;
parameter GEM1_TSU_SEC_CMP_DEFVAL =   32'h0;
parameter GEM1_TSU_MSB_SEC_CMP =    GEM1_BASEADDR + 32'h000000E4;
parameter GEM1_TSU_MSB_SEC_CMP_DEFVAL =   32'h0;
parameter GEM1_TSU_PTP_TX_MSB_SEC =    GEM1_BASEADDR + 32'h000000E8;
parameter GEM1_TSU_PTP_TX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_PTP_RX_MSB_SEC =    GEM1_BASEADDR + 32'h000000EC;
parameter GEM1_TSU_PTP_RX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_PEER_TX_MSB_SEC =    GEM1_BASEADDR + 32'h000000F0;
parameter GEM1_TSU_PEER_TX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_PEER_RX_MSB_SEC =    GEM1_BASEADDR + 32'h000000F4;
parameter GEM1_TSU_PEER_RX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM1_DPRAM_FILL_DBG =    GEM1_BASEADDR + 32'h000000F8;
parameter GEM1_DPRAM_FILL_DBG_DEFVAL =   32'h0;
parameter GEM1_REVISION_REG =    GEM1_BASEADDR + 32'h000000FC;
parameter GEM1_REVISION_REG_DEFVAL =   32'h40070106;
parameter GEM1_OCTETS_TXED_BOTTOM =    GEM1_BASEADDR + 32'h00000100;
parameter GEM1_OCTETS_TXED_BOTTOM_DEFVAL =   32'h0;
parameter GEM1_OCTETS_TXED_TOP =    GEM1_BASEADDR + 32'h00000104;
parameter GEM1_OCTETS_TXED_TOP_DEFVAL =   32'h0;
parameter GEM1_FRAMES_TXED_OK =    GEM1_BASEADDR + 32'h00000108;
parameter GEM1_FRAMES_TXED_OK_DEFVAL =   32'h0;
parameter GEM1_BROADCAST_TXED =    GEM1_BASEADDR + 32'h0000010C;
parameter GEM1_BROADCAST_TXED_DEFVAL =   32'h0;
parameter GEM1_MULTICAST_TXED =    GEM1_BASEADDR + 32'h00000110;
parameter GEM1_MULTICAST_TXED_DEFVAL =   32'h0;
parameter GEM1_PAUSE_FRAMES_TXED =    GEM1_BASEADDR + 32'h00000114;
parameter GEM1_PAUSE_FRAMES_TXED_DEFVAL =   32'h0;
parameter GEM1_FRAMES_TXED_64 =    GEM1_BASEADDR + 32'h00000118;
parameter GEM1_FRAMES_TXED_64_DEFVAL =   32'h0;
parameter GEM1_FRAMES_TXED_65 =    GEM1_BASEADDR + 32'h0000011C;
parameter GEM1_FRAMES_TXED_65_DEFVAL =   32'h0;
parameter GEM1_FRAMES_TXED_128 =    GEM1_BASEADDR + 32'h00000120;
parameter GEM1_FRAMES_TXED_128_DEFVAL =   32'h0;
parameter GEM1_FRAMES_TXED_256 =    GEM1_BASEADDR + 32'h00000124;
parameter GEM1_FRAMES_TXED_256_DEFVAL =   32'h0;
parameter GEM1_FRAMES_TXED_512 =    GEM1_BASEADDR + 32'h00000128;
parameter GEM1_FRAMES_TXED_512_DEFVAL =   32'h0;
parameter GEM1_FRAMES_TXED_1024 =    GEM1_BASEADDR + 32'h0000012C;
parameter GEM1_FRAMES_TXED_1024_DEFVAL =   32'h0;
parameter GEM1_FRAMES_TXED_1519 =    GEM1_BASEADDR + 32'h00000130;
parameter GEM1_FRAMES_TXED_1519_DEFVAL =   32'h0;
parameter GEM1_TX_UNDERRUNS =    GEM1_BASEADDR + 32'h00000134;
parameter GEM1_TX_UNDERRUNS_DEFVAL =   32'h0;
parameter GEM1_SINGLE_COLLISIONS =    GEM1_BASEADDR + 32'h00000138;
parameter GEM1_SINGLE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM1_MULTIPLE_COLLISIONS =    GEM1_BASEADDR + 32'h0000013C;
parameter GEM1_MULTIPLE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM1_EXCESSIVE_COLLISIONS =    GEM1_BASEADDR + 32'h00000140;
parameter GEM1_EXCESSIVE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM1_LATE_COLLISIONS =    GEM1_BASEADDR + 32'h00000144;
parameter GEM1_LATE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM1_DEFERRED_FRAMES =    GEM1_BASEADDR + 32'h00000148;
parameter GEM1_DEFERRED_FRAMES_DEFVAL =   32'h0;
parameter GEM1_CRS_ERRORS =    GEM1_BASEADDR + 32'h0000014C;
parameter GEM1_CRS_ERRORS_DEFVAL =   32'h0;
parameter GEM1_OCTETS_RXED_BOTTOM =    GEM1_BASEADDR + 32'h00000150;
parameter GEM1_OCTETS_RXED_BOTTOM_DEFVAL =   32'h0;
parameter GEM1_OCTETS_RXED_TOP =    GEM1_BASEADDR + 32'h00000154;
parameter GEM1_OCTETS_RXED_TOP_DEFVAL =   32'h0;
parameter GEM1_FRAMES_RXED_OK =    GEM1_BASEADDR + 32'h00000158;
parameter GEM1_FRAMES_RXED_OK_DEFVAL =   32'h0;
parameter GEM1_BROADCAST_RXED =    GEM1_BASEADDR + 32'h0000015C;
parameter GEM1_BROADCAST_RXED_DEFVAL =   32'h0;
parameter GEM1_MULTICAST_RXED =    GEM1_BASEADDR + 32'h00000160;
parameter GEM1_MULTICAST_RXED_DEFVAL =   32'h0;
parameter GEM1_PAUSE_FRAMES_RXED =    GEM1_BASEADDR + 32'h00000164;
parameter GEM1_PAUSE_FRAMES_RXED_DEFVAL =   32'h0;
parameter GEM1_FRAMES_RXED_64 =    GEM1_BASEADDR + 32'h00000168;
parameter GEM1_FRAMES_RXED_64_DEFVAL =   32'h0;
parameter GEM1_FRAMES_RXED_65 =    GEM1_BASEADDR + 32'h0000016C;
parameter GEM1_FRAMES_RXED_65_DEFVAL =   32'h0;
parameter GEM1_FRAMES_RXED_128 =    GEM1_BASEADDR + 32'h00000170;
parameter GEM1_FRAMES_RXED_128_DEFVAL =   32'h0;
parameter GEM1_FRAMES_RXED_256 =    GEM1_BASEADDR + 32'h00000174;
parameter GEM1_FRAMES_RXED_256_DEFVAL =   32'h0;
parameter GEM1_FRAMES_RXED_512 =    GEM1_BASEADDR + 32'h00000178;
parameter GEM1_FRAMES_RXED_512_DEFVAL =   32'h0;
parameter GEM1_FRAMES_RXED_1024 =    GEM1_BASEADDR + 32'h0000017C;
parameter GEM1_FRAMES_RXED_1024_DEFVAL =   32'h0;
parameter GEM1_FRAMES_RXED_1519 =    GEM1_BASEADDR + 32'h00000180;
parameter GEM1_FRAMES_RXED_1519_DEFVAL =   32'h0;
parameter GEM1_UNDERSIZE_FRAMES =    GEM1_BASEADDR + 32'h00000184;
parameter GEM1_UNDERSIZE_FRAMES_DEFVAL =   32'h0;
parameter GEM1_EXCESSIVE_RX_LENGTH =    GEM1_BASEADDR + 32'h00000188;
parameter GEM1_EXCESSIVE_RX_LENGTH_DEFVAL =   32'h0;
parameter GEM1_RX_JABBERS =    GEM1_BASEADDR + 32'h0000018C;
parameter GEM1_RX_JABBERS_DEFVAL =   32'h0;
parameter GEM1_FCS_ERRORS =    GEM1_BASEADDR + 32'h00000190;
parameter GEM1_FCS_ERRORS_DEFVAL =   32'h0;
parameter GEM1_RX_LENGTH_ERRORS =    GEM1_BASEADDR + 32'h00000194;
parameter GEM1_RX_LENGTH_ERRORS_DEFVAL =   32'h0;
parameter GEM1_RX_SYMBOL_ERRORS =    GEM1_BASEADDR + 32'h00000198;
parameter GEM1_RX_SYMBOL_ERRORS_DEFVAL =   32'h0;
parameter GEM1_ALIGNMENT_ERRORS =    GEM1_BASEADDR + 32'h0000019C;
parameter GEM1_ALIGNMENT_ERRORS_DEFVAL =   32'h0;
parameter GEM1_RX_RESOURCE_ERRORS =    GEM1_BASEADDR + 32'h000001A0;
parameter GEM1_RX_RESOURCE_ERRORS_DEFVAL =   32'h0;
parameter GEM1_RX_OVERRUNS =    GEM1_BASEADDR + 32'h000001A4;
parameter GEM1_RX_OVERRUNS_DEFVAL =   32'h0;
parameter GEM1_RX_IP_CK_ERRORS =    GEM1_BASEADDR + 32'h000001A8;
parameter GEM1_RX_IP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM1_RX_TCP_CK_ERRORS =    GEM1_BASEADDR + 32'h000001AC;
parameter GEM1_RX_TCP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM1_RX_UDP_CK_ERRORS =    GEM1_BASEADDR + 32'h000001B0;
parameter GEM1_RX_UDP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM1_AUTO_FLUSHED_PKTS =    GEM1_BASEADDR + 32'h000001B4;
parameter GEM1_AUTO_FLUSHED_PKTS_DEFVAL =   32'h0;
parameter GEM1_TSU_TIMER_INCR_SUB_NSEC =    GEM1_BASEADDR + 32'h000001BC;
parameter GEM1_TSU_TIMER_INCR_SUB_NSEC_DEFVAL =   32'h0;
parameter GEM1_TSU_TIMER_MSB_SEC =    GEM1_BASEADDR + 32'h000001C0;
parameter GEM1_TSU_TIMER_MSB_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_STROBE_MSB_SEC =    GEM1_BASEADDR + 32'h000001C4;
parameter GEM1_TSU_STROBE_MSB_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_STROBE_SEC =    GEM1_BASEADDR + 32'h000001C8;
parameter GEM1_TSU_STROBE_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_STROBE_NSEC =    GEM1_BASEADDR + 32'h000001CC;
parameter GEM1_TSU_STROBE_NSEC_DEFVAL =   32'h0;
parameter GEM1_TSU_TIMER_SEC =    GEM1_BASEADDR + 32'h000001D0;
parameter GEM1_TSU_TIMER_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_TIMER_NSEC =    GEM1_BASEADDR + 32'h000001D4;
parameter GEM1_TSU_TIMER_NSEC_DEFVAL =   32'h0;
parameter GEM1_TSU_TIMER_ADJUST =    GEM1_BASEADDR + 32'h000001D8;
parameter GEM1_TSU_TIMER_ADJUST_DEFVAL =   32'h0;
parameter GEM1_TSU_TIMER_INCR =    GEM1_BASEADDR + 32'h000001DC;
parameter GEM1_TSU_TIMER_INCR_DEFVAL =   32'h0;
parameter GEM1_TSU_PTP_TX_SEC =    GEM1_BASEADDR + 32'h000001E0;
parameter GEM1_TSU_PTP_TX_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_PTP_TX_NSEC =    GEM1_BASEADDR + 32'h000001E4;
parameter GEM1_TSU_PTP_TX_NSEC_DEFVAL =   32'h0;
parameter GEM1_TSU_PTP_RX_SEC =    GEM1_BASEADDR + 32'h000001E8;
parameter GEM1_TSU_PTP_RX_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_PTP_RX_NSEC =    GEM1_BASEADDR + 32'h000001EC;
parameter GEM1_TSU_PTP_RX_NSEC_DEFVAL =   32'h0;
parameter GEM1_TSU_PEER_TX_SEC =    GEM1_BASEADDR + 32'h000001F0;
parameter GEM1_TSU_PEER_TX_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_PEER_TX_NSEC =    GEM1_BASEADDR + 32'h000001F4;
parameter GEM1_TSU_PEER_TX_NSEC_DEFVAL =   32'h0;
parameter GEM1_TSU_PEER_RX_SEC =    GEM1_BASEADDR + 32'h000001F8;
parameter GEM1_TSU_PEER_RX_SEC_DEFVAL =   32'h0;
parameter GEM1_TSU_PEER_RX_NSEC =    GEM1_BASEADDR + 32'h000001FC;
parameter GEM1_TSU_PEER_RX_NSEC_DEFVAL =   32'h0;
parameter GEM1_PCS_CONTROL =    GEM1_BASEADDR + 32'h00000200;
parameter GEM1_PCS_CONTROL_DEFVAL =   32'h1040;
parameter GEM1_PCS_STATUS =    GEM1_BASEADDR + 32'h00000204;
parameter GEM1_PCS_STATUS_DEFVAL =   32'h109;
parameter GEM1_PCS_PHY_TOP_ID =    GEM1_BASEADDR + 32'h00000208;
parameter GEM1_PCS_PHY_TOP_ID_DEFVAL =   32'h4007;
parameter GEM1_PCS_PHY_BOT_ID =    GEM1_BASEADDR + 32'h0000020C;
parameter GEM1_PCS_PHY_BOT_ID_DEFVAL =   32'h106;
parameter GEM1_PCS_AN_ADV =    GEM1_BASEADDR + 32'h00000210;
parameter GEM1_PCS_AN_ADV_DEFVAL =   32'h20;
parameter GEM1_PCS_AN_LP_BASE =    GEM1_BASEADDR + 32'h00000214;
parameter GEM1_PCS_AN_LP_BASE_DEFVAL =   32'h0;
parameter GEM1_PCS_AN_EXP =    GEM1_BASEADDR + 32'h00000218;
parameter GEM1_PCS_AN_EXP_DEFVAL =   32'h4;
parameter GEM1_PCS_AN_NP_TX =    GEM1_BASEADDR + 32'h0000021C;
parameter GEM1_PCS_AN_NP_TX_DEFVAL =   32'h0;
parameter GEM1_PCS_AN_LP_NP =    GEM1_BASEADDR + 32'h00000220;
parameter GEM1_PCS_AN_LP_NP_DEFVAL =   32'h0;
parameter GEM1_PCS_AN_EXT_STATUS =    GEM1_BASEADDR + 32'h0000023C;
parameter GEM1_PCS_AN_EXT_STATUS_DEFVAL =   32'h8000;
parameter GEM1_RX_LPI =    GEM1_BASEADDR + 32'h00000270;
parameter GEM1_RX_LPI_DEFVAL =   32'h0;
parameter GEM1_RX_LPI_TIME =    GEM1_BASEADDR + 32'h00000274;
parameter GEM1_RX_LPI_TIME_DEFVAL =   32'h0;
parameter GEM1_TX_LPI =    GEM1_BASEADDR + 32'h00000278;
parameter GEM1_TX_LPI_DEFVAL =   32'h0;
parameter GEM1_TX_LPI_TIME =    GEM1_BASEADDR + 32'h0000027C;
parameter GEM1_TX_LPI_TIME_DEFVAL =   32'h0;
parameter GEM1_DESIGNCFG_DEBUG1 =    GEM1_BASEADDR + 32'h00000280;
parameter GEM1_DESIGNCFG_DEBUG1_DEFVAL =   32'h450011c;
parameter GEM1_DESIGNCFG_DEBUG2 =    GEM1_BASEADDR + 32'h00000284;
parameter GEM1_DESIGNCFG_DEBUG2_DEFVAL =   32'h73313fff;
parameter GEM1_DESIGNCFG_DEBUG3 =    GEM1_BASEADDR + 32'h00000288;
parameter GEM1_DESIGNCFG_DEBUG3_DEFVAL =   32'h4000000;
parameter GEM1_DESIGNCFG_DEBUG4 =    GEM1_BASEADDR + 32'h0000028C;
parameter GEM1_DESIGNCFG_DEBUG4_DEFVAL =   32'h0;
parameter GEM1_DESIGNCFG_DEBUG5 =    GEM1_BASEADDR + 32'h00000290;
parameter GEM1_DESIGNCFG_DEBUG5_DEFVAL =   32'h502f2744;
parameter GEM1_DESIGNCFG_DEBUG6 =    GEM1_BASEADDR + 32'h00000294;
parameter GEM1_DESIGNCFG_DEBUG6_DEFVAL =   32'h2510002;
parameter GEM1_DESIGNCFG_DEBUG7 =    GEM1_BASEADDR + 32'h00000298;
parameter GEM1_DESIGNCFG_DEBUG7_DEFVAL =   32'h0;
parameter GEM1_DESIGNCFG_DEBUG8 =    GEM1_BASEADDR + 32'h0000029C;
parameter GEM1_DESIGNCFG_DEBUG8_DEFVAL =   32'h4040404;
parameter GEM1_DESIGNCFG_DEBUG9 =    GEM1_BASEADDR + 32'h000002A0;
parameter GEM1_DESIGNCFG_DEBUG9_DEFVAL =   32'h0;
parameter GEM1_DESIGNCFG_DEBUG10 =    GEM1_BASEADDR + 32'h000002A4;
parameter GEM1_DESIGNCFG_DEBUG10_DEFVAL =   32'h22242222;
parameter GEM1_INT_Q1_STATUS =    GEM1_BASEADDR + 32'h00000400;
parameter GEM1_INT_Q1_STATUS_DEFVAL =   32'h0;
parameter GEM1_TRANSMIT_Q1_PTR =    GEM1_BASEADDR + 32'h00000440;
parameter GEM1_TRANSMIT_Q1_PTR_DEFVAL =   32'h0;
parameter GEM1_RECEIVE_Q1_PTR =    GEM1_BASEADDR + 32'h00000480;
parameter GEM1_RECEIVE_Q1_PTR_DEFVAL =   32'h0;
parameter GEM1_DMA_RXBUF_SIZE_Q1 =    GEM1_BASEADDR + 32'h000004A0;
parameter GEM1_DMA_RXBUF_SIZE_Q1_DEFVAL =   32'h2;
parameter GEM1_CBS_CONTROL =    GEM1_BASEADDR + 32'h000004BC;
parameter GEM1_CBS_CONTROL_DEFVAL =   32'h0;
parameter GEM1_CBS_IDLESLOPE_Q_A =    GEM1_BASEADDR + 32'h000004C0;
parameter GEM1_CBS_IDLESLOPE_Q_A_DEFVAL =   32'h0;
parameter GEM1_CBS_IDLESLOPE_Q_B =    GEM1_BASEADDR + 32'h000004C4;
parameter GEM1_CBS_IDLESLOPE_Q_B_DEFVAL =   32'h0;
parameter GEM1_UPPER_TX_Q_BASE_ADDR =    GEM1_BASEADDR + 32'h000004C8;
parameter GEM1_UPPER_TX_Q_BASE_ADDR_DEFVAL =   32'h0;
parameter GEM1_TX_BD_CONTROL =    GEM1_BASEADDR + 32'h000004CC;
parameter GEM1_TX_BD_CONTROL_DEFVAL =   32'h0;
parameter GEM1_RX_BD_CONTROL =    GEM1_BASEADDR + 32'h000004D0;
parameter GEM1_RX_BD_CONTROL_DEFVAL =   32'h0;
parameter GEM1_UPPER_RX_Q_BASE_ADDR =    GEM1_BASEADDR + 32'h000004D4;
parameter GEM1_UPPER_RX_Q_BASE_ADDR_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_1_REGISTER_0 =    GEM1_BASEADDR + 32'h00000500;
parameter GEM1_SCREENING_TYPE_1_REGISTER_0_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_1_REGISTER_1 =    GEM1_BASEADDR + 32'h00000504;
parameter GEM1_SCREENING_TYPE_1_REGISTER_1_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_1_REGISTER_2 =    GEM1_BASEADDR + 32'h00000508;
parameter GEM1_SCREENING_TYPE_1_REGISTER_2_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_1_REGISTER_3 =    GEM1_BASEADDR + 32'h0000050C;
parameter GEM1_SCREENING_TYPE_1_REGISTER_3_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_2_REGISTER_0 =    GEM1_BASEADDR + 32'h00000540;
parameter GEM1_SCREENING_TYPE_2_REGISTER_0_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_2_REGISTER_1 =    GEM1_BASEADDR + 32'h00000544;
parameter GEM1_SCREENING_TYPE_2_REGISTER_1_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_2_REGISTER_2 =    GEM1_BASEADDR + 32'h00000548;
parameter GEM1_SCREENING_TYPE_2_REGISTER_2_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_2_REGISTER_3 =    GEM1_BASEADDR + 32'h0000054C;
parameter GEM1_SCREENING_TYPE_2_REGISTER_3_DEFVAL =   32'h0;
parameter GEM1_INT_Q1_ENABLE =    GEM1_BASEADDR + 32'h00000600;
parameter GEM1_INT_Q1_ENABLE_DEFVAL =   32'h0;
parameter GEM1_INT_Q1_DISABLE =    GEM1_BASEADDR + 32'h00000620;
parameter GEM1_INT_Q1_DISABLE_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_2_ETHERTYPE_REG_0 =    GEM1_BASEADDR + 32'h000006E0;
parameter GEM1_SCREENING_TYPE_2_ETHERTYPE_REG_0_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_2_ETHERTYPE_REG_1 =    GEM1_BASEADDR + 32'h000006E4;
parameter GEM1_SCREENING_TYPE_2_ETHERTYPE_REG_1_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_2_ETHERTYPE_REG_2 =    GEM1_BASEADDR + 32'h000006E8;
parameter GEM1_SCREENING_TYPE_2_ETHERTYPE_REG_2_DEFVAL =   32'h0;
parameter GEM1_SCREENING_TYPE_2_ETHERTYPE_REG_3 =    GEM1_BASEADDR + 32'h000006EC;
parameter GEM1_SCREENING_TYPE_2_ETHERTYPE_REG_3_DEFVAL =   32'h0;
parameter GEM1_TYPE2_COMPARE_0_WORD_0 =    GEM1_BASEADDR + 32'h00000700;
parameter GEM1_TYPE2_COMPARE_0_WORD_0_DEFVAL =   32'h0;
parameter GEM1_TYPE2_COMPARE_0_WORD_1 =    GEM1_BASEADDR + 32'h00000704;
parameter GEM1_TYPE2_COMPARE_0_WORD_1_DEFVAL =   32'h0;
parameter GEM1_TYPE2_COMPARE_1_WORD_0 =    GEM1_BASEADDR + 32'h00000708;
parameter GEM1_TYPE2_COMPARE_1_WORD_0_DEFVAL =   32'h0;
parameter GEM1_TYPE2_COMPARE_1_WORD_1 =    GEM1_BASEADDR + 32'h0000070C;
parameter GEM1_TYPE2_COMPARE_1_WORD_1_DEFVAL =   32'h0;
parameter GEM1_TYPE2_COMPARE_2_WORD_0 =    GEM1_BASEADDR + 32'h00000710;
parameter GEM1_TYPE2_COMPARE_2_WORD_0_DEFVAL =   32'h0;
parameter GEM1_TYPE2_COMPARE_2_WORD_1 =    GEM1_BASEADDR + 32'h00000714;
parameter GEM1_TYPE2_COMPARE_2_WORD_1_DEFVAL =   32'h0;
parameter GEM1_TYPE2_COMPARE_3_WORD_0 =    GEM1_BASEADDR + 32'h00000718;
parameter GEM1_TYPE2_COMPARE_3_WORD_0_DEFVAL =   32'h0;
parameter GEM1_TYPE2_COMPARE_3_WORD_1 =    GEM1_BASEADDR + 32'h0000071C;
parameter GEM1_TYPE2_COMPARE_3_WORD_1_DEFVAL =   32'h0;
parameter GEM2_NETWORK_CONTROL =    GEM2_BASEADDR + 32'h00000000;
parameter GEM2_NETWORK_CONTROL_DEFVAL =   32'h0;
parameter GEM2_NETWORK_CONFIG =    GEM2_BASEADDR + 32'h00000004;
parameter GEM2_NETWORK_CONFIG_DEFVAL =   32'h280000;
parameter GEM2_NETWORK_STATUS =    GEM2_BASEADDR + 32'h00000008;
parameter GEM2_NETWORK_STATUS_DEFVAL =   32'h4;
parameter GEM2_DMA_CONFIG =    GEM2_BASEADDR + 32'h00000010;
parameter GEM2_DMA_CONFIG_DEFVAL =   32'h20784;
parameter GEM2_TRANSMIT_STATUS =    GEM2_BASEADDR + 32'h00000014;
parameter GEM2_TRANSMIT_STATUS_DEFVAL =   32'h0;
parameter GEM2_RECEIVE_Q_PTR =    GEM2_BASEADDR + 32'h00000018;
parameter GEM2_RECEIVE_Q_PTR_DEFVAL =   32'h0;
parameter GEM2_TRANSMIT_Q_PTR =    GEM2_BASEADDR + 32'h0000001C;
parameter GEM2_TRANSMIT_Q_PTR_DEFVAL =   32'h0;
parameter GEM2_RECEIVE_STATUS =    GEM2_BASEADDR + 32'h00000020;
parameter GEM2_RECEIVE_STATUS_DEFVAL =   32'h0;
parameter GEM2_INT_STATUS =    GEM2_BASEADDR + 32'h00000024;
parameter GEM2_INT_STATUS_DEFVAL =   32'h0;
parameter GEM2_INT_ENABLE =    GEM2_BASEADDR + 32'h00000028;
parameter GEM2_INT_ENABLE_DEFVAL =   32'h0;
parameter GEM2_INT_DISABLE =    GEM2_BASEADDR + 32'h0000002C;
parameter GEM2_INT_DISABLE_DEFVAL =   32'h0;
parameter GEM2_PHY_MANAGEMENT =    GEM2_BASEADDR + 32'h00000034;
parameter GEM2_PHY_MANAGEMENT_DEFVAL =   32'h0;
parameter GEM2_PAUSE_TIME =    GEM2_BASEADDR + 32'h00000038;
parameter GEM2_PAUSE_TIME_DEFVAL =   32'h0;
parameter GEM2_TX_PAUSE_QUANTUM =    GEM2_BASEADDR + 32'h0000003C;
parameter GEM2_TX_PAUSE_QUANTUM_DEFVAL =   32'hffff;
parameter GEM2_PBUF_TXCUTTHRU =    GEM2_BASEADDR + 32'h00000040;
parameter GEM2_PBUF_TXCUTTHRU_DEFVAL =   32'hfff;
parameter GEM2_PBUF_RXCUTTHRU =    GEM2_BASEADDR + 32'h00000044;
parameter GEM2_PBUF_RXCUTTHRU_DEFVAL =   32'hfff;
parameter GEM2_JUMBO_MAX_LENGTH =    GEM2_BASEADDR + 32'h00000048;
parameter GEM2_JUMBO_MAX_LENGTH_DEFVAL =   32'h3fff;
parameter GEM2_EXTERNAL_FIFO_INTERFACE =    GEM2_BASEADDR + 32'h0000004C;
parameter GEM2_EXTERNAL_FIFO_INTERFACE_DEFVAL =   32'h0;
parameter GEM2_AXI_MAX_PIPELINE =    GEM2_BASEADDR + 32'h00000054;
parameter GEM2_AXI_MAX_PIPELINE_DEFVAL =   32'h101;
parameter GEM2_HASH_BOTTOM =    GEM2_BASEADDR + 32'h00000080;
parameter GEM2_HASH_BOTTOM_DEFVAL =   32'h0;
parameter GEM2_HASH_TOP =    GEM2_BASEADDR + 32'h00000084;
parameter GEM2_HASH_TOP_DEFVAL =   32'h0;
parameter GEM2_SPEC_ADD1_BOTTOM =    GEM2_BASEADDR + 32'h00000088;
parameter GEM2_SPEC_ADD1_BOTTOM_DEFVAL =   32'h0;
parameter GEM2_SPEC_ADD1_TOP =    GEM2_BASEADDR + 32'h0000008C;
parameter GEM2_SPEC_ADD1_TOP_DEFVAL =   32'h0;
parameter GEM2_SPEC_ADD2_BOTTOM =    GEM2_BASEADDR + 32'h00000090;
parameter GEM2_SPEC_ADD2_BOTTOM_DEFVAL =   32'h0;
parameter GEM2_SPEC_ADD2_TOP =    GEM2_BASEADDR + 32'h00000094;
parameter GEM2_SPEC_ADD2_TOP_DEFVAL =   32'h0;
parameter GEM2_SPEC_ADD3_BOTTOM =    GEM2_BASEADDR + 32'h00000098;
parameter GEM2_SPEC_ADD3_BOTTOM_DEFVAL =   32'h0;
parameter GEM2_SPEC_ADD3_TOP =    GEM2_BASEADDR + 32'h0000009C;
parameter GEM2_SPEC_ADD3_TOP_DEFVAL =   32'h0;
parameter GEM2_SPEC_ADD4_BOTTOM =    GEM2_BASEADDR + 32'h000000A0;
parameter GEM2_SPEC_ADD4_BOTTOM_DEFVAL =   32'h0;
parameter GEM2_SPEC_ADD4_TOP =    GEM2_BASEADDR + 32'h000000A4;
parameter GEM2_SPEC_ADD4_TOP_DEFVAL =   32'h0;
parameter GEM2_SPEC_TYPE1 =    GEM2_BASEADDR + 32'h000000A8;
parameter GEM2_SPEC_TYPE1_DEFVAL =   32'h0;
parameter GEM2_SPEC_TYPE2 =    GEM2_BASEADDR + 32'h000000AC;
parameter GEM2_SPEC_TYPE2_DEFVAL =   32'h0;
parameter GEM2_SPEC_TYPE3 =    GEM2_BASEADDR + 32'h000000B0;
parameter GEM2_SPEC_TYPE3_DEFVAL =   32'h0;
parameter GEM2_SPEC_TYPE4 =    GEM2_BASEADDR + 32'h000000B4;
parameter GEM2_SPEC_TYPE4_DEFVAL =   32'h0;
parameter GEM2_WOL_REGISTER =    GEM2_BASEADDR + 32'h000000B8;
parameter GEM2_WOL_REGISTER_DEFVAL =   32'h0;
parameter GEM2_STRETCH_RATIO =    GEM2_BASEADDR + 32'h000000BC;
parameter GEM2_STRETCH_RATIO_DEFVAL =   32'h0;
parameter GEM2_STACKED_VLAN =    GEM2_BASEADDR + 32'h000000C0;
parameter GEM2_STACKED_VLAN_DEFVAL =   32'h0;
parameter GEM2_TX_PFC_PAUSE =    GEM2_BASEADDR + 32'h000000C4;
parameter GEM2_TX_PFC_PAUSE_DEFVAL =   32'h0;
parameter GEM2_MASK_ADD1_BOTTOM =    GEM2_BASEADDR + 32'h000000C8;
parameter GEM2_MASK_ADD1_BOTTOM_DEFVAL =   32'h0;
parameter GEM2_MASK_ADD1_TOP =    GEM2_BASEADDR + 32'h000000CC;
parameter GEM2_MASK_ADD1_TOP_DEFVAL =   32'h0;
parameter GEM2_RX_PTP_UNICAST =    GEM2_BASEADDR + 32'h000000D4;
parameter GEM2_RX_PTP_UNICAST_DEFVAL =   32'h0;
parameter GEM2_TX_PTP_UNICAST =    GEM2_BASEADDR + 32'h000000D8;
parameter GEM2_TX_PTP_UNICAST_DEFVAL =   32'h0;
parameter GEM2_TSU_NSEC_CMP =    GEM2_BASEADDR + 32'h000000DC;
parameter GEM2_TSU_NSEC_CMP_DEFVAL =   32'h0;
parameter GEM2_TSU_SEC_CMP =    GEM2_BASEADDR + 32'h000000E0;
parameter GEM2_TSU_SEC_CMP_DEFVAL =   32'h0;
parameter GEM2_TSU_MSB_SEC_CMP =    GEM2_BASEADDR + 32'h000000E4;
parameter GEM2_TSU_MSB_SEC_CMP_DEFVAL =   32'h0;
parameter GEM2_TSU_PTP_TX_MSB_SEC =    GEM2_BASEADDR + 32'h000000E8;
parameter GEM2_TSU_PTP_TX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_PTP_RX_MSB_SEC =    GEM2_BASEADDR + 32'h000000EC;
parameter GEM2_TSU_PTP_RX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_PEER_TX_MSB_SEC =    GEM2_BASEADDR + 32'h000000F0;
parameter GEM2_TSU_PEER_TX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_PEER_RX_MSB_SEC =    GEM2_BASEADDR + 32'h000000F4;
parameter GEM2_TSU_PEER_RX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM2_DPRAM_FILL_DBG =    GEM2_BASEADDR + 32'h000000F8;
parameter GEM2_DPRAM_FILL_DBG_DEFVAL =   32'h0;
parameter GEM2_REVISION_REG =    GEM2_BASEADDR + 32'h000000FC;
parameter GEM2_REVISION_REG_DEFVAL =   32'h40070106;
parameter GEM2_OCTETS_TXED_BOTTOM =    GEM2_BASEADDR + 32'h00000100;
parameter GEM2_OCTETS_TXED_BOTTOM_DEFVAL =   32'h0;
parameter GEM2_OCTETS_TXED_TOP =    GEM2_BASEADDR + 32'h00000104;
parameter GEM2_OCTETS_TXED_TOP_DEFVAL =   32'h0;
parameter GEM2_FRAMES_TXED_OK =    GEM2_BASEADDR + 32'h00000108;
parameter GEM2_FRAMES_TXED_OK_DEFVAL =   32'h0;
parameter GEM2_BROADCAST_TXED =    GEM2_BASEADDR + 32'h0000010C;
parameter GEM2_BROADCAST_TXED_DEFVAL =   32'h0;
parameter GEM2_MULTICAST_TXED =    GEM2_BASEADDR + 32'h00000110;
parameter GEM2_MULTICAST_TXED_DEFVAL =   32'h0;
parameter GEM2_PAUSE_FRAMES_TXED =    GEM2_BASEADDR + 32'h00000114;
parameter GEM2_PAUSE_FRAMES_TXED_DEFVAL =   32'h0;
parameter GEM2_FRAMES_TXED_64 =    GEM2_BASEADDR + 32'h00000118;
parameter GEM2_FRAMES_TXED_64_DEFVAL =   32'h0;
parameter GEM2_FRAMES_TXED_65 =    GEM2_BASEADDR + 32'h0000011C;
parameter GEM2_FRAMES_TXED_65_DEFVAL =   32'h0;
parameter GEM2_FRAMES_TXED_128 =    GEM2_BASEADDR + 32'h00000120;
parameter GEM2_FRAMES_TXED_128_DEFVAL =   32'h0;
parameter GEM2_FRAMES_TXED_256 =    GEM2_BASEADDR + 32'h00000124;
parameter GEM2_FRAMES_TXED_256_DEFVAL =   32'h0;
parameter GEM2_FRAMES_TXED_512 =    GEM2_BASEADDR + 32'h00000128;
parameter GEM2_FRAMES_TXED_512_DEFVAL =   32'h0;
parameter GEM2_FRAMES_TXED_1024 =    GEM2_BASEADDR + 32'h0000012C;
parameter GEM2_FRAMES_TXED_1024_DEFVAL =   32'h0;
parameter GEM2_FRAMES_TXED_1519 =    GEM2_BASEADDR + 32'h00000130;
parameter GEM2_FRAMES_TXED_1519_DEFVAL =   32'h0;
parameter GEM2_TX_UNDERRUNS =    GEM2_BASEADDR + 32'h00000134;
parameter GEM2_TX_UNDERRUNS_DEFVAL =   32'h0;
parameter GEM2_SINGLE_COLLISIONS =    GEM2_BASEADDR + 32'h00000138;
parameter GEM2_SINGLE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM2_MULTIPLE_COLLISIONS =    GEM2_BASEADDR + 32'h0000013C;
parameter GEM2_MULTIPLE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM2_EXCESSIVE_COLLISIONS =    GEM2_BASEADDR + 32'h00000140;
parameter GEM2_EXCESSIVE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM2_LATE_COLLISIONS =    GEM2_BASEADDR + 32'h00000144;
parameter GEM2_LATE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM2_DEFERRED_FRAMES =    GEM2_BASEADDR + 32'h00000148;
parameter GEM2_DEFERRED_FRAMES_DEFVAL =   32'h0;
parameter GEM2_CRS_ERRORS =    GEM2_BASEADDR + 32'h0000014C;
parameter GEM2_CRS_ERRORS_DEFVAL =   32'h0;
parameter GEM2_OCTETS_RXED_BOTTOM =    GEM2_BASEADDR + 32'h00000150;
parameter GEM2_OCTETS_RXED_BOTTOM_DEFVAL =   32'h0;
parameter GEM2_OCTETS_RXED_TOP =    GEM2_BASEADDR + 32'h00000154;
parameter GEM2_OCTETS_RXED_TOP_DEFVAL =   32'h0;
parameter GEM2_FRAMES_RXED_OK =    GEM2_BASEADDR + 32'h00000158;
parameter GEM2_FRAMES_RXED_OK_DEFVAL =   32'h0;
parameter GEM2_BROADCAST_RXED =    GEM2_BASEADDR + 32'h0000015C;
parameter GEM2_BROADCAST_RXED_DEFVAL =   32'h0;
parameter GEM2_MULTICAST_RXED =    GEM2_BASEADDR + 32'h00000160;
parameter GEM2_MULTICAST_RXED_DEFVAL =   32'h0;
parameter GEM2_PAUSE_FRAMES_RXED =    GEM2_BASEADDR + 32'h00000164;
parameter GEM2_PAUSE_FRAMES_RXED_DEFVAL =   32'h0;
parameter GEM2_FRAMES_RXED_64 =    GEM2_BASEADDR + 32'h00000168;
parameter GEM2_FRAMES_RXED_64_DEFVAL =   32'h0;
parameter GEM2_FRAMES_RXED_65 =    GEM2_BASEADDR + 32'h0000016C;
parameter GEM2_FRAMES_RXED_65_DEFVAL =   32'h0;
parameter GEM2_FRAMES_RXED_128 =    GEM2_BASEADDR + 32'h00000170;
parameter GEM2_FRAMES_RXED_128_DEFVAL =   32'h0;
parameter GEM2_FRAMES_RXED_256 =    GEM2_BASEADDR + 32'h00000174;
parameter GEM2_FRAMES_RXED_256_DEFVAL =   32'h0;
parameter GEM2_FRAMES_RXED_512 =    GEM2_BASEADDR + 32'h00000178;
parameter GEM2_FRAMES_RXED_512_DEFVAL =   32'h0;
parameter GEM2_FRAMES_RXED_1024 =    GEM2_BASEADDR + 32'h0000017C;
parameter GEM2_FRAMES_RXED_1024_DEFVAL =   32'h0;
parameter GEM2_FRAMES_RXED_1519 =    GEM2_BASEADDR + 32'h00000180;
parameter GEM2_FRAMES_RXED_1519_DEFVAL =   32'h0;
parameter GEM2_UNDERSIZE_FRAMES =    GEM2_BASEADDR + 32'h00000184;
parameter GEM2_UNDERSIZE_FRAMES_DEFVAL =   32'h0;
parameter GEM2_EXCESSIVE_RX_LENGTH =    GEM2_BASEADDR + 32'h00000188;
parameter GEM2_EXCESSIVE_RX_LENGTH_DEFVAL =   32'h0;
parameter GEM2_RX_JABBERS =    GEM2_BASEADDR + 32'h0000018C;
parameter GEM2_RX_JABBERS_DEFVAL =   32'h0;
parameter GEM2_FCS_ERRORS =    GEM2_BASEADDR + 32'h00000190;
parameter GEM2_FCS_ERRORS_DEFVAL =   32'h0;
parameter GEM2_RX_LENGTH_ERRORS =    GEM2_BASEADDR + 32'h00000194;
parameter GEM2_RX_LENGTH_ERRORS_DEFVAL =   32'h0;
parameter GEM2_RX_SYMBOL_ERRORS =    GEM2_BASEADDR + 32'h00000198;
parameter GEM2_RX_SYMBOL_ERRORS_DEFVAL =   32'h0;
parameter GEM2_ALIGNMENT_ERRORS =    GEM2_BASEADDR + 32'h0000019C;
parameter GEM2_ALIGNMENT_ERRORS_DEFVAL =   32'h0;
parameter GEM2_RX_RESOURCE_ERRORS =    GEM2_BASEADDR + 32'h000001A0;
parameter GEM2_RX_RESOURCE_ERRORS_DEFVAL =   32'h0;
parameter GEM2_RX_OVERRUNS =    GEM2_BASEADDR + 32'h000001A4;
parameter GEM2_RX_OVERRUNS_DEFVAL =   32'h0;
parameter GEM2_RX_IP_CK_ERRORS =    GEM2_BASEADDR + 32'h000001A8;
parameter GEM2_RX_IP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM2_RX_TCP_CK_ERRORS =    GEM2_BASEADDR + 32'h000001AC;
parameter GEM2_RX_TCP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM2_RX_UDP_CK_ERRORS =    GEM2_BASEADDR + 32'h000001B0;
parameter GEM2_RX_UDP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM2_AUTO_FLUSHED_PKTS =    GEM2_BASEADDR + 32'h000001B4;
parameter GEM2_AUTO_FLUSHED_PKTS_DEFVAL =   32'h0;
parameter GEM2_TSU_TIMER_INCR_SUB_NSEC =    GEM2_BASEADDR + 32'h000001BC;
parameter GEM2_TSU_TIMER_INCR_SUB_NSEC_DEFVAL =   32'h0;
parameter GEM2_TSU_TIMER_MSB_SEC =    GEM2_BASEADDR + 32'h000001C0;
parameter GEM2_TSU_TIMER_MSB_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_STROBE_MSB_SEC =    GEM2_BASEADDR + 32'h000001C4;
parameter GEM2_TSU_STROBE_MSB_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_STROBE_SEC =    GEM2_BASEADDR + 32'h000001C8;
parameter GEM2_TSU_STROBE_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_STROBE_NSEC =    GEM2_BASEADDR + 32'h000001CC;
parameter GEM2_TSU_STROBE_NSEC_DEFVAL =   32'h0;
parameter GEM2_TSU_TIMER_SEC =    GEM2_BASEADDR + 32'h000001D0;
parameter GEM2_TSU_TIMER_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_TIMER_NSEC =    GEM2_BASEADDR + 32'h000001D4;
parameter GEM2_TSU_TIMER_NSEC_DEFVAL =   32'h0;
parameter GEM2_TSU_TIMER_ADJUST =    GEM2_BASEADDR + 32'h000001D8;
parameter GEM2_TSU_TIMER_ADJUST_DEFVAL =   32'h0;
parameter GEM2_TSU_TIMER_INCR =    GEM2_BASEADDR + 32'h000001DC;
parameter GEM2_TSU_TIMER_INCR_DEFVAL =   32'h0;
parameter GEM2_TSU_PTP_TX_SEC =    GEM2_BASEADDR + 32'h000001E0;
parameter GEM2_TSU_PTP_TX_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_PTP_TX_NSEC =    GEM2_BASEADDR + 32'h000001E4;
parameter GEM2_TSU_PTP_TX_NSEC_DEFVAL =   32'h0;
parameter GEM2_TSU_PTP_RX_SEC =    GEM2_BASEADDR + 32'h000001E8;
parameter GEM2_TSU_PTP_RX_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_PTP_RX_NSEC =    GEM2_BASEADDR + 32'h000001EC;
parameter GEM2_TSU_PTP_RX_NSEC_DEFVAL =   32'h0;
parameter GEM2_TSU_PEER_TX_SEC =    GEM2_BASEADDR + 32'h000001F0;
parameter GEM2_TSU_PEER_TX_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_PEER_TX_NSEC =    GEM2_BASEADDR + 32'h000001F4;
parameter GEM2_TSU_PEER_TX_NSEC_DEFVAL =   32'h0;
parameter GEM2_TSU_PEER_RX_SEC =    GEM2_BASEADDR + 32'h000001F8;
parameter GEM2_TSU_PEER_RX_SEC_DEFVAL =   32'h0;
parameter GEM2_TSU_PEER_RX_NSEC =    GEM2_BASEADDR + 32'h000001FC;
parameter GEM2_TSU_PEER_RX_NSEC_DEFVAL =   32'h0;
parameter GEM2_PCS_CONTROL =    GEM2_BASEADDR + 32'h00000200;
parameter GEM2_PCS_CONTROL_DEFVAL =   32'h1040;
parameter GEM2_PCS_STATUS =    GEM2_BASEADDR + 32'h00000204;
parameter GEM2_PCS_STATUS_DEFVAL =   32'h109;
parameter GEM2_PCS_PHY_TOP_ID =    GEM2_BASEADDR + 32'h00000208;
parameter GEM2_PCS_PHY_TOP_ID_DEFVAL =   32'h4007;
parameter GEM2_PCS_PHY_BOT_ID =    GEM2_BASEADDR + 32'h0000020C;
parameter GEM2_PCS_PHY_BOT_ID_DEFVAL =   32'h106;
parameter GEM2_PCS_AN_ADV =    GEM2_BASEADDR + 32'h00000210;
parameter GEM2_PCS_AN_ADV_DEFVAL =   32'h20;
parameter GEM2_PCS_AN_LP_BASE =    GEM2_BASEADDR + 32'h00000214;
parameter GEM2_PCS_AN_LP_BASE_DEFVAL =   32'h0;
parameter GEM2_PCS_AN_EXP =    GEM2_BASEADDR + 32'h00000218;
parameter GEM2_PCS_AN_EXP_DEFVAL =   32'h4;
parameter GEM2_PCS_AN_NP_TX =    GEM2_BASEADDR + 32'h0000021C;
parameter GEM2_PCS_AN_NP_TX_DEFVAL =   32'h0;
parameter GEM2_PCS_AN_LP_NP =    GEM2_BASEADDR + 32'h00000220;
parameter GEM2_PCS_AN_LP_NP_DEFVAL =   32'h0;
parameter GEM2_PCS_AN_EXT_STATUS =    GEM2_BASEADDR + 32'h0000023C;
parameter GEM2_PCS_AN_EXT_STATUS_DEFVAL =   32'h8000;
parameter GEM2_RX_LPI =    GEM2_BASEADDR + 32'h00000270;
parameter GEM2_RX_LPI_DEFVAL =   32'h0;
parameter GEM2_RX_LPI_TIME =    GEM2_BASEADDR + 32'h00000274;
parameter GEM2_RX_LPI_TIME_DEFVAL =   32'h0;
parameter GEM2_TX_LPI =    GEM2_BASEADDR + 32'h00000278;
parameter GEM2_TX_LPI_DEFVAL =   32'h0;
parameter GEM2_TX_LPI_TIME =    GEM2_BASEADDR + 32'h0000027C;
parameter GEM2_TX_LPI_TIME_DEFVAL =   32'h0;
parameter GEM2_DESIGNCFG_DEBUG1 =    GEM2_BASEADDR + 32'h00000280;
parameter GEM2_DESIGNCFG_DEBUG1_DEFVAL =   32'h450011c;
parameter GEM2_DESIGNCFG_DEBUG2 =    GEM2_BASEADDR + 32'h00000284;
parameter GEM2_DESIGNCFG_DEBUG2_DEFVAL =   32'h73313fff;
parameter GEM2_DESIGNCFG_DEBUG3 =    GEM2_BASEADDR + 32'h00000288;
parameter GEM2_DESIGNCFG_DEBUG3_DEFVAL =   32'h4000000;
parameter GEM2_DESIGNCFG_DEBUG4 =    GEM2_BASEADDR + 32'h0000028C;
parameter GEM2_DESIGNCFG_DEBUG4_DEFVAL =   32'h0;
parameter GEM2_DESIGNCFG_DEBUG5 =    GEM2_BASEADDR + 32'h00000290;
parameter GEM2_DESIGNCFG_DEBUG5_DEFVAL =   32'h502f2744;
parameter GEM2_DESIGNCFG_DEBUG6 =    GEM2_BASEADDR + 32'h00000294;
parameter GEM2_DESIGNCFG_DEBUG6_DEFVAL =   32'h2510002;
parameter GEM2_DESIGNCFG_DEBUG7 =    GEM2_BASEADDR + 32'h00000298;
parameter GEM2_DESIGNCFG_DEBUG7_DEFVAL =   32'h0;
parameter GEM2_DESIGNCFG_DEBUG8 =    GEM2_BASEADDR + 32'h0000029C;
parameter GEM2_DESIGNCFG_DEBUG8_DEFVAL =   32'h4040404;
parameter GEM2_DESIGNCFG_DEBUG9 =    GEM2_BASEADDR + 32'h000002A0;
parameter GEM2_DESIGNCFG_DEBUG9_DEFVAL =   32'h0;
parameter GEM2_DESIGNCFG_DEBUG10 =    GEM2_BASEADDR + 32'h000002A4;
parameter GEM2_DESIGNCFG_DEBUG10_DEFVAL =   32'h22242222;
parameter GEM2_INT_Q1_STATUS =    GEM2_BASEADDR + 32'h00000400;
parameter GEM2_INT_Q1_STATUS_DEFVAL =   32'h0;
parameter GEM2_TRANSMIT_Q1_PTR =    GEM2_BASEADDR + 32'h00000440;
parameter GEM2_TRANSMIT_Q1_PTR_DEFVAL =   32'h0;
parameter GEM2_RECEIVE_Q1_PTR =    GEM2_BASEADDR + 32'h00000480;
parameter GEM2_RECEIVE_Q1_PTR_DEFVAL =   32'h0;
parameter GEM2_DMA_RXBUF_SIZE_Q1 =    GEM2_BASEADDR + 32'h000004A0;
parameter GEM2_DMA_RXBUF_SIZE_Q1_DEFVAL =   32'h2;
parameter GEM2_CBS_CONTROL =    GEM2_BASEADDR + 32'h000004BC;
parameter GEM2_CBS_CONTROL_DEFVAL =   32'h0;
parameter GEM2_CBS_IDLESLOPE_Q_A =    GEM2_BASEADDR + 32'h000004C0;
parameter GEM2_CBS_IDLESLOPE_Q_A_DEFVAL =   32'h0;
parameter GEM2_CBS_IDLESLOPE_Q_B =    GEM2_BASEADDR + 32'h000004C4;
parameter GEM2_CBS_IDLESLOPE_Q_B_DEFVAL =   32'h0;
parameter GEM2_UPPER_TX_Q_BASE_ADDR =    GEM2_BASEADDR + 32'h000004C8;
parameter GEM2_UPPER_TX_Q_BASE_ADDR_DEFVAL =   32'h0;
parameter GEM2_TX_BD_CONTROL =    GEM2_BASEADDR + 32'h000004CC;
parameter GEM2_TX_BD_CONTROL_DEFVAL =   32'h0;
parameter GEM2_RX_BD_CONTROL =    GEM2_BASEADDR + 32'h000004D0;
parameter GEM2_RX_BD_CONTROL_DEFVAL =   32'h0;
parameter GEM2_UPPER_RX_Q_BASE_ADDR =    GEM2_BASEADDR + 32'h000004D4;
parameter GEM2_UPPER_RX_Q_BASE_ADDR_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_1_REGISTER_0 =    GEM2_BASEADDR + 32'h00000500;
parameter GEM2_SCREENING_TYPE_1_REGISTER_0_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_1_REGISTER_1 =    GEM2_BASEADDR + 32'h00000504;
parameter GEM2_SCREENING_TYPE_1_REGISTER_1_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_1_REGISTER_2 =    GEM2_BASEADDR + 32'h00000508;
parameter GEM2_SCREENING_TYPE_1_REGISTER_2_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_1_REGISTER_3 =    GEM2_BASEADDR + 32'h0000050C;
parameter GEM2_SCREENING_TYPE_1_REGISTER_3_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_2_REGISTER_0 =    GEM2_BASEADDR + 32'h00000540;
parameter GEM2_SCREENING_TYPE_2_REGISTER_0_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_2_REGISTER_1 =    GEM2_BASEADDR + 32'h00000544;
parameter GEM2_SCREENING_TYPE_2_REGISTER_1_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_2_REGISTER_2 =    GEM2_BASEADDR + 32'h00000548;
parameter GEM2_SCREENING_TYPE_2_REGISTER_2_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_2_REGISTER_3 =    GEM2_BASEADDR + 32'h0000054C;
parameter GEM2_SCREENING_TYPE_2_REGISTER_3_DEFVAL =   32'h0;
parameter GEM2_INT_Q1_ENABLE =    GEM2_BASEADDR + 32'h00000600;
parameter GEM2_INT_Q1_ENABLE_DEFVAL =   32'h0;
parameter GEM2_INT_Q1_DISABLE =    GEM2_BASEADDR + 32'h00000620;
parameter GEM2_INT_Q1_DISABLE_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_2_ETHERTYPE_REG_0 =    GEM2_BASEADDR + 32'h000006E0;
parameter GEM2_SCREENING_TYPE_2_ETHERTYPE_REG_0_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_2_ETHERTYPE_REG_1 =    GEM2_BASEADDR + 32'h000006E4;
parameter GEM2_SCREENING_TYPE_2_ETHERTYPE_REG_1_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_2_ETHERTYPE_REG_2 =    GEM2_BASEADDR + 32'h000006E8;
parameter GEM2_SCREENING_TYPE_2_ETHERTYPE_REG_2_DEFVAL =   32'h0;
parameter GEM2_SCREENING_TYPE_2_ETHERTYPE_REG_3 =    GEM2_BASEADDR + 32'h000006EC;
parameter GEM2_SCREENING_TYPE_2_ETHERTYPE_REG_3_DEFVAL =   32'h0;
parameter GEM2_TYPE2_COMPARE_0_WORD_0 =    GEM2_BASEADDR + 32'h00000700;
parameter GEM2_TYPE2_COMPARE_0_WORD_0_DEFVAL =   32'h0;
parameter GEM2_TYPE2_COMPARE_0_WORD_1 =    GEM2_BASEADDR + 32'h00000704;
parameter GEM2_TYPE2_COMPARE_0_WORD_1_DEFVAL =   32'h0;
parameter GEM2_TYPE2_COMPARE_1_WORD_0 =    GEM2_BASEADDR + 32'h00000708;
parameter GEM2_TYPE2_COMPARE_1_WORD_0_DEFVAL =   32'h0;
parameter GEM2_TYPE2_COMPARE_1_WORD_1 =    GEM2_BASEADDR + 32'h0000070C;
parameter GEM2_TYPE2_COMPARE_1_WORD_1_DEFVAL =   32'h0;
parameter GEM2_TYPE2_COMPARE_2_WORD_0 =    GEM2_BASEADDR + 32'h00000710;
parameter GEM2_TYPE2_COMPARE_2_WORD_0_DEFVAL =   32'h0;
parameter GEM2_TYPE2_COMPARE_2_WORD_1 =    GEM2_BASEADDR + 32'h00000714;
parameter GEM2_TYPE2_COMPARE_2_WORD_1_DEFVAL =   32'h0;
parameter GEM2_TYPE2_COMPARE_3_WORD_0 =    GEM2_BASEADDR + 32'h00000718;
parameter GEM2_TYPE2_COMPARE_3_WORD_0_DEFVAL =   32'h0;
parameter GEM2_TYPE2_COMPARE_3_WORD_1 =    GEM2_BASEADDR + 32'h0000071C;
parameter GEM2_TYPE2_COMPARE_3_WORD_1_DEFVAL =   32'h0;
parameter GEM3_NETWORK_CONTROL =    GEM3_BASEADDR + 32'h00000000;
parameter GEM3_NETWORK_CONTROL_DEFVAL =   32'h0;
parameter GEM3_NETWORK_CONFIG =    GEM3_BASEADDR + 32'h00000004;
parameter GEM3_NETWORK_CONFIG_DEFVAL =   32'h280000;
parameter GEM3_NETWORK_STATUS =    GEM3_BASEADDR + 32'h00000008;
parameter GEM3_NETWORK_STATUS_DEFVAL =   32'h4;
parameter GEM3_DMA_CONFIG =    GEM3_BASEADDR + 32'h00000010;
parameter GEM3_DMA_CONFIG_DEFVAL =   32'h20784;
parameter GEM3_TRANSMIT_STATUS =    GEM3_BASEADDR + 32'h00000014;
parameter GEM3_TRANSMIT_STATUS_DEFVAL =   32'h0;
parameter GEM3_RECEIVE_Q_PTR =    GEM3_BASEADDR + 32'h00000018;
parameter GEM3_RECEIVE_Q_PTR_DEFVAL =   32'h0;
parameter GEM3_TRANSMIT_Q_PTR =    GEM3_BASEADDR + 32'h0000001C;
parameter GEM3_TRANSMIT_Q_PTR_DEFVAL =   32'h0;
parameter GEM3_RECEIVE_STATUS =    GEM3_BASEADDR + 32'h00000020;
parameter GEM3_RECEIVE_STATUS_DEFVAL =   32'h0;
parameter GEM3_INT_STATUS =    GEM3_BASEADDR + 32'h00000024;
parameter GEM3_INT_STATUS_DEFVAL =   32'h0;
parameter GEM3_INT_ENABLE =    GEM3_BASEADDR + 32'h00000028;
parameter GEM3_INT_ENABLE_DEFVAL =   32'h0;
parameter GEM3_INT_DISABLE =    GEM3_BASEADDR + 32'h0000002C;
parameter GEM3_INT_DISABLE_DEFVAL =   32'h0;
parameter GEM3_PHY_MANAGEMENT =    GEM3_BASEADDR + 32'h00000034;
parameter GEM3_PHY_MANAGEMENT_DEFVAL =   32'h0;
parameter GEM3_PAUSE_TIME =    GEM3_BASEADDR + 32'h00000038;
parameter GEM3_PAUSE_TIME_DEFVAL =   32'h0;
parameter GEM3_TX_PAUSE_QUANTUM =    GEM3_BASEADDR + 32'h0000003C;
parameter GEM3_TX_PAUSE_QUANTUM_DEFVAL =   32'hffff;
parameter GEM3_PBUF_TXCUTTHRU =    GEM3_BASEADDR + 32'h00000040;
parameter GEM3_PBUF_TXCUTTHRU_DEFVAL =   32'hfff;
parameter GEM3_PBUF_RXCUTTHRU =    GEM3_BASEADDR + 32'h00000044;
parameter GEM3_PBUF_RXCUTTHRU_DEFVAL =   32'hfff;
parameter GEM3_JUMBO_MAX_LENGTH =    GEM3_BASEADDR + 32'h00000048;
parameter GEM3_JUMBO_MAX_LENGTH_DEFVAL =   32'h3fff;
parameter GEM3_EXTERNAL_FIFO_INTERFACE =    GEM3_BASEADDR + 32'h0000004C;
parameter GEM3_EXTERNAL_FIFO_INTERFACE_DEFVAL =   32'h0;
parameter GEM3_AXI_MAX_PIPELINE =    GEM3_BASEADDR + 32'h00000054;
parameter GEM3_AXI_MAX_PIPELINE_DEFVAL =   32'h101;
parameter GEM3_HASH_BOTTOM =    GEM3_BASEADDR + 32'h00000080;
parameter GEM3_HASH_BOTTOM_DEFVAL =   32'h0;
parameter GEM3_HASH_TOP =    GEM3_BASEADDR + 32'h00000084;
parameter GEM3_HASH_TOP_DEFVAL =   32'h0;
parameter GEM3_SPEC_ADD1_BOTTOM =    GEM3_BASEADDR + 32'h00000088;
parameter GEM3_SPEC_ADD1_BOTTOM_DEFVAL =   32'h0;
parameter GEM3_SPEC_ADD1_TOP =    GEM3_BASEADDR + 32'h0000008C;
parameter GEM3_SPEC_ADD1_TOP_DEFVAL =   32'h0;
parameter GEM3_SPEC_ADD2_BOTTOM =    GEM3_BASEADDR + 32'h00000090;
parameter GEM3_SPEC_ADD2_BOTTOM_DEFVAL =   32'h0;
parameter GEM3_SPEC_ADD2_TOP =    GEM3_BASEADDR + 32'h00000094;
parameter GEM3_SPEC_ADD2_TOP_DEFVAL =   32'h0;
parameter GEM3_SPEC_ADD3_BOTTOM =    GEM3_BASEADDR + 32'h00000098;
parameter GEM3_SPEC_ADD3_BOTTOM_DEFVAL =   32'h0;
parameter GEM3_SPEC_ADD3_TOP =    GEM3_BASEADDR + 32'h0000009C;
parameter GEM3_SPEC_ADD3_TOP_DEFVAL =   32'h0;
parameter GEM3_SPEC_ADD4_BOTTOM =    GEM3_BASEADDR + 32'h000000A0;
parameter GEM3_SPEC_ADD4_BOTTOM_DEFVAL =   32'h0;
parameter GEM3_SPEC_ADD4_TOP =    GEM3_BASEADDR + 32'h000000A4;
parameter GEM3_SPEC_ADD4_TOP_DEFVAL =   32'h0;
parameter GEM3_SPEC_TYPE1 =    GEM3_BASEADDR + 32'h000000A8;
parameter GEM3_SPEC_TYPE1_DEFVAL =   32'h0;
parameter GEM3_SPEC_TYPE2 =    GEM3_BASEADDR + 32'h000000AC;
parameter GEM3_SPEC_TYPE2_DEFVAL =   32'h0;
parameter GEM3_SPEC_TYPE3 =    GEM3_BASEADDR + 32'h000000B0;
parameter GEM3_SPEC_TYPE3_DEFVAL =   32'h0;
parameter GEM3_SPEC_TYPE4 =    GEM3_BASEADDR + 32'h000000B4;
parameter GEM3_SPEC_TYPE4_DEFVAL =   32'h0;
parameter GEM3_WOL_REGISTER =    GEM3_BASEADDR + 32'h000000B8;
parameter GEM3_WOL_REGISTER_DEFVAL =   32'h0;
parameter GEM3_STRETCH_RATIO =    GEM3_BASEADDR + 32'h000000BC;
parameter GEM3_STRETCH_RATIO_DEFVAL =   32'h0;
parameter GEM3_STACKED_VLAN =    GEM3_BASEADDR + 32'h000000C0;
parameter GEM3_STACKED_VLAN_DEFVAL =   32'h0;
parameter GEM3_TX_PFC_PAUSE =    GEM3_BASEADDR + 32'h000000C4;
parameter GEM3_TX_PFC_PAUSE_DEFVAL =   32'h0;
parameter GEM3_MASK_ADD1_BOTTOM =    GEM3_BASEADDR + 32'h000000C8;
parameter GEM3_MASK_ADD1_BOTTOM_DEFVAL =   32'h0;
parameter GEM3_MASK_ADD1_TOP =    GEM3_BASEADDR + 32'h000000CC;
parameter GEM3_MASK_ADD1_TOP_DEFVAL =   32'h0;
parameter GEM3_RX_PTP_UNICAST =    GEM3_BASEADDR + 32'h000000D4;
parameter GEM3_RX_PTP_UNICAST_DEFVAL =   32'h0;
parameter GEM3_TX_PTP_UNICAST =    GEM3_BASEADDR + 32'h000000D8;
parameter GEM3_TX_PTP_UNICAST_DEFVAL =   32'h0;
parameter GEM3_TSU_NSEC_CMP =    GEM3_BASEADDR + 32'h000000DC;
parameter GEM3_TSU_NSEC_CMP_DEFVAL =   32'h0;
parameter GEM3_TSU_SEC_CMP =    GEM3_BASEADDR + 32'h000000E0;
parameter GEM3_TSU_SEC_CMP_DEFVAL =   32'h0;
parameter GEM3_TSU_MSB_SEC_CMP =    GEM3_BASEADDR + 32'h000000E4;
parameter GEM3_TSU_MSB_SEC_CMP_DEFVAL =   32'h0;
parameter GEM3_TSU_PTP_TX_MSB_SEC =    GEM3_BASEADDR + 32'h000000E8;
parameter GEM3_TSU_PTP_TX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_PTP_RX_MSB_SEC =    GEM3_BASEADDR + 32'h000000EC;
parameter GEM3_TSU_PTP_RX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_PEER_TX_MSB_SEC =    GEM3_BASEADDR + 32'h000000F0;
parameter GEM3_TSU_PEER_TX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_PEER_RX_MSB_SEC =    GEM3_BASEADDR + 32'h000000F4;
parameter GEM3_TSU_PEER_RX_MSB_SEC_DEFVAL =   32'h0;
parameter GEM3_DPRAM_FILL_DBG =    GEM3_BASEADDR + 32'h000000F8;
parameter GEM3_DPRAM_FILL_DBG_DEFVAL =   32'h0;
parameter GEM3_REVISION_REG =    GEM3_BASEADDR + 32'h000000FC;
parameter GEM3_REVISION_REG_DEFVAL =   32'h40070106;
parameter GEM3_OCTETS_TXED_BOTTOM =    GEM3_BASEADDR + 32'h00000100;
parameter GEM3_OCTETS_TXED_BOTTOM_DEFVAL =   32'h0;
parameter GEM3_OCTETS_TXED_TOP =    GEM3_BASEADDR + 32'h00000104;
parameter GEM3_OCTETS_TXED_TOP_DEFVAL =   32'h0;
parameter GEM3_FRAMES_TXED_OK =    GEM3_BASEADDR + 32'h00000108;
parameter GEM3_FRAMES_TXED_OK_DEFVAL =   32'h0;
parameter GEM3_BROADCAST_TXED =    GEM3_BASEADDR + 32'h0000010C;
parameter GEM3_BROADCAST_TXED_DEFVAL =   32'h0;
parameter GEM3_MULTICAST_TXED =    GEM3_BASEADDR + 32'h00000110;
parameter GEM3_MULTICAST_TXED_DEFVAL =   32'h0;
parameter GEM3_PAUSE_FRAMES_TXED =    GEM3_BASEADDR + 32'h00000114;
parameter GEM3_PAUSE_FRAMES_TXED_DEFVAL =   32'h0;
parameter GEM3_FRAMES_TXED_64 =    GEM3_BASEADDR + 32'h00000118;
parameter GEM3_FRAMES_TXED_64_DEFVAL =   32'h0;
parameter GEM3_FRAMES_TXED_65 =    GEM3_BASEADDR + 32'h0000011C;
parameter GEM3_FRAMES_TXED_65_DEFVAL =   32'h0;
parameter GEM3_FRAMES_TXED_128 =    GEM3_BASEADDR + 32'h00000120;
parameter GEM3_FRAMES_TXED_128_DEFVAL =   32'h0;
parameter GEM3_FRAMES_TXED_256 =    GEM3_BASEADDR + 32'h00000124;
parameter GEM3_FRAMES_TXED_256_DEFVAL =   32'h0;
parameter GEM3_FRAMES_TXED_512 =    GEM3_BASEADDR + 32'h00000128;
parameter GEM3_FRAMES_TXED_512_DEFVAL =   32'h0;
parameter GEM3_FRAMES_TXED_1024 =    GEM3_BASEADDR + 32'h0000012C;
parameter GEM3_FRAMES_TXED_1024_DEFVAL =   32'h0;
parameter GEM3_FRAMES_TXED_1519 =    GEM3_BASEADDR + 32'h00000130;
parameter GEM3_FRAMES_TXED_1519_DEFVAL =   32'h0;
parameter GEM3_TX_UNDERRUNS =    GEM3_BASEADDR + 32'h00000134;
parameter GEM3_TX_UNDERRUNS_DEFVAL =   32'h0;
parameter GEM3_SINGLE_COLLISIONS =    GEM3_BASEADDR + 32'h00000138;
parameter GEM3_SINGLE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM3_MULTIPLE_COLLISIONS =    GEM3_BASEADDR + 32'h0000013C;
parameter GEM3_MULTIPLE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM3_EXCESSIVE_COLLISIONS =    GEM3_BASEADDR + 32'h00000140;
parameter GEM3_EXCESSIVE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM3_LATE_COLLISIONS =    GEM3_BASEADDR + 32'h00000144;
parameter GEM3_LATE_COLLISIONS_DEFVAL =   32'h0;
parameter GEM3_DEFERRED_FRAMES =    GEM3_BASEADDR + 32'h00000148;
parameter GEM3_DEFERRED_FRAMES_DEFVAL =   32'h0;
parameter GEM3_CRS_ERRORS =    GEM3_BASEADDR + 32'h0000014C;
parameter GEM3_CRS_ERRORS_DEFVAL =   32'h0;
parameter GEM3_OCTETS_RXED_BOTTOM =    GEM3_BASEADDR + 32'h00000150;
parameter GEM3_OCTETS_RXED_BOTTOM_DEFVAL =   32'h0;
parameter GEM3_OCTETS_RXED_TOP =    GEM3_BASEADDR + 32'h00000154;
parameter GEM3_OCTETS_RXED_TOP_DEFVAL =   32'h0;
parameter GEM3_FRAMES_RXED_OK =    GEM3_BASEADDR + 32'h00000158;
parameter GEM3_FRAMES_RXED_OK_DEFVAL =   32'h0;
parameter GEM3_BROADCAST_RXED =    GEM3_BASEADDR + 32'h0000015C;
parameter GEM3_BROADCAST_RXED_DEFVAL =   32'h0;
parameter GEM3_MULTICAST_RXED =    GEM3_BASEADDR + 32'h00000160;
parameter GEM3_MULTICAST_RXED_DEFVAL =   32'h0;
parameter GEM3_PAUSE_FRAMES_RXED =    GEM3_BASEADDR + 32'h00000164;
parameter GEM3_PAUSE_FRAMES_RXED_DEFVAL =   32'h0;
parameter GEM3_FRAMES_RXED_64 =    GEM3_BASEADDR + 32'h00000168;
parameter GEM3_FRAMES_RXED_64_DEFVAL =   32'h0;
parameter GEM3_FRAMES_RXED_65 =    GEM3_BASEADDR + 32'h0000016C;
parameter GEM3_FRAMES_RXED_65_DEFVAL =   32'h0;
parameter GEM3_FRAMES_RXED_128 =    GEM3_BASEADDR + 32'h00000170;
parameter GEM3_FRAMES_RXED_128_DEFVAL =   32'h0;
parameter GEM3_FRAMES_RXED_256 =    GEM3_BASEADDR + 32'h00000174;
parameter GEM3_FRAMES_RXED_256_DEFVAL =   32'h0;
parameter GEM3_FRAMES_RXED_512 =    GEM3_BASEADDR + 32'h00000178;
parameter GEM3_FRAMES_RXED_512_DEFVAL =   32'h0;
parameter GEM3_FRAMES_RXED_1024 =    GEM3_BASEADDR + 32'h0000017C;
parameter GEM3_FRAMES_RXED_1024_DEFVAL =   32'h0;
parameter GEM3_FRAMES_RXED_1519 =    GEM3_BASEADDR + 32'h00000180;
parameter GEM3_FRAMES_RXED_1519_DEFVAL =   32'h0;
parameter GEM3_UNDERSIZE_FRAMES =    GEM3_BASEADDR + 32'h00000184;
parameter GEM3_UNDERSIZE_FRAMES_DEFVAL =   32'h0;
parameter GEM3_EXCESSIVE_RX_LENGTH =    GEM3_BASEADDR + 32'h00000188;
parameter GEM3_EXCESSIVE_RX_LENGTH_DEFVAL =   32'h0;
parameter GEM3_RX_JABBERS =    GEM3_BASEADDR + 32'h0000018C;
parameter GEM3_RX_JABBERS_DEFVAL =   32'h0;
parameter GEM3_FCS_ERRORS =    GEM3_BASEADDR + 32'h00000190;
parameter GEM3_FCS_ERRORS_DEFVAL =   32'h0;
parameter GEM3_RX_LENGTH_ERRORS =    GEM3_BASEADDR + 32'h00000194;
parameter GEM3_RX_LENGTH_ERRORS_DEFVAL =   32'h0;
parameter GEM3_RX_SYMBOL_ERRORS =    GEM3_BASEADDR + 32'h00000198;
parameter GEM3_RX_SYMBOL_ERRORS_DEFVAL =   32'h0;
parameter GEM3_ALIGNMENT_ERRORS =    GEM3_BASEADDR + 32'h0000019C;
parameter GEM3_ALIGNMENT_ERRORS_DEFVAL =   32'h0;
parameter GEM3_RX_RESOURCE_ERRORS =    GEM3_BASEADDR + 32'h000001A0;
parameter GEM3_RX_RESOURCE_ERRORS_DEFVAL =   32'h0;
parameter GEM3_RX_OVERRUNS =    GEM3_BASEADDR + 32'h000001A4;
parameter GEM3_RX_OVERRUNS_DEFVAL =   32'h0;
parameter GEM3_RX_IP_CK_ERRORS =    GEM3_BASEADDR + 32'h000001A8;
parameter GEM3_RX_IP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM3_RX_TCP_CK_ERRORS =    GEM3_BASEADDR + 32'h000001AC;
parameter GEM3_RX_TCP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM3_RX_UDP_CK_ERRORS =    GEM3_BASEADDR + 32'h000001B0;
parameter GEM3_RX_UDP_CK_ERRORS_DEFVAL =   32'h0;
parameter GEM3_AUTO_FLUSHED_PKTS =    GEM3_BASEADDR + 32'h000001B4;
parameter GEM3_AUTO_FLUSHED_PKTS_DEFVAL =   32'h0;
parameter GEM3_TSU_TIMER_INCR_SUB_NSEC =    GEM3_BASEADDR + 32'h000001BC;
parameter GEM3_TSU_TIMER_INCR_SUB_NSEC_DEFVAL =   32'h0;
parameter GEM3_TSU_TIMER_MSB_SEC =    GEM3_BASEADDR + 32'h000001C0;
parameter GEM3_TSU_TIMER_MSB_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_STROBE_MSB_SEC =    GEM3_BASEADDR + 32'h000001C4;
parameter GEM3_TSU_STROBE_MSB_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_STROBE_SEC =    GEM3_BASEADDR + 32'h000001C8;
parameter GEM3_TSU_STROBE_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_STROBE_NSEC =    GEM3_BASEADDR + 32'h000001CC;
parameter GEM3_TSU_STROBE_NSEC_DEFVAL =   32'h0;
parameter GEM3_TSU_TIMER_SEC =    GEM3_BASEADDR + 32'h000001D0;
parameter GEM3_TSU_TIMER_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_TIMER_NSEC =    GEM3_BASEADDR + 32'h000001D4;
parameter GEM3_TSU_TIMER_NSEC_DEFVAL =   32'h0;
parameter GEM3_TSU_TIMER_ADJUST =    GEM3_BASEADDR + 32'h000001D8;
parameter GEM3_TSU_TIMER_ADJUST_DEFVAL =   32'h0;
parameter GEM3_TSU_TIMER_INCR =    GEM3_BASEADDR + 32'h000001DC;
parameter GEM3_TSU_TIMER_INCR_DEFVAL =   32'h0;
parameter GEM3_TSU_PTP_TX_SEC =    GEM3_BASEADDR + 32'h000001E0;
parameter GEM3_TSU_PTP_TX_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_PTP_TX_NSEC =    GEM3_BASEADDR + 32'h000001E4;
parameter GEM3_TSU_PTP_TX_NSEC_DEFVAL =   32'h0;
parameter GEM3_TSU_PTP_RX_SEC =    GEM3_BASEADDR + 32'h000001E8;
parameter GEM3_TSU_PTP_RX_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_PTP_RX_NSEC =    GEM3_BASEADDR + 32'h000001EC;
parameter GEM3_TSU_PTP_RX_NSEC_DEFVAL =   32'h0;
parameter GEM3_TSU_PEER_TX_SEC =    GEM3_BASEADDR + 32'h000001F0;
parameter GEM3_TSU_PEER_TX_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_PEER_TX_NSEC =    GEM3_BASEADDR + 32'h000001F4;
parameter GEM3_TSU_PEER_TX_NSEC_DEFVAL =   32'h0;
parameter GEM3_TSU_PEER_RX_SEC =    GEM3_BASEADDR + 32'h000001F8;
parameter GEM3_TSU_PEER_RX_SEC_DEFVAL =   32'h0;
parameter GEM3_TSU_PEER_RX_NSEC =    GEM3_BASEADDR + 32'h000001FC;
parameter GEM3_TSU_PEER_RX_NSEC_DEFVAL =   32'h0;
parameter GEM3_PCS_CONTROL =    GEM3_BASEADDR + 32'h00000200;
parameter GEM3_PCS_CONTROL_DEFVAL =   32'h1040;
parameter GEM3_PCS_STATUS =    GEM3_BASEADDR + 32'h00000204;
parameter GEM3_PCS_STATUS_DEFVAL =   32'h109;
parameter GEM3_PCS_PHY_TOP_ID =    GEM3_BASEADDR + 32'h00000208;
parameter GEM3_PCS_PHY_TOP_ID_DEFVAL =   32'h4007;
parameter GEM3_PCS_PHY_BOT_ID =    GEM3_BASEADDR + 32'h0000020C;
parameter GEM3_PCS_PHY_BOT_ID_DEFVAL =   32'h106;
parameter GEM3_PCS_AN_ADV =    GEM3_BASEADDR + 32'h00000210;
parameter GEM3_PCS_AN_ADV_DEFVAL =   32'h20;
parameter GEM3_PCS_AN_LP_BASE =    GEM3_BASEADDR + 32'h00000214;
parameter GEM3_PCS_AN_LP_BASE_DEFVAL =   32'h0;
parameter GEM3_PCS_AN_EXP =    GEM3_BASEADDR + 32'h00000218;
parameter GEM3_PCS_AN_EXP_DEFVAL =   32'h4;
parameter GEM3_PCS_AN_NP_TX =    GEM3_BASEADDR + 32'h0000021C;
parameter GEM3_PCS_AN_NP_TX_DEFVAL =   32'h0;
parameter GEM3_PCS_AN_LP_NP =    GEM3_BASEADDR + 32'h00000220;
parameter GEM3_PCS_AN_LP_NP_DEFVAL =   32'h0;
parameter GEM3_PCS_AN_EXT_STATUS =    GEM3_BASEADDR + 32'h0000023C;
parameter GEM3_PCS_AN_EXT_STATUS_DEFVAL =   32'h8000;
parameter GEM3_RX_LPI =    GEM3_BASEADDR + 32'h00000270;
parameter GEM3_RX_LPI_DEFVAL =   32'h0;
parameter GEM3_RX_LPI_TIME =    GEM3_BASEADDR + 32'h00000274;
parameter GEM3_RX_LPI_TIME_DEFVAL =   32'h0;
parameter GEM3_TX_LPI =    GEM3_BASEADDR + 32'h00000278;
parameter GEM3_TX_LPI_DEFVAL =   32'h0;
parameter GEM3_TX_LPI_TIME =    GEM3_BASEADDR + 32'h0000027C;
parameter GEM3_TX_LPI_TIME_DEFVAL =   32'h0;
parameter GEM3_DESIGNCFG_DEBUG1 =    GEM3_BASEADDR + 32'h00000280;
parameter GEM3_DESIGNCFG_DEBUG1_DEFVAL =   32'h450011c;
parameter GEM3_DESIGNCFG_DEBUG2 =    GEM3_BASEADDR + 32'h00000284;
parameter GEM3_DESIGNCFG_DEBUG2_DEFVAL =   32'h73313fff;
parameter GEM3_DESIGNCFG_DEBUG3 =    GEM3_BASEADDR + 32'h00000288;
parameter GEM3_DESIGNCFG_DEBUG3_DEFVAL =   32'h4000000;
parameter GEM3_DESIGNCFG_DEBUG4 =    GEM3_BASEADDR + 32'h0000028C;
parameter GEM3_DESIGNCFG_DEBUG4_DEFVAL =   32'h0;
parameter GEM3_DESIGNCFG_DEBUG5 =    GEM3_BASEADDR + 32'h00000290;
parameter GEM3_DESIGNCFG_DEBUG5_DEFVAL =   32'h502f2744;
parameter GEM3_DESIGNCFG_DEBUG6 =    GEM3_BASEADDR + 32'h00000294;
parameter GEM3_DESIGNCFG_DEBUG6_DEFVAL =   32'h2510002;
parameter GEM3_DESIGNCFG_DEBUG7 =    GEM3_BASEADDR + 32'h00000298;
parameter GEM3_DESIGNCFG_DEBUG7_DEFVAL =   32'h0;
parameter GEM3_DESIGNCFG_DEBUG8 =    GEM3_BASEADDR + 32'h0000029C;
parameter GEM3_DESIGNCFG_DEBUG8_DEFVAL =   32'h4040404;
parameter GEM3_DESIGNCFG_DEBUG9 =    GEM3_BASEADDR + 32'h000002A0;
parameter GEM3_DESIGNCFG_DEBUG9_DEFVAL =   32'h0;
parameter GEM3_DESIGNCFG_DEBUG10 =    GEM3_BASEADDR + 32'h000002A4;
parameter GEM3_DESIGNCFG_DEBUG10_DEFVAL =   32'h22242222;
parameter GEM3_INT_Q1_STATUS =    GEM3_BASEADDR + 32'h00000400;
parameter GEM3_INT_Q1_STATUS_DEFVAL =   32'h0;
parameter GEM3_TRANSMIT_Q1_PTR =    GEM3_BASEADDR + 32'h00000440;
parameter GEM3_TRANSMIT_Q1_PTR_DEFVAL =   32'h0;
parameter GEM3_RECEIVE_Q1_PTR =    GEM3_BASEADDR + 32'h00000480;
parameter GEM3_RECEIVE_Q1_PTR_DEFVAL =   32'h0;
parameter GEM3_DMA_RXBUF_SIZE_Q1 =    GEM3_BASEADDR + 32'h000004A0;
parameter GEM3_DMA_RXBUF_SIZE_Q1_DEFVAL =   32'h2;
parameter GEM3_CBS_CONTROL =    GEM3_BASEADDR + 32'h000004BC;
parameter GEM3_CBS_CONTROL_DEFVAL =   32'h0;
parameter GEM3_CBS_IDLESLOPE_Q_A =    GEM3_BASEADDR + 32'h000004C0;
parameter GEM3_CBS_IDLESLOPE_Q_A_DEFVAL =   32'h0;
parameter GEM3_CBS_IDLESLOPE_Q_B =    GEM3_BASEADDR + 32'h000004C4;
parameter GEM3_CBS_IDLESLOPE_Q_B_DEFVAL =   32'h0;
parameter GEM3_UPPER_TX_Q_BASE_ADDR =    GEM3_BASEADDR + 32'h000004C8;
parameter GEM3_UPPER_TX_Q_BASE_ADDR_DEFVAL =   32'h0;
parameter GEM3_TX_BD_CONTROL =    GEM3_BASEADDR + 32'h000004CC;
parameter GEM3_TX_BD_CONTROL_DEFVAL =   32'h0;
parameter GEM3_RX_BD_CONTROL =    GEM3_BASEADDR + 32'h000004D0;
parameter GEM3_RX_BD_CONTROL_DEFVAL =   32'h0;
parameter GEM3_UPPER_RX_Q_BASE_ADDR =    GEM3_BASEADDR + 32'h000004D4;
parameter GEM3_UPPER_RX_Q_BASE_ADDR_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_1_REGISTER_0 =    GEM3_BASEADDR + 32'h00000500;
parameter GEM3_SCREENING_TYPE_1_REGISTER_0_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_1_REGISTER_1 =    GEM3_BASEADDR + 32'h00000504;
parameter GEM3_SCREENING_TYPE_1_REGISTER_1_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_1_REGISTER_2 =    GEM3_BASEADDR + 32'h00000508;
parameter GEM3_SCREENING_TYPE_1_REGISTER_2_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_1_REGISTER_3 =    GEM3_BASEADDR + 32'h0000050C;
parameter GEM3_SCREENING_TYPE_1_REGISTER_3_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_2_REGISTER_0 =    GEM3_BASEADDR + 32'h00000540;
parameter GEM3_SCREENING_TYPE_2_REGISTER_0_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_2_REGISTER_1 =    GEM3_BASEADDR + 32'h00000544;
parameter GEM3_SCREENING_TYPE_2_REGISTER_1_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_2_REGISTER_2 =    GEM3_BASEADDR + 32'h00000548;
parameter GEM3_SCREENING_TYPE_2_REGISTER_2_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_2_REGISTER_3 =    GEM3_BASEADDR + 32'h0000054C;
parameter GEM3_SCREENING_TYPE_2_REGISTER_3_DEFVAL =   32'h0;
parameter GEM3_INT_Q1_ENABLE =    GEM3_BASEADDR + 32'h00000600;
parameter GEM3_INT_Q1_ENABLE_DEFVAL =   32'h0;
parameter GEM3_INT_Q1_DISABLE =    GEM3_BASEADDR + 32'h00000620;
parameter GEM3_INT_Q1_DISABLE_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_2_ETHERTYPE_REG_0 =    GEM3_BASEADDR + 32'h000006E0;
parameter GEM3_SCREENING_TYPE_2_ETHERTYPE_REG_0_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_2_ETHERTYPE_REG_1 =    GEM3_BASEADDR + 32'h000006E4;
parameter GEM3_SCREENING_TYPE_2_ETHERTYPE_REG_1_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_2_ETHERTYPE_REG_2 =    GEM3_BASEADDR + 32'h000006E8;
parameter GEM3_SCREENING_TYPE_2_ETHERTYPE_REG_2_DEFVAL =   32'h0;
parameter GEM3_SCREENING_TYPE_2_ETHERTYPE_REG_3 =    GEM3_BASEADDR + 32'h000006EC;
parameter GEM3_SCREENING_TYPE_2_ETHERTYPE_REG_3_DEFVAL =   32'h0;
parameter GEM3_TYPE2_COMPARE_0_WORD_0 =    GEM3_BASEADDR + 32'h00000700;
parameter GEM3_TYPE2_COMPARE_0_WORD_0_DEFVAL =   32'h0;
parameter GEM3_TYPE2_COMPARE_0_WORD_1 =    GEM3_BASEADDR + 32'h00000704;
parameter GEM3_TYPE2_COMPARE_0_WORD_1_DEFVAL =   32'h0;
parameter GEM3_TYPE2_COMPARE_1_WORD_0 =    GEM3_BASEADDR + 32'h00000708;
parameter GEM3_TYPE2_COMPARE_1_WORD_0_DEFVAL =   32'h0;
parameter GEM3_TYPE2_COMPARE_1_WORD_1 =    GEM3_BASEADDR + 32'h0000070C;
parameter GEM3_TYPE2_COMPARE_1_WORD_1_DEFVAL =   32'h0;
parameter GEM3_TYPE2_COMPARE_2_WORD_0 =    GEM3_BASEADDR + 32'h00000710;
parameter GEM3_TYPE2_COMPARE_2_WORD_0_DEFVAL =   32'h0;
parameter GEM3_TYPE2_COMPARE_2_WORD_1 =    GEM3_BASEADDR + 32'h00000714;
parameter GEM3_TYPE2_COMPARE_2_WORD_1_DEFVAL =   32'h0;
parameter GEM3_TYPE2_COMPARE_3_WORD_0 =    GEM3_BASEADDR + 32'h00000718;
parameter GEM3_TYPE2_COMPARE_3_WORD_0_DEFVAL =   32'h0;
parameter GEM3_TYPE2_COMPARE_3_WORD_1 =    GEM3_BASEADDR + 32'h0000071C;
parameter GEM3_TYPE2_COMPARE_3_WORD_1_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_0_LSW =    GPIO_BASEADDR + 32'h00000000;
parameter GPIO_MASK_DATA_0_LSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_0_MSW =    GPIO_BASEADDR + 32'h00000004;
parameter GPIO_MASK_DATA_0_MSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_1_LSW =    GPIO_BASEADDR + 32'h00000008;
parameter GPIO_MASK_DATA_1_LSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_1_MSW =    GPIO_BASEADDR + 32'h0000000C;
parameter GPIO_MASK_DATA_1_MSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_2_LSW =    GPIO_BASEADDR + 32'h00000010;
parameter GPIO_MASK_DATA_2_LSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_2_MSW =    GPIO_BASEADDR + 32'h00000014;
parameter GPIO_MASK_DATA_2_MSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_3_LSW =    GPIO_BASEADDR + 32'h00000018;
parameter GPIO_MASK_DATA_3_LSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_3_MSW =    GPIO_BASEADDR + 32'h0000001C;
parameter GPIO_MASK_DATA_3_MSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_4_LSW =    GPIO_BASEADDR + 32'h00000020;
parameter GPIO_MASK_DATA_4_LSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_4_MSW =    GPIO_BASEADDR + 32'h00000024;
parameter GPIO_MASK_DATA_4_MSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_5_LSW =    GPIO_BASEADDR + 32'h00000028;
parameter GPIO_MASK_DATA_5_LSW_DEFVAL =   32'h0;
parameter GPIO_MASK_DATA_5_MSW =    GPIO_BASEADDR + 32'h0000002C;
parameter GPIO_MASK_DATA_5_MSW_DEFVAL =   32'h0;
parameter GPIO_DATA_0 =    GPIO_BASEADDR + 32'h00000040;
parameter GPIO_DATA_0_DEFVAL =   32'h0;
parameter GPIO_DATA_1 =    GPIO_BASEADDR + 32'h00000044;
parameter GPIO_DATA_1_DEFVAL =   32'h0;
parameter GPIO_DATA_2 =    GPIO_BASEADDR + 32'h00000048;
parameter GPIO_DATA_2_DEFVAL =   32'h0;
parameter GPIO_DATA_3 =    GPIO_BASEADDR + 32'h0000004C;
parameter GPIO_DATA_3_DEFVAL =   32'h0;
parameter GPIO_DATA_4 =    GPIO_BASEADDR + 32'h00000050;
parameter GPIO_DATA_4_DEFVAL =   32'h0;
parameter GPIO_DATA_5 =    GPIO_BASEADDR + 32'h00000054;
parameter GPIO_DATA_5_DEFVAL =   32'h0;
parameter GPIO_DATA_0_RO =    GPIO_BASEADDR + 32'h00000060;
parameter GPIO_DATA_0_RO_DEFVAL =   32'h0;
parameter GPIO_DATA_1_RO =    GPIO_BASEADDR + 32'h00000064;
parameter GPIO_DATA_1_RO_DEFVAL =   32'h0;
parameter GPIO_DATA_2_RO =    GPIO_BASEADDR + 32'h00000068;
parameter GPIO_DATA_2_RO_DEFVAL =   32'h0;
parameter GPIO_DATA_3_RO =    GPIO_BASEADDR + 32'h0000006C;
parameter GPIO_DATA_3_RO_DEFVAL =   32'h0;
parameter GPIO_DATA_4_RO =    GPIO_BASEADDR + 32'h00000070;
parameter GPIO_DATA_4_RO_DEFVAL =   32'h0;
parameter GPIO_DATA_5_RO =    GPIO_BASEADDR + 32'h00000074;
parameter GPIO_DATA_5_RO_DEFVAL =   32'h0;
parameter GPIO_BYPM_0 =    GPIO_BASEADDR + 32'h00000200;
parameter GPIO_BYPM_0_DEFVAL =   32'h0;
parameter GPIO_DIRM_0 =    GPIO_BASEADDR + 32'h00000204;
parameter GPIO_DIRM_0_DEFVAL =   32'h0;
parameter GPIO_OEN_0 =    GPIO_BASEADDR + 32'h00000208;
parameter GPIO_OEN_0_DEFVAL =   32'h0;
parameter GPIO_INT_MASK_0 =    GPIO_BASEADDR + 32'h0000020C;
parameter GPIO_INT_MASK_0_DEFVAL =   32'h3ffffff;
parameter GPIO_INT_EN_0 =    GPIO_BASEADDR + 32'h00000210;
parameter GPIO_INT_EN_0_DEFVAL =   32'h0;
parameter GPIO_INT_DIS_0 =    GPIO_BASEADDR + 32'h00000214;
parameter GPIO_INT_DIS_0_DEFVAL =   32'h0;
parameter GPIO_INT_STAT_0 =    GPIO_BASEADDR + 32'h00000218;
parameter GPIO_INT_STAT_0_DEFVAL =   32'h0;
parameter GPIO_INT_TYPE_0 =    GPIO_BASEADDR + 32'h0000021C;
parameter GPIO_INT_TYPE_0_DEFVAL =   32'h3ffffff;
parameter GPIO_INT_POLARITY_0 =    GPIO_BASEADDR + 32'h00000220;
parameter GPIO_INT_POLARITY_0_DEFVAL =   32'h0;
parameter GPIO_INT_ANY_0 =    GPIO_BASEADDR + 32'h00000224;
parameter GPIO_INT_ANY_0_DEFVAL =   32'h0;
parameter GPIO_BYPM_1 =    GPIO_BASEADDR + 32'h00000240;
parameter GPIO_BYPM_1_DEFVAL =   32'h0;
parameter GPIO_DIRM_1 =    GPIO_BASEADDR + 32'h00000244;
parameter GPIO_DIRM_1_DEFVAL =   32'h0;
parameter GPIO_OEN_1 =    GPIO_BASEADDR + 32'h00000248;
parameter GPIO_OEN_1_DEFVAL =   32'h0;
parameter GPIO_INT_MASK_1 =    GPIO_BASEADDR + 32'h0000024C;
parameter GPIO_INT_MASK_1_DEFVAL =   32'h3ffffff;
parameter GPIO_INT_EN_1 =    GPIO_BASEADDR + 32'h00000250;
parameter GPIO_INT_EN_1_DEFVAL =   32'h0;
parameter GPIO_INT_DIS_1 =    GPIO_BASEADDR + 32'h00000254;
parameter GPIO_INT_DIS_1_DEFVAL =   32'h0;
parameter GPIO_INT_STAT_1 =    GPIO_BASEADDR + 32'h00000258;
parameter GPIO_INT_STAT_1_DEFVAL =   32'h0;
parameter GPIO_INT_TYPE_1 =    GPIO_BASEADDR + 32'h0000025C;
parameter GPIO_INT_TYPE_1_DEFVAL =   32'h3ffffff;
parameter GPIO_INT_POLARITY_1 =    GPIO_BASEADDR + 32'h00000260;
parameter GPIO_INT_POLARITY_1_DEFVAL =   32'h0;
parameter GPIO_INT_ANY_1 =    GPIO_BASEADDR + 32'h00000264;
parameter GPIO_INT_ANY_1_DEFVAL =   32'h0;
parameter GPIO_BYPM_2 =    GPIO_BASEADDR + 32'h00000280;
parameter GPIO_BYPM_2_DEFVAL =   32'h0;
parameter GPIO_DIRM_2 =    GPIO_BASEADDR + 32'h00000284;
parameter GPIO_DIRM_2_DEFVAL =   32'h0;
parameter GPIO_OEN_2 =    GPIO_BASEADDR + 32'h00000288;
parameter GPIO_OEN_2_DEFVAL =   32'h0;
parameter GPIO_INT_MASK_2 =    GPIO_BASEADDR + 32'h0000028C;
parameter GPIO_INT_MASK_2_DEFVAL =   32'h3ffffff;
parameter GPIO_INT_EN_2 =    GPIO_BASEADDR + 32'h00000290;
parameter GPIO_INT_EN_2_DEFVAL =   32'h0;
parameter GPIO_INT_DIS_2 =    GPIO_BASEADDR + 32'h00000294;
parameter GPIO_INT_DIS_2_DEFVAL =   32'h0;
parameter GPIO_INT_STAT_2 =    GPIO_BASEADDR + 32'h00000298;
parameter GPIO_INT_STAT_2_DEFVAL =   32'h0;
parameter GPIO_INT_TYPE_2 =    GPIO_BASEADDR + 32'h0000029C;
parameter GPIO_INT_TYPE_2_DEFVAL =   32'h3ffffff;
parameter GPIO_INT_POLARITY_2 =    GPIO_BASEADDR + 32'h000002A0;
parameter GPIO_INT_POLARITY_2_DEFVAL =   32'h0;
parameter GPIO_INT_ANY_2 =    GPIO_BASEADDR + 32'h000002A4;
parameter GPIO_INT_ANY_2_DEFVAL =   32'h0;
parameter GPIO_BYPM_3 =    GPIO_BASEADDR + 32'h000002C0;
parameter GPIO_BYPM_3_DEFVAL =   32'h0;
parameter GPIO_DIRM_3 =    GPIO_BASEADDR + 32'h000002C4;
parameter GPIO_DIRM_3_DEFVAL =   32'h0;
parameter GPIO_OEN_3 =    GPIO_BASEADDR + 32'h000002C8;
parameter GPIO_OEN_3_DEFVAL =   32'h0;
parameter GPIO_INT_MASK_3 =    GPIO_BASEADDR + 32'h000002CC;
parameter GPIO_INT_MASK_3_DEFVAL =   32'hffffffff;
parameter GPIO_INT_EN_3 =    GPIO_BASEADDR + 32'h000002D0;
parameter GPIO_INT_EN_3_DEFVAL =   32'h0;
parameter GPIO_INT_DIS_3 =    GPIO_BASEADDR + 32'h000002D4;
parameter GPIO_INT_DIS_3_DEFVAL =   32'h0;
parameter GPIO_INT_STAT_3 =    GPIO_BASEADDR + 32'h000002D8;
parameter GPIO_INT_STAT_3_DEFVAL =   32'h0;
parameter GPIO_INT_TYPE_3 =    GPIO_BASEADDR + 32'h000002DC;
parameter GPIO_INT_TYPE_3_DEFVAL =   32'hffffffff;
parameter GPIO_INT_POLARITY_3 =    GPIO_BASEADDR + 32'h000002E0;
parameter GPIO_INT_POLARITY_3_DEFVAL =   32'h0;
parameter GPIO_INT_ANY_3 =    GPIO_BASEADDR + 32'h000002E4;
parameter GPIO_INT_ANY_3_DEFVAL =   32'h0;
parameter GPIO_BYPM_4 =    GPIO_BASEADDR + 32'h00000300;
parameter GPIO_BYPM_4_DEFVAL =   32'h0;
parameter GPIO_DIRM_4 =    GPIO_BASEADDR + 32'h00000304;
parameter GPIO_DIRM_4_DEFVAL =   32'h0;
parameter GPIO_OEN_4 =    GPIO_BASEADDR + 32'h00000308;
parameter GPIO_OEN_4_DEFVAL =   32'h0;
parameter GPIO_INT_MASK_4 =    GPIO_BASEADDR + 32'h0000030C;
parameter GPIO_INT_MASK_4_DEFVAL =   32'hffffffff;
parameter GPIO_INT_EN_4 =    GPIO_BASEADDR + 32'h00000310;
parameter GPIO_INT_EN_4_DEFVAL =   32'h0;
parameter GPIO_INT_DIS_4 =    GPIO_BASEADDR + 32'h00000314;
parameter GPIO_INT_DIS_4_DEFVAL =   32'h0;
parameter GPIO_INT_STAT_4 =    GPIO_BASEADDR + 32'h00000318;
parameter GPIO_INT_STAT_4_DEFVAL =   32'h0;
parameter GPIO_INT_TYPE_4 =    GPIO_BASEADDR + 32'h0000031C;
parameter GPIO_INT_TYPE_4_DEFVAL =   32'hffffffff;
parameter GPIO_INT_POLARITY_4 =    GPIO_BASEADDR + 32'h00000320;
parameter GPIO_INT_POLARITY_4_DEFVAL =   32'h0;
parameter GPIO_INT_ANY_4 =    GPIO_BASEADDR + 32'h00000324;
parameter GPIO_INT_ANY_4_DEFVAL =   32'h0;
parameter GPIO_BYPM_5 =    GPIO_BASEADDR + 32'h00000340;
parameter GPIO_BYPM_5_DEFVAL =   32'h0;
parameter GPIO_DIRM_5 =    GPIO_BASEADDR + 32'h00000344;
parameter GPIO_DIRM_5_DEFVAL =   32'h0;
parameter GPIO_OEN_5 =    GPIO_BASEADDR + 32'h00000348;
parameter GPIO_OEN_5_DEFVAL =   32'h0;
parameter GPIO_INT_MASK_5 =    GPIO_BASEADDR + 32'h0000034C;
parameter GPIO_INT_MASK_5_DEFVAL =   32'hffffffff;
parameter GPIO_INT_EN_5 =    GPIO_BASEADDR + 32'h00000350;
parameter GPIO_INT_EN_5_DEFVAL =   32'h0;
parameter GPIO_INT_DIS_5 =    GPIO_BASEADDR + 32'h00000354;
parameter GPIO_INT_DIS_5_DEFVAL =   32'h0;
parameter GPIO_INT_STAT_5 =    GPIO_BASEADDR + 32'h00000358;
parameter GPIO_INT_STAT_5_DEFVAL =   32'h0;
parameter GPIO_INT_TYPE_5 =    GPIO_BASEADDR + 32'h0000035C;
parameter GPIO_INT_TYPE_5_DEFVAL =   32'hffffffff;
parameter GPIO_INT_POLARITY_5 =    GPIO_BASEADDR + 32'h00000360;
parameter GPIO_INT_POLARITY_5_DEFVAL =   32'h0;
parameter GPIO_INT_ANY_5 =    GPIO_BASEADDR + 32'h00000364;
parameter GPIO_INT_ANY_5_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_VSCL_START_ADDR =    GPU_BASEADDR + 32'h00000000;
parameter GPU_GP_CONTR_REG_VSCL_START_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_VSCL_END_ADDR =    GPU_BASEADDR + 32'h00000004;
parameter GPU_GP_CONTR_REG_VSCL_END_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PLBCL_START_ADDR =    GPU_BASEADDR + 32'h00000008;
parameter GPU_GP_CONTR_REG_PLBCL_START_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PLBCL_END_ADDR =    GPU_BASEADDR + 32'h0000000C;
parameter GPU_GP_CONTR_REG_PLBCL_END_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PLB_ALLOC_START_ADDR =    GPU_BASEADDR + 32'h00000010;
parameter GPU_GP_CONTR_REG_PLB_ALLOC_START_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PLB_ALLOC_END_ADDR =    GPU_BASEADDR + 32'h00000014;
parameter GPU_GP_CONTR_REG_PLB_ALLOC_END_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_CMD =    GPU_BASEADDR + 32'h00000020;
parameter GPU_GP_CONTR_REG_CMD_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_INT_RAWSTAT =    GPU_BASEADDR + 32'h00000024;
parameter GPU_GP_CONTR_REG_INT_RAWSTAT_DEFVAL =   32'h80000;
parameter GPU_GP_CONTR_REG_INT_CLEAR =    GPU_BASEADDR + 32'h00000028;
parameter GPU_GP_CONTR_REG_INT_CLEAR_DEFVAL =   32'h707bff;
parameter GPU_GP_CONTR_REG_INT_STAT =    GPU_BASEADDR + 32'h00000030;
parameter GPU_GP_CONTR_REG_INT_STAT_DEFVAL =   32'h80000;
parameter GPU_GP_CONTR_REG_WRITE_BOUND_LOW =    GPU_BASEADDR + 32'h00000034;
parameter GPU_GP_CONTR_REG_WRITE_BOUND_LOW_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_WRITE_BOUND_HIGH =    GPU_BASEADDR + 32'h00000038;
parameter GPU_GP_CONTR_REG_WRITE_BOUND_HIGH_DEFVAL =   32'hffffff00;
parameter GPU_GP_CONTR_REG_PERF_CNT_0_ENABLE =    GPU_BASEADDR + 32'h0000003C;
parameter GPU_GP_CONTR_REG_PERF_CNT_0_ENABLE_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PERF_CNT_1_ENABLE =    GPU_BASEADDR + 32'h00000040;
parameter GPU_GP_CONTR_REG_PERF_CNT_1_ENABLE_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PERF_CNT_0_SRC =    GPU_BASEADDR + 32'h00000044;
parameter GPU_GP_CONTR_REG_PERF_CNT_0_SRC_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PERF_CNT_1_SRC =    GPU_BASEADDR + 32'h00000048;
parameter GPU_GP_CONTR_REG_PERF_CNT_1_SRC_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PERF_CNT_0_VAL =    GPU_BASEADDR + 32'h0000004C;
parameter GPU_GP_CONTR_REG_PERF_CNT_0_VAL_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PERF_CNT_1_VAL =    GPU_BASEADDR + 32'h00000050;
parameter GPU_GP_CONTR_REG_PERF_CNT_1_VAL_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PERF_CNT_0_LIMIT =    GPU_BASEADDR + 32'h00000054;
parameter GPU_GP_CONTR_REG_PERF_CNT_0_LIMIT_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PERF_CNT_1_LIMIT =    GPU_BASEADDR + 32'h00000058;
parameter GPU_GP_CONTR_REG_PERF_CNT_1_LIMIT_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_STATUS =    GPU_BASEADDR + 32'h00000068;
parameter GPU_GP_CONTR_REG_STATUS_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_VERSION =    GPU_BASEADDR + 32'h0000006C;
parameter GPU_GP_CONTR_REG_VERSION_DEFVAL =   32'hb07;
parameter GPU_GP_CONTR_REG_VSCL_INITIAL_ADDR =    GPU_BASEADDR + 32'h00000080;
parameter GPU_GP_CONTR_REG_VSCL_INITIAL_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_PLBCL_INITIAL_ADDR =    GPU_BASEADDR + 32'h00000084;
parameter GPU_GP_CONTR_REG_PLBCL_INITIAL_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_WRITE_BOUNDARY_ERROR_ADDR =    GPU_BASEADDR + 32'h00000088;
parameter GPU_GP_CONTR_REG_WRITE_BOUNDARY_ERROR_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_AXI_BUS_ERROR_STAT =    GPU_BASEADDR + 32'h00000094;
parameter GPU_GP_CONTR_REG_AXI_BUS_ERROR_STAT_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_WATCHDOG_DISABLE =    GPU_BASEADDR + 32'h000000A0;
parameter GPU_GP_CONTR_REG_WATCHDOG_DISABLE_DEFVAL =   32'h0;
parameter GPU_GP_CONTR_REG_WATCHDOG_TIMEOUT =    GPU_BASEADDR + 32'h000000A4;
parameter GPU_GP_CONTR_REG_WATCHDOG_TIMEOUT_DEFVAL =   32'hf4240;
parameter GPU_VERSION =    GPU_BASEADDR + 32'h00001000;
parameter GPU_VERSION_DEFVAL =   32'hcac20000;
parameter GPU_SIZE =    GPU_BASEADDR + 32'h00001004;
parameter GPU_SIZE_DEFVAL =   32'h0;
parameter GPU_STATUS =    GPU_BASEADDR + 32'h00001008;
parameter GPU_STATUS_DEFVAL =   32'h0;
parameter GPU_COMMAND =    GPU_BASEADDR + 32'h00001010;
parameter GPU_COMMAND_DEFVAL =   32'h0;
parameter GPU_CLEAR_PAGE =    GPU_BASEADDR + 32'h00001014;
parameter GPU_CLEAR_PAGE_DEFVAL =   32'h0;
parameter GPU_MAX_READS =    GPU_BASEADDR + 32'h00001018;
parameter GPU_MAX_READS_DEFVAL =   32'h1c;
parameter GPU_ENABLE =    GPU_BASEADDR + 32'h0000101C;
parameter GPU_ENABLE_DEFVAL =   32'h0;
parameter GPU_PERFCNT_SRC0 =    GPU_BASEADDR + 32'h00001020;
parameter GPU_PERFCNT_SRC0_DEFVAL =   32'h0;
parameter GPU_PERFCNT_VAL0 =    GPU_BASEADDR + 32'h00001024;
parameter GPU_PERFCNT_VAL0_DEFVAL =   32'h0;
parameter GPU_PERFCNT_SRC1 =    GPU_BASEADDR + 32'h00001028;
parameter GPU_PERFCNT_SRC1_DEFVAL =   32'h0;
parameter GPU_PERFCNT_VAL1 =    GPU_BASEADDR + 32'h0000102C;
parameter GPU_PERFCNT_VAL1_DEFVAL =   32'h0;
parameter GPU_PMU_POWER_UP =    GPU_BASEADDR + 32'h00002000;
parameter GPU_PMU_POWER_UP_DEFVAL =   32'h0;
parameter GPU_PMU_POWER_DOWN =    GPU_BASEADDR + 32'h00002004;
parameter GPU_PMU_POWER_DOWN_DEFVAL =   32'h0;
parameter GPU_PMU_STATUS =    GPU_BASEADDR + 32'h00002008;
parameter GPU_PMU_STATUS_DEFVAL =   32'h0;
parameter GPU_PMU_INT_RAWSTAT =    GPU_BASEADDR + 32'h00002010;
parameter GPU_PMU_INT_RAWSTAT_DEFVAL =   32'h0;
parameter GPU_PMU_INT_STAT =    GPU_BASEADDR + 32'h00002014;
parameter GPU_PMU_INT_STAT_DEFVAL =   32'h0;
parameter GPU_PMU_INT_CLEAR =    GPU_BASEADDR + 32'h00002018;
parameter GPU_PMU_INT_CLEAR_DEFVAL =   32'h0;
parameter GPU_PMU_SW_DELAY =    GPU_BASEADDR + 32'h0000201C;
parameter GPU_PMU_SW_DELAY_DEFVAL =   32'hff;
parameter GPU_PMU_MASTER_PWR_UP =    GPU_BASEADDR + 32'h00002024;
parameter GPU_PMU_MASTER_PWR_UP_DEFVAL =   32'h0;
parameter GPU_GP_MMU_DTE_ADDR =    GPU_BASEADDR + 32'h00003000;
parameter GPU_GP_MMU_DTE_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_MMU_STATUS =    GPU_BASEADDR + 32'h00003004;
parameter GPU_GP_MMU_STATUS_DEFVAL =   32'h18;
parameter GPU_GP_MMU_COMMAND =    GPU_BASEADDR + 32'h00003008;
parameter GPU_GP_MMU_COMMAND_DEFVAL =   32'h0;
parameter GPU_GP_MMU_PAGE_FAULT_ADDR =    GPU_BASEADDR + 32'h0000300C;
parameter GPU_GP_MMU_PAGE_FAULT_ADDR_DEFVAL =   32'h0;
parameter GPU_GP_MMU_ZAP_ONE_LINE =    GPU_BASEADDR + 32'h00003010;
parameter GPU_GP_MMU_ZAP_ONE_LINE_DEFVAL =   32'h0;
parameter GPU_GP_MMU_INT_RAWSTAT =    GPU_BASEADDR + 32'h00003014;
parameter GPU_GP_MMU_INT_RAWSTAT_DEFVAL =   32'h0;
parameter GPU_GP_MMU_INT_CLEAR =    GPU_BASEADDR + 32'h00003018;
parameter GPU_GP_MMU_INT_CLEAR_DEFVAL =   32'h0;
parameter GPU_GP_MMU_INT_STATUS =    GPU_BASEADDR + 32'h00003020;
parameter GPU_GP_MMU_INT_STATUS_DEFVAL =   32'h0;
parameter GPU_PP0_MMU_DTE_ADDR =    GPU_BASEADDR + 32'h00004000;
parameter GPU_PP0_MMU_DTE_ADDR_DEFVAL =   32'h0;
parameter GPU_PP0_MMU_STATUS =    GPU_BASEADDR + 32'h00004004;
parameter GPU_PP0_MMU_STATUS_DEFVAL =   32'h18;
parameter GPU_PP0_MMU_COMMAND =    GPU_BASEADDR + 32'h00004008;
parameter GPU_PP0_MMU_COMMAND_DEFVAL =   32'h0;
parameter GPU_PP0_MMU_PAGE_FAULT_ADDR =    GPU_BASEADDR + 32'h0000400C;
parameter GPU_PP0_MMU_PAGE_FAULT_ADDR_DEFVAL =   32'h0;
parameter GPU_PP0_MMU_ZAP_ONE_LINE =    GPU_BASEADDR + 32'h00004010;
parameter GPU_PP0_MMU_ZAP_ONE_LINE_DEFVAL =   32'h0;
parameter GPU_PP0_MMU_INT_RAWSTAT =    GPU_BASEADDR + 32'h00004014;
parameter GPU_PP0_MMU_INT_RAWSTAT_DEFVAL =   32'h0;
parameter GPU_PP0_MMU_INT_CLEAR =    GPU_BASEADDR + 32'h00004018;
parameter GPU_PP0_MMU_INT_CLEAR_DEFVAL =   32'h0;
parameter GPU_PP0_MMU_INT_STATUS =    GPU_BASEADDR + 32'h00004020;
parameter GPU_PP0_MMU_INT_STATUS_DEFVAL =   32'h0;
parameter GPU_PP1_MMU_DTE_ADDR =    GPU_BASEADDR + 32'h00005000;
parameter GPU_PP1_MMU_DTE_ADDR_DEFVAL =   32'h0;
parameter GPU_PP1_MMU_STATUS =    GPU_BASEADDR + 32'h00005004;
parameter GPU_PP1_MMU_STATUS_DEFVAL =   32'h18;
parameter GPU_PP1_MMU_COMMAND =    GPU_BASEADDR + 32'h00005008;
parameter GPU_PP1_MMU_COMMAND_DEFVAL =   32'h0;
parameter GPU_PP1_MMU_PAGE_FAULT_ADDR =    GPU_BASEADDR + 32'h0000500C;
parameter GPU_PP1_MMU_PAGE_FAULT_ADDR_DEFVAL =   32'h0;
parameter GPU_PP1_MMU_ZAP_ONE_LINE =    GPU_BASEADDR + 32'h00005010;
parameter GPU_PP1_MMU_ZAP_ONE_LINE_DEFVAL =   32'h0;
parameter GPU_PP1_MMU_INT_RAWSTAT =    GPU_BASEADDR + 32'h00005014;
parameter GPU_PP1_MMU_INT_RAWSTAT_DEFVAL =   32'h0;
parameter GPU_PP1_MMU_INT_CLEAR =    GPU_BASEADDR + 32'h00005018;
parameter GPU_PP1_MMU_INT_CLEAR_DEFVAL =   32'h0;
parameter GPU_PP1_MMU_INT_STATUS =    GPU_BASEADDR + 32'h00005020;
parameter GPU_PP1_MMU_INT_STATUS_DEFVAL =   32'h0;
parameter GPU_PP0_REND_LIST_ADDR =    GPU_BASEADDR + 32'h00008000;
parameter GPU_PP0_REND_LIST_ADDR_DEFVAL =   32'h0;
parameter GPU_PP0_REND_RSW_BASE =    GPU_BASEADDR + 32'h00008004;
parameter GPU_PP0_REND_RSW_BASE_DEFVAL =   32'h0;
parameter GPU_PP0_REND_VERTEX_BASE =    GPU_BASEADDR + 32'h00008008;
parameter GPU_PP0_REND_VERTEX_BASE_DEFVAL =   32'h0;
parameter GPU_PP0_FEATURE_ENABLE =    GPU_BASEADDR + 32'h0000800C;
parameter GPU_PP0_FEATURE_ENABLE_DEFVAL =   32'h2;
parameter GPU_PP0_Z_CLEAR_VALUE =    GPU_BASEADDR + 32'h00008010;
parameter GPU_PP0_Z_CLEAR_VALUE_DEFVAL =   32'h0;
parameter GPU_PP0_STENCIL_CLEAR_VALUE =    GPU_BASEADDR + 32'h00008014;
parameter GPU_PP0_STENCIL_CLEAR_VALUE_DEFVAL =   32'h0;
parameter GPU_PP0_ABGR_CLEAR_VALUE_0 =    GPU_BASEADDR + 32'h00008018;
parameter GPU_PP0_ABGR_CLEAR_VALUE_0_DEFVAL =   32'h0;
parameter GPU_PP0_ABGR_CLEAR_VALUE_1 =    GPU_BASEADDR + 32'h0000801C;
parameter GPU_PP0_ABGR_CLEAR_VALUE_1_DEFVAL =   32'h0;
parameter GPU_PP0_ABGR_CLEAR_VALUE_2 =    GPU_BASEADDR + 32'h00008020;
parameter GPU_PP0_ABGR_CLEAR_VALUE_2_DEFVAL =   32'h0;
parameter GPU_PP0_ABGR_CLEAR_VALUE_3 =    GPU_BASEADDR + 32'h00008024;
parameter GPU_PP0_ABGR_CLEAR_VALUE_3_DEFVAL =   32'h0;
parameter GPU_PP0_BOUNDING_BOX_LEFT_RIGHT =    GPU_BASEADDR + 32'h00008028;
parameter GPU_PP0_BOUNDING_BOX_LEFT_RIGHT_DEFVAL =   32'h0;
parameter GPU_PP0_BOUNDING_BOX_BOTTOM =    GPU_BASEADDR + 32'h0000802C;
parameter GPU_PP0_BOUNDING_BOX_BOTTOM_DEFVAL =   32'h0;
parameter GPU_PP0_FS_STACK_ADDR =    GPU_BASEADDR + 32'h00008030;
parameter GPU_PP0_FS_STACK_ADDR_DEFVAL =   32'h0;
parameter GPU_PP0_FS_STACK_SIZE_AND_INIT_VAL =    GPU_BASEADDR + 32'h00008034;
parameter GPU_PP0_FS_STACK_SIZE_AND_INIT_VAL_DEFVAL =   32'h0;
parameter GPU_PP0_ORIGIN_OFFSET_X =    GPU_BASEADDR + 32'h00008040;
parameter GPU_PP0_ORIGIN_OFFSET_X_DEFVAL =   32'h0;
parameter GPU_PP0_ORIGIN_OFFSET_Y =    GPU_BASEADDR + 32'h00008044;
parameter GPU_PP0_ORIGIN_OFFSET_Y_DEFVAL =   32'h0;
parameter GPU_PP0_SUBPIXEL_SPECIFIER =    GPU_BASEADDR + 32'h00008048;
parameter GPU_PP0_SUBPIXEL_SPECIFIER_DEFVAL =   32'h75;
parameter GPU_PP0_TIEBREAK_MODE =    GPU_BASEADDR + 32'h0000804C;
parameter GPU_PP0_TIEBREAK_MODE_DEFVAL =   32'h0;
parameter GPU_PP0_PLIST_CONFIG =    GPU_BASEADDR + 32'h00008050;
parameter GPU_PP0_PLIST_CONFIG_DEFVAL =   32'h0;
parameter GPU_PP0_SCALING_CONFIG =    GPU_BASEADDR + 32'h00008054;
parameter GPU_PP0_SCALING_CONFIG_DEFVAL =   32'h0;
parameter GPU_PP0_TILEBUFFER_BITS =    GPU_BASEADDR + 32'h00008058;
parameter GPU_PP0_TILEBUFFER_BITS_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_SOURCE_SELECT =    GPU_BASEADDR + 32'h00008100;
parameter GPU_PP0_WB0_SOURCE_SELECT_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_TARGET_ADDR =    GPU_BASEADDR + 32'h00008104;
parameter GPU_PP0_WB0_TARGET_ADDR_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_TARGET_PIXEL_FORMAT =    GPU_BASEADDR + 32'h00008108;
parameter GPU_PP0_WB0_TARGET_PIXEL_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_TARGET_AA_FORMAT =    GPU_BASEADDR + 32'h0000810C;
parameter GPU_PP0_WB0_TARGET_AA_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_TARGET_LAYOUT =    GPU_BASEADDR + 32'h00008110;
parameter GPU_PP0_WB0_TARGET_LAYOUT_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_TARGET_SCANLINE_LENGTH =    GPU_BASEADDR + 32'h00008114;
parameter GPU_PP0_WB0_TARGET_SCANLINE_LENGTH_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_TARGET_FLAGS =    GPU_BASEADDR + 32'h00008118;
parameter GPU_PP0_WB0_TARGET_FLAGS_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_MRT_ENABLE =    GPU_BASEADDR + 32'h0000811C;
parameter GPU_PP0_WB0_MRT_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_MRT_OFFSET =    GPU_BASEADDR + 32'h00008120;
parameter GPU_PP0_WB0_MRT_OFFSET_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_GLOBAL_TEST_ENABLE =    GPU_BASEADDR + 32'h00008124;
parameter GPU_PP0_WB0_GLOBAL_TEST_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_GLOBAL_TEST_REF_VALUE =    GPU_BASEADDR + 32'h00008128;
parameter GPU_PP0_WB0_GLOBAL_TEST_REF_VALUE_DEFVAL =   32'h0;
parameter GPU_PP0_WB0_GLOBAL_TEST_CMP_FUNC =    GPU_BASEADDR + 32'h0000812C;
parameter GPU_PP0_WB0_GLOBAL_TEST_CMP_FUNC_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_SOURCE_SELECT =    GPU_BASEADDR + 32'h00008200;
parameter GPU_PP0_WB1_SOURCE_SELECT_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_TARGET_ADDR =    GPU_BASEADDR + 32'h00008204;
parameter GPU_PP0_WB1_TARGET_ADDR_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_TARGET_PIXEL_FORMAT =    GPU_BASEADDR + 32'h00008208;
parameter GPU_PP0_WB1_TARGET_PIXEL_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_TARGET_AA_FORMAT =    GPU_BASEADDR + 32'h0000820C;
parameter GPU_PP0_WB1_TARGET_AA_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_TARGET_LAYOUT =    GPU_BASEADDR + 32'h00008210;
parameter GPU_PP0_WB1_TARGET_LAYOUT_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_TARGET_SCANLINE_LENGTH =    GPU_BASEADDR + 32'h00008214;
parameter GPU_PP0_WB1_TARGET_SCANLINE_LENGTH_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_TARGET_FLAGS =    GPU_BASEADDR + 32'h00008218;
parameter GPU_PP0_WB1_TARGET_FLAGS_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_MRT_ENABLE =    GPU_BASEADDR + 32'h0000821C;
parameter GPU_PP0_WB1_MRT_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_MRT_OFFSET =    GPU_BASEADDR + 32'h00008220;
parameter GPU_PP0_WB1_MRT_OFFSET_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_GLOBAL_TEST_ENABLE =    GPU_BASEADDR + 32'h00008224;
parameter GPU_PP0_WB1_GLOBAL_TEST_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_GLOBAL_TEST_REF_VALUE =    GPU_BASEADDR + 32'h00008228;
parameter GPU_PP0_WB1_GLOBAL_TEST_REF_VALUE_DEFVAL =   32'h0;
parameter GPU_PP0_WB1_GLOBAL_TEST_CMP_FUNC =    GPU_BASEADDR + 32'h0000822C;
parameter GPU_PP0_WB1_GLOBAL_TEST_CMP_FUNC_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_SOURCE_SELECT =    GPU_BASEADDR + 32'h00008300;
parameter GPU_PP0_WB2_SOURCE_SELECT_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_TARGET_ADDR =    GPU_BASEADDR + 32'h00008304;
parameter GPU_PP0_WB2_TARGET_ADDR_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_TARGET_PIXEL_FORMAT =    GPU_BASEADDR + 32'h00008308;
parameter GPU_PP0_WB2_TARGET_PIXEL_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_TARGET_AA_FORMAT =    GPU_BASEADDR + 32'h0000830C;
parameter GPU_PP0_WB2_TARGET_AA_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_TARGET_LAYOUT =    GPU_BASEADDR + 32'h00008310;
parameter GPU_PP0_WB2_TARGET_LAYOUT_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_TARGET_SCANLINE_LENGTH =    GPU_BASEADDR + 32'h00008314;
parameter GPU_PP0_WB2_TARGET_SCANLINE_LENGTH_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_TARGET_FLAGS =    GPU_BASEADDR + 32'h00008318;
parameter GPU_PP0_WB2_TARGET_FLAGS_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_MRT_ENABLE =    GPU_BASEADDR + 32'h0000831C;
parameter GPU_PP0_WB2_MRT_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_MRT_OFFSET =    GPU_BASEADDR + 32'h00008320;
parameter GPU_PP0_WB2_MRT_OFFSET_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_GLOBAL_TEST_ENABLE =    GPU_BASEADDR + 32'h00008324;
parameter GPU_PP0_WB2_GLOBAL_TEST_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_GLOBAL_TEST_REF_VALUE =    GPU_BASEADDR + 32'h00008328;
parameter GPU_PP0_WB2_GLOBAL_TEST_REF_VALUE_DEFVAL =   32'h0;
parameter GPU_PP0_WB2_GLOBAL_TEST_CMP_FUNC =    GPU_BASEADDR + 32'h0000832C;
parameter GPU_PP0_WB2_GLOBAL_TEST_CMP_FUNC_DEFVAL =   32'h0;
parameter GPU_PP0_VERSION =    GPU_BASEADDR + 32'h00009000;
parameter GPU_PP0_VERSION_DEFVAL =   32'hcd0007;
parameter GPU_PP0_CURRENT_REND_LIST_ADDR =    GPU_BASEADDR + 32'h00009004;
parameter GPU_PP0_CURRENT_REND_LIST_ADDR_DEFVAL =   32'h0;
parameter GPU_PP0_STATUS =    GPU_BASEADDR + 32'h00009008;
parameter GPU_PP0_STATUS_DEFVAL =   32'h0;
parameter GPU_PP0_CTRL_MGMT =    GPU_BASEADDR + 32'h0000900C;
parameter GPU_PP0_CTRL_MGMT_DEFVAL =   32'h0;
parameter GPU_PP0_LAST_TILE_POS_START =    GPU_BASEADDR + 32'h00009010;
parameter GPU_PP0_LAST_TILE_POS_START_DEFVAL =   32'h0;
parameter GPU_PP0_LAST_TILE_POS_END =    GPU_BASEADDR + 32'h00009014;
parameter GPU_PP0_LAST_TILE_POS_END_DEFVAL =   32'h0;
parameter GPU_PP0_INT_RAWSTAT =    GPU_BASEADDR + 32'h00009020;
parameter GPU_PP0_INT_RAWSTAT_DEFVAL =   32'h1000;
parameter GPU_PP0_INT_CLEAR =    GPU_BASEADDR + 32'h00009024;
parameter GPU_PP0_INT_CLEAR_DEFVAL =   32'h0;
parameter GPU_PP0_INT_STATUS =    GPU_BASEADDR + 32'h0000902C;
parameter GPU_PP0_INT_STATUS_DEFVAL =   32'h1000;
parameter GPU_PP0_WRITE_BOUNDARY_ENABLE =    GPU_BASEADDR + 32'h00009040;
parameter GPU_PP0_WRITE_BOUNDARY_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP0_WRITE_BOUNDARY_LOW =    GPU_BASEADDR + 32'h00009044;
parameter GPU_PP0_WRITE_BOUNDARY_LOW_DEFVAL =   32'h0;
parameter GPU_PP0_WRITE_BOUNDARY_HIGH =    GPU_BASEADDR + 32'h00009048;
parameter GPU_PP0_WRITE_BOUNDARY_HIGH_DEFVAL =   32'h0;
parameter GPU_PP0_WRITE_BOUNDARY_ADDRESS =    GPU_BASEADDR + 32'h0000904C;
parameter GPU_PP0_WRITE_BOUNDARY_ADDRESS_DEFVAL =   32'h0;
parameter GPU_PP0_BUS_ERROR_STATUS =    GPU_BASEADDR + 32'h00009050;
parameter GPU_PP0_BUS_ERROR_STATUS_DEFVAL =   32'h0;
parameter GPU_PP0_WATCHDOG_DISABLE =    GPU_BASEADDR + 32'h00009060;
parameter GPU_PP0_WATCHDOG_DISABLE_DEFVAL =   32'h0;
parameter GPU_PP0_WATCHDOG_TIMEOUT =    GPU_BASEADDR + 32'h00009064;
parameter GPU_PP0_WATCHDOG_TIMEOUT_DEFVAL =   32'h0;
parameter GPU_PP0_PERF_CNT_0_ENABLE =    GPU_BASEADDR + 32'h00009080;
parameter GPU_PP0_PERF_CNT_0_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP0_PERF_CNT_0_SRC =    GPU_BASEADDR + 32'h00009084;
parameter GPU_PP0_PERF_CNT_0_SRC_DEFVAL =   32'h0;
parameter GPU_PP0_PERF_CNT_0_LIMIT =    GPU_BASEADDR + 32'h00009088;
parameter GPU_PP0_PERF_CNT_0_LIMIT_DEFVAL =   32'h0;
parameter GPU_PP0_PERF_CNT_0_VALUE =    GPU_BASEADDR + 32'h0000908C;
parameter GPU_PP0_PERF_CNT_0_VALUE_DEFVAL =   32'h0;
parameter GPU_PP0_PERF_CNT_1_ENABLE =    GPU_BASEADDR + 32'h000090A0;
parameter GPU_PP0_PERF_CNT_1_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP0_PERF_CNT_1_SRC =    GPU_BASEADDR + 32'h000090A4;
parameter GPU_PP0_PERF_CNT_1_SRC_DEFVAL =   32'h0;
parameter GPU_PP0_PERF_CNT_1_LIMIT =    GPU_BASEADDR + 32'h000090A8;
parameter GPU_PP0_PERF_CNT_1_LIMIT_DEFVAL =   32'h0;
parameter GPU_PP0_PERF_CNT_1_VALUE =    GPU_BASEADDR + 32'h000090AC;
parameter GPU_PP0_PERF_CNT_1_VALUE_DEFVAL =   32'h0;
parameter GPU_PP0_PERFMON_CONTR =    GPU_BASEADDR + 32'h000090B0;
parameter GPU_PP0_PERFMON_CONTR_DEFVAL =   32'h0;
parameter GPU_PP0_PERFMON_BASE =    GPU_BASEADDR + 32'h000090B4;
parameter GPU_PP0_PERFMON_BASE_DEFVAL =   32'h0;
parameter GPU_PP1_REND_LIST_ADDR =    GPU_BASEADDR + 32'h0000A000;
parameter GPU_PP1_REND_LIST_ADDR_DEFVAL =   32'h0;
parameter GPU_PP1_REND_RSW_BASE =    GPU_BASEADDR + 32'h0000A004;
parameter GPU_PP1_REND_RSW_BASE_DEFVAL =   32'h0;
parameter GPU_PP1_REND_VERTEX_BASE =    GPU_BASEADDR + 32'h0000A008;
parameter GPU_PP1_REND_VERTEX_BASE_DEFVAL =   32'h0;
parameter GPU_PP1_FEATURE_ENABLE =    GPU_BASEADDR + 32'h0000A00C;
parameter GPU_PP1_FEATURE_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP1_Z_CLEAR_VALUE =    GPU_BASEADDR + 32'h0000A010;
parameter GPU_PP1_Z_CLEAR_VALUE_DEFVAL =   32'h0;
parameter GPU_PP1_STENCIL_CLEAR_VALUE =    GPU_BASEADDR + 32'h0000A014;
parameter GPU_PP1_STENCIL_CLEAR_VALUE_DEFVAL =   32'h0;
parameter GPU_PP1_ABGR_CLEAR_VALUE_0 =    GPU_BASEADDR + 32'h0000A018;
parameter GPU_PP1_ABGR_CLEAR_VALUE_0_DEFVAL =   32'h0;
parameter GPU_PP1_ABGR_CLEAR_VALUE_1 =    GPU_BASEADDR + 32'h0000A01C;
parameter GPU_PP1_ABGR_CLEAR_VALUE_1_DEFVAL =   32'h0;
parameter GPU_PP1_ABGR_CLEAR_VALUE_2 =    GPU_BASEADDR + 32'h0000A020;
parameter GPU_PP1_ABGR_CLEAR_VALUE_2_DEFVAL =   32'h0;
parameter GPU_PP1_ABGR_CLEAR_VALUE_3 =    GPU_BASEADDR + 32'h0000A024;
parameter GPU_PP1_ABGR_CLEAR_VALUE_3_DEFVAL =   32'h0;
parameter GPU_PP1_BOUNDING_BOX_LEFT_RIGHT =    GPU_BASEADDR + 32'h0000A028;
parameter GPU_PP1_BOUNDING_BOX_LEFT_RIGHT_DEFVAL =   32'h0;
parameter GPU_PP1_BOUNDING_BOX_BOTTOM =    GPU_BASEADDR + 32'h0000A02C;
parameter GPU_PP1_BOUNDING_BOX_BOTTOM_DEFVAL =   32'h0;
parameter GPU_PP1_FS_STACK_ADDR =    GPU_BASEADDR + 32'h0000A030;
parameter GPU_PP1_FS_STACK_ADDR_DEFVAL =   32'h0;
parameter GPU_PP1_FS_STACK_SIZE_AND_INIT_VAL =    GPU_BASEADDR + 32'h0000A034;
parameter GPU_PP1_FS_STACK_SIZE_AND_INIT_VAL_DEFVAL =   32'h0;
parameter GPU_PP1_ORIGIN_OFFSET_X =    GPU_BASEADDR + 32'h0000A040;
parameter GPU_PP1_ORIGIN_OFFSET_X_DEFVAL =   32'h0;
parameter GPU_PP1_ORIGIN_OFFSET_Y =    GPU_BASEADDR + 32'h0000A044;
parameter GPU_PP1_ORIGIN_OFFSET_Y_DEFVAL =   32'h0;
parameter GPU_PP1_SUBPIXEL_SPECIFIER =    GPU_BASEADDR + 32'h0000A048;
parameter GPU_PP1_SUBPIXEL_SPECIFIER_DEFVAL =   32'h0;
parameter GPU_PP1_TIEBREAK_MODE =    GPU_BASEADDR + 32'h0000A04C;
parameter GPU_PP1_TIEBREAK_MODE_DEFVAL =   32'h0;
parameter GPU_PP1_PLIST_CONFIG =    GPU_BASEADDR + 32'h0000A050;
parameter GPU_PP1_PLIST_CONFIG_DEFVAL =   32'h0;
parameter GPU_PP1_SCALING_CONFIG =    GPU_BASEADDR + 32'h0000A054;
parameter GPU_PP1_SCALING_CONFIG_DEFVAL =   32'h0;
parameter GPU_PP1_TILEBUFFER_BITS =    GPU_BASEADDR + 32'h0000A058;
parameter GPU_PP1_TILEBUFFER_BITS_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_SOURCE_SELECT =    GPU_BASEADDR + 32'h0000A100;
parameter GPU_PP1_WB0_SOURCE_SELECT_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_TARGET_ADDR =    GPU_BASEADDR + 32'h0000A104;
parameter GPU_PP1_WB0_TARGET_ADDR_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_TARGET_PIXEL_FORMAT =    GPU_BASEADDR + 32'h0000A108;
parameter GPU_PP1_WB0_TARGET_PIXEL_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_TARGET_AA_FORMAT =    GPU_BASEADDR + 32'h0000A10C;
parameter GPU_PP1_WB0_TARGET_AA_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_TARGET_LAYOUT =    GPU_BASEADDR + 32'h0000A110;
parameter GPU_PP1_WB0_TARGET_LAYOUT_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_TARGET_SCANLINE_LENGTH =    GPU_BASEADDR + 32'h0000A114;
parameter GPU_PP1_WB0_TARGET_SCANLINE_LENGTH_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_TARGET_FLAGS =    GPU_BASEADDR + 32'h0000A118;
parameter GPU_PP1_WB0_TARGET_FLAGS_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_MRT_ENABLE =    GPU_BASEADDR + 32'h0000A11C;
parameter GPU_PP1_WB0_MRT_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_MRT_OFFSET =    GPU_BASEADDR + 32'h0000A120;
parameter GPU_PP1_WB0_MRT_OFFSET_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_GLOBAL_TEST_ENABLE =    GPU_BASEADDR + 32'h0000A124;
parameter GPU_PP1_WB0_GLOBAL_TEST_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_GLOBAL_TEST_REF_VALUE =    GPU_BASEADDR + 32'h0000A128;
parameter GPU_PP1_WB0_GLOBAL_TEST_REF_VALUE_DEFVAL =   32'h0;
parameter GPU_PP1_WB0_GLOBAL_TEST_CMP_FUNC =    GPU_BASEADDR + 32'h0000A12C;
parameter GPU_PP1_WB0_GLOBAL_TEST_CMP_FUNC_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_SOURCE_SELECT =    GPU_BASEADDR + 32'h0000A200;
parameter GPU_PP1_WB1_SOURCE_SELECT_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_TARGET_ADDR =    GPU_BASEADDR + 32'h0000A204;
parameter GPU_PP1_WB1_TARGET_ADDR_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_TARGET_PIXEL_FORMAT =    GPU_BASEADDR + 32'h0000A208;
parameter GPU_PP1_WB1_TARGET_PIXEL_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_TARGET_AA_FORMAT =    GPU_BASEADDR + 32'h0000A20C;
parameter GPU_PP1_WB1_TARGET_AA_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_TARGET_LAYOUT =    GPU_BASEADDR + 32'h0000A210;
parameter GPU_PP1_WB1_TARGET_LAYOUT_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_TARGET_SCANLINE_LENGTH =    GPU_BASEADDR + 32'h0000A214;
parameter GPU_PP1_WB1_TARGET_SCANLINE_LENGTH_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_TARGET_FLAGS =    GPU_BASEADDR + 32'h0000A218;
parameter GPU_PP1_WB1_TARGET_FLAGS_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_MRT_ENABLE =    GPU_BASEADDR + 32'h0000A21C;
parameter GPU_PP1_WB1_MRT_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_MRT_OFFSET =    GPU_BASEADDR + 32'h0000A220;
parameter GPU_PP1_WB1_MRT_OFFSET_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_GLOBAL_TEST_ENABLE =    GPU_BASEADDR + 32'h0000A224;
parameter GPU_PP1_WB1_GLOBAL_TEST_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_GLOBAL_TEST_REF_VALUE =    GPU_BASEADDR + 32'h0000A228;
parameter GPU_PP1_WB1_GLOBAL_TEST_REF_VALUE_DEFVAL =   32'h0;
parameter GPU_PP1_WB1_GLOBAL_TEST_CMP_FUNC =    GPU_BASEADDR + 32'h0000A22C;
parameter GPU_PP1_WB1_GLOBAL_TEST_CMP_FUNC_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_SOURCE_SELECT =    GPU_BASEADDR + 32'h0000A300;
parameter GPU_PP1_WB2_SOURCE_SELECT_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_TARGET_ADDR =    GPU_BASEADDR + 32'h0000A304;
parameter GPU_PP1_WB2_TARGET_ADDR_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_TARGET_PIXEL_FORMAT =    GPU_BASEADDR + 32'h0000A308;
parameter GPU_PP1_WB2_TARGET_PIXEL_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_TARGET_AA_FORMAT =    GPU_BASEADDR + 32'h0000A30C;
parameter GPU_PP1_WB2_TARGET_AA_FORMAT_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_TARGET_LAYOUT =    GPU_BASEADDR + 32'h0000A310;
parameter GPU_PP1_WB2_TARGET_LAYOUT_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_TARGET_SCANLINE_LENGTH =    GPU_BASEADDR + 32'h0000A314;
parameter GPU_PP1_WB2_TARGET_SCANLINE_LENGTH_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_TARGET_FLAGS =    GPU_BASEADDR + 32'h0000A318;
parameter GPU_PP1_WB2_TARGET_FLAGS_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_MRT_ENABLE =    GPU_BASEADDR + 32'h0000A31C;
parameter GPU_PP1_WB2_MRT_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_MRT_OFFSET =    GPU_BASEADDR + 32'h0000A320;
parameter GPU_PP1_WB2_MRT_OFFSET_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_GLOBAL_TEST_ENABLE =    GPU_BASEADDR + 32'h0000A324;
parameter GPU_PP1_WB2_GLOBAL_TEST_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_GLOBAL_TEST_REF_VALUE =    GPU_BASEADDR + 32'h0000A328;
parameter GPU_PP1_WB2_GLOBAL_TEST_REF_VALUE_DEFVAL =   32'h0;
parameter GPU_PP1_WB2_GLOBAL_TEST_CMP_FUNC =    GPU_BASEADDR + 32'h0000A32C;
parameter GPU_PP1_WB2_GLOBAL_TEST_CMP_FUNC_DEFVAL =   32'h0;
parameter GPU_PP1_VERSION =    GPU_BASEADDR + 32'h0000B000;
parameter GPU_PP1_VERSION_DEFVAL =   32'hcd0007;
parameter GPU_PP1_CURRENT_REND_LIST_ADDR =    GPU_BASEADDR + 32'h0000B004;
parameter GPU_PP1_CURRENT_REND_LIST_ADDR_DEFVAL =   32'h0;
parameter GPU_PP1_STATUS =    GPU_BASEADDR + 32'h0000B008;
parameter GPU_PP1_STATUS_DEFVAL =   32'h0;
parameter GPU_PP1_CTRL_MGMT =    GPU_BASEADDR + 32'h0000B00C;
parameter GPU_PP1_CTRL_MGMT_DEFVAL =   32'h0;
parameter GPU_PP1_LAST_TILE_POS_START =    GPU_BASEADDR + 32'h0000B010;
parameter GPU_PP1_LAST_TILE_POS_START_DEFVAL =   32'h0;
parameter GPU_PP1_LAST_TILE_POS_END =    GPU_BASEADDR + 32'h0000B014;
parameter GPU_PP1_LAST_TILE_POS_END_DEFVAL =   32'h0;
parameter GPU_PP1_INT_RAWSTAT =    GPU_BASEADDR + 32'h0000B020;
parameter GPU_PP1_INT_RAWSTAT_DEFVAL =   32'h0;
parameter GPU_PP1_INT_CLEAR =    GPU_BASEADDR + 32'h0000B024;
parameter GPU_PP1_INT_CLEAR_DEFVAL =   32'h0;
parameter GPU_PP1_INT_STATUS =    GPU_BASEADDR + 32'h0000B02C;
parameter GPU_PP1_INT_STATUS_DEFVAL =   32'h0;
parameter GPU_PP1_WRITE_BOUNDARY_ENABLE =    GPU_BASEADDR + 32'h0000B040;
parameter GPU_PP1_WRITE_BOUNDARY_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP1_WRITE_BOUNDARY_LOW =    GPU_BASEADDR + 32'h0000B044;
parameter GPU_PP1_WRITE_BOUNDARY_LOW_DEFVAL =   32'h0;
parameter GPU_PP1_WRITE_BOUNDARY_HIGH =    GPU_BASEADDR + 32'h0000B048;
parameter GPU_PP1_WRITE_BOUNDARY_HIGH_DEFVAL =   32'h0;
parameter GPU_PP1_WRITE_BOUNDARY_ADDRESS =    GPU_BASEADDR + 32'h0000B04C;
parameter GPU_PP1_WRITE_BOUNDARY_ADDRESS_DEFVAL =   32'h0;
parameter GPU_PP1_BUS_ERROR_STATUS =    GPU_BASEADDR + 32'h0000B050;
parameter GPU_PP1_BUS_ERROR_STATUS_DEFVAL =   32'h0;
parameter GPU_PP1_WATCHDOG_DISABLE =    GPU_BASEADDR + 32'h0000B060;
parameter GPU_PP1_WATCHDOG_DISABLE_DEFVAL =   32'h0;
parameter GPU_PP1_WATCHDOG_TIMEOUT =    GPU_BASEADDR + 32'h0000B064;
parameter GPU_PP1_WATCHDOG_TIMEOUT_DEFVAL =   32'h0;
parameter GPU_PP1_PERF_CNT_0_ENABLE =    GPU_BASEADDR + 32'h0000B080;
parameter GPU_PP1_PERF_CNT_0_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP1_PERF_CNT_0_SRC =    GPU_BASEADDR + 32'h0000B084;
parameter GPU_PP1_PERF_CNT_0_SRC_DEFVAL =   32'h0;
parameter GPU_PP1_PERF_CNT_0_LIMIT =    GPU_BASEADDR + 32'h0000B088;
parameter GPU_PP1_PERF_CNT_0_LIMIT_DEFVAL =   32'h0;
parameter GPU_PP1_PERF_CNT_0_VALUE =    GPU_BASEADDR + 32'h0000B08C;
parameter GPU_PP1_PERF_CNT_0_VALUE_DEFVAL =   32'h0;
parameter GPU_PP1_PERF_CNT_1_ENABLE =    GPU_BASEADDR + 32'h0000B0A0;
parameter GPU_PP1_PERF_CNT_1_ENABLE_DEFVAL =   32'h0;
parameter GPU_PP1_PERF_CNT_1_SRC =    GPU_BASEADDR + 32'h0000B0A4;
parameter GPU_PP1_PERF_CNT_1_SRC_DEFVAL =   32'h0;
parameter GPU_PP1_PERF_CNT_1_LIMIT =    GPU_BASEADDR + 32'h0000B0A8;
parameter GPU_PP1_PERF_CNT_1_LIMIT_DEFVAL =   32'h0;
parameter GPU_PP1_PERF_CNT_1_VALUE =    GPU_BASEADDR + 32'h0000B0AC;
parameter GPU_PP1_PERF_CNT_1_VALUE_DEFVAL =   32'h0;
parameter GPU_PP1_PERFMON_CONTR =    GPU_BASEADDR + 32'h0000B0B0;
parameter GPU_PP1_PERFMON_CONTR_DEFVAL =   32'h0;
parameter GPU_PP1_PERFMON_BASE =    GPU_BASEADDR + 32'h0000B0B4;
parameter GPU_PP1_PERFMON_BASE_DEFVAL =   32'h0;
parameter I2C0_CONTROL_REG0 =    I2C0_BASEADDR + 32'h00000000;
parameter I2C0_CONTROL_REG0_DEFVAL =   16'h0;
parameter I2C0_STATUS_REG0 =    I2C0_BASEADDR + 32'h00000004;
parameter I2C0_STATUS_REG0_DEFVAL =   16'h0;
parameter I2C0_I2C_ADDRESS_REG0 =    I2C0_BASEADDR + 32'h00000008;
parameter I2C0_I2C_ADDRESS_REG0_DEFVAL =   16'h0;
parameter I2C0_I2C_DATA_REG0 =    I2C0_BASEADDR + 32'h0000000C;
parameter I2C0_I2C_DATA_REG0_DEFVAL =   16'h0;
parameter I2C0_INTERRUPT_STATUS_REG0 =    I2C0_BASEADDR + 32'h00000010;
parameter I2C0_INTERRUPT_STATUS_REG0_DEFVAL =   16'h0;
parameter I2C0_TRANSFER_SIZE_REG0 =    I2C0_BASEADDR + 32'h00000014;
parameter I2C0_TRANSFER_SIZE_REG0_DEFVAL =   8'h0;
parameter I2C0_SLAVE_MON_PAUSE_REG0 =    I2C0_BASEADDR + 32'h00000018;
parameter I2C0_SLAVE_MON_PAUSE_REG0_DEFVAL =   8'h0;
parameter I2C0_TIME_OUT_REG0 =    I2C0_BASEADDR + 32'h0000001C;
parameter I2C0_TIME_OUT_REG0_DEFVAL =   8'h1f;
parameter I2C0_INTRPT_MASK_REG0 =    I2C0_BASEADDR + 32'h00000020;
parameter I2C0_INTRPT_MASK_REG0_DEFVAL =   16'h2ff;
parameter I2C0_INTRPT_ENABLE_REG0 =    I2C0_BASEADDR + 32'h00000024;
parameter I2C0_INTRPT_ENABLE_REG0_DEFVAL =   16'h0;
parameter I2C0_INTRPT_DISABLE_REG0 =    I2C0_BASEADDR + 32'h00000028;
parameter I2C0_INTRPT_DISABLE_REG0_DEFVAL =   16'h0;
parameter I2C0_GLITCH_FILTER_REG =    I2C0_BASEADDR + 32'h0000002C;
parameter I2C0_GLITCH_FILTER_REG_DEFVAL =   16'h5;
parameter I2C1_CONTROL_REG0 =    I2C1_BASEADDR + 32'h00000000;
parameter I2C1_CONTROL_REG0_DEFVAL =   16'h0;
parameter I2C1_STATUS_REG0 =    I2C1_BASEADDR + 32'h00000004;
parameter I2C1_STATUS_REG0_DEFVAL =   16'h0;
parameter I2C1_I2C_ADDRESS_REG0 =    I2C1_BASEADDR + 32'h00000008;
parameter I2C1_I2C_ADDRESS_REG0_DEFVAL =   16'h0;
parameter I2C1_I2C_DATA_REG0 =    I2C1_BASEADDR + 32'h0000000C;
parameter I2C1_I2C_DATA_REG0_DEFVAL =   16'h0;
parameter I2C1_INTERRUPT_STATUS_REG0 =    I2C1_BASEADDR + 32'h00000010;
parameter I2C1_INTERRUPT_STATUS_REG0_DEFVAL =   16'h0;
parameter I2C1_TRANSFER_SIZE_REG0 =    I2C1_BASEADDR + 32'h00000014;
parameter I2C1_TRANSFER_SIZE_REG0_DEFVAL =   8'h0;
parameter I2C1_SLAVE_MON_PAUSE_REG0 =    I2C1_BASEADDR + 32'h00000018;
parameter I2C1_SLAVE_MON_PAUSE_REG0_DEFVAL =   8'h0;
parameter I2C1_TIME_OUT_REG0 =    I2C1_BASEADDR + 32'h0000001C;
parameter I2C1_TIME_OUT_REG0_DEFVAL =   8'h1f;
parameter I2C1_INTRPT_MASK_REG0 =    I2C1_BASEADDR + 32'h00000020;
parameter I2C1_INTRPT_MASK_REG0_DEFVAL =   16'h2ff;
parameter I2C1_INTRPT_ENABLE_REG0 =    I2C1_BASEADDR + 32'h00000024;
parameter I2C1_INTRPT_ENABLE_REG0_DEFVAL =   16'h0;
parameter I2C1_INTRPT_DISABLE_REG0 =    I2C1_BASEADDR + 32'h00000028;
parameter I2C1_INTRPT_DISABLE_REG0_DEFVAL =   16'h0;
parameter I2C1_GLITCH_FILTER_REG =    I2C1_BASEADDR + 32'h0000002C;
parameter I2C1_GLITCH_FILTER_REG_DEFVAL =   16'h5;
parameter IOU_GPV_PERIPH_ID_4 =    IOU_GPV_BASEADDR + 32'h00001FD0;
parameter IOU_GPV_PERIPH_ID_4_DEFVAL =   32'h4;
parameter IOU_GPV_PERIPH_ID_5 =    IOU_GPV_BASEADDR + 32'h00001FD4;
parameter IOU_GPV_PERIPH_ID_5_DEFVAL =   32'h0;
parameter IOU_GPV_PERIPH_ID_6 =    IOU_GPV_BASEADDR + 32'h00001FD8;
parameter IOU_GPV_PERIPH_ID_6_DEFVAL =   32'h0;
parameter IOU_GPV_PERIPH_ID_7 =    IOU_GPV_BASEADDR + 32'h00001FDC;
parameter IOU_GPV_PERIPH_ID_7_DEFVAL =   32'h0;
parameter IOU_GPV_PERIPH_ID_0 =    IOU_GPV_BASEADDR + 32'h00001FE0;
parameter IOU_GPV_PERIPH_ID_0_DEFVAL =   32'h0;
parameter IOU_GPV_PERIPH_ID_1 =    IOU_GPV_BASEADDR + 32'h00001FE4;
parameter IOU_GPV_PERIPH_ID_1_DEFVAL =   32'hb4;
parameter IOU_GPV_PERIPH_ID_2 =    IOU_GPV_BASEADDR + 32'h00001FE8;
parameter IOU_GPV_PERIPH_ID_2_DEFVAL =   32'h2b;
parameter IOU_GPV_PERIPH_ID_3 =    IOU_GPV_BASEADDR + 32'h00001FEC;
parameter IOU_GPV_PERIPH_ID_3_DEFVAL =   32'h0;
parameter IOU_GPV_COMP_ID_0 =    IOU_GPV_BASEADDR + 32'h00001FF0;
parameter IOU_GPV_COMP_ID_0_DEFVAL =   32'hd;
parameter IOU_GPV_COMP_ID_1 =    IOU_GPV_BASEADDR + 32'h00001FF4;
parameter IOU_GPV_COMP_ID_1_DEFVAL =   32'hf0;
parameter IOU_GPV_COMP_ID_2 =    IOU_GPV_BASEADDR + 32'h00001FF8;
parameter IOU_GPV_COMP_ID_2_DEFVAL =   32'h5;
parameter IOU_GPV_COMP_ID_3 =    IOU_GPV_BASEADDR + 32'h00001FFC;
parameter IOU_GPV_COMP_ID_3_DEFVAL =   32'hb1;
parameter IOU_GPV_INTIOU_INTLPD_FN_MOD_ISS_BM =    IOU_GPV_BASEADDR + 32'h00002008;
parameter IOU_GPV_INTIOU_INTLPD_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter IOU_GPV_APB_NS_0_IB_FN_MOD_ISS_BM =    IOU_GPV_BASEADDR + 32'h00007008;
parameter IOU_GPV_APB_NS_0_IB_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter IOU_GPV_APB_NS_1_IB_FN_MOD_ISS_BM =    IOU_GPV_BASEADDR + 32'h00008008;
parameter IOU_GPV_APB_NS_1_IB_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter IOU_GPV_INTLPD_INTIOU_FN_MOD =    IOU_GPV_BASEADDR + 32'h00042108;
parameter IOU_GPV_INTLPD_INTIOU_FN_MOD_DEFVAL =   32'h0;
parameter IOU_GPV_INTLPD_INTIOU_QOS_CNTL =    IOU_GPV_BASEADDR + 32'h0004210C;
parameter IOU_GPV_INTLPD_INTIOU_QOS_CNTL_DEFVAL =   32'h0;
parameter IOU_GPV_INTLPD_INTIOU_MAX_OT =    IOU_GPV_BASEADDR + 32'h00042110;
parameter IOU_GPV_INTLPD_INTIOU_MAX_OT_DEFVAL =   32'h0;
parameter IOU_GPV_INTLPD_INTIOU_MAX_COMB_OT =    IOU_GPV_BASEADDR + 32'h00042114;
parameter IOU_GPV_INTLPD_INTIOU_MAX_COMB_OT_DEFVAL =   32'h0;
parameter IOU_GPV_INTLPD_INTIOU_AW_P =    IOU_GPV_BASEADDR + 32'h00042118;
parameter IOU_GPV_INTLPD_INTIOU_AW_P_DEFVAL =   32'h0;
parameter IOU_GPV_INTLPD_INTIOU_AW_B =    IOU_GPV_BASEADDR + 32'h0004211C;
parameter IOU_GPV_INTLPD_INTIOU_AW_B_DEFVAL =   32'h0;
parameter IOU_GPV_INTLPD_INTIOU_AW_R =    IOU_GPV_BASEADDR + 32'h00042120;
parameter IOU_GPV_INTLPD_INTIOU_AW_R_DEFVAL =   32'h0;
parameter IOU_GPV_INTLPD_INTIOU_AR_P =    IOU_GPV_BASEADDR + 32'h00042124;
parameter IOU_GPV_INTLPD_INTIOU_AR_P_DEFVAL =   32'h0;
parameter IOU_GPV_INTLPD_INTIOU_AR_B =    IOU_GPV_BASEADDR + 32'h00042128;
parameter IOU_GPV_INTLPD_INTIOU_AR_B_DEFVAL =   32'h0;
parameter IOU_GPV_INTLPD_INTIOU_AR_R =    IOU_GPV_BASEADDR + 32'h0004212C;
parameter IOU_GPV_INTLPD_INTIOU_AR_R_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_READ_QOS =    IOU_GPV_BASEADDR + 32'h00043100;
parameter IOU_GPV_GEM0M_INTIOU_READ_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_WRITE_QOS =    IOU_GPV_BASEADDR + 32'h00043104;
parameter IOU_GPV_GEM0M_INTIOU_WRITE_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_FN_MOD =    IOU_GPV_BASEADDR + 32'h00043108;
parameter IOU_GPV_GEM0M_INTIOU_FN_MOD_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_QOS_CNTL =    IOU_GPV_BASEADDR + 32'h0004310C;
parameter IOU_GPV_GEM0M_INTIOU_QOS_CNTL_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_MAX_OT =    IOU_GPV_BASEADDR + 32'h00043110;
parameter IOU_GPV_GEM0M_INTIOU_MAX_OT_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_MAX_COMB_OT =    IOU_GPV_BASEADDR + 32'h00043114;
parameter IOU_GPV_GEM0M_INTIOU_MAX_COMB_OT_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_AW_P =    IOU_GPV_BASEADDR + 32'h00043118;
parameter IOU_GPV_GEM0M_INTIOU_AW_P_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_AW_B =    IOU_GPV_BASEADDR + 32'h0004311C;
parameter IOU_GPV_GEM0M_INTIOU_AW_B_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_AW_R =    IOU_GPV_BASEADDR + 32'h00043120;
parameter IOU_GPV_GEM0M_INTIOU_AW_R_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_AR_P =    IOU_GPV_BASEADDR + 32'h00043124;
parameter IOU_GPV_GEM0M_INTIOU_AR_P_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_AR_B =    IOU_GPV_BASEADDR + 32'h00043128;
parameter IOU_GPV_GEM0M_INTIOU_AR_B_DEFVAL =   32'h0;
parameter IOU_GPV_GEM0M_INTIOU_AR_R =    IOU_GPV_BASEADDR + 32'h0004312C;
parameter IOU_GPV_GEM0M_INTIOU_AR_R_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_READ_QOS =    IOU_GPV_BASEADDR + 32'h00044100;
parameter IOU_GPV_GEM1M_INTIOU_READ_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_WRITE_QOS =    IOU_GPV_BASEADDR + 32'h00044104;
parameter IOU_GPV_GEM1M_INTIOU_WRITE_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_FN_MOD =    IOU_GPV_BASEADDR + 32'h00044108;
parameter IOU_GPV_GEM1M_INTIOU_FN_MOD_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_QOS_CNTL =    IOU_GPV_BASEADDR + 32'h0004410C;
parameter IOU_GPV_GEM1M_INTIOU_QOS_CNTL_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_MAX_OT =    IOU_GPV_BASEADDR + 32'h00044110;
parameter IOU_GPV_GEM1M_INTIOU_MAX_OT_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_MAX_COMB_OT =    IOU_GPV_BASEADDR + 32'h00044114;
parameter IOU_GPV_GEM1M_INTIOU_MAX_COMB_OT_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_AW_P =    IOU_GPV_BASEADDR + 32'h00044118;
parameter IOU_GPV_GEM1M_INTIOU_AW_P_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_AW_B =    IOU_GPV_BASEADDR + 32'h0004411C;
parameter IOU_GPV_GEM1M_INTIOU_AW_B_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_AW_R =    IOU_GPV_BASEADDR + 32'h00044120;
parameter IOU_GPV_GEM1M_INTIOU_AW_R_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_AR_P =    IOU_GPV_BASEADDR + 32'h00044124;
parameter IOU_GPV_GEM1M_INTIOU_AR_P_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_AR_B =    IOU_GPV_BASEADDR + 32'h00044128;
parameter IOU_GPV_GEM1M_INTIOU_AR_B_DEFVAL =   32'h0;
parameter IOU_GPV_GEM1M_INTIOU_AR_R =    IOU_GPV_BASEADDR + 32'h0004412C;
parameter IOU_GPV_GEM1M_INTIOU_AR_R_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_READ_QOS =    IOU_GPV_BASEADDR + 32'h00045100;
parameter IOU_GPV_GEM2M_INTIOU_READ_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_WRITE_QOS =    IOU_GPV_BASEADDR + 32'h00045104;
parameter IOU_GPV_GEM2M_INTIOU_WRITE_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_FN_MOD =    IOU_GPV_BASEADDR + 32'h00045108;
parameter IOU_GPV_GEM2M_INTIOU_FN_MOD_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_QOS_CNTL =    IOU_GPV_BASEADDR + 32'h0004510C;
parameter IOU_GPV_GEM2M_INTIOU_QOS_CNTL_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_MAX_OT =    IOU_GPV_BASEADDR + 32'h00045110;
parameter IOU_GPV_GEM2M_INTIOU_MAX_OT_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_MAX_COMB_OT =    IOU_GPV_BASEADDR + 32'h00045114;
parameter IOU_GPV_GEM2M_INTIOU_MAX_COMB_OT_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_AW_P =    IOU_GPV_BASEADDR + 32'h00045118;
parameter IOU_GPV_GEM2M_INTIOU_AW_P_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_AW_B =    IOU_GPV_BASEADDR + 32'h0004511C;
parameter IOU_GPV_GEM2M_INTIOU_AW_B_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_AW_R =    IOU_GPV_BASEADDR + 32'h00045120;
parameter IOU_GPV_GEM2M_INTIOU_AW_R_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_AR_P =    IOU_GPV_BASEADDR + 32'h00045124;
parameter IOU_GPV_GEM2M_INTIOU_AR_P_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_AR_B =    IOU_GPV_BASEADDR + 32'h00045128;
parameter IOU_GPV_GEM2M_INTIOU_AR_B_DEFVAL =   32'h0;
parameter IOU_GPV_GEM2M_INTIOU_AR_R =    IOU_GPV_BASEADDR + 32'h0004512C;
parameter IOU_GPV_GEM2M_INTIOU_AR_R_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_READ_QOS =    IOU_GPV_BASEADDR + 32'h00046100;
parameter IOU_GPV_GEM3M_INTIOU_READ_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_WRITE_QOS =    IOU_GPV_BASEADDR + 32'h00046104;
parameter IOU_GPV_GEM3M_INTIOU_WRITE_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_FN_MOD =    IOU_GPV_BASEADDR + 32'h00046108;
parameter IOU_GPV_GEM3M_INTIOU_FN_MOD_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_QOS_CNTL =    IOU_GPV_BASEADDR + 32'h0004610C;
parameter IOU_GPV_GEM3M_INTIOU_QOS_CNTL_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_MAX_OT =    IOU_GPV_BASEADDR + 32'h00046110;
parameter IOU_GPV_GEM3M_INTIOU_MAX_OT_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_MAX_COMB_OT =    IOU_GPV_BASEADDR + 32'h00046114;
parameter IOU_GPV_GEM3M_INTIOU_MAX_COMB_OT_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_AW_P =    IOU_GPV_BASEADDR + 32'h00046118;
parameter IOU_GPV_GEM3M_INTIOU_AW_P_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_AW_B =    IOU_GPV_BASEADDR + 32'h0004611C;
parameter IOU_GPV_GEM3M_INTIOU_AW_B_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_AW_R =    IOU_GPV_BASEADDR + 32'h00046120;
parameter IOU_GPV_GEM3M_INTIOU_AW_R_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_AR_P =    IOU_GPV_BASEADDR + 32'h00046124;
parameter IOU_GPV_GEM3M_INTIOU_AR_P_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_AR_B =    IOU_GPV_BASEADDR + 32'h00046128;
parameter IOU_GPV_GEM3M_INTIOU_AR_B_DEFVAL =   32'h0;
parameter IOU_GPV_GEM3M_INTIOU_AR_R =    IOU_GPV_BASEADDR + 32'h0004612C;
parameter IOU_GPV_GEM3M_INTIOU_AR_R_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_FN_MOD2 =    IOU_GPV_BASEADDR + 32'h00047024;
parameter IOU_GPV_NANDM_INTIOU_IB_FN_MOD2_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_READ_QOS =    IOU_GPV_BASEADDR + 32'h00047100;
parameter IOU_GPV_NANDM_INTIOU_IB_READ_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_WRITE_QOS =    IOU_GPV_BASEADDR + 32'h00047104;
parameter IOU_GPV_NANDM_INTIOU_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_FN_MOD =    IOU_GPV_BASEADDR + 32'h00047108;
parameter IOU_GPV_NANDM_INTIOU_IB_FN_MOD_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_QOS_CNTL =    IOU_GPV_BASEADDR + 32'h0004710C;
parameter IOU_GPV_NANDM_INTIOU_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_MAX_OT =    IOU_GPV_BASEADDR + 32'h00047110;
parameter IOU_GPV_NANDM_INTIOU_IB_MAX_OT_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_MAX_COMB_OT =    IOU_GPV_BASEADDR + 32'h00047114;
parameter IOU_GPV_NANDM_INTIOU_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_AW_P =    IOU_GPV_BASEADDR + 32'h00047118;
parameter IOU_GPV_NANDM_INTIOU_IB_AW_P_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_AW_B =    IOU_GPV_BASEADDR + 32'h0004711C;
parameter IOU_GPV_NANDM_INTIOU_IB_AW_B_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_AW_R =    IOU_GPV_BASEADDR + 32'h00047120;
parameter IOU_GPV_NANDM_INTIOU_IB_AW_R_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_AR_P =    IOU_GPV_BASEADDR + 32'h00047124;
parameter IOU_GPV_NANDM_INTIOU_IB_AR_P_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_AR_B =    IOU_GPV_BASEADDR + 32'h00047128;
parameter IOU_GPV_NANDM_INTIOU_IB_AR_B_DEFVAL =   32'h0;
parameter IOU_GPV_NANDM_INTIOU_IB_AR_R =    IOU_GPV_BASEADDR + 32'h0004712C;
parameter IOU_GPV_NANDM_INTIOU_IB_AR_R_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_FN_MOD2 =    IOU_GPV_BASEADDR + 32'h00048024;
parameter IOU_GPV_SD0M_INTIOU_IB_FN_MOD2_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_READ_QOS =    IOU_GPV_BASEADDR + 32'h00048100;
parameter IOU_GPV_SD0M_INTIOU_IB_READ_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_WRITE_QOS =    IOU_GPV_BASEADDR + 32'h00048104;
parameter IOU_GPV_SD0M_INTIOU_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_FN_MOD =    IOU_GPV_BASEADDR + 32'h00048108;
parameter IOU_GPV_SD0M_INTIOU_IB_FN_MOD_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_QOS_CNTL =    IOU_GPV_BASEADDR + 32'h0004810C;
parameter IOU_GPV_SD0M_INTIOU_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_MAX_OT =    IOU_GPV_BASEADDR + 32'h00048110;
parameter IOU_GPV_SD0M_INTIOU_IB_MAX_OT_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_MAX_COMB_OT =    IOU_GPV_BASEADDR + 32'h00048114;
parameter IOU_GPV_SD0M_INTIOU_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_AW_P =    IOU_GPV_BASEADDR + 32'h00048118;
parameter IOU_GPV_SD0M_INTIOU_IB_AW_P_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_AW_B =    IOU_GPV_BASEADDR + 32'h0004811C;
parameter IOU_GPV_SD0M_INTIOU_IB_AW_B_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_AW_R =    IOU_GPV_BASEADDR + 32'h00048120;
parameter IOU_GPV_SD0M_INTIOU_IB_AW_R_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_AR_P =    IOU_GPV_BASEADDR + 32'h00048124;
parameter IOU_GPV_SD0M_INTIOU_IB_AR_P_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_AR_B =    IOU_GPV_BASEADDR + 32'h00048128;
parameter IOU_GPV_SD0M_INTIOU_IB_AR_B_DEFVAL =   32'h0;
parameter IOU_GPV_SD0M_INTIOU_IB_AR_R =    IOU_GPV_BASEADDR + 32'h0004812C;
parameter IOU_GPV_SD0M_INTIOU_IB_AR_R_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_FN_MOD2 =    IOU_GPV_BASEADDR + 32'h00049024;
parameter IOU_GPV_SD1M_INTIOU_IB_FN_MOD2_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_READ_QOS =    IOU_GPV_BASEADDR + 32'h00049100;
parameter IOU_GPV_SD1M_INTIOU_IB_READ_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_WRITE_QOS =    IOU_GPV_BASEADDR + 32'h00049104;
parameter IOU_GPV_SD1M_INTIOU_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_FN_MOD =    IOU_GPV_BASEADDR + 32'h00049108;
parameter IOU_GPV_SD1M_INTIOU_IB_FN_MOD_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_QOS_CNTL =    IOU_GPV_BASEADDR + 32'h0004910C;
parameter IOU_GPV_SD1M_INTIOU_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_MAX_OT =    IOU_GPV_BASEADDR + 32'h00049110;
parameter IOU_GPV_SD1M_INTIOU_IB_MAX_OT_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_MAX_COMB_OT =    IOU_GPV_BASEADDR + 32'h00049114;
parameter IOU_GPV_SD1M_INTIOU_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_AW_P =    IOU_GPV_BASEADDR + 32'h00049118;
parameter IOU_GPV_SD1M_INTIOU_IB_AW_P_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_AW_B =    IOU_GPV_BASEADDR + 32'h0004911C;
parameter IOU_GPV_SD1M_INTIOU_IB_AW_B_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_AW_R =    IOU_GPV_BASEADDR + 32'h00049120;
parameter IOU_GPV_SD1M_INTIOU_IB_AW_R_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_AR_P =    IOU_GPV_BASEADDR + 32'h00049124;
parameter IOU_GPV_SD1M_INTIOU_IB_AR_P_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_AR_B =    IOU_GPV_BASEADDR + 32'h00049128;
parameter IOU_GPV_SD1M_INTIOU_IB_AR_B_DEFVAL =   32'h0;
parameter IOU_GPV_SD1M_INTIOU_IB_AR_R =    IOU_GPV_BASEADDR + 32'h0004912C;
parameter IOU_GPV_SD1M_INTIOU_IB_AR_R_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_FN_MOD2 =    IOU_GPV_BASEADDR + 32'h0004A024;
parameter IOU_GPV_QSPIM_INTIOU_IB_FN_MOD2_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_READ_QOS =    IOU_GPV_BASEADDR + 32'h0004A100;
parameter IOU_GPV_QSPIM_INTIOU_IB_READ_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_WRITE_QOS =    IOU_GPV_BASEADDR + 32'h0004A104;
parameter IOU_GPV_QSPIM_INTIOU_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_FN_MOD =    IOU_GPV_BASEADDR + 32'h0004A108;
parameter IOU_GPV_QSPIM_INTIOU_IB_FN_MOD_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_QOS_CNTL =    IOU_GPV_BASEADDR + 32'h0004A10C;
parameter IOU_GPV_QSPIM_INTIOU_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_MAX_OT =    IOU_GPV_BASEADDR + 32'h0004A110;
parameter IOU_GPV_QSPIM_INTIOU_IB_MAX_OT_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_MAX_COMB_OT =    IOU_GPV_BASEADDR + 32'h0004A114;
parameter IOU_GPV_QSPIM_INTIOU_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_AW_P =    IOU_GPV_BASEADDR + 32'h0004A118;
parameter IOU_GPV_QSPIM_INTIOU_IB_AW_P_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_AW_B =    IOU_GPV_BASEADDR + 32'h0004A11C;
parameter IOU_GPV_QSPIM_INTIOU_IB_AW_B_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_AW_R =    IOU_GPV_BASEADDR + 32'h0004A120;
parameter IOU_GPV_QSPIM_INTIOU_IB_AW_R_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_AR_P =    IOU_GPV_BASEADDR + 32'h0004A124;
parameter IOU_GPV_QSPIM_INTIOU_IB_AR_P_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_AR_B =    IOU_GPV_BASEADDR + 32'h0004A128;
parameter IOU_GPV_QSPIM_INTIOU_IB_AR_B_DEFVAL =   32'h0;
parameter IOU_GPV_QSPIM_INTIOU_IB_AR_R =    IOU_GPV_BASEADDR + 32'h0004A12C;
parameter IOU_GPV_QSPIM_INTIOU_IB_AR_R_DEFVAL =   32'h0;
parameter IOU_SCNTRS_COUNTER_CONTROL_REGISTER =    IOU_SCNTRS_BASEADDR + 32'h00000000;
parameter IOU_SCNTRS_COUNTER_CONTROL_REGISTER_DEFVAL =   32'h0;
parameter IOU_SCNTRS_COUNTER_STATUS_REGISTER =    IOU_SCNTRS_BASEADDR + 32'h00000004;
parameter IOU_SCNTRS_COUNTER_STATUS_REGISTER_DEFVAL =   32'h0;
parameter IOU_SCNTRS_CURRENT_COUNTER_VALUE_LOWER_REGISTER =    IOU_SCNTRS_BASEADDR + 32'h00000008;
parameter IOU_SCNTRS_CURRENT_COUNTER_VALUE_LOWER_REGISTER_DEFVAL =   32'h0;
parameter IOU_SCNTRS_CURRENT_COUNTER_VALUE_UPPER_REGISTER =    IOU_SCNTRS_BASEADDR + 32'h0000000C;
parameter IOU_SCNTRS_CURRENT_COUNTER_VALUE_UPPER_REGISTER_DEFVAL =   32'h0;
parameter IOU_SCNTRS_BASE_FREQUENCY_ID_REGISTER =    IOU_SCNTRS_BASEADDR + 32'h00000020;
parameter IOU_SCNTRS_BASE_FREQUENCY_ID_REGISTER_DEFVAL =   32'h0;
parameter IOU_SCNTR_COUNTER_CONTROL_REGISTER =    IOU_SCNTR_BASEADDR + 32'h00000000;
parameter IOU_SCNTR_COUNTER_CONTROL_REGISTER_DEFVAL =   32'h0;
parameter IOU_SCNTR_COUNTER_STATUS_REGISTER =    IOU_SCNTR_BASEADDR + 32'h00000004;
parameter IOU_SCNTR_COUNTER_STATUS_REGISTER_DEFVAL =   32'h0;
parameter IOU_SCNTR_CURRENT_COUNTER_VALUE_LOWER_REGISTER =    IOU_SCNTR_BASEADDR + 32'h00000008;
parameter IOU_SCNTR_CURRENT_COUNTER_VALUE_LOWER_REGISTER_DEFVAL =   32'h0;
parameter IOU_SCNTR_CURRENT_COUNTER_VALUE_UPPER_REGISTER =    IOU_SCNTR_BASEADDR + 32'h0000000C;
parameter IOU_SCNTR_CURRENT_COUNTER_VALUE_UPPER_REGISTER_DEFVAL =   32'h0;
parameter IOU_SCNTR_BASE_FREQUENCY_ID_REGISTER =    IOU_SCNTR_BASEADDR + 32'h00000020;
parameter IOU_SCNTR_BASE_FREQUENCY_ID_REGISTER_DEFVAL =   32'h0;
parameter IOU_SECURE_SLCR_IOU_AXI_WPRTCN =    IOU_SECURE_SLCR_BASEADDR + 32'h00000000;
parameter IOU_SECURE_SLCR_IOU_AXI_WPRTCN_DEFVAL =   32'h0;
parameter IOU_SECURE_SLCR_IOU_AXI_RPRTCN =    IOU_SECURE_SLCR_BASEADDR + 32'h00000004;
parameter IOU_SECURE_SLCR_IOU_AXI_RPRTCN_DEFVAL =   32'h0;
parameter IOU_SECURE_SLCR_CTRL =    IOU_SECURE_SLCR_BASEADDR + 32'h00000040;
parameter IOU_SECURE_SLCR_CTRL_DEFVAL =   1'h0;
parameter IOU_SECURE_SLCR_ISR =    IOU_SECURE_SLCR_BASEADDR + 32'h00000044;
parameter IOU_SECURE_SLCR_ISR_DEFVAL =   1'h0;
parameter IOU_SECURE_SLCR_IMR =    IOU_SECURE_SLCR_BASEADDR + 32'h00000048;
parameter IOU_SECURE_SLCR_IMR_DEFVAL =   1'h1;
parameter IOU_SECURE_SLCR_IER =    IOU_SECURE_SLCR_BASEADDR + 32'h0000004C;
parameter IOU_SECURE_SLCR_IER_DEFVAL =   1'h0;
parameter IOU_SECURE_SLCR_IDR =    IOU_SECURE_SLCR_BASEADDR + 32'h00000050;
parameter IOU_SECURE_SLCR_IDR_DEFVAL =   1'h0;
parameter IOU_SECURE_SLCR_ITR =    IOU_SECURE_SLCR_BASEADDR + 32'h00000054;
parameter IOU_SECURE_SLCR_ITR_DEFVAL =   1'h0;
parameter IOU_SECURE_SLCR_ECO =    IOU_SECURE_SLCR_BASEADDR + 32'h00000080;
parameter IOU_SECURE_SLCR_ECO_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_0 =    IOU_SLCR_BASEADDR + 32'h00000000;
parameter IOU_SLCR_MIO_PIN_0_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_1 =    IOU_SLCR_BASEADDR + 32'h00000004;
parameter IOU_SLCR_MIO_PIN_1_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_2 =    IOU_SLCR_BASEADDR + 32'h00000008;
parameter IOU_SLCR_MIO_PIN_2_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_3 =    IOU_SLCR_BASEADDR + 32'h0000000C;
parameter IOU_SLCR_MIO_PIN_3_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_4 =    IOU_SLCR_BASEADDR + 32'h00000010;
parameter IOU_SLCR_MIO_PIN_4_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_5 =    IOU_SLCR_BASEADDR + 32'h00000014;
parameter IOU_SLCR_MIO_PIN_5_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_6 =    IOU_SLCR_BASEADDR + 32'h00000018;
parameter IOU_SLCR_MIO_PIN_6_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_7 =    IOU_SLCR_BASEADDR + 32'h0000001C;
parameter IOU_SLCR_MIO_PIN_7_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_8 =    IOU_SLCR_BASEADDR + 32'h00000020;
parameter IOU_SLCR_MIO_PIN_8_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_9 =    IOU_SLCR_BASEADDR + 32'h00000024;
parameter IOU_SLCR_MIO_PIN_9_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_10 =    IOU_SLCR_BASEADDR + 32'h00000028;
parameter IOU_SLCR_MIO_PIN_10_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_11 =    IOU_SLCR_BASEADDR + 32'h0000002C;
parameter IOU_SLCR_MIO_PIN_11_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_12 =    IOU_SLCR_BASEADDR + 32'h00000030;
parameter IOU_SLCR_MIO_PIN_12_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_13 =    IOU_SLCR_BASEADDR + 32'h00000034;
parameter IOU_SLCR_MIO_PIN_13_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_14 =    IOU_SLCR_BASEADDR + 32'h00000038;
parameter IOU_SLCR_MIO_PIN_14_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_15 =    IOU_SLCR_BASEADDR + 32'h0000003C;
parameter IOU_SLCR_MIO_PIN_15_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_16 =    IOU_SLCR_BASEADDR + 32'h00000040;
parameter IOU_SLCR_MIO_PIN_16_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_17 =    IOU_SLCR_BASEADDR + 32'h00000044;
parameter IOU_SLCR_MIO_PIN_17_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_18 =    IOU_SLCR_BASEADDR + 32'h00000048;
parameter IOU_SLCR_MIO_PIN_18_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_19 =    IOU_SLCR_BASEADDR + 32'h0000004C;
parameter IOU_SLCR_MIO_PIN_19_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_20 =    IOU_SLCR_BASEADDR + 32'h00000050;
parameter IOU_SLCR_MIO_PIN_20_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_21 =    IOU_SLCR_BASEADDR + 32'h00000054;
parameter IOU_SLCR_MIO_PIN_21_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_22 =    IOU_SLCR_BASEADDR + 32'h00000058;
parameter IOU_SLCR_MIO_PIN_22_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_23 =    IOU_SLCR_BASEADDR + 32'h0000005C;
parameter IOU_SLCR_MIO_PIN_23_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_24 =    IOU_SLCR_BASEADDR + 32'h00000060;
parameter IOU_SLCR_MIO_PIN_24_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_25 =    IOU_SLCR_BASEADDR + 32'h00000064;
parameter IOU_SLCR_MIO_PIN_25_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_26 =    IOU_SLCR_BASEADDR + 32'h00000068;
parameter IOU_SLCR_MIO_PIN_26_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_27 =    IOU_SLCR_BASEADDR + 32'h0000006C;
parameter IOU_SLCR_MIO_PIN_27_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_28 =    IOU_SLCR_BASEADDR + 32'h00000070;
parameter IOU_SLCR_MIO_PIN_28_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_29 =    IOU_SLCR_BASEADDR + 32'h00000074;
parameter IOU_SLCR_MIO_PIN_29_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_30 =    IOU_SLCR_BASEADDR + 32'h00000078;
parameter IOU_SLCR_MIO_PIN_30_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_31 =    IOU_SLCR_BASEADDR + 32'h0000007C;
parameter IOU_SLCR_MIO_PIN_31_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_32 =    IOU_SLCR_BASEADDR + 32'h00000080;
parameter IOU_SLCR_MIO_PIN_32_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_33 =    IOU_SLCR_BASEADDR + 32'h00000084;
parameter IOU_SLCR_MIO_PIN_33_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_34 =    IOU_SLCR_BASEADDR + 32'h00000088;
parameter IOU_SLCR_MIO_PIN_34_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_35 =    IOU_SLCR_BASEADDR + 32'h0000008C;
parameter IOU_SLCR_MIO_PIN_35_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_36 =    IOU_SLCR_BASEADDR + 32'h00000090;
parameter IOU_SLCR_MIO_PIN_36_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_37 =    IOU_SLCR_BASEADDR + 32'h00000094;
parameter IOU_SLCR_MIO_PIN_37_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_38 =    IOU_SLCR_BASEADDR + 32'h00000098;
parameter IOU_SLCR_MIO_PIN_38_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_39 =    IOU_SLCR_BASEADDR + 32'h0000009C;
parameter IOU_SLCR_MIO_PIN_39_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_40 =    IOU_SLCR_BASEADDR + 32'h000000A0;
parameter IOU_SLCR_MIO_PIN_40_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_41 =    IOU_SLCR_BASEADDR + 32'h000000A4;
parameter IOU_SLCR_MIO_PIN_41_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_42 =    IOU_SLCR_BASEADDR + 32'h000000A8;
parameter IOU_SLCR_MIO_PIN_42_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_43 =    IOU_SLCR_BASEADDR + 32'h000000AC;
parameter IOU_SLCR_MIO_PIN_43_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_44 =    IOU_SLCR_BASEADDR + 32'h000000B0;
parameter IOU_SLCR_MIO_PIN_44_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_45 =    IOU_SLCR_BASEADDR + 32'h000000B4;
parameter IOU_SLCR_MIO_PIN_45_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_46 =    IOU_SLCR_BASEADDR + 32'h000000B8;
parameter IOU_SLCR_MIO_PIN_46_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_47 =    IOU_SLCR_BASEADDR + 32'h000000BC;
parameter IOU_SLCR_MIO_PIN_47_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_48 =    IOU_SLCR_BASEADDR + 32'h000000C0;
parameter IOU_SLCR_MIO_PIN_48_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_49 =    IOU_SLCR_BASEADDR + 32'h000000C4;
parameter IOU_SLCR_MIO_PIN_49_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_50 =    IOU_SLCR_BASEADDR + 32'h000000C8;
parameter IOU_SLCR_MIO_PIN_50_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_51 =    IOU_SLCR_BASEADDR + 32'h000000CC;
parameter IOU_SLCR_MIO_PIN_51_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_52 =    IOU_SLCR_BASEADDR + 32'h000000D0;
parameter IOU_SLCR_MIO_PIN_52_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_53 =    IOU_SLCR_BASEADDR + 32'h000000D4;
parameter IOU_SLCR_MIO_PIN_53_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_54 =    IOU_SLCR_BASEADDR + 32'h000000D8;
parameter IOU_SLCR_MIO_PIN_54_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_55 =    IOU_SLCR_BASEADDR + 32'h000000DC;
parameter IOU_SLCR_MIO_PIN_55_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_56 =    IOU_SLCR_BASEADDR + 32'h000000E0;
parameter IOU_SLCR_MIO_PIN_56_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_57 =    IOU_SLCR_BASEADDR + 32'h000000E4;
parameter IOU_SLCR_MIO_PIN_57_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_58 =    IOU_SLCR_BASEADDR + 32'h000000E8;
parameter IOU_SLCR_MIO_PIN_58_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_59 =    IOU_SLCR_BASEADDR + 32'h000000EC;
parameter IOU_SLCR_MIO_PIN_59_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_60 =    IOU_SLCR_BASEADDR + 32'h000000F0;
parameter IOU_SLCR_MIO_PIN_60_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_61 =    IOU_SLCR_BASEADDR + 32'h000000F4;
parameter IOU_SLCR_MIO_PIN_61_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_62 =    IOU_SLCR_BASEADDR + 32'h000000F8;
parameter IOU_SLCR_MIO_PIN_62_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_63 =    IOU_SLCR_BASEADDR + 32'h000000FC;
parameter IOU_SLCR_MIO_PIN_63_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_64 =    IOU_SLCR_BASEADDR + 32'h00000100;
parameter IOU_SLCR_MIO_PIN_64_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_65 =    IOU_SLCR_BASEADDR + 32'h00000104;
parameter IOU_SLCR_MIO_PIN_65_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_66 =    IOU_SLCR_BASEADDR + 32'h00000108;
parameter IOU_SLCR_MIO_PIN_66_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_67 =    IOU_SLCR_BASEADDR + 32'h0000010C;
parameter IOU_SLCR_MIO_PIN_67_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_68 =    IOU_SLCR_BASEADDR + 32'h00000110;
parameter IOU_SLCR_MIO_PIN_68_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_69 =    IOU_SLCR_BASEADDR + 32'h00000114;
parameter IOU_SLCR_MIO_PIN_69_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_70 =    IOU_SLCR_BASEADDR + 32'h00000118;
parameter IOU_SLCR_MIO_PIN_70_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_71 =    IOU_SLCR_BASEADDR + 32'h0000011C;
parameter IOU_SLCR_MIO_PIN_71_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_72 =    IOU_SLCR_BASEADDR + 32'h00000120;
parameter IOU_SLCR_MIO_PIN_72_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_73 =    IOU_SLCR_BASEADDR + 32'h00000124;
parameter IOU_SLCR_MIO_PIN_73_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_74 =    IOU_SLCR_BASEADDR + 32'h00000128;
parameter IOU_SLCR_MIO_PIN_74_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_75 =    IOU_SLCR_BASEADDR + 32'h0000012C;
parameter IOU_SLCR_MIO_PIN_75_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_76 =    IOU_SLCR_BASEADDR + 32'h00000130;
parameter IOU_SLCR_MIO_PIN_76_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_PIN_77 =    IOU_SLCR_BASEADDR + 32'h00000134;
parameter IOU_SLCR_MIO_PIN_77_DEFVAL =   32'h0;
parameter IOU_SLCR_BANK0_CTRL0 =    IOU_SLCR_BASEADDR + 32'h00000138;
parameter IOU_SLCR_BANK0_CTRL0_DEFVAL =   26'h3ffffff;
parameter IOU_SLCR_BANK0_CTRL1 =    IOU_SLCR_BASEADDR + 32'h0000013C;
parameter IOU_SLCR_BANK0_CTRL1_DEFVAL =   26'h0;
parameter IOU_SLCR_BANK0_CTRL3 =    IOU_SLCR_BASEADDR + 32'h00000140;
parameter IOU_SLCR_BANK0_CTRL3_DEFVAL =   26'h0;
parameter IOU_SLCR_BANK0_CTRL4 =    IOU_SLCR_BASEADDR + 32'h00000144;
parameter IOU_SLCR_BANK0_CTRL4_DEFVAL =   26'h3ffffff;
parameter IOU_SLCR_BANK0_CTRL5 =    IOU_SLCR_BASEADDR + 32'h00000148;
parameter IOU_SLCR_BANK0_CTRL5_DEFVAL =   26'h3ffffff;
parameter IOU_SLCR_BANK0_CTRL6 =    IOU_SLCR_BASEADDR + 32'h0000014C;
parameter IOU_SLCR_BANK0_CTRL6_DEFVAL =   26'h0;
parameter IOU_SLCR_BANK0_STATUS =    IOU_SLCR_BASEADDR + 32'h00000150;
parameter IOU_SLCR_BANK0_STATUS_DEFVAL =   1'h0;
parameter IOU_SLCR_BANK1_CTRL0 =    IOU_SLCR_BASEADDR + 32'h00000154;
parameter IOU_SLCR_BANK1_CTRL0_DEFVAL =   26'h3ffffff;
parameter IOU_SLCR_BANK1_CTRL1 =    IOU_SLCR_BASEADDR + 32'h00000158;
parameter IOU_SLCR_BANK1_CTRL1_DEFVAL =   26'h0;
parameter IOU_SLCR_BANK1_CTRL3 =    IOU_SLCR_BASEADDR + 32'h0000015C;
parameter IOU_SLCR_BANK1_CTRL3_DEFVAL =   26'h0;
parameter IOU_SLCR_BANK1_CTRL4 =    IOU_SLCR_BASEADDR + 32'h00000160;
parameter IOU_SLCR_BANK1_CTRL4_DEFVAL =   26'h3ffffff;
parameter IOU_SLCR_BANK1_CTRL5 =    IOU_SLCR_BASEADDR + 32'h00000164;
parameter IOU_SLCR_BANK1_CTRL5_DEFVAL =   26'h3ffffff;
parameter IOU_SLCR_BANK1_CTRL6 =    IOU_SLCR_BASEADDR + 32'h00000168;
parameter IOU_SLCR_BANK1_CTRL6_DEFVAL =   26'h0;
parameter IOU_SLCR_BANK1_STATUS =    IOU_SLCR_BASEADDR + 32'h0000016C;
parameter IOU_SLCR_BANK1_STATUS_DEFVAL =   1'h0;
parameter IOU_SLCR_BANK2_CTRL0 =    IOU_SLCR_BASEADDR + 32'h00000170;
parameter IOU_SLCR_BANK2_CTRL0_DEFVAL =   26'h3ffffff;
parameter IOU_SLCR_BANK2_CTRL1 =    IOU_SLCR_BASEADDR + 32'h00000174;
parameter IOU_SLCR_BANK2_CTRL1_DEFVAL =   26'h0;
parameter IOU_SLCR_BANK2_CTRL3 =    IOU_SLCR_BASEADDR + 32'h00000178;
parameter IOU_SLCR_BANK2_CTRL3_DEFVAL =   26'h0;
parameter IOU_SLCR_BANK2_CTRL4 =    IOU_SLCR_BASEADDR + 32'h0000017C;
parameter IOU_SLCR_BANK2_CTRL4_DEFVAL =   26'h3ffffff;
parameter IOU_SLCR_BANK2_CTRL5 =    IOU_SLCR_BASEADDR + 32'h00000180;
parameter IOU_SLCR_BANK2_CTRL5_DEFVAL =   26'h3ffffff;
parameter IOU_SLCR_BANK2_CTRL6 =    IOU_SLCR_BASEADDR + 32'h00000184;
parameter IOU_SLCR_BANK2_CTRL6_DEFVAL =   26'h0;
parameter IOU_SLCR_BANK2_STATUS =    IOU_SLCR_BASEADDR + 32'h00000188;
parameter IOU_SLCR_BANK2_STATUS_DEFVAL =   1'h0;
parameter IOU_SLCR_MIO_LOOPBACK =    IOU_SLCR_BASEADDR + 32'h00000200;
parameter IOU_SLCR_MIO_LOOPBACK_DEFVAL =   32'h0;
parameter IOU_SLCR_MIO_MST_TRI0 =    IOU_SLCR_BASEADDR + 32'h00000204;
parameter IOU_SLCR_MIO_MST_TRI0_DEFVAL =   32'hffffffff;
parameter IOU_SLCR_MIO_MST_TRI1 =    IOU_SLCR_BASEADDR + 32'h00000208;
parameter IOU_SLCR_MIO_MST_TRI1_DEFVAL =   32'hffffffff;
parameter IOU_SLCR_MIO_MST_TRI2 =    IOU_SLCR_BASEADDR + 32'h0000020C;
parameter IOU_SLCR_MIO_MST_TRI2_DEFVAL =   32'h3fff;
parameter IOU_SLCR_WDT_CLK_SEL =    IOU_SLCR_BASEADDR + 32'h00000300;
parameter IOU_SLCR_WDT_CLK_SEL_DEFVAL =   32'h0;
parameter IOU_SLCR_CAN_MIO_CTRL =    IOU_SLCR_BASEADDR + 32'h00000304;
parameter IOU_SLCR_CAN_MIO_CTRL_DEFVAL =   32'h0;
parameter IOU_SLCR_GEM_CLK_CTRL =    IOU_SLCR_BASEADDR + 32'h00000308;
parameter IOU_SLCR_GEM_CLK_CTRL_DEFVAL =   32'h0;
parameter IOU_SLCR_SDIO_CLK_CTRL =    IOU_SLCR_BASEADDR + 32'h0000030C;
parameter IOU_SLCR_SDIO_CLK_CTRL_DEFVAL =   32'h0;
parameter IOU_SLCR_CTRL_REG_SD =    IOU_SLCR_BASEADDR + 32'h00000310;
parameter IOU_SLCR_CTRL_REG_SD_DEFVAL =   32'h0;
parameter IOU_SLCR_SD_ITAPDLY =    IOU_SLCR_BASEADDR + 32'h00000314;
parameter IOU_SLCR_SD_ITAPDLY_DEFVAL =   32'h0;
parameter IOU_SLCR_SD_OTAPDLYSEL =    IOU_SLCR_BASEADDR + 32'h00000318;
parameter IOU_SLCR_SD_OTAPDLYSEL_DEFVAL =   32'h0;
parameter IOU_SLCR_SD_CONFIG_REG1 =    IOU_SLCR_BASEADDR + 32'h0000031C;
parameter IOU_SLCR_SD_CONFIG_REG1_DEFVAL =   32'h32403240;
parameter IOU_SLCR_SD_CONFIG_REG2 =    IOU_SLCR_BASEADDR + 32'h00000320;
parameter IOU_SLCR_SD_CONFIG_REG2_DEFVAL =   32'hffc0ffc;
parameter IOU_SLCR_SD_CONFIG_REG3 =    IOU_SLCR_BASEADDR + 32'h00000324;
parameter IOU_SLCR_SD_CONFIG_REG3_DEFVAL =   32'h6070607;
parameter IOU_SLCR_SD_INITPRESET =    IOU_SLCR_BASEADDR + 32'h00000328;
parameter IOU_SLCR_SD_INITPRESET_DEFVAL =   32'h1000100;
parameter IOU_SLCR_SD_DSPPRESET =    IOU_SLCR_BASEADDR + 32'h0000032C;
parameter IOU_SLCR_SD_DSPPRESET_DEFVAL =   32'h40004;
parameter IOU_SLCR_SD_HSPDPRESET =    IOU_SLCR_BASEADDR + 32'h00000330;
parameter IOU_SLCR_SD_HSPDPRESET_DEFVAL =   32'h20002;
parameter IOU_SLCR_SD_SDR12PRESET =    IOU_SLCR_BASEADDR + 32'h00000334;
parameter IOU_SLCR_SD_SDR12PRESET_DEFVAL =   32'h40004;
parameter IOU_SLCR_SD_SDR25PRESET =    IOU_SLCR_BASEADDR + 32'h00000338;
parameter IOU_SLCR_SD_SDR25PRESET_DEFVAL =   32'h20002;
parameter IOU_SLCR_SD_SDR50PRSET =    IOU_SLCR_BASEADDR + 32'h0000033C;
parameter IOU_SLCR_SD_SDR50PRSET_DEFVAL =   32'h10001;
parameter IOU_SLCR_SD_SDR104PRST =    IOU_SLCR_BASEADDR + 32'h00000340;
parameter IOU_SLCR_SD_SDR104PRST_DEFVAL =   32'h0;
parameter IOU_SLCR_SD_DDR50PRESET =    IOU_SLCR_BASEADDR + 32'h00000344;
parameter IOU_SLCR_SD_DDR50PRESET_DEFVAL =   32'h20002;
parameter IOU_SLCR_SD_MAXCUR1P8 =    IOU_SLCR_BASEADDR + 32'h0000034C;
parameter IOU_SLCR_SD_MAXCUR1P8_DEFVAL =   32'h0;
parameter IOU_SLCR_SD_MAXCUR3P0 =    IOU_SLCR_BASEADDR + 32'h00000350;
parameter IOU_SLCR_SD_MAXCUR3P0_DEFVAL =   32'h0;
parameter IOU_SLCR_SD_MAXCUR3P3 =    IOU_SLCR_BASEADDR + 32'h00000354;
parameter IOU_SLCR_SD_MAXCUR3P3_DEFVAL =   32'h0;
parameter IOU_SLCR_SD_DLL_CTRL =    IOU_SLCR_BASEADDR + 32'h00000358;
parameter IOU_SLCR_SD_DLL_CTRL_DEFVAL =   32'h0;
parameter IOU_SLCR_SD_CDN_CTRL =    IOU_SLCR_BASEADDR + 32'h0000035C;
parameter IOU_SLCR_SD_CDN_CTRL_DEFVAL =   32'h0;
parameter IOU_SLCR_GEM_CTRL =    IOU_SLCR_BASEADDR + 32'h00000360;
parameter IOU_SLCR_GEM_CTRL_DEFVAL =   32'h0;
parameter IOU_SLCR_IOU_TTC_APB_CLK =    IOU_SLCR_BASEADDR + 32'h00000380;
parameter IOU_SLCR_IOU_TTC_APB_CLK_DEFVAL =   32'h0;
parameter IOU_SLCR_IOU_TAPDLY_BYPASS =    IOU_SLCR_BASEADDR + 32'h00000390;
parameter IOU_SLCR_IOU_TAPDLY_BYPASS_DEFVAL =   32'h7;
parameter IOU_SLCR_IOU_COHERENT_CTRL =    IOU_SLCR_BASEADDR + 32'h00000400;
parameter IOU_SLCR_IOU_COHERENT_CTRL_DEFVAL =   32'h0;
parameter IOU_SLCR_VIDEO_PSS_CLK_SEL =    IOU_SLCR_BASEADDR + 32'h00000404;
parameter IOU_SLCR_VIDEO_PSS_CLK_SEL_DEFVAL =   32'h0;
parameter IOU_SLCR_IOU_INTERCONNECT_ROUTE =    IOU_SLCR_BASEADDR + 32'h00000408;
parameter IOU_SLCR_IOU_INTERCONNECT_ROUTE_DEFVAL =   32'h0;
parameter IOU_SLCR_IOU_RAM_GEM0 =    IOU_SLCR_BASEADDR + 32'h00000500;
parameter IOU_SLCR_IOU_RAM_GEM0_DEFVAL =   32'h5b5b;
parameter IOU_SLCR_IOU_RAM_GEM1 =    IOU_SLCR_BASEADDR + 32'h00000504;
parameter IOU_SLCR_IOU_RAM_GEM1_DEFVAL =   32'h5b5b;
parameter IOU_SLCR_IOU_RAM_GEM2 =    IOU_SLCR_BASEADDR + 32'h00000508;
parameter IOU_SLCR_IOU_RAM_GEM2_DEFVAL =   32'h5b5b;
parameter IOU_SLCR_IOU_RAM_GEM3 =    IOU_SLCR_BASEADDR + 32'h0000050C;
parameter IOU_SLCR_IOU_RAM_GEM3_DEFVAL =   32'h5b5b;
parameter IOU_SLCR_IOU_RAM_SD0 =    IOU_SLCR_BASEADDR + 32'h00000510;
parameter IOU_SLCR_IOU_RAM_SD0_DEFVAL =   32'h5b;
parameter IOU_SLCR_IOU_RAM_SD1 =    IOU_SLCR_BASEADDR + 32'h00000514;
parameter IOU_SLCR_IOU_RAM_SD1_DEFVAL =   32'h5b;
parameter IOU_SLCR_IOU_RAM_CAN0 =    IOU_SLCR_BASEADDR + 32'h00000518;
parameter IOU_SLCR_IOU_RAM_CAN0_DEFVAL =   32'h5b5b5b;
parameter IOU_SLCR_IOU_RAM_CAN1 =    IOU_SLCR_BASEADDR + 32'h0000051C;
parameter IOU_SLCR_IOU_RAM_CAN1_DEFVAL =   32'h5b5b5b;
parameter IOU_SLCR_IOU_RAM_LQSPI =    IOU_SLCR_BASEADDR + 32'h00000520;
parameter IOU_SLCR_IOU_RAM_LQSPI_DEFVAL =   32'h2ddb;
parameter IOU_SLCR_IOU_RAM_NAND =    IOU_SLCR_BASEADDR + 32'h00000524;
parameter IOU_SLCR_IOU_RAM_NAND_DEFVAL =   32'h5b;
parameter IOU_SLCR_CTRL =    IOU_SLCR_BASEADDR + 32'h00000600;
parameter IOU_SLCR_CTRL_DEFVAL =   1'h0;
parameter IOU_SLCR_ISR =    IOU_SLCR_BASEADDR + 32'h00000700;
parameter IOU_SLCR_ISR_DEFVAL =   1'h0;
parameter IOU_SLCR_IMR =    IOU_SLCR_BASEADDR + 32'h00000704;
parameter IOU_SLCR_IMR_DEFVAL =   1'h1;
parameter IOU_SLCR_IER =    IOU_SLCR_BASEADDR + 32'h00000708;
parameter IOU_SLCR_IER_DEFVAL =   1'h0;
parameter IOU_SLCR_IDR =    IOU_SLCR_BASEADDR + 32'h0000070C;
parameter IOU_SLCR_IDR_DEFVAL =   1'h0;
parameter IOU_SLCR_ITR =    IOU_SLCR_BASEADDR + 32'h00000710;
parameter IOU_SLCR_ITR_DEFVAL =   1'h0;
parameter IOU_SLCR_ECO =    IOU_SLCR_BASEADDR + 32'h00000730;
parameter IOU_SLCR_ECO_DEFVAL =   32'h0;
parameter IOU_SLCR_XPD_REG0 =    IOU_SLCR_BASEADDR + 32'h00000800;
parameter IOU_SLCR_XPD_REG0_DEFVAL =   32'h0;
parameter IOU_SLCR_XPD_REG1 =    IOU_SLCR_BASEADDR + 32'h00000804;
parameter IOU_SLCR_XPD_REG1_DEFVAL =   32'h0;
parameter IOU_SLCR_XPD_CTRL0 =    IOU_SLCR_BASEADDR + 32'h00000808;
parameter IOU_SLCR_XPD_CTRL0_DEFVAL =   32'h0;
parameter IOU_SLCR_XPD_CTRL1 =    IOU_SLCR_BASEADDR + 32'h0000080C;
parameter IOU_SLCR_XPD_CTRL1_DEFVAL =   32'h0;
parameter IOU_SLCR_XPD_CTRL2 =    IOU_SLCR_BASEADDR + 32'h00000814;
parameter IOU_SLCR_XPD_CTRL2_DEFVAL =   32'h0;
parameter IOU_SLCR_XPD_CTRL3 =    IOU_SLCR_BASEADDR + 32'h00000818;
parameter IOU_SLCR_XPD_CTRL3_DEFVAL =   32'h0;
parameter IOU_SLCR_XPD_SOFT_RST =    IOU_SLCR_BASEADDR + 32'h0000081C;
parameter IOU_SLCR_XPD_SOFT_RST_DEFVAL =   32'h0;
parameter IOU_SLCR_XPD_STAT =    IOU_SLCR_BASEADDR + 32'h00000820;
parameter IOU_SLCR_XPD_STAT_DEFVAL =   32'h0;
parameter IPI_APU_TRIG =    IPI_BASEADDR + 32'h00000000;
parameter IPI_APU_TRIG_DEFVAL =   32'h0;
parameter IPI_APU_OBS =    IPI_BASEADDR + 32'h00000004;
parameter IPI_APU_OBS_DEFVAL =   32'h0;
parameter IPI_APU_ISR =    IPI_BASEADDR + 32'h00000010;
parameter IPI_APU_ISR_DEFVAL =   32'h0;
parameter IPI_APU_IMR =    IPI_BASEADDR + 32'h00000014;
parameter IPI_APU_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_APU_IER =    IPI_BASEADDR + 32'h00000018;
parameter IPI_APU_IER_DEFVAL =   32'h0;
parameter IPI_APU_IDR =    IPI_BASEADDR + 32'h0000001C;
parameter IPI_APU_IDR_DEFVAL =   32'h0;
parameter IPI_RPU_0_TRIG =    IPI_BASEADDR + 32'h00010000;
parameter IPI_RPU_0_TRIG_DEFVAL =   32'h0;
parameter IPI_RPU_0_OBS =    IPI_BASEADDR + 32'h00010004;
parameter IPI_RPU_0_OBS_DEFVAL =   32'h0;
parameter IPI_RPU_0_ISR =    IPI_BASEADDR + 32'h00010010;
parameter IPI_RPU_0_ISR_DEFVAL =   32'h0;
parameter IPI_RPU_0_IMR =    IPI_BASEADDR + 32'h00010014;
parameter IPI_RPU_0_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_RPU_0_IER =    IPI_BASEADDR + 32'h00010018;
parameter IPI_RPU_0_IER_DEFVAL =   32'h0;
parameter IPI_RPU_0_IDR =    IPI_BASEADDR + 32'h0001001C;
parameter IPI_RPU_0_IDR_DEFVAL =   32'h0;
parameter IPI_RPU_1_TRIG =    IPI_BASEADDR + 32'h00020000;
parameter IPI_RPU_1_TRIG_DEFVAL =   32'h0;
parameter IPI_RPU_1_OBS =    IPI_BASEADDR + 32'h00020004;
parameter IPI_RPU_1_OBS_DEFVAL =   32'h0;
parameter IPI_RPU_1_ISR =    IPI_BASEADDR + 32'h00020010;
parameter IPI_RPU_1_ISR_DEFVAL =   32'h0;
parameter IPI_RPU_1_IMR =    IPI_BASEADDR + 32'h00020014;
parameter IPI_RPU_1_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_RPU_1_IER =    IPI_BASEADDR + 32'h00020018;
parameter IPI_RPU_1_IER_DEFVAL =   32'h0;
parameter IPI_RPU_1_IDR =    IPI_BASEADDR + 32'h0002001C;
parameter IPI_RPU_1_IDR_DEFVAL =   32'h0;
parameter IPI_PMU_0_TRIG =    IPI_BASEADDR + 32'h00030000;
parameter IPI_PMU_0_TRIG_DEFVAL =   32'h0;
parameter IPI_PMU_0_OBS =    IPI_BASEADDR + 32'h00030004;
parameter IPI_PMU_0_OBS_DEFVAL =   32'h0;
parameter IPI_PMU_0_ISR =    IPI_BASEADDR + 32'h00030010;
parameter IPI_PMU_0_ISR_DEFVAL =   32'h0;
parameter IPI_PMU_0_IMR =    IPI_BASEADDR + 32'h00030014;
parameter IPI_PMU_0_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_PMU_0_IER =    IPI_BASEADDR + 32'h00030018;
parameter IPI_PMU_0_IER_DEFVAL =   32'h0;
parameter IPI_PMU_0_IDR =    IPI_BASEADDR + 32'h0003001C;
parameter IPI_PMU_0_IDR_DEFVAL =   32'h0;
parameter IPI_PMU_1_TRIG =    IPI_BASEADDR + 32'h00031000;
parameter IPI_PMU_1_TRIG_DEFVAL =   32'h0;
parameter IPI_PMU_1_OBS =    IPI_BASEADDR + 32'h00031004;
parameter IPI_PMU_1_OBS_DEFVAL =   32'h0;
parameter IPI_PMU_1_ISR =    IPI_BASEADDR + 32'h00031010;
parameter IPI_PMU_1_ISR_DEFVAL =   32'h0;
parameter IPI_PMU_1_IMR =    IPI_BASEADDR + 32'h00031014;
parameter IPI_PMU_1_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_PMU_1_IER =    IPI_BASEADDR + 32'h00031018;
parameter IPI_PMU_1_IER_DEFVAL =   32'h0;
parameter IPI_PMU_1_IDR =    IPI_BASEADDR + 32'h0003101C;
parameter IPI_PMU_1_IDR_DEFVAL =   32'h0;
parameter IPI_PMU_2_TRIG =    IPI_BASEADDR + 32'h00032000;
parameter IPI_PMU_2_TRIG_DEFVAL =   32'h0;
parameter IPI_PMU_2_OBS =    IPI_BASEADDR + 32'h00032004;
parameter IPI_PMU_2_OBS_DEFVAL =   32'h0;
parameter IPI_PMU_2_ISR =    IPI_BASEADDR + 32'h00032010;
parameter IPI_PMU_2_ISR_DEFVAL =   32'h0;
parameter IPI_PMU_2_IMR =    IPI_BASEADDR + 32'h00032014;
parameter IPI_PMU_2_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_PMU_2_IER =    IPI_BASEADDR + 32'h00032018;
parameter IPI_PMU_2_IER_DEFVAL =   32'h0;
parameter IPI_PMU_2_IDR =    IPI_BASEADDR + 32'h0003201C;
parameter IPI_PMU_2_IDR_DEFVAL =   32'h0;
parameter IPI_PMU_3_TRIG =    IPI_BASEADDR + 32'h00033000;
parameter IPI_PMU_3_TRIG_DEFVAL =   32'h0;
parameter IPI_PMU_3_OBS =    IPI_BASEADDR + 32'h00033004;
parameter IPI_PMU_3_OBS_DEFVAL =   32'h0;
parameter IPI_PMU_3_ISR =    IPI_BASEADDR + 32'h00033010;
parameter IPI_PMU_3_ISR_DEFVAL =   32'h0;
parameter IPI_PMU_3_IMR =    IPI_BASEADDR + 32'h00033014;
parameter IPI_PMU_3_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_PMU_3_IER =    IPI_BASEADDR + 32'h00033018;
parameter IPI_PMU_3_IER_DEFVAL =   32'h0;
parameter IPI_PMU_3_IDR =    IPI_BASEADDR + 32'h0003301C;
parameter IPI_PMU_3_IDR_DEFVAL =   32'h0;
parameter IPI_PL_0_TRIG =    IPI_BASEADDR + 32'h00040000;
parameter IPI_PL_0_TRIG_DEFVAL =   32'h0;
parameter IPI_PL_0_OBS =    IPI_BASEADDR + 32'h00040004;
parameter IPI_PL_0_OBS_DEFVAL =   32'h0;
parameter IPI_PL_0_ISR =    IPI_BASEADDR + 32'h00040010;
parameter IPI_PL_0_ISR_DEFVAL =   32'h0;
parameter IPI_PL_0_IMR =    IPI_BASEADDR + 32'h00040014;
parameter IPI_PL_0_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_PL_0_IER =    IPI_BASEADDR + 32'h00040018;
parameter IPI_PL_0_IER_DEFVAL =   32'h0;
parameter IPI_PL_0_IDR =    IPI_BASEADDR + 32'h0004001C;
parameter IPI_PL_0_IDR_DEFVAL =   32'h0;
parameter IPI_PL_1_TRIG =    IPI_BASEADDR + 32'h00050000;
parameter IPI_PL_1_TRIG_DEFVAL =   32'h0;
parameter IPI_PL_1_OBS =    IPI_BASEADDR + 32'h00050004;
parameter IPI_PL_1_OBS_DEFVAL =   32'h0;
parameter IPI_PL_1_ISR =    IPI_BASEADDR + 32'h00050010;
parameter IPI_PL_1_ISR_DEFVAL =   32'h0;
parameter IPI_PL_1_IMR =    IPI_BASEADDR + 32'h00050014;
parameter IPI_PL_1_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_PL_1_IER =    IPI_BASEADDR + 32'h00050018;
parameter IPI_PL_1_IER_DEFVAL =   32'h0;
parameter IPI_PL_1_IDR =    IPI_BASEADDR + 32'h0005001C;
parameter IPI_PL_1_IDR_DEFVAL =   32'h0;
parameter IPI_PL_2_TRIG =    IPI_BASEADDR + 32'h00060000;
parameter IPI_PL_2_TRIG_DEFVAL =   32'h0;
parameter IPI_PL_2_OBS =    IPI_BASEADDR + 32'h00060004;
parameter IPI_PL_2_OBS_DEFVAL =   32'h0;
parameter IPI_PL_2_ISR =    IPI_BASEADDR + 32'h00060010;
parameter IPI_PL_2_ISR_DEFVAL =   32'h0;
parameter IPI_PL_2_IMR =    IPI_BASEADDR + 32'h00060014;
parameter IPI_PL_2_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_PL_2_IER =    IPI_BASEADDR + 32'h00060018;
parameter IPI_PL_2_IER_DEFVAL =   32'h0;
parameter IPI_PL_2_IDR =    IPI_BASEADDR + 32'h0006001C;
parameter IPI_PL_2_IDR_DEFVAL =   32'h0;
parameter IPI_PL_3_TRIG =    IPI_BASEADDR + 32'h00070000;
parameter IPI_PL_3_TRIG_DEFVAL =   32'h0;
parameter IPI_PL_3_OBS =    IPI_BASEADDR + 32'h00070004;
parameter IPI_PL_3_OBS_DEFVAL =   32'h0;
parameter IPI_PL_3_ISR =    IPI_BASEADDR + 32'h00070010;
parameter IPI_PL_3_ISR_DEFVAL =   32'h0;
parameter IPI_PL_3_IMR =    IPI_BASEADDR + 32'h00070014;
parameter IPI_PL_3_IMR_DEFVAL =   32'hf0f0301;
parameter IPI_PL_3_IER =    IPI_BASEADDR + 32'h00070018;
parameter IPI_PL_3_IER_DEFVAL =   32'h0;
parameter IPI_PL_3_IDR =    IPI_BASEADDR + 32'h0007001C;
parameter IPI_PL_3_IDR_DEFVAL =   32'h0;
parameter IPI_IPI_CTRL =    IPI_BASEADDR + 32'h00080000;
parameter IPI_IPI_CTRL_DEFVAL =   32'h0;
parameter IPI_IPI_ISR =    IPI_BASEADDR + 32'h00080010;
parameter IPI_IPI_ISR_DEFVAL =   32'h0;
parameter IPI_IPI_IMR =    IPI_BASEADDR + 32'h00080014;
parameter IPI_IPI_IMR_DEFVAL =   32'h1;
parameter IPI_IPI_IER =    IPI_BASEADDR + 32'h00080018;
parameter IPI_IPI_IER_DEFVAL =   32'h0;
parameter IPI_IPI_ECO =    IPI_BASEADDR + 32'h00080020;
parameter IPI_IPI_ECO_DEFVAL =   32'h0;
parameter IPI_SAFETY_CHK =    IPI_BASEADDR + 32'h00080030;
parameter IPI_SAFETY_CHK_DEFVAL =   32'h0;
parameter IPI_IPI_IDR =    IPI_BASEADDR + 32'h000C001C;
parameter IPI_IPI_IDR_DEFVAL =   32'h0;
parameter LPD_GPV_PERIPH_ID_4 =    LPD_GPV_BASEADDR + 32'h00001FD0;
parameter LPD_GPV_PERIPH_ID_4_DEFVAL =   32'h4;
parameter LPD_GPV_PERIPH_ID_5 =    LPD_GPV_BASEADDR + 32'h00001FD4;
parameter LPD_GPV_PERIPH_ID_5_DEFVAL =   32'h0;
parameter LPD_GPV_PERIPH_ID_6 =    LPD_GPV_BASEADDR + 32'h00001FD8;
parameter LPD_GPV_PERIPH_ID_6_DEFVAL =   32'h0;
parameter LPD_GPV_PERIPH_ID_7 =    LPD_GPV_BASEADDR + 32'h00001FDC;
parameter LPD_GPV_PERIPH_ID_7_DEFVAL =   32'h0;
parameter LPD_GPV_PERIPH_ID_0 =    LPD_GPV_BASEADDR + 32'h00001FE0;
parameter LPD_GPV_PERIPH_ID_0_DEFVAL =   32'h0;
parameter LPD_GPV_PERIPH_ID_1 =    LPD_GPV_BASEADDR + 32'h00001FE4;
parameter LPD_GPV_PERIPH_ID_1_DEFVAL =   32'hb4;
parameter LPD_GPV_PERIPH_ID_2 =    LPD_GPV_BASEADDR + 32'h00001FE8;
parameter LPD_GPV_PERIPH_ID_2_DEFVAL =   32'h2b;
parameter LPD_GPV_PERIPH_ID_3 =    LPD_GPV_BASEADDR + 32'h00001FEC;
parameter LPD_GPV_PERIPH_ID_3_DEFVAL =   32'h0;
parameter LPD_GPV_COMP_ID_0 =    LPD_GPV_BASEADDR + 32'h00001FF0;
parameter LPD_GPV_COMP_ID_0_DEFVAL =   32'hd;
parameter LPD_GPV_COMP_ID_1 =    LPD_GPV_BASEADDR + 32'h00001FF4;
parameter LPD_GPV_COMP_ID_1_DEFVAL =   32'hf0;
parameter LPD_GPV_COMP_ID_2 =    LPD_GPV_BASEADDR + 32'h00001FF8;
parameter LPD_GPV_COMP_ID_2_DEFVAL =   32'h5;
parameter LPD_GPV_COMP_ID_3 =    LPD_GPV_BASEADDR + 32'h00001FFC;
parameter LPD_GPV_COMP_ID_3_DEFVAL =   32'hb1;
parameter LPD_GPV_INTLPD_OCM_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h00002008;
parameter LPD_GPV_INTLPD_OCM_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPD_RPUS0_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h00005008;
parameter LPD_GPV_INTLPD_RPUS0_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPD_RPUS1_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h00006008;
parameter LPD_GPV_INTLPD_RPUS1_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPD_USB0S_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h00007008;
parameter LPD_GPV_INTLPD_USB0S_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPD_USB1S_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h00008008;
parameter LPD_GPV_INTLPD_USB1S_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPD_AFIFS2_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h00009008;
parameter LPD_GPV_INTLPD_AFIFS2_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPD_INTIOU_IB_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h0000A008;
parameter LPD_GPV_INTLPD_INTIOU_IB_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPD_INTIOU_IB_FN_MOD =    LPD_GPV_BASEADDR + 32'h0000A108;
parameter LPD_GPV_INTLPD_INTIOU_IB_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_SLAVE_11_IB_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h0000D008;
parameter LPD_GPV_SLAVE_11_IB_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_READ_QOS =    LPD_GPV_BASEADDR + 32'h00042100;
parameter LPD_GPV_RPUM0_INTLPD_READ_QOS_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_WRITE_QOS =    LPD_GPV_BASEADDR + 32'h00042104;
parameter LPD_GPV_RPUM0_INTLPD_WRITE_QOS_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_FN_MOD =    LPD_GPV_BASEADDR + 32'h00042108;
parameter LPD_GPV_RPUM0_INTLPD_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004210C;
parameter LPD_GPV_RPUM0_INTLPD_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_MAX_OT =    LPD_GPV_BASEADDR + 32'h00042110;
parameter LPD_GPV_RPUM0_INTLPD_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h00042114;
parameter LPD_GPV_RPUM0_INTLPD_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_AW_P =    LPD_GPV_BASEADDR + 32'h00042118;
parameter LPD_GPV_RPUM0_INTLPD_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_AW_B =    LPD_GPV_BASEADDR + 32'h0004211C;
parameter LPD_GPV_RPUM0_INTLPD_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_AW_R =    LPD_GPV_BASEADDR + 32'h00042120;
parameter LPD_GPV_RPUM0_INTLPD_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_AR_P =    LPD_GPV_BASEADDR + 32'h00042124;
parameter LPD_GPV_RPUM0_INTLPD_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_AR_B =    LPD_GPV_BASEADDR + 32'h00042128;
parameter LPD_GPV_RPUM0_INTLPD_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM0_INTLPD_AR_R =    LPD_GPV_BASEADDR + 32'h0004212C;
parameter LPD_GPV_RPUM0_INTLPD_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_READ_QOS =    LPD_GPV_BASEADDR + 32'h00043100;
parameter LPD_GPV_RPUM1_INTLPD_READ_QOS_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_WRITE_QOS =    LPD_GPV_BASEADDR + 32'h00043104;
parameter LPD_GPV_RPUM1_INTLPD_WRITE_QOS_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_FN_MOD =    LPD_GPV_BASEADDR + 32'h00043108;
parameter LPD_GPV_RPUM1_INTLPD_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004310C;
parameter LPD_GPV_RPUM1_INTLPD_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_MAX_OT =    LPD_GPV_BASEADDR + 32'h00043110;
parameter LPD_GPV_RPUM1_INTLPD_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h00043114;
parameter LPD_GPV_RPUM1_INTLPD_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_AW_P =    LPD_GPV_BASEADDR + 32'h00043118;
parameter LPD_GPV_RPUM1_INTLPD_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_AW_B =    LPD_GPV_BASEADDR + 32'h0004311C;
parameter LPD_GPV_RPUM1_INTLPD_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_AW_R =    LPD_GPV_BASEADDR + 32'h00043120;
parameter LPD_GPV_RPUM1_INTLPD_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_AR_P =    LPD_GPV_BASEADDR + 32'h00043124;
parameter LPD_GPV_RPUM1_INTLPD_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_AR_B =    LPD_GPV_BASEADDR + 32'h00043128;
parameter LPD_GPV_RPUM1_INTLPD_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_RPUM1_INTLPD_AR_R =    LPD_GPV_BASEADDR + 32'h0004312C;
parameter LPD_GPV_RPUM1_INTLPD_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_FN_MOD2 =    LPD_GPV_BASEADDR + 32'h00044024;
parameter LPD_GPV_ADMAM_INTLPD_IB_FN_MOD2_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_FN_MOD =    LPD_GPV_BASEADDR + 32'h00044108;
parameter LPD_GPV_ADMAM_INTLPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004410C;
parameter LPD_GPV_ADMAM_INTLPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_MAX_OT =    LPD_GPV_BASEADDR + 32'h00044110;
parameter LPD_GPV_ADMAM_INTLPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h00044114;
parameter LPD_GPV_ADMAM_INTLPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_AW_P =    LPD_GPV_BASEADDR + 32'h00044118;
parameter LPD_GPV_ADMAM_INTLPD_IB_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_AW_B =    LPD_GPV_BASEADDR + 32'h0004411C;
parameter LPD_GPV_ADMAM_INTLPD_IB_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_AW_R =    LPD_GPV_BASEADDR + 32'h00044120;
parameter LPD_GPV_ADMAM_INTLPD_IB_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_AR_P =    LPD_GPV_BASEADDR + 32'h00044124;
parameter LPD_GPV_ADMAM_INTLPD_IB_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_AR_B =    LPD_GPV_BASEADDR + 32'h00044128;
parameter LPD_GPV_ADMAM_INTLPD_IB_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_ADMAM_INTLPD_IB_AR_R =    LPD_GPV_BASEADDR + 32'h0004412C;
parameter LPD_GPV_ADMAM_INTLPD_IB_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_FN_MOD =    LPD_GPV_BASEADDR + 32'h00045108;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004510C;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_MAX_OT =    LPD_GPV_BASEADDR + 32'h00045110;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h00045114;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AW_P =    LPD_GPV_BASEADDR + 32'h00045118;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AW_B =    LPD_GPV_BASEADDR + 32'h0004511C;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AW_R =    LPD_GPV_BASEADDR + 32'h00045120;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AR_P =    LPD_GPV_BASEADDR + 32'h00045124;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AR_B =    LPD_GPV_BASEADDR + 32'h00045128;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AR_R =    LPD_GPV_BASEADDR + 32'h0004512C;
parameter LPD_GPV_AFIFM6M_INTLPD_IB_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_FN_MOD2 =    LPD_GPV_BASEADDR + 32'h00047024;
parameter LPD_GPV_DAP_INTLPD_IB_FN_MOD2_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_READ_QOS =    LPD_GPV_BASEADDR + 32'h00047100;
parameter LPD_GPV_DAP_INTLPD_IB_READ_QOS_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_WRITE_QOS =    LPD_GPV_BASEADDR + 32'h00047104;
parameter LPD_GPV_DAP_INTLPD_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_FN_MOD =    LPD_GPV_BASEADDR + 32'h00047108;
parameter LPD_GPV_DAP_INTLPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004710C;
parameter LPD_GPV_DAP_INTLPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_MAX_OT =    LPD_GPV_BASEADDR + 32'h00047110;
parameter LPD_GPV_DAP_INTLPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h00047114;
parameter LPD_GPV_DAP_INTLPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_AW_P =    LPD_GPV_BASEADDR + 32'h00047118;
parameter LPD_GPV_DAP_INTLPD_IB_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_AW_B =    LPD_GPV_BASEADDR + 32'h0004711C;
parameter LPD_GPV_DAP_INTLPD_IB_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_AW_R =    LPD_GPV_BASEADDR + 32'h00047120;
parameter LPD_GPV_DAP_INTLPD_IB_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_AR_P =    LPD_GPV_BASEADDR + 32'h00047124;
parameter LPD_GPV_DAP_INTLPD_IB_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_AR_B =    LPD_GPV_BASEADDR + 32'h00047128;
parameter LPD_GPV_DAP_INTLPD_IB_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_DAP_INTLPD_IB_AR_R =    LPD_GPV_BASEADDR + 32'h0004712C;
parameter LPD_GPV_DAP_INTLPD_IB_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_READ_QOS =    LPD_GPV_BASEADDR + 32'h00048100;
parameter LPD_GPV_USB0M_INTLPD_IB_READ_QOS_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_WRITE_QOS =    LPD_GPV_BASEADDR + 32'h00048104;
parameter LPD_GPV_USB0M_INTLPD_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_FN_MOD =    LPD_GPV_BASEADDR + 32'h00048108;
parameter LPD_GPV_USB0M_INTLPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004810C;
parameter LPD_GPV_USB0M_INTLPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_MAX_OT =    LPD_GPV_BASEADDR + 32'h00048110;
parameter LPD_GPV_USB0M_INTLPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h00048114;
parameter LPD_GPV_USB0M_INTLPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_AW_P =    LPD_GPV_BASEADDR + 32'h00048118;
parameter LPD_GPV_USB0M_INTLPD_IB_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_AW_B =    LPD_GPV_BASEADDR + 32'h0004811C;
parameter LPD_GPV_USB0M_INTLPD_IB_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_AW_R =    LPD_GPV_BASEADDR + 32'h00048120;
parameter LPD_GPV_USB0M_INTLPD_IB_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_AR_P =    LPD_GPV_BASEADDR + 32'h00048124;
parameter LPD_GPV_USB0M_INTLPD_IB_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_AR_B =    LPD_GPV_BASEADDR + 32'h00048128;
parameter LPD_GPV_USB0M_INTLPD_IB_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_USB0M_INTLPD_IB_AR_R =    LPD_GPV_BASEADDR + 32'h0004812C;
parameter LPD_GPV_USB0M_INTLPD_IB_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_READ_QOS =    LPD_GPV_BASEADDR + 32'h00049100;
parameter LPD_GPV_USB1M_INTLPD_IB_READ_QOS_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_WRITE_QOS =    LPD_GPV_BASEADDR + 32'h00049104;
parameter LPD_GPV_USB1M_INTLPD_IB_WRITE_QOS_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_FN_MOD =    LPD_GPV_BASEADDR + 32'h00049108;
parameter LPD_GPV_USB1M_INTLPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004910C;
parameter LPD_GPV_USB1M_INTLPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_MAX_OT =    LPD_GPV_BASEADDR + 32'h00049110;
parameter LPD_GPV_USB1M_INTLPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h00049114;
parameter LPD_GPV_USB1M_INTLPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_AW_P =    LPD_GPV_BASEADDR + 32'h00049118;
parameter LPD_GPV_USB1M_INTLPD_IB_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_AW_B =    LPD_GPV_BASEADDR + 32'h0004911C;
parameter LPD_GPV_USB1M_INTLPD_IB_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_AW_R =    LPD_GPV_BASEADDR + 32'h00049120;
parameter LPD_GPV_USB1M_INTLPD_IB_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_AR_P =    LPD_GPV_BASEADDR + 32'h00049124;
parameter LPD_GPV_USB1M_INTLPD_IB_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_AR_B =    LPD_GPV_BASEADDR + 32'h00049128;
parameter LPD_GPV_USB1M_INTLPD_IB_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_USB1M_INTLPD_IB_AR_R =    LPD_GPV_BASEADDR + 32'h0004912C;
parameter LPD_GPV_USB1M_INTLPD_IB_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_INTIOU_INTLPD_IB_FN_MOD =    LPD_GPV_BASEADDR + 32'h0004A108;
parameter LPD_GPV_INTIOU_INTLPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_INTIOU_INTLPD_IB_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004A10C;
parameter LPD_GPV_INTIOU_INTLPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_INTIOU_INTLPD_IB_MAX_OT =    LPD_GPV_BASEADDR + 32'h0004A110;
parameter LPD_GPV_INTIOU_INTLPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_INTIOU_INTLPD_IB_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h0004A114;
parameter LPD_GPV_INTIOU_INTLPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_INTIOU_INTLPD_IB_AW_P =    LPD_GPV_BASEADDR + 32'h0004A118;
parameter LPD_GPV_INTIOU_INTLPD_IB_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_INTIOU_INTLPD_IB_AW_B =    LPD_GPV_BASEADDR + 32'h0004A11C;
parameter LPD_GPV_INTIOU_INTLPD_IB_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_INTIOU_INTLPD_IB_AW_R =    LPD_GPV_BASEADDR + 32'h0004A120;
parameter LPD_GPV_INTIOU_INTLPD_IB_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_INTIOU_INTLPD_IB_AR_P =    LPD_GPV_BASEADDR + 32'h0004A124;
parameter LPD_GPV_INTIOU_INTLPD_IB_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_INTIOU_INTLPD_IB_AR_B =    LPD_GPV_BASEADDR + 32'h0004A128;
parameter LPD_GPV_INTIOU_INTLPD_IB_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_INTIOU_INTLPD_IB_AR_R =    LPD_GPV_BASEADDR + 32'h0004A12C;
parameter LPD_GPV_INTIOU_INTLPD_IB_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_FN_MOD =    LPD_GPV_BASEADDR + 32'h0004B108;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004B10C;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_MAX_OT =    LPD_GPV_BASEADDR + 32'h0004B110;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h0004B114;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AW_P =    LPD_GPV_BASEADDR + 32'h0004B118;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AW_B =    LPD_GPV_BASEADDR + 32'h0004B11C;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AW_R =    LPD_GPV_BASEADDR + 32'h0004B120;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AR_P =    LPD_GPV_BASEADDR + 32'h0004B124;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AR_B =    LPD_GPV_BASEADDR + 32'h0004B128;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AR_R =    LPD_GPV_BASEADDR + 32'h0004B12C;
parameter LPD_GPV_INTCSUPMU_INTLPD_IB_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_FN_MOD =    LPD_GPV_BASEADDR + 32'h0004C108;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004C10C;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_MAX_OT =    LPD_GPV_BASEADDR + 32'h0004C110;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h0004C114;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AW_P =    LPD_GPV_BASEADDR + 32'h0004C118;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AW_B =    LPD_GPV_BASEADDR + 32'h0004C11C;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AW_R =    LPD_GPV_BASEADDR + 32'h0004C120;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AR_P =    LPD_GPV_BASEADDR + 32'h0004C124;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AR_B =    LPD_GPV_BASEADDR + 32'h0004C128;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AR_R =    LPD_GPV_BASEADDR + 32'h0004C12C;
parameter LPD_GPV_INTLPDINBOUND_INTLPDMAIN_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_INTFPD_INTLPDOCM_FN_MOD =    LPD_GPV_BASEADDR + 32'h0004D108;
parameter LPD_GPV_INTFPD_INTLPDOCM_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_INTFPD_INTLPDOCM_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h0004D10C;
parameter LPD_GPV_INTFPD_INTLPDOCM_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_INTFPD_INTLPDOCM_MAX_OT =    LPD_GPV_BASEADDR + 32'h0004D110;
parameter LPD_GPV_INTFPD_INTLPDOCM_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_INTFPD_INTLPDOCM_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h0004D114;
parameter LPD_GPV_INTFPD_INTLPDOCM_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_INTFPD_INTLPDOCM_AW_P =    LPD_GPV_BASEADDR + 32'h0004D118;
parameter LPD_GPV_INTFPD_INTLPDOCM_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_INTFPD_INTLPDOCM_AW_B =    LPD_GPV_BASEADDR + 32'h0004D11C;
parameter LPD_GPV_INTFPD_INTLPDOCM_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_INTFPD_INTLPDOCM_AW_R =    LPD_GPV_BASEADDR + 32'h0004D120;
parameter LPD_GPV_INTFPD_INTLPDOCM_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_INTFPD_INTLPDOCM_AR_P =    LPD_GPV_BASEADDR + 32'h0004D124;
parameter LPD_GPV_INTFPD_INTLPDOCM_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_INTFPD_INTLPDOCM_AR_B =    LPD_GPV_BASEADDR + 32'h0004D128;
parameter LPD_GPV_INTFPD_INTLPDOCM_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_INTFPD_INTLPDOCM_AR_R =    LPD_GPV_BASEADDR + 32'h0004D12C;
parameter LPD_GPV_INTFPD_INTLPDOCM_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB9_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h000C2008;
parameter LPD_GPV_IB9_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_IB9_FN_MOD =    LPD_GPV_BASEADDR + 32'h000C2108;
parameter LPD_GPV_IB9_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h000C3008;
parameter LPD_GPV_IB5_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_FN_MOD2 =    LPD_GPV_BASEADDR + 32'h000C3024;
parameter LPD_GPV_IB5_FN_MOD2_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_FN_MOD =    LPD_GPV_BASEADDR + 32'h000C3108;
parameter LPD_GPV_IB5_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h000C310C;
parameter LPD_GPV_IB5_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_MAX_OT =    LPD_GPV_BASEADDR + 32'h000C3110;
parameter LPD_GPV_IB5_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h000C3114;
parameter LPD_GPV_IB5_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_AW_P =    LPD_GPV_BASEADDR + 32'h000C3118;
parameter LPD_GPV_IB5_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_AW_B =    LPD_GPV_BASEADDR + 32'h000C311C;
parameter LPD_GPV_IB5_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_AW_R =    LPD_GPV_BASEADDR + 32'h000C3120;
parameter LPD_GPV_IB5_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_AR_P =    LPD_GPV_BASEADDR + 32'h000C3124;
parameter LPD_GPV_IB5_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_AR_B =    LPD_GPV_BASEADDR + 32'h000C3128;
parameter LPD_GPV_IB5_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB5_AR_R =    LPD_GPV_BASEADDR + 32'h000C312C;
parameter LPD_GPV_IB5_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h000C4008;
parameter LPD_GPV_IB6_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_FN_MOD2 =    LPD_GPV_BASEADDR + 32'h000C4024;
parameter LPD_GPV_IB6_FN_MOD2_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_FN_MOD =    LPD_GPV_BASEADDR + 32'h000C4108;
parameter LPD_GPV_IB6_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h000C410C;
parameter LPD_GPV_IB6_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_MAX_OT =    LPD_GPV_BASEADDR + 32'h000C4110;
parameter LPD_GPV_IB6_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h000C4114;
parameter LPD_GPV_IB6_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_AW_P =    LPD_GPV_BASEADDR + 32'h000C4118;
parameter LPD_GPV_IB6_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_AW_B =    LPD_GPV_BASEADDR + 32'h000C411C;
parameter LPD_GPV_IB6_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_AW_R =    LPD_GPV_BASEADDR + 32'h000C4120;
parameter LPD_GPV_IB6_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_AR_P =    LPD_GPV_BASEADDR + 32'h000C4124;
parameter LPD_GPV_IB6_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_AR_B =    LPD_GPV_BASEADDR + 32'h000C4128;
parameter LPD_GPV_IB6_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB6_AR_R =    LPD_GPV_BASEADDR + 32'h000C412C;
parameter LPD_GPV_IB6_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h000C5008;
parameter LPD_GPV_IB8_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_FN_MOD2 =    LPD_GPV_BASEADDR + 32'h000C5024;
parameter LPD_GPV_IB8_FN_MOD2_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_FN_MOD =    LPD_GPV_BASEADDR + 32'h000C5108;
parameter LPD_GPV_IB8_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h000C510C;
parameter LPD_GPV_IB8_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_MAX_OT =    LPD_GPV_BASEADDR + 32'h000C5110;
parameter LPD_GPV_IB8_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h000C5114;
parameter LPD_GPV_IB8_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_AW_P =    LPD_GPV_BASEADDR + 32'h000C5118;
parameter LPD_GPV_IB8_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_AW_B =    LPD_GPV_BASEADDR + 32'h000C511C;
parameter LPD_GPV_IB8_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_AW_R =    LPD_GPV_BASEADDR + 32'h000C5120;
parameter LPD_GPV_IB8_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_AR_P =    LPD_GPV_BASEADDR + 32'h000C5124;
parameter LPD_GPV_IB8_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_AR_B =    LPD_GPV_BASEADDR + 32'h000C5128;
parameter LPD_GPV_IB8_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB8_AR_R =    LPD_GPV_BASEADDR + 32'h000C512C;
parameter LPD_GPV_IB8_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h000C6008;
parameter LPD_GPV_IB0_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_FN_MOD2 =    LPD_GPV_BASEADDR + 32'h000C6024;
parameter LPD_GPV_IB0_FN_MOD2_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_FN_MOD =    LPD_GPV_BASEADDR + 32'h000C6108;
parameter LPD_GPV_IB0_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h000C610C;
parameter LPD_GPV_IB0_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_MAX_OT =    LPD_GPV_BASEADDR + 32'h000C6110;
parameter LPD_GPV_IB0_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h000C6114;
parameter LPD_GPV_IB0_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_AW_P =    LPD_GPV_BASEADDR + 32'h000C6118;
parameter LPD_GPV_IB0_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_AW_B =    LPD_GPV_BASEADDR + 32'h000C611C;
parameter LPD_GPV_IB0_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_AW_R =    LPD_GPV_BASEADDR + 32'h000C6120;
parameter LPD_GPV_IB0_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_AR_P =    LPD_GPV_BASEADDR + 32'h000C6124;
parameter LPD_GPV_IB0_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_AR_B =    LPD_GPV_BASEADDR + 32'h000C6128;
parameter LPD_GPV_IB0_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB0_AR_R =    LPD_GPV_BASEADDR + 32'h000C612C;
parameter LPD_GPV_IB0_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h000C7008;
parameter LPD_GPV_IB11_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_FN_MOD2 =    LPD_GPV_BASEADDR + 32'h000C7024;
parameter LPD_GPV_IB11_FN_MOD2_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_FN_MOD =    LPD_GPV_BASEADDR + 32'h000C7108;
parameter LPD_GPV_IB11_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h000C710C;
parameter LPD_GPV_IB11_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_MAX_OT =    LPD_GPV_BASEADDR + 32'h000C7110;
parameter LPD_GPV_IB11_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h000C7114;
parameter LPD_GPV_IB11_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_AW_P =    LPD_GPV_BASEADDR + 32'h000C7118;
parameter LPD_GPV_IB11_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_AW_B =    LPD_GPV_BASEADDR + 32'h000C711C;
parameter LPD_GPV_IB11_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_AW_R =    LPD_GPV_BASEADDR + 32'h000C7120;
parameter LPD_GPV_IB11_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_AR_P =    LPD_GPV_BASEADDR + 32'h000C7124;
parameter LPD_GPV_IB11_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_AR_B =    LPD_GPV_BASEADDR + 32'h000C7128;
parameter LPD_GPV_IB11_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB11_AR_R =    LPD_GPV_BASEADDR + 32'h000C712C;
parameter LPD_GPV_IB11_AR_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_FN_MOD_ISS_BM =    LPD_GPV_BASEADDR + 32'h000C8008;
parameter LPD_GPV_IB12_FN_MOD_ISS_BM_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_FN_MOD2 =    LPD_GPV_BASEADDR + 32'h000C8024;
parameter LPD_GPV_IB12_FN_MOD2_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_FN_MOD =    LPD_GPV_BASEADDR + 32'h000C8108;
parameter LPD_GPV_IB12_FN_MOD_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_QOS_CNTL =    LPD_GPV_BASEADDR + 32'h000C810C;
parameter LPD_GPV_IB12_QOS_CNTL_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_MAX_OT =    LPD_GPV_BASEADDR + 32'h000C8110;
parameter LPD_GPV_IB12_MAX_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_MAX_COMB_OT =    LPD_GPV_BASEADDR + 32'h000C8114;
parameter LPD_GPV_IB12_MAX_COMB_OT_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_AW_P =    LPD_GPV_BASEADDR + 32'h000C8118;
parameter LPD_GPV_IB12_AW_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_AW_B =    LPD_GPV_BASEADDR + 32'h000C811C;
parameter LPD_GPV_IB12_AW_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_AW_R =    LPD_GPV_BASEADDR + 32'h000C8120;
parameter LPD_GPV_IB12_AW_R_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_AR_P =    LPD_GPV_BASEADDR + 32'h000C8124;
parameter LPD_GPV_IB12_AR_P_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_AR_B =    LPD_GPV_BASEADDR + 32'h000C8128;
parameter LPD_GPV_IB12_AR_B_DEFVAL =   32'h0;
parameter LPD_GPV_IB12_AR_R =    LPD_GPV_BASEADDR + 32'h000C812C;
parameter LPD_GPV_IB12_AR_R_DEFVAL =   32'h0;
parameter LPD_SLCR_SECURE_WPROT0 =    LPD_SLCR_SECURE_BASEADDR + 32'h00000000;
parameter LPD_SLCR_SECURE_WPROT0_DEFVAL =   1'h1;
parameter LPD_SLCR_SECURE_CTRL =    LPD_SLCR_SECURE_BASEADDR + 32'h00000004;
parameter LPD_SLCR_SECURE_CTRL_DEFVAL =   1'h0;
parameter LPD_SLCR_SECURE_ISR =    LPD_SLCR_SECURE_BASEADDR + 32'h00000008;
parameter LPD_SLCR_SECURE_ISR_DEFVAL =   1'h0;
parameter LPD_SLCR_SECURE_IMR =    LPD_SLCR_SECURE_BASEADDR + 32'h0000000C;
parameter LPD_SLCR_SECURE_IMR_DEFVAL =   1'h1;
parameter LPD_SLCR_SECURE_IER =    LPD_SLCR_SECURE_BASEADDR + 32'h00000010;
parameter LPD_SLCR_SECURE_IER_DEFVAL =   1'h0;
parameter LPD_SLCR_SECURE_IDR =    LPD_SLCR_SECURE_BASEADDR + 32'h00000014;
parameter LPD_SLCR_SECURE_IDR_DEFVAL =   1'h0;
parameter LPD_SLCR_SECURE_ITR =    LPD_SLCR_SECURE_BASEADDR + 32'h00000018;
parameter LPD_SLCR_SECURE_ITR_DEFVAL =   1'h0;
parameter LPD_SLCR_SECURE_ECO =    LPD_SLCR_SECURE_BASEADDR + 32'h0000001C;
parameter LPD_SLCR_SECURE_ECO_DEFVAL =   32'h0;
parameter LPD_SLCR_SECURE_SLCR_RPU =    LPD_SLCR_SECURE_BASEADDR + 32'h00000020;
parameter LPD_SLCR_SECURE_SLCR_RPU_DEFVAL =   2'h0;
parameter LPD_SLCR_SECURE_SLCR_ADMA =    LPD_SLCR_SECURE_BASEADDR + 32'h00000024;
parameter LPD_SLCR_SECURE_SLCR_ADMA_DEFVAL =   8'h0;
parameter LPD_SLCR_SECURE_SAFETY_CHK =    LPD_SLCR_SECURE_BASEADDR + 32'h00000030;
parameter LPD_SLCR_SECURE_SAFETY_CHK_DEFVAL =   32'h0;
parameter LPD_SLCR_SECURE_SLCR_USB =    LPD_SLCR_SECURE_BASEADDR + 32'h00000034;
parameter LPD_SLCR_SECURE_SLCR_USB_DEFVAL =   2'h3;
parameter LPD_SLCR_WPROT0 =    LPD_SLCR_BASEADDR + 32'h00000000;
parameter LPD_SLCR_WPROT0_DEFVAL =   1'h1;
parameter LPD_SLCR_CTRL =    LPD_SLCR_BASEADDR + 32'h00000004;
parameter LPD_SLCR_CTRL_DEFVAL =   1'h0;
parameter LPD_SLCR_ISR =    LPD_SLCR_BASEADDR + 32'h00000008;
parameter LPD_SLCR_ISR_DEFVAL =   1'h0;
parameter LPD_SLCR_IMR =    LPD_SLCR_BASEADDR + 32'h0000000C;
parameter LPD_SLCR_IMR_DEFVAL =   1'h1;
parameter LPD_SLCR_IER =    LPD_SLCR_BASEADDR + 32'h00000010;
parameter LPD_SLCR_IER_DEFVAL =   1'h0;
parameter LPD_SLCR_IDR =    LPD_SLCR_BASEADDR + 32'h00000014;
parameter LPD_SLCR_IDR_DEFVAL =   1'h0;
parameter LPD_SLCR_ITR =    LPD_SLCR_BASEADDR + 32'h00000018;
parameter LPD_SLCR_ITR_DEFVAL =   1'h0;
parameter LPD_SLCR_ECO =    LPD_SLCR_BASEADDR + 32'h0000001C;
parameter LPD_SLCR_ECO_DEFVAL =   32'h0;
parameter LPD_SLCR_PERSISTENT0 =    LPD_SLCR_BASEADDR + 32'h00000020;
parameter LPD_SLCR_PERSISTENT0_DEFVAL =   32'h0;
parameter LPD_SLCR_PERSISTENT1 =    LPD_SLCR_BASEADDR + 32'h00000024;
parameter LPD_SLCR_PERSISTENT1_DEFVAL =   32'h0;
parameter LPD_SLCR_PERSISTENT2 =    LPD_SLCR_BASEADDR + 32'h00000028;
parameter LPD_SLCR_PERSISTENT2_DEFVAL =   32'h0;
parameter LPD_SLCR_PERSISTENT3 =    LPD_SLCR_BASEADDR + 32'h0000002C;
parameter LPD_SLCR_PERSISTENT3_DEFVAL =   32'h0;
parameter LPD_SLCR_PERSISTENT4 =    LPD_SLCR_BASEADDR + 32'h00000030;
parameter LPD_SLCR_PERSISTENT4_DEFVAL =   32'h0;
parameter LPD_SLCR_PERSISTENT5 =    LPD_SLCR_BASEADDR + 32'h00000034;
parameter LPD_SLCR_PERSISTENT5_DEFVAL =   32'h0;
parameter LPD_SLCR_PERSISTENT6 =    LPD_SLCR_BASEADDR + 32'h00000038;
parameter LPD_SLCR_PERSISTENT6_DEFVAL =   32'h0;
parameter LPD_SLCR_PERSISTENT7 =    LPD_SLCR_BASEADDR + 32'h0000003C;
parameter LPD_SLCR_PERSISTENT7_DEFVAL =   32'h0;
parameter LPD_SLCR_SAFETY_CHK0 =    LPD_SLCR_BASEADDR + 32'h00000040;
parameter LPD_SLCR_SAFETY_CHK0_DEFVAL =   32'h0;
parameter LPD_SLCR_SAFETY_CHK1 =    LPD_SLCR_BASEADDR + 32'h00000044;
parameter LPD_SLCR_SAFETY_CHK1_DEFVAL =   32'h0;
parameter LPD_SLCR_SAFETY_CHK2 =    LPD_SLCR_BASEADDR + 32'h00000048;
parameter LPD_SLCR_SAFETY_CHK2_DEFVAL =   32'h0;
parameter LPD_SLCR_SAFETY_CHK3 =    LPD_SLCR_BASEADDR + 32'h0000004C;
parameter LPD_SLCR_SAFETY_CHK3_DEFVAL =   32'h0;
parameter LPD_SLCR_CSUPMU_WDT_CLK_SEL =    LPD_SLCR_BASEADDR + 32'h00000050;
parameter LPD_SLCR_CSUPMU_WDT_CLK_SEL_DEFVAL =   32'h0;
parameter LPD_SLCR_ADMA_CFG =    LPD_SLCR_BASEADDR + 32'h0000200C;
parameter LPD_SLCR_ADMA_CFG_DEFVAL =   7'h28;
parameter LPD_SLCR_ADMA_RAM =    LPD_SLCR_BASEADDR + 32'h00002010;
parameter LPD_SLCR_ADMA_RAM_DEFVAL =   16'h3b3b;
parameter LPD_SLCR_ERR_AIBAXI_ISR =    LPD_SLCR_BASEADDR + 32'h00003000;
parameter LPD_SLCR_ERR_AIBAXI_ISR_DEFVAL =   32'h0;
parameter LPD_SLCR_ERR_AIBAXI_IMR =    LPD_SLCR_BASEADDR + 32'h00003008;
parameter LPD_SLCR_ERR_AIBAXI_IMR_DEFVAL =   32'h1dcf000f;
parameter LPD_SLCR_ERR_AIBAXI_IER =    LPD_SLCR_BASEADDR + 32'h00003010;
parameter LPD_SLCR_ERR_AIBAXI_IER_DEFVAL =   32'h0;
parameter LPD_SLCR_ERR_AIBAXI_IDR =    LPD_SLCR_BASEADDR + 32'h00003018;
parameter LPD_SLCR_ERR_AIBAXI_IDR_DEFVAL =   32'h0;
parameter LPD_SLCR_ERR_AIBAPB_ISR =    LPD_SLCR_BASEADDR + 32'h00003020;
parameter LPD_SLCR_ERR_AIBAPB_ISR_DEFVAL =   32'h0;
parameter LPD_SLCR_ERR_AIBAPB_IMR =    LPD_SLCR_BASEADDR + 32'h00003024;
parameter LPD_SLCR_ERR_AIBAPB_IMR_DEFVAL =   32'h1;
parameter LPD_SLCR_ERR_AIBAPB_IER =    LPD_SLCR_BASEADDR + 32'h00003028;
parameter LPD_SLCR_ERR_AIBAPB_IER_DEFVAL =   32'h0;
parameter LPD_SLCR_ERR_AIBAPB_IDR =    LPD_SLCR_BASEADDR + 32'h0000302C;
parameter LPD_SLCR_ERR_AIBAPB_IDR_DEFVAL =   32'h0;
parameter LPD_SLCR_ISO_AIBAXI_REQ =    LPD_SLCR_BASEADDR + 32'h00003030;
parameter LPD_SLCR_ISO_AIBAXI_REQ_DEFVAL =   32'h0;
parameter LPD_SLCR_ISO_AIBAXI_TYPE =    LPD_SLCR_BASEADDR + 32'h00003038;
parameter LPD_SLCR_ISO_AIBAXI_TYPE_DEFVAL =   32'h19cf000f;
parameter LPD_SLCR_ISO_AIBAXI_ACK =    LPD_SLCR_BASEADDR + 32'h00003040;
parameter LPD_SLCR_ISO_AIBAXI_ACK_DEFVAL =   32'h0;
parameter LPD_SLCR_ISO_AIBAPB_REQ =    LPD_SLCR_BASEADDR + 32'h00003048;
parameter LPD_SLCR_ISO_AIBAPB_REQ_DEFVAL =   32'h0;
parameter LPD_SLCR_ISO_AIBAPB_TYPE =    LPD_SLCR_BASEADDR + 32'h0000304C;
parameter LPD_SLCR_ISO_AIBAPB_TYPE_DEFVAL =   32'h1;
parameter LPD_SLCR_ISO_AIBAPB_ACK =    LPD_SLCR_BASEADDR + 32'h00003050;
parameter LPD_SLCR_ISO_AIBAPB_ACK_DEFVAL =   32'h0;
parameter LPD_SLCR_ERR_ATB_ISR =    LPD_SLCR_BASEADDR + 32'h00006000;
parameter LPD_SLCR_ERR_ATB_ISR_DEFVAL =   32'h0;
parameter LPD_SLCR_ERR_ATB_IMR =    LPD_SLCR_BASEADDR + 32'h00006004;
parameter LPD_SLCR_ERR_ATB_IMR_DEFVAL =   32'h3;
parameter LPD_SLCR_ERR_ATB_IER =    LPD_SLCR_BASEADDR + 32'h00006008;
parameter LPD_SLCR_ERR_ATB_IER_DEFVAL =   32'h0;
parameter LPD_SLCR_ERR_ATB_IDR =    LPD_SLCR_BASEADDR + 32'h0000600C;
parameter LPD_SLCR_ERR_ATB_IDR_DEFVAL =   32'h0;
parameter LPD_SLCR_ATB_CMD_STORE_EN =    LPD_SLCR_BASEADDR + 32'h00006010;
parameter LPD_SLCR_ATB_CMD_STORE_EN_DEFVAL =   32'h3;
parameter LPD_SLCR_ATB_RESP_EN =    LPD_SLCR_BASEADDR + 32'h00006014;
parameter LPD_SLCR_ATB_RESP_EN_DEFVAL =   32'h0;
parameter LPD_SLCR_ATB_RESP_TYPE =    LPD_SLCR_BASEADDR + 32'h00006018;
parameter LPD_SLCR_ATB_RESP_TYPE_DEFVAL =   32'h3;
parameter LPD_SLCR_ATB_ERR_INJECT =    LPD_SLCR_BASEADDR + 32'h0000601C;
parameter LPD_SLCR_ATB_ERR_INJECT_DEFVAL =   32'h0;
parameter LPD_SLCR_ATB_PRESCALE =    LPD_SLCR_BASEADDR + 32'h00006020;
parameter LPD_SLCR_ATB_PRESCALE_DEFVAL =   32'hffff;
parameter LPD_SLCR_MUTEX0 =    LPD_SLCR_BASEADDR + 32'h00007000;
parameter LPD_SLCR_MUTEX0_DEFVAL =   32'h0;
parameter LPD_SLCR_MUTEX1 =    LPD_SLCR_BASEADDR + 32'h00007004;
parameter LPD_SLCR_MUTEX1_DEFVAL =   32'h0;
parameter LPD_SLCR_MUTEX2 =    LPD_SLCR_BASEADDR + 32'h00007008;
parameter LPD_SLCR_MUTEX2_DEFVAL =   32'h0;
parameter LPD_SLCR_MUTEX3 =    LPD_SLCR_BASEADDR + 32'h0000700C;
parameter LPD_SLCR_MUTEX3_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP0_IRQ_STATUS =    LPD_SLCR_BASEADDR + 32'h00008000;
parameter LPD_SLCR_GICP0_IRQ_STATUS_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP0_IRQ_ENABLE =    LPD_SLCR_BASEADDR + 32'h00008008;
parameter LPD_SLCR_GICP0_IRQ_ENABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP0_IRQ_DISABLE =    LPD_SLCR_BASEADDR + 32'h0000800C;
parameter LPD_SLCR_GICP0_IRQ_DISABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP0_IRQ_TRIGGER =    LPD_SLCR_BASEADDR + 32'h00008010;
parameter LPD_SLCR_GICP0_IRQ_TRIGGER_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP1_IRQ_STATUS =    LPD_SLCR_BASEADDR + 32'h00008014;
parameter LPD_SLCR_GICP1_IRQ_STATUS_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP1_IRQ_ENABLE =    LPD_SLCR_BASEADDR + 32'h0000801C;
parameter LPD_SLCR_GICP1_IRQ_ENABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP1_IRQ_DISABLE =    LPD_SLCR_BASEADDR + 32'h00008020;
parameter LPD_SLCR_GICP1_IRQ_DISABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP1_IRQ_TRIGGER =    LPD_SLCR_BASEADDR + 32'h00008024;
parameter LPD_SLCR_GICP1_IRQ_TRIGGER_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP2_IRQ_STATUS =    LPD_SLCR_BASEADDR + 32'h00008028;
parameter LPD_SLCR_GICP2_IRQ_STATUS_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP2_IRQ_ENABLE =    LPD_SLCR_BASEADDR + 32'h00008030;
parameter LPD_SLCR_GICP2_IRQ_ENABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP2_IRQ_DISABLE =    LPD_SLCR_BASEADDR + 32'h00008034;
parameter LPD_SLCR_GICP2_IRQ_DISABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP2_IRQ_TRIGGER =    LPD_SLCR_BASEADDR + 32'h00008038;
parameter LPD_SLCR_GICP2_IRQ_TRIGGER_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP3_IRQ_STATUS =    LPD_SLCR_BASEADDR + 32'h0000803C;
parameter LPD_SLCR_GICP3_IRQ_STATUS_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP3_IRQ_ENABLE =    LPD_SLCR_BASEADDR + 32'h00008044;
parameter LPD_SLCR_GICP3_IRQ_ENABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP3_IRQ_DISABLE =    LPD_SLCR_BASEADDR + 32'h00008048;
parameter LPD_SLCR_GICP3_IRQ_DISABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP3_IRQ_TRIGGER =    LPD_SLCR_BASEADDR + 32'h0000804C;
parameter LPD_SLCR_GICP3_IRQ_TRIGGER_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP4_IRQ_STATUS =    LPD_SLCR_BASEADDR + 32'h00008050;
parameter LPD_SLCR_GICP4_IRQ_STATUS_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP4_IRQ_ENABLE =    LPD_SLCR_BASEADDR + 32'h00008058;
parameter LPD_SLCR_GICP4_IRQ_ENABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP4_IRQ_DISABLE =    LPD_SLCR_BASEADDR + 32'h0000805C;
parameter LPD_SLCR_GICP4_IRQ_DISABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP4_IRQ_TRIGGER =    LPD_SLCR_BASEADDR + 32'h00008060;
parameter LPD_SLCR_GICP4_IRQ_TRIGGER_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP5_IRQ_STATUS =    LPD_SLCR_BASEADDR + 32'h00008064;
parameter LPD_SLCR_GICP5_IRQ_STATUS_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP5_IRQ_ENABLE =    LPD_SLCR_BASEADDR + 32'h0000806C;
parameter LPD_SLCR_GICP5_IRQ_ENABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP5_IRQ_DISABLE =    LPD_SLCR_BASEADDR + 32'h00008070;
parameter LPD_SLCR_GICP5_IRQ_DISABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP5_IRQ_TRIGGER =    LPD_SLCR_BASEADDR + 32'h00008074;
parameter LPD_SLCR_GICP5_IRQ_TRIGGER_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP6_IRQ_STATUS =    LPD_SLCR_BASEADDR + 32'h00008078;
parameter LPD_SLCR_GICP6_IRQ_STATUS_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP6_IRQ_ENABLE =    LPD_SLCR_BASEADDR + 32'h00008080;
parameter LPD_SLCR_GICP6_IRQ_ENABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP6_IRQ_DISABLE =    LPD_SLCR_BASEADDR + 32'h00008084;
parameter LPD_SLCR_GICP6_IRQ_DISABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP6_IRQ_TRIGGER =    LPD_SLCR_BASEADDR + 32'h00008088;
parameter LPD_SLCR_GICP6_IRQ_TRIGGER_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP7_IRQ_STATUS =    LPD_SLCR_BASEADDR + 32'h0000808C;
parameter LPD_SLCR_GICP7_IRQ_STATUS_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP7_IRQ_ENABLE =    LPD_SLCR_BASEADDR + 32'h00008094;
parameter LPD_SLCR_GICP7_IRQ_ENABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP7_IRQ_DISABLE =    LPD_SLCR_BASEADDR + 32'h00008098;
parameter LPD_SLCR_GICP7_IRQ_DISABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP7_IRQ_TRIGGER =    LPD_SLCR_BASEADDR + 32'h0000809C;
parameter LPD_SLCR_GICP7_IRQ_TRIGGER_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP_PMU_IRQ_STATUS =    LPD_SLCR_BASEADDR + 32'h000080A0;
parameter LPD_SLCR_GICP_PMU_IRQ_STATUS_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP_PMU_IRQ_ENABLE =    LPD_SLCR_BASEADDR + 32'h000080A8;
parameter LPD_SLCR_GICP_PMU_IRQ_ENABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP_PMU_IRQ_DISABLE =    LPD_SLCR_BASEADDR + 32'h000080AC;
parameter LPD_SLCR_GICP_PMU_IRQ_DISABLE_DEFVAL =   32'h0;
parameter LPD_SLCR_GICP_PMU_IRQ_TRIGGER =    LPD_SLCR_BASEADDR + 32'h000080B0;
parameter LPD_SLCR_GICP_PMU_IRQ_TRIGGER_DEFVAL =   32'h0;
parameter LPD_SLCR_AFI_FS =    LPD_SLCR_BASEADDR + 32'h00009000;
parameter LPD_SLCR_AFI_FS_DEFVAL =   16'h200;
parameter LPD_SLCR_LPD_CCI =    LPD_SLCR_BASEADDR + 32'h0000A000;
parameter LPD_SLCR_LPD_CCI_DEFVAL =   32'h3801c07;
parameter LPD_SLCR_LPD_CCI_ADDRMAP =    LPD_SLCR_BASEADDR + 32'h0000A004;
parameter LPD_SLCR_LPD_CCI_ADDRMAP_DEFVAL =   32'hc000ff;
parameter LPD_SLCR_LPD_CCI_QVNPREALLOC =    LPD_SLCR_BASEADDR + 32'h0000A008;
parameter LPD_SLCR_LPD_CCI_QVNPREALLOC_DEFVAL =   32'h330330;
parameter LPD_SLCR_LPD_SMMU =    LPD_SLCR_BASEADDR + 32'h0000A020;
parameter LPD_SLCR_LPD_SMMU_DEFVAL =   32'h3f;
parameter LPD_SLCR_LPD_APU =    LPD_SLCR_BASEADDR + 32'h0000A040;
parameter LPD_SLCR_LPD_APU_DEFVAL =   32'h1;
parameter LPD_XPPU_SINK_ERR_STATUS =    LPD_XPPU_SINK_BASEADDR + 32'h0000FF00;
parameter LPD_XPPU_SINK_ERR_STATUS_DEFVAL =   32'h0;
parameter LPD_XPPU_SINK_ISR =    LPD_XPPU_SINK_BASEADDR + 32'h0000FF10;
parameter LPD_XPPU_SINK_ISR_DEFVAL =   1'h0;
parameter LPD_XPPU_SINK_IMR =    LPD_XPPU_SINK_BASEADDR + 32'h0000FF14;
parameter LPD_XPPU_SINK_IMR_DEFVAL =   1'h1;
parameter LPD_XPPU_SINK_IER =    LPD_XPPU_SINK_BASEADDR + 32'h0000FF18;
parameter LPD_XPPU_SINK_IER_DEFVAL =   1'h0;
parameter LPD_XPPU_SINK_IDR =    LPD_XPPU_SINK_BASEADDR + 32'h0000FF1C;
parameter LPD_XPPU_SINK_IDR_DEFVAL =   1'h0;
parameter LPD_XPPU_SINK_ECO =    LPD_XPPU_SINK_BASEADDR + 32'h0000FFEC;
parameter LPD_XPPU_SINK_ECO_DEFVAL =   32'h0;
parameter LPD_XPPU_CTRL =    LPD_XPPU_BASEADDR + 32'h00000000;
parameter LPD_XPPU_CTRL_DEFVAL =   32'h0;
parameter LPD_XPPU_ERR_STATUS1 =    LPD_XPPU_BASEADDR + 32'h00000004;
parameter LPD_XPPU_ERR_STATUS1_DEFVAL =   32'h0;
parameter LPD_XPPU_ERR_STATUS2 =    LPD_XPPU_BASEADDR + 32'h00000008;
parameter LPD_XPPU_ERR_STATUS2_DEFVAL =   32'h0;
parameter LPD_XPPU_POISON =    LPD_XPPU_BASEADDR + 32'h0000000C;
parameter LPD_XPPU_POISON_DEFVAL =   32'hff9c0;
parameter LPD_XPPU_ISR =    LPD_XPPU_BASEADDR + 32'h00000010;
parameter LPD_XPPU_ISR_DEFVAL =   32'h0;
parameter LPD_XPPU_IMR =    LPD_XPPU_BASEADDR + 32'h00000014;
parameter LPD_XPPU_IMR_DEFVAL =   32'hef;
parameter LPD_XPPU_IEN =    LPD_XPPU_BASEADDR + 32'h00000018;
parameter LPD_XPPU_IEN_DEFVAL =   32'h0;
parameter LPD_XPPU_IDS =    LPD_XPPU_BASEADDR + 32'h0000001C;
parameter LPD_XPPU_IDS_DEFVAL =   32'h0;
parameter LPD_XPPU_M_MASTER_IDS =    LPD_XPPU_BASEADDR + 32'h0000003C;
parameter LPD_XPPU_M_MASTER_IDS_DEFVAL =   32'h14;
parameter LPD_XPPU_M_APERTURE_32B =    LPD_XPPU_BASEADDR + 32'h00000040;
parameter LPD_XPPU_M_APERTURE_32B_DEFVAL =   32'h80;
parameter LPD_XPPU_M_APERTURE_64KB =    LPD_XPPU_BASEADDR + 32'h00000044;
parameter LPD_XPPU_M_APERTURE_64KB_DEFVAL =   32'h100;
parameter LPD_XPPU_M_APERTURE_1MB =    LPD_XPPU_BASEADDR + 32'h00000048;
parameter LPD_XPPU_M_APERTURE_1MB_DEFVAL =   32'h10;
parameter LPD_XPPU_M_APERTURE_512MB =    LPD_XPPU_BASEADDR + 32'h0000004C;
parameter LPD_XPPU_M_APERTURE_512MB_DEFVAL =   32'h1;
parameter LPD_XPPU_BASE_32B =    LPD_XPPU_BASEADDR + 32'h00000050;
parameter LPD_XPPU_BASE_32B_DEFVAL =   32'hff990000;
parameter LPD_XPPU_BASE_64KB =    LPD_XPPU_BASEADDR + 32'h00000054;
parameter LPD_XPPU_BASE_64KB_DEFVAL =   32'hff000000;
parameter LPD_XPPU_BASE_1MB =    LPD_XPPU_BASEADDR + 32'h00000058;
parameter LPD_XPPU_BASE_1MB_DEFVAL =   32'hfe000000;
parameter LPD_XPPU_BASE_512MB =    LPD_XPPU_BASEADDR + 32'h0000005C;
parameter LPD_XPPU_BASE_512MB_DEFVAL =   32'hc0000000;
parameter LPD_XPPU_ECO =    LPD_XPPU_BASEADDR + 32'h000000FC;
parameter LPD_XPPU_ECO_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID00 =    LPD_XPPU_BASEADDR + 32'h00000100;
parameter LPD_XPPU_MASTER_ID00_DEFVAL =   32'h83ff0040;
parameter LPD_XPPU_MASTER_ID01 =    LPD_XPPU_BASEADDR + 32'h00000104;
parameter LPD_XPPU_MASTER_ID01_DEFVAL =   32'h3f00000;
parameter LPD_XPPU_MASTER_ID02 =    LPD_XPPU_BASEADDR + 32'h00000108;
parameter LPD_XPPU_MASTER_ID02_DEFVAL =   32'h83f00010;
parameter LPD_XPPU_MASTER_ID03 =    LPD_XPPU_BASEADDR + 32'h0000010C;
parameter LPD_XPPU_MASTER_ID03_DEFVAL =   32'h83c00080;
parameter LPD_XPPU_MASTER_ID04 =    LPD_XPPU_BASEADDR + 32'h00000110;
parameter LPD_XPPU_MASTER_ID04_DEFVAL =   32'h83c30080;
parameter LPD_XPPU_MASTER_ID05 =    LPD_XPPU_BASEADDR + 32'h00000114;
parameter LPD_XPPU_MASTER_ID05_DEFVAL =   32'h3c30081;
parameter LPD_XPPU_MASTER_ID06 =    LPD_XPPU_BASEADDR + 32'h00000118;
parameter LPD_XPPU_MASTER_ID06_DEFVAL =   32'h3c30082;
parameter LPD_XPPU_MASTER_ID07 =    LPD_XPPU_BASEADDR + 32'h0000011C;
parameter LPD_XPPU_MASTER_ID07_DEFVAL =   32'h83c30083;
parameter LPD_XPPU_MASTER_ID08 =    LPD_XPPU_BASEADDR + 32'h00000120;
parameter LPD_XPPU_MASTER_ID08_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID09 =    LPD_XPPU_BASEADDR + 32'h00000124;
parameter LPD_XPPU_MASTER_ID09_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID10 =    LPD_XPPU_BASEADDR + 32'h00000128;
parameter LPD_XPPU_MASTER_ID10_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID11 =    LPD_XPPU_BASEADDR + 32'h0000012C;
parameter LPD_XPPU_MASTER_ID11_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID12 =    LPD_XPPU_BASEADDR + 32'h00000130;
parameter LPD_XPPU_MASTER_ID12_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID13 =    LPD_XPPU_BASEADDR + 32'h00000134;
parameter LPD_XPPU_MASTER_ID13_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID14 =    LPD_XPPU_BASEADDR + 32'h00000138;
parameter LPD_XPPU_MASTER_ID14_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID15 =    LPD_XPPU_BASEADDR + 32'h0000013C;
parameter LPD_XPPU_MASTER_ID15_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID16 =    LPD_XPPU_BASEADDR + 32'h00000140;
parameter LPD_XPPU_MASTER_ID16_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID17 =    LPD_XPPU_BASEADDR + 32'h00000144;
parameter LPD_XPPU_MASTER_ID17_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID18 =    LPD_XPPU_BASEADDR + 32'h00000148;
parameter LPD_XPPU_MASTER_ID18_DEFVAL =   32'h0;
parameter LPD_XPPU_MASTER_ID19 =    LPD_XPPU_BASEADDR + 32'h0000014C;
parameter LPD_XPPU_MASTER_ID19_DEFVAL =   32'h0;
parameter LPD_XPPU_RAM_ADJ =    LPD_XPPU_BASEADDR + 32'h000001FC;
parameter LPD_XPPU_RAM_ADJ_DEFVAL =   32'hb0b;
parameter MBISTJTAG_MBISTJTAG_CTRL_STS =    MBISTJTAG_BASEADDR + 32'h00000000;
parameter MBISTJTAG_MBISTJTAG_CTRL_STS_DEFVAL =   32'h2;
parameter MBISTJTAG_MBISTJTAG_PORTSEL =    MBISTJTAG_BASEADDR + 32'h00000004;
parameter MBISTJTAG_MBISTJTAG_PORTSEL_DEFVAL =   8'h0;
parameter MBISTJTAG_MBISTJTAG_PORT_STS =    MBISTJTAG_BASEADDR + 32'h00000008;
parameter MBISTJTAG_MBISTJTAG_PORT_STS_DEFVAL =   8'h0;
parameter MBISTJTAG_MBISTJTAG_BFIFO1 =    MBISTJTAG_BASEADDR + 32'h00000010;
parameter MBISTJTAG_MBISTJTAG_BFIFO1_DEFVAL =   8'h0;
parameter MBISTJTAG_MBISTJTAG_BFIFO2 =    MBISTJTAG_BASEADDR + 32'h00000014;
parameter MBISTJTAG_MBISTJTAG_BFIFO2_DEFVAL =   16'h0;
parameter MBISTJTAG_MBISTJTAG_BFIFO3 =    MBISTJTAG_BASEADDR + 32'h00000018;
parameter MBISTJTAG_MBISTJTAG_BFIFO3_DEFVAL =   24'h0;
parameter MBISTJTAG_MBISTJTAG_BFIFO4 =    MBISTJTAG_BASEADDR + 32'h0000001C;
parameter MBISTJTAG_MBISTJTAG_BFIFO4_DEFVAL =   32'h0;
parameter MBISTJTAG_MBISTJTAG_IDR =    MBISTJTAG_BASEADDR + 32'h000000FC;
parameter MBISTJTAG_MBISTJTAG_IDR_DEFVAL =   32'h24760010;
parameter NAND_PACKET_REGISTER =    NAND_BASEADDR + 32'h00000000;
parameter NAND_PACKET_REGISTER_DEFVAL =   32'h200;
parameter NAND_MEMORY_ADDRESS_REGISTER1 =    NAND_BASEADDR + 32'h00000004;
parameter NAND_MEMORY_ADDRESS_REGISTER1_DEFVAL =   32'h0;
parameter NAND_MEMORY_ADDRESS_REGISTER2 =    NAND_BASEADDR + 32'h00000008;
parameter NAND_MEMORY_ADDRESS_REGISTER2_DEFVAL =   32'h0;
parameter NAND_COMMAND_REGISTER =    NAND_BASEADDR + 32'h0000000C;
parameter NAND_COMMAND_REGISTER_DEFVAL =   32'h1000000;
parameter NAND_PROGRAM_REGISTER =    NAND_BASEADDR + 32'h00000010;
parameter NAND_PROGRAM_REGISTER_DEFVAL =   32'h0;
parameter NAND_INTERRUPT_STATUS_ENABLE_REGISTER =    NAND_BASEADDR + 32'h00000014;
parameter NAND_INTERRUPT_STATUS_ENABLE_REGISTER_DEFVAL =   32'h0;
parameter NAND_INTERRUPT_SIGNAL_ENABLE_REGISTER =    NAND_BASEADDR + 32'h00000018;
parameter NAND_INTERRUPT_SIGNAL_ENABLE_REGISTER_DEFVAL =   32'h0;
parameter NAND_INTERRUPT_STATUS_REGISTER =    NAND_BASEADDR + 32'h0000001C;
parameter NAND_INTERRUPT_STATUS_REGISTER_DEFVAL =   32'h0;
parameter NAND_READY_BUSY =    NAND_BASEADDR + 32'h00000020;
parameter NAND_READY_BUSY_DEFVAL =   32'h3;
parameter NAND_DMA_SYSTEM_ADDRESS1_REGISTER =    NAND_BASEADDR + 32'h00000024;
parameter NAND_DMA_SYSTEM_ADDRESS1_REGISTER_DEFVAL =   32'h0;
parameter NAND_FLASH_STATUS_REGISTER =    NAND_BASEADDR + 32'h00000028;
parameter NAND_FLASH_STATUS_REGISTER_DEFVAL =   32'h0;
parameter NAND_TIMING_REGISTER =    NAND_BASEADDR + 32'h0000002C;
parameter NAND_TIMING_REGISTER_DEFVAL =   32'h0;
parameter NAND_BUFFER_DATA_PORT_REGISTER =    NAND_BASEADDR + 32'h00000030;
parameter NAND_BUFFER_DATA_PORT_REGISTER_DEFVAL =   32'h0;
parameter NAND_ECC_REGISTER =    NAND_BASEADDR + 32'h00000034;
parameter NAND_ECC_REGISTER_DEFVAL =   32'h0;
parameter NAND_ECC_ERROR_COUNT_REGISTER =    NAND_BASEADDR + 32'h00000038;
parameter NAND_ECC_ERROR_COUNT_REGISTER_DEFVAL =   32'h0;
parameter NAND_ECC_SPARE_COMMAND_REGISTER =    NAND_BASEADDR + 32'h0000003C;
parameter NAND_ECC_SPARE_COMMAND_REGISTER_DEFVAL =   32'h0;
parameter NAND_ERROR_COUNT_1BIT_REGISTER =    NAND_BASEADDR + 32'h00000040;
parameter NAND_ERROR_COUNT_1BIT_REGISTER_DEFVAL =   32'h0;
parameter NAND_ERROR_COUNT_2BIT_REGISTER =    NAND_BASEADDR + 32'h00000044;
parameter NAND_ERROR_COUNT_2BIT_REGISTER_DEFVAL =   32'h0;
parameter NAND_ERROR_COUNT_3BIT_REGISTER =    NAND_BASEADDR + 32'h00000048;
parameter NAND_ERROR_COUNT_3BIT_REGISTER_DEFVAL =   32'h0;
parameter NAND_ERROR_COUNT_4BIT_REGISTER =    NAND_BASEADDR + 32'h0000004C;
parameter NAND_ERROR_COUNT_4BIT_REGISTER_DEFVAL =   32'h0;
parameter NAND_DMA_SYSTEM_ADDRESS0_REGISTER =    NAND_BASEADDR + 32'h00000050;
parameter NAND_DMA_SYSTEM_ADDRESS0_REGISTER_DEFVAL =   32'h0;
parameter NAND_DMA_BUFFER_BOUNDARY_REGISTER =    NAND_BASEADDR + 32'h00000054;
parameter NAND_DMA_BUFFER_BOUNDARY_REGISTER_DEFVAL =   32'h0;
parameter NAND_CPU_RELEASE_REGISTER =    NAND_BASEADDR + 32'h00000058;
parameter NAND_CPU_RELEASE_REGISTER_DEFVAL =   32'h0;
parameter NAND_ERROR_COUNT_5BIT_REGISTER =    NAND_BASEADDR + 32'h0000005C;
parameter NAND_ERROR_COUNT_5BIT_REGISTER_DEFVAL =   32'h0;
parameter NAND_ERROR_COUNT_6BIT_REGISTER =    NAND_BASEADDR + 32'h00000060;
parameter NAND_ERROR_COUNT_6BIT_REGISTER_DEFVAL =   32'h0;
parameter NAND_ERROR_COUNT_7BIT_REGISTER =    NAND_BASEADDR + 32'h00000064;
parameter NAND_ERROR_COUNT_7BIT_REGISTER_DEFVAL =   32'h0;
parameter NAND_ERROR_COUNT_8BIT_REGISTER =    NAND_BASEADDR + 32'h00000068;
parameter NAND_ERROR_COUNT_8BIT_REGISTER_DEFVAL =   32'h0;
parameter NAND_DATA_INTERFACE_REGISTER =    NAND_BASEADDR + 32'h0000006C;
parameter NAND_DATA_INTERFACE_REGISTER_DEFVAL =   32'h0;
parameter OCM_OCM_ERR_CTRL =    OCM_BASEADDR + 32'h00000000;
parameter OCM_OCM_ERR_CTRL_DEFVAL =   32'hf;
parameter OCM_OCM_ISR =    OCM_BASEADDR + 32'h00000004;
parameter OCM_OCM_ISR_DEFVAL =   32'h0;
parameter OCM_OCM_IMR =    OCM_BASEADDR + 32'h00000008;
parameter OCM_OCM_IMR_DEFVAL =   32'h7ff;
parameter OCM_OCM_IEN =    OCM_BASEADDR + 32'h0000000C;
parameter OCM_OCM_IEN_DEFVAL =   32'h0;
parameter OCM_OCM_IDS =    OCM_BASEADDR + 32'h00000010;
parameter OCM_OCM_IDS_DEFVAL =   32'h0;
parameter OCM_OCM_ECC_CNTL =    OCM_BASEADDR + 32'h00000014;
parameter OCM_OCM_ECC_CNTL_DEFVAL =   32'h0;
parameter OCM_OCM_CLR_EXE =    OCM_BASEADDR + 32'h00000018;
parameter OCM_OCM_CLR_EXE_DEFVAL =   32'h0;
parameter OCM_OCM_CE_FFA =    OCM_BASEADDR + 32'h0000001C;
parameter OCM_OCM_CE_FFA_DEFVAL =   32'h0;
parameter OCM_OCM_CE_FFD0 =    OCM_BASEADDR + 32'h00000020;
parameter OCM_OCM_CE_FFD0_DEFVAL =   32'h0;
parameter OCM_OCM_CE_FFD1 =    OCM_BASEADDR + 32'h00000024;
parameter OCM_OCM_CE_FFD1_DEFVAL =   32'h0;
parameter OCM_OCM_CE_FFD2 =    OCM_BASEADDR + 32'h00000028;
parameter OCM_OCM_CE_FFD2_DEFVAL =   32'h0;
parameter OCM_OCM_CE_FFD3 =    OCM_BASEADDR + 32'h0000002C;
parameter OCM_OCM_CE_FFD3_DEFVAL =   32'h0;
parameter OCM_OCM_CE_FFE =    OCM_BASEADDR + 32'h00000030;
parameter OCM_OCM_CE_FFE_DEFVAL =   32'h0;
parameter OCM_OCM_UE_FFA =    OCM_BASEADDR + 32'h00000034;
parameter OCM_OCM_UE_FFA_DEFVAL =   32'h0;
parameter OCM_OCM_UE_FFD0 =    OCM_BASEADDR + 32'h00000038;
parameter OCM_OCM_UE_FFD0_DEFVAL =   32'h0;
parameter OCM_OCM_UE_FFD1 =    OCM_BASEADDR + 32'h0000003C;
parameter OCM_OCM_UE_FFD1_DEFVAL =   32'h0;
parameter OCM_OCM_UE_FFD2 =    OCM_BASEADDR + 32'h00000040;
parameter OCM_OCM_UE_FFD2_DEFVAL =   32'h0;
parameter OCM_OCM_UE_FFD3 =    OCM_BASEADDR + 32'h00000044;
parameter OCM_OCM_UE_FFD3_DEFVAL =   32'h0;
parameter OCM_OCM_UE_FFE =    OCM_BASEADDR + 32'h00000048;
parameter OCM_OCM_UE_FFE_DEFVAL =   32'h0;
parameter OCM_OCM_FI_D0 =    OCM_BASEADDR + 32'h0000004C;
parameter OCM_OCM_FI_D0_DEFVAL =   32'h0;
parameter OCM_OCM_FI_D1 =    OCM_BASEADDR + 32'h00000050;
parameter OCM_OCM_FI_D1_DEFVAL =   32'h0;
parameter OCM_OCM_FI_D2 =    OCM_BASEADDR + 32'h00000054;
parameter OCM_OCM_FI_D2_DEFVAL =   32'h0;
parameter OCM_OCM_FI_D3 =    OCM_BASEADDR + 32'h00000058;
parameter OCM_OCM_FI_D3_DEFVAL =   32'h0;
parameter OCM_OCM_FI_SY =    OCM_BASEADDR + 32'h0000005C;
parameter OCM_OCM_FI_SY_DEFVAL =   32'h0;
parameter OCM_OCM_EMA =    OCM_BASEADDR + 32'h00000060;
parameter OCM_OCM_EMA_DEFVAL =   32'h6db;
parameter OCM_OCM_EMAW =    OCM_BASEADDR + 32'h00000064;
parameter OCM_OCM_EMAW_DEFVAL =   32'h55;
parameter OCM_OCM_EMAS =    OCM_BASEADDR + 32'h00000068;
parameter OCM_OCM_EMAS_DEFVAL =   32'h0;
parameter OCM_OCM_CE_CNT =    OCM_BASEADDR + 32'h0000006C;
parameter OCM_OCM_CE_CNT_DEFVAL =   16'h0;
parameter OCM_OCM_RMW_UE_FFA =    OCM_BASEADDR + 32'h00000070;
parameter OCM_OCM_RMW_UE_FFA_DEFVAL =   32'h0;
parameter OCM_OCM_FI_CNTR =    OCM_BASEADDR + 32'h00000074;
parameter OCM_OCM_FI_CNTR_DEFVAL =   32'h0;
parameter OCM_OCM_DBG_SYN_TOMEM =    OCM_BASEADDR + 32'h00000078;
parameter OCM_OCM_DBG_SYN_TOMEM_DEFVAL =   32'h0;
parameter OCM_OCM_DBG_SYN_FROMEM =    OCM_BASEADDR + 32'h0000007C;
parameter OCM_OCM_DBG_SYN_FROMEM_DEFVAL =   32'h0;
parameter OCM_OCM_IMP =    OCM_BASEADDR + 32'h00000080;
parameter OCM_OCM_IMP_DEFVAL =   4'h0;
parameter OCM_OCM_PRDY_DBG =    OCM_BASEADDR + 32'h00000084;
parameter OCM_OCM_PRDY_DBG_DEFVAL =   16'hffff;
parameter OCM_OCM_SAFETY_CHK =    OCM_BASEADDR + 32'h00000FF8;
parameter OCM_OCM_SAFETY_CHK_DEFVAL =   32'h0;
parameter OCM_OCM_ECO =    OCM_BASEADDR + 32'h00000FFC;
parameter OCM_OCM_ECO_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_CTRL =    OCM_XMPU_CFG_BASEADDR + 32'h00000000;
parameter OCM_XMPU_CFG_CTRL_DEFVAL =   32'h3;
parameter OCM_XMPU_CFG_ERR_STATUS1 =    OCM_XMPU_CFG_BASEADDR + 32'h00000004;
parameter OCM_XMPU_CFG_ERR_STATUS1_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_ERR_STATUS2 =    OCM_XMPU_CFG_BASEADDR + 32'h00000008;
parameter OCM_XMPU_CFG_ERR_STATUS2_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_POISON =    OCM_XMPU_CFG_BASEADDR + 32'h0000000C;
parameter OCM_XMPU_CFG_POISON_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_ISR =    OCM_XMPU_CFG_BASEADDR + 32'h00000010;
parameter OCM_XMPU_CFG_ISR_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_IMR =    OCM_XMPU_CFG_BASEADDR + 32'h00000014;
parameter OCM_XMPU_CFG_IMR_DEFVAL =   32'hf;
parameter OCM_XMPU_CFG_IEN =    OCM_XMPU_CFG_BASEADDR + 32'h00000018;
parameter OCM_XMPU_CFG_IEN_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_IDS =    OCM_XMPU_CFG_BASEADDR + 32'h0000001C;
parameter OCM_XMPU_CFG_IDS_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_LOCK =    OCM_XMPU_CFG_BASEADDR + 32'h00000020;
parameter OCM_XMPU_CFG_LOCK_DEFVAL =   1'h0;
parameter OCM_XMPU_CFG_ECO =    OCM_XMPU_CFG_BASEADDR + 32'h000000FC;
parameter OCM_XMPU_CFG_ECO_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R00_START =    OCM_XMPU_CFG_BASEADDR + 32'h00000100;
parameter OCM_XMPU_CFG_R00_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R00_END =    OCM_XMPU_CFG_BASEADDR + 32'h00000104;
parameter OCM_XMPU_CFG_R00_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R00_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h00000108;
parameter OCM_XMPU_CFG_R00_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R00_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h0000010C;
parameter OCM_XMPU_CFG_R00_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R01_START =    OCM_XMPU_CFG_BASEADDR + 32'h00000110;
parameter OCM_XMPU_CFG_R01_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R01_END =    OCM_XMPU_CFG_BASEADDR + 32'h00000114;
parameter OCM_XMPU_CFG_R01_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R01_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h00000118;
parameter OCM_XMPU_CFG_R01_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R01_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h0000011C;
parameter OCM_XMPU_CFG_R01_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R02_START =    OCM_XMPU_CFG_BASEADDR + 32'h00000120;
parameter OCM_XMPU_CFG_R02_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R02_END =    OCM_XMPU_CFG_BASEADDR + 32'h00000124;
parameter OCM_XMPU_CFG_R02_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R02_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h00000128;
parameter OCM_XMPU_CFG_R02_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R02_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h0000012C;
parameter OCM_XMPU_CFG_R02_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R03_START =    OCM_XMPU_CFG_BASEADDR + 32'h00000130;
parameter OCM_XMPU_CFG_R03_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R03_END =    OCM_XMPU_CFG_BASEADDR + 32'h00000134;
parameter OCM_XMPU_CFG_R03_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R03_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h00000138;
parameter OCM_XMPU_CFG_R03_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R03_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h0000013C;
parameter OCM_XMPU_CFG_R03_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R04_START =    OCM_XMPU_CFG_BASEADDR + 32'h00000140;
parameter OCM_XMPU_CFG_R04_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R04_END =    OCM_XMPU_CFG_BASEADDR + 32'h00000144;
parameter OCM_XMPU_CFG_R04_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R04_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h00000148;
parameter OCM_XMPU_CFG_R04_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R04_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h0000014C;
parameter OCM_XMPU_CFG_R04_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R05_START =    OCM_XMPU_CFG_BASEADDR + 32'h00000150;
parameter OCM_XMPU_CFG_R05_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R05_END =    OCM_XMPU_CFG_BASEADDR + 32'h00000154;
parameter OCM_XMPU_CFG_R05_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R05_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h00000158;
parameter OCM_XMPU_CFG_R05_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R05_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h0000015C;
parameter OCM_XMPU_CFG_R05_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R06_START =    OCM_XMPU_CFG_BASEADDR + 32'h00000160;
parameter OCM_XMPU_CFG_R06_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R06_END =    OCM_XMPU_CFG_BASEADDR + 32'h00000164;
parameter OCM_XMPU_CFG_R06_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R06_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h00000168;
parameter OCM_XMPU_CFG_R06_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R06_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h0000016C;
parameter OCM_XMPU_CFG_R06_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R07_START =    OCM_XMPU_CFG_BASEADDR + 32'h00000170;
parameter OCM_XMPU_CFG_R07_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R07_END =    OCM_XMPU_CFG_BASEADDR + 32'h00000174;
parameter OCM_XMPU_CFG_R07_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R07_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h00000178;
parameter OCM_XMPU_CFG_R07_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R07_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h0000017C;
parameter OCM_XMPU_CFG_R07_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R08_START =    OCM_XMPU_CFG_BASEADDR + 32'h00000180;
parameter OCM_XMPU_CFG_R08_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R08_END =    OCM_XMPU_CFG_BASEADDR + 32'h00000184;
parameter OCM_XMPU_CFG_R08_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R08_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h00000188;
parameter OCM_XMPU_CFG_R08_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R08_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h0000018C;
parameter OCM_XMPU_CFG_R08_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R09_START =    OCM_XMPU_CFG_BASEADDR + 32'h00000190;
parameter OCM_XMPU_CFG_R09_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R09_END =    OCM_XMPU_CFG_BASEADDR + 32'h00000194;
parameter OCM_XMPU_CFG_R09_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R09_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h00000198;
parameter OCM_XMPU_CFG_R09_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R09_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h0000019C;
parameter OCM_XMPU_CFG_R09_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R10_START =    OCM_XMPU_CFG_BASEADDR + 32'h000001A0;
parameter OCM_XMPU_CFG_R10_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R10_END =    OCM_XMPU_CFG_BASEADDR + 32'h000001A4;
parameter OCM_XMPU_CFG_R10_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R10_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h000001A8;
parameter OCM_XMPU_CFG_R10_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R10_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h000001AC;
parameter OCM_XMPU_CFG_R10_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R11_START =    OCM_XMPU_CFG_BASEADDR + 32'h000001B0;
parameter OCM_XMPU_CFG_R11_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R11_END =    OCM_XMPU_CFG_BASEADDR + 32'h000001B4;
parameter OCM_XMPU_CFG_R11_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R11_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h000001B8;
parameter OCM_XMPU_CFG_R11_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R11_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h000001BC;
parameter OCM_XMPU_CFG_R11_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R12_START =    OCM_XMPU_CFG_BASEADDR + 32'h000001C0;
parameter OCM_XMPU_CFG_R12_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R12_END =    OCM_XMPU_CFG_BASEADDR + 32'h000001C4;
parameter OCM_XMPU_CFG_R12_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R12_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h000001C8;
parameter OCM_XMPU_CFG_R12_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R12_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h000001CC;
parameter OCM_XMPU_CFG_R12_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R13_START =    OCM_XMPU_CFG_BASEADDR + 32'h000001D0;
parameter OCM_XMPU_CFG_R13_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R13_END =    OCM_XMPU_CFG_BASEADDR + 32'h000001D4;
parameter OCM_XMPU_CFG_R13_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R13_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h000001D8;
parameter OCM_XMPU_CFG_R13_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R13_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h000001DC;
parameter OCM_XMPU_CFG_R13_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R14_START =    OCM_XMPU_CFG_BASEADDR + 32'h000001E0;
parameter OCM_XMPU_CFG_R14_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R14_END =    OCM_XMPU_CFG_BASEADDR + 32'h000001E4;
parameter OCM_XMPU_CFG_R14_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R14_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h000001E8;
parameter OCM_XMPU_CFG_R14_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R14_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h000001EC;
parameter OCM_XMPU_CFG_R14_CONFIG_DEFVAL =   32'h8;
parameter OCM_XMPU_CFG_R15_START =    OCM_XMPU_CFG_BASEADDR + 32'h000001F0;
parameter OCM_XMPU_CFG_R15_START_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R15_END =    OCM_XMPU_CFG_BASEADDR + 32'h000001F4;
parameter OCM_XMPU_CFG_R15_END_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R15_MASTER =    OCM_XMPU_CFG_BASEADDR + 32'h000001F8;
parameter OCM_XMPU_CFG_R15_MASTER_DEFVAL =   32'h0;
parameter OCM_XMPU_CFG_R15_CONFIG =    OCM_XMPU_CFG_BASEADDR + 32'h000001FC;
parameter OCM_XMPU_CFG_R15_CONFIG_DEFVAL =   32'h8;
parameter PCIE_ATTRIB_ATTR_0 =    PCIE_ATTRIB_BASEADDR + 32'h00000000;
parameter PCIE_ATTRIB_ATTR_0_DEFVAL =   32'h3;
parameter PCIE_ATTRIB_ATTR_1 =    PCIE_ATTRIB_BASEADDR + 32'h00000004;
parameter PCIE_ATTRIB_ATTR_1_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_2 =    PCIE_ATTRIB_BASEADDR + 32'h00000008;
parameter PCIE_ATTRIB_ATTR_2_DEFVAL =   32'h2;
parameter PCIE_ATTRIB_ATTR_3 =    PCIE_ATTRIB_BASEADDR + 32'h0000000C;
parameter PCIE_ATTRIB_ATTR_3_DEFVAL =   32'h140;
parameter PCIE_ATTRIB_ATTR_4 =    PCIE_ATTRIB_BASEADDR + 32'h00000010;
parameter PCIE_ATTRIB_ATTR_4_DEFVAL =   32'h1000;
parameter PCIE_ATTRIB_ATTR_5 =    PCIE_ATTRIB_BASEADDR + 32'h00000014;
parameter PCIE_ATTRIB_ATTR_5_DEFVAL =   32'hff07;
parameter PCIE_ATTRIB_ATTR_6 =    PCIE_ATTRIB_BASEADDR + 32'h00000018;
parameter PCIE_ATTRIB_ATTR_6_DEFVAL =   32'h7;
parameter PCIE_ATTRIB_ATTR_7 =    PCIE_ATTRIB_BASEADDR + 32'h0000001C;
parameter PCIE_ATTRIB_ATTR_7_DEFVAL =   32'h4;
parameter PCIE_ATTRIB_ATTR_8 =    PCIE_ATTRIB_BASEADDR + 32'h00000020;
parameter PCIE_ATTRIB_ATTR_8_DEFVAL =   32'hfff0;
parameter PCIE_ATTRIB_ATTR_9 =    PCIE_ATTRIB_BASEADDR + 32'h00000024;
parameter PCIE_ATTRIB_ATTR_9_DEFVAL =   32'hffff;
parameter PCIE_ATTRIB_ATTR_10 =    PCIE_ATTRIB_BASEADDR + 32'h00000028;
parameter PCIE_ATTRIB_ATTR_10_DEFVAL =   32'hffff;
parameter PCIE_ATTRIB_ATTR_11 =    PCIE_ATTRIB_BASEADDR + 32'h0000002C;
parameter PCIE_ATTRIB_ATTR_11_DEFVAL =   32'h4;
parameter PCIE_ATTRIB_ATTR_12 =    PCIE_ATTRIB_BASEADDR + 32'h00000030;
parameter PCIE_ATTRIB_ATTR_12_DEFVAL =   32'hfff0;
parameter PCIE_ATTRIB_ATTR_13 =    PCIE_ATTRIB_BASEADDR + 32'h00000034;
parameter PCIE_ATTRIB_ATTR_13_DEFVAL =   32'hffff;
parameter PCIE_ATTRIB_ATTR_14 =    PCIE_ATTRIB_BASEADDR + 32'h00000038;
parameter PCIE_ATTRIB_ATTR_14_DEFVAL =   32'hffff;
parameter PCIE_ATTRIB_ATTR_15 =    PCIE_ATTRIB_BASEADDR + 32'h0000003C;
parameter PCIE_ATTRIB_ATTR_15_DEFVAL =   32'h4;
parameter PCIE_ATTRIB_ATTR_16 =    PCIE_ATTRIB_BASEADDR + 32'h00000040;
parameter PCIE_ATTRIB_ATTR_16_DEFVAL =   32'hfff0;
parameter PCIE_ATTRIB_ATTR_17 =    PCIE_ATTRIB_BASEADDR + 32'h00000044;
parameter PCIE_ATTRIB_ATTR_17_DEFVAL =   32'hffff;
parameter PCIE_ATTRIB_ATTR_18 =    PCIE_ATTRIB_BASEADDR + 32'h00000048;
parameter PCIE_ATTRIB_ATTR_18_DEFVAL =   32'hffff;
parameter PCIE_ATTRIB_ATTR_19 =    PCIE_ATTRIB_BASEADDR + 32'h0000004C;
parameter PCIE_ATTRIB_ATTR_19_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_20 =    PCIE_ATTRIB_BASEADDR + 32'h00000050;
parameter PCIE_ATTRIB_ATTR_20_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_21 =    PCIE_ATTRIB_BASEADDR + 32'h00000054;
parameter PCIE_ATTRIB_ATTR_21_DEFVAL =   32'h40;
parameter PCIE_ATTRIB_ATTR_22 =    PCIE_ATTRIB_BASEADDR + 32'h00000058;
parameter PCIE_ATTRIB_ATTR_22_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_23 =    PCIE_ATTRIB_BASEADDR + 32'h0000005C;
parameter PCIE_ATTRIB_ATTR_23_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_24 =    PCIE_ATTRIB_BASEADDR + 32'h00000060;
parameter PCIE_ATTRIB_ATTR_24_DEFVAL =   32'h8000;
parameter PCIE_ATTRIB_ATTR_25 =    PCIE_ATTRIB_BASEADDR + 32'h00000064;
parameter PCIE_ATTRIB_ATTR_25_DEFVAL =   32'h905;
parameter PCIE_ATTRIB_ATTR_26 =    PCIE_ATTRIB_BASEADDR + 32'h00000068;
parameter PCIE_ATTRIB_ATTR_26_DEFVAL =   32'h3000;
parameter PCIE_ATTRIB_ATTR_27 =    PCIE_ATTRIB_BASEADDR + 32'h0000006C;
parameter PCIE_ATTRIB_ATTR_27_DEFVAL =   32'h2138;
parameter PCIE_ATTRIB_ATTR_28 =    PCIE_ATTRIB_BASEADDR + 32'h00000070;
parameter PCIE_ATTRIB_ATTR_28_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_29 =    PCIE_ATTRIB_BASEADDR + 32'h00000074;
parameter PCIE_ATTRIB_ATTR_29_DEFVAL =   32'h100;
parameter PCIE_ATTRIB_ATTR_30 =    PCIE_ATTRIB_BASEADDR + 32'h00000078;
parameter PCIE_ATTRIB_ATTR_30_DEFVAL =   32'h3;
parameter PCIE_ATTRIB_ATTR_31 =    PCIE_ATTRIB_BASEADDR + 32'h0000007C;
parameter PCIE_ATTRIB_ATTR_31_DEFVAL =   32'h110c;
parameter PCIE_ATTRIB_ATTR_32 =    PCIE_ATTRIB_BASEADDR + 32'h00000080;
parameter PCIE_ATTRIB_ATTR_32_DEFVAL =   32'h3f1;
parameter PCIE_ATTRIB_ATTR_33 =    PCIE_ATTRIB_BASEADDR + 32'h00000084;
parameter PCIE_ATTRIB_ATTR_33_DEFVAL =   32'h3ff;
parameter PCIE_ATTRIB_ATTR_34 =    PCIE_ATTRIB_BASEADDR + 32'h00000088;
parameter PCIE_ATTRIB_ATTR_34_DEFVAL =   32'h100;
parameter PCIE_ATTRIB_ATTR_35 =    PCIE_ATTRIB_BASEADDR + 32'h0000008C;
parameter PCIE_ATTRIB_ATTR_35_DEFVAL =   32'h0ffd;
parameter PCIE_ATTRIB_ATTR_36 =    PCIE_ATTRIB_BASEADDR + 32'h00000090;
parameter PCIE_ATTRIB_ATTR_36_DEFVAL =   32'h7fff;
parameter PCIE_ATTRIB_ATTR_37 =    PCIE_ATTRIB_BASEADDR + 32'h00000094;
parameter PCIE_ATTRIB_ATTR_37_DEFVAL =   32'h49ff;
parameter PCIE_ATTRIB_ATTR_38 =    PCIE_ATTRIB_BASEADDR + 32'h00000098;
parameter PCIE_ATTRIB_ATTR_38_DEFVAL =   32'h120;
parameter PCIE_ATTRIB_ATTR_39 =    PCIE_ATTRIB_BASEADDR + 32'h0000009C;
parameter PCIE_ATTRIB_ATTR_39_DEFVAL =   32'h148;
parameter PCIE_ATTRIB_ATTR_40 =    PCIE_ATTRIB_BASEADDR + 32'h000000A0;
parameter PCIE_ATTRIB_ATTR_40_DEFVAL =   32'h405;
parameter PCIE_ATTRIB_ATTR_41 =    PCIE_ATTRIB_BASEADDR + 32'h000000A4;
parameter PCIE_ATTRIB_ATTR_41_DEFVAL =   32'h160;
parameter PCIE_ATTRIB_ATTR_42 =    PCIE_ATTRIB_BASEADDR + 32'h000000A8;
parameter PCIE_ATTRIB_ATTR_42_DEFVAL =   32'h119c;
parameter PCIE_ATTRIB_ATTR_43 =    PCIE_ATTRIB_BASEADDR + 32'h000000AC;
parameter PCIE_ATTRIB_ATTR_43_DEFVAL =   32'h100;
parameter PCIE_ATTRIB_ATTR_44 =    PCIE_ATTRIB_BASEADDR + 32'h000000B0;
parameter PCIE_ATTRIB_ATTR_44_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_45 =    PCIE_ATTRIB_BASEADDR + 32'h000000B4;
parameter PCIE_ATTRIB_ATTR_45_DEFVAL =   32'h8000;
parameter PCIE_ATTRIB_ATTR_46 =    PCIE_ATTRIB_BASEADDR + 32'h000000B8;
parameter PCIE_ATTRIB_ATTR_46_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_47 =    PCIE_ATTRIB_BASEADDR + 32'h000000BC;
parameter PCIE_ATTRIB_ATTR_47_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_48 =    PCIE_ATTRIB_BASEADDR + 32'h000000C0;
parameter PCIE_ATTRIB_ATTR_48_DEFVAL =   32'h3;
parameter PCIE_ATTRIB_ATTR_49 =    PCIE_ATTRIB_BASEADDR + 32'h000000C4;
parameter PCIE_ATTRIB_ATTR_49_DEFVAL =   32'h1060;
parameter PCIE_ATTRIB_ATTR_50 =    PCIE_ATTRIB_BASEADDR + 32'h000000C8;
parameter PCIE_ATTRIB_ATTR_50_DEFVAL =   32'h9c02;
parameter PCIE_ATTRIB_ATTR_51 =    PCIE_ATTRIB_BASEADDR + 32'h000000CC;
parameter PCIE_ATTRIB_ATTR_51_DEFVAL =   32'h4021;
parameter PCIE_ATTRIB_ATTR_52 =    PCIE_ATTRIB_BASEADDR + 32'h000000D0;
parameter PCIE_ATTRIB_ATTR_52_DEFVAL =   32'h40;
parameter PCIE_ATTRIB_ATTR_53 =    PCIE_ATTRIB_BASEADDR + 32'h000000D4;
parameter PCIE_ATTRIB_ATTR_53_DEFVAL =   32'h3d48;
parameter PCIE_ATTRIB_ATTR_54 =    PCIE_ATTRIB_BASEADDR + 32'h000000D8;
parameter PCIE_ATTRIB_ATTR_54_DEFVAL =   32'h23;
parameter PCIE_ATTRIB_ATTR_55 =    PCIE_ATTRIB_BASEADDR + 32'h000000DC;
parameter PCIE_ATTRIB_ATTR_55_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_56 =    PCIE_ATTRIB_BASEADDR + 32'h000000E0;
parameter PCIE_ATTRIB_ATTR_56_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_57 =    PCIE_ATTRIB_BASEADDR + 32'h000000E4;
parameter PCIE_ATTRIB_ATTR_57_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_58 =    PCIE_ATTRIB_BASEADDR + 32'h000000E8;
parameter PCIE_ATTRIB_ATTR_58_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_59 =    PCIE_ATTRIB_BASEADDR + 32'h000000EC;
parameter PCIE_ATTRIB_ATTR_59_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_60 =    PCIE_ATTRIB_BASEADDR + 32'h000000F0;
parameter PCIE_ATTRIB_ATTR_60_DEFVAL =   32'h178;
parameter PCIE_ATTRIB_ATTR_61 =    PCIE_ATTRIB_BASEADDR + 32'h000000F4;
parameter PCIE_ATTRIB_ATTR_61_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_62 =    PCIE_ATTRIB_BASEADDR + 32'h000000F8;
parameter PCIE_ATTRIB_ATTR_62_DEFVAL =   32'h15;
parameter PCIE_ATTRIB_ATTR_63 =    PCIE_ATTRIB_BASEADDR + 32'h000000FC;
parameter PCIE_ATTRIB_ATTR_63_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_64 =    PCIE_ATTRIB_BASEADDR + 32'h00000100;
parameter PCIE_ATTRIB_ATTR_64_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_65 =    PCIE_ATTRIB_BASEADDR + 32'h00000104;
parameter PCIE_ATTRIB_ATTR_65_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_66 =    PCIE_ATTRIB_BASEADDR + 32'h00000108;
parameter PCIE_ATTRIB_ATTR_66_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_67 =    PCIE_ATTRIB_BASEADDR + 32'h0000010C;
parameter PCIE_ATTRIB_ATTR_67_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_68 =    PCIE_ATTRIB_BASEADDR + 32'h00000110;
parameter PCIE_ATTRIB_ATTR_68_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_69 =    PCIE_ATTRIB_BASEADDR + 32'h00000114;
parameter PCIE_ATTRIB_ATTR_69_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_70 =    PCIE_ATTRIB_BASEADDR + 32'h00000118;
parameter PCIE_ATTRIB_ATTR_70_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_71 =    PCIE_ATTRIB_BASEADDR + 32'h0000011C;
parameter PCIE_ATTRIB_ATTR_71_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_72 =    PCIE_ATTRIB_BASEADDR + 32'h00000120;
parameter PCIE_ATTRIB_ATTR_72_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_73 =    PCIE_ATTRIB_BASEADDR + 32'h00000124;
parameter PCIE_ATTRIB_ATTR_73_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_74 =    PCIE_ATTRIB_BASEADDR + 32'h00000128;
parameter PCIE_ATTRIB_ATTR_74_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_75 =    PCIE_ATTRIB_BASEADDR + 32'h0000012C;
parameter PCIE_ATTRIB_ATTR_75_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_76 =    PCIE_ATTRIB_BASEADDR + 32'h00000130;
parameter PCIE_ATTRIB_ATTR_76_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_77 =    PCIE_ATTRIB_BASEADDR + 32'h00000134;
parameter PCIE_ATTRIB_ATTR_77_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_78 =    PCIE_ATTRIB_BASEADDR + 32'h00000138;
parameter PCIE_ATTRIB_ATTR_78_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_79 =    PCIE_ATTRIB_BASEADDR + 32'h0000013C;
parameter PCIE_ATTRIB_ATTR_79_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_80 =    PCIE_ATTRIB_BASEADDR + 32'h00000140;
parameter PCIE_ATTRIB_ATTR_80_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_81 =    PCIE_ATTRIB_BASEADDR + 32'h00000144;
parameter PCIE_ATTRIB_ATTR_81_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_82 =    PCIE_ATTRIB_BASEADDR + 32'h00000148;
parameter PCIE_ATTRIB_ATTR_82_DEFVAL =   32'h10c;
parameter PCIE_ATTRIB_ATTR_83 =    PCIE_ATTRIB_BASEADDR + 32'h0000014C;
parameter PCIE_ATTRIB_ATTR_83_DEFVAL =   32'h1128;
parameter PCIE_ATTRIB_ATTR_84 =    PCIE_ATTRIB_BASEADDR + 32'h00000150;
parameter PCIE_ATTRIB_ATTR_84_DEFVAL =   32'h2;
parameter PCIE_ATTRIB_ATTR_85 =    PCIE_ATTRIB_BASEADDR + 32'h00000154;
parameter PCIE_ATTRIB_ATTR_85_DEFVAL =   32'h250;
parameter PCIE_ATTRIB_ATTR_86 =    PCIE_ATTRIB_BASEADDR + 32'h00000158;
parameter PCIE_ATTRIB_ATTR_86_DEFVAL =   32'h1234;
parameter PCIE_ATTRIB_ATTR_87 =    PCIE_ATTRIB_BASEADDR + 32'h0000015C;
parameter PCIE_ATTRIB_ATTR_87_DEFVAL =   32'h1018;
parameter PCIE_ATTRIB_ATTR_88 =    PCIE_ATTRIB_BASEADDR + 32'h00000160;
parameter PCIE_ATTRIB_ATTR_88_DEFVAL =   32'hb;
parameter PCIE_ATTRIB_ATTR_89 =    PCIE_ATTRIB_BASEADDR + 32'h00000164;
parameter PCIE_ATTRIB_ATTR_89_DEFVAL =   32'h2281;
parameter PCIE_ATTRIB_ATTR_90 =    PCIE_ATTRIB_BASEADDR + 32'h00000168;
parameter PCIE_ATTRIB_ATTR_90_DEFVAL =   32'h31;
parameter PCIE_ATTRIB_ATTR_91 =    PCIE_ATTRIB_BASEADDR + 32'h0000016C;
parameter PCIE_ATTRIB_ATTR_91_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_92 =    PCIE_ATTRIB_BASEADDR + 32'h00000170;
parameter PCIE_ATTRIB_ATTR_92_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_93 =    PCIE_ATTRIB_BASEADDR + 32'h00000174;
parameter PCIE_ATTRIB_ATTR_93_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_94 =    PCIE_ATTRIB_BASEADDR + 32'h00000178;
parameter PCIE_ATTRIB_ATTR_94_DEFVAL =   32'h1;
parameter PCIE_ATTRIB_ATTR_95 =    PCIE_ATTRIB_BASEADDR + 32'h0000017C;
parameter PCIE_ATTRIB_ATTR_95_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_96 =    PCIE_ATTRIB_BASEADDR + 32'h00000180;
parameter PCIE_ATTRIB_ATTR_96_DEFVAL =   32'h28;
parameter PCIE_ATTRIB_ATTR_97 =    PCIE_ATTRIB_BASEADDR + 32'h00000184;
parameter PCIE_ATTRIB_ATTR_97_DEFVAL =   32'h104;
parameter PCIE_ATTRIB_ATTR_98 =    PCIE_ATTRIB_BASEADDR + 32'h00000188;
parameter PCIE_ATTRIB_ATTR_98_DEFVAL =   32'hffff;
parameter PCIE_ATTRIB_ATTR_99 =    PCIE_ATTRIB_BASEADDR + 32'h0000018C;
parameter PCIE_ATTRIB_ATTR_99_DEFVAL =   32'hffff;
parameter PCIE_ATTRIB_ATTR_100 =    PCIE_ATTRIB_BASEADDR + 32'h00000190;
parameter PCIE_ATTRIB_ATTR_100_DEFVAL =   32'hf0;
parameter PCIE_ATTRIB_ATTR_101 =    PCIE_ATTRIB_BASEADDR + 32'h00000194;
parameter PCIE_ATTRIB_ATTR_101_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_102 =    PCIE_ATTRIB_BASEADDR + 32'h00000198;
parameter PCIE_ATTRIB_ATTR_102_DEFVAL =   32'h8008;
parameter PCIE_ATTRIB_ATTR_103 =    PCIE_ATTRIB_BASEADDR + 32'h0000019C;
parameter PCIE_ATTRIB_ATTR_103_DEFVAL =   32'h22;
parameter PCIE_ATTRIB_ATTR_104 =    PCIE_ATTRIB_BASEADDR + 32'h000001A0;
parameter PCIE_ATTRIB_ATTR_104_DEFVAL =   32'h3ff;
parameter PCIE_ATTRIB_ATTR_105 =    PCIE_ATTRIB_BASEADDR + 32'h000001A4;
parameter PCIE_ATTRIB_ATTR_105_DEFVAL =   32'h172;
parameter PCIE_ATTRIB_ATTR_106 =    PCIE_ATTRIB_BASEADDR + 32'h000001A8;
parameter PCIE_ATTRIB_ATTR_106_DEFVAL =   32'h248;
parameter PCIE_ATTRIB_ATTR_107 =    PCIE_ATTRIB_BASEADDR + 32'h000001AC;
parameter PCIE_ATTRIB_ATTR_107_DEFVAL =   32'h8;
parameter PCIE_ATTRIB_ATTR_108 =    PCIE_ATTRIB_BASEADDR + 32'h000001B0;
parameter PCIE_ATTRIB_ATTR_108_DEFVAL =   32'h20;
parameter PCIE_ATTRIB_ATTR_109 =    PCIE_ATTRIB_BASEADDR + 32'h000001B4;
parameter PCIE_ATTRIB_ATTR_109_DEFVAL =   32'h7e04;
parameter PCIE_ATTRIB_ATTR_110 =    PCIE_ATTRIB_BASEADDR + 32'h000001B8;
parameter PCIE_ATTRIB_ATTR_110_DEFVAL =   32'hfabc;
parameter PCIE_ATTRIB_ATTR_111 =    PCIE_ATTRIB_BASEADDR + 32'h000001BC;
parameter PCIE_ATTRIB_ATTR_111_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_112 =    PCIE_ATTRIB_BASEADDR + 32'h000001C0;
parameter PCIE_ATTRIB_ATTR_112_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_113 =    PCIE_ATTRIB_BASEADDR + 32'h000001C4;
parameter PCIE_ATTRIB_ATTR_113_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_114 =    PCIE_ATTRIB_BASEADDR + 32'h000001C8;
parameter PCIE_ATTRIB_ATTR_114_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_115 =    PCIE_ATTRIB_BASEADDR + 32'h000001CC;
parameter PCIE_ATTRIB_ATTR_115_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_116 =    PCIE_ATTRIB_BASEADDR + 32'h000001D0;
parameter PCIE_ATTRIB_ATTR_116_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_117 =    PCIE_ATTRIB_BASEADDR + 32'h000001D4;
parameter PCIE_ATTRIB_ATTR_117_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_118 =    PCIE_ATTRIB_BASEADDR + 32'h000001D8;
parameter PCIE_ATTRIB_ATTR_118_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_119 =    PCIE_ATTRIB_BASEADDR + 32'h000001DC;
parameter PCIE_ATTRIB_ATTR_119_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_120 =    PCIE_ATTRIB_BASEADDR + 32'h000001E0;
parameter PCIE_ATTRIB_ATTR_120_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ATTR_121 =    PCIE_ATTRIB_BASEADDR + 32'h000001E4;
parameter PCIE_ATTRIB_ATTR_121_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ID =    PCIE_ATTRIB_BASEADDR + 32'h00000200;
parameter PCIE_ATTRIB_ID_DEFVAL =   32'h10ee7024;
parameter PCIE_ATTRIB_SUBSYS_ID =    PCIE_ATTRIB_BASEADDR + 32'h00000204;
parameter PCIE_ATTRIB_SUBSYS_ID_DEFVAL =   32'h10ee0007;
parameter PCIE_ATTRIB_REV_ID =    PCIE_ATTRIB_BASEADDR + 32'h00000208;
parameter PCIE_ATTRIB_REV_ID_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_DSN_0 =    PCIE_ATTRIB_BASEADDR + 32'h0000020C;
parameter PCIE_ATTRIB_DSN_0_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_DSN_1 =    PCIE_ATTRIB_BASEADDR + 32'h00000210;
parameter PCIE_ATTRIB_DSN_1_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_MGMT_CTRL =    PCIE_ATTRIB_BASEADDR + 32'h00000214;
parameter PCIE_ATTRIB_MGMT_CTRL_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_PM_CTRL =    PCIE_ATTRIB_BASEADDR + 32'h00000218;
parameter PCIE_ATTRIB_PM_CTRL_DEFVAL =   32'h7;
parameter PCIE_ATTRIB_RST_CTRL =    PCIE_ATTRIB_BASEADDR + 32'h00000220;
parameter PCIE_ATTRIB_RST_CTRL_DEFVAL =   32'h6f;
parameter PCIE_ATTRIB_DBG_CTRL =    PCIE_ATTRIB_BASEADDR + 32'h00000224;
parameter PCIE_ATTRIB_DBG_CTRL_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_PL_LINK_CTRL_STATUS =    PCIE_ATTRIB_BASEADDR + 32'h00000228;
parameter PCIE_ATTRIB_PL_LINK_CTRL_STATUS_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_DIR_LTSSM =    PCIE_ATTRIB_BASEADDR + 32'h0000022C;
parameter PCIE_ATTRIB_DIR_LTSSM_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_EP_CTRL =    PCIE_ATTRIB_BASEADDR + 32'h00000230;
parameter PCIE_ATTRIB_EP_CTRL_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_RP_CTRL =    PCIE_ATTRIB_BASEADDR + 32'h00000234;
parameter PCIE_ATTRIB_RP_CTRL_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_PCIE_STATUS =    PCIE_ATTRIB_BASEADDR + 32'h00000238;
parameter PCIE_ATTRIB_PCIE_STATUS_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_MISC_CTRL =    PCIE_ATTRIB_BASEADDR + 32'h00000300;
parameter PCIE_ATTRIB_MISC_CTRL_DEFVAL =   1'h0;
parameter PCIE_ATTRIB_ISR =    PCIE_ATTRIB_BASEADDR + 32'h00000304;
parameter PCIE_ATTRIB_ISR_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_IMR =    PCIE_ATTRIB_BASEADDR + 32'h00000308;
parameter PCIE_ATTRIB_IMR_DEFVAL =   32'h3;
parameter PCIE_ATTRIB_IER =    PCIE_ATTRIB_BASEADDR + 32'h0000030C;
parameter PCIE_ATTRIB_IER_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_IDR =    PCIE_ATTRIB_BASEADDR + 32'h00000310;
parameter PCIE_ATTRIB_IDR_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ECO_0 =    PCIE_ATTRIB_BASEADDR + 32'h00000314;
parameter PCIE_ATTRIB_ECO_0_DEFVAL =   32'h0;
parameter PCIE_ATTRIB_ECO_1 =    PCIE_ATTRIB_BASEADDR + 32'h00000318;
parameter PCIE_ATTRIB_ECO_1_DEFVAL =   32'hffffffff;
parameter PCIE_ATTRIB_CB =    PCIE_ATTRIB_BASEADDR + 32'h0000031C;
parameter PCIE_ATTRIB_CB_DEFVAL =   32'h1;
parameter PMU_GLOBAL_GLOBAL_CNTRL =    PMU_GLOBAL_BASEADDR + 32'h00000000;
parameter PMU_GLOBAL_GLOBAL_CNTRL_DEFVAL =   32'h8800;
parameter PMU_GLOBAL_PS_CNTRL =    PMU_GLOBAL_BASEADDR + 32'h00000004;
parameter PMU_GLOBAL_PS_CNTRL_DEFVAL =   32'h0;
parameter PMU_GLOBAL_APU_PWR_STATUS_INIT =    PMU_GLOBAL_BASEADDR + 32'h00000008;
parameter PMU_GLOBAL_APU_PWR_STATUS_INIT_DEFVAL =   32'h0;
parameter PMU_GLOBAL_MEM_CNTRL =    PMU_GLOBAL_BASEADDR + 32'h0000000C;
parameter PMU_GLOBAL_MEM_CNTRL_DEFVAL =   32'hbb02cb;
parameter PMU_GLOBAL_ADDR_ERROR_STATUS =    PMU_GLOBAL_BASEADDR + 32'h00000010;
parameter PMU_GLOBAL_ADDR_ERROR_STATUS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ADDR_ERROR_INT_EN =    PMU_GLOBAL_BASEADDR + 32'h00000018;
parameter PMU_GLOBAL_ADDR_ERROR_INT_EN_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ADDR_ERROR_INT_DIS =    PMU_GLOBAL_BASEADDR + 32'h0000001C;
parameter PMU_GLOBAL_ADDR_ERROR_INT_DIS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE0 =    PMU_GLOBAL_BASEADDR + 32'h00000030;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE0_DEFVAL =   32'h0;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE1 =    PMU_GLOBAL_BASEADDR + 32'h00000034;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE2 =    PMU_GLOBAL_BASEADDR + 32'h00000038;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE3 =    PMU_GLOBAL_BASEADDR + 32'h0000003C;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE3_DEFVAL =   32'h0;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE4 =    PMU_GLOBAL_BASEADDR + 32'h00000040;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE4_DEFVAL =   32'h0;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE5 =    PMU_GLOBAL_BASEADDR + 32'h00000044;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE5_DEFVAL =   32'h0;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE6 =    PMU_GLOBAL_BASEADDR + 32'h00000048;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE6_DEFVAL =   32'h0;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE7 =    PMU_GLOBAL_BASEADDR + 32'h0000004C;
parameter PMU_GLOBAL_GLOBAL_GEN_STORAGE7_DEFVAL =   32'h0;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE0 =    PMU_GLOBAL_BASEADDR + 32'h00000050;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE0_DEFVAL =   32'h0;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE1 =    PMU_GLOBAL_BASEADDR + 32'h00000054;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE2 =    PMU_GLOBAL_BASEADDR + 32'h00000058;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE3 =    PMU_GLOBAL_BASEADDR + 32'h0000005C;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE3_DEFVAL =   32'h0;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE4 =    PMU_GLOBAL_BASEADDR + 32'h00000060;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE4_DEFVAL =   32'h0;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE5 =    PMU_GLOBAL_BASEADDR + 32'h00000064;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE5_DEFVAL =   32'h0;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE6 =    PMU_GLOBAL_BASEADDR + 32'h00000068;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE6_DEFVAL =   32'h0;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE7 =    PMU_GLOBAL_BASEADDR + 32'h0000006C;
parameter PMU_GLOBAL_PERS_GLOB_GEN_STORAGE7_DEFVAL =   32'h0;
parameter PMU_GLOBAL_DDR_CNTRL =    PMU_GLOBAL_BASEADDR + 32'h00000070;
parameter PMU_GLOBAL_DDR_CNTRL_DEFVAL =   1'h0;
parameter PMU_GLOBAL_PWR_STATE =    PMU_GLOBAL_BASEADDR + 32'h00000100;
parameter PMU_GLOBAL_PWR_STATE_DEFVAL =   32'hfffcbf;
parameter PMU_GLOBAL_AUX_PWR_STATE =    PMU_GLOBAL_BASEADDR + 32'h00000104;
parameter PMU_GLOBAL_AUX_PWR_STATE_DEFVAL =   32'hff080;
parameter PMU_GLOBAL_RAM_RET_CNTRL =    PMU_GLOBAL_BASEADDR + 32'h00000108;
parameter PMU_GLOBAL_RAM_RET_CNTRL_DEFVAL =   32'h0;
parameter PMU_GLOBAL_PWR_SUPPLY_STATUS =    PMU_GLOBAL_BASEADDR + 32'h0000010C;
parameter PMU_GLOBAL_PWR_SUPPLY_STATUS_DEFVAL =   32'h4;
parameter PMU_GLOBAL_REQ_PWRUP_STATUS =    PMU_GLOBAL_BASEADDR + 32'h00000110;
parameter PMU_GLOBAL_REQ_PWRUP_STATUS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_PWRUP_INT_EN =    PMU_GLOBAL_BASEADDR + 32'h00000118;
parameter PMU_GLOBAL_REQ_PWRUP_INT_EN_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_PWRUP_INT_DIS =    PMU_GLOBAL_BASEADDR + 32'h0000011C;
parameter PMU_GLOBAL_REQ_PWRUP_INT_DIS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_PWRUP_TRIG =    PMU_GLOBAL_BASEADDR + 32'h00000120;
parameter PMU_GLOBAL_REQ_PWRUP_TRIG_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_PWRDWN_STATUS =    PMU_GLOBAL_BASEADDR + 32'h00000210;
parameter PMU_GLOBAL_REQ_PWRDWN_STATUS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_PWRDWN_INT_EN =    PMU_GLOBAL_BASEADDR + 32'h00000218;
parameter PMU_GLOBAL_REQ_PWRDWN_INT_EN_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_PWRDWN_INT_DIS =    PMU_GLOBAL_BASEADDR + 32'h0000021C;
parameter PMU_GLOBAL_REQ_PWRDWN_INT_DIS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_PWRDWN_TRIG =    PMU_GLOBAL_BASEADDR + 32'h00000220;
parameter PMU_GLOBAL_REQ_PWRDWN_TRIG_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_ISO_STATUS =    PMU_GLOBAL_BASEADDR + 32'h00000310;
parameter PMU_GLOBAL_REQ_ISO_STATUS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_ISO_INT_EN =    PMU_GLOBAL_BASEADDR + 32'h00000318;
parameter PMU_GLOBAL_REQ_ISO_INT_EN_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_ISO_INT_DIS =    PMU_GLOBAL_BASEADDR + 32'h0000031C;
parameter PMU_GLOBAL_REQ_ISO_INT_DIS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_ISO_TRIG =    PMU_GLOBAL_BASEADDR + 32'h00000320;
parameter PMU_GLOBAL_REQ_ISO_TRIG_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_SWRST_STATUS =    PMU_GLOBAL_BASEADDR + 32'h00000410;
parameter PMU_GLOBAL_REQ_SWRST_STATUS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_SWRST_INT_EN =    PMU_GLOBAL_BASEADDR + 32'h00000418;
parameter PMU_GLOBAL_REQ_SWRST_INT_EN_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_SWRST_INT_DIS =    PMU_GLOBAL_BASEADDR + 32'h0000041C;
parameter PMU_GLOBAL_REQ_SWRST_INT_DIS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_SWRST_TRIG =    PMU_GLOBAL_BASEADDR + 32'h00000420;
parameter PMU_GLOBAL_REQ_SWRST_TRIG_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_AUX_STATUS =    PMU_GLOBAL_BASEADDR + 32'h00000510;
parameter PMU_GLOBAL_REQ_AUX_STATUS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_AUX_INT_EN =    PMU_GLOBAL_BASEADDR + 32'h00000518;
parameter PMU_GLOBAL_REQ_AUX_INT_EN_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_AUX_INT_DIS =    PMU_GLOBAL_BASEADDR + 32'h0000051C;
parameter PMU_GLOBAL_REQ_AUX_INT_DIS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_REQ_AUX_TRIG =    PMU_GLOBAL_BASEADDR + 32'h00000520;
parameter PMU_GLOBAL_REQ_AUX_TRIG_DEFVAL =   32'h0;
parameter PMU_GLOBAL_LOGCLR_STATUS =    PMU_GLOBAL_BASEADDR + 32'h00000524;
parameter PMU_GLOBAL_LOGCLR_STATUS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_CSU_BR_ERROR =    PMU_GLOBAL_BASEADDR + 32'h00000528;
parameter PMU_GLOBAL_CSU_BR_ERROR_DEFVAL =   32'h0;
parameter PMU_GLOBAL_MB_FAULT_STATUS =    PMU_GLOBAL_BASEADDR + 32'h0000052C;
parameter PMU_GLOBAL_MB_FAULT_STATUS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_STATUS_1 =    PMU_GLOBAL_BASEADDR + 32'h00000530;
parameter PMU_GLOBAL_ERROR_STATUS_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_INT_MASK_1 =    PMU_GLOBAL_BASEADDR + 32'h00000534;
parameter PMU_GLOBAL_ERROR_INT_MASK_1_DEFVAL =   32'hffff32ff;
parameter PMU_GLOBAL_ERROR_INT_EN_1 =    PMU_GLOBAL_BASEADDR + 32'h00000538;
parameter PMU_GLOBAL_ERROR_INT_EN_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_INT_DIS_1 =    PMU_GLOBAL_BASEADDR + 32'h0000053C;
parameter PMU_GLOBAL_ERROR_INT_DIS_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_STATUS_2 =    PMU_GLOBAL_BASEADDR + 32'h00000540;
parameter PMU_GLOBAL_ERROR_STATUS_2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_INT_MASK_2 =    PMU_GLOBAL_BASEADDR + 32'h00000544;
parameter PMU_GLOBAL_ERROR_INT_MASK_2_DEFVAL =   32'h73f1f3f;
parameter PMU_GLOBAL_ERROR_INT_EN_2 =    PMU_GLOBAL_BASEADDR + 32'h00000548;
parameter PMU_GLOBAL_ERROR_INT_EN_2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_INT_DIS_2 =    PMU_GLOBAL_BASEADDR + 32'h0000054C;
parameter PMU_GLOBAL_ERROR_INT_DIS_2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_POR_MASK_1 =    PMU_GLOBAL_BASEADDR + 32'h00000550;
parameter PMU_GLOBAL_ERROR_POR_MASK_1_DEFVAL =   32'hffff32ff;
parameter PMU_GLOBAL_ERROR_POR_EN_1 =    PMU_GLOBAL_BASEADDR + 32'h00000554;
parameter PMU_GLOBAL_ERROR_POR_EN_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_POR_DIS_1 =    PMU_GLOBAL_BASEADDR + 32'h00000558;
parameter PMU_GLOBAL_ERROR_POR_DIS_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_POR_MASK_2 =    PMU_GLOBAL_BASEADDR + 32'h0000055C;
parameter PMU_GLOBAL_ERROR_POR_MASK_2_DEFVAL =   32'h73f1f3f;
parameter PMU_GLOBAL_ERROR_POR_EN_2 =    PMU_GLOBAL_BASEADDR + 32'h00000560;
parameter PMU_GLOBAL_ERROR_POR_EN_2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_POR_DIS_2 =    PMU_GLOBAL_BASEADDR + 32'h00000564;
parameter PMU_GLOBAL_ERROR_POR_DIS_2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_SRST_MASK_1 =    PMU_GLOBAL_BASEADDR + 32'h00000568;
parameter PMU_GLOBAL_ERROR_SRST_MASK_1_DEFVAL =   32'hffff32ff;
parameter PMU_GLOBAL_ERROR_SRST_EN_1 =    PMU_GLOBAL_BASEADDR + 32'h0000056C;
parameter PMU_GLOBAL_ERROR_SRST_EN_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_SRST_DIS_1 =    PMU_GLOBAL_BASEADDR + 32'h00000570;
parameter PMU_GLOBAL_ERROR_SRST_DIS_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_SRST_MASK_2 =    PMU_GLOBAL_BASEADDR + 32'h00000574;
parameter PMU_GLOBAL_ERROR_SRST_MASK_2_DEFVAL =   32'h73f1f3f;
parameter PMU_GLOBAL_ERROR_SRST_EN_2 =    PMU_GLOBAL_BASEADDR + 32'h00000578;
parameter PMU_GLOBAL_ERROR_SRST_EN_2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_SRST_DIS_2 =    PMU_GLOBAL_BASEADDR + 32'h0000057C;
parameter PMU_GLOBAL_ERROR_SRST_DIS_2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_SIG_MASK_1 =    PMU_GLOBAL_BASEADDR + 32'h00000580;
parameter PMU_GLOBAL_ERROR_SIG_MASK_1_DEFVAL =   32'hc3;
parameter PMU_GLOBAL_ERROR_SIG_EN_1 =    PMU_GLOBAL_BASEADDR + 32'h00000584;
parameter PMU_GLOBAL_ERROR_SIG_EN_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_SIG_DIS_1 =    PMU_GLOBAL_BASEADDR + 32'h00000588;
parameter PMU_GLOBAL_ERROR_SIG_DIS_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_SIG_MASK_2 =    PMU_GLOBAL_BASEADDR + 32'h0000058C;
parameter PMU_GLOBAL_ERROR_SIG_MASK_2_DEFVAL =   32'h1f00;
parameter PMU_GLOBAL_ERROR_SIG_EN_2 =    PMU_GLOBAL_BASEADDR + 32'h00000590;
parameter PMU_GLOBAL_ERROR_SIG_EN_2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_SIG_DIS_2 =    PMU_GLOBAL_BASEADDR + 32'h00000594;
parameter PMU_GLOBAL_ERROR_SIG_DIS_2_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_EN_1 =    PMU_GLOBAL_BASEADDR + 32'h000005A0;
parameter PMU_GLOBAL_ERROR_EN_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ERROR_EN_2 =    PMU_GLOBAL_BASEADDR + 32'h000005A4;
parameter PMU_GLOBAL_ERROR_EN_2_DEFVAL =   32'h73e0000;
parameter PMU_GLOBAL_AIB_CNTRL =    PMU_GLOBAL_BASEADDR + 32'h00000600;
parameter PMU_GLOBAL_AIB_CNTRL_DEFVAL =   32'h0;
parameter PMU_GLOBAL_AIB_STATUS =    PMU_GLOBAL_BASEADDR + 32'h00000604;
parameter PMU_GLOBAL_AIB_STATUS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_GLOBAL_RESET =    PMU_GLOBAL_BASEADDR + 32'h00000608;
parameter PMU_GLOBAL_GLOBAL_RESET_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ROM_VALIDATION_STATUS =    PMU_GLOBAL_BASEADDR + 32'h00000610;
parameter PMU_GLOBAL_ROM_VALIDATION_STATUS_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_0 =    PMU_GLOBAL_BASEADDR + 32'h00000614;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_0_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_1 =    PMU_GLOBAL_BASEADDR + 32'h00000618;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_1_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_2 =    PMU_GLOBAL_BASEADDR + 32'h0000061C;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_2_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_3 =    PMU_GLOBAL_BASEADDR + 32'h00000620;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_3_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_4 =    PMU_GLOBAL_BASEADDR + 32'h00000624;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_4_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_5 =    PMU_GLOBAL_BASEADDR + 32'h00000628;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_5_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_6 =    PMU_GLOBAL_BASEADDR + 32'h0000062C;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_6_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_7 =    PMU_GLOBAL_BASEADDR + 32'h00000630;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_7_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_8 =    PMU_GLOBAL_BASEADDR + 32'h00000634;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_8_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_9 =    PMU_GLOBAL_BASEADDR + 32'h00000638;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_9_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_10 =    PMU_GLOBAL_BASEADDR + 32'h0000063C;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_10_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_11 =    PMU_GLOBAL_BASEADDR + 32'h00000640;
parameter PMU_GLOBAL_ROM_VALIDATION_DIGEST_11_DEFVAL =   32'hffffffff;
parameter PMU_GLOBAL_SAFETY_GATE =    PMU_GLOBAL_BASEADDR + 32'h00000650;
parameter PMU_GLOBAL_SAFETY_GATE_DEFVAL =   32'h7;
parameter PMU_GLOBAL_MBIST_RST =    PMU_GLOBAL_BASEADDR + 32'h00000700;
parameter PMU_GLOBAL_MBIST_RST_DEFVAL =   32'h0;
parameter PMU_GLOBAL_MBIST_PG_EN =    PMU_GLOBAL_BASEADDR + 32'h00000704;
parameter PMU_GLOBAL_MBIST_PG_EN_DEFVAL =   32'h0;
parameter PMU_GLOBAL_MBIST_SETUP =    PMU_GLOBAL_BASEADDR + 32'h00000708;
parameter PMU_GLOBAL_MBIST_SETUP_DEFVAL =   32'h0;
parameter PMU_GLOBAL_MBIST_DONE =    PMU_GLOBAL_BASEADDR + 32'h00000710;
parameter PMU_GLOBAL_MBIST_DONE_DEFVAL =   32'h0;
parameter PMU_GLOBAL_MBIST_GOOD =    PMU_GLOBAL_BASEADDR + 32'h00000714;
parameter PMU_GLOBAL_MBIST_GOOD_DEFVAL =   32'h0;
parameter PMU_GLOBAL_SAFETY_CHK =    PMU_GLOBAL_BASEADDR + 32'h00000800;
parameter PMU_GLOBAL_SAFETY_CHK_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ECO_1 =    PMU_GLOBAL_BASEADDR + 32'h00000804;
parameter PMU_GLOBAL_ECO_1_DEFVAL =   32'h0;
parameter PMU_GLOBAL_ECO_2 =    PMU_GLOBAL_BASEADDR + 32'h00000808;
parameter PMU_GLOBAL_ECO_2_DEFVAL =   32'h0;
parameter PMU_IOMODULE_IRQ_MODE =    PMU_IOMODULE_BASEADDR + 32'h0000000C;
parameter PMU_IOMODULE_IRQ_MODE_DEFVAL =   32'h0;
parameter PMU_IOMODULE_GPO0 =    PMU_IOMODULE_BASEADDR + 32'h00000010;
parameter PMU_IOMODULE_GPO0_DEFVAL =   32'h0;
parameter PMU_IOMODULE_GPO1 =    PMU_IOMODULE_BASEADDR + 32'h00000014;
parameter PMU_IOMODULE_GPO1_DEFVAL =   32'h0;
parameter PMU_IOMODULE_GPO2 =    PMU_IOMODULE_BASEADDR + 32'h00000018;
parameter PMU_IOMODULE_GPO2_DEFVAL =   32'h0;
parameter PMU_IOMODULE_GPO3 =    PMU_IOMODULE_BASEADDR + 32'h0000001C;
parameter PMU_IOMODULE_GPO3_DEFVAL =   32'h0;
parameter PMU_IOMODULE_GPI0 =    PMU_IOMODULE_BASEADDR + 32'h00000020;
parameter PMU_IOMODULE_GPI0_DEFVAL =   32'h0;
parameter PMU_IOMODULE_GPI1 =    PMU_IOMODULE_BASEADDR + 32'h00000024;
parameter PMU_IOMODULE_GPI1_DEFVAL =   32'h0;
parameter PMU_IOMODULE_GPI2 =    PMU_IOMODULE_BASEADDR + 32'h00000028;
parameter PMU_IOMODULE_GPI2_DEFVAL =   32'h0;
parameter PMU_IOMODULE_GPI3 =    PMU_IOMODULE_BASEADDR + 32'h0000002C;
parameter PMU_IOMODULE_GPI3_DEFVAL =   32'h0;
parameter PMU_IOMODULE_IRQ_STATUS =    PMU_IOMODULE_BASEADDR + 32'h00000030;
parameter PMU_IOMODULE_IRQ_STATUS_DEFVAL =   32'h0;
parameter PMU_IOMODULE_IRQ_PENDING =    PMU_IOMODULE_BASEADDR + 32'h00000034;
parameter PMU_IOMODULE_IRQ_PENDING_DEFVAL =   32'h0;
parameter PMU_IOMODULE_IRQ_ENABLE =    PMU_IOMODULE_BASEADDR + 32'h00000038;
parameter PMU_IOMODULE_IRQ_ENABLE_DEFVAL =   32'h0;
parameter PMU_IOMODULE_IRQ_ACK =    PMU_IOMODULE_BASEADDR + 32'h0000003C;
parameter PMU_IOMODULE_IRQ_ACK_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT0_PRELOAD =    PMU_IOMODULE_BASEADDR + 32'h00000040;
parameter PMU_IOMODULE_PIT0_PRELOAD_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT0_COUNTER =    PMU_IOMODULE_BASEADDR + 32'h00000044;
parameter PMU_IOMODULE_PIT0_COUNTER_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT0_CONTROL =    PMU_IOMODULE_BASEADDR + 32'h00000048;
parameter PMU_IOMODULE_PIT0_CONTROL_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT1_PRELOAD =    PMU_IOMODULE_BASEADDR + 32'h00000050;
parameter PMU_IOMODULE_PIT1_PRELOAD_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT1_COUNTER =    PMU_IOMODULE_BASEADDR + 32'h00000054;
parameter PMU_IOMODULE_PIT1_COUNTER_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT1_CONTROL =    PMU_IOMODULE_BASEADDR + 32'h00000058;
parameter PMU_IOMODULE_PIT1_CONTROL_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT2_PRELOAD =    PMU_IOMODULE_BASEADDR + 32'h00000060;
parameter PMU_IOMODULE_PIT2_PRELOAD_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT2_COUNTER =    PMU_IOMODULE_BASEADDR + 32'h00000064;
parameter PMU_IOMODULE_PIT2_COUNTER_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT2_CONTROL =    PMU_IOMODULE_BASEADDR + 32'h00000068;
parameter PMU_IOMODULE_PIT2_CONTROL_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT3_PRELOAD =    PMU_IOMODULE_BASEADDR + 32'h00000070;
parameter PMU_IOMODULE_PIT3_PRELOAD_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT3_COUNTER =    PMU_IOMODULE_BASEADDR + 32'h00000074;
parameter PMU_IOMODULE_PIT3_COUNTER_DEFVAL =   32'h0;
parameter PMU_IOMODULE_PIT3_CONTROL =    PMU_IOMODULE_BASEADDR + 32'h00000078;
parameter PMU_IOMODULE_PIT3_CONTROL_DEFVAL =   32'h0;
parameter PMU_IOMODULE_INSTRUCTION_INJECT_ADDR =    PMU_IOMODULE_BASEADDR + 32'h00001014;
parameter PMU_IOMODULE_INSTRUCTION_INJECT_ADDR_DEFVAL =   32'h0;
parameter PMU_IOMODULE_INSTRUCTION_INJECT =    PMU_IOMODULE_BASEADDR + 32'h00001018;
parameter PMU_IOMODULE_INSTRUCTION_INJECT_DEFVAL =   32'h0;
parameter PMU_LOCAL_ACPU0_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000000;
parameter PMU_LOCAL_ACPU0_PWR_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_ACPU0_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000004;
parameter PMU_LOCAL_ACPU0_PWR_STATUS_DEFVAL =   32'hf;
parameter PMU_LOCAL_ACPU1_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000010;
parameter PMU_LOCAL_ACPU1_PWR_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_ACPU1_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000014;
parameter PMU_LOCAL_ACPU1_PWR_STATUS_DEFVAL =   32'hf;
parameter PMU_LOCAL_ACPU2_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000020;
parameter PMU_LOCAL_ACPU2_PWR_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_ACPU2_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000024;
parameter PMU_LOCAL_ACPU2_PWR_STATUS_DEFVAL =   32'hf;
parameter PMU_LOCAL_ACPU3_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000030;
parameter PMU_LOCAL_ACPU3_PWR_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_ACPU3_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000034;
parameter PMU_LOCAL_ACPU3_PWR_STATUS_DEFVAL =   32'hf;
parameter PMU_LOCAL_PP0_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000040;
parameter PMU_LOCAL_PP0_PWR_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_PP0_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000044;
parameter PMU_LOCAL_PP0_PWR_STATUS_DEFVAL =   32'hf;
parameter PMU_LOCAL_PP1_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000048;
parameter PMU_LOCAL_PP1_PWR_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_PP1_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h0000004C;
parameter PMU_LOCAL_PP1_PWR_STATUS_DEFVAL =   32'hf;
parameter PMU_LOCAL_USB0_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000060;
parameter PMU_LOCAL_USB0_PWR_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_USB0_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000064;
parameter PMU_LOCAL_USB0_PWR_STATUS_DEFVAL =   32'hf;
parameter PMU_LOCAL_USB1_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000070;
parameter PMU_LOCAL_USB1_PWR_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_USB1_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000074;
parameter PMU_LOCAL_USB1_PWR_STATUS_DEFVAL =   32'hf;
parameter PMU_LOCAL_RPU_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000080;
parameter PMU_LOCAL_RPU_PWR_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_RPU_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000084;
parameter PMU_LOCAL_RPU_PWR_STATUS_DEFVAL =   32'hf;
parameter PMU_LOCAL_L2_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h000000B0;
parameter PMU_LOCAL_L2_PWR_CNTRL_DEFVAL =   32'h1;
parameter PMU_LOCAL_L2_RET_CNTRL =    PMU_LOCAL_BASEADDR + 32'h000000B4;
parameter PMU_LOCAL_L2_RET_CNTRL_DEFVAL =   32'h0;
parameter PMU_LOCAL_L2_CE_CNTRL =    PMU_LOCAL_BASEADDR + 32'h000000B8;
parameter PMU_LOCAL_L2_CE_CNTRL_DEFVAL =   32'h1;
parameter PMU_LOCAL_L2_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h000000BC;
parameter PMU_LOCAL_L2_PWR_STATUS_DEFVAL =   32'h1;
parameter PMU_LOCAL_OCM_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h000000C0;
parameter PMU_LOCAL_OCM_PWR_CNTRL_DEFVAL =   32'h1010101;
parameter PMU_LOCAL_OCM_RET_CNTRL =    PMU_LOCAL_BASEADDR + 32'h000000C4;
parameter PMU_LOCAL_OCM_RET_CNTRL_DEFVAL =   32'h0;
parameter PMU_LOCAL_OCM_CE_CNTRL =    PMU_LOCAL_BASEADDR + 32'h000000C8;
parameter PMU_LOCAL_OCM_CE_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_OCM_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h000000CC;
parameter PMU_LOCAL_OCM_PWR_STATUS_DEFVAL =   32'h1010101;
parameter PMU_LOCAL_TCM_PWR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h000000D0;
parameter PMU_LOCAL_TCM_PWR_CNTRL_DEFVAL =   32'h1010101;
parameter PMU_LOCAL_TCM_RET_CNTRL =    PMU_LOCAL_BASEADDR + 32'h000000D4;
parameter PMU_LOCAL_TCM_RET_CNTRL_DEFVAL =   32'h0;
parameter PMU_LOCAL_TCM_CE_CNTRL =    PMU_LOCAL_BASEADDR + 32'h000000D8;
parameter PMU_LOCAL_TCM_CE_CNTRL_DEFVAL =   32'hf;
parameter PMU_LOCAL_TCM_PWR_STATUS =    PMU_LOCAL_BASEADDR + 32'h000000DC;
parameter PMU_LOCAL_TCM_PWR_STATUS_DEFVAL =   32'h1010101;
parameter PMU_LOCAL_DOMAIN_ISO_CNTRL =    PMU_LOCAL_BASEADDR + 32'h000000F0;
parameter PMU_LOCAL_DOMAIN_ISO_CNTRL_DEFVAL =   32'h28;
parameter PMU_LOCAL_LOC_PWR_STATE =    PMU_LOCAL_BASEADDR + 32'h00000100;
parameter PMU_LOCAL_LOC_PWR_STATE_DEFVAL =   32'h3ffcbf;
parameter PMU_LOCAL_LOC_AUX_PWR_STATE =    PMU_LOCAL_BASEADDR + 32'h00000104;
parameter PMU_LOCAL_LOC_AUX_PWR_STATE_DEFVAL =   32'hff080;
parameter PMU_LOCAL_LOCAL_RESET =    PMU_LOCAL_BASEADDR + 32'h00000200;
parameter PMU_LOCAL_LOCAL_RESET_DEFVAL =   32'h1;
parameter PMU_LOCAL_LOCAL_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000204;
parameter PMU_LOCAL_LOCAL_CNTRL_DEFVAL =   32'h0;
parameter PMU_LOCAL_GPO1_READ =    PMU_LOCAL_BASEADDR + 32'h00000214;
parameter PMU_LOCAL_GPO1_READ_DEFVAL =   32'h0;
parameter PMU_LOCAL_GPO2_READ =    PMU_LOCAL_BASEADDR + 32'h00000218;
parameter PMU_LOCAL_GPO2_READ_DEFVAL =   32'h0;
parameter PMU_LOCAL_GPO3_READ =    PMU_LOCAL_BASEADDR + 32'h0000021C;
parameter PMU_LOCAL_GPO3_READ_DEFVAL =   32'h0;
parameter PMU_LOCAL_GPI1_ENABLE =    PMU_LOCAL_BASEADDR + 32'h00000224;
parameter PMU_LOCAL_GPI1_ENABLE_DEFVAL =   32'h0;
parameter PMU_LOCAL_GPI2_ENABLE =    PMU_LOCAL_BASEADDR + 32'h00000228;
parameter PMU_LOCAL_GPI2_ENABLE_DEFVAL =   32'h0;
parameter PMU_LOCAL_GPI3_ENABLE =    PMU_LOCAL_BASEADDR + 32'h0000022C;
parameter PMU_LOCAL_GPI3_ENABLE_DEFVAL =   32'h0;
parameter PMU_LOCAL_LOCAL_GEN_STORAGE0 =    PMU_LOCAL_BASEADDR + 32'h00000300;
parameter PMU_LOCAL_LOCAL_GEN_STORAGE0_DEFVAL =   32'h0;
parameter PMU_LOCAL_LOCAL_GEN_STORAGE1 =    PMU_LOCAL_BASEADDR + 32'h00000304;
parameter PMU_LOCAL_LOCAL_GEN_STORAGE1_DEFVAL =   32'h0;
parameter PMU_LOCAL_LOCAL_GEN_STORAGE2 =    PMU_LOCAL_BASEADDR + 32'h00000308;
parameter PMU_LOCAL_LOCAL_GEN_STORAGE2_DEFVAL =   32'h0;
parameter PMU_LOCAL_LOCAL_GEN_STORAGE3 =    PMU_LOCAL_BASEADDR + 32'h0000030C;
parameter PMU_LOCAL_LOCAL_GEN_STORAGE3_DEFVAL =   32'h0;
parameter PMU_LOCAL_PERS_LOC_GEN_STORAGE0 =    PMU_LOCAL_BASEADDR + 32'h00000310;
parameter PMU_LOCAL_PERS_LOC_GEN_STORAGE0_DEFVAL =   32'h0;
parameter PMU_LOCAL_PERS_LOC_GEN_STORAGE1 =    PMU_LOCAL_BASEADDR + 32'h00000314;
parameter PMU_LOCAL_PERS_LOC_GEN_STORAGE1_DEFVAL =   32'h0;
parameter PMU_LOCAL_PERS_LOC_GEN_STORAGE2 =    PMU_LOCAL_BASEADDR + 32'h00000318;
parameter PMU_LOCAL_PERS_LOC_GEN_STORAGE2_DEFVAL =   32'h0;
parameter PMU_LOCAL_PERS_LOC_GEN_STORAGE3 =    PMU_LOCAL_BASEADDR + 32'h0000031C;
parameter PMU_LOCAL_PERS_LOC_GEN_STORAGE3_DEFVAL =   32'h0;
parameter PMU_LOCAL_ADDR_ERROR_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000320;
parameter PMU_LOCAL_ADDR_ERROR_STATUS_DEFVAL =   1'h0;
parameter PMU_LOCAL_ADDR_ERROR_INT_EN =    PMU_LOCAL_BASEADDR + 32'h00000328;
parameter PMU_LOCAL_ADDR_ERROR_INT_EN_DEFVAL =   1'h0;
parameter PMU_LOCAL_ADDR_ERROR_INT_DIS =    PMU_LOCAL_BASEADDR + 32'h0000032C;
parameter PMU_LOCAL_ADDR_ERROR_INT_DIS_DEFVAL =   1'h0;
parameter PMU_LOCAL_MBISR_CNTRL =    PMU_LOCAL_BASEADDR + 32'h00000330;
parameter PMU_LOCAL_MBISR_CNTRL_DEFVAL =   32'h0;
parameter PMU_LOCAL_MBISR_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000334;
parameter PMU_LOCAL_MBISR_STATUS_DEFVAL =   32'h0;
parameter PMU_LOCAL_PMU_PB_ERR =    PMU_LOCAL_BASEADDR + 32'h00000338;
parameter PMU_LOCAL_PMU_PB_ERR_DEFVAL =   32'h0;
parameter PMU_LOCAL_PMU_SERV_ERR =    PMU_LOCAL_BASEADDR + 32'h0000033C;
parameter PMU_LOCAL_PMU_SERV_ERR_DEFVAL =   32'h0;
parameter PMU_LOCAL_PWR_ACK_ERR_LPD =    PMU_LOCAL_BASEADDR + 32'h00000340;
parameter PMU_LOCAL_PWR_ACK_ERR_LPD_DEFVAL =   32'h0;
parameter PMU_LOCAL_PWR_ACK_ERR_FPD =    PMU_LOCAL_BASEADDR + 32'h00000344;
parameter PMU_LOCAL_PWR_ACK_ERR_FPD_DEFVAL =   32'h0;
parameter PMU_LOCAL_SERV_LOGCLR_ERR =    PMU_LOCAL_BASEADDR + 32'h00000348;
parameter PMU_LOCAL_SERV_LOGCLR_ERR_DEFVAL =   32'h0;
parameter PMU_LOCAL_LOGCLR_TRIG =    PMU_LOCAL_BASEADDR + 32'h00000350;
parameter PMU_LOCAL_LOGCLR_TRIG_DEFVAL =   32'h0;
parameter PMU_LOCAL_LOGCLR_ACK =    PMU_LOCAL_BASEADDR + 32'h00000354;
parameter PMU_LOCAL_LOGCLR_ACK_DEFVAL =   32'h0;
parameter PMU_LOCAL_APU_WFI_STATUS =    PMU_LOCAL_BASEADDR + 32'h00000360;
parameter PMU_LOCAL_APU_WFI_STATUS_DEFVAL =   32'h0;
parameter PMU_LOCAL_MBIST_RST =    PMU_LOCAL_BASEADDR + 32'h0000036C;
parameter PMU_LOCAL_MBIST_RST_DEFVAL =   2'h0;
parameter PMU_LOCAL_MBIST_PG_EN =    PMU_LOCAL_BASEADDR + 32'h00000370;
parameter PMU_LOCAL_MBIST_PG_EN_DEFVAL =   2'h0;
parameter PMU_LOCAL_MBIST_SETUP =    PMU_LOCAL_BASEADDR + 32'h00000374;
parameter PMU_LOCAL_MBIST_SETUP_DEFVAL =   2'h0;
parameter PMU_LOCAL_MBIST_DONE =    PMU_LOCAL_BASEADDR + 32'h00000378;
parameter PMU_LOCAL_MBIST_DONE_DEFVAL =   2'h0;
parameter PMU_LOCAL_MBIST_GOOD =    PMU_LOCAL_BASEADDR + 32'h0000037C;
parameter PMU_LOCAL_MBIST_GOOD_DEFVAL =   2'h0;
parameter PMU_LOCAL_ECO_1 =    PMU_LOCAL_BASEADDR + 32'h00000400;
parameter PMU_LOCAL_ECO_1_DEFVAL =   32'h0;
parameter PMU_LOCAL_ECO_2 =    PMU_LOCAL_BASEADDR + 32'h00000404;
parameter PMU_LOCAL_ECO_2_DEFVAL =   32'h0;
parameter PUF_COMMAND =    PUF_BASEADDR + 32'h00000000;
parameter PUF_COMMAND_DEFVAL =   32'h3;
parameter PUF_CFG0 =    PUF_BASEADDR + 32'h00000004;
parameter PUF_CFG0_DEFVAL =   32'h2;
parameter PUF_CFG1 =    PUF_BASEADDR + 32'h00000008;
parameter PUF_CFG1_DEFVAL =   32'h80080;
parameter PUF_SHUT =    PUF_BASEADDR + 32'h0000000C;
parameter PUF_SHUT_DEFVAL =   32'h1000020;
parameter PUF_STATUS =    PUF_BASEADDR + 32'h00000024;
parameter PUF_STATUS_DEFVAL =   32'h0;
parameter PUF_SYN_DAT =    PUF_BASEADDR + 32'h00000040;
parameter PUF_SYN_DAT_DEFVAL =   32'h0;
parameter PUF_DBG0 =    PUF_BASEADDR + 32'h00000060;
parameter PUF_DBG0_DEFVAL =   32'hffffffff;
parameter PUF_DBG1 =    PUF_BASEADDR + 32'h00000064;
parameter PUF_DBG1_DEFVAL =   32'hffffffff;
parameter PUF_DBG2 =    PUF_BASEADDR + 32'h00000068;
parameter PUF_DBG2_DEFVAL =   32'h0;
parameter PUF_CHASH =    PUF_BASEADDR + 32'h000003C0;
parameter PUF_CHASH_DEFVAL =   32'h0;
parameter PUF_TM_STATUS =    PUF_BASEADDR + 32'h00000804;
parameter PUF_TM_STATUS_DEFVAL =   32'h0;
parameter PUF_TM_UL =    PUF_BASEADDR + 32'h00000808;
parameter PUF_TM_UL_DEFVAL =   32'h0;
parameter PUF_TM_LL =    PUF_BASEADDR + 32'h0000080C;
parameter PUF_TM_LL_DEFVAL =   32'h0;
parameter PUF_TM_SW =    PUF_BASEADDR + 32'h00000810;
parameter PUF_TM_SW_DEFVAL =   32'h1000020;
parameter PUF_TM_TR =    PUF_BASEADDR + 32'h00000814;
parameter PUF_TM_TR_DEFVAL =   32'h0;
parameter PUF_TM_RAW =    PUF_BASEADDR + 32'h00000818;
parameter PUF_TM_RAW_DEFVAL =   32'h0;
parameter QSPI_CONFIG_REG =    QSPI_BASEADDR + 32'h00000000;
parameter QSPI_CONFIG_REG_DEFVAL =   32'h80000000;
parameter QSPI_INTR_STATUS_REG =    QSPI_BASEADDR + 32'h00000004;
parameter QSPI_INTR_STATUS_REG_DEFVAL =   32'h104;
parameter QSPI_INTRPT_EN_REG =    QSPI_BASEADDR + 32'h00000008;
parameter QSPI_INTRPT_EN_REG_DEFVAL =   32'h0;
parameter QSPI_INTRPT_DIS_REG =    QSPI_BASEADDR + 32'h0000000C;
parameter QSPI_INTRPT_DIS_REG_DEFVAL =   32'h0;
parameter QSPI_QSPI_INTRPT_MASK_REG =    QSPI_BASEADDR + 32'h00000010;
parameter QSPI_QSPI_INTRPT_MASK_REG_DEFVAL =   32'h0;
parameter QSPI_EN_REG =    QSPI_BASEADDR + 32'h00000014;
parameter QSPI_EN_REG_DEFVAL =   32'h0;
parameter QSPI_DELAY_REG =    QSPI_BASEADDR + 32'h00000018;
parameter QSPI_DELAY_REG_DEFVAL =   32'h0;
parameter QSPI_TXD0 =    QSPI_BASEADDR + 32'h0000001C;
parameter QSPI_TXD0_DEFVAL =   32'h0;
parameter QSPI_RX_DATA_REG =    QSPI_BASEADDR + 32'h00000020;
parameter QSPI_RX_DATA_REG_DEFVAL =   32'h0;
parameter QSPI_SLAVE_IDLE_COUNT_REG =    QSPI_BASEADDR + 32'h00000024;
parameter QSPI_SLAVE_IDLE_COUNT_REG_DEFVAL =   32'hff;
parameter QSPI_TX_THRES_REG =    QSPI_BASEADDR + 32'h00000028;
parameter QSPI_TX_THRES_REG_DEFVAL =   32'h1;
parameter QSPI_RX_THRES_REG =    QSPI_BASEADDR + 32'h0000002C;
parameter QSPI_RX_THRES_REG_DEFVAL =   32'h1;
parameter QSPI_GPIO =    QSPI_BASEADDR + 32'h00000030;
parameter QSPI_GPIO_DEFVAL =   32'h1;
parameter QSPI_LPBK_DLY_ADJ =    QSPI_BASEADDR + 32'h00000038;
parameter QSPI_LPBK_DLY_ADJ_DEFVAL =   32'h33;
parameter QSPI_TXD1 =    QSPI_BASEADDR + 32'h00000080;
parameter QSPI_TXD1_DEFVAL =   32'h0;
parameter QSPI_TXD2 =    QSPI_BASEADDR + 32'h00000084;
parameter QSPI_TXD2_DEFVAL =   32'h0;
parameter QSPI_TXD3 =    QSPI_BASEADDR + 32'h00000088;
parameter QSPI_TXD3_DEFVAL =   32'h0;
parameter QSPI_LQSPI_CFG =    QSPI_BASEADDR + 32'h000000A0;
parameter QSPI_LQSPI_CFG_DEFVAL =   32'h2eb;
parameter QSPI_LQSPI_STS =    QSPI_BASEADDR + 32'h000000A4;
parameter QSPI_LQSPI_STS_DEFVAL =   9'h0;
parameter QSPI_CMND_REG =    QSPI_BASEADDR + 32'h000000C0;
parameter QSPI_CMND_REG_DEFVAL =   32'h0;
parameter QSPI_TRANSFER_SIZE =    QSPI_BASEADDR + 32'h000000C4;
parameter QSPI_TRANSFER_SIZE_DEFVAL =   32'h0;
parameter QSPI_DUMMY_CYCLE_EN =    QSPI_BASEADDR + 32'h000000C8;
parameter QSPI_DUMMY_CYCLE_EN_DEFVAL =   32'h0;
parameter QSPI_MOD_ID =    QSPI_BASEADDR + 32'h000000FC;
parameter QSPI_MOD_ID_DEFVAL =   32'h1090101;
parameter QSPI_GQSPI_CFG =    QSPI_BASEADDR + 32'h00000100;
parameter QSPI_GQSPI_CFG_DEFVAL =   32'h0;
parameter QSPI_GQSPI_ISR =    QSPI_BASEADDR + 32'h00000104;
parameter QSPI_GQSPI_ISR_DEFVAL =   32'hb84;
parameter QSPI_GQSPI_IER =    QSPI_BASEADDR + 32'h00000108;
parameter QSPI_GQSPI_IER_DEFVAL =   32'h0;
parameter QSPI_GQSPI_IDR =    QSPI_BASEADDR + 32'h0000010C;
parameter QSPI_GQSPI_IDR_DEFVAL =   32'h0;
parameter QSPI_GQSPI_EN_REG =    QSPI_BASEADDR + 32'h00000114;
parameter QSPI_GQSPI_EN_REG_DEFVAL =   32'h0;
parameter QSPI_GQSPI_TXD =    QSPI_BASEADDR + 32'h0000011C;
parameter QSPI_GQSPI_TXD_DEFVAL =   32'h0;
parameter QSPI_GQSPI_RXD =    QSPI_BASEADDR + 32'h00000120;
parameter QSPI_GQSPI_RXD_DEFVAL =   32'h0;
parameter QSPI_GQSPI_TX_THRESH =    QSPI_BASEADDR + 32'h00000128;
parameter QSPI_GQSPI_TX_THRESH_DEFVAL =   32'h1;
parameter QSPI_GQSPI_RX_THRESH =    QSPI_BASEADDR + 32'h0000012C;
parameter QSPI_GQSPI_RX_THRESH_DEFVAL =   32'h1;
parameter QSPI_GQSPI_GPIO =    QSPI_BASEADDR + 32'h00000130;
parameter QSPI_GQSPI_GPIO_DEFVAL =   32'h1;
parameter QSPI_GQSPI_LPBK_DLY_ADJ =    QSPI_BASEADDR + 32'h00000138;
parameter QSPI_GQSPI_LPBK_DLY_ADJ_DEFVAL =   32'h33;
parameter QSPI_GQSPI_GEN_FIFO =    QSPI_BASEADDR + 32'h00000140;
parameter QSPI_GQSPI_GEN_FIFO_DEFVAL =   32'h0;
parameter QSPI_GQSPI_SEL =    QSPI_BASEADDR + 32'h00000144;
parameter QSPI_GQSPI_SEL_DEFVAL =   32'h0;
parameter QSPI_GQSPI_FIFO_CTRL =    QSPI_BASEADDR + 32'h0000014C;
parameter QSPI_GQSPI_FIFO_CTRL_DEFVAL =   32'h0;
parameter QSPI_GQSPI_GF_THRESH =    QSPI_BASEADDR + 32'h00000150;
parameter QSPI_GQSPI_GF_THRESH_DEFVAL =   32'h10;
parameter QSPI_GQSPI_POLL_CFG =    QSPI_BASEADDR + 32'h00000154;
parameter QSPI_GQSPI_POLL_CFG_DEFVAL =   32'h0;
parameter QSPI_GQSPI_P_TIMEOUT =    QSPI_BASEADDR + 32'h00000158;
parameter QSPI_GQSPI_P_TIMEOUT_DEFVAL =   32'h0;
parameter QSPI_GQSPI_XFER_STS =    QSPI_BASEADDR + 32'h0000015C;
parameter QSPI_GQSPI_XFER_STS_DEFVAL =   32'h0;
parameter QSPI_GQSPI_GF_SNAPSHOT =    QSPI_BASEADDR + 32'h00000160;
parameter QSPI_GQSPI_GF_SNAPSHOT_DEFVAL =   32'h0;
parameter QSPI_GQSPI_RX_COPY =    QSPI_BASEADDR + 32'h00000164;
parameter QSPI_GQSPI_RX_COPY_DEFVAL =   32'h0;
parameter QSPI_QSPI_DATA_DLY_ADJ =    QSPI_BASEADDR + 32'h000001F8;
parameter QSPI_QSPI_DATA_DLY_ADJ_DEFVAL =   32'h0;
parameter QSPI_GQSPI_MOD_ID =    QSPI_BASEADDR + 32'h000001FC;
parameter QSPI_GQSPI_MOD_ID_DEFVAL =   32'h10a0000;
parameter QSPI_QSPIDMA_DST_ADDR =    QSPI_BASEADDR + 32'h00000800;
parameter QSPI_QSPIDMA_DST_ADDR_DEFVAL =   32'h0;
parameter QSPI_QSPIDMA_DST_SIZE =    QSPI_BASEADDR + 32'h00000804;
parameter QSPI_QSPIDMA_DST_SIZE_DEFVAL =   32'h0;
parameter QSPI_QSPIDMA_DST_STS =    QSPI_BASEADDR + 32'h00000808;
parameter QSPI_QSPIDMA_DST_STS_DEFVAL =   32'h0;
parameter QSPI_QSPIDMA_DST_CTRL =    QSPI_BASEADDR + 32'h0000080C;
parameter QSPI_QSPIDMA_DST_CTRL_DEFVAL =   32'h803ffa00;
parameter QSPI_QSPIDMA_DST_I_STS =    QSPI_BASEADDR + 32'h00000814;
parameter QSPI_QSPIDMA_DST_I_STS_DEFVAL =   32'h0;
parameter QSPI_QSPIDMA_DST_I_EN =    QSPI_BASEADDR + 32'h00000818;
parameter QSPI_QSPIDMA_DST_I_EN_DEFVAL =   32'h0;
parameter QSPI_QSPIDMA_DST_I_DIS =    QSPI_BASEADDR + 32'h0000081C;
parameter QSPI_QSPIDMA_DST_I_DIS_DEFVAL =   32'h0;
parameter QSPI_QSPIDMA_DST_CTRL2 =    QSPI_BASEADDR + 32'h00000824;
parameter QSPI_QSPIDMA_DST_CTRL2_DEFVAL =   32'h81bfff8;
parameter QSPI_QSPIDMA_DST_ADDR_MSB =    QSPI_BASEADDR + 32'h00000828;
parameter QSPI_QSPIDMA_DST_ADDR_MSB_DEFVAL =   32'h0;
parameter QSPI_QSPIDMA_FUTURE_ECO =    QSPI_BASEADDR + 32'h00000FFC;
parameter QSPI_QSPIDMA_FUTURE_ECO_DEFVAL =   32'h0;
parameter RCPU_GIC_CONTROL_N_CONTROL_N =    RCPU_GIC_BASEADDR + 32'h00000000;
parameter RCPU_GIC_CONTROL_N_CONTROL_N_DEFVAL =   32'h0;
parameter RCPU_GIC_CONTROL_N_PRI_MSK_C_N =    RCPU_GIC_BASEADDR + 32'h00000004;
parameter RCPU_GIC_CONTROL_N_PRI_MSK_C_N_DEFVAL =   32'h0;
parameter RCPU_GIC_CONTROL_N_BP_C_N =    RCPU_GIC_BASEADDR + 32'h00000008;
parameter RCPU_GIC_CONTROL_N_BP_C_N_DEFVAL =   32'h0;
parameter RCPU_GIC_CONTROL_N_INT_ACK_N =    RCPU_GIC_BASEADDR + 32'h0000000C;
parameter RCPU_GIC_CONTROL_N_INT_ACK_N_DEFVAL =   32'h3ff;
parameter RCPU_GIC_CONTROL_N_EOI_N =    RCPU_GIC_BASEADDR + 32'h00000010;
parameter RCPU_GIC_CONTROL_N_EOI_N_DEFVAL =   32'h0;
parameter RCPU_GIC_CONTROL_N_RUN_PRIORITY_N =    RCPU_GIC_BASEADDR + 32'h00000014;
parameter RCPU_GIC_CONTROL_N_RUN_PRIORITY_N_DEFVAL =   32'hff;
parameter RCPU_GIC_CONTROL_N_HI_PEND_N =    RCPU_GIC_BASEADDR + 32'h00000018;
parameter RCPU_GIC_CONTROL_N_HI_PEND_N_DEFVAL =   32'h3ff;
parameter RCPU_GIC_CONTROL_N_ALIAS_NSBP_C_N =    RCPU_GIC_BASEADDR + 32'h0000001C;
parameter RCPU_GIC_CONTROL_N_ALIAS_NSBP_C_N_DEFVAL =   32'h0;
parameter RCPU_GIC_CONTROL_N_INTEG_EN_C_N =    RCPU_GIC_BASEADDR + 32'h00000040;
parameter RCPU_GIC_CONTROL_N_INTEG_EN_C_N_DEFVAL =   32'h0;
parameter RCPU_GIC_CONTROL_N_INTERRUPT_OUT_N =    RCPU_GIC_BASEADDR + 32'h00000044;
parameter RCPU_GIC_CONTROL_N_INTERRUPT_OUT_N_DEFVAL =   32'h0;
parameter RCPU_GIC_CONTROL_N_MATCH_C_N =    RCPU_GIC_BASEADDR + 32'h00000050;
parameter RCPU_GIC_CONTROL_N_MATCH_C_N_DEFVAL =   32'h0;
parameter RCPU_GIC_CONTROL_N_ENABLE_C_N =    RCPU_GIC_BASEADDR + 32'h00000054;
parameter RCPU_GIC_CONTROL_N_ENABLE_C_N_DEFVAL =   32'h0;
parameter RCPU_GIC_CONTROL_N_CPU_IF_IDENT =    RCPU_GIC_BASEADDR + 32'h000000FC;
parameter RCPU_GIC_CONTROL_N_CPU_IF_IDENT_DEFVAL =   32'h3901043b;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_8 =    RCPU_GIC_BASEADDR + 32'h00000FC0;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_8_DEFVAL =   8'h87;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_0 =    RCPU_GIC_BASEADDR + 32'h00000FD0;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_0_DEFVAL =   8'h90;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_1 =    RCPU_GIC_BASEADDR + 32'h00000FD4;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_1_DEFVAL =   8'hb3;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_2 =    RCPU_GIC_BASEADDR + 32'h00000FD8;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_2_DEFVAL =   8'h1b;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_3 =    RCPU_GIC_BASEADDR + 32'h00000FDC;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_3_DEFVAL =   8'h0;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_4 =    RCPU_GIC_BASEADDR + 32'h00000FE0;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_4_DEFVAL =   8'h4;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_5 =    RCPU_GIC_BASEADDR + 32'h00000FE4;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_5_DEFVAL =   8'h10;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_6 =    RCPU_GIC_BASEADDR + 32'h00000FE8;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_6_DEFVAL =   8'h0;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_7 =    RCPU_GIC_BASEADDR + 32'h00000FEC;
parameter RCPU_GIC_CONTROL_N_PERIPH_ID_7_DEFVAL =   8'h92;
parameter RCPU_GIC_CONTROL_N_COMPONENT_ID_0 =    RCPU_GIC_BASEADDR + 32'h00000FF0;
parameter RCPU_GIC_CONTROL_N_COMPONENT_ID_0_DEFVAL =   8'hd;
parameter RCPU_GIC_CONTROL_N_COMPONENT_ID_1 =    RCPU_GIC_BASEADDR + 32'h00000FF4;
parameter RCPU_GIC_CONTROL_N_COMPONENT_ID_1_DEFVAL =   8'hf0;
parameter RCPU_GIC_CONTROL_N_COMPONENT_ID_2 =    RCPU_GIC_BASEADDR + 32'h00000FF8;
parameter RCPU_GIC_CONTROL_N_COMPONENT_ID_2_DEFVAL =   8'h5;
parameter RCPU_GIC_CONTROL_N_COMPONENT_ID_3 =    RCPU_GIC_BASEADDR + 32'h00000FFC;
parameter RCPU_GIC_CONTROL_N_COMPONENT_ID_3_DEFVAL =   8'hb1;
parameter RCPU_GIC_ENABLE_ENABLE =    RCPU_GIC_BASEADDR + 32'h00001000;
parameter RCPU_GIC_ENABLE_ENABLE_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_IC_TYPE =    RCPU_GIC_BASEADDR + 32'h00001004;
parameter RCPU_GIC_ENABLE_IC_TYPE_DEFVAL =   32'hfc05;
parameter RCPU_GIC_ENABLE_DIST_IDENT =    RCPU_GIC_BASEADDR + 32'h00001008;
parameter RCPU_GIC_ENABLE_DIST_IDENT_DEFVAL =   32'h43b;
parameter RCPU_GIC_ENABLE_SGI_SECURITY_IF_N =    RCPU_GIC_BASEADDR + 32'h00001080;
parameter RCPU_GIC_ENABLE_SGI_SECURITY_IF_N_DEFVAL =   16'h0;
parameter RCPU_GIC_ENABLE_PPI_SECURITY_IF_N =    RCPU_GIC_BASEADDR + 32'h00001082;
parameter RCPU_GIC_ENABLE_PPI_SECURITY_IF_N_DEFVAL =   16'h0;
parameter RCPU_GIC_ENABLE_SPI_SECURITY0 =    RCPU_GIC_BASEADDR + 32'h00001084;
parameter RCPU_GIC_ENABLE_SPI_SECURITY0_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_SECURITY1 =    RCPU_GIC_BASEADDR + 32'h00001088;
parameter RCPU_GIC_ENABLE_SPI_SECURITY1_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_SECURITY2 =    RCPU_GIC_BASEADDR + 32'h0000108C;
parameter RCPU_GIC_ENABLE_SPI_SECURITY2_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_SECURITY3 =    RCPU_GIC_BASEADDR + 32'h00001090;
parameter RCPU_GIC_ENABLE_SPI_SECURITY3_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_SECURITY4 =    RCPU_GIC_BASEADDR + 32'h00001094;
parameter RCPU_GIC_ENABLE_SPI_SECURITY4_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_PPI_ENABLE_SET_IF_N =    RCPU_GIC_BASEADDR + 32'h00001102;
parameter RCPU_GIC_ENABLE_PPI_ENABLE_SET_IF_N_DEFVAL =   16'h0;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_SET0 =    RCPU_GIC_BASEADDR + 32'h00001104;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_SET0_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_SET1 =    RCPU_GIC_BASEADDR + 32'h00001108;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_SET1_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_SET2 =    RCPU_GIC_BASEADDR + 32'h0000110C;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_SET2_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_SET3 =    RCPU_GIC_BASEADDR + 32'h00001110;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_SET3_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_SET4 =    RCPU_GIC_BASEADDR + 32'h00001114;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_SET4_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_PPI_ENABLE_CLR_IF_N =    RCPU_GIC_BASEADDR + 32'h00001182;
parameter RCPU_GIC_ENABLE_PPI_ENABLE_CLR_IF_N_DEFVAL =   16'h0;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_CLR0 =    RCPU_GIC_BASEADDR + 32'h00001184;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_CLR0_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_CLR1 =    RCPU_GIC_BASEADDR + 32'h00001188;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_CLR1_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_CLR2 =    RCPU_GIC_BASEADDR + 32'h0000118C;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_CLR2_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_CLR3 =    RCPU_GIC_BASEADDR + 32'h00001190;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_CLR3_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_CLR4 =    RCPU_GIC_BASEADDR + 32'h00001194;
parameter RCPU_GIC_ENABLE_SPI_ENABLE_CLR4_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SGI_PENDING_SET_IF_N =    RCPU_GIC_BASEADDR + 32'h00001200;
parameter RCPU_GIC_ENABLE_SGI_PENDING_SET_IF_N_DEFVAL =   16'h0;
parameter RCPU_GIC_ENABLE_PPI_PENDING_SET_IF_N =    RCPU_GIC_BASEADDR + 32'h00001202;
parameter RCPU_GIC_ENABLE_PPI_PENDING_SET_IF_N_DEFVAL =   16'h0;
parameter RCPU_GIC_ENABLE_SPI_PENDING_SET0 =    RCPU_GIC_BASEADDR + 32'h00001204;
parameter RCPU_GIC_ENABLE_SPI_PENDING_SET0_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_PENDING_SET1 =    RCPU_GIC_BASEADDR + 32'h00001208;
parameter RCPU_GIC_ENABLE_SPI_PENDING_SET1_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_PENDING_SET2 =    RCPU_GIC_BASEADDR + 32'h0000120C;
parameter RCPU_GIC_ENABLE_SPI_PENDING_SET2_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_PENDING_SET3 =    RCPU_GIC_BASEADDR + 32'h00001210;
parameter RCPU_GIC_ENABLE_SPI_PENDING_SET3_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_PENDING_SET4 =    RCPU_GIC_BASEADDR + 32'h00001214;
parameter RCPU_GIC_ENABLE_SPI_PENDING_SET4_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SGI_PENDING_CLR_IF_N =    RCPU_GIC_BASEADDR + 32'h00001280;
parameter RCPU_GIC_ENABLE_SGI_PENDING_CLR_IF_N_DEFVAL =   16'h0;
parameter RCPU_GIC_ENABLE_PPI_PENDING_CLR_IF_N =    RCPU_GIC_BASEADDR + 32'h00001282;
parameter RCPU_GIC_ENABLE_PPI_PENDING_CLR_IF_N_DEFVAL =   16'h0;
parameter RCPU_GIC_ENABLE_SPI_PENDING_CLR0 =    RCPU_GIC_BASEADDR + 32'h00001284;
parameter RCPU_GIC_ENABLE_SPI_PENDING_CLR0_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_PENDING_CLR1 =    RCPU_GIC_BASEADDR + 32'h00001288;
parameter RCPU_GIC_ENABLE_SPI_PENDING_CLR1_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_PENDING_CLR2 =    RCPU_GIC_BASEADDR + 32'h0000128C;
parameter RCPU_GIC_ENABLE_SPI_PENDING_CLR2_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_PENDING_CLR3 =    RCPU_GIC_BASEADDR + 32'h00001290;
parameter RCPU_GIC_ENABLE_SPI_PENDING_CLR3_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_PENDING_CLR4 =    RCPU_GIC_BASEADDR + 32'h00001294;
parameter RCPU_GIC_ENABLE_SPI_PENDING_CLR4_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SGI_ACTIVE_IF_N =    RCPU_GIC_BASEADDR + 32'h00001300;
parameter RCPU_GIC_ENABLE_SGI_ACTIVE_IF_N_DEFVAL =   16'h0;
parameter RCPU_GIC_ENABLE_PPI_ACTIVE_IF_N =    RCPU_GIC_BASEADDR + 32'h00001302;
parameter RCPU_GIC_ENABLE_PPI_ACTIVE_IF_N_DEFVAL =   16'h0;
parameter RCPU_GIC_ENABLE_SPI_ACTIVE0 =    RCPU_GIC_BASEADDR + 32'h00001304;
parameter RCPU_GIC_ENABLE_SPI_ACTIVE0_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ACTIVE1 =    RCPU_GIC_BASEADDR + 32'h00001308;
parameter RCPU_GIC_ENABLE_SPI_ACTIVE1_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ACTIVE2 =    RCPU_GIC_BASEADDR + 32'h0000130C;
parameter RCPU_GIC_ENABLE_SPI_ACTIVE2_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ACTIVE3 =    RCPU_GIC_BASEADDR + 32'h00001310;
parameter RCPU_GIC_ENABLE_SPI_ACTIVE3_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_ACTIVE4 =    RCPU_GIC_BASEADDR + 32'h00001314;
parameter RCPU_GIC_ENABLE_SPI_ACTIVE4_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N0 =    RCPU_GIC_BASEADDR + 32'h00001400;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N0_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N1 =    RCPU_GIC_BASEADDR + 32'h00001401;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N1_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N2 =    RCPU_GIC_BASEADDR + 32'h00001402;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N2_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N3 =    RCPU_GIC_BASEADDR + 32'h00001403;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N3_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N4 =    RCPU_GIC_BASEADDR + 32'h00001404;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N4_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N5 =    RCPU_GIC_BASEADDR + 32'h00001405;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N5_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N6 =    RCPU_GIC_BASEADDR + 32'h00001406;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N6_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N7 =    RCPU_GIC_BASEADDR + 32'h00001407;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N7_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N8 =    RCPU_GIC_BASEADDR + 32'h00001408;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N8_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N9 =    RCPU_GIC_BASEADDR + 32'h00001409;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N9_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N10 =    RCPU_GIC_BASEADDR + 32'h0000140A;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N10_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N11 =    RCPU_GIC_BASEADDR + 32'h0000140B;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N11_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N12 =    RCPU_GIC_BASEADDR + 32'h0000140C;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N12_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N13 =    RCPU_GIC_BASEADDR + 32'h0000140D;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N13_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N14 =    RCPU_GIC_BASEADDR + 32'h0000140E;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N14_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N15 =    RCPU_GIC_BASEADDR + 32'h0000140F;
parameter RCPU_GIC_ENABLE_PRIORITY_SGI_INTID_IF_N15_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N0 =    RCPU_GIC_BASEADDR + 32'h00001410;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N0_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N1 =    RCPU_GIC_BASEADDR + 32'h00001411;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N1_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N2 =    RCPU_GIC_BASEADDR + 32'h00001412;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N2_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N3 =    RCPU_GIC_BASEADDR + 32'h00001413;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N3_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N4 =    RCPU_GIC_BASEADDR + 32'h00001414;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N4_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N5 =    RCPU_GIC_BASEADDR + 32'h00001415;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N5_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N6 =    RCPU_GIC_BASEADDR + 32'h00001416;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N6_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N7 =    RCPU_GIC_BASEADDR + 32'h00001417;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N7_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N8 =    RCPU_GIC_BASEADDR + 32'h00001418;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N8_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N9 =    RCPU_GIC_BASEADDR + 32'h00001419;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N9_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N10 =    RCPU_GIC_BASEADDR + 32'h0000141A;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N10_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N11 =    RCPU_GIC_BASEADDR + 32'h0000141B;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N11_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N12 =    RCPU_GIC_BASEADDR + 32'h0000141C;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N12_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N13 =    RCPU_GIC_BASEADDR + 32'h0000141D;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N13_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N14 =    RCPU_GIC_BASEADDR + 32'h0000141E;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N14_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N15 =    RCPU_GIC_BASEADDR + 32'h0000141F;
parameter RCPU_GIC_ENABLE_PRIORITY_PPI_INTID_IF_N15_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID0 =    RCPU_GIC_BASEADDR + 32'h00001420;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID0_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID1 =    RCPU_GIC_BASEADDR + 32'h00001421;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID1_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID2 =    RCPU_GIC_BASEADDR + 32'h00001422;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID2_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID3 =    RCPU_GIC_BASEADDR + 32'h00001423;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID3_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID4 =    RCPU_GIC_BASEADDR + 32'h00001424;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID4_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID5 =    RCPU_GIC_BASEADDR + 32'h00001425;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID5_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID6 =    RCPU_GIC_BASEADDR + 32'h00001426;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID6_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID7 =    RCPU_GIC_BASEADDR + 32'h00001427;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID7_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID8 =    RCPU_GIC_BASEADDR + 32'h00001428;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID8_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID9 =    RCPU_GIC_BASEADDR + 32'h00001429;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID9_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID10 =    RCPU_GIC_BASEADDR + 32'h0000142A;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID10_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID11 =    RCPU_GIC_BASEADDR + 32'h0000142B;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID11_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID12 =    RCPU_GIC_BASEADDR + 32'h0000142C;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID12_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID13 =    RCPU_GIC_BASEADDR + 32'h0000142D;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID13_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID14 =    RCPU_GIC_BASEADDR + 32'h0000142E;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID14_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID15 =    RCPU_GIC_BASEADDR + 32'h0000142F;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID15_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID16 =    RCPU_GIC_BASEADDR + 32'h00001430;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID16_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID17 =    RCPU_GIC_BASEADDR + 32'h00001431;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID17_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID18 =    RCPU_GIC_BASEADDR + 32'h00001432;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID18_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID19 =    RCPU_GIC_BASEADDR + 32'h00001433;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID19_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID20 =    RCPU_GIC_BASEADDR + 32'h00001434;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID20_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID21 =    RCPU_GIC_BASEADDR + 32'h00001435;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID21_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID22 =    RCPU_GIC_BASEADDR + 32'h00001436;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID22_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID23 =    RCPU_GIC_BASEADDR + 32'h00001437;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID23_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID24 =    RCPU_GIC_BASEADDR + 32'h00001438;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID24_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID25 =    RCPU_GIC_BASEADDR + 32'h00001439;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID25_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID26 =    RCPU_GIC_BASEADDR + 32'h0000143A;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID26_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID27 =    RCPU_GIC_BASEADDR + 32'h0000143B;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID27_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID28 =    RCPU_GIC_BASEADDR + 32'h0000143C;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID28_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID29 =    RCPU_GIC_BASEADDR + 32'h0000143D;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID29_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID30 =    RCPU_GIC_BASEADDR + 32'h0000143E;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID30_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID31 =    RCPU_GIC_BASEADDR + 32'h0000143F;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID31_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID32 =    RCPU_GIC_BASEADDR + 32'h00001440;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID32_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID33 =    RCPU_GIC_BASEADDR + 32'h00001441;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID33_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID34 =    RCPU_GIC_BASEADDR + 32'h00001442;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID34_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID35 =    RCPU_GIC_BASEADDR + 32'h00001443;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID35_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID36 =    RCPU_GIC_BASEADDR + 32'h00001444;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID36_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID37 =    RCPU_GIC_BASEADDR + 32'h00001445;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID37_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID38 =    RCPU_GIC_BASEADDR + 32'h00001446;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID38_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID39 =    RCPU_GIC_BASEADDR + 32'h00001447;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID39_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID40 =    RCPU_GIC_BASEADDR + 32'h00001448;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID40_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID41 =    RCPU_GIC_BASEADDR + 32'h00001449;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID41_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID42 =    RCPU_GIC_BASEADDR + 32'h0000144A;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID42_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID43 =    RCPU_GIC_BASEADDR + 32'h0000144B;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID43_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID44 =    RCPU_GIC_BASEADDR + 32'h0000144C;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID44_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID45 =    RCPU_GIC_BASEADDR + 32'h0000144D;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID45_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID46 =    RCPU_GIC_BASEADDR + 32'h0000144E;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID46_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID47 =    RCPU_GIC_BASEADDR + 32'h0000144F;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID47_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID48 =    RCPU_GIC_BASEADDR + 32'h00001450;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID48_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID49 =    RCPU_GIC_BASEADDR + 32'h00001451;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID49_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID50 =    RCPU_GIC_BASEADDR + 32'h00001452;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID50_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID51 =    RCPU_GIC_BASEADDR + 32'h00001453;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID51_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID52 =    RCPU_GIC_BASEADDR + 32'h00001454;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID52_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID53 =    RCPU_GIC_BASEADDR + 32'h00001455;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID53_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID54 =    RCPU_GIC_BASEADDR + 32'h00001456;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID54_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID55 =    RCPU_GIC_BASEADDR + 32'h00001457;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID55_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID56 =    RCPU_GIC_BASEADDR + 32'h00001458;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID56_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID57 =    RCPU_GIC_BASEADDR + 32'h00001459;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID57_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID58 =    RCPU_GIC_BASEADDR + 32'h0000145A;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID58_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID59 =    RCPU_GIC_BASEADDR + 32'h0000145B;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID59_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID60 =    RCPU_GIC_BASEADDR + 32'h0000145C;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID60_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID61 =    RCPU_GIC_BASEADDR + 32'h0000145D;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID61_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID62 =    RCPU_GIC_BASEADDR + 32'h0000145E;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID62_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID63 =    RCPU_GIC_BASEADDR + 32'h0000145F;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID63_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID64 =    RCPU_GIC_BASEADDR + 32'h00001460;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID64_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID65 =    RCPU_GIC_BASEADDR + 32'h00001461;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID65_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID66 =    RCPU_GIC_BASEADDR + 32'h00001462;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID66_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID67 =    RCPU_GIC_BASEADDR + 32'h00001463;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID67_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID68 =    RCPU_GIC_BASEADDR + 32'h00001464;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID68_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID69 =    RCPU_GIC_BASEADDR + 32'h00001465;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID69_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID70 =    RCPU_GIC_BASEADDR + 32'h00001466;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID70_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID71 =    RCPU_GIC_BASEADDR + 32'h00001467;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID71_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID72 =    RCPU_GIC_BASEADDR + 32'h00001468;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID72_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID73 =    RCPU_GIC_BASEADDR + 32'h00001469;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID73_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID74 =    RCPU_GIC_BASEADDR + 32'h0000146A;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID74_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID75 =    RCPU_GIC_BASEADDR + 32'h0000146B;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID75_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID76 =    RCPU_GIC_BASEADDR + 32'h0000146C;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID76_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID77 =    RCPU_GIC_BASEADDR + 32'h0000146D;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID77_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID78 =    RCPU_GIC_BASEADDR + 32'h0000146E;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID78_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID79 =    RCPU_GIC_BASEADDR + 32'h0000146F;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID79_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID80 =    RCPU_GIC_BASEADDR + 32'h00001470;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID80_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID81 =    RCPU_GIC_BASEADDR + 32'h00001471;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID81_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID82 =    RCPU_GIC_BASEADDR + 32'h00001472;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID82_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID83 =    RCPU_GIC_BASEADDR + 32'h00001473;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID83_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID84 =    RCPU_GIC_BASEADDR + 32'h00001474;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID84_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID85 =    RCPU_GIC_BASEADDR + 32'h00001475;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID85_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID86 =    RCPU_GIC_BASEADDR + 32'h00001476;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID86_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID87 =    RCPU_GIC_BASEADDR + 32'h00001477;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID87_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID88 =    RCPU_GIC_BASEADDR + 32'h00001478;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID88_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID89 =    RCPU_GIC_BASEADDR + 32'h00001479;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID89_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID90 =    RCPU_GIC_BASEADDR + 32'h0000147A;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID90_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID91 =    RCPU_GIC_BASEADDR + 32'h0000147B;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID91_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID92 =    RCPU_GIC_BASEADDR + 32'h0000147C;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID92_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID93 =    RCPU_GIC_BASEADDR + 32'h0000147D;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID93_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID94 =    RCPU_GIC_BASEADDR + 32'h0000147E;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID94_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID95 =    RCPU_GIC_BASEADDR + 32'h0000147F;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID95_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID96 =    RCPU_GIC_BASEADDR + 32'h00001480;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID96_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID97 =    RCPU_GIC_BASEADDR + 32'h00001481;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID97_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID98 =    RCPU_GIC_BASEADDR + 32'h00001482;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID98_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID99 =    RCPU_GIC_BASEADDR + 32'h00001483;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID99_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID100 =    RCPU_GIC_BASEADDR + 32'h00001484;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID100_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID101 =    RCPU_GIC_BASEADDR + 32'h00001485;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID101_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID102 =    RCPU_GIC_BASEADDR + 32'h00001486;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID102_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID103 =    RCPU_GIC_BASEADDR + 32'h00001487;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID103_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID104 =    RCPU_GIC_BASEADDR + 32'h00001488;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID104_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID105 =    RCPU_GIC_BASEADDR + 32'h00001489;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID105_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID106 =    RCPU_GIC_BASEADDR + 32'h0000148A;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID106_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID107 =    RCPU_GIC_BASEADDR + 32'h0000148B;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID107_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID108 =    RCPU_GIC_BASEADDR + 32'h0000148C;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID108_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID109 =    RCPU_GIC_BASEADDR + 32'h0000148D;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID109_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID110 =    RCPU_GIC_BASEADDR + 32'h0000148E;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID110_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID111 =    RCPU_GIC_BASEADDR + 32'h0000148F;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID111_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID112 =    RCPU_GIC_BASEADDR + 32'h00001490;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID112_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID113 =    RCPU_GIC_BASEADDR + 32'h00001491;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID113_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID114 =    RCPU_GIC_BASEADDR + 32'h00001492;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID114_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID115 =    RCPU_GIC_BASEADDR + 32'h00001493;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID115_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID116 =    RCPU_GIC_BASEADDR + 32'h00001494;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID116_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID117 =    RCPU_GIC_BASEADDR + 32'h00001495;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID117_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID118 =    RCPU_GIC_BASEADDR + 32'h00001496;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID118_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID119 =    RCPU_GIC_BASEADDR + 32'h00001497;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID119_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID120 =    RCPU_GIC_BASEADDR + 32'h00001498;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID120_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID121 =    RCPU_GIC_BASEADDR + 32'h00001499;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID121_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID122 =    RCPU_GIC_BASEADDR + 32'h0000149A;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID122_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID123 =    RCPU_GIC_BASEADDR + 32'h0000149B;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID123_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID124 =    RCPU_GIC_BASEADDR + 32'h0000149C;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID124_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID125 =    RCPU_GIC_BASEADDR + 32'h0000149D;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID125_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID126 =    RCPU_GIC_BASEADDR + 32'h0000149E;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID126_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID127 =    RCPU_GIC_BASEADDR + 32'h0000149F;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID127_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID128 =    RCPU_GIC_BASEADDR + 32'h000014A0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID128_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID129 =    RCPU_GIC_BASEADDR + 32'h000014A1;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID129_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID130 =    RCPU_GIC_BASEADDR + 32'h000014A2;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID130_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID131 =    RCPU_GIC_BASEADDR + 32'h000014A3;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID131_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID132 =    RCPU_GIC_BASEADDR + 32'h000014A4;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID132_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID133 =    RCPU_GIC_BASEADDR + 32'h000014A5;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID133_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID134 =    RCPU_GIC_BASEADDR + 32'h000014A6;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID134_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID135 =    RCPU_GIC_BASEADDR + 32'h000014A7;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID135_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID136 =    RCPU_GIC_BASEADDR + 32'h000014A8;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID136_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID137 =    RCPU_GIC_BASEADDR + 32'h000014A9;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID137_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID138 =    RCPU_GIC_BASEADDR + 32'h000014AA;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID138_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID139 =    RCPU_GIC_BASEADDR + 32'h000014AB;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID139_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID140 =    RCPU_GIC_BASEADDR + 32'h000014AC;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID140_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID141 =    RCPU_GIC_BASEADDR + 32'h000014AD;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID141_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID142 =    RCPU_GIC_BASEADDR + 32'h000014AE;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID142_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID143 =    RCPU_GIC_BASEADDR + 32'h000014AF;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID143_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID144 =    RCPU_GIC_BASEADDR + 32'h000014B0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID144_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID145 =    RCPU_GIC_BASEADDR + 32'h000014B1;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID145_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID146 =    RCPU_GIC_BASEADDR + 32'h000014B2;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID146_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID147 =    RCPU_GIC_BASEADDR + 32'h000014B3;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID147_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID148 =    RCPU_GIC_BASEADDR + 32'h000014B4;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID148_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID149 =    RCPU_GIC_BASEADDR + 32'h000014B5;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID149_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID150 =    RCPU_GIC_BASEADDR + 32'h000014B6;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID150_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID151 =    RCPU_GIC_BASEADDR + 32'h000014B7;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID151_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID152 =    RCPU_GIC_BASEADDR + 32'h000014B8;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID152_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID153 =    RCPU_GIC_BASEADDR + 32'h000014B9;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID153_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID154 =    RCPU_GIC_BASEADDR + 32'h000014BA;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID154_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID155 =    RCPU_GIC_BASEADDR + 32'h000014BB;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID155_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID156 =    RCPU_GIC_BASEADDR + 32'h000014BC;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID156_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID157 =    RCPU_GIC_BASEADDR + 32'h000014BD;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID157_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID158 =    RCPU_GIC_BASEADDR + 32'h000014BE;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID158_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID159 =    RCPU_GIC_BASEADDR + 32'h000014BF;
parameter RCPU_GIC_ENABLE_PRIORITY_SPI_INTID159_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID0 =    RCPU_GIC_BASEADDR + 32'h00001820;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID0_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID1 =    RCPU_GIC_BASEADDR + 32'h00001821;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID1_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID2 =    RCPU_GIC_BASEADDR + 32'h00001822;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID2_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID3 =    RCPU_GIC_BASEADDR + 32'h00001823;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID3_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID4 =    RCPU_GIC_BASEADDR + 32'h00001824;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID4_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID5 =    RCPU_GIC_BASEADDR + 32'h00001825;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID5_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID6 =    RCPU_GIC_BASEADDR + 32'h00001826;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID6_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID7 =    RCPU_GIC_BASEADDR + 32'h00001827;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID7_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID8 =    RCPU_GIC_BASEADDR + 32'h00001828;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID8_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID9 =    RCPU_GIC_BASEADDR + 32'h00001829;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID9_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID10 =    RCPU_GIC_BASEADDR + 32'h0000182A;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID10_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID11 =    RCPU_GIC_BASEADDR + 32'h0000182B;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID11_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID12 =    RCPU_GIC_BASEADDR + 32'h0000182C;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID12_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID13 =    RCPU_GIC_BASEADDR + 32'h0000182D;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID13_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID14 =    RCPU_GIC_BASEADDR + 32'h0000182E;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID14_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID15 =    RCPU_GIC_BASEADDR + 32'h0000182F;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID15_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID16 =    RCPU_GIC_BASEADDR + 32'h00001830;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID16_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID17 =    RCPU_GIC_BASEADDR + 32'h00001831;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID17_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID18 =    RCPU_GIC_BASEADDR + 32'h00001832;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID18_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID19 =    RCPU_GIC_BASEADDR + 32'h00001833;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID19_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID20 =    RCPU_GIC_BASEADDR + 32'h00001834;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID20_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID21 =    RCPU_GIC_BASEADDR + 32'h00001835;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID21_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID22 =    RCPU_GIC_BASEADDR + 32'h00001836;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID22_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID23 =    RCPU_GIC_BASEADDR + 32'h00001837;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID23_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID24 =    RCPU_GIC_BASEADDR + 32'h00001838;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID24_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID25 =    RCPU_GIC_BASEADDR + 32'h00001839;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID25_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID26 =    RCPU_GIC_BASEADDR + 32'h0000183A;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID26_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID27 =    RCPU_GIC_BASEADDR + 32'h0000183B;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID27_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID28 =    RCPU_GIC_BASEADDR + 32'h0000183C;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID28_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID29 =    RCPU_GIC_BASEADDR + 32'h0000183D;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID29_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID30 =    RCPU_GIC_BASEADDR + 32'h0000183E;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID30_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID31 =    RCPU_GIC_BASEADDR + 32'h0000183F;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID31_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID32 =    RCPU_GIC_BASEADDR + 32'h00001840;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID32_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID33 =    RCPU_GIC_BASEADDR + 32'h00001841;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID33_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID34 =    RCPU_GIC_BASEADDR + 32'h00001842;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID34_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID35 =    RCPU_GIC_BASEADDR + 32'h00001843;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID35_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID36 =    RCPU_GIC_BASEADDR + 32'h00001844;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID36_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID37 =    RCPU_GIC_BASEADDR + 32'h00001845;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID37_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID38 =    RCPU_GIC_BASEADDR + 32'h00001846;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID38_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID39 =    RCPU_GIC_BASEADDR + 32'h00001847;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID39_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID40 =    RCPU_GIC_BASEADDR + 32'h00001848;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID40_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID41 =    RCPU_GIC_BASEADDR + 32'h00001849;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID41_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID42 =    RCPU_GIC_BASEADDR + 32'h0000184A;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID42_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID43 =    RCPU_GIC_BASEADDR + 32'h0000184B;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID43_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID44 =    RCPU_GIC_BASEADDR + 32'h0000184C;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID44_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID45 =    RCPU_GIC_BASEADDR + 32'h0000184D;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID45_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID46 =    RCPU_GIC_BASEADDR + 32'h0000184E;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID46_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID47 =    RCPU_GIC_BASEADDR + 32'h0000184F;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID47_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID48 =    RCPU_GIC_BASEADDR + 32'h00001850;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID48_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID49 =    RCPU_GIC_BASEADDR + 32'h00001851;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID49_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID50 =    RCPU_GIC_BASEADDR + 32'h00001852;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID50_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID51 =    RCPU_GIC_BASEADDR + 32'h00001853;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID51_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID52 =    RCPU_GIC_BASEADDR + 32'h00001854;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID52_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID53 =    RCPU_GIC_BASEADDR + 32'h00001855;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID53_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID54 =    RCPU_GIC_BASEADDR + 32'h00001856;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID54_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID55 =    RCPU_GIC_BASEADDR + 32'h00001857;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID55_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID56 =    RCPU_GIC_BASEADDR + 32'h00001858;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID56_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID57 =    RCPU_GIC_BASEADDR + 32'h00001859;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID57_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID58 =    RCPU_GIC_BASEADDR + 32'h0000185A;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID58_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID59 =    RCPU_GIC_BASEADDR + 32'h0000185B;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID59_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID60 =    RCPU_GIC_BASEADDR + 32'h0000185C;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID60_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID61 =    RCPU_GIC_BASEADDR + 32'h0000185D;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID61_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID62 =    RCPU_GIC_BASEADDR + 32'h0000185E;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID62_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID63 =    RCPU_GIC_BASEADDR + 32'h0000185F;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID63_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID64 =    RCPU_GIC_BASEADDR + 32'h00001860;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID64_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID65 =    RCPU_GIC_BASEADDR + 32'h00001861;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID65_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID66 =    RCPU_GIC_BASEADDR + 32'h00001862;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID66_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID67 =    RCPU_GIC_BASEADDR + 32'h00001863;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID67_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID68 =    RCPU_GIC_BASEADDR + 32'h00001864;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID68_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID69 =    RCPU_GIC_BASEADDR + 32'h00001865;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID69_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID70 =    RCPU_GIC_BASEADDR + 32'h00001866;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID70_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID71 =    RCPU_GIC_BASEADDR + 32'h00001867;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID71_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID72 =    RCPU_GIC_BASEADDR + 32'h00001868;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID72_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID73 =    RCPU_GIC_BASEADDR + 32'h00001869;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID73_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID74 =    RCPU_GIC_BASEADDR + 32'h0000186A;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID74_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID75 =    RCPU_GIC_BASEADDR + 32'h0000186B;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID75_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID76 =    RCPU_GIC_BASEADDR + 32'h0000186C;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID76_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID77 =    RCPU_GIC_BASEADDR + 32'h0000186D;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID77_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID78 =    RCPU_GIC_BASEADDR + 32'h0000186E;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID78_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID79 =    RCPU_GIC_BASEADDR + 32'h0000186F;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID79_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID80 =    RCPU_GIC_BASEADDR + 32'h00001870;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID80_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID81 =    RCPU_GIC_BASEADDR + 32'h00001871;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID81_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID82 =    RCPU_GIC_BASEADDR + 32'h00001872;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID82_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID83 =    RCPU_GIC_BASEADDR + 32'h00001873;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID83_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID84 =    RCPU_GIC_BASEADDR + 32'h00001874;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID84_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID85 =    RCPU_GIC_BASEADDR + 32'h00001875;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID85_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID86 =    RCPU_GIC_BASEADDR + 32'h00001876;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID86_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID87 =    RCPU_GIC_BASEADDR + 32'h00001877;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID87_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID88 =    RCPU_GIC_BASEADDR + 32'h00001878;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID88_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID89 =    RCPU_GIC_BASEADDR + 32'h00001879;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID89_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID90 =    RCPU_GIC_BASEADDR + 32'h0000187A;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID90_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID91 =    RCPU_GIC_BASEADDR + 32'h0000187B;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID91_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID92 =    RCPU_GIC_BASEADDR + 32'h0000187C;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID92_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID93 =    RCPU_GIC_BASEADDR + 32'h0000187D;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID93_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID94 =    RCPU_GIC_BASEADDR + 32'h0000187E;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID94_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID95 =    RCPU_GIC_BASEADDR + 32'h0000187F;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID95_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID96 =    RCPU_GIC_BASEADDR + 32'h00001880;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID96_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID97 =    RCPU_GIC_BASEADDR + 32'h00001881;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID97_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID98 =    RCPU_GIC_BASEADDR + 32'h00001882;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID98_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID99 =    RCPU_GIC_BASEADDR + 32'h00001883;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID99_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID100 =    RCPU_GIC_BASEADDR + 32'h00001884;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID100_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID101 =    RCPU_GIC_BASEADDR + 32'h00001885;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID101_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID102 =    RCPU_GIC_BASEADDR + 32'h00001886;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID102_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID103 =    RCPU_GIC_BASEADDR + 32'h00001887;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID103_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID104 =    RCPU_GIC_BASEADDR + 32'h00001888;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID104_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID105 =    RCPU_GIC_BASEADDR + 32'h00001889;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID105_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID106 =    RCPU_GIC_BASEADDR + 32'h0000188A;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID106_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID107 =    RCPU_GIC_BASEADDR + 32'h0000188B;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID107_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID108 =    RCPU_GIC_BASEADDR + 32'h0000188C;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID108_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID109 =    RCPU_GIC_BASEADDR + 32'h0000188D;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID109_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID110 =    RCPU_GIC_BASEADDR + 32'h0000188E;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID110_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID111 =    RCPU_GIC_BASEADDR + 32'h0000188F;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID111_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID112 =    RCPU_GIC_BASEADDR + 32'h00001890;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID112_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID113 =    RCPU_GIC_BASEADDR + 32'h00001891;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID113_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID114 =    RCPU_GIC_BASEADDR + 32'h00001892;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID114_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID115 =    RCPU_GIC_BASEADDR + 32'h00001893;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID115_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID116 =    RCPU_GIC_BASEADDR + 32'h00001894;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID116_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID117 =    RCPU_GIC_BASEADDR + 32'h00001895;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID117_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID118 =    RCPU_GIC_BASEADDR + 32'h00001896;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID118_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID119 =    RCPU_GIC_BASEADDR + 32'h00001897;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID119_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID120 =    RCPU_GIC_BASEADDR + 32'h00001898;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID120_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID121 =    RCPU_GIC_BASEADDR + 32'h00001899;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID121_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID122 =    RCPU_GIC_BASEADDR + 32'h0000189A;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID122_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID123 =    RCPU_GIC_BASEADDR + 32'h0000189B;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID123_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID124 =    RCPU_GIC_BASEADDR + 32'h0000189C;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID124_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID125 =    RCPU_GIC_BASEADDR + 32'h0000189D;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID125_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID126 =    RCPU_GIC_BASEADDR + 32'h0000189E;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID126_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID127 =    RCPU_GIC_BASEADDR + 32'h0000189F;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID127_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID128 =    RCPU_GIC_BASEADDR + 32'h000018A0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID128_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID129 =    RCPU_GIC_BASEADDR + 32'h000018A1;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID129_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID130 =    RCPU_GIC_BASEADDR + 32'h000018A2;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID130_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID131 =    RCPU_GIC_BASEADDR + 32'h000018A3;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID131_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID132 =    RCPU_GIC_BASEADDR + 32'h000018A4;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID132_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID133 =    RCPU_GIC_BASEADDR + 32'h000018A5;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID133_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID134 =    RCPU_GIC_BASEADDR + 32'h000018A6;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID134_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID135 =    RCPU_GIC_BASEADDR + 32'h000018A7;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID135_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID136 =    RCPU_GIC_BASEADDR + 32'h000018A8;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID136_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID137 =    RCPU_GIC_BASEADDR + 32'h000018A9;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID137_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID138 =    RCPU_GIC_BASEADDR + 32'h000018AA;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID138_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID139 =    RCPU_GIC_BASEADDR + 32'h000018AB;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID139_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID140 =    RCPU_GIC_BASEADDR + 32'h000018AC;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID140_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID141 =    RCPU_GIC_BASEADDR + 32'h000018AD;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID141_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID142 =    RCPU_GIC_BASEADDR + 32'h000018AE;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID142_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID143 =    RCPU_GIC_BASEADDR + 32'h000018AF;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID143_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID144 =    RCPU_GIC_BASEADDR + 32'h000018B0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID144_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID145 =    RCPU_GIC_BASEADDR + 32'h000018B1;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID145_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID146 =    RCPU_GIC_BASEADDR + 32'h000018B2;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID146_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID147 =    RCPU_GIC_BASEADDR + 32'h000018B3;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID147_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID148 =    RCPU_GIC_BASEADDR + 32'h000018B4;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID148_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID149 =    RCPU_GIC_BASEADDR + 32'h000018B5;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID149_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID150 =    RCPU_GIC_BASEADDR + 32'h000018B6;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID150_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID151 =    RCPU_GIC_BASEADDR + 32'h000018B7;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID151_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID152 =    RCPU_GIC_BASEADDR + 32'h000018B8;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID152_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID153 =    RCPU_GIC_BASEADDR + 32'h000018B9;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID153_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID154 =    RCPU_GIC_BASEADDR + 32'h000018BA;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID154_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID155 =    RCPU_GIC_BASEADDR + 32'h000018BB;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID155_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID156 =    RCPU_GIC_BASEADDR + 32'h000018BC;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID156_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID157 =    RCPU_GIC_BASEADDR + 32'h000018BD;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID157_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID158 =    RCPU_GIC_BASEADDR + 32'h000018BE;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID158_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID159 =    RCPU_GIC_BASEADDR + 32'h000018BF;
parameter RCPU_GIC_ENABLE_TARGETS_SPI_INTID159_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_SPI_CONFIG0 =    RCPU_GIC_BASEADDR + 32'h00001C08;
parameter RCPU_GIC_ENABLE_SPI_CONFIG0_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_CONFIG1 =    RCPU_GIC_BASEADDR + 32'h00001C0C;
parameter RCPU_GIC_ENABLE_SPI_CONFIG1_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_CONFIG2 =    RCPU_GIC_BASEADDR + 32'h00001C10;
parameter RCPU_GIC_ENABLE_SPI_CONFIG2_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_CONFIG3 =    RCPU_GIC_BASEADDR + 32'h00001C14;
parameter RCPU_GIC_ENABLE_SPI_CONFIG3_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI_CONFIG4 =    RCPU_GIC_BASEADDR + 32'h00001C18;
parameter RCPU_GIC_ENABLE_SPI_CONFIG4_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_PPI_IF_N =    RCPU_GIC_BASEADDR + 32'h00001D00;
parameter RCPU_GIC_ENABLE_PPI_IF_N_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SPI =    RCPU_GIC_BASEADDR + 32'h00001D04;
parameter RCPU_GIC_ENABLE_SPI_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_LEGACY_INT_N =    RCPU_GIC_BASEADDR + 32'h00001DD4;
parameter RCPU_GIC_ENABLE_LEGACY_INT_N_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_MATCH_D_N =    RCPU_GIC_BASEADDR + 32'h00001DE0;
parameter RCPU_GIC_ENABLE_MATCH_D_N_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_ENABLE_D_N =    RCPU_GIC_BASEADDR + 32'h00001DE4;
parameter RCPU_GIC_ENABLE_ENABLE_D_N_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_SGI_CONTROL =    RCPU_GIC_BASEADDR + 32'h00001F00;
parameter RCPU_GIC_ENABLE_SGI_CONTROL_DEFVAL =   32'h0;
parameter RCPU_GIC_ENABLE_PERIPH_ID_8 =    RCPU_GIC_BASEADDR + 32'h00001FC0;
parameter RCPU_GIC_ENABLE_PERIPH_ID_8_DEFVAL =   8'h87;
parameter RCPU_GIC_ENABLE_PERIPH_ID_0 =    RCPU_GIC_BASEADDR + 32'h00001FD0;
parameter RCPU_GIC_ENABLE_PERIPH_ID_0_DEFVAL =   8'h90;
parameter RCPU_GIC_ENABLE_PERIPH_ID_1 =    RCPU_GIC_BASEADDR + 32'h00001FD4;
parameter RCPU_GIC_ENABLE_PERIPH_ID_1_DEFVAL =   8'hb3;
parameter RCPU_GIC_ENABLE_PERIPH_ID_2 =    RCPU_GIC_BASEADDR + 32'h00001FD8;
parameter RCPU_GIC_ENABLE_PERIPH_ID_2_DEFVAL =   8'h1b;
parameter RCPU_GIC_ENABLE_PERIPH_ID_3 =    RCPU_GIC_BASEADDR + 32'h00001FDC;
parameter RCPU_GIC_ENABLE_PERIPH_ID_3_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PERIPH_ID_4 =    RCPU_GIC_BASEADDR + 32'h00001FE0;
parameter RCPU_GIC_ENABLE_PERIPH_ID_4_DEFVAL =   8'h4;
parameter RCPU_GIC_ENABLE_PERIPH_ID_5 =    RCPU_GIC_BASEADDR + 32'h00001FE4;
parameter RCPU_GIC_ENABLE_PERIPH_ID_5_DEFVAL =   8'h10;
parameter RCPU_GIC_ENABLE_PERIPH_ID_6 =    RCPU_GIC_BASEADDR + 32'h00001FE8;
parameter RCPU_GIC_ENABLE_PERIPH_ID_6_DEFVAL =   8'h0;
parameter RCPU_GIC_ENABLE_PERIPH_ID_7 =    RCPU_GIC_BASEADDR + 32'h00001FEC;
parameter RCPU_GIC_ENABLE_PERIPH_ID_7_DEFVAL =   8'h92;
parameter RCPU_GIC_ENABLE_COMPONENT_ID_0 =    RCPU_GIC_BASEADDR + 32'h00001FF0;
parameter RCPU_GIC_ENABLE_COMPONENT_ID_0_DEFVAL =   8'hd;
parameter RCPU_GIC_ENABLE_COMPONENT_ID_1 =    RCPU_GIC_BASEADDR + 32'h00001FF4;
parameter RCPU_GIC_ENABLE_COMPONENT_ID_1_DEFVAL =   8'hf0;
parameter RCPU_GIC_ENABLE_COMPONENT_ID_2 =    RCPU_GIC_BASEADDR + 32'h00001FF8;
parameter RCPU_GIC_ENABLE_COMPONENT_ID_2_DEFVAL =   8'h5;
parameter RCPU_GIC_ENABLE_COMPONENT_ID_3 =    RCPU_GIC_BASEADDR + 32'h00001FFC;
parameter RCPU_GIC_ENABLE_COMPONENT_ID_3_DEFVAL =   8'hb1;
parameter RPU_RPU_GLBL_CNTL =    RPU_BASEADDR + 32'h00000000;
parameter RPU_RPU_GLBL_CNTL_DEFVAL =   32'h50;
parameter RPU_RPU_GLBL_STATUS =    RPU_BASEADDR + 32'h00000004;
parameter RPU_RPU_GLBL_STATUS_DEFVAL =   32'h0;
parameter RPU_RPU_ERR_CNTL =    RPU_BASEADDR + 32'h00000008;
parameter RPU_RPU_ERR_CNTL_DEFVAL =   32'h0;
parameter RPU_RPU_RAM =    RPU_BASEADDR + 32'h0000000C;
parameter RPU_RPU_RAM_DEFVAL =   32'h0;
parameter RPU_RPU_CACHE_DATA =    RPU_BASEADDR + 32'h00000010;
parameter RPU_RPU_CACHE_DATA_DEFVAL =   32'hb2cb2cb;
parameter RPU_RPU_CACHE_SYN =    RPU_BASEADDR + 32'h00000014;
parameter RPU_RPU_CACHE_SYN_DEFVAL =   32'hb2cb2cb;
parameter RPU_RPU_TCM_DATA =    RPU_BASEADDR + 32'h00000018;
parameter RPU_RPU_TCM_DATA_DEFVAL =   32'hb00b;
parameter RPU_RPU_TCM_SYN =    RPU_BASEADDR + 32'h0000001C;
parameter RPU_RPU_TCM_SYN_DEFVAL =   32'h2c02c0;
parameter RPU_RPU_ERR_INJ =    RPU_BASEADDR + 32'h00000020;
parameter RPU_RPU_ERR_INJ_DEFVAL =   32'h0;
parameter RPU_RPU_INTR_0 =    RPU_BASEADDR + 32'h00000028;
parameter RPU_RPU_INTR_0_DEFVAL =   32'h0;
parameter RPU_RPU_INTR_1 =    RPU_BASEADDR + 32'h0000002C;
parameter RPU_RPU_INTR_1_DEFVAL =   32'h0;
parameter RPU_RPU_INTR_2 =    RPU_BASEADDR + 32'h00000030;
parameter RPU_RPU_INTR_2_DEFVAL =   32'h0;
parameter RPU_RPU_INTR_3 =    RPU_BASEADDR + 32'h00000034;
parameter RPU_RPU_INTR_3_DEFVAL =   32'h0;
parameter RPU_RPU_INTR_4 =    RPU_BASEADDR + 32'h00000038;
parameter RPU_RPU_INTR_4_DEFVAL =   32'h0;
parameter RPU_RPU_INTR_MASK_0 =    RPU_BASEADDR + 32'h00000040;
parameter RPU_RPU_INTR_MASK_0_DEFVAL =   32'h0;
parameter RPU_RPU_INTR_MASK_1 =    RPU_BASEADDR + 32'h00000044;
parameter RPU_RPU_INTR_MASK_1_DEFVAL =   32'h0;
parameter RPU_RPU_INTR_MASK_2 =    RPU_BASEADDR + 32'h00000048;
parameter RPU_RPU_INTR_MASK_2_DEFVAL =   32'h0;
parameter RPU_RPU_INTR_MASK_3 =    RPU_BASEADDR + 32'h0000004C;
parameter RPU_RPU_INTR_MASK_3_DEFVAL =   32'h0;
parameter RPU_RPU_INTR_MASK_4 =    RPU_BASEADDR + 32'h00000050;
parameter RPU_RPU_INTR_MASK_4_DEFVAL =   32'h0;
parameter RPU_RPU_CCF_VAL =    RPU_BASEADDR + 32'h00000054;
parameter RPU_RPU_CCF_VAL_DEFVAL =   32'h7;
parameter RPU_RPU_SAFETY_CHK =    RPU_BASEADDR + 32'h000000F0;
parameter RPU_RPU_SAFETY_CHK_DEFVAL =   32'h0;
parameter RPU_RPU =    RPU_BASEADDR + 32'h000000F4;
parameter RPU_RPU_DEFVAL =   32'h0;
parameter RPU_RPU_0_CFG =    RPU_BASEADDR + 32'h00000100;
parameter RPU_RPU_0_CFG_DEFVAL =   32'h5;
parameter RPU_RPU_0_STATUS =    RPU_BASEADDR + 32'h00000104;
parameter RPU_RPU_0_STATUS_DEFVAL =   32'h3f;
parameter RPU_RPU_0_PWRDWN =    RPU_BASEADDR + 32'h00000108;
parameter RPU_RPU_0_PWRDWN_DEFVAL =   32'h0;
parameter RPU_RPU_0_ISR =    RPU_BASEADDR + 32'h00000114;
parameter RPU_RPU_0_ISR_DEFVAL =   32'h0;
parameter RPU_RPU_0_IMR =    RPU_BASEADDR + 32'h00000118;
parameter RPU_RPU_0_IMR_DEFVAL =   32'h1ffffff;
parameter RPU_RPU_0_IEN =    RPU_BASEADDR + 32'h0000011C;
parameter RPU_RPU_0_IEN_DEFVAL =   32'h0;
parameter RPU_RPU_0_IDS =    RPU_BASEADDR + 32'h00000120;
parameter RPU_RPU_0_IDS_DEFVAL =   32'h0;
parameter RPU_RPU_0_SLV_BASE =    RPU_BASEADDR + 32'h00000124;
parameter RPU_RPU_0_SLV_BASE_DEFVAL =   32'h0;
parameter RPU_RPU_0_AXI_OVER =    RPU_BASEADDR + 32'h00000128;
parameter RPU_RPU_0_AXI_OVER_DEFVAL =   32'h0;
parameter RPU_RPU_1_CFG =    RPU_BASEADDR + 32'h00000200;
parameter RPU_RPU_1_CFG_DEFVAL =   32'h5;
parameter RPU_RPU_1_STATUS =    RPU_BASEADDR + 32'h00000204;
parameter RPU_RPU_1_STATUS_DEFVAL =   32'h3f;
parameter RPU_RPU_1_PWRDWN =    RPU_BASEADDR + 32'h00000208;
parameter RPU_RPU_1_PWRDWN_DEFVAL =   32'h0;
parameter RPU_RPU_1_ISR =    RPU_BASEADDR + 32'h00000214;
parameter RPU_RPU_1_ISR_DEFVAL =   32'h0;
parameter RPU_RPU_1_IMR =    RPU_BASEADDR + 32'h00000218;
parameter RPU_RPU_1_IMR_DEFVAL =   32'h1ffffff;
parameter RPU_RPU_1_IEN =    RPU_BASEADDR + 32'h0000021C;
parameter RPU_RPU_1_IEN_DEFVAL =   32'h0;
parameter RPU_RPU_1_IDS =    RPU_BASEADDR + 32'h00000220;
parameter RPU_RPU_1_IDS_DEFVAL =   32'h0;
parameter RPU_RPU_1_SLV_BASE =    RPU_BASEADDR + 32'h00000224;
parameter RPU_RPU_1_SLV_BASE_DEFVAL =   32'h0;
parameter RPU_RPU_1_AXI_OVER =    RPU_BASEADDR + 32'h00000228;
parameter RPU_RPU_1_AXI_OVER_DEFVAL =   32'h0;
parameter RSA_CORE_RSA_WR_DATA =    RSA_CORE_BASEADDR + 32'h00000000;
parameter RSA_CORE_RSA_WR_DATA_DEFVAL =   32'h0;
parameter RSA_CORE_RSA_WR_ADDR =    RSA_CORE_BASEADDR + 32'h00000004;
parameter RSA_CORE_RSA_WR_ADDR_DEFVAL =   32'h0;
parameter RSA_CORE_RSA_RD_DATA =    RSA_CORE_BASEADDR + 32'h00000008;
parameter RSA_CORE_RSA_RD_DATA_DEFVAL =   32'h0;
parameter RSA_CORE_RSA_RD_ADDR =    RSA_CORE_BASEADDR + 32'h0000000C;
parameter RSA_CORE_RSA_RD_ADDR_DEFVAL =   32'h0;
parameter RSA_CORE_CTRL =    RSA_CORE_BASEADDR + 32'h00000010;
parameter RSA_CORE_CTRL_DEFVAL =   32'h0;
parameter RSA_CORE_STATUS =    RSA_CORE_BASEADDR + 32'h00000014;
parameter RSA_CORE_STATUS_DEFVAL =   32'h0;
parameter RSA_CORE_MINV0 =    RSA_CORE_BASEADDR + 32'h00000018;
parameter RSA_CORE_MINV0_DEFVAL =   32'h0;
parameter RSA_CORE_MINV1 =    RSA_CORE_BASEADDR + 32'h0000001C;
parameter RSA_CORE_MINV1_DEFVAL =   32'h0;
parameter RSA_CORE_MINV2 =    RSA_CORE_BASEADDR + 32'h00000020;
parameter RSA_CORE_MINV2_DEFVAL =   32'h0;
parameter RSA_CORE_MINV3 =    RSA_CORE_BASEADDR + 32'h00000024;
parameter RSA_CORE_MINV3_DEFVAL =   32'h0;
parameter RSA_CORE_ZERO =    RSA_CORE_BASEADDR + 32'h00000028;
parameter RSA_CORE_ZERO_DEFVAL =   32'h0;
parameter RSA_WR_DATA_0 =    RSA_BASEADDR + 32'h00000000;
parameter RSA_WR_DATA_0_DEFVAL =   32'h0;
parameter RSA_WR_DATA_1 =    RSA_BASEADDR + 32'h00000004;
parameter RSA_WR_DATA_1_DEFVAL =   32'h0;
parameter RSA_WR_DATA_2 =    RSA_BASEADDR + 32'h00000008;
parameter RSA_WR_DATA_2_DEFVAL =   32'h0;
parameter RSA_WR_DATA_3 =    RSA_BASEADDR + 32'h0000000C;
parameter RSA_WR_DATA_3_DEFVAL =   32'h0;
parameter RSA_WR_DATA_4 =    RSA_BASEADDR + 32'h00000010;
parameter RSA_WR_DATA_4_DEFVAL =   32'h0;
parameter RSA_WR_DATA_5 =    RSA_BASEADDR + 32'h00000014;
parameter RSA_WR_DATA_5_DEFVAL =   32'h0;
parameter RSA_WR_ADDR =    RSA_BASEADDR + 32'h00000018;
parameter RSA_WR_ADDR_DEFVAL =   32'h0;
parameter RSA_RD_DATA_0 =    RSA_BASEADDR + 32'h0000001C;
parameter RSA_RD_DATA_0_DEFVAL =   32'h0;
parameter RSA_RD_DATA_1 =    RSA_BASEADDR + 32'h00000020;
parameter RSA_RD_DATA_1_DEFVAL =   32'h0;
parameter RSA_RD_DATA_2 =    RSA_BASEADDR + 32'h00000024;
parameter RSA_RD_DATA_2_DEFVAL =   32'h0;
parameter RSA_RD_DATA_3 =    RSA_BASEADDR + 32'h00000028;
parameter RSA_RD_DATA_3_DEFVAL =   32'h0;
parameter RSA_RD_DATA_4 =    RSA_BASEADDR + 32'h0000002C;
parameter RSA_RD_DATA_4_DEFVAL =   32'h0;
parameter RSA_RD_DATA_5 =    RSA_BASEADDR + 32'h00000030;
parameter RSA_RD_DATA_5_DEFVAL =   32'h0;
parameter RSA_RD_ADDR =    RSA_BASEADDR + 32'h00000034;
parameter RSA_RD_ADDR_DEFVAL =   32'h0;
parameter RSA_RSA_CFG =    RSA_BASEADDR + 32'h00000038;
parameter RSA_RSA_CFG_DEFVAL =   32'h0;
parameter RSA_RSA_ISR =    RSA_BASEADDR + 32'h0000003C;
parameter RSA_RSA_ISR_DEFVAL =   32'h0;
parameter RSA_RSA_IMR =    RSA_BASEADDR + 32'h00000040;
parameter RSA_RSA_IMR_DEFVAL =   32'h1;
parameter RSA_RSA_IER =    RSA_BASEADDR + 32'h00000044;
parameter RSA_RSA_IER_DEFVAL =   32'h0;
parameter RSA_RSA_IDR =    RSA_BASEADDR + 32'h00000048;
parameter RSA_RSA_IDR_DEFVAL =   32'h0;
parameter RTC_SET_TIME_WRITE =    RTC_BASEADDR + 32'h00000000;
parameter RTC_SET_TIME_WRITE_DEFVAL =   32'h0;
parameter RTC_SET_TIME_READ =    RTC_BASEADDR + 32'h00000004;
parameter RTC_SET_TIME_READ_DEFVAL =   32'h0;
parameter RTC_CALIB_WRITE =    RTC_BASEADDR + 32'h00000008;
parameter RTC_CALIB_WRITE_DEFVAL =   21'h0;
parameter RTC_CALIB_READ =    RTC_BASEADDR + 32'h0000000C;
parameter RTC_CALIB_READ_DEFVAL =   21'h0;
parameter RTC_CURRENT_TIME =    RTC_BASEADDR + 32'h00000010;
parameter RTC_CURRENT_TIME_DEFVAL =   32'h0;
parameter RTC_CURRENT_TICK =    RTC_BASEADDR + 32'h00000014;
parameter RTC_CURRENT_TICK_DEFVAL =   16'h0;
parameter RTC_ALARM =    RTC_BASEADDR + 32'h00000018;
parameter RTC_ALARM_DEFVAL =   32'h0;
parameter RTC_RTC_INT_STATUS =    RTC_BASEADDR + 32'h00000020;
parameter RTC_RTC_INT_STATUS_DEFVAL =   2'h0;
parameter RTC_RTC_INT_EN =    RTC_BASEADDR + 32'h00000028;
parameter RTC_RTC_INT_EN_DEFVAL =   2'h0;
parameter RTC_RTC_INT_DIS =    RTC_BASEADDR + 32'h0000002C;
parameter RTC_RTC_INT_DIS_DEFVAL =   2'h0;
parameter RTC_ADDR_ERROR =    RTC_BASEADDR + 32'h00000030;
parameter RTC_ADDR_ERROR_DEFVAL =   1'h0;
parameter RTC_ADDR_ERROR_INT_EN =    RTC_BASEADDR + 32'h00000038;
parameter RTC_ADDR_ERROR_INT_EN_DEFVAL =   1'h0;
parameter RTC_ADDR_ERROR_INT_DIS =    RTC_BASEADDR + 32'h0000003C;
parameter RTC_ADDR_ERROR_INT_DIS_DEFVAL =   1'h0;
parameter RTC_CONTROL =    RTC_BASEADDR + 32'h00000040;
parameter RTC_CONTROL_DEFVAL =   32'h1000000;
parameter RTC_SAFETY_CHK =    RTC_BASEADDR + 32'h00000050;
parameter RTC_SAFETY_CHK_DEFVAL =   32'h0;
parameter RTC_ECO =    RTC_BASEADDR + 32'h00000060;
parameter RTC_ECO_DEFVAL =   32'h0;
parameter SATA_AHCI_HBA_CAP =    SATA_AHCI_HBA_BASEADDR + 32'h00000000;
parameter SATA_AHCI_HBA_CAP_DEFVAL =   32'he537ff81;
parameter SATA_AHCI_HBA_GHC =    SATA_AHCI_HBA_BASEADDR + 32'h00000004;
parameter SATA_AHCI_HBA_GHC_DEFVAL =   32'h80000000;
parameter SATA_AHCI_HBA_IS =    SATA_AHCI_HBA_BASEADDR + 32'h00000008;
parameter SATA_AHCI_HBA_IS_DEFVAL =   32'h0;
parameter SATA_AHCI_HBA_PI =    SATA_AHCI_HBA_BASEADDR + 32'h0000000C;
parameter SATA_AHCI_HBA_PI_DEFVAL =   32'h3;
parameter SATA_AHCI_HBA_VS =    SATA_AHCI_HBA_BASEADDR + 32'h00000010;
parameter SATA_AHCI_HBA_VS_DEFVAL =   32'h10301;
parameter SATA_AHCI_HBA_CCC_CTL =    SATA_AHCI_HBA_BASEADDR + 32'h00000014;
parameter SATA_AHCI_HBA_CCC_CTL_DEFVAL =   32'h10110;
parameter SATA_AHCI_HBA_CCC_PORTS =    SATA_AHCI_HBA_BASEADDR + 32'h00000018;
parameter SATA_AHCI_HBA_CCC_PORTS_DEFVAL =   32'h0;
parameter SATA_AHCI_HBA_EM_LOC =    SATA_AHCI_HBA_BASEADDR + 32'h0000001C;
parameter SATA_AHCI_HBA_EM_LOC_DEFVAL =   32'h0;
parameter SATA_AHCI_HBA_EM_CTL =    SATA_AHCI_HBA_BASEADDR + 32'h00000020;
parameter SATA_AHCI_HBA_EM_CTL_DEFVAL =   32'h0;
parameter SATA_AHCI_HBA_CAP2 =    SATA_AHCI_HBA_BASEADDR + 32'h00000024;
parameter SATA_AHCI_HBA_CAP2_DEFVAL =   32'hc;
parameter SATA_AHCI_HBA_BOHC =    SATA_AHCI_HBA_BASEADDR + 32'h00000028;
parameter SATA_AHCI_HBA_BOHC_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXCLB =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000000;
parameter SATA_AHCI_PORT0_CNTRL_PXCLB_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXCLBU =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000004;
parameter SATA_AHCI_PORT0_CNTRL_PXCLBU_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXFB =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000008;
parameter SATA_AHCI_PORT0_CNTRL_PXFB_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXFBU =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h0000000C;
parameter SATA_AHCI_PORT0_CNTRL_PXFBU_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXIS =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000010;
parameter SATA_AHCI_PORT0_CNTRL_PXIS_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXIE =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000014;
parameter SATA_AHCI_PORT0_CNTRL_PXIE_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXCMD =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000018;
parameter SATA_AHCI_PORT0_CNTRL_PXCMD_DEFVAL =   32'h400000;
parameter SATA_AHCI_PORT0_CNTRL_PXTFD =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000020;
parameter SATA_AHCI_PORT0_CNTRL_PXTFD_DEFVAL =   32'h7f;
parameter SATA_AHCI_PORT0_CNTRL_PXSIG =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000024;
parameter SATA_AHCI_PORT0_CNTRL_PXSIG_DEFVAL =   32'hffffffff;
parameter SATA_AHCI_PORT0_CNTRL_PXSSTS =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000028;
parameter SATA_AHCI_PORT0_CNTRL_PXSSTS_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXSCTL =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h0000002C;
parameter SATA_AHCI_PORT0_CNTRL_PXSCTL_DEFVAL =   32'h300;
parameter SATA_AHCI_PORT0_CNTRL_PXSERR =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000030;
parameter SATA_AHCI_PORT0_CNTRL_PXSERR_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXSACT =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000034;
parameter SATA_AHCI_PORT0_CNTRL_PXSACT_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXCI =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000038;
parameter SATA_AHCI_PORT0_CNTRL_PXCI_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXSNTF =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h0000003C;
parameter SATA_AHCI_PORT0_CNTRL_PXSNTF_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT0_CNTRL_PXFBS =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000040;
parameter SATA_AHCI_PORT0_CNTRL_PXFBS_DEFVAL =   32'h4000;
parameter SATA_AHCI_PORT0_CNTRL_PXDEVSLP =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000044;
parameter SATA_AHCI_PORT0_CNTRL_PXDEVSLP_DEFVAL =   32'h2;
parameter SATA_AHCI_PORT0_CNTRL_PBERR =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000070;
parameter SATA_AHCI_PORT0_CNTRL_PBERR_DEFVAL =   32'h3;
parameter SATA_AHCI_PORT0_CNTRL_CMDS =    SATA_AHCI_PORT0_CNTRL_BASEADDR + 32'h00000074;
parameter SATA_AHCI_PORT0_CNTRL_CMDS_DEFVAL =   32'h2;
parameter SATA_AHCI_PORT1_CNTRL_PXCLB =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000000;
parameter SATA_AHCI_PORT1_CNTRL_PXCLB_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXCLBU =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000004;
parameter SATA_AHCI_PORT1_CNTRL_PXCLBU_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXFB =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000008;
parameter SATA_AHCI_PORT1_CNTRL_PXFB_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXFBU =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h0000000C;
parameter SATA_AHCI_PORT1_CNTRL_PXFBU_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXIS =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000010;
parameter SATA_AHCI_PORT1_CNTRL_PXIS_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXIE =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000014;
parameter SATA_AHCI_PORT1_CNTRL_PXIE_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXCMD =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000018;
parameter SATA_AHCI_PORT1_CNTRL_PXCMD_DEFVAL =   32'h400000;
parameter SATA_AHCI_PORT1_CNTRL_PXTFD =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000020;
parameter SATA_AHCI_PORT1_CNTRL_PXTFD_DEFVAL =   32'h7f;
parameter SATA_AHCI_PORT1_CNTRL_PXSIG =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000024;
parameter SATA_AHCI_PORT1_CNTRL_PXSIG_DEFVAL =   32'hffffffff;
parameter SATA_AHCI_PORT1_CNTRL_PXSSTS =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000028;
parameter SATA_AHCI_PORT1_CNTRL_PXSSTS_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXSCTL =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h0000002C;
parameter SATA_AHCI_PORT1_CNTRL_PXSCTL_DEFVAL =   32'h300;
parameter SATA_AHCI_PORT1_CNTRL_PXSERR =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000030;
parameter SATA_AHCI_PORT1_CNTRL_PXSERR_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXSACT =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000034;
parameter SATA_AHCI_PORT1_CNTRL_PXSACT_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXCI =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000038;
parameter SATA_AHCI_PORT1_CNTRL_PXCI_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXSNTF =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h0000003C;
parameter SATA_AHCI_PORT1_CNTRL_PXSNTF_DEFVAL =   32'h0;
parameter SATA_AHCI_PORT1_CNTRL_PXFBS =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000040;
parameter SATA_AHCI_PORT1_CNTRL_PXFBS_DEFVAL =   32'h4000;
parameter SATA_AHCI_PORT1_CNTRL_PXDEVSLP =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000044;
parameter SATA_AHCI_PORT1_CNTRL_PXDEVSLP_DEFVAL =   32'h2;
parameter SATA_AHCI_PORT1_CNTRL_PBERR =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000070;
parameter SATA_AHCI_PORT1_CNTRL_PBERR_DEFVAL =   32'h3;
parameter SATA_AHCI_PORT1_CNTRL_CMDS =    SATA_AHCI_PORT1_CNTRL_BASEADDR + 32'h00000074;
parameter SATA_AHCI_PORT1_CNTRL_CMDS_DEFVAL =   32'h2;
parameter SATA_AHCI_VENDOR_PCTRL =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000000;
parameter SATA_AHCI_VENDOR_PCTRL_DEFVAL =   32'h0;
parameter SATA_AHCI_VENDOR_PCFG =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000004;
parameter SATA_AHCI_VENDOR_PCFG_DEFVAL =   32'h322002;
parameter SATA_AHCI_VENDOR_PPCFG =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000008;
parameter SATA_AHCI_VENDOR_PPCFG_DEFVAL =   32'ha001fffe;
parameter SATA_AHCI_VENDOR_PP2C =    SATA_AHCI_VENDOR_BASEADDR + 32'h0000000C;
parameter SATA_AHCI_VENDOR_PP2C_DEFVAL =   32'h28184d1b;
parameter SATA_AHCI_VENDOR_PP3C =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000010;
parameter SATA_AHCI_VENDOR_PP3C_DEFVAL =   32'he081906;
parameter SATA_AHCI_VENDOR_PP4C =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000014;
parameter SATA_AHCI_VENDOR_PP4C_DEFVAL =   32'h64a0813;
parameter SATA_AHCI_VENDOR_PP5C =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000018;
parameter SATA_AHCI_VENDOR_PP5C_DEFVAL =   32'h3ffc96a4;
parameter SATA_AHCI_VENDOR_AXICC =    SATA_AHCI_VENDOR_BASEADDR + 32'h0000001C;
parameter SATA_AHCI_VENDOR_AXICC_DEFVAL =   32'h100010;
parameter SATA_AHCI_VENDOR_PAXIC =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000020;
parameter SATA_AHCI_VENDOR_PAXIC_DEFVAL =   32'h410102;
parameter SATA_AHCI_VENDOR_AXIPC =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000024;
parameter SATA_AHCI_VENDOR_AXIPC_DEFVAL =   32'h0;
parameter SATA_AHCI_VENDOR_PTC =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000028;
parameter SATA_AHCI_VENDOR_PTC_DEFVAL =   32'h8000020;
parameter SATA_AHCI_VENDOR_PTS =    SATA_AHCI_VENDOR_BASEADDR + 32'h0000002C;
parameter SATA_AHCI_VENDOR_PTS_DEFVAL =   32'h12d;
parameter SATA_AHCI_VENDOR_PLC =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000030;
parameter SATA_AHCI_VENDOR_PLC_DEFVAL =   32'h3800ff34;
parameter SATA_AHCI_VENDOR_PLC1 =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000034;
parameter SATA_AHCI_VENDOR_PLC1_DEFVAL =   32'h0;
parameter SATA_AHCI_VENDOR_PLC2 =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000038;
parameter SATA_AHCI_VENDOR_PLC2_DEFVAL =   32'h0;
parameter SATA_AHCI_VENDOR_PLS =    SATA_AHCI_VENDOR_BASEADDR + 32'h0000003C;
parameter SATA_AHCI_VENDOR_PLS_DEFVAL =   32'h3121100a;
parameter SATA_AHCI_VENDOR_PLS1 =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000040;
parameter SATA_AHCI_VENDOR_PLS1_DEFVAL =   32'h0;
parameter SATA_AHCI_VENDOR_PCMDC =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000044;
parameter SATA_AHCI_VENDOR_PCMDC_DEFVAL =   32'h0;
parameter SATA_AHCI_VENDOR_PPCS =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000048;
parameter SATA_AHCI_VENDOR_PPCS_DEFVAL =   32'hf8000000;
parameter SATA_AHCI_VENDOR_AMS =    SATA_AHCI_VENDOR_BASEADDR + 32'h0000004C;
parameter SATA_AHCI_VENDOR_AMS_DEFVAL =   32'h84;
parameter SATA_AHCI_VENDOR_TCR =    SATA_AHCI_VENDOR_BASEADDR + 32'h00000050;
parameter SATA_AHCI_VENDOR_TCR_DEFVAL =   32'h100;
parameter SD0_REG_SDMASYSADDRLO =    SD0_BASEADDR + 32'h00000000;
parameter SD0_REG_SDMASYSADDRLO_DEFVAL =   16'h0;
parameter SD0_REG_SDMASYSADDRHI =    SD0_BASEADDR + 32'h00000002;
parameter SD0_REG_SDMASYSADDRHI_DEFVAL =   16'h0;
parameter SD0_REG_BLOCKSIZE =    SD0_BASEADDR + 32'h00000004;
parameter SD0_REG_BLOCKSIZE_DEFVAL =   16'h0;
parameter SD0_REG_BLOCKCOUNT =    SD0_BASEADDR + 32'h00000006;
parameter SD0_REG_BLOCKCOUNT_DEFVAL =   16'h0;
parameter SD0_REG_ARGUMENT1LO =    SD0_BASEADDR + 32'h00000008;
parameter SD0_REG_ARGUMENT1LO_DEFVAL =   16'h0;
parameter SD0_REG_ARGUMENT1HI =    SD0_BASEADDR + 32'h0000000A;
parameter SD0_REG_ARGUMENT1HI_DEFVAL =   16'h0;
parameter SD0_REG_TRANSFERMODE =    SD0_BASEADDR + 32'h0000000C;
parameter SD0_REG_TRANSFERMODE_DEFVAL =   16'h0;
parameter SD0_REG_COMMAND =    SD0_BASEADDR + 32'h0000000E;
parameter SD0_REG_COMMAND_DEFVAL =   16'h0;
parameter SD0_REG_RESPONSE0 =    SD0_BASEADDR + 32'h00000010;
parameter SD0_REG_RESPONSE0_DEFVAL =   16'h0;
parameter SD0_REG_RESPONSE1 =    SD0_BASEADDR + 32'h00000012;
parameter SD0_REG_RESPONSE1_DEFVAL =   16'h0;
parameter SD0_REG_RESPONSE2 =    SD0_BASEADDR + 32'h00000014;
parameter SD0_REG_RESPONSE2_DEFVAL =   16'h0;
parameter SD0_REG_RESPONSE3 =    SD0_BASEADDR + 32'h00000016;
parameter SD0_REG_RESPONSE3_DEFVAL =   16'h0;
parameter SD0_REG_RESPONSE4 =    SD0_BASEADDR + 32'h00000018;
parameter SD0_REG_RESPONSE4_DEFVAL =   16'h0;
parameter SD0_REG_RESPONSE5 =    SD0_BASEADDR + 32'h0000001A;
parameter SD0_REG_RESPONSE5_DEFVAL =   16'h0;
parameter SD0_REG_RESPONSE6 =    SD0_BASEADDR + 32'h0000001C;
parameter SD0_REG_RESPONSE6_DEFVAL =   16'h0;
parameter SD0_REG_RESPONSE7 =    SD0_BASEADDR + 32'h0000001E;
parameter SD0_REG_RESPONSE7_DEFVAL =   16'h0;
parameter SD0_REG_DATAPORT =    SD0_BASEADDR + 32'h00000020;
parameter SD0_REG_DATAPORT_DEFVAL =   32'h0;
parameter SD0_REG_PRESENTSTATE =    SD0_BASEADDR + 32'h00000024;
parameter SD0_REG_PRESENTSTATE_DEFVAL =   32'h80000;
parameter SD0_REG_HOSTCONTROL1 =    SD0_BASEADDR + 32'h00000028;
parameter SD0_REG_HOSTCONTROL1_DEFVAL =   8'h0;
parameter SD0_REG_POWERCONTROL =    SD0_BASEADDR + 32'h00000029;
parameter SD0_REG_POWERCONTROL_DEFVAL =   8'h0;
parameter SD0_REG_BLOCKGAPCONTROL =    SD0_BASEADDR + 32'h0000002A;
parameter SD0_REG_BLOCKGAPCONTROL_DEFVAL =   8'h80;
parameter SD0_REG_WAKEUPCONTROL =    SD0_BASEADDR + 32'h0000002B;
parameter SD0_REG_WAKEUPCONTROL_DEFVAL =   8'h0;
parameter SD0_REG_CLOCKCONTROL =    SD0_BASEADDR + 32'h0000002C;
parameter SD0_REG_CLOCKCONTROL_DEFVAL =   16'h0;
parameter SD0_REG_TIMEOUTCONTROL =    SD0_BASEADDR + 32'h0000002E;
parameter SD0_REG_TIMEOUTCONTROL_DEFVAL =   8'h0;
parameter SD0_REG_SOFTWARERESET =    SD0_BASEADDR + 32'h0000002F;
parameter SD0_REG_SOFTWARERESET_DEFVAL =   8'h0;
parameter SD0_REG_NORMALINTRSTS =    SD0_BASEADDR + 32'h00000030;
parameter SD0_REG_NORMALINTRSTS_DEFVAL =   16'h0;
parameter SD0_REG_ERRORINTRSTS =    SD0_BASEADDR + 32'h00000032;
parameter SD0_REG_ERRORINTRSTS_DEFVAL =   16'h0;
parameter SD0_REG_NORMALINTRSTSENA =    SD0_BASEADDR + 32'h00000034;
parameter SD0_REG_NORMALINTRSTSENA_DEFVAL =   16'h0;
parameter SD0_REG_ERRORINTRSTSENA =    SD0_BASEADDR + 32'h00000036;
parameter SD0_REG_ERRORINTRSTSENA_DEFVAL =   16'h0;
parameter SD0_REG_NORMALINTRSIGENA =    SD0_BASEADDR + 32'h00000038;
parameter SD0_REG_NORMALINTRSIGENA_DEFVAL =   16'h0;
parameter SD0_REG_ERRORINTRSIGENA =    SD0_BASEADDR + 32'h0000003A;
parameter SD0_REG_ERRORINTRSIGENA_DEFVAL =   16'h0;
parameter SD0_REG_AUTOCMDERRSTS =    SD0_BASEADDR + 32'h0000003C;
parameter SD0_REG_AUTOCMDERRSTS_DEFVAL =   16'h0;
parameter SD0_REG_HOSTCONTROL2 =    SD0_BASEADDR + 32'h0000003E;
parameter SD0_REG_HOSTCONTROL2_DEFVAL =   16'h0;
parameter SD0_REG_CAPABILITIES =    SD0_BASEADDR + 32'h00000040;
parameter SD0_REG_CAPABILITIES_DEFVAL =   64'h280737ec6481;
parameter SD0_REG_MAXCURRENTCAP =    SD0_BASEADDR + 32'h00000048;
parameter SD0_REG_MAXCURRENTCAP_DEFVAL =   64'h0;
parameter SD0_REG_FORCEEVENTFORAUTOCMDERRORSTATUS =    SD0_BASEADDR + 32'h00000050;
parameter SD0_REG_FORCEEVENTFORAUTOCMDERRORSTATUS_DEFVAL =   16'h0;
parameter SD0_REG_FORCEEVENTFORERRINTSTS =    SD0_BASEADDR + 32'h00000052;
parameter SD0_REG_FORCEEVENTFORERRINTSTS_DEFVAL =   16'h0;
parameter SD0_REG_ADMAERRSTS =    SD0_BASEADDR + 32'h00000054;
parameter SD0_REG_ADMAERRSTS_DEFVAL =   8'h0;
parameter SD0_REG_ADMASYSADDR0 =    SD0_BASEADDR + 32'h00000058;
parameter SD0_REG_ADMASYSADDR0_DEFVAL =   16'h0;
parameter SD0_REG_ADMASYSADDR1 =    SD0_BASEADDR + 32'h0000005A;
parameter SD0_REG_ADMASYSADDR1_DEFVAL =   16'h0;
parameter SD0_REG_ADMASYSADDR2 =    SD0_BASEADDR + 32'h0000005C;
parameter SD0_REG_ADMASYSADDR2_DEFVAL =   16'h0;
parameter SD0_REG_ADMASYSADDR3 =    SD0_BASEADDR + 32'h0000005E;
parameter SD0_REG_ADMASYSADDR3_DEFVAL =   16'h0;
parameter SD0_REG_PRESETVALUE0 =    SD0_BASEADDR + 32'h00000060;
parameter SD0_REG_PRESETVALUE0_DEFVAL =   16'h100;
parameter SD0_REG_PRESETVALUE1 =    SD0_BASEADDR + 32'h00000062;
parameter SD0_REG_PRESETVALUE1_DEFVAL =   16'h4;
parameter SD0_REG_PRESETVALUE2 =    SD0_BASEADDR + 32'h00000064;
parameter SD0_REG_PRESETVALUE2_DEFVAL =   16'h2;
parameter SD0_REG_PRESETVALUE3 =    SD0_BASEADDR + 32'h00000066;
parameter SD0_REG_PRESETVALUE3_DEFVAL =   16'h4;
parameter SD0_REG_PRESETVALUE4 =    SD0_BASEADDR + 32'h00000068;
parameter SD0_REG_PRESETVALUE4_DEFVAL =   16'h2;
parameter SD0_REG_PRESETVALUE5 =    SD0_BASEADDR + 32'h0000006A;
parameter SD0_REG_PRESETVALUE5_DEFVAL =   16'h1;
parameter SD0_REG_PRESETVALUE6 =    SD0_BASEADDR + 32'h0000006C;
parameter SD0_REG_PRESETVALUE6_DEFVAL =   16'h0;
parameter SD0_REG_PRESETVALUE7 =    SD0_BASEADDR + 32'h0000006E;
parameter SD0_REG_PRESETVALUE7_DEFVAL =   16'h2;
parameter SD0_REG_BOOTTIMEOUTCNT =    SD0_BASEADDR + 32'h00000070;
parameter SD0_REG_BOOTTIMEOUTCNT_DEFVAL =   32'h0;
parameter SD0_REG_SLOTINTRSTS =    SD0_BASEADDR + 32'h000000FC;
parameter SD0_REG_SLOTINTRSTS_DEFVAL =   16'h0;
parameter SD0_REG_HOSTCONTROLLERVER =    SD0_BASEADDR + 32'h000000FE;
parameter SD0_REG_HOSTCONTROLLERVER_DEFVAL =   16'h1002;
parameter SD1_REG_SDMASYSADDRLO =    SD1_BASEADDR + 32'h00000000;
parameter SD1_REG_SDMASYSADDRLO_DEFVAL =   16'h0;
parameter SD1_REG_SDMASYSADDRHI =    SD1_BASEADDR + 32'h00000002;
parameter SD1_REG_SDMASYSADDRHI_DEFVAL =   16'h0;
parameter SD1_REG_BLOCKSIZE =    SD1_BASEADDR + 32'h00000004;
parameter SD1_REG_BLOCKSIZE_DEFVAL =   16'h0;
parameter SD1_REG_BLOCKCOUNT =    SD1_BASEADDR + 32'h00000006;
parameter SD1_REG_BLOCKCOUNT_DEFVAL =   16'h0;
parameter SD1_REG_ARGUMENT1LO =    SD1_BASEADDR + 32'h00000008;
parameter SD1_REG_ARGUMENT1LO_DEFVAL =   16'h0;
parameter SD1_REG_ARGUMENT1HI =    SD1_BASEADDR + 32'h0000000A;
parameter SD1_REG_ARGUMENT1HI_DEFVAL =   16'h0;
parameter SD1_REG_TRANSFERMODE =    SD1_BASEADDR + 32'h0000000C;
parameter SD1_REG_TRANSFERMODE_DEFVAL =   16'h0;
parameter SD1_REG_COMMAND =    SD1_BASEADDR + 32'h0000000E;
parameter SD1_REG_COMMAND_DEFVAL =   16'h0;
parameter SD1_REG_RESPONSE0 =    SD1_BASEADDR + 32'h00000010;
parameter SD1_REG_RESPONSE0_DEFVAL =   16'h0;
parameter SD1_REG_RESPONSE1 =    SD1_BASEADDR + 32'h00000012;
parameter SD1_REG_RESPONSE1_DEFVAL =   16'h0;
parameter SD1_REG_RESPONSE2 =    SD1_BASEADDR + 32'h00000014;
parameter SD1_REG_RESPONSE2_DEFVAL =   16'h0;
parameter SD1_REG_RESPONSE3 =    SD1_BASEADDR + 32'h00000016;
parameter SD1_REG_RESPONSE3_DEFVAL =   16'h0;
parameter SD1_REG_RESPONSE4 =    SD1_BASEADDR + 32'h00000018;
parameter SD1_REG_RESPONSE4_DEFVAL =   16'h0;
parameter SD1_REG_RESPONSE5 =    SD1_BASEADDR + 32'h0000001A;
parameter SD1_REG_RESPONSE5_DEFVAL =   16'h0;
parameter SD1_REG_RESPONSE6 =    SD1_BASEADDR + 32'h0000001C;
parameter SD1_REG_RESPONSE6_DEFVAL =   16'h0;
parameter SD1_REG_RESPONSE7 =    SD1_BASEADDR + 32'h0000001E;
parameter SD1_REG_RESPONSE7_DEFVAL =   16'h0;
parameter SD1_REG_DATAPORT =    SD1_BASEADDR + 32'h00000020;
parameter SD1_REG_DATAPORT_DEFVAL =   32'h0;
parameter SD1_REG_PRESENTSTATE =    SD1_BASEADDR + 32'h00000024;
parameter SD1_REG_PRESENTSTATE_DEFVAL =   32'h80000;
parameter SD1_REG_HOSTCONTROL1 =    SD1_BASEADDR + 32'h00000028;
parameter SD1_REG_HOSTCONTROL1_DEFVAL =   8'h0;
parameter SD1_REG_POWERCONTROL =    SD1_BASEADDR + 32'h00000029;
parameter SD1_REG_POWERCONTROL_DEFVAL =   8'h0;
parameter SD1_REG_BLOCKGAPCONTROL =    SD1_BASEADDR + 32'h0000002A;
parameter SD1_REG_BLOCKGAPCONTROL_DEFVAL =   8'h80;
parameter SD1_REG_WAKEUPCONTROL =    SD1_BASEADDR + 32'h0000002B;
parameter SD1_REG_WAKEUPCONTROL_DEFVAL =   8'h0;
parameter SD1_REG_CLOCKCONTROL =    SD1_BASEADDR + 32'h0000002C;
parameter SD1_REG_CLOCKCONTROL_DEFVAL =   16'h0;
parameter SD1_REG_TIMEOUTCONTROL =    SD1_BASEADDR + 32'h0000002E;
parameter SD1_REG_TIMEOUTCONTROL_DEFVAL =   8'h0;
parameter SD1_REG_SOFTWARERESET =    SD1_BASEADDR + 32'h0000002F;
parameter SD1_REG_SOFTWARERESET_DEFVAL =   8'h0;
parameter SD1_REG_NORMALINTRSTS =    SD1_BASEADDR + 32'h00000030;
parameter SD1_REG_NORMALINTRSTS_DEFVAL =   16'h0;
parameter SD1_REG_ERRORINTRSTS =    SD1_BASEADDR + 32'h00000032;
parameter SD1_REG_ERRORINTRSTS_DEFVAL =   16'h0;
parameter SD1_REG_NORMALINTRSTSENA =    SD1_BASEADDR + 32'h00000034;
parameter SD1_REG_NORMALINTRSTSENA_DEFVAL =   16'h0;
parameter SD1_REG_ERRORINTRSTSENA =    SD1_BASEADDR + 32'h00000036;
parameter SD1_REG_ERRORINTRSTSENA_DEFVAL =   16'h0;
parameter SD1_REG_NORMALINTRSIGENA =    SD1_BASEADDR + 32'h00000038;
parameter SD1_REG_NORMALINTRSIGENA_DEFVAL =   16'h0;
parameter SD1_REG_ERRORINTRSIGENA =    SD1_BASEADDR + 32'h0000003A;
parameter SD1_REG_ERRORINTRSIGENA_DEFVAL =   16'h0;
parameter SD1_REG_AUTOCMDERRSTS =    SD1_BASEADDR + 32'h0000003C;
parameter SD1_REG_AUTOCMDERRSTS_DEFVAL =   16'h0;
parameter SD1_REG_HOSTCONTROL2 =    SD1_BASEADDR + 32'h0000003E;
parameter SD1_REG_HOSTCONTROL2_DEFVAL =   16'h0;
parameter SD1_REG_CAPABILITIES =    SD1_BASEADDR + 32'h00000040;
parameter SD1_REG_CAPABILITIES_DEFVAL =   64'h280737ec6481;
parameter SD1_REG_MAXCURRENTCAP =    SD1_BASEADDR + 32'h00000048;
parameter SD1_REG_MAXCURRENTCAP_DEFVAL =   64'h0;
parameter SD1_REG_FORCEEVENTFORAUTOCMDERRORSTATUS =    SD1_BASEADDR + 32'h00000050;
parameter SD1_REG_FORCEEVENTFORAUTOCMDERRORSTATUS_DEFVAL =   16'h0;
parameter SD1_REG_FORCEEVENTFORERRINTSTS =    SD1_BASEADDR + 32'h00000052;
parameter SD1_REG_FORCEEVENTFORERRINTSTS_DEFVAL =   16'h0;
parameter SD1_REG_ADMAERRSTS =    SD1_BASEADDR + 32'h00000054;
parameter SD1_REG_ADMAERRSTS_DEFVAL =   8'h0;
parameter SD1_REG_ADMASYSADDR0 =    SD1_BASEADDR + 32'h00000058;
parameter SD1_REG_ADMASYSADDR0_DEFVAL =   16'h0;
parameter SD1_REG_ADMASYSADDR1 =    SD1_BASEADDR + 32'h0000005A;
parameter SD1_REG_ADMASYSADDR1_DEFVAL =   16'h0;
parameter SD1_REG_ADMASYSADDR2 =    SD1_BASEADDR + 32'h0000005C;
parameter SD1_REG_ADMASYSADDR2_DEFVAL =   16'h0;
parameter SD1_REG_ADMASYSADDR3 =    SD1_BASEADDR + 32'h0000005E;
parameter SD1_REG_ADMASYSADDR3_DEFVAL =   16'h0;
parameter SD1_REG_PRESETVALUE0 =    SD1_BASEADDR + 32'h00000060;
parameter SD1_REG_PRESETVALUE0_DEFVAL =   16'h100;
parameter SD1_REG_PRESETVALUE1 =    SD1_BASEADDR + 32'h00000062;
parameter SD1_REG_PRESETVALUE1_DEFVAL =   16'h4;
parameter SD1_REG_PRESETVALUE2 =    SD1_BASEADDR + 32'h00000064;
parameter SD1_REG_PRESETVALUE2_DEFVAL =   16'h2;
parameter SD1_REG_PRESETVALUE3 =    SD1_BASEADDR + 32'h00000066;
parameter SD1_REG_PRESETVALUE3_DEFVAL =   16'h4;
parameter SD1_REG_PRESETVALUE4 =    SD1_BASEADDR + 32'h00000068;
parameter SD1_REG_PRESETVALUE4_DEFVAL =   16'h2;
parameter SD1_REG_PRESETVALUE5 =    SD1_BASEADDR + 32'h0000006A;
parameter SD1_REG_PRESETVALUE5_DEFVAL =   16'h1;
parameter SD1_REG_PRESETVALUE6 =    SD1_BASEADDR + 32'h0000006C;
parameter SD1_REG_PRESETVALUE6_DEFVAL =   16'h0;
parameter SD1_REG_PRESETVALUE7 =    SD1_BASEADDR + 32'h0000006E;
parameter SD1_REG_PRESETVALUE7_DEFVAL =   16'h2;
parameter SD1_REG_BOOTTIMEOUTCNT =    SD1_BASEADDR + 32'h00000070;
parameter SD1_REG_BOOTTIMEOUTCNT_DEFVAL =   32'h0;
parameter SD1_REG_SLOTINTRSTS =    SD1_BASEADDR + 32'h000000FC;
parameter SD1_REG_SLOTINTRSTS_DEFVAL =   16'h0;
parameter SD1_REG_HOSTCONTROLLERVER =    SD1_BASEADDR + 32'h000000FE;
parameter SD1_REG_HOSTCONTROLLERVER_DEFVAL =   16'h1002;
parameter SERDES_L0_TX_ANA_TM_0 =    SERDES_BASEADDR + 32'h00000000;
parameter SERDES_L0_TX_ANA_TM_0_DEFVAL =   32'h28;
parameter SERDES_L0_TX_ANA_TM_3 =    SERDES_BASEADDR + 32'h0000000C;
parameter SERDES_L0_TX_ANA_TM_3_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_4 =    SERDES_BASEADDR + 32'h00000010;
parameter SERDES_L0_TX_ANA_TM_4_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_5 =    SERDES_BASEADDR + 32'h00000014;
parameter SERDES_L0_TX_ANA_TM_5_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_9 =    SERDES_BASEADDR + 32'h00000024;
parameter SERDES_L0_TX_ANA_TM_9_DEFVAL =   32'h3f;
parameter SERDES_L0_TX_ANA_TM_10 =    SERDES_BASEADDR + 32'h00000028;
parameter SERDES_L0_TX_ANA_TM_10_DEFVAL =   32'h30;
parameter SERDES_L0_TX_ANA_TM_13 =    SERDES_BASEADDR + 32'h00000034;
parameter SERDES_L0_TX_ANA_TM_13_DEFVAL =   32'h2;
parameter SERDES_L0_TX_ANA_TM_14 =    SERDES_BASEADDR + 32'h00000038;
parameter SERDES_L0_TX_ANA_TM_14_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_15 =    SERDES_BASEADDR + 32'h0000003C;
parameter SERDES_L0_TX_ANA_TM_15_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_16 =    SERDES_BASEADDR + 32'h00000040;
parameter SERDES_L0_TX_ANA_TM_16_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_18 =    SERDES_BASEADDR + 32'h00000048;
parameter SERDES_L0_TX_ANA_TM_18_DEFVAL =   32'h2;
parameter SERDES_L0_TX_ANA_TM_19 =    SERDES_BASEADDR + 32'h0000004C;
parameter SERDES_L0_TX_ANA_TM_19_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_20 =    SERDES_BASEADDR + 32'h00000050;
parameter SERDES_L0_TX_ANA_TM_20_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_21 =    SERDES_BASEADDR + 32'h00000054;
parameter SERDES_L0_TX_ANA_TM_21_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_61 =    SERDES_BASEADDR + 32'h000000F4;
parameter SERDES_L0_TX_DIG_TM_61_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_62 =    SERDES_BASEADDR + 32'h000000F8;
parameter SERDES_L0_TX_DIG_TM_62_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_65 =    SERDES_BASEADDR + 32'h00000104;
parameter SERDES_L0_TX_DIG_TM_65_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_67 =    SERDES_BASEADDR + 32'h0000010C;
parameter SERDES_L0_TX_DIG_TM_67_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_68 =    SERDES_BASEADDR + 32'h00000110;
parameter SERDES_L0_TX_DIG_TM_68_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_69 =    SERDES_BASEADDR + 32'h00000114;
parameter SERDES_L0_TX_DIG_TM_69_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_76 =    SERDES_BASEADDR + 32'h00000130;
parameter SERDES_L0_TX_DIG_TM_76_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_77 =    SERDES_BASEADDR + 32'h00000134;
parameter SERDES_L0_TX_DIG_TM_77_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_78 =    SERDES_BASEADDR + 32'h00000138;
parameter SERDES_L0_TX_DIG_TM_78_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_79 =    SERDES_BASEADDR + 32'h0000013C;
parameter SERDES_L0_TX_DIG_TM_79_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_80 =    SERDES_BASEADDR + 32'h00000140;
parameter SERDES_L0_TX_DIG_TM_80_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_81 =    SERDES_BASEADDR + 32'h00000144;
parameter SERDES_L0_TX_DIG_TM_81_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_82 =    SERDES_BASEADDR + 32'h00000148;
parameter SERDES_L0_TX_DIG_TM_82_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_83 =    SERDES_BASEADDR + 32'h0000014C;
parameter SERDES_L0_TX_DIG_TM_83_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_84 =    SERDES_BASEADDR + 32'h00000150;
parameter SERDES_L0_TX_DIG_TM_84_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_85 =    SERDES_BASEADDR + 32'h00000154;
parameter SERDES_L0_TX_ANA_TM_85_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_87 =    SERDES_BASEADDR + 32'h0000015C;
parameter SERDES_L0_TX_ANA_TM_87_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_88 =    SERDES_BASEADDR + 32'h00000160;
parameter SERDES_L0_TX_ANA_TM_88_DEFVAL =   32'h96;
parameter SERDES_L0_TX_ANA_TM_89 =    SERDES_BASEADDR + 32'h00000164;
parameter SERDES_L0_TX_ANA_TM_89_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_90 =    SERDES_BASEADDR + 32'h00000168;
parameter SERDES_L0_TX_ANA_TM_90_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_91 =    SERDES_BASEADDR + 32'h0000016C;
parameter SERDES_L0_TX_DIG_TM_91_DEFVAL =   32'h1a;
parameter SERDES_L0_TX_DIG_TM_92 =    SERDES_BASEADDR + 32'h00000170;
parameter SERDES_L0_TX_DIG_TM_92_DEFVAL =   32'ha;
parameter SERDES_L0_TX_ANA_TM_95 =    SERDES_BASEADDR + 32'h0000017C;
parameter SERDES_L0_TX_ANA_TM_95_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_96 =    SERDES_BASEADDR + 32'h00000180;
parameter SERDES_L0_TX_ANA_TM_96_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_97 =    SERDES_BASEADDR + 32'h00000184;
parameter SERDES_L0_TX_ANA_TM_97_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_98 =    SERDES_BASEADDR + 32'h00000188;
parameter SERDES_L0_TX_DIG_TM_98_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_99 =    SERDES_BASEADDR + 32'h0000018C;
parameter SERDES_L0_TX_DIG_TM_99_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_100 =    SERDES_BASEADDR + 32'h00000190;
parameter SERDES_L0_TX_DIG_TM_100_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_101 =    SERDES_BASEADDR + 32'h00000194;
parameter SERDES_L0_TX_DIG_TM_101_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_102 =    SERDES_BASEADDR + 32'h00000198;
parameter SERDES_L0_TX_DIG_TM_102_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_103 =    SERDES_BASEADDR + 32'h0000019C;
parameter SERDES_L0_TX_DIG_TM_103_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_104 =    SERDES_BASEADDR + 32'h000001A0;
parameter SERDES_L0_TX_DIG_TM_104_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_105 =    SERDES_BASEADDR + 32'h000001A4;
parameter SERDES_L0_TX_DIG_TM_105_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_106 =    SERDES_BASEADDR + 32'h000001A8;
parameter SERDES_L0_TX_DIG_TM_106_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_107 =    SERDES_BASEADDR + 32'h000001AC;
parameter SERDES_L0_TX_DIG_TM_107_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_108 =    SERDES_BASEADDR + 32'h000001B0;
parameter SERDES_L0_TX_DIG_TM_108_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_109 =    SERDES_BASEADDR + 32'h000001B4;
parameter SERDES_L0_TX_DIG_TM_109_DEFVAL =   32'h0;
parameter SERDES_L0_TX_DIG_TM_110 =    SERDES_BASEADDR + 32'h000001B8;
parameter SERDES_L0_TX_DIG_TM_110_DEFVAL =   32'h9;
parameter SERDES_L0_TX_DIG_TM_111 =    SERDES_BASEADDR + 32'h000001BC;
parameter SERDES_L0_TX_DIG_TM_111_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_112 =    SERDES_BASEADDR + 32'h000001C0;
parameter SERDES_L0_TX_ANA_TM_112_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_113 =    SERDES_BASEADDR + 32'h000001C4;
parameter SERDES_L0_TX_ANA_TM_113_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_114 =    SERDES_BASEADDR + 32'h000001C8;
parameter SERDES_L0_TX_ANA_TM_114_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_115 =    SERDES_BASEADDR + 32'h000001CC;
parameter SERDES_L0_TX_ANA_TM_115_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_116 =    SERDES_BASEADDR + 32'h000001D0;
parameter SERDES_L0_TX_ANA_TM_116_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_117 =    SERDES_BASEADDR + 32'h000001D4;
parameter SERDES_L0_TX_ANA_TM_117_DEFVAL =   32'h0;
parameter SERDES_L0_TX_ANA_TM_118 =    SERDES_BASEADDR + 32'h000001D8;
parameter SERDES_L0_TX_ANA_TM_118_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_0 =    SERDES_BASEADDR + 32'h00000800;
parameter SERDES_L0_TXPMA_TM_0_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_1 =    SERDES_BASEADDR + 32'h00000804;
parameter SERDES_L0_TXPMA_TM_1_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_2 =    SERDES_BASEADDR + 32'h00000808;
parameter SERDES_L0_TXPMA_TM_2_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_3 =    SERDES_BASEADDR + 32'h0000080C;
parameter SERDES_L0_TXPMA_TM_3_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_4 =    SERDES_BASEADDR + 32'h00000810;
parameter SERDES_L0_TXPMA_TM_4_DEFVAL =   32'h2;
parameter SERDES_L0_TXPMA_TM_5 =    SERDES_BASEADDR + 32'h00000814;
parameter SERDES_L0_TXPMA_TM_5_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_6 =    SERDES_BASEADDR + 32'h00000818;
parameter SERDES_L0_TXPMA_TM_6_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_7 =    SERDES_BASEADDR + 32'h0000081C;
parameter SERDES_L0_TXPMA_TM_7_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_8 =    SERDES_BASEADDR + 32'h00000820;
parameter SERDES_L0_TXPMA_TM_8_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_9 =    SERDES_BASEADDR + 32'h00000824;
parameter SERDES_L0_TXPMA_TM_9_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_10 =    SERDES_BASEADDR + 32'h00000828;
parameter SERDES_L0_TXPMA_TM_10_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_11 =    SERDES_BASEADDR + 32'h0000082C;
parameter SERDES_L0_TXPMA_TM_11_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_12 =    SERDES_BASEADDR + 32'h00000830;
parameter SERDES_L0_TXPMA_TM_12_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_13 =    SERDES_BASEADDR + 32'h00000834;
parameter SERDES_L0_TXPMA_TM_13_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_14 =    SERDES_BASEADDR + 32'h00000838;
parameter SERDES_L0_TXPMA_TM_14_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_15 =    SERDES_BASEADDR + 32'h0000083C;
parameter SERDES_L0_TXPMA_TM_15_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_16 =    SERDES_BASEADDR + 32'h00000840;
parameter SERDES_L0_TXPMA_TM_16_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_17 =    SERDES_BASEADDR + 32'h00000844;
parameter SERDES_L0_TXPMA_TM_17_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_18 =    SERDES_BASEADDR + 32'h00000848;
parameter SERDES_L0_TXPMA_TM_18_DEFVAL =   32'hf;
parameter SERDES_L0_TXPMA_TM_19 =    SERDES_BASEADDR + 32'h0000084C;
parameter SERDES_L0_TXPMA_TM_19_DEFVAL =   32'h3;
parameter SERDES_L0_TXPMA_TM_20 =    SERDES_BASEADDR + 32'h00000850;
parameter SERDES_L0_TXPMA_TM_20_DEFVAL =   32'h6;
parameter SERDES_L0_TXPMA_TM_21 =    SERDES_BASEADDR + 32'h00000854;
parameter SERDES_L0_TXPMA_TM_21_DEFVAL =   32'h3;
parameter SERDES_L0_TXPMA_TM_22 =    SERDES_BASEADDR + 32'h00000858;
parameter SERDES_L0_TXPMA_TM_22_DEFVAL =   32'h6;
parameter SERDES_L0_TXPMA_TM_23 =    SERDES_BASEADDR + 32'h0000085C;
parameter SERDES_L0_TXPMA_TM_23_DEFVAL =   32'h3;
parameter SERDES_L0_TXPMA_TM_24 =    SERDES_BASEADDR + 32'h00000860;
parameter SERDES_L0_TXPMA_TM_24_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_25 =    SERDES_BASEADDR + 32'h00000864;
parameter SERDES_L0_TXPMA_TM_25_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_TM_26 =    SERDES_BASEADDR + 32'h00000868;
parameter SERDES_L0_TXPMA_TM_26_DEFVAL =   32'h64;
parameter SERDES_L0_TXPMA_TM_27 =    SERDES_BASEADDR + 32'h0000086C;
parameter SERDES_L0_TXPMA_TM_27_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_ST_0 =    SERDES_BASEADDR + 32'h00000B00;
parameter SERDES_L0_TXPMA_ST_0_DEFVAL =   32'h1;
parameter SERDES_L0_TXPMA_ST_1 =    SERDES_BASEADDR + 32'h00000B04;
parameter SERDES_L0_TXPMA_ST_1_DEFVAL =   32'h1;
parameter SERDES_L0_TXPMA_ST_2 =    SERDES_BASEADDR + 32'h00000B08;
parameter SERDES_L0_TXPMA_ST_2_DEFVAL =   32'h4;
parameter SERDES_L0_TXPMA_ST_3 =    SERDES_BASEADDR + 32'h00000B0C;
parameter SERDES_L0_TXPMA_ST_3_DEFVAL =   32'h20;
parameter SERDES_L0_TXPMA_ST_4 =    SERDES_BASEADDR + 32'h00000B10;
parameter SERDES_L0_TXPMA_ST_4_DEFVAL =   32'h20;
parameter SERDES_L0_TXPMA_ST_5 =    SERDES_BASEADDR + 32'h00000B14;
parameter SERDES_L0_TXPMA_ST_5_DEFVAL =   32'h20;
parameter SERDES_L0_TXPMA_ST_6 =    SERDES_BASEADDR + 32'h00000B18;
parameter SERDES_L0_TXPMA_ST_6_DEFVAL =   32'hb;
parameter SERDES_L0_TXPMA_ST_7 =    SERDES_BASEADDR + 32'h00000B1C;
parameter SERDES_L0_TXPMA_ST_7_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_ST_8 =    SERDES_BASEADDR + 32'h00000B20;
parameter SERDES_L0_TXPMA_ST_8_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMA_ST_9 =    SERDES_BASEADDR + 32'h00000B24;
parameter SERDES_L0_TXPMA_ST_9_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_0 =    SERDES_BASEADDR + 32'h00000C00;
parameter SERDES_L0_TXPMD_TM_0_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_1 =    SERDES_BASEADDR + 32'h00000C04;
parameter SERDES_L0_TXPMD_TM_1_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_2 =    SERDES_BASEADDR + 32'h00000C08;
parameter SERDES_L0_TXPMD_TM_2_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_3 =    SERDES_BASEADDR + 32'h00000C0C;
parameter SERDES_L0_TXPMD_TM_3_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_4 =    SERDES_BASEADDR + 32'h00000C10;
parameter SERDES_L0_TXPMD_TM_4_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_5 =    SERDES_BASEADDR + 32'h00000C14;
parameter SERDES_L0_TXPMD_TM_5_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_6 =    SERDES_BASEADDR + 32'h00000C18;
parameter SERDES_L0_TXPMD_TM_6_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_7 =    SERDES_BASEADDR + 32'h00000C1C;
parameter SERDES_L0_TXPMD_TM_7_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_8 =    SERDES_BASEADDR + 32'h00000C20;
parameter SERDES_L0_TXPMD_TM_8_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_9 =    SERDES_BASEADDR + 32'h00000C24;
parameter SERDES_L0_TXPMD_TM_9_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_10 =    SERDES_BASEADDR + 32'h00000C28;
parameter SERDES_L0_TXPMD_TM_10_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_11 =    SERDES_BASEADDR + 32'h00000C2C;
parameter SERDES_L0_TXPMD_TM_11_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_12 =    SERDES_BASEADDR + 32'h00000C30;
parameter SERDES_L0_TXPMD_TM_12_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_13 =    SERDES_BASEADDR + 32'h00000C34;
parameter SERDES_L0_TXPMD_TM_13_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_14 =    SERDES_BASEADDR + 32'h00000C38;
parameter SERDES_L0_TXPMD_TM_14_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_15 =    SERDES_BASEADDR + 32'h00000C3C;
parameter SERDES_L0_TXPMD_TM_15_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_16 =    SERDES_BASEADDR + 32'h00000C40;
parameter SERDES_L0_TXPMD_TM_16_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_17 =    SERDES_BASEADDR + 32'h00000C44;
parameter SERDES_L0_TXPMD_TM_17_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_18 =    SERDES_BASEADDR + 32'h00000C48;
parameter SERDES_L0_TXPMD_TM_18_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_19 =    SERDES_BASEADDR + 32'h00000C4C;
parameter SERDES_L0_TXPMD_TM_19_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_20 =    SERDES_BASEADDR + 32'h00000C50;
parameter SERDES_L0_TXPMD_TM_20_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_21 =    SERDES_BASEADDR + 32'h00000C54;
parameter SERDES_L0_TXPMD_TM_21_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_22 =    SERDES_BASEADDR + 32'h00000C58;
parameter SERDES_L0_TXPMD_TM_22_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_23 =    SERDES_BASEADDR + 32'h00000C5C;
parameter SERDES_L0_TXPMD_TM_23_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_24 =    SERDES_BASEADDR + 32'h00000C60;
parameter SERDES_L0_TXPMD_TM_24_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_25 =    SERDES_BASEADDR + 32'h00000C64;
parameter SERDES_L0_TXPMD_TM_25_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_26 =    SERDES_BASEADDR + 32'h00000C68;
parameter SERDES_L0_TXPMD_TM_26_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_27 =    SERDES_BASEADDR + 32'h00000C6C;
parameter SERDES_L0_TXPMD_TM_27_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_28 =    SERDES_BASEADDR + 32'h00000C70;
parameter SERDES_L0_TXPMD_TM_28_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_29 =    SERDES_BASEADDR + 32'h00000C74;
parameter SERDES_L0_TXPMD_TM_29_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_30 =    SERDES_BASEADDR + 32'h00000C78;
parameter SERDES_L0_TXPMD_TM_30_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_31 =    SERDES_BASEADDR + 32'h00000C7C;
parameter SERDES_L0_TXPMD_TM_31_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_32 =    SERDES_BASEADDR + 32'h00000C80;
parameter SERDES_L0_TXPMD_TM_32_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_33 =    SERDES_BASEADDR + 32'h00000C84;
parameter SERDES_L0_TXPMD_TM_33_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_34 =    SERDES_BASEADDR + 32'h00000C88;
parameter SERDES_L0_TXPMD_TM_34_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_35 =    SERDES_BASEADDR + 32'h00000C8C;
parameter SERDES_L0_TXPMD_TM_35_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_36 =    SERDES_BASEADDR + 32'h00000C90;
parameter SERDES_L0_TXPMD_TM_36_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_37 =    SERDES_BASEADDR + 32'h00000C94;
parameter SERDES_L0_TXPMD_TM_37_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_38 =    SERDES_BASEADDR + 32'h00000C98;
parameter SERDES_L0_TXPMD_TM_38_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_39 =    SERDES_BASEADDR + 32'h00000C9C;
parameter SERDES_L0_TXPMD_TM_39_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_40 =    SERDES_BASEADDR + 32'h00000CA0;
parameter SERDES_L0_TXPMD_TM_40_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_41 =    SERDES_BASEADDR + 32'h00000CA4;
parameter SERDES_L0_TXPMD_TM_41_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_42 =    SERDES_BASEADDR + 32'h00000CA8;
parameter SERDES_L0_TXPMD_TM_42_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_43 =    SERDES_BASEADDR + 32'h00000CAC;
parameter SERDES_L0_TXPMD_TM_43_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_44 =    SERDES_BASEADDR + 32'h00000CB0;
parameter SERDES_L0_TXPMD_TM_44_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_45 =    SERDES_BASEADDR + 32'h00000CB4;
parameter SERDES_L0_TXPMD_TM_45_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_46 =    SERDES_BASEADDR + 32'h00000CB8;
parameter SERDES_L0_TXPMD_TM_46_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_47 =    SERDES_BASEADDR + 32'h00000CBC;
parameter SERDES_L0_TXPMD_TM_47_DEFVAL =   32'h0;
parameter SERDES_L0_TXPMD_TM_48 =    SERDES_BASEADDR + 32'h00000CC0;
parameter SERDES_L0_TXPMD_TM_48_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_1 =    SERDES_BASEADDR + 32'h00001004;
parameter SERDES_L0_TM_ANA_BYP_1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_2 =    SERDES_BASEADDR + 32'h00001008;
parameter SERDES_L0_TM_ANA_BYP_2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_3 =    SERDES_BASEADDR + 32'h0000100C;
parameter SERDES_L0_TM_ANA_BYP_3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_4 =    SERDES_BASEADDR + 32'h00001010;
parameter SERDES_L0_TM_ANA_BYP_4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_5 =    SERDES_BASEADDR + 32'h00001014;
parameter SERDES_L0_TM_ANA_BYP_5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_7 =    SERDES_BASEADDR + 32'h00001018;
parameter SERDES_L0_TM_ANA_BYP_7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_8 =    SERDES_BASEADDR + 32'h0000101C;
parameter SERDES_L0_TM_ANA_BYP_8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_9 =    SERDES_BASEADDR + 32'h00001020;
parameter SERDES_L0_TM_ANA_BYP_9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_10 =    SERDES_BASEADDR + 32'h00001024;
parameter SERDES_L0_TM_ANA_BYP_10_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_11 =    SERDES_BASEADDR + 32'h00001028;
parameter SERDES_L0_TM_ANA_BYP_11_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_12 =    SERDES_BASEADDR + 32'h0000102C;
parameter SERDES_L0_TM_ANA_BYP_12_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_13 =    SERDES_BASEADDR + 32'h00001030;
parameter SERDES_L0_TM_ANA_BYP_13_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_14 =    SERDES_BASEADDR + 32'h00001034;
parameter SERDES_L0_TM_ANA_BYP_14_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_15 =    SERDES_BASEADDR + 32'h00001038;
parameter SERDES_L0_TM_ANA_BYP_15_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_16 =    SERDES_BASEADDR + 32'h0000103C;
parameter SERDES_L0_TM_ANA_BYP_16_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_17 =    SERDES_BASEADDR + 32'h00001040;
parameter SERDES_L0_TM_ANA_BYP_17_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_18 =    SERDES_BASEADDR + 32'h00001044;
parameter SERDES_L0_TM_ANA_BYP_18_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_20 =    SERDES_BASEADDR + 32'h00001048;
parameter SERDES_L0_TM_ANA_BYP_20_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_21 =    SERDES_BASEADDR + 32'h0000104C;
parameter SERDES_L0_TM_ANA_BYP_21_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_22 =    SERDES_BASEADDR + 32'h00001050;
parameter SERDES_L0_TM_ANA_BYP_22_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BYP_23 =    SERDES_BASEADDR + 32'h00001054;
parameter SERDES_L0_TM_ANA_BYP_23_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_1 =    SERDES_BASEADDR + 32'h00001058;
parameter SERDES_L0_TM_DIG_1_DEFVAL =   32'h40;
parameter SERDES_L0_TM_DIG_2 =    SERDES_BASEADDR + 32'h0000105C;
parameter SERDES_L0_TM_DIG_2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_3 =    SERDES_BASEADDR + 32'h00001060;
parameter SERDES_L0_TM_DIG_3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_4 =    SERDES_BASEADDR + 32'h00001064;
parameter SERDES_L0_TM_DIG_4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_5 =    SERDES_BASEADDR + 32'h00001068;
parameter SERDES_L0_TM_DIG_5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_6 =    SERDES_BASEADDR + 32'h0000106C;
parameter SERDES_L0_TM_DIG_6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_7 =    SERDES_BASEADDR + 32'h00001070;
parameter SERDES_L0_TM_DIG_7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_8 =    SERDES_BASEADDR + 32'h00001074;
parameter SERDES_L0_TM_DIG_8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_9 =    SERDES_BASEADDR + 32'h00001078;
parameter SERDES_L0_TM_DIG_9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_10 =    SERDES_BASEADDR + 32'h0000107C;
parameter SERDES_L0_TM_DIG_10_DEFVAL =   32'h1;
parameter SERDES_L0_TM_DIG_11 =    SERDES_BASEADDR + 32'h00001080;
parameter SERDES_L0_TM_DIG_11_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_12 =    SERDES_BASEADDR + 32'h00001084;
parameter SERDES_L0_TM_DIG_12_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_13 =    SERDES_BASEADDR + 32'h00001088;
parameter SERDES_L0_TM_DIG_13_DEFVAL =   32'h1a;
parameter SERDES_L0_TM_DIG_14 =    SERDES_BASEADDR + 32'h0000108C;
parameter SERDES_L0_TM_DIG_14_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_15 =    SERDES_BASEADDR + 32'h00001090;
parameter SERDES_L0_TM_DIG_15_DEFVAL =   32'hd;
parameter SERDES_L0_TM_DIG_16 =    SERDES_BASEADDR + 32'h00001094;
parameter SERDES_L0_TM_DIG_16_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_17 =    SERDES_BASEADDR + 32'h00001098;
parameter SERDES_L0_TM_DIG_17_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_18 =    SERDES_BASEADDR + 32'h0000109C;
parameter SERDES_L0_TM_DIG_18_DEFVAL =   32'h2a;
parameter SERDES_L0_TM_DIG_19 =    SERDES_BASEADDR + 32'h000010A0;
parameter SERDES_L0_TM_DIG_19_DEFVAL =   32'h36;
parameter SERDES_L0_TM_DIG_20 =    SERDES_BASEADDR + 32'h000010A4;
parameter SERDES_L0_TM_DIG_20_DEFVAL =   32'h10;
parameter SERDES_L0_TM_DIG_21 =    SERDES_BASEADDR + 32'h000010A8;
parameter SERDES_L0_TM_DIG_21_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_22 =    SERDES_BASEADDR + 32'h000010AC;
parameter SERDES_L0_TM_DIG_22_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_23 =    SERDES_BASEADDR + 32'h000010B0;
parameter SERDES_L0_TM_DIG_23_DEFVAL =   32'h5;
parameter SERDES_L0_TM_DIG_24 =    SERDES_BASEADDR + 32'h000010B4;
parameter SERDES_L0_TM_DIG_24_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_25 =    SERDES_BASEADDR + 32'h000010B8;
parameter SERDES_L0_TM_DIG_25_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_26 =    SERDES_BASEADDR + 32'h000010BC;
parameter SERDES_L0_TM_DIG_26_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_27 =    SERDES_BASEADDR + 32'h000010C0;
parameter SERDES_L0_TM_DIG_27_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_28 =    SERDES_BASEADDR + 32'h000010C4;
parameter SERDES_L0_TM_DIG_28_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_29 =    SERDES_BASEADDR + 32'h000010C8;
parameter SERDES_L0_TM_DIG_29_DEFVAL =   32'h0;
parameter SERDES_L0_TM_AUX_0 =    SERDES_BASEADDR + 32'h000010CC;
parameter SERDES_L0_TM_AUX_0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_AUX_1 =    SERDES_BASEADDR + 32'h000010D0;
parameter SERDES_L0_TM_AUX_1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_AUX_2 =    SERDES_BASEADDR + 32'h000010D4;
parameter SERDES_L0_TM_AUX_2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_AUX_3 =    SERDES_BASEADDR + 32'h000010D8;
parameter SERDES_L0_TM_AUX_3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_AUX_4 =    SERDES_BASEADDR + 32'h000010DC;
parameter SERDES_L0_TM_AUX_4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_30 =    SERDES_BASEADDR + 32'h000010E0;
parameter SERDES_L0_TM_DIG_30_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_31 =    SERDES_BASEADDR + 32'h000010E4;
parameter SERDES_L0_TM_DIG_31_DEFVAL =   32'hfa;
parameter SERDES_L0_TM_DIG_32 =    SERDES_BASEADDR + 32'h000010E8;
parameter SERDES_L0_TM_DIG_32_DEFVAL =   32'hfa;
parameter SERDES_L0_TM_DIG_33 =    SERDES_BASEADDR + 32'h000010EC;
parameter SERDES_L0_TM_DIG_33_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_34 =    SERDES_BASEADDR + 32'h000010F0;
parameter SERDES_L0_TM_DIG_34_DEFVAL =   32'h1e;
parameter SERDES_L0_TM_DIG_35 =    SERDES_BASEADDR + 32'h000010F4;
parameter SERDES_L0_TM_DIG_35_DEFVAL =   32'h18;
parameter SERDES_L0_TM_DIG_36 =    SERDES_BASEADDR + 32'h000010F8;
parameter SERDES_L0_TM_DIG_36_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DIG_37 =    SERDES_BASEADDR + 32'h000010FC;
parameter SERDES_L0_TM_DIG_37_DEFVAL =   32'h0;
parameter SERDES_L0_TM_LFPS_1 =    SERDES_BASEADDR + 32'h00001800;
parameter SERDES_L0_TM_LFPS_1_DEFVAL =   32'h88;
parameter SERDES_L0_TM_LFPS_2 =    SERDES_BASEADDR + 32'h00001804;
parameter SERDES_L0_TM_LFPS_2_DEFVAL =   32'h34;
parameter SERDES_L0_TM_LFPS_3 =    SERDES_BASEADDR + 32'h00001808;
parameter SERDES_L0_TM_LFPS_3_DEFVAL =   32'h6c;
parameter SERDES_L0_TM_LFPS_4 =    SERDES_BASEADDR + 32'h0000180C;
parameter SERDES_L0_TM_LFPS_4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_RXPMA_1 =    SERDES_BASEADDR + 32'h00001810;
parameter SERDES_L0_TM_RXPMA_1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BSCAN_1 =    SERDES_BASEADDR + 32'h00001814;
parameter SERDES_L0_TM_BSCAN_1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_MPHY_SQ_1 =    SERDES_BASEADDR + 32'h00001818;
parameter SERDES_L0_TM_MPHY_SQ_1_DEFVAL =   32'h1;
parameter SERDES_L0_TM_LSRX_1 =    SERDES_BASEADDR + 32'h0000181C;
parameter SERDES_L0_TM_LSRX_1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_LSRX_2 =    SERDES_BASEADDR + 32'h00001820;
parameter SERDES_L0_TM_LSRX_2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SIGDET_1 =    SERDES_BASEADDR + 32'h00001824;
parameter SERDES_L0_TM_SIGDET_1_DEFVAL =   32'h34;
parameter SERDES_L0_TM_SIGDET_2 =    SERDES_BASEADDR + 32'h00001828;
parameter SERDES_L0_TM_SIGDET_2_DEFVAL =   32'hf;
parameter SERDES_L0_TM_DFT_1 =    SERDES_BASEADDR + 32'h0000182C;
parameter SERDES_L0_TM_DFT_1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DFT_2 =    SERDES_BASEADDR + 32'h00001830;
parameter SERDES_L0_TM_DFT_2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DFT_3 =    SERDES_BASEADDR + 32'h00001834;
parameter SERDES_L0_TM_DFT_3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DFT_4 =    SERDES_BASEADDR + 32'h00001838;
parameter SERDES_L0_TM_DFT_4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DFT_5 =    SERDES_BASEADDR + 32'h0000183C;
parameter SERDES_L0_TM_DFT_5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DFT_6 =    SERDES_BASEADDR + 32'h00001840;
parameter SERDES_L0_TM_DFT_6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DFT_7 =    SERDES_BASEADDR + 32'h00001844;
parameter SERDES_L0_TM_DFT_7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DFT_8 =    SERDES_BASEADDR + 32'h00001848;
parameter SERDES_L0_TM_DFT_8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DFT_9 =    SERDES_BASEADDR + 32'h0000184C;
parameter SERDES_L0_TM_DFT_9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_DFT_10 =    SERDES_BASEADDR + 32'h00001850;
parameter SERDES_L0_TM_DFT_10_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_1 =    SERDES_BASEADDR + 32'h00001854;
parameter SERDES_L0_TM_BG_1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_2 =    SERDES_BASEADDR + 32'h00001858;
parameter SERDES_L0_TM_BG_2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_3 =    SERDES_BASEADDR + 32'h0000185C;
parameter SERDES_L0_TM_BG_3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_4 =    SERDES_BASEADDR + 32'h00001860;
parameter SERDES_L0_TM_BG_4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_5 =    SERDES_BASEADDR + 32'h00001864;
parameter SERDES_L0_TM_BG_5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_6 =    SERDES_BASEADDR + 32'h00001868;
parameter SERDES_L0_TM_BG_6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_7 =    SERDES_BASEADDR + 32'h0000186C;
parameter SERDES_L0_TM_BG_7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_8 =    SERDES_BASEADDR + 32'h00001870;
parameter SERDES_L0_TM_BG_8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_9 =    SERDES_BASEADDR + 32'h00001874;
parameter SERDES_L0_TM_BG_9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_10 =    SERDES_BASEADDR + 32'h00001878;
parameter SERDES_L0_TM_BG_10_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SD0 =    SERDES_BASEADDR + 32'h0000187C;
parameter SERDES_L0_TM_SD0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SD1 =    SERDES_BASEADDR + 32'h00001880;
parameter SERDES_L0_TM_SD1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SD2 =    SERDES_BASEADDR + 32'h00001884;
parameter SERDES_L0_TM_SD2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SD3 =    SERDES_BASEADDR + 32'h00001888;
parameter SERDES_L0_TM_SD3_DEFVAL =   32'h4;
parameter SERDES_L0_TM_SD4 =    SERDES_BASEADDR + 32'h0000188C;
parameter SERDES_L0_TM_SD4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SD5 =    SERDES_BASEADDR + 32'h00001890;
parameter SERDES_L0_TM_SD5_DEFVAL =   32'ha;
parameter SERDES_L0_TM_SD6 =    SERDES_BASEADDR + 32'h00001894;
parameter SERDES_L0_TM_SD6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_MISC1 =    SERDES_BASEADDR + 32'h00001898;
parameter SERDES_L0_TM_MISC1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_MISC2 =    SERDES_BASEADDR + 32'h0000189C;
parameter SERDES_L0_TM_MISC2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYE_SURF0 =    SERDES_BASEADDR + 32'h000018A0;
parameter SERDES_L0_TM_EYE_SURF0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYE_SURF1 =    SERDES_BASEADDR + 32'h000018A4;
parameter SERDES_L0_TM_EYE_SURF1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYE_SURF2 =    SERDES_BASEADDR + 32'h000018A8;
parameter SERDES_L0_TM_EYE_SURF2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYE_SURF3 =    SERDES_BASEADDR + 32'h000018AC;
parameter SERDES_L0_TM_EYE_SURF3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYE_SURF4 =    SERDES_BASEADDR + 32'h000018B0;
parameter SERDES_L0_TM_EYE_SURF4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYE_SURF5 =    SERDES_BASEADDR + 32'h000018B4;
parameter SERDES_L0_TM_EYE_SURF5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYE_SURF6 =    SERDES_BASEADDR + 32'h000018B8;
parameter SERDES_L0_TM_EYE_SURF6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYE_SURF7 =    SERDES_BASEADDR + 32'h000018BC;
parameter SERDES_L0_TM_EYE_SURF7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYE_SURF8 =    SERDES_BASEADDR + 32'h000018C0;
parameter SERDES_L0_TM_EYE_SURF8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYE_SURF9 =    SERDES_BASEADDR + 32'h000018C4;
parameter SERDES_L0_TM_EYE_SURF9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SPARE =    SERDES_BASEADDR + 32'h000018C8;
parameter SERDES_L0_TM_SPARE_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_EQ1 =    SERDES_BASEADDR + 32'h000018CC;
parameter SERDES_L0_TM_ANA_EQ1_DEFVAL =   32'hc;
parameter SERDES_L0_TM_ANA_E_PI0 =    SERDES_BASEADDR + 32'h000018D0;
parameter SERDES_L0_TM_ANA_E_PI0_DEFVAL =   32'ha0;
parameter SERDES_L0_TM_ANA_IQ_PI0 =    SERDES_BASEADDR + 32'h000018D4;
parameter SERDES_L0_TM_ANA_IQ_PI0_DEFVAL =   32'ha0;
parameter SERDES_L0_TM_ANA_MISC0 =    SERDES_BASEADDR + 32'h000018D8;
parameter SERDES_L0_TM_ANA_MISC0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_CODE_IQ_PH0 =    SERDES_BASEADDR + 32'h000018DC;
parameter SERDES_L0_TM_SAMP_CODE_IQ_PH0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_CODE_IQ_PH90 =    SERDES_BASEADDR + 32'h000018E0;
parameter SERDES_L0_TM_SAMP_CODE_IQ_PH90_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_CODE_IQ_PH180 =    SERDES_BASEADDR + 32'h000018E4;
parameter SERDES_L0_TM_SAMP_CODE_IQ_PH180_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_CODE_IQ_PH270 =    SERDES_BASEADDR + 32'h000018E8;
parameter SERDES_L0_TM_SAMP_CODE_IQ_PH270_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_CODE_E_PH0 =    SERDES_BASEADDR + 32'h000018EC;
parameter SERDES_L0_TM_SAMP_CODE_E_PH0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_CODE_E_PH180 =    SERDES_BASEADDR + 32'h000018F0;
parameter SERDES_L0_TM_SAMP_CODE_E_PH180_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL0 =    SERDES_BASEADDR + 32'h000018F4;
parameter SERDES_L0_TM_IQ_ILL0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL1 =    SERDES_BASEADDR + 32'h000018F8;
parameter SERDES_L0_TM_IQ_ILL1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL2 =    SERDES_BASEADDR + 32'h000018FC;
parameter SERDES_L0_TM_IQ_ILL2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL3 =    SERDES_BASEADDR + 32'h00001900;
parameter SERDES_L0_TM_IQ_ILL3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL4 =    SERDES_BASEADDR + 32'h00001904;
parameter SERDES_L0_TM_IQ_ILL4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL5 =    SERDES_BASEADDR + 32'h00001908;
parameter SERDES_L0_TM_IQ_ILL5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL6 =    SERDES_BASEADDR + 32'h0000190C;
parameter SERDES_L0_TM_IQ_ILL6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL7 =    SERDES_BASEADDR + 32'h00001910;
parameter SERDES_L0_TM_IQ_ILL7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL8 =    SERDES_BASEADDR + 32'h00001914;
parameter SERDES_L0_TM_IQ_ILL8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL9 =    SERDES_BASEADDR + 32'h00001918;
parameter SERDES_L0_TM_IQ_ILL9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_IQ_ILL10 =    SERDES_BASEADDR + 32'h0000191C;
parameter SERDES_L0_TM_IQ_ILL10_DEFVAL =   32'h3;
parameter SERDES_L0_TM_E_ILL0 =    SERDES_BASEADDR + 32'h00001920;
parameter SERDES_L0_TM_E_ILL0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_E_ILL1 =    SERDES_BASEADDR + 32'h00001924;
parameter SERDES_L0_TM_E_ILL1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_E_ILL2 =    SERDES_BASEADDR + 32'h00001928;
parameter SERDES_L0_TM_E_ILL2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_E_ILL3 =    SERDES_BASEADDR + 32'h0000192C;
parameter SERDES_L0_TM_E_ILL3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_E_ILL4 =    SERDES_BASEADDR + 32'h00001930;
parameter SERDES_L0_TM_E_ILL4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_E_ILL5 =    SERDES_BASEADDR + 32'h00001934;
parameter SERDES_L0_TM_E_ILL5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_E_ILL6 =    SERDES_BASEADDR + 32'h00001938;
parameter SERDES_L0_TM_E_ILL6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_E_ILL7 =    SERDES_BASEADDR + 32'h0000193C;
parameter SERDES_L0_TM_E_ILL7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_E_ILL8 =    SERDES_BASEADDR + 32'h00001940;
parameter SERDES_L0_TM_E_ILL8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_E_ILL9 =    SERDES_BASEADDR + 32'h00001944;
parameter SERDES_L0_TM_E_ILL9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_E_ILL10 =    SERDES_BASEADDR + 32'h00001948;
parameter SERDES_L0_TM_E_ILL10_DEFVAL =   32'h3;
parameter SERDES_L0_TM_EQ0 =    SERDES_BASEADDR + 32'h0000194C;
parameter SERDES_L0_TM_EQ0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ1 =    SERDES_BASEADDR + 32'h00001950;
parameter SERDES_L0_TM_EQ1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ2 =    SERDES_BASEADDR + 32'h00001954;
parameter SERDES_L0_TM_EQ2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ3 =    SERDES_BASEADDR + 32'h00001958;
parameter SERDES_L0_TM_EQ3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ4 =    SERDES_BASEADDR + 32'h0000195C;
parameter SERDES_L0_TM_EQ4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ5 =    SERDES_BASEADDR + 32'h00001960;
parameter SERDES_L0_TM_EQ5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ6 =    SERDES_BASEADDR + 32'h00001964;
parameter SERDES_L0_TM_EQ6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ7 =    SERDES_BASEADDR + 32'h00001968;
parameter SERDES_L0_TM_EQ7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ8 =    SERDES_BASEADDR + 32'h0000196C;
parameter SERDES_L0_TM_EQ8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ9 =    SERDES_BASEADDR + 32'h00001970;
parameter SERDES_L0_TM_EQ9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ10 =    SERDES_BASEADDR + 32'h00001974;
parameter SERDES_L0_TM_EQ10_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ11 =    SERDES_BASEADDR + 32'h00001978;
parameter SERDES_L0_TM_EQ11_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL7 =    SERDES_BASEADDR + 32'h0000197C;
parameter SERDES_L0_TM_ILL7_DEFVAL =   32'h5;
parameter SERDES_L0_TM_ILL8 =    SERDES_BASEADDR + 32'h00001980;
parameter SERDES_L0_TM_ILL8_DEFVAL =   32'h2;
parameter SERDES_L0_TM_ILL9 =    SERDES_BASEADDR + 32'h00001984;
parameter SERDES_L0_TM_ILL9_DEFVAL =   32'h40;
parameter SERDES_L0_TM_ILL10 =    SERDES_BASEADDR + 32'h00001988;
parameter SERDES_L0_TM_ILL10_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL11 =    SERDES_BASEADDR + 32'h0000198C;
parameter SERDES_L0_TM_ILL11_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL12 =    SERDES_BASEADDR + 32'h00001990;
parameter SERDES_L0_TM_ILL12_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL13 =    SERDES_BASEADDR + 32'h00001994;
parameter SERDES_L0_TM_ILL13_DEFVAL =   32'h1;
parameter SERDES_L0_TM_ILL14 =    SERDES_BASEADDR + 32'h00001998;
parameter SERDES_L0_TM_ILL14_DEFVAL =   32'h51;
parameter SERDES_L0_TM_FRZ_FSM0 =    SERDES_BASEADDR + 32'h0000199C;
parameter SERDES_L0_TM_FRZ_FSM0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_FRZ_FSM1 =    SERDES_BASEADDR + 32'h000019A0;
parameter SERDES_L0_TM_FRZ_FSM1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_RST_DLY =    SERDES_BASEADDR + 32'h000019A4;
parameter SERDES_L0_TM_RST_DLY_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL15 =    SERDES_BASEADDR + 32'h000019A8;
parameter SERDES_L0_TM_ILL15_DEFVAL =   32'h0;
parameter SERDES_L0_TM_MISC3 =    SERDES_BASEADDR + 32'h000019AC;
parameter SERDES_L0_TM_MISC3_DEFVAL =   32'h3;
parameter SERDES_L0_TM_EQ_OFFS1 =    SERDES_BASEADDR + 32'h000019B0;
parameter SERDES_L0_TM_EQ_OFFS1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP0 =    SERDES_BASEADDR + 32'h000019B4;
parameter SERDES_L0_TM_SAMP0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ12 =    SERDES_BASEADDR + 32'h000019B8;
parameter SERDES_L0_TM_EQ12_DEFVAL =   32'h0;
parameter SERDES_L0_TM_MISC4 =    SERDES_BASEADDR + 32'h000019BC;
parameter SERDES_L0_TM_MISC4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_STATUS0 =    SERDES_BASEADDR + 32'h00001A80;
parameter SERDES_L0_TM_SAMP_STATUS0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_STATUS1 =    SERDES_BASEADDR + 32'h00001A84;
parameter SERDES_L0_TM_SAMP_STATUS1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_STATUS2 =    SERDES_BASEADDR + 32'h00001A88;
parameter SERDES_L0_TM_SAMP_STATUS2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_STATUS3 =    SERDES_BASEADDR + 32'h00001A8C;
parameter SERDES_L0_TM_SAMP_STATUS3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_STATUS4 =    SERDES_BASEADDR + 32'h00001A90;
parameter SERDES_L0_TM_SAMP_STATUS4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SAMP_STATUS5 =    SERDES_BASEADDR + 32'h00001A94;
parameter SERDES_L0_TM_SAMP_STATUS5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS0 =    SERDES_BASEADDR + 32'h00001A98;
parameter SERDES_L0_TM_ILL_STATUS0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS1 =    SERDES_BASEADDR + 32'h00001A9C;
parameter SERDES_L0_TM_ILL_STATUS1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS2 =    SERDES_BASEADDR + 32'h00001AA0;
parameter SERDES_L0_TM_ILL_STATUS2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS3 =    SERDES_BASEADDR + 32'h00001AA4;
parameter SERDES_L0_TM_ILL_STATUS3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS4 =    SERDES_BASEADDR + 32'h00001AA8;
parameter SERDES_L0_TM_ILL_STATUS4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS5 =    SERDES_BASEADDR + 32'h00001AAC;
parameter SERDES_L0_TM_ILL_STATUS5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS6 =    SERDES_BASEADDR + 32'h00001AB0;
parameter SERDES_L0_TM_ILL_STATUS6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS7 =    SERDES_BASEADDR + 32'h00001AB4;
parameter SERDES_L0_TM_ILL_STATUS7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS8 =    SERDES_BASEADDR + 32'h00001AB8;
parameter SERDES_L0_TM_ILL_STATUS8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS9 =    SERDES_BASEADDR + 32'h00001ABC;
parameter SERDES_L0_TM_ILL_STATUS9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS10 =    SERDES_BASEADDR + 32'h00001AC0;
parameter SERDES_L0_TM_ILL_STATUS10_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ILL_STATUS11 =    SERDES_BASEADDR + 32'h00001AC4;
parameter SERDES_L0_TM_ILL_STATUS11_DEFVAL =   32'h0;
parameter SERDES_L0_TM_MISC_ST_0 =    SERDES_BASEADDR + 32'h00001AC8;
parameter SERDES_L0_TM_MISC_ST_0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SD_ST_0 =    SERDES_BASEADDR + 32'h00001ACC;
parameter SERDES_L0_TM_SD_ST_0_DEFVAL =   32'h12;
parameter SERDES_L0_TM_EYESURF_ST0 =    SERDES_BASEADDR + 32'h00001AD0;
parameter SERDES_L0_TM_EYESURF_ST0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EYESURF_ST1 =    SERDES_BASEADDR + 32'h00001AD4;
parameter SERDES_L0_TM_EYESURF_ST1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ_ST0 =    SERDES_BASEADDR + 32'h00001AD8;
parameter SERDES_L0_TM_EQ_ST0_DEFVAL =   32'hff;
parameter SERDES_L0_TM_EQ_ST1 =    SERDES_BASEADDR + 32'h00001ADC;
parameter SERDES_L0_TM_EQ_ST1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_EQ_ST2 =    SERDES_BASEADDR + 32'h00001AE0;
parameter SERDES_L0_TM_EQ_ST2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_RXPMA_ST1 =    SERDES_BASEADDR + 32'h00001AE4;
parameter SERDES_L0_TM_RXPMA_ST1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR0 =    SERDES_BASEADDR + 32'h00001C00;
parameter SERDES_L0_TM_CDR0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR1 =    SERDES_BASEADDR + 32'h00001C04;
parameter SERDES_L0_TM_CDR1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR2 =    SERDES_BASEADDR + 32'h00001C08;
parameter SERDES_L0_TM_CDR2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR3 =    SERDES_BASEADDR + 32'h00001C0C;
parameter SERDES_L0_TM_CDR3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR4 =    SERDES_BASEADDR + 32'h00001C10;
parameter SERDES_L0_TM_CDR4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR5 =    SERDES_BASEADDR + 32'h00001C14;
parameter SERDES_L0_TM_CDR5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR6 =    SERDES_BASEADDR + 32'h00001C18;
parameter SERDES_L0_TM_CDR6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR7 =    SERDES_BASEADDR + 32'h00001C1C;
parameter SERDES_L0_TM_CDR7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR8 =    SERDES_BASEADDR + 32'h00001C20;
parameter SERDES_L0_TM_CDR8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR9 =    SERDES_BASEADDR + 32'h00001C24;
parameter SERDES_L0_TM_CDR9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR10 =    SERDES_BASEADDR + 32'h00001C28;
parameter SERDES_L0_TM_CDR10_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR11 =    SERDES_BASEADDR + 32'h00001C2C;
parameter SERDES_L0_TM_CDR11_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR12 =    SERDES_BASEADDR + 32'h00001C30;
parameter SERDES_L0_TM_CDR12_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR13 =    SERDES_BASEADDR + 32'h00001C34;
parameter SERDES_L0_TM_CDR13_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR14 =    SERDES_BASEADDR + 32'h00001C38;
parameter SERDES_L0_TM_CDR14_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR15 =    SERDES_BASEADDR + 32'h00001C3C;
parameter SERDES_L0_TM_CDR15_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR16 =    SERDES_BASEADDR + 32'h00001C40;
parameter SERDES_L0_TM_CDR16_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR17 =    SERDES_BASEADDR + 32'h00001C44;
parameter SERDES_L0_TM_CDR17_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR18 =    SERDES_BASEADDR + 32'h00001C48;
parameter SERDES_L0_TM_CDR18_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR19 =    SERDES_BASEADDR + 32'h00001C4C;
parameter SERDES_L0_TM_CDR19_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR20 =    SERDES_BASEADDR + 32'h00001C50;
parameter SERDES_L0_TM_CDR20_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR21 =    SERDES_BASEADDR + 32'h00001C54;
parameter SERDES_L0_TM_CDR21_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR22 =    SERDES_BASEADDR + 32'h00001C58;
parameter SERDES_L0_TM_CDR22_DEFVAL =   32'h0;
parameter SERDES_L0_TM_CDR23 =    SERDES_BASEADDR + 32'h00001C5C;
parameter SERDES_L0_TM_CDR23_DEFVAL =   32'h0;
parameter SERDES_L0_TM_MISC0 =    SERDES_BASEADDR + 32'h00001C60;
parameter SERDES_L0_TM_MISC0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_HSRX_ST0 =    SERDES_BASEADDR + 32'h00001C64;
parameter SERDES_L0_TM_HSRX_ST0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_LS_CLOCK =    SERDES_BASEADDR + 32'h00002000;
parameter SERDES_L0_TM_PLL_LS_CLOCK_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_LOOP_FILT =    SERDES_BASEADDR + 32'h00002004;
parameter SERDES_L0_TM_PLL_LOOP_FILT_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG2 =    SERDES_BASEADDR + 32'h00002008;
parameter SERDES_L0_TM_PLL_DIG2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_FBDIV =    SERDES_BASEADDR + 32'h0000200C;
parameter SERDES_L0_TM_PLL_FBDIV_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG4 =    SERDES_BASEADDR + 32'h00002010;
parameter SERDES_L0_TM_PLL_DIG4_DEFVAL =   32'h80;
parameter SERDES_L0_TM_PLL_DIG5 =    SERDES_BASEADDR + 32'h00002014;
parameter SERDES_L0_TM_PLL_DIG5_DEFVAL =   32'hc0;
parameter SERDES_L0_TM_PLL_DIG6 =    SERDES_BASEADDR + 32'h00002018;
parameter SERDES_L0_TM_PLL_DIG6_DEFVAL =   32'h3;
parameter SERDES_L0_TM_PLL_DIG7 =    SERDES_BASEADDR + 32'h0000201C;
parameter SERDES_L0_TM_PLL_DIG7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_CPUMP_CODE_1 =    SERDES_BASEADDR + 32'h00002020;
parameter SERDES_L0_TM_PLL_CPUMP_CODE_1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG9 =    SERDES_BASEADDR + 32'h00002024;
parameter SERDES_L0_TM_PLL_DIG9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_COARSE_CODE_LSB =    SERDES_BASEADDR + 32'h00002028;
parameter SERDES_L0_TM_PLL_COARSE_CODE_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG11 =    SERDES_BASEADDR + 32'h0000202C;
parameter SERDES_L0_TM_PLL_DIG11_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG12 =    SERDES_BASEADDR + 32'h00002030;
parameter SERDES_L0_TM_PLL_DIG12_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_CONST_PMOS =    SERDES_BASEADDR + 32'h00002034;
parameter SERDES_L0_TM_PLL_CONST_PMOS_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG14 =    SERDES_BASEADDR + 32'h00002038;
parameter SERDES_L0_TM_PLL_DIG14_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG15 =    SERDES_BASEADDR + 32'h0000203C;
parameter SERDES_L0_TM_PLL_DIG15_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG16 =    SERDES_BASEADDR + 32'h00002040;
parameter SERDES_L0_TM_PLL_DIG16_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG17 =    SERDES_BASEADDR + 32'h00002044;
parameter SERDES_L0_TM_PLL_DIG17_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG18 =    SERDES_BASEADDR + 32'h00002048;
parameter SERDES_L0_TM_PLL_DIG18_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG19 =    SERDES_BASEADDR + 32'h0000204C;
parameter SERDES_L0_TM_PLL_DIG19_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG20 =    SERDES_BASEADDR + 32'h00002050;
parameter SERDES_L0_TM_PLL_DIG20_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG21 =    SERDES_BASEADDR + 32'h00002054;
parameter SERDES_L0_TM_PLL_DIG21_DEFVAL =   32'h20;
parameter SERDES_L0_TM_PLL_DIG22 =    SERDES_BASEADDR + 32'h00002058;
parameter SERDES_L0_TM_PLL_DIG22_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG23 =    SERDES_BASEADDR + 32'h0000205C;
parameter SERDES_L0_TM_PLL_DIG23_DEFVAL =   32'h31;
parameter SERDES_L0_TM_PLL_DIG24 =    SERDES_BASEADDR + 32'h00002060;
parameter SERDES_L0_TM_PLL_DIG24_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG25 =    SERDES_BASEADDR + 32'h00002064;
parameter SERDES_L0_TM_PLL_DIG25_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG26 =    SERDES_BASEADDR + 32'h00002068;
parameter SERDES_L0_TM_PLL_DIG26_DEFVAL =   32'h40;
parameter SERDES_L0_TM_PLL_CLK_DIST_NTRIM_LSB =    SERDES_BASEADDR + 32'h0000206C;
parameter SERDES_L0_TM_PLL_CLK_DIST_NTRIM_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_CLK_DIST_PTRIM_LSB =    SERDES_BASEADDR + 32'h00002070;
parameter SERDES_L0_TM_PLL_CLK_DIST_PTRIM_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG_29 =    SERDES_BASEADDR + 32'h00002074;
parameter SERDES_L0_TM_PLL_DIG_29_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG_30 =    SERDES_BASEADDR + 32'h00002078;
parameter SERDES_L0_TM_PLL_DIG_30_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG_31 =    SERDES_BASEADDR + 32'h0000207C;
parameter SERDES_L0_TM_PLL_DIG_31_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG_32 =    SERDES_BASEADDR + 32'h00002080;
parameter SERDES_L0_TM_PLL_DIG_32_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG_33 =    SERDES_BASEADDR + 32'h00002084;
parameter SERDES_L0_TM_PLL_DIG_33_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG_34 =    SERDES_BASEADDR + 32'h00002088;
parameter SERDES_L0_TM_PLL_DIG_34_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG_35 =    SERDES_BASEADDR + 32'h0000208C;
parameter SERDES_L0_TM_PLL_DIG_35_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG_36 =    SERDES_BASEADDR + 32'h00002090;
parameter SERDES_L0_TM_PLL_DIG_36_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_DIG_37 =    SERDES_BASEADDR + 32'h00002094;
parameter SERDES_L0_TM_PLL_DIG_37_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PLL_COARSE_CODE_SAT_MSB =    SERDES_BASEADDR + 32'h00002098;
parameter SERDES_L0_TM_PLL_COARSE_CODE_SAT_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_MPHY_CFG_HIB8 =    SERDES_BASEADDR + 32'h00002300;
parameter SERDES_L0_MPHY_CFG_HIB8_DEFVAL =   32'h0;
parameter SERDES_L0_MPHY_CFG_MODE =    SERDES_BASEADDR + 32'h00002304;
parameter SERDES_L0_MPHY_CFG_MODE_DEFVAL =   32'h0;
parameter SERDES_L0_MPHY_CFG_HS_GEAR =    SERDES_BASEADDR + 32'h00002308;
parameter SERDES_L0_MPHY_CFG_HS_GEAR_DEFVAL =   32'h0;
parameter SERDES_L0_MPHY_CFG_HS_RATE =    SERDES_BASEADDR + 32'h0000230C;
parameter SERDES_L0_MPHY_CFG_HS_RATE_DEFVAL =   32'h0;
parameter SERDES_L0_MPHY_CFG_PWM =    SERDES_BASEADDR + 32'h00002310;
parameter SERDES_L0_MPHY_CFG_PWM_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_OPDIV_LS =    SERDES_BASEADDR + 32'h00002314;
parameter SERDES_L0_PLL_OPDIV_LS_DEFVAL =   32'h0;
parameter SERDES_L0_MPHY_CFG_UPDT =    SERDES_BASEADDR + 32'h00002318;
parameter SERDES_L0_MPHY_CFG_UPDT_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_DIV_CNTRLS =    SERDES_BASEADDR + 32'h0000231C;
parameter SERDES_L0_PLL_TM_DIV_CNTRLS_DEFVAL =   32'h40;
parameter SERDES_L0_PLL_FBDIV_G1A_LSB =    SERDES_BASEADDR + 32'h00002320;
parameter SERDES_L0_PLL_FBDIV_G1A_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G1B_LSB =    SERDES_BASEADDR + 32'h00002324;
parameter SERDES_L0_PLL_FBDIV_G1B_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G2A_LSB =    SERDES_BASEADDR + 32'h00002328;
parameter SERDES_L0_PLL_FBDIV_G2A_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G2B_LSB =    SERDES_BASEADDR + 32'h0000232C;
parameter SERDES_L0_PLL_FBDIV_G2B_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G3A_LSB =    SERDES_BASEADDR + 32'h00002330;
parameter SERDES_L0_PLL_FBDIV_G3A_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G3B_LSB =    SERDES_BASEADDR + 32'h00002334;
parameter SERDES_L0_PLL_FBDIV_G3B_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G1A_MSB =    SERDES_BASEADDR + 32'h00002338;
parameter SERDES_L0_PLL_FBDIV_G1A_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G1B_MSB =    SERDES_BASEADDR + 32'h0000233C;
parameter SERDES_L0_PLL_FBDIV_G1B_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G2A_MSB =    SERDES_BASEADDR + 32'h00002340;
parameter SERDES_L0_PLL_FBDIV_G2A_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G2B_MSB =    SERDES_BASEADDR + 32'h00002344;
parameter SERDES_L0_PLL_FBDIV_G2B_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G3A_MSB =    SERDES_BASEADDR + 32'h00002348;
parameter SERDES_L0_PLL_FBDIV_G3A_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_G3B_MSB =    SERDES_BASEADDR + 32'h0000234C;
parameter SERDES_L0_PLL_FBDIV_G3B_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_IPDIV =    SERDES_BASEADDR + 32'h00002350;
parameter SERDES_L0_PLL_IPDIV_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_FRAC_0_LSB =    SERDES_BASEADDR + 32'h00002354;
parameter SERDES_L0_PLL_FBDIV_FRAC_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_FRAC_1 =    SERDES_BASEADDR + 32'h00002358;
parameter SERDES_L0_PLL_FBDIV_FRAC_1_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_FRAC_2 =    SERDES_BASEADDR + 32'h0000235C;
parameter SERDES_L0_PLL_FBDIV_FRAC_2_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_FBDIV_FRAC_3_MSB =    SERDES_BASEADDR + 32'h00002360;
parameter SERDES_L0_PLL_FBDIV_FRAC_3_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_PWR_SEQ_WAIT_TIME =    SERDES_BASEADDR + 32'h00002364;
parameter SERDES_L0_PLL_PWR_SEQ_WAIT_TIME_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_SS_STEPS_0_LSB =    SERDES_BASEADDR + 32'h00002368;
parameter SERDES_L0_PLL_SS_STEPS_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_SS_STEPS_1_MSB =    SERDES_BASEADDR + 32'h0000236C;
parameter SERDES_L0_PLL_SS_STEPS_1_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_SS_STEP_SIZE_0_LSB =    SERDES_BASEADDR + 32'h00002370;
parameter SERDES_L0_PLL_SS_STEP_SIZE_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_SS_STEP_SIZE_1 =    SERDES_BASEADDR + 32'h00002374;
parameter SERDES_L0_PLL_SS_STEP_SIZE_1_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_SS_STEP_SIZE_2 =    SERDES_BASEADDR + 32'h00002378;
parameter SERDES_L0_PLL_SS_STEP_SIZE_2_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_SS_STEP_SIZE_3_MSB =    SERDES_BASEADDR + 32'h0000237C;
parameter SERDES_L0_PLL_SS_STEP_SIZE_3_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_TM_MASK_CFG_UPDT =    SERDES_BASEADDR + 32'h00002380;
parameter SERDES_L0_TM_MASK_CFG_UPDT_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_FORCE_DIV =    SERDES_BASEADDR + 32'h00002384;
parameter SERDES_L0_PLL_TM_FORCE_DIV_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_COARSE_CODE_1_LSB =    SERDES_BASEADDR + 32'h00002388;
parameter SERDES_L0_PLL_TM_COARSE_CODE_1_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_COARSE_CODE_2_LSB =    SERDES_BASEADDR + 32'h0000238C;
parameter SERDES_L0_PLL_TM_COARSE_CODE_2_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_COARSE_CODE_3_LSB =    SERDES_BASEADDR + 32'h00002390;
parameter SERDES_L0_PLL_TM_COARSE_CODE_3_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_COARSE_CODE_4_LSB =    SERDES_BASEADDR + 32'h00002394;
parameter SERDES_L0_PLL_TM_COARSE_CODE_4_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_COARSE_CODE_5_LSB =    SERDES_BASEADDR + 32'h00002398;
parameter SERDES_L0_PLL_TM_COARSE_CODE_5_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_COARSE_CODE_6_LSB =    SERDES_BASEADDR + 32'h0000239C;
parameter SERDES_L0_PLL_TM_COARSE_CODE_6_LSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_COARSE_CODE_1_2_MSB =    SERDES_BASEADDR + 32'h000023A0;
parameter SERDES_L0_PLL_TM_COARSE_CODE_1_2_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_COARSE_CODE_3_4_MSB =    SERDES_BASEADDR + 32'h000023A4;
parameter SERDES_L0_PLL_TM_COARSE_CODE_3_4_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_COARSE_CODE_5_6_MSB =    SERDES_BASEADDR + 32'h000023A8;
parameter SERDES_L0_PLL_TM_COARSE_CODE_5_6_MSB_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_SHARED_0 =    SERDES_BASEADDR + 32'h000023AC;
parameter SERDES_L0_PLL_TM_SHARED_0_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_FRAC_OFFSET_0 =    SERDES_BASEADDR + 32'h000023B0;
parameter SERDES_L0_PLL_TM_FRAC_OFFSET_0_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_FRAC_OFFSET_1 =    SERDES_BASEADDR + 32'h000023B4;
parameter SERDES_L0_PLL_TM_FRAC_OFFSET_1_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_TM_FRAC_OFFSET_2 =    SERDES_BASEADDR + 32'h000023B8;
parameter SERDES_L0_PLL_TM_FRAC_OFFSET_2_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_STATUS_READ_0 =    SERDES_BASEADDR + 32'h000023E0;
parameter SERDES_L0_PLL_STATUS_READ_0_DEFVAL =   32'h0;
parameter SERDES_L0_PLL_STATUS_READ_1 =    SERDES_BASEADDR + 32'h000023E4;
parameter SERDES_L0_PLL_STATUS_READ_1_DEFVAL =   32'h1;
parameter SERDES_L0_TM_BG_PROG0 =    SERDES_BASEADDR + 32'h00002800;
parameter SERDES_L0_TM_BG_PROG0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_PROG1 =    SERDES_BASEADDR + 32'h00002804;
parameter SERDES_L0_TM_BG_PROG1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT0 =    SERDES_BASEADDR + 32'h00002808;
parameter SERDES_L0_TM_ANA_BG_TESTBIT0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT1 =    SERDES_BASEADDR + 32'h0000280C;
parameter SERDES_L0_TM_ANA_BG_TESTBIT1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT2 =    SERDES_BASEADDR + 32'h00002810;
parameter SERDES_L0_TM_ANA_BG_TESTBIT2_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT3 =    SERDES_BASEADDR + 32'h00002814;
parameter SERDES_L0_TM_ANA_BG_TESTBIT3_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT4 =    SERDES_BASEADDR + 32'h00002818;
parameter SERDES_L0_TM_ANA_BG_TESTBIT4_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT5 =    SERDES_BASEADDR + 32'h0000281C;
parameter SERDES_L0_TM_ANA_BG_TESTBIT5_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT6 =    SERDES_BASEADDR + 32'h00002820;
parameter SERDES_L0_TM_ANA_BG_TESTBIT6_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT7 =    SERDES_BASEADDR + 32'h00002824;
parameter SERDES_L0_TM_ANA_BG_TESTBIT7_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT8 =    SERDES_BASEADDR + 32'h00002828;
parameter SERDES_L0_TM_ANA_BG_TESTBIT8_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT9 =    SERDES_BASEADDR + 32'h0000282C;
parameter SERDES_L0_TM_ANA_BG_TESTBIT9_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT10 =    SERDES_BASEADDR + 32'h00002830;
parameter SERDES_L0_TM_ANA_BG_TESTBIT10_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT11 =    SERDES_BASEADDR + 32'h00002834;
parameter SERDES_L0_TM_ANA_BG_TESTBIT11_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT12 =    SERDES_BASEADDR + 32'h00002838;
parameter SERDES_L0_TM_ANA_BG_TESTBIT12_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT13 =    SERDES_BASEADDR + 32'h0000283C;
parameter SERDES_L0_TM_ANA_BG_TESTBIT13_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT14 =    SERDES_BASEADDR + 32'h00002840;
parameter SERDES_L0_TM_ANA_BG_TESTBIT14_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT15 =    SERDES_BASEADDR + 32'h00002844;
parameter SERDES_L0_TM_ANA_BG_TESTBIT15_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT16 =    SERDES_BASEADDR + 32'h00002848;
parameter SERDES_L0_TM_ANA_BG_TESTBIT16_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT17 =    SERDES_BASEADDR + 32'h0000284C;
parameter SERDES_L0_TM_ANA_BG_TESTBIT17_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT18 =    SERDES_BASEADDR + 32'h00002850;
parameter SERDES_L0_TM_ANA_BG_TESTBIT18_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT19 =    SERDES_BASEADDR + 32'h00002854;
parameter SERDES_L0_TM_ANA_BG_TESTBIT19_DEFVAL =   32'h0;
parameter SERDES_L0_TM_ANA_BG_TESTBIT20 =    SERDES_BASEADDR + 32'h00002858;
parameter SERDES_L0_TM_ANA_BG_TESTBIT20_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_PROG2 =    SERDES_BASEADDR + 32'h0000285C;
parameter SERDES_L0_TM_BG_PROG2_DEFVAL =   32'h0;
parameter SERDES_L0_L0_REF_CLK_SEL =    SERDES_BASEADDR + 32'h00002860;
parameter SERDES_L0_L0_REF_CLK_SEL_DEFVAL =   32'h80;
parameter SERDES_L0_L1_REF_CLK_SEL =    SERDES_BASEADDR + 32'h00002864;
parameter SERDES_L0_L1_REF_CLK_SEL_DEFVAL =   32'h80;
parameter SERDES_L0_L2_REF_CLK_SEL =    SERDES_BASEADDR + 32'h00002868;
parameter SERDES_L0_L2_REF_CLK_SEL_DEFVAL =   32'h80;
parameter SERDES_L0_L3_REF_CLK_SEL =    SERDES_BASEADDR + 32'h0000286C;
parameter SERDES_L0_L3_REF_CLK_SEL_DEFVAL =   32'h80;
parameter SERDES_L0_L0_REF_CLK_PULLDN =    SERDES_BASEADDR + 32'h00002870;
parameter SERDES_L0_L0_REF_CLK_PULLDN_DEFVAL =   32'h0;
parameter SERDES_L0_L1_REF_CLK_PULLDN =    SERDES_BASEADDR + 32'h00002874;
parameter SERDES_L0_L1_REF_CLK_PULLDN_DEFVAL =   32'h0;
parameter SERDES_L0_L2_REF_CLK_PULLDN =    SERDES_BASEADDR + 32'h00002878;
parameter SERDES_L0_L2_REF_CLK_PULLDN_DEFVAL =   32'h0;
parameter SERDES_L0_L3_REF_CLK_PULLDN =    SERDES_BASEADDR + 32'h0000287C;
parameter SERDES_L0_L3_REF_CLK_PULLDN_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PG_CTRL0 =    SERDES_BASEADDR + 32'h00002880;
parameter SERDES_L0_TM_PG_CTRL0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PG_CTRL1 =    SERDES_BASEADDR + 32'h00002884;
parameter SERDES_L0_TM_PG_CTRL1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SLICER0_CTRL =    SERDES_BASEADDR + 32'h00002888;
parameter SERDES_L0_TM_SLICER0_CTRL_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SLICER01_BIAS_PROG0 =    SERDES_BASEADDR + 32'h0000288C;
parameter SERDES_L0_TM_SLICER01_BIAS_PROG0_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SLICER01_BIAS_PROG1 =    SERDES_BASEADDR + 32'h00002890;
parameter SERDES_L0_TM_SLICER01_BIAS_PROG1_DEFVAL =   32'h0;
parameter SERDES_L0_TM_SLICER1_CTRL =    SERDES_BASEADDR + 32'h00002894;
parameter SERDES_L0_TM_SLICER1_CTRL_DEFVAL =   32'h0;
parameter SERDES_L0_TM_BG_IPTAT_PROG =    SERDES_BASEADDR + 32'h00002898;
parameter SERDES_L0_TM_BG_IPTAT_PROG_DEFVAL =   32'h0;
parameter SERDES_L0_TM_PG_MUX_SEL =    SERDES_BASEADDR + 32'h0000289C;
parameter SERDES_L0_TM_PG_MUX_SEL_DEFVAL =   32'h0;
parameter SERDES_L0_BG_SLICER_SPARE =    SERDES_BASEADDR + 32'h000028A0;
parameter SERDES_L0_BG_SLICER_SPARE_DEFVAL =   32'h0;
parameter SERDES_L0_TM_1US_COUNT =    SERDES_BASEADDR + 32'h00002B00;
parameter SERDES_L0_TM_1US_COUNT_DEFVAL =   32'h28;
parameter SERDES_L0_TM_BG_SETTLING_TIME =    SERDES_BASEADDR + 32'h00002B04;
parameter SERDES_L0_TM_BG_SETTLING_TIME_DEFVAL =   32'h0;
parameter SERDES_L0_SLICER0_ENABLE =    SERDES_BASEADDR + 32'h00002B08;
parameter SERDES_L0_SLICER0_ENABLE_DEFVAL =   32'h80;
parameter SERDES_L0_SLICER1_ENABLE =    SERDES_BASEADDR + 32'h00002B0C;
parameter SERDES_L0_SLICER1_ENABLE_DEFVAL =   32'h0;
parameter SERDES_L0_SLICER0_BYPASS =    SERDES_BASEADDR + 32'h00002B10;
parameter SERDES_L0_SLICER0_BYPASS_DEFVAL =   32'h0;
parameter SERDES_L0_SLICER1_BYPASS =    SERDES_BASEADDR + 32'h00002B14;
parameter SERDES_L0_SLICER1_BYPASS_DEFVAL =   32'h0;
parameter SERDES_L0_BG_POWER_GOOD_STATUS =    SERDES_BASEADDR + 32'h00002B18;
parameter SERDES_L0_BG_POWER_GOOD_STATUS_DEFVAL =   32'h0;
parameter SERDES_L0_SUPPLY_POWER_GOOD_STATUS =    SERDES_BASEADDR + 32'h00002B1C;
parameter SERDES_L0_SUPPLY_POWER_GOOD_STATUS_DEFVAL =   32'h0;
parameter SERDES_L0_BG_ISO_CTRL =    SERDES_BASEADDR + 32'h00002B20;
parameter SERDES_L0_BG_ISO_CTRL_DEFVAL =   32'h0;
parameter SERDES_L0_UPHY_GLOBAL_CTRL =    SERDES_BASEADDR + 32'h00003000;
parameter SERDES_L0_UPHY_GLOBAL_CTRL_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_CTRL_1 =    SERDES_BASEADDR + 32'h00003004;
parameter SERDES_L0_BIST_CTRL_1_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_CTRL_2 =    SERDES_BASEADDR + 32'h00003008;
parameter SERDES_L0_BIST_CTRL_2_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_RUN_LEN_L =    SERDES_BASEADDR + 32'h0000300C;
parameter SERDES_L0_BIST_RUN_LEN_L_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_ERR_INJ_POINT_L =    SERDES_BASEADDR + 32'h00003010;
parameter SERDES_L0_BIST_ERR_INJ_POINT_L_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_RUNLEN_ERR_INJ_H =    SERDES_BASEADDR + 32'h00003014;
parameter SERDES_L0_BIST_RUNLEN_ERR_INJ_H_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_IDLE_TIME =    SERDES_BASEADDR + 32'h00003018;
parameter SERDES_L0_BIST_IDLE_TIME_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_MARKER_L =    SERDES_BASEADDR + 32'h0000301C;
parameter SERDES_L0_BIST_MARKER_L_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_IDLE_CHAR_L =    SERDES_BASEADDR + 32'h00003020;
parameter SERDES_L0_BIST_IDLE_CHAR_L_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_MARKER_IDLE_H =    SERDES_BASEADDR + 32'h00003024;
parameter SERDES_L0_BIST_MARKER_IDLE_H_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_LOW_PULSE_TIME =    SERDES_BASEADDR + 32'h00003028;
parameter SERDES_L0_BIST_LOW_PULSE_TIME_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_TOTAL_PULSE_TIME =    SERDES_BASEADDR + 32'h0000302C;
parameter SERDES_L0_BIST_TOTAL_PULSE_TIME_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_TEST_PAT_1 =    SERDES_BASEADDR + 32'h00003030;
parameter SERDES_L0_BIST_TEST_PAT_1_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_TEST_PAT_2 =    SERDES_BASEADDR + 32'h00003034;
parameter SERDES_L0_BIST_TEST_PAT_2_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_TEST_PAT_3 =    SERDES_BASEADDR + 32'h00003038;
parameter SERDES_L0_BIST_TEST_PAT_3_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_TEST_PAT_4 =    SERDES_BASEADDR + 32'h0000303C;
parameter SERDES_L0_BIST_TEST_PAT_4_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_TEST_PAT_MSBS =    SERDES_BASEADDR + 32'h00003040;
parameter SERDES_L0_BIST_TEST_PAT_MSBS_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_PKT_NUM =    SERDES_BASEADDR + 32'h00003044;
parameter SERDES_L0_BIST_PKT_NUM_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_FRM_IDLE_TIME =    SERDES_BASEADDR + 32'h00003048;
parameter SERDES_L0_BIST_FRM_IDLE_TIME_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_PKT_CTR_L =    SERDES_BASEADDR + 32'h0000304C;
parameter SERDES_L0_BIST_PKT_CTR_L_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_PKT_CTR_H =    SERDES_BASEADDR + 32'h00003050;
parameter SERDES_L0_BIST_PKT_CTR_H_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_ERR_CTR_L =    SERDES_BASEADDR + 32'h00003054;
parameter SERDES_L0_BIST_ERR_CTR_L_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_ERR_CTR_H =    SERDES_BASEADDR + 32'h00003058;
parameter SERDES_L0_BIST_ERR_CTR_H_DEFVAL =   32'h0;
parameter SERDES_L0_CLK_DIV_CNT =    SERDES_BASEADDR + 32'h0000305C;
parameter SERDES_L0_CLK_DIV_CNT_DEFVAL =   32'h19;
parameter SERDES_L0_DATA_BUS_WID =    SERDES_BASEADDR + 32'h00003060;
parameter SERDES_L0_DATA_BUS_WID_DEFVAL =   32'h1;
parameter SERDES_L0_ANADIG_BYPASS =    SERDES_BASEADDR + 32'h00003064;
parameter SERDES_L0_ANADIG_BYPASS_DEFVAL =   32'h0;
parameter SERDES_L0_BIST_FILLER_OUT =    SERDES_BASEADDR + 32'h00003068;
parameter SERDES_L0_BIST_FILLER_OUT_DEFVAL =   32'h1;
parameter SERDES_L0_BIST_FORCE_MK_RST =    SERDES_BASEADDR + 32'h0000306C;
parameter SERDES_L0_BIST_FORCE_MK_RST_DEFVAL =   32'h0;
parameter SERDES_L0_SPARE_IN =    SERDES_BASEADDR + 32'h00003070;
parameter SERDES_L0_SPARE_IN_DEFVAL =   32'h0;
parameter SERDES_L0_SPARE_OUT =    SERDES_BASEADDR + 32'h00003074;
parameter SERDES_L0_SPARE_OUT_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_0 =    SERDES_BASEADDR + 32'h00004000;
parameter SERDES_L1_TX_ANA_TM_0_DEFVAL =   32'h28;
parameter SERDES_L1_TX_ANA_TM_3 =    SERDES_BASEADDR + 32'h0000400C;
parameter SERDES_L1_TX_ANA_TM_3_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_4 =    SERDES_BASEADDR + 32'h00004010;
parameter SERDES_L1_TX_ANA_TM_4_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_5 =    SERDES_BASEADDR + 32'h00004014;
parameter SERDES_L1_TX_ANA_TM_5_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_9 =    SERDES_BASEADDR + 32'h00004024;
parameter SERDES_L1_TX_ANA_TM_9_DEFVAL =   32'h3f;
parameter SERDES_L1_TX_ANA_TM_10 =    SERDES_BASEADDR + 32'h00004028;
parameter SERDES_L1_TX_ANA_TM_10_DEFVAL =   32'h30;
parameter SERDES_L1_TX_ANA_TM_13 =    SERDES_BASEADDR + 32'h00004034;
parameter SERDES_L1_TX_ANA_TM_13_DEFVAL =   32'h2;
parameter SERDES_L1_TX_ANA_TM_14 =    SERDES_BASEADDR + 32'h00004038;
parameter SERDES_L1_TX_ANA_TM_14_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_15 =    SERDES_BASEADDR + 32'h0000403C;
parameter SERDES_L1_TX_ANA_TM_15_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_16 =    SERDES_BASEADDR + 32'h00004040;
parameter SERDES_L1_TX_ANA_TM_16_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_18 =    SERDES_BASEADDR + 32'h00004048;
parameter SERDES_L1_TX_ANA_TM_18_DEFVAL =   32'h2;
parameter SERDES_L1_TX_ANA_TM_19 =    SERDES_BASEADDR + 32'h0000404C;
parameter SERDES_L1_TX_ANA_TM_19_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_20 =    SERDES_BASEADDR + 32'h00004050;
parameter SERDES_L1_TX_ANA_TM_20_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_21 =    SERDES_BASEADDR + 32'h00004054;
parameter SERDES_L1_TX_ANA_TM_21_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_61 =    SERDES_BASEADDR + 32'h000040F4;
parameter SERDES_L1_TX_DIG_TM_61_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_62 =    SERDES_BASEADDR + 32'h000040F8;
parameter SERDES_L1_TX_DIG_TM_62_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_65 =    SERDES_BASEADDR + 32'h00004104;
parameter SERDES_L1_TX_DIG_TM_65_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_67 =    SERDES_BASEADDR + 32'h0000410C;
parameter SERDES_L1_TX_DIG_TM_67_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_68 =    SERDES_BASEADDR + 32'h00004110;
parameter SERDES_L1_TX_DIG_TM_68_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_69 =    SERDES_BASEADDR + 32'h00004114;
parameter SERDES_L1_TX_DIG_TM_69_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_76 =    SERDES_BASEADDR + 32'h00004130;
parameter SERDES_L1_TX_DIG_TM_76_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_77 =    SERDES_BASEADDR + 32'h00004134;
parameter SERDES_L1_TX_DIG_TM_77_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_78 =    SERDES_BASEADDR + 32'h00004138;
parameter SERDES_L1_TX_DIG_TM_78_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_79 =    SERDES_BASEADDR + 32'h0000413C;
parameter SERDES_L1_TX_DIG_TM_79_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_80 =    SERDES_BASEADDR + 32'h00004140;
parameter SERDES_L1_TX_DIG_TM_80_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_81 =    SERDES_BASEADDR + 32'h00004144;
parameter SERDES_L1_TX_DIG_TM_81_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_82 =    SERDES_BASEADDR + 32'h00004148;
parameter SERDES_L1_TX_DIG_TM_82_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_83 =    SERDES_BASEADDR + 32'h0000414C;
parameter SERDES_L1_TX_DIG_TM_83_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_84 =    SERDES_BASEADDR + 32'h00004150;
parameter SERDES_L1_TX_DIG_TM_84_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_85 =    SERDES_BASEADDR + 32'h00004154;
parameter SERDES_L1_TX_ANA_TM_85_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_87 =    SERDES_BASEADDR + 32'h0000415C;
parameter SERDES_L1_TX_ANA_TM_87_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_88 =    SERDES_BASEADDR + 32'h00004160;
parameter SERDES_L1_TX_ANA_TM_88_DEFVAL =   32'h96;
parameter SERDES_L1_TX_ANA_TM_89 =    SERDES_BASEADDR + 32'h00004164;
parameter SERDES_L1_TX_ANA_TM_89_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_90 =    SERDES_BASEADDR + 32'h00004168;
parameter SERDES_L1_TX_ANA_TM_90_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_91 =    SERDES_BASEADDR + 32'h0000416C;
parameter SERDES_L1_TX_DIG_TM_91_DEFVAL =   32'h1a;
parameter SERDES_L1_TX_DIG_TM_92 =    SERDES_BASEADDR + 32'h00004170;
parameter SERDES_L1_TX_DIG_TM_92_DEFVAL =   32'ha;
parameter SERDES_L1_TX_ANA_TM_95 =    SERDES_BASEADDR + 32'h0000417C;
parameter SERDES_L1_TX_ANA_TM_95_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_96 =    SERDES_BASEADDR + 32'h00004180;
parameter SERDES_L1_TX_ANA_TM_96_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_97 =    SERDES_BASEADDR + 32'h00004184;
parameter SERDES_L1_TX_ANA_TM_97_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_98 =    SERDES_BASEADDR + 32'h00004188;
parameter SERDES_L1_TX_DIG_TM_98_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_99 =    SERDES_BASEADDR + 32'h0000418C;
parameter SERDES_L1_TX_DIG_TM_99_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_100 =    SERDES_BASEADDR + 32'h00004190;
parameter SERDES_L1_TX_DIG_TM_100_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_101 =    SERDES_BASEADDR + 32'h00004194;
parameter SERDES_L1_TX_DIG_TM_101_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_102 =    SERDES_BASEADDR + 32'h00004198;
parameter SERDES_L1_TX_DIG_TM_102_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_103 =    SERDES_BASEADDR + 32'h0000419C;
parameter SERDES_L1_TX_DIG_TM_103_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_104 =    SERDES_BASEADDR + 32'h000041A0;
parameter SERDES_L1_TX_DIG_TM_104_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_105 =    SERDES_BASEADDR + 32'h000041A4;
parameter SERDES_L1_TX_DIG_TM_105_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_106 =    SERDES_BASEADDR + 32'h000041A8;
parameter SERDES_L1_TX_DIG_TM_106_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_107 =    SERDES_BASEADDR + 32'h000041AC;
parameter SERDES_L1_TX_DIG_TM_107_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_108 =    SERDES_BASEADDR + 32'h000041B0;
parameter SERDES_L1_TX_DIG_TM_108_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_109 =    SERDES_BASEADDR + 32'h000041B4;
parameter SERDES_L1_TX_DIG_TM_109_DEFVAL =   32'h0;
parameter SERDES_L1_TX_DIG_TM_110 =    SERDES_BASEADDR + 32'h000041B8;
parameter SERDES_L1_TX_DIG_TM_110_DEFVAL =   32'h9;
parameter SERDES_L1_TX_DIG_TM_111 =    SERDES_BASEADDR + 32'h000041BC;
parameter SERDES_L1_TX_DIG_TM_111_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_112 =    SERDES_BASEADDR + 32'h000041C0;
parameter SERDES_L1_TX_ANA_TM_112_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_113 =    SERDES_BASEADDR + 32'h000041C4;
parameter SERDES_L1_TX_ANA_TM_113_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_114 =    SERDES_BASEADDR + 32'h000041C8;
parameter SERDES_L1_TX_ANA_TM_114_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_115 =    SERDES_BASEADDR + 32'h000041CC;
parameter SERDES_L1_TX_ANA_TM_115_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_116 =    SERDES_BASEADDR + 32'h000041D0;
parameter SERDES_L1_TX_ANA_TM_116_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_117 =    SERDES_BASEADDR + 32'h000041D4;
parameter SERDES_L1_TX_ANA_TM_117_DEFVAL =   32'h0;
parameter SERDES_L1_TX_ANA_TM_118 =    SERDES_BASEADDR + 32'h000041D8;
parameter SERDES_L1_TX_ANA_TM_118_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_0 =    SERDES_BASEADDR + 32'h00004800;
parameter SERDES_L1_TXPMA_TM_0_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_1 =    SERDES_BASEADDR + 32'h00004804;
parameter SERDES_L1_TXPMA_TM_1_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_2 =    SERDES_BASEADDR + 32'h00004808;
parameter SERDES_L1_TXPMA_TM_2_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_3 =    SERDES_BASEADDR + 32'h0000480C;
parameter SERDES_L1_TXPMA_TM_3_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_4 =    SERDES_BASEADDR + 32'h00004810;
parameter SERDES_L1_TXPMA_TM_4_DEFVAL =   32'h2;
parameter SERDES_L1_TXPMA_TM_5 =    SERDES_BASEADDR + 32'h00004814;
parameter SERDES_L1_TXPMA_TM_5_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_6 =    SERDES_BASEADDR + 32'h00004818;
parameter SERDES_L1_TXPMA_TM_6_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_7 =    SERDES_BASEADDR + 32'h0000481C;
parameter SERDES_L1_TXPMA_TM_7_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_8 =    SERDES_BASEADDR + 32'h00004820;
parameter SERDES_L1_TXPMA_TM_8_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_9 =    SERDES_BASEADDR + 32'h00004824;
parameter SERDES_L1_TXPMA_TM_9_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_10 =    SERDES_BASEADDR + 32'h00004828;
parameter SERDES_L1_TXPMA_TM_10_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_11 =    SERDES_BASEADDR + 32'h0000482C;
parameter SERDES_L1_TXPMA_TM_11_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_12 =    SERDES_BASEADDR + 32'h00004830;
parameter SERDES_L1_TXPMA_TM_12_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_13 =    SERDES_BASEADDR + 32'h00004834;
parameter SERDES_L1_TXPMA_TM_13_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_14 =    SERDES_BASEADDR + 32'h00004838;
parameter SERDES_L1_TXPMA_TM_14_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_15 =    SERDES_BASEADDR + 32'h0000483C;
parameter SERDES_L1_TXPMA_TM_15_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_16 =    SERDES_BASEADDR + 32'h00004840;
parameter SERDES_L1_TXPMA_TM_16_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_17 =    SERDES_BASEADDR + 32'h00004844;
parameter SERDES_L1_TXPMA_TM_17_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_18 =    SERDES_BASEADDR + 32'h00004848;
parameter SERDES_L1_TXPMA_TM_18_DEFVAL =   32'hf;
parameter SERDES_L1_TXPMA_TM_19 =    SERDES_BASEADDR + 32'h0000484C;
parameter SERDES_L1_TXPMA_TM_19_DEFVAL =   32'h3;
parameter SERDES_L1_TXPMA_TM_20 =    SERDES_BASEADDR + 32'h00004850;
parameter SERDES_L1_TXPMA_TM_20_DEFVAL =   32'h6;
parameter SERDES_L1_TXPMA_TM_21 =    SERDES_BASEADDR + 32'h00004854;
parameter SERDES_L1_TXPMA_TM_21_DEFVAL =   32'h3;
parameter SERDES_L1_TXPMA_TM_22 =    SERDES_BASEADDR + 32'h00004858;
parameter SERDES_L1_TXPMA_TM_22_DEFVAL =   32'h6;
parameter SERDES_L1_TXPMA_TM_23 =    SERDES_BASEADDR + 32'h0000485C;
parameter SERDES_L1_TXPMA_TM_23_DEFVAL =   32'h3;
parameter SERDES_L1_TXPMA_TM_24 =    SERDES_BASEADDR + 32'h00004860;
parameter SERDES_L1_TXPMA_TM_24_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_25 =    SERDES_BASEADDR + 32'h00004864;
parameter SERDES_L1_TXPMA_TM_25_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_TM_26 =    SERDES_BASEADDR + 32'h00004868;
parameter SERDES_L1_TXPMA_TM_26_DEFVAL =   32'h64;
parameter SERDES_L1_TXPMA_TM_27 =    SERDES_BASEADDR + 32'h0000486C;
parameter SERDES_L1_TXPMA_TM_27_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_ST_0 =    SERDES_BASEADDR + 32'h00004B00;
parameter SERDES_L1_TXPMA_ST_0_DEFVAL =   32'h1;
parameter SERDES_L1_TXPMA_ST_1 =    SERDES_BASEADDR + 32'h00004B04;
parameter SERDES_L1_TXPMA_ST_1_DEFVAL =   32'h1;
parameter SERDES_L1_TXPMA_ST_2 =    SERDES_BASEADDR + 32'h00004B08;
parameter SERDES_L1_TXPMA_ST_2_DEFVAL =   32'h4;
parameter SERDES_L1_TXPMA_ST_3 =    SERDES_BASEADDR + 32'h00004B0C;
parameter SERDES_L1_TXPMA_ST_3_DEFVAL =   32'h20;
parameter SERDES_L1_TXPMA_ST_4 =    SERDES_BASEADDR + 32'h00004B10;
parameter SERDES_L1_TXPMA_ST_4_DEFVAL =   32'h20;
parameter SERDES_L1_TXPMA_ST_5 =    SERDES_BASEADDR + 32'h00004B14;
parameter SERDES_L1_TXPMA_ST_5_DEFVAL =   32'h20;
parameter SERDES_L1_TXPMA_ST_6 =    SERDES_BASEADDR + 32'h00004B18;
parameter SERDES_L1_TXPMA_ST_6_DEFVAL =   32'hb;
parameter SERDES_L1_TXPMA_ST_7 =    SERDES_BASEADDR + 32'h00004B1C;
parameter SERDES_L1_TXPMA_ST_7_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_ST_8 =    SERDES_BASEADDR + 32'h00004B20;
parameter SERDES_L1_TXPMA_ST_8_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMA_ST_9 =    SERDES_BASEADDR + 32'h00004B24;
parameter SERDES_L1_TXPMA_ST_9_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_0 =    SERDES_BASEADDR + 32'h00004C00;
parameter SERDES_L1_TXPMD_TM_0_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_1 =    SERDES_BASEADDR + 32'h00004C04;
parameter SERDES_L1_TXPMD_TM_1_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_2 =    SERDES_BASEADDR + 32'h00004C08;
parameter SERDES_L1_TXPMD_TM_2_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_3 =    SERDES_BASEADDR + 32'h00004C0C;
parameter SERDES_L1_TXPMD_TM_3_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_4 =    SERDES_BASEADDR + 32'h00004C10;
parameter SERDES_L1_TXPMD_TM_4_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_5 =    SERDES_BASEADDR + 32'h00004C14;
parameter SERDES_L1_TXPMD_TM_5_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_6 =    SERDES_BASEADDR + 32'h00004C18;
parameter SERDES_L1_TXPMD_TM_6_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_7 =    SERDES_BASEADDR + 32'h00004C1C;
parameter SERDES_L1_TXPMD_TM_7_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_8 =    SERDES_BASEADDR + 32'h00004C20;
parameter SERDES_L1_TXPMD_TM_8_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_9 =    SERDES_BASEADDR + 32'h00004C24;
parameter SERDES_L1_TXPMD_TM_9_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_10 =    SERDES_BASEADDR + 32'h00004C28;
parameter SERDES_L1_TXPMD_TM_10_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_11 =    SERDES_BASEADDR + 32'h00004C2C;
parameter SERDES_L1_TXPMD_TM_11_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_12 =    SERDES_BASEADDR + 32'h00004C30;
parameter SERDES_L1_TXPMD_TM_12_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_13 =    SERDES_BASEADDR + 32'h00004C34;
parameter SERDES_L1_TXPMD_TM_13_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_14 =    SERDES_BASEADDR + 32'h00004C38;
parameter SERDES_L1_TXPMD_TM_14_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_15 =    SERDES_BASEADDR + 32'h00004C3C;
parameter SERDES_L1_TXPMD_TM_15_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_16 =    SERDES_BASEADDR + 32'h00004C40;
parameter SERDES_L1_TXPMD_TM_16_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_17 =    SERDES_BASEADDR + 32'h00004C44;
parameter SERDES_L1_TXPMD_TM_17_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_18 =    SERDES_BASEADDR + 32'h00004C48;
parameter SERDES_L1_TXPMD_TM_18_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_19 =    SERDES_BASEADDR + 32'h00004C4C;
parameter SERDES_L1_TXPMD_TM_19_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_20 =    SERDES_BASEADDR + 32'h00004C50;
parameter SERDES_L1_TXPMD_TM_20_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_21 =    SERDES_BASEADDR + 32'h00004C54;
parameter SERDES_L1_TXPMD_TM_21_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_22 =    SERDES_BASEADDR + 32'h00004C58;
parameter SERDES_L1_TXPMD_TM_22_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_23 =    SERDES_BASEADDR + 32'h00004C5C;
parameter SERDES_L1_TXPMD_TM_23_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_24 =    SERDES_BASEADDR + 32'h00004C60;
parameter SERDES_L1_TXPMD_TM_24_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_25 =    SERDES_BASEADDR + 32'h00004C64;
parameter SERDES_L1_TXPMD_TM_25_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_26 =    SERDES_BASEADDR + 32'h00004C68;
parameter SERDES_L1_TXPMD_TM_26_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_27 =    SERDES_BASEADDR + 32'h00004C6C;
parameter SERDES_L1_TXPMD_TM_27_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_28 =    SERDES_BASEADDR + 32'h00004C70;
parameter SERDES_L1_TXPMD_TM_28_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_29 =    SERDES_BASEADDR + 32'h00004C74;
parameter SERDES_L1_TXPMD_TM_29_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_30 =    SERDES_BASEADDR + 32'h00004C78;
parameter SERDES_L1_TXPMD_TM_30_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_31 =    SERDES_BASEADDR + 32'h00004C7C;
parameter SERDES_L1_TXPMD_TM_31_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_32 =    SERDES_BASEADDR + 32'h00004C80;
parameter SERDES_L1_TXPMD_TM_32_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_33 =    SERDES_BASEADDR + 32'h00004C84;
parameter SERDES_L1_TXPMD_TM_33_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_34 =    SERDES_BASEADDR + 32'h00004C88;
parameter SERDES_L1_TXPMD_TM_34_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_35 =    SERDES_BASEADDR + 32'h00004C8C;
parameter SERDES_L1_TXPMD_TM_35_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_36 =    SERDES_BASEADDR + 32'h00004C90;
parameter SERDES_L1_TXPMD_TM_36_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_37 =    SERDES_BASEADDR + 32'h00004C94;
parameter SERDES_L1_TXPMD_TM_37_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_38 =    SERDES_BASEADDR + 32'h00004C98;
parameter SERDES_L1_TXPMD_TM_38_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_39 =    SERDES_BASEADDR + 32'h00004C9C;
parameter SERDES_L1_TXPMD_TM_39_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_40 =    SERDES_BASEADDR + 32'h00004CA0;
parameter SERDES_L1_TXPMD_TM_40_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_41 =    SERDES_BASEADDR + 32'h00004CA4;
parameter SERDES_L1_TXPMD_TM_41_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_42 =    SERDES_BASEADDR + 32'h00004CA8;
parameter SERDES_L1_TXPMD_TM_42_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_43 =    SERDES_BASEADDR + 32'h00004CAC;
parameter SERDES_L1_TXPMD_TM_43_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_44 =    SERDES_BASEADDR + 32'h00004CB0;
parameter SERDES_L1_TXPMD_TM_44_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_45 =    SERDES_BASEADDR + 32'h00004CB4;
parameter SERDES_L1_TXPMD_TM_45_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_46 =    SERDES_BASEADDR + 32'h00004CB8;
parameter SERDES_L1_TXPMD_TM_46_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_47 =    SERDES_BASEADDR + 32'h00004CBC;
parameter SERDES_L1_TXPMD_TM_47_DEFVAL =   32'h0;
parameter SERDES_L1_TXPMD_TM_48 =    SERDES_BASEADDR + 32'h00004CC0;
parameter SERDES_L1_TXPMD_TM_48_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_1 =    SERDES_BASEADDR + 32'h00005004;
parameter SERDES_L1_TM_ANA_BYP_1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_2 =    SERDES_BASEADDR + 32'h00005008;
parameter SERDES_L1_TM_ANA_BYP_2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_3 =    SERDES_BASEADDR + 32'h0000500C;
parameter SERDES_L1_TM_ANA_BYP_3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_4 =    SERDES_BASEADDR + 32'h00005010;
parameter SERDES_L1_TM_ANA_BYP_4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_5 =    SERDES_BASEADDR + 32'h00005014;
parameter SERDES_L1_TM_ANA_BYP_5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_7 =    SERDES_BASEADDR + 32'h00005018;
parameter SERDES_L1_TM_ANA_BYP_7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_8 =    SERDES_BASEADDR + 32'h0000501C;
parameter SERDES_L1_TM_ANA_BYP_8_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_9 =    SERDES_BASEADDR + 32'h00005020;
parameter SERDES_L1_TM_ANA_BYP_9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_10 =    SERDES_BASEADDR + 32'h00005024;
parameter SERDES_L1_TM_ANA_BYP_10_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_11 =    SERDES_BASEADDR + 32'h00005028;
parameter SERDES_L1_TM_ANA_BYP_11_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_12 =    SERDES_BASEADDR + 32'h0000502C;
parameter SERDES_L1_TM_ANA_BYP_12_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_13 =    SERDES_BASEADDR + 32'h00005030;
parameter SERDES_L1_TM_ANA_BYP_13_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_14 =    SERDES_BASEADDR + 32'h00005034;
parameter SERDES_L1_TM_ANA_BYP_14_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_15 =    SERDES_BASEADDR + 32'h00005038;
parameter SERDES_L1_TM_ANA_BYP_15_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_16 =    SERDES_BASEADDR + 32'h0000503C;
parameter SERDES_L1_TM_ANA_BYP_16_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_17 =    SERDES_BASEADDR + 32'h00005040;
parameter SERDES_L1_TM_ANA_BYP_17_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_18 =    SERDES_BASEADDR + 32'h00005044;
parameter SERDES_L1_TM_ANA_BYP_18_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_20 =    SERDES_BASEADDR + 32'h00005048;
parameter SERDES_L1_TM_ANA_BYP_20_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_21 =    SERDES_BASEADDR + 32'h0000504C;
parameter SERDES_L1_TM_ANA_BYP_21_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_22 =    SERDES_BASEADDR + 32'h00005050;
parameter SERDES_L1_TM_ANA_BYP_22_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_BYP_23 =    SERDES_BASEADDR + 32'h00005054;
parameter SERDES_L1_TM_ANA_BYP_23_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_1 =    SERDES_BASEADDR + 32'h00005058;
parameter SERDES_L1_TM_DIG_1_DEFVAL =   32'h40;
parameter SERDES_L1_TM_DIG_2 =    SERDES_BASEADDR + 32'h0000505C;
parameter SERDES_L1_TM_DIG_2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_3 =    SERDES_BASEADDR + 32'h00005060;
parameter SERDES_L1_TM_DIG_3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_4 =    SERDES_BASEADDR + 32'h00005064;
parameter SERDES_L1_TM_DIG_4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_5 =    SERDES_BASEADDR + 32'h00005068;
parameter SERDES_L1_TM_DIG_5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_6 =    SERDES_BASEADDR + 32'h0000506C;
parameter SERDES_L1_TM_DIG_6_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_7 =    SERDES_BASEADDR + 32'h00005070;
parameter SERDES_L1_TM_DIG_7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_8 =    SERDES_BASEADDR + 32'h00005074;
parameter SERDES_L1_TM_DIG_8_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_9 =    SERDES_BASEADDR + 32'h00005078;
parameter SERDES_L1_TM_DIG_9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_10 =    SERDES_BASEADDR + 32'h0000507C;
parameter SERDES_L1_TM_DIG_10_DEFVAL =   32'h1;
parameter SERDES_L1_TM_DIG_11 =    SERDES_BASEADDR + 32'h00005080;
parameter SERDES_L1_TM_DIG_11_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_12 =    SERDES_BASEADDR + 32'h00005084;
parameter SERDES_L1_TM_DIG_12_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_13 =    SERDES_BASEADDR + 32'h00005088;
parameter SERDES_L1_TM_DIG_13_DEFVAL =   32'h1a;
parameter SERDES_L1_TM_DIG_14 =    SERDES_BASEADDR + 32'h0000508C;
parameter SERDES_L1_TM_DIG_14_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_15 =    SERDES_BASEADDR + 32'h00005090;
parameter SERDES_L1_TM_DIG_15_DEFVAL =   32'hd;
parameter SERDES_L1_TM_DIG_16 =    SERDES_BASEADDR + 32'h00005094;
parameter SERDES_L1_TM_DIG_16_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_17 =    SERDES_BASEADDR + 32'h00005098;
parameter SERDES_L1_TM_DIG_17_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_18 =    SERDES_BASEADDR + 32'h0000509C;
parameter SERDES_L1_TM_DIG_18_DEFVAL =   32'h2a;
parameter SERDES_L1_TM_DIG_19 =    SERDES_BASEADDR + 32'h000050A0;
parameter SERDES_L1_TM_DIG_19_DEFVAL =   32'h36;
parameter SERDES_L1_TM_DIG_20 =    SERDES_BASEADDR + 32'h000050A4;
parameter SERDES_L1_TM_DIG_20_DEFVAL =   32'h10;
parameter SERDES_L1_TM_DIG_21 =    SERDES_BASEADDR + 32'h000050A8;
parameter SERDES_L1_TM_DIG_21_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_22 =    SERDES_BASEADDR + 32'h000050AC;
parameter SERDES_L1_TM_DIG_22_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_23 =    SERDES_BASEADDR + 32'h000050B0;
parameter SERDES_L1_TM_DIG_23_DEFVAL =   32'h5;
parameter SERDES_L1_TM_DIG_24 =    SERDES_BASEADDR + 32'h000050B4;
parameter SERDES_L1_TM_DIG_24_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_25 =    SERDES_BASEADDR + 32'h000050B8;
parameter SERDES_L1_TM_DIG_25_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_26 =    SERDES_BASEADDR + 32'h000050BC;
parameter SERDES_L1_TM_DIG_26_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_27 =    SERDES_BASEADDR + 32'h000050C0;
parameter SERDES_L1_TM_DIG_27_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_28 =    SERDES_BASEADDR + 32'h000050C4;
parameter SERDES_L1_TM_DIG_28_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_29 =    SERDES_BASEADDR + 32'h000050C8;
parameter SERDES_L1_TM_DIG_29_DEFVAL =   32'h0;
parameter SERDES_L1_TM_AUX_0 =    SERDES_BASEADDR + 32'h000050CC;
parameter SERDES_L1_TM_AUX_0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_AUX_1 =    SERDES_BASEADDR + 32'h000050D0;
parameter SERDES_L1_TM_AUX_1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_AUX_2 =    SERDES_BASEADDR + 32'h000050D4;
parameter SERDES_L1_TM_AUX_2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_AUX_3 =    SERDES_BASEADDR + 32'h000050D8;
parameter SERDES_L1_TM_AUX_3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_AUX_4 =    SERDES_BASEADDR + 32'h000050DC;
parameter SERDES_L1_TM_AUX_4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_30 =    SERDES_BASEADDR + 32'h000050E0;
parameter SERDES_L1_TM_DIG_30_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_31 =    SERDES_BASEADDR + 32'h000050E4;
parameter SERDES_L1_TM_DIG_31_DEFVAL =   32'hfa;
parameter SERDES_L1_TM_DIG_32 =    SERDES_BASEADDR + 32'h000050E8;
parameter SERDES_L1_TM_DIG_32_DEFVAL =   32'hfa;
parameter SERDES_L1_TM_DIG_33 =    SERDES_BASEADDR + 32'h000050EC;
parameter SERDES_L1_TM_DIG_33_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_34 =    SERDES_BASEADDR + 32'h000050F0;
parameter SERDES_L1_TM_DIG_34_DEFVAL =   32'h1e;
parameter SERDES_L1_TM_DIG_35 =    SERDES_BASEADDR + 32'h000050F4;
parameter SERDES_L1_TM_DIG_35_DEFVAL =   32'h18;
parameter SERDES_L1_TM_DIG_36 =    SERDES_BASEADDR + 32'h000050F8;
parameter SERDES_L1_TM_DIG_36_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DIG_37 =    SERDES_BASEADDR + 32'h000050FC;
parameter SERDES_L1_TM_DIG_37_DEFVAL =   32'h0;
parameter SERDES_L1_TM_LFPS_1 =    SERDES_BASEADDR + 32'h00005800;
parameter SERDES_L1_TM_LFPS_1_DEFVAL =   32'h88;
parameter SERDES_L1_TM_LFPS_2 =    SERDES_BASEADDR + 32'h00005804;
parameter SERDES_L1_TM_LFPS_2_DEFVAL =   32'h34;
parameter SERDES_L1_TM_LFPS_3 =    SERDES_BASEADDR + 32'h00005808;
parameter SERDES_L1_TM_LFPS_3_DEFVAL =   32'h6c;
parameter SERDES_L1_TM_LFPS_4 =    SERDES_BASEADDR + 32'h0000580C;
parameter SERDES_L1_TM_LFPS_4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_RXPMA_1 =    SERDES_BASEADDR + 32'h00005810;
parameter SERDES_L1_TM_RXPMA_1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BSCAN_1 =    SERDES_BASEADDR + 32'h00005814;
parameter SERDES_L1_TM_BSCAN_1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_MPHY_SQ_1 =    SERDES_BASEADDR + 32'h00005818;
parameter SERDES_L1_TM_MPHY_SQ_1_DEFVAL =   32'h1;
parameter SERDES_L1_TM_LSRX_1 =    SERDES_BASEADDR + 32'h0000581C;
parameter SERDES_L1_TM_LSRX_1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_LSRX_2 =    SERDES_BASEADDR + 32'h00005820;
parameter SERDES_L1_TM_LSRX_2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SIGDET_1 =    SERDES_BASEADDR + 32'h00005824;
parameter SERDES_L1_TM_SIGDET_1_DEFVAL =   32'h34;
parameter SERDES_L1_TM_SIGDET_2 =    SERDES_BASEADDR + 32'h00005828;
parameter SERDES_L1_TM_SIGDET_2_DEFVAL =   32'hf;
parameter SERDES_L1_TM_DFT_1 =    SERDES_BASEADDR + 32'h0000582C;
parameter SERDES_L1_TM_DFT_1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DFT_2 =    SERDES_BASEADDR + 32'h00005830;
parameter SERDES_L1_TM_DFT_2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DFT_3 =    SERDES_BASEADDR + 32'h00005834;
parameter SERDES_L1_TM_DFT_3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DFT_4 =    SERDES_BASEADDR + 32'h00005838;
parameter SERDES_L1_TM_DFT_4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DFT_5 =    SERDES_BASEADDR + 32'h0000583C;
parameter SERDES_L1_TM_DFT_5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DFT_6 =    SERDES_BASEADDR + 32'h00005840;
parameter SERDES_L1_TM_DFT_6_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DFT_7 =    SERDES_BASEADDR + 32'h00005844;
parameter SERDES_L1_TM_DFT_7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DFT_8 =    SERDES_BASEADDR + 32'h00005848;
parameter SERDES_L1_TM_DFT_8_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DFT_9 =    SERDES_BASEADDR + 32'h0000584C;
parameter SERDES_L1_TM_DFT_9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_DFT_10 =    SERDES_BASEADDR + 32'h00005850;
parameter SERDES_L1_TM_DFT_10_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BG_1 =    SERDES_BASEADDR + 32'h00005854;
parameter SERDES_L1_TM_BG_1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BG_2 =    SERDES_BASEADDR + 32'h00005858;
parameter SERDES_L1_TM_BG_2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BG_3 =    SERDES_BASEADDR + 32'h0000585C;
parameter SERDES_L1_TM_BG_3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BG_4 =    SERDES_BASEADDR + 32'h00005860;
parameter SERDES_L1_TM_BG_4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BG_5 =    SERDES_BASEADDR + 32'h00005864;
parameter SERDES_L1_TM_BG_5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BG_6 =    SERDES_BASEADDR + 32'h00005868;
parameter SERDES_L1_TM_BG_6_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BG_7 =    SERDES_BASEADDR + 32'h0000586C;
parameter SERDES_L1_TM_BG_7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BG_8 =    SERDES_BASEADDR + 32'h00005870;
parameter SERDES_L1_TM_BG_8_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BG_9 =    SERDES_BASEADDR + 32'h00005874;
parameter SERDES_L1_TM_BG_9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_BG_10 =    SERDES_BASEADDR + 32'h00005878;
parameter SERDES_L1_TM_BG_10_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SD0 =    SERDES_BASEADDR + 32'h0000587C;
parameter SERDES_L1_TM_SD0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SD1 =    SERDES_BASEADDR + 32'h00005880;
parameter SERDES_L1_TM_SD1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SD2 =    SERDES_BASEADDR + 32'h00005884;
parameter SERDES_L1_TM_SD2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SD3 =    SERDES_BASEADDR + 32'h00005888;
parameter SERDES_L1_TM_SD3_DEFVAL =   32'h4;
parameter SERDES_L1_TM_SD4 =    SERDES_BASEADDR + 32'h0000588C;
parameter SERDES_L1_TM_SD4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SD5 =    SERDES_BASEADDR + 32'h00005890;
parameter SERDES_L1_TM_SD5_DEFVAL =   32'ha;
parameter SERDES_L1_TM_SD6 =    SERDES_BASEADDR + 32'h00005894;
parameter SERDES_L1_TM_SD6_DEFVAL =   32'h0;
parameter SERDES_L1_TM_MISC1 =    SERDES_BASEADDR + 32'h00005898;
parameter SERDES_L1_TM_MISC1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_MISC2 =    SERDES_BASEADDR + 32'h0000589C;
parameter SERDES_L1_TM_MISC2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYE_SURF0 =    SERDES_BASEADDR + 32'h000058A0;
parameter SERDES_L1_TM_EYE_SURF0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYE_SURF1 =    SERDES_BASEADDR + 32'h000058A4;
parameter SERDES_L1_TM_EYE_SURF1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYE_SURF2 =    SERDES_BASEADDR + 32'h000058A8;
parameter SERDES_L1_TM_EYE_SURF2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYE_SURF3 =    SERDES_BASEADDR + 32'h000058AC;
parameter SERDES_L1_TM_EYE_SURF3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYE_SURF4 =    SERDES_BASEADDR + 32'h000058B0;
parameter SERDES_L1_TM_EYE_SURF4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYE_SURF5 =    SERDES_BASEADDR + 32'h000058B4;
parameter SERDES_L1_TM_EYE_SURF5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYE_SURF6 =    SERDES_BASEADDR + 32'h000058B8;
parameter SERDES_L1_TM_EYE_SURF6_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYE_SURF7 =    SERDES_BASEADDR + 32'h000058BC;
parameter SERDES_L1_TM_EYE_SURF7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYE_SURF8 =    SERDES_BASEADDR + 32'h000058C0;
parameter SERDES_L1_TM_EYE_SURF8_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYE_SURF9 =    SERDES_BASEADDR + 32'h000058C4;
parameter SERDES_L1_TM_EYE_SURF9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SPARE =    SERDES_BASEADDR + 32'h000058C8;
parameter SERDES_L1_TM_SPARE_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ANA_EQ1 =    SERDES_BASEADDR + 32'h000058CC;
parameter SERDES_L1_TM_ANA_EQ1_DEFVAL =   32'hc;
parameter SERDES_L1_TM_ANA_E_PI0 =    SERDES_BASEADDR + 32'h000058D0;
parameter SERDES_L1_TM_ANA_E_PI0_DEFVAL =   32'ha0;
parameter SERDES_L1_TM_ANA_IQ_PI0 =    SERDES_BASEADDR + 32'h000058D4;
parameter SERDES_L1_TM_ANA_IQ_PI0_DEFVAL =   32'ha0;
parameter SERDES_L1_TM_ANA_MISC0 =    SERDES_BASEADDR + 32'h000058D8;
parameter SERDES_L1_TM_ANA_MISC0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_CODE_IQ_PH0 =    SERDES_BASEADDR + 32'h000058DC;
parameter SERDES_L1_TM_SAMP_CODE_IQ_PH0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_CODE_IQ_PH90 =    SERDES_BASEADDR + 32'h000058E0;
parameter SERDES_L1_TM_SAMP_CODE_IQ_PH90_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_CODE_IQ_PH180 =    SERDES_BASEADDR + 32'h000058E4;
parameter SERDES_L1_TM_SAMP_CODE_IQ_PH180_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_CODE_IQ_PH270 =    SERDES_BASEADDR + 32'h000058E8;
parameter SERDES_L1_TM_SAMP_CODE_IQ_PH270_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_CODE_E_PH0 =    SERDES_BASEADDR + 32'h000058EC;
parameter SERDES_L1_TM_SAMP_CODE_E_PH0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_CODE_E_PH180 =    SERDES_BASEADDR + 32'h000058F0;
parameter SERDES_L1_TM_SAMP_CODE_E_PH180_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL0 =    SERDES_BASEADDR + 32'h000058F4;
parameter SERDES_L1_TM_IQ_ILL0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL1 =    SERDES_BASEADDR + 32'h000058F8;
parameter SERDES_L1_TM_IQ_ILL1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL2 =    SERDES_BASEADDR + 32'h000058FC;
parameter SERDES_L1_TM_IQ_ILL2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL3 =    SERDES_BASEADDR + 32'h00005900;
parameter SERDES_L1_TM_IQ_ILL3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL4 =    SERDES_BASEADDR + 32'h00005904;
parameter SERDES_L1_TM_IQ_ILL4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL5 =    SERDES_BASEADDR + 32'h00005908;
parameter SERDES_L1_TM_IQ_ILL5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL6 =    SERDES_BASEADDR + 32'h0000590C;
parameter SERDES_L1_TM_IQ_ILL6_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL7 =    SERDES_BASEADDR + 32'h00005910;
parameter SERDES_L1_TM_IQ_ILL7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL8 =    SERDES_BASEADDR + 32'h00005914;
parameter SERDES_L1_TM_IQ_ILL8_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL9 =    SERDES_BASEADDR + 32'h00005918;
parameter SERDES_L1_TM_IQ_ILL9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_IQ_ILL10 =    SERDES_BASEADDR + 32'h0000591C;
parameter SERDES_L1_TM_IQ_ILL10_DEFVAL =   32'h3;
parameter SERDES_L1_TM_E_ILL0 =    SERDES_BASEADDR + 32'h00005920;
parameter SERDES_L1_TM_E_ILL0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_E_ILL1 =    SERDES_BASEADDR + 32'h00005924;
parameter SERDES_L1_TM_E_ILL1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_E_ILL2 =    SERDES_BASEADDR + 32'h00005928;
parameter SERDES_L1_TM_E_ILL2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_E_ILL3 =    SERDES_BASEADDR + 32'h0000592C;
parameter SERDES_L1_TM_E_ILL3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_E_ILL4 =    SERDES_BASEADDR + 32'h00005930;
parameter SERDES_L1_TM_E_ILL4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_E_ILL5 =    SERDES_BASEADDR + 32'h00005934;
parameter SERDES_L1_TM_E_ILL5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_E_ILL6 =    SERDES_BASEADDR + 32'h00005938;
parameter SERDES_L1_TM_E_ILL6_DEFVAL =   32'h0;
parameter SERDES_L1_TM_E_ILL7 =    SERDES_BASEADDR + 32'h0000593C;
parameter SERDES_L1_TM_E_ILL7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_E_ILL8 =    SERDES_BASEADDR + 32'h00005940;
parameter SERDES_L1_TM_E_ILL8_DEFVAL =   32'h0;
parameter SERDES_L1_TM_E_ILL9 =    SERDES_BASEADDR + 32'h00005944;
parameter SERDES_L1_TM_E_ILL9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_E_ILL10 =    SERDES_BASEADDR + 32'h00005948;
parameter SERDES_L1_TM_E_ILL10_DEFVAL =   32'h3;
parameter SERDES_L1_TM_EQ0 =    SERDES_BASEADDR + 32'h0000594C;
parameter SERDES_L1_TM_EQ0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ1 =    SERDES_BASEADDR + 32'h00005950;
parameter SERDES_L1_TM_EQ1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ2 =    SERDES_BASEADDR + 32'h00005954;
parameter SERDES_L1_TM_EQ2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ3 =    SERDES_BASEADDR + 32'h00005958;
parameter SERDES_L1_TM_EQ3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ4 =    SERDES_BASEADDR + 32'h0000595C;
parameter SERDES_L1_TM_EQ4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ5 =    SERDES_BASEADDR + 32'h00005960;
parameter SERDES_L1_TM_EQ5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ6 =    SERDES_BASEADDR + 32'h00005964;
parameter SERDES_L1_TM_EQ6_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ7 =    SERDES_BASEADDR + 32'h00005968;
parameter SERDES_L1_TM_EQ7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ8 =    SERDES_BASEADDR + 32'h0000596C;
parameter SERDES_L1_TM_EQ8_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ9 =    SERDES_BASEADDR + 32'h00005970;
parameter SERDES_L1_TM_EQ9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ10 =    SERDES_BASEADDR + 32'h00005974;
parameter SERDES_L1_TM_EQ10_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ11 =    SERDES_BASEADDR + 32'h00005978;
parameter SERDES_L1_TM_EQ11_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL7 =    SERDES_BASEADDR + 32'h0000597C;
parameter SERDES_L1_TM_ILL7_DEFVAL =   32'h5;
parameter SERDES_L1_TM_ILL8 =    SERDES_BASEADDR + 32'h00005980;
parameter SERDES_L1_TM_ILL8_DEFVAL =   32'h2;
parameter SERDES_L1_TM_ILL9 =    SERDES_BASEADDR + 32'h00005984;
parameter SERDES_L1_TM_ILL9_DEFVAL =   32'h40;
parameter SERDES_L1_TM_ILL10 =    SERDES_BASEADDR + 32'h00005988;
parameter SERDES_L1_TM_ILL10_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL11 =    SERDES_BASEADDR + 32'h0000598C;
parameter SERDES_L1_TM_ILL11_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL12 =    SERDES_BASEADDR + 32'h00005990;
parameter SERDES_L1_TM_ILL12_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL13 =    SERDES_BASEADDR + 32'h00005994;
parameter SERDES_L1_TM_ILL13_DEFVAL =   32'h1;
parameter SERDES_L1_TM_ILL14 =    SERDES_BASEADDR + 32'h00005998;
parameter SERDES_L1_TM_ILL14_DEFVAL =   32'h51;
parameter SERDES_L1_TM_FRZ_FSM0 =    SERDES_BASEADDR + 32'h0000599C;
parameter SERDES_L1_TM_FRZ_FSM0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_FRZ_FSM1 =    SERDES_BASEADDR + 32'h000059A0;
parameter SERDES_L1_TM_FRZ_FSM1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_RST_DLY =    SERDES_BASEADDR + 32'h000059A4;
parameter SERDES_L1_TM_RST_DLY_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL15 =    SERDES_BASEADDR + 32'h000059A8;
parameter SERDES_L1_TM_ILL15_DEFVAL =   32'h0;
parameter SERDES_L1_TM_MISC3 =    SERDES_BASEADDR + 32'h000059AC;
parameter SERDES_L1_TM_MISC3_DEFVAL =   32'h3;
parameter SERDES_L1_TM_EQ_OFFS1 =    SERDES_BASEADDR + 32'h000059B0;
parameter SERDES_L1_TM_EQ_OFFS1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP0 =    SERDES_BASEADDR + 32'h000059B4;
parameter SERDES_L1_TM_SAMP0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ12 =    SERDES_BASEADDR + 32'h000059B8;
parameter SERDES_L1_TM_EQ12_DEFVAL =   32'h0;
parameter SERDES_L1_TM_MISC4 =    SERDES_BASEADDR + 32'h000059BC;
parameter SERDES_L1_TM_MISC4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_STATUS0 =    SERDES_BASEADDR + 32'h00005A80;
parameter SERDES_L1_TM_SAMP_STATUS0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_STATUS1 =    SERDES_BASEADDR + 32'h00005A84;
parameter SERDES_L1_TM_SAMP_STATUS1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_STATUS2 =    SERDES_BASEADDR + 32'h00005A88;
parameter SERDES_L1_TM_SAMP_STATUS2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_STATUS3 =    SERDES_BASEADDR + 32'h00005A8C;
parameter SERDES_L1_TM_SAMP_STATUS3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_STATUS4 =    SERDES_BASEADDR + 32'h00005A90;
parameter SERDES_L1_TM_SAMP_STATUS4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SAMP_STATUS5 =    SERDES_BASEADDR + 32'h00005A94;
parameter SERDES_L1_TM_SAMP_STATUS5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS0 =    SERDES_BASEADDR + 32'h00005A98;
parameter SERDES_L1_TM_ILL_STATUS0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS1 =    SERDES_BASEADDR + 32'h00005A9C;
parameter SERDES_L1_TM_ILL_STATUS1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS2 =    SERDES_BASEADDR + 32'h00005AA0;
parameter SERDES_L1_TM_ILL_STATUS2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS3 =    SERDES_BASEADDR + 32'h00005AA4;
parameter SERDES_L1_TM_ILL_STATUS3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS4 =    SERDES_BASEADDR + 32'h00005AA8;
parameter SERDES_L1_TM_ILL_STATUS4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS5 =    SERDES_BASEADDR + 32'h00005AAC;
parameter SERDES_L1_TM_ILL_STATUS5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS6 =    SERDES_BASEADDR + 32'h00005AB0;
parameter SERDES_L1_TM_ILL_STATUS6_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS7 =    SERDES_BASEADDR + 32'h00005AB4;
parameter SERDES_L1_TM_ILL_STATUS7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS8 =    SERDES_BASEADDR + 32'h00005AB8;
parameter SERDES_L1_TM_ILL_STATUS8_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS9 =    SERDES_BASEADDR + 32'h00005ABC;
parameter SERDES_L1_TM_ILL_STATUS9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS10 =    SERDES_BASEADDR + 32'h00005AC0;
parameter SERDES_L1_TM_ILL_STATUS10_DEFVAL =   32'h0;
parameter SERDES_L1_TM_ILL_STATUS11 =    SERDES_BASEADDR + 32'h00005AC4;
parameter SERDES_L1_TM_ILL_STATUS11_DEFVAL =   32'h0;
parameter SERDES_L1_TM_MISC_ST_0 =    SERDES_BASEADDR + 32'h00005AC8;
parameter SERDES_L1_TM_MISC_ST_0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_SD_ST_0 =    SERDES_BASEADDR + 32'h00005ACC;
parameter SERDES_L1_TM_SD_ST_0_DEFVAL =   32'h12;
parameter SERDES_L1_TM_EYESURF_ST0 =    SERDES_BASEADDR + 32'h00005AD0;
parameter SERDES_L1_TM_EYESURF_ST0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EYESURF_ST1 =    SERDES_BASEADDR + 32'h00005AD4;
parameter SERDES_L1_TM_EYESURF_ST1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ_ST0 =    SERDES_BASEADDR + 32'h00005AD8;
parameter SERDES_L1_TM_EQ_ST0_DEFVAL =   32'hff;
parameter SERDES_L1_TM_EQ_ST1 =    SERDES_BASEADDR + 32'h00005ADC;
parameter SERDES_L1_TM_EQ_ST1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_EQ_ST2 =    SERDES_BASEADDR + 32'h00005AE0;
parameter SERDES_L1_TM_EQ_ST2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_RXPMA_ST1 =    SERDES_BASEADDR + 32'h00005AE4;
parameter SERDES_L1_TM_RXPMA_ST1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR0 =    SERDES_BASEADDR + 32'h00005C00;
parameter SERDES_L1_TM_CDR0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR1 =    SERDES_BASEADDR + 32'h00005C04;
parameter SERDES_L1_TM_CDR1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR2 =    SERDES_BASEADDR + 32'h00005C08;
parameter SERDES_L1_TM_CDR2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR3 =    SERDES_BASEADDR + 32'h00005C0C;
parameter SERDES_L1_TM_CDR3_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR4 =    SERDES_BASEADDR + 32'h00005C10;
parameter SERDES_L1_TM_CDR4_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR5 =    SERDES_BASEADDR + 32'h00005C14;
parameter SERDES_L1_TM_CDR5_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR6 =    SERDES_BASEADDR + 32'h00005C18;
parameter SERDES_L1_TM_CDR6_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR7 =    SERDES_BASEADDR + 32'h00005C1C;
parameter SERDES_L1_TM_CDR7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR8 =    SERDES_BASEADDR + 32'h00005C20;
parameter SERDES_L1_TM_CDR8_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR9 =    SERDES_BASEADDR + 32'h00005C24;
parameter SERDES_L1_TM_CDR9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR10 =    SERDES_BASEADDR + 32'h00005C28;
parameter SERDES_L1_TM_CDR10_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR11 =    SERDES_BASEADDR + 32'h00005C2C;
parameter SERDES_L1_TM_CDR11_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR12 =    SERDES_BASEADDR + 32'h00005C30;
parameter SERDES_L1_TM_CDR12_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR13 =    SERDES_BASEADDR + 32'h00005C34;
parameter SERDES_L1_TM_CDR13_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR14 =    SERDES_BASEADDR + 32'h00005C38;
parameter SERDES_L1_TM_CDR14_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR15 =    SERDES_BASEADDR + 32'h00005C3C;
parameter SERDES_L1_TM_CDR15_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR16 =    SERDES_BASEADDR + 32'h00005C40;
parameter SERDES_L1_TM_CDR16_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR17 =    SERDES_BASEADDR + 32'h00005C44;
parameter SERDES_L1_TM_CDR17_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR18 =    SERDES_BASEADDR + 32'h00005C48;
parameter SERDES_L1_TM_CDR18_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR19 =    SERDES_BASEADDR + 32'h00005C4C;
parameter SERDES_L1_TM_CDR19_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR20 =    SERDES_BASEADDR + 32'h00005C50;
parameter SERDES_L1_TM_CDR20_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR21 =    SERDES_BASEADDR + 32'h00005C54;
parameter SERDES_L1_TM_CDR21_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR22 =    SERDES_BASEADDR + 32'h00005C58;
parameter SERDES_L1_TM_CDR22_DEFVAL =   32'h0;
parameter SERDES_L1_TM_CDR23 =    SERDES_BASEADDR + 32'h00005C5C;
parameter SERDES_L1_TM_CDR23_DEFVAL =   32'h0;
parameter SERDES_L1_TM_MISC0 =    SERDES_BASEADDR + 32'h00005C60;
parameter SERDES_L1_TM_MISC0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_HSRX_ST0 =    SERDES_BASEADDR + 32'h00005C64;
parameter SERDES_L1_TM_HSRX_ST0_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_LS_CLOCK =    SERDES_BASEADDR + 32'h00006000;
parameter SERDES_L1_TM_PLL_LS_CLOCK_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_LOOP_FILT =    SERDES_BASEADDR + 32'h00006004;
parameter SERDES_L1_TM_PLL_LOOP_FILT_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG2 =    SERDES_BASEADDR + 32'h00006008;
parameter SERDES_L1_TM_PLL_DIG2_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_FBDIV =    SERDES_BASEADDR + 32'h0000600C;
parameter SERDES_L1_TM_PLL_FBDIV_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG4 =    SERDES_BASEADDR + 32'h00006010;
parameter SERDES_L1_TM_PLL_DIG4_DEFVAL =   32'h80;
parameter SERDES_L1_TM_PLL_DIG5 =    SERDES_BASEADDR + 32'h00006014;
parameter SERDES_L1_TM_PLL_DIG5_DEFVAL =   32'hc0;
parameter SERDES_L1_TM_PLL_DIG6 =    SERDES_BASEADDR + 32'h00006018;
parameter SERDES_L1_TM_PLL_DIG6_DEFVAL =   32'h3;
parameter SERDES_L1_TM_PLL_DIG7 =    SERDES_BASEADDR + 32'h0000601C;
parameter SERDES_L1_TM_PLL_DIG7_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_CPUMP_CODE_1 =    SERDES_BASEADDR + 32'h00006020;
parameter SERDES_L1_TM_PLL_CPUMP_CODE_1_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG9 =    SERDES_BASEADDR + 32'h00006024;
parameter SERDES_L1_TM_PLL_DIG9_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_COARSE_CODE_LSB =    SERDES_BASEADDR + 32'h00006028;
parameter SERDES_L1_TM_PLL_COARSE_CODE_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG11 =    SERDES_BASEADDR + 32'h0000602C;
parameter SERDES_L1_TM_PLL_DIG11_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG12 =    SERDES_BASEADDR + 32'h00006030;
parameter SERDES_L1_TM_PLL_DIG12_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_CONST_PMOS =    SERDES_BASEADDR + 32'h00006034;
parameter SERDES_L1_TM_PLL_CONST_PMOS_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG14 =    SERDES_BASEADDR + 32'h00006038;
parameter SERDES_L1_TM_PLL_DIG14_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG15 =    SERDES_BASEADDR + 32'h0000603C;
parameter SERDES_L1_TM_PLL_DIG15_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG16 =    SERDES_BASEADDR + 32'h00006040;
parameter SERDES_L1_TM_PLL_DIG16_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG17 =    SERDES_BASEADDR + 32'h00006044;
parameter SERDES_L1_TM_PLL_DIG17_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG18 =    SERDES_BASEADDR + 32'h00006048;
parameter SERDES_L1_TM_PLL_DIG18_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG19 =    SERDES_BASEADDR + 32'h0000604C;
parameter SERDES_L1_TM_PLL_DIG19_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG20 =    SERDES_BASEADDR + 32'h00006050;
parameter SERDES_L1_TM_PLL_DIG20_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG21 =    SERDES_BASEADDR + 32'h00006054;
parameter SERDES_L1_TM_PLL_DIG21_DEFVAL =   32'h20;
parameter SERDES_L1_TM_PLL_DIG22 =    SERDES_BASEADDR + 32'h00006058;
parameter SERDES_L1_TM_PLL_DIG22_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG23 =    SERDES_BASEADDR + 32'h0000605C;
parameter SERDES_L1_TM_PLL_DIG23_DEFVAL =   32'h31;
parameter SERDES_L1_TM_PLL_DIG24 =    SERDES_BASEADDR + 32'h00006060;
parameter SERDES_L1_TM_PLL_DIG24_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG25 =    SERDES_BASEADDR + 32'h00006064;
parameter SERDES_L1_TM_PLL_DIG25_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG26 =    SERDES_BASEADDR + 32'h00006068;
parameter SERDES_L1_TM_PLL_DIG26_DEFVAL =   32'h40;
parameter SERDES_L1_TM_PLL_CLK_DIST_NTRIM_LSB =    SERDES_BASEADDR + 32'h0000606C;
parameter SERDES_L1_TM_PLL_CLK_DIST_NTRIM_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_CLK_DIST_PTRIM_LSB =    SERDES_BASEADDR + 32'h00006070;
parameter SERDES_L1_TM_PLL_CLK_DIST_PTRIM_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG_29 =    SERDES_BASEADDR + 32'h00006074;
parameter SERDES_L1_TM_PLL_DIG_29_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG_30 =    SERDES_BASEADDR + 32'h00006078;
parameter SERDES_L1_TM_PLL_DIG_30_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG_31 =    SERDES_BASEADDR + 32'h0000607C;
parameter SERDES_L1_TM_PLL_DIG_31_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG_32 =    SERDES_BASEADDR + 32'h00006080;
parameter SERDES_L1_TM_PLL_DIG_32_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG_33 =    SERDES_BASEADDR + 32'h00006084;
parameter SERDES_L1_TM_PLL_DIG_33_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG_34 =    SERDES_BASEADDR + 32'h00006088;
parameter SERDES_L1_TM_PLL_DIG_34_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG_35 =    SERDES_BASEADDR + 32'h0000608C;
parameter SERDES_L1_TM_PLL_DIG_35_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG_36 =    SERDES_BASEADDR + 32'h00006090;
parameter SERDES_L1_TM_PLL_DIG_36_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_DIG_37 =    SERDES_BASEADDR + 32'h00006094;
parameter SERDES_L1_TM_PLL_DIG_37_DEFVAL =   32'h0;
parameter SERDES_L1_TM_PLL_COARSE_CODE_SAT_MSB =    SERDES_BASEADDR + 32'h00006098;
parameter SERDES_L1_TM_PLL_COARSE_CODE_SAT_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_MPHY_CFG_HIB8 =    SERDES_BASEADDR + 32'h00006300;
parameter SERDES_L1_MPHY_CFG_HIB8_DEFVAL =   32'h0;
parameter SERDES_L1_MPHY_CFG_MODE =    SERDES_BASEADDR + 32'h00006304;
parameter SERDES_L1_MPHY_CFG_MODE_DEFVAL =   32'h0;
parameter SERDES_L1_MPHY_CFG_HS_GEAR =    SERDES_BASEADDR + 32'h00006308;
parameter SERDES_L1_MPHY_CFG_HS_GEAR_DEFVAL =   32'h0;
parameter SERDES_L1_MPHY_CFG_HS_RATE =    SERDES_BASEADDR + 32'h0000630C;
parameter SERDES_L1_MPHY_CFG_HS_RATE_DEFVAL =   32'h0;
parameter SERDES_L1_MPHY_CFG_PWM =    SERDES_BASEADDR + 32'h00006310;
parameter SERDES_L1_MPHY_CFG_PWM_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_OPDIV_LS =    SERDES_BASEADDR + 32'h00006314;
parameter SERDES_L1_PLL_OPDIV_LS_DEFVAL =   32'h0;
parameter SERDES_L1_MPHY_CFG_UPDT =    SERDES_BASEADDR + 32'h00006318;
parameter SERDES_L1_MPHY_CFG_UPDT_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_DIV_CNTRLS =    SERDES_BASEADDR + 32'h0000631C;
parameter SERDES_L1_PLL_TM_DIV_CNTRLS_DEFVAL =   32'h40;
parameter SERDES_L1_PLL_FBDIV_G1A_LSB =    SERDES_BASEADDR + 32'h00006320;
parameter SERDES_L1_PLL_FBDIV_G1A_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G1B_LSB =    SERDES_BASEADDR + 32'h00006324;
parameter SERDES_L1_PLL_FBDIV_G1B_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G2A_LSB =    SERDES_BASEADDR + 32'h00006328;
parameter SERDES_L1_PLL_FBDIV_G2A_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G2B_LSB =    SERDES_BASEADDR + 32'h0000632C;
parameter SERDES_L1_PLL_FBDIV_G2B_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G3A_LSB =    SERDES_BASEADDR + 32'h00006330;
parameter SERDES_L1_PLL_FBDIV_G3A_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G3B_LSB =    SERDES_BASEADDR + 32'h00006334;
parameter SERDES_L1_PLL_FBDIV_G3B_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G1A_MSB =    SERDES_BASEADDR + 32'h00006338;
parameter SERDES_L1_PLL_FBDIV_G1A_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G1B_MSB =    SERDES_BASEADDR + 32'h0000633C;
parameter SERDES_L1_PLL_FBDIV_G1B_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G2A_MSB =    SERDES_BASEADDR + 32'h00006340;
parameter SERDES_L1_PLL_FBDIV_G2A_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G2B_MSB =    SERDES_BASEADDR + 32'h00006344;
parameter SERDES_L1_PLL_FBDIV_G2B_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G3A_MSB =    SERDES_BASEADDR + 32'h00006348;
parameter SERDES_L1_PLL_FBDIV_G3A_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_G3B_MSB =    SERDES_BASEADDR + 32'h0000634C;
parameter SERDES_L1_PLL_FBDIV_G3B_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_IPDIV =    SERDES_BASEADDR + 32'h00006350;
parameter SERDES_L1_PLL_IPDIV_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_FRAC_0_LSB =    SERDES_BASEADDR + 32'h00006354;
parameter SERDES_L1_PLL_FBDIV_FRAC_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_FRAC_1 =    SERDES_BASEADDR + 32'h00006358;
parameter SERDES_L1_PLL_FBDIV_FRAC_1_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_FRAC_2 =    SERDES_BASEADDR + 32'h0000635C;
parameter SERDES_L1_PLL_FBDIV_FRAC_2_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_FBDIV_FRAC_3_MSB =    SERDES_BASEADDR + 32'h00006360;
parameter SERDES_L1_PLL_FBDIV_FRAC_3_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_PWR_SEQ_WAIT_TIME =    SERDES_BASEADDR + 32'h00006364;
parameter SERDES_L1_PLL_PWR_SEQ_WAIT_TIME_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_SS_STEPS_0_LSB =    SERDES_BASEADDR + 32'h00006368;
parameter SERDES_L1_PLL_SS_STEPS_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_SS_STEPS_1_MSB =    SERDES_BASEADDR + 32'h0000636C;
parameter SERDES_L1_PLL_SS_STEPS_1_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_SS_STEP_SIZE_0_LSB =    SERDES_BASEADDR + 32'h00006370;
parameter SERDES_L1_PLL_SS_STEP_SIZE_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_SS_STEP_SIZE_1 =    SERDES_BASEADDR + 32'h00006374;
parameter SERDES_L1_PLL_SS_STEP_SIZE_1_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_SS_STEP_SIZE_2 =    SERDES_BASEADDR + 32'h00006378;
parameter SERDES_L1_PLL_SS_STEP_SIZE_2_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_SS_STEP_SIZE_3_MSB =    SERDES_BASEADDR + 32'h0000637C;
parameter SERDES_L1_PLL_SS_STEP_SIZE_3_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_TM_MASK_CFG_UPDT =    SERDES_BASEADDR + 32'h00006380;
parameter SERDES_L1_TM_MASK_CFG_UPDT_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_FORCE_DIV =    SERDES_BASEADDR + 32'h00006384;
parameter SERDES_L1_PLL_TM_FORCE_DIV_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_COARSE_CODE_1_LSB =    SERDES_BASEADDR + 32'h00006388;
parameter SERDES_L1_PLL_TM_COARSE_CODE_1_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_COARSE_CODE_2_LSB =    SERDES_BASEADDR + 32'h0000638C;
parameter SERDES_L1_PLL_TM_COARSE_CODE_2_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_COARSE_CODE_3_LSB =    SERDES_BASEADDR + 32'h00006390;
parameter SERDES_L1_PLL_TM_COARSE_CODE_3_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_COARSE_CODE_4_LSB =    SERDES_BASEADDR + 32'h00006394;
parameter SERDES_L1_PLL_TM_COARSE_CODE_4_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_COARSE_CODE_5_LSB =    SERDES_BASEADDR + 32'h00006398;
parameter SERDES_L1_PLL_TM_COARSE_CODE_5_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_COARSE_CODE_6_LSB =    SERDES_BASEADDR + 32'h0000639C;
parameter SERDES_L1_PLL_TM_COARSE_CODE_6_LSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_COARSE_CODE_1_2_MSB =    SERDES_BASEADDR + 32'h000063A0;
parameter SERDES_L1_PLL_TM_COARSE_CODE_1_2_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_COARSE_CODE_3_4_MSB =    SERDES_BASEADDR + 32'h000063A4;
parameter SERDES_L1_PLL_TM_COARSE_CODE_3_4_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_COARSE_CODE_5_6_MSB =    SERDES_BASEADDR + 32'h000063A8;
parameter SERDES_L1_PLL_TM_COARSE_CODE_5_6_MSB_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_SHARED_0 =    SERDES_BASEADDR + 32'h000063AC;
parameter SERDES_L1_PLL_TM_SHARED_0_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_FRAC_OFFSET_0 =    SERDES_BASEADDR + 32'h000063B0;
parameter SERDES_L1_PLL_TM_FRAC_OFFSET_0_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_FRAC_OFFSET_1 =    SERDES_BASEADDR + 32'h000063B4;
parameter SERDES_L1_PLL_TM_FRAC_OFFSET_1_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_TM_FRAC_OFFSET_2 =    SERDES_BASEADDR + 32'h000063B8;
parameter SERDES_L1_PLL_TM_FRAC_OFFSET_2_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_STATUS_READ_0 =    SERDES_BASEADDR + 32'h000063E0;
parameter SERDES_L1_PLL_STATUS_READ_0_DEFVAL =   32'h0;
parameter SERDES_L1_PLL_STATUS_READ_1 =    SERDES_BASEADDR + 32'h000063E4;
parameter SERDES_L1_PLL_STATUS_READ_1_DEFVAL =   32'h1;
parameter SERDES_L1_UPHY_GLOBAL_CTRL =    SERDES_BASEADDR + 32'h00007000;
parameter SERDES_L1_UPHY_GLOBAL_CTRL_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_CTRL_1 =    SERDES_BASEADDR + 32'h00007004;
parameter SERDES_L1_BIST_CTRL_1_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_CTRL_2 =    SERDES_BASEADDR + 32'h00007008;
parameter SERDES_L1_BIST_CTRL_2_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_RUN_LEN_L =    SERDES_BASEADDR + 32'h0000700C;
parameter SERDES_L1_BIST_RUN_LEN_L_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_ERR_INJ_POINT_L =    SERDES_BASEADDR + 32'h00007010;
parameter SERDES_L1_BIST_ERR_INJ_POINT_L_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_RUNLEN_ERR_INJ_H =    SERDES_BASEADDR + 32'h00007014;
parameter SERDES_L1_BIST_RUNLEN_ERR_INJ_H_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_IDLE_TIME =    SERDES_BASEADDR + 32'h00007018;
parameter SERDES_L1_BIST_IDLE_TIME_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_MARKER_L =    SERDES_BASEADDR + 32'h0000701C;
parameter SERDES_L1_BIST_MARKER_L_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_IDLE_CHAR_L =    SERDES_BASEADDR + 32'h00007020;
parameter SERDES_L1_BIST_IDLE_CHAR_L_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_MARKER_IDLE_H =    SERDES_BASEADDR + 32'h00007024;
parameter SERDES_L1_BIST_MARKER_IDLE_H_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_LOW_PULSE_TIME =    SERDES_BASEADDR + 32'h00007028;
parameter SERDES_L1_BIST_LOW_PULSE_TIME_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_TOTAL_PULSE_TIME =    SERDES_BASEADDR + 32'h0000702C;
parameter SERDES_L1_BIST_TOTAL_PULSE_TIME_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_TEST_PAT_1 =    SERDES_BASEADDR + 32'h00007030;
parameter SERDES_L1_BIST_TEST_PAT_1_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_TEST_PAT_2 =    SERDES_BASEADDR + 32'h00007034;
parameter SERDES_L1_BIST_TEST_PAT_2_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_TEST_PAT_3 =    SERDES_BASEADDR + 32'h00007038;
parameter SERDES_L1_BIST_TEST_PAT_3_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_TEST_PAT_4 =    SERDES_BASEADDR + 32'h0000703C;
parameter SERDES_L1_BIST_TEST_PAT_4_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_TEST_PAT_MSBS =    SERDES_BASEADDR + 32'h00007040;
parameter SERDES_L1_BIST_TEST_PAT_MSBS_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_PKT_NUM =    SERDES_BASEADDR + 32'h00007044;
parameter SERDES_L1_BIST_PKT_NUM_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_FRM_IDLE_TIME =    SERDES_BASEADDR + 32'h00007048;
parameter SERDES_L1_BIST_FRM_IDLE_TIME_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_PKT_CTR_L =    SERDES_BASEADDR + 32'h0000704C;
parameter SERDES_L1_BIST_PKT_CTR_L_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_PKT_CTR_H =    SERDES_BASEADDR + 32'h00007050;
parameter SERDES_L1_BIST_PKT_CTR_H_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_ERR_CTR_L =    SERDES_BASEADDR + 32'h00007054;
parameter SERDES_L1_BIST_ERR_CTR_L_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_ERR_CTR_H =    SERDES_BASEADDR + 32'h00007058;
parameter SERDES_L1_BIST_ERR_CTR_H_DEFVAL =   32'h0;
parameter SERDES_L1_CLK_DIV_CNT =    SERDES_BASEADDR + 32'h0000705C;
parameter SERDES_L1_CLK_DIV_CNT_DEFVAL =   32'h19;
parameter SERDES_L1_DATA_BUS_WID =    SERDES_BASEADDR + 32'h00007060;
parameter SERDES_L1_DATA_BUS_WID_DEFVAL =   32'h1;
parameter SERDES_L1_ANADIG_BYPASS =    SERDES_BASEADDR + 32'h00007064;
parameter SERDES_L1_ANADIG_BYPASS_DEFVAL =   32'h0;
parameter SERDES_L1_BIST_FILLER_OUT =    SERDES_BASEADDR + 32'h00007068;
parameter SERDES_L1_BIST_FILLER_OUT_DEFVAL =   32'h1;
parameter SERDES_L1_BIST_FORCE_MK_RST =    SERDES_BASEADDR + 32'h0000706C;
parameter SERDES_L1_BIST_FORCE_MK_RST_DEFVAL =   32'h0;
parameter SERDES_L1_SPARE_IN =    SERDES_BASEADDR + 32'h00007070;
parameter SERDES_L1_SPARE_IN_DEFVAL =   32'h0;
parameter SERDES_L1_SPARE_OUT =    SERDES_BASEADDR + 32'h00007074;
parameter SERDES_L1_SPARE_OUT_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_0 =    SERDES_BASEADDR + 32'h00008000;
parameter SERDES_L2_TX_ANA_TM_0_DEFVAL =   32'h28;
parameter SERDES_L2_TX_ANA_TM_3 =    SERDES_BASEADDR + 32'h0000800C;
parameter SERDES_L2_TX_ANA_TM_3_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_4 =    SERDES_BASEADDR + 32'h00008010;
parameter SERDES_L2_TX_ANA_TM_4_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_5 =    SERDES_BASEADDR + 32'h00008014;
parameter SERDES_L2_TX_ANA_TM_5_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_9 =    SERDES_BASEADDR + 32'h00008024;
parameter SERDES_L2_TX_ANA_TM_9_DEFVAL =   32'h3f;
parameter SERDES_L2_TX_ANA_TM_10 =    SERDES_BASEADDR + 32'h00008028;
parameter SERDES_L2_TX_ANA_TM_10_DEFVAL =   32'h30;
parameter SERDES_L2_TX_ANA_TM_13 =    SERDES_BASEADDR + 32'h00008034;
parameter SERDES_L2_TX_ANA_TM_13_DEFVAL =   32'h2;
parameter SERDES_L2_TX_ANA_TM_14 =    SERDES_BASEADDR + 32'h00008038;
parameter SERDES_L2_TX_ANA_TM_14_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_15 =    SERDES_BASEADDR + 32'h0000803C;
parameter SERDES_L2_TX_ANA_TM_15_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_16 =    SERDES_BASEADDR + 32'h00008040;
parameter SERDES_L2_TX_ANA_TM_16_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_18 =    SERDES_BASEADDR + 32'h00008048;
parameter SERDES_L2_TX_ANA_TM_18_DEFVAL =   32'h2;
parameter SERDES_L2_TX_ANA_TM_19 =    SERDES_BASEADDR + 32'h0000804C;
parameter SERDES_L2_TX_ANA_TM_19_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_20 =    SERDES_BASEADDR + 32'h00008050;
parameter SERDES_L2_TX_ANA_TM_20_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_21 =    SERDES_BASEADDR + 32'h00008054;
parameter SERDES_L2_TX_ANA_TM_21_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_61 =    SERDES_BASEADDR + 32'h000080F4;
parameter SERDES_L2_TX_DIG_TM_61_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_62 =    SERDES_BASEADDR + 32'h000080F8;
parameter SERDES_L2_TX_DIG_TM_62_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_65 =    SERDES_BASEADDR + 32'h00008104;
parameter SERDES_L2_TX_DIG_TM_65_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_67 =    SERDES_BASEADDR + 32'h0000810C;
parameter SERDES_L2_TX_DIG_TM_67_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_68 =    SERDES_BASEADDR + 32'h00008110;
parameter SERDES_L2_TX_DIG_TM_68_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_69 =    SERDES_BASEADDR + 32'h00008114;
parameter SERDES_L2_TX_DIG_TM_69_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_76 =    SERDES_BASEADDR + 32'h00008130;
parameter SERDES_L2_TX_DIG_TM_76_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_77 =    SERDES_BASEADDR + 32'h00008134;
parameter SERDES_L2_TX_DIG_TM_77_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_78 =    SERDES_BASEADDR + 32'h00008138;
parameter SERDES_L2_TX_DIG_TM_78_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_79 =    SERDES_BASEADDR + 32'h0000813C;
parameter SERDES_L2_TX_DIG_TM_79_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_80 =    SERDES_BASEADDR + 32'h00008140;
parameter SERDES_L2_TX_DIG_TM_80_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_81 =    SERDES_BASEADDR + 32'h00008144;
parameter SERDES_L2_TX_DIG_TM_81_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_82 =    SERDES_BASEADDR + 32'h00008148;
parameter SERDES_L2_TX_DIG_TM_82_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_83 =    SERDES_BASEADDR + 32'h0000814C;
parameter SERDES_L2_TX_DIG_TM_83_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_84 =    SERDES_BASEADDR + 32'h00008150;
parameter SERDES_L2_TX_DIG_TM_84_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_85 =    SERDES_BASEADDR + 32'h00008154;
parameter SERDES_L2_TX_ANA_TM_85_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_87 =    SERDES_BASEADDR + 32'h0000815C;
parameter SERDES_L2_TX_ANA_TM_87_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_88 =    SERDES_BASEADDR + 32'h00008160;
parameter SERDES_L2_TX_ANA_TM_88_DEFVAL =   32'h96;
parameter SERDES_L2_TX_ANA_TM_89 =    SERDES_BASEADDR + 32'h00008164;
parameter SERDES_L2_TX_ANA_TM_89_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_90 =    SERDES_BASEADDR + 32'h00008168;
parameter SERDES_L2_TX_ANA_TM_90_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_91 =    SERDES_BASEADDR + 32'h0000816C;
parameter SERDES_L2_TX_DIG_TM_91_DEFVAL =   32'h1a;
parameter SERDES_L2_TX_DIG_TM_92 =    SERDES_BASEADDR + 32'h00008170;
parameter SERDES_L2_TX_DIG_TM_92_DEFVAL =   32'ha;
parameter SERDES_L2_TX_ANA_TM_95 =    SERDES_BASEADDR + 32'h0000817C;
parameter SERDES_L2_TX_ANA_TM_95_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_96 =    SERDES_BASEADDR + 32'h00008180;
parameter SERDES_L2_TX_ANA_TM_96_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_97 =    SERDES_BASEADDR + 32'h00008184;
parameter SERDES_L2_TX_ANA_TM_97_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_98 =    SERDES_BASEADDR + 32'h00008188;
parameter SERDES_L2_TX_DIG_TM_98_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_99 =    SERDES_BASEADDR + 32'h0000818C;
parameter SERDES_L2_TX_DIG_TM_99_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_100 =    SERDES_BASEADDR + 32'h00008190;
parameter SERDES_L2_TX_DIG_TM_100_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_101 =    SERDES_BASEADDR + 32'h00008194;
parameter SERDES_L2_TX_DIG_TM_101_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_102 =    SERDES_BASEADDR + 32'h00008198;
parameter SERDES_L2_TX_DIG_TM_102_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_103 =    SERDES_BASEADDR + 32'h0000819C;
parameter SERDES_L2_TX_DIG_TM_103_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_104 =    SERDES_BASEADDR + 32'h000081A0;
parameter SERDES_L2_TX_DIG_TM_104_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_105 =    SERDES_BASEADDR + 32'h000081A4;
parameter SERDES_L2_TX_DIG_TM_105_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_106 =    SERDES_BASEADDR + 32'h000081A8;
parameter SERDES_L2_TX_DIG_TM_106_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_107 =    SERDES_BASEADDR + 32'h000081AC;
parameter SERDES_L2_TX_DIG_TM_107_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_108 =    SERDES_BASEADDR + 32'h000081B0;
parameter SERDES_L2_TX_DIG_TM_108_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_109 =    SERDES_BASEADDR + 32'h000081B4;
parameter SERDES_L2_TX_DIG_TM_109_DEFVAL =   32'h0;
parameter SERDES_L2_TX_DIG_TM_110 =    SERDES_BASEADDR + 32'h000081B8;
parameter SERDES_L2_TX_DIG_TM_110_DEFVAL =   32'h9;
parameter SERDES_L2_TX_DIG_TM_111 =    SERDES_BASEADDR + 32'h000081BC;
parameter SERDES_L2_TX_DIG_TM_111_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_112 =    SERDES_BASEADDR + 32'h000081C0;
parameter SERDES_L2_TX_ANA_TM_112_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_113 =    SERDES_BASEADDR + 32'h000081C4;
parameter SERDES_L2_TX_ANA_TM_113_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_114 =    SERDES_BASEADDR + 32'h000081C8;
parameter SERDES_L2_TX_ANA_TM_114_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_115 =    SERDES_BASEADDR + 32'h000081CC;
parameter SERDES_L2_TX_ANA_TM_115_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_116 =    SERDES_BASEADDR + 32'h000081D0;
parameter SERDES_L2_TX_ANA_TM_116_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_117 =    SERDES_BASEADDR + 32'h000081D4;
parameter SERDES_L2_TX_ANA_TM_117_DEFVAL =   32'h0;
parameter SERDES_L2_TX_ANA_TM_118 =    SERDES_BASEADDR + 32'h000081D8;
parameter SERDES_L2_TX_ANA_TM_118_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_0 =    SERDES_BASEADDR + 32'h00008800;
parameter SERDES_L2_TXPMA_TM_0_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_1 =    SERDES_BASEADDR + 32'h00008804;
parameter SERDES_L2_TXPMA_TM_1_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_2 =    SERDES_BASEADDR + 32'h00008808;
parameter SERDES_L2_TXPMA_TM_2_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_3 =    SERDES_BASEADDR + 32'h0000880C;
parameter SERDES_L2_TXPMA_TM_3_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_4 =    SERDES_BASEADDR + 32'h00008810;
parameter SERDES_L2_TXPMA_TM_4_DEFVAL =   32'h2;
parameter SERDES_L2_TXPMA_TM_5 =    SERDES_BASEADDR + 32'h00008814;
parameter SERDES_L2_TXPMA_TM_5_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_6 =    SERDES_BASEADDR + 32'h00008818;
parameter SERDES_L2_TXPMA_TM_6_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_7 =    SERDES_BASEADDR + 32'h0000881C;
parameter SERDES_L2_TXPMA_TM_7_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_8 =    SERDES_BASEADDR + 32'h00008820;
parameter SERDES_L2_TXPMA_TM_8_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_9 =    SERDES_BASEADDR + 32'h00008824;
parameter SERDES_L2_TXPMA_TM_9_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_10 =    SERDES_BASEADDR + 32'h00008828;
parameter SERDES_L2_TXPMA_TM_10_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_11 =    SERDES_BASEADDR + 32'h0000882C;
parameter SERDES_L2_TXPMA_TM_11_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_12 =    SERDES_BASEADDR + 32'h00008830;
parameter SERDES_L2_TXPMA_TM_12_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_13 =    SERDES_BASEADDR + 32'h00008834;
parameter SERDES_L2_TXPMA_TM_13_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_14 =    SERDES_BASEADDR + 32'h00008838;
parameter SERDES_L2_TXPMA_TM_14_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_15 =    SERDES_BASEADDR + 32'h0000883C;
parameter SERDES_L2_TXPMA_TM_15_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_16 =    SERDES_BASEADDR + 32'h00008840;
parameter SERDES_L2_TXPMA_TM_16_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_17 =    SERDES_BASEADDR + 32'h00008844;
parameter SERDES_L2_TXPMA_TM_17_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_18 =    SERDES_BASEADDR + 32'h00008848;
parameter SERDES_L2_TXPMA_TM_18_DEFVAL =   32'hf;
parameter SERDES_L2_TXPMA_TM_19 =    SERDES_BASEADDR + 32'h0000884C;
parameter SERDES_L2_TXPMA_TM_19_DEFVAL =   32'h3;
parameter SERDES_L2_TXPMA_TM_20 =    SERDES_BASEADDR + 32'h00008850;
parameter SERDES_L2_TXPMA_TM_20_DEFVAL =   32'h6;
parameter SERDES_L2_TXPMA_TM_21 =    SERDES_BASEADDR + 32'h00008854;
parameter SERDES_L2_TXPMA_TM_21_DEFVAL =   32'h3;
parameter SERDES_L2_TXPMA_TM_22 =    SERDES_BASEADDR + 32'h00008858;
parameter SERDES_L2_TXPMA_TM_22_DEFVAL =   32'h6;
parameter SERDES_L2_TXPMA_TM_23 =    SERDES_BASEADDR + 32'h0000885C;
parameter SERDES_L2_TXPMA_TM_23_DEFVAL =   32'h3;
parameter SERDES_L2_TXPMA_TM_24 =    SERDES_BASEADDR + 32'h00008860;
parameter SERDES_L2_TXPMA_TM_24_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_25 =    SERDES_BASEADDR + 32'h00008864;
parameter SERDES_L2_TXPMA_TM_25_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_TM_26 =    SERDES_BASEADDR + 32'h00008868;
parameter SERDES_L2_TXPMA_TM_26_DEFVAL =   32'h64;
parameter SERDES_L2_TXPMA_TM_27 =    SERDES_BASEADDR + 32'h0000886C;
parameter SERDES_L2_TXPMA_TM_27_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_ST_0 =    SERDES_BASEADDR + 32'h00008B00;
parameter SERDES_L2_TXPMA_ST_0_DEFVAL =   32'h1;
parameter SERDES_L2_TXPMA_ST_1 =    SERDES_BASEADDR + 32'h00008B04;
parameter SERDES_L2_TXPMA_ST_1_DEFVAL =   32'h1;
parameter SERDES_L2_TXPMA_ST_2 =    SERDES_BASEADDR + 32'h00008B08;
parameter SERDES_L2_TXPMA_ST_2_DEFVAL =   32'h4;
parameter SERDES_L2_TXPMA_ST_3 =    SERDES_BASEADDR + 32'h00008B0C;
parameter SERDES_L2_TXPMA_ST_3_DEFVAL =   32'h20;
parameter SERDES_L2_TXPMA_ST_4 =    SERDES_BASEADDR + 32'h00008B10;
parameter SERDES_L2_TXPMA_ST_4_DEFVAL =   32'h20;
parameter SERDES_L2_TXPMA_ST_5 =    SERDES_BASEADDR + 32'h00008B14;
parameter SERDES_L2_TXPMA_ST_5_DEFVAL =   32'h20;
parameter SERDES_L2_TXPMA_ST_6 =    SERDES_BASEADDR + 32'h00008B18;
parameter SERDES_L2_TXPMA_ST_6_DEFVAL =   32'hb;
parameter SERDES_L2_TXPMA_ST_7 =    SERDES_BASEADDR + 32'h00008B1C;
parameter SERDES_L2_TXPMA_ST_7_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_ST_8 =    SERDES_BASEADDR + 32'h00008B20;
parameter SERDES_L2_TXPMA_ST_8_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMA_ST_9 =    SERDES_BASEADDR + 32'h00008B24;
parameter SERDES_L2_TXPMA_ST_9_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_0 =    SERDES_BASEADDR + 32'h00008C00;
parameter SERDES_L2_TXPMD_TM_0_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_1 =    SERDES_BASEADDR + 32'h00008C04;
parameter SERDES_L2_TXPMD_TM_1_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_2 =    SERDES_BASEADDR + 32'h00008C08;
parameter SERDES_L2_TXPMD_TM_2_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_3 =    SERDES_BASEADDR + 32'h00008C0C;
parameter SERDES_L2_TXPMD_TM_3_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_4 =    SERDES_BASEADDR + 32'h00008C10;
parameter SERDES_L2_TXPMD_TM_4_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_5 =    SERDES_BASEADDR + 32'h00008C14;
parameter SERDES_L2_TXPMD_TM_5_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_6 =    SERDES_BASEADDR + 32'h00008C18;
parameter SERDES_L2_TXPMD_TM_6_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_7 =    SERDES_BASEADDR + 32'h00008C1C;
parameter SERDES_L2_TXPMD_TM_7_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_8 =    SERDES_BASEADDR + 32'h00008C20;
parameter SERDES_L2_TXPMD_TM_8_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_9 =    SERDES_BASEADDR + 32'h00008C24;
parameter SERDES_L2_TXPMD_TM_9_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_10 =    SERDES_BASEADDR + 32'h00008C28;
parameter SERDES_L2_TXPMD_TM_10_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_11 =    SERDES_BASEADDR + 32'h00008C2C;
parameter SERDES_L2_TXPMD_TM_11_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_12 =    SERDES_BASEADDR + 32'h00008C30;
parameter SERDES_L2_TXPMD_TM_12_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_13 =    SERDES_BASEADDR + 32'h00008C34;
parameter SERDES_L2_TXPMD_TM_13_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_14 =    SERDES_BASEADDR + 32'h00008C38;
parameter SERDES_L2_TXPMD_TM_14_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_15 =    SERDES_BASEADDR + 32'h00008C3C;
parameter SERDES_L2_TXPMD_TM_15_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_16 =    SERDES_BASEADDR + 32'h00008C40;
parameter SERDES_L2_TXPMD_TM_16_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_17 =    SERDES_BASEADDR + 32'h00008C44;
parameter SERDES_L2_TXPMD_TM_17_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_18 =    SERDES_BASEADDR + 32'h00008C48;
parameter SERDES_L2_TXPMD_TM_18_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_19 =    SERDES_BASEADDR + 32'h00008C4C;
parameter SERDES_L2_TXPMD_TM_19_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_20 =    SERDES_BASEADDR + 32'h00008C50;
parameter SERDES_L2_TXPMD_TM_20_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_21 =    SERDES_BASEADDR + 32'h00008C54;
parameter SERDES_L2_TXPMD_TM_21_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_22 =    SERDES_BASEADDR + 32'h00008C58;
parameter SERDES_L2_TXPMD_TM_22_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_23 =    SERDES_BASEADDR + 32'h00008C5C;
parameter SERDES_L2_TXPMD_TM_23_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_24 =    SERDES_BASEADDR + 32'h00008C60;
parameter SERDES_L2_TXPMD_TM_24_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_25 =    SERDES_BASEADDR + 32'h00008C64;
parameter SERDES_L2_TXPMD_TM_25_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_26 =    SERDES_BASEADDR + 32'h00008C68;
parameter SERDES_L2_TXPMD_TM_26_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_27 =    SERDES_BASEADDR + 32'h00008C6C;
parameter SERDES_L2_TXPMD_TM_27_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_28 =    SERDES_BASEADDR + 32'h00008C70;
parameter SERDES_L2_TXPMD_TM_28_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_29 =    SERDES_BASEADDR + 32'h00008C74;
parameter SERDES_L2_TXPMD_TM_29_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_30 =    SERDES_BASEADDR + 32'h00008C78;
parameter SERDES_L2_TXPMD_TM_30_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_31 =    SERDES_BASEADDR + 32'h00008C7C;
parameter SERDES_L2_TXPMD_TM_31_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_32 =    SERDES_BASEADDR + 32'h00008C80;
parameter SERDES_L2_TXPMD_TM_32_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_33 =    SERDES_BASEADDR + 32'h00008C84;
parameter SERDES_L2_TXPMD_TM_33_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_34 =    SERDES_BASEADDR + 32'h00008C88;
parameter SERDES_L2_TXPMD_TM_34_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_35 =    SERDES_BASEADDR + 32'h00008C8C;
parameter SERDES_L2_TXPMD_TM_35_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_36 =    SERDES_BASEADDR + 32'h00008C90;
parameter SERDES_L2_TXPMD_TM_36_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_37 =    SERDES_BASEADDR + 32'h00008C94;
parameter SERDES_L2_TXPMD_TM_37_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_38 =    SERDES_BASEADDR + 32'h00008C98;
parameter SERDES_L2_TXPMD_TM_38_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_39 =    SERDES_BASEADDR + 32'h00008C9C;
parameter SERDES_L2_TXPMD_TM_39_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_40 =    SERDES_BASEADDR + 32'h00008CA0;
parameter SERDES_L2_TXPMD_TM_40_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_41 =    SERDES_BASEADDR + 32'h00008CA4;
parameter SERDES_L2_TXPMD_TM_41_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_42 =    SERDES_BASEADDR + 32'h00008CA8;
parameter SERDES_L2_TXPMD_TM_42_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_43 =    SERDES_BASEADDR + 32'h00008CAC;
parameter SERDES_L2_TXPMD_TM_43_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_44 =    SERDES_BASEADDR + 32'h00008CB0;
parameter SERDES_L2_TXPMD_TM_44_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_45 =    SERDES_BASEADDR + 32'h00008CB4;
parameter SERDES_L2_TXPMD_TM_45_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_46 =    SERDES_BASEADDR + 32'h00008CB8;
parameter SERDES_L2_TXPMD_TM_46_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_47 =    SERDES_BASEADDR + 32'h00008CBC;
parameter SERDES_L2_TXPMD_TM_47_DEFVAL =   32'h0;
parameter SERDES_L2_TXPMD_TM_48 =    SERDES_BASEADDR + 32'h00008CC0;
parameter SERDES_L2_TXPMD_TM_48_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_1 =    SERDES_BASEADDR + 32'h00009004;
parameter SERDES_L2_TM_ANA_BYP_1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_2 =    SERDES_BASEADDR + 32'h00009008;
parameter SERDES_L2_TM_ANA_BYP_2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_3 =    SERDES_BASEADDR + 32'h0000900C;
parameter SERDES_L2_TM_ANA_BYP_3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_4 =    SERDES_BASEADDR + 32'h00009010;
parameter SERDES_L2_TM_ANA_BYP_4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_5 =    SERDES_BASEADDR + 32'h00009014;
parameter SERDES_L2_TM_ANA_BYP_5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_7 =    SERDES_BASEADDR + 32'h00009018;
parameter SERDES_L2_TM_ANA_BYP_7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_8 =    SERDES_BASEADDR + 32'h0000901C;
parameter SERDES_L2_TM_ANA_BYP_8_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_9 =    SERDES_BASEADDR + 32'h00009020;
parameter SERDES_L2_TM_ANA_BYP_9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_10 =    SERDES_BASEADDR + 32'h00009024;
parameter SERDES_L2_TM_ANA_BYP_10_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_11 =    SERDES_BASEADDR + 32'h00009028;
parameter SERDES_L2_TM_ANA_BYP_11_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_12 =    SERDES_BASEADDR + 32'h0000902C;
parameter SERDES_L2_TM_ANA_BYP_12_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_13 =    SERDES_BASEADDR + 32'h00009030;
parameter SERDES_L2_TM_ANA_BYP_13_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_14 =    SERDES_BASEADDR + 32'h00009034;
parameter SERDES_L2_TM_ANA_BYP_14_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_15 =    SERDES_BASEADDR + 32'h00009038;
parameter SERDES_L2_TM_ANA_BYP_15_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_16 =    SERDES_BASEADDR + 32'h0000903C;
parameter SERDES_L2_TM_ANA_BYP_16_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_17 =    SERDES_BASEADDR + 32'h00009040;
parameter SERDES_L2_TM_ANA_BYP_17_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_18 =    SERDES_BASEADDR + 32'h00009044;
parameter SERDES_L2_TM_ANA_BYP_18_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_20 =    SERDES_BASEADDR + 32'h00009048;
parameter SERDES_L2_TM_ANA_BYP_20_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_21 =    SERDES_BASEADDR + 32'h0000904C;
parameter SERDES_L2_TM_ANA_BYP_21_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_22 =    SERDES_BASEADDR + 32'h00009050;
parameter SERDES_L2_TM_ANA_BYP_22_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_BYP_23 =    SERDES_BASEADDR + 32'h00009054;
parameter SERDES_L2_TM_ANA_BYP_23_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_1 =    SERDES_BASEADDR + 32'h00009058;
parameter SERDES_L2_TM_DIG_1_DEFVAL =   32'h40;
parameter SERDES_L2_TM_DIG_2 =    SERDES_BASEADDR + 32'h0000905C;
parameter SERDES_L2_TM_DIG_2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_3 =    SERDES_BASEADDR + 32'h00009060;
parameter SERDES_L2_TM_DIG_3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_4 =    SERDES_BASEADDR + 32'h00009064;
parameter SERDES_L2_TM_DIG_4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_5 =    SERDES_BASEADDR + 32'h00009068;
parameter SERDES_L2_TM_DIG_5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_6 =    SERDES_BASEADDR + 32'h0000906C;
parameter SERDES_L2_TM_DIG_6_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_7 =    SERDES_BASEADDR + 32'h00009070;
parameter SERDES_L2_TM_DIG_7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_8 =    SERDES_BASEADDR + 32'h00009074;
parameter SERDES_L2_TM_DIG_8_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_9 =    SERDES_BASEADDR + 32'h00009078;
parameter SERDES_L2_TM_DIG_9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_10 =    SERDES_BASEADDR + 32'h0000907C;
parameter SERDES_L2_TM_DIG_10_DEFVAL =   32'h1;
parameter SERDES_L2_TM_DIG_11 =    SERDES_BASEADDR + 32'h00009080;
parameter SERDES_L2_TM_DIG_11_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_12 =    SERDES_BASEADDR + 32'h00009084;
parameter SERDES_L2_TM_DIG_12_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_13 =    SERDES_BASEADDR + 32'h00009088;
parameter SERDES_L2_TM_DIG_13_DEFVAL =   32'h1a;
parameter SERDES_L2_TM_DIG_14 =    SERDES_BASEADDR + 32'h0000908C;
parameter SERDES_L2_TM_DIG_14_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_15 =    SERDES_BASEADDR + 32'h00009090;
parameter SERDES_L2_TM_DIG_15_DEFVAL =   32'hd;
parameter SERDES_L2_TM_DIG_16 =    SERDES_BASEADDR + 32'h00009094;
parameter SERDES_L2_TM_DIG_16_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_17 =    SERDES_BASEADDR + 32'h00009098;
parameter SERDES_L2_TM_DIG_17_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_18 =    SERDES_BASEADDR + 32'h0000909C;
parameter SERDES_L2_TM_DIG_18_DEFVAL =   32'h2a;
parameter SERDES_L2_TM_DIG_19 =    SERDES_BASEADDR + 32'h000090A0;
parameter SERDES_L2_TM_DIG_19_DEFVAL =   32'h36;
parameter SERDES_L2_TM_DIG_20 =    SERDES_BASEADDR + 32'h000090A4;
parameter SERDES_L2_TM_DIG_20_DEFVAL =   32'h10;
parameter SERDES_L2_TM_DIG_21 =    SERDES_BASEADDR + 32'h000090A8;
parameter SERDES_L2_TM_DIG_21_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_22 =    SERDES_BASEADDR + 32'h000090AC;
parameter SERDES_L2_TM_DIG_22_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_23 =    SERDES_BASEADDR + 32'h000090B0;
parameter SERDES_L2_TM_DIG_23_DEFVAL =   32'h5;
parameter SERDES_L2_TM_DIG_24 =    SERDES_BASEADDR + 32'h000090B4;
parameter SERDES_L2_TM_DIG_24_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_25 =    SERDES_BASEADDR + 32'h000090B8;
parameter SERDES_L2_TM_DIG_25_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_26 =    SERDES_BASEADDR + 32'h000090BC;
parameter SERDES_L2_TM_DIG_26_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_27 =    SERDES_BASEADDR + 32'h000090C0;
parameter SERDES_L2_TM_DIG_27_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_28 =    SERDES_BASEADDR + 32'h000090C4;
parameter SERDES_L2_TM_DIG_28_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_29 =    SERDES_BASEADDR + 32'h000090C8;
parameter SERDES_L2_TM_DIG_29_DEFVAL =   32'h0;
parameter SERDES_L2_TM_AUX_0 =    SERDES_BASEADDR + 32'h000090CC;
parameter SERDES_L2_TM_AUX_0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_AUX_1 =    SERDES_BASEADDR + 32'h000090D0;
parameter SERDES_L2_TM_AUX_1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_AUX_2 =    SERDES_BASEADDR + 32'h000090D4;
parameter SERDES_L2_TM_AUX_2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_AUX_3 =    SERDES_BASEADDR + 32'h000090D8;
parameter SERDES_L2_TM_AUX_3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_AUX_4 =    SERDES_BASEADDR + 32'h000090DC;
parameter SERDES_L2_TM_AUX_4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_30 =    SERDES_BASEADDR + 32'h000090E0;
parameter SERDES_L2_TM_DIG_30_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_31 =    SERDES_BASEADDR + 32'h000090E4;
parameter SERDES_L2_TM_DIG_31_DEFVAL =   32'hfa;
parameter SERDES_L2_TM_DIG_32 =    SERDES_BASEADDR + 32'h000090E8;
parameter SERDES_L2_TM_DIG_32_DEFVAL =   32'hfa;
parameter SERDES_L2_TM_DIG_33 =    SERDES_BASEADDR + 32'h000090EC;
parameter SERDES_L2_TM_DIG_33_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_34 =    SERDES_BASEADDR + 32'h000090F0;
parameter SERDES_L2_TM_DIG_34_DEFVAL =   32'h1e;
parameter SERDES_L2_TM_DIG_35 =    SERDES_BASEADDR + 32'h000090F4;
parameter SERDES_L2_TM_DIG_35_DEFVAL =   32'h18;
parameter SERDES_L2_TM_DIG_36 =    SERDES_BASEADDR + 32'h000090F8;
parameter SERDES_L2_TM_DIG_36_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DIG_37 =    SERDES_BASEADDR + 32'h000090FC;
parameter SERDES_L2_TM_DIG_37_DEFVAL =   32'h0;
parameter SERDES_L2_TM_LFPS_1 =    SERDES_BASEADDR + 32'h00009800;
parameter SERDES_L2_TM_LFPS_1_DEFVAL =   32'h88;
parameter SERDES_L2_TM_LFPS_2 =    SERDES_BASEADDR + 32'h00009804;
parameter SERDES_L2_TM_LFPS_2_DEFVAL =   32'h34;
parameter SERDES_L2_TM_LFPS_3 =    SERDES_BASEADDR + 32'h00009808;
parameter SERDES_L2_TM_LFPS_3_DEFVAL =   32'h6c;
parameter SERDES_L2_TM_LFPS_4 =    SERDES_BASEADDR + 32'h0000980C;
parameter SERDES_L2_TM_LFPS_4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_RXPMA_1 =    SERDES_BASEADDR + 32'h00009810;
parameter SERDES_L2_TM_RXPMA_1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BSCAN_1 =    SERDES_BASEADDR + 32'h00009814;
parameter SERDES_L2_TM_BSCAN_1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_MPHY_SQ_1 =    SERDES_BASEADDR + 32'h00009818;
parameter SERDES_L2_TM_MPHY_SQ_1_DEFVAL =   32'h1;
parameter SERDES_L2_TM_LSRX_1 =    SERDES_BASEADDR + 32'h0000981C;
parameter SERDES_L2_TM_LSRX_1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_LSRX_2 =    SERDES_BASEADDR + 32'h00009820;
parameter SERDES_L2_TM_LSRX_2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SIGDET_1 =    SERDES_BASEADDR + 32'h00009824;
parameter SERDES_L2_TM_SIGDET_1_DEFVAL =   32'h34;
parameter SERDES_L2_TM_SIGDET_2 =    SERDES_BASEADDR + 32'h00009828;
parameter SERDES_L2_TM_SIGDET_2_DEFVAL =   32'hf;
parameter SERDES_L2_TM_DFT_1 =    SERDES_BASEADDR + 32'h0000982C;
parameter SERDES_L2_TM_DFT_1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DFT_2 =    SERDES_BASEADDR + 32'h00009830;
parameter SERDES_L2_TM_DFT_2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DFT_3 =    SERDES_BASEADDR + 32'h00009834;
parameter SERDES_L2_TM_DFT_3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DFT_4 =    SERDES_BASEADDR + 32'h00009838;
parameter SERDES_L2_TM_DFT_4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DFT_5 =    SERDES_BASEADDR + 32'h0000983C;
parameter SERDES_L2_TM_DFT_5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DFT_6 =    SERDES_BASEADDR + 32'h00009840;
parameter SERDES_L2_TM_DFT_6_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DFT_7 =    SERDES_BASEADDR + 32'h00009844;
parameter SERDES_L2_TM_DFT_7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DFT_8 =    SERDES_BASEADDR + 32'h00009848;
parameter SERDES_L2_TM_DFT_8_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DFT_9 =    SERDES_BASEADDR + 32'h0000984C;
parameter SERDES_L2_TM_DFT_9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_DFT_10 =    SERDES_BASEADDR + 32'h00009850;
parameter SERDES_L2_TM_DFT_10_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BG_1 =    SERDES_BASEADDR + 32'h00009854;
parameter SERDES_L2_TM_BG_1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BG_2 =    SERDES_BASEADDR + 32'h00009858;
parameter SERDES_L2_TM_BG_2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BG_3 =    SERDES_BASEADDR + 32'h0000985C;
parameter SERDES_L2_TM_BG_3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BG_4 =    SERDES_BASEADDR + 32'h00009860;
parameter SERDES_L2_TM_BG_4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BG_5 =    SERDES_BASEADDR + 32'h00009864;
parameter SERDES_L2_TM_BG_5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BG_6 =    SERDES_BASEADDR + 32'h00009868;
parameter SERDES_L2_TM_BG_6_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BG_7 =    SERDES_BASEADDR + 32'h0000986C;
parameter SERDES_L2_TM_BG_7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BG_8 =    SERDES_BASEADDR + 32'h00009870;
parameter SERDES_L2_TM_BG_8_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BG_9 =    SERDES_BASEADDR + 32'h00009874;
parameter SERDES_L2_TM_BG_9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_BG_10 =    SERDES_BASEADDR + 32'h00009878;
parameter SERDES_L2_TM_BG_10_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SD0 =    SERDES_BASEADDR + 32'h0000987C;
parameter SERDES_L2_TM_SD0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SD1 =    SERDES_BASEADDR + 32'h00009880;
parameter SERDES_L2_TM_SD1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SD2 =    SERDES_BASEADDR + 32'h00009884;
parameter SERDES_L2_TM_SD2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SD3 =    SERDES_BASEADDR + 32'h00009888;
parameter SERDES_L2_TM_SD3_DEFVAL =   32'h4;
parameter SERDES_L2_TM_SD4 =    SERDES_BASEADDR + 32'h0000988C;
parameter SERDES_L2_TM_SD4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SD5 =    SERDES_BASEADDR + 32'h00009890;
parameter SERDES_L2_TM_SD5_DEFVAL =   32'ha;
parameter SERDES_L2_TM_SD6 =    SERDES_BASEADDR + 32'h00009894;
parameter SERDES_L2_TM_SD6_DEFVAL =   32'h0;
parameter SERDES_L2_TM_MISC1 =    SERDES_BASEADDR + 32'h00009898;
parameter SERDES_L2_TM_MISC1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_MISC2 =    SERDES_BASEADDR + 32'h0000989C;
parameter SERDES_L2_TM_MISC2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYE_SURF0 =    SERDES_BASEADDR + 32'h000098A0;
parameter SERDES_L2_TM_EYE_SURF0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYE_SURF1 =    SERDES_BASEADDR + 32'h000098A4;
parameter SERDES_L2_TM_EYE_SURF1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYE_SURF2 =    SERDES_BASEADDR + 32'h000098A8;
parameter SERDES_L2_TM_EYE_SURF2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYE_SURF3 =    SERDES_BASEADDR + 32'h000098AC;
parameter SERDES_L2_TM_EYE_SURF3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYE_SURF4 =    SERDES_BASEADDR + 32'h000098B0;
parameter SERDES_L2_TM_EYE_SURF4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYE_SURF5 =    SERDES_BASEADDR + 32'h000098B4;
parameter SERDES_L2_TM_EYE_SURF5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYE_SURF6 =    SERDES_BASEADDR + 32'h000098B8;
parameter SERDES_L2_TM_EYE_SURF6_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYE_SURF7 =    SERDES_BASEADDR + 32'h000098BC;
parameter SERDES_L2_TM_EYE_SURF7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYE_SURF8 =    SERDES_BASEADDR + 32'h000098C0;
parameter SERDES_L2_TM_EYE_SURF8_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYE_SURF9 =    SERDES_BASEADDR + 32'h000098C4;
parameter SERDES_L2_TM_EYE_SURF9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SPARE =    SERDES_BASEADDR + 32'h000098C8;
parameter SERDES_L2_TM_SPARE_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ANA_EQ1 =    SERDES_BASEADDR + 32'h000098CC;
parameter SERDES_L2_TM_ANA_EQ1_DEFVAL =   32'hc;
parameter SERDES_L2_TM_ANA_E_PI0 =    SERDES_BASEADDR + 32'h000098D0;
parameter SERDES_L2_TM_ANA_E_PI0_DEFVAL =   32'ha0;
parameter SERDES_L2_TM_ANA_IQ_PI0 =    SERDES_BASEADDR + 32'h000098D4;
parameter SERDES_L2_TM_ANA_IQ_PI0_DEFVAL =   32'ha0;
parameter SERDES_L2_TM_ANA_MISC0 =    SERDES_BASEADDR + 32'h000098D8;
parameter SERDES_L2_TM_ANA_MISC0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_CODE_IQ_PH0 =    SERDES_BASEADDR + 32'h000098DC;
parameter SERDES_L2_TM_SAMP_CODE_IQ_PH0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_CODE_IQ_PH90 =    SERDES_BASEADDR + 32'h000098E0;
parameter SERDES_L2_TM_SAMP_CODE_IQ_PH90_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_CODE_IQ_PH180 =    SERDES_BASEADDR + 32'h000098E4;
parameter SERDES_L2_TM_SAMP_CODE_IQ_PH180_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_CODE_IQ_PH270 =    SERDES_BASEADDR + 32'h000098E8;
parameter SERDES_L2_TM_SAMP_CODE_IQ_PH270_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_CODE_E_PH0 =    SERDES_BASEADDR + 32'h000098EC;
parameter SERDES_L2_TM_SAMP_CODE_E_PH0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_CODE_E_PH180 =    SERDES_BASEADDR + 32'h000098F0;
parameter SERDES_L2_TM_SAMP_CODE_E_PH180_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL0 =    SERDES_BASEADDR + 32'h000098F4;
parameter SERDES_L2_TM_IQ_ILL0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL1 =    SERDES_BASEADDR + 32'h000098F8;
parameter SERDES_L2_TM_IQ_ILL1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL2 =    SERDES_BASEADDR + 32'h000098FC;
parameter SERDES_L2_TM_IQ_ILL2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL3 =    SERDES_BASEADDR + 32'h00009900;
parameter SERDES_L2_TM_IQ_ILL3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL4 =    SERDES_BASEADDR + 32'h00009904;
parameter SERDES_L2_TM_IQ_ILL4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL5 =    SERDES_BASEADDR + 32'h00009908;
parameter SERDES_L2_TM_IQ_ILL5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL6 =    SERDES_BASEADDR + 32'h0000990C;
parameter SERDES_L2_TM_IQ_ILL6_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL7 =    SERDES_BASEADDR + 32'h00009910;
parameter SERDES_L2_TM_IQ_ILL7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL8 =    SERDES_BASEADDR + 32'h00009914;
parameter SERDES_L2_TM_IQ_ILL8_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL9 =    SERDES_BASEADDR + 32'h00009918;
parameter SERDES_L2_TM_IQ_ILL9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_IQ_ILL10 =    SERDES_BASEADDR + 32'h0000991C;
parameter SERDES_L2_TM_IQ_ILL10_DEFVAL =   32'h3;
parameter SERDES_L2_TM_E_ILL0 =    SERDES_BASEADDR + 32'h00009920;
parameter SERDES_L2_TM_E_ILL0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_E_ILL1 =    SERDES_BASEADDR + 32'h00009924;
parameter SERDES_L2_TM_E_ILL1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_E_ILL2 =    SERDES_BASEADDR + 32'h00009928;
parameter SERDES_L2_TM_E_ILL2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_E_ILL3 =    SERDES_BASEADDR + 32'h0000992C;
parameter SERDES_L2_TM_E_ILL3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_E_ILL4 =    SERDES_BASEADDR + 32'h00009930;
parameter SERDES_L2_TM_E_ILL4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_E_ILL5 =    SERDES_BASEADDR + 32'h00009934;
parameter SERDES_L2_TM_E_ILL5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_E_ILL6 =    SERDES_BASEADDR + 32'h00009938;
parameter SERDES_L2_TM_E_ILL6_DEFVAL =   32'h0;
parameter SERDES_L2_TM_E_ILL7 =    SERDES_BASEADDR + 32'h0000993C;
parameter SERDES_L2_TM_E_ILL7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_E_ILL8 =    SERDES_BASEADDR + 32'h00009940;
parameter SERDES_L2_TM_E_ILL8_DEFVAL =   32'h0;
parameter SERDES_L2_TM_E_ILL9 =    SERDES_BASEADDR + 32'h00009944;
parameter SERDES_L2_TM_E_ILL9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_E_ILL10 =    SERDES_BASEADDR + 32'h00009948;
parameter SERDES_L2_TM_E_ILL10_DEFVAL =   32'h3;
parameter SERDES_L2_TM_EQ0 =    SERDES_BASEADDR + 32'h0000994C;
parameter SERDES_L2_TM_EQ0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ1 =    SERDES_BASEADDR + 32'h00009950;
parameter SERDES_L2_TM_EQ1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ2 =    SERDES_BASEADDR + 32'h00009954;
parameter SERDES_L2_TM_EQ2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ3 =    SERDES_BASEADDR + 32'h00009958;
parameter SERDES_L2_TM_EQ3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ4 =    SERDES_BASEADDR + 32'h0000995C;
parameter SERDES_L2_TM_EQ4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ5 =    SERDES_BASEADDR + 32'h00009960;
parameter SERDES_L2_TM_EQ5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ6 =    SERDES_BASEADDR + 32'h00009964;
parameter SERDES_L2_TM_EQ6_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ7 =    SERDES_BASEADDR + 32'h00009968;
parameter SERDES_L2_TM_EQ7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ8 =    SERDES_BASEADDR + 32'h0000996C;
parameter SERDES_L2_TM_EQ8_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ9 =    SERDES_BASEADDR + 32'h00009970;
parameter SERDES_L2_TM_EQ9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ10 =    SERDES_BASEADDR + 32'h00009974;
parameter SERDES_L2_TM_EQ10_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ11 =    SERDES_BASEADDR + 32'h00009978;
parameter SERDES_L2_TM_EQ11_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL7 =    SERDES_BASEADDR + 32'h0000997C;
parameter SERDES_L2_TM_ILL7_DEFVAL =   32'h5;
parameter SERDES_L2_TM_ILL8 =    SERDES_BASEADDR + 32'h00009980;
parameter SERDES_L2_TM_ILL8_DEFVAL =   32'h2;
parameter SERDES_L2_TM_ILL9 =    SERDES_BASEADDR + 32'h00009984;
parameter SERDES_L2_TM_ILL9_DEFVAL =   32'h40;
parameter SERDES_L2_TM_ILL10 =    SERDES_BASEADDR + 32'h00009988;
parameter SERDES_L2_TM_ILL10_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL11 =    SERDES_BASEADDR + 32'h0000998C;
parameter SERDES_L2_TM_ILL11_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL12 =    SERDES_BASEADDR + 32'h00009990;
parameter SERDES_L2_TM_ILL12_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL13 =    SERDES_BASEADDR + 32'h00009994;
parameter SERDES_L2_TM_ILL13_DEFVAL =   32'h1;
parameter SERDES_L2_TM_ILL14 =    SERDES_BASEADDR + 32'h00009998;
parameter SERDES_L2_TM_ILL14_DEFVAL =   32'h51;
parameter SERDES_L2_TM_FRZ_FSM0 =    SERDES_BASEADDR + 32'h0000999C;
parameter SERDES_L2_TM_FRZ_FSM0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_FRZ_FSM1 =    SERDES_BASEADDR + 32'h000099A0;
parameter SERDES_L2_TM_FRZ_FSM1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_RST_DLY =    SERDES_BASEADDR + 32'h000099A4;
parameter SERDES_L2_TM_RST_DLY_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL15 =    SERDES_BASEADDR + 32'h000099A8;
parameter SERDES_L2_TM_ILL15_DEFVAL =   32'h0;
parameter SERDES_L2_TM_MISC3 =    SERDES_BASEADDR + 32'h000099AC;
parameter SERDES_L2_TM_MISC3_DEFVAL =   32'h3;
parameter SERDES_L2_TM_EQ_OFFS1 =    SERDES_BASEADDR + 32'h000099B0;
parameter SERDES_L2_TM_EQ_OFFS1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP0 =    SERDES_BASEADDR + 32'h000099B4;
parameter SERDES_L2_TM_SAMP0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ12 =    SERDES_BASEADDR + 32'h000099B8;
parameter SERDES_L2_TM_EQ12_DEFVAL =   32'h0;
parameter SERDES_L2_TM_MISC4 =    SERDES_BASEADDR + 32'h000099BC;
parameter SERDES_L2_TM_MISC4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_STATUS0 =    SERDES_BASEADDR + 32'h00009A80;
parameter SERDES_L2_TM_SAMP_STATUS0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_STATUS1 =    SERDES_BASEADDR + 32'h00009A84;
parameter SERDES_L2_TM_SAMP_STATUS1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_STATUS2 =    SERDES_BASEADDR + 32'h00009A88;
parameter SERDES_L2_TM_SAMP_STATUS2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_STATUS3 =    SERDES_BASEADDR + 32'h00009A8C;
parameter SERDES_L2_TM_SAMP_STATUS3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_STATUS4 =    SERDES_BASEADDR + 32'h00009A90;
parameter SERDES_L2_TM_SAMP_STATUS4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SAMP_STATUS5 =    SERDES_BASEADDR + 32'h00009A94;
parameter SERDES_L2_TM_SAMP_STATUS5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS0 =    SERDES_BASEADDR + 32'h00009A98;
parameter SERDES_L2_TM_ILL_STATUS0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS1 =    SERDES_BASEADDR + 32'h00009A9C;
parameter SERDES_L2_TM_ILL_STATUS1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS2 =    SERDES_BASEADDR + 32'h00009AA0;
parameter SERDES_L2_TM_ILL_STATUS2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS3 =    SERDES_BASEADDR + 32'h00009AA4;
parameter SERDES_L2_TM_ILL_STATUS3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS4 =    SERDES_BASEADDR + 32'h00009AA8;
parameter SERDES_L2_TM_ILL_STATUS4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS5 =    SERDES_BASEADDR + 32'h00009AAC;
parameter SERDES_L2_TM_ILL_STATUS5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS6 =    SERDES_BASEADDR + 32'h00009AB0;
parameter SERDES_L2_TM_ILL_STATUS6_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS7 =    SERDES_BASEADDR + 32'h00009AB4;
parameter SERDES_L2_TM_ILL_STATUS7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS8 =    SERDES_BASEADDR + 32'h00009AB8;
parameter SERDES_L2_TM_ILL_STATUS8_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS9 =    SERDES_BASEADDR + 32'h00009ABC;
parameter SERDES_L2_TM_ILL_STATUS9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS10 =    SERDES_BASEADDR + 32'h00009AC0;
parameter SERDES_L2_TM_ILL_STATUS10_DEFVAL =   32'h0;
parameter SERDES_L2_TM_ILL_STATUS11 =    SERDES_BASEADDR + 32'h00009AC4;
parameter SERDES_L2_TM_ILL_STATUS11_DEFVAL =   32'h0;
parameter SERDES_L2_TM_MISC_ST_0 =    SERDES_BASEADDR + 32'h00009AC8;
parameter SERDES_L2_TM_MISC_ST_0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_SD_ST_0 =    SERDES_BASEADDR + 32'h00009ACC;
parameter SERDES_L2_TM_SD_ST_0_DEFVAL =   32'h12;
parameter SERDES_L2_TM_EYESURF_ST0 =    SERDES_BASEADDR + 32'h00009AD0;
parameter SERDES_L2_TM_EYESURF_ST0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EYESURF_ST1 =    SERDES_BASEADDR + 32'h00009AD4;
parameter SERDES_L2_TM_EYESURF_ST1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ_ST0 =    SERDES_BASEADDR + 32'h00009AD8;
parameter SERDES_L2_TM_EQ_ST0_DEFVAL =   32'hff;
parameter SERDES_L2_TM_EQ_ST1 =    SERDES_BASEADDR + 32'h00009ADC;
parameter SERDES_L2_TM_EQ_ST1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_EQ_ST2 =    SERDES_BASEADDR + 32'h00009AE0;
parameter SERDES_L2_TM_EQ_ST2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_RXPMA_ST1 =    SERDES_BASEADDR + 32'h00009AE4;
parameter SERDES_L2_TM_RXPMA_ST1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR0 =    SERDES_BASEADDR + 32'h00009C00;
parameter SERDES_L2_TM_CDR0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR1 =    SERDES_BASEADDR + 32'h00009C04;
parameter SERDES_L2_TM_CDR1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR2 =    SERDES_BASEADDR + 32'h00009C08;
parameter SERDES_L2_TM_CDR2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR3 =    SERDES_BASEADDR + 32'h00009C0C;
parameter SERDES_L2_TM_CDR3_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR4 =    SERDES_BASEADDR + 32'h00009C10;
parameter SERDES_L2_TM_CDR4_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR5 =    SERDES_BASEADDR + 32'h00009C14;
parameter SERDES_L2_TM_CDR5_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR6 =    SERDES_BASEADDR + 32'h00009C18;
parameter SERDES_L2_TM_CDR6_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR7 =    SERDES_BASEADDR + 32'h00009C1C;
parameter SERDES_L2_TM_CDR7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR8 =    SERDES_BASEADDR + 32'h00009C20;
parameter SERDES_L2_TM_CDR8_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR9 =    SERDES_BASEADDR + 32'h00009C24;
parameter SERDES_L2_TM_CDR9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR10 =    SERDES_BASEADDR + 32'h00009C28;
parameter SERDES_L2_TM_CDR10_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR11 =    SERDES_BASEADDR + 32'h00009C2C;
parameter SERDES_L2_TM_CDR11_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR12 =    SERDES_BASEADDR + 32'h00009C30;
parameter SERDES_L2_TM_CDR12_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR13 =    SERDES_BASEADDR + 32'h00009C34;
parameter SERDES_L2_TM_CDR13_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR14 =    SERDES_BASEADDR + 32'h00009C38;
parameter SERDES_L2_TM_CDR14_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR15 =    SERDES_BASEADDR + 32'h00009C3C;
parameter SERDES_L2_TM_CDR15_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR16 =    SERDES_BASEADDR + 32'h00009C40;
parameter SERDES_L2_TM_CDR16_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR17 =    SERDES_BASEADDR + 32'h00009C44;
parameter SERDES_L2_TM_CDR17_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR18 =    SERDES_BASEADDR + 32'h00009C48;
parameter SERDES_L2_TM_CDR18_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR19 =    SERDES_BASEADDR + 32'h00009C4C;
parameter SERDES_L2_TM_CDR19_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR20 =    SERDES_BASEADDR + 32'h00009C50;
parameter SERDES_L2_TM_CDR20_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR21 =    SERDES_BASEADDR + 32'h00009C54;
parameter SERDES_L2_TM_CDR21_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR22 =    SERDES_BASEADDR + 32'h00009C58;
parameter SERDES_L2_TM_CDR22_DEFVAL =   32'h0;
parameter SERDES_L2_TM_CDR23 =    SERDES_BASEADDR + 32'h00009C5C;
parameter SERDES_L2_TM_CDR23_DEFVAL =   32'h0;
parameter SERDES_L2_TM_MISC0 =    SERDES_BASEADDR + 32'h00009C60;
parameter SERDES_L2_TM_MISC0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_HSRX_ST0 =    SERDES_BASEADDR + 32'h00009C64;
parameter SERDES_L2_TM_HSRX_ST0_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_LS_CLOCK =    SERDES_BASEADDR + 32'h0000A000;
parameter SERDES_L2_TM_PLL_LS_CLOCK_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_LOOP_FILT =    SERDES_BASEADDR + 32'h0000A004;
parameter SERDES_L2_TM_PLL_LOOP_FILT_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG2 =    SERDES_BASEADDR + 32'h0000A008;
parameter SERDES_L2_TM_PLL_DIG2_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_FBDIV =    SERDES_BASEADDR + 32'h0000A00C;
parameter SERDES_L2_TM_PLL_FBDIV_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG4 =    SERDES_BASEADDR + 32'h0000A010;
parameter SERDES_L2_TM_PLL_DIG4_DEFVAL =   32'h80;
parameter SERDES_L2_TM_PLL_DIG5 =    SERDES_BASEADDR + 32'h0000A014;
parameter SERDES_L2_TM_PLL_DIG5_DEFVAL =   32'hc0;
parameter SERDES_L2_TM_PLL_DIG6 =    SERDES_BASEADDR + 32'h0000A018;
parameter SERDES_L2_TM_PLL_DIG6_DEFVAL =   32'h3;
parameter SERDES_L2_TM_PLL_DIG7 =    SERDES_BASEADDR + 32'h0000A01C;
parameter SERDES_L2_TM_PLL_DIG7_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_CPUMP_CODE_1 =    SERDES_BASEADDR + 32'h0000A020;
parameter SERDES_L2_TM_PLL_CPUMP_CODE_1_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG9 =    SERDES_BASEADDR + 32'h0000A024;
parameter SERDES_L2_TM_PLL_DIG9_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_COARSE_CODE_LSB =    SERDES_BASEADDR + 32'h0000A028;
parameter SERDES_L2_TM_PLL_COARSE_CODE_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG11 =    SERDES_BASEADDR + 32'h0000A02C;
parameter SERDES_L2_TM_PLL_DIG11_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG12 =    SERDES_BASEADDR + 32'h0000A030;
parameter SERDES_L2_TM_PLL_DIG12_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_CONST_PMOS =    SERDES_BASEADDR + 32'h0000A034;
parameter SERDES_L2_TM_PLL_CONST_PMOS_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG14 =    SERDES_BASEADDR + 32'h0000A038;
parameter SERDES_L2_TM_PLL_DIG14_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG15 =    SERDES_BASEADDR + 32'h0000A03C;
parameter SERDES_L2_TM_PLL_DIG15_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG16 =    SERDES_BASEADDR + 32'h0000A040;
parameter SERDES_L2_TM_PLL_DIG16_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG17 =    SERDES_BASEADDR + 32'h0000A044;
parameter SERDES_L2_TM_PLL_DIG17_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG18 =    SERDES_BASEADDR + 32'h0000A048;
parameter SERDES_L2_TM_PLL_DIG18_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG19 =    SERDES_BASEADDR + 32'h0000A04C;
parameter SERDES_L2_TM_PLL_DIG19_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG20 =    SERDES_BASEADDR + 32'h0000A050;
parameter SERDES_L2_TM_PLL_DIG20_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG21 =    SERDES_BASEADDR + 32'h0000A054;
parameter SERDES_L2_TM_PLL_DIG21_DEFVAL =   32'h20;
parameter SERDES_L2_TM_PLL_DIG22 =    SERDES_BASEADDR + 32'h0000A058;
parameter SERDES_L2_TM_PLL_DIG22_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG23 =    SERDES_BASEADDR + 32'h0000A05C;
parameter SERDES_L2_TM_PLL_DIG23_DEFVAL =   32'h31;
parameter SERDES_L2_TM_PLL_DIG24 =    SERDES_BASEADDR + 32'h0000A060;
parameter SERDES_L2_TM_PLL_DIG24_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG25 =    SERDES_BASEADDR + 32'h0000A064;
parameter SERDES_L2_TM_PLL_DIG25_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG26 =    SERDES_BASEADDR + 32'h0000A068;
parameter SERDES_L2_TM_PLL_DIG26_DEFVAL =   32'h40;
parameter SERDES_L2_TM_PLL_CLK_DIST_NTRIM_LSB =    SERDES_BASEADDR + 32'h0000A06C;
parameter SERDES_L2_TM_PLL_CLK_DIST_NTRIM_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_CLK_DIST_PTRIM_LSB =    SERDES_BASEADDR + 32'h0000A070;
parameter SERDES_L2_TM_PLL_CLK_DIST_PTRIM_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG_29 =    SERDES_BASEADDR + 32'h0000A074;
parameter SERDES_L2_TM_PLL_DIG_29_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG_30 =    SERDES_BASEADDR + 32'h0000A078;
parameter SERDES_L2_TM_PLL_DIG_30_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG_31 =    SERDES_BASEADDR + 32'h0000A07C;
parameter SERDES_L2_TM_PLL_DIG_31_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG_32 =    SERDES_BASEADDR + 32'h0000A080;
parameter SERDES_L2_TM_PLL_DIG_32_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG_33 =    SERDES_BASEADDR + 32'h0000A084;
parameter SERDES_L2_TM_PLL_DIG_33_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG_34 =    SERDES_BASEADDR + 32'h0000A088;
parameter SERDES_L2_TM_PLL_DIG_34_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG_35 =    SERDES_BASEADDR + 32'h0000A08C;
parameter SERDES_L2_TM_PLL_DIG_35_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG_36 =    SERDES_BASEADDR + 32'h0000A090;
parameter SERDES_L2_TM_PLL_DIG_36_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_DIG_37 =    SERDES_BASEADDR + 32'h0000A094;
parameter SERDES_L2_TM_PLL_DIG_37_DEFVAL =   32'h0;
parameter SERDES_L2_TM_PLL_COARSE_CODE_SAT_MSB =    SERDES_BASEADDR + 32'h0000A098;
parameter SERDES_L2_TM_PLL_COARSE_CODE_SAT_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_MPHY_CFG_HIB8 =    SERDES_BASEADDR + 32'h0000A300;
parameter SERDES_L2_MPHY_CFG_HIB8_DEFVAL =   32'h0;
parameter SERDES_L2_MPHY_CFG_MODE =    SERDES_BASEADDR + 32'h0000A304;
parameter SERDES_L2_MPHY_CFG_MODE_DEFVAL =   32'h0;
parameter SERDES_L2_MPHY_CFG_HS_GEAR =    SERDES_BASEADDR + 32'h0000A308;
parameter SERDES_L2_MPHY_CFG_HS_GEAR_DEFVAL =   32'h0;
parameter SERDES_L2_MPHY_CFG_HS_RATE =    SERDES_BASEADDR + 32'h0000A30C;
parameter SERDES_L2_MPHY_CFG_HS_RATE_DEFVAL =   32'h0;
parameter SERDES_L2_MPHY_CFG_PWM =    SERDES_BASEADDR + 32'h0000A310;
parameter SERDES_L2_MPHY_CFG_PWM_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_OPDIV_LS =    SERDES_BASEADDR + 32'h0000A314;
parameter SERDES_L2_PLL_OPDIV_LS_DEFVAL =   32'h0;
parameter SERDES_L2_MPHY_CFG_UPDT =    SERDES_BASEADDR + 32'h0000A318;
parameter SERDES_L2_MPHY_CFG_UPDT_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_DIV_CNTRLS =    SERDES_BASEADDR + 32'h0000A31C;
parameter SERDES_L2_PLL_TM_DIV_CNTRLS_DEFVAL =   32'h40;
parameter SERDES_L2_PLL_FBDIV_G1A_LSB =    SERDES_BASEADDR + 32'h0000A320;
parameter SERDES_L2_PLL_FBDIV_G1A_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G1B_LSB =    SERDES_BASEADDR + 32'h0000A324;
parameter SERDES_L2_PLL_FBDIV_G1B_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G2A_LSB =    SERDES_BASEADDR + 32'h0000A328;
parameter SERDES_L2_PLL_FBDIV_G2A_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G2B_LSB =    SERDES_BASEADDR + 32'h0000A32C;
parameter SERDES_L2_PLL_FBDIV_G2B_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G3A_LSB =    SERDES_BASEADDR + 32'h0000A330;
parameter SERDES_L2_PLL_FBDIV_G3A_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G3B_LSB =    SERDES_BASEADDR + 32'h0000A334;
parameter SERDES_L2_PLL_FBDIV_G3B_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G1A_MSB =    SERDES_BASEADDR + 32'h0000A338;
parameter SERDES_L2_PLL_FBDIV_G1A_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G1B_MSB =    SERDES_BASEADDR + 32'h0000A33C;
parameter SERDES_L2_PLL_FBDIV_G1B_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G2A_MSB =    SERDES_BASEADDR + 32'h0000A340;
parameter SERDES_L2_PLL_FBDIV_G2A_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G2B_MSB =    SERDES_BASEADDR + 32'h0000A344;
parameter SERDES_L2_PLL_FBDIV_G2B_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G3A_MSB =    SERDES_BASEADDR + 32'h0000A348;
parameter SERDES_L2_PLL_FBDIV_G3A_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_G3B_MSB =    SERDES_BASEADDR + 32'h0000A34C;
parameter SERDES_L2_PLL_FBDIV_G3B_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_IPDIV =    SERDES_BASEADDR + 32'h0000A350;
parameter SERDES_L2_PLL_IPDIV_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_FRAC_0_LSB =    SERDES_BASEADDR + 32'h0000A354;
parameter SERDES_L2_PLL_FBDIV_FRAC_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_FRAC_1 =    SERDES_BASEADDR + 32'h0000A358;
parameter SERDES_L2_PLL_FBDIV_FRAC_1_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_FRAC_2 =    SERDES_BASEADDR + 32'h0000A35C;
parameter SERDES_L2_PLL_FBDIV_FRAC_2_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_FBDIV_FRAC_3_MSB =    SERDES_BASEADDR + 32'h0000A360;
parameter SERDES_L2_PLL_FBDIV_FRAC_3_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_PWR_SEQ_WAIT_TIME =    SERDES_BASEADDR + 32'h0000A364;
parameter SERDES_L2_PLL_PWR_SEQ_WAIT_TIME_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_SS_STEPS_0_LSB =    SERDES_BASEADDR + 32'h0000A368;
parameter SERDES_L2_PLL_SS_STEPS_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_SS_STEPS_1_MSB =    SERDES_BASEADDR + 32'h0000A36C;
parameter SERDES_L2_PLL_SS_STEPS_1_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_SS_STEP_SIZE_0_LSB =    SERDES_BASEADDR + 32'h0000A370;
parameter SERDES_L2_PLL_SS_STEP_SIZE_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_SS_STEP_SIZE_1 =    SERDES_BASEADDR + 32'h0000A374;
parameter SERDES_L2_PLL_SS_STEP_SIZE_1_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_SS_STEP_SIZE_2 =    SERDES_BASEADDR + 32'h0000A378;
parameter SERDES_L2_PLL_SS_STEP_SIZE_2_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_SS_STEP_SIZE_3_MSB =    SERDES_BASEADDR + 32'h0000A37C;
parameter SERDES_L2_PLL_SS_STEP_SIZE_3_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_TM_MASK_CFG_UPDT =    SERDES_BASEADDR + 32'h0000A380;
parameter SERDES_L2_TM_MASK_CFG_UPDT_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_FORCE_DIV =    SERDES_BASEADDR + 32'h0000A384;
parameter SERDES_L2_PLL_TM_FORCE_DIV_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_COARSE_CODE_1_LSB =    SERDES_BASEADDR + 32'h0000A388;
parameter SERDES_L2_PLL_TM_COARSE_CODE_1_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_COARSE_CODE_2_LSB =    SERDES_BASEADDR + 32'h0000A38C;
parameter SERDES_L2_PLL_TM_COARSE_CODE_2_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_COARSE_CODE_3_LSB =    SERDES_BASEADDR + 32'h0000A390;
parameter SERDES_L2_PLL_TM_COARSE_CODE_3_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_COARSE_CODE_4_LSB =    SERDES_BASEADDR + 32'h0000A394;
parameter SERDES_L2_PLL_TM_COARSE_CODE_4_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_COARSE_CODE_5_LSB =    SERDES_BASEADDR + 32'h0000A398;
parameter SERDES_L2_PLL_TM_COARSE_CODE_5_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_COARSE_CODE_6_LSB =    SERDES_BASEADDR + 32'h0000A39C;
parameter SERDES_L2_PLL_TM_COARSE_CODE_6_LSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_COARSE_CODE_1_2_MSB =    SERDES_BASEADDR + 32'h0000A3A0;
parameter SERDES_L2_PLL_TM_COARSE_CODE_1_2_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_COARSE_CODE_3_4_MSB =    SERDES_BASEADDR + 32'h0000A3A4;
parameter SERDES_L2_PLL_TM_COARSE_CODE_3_4_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_COARSE_CODE_5_6_MSB =    SERDES_BASEADDR + 32'h0000A3A8;
parameter SERDES_L2_PLL_TM_COARSE_CODE_5_6_MSB_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_SHARED_0 =    SERDES_BASEADDR + 32'h0000A3AC;
parameter SERDES_L2_PLL_TM_SHARED_0_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_FRAC_OFFSET_0 =    SERDES_BASEADDR + 32'h0000A3B0;
parameter SERDES_L2_PLL_TM_FRAC_OFFSET_0_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_FRAC_OFFSET_1 =    SERDES_BASEADDR + 32'h0000A3B4;
parameter SERDES_L2_PLL_TM_FRAC_OFFSET_1_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_TM_FRAC_OFFSET_2 =    SERDES_BASEADDR + 32'h0000A3B8;
parameter SERDES_L2_PLL_TM_FRAC_OFFSET_2_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_STATUS_READ_0 =    SERDES_BASEADDR + 32'h0000A3E0;
parameter SERDES_L2_PLL_STATUS_READ_0_DEFVAL =   32'h0;
parameter SERDES_L2_PLL_STATUS_READ_1 =    SERDES_BASEADDR + 32'h0000A3E4;
parameter SERDES_L2_PLL_STATUS_READ_1_DEFVAL =   32'h1;
parameter SERDES_L2_UPHY_GLOBAL_CTRL =    SERDES_BASEADDR + 32'h0000B000;
parameter SERDES_L2_UPHY_GLOBAL_CTRL_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_CTRL_1 =    SERDES_BASEADDR + 32'h0000B004;
parameter SERDES_L2_BIST_CTRL_1_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_CTRL_2 =    SERDES_BASEADDR + 32'h0000B008;
parameter SERDES_L2_BIST_CTRL_2_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_RUN_LEN_L =    SERDES_BASEADDR + 32'h0000B00C;
parameter SERDES_L2_BIST_RUN_LEN_L_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_ERR_INJ_POINT_L =    SERDES_BASEADDR + 32'h0000B010;
parameter SERDES_L2_BIST_ERR_INJ_POINT_L_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_RUNLEN_ERR_INJ_H =    SERDES_BASEADDR + 32'h0000B014;
parameter SERDES_L2_BIST_RUNLEN_ERR_INJ_H_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_IDLE_TIME =    SERDES_BASEADDR + 32'h0000B018;
parameter SERDES_L2_BIST_IDLE_TIME_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_MARKER_L =    SERDES_BASEADDR + 32'h0000B01C;
parameter SERDES_L2_BIST_MARKER_L_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_IDLE_CHAR_L =    SERDES_BASEADDR + 32'h0000B020;
parameter SERDES_L2_BIST_IDLE_CHAR_L_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_MARKER_IDLE_H =    SERDES_BASEADDR + 32'h0000B024;
parameter SERDES_L2_BIST_MARKER_IDLE_H_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_LOW_PULSE_TIME =    SERDES_BASEADDR + 32'h0000B028;
parameter SERDES_L2_BIST_LOW_PULSE_TIME_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_TOTAL_PULSE_TIME =    SERDES_BASEADDR + 32'h0000B02C;
parameter SERDES_L2_BIST_TOTAL_PULSE_TIME_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_TEST_PAT_1 =    SERDES_BASEADDR + 32'h0000B030;
parameter SERDES_L2_BIST_TEST_PAT_1_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_TEST_PAT_2 =    SERDES_BASEADDR + 32'h0000B034;
parameter SERDES_L2_BIST_TEST_PAT_2_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_TEST_PAT_3 =    SERDES_BASEADDR + 32'h0000B038;
parameter SERDES_L2_BIST_TEST_PAT_3_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_TEST_PAT_4 =    SERDES_BASEADDR + 32'h0000B03C;
parameter SERDES_L2_BIST_TEST_PAT_4_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_TEST_PAT_MSBS =    SERDES_BASEADDR + 32'h0000B040;
parameter SERDES_L2_BIST_TEST_PAT_MSBS_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_PKT_NUM =    SERDES_BASEADDR + 32'h0000B044;
parameter SERDES_L2_BIST_PKT_NUM_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_FRM_IDLE_TIME =    SERDES_BASEADDR + 32'h0000B048;
parameter SERDES_L2_BIST_FRM_IDLE_TIME_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_PKT_CTR_L =    SERDES_BASEADDR + 32'h0000B04C;
parameter SERDES_L2_BIST_PKT_CTR_L_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_PKT_CTR_H =    SERDES_BASEADDR + 32'h0000B050;
parameter SERDES_L2_BIST_PKT_CTR_H_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_ERR_CTR_L =    SERDES_BASEADDR + 32'h0000B054;
parameter SERDES_L2_BIST_ERR_CTR_L_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_ERR_CTR_H =    SERDES_BASEADDR + 32'h0000B058;
parameter SERDES_L2_BIST_ERR_CTR_H_DEFVAL =   32'h0;
parameter SERDES_L2_CLK_DIV_CNT =    SERDES_BASEADDR + 32'h0000B05C;
parameter SERDES_L2_CLK_DIV_CNT_DEFVAL =   32'h19;
parameter SERDES_L2_DATA_BUS_WID =    SERDES_BASEADDR + 32'h0000B060;
parameter SERDES_L2_DATA_BUS_WID_DEFVAL =   32'h1;
parameter SERDES_L2_ANADIG_BYPASS =    SERDES_BASEADDR + 32'h0000B064;
parameter SERDES_L2_ANADIG_BYPASS_DEFVAL =   32'h0;
parameter SERDES_L2_BIST_FILLER_OUT =    SERDES_BASEADDR + 32'h0000B068;
parameter SERDES_L2_BIST_FILLER_OUT_DEFVAL =   32'h1;
parameter SERDES_L2_BIST_FORCE_MK_RST =    SERDES_BASEADDR + 32'h0000B06C;
parameter SERDES_L2_BIST_FORCE_MK_RST_DEFVAL =   32'h0;
parameter SERDES_L2_SPARE_IN =    SERDES_BASEADDR + 32'h0000B070;
parameter SERDES_L2_SPARE_IN_DEFVAL =   32'h0;
parameter SERDES_L2_SPARE_OUT =    SERDES_BASEADDR + 32'h0000B074;
parameter SERDES_L2_SPARE_OUT_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_0 =    SERDES_BASEADDR + 32'h0000C000;
parameter SERDES_L3_TX_ANA_TM_0_DEFVAL =   32'h28;
parameter SERDES_L3_TX_ANA_TM_3 =    SERDES_BASEADDR + 32'h0000C00C;
parameter SERDES_L3_TX_ANA_TM_3_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_4 =    SERDES_BASEADDR + 32'h0000C010;
parameter SERDES_L3_TX_ANA_TM_4_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_5 =    SERDES_BASEADDR + 32'h0000C014;
parameter SERDES_L3_TX_ANA_TM_5_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_9 =    SERDES_BASEADDR + 32'h0000C024;
parameter SERDES_L3_TX_ANA_TM_9_DEFVAL =   32'h3f;
parameter SERDES_L3_TX_ANA_TM_10 =    SERDES_BASEADDR + 32'h0000C028;
parameter SERDES_L3_TX_ANA_TM_10_DEFVAL =   32'h30;
parameter SERDES_L3_TX_ANA_TM_13 =    SERDES_BASEADDR + 32'h0000C034;
parameter SERDES_L3_TX_ANA_TM_13_DEFVAL =   32'h2;
parameter SERDES_L3_TX_ANA_TM_14 =    SERDES_BASEADDR + 32'h0000C038;
parameter SERDES_L3_TX_ANA_TM_14_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_15 =    SERDES_BASEADDR + 32'h0000C03C;
parameter SERDES_L3_TX_ANA_TM_15_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_16 =    SERDES_BASEADDR + 32'h0000C040;
parameter SERDES_L3_TX_ANA_TM_16_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_18 =    SERDES_BASEADDR + 32'h0000C048;
parameter SERDES_L3_TX_ANA_TM_18_DEFVAL =   32'h2;
parameter SERDES_L3_TX_ANA_TM_19 =    SERDES_BASEADDR + 32'h0000C04C;
parameter SERDES_L3_TX_ANA_TM_19_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_20 =    SERDES_BASEADDR + 32'h0000C050;
parameter SERDES_L3_TX_ANA_TM_20_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_21 =    SERDES_BASEADDR + 32'h0000C054;
parameter SERDES_L3_TX_ANA_TM_21_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_61 =    SERDES_BASEADDR + 32'h0000C0F4;
parameter SERDES_L3_TX_DIG_TM_61_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_62 =    SERDES_BASEADDR + 32'h0000C0F8;
parameter SERDES_L3_TX_DIG_TM_62_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_65 =    SERDES_BASEADDR + 32'h0000C104;
parameter SERDES_L3_TX_DIG_TM_65_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_67 =    SERDES_BASEADDR + 32'h0000C10C;
parameter SERDES_L3_TX_DIG_TM_67_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_68 =    SERDES_BASEADDR + 32'h0000C110;
parameter SERDES_L3_TX_DIG_TM_68_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_69 =    SERDES_BASEADDR + 32'h0000C114;
parameter SERDES_L3_TX_DIG_TM_69_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_76 =    SERDES_BASEADDR + 32'h0000C130;
parameter SERDES_L3_TX_DIG_TM_76_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_77 =    SERDES_BASEADDR + 32'h0000C134;
parameter SERDES_L3_TX_DIG_TM_77_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_78 =    SERDES_BASEADDR + 32'h0000C138;
parameter SERDES_L3_TX_DIG_TM_78_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_79 =    SERDES_BASEADDR + 32'h0000C13C;
parameter SERDES_L3_TX_DIG_TM_79_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_80 =    SERDES_BASEADDR + 32'h0000C140;
parameter SERDES_L3_TX_DIG_TM_80_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_81 =    SERDES_BASEADDR + 32'h0000C144;
parameter SERDES_L3_TX_DIG_TM_81_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_82 =    SERDES_BASEADDR + 32'h0000C148;
parameter SERDES_L3_TX_DIG_TM_82_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_83 =    SERDES_BASEADDR + 32'h0000C14C;
parameter SERDES_L3_TX_DIG_TM_83_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_84 =    SERDES_BASEADDR + 32'h0000C150;
parameter SERDES_L3_TX_DIG_TM_84_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_85 =    SERDES_BASEADDR + 32'h0000C154;
parameter SERDES_L3_TX_ANA_TM_85_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_87 =    SERDES_BASEADDR + 32'h0000C15C;
parameter SERDES_L3_TX_ANA_TM_87_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_88 =    SERDES_BASEADDR + 32'h0000C160;
parameter SERDES_L3_TX_ANA_TM_88_DEFVAL =   32'h96;
parameter SERDES_L3_TX_ANA_TM_89 =    SERDES_BASEADDR + 32'h0000C164;
parameter SERDES_L3_TX_ANA_TM_89_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_90 =    SERDES_BASEADDR + 32'h0000C168;
parameter SERDES_L3_TX_ANA_TM_90_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_91 =    SERDES_BASEADDR + 32'h0000C16C;
parameter SERDES_L3_TX_DIG_TM_91_DEFVAL =   32'h1a;
parameter SERDES_L3_TX_DIG_TM_92 =    SERDES_BASEADDR + 32'h0000C170;
parameter SERDES_L3_TX_DIG_TM_92_DEFVAL =   32'ha;
parameter SERDES_L3_TX_ANA_TM_95 =    SERDES_BASEADDR + 32'h0000C17C;
parameter SERDES_L3_TX_ANA_TM_95_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_96 =    SERDES_BASEADDR + 32'h0000C180;
parameter SERDES_L3_TX_ANA_TM_96_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_97 =    SERDES_BASEADDR + 32'h0000C184;
parameter SERDES_L3_TX_ANA_TM_97_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_98 =    SERDES_BASEADDR + 32'h0000C188;
parameter SERDES_L3_TX_DIG_TM_98_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_99 =    SERDES_BASEADDR + 32'h0000C18C;
parameter SERDES_L3_TX_DIG_TM_99_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_100 =    SERDES_BASEADDR + 32'h0000C190;
parameter SERDES_L3_TX_DIG_TM_100_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_101 =    SERDES_BASEADDR + 32'h0000C194;
parameter SERDES_L3_TX_DIG_TM_101_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_102 =    SERDES_BASEADDR + 32'h0000C198;
parameter SERDES_L3_TX_DIG_TM_102_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_103 =    SERDES_BASEADDR + 32'h0000C19C;
parameter SERDES_L3_TX_DIG_TM_103_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_104 =    SERDES_BASEADDR + 32'h0000C1A0;
parameter SERDES_L3_TX_DIG_TM_104_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_105 =    SERDES_BASEADDR + 32'h0000C1A4;
parameter SERDES_L3_TX_DIG_TM_105_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_106 =    SERDES_BASEADDR + 32'h0000C1A8;
parameter SERDES_L3_TX_DIG_TM_106_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_107 =    SERDES_BASEADDR + 32'h0000C1AC;
parameter SERDES_L3_TX_DIG_TM_107_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_108 =    SERDES_BASEADDR + 32'h0000C1B0;
parameter SERDES_L3_TX_DIG_TM_108_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_109 =    SERDES_BASEADDR + 32'h0000C1B4;
parameter SERDES_L3_TX_DIG_TM_109_DEFVAL =   32'h0;
parameter SERDES_L3_TX_DIG_TM_110 =    SERDES_BASEADDR + 32'h0000C1B8;
parameter SERDES_L3_TX_DIG_TM_110_DEFVAL =   32'h9;
parameter SERDES_L3_TX_DIG_TM_111 =    SERDES_BASEADDR + 32'h0000C1BC;
parameter SERDES_L3_TX_DIG_TM_111_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_112 =    SERDES_BASEADDR + 32'h0000C1C0;
parameter SERDES_L3_TX_ANA_TM_112_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_113 =    SERDES_BASEADDR + 32'h0000C1C4;
parameter SERDES_L3_TX_ANA_TM_113_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_114 =    SERDES_BASEADDR + 32'h0000C1C8;
parameter SERDES_L3_TX_ANA_TM_114_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_115 =    SERDES_BASEADDR + 32'h0000C1CC;
parameter SERDES_L3_TX_ANA_TM_115_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_116 =    SERDES_BASEADDR + 32'h0000C1D0;
parameter SERDES_L3_TX_ANA_TM_116_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_117 =    SERDES_BASEADDR + 32'h0000C1D4;
parameter SERDES_L3_TX_ANA_TM_117_DEFVAL =   32'h0;
parameter SERDES_L3_TX_ANA_TM_118 =    SERDES_BASEADDR + 32'h0000C1D8;
parameter SERDES_L3_TX_ANA_TM_118_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_0 =    SERDES_BASEADDR + 32'h0000C800;
parameter SERDES_L3_TXPMA_TM_0_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_1 =    SERDES_BASEADDR + 32'h0000C804;
parameter SERDES_L3_TXPMA_TM_1_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_2 =    SERDES_BASEADDR + 32'h0000C808;
parameter SERDES_L3_TXPMA_TM_2_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_3 =    SERDES_BASEADDR + 32'h0000C80C;
parameter SERDES_L3_TXPMA_TM_3_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_4 =    SERDES_BASEADDR + 32'h0000C810;
parameter SERDES_L3_TXPMA_TM_4_DEFVAL =   32'h2;
parameter SERDES_L3_TXPMA_TM_5 =    SERDES_BASEADDR + 32'h0000C814;
parameter SERDES_L3_TXPMA_TM_5_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_6 =    SERDES_BASEADDR + 32'h0000C818;
parameter SERDES_L3_TXPMA_TM_6_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_7 =    SERDES_BASEADDR + 32'h0000C81C;
parameter SERDES_L3_TXPMA_TM_7_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_8 =    SERDES_BASEADDR + 32'h0000C820;
parameter SERDES_L3_TXPMA_TM_8_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_9 =    SERDES_BASEADDR + 32'h0000C824;
parameter SERDES_L3_TXPMA_TM_9_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_10 =    SERDES_BASEADDR + 32'h0000C828;
parameter SERDES_L3_TXPMA_TM_10_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_11 =    SERDES_BASEADDR + 32'h0000C82C;
parameter SERDES_L3_TXPMA_TM_11_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_12 =    SERDES_BASEADDR + 32'h0000C830;
parameter SERDES_L3_TXPMA_TM_12_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_13 =    SERDES_BASEADDR + 32'h0000C834;
parameter SERDES_L3_TXPMA_TM_13_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_14 =    SERDES_BASEADDR + 32'h0000C838;
parameter SERDES_L3_TXPMA_TM_14_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_15 =    SERDES_BASEADDR + 32'h0000C83C;
parameter SERDES_L3_TXPMA_TM_15_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_16 =    SERDES_BASEADDR + 32'h0000C840;
parameter SERDES_L3_TXPMA_TM_16_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_17 =    SERDES_BASEADDR + 32'h0000C844;
parameter SERDES_L3_TXPMA_TM_17_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_18 =    SERDES_BASEADDR + 32'h0000C848;
parameter SERDES_L3_TXPMA_TM_18_DEFVAL =   32'hf;
parameter SERDES_L3_TXPMA_TM_19 =    SERDES_BASEADDR + 32'h0000C84C;
parameter SERDES_L3_TXPMA_TM_19_DEFVAL =   32'h3;
parameter SERDES_L3_TXPMA_TM_20 =    SERDES_BASEADDR + 32'h0000C850;
parameter SERDES_L3_TXPMA_TM_20_DEFVAL =   32'h6;
parameter SERDES_L3_TXPMA_TM_21 =    SERDES_BASEADDR + 32'h0000C854;
parameter SERDES_L3_TXPMA_TM_21_DEFVAL =   32'h3;
parameter SERDES_L3_TXPMA_TM_22 =    SERDES_BASEADDR + 32'h0000C858;
parameter SERDES_L3_TXPMA_TM_22_DEFVAL =   32'h6;
parameter SERDES_L3_TXPMA_TM_23 =    SERDES_BASEADDR + 32'h0000C85C;
parameter SERDES_L3_TXPMA_TM_23_DEFVAL =   32'h3;
parameter SERDES_L3_TXPMA_TM_24 =    SERDES_BASEADDR + 32'h0000C860;
parameter SERDES_L3_TXPMA_TM_24_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_25 =    SERDES_BASEADDR + 32'h0000C864;
parameter SERDES_L3_TXPMA_TM_25_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_TM_26 =    SERDES_BASEADDR + 32'h0000C868;
parameter SERDES_L3_TXPMA_TM_26_DEFVAL =   32'h64;
parameter SERDES_L3_TXPMA_TM_27 =    SERDES_BASEADDR + 32'h0000C86C;
parameter SERDES_L3_TXPMA_TM_27_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_ST_0 =    SERDES_BASEADDR + 32'h0000CB00;
parameter SERDES_L3_TXPMA_ST_0_DEFVAL =   32'h1;
parameter SERDES_L3_TXPMA_ST_1 =    SERDES_BASEADDR + 32'h0000CB04;
parameter SERDES_L3_TXPMA_ST_1_DEFVAL =   32'h1;
parameter SERDES_L3_TXPMA_ST_2 =    SERDES_BASEADDR + 32'h0000CB08;
parameter SERDES_L3_TXPMA_ST_2_DEFVAL =   32'h4;
parameter SERDES_L3_TXPMA_ST_3 =    SERDES_BASEADDR + 32'h0000CB0C;
parameter SERDES_L3_TXPMA_ST_3_DEFVAL =   32'h20;
parameter SERDES_L3_TXPMA_ST_4 =    SERDES_BASEADDR + 32'h0000CB10;
parameter SERDES_L3_TXPMA_ST_4_DEFVAL =   32'h20;
parameter SERDES_L3_TXPMA_ST_5 =    SERDES_BASEADDR + 32'h0000CB14;
parameter SERDES_L3_TXPMA_ST_5_DEFVAL =   32'h20;
parameter SERDES_L3_TXPMA_ST_6 =    SERDES_BASEADDR + 32'h0000CB18;
parameter SERDES_L3_TXPMA_ST_6_DEFVAL =   32'hb;
parameter SERDES_L3_TXPMA_ST_7 =    SERDES_BASEADDR + 32'h0000CB1C;
parameter SERDES_L3_TXPMA_ST_7_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_ST_8 =    SERDES_BASEADDR + 32'h0000CB20;
parameter SERDES_L3_TXPMA_ST_8_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMA_ST_9 =    SERDES_BASEADDR + 32'h0000CB24;
parameter SERDES_L3_TXPMA_ST_9_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_0 =    SERDES_BASEADDR + 32'h0000CC00;
parameter SERDES_L3_TXPMD_TM_0_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_1 =    SERDES_BASEADDR + 32'h0000CC04;
parameter SERDES_L3_TXPMD_TM_1_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_2 =    SERDES_BASEADDR + 32'h0000CC08;
parameter SERDES_L3_TXPMD_TM_2_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_3 =    SERDES_BASEADDR + 32'h0000CC0C;
parameter SERDES_L3_TXPMD_TM_3_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_4 =    SERDES_BASEADDR + 32'h0000CC10;
parameter SERDES_L3_TXPMD_TM_4_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_5 =    SERDES_BASEADDR + 32'h0000CC14;
parameter SERDES_L3_TXPMD_TM_5_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_6 =    SERDES_BASEADDR + 32'h0000CC18;
parameter SERDES_L3_TXPMD_TM_6_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_7 =    SERDES_BASEADDR + 32'h0000CC1C;
parameter SERDES_L3_TXPMD_TM_7_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_8 =    SERDES_BASEADDR + 32'h0000CC20;
parameter SERDES_L3_TXPMD_TM_8_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_9 =    SERDES_BASEADDR + 32'h0000CC24;
parameter SERDES_L3_TXPMD_TM_9_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_10 =    SERDES_BASEADDR + 32'h0000CC28;
parameter SERDES_L3_TXPMD_TM_10_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_11 =    SERDES_BASEADDR + 32'h0000CC2C;
parameter SERDES_L3_TXPMD_TM_11_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_12 =    SERDES_BASEADDR + 32'h0000CC30;
parameter SERDES_L3_TXPMD_TM_12_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_13 =    SERDES_BASEADDR + 32'h0000CC34;
parameter SERDES_L3_TXPMD_TM_13_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_14 =    SERDES_BASEADDR + 32'h0000CC38;
parameter SERDES_L3_TXPMD_TM_14_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_15 =    SERDES_BASEADDR + 32'h0000CC3C;
parameter SERDES_L3_TXPMD_TM_15_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_16 =    SERDES_BASEADDR + 32'h0000CC40;
parameter SERDES_L3_TXPMD_TM_16_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_17 =    SERDES_BASEADDR + 32'h0000CC44;
parameter SERDES_L3_TXPMD_TM_17_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_18 =    SERDES_BASEADDR + 32'h0000CC48;
parameter SERDES_L3_TXPMD_TM_18_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_19 =    SERDES_BASEADDR + 32'h0000CC4C;
parameter SERDES_L3_TXPMD_TM_19_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_20 =    SERDES_BASEADDR + 32'h0000CC50;
parameter SERDES_L3_TXPMD_TM_20_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_21 =    SERDES_BASEADDR + 32'h0000CC54;
parameter SERDES_L3_TXPMD_TM_21_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_22 =    SERDES_BASEADDR + 32'h0000CC58;
parameter SERDES_L3_TXPMD_TM_22_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_23 =    SERDES_BASEADDR + 32'h0000CC5C;
parameter SERDES_L3_TXPMD_TM_23_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_24 =    SERDES_BASEADDR + 32'h0000CC60;
parameter SERDES_L3_TXPMD_TM_24_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_25 =    SERDES_BASEADDR + 32'h0000CC64;
parameter SERDES_L3_TXPMD_TM_25_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_26 =    SERDES_BASEADDR + 32'h0000CC68;
parameter SERDES_L3_TXPMD_TM_26_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_27 =    SERDES_BASEADDR + 32'h0000CC6C;
parameter SERDES_L3_TXPMD_TM_27_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_28 =    SERDES_BASEADDR + 32'h0000CC70;
parameter SERDES_L3_TXPMD_TM_28_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_29 =    SERDES_BASEADDR + 32'h0000CC74;
parameter SERDES_L3_TXPMD_TM_29_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_30 =    SERDES_BASEADDR + 32'h0000CC78;
parameter SERDES_L3_TXPMD_TM_30_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_31 =    SERDES_BASEADDR + 32'h0000CC7C;
parameter SERDES_L3_TXPMD_TM_31_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_32 =    SERDES_BASEADDR + 32'h0000CC80;
parameter SERDES_L3_TXPMD_TM_32_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_33 =    SERDES_BASEADDR + 32'h0000CC84;
parameter SERDES_L3_TXPMD_TM_33_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_34 =    SERDES_BASEADDR + 32'h0000CC88;
parameter SERDES_L3_TXPMD_TM_34_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_35 =    SERDES_BASEADDR + 32'h0000CC8C;
parameter SERDES_L3_TXPMD_TM_35_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_36 =    SERDES_BASEADDR + 32'h0000CC90;
parameter SERDES_L3_TXPMD_TM_36_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_37 =    SERDES_BASEADDR + 32'h0000CC94;
parameter SERDES_L3_TXPMD_TM_37_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_38 =    SERDES_BASEADDR + 32'h0000CC98;
parameter SERDES_L3_TXPMD_TM_38_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_39 =    SERDES_BASEADDR + 32'h0000CC9C;
parameter SERDES_L3_TXPMD_TM_39_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_40 =    SERDES_BASEADDR + 32'h0000CCA0;
parameter SERDES_L3_TXPMD_TM_40_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_41 =    SERDES_BASEADDR + 32'h0000CCA4;
parameter SERDES_L3_TXPMD_TM_41_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_42 =    SERDES_BASEADDR + 32'h0000CCA8;
parameter SERDES_L3_TXPMD_TM_42_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_43 =    SERDES_BASEADDR + 32'h0000CCAC;
parameter SERDES_L3_TXPMD_TM_43_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_44 =    SERDES_BASEADDR + 32'h0000CCB0;
parameter SERDES_L3_TXPMD_TM_44_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_45 =    SERDES_BASEADDR + 32'h0000CCB4;
parameter SERDES_L3_TXPMD_TM_45_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_46 =    SERDES_BASEADDR + 32'h0000CCB8;
parameter SERDES_L3_TXPMD_TM_46_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_47 =    SERDES_BASEADDR + 32'h0000CCBC;
parameter SERDES_L3_TXPMD_TM_47_DEFVAL =   32'h0;
parameter SERDES_L3_TXPMD_TM_48 =    SERDES_BASEADDR + 32'h0000CCC0;
parameter SERDES_L3_TXPMD_TM_48_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_1 =    SERDES_BASEADDR + 32'h0000D004;
parameter SERDES_L3_TM_ANA_BYP_1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_2 =    SERDES_BASEADDR + 32'h0000D008;
parameter SERDES_L3_TM_ANA_BYP_2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_3 =    SERDES_BASEADDR + 32'h0000D00C;
parameter SERDES_L3_TM_ANA_BYP_3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_4 =    SERDES_BASEADDR + 32'h0000D010;
parameter SERDES_L3_TM_ANA_BYP_4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_5 =    SERDES_BASEADDR + 32'h0000D014;
parameter SERDES_L3_TM_ANA_BYP_5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_7 =    SERDES_BASEADDR + 32'h0000D018;
parameter SERDES_L3_TM_ANA_BYP_7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_8 =    SERDES_BASEADDR + 32'h0000D01C;
parameter SERDES_L3_TM_ANA_BYP_8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_9 =    SERDES_BASEADDR + 32'h0000D020;
parameter SERDES_L3_TM_ANA_BYP_9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_10 =    SERDES_BASEADDR + 32'h0000D024;
parameter SERDES_L3_TM_ANA_BYP_10_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_11 =    SERDES_BASEADDR + 32'h0000D028;
parameter SERDES_L3_TM_ANA_BYP_11_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_12 =    SERDES_BASEADDR + 32'h0000D02C;
parameter SERDES_L3_TM_ANA_BYP_12_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_13 =    SERDES_BASEADDR + 32'h0000D030;
parameter SERDES_L3_TM_ANA_BYP_13_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_14 =    SERDES_BASEADDR + 32'h0000D034;
parameter SERDES_L3_TM_ANA_BYP_14_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_15 =    SERDES_BASEADDR + 32'h0000D038;
parameter SERDES_L3_TM_ANA_BYP_15_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_16 =    SERDES_BASEADDR + 32'h0000D03C;
parameter SERDES_L3_TM_ANA_BYP_16_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_17 =    SERDES_BASEADDR + 32'h0000D040;
parameter SERDES_L3_TM_ANA_BYP_17_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_18 =    SERDES_BASEADDR + 32'h0000D044;
parameter SERDES_L3_TM_ANA_BYP_18_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_20 =    SERDES_BASEADDR + 32'h0000D048;
parameter SERDES_L3_TM_ANA_BYP_20_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_21 =    SERDES_BASEADDR + 32'h0000D04C;
parameter SERDES_L3_TM_ANA_BYP_21_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_22 =    SERDES_BASEADDR + 32'h0000D050;
parameter SERDES_L3_TM_ANA_BYP_22_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_BYP_23 =    SERDES_BASEADDR + 32'h0000D054;
parameter SERDES_L3_TM_ANA_BYP_23_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_1 =    SERDES_BASEADDR + 32'h0000D058;
parameter SERDES_L3_TM_DIG_1_DEFVAL =   32'h40;
parameter SERDES_L3_TM_DIG_2 =    SERDES_BASEADDR + 32'h0000D05C;
parameter SERDES_L3_TM_DIG_2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_3 =    SERDES_BASEADDR + 32'h0000D060;
parameter SERDES_L3_TM_DIG_3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_4 =    SERDES_BASEADDR + 32'h0000D064;
parameter SERDES_L3_TM_DIG_4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_5 =    SERDES_BASEADDR + 32'h0000D068;
parameter SERDES_L3_TM_DIG_5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_6 =    SERDES_BASEADDR + 32'h0000D06C;
parameter SERDES_L3_TM_DIG_6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_7 =    SERDES_BASEADDR + 32'h0000D070;
parameter SERDES_L3_TM_DIG_7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_8 =    SERDES_BASEADDR + 32'h0000D074;
parameter SERDES_L3_TM_DIG_8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_9 =    SERDES_BASEADDR + 32'h0000D078;
parameter SERDES_L3_TM_DIG_9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_10 =    SERDES_BASEADDR + 32'h0000D07C;
parameter SERDES_L3_TM_DIG_10_DEFVAL =   32'h1;
parameter SERDES_L3_TM_DIG_11 =    SERDES_BASEADDR + 32'h0000D080;
parameter SERDES_L3_TM_DIG_11_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_12 =    SERDES_BASEADDR + 32'h0000D084;
parameter SERDES_L3_TM_DIG_12_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_13 =    SERDES_BASEADDR + 32'h0000D088;
parameter SERDES_L3_TM_DIG_13_DEFVAL =   32'h1a;
parameter SERDES_L3_TM_DIG_14 =    SERDES_BASEADDR + 32'h0000D08C;
parameter SERDES_L3_TM_DIG_14_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_15 =    SERDES_BASEADDR + 32'h0000D090;
parameter SERDES_L3_TM_DIG_15_DEFVAL =   32'hd;
parameter SERDES_L3_TM_DIG_16 =    SERDES_BASEADDR + 32'h0000D094;
parameter SERDES_L3_TM_DIG_16_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_17 =    SERDES_BASEADDR + 32'h0000D098;
parameter SERDES_L3_TM_DIG_17_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_18 =    SERDES_BASEADDR + 32'h0000D09C;
parameter SERDES_L3_TM_DIG_18_DEFVAL =   32'h2a;
parameter SERDES_L3_TM_DIG_19 =    SERDES_BASEADDR + 32'h0000D0A0;
parameter SERDES_L3_TM_DIG_19_DEFVAL =   32'h36;
parameter SERDES_L3_TM_DIG_20 =    SERDES_BASEADDR + 32'h0000D0A4;
parameter SERDES_L3_TM_DIG_20_DEFVAL =   32'h10;
parameter SERDES_L3_TM_DIG_21 =    SERDES_BASEADDR + 32'h0000D0A8;
parameter SERDES_L3_TM_DIG_21_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_22 =    SERDES_BASEADDR + 32'h0000D0AC;
parameter SERDES_L3_TM_DIG_22_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_23 =    SERDES_BASEADDR + 32'h0000D0B0;
parameter SERDES_L3_TM_DIG_23_DEFVAL =   32'h5;
parameter SERDES_L3_TM_DIG_24 =    SERDES_BASEADDR + 32'h0000D0B4;
parameter SERDES_L3_TM_DIG_24_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_25 =    SERDES_BASEADDR + 32'h0000D0B8;
parameter SERDES_L3_TM_DIG_25_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_26 =    SERDES_BASEADDR + 32'h0000D0BC;
parameter SERDES_L3_TM_DIG_26_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_27 =    SERDES_BASEADDR + 32'h0000D0C0;
parameter SERDES_L3_TM_DIG_27_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_28 =    SERDES_BASEADDR + 32'h0000D0C4;
parameter SERDES_L3_TM_DIG_28_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_29 =    SERDES_BASEADDR + 32'h0000D0C8;
parameter SERDES_L3_TM_DIG_29_DEFVAL =   32'h0;
parameter SERDES_L3_TM_AUX_0 =    SERDES_BASEADDR + 32'h0000D0CC;
parameter SERDES_L3_TM_AUX_0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_AUX_1 =    SERDES_BASEADDR + 32'h0000D0D0;
parameter SERDES_L3_TM_AUX_1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_AUX_2 =    SERDES_BASEADDR + 32'h0000D0D4;
parameter SERDES_L3_TM_AUX_2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_AUX_3 =    SERDES_BASEADDR + 32'h0000D0D8;
parameter SERDES_L3_TM_AUX_3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_AUX_4 =    SERDES_BASEADDR + 32'h0000D0DC;
parameter SERDES_L3_TM_AUX_4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_30 =    SERDES_BASEADDR + 32'h0000D0E0;
parameter SERDES_L3_TM_DIG_30_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_31 =    SERDES_BASEADDR + 32'h0000D0E4;
parameter SERDES_L3_TM_DIG_31_DEFVAL =   32'hfa;
parameter SERDES_L3_TM_DIG_32 =    SERDES_BASEADDR + 32'h0000D0E8;
parameter SERDES_L3_TM_DIG_32_DEFVAL =   32'hfa;
parameter SERDES_L3_TM_DIG_33 =    SERDES_BASEADDR + 32'h0000D0EC;
parameter SERDES_L3_TM_DIG_33_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_34 =    SERDES_BASEADDR + 32'h0000D0F0;
parameter SERDES_L3_TM_DIG_34_DEFVAL =   32'h1e;
parameter SERDES_L3_TM_DIG_35 =    SERDES_BASEADDR + 32'h0000D0F4;
parameter SERDES_L3_TM_DIG_35_DEFVAL =   32'h18;
parameter SERDES_L3_TM_DIG_36 =    SERDES_BASEADDR + 32'h0000D0F8;
parameter SERDES_L3_TM_DIG_36_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DIG_37 =    SERDES_BASEADDR + 32'h0000D0FC;
parameter SERDES_L3_TM_DIG_37_DEFVAL =   32'h0;
parameter SERDES_L3_TM_LFPS_1 =    SERDES_BASEADDR + 32'h0000D800;
parameter SERDES_L3_TM_LFPS_1_DEFVAL =   32'h88;
parameter SERDES_L3_TM_LFPS_2 =    SERDES_BASEADDR + 32'h0000D804;
parameter SERDES_L3_TM_LFPS_2_DEFVAL =   32'h34;
parameter SERDES_L3_TM_LFPS_3 =    SERDES_BASEADDR + 32'h0000D808;
parameter SERDES_L3_TM_LFPS_3_DEFVAL =   32'h6c;
parameter SERDES_L3_TM_LFPS_4 =    SERDES_BASEADDR + 32'h0000D80C;
parameter SERDES_L3_TM_LFPS_4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_RXPMA_1 =    SERDES_BASEADDR + 32'h0000D810;
parameter SERDES_L3_TM_RXPMA_1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BSCAN_1 =    SERDES_BASEADDR + 32'h0000D814;
parameter SERDES_L3_TM_BSCAN_1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_MPHY_SQ_1 =    SERDES_BASEADDR + 32'h0000D818;
parameter SERDES_L3_TM_MPHY_SQ_1_DEFVAL =   32'h1;
parameter SERDES_L3_TM_LSRX_1 =    SERDES_BASEADDR + 32'h0000D81C;
parameter SERDES_L3_TM_LSRX_1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_LSRX_2 =    SERDES_BASEADDR + 32'h0000D820;
parameter SERDES_L3_TM_LSRX_2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SIGDET_1 =    SERDES_BASEADDR + 32'h0000D824;
parameter SERDES_L3_TM_SIGDET_1_DEFVAL =   32'h34;
parameter SERDES_L3_TM_SIGDET_2 =    SERDES_BASEADDR + 32'h0000D828;
parameter SERDES_L3_TM_SIGDET_2_DEFVAL =   32'hf;
parameter SERDES_L3_TM_DFT_1 =    SERDES_BASEADDR + 32'h0000D82C;
parameter SERDES_L3_TM_DFT_1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DFT_2 =    SERDES_BASEADDR + 32'h0000D830;
parameter SERDES_L3_TM_DFT_2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DFT_3 =    SERDES_BASEADDR + 32'h0000D834;
parameter SERDES_L3_TM_DFT_3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DFT_4 =    SERDES_BASEADDR + 32'h0000D838;
parameter SERDES_L3_TM_DFT_4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DFT_5 =    SERDES_BASEADDR + 32'h0000D83C;
parameter SERDES_L3_TM_DFT_5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DFT_6 =    SERDES_BASEADDR + 32'h0000D840;
parameter SERDES_L3_TM_DFT_6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DFT_7 =    SERDES_BASEADDR + 32'h0000D844;
parameter SERDES_L3_TM_DFT_7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DFT_8 =    SERDES_BASEADDR + 32'h0000D848;
parameter SERDES_L3_TM_DFT_8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DFT_9 =    SERDES_BASEADDR + 32'h0000D84C;
parameter SERDES_L3_TM_DFT_9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_DFT_10 =    SERDES_BASEADDR + 32'h0000D850;
parameter SERDES_L3_TM_DFT_10_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BG_1 =    SERDES_BASEADDR + 32'h0000D854;
parameter SERDES_L3_TM_BG_1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BG_2 =    SERDES_BASEADDR + 32'h0000D858;
parameter SERDES_L3_TM_BG_2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BG_3 =    SERDES_BASEADDR + 32'h0000D85C;
parameter SERDES_L3_TM_BG_3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BG_4 =    SERDES_BASEADDR + 32'h0000D860;
parameter SERDES_L3_TM_BG_4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BG_5 =    SERDES_BASEADDR + 32'h0000D864;
parameter SERDES_L3_TM_BG_5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BG_6 =    SERDES_BASEADDR + 32'h0000D868;
parameter SERDES_L3_TM_BG_6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BG_7 =    SERDES_BASEADDR + 32'h0000D86C;
parameter SERDES_L3_TM_BG_7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BG_8 =    SERDES_BASEADDR + 32'h0000D870;
parameter SERDES_L3_TM_BG_8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BG_9 =    SERDES_BASEADDR + 32'h0000D874;
parameter SERDES_L3_TM_BG_9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BG_10 =    SERDES_BASEADDR + 32'h0000D878;
parameter SERDES_L3_TM_BG_10_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SD0 =    SERDES_BASEADDR + 32'h0000D87C;
parameter SERDES_L3_TM_SD0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SD1 =    SERDES_BASEADDR + 32'h0000D880;
parameter SERDES_L3_TM_SD1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SD2 =    SERDES_BASEADDR + 32'h0000D884;
parameter SERDES_L3_TM_SD2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SD3 =    SERDES_BASEADDR + 32'h0000D888;
parameter SERDES_L3_TM_SD3_DEFVAL =   32'h4;
parameter SERDES_L3_TM_SD4 =    SERDES_BASEADDR + 32'h0000D88C;
parameter SERDES_L3_TM_SD4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SD5 =    SERDES_BASEADDR + 32'h0000D890;
parameter SERDES_L3_TM_SD5_DEFVAL =   32'ha;
parameter SERDES_L3_TM_SD6 =    SERDES_BASEADDR + 32'h0000D894;
parameter SERDES_L3_TM_SD6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_MISC1 =    SERDES_BASEADDR + 32'h0000D898;
parameter SERDES_L3_TM_MISC1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_MISC2 =    SERDES_BASEADDR + 32'h0000D89C;
parameter SERDES_L3_TM_MISC2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYE_SURF0 =    SERDES_BASEADDR + 32'h0000D8A0;
parameter SERDES_L3_TM_EYE_SURF0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYE_SURF1 =    SERDES_BASEADDR + 32'h0000D8A4;
parameter SERDES_L3_TM_EYE_SURF1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYE_SURF2 =    SERDES_BASEADDR + 32'h0000D8A8;
parameter SERDES_L3_TM_EYE_SURF2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYE_SURF3 =    SERDES_BASEADDR + 32'h0000D8AC;
parameter SERDES_L3_TM_EYE_SURF3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYE_SURF4 =    SERDES_BASEADDR + 32'h0000D8B0;
parameter SERDES_L3_TM_EYE_SURF4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYE_SURF5 =    SERDES_BASEADDR + 32'h0000D8B4;
parameter SERDES_L3_TM_EYE_SURF5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYE_SURF6 =    SERDES_BASEADDR + 32'h0000D8B8;
parameter SERDES_L3_TM_EYE_SURF6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYE_SURF7 =    SERDES_BASEADDR + 32'h0000D8BC;
parameter SERDES_L3_TM_EYE_SURF7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYE_SURF8 =    SERDES_BASEADDR + 32'h0000D8C0;
parameter SERDES_L3_TM_EYE_SURF8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYE_SURF9 =    SERDES_BASEADDR + 32'h0000D8C4;
parameter SERDES_L3_TM_EYE_SURF9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SPARE =    SERDES_BASEADDR + 32'h0000D8C8;
parameter SERDES_L3_TM_SPARE_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ANA_EQ1 =    SERDES_BASEADDR + 32'h0000D8CC;
parameter SERDES_L3_TM_ANA_EQ1_DEFVAL =   32'hc;
parameter SERDES_L3_TM_ANA_E_PI0 =    SERDES_BASEADDR + 32'h0000D8D0;
parameter SERDES_L3_TM_ANA_E_PI0_DEFVAL =   32'ha0;
parameter SERDES_L3_TM_ANA_IQ_PI0 =    SERDES_BASEADDR + 32'h0000D8D4;
parameter SERDES_L3_TM_ANA_IQ_PI0_DEFVAL =   32'ha0;
parameter SERDES_L3_TM_ANA_MISC0 =    SERDES_BASEADDR + 32'h0000D8D8;
parameter SERDES_L3_TM_ANA_MISC0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_CODE_IQ_PH0 =    SERDES_BASEADDR + 32'h0000D8DC;
parameter SERDES_L3_TM_SAMP_CODE_IQ_PH0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_CODE_IQ_PH90 =    SERDES_BASEADDR + 32'h0000D8E0;
parameter SERDES_L3_TM_SAMP_CODE_IQ_PH90_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_CODE_IQ_PH180 =    SERDES_BASEADDR + 32'h0000D8E4;
parameter SERDES_L3_TM_SAMP_CODE_IQ_PH180_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_CODE_IQ_PH270 =    SERDES_BASEADDR + 32'h0000D8E8;
parameter SERDES_L3_TM_SAMP_CODE_IQ_PH270_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_CODE_E_PH0 =    SERDES_BASEADDR + 32'h0000D8EC;
parameter SERDES_L3_TM_SAMP_CODE_E_PH0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_CODE_E_PH180 =    SERDES_BASEADDR + 32'h0000D8F0;
parameter SERDES_L3_TM_SAMP_CODE_E_PH180_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL0 =    SERDES_BASEADDR + 32'h0000D8F4;
parameter SERDES_L3_TM_IQ_ILL0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL1 =    SERDES_BASEADDR + 32'h0000D8F8;
parameter SERDES_L3_TM_IQ_ILL1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL2 =    SERDES_BASEADDR + 32'h0000D8FC;
parameter SERDES_L3_TM_IQ_ILL2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL3 =    SERDES_BASEADDR + 32'h0000D900;
parameter SERDES_L3_TM_IQ_ILL3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL4 =    SERDES_BASEADDR + 32'h0000D904;
parameter SERDES_L3_TM_IQ_ILL4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL5 =    SERDES_BASEADDR + 32'h0000D908;
parameter SERDES_L3_TM_IQ_ILL5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL6 =    SERDES_BASEADDR + 32'h0000D90C;
parameter SERDES_L3_TM_IQ_ILL6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL7 =    SERDES_BASEADDR + 32'h0000D910;
parameter SERDES_L3_TM_IQ_ILL7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL8 =    SERDES_BASEADDR + 32'h0000D914;
parameter SERDES_L3_TM_IQ_ILL8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL9 =    SERDES_BASEADDR + 32'h0000D918;
parameter SERDES_L3_TM_IQ_ILL9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_IQ_ILL10 =    SERDES_BASEADDR + 32'h0000D91C;
parameter SERDES_L3_TM_IQ_ILL10_DEFVAL =   32'h3;
parameter SERDES_L3_TM_E_ILL0 =    SERDES_BASEADDR + 32'h0000D920;
parameter SERDES_L3_TM_E_ILL0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_E_ILL1 =    SERDES_BASEADDR + 32'h0000D924;
parameter SERDES_L3_TM_E_ILL1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_E_ILL2 =    SERDES_BASEADDR + 32'h0000D928;
parameter SERDES_L3_TM_E_ILL2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_E_ILL3 =    SERDES_BASEADDR + 32'h0000D92C;
parameter SERDES_L3_TM_E_ILL3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_E_ILL4 =    SERDES_BASEADDR + 32'h0000D930;
parameter SERDES_L3_TM_E_ILL4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_E_ILL5 =    SERDES_BASEADDR + 32'h0000D934;
parameter SERDES_L3_TM_E_ILL5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_E_ILL6 =    SERDES_BASEADDR + 32'h0000D938;
parameter SERDES_L3_TM_E_ILL6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_E_ILL7 =    SERDES_BASEADDR + 32'h0000D93C;
parameter SERDES_L3_TM_E_ILL7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_E_ILL8 =    SERDES_BASEADDR + 32'h0000D940;
parameter SERDES_L3_TM_E_ILL8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_E_ILL9 =    SERDES_BASEADDR + 32'h0000D944;
parameter SERDES_L3_TM_E_ILL9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_E_ILL10 =    SERDES_BASEADDR + 32'h0000D948;
parameter SERDES_L3_TM_E_ILL10_DEFVAL =   32'h3;
parameter SERDES_L3_TM_EQ0 =    SERDES_BASEADDR + 32'h0000D94C;
parameter SERDES_L3_TM_EQ0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ1 =    SERDES_BASEADDR + 32'h0000D950;
parameter SERDES_L3_TM_EQ1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ2 =    SERDES_BASEADDR + 32'h0000D954;
parameter SERDES_L3_TM_EQ2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ3 =    SERDES_BASEADDR + 32'h0000D958;
parameter SERDES_L3_TM_EQ3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ4 =    SERDES_BASEADDR + 32'h0000D95C;
parameter SERDES_L3_TM_EQ4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ5 =    SERDES_BASEADDR + 32'h0000D960;
parameter SERDES_L3_TM_EQ5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ6 =    SERDES_BASEADDR + 32'h0000D964;
parameter SERDES_L3_TM_EQ6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ7 =    SERDES_BASEADDR + 32'h0000D968;
parameter SERDES_L3_TM_EQ7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ8 =    SERDES_BASEADDR + 32'h0000D96C;
parameter SERDES_L3_TM_EQ8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ9 =    SERDES_BASEADDR + 32'h0000D970;
parameter SERDES_L3_TM_EQ9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ10 =    SERDES_BASEADDR + 32'h0000D974;
parameter SERDES_L3_TM_EQ10_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ11 =    SERDES_BASEADDR + 32'h0000D978;
parameter SERDES_L3_TM_EQ11_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL7 =    SERDES_BASEADDR + 32'h0000D97C;
parameter SERDES_L3_TM_ILL7_DEFVAL =   32'h5;
parameter SERDES_L3_TM_ILL8 =    SERDES_BASEADDR + 32'h0000D980;
parameter SERDES_L3_TM_ILL8_DEFVAL =   32'h2;
parameter SERDES_L3_TM_ILL9 =    SERDES_BASEADDR + 32'h0000D984;
parameter SERDES_L3_TM_ILL9_DEFVAL =   32'h40;
parameter SERDES_L3_TM_ILL10 =    SERDES_BASEADDR + 32'h0000D988;
parameter SERDES_L3_TM_ILL10_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL11 =    SERDES_BASEADDR + 32'h0000D98C;
parameter SERDES_L3_TM_ILL11_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL12 =    SERDES_BASEADDR + 32'h0000D990;
parameter SERDES_L3_TM_ILL12_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL13 =    SERDES_BASEADDR + 32'h0000D994;
parameter SERDES_L3_TM_ILL13_DEFVAL =   32'h1;
parameter SERDES_L3_TM_ILL14 =    SERDES_BASEADDR + 32'h0000D998;
parameter SERDES_L3_TM_ILL14_DEFVAL =   32'h51;
parameter SERDES_L3_TM_FRZ_FSM0 =    SERDES_BASEADDR + 32'h0000D99C;
parameter SERDES_L3_TM_FRZ_FSM0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_FRZ_FSM1 =    SERDES_BASEADDR + 32'h0000D9A0;
parameter SERDES_L3_TM_FRZ_FSM1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_RST_DLY =    SERDES_BASEADDR + 32'h0000D9A4;
parameter SERDES_L3_TM_RST_DLY_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL15 =    SERDES_BASEADDR + 32'h0000D9A8;
parameter SERDES_L3_TM_ILL15_DEFVAL =   32'h0;
parameter SERDES_L3_TM_MISC3 =    SERDES_BASEADDR + 32'h0000D9AC;
parameter SERDES_L3_TM_MISC3_DEFVAL =   32'h3;
parameter SERDES_L3_TM_EQ_OFFS1 =    SERDES_BASEADDR + 32'h0000D9B0;
parameter SERDES_L3_TM_EQ_OFFS1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP0 =    SERDES_BASEADDR + 32'h0000D9B4;
parameter SERDES_L3_TM_SAMP0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ12 =    SERDES_BASEADDR + 32'h0000D9B8;
parameter SERDES_L3_TM_EQ12_DEFVAL =   32'h0;
parameter SERDES_L3_TM_MISC4 =    SERDES_BASEADDR + 32'h0000D9BC;
parameter SERDES_L3_TM_MISC4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_STATUS0 =    SERDES_BASEADDR + 32'h0000DA80;
parameter SERDES_L3_TM_SAMP_STATUS0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_STATUS1 =    SERDES_BASEADDR + 32'h0000DA84;
parameter SERDES_L3_TM_SAMP_STATUS1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_STATUS2 =    SERDES_BASEADDR + 32'h0000DA88;
parameter SERDES_L3_TM_SAMP_STATUS2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_STATUS3 =    SERDES_BASEADDR + 32'h0000DA8C;
parameter SERDES_L3_TM_SAMP_STATUS3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_STATUS4 =    SERDES_BASEADDR + 32'h0000DA90;
parameter SERDES_L3_TM_SAMP_STATUS4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SAMP_STATUS5 =    SERDES_BASEADDR + 32'h0000DA94;
parameter SERDES_L3_TM_SAMP_STATUS5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS0 =    SERDES_BASEADDR + 32'h0000DA98;
parameter SERDES_L3_TM_ILL_STATUS0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS1 =    SERDES_BASEADDR + 32'h0000DA9C;
parameter SERDES_L3_TM_ILL_STATUS1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS2 =    SERDES_BASEADDR + 32'h0000DAA0;
parameter SERDES_L3_TM_ILL_STATUS2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS3 =    SERDES_BASEADDR + 32'h0000DAA4;
parameter SERDES_L3_TM_ILL_STATUS3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS4 =    SERDES_BASEADDR + 32'h0000DAA8;
parameter SERDES_L3_TM_ILL_STATUS4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS5 =    SERDES_BASEADDR + 32'h0000DAAC;
parameter SERDES_L3_TM_ILL_STATUS5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS6 =    SERDES_BASEADDR + 32'h0000DAB0;
parameter SERDES_L3_TM_ILL_STATUS6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS7 =    SERDES_BASEADDR + 32'h0000DAB4;
parameter SERDES_L3_TM_ILL_STATUS7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS8 =    SERDES_BASEADDR + 32'h0000DAB8;
parameter SERDES_L3_TM_ILL_STATUS8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS9 =    SERDES_BASEADDR + 32'h0000DABC;
parameter SERDES_L3_TM_ILL_STATUS9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS10 =    SERDES_BASEADDR + 32'h0000DAC0;
parameter SERDES_L3_TM_ILL_STATUS10_DEFVAL =   32'h0;
parameter SERDES_L3_TM_ILL_STATUS11 =    SERDES_BASEADDR + 32'h0000DAC4;
parameter SERDES_L3_TM_ILL_STATUS11_DEFVAL =   32'h0;
parameter SERDES_L3_TM_MISC_ST_0 =    SERDES_BASEADDR + 32'h0000DAC8;
parameter SERDES_L3_TM_MISC_ST_0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SD_ST_0 =    SERDES_BASEADDR + 32'h0000DACC;
parameter SERDES_L3_TM_SD_ST_0_DEFVAL =   32'h12;
parameter SERDES_L3_TM_EYESURF_ST0 =    SERDES_BASEADDR + 32'h0000DAD0;
parameter SERDES_L3_TM_EYESURF_ST0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EYESURF_ST1 =    SERDES_BASEADDR + 32'h0000DAD4;
parameter SERDES_L3_TM_EYESURF_ST1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ_ST0 =    SERDES_BASEADDR + 32'h0000DAD8;
parameter SERDES_L3_TM_EQ_ST0_DEFVAL =   32'hff;
parameter SERDES_L3_TM_EQ_ST1 =    SERDES_BASEADDR + 32'h0000DADC;
parameter SERDES_L3_TM_EQ_ST1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_EQ_ST2 =    SERDES_BASEADDR + 32'h0000DAE0;
parameter SERDES_L3_TM_EQ_ST2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_RXPMA_ST1 =    SERDES_BASEADDR + 32'h0000DAE4;
parameter SERDES_L3_TM_RXPMA_ST1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR0 =    SERDES_BASEADDR + 32'h0000DC00;
parameter SERDES_L3_TM_CDR0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR1 =    SERDES_BASEADDR + 32'h0000DC04;
parameter SERDES_L3_TM_CDR1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR2 =    SERDES_BASEADDR + 32'h0000DC08;
parameter SERDES_L3_TM_CDR2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR3 =    SERDES_BASEADDR + 32'h0000DC0C;
parameter SERDES_L3_TM_CDR3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR4 =    SERDES_BASEADDR + 32'h0000DC10;
parameter SERDES_L3_TM_CDR4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR5 =    SERDES_BASEADDR + 32'h0000DC14;
parameter SERDES_L3_TM_CDR5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR6 =    SERDES_BASEADDR + 32'h0000DC18;
parameter SERDES_L3_TM_CDR6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR7 =    SERDES_BASEADDR + 32'h0000DC1C;
parameter SERDES_L3_TM_CDR7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR8 =    SERDES_BASEADDR + 32'h0000DC20;
parameter SERDES_L3_TM_CDR8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR9 =    SERDES_BASEADDR + 32'h0000DC24;
parameter SERDES_L3_TM_CDR9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR10 =    SERDES_BASEADDR + 32'h0000DC28;
parameter SERDES_L3_TM_CDR10_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR11 =    SERDES_BASEADDR + 32'h0000DC2C;
parameter SERDES_L3_TM_CDR11_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR12 =    SERDES_BASEADDR + 32'h0000DC30;
parameter SERDES_L3_TM_CDR12_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR13 =    SERDES_BASEADDR + 32'h0000DC34;
parameter SERDES_L3_TM_CDR13_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR14 =    SERDES_BASEADDR + 32'h0000DC38;
parameter SERDES_L3_TM_CDR14_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR15 =    SERDES_BASEADDR + 32'h0000DC3C;
parameter SERDES_L3_TM_CDR15_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR16 =    SERDES_BASEADDR + 32'h0000DC40;
parameter SERDES_L3_TM_CDR16_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR17 =    SERDES_BASEADDR + 32'h0000DC44;
parameter SERDES_L3_TM_CDR17_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR18 =    SERDES_BASEADDR + 32'h0000DC48;
parameter SERDES_L3_TM_CDR18_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR19 =    SERDES_BASEADDR + 32'h0000DC4C;
parameter SERDES_L3_TM_CDR19_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR20 =    SERDES_BASEADDR + 32'h0000DC50;
parameter SERDES_L3_TM_CDR20_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR21 =    SERDES_BASEADDR + 32'h0000DC54;
parameter SERDES_L3_TM_CDR21_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR22 =    SERDES_BASEADDR + 32'h0000DC58;
parameter SERDES_L3_TM_CDR22_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CDR23 =    SERDES_BASEADDR + 32'h0000DC5C;
parameter SERDES_L3_TM_CDR23_DEFVAL =   32'h0;
parameter SERDES_L3_TM_MISC0 =    SERDES_BASEADDR + 32'h0000DC60;
parameter SERDES_L3_TM_MISC0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_HSRX_ST0 =    SERDES_BASEADDR + 32'h0000DC64;
parameter SERDES_L3_TM_HSRX_ST0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_LS_CLOCK =    SERDES_BASEADDR + 32'h0000E000;
parameter SERDES_L3_TM_PLL_LS_CLOCK_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_LOOP_FILT =    SERDES_BASEADDR + 32'h0000E004;
parameter SERDES_L3_TM_PLL_LOOP_FILT_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG2 =    SERDES_BASEADDR + 32'h0000E008;
parameter SERDES_L3_TM_PLL_DIG2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_FBDIV =    SERDES_BASEADDR + 32'h0000E00C;
parameter SERDES_L3_TM_PLL_FBDIV_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG4 =    SERDES_BASEADDR + 32'h0000E010;
parameter SERDES_L3_TM_PLL_DIG4_DEFVAL =   32'h80;
parameter SERDES_L3_TM_PLL_DIG5 =    SERDES_BASEADDR + 32'h0000E014;
parameter SERDES_L3_TM_PLL_DIG5_DEFVAL =   32'hc0;
parameter SERDES_L3_TM_PLL_DIG6 =    SERDES_BASEADDR + 32'h0000E018;
parameter SERDES_L3_TM_PLL_DIG6_DEFVAL =   32'h3;
parameter SERDES_L3_TM_PLL_DIG7 =    SERDES_BASEADDR + 32'h0000E01C;
parameter SERDES_L3_TM_PLL_DIG7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_CPUMP_CODE_1 =    SERDES_BASEADDR + 32'h0000E020;
parameter SERDES_L3_TM_PLL_CPUMP_CODE_1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG9 =    SERDES_BASEADDR + 32'h0000E024;
parameter SERDES_L3_TM_PLL_DIG9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_COARSE_CODE_LSB =    SERDES_BASEADDR + 32'h0000E028;
parameter SERDES_L3_TM_PLL_COARSE_CODE_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG11 =    SERDES_BASEADDR + 32'h0000E02C;
parameter SERDES_L3_TM_PLL_DIG11_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG12 =    SERDES_BASEADDR + 32'h0000E030;
parameter SERDES_L3_TM_PLL_DIG12_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_CONST_PMOS =    SERDES_BASEADDR + 32'h0000E034;
parameter SERDES_L3_TM_PLL_CONST_PMOS_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG14 =    SERDES_BASEADDR + 32'h0000E038;
parameter SERDES_L3_TM_PLL_DIG14_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG15 =    SERDES_BASEADDR + 32'h0000E03C;
parameter SERDES_L3_TM_PLL_DIG15_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG16 =    SERDES_BASEADDR + 32'h0000E040;
parameter SERDES_L3_TM_PLL_DIG16_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG17 =    SERDES_BASEADDR + 32'h0000E044;
parameter SERDES_L3_TM_PLL_DIG17_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG18 =    SERDES_BASEADDR + 32'h0000E048;
parameter SERDES_L3_TM_PLL_DIG18_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG19 =    SERDES_BASEADDR + 32'h0000E04C;
parameter SERDES_L3_TM_PLL_DIG19_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG20 =    SERDES_BASEADDR + 32'h0000E050;
parameter SERDES_L3_TM_PLL_DIG20_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG21 =    SERDES_BASEADDR + 32'h0000E054;
parameter SERDES_L3_TM_PLL_DIG21_DEFVAL =   32'h20;
parameter SERDES_L3_TM_PLL_DIG22 =    SERDES_BASEADDR + 32'h0000E058;
parameter SERDES_L3_TM_PLL_DIG22_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG23 =    SERDES_BASEADDR + 32'h0000E05C;
parameter SERDES_L3_TM_PLL_DIG23_DEFVAL =   32'h31;
parameter SERDES_L3_TM_PLL_DIG24 =    SERDES_BASEADDR + 32'h0000E060;
parameter SERDES_L3_TM_PLL_DIG24_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG25 =    SERDES_BASEADDR + 32'h0000E064;
parameter SERDES_L3_TM_PLL_DIG25_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG26 =    SERDES_BASEADDR + 32'h0000E068;
parameter SERDES_L3_TM_PLL_DIG26_DEFVAL =   32'h40;
parameter SERDES_L3_TM_PLL_CLK_DIST_NTRIM_LSB =    SERDES_BASEADDR + 32'h0000E06C;
parameter SERDES_L3_TM_PLL_CLK_DIST_NTRIM_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_CLK_DIST_PTRIM_LSB =    SERDES_BASEADDR + 32'h0000E070;
parameter SERDES_L3_TM_PLL_CLK_DIST_PTRIM_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG_29 =    SERDES_BASEADDR + 32'h0000E074;
parameter SERDES_L3_TM_PLL_DIG_29_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG_30 =    SERDES_BASEADDR + 32'h0000E078;
parameter SERDES_L3_TM_PLL_DIG_30_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG_31 =    SERDES_BASEADDR + 32'h0000E07C;
parameter SERDES_L3_TM_PLL_DIG_31_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG_32 =    SERDES_BASEADDR + 32'h0000E080;
parameter SERDES_L3_TM_PLL_DIG_32_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG_33 =    SERDES_BASEADDR + 32'h0000E084;
parameter SERDES_L3_TM_PLL_DIG_33_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG_34 =    SERDES_BASEADDR + 32'h0000E088;
parameter SERDES_L3_TM_PLL_DIG_34_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG_35 =    SERDES_BASEADDR + 32'h0000E08C;
parameter SERDES_L3_TM_PLL_DIG_35_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG_36 =    SERDES_BASEADDR + 32'h0000E090;
parameter SERDES_L3_TM_PLL_DIG_36_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_DIG_37 =    SERDES_BASEADDR + 32'h0000E094;
parameter SERDES_L3_TM_PLL_DIG_37_DEFVAL =   32'h0;
parameter SERDES_L3_TM_PLL_COARSE_CODE_SAT_MSB =    SERDES_BASEADDR + 32'h0000E098;
parameter SERDES_L3_TM_PLL_COARSE_CODE_SAT_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_MPHY_CFG_HIB8 =    SERDES_BASEADDR + 32'h0000E300;
parameter SERDES_L3_MPHY_CFG_HIB8_DEFVAL =   32'h0;
parameter SERDES_L3_MPHY_CFG_MODE =    SERDES_BASEADDR + 32'h0000E304;
parameter SERDES_L3_MPHY_CFG_MODE_DEFVAL =   32'h0;
parameter SERDES_L3_MPHY_CFG_HS_GEAR =    SERDES_BASEADDR + 32'h0000E308;
parameter SERDES_L3_MPHY_CFG_HS_GEAR_DEFVAL =   32'h0;
parameter SERDES_L3_MPHY_CFG_HS_RATE =    SERDES_BASEADDR + 32'h0000E30C;
parameter SERDES_L3_MPHY_CFG_HS_RATE_DEFVAL =   32'h0;
parameter SERDES_L3_MPHY_CFG_PWM =    SERDES_BASEADDR + 32'h0000E310;
parameter SERDES_L3_MPHY_CFG_PWM_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_OPDIV_LS =    SERDES_BASEADDR + 32'h0000E314;
parameter SERDES_L3_PLL_OPDIV_LS_DEFVAL =   32'h0;
parameter SERDES_L3_MPHY_CFG_UPDT =    SERDES_BASEADDR + 32'h0000E318;
parameter SERDES_L3_MPHY_CFG_UPDT_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_DIV_CNTRLS =    SERDES_BASEADDR + 32'h0000E31C;
parameter SERDES_L3_PLL_TM_DIV_CNTRLS_DEFVAL =   32'h40;
parameter SERDES_L3_PLL_FBDIV_G1A_LSB =    SERDES_BASEADDR + 32'h0000E320;
parameter SERDES_L3_PLL_FBDIV_G1A_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G1B_LSB =    SERDES_BASEADDR + 32'h0000E324;
parameter SERDES_L3_PLL_FBDIV_G1B_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G2A_LSB =    SERDES_BASEADDR + 32'h0000E328;
parameter SERDES_L3_PLL_FBDIV_G2A_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G2B_LSB =    SERDES_BASEADDR + 32'h0000E32C;
parameter SERDES_L3_PLL_FBDIV_G2B_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G3A_LSB =    SERDES_BASEADDR + 32'h0000E330;
parameter SERDES_L3_PLL_FBDIV_G3A_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G3B_LSB =    SERDES_BASEADDR + 32'h0000E334;
parameter SERDES_L3_PLL_FBDIV_G3B_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G1A_MSB =    SERDES_BASEADDR + 32'h0000E338;
parameter SERDES_L3_PLL_FBDIV_G1A_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G1B_MSB =    SERDES_BASEADDR + 32'h0000E33C;
parameter SERDES_L3_PLL_FBDIV_G1B_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G2A_MSB =    SERDES_BASEADDR + 32'h0000E340;
parameter SERDES_L3_PLL_FBDIV_G2A_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G2B_MSB =    SERDES_BASEADDR + 32'h0000E344;
parameter SERDES_L3_PLL_FBDIV_G2B_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G3A_MSB =    SERDES_BASEADDR + 32'h0000E348;
parameter SERDES_L3_PLL_FBDIV_G3A_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_G3B_MSB =    SERDES_BASEADDR + 32'h0000E34C;
parameter SERDES_L3_PLL_FBDIV_G3B_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_IPDIV =    SERDES_BASEADDR + 32'h0000E350;
parameter SERDES_L3_PLL_IPDIV_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_FRAC_0_LSB =    SERDES_BASEADDR + 32'h0000E354;
parameter SERDES_L3_PLL_FBDIV_FRAC_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_FRAC_1 =    SERDES_BASEADDR + 32'h0000E358;
parameter SERDES_L3_PLL_FBDIV_FRAC_1_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_FRAC_2 =    SERDES_BASEADDR + 32'h0000E35C;
parameter SERDES_L3_PLL_FBDIV_FRAC_2_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_FBDIV_FRAC_3_MSB =    SERDES_BASEADDR + 32'h0000E360;
parameter SERDES_L3_PLL_FBDIV_FRAC_3_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_PWR_SEQ_WAIT_TIME =    SERDES_BASEADDR + 32'h0000E364;
parameter SERDES_L3_PLL_PWR_SEQ_WAIT_TIME_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_SS_STEPS_0_LSB =    SERDES_BASEADDR + 32'h0000E368;
parameter SERDES_L3_PLL_SS_STEPS_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_SS_STEPS_1_MSB =    SERDES_BASEADDR + 32'h0000E36C;
parameter SERDES_L3_PLL_SS_STEPS_1_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_SS_STEP_SIZE_0_LSB =    SERDES_BASEADDR + 32'h0000E370;
parameter SERDES_L3_PLL_SS_STEP_SIZE_0_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_SS_STEP_SIZE_1 =    SERDES_BASEADDR + 32'h0000E374;
parameter SERDES_L3_PLL_SS_STEP_SIZE_1_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_SS_STEP_SIZE_2 =    SERDES_BASEADDR + 32'h0000E378;
parameter SERDES_L3_PLL_SS_STEP_SIZE_2_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_SS_STEP_SIZE_3_MSB =    SERDES_BASEADDR + 32'h0000E37C;
parameter SERDES_L3_PLL_SS_STEP_SIZE_3_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_TM_MASK_CFG_UPDT =    SERDES_BASEADDR + 32'h0000E380;
parameter SERDES_L3_TM_MASK_CFG_UPDT_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_FORCE_DIV =    SERDES_BASEADDR + 32'h0000E384;
parameter SERDES_L3_PLL_TM_FORCE_DIV_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_COARSE_CODE_1_LSB =    SERDES_BASEADDR + 32'h0000E388;
parameter SERDES_L3_PLL_TM_COARSE_CODE_1_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_COARSE_CODE_2_LSB =    SERDES_BASEADDR + 32'h0000E38C;
parameter SERDES_L3_PLL_TM_COARSE_CODE_2_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_COARSE_CODE_3_LSB =    SERDES_BASEADDR + 32'h0000E390;
parameter SERDES_L3_PLL_TM_COARSE_CODE_3_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_COARSE_CODE_4_LSB =    SERDES_BASEADDR + 32'h0000E394;
parameter SERDES_L3_PLL_TM_COARSE_CODE_4_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_COARSE_CODE_5_LSB =    SERDES_BASEADDR + 32'h0000E398;
parameter SERDES_L3_PLL_TM_COARSE_CODE_5_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_COARSE_CODE_6_LSB =    SERDES_BASEADDR + 32'h0000E39C;
parameter SERDES_L3_PLL_TM_COARSE_CODE_6_LSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_COARSE_CODE_1_2_MSB =    SERDES_BASEADDR + 32'h0000E3A0;
parameter SERDES_L3_PLL_TM_COARSE_CODE_1_2_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_COARSE_CODE_3_4_MSB =    SERDES_BASEADDR + 32'h0000E3A4;
parameter SERDES_L3_PLL_TM_COARSE_CODE_3_4_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_COARSE_CODE_5_6_MSB =    SERDES_BASEADDR + 32'h0000E3A8;
parameter SERDES_L3_PLL_TM_COARSE_CODE_5_6_MSB_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_SHARED_0 =    SERDES_BASEADDR + 32'h0000E3AC;
parameter SERDES_L3_PLL_TM_SHARED_0_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_FRAC_OFFSET_0 =    SERDES_BASEADDR + 32'h0000E3B0;
parameter SERDES_L3_PLL_TM_FRAC_OFFSET_0_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_FRAC_OFFSET_1 =    SERDES_BASEADDR + 32'h0000E3B4;
parameter SERDES_L3_PLL_TM_FRAC_OFFSET_1_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_TM_FRAC_OFFSET_2 =    SERDES_BASEADDR + 32'h0000E3B8;
parameter SERDES_L3_PLL_TM_FRAC_OFFSET_2_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_STATUS_READ_0 =    SERDES_BASEADDR + 32'h0000E3E0;
parameter SERDES_L3_PLL_STATUS_READ_0_DEFVAL =   32'h0;
parameter SERDES_L3_PLL_STATUS_READ_1 =    SERDES_BASEADDR + 32'h0000E3E4;
parameter SERDES_L3_PLL_STATUS_READ_1_DEFVAL =   32'h1;
parameter SERDES_L3_TM_CALIB_DIG0 =    SERDES_BASEADDR + 32'h0000EC00;
parameter SERDES_L3_TM_CALIB_DIG0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG1 =    SERDES_BASEADDR + 32'h0000EC04;
parameter SERDES_L3_TM_CALIB_DIG1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG2 =    SERDES_BASEADDR + 32'h0000EC08;
parameter SERDES_L3_TM_CALIB_DIG2_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG3 =    SERDES_BASEADDR + 32'h0000EC0C;
parameter SERDES_L3_TM_CALIB_DIG3_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG4 =    SERDES_BASEADDR + 32'h0000EC10;
parameter SERDES_L3_TM_CALIB_DIG4_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG5 =    SERDES_BASEADDR + 32'h0000EC14;
parameter SERDES_L3_TM_CALIB_DIG5_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG6 =    SERDES_BASEADDR + 32'h0000EC18;
parameter SERDES_L3_TM_CALIB_DIG6_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG7 =    SERDES_BASEADDR + 32'h0000EC1C;
parameter SERDES_L3_TM_CALIB_DIG7_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG8 =    SERDES_BASEADDR + 32'h0000EC20;
parameter SERDES_L3_TM_CALIB_DIG8_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG9 =    SERDES_BASEADDR + 32'h0000EC24;
parameter SERDES_L3_TM_CALIB_DIG9_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG10 =    SERDES_BASEADDR + 32'h0000EC28;
parameter SERDES_L3_TM_CALIB_DIG10_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG11 =    SERDES_BASEADDR + 32'h0000EC2C;
parameter SERDES_L3_TM_CALIB_DIG11_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG12 =    SERDES_BASEADDR + 32'h0000EC30;
parameter SERDES_L3_TM_CALIB_DIG12_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG13 =    SERDES_BASEADDR + 32'h0000EC34;
parameter SERDES_L3_TM_CALIB_DIG13_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG14 =    SERDES_BASEADDR + 32'h0000EC38;
parameter SERDES_L3_TM_CALIB_DIG14_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG15 =    SERDES_BASEADDR + 32'h0000EC3C;
parameter SERDES_L3_TM_CALIB_DIG15_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG16 =    SERDES_BASEADDR + 32'h0000EC40;
parameter SERDES_L3_TM_CALIB_DIG16_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG17 =    SERDES_BASEADDR + 32'h0000EC44;
parameter SERDES_L3_TM_CALIB_DIG17_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG18 =    SERDES_BASEADDR + 32'h0000EC48;
parameter SERDES_L3_TM_CALIB_DIG18_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG19 =    SERDES_BASEADDR + 32'h0000EC4C;
parameter SERDES_L3_TM_CALIB_DIG19_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG20 =    SERDES_BASEADDR + 32'h0000EC50;
parameter SERDES_L3_TM_CALIB_DIG20_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG21 =    SERDES_BASEADDR + 32'h0000EC54;
parameter SERDES_L3_TM_CALIB_DIG21_DEFVAL =   32'h0;
parameter SERDES_L3_TM_CALIB_DIG22 =    SERDES_BASEADDR + 32'h0000EC58;
parameter SERDES_L3_TM_CALIB_DIG22_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SLICER2_CTRL =    SERDES_BASEADDR + 32'h0000EC5C;
parameter SERDES_L3_TM_SLICER2_CTRL_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SLICER23_BIAS_PROG0 =    SERDES_BASEADDR + 32'h0000EC60;
parameter SERDES_L3_TM_SLICER23_BIAS_PROG0_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SLICER23_BIAS_PROG1 =    SERDES_BASEADDR + 32'h0000EC64;
parameter SERDES_L3_TM_SLICER23_BIAS_PROG1_DEFVAL =   32'h0;
parameter SERDES_L3_TM_SLICER3_CTRL =    SERDES_BASEADDR + 32'h0000EC68;
parameter SERDES_L3_TM_SLICER3_CTRL_DEFVAL =   32'h0;
parameter SERDES_L3_CAL_SLICER_SPARE =    SERDES_BASEADDR + 32'h0000ECA0;
parameter SERDES_L3_CAL_SLICER_SPARE_DEFVAL =   32'h0;
parameter SERDES_L3_SLICER2_ENABLE =    SERDES_BASEADDR + 32'h0000EF00;
parameter SERDES_L3_SLICER2_ENABLE_DEFVAL =   32'h80;
parameter SERDES_L3_SLICER3_ENABLE =    SERDES_BASEADDR + 32'h0000EF04;
parameter SERDES_L3_SLICER3_ENABLE_DEFVAL =   32'h0;
parameter SERDES_L3_SLICER2_BYPASS =    SERDES_BASEADDR + 32'h0000EF08;
parameter SERDES_L3_SLICER2_BYPASS_DEFVAL =   32'h0;
parameter SERDES_L3_SLICER3_BYPASS =    SERDES_BASEADDR + 32'h0000EF0C;
parameter SERDES_L3_SLICER3_BYPASS_DEFVAL =   32'h0;
parameter SERDES_L3_TM_BRINGUP_CONTROL =    SERDES_BASEADDR + 32'h0000EF10;
parameter SERDES_L3_TM_BRINGUP_CONTROL_DEFVAL =   32'h0;
parameter SERDES_L3_CALIB_DONE_STATUS =    SERDES_BASEADDR + 32'h0000EF14;
parameter SERDES_L3_CALIB_DONE_STATUS_DEFVAL =   32'h0;
parameter SERDES_L3_CALIB_PIPE_PSW_CODE_STATUS =    SERDES_BASEADDR + 32'h0000EF18;
parameter SERDES_L3_CALIB_PIPE_PSW_CODE_STATUS_DEFVAL =   32'h20;
parameter SERDES_L3_CALIB_PIPE_NSW_CODE_STATUS =    SERDES_BASEADDR + 32'h0000EF1C;
parameter SERDES_L3_CALIB_PIPE_NSW_CODE_STATUS_DEFVAL =   32'h20;
parameter SERDES_L3_CALIB_MPHY_TX_CODE_STATUS =    SERDES_BASEADDR + 32'h0000EF20;
parameter SERDES_L3_CALIB_MPHY_TX_CODE_STATUS_DEFVAL =   32'h8;
parameter SERDES_L3_CALIB_ICAL_CODE_STATUS =    SERDES_BASEADDR + 32'h0000EF24;
parameter SERDES_L3_CALIB_ICAL_CODE_STATUS_DEFVAL =   32'h10;
parameter SERDES_L3_CALIB_RX_CODE_STATUS =    SERDES_BASEADDR + 32'h0000EF28;
parameter SERDES_L3_CALIB_RX_CODE_STATUS_DEFVAL =   32'h8;
parameter SERDES_L3_CALIB_USB2_TX_CODE_STATUS =    SERDES_BASEADDR + 32'h0000EF2C;
parameter SERDES_L3_CALIB_USB2_TX_CODE_STATUS_DEFVAL =   32'h10;
parameter SERDES_L3_CAL_ISO_CTRL =    SERDES_BASEADDR + 32'h0000EF30;
parameter SERDES_L3_CAL_ISO_CTRL_DEFVAL =   32'h0;
parameter SERDES_L3_UPHY_GLOBAL_CTRL =    SERDES_BASEADDR + 32'h0000F000;
parameter SERDES_L3_UPHY_GLOBAL_CTRL_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_CTRL_1 =    SERDES_BASEADDR + 32'h0000F004;
parameter SERDES_L3_BIST_CTRL_1_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_CTRL_2 =    SERDES_BASEADDR + 32'h0000F008;
parameter SERDES_L3_BIST_CTRL_2_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_RUN_LEN_L =    SERDES_BASEADDR + 32'h0000F00C;
parameter SERDES_L3_BIST_RUN_LEN_L_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_ERR_INJ_POINT_L =    SERDES_BASEADDR + 32'h0000F010;
parameter SERDES_L3_BIST_ERR_INJ_POINT_L_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_RUNLEN_ERR_INJ_H =    SERDES_BASEADDR + 32'h0000F014;
parameter SERDES_L3_BIST_RUNLEN_ERR_INJ_H_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_IDLE_TIME =    SERDES_BASEADDR + 32'h0000F018;
parameter SERDES_L3_BIST_IDLE_TIME_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_MARKER_L =    SERDES_BASEADDR + 32'h0000F01C;
parameter SERDES_L3_BIST_MARKER_L_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_IDLE_CHAR_L =    SERDES_BASEADDR + 32'h0000F020;
parameter SERDES_L3_BIST_IDLE_CHAR_L_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_MARKER_IDLE_H =    SERDES_BASEADDR + 32'h0000F024;
parameter SERDES_L3_BIST_MARKER_IDLE_H_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_LOW_PULSE_TIME =    SERDES_BASEADDR + 32'h0000F028;
parameter SERDES_L3_BIST_LOW_PULSE_TIME_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_TOTAL_PULSE_TIME =    SERDES_BASEADDR + 32'h0000F02C;
parameter SERDES_L3_BIST_TOTAL_PULSE_TIME_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_TEST_PAT_1 =    SERDES_BASEADDR + 32'h0000F030;
parameter SERDES_L3_BIST_TEST_PAT_1_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_TEST_PAT_2 =    SERDES_BASEADDR + 32'h0000F034;
parameter SERDES_L3_BIST_TEST_PAT_2_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_TEST_PAT_3 =    SERDES_BASEADDR + 32'h0000F038;
parameter SERDES_L3_BIST_TEST_PAT_3_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_TEST_PAT_4 =    SERDES_BASEADDR + 32'h0000F03C;
parameter SERDES_L3_BIST_TEST_PAT_4_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_TEST_PAT_MSBS =    SERDES_BASEADDR + 32'h0000F040;
parameter SERDES_L3_BIST_TEST_PAT_MSBS_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_PKT_NUM =    SERDES_BASEADDR + 32'h0000F044;
parameter SERDES_L3_BIST_PKT_NUM_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_FRM_IDLE_TIME =    SERDES_BASEADDR + 32'h0000F048;
parameter SERDES_L3_BIST_FRM_IDLE_TIME_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_PKT_CTR_L =    SERDES_BASEADDR + 32'h0000F04C;
parameter SERDES_L3_BIST_PKT_CTR_L_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_PKT_CTR_H =    SERDES_BASEADDR + 32'h0000F050;
parameter SERDES_L3_BIST_PKT_CTR_H_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_ERR_CTR_L =    SERDES_BASEADDR + 32'h0000F054;
parameter SERDES_L3_BIST_ERR_CTR_L_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_ERR_CTR_H =    SERDES_BASEADDR + 32'h0000F058;
parameter SERDES_L3_BIST_ERR_CTR_H_DEFVAL =   32'h0;
parameter SERDES_L3_CLK_DIV_CNT =    SERDES_BASEADDR + 32'h0000F05C;
parameter SERDES_L3_CLK_DIV_CNT_DEFVAL =   32'h19;
parameter SERDES_L3_DATA_BUS_WID =    SERDES_BASEADDR + 32'h0000F060;
parameter SERDES_L3_DATA_BUS_WID_DEFVAL =   32'h1;
parameter SERDES_L3_ANADIG_BYPASS =    SERDES_BASEADDR + 32'h0000F064;
parameter SERDES_L3_ANADIG_BYPASS_DEFVAL =   32'h0;
parameter SERDES_L3_BIST_FILLER_OUT =    SERDES_BASEADDR + 32'h0000F068;
parameter SERDES_L3_BIST_FILLER_OUT_DEFVAL =   32'h1;
parameter SERDES_L3_BIST_FORCE_MK_RST =    SERDES_BASEADDR + 32'h0000F06C;
parameter SERDES_L3_BIST_FORCE_MK_RST_DEFVAL =   32'h0;
parameter SERDES_L3_SPARE_IN =    SERDES_BASEADDR + 32'h0000F070;
parameter SERDES_L3_SPARE_IN_DEFVAL =   32'h0;
parameter SERDES_L3_SPARE_OUT =    SERDES_BASEADDR + 32'h0000F074;
parameter SERDES_L3_SPARE_OUT_DEFVAL =   32'h0;
parameter SERDES_PLL_REF_SEL0 =    SERDES_BASEADDR + 32'h00010000;
parameter SERDES_PLL_REF_SEL0_DEFVAL =   32'hd;
parameter SERDES_PLL_REF_SEL1 =    SERDES_BASEADDR + 32'h00010004;
parameter SERDES_PLL_REF_SEL1_DEFVAL =   32'h8;
parameter SERDES_PLL_REF_SEL2 =    SERDES_BASEADDR + 32'h00010008;
parameter SERDES_PLL_REF_SEL2_DEFVAL =   32'hf;
parameter SERDES_PLL_REF_SEL3 =    SERDES_BASEADDR + 32'h0001000C;
parameter SERDES_PLL_REF_SEL3_DEFVAL =   32'he;
parameter SERDES_ICM_CFG0 =    SERDES_BASEADDR + 32'h00010010;
parameter SERDES_ICM_CFG0_DEFVAL =   32'h0;
parameter SERDES_ICM_CFG1 =    SERDES_BASEADDR + 32'h00010014;
parameter SERDES_ICM_CFG1_DEFVAL =   32'h0;
parameter SERDES_TM_CMN_RST =    SERDES_BASEADDR + 32'h00010018;
parameter SERDES_TM_CMN_RST_DEFVAL =   32'h2;
parameter SERDES_PCIE_DYNDESKEW_PAT0 =    SERDES_BASEADDR + 32'h0001001C;
parameter SERDES_PCIE_DYNDESKEW_PAT0_DEFVAL =   32'h1c;
parameter SERDES_PCIE_DYNDESKEW_PAT1 =    SERDES_BASEADDR + 32'h00010020;
parameter SERDES_PCIE_DYNDESKEW_PAT1_DEFVAL =   32'h1c;
parameter SERDES_LANE_RPTR_CTRL =    SERDES_BASEADDR + 32'h00010024;
parameter SERDES_LANE_RPTR_CTRL_DEFVAL =   32'h0;
parameter SERDES_BGCAL_REF_SEL =    SERDES_BASEADDR + 32'h00010028;
parameter SERDES_BGCAL_REF_SEL_DEFVAL =   32'hc;
parameter SERDES_PCIE_RXSTAT_CTRL =    SERDES_BASEADDR + 32'h0001002C;
parameter SERDES_PCIE_RXSTAT_CTRL_DEFVAL =   32'h0;
parameter SERDES_PLLLOCK2PCIEPHYRDY_CNT =    SERDES_BASEADDR + 32'h00010034;
parameter SERDES_PLLLOCK2PCIEPHYRDY_CNT_DEFVAL =   32'h0;
parameter SERDES_LPBK_CTRL0 =    SERDES_BASEADDR + 32'h00010038;
parameter SERDES_LPBK_CTRL0_DEFVAL =   32'h0;
parameter SERDES_LPBK_CTRL1 =    SERDES_BASEADDR + 32'h0001003C;
parameter SERDES_LPBK_CTRL1_DEFVAL =   32'h0;
parameter SERDES_TX_PROT_BUS_WIDTH =   SERDES_BASEADDR + 32'h00010040;
parameter SERDES_TX_PROT_BUS_WIDTH_DEFVAL =   32'h55;
parameter SERDES_RX_PROT_BUS_WIDTH =   SERDES_BASEADDR + 32'h00010044;
parameter SERDES_RX_PROT_BUS_WIDTH_DEFVAL =   32'h55;
parameter SERDES_RMMI_RST_CTRL =    SERDES_BASEADDR + 32'h00010048;
parameter SERDES_RMMI_RST_CTRL_DEFVAL =   32'hff;
parameter SERDES_TM_RX_COUPLING_CTRL =    SERDES_BASEADDR + 32'h0001004C;
parameter SERDES_TM_RX_COUPLING_CTRL_DEFVAL =   32'h0;
parameter SERDES_TM_PCIE_DESKEW_CTRL =    SERDES_BASEADDR + 32'h00010050;
parameter SERDES_TM_PCIE_DESKEW_CTRL_DEFVAL =   32'h80;
parameter SERDES_TM_PCIE_LANEMAP =    SERDES_BASEADDR + 32'h00010054;
parameter SERDES_TM_PCIE_LANEMAP_DEFVAL =   32'h0;
parameter SERDES_RX_DETECT_CTRL =    SERDES_BASEADDR + 32'h00010058;
parameter SERDES_RX_DETECT_CTRL_DEFVAL =   32'h0;
parameter SERDES_DESKEW_ST0 =    SERDES_BASEADDR + 32'h0001005C;
parameter SERDES_DESKEW_ST0_DEFVAL =   32'h0;
parameter SERDES_DESKEW_ST1 =    SERDES_BASEADDR + 32'h00010060;
parameter SERDES_DESKEW_ST1_DEFVAL =   32'h0;
parameter SERDES_AFE_RX0_CTRL =    SERDES_BASEADDR + 32'h00010064;
parameter SERDES_AFE_RX0_CTRL_DEFVAL =   32'h0;
parameter SERDES_AFE_RX1_CTRL =    SERDES_BASEADDR + 32'h00010068;
parameter SERDES_AFE_RX1_CTRL_DEFVAL =   32'h0;
parameter SERDES_AFE_RX2_CTRL =    SERDES_BASEADDR + 32'h0001006C;
parameter SERDES_AFE_RX2_CTRL_DEFVAL =   32'h0;
parameter SERDES_AFE_RX3_CTRL =    SERDES_BASEADDR + 32'h00010070;
parameter SERDES_AFE_RX3_CTRL_DEFVAL =   32'h0;
parameter SERDES_SPARE_IN0 =    SERDES_BASEADDR + 32'h00010074;
parameter SERDES_SPARE_IN0_DEFVAL =   32'h0;
parameter SERDES_SPARE_OUT0 =    SERDES_BASEADDR + 32'h00010078;
parameter SERDES_SPARE_OUT0_DEFVAL =   32'h0;
parameter SERDES_SPARE_IN1 =    SERDES_BASEADDR + 32'h0001007C;
parameter SERDES_SPARE_IN1_DEFVAL =   32'h0;
parameter SERDES_SPARE_OUT1 =    SERDES_BASEADDR + 32'h00010080;
parameter SERDES_SPARE_OUT1_DEFVAL =   32'h0;
parameter SERDES_SPARE_IN2 =    SERDES_BASEADDR + 32'h00010084;
parameter SERDES_SPARE_IN2_DEFVAL =   32'h0;
parameter SERDES_SPARE_OUT2 =    SERDES_BASEADDR + 32'h00010088;
parameter SERDES_SPARE_OUT2_DEFVAL =   32'h0;
parameter SERDES_SPARE_IN3 =    SERDES_BASEADDR + 32'h0001008C;
parameter SERDES_SPARE_IN3_DEFVAL =   32'h0;
parameter SERDES_SPARE_OUT3 =    SERDES_BASEADDR + 32'h00010090;
parameter SERDES_SPARE_OUT3_DEFVAL =   32'h0;
parameter SERDES_SGMII_CDET_CTRL =    SERDES_BASEADDR + 32'h00010094;
parameter SERDES_SGMII_CDET_CTRL_DEFVAL =   32'hff;
parameter SERDES_UPHY_SPARE0 =    SERDES_BASEADDR + 32'h00010098;
parameter SERDES_UPHY_SPARE0_DEFVAL =   32'h0;
parameter SERDES_UPHY_SPARE1 =    SERDES_BASEADDR + 32'h0001009C;
parameter SERDES_UPHY_SPARE1_DEFVAL =   32'h0;
parameter SERDES_UPHY_SPARE2 =    SERDES_BASEADDR + 32'h000100A0;
parameter SERDES_UPHY_SPARE2_DEFVAL =   32'h0;
parameter SERDES_UPHY_SPARE3 =    SERDES_BASEADDR + 32'h000100A4;
parameter SERDES_UPHY_SPARE3_DEFVAL =   32'h0;
parameter SERDES_CIRRUS_SPARE_OUT0 =    SERDES_BASEADDR + 32'h000100A8;
parameter SERDES_CIRRUS_SPARE_OUT0_DEFVAL =   32'h0;
parameter SERDES_CIRRUS_SPARE_OUT1 =    SERDES_BASEADDR + 32'h000100AC;
parameter SERDES_CIRRUS_SPARE_OUT1_DEFVAL =   32'h0;
parameter SERDES_CIRRUS_SPARE_OUT2 =    SERDES_BASEADDR + 32'h000100B0;
parameter SERDES_CIRRUS_SPARE_OUT2_DEFVAL =   32'h0;
parameter SERDES_CIRRUS_SPARE_OUT3 =    SERDES_BASEADDR + 32'h000100B4;
parameter SERDES_CIRRUS_SPARE_OUT3_DEFVAL =   32'h0;
parameter SERDES_CIRRUS_SPARE_IN0 =    SERDES_BASEADDR + 32'h000100B8;
parameter SERDES_CIRRUS_SPARE_IN0_DEFVAL =   32'h0;
parameter SERDES_CIRRUS_SPARE_IN1 =    SERDES_BASEADDR + 32'h000100BC;
parameter SERDES_CIRRUS_SPARE_IN1_DEFVAL =   32'h0;
parameter SERDES_CIRRUS_SPARE_IN2 =    SERDES_BASEADDR + 32'h000100C0;
parameter SERDES_CIRRUS_SPARE_IN2_DEFVAL =   32'h0;
parameter SERDES_CIRRUS_SPARE_IN3 =    SERDES_BASEADDR + 32'h000100C4;
parameter SERDES_CIRRUS_SPARE_IN3_DEFVAL =   32'h0;
parameter SERDES_AFE_EQ_PSO_DELAY =    SERDES_BASEADDR + 32'h000100C8;
parameter SERDES_AFE_EQ_PSO_DELAY_DEFVAL =   32'h11;
parameter SERDES_USB_TXFIFO0_CTRL =    SERDES_BASEADDR + 32'h00010210;
parameter SERDES_USB_TXFIFO0_CTRL_DEFVAL =   32'h0;
parameter SERDES_USB_TXFIFO1_CTRL =    SERDES_BASEADDR + 32'h00010214;
parameter SERDES_USB_TXFIFO1_CTRL_DEFVAL =   32'h0;
parameter SERDES_DP_TXFIFO0_CTRL =    SERDES_BASEADDR + 32'h00010218;
parameter SERDES_DP_TXFIFO0_CTRL_DEFVAL =   32'h0;
parameter SERDES_DP_TXFIFO1_CTRL =    SERDES_BASEADDR + 32'h0001021C;
parameter SERDES_DP_TXFIFO1_CTRL_DEFVAL =   32'h0;
parameter SIOU_REG_CTRL =    SIOU_BASEADDR + 32'h00000000;
parameter SIOU_REG_CTRL_DEFVAL =   1'h0;
parameter SIOU_IR_STATUS =    SIOU_BASEADDR + 32'h00000004;
parameter SIOU_IR_STATUS_DEFVAL =   3'h0;
parameter SIOU_IR_ENABLE =    SIOU_BASEADDR + 32'h0000000C;
parameter SIOU_IR_ENABLE_DEFVAL =   3'h0;
parameter SIOU_IR_DISABLE =    SIOU_BASEADDR + 32'h00000010;
parameter SIOU_IR_DISABLE_DEFVAL =   3'h0;
parameter SIOU_IR_TRIGGER =    SIOU_BASEADDR + 32'h00000014;
parameter SIOU_IR_TRIGGER_DEFVAL =   3'h0;
parameter SIOU_WRITE_PROTECTION =    SIOU_BASEADDR + 32'h00000018;
parameter SIOU_WRITE_PROTECTION_DEFVAL =   1'h1;
parameter SIOU_ECO_0 =    SIOU_BASEADDR + 32'h0000001C;
parameter SIOU_ECO_0_DEFVAL =   32'h0;
parameter SIOU_ECO_1 =    SIOU_BASEADDR + 32'h00000020;
parameter SIOU_ECO_1_DEFVAL =   32'h0;
parameter SIOU_ECO_2 =    SIOU_BASEADDR + 32'h00000024;
parameter SIOU_ECO_2_DEFVAL =   32'h0;
parameter SIOU_ECO_3 =    SIOU_BASEADDR + 32'h00000028;
parameter SIOU_ECO_3_DEFVAL =   32'hffffffff;
parameter SIOU_SATA_MISC_CTRL =    SIOU_BASEADDR + 32'h00000100;
parameter SIOU_SATA_MISC_CTRL_DEFVAL =   32'h0;
parameter SIOU_DBG_SATA_AXI_M =    SIOU_BASEADDR + 32'h00000104;
parameter SIOU_DBG_SATA_AXI_M_DEFVAL =   32'h0;
parameter SIOU_DBG_SATA_AHCI_0 =    SIOU_BASEADDR + 32'h00000108;
parameter SIOU_DBG_SATA_AHCI_0_DEFVAL =   32'h0;
parameter SIOU_DBG_SATA_AHCI_1 =    SIOU_BASEADDR + 32'h0000010C;
parameter SIOU_DBG_SATA_AHCI_1_DEFVAL =   32'h0;
parameter SIOU_DBG_SATA_LINK_MON =    SIOU_BASEADDR + 32'h00000110;
parameter SIOU_DBG_SATA_LINK_MON_DEFVAL =   32'h0;
parameter SIOU_SATA_EMA =    SIOU_BASEADDR + 32'h00000114;
parameter SIOU_SATA_EMA_DEFVAL =   32'h5b;
parameter SIOU_DP_REG =    SIOU_BASEADDR + 32'h00000200;
parameter SIOU_DP_REG_DEFVAL =   32'h95b;
parameter SIOU_PCIE_EMA =    SIOU_BASEADDR + 32'h00000300;
parameter SIOU_PCIE_EMA_DEFVAL =   32'h1b6db6db;
parameter SIOU_PCIE_EMA2 =    SIOU_BASEADDR + 32'h00000304;
parameter SIOU_PCIE_EMA2_DEFVAL =   32'h6c06db;
parameter SIOU_PCIE_EMASA =    SIOU_BASEADDR + 32'h00000308;
parameter SIOU_PCIE_EMASA_DEFVAL =   32'hff;
parameter SIOU_DBG_PATH =    SIOU_BASEADDR + 32'h00000400;
parameter SIOU_DBG_PATH_DEFVAL =   32'h1;
parameter SIOU_CRX_CTRL =    SIOU_BASEADDR + 32'h00000410;
parameter SIOU_CRX_CTRL_DEFVAL =   32'h0;
parameter SIOU_SERDES_DBG_SEL =    SIOU_BASEADDR + 32'h00000420;
parameter SIOU_SERDES_DBG_SEL_DEFVAL =   32'h0;
parameter SIOU_DP_STC_CLKCTRL =    SIOU_BASEADDR + 32'h00000430;
parameter SIOU_DP_STC_CLKCTRL_DEFVAL =   32'h1;
parameter SIOU_AFE_LANE_CTRL =    SIOU_BASEADDR + 32'h00000434;
parameter SIOU_AFE_LANE_CTRL_DEFVAL =   32'h0;
parameter SIOU_SERDES_SPARE_IN =    SIOU_BASEADDR + 32'h00000438;
parameter SIOU_SERDES_SPARE_IN_DEFVAL =   32'h0;
parameter SIOU_SERDES_SPARE_OUT =    SIOU_BASEADDR + 32'h0000043C;
parameter SIOU_SERDES_SPARE_OUT_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SCR0 =    SMMU_GPV_BASEADDR + 32'h00000000;
parameter SMMU_GPV_SMMU_SCR0_DEFVAL =   32'h200001;
parameter SMMU_GPV_SMMU_SCR1 =    SMMU_GPV_BASEADDR + 32'h00000004;
parameter SMMU_GPV_SMMU_SCR1_DEFVAL =   32'h2013010;
parameter SMMU_GPV_SMMU_SACR =    SMMU_GPV_BASEADDR + 32'h00000010;
parameter SMMU_GPV_SMMU_SACR_DEFVAL =   32'h4000004;
parameter SMMU_GPV_SMMU_SIDR0 =    SMMU_GPV_BASEADDR + 32'h00000020;
parameter SMMU_GPV_SMMU_SIDR0_DEFVAL =   32'hfc013e30;
parameter SMMU_GPV_SMMU_SIDR1 =    SMMU_GPV_BASEADDR + 32'h00000024;
parameter SMMU_GPV_SMMU_SIDR1_DEFVAL =   32'h30000f10;
parameter SMMU_GPV_SMMU_SIDR2 =    SMMU_GPV_BASEADDR + 32'h00000028;
parameter SMMU_GPV_SMMU_SIDR2_DEFVAL =   32'h5555;
parameter SMMU_GPV_SMMU_SIDR7 =    SMMU_GPV_BASEADDR + 32'h0000003C;
parameter SMMU_GPV_SMMU_SIDR7_DEFVAL =   32'h21;
parameter SMMU_GPV_SMMU_SGFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00000040;
parameter SMMU_GPV_SMMU_SGFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SGFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00000044;
parameter SMMU_GPV_SMMU_SGFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SGFSR =    SMMU_GPV_BASEADDR + 32'h00000048;
parameter SMMU_GPV_SMMU_SGFSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SGFSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0000004C;
parameter SMMU_GPV_SMMU_SGFSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SGFSYNR0 =    SMMU_GPV_BASEADDR + 32'h00000050;
parameter SMMU_GPV_SMMU_SGFSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SGFSYNR1 =    SMMU_GPV_BASEADDR + 32'h00000054;
parameter SMMU_GPV_SMMU_SGFSYNR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_STLBIALL =    SMMU_GPV_BASEADDR + 32'h00000060;
parameter SMMU_GPV_SMMU_STLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_TLBIVMID =    SMMU_GPV_BASEADDR + 32'h00000064;
parameter SMMU_GPV_SMMU_TLBIVMID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_TLBIALLNSNH =    SMMU_GPV_BASEADDR + 32'h00000068;
parameter SMMU_GPV_SMMU_TLBIALLNSNH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_STLBGSYNC =    SMMU_GPV_BASEADDR + 32'h00000070;
parameter SMMU_GPV_SMMU_STLBGSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_STLBGSTATUS =    SMMU_GPV_BASEADDR + 32'h00000074;
parameter SMMU_GPV_SMMU_STLBGSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_DBGRPTRTBU =    SMMU_GPV_BASEADDR + 32'h00000080;
parameter SMMU_GPV_SMMU_DBGRPTRTBU_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_DBGRDATATBU =    SMMU_GPV_BASEADDR + 32'h00000084;
parameter SMMU_GPV_SMMU_DBGRDATATBU_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_DBGRPTRTCU =    SMMU_GPV_BASEADDR + 32'h00000088;
parameter SMMU_GPV_SMMU_DBGRPTRTCU_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_DBGRDATATCU =    SMMU_GPV_BASEADDR + 32'h0000008C;
parameter SMMU_GPV_SMMU_DBGRDATATCU_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_STLBIVALM_LOW =    SMMU_GPV_BASEADDR + 32'h000000A0;
parameter SMMU_GPV_SMMU_STLBIVALM_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_STLBIVALM_HIGH =    SMMU_GPV_BASEADDR + 32'h000000A4;
parameter SMMU_GPV_SMMU_STLBIVALM_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_STLBIVAM_LOW =    SMMU_GPV_BASEADDR + 32'h000000A8;
parameter SMMU_GPV_SMMU_STLBIVAM_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_STLBIVAM_HIGH =    SMMU_GPV_BASEADDR + 32'h000000AC;
parameter SMMU_GPV_SMMU_STLBIVAM_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_STLBIALLM =    SMMU_GPV_BASEADDR + 32'h000000BC;
parameter SMMU_GPV_SMMU_STLBIALLM_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_NSCR0 =    SMMU_GPV_BASEADDR + 32'h00000400;
parameter SMMU_GPV_SMMU_NSCR0_DEFVAL =   32'h200001;
parameter SMMU_GPV_SMMU_NSACR =    SMMU_GPV_BASEADDR + 32'h00000410;
parameter SMMU_GPV_SMMU_NSACR_DEFVAL =   32'h400001c;
parameter SMMU_GPV_SMMU_NSGFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00000440;
parameter SMMU_GPV_SMMU_NSGFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_NSGFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00000444;
parameter SMMU_GPV_SMMU_NSGFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_NSGFSR =    SMMU_GPV_BASEADDR + 32'h00000448;
parameter SMMU_GPV_SMMU_NSGFSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_NSGFSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0000044C;
parameter SMMU_GPV_SMMU_NSGFSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_NSGFSYNR0 =    SMMU_GPV_BASEADDR + 32'h00000450;
parameter SMMU_GPV_SMMU_NSGFSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_NSGFSYNDR1 =    SMMU_GPV_BASEADDR + 32'h00000454;
parameter SMMU_GPV_SMMU_NSGFSYNDR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_NSTLBGSYNC =    SMMU_GPV_BASEADDR + 32'h00000470;
parameter SMMU_GPV_SMMU_NSTLBGSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_NSTLBGSTATUS =    SMMU_GPV_BASEADDR + 32'h00000474;
parameter SMMU_GPV_SMMU_NSTLBGSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR0 =    SMMU_GPV_BASEADDR + 32'h00000800;
parameter SMMU_GPV_SMMU_SMR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR1 =    SMMU_GPV_BASEADDR + 32'h00000804;
parameter SMMU_GPV_SMMU_SMR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR2 =    SMMU_GPV_BASEADDR + 32'h00000808;
parameter SMMU_GPV_SMMU_SMR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR3 =    SMMU_GPV_BASEADDR + 32'h0000080C;
parameter SMMU_GPV_SMMU_SMR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR4 =    SMMU_GPV_BASEADDR + 32'h00000810;
parameter SMMU_GPV_SMMU_SMR4_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR5 =    SMMU_GPV_BASEADDR + 32'h00000814;
parameter SMMU_GPV_SMMU_SMR5_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR6 =    SMMU_GPV_BASEADDR + 32'h00000818;
parameter SMMU_GPV_SMMU_SMR6_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR7 =    SMMU_GPV_BASEADDR + 32'h0000081C;
parameter SMMU_GPV_SMMU_SMR7_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR8 =    SMMU_GPV_BASEADDR + 32'h00000820;
parameter SMMU_GPV_SMMU_SMR8_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR9 =    SMMU_GPV_BASEADDR + 32'h00000824;
parameter SMMU_GPV_SMMU_SMR9_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR10 =    SMMU_GPV_BASEADDR + 32'h00000828;
parameter SMMU_GPV_SMMU_SMR10_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR11 =    SMMU_GPV_BASEADDR + 32'h0000082C;
parameter SMMU_GPV_SMMU_SMR11_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR12 =    SMMU_GPV_BASEADDR + 32'h00000830;
parameter SMMU_GPV_SMMU_SMR12_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR13 =    SMMU_GPV_BASEADDR + 32'h00000834;
parameter SMMU_GPV_SMMU_SMR13_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR14 =    SMMU_GPV_BASEADDR + 32'h00000838;
parameter SMMU_GPV_SMMU_SMR14_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR15 =    SMMU_GPV_BASEADDR + 32'h0000083C;
parameter SMMU_GPV_SMMU_SMR15_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR16 =    SMMU_GPV_BASEADDR + 32'h00000840;
parameter SMMU_GPV_SMMU_SMR16_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR17 =    SMMU_GPV_BASEADDR + 32'h00000844;
parameter SMMU_GPV_SMMU_SMR17_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR18 =    SMMU_GPV_BASEADDR + 32'h00000848;
parameter SMMU_GPV_SMMU_SMR18_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR19 =    SMMU_GPV_BASEADDR + 32'h0000084C;
parameter SMMU_GPV_SMMU_SMR19_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR20 =    SMMU_GPV_BASEADDR + 32'h00000850;
parameter SMMU_GPV_SMMU_SMR20_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR21 =    SMMU_GPV_BASEADDR + 32'h00000854;
parameter SMMU_GPV_SMMU_SMR21_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR22 =    SMMU_GPV_BASEADDR + 32'h00000858;
parameter SMMU_GPV_SMMU_SMR22_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR23 =    SMMU_GPV_BASEADDR + 32'h0000085C;
parameter SMMU_GPV_SMMU_SMR23_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR24 =    SMMU_GPV_BASEADDR + 32'h00000860;
parameter SMMU_GPV_SMMU_SMR24_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR25 =    SMMU_GPV_BASEADDR + 32'h00000864;
parameter SMMU_GPV_SMMU_SMR25_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR26 =    SMMU_GPV_BASEADDR + 32'h00000868;
parameter SMMU_GPV_SMMU_SMR26_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR27 =    SMMU_GPV_BASEADDR + 32'h0000086C;
parameter SMMU_GPV_SMMU_SMR27_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR28 =    SMMU_GPV_BASEADDR + 32'h00000870;
parameter SMMU_GPV_SMMU_SMR28_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR29 =    SMMU_GPV_BASEADDR + 32'h00000874;
parameter SMMU_GPV_SMMU_SMR29_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR30 =    SMMU_GPV_BASEADDR + 32'h00000878;
parameter SMMU_GPV_SMMU_SMR30_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR31 =    SMMU_GPV_BASEADDR + 32'h0000087C;
parameter SMMU_GPV_SMMU_SMR31_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR32 =    SMMU_GPV_BASEADDR + 32'h00000880;
parameter SMMU_GPV_SMMU_SMR32_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR33 =    SMMU_GPV_BASEADDR + 32'h00000884;
parameter SMMU_GPV_SMMU_SMR33_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR34 =    SMMU_GPV_BASEADDR + 32'h00000888;
parameter SMMU_GPV_SMMU_SMR34_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR35 =    SMMU_GPV_BASEADDR + 32'h0000088C;
parameter SMMU_GPV_SMMU_SMR35_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR36 =    SMMU_GPV_BASEADDR + 32'h00000890;
parameter SMMU_GPV_SMMU_SMR36_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR37 =    SMMU_GPV_BASEADDR + 32'h00000894;
parameter SMMU_GPV_SMMU_SMR37_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR38 =    SMMU_GPV_BASEADDR + 32'h00000898;
parameter SMMU_GPV_SMMU_SMR38_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR39 =    SMMU_GPV_BASEADDR + 32'h0000089C;
parameter SMMU_GPV_SMMU_SMR39_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR40 =    SMMU_GPV_BASEADDR + 32'h000008A0;
parameter SMMU_GPV_SMMU_SMR40_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR41 =    SMMU_GPV_BASEADDR + 32'h000008A4;
parameter SMMU_GPV_SMMU_SMR41_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR42 =    SMMU_GPV_BASEADDR + 32'h000008A8;
parameter SMMU_GPV_SMMU_SMR42_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR43 =    SMMU_GPV_BASEADDR + 32'h000008AC;
parameter SMMU_GPV_SMMU_SMR43_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR44 =    SMMU_GPV_BASEADDR + 32'h000008B0;
parameter SMMU_GPV_SMMU_SMR44_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR45 =    SMMU_GPV_BASEADDR + 32'h000008B4;
parameter SMMU_GPV_SMMU_SMR45_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR46 =    SMMU_GPV_BASEADDR + 32'h000008B8;
parameter SMMU_GPV_SMMU_SMR46_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_SMR47 =    SMMU_GPV_BASEADDR + 32'h000008BC;
parameter SMMU_GPV_SMMU_SMR47_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_S2CR0 =    SMMU_GPV_BASEADDR + 32'h00000C00;
parameter SMMU_GPV_SMMU_S2CR0_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR1 =    SMMU_GPV_BASEADDR + 32'h00000C04;
parameter SMMU_GPV_SMMU_S2CR1_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR2 =    SMMU_GPV_BASEADDR + 32'h00000C08;
parameter SMMU_GPV_SMMU_S2CR2_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR3 =    SMMU_GPV_BASEADDR + 32'h00000C0C;
parameter SMMU_GPV_SMMU_S2CR3_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR4 =    SMMU_GPV_BASEADDR + 32'h00000C10;
parameter SMMU_GPV_SMMU_S2CR4_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR5 =    SMMU_GPV_BASEADDR + 32'h00000C14;
parameter SMMU_GPV_SMMU_S2CR5_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR6 =    SMMU_GPV_BASEADDR + 32'h00000C18;
parameter SMMU_GPV_SMMU_S2CR6_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR7 =    SMMU_GPV_BASEADDR + 32'h00000C1C;
parameter SMMU_GPV_SMMU_S2CR7_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR8 =    SMMU_GPV_BASEADDR + 32'h00000C20;
parameter SMMU_GPV_SMMU_S2CR8_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR9 =    SMMU_GPV_BASEADDR + 32'h00000C24;
parameter SMMU_GPV_SMMU_S2CR9_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR10 =    SMMU_GPV_BASEADDR + 32'h00000C28;
parameter SMMU_GPV_SMMU_S2CR10_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR11 =    SMMU_GPV_BASEADDR + 32'h00000C2C;
parameter SMMU_GPV_SMMU_S2CR11_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR12 =    SMMU_GPV_BASEADDR + 32'h00000C30;
parameter SMMU_GPV_SMMU_S2CR12_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR13 =    SMMU_GPV_BASEADDR + 32'h00000C34;
parameter SMMU_GPV_SMMU_S2CR13_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR14 =    SMMU_GPV_BASEADDR + 32'h00000C38;
parameter SMMU_GPV_SMMU_S2CR14_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR15 =    SMMU_GPV_BASEADDR + 32'h00000C3C;
parameter SMMU_GPV_SMMU_S2CR15_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR16 =    SMMU_GPV_BASEADDR + 32'h00000C40;
parameter SMMU_GPV_SMMU_S2CR16_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR17 =    SMMU_GPV_BASEADDR + 32'h00000C44;
parameter SMMU_GPV_SMMU_S2CR17_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR18 =    SMMU_GPV_BASEADDR + 32'h00000C48;
parameter SMMU_GPV_SMMU_S2CR18_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR19 =    SMMU_GPV_BASEADDR + 32'h00000C4C;
parameter SMMU_GPV_SMMU_S2CR19_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR20 =    SMMU_GPV_BASEADDR + 32'h00000C50;
parameter SMMU_GPV_SMMU_S2CR20_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR21 =    SMMU_GPV_BASEADDR + 32'h00000C54;
parameter SMMU_GPV_SMMU_S2CR21_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR22 =    SMMU_GPV_BASEADDR + 32'h00000C58;
parameter SMMU_GPV_SMMU_S2CR22_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR23 =    SMMU_GPV_BASEADDR + 32'h00000C5C;
parameter SMMU_GPV_SMMU_S2CR23_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR24 =    SMMU_GPV_BASEADDR + 32'h00000C60;
parameter SMMU_GPV_SMMU_S2CR24_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR25 =    SMMU_GPV_BASEADDR + 32'h00000C64;
parameter SMMU_GPV_SMMU_S2CR25_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR26 =    SMMU_GPV_BASEADDR + 32'h00000C68;
parameter SMMU_GPV_SMMU_S2CR26_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR27 =    SMMU_GPV_BASEADDR + 32'h00000C6C;
parameter SMMU_GPV_SMMU_S2CR27_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR28 =    SMMU_GPV_BASEADDR + 32'h00000C70;
parameter SMMU_GPV_SMMU_S2CR28_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR29 =    SMMU_GPV_BASEADDR + 32'h00000C74;
parameter SMMU_GPV_SMMU_S2CR29_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR30 =    SMMU_GPV_BASEADDR + 32'h00000C78;
parameter SMMU_GPV_SMMU_S2CR30_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR31 =    SMMU_GPV_BASEADDR + 32'h00000C7C;
parameter SMMU_GPV_SMMU_S2CR31_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR32 =    SMMU_GPV_BASEADDR + 32'h00000C80;
parameter SMMU_GPV_SMMU_S2CR32_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR33 =    SMMU_GPV_BASEADDR + 32'h00000C84;
parameter SMMU_GPV_SMMU_S2CR33_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR34 =    SMMU_GPV_BASEADDR + 32'h00000C88;
parameter SMMU_GPV_SMMU_S2CR34_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR35 =    SMMU_GPV_BASEADDR + 32'h00000C8C;
parameter SMMU_GPV_SMMU_S2CR35_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR36 =    SMMU_GPV_BASEADDR + 32'h00000C90;
parameter SMMU_GPV_SMMU_S2CR36_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR37 =    SMMU_GPV_BASEADDR + 32'h00000C94;
parameter SMMU_GPV_SMMU_S2CR37_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR38 =    SMMU_GPV_BASEADDR + 32'h00000C98;
parameter SMMU_GPV_SMMU_S2CR38_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR39 =    SMMU_GPV_BASEADDR + 32'h00000C9C;
parameter SMMU_GPV_SMMU_S2CR39_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR40 =    SMMU_GPV_BASEADDR + 32'h00000CA0;
parameter SMMU_GPV_SMMU_S2CR40_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR41 =    SMMU_GPV_BASEADDR + 32'h00000CA4;
parameter SMMU_GPV_SMMU_S2CR41_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR42 =    SMMU_GPV_BASEADDR + 32'h00000CA8;
parameter SMMU_GPV_SMMU_S2CR42_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR43 =    SMMU_GPV_BASEADDR + 32'h00000CAC;
parameter SMMU_GPV_SMMU_S2CR43_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR44 =    SMMU_GPV_BASEADDR + 32'h00000CB0;
parameter SMMU_GPV_SMMU_S2CR44_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR45 =    SMMU_GPV_BASEADDR + 32'h00000CB4;
parameter SMMU_GPV_SMMU_S2CR45_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR46 =    SMMU_GPV_BASEADDR + 32'h00000CB8;
parameter SMMU_GPV_SMMU_S2CR46_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_S2CR47 =    SMMU_GPV_BASEADDR + 32'h00000CBC;
parameter SMMU_GPV_SMMU_S2CR47_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_PIDR4 =    SMMU_GPV_BASEADDR + 32'h00000FD0;
parameter SMMU_GPV_SMMU_PIDR4_DEFVAL =   32'h4;
parameter SMMU_GPV_SMMU_PIDR5 =    SMMU_GPV_BASEADDR + 32'h00000FD4;
parameter SMMU_GPV_SMMU_PIDR5_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_PIDR6 =    SMMU_GPV_BASEADDR + 32'h00000FD8;
parameter SMMU_GPV_SMMU_PIDR6_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_PIDR7 =    SMMU_GPV_BASEADDR + 32'h00000FDC;
parameter SMMU_GPV_SMMU_PIDR7_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_PIDR0 =    SMMU_GPV_BASEADDR + 32'h00000FE0;
parameter SMMU_GPV_SMMU_PIDR0_DEFVAL =   32'h81;
parameter SMMU_GPV_SMMU_PIDR1 =    SMMU_GPV_BASEADDR + 32'h00000FE4;
parameter SMMU_GPV_SMMU_PIDR1_DEFVAL =   32'hb4;
parameter SMMU_GPV_SMMU_PIDR2 =    SMMU_GPV_BASEADDR + 32'h00000FE8;
parameter SMMU_GPV_SMMU_PIDR2_DEFVAL =   32'h1b;
parameter SMMU_GPV_SMMU_PIDR3 =    SMMU_GPV_BASEADDR + 32'h00000FEC;
parameter SMMU_GPV_SMMU_PIDR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CIDR0 =    SMMU_GPV_BASEADDR + 32'h00000FF0;
parameter SMMU_GPV_SMMU_CIDR0_DEFVAL =   32'hd;
parameter SMMU_GPV_SMMU_CIDR1 =    SMMU_GPV_BASEADDR + 32'h00000FF4;
parameter SMMU_GPV_SMMU_CIDR1_DEFVAL =   32'hf0;
parameter SMMU_GPV_SMMU_CIDR2 =    SMMU_GPV_BASEADDR + 32'h00000FF8;
parameter SMMU_GPV_SMMU_CIDR2_DEFVAL =   32'h5;
parameter SMMU_GPV_SMMU_CIDR3 =    SMMU_GPV_BASEADDR + 32'h00000FFC;
parameter SMMU_GPV_SMMU_CIDR3_DEFVAL =   32'hb1;
parameter SMMU_GPV_SMMU_CBAR0 =    SMMU_GPV_BASEADDR + 32'h00001000;
parameter SMMU_GPV_SMMU_CBAR0_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR1 =    SMMU_GPV_BASEADDR + 32'h00001004;
parameter SMMU_GPV_SMMU_CBAR1_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR2 =    SMMU_GPV_BASEADDR + 32'h00001008;
parameter SMMU_GPV_SMMU_CBAR2_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR3 =    SMMU_GPV_BASEADDR + 32'h0000100C;
parameter SMMU_GPV_SMMU_CBAR3_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR4 =    SMMU_GPV_BASEADDR + 32'h00001010;
parameter SMMU_GPV_SMMU_CBAR4_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR5 =    SMMU_GPV_BASEADDR + 32'h00001014;
parameter SMMU_GPV_SMMU_CBAR5_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR6 =    SMMU_GPV_BASEADDR + 32'h00001018;
parameter SMMU_GPV_SMMU_CBAR6_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR7 =    SMMU_GPV_BASEADDR + 32'h0000101C;
parameter SMMU_GPV_SMMU_CBAR7_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR8 =    SMMU_GPV_BASEADDR + 32'h00001020;
parameter SMMU_GPV_SMMU_CBAR8_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR9 =    SMMU_GPV_BASEADDR + 32'h00001024;
parameter SMMU_GPV_SMMU_CBAR9_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR10 =    SMMU_GPV_BASEADDR + 32'h00001028;
parameter SMMU_GPV_SMMU_CBAR10_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR11 =    SMMU_GPV_BASEADDR + 32'h0000102C;
parameter SMMU_GPV_SMMU_CBAR11_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR12 =    SMMU_GPV_BASEADDR + 32'h00001030;
parameter SMMU_GPV_SMMU_CBAR12_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR13 =    SMMU_GPV_BASEADDR + 32'h00001034;
parameter SMMU_GPV_SMMU_CBAR13_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR14 =    SMMU_GPV_BASEADDR + 32'h00001038;
parameter SMMU_GPV_SMMU_CBAR14_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBAR15 =    SMMU_GPV_BASEADDR + 32'h0000103C;
parameter SMMU_GPV_SMMU_CBAR15_DEFVAL =   32'h20000;
parameter SMMU_GPV_SMMU_CBFRSYNRA0 =    SMMU_GPV_BASEADDR + 32'h00001400;
parameter SMMU_GPV_SMMU_CBFRSYNRA0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA1 =    SMMU_GPV_BASEADDR + 32'h00001404;
parameter SMMU_GPV_SMMU_CBFRSYNRA1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA2 =    SMMU_GPV_BASEADDR + 32'h00001408;
parameter SMMU_GPV_SMMU_CBFRSYNRA2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA3 =    SMMU_GPV_BASEADDR + 32'h0000140C;
parameter SMMU_GPV_SMMU_CBFRSYNRA3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA4 =    SMMU_GPV_BASEADDR + 32'h00001410;
parameter SMMU_GPV_SMMU_CBFRSYNRA4_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA5 =    SMMU_GPV_BASEADDR + 32'h00001414;
parameter SMMU_GPV_SMMU_CBFRSYNRA5_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA6 =    SMMU_GPV_BASEADDR + 32'h00001418;
parameter SMMU_GPV_SMMU_CBFRSYNRA6_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA7 =    SMMU_GPV_BASEADDR + 32'h0000141C;
parameter SMMU_GPV_SMMU_CBFRSYNRA7_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA8 =    SMMU_GPV_BASEADDR + 32'h00001420;
parameter SMMU_GPV_SMMU_CBFRSYNRA8_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA9 =    SMMU_GPV_BASEADDR + 32'h00001424;
parameter SMMU_GPV_SMMU_CBFRSYNRA9_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA10 =    SMMU_GPV_BASEADDR + 32'h00001428;
parameter SMMU_GPV_SMMU_CBFRSYNRA10_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA11 =    SMMU_GPV_BASEADDR + 32'h0000142C;
parameter SMMU_GPV_SMMU_CBFRSYNRA11_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA12 =    SMMU_GPV_BASEADDR + 32'h00001430;
parameter SMMU_GPV_SMMU_CBFRSYNRA12_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA13 =    SMMU_GPV_BASEADDR + 32'h00001434;
parameter SMMU_GPV_SMMU_CBFRSYNRA13_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA14 =    SMMU_GPV_BASEADDR + 32'h00001438;
parameter SMMU_GPV_SMMU_CBFRSYNRA14_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBFRSYNRA15 =    SMMU_GPV_BASEADDR + 32'h0000143C;
parameter SMMU_GPV_SMMU_CBFRSYNRA15_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R0 =    SMMU_GPV_BASEADDR + 32'h00001800;
parameter SMMU_GPV_SMMU_CBA2R0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R1 =    SMMU_GPV_BASEADDR + 32'h00001804;
parameter SMMU_GPV_SMMU_CBA2R1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R2 =    SMMU_GPV_BASEADDR + 32'h00001808;
parameter SMMU_GPV_SMMU_CBA2R2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R3 =    SMMU_GPV_BASEADDR + 32'h0000180C;
parameter SMMU_GPV_SMMU_CBA2R3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R4 =    SMMU_GPV_BASEADDR + 32'h00001810;
parameter SMMU_GPV_SMMU_CBA2R4_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R5 =    SMMU_GPV_BASEADDR + 32'h00001814;
parameter SMMU_GPV_SMMU_CBA2R5_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R6 =    SMMU_GPV_BASEADDR + 32'h00001818;
parameter SMMU_GPV_SMMU_CBA2R6_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R7 =    SMMU_GPV_BASEADDR + 32'h0000181C;
parameter SMMU_GPV_SMMU_CBA2R7_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R8 =    SMMU_GPV_BASEADDR + 32'h00001820;
parameter SMMU_GPV_SMMU_CBA2R8_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R9 =    SMMU_GPV_BASEADDR + 32'h00001824;
parameter SMMU_GPV_SMMU_CBA2R9_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R10 =    SMMU_GPV_BASEADDR + 32'h00001828;
parameter SMMU_GPV_SMMU_CBA2R10_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R11 =    SMMU_GPV_BASEADDR + 32'h0000182C;
parameter SMMU_GPV_SMMU_CBA2R11_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R12 =    SMMU_GPV_BASEADDR + 32'h00001830;
parameter SMMU_GPV_SMMU_CBA2R12_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R13 =    SMMU_GPV_BASEADDR + 32'h00001834;
parameter SMMU_GPV_SMMU_CBA2R13_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R14 =    SMMU_GPV_BASEADDR + 32'h00001838;
parameter SMMU_GPV_SMMU_CBA2R14_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CBA2R15 =    SMMU_GPV_BASEADDR + 32'h0000183C;
parameter SMMU_GPV_SMMU_CBA2R15_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_ITCTRL =    SMMU_GPV_BASEADDR + 32'h00002000;
parameter SMMU_GPV_SMMU_ITCTRL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_ITIP =    SMMU_GPV_BASEADDR + 32'h00002004;
parameter SMMU_GPV_SMMU_ITIP_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_ITOP_GLBL =    SMMU_GPV_BASEADDR + 32'h00002008;
parameter SMMU_GPV_SMMU_ITOP_GLBL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_ITOP_PERF_INDEX =    SMMU_GPV_BASEADDR + 32'h0000200C;
parameter SMMU_GPV_SMMU_ITOP_PERF_INDEX_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_ITOP_CXT0TO31_RAM0 =    SMMU_GPV_BASEADDR + 32'h00002010;
parameter SMMU_GPV_SMMU_ITOP_CXT0TO31_RAM0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_TBUQOS0 =    SMMU_GPV_BASEADDR + 32'h00002100;
parameter SMMU_GPV_SMMU_TBUQOS0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_PER =    SMMU_GPV_BASEADDR + 32'h00002200;
parameter SMMU_GPV_SMMU_PER_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_TBU_PWR_STATUS =    SMMU_GPV_BASEADDR + 32'h00002204;
parameter SMMU_GPV_SMMU_TBU_PWR_STATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00003000;
parameter SMMU_GPV_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00003004;
parameter SMMU_GPV_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00003008;
parameter SMMU_GPV_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h0000300C;
parameter SMMU_GPV_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR4 =    SMMU_GPV_BASEADDR + 32'h00003010;
parameter SMMU_GPV_PMEVCNTR4_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR5 =    SMMU_GPV_BASEADDR + 32'h00003014;
parameter SMMU_GPV_PMEVCNTR5_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR6 =    SMMU_GPV_BASEADDR + 32'h00003018;
parameter SMMU_GPV_PMEVCNTR6_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR7 =    SMMU_GPV_BASEADDR + 32'h0000301C;
parameter SMMU_GPV_PMEVCNTR7_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR8 =    SMMU_GPV_BASEADDR + 32'h00003020;
parameter SMMU_GPV_PMEVCNTR8_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR9 =    SMMU_GPV_BASEADDR + 32'h00003024;
parameter SMMU_GPV_PMEVCNTR9_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR10 =    SMMU_GPV_BASEADDR + 32'h00003028;
parameter SMMU_GPV_PMEVCNTR10_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR11 =    SMMU_GPV_BASEADDR + 32'h0000302C;
parameter SMMU_GPV_PMEVCNTR11_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR12 =    SMMU_GPV_BASEADDR + 32'h00003030;
parameter SMMU_GPV_PMEVCNTR12_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR13 =    SMMU_GPV_BASEADDR + 32'h00003034;
parameter SMMU_GPV_PMEVCNTR13_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR14 =    SMMU_GPV_BASEADDR + 32'h00003038;
parameter SMMU_GPV_PMEVCNTR14_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR15 =    SMMU_GPV_BASEADDR + 32'h0000303C;
parameter SMMU_GPV_PMEVCNTR15_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR16 =    SMMU_GPV_BASEADDR + 32'h00003040;
parameter SMMU_GPV_PMEVCNTR16_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR17 =    SMMU_GPV_BASEADDR + 32'h00003044;
parameter SMMU_GPV_PMEVCNTR17_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR18 =    SMMU_GPV_BASEADDR + 32'h00003048;
parameter SMMU_GPV_PMEVCNTR18_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR19 =    SMMU_GPV_BASEADDR + 32'h0000304C;
parameter SMMU_GPV_PMEVCNTR19_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR20 =    SMMU_GPV_BASEADDR + 32'h00003050;
parameter SMMU_GPV_PMEVCNTR20_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR21 =    SMMU_GPV_BASEADDR + 32'h00003054;
parameter SMMU_GPV_PMEVCNTR21_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR22 =    SMMU_GPV_BASEADDR + 32'h00003058;
parameter SMMU_GPV_PMEVCNTR22_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVCNTR23 =    SMMU_GPV_BASEADDR + 32'h0000305C;
parameter SMMU_GPV_PMEVCNTR23_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00003400;
parameter SMMU_GPV_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00003404;
parameter SMMU_GPV_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00003408;
parameter SMMU_GPV_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h0000340C;
parameter SMMU_GPV_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER4 =    SMMU_GPV_BASEADDR + 32'h00003410;
parameter SMMU_GPV_PMEVTYPER4_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER5 =    SMMU_GPV_BASEADDR + 32'h00003414;
parameter SMMU_GPV_PMEVTYPER5_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER6 =    SMMU_GPV_BASEADDR + 32'h00003418;
parameter SMMU_GPV_PMEVTYPER6_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER7 =    SMMU_GPV_BASEADDR + 32'h0000341C;
parameter SMMU_GPV_PMEVTYPER7_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER8 =    SMMU_GPV_BASEADDR + 32'h00003420;
parameter SMMU_GPV_PMEVTYPER8_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER9 =    SMMU_GPV_BASEADDR + 32'h00003424;
parameter SMMU_GPV_PMEVTYPER9_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER10 =    SMMU_GPV_BASEADDR + 32'h00003428;
parameter SMMU_GPV_PMEVTYPER10_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER11 =    SMMU_GPV_BASEADDR + 32'h0000342C;
parameter SMMU_GPV_PMEVTYPER11_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER12 =    SMMU_GPV_BASEADDR + 32'h00003430;
parameter SMMU_GPV_PMEVTYPER12_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER13 =    SMMU_GPV_BASEADDR + 32'h00003434;
parameter SMMU_GPV_PMEVTYPER13_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER14 =    SMMU_GPV_BASEADDR + 32'h00003438;
parameter SMMU_GPV_PMEVTYPER14_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER15 =    SMMU_GPV_BASEADDR + 32'h0000343C;
parameter SMMU_GPV_PMEVTYPER15_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER16 =    SMMU_GPV_BASEADDR + 32'h00003440;
parameter SMMU_GPV_PMEVTYPER16_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER17 =    SMMU_GPV_BASEADDR + 32'h00003444;
parameter SMMU_GPV_PMEVTYPER17_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER18 =    SMMU_GPV_BASEADDR + 32'h00003448;
parameter SMMU_GPV_PMEVTYPER18_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER19 =    SMMU_GPV_BASEADDR + 32'h0000344C;
parameter SMMU_GPV_PMEVTYPER19_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER20 =    SMMU_GPV_BASEADDR + 32'h00003450;
parameter SMMU_GPV_PMEVTYPER20_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER21 =    SMMU_GPV_BASEADDR + 32'h00003454;
parameter SMMU_GPV_PMEVTYPER21_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER22 =    SMMU_GPV_BASEADDR + 32'h00003458;
parameter SMMU_GPV_PMEVTYPER22_DEFVAL =   32'h0;
parameter SMMU_GPV_PMEVTYPER23 =    SMMU_GPV_BASEADDR + 32'h0000345C;
parameter SMMU_GPV_PMEVTYPER23_DEFVAL =   32'h0;
parameter SMMU_GPV_PMCGCR0 =    SMMU_GPV_BASEADDR + 32'h00003800;
parameter SMMU_GPV_PMCGCR0_DEFVAL =   32'h4000000;
parameter SMMU_GPV_PMCGCR1 =    SMMU_GPV_BASEADDR + 32'h00003804;
parameter SMMU_GPV_PMCGCR1_DEFVAL =   32'h4010000;
parameter SMMU_GPV_PMCGCR2 =    SMMU_GPV_BASEADDR + 32'h00003808;
parameter SMMU_GPV_PMCGCR2_DEFVAL =   32'h4020000;
parameter SMMU_GPV_PMCGCR3 =    SMMU_GPV_BASEADDR + 32'h0000380C;
parameter SMMU_GPV_PMCGCR3_DEFVAL =   32'h4030000;
parameter SMMU_GPV_PMCGCR4 =    SMMU_GPV_BASEADDR + 32'h00003810;
parameter SMMU_GPV_PMCGCR4_DEFVAL =   32'h4040000;
parameter SMMU_GPV_PMCGCR5 =    SMMU_GPV_BASEADDR + 32'h00003814;
parameter SMMU_GPV_PMCGCR5_DEFVAL =   32'h4050000;
parameter SMMU_GPV_PMCGSMR0 =    SMMU_GPV_BASEADDR + 32'h00003A00;
parameter SMMU_GPV_PMCGSMR0_DEFVAL =   32'h0;
parameter SMMU_GPV_PMCGSMR1 =    SMMU_GPV_BASEADDR + 32'h00003A04;
parameter SMMU_GPV_PMCGSMR1_DEFVAL =   32'h0;
parameter SMMU_GPV_PMCGSMR2 =    SMMU_GPV_BASEADDR + 32'h00003A08;
parameter SMMU_GPV_PMCGSMR2_DEFVAL =   32'h0;
parameter SMMU_GPV_PMCGSMR3 =    SMMU_GPV_BASEADDR + 32'h00003A0C;
parameter SMMU_GPV_PMCGSMR3_DEFVAL =   32'h0;
parameter SMMU_GPV_PMCGSMR4 =    SMMU_GPV_BASEADDR + 32'h00003A10;
parameter SMMU_GPV_PMCGSMR4_DEFVAL =   32'h0;
parameter SMMU_GPV_PMCGSMR5 =    SMMU_GPV_BASEADDR + 32'h00003A14;
parameter SMMU_GPV_PMCGSMR5_DEFVAL =   32'h0;
parameter SMMU_GPV_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00003C00;
parameter SMMU_GPV_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00003C20;
parameter SMMU_GPV_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_PMINTENSET =    SMMU_GPV_BASEADDR + 32'h00003C40;
parameter SMMU_GPV_PMINTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00003C60;
parameter SMMU_GPV_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00003C80;
parameter SMMU_GPV_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00003CC0;
parameter SMMU_GPV_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00003E00;
parameter SMMU_GPV_PMCFGR_DEFVAL =   32'h5011f17;
parameter SMMU_GPV_PMCR =    SMMU_GPV_BASEADDR + 32'h00003E04;
parameter SMMU_GPV_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_PMCEID0 =    SMMU_GPV_BASEADDR + 32'h00003E20;
parameter SMMU_GPV_PMCEID0_DEFVAL =   32'h30303;
parameter SMMU_GPV_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00003FB8;
parameter SMMU_GPV_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_PMDEVTYPE =    SMMU_GPV_BASEADDR + 32'h00003FCC;
parameter SMMU_GPV_PMDEVTYPE_DEFVAL =   32'h56;
parameter SMMU_GPV_SMMU_CB0_SCTLR =    SMMU_GPV_BASEADDR + 32'h00010000;
parameter SMMU_GPV_SMMU_CB0_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB0_ACTLR =    SMMU_GPV_BASEADDR + 32'h00010004;
parameter SMMU_GPV_SMMU_CB0_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB0_RESUME =    SMMU_GPV_BASEADDR + 32'h00010008;
parameter SMMU_GPV_SMMU_CB0_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TCR2 =    SMMU_GPV_BASEADDR + 32'h00010010;
parameter SMMU_GPV_SMMU_CB0_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB0_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h00010020;
parameter SMMU_GPV_SMMU_CB0_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h00010024;
parameter SMMU_GPV_SMMU_CB0_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h00010028;
parameter SMMU_GPV_SMMU_CB0_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001002C;
parameter SMMU_GPV_SMMU_CB0_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h00010030;
parameter SMMU_GPV_SMMU_CB0_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h00010034;
parameter SMMU_GPV_SMMU_CB0_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h00010038;
parameter SMMU_GPV_SMMU_CB0_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001003C;
parameter SMMU_GPV_SMMU_CB0_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_FSR =    SMMU_GPV_BASEADDR + 32'h00010058;
parameter SMMU_GPV_SMMU_CB0_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001005C;
parameter SMMU_GPV_SMMU_CB0_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h00010060;
parameter SMMU_GPV_SMMU_CB0_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00010064;
parameter SMMU_GPV_SMMU_CB0_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h00010068;
parameter SMMU_GPV_SMMU_CB0_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00010070;
parameter SMMU_GPV_SMMU_CB0_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00010074;
parameter SMMU_GPV_SMMU_CB0_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h00010600;
parameter SMMU_GPV_SMMU_CB0_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h00010604;
parameter SMMU_GPV_SMMU_CB0_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h00010608;
parameter SMMU_GPV_SMMU_CB0_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001060C;
parameter SMMU_GPV_SMMU_CB0_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIASID =    SMMU_GPV_BASEADDR + 32'h00010610;
parameter SMMU_GPV_SMMU_CB0_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIALL =    SMMU_GPV_BASEADDR + 32'h00010618;
parameter SMMU_GPV_SMMU_CB0_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h00010620;
parameter SMMU_GPV_SMMU_CB0_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h00010624;
parameter SMMU_GPV_SMMU_CB0_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h00010628;
parameter SMMU_GPV_SMMU_CB0_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001062C;
parameter SMMU_GPV_SMMU_CB0_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h00010630;
parameter SMMU_GPV_SMMU_CB0_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h00010634;
parameter SMMU_GPV_SMMU_CB0_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h00010638;
parameter SMMU_GPV_SMMU_CB0_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001063C;
parameter SMMU_GPV_SMMU_CB0_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h000107F0;
parameter SMMU_GPV_SMMU_CB0_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h000107F4;
parameter SMMU_GPV_SMMU_CB0_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00010E00;
parameter SMMU_GPV_SMMU_CB0_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00010E04;
parameter SMMU_GPV_SMMU_CB0_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00010E08;
parameter SMMU_GPV_SMMU_CB0_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h00010E0C;
parameter SMMU_GPV_SMMU_CB0_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00010E80;
parameter SMMU_GPV_SMMU_CB0_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00010E84;
parameter SMMU_GPV_SMMU_CB0_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00010E88;
parameter SMMU_GPV_SMMU_CB0_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h00010E8C;
parameter SMMU_GPV_SMMU_CB0_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00010F00;
parameter SMMU_GPV_SMMU_CB0_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB0_PMCR =    SMMU_GPV_BASEADDR + 32'h00010F04;
parameter SMMU_GPV_SMMU_CB0_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMCEID =    SMMU_GPV_BASEADDR + 32'h00010F20;
parameter SMMU_GPV_SMMU_CB0_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB0_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h00010F40;
parameter SMMU_GPV_SMMU_CB0_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00010F44;
parameter SMMU_GPV_SMMU_CB0_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00010F48;
parameter SMMU_GPV_SMMU_CB0_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00010F4C;
parameter SMMU_GPV_SMMU_CB0_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00010F50;
parameter SMMU_GPV_SMMU_CB0_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00010F58;
parameter SMMU_GPV_SMMU_CB0_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB0_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00010FB8;
parameter SMMU_GPV_SMMU_CB0_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB1_SCTLR =    SMMU_GPV_BASEADDR + 32'h00011000;
parameter SMMU_GPV_SMMU_CB1_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB1_ACTLR =    SMMU_GPV_BASEADDR + 32'h00011004;
parameter SMMU_GPV_SMMU_CB1_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB1_RESUME =    SMMU_GPV_BASEADDR + 32'h00011008;
parameter SMMU_GPV_SMMU_CB1_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TCR2 =    SMMU_GPV_BASEADDR + 32'h00011010;
parameter SMMU_GPV_SMMU_CB1_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB1_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h00011020;
parameter SMMU_GPV_SMMU_CB1_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h00011024;
parameter SMMU_GPV_SMMU_CB1_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h00011028;
parameter SMMU_GPV_SMMU_CB1_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001102C;
parameter SMMU_GPV_SMMU_CB1_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h00011030;
parameter SMMU_GPV_SMMU_CB1_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h00011034;
parameter SMMU_GPV_SMMU_CB1_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h00011038;
parameter SMMU_GPV_SMMU_CB1_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001103C;
parameter SMMU_GPV_SMMU_CB1_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_FSR =    SMMU_GPV_BASEADDR + 32'h00011058;
parameter SMMU_GPV_SMMU_CB1_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001105C;
parameter SMMU_GPV_SMMU_CB1_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h00011060;
parameter SMMU_GPV_SMMU_CB1_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00011064;
parameter SMMU_GPV_SMMU_CB1_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h00011068;
parameter SMMU_GPV_SMMU_CB1_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00011070;
parameter SMMU_GPV_SMMU_CB1_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00011074;
parameter SMMU_GPV_SMMU_CB1_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h00011600;
parameter SMMU_GPV_SMMU_CB1_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h00011604;
parameter SMMU_GPV_SMMU_CB1_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h00011608;
parameter SMMU_GPV_SMMU_CB1_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001160C;
parameter SMMU_GPV_SMMU_CB1_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIASID =    SMMU_GPV_BASEADDR + 32'h00011610;
parameter SMMU_GPV_SMMU_CB1_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIALL =    SMMU_GPV_BASEADDR + 32'h00011618;
parameter SMMU_GPV_SMMU_CB1_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h00011620;
parameter SMMU_GPV_SMMU_CB1_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h00011624;
parameter SMMU_GPV_SMMU_CB1_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h00011628;
parameter SMMU_GPV_SMMU_CB1_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001162C;
parameter SMMU_GPV_SMMU_CB1_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h00011630;
parameter SMMU_GPV_SMMU_CB1_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h00011634;
parameter SMMU_GPV_SMMU_CB1_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h00011638;
parameter SMMU_GPV_SMMU_CB1_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001163C;
parameter SMMU_GPV_SMMU_CB1_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h000117F0;
parameter SMMU_GPV_SMMU_CB1_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h000117F4;
parameter SMMU_GPV_SMMU_CB1_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00011E00;
parameter SMMU_GPV_SMMU_CB1_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00011E04;
parameter SMMU_GPV_SMMU_CB1_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00011E08;
parameter SMMU_GPV_SMMU_CB1_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h00011E0C;
parameter SMMU_GPV_SMMU_CB1_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00011E80;
parameter SMMU_GPV_SMMU_CB1_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00011E84;
parameter SMMU_GPV_SMMU_CB1_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00011E88;
parameter SMMU_GPV_SMMU_CB1_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h00011E8C;
parameter SMMU_GPV_SMMU_CB1_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00011F00;
parameter SMMU_GPV_SMMU_CB1_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB1_PMCR =    SMMU_GPV_BASEADDR + 32'h00011F04;
parameter SMMU_GPV_SMMU_CB1_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMCEID =    SMMU_GPV_BASEADDR + 32'h00011F20;
parameter SMMU_GPV_SMMU_CB1_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB1_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h00011F40;
parameter SMMU_GPV_SMMU_CB1_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00011F44;
parameter SMMU_GPV_SMMU_CB1_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00011F48;
parameter SMMU_GPV_SMMU_CB1_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00011F4C;
parameter SMMU_GPV_SMMU_CB1_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00011F50;
parameter SMMU_GPV_SMMU_CB1_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00011F58;
parameter SMMU_GPV_SMMU_CB1_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB1_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00011FB8;
parameter SMMU_GPV_SMMU_CB1_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB2_SCTLR =    SMMU_GPV_BASEADDR + 32'h00012000;
parameter SMMU_GPV_SMMU_CB2_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB2_ACTLR =    SMMU_GPV_BASEADDR + 32'h00012004;
parameter SMMU_GPV_SMMU_CB2_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB2_RESUME =    SMMU_GPV_BASEADDR + 32'h00012008;
parameter SMMU_GPV_SMMU_CB2_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TCR2 =    SMMU_GPV_BASEADDR + 32'h00012010;
parameter SMMU_GPV_SMMU_CB2_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB2_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h00012020;
parameter SMMU_GPV_SMMU_CB2_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h00012024;
parameter SMMU_GPV_SMMU_CB2_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h00012028;
parameter SMMU_GPV_SMMU_CB2_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001202C;
parameter SMMU_GPV_SMMU_CB2_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h00012030;
parameter SMMU_GPV_SMMU_CB2_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h00012034;
parameter SMMU_GPV_SMMU_CB2_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h00012038;
parameter SMMU_GPV_SMMU_CB2_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001203C;
parameter SMMU_GPV_SMMU_CB2_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_FSR =    SMMU_GPV_BASEADDR + 32'h00012058;
parameter SMMU_GPV_SMMU_CB2_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001205C;
parameter SMMU_GPV_SMMU_CB2_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h00012060;
parameter SMMU_GPV_SMMU_CB2_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00012064;
parameter SMMU_GPV_SMMU_CB2_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h00012068;
parameter SMMU_GPV_SMMU_CB2_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00012070;
parameter SMMU_GPV_SMMU_CB2_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00012074;
parameter SMMU_GPV_SMMU_CB2_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h00012600;
parameter SMMU_GPV_SMMU_CB2_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h00012604;
parameter SMMU_GPV_SMMU_CB2_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h00012608;
parameter SMMU_GPV_SMMU_CB2_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001260C;
parameter SMMU_GPV_SMMU_CB2_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIASID =    SMMU_GPV_BASEADDR + 32'h00012610;
parameter SMMU_GPV_SMMU_CB2_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIALL =    SMMU_GPV_BASEADDR + 32'h00012618;
parameter SMMU_GPV_SMMU_CB2_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h00012620;
parameter SMMU_GPV_SMMU_CB2_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h00012624;
parameter SMMU_GPV_SMMU_CB2_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h00012628;
parameter SMMU_GPV_SMMU_CB2_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001262C;
parameter SMMU_GPV_SMMU_CB2_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h00012630;
parameter SMMU_GPV_SMMU_CB2_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h00012634;
parameter SMMU_GPV_SMMU_CB2_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h00012638;
parameter SMMU_GPV_SMMU_CB2_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001263C;
parameter SMMU_GPV_SMMU_CB2_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h000127F0;
parameter SMMU_GPV_SMMU_CB2_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h000127F4;
parameter SMMU_GPV_SMMU_CB2_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00012E00;
parameter SMMU_GPV_SMMU_CB2_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00012E04;
parameter SMMU_GPV_SMMU_CB2_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00012E08;
parameter SMMU_GPV_SMMU_CB2_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h00012E0C;
parameter SMMU_GPV_SMMU_CB2_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00012E80;
parameter SMMU_GPV_SMMU_CB2_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00012E84;
parameter SMMU_GPV_SMMU_CB2_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00012E88;
parameter SMMU_GPV_SMMU_CB2_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h00012E8C;
parameter SMMU_GPV_SMMU_CB2_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00012F00;
parameter SMMU_GPV_SMMU_CB2_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB2_PMCR =    SMMU_GPV_BASEADDR + 32'h00012F04;
parameter SMMU_GPV_SMMU_CB2_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMCEID =    SMMU_GPV_BASEADDR + 32'h00012F20;
parameter SMMU_GPV_SMMU_CB2_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB2_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h00012F40;
parameter SMMU_GPV_SMMU_CB2_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00012F44;
parameter SMMU_GPV_SMMU_CB2_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00012F48;
parameter SMMU_GPV_SMMU_CB2_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00012F4C;
parameter SMMU_GPV_SMMU_CB2_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00012F50;
parameter SMMU_GPV_SMMU_CB2_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00012F58;
parameter SMMU_GPV_SMMU_CB2_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB2_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00012FB8;
parameter SMMU_GPV_SMMU_CB2_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB3_SCTLR =    SMMU_GPV_BASEADDR + 32'h00013000;
parameter SMMU_GPV_SMMU_CB3_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB3_ACTLR =    SMMU_GPV_BASEADDR + 32'h00013004;
parameter SMMU_GPV_SMMU_CB3_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB3_RESUME =    SMMU_GPV_BASEADDR + 32'h00013008;
parameter SMMU_GPV_SMMU_CB3_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TCR2 =    SMMU_GPV_BASEADDR + 32'h00013010;
parameter SMMU_GPV_SMMU_CB3_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB3_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h00013020;
parameter SMMU_GPV_SMMU_CB3_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h00013024;
parameter SMMU_GPV_SMMU_CB3_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h00013028;
parameter SMMU_GPV_SMMU_CB3_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001302C;
parameter SMMU_GPV_SMMU_CB3_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h00013030;
parameter SMMU_GPV_SMMU_CB3_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h00013034;
parameter SMMU_GPV_SMMU_CB3_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h00013038;
parameter SMMU_GPV_SMMU_CB3_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001303C;
parameter SMMU_GPV_SMMU_CB3_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_FSR =    SMMU_GPV_BASEADDR + 32'h00013058;
parameter SMMU_GPV_SMMU_CB3_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001305C;
parameter SMMU_GPV_SMMU_CB3_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h00013060;
parameter SMMU_GPV_SMMU_CB3_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00013064;
parameter SMMU_GPV_SMMU_CB3_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h00013068;
parameter SMMU_GPV_SMMU_CB3_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00013070;
parameter SMMU_GPV_SMMU_CB3_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00013074;
parameter SMMU_GPV_SMMU_CB3_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h00013600;
parameter SMMU_GPV_SMMU_CB3_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h00013604;
parameter SMMU_GPV_SMMU_CB3_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h00013608;
parameter SMMU_GPV_SMMU_CB3_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001360C;
parameter SMMU_GPV_SMMU_CB3_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIASID =    SMMU_GPV_BASEADDR + 32'h00013610;
parameter SMMU_GPV_SMMU_CB3_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIALL =    SMMU_GPV_BASEADDR + 32'h00013618;
parameter SMMU_GPV_SMMU_CB3_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h00013620;
parameter SMMU_GPV_SMMU_CB3_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h00013624;
parameter SMMU_GPV_SMMU_CB3_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h00013628;
parameter SMMU_GPV_SMMU_CB3_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001362C;
parameter SMMU_GPV_SMMU_CB3_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h00013630;
parameter SMMU_GPV_SMMU_CB3_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h00013634;
parameter SMMU_GPV_SMMU_CB3_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h00013638;
parameter SMMU_GPV_SMMU_CB3_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001363C;
parameter SMMU_GPV_SMMU_CB3_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h000137F0;
parameter SMMU_GPV_SMMU_CB3_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h000137F4;
parameter SMMU_GPV_SMMU_CB3_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00013E00;
parameter SMMU_GPV_SMMU_CB3_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00013E04;
parameter SMMU_GPV_SMMU_CB3_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00013E08;
parameter SMMU_GPV_SMMU_CB3_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h00013E0C;
parameter SMMU_GPV_SMMU_CB3_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00013E80;
parameter SMMU_GPV_SMMU_CB3_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00013E84;
parameter SMMU_GPV_SMMU_CB3_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00013E88;
parameter SMMU_GPV_SMMU_CB3_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h00013E8C;
parameter SMMU_GPV_SMMU_CB3_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00013F00;
parameter SMMU_GPV_SMMU_CB3_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB3_PMCR =    SMMU_GPV_BASEADDR + 32'h00013F04;
parameter SMMU_GPV_SMMU_CB3_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMCEID =    SMMU_GPV_BASEADDR + 32'h00013F20;
parameter SMMU_GPV_SMMU_CB3_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB3_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h00013F40;
parameter SMMU_GPV_SMMU_CB3_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00013F44;
parameter SMMU_GPV_SMMU_CB3_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00013F48;
parameter SMMU_GPV_SMMU_CB3_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00013F4C;
parameter SMMU_GPV_SMMU_CB3_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00013F50;
parameter SMMU_GPV_SMMU_CB3_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00013F58;
parameter SMMU_GPV_SMMU_CB3_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB3_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00013FB8;
parameter SMMU_GPV_SMMU_CB3_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB4_SCTLR =    SMMU_GPV_BASEADDR + 32'h00014000;
parameter SMMU_GPV_SMMU_CB4_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB4_ACTLR =    SMMU_GPV_BASEADDR + 32'h00014004;
parameter SMMU_GPV_SMMU_CB4_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB4_RESUME =    SMMU_GPV_BASEADDR + 32'h00014008;
parameter SMMU_GPV_SMMU_CB4_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TCR2 =    SMMU_GPV_BASEADDR + 32'h00014010;
parameter SMMU_GPV_SMMU_CB4_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB4_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h00014020;
parameter SMMU_GPV_SMMU_CB4_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h00014024;
parameter SMMU_GPV_SMMU_CB4_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h00014028;
parameter SMMU_GPV_SMMU_CB4_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001402C;
parameter SMMU_GPV_SMMU_CB4_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h00014030;
parameter SMMU_GPV_SMMU_CB4_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h00014034;
parameter SMMU_GPV_SMMU_CB4_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h00014038;
parameter SMMU_GPV_SMMU_CB4_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001403C;
parameter SMMU_GPV_SMMU_CB4_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_FSR =    SMMU_GPV_BASEADDR + 32'h00014058;
parameter SMMU_GPV_SMMU_CB4_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001405C;
parameter SMMU_GPV_SMMU_CB4_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h00014060;
parameter SMMU_GPV_SMMU_CB4_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00014064;
parameter SMMU_GPV_SMMU_CB4_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h00014068;
parameter SMMU_GPV_SMMU_CB4_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00014070;
parameter SMMU_GPV_SMMU_CB4_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00014074;
parameter SMMU_GPV_SMMU_CB4_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h00014600;
parameter SMMU_GPV_SMMU_CB4_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h00014604;
parameter SMMU_GPV_SMMU_CB4_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h00014608;
parameter SMMU_GPV_SMMU_CB4_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001460C;
parameter SMMU_GPV_SMMU_CB4_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIASID =    SMMU_GPV_BASEADDR + 32'h00014610;
parameter SMMU_GPV_SMMU_CB4_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIALL =    SMMU_GPV_BASEADDR + 32'h00014618;
parameter SMMU_GPV_SMMU_CB4_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h00014620;
parameter SMMU_GPV_SMMU_CB4_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h00014624;
parameter SMMU_GPV_SMMU_CB4_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h00014628;
parameter SMMU_GPV_SMMU_CB4_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001462C;
parameter SMMU_GPV_SMMU_CB4_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h00014630;
parameter SMMU_GPV_SMMU_CB4_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h00014634;
parameter SMMU_GPV_SMMU_CB4_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h00014638;
parameter SMMU_GPV_SMMU_CB4_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001463C;
parameter SMMU_GPV_SMMU_CB4_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h000147F0;
parameter SMMU_GPV_SMMU_CB4_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h000147F4;
parameter SMMU_GPV_SMMU_CB4_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00014E00;
parameter SMMU_GPV_SMMU_CB4_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00014E04;
parameter SMMU_GPV_SMMU_CB4_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00014E08;
parameter SMMU_GPV_SMMU_CB4_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h00014E0C;
parameter SMMU_GPV_SMMU_CB4_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00014E80;
parameter SMMU_GPV_SMMU_CB4_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00014E84;
parameter SMMU_GPV_SMMU_CB4_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00014E88;
parameter SMMU_GPV_SMMU_CB4_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h00014E8C;
parameter SMMU_GPV_SMMU_CB4_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00014F00;
parameter SMMU_GPV_SMMU_CB4_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB4_PMCR =    SMMU_GPV_BASEADDR + 32'h00014F04;
parameter SMMU_GPV_SMMU_CB4_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMCEID =    SMMU_GPV_BASEADDR + 32'h00014F20;
parameter SMMU_GPV_SMMU_CB4_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB4_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h00014F40;
parameter SMMU_GPV_SMMU_CB4_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00014F44;
parameter SMMU_GPV_SMMU_CB4_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00014F48;
parameter SMMU_GPV_SMMU_CB4_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00014F4C;
parameter SMMU_GPV_SMMU_CB4_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00014F50;
parameter SMMU_GPV_SMMU_CB4_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00014F58;
parameter SMMU_GPV_SMMU_CB4_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB4_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00014FB8;
parameter SMMU_GPV_SMMU_CB4_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB5_SCTLR =    SMMU_GPV_BASEADDR + 32'h00015000;
parameter SMMU_GPV_SMMU_CB5_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB5_ACTLR =    SMMU_GPV_BASEADDR + 32'h00015004;
parameter SMMU_GPV_SMMU_CB5_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB5_RESUME =    SMMU_GPV_BASEADDR + 32'h00015008;
parameter SMMU_GPV_SMMU_CB5_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TCR2 =    SMMU_GPV_BASEADDR + 32'h00015010;
parameter SMMU_GPV_SMMU_CB5_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB5_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h00015020;
parameter SMMU_GPV_SMMU_CB5_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h00015024;
parameter SMMU_GPV_SMMU_CB5_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h00015028;
parameter SMMU_GPV_SMMU_CB5_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001502C;
parameter SMMU_GPV_SMMU_CB5_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h00015030;
parameter SMMU_GPV_SMMU_CB5_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h00015034;
parameter SMMU_GPV_SMMU_CB5_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h00015038;
parameter SMMU_GPV_SMMU_CB5_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001503C;
parameter SMMU_GPV_SMMU_CB5_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_FSR =    SMMU_GPV_BASEADDR + 32'h00015058;
parameter SMMU_GPV_SMMU_CB5_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001505C;
parameter SMMU_GPV_SMMU_CB5_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h00015060;
parameter SMMU_GPV_SMMU_CB5_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00015064;
parameter SMMU_GPV_SMMU_CB5_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h00015068;
parameter SMMU_GPV_SMMU_CB5_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00015070;
parameter SMMU_GPV_SMMU_CB5_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00015074;
parameter SMMU_GPV_SMMU_CB5_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h00015600;
parameter SMMU_GPV_SMMU_CB5_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h00015604;
parameter SMMU_GPV_SMMU_CB5_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h00015608;
parameter SMMU_GPV_SMMU_CB5_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001560C;
parameter SMMU_GPV_SMMU_CB5_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIASID =    SMMU_GPV_BASEADDR + 32'h00015610;
parameter SMMU_GPV_SMMU_CB5_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIALL =    SMMU_GPV_BASEADDR + 32'h00015618;
parameter SMMU_GPV_SMMU_CB5_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h00015620;
parameter SMMU_GPV_SMMU_CB5_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h00015624;
parameter SMMU_GPV_SMMU_CB5_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h00015628;
parameter SMMU_GPV_SMMU_CB5_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001562C;
parameter SMMU_GPV_SMMU_CB5_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h00015630;
parameter SMMU_GPV_SMMU_CB5_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h00015634;
parameter SMMU_GPV_SMMU_CB5_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h00015638;
parameter SMMU_GPV_SMMU_CB5_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001563C;
parameter SMMU_GPV_SMMU_CB5_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h000157F0;
parameter SMMU_GPV_SMMU_CB5_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h000157F4;
parameter SMMU_GPV_SMMU_CB5_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00015E00;
parameter SMMU_GPV_SMMU_CB5_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00015E04;
parameter SMMU_GPV_SMMU_CB5_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00015E08;
parameter SMMU_GPV_SMMU_CB5_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h00015E0C;
parameter SMMU_GPV_SMMU_CB5_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00015E80;
parameter SMMU_GPV_SMMU_CB5_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00015E84;
parameter SMMU_GPV_SMMU_CB5_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00015E88;
parameter SMMU_GPV_SMMU_CB5_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h00015E8C;
parameter SMMU_GPV_SMMU_CB5_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00015F00;
parameter SMMU_GPV_SMMU_CB5_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB5_PMCR =    SMMU_GPV_BASEADDR + 32'h00015F04;
parameter SMMU_GPV_SMMU_CB5_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMCEID =    SMMU_GPV_BASEADDR + 32'h00015F20;
parameter SMMU_GPV_SMMU_CB5_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB5_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h00015F40;
parameter SMMU_GPV_SMMU_CB5_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00015F44;
parameter SMMU_GPV_SMMU_CB5_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00015F48;
parameter SMMU_GPV_SMMU_CB5_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00015F4C;
parameter SMMU_GPV_SMMU_CB5_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00015F50;
parameter SMMU_GPV_SMMU_CB5_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00015F58;
parameter SMMU_GPV_SMMU_CB5_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB5_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00015FB8;
parameter SMMU_GPV_SMMU_CB5_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB6_SCTLR =    SMMU_GPV_BASEADDR + 32'h00016000;
parameter SMMU_GPV_SMMU_CB6_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB6_ACTLR =    SMMU_GPV_BASEADDR + 32'h00016004;
parameter SMMU_GPV_SMMU_CB6_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB6_RESUME =    SMMU_GPV_BASEADDR + 32'h00016008;
parameter SMMU_GPV_SMMU_CB6_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TCR2 =    SMMU_GPV_BASEADDR + 32'h00016010;
parameter SMMU_GPV_SMMU_CB6_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB6_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h00016020;
parameter SMMU_GPV_SMMU_CB6_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h00016024;
parameter SMMU_GPV_SMMU_CB6_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h00016028;
parameter SMMU_GPV_SMMU_CB6_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001602C;
parameter SMMU_GPV_SMMU_CB6_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h00016030;
parameter SMMU_GPV_SMMU_CB6_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h00016034;
parameter SMMU_GPV_SMMU_CB6_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h00016038;
parameter SMMU_GPV_SMMU_CB6_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001603C;
parameter SMMU_GPV_SMMU_CB6_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_FSR =    SMMU_GPV_BASEADDR + 32'h00016058;
parameter SMMU_GPV_SMMU_CB6_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001605C;
parameter SMMU_GPV_SMMU_CB6_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h00016060;
parameter SMMU_GPV_SMMU_CB6_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00016064;
parameter SMMU_GPV_SMMU_CB6_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h00016068;
parameter SMMU_GPV_SMMU_CB6_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00016070;
parameter SMMU_GPV_SMMU_CB6_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00016074;
parameter SMMU_GPV_SMMU_CB6_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h00016600;
parameter SMMU_GPV_SMMU_CB6_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h00016604;
parameter SMMU_GPV_SMMU_CB6_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h00016608;
parameter SMMU_GPV_SMMU_CB6_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001660C;
parameter SMMU_GPV_SMMU_CB6_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIASID =    SMMU_GPV_BASEADDR + 32'h00016610;
parameter SMMU_GPV_SMMU_CB6_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIALL =    SMMU_GPV_BASEADDR + 32'h00016618;
parameter SMMU_GPV_SMMU_CB6_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h00016620;
parameter SMMU_GPV_SMMU_CB6_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h00016624;
parameter SMMU_GPV_SMMU_CB6_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h00016628;
parameter SMMU_GPV_SMMU_CB6_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001662C;
parameter SMMU_GPV_SMMU_CB6_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h00016630;
parameter SMMU_GPV_SMMU_CB6_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h00016634;
parameter SMMU_GPV_SMMU_CB6_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h00016638;
parameter SMMU_GPV_SMMU_CB6_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001663C;
parameter SMMU_GPV_SMMU_CB6_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h000167F0;
parameter SMMU_GPV_SMMU_CB6_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h000167F4;
parameter SMMU_GPV_SMMU_CB6_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00016E00;
parameter SMMU_GPV_SMMU_CB6_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00016E04;
parameter SMMU_GPV_SMMU_CB6_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00016E08;
parameter SMMU_GPV_SMMU_CB6_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h00016E0C;
parameter SMMU_GPV_SMMU_CB6_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00016E80;
parameter SMMU_GPV_SMMU_CB6_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00016E84;
parameter SMMU_GPV_SMMU_CB6_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00016E88;
parameter SMMU_GPV_SMMU_CB6_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h00016E8C;
parameter SMMU_GPV_SMMU_CB6_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00016F00;
parameter SMMU_GPV_SMMU_CB6_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB6_PMCR =    SMMU_GPV_BASEADDR + 32'h00016F04;
parameter SMMU_GPV_SMMU_CB6_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMCEID =    SMMU_GPV_BASEADDR + 32'h00016F20;
parameter SMMU_GPV_SMMU_CB6_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB6_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h00016F40;
parameter SMMU_GPV_SMMU_CB6_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00016F44;
parameter SMMU_GPV_SMMU_CB6_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00016F48;
parameter SMMU_GPV_SMMU_CB6_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00016F4C;
parameter SMMU_GPV_SMMU_CB6_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00016F50;
parameter SMMU_GPV_SMMU_CB6_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00016F58;
parameter SMMU_GPV_SMMU_CB6_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB6_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00016FB8;
parameter SMMU_GPV_SMMU_CB6_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB7_SCTLR =    SMMU_GPV_BASEADDR + 32'h00017000;
parameter SMMU_GPV_SMMU_CB7_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB7_ACTLR =    SMMU_GPV_BASEADDR + 32'h00017004;
parameter SMMU_GPV_SMMU_CB7_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB7_RESUME =    SMMU_GPV_BASEADDR + 32'h00017008;
parameter SMMU_GPV_SMMU_CB7_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TCR2 =    SMMU_GPV_BASEADDR + 32'h00017010;
parameter SMMU_GPV_SMMU_CB7_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB7_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h00017020;
parameter SMMU_GPV_SMMU_CB7_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h00017024;
parameter SMMU_GPV_SMMU_CB7_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h00017028;
parameter SMMU_GPV_SMMU_CB7_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001702C;
parameter SMMU_GPV_SMMU_CB7_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h00017030;
parameter SMMU_GPV_SMMU_CB7_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h00017034;
parameter SMMU_GPV_SMMU_CB7_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h00017038;
parameter SMMU_GPV_SMMU_CB7_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001703C;
parameter SMMU_GPV_SMMU_CB7_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_FSR =    SMMU_GPV_BASEADDR + 32'h00017058;
parameter SMMU_GPV_SMMU_CB7_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001705C;
parameter SMMU_GPV_SMMU_CB7_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h00017060;
parameter SMMU_GPV_SMMU_CB7_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00017064;
parameter SMMU_GPV_SMMU_CB7_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h00017068;
parameter SMMU_GPV_SMMU_CB7_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00017070;
parameter SMMU_GPV_SMMU_CB7_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00017074;
parameter SMMU_GPV_SMMU_CB7_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h00017600;
parameter SMMU_GPV_SMMU_CB7_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h00017604;
parameter SMMU_GPV_SMMU_CB7_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h00017608;
parameter SMMU_GPV_SMMU_CB7_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001760C;
parameter SMMU_GPV_SMMU_CB7_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIASID =    SMMU_GPV_BASEADDR + 32'h00017610;
parameter SMMU_GPV_SMMU_CB7_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIALL =    SMMU_GPV_BASEADDR + 32'h00017618;
parameter SMMU_GPV_SMMU_CB7_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h00017620;
parameter SMMU_GPV_SMMU_CB7_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h00017624;
parameter SMMU_GPV_SMMU_CB7_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h00017628;
parameter SMMU_GPV_SMMU_CB7_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001762C;
parameter SMMU_GPV_SMMU_CB7_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h00017630;
parameter SMMU_GPV_SMMU_CB7_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h00017634;
parameter SMMU_GPV_SMMU_CB7_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h00017638;
parameter SMMU_GPV_SMMU_CB7_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001763C;
parameter SMMU_GPV_SMMU_CB7_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h000177F0;
parameter SMMU_GPV_SMMU_CB7_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h000177F4;
parameter SMMU_GPV_SMMU_CB7_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00017E00;
parameter SMMU_GPV_SMMU_CB7_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00017E04;
parameter SMMU_GPV_SMMU_CB7_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00017E08;
parameter SMMU_GPV_SMMU_CB7_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h00017E0C;
parameter SMMU_GPV_SMMU_CB7_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00017E80;
parameter SMMU_GPV_SMMU_CB7_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00017E84;
parameter SMMU_GPV_SMMU_CB7_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00017E88;
parameter SMMU_GPV_SMMU_CB7_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h00017E8C;
parameter SMMU_GPV_SMMU_CB7_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00017F00;
parameter SMMU_GPV_SMMU_CB7_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB7_PMCR =    SMMU_GPV_BASEADDR + 32'h00017F04;
parameter SMMU_GPV_SMMU_CB7_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMCEID =    SMMU_GPV_BASEADDR + 32'h00017F20;
parameter SMMU_GPV_SMMU_CB7_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB7_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h00017F40;
parameter SMMU_GPV_SMMU_CB7_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00017F44;
parameter SMMU_GPV_SMMU_CB7_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00017F48;
parameter SMMU_GPV_SMMU_CB7_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00017F4C;
parameter SMMU_GPV_SMMU_CB7_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00017F50;
parameter SMMU_GPV_SMMU_CB7_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00017F58;
parameter SMMU_GPV_SMMU_CB7_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB7_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00017FB8;
parameter SMMU_GPV_SMMU_CB7_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB8_SCTLR =    SMMU_GPV_BASEADDR + 32'h00018000;
parameter SMMU_GPV_SMMU_CB8_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB8_ACTLR =    SMMU_GPV_BASEADDR + 32'h00018004;
parameter SMMU_GPV_SMMU_CB8_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB8_RESUME =    SMMU_GPV_BASEADDR + 32'h00018008;
parameter SMMU_GPV_SMMU_CB8_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TCR2 =    SMMU_GPV_BASEADDR + 32'h00018010;
parameter SMMU_GPV_SMMU_CB8_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB8_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h00018020;
parameter SMMU_GPV_SMMU_CB8_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h00018024;
parameter SMMU_GPV_SMMU_CB8_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h00018028;
parameter SMMU_GPV_SMMU_CB8_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001802C;
parameter SMMU_GPV_SMMU_CB8_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h00018030;
parameter SMMU_GPV_SMMU_CB8_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h00018034;
parameter SMMU_GPV_SMMU_CB8_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h00018038;
parameter SMMU_GPV_SMMU_CB8_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001803C;
parameter SMMU_GPV_SMMU_CB8_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_FSR =    SMMU_GPV_BASEADDR + 32'h00018058;
parameter SMMU_GPV_SMMU_CB8_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001805C;
parameter SMMU_GPV_SMMU_CB8_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h00018060;
parameter SMMU_GPV_SMMU_CB8_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00018064;
parameter SMMU_GPV_SMMU_CB8_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h00018068;
parameter SMMU_GPV_SMMU_CB8_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00018070;
parameter SMMU_GPV_SMMU_CB8_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00018074;
parameter SMMU_GPV_SMMU_CB8_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h00018600;
parameter SMMU_GPV_SMMU_CB8_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h00018604;
parameter SMMU_GPV_SMMU_CB8_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h00018608;
parameter SMMU_GPV_SMMU_CB8_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001860C;
parameter SMMU_GPV_SMMU_CB8_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIASID =    SMMU_GPV_BASEADDR + 32'h00018610;
parameter SMMU_GPV_SMMU_CB8_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIALL =    SMMU_GPV_BASEADDR + 32'h00018618;
parameter SMMU_GPV_SMMU_CB8_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h00018620;
parameter SMMU_GPV_SMMU_CB8_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h00018624;
parameter SMMU_GPV_SMMU_CB8_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h00018628;
parameter SMMU_GPV_SMMU_CB8_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001862C;
parameter SMMU_GPV_SMMU_CB8_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h00018630;
parameter SMMU_GPV_SMMU_CB8_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h00018634;
parameter SMMU_GPV_SMMU_CB8_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h00018638;
parameter SMMU_GPV_SMMU_CB8_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001863C;
parameter SMMU_GPV_SMMU_CB8_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h000187F0;
parameter SMMU_GPV_SMMU_CB8_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h000187F4;
parameter SMMU_GPV_SMMU_CB8_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00018E00;
parameter SMMU_GPV_SMMU_CB8_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00018E04;
parameter SMMU_GPV_SMMU_CB8_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00018E08;
parameter SMMU_GPV_SMMU_CB8_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h00018E0C;
parameter SMMU_GPV_SMMU_CB8_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00018E80;
parameter SMMU_GPV_SMMU_CB8_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00018E84;
parameter SMMU_GPV_SMMU_CB8_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00018E88;
parameter SMMU_GPV_SMMU_CB8_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h00018E8C;
parameter SMMU_GPV_SMMU_CB8_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00018F00;
parameter SMMU_GPV_SMMU_CB8_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB8_PMCR =    SMMU_GPV_BASEADDR + 32'h00018F04;
parameter SMMU_GPV_SMMU_CB8_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMCEID =    SMMU_GPV_BASEADDR + 32'h00018F20;
parameter SMMU_GPV_SMMU_CB8_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB8_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h00018F40;
parameter SMMU_GPV_SMMU_CB8_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00018F44;
parameter SMMU_GPV_SMMU_CB8_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00018F48;
parameter SMMU_GPV_SMMU_CB8_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00018F4C;
parameter SMMU_GPV_SMMU_CB8_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00018F50;
parameter SMMU_GPV_SMMU_CB8_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00018F58;
parameter SMMU_GPV_SMMU_CB8_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB8_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00018FB8;
parameter SMMU_GPV_SMMU_CB8_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB9_SCTLR =    SMMU_GPV_BASEADDR + 32'h00019000;
parameter SMMU_GPV_SMMU_CB9_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB9_ACTLR =    SMMU_GPV_BASEADDR + 32'h00019004;
parameter SMMU_GPV_SMMU_CB9_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB9_RESUME =    SMMU_GPV_BASEADDR + 32'h00019008;
parameter SMMU_GPV_SMMU_CB9_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TCR2 =    SMMU_GPV_BASEADDR + 32'h00019010;
parameter SMMU_GPV_SMMU_CB9_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB9_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h00019020;
parameter SMMU_GPV_SMMU_CB9_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h00019024;
parameter SMMU_GPV_SMMU_CB9_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h00019028;
parameter SMMU_GPV_SMMU_CB9_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001902C;
parameter SMMU_GPV_SMMU_CB9_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h00019030;
parameter SMMU_GPV_SMMU_CB9_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h00019034;
parameter SMMU_GPV_SMMU_CB9_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h00019038;
parameter SMMU_GPV_SMMU_CB9_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001903C;
parameter SMMU_GPV_SMMU_CB9_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_FSR =    SMMU_GPV_BASEADDR + 32'h00019058;
parameter SMMU_GPV_SMMU_CB9_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001905C;
parameter SMMU_GPV_SMMU_CB9_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h00019060;
parameter SMMU_GPV_SMMU_CB9_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00019064;
parameter SMMU_GPV_SMMU_CB9_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h00019068;
parameter SMMU_GPV_SMMU_CB9_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h00019070;
parameter SMMU_GPV_SMMU_CB9_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h00019074;
parameter SMMU_GPV_SMMU_CB9_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h00019600;
parameter SMMU_GPV_SMMU_CB9_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h00019604;
parameter SMMU_GPV_SMMU_CB9_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h00019608;
parameter SMMU_GPV_SMMU_CB9_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001960C;
parameter SMMU_GPV_SMMU_CB9_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIASID =    SMMU_GPV_BASEADDR + 32'h00019610;
parameter SMMU_GPV_SMMU_CB9_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIALL =    SMMU_GPV_BASEADDR + 32'h00019618;
parameter SMMU_GPV_SMMU_CB9_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h00019620;
parameter SMMU_GPV_SMMU_CB9_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h00019624;
parameter SMMU_GPV_SMMU_CB9_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h00019628;
parameter SMMU_GPV_SMMU_CB9_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001962C;
parameter SMMU_GPV_SMMU_CB9_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h00019630;
parameter SMMU_GPV_SMMU_CB9_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h00019634;
parameter SMMU_GPV_SMMU_CB9_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h00019638;
parameter SMMU_GPV_SMMU_CB9_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001963C;
parameter SMMU_GPV_SMMU_CB9_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h000197F0;
parameter SMMU_GPV_SMMU_CB9_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h000197F4;
parameter SMMU_GPV_SMMU_CB9_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h00019E00;
parameter SMMU_GPV_SMMU_CB9_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h00019E04;
parameter SMMU_GPV_SMMU_CB9_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h00019E08;
parameter SMMU_GPV_SMMU_CB9_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h00019E0C;
parameter SMMU_GPV_SMMU_CB9_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h00019E80;
parameter SMMU_GPV_SMMU_CB9_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h00019E84;
parameter SMMU_GPV_SMMU_CB9_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h00019E88;
parameter SMMU_GPV_SMMU_CB9_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h00019E8C;
parameter SMMU_GPV_SMMU_CB9_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMCFGR =    SMMU_GPV_BASEADDR + 32'h00019F00;
parameter SMMU_GPV_SMMU_CB9_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB9_PMCR =    SMMU_GPV_BASEADDR + 32'h00019F04;
parameter SMMU_GPV_SMMU_CB9_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMCEID =    SMMU_GPV_BASEADDR + 32'h00019F20;
parameter SMMU_GPV_SMMU_CB9_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB9_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h00019F40;
parameter SMMU_GPV_SMMU_CB9_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h00019F44;
parameter SMMU_GPV_SMMU_CB9_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h00019F48;
parameter SMMU_GPV_SMMU_CB9_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h00019F4C;
parameter SMMU_GPV_SMMU_CB9_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h00019F50;
parameter SMMU_GPV_SMMU_CB9_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h00019F58;
parameter SMMU_GPV_SMMU_CB9_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB9_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h00019FB8;
parameter SMMU_GPV_SMMU_CB9_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB10_SCTLR =    SMMU_GPV_BASEADDR + 32'h0001A000;
parameter SMMU_GPV_SMMU_CB10_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB10_ACTLR =    SMMU_GPV_BASEADDR + 32'h0001A004;
parameter SMMU_GPV_SMMU_CB10_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB10_RESUME =    SMMU_GPV_BASEADDR + 32'h0001A008;
parameter SMMU_GPV_SMMU_CB10_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TCR2 =    SMMU_GPV_BASEADDR + 32'h0001A010;
parameter SMMU_GPV_SMMU_CB10_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB10_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h0001A020;
parameter SMMU_GPV_SMMU_CB10_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h0001A024;
parameter SMMU_GPV_SMMU_CB10_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h0001A028;
parameter SMMU_GPV_SMMU_CB10_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001A02C;
parameter SMMU_GPV_SMMU_CB10_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h0001A030;
parameter SMMU_GPV_SMMU_CB10_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h0001A034;
parameter SMMU_GPV_SMMU_CB10_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h0001A038;
parameter SMMU_GPV_SMMU_CB10_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001A03C;
parameter SMMU_GPV_SMMU_CB10_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_FSR =    SMMU_GPV_BASEADDR + 32'h0001A058;
parameter SMMU_GPV_SMMU_CB10_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001A05C;
parameter SMMU_GPV_SMMU_CB10_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001A060;
parameter SMMU_GPV_SMMU_CB10_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001A064;
parameter SMMU_GPV_SMMU_CB10_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h0001A068;
parameter SMMU_GPV_SMMU_CB10_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001A070;
parameter SMMU_GPV_SMMU_CB10_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001A074;
parameter SMMU_GPV_SMMU_CB10_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h0001A600;
parameter SMMU_GPV_SMMU_CB10_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001A604;
parameter SMMU_GPV_SMMU_CB10_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h0001A608;
parameter SMMU_GPV_SMMU_CB10_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001A60C;
parameter SMMU_GPV_SMMU_CB10_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIASID =    SMMU_GPV_BASEADDR + 32'h0001A610;
parameter SMMU_GPV_SMMU_CB10_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIALL =    SMMU_GPV_BASEADDR + 32'h0001A618;
parameter SMMU_GPV_SMMU_CB10_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001A620;
parameter SMMU_GPV_SMMU_CB10_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001A624;
parameter SMMU_GPV_SMMU_CB10_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001A628;
parameter SMMU_GPV_SMMU_CB10_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001A62C;
parameter SMMU_GPV_SMMU_CB10_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h0001A630;
parameter SMMU_GPV_SMMU_CB10_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h0001A634;
parameter SMMU_GPV_SMMU_CB10_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h0001A638;
parameter SMMU_GPV_SMMU_CB10_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001A63C;
parameter SMMU_GPV_SMMU_CB10_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h0001A7F0;
parameter SMMU_GPV_SMMU_CB10_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h0001A7F4;
parameter SMMU_GPV_SMMU_CB10_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h0001AE00;
parameter SMMU_GPV_SMMU_CB10_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h0001AE04;
parameter SMMU_GPV_SMMU_CB10_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h0001AE08;
parameter SMMU_GPV_SMMU_CB10_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h0001AE0C;
parameter SMMU_GPV_SMMU_CB10_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h0001AE80;
parameter SMMU_GPV_SMMU_CB10_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h0001AE84;
parameter SMMU_GPV_SMMU_CB10_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h0001AE88;
parameter SMMU_GPV_SMMU_CB10_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h0001AE8C;
parameter SMMU_GPV_SMMU_CB10_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMCFGR =    SMMU_GPV_BASEADDR + 32'h0001AF00;
parameter SMMU_GPV_SMMU_CB10_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB10_PMCR =    SMMU_GPV_BASEADDR + 32'h0001AF04;
parameter SMMU_GPV_SMMU_CB10_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMCEID =    SMMU_GPV_BASEADDR + 32'h0001AF20;
parameter SMMU_GPV_SMMU_CB10_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB10_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h0001AF40;
parameter SMMU_GPV_SMMU_CB10_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h0001AF44;
parameter SMMU_GPV_SMMU_CB10_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h0001AF48;
parameter SMMU_GPV_SMMU_CB10_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h0001AF4C;
parameter SMMU_GPV_SMMU_CB10_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h0001AF50;
parameter SMMU_GPV_SMMU_CB10_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h0001AF58;
parameter SMMU_GPV_SMMU_CB10_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB10_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h0001AFB8;
parameter SMMU_GPV_SMMU_CB10_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB11_SCTLR =    SMMU_GPV_BASEADDR + 32'h0001B000;
parameter SMMU_GPV_SMMU_CB11_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB11_ACTLR =    SMMU_GPV_BASEADDR + 32'h0001B004;
parameter SMMU_GPV_SMMU_CB11_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB11_RESUME =    SMMU_GPV_BASEADDR + 32'h0001B008;
parameter SMMU_GPV_SMMU_CB11_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TCR2 =    SMMU_GPV_BASEADDR + 32'h0001B010;
parameter SMMU_GPV_SMMU_CB11_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB11_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h0001B020;
parameter SMMU_GPV_SMMU_CB11_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h0001B024;
parameter SMMU_GPV_SMMU_CB11_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h0001B028;
parameter SMMU_GPV_SMMU_CB11_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001B02C;
parameter SMMU_GPV_SMMU_CB11_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h0001B030;
parameter SMMU_GPV_SMMU_CB11_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h0001B034;
parameter SMMU_GPV_SMMU_CB11_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h0001B038;
parameter SMMU_GPV_SMMU_CB11_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001B03C;
parameter SMMU_GPV_SMMU_CB11_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_FSR =    SMMU_GPV_BASEADDR + 32'h0001B058;
parameter SMMU_GPV_SMMU_CB11_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001B05C;
parameter SMMU_GPV_SMMU_CB11_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001B060;
parameter SMMU_GPV_SMMU_CB11_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001B064;
parameter SMMU_GPV_SMMU_CB11_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h0001B068;
parameter SMMU_GPV_SMMU_CB11_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001B070;
parameter SMMU_GPV_SMMU_CB11_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001B074;
parameter SMMU_GPV_SMMU_CB11_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h0001B600;
parameter SMMU_GPV_SMMU_CB11_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001B604;
parameter SMMU_GPV_SMMU_CB11_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h0001B608;
parameter SMMU_GPV_SMMU_CB11_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001B60C;
parameter SMMU_GPV_SMMU_CB11_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIASID =    SMMU_GPV_BASEADDR + 32'h0001B610;
parameter SMMU_GPV_SMMU_CB11_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIALL =    SMMU_GPV_BASEADDR + 32'h0001B618;
parameter SMMU_GPV_SMMU_CB11_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001B620;
parameter SMMU_GPV_SMMU_CB11_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001B624;
parameter SMMU_GPV_SMMU_CB11_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001B628;
parameter SMMU_GPV_SMMU_CB11_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001B62C;
parameter SMMU_GPV_SMMU_CB11_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h0001B630;
parameter SMMU_GPV_SMMU_CB11_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h0001B634;
parameter SMMU_GPV_SMMU_CB11_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h0001B638;
parameter SMMU_GPV_SMMU_CB11_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001B63C;
parameter SMMU_GPV_SMMU_CB11_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h0001B7F0;
parameter SMMU_GPV_SMMU_CB11_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h0001B7F4;
parameter SMMU_GPV_SMMU_CB11_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h0001BE00;
parameter SMMU_GPV_SMMU_CB11_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h0001BE04;
parameter SMMU_GPV_SMMU_CB11_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h0001BE08;
parameter SMMU_GPV_SMMU_CB11_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h0001BE0C;
parameter SMMU_GPV_SMMU_CB11_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h0001BE80;
parameter SMMU_GPV_SMMU_CB11_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h0001BE84;
parameter SMMU_GPV_SMMU_CB11_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h0001BE88;
parameter SMMU_GPV_SMMU_CB11_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h0001BE8C;
parameter SMMU_GPV_SMMU_CB11_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMCFGR =    SMMU_GPV_BASEADDR + 32'h0001BF00;
parameter SMMU_GPV_SMMU_CB11_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB11_PMCR =    SMMU_GPV_BASEADDR + 32'h0001BF04;
parameter SMMU_GPV_SMMU_CB11_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMCEID =    SMMU_GPV_BASEADDR + 32'h0001BF20;
parameter SMMU_GPV_SMMU_CB11_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB11_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h0001BF40;
parameter SMMU_GPV_SMMU_CB11_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h0001BF44;
parameter SMMU_GPV_SMMU_CB11_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h0001BF48;
parameter SMMU_GPV_SMMU_CB11_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h0001BF4C;
parameter SMMU_GPV_SMMU_CB11_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h0001BF50;
parameter SMMU_GPV_SMMU_CB11_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h0001BF58;
parameter SMMU_GPV_SMMU_CB11_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB11_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h0001BFB8;
parameter SMMU_GPV_SMMU_CB11_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB12_SCTLR =    SMMU_GPV_BASEADDR + 32'h0001C000;
parameter SMMU_GPV_SMMU_CB12_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB12_ACTLR =    SMMU_GPV_BASEADDR + 32'h0001C004;
parameter SMMU_GPV_SMMU_CB12_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB12_RESUME =    SMMU_GPV_BASEADDR + 32'h0001C008;
parameter SMMU_GPV_SMMU_CB12_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TCR2 =    SMMU_GPV_BASEADDR + 32'h0001C010;
parameter SMMU_GPV_SMMU_CB12_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB12_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h0001C020;
parameter SMMU_GPV_SMMU_CB12_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h0001C024;
parameter SMMU_GPV_SMMU_CB12_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h0001C028;
parameter SMMU_GPV_SMMU_CB12_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001C02C;
parameter SMMU_GPV_SMMU_CB12_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h0001C030;
parameter SMMU_GPV_SMMU_CB12_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h0001C034;
parameter SMMU_GPV_SMMU_CB12_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h0001C038;
parameter SMMU_GPV_SMMU_CB12_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001C03C;
parameter SMMU_GPV_SMMU_CB12_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_FSR =    SMMU_GPV_BASEADDR + 32'h0001C058;
parameter SMMU_GPV_SMMU_CB12_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001C05C;
parameter SMMU_GPV_SMMU_CB12_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001C060;
parameter SMMU_GPV_SMMU_CB12_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001C064;
parameter SMMU_GPV_SMMU_CB12_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h0001C068;
parameter SMMU_GPV_SMMU_CB12_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001C070;
parameter SMMU_GPV_SMMU_CB12_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001C074;
parameter SMMU_GPV_SMMU_CB12_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h0001C600;
parameter SMMU_GPV_SMMU_CB12_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001C604;
parameter SMMU_GPV_SMMU_CB12_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h0001C608;
parameter SMMU_GPV_SMMU_CB12_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001C60C;
parameter SMMU_GPV_SMMU_CB12_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIASID =    SMMU_GPV_BASEADDR + 32'h0001C610;
parameter SMMU_GPV_SMMU_CB12_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIALL =    SMMU_GPV_BASEADDR + 32'h0001C618;
parameter SMMU_GPV_SMMU_CB12_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001C620;
parameter SMMU_GPV_SMMU_CB12_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001C624;
parameter SMMU_GPV_SMMU_CB12_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001C628;
parameter SMMU_GPV_SMMU_CB12_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001C62C;
parameter SMMU_GPV_SMMU_CB12_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h0001C630;
parameter SMMU_GPV_SMMU_CB12_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h0001C634;
parameter SMMU_GPV_SMMU_CB12_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h0001C638;
parameter SMMU_GPV_SMMU_CB12_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001C63C;
parameter SMMU_GPV_SMMU_CB12_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h0001C7F0;
parameter SMMU_GPV_SMMU_CB12_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h0001C7F4;
parameter SMMU_GPV_SMMU_CB12_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h0001CE00;
parameter SMMU_GPV_SMMU_CB12_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h0001CE04;
parameter SMMU_GPV_SMMU_CB12_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h0001CE08;
parameter SMMU_GPV_SMMU_CB12_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h0001CE0C;
parameter SMMU_GPV_SMMU_CB12_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h0001CE80;
parameter SMMU_GPV_SMMU_CB12_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h0001CE84;
parameter SMMU_GPV_SMMU_CB12_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h0001CE88;
parameter SMMU_GPV_SMMU_CB12_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h0001CE8C;
parameter SMMU_GPV_SMMU_CB12_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMCFGR =    SMMU_GPV_BASEADDR + 32'h0001CF00;
parameter SMMU_GPV_SMMU_CB12_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB12_PMCR =    SMMU_GPV_BASEADDR + 32'h0001CF04;
parameter SMMU_GPV_SMMU_CB12_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMCEID =    SMMU_GPV_BASEADDR + 32'h0001CF20;
parameter SMMU_GPV_SMMU_CB12_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB12_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h0001CF40;
parameter SMMU_GPV_SMMU_CB12_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h0001CF44;
parameter SMMU_GPV_SMMU_CB12_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h0001CF48;
parameter SMMU_GPV_SMMU_CB12_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h0001CF4C;
parameter SMMU_GPV_SMMU_CB12_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h0001CF50;
parameter SMMU_GPV_SMMU_CB12_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h0001CF58;
parameter SMMU_GPV_SMMU_CB12_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB12_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h0001CFB8;
parameter SMMU_GPV_SMMU_CB12_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB13_SCTLR =    SMMU_GPV_BASEADDR + 32'h0001D000;
parameter SMMU_GPV_SMMU_CB13_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB13_ACTLR =    SMMU_GPV_BASEADDR + 32'h0001D004;
parameter SMMU_GPV_SMMU_CB13_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB13_RESUME =    SMMU_GPV_BASEADDR + 32'h0001D008;
parameter SMMU_GPV_SMMU_CB13_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TCR2 =    SMMU_GPV_BASEADDR + 32'h0001D010;
parameter SMMU_GPV_SMMU_CB13_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB13_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h0001D020;
parameter SMMU_GPV_SMMU_CB13_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h0001D024;
parameter SMMU_GPV_SMMU_CB13_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h0001D028;
parameter SMMU_GPV_SMMU_CB13_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001D02C;
parameter SMMU_GPV_SMMU_CB13_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h0001D030;
parameter SMMU_GPV_SMMU_CB13_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h0001D034;
parameter SMMU_GPV_SMMU_CB13_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h0001D038;
parameter SMMU_GPV_SMMU_CB13_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001D03C;
parameter SMMU_GPV_SMMU_CB13_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_FSR =    SMMU_GPV_BASEADDR + 32'h0001D058;
parameter SMMU_GPV_SMMU_CB13_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001D05C;
parameter SMMU_GPV_SMMU_CB13_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001D060;
parameter SMMU_GPV_SMMU_CB13_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001D064;
parameter SMMU_GPV_SMMU_CB13_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h0001D068;
parameter SMMU_GPV_SMMU_CB13_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001D070;
parameter SMMU_GPV_SMMU_CB13_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001D074;
parameter SMMU_GPV_SMMU_CB13_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h0001D600;
parameter SMMU_GPV_SMMU_CB13_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001D604;
parameter SMMU_GPV_SMMU_CB13_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h0001D608;
parameter SMMU_GPV_SMMU_CB13_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001D60C;
parameter SMMU_GPV_SMMU_CB13_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIASID =    SMMU_GPV_BASEADDR + 32'h0001D610;
parameter SMMU_GPV_SMMU_CB13_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIALL =    SMMU_GPV_BASEADDR + 32'h0001D618;
parameter SMMU_GPV_SMMU_CB13_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001D620;
parameter SMMU_GPV_SMMU_CB13_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001D624;
parameter SMMU_GPV_SMMU_CB13_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001D628;
parameter SMMU_GPV_SMMU_CB13_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001D62C;
parameter SMMU_GPV_SMMU_CB13_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h0001D630;
parameter SMMU_GPV_SMMU_CB13_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h0001D634;
parameter SMMU_GPV_SMMU_CB13_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h0001D638;
parameter SMMU_GPV_SMMU_CB13_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001D63C;
parameter SMMU_GPV_SMMU_CB13_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h0001D7F0;
parameter SMMU_GPV_SMMU_CB13_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h0001D7F4;
parameter SMMU_GPV_SMMU_CB13_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h0001DE00;
parameter SMMU_GPV_SMMU_CB13_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h0001DE04;
parameter SMMU_GPV_SMMU_CB13_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h0001DE08;
parameter SMMU_GPV_SMMU_CB13_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h0001DE0C;
parameter SMMU_GPV_SMMU_CB13_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h0001DE80;
parameter SMMU_GPV_SMMU_CB13_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h0001DE84;
parameter SMMU_GPV_SMMU_CB13_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h0001DE88;
parameter SMMU_GPV_SMMU_CB13_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h0001DE8C;
parameter SMMU_GPV_SMMU_CB13_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMCFGR =    SMMU_GPV_BASEADDR + 32'h0001DF00;
parameter SMMU_GPV_SMMU_CB13_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB13_PMCR =    SMMU_GPV_BASEADDR + 32'h0001DF04;
parameter SMMU_GPV_SMMU_CB13_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMCEID =    SMMU_GPV_BASEADDR + 32'h0001DF20;
parameter SMMU_GPV_SMMU_CB13_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB13_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h0001DF40;
parameter SMMU_GPV_SMMU_CB13_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h0001DF44;
parameter SMMU_GPV_SMMU_CB13_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h0001DF48;
parameter SMMU_GPV_SMMU_CB13_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h0001DF4C;
parameter SMMU_GPV_SMMU_CB13_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h0001DF50;
parameter SMMU_GPV_SMMU_CB13_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h0001DF58;
parameter SMMU_GPV_SMMU_CB13_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB13_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h0001DFB8;
parameter SMMU_GPV_SMMU_CB13_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB14_SCTLR =    SMMU_GPV_BASEADDR + 32'h0001E000;
parameter SMMU_GPV_SMMU_CB14_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB14_ACTLR =    SMMU_GPV_BASEADDR + 32'h0001E004;
parameter SMMU_GPV_SMMU_CB14_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB14_RESUME =    SMMU_GPV_BASEADDR + 32'h0001E008;
parameter SMMU_GPV_SMMU_CB14_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TCR2 =    SMMU_GPV_BASEADDR + 32'h0001E010;
parameter SMMU_GPV_SMMU_CB14_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB14_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h0001E020;
parameter SMMU_GPV_SMMU_CB14_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h0001E024;
parameter SMMU_GPV_SMMU_CB14_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h0001E028;
parameter SMMU_GPV_SMMU_CB14_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001E02C;
parameter SMMU_GPV_SMMU_CB14_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h0001E030;
parameter SMMU_GPV_SMMU_CB14_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h0001E034;
parameter SMMU_GPV_SMMU_CB14_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h0001E038;
parameter SMMU_GPV_SMMU_CB14_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001E03C;
parameter SMMU_GPV_SMMU_CB14_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_FSR =    SMMU_GPV_BASEADDR + 32'h0001E058;
parameter SMMU_GPV_SMMU_CB14_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001E05C;
parameter SMMU_GPV_SMMU_CB14_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001E060;
parameter SMMU_GPV_SMMU_CB14_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001E064;
parameter SMMU_GPV_SMMU_CB14_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h0001E068;
parameter SMMU_GPV_SMMU_CB14_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001E070;
parameter SMMU_GPV_SMMU_CB14_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001E074;
parameter SMMU_GPV_SMMU_CB14_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h0001E600;
parameter SMMU_GPV_SMMU_CB14_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001E604;
parameter SMMU_GPV_SMMU_CB14_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h0001E608;
parameter SMMU_GPV_SMMU_CB14_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001E60C;
parameter SMMU_GPV_SMMU_CB14_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIASID =    SMMU_GPV_BASEADDR + 32'h0001E610;
parameter SMMU_GPV_SMMU_CB14_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIALL =    SMMU_GPV_BASEADDR + 32'h0001E618;
parameter SMMU_GPV_SMMU_CB14_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001E620;
parameter SMMU_GPV_SMMU_CB14_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001E624;
parameter SMMU_GPV_SMMU_CB14_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001E628;
parameter SMMU_GPV_SMMU_CB14_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001E62C;
parameter SMMU_GPV_SMMU_CB14_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h0001E630;
parameter SMMU_GPV_SMMU_CB14_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h0001E634;
parameter SMMU_GPV_SMMU_CB14_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h0001E638;
parameter SMMU_GPV_SMMU_CB14_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001E63C;
parameter SMMU_GPV_SMMU_CB14_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h0001E7F0;
parameter SMMU_GPV_SMMU_CB14_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h0001E7F4;
parameter SMMU_GPV_SMMU_CB14_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h0001EE00;
parameter SMMU_GPV_SMMU_CB14_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h0001EE04;
parameter SMMU_GPV_SMMU_CB14_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h0001EE08;
parameter SMMU_GPV_SMMU_CB14_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h0001EE0C;
parameter SMMU_GPV_SMMU_CB14_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h0001EE80;
parameter SMMU_GPV_SMMU_CB14_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h0001EE84;
parameter SMMU_GPV_SMMU_CB14_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h0001EE88;
parameter SMMU_GPV_SMMU_CB14_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h0001EE8C;
parameter SMMU_GPV_SMMU_CB14_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMCFGR =    SMMU_GPV_BASEADDR + 32'h0001EF00;
parameter SMMU_GPV_SMMU_CB14_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB14_PMCR =    SMMU_GPV_BASEADDR + 32'h0001EF04;
parameter SMMU_GPV_SMMU_CB14_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMCEID =    SMMU_GPV_BASEADDR + 32'h0001EF20;
parameter SMMU_GPV_SMMU_CB14_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB14_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h0001EF40;
parameter SMMU_GPV_SMMU_CB14_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h0001EF44;
parameter SMMU_GPV_SMMU_CB14_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h0001EF48;
parameter SMMU_GPV_SMMU_CB14_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h0001EF4C;
parameter SMMU_GPV_SMMU_CB14_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h0001EF50;
parameter SMMU_GPV_SMMU_CB14_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h0001EF58;
parameter SMMU_GPV_SMMU_CB14_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB14_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h0001EFB8;
parameter SMMU_GPV_SMMU_CB14_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_GPV_SMMU_CB15_SCTLR =    SMMU_GPV_BASEADDR + 32'h0001F000;
parameter SMMU_GPV_SMMU_CB15_SCTLR_DEFVAL =   32'h100;
parameter SMMU_GPV_SMMU_CB15_ACTLR =    SMMU_GPV_BASEADDR + 32'h0001F004;
parameter SMMU_GPV_SMMU_CB15_ACTLR_DEFVAL =   32'h3;
parameter SMMU_GPV_SMMU_CB15_RESUME =    SMMU_GPV_BASEADDR + 32'h0001F008;
parameter SMMU_GPV_SMMU_CB15_RESUME_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TCR2 =    SMMU_GPV_BASEADDR + 32'h0001F010;
parameter SMMU_GPV_SMMU_CB15_TCR2_DEFVAL =   32'h60;
parameter SMMU_GPV_SMMU_CB15_TTBR0_LOW =    SMMU_GPV_BASEADDR + 32'h0001F020;
parameter SMMU_GPV_SMMU_CB15_TTBR0_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TTBR0_HIGH =    SMMU_GPV_BASEADDR + 32'h0001F024;
parameter SMMU_GPV_SMMU_CB15_TTBR0_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TTBR1_LOW =    SMMU_GPV_BASEADDR + 32'h0001F028;
parameter SMMU_GPV_SMMU_CB15_TTBR1_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TTBR1_HIGH =    SMMU_GPV_BASEADDR + 32'h0001F02C;
parameter SMMU_GPV_SMMU_CB15_TTBR1_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TCR_LPAE =    SMMU_GPV_BASEADDR + 32'h0001F030;
parameter SMMU_GPV_SMMU_CB15_TCR_LPAE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_CONTEXTIDR =    SMMU_GPV_BASEADDR + 32'h0001F034;
parameter SMMU_GPV_SMMU_CB15_CONTEXTIDR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PRRR_MAIR0 =    SMMU_GPV_BASEADDR + 32'h0001F038;
parameter SMMU_GPV_SMMU_CB15_PRRR_MAIR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_NMRR_MAIR1 =    SMMU_GPV_BASEADDR + 32'h0001F03C;
parameter SMMU_GPV_SMMU_CB15_NMRR_MAIR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_FSR =    SMMU_GPV_BASEADDR + 32'h0001F058;
parameter SMMU_GPV_SMMU_CB15_FSR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_FSRRESTORE =    SMMU_GPV_BASEADDR + 32'h0001F05C;
parameter SMMU_GPV_SMMU_CB15_FSRRESTORE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_FAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001F060;
parameter SMMU_GPV_SMMU_CB15_FAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_FAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001F064;
parameter SMMU_GPV_SMMU_CB15_FAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_FSYNR0 =    SMMU_GPV_BASEADDR + 32'h0001F068;
parameter SMMU_GPV_SMMU_CB15_FSYNR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_IPAFAR_LOW =    SMMU_GPV_BASEADDR + 32'h0001F070;
parameter SMMU_GPV_SMMU_CB15_IPAFAR_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_IPAFAR_HIGH =    SMMU_GPV_BASEADDR + 32'h0001F074;
parameter SMMU_GPV_SMMU_CB15_IPAFAR_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIVA_LOW =    SMMU_GPV_BASEADDR + 32'h0001F600;
parameter SMMU_GPV_SMMU_CB15_TLBIVA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIVA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001F604;
parameter SMMU_GPV_SMMU_CB15_TLBIVA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIVAA_LOW =    SMMU_GPV_BASEADDR + 32'h0001F608;
parameter SMMU_GPV_SMMU_CB15_TLBIVAA_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIVAA_HIGH =    SMMU_GPV_BASEADDR + 32'h0001F60C;
parameter SMMU_GPV_SMMU_CB15_TLBIVAA_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIASID =    SMMU_GPV_BASEADDR + 32'h0001F610;
parameter SMMU_GPV_SMMU_CB15_TLBIASID_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIALL =    SMMU_GPV_BASEADDR + 32'h0001F618;
parameter SMMU_GPV_SMMU_CB15_TLBIALL_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIVAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001F620;
parameter SMMU_GPV_SMMU_CB15_TLBIVAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIVAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001F624;
parameter SMMU_GPV_SMMU_CB15_TLBIVAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIVAAL_LOW =    SMMU_GPV_BASEADDR + 32'h0001F628;
parameter SMMU_GPV_SMMU_CB15_TLBIVAAL_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIVAAL_HIGH =    SMMU_GPV_BASEADDR + 32'h0001F62C;
parameter SMMU_GPV_SMMU_CB15_TLBIVAAL_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIIPAS2_LOW =    SMMU_GPV_BASEADDR + 32'h0001F630;
parameter SMMU_GPV_SMMU_CB15_TLBIIPAS2_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIIPAS2_HIGH =    SMMU_GPV_BASEADDR + 32'h0001F634;
parameter SMMU_GPV_SMMU_CB15_TLBIIPAS2_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIIPAS2L_LOW =    SMMU_GPV_BASEADDR + 32'h0001F638;
parameter SMMU_GPV_SMMU_CB15_TLBIIPAS2L_LOW_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBIIPAS2L_HIGH =    SMMU_GPV_BASEADDR + 32'h0001F63C;
parameter SMMU_GPV_SMMU_CB15_TLBIIPAS2L_HIGH_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBSYNC =    SMMU_GPV_BASEADDR + 32'h0001F7F0;
parameter SMMU_GPV_SMMU_CB15_TLBSYNC_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_TLBSTATUS =    SMMU_GPV_BASEADDR + 32'h0001F7F4;
parameter SMMU_GPV_SMMU_CB15_TLBSTATUS_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMEVCNTR0 =    SMMU_GPV_BASEADDR + 32'h0001FE00;
parameter SMMU_GPV_SMMU_CB15_PMEVCNTR0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMEVCNTR1 =    SMMU_GPV_BASEADDR + 32'h0001FE04;
parameter SMMU_GPV_SMMU_CB15_PMEVCNTR1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMEVCNTR2 =    SMMU_GPV_BASEADDR + 32'h0001FE08;
parameter SMMU_GPV_SMMU_CB15_PMEVCNTR2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMEVCNTR3 =    SMMU_GPV_BASEADDR + 32'h0001FE0C;
parameter SMMU_GPV_SMMU_CB15_PMEVCNTR3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMEVTYPER0 =    SMMU_GPV_BASEADDR + 32'h0001FE80;
parameter SMMU_GPV_SMMU_CB15_PMEVTYPER0_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMEVTYPER1 =    SMMU_GPV_BASEADDR + 32'h0001FE84;
parameter SMMU_GPV_SMMU_CB15_PMEVTYPER1_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMEVTYPER2 =    SMMU_GPV_BASEADDR + 32'h0001FE88;
parameter SMMU_GPV_SMMU_CB15_PMEVTYPER2_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMEVTYPER3 =    SMMU_GPV_BASEADDR + 32'h0001FE8C;
parameter SMMU_GPV_SMMU_CB15_PMEVTYPER3_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMCFGR =    SMMU_GPV_BASEADDR + 32'h0001FF00;
parameter SMMU_GPV_SMMU_CB15_PMCFGR_DEFVAL =   32'h11f03;
parameter SMMU_GPV_SMMU_CB15_PMCR =    SMMU_GPV_BASEADDR + 32'h0001FF04;
parameter SMMU_GPV_SMMU_CB15_PMCR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMCEID =    SMMU_GPV_BASEADDR + 32'h0001FF20;
parameter SMMU_GPV_SMMU_CB15_PMCEID_DEFVAL =   32'h30303;
parameter SMMU_GPV_SMMU_CB15_PMCNTENSE =    SMMU_GPV_BASEADDR + 32'h0001FF40;
parameter SMMU_GPV_SMMU_CB15_PMCNTENSE_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMCNTENCLR =    SMMU_GPV_BASEADDR + 32'h0001FF44;
parameter SMMU_GPV_SMMU_CB15_PMCNTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMCNTENSET =    SMMU_GPV_BASEADDR + 32'h0001FF48;
parameter SMMU_GPV_SMMU_CB15_PMCNTENSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMINTENCLR =    SMMU_GPV_BASEADDR + 32'h0001FF4C;
parameter SMMU_GPV_SMMU_CB15_PMINTENCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMOVSCLR =    SMMU_GPV_BASEADDR + 32'h0001FF50;
parameter SMMU_GPV_SMMU_CB15_PMOVSCLR_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMOVSSET =    SMMU_GPV_BASEADDR + 32'h0001FF58;
parameter SMMU_GPV_SMMU_CB15_PMOVSSET_DEFVAL =   32'h0;
parameter SMMU_GPV_SMMU_CB15_PMAUTHSTATUS =    SMMU_GPV_BASEADDR + 32'h0001FFB8;
parameter SMMU_GPV_SMMU_CB15_PMAUTHSTATUS_DEFVAL =   32'h80;
parameter SMMU_REG_MISC_CTRL =    SMMU_REG_BASEADDR + 32'h00000000;
parameter SMMU_REG_MISC_CTRL_DEFVAL =   1'h0;
parameter SMMU_REG_ISR_0 =    SMMU_REG_BASEADDR + 32'h00000010;
parameter SMMU_REG_ISR_0_DEFVAL =   32'h0;
parameter SMMU_REG_IMR_0 =    SMMU_REG_BASEADDR + 32'h00000014;
parameter SMMU_REG_IMR_0_DEFVAL =   32'h8000001f;
parameter SMMU_REG_IER_0 =    SMMU_REG_BASEADDR + 32'h00000018;
parameter SMMU_REG_IER_0_DEFVAL =   32'h0;
parameter SMMU_REG_IDR_0 =    SMMU_REG_BASEADDR + 32'h0000001C;
parameter SMMU_REG_IDR_0_DEFVAL =   32'h0;
parameter SMMU_REG_ITR_0 =    SMMU_REG_BASEADDR + 32'h00000020;
parameter SMMU_REG_ITR_0_DEFVAL =   32'h0;
parameter SMMU_REG_QREQN =    SMMU_REG_BASEADDR + 32'h00000040;
parameter SMMU_REG_QREQN_DEFVAL =   32'h7fff;
parameter SMMU_REG_MISC =    SMMU_REG_BASEADDR + 32'h00000054;
parameter SMMU_REG_MISC_DEFVAL =   32'h16;
parameter SMMU_REG_CONFIG_SIGNALS =    SMMU_REG_BASEADDR + 32'h00000058;
parameter SMMU_REG_CONFIG_SIGNALS_DEFVAL =   32'h0;
parameter SMMU_REG_ECO_INFO =    SMMU_REG_BASEADDR + 32'h00000100;
parameter SMMU_REG_ECO_INFO_DEFVAL =   32'h0;
parameter SMMU_REG_ECO_0 =    SMMU_REG_BASEADDR + 32'h00000104;
parameter SMMU_REG_ECO_0_DEFVAL =   32'h0;
parameter SMMU_REG_ECO_1 =    SMMU_REG_BASEADDR + 32'h00000108;
parameter SMMU_REG_ECO_1_DEFVAL =   32'hffffffff;
parameter SPI0_CONFIG_REG0 =    SPI0_BASEADDR + 32'h00000000;
parameter SPI0_CONFIG_REG0_DEFVAL =   32'h20000;
parameter SPI0_INTR_STATUS_REG0 =    SPI0_BASEADDR + 32'h00000004;
parameter SPI0_INTR_STATUS_REG0_DEFVAL =   32'h4;
parameter SPI0_INTRPT_EN_REG0 =    SPI0_BASEADDR + 32'h00000008;
parameter SPI0_INTRPT_EN_REG0_DEFVAL =   32'h0;
parameter SPI0_INTRPT_DIS_REG0 =    SPI0_BASEADDR + 32'h0000000C;
parameter SPI0_INTRPT_DIS_REG0_DEFVAL =   32'h0;
parameter SPI0_INTRPT_MASK_REG0 =    SPI0_BASEADDR + 32'h00000010;
parameter SPI0_INTRPT_MASK_REG0_DEFVAL =   32'h0;
parameter SPI0_EN_REG0 =    SPI0_BASEADDR + 32'h00000014;
parameter SPI0_EN_REG0_DEFVAL =   32'h0;
parameter SPI0_DELAY_REG0 =    SPI0_BASEADDR + 32'h00000018;
parameter SPI0_DELAY_REG0_DEFVAL =   32'h0;
parameter SPI0_TX_DATA_REG0 =    SPI0_BASEADDR + 32'h0000001C;
parameter SPI0_TX_DATA_REG0_DEFVAL =   32'h0;
parameter SPI0_RX_DATA_REG0 =    SPI0_BASEADDR + 32'h00000020;
parameter SPI0_RX_DATA_REG0_DEFVAL =   32'h0;
parameter SPI0_SLAVE_IDLE_COUNT_REG0 =    SPI0_BASEADDR + 32'h00000024;
parameter SPI0_SLAVE_IDLE_COUNT_REG0_DEFVAL =   32'hff;
parameter SPI0_TX_THRES_REG0 =    SPI0_BASEADDR + 32'h00000028;
parameter SPI0_TX_THRES_REG0_DEFVAL =   32'h1;
parameter SPI0_RX_THRES_REG0 =    SPI0_BASEADDR + 32'h0000002C;
parameter SPI0_RX_THRES_REG0_DEFVAL =   32'h1;
parameter SPI0_MOD_ID_REG0 =    SPI0_BASEADDR + 32'h000000FC;
parameter SPI0_MOD_ID_REG0_DEFVAL =   32'h90108;
parameter SPI1_CONFIG_REG0 =    SPI1_BASEADDR + 32'h00000000;
parameter SPI1_CONFIG_REG0_DEFVAL =   32'h20000;
parameter SPI1_INTR_STATUS_REG0 =    SPI1_BASEADDR + 32'h00000004;
parameter SPI1_INTR_STATUS_REG0_DEFVAL =   32'h4;
parameter SPI1_INTRPT_EN_REG0 =    SPI1_BASEADDR + 32'h00000008;
parameter SPI1_INTRPT_EN_REG0_DEFVAL =   32'h0;
parameter SPI1_INTRPT_DIS_REG0 =    SPI1_BASEADDR + 32'h0000000C;
parameter SPI1_INTRPT_DIS_REG0_DEFVAL =   32'h0;
parameter SPI1_INTRPT_MASK_REG0 =    SPI1_BASEADDR + 32'h00000010;
parameter SPI1_INTRPT_MASK_REG0_DEFVAL =   32'h0;
parameter SPI1_EN_REG0 =    SPI1_BASEADDR + 32'h00000014;
parameter SPI1_EN_REG0_DEFVAL =   32'h0;
parameter SPI1_DELAY_REG0 =    SPI1_BASEADDR + 32'h00000018;
parameter SPI1_DELAY_REG0_DEFVAL =   32'h0;
parameter SPI1_TX_DATA_REG0 =    SPI1_BASEADDR + 32'h0000001C;
parameter SPI1_TX_DATA_REG0_DEFVAL =   32'h0;
parameter SPI1_RX_DATA_REG0 =    SPI1_BASEADDR + 32'h00000020;
parameter SPI1_RX_DATA_REG0_DEFVAL =   32'h0;
parameter SPI1_SLAVE_IDLE_COUNT_REG0 =    SPI1_BASEADDR + 32'h00000024;
parameter SPI1_SLAVE_IDLE_COUNT_REG0_DEFVAL =   32'hff;
parameter SPI1_TX_THRES_REG0 =    SPI1_BASEADDR + 32'h00000028;
parameter SPI1_TX_THRES_REG0_DEFVAL =   32'h1;
parameter SPI1_RX_THRES_REG0 =    SPI1_BASEADDR + 32'h0000002C;
parameter SPI1_RX_THRES_REG0_DEFVAL =   32'h1;
parameter SPI1_MOD_ID_REG0 =    SPI1_BASEADDR + 32'h000000FC;
parameter SPI1_MOD_ID_REG0_DEFVAL =   32'h90108;
parameter SWDT_MODE =    SWDT_BASEADDR + 32'h00000000;
parameter SWDT_MODE_DEFVAL =   24'h1c2;
parameter SWDT_CONTROL =    SWDT_BASEADDR + 32'h00000004;
parameter SWDT_CONTROL_DEFVAL =   26'h3ffc;
parameter SWDT_RESTART =    SWDT_BASEADDR + 32'h00000008;
parameter SWDT_RESTART_DEFVAL =   16'h0;
parameter SWDT_STATUS =    SWDT_BASEADDR + 32'h0000000C;
parameter SWDT_STATUS_DEFVAL =   1'h0;
parameter TTC0_CLOCK_CONTROL_1 =    TTC0_BASEADDR + 32'h00000000;
parameter TTC0_CLOCK_CONTROL_1_DEFVAL =   7'h0;
parameter TTC0_CLOCK_CONTROL_2 =    TTC0_BASEADDR + 32'h00000004;
parameter TTC0_CLOCK_CONTROL_2_DEFVAL =   7'h0;
parameter TTC0_CLOCK_CONTROL_3 =    TTC0_BASEADDR + 32'h00000008;
parameter TTC0_CLOCK_CONTROL_3_DEFVAL =   7'h0;
parameter TTC0_COUNTER_CONTROL_1 =    TTC0_BASEADDR + 32'h0000000C;
parameter TTC0_COUNTER_CONTROL_1_DEFVAL =   7'h21;
parameter TTC0_COUNTER_CONTROL_2 =    TTC0_BASEADDR + 32'h00000010;
parameter TTC0_COUNTER_CONTROL_2_DEFVAL =   7'h21;
parameter TTC0_COUNTER_CONTROL_3 =    TTC0_BASEADDR + 32'h00000014;
parameter TTC0_COUNTER_CONTROL_3_DEFVAL =   7'h21;
parameter TTC0_COUNTER_VALUE_1 =    TTC0_BASEADDR + 32'h00000018;
parameter TTC0_COUNTER_VALUE_1_DEFVAL =   32'h0;
parameter TTC0_COUNTER_VALUE_2 =    TTC0_BASEADDR + 32'h0000001C;
parameter TTC0_COUNTER_VALUE_2_DEFVAL =   32'h0;
parameter TTC0_COUNTER_VALUE_3 =    TTC0_BASEADDR + 32'h00000020;
parameter TTC0_COUNTER_VALUE_3_DEFVAL =   32'h0;
parameter TTC0_INTERVAL_COUNTER_1 =    TTC0_BASEADDR + 32'h00000024;
parameter TTC0_INTERVAL_COUNTER_1_DEFVAL =   32'h0;
parameter TTC0_INTERVAL_COUNTER_2 =    TTC0_BASEADDR + 32'h00000028;
parameter TTC0_INTERVAL_COUNTER_2_DEFVAL =   32'h0;
parameter TTC0_INTERVAL_COUNTER_3 =    TTC0_BASEADDR + 32'h0000002C;
parameter TTC0_INTERVAL_COUNTER_3_DEFVAL =   32'h0;
parameter TTC0_MATCH_1_COUNTER_1 =    TTC0_BASEADDR + 32'h00000030;
parameter TTC0_MATCH_1_COUNTER_1_DEFVAL =   32'h0;
parameter TTC0_MATCH_1_COUNTER_2 =    TTC0_BASEADDR + 32'h00000034;
parameter TTC0_MATCH_1_COUNTER_2_DEFVAL =   32'h0;
parameter TTC0_MATCH_1_COUNTER_3 =    TTC0_BASEADDR + 32'h00000038;
parameter TTC0_MATCH_1_COUNTER_3_DEFVAL =   32'h0;
parameter TTC0_MATCH_2_COUNTER_1 =    TTC0_BASEADDR + 32'h0000003C;
parameter TTC0_MATCH_2_COUNTER_1_DEFVAL =   32'h0;
parameter TTC0_MATCH_2_COUNTER_2 =    TTC0_BASEADDR + 32'h00000040;
parameter TTC0_MATCH_2_COUNTER_2_DEFVAL =   32'h0;
parameter TTC0_MATCH_2_COUNTER_3 =    TTC0_BASEADDR + 32'h00000044;
parameter TTC0_MATCH_2_COUNTER_3_DEFVAL =   32'h0;
parameter TTC0_MATCH_3_COUNTER_1 =    TTC0_BASEADDR + 32'h00000048;
parameter TTC0_MATCH_3_COUNTER_1_DEFVAL =   32'h0;
parameter TTC0_MATCH_3_COUNTER_2 =    TTC0_BASEADDR + 32'h0000004C;
parameter TTC0_MATCH_3_COUNTER_2_DEFVAL =   32'h0;
parameter TTC0_MATCH_3_COUNTER_3 =    TTC0_BASEADDR + 32'h00000050;
parameter TTC0_MATCH_3_COUNTER_3_DEFVAL =   32'h0;
parameter TTC0_INTERRUPT_REGISTER_1 =    TTC0_BASEADDR + 32'h00000054;
parameter TTC0_INTERRUPT_REGISTER_1_DEFVAL =   6'h0;
parameter TTC0_INTERRUPT_REGISTER_2 =    TTC0_BASEADDR + 32'h00000058;
parameter TTC0_INTERRUPT_REGISTER_2_DEFVAL =   6'h0;
parameter TTC0_INTERRUPT_REGISTER_3 =    TTC0_BASEADDR + 32'h0000005C;
parameter TTC0_INTERRUPT_REGISTER_3_DEFVAL =   6'h0;
parameter TTC0_INTERRUPT_ENABLE_1 =    TTC0_BASEADDR + 32'h00000060;
parameter TTC0_INTERRUPT_ENABLE_1_DEFVAL =   6'h0;
parameter TTC0_INTERRUPT_ENABLE_2 =    TTC0_BASEADDR + 32'h00000064;
parameter TTC0_INTERRUPT_ENABLE_2_DEFVAL =   6'h0;
parameter TTC0_INTERRUPT_ENABLE_3 =    TTC0_BASEADDR + 32'h00000068;
parameter TTC0_INTERRUPT_ENABLE_3_DEFVAL =   6'h0;
parameter TTC0_EVENT_CONTROL_TIMER_1 =    TTC0_BASEADDR + 32'h0000006C;
parameter TTC0_EVENT_CONTROL_TIMER_1_DEFVAL =   4'h0;
parameter TTC0_EVENT_CONTROL_TIMER_2 =    TTC0_BASEADDR + 32'h00000070;
parameter TTC0_EVENT_CONTROL_TIMER_2_DEFVAL =   4'h0;
parameter TTC0_EVENT_CONTROL_TIMER_3 =    TTC0_BASEADDR + 32'h00000074;
parameter TTC0_EVENT_CONTROL_TIMER_3_DEFVAL =   4'h0;
parameter TTC0_EVENT_REGISTER_1 =    TTC0_BASEADDR + 32'h00000078;
parameter TTC0_EVENT_REGISTER_1_DEFVAL =   32'h0;
parameter TTC0_EVENT_REGISTER_2 =    TTC0_BASEADDR + 32'h0000007C;
parameter TTC0_EVENT_REGISTER_2_DEFVAL =   32'h0;
parameter TTC0_EVENT_REGISTER_3 =    TTC0_BASEADDR + 32'h00000080;
parameter TTC0_EVENT_REGISTER_3_DEFVAL =   32'h0;
parameter TTC1_CLOCK_CONTROL_1 =    TTC1_BASEADDR + 32'h00000000;
parameter TTC1_CLOCK_CONTROL_1_DEFVAL =   7'h0;
parameter TTC1_CLOCK_CONTROL_2 =    TTC1_BASEADDR + 32'h00000004;
parameter TTC1_CLOCK_CONTROL_2_DEFVAL =   7'h0;
parameter TTC1_CLOCK_CONTROL_3 =    TTC1_BASEADDR + 32'h00000008;
parameter TTC1_CLOCK_CONTROL_3_DEFVAL =   7'h0;
parameter TTC1_COUNTER_CONTROL_1 =    TTC1_BASEADDR + 32'h0000000C;
parameter TTC1_COUNTER_CONTROL_1_DEFVAL =   7'h21;
parameter TTC1_COUNTER_CONTROL_2 =    TTC1_BASEADDR + 32'h00000010;
parameter TTC1_COUNTER_CONTROL_2_DEFVAL =   7'h21;
parameter TTC1_COUNTER_CONTROL_3 =    TTC1_BASEADDR + 32'h00000014;
parameter TTC1_COUNTER_CONTROL_3_DEFVAL =   7'h21;
parameter TTC1_COUNTER_VALUE_1 =    TTC1_BASEADDR + 32'h00000018;
parameter TTC1_COUNTER_VALUE_1_DEFVAL =   32'h0;
parameter TTC1_COUNTER_VALUE_2 =    TTC1_BASEADDR + 32'h0000001C;
parameter TTC1_COUNTER_VALUE_2_DEFVAL =   32'h0;
parameter TTC1_COUNTER_VALUE_3 =    TTC1_BASEADDR + 32'h00000020;
parameter TTC1_COUNTER_VALUE_3_DEFVAL =   32'h0;
parameter TTC1_INTERVAL_COUNTER_1 =    TTC1_BASEADDR + 32'h00000024;
parameter TTC1_INTERVAL_COUNTER_1_DEFVAL =   32'h0;
parameter TTC1_INTERVAL_COUNTER_2 =    TTC1_BASEADDR + 32'h00000028;
parameter TTC1_INTERVAL_COUNTER_2_DEFVAL =   32'h0;
parameter TTC1_INTERVAL_COUNTER_3 =    TTC1_BASEADDR + 32'h0000002C;
parameter TTC1_INTERVAL_COUNTER_3_DEFVAL =   32'h0;
parameter TTC1_MATCH_1_COUNTER_1 =    TTC1_BASEADDR + 32'h00000030;
parameter TTC1_MATCH_1_COUNTER_1_DEFVAL =   32'h0;
parameter TTC1_MATCH_1_COUNTER_2 =    TTC1_BASEADDR + 32'h00000034;
parameter TTC1_MATCH_1_COUNTER_2_DEFVAL =   32'h0;
parameter TTC1_MATCH_1_COUNTER_3 =    TTC1_BASEADDR + 32'h00000038;
parameter TTC1_MATCH_1_COUNTER_3_DEFVAL =   32'h0;
parameter TTC1_MATCH_2_COUNTER_1 =    TTC1_BASEADDR + 32'h0000003C;
parameter TTC1_MATCH_2_COUNTER_1_DEFVAL =   32'h0;
parameter TTC1_MATCH_2_COUNTER_2 =    TTC1_BASEADDR + 32'h00000040;
parameter TTC1_MATCH_2_COUNTER_2_DEFVAL =   32'h0;
parameter TTC1_MATCH_2_COUNTER_3 =    TTC1_BASEADDR + 32'h00000044;
parameter TTC1_MATCH_2_COUNTER_3_DEFVAL =   32'h0;
parameter TTC1_MATCH_3_COUNTER_1 =    TTC1_BASEADDR + 32'h00000048;
parameter TTC1_MATCH_3_COUNTER_1_DEFVAL =   32'h0;
parameter TTC1_MATCH_3_COUNTER_2 =    TTC1_BASEADDR + 32'h0000004C;
parameter TTC1_MATCH_3_COUNTER_2_DEFVAL =   32'h0;
parameter TTC1_MATCH_3_COUNTER_3 =    TTC1_BASEADDR + 32'h00000050;
parameter TTC1_MATCH_3_COUNTER_3_DEFVAL =   32'h0;
parameter TTC1_INTERRUPT_REGISTER_1 =    TTC1_BASEADDR + 32'h00000054;
parameter TTC1_INTERRUPT_REGISTER_1_DEFVAL =   6'h0;
parameter TTC1_INTERRUPT_REGISTER_2 =    TTC1_BASEADDR + 32'h00000058;
parameter TTC1_INTERRUPT_REGISTER_2_DEFVAL =   6'h0;
parameter TTC1_INTERRUPT_REGISTER_3 =    TTC1_BASEADDR + 32'h0000005C;
parameter TTC1_INTERRUPT_REGISTER_3_DEFVAL =   6'h0;
parameter TTC1_INTERRUPT_ENABLE_1 =    TTC1_BASEADDR + 32'h00000060;
parameter TTC1_INTERRUPT_ENABLE_1_DEFVAL =   6'h0;
parameter TTC1_INTERRUPT_ENABLE_2 =    TTC1_BASEADDR + 32'h00000064;
parameter TTC1_INTERRUPT_ENABLE_2_DEFVAL =   6'h0;
parameter TTC1_INTERRUPT_ENABLE_3 =    TTC1_BASEADDR + 32'h00000068;
parameter TTC1_INTERRUPT_ENABLE_3_DEFVAL =   6'h0;
parameter TTC1_EVENT_CONTROL_TIMER_1 =    TTC1_BASEADDR + 32'h0000006C;
parameter TTC1_EVENT_CONTROL_TIMER_1_DEFVAL =   4'h0;
parameter TTC1_EVENT_CONTROL_TIMER_2 =    TTC1_BASEADDR + 32'h00000070;
parameter TTC1_EVENT_CONTROL_TIMER_2_DEFVAL =   4'h0;
parameter TTC1_EVENT_CONTROL_TIMER_3 =    TTC1_BASEADDR + 32'h00000074;
parameter TTC1_EVENT_CONTROL_TIMER_3_DEFVAL =   4'h0;
parameter TTC1_EVENT_REGISTER_1 =    TTC1_BASEADDR + 32'h00000078;
parameter TTC1_EVENT_REGISTER_1_DEFVAL =   32'h0;
parameter TTC1_EVENT_REGISTER_2 =    TTC1_BASEADDR + 32'h0000007C;
parameter TTC1_EVENT_REGISTER_2_DEFVAL =   32'h0;
parameter TTC1_EVENT_REGISTER_3 =    TTC1_BASEADDR + 32'h00000080;
parameter TTC1_EVENT_REGISTER_3_DEFVAL =   32'h0;
parameter TTC2_CLOCK_CONTROL_1 =    TTC2_BASEADDR + 32'h00000000;
parameter TTC2_CLOCK_CONTROL_1_DEFVAL =   7'h0;
parameter TTC2_CLOCK_CONTROL_2 =    TTC2_BASEADDR + 32'h00000004;
parameter TTC2_CLOCK_CONTROL_2_DEFVAL =   7'h0;
parameter TTC2_CLOCK_CONTROL_3 =    TTC2_BASEADDR + 32'h00000008;
parameter TTC2_CLOCK_CONTROL_3_DEFVAL =   7'h0;
parameter TTC2_COUNTER_CONTROL_1 =    TTC2_BASEADDR + 32'h0000000C;
parameter TTC2_COUNTER_CONTROL_1_DEFVAL =   7'h21;
parameter TTC2_COUNTER_CONTROL_2 =    TTC2_BASEADDR + 32'h00000010;
parameter TTC2_COUNTER_CONTROL_2_DEFVAL =   7'h21;
parameter TTC2_COUNTER_CONTROL_3 =    TTC2_BASEADDR + 32'h00000014;
parameter TTC2_COUNTER_CONTROL_3_DEFVAL =   7'h21;
parameter TTC2_COUNTER_VALUE_1 =    TTC2_BASEADDR + 32'h00000018;
parameter TTC2_COUNTER_VALUE_1_DEFVAL =   32'h0;
parameter TTC2_COUNTER_VALUE_2 =    TTC2_BASEADDR + 32'h0000001C;
parameter TTC2_COUNTER_VALUE_2_DEFVAL =   32'h0;
parameter TTC2_COUNTER_VALUE_3 =    TTC2_BASEADDR + 32'h00000020;
parameter TTC2_COUNTER_VALUE_3_DEFVAL =   32'h0;
parameter TTC2_INTERVAL_COUNTER_1 =    TTC2_BASEADDR + 32'h00000024;
parameter TTC2_INTERVAL_COUNTER_1_DEFVAL =   32'h0;
parameter TTC2_INTERVAL_COUNTER_2 =    TTC2_BASEADDR + 32'h00000028;
parameter TTC2_INTERVAL_COUNTER_2_DEFVAL =   32'h0;
parameter TTC2_INTERVAL_COUNTER_3 =    TTC2_BASEADDR + 32'h0000002C;
parameter TTC2_INTERVAL_COUNTER_3_DEFVAL =   32'h0;
parameter TTC2_MATCH_1_COUNTER_1 =    TTC2_BASEADDR + 32'h00000030;
parameter TTC2_MATCH_1_COUNTER_1_DEFVAL =   32'h0;
parameter TTC2_MATCH_1_COUNTER_2 =    TTC2_BASEADDR + 32'h00000034;
parameter TTC2_MATCH_1_COUNTER_2_DEFVAL =   32'h0;
parameter TTC2_MATCH_1_COUNTER_3 =    TTC2_BASEADDR + 32'h00000038;
parameter TTC2_MATCH_1_COUNTER_3_DEFVAL =   32'h0;
parameter TTC2_MATCH_2_COUNTER_1 =    TTC2_BASEADDR + 32'h0000003C;
parameter TTC2_MATCH_2_COUNTER_1_DEFVAL =   32'h0;
parameter TTC2_MATCH_2_COUNTER_2 =    TTC2_BASEADDR + 32'h00000040;
parameter TTC2_MATCH_2_COUNTER_2_DEFVAL =   32'h0;
parameter TTC2_MATCH_2_COUNTER_3 =    TTC2_BASEADDR + 32'h00000044;
parameter TTC2_MATCH_2_COUNTER_3_DEFVAL =   32'h0;
parameter TTC2_MATCH_3_COUNTER_1 =    TTC2_BASEADDR + 32'h00000048;
parameter TTC2_MATCH_3_COUNTER_1_DEFVAL =   32'h0;
parameter TTC2_MATCH_3_COUNTER_2 =    TTC2_BASEADDR + 32'h0000004C;
parameter TTC2_MATCH_3_COUNTER_2_DEFVAL =   32'h0;
parameter TTC2_MATCH_3_COUNTER_3 =    TTC2_BASEADDR + 32'h00000050;
parameter TTC2_MATCH_3_COUNTER_3_DEFVAL =   32'h0;
parameter TTC2_INTERRUPT_REGISTER_1 =    TTC2_BASEADDR + 32'h00000054;
parameter TTC2_INTERRUPT_REGISTER_1_DEFVAL =   6'h0;
parameter TTC2_INTERRUPT_REGISTER_2 =    TTC2_BASEADDR + 32'h00000058;
parameter TTC2_INTERRUPT_REGISTER_2_DEFVAL =   6'h0;
parameter TTC2_INTERRUPT_REGISTER_3 =    TTC2_BASEADDR + 32'h0000005C;
parameter TTC2_INTERRUPT_REGISTER_3_DEFVAL =   6'h0;
parameter TTC2_INTERRUPT_ENABLE_1 =    TTC2_BASEADDR + 32'h00000060;
parameter TTC2_INTERRUPT_ENABLE_1_DEFVAL =   6'h0;
parameter TTC2_INTERRUPT_ENABLE_2 =    TTC2_BASEADDR + 32'h00000064;
parameter TTC2_INTERRUPT_ENABLE_2_DEFVAL =   6'h0;
parameter TTC2_INTERRUPT_ENABLE_3 =    TTC2_BASEADDR + 32'h00000068;
parameter TTC2_INTERRUPT_ENABLE_3_DEFVAL =   6'h0;
parameter TTC2_EVENT_CONTROL_TIMER_1 =    TTC2_BASEADDR + 32'h0000006C;
parameter TTC2_EVENT_CONTROL_TIMER_1_DEFVAL =   4'h0;
parameter TTC2_EVENT_CONTROL_TIMER_2 =    TTC2_BASEADDR + 32'h00000070;
parameter TTC2_EVENT_CONTROL_TIMER_2_DEFVAL =   4'h0;
parameter TTC2_EVENT_CONTROL_TIMER_3 =    TTC2_BASEADDR + 32'h00000074;
parameter TTC2_EVENT_CONTROL_TIMER_3_DEFVAL =   4'h0;
parameter TTC2_EVENT_REGISTER_1 =    TTC2_BASEADDR + 32'h00000078;
parameter TTC2_EVENT_REGISTER_1_DEFVAL =   32'h0;
parameter TTC2_EVENT_REGISTER_2 =    TTC2_BASEADDR + 32'h0000007C;
parameter TTC2_EVENT_REGISTER_2_DEFVAL =   32'h0;
parameter TTC2_EVENT_REGISTER_3 =    TTC2_BASEADDR + 32'h00000080;
parameter TTC2_EVENT_REGISTER_3_DEFVAL =   32'h0;
parameter TTC3_CLOCK_CONTROL_1 =    TTC3_BASEADDR + 32'h00000000;
parameter TTC3_CLOCK_CONTROL_1_DEFVAL =   7'h0;
parameter TTC3_CLOCK_CONTROL_2 =    TTC3_BASEADDR + 32'h00000004;
parameter TTC3_CLOCK_CONTROL_2_DEFVAL =   7'h0;
parameter TTC3_CLOCK_CONTROL_3 =    TTC3_BASEADDR + 32'h00000008;
parameter TTC3_CLOCK_CONTROL_3_DEFVAL =   7'h0;
parameter TTC3_COUNTER_CONTROL_1 =    TTC3_BASEADDR + 32'h0000000C;
parameter TTC3_COUNTER_CONTROL_1_DEFVAL =   7'h21;
parameter TTC3_COUNTER_CONTROL_2 =    TTC3_BASEADDR + 32'h00000010;
parameter TTC3_COUNTER_CONTROL_2_DEFVAL =   7'h21;
parameter TTC3_COUNTER_CONTROL_3 =    TTC3_BASEADDR + 32'h00000014;
parameter TTC3_COUNTER_CONTROL_3_DEFVAL =   7'h21;
parameter TTC3_COUNTER_VALUE_1 =    TTC3_BASEADDR + 32'h00000018;
parameter TTC3_COUNTER_VALUE_1_DEFVAL =   32'h0;
parameter TTC3_COUNTER_VALUE_2 =    TTC3_BASEADDR + 32'h0000001C;
parameter TTC3_COUNTER_VALUE_2_DEFVAL =   32'h0;
parameter TTC3_COUNTER_VALUE_3 =    TTC3_BASEADDR + 32'h00000020;
parameter TTC3_COUNTER_VALUE_3_DEFVAL =   32'h0;
parameter TTC3_INTERVAL_COUNTER_1 =    TTC3_BASEADDR + 32'h00000024;
parameter TTC3_INTERVAL_COUNTER_1_DEFVAL =   32'h0;
parameter TTC3_INTERVAL_COUNTER_2 =    TTC3_BASEADDR + 32'h00000028;
parameter TTC3_INTERVAL_COUNTER_2_DEFVAL =   32'h0;
parameter TTC3_INTERVAL_COUNTER_3 =    TTC3_BASEADDR + 32'h0000002C;
parameter TTC3_INTERVAL_COUNTER_3_DEFVAL =   32'h0;
parameter TTC3_MATCH_1_COUNTER_1 =    TTC3_BASEADDR + 32'h00000030;
parameter TTC3_MATCH_1_COUNTER_1_DEFVAL =   32'h0;
parameter TTC3_MATCH_1_COUNTER_2 =    TTC3_BASEADDR + 32'h00000034;
parameter TTC3_MATCH_1_COUNTER_2_DEFVAL =   32'h0;
parameter TTC3_MATCH_1_COUNTER_3 =    TTC3_BASEADDR + 32'h00000038;
parameter TTC3_MATCH_1_COUNTER_3_DEFVAL =   32'h0;
parameter TTC3_MATCH_2_COUNTER_1 =    TTC3_BASEADDR + 32'h0000003C;
parameter TTC3_MATCH_2_COUNTER_1_DEFVAL =   32'h0;
parameter TTC3_MATCH_2_COUNTER_2 =    TTC3_BASEADDR + 32'h00000040;
parameter TTC3_MATCH_2_COUNTER_2_DEFVAL =   32'h0;
parameter TTC3_MATCH_2_COUNTER_3 =    TTC3_BASEADDR + 32'h00000044;
parameter TTC3_MATCH_2_COUNTER_3_DEFVAL =   32'h0;
parameter TTC3_MATCH_3_COUNTER_1 =    TTC3_BASEADDR + 32'h00000048;
parameter TTC3_MATCH_3_COUNTER_1_DEFVAL =   32'h0;
parameter TTC3_MATCH_3_COUNTER_2 =    TTC3_BASEADDR + 32'h0000004C;
parameter TTC3_MATCH_3_COUNTER_2_DEFVAL =   32'h0;
parameter TTC3_MATCH_3_COUNTER_3 =    TTC3_BASEADDR + 32'h00000050;
parameter TTC3_MATCH_3_COUNTER_3_DEFVAL =   32'h0;
parameter TTC3_INTERRUPT_REGISTER_1 =    TTC3_BASEADDR + 32'h00000054;
parameter TTC3_INTERRUPT_REGISTER_1_DEFVAL =   6'h0;
parameter TTC3_INTERRUPT_REGISTER_2 =    TTC3_BASEADDR + 32'h00000058;
parameter TTC3_INTERRUPT_REGISTER_2_DEFVAL =   6'h0;
parameter TTC3_INTERRUPT_REGISTER_3 =    TTC3_BASEADDR + 32'h0000005C;
parameter TTC3_INTERRUPT_REGISTER_3_DEFVAL =   6'h0;
parameter TTC3_INTERRUPT_ENABLE_1 =    TTC3_BASEADDR + 32'h00000060;
parameter TTC3_INTERRUPT_ENABLE_1_DEFVAL =   6'h0;
parameter TTC3_INTERRUPT_ENABLE_2 =    TTC3_BASEADDR + 32'h00000064;
parameter TTC3_INTERRUPT_ENABLE_2_DEFVAL =   6'h0;
parameter TTC3_INTERRUPT_ENABLE_3 =    TTC3_BASEADDR + 32'h00000068;
parameter TTC3_INTERRUPT_ENABLE_3_DEFVAL =   6'h0;
parameter TTC3_EVENT_CONTROL_TIMER_1 =    TTC3_BASEADDR + 32'h0000006C;
parameter TTC3_EVENT_CONTROL_TIMER_1_DEFVAL =   4'h0;
parameter TTC3_EVENT_CONTROL_TIMER_2 =    TTC3_BASEADDR + 32'h00000070;
parameter TTC3_EVENT_CONTROL_TIMER_2_DEFVAL =   4'h0;
parameter TTC3_EVENT_CONTROL_TIMER_3 =    TTC3_BASEADDR + 32'h00000074;
parameter TTC3_EVENT_CONTROL_TIMER_3_DEFVAL =   4'h0;
parameter TTC3_EVENT_REGISTER_1 =    TTC3_BASEADDR + 32'h00000078;
parameter TTC3_EVENT_REGISTER_1_DEFVAL =   32'h0;
parameter TTC3_EVENT_REGISTER_2 =    TTC3_BASEADDR + 32'h0000007C;
parameter TTC3_EVENT_REGISTER_2_DEFVAL =   32'h0;
parameter TTC3_EVENT_REGISTER_3 =    TTC3_BASEADDR + 32'h00000080;
parameter TTC3_EVENT_REGISTER_3_DEFVAL =   32'h0;
parameter UART0_CONTROL_REG0 =    UART0_BASEADDR + 32'h00000000;
parameter UART0_CONTROL_REG0_DEFVAL =   32'h128;
parameter UART0_MODE_REG0 =    UART0_BASEADDR + 32'h00000004;
parameter UART0_MODE_REG0_DEFVAL =   32'h0;
parameter UART0_INTRPT_EN_REG0 =    UART0_BASEADDR + 32'h00000008;
parameter UART0_INTRPT_EN_REG0_DEFVAL =   32'h0;
parameter UART0_INTRPT_DIS_REG0 =    UART0_BASEADDR + 32'h0000000C;
parameter UART0_INTRPT_DIS_REG0_DEFVAL =   32'h0;
parameter UART0_INTRPT_MASK_REG0 =    UART0_BASEADDR + 32'h00000010;
parameter UART0_INTRPT_MASK_REG0_DEFVAL =   32'h0;
parameter UART0_CHNL_INT_STS_REG0 =    UART0_BASEADDR + 32'h00000014;
parameter UART0_CHNL_INT_STS_REG0_DEFVAL =   32'h200;
parameter UART0_BAUD_RATE_GEN_REG0 =    UART0_BASEADDR + 32'h00000018;
parameter UART0_BAUD_RATE_GEN_REG0_DEFVAL =   32'h28b;
parameter UART0_RCVR_TIMEOUT_REG0 =    UART0_BASEADDR + 32'h0000001C;
parameter UART0_RCVR_TIMEOUT_REG0_DEFVAL =   32'h0;
parameter UART0_RCVR_FIFO_TRIGGER_LEVEL0 =    UART0_BASEADDR + 32'h00000020;
parameter UART0_RCVR_FIFO_TRIGGER_LEVEL0_DEFVAL =   32'h20;
parameter UART0_MODEM_CTRL_REG0 =    UART0_BASEADDR + 32'h00000024;
parameter UART0_MODEM_CTRL_REG0_DEFVAL =   32'h0;
parameter UART0_MODEM_STS_REG0 =    UART0_BASEADDR + 32'h00000028;
parameter UART0_MODEM_STS_REG0_DEFVAL =   32'h0;
parameter UART0_CHANNEL_STS_REG0 =    UART0_BASEADDR + 32'h0000002C;
parameter UART0_CHANNEL_STS_REG0_DEFVAL =   32'h0;
parameter UART0_TX_RX_FIFO0 =    UART0_BASEADDR + 32'h00000030;
parameter UART0_TX_RX_FIFO0_DEFVAL =   32'h0;
parameter UART0_BAUD_RATE_DIVIDER_REG0 =    UART0_BASEADDR + 32'h00000034;
parameter UART0_BAUD_RATE_DIVIDER_REG0_DEFVAL =   32'hf;
parameter UART0_FLOW_DELAY_REG0 =    UART0_BASEADDR + 32'h00000038;
parameter UART0_FLOW_DELAY_REG0_DEFVAL =   32'h0;
parameter UART0_IR_MIN_RCV_PULSE_WDTH0 =    UART0_BASEADDR + 32'h0000003C;
parameter UART0_IR_MIN_RCV_PULSE_WDTH0_DEFVAL =   32'h0;
parameter UART0_IR_TRANSMITTED_PULSE_WDTH0 =    UART0_BASEADDR + 32'h00000040;
parameter UART0_IR_TRANSMITTED_PULSE_WDTH0_DEFVAL =   32'h0;
parameter UART0_TX_FIFO_TRIGGER_LEVEL0 =    UART0_BASEADDR + 32'h00000044;
parameter UART0_TX_FIFO_TRIGGER_LEVEL0_DEFVAL =   32'h20;
parameter UART0_RX_FIFO_BYTE_STATUS =    UART0_BASEADDR + 32'h00000048;
parameter UART0_RX_FIFO_BYTE_STATUS_DEFVAL =   32'h0;
parameter UART1_CONTROL_REG0 =    UART1_BASEADDR + 32'h00000000;
parameter UART1_CONTROL_REG0_DEFVAL =   32'h128;
parameter UART1_MODE_REG0 =    UART1_BASEADDR + 32'h00000004;
parameter UART1_MODE_REG0_DEFVAL =   32'h0;
parameter UART1_INTRPT_EN_REG0 =    UART1_BASEADDR + 32'h00000008;
parameter UART1_INTRPT_EN_REG0_DEFVAL =   32'h0;
parameter UART1_INTRPT_DIS_REG0 =    UART1_BASEADDR + 32'h0000000C;
parameter UART1_INTRPT_DIS_REG0_DEFVAL =   32'h0;
parameter UART1_INTRPT_MASK_REG0 =    UART1_BASEADDR + 32'h00000010;
parameter UART1_INTRPT_MASK_REG0_DEFVAL =   32'h0;
parameter UART1_CHNL_INT_STS_REG0 =    UART1_BASEADDR + 32'h00000014;
parameter UART1_CHNL_INT_STS_REG0_DEFVAL =   32'h200;
parameter UART1_BAUD_RATE_GEN_REG0 =    UART1_BASEADDR + 32'h00000018;
parameter UART1_BAUD_RATE_GEN_REG0_DEFVAL =   32'h28b;
parameter UART1_RCVR_TIMEOUT_REG0 =    UART1_BASEADDR + 32'h0000001C;
parameter UART1_RCVR_TIMEOUT_REG0_DEFVAL =   32'h0;
parameter UART1_RCVR_FIFO_TRIGGER_LEVEL0 =    UART1_BASEADDR + 32'h00000020;
parameter UART1_RCVR_FIFO_TRIGGER_LEVEL0_DEFVAL =   32'h20;
parameter UART1_MODEM_CTRL_REG0 =    UART1_BASEADDR + 32'h00000024;
parameter UART1_MODEM_CTRL_REG0_DEFVAL =   32'h0;
parameter UART1_MODEM_STS_REG0 =    UART1_BASEADDR + 32'h00000028;
parameter UART1_MODEM_STS_REG0_DEFVAL =   32'h0;
parameter UART1_CHANNEL_STS_REG0 =    UART1_BASEADDR + 32'h0000002C;
parameter UART1_CHANNEL_STS_REG0_DEFVAL =   32'h0;
parameter UART1_TX_RX_FIFO0 =    UART1_BASEADDR + 32'h00000030;
parameter UART1_TX_RX_FIFO0_DEFVAL =   32'h0;
parameter UART1_BAUD_RATE_DIVIDER_REG0 =    UART1_BASEADDR + 32'h00000034;
parameter UART1_BAUD_RATE_DIVIDER_REG0_DEFVAL =   32'hf;
parameter UART1_FLOW_DELAY_REG0 =    UART1_BASEADDR + 32'h00000038;
parameter UART1_FLOW_DELAY_REG0_DEFVAL =   32'h0;
parameter UART1_IR_MIN_RCV_PULSE_WDTH0 =    UART1_BASEADDR + 32'h0000003C;
parameter UART1_IR_MIN_RCV_PULSE_WDTH0_DEFVAL =   32'h0;
parameter UART1_IR_TRANSMITTED_PULSE_WDTH0 =    UART1_BASEADDR + 32'h00000040;
parameter UART1_IR_TRANSMITTED_PULSE_WDTH0_DEFVAL =   32'h0;
parameter UART1_TX_FIFO_TRIGGER_LEVEL0 =    UART1_BASEADDR + 32'h00000044;
parameter UART1_TX_FIFO_TRIGGER_LEVEL0_DEFVAL =   32'h20;
parameter UART1_RX_FIFO_BYTE_STATUS =    UART1_BASEADDR + 32'h00000048;
parameter UART1_RX_FIFO_BYTE_STATUS_DEFVAL =   32'h0;
parameter USB3_0_CUR_PWR_ST =    USB3_0_BASEADDR + 32'h00000000;
parameter USB3_0_CUR_PWR_ST_DEFVAL =   32'h0;
parameter USB3_0_CONNECT_ST =    USB3_0_BASEADDR + 32'h00000004;
parameter USB3_0_CONNECT_ST_DEFVAL =   32'h0;
parameter USB3_0_LOGIC_ANLZ_TR =    USB3_0_BASEADDR + 32'h00000008;
parameter USB3_0_LOGIC_ANLZ_TR_DEFVAL =   32'h0;
parameter USB3_0_LOGIC_ANLZ_TR_EXT =    USB3_0_BASEADDR + 32'h0000000C;
parameter USB3_0_LOGIC_ANLZ_TR_EXT_DEFVAL =   32'h0;
parameter USB3_0_DBG_U2PMU =    USB3_0_BASEADDR + 32'h00000010;
parameter USB3_0_DBG_U2PMU_DEFVAL =   32'h0;
parameter USB3_0_DBG_U2PMU_EXT1 =    USB3_0_BASEADDR + 32'h00000014;
parameter USB3_0_DBG_U2PMU_EXT1_DEFVAL =   32'h0;
parameter USB3_0_DBG_U2PMU_EXT2 =    USB3_0_BASEADDR + 32'h00000018;
parameter USB3_0_DBG_U2PMU_EXT2_DEFVAL =   32'h0;
parameter USB3_0_DBG_U3PMU =    USB3_0_BASEADDR + 32'h0000001C;
parameter USB3_0_DBG_U3PMU_DEFVAL =   32'h0;
parameter USB3_0_DBG_U3PMU_EXT =    USB3_0_BASEADDR + 32'h00000020;
parameter USB3_0_DBG_U3PMU_EXT_DEFVAL =   32'h0;
parameter USB3_0_DBG_SNPS =    USB3_0_BASEADDR + 32'h00000024;
parameter USB3_0_DBG_SNPS_DEFVAL =   32'h42;
parameter USB3_0_DBG_SNPS_EXT =    USB3_0_BASEADDR + 32'h00000028;
parameter USB3_0_DBG_SNPS_EXT_DEFVAL =   32'h308000;
parameter USB3_0_GPIO_OUT =    USB3_0_BASEADDR + 32'h0000002C;
parameter USB3_0_GPIO_OUT_DEFVAL =   32'h0;
parameter USB3_0_BUS_FILTER =    USB3_0_BASEADDR + 32'h00000030;
parameter USB3_0_BUS_FILTER_DEFVAL =   32'h0;
parameter USB3_0_PME_EN =    USB3_0_BASEADDR + 32'h00000034;
parameter USB3_0_PME_EN_DEFVAL =   32'h0;
parameter USB3_0_PORT =    USB3_0_BASEADDR + 32'h00000038;
parameter USB3_0_PORT_DEFVAL =   32'h0;
parameter USB3_0_PMU_USB =    USB3_0_BASEADDR + 32'h0000003C;
parameter USB3_0_PMU_USB_DEFVAL =   32'h0;
parameter USB3_0_JITTER_ADJUST =    USB3_0_BASEADDR + 32'h00000040;
parameter USB3_0_JITTER_ADJUST_DEFVAL =   32'h20;
parameter USB3_0_GPIO_IN =    USB3_0_BASEADDR + 32'h00000044;
parameter USB3_0_GPIO_IN_DEFVAL =   32'h0;
parameter USB3_0_PWR_CONFIG_USB3 =    USB3_0_BASEADDR + 32'h00000048;
parameter USB3_0_PWR_CONFIG_USB3_DEFVAL =   32'h0;
parameter USB3_0_PWR_CONFIG_USB2 =    USB3_0_BASEADDR + 32'h0000004C;
parameter USB3_0_PWR_CONFIG_USB2_DEFVAL =   32'h0;
parameter USB3_0_HOST =    USB3_0_BASEADDR + 32'h00000050;
parameter USB3_0_HOST_DEFVAL =   32'h7e8;
parameter USB3_0_EMA =    USB3_0_BASEADDR + 32'h00000054;
parameter USB3_0_EMA_DEFVAL =   32'h5b;
parameter USB3_0_BIGENDIAN =    USB3_0_BASEADDR + 32'h00000058;
parameter USB3_0_BIGENDIAN_DEFVAL =   32'h0;
parameter USB3_0_COHERENCY =    USB3_0_BASEADDR + 32'h0000005C;
parameter USB3_0_COHERENCY_DEFVAL =   32'h0;
parameter USB3_0_REG_CTRL =    USB3_0_BASEADDR + 32'h00000060;
parameter USB3_0_REG_CTRL_DEFVAL =   32'h0;
parameter USB3_0_IR_STATUS =    USB3_0_BASEADDR + 32'h00000064;
parameter USB3_0_IR_STATUS_DEFVAL =   32'h0;
parameter USB3_0_IR_ENABLE =    USB3_0_BASEADDR + 32'h0000006C;
parameter USB3_0_IR_ENABLE_DEFVAL =   32'h0;
parameter USB3_0_IR_DISABLE =    USB3_0_BASEADDR + 32'h00000070;
parameter USB3_0_IR_DISABLE_DEFVAL =   32'h0;
parameter USB3_0_USB3 =    USB3_0_BASEADDR + 32'h00000078;
parameter USB3_0_USB3_DEFVAL =   32'h0;
parameter USB3_0_FPD_PIPE_CLK =    USB3_0_BASEADDR + 32'h0000007C;
parameter USB3_0_FPD_PIPE_CLK_DEFVAL =   32'h0;
parameter USB3_0_FPD_POWER_PRSNT =    USB3_0_BASEADDR + 32'h00000080;
parameter USB3_0_FPD_POWER_PRSNT_DEFVAL =   32'h0;
parameter USB3_0_XHCI_CAPLENGTH =    USB3_0_XHCI_BASEADDR + 32'h00000000;
parameter USB3_0_XHCI_CAPLENGTH_DEFVAL =   32'h0;
parameter USB3_0_XHCI_HCSPARAMS1 =    USB3_0_XHCI_BASEADDR + 32'h00000004;
parameter USB3_0_XHCI_HCSPARAMS1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_HCSPARAMS2 =    USB3_0_XHCI_BASEADDR + 32'h00000008;
parameter USB3_0_XHCI_HCSPARAMS2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_HCSPARAMS3 =    USB3_0_XHCI_BASEADDR + 32'h0000000C;
parameter USB3_0_XHCI_HCSPARAMS3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_HCCPARAMS1 =    USB3_0_XHCI_BASEADDR + 32'h00000010;
parameter USB3_0_XHCI_HCCPARAMS1_DEFVAL =   32'h238f66d;
parameter USB3_0_XHCI_DBOFF =    USB3_0_XHCI_BASEADDR + 32'h00000014;
parameter USB3_0_XHCI_DBOFF_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RTSOFF =    USB3_0_XHCI_BASEADDR + 32'h00000018;
parameter USB3_0_XHCI_RTSOFF_DEFVAL =   32'h0;
parameter USB3_0_XHCI_HCCPARAMS2 =    USB3_0_XHCI_BASEADDR + 32'h0000001C;
parameter USB3_0_XHCI_HCCPARAMS2_DEFVAL =   32'hb;
parameter USB3_0_XHCI_USBCMD =    USB3_0_XHCI_BASEADDR + 32'h00000020;
parameter USB3_0_XHCI_USBCMD_DEFVAL =   32'h0;
parameter USB3_0_XHCI_USBSTS =    USB3_0_XHCI_BASEADDR + 32'h00000024;
parameter USB3_0_XHCI_USBSTS_DEFVAL =   32'h0;
parameter USB3_0_XHCI_PAGESIZE =    USB3_0_XHCI_BASEADDR + 32'h00000028;
parameter USB3_0_XHCI_PAGESIZE_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DNCTRL =    USB3_0_XHCI_BASEADDR + 32'h00000034;
parameter USB3_0_XHCI_DNCTRL_DEFVAL =   32'h0;
parameter USB3_0_XHCI_CRCR_LO =    USB3_0_XHCI_BASEADDR + 32'h00000038;
parameter USB3_0_XHCI_CRCR_LO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_CRCR_HI =    USB3_0_XHCI_BASEADDR + 32'h0000003C;
parameter USB3_0_XHCI_CRCR_HI_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCBAAP_LO =    USB3_0_XHCI_BASEADDR + 32'h00000050;
parameter USB3_0_XHCI_DCBAAP_LO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCBAAP_HI =    USB3_0_XHCI_BASEADDR + 32'h00000054;
parameter USB3_0_XHCI_DCBAAP_HI_DEFVAL =   32'h0;
parameter USB3_0_XHCI_CONFIG =    USB3_0_XHCI_BASEADDR + 32'h00000058;
parameter USB3_0_XHCI_CONFIG_DEFVAL =   32'h0;
parameter USB3_0_XHCI_PORTSC_20 =    USB3_0_XHCI_BASEADDR + 32'h00000420;
parameter USB3_0_XHCI_PORTSC_20_DEFVAL =   32'h2a0;
parameter USB3_0_XHCI_PORTPMSC_20 =    USB3_0_XHCI_BASEADDR + 32'h00000424;
parameter USB3_0_XHCI_PORTPMSC_20_DEFVAL =   32'h0;
parameter USB3_0_XHCI_PORTLI_20 =    USB3_0_XHCI_BASEADDR + 32'h00000428;
parameter USB3_0_XHCI_PORTLI_20_DEFVAL =   32'h0;
parameter USB3_0_XHCI_PORTHLPMC_20 =    USB3_0_XHCI_BASEADDR + 32'h0000042C;
parameter USB3_0_XHCI_PORTHLPMC_20_DEFVAL =   32'h0;
parameter USB3_0_XHCI_PORTSC_30 =    USB3_0_XHCI_BASEADDR + 32'h00000430;
parameter USB3_0_XHCI_PORTSC_30_DEFVAL =   32'h2a0;
parameter USB3_0_XHCI_PORTPMSC_30 =    USB3_0_XHCI_BASEADDR + 32'h00000434;
parameter USB3_0_XHCI_PORTPMSC_30_DEFVAL =   32'h0;
parameter USB3_0_XHCI_PORTLI_30 =    USB3_0_XHCI_BASEADDR + 32'h00000438;
parameter USB3_0_XHCI_PORTLI_30_DEFVAL =   32'h0;
parameter USB3_0_XHCI_PORTHLPMC_30 =    USB3_0_XHCI_BASEADDR + 32'h0000043C;
parameter USB3_0_XHCI_PORTHLPMC_30_DEFVAL =   32'h0;
parameter USB3_0_XHCI_MFINDEX =    USB3_0_XHCI_BASEADDR + 32'h00000440;
parameter USB3_0_XHCI_MFINDEX_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVDZ =    USB3_0_XHCI_BASEADDR + 32'h00000444;
parameter USB3_0_XHCI_RSVDZ_DEFVAL =   32'h0;
parameter USB3_0_XHCI_IMAN_0 =    USB3_0_XHCI_BASEADDR + 32'h00000460;
parameter USB3_0_XHCI_IMAN_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_IMOD_0 =    USB3_0_XHCI_BASEADDR + 32'h00000464;
parameter USB3_0_XHCI_IMOD_0_DEFVAL =   32'hfa0;
parameter USB3_0_XHCI_ERSTSZ_0 =    USB3_0_XHCI_BASEADDR + 32'h00000468;
parameter USB3_0_XHCI_ERSTSZ_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVDP_0 =    USB3_0_XHCI_BASEADDR + 32'h0000046C;
parameter USB3_0_XHCI_RSVDP_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERSTBA_LO_0 =    USB3_0_XHCI_BASEADDR + 32'h00000470;
parameter USB3_0_XHCI_ERSTBA_LO_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERSTBA_HI_0 =    USB3_0_XHCI_BASEADDR + 32'h00000474;
parameter USB3_0_XHCI_ERSTBA_HI_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERDP_LO_0 =    USB3_0_XHCI_BASEADDR + 32'h00000478;
parameter USB3_0_XHCI_ERDP_LO_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERDP_HI_0 =    USB3_0_XHCI_BASEADDR + 32'h0000047C;
parameter USB3_0_XHCI_ERDP_HI_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_IMAN_1 =    USB3_0_XHCI_BASEADDR + 32'h00000480;
parameter USB3_0_XHCI_IMAN_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_IMOD_1 =    USB3_0_XHCI_BASEADDR + 32'h00000484;
parameter USB3_0_XHCI_IMOD_1_DEFVAL =   32'hfa0;
parameter USB3_0_XHCI_ERSTSZ_1 =    USB3_0_XHCI_BASEADDR + 32'h00000488;
parameter USB3_0_XHCI_ERSTSZ_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVDP_1 =    USB3_0_XHCI_BASEADDR + 32'h0000048C;
parameter USB3_0_XHCI_RSVDP_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERSTBA_LO_1 =    USB3_0_XHCI_BASEADDR + 32'h00000490;
parameter USB3_0_XHCI_ERSTBA_LO_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERSTBA_HI_1 =    USB3_0_XHCI_BASEADDR + 32'h00000494;
parameter USB3_0_XHCI_ERSTBA_HI_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERDP_LO_1 =    USB3_0_XHCI_BASEADDR + 32'h00000498;
parameter USB3_0_XHCI_ERDP_LO_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERDP_HI_1 =    USB3_0_XHCI_BASEADDR + 32'h0000049C;
parameter USB3_0_XHCI_ERDP_HI_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_IMAN_2 =    USB3_0_XHCI_BASEADDR + 32'h000004A0;
parameter USB3_0_XHCI_IMAN_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_IMOD_2 =    USB3_0_XHCI_BASEADDR + 32'h000004A4;
parameter USB3_0_XHCI_IMOD_2_DEFVAL =   32'hfa0;
parameter USB3_0_XHCI_ERSTSZ_2 =    USB3_0_XHCI_BASEADDR + 32'h000004A8;
parameter USB3_0_XHCI_ERSTSZ_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVDP_2 =    USB3_0_XHCI_BASEADDR + 32'h000004AC;
parameter USB3_0_XHCI_RSVDP_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERSTBA_LO_2 =    USB3_0_XHCI_BASEADDR + 32'h000004B0;
parameter USB3_0_XHCI_ERSTBA_LO_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERSTBA_HI_2 =    USB3_0_XHCI_BASEADDR + 32'h000004B4;
parameter USB3_0_XHCI_ERSTBA_HI_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERDP_LO_2 =    USB3_0_XHCI_BASEADDR + 32'h000004B8;
parameter USB3_0_XHCI_ERDP_LO_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERDP_HI_2 =    USB3_0_XHCI_BASEADDR + 32'h000004BC;
parameter USB3_0_XHCI_ERDP_HI_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_IMAN_3 =    USB3_0_XHCI_BASEADDR + 32'h000004C0;
parameter USB3_0_XHCI_IMAN_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_IMOD_3 =    USB3_0_XHCI_BASEADDR + 32'h000004C4;
parameter USB3_0_XHCI_IMOD_3_DEFVAL =   32'hfa0;
parameter USB3_0_XHCI_ERSTSZ_3 =    USB3_0_XHCI_BASEADDR + 32'h000004C8;
parameter USB3_0_XHCI_ERSTSZ_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVDP_3 =    USB3_0_XHCI_BASEADDR + 32'h000004CC;
parameter USB3_0_XHCI_RSVDP_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERSTBA_LO_3 =    USB3_0_XHCI_BASEADDR + 32'h000004D0;
parameter USB3_0_XHCI_ERSTBA_LO_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERSTBA_HI_3 =    USB3_0_XHCI_BASEADDR + 32'h000004D4;
parameter USB3_0_XHCI_ERSTBA_HI_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERDP_LO_3 =    USB3_0_XHCI_BASEADDR + 32'h000004D8;
parameter USB3_0_XHCI_ERDP_LO_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ERDP_HI_3 =    USB3_0_XHCI_BASEADDR + 32'h000004DC;
parameter USB3_0_XHCI_ERDP_HI_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB0 =    USB3_0_XHCI_BASEADDR + 32'h000004E0;
parameter USB3_0_XHCI_DB0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB1 =    USB3_0_XHCI_BASEADDR + 32'h000004E4;
parameter USB3_0_XHCI_DB1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB2 =    USB3_0_XHCI_BASEADDR + 32'h000004E8;
parameter USB3_0_XHCI_DB2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB3 =    USB3_0_XHCI_BASEADDR + 32'h000004EC;
parameter USB3_0_XHCI_DB3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB4 =    USB3_0_XHCI_BASEADDR + 32'h000004F0;
parameter USB3_0_XHCI_DB4_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB5 =    USB3_0_XHCI_BASEADDR + 32'h000004F4;
parameter USB3_0_XHCI_DB5_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB6 =    USB3_0_XHCI_BASEADDR + 32'h000004F8;
parameter USB3_0_XHCI_DB6_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB7 =    USB3_0_XHCI_BASEADDR + 32'h000004FC;
parameter USB3_0_XHCI_DB7_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB8 =    USB3_0_XHCI_BASEADDR + 32'h00000500;
parameter USB3_0_XHCI_DB8_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB9 =    USB3_0_XHCI_BASEADDR + 32'h00000504;
parameter USB3_0_XHCI_DB9_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB10 =    USB3_0_XHCI_BASEADDR + 32'h00000508;
parameter USB3_0_XHCI_DB10_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB11 =    USB3_0_XHCI_BASEADDR + 32'h0000050C;
parameter USB3_0_XHCI_DB11_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB12 =    USB3_0_XHCI_BASEADDR + 32'h00000510;
parameter USB3_0_XHCI_DB12_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB13 =    USB3_0_XHCI_BASEADDR + 32'h00000514;
parameter USB3_0_XHCI_DB13_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB14 =    USB3_0_XHCI_BASEADDR + 32'h00000518;
parameter USB3_0_XHCI_DB14_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB15 =    USB3_0_XHCI_BASEADDR + 32'h0000051C;
parameter USB3_0_XHCI_DB15_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB16 =    USB3_0_XHCI_BASEADDR + 32'h00000520;
parameter USB3_0_XHCI_DB16_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB17 =    USB3_0_XHCI_BASEADDR + 32'h00000524;
parameter USB3_0_XHCI_DB17_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB18 =    USB3_0_XHCI_BASEADDR + 32'h00000528;
parameter USB3_0_XHCI_DB18_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB19 =    USB3_0_XHCI_BASEADDR + 32'h0000052C;
parameter USB3_0_XHCI_DB19_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB20 =    USB3_0_XHCI_BASEADDR + 32'h00000530;
parameter USB3_0_XHCI_DB20_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB21 =    USB3_0_XHCI_BASEADDR + 32'h00000534;
parameter USB3_0_XHCI_DB21_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB22 =    USB3_0_XHCI_BASEADDR + 32'h00000538;
parameter USB3_0_XHCI_DB22_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB23 =    USB3_0_XHCI_BASEADDR + 32'h0000053C;
parameter USB3_0_XHCI_DB23_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB24 =    USB3_0_XHCI_BASEADDR + 32'h00000540;
parameter USB3_0_XHCI_DB24_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB25 =    USB3_0_XHCI_BASEADDR + 32'h00000544;
parameter USB3_0_XHCI_DB25_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB26 =    USB3_0_XHCI_BASEADDR + 32'h00000548;
parameter USB3_0_XHCI_DB26_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB27 =    USB3_0_XHCI_BASEADDR + 32'h0000054C;
parameter USB3_0_XHCI_DB27_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB28 =    USB3_0_XHCI_BASEADDR + 32'h00000550;
parameter USB3_0_XHCI_DB28_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB29 =    USB3_0_XHCI_BASEADDR + 32'h00000554;
parameter USB3_0_XHCI_DB29_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB30 =    USB3_0_XHCI_BASEADDR + 32'h00000558;
parameter USB3_0_XHCI_DB30_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB31 =    USB3_0_XHCI_BASEADDR + 32'h0000055C;
parameter USB3_0_XHCI_DB31_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB32 =    USB3_0_XHCI_BASEADDR + 32'h00000560;
parameter USB3_0_XHCI_DB32_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB33 =    USB3_0_XHCI_BASEADDR + 32'h00000564;
parameter USB3_0_XHCI_DB33_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB34 =    USB3_0_XHCI_BASEADDR + 32'h00000568;
parameter USB3_0_XHCI_DB34_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB35 =    USB3_0_XHCI_BASEADDR + 32'h0000056C;
parameter USB3_0_XHCI_DB35_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB36 =    USB3_0_XHCI_BASEADDR + 32'h00000570;
parameter USB3_0_XHCI_DB36_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB37 =    USB3_0_XHCI_BASEADDR + 32'h00000574;
parameter USB3_0_XHCI_DB37_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB38 =    USB3_0_XHCI_BASEADDR + 32'h00000578;
parameter USB3_0_XHCI_DB38_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB39 =    USB3_0_XHCI_BASEADDR + 32'h0000057C;
parameter USB3_0_XHCI_DB39_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB40 =    USB3_0_XHCI_BASEADDR + 32'h00000580;
parameter USB3_0_XHCI_DB40_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB41 =    USB3_0_XHCI_BASEADDR + 32'h00000584;
parameter USB3_0_XHCI_DB41_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB42 =    USB3_0_XHCI_BASEADDR + 32'h00000588;
parameter USB3_0_XHCI_DB42_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB43 =    USB3_0_XHCI_BASEADDR + 32'h0000058C;
parameter USB3_0_XHCI_DB43_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB44 =    USB3_0_XHCI_BASEADDR + 32'h00000590;
parameter USB3_0_XHCI_DB44_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB45 =    USB3_0_XHCI_BASEADDR + 32'h00000594;
parameter USB3_0_XHCI_DB45_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB46 =    USB3_0_XHCI_BASEADDR + 32'h00000598;
parameter USB3_0_XHCI_DB46_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB47 =    USB3_0_XHCI_BASEADDR + 32'h0000059C;
parameter USB3_0_XHCI_DB47_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB48 =    USB3_0_XHCI_BASEADDR + 32'h000005A0;
parameter USB3_0_XHCI_DB48_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB49 =    USB3_0_XHCI_BASEADDR + 32'h000005A4;
parameter USB3_0_XHCI_DB49_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB50 =    USB3_0_XHCI_BASEADDR + 32'h000005A8;
parameter USB3_0_XHCI_DB50_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB51 =    USB3_0_XHCI_BASEADDR + 32'h000005AC;
parameter USB3_0_XHCI_DB51_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB52 =    USB3_0_XHCI_BASEADDR + 32'h000005B0;
parameter USB3_0_XHCI_DB52_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB53 =    USB3_0_XHCI_BASEADDR + 32'h000005B4;
parameter USB3_0_XHCI_DB53_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB54 =    USB3_0_XHCI_BASEADDR + 32'h000005B8;
parameter USB3_0_XHCI_DB54_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB55 =    USB3_0_XHCI_BASEADDR + 32'h000005BC;
parameter USB3_0_XHCI_DB55_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB56 =    USB3_0_XHCI_BASEADDR + 32'h000005C0;
parameter USB3_0_XHCI_DB56_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB57 =    USB3_0_XHCI_BASEADDR + 32'h000005C4;
parameter USB3_0_XHCI_DB57_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB58 =    USB3_0_XHCI_BASEADDR + 32'h000005C8;
parameter USB3_0_XHCI_DB58_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB59 =    USB3_0_XHCI_BASEADDR + 32'h000005CC;
parameter USB3_0_XHCI_DB59_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB60 =    USB3_0_XHCI_BASEADDR + 32'h000005D0;
parameter USB3_0_XHCI_DB60_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB61 =    USB3_0_XHCI_BASEADDR + 32'h000005D4;
parameter USB3_0_XHCI_DB61_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB62 =    USB3_0_XHCI_BASEADDR + 32'h000005D8;
parameter USB3_0_XHCI_DB62_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DB63 =    USB3_0_XHCI_BASEADDR + 32'h000005DC;
parameter USB3_0_XHCI_DB63_DEFVAL =   32'h0;
parameter USB3_0_XHCI_USBLEGSUP =    USB3_0_XHCI_BASEADDR + 32'h000008E0;
parameter USB3_0_XHCI_USBLEGSUP_DEFVAL =   32'h0;
parameter USB3_0_XHCI_USBLEGCTLSTS =    USB3_0_XHCI_BASEADDR + 32'h000008E4;
parameter USB3_0_XHCI_USBLEGCTLSTS_DEFVAL =   32'h0;
parameter USB3_0_XHCI_SUPTPRT2_DW0 =    USB3_0_XHCI_BASEADDR + 32'h000008F0;
parameter USB3_0_XHCI_SUPTPRT2_DW0_DEFVAL =   32'h2000402;
parameter USB3_0_XHCI_SUPTPRT2_DW1 =    USB3_0_XHCI_BASEADDR + 32'h000008F4;
parameter USB3_0_XHCI_SUPTPRT2_DW1_DEFVAL =   32'h20425355;
parameter USB3_0_XHCI_SUPTPRT2_DW2 =    USB3_0_XHCI_BASEADDR + 32'h000008F8;
parameter USB3_0_XHCI_SUPTPRT2_DW2_DEFVAL =   32'h80201;
parameter USB3_0_XHCI_SUPTPRT2_DW3 =    USB3_0_XHCI_BASEADDR + 32'h000008FC;
parameter USB3_0_XHCI_SUPTPRT2_DW3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_SUPTPRT3_DW0 =    USB3_0_XHCI_BASEADDR + 32'h00000900;
parameter USB3_0_XHCI_SUPTPRT3_DW0_DEFVAL =   32'h3000002;
parameter USB3_0_XHCI_SUPTPRT3_DW1 =    USB3_0_XHCI_BASEADDR + 32'h00000904;
parameter USB3_0_XHCI_SUPTPRT3_DW1_DEFVAL =   32'h20425355;
parameter USB3_0_XHCI_SUPTPRT3_DW2 =    USB3_0_XHCI_BASEADDR + 32'h00000908;
parameter USB3_0_XHCI_SUPTPRT3_DW2_DEFVAL =   32'h2;
parameter USB3_0_XHCI_SUPTPRT3_DW3 =    USB3_0_XHCI_BASEADDR + 32'h0000090C;
parameter USB3_0_XHCI_SUPTPRT3_DW3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCID =    USB3_0_XHCI_BASEADDR + 32'h00000910;
parameter USB3_0_XHCI_DCID_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCDB =    USB3_0_XHCI_BASEADDR + 32'h00000914;
parameter USB3_0_XHCI_DCDB_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCERSTSZ =    USB3_0_XHCI_BASEADDR + 32'h00000918;
parameter USB3_0_XHCI_DCERSTSZ_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCERSTBA_LO =    USB3_0_XHCI_BASEADDR + 32'h00000920;
parameter USB3_0_XHCI_DCERSTBA_LO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCERSTBA_HI =    USB3_0_XHCI_BASEADDR + 32'h00000924;
parameter USB3_0_XHCI_DCERSTBA_HI_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCERDP_LO =    USB3_0_XHCI_BASEADDR + 32'h00000928;
parameter USB3_0_XHCI_DCERDP_LO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCERDP_HI =    USB3_0_XHCI_BASEADDR + 32'h0000092C;
parameter USB3_0_XHCI_DCERDP_HI_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCCTRL =    USB3_0_XHCI_BASEADDR + 32'h00000930;
parameter USB3_0_XHCI_DCCTRL_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCST =    USB3_0_XHCI_BASEADDR + 32'h00000934;
parameter USB3_0_XHCI_DCST_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCPORTSC =    USB3_0_XHCI_BASEADDR + 32'h00000938;
parameter USB3_0_XHCI_DCPORTSC_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCCP_LO =    USB3_0_XHCI_BASEADDR + 32'h00000940;
parameter USB3_0_XHCI_DCCP_LO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCCP_HI =    USB3_0_XHCI_BASEADDR + 32'h00000944;
parameter USB3_0_XHCI_DCCP_HI_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCDDI1 =    USB3_0_XHCI_BASEADDR + 32'h00000948;
parameter USB3_0_XHCI_DCDDI1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCDDI2 =    USB3_0_XHCI_BASEADDR + 32'h0000094C;
parameter USB3_0_XHCI_DCDDI2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GSBUSCFG0 =    USB3_0_XHCI_BASEADDR + 32'h0000C100;
parameter USB3_0_XHCI_GSBUSCFG0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GSBUSCFG1 =    USB3_0_XHCI_BASEADDR + 32'h0000C104;
parameter USB3_0_XHCI_GSBUSCFG1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GTXTHRCFG =    USB3_0_XHCI_BASEADDR + 32'h0000C108;
parameter USB3_0_XHCI_GTXTHRCFG_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GRXTHRCFG =    USB3_0_XHCI_BASEADDR + 32'h0000C10C;
parameter USB3_0_XHCI_GRXTHRCFG_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GCTL =    USB3_0_XHCI_BASEADDR + 32'h0000C110;
parameter USB3_0_XHCI_GCTL_DEFVAL =   32'h693004;
parameter USB3_0_XHCI_GPMSTS =    USB3_0_XHCI_BASEADDR + 32'h0000C114;
parameter USB3_0_XHCI_GPMSTS_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GSTS =    USB3_0_XHCI_BASEADDR + 32'h0000C118;
parameter USB3_0_XHCI_GSTS_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GUCTL1 =    USB3_0_XHCI_BASEADDR + 32'h0000C11C;
parameter USB3_0_XHCI_GUCTL1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GSNPSID =    USB3_0_XHCI_BASEADDR + 32'h0000C120;
parameter USB3_0_XHCI_GSNPSID_DEFVAL =   32'h5533290a;
parameter USB3_0_XHCI_GGPIO =    USB3_0_XHCI_BASEADDR + 32'h0000C124;
parameter USB3_0_XHCI_GGPIO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GUID =    USB3_0_XHCI_BASEADDR + 32'h0000C128;
parameter USB3_0_XHCI_GUID_DEFVAL =   32'h12345678;
parameter USB3_0_XHCI_GUCTL =    USB3_0_XHCI_BASEADDR + 32'h0000C12C;
parameter USB3_0_XHCI_GUCTL_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GBUSERRADDRLO =    USB3_0_XHCI_BASEADDR + 32'h0000C130;
parameter USB3_0_XHCI_GBUSERRADDRLO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GBUSERRADDRHI =    USB3_0_XHCI_BASEADDR + 32'h0000C134;
parameter USB3_0_XHCI_GBUSERRADDRHI_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GPRTBIMAPLO =    USB3_0_XHCI_BASEADDR + 32'h0000C138;
parameter USB3_0_XHCI_GPRTBIMAPLO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GPRTBIMAPHI =    USB3_0_XHCI_BASEADDR + 32'h0000C13C;
parameter USB3_0_XHCI_GPRTBIMAPHI_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GHWPARAMS0 =    USB3_0_XHCI_BASEADDR + 32'h0000C140;
parameter USB3_0_XHCI_GHWPARAMS0_DEFVAL =   32'h4020404a;
parameter USB3_0_XHCI_GHWPARAMS1 =    USB3_0_XHCI_BASEADDR + 32'h0000C144;
parameter USB3_0_XHCI_GHWPARAMS1_DEFVAL =   32'h8262493b;
parameter USB3_0_XHCI_GHWPARAMS2 =    USB3_0_XHCI_BASEADDR + 32'h0000C148;
parameter USB3_0_XHCI_GHWPARAMS2_DEFVAL =   32'h12345678;
parameter USB3_0_XHCI_GHWPARAMS3 =    USB3_0_XHCI_BASEADDR + 32'h0000C14C;
parameter USB3_0_XHCI_GHWPARAMS3_DEFVAL =   32'h618c089;
parameter USB3_0_XHCI_GHWPARAMS4 =    USB3_0_XHCI_BASEADDR + 32'h0000C150;
parameter USB3_0_XHCI_GHWPARAMS4_DEFVAL =   32'h47822004;
parameter USB3_0_XHCI_GHWPARAMS5 =    USB3_0_XHCI_BASEADDR + 32'h0000C154;
parameter USB3_0_XHCI_GHWPARAMS5_DEFVAL =   32'h4204108;
parameter USB3_0_XHCI_GHWPARAMS6 =    USB3_0_XHCI_BASEADDR + 32'h0000C158;
parameter USB3_0_XHCI_GHWPARAMS6_DEFVAL =   32'h7baac20;
parameter USB3_0_XHCI_GHWPARAMS7 =    USB3_0_XHCI_BASEADDR + 32'h0000C15C;
parameter USB3_0_XHCI_GHWPARAMS7_DEFVAL =   32'h30807d6;
parameter USB3_0_XHCI_GDBGFIFOSPACE =    USB3_0_XHCI_BASEADDR + 32'h0000C160;
parameter USB3_0_XHCI_GDBGFIFOSPACE_DEFVAL =   32'h420000;
parameter USB3_0_XHCI_GDBGLTSSM =    USB3_0_XHCI_BASEADDR + 32'h0000C164;
parameter USB3_0_XHCI_GDBGLTSSM_DEFVAL =   32'h1000442;
parameter USB3_0_XHCI_GDBGLNMCC =    USB3_0_XHCI_BASEADDR + 32'h0000C168;
parameter USB3_0_XHCI_GDBGLNMCC_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GDBGBMU =    USB3_0_XHCI_BASEADDR + 32'h0000C16C;
parameter USB3_0_XHCI_GDBGBMU_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GDBGLSPMUX_HST =    USB3_0_XHCI_BASEADDR + 32'h0000C170;
parameter USB3_0_XHCI_GDBGLSPMUX_HST_DEFVAL =   32'h3f0000;
parameter USB3_0_XHCI_GDBGLSP =    USB3_0_XHCI_BASEADDR + 32'h0000C174;
parameter USB3_0_XHCI_GDBGLSP_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GDBGEPINFO0 =    USB3_0_XHCI_BASEADDR + 32'h0000C178;
parameter USB3_0_XHCI_GDBGEPINFO0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GDBGEPINFO1 =    USB3_0_XHCI_BASEADDR + 32'h0000C17C;
parameter USB3_0_XHCI_GDBGEPINFO1_DEFVAL =   32'h800000;
parameter USB3_0_XHCI_GPRTBIMAP_HSLO =    USB3_0_XHCI_BASEADDR + 32'h0000C180;
parameter USB3_0_XHCI_GPRTBIMAP_HSLO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GPRTBIMAP_HSHI =    USB3_0_XHCI_BASEADDR + 32'h0000C184;
parameter USB3_0_XHCI_GPRTBIMAP_HSHI_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GPRTBIMAP_FSLO =    USB3_0_XHCI_BASEADDR + 32'h0000C188;
parameter USB3_0_XHCI_GPRTBIMAP_FSLO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GPRTBIMAP_FSHI =    USB3_0_XHCI_BASEADDR + 32'h0000C18C;
parameter USB3_0_XHCI_GPRTBIMAP_FSHI_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RESERVED_94 =    USB3_0_XHCI_BASEADDR + 32'h0000C194;
parameter USB3_0_XHCI_RESERVED_94_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RESERVED_98 =    USB3_0_XHCI_BASEADDR + 32'h0000C198;
parameter USB3_0_XHCI_RESERVED_98_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GUSB2PHYCFG =    USB3_0_XHCI_BASEADDR + 32'h0000C200;
parameter USB3_0_XHCI_GUSB2PHYCFG_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GUSB2I2CCTL =    USB3_0_XHCI_BASEADDR + 32'h0000C240;
parameter USB3_0_XHCI_GUSB2I2CCTL_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GUSB2PHYACC_ULPI =    USB3_0_XHCI_BASEADDR + 32'h0000C280;
parameter USB3_0_XHCI_GUSB2PHYACC_ULPI_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GUSB3PIPECTL =    USB3_0_XHCI_BASEADDR + 32'h0000C2C0;
parameter USB3_0_XHCI_GUSB3PIPECTL_DEFVAL =   32'h10c0002;
parameter USB3_0_XHCI_GTXFIFOSIZ0 =    USB3_0_XHCI_BASEADDR + 32'h0000C300;
parameter USB3_0_XHCI_GTXFIFOSIZ0_DEFVAL =   32'h42;
parameter USB3_0_XHCI_GTXFIFOSIZ1 =    USB3_0_XHCI_BASEADDR + 32'h0000C304;
parameter USB3_0_XHCI_GTXFIFOSIZ1_DEFVAL =   32'h420184;
parameter USB3_0_XHCI_GTXFIFOSIZ2 =    USB3_0_XHCI_BASEADDR + 32'h0000C308;
parameter USB3_0_XHCI_GTXFIFOSIZ2_DEFVAL =   32'h1c60184;
parameter USB3_0_XHCI_GTXFIFOSIZ3 =    USB3_0_XHCI_BASEADDR + 32'h0000C30C;
parameter USB3_0_XHCI_GTXFIFOSIZ3_DEFVAL =   32'h34a0184;
parameter USB3_0_XHCI_GTXFIFOSIZ4 =    USB3_0_XHCI_BASEADDR + 32'h0000C310;
parameter USB3_0_XHCI_GTXFIFOSIZ4_DEFVAL =   32'h4ce0184;
parameter USB3_0_XHCI_GTXFIFOSIZ5 =    USB3_0_XHCI_BASEADDR + 32'h0000C314;
parameter USB3_0_XHCI_GTXFIFOSIZ5_DEFVAL =   32'h6520184;
parameter USB3_0_XHCI_GRXFIFOSIZ0 =    USB3_0_XHCI_BASEADDR + 32'h0000C380;
parameter USB3_0_XHCI_GRXFIFOSIZ0_DEFVAL =   32'h185;
parameter USB3_0_XHCI_GRXFIFOSIZ1 =    USB3_0_XHCI_BASEADDR + 32'h0000C384;
parameter USB3_0_XHCI_GRXFIFOSIZ1_DEFVAL =   32'h1850000;
parameter USB3_0_XHCI_GRXFIFOSIZ2 =    USB3_0_XHCI_BASEADDR + 32'h0000C388;
parameter USB3_0_XHCI_GRXFIFOSIZ2_DEFVAL =   32'h1850000;
parameter USB3_0_XHCI_GEVNTADRLO_0 =    USB3_0_XHCI_BASEADDR + 32'h0000C400;
parameter USB3_0_XHCI_GEVNTADRLO_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTADRHI_0 =    USB3_0_XHCI_BASEADDR + 32'h0000C404;
parameter USB3_0_XHCI_GEVNTADRHI_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTSIZ_0 =    USB3_0_XHCI_BASEADDR + 32'h0000C408;
parameter USB3_0_XHCI_GEVNTSIZ_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTCOUNT_0 =    USB3_0_XHCI_BASEADDR + 32'h0000C40C;
parameter USB3_0_XHCI_GEVNTCOUNT_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTADRLO_1 =    USB3_0_XHCI_BASEADDR + 32'h0000C410;
parameter USB3_0_XHCI_GEVNTADRLO_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTADRHI_1 =    USB3_0_XHCI_BASEADDR + 32'h0000C414;
parameter USB3_0_XHCI_GEVNTADRHI_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTSIZ_1 =    USB3_0_XHCI_BASEADDR + 32'h0000C418;
parameter USB3_0_XHCI_GEVNTSIZ_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTCOUNT_1 =    USB3_0_XHCI_BASEADDR + 32'h0000C41C;
parameter USB3_0_XHCI_GEVNTCOUNT_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTADRLO_2 =    USB3_0_XHCI_BASEADDR + 32'h0000C420;
parameter USB3_0_XHCI_GEVNTADRLO_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTADRHI_2 =    USB3_0_XHCI_BASEADDR + 32'h0000C424;
parameter USB3_0_XHCI_GEVNTADRHI_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTSIZ_2 =    USB3_0_XHCI_BASEADDR + 32'h0000C428;
parameter USB3_0_XHCI_GEVNTSIZ_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTCOUNT_2 =    USB3_0_XHCI_BASEADDR + 32'h0000C42C;
parameter USB3_0_XHCI_GEVNTCOUNT_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTADRLO_3 =    USB3_0_XHCI_BASEADDR + 32'h0000C430;
parameter USB3_0_XHCI_GEVNTADRLO_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTADRHI_3 =    USB3_0_XHCI_BASEADDR + 32'h0000C434;
parameter USB3_0_XHCI_GEVNTADRHI_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTSIZ_3 =    USB3_0_XHCI_BASEADDR + 32'h0000C438;
parameter USB3_0_XHCI_GEVNTSIZ_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GEVNTCOUNT_3 =    USB3_0_XHCI_BASEADDR + 32'h0000C43C;
parameter USB3_0_XHCI_GEVNTCOUNT_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GHWPARAMS8 =    USB3_0_XHCI_BASEADDR + 32'h0000C600;
parameter USB3_0_XHCI_GHWPARAMS8_DEFVAL =   32'h7ba;
parameter USB3_0_XHCI_GTXFIFOPRIDEV =    USB3_0_XHCI_BASEADDR + 32'h0000C610;
parameter USB3_0_XHCI_GTXFIFOPRIDEV_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GTXFIFOPRIHST =    USB3_0_XHCI_BASEADDR + 32'h0000C618;
parameter USB3_0_XHCI_GTXFIFOPRIHST_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GRXFIFOPRIHST =    USB3_0_XHCI_BASEADDR + 32'h0000C61C;
parameter USB3_0_XHCI_GRXFIFOPRIHST_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GFIFOPRIDBC =    USB3_0_XHCI_BASEADDR + 32'h0000C620;
parameter USB3_0_XHCI_GFIFOPRIDBC_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GDMAHLRATIO =    USB3_0_XHCI_BASEADDR + 32'h0000C624;
parameter USB3_0_XHCI_GDMAHLRATIO_DEFVAL =   32'h0;
parameter USB3_0_XHCI_GFLADJ =    USB3_0_XHCI_BASEADDR + 32'h0000C630;
parameter USB3_0_XHCI_GFLADJ_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DCFG =    USB3_0_XHCI_BASEADDR + 32'h0000C700;
parameter USB3_0_XHCI_DCFG_DEFVAL =   32'h800;
parameter USB3_0_XHCI_DCTL =    USB3_0_XHCI_BASEADDR + 32'h0000C704;
parameter USB3_0_XHCI_DCTL_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEVTEN =    USB3_0_XHCI_BASEADDR + 32'h0000C708;
parameter USB3_0_XHCI_DEVTEN_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DSTS =    USB3_0_XHCI_BASEADDR + 32'h0000C70C;
parameter USB3_0_XHCI_DSTS_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DGCMDPAR =    USB3_0_XHCI_BASEADDR + 32'h0000C710;
parameter USB3_0_XHCI_DGCMDPAR_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DGCMD =    USB3_0_XHCI_BASEADDR + 32'h0000C714;
parameter USB3_0_XHCI_DGCMD_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DALEPENA =    USB3_0_XHCI_BASEADDR + 32'h0000C720;
parameter USB3_0_XHCI_DALEPENA_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD0 =    USB3_0_XHCI_BASEADDR + 32'h0000C724;
parameter USB3_0_XHCI_RSVD0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD1 =    USB3_0_XHCI_BASEADDR + 32'h0000C728;
parameter USB3_0_XHCI_RSVD1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD2 =    USB3_0_XHCI_BASEADDR + 32'h0000C72C;
parameter USB3_0_XHCI_RSVD2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD3 =    USB3_0_XHCI_BASEADDR + 32'h0000C730;
parameter USB3_0_XHCI_RSVD3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD4 =    USB3_0_XHCI_BASEADDR + 32'h0000C734;
parameter USB3_0_XHCI_RSVD4_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD5 =    USB3_0_XHCI_BASEADDR + 32'h0000C738;
parameter USB3_0_XHCI_RSVD5_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD6 =    USB3_0_XHCI_BASEADDR + 32'h0000C73C;
parameter USB3_0_XHCI_RSVD6_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD7 =    USB3_0_XHCI_BASEADDR + 32'h0000C740;
parameter USB3_0_XHCI_RSVD7_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD8 =    USB3_0_XHCI_BASEADDR + 32'h0000C744;
parameter USB3_0_XHCI_RSVD8_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD9 =    USB3_0_XHCI_BASEADDR + 32'h0000C748;
parameter USB3_0_XHCI_RSVD9_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD10 =    USB3_0_XHCI_BASEADDR + 32'h0000C74C;
parameter USB3_0_XHCI_RSVD10_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD11 =    USB3_0_XHCI_BASEADDR + 32'h0000C750;
parameter USB3_0_XHCI_RSVD11_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD12 =    USB3_0_XHCI_BASEADDR + 32'h0000C754;
parameter USB3_0_XHCI_RSVD12_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD13 =    USB3_0_XHCI_BASEADDR + 32'h0000C758;
parameter USB3_0_XHCI_RSVD13_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD14 =    USB3_0_XHCI_BASEADDR + 32'h0000C75C;
parameter USB3_0_XHCI_RSVD14_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD15 =    USB3_0_XHCI_BASEADDR + 32'h0000C760;
parameter USB3_0_XHCI_RSVD15_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD16 =    USB3_0_XHCI_BASEADDR + 32'h0000C764;
parameter USB3_0_XHCI_RSVD16_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD17 =    USB3_0_XHCI_BASEADDR + 32'h0000C768;
parameter USB3_0_XHCI_RSVD17_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD18 =    USB3_0_XHCI_BASEADDR + 32'h0000C76C;
parameter USB3_0_XHCI_RSVD18_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD19 =    USB3_0_XHCI_BASEADDR + 32'h0000C770;
parameter USB3_0_XHCI_RSVD19_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD20 =    USB3_0_XHCI_BASEADDR + 32'h0000C774;
parameter USB3_0_XHCI_RSVD20_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD21 =    USB3_0_XHCI_BASEADDR + 32'h0000C778;
parameter USB3_0_XHCI_RSVD21_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD22 =    USB3_0_XHCI_BASEADDR + 32'h0000C77C;
parameter USB3_0_XHCI_RSVD22_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD23 =    USB3_0_XHCI_BASEADDR + 32'h0000C780;
parameter USB3_0_XHCI_RSVD23_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD24 =    USB3_0_XHCI_BASEADDR + 32'h0000C784;
parameter USB3_0_XHCI_RSVD24_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD25 =    USB3_0_XHCI_BASEADDR + 32'h0000C788;
parameter USB3_0_XHCI_RSVD25_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD26 =    USB3_0_XHCI_BASEADDR + 32'h0000C78C;
parameter USB3_0_XHCI_RSVD26_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD27 =    USB3_0_XHCI_BASEADDR + 32'h0000C790;
parameter USB3_0_XHCI_RSVD27_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD28 =    USB3_0_XHCI_BASEADDR + 32'h0000C794;
parameter USB3_0_XHCI_RSVD28_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD29 =    USB3_0_XHCI_BASEADDR + 32'h0000C798;
parameter USB3_0_XHCI_RSVD29_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD30 =    USB3_0_XHCI_BASEADDR + 32'h0000C79C;
parameter USB3_0_XHCI_RSVD30_DEFVAL =   32'h0;
parameter USB3_0_XHCI_RSVD31 =    USB3_0_XHCI_BASEADDR + 32'h0000C7A0;
parameter USB3_0_XHCI_RSVD31_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_0 =    USB3_0_XHCI_BASEADDR + 32'h0000C800;
parameter USB3_0_XHCI_DEPCMDPAR2_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_0 =    USB3_0_XHCI_BASEADDR + 32'h0000C804;
parameter USB3_0_XHCI_DEPCMDPAR1_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_0 =    USB3_0_XHCI_BASEADDR + 32'h0000C808;
parameter USB3_0_XHCI_DEPCMDPAR0_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_0 =    USB3_0_XHCI_BASEADDR + 32'h0000C80C;
parameter USB3_0_XHCI_DEPCMD_0_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_1 =    USB3_0_XHCI_BASEADDR + 32'h0000C810;
parameter USB3_0_XHCI_DEPCMDPAR2_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_1 =    USB3_0_XHCI_BASEADDR + 32'h0000C814;
parameter USB3_0_XHCI_DEPCMDPAR1_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_1 =    USB3_0_XHCI_BASEADDR + 32'h0000C818;
parameter USB3_0_XHCI_DEPCMDPAR0_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_1 =    USB3_0_XHCI_BASEADDR + 32'h0000C81C;
parameter USB3_0_XHCI_DEPCMD_1_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_2 =    USB3_0_XHCI_BASEADDR + 32'h0000C820;
parameter USB3_0_XHCI_DEPCMDPAR2_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_2 =    USB3_0_XHCI_BASEADDR + 32'h0000C824;
parameter USB3_0_XHCI_DEPCMDPAR1_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_2 =    USB3_0_XHCI_BASEADDR + 32'h0000C828;
parameter USB3_0_XHCI_DEPCMDPAR0_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_2 =    USB3_0_XHCI_BASEADDR + 32'h0000C82C;
parameter USB3_0_XHCI_DEPCMD_2_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_3 =    USB3_0_XHCI_BASEADDR + 32'h0000C830;
parameter USB3_0_XHCI_DEPCMDPAR2_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_3 =    USB3_0_XHCI_BASEADDR + 32'h0000C834;
parameter USB3_0_XHCI_DEPCMDPAR1_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_3 =    USB3_0_XHCI_BASEADDR + 32'h0000C838;
parameter USB3_0_XHCI_DEPCMDPAR0_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_3 =    USB3_0_XHCI_BASEADDR + 32'h0000C83C;
parameter USB3_0_XHCI_DEPCMD_3_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_4 =    USB3_0_XHCI_BASEADDR + 32'h0000C840;
parameter USB3_0_XHCI_DEPCMDPAR2_4_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_4 =    USB3_0_XHCI_BASEADDR + 32'h0000C844;
parameter USB3_0_XHCI_DEPCMDPAR1_4_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_4 =    USB3_0_XHCI_BASEADDR + 32'h0000C848;
parameter USB3_0_XHCI_DEPCMDPAR0_4_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_4 =    USB3_0_XHCI_BASEADDR + 32'h0000C84C;
parameter USB3_0_XHCI_DEPCMD_4_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_5 =    USB3_0_XHCI_BASEADDR + 32'h0000C850;
parameter USB3_0_XHCI_DEPCMDPAR2_5_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_5 =    USB3_0_XHCI_BASEADDR + 32'h0000C854;
parameter USB3_0_XHCI_DEPCMDPAR1_5_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_5 =    USB3_0_XHCI_BASEADDR + 32'h0000C858;
parameter USB3_0_XHCI_DEPCMDPAR0_5_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_5 =    USB3_0_XHCI_BASEADDR + 32'h0000C85C;
parameter USB3_0_XHCI_DEPCMD_5_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_6 =    USB3_0_XHCI_BASEADDR + 32'h0000C860;
parameter USB3_0_XHCI_DEPCMDPAR2_6_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_6 =    USB3_0_XHCI_BASEADDR + 32'h0000C864;
parameter USB3_0_XHCI_DEPCMDPAR1_6_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_6 =    USB3_0_XHCI_BASEADDR + 32'h0000C868;
parameter USB3_0_XHCI_DEPCMDPAR0_6_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_6 =    USB3_0_XHCI_BASEADDR + 32'h0000C86C;
parameter USB3_0_XHCI_DEPCMD_6_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_7 =    USB3_0_XHCI_BASEADDR + 32'h0000C870;
parameter USB3_0_XHCI_DEPCMDPAR2_7_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_7 =    USB3_0_XHCI_BASEADDR + 32'h0000C874;
parameter USB3_0_XHCI_DEPCMDPAR1_7_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_7 =    USB3_0_XHCI_BASEADDR + 32'h0000C878;
parameter USB3_0_XHCI_DEPCMDPAR0_7_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_7 =    USB3_0_XHCI_BASEADDR + 32'h0000C87C;
parameter USB3_0_XHCI_DEPCMD_7_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_8 =    USB3_0_XHCI_BASEADDR + 32'h0000C880;
parameter USB3_0_XHCI_DEPCMDPAR2_8_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_8 =    USB3_0_XHCI_BASEADDR + 32'h0000C884;
parameter USB3_0_XHCI_DEPCMDPAR1_8_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_8 =    USB3_0_XHCI_BASEADDR + 32'h0000C888;
parameter USB3_0_XHCI_DEPCMDPAR0_8_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_8 =    USB3_0_XHCI_BASEADDR + 32'h0000C88C;
parameter USB3_0_XHCI_DEPCMD_8_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_9 =    USB3_0_XHCI_BASEADDR + 32'h0000C890;
parameter USB3_0_XHCI_DEPCMDPAR2_9_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_9 =    USB3_0_XHCI_BASEADDR + 32'h0000C894;
parameter USB3_0_XHCI_DEPCMDPAR1_9_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_9 =    USB3_0_XHCI_BASEADDR + 32'h0000C898;
parameter USB3_0_XHCI_DEPCMDPAR0_9_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_9 =    USB3_0_XHCI_BASEADDR + 32'h0000C89C;
parameter USB3_0_XHCI_DEPCMD_9_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_10 =    USB3_0_XHCI_BASEADDR + 32'h0000C8A0;
parameter USB3_0_XHCI_DEPCMDPAR2_10_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_10 =    USB3_0_XHCI_BASEADDR + 32'h0000C8A4;
parameter USB3_0_XHCI_DEPCMDPAR1_10_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_10 =    USB3_0_XHCI_BASEADDR + 32'h0000C8A8;
parameter USB3_0_XHCI_DEPCMDPAR0_10_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_10 =    USB3_0_XHCI_BASEADDR + 32'h0000C8AC;
parameter USB3_0_XHCI_DEPCMD_10_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR2_11 =    USB3_0_XHCI_BASEADDR + 32'h0000C8B0;
parameter USB3_0_XHCI_DEPCMDPAR2_11_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR1_11 =    USB3_0_XHCI_BASEADDR + 32'h0000C8B4;
parameter USB3_0_XHCI_DEPCMDPAR1_11_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMDPAR0_11 =    USB3_0_XHCI_BASEADDR + 32'h0000C8B8;
parameter USB3_0_XHCI_DEPCMDPAR0_11_DEFVAL =   32'h0;
parameter USB3_0_XHCI_DEPCMD_11 =    USB3_0_XHCI_BASEADDR + 32'h0000C8BC;
parameter USB3_0_XHCI_DEPCMD_11_DEFVAL =   32'h0;
parameter USB3_0_XHCI_OCFG =    USB3_0_XHCI_BASEADDR + 32'h0000CC00;
parameter USB3_0_XHCI_OCFG_DEFVAL =   32'h0;
parameter USB3_0_XHCI_OCTL =    USB3_0_XHCI_BASEADDR + 32'h0000CC04;
parameter USB3_0_XHCI_OCTL_DEFVAL =   32'h0;
parameter USB3_0_XHCI_OEVT =    USB3_0_XHCI_BASEADDR + 32'h0000CC08;
parameter USB3_0_XHCI_OEVT_DEFVAL =   32'h0;
parameter USB3_0_XHCI_OEVTEN =    USB3_0_XHCI_BASEADDR + 32'h0000CC0C;
parameter USB3_0_XHCI_OEVTEN_DEFVAL =   32'h0;
parameter USB3_0_XHCI_OSTS =    USB3_0_XHCI_BASEADDR + 32'h0000CC10;
parameter USB3_0_XHCI_OSTS_DEFVAL =   32'h0;
parameter USB3_0_XHCI_ADPEVT =    USB3_0_XHCI_BASEADDR + 32'h0000CC28;
parameter USB3_0_XHCI_ADPEVT_DEFVAL =   32'h0;
parameter USB3_1_CUR_PWR_ST =    USB3_1_BASEADDR + 32'h00000000;
parameter USB3_1_CUR_PWR_ST_DEFVAL =   32'h0;
parameter USB3_1_CONNECT_ST =    USB3_1_BASEADDR + 32'h00000004;
parameter USB3_1_CONNECT_ST_DEFVAL =   32'h0;
parameter USB3_1_LOGIC_ANLZ_TR =    USB3_1_BASEADDR + 32'h00000008;
parameter USB3_1_LOGIC_ANLZ_TR_DEFVAL =   32'h0;
parameter USB3_1_LOGIC_ANLZ_TR_EXT =    USB3_1_BASEADDR + 32'h0000000C;
parameter USB3_1_LOGIC_ANLZ_TR_EXT_DEFVAL =   32'h0;
parameter USB3_1_DBG_U2PMU =    USB3_1_BASEADDR + 32'h00000010;
parameter USB3_1_DBG_U2PMU_DEFVAL =   32'h0;
parameter USB3_1_DBG_U2PMU_EXT1 =    USB3_1_BASEADDR + 32'h00000014;
parameter USB3_1_DBG_U2PMU_EXT1_DEFVAL =   32'h0;
parameter USB3_1_DBG_U2PMU_EXT2 =    USB3_1_BASEADDR + 32'h00000018;
parameter USB3_1_DBG_U2PMU_EXT2_DEFVAL =   32'h0;
parameter USB3_1_DBG_U3PMU =    USB3_1_BASEADDR + 32'h0000001C;
parameter USB3_1_DBG_U3PMU_DEFVAL =   32'h0;
parameter USB3_1_DBG_U3PMU_EXT =    USB3_1_BASEADDR + 32'h00000020;
parameter USB3_1_DBG_U3PMU_EXT_DEFVAL =   32'h0;
parameter USB3_1_DBG_SNPS =    USB3_1_BASEADDR + 32'h00000024;
parameter USB3_1_DBG_SNPS_DEFVAL =   32'h42;
parameter USB3_1_DBG_SNPS_EXT =    USB3_1_BASEADDR + 32'h00000028;
parameter USB3_1_DBG_SNPS_EXT_DEFVAL =   32'h308000;
parameter USB3_1_GPIO_OUT =    USB3_1_BASEADDR + 32'h0000002C;
parameter USB3_1_GPIO_OUT_DEFVAL =   32'h0;
parameter USB3_1_BUS_FILTER =    USB3_1_BASEADDR + 32'h00000030;
parameter USB3_1_BUS_FILTER_DEFVAL =   32'h0;
parameter USB3_1_PME_EN =    USB3_1_BASEADDR + 32'h00000034;
parameter USB3_1_PME_EN_DEFVAL =   32'h0;
parameter USB3_1_PORT =    USB3_1_BASEADDR + 32'h00000038;
parameter USB3_1_PORT_DEFVAL =   32'h0;
parameter USB3_1_PMU_USB =    USB3_1_BASEADDR + 32'h0000003C;
parameter USB3_1_PMU_USB_DEFVAL =   32'h0;
parameter USB3_1_JITTER_ADJUST =    USB3_1_BASEADDR + 32'h00000040;
parameter USB3_1_JITTER_ADJUST_DEFVAL =   32'h20;
parameter USB3_1_GPIO_IN =    USB3_1_BASEADDR + 32'h00000044;
parameter USB3_1_GPIO_IN_DEFVAL =   32'h0;
parameter USB3_1_PWR_CONFIG_USB3 =    USB3_1_BASEADDR + 32'h00000048;
parameter USB3_1_PWR_CONFIG_USB3_DEFVAL =   32'h0;
parameter USB3_1_PWR_CONFIG_USB2 =    USB3_1_BASEADDR + 32'h0000004C;
parameter USB3_1_PWR_CONFIG_USB2_DEFVAL =   32'h0;
parameter USB3_1_HOST =    USB3_1_BASEADDR + 32'h00000050;
parameter USB3_1_HOST_DEFVAL =   32'h7e8;
parameter USB3_1_EMA =    USB3_1_BASEADDR + 32'h00000054;
parameter USB3_1_EMA_DEFVAL =   32'h5b;
parameter USB3_1_BIGENDIAN =    USB3_1_BASEADDR + 32'h00000058;
parameter USB3_1_BIGENDIAN_DEFVAL =   32'h0;
parameter USB3_1_COHERENCY =    USB3_1_BASEADDR + 32'h0000005C;
parameter USB3_1_COHERENCY_DEFVAL =   32'h0;
parameter USB3_1_REG_CTRL =    USB3_1_BASEADDR + 32'h00000060;
parameter USB3_1_REG_CTRL_DEFVAL =   32'h0;
parameter USB3_1_IR_STATUS =    USB3_1_BASEADDR + 32'h00000064;
parameter USB3_1_IR_STATUS_DEFVAL =   32'h0;
parameter USB3_1_IR_ENABLE =    USB3_1_BASEADDR + 32'h0000006C;
parameter USB3_1_IR_ENABLE_DEFVAL =   32'h0;
parameter USB3_1_IR_DISABLE =    USB3_1_BASEADDR + 32'h00000070;
parameter USB3_1_IR_DISABLE_DEFVAL =   32'h0;
parameter USB3_1_USB3 =    USB3_1_BASEADDR + 32'h00000078;
parameter USB3_1_USB3_DEFVAL =   32'h0;
parameter USB3_1_FPD_PIPE_CLK =    USB3_1_BASEADDR + 32'h0000007C;
parameter USB3_1_FPD_PIPE_CLK_DEFVAL =   32'h0;
parameter USB3_1_FPD_POWER_PRSNT =    USB3_1_BASEADDR + 32'h00000080;
parameter USB3_1_FPD_POWER_PRSNT_DEFVAL =   32'h0;
parameter USB3_1_XHCI_CAPLENGTH =    USB3_1_XHCI_BASEADDR + 32'h00000000;
parameter USB3_1_XHCI_CAPLENGTH_DEFVAL =   32'h0;
parameter USB3_1_XHCI_HCSPARAMS1 =    USB3_1_XHCI_BASEADDR + 32'h00000004;
parameter USB3_1_XHCI_HCSPARAMS1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_HCSPARAMS2 =    USB3_1_XHCI_BASEADDR + 32'h00000008;
parameter USB3_1_XHCI_HCSPARAMS2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_HCSPARAMS3 =    USB3_1_XHCI_BASEADDR + 32'h0000000C;
parameter USB3_1_XHCI_HCSPARAMS3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_HCCPARAMS1 =    USB3_1_XHCI_BASEADDR + 32'h00000010;
parameter USB3_1_XHCI_HCCPARAMS1_DEFVAL =   32'h238f66d;
parameter USB3_1_XHCI_DBOFF =    USB3_1_XHCI_BASEADDR + 32'h00000014;
parameter USB3_1_XHCI_DBOFF_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RTSOFF =    USB3_1_XHCI_BASEADDR + 32'h00000018;
parameter USB3_1_XHCI_RTSOFF_DEFVAL =   32'h0;
parameter USB3_1_XHCI_HCCPARAMS2 =    USB3_1_XHCI_BASEADDR + 32'h0000001C;
parameter USB3_1_XHCI_HCCPARAMS2_DEFVAL =   32'hb;
parameter USB3_1_XHCI_USBCMD =    USB3_1_XHCI_BASEADDR + 32'h00000020;
parameter USB3_1_XHCI_USBCMD_DEFVAL =   32'h0;
parameter USB3_1_XHCI_USBSTS =    USB3_1_XHCI_BASEADDR + 32'h00000024;
parameter USB3_1_XHCI_USBSTS_DEFVAL =   32'h0;
parameter USB3_1_XHCI_PAGESIZE =    USB3_1_XHCI_BASEADDR + 32'h00000028;
parameter USB3_1_XHCI_PAGESIZE_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DNCTRL =    USB3_1_XHCI_BASEADDR + 32'h00000034;
parameter USB3_1_XHCI_DNCTRL_DEFVAL =   32'h0;
parameter USB3_1_XHCI_CRCR_LO =    USB3_1_XHCI_BASEADDR + 32'h00000038;
parameter USB3_1_XHCI_CRCR_LO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_CRCR_HI =    USB3_1_XHCI_BASEADDR + 32'h0000003C;
parameter USB3_1_XHCI_CRCR_HI_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCBAAP_LO =    USB3_1_XHCI_BASEADDR + 32'h00000050;
parameter USB3_1_XHCI_DCBAAP_LO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCBAAP_HI =    USB3_1_XHCI_BASEADDR + 32'h00000054;
parameter USB3_1_XHCI_DCBAAP_HI_DEFVAL =   32'h0;
parameter USB3_1_XHCI_CONFIG =    USB3_1_XHCI_BASEADDR + 32'h00000058;
parameter USB3_1_XHCI_CONFIG_DEFVAL =   32'h0;
parameter USB3_1_XHCI_PORTSC_20 =    USB3_1_XHCI_BASEADDR + 32'h00000420;
parameter USB3_1_XHCI_PORTSC_20_DEFVAL =   32'h2a0;
parameter USB3_1_XHCI_PORTPMSC_20 =    USB3_1_XHCI_BASEADDR + 32'h00000424;
parameter USB3_1_XHCI_PORTPMSC_20_DEFVAL =   32'h0;
parameter USB3_1_XHCI_PORTLI_20 =    USB3_1_XHCI_BASEADDR + 32'h00000428;
parameter USB3_1_XHCI_PORTLI_20_DEFVAL =   32'h0;
parameter USB3_1_XHCI_PORTHLPMC_20 =    USB3_1_XHCI_BASEADDR + 32'h0000042C;
parameter USB3_1_XHCI_PORTHLPMC_20_DEFVAL =   32'h0;
parameter USB3_1_XHCI_PORTSC_30 =    USB3_1_XHCI_BASEADDR + 32'h00000430;
parameter USB3_1_XHCI_PORTSC_30_DEFVAL =   32'h2a0;
parameter USB3_1_XHCI_PORTPMSC_30 =    USB3_1_XHCI_BASEADDR + 32'h00000434;
parameter USB3_1_XHCI_PORTPMSC_30_DEFVAL =   32'h0;
parameter USB3_1_XHCI_PORTLI_30 =    USB3_1_XHCI_BASEADDR + 32'h00000438;
parameter USB3_1_XHCI_PORTLI_30_DEFVAL =   32'h0;
parameter USB3_1_XHCI_PORTHLPMC_30 =    USB3_1_XHCI_BASEADDR + 32'h0000043C;
parameter USB3_1_XHCI_PORTHLPMC_30_DEFVAL =   32'h0;
parameter USB3_1_XHCI_MFINDEX =    USB3_1_XHCI_BASEADDR + 32'h00000440;
parameter USB3_1_XHCI_MFINDEX_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVDZ =    USB3_1_XHCI_BASEADDR + 32'h00000444;
parameter USB3_1_XHCI_RSVDZ_DEFVAL =   32'h0;
parameter USB3_1_XHCI_IMAN_0 =    USB3_1_XHCI_BASEADDR + 32'h00000460;
parameter USB3_1_XHCI_IMAN_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_IMOD_0 =    USB3_1_XHCI_BASEADDR + 32'h00000464;
parameter USB3_1_XHCI_IMOD_0_DEFVAL =   32'hfa0;
parameter USB3_1_XHCI_ERSTSZ_0 =    USB3_1_XHCI_BASEADDR + 32'h00000468;
parameter USB3_1_XHCI_ERSTSZ_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVDP_0 =    USB3_1_XHCI_BASEADDR + 32'h0000046C;
parameter USB3_1_XHCI_RSVDP_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERSTBA_LO_0 =    USB3_1_XHCI_BASEADDR + 32'h00000470;
parameter USB3_1_XHCI_ERSTBA_LO_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERSTBA_HI_0 =    USB3_1_XHCI_BASEADDR + 32'h00000474;
parameter USB3_1_XHCI_ERSTBA_HI_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERDP_LO_0 =    USB3_1_XHCI_BASEADDR + 32'h00000478;
parameter USB3_1_XHCI_ERDP_LO_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERDP_HI_0 =    USB3_1_XHCI_BASEADDR + 32'h0000047C;
parameter USB3_1_XHCI_ERDP_HI_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_IMAN_1 =    USB3_1_XHCI_BASEADDR + 32'h00000480;
parameter USB3_1_XHCI_IMAN_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_IMOD_1 =    USB3_1_XHCI_BASEADDR + 32'h00000484;
parameter USB3_1_XHCI_IMOD_1_DEFVAL =   32'hfa0;
parameter USB3_1_XHCI_ERSTSZ_1 =    USB3_1_XHCI_BASEADDR + 32'h00000488;
parameter USB3_1_XHCI_ERSTSZ_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVDP_1 =    USB3_1_XHCI_BASEADDR + 32'h0000048C;
parameter USB3_1_XHCI_RSVDP_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERSTBA_LO_1 =    USB3_1_XHCI_BASEADDR + 32'h00000490;
parameter USB3_1_XHCI_ERSTBA_LO_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERSTBA_HI_1 =    USB3_1_XHCI_BASEADDR + 32'h00000494;
parameter USB3_1_XHCI_ERSTBA_HI_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERDP_LO_1 =    USB3_1_XHCI_BASEADDR + 32'h00000498;
parameter USB3_1_XHCI_ERDP_LO_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERDP_HI_1 =    USB3_1_XHCI_BASEADDR + 32'h0000049C;
parameter USB3_1_XHCI_ERDP_HI_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_IMAN_2 =    USB3_1_XHCI_BASEADDR + 32'h000004A0;
parameter USB3_1_XHCI_IMAN_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_IMOD_2 =    USB3_1_XHCI_BASEADDR + 32'h000004A4;
parameter USB3_1_XHCI_IMOD_2_DEFVAL =   32'hfa0;
parameter USB3_1_XHCI_ERSTSZ_2 =    USB3_1_XHCI_BASEADDR + 32'h000004A8;
parameter USB3_1_XHCI_ERSTSZ_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVDP_2 =    USB3_1_XHCI_BASEADDR + 32'h000004AC;
parameter USB3_1_XHCI_RSVDP_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERSTBA_LO_2 =    USB3_1_XHCI_BASEADDR + 32'h000004B0;
parameter USB3_1_XHCI_ERSTBA_LO_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERSTBA_HI_2 =    USB3_1_XHCI_BASEADDR + 32'h000004B4;
parameter USB3_1_XHCI_ERSTBA_HI_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERDP_LO_2 =    USB3_1_XHCI_BASEADDR + 32'h000004B8;
parameter USB3_1_XHCI_ERDP_LO_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERDP_HI_2 =    USB3_1_XHCI_BASEADDR + 32'h000004BC;
parameter USB3_1_XHCI_ERDP_HI_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_IMAN_3 =    USB3_1_XHCI_BASEADDR + 32'h000004C0;
parameter USB3_1_XHCI_IMAN_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_IMOD_3 =    USB3_1_XHCI_BASEADDR + 32'h000004C4;
parameter USB3_1_XHCI_IMOD_3_DEFVAL =   32'hfa0;
parameter USB3_1_XHCI_ERSTSZ_3 =    USB3_1_XHCI_BASEADDR + 32'h000004C8;
parameter USB3_1_XHCI_ERSTSZ_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVDP_3 =    USB3_1_XHCI_BASEADDR + 32'h000004CC;
parameter USB3_1_XHCI_RSVDP_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERSTBA_LO_3 =    USB3_1_XHCI_BASEADDR + 32'h000004D0;
parameter USB3_1_XHCI_ERSTBA_LO_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERSTBA_HI_3 =    USB3_1_XHCI_BASEADDR + 32'h000004D4;
parameter USB3_1_XHCI_ERSTBA_HI_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERDP_LO_3 =    USB3_1_XHCI_BASEADDR + 32'h000004D8;
parameter USB3_1_XHCI_ERDP_LO_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ERDP_HI_3 =    USB3_1_XHCI_BASEADDR + 32'h000004DC;
parameter USB3_1_XHCI_ERDP_HI_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB0 =    USB3_1_XHCI_BASEADDR + 32'h000004E0;
parameter USB3_1_XHCI_DB0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB1 =    USB3_1_XHCI_BASEADDR + 32'h000004E4;
parameter USB3_1_XHCI_DB1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB2 =    USB3_1_XHCI_BASEADDR + 32'h000004E8;
parameter USB3_1_XHCI_DB2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB3 =    USB3_1_XHCI_BASEADDR + 32'h000004EC;
parameter USB3_1_XHCI_DB3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB4 =    USB3_1_XHCI_BASEADDR + 32'h000004F0;
parameter USB3_1_XHCI_DB4_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB5 =    USB3_1_XHCI_BASEADDR + 32'h000004F4;
parameter USB3_1_XHCI_DB5_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB6 =    USB3_1_XHCI_BASEADDR + 32'h000004F8;
parameter USB3_1_XHCI_DB6_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB7 =    USB3_1_XHCI_BASEADDR + 32'h000004FC;
parameter USB3_1_XHCI_DB7_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB8 =    USB3_1_XHCI_BASEADDR + 32'h00000500;
parameter USB3_1_XHCI_DB8_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB9 =    USB3_1_XHCI_BASEADDR + 32'h00000504;
parameter USB3_1_XHCI_DB9_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB10 =    USB3_1_XHCI_BASEADDR + 32'h00000508;
parameter USB3_1_XHCI_DB10_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB11 =    USB3_1_XHCI_BASEADDR + 32'h0000050C;
parameter USB3_1_XHCI_DB11_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB12 =    USB3_1_XHCI_BASEADDR + 32'h00000510;
parameter USB3_1_XHCI_DB12_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB13 =    USB3_1_XHCI_BASEADDR + 32'h00000514;
parameter USB3_1_XHCI_DB13_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB14 =    USB3_1_XHCI_BASEADDR + 32'h00000518;
parameter USB3_1_XHCI_DB14_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB15 =    USB3_1_XHCI_BASEADDR + 32'h0000051C;
parameter USB3_1_XHCI_DB15_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB16 =    USB3_1_XHCI_BASEADDR + 32'h00000520;
parameter USB3_1_XHCI_DB16_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB17 =    USB3_1_XHCI_BASEADDR + 32'h00000524;
parameter USB3_1_XHCI_DB17_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB18 =    USB3_1_XHCI_BASEADDR + 32'h00000528;
parameter USB3_1_XHCI_DB18_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB19 =    USB3_1_XHCI_BASEADDR + 32'h0000052C;
parameter USB3_1_XHCI_DB19_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB20 =    USB3_1_XHCI_BASEADDR + 32'h00000530;
parameter USB3_1_XHCI_DB20_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB21 =    USB3_1_XHCI_BASEADDR + 32'h00000534;
parameter USB3_1_XHCI_DB21_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB22 =    USB3_1_XHCI_BASEADDR + 32'h00000538;
parameter USB3_1_XHCI_DB22_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB23 =    USB3_1_XHCI_BASEADDR + 32'h0000053C;
parameter USB3_1_XHCI_DB23_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB24 =    USB3_1_XHCI_BASEADDR + 32'h00000540;
parameter USB3_1_XHCI_DB24_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB25 =    USB3_1_XHCI_BASEADDR + 32'h00000544;
parameter USB3_1_XHCI_DB25_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB26 =    USB3_1_XHCI_BASEADDR + 32'h00000548;
parameter USB3_1_XHCI_DB26_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB27 =    USB3_1_XHCI_BASEADDR + 32'h0000054C;
parameter USB3_1_XHCI_DB27_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB28 =    USB3_1_XHCI_BASEADDR + 32'h00000550;
parameter USB3_1_XHCI_DB28_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB29 =    USB3_1_XHCI_BASEADDR + 32'h00000554;
parameter USB3_1_XHCI_DB29_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB30 =    USB3_1_XHCI_BASEADDR + 32'h00000558;
parameter USB3_1_XHCI_DB30_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB31 =    USB3_1_XHCI_BASEADDR + 32'h0000055C;
parameter USB3_1_XHCI_DB31_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB32 =    USB3_1_XHCI_BASEADDR + 32'h00000560;
parameter USB3_1_XHCI_DB32_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB33 =    USB3_1_XHCI_BASEADDR + 32'h00000564;
parameter USB3_1_XHCI_DB33_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB34 =    USB3_1_XHCI_BASEADDR + 32'h00000568;
parameter USB3_1_XHCI_DB34_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB35 =    USB3_1_XHCI_BASEADDR + 32'h0000056C;
parameter USB3_1_XHCI_DB35_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB36 =    USB3_1_XHCI_BASEADDR + 32'h00000570;
parameter USB3_1_XHCI_DB36_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB37 =    USB3_1_XHCI_BASEADDR + 32'h00000574;
parameter USB3_1_XHCI_DB37_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB38 =    USB3_1_XHCI_BASEADDR + 32'h00000578;
parameter USB3_1_XHCI_DB38_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB39 =    USB3_1_XHCI_BASEADDR + 32'h0000057C;
parameter USB3_1_XHCI_DB39_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB40 =    USB3_1_XHCI_BASEADDR + 32'h00000580;
parameter USB3_1_XHCI_DB40_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB41 =    USB3_1_XHCI_BASEADDR + 32'h00000584;
parameter USB3_1_XHCI_DB41_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB42 =    USB3_1_XHCI_BASEADDR + 32'h00000588;
parameter USB3_1_XHCI_DB42_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB43 =    USB3_1_XHCI_BASEADDR + 32'h0000058C;
parameter USB3_1_XHCI_DB43_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB44 =    USB3_1_XHCI_BASEADDR + 32'h00000590;
parameter USB3_1_XHCI_DB44_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB45 =    USB3_1_XHCI_BASEADDR + 32'h00000594;
parameter USB3_1_XHCI_DB45_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB46 =    USB3_1_XHCI_BASEADDR + 32'h00000598;
parameter USB3_1_XHCI_DB46_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB47 =    USB3_1_XHCI_BASEADDR + 32'h0000059C;
parameter USB3_1_XHCI_DB47_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB48 =    USB3_1_XHCI_BASEADDR + 32'h000005A0;
parameter USB3_1_XHCI_DB48_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB49 =    USB3_1_XHCI_BASEADDR + 32'h000005A4;
parameter USB3_1_XHCI_DB49_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB50 =    USB3_1_XHCI_BASEADDR + 32'h000005A8;
parameter USB3_1_XHCI_DB50_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB51 =    USB3_1_XHCI_BASEADDR + 32'h000005AC;
parameter USB3_1_XHCI_DB51_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB52 =    USB3_1_XHCI_BASEADDR + 32'h000005B0;
parameter USB3_1_XHCI_DB52_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB53 =    USB3_1_XHCI_BASEADDR + 32'h000005B4;
parameter USB3_1_XHCI_DB53_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB54 =    USB3_1_XHCI_BASEADDR + 32'h000005B8;
parameter USB3_1_XHCI_DB54_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB55 =    USB3_1_XHCI_BASEADDR + 32'h000005BC;
parameter USB3_1_XHCI_DB55_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB56 =    USB3_1_XHCI_BASEADDR + 32'h000005C0;
parameter USB3_1_XHCI_DB56_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB57 =    USB3_1_XHCI_BASEADDR + 32'h000005C4;
parameter USB3_1_XHCI_DB57_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB58 =    USB3_1_XHCI_BASEADDR + 32'h000005C8;
parameter USB3_1_XHCI_DB58_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB59 =    USB3_1_XHCI_BASEADDR + 32'h000005CC;
parameter USB3_1_XHCI_DB59_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB60 =    USB3_1_XHCI_BASEADDR + 32'h000005D0;
parameter USB3_1_XHCI_DB60_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB61 =    USB3_1_XHCI_BASEADDR + 32'h000005D4;
parameter USB3_1_XHCI_DB61_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB62 =    USB3_1_XHCI_BASEADDR + 32'h000005D8;
parameter USB3_1_XHCI_DB62_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DB63 =    USB3_1_XHCI_BASEADDR + 32'h000005DC;
parameter USB3_1_XHCI_DB63_DEFVAL =   32'h0;
parameter USB3_1_XHCI_USBLEGSUP =    USB3_1_XHCI_BASEADDR + 32'h000008E0;
parameter USB3_1_XHCI_USBLEGSUP_DEFVAL =   32'h0;
parameter USB3_1_XHCI_USBLEGCTLSTS =    USB3_1_XHCI_BASEADDR + 32'h000008E4;
parameter USB3_1_XHCI_USBLEGCTLSTS_DEFVAL =   32'h0;
parameter USB3_1_XHCI_SUPTPRT2_DW0 =    USB3_1_XHCI_BASEADDR + 32'h000008F0;
parameter USB3_1_XHCI_SUPTPRT2_DW0_DEFVAL =   32'h2000402;
parameter USB3_1_XHCI_SUPTPRT2_DW1 =    USB3_1_XHCI_BASEADDR + 32'h000008F4;
parameter USB3_1_XHCI_SUPTPRT2_DW1_DEFVAL =   32'h20425355;
parameter USB3_1_XHCI_SUPTPRT2_DW2 =    USB3_1_XHCI_BASEADDR + 32'h000008F8;
parameter USB3_1_XHCI_SUPTPRT2_DW2_DEFVAL =   32'h80201;
parameter USB3_1_XHCI_SUPTPRT2_DW3 =    USB3_1_XHCI_BASEADDR + 32'h000008FC;
parameter USB3_1_XHCI_SUPTPRT2_DW3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_SUPTPRT3_DW0 =    USB3_1_XHCI_BASEADDR + 32'h00000900;
parameter USB3_1_XHCI_SUPTPRT3_DW0_DEFVAL =   32'h3000002;
parameter USB3_1_XHCI_SUPTPRT3_DW1 =    USB3_1_XHCI_BASEADDR + 32'h00000904;
parameter USB3_1_XHCI_SUPTPRT3_DW1_DEFVAL =   32'h20425355;
parameter USB3_1_XHCI_SUPTPRT3_DW2 =    USB3_1_XHCI_BASEADDR + 32'h00000908;
parameter USB3_1_XHCI_SUPTPRT3_DW2_DEFVAL =   32'h2;
parameter USB3_1_XHCI_SUPTPRT3_DW3 =    USB3_1_XHCI_BASEADDR + 32'h0000090C;
parameter USB3_1_XHCI_SUPTPRT3_DW3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCID =    USB3_1_XHCI_BASEADDR + 32'h00000910;
parameter USB3_1_XHCI_DCID_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCDB =    USB3_1_XHCI_BASEADDR + 32'h00000914;
parameter USB3_1_XHCI_DCDB_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCERSTSZ =    USB3_1_XHCI_BASEADDR + 32'h00000918;
parameter USB3_1_XHCI_DCERSTSZ_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCERSTBA_LO =    USB3_1_XHCI_BASEADDR + 32'h00000920;
parameter USB3_1_XHCI_DCERSTBA_LO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCERSTBA_HI =    USB3_1_XHCI_BASEADDR + 32'h00000924;
parameter USB3_1_XHCI_DCERSTBA_HI_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCERDP_LO =    USB3_1_XHCI_BASEADDR + 32'h00000928;
parameter USB3_1_XHCI_DCERDP_LO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCERDP_HI =    USB3_1_XHCI_BASEADDR + 32'h0000092C;
parameter USB3_1_XHCI_DCERDP_HI_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCCTRL =    USB3_1_XHCI_BASEADDR + 32'h00000930;
parameter USB3_1_XHCI_DCCTRL_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCST =    USB3_1_XHCI_BASEADDR + 32'h00000934;
parameter USB3_1_XHCI_DCST_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCPORTSC =    USB3_1_XHCI_BASEADDR + 32'h00000938;
parameter USB3_1_XHCI_DCPORTSC_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCCP_LO =    USB3_1_XHCI_BASEADDR + 32'h00000940;
parameter USB3_1_XHCI_DCCP_LO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCCP_HI =    USB3_1_XHCI_BASEADDR + 32'h00000944;
parameter USB3_1_XHCI_DCCP_HI_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCDDI1 =    USB3_1_XHCI_BASEADDR + 32'h00000948;
parameter USB3_1_XHCI_DCDDI1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCDDI2 =    USB3_1_XHCI_BASEADDR + 32'h0000094C;
parameter USB3_1_XHCI_DCDDI2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GSBUSCFG0 =    USB3_1_XHCI_BASEADDR + 32'h0000C100;
parameter USB3_1_XHCI_GSBUSCFG0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GSBUSCFG1 =    USB3_1_XHCI_BASEADDR + 32'h0000C104;
parameter USB3_1_XHCI_GSBUSCFG1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GTXTHRCFG =    USB3_1_XHCI_BASEADDR + 32'h0000C108;
parameter USB3_1_XHCI_GTXTHRCFG_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GRXTHRCFG =    USB3_1_XHCI_BASEADDR + 32'h0000C10C;
parameter USB3_1_XHCI_GRXTHRCFG_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GCTL =    USB3_1_XHCI_BASEADDR + 32'h0000C110;
parameter USB3_1_XHCI_GCTL_DEFVAL =   32'h693004;
parameter USB3_1_XHCI_GPMSTS =    USB3_1_XHCI_BASEADDR + 32'h0000C114;
parameter USB3_1_XHCI_GPMSTS_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GSTS =    USB3_1_XHCI_BASEADDR + 32'h0000C118;
parameter USB3_1_XHCI_GSTS_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GUCTL1 =    USB3_1_XHCI_BASEADDR + 32'h0000C11C;
parameter USB3_1_XHCI_GUCTL1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GSNPSID =    USB3_1_XHCI_BASEADDR + 32'h0000C120;
parameter USB3_1_XHCI_GSNPSID_DEFVAL =   32'h5533290a;
parameter USB3_1_XHCI_GGPIO =    USB3_1_XHCI_BASEADDR + 32'h0000C124;
parameter USB3_1_XHCI_GGPIO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GUID =    USB3_1_XHCI_BASEADDR + 32'h0000C128;
parameter USB3_1_XHCI_GUID_DEFVAL =   32'h12345678;
parameter USB3_1_XHCI_GUCTL =    USB3_1_XHCI_BASEADDR + 32'h0000C12C;
parameter USB3_1_XHCI_GUCTL_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GBUSERRADDRLO =    USB3_1_XHCI_BASEADDR + 32'h0000C130;
parameter USB3_1_XHCI_GBUSERRADDRLO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GBUSERRADDRHI =    USB3_1_XHCI_BASEADDR + 32'h0000C134;
parameter USB3_1_XHCI_GBUSERRADDRHI_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GPRTBIMAPLO =    USB3_1_XHCI_BASEADDR + 32'h0000C138;
parameter USB3_1_XHCI_GPRTBIMAPLO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GPRTBIMAPHI =    USB3_1_XHCI_BASEADDR + 32'h0000C13C;
parameter USB3_1_XHCI_GPRTBIMAPHI_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GHWPARAMS0 =    USB3_1_XHCI_BASEADDR + 32'h0000C140;
parameter USB3_1_XHCI_GHWPARAMS0_DEFVAL =   32'h4020404a;
parameter USB3_1_XHCI_GHWPARAMS1 =    USB3_1_XHCI_BASEADDR + 32'h0000C144;
parameter USB3_1_XHCI_GHWPARAMS1_DEFVAL =   32'h8262493b;
parameter USB3_1_XHCI_GHWPARAMS2 =    USB3_1_XHCI_BASEADDR + 32'h0000C148;
parameter USB3_1_XHCI_GHWPARAMS2_DEFVAL =   32'h12345678;
parameter USB3_1_XHCI_GHWPARAMS3 =    USB3_1_XHCI_BASEADDR + 32'h0000C14C;
parameter USB3_1_XHCI_GHWPARAMS3_DEFVAL =   32'h618c089;
parameter USB3_1_XHCI_GHWPARAMS4 =    USB3_1_XHCI_BASEADDR + 32'h0000C150;
parameter USB3_1_XHCI_GHWPARAMS4_DEFVAL =   32'h47822004;
parameter USB3_1_XHCI_GHWPARAMS5 =    USB3_1_XHCI_BASEADDR + 32'h0000C154;
parameter USB3_1_XHCI_GHWPARAMS5_DEFVAL =   32'h4204108;
parameter USB3_1_XHCI_GHWPARAMS6 =    USB3_1_XHCI_BASEADDR + 32'h0000C158;
parameter USB3_1_XHCI_GHWPARAMS6_DEFVAL =   32'h7baac20;
parameter USB3_1_XHCI_GHWPARAMS7 =    USB3_1_XHCI_BASEADDR + 32'h0000C15C;
parameter USB3_1_XHCI_GHWPARAMS7_DEFVAL =   32'h30807d6;
parameter USB3_1_XHCI_GDBGFIFOSPACE =    USB3_1_XHCI_BASEADDR + 32'h0000C160;
parameter USB3_1_XHCI_GDBGFIFOSPACE_DEFVAL =   32'h420000;
parameter USB3_1_XHCI_GDBGLTSSM =    USB3_1_XHCI_BASEADDR + 32'h0000C164;
parameter USB3_1_XHCI_GDBGLTSSM_DEFVAL =   32'h1000442;
parameter USB3_1_XHCI_GDBGLNMCC =    USB3_1_XHCI_BASEADDR + 32'h0000C168;
parameter USB3_1_XHCI_GDBGLNMCC_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GDBGBMU =    USB3_1_XHCI_BASEADDR + 32'h0000C16C;
parameter USB3_1_XHCI_GDBGBMU_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GDBGLSPMUX_HST =    USB3_1_XHCI_BASEADDR + 32'h0000C170;
parameter USB3_1_XHCI_GDBGLSPMUX_HST_DEFVAL =   32'h3f0000;
parameter USB3_1_XHCI_GDBGLSP =    USB3_1_XHCI_BASEADDR + 32'h0000C174;
parameter USB3_1_XHCI_GDBGLSP_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GDBGEPINFO0 =    USB3_1_XHCI_BASEADDR + 32'h0000C178;
parameter USB3_1_XHCI_GDBGEPINFO0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GDBGEPINFO1 =    USB3_1_XHCI_BASEADDR + 32'h0000C17C;
parameter USB3_1_XHCI_GDBGEPINFO1_DEFVAL =   32'h800000;
parameter USB3_1_XHCI_GPRTBIMAP_HSLO =    USB3_1_XHCI_BASEADDR + 32'h0000C180;
parameter USB3_1_XHCI_GPRTBIMAP_HSLO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GPRTBIMAP_HSHI =    USB3_1_XHCI_BASEADDR + 32'h0000C184;
parameter USB3_1_XHCI_GPRTBIMAP_HSHI_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GPRTBIMAP_FSLO =    USB3_1_XHCI_BASEADDR + 32'h0000C188;
parameter USB3_1_XHCI_GPRTBIMAP_FSLO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GPRTBIMAP_FSHI =    USB3_1_XHCI_BASEADDR + 32'h0000C18C;
parameter USB3_1_XHCI_GPRTBIMAP_FSHI_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RESERVED_94 =    USB3_1_XHCI_BASEADDR + 32'h0000C194;
parameter USB3_1_XHCI_RESERVED_94_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RESERVED_98 =    USB3_1_XHCI_BASEADDR + 32'h0000C198;
parameter USB3_1_XHCI_RESERVED_98_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GUSB2PHYCFG =    USB3_1_XHCI_BASEADDR + 32'h0000C200;
parameter USB3_1_XHCI_GUSB2PHYCFG_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GUSB2I2CCTL =    USB3_1_XHCI_BASEADDR + 32'h0000C240;
parameter USB3_1_XHCI_GUSB2I2CCTL_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GUSB2PHYACC_ULPI =    USB3_1_XHCI_BASEADDR + 32'h0000C280;
parameter USB3_1_XHCI_GUSB2PHYACC_ULPI_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GUSB3PIPECTL =    USB3_1_XHCI_BASEADDR + 32'h0000C2C0;
parameter USB3_1_XHCI_GUSB3PIPECTL_DEFVAL =   32'h10c0002;
parameter USB3_1_XHCI_GTXFIFOSIZ0 =    USB3_1_XHCI_BASEADDR + 32'h0000C300;
parameter USB3_1_XHCI_GTXFIFOSIZ0_DEFVAL =   32'h42;
parameter USB3_1_XHCI_GTXFIFOSIZ1 =    USB3_1_XHCI_BASEADDR + 32'h0000C304;
parameter USB3_1_XHCI_GTXFIFOSIZ1_DEFVAL =   32'h420184;
parameter USB3_1_XHCI_GTXFIFOSIZ2 =    USB3_1_XHCI_BASEADDR + 32'h0000C308;
parameter USB3_1_XHCI_GTXFIFOSIZ2_DEFVAL =   32'h1c60184;
parameter USB3_1_XHCI_GTXFIFOSIZ3 =    USB3_1_XHCI_BASEADDR + 32'h0000C30C;
parameter USB3_1_XHCI_GTXFIFOSIZ3_DEFVAL =   32'h34a0184;
parameter USB3_1_XHCI_GTXFIFOSIZ4 =    USB3_1_XHCI_BASEADDR + 32'h0000C310;
parameter USB3_1_XHCI_GTXFIFOSIZ4_DEFVAL =   32'h4ce0184;
parameter USB3_1_XHCI_GTXFIFOSIZ5 =    USB3_1_XHCI_BASEADDR + 32'h0000C314;
parameter USB3_1_XHCI_GTXFIFOSIZ5_DEFVAL =   32'h6520184;
parameter USB3_1_XHCI_GRXFIFOSIZ0 =    USB3_1_XHCI_BASEADDR + 32'h0000C380;
parameter USB3_1_XHCI_GRXFIFOSIZ0_DEFVAL =   32'h185;
parameter USB3_1_XHCI_GRXFIFOSIZ1 =    USB3_1_XHCI_BASEADDR + 32'h0000C384;
parameter USB3_1_XHCI_GRXFIFOSIZ1_DEFVAL =   32'h1850000;
parameter USB3_1_XHCI_GRXFIFOSIZ2 =    USB3_1_XHCI_BASEADDR + 32'h0000C388;
parameter USB3_1_XHCI_GRXFIFOSIZ2_DEFVAL =   32'h1850000;
parameter USB3_1_XHCI_GEVNTADRLO_0 =    USB3_1_XHCI_BASEADDR + 32'h0000C400;
parameter USB3_1_XHCI_GEVNTADRLO_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTADRHI_0 =    USB3_1_XHCI_BASEADDR + 32'h0000C404;
parameter USB3_1_XHCI_GEVNTADRHI_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTSIZ_0 =    USB3_1_XHCI_BASEADDR + 32'h0000C408;
parameter USB3_1_XHCI_GEVNTSIZ_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTCOUNT_0 =    USB3_1_XHCI_BASEADDR + 32'h0000C40C;
parameter USB3_1_XHCI_GEVNTCOUNT_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTADRLO_1 =    USB3_1_XHCI_BASEADDR + 32'h0000C410;
parameter USB3_1_XHCI_GEVNTADRLO_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTADRHI_1 =    USB3_1_XHCI_BASEADDR + 32'h0000C414;
parameter USB3_1_XHCI_GEVNTADRHI_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTSIZ_1 =    USB3_1_XHCI_BASEADDR + 32'h0000C418;
parameter USB3_1_XHCI_GEVNTSIZ_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTCOUNT_1 =    USB3_1_XHCI_BASEADDR + 32'h0000C41C;
parameter USB3_1_XHCI_GEVNTCOUNT_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTADRLO_2 =    USB3_1_XHCI_BASEADDR + 32'h0000C420;
parameter USB3_1_XHCI_GEVNTADRLO_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTADRHI_2 =    USB3_1_XHCI_BASEADDR + 32'h0000C424;
parameter USB3_1_XHCI_GEVNTADRHI_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTSIZ_2 =    USB3_1_XHCI_BASEADDR + 32'h0000C428;
parameter USB3_1_XHCI_GEVNTSIZ_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTCOUNT_2 =    USB3_1_XHCI_BASEADDR + 32'h0000C42C;
parameter USB3_1_XHCI_GEVNTCOUNT_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTADRLO_3 =    USB3_1_XHCI_BASEADDR + 32'h0000C430;
parameter USB3_1_XHCI_GEVNTADRLO_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTADRHI_3 =    USB3_1_XHCI_BASEADDR + 32'h0000C434;
parameter USB3_1_XHCI_GEVNTADRHI_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTSIZ_3 =    USB3_1_XHCI_BASEADDR + 32'h0000C438;
parameter USB3_1_XHCI_GEVNTSIZ_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GEVNTCOUNT_3 =    USB3_1_XHCI_BASEADDR + 32'h0000C43C;
parameter USB3_1_XHCI_GEVNTCOUNT_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GHWPARAMS8 =    USB3_1_XHCI_BASEADDR + 32'h0000C600;
parameter USB3_1_XHCI_GHWPARAMS8_DEFVAL =   32'h7ba;
parameter USB3_1_XHCI_GTXFIFOPRIDEV =    USB3_1_XHCI_BASEADDR + 32'h0000C610;
parameter USB3_1_XHCI_GTXFIFOPRIDEV_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GTXFIFOPRIHST =    USB3_1_XHCI_BASEADDR + 32'h0000C618;
parameter USB3_1_XHCI_GTXFIFOPRIHST_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GRXFIFOPRIHST =    USB3_1_XHCI_BASEADDR + 32'h0000C61C;
parameter USB3_1_XHCI_GRXFIFOPRIHST_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GFIFOPRIDBC =    USB3_1_XHCI_BASEADDR + 32'h0000C620;
parameter USB3_1_XHCI_GFIFOPRIDBC_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GDMAHLRATIO =    USB3_1_XHCI_BASEADDR + 32'h0000C624;
parameter USB3_1_XHCI_GDMAHLRATIO_DEFVAL =   32'h0;
parameter USB3_1_XHCI_GFLADJ =    USB3_1_XHCI_BASEADDR + 32'h0000C630;
parameter USB3_1_XHCI_GFLADJ_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DCFG =    USB3_1_XHCI_BASEADDR + 32'h0000C700;
parameter USB3_1_XHCI_DCFG_DEFVAL =   32'h800;
parameter USB3_1_XHCI_DCTL =    USB3_1_XHCI_BASEADDR + 32'h0000C704;
parameter USB3_1_XHCI_DCTL_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEVTEN =    USB3_1_XHCI_BASEADDR + 32'h0000C708;
parameter USB3_1_XHCI_DEVTEN_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DSTS =    USB3_1_XHCI_BASEADDR + 32'h0000C70C;
parameter USB3_1_XHCI_DSTS_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DGCMDPAR =    USB3_1_XHCI_BASEADDR + 32'h0000C710;
parameter USB3_1_XHCI_DGCMDPAR_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DGCMD =    USB3_1_XHCI_BASEADDR + 32'h0000C714;
parameter USB3_1_XHCI_DGCMD_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DALEPENA =    USB3_1_XHCI_BASEADDR + 32'h0000C720;
parameter USB3_1_XHCI_DALEPENA_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD0 =    USB3_1_XHCI_BASEADDR + 32'h0000C724;
parameter USB3_1_XHCI_RSVD0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD1 =    USB3_1_XHCI_BASEADDR + 32'h0000C728;
parameter USB3_1_XHCI_RSVD1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD2 =    USB3_1_XHCI_BASEADDR + 32'h0000C72C;
parameter USB3_1_XHCI_RSVD2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD3 =    USB3_1_XHCI_BASEADDR + 32'h0000C730;
parameter USB3_1_XHCI_RSVD3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD4 =    USB3_1_XHCI_BASEADDR + 32'h0000C734;
parameter USB3_1_XHCI_RSVD4_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD5 =    USB3_1_XHCI_BASEADDR + 32'h0000C738;
parameter USB3_1_XHCI_RSVD5_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD6 =    USB3_1_XHCI_BASEADDR + 32'h0000C73C;
parameter USB3_1_XHCI_RSVD6_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD7 =    USB3_1_XHCI_BASEADDR + 32'h0000C740;
parameter USB3_1_XHCI_RSVD7_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD8 =    USB3_1_XHCI_BASEADDR + 32'h0000C744;
parameter USB3_1_XHCI_RSVD8_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD9 =    USB3_1_XHCI_BASEADDR + 32'h0000C748;
parameter USB3_1_XHCI_RSVD9_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD10 =    USB3_1_XHCI_BASEADDR + 32'h0000C74C;
parameter USB3_1_XHCI_RSVD10_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD11 =    USB3_1_XHCI_BASEADDR + 32'h0000C750;
parameter USB3_1_XHCI_RSVD11_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD12 =    USB3_1_XHCI_BASEADDR + 32'h0000C754;
parameter USB3_1_XHCI_RSVD12_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD13 =    USB3_1_XHCI_BASEADDR + 32'h0000C758;
parameter USB3_1_XHCI_RSVD13_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD14 =    USB3_1_XHCI_BASEADDR + 32'h0000C75C;
parameter USB3_1_XHCI_RSVD14_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD15 =    USB3_1_XHCI_BASEADDR + 32'h0000C760;
parameter USB3_1_XHCI_RSVD15_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD16 =    USB3_1_XHCI_BASEADDR + 32'h0000C764;
parameter USB3_1_XHCI_RSVD16_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD17 =    USB3_1_XHCI_BASEADDR + 32'h0000C768;
parameter USB3_1_XHCI_RSVD17_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD18 =    USB3_1_XHCI_BASEADDR + 32'h0000C76C;
parameter USB3_1_XHCI_RSVD18_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD19 =    USB3_1_XHCI_BASEADDR + 32'h0000C770;
parameter USB3_1_XHCI_RSVD19_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD20 =    USB3_1_XHCI_BASEADDR + 32'h0000C774;
parameter USB3_1_XHCI_RSVD20_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD21 =    USB3_1_XHCI_BASEADDR + 32'h0000C778;
parameter USB3_1_XHCI_RSVD21_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD22 =    USB3_1_XHCI_BASEADDR + 32'h0000C77C;
parameter USB3_1_XHCI_RSVD22_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD23 =    USB3_1_XHCI_BASEADDR + 32'h0000C780;
parameter USB3_1_XHCI_RSVD23_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD24 =    USB3_1_XHCI_BASEADDR + 32'h0000C784;
parameter USB3_1_XHCI_RSVD24_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD25 =    USB3_1_XHCI_BASEADDR + 32'h0000C788;
parameter USB3_1_XHCI_RSVD25_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD26 =    USB3_1_XHCI_BASEADDR + 32'h0000C78C;
parameter USB3_1_XHCI_RSVD26_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD27 =    USB3_1_XHCI_BASEADDR + 32'h0000C790;
parameter USB3_1_XHCI_RSVD27_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD28 =    USB3_1_XHCI_BASEADDR + 32'h0000C794;
parameter USB3_1_XHCI_RSVD28_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD29 =    USB3_1_XHCI_BASEADDR + 32'h0000C798;
parameter USB3_1_XHCI_RSVD29_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD30 =    USB3_1_XHCI_BASEADDR + 32'h0000C79C;
parameter USB3_1_XHCI_RSVD30_DEFVAL =   32'h0;
parameter USB3_1_XHCI_RSVD31 =    USB3_1_XHCI_BASEADDR + 32'h0000C7A0;
parameter USB3_1_XHCI_RSVD31_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_0 =    USB3_1_XHCI_BASEADDR + 32'h0000C800;
parameter USB3_1_XHCI_DEPCMDPAR2_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_0 =    USB3_1_XHCI_BASEADDR + 32'h0000C804;
parameter USB3_1_XHCI_DEPCMDPAR1_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_0 =    USB3_1_XHCI_BASEADDR + 32'h0000C808;
parameter USB3_1_XHCI_DEPCMDPAR0_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_0 =    USB3_1_XHCI_BASEADDR + 32'h0000C80C;
parameter USB3_1_XHCI_DEPCMD_0_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_1 =    USB3_1_XHCI_BASEADDR + 32'h0000C810;
parameter USB3_1_XHCI_DEPCMDPAR2_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_1 =    USB3_1_XHCI_BASEADDR + 32'h0000C814;
parameter USB3_1_XHCI_DEPCMDPAR1_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_1 =    USB3_1_XHCI_BASEADDR + 32'h0000C818;
parameter USB3_1_XHCI_DEPCMDPAR0_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_1 =    USB3_1_XHCI_BASEADDR + 32'h0000C81C;
parameter USB3_1_XHCI_DEPCMD_1_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_2 =    USB3_1_XHCI_BASEADDR + 32'h0000C820;
parameter USB3_1_XHCI_DEPCMDPAR2_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_2 =    USB3_1_XHCI_BASEADDR + 32'h0000C824;
parameter USB3_1_XHCI_DEPCMDPAR1_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_2 =    USB3_1_XHCI_BASEADDR + 32'h0000C828;
parameter USB3_1_XHCI_DEPCMDPAR0_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_2 =    USB3_1_XHCI_BASEADDR + 32'h0000C82C;
parameter USB3_1_XHCI_DEPCMD_2_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_3 =    USB3_1_XHCI_BASEADDR + 32'h0000C830;
parameter USB3_1_XHCI_DEPCMDPAR2_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_3 =    USB3_1_XHCI_BASEADDR + 32'h0000C834;
parameter USB3_1_XHCI_DEPCMDPAR1_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_3 =    USB3_1_XHCI_BASEADDR + 32'h0000C838;
parameter USB3_1_XHCI_DEPCMDPAR0_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_3 =    USB3_1_XHCI_BASEADDR + 32'h0000C83C;
parameter USB3_1_XHCI_DEPCMD_3_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_4 =    USB3_1_XHCI_BASEADDR + 32'h0000C840;
parameter USB3_1_XHCI_DEPCMDPAR2_4_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_4 =    USB3_1_XHCI_BASEADDR + 32'h0000C844;
parameter USB3_1_XHCI_DEPCMDPAR1_4_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_4 =    USB3_1_XHCI_BASEADDR + 32'h0000C848;
parameter USB3_1_XHCI_DEPCMDPAR0_4_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_4 =    USB3_1_XHCI_BASEADDR + 32'h0000C84C;
parameter USB3_1_XHCI_DEPCMD_4_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_5 =    USB3_1_XHCI_BASEADDR + 32'h0000C850;
parameter USB3_1_XHCI_DEPCMDPAR2_5_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_5 =    USB3_1_XHCI_BASEADDR + 32'h0000C854;
parameter USB3_1_XHCI_DEPCMDPAR1_5_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_5 =    USB3_1_XHCI_BASEADDR + 32'h0000C858;
parameter USB3_1_XHCI_DEPCMDPAR0_5_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_5 =    USB3_1_XHCI_BASEADDR + 32'h0000C85C;
parameter USB3_1_XHCI_DEPCMD_5_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_6 =    USB3_1_XHCI_BASEADDR + 32'h0000C860;
parameter USB3_1_XHCI_DEPCMDPAR2_6_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_6 =    USB3_1_XHCI_BASEADDR + 32'h0000C864;
parameter USB3_1_XHCI_DEPCMDPAR1_6_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_6 =    USB3_1_XHCI_BASEADDR + 32'h0000C868;
parameter USB3_1_XHCI_DEPCMDPAR0_6_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_6 =    USB3_1_XHCI_BASEADDR + 32'h0000C86C;
parameter USB3_1_XHCI_DEPCMD_6_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_7 =    USB3_1_XHCI_BASEADDR + 32'h0000C870;
parameter USB3_1_XHCI_DEPCMDPAR2_7_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_7 =    USB3_1_XHCI_BASEADDR + 32'h0000C874;
parameter USB3_1_XHCI_DEPCMDPAR1_7_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_7 =    USB3_1_XHCI_BASEADDR + 32'h0000C878;
parameter USB3_1_XHCI_DEPCMDPAR0_7_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_7 =    USB3_1_XHCI_BASEADDR + 32'h0000C87C;
parameter USB3_1_XHCI_DEPCMD_7_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_8 =    USB3_1_XHCI_BASEADDR + 32'h0000C880;
parameter USB3_1_XHCI_DEPCMDPAR2_8_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_8 =    USB3_1_XHCI_BASEADDR + 32'h0000C884;
parameter USB3_1_XHCI_DEPCMDPAR1_8_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_8 =    USB3_1_XHCI_BASEADDR + 32'h0000C888;
parameter USB3_1_XHCI_DEPCMDPAR0_8_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_8 =    USB3_1_XHCI_BASEADDR + 32'h0000C88C;
parameter USB3_1_XHCI_DEPCMD_8_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_9 =    USB3_1_XHCI_BASEADDR + 32'h0000C890;
parameter USB3_1_XHCI_DEPCMDPAR2_9_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_9 =    USB3_1_XHCI_BASEADDR + 32'h0000C894;
parameter USB3_1_XHCI_DEPCMDPAR1_9_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_9 =    USB3_1_XHCI_BASEADDR + 32'h0000C898;
parameter USB3_1_XHCI_DEPCMDPAR0_9_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_9 =    USB3_1_XHCI_BASEADDR + 32'h0000C89C;
parameter USB3_1_XHCI_DEPCMD_9_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_10 =    USB3_1_XHCI_BASEADDR + 32'h0000C8A0;
parameter USB3_1_XHCI_DEPCMDPAR2_10_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_10 =    USB3_1_XHCI_BASEADDR + 32'h0000C8A4;
parameter USB3_1_XHCI_DEPCMDPAR1_10_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_10 =    USB3_1_XHCI_BASEADDR + 32'h0000C8A8;
parameter USB3_1_XHCI_DEPCMDPAR0_10_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_10 =    USB3_1_XHCI_BASEADDR + 32'h0000C8AC;
parameter USB3_1_XHCI_DEPCMD_10_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR2_11 =    USB3_1_XHCI_BASEADDR + 32'h0000C8B0;
parameter USB3_1_XHCI_DEPCMDPAR2_11_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR1_11 =    USB3_1_XHCI_BASEADDR + 32'h0000C8B4;
parameter USB3_1_XHCI_DEPCMDPAR1_11_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMDPAR0_11 =    USB3_1_XHCI_BASEADDR + 32'h0000C8B8;
parameter USB3_1_XHCI_DEPCMDPAR0_11_DEFVAL =   32'h0;
parameter USB3_1_XHCI_DEPCMD_11 =    USB3_1_XHCI_BASEADDR + 32'h0000C8BC;
parameter USB3_1_XHCI_DEPCMD_11_DEFVAL =   32'h0;
parameter USB3_1_XHCI_OCFG =    USB3_1_XHCI_BASEADDR + 32'h0000CC00;
parameter USB3_1_XHCI_OCFG_DEFVAL =   32'h0;
parameter USB3_1_XHCI_OCTL =    USB3_1_XHCI_BASEADDR + 32'h0000CC04;
parameter USB3_1_XHCI_OCTL_DEFVAL =   32'h0;
parameter USB3_1_XHCI_OEVT =    USB3_1_XHCI_BASEADDR + 32'h0000CC08;
parameter USB3_1_XHCI_OEVT_DEFVAL =   32'h0;
parameter USB3_1_XHCI_OEVTEN =    USB3_1_XHCI_BASEADDR + 32'h0000CC0C;
parameter USB3_1_XHCI_OEVTEN_DEFVAL =   32'h0;
parameter USB3_1_XHCI_OSTS =    USB3_1_XHCI_BASEADDR + 32'h0000CC10;
parameter USB3_1_XHCI_OSTS_DEFVAL =   32'h0;
parameter USB3_1_XHCI_ADPEVT =    USB3_1_XHCI_BASEADDR + 32'h0000CC28;
parameter USB3_1_XHCI_ADPEVT_DEFVAL =   32'h0;
parameter WDT_MODE =    WDT_BASEADDR + 32'h00000000;
parameter WDT_MODE_DEFVAL =   24'h1c2;
parameter WDT_CONTROL =    WDT_BASEADDR + 32'h00000004;
parameter WDT_CONTROL_DEFVAL =   26'h3ffc;
parameter WDT_RESTART =    WDT_BASEADDR + 32'h00000008;
parameter WDT_RESTART_DEFVAL =   16'h0;
parameter WDT_STATUS =    WDT_BASEADDR + 32'h0000000C;
parameter WDT_STATUS_DEFVAL =   1'h0;
