<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(100,150)" to="(100,280)"/>
    <wire from="(700,330)" to="(750,330)"/>
    <wire from="(100,280)" to="(100,540)"/>
    <wire from="(820,450)" to="(880,450)"/>
    <wire from="(170,360)" to="(170,500)"/>
    <wire from="(170,150)" to="(170,360)"/>
    <wire from="(100,540)" to="(100,620)"/>
    <wire from="(710,580)" to="(750,580)"/>
    <wire from="(540,350)" to="(540,380)"/>
    <wire from="(30,150)" to="(30,240)"/>
    <wire from="(440,380)" to="(540,380)"/>
    <wire from="(440,520)" to="(540,520)"/>
    <wire from="(440,260)" to="(540,260)"/>
    <wire from="(440,640)" to="(540,640)"/>
    <wire from="(630,580)" to="(630,600)"/>
    <wire from="(630,560)" to="(630,580)"/>
    <wire from="(620,310)" to="(620,330)"/>
    <wire from="(620,330)" to="(620,350)"/>
    <wire from="(540,600)" to="(540,640)"/>
    <wire from="(540,520)" to="(540,560)"/>
    <wire from="(30,240)" to="(30,400)"/>
    <wire from="(30,400)" to="(380,400)"/>
    <wire from="(30,240)" to="(380,240)"/>
    <wire from="(630,600)" to="(650,600)"/>
    <wire from="(630,560)" to="(650,560)"/>
    <wire from="(750,470)" to="(750,580)"/>
    <wire from="(600,330)" to="(620,330)"/>
    <wire from="(620,350)" to="(640,350)"/>
    <wire from="(620,310)" to="(640,310)"/>
    <wire from="(100,540)" to="(380,540)"/>
    <wire from="(100,280)" to="(380,280)"/>
    <wire from="(100,620)" to="(380,620)"/>
    <wire from="(230,660)" to="(380,660)"/>
    <wire from="(600,580)" to="(630,580)"/>
    <wire from="(170,360)" to="(380,360)"/>
    <wire from="(170,500)" to="(380,500)"/>
    <wire from="(750,330)" to="(750,430)"/>
    <wire from="(540,260)" to="(540,310)"/>
    <wire from="(230,150)" to="(230,660)"/>
    <wire from="(750,470)" to="(760,470)"/>
    <wire from="(750,430)" to="(760,430)"/>
    <comp lib="1" loc="(700,330)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(710,580)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(600,580)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(880,450)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(100,150)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="L"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(820,450)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(440,380)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(440,640)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(230,150)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="F"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(440,260)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(600,330)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(30,150)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="M"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(440,520)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(170,150)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="H"/>
      <a name="labelloc" val="north"/>
    </comp>
  </circuit>
</project>
