TimeQuest Timing Analyzer report for Pipeline
Sun Dec 10 16:37:37 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'if_id:reg_ifid|out_instruction[26]'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'if_id:reg_ifid|out_instruction[26]'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'if_id:reg_ifid|out_instruction[26]'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock'
 27. Fast Model Setup: 'if_id:reg_ifid|out_instruction[26]'
 28. Fast Model Hold: 'clock'
 29. Fast Model Hold: 'if_id:reg_ifid|out_instruction[26]'
 30. Fast Model Minimum Pulse Width: 'clock'
 31. Fast Model Minimum Pulse Width: 'if_id:reg_ifid|out_instruction[26]'
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Multicorner Timing Analysis Summary
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Pipeline                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clock                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                              ;
; if_id:reg_ifid|out_instruction[26] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { if_id:reg_ifid|out_instruction[26] } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 114.17 MHz ; 114.17 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -7.759 ; -1652.102     ;
; if_id:reg_ifid|out_instruction[26] ; -3.298 ; -3.298        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -1.920 ; -7.129        ;
; if_id:reg_ifid|out_instruction[26] ; 1.735  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -2.000 ; -1562.088     ;
; if_id:reg_ifid|out_instruction[26] ; 0.500  ; 0.000         ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                       ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.759 ; id_ex:reg_idex|idex_out_alusrc        ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 8.791      ;
; -7.638 ; id_ex:reg_idex|idex_out_immediate[3]  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.007      ; 8.681      ;
; -7.492 ; id_ex:reg_idex|idex_out_immediate[2]  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.012     ; 8.516      ;
; -7.476 ; id_ex:reg_idex|idex_out_immediate[0]  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 8.508      ;
; -7.462 ; id_ex:reg_idex|idex_out_reg1[6]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 8.493      ;
; -7.440 ; id_ex:reg_idex|idex_out_reg2[0]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 8.472      ;
; -7.428 ; id_ex:reg_idex|idex_out_immediate[1]  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 8.460      ;
; -7.408 ; id_ex:reg_idex|idex_out_reg2[1]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 8.440      ;
; -7.383 ; id_ex:reg_idex|idex_out_immediate[4]  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 8.414      ;
; -7.362 ; id_ex:reg_idex|idex_out_reg2[2]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.012     ; 8.386      ;
; -7.356 ; id_ex:reg_idex|idex_out_reg1[5]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 8.387      ;
; -7.346 ; id_ex:reg_idex|idex_out_reg1[4]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 8.377      ;
; -7.338 ; id_ex:reg_idex|idex_out_reg2[4]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 8.369      ;
; -7.336 ; id_ex:reg_idex|idex_out_reg1[1]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 8.367      ;
; -7.316 ; id_ex:reg_idex|idex_out_reg2[6]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.024      ; 8.376      ;
; -7.297 ; id_ex:reg_idex|idex_out_reg2[3]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.007      ; 8.340      ;
; -7.221 ; id_ex:reg_idex|idex_out_reg2[5]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 8.253      ;
; -7.195 ; id_ex:reg_idex|idex_out_immediate[6]  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 8.226      ;
; -7.166 ; id_ex:reg_idex|idex_out_immediate[7]  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 8.198      ;
; -7.158 ; id_ex:reg_idex|idex_out_immediate[15] ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.008     ; 8.186      ;
; -7.121 ; id_ex:reg_idex|idex_out_reg2[7]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 8.153      ;
; -7.092 ; id_ex:reg_idex|idex_out_reg1[2]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 8.123      ;
; -7.068 ; id_ex:reg_idex|idex_out_alu_op[1]     ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 8.099      ;
; -7.036 ; id_ex:reg_idex|idex_out_immediate[8]  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.001      ; 8.073      ;
; -6.981 ; id_ex:reg_idex|idex_out_alu_op[0]     ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 8.012      ;
; -6.950 ; id_ex:reg_idex|idex_out_immediate[5]  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 7.982      ;
; -6.934 ; id_ex:reg_idex|idex_out_reg2[9]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 7.966      ;
; -6.910 ; id_ex:reg_idex|idex_out_reg2[8]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.001      ; 7.947      ;
; -6.907 ; id_ex:reg_idex|idex_out_reg2[13]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.015      ; 7.958      ;
; -6.846 ; id_ex:reg_idex|idex_out_reg2[11]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.015      ; 7.897      ;
; -6.835 ; id_ex:reg_idex|idex_out_immediate[10] ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 7.867      ;
; -6.833 ; id_ex:reg_idex|idex_out_reg1[15]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 7.864      ;
; -6.816 ; id_ex:reg_idex|idex_out_immediate[11] ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.015      ; 7.867      ;
; -6.812 ; id_ex:reg_idex|idex_out_reg2[10]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 7.844      ;
; -6.804 ; id_ex:reg_idex|idex_out_reg2[14]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.015      ; 7.855      ;
; -6.796 ; id_ex:reg_idex|idex_out_alu_op[2]     ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 7.827      ;
; -6.778 ; id_ex:reg_idex|idex_out_immediate[12] ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 7.810      ;
; -6.745 ; id_ex:reg_idex|idex_out_reg2[12]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 7.777      ;
; -6.700 ; id_ex:reg_idex|idex_out_reg1[0]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 7.731      ;
; -6.659 ; id_ex:reg_idex|idex_out_reg1[13]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 7.690      ;
; -6.655 ; id_ex:reg_idex|idex_out_reg2[16]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 7.687      ;
; -6.611 ; id_ex:reg_idex|idex_out_reg2[23]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.011     ; 7.636      ;
; -6.611 ; id_ex:reg_idex|idex_out_immediate[9]  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.004     ; 7.643      ;
; -6.542 ; id_ex:reg_idex|idex_out_reg1[3]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 7.573      ;
; -6.502 ; id_ex:reg_idex|idex_out_reg2[28]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.007      ; 7.545      ;
; -6.494 ; id_ex:reg_idex|idex_out_reg2[15]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.008     ; 7.522      ;
; -6.459 ; id_ex:reg_idex|idex_out_immediate[13] ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.015      ; 7.510      ;
; -6.392 ; id_ex:reg_idex|idex_out_reg1[11]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 7.423      ;
; -6.388 ; id_ex:reg_idex|idex_out_immediate[14] ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.015      ; 7.439      ;
; -6.379 ; id_ex:reg_idex|idex_out_alusrc        ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.033     ; 7.382      ;
; -6.311 ; id_ex:reg_idex|idex_out_alusrc        ; ex_mem:reg_exmem|exmem_aluresult_out[29] ; clock        ; clock       ; 1.000        ; -0.004     ; 7.343      ;
; -6.297 ; id_ex:reg_idex|idex_out_alusrc        ; ex_mem:reg_exmem|exmem_aluresult_out[28] ; clock        ; clock       ; 1.000        ; -0.011     ; 7.322      ;
; -6.271 ; id_ex:reg_idex|idex_out_reg2[22]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.008     ; 7.299      ;
; -6.258 ; id_ex:reg_idex|idex_out_immediate[3]  ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.022     ; 7.272      ;
; -6.238 ; id_ex:reg_idex|idex_out_alusrc        ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 7.270      ;
; -6.209 ; id_ex:reg_idex|idex_out_reg2[17]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.008     ; 7.237      ;
; -6.190 ; id_ex:reg_idex|idex_out_immediate[3]  ; ex_mem:reg_exmem|exmem_aluresult_out[29] ; clock        ; clock       ; 1.000        ; 0.007      ; 7.233      ;
; -6.178 ; id_ex:reg_idex|idex_out_reg1[7]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 7.209      ;
; -6.176 ; id_ex:reg_idex|idex_out_immediate[3]  ; ex_mem:reg_exmem|exmem_aluresult_out[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 7.212      ;
; -6.112 ; id_ex:reg_idex|idex_out_immediate[2]  ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.041     ; 7.107      ;
; -6.112 ; id_ex:reg_idex|idex_out_immediate[0]  ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.033     ; 7.115      ;
; -6.098 ; id_ex:reg_idex|idex_out_reg1[6]       ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.034     ; 7.100      ;
; -6.078 ; id_ex:reg_idex|idex_out_reg1[10]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 7.109      ;
; -6.078 ; id_ex:reg_idex|idex_out_reg1[14]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 7.109      ;
; -6.076 ; id_ex:reg_idex|idex_out_immediate[3]  ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; 0.007      ; 7.119      ;
; -6.076 ; id_ex:reg_idex|idex_out_reg2[0]       ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.033     ; 7.079      ;
; -6.064 ; id_ex:reg_idex|idex_out_immediate[1]  ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.033     ; 7.067      ;
; -6.063 ; id_ex:reg_idex|idex_out_immediate[0]  ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 7.095      ;
; -6.049 ; id_ex:reg_idex|idex_out_reg1[6]       ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 7.080      ;
; -6.044 ; id_ex:reg_idex|idex_out_immediate[2]  ; ex_mem:reg_exmem|exmem_aluresult_out[29] ; clock        ; clock       ; 1.000        ; -0.012     ; 7.068      ;
; -6.044 ; id_ex:reg_idex|idex_out_reg2[1]       ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.033     ; 7.047      ;
; -6.039 ; bregmips:breg_id|regs_rtl_1_bypass[8] ; id_ex:reg_idex|idex_out_reg2[17]         ; clock        ; clock       ; 1.000        ; 0.016      ; 7.091      ;
; -6.030 ; id_ex:reg_idex|idex_out_immediate[2]  ; ex_mem:reg_exmem|exmem_aluresult_out[28] ; clock        ; clock       ; 1.000        ; -0.019     ; 7.047      ;
; -6.029 ; if_id:reg_ifid|out_instruction[31]    ; pc:pc_reg|out_pc[16]                     ; clock        ; clock       ; 1.000        ; -0.618     ; 6.447      ;
; -6.027 ; id_ex:reg_idex|idex_out_reg2[0]       ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 7.059      ;
; -6.017 ; id_ex:reg_idex|idex_out_alusrc        ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.008      ; 7.061      ;
; -6.015 ; id_ex:reg_idex|idex_out_immediate[1]  ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 7.047      ;
; -6.003 ; id_ex:reg_idex|idex_out_immediate[4]  ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.034     ; 7.005      ;
; -5.995 ; id_ex:reg_idex|idex_out_reg2[1]       ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 7.027      ;
; -5.992 ; id_ex:reg_idex|idex_out_reg1[5]       ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.034     ; 6.994      ;
; -5.982 ; id_ex:reg_idex|idex_out_reg2[2]       ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.041     ; 6.977      ;
; -5.982 ; id_ex:reg_idex|idex_out_reg1[4]       ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.034     ; 6.984      ;
; -5.980 ; id_ex:reg_idex|idex_out_reg2[25]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.008     ; 7.008      ;
; -5.975 ; id_ex:reg_idex|idex_out_reg2[20]      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.008     ; 7.003      ;
; -5.971 ; id_ex:reg_idex|idex_out_immediate[2]  ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; -0.012     ; 6.995      ;
; -5.965 ; id_ex:reg_idex|idex_out_alusrc        ; ex_mem:reg_exmem|exmem_aluresult_out[27] ; clock        ; clock       ; 1.000        ; 0.005      ; 7.006      ;
; -5.961 ; if_id:reg_ifid|out_instruction[31]    ; pc:pc_reg|out_pc[8]                      ; clock        ; clock       ; 1.000        ; -0.599     ; 6.398      ;
; -5.958 ; id_ex:reg_idex|idex_out_reg2[4]       ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.034     ; 6.960      ;
; -5.956 ; id_ex:reg_idex|idex_out_reg1[1]       ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.034     ; 6.958      ;
; -5.943 ; id_ex:reg_idex|idex_out_reg1[5]       ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 6.974      ;
; -5.939 ; id_ex:reg_idex|idex_out_immediate[0]  ; ex_mem:reg_exmem|exmem_aluresult_out[29] ; clock        ; clock       ; 1.000        ; -0.004     ; 6.971      ;
; -5.936 ; id_ex:reg_idex|idex_out_reg2[6]       ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.967      ;
; -5.935 ; id_ex:reg_idex|idex_out_immediate[4]  ; ex_mem:reg_exmem|exmem_aluresult_out[29] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.966      ;
; -5.934 ; if_id:reg_ifid|out_instruction[31]    ; pc:pc_reg|out_pc[27]                     ; clock        ; clock       ; 1.000        ; -0.599     ; 6.371      ;
; -5.933 ; id_ex:reg_idex|idex_out_reg1[4]       ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 6.964      ;
; -5.930 ; id_ex:reg_idex|idex_out_reg1[9]       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.005     ; 6.961      ;
; -5.928 ; id_ex:reg_idex|idex_out_alusrc        ; ex_mem:reg_exmem|exmem_aluresult_out[26] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.940      ;
; -5.925 ; id_ex:reg_idex|idex_out_immediate[0]  ; ex_mem:reg_exmem|exmem_aluresult_out[28] ; clock        ; clock       ; 1.000        ; -0.011     ; 6.950      ;
; -5.923 ; if_id:reg_ifid|out_instruction[31]    ; pc:pc_reg|out_pc[28]                     ; clock        ; clock       ; 1.000        ; -0.610     ; 6.349      ;
; -5.921 ; id_ex:reg_idex|idex_out_immediate[4]  ; ex_mem:reg_exmem|exmem_aluresult_out[28] ; clock        ; clock       ; 1.000        ; -0.012     ; 6.945      ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'if_id:reg_ifid|out_instruction[26]'                                                                                                               ;
+--------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                   ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+
; -3.298 ; if_id:reg_ifid|out_instruction[31] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.895     ; 1.947      ;
; -3.280 ; if_id:reg_ifid|out_instruction[31] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -1.377     ; 1.947      ;
; -3.020 ; if_id:reg_ifid|out_instruction[28] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.895     ; 1.669      ;
; -3.002 ; if_id:reg_ifid|out_instruction[5]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.285     ; 2.261      ;
; -3.002 ; if_id:reg_ifid|out_instruction[28] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -1.377     ; 1.669      ;
; -2.997 ; if_id:reg_ifid|out_instruction[29] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.895     ; 1.646      ;
; -2.984 ; if_id:reg_ifid|out_instruction[5]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.767     ; 2.261      ;
; -2.979 ; if_id:reg_ifid|out_instruction[29] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -1.377     ; 1.646      ;
; -2.956 ; if_id:reg_ifid|out_instruction[2]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.285     ; 2.215      ;
; -2.938 ; if_id:reg_ifid|out_instruction[2]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.767     ; 2.215      ;
; -2.860 ; if_id:reg_ifid|out_instruction[4]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.285     ; 2.119      ;
; -2.842 ; if_id:reg_ifid|out_instruction[4]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.767     ; 2.119      ;
; -2.752 ; if_id:reg_ifid|out_instruction[27] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.895     ; 1.401      ;
; -2.734 ; if_id:reg_ifid|out_instruction[27] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -1.377     ; 1.401      ;
; -2.727 ; if_id:reg_ifid|out_instruction[1]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.285     ; 1.986      ;
; -2.709 ; if_id:reg_ifid|out_instruction[1]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.767     ; 1.986      ;
; -1.709 ; if_id:reg_ifid|out_instruction[3]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.285     ; 0.968      ;
; -1.691 ; if_id:reg_ifid|out_instruction[3]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.767     ; 0.968      ;
+--------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                               ;
+--------+----------------------------------------+------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                  ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.920 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_mem_to_reg_out[1]    ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.666      ; 1.262      ;
; -1.420 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_mem_to_reg_out[1]    ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.666      ; 1.262      ;
; -1.111 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_regwrite_out         ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.666      ; 2.071      ;
; -0.770 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_mem_write_out        ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.666      ; 2.412      ;
; -0.622 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_out_alu_op[2]        ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.686      ; 2.580      ;
; -0.611 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_regwrite_out         ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.666      ; 2.071      ;
; -0.353 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[5]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.674      ; 2.837      ;
; -0.320 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[10]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.674      ; 2.870      ;
; -0.290 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[17]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.689      ; 2.915      ;
; -0.270 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_mem_write_out        ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.666      ; 2.412      ;
; -0.232 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_out_alusrc           ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.685      ; 2.969      ;
; -0.221 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[21]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.673      ; 2.968      ;
; -0.220 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[19]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.673      ; 2.969      ;
; -0.207 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_out_alu_op[1]        ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.686      ; 2.995      ;
; -0.156 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[25]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.689      ; 3.049      ;
; -0.144 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[12]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.674      ; 3.046      ;
; -0.122 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_out_alu_op[2]        ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.686      ; 2.580      ;
; -0.097 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[3]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.674      ; 3.093      ;
; -0.084 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[23]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.692      ; 3.124      ;
; -0.075 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[1]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.685      ; 3.126      ;
; -0.075 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[0]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.685      ; 3.126      ;
; -0.075 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[31]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.669      ; 3.110      ;
; -0.070 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[7]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.674      ; 3.120      ;
; -0.063 ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_out_alu_op[0]        ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.686      ; 3.139      ;
; -0.014 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[29]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.680      ; 3.182      ;
; -0.010 ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[28]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.674      ; 3.180      ;
; 0.035  ; controle:controle_id|Jump              ; pc:pc_reg|out_pc[10]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.767      ; 1.068      ;
; 0.042  ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_mem_to_reg_out[0]    ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.666      ; 3.224      ;
; 0.054  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[27]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.685      ; 3.255      ;
; 0.074  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[20]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.673      ; 3.263      ;
; 0.075  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[18]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.673      ; 3.264      ;
; 0.087  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[13]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.666      ; 3.269      ;
; 0.147  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[5]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.674      ; 2.837      ;
; 0.180  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[10]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.674      ; 2.870      ;
; 0.185  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[30]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.692      ; 3.393      ;
; 0.194  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[9]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.680      ; 3.390      ;
; 0.198  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[24]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.692      ; 3.406      ;
; 0.205  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[15]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.666      ; 3.387      ;
; 0.210  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[17]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.689      ; 2.915      ;
; 0.211  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[11]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.666      ; 3.393      ;
; 0.211  ; controle:controle_id|Jump              ; pc:pc_reg|out_pc[12]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.767      ; 1.244      ;
; 0.268  ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_out_alusrc           ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.685      ; 2.969      ;
; 0.279  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[21]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.673      ; 2.968      ;
; 0.280  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[19]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.673      ; 2.969      ;
; 0.282  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[22]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.669      ; 3.467      ;
; 0.293  ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_out_alu_op[1]        ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.686      ; 2.995      ;
; 0.304  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[2]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.674      ; 3.494      ;
; 0.312  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[16]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.666      ; 3.494      ;
; 0.344  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[25]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.689      ; 3.049      ;
; 0.345  ; controle:controle_id|Jump              ; pc:pc_reg|out_pc[28]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.767      ; 1.378      ;
; 0.356  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[12]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.674      ; 3.046      ;
; 0.365  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[6]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.685      ; 3.566      ;
; 0.403  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[3]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.674      ; 3.093      ;
; 0.413  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[14]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.685      ; 3.614      ;
; 0.416  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[23]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.692      ; 3.124      ;
; 0.419  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[8]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.685      ; 3.620      ;
; 0.425  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[1]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.685      ; 3.126      ;
; 0.425  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[0]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.685      ; 3.126      ;
; 0.425  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[31]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.669      ; 3.110      ;
; 0.430  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[7]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.674      ; 3.120      ;
; 0.433  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[26]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.693      ; 3.642      ;
; 0.437  ; if_id:reg_ifid|out_instruction[26]     ; id_ex:reg_idex|idex_out_alu_op[0]        ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.686      ; 3.139      ;
; 0.439  ; controle:controle_id|Jump              ; pc:pc_reg|out_pc[5]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.767      ; 1.472      ;
; 0.441  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[4]                      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 2.693      ; 3.650      ;
; 0.486  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[29]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.680      ; 3.182      ;
; 0.490  ; if_id:reg_ifid|out_instruction[26]     ; pc:pc_reg|out_pc[28]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 2.674      ; 3.180      ;
; 0.504  ; controle:controle_id|Jump              ; pc:pc_reg|out_pc[18]                     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.766      ; 1.536      ;
; 0.515  ; ex_mem:reg_exmem|exmem_out_pc4[12]     ; mem_wb:reg_memwb|memwb_out_pc4[12]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.781      ;
; 0.516  ; ex_mem:reg_exmem|exmem_memtoreg_out[1] ; mem_wb:reg_memwb|memwb_out_memtoreg[1]   ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; ex_mem:reg_exmem|exmem_out_pc4[13]     ; mem_wb:reg_memwb|memwb_out_pc4[13]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; ex_mem:reg_exmem|exmem_out_pc4[17]     ; mem_wb:reg_memwb|memwb_out_pc4[17]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; id_ex:reg_idex|idex_out_pc4[1]         ; ex_mem:reg_exmem|exmem_adderesult_out[1] ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; id_ex:reg_idex|idex_mem_write_out      ; ex_mem:reg_exmem|exmem_memwrite_out      ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; ex_mem:reg_exmem|exmem_out_pc4[18]     ; mem_wb:reg_memwb|memwb_out_pc4[18]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; ex_mem:reg_exmem|exmem_out_pc4[19]     ; mem_wb:reg_memwb|memwb_out_pc4[19]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; ex_mem:reg_exmem|exmem_out_pc4[20]     ; mem_wb:reg_memwb|memwb_out_pc4[20]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; if_id:reg_ifid|out_pc4[22]             ; id_ex:reg_idex|idex_out_pc4[22]          ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.517  ; if_id:reg_ifid|out_pc4[12]             ; id_ex:reg_idex|idex_out_pc4[12]          ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.783      ;
; 0.518  ; if_id:reg_ifid|out_pc4[0]              ; id_ex:reg_idex|idex_out_pc4[0]           ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.784      ;
; 0.519  ; ex_mem:reg_exmem|exmem_out_pc4[7]      ; mem_wb:reg_memwb|memwb_out_pc4[7]        ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; ex_mem:reg_exmem|exmem_out_pc4[10]     ; mem_wb:reg_memwb|memwb_out_pc4[10]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; if_id:reg_ifid|out_pc4[2]              ; id_ex:reg_idex|idex_out_pc4[2]           ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; ex_mem:reg_exmem|exmem_out_pc4[3]      ; mem_wb:reg_memwb|memwb_out_pc4[3]        ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; ex_mem:reg_exmem|exmem_out_pc4[2]      ; mem_wb:reg_memwb|memwb_out_pc4[2]        ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.521  ; ex_mem:reg_exmem|exmem_out_pc4[23]     ; mem_wb:reg_memwb|memwb_out_pc4[23]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.521  ; ex_mem:reg_exmem|exmem_out_pc4[24]     ; mem_wb:reg_memwb|memwb_out_pc4[24]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.523  ; id_ex:reg_idex|idex_out_pc4[3]         ; ex_mem:reg_exmem|exmem_out_pc4[3]        ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; id_ex:reg_idex|idex_out_pc4[7]         ; ex_mem:reg_exmem|exmem_out_pc4[7]        ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; ex_mem:reg_exmem|exmem_out_pc4[11]     ; mem_wb:reg_memwb|memwb_out_pc4[11]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; id_ex:reg_idex|idex_out_pc4[17]        ; ex_mem:reg_exmem|exmem_out_pc4[17]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; ex_mem:reg_exmem|exmem_out_pc4[30]     ; mem_wb:reg_memwb|memwb_out_pc4[30]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; ex_mem:reg_exmem|exmem_out_pc4[9]      ; mem_wb:reg_memwb|memwb_out_pc4[9]        ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; id_ex:reg_idex|idex_out_pc4[24]        ; ex_mem:reg_exmem|exmem_out_pc4[24]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; ex_mem:reg_exmem|exmem_out_pc4[28]     ; mem_wb:reg_memwb|memwb_out_pc4[28]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; id_ex:reg_idex|idex_out_pc4[19]        ; ex_mem:reg_exmem|exmem_out_pc4[19]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; id_ex:reg_idex|idex_out_pc4[29]        ; ex_mem:reg_exmem|exmem_out_pc4[29]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; id_ex:reg_idex|idex_mem_to_reg_out[0]  ; ex_mem:reg_exmem|exmem_memtoreg_out[0]   ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; id_ex:reg_idex|idex_out_pc4[26]        ; ex_mem:reg_exmem|exmem_out_pc4[26]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; ex_mem:reg_exmem|exmem_out_pc4[26]     ; mem_wb:reg_memwb|memwb_out_pc4[26]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; id_ex:reg_idex|idex_out_pc4[27]        ; ex_mem:reg_exmem|exmem_out_pc4[27]       ; clock                              ; clock       ; 0.000        ; 0.000      ; 0.793      ;
+--------+----------------------------------------+------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'if_id:reg_ifid|out_instruction[26]'                                                                                                               ;
+-------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                   ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+
; 1.735 ; if_id:reg_ifid|out_instruction[3]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.767     ; 0.968      ;
; 1.753 ; if_id:reg_ifid|out_instruction[3]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.285     ; 0.968      ;
; 2.753 ; if_id:reg_ifid|out_instruction[1]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.767     ; 1.986      ;
; 2.771 ; if_id:reg_ifid|out_instruction[1]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.285     ; 1.986      ;
; 2.778 ; if_id:reg_ifid|out_instruction[27] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -1.377     ; 1.401      ;
; 2.796 ; if_id:reg_ifid|out_instruction[27] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.895     ; 1.401      ;
; 2.886 ; if_id:reg_ifid|out_instruction[4]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.767     ; 2.119      ;
; 2.904 ; if_id:reg_ifid|out_instruction[4]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.285     ; 2.119      ;
; 2.982 ; if_id:reg_ifid|out_instruction[2]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.767     ; 2.215      ;
; 3.000 ; if_id:reg_ifid|out_instruction[2]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.285     ; 2.215      ;
; 3.023 ; if_id:reg_ifid|out_instruction[29] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -1.377     ; 1.646      ;
; 3.028 ; if_id:reg_ifid|out_instruction[5]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.767     ; 2.261      ;
; 3.041 ; if_id:reg_ifid|out_instruction[29] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.895     ; 1.646      ;
; 3.046 ; if_id:reg_ifid|out_instruction[5]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.285     ; 2.261      ;
; 3.046 ; if_id:reg_ifid|out_instruction[28] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -1.377     ; 1.669      ;
; 3.064 ; if_id:reg_ifid|out_instruction[28] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.895     ; 1.669      ;
; 3.324 ; if_id:reg_ifid|out_instruction[31] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -1.377     ; 1.947      ;
; 3.342 ; if_id:reg_ifid|out_instruction[31] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.895     ; 1.947      ;
+-------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg17 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'if_id:reg_ifid|out_instruction[26]'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle:controle_id|Jump           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle:controle_id|Jump           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle:controle_id|Jump           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle:controle_id|Jump           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Jump|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle_id|Jump|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Jump|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle_id|Jump|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux12~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux12~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle_id|Mux20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle_id|Mux20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; reg_ifid|out_instruction[26]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; reg_ifid|out_instruction[26]|regout ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Saida_FPGA_7seg_0[*]  ; clock      ; 16.536 ; 16.536 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 16.290 ; 16.290 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 16.469 ; 16.469 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 16.307 ; 16.307 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 15.980 ; 15.980 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 16.536 ; 16.536 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 16.011 ; 16.011 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 16.282 ; 16.282 ; Fall       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 16.416 ; 16.416 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 16.416 ; 16.416 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 15.581 ; 15.581 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 15.599 ; 15.599 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 15.780 ; 15.780 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 15.322 ; 15.322 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 15.304 ; 15.304 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 15.552 ; 15.552 ; Fall       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 16.331 ; 16.331 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 16.331 ; 16.331 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 16.317 ; 16.317 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 15.830 ; 15.830 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 15.868 ; 15.868 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 16.095 ; 16.095 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 16.101 ; 16.101 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 16.329 ; 16.329 ; Fall       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 15.856 ; 15.856 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 15.472 ; 15.472 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 15.471 ; 15.471 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 15.710 ; 15.710 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 15.503 ; 15.503 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 15.713 ; 15.713 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 15.498 ; 15.498 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 15.856 ; 15.856 ; Fall       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 16.168 ; 16.168 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 15.939 ; 15.939 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 15.924 ; 15.924 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 15.961 ; 15.961 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 16.135 ; 16.135 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 15.944 ; 15.944 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 16.168 ; 16.168 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 16.157 ; 16.157 ; Fall       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 16.905 ; 16.905 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 16.904 ; 16.904 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 16.667 ; 16.667 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 16.439 ; 16.439 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 16.820 ; 16.820 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 16.905 ; 16.905 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 16.661 ; 16.661 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 16.890 ; 16.890 ; Fall       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 16.678 ; 16.678 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 16.230 ; 16.230 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 16.177 ; 16.177 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 16.662 ; 16.662 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 16.678 ; 16.678 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 16.447 ; 16.447 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 16.670 ; 16.670 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 16.458 ; 16.458 ; Fall       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 18.598 ; 18.598 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 18.316 ; 18.316 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 18.098 ; 18.098 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 18.340 ; 18.340 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 18.312 ; 18.312 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 18.089 ; 18.089 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 18.304 ; 18.304 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 18.598 ; 18.598 ; Fall       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Saida_FPGA_7seg_0[*]  ; clock      ; 8.654  ; 8.654  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 8.964  ; 8.964  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 9.143  ; 9.143  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 8.981  ; 8.981  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 8.654  ; 8.654  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 9.210  ; 9.210  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 8.685  ; 8.685  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 8.956  ; 8.956  ; Fall       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 9.077  ; 9.077  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 10.192 ; 10.192 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 9.356  ; 9.356  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 9.369  ; 9.369  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 9.553  ; 9.553  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 9.096  ; 9.096  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 9.077  ; 9.077  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 9.331  ; 9.331  ; Fall       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 8.245  ; 8.245  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 8.721  ; 8.721  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 8.708  ; 8.708  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 8.248  ; 8.248  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 8.245  ; 8.245  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 8.477  ; 8.477  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 8.490  ; 8.490  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 8.719  ; 8.719  ; Fall       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 8.563  ; 8.563  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 8.564  ; 8.564  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 8.563  ; 8.563  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 8.797  ; 8.797  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 8.595  ; 8.595  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 8.799  ; 8.799  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 8.591  ; 8.591  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 8.950  ; 8.950  ; Fall       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 9.881  ; 9.881  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 9.899  ; 9.899  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 9.881  ; 9.881  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 9.886  ; 9.886  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 10.121 ; 10.121 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 9.894  ; 9.894  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 10.119 ; 10.119 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 10.119 ; 10.119 ; Fall       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 8.811  ; 8.811  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 9.252  ; 9.252  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 9.012  ; 9.012  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 8.811  ; 8.811  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 9.165  ; 9.165  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 9.245  ; 9.245  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 9.005  ; 9.005  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 9.233  ; 9.233  ; Fall       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 8.645  ; 8.645  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 8.683  ; 8.683  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 8.645  ; 8.645  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 9.139  ; 9.139  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 9.133  ; 9.133  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 8.905  ; 8.905  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 9.123  ; 9.123  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 8.916  ; 8.916  ; Fall       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 9.540  ; 9.540  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 9.765  ; 9.765  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 9.543  ; 9.543  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 9.786  ; 9.786  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 9.760  ; 9.760  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 9.540  ; 9.540  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 9.783  ; 9.783  ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 10.039 ; 10.039 ; Fall       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Propagation Delay                                                            ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 8.410  ; 8.410  ; 8.410  ; 8.410  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 8.613  ; 8.613  ; 8.613  ; 8.613  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 8.449  ; 8.449  ; 8.449  ; 8.449  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 8.130  ; 8.130  ; 8.130  ; 8.130  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 8.424  ; 8.424  ; 8.424  ; 8.424  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 9.410  ; 9.410  ; 9.410  ; 9.410  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 8.556  ; 8.556  ; 8.556  ; 8.556  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 8.307  ; 8.307  ; 8.307  ; 8.307  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 8.289  ; 8.289  ; 8.289  ; 8.289  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 8.541  ; 8.541  ; 8.541  ; 8.541  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 8.314  ; 8.314  ; 8.314  ; 8.314  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 7.827  ; 7.827  ; 7.827  ; 7.827  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 7.865  ; 7.865  ; 7.865  ; 7.865  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 8.092  ; 8.092  ; 8.092  ; 8.092  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 8.098  ; 8.098  ; 8.098  ; 8.098  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 8.326  ; 8.326  ; 8.326  ; 8.326  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 7.813  ; 7.813  ; 7.813  ; 7.813  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 7.843  ; 7.843  ; 7.843  ; 7.843  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 7.874  ; 7.874  ; 7.874  ; 7.874  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 8.053  ; 8.053  ; 8.053  ; 8.053  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 7.872  ; 7.872  ; 7.872  ; 7.872  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 8.231  ; 8.231  ; 8.231  ; 8.231  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 9.447  ; 9.447  ; 9.447  ; 9.447  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 9.432  ; 9.432  ; 9.432  ; 9.432  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 9.468  ; 9.468  ; 9.468  ; 9.468  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 9.453  ; 9.453  ; 9.453  ; 9.453  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 9.676  ; 9.676  ; 9.676  ; 9.676  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 9.015  ; 9.015  ; 9.015  ; 9.015  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 8.789  ; 8.789  ; 8.789  ; 8.789  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 8.573  ; 8.573  ; 8.573  ; 8.573  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 8.931  ; 8.931  ; 8.931  ; 8.931  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 9.021  ; 9.021  ; 9.021  ; 9.021  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 8.778  ; 8.778  ; 8.778  ; 8.778  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 9.001  ; 9.001  ; 9.001  ; 9.001  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 9.683  ; 9.683  ; 9.683  ; 9.683  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 9.454  ; 9.454  ; 9.454  ; 9.454  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 9.677  ; 9.677  ; 9.677  ; 9.677  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 9.822  ; 9.822  ; 9.822  ; 9.822  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 9.604  ; 9.604  ; 9.604  ; 9.604  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 9.846  ; 9.846  ; 9.846  ; 9.846  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 9.818  ; 9.818  ; 9.818  ; 9.818  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 9.595  ; 9.595  ; 9.595  ; 9.595  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 9.810  ; 9.810  ; 9.810  ; 9.810  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 8.258  ; 8.258  ; 8.258  ; 8.258  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 8.453  ; 8.453  ; 8.453  ; 8.453  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 8.289  ; 8.289  ; 8.289  ; 8.289  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 8.504  ; 8.504  ; 8.504  ; 8.504  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 8.000  ; 8.000  ; 8.000  ; 8.000  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 8.264  ; 8.264  ; 8.264  ; 8.264  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 9.575  ; 9.575  ; 9.575  ; 9.575  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 8.721  ; 8.721  ; 8.721  ; 8.721  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 8.939  ; 8.939  ; 8.939  ; 8.939  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 8.706  ; 8.706  ; 8.706  ; 8.706  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 8.978  ; 8.978  ; 8.978  ; 8.978  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 8.964  ; 8.964  ; 8.964  ; 8.964  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 8.515  ; 8.515  ; 8.515  ; 8.515  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 8.742  ; 8.742  ; 8.742  ; 8.742  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 8.748  ; 8.748  ; 8.748  ; 8.748  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 8.976  ; 8.976  ; 8.976  ; 8.976  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 8.649  ; 8.649  ; 8.649  ; 8.649  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 8.679  ; 8.679  ; 8.679  ; 8.679  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 8.912  ; 8.912  ; 8.912  ; 8.912  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 8.710  ; 8.710  ; 8.710  ; 8.710  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 8.889  ; 8.889  ; 8.889  ; 8.889  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 9.067  ; 9.067  ; 9.067  ; 9.067  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 9.576  ; 9.576  ; 9.576  ; 9.576  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 9.561  ; 9.561  ; 9.561  ; 9.561  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 9.772  ; 9.772  ; 9.772  ; 9.772  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 9.581  ; 9.581  ; 9.581  ; 9.581  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 9.805  ; 9.805  ; 9.805  ; 9.805  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 9.794  ; 9.794  ; 9.794  ; 9.794  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 8.439  ; 8.439  ; 8.439  ; 8.439  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 8.211  ; 8.211  ; 8.211  ; 8.211  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 8.592  ; 8.592  ; 8.592  ; 8.592  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 8.677  ; 8.677  ; 8.677  ; 8.677  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 8.433  ; 8.433  ; 8.433  ; 8.433  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 8.662  ; 8.662  ; 8.662  ; 8.662  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 9.136  ; 9.136  ; 9.136  ; 9.136  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 9.158  ; 9.158  ; 9.158  ; 9.158  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 8.928  ; 8.928  ; 8.928  ; 8.928  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 9.151  ; 9.151  ; 9.151  ; 9.151  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 9.603  ; 9.603  ; 9.603  ; 9.603  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 9.389  ; 9.389  ; 9.389  ; 9.389  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 9.608  ; 9.608  ; 9.608  ; 9.608  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 9.376  ; 9.376  ; 9.376  ; 9.376  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 9.892  ; 9.892  ; 9.892  ; 9.892  ;
+-------------------+----------------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Minimum Propagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 7.331 ; 7.331 ; 7.331 ; 7.331 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 6.842 ; 6.842 ; 6.842 ; 6.842 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 7.398 ; 7.398 ; 7.398 ; 7.398 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 6.873 ; 6.873 ; 6.873 ; 6.873 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 8.383 ; 8.383 ; 8.383 ; 8.383 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 7.537 ; 7.537 ; 7.537 ; 7.537 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 7.529 ; 7.529 ; 7.529 ; 7.529 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 7.747 ; 7.747 ; 7.747 ; 7.747 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 7.280 ; 7.280 ; 7.280 ; 7.280 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 7.262 ; 7.262 ; 7.262 ; 7.262 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 7.514 ; 7.514 ; 7.514 ; 7.514 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 7.156 ; 7.156 ; 7.156 ; 7.156 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 6.683 ; 6.683 ; 6.683 ; 6.683 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 6.912 ; 6.912 ; 6.912 ; 6.912 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 6.925 ; 6.925 ; 6.925 ; 6.925 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 7.154 ; 7.154 ; 7.154 ; 7.154 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 6.698 ; 6.698 ; 6.698 ; 6.698 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 6.933 ; 6.933 ; 6.933 ; 6.933 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 6.725 ; 6.725 ; 6.725 ; 6.725 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 7.532 ; 7.532 ; 7.532 ; 7.532 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 7.514 ; 7.514 ; 7.514 ; 7.514 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 7.754 ; 7.754 ; 7.754 ; 7.754 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 7.527 ; 7.527 ; 7.527 ; 7.527 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 7.752 ; 7.752 ; 7.752 ; 7.752 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 7.752 ; 7.752 ; 7.752 ; 7.752 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 8.143 ; 8.143 ; 8.143 ; 8.143 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 7.903 ; 7.903 ; 7.903 ; 7.903 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 7.702 ; 7.702 ; 7.702 ; 7.702 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 8.056 ; 8.056 ; 8.056 ; 8.056 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 8.136 ; 8.136 ; 8.136 ; 8.136 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 7.896 ; 7.896 ; 7.896 ; 7.896 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 8.124 ; 8.124 ; 8.124 ; 8.124 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 8.324 ; 8.324 ; 8.324 ; 8.324 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 8.286 ; 8.286 ; 8.286 ; 8.286 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 8.780 ; 8.780 ; 8.780 ; 8.780 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 8.546 ; 8.546 ; 8.546 ; 8.546 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 8.764 ; 8.764 ; 8.764 ; 8.764 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 8.557 ; 8.557 ; 8.557 ; 8.557 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 8.326 ; 8.326 ; 8.326 ; 8.326 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 8.103 ; 8.103 ; 8.103 ; 8.103 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 8.347 ; 8.347 ; 8.347 ; 8.347 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 8.324 ; 8.324 ; 8.324 ; 8.324 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 8.111 ; 8.111 ; 8.111 ; 8.111 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 8.354 ; 8.354 ; 8.354 ; 8.354 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 8.612 ; 8.612 ; 8.612 ; 8.612 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 7.387 ; 7.387 ; 7.387 ; 7.387 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 7.566 ; 7.566 ; 7.566 ; 7.566 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 7.404 ; 7.404 ; 7.404 ; 7.404 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 7.081 ; 7.081 ; 7.081 ; 7.081 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 7.633 ; 7.633 ; 7.633 ; 7.633 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 7.111 ; 7.111 ; 7.111 ; 7.111 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 7.956 ; 7.956 ; 7.956 ; 7.956 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 7.112 ; 7.112 ; 7.112 ; 7.112 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 7.130 ; 7.130 ; 7.130 ; 7.130 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 7.320 ; 7.320 ; 7.320 ; 7.320 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 6.835 ; 6.835 ; 6.835 ; 6.835 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 7.087 ; 7.087 ; 7.087 ; 7.087 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 7.398 ; 7.398 ; 7.398 ; 7.398 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 7.385 ; 7.385 ; 7.385 ; 7.385 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 6.924 ; 6.924 ; 6.924 ; 6.924 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 6.923 ; 6.923 ; 6.923 ; 6.923 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 7.153 ; 7.153 ; 7.153 ; 7.153 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 7.166 ; 7.166 ; 7.166 ; 7.166 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 7.396 ; 7.396 ; 7.396 ; 7.396 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 6.954 ; 6.954 ; 6.954 ; 6.954 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 6.987 ; 6.987 ; 6.987 ; 6.987 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 7.229 ; 7.229 ; 7.229 ; 7.229 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 7.016 ; 7.016 ; 7.016 ; 7.016 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 7.373 ; 7.373 ; 7.373 ; 7.373 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 7.983 ; 7.983 ; 7.983 ; 7.983 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 7.968 ; 7.968 ; 7.968 ; 7.968 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 8.005 ; 8.005 ; 8.005 ; 8.005 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 8.179 ; 8.179 ; 8.179 ; 8.179 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 7.988 ; 7.988 ; 7.988 ; 7.988 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 8.212 ; 8.212 ; 8.212 ; 8.212 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 8.201 ; 8.201 ; 8.201 ; 8.201 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 7.727 ; 7.727 ; 7.727 ; 7.727 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 7.281 ; 7.281 ; 7.281 ; 7.281 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 7.635 ; 7.635 ; 7.635 ; 7.635 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 7.724 ; 7.724 ; 7.724 ; 7.724 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 7.480 ; 7.480 ; 7.480 ; 7.480 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 7.533 ; 7.533 ; 7.533 ; 7.533 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 7.480 ; 7.480 ; 7.480 ; 7.480 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 7.965 ; 7.965 ; 7.965 ; 7.965 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 7.981 ; 7.981 ; 7.981 ; 7.981 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 7.750 ; 7.750 ; 7.750 ; 7.750 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 7.973 ; 7.973 ; 7.973 ; 7.973 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 7.761 ; 7.761 ; 7.761 ; 7.761 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 8.260 ; 8.260 ; 8.260 ; 8.260 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 8.281 ; 8.281 ; 8.281 ; 8.281 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 8.255 ; 8.255 ; 8.255 ; 8.255 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 8.035 ; 8.035 ; 8.035 ; 8.035 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 8.278 ; 8.278 ; 8.278 ; 8.278 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 8.534 ; 8.534 ; 8.534 ; 8.534 ;
+-------------------+----------------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -3.032 ; -610.207      ;
; if_id:reg_ifid|out_instruction[26] ; -1.555 ; -1.555        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -1.329 ; -20.860       ;
; if_id:reg_ifid|out_instruction[26] ; 1.297  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -2.000 ; -1562.088     ;
; if_id:reg_ifid|out_instruction[26] ; 0.500  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.032 ; id_ex:reg_idex|idex_out_alusrc                                                                        ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 4.059      ;
; -2.954 ; id_ex:reg_idex|idex_out_immediate[3]                                                                  ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; 0.006      ; 3.992      ;
; -2.904 ; id_ex:reg_idex|idex_out_immediate[2]                                                                  ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.012     ; 3.924      ;
; -2.863 ; id_ex:reg_idex|idex_out_reg1[6]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.890      ;
; -2.859 ; id_ex:reg_idex|idex_out_immediate[0]                                                                  ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.886      ;
; -2.852 ; id_ex:reg_idex|idex_out_immediate[4]                                                                  ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.879      ;
; -2.842 ; id_ex:reg_idex|idex_out_reg2[0]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.869      ;
; -2.841 ; id_ex:reg_idex|idex_out_reg1[1]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.868      ;
; -2.839 ; id_ex:reg_idex|idex_out_reg2[2]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.012     ; 3.859      ;
; -2.837 ; id_ex:reg_idex|idex_out_immediate[1]                                                                  ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.864      ;
; -2.830 ; id_ex:reg_idex|idex_out_reg1[5]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.857      ;
; -2.830 ; id_ex:reg_idex|idex_out_reg2[1]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.857      ;
; -2.828 ; id_ex:reg_idex|idex_out_reg2[4]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.855      ;
; -2.810 ; id_ex:reg_idex|idex_out_reg1[4]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.837      ;
; -2.808 ; id_ex:reg_idex|idex_out_reg2[6]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; 0.019      ; 3.859      ;
; -2.791 ; id_ex:reg_idex|idex_out_reg2[3]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; 0.006      ; 3.829      ;
; -2.766 ; id_ex:reg_idex|idex_out_reg2[5]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.793      ;
; -2.752 ; id_ex:reg_idex|idex_out_immediate[6]                                                                  ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.779      ;
; -2.739 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[7]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.717      ;
; -2.739 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[7]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.717      ;
; -2.739 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[7]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.717      ;
; -2.739 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[7]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.717      ;
; -2.739 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[7]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.717      ;
; -2.738 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[10] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.716      ;
; -2.738 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[10] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.716      ;
; -2.738 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[10] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.716      ;
; -2.738 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[10] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.716      ;
; -2.738 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[10] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.716      ;
; -2.724 ; id_ex:reg_idex|idex_out_immediate[7]                                                                  ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.751      ;
; -2.702 ; id_ex:reg_idex|idex_out_reg2[7]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.729      ;
; -2.697 ; id_ex:reg_idex|idex_out_reg1[2]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.724      ;
; -2.686 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[1]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.664      ;
; -2.686 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[1]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.664      ;
; -2.686 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[1]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.664      ;
; -2.686 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[1]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.664      ;
; -2.686 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[1]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.664      ;
; -2.644 ; id_ex:reg_idex|idex_out_immediate[5]                                                                  ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.671      ;
; -2.641 ; id_ex:reg_idex|idex_out_immediate[8]                                                                  ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.673      ;
; -2.633 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[10]             ; clock        ; clock       ; 1.000        ; -0.065     ; 3.600      ;
; -2.633 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[10]             ; clock        ; clock       ; 1.000        ; -0.065     ; 3.600      ;
; -2.633 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[10]             ; clock        ; clock       ; 1.000        ; -0.065     ; 3.600      ;
; -2.633 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[10]             ; clock        ; clock       ; 1.000        ; -0.065     ; 3.600      ;
; -2.633 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[10]             ; clock        ; clock       ; 1.000        ; -0.065     ; 3.600      ;
; -2.630 ; id_ex:reg_idex|idex_out_immediate[15]                                                                 ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.008     ; 3.654      ;
; -2.625 ; id_ex:reg_idex|idex_out_alu_op[1]                                                                     ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.652      ;
; -2.608 ; id_ex:reg_idex|idex_out_reg2[9]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.635      ;
; -2.599 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[5]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.577      ;
; -2.599 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[5]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.577      ;
; -2.599 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[5]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.577      ;
; -2.599 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[5]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.577      ;
; -2.599 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[5]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.577      ;
; -2.591 ; id_ex:reg_idex|idex_out_reg2[8]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.623      ;
; -2.585 ; id_ex:reg_idex|idex_out_reg2[13]                                                                      ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; 0.013      ; 3.630      ;
; -2.584 ; id_ex:reg_idex|idex_out_alu_op[0]                                                                     ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.611      ;
; -2.560 ; id_ex:reg_idex|idex_out_reg1[0]                                                                       ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.587      ;
; -2.559 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[2]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.526      ;
; -2.559 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[2]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.526      ;
; -2.559 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[2]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.526      ;
; -2.559 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[2]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.526      ;
; -2.559 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[2]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.526      ;
; -2.556 ; id_ex:reg_idex|idex_out_reg1[15]                                                                      ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.583      ;
; -2.550 ; id_ex:reg_idex|idex_out_reg2[11]                                                                      ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; 0.013      ; 3.595      ;
; -2.550 ; id_ex:reg_idex|idex_out_immediate[10]                                                                 ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.004     ; 3.578      ;
; -2.545 ; id_ex:reg_idex|idex_out_immediate[11]                                                                 ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; 0.013      ; 3.590      ;
; -2.542 ; id_ex:reg_idex|idex_out_reg2[10]                                                                      ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.004     ; 3.570      ;
; -2.525 ; id_ex:reg_idex|idex_out_alu_op[2]                                                                     ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.552      ;
; -2.524 ; id_ex:reg_idex|idex_out_reg2[14]                                                                      ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; 0.013      ; 3.569      ;
; -2.498 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[12]             ; clock        ; clock       ; 1.000        ; -0.065     ; 3.465      ;
; -2.498 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[12]             ; clock        ; clock       ; 1.000        ; -0.065     ; 3.465      ;
; -2.498 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[12]             ; clock        ; clock       ; 1.000        ; -0.065     ; 3.465      ;
; -2.498 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[12]             ; clock        ; clock       ; 1.000        ; -0.065     ; 3.465      ;
; -2.498 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[12]             ; clock        ; clock       ; 1.000        ; -0.065     ; 3.465      ;
; -2.494 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[2]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.472      ;
; -2.494 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[2]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.472      ;
; -2.494 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[2]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.472      ;
; -2.494 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[2]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.472      ;
; -2.494 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[2]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.472      ;
; -2.486 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg2[17] ; clock        ; clock       ; 1.000        ; -0.062     ; 3.456      ;
; -2.486 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg2[17] ; clock        ; clock       ; 1.000        ; -0.062     ; 3.456      ;
; -2.486 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg2[17] ; clock        ; clock       ; 1.000        ; -0.062     ; 3.456      ;
; -2.486 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg2[17] ; clock        ; clock       ; 1.000        ; -0.062     ; 3.456      ;
; -2.486 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg2[17] ; clock        ; clock       ; 1.000        ; -0.062     ; 3.456      ;
; -2.482 ; id_ex:reg_idex|idex_out_immediate[12]                                                                 ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.004     ; 3.510      ;
; -2.476 ; id_ex:reg_idex|idex_out_reg1[13]                                                                      ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.503      ;
; -2.473 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[27]             ; clock        ; clock       ; 1.000        ; -0.055     ; 3.450      ;
; -2.473 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[27]             ; clock        ; clock       ; 1.000        ; -0.055     ; 3.450      ;
; -2.473 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[27]             ; clock        ; clock       ; 1.000        ; -0.055     ; 3.450      ;
; -2.473 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[27]             ; clock        ; clock       ; 1.000        ; -0.055     ; 3.450      ;
; -2.473 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[27]             ; clock        ; clock       ; 1.000        ; -0.055     ; 3.450      ;
; -2.471 ; id_ex:reg_idex|idex_out_immediate[9]                                                                  ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.005     ; 3.498      ;
; -2.467 ; id_ex:reg_idex|idex_out_reg2[12]                                                                      ; ex_mem:reg_exmem|exmem_zero_out  ; clock        ; clock       ; 1.000        ; -0.004     ; 3.495      ;
; -2.464 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[13] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.442      ;
; -2.464 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[13] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.442      ;
; -2.464 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[13] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.442      ;
; -2.464 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[13] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.442      ;
; -2.464 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[13] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.442      ;
; -2.462 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[8]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.440      ;
; -2.462 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[8]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.440      ;
; -2.462 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[8]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.440      ;
; -2.462 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[8]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.440      ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'if_id:reg_ifid|out_instruction[26]'                                                                                                               ;
+--------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                   ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+
; -1.555 ; if_id:reg_ifid|out_instruction[5]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.606     ; 1.053      ;
; -1.537 ; if_id:reg_ifid|out_instruction[2]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.606     ; 1.035      ;
; -1.522 ; if_id:reg_ifid|out_instruction[31] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.716     ; 0.910      ;
; -1.467 ; if_id:reg_ifid|out_instruction[4]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.606     ; 0.965      ;
; -1.414 ; if_id:reg_ifid|out_instruction[1]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.606     ; 0.912      ;
; -1.381 ; if_id:reg_ifid|out_instruction[28] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.716     ; 0.769      ;
; -1.356 ; if_id:reg_ifid|out_instruction[29] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.716     ; 0.744      ;
; -1.266 ; if_id:reg_ifid|out_instruction[27] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.716     ; 0.654      ;
; -1.256 ; if_id:reg_ifid|out_instruction[5]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.807     ; 1.053      ;
; -1.238 ; if_id:reg_ifid|out_instruction[2]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.807     ; 1.035      ;
; -1.223 ; if_id:reg_ifid|out_instruction[31] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.917     ; 0.910      ;
; -1.168 ; if_id:reg_ifid|out_instruction[4]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.807     ; 0.965      ;
; -1.115 ; if_id:reg_ifid|out_instruction[1]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.807     ; 0.912      ;
; -1.082 ; if_id:reg_ifid|out_instruction[28] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.917     ; 0.769      ;
; -1.057 ; if_id:reg_ifid|out_instruction[29] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.917     ; 0.744      ;
; -0.992 ; if_id:reg_ifid|out_instruction[3]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.500        ; -0.606     ; 0.490      ;
; -0.967 ; if_id:reg_ifid|out_instruction[27] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.917     ; 0.654      ;
; -0.693 ; if_id:reg_ifid|out_instruction[3]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 1.000        ; -0.807     ; 0.490      ;
+--------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                        ;
+--------+------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.329 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_mem_to_reg_out[1] ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.642      ; 0.606      ;
; -0.989 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_regwrite_out      ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.642      ; 0.946      ;
; -0.829 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_mem_to_reg_out[1] ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.642      ; 0.606      ;
; -0.824 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_mem_write_out     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.642      ; 1.111      ;
; -0.684 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_out_alu_op[2]     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.660      ; 1.269      ;
; -0.664 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[5]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.649      ; 1.278      ;
; -0.634 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[17]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.663      ; 1.322      ;
; -0.624 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[10]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.649      ; 1.318      ;
; -0.617 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[19]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.648      ; 1.324      ;
; -0.617 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[21]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.648      ; 1.324      ;
; -0.580 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[25]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.663      ; 1.376      ;
; -0.573 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_out_alusrc        ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.660      ; 1.380      ;
; -0.549 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[12]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.649      ; 1.393      ;
; -0.546 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[3]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.649      ; 1.396      ;
; -0.546 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[7]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.649      ; 1.396      ;
; -0.541 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[23]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.666      ; 1.418      ;
; -0.537 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_out_alu_op[1]     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.660      ; 1.416      ;
; -0.525 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[31]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.644      ; 1.412      ;
; -0.516 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[29]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.655      ; 1.432      ;
; -0.503 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[10]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.807      ; 0.456      ;
; -0.495 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[27]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.659      ; 1.457      ;
; -0.494 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_out_alu_op[0]     ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.660      ; 1.459      ;
; -0.489 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_regwrite_out      ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.642      ; 0.946      ;
; -0.487 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[20]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.648      ; 1.454      ;
; -0.485 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[18]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.648      ; 1.456      ;
; -0.482 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[13]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.642      ; 1.453      ;
; -0.480 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[28]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.649      ; 1.462      ;
; -0.444 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_mem_to_reg_out[0] ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.642      ; 1.491      ;
; -0.444 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[24]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.666      ; 1.515      ;
; -0.430 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[1]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.660      ; 1.523      ;
; -0.430 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[0]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.660      ; 1.523      ;
; -0.428 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[12]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.807      ; 0.531      ;
; -0.419 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[9]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.655      ; 1.529      ;
; -0.413 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[15]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.642      ; 1.522      ;
; -0.405 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[11]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.642      ; 1.530      ;
; -0.394 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[30]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.666      ; 1.565      ;
; -0.373 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[2]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.649      ; 1.569      ;
; -0.362 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[22]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.644      ; 1.575      ;
; -0.359 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[28]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.807      ; 0.600      ;
; -0.343 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[26]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.667      ; 1.617      ;
; -0.339 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[4]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.667      ; 1.621      ;
; -0.337 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[5]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.807      ; 0.622      ;
; -0.329 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[16]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.642      ; 1.606      ;
; -0.324 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_mem_write_out     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.642      ; 1.111      ;
; -0.319 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[14]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.660      ; 1.634      ;
; -0.304 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[6]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.660      ; 1.649      ;
; -0.294 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[8]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 1.659      ; 1.658      ;
; -0.292 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[18]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.806      ; 0.666      ;
; -0.273 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[30]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.824      ; 0.703      ;
; -0.212 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[22]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.802      ; 0.742      ;
; -0.208 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[20]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.806      ; 0.750      ;
; -0.208 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[16]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.800      ; 0.744      ;
; -0.206 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[21]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.806      ; 0.752      ;
; -0.203 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[9]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.813      ; 0.762      ;
; -0.192 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[24]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.824      ; 0.784      ;
; -0.191 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[3]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.807      ; 0.768      ;
; -0.191 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[2]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.807      ; 0.768      ;
; -0.184 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_out_alu_op[2]     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.660      ; 1.269      ;
; -0.179 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[1]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.818      ; 0.791      ;
; -0.173 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[8]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.817      ; 0.796      ;
; -0.171 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[29]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.813      ; 0.794      ;
; -0.170 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[6]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.818      ; 0.800      ;
; -0.167 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[14]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.818      ; 0.803      ;
; -0.167 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[0]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.818      ; 0.803      ;
; -0.166 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[13]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.800      ; 0.786      ;
; -0.166 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[15]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.800      ; 0.786      ;
; -0.165 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[11]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.800      ; 0.787      ;
; -0.164 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[5]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.649      ; 1.278      ;
; -0.161 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[31]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.802      ; 0.793      ;
; -0.152 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[23]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.824      ; 0.824      ;
; -0.142 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[26]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.825      ; 0.835      ;
; -0.139 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[4]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.825      ; 0.838      ;
; -0.136 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[7]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.807      ; 0.823      ;
; -0.134 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[17]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.663      ; 1.322      ;
; -0.124 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[10]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.649      ; 1.318      ;
; -0.121 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[19]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.806      ; 0.837      ;
; -0.121 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[25]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.821      ; 0.852      ;
; -0.117 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[19]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.648      ; 1.324      ;
; -0.117 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[21]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.648      ; 1.324      ;
; -0.102 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[17]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.821      ; 0.871      ;
; -0.080 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[25]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.663      ; 1.376      ;
; -0.073 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_out_alusrc        ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.660      ; 1.380      ;
; -0.049 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[12]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.649      ; 1.393      ;
; -0.046 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[3]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.649      ; 1.396      ;
; -0.046 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[7]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.649      ; 1.396      ;
; -0.041 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[23]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.666      ; 1.418      ;
; -0.041 ; controle:controle_id|Jump          ; pc:pc_reg|out_pc[27]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; 0.000        ; 0.817      ; 0.928      ;
; -0.037 ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_out_alu_op[1]     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.660      ; 1.416      ;
; -0.025 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[31]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.644      ; 1.412      ;
; -0.016 ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[29]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.655      ; 1.432      ;
; 0.005  ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[27]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.659      ; 1.457      ;
; 0.006  ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_out_alu_op[0]     ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.660      ; 1.459      ;
; 0.013  ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[20]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.648      ; 1.454      ;
; 0.015  ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[18]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.648      ; 1.456      ;
; 0.018  ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[13]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.642      ; 1.453      ;
; 0.020  ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[28]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.649      ; 1.462      ;
; 0.056  ; if_id:reg_ifid|out_instruction[26] ; id_ex:reg_idex|idex_mem_to_reg_out[0] ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.642      ; 1.491      ;
; 0.056  ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[24]                  ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.666      ; 1.515      ;
; 0.070  ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[1]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.660      ; 1.523      ;
; 0.070  ; if_id:reg_ifid|out_instruction[26] ; pc:pc_reg|out_pc[0]                   ; if_id:reg_ifid|out_instruction[26] ; clock       ; -0.500       ; 1.660      ; 1.523      ;
+--------+------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'if_id:reg_ifid|out_instruction[26]'                                                                                                               ;
+-------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                   ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+
; 1.297 ; if_id:reg_ifid|out_instruction[3]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.807     ; 0.490      ;
; 1.571 ; if_id:reg_ifid|out_instruction[27] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.917     ; 0.654      ;
; 1.596 ; if_id:reg_ifid|out_instruction[3]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.606     ; 0.490      ;
; 1.661 ; if_id:reg_ifid|out_instruction[29] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.917     ; 0.744      ;
; 1.686 ; if_id:reg_ifid|out_instruction[28] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.917     ; 0.769      ;
; 1.719 ; if_id:reg_ifid|out_instruction[1]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.807     ; 0.912      ;
; 1.772 ; if_id:reg_ifid|out_instruction[4]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.807     ; 0.965      ;
; 1.827 ; if_id:reg_ifid|out_instruction[31] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.917     ; 0.910      ;
; 1.842 ; if_id:reg_ifid|out_instruction[2]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.807     ; 1.035      ;
; 1.860 ; if_id:reg_ifid|out_instruction[5]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; 0.000        ; -0.807     ; 1.053      ;
; 1.870 ; if_id:reg_ifid|out_instruction[27] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.716     ; 0.654      ;
; 1.960 ; if_id:reg_ifid|out_instruction[29] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.716     ; 0.744      ;
; 1.985 ; if_id:reg_ifid|out_instruction[28] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.716     ; 0.769      ;
; 2.018 ; if_id:reg_ifid|out_instruction[1]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.606     ; 0.912      ;
; 2.071 ; if_id:reg_ifid|out_instruction[4]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.606     ; 0.965      ;
; 2.126 ; if_id:reg_ifid|out_instruction[31] ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.716     ; 0.910      ;
; 2.141 ; if_id:reg_ifid|out_instruction[2]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.606     ; 1.035      ;
; 2.159 ; if_id:reg_ifid|out_instruction[5]  ; controle:controle_id|Jump ; clock        ; if_id:reg_ifid|out_instruction[26] ; -0.500       ; -0.606     ; 1.053      ;
+-------+------------------------------------+---------------------------+--------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|ram_block1a0~porta_datain_reg17 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'if_id:reg_ifid|out_instruction[26]'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle:controle_id|Jump           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle:controle_id|Jump           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle:controle_id|Jump           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle:controle_id|Jump           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Jump|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle_id|Jump|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Jump|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle_id|Jump|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux12~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux12~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle_id|Mux20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Fall       ; controle_id|Mux20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; controle_id|Mux20~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; if_id:reg_ifid|out_instruction[26] ; Rise       ; reg_ifid|out_instruction[26]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; if_id:reg_ifid|out_instruction[26] ; Rise       ; reg_ifid|out_instruction[26]|regout ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Saida_FPGA_7seg_0[*]  ; clock      ; 8.281 ; 8.281 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 8.167 ; 8.167 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 8.239 ; 8.239 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 8.184 ; 8.184 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 8.007 ; 8.007 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 8.281 ; 8.281 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 8.025 ; 8.025 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 8.174 ; 8.174 ; Fall       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 8.176 ; 8.176 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 8.176 ; 8.176 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 7.769 ; 7.769 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 7.779 ; 7.779 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 7.839 ; 7.839 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 7.640 ; 7.640 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 7.626 ; 7.626 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 7.753 ; 7.753 ; Fall       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 8.036 ; 8.036 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 8.036 ; 8.036 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 8.025 ; 8.025 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 7.817 ; 7.817 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 7.820 ; 7.820 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 7.923 ; 7.923 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 7.942 ; 7.942 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 8.036 ; 8.036 ; Fall       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 7.929 ; 7.929 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 7.730 ; 7.730 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 7.730 ; 7.730 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 7.840 ; 7.840 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 7.758 ; 7.758 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 7.837 ; 7.837 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 7.749 ; 7.749 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 7.929 ; 7.929 ; Fall       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 8.049 ; 8.049 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 7.941 ; 7.941 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 7.929 ; 7.929 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 7.946 ; 7.946 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 8.044 ; 8.044 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 7.945 ; 7.945 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 8.049 ; 8.049 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 8.034 ; 8.034 ; Fall       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 8.466 ; 8.466 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 8.409 ; 8.409 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 8.354 ; 8.354 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 8.265 ; 8.265 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 8.379 ; 8.379 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 8.466 ; 8.466 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 8.353 ; 8.353 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 8.388 ; 8.388 ; Fall       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 8.331 ; 8.331 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 8.125 ; 8.125 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 8.089 ; 8.089 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 8.331 ; 8.331 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 8.327 ; 8.327 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 8.221 ; 8.221 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 8.322 ; 8.322 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 8.229 ; 8.229 ; Fall       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 9.288 ; 9.288 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 9.143 ; 9.143 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 9.051 ; 9.051 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 9.169 ; 9.169 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 9.141 ; 9.141 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 9.037 ; 9.037 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 9.159 ; 9.159 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 9.288 ; 9.288 ; Fall       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Saida_FPGA_7seg_0[*]  ; clock      ; 4.679 ; 4.679 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 4.839 ; 4.839 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 4.911 ; 4.911 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 4.856 ; 4.856 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 4.679 ; 4.679 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 4.953 ; 4.953 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 4.697 ; 4.697 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 4.846 ; 4.846 ; Fall       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 4.869 ; 4.869 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 5.422 ; 5.422 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 5.015 ; 5.015 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 5.022 ; 5.022 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 5.085 ; 5.085 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 4.886 ; 4.886 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 4.869 ; 4.869 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 4.996 ; 4.996 ; Fall       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 4.503 ; 4.503 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 4.733 ; 4.733 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 4.721 ; 4.721 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 4.513 ; 4.513 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 4.503 ; 4.503 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 4.610 ; 4.610 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 4.630 ; 4.630 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 4.732 ; 4.732 ; Fall       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 4.648 ; 4.648 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 4.650 ; 4.650 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 4.648 ; 4.648 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 4.752 ; 4.752 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 4.678 ; 4.678 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 4.751 ; 4.751 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 4.669 ; 4.669 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 4.849 ; 4.849 ; Fall       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 5.184 ; 5.184 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 5.193 ; 5.193 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 5.184 ; 5.184 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 5.193 ; 5.193 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 5.303 ; 5.303 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 5.192 ; 5.192 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 5.295 ; 5.295 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 5.290 ; 5.290 ; Fall       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 4.718 ; 4.718 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 4.851 ; 4.851 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 4.799 ; 4.799 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 4.718 ; 4.718 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 4.825 ; 4.825 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 4.906 ; 4.906 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 4.798 ; 4.798 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 4.838 ; 4.838 ; Fall       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 4.667 ; 4.667 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 4.699 ; 4.699 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 4.667 ; 4.667 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 4.906 ; 4.906 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 4.901 ; 4.901 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 4.804 ; 4.804 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 4.894 ; 4.894 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 4.810 ; 4.810 ; Fall       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 5.076 ; 5.076 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 5.182 ; 5.182 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 5.088 ; 5.088 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 5.206 ; 5.206 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 5.179 ; 5.179 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 5.076 ; 5.076 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 5.199 ; 5.199 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 5.327 ; 5.327 ; Fall       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Propagation Delay                                                        ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 4.243 ; 4.243 ; 4.243 ; 4.243 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 4.315 ; 4.315 ; 4.315 ; 4.315 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 4.265 ; 4.265 ; 4.265 ; 4.265 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 4.090 ; 4.090 ; 4.090 ; 4.090 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 4.248 ; 4.248 ; 4.248 ; 4.248 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 4.679 ; 4.679 ; 4.679 ; 4.679 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 4.269 ; 4.269 ; 4.269 ; 4.269 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 4.338 ; 4.338 ; 4.338 ; 4.338 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 4.136 ; 4.136 ; 4.136 ; 4.136 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 4.115 ; 4.115 ; 4.115 ; 4.115 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 4.243 ; 4.243 ; 4.243 ; 4.243 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 4.138 ; 4.138 ; 4.138 ; 4.138 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 3.930 ; 3.930 ; 3.930 ; 3.930 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 3.933 ; 3.933 ; 3.933 ; 3.933 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 4.036 ; 4.036 ; 4.036 ; 4.036 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 4.055 ; 4.055 ; 4.055 ; 4.055 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 3.997 ; 3.997 ; 3.997 ; 3.997 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 3.994 ; 3.994 ; 3.994 ; 3.994 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 4.102 ; 4.102 ; 4.102 ; 4.102 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 4.025 ; 4.025 ; 4.025 ; 4.025 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 4.095 ; 4.095 ; 4.095 ; 4.095 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.196 ; 4.196 ; 4.196 ; 4.196 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 4.749 ; 4.749 ; 4.749 ; 4.749 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.762 ; 4.762 ; 4.762 ; 4.762 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.858 ; 4.858 ; 4.858 ; 4.858 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 4.761 ; 4.761 ; 4.761 ; 4.761 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 4.865 ; 4.865 ; 4.865 ; 4.865 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 4.848 ; 4.848 ; 4.848 ; 4.848 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 4.334 ; 4.334 ; 4.334 ; 4.334 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.424 ; 4.424 ; 4.424 ; 4.424 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 4.457 ; 4.457 ; 4.457 ; 4.457 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 4.600 ; 4.600 ; 4.600 ; 4.600 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 4.840 ; 4.840 ; 4.840 ; 4.840 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.851 ; 4.851 ; 4.851 ; 4.851 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.837 ; 4.837 ; 4.837 ; 4.837 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 4.908 ; 4.908 ; 4.908 ; 4.908 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.906 ; 4.906 ; 4.906 ; 4.906 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.802 ; 4.802 ; 4.802 ; 4.802 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 4.157 ; 4.157 ; 4.157 ; 4.157 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 4.229 ; 4.229 ; 4.229 ; 4.229 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 4.177 ; 4.177 ; 4.177 ; 4.177 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 4.002 ; 4.002 ; 4.002 ; 4.002 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 4.273 ; 4.273 ; 4.273 ; 4.273 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 4.164 ; 4.164 ; 4.164 ; 4.164 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 4.437 ; 4.437 ; 4.437 ; 4.437 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.235 ; 4.235 ; 4.235 ; 4.235 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.214 ; 4.214 ; 4.214 ; 4.214 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.342 ; 4.342 ; 4.342 ; 4.342 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 4.245 ; 4.245 ; 4.245 ; 4.245 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 4.248 ; 4.248 ; 4.248 ; 4.248 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 4.351 ; 4.351 ; 4.351 ; 4.351 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 4.346 ; 4.346 ; 4.346 ; 4.346 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 4.454 ; 4.454 ; 4.454 ; 4.454 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 4.447 ; 4.447 ; 4.447 ; 4.447 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.738 ; 4.738 ; 4.738 ; 4.738 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.841 ; 4.841 ; 4.841 ; 4.841 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.742 ; 4.742 ; 4.742 ; 4.742 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 4.846 ; 4.846 ; 4.846 ; 4.846 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 4.291 ; 4.291 ; 4.291 ; 4.291 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 4.147 ; 4.147 ; 4.147 ; 4.147 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 4.348 ; 4.348 ; 4.348 ; 4.348 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 4.235 ; 4.235 ; 4.235 ; 4.235 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 4.357 ; 4.357 ; 4.357 ; 4.357 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 4.563 ; 4.563 ; 4.563 ; 4.563 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.559 ; 4.559 ; 4.559 ; 4.559 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.832 ; 4.832 ; 4.832 ; 4.832 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.728 ; 4.728 ; 4.728 ; 4.728 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.852 ; 4.852 ; 4.852 ; 4.852 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 4.979 ; 4.979 ; 4.979 ; 4.979 ;
+-------------------+----------------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Minimum Propagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 3.701 ; 3.701 ; 3.701 ; 3.701 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 3.773 ; 3.773 ; 3.773 ; 3.773 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 3.541 ; 3.541 ; 3.541 ; 3.541 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 3.559 ; 3.559 ; 3.559 ; 3.559 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 3.708 ; 3.708 ; 3.708 ; 3.708 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 3.829 ; 3.829 ; 3.829 ; 3.829 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 3.839 ; 3.839 ; 3.839 ; 3.839 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 3.685 ; 3.685 ; 3.685 ; 3.685 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 3.813 ; 3.813 ; 3.813 ; 3.813 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 3.628 ; 3.628 ; 3.628 ; 3.628 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 3.420 ; 3.420 ; 3.420 ; 3.420 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 3.410 ; 3.410 ; 3.410 ; 3.410 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 3.537 ; 3.537 ; 3.537 ; 3.537 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 3.639 ; 3.639 ; 3.639 ; 3.639 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 3.467 ; 3.467 ; 3.467 ; 3.467 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 3.569 ; 3.569 ; 3.569 ; 3.569 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 3.495 ; 3.495 ; 3.495 ; 3.495 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 3.568 ; 3.568 ; 3.568 ; 3.568 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 3.666 ; 3.666 ; 3.666 ; 3.666 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 3.825 ; 3.825 ; 3.825 ; 3.825 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 3.928 ; 3.928 ; 3.928 ; 3.928 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 3.923 ; 3.923 ; 3.923 ; 3.923 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 4.045 ; 4.045 ; 4.045 ; 4.045 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 3.964 ; 3.964 ; 3.964 ; 3.964 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 4.152 ; 4.152 ; 4.152 ; 4.152 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 4.084 ; 4.084 ; 4.084 ; 4.084 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.356 ; 4.356 ; 4.356 ; 4.356 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.362 ; 4.362 ; 4.362 ; 4.362 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.220 ; 4.220 ; 4.220 ; 4.220 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.123 ; 4.123 ; 4.123 ; 4.123 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.247 ; 4.247 ; 4.247 ; 4.247 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 4.372 ; 4.372 ; 4.372 ; 4.372 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 3.779 ; 3.779 ; 3.779 ; 3.779 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 3.799 ; 3.799 ; 3.799 ; 3.799 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 3.893 ; 3.893 ; 3.893 ; 3.893 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 3.785 ; 3.785 ; 3.785 ; 3.785 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.061 ; 4.061 ; 4.061 ; 4.061 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 3.648 ; 3.648 ; 3.648 ; 3.648 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 3.658 ; 3.658 ; 3.658 ; 3.658 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 3.519 ; 3.519 ; 3.519 ; 3.519 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 3.505 ; 3.505 ; 3.505 ; 3.505 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 3.757 ; 3.757 ; 3.757 ; 3.757 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 3.541 ; 3.541 ; 3.541 ; 3.541 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 3.646 ; 3.646 ; 3.646 ; 3.646 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 3.667 ; 3.667 ; 3.667 ; 3.667 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 3.708 ; 3.708 ; 3.708 ; 3.708 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 3.702 ; 3.702 ; 3.702 ; 3.702 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 3.612 ; 3.612 ; 3.612 ; 3.612 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.007 ; 4.007 ; 4.007 ; 4.007 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.122 ; 4.122 ; 4.122 ; 4.122 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 4.127 ; 4.127 ; 4.127 ; 4.127 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.112 ; 4.112 ; 4.112 ; 4.112 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 3.745 ; 3.745 ; 3.745 ; 3.745 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 3.855 ; 3.855 ; 3.855 ; 3.855 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 3.831 ; 3.831 ; 3.831 ; 3.831 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 3.867 ; 3.867 ; 3.867 ; 3.867 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 4.050 ; 4.050 ; 4.050 ; 4.050 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.065 ; 4.065 ; 4.065 ; 4.065 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 3.967 ; 3.967 ; 3.967 ; 3.967 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.177 ; 4.177 ; 4.177 ; 4.177 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 4.201 ; 4.201 ; 4.201 ; 4.201 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.174 ; 4.174 ; 4.174 ; 4.174 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.194 ; 4.194 ; 4.194 ; 4.194 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
+-------------------+----------------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+-------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                               ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                    ; -7.759    ; -1.920  ; N/A      ; N/A     ; -2.000              ;
;  clock                              ; -7.759    ; -1.920  ; N/A      ; N/A     ; -2.000              ;
;  if_id:reg_ifid|out_instruction[26] ; -3.298    ; 1.297   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                     ; -1655.4   ; -20.86  ; 0.0      ; 0.0     ; -1562.088           ;
;  clock                              ; -1652.102 ; -20.860 ; N/A      ; N/A     ; -1562.088           ;
;  if_id:reg_ifid|out_instruction[26] ; -3.298    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Saida_FPGA_7seg_0[*]  ; clock      ; 16.536 ; 16.536 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 16.290 ; 16.290 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 16.469 ; 16.469 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 16.307 ; 16.307 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 15.980 ; 15.980 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 16.536 ; 16.536 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 16.011 ; 16.011 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 16.282 ; 16.282 ; Fall       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 16.416 ; 16.416 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 16.416 ; 16.416 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 15.581 ; 15.581 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 15.599 ; 15.599 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 15.780 ; 15.780 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 15.322 ; 15.322 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 15.304 ; 15.304 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 15.552 ; 15.552 ; Fall       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 16.331 ; 16.331 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 16.331 ; 16.331 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 16.317 ; 16.317 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 15.830 ; 15.830 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 15.868 ; 15.868 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 16.095 ; 16.095 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 16.101 ; 16.101 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 16.329 ; 16.329 ; Fall       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 15.856 ; 15.856 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 15.472 ; 15.472 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 15.471 ; 15.471 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 15.710 ; 15.710 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 15.503 ; 15.503 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 15.713 ; 15.713 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 15.498 ; 15.498 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 15.856 ; 15.856 ; Fall       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 16.168 ; 16.168 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 15.939 ; 15.939 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 15.924 ; 15.924 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 15.961 ; 15.961 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 16.135 ; 16.135 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 15.944 ; 15.944 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 16.168 ; 16.168 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 16.157 ; 16.157 ; Fall       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 16.905 ; 16.905 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 16.904 ; 16.904 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 16.667 ; 16.667 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 16.439 ; 16.439 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 16.820 ; 16.820 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 16.905 ; 16.905 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 16.661 ; 16.661 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 16.890 ; 16.890 ; Fall       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 16.678 ; 16.678 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 16.230 ; 16.230 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 16.177 ; 16.177 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 16.662 ; 16.662 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 16.678 ; 16.678 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 16.447 ; 16.447 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 16.670 ; 16.670 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 16.458 ; 16.458 ; Fall       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 18.598 ; 18.598 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 18.316 ; 18.316 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 18.098 ; 18.098 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 18.340 ; 18.340 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 18.312 ; 18.312 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 18.089 ; 18.089 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 18.304 ; 18.304 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 18.598 ; 18.598 ; Fall       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Saida_FPGA_7seg_0[*]  ; clock      ; 4.679 ; 4.679 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 4.839 ; 4.839 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 4.911 ; 4.911 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 4.856 ; 4.856 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 4.679 ; 4.679 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 4.953 ; 4.953 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 4.697 ; 4.697 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 4.846 ; 4.846 ; Fall       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 4.869 ; 4.869 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 5.422 ; 5.422 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 5.015 ; 5.015 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 5.022 ; 5.022 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 5.085 ; 5.085 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 4.886 ; 4.886 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 4.869 ; 4.869 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 4.996 ; 4.996 ; Fall       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 4.503 ; 4.503 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 4.733 ; 4.733 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 4.721 ; 4.721 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 4.513 ; 4.513 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 4.503 ; 4.503 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 4.610 ; 4.610 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 4.630 ; 4.630 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 4.732 ; 4.732 ; Fall       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 4.648 ; 4.648 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 4.650 ; 4.650 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 4.648 ; 4.648 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 4.752 ; 4.752 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 4.678 ; 4.678 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 4.751 ; 4.751 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 4.669 ; 4.669 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 4.849 ; 4.849 ; Fall       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 5.184 ; 5.184 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 5.193 ; 5.193 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 5.184 ; 5.184 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 5.193 ; 5.193 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 5.303 ; 5.303 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 5.192 ; 5.192 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 5.295 ; 5.295 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 5.290 ; 5.290 ; Fall       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 4.718 ; 4.718 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 4.851 ; 4.851 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 4.799 ; 4.799 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 4.718 ; 4.718 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 4.825 ; 4.825 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 4.906 ; 4.906 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 4.798 ; 4.798 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 4.838 ; 4.838 ; Fall       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 4.667 ; 4.667 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 4.699 ; 4.699 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 4.667 ; 4.667 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 4.906 ; 4.906 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 4.901 ; 4.901 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 4.804 ; 4.804 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 4.894 ; 4.894 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 4.810 ; 4.810 ; Fall       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 5.076 ; 5.076 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 5.182 ; 5.182 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 5.088 ; 5.088 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 5.206 ; 5.206 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 5.179 ; 5.179 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 5.076 ; 5.076 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 5.199 ; 5.199 ; Fall       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 5.327 ; 5.327 ; Fall       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Progagation Delay                                                            ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 8.410  ; 8.410  ; 8.410  ; 8.410  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 8.613  ; 8.613  ; 8.613  ; 8.613  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 8.449  ; 8.449  ; 8.449  ; 8.449  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 8.130  ; 8.130  ; 8.130  ; 8.130  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 8.424  ; 8.424  ; 8.424  ; 8.424  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 9.410  ; 9.410  ; 9.410  ; 9.410  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 8.556  ; 8.556  ; 8.556  ; 8.556  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 8.307  ; 8.307  ; 8.307  ; 8.307  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 8.289  ; 8.289  ; 8.289  ; 8.289  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 8.541  ; 8.541  ; 8.541  ; 8.541  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 8.314  ; 8.314  ; 8.314  ; 8.314  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 7.827  ; 7.827  ; 7.827  ; 7.827  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 7.865  ; 7.865  ; 7.865  ; 7.865  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 8.092  ; 8.092  ; 8.092  ; 8.092  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 8.098  ; 8.098  ; 8.098  ; 8.098  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 8.326  ; 8.326  ; 8.326  ; 8.326  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 7.813  ; 7.813  ; 7.813  ; 7.813  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 7.843  ; 7.843  ; 7.843  ; 7.843  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 7.874  ; 7.874  ; 7.874  ; 7.874  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 8.053  ; 8.053  ; 8.053  ; 8.053  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 7.872  ; 7.872  ; 7.872  ; 7.872  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 8.231  ; 8.231  ; 8.231  ; 8.231  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 9.447  ; 9.447  ; 9.447  ; 9.447  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 9.432  ; 9.432  ; 9.432  ; 9.432  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 9.468  ; 9.468  ; 9.468  ; 9.468  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 9.453  ; 9.453  ; 9.453  ; 9.453  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 9.676  ; 9.676  ; 9.676  ; 9.676  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 9.015  ; 9.015  ; 9.015  ; 9.015  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 8.789  ; 8.789  ; 8.789  ; 8.789  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 8.573  ; 8.573  ; 8.573  ; 8.573  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 8.931  ; 8.931  ; 8.931  ; 8.931  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 9.021  ; 9.021  ; 9.021  ; 9.021  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 8.778  ; 8.778  ; 8.778  ; 8.778  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 9.001  ; 9.001  ; 9.001  ; 9.001  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 9.683  ; 9.683  ; 9.683  ; 9.683  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 9.454  ; 9.454  ; 9.454  ; 9.454  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 9.677  ; 9.677  ; 9.677  ; 9.677  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 9.822  ; 9.822  ; 9.822  ; 9.822  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 9.604  ; 9.604  ; 9.604  ; 9.604  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 9.846  ; 9.846  ; 9.846  ; 9.846  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 9.818  ; 9.818  ; 9.818  ; 9.818  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 9.595  ; 9.595  ; 9.595  ; 9.595  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 9.810  ; 9.810  ; 9.810  ; 9.810  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 8.258  ; 8.258  ; 8.258  ; 8.258  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 8.453  ; 8.453  ; 8.453  ; 8.453  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 8.289  ; 8.289  ; 8.289  ; 8.289  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 8.504  ; 8.504  ; 8.504  ; 8.504  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 8.000  ; 8.000  ; 8.000  ; 8.000  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 8.264  ; 8.264  ; 8.264  ; 8.264  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 9.575  ; 9.575  ; 9.575  ; 9.575  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 8.721  ; 8.721  ; 8.721  ; 8.721  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 8.939  ; 8.939  ; 8.939  ; 8.939  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 8.706  ; 8.706  ; 8.706  ; 8.706  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 8.978  ; 8.978  ; 8.978  ; 8.978  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 8.964  ; 8.964  ; 8.964  ; 8.964  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 8.515  ; 8.515  ; 8.515  ; 8.515  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 8.742  ; 8.742  ; 8.742  ; 8.742  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 8.748  ; 8.748  ; 8.748  ; 8.748  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 8.976  ; 8.976  ; 8.976  ; 8.976  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 8.649  ; 8.649  ; 8.649  ; 8.649  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 8.679  ; 8.679  ; 8.679  ; 8.679  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 8.912  ; 8.912  ; 8.912  ; 8.912  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 8.710  ; 8.710  ; 8.710  ; 8.710  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 8.889  ; 8.889  ; 8.889  ; 8.889  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 9.067  ; 9.067  ; 9.067  ; 9.067  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 9.576  ; 9.576  ; 9.576  ; 9.576  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 9.561  ; 9.561  ; 9.561  ; 9.561  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 9.772  ; 9.772  ; 9.772  ; 9.772  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 9.581  ; 9.581  ; 9.581  ; 9.581  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 9.805  ; 9.805  ; 9.805  ; 9.805  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 9.794  ; 9.794  ; 9.794  ; 9.794  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 8.439  ; 8.439  ; 8.439  ; 8.439  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 8.211  ; 8.211  ; 8.211  ; 8.211  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 8.592  ; 8.592  ; 8.592  ; 8.592  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 8.677  ; 8.677  ; 8.677  ; 8.677  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 8.433  ; 8.433  ; 8.433  ; 8.433  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 8.662  ; 8.662  ; 8.662  ; 8.662  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 9.136  ; 9.136  ; 9.136  ; 9.136  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 9.158  ; 9.158  ; 9.158  ; 9.158  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 8.928  ; 8.928  ; 8.928  ; 8.928  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 9.151  ; 9.151  ; 9.151  ; 9.151  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 9.603  ; 9.603  ; 9.603  ; 9.603  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 9.389  ; 9.389  ; 9.389  ; 9.389  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 9.608  ; 9.608  ; 9.608  ; 9.608  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 9.376  ; 9.376  ; 9.376  ; 9.376  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 9.892  ; 9.892  ; 9.892  ; 9.892  ;
+-------------------+----------------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Minimum Progagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 3.701 ; 3.701 ; 3.701 ; 3.701 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 3.773 ; 3.773 ; 3.773 ; 3.773 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 3.541 ; 3.541 ; 3.541 ; 3.541 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 3.559 ; 3.559 ; 3.559 ; 3.559 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 3.708 ; 3.708 ; 3.708 ; 3.708 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 3.829 ; 3.829 ; 3.829 ; 3.829 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 3.839 ; 3.839 ; 3.839 ; 3.839 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 3.685 ; 3.685 ; 3.685 ; 3.685 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 3.813 ; 3.813 ; 3.813 ; 3.813 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 3.628 ; 3.628 ; 3.628 ; 3.628 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 3.420 ; 3.420 ; 3.420 ; 3.420 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 3.410 ; 3.410 ; 3.410 ; 3.410 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 3.537 ; 3.537 ; 3.537 ; 3.537 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 3.639 ; 3.639 ; 3.639 ; 3.639 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 3.467 ; 3.467 ; 3.467 ; 3.467 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 3.569 ; 3.569 ; 3.569 ; 3.569 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 3.495 ; 3.495 ; 3.495 ; 3.495 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 3.568 ; 3.568 ; 3.568 ; 3.568 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 3.666 ; 3.666 ; 3.666 ; 3.666 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 3.825 ; 3.825 ; 3.825 ; 3.825 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 3.928 ; 3.928 ; 3.928 ; 3.928 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 3.923 ; 3.923 ; 3.923 ; 3.923 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 4.045 ; 4.045 ; 4.045 ; 4.045 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 3.964 ; 3.964 ; 3.964 ; 3.964 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 4.152 ; 4.152 ; 4.152 ; 4.152 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 4.084 ; 4.084 ; 4.084 ; 4.084 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.356 ; 4.356 ; 4.356 ; 4.356 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.362 ; 4.362 ; 4.362 ; 4.362 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.220 ; 4.220 ; 4.220 ; 4.220 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.123 ; 4.123 ; 4.123 ; 4.123 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.247 ; 4.247 ; 4.247 ; 4.247 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 4.372 ; 4.372 ; 4.372 ; 4.372 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 3.779 ; 3.779 ; 3.779 ; 3.779 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 3.799 ; 3.799 ; 3.799 ; 3.799 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 3.893 ; 3.893 ; 3.893 ; 3.893 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 3.785 ; 3.785 ; 3.785 ; 3.785 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.061 ; 4.061 ; 4.061 ; 4.061 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 3.648 ; 3.648 ; 3.648 ; 3.648 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 3.658 ; 3.658 ; 3.658 ; 3.658 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 3.519 ; 3.519 ; 3.519 ; 3.519 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 3.505 ; 3.505 ; 3.505 ; 3.505 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 3.757 ; 3.757 ; 3.757 ; 3.757 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 3.541 ; 3.541 ; 3.541 ; 3.541 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 3.646 ; 3.646 ; 3.646 ; 3.646 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 3.667 ; 3.667 ; 3.667 ; 3.667 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 3.708 ; 3.708 ; 3.708 ; 3.708 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 3.702 ; 3.702 ; 3.702 ; 3.702 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 3.612 ; 3.612 ; 3.612 ; 3.612 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.007 ; 4.007 ; 4.007 ; 4.007 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.122 ; 4.122 ; 4.122 ; 4.122 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 4.127 ; 4.127 ; 4.127 ; 4.127 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.112 ; 4.112 ; 4.112 ; 4.112 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 3.745 ; 3.745 ; 3.745 ; 3.745 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 3.855 ; 3.855 ; 3.855 ; 3.855 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 3.831 ; 3.831 ; 3.831 ; 3.831 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 3.867 ; 3.867 ; 3.867 ; 3.867 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 4.050 ; 4.050 ; 4.050 ; 4.050 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.065 ; 4.065 ; 4.065 ; 4.065 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 3.967 ; 3.967 ; 3.967 ; 3.967 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.177 ; 4.177 ; 4.177 ; 4.177 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 4.201 ; 4.201 ; 4.201 ; 4.201 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.174 ; 4.174 ; 4.174 ; 4.174 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.194 ; 4.194 ; 4.194 ; 4.194 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
+-------------------+----------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock                              ; clock                              ; 0        ; 0        ; 0        ; 31217    ;
; if_id:reg_ifid|out_instruction[26] ; clock                              ; 0        ; 0        ; 209      ; 209      ;
; clock                              ; if_id:reg_ifid|out_instruction[26] ; 0        ; 18       ; 0        ; 18       ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock                              ; clock                              ; 0        ; 0        ; 0        ; 31217    ;
; if_id:reg_ifid|out_instruction[26] ; clock                              ; 0        ; 0        ; 209      ; 209      ;
; clock                              ; if_id:reg_ifid|out_instruction[26] ; 0        ; 18       ; 0        ; 18       ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 112   ; 112  ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 4228  ; 4228 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Dec 10 16:37:35 2017
Info: Command: quartus_sta pipeline -c Pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pipeline.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name if_id:reg_ifid|out_instruction[26] if_id:reg_ifid|out_instruction[26]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: controle_id|Mux20~0  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.759
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.759     -1652.102 clock 
    Info (332119):    -3.298        -3.298 if_id:reg_ifid|out_instruction[26] 
Info (332146): Worst-case hold slack is -1.920
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.920        -7.129 clock 
    Info (332119):     1.735         0.000 if_id:reg_ifid|out_instruction[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1562.088 clock 
    Info (332119):     0.500         0.000 if_id:reg_ifid|out_instruction[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: controle_id|Mux20~0  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.032
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.032      -610.207 clock 
    Info (332119):    -1.555        -1.555 if_id:reg_ifid|out_instruction[26] 
Info (332146): Worst-case hold slack is -1.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.329       -20.860 clock 
    Info (332119):     1.297         0.000 if_id:reg_ifid|out_instruction[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1562.088 clock 
    Info (332119):     0.500         0.000 if_id:reg_ifid|out_instruction[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 452 megabytes
    Info: Processing ended: Sun Dec 10 16:37:37 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


