
由于 VMX 架构下支持对 **guest-physical address** 的**转换**, 在原有处理器架构上, 需要增加基于 EPT 扩展页表机制的 cache 管理.

对地址的转换(如**线性地址转换物理地址**), 处理器可以缓存两类 cache 信息.

- **TLB cache**, 或称为 "translation cache". 这类 cache 信息缓存**线性地址**到**物理地址**的转换结果. 包括了**线性 page number**对应的**物理 page frame 地址值**及其的**访问权限与内存类型**. 例如在 **4K** 页面下, 有下面的 TLB cache 信息:
    - **线性 page number**(线性地址 `bits 47:12`)对应的4K **page frame**.
    - **合成后**的 page frame 访问权限和内存类型.

- **paging-structure cache**, 这类 cache 信息缓存 paging structure **页表项内容**. 例如在 **4K** 页面下, 有下面的`paging-structure cache` 信息:
    - **PML4E number**(**线性地址**的 `bits 47:39`, 共 **9** 位)对应的 **PML4E**(**下一级 PDPT** 的**物理基地址和相关的属性**).
    - **PDPTE number**(**线性地址**的 `bits 47:30`, 共 **18** 位)对应的**PDPTE**(**下一级 PDT** 的**物理基地址和相关的属性**).
    - **PDE number**(**线性地址**的 `bits 47:21`, 共 **27** 位)对应的**PDE**(**下一级 PT** 的**物理基地址和相关的属性**).

在 **EPT** 机制下, **guest** 使用**线性地址**访问内存时, 线性地址经过**两种地址映射**机制转换为平台上的**物理地址**:

* 基于 **guest paging structure** 的 guest-linear address 映射

* 基于 **EPT paging** 的 guest-physical address 映射.

处理器能缓存由这**两种地址映射机制**产生的前面所述**两类 cache 信息**. 即 TLB cache 与 paging-structure cache 信息.
