# 4.3：PDKの役割と重要性（設計ルール、モデル、検証条件）

---

## ✅ 1. PDKとは何か？

**PDK（Process Design Kit）**は、特定の半導体プロセスで回路設計・レイアウトを行うために必要な**設計支援データ群**です。  
SoC開発においてPDKは、設計ルール、トランジスタモデル、検証条件、標準セルライブラリなど、**設計の土台**を提供します。

📦 **PDKの構成例：**

| 項目 | 内容 |
|------|------|
| **レイアウトルール** | DRCルール（配線幅・間隔・重ね合わせなど） |
| **デバイスモデル** | SPICEモデル、ばらつきモデル（TT, SS, FF） |
| **シンボル／ビュー** | 回路図シンボル、レイアウトビューなど |
| **標準セル／メモリIP** | AND/OR/NANDなどの回路・レイアウト定義 |
| **検証条件** | DRC, LVS, ERC, PEXのルールファイルやスクリプト |
| **ライブラリデータ** | `.lib`（タイミング）、`.lef`（レイアウト）など |

---

## ✅ 2. 設計におけるPDKの役割

PDKは、**SoC設計のすべての工程で使用**されます。

| フェーズ | 使用内容 |
|----------|----------|
| **回路設計** | トランジスタ特性（SPICEモデル）による動作シミュレーション |
| **レイアウト設計** | DRCルールに基づいた物理設計 |
| **回路検証** | LVS（回路整合）、DRC（物理ルールチェック） |
| **タイミング設計** | `.lib` によるタイミング制約の確認 |
| **電力／ばらつき設計** | コーナーモデルによる特性のばらつき評価 |

---

## ✅ 3. 教育におけるPDK活用ポイント

| 観点 | 演習例 |
|------|--------|
| **DRCルールの理解** | 配線幅、間隔、オーバーラップ制限の演習 |
| **モデルの扱い** | NMOS/PMOSのSPICEパラメータ抽出・比較 |
| **レイアウトとの対応** | 回路図→レイアウト→LVSの整合確認演習 |
| **タイミング／電力評価** | 各プロセス条件での遅延／電流波形比較 |

📘 *PDK活用を通じて、「設計から製造へ」の接続感覚を養うことができる。*

---

## ✅ 4. PDKとIPの接続性

- メモリIP、標準セル、I/Oセルなどは**PDKに準拠して設計・提供**される
- 使用にあたっては：
  - **バージョン整合**
  - **ピン定義・レイヤ整合性**
  - **プロセス互換性**
  を確認する必要あり
- 商用PDKは**契約・NDA**が必要になるケースが多い

---

## ✅ 5. 教育用PDKの活用事例

| プロセス | 提供団体 | 特徴 |
|----------|----------|------|
| **sky130** | Google + SkyWater | オープンPDK、教育に最適 |
| **GF180** | IHP + Google | 180nm高耐圧対応、実習・産業用途向け |
| **TSMC 0.18** | 商用 | 実務用、NDA必須、アクセス制限あり |

🔧 教育用途では、**sky130やGF180**を用いたレイアウト・DRC・LVS演習が現実的かつ効果的です。

---

## ✅ まとめ

| ポイント | 内容 |
|----------|------|
| **PDKは設計の“環境キット”** | ルール・モデル・セル・検証の一体パッケージ |
| **全ての設計工程に関与** | 回路 → レイアウト → 検証まで密接に連携 |
| **教育・実務の橋渡しツール** | オープンPDKを用いた演習は効果的 |

---

📎 次節では、PDKやモジュール設計を活かした「[設計フロー（RTL → マスク設計）](4.4_design_flow.md)」へ進みます。
