{
  "design": {
    "design_info": {
      "boundary_crc": "0x2CF116002CF1160",
      "device": "xc7z020clg400-1",
      "name": "xorgate",
      "synth_flow_mode": "Hierarchical",
      "tool_version": "2018.3",
      "validated": "true"
    },
    "design_tree": {
      "xor_2": {
        "nand2_3": "",
        "xup_nand2_1": "",
        "nand2_0": "",
        "nand2_2": ""
      }
    },
    "ports": {
      "a": {
        "direction": "I"
      },
      "b": {
        "direction": "I"
      },
      "c": {
        "direction": "O"
      }
    },
    "components": {
      "xor_2": {
        "ports": {
          "a": {
            "direction": "I"
          },
          "b": {
            "direction": "I"
          },
          "c": {
            "direction": "O"
          }
        },
        "components": {
          "nand2_3": {
            "vlnv": "xilinx.com:xup:xup_nand2:1.0",
            "xci_name": "xorgate_xup_nand2_0_0"
          },
          "xup_nand2_1": {
            "vlnv": "xilinx.com:xup:xup_nand2:1.0",
            "xci_name": "xorgate_xup_nand2_0_1"
          },
          "nand2_0": {
            "vlnv": "xilinx.com:xup:xup_nand2:1.0",
            "xci_name": "xorgate_xup_nand2_0_3"
          },
          "nand2_2": {
            "vlnv": "xilinx.com:xup:xup_nand2:1.0",
            "xci_name": "xorgate_xup_nand2_0_2"
          }
        },
        "nets": {
          "xup_nand2_0_y": {
            "ports": [
              "nand2_3/y",
              "xup_nand2_1/b",
              "nand2_2/a"
            ]
          },
          "xup_nand2_1_y": {
            "ports": [
              "xup_nand2_1/y",
              "nand2_0/a"
            ]
          },
          "xup_nand2_2_y": {
            "ports": [
              "nand2_2/y",
              "nand2_0/b"
            ]
          },
          "a_1": {
            "ports": [
              "a",
              "xup_nand2_1/a",
              "nand2_3/a"
            ]
          },
          "b_1": {
            "ports": [
              "b",
              "nand2_2/b",
              "nand2_3/b"
            ]
          },
          "xup_nand2_3_y": {
            "ports": [
              "nand2_0/y",
              "c"
            ]
          }
        }
      }
    },
    "nets": {
      "a_1": {
        "ports": [
          "a",
          "xor_2/a"
        ]
      },
      "b_1": {
        "ports": [
          "b",
          "xor_2/b"
        ]
      },
      "xup_nand2_3_y": {
        "ports": [
          "xor_2/c",
          "c"
        ]
      }
    }
  }
}