TimeQuest Timing Analyzer report for cal_top
Sat Oct 14 10:45:45 2023
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Setup: 'ShowControl:showControl1|clock_1k'
 14. Slow 1200mV 85C Model Hold: 'sys_clk'
 15. Slow 1200mV 85C Model Hold: 'ShowControl:showControl1|clock_1k'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'ShowControl:showControl1|clock_1k'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'sys_clk'
 30. Slow 1200mV 0C Model Setup: 'ShowControl:showControl1|clock_1k'
 31. Slow 1200mV 0C Model Hold: 'sys_clk'
 32. Slow 1200mV 0C Model Hold: 'ShowControl:showControl1|clock_1k'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'ShowControl:showControl1|clock_1k'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'sys_clk'
 46. Fast 1200mV 0C Model Setup: 'ShowControl:showControl1|clock_1k'
 47. Fast 1200mV 0C Model Hold: 'sys_clk'
 48. Fast 1200mV 0C Model Hold: 'ShowControl:showControl1|clock_1k'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'ShowControl:showControl1|clock_1k'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; cal_top                                             ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE40F23C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; ShowControl:showControl1|clock_1k ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ShowControl:showControl1|clock_1k } ;
; sys_clk                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk }                           ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                           ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; 202.55 MHz ; 202.55 MHz      ; sys_clk                           ;                                                ;
; 728.33 MHz ; 402.09 MHz      ; ShowControl:showControl1|clock_1k ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; sys_clk                           ; -3.937 ; -457.291      ;
; ShowControl:showControl1|clock_1k ; -0.373 ; -0.411        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; sys_clk                           ; 0.431 ; 0.000         ;
; ShowControl:showControl1|clock_1k ; 0.453 ; 0.000         ;
+-----------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; sys_clk                           ; -3.000 ; -385.159      ;
; ShowControl:showControl1|clock_1k ; -1.487 ; -4.461        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                              ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.937 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.855      ;
; -3.937 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.855      ;
; -3.601 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 4.025      ;
; -3.601 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 4.025      ;
; -3.558 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.982      ;
; -3.558 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.982      ;
; -3.550 ; uart_tx:uart_tx_uut|cnt0[13]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.974      ;
; -3.550 ; uart_tx:uart_tx_uut|cnt0[13]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.974      ;
; -3.514 ; uart_tx:uart_tx_uut|cnt0[6]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.938      ;
; -3.514 ; uart_tx:uart_tx_uut|cnt0[6]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.938      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[10]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[14]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[8]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.462 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[1]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.855      ;
; -3.431 ; uart_tx:uart_tx_uut|cnt0[7]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 3.854      ;
; -3.431 ; uart_tx:uart_tx_uut|cnt0[7]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 3.854      ;
; -3.412 ; uart_tx:uart_tx_uut|cnt0[2]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.836      ;
; -3.412 ; uart_tx:uart_tx_uut|cnt0[2]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.836      ;
; -3.405 ; uart_tx:uart_tx_uut|cnt0[9]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.829      ;
; -3.405 ; uart_tx:uart_tx_uut|cnt0[9]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.829      ;
; -3.354 ; uart_tx:uart_tx_uut|cnt0[4]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 3.777      ;
; -3.354 ; uart_tx:uart_tx_uut|cnt0[4]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 3.777      ;
; -3.340 ; ShowControl:showControl1|cnt[10] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.258      ;
; -3.333 ; ShowControl:showControl1|cnt[0]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.251      ;
; -3.332 ; ShowControl:showControl1|cnt[11] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.250      ;
; -3.322 ; ShowControl:showControl1|cnt[13] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.240      ;
; -3.320 ; ShowControl:showControl1|cnt[9]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.238      ;
; -3.314 ; ShowControl:showControl1|cnt[3]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.232      ;
; -3.304 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt1[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.222      ;
; -3.301 ; ShowControl:showControl1|cnt[7]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.219      ;
; -3.295 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[7]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.688      ;
; -3.295 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[5]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.688      ;
; -3.295 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[4]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.392      ; 4.688      ;
; -3.291 ; ShowControl:showControl1|cnt[14] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.209      ;
; -3.245 ; uart_tx:uart_tx_uut|cnt0[8]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.669      ;
; -3.245 ; uart_tx:uart_tx_uut|cnt0[8]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.669      ;
; -3.188 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|rx_data[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.105      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[5]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.187 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 4.106      ;
; -3.183 ; uart_tx:uart_tx_uut|cnt0[14]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.607      ;
; -3.183 ; uart_tx:uart_tx_uut|cnt0[14]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.607      ;
; -3.181 ; uart_tx:uart_tx_uut|cnt0[15]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.605      ;
; -3.181 ; uart_tx:uart_tx_uut|cnt0[15]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.605      ;
; -3.180 ; ShowControl:showControl1|cnt[4]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.098      ;
; -3.170 ; uart_tx:uart_tx_uut|cnt0[10]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.594      ;
; -3.170 ; uart_tx:uart_tx_uut|cnt0[10]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.577     ; 3.594      ;
; -3.148 ; ShowControl:showControl1|cnt[8]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.066      ;
; -3.142 ; ShowControl:showControl1|cnt[5]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.060      ;
; -3.141 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.058      ;
; -3.141 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.058      ;
; -3.141 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.058      ;
; -3.141 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[7]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.058      ;
; -3.141 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.058      ;
; -3.141 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.058      ;
; -3.141 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[5]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.058      ;
; -3.141 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.058      ;
; -3.133 ; ShowControl:showControl1|cnt[12] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.051      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[14]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[8]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.126 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 4.025      ;
; -3.122 ; ShowControl:showControl1|cnt[2]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.040      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[14]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[8]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.083 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 3.982      ;
; -3.078 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.615     ; 3.464      ;
; -3.078 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.615     ; 3.464      ;
; -3.078 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.615     ; 3.464      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ShowControl:showControl1|clock_1k'                                                                                                                            ;
+--------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.373 ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.081     ; 1.293      ;
; -0.039 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.081     ; 0.959      ;
; -0.038 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.081     ; 0.958      ;
; 0.062  ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.081     ; 0.858      ;
+--------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                                                                        ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.431 ; uart_tx:uart_tx_uut|uart_tx                         ; uart_tx:uart_tx_uut|uart_tx                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; uart_rx:uart_rx_uut|rx_data[0]                      ; uart_rx:uart_rx_uut|rx_data[0]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; uart_rx:uart_rx_uut|rx_data[2]                      ; uart_rx:uart_rx_uut|rx_data[2]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; uart_rx:uart_rx_uut|rx_data[7]                      ; uart_rx:uart_rx_uut|rx_data[7]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; uart_rx:uart_rx_uut|rx_data[3]                      ; uart_rx:uart_rx_uut|rx_data[3]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; uart_tx:uart_tx_uut|cnt1[3]                         ; uart_tx:uart_tx_uut|cnt1[3]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; uart_tx:uart_tx_uut|cnt1[0]                         ; uart_tx:uart_tx_uut|cnt1[0]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; uart_tx:uart_tx_uut|cnt1[2]                         ; uart_tx:uart_tx_uut|cnt1[2]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.103      ; 0.746      ;
; 0.451 ; uart_tx:uart_tx_uut|start_tx_flag                   ; uart_tx:uart_tx_uut|start_tx_flag                   ; sys_clk                           ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_tx:uart_tx_uut|cnt1[1]                         ; uart_tx:uart_tx_uut|cnt1[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; KeyValue:keyValue1|row_flag                         ; KeyValue:keyValue1|row_flag                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_uut|rx_data[1]                      ; uart_rx:uart_rx_uut|rx_data[1]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_uut|rx_data[4]                      ; uart_rx:uart_rx_uut|rx_data[4]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_uut|rx_data[6]                      ; uart_rx:uart_rx_uut|rx_data[6]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_uut|rx_data[5]                      ; uart_rx:uart_rx_uut|rx_data[5]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_uut|start_flag                      ; uart_rx:uart_rx_uut|start_flag                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_uut|cnt1[3]                         ; uart_rx:uart_rx_uut|cnt1[3]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_uut|cnt1[2]                         ; uart_rx:uart_rx_uut|cnt1[2]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_uut|cnt1[1]                         ; uart_rx:uart_rx_uut|cnt1[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_uut|cnt1[0]                         ; uart_rx:uart_rx_uut|cnt1[0]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|rowIndex[1]                      ; KeyValue:keyValue1|rowIndex[1]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|rowIndex[0]                      ; KeyValue:keyValue1|rowIndex[0]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KEY_ROW[0]                       ; KeyValue:keyValue1|KEY_ROW[0]                       ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u3|en_cnt               ; KeyValue:keyValue1|KeyPress:u3|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.491 ; KeyValue:keyValue1|KeyPress:u3|cnt[19]              ; KeyValue:keyValue1|KeyPress:u3|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.785      ;
; 0.491 ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.785      ;
; 0.491 ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.785      ;
; 0.491 ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.785      ;
; 0.500 ; ShowControl:showControl1|disp_data[18]              ; ShowControl:showControl1|disp_data[22]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; ShowControl:showControl1|disp_data[2]               ; ShowControl:showControl1|disp_data[6]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; ShowControl:showControl1|disp_data[17]              ; ShowControl:showControl1|disp_data[21]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; ShowControl:showControl1|disp_data[1]               ; ShowControl:showControl1|disp_data[5]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; ShowControl:showControl1|disp_data[19]              ; ShowControl:showControl1|disp_data[23]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; ShowControl:showControl1|disp_data[3]               ; ShowControl:showControl1|disp_data[7]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; ShowControl:showControl1|disp_data[16]              ; ShowControl:showControl1|disp_data[20]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; ShowControl:showControl1|disp_data[0]               ; ShowControl:showControl1|disp_data[4]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.795      ;
; 0.506 ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.800      ;
; 0.509 ; ShowControl:showControl1|disp_data[22]              ; ShowControl:showControl1|disp_data[26]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.803      ;
; 0.509 ; ShowControl:showControl1|disp_data[21]              ; ShowControl:showControl1|disp_data[25]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.803      ;
; 0.509 ; ShowControl:showControl1|disp_data[5]               ; ShowControl:showControl1|disp_data[9]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.803      ;
; 0.509 ; ShowControl:showControl1|disp_data[20]              ; ShowControl:showControl1|disp_data[24]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.803      ;
; 0.510 ; ShowControl:showControl1|disp_data[6]               ; ShowControl:showControl1|disp_data[10]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.804      ;
; 0.510 ; ShowControl:showControl1|disp_data[4]               ; ShowControl:showControl1|disp_data[8]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.804      ;
; 0.511 ; ShowControl:showControl1|disp_data[7]               ; ShowControl:showControl1|disp_data[11]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.805      ;
; 0.516 ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE            ; KeyValue:keyValue1|colIndex[0]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.810      ;
; 0.524 ; KeyValue:keyValue1|KeyPress:u3|state.Key_up         ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.818      ;
; 0.524 ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.818      ;
; 0.527 ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.821      ;
; 0.529 ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.823      ;
; 0.532 ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.826      ;
; 0.541 ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.835      ;
; 0.583 ; uart_rx:uart_rx_uut|cnt0[13]                        ; uart_rx:uart_rx_uut|cnt0[14]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.615      ; 1.410      ;
; 0.584 ; uart_rx:uart_rx_uut|cnt0[9]                         ; uart_rx:uart_rx_uut|cnt0[10]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.615      ; 1.411      ;
; 0.602 ; uart_rx:uart_rx_uut|cnt0[12]                        ; uart_rx:uart_rx_uut|cnt0[14]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.615      ; 1.429      ;
; 0.621 ; uart_tx:uart_tx_uut|cnt0[11]                        ; uart_tx:uart_tx_uut|cnt0[12]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.577      ; 1.410      ;
; 0.652 ; uart_tx:uart_tx_uut|cnt0[0]                         ; uart_tx:uart_tx_uut|cnt0[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.577      ; 1.441      ;
; 0.661 ; uart_tx:uart_tx_uut|cnt0[0]                         ; uart_tx:uart_tx_uut|cnt0[2]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.577      ; 1.450      ;
; 0.667 ; KeyValue:keyValue1|KeyPress:u1|key_b                ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.961      ;
; 0.682 ; uart_rx:uart_rx_uut|rx1                             ; uart_rx:uart_rx_uut|rx2                             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.102      ; 0.996      ;
; 0.682 ; ShowControl:showControl1|clock_1k                   ; ShowControl:showControl1|clock_1k                   ; ShowControl:showControl1|clock_1k ; sys_clk     ; 0.000        ; 3.001      ; 4.186      ;
; 0.684 ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.978      ;
; 0.692 ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.986      ;
; 0.694 ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.988      ;
; 0.696 ; KeyValue:keyValue1|KeyPress:u0|key_a                ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.990      ;
; 0.697 ; ShowControl:showControl1|disp_data[13]              ; ShowControl:showControl1|disp_data[17]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.991      ;
; 0.699 ; uart_rx:uart_rx_uut|rx_data[5]                      ; uart_rx:uart_rx_uut|data[5]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.993      ;
; 0.699 ; ShowControl:showControl1|disp_data[14]              ; ShowControl:showControl1|disp_data[18]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.993      ;
; 0.700 ; ShowControl:showControl1|disp_data[23]              ; ShowControl:showControl1|disp_data[27]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.994      ;
; 0.700 ; ShowControl:showControl1|disp_data[12]              ; ShowControl:showControl1|disp_data[16]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.994      ;
; 0.703 ; ShowControl:showControl1|disp_data[26]              ; ShowControl:showControl1|disp_data[30]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.997      ;
; 0.704 ; ShowControl:showControl1|disp_data[27]              ; ShowControl:showControl1|disp_data[31]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.998      ;
; 0.704 ; ShowControl:showControl1|disp_data[25]              ; ShowControl:showControl1|disp_data[29]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.998      ;
; 0.705 ; ShowControl:showControl1|disp_data[8]               ; ShowControl:showControl1|disp_data[12]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 0.999      ;
; 0.706 ; ShowControl:showControl1|disp_data[10]              ; ShowControl:showControl1|disp_data[14]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 1.000      ;
; 0.706 ; KeyValue:keyValue1|state.ROW_TWO                    ; KeyValue:keyValue1|state.ROW_THREE                  ; sys_clk                           ; sys_clk     ; 0.000        ; 0.083      ; 1.001      ;
; 0.708 ; ShowControl:showControl1|disp_data[9]               ; ShowControl:showControl1|disp_data[13]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 1.002      ;
; 0.709 ; ShowControl:showControl1|disp_data[11]              ; ShowControl:showControl1|disp_data[15]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 1.003      ;
; 0.715 ; uart_rx:uart_rx_uut|rx_data[1]                      ; uart_rx:uart_rx_uut|data[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.081      ; 1.008      ;
; 0.723 ; uart_rx:uart_rx_uut|cnt0[11]                        ; uart_rx:uart_rx_uut|cnt0[14]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.615      ; 1.550      ;
; 0.733 ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 1.027      ;
; 0.740 ; uart_tx:uart_tx_uut|cnt0[3]                         ; uart_tx:uart_tx_uut|cnt0[3]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.102      ; 1.054      ;
; 0.740 ; uart_rx:uart_rx_uut|cnt0[6]                         ; uart_rx:uart_rx_uut|cnt0[10]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.615      ; 1.567      ;
; 0.741 ; uart_tx:uart_tx_uut|cnt0[13]                        ; uart_tx:uart_tx_uut|cnt0[13]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; uart_tx:uart_tx_uut|cnt0[1]                         ; uart_tx:uart_tx_uut|cnt0[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.102      ; 1.055      ;
; 0.742 ; uart_tx:uart_tx_uut|cnt0[15]                        ; uart_tx:uart_tx_uut|cnt0[15]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; uart_rx:uart_rx_uut|cnt0[14]                        ; uart_rx:uart_rx_uut|cnt0[14]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.104      ; 1.058      ;
; 0.742 ; KeyValue:keyValue1|KeyPress:u3|cnt[7]               ; KeyValue:keyValue1|KeyPress:u3|cnt[7]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; KeyValue:keyValue1|KeyPress:u3|cnt[5]               ; KeyValue:keyValue1|KeyPress:u3|cnt[5]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.082      ; 1.036      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ShowControl:showControl1|clock_1k'                                                                                                                            ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.453 ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.081      ; 0.758      ;
; 0.541 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.081      ; 0.834      ;
; 0.542 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.081      ; 0.835      ;
; 0.814 ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.081      ; 1.107      ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                             ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sys_clk ; Rise       ; sys_clk                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ShowControl:showControl1|clock_1k'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[2]        ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[0]        ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[1]        ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[2]        ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[0]        ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[1]        ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[2]        ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|inclk[0] ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|outclk   ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[0]|clk                ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[1]|clk                ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k|q                ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[0]|clk                ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[1]|clk                ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[2]|clk                ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|inclk[0] ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; KEY_COL[*]  ; sys_clk    ; 5.453 ; 5.658 ; Rise       ; sys_clk         ;
;  KEY_COL[0] ; sys_clk    ; 3.941 ; 4.073 ; Rise       ; sys_clk         ;
;  KEY_COL[1] ; sys_clk    ; 4.445 ; 4.557 ; Rise       ; sys_clk         ;
;  KEY_COL[2] ; sys_clk    ; 5.453 ; 5.658 ; Rise       ; sys_clk         ;
;  KEY_COL[3] ; sys_clk    ; 5.409 ; 5.621 ; Rise       ; sys_clk         ;
; sys_rst_n   ; sys_clk    ; 1.819 ; 1.845 ; Rise       ; sys_clk         ;
; uart_rx     ; sys_clk    ; 2.360 ; 2.723 ; Rise       ; sys_clk         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; KEY_COL[*]  ; sys_clk    ; -1.712 ; -1.877 ; Rise       ; sys_clk         ;
;  KEY_COL[0] ; sys_clk    ; -1.712 ; -1.877 ; Rise       ; sys_clk         ;
;  KEY_COL[1] ; sys_clk    ; -1.717 ; -1.887 ; Rise       ; sys_clk         ;
;  KEY_COL[2] ; sys_clk    ; -2.245 ; -2.541 ; Rise       ; sys_clk         ;
;  KEY_COL[3] ; sys_clk    ; -2.211 ; -2.476 ; Rise       ; sys_clk         ;
; sys_rst_n   ; sys_clk    ; -0.958 ; -0.963 ; Rise       ; sys_clk         ;
; uart_rx     ; sys_clk    ; -1.809 ; -2.149 ; Rise       ; sys_clk         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; SEG[*]      ; ShowControl:showControl1|clock_1k ; 15.502 ; 15.920 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[0]     ; ShowControl:showControl1|clock_1k ; 15.502 ; 15.920 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[1]     ; ShowControl:showControl1|clock_1k ; 13.805 ; 13.934 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[2]     ; ShowControl:showControl1|clock_1k ; 14.722 ; 14.799 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[3]     ; ShowControl:showControl1|clock_1k ; 13.406 ; 13.543 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[4]     ; ShowControl:showControl1|clock_1k ; 13.263 ; 13.512 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[5]     ; ShowControl:showControl1|clock_1k ; 12.704 ; 12.906 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[6]     ; ShowControl:showControl1|clock_1k ; 12.897 ; 12.667 ; Fall       ; ShowControl:showControl1|clock_1k ;
; SEL[*]      ; ShowControl:showControl1|clock_1k ; 9.833  ; 10.063 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[0]     ; ShowControl:showControl1|clock_1k ; 9.833  ; 10.063 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[1]     ; ShowControl:showControl1|clock_1k ; 9.056  ; 9.222  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[2]     ; ShowControl:showControl1|clock_1k ; 8.363  ; 8.479  ; Fall       ; ShowControl:showControl1|clock_1k ;
; KEY_ROW[*]  ; sys_clk                           ; 8.792  ; 8.815  ; Rise       ; sys_clk                           ;
;  KEY_ROW[0] ; sys_clk                           ; 7.337  ; 7.230  ; Rise       ; sys_clk                           ;
;  KEY_ROW[1] ; sys_clk                           ; 8.244  ; 8.078  ; Rise       ; sys_clk                           ;
;  KEY_ROW[2] ; sys_clk                           ; 7.377  ; 7.264  ; Rise       ; sys_clk                           ;
;  KEY_ROW[3] ; sys_clk                           ; 8.792  ; 8.815  ; Rise       ; sys_clk                           ;
; SEG[*]      ; sys_clk                           ; 13.937 ; 14.312 ; Rise       ; sys_clk                           ;
;  SEG[0]     ; sys_clk                           ; 13.937 ; 14.312 ; Rise       ; sys_clk                           ;
;  SEG[1]     ; sys_clk                           ; 12.240 ; 12.326 ; Rise       ; sys_clk                           ;
;  SEG[2]     ; sys_clk                           ; 13.114 ; 13.234 ; Rise       ; sys_clk                           ;
;  SEG[3]     ; sys_clk                           ; 11.803 ; 11.958 ; Rise       ; sys_clk                           ;
;  SEG[4]     ; sys_clk                           ; 11.698 ; 11.904 ; Rise       ; sys_clk                           ;
;  SEG[5]     ; sys_clk                           ; 11.096 ; 11.341 ; Rise       ; sys_clk                           ;
;  SEG[6]     ; sys_clk                           ; 11.289 ; 11.097 ; Rise       ; sys_clk                           ;
; uart_tx     ; sys_clk                           ; 12.168 ; 12.427 ; Rise       ; sys_clk                           ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; SEG[*]      ; ShowControl:showControl1|clock_1k ; 9.335  ; 9.347  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[0]     ; ShowControl:showControl1|clock_1k ; 12.062 ; 12.444 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[1]     ; ShowControl:showControl1|clock_1k ; 10.415 ; 10.534 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[2]     ; ShowControl:showControl1|clock_1k ; 11.283 ; 11.349 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[3]     ; ShowControl:showControl1|clock_1k ; 10.023 ; 10.143 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[4]     ; ShowControl:showControl1|clock_1k ; 9.914  ; 10.163 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[5]     ; ShowControl:showControl1|clock_1k ; 9.335  ; 9.530  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[6]     ; ShowControl:showControl1|clock_1k ; 9.541  ; 9.347  ; Fall       ; ShowControl:showControl1|clock_1k ;
; SEL[*]      ; ShowControl:showControl1|clock_1k ; 8.038  ; 8.153  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[0]     ; ShowControl:showControl1|clock_1k ; 9.453  ; 9.677  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[1]     ; ShowControl:showControl1|clock_1k ; 8.703  ; 8.866  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[2]     ; ShowControl:showControl1|clock_1k ; 8.038  ; 8.153  ; Fall       ; ShowControl:showControl1|clock_1k ;
; KEY_ROW[*]  ; sys_clk                           ; 7.088  ; 6.982  ; Rise       ; sys_clk                           ;
;  KEY_ROW[0] ; sys_clk                           ; 7.088  ; 6.982  ; Rise       ; sys_clk                           ;
;  KEY_ROW[1] ; sys_clk                           ; 7.958  ; 7.795  ; Rise       ; sys_clk                           ;
;  KEY_ROW[2] ; sys_clk                           ; 7.127  ; 7.014  ; Rise       ; sys_clk                           ;
;  KEY_ROW[3] ; sys_clk                           ; 8.542  ; 8.566  ; Rise       ; sys_clk                           ;
; SEG[*]      ; sys_clk                           ; 8.481  ; 8.488  ; Rise       ; sys_clk                           ;
;  SEG[0]     ; sys_clk                           ; 11.212 ; 11.620 ; Rise       ; sys_clk                           ;
;  SEG[1]     ; sys_clk                           ; 9.564  ; 9.730  ; Rise       ; sys_clk                           ;
;  SEG[2]     ; sys_clk                           ; 10.489 ; 10.546 ; Rise       ; sys_clk                           ;
;  SEG[3]     ; sys_clk                           ; 9.169  ; 9.342  ; Rise       ; sys_clk                           ;
;  SEG[4]     ; sys_clk                           ; 9.070  ; 9.371  ; Rise       ; sys_clk                           ;
;  SEG[5]     ; sys_clk                           ; 8.481  ; 8.787  ; Rise       ; sys_clk                           ;
;  SEG[6]     ; sys_clk                           ; 8.720  ; 8.488  ; Rise       ; sys_clk                           ;
; uart_tx     ; sys_clk                           ; 11.785 ; 12.033 ; Rise       ; sys_clk                           ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                 ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                           ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; 217.11 MHz ; 217.11 MHz      ; sys_clk                           ;                                                ;
; 810.37 MHz ; 402.09 MHz      ; ShowControl:showControl1|clock_1k ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; sys_clk                           ; -3.606 ; -401.118      ;
; ShowControl:showControl1|clock_1k ; -0.234 ; -0.234        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; sys_clk                           ; 0.380 ; 0.000         ;
; ShowControl:showControl1|clock_1k ; 0.403 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; sys_clk                           ; -3.000 ; -385.159      ;
; ShowControl:showControl1|clock_1k ; -1.487 ; -4.461        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                               ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.606 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.534      ;
; -3.606 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.534      ;
; -3.290 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.751      ;
; -3.290 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.751      ;
; -3.245 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.706      ;
; -3.245 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.706      ;
; -3.233 ; uart_tx:uart_tx_uut|cnt0[13]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.694      ;
; -3.233 ; uart_tx:uart_tx_uut|cnt0[13]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.694      ;
; -3.211 ; uart_tx:uart_tx_uut|cnt0[6]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.672      ;
; -3.211 ; uart_tx:uart_tx_uut|cnt0[6]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.672      ;
; -3.186 ; uart_tx:uart_tx_uut|cnt0[7]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.647      ;
; -3.186 ; uart_tx:uart_tx_uut|cnt0[7]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.647      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[10]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[14]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[8]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.158 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[1]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.534      ;
; -3.130 ; ShowControl:showControl1|cnt[0]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.058      ;
; -3.105 ; uart_tx:uart_tx_uut|cnt0[2]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.566      ;
; -3.105 ; uart_tx:uart_tx_uut|cnt0[2]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.566      ;
; -3.101 ; uart_tx:uart_tx_uut|cnt0[4]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.562      ;
; -3.101 ; uart_tx:uart_tx_uut|cnt0[4]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.562      ;
; -3.099 ; uart_tx:uart_tx_uut|cnt0[9]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.560      ;
; -3.099 ; uart_tx:uart_tx_uut|cnt0[9]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.560      ;
; -3.095 ; ShowControl:showControl1|cnt[3]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.023      ;
; -3.065 ; ShowControl:showControl1|cnt[10] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.993      ;
; -3.026 ; ShowControl:showControl1|cnt[14] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.954      ;
; -3.017 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt1[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.945      ;
; -3.016 ; ShowControl:showControl1|cnt[11] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.944      ;
; -3.015 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[7]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.391      ;
; -3.015 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[5]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.391      ;
; -3.015 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[4]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.391      ;
; -3.007 ; ShowControl:showControl1|cnt[13] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.935      ;
; -3.003 ; ShowControl:showControl1|cnt[9]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.931      ;
; -2.988 ; ShowControl:showControl1|cnt[7]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.916      ;
; -2.942 ; uart_tx:uart_tx_uut|cnt0[8]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.403      ;
; -2.942 ; uart_tx:uart_tx_uut|cnt0[8]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.403      ;
; -2.918 ; ShowControl:showControl1|cnt[4]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.846      ;
; -2.913 ; uart_tx:uart_tx_uut|cnt0[14]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.374      ;
; -2.913 ; uart_tx:uart_tx_uut|cnt0[14]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.374      ;
; -2.906 ; ShowControl:showControl1|cnt[2]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.834      ;
; -2.904 ; uart_tx:uart_tx_uut|cnt0[10]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.365      ;
; -2.904 ; uart_tx:uart_tx_uut|cnt0[10]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.365      ;
; -2.890 ; ShowControl:showControl1|cnt[8]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.818      ;
; -2.880 ; ShowControl:showControl1|cnt[5]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.808      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[5]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.879 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.807      ;
; -2.878 ; ShowControl:showControl1|cnt[12] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.806      ;
; -2.874 ; uart_tx:uart_tx_uut|cnt0[15]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.335      ;
; -2.874 ; uart_tx:uart_tx_uut|cnt0[15]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.335      ;
; -2.849 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|rx_data[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.775      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[14]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[8]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.842 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 3.751      ;
; -2.841 ; uart_tx:uart_tx_uut|cnt1[3]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.302      ;
; -2.841 ; uart_tx:uart_tx_uut|cnt1[3]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.302      ;
; -2.821 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.747      ;
; -2.821 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.747      ;
; -2.821 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.747      ;
; -2.821 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[7]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.747      ;
; -2.821 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.747      ;
; -2.821 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.747      ;
; -2.821 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[5]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.747      ;
; -2.821 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.747      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[5]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
; -2.817 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 3.240      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ShowControl:showControl1|clock_1k'                                                                                                                             ;
+--------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.234 ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.071     ; 1.165      ;
; 0.059  ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.071     ; 0.872      ;
; 0.061  ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.071     ; 0.870      ;
; 0.161  ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.071     ; 0.770      ;
+--------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                                         ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.380 ; uart_tx:uart_tx_uut|uart_tx                         ; uart_tx:uart_tx_uut|uart_tx                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; uart_tx:uart_tx_uut|cnt1[2]                         ; uart_tx:uart_tx_uut|cnt1[2]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.094      ; 0.669      ;
; 0.381 ; uart_rx:uart_rx_uut|rx_data[0]                      ; uart_rx:uart_rx_uut|rx_data[0]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; uart_rx:uart_rx_uut|rx_data[2]                      ; uart_rx:uart_rx_uut|rx_data[2]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; uart_rx:uart_rx_uut|rx_data[7]                      ; uart_rx:uart_rx_uut|rx_data[7]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; uart_rx:uart_rx_uut|rx_data[3]                      ; uart_rx:uart_rx_uut|rx_data[3]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; uart_tx:uart_tx_uut|cnt1[3]                         ; uart_tx:uart_tx_uut|cnt1[3]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; uart_tx:uart_tx_uut|cnt1[0]                         ; uart_tx:uart_tx_uut|cnt1[0]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.093      ; 0.669      ;
; 0.400 ; uart_rx:uart_rx_uut|rx_data[1]                      ; uart_rx:uart_rx_uut|rx_data[1]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_rx:uart_rx_uut|rx_data[4]                      ; uart_rx:uart_rx_uut|rx_data[4]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_rx:uart_rx_uut|rx_data[6]                      ; uart_rx:uart_rx_uut|rx_data[6]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_rx:uart_rx_uut|rx_data[5]                      ; uart_rx:uart_rx_uut|rx_data[5]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:uart_tx_uut|start_tx_flag                   ; uart_tx:uart_tx_uut|start_tx_flag                   ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:uart_tx_uut|cnt1[1]                         ; uart_tx:uart_tx_uut|cnt1[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_rx:uart_rx_uut|start_flag                      ; uart_rx:uart_rx_uut|start_flag                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_rx:uart_rx_uut|cnt1[3]                         ; uart_rx:uart_rx_uut|cnt1[3]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_rx:uart_rx_uut|cnt1[2]                         ; uart_rx:uart_rx_uut|cnt1[2]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_rx:uart_rx_uut|cnt1[1]                         ; uart_rx:uart_rx_uut|cnt1[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_rx:uart_rx_uut|cnt1[0]                         ; uart_rx:uart_rx_uut|cnt1[0]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|rowIndex[1]                      ; KeyValue:keyValue1|rowIndex[1]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|rowIndex[0]                      ; KeyValue:keyValue1|rowIndex[0]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KEY_ROW[0]                       ; KeyValue:keyValue1|KEY_ROW[0]                       ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; KeyValue:keyValue1|row_flag                         ; KeyValue:keyValue1|row_flag                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; KeyValue:keyValue1|KeyPress:u3|en_cnt               ; KeyValue:keyValue1|KeyPress:u3|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.454 ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.723      ;
; 0.455 ; KeyValue:keyValue1|KeyPress:u3|cnt[19]              ; KeyValue:keyValue1|KeyPress:u3|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.724      ;
; 0.455 ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.724      ;
; 0.455 ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.724      ;
; 0.469 ; ShowControl:showControl1|disp_data[18]              ; ShowControl:showControl1|disp_data[22]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; ShowControl:showControl1|disp_data[2]               ; ShowControl:showControl1|disp_data[6]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; ShowControl:showControl1|disp_data[17]              ; ShowControl:showControl1|disp_data[21]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; ShowControl:showControl1|disp_data[1]               ; ShowControl:showControl1|disp_data[5]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.738      ;
; 0.470 ; ShowControl:showControl1|disp_data[19]              ; ShowControl:showControl1|disp_data[23]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; ShowControl:showControl1|disp_data[3]               ; ShowControl:showControl1|disp_data[7]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; ShowControl:showControl1|disp_data[16]              ; ShowControl:showControl1|disp_data[20]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; ShowControl:showControl1|disp_data[0]               ; ShowControl:showControl1|disp_data[4]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.739      ;
; 0.476 ; ShowControl:showControl1|disp_data[22]              ; ShowControl:showControl1|disp_data[26]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; ShowControl:showControl1|disp_data[21]              ; ShowControl:showControl1|disp_data[25]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; ShowControl:showControl1|disp_data[5]               ; ShowControl:showControl1|disp_data[9]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.745      ;
; 0.477 ; ShowControl:showControl1|disp_data[6]               ; ShowControl:showControl1|disp_data[10]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; ShowControl:showControl1|disp_data[20]              ; ShowControl:showControl1|disp_data[24]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; ShowControl:showControl1|disp_data[4]               ; ShowControl:showControl1|disp_data[8]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.746      ;
; 0.478 ; ShowControl:showControl1|disp_data[7]               ; ShowControl:showControl1|disp_data[11]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.747      ;
; 0.484 ; KeyValue:keyValue1|KeyPress:u3|state.Key_up         ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.752      ;
; 0.486 ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE            ; KeyValue:keyValue1|colIndex[0]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.755      ;
; 0.486 ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.754      ;
; 0.486 ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.755      ;
; 0.491 ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.760      ;
; 0.496 ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.765      ;
; 0.504 ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.773      ;
; 0.521 ; uart_rx:uart_rx_uut|cnt0[13]                        ; uart_rx:uart_rx_uut|cnt0[14]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.579      ; 1.295      ;
; 0.526 ; uart_rx:uart_rx_uut|cnt0[9]                         ; uart_rx:uart_rx_uut|cnt0[10]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.579      ; 1.300      ;
; 0.539 ; uart_rx:uart_rx_uut|cnt0[12]                        ; uart_rx:uart_rx_uut|cnt0[14]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.579      ; 1.313      ;
; 0.560 ; uart_tx:uart_tx_uut|cnt0[11]                        ; uart_tx:uart_tx_uut|cnt0[12]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.541      ; 1.296      ;
; 0.581 ; uart_tx:uart_tx_uut|cnt0[0]                         ; uart_tx:uart_tx_uut|cnt0[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.541      ; 1.317      ;
; 0.597 ; uart_tx:uart_tx_uut|cnt0[0]                         ; uart_tx:uart_tx_uut|cnt0[2]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.541      ; 1.333      ;
; 0.605 ; uart_rx:uart_rx_uut|rx1                             ; uart_rx:uart_rx_uut|rx2                             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.093      ; 0.893      ;
; 0.622 ; ShowControl:showControl1|disp_data[23]              ; ShowControl:showControl1|disp_data[27]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.891      ;
; 0.625 ; KeyValue:keyValue1|KeyPress:u1|key_b                ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.893      ;
; 0.628 ; KeyValue:keyValue1|state.ROW_TWO                    ; KeyValue:keyValue1|state.ROW_THREE                  ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.896      ;
; 0.632 ; uart_rx:uart_rx_uut|rx_data[1]                      ; uart_rx:uart_rx_uut|data[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.900      ;
; 0.638 ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.907      ;
; 0.643 ; ShowControl:showControl1|disp_data[13]              ; ShowControl:showControl1|disp_data[17]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.912      ;
; 0.644 ; uart_rx:uart_rx_uut|cnt0[11]                        ; uart_rx:uart_rx_uut|cnt0[14]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.579      ; 1.418      ;
; 0.645 ; uart_rx:uart_rx_uut|rx_data[5]                      ; uart_rx:uart_rx_uut|data[5]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.914      ;
; 0.645 ; ShowControl:showControl1|disp_data[14]              ; ShowControl:showControl1|disp_data[18]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.914      ;
; 0.645 ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.914      ;
; 0.646 ; ShowControl:showControl1|disp_data[12]              ; ShowControl:showControl1|disp_data[16]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.915      ;
; 0.647 ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.915      ;
; 0.647 ; KeyValue:keyValue1|KeyPress:u0|key_a                ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.916      ;
; 0.647 ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.075      ; 0.917      ;
; 0.650 ; ShowControl:showControl1|disp_data[26]              ; ShowControl:showControl1|disp_data[30]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.919      ;
; 0.651 ; ShowControl:showControl1|disp_data[27]              ; ShowControl:showControl1|disp_data[31]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.920      ;
; 0.652 ; ShowControl:showControl1|disp_data[25]              ; ShowControl:showControl1|disp_data[29]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.921      ;
; 0.652 ; ShowControl:showControl1|disp_data[8]               ; ShowControl:showControl1|disp_data[12]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.921      ;
; 0.653 ; uart_tx:uart_tx_uut|cnt0[11]                        ; uart_tx:uart_tx_uut|cnt0[13]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.541      ; 1.389      ;
; 0.653 ; ShowControl:showControl1|disp_data[10]              ; ShowControl:showControl1|disp_data[14]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.922      ;
; 0.656 ; ShowControl:showControl1|disp_data[11]              ; ShowControl:showControl1|disp_data[15]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.925      ;
; 0.656 ; ShowControl:showControl1|disp_data[9]               ; ShowControl:showControl1|disp_data[13]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.074      ; 0.925      ;
; 0.657 ; uart_rx:uart_rx_uut|cnt0[6]                         ; uart_rx:uart_rx_uut|cnt0[10]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.579      ; 1.431      ;
; 0.670 ; KeyValue:keyValue1|rowIndex[0]                      ; KeyValue:keyValue1|KEY_Value[0]                     ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.938      ;
; 0.672 ; KeyValue:keyValue1|rowIndex[0]                      ; KeyValue:keyValue1|KEY_Value[3]                     ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.940      ;
; 0.673 ; KeyValue:keyValue1|rowIndex[0]                      ; KeyValue:keyValue1|KEY_Value[1]                     ; sys_clk                           ; sys_clk     ; 0.000        ; 0.073      ; 0.941      ;
; 0.682 ; uart_tx:uart_tx_uut|cnt0[11]                        ; uart_tx:uart_tx_uut|cnt0[14]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.541      ; 1.418      ;
; 0.682 ; ShowControl:showControl1|clock_1k                   ; ShowControl:showControl1|clock_1k                   ; ShowControl:showControl1|clock_1k ; sys_clk     ; 0.000        ; 2.740      ; 3.887      ;
; 0.685 ; uart_tx:uart_tx_uut|cnt0[3]                         ; uart_tx:uart_tx_uut|cnt0[3]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.093      ; 0.973      ;
; 0.685 ; uart_tx:uart_tx_uut|cnt0[13]                        ; uart_tx:uart_tx_uut|cnt0[13]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.093      ; 0.973      ;
; 0.686 ; uart_tx:uart_tx_uut|cnt0[1]                         ; uart_tx:uart_tx_uut|cnt0[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.093      ; 0.974      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ShowControl:showControl1|clock_1k'                                                                                                                             ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.403 ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.071      ; 0.684      ;
; 0.500 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.071      ; 0.766      ;
; 0.501 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.071      ; 0.767      ;
; 0.756 ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.071      ; 1.022      ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                              ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sys_clk ; Rise       ; sys_clk                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ShowControl:showControl1|clock_1k'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[2]        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[0]        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[1]        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[2]        ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[0]        ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[1]        ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[2]        ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[0]|clk                ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[1]|clk                ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[2]|clk                ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|inclk[0] ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k|q                ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|inclk[0] ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|outclk   ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[0]|clk                ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[1]|clk                ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; KEY_COL[*]  ; sys_clk    ; 5.039 ; 4.911 ; Rise       ; sys_clk         ;
;  KEY_COL[0] ; sys_clk    ; 3.580 ; 3.494 ; Rise       ; sys_clk         ;
;  KEY_COL[1] ; sys_clk    ; 4.060 ; 3.929 ; Rise       ; sys_clk         ;
;  KEY_COL[2] ; sys_clk    ; 5.039 ; 4.911 ; Rise       ; sys_clk         ;
;  KEY_COL[3] ; sys_clk    ; 5.013 ; 4.880 ; Rise       ; sys_clk         ;
; sys_rst_n   ; sys_clk    ; 1.685 ; 1.841 ; Rise       ; sys_clk         ;
; uart_rx     ; sys_clk    ; 2.132 ; 2.270 ; Rise       ; sys_clk         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; KEY_COL[*]  ; sys_clk    ; -1.520 ; -1.545 ; Rise       ; sys_clk         ;
;  KEY_COL[0] ; sys_clk    ; -1.520 ; -1.545 ; Rise       ; sys_clk         ;
;  KEY_COL[1] ; sys_clk    ; -1.526 ; -1.559 ; Rise       ; sys_clk         ;
;  KEY_COL[2] ; sys_clk    ; -2.046 ; -2.151 ; Rise       ; sys_clk         ;
;  KEY_COL[3] ; sys_clk    ; -2.022 ; -2.091 ; Rise       ; sys_clk         ;
; sys_rst_n   ; sys_clk    ; -0.886 ; -1.038 ; Rise       ; sys_clk         ;
; uart_rx     ; sys_clk    ; -1.634 ; -1.760 ; Rise       ; sys_clk         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; SEG[*]      ; ShowControl:showControl1|clock_1k ; 14.069 ; 14.710 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[0]     ; ShowControl:showControl1|clock_1k ; 14.069 ; 14.710 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[1]     ; ShowControl:showControl1|clock_1k ; 12.441 ; 12.805 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[2]     ; ShowControl:showControl1|clock_1k ; 13.339 ; 13.612 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[3]     ; ShowControl:showControl1|clock_1k ; 12.177 ; 12.405 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[4]     ; ShowControl:showControl1|clock_1k ; 12.015 ; 12.377 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[5]     ; ShowControl:showControl1|clock_1k ; 11.560 ; 11.764 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[6]     ; ShowControl:showControl1|clock_1k ; 11.814 ; 11.535 ; Fall       ; ShowControl:showControl1|clock_1k ;
; SEL[*]      ; ShowControl:showControl1|clock_1k ; 8.789  ; 9.136  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[0]     ; ShowControl:showControl1|clock_1k ; 8.789  ; 9.136  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[1]     ; ShowControl:showControl1|clock_1k ; 8.100  ; 8.357  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[2]     ; ShowControl:showControl1|clock_1k ; 7.491  ; 7.638  ; Fall       ; ShowControl:showControl1|clock_1k ;
; KEY_ROW[*]  ; sys_clk                           ; 7.930  ; 7.872  ; Rise       ; sys_clk                           ;
;  KEY_ROW[0] ; sys_clk                           ; 6.660  ; 6.522  ; Rise       ; sys_clk                           ;
;  KEY_ROW[1] ; sys_clk                           ; 7.533  ; 7.287  ; Rise       ; sys_clk                           ;
;  KEY_ROW[2] ; sys_clk                           ; 6.696  ; 6.550  ; Rise       ; sys_clk                           ;
;  KEY_ROW[3] ; sys_clk                           ; 7.930  ; 7.872  ; Rise       ; sys_clk                           ;
; SEG[*]      ; sys_clk                           ; 12.716 ; 13.357 ; Rise       ; sys_clk                           ;
;  SEG[0]     ; sys_clk                           ; 12.716 ; 13.357 ; Rise       ; sys_clk                           ;
;  SEG[1]     ; sys_clk                           ; 11.088 ; 11.452 ; Rise       ; sys_clk                           ;
;  SEG[2]     ; sys_clk                           ; 11.986 ; 12.259 ; Rise       ; sys_clk                           ;
;  SEG[3]     ; sys_clk                           ; 10.824 ; 11.052 ; Rise       ; sys_clk                           ;
;  SEG[4]     ; sys_clk                           ; 10.662 ; 11.024 ; Rise       ; sys_clk                           ;
;  SEG[5]     ; sys_clk                           ; 10.207 ; 10.411 ; Rise       ; sys_clk                           ;
;  SEG[6]     ; sys_clk                           ; 10.461 ; 10.182 ; Rise       ; sys_clk                           ;
; uart_tx     ; sys_clk                           ; 10.896 ; 11.453 ; Rise       ; sys_clk                           ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; SEG[*]      ; ShowControl:showControl1|clock_1k ; 8.356  ; 8.354  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[0]     ; ShowControl:showControl1|clock_1k ; 10.802 ; 11.404 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[1]     ; ShowControl:showControl1|clock_1k ; 9.315  ; 9.599  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[2]     ; ShowControl:showControl1|clock_1k ; 10.073 ; 10.377 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[3]     ; ShowControl:showControl1|clock_1k ; 8.965  ; 9.199  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[4]     ; ShowControl:showControl1|clock_1k ; 8.884  ; 9.175  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[5]     ; ShowControl:showControl1|clock_1k ; 8.356  ; 8.639  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[6]     ; ShowControl:showControl1|clock_1k ; 8.655  ; 8.354  ; Fall       ; ShowControl:showControl1|clock_1k ;
; SEL[*]      ; ShowControl:showControl1|clock_1k ; 7.179  ; 7.323  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[0]     ; ShowControl:showControl1|clock_1k ; 8.430  ; 8.765  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[1]     ; ShowControl:showControl1|clock_1k ; 7.766  ; 8.015  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[2]     ; ShowControl:showControl1|clock_1k ; 7.179  ; 7.323  ; Fall       ; ShowControl:showControl1|clock_1k ;
; KEY_ROW[*]  ; sys_clk                           ; 6.415  ; 6.279  ; Rise       ; sys_clk                           ;
;  KEY_ROW[0] ; sys_clk                           ; 6.415  ; 6.279  ; Rise       ; sys_clk                           ;
;  KEY_ROW[1] ; sys_clk                           ; 7.254  ; 7.015  ; Rise       ; sys_clk                           ;
;  KEY_ROW[2] ; sys_clk                           ; 6.449  ; 6.306  ; Rise       ; sys_clk                           ;
;  KEY_ROW[3] ; sys_clk                           ; 7.684  ; 7.629  ; Rise       ; sys_clk                           ;
; SEG[*]      ; sys_clk                           ; 7.610  ; 7.615  ; Rise       ; sys_clk                           ;
;  SEG[0]     ; sys_clk                           ; 10.072 ; 10.678 ; Rise       ; sys_clk                           ;
;  SEG[1]     ; sys_clk                           ; 8.585  ; 8.865  ; Rise       ; sys_clk                           ;
;  SEG[2]     ; sys_clk                           ; 9.460  ; 9.642  ; Rise       ; sys_clk                           ;
;  SEG[3]     ; sys_clk                           ; 8.213  ; 8.472  ; Rise       ; sys_clk                           ;
;  SEG[4]     ; sys_clk                           ; 8.127  ; 8.558  ; Rise       ; sys_clk                           ;
;  SEG[5]     ; sys_clk                           ; 7.610  ; 8.018  ; Rise       ; sys_clk                           ;
;  SEG[6]     ; sys_clk                           ; 7.900  ; 7.615  ; Rise       ; sys_clk                           ;
; uart_tx     ; sys_clk                           ; 10.531 ; 11.066 ; Rise       ; sys_clk                           ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; sys_clk                           ; -1.056 ; -68.317       ;
; ShowControl:showControl1|clock_1k ; 0.397  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; sys_clk                           ; 0.101 ; 0.000         ;
; ShowControl:showControl1|clock_1k ; 0.185 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; sys_clk                           ; -3.000 ; -274.865      ;
; ShowControl:showControl1|clock_1k ; -1.000 ; -3.000        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                               ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.056 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 2.006      ;
; -0.898 ; ShowControl:showControl1|cnt[10] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.847      ;
; -0.893 ; ShowControl:showControl1|cnt[11] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.843      ;
; -0.890 ; ShowControl:showControl1|cnt[13] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.840      ;
; -0.883 ; ShowControl:showControl1|cnt[0]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.832      ;
; -0.883 ; ShowControl:showControl1|cnt[9]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.833      ;
; -0.880 ; ShowControl:showControl1|cnt[7]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.830      ;
; -0.874 ; ShowControl:showControl1|cnt[3]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.823      ;
; -0.871 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.621      ;
; -0.871 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.621      ;
; -0.866 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.616      ;
; -0.866 ; uart_tx:uart_tx_uut|cnt0[12]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.616      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[10]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[14]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[8]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.864 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[1]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 2.006      ;
; -0.861 ; uart_tx:uart_tx_uut|cnt0[13]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.611      ;
; -0.861 ; uart_tx:uart_tx_uut|cnt0[13]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.611      ;
; -0.855 ; uart_tx:uart_tx_uut|cnt0[7]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.605      ;
; -0.855 ; uart_tx:uart_tx_uut|cnt0[7]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.605      ;
; -0.838 ; uart_tx:uart_tx_uut|cnt0[6]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.588      ;
; -0.838 ; uart_tx:uart_tx_uut|cnt0[6]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.588      ;
; -0.831 ; ShowControl:showControl1|cnt[14] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.780      ;
; -0.831 ; uart_tx:uart_tx_uut|cnt0[4]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.581      ;
; -0.831 ; uart_tx:uart_tx_uut|cnt0[4]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.581      ;
; -0.816 ; ShowControl:showControl1|cnt[4]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.765      ;
; -0.812 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt1[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.762      ;
; -0.808 ; ShowControl:showControl1|cnt[2]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.757      ;
; -0.795 ; uart_tx:uart_tx_uut|cnt0[2]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.545      ;
; -0.795 ; uart_tx:uart_tx_uut|cnt0[2]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.545      ;
; -0.791 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[7]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 1.933      ;
; -0.791 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[5]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 1.933      ;
; -0.791 ; uart_tx:uart_tx_uut|cnt0[11]     ; uart_tx:uart_tx_uut|cnt0[4]       ; sys_clk      ; sys_clk     ; 1.000        ; 0.155      ; 1.933      ;
; -0.791 ; uart_tx:uart_tx_uut|cnt0[9]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.541      ;
; -0.791 ; uart_tx:uart_tx_uut|cnt0[9]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.541      ;
; -0.776 ; ShowControl:showControl1|cnt[5]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.726      ;
; -0.773 ; ShowControl:showControl1|cnt[8]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.722      ;
; -0.770 ; ShowControl:showControl1|cnt[12] ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.719      ;
; -0.765 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|rx_data[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.713      ;
; -0.751 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.699      ;
; -0.751 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.699      ;
; -0.751 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.699      ;
; -0.751 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[7]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.699      ;
; -0.751 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.699      ;
; -0.751 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.699      ;
; -0.751 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[5]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.699      ;
; -0.751 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|data[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.699      ;
; -0.747 ; uart_tx:uart_tx_uut|cnt0[8]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.497      ;
; -0.747 ; uart_tx:uart_tx_uut|cnt0[8]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.497      ;
; -0.732 ; uart_tx:uart_tx_uut|cnt0[15]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.482      ;
; -0.732 ; uart_tx:uart_tx_uut|cnt0[15]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.482      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[5]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.681      ;
; -0.713 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|rx_data[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.250     ; 1.450      ;
; -0.710 ; uart_tx:uart_tx_uut|cnt1[3]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.460      ;
; -0.710 ; uart_tx:uart_tx_uut|cnt1[3]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.460      ;
; -0.702 ; uart_tx:uart_tx_uut|cnt0[14]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.452      ;
; -0.702 ; uart_tx:uart_tx_uut|cnt0[14]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.452      ;
; -0.699 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|data[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.250     ; 1.436      ;
; -0.699 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|data[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.250     ; 1.436      ;
; -0.699 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|data[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.250     ; 1.436      ;
; -0.699 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|data[7]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.250     ; 1.436      ;
; -0.699 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|data[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.250     ; 1.436      ;
; -0.699 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|data[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.250     ; 1.436      ;
; -0.699 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|data[5]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.250     ; 1.436      ;
; -0.699 ; uart_rx:uart_rx_uut|cnt0[10]     ; uart_rx:uart_rx_uut|data[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.250     ; 1.436      ;
; -0.691 ; uart_tx:uart_tx_uut|cnt1[0]      ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.441      ;
; -0.691 ; uart_tx:uart_tx_uut|cnt1[0]      ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.441      ;
; -0.687 ; uart_tx:uart_tx_uut|cnt0[10]     ; uart_tx:uart_tx_uut|cnt0[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.437      ;
; -0.687 ; uart_tx:uart_tx_uut|cnt0[10]     ; uart_tx:uart_tx_uut|cnt0[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.237     ; 1.437      ;
; -0.683 ; ShowControl:showControl1|cnt[1]  ; ShowControl:showControl1|clock_1k ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.632      ;
; -0.679 ; uart_rx:uart_rx_uut|cnt0[9]      ; uart_rx:uart_rx_uut|rx_data[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.628      ;
; -0.679 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.621      ;
; -0.679 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[14]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.621      ;
; -0.679 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.621      ;
; -0.679 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.621      ;
; -0.679 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.621      ;
; -0.679 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[9]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.621      ;
; -0.679 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[8]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.621      ;
; -0.679 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.621      ;
; -0.679 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.621      ;
; -0.679 ; uart_tx:uart_tx_uut|cnt0[3]      ; uart_tx:uart_tx_uut|cnt0[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.621      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ShowControl:showControl1|clock_1k'                                                                                                                            ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.397 ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.038     ; 0.552      ;
; 0.546 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.038     ; 0.403      ;
; 0.549 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.038     ; 0.400      ;
; 0.590 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 1.000        ; -0.038     ; 0.359      ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                                         ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.101 ; ShowControl:showControl1|clock_1k                   ; ShowControl:showControl1|clock_1k                   ; ShowControl:showControl1|clock_1k ; sys_clk     ; 0.000        ; 1.400      ; 1.720      ;
; 0.177 ; uart_tx:uart_tx_uut|uart_tx                         ; uart_tx:uart_tx_uut|uart_tx                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart_tx:uart_tx_uut|cnt1[2]                         ; uart_tx:uart_tx_uut|cnt1[2]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_uut|rx_data[0]                      ; uart_rx:uart_rx_uut|rx_data[0]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_uut|rx_data[2]                      ; uart_rx:uart_rx_uut|rx_data[2]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_uut|rx_data[7]                      ; uart_rx:uart_rx_uut|rx_data[7]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_uut|rx_data[3]                      ; uart_rx:uart_rx_uut|rx_data[3]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_tx:uart_tx_uut|cnt1[3]                         ; uart_tx:uart_tx_uut|cnt1[3]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_tx:uart_tx_uut|cnt1[0]                         ; uart_tx:uart_tx_uut|cnt1[0]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; uart_tx:uart_tx_uut|start_tx_flag                   ; uart_tx:uart_tx_uut|start_tx_flag                   ; sys_clk                           ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_tx:uart_tx_uut|cnt1[1]                         ; uart_tx:uart_tx_uut|cnt1[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_uut|rx_data[1]                      ; uart_rx:uart_rx_uut|rx_data[1]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_uut|rx_data[4]                      ; uart_rx:uart_rx_uut|rx_data[4]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_uut|rx_data[6]                      ; uart_rx:uart_rx_uut|rx_data[6]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_uut|rx_data[5]                      ; uart_rx:uart_rx_uut|rx_data[5]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_uut|start_flag                      ; uart_rx:uart_rx_uut|start_flag                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_uut|cnt1[3]                         ; uart_rx:uart_rx_uut|cnt1[3]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_uut|cnt1[2]                         ; uart_rx:uart_rx_uut|cnt1[2]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_uut|cnt1[1]                         ; uart_rx:uart_rx_uut|cnt1[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_uut|cnt1[0]                         ; uart_rx:uart_rx_uut|cnt1[0]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|rowIndex[1]                      ; KeyValue:keyValue1|rowIndex[1]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|rowIndex[0]                      ; KeyValue:keyValue1|rowIndex[0]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|row_flag                         ; KeyValue:keyValue1|row_flag                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KEY_ROW[0]                       ; KeyValue:keyValue1|KEY_ROW[0]                       ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u3|en_cnt               ; KeyValue:keyValue1|KeyPress:u3|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; ShowControl:showControl1|disp_data[18]              ; ShowControl:showControl1|disp_data[22]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; ShowControl:showControl1|disp_data[2]               ; ShowControl:showControl1|disp_data[6]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; ShowControl:showControl1|disp_data[17]              ; ShowControl:showControl1|disp_data[21]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; ShowControl:showControl1|disp_data[1]               ; ShowControl:showControl1|disp_data[5]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; ShowControl:showControl1|disp_data[19]              ; ShowControl:showControl1|disp_data[23]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; ShowControl:showControl1|disp_data[0]               ; ShowControl:showControl1|disp_data[4]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; ShowControl:showControl1|disp_data[3]               ; ShowControl:showControl1|disp_data[7]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; ShowControl:showControl1|disp_data[16]              ; ShowControl:showControl1|disp_data[20]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.316      ;
; 0.197 ; ShowControl:showControl1|disp_data[22]              ; ShowControl:showControl1|disp_data[26]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; ShowControl:showControl1|disp_data[21]              ; ShowControl:showControl1|disp_data[25]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; ShowControl:showControl1|disp_data[5]               ; ShowControl:showControl1|disp_data[9]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; KeyValue:keyValue1|KeyPress:u3|cnt[19]              ; KeyValue:keyValue1|KeyPress:u3|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; ShowControl:showControl1|disp_data[20]              ; ShowControl:showControl1|disp_data[24]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; ShowControl:showControl1|disp_data[4]               ; ShowControl:showControl1|disp_data[8]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; ShowControl:showControl1|disp_data[7]               ; ShowControl:showControl1|disp_data[11]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; ShowControl:showControl1|disp_data[6]               ; ShowControl:showControl1|disp_data[10]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.320      ;
; 0.201 ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE            ; KeyValue:keyValue1|colIndex[0]                      ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.322      ;
; 0.210 ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.330      ;
; 0.213 ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.334      ;
; 0.217 ; KeyValue:keyValue1|KeyPress:u3|state.Key_up         ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.338      ;
; 0.219 ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.339      ;
; 0.220 ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.341      ;
; 0.222 ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.342      ;
; 0.242 ; uart_rx:uart_rx_uut|cnt0[13]                        ; uart_rx:uart_rx_uut|cnt0[14]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.248      ; 0.574      ;
; 0.243 ; uart_rx:uart_rx_uut|cnt0[9]                         ; uart_rx:uart_rx_uut|cnt0[10]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.248      ; 0.575      ;
; 0.253 ; uart_tx:uart_tx_uut|cnt0[11]                        ; uart_tx:uart_tx_uut|cnt0[12]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.237      ; 0.574      ;
; 0.256 ; uart_rx:uart_rx_uut|rx1                             ; uart_rx:uart_rx_uut|rx2                             ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.385      ;
; 0.257 ; uart_rx:uart_rx_uut|cnt0[12]                        ; uart_rx:uart_rx_uut|cnt0[14]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.248      ; 0.589      ;
; 0.263 ; ShowControl:showControl1|disp_data[23]              ; ShowControl:showControl1|disp_data[27]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.384      ;
; 0.265 ; ShowControl:showControl1|disp_data[13]              ; ShowControl:showControl1|disp_data[17]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; KeyValue:keyValue1|state.ROW_TWO                    ; KeyValue:keyValue1|state.ROW_THREE                  ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; uart_rx:uart_rx_uut|rx_data[5]                      ; uart_rx:uart_rx_uut|data[5]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; ShowControl:showControl1|disp_data[14]              ; ShowControl:showControl1|disp_data[18]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; ShowControl:showControl1|disp_data[12]              ; ShowControl:showControl1|disp_data[16]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; ShowControl:showControl1|disp_data[26]              ; ShowControl:showControl1|disp_data[30]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; ShowControl:showControl1|disp_data[27]              ; ShowControl:showControl1|disp_data[31]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; ShowControl:showControl1|disp_data[25]              ; ShowControl:showControl1|disp_data[29]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; uart_rx:uart_rx_uut|rx_data[1]                      ; uart_rx:uart_rx_uut|data[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; ShowControl:showControl1|disp_data[8]               ; ShowControl:showControl1|disp_data[12]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; ShowControl:showControl1|disp_data[10]              ; ShowControl:showControl1|disp_data[14]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.393      ;
; 0.274 ; uart_tx:uart_tx_uut|cnt0[0]                         ; uart_tx:uart_tx_uut|cnt0[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.237      ; 0.595      ;
; 0.274 ; ShowControl:showControl1|disp_data[9]               ; ShowControl:showControl1|disp_data[13]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.395      ;
; 0.274 ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.394      ;
; 0.275 ; ShowControl:showControl1|disp_data[11]              ; ShowControl:showControl1|disp_data[15]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.396      ;
; 0.277 ; uart_tx:uart_tx_uut|cnt0[0]                         ; uart_tx:uart_tx_uut|cnt0[2]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.237      ; 0.598      ;
; 0.277 ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; KeyValue:keyValue1|KeyPress:u1|key_b                ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ; sys_clk                           ; sys_clk     ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.400      ;
; 0.284 ; KeyValue:keyValue1|rowIndex[0]                      ; KeyValue:keyValue1|KEY_Value[0]                     ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.405      ;
; 0.287 ; KeyValue:keyValue1|rowIndex[0]                      ; KeyValue:keyValue1|KEY_Value[3]                     ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.408      ;
; 0.287 ; KeyValue:keyValue1|rowIndex[0]                      ; KeyValue:keyValue1|KEY_Value[1]                     ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.408      ;
; 0.290 ; KeyValue:keyValue1|rowIndex[0]                      ; KeyValue:keyValue1|KEY_Value[2]                     ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.411      ;
; 0.291 ; KeyValue:keyValue1|KeyPress:u0|key_a                ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.295 ; uart_tx:uart_tx_uut|cnt0[15]                        ; uart_tx:uart_tx_uut|cnt0[15]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; uart_tx:uart_tx_uut|cnt0[13]                        ; uart_tx:uart_tx_uut|cnt0[13]                        ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_tx:uart_tx_uut|cnt0[3]                         ; uart_tx:uart_tx_uut|cnt0[3]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_tx:uart_tx_uut|cnt0[1]                         ; uart_tx:uart_tx_uut|cnt0[1]                         ; sys_clk                           ; sys_clk     ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; KeyValue:keyValue1|KeyPress:u3|cnt[13]              ; KeyValue:keyValue1|KeyPress:u3|cnt[13]              ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; KeyValue:keyValue1|KeyPress:u3|cnt[7]               ; KeyValue:keyValue1|KeyPress:u3|cnt[7]               ; sys_clk                           ; sys_clk     ; 0.000        ; 0.037      ; 0.417      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ShowControl:showControl1|clock_1k'                                                                                                                             ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.185 ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.038      ; 0.314      ;
; 0.218 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.038      ; 0.340      ;
; 0.220 ; ShowControl:showControl1|SEL[0] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.038      ; 0.342      ;
; 0.327 ; ShowControl:showControl1|SEL[1] ; ShowControl:showControl1|SEL[2] ; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0.000        ; 0.038      ; 0.449      ;
+-------+---------------------------------+---------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                              ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sys_clk ; Rise       ; sys_clk                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_ROW[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KEY_Value[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt_full             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_a                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_b                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_up         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt_full             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_a                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_b                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt_full             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_a                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_b                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ShowControl:showControl1|clock_1k'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[2]        ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[0]        ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[1]        ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[2]        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[0]|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[1]|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[2]|clk                ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|inclk[0] ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|outclk   ;
; 0.469  ; 0.653        ; 0.184          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[0]        ;
; 0.469  ; 0.653        ; 0.184          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[1]        ;
; 0.469  ; 0.653        ; 0.184          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Fall       ; ShowControl:showControl1|SEL[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k|q                ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|inclk[0] ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|clock_1k~clkctrl|outclk   ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[0]|clk                ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[1]|clk                ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; ShowControl:showControl1|clock_1k ; Rise       ; showControl1|SEL[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; KEY_COL[*]  ; sys_clk    ; 2.354 ; 3.120 ; Rise       ; sys_clk         ;
;  KEY_COL[0] ; sys_clk    ; 1.701 ; 2.327 ; Rise       ; sys_clk         ;
;  KEY_COL[1] ; sys_clk    ; 1.909 ; 2.558 ; Rise       ; sys_clk         ;
;  KEY_COL[2] ; sys_clk    ; 2.354 ; 3.120 ; Rise       ; sys_clk         ;
;  KEY_COL[3] ; sys_clk    ; 2.343 ; 3.107 ; Rise       ; sys_clk         ;
; sys_rst_n   ; sys_clk    ; 0.850 ; 1.059 ; Rise       ; sys_clk         ;
; uart_rx     ; sys_clk    ; 1.114 ; 1.814 ; Rise       ; sys_clk         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; KEY_COL[*]  ; sys_clk    ; -0.731 ; -1.298 ; Rise       ; sys_clk         ;
;  KEY_COL[0] ; sys_clk    ; -0.731 ; -1.298 ; Rise       ; sys_clk         ;
;  KEY_COL[1] ; sys_clk    ; -0.748 ; -1.318 ; Rise       ; sys_clk         ;
;  KEY_COL[2] ; sys_clk    ; -1.007 ; -1.658 ; Rise       ; sys_clk         ;
;  KEY_COL[3] ; sys_clk    ; -0.976 ; -1.616 ; Rise       ; sys_clk         ;
; sys_rst_n   ; sys_clk    ; -0.496 ; -0.681 ; Rise       ; sys_clk         ;
; uart_rx     ; sys_clk    ; -0.875 ; -1.554 ; Rise       ; sys_clk         ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; SEG[*]      ; ShowControl:showControl1|clock_1k ; 7.512 ; 7.319 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[0]     ; ShowControl:showControl1|clock_1k ; 7.512 ; 7.319 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[1]     ; ShowControl:showControl1|clock_1k ; 6.618 ; 6.398 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[2]     ; ShowControl:showControl1|clock_1k ; 7.048 ; 6.901 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[3]     ; ShowControl:showControl1|clock_1k ; 6.398 ; 6.348 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[4]     ; ShowControl:showControl1|clock_1k ; 6.349 ; 6.284 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[5]     ; ShowControl:showControl1|clock_1k ; 5.955 ; 5.988 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[6]     ; ShowControl:showControl1|clock_1k ; 5.977 ; 6.002 ; Fall       ; ShowControl:showControl1|clock_1k ;
; SEL[*]      ; ShowControl:showControl1|clock_1k ; 4.908 ; 4.817 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[0]     ; ShowControl:showControl1|clock_1k ; 4.908 ; 4.817 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[1]     ; ShowControl:showControl1|clock_1k ; 4.512 ; 4.412 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[2]     ; ShowControl:showControl1|clock_1k ; 4.138 ; 4.103 ; Fall       ; ShowControl:showControl1|clock_1k ;
; KEY_ROW[*]  ; sys_clk                           ; 4.394 ; 4.535 ; Rise       ; sys_clk                           ;
;  KEY_ROW[0] ; sys_clk                           ; 3.467 ; 3.507 ; Rise       ; sys_clk                           ;
;  KEY_ROW[1] ; sys_clk                           ; 3.877 ; 3.972 ; Rise       ; sys_clk                           ;
;  KEY_ROW[2] ; sys_clk                           ; 3.489 ; 3.527 ; Rise       ; sys_clk                           ;
;  KEY_ROW[3] ; sys_clk                           ; 4.394 ; 4.535 ; Rise       ; sys_clk                           ;
; SEG[*]      ; sys_clk                           ; 6.739 ; 6.546 ; Rise       ; sys_clk                           ;
;  SEG[0]     ; sys_clk                           ; 6.739 ; 6.546 ; Rise       ; sys_clk                           ;
;  SEG[1]     ; sys_clk                           ; 5.845 ; 5.609 ; Rise       ; sys_clk                           ;
;  SEG[2]     ; sys_clk                           ; 6.275 ; 6.128 ; Rise       ; sys_clk                           ;
;  SEG[3]     ; sys_clk                           ; 5.625 ; 5.575 ; Rise       ; sys_clk                           ;
;  SEG[4]     ; sys_clk                           ; 5.576 ; 5.511 ; Rise       ; sys_clk                           ;
;  SEG[5]     ; sys_clk                           ; 5.182 ; 5.215 ; Rise       ; sys_clk                           ;
;  SEG[6]     ; sys_clk                           ; 5.204 ; 5.229 ; Rise       ; sys_clk                           ;
; uart_tx     ; sys_clk                           ; 6.205 ; 5.892 ; Rise       ; sys_clk                           ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; SEG[*]      ; ShowControl:showControl1|clock_1k ; 4.504 ; 4.490 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[0]     ; ShowControl:showControl1|clock_1k ; 5.974 ; 5.796 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[1]     ; ShowControl:showControl1|clock_1k ; 5.114 ; 4.987 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[2]     ; ShowControl:showControl1|clock_1k ; 5.544 ; 5.371 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[3]     ; ShowControl:showControl1|clock_1k ; 4.916 ; 4.851 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[4]     ; ShowControl:showControl1|clock_1k ; 4.866 ; 4.837 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[5]     ; ShowControl:showControl1|clock_1k ; 4.517 ; 4.490 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[6]     ; ShowControl:showControl1|clock_1k ; 4.504 ; 4.536 ; Fall       ; ShowControl:showControl1|clock_1k ;
; SEL[*]      ; ShowControl:showControl1|clock_1k ; 3.984 ; 3.952 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[0]     ; ShowControl:showControl1|clock_1k ; 4.731 ; 4.644 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[1]     ; ShowControl:showControl1|clock_1k ; 4.348 ; 4.252 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[2]     ; ShowControl:showControl1|clock_1k ; 3.984 ; 3.952 ; Fall       ; ShowControl:showControl1|clock_1k ;
; KEY_ROW[*]  ; sys_clk                           ; 3.355 ; 3.393 ; Rise       ; sys_clk                           ;
;  KEY_ROW[0] ; sys_clk                           ; 3.355 ; 3.393 ; Rise       ; sys_clk                           ;
;  KEY_ROW[1] ; sys_clk                           ; 3.750 ; 3.840 ; Rise       ; sys_clk                           ;
;  KEY_ROW[2] ; sys_clk                           ; 3.377 ; 3.413 ; Rise       ; sys_clk                           ;
;  KEY_ROW[3] ; sys_clk                           ; 4.282 ; 4.421 ; Rise       ; sys_clk                           ;
; SEG[*]      ; sys_clk                           ; 4.000 ; 3.990 ; Rise       ; sys_clk                           ;
;  SEG[0]     ; sys_clk                           ; 5.467 ; 5.290 ; Rise       ; sys_clk                           ;
;  SEG[1]     ; sys_clk                           ; 4.599 ; 4.487 ; Rise       ; sys_clk                           ;
;  SEG[2]     ; sys_clk                           ; 5.029 ; 4.928 ; Rise       ; sys_clk                           ;
;  SEG[3]     ; sys_clk                           ; 4.409 ; 4.352 ; Rise       ; sys_clk                           ;
;  SEG[4]     ; sys_clk                           ; 4.411 ; 4.322 ; Rise       ; sys_clk                           ;
;  SEG[5]     ; sys_clk                           ; 4.059 ; 3.990 ; Rise       ; sys_clk                           ;
;  SEG[6]     ; sys_clk                           ; 4.000 ; 4.022 ; Rise       ; sys_clk                           ;
; uart_tx     ; sys_clk                           ; 6.024 ; 5.721 ; Rise       ; sys_clk                           ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -3.937   ; 0.101 ; N/A      ; N/A     ; -3.000              ;
;  ShowControl:showControl1|clock_1k ; -0.373   ; 0.185 ; N/A      ; N/A     ; -1.487              ;
;  sys_clk                           ; -3.937   ; 0.101 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                    ; -457.702 ; 0.0   ; 0.0      ; 0.0     ; -389.62             ;
;  ShowControl:showControl1|clock_1k ; -0.411   ; 0.000 ; N/A      ; N/A     ; -4.461              ;
;  sys_clk                           ; -457.291 ; 0.000 ; N/A      ; N/A     ; -385.159            ;
+------------------------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; KEY_COL[*]  ; sys_clk    ; 5.453 ; 5.658 ; Rise       ; sys_clk         ;
;  KEY_COL[0] ; sys_clk    ; 3.941 ; 4.073 ; Rise       ; sys_clk         ;
;  KEY_COL[1] ; sys_clk    ; 4.445 ; 4.557 ; Rise       ; sys_clk         ;
;  KEY_COL[2] ; sys_clk    ; 5.453 ; 5.658 ; Rise       ; sys_clk         ;
;  KEY_COL[3] ; sys_clk    ; 5.409 ; 5.621 ; Rise       ; sys_clk         ;
; sys_rst_n   ; sys_clk    ; 1.819 ; 1.845 ; Rise       ; sys_clk         ;
; uart_rx     ; sys_clk    ; 2.360 ; 2.723 ; Rise       ; sys_clk         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; KEY_COL[*]  ; sys_clk    ; -0.731 ; -1.298 ; Rise       ; sys_clk         ;
;  KEY_COL[0] ; sys_clk    ; -0.731 ; -1.298 ; Rise       ; sys_clk         ;
;  KEY_COL[1] ; sys_clk    ; -0.748 ; -1.318 ; Rise       ; sys_clk         ;
;  KEY_COL[2] ; sys_clk    ; -1.007 ; -1.658 ; Rise       ; sys_clk         ;
;  KEY_COL[3] ; sys_clk    ; -0.976 ; -1.616 ; Rise       ; sys_clk         ;
; sys_rst_n   ; sys_clk    ; -0.496 ; -0.681 ; Rise       ; sys_clk         ;
; uart_rx     ; sys_clk    ; -0.875 ; -1.554 ; Rise       ; sys_clk         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; SEG[*]      ; ShowControl:showControl1|clock_1k ; 15.502 ; 15.920 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[0]     ; ShowControl:showControl1|clock_1k ; 15.502 ; 15.920 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[1]     ; ShowControl:showControl1|clock_1k ; 13.805 ; 13.934 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[2]     ; ShowControl:showControl1|clock_1k ; 14.722 ; 14.799 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[3]     ; ShowControl:showControl1|clock_1k ; 13.406 ; 13.543 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[4]     ; ShowControl:showControl1|clock_1k ; 13.263 ; 13.512 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[5]     ; ShowControl:showControl1|clock_1k ; 12.704 ; 12.906 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[6]     ; ShowControl:showControl1|clock_1k ; 12.897 ; 12.667 ; Fall       ; ShowControl:showControl1|clock_1k ;
; SEL[*]      ; ShowControl:showControl1|clock_1k ; 9.833  ; 10.063 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[0]     ; ShowControl:showControl1|clock_1k ; 9.833  ; 10.063 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[1]     ; ShowControl:showControl1|clock_1k ; 9.056  ; 9.222  ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[2]     ; ShowControl:showControl1|clock_1k ; 8.363  ; 8.479  ; Fall       ; ShowControl:showControl1|clock_1k ;
; KEY_ROW[*]  ; sys_clk                           ; 8.792  ; 8.815  ; Rise       ; sys_clk                           ;
;  KEY_ROW[0] ; sys_clk                           ; 7.337  ; 7.230  ; Rise       ; sys_clk                           ;
;  KEY_ROW[1] ; sys_clk                           ; 8.244  ; 8.078  ; Rise       ; sys_clk                           ;
;  KEY_ROW[2] ; sys_clk                           ; 7.377  ; 7.264  ; Rise       ; sys_clk                           ;
;  KEY_ROW[3] ; sys_clk                           ; 8.792  ; 8.815  ; Rise       ; sys_clk                           ;
; SEG[*]      ; sys_clk                           ; 13.937 ; 14.312 ; Rise       ; sys_clk                           ;
;  SEG[0]     ; sys_clk                           ; 13.937 ; 14.312 ; Rise       ; sys_clk                           ;
;  SEG[1]     ; sys_clk                           ; 12.240 ; 12.326 ; Rise       ; sys_clk                           ;
;  SEG[2]     ; sys_clk                           ; 13.114 ; 13.234 ; Rise       ; sys_clk                           ;
;  SEG[3]     ; sys_clk                           ; 11.803 ; 11.958 ; Rise       ; sys_clk                           ;
;  SEG[4]     ; sys_clk                           ; 11.698 ; 11.904 ; Rise       ; sys_clk                           ;
;  SEG[5]     ; sys_clk                           ; 11.096 ; 11.341 ; Rise       ; sys_clk                           ;
;  SEG[6]     ; sys_clk                           ; 11.289 ; 11.097 ; Rise       ; sys_clk                           ;
; uart_tx     ; sys_clk                           ; 12.168 ; 12.427 ; Rise       ; sys_clk                           ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; SEG[*]      ; ShowControl:showControl1|clock_1k ; 4.504 ; 4.490 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[0]     ; ShowControl:showControl1|clock_1k ; 5.974 ; 5.796 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[1]     ; ShowControl:showControl1|clock_1k ; 5.114 ; 4.987 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[2]     ; ShowControl:showControl1|clock_1k ; 5.544 ; 5.371 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[3]     ; ShowControl:showControl1|clock_1k ; 4.916 ; 4.851 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[4]     ; ShowControl:showControl1|clock_1k ; 4.866 ; 4.837 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[5]     ; ShowControl:showControl1|clock_1k ; 4.517 ; 4.490 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEG[6]     ; ShowControl:showControl1|clock_1k ; 4.504 ; 4.536 ; Fall       ; ShowControl:showControl1|clock_1k ;
; SEL[*]      ; ShowControl:showControl1|clock_1k ; 3.984 ; 3.952 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[0]     ; ShowControl:showControl1|clock_1k ; 4.731 ; 4.644 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[1]     ; ShowControl:showControl1|clock_1k ; 4.348 ; 4.252 ; Fall       ; ShowControl:showControl1|clock_1k ;
;  SEL[2]     ; ShowControl:showControl1|clock_1k ; 3.984 ; 3.952 ; Fall       ; ShowControl:showControl1|clock_1k ;
; KEY_ROW[*]  ; sys_clk                           ; 3.355 ; 3.393 ; Rise       ; sys_clk                           ;
;  KEY_ROW[0] ; sys_clk                           ; 3.355 ; 3.393 ; Rise       ; sys_clk                           ;
;  KEY_ROW[1] ; sys_clk                           ; 3.750 ; 3.840 ; Rise       ; sys_clk                           ;
;  KEY_ROW[2] ; sys_clk                           ; 3.377 ; 3.413 ; Rise       ; sys_clk                           ;
;  KEY_ROW[3] ; sys_clk                           ; 4.282 ; 4.421 ; Rise       ; sys_clk                           ;
; SEG[*]      ; sys_clk                           ; 4.000 ; 3.990 ; Rise       ; sys_clk                           ;
;  SEG[0]     ; sys_clk                           ; 5.467 ; 5.290 ; Rise       ; sys_clk                           ;
;  SEG[1]     ; sys_clk                           ; 4.599 ; 4.487 ; Rise       ; sys_clk                           ;
;  SEG[2]     ; sys_clk                           ; 5.029 ; 4.928 ; Rise       ; sys_clk                           ;
;  SEG[3]     ; sys_clk                           ; 4.409 ; 4.352 ; Rise       ; sys_clk                           ;
;  SEG[4]     ; sys_clk                           ; 4.411 ; 4.322 ; Rise       ; sys_clk                           ;
;  SEG[5]     ; sys_clk                           ; 4.059 ; 3.990 ; Rise       ; sys_clk                           ;
;  SEG[6]     ; sys_clk                           ; 4.000 ; 4.022 ; Rise       ; sys_clk                           ;
; uart_tx     ; sys_clk                           ; 6.024 ; 5.721 ; Rise       ; sys_clk                           ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; KEY_ROW[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; KEY_ROW[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; KEY_ROW[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; KEY_ROW[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY_COL[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY_COL[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY_COL[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY_COL[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; KEY_ROW[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; SEL[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; KEY_ROW[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; SEL[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; KEY_ROW[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SEL[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0        ; 0        ; 0        ; 6        ;
; ShowControl:showControl1|clock_1k ; sys_clk                           ; 1        ; 1        ; 0        ; 0        ;
; sys_clk                           ; sys_clk                           ; 3914     ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; ShowControl:showControl1|clock_1k ; ShowControl:showControl1|clock_1k ; 0        ; 0        ; 0        ; 6        ;
; ShowControl:showControl1|clock_1k ; sys_clk                           ; 1        ; 1        ; 0        ; 0        ;
; sys_clk                           ; sys_clk                           ; 3914     ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 309   ; 309  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 253   ; 253  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Sat Oct 14 10:45:43 2023
Info: Command: quartus_sta cal_top -c cal_top
Info: qsta_default_script.tcl version: #11
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cal_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
    Info (332105): create_clock -period 1.000 -name ShowControl:showControl1|clock_1k ShowControl:showControl1|clock_1k
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.937
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.937            -457.291 sys_clk 
    Info (332119):    -0.373              -0.411 ShowControl:showControl1|clock_1k 
Info (332146): Worst-case hold slack is 0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.431               0.000 sys_clk 
    Info (332119):     0.453               0.000 ShowControl:showControl1|clock_1k 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -385.159 sys_clk 
    Info (332119):    -1.487              -4.461 ShowControl:showControl1|clock_1k 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.606
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.606            -401.118 sys_clk 
    Info (332119):    -0.234              -0.234 ShowControl:showControl1|clock_1k 
Info (332146): Worst-case hold slack is 0.380
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.380               0.000 sys_clk 
    Info (332119):     0.403               0.000 ShowControl:showControl1|clock_1k 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -385.159 sys_clk 
    Info (332119):    -1.487              -4.461 ShowControl:showControl1|clock_1k 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.056
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.056             -68.317 sys_clk 
    Info (332119):     0.397               0.000 ShowControl:showControl1|clock_1k 
Info (332146): Worst-case hold slack is 0.101
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.101               0.000 sys_clk 
    Info (332119):     0.185               0.000 ShowControl:showControl1|clock_1k 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -274.865 sys_clk 
    Info (332119):    -1.000              -3.000 ShowControl:showControl1|clock_1k 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5056 megabytes
    Info: Processing ended: Sat Oct 14 10:45:45 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


