// dxc_ss_top_ddc_model_DUT_0.v

// Generated using ACDS version 24.1 115

`timescale 1 ps / 1 ps
module dxc_ss_top_ddc_model_DUT_0 (
		input  wire        clk,                   //           clock.clk
		input  wire        areset,                //     clock_reset.reset
		input  wire        bus_clk,               //       bus_clock.clk
		input  wire        bus_areset,            // bus_clock_reset.reset
		input  wire [13:0] busIn_address,         //             bus.address
		input  wire [0:0]  busIn_read,            //                .read
		input  wire [0:0]  busIn_write,           //                .write
		input  wire [31:0] busIn_writedata,       //                .writedata
		output wire [31:0] busOut_readdata,       //                .readdata
		output wire [0:0]  busOut_readdatavalid,  //                .readdatavalid
		output wire [0:0]  busOut_waitrequest,    //                .waitrequest
		input  wire [0:0]  DDC_Valid_In_s,        //             exp.valid_DDC_Valid_In_s
		input  wire [7:0]  DDC_Chan_In_s,         //                .channel_DDC_Chan_In_s
		input  wire [31:0] DDC_Ant_Data_In_0im,   //                .data_DDC_Ant_Data_In_0im
		input  wire [31:0] DDC_Ant_Data_In_0re,   //                .data_DDC_Ant_Data_In_0re
		input  wire [31:0] DDC_Ant_Data_In_1im,   //                .data_DDC_Ant_Data_In_1im
		input  wire [31:0] DDC_Ant_Data_In_1re,   //                .data_DDC_Ant_Data_In_1re
		input  wire [31:0] DDC_Ant_Data_In_2im,   //                .data_DDC_Ant_Data_In_2im
		input  wire [31:0] DDC_Ant_Data_In_2re,   //                .data_DDC_Ant_Data_In_2re
		input  wire [31:0] DDC_Ant_Data_In_3im,   //                .data_DDC_Ant_Data_In_3im
		input  wire [31:0] DDC_Ant_Data_In_3re,   //                .data_DDC_Ant_Data_In_3re
		input  wire [0:0]  DDC_NCO_sync_0,        //                .data_DDC_NCO_sync_0
		input  wire [0:0]  DDC_NCO_sync_1,        //                .data_DDC_NCO_sync_1
		input  wire [0:0]  DDC_NCO_sync_2,        //                .data_DDC_NCO_sync_2
		input  wire [0:0]  DDC_NCO_sync_3,        //                .data_DDC_NCO_sync_3
		input  wire [7:0]  BW_Config_CC1_s,       //                .data_BW_Config_CC1_s
		input  wire [31:0] DDC_Const_Data_In_0im, //                .data_DDC_Const_Data_In_0im
		input  wire [31:0] DDC_Const_Data_In_0re, //                .data_DDC_Const_Data_In_0re
		input  wire [31:0] DDC_Const_Data_In_1im, //                .data_DDC_Const_Data_In_1im
		input  wire [31:0] DDC_Const_Data_In_1re, //                .data_DDC_Const_Data_In_1re
		input  wire [31:0] DDC_Const_Data_In_2im, //                .data_DDC_Const_Data_In_2im
		input  wire [31:0] DDC_Const_Data_In_2re, //                .data_DDC_Const_Data_In_2re
		input  wire [31:0] DDC_Const_Data_In_3im, //                .data_DDC_Const_Data_In_3im
		input  wire [31:0] DDC_Const_Data_In_3re, //                .data_DDC_Const_Data_In_3re
		input  wire [0:0]  DDC_Const_Data_sel_s,  //                .data_DDC_Const_Data_sel_s
		output wire [15:0] ddc_l1_dout_im,        //                .data_ddc_l1_dout_im
		output wire [15:0] ddc_l1_dout_re,        //                .data_ddc_l1_dout_re
		output wire [0:0]  ddc_l1_vout_s,         //                .valid_ddc_l1_vout_s
		output wire [7:0]  ddc_l1_cout_s,         //                .channel_ddc_l1_cout_s
		output wire [15:0] mixer_l1_dout_0im,     //                .data_mixer_l1_dout_0im
		output wire [15:0] mixer_l1_dout_0re,     //                .data_mixer_l1_dout_0re
		output wire [15:0] mixer_l1_dout_1im,     //                .data_mixer_l1_dout_1im
		output wire [15:0] mixer_l1_dout_1re,     //                .data_mixer_l1_dout_1re
		output wire [15:0] mixer_l1_dout_2im,     //                .data_mixer_l1_dout_2im
		output wire [15:0] mixer_l1_dout_2re,     //                .data_mixer_l1_dout_2re
		output wire [15:0] mixer_l1_dout_3im,     //                .data_mixer_l1_dout_3im
		output wire [15:0] mixer_l1_dout_3re,     //                .data_mixer_l1_dout_3re
		output wire [0:0]  mixer_l1_vout_s,       //                .valid_mixer_l1_vout_s
		output wire [7:0]  mixer_l1_cout_s        //                .channel_mixer_l1_cout_s
	);

	ddc_model_DUT ddc_model_dut_0 (
		.clk                   (clk),                   //   input,   width = 1,           clock.clk
		.areset                (areset),                //   input,   width = 1,     clock_reset.reset
		.bus_clk               (bus_clk),               //   input,   width = 1,       bus_clock.clk
		.bus_areset            (bus_areset),            //   input,   width = 1, bus_clock_reset.reset
		.busIn_address         (busIn_address),         //   input,  width = 14,             bus.address
		.busIn_read            (busIn_read),            //   input,   width = 1,                .read
		.busIn_write           (busIn_write),           //   input,   width = 1,                .write
		.busIn_writedata       (busIn_writedata),       //   input,  width = 32,                .writedata
		.busOut_readdata       (busOut_readdata),       //  output,  width = 32,                .readdata
		.busOut_readdatavalid  (busOut_readdatavalid),  //  output,   width = 1,                .readdatavalid
		.busOut_waitrequest    (busOut_waitrequest),    //  output,   width = 1,                .waitrequest
		.DDC_Valid_In_s        (DDC_Valid_In_s),        //   input,   width = 1,             exp.valid_DDC_Valid_In_s
		.DDC_Chan_In_s         (DDC_Chan_In_s),         //   input,   width = 8,                .channel_DDC_Chan_In_s
		.DDC_Ant_Data_In_0im   (DDC_Ant_Data_In_0im),   //   input,  width = 32,                .data_DDC_Ant_Data_In_0im
		.DDC_Ant_Data_In_0re   (DDC_Ant_Data_In_0re),   //   input,  width = 32,                .data_DDC_Ant_Data_In_0re
		.DDC_Ant_Data_In_1im   (DDC_Ant_Data_In_1im),   //   input,  width = 32,                .data_DDC_Ant_Data_In_1im
		.DDC_Ant_Data_In_1re   (DDC_Ant_Data_In_1re),   //   input,  width = 32,                .data_DDC_Ant_Data_In_1re
		.DDC_Ant_Data_In_2im   (DDC_Ant_Data_In_2im),   //   input,  width = 32,                .data_DDC_Ant_Data_In_2im
		.DDC_Ant_Data_In_2re   (DDC_Ant_Data_In_2re),   //   input,  width = 32,                .data_DDC_Ant_Data_In_2re
		.DDC_Ant_Data_In_3im   (DDC_Ant_Data_In_3im),   //   input,  width = 32,                .data_DDC_Ant_Data_In_3im
		.DDC_Ant_Data_In_3re   (DDC_Ant_Data_In_3re),   //   input,  width = 32,                .data_DDC_Ant_Data_In_3re
		.DDC_NCO_sync_0        (DDC_NCO_sync_0),        //   input,   width = 1,                .data_DDC_NCO_sync_0
		.DDC_NCO_sync_1        (DDC_NCO_sync_1),        //   input,   width = 1,                .data_DDC_NCO_sync_1
		.DDC_NCO_sync_2        (DDC_NCO_sync_2),        //   input,   width = 1,                .data_DDC_NCO_sync_2
		.DDC_NCO_sync_3        (DDC_NCO_sync_3),        //   input,   width = 1,                .data_DDC_NCO_sync_3
		.BW_Config_CC1_s       (BW_Config_CC1_s),       //   input,   width = 8,                .data_BW_Config_CC1_s
		.DDC_Const_Data_In_0im (DDC_Const_Data_In_0im), //   input,  width = 32,                .data_DDC_Const_Data_In_0im
		.DDC_Const_Data_In_0re (DDC_Const_Data_In_0re), //   input,  width = 32,                .data_DDC_Const_Data_In_0re
		.DDC_Const_Data_In_1im (DDC_Const_Data_In_1im), //   input,  width = 32,                .data_DDC_Const_Data_In_1im
		.DDC_Const_Data_In_1re (DDC_Const_Data_In_1re), //   input,  width = 32,                .data_DDC_Const_Data_In_1re
		.DDC_Const_Data_In_2im (DDC_Const_Data_In_2im), //   input,  width = 32,                .data_DDC_Const_Data_In_2im
		.DDC_Const_Data_In_2re (DDC_Const_Data_In_2re), //   input,  width = 32,                .data_DDC_Const_Data_In_2re
		.DDC_Const_Data_In_3im (DDC_Const_Data_In_3im), //   input,  width = 32,                .data_DDC_Const_Data_In_3im
		.DDC_Const_Data_In_3re (DDC_Const_Data_In_3re), //   input,  width = 32,                .data_DDC_Const_Data_In_3re
		.DDC_Const_Data_sel_s  (DDC_Const_Data_sel_s),  //   input,   width = 1,                .data_DDC_Const_Data_sel_s
		.ddc_l1_dout_im        (ddc_l1_dout_im),        //  output,  width = 16,                .data_ddc_l1_dout_im
		.ddc_l1_dout_re        (ddc_l1_dout_re),        //  output,  width = 16,                .data_ddc_l1_dout_re
		.ddc_l1_vout_s         (ddc_l1_vout_s),         //  output,   width = 1,                .valid_ddc_l1_vout_s
		.ddc_l1_cout_s         (ddc_l1_cout_s),         //  output,   width = 8,                .channel_ddc_l1_cout_s
		.mixer_l1_dout_0im     (mixer_l1_dout_0im),     //  output,  width = 16,                .data_mixer_l1_dout_0im
		.mixer_l1_dout_0re     (mixer_l1_dout_0re),     //  output,  width = 16,                .data_mixer_l1_dout_0re
		.mixer_l1_dout_1im     (mixer_l1_dout_1im),     //  output,  width = 16,                .data_mixer_l1_dout_1im
		.mixer_l1_dout_1re     (mixer_l1_dout_1re),     //  output,  width = 16,                .data_mixer_l1_dout_1re
		.mixer_l1_dout_2im     (mixer_l1_dout_2im),     //  output,  width = 16,                .data_mixer_l1_dout_2im
		.mixer_l1_dout_2re     (mixer_l1_dout_2re),     //  output,  width = 16,                .data_mixer_l1_dout_2re
		.mixer_l1_dout_3im     (mixer_l1_dout_3im),     //  output,  width = 16,                .data_mixer_l1_dout_3im
		.mixer_l1_dout_3re     (mixer_l1_dout_3re),     //  output,  width = 16,                .data_mixer_l1_dout_3re
		.mixer_l1_vout_s       (mixer_l1_vout_s),       //  output,   width = 1,                .valid_mixer_l1_vout_s
		.mixer_l1_cout_s       (mixer_l1_cout_s)        //  output,   width = 8,                .channel_mixer_l1_cout_s
	);

endmodule
