
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>./bp_top/src/v/bp_mmio_node.v Cov: 86% </h3>
<pre style="margin:0; padding:0 ">   1: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   2: module bp_mmio_node</pre>
<pre style="margin:0; padding:0 ">   3:  import bp_common_pkg::*;</pre>
<pre style="margin:0; padding:0 ">   4:  import bp_common_aviary_pkg::*;</pre>
<pre style="margin:0; padding:0 ">   5:  import bp_be_pkg::*;</pre>
<pre style="margin:0; padding:0 ">   6:  import bp_cfg_link_pkg::*;</pre>
<pre style="margin:0; padding:0 ">   7:  import bp_cce_pkg::*;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   8:  import bsg_noc_pkg::*;</pre>
<pre id="id9" style="background-color: #FFB6C1; margin:0; padding:0 ">   9:  import bsg_wormhole_router_pkg::*;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:  import bp_me_pkg::*;</pre>
<pre style="margin:0; padding:0 ">  11:  #(parameter bp_cfg_e cfg_p = e_bp_inv_cfg</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:    `declare_bp_proc_params(cfg_p)</pre>
<pre style="margin:0; padding:0 ">  13:    `declare_bp_me_if_widths(paddr_width_p, cce_block_width_p, num_lce_p, lce_assoc_p)</pre>
<pre style="margin:0; padding:0 ">  14: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:    , localparam mem_noc_ral_link_width_lp = `bsg_ready_and_link_sif_width(mem_noc_flit_width_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:    )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   (input                                           core_clk_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:    , input                                         core_reset_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:    , input                                         mem_clk_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:    , input                                         mem_reset_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  22: </pre>
<pre style="margin:0; padding:0 ">  23:    , input [mem_noc_cord_width_p-1:0]              my_cord_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:    , input [mem_noc_cid_width_p-1:0]               my_cid_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25: </pre>
<pre style="margin:0; padding:0 ">  26:    // Core config link</pre>
<pre style="margin:0; padding:0 ">  27:    , output [num_core_p-1:0]                       cfg_w_v_o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:    , output [num_core_p-1:0][cfg_addr_width_p-1:0] cfg_addr_o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:    , output [num_core_p-1:0][cfg_data_width_p-1:0] cfg_data_o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30: </pre>
<pre style="margin:0; padding:0 ">  31:    // Local interrupts</pre>
<pre style="margin:0; padding:0 ">  32:    , output [num_core_p-1:0]                       soft_irq_o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:    , output [num_core_p-1:0]                       timer_irq_o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:    , output [num_core_p-1:0]                       external_irq_o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35: </pre>
<pre style="margin:0; padding:0 ">  36:    , input [S:W][mem_noc_ral_link_width_lp-1:0]    mem_cmd_link_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:    , output [S:W][mem_noc_ral_link_width_lp-1:0]   mem_cmd_link_o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  38: </pre>
<pre style="margin:0; padding:0 ">  39:    , input [S:W][mem_noc_ral_link_width_lp-1:0]    mem_resp_link_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  40:    , output [S:W][mem_noc_ral_link_width_lp-1:0]   mem_resp_link_o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:    );</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="margin:0; padding:0 ">  43: `declare_bp_me_if(paddr_width_p, cce_block_width_p, num_lce_p, lce_assoc_p);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44: `declare_bsg_ready_and_link_sif_s(mem_noc_flit_width_p, mem_noc_ral_link_s);</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="margin:0; padding:0 ">  46: // Core side links</pre>
<pre style="margin:0; padding:0 ">  47: mem_noc_ral_link_s mmio_cmd_link_li, mmio_cmd_link_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48: mem_noc_ral_link_s mmio_resp_link_li, mmio_resp_link_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49: </pre>
<pre style="margin:0; padding:0 ">  50:   bp_mmio_enclave</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:    #(.cfg_p(cfg_p))</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:    mmio</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     (.clk_i(core_clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:      ,.reset_i(core_reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:   </pre>
<pre style="margin:0; padding:0 ">  56:      ,.my_cord_i(my_cord_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:      ,.my_cid_i(my_cid_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:   </pre>
<pre style="margin:0; padding:0 ">  59:      ,.cfg_w_v_o(cfg_w_v_o)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:      ,.cfg_addr_o(cfg_addr_o)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:      ,.cfg_data_o(cfg_data_o)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:   </pre>
<pre style="margin:0; padding:0 ">  63:      ,.soft_irq_o(soft_irq_o)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:      ,.timer_irq_o(timer_irq_o)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:      ,.external_irq_o(external_irq_o)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   </pre>
<pre style="margin:0; padding:0 ">  67:      ,.cmd_link_i(mmio_cmd_link_li)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:      ,.cmd_link_o(mmio_cmd_link_lo)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   </pre>
<pre style="margin:0; padding:0 ">  70:      ,.resp_link_i(mmio_resp_link_li)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  71:      ,.resp_link_o(mmio_resp_link_lo)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:      );</pre>
<pre style="margin:0; padding:0 ">  73: </pre>
<pre style="margin:0; padding:0 ">  74: // Network side links</pre>
<pre style="margin:0; padding:0 ">  75: mem_noc_ral_link_s mem_cmd_link_li, mem_cmd_link_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76: mem_noc_ral_link_s mem_resp_link_li, mem_resp_link_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78: if (async_mem_clk_p == 1)</pre>
<pre id="id79" style="background-color: #FFB6C1; margin:0; padding:0 ">  79:   begin : async_mem</pre>
<pre id="id80" style="background-color: #FFB6C1; margin:0; padding:0 ">  80:     logic mmio_cmd_full_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:     assign mmio_cmd_link_li.ready_and_rev = ~mmio_cmd_full_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:     wire mmio_cmd_enq_li = mmio_cmd_link_lo.v & mmio_cmd_link_li.ready_and_rev;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:     wire mem_cmd_deq_li = mem_cmd_link_lo.v & mem_cmd_link_li.ready_and_rev;</pre>
<pre id="id84" style="background-color: #FFB6C1; margin:0; padding:0 ">  84:     bsg_async_fifo</pre>
<pre id="id85" style="background-color: #FFB6C1; margin:0; padding:0 ">  85:      #(.lg_size_p(3)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:        ,.width_p(mem_noc_flit_width_p)</pre>
<pre id="id87" style="background-color: #FFB6C1; margin:0; padding:0 ">  87:        )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:      mem_cmd_link_async_fifo_to_rtr</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:       (.w_clk_i(core_clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:        ,.w_reset_i(core_reset_i)</pre>
<pre id="id91" style="background-color: #FFB6C1; margin:0; padding:0 ">  91:        ,.w_enq_i(mmio_cmd_enq_li)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:        ,.w_data_i(mmio_cmd_link_lo.data)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:        ,.w_full_o(mmio_cmd_full_lo)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94: </pre>
<pre style="margin:0; padding:0 ">  95:        ,.r_clk_i(mem_clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:        ,.r_reset_i(mem_reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:        ,.r_deq_i(mem_cmd_deq_li)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:        ,.r_data_o(mem_cmd_link_lo.data)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:        ,.r_valid_o(mem_cmd_link_lo.v)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:        );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:     logic mmio_resp_full_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:     assign mmio_resp_link_li.ready_and_rev = ~mmio_resp_full_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:     wire mmio_resp_enq_li = mmio_resp_link_lo.v & mmio_resp_link_li.ready_and_rev;</pre>
<pre id="id105" style="background-color: #FFB6C1; margin:0; padding:0 "> 105:     wire mem_resp_deq_li = mem_resp_link_lo.v & mem_resp_link_li.ready_and_rev;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:     bsg_async_fifo</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:      #(.lg_size_p(3)</pre>
<pre id="id108" style="background-color: #FFB6C1; margin:0; padding:0 "> 108:        ,.width_p(mem_noc_flit_width_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:        )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:      mem_resp_link_async_fifo_to_rtr</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:       (.w_clk_i(core_clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:        ,.w_reset_i(core_reset_i)</pre>
<pre id="id113" style="background-color: #FFB6C1; margin:0; padding:0 "> 113:        ,.w_enq_i(mmio_resp_enq_li)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:        ,.w_data_i(mmio_resp_link_lo.data)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:        ,.w_full_o(mmio_resp_full_lo)</pre>
<pre id="id116" style="background-color: #FFB6C1; margin:0; padding:0 "> 116:     </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:        ,.r_clk_i(mem_clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:        ,.r_reset_i(mem_reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:        ,.r_deq_i(mem_resp_deq_li)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:        ,.r_data_o(mem_resp_link_lo.data)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:        ,.r_valid_o(mem_resp_link_lo.v)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:        );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:     </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:     logic mem_cmd_full_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:     assign mem_cmd_link_lo.ready_and_rev = ~mem_cmd_full_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:     wire mem_cmd_enq_li = mem_cmd_link_li.v & mem_cmd_link_lo.ready_and_rev;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:     wire mmio_cmd_deq_li = mmio_cmd_link_li.v & mmio_cmd_link_lo.ready_and_rev;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:     bsg_async_fifo</pre>
<pre id="id129" style="background-color: #FFB6C1; margin:0; padding:0 "> 129:      #(.lg_size_p(3)</pre>
<pre id="id130" style="background-color: #FFB6C1; margin:0; padding:0 "> 130:        ,.width_p(mem_noc_flit_width_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:        )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:      mem_cmd_link_async_fifo_from_rtr</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:       (.w_clk_i(mem_clk_i)</pre>
<pre id="id134" style="background-color: #FFB6C1; margin:0; padding:0 "> 134:        ,.w_reset_i(mem_reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:        ,.w_enq_i(mem_cmd_enq_li)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:        ,.w_data_i(mem_cmd_link_li.data)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:        ,.w_full_o(mem_cmd_full_lo)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:        ,.r_clk_i(core_clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:        ,.r_reset_i(core_reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:        ,.r_deq_i(mmio_cmd_deq_li)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:        ,.r_data_o(mmio_cmd_link_li.data)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:        ,.r_valid_o(mmio_cmd_link_li.v)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:        );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     logic mem_resp_full_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:     assign mem_resp_link_lo.ready_and_rev = ~mem_resp_full_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:     wire mem_resp_enq_li = mem_resp_link_li.v & mem_resp_link_lo.ready_and_rev;</pre>
<pre id="id149" style="background-color: #FFB6C1; margin:0; padding:0 "> 149:     wire mmio_resp_deq_li = mmio_resp_link_li.v & mmio_resp_link_lo.ready_and_rev;</pre>
<pre id="id150" style="background-color: #FFB6C1; margin:0; padding:0 "> 150:     bsg_async_fifo</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:      #(.lg_size_p(3)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:        ,.width_p(mem_noc_flit_width_p)</pre>
<pre id="id153" style="background-color: #FFB6C1; margin:0; padding:0 "> 153:        )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:      mem_resp_link_async_fifo_from_rtr</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:       (.w_clk_i(mem_clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:        ,.w_reset_i(mem_reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:        ,.w_enq_i(mem_resp_enq_li)</pre>
<pre id="id158" style="background-color: #FFB6C1; margin:0; padding:0 "> 158:        ,.w_data_i(mem_resp_link_li.data)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:        ,.w_full_o(mem_resp_full_lo)</pre>
<pre id="id160" style="background-color: #FFB6C1; margin:0; padding:0 "> 160:     </pre>
<pre style="margin:0; padding:0 "> 161:        ,.r_clk_i(core_clk_i)</pre>
<pre id="id162" style="background-color: #FFB6C1; margin:0; padding:0 "> 162:        ,.r_reset_i(core_reset_i)</pre>
<pre id="id163" style="background-color: #FFB6C1; margin:0; padding:0 "> 163:        ,.r_deq_i(mmio_resp_deq_li)</pre>
<pre id="id164" style="background-color: #FFB6C1; margin:0; padding:0 "> 164:        ,.r_data_o(mmio_resp_link_li.data)</pre>
<pre id="id165" style="background-color: #FFB6C1; margin:0; padding:0 "> 165:        ,.r_valid_o(mmio_resp_link_li.v)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:        );</pre>
<pre style="margin:0; padding:0 "> 167:     end</pre>
<pre style="margin:0; padding:0 "> 168:   else</pre>
<pre style="margin:0; padding:0 "> 169:     begin : sync_mem</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:       assign mem_cmd_link_lo  = mmio_cmd_link_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:       assign mem_resp_link_lo = mmio_resp_link_lo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172: </pre>
<pre style="margin:0; padding:0 "> 173:       assign mmio_cmd_link_li  = mem_cmd_link_li;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:       assign mmio_resp_link_li = mem_resp_link_li;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:     end</pre>
<pre style="margin:0; padding:0 "> 176: </pre>
<pre style="margin:0; padding:0 "> 177:   bsg_wormhole_router</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:    #(.flit_width_p(mem_noc_flit_width_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:      ,.dims_p(mem_noc_dims_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:      ,.cord_markers_pos_p(mem_noc_cord_markers_pos_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:      ,.len_width_p(mem_noc_len_width_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:      ,.reverse_order_p(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:      ,.routing_matrix_p(StrictXY | XY_Allow_S)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:      )</pre>
<pre style="margin:0; padding:0 "> 185:    mem_cmd_router</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:    (.clk_i(mem_clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:     ,.reset_i(mem_reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:     ,.my_cord_i(my_cord_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:     ,.link_i({mem_cmd_link_i, mem_cmd_link_lo})</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:     ,.link_o({mem_cmd_link_o, mem_cmd_link_li})</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     );</pre>
<pre style="margin:0; padding:0 "> 192: </pre>
<pre style="margin:0; padding:0 "> 193:   bsg_wormhole_router</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:    #(.flit_width_p(mem_noc_flit_width_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:      ,.dims_p(mem_noc_dims_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:      ,.cord_markers_pos_p(mem_noc_cord_markers_pos_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:      ,.len_width_p(mem_noc_len_width_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:      ,.reverse_order_p(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:      ,.routing_matrix_p(StrictXY | XY_Allow_S)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:      )</pre>
<pre style="margin:0; padding:0 "> 201:    mem_resp_router</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:     (.clk_i(mem_clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:      ,.reset_i(mem_reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:      ,.my_cord_i(my_cord_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:      ,.link_i({mem_resp_link_i, mem_resp_link_lo})</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:      ,.link_o({mem_resp_link_o, mem_resp_link_li})</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:      );</pre>
<pre style="margin:0; padding:0 "> 208: </pre>
<pre style="margin:0; padding:0 "> 209: </pre>
<pre style="margin:0; padding:0 "> 210: endmodule</pre>
<pre style="margin:0; padding:0 "> 211: </pre>
<pre style="margin:0; padding:0 "> 212: </pre>
</body>
</html>
