data = {
 'file_state'         :
{
 'file_path'        : '/home/eda/Project/risc-v/core/ctrl.v'
,'last_modify_time' : 1656603063
}
,'code_inf_list'      :
[
{
 'logic_line_range'       : [0, -1]
,'real_line_range'        : [0, -1]
,'file_path'              : '/home/eda/Project/risc-v/core/ctrl.v'
,'real_code_line_boundry' :
[]
}
]
,'module_inf_list'    :
[
{
 'module_name_sr'    : 
{
 'str'   : 'ctrl'
,'range' : (15,7,15,10)
}
,'module_line_range' : (15,113)
,'inst_inf_list'     : 
[]
,'parm_inf_list'     : 
[]
,'io_inf_list'       : 
[
{
 'name_sr' : 
{
 'str'   : 'inst_i'
,'range' : (16,48,16,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'branch_o'
,'range' : (18,48,18,55)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'jump_o'
,'range' : (19,48,19,53)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_en'
,'range' : (21,48,21,56)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_adder'
,'range' : (22,48,22,59)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg1_rd_adder'
,'range' : (24,48,24,60)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg2_rd_adder'
,'range' : (25,48,25,60)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'imm_gen_op_o'
,'range' : (27,48,27,59)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'alu_op_o'
,'range' : (29,48,29,55)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'alu_src_sel_o'
,'range' : (30,48,30,60)
}
,'type'    : 2
}
]
,'code_inf_list'     : 
[
{
 'logic_line_range'       : [15, 113]
,'real_line_range'        : [15, 113]
,'file_path'              : '/home/eda/Project/risc-v/core/ctrl.v'
,'real_code_line_boundry' :
[
[15, 3, 1]
,
[19, 2, 1]
,
[22, 2, 1]
,
[25, 2, 2]
,
[30, 2, 1]
,
[40, 2, 1]
,
[60, 2, 1]
,
[70, 2, 1]
,
[81, 3, 1]
,
[99, 3, 1]
]
}
]
}
]
,'macro_inf_list'     :
[]
,'wild_inst_inf_list' :
[]
}
