# RISCV_PIPELINED_PROCESSOR

Nesse projeto disponibiliza-se a descrição de hardware de processador utilizando a arquitetura RISC-V com microarquitetura em pipeline.

 **Intruções:**

 1. **R-Type:** ADD, SUB, AND, OR, XOR and SLT;
 2. **I-Type:** ADDI, LB and SB;
 3. **B-Type:** BEQ

**Registradores:** 

1. x0-x7 (8 bits)

**Harzard Unit**:

1. Avanço de Dados;
2. Lógica de Parada;
3. Flush de controle. 