.model RAM
.inputs CS
.inputs RW
.inputs CLK
.inputs DIR<2>
.inputs DIR<1>
.inputs DIR<0>
.inputs DATA_IN<7>
.inputs DATA_IN<6>
.inputs DATA_IN<5>
.inputs DATA_IN<4>
.inputs DATA_IN<3>
.inputs DATA_IN<2>
.inputs DATA_IN<1>
.inputs DATA_IN<0>
.outputs DATA_OUT<7>
.outputs DATA_OUT<6>
.outputs DATA_OUT<5>
.outputs DATA_OUT<4>
.outputs DATA_OUT<3>
.outputs DATA_OUT<2>
.outputs DATA_OUT<1>
.outputs DATA_OUT<0>
