1;condition1
aux_0
aux_1
1;2;1
2;4;1
1;3;1
3;4;1