# 📑 論文準備計画：0.25µm「ガラスのプロセス」事例

## 🏷️ 仮タイトル
**The “Glass Process”: A Historical Case Study of Ti Salicide Instability in 0.25µm Logic with High-Voltage Integration and Its Educational Implications**

## 🎯 投稿予定
- 対象学会候補: IEEE EDUCON / FIE (Frontiers in Education)  
- フォーマット: IEEE 2-column LaTeX  
- 提出時期: [TBD]

## 🗂️ 予定構成（Outline）
1. **Introduction**
   - DR の限界を教育する意義  
   - 技術移行期におけるレガシープロセスの再利用背景  

2. **Historical Background: 0.25µm “Glass Process”**
   - 当時のプロセス状況（Ti サリサイド C49→C54 転移問題）  
   - 「ガラスのプロセス」と呼ばれた理由  
   - 0.18µm の STI/OPC コスト増との対比  

3. **Case Study: 1Mbit SRAM with 30V Mixed Logic**
   - 製品背景（aTFT ドライバー向け）  
   - 不具合の顕在化（ランダムビット不良、冗長なし）  
   - 歩留まり不安定性と工数制約  

4. **Analysis of Failure and Review Limitations**
   - プロセス要因 × 設計要因 × 経済要因のマトリクス  
   - DR 形式通過と品質保証のギャップ  

5. **Educational Application and Universality**
   - 教材化（因果図、演習問題）  
   - 現代ノード（FinFET, GAA, Legacy SoC）への普遍性  

6. **Conclusion**
   - 教訓まとめ  
   - レガシープロセス利用のリスクと教育資源としての価値  

## 📊 図表計画
- 因果関係図（Mermaid）
- 0.18µm vs 0.25µm コスト比較表
- SRAM 冗長有無の影響イラスト
- 「ガラスのプロセス」解説枠

## 📚 参考文献（候補）
- IEEE IEDM / IRPS (2000–2005) のサリサイド関連論文  
- 半導体教育工学のレビュー論文  
- 当時の技術ロードマップ (ITRS 2001–2003)

## ✅ 作業進捗リスト
- [ ] タイトル確定
- [ ] Outline 精緻化
- [ ] refs.bib 作成
- [ ] Draft 執筆開始
- [ ] 図表作成
- [ ] フォーマット調整（IEEE LaTeX）
- [ ] 提出準備

---
