<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:35.3635</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.09.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0128925</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 다이 후방 면 언더필 재료의 크리프를 방지하는 반도체 장치 및 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF INHIBITING CREEP OF  UNDERFILL MATERIAL ON BACK SURFACE OF SEMICONDUCTOR DIE</inventionTitleEng><openDate>2025.04.16</openDate><openNumber>10-2025-0051040</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/78</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치는 표면을 갖는 제1 기판을 갖는다. 제1 기판의 두께는 120 마이크로미터 미만이다. 표면은 그라인딩 동작을 거친다. 그런 다음 제1 기판의 표면을 폴리싱하여 폴리싱된 표면을 생성한다. 제1 기판은 복수의 반도체 다이로 싱귤레이팅된다. 반도체 다이가 인터포저 위에 있다. 인터포저는 제2 기판과 제2 기판을 통해 형성된 전도성 비아를 갖는다. 인터포저는 또한 제2 기판의 제1 표면 위에 형성된 제1 절연 층, 제1 표면 위에 형성된 제1 전도성 층, 제2 기판의 제2 표면 위에 형성된 제2 절연 층, 제2 표면 위에 형성된 제2 전도성 층 및 제2 전도성 층 위에 형성된 범프를 더 가진다. 언더필 재료가 반도체 다이 주위에 증착된다. 폴리싱된 표면은 언더필 재료가 폴리싱된 표면으로 진행되는 것을 방지한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치를 제조하는 방법으로서: 상기 방법은폴리싱된 표면을 형성하기 위해 제1 기판의 표면을 폴리싱하는 단계;제1 기판을 복수의 반도체 다이로 싱귤레이팅하는 단계;인터포저를 제공하는 단계;반도체 다이를 인터포저 위에 배열하는 단계; 및반도체 다이 주위에 언더필 재료를 증착하는 단계를 포함하고, 폴리싱 표면은 언더필 재료가 기판의 표면으로 진행되는 것을 방지하는 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 기판의 표면을 폴리싱하기 전에 기판의 표면을 연마하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 인터포저를 제공하는 단계는:제2 기판을 제공하는 단계; 및제2 기판을 통해 전도성 비아를 형성하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 인터포저를 제공하는 단계는:제2 기판의 제1 표면 위에 제1 절연 층을 형성하는 단계; 및제2 기판의 제1 표면 위에 제1 전도성 층을 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 인터포저를 제공하는 단계는:제2 기판의 제1 표면의 반대편에 있는 제2 기판의 제2 표면 상에 제2 절연 층을 형성하는 단계;제2 기판의 제2 표면 위에 제2 전도성 층을 형성하는 단계; 및제2 전도성 층 위에 범프를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>6. 반도체 장치를 제조하는 방법으로서, 상기 방법은:제1 기판을 제공하는 단계;폴리싱된 표면을 제조하기 위해 제1 기판의 표면을 폴리싱하는 단계;제1 기판을 복수의 반도체 다이로 싱귤레이팅하는 단계; 및반도체 다이 주위에 언더필 재료를 증착하는 단계를 포함하고, 폴리싱된 표면은 언더필 재료가 기판의 표면으로 진행되는 것을 방지하는 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 기판의 표면을 폴리싱하기 전에 기판의 표면을 연마하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 인터포저를 제공하는 단계; 및반도체 다이를 인터포저 위에 배열하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 인터포저를 제공하는 단계는:제2 기판을 제공하는 단계; 및제2 기판을 통해 전도성 비아를 형성하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 인터포저를 제공하는 단계는:제2 기판의 제1 표면 위에 제1 절연 층을 형성하는 단계;제2 기판의 제1 표면 위에 제1 전도성 층을 형성하는 단계;제2 기판의 제1 표면의 반대편에 있는 제2 기판의 제2 표면 상에 제2 절연 층을 형성하는 단계;제2 기판의 제2 표면 위에 제2 전도성 층을 형성하는 단계; 및제2 전도성 층 위에 범프를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>11. 반도체 장치로서: 상기 반도체 장치는폴리싱 표면을 포함하는 반도체 다이;반도체 다이가 인터포저 위에 배치된 인터포저; 및반도체 다이 주위에 증착된 언더필 재료를 포함하고, 폴리싱된 표면은 반도체 다이의 폴리싱된 표면으로 언더필 재료의 진행을 방지하는 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 인터포저는 기판; 및기판을 관통하는 전도성 비아를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 인터포저는기판의 제1 표면 위에 형성된 제1 절연 층;기판의 제1 표면 위에 형성된 제1 전도성 층;제2 기판의 제1 표면과 반대되는 제2 기판의 제2 표면 상에 형성된 제2 절연 층; 제2 기판의 제2 표면 상에 형성된 제2 전도성 층; 및제2 전도성 층 위에 형성된 범프를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 반도체 다이의 두께는 120 마이크로미터 미만인 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 패키지 기판을 더 포함하고, 상기 인터포저 및 반도체 다이가 패키지 기판 상에 배치되는 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>싱가포르, ****** #*...</address><code> </code><country> </country><engName>CHONG, Yi Jing Eric</engName><name>총, 이 징 에릭</name></inventorInfo><inventorInfo><address>싱가포르, ******, #*...</address><code> </code><country> </country><engName>ROQUE, Marites</engName><name>로큐, 마르티스</name></inventorInfo><inventorInfo><address>싱가포르, ******, #**...</address><code> </code><country> </country><engName>ZARATE, Rowena</engName><name>자라테, 로웨나</name></inventorInfo><inventorInfo><address>싱가포르, ******, #...</address><code> </code><country> </country><engName>CHUA, Linda Pei Ee</engName><name>추아, 린다 페이 에</name></inventorInfo><inventorInfo><address>싱가포르, ******, 비엘케...</address><code> </code><country> </country><engName>CHAN, Kai Chong</engName><name>찬, 카이 총</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.10.09</priorityApplicationDate><priorityApplicationNumber>18/483,433</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.09.24</receiptDate><receiptNumber>1-1-2024-1040439-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.10.02</receiptDate><receiptNumber>9-1-2024-9010613-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240128925.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93401a2e7adddf7d04cb86196b1ac3238f3f9e8e57e63e21bbe9de969b8bf5b013242fde17d9fa232645547359ca1f95232584af09ed6972d1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6fcfb3fce306d9c6324f64e4718e045d65d92ae3aa67837dffbdca8bf605fe6b7d263c6bc9487b207c59568980b7a7a0e967057b8ef74fad</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>