<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:41:32.4132</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.05.21</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0066055</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>병렬 광선 테스트를 갖는 광선 교차 회로</inventionTitle><inventionTitleEng>RAY INTERSECT CIRCUITRY WITH PARALLEL RAY TESTING</inventionTitleEng><openDate>2025.06.04</openDate><openNumber>10-2025-0078858</openNumber><originalApplicationDate>2024.05.17</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-0064379</originalApplicationNumber><originalExaminationRequestDate>2025.05.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2011.01.01)</ipcDate><ipcNumber>G06T 15/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2011.01.01)</ipcDate><ipcNumber>G06T 15/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06T 15/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06T 1/20</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020240064379</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 개시된 기술은 광선 추적을 위한 광선 교차 프로세싱에 관한 것이다. 일부 실시예들에서, 광선 교차 회로는 공간적으로 조직화된 가속도 데이터 구조를 순회하고, 광선이 데이터 구조의 노드에 의해 표시된 다수의 상이한 경계 영역들과 교차하는지 여부를 병렬로 테스트하도록 구성된 경계 영역 회로를 포함한다. 셰이더 회로는 광선 교차 회로에 의한 순회를 호출하기 위해 광선 교차 명령어를 실행할 수 있고, 순회는 교차 결과들을 생성할 수 있다. 셰이더 회로는 교차 결과들에 기초하여 교차된 프리미티브들을 셰이딩할 수 있다. 교차 회로와 셰이더 프로세서들 사이의 프로세싱을 공유하는 개시된 기술들은 종래의 기술들에 비해 성능을 개선하거나, 전력 소비를 감소시키거나, 또는 둘 모두를 할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,제1 그래픽 셰이더(shader) 코어 및 제2 그래픽 셰이더 코어 - 상기 제1 그래픽 셰이더 코어는,	다수의 스레드들에 대한 제1 셰이더 프로그램을 갖는 다수의 SIMD(single-instruction multiple-data) 그룹들을 포함하는 제1 스레드그룹; 및	다수의 스레드들에 대한 제2 셰이더 프로그램을 갖는 다수의 SIMD 그룹들을 포함하는 제2 스레드그룹을 실행하도록 구성됨 -;메모리 회로;제어 회로 - 상기 제어 회로는,	상기 제1 스레드그룹 및 상기 제2 스레드그룹에 액세스가능하지만 상기 제2 그래픽 셰이더 코어에 의해 실행되는 스레드그룹들에 액세스가능하지 않은 셰이더 메모리 공간에 따라 상기 메모리 회로에 저장된 데이터에 대한 액세스를 제공하고;	주어진 스레드그룹에 할당되고 다른 스레드그룹들에 액세스가능하지 않은 다수의 스레드그룹 공간들에 따라 상기 메모리 회로에 저장된 데이터에 대한 액세스를 제공하도록 구성됨 -; 및광선 교차 회로를 포함하고, 상기 광선 교차 회로는,	상기 제1 스레드그룹의 광선 교차 명령어에 기초하여, 교차에 대해 광선이 테스트될 하나 이상의 프리미티브(primitive)들을 결정하기 위해 공간적으로 조직화된 데이터 구조를 순회하고;	상기 광선에 대해 상기 하나 이상의 프리미티브들을 테스트하기 위해 상기 제2 스레드그룹의 적어도 일부를 개시하도록 구성되고, 상기 제1 스레드그룹 및 상기 제2 스레드그룹 둘 모두는 광선 정보에 대해 상기 셰이더 메모리 공간에 액세스하는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 그래픽 셰이더 코어 내의 제1 캐시는 상기 셰이더 메모리 공간에 대한 코히어런스 포인트이고, 상기 장치 내의 제2 상위-레벨 캐시는 디바이스 메모리 공간을 위한 코히어런스 포인트인, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제어 회로는,상기 제1 스레드그룹에 액세스가능하지만 임의의 다른 스레드그룹들에 액세스가능하지 않은 상기 제1 스레드그룹에 대한 스레드그룹 메모리 공간;단일 스레드에 액세스가능한 스레드 메모리 공간; 및상기 제1 그래픽 셰이더 코어 및 상기 제2 그래픽 셰이더 코어 둘 모두에 의해 실행되는 스레드그룹들에 액세스가능한 디바이스 메모리 공간에 따라 상기 메모리 회로에 저장된 데이터에 대한 액세스를 제공하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 스레드그룹은 상기 셰이더 메모리 공간에 광선 데이터를 저장하고, 상기 제2 스레드그룹은 상기 셰이더 메모리 공간으로부터 광선 데이터를 판독하는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제1 그래픽 셰이더 코어는 상기 셰이더 메모리 공간을 타겟팅하는 부하, 저장, 및 원자성 명령어들을 실행하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 제1 그래픽 셰이더 코어는 동적으로 형성된 SIMD 그룹의 스레드들에 의해 추가로 프로세싱될 중간 그래픽 작업을 스레드 입도로 저장하기 위해 상기 셰이더 메모리 공간을 사용하기 위해 상기 제1 스레드그룹의 제1 SIMD 그룹을 실행하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 동적으로 형성된 SIMD 그룹은 조건부 제어 전달 명령어에 대해 동일한 조건 결과를 갖는 것으로 결정된 스레드들의 세트를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>8. 방법으로서,컴퓨팅 시스템의 제1 그래픽 셰이더 코어에 의해,	제1 셰이더 프로그램을 갖는 다수의 SIMD(single-instruction multiple-data) 그룹들을 포함하는 제1 스레드그룹; 및	제2 셰이더 프로그램을 갖는 다수의 SIMD 그룹들을 포함하는 제2 스레드그룹을 실행하는 단계; 및상기 컴퓨팅 시스템의 제어 회로에 의해, 상기 제1 스레드그룹 및 상기 제2 스레드그룹에 액세스가능하지만 상기 컴퓨팅 시스템의 제2 그래픽 셰이더 코어에 의해 실행되는 스레드그룹들에 액세스가능하지 않은 셰이더 메모리 공간에 따라 메모리 회로에 저장된 데이터에 대한 액세스를 제공하는 단계;상기 제어 회로에 의해, 주어진 스레드그룹에 전용되고 다른 스레드그룹들에 액세스가능하지 않은 다수의 스레드그룹 공간들에 따라 상기 메모리 회로에 저장된 데이터에 대한 액세스를 제공하는 단계;상기 제1 스레드그룹의 광선 교차 명령어에 기초하여, 교차에 대해 광선이 테스트될 하나 이상의 프리미티브들을 결정하기 위해 공간적으로 조직화된 데이터 구조를 순회하는 단계; 및상기 광선에 대해 상기 하나 이상의 프리미티브들을 테스트하기 위해 상기 제2 스레드그룹의 적어도 일부를 개시하는 단계를 포함하고, 상기 제1 스레드그룹 및 상기 제2 스레드그룹 둘 모두는 광선 정보에 대해 상기 셰이더 메모리 공간에 액세스하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제1 스레드그룹은 상기 셰이더 메모리 공간에 광선 데이터를 저장하고, 상기 제2 스레드그룹은 상기 셰이더 메모리 공간으로부터 광선 데이터를 판독하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 제1 스레드그룹의 제1 SIMD 그룹은, 동적으로 형성된 SIMD 그룹의 스레드들에 의해 추가로 프로세싱될 중간 그래픽 작업을 스레드 입도로 저장하기 위해 상기 셰이더 메모리 공간을 사용하고;상기 동적으로 형성된 SIMD 그룹은 조건부 제어 전달 명령어에 대해 동일한 조건 결과를 갖는 것으로 결정된 스레드들의 세트를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서, 상기 제공하는 단계는,상기 제1 스레드그룹에 액세스가능하지만 임의의 다른 스레드그룹들에 액세스가능하지 않은 상기 제1 스레드그룹에 대한 스레드그룹 메모리 공간;단일 스레드에 액세스가능한 스레드 메모리 공간; 및상기 제1 그래픽 셰이더 코어 및 상기 제2 그래픽 셰이더 코어 둘 모두에 의해 실행되는 스레드그룹들에 액세스가능한 디바이스 메모리 공간에 따라 상기 메모리 회로에 저장된 데이터에 대한 액세스를 제공하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 그래픽 셰이더 코어 내의 제1 캐시에서 상기 셰이더 메모리 공간을 위한 코히어런스를 강제하는 단계; 및제2 상위-레벨 캐시에서 상기 디바이스 메모리 공간을 위한 코히어런스를 강제하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서, 상기 제1 그래픽 셰이더 코어에 의해, 상기 셰이더 메모리 공간을 타겟팅하는 부하, 저장, 및 원자성 명령어들을 실행하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 반도체 제조 시스템에 의해 인식되는 포맷으로 하드웨어 집적 회로의 적어도 일부분의 설계를 특정하는 설계 정보가 저장된 비일시적 컴퓨터 판독가능 저장 매체로서, 상기 반도체 제조 시스템은 상기 설계 정보를 사용하여 상기 설계에 따라 상기 회로를 생성하도록 구성되고,상기 설계 정보는, 상기 회로가,	제1 그래픽 셰이더 코어 및 제2 그래픽 셰이더 코어 - 상기 제1 그래픽 셰이더 코어는,		다수의 스레드들에 대한 제1 셰이더 프로그램을 갖는 다수의 SIMD(single-instruction multiple-data) 그룹들을 포함하는 제1 스레드그룹; 및		다수의 스레드들에 대한 제2 셰이더 프로그램을 갖는 다수의 SIMD 그룹들을 포함하는 제2 스레드그룹을 실행하도록 구성됨 -;	메모리 회로;	제어 회로 - 상기 제어 회로는,		상기 제1 스레드그룹 및 상기 제2 스레드그룹에 액세스가능하지만 상기 제2 그래픽 셰이더 코어에 의해 실행되는 스레드그룹들에 액세스가능하지 않은 셰이더 메모리 공간에 따라 상기 메모리 회로에 저장된 데이터에 대한 액세스를 제공하고;		주어진 스레드그룹에 할당되고 다른 스레드그룹들에 액세스가능하지 않은 다수의 스레드그룹 공간들에 따라 상기 메모리 회로에 저장된 데이터에 대한 액세스를 제공하도록 구성됨 -; 및	광선 교차 회로를 포함하는 것을 특정하고, 상기 광선 교차 회로는,		상기 제1 스레드그룹의 광선 교차 명령어에 기초하여, 교차에 대해 광선이 테스트될 하나 이상의 프리미티브들을 결정하기 위해 공간적으로 조직화된 데이터 구조를 순회하고;		상기 광선에 대해 상기 하나 이상의 프리미티브들을 테스트하기 위해 상기 제2 스레드그룹의 적어도 일부를 개시하도록 구성되고, 상기 제1 스레드그룹 및 상기 제2 스레드그룹 둘 모두는 광선 정보에 대해 상기 셰이더 메모리 공간에 액세스하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제1 그래픽 셰이더 코어 내의 제1 캐시는 상기 셰이더 메모리 공간에 대한 코히어런스 포인트이고, 상기 제2 그래픽 셰이더 코어에 의해 공유되는 제2 상위-레벨 캐시는 디바이스 메모리 공간을 위한 코히어런스 포인트인, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 제어 회로는,제1 스레드그룹에 액세스가능하지만 임의의 다른 스레드그룹들에 액세스가능하지 않은 상기 제1 스레드그룹에 대한 스레드그룹 메모리 공간;단일 스레드에 액세스가능한 스레드 메모리 공간; 및상기 제1 그래픽 셰이더 코어 및 상기 제2 그래픽 셰이더 코어 둘 모두에 의해 실행되는 스레드그룹들에 액세스가능한 디바이스 메모리 공간에 따라 상기 메모리 회로에 저장된 데이터에 대한 액세스를 제공하도록 추가로 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서, 상기 제1 스레드그룹은 상기 셰이더 메모리 공간에 광선 데이터를 저장하고, 상기 제2 스레드그룹은 상기 셰이더 메모리 공간으로부터 광선 데이터를 판독하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>18. 제14항에 있어서, 상기 제1 그래픽 셰이더 코어는 상기 셰이더 메모리 공간을 타겟팅하는 부하, 저장, 및 원자성 명령어들을 실행하도록 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>19. 제14항에 있어서, 상기 제1 그래픽 셰이더 코어는 동적으로 형성된 SIMD 그룹의 스레드들에 의해 추가로 프로세싱될 중간 그래픽 작업을 스레드 입도로 저장하기 위해 상기 셰이더 메모리 공간을 사용하기 위해 상기 제1 스레드그룹의 제1 SIMD 그룹을 실행하도록 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 동적으로 형성된 SIMD 그룹은 조건부 제어 전달 명령어에 대해 동일한 조건 결과를 갖는 것으로 결정된 스레드들의 세트를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>영국</country><engName>RABBANI RANKOUHI, Ali</engName><name>랍바니 랑쿠히, 알리</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>BURNS, Christopher A.</engName><name>번즈, 크리스토퍼 에이.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>HENSLEY, Justin A.</engName><name>헨즐리, 저스틴 에이.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>이탈리아</country><engName>IULIANO, Luca O.</engName><name>율리아노, 루카 오.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>영국</country><engName>REDSHAW, Jonathan M.</engName><name>레드쇼, 조너선 엠.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, *층 (내자동)(김.장 법률사무소)</address><code>919980005034</code><country>대한민국</country><engName>CHANG, Duck Soon</engName><name>장덕순</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.07.30</priorityApplicationDate><priorityApplicationNumber>63/058,868</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.11.24</priorityApplicationDate><priorityApplicationNumber>17/103,433</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.05.21</receiptDate><receiptNumber>1-1-2025-0569582-40</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250066055.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9351e454fd4c7cb381b1c0734e4eecc60614e20883d7976f88ec61fa9a7b7412b382373e6ecaf182076bfe924a5ff042b393f2ab9b4e72a3c0</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff3a2680d1840595990e57e90bd7f5ac8b050714fa5e023ff318e7bcca79f76d9991f9963c14162aea97a1ac9203bf5eb5356a1355b0b89ff</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>