# 数字逻辑设计

## 课程评价

推荐程度：⭐⭐

CS硬件课的起步阶段，但是我认为数逻这点知识自学可能一星期就能融会贯通了，而这课的实验太过繁琐（~~又臭又长~~），很多东西也没什么意义，除了Verilog编写技巧（这个东西也不会教**纯靠自学**）基本上也用不到计组和体系上，所以我认为不如上[ETH Zurich：Digital Design and Computer Architecture](https://safari.ethz.ch/digitaltechnik/spring2023/doku.php)的前七个Lecture

但是如果你**想刷分且不怕麻烦**，那么我相当推荐数逻（考试简单，给分巨好，学分大）

老师评价：⭐⭐

zmm老师，讲课念ppt，她会上课抽问，抽问不答则翻交上来的作业本，如果翻到你的作业本（即你找人代交作业却不来上课）则直接总评扣5分，否则扣1分。。。

好处是她的小测（包括半期考试）全部纯开卷，且答案都在github的ZJU课程攻略上

建议想听zju课的同学直接打开**md老师**的智云

平常作业量：⭐⭐⭐⭐⭐（无大作业则⭐⭐⭐⭐）

普通作业不多，按时做好就行

Lab：

总共13个普通Lab，每3次交一个实验报告（前四个一起）

每个lab都有ppt指导（但是有点乱）

难度都不大，但是量不少，且其实关键的Verilog学习纯靠自学有点难绷（建议参考[菜鸟教程](https://www.runoob.com/w3cnote/verilog-tutorial.html)

破防瞬间：

- 有些时候难以理解ppt的意思
- 垃圾的上古软件ise（Win11不可能运行）
- Sword板令人难绷的各种问题
- 令老师，助教，自己都破防的Syn问题
- 盯了半天也找不到问题的电路发现是：名字取错，一个线差一点没连上，拿了一个长得很像的门，到最后都不知道啥问题干脆上Verilog了

h老师和助教还是非常认真负责的，但~~稍微有点~~老旧的实验内容真该提升一下了

另外如果不出意外，明年开始课程的**大程**回归（前几年因为口罩问题都取消了）：

大程为复杂的FPGA游戏设计，难度不低工作量大

考试难度：⭐

考试难度我认为非常非常低（当然有我其实上课前就自学了大部分内容的原因）总共的复习时间5h，98分

重点搞懂时序电路，以及脱离卡诺图的逻辑化简

但是注意有斩杀线

成绩构成：40%考试+20%lab+30%大程序+10%平时（无大程则大程分数分配给lab）

## 回忆卷

https://www.cc98.org/topic/5515784

## 资料

我放上我所有的**实验报告**，想要源代码请邮箱[联系我](mailto:chenjiewei@zju.edu.cn)
