<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:27.1927</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0186932</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 패널</inventionTitle><inventionTitleEng>DISPLAY PANEL</inventionTitleEng><openDate>2024.07.08</openDate><openNumber>10-2024-0105587</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 99/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시예에 따른 표시 패널은 가상의 축을 기준으로 휘어지는 베이스층, 트랜지스터를 포함하는 구동 소자층 및 제1 전극, 제1 전극 상에 배치된 복수의 발광층, 및 발광층들 상에 배치된 복수의 제2 전극을 포함하고, 제2 전극중 하나가 트랜지스터와 전기적으로 연결되는 발광 소자층을 포함할 수 있다. 제1 전극은 복수의 발광층에 대응하는 복수의 제1 서브 전극 및 제1 서브 전극들을 전기적으로 연결하는 연결 패턴을 포함할 수 있다. 연결 패턴은 제1 방향에서 제1 서브 전극들을 전기적으로 연결하는 제1 연결 패턴 및 제1 방향과 교차하는 제2 방향에서 제1 서브 전극들을 전기적으로 연결하는 제2 연결 패턴을 포함하고, 제1 연결 패턴의 밀도는 제2 연결 패턴의 밀도보다 높을 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 가상의 축을 기준으로 휘어지는 베이스층;트랜지스터를 포함하는 구동 소자층; 및제1 전극, 상기 제1 전극 상에 배치된 복수의 발광층, 및 상기 발광층들 상에 배치된 복수의 제2 전극을 포함하고, 상기 제2 전극들 중 하나가 상기 트랜지스터와 전기적으로 연결되는 발광 소자층을 포함하고,상기 제1 전극은 상기 복수의 발광층에 대응하는 복수의 제1 서브 전극 및 상기 제1 서브 전극들을 전기적으로 연결하는 연결 패턴을 포함하고,상기 연결 패턴은 상기 축과 나란한 제1 방향에서 상기 제1 서브 전극들을 전기적으로 연결하는 제1 연결 패턴; 및상기 제1 방향과 교차하는 제2 방향에서 상기 제1 서브 전극들을 전기적으로 연결하는 제2 연결 패턴을 포함하고,상기 제1 연결 패턴의 밀도는 상기 제2 연결 패턴의 밀도보다 높은 표시 패널.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 축을 중심으로 폴딩되는 폴딩 영역 및 비폴딩되는 비폴딩 영역이 정의된 표시 패널.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 폴딩 영역과 중첩하는 제2 연결 패턴들의 밀도는 상기 비폴딩 영역과 중첩하는 제2 연결 패턴들의 밀도보다 작은 표시 패널.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 폴딩 영역과 중첩하는 상기 제2 연결 패턴들의 밀도는 상기 축과 인접할수록 밀도가 감소하는 표시 패널.</claim></claimInfo><claimInfo><claim>5. 제2 항에 있어서,상기 제1 연결 패턴은 상기 제1 방향에서 인접한 상기 제1 서브 전극들을 전기적으로 연결하는 복수의 제1 연결부를 포함하고,상기 제2 연결 패턴은 상기 제2 방향에서 인접한 상기 제1 서브 전극들을 전기적으로 연결하는 복수의 제2 연결부를 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,인접한 상기 제2 연결부들 중 서로 인접한 두 개의 제2 연결부들의 상기 제1 방향에서 거리는 상기 폴딩 영역과 상기 비폴딩 영역에서 서로 상이한 표시 패널.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 폴딩 영역에서의 상기 거리는 상기 비폴딩 영역에서의 상기 거리보다 큰 표시 패널.</claim></claimInfo><claimInfo><claim>8. 제5 항에 있어서,동일한 면적에서 상기 제2 연결부들의 개수는 상기 폴딩 영역과 상기 비폴딩 영역에서 서로 상이한 표시 패널.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제1 방향으로 정렬된 상기 제2 연결부들의 개수는 상기 축에 가까워질수록 감소하는 표시 패널.</claim></claimInfo><claimInfo><claim>10. 제5 항에 있어서,상기 복수의 제2 연결부는 다층 구조를 가진 복수의 제1 서브 연결부; 및단층 구조를 가진 복수의 제2 서브 연결부를 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 제1 서브 연결부는,제1 도전층;상기 제1 도전층 상에 배치되는 메탈층; 및상기 메탈층 상에 배치되는 제2 도전층을 포함하고,상기 제2 서브 연결부는 상기 메탈층을 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>12. 제10 항에 있어서,상기 제1 서브 연결부들은 상기 비폴딩 영역에 배치되고,상기 제2 서브 연결부들은 상기 폴딩 영역에 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1 방향으로 정렬된 상기 제2 서브 연결부들의 개수는 상기 축에 가까워질수록 증가하는 표시 패널.</claim></claimInfo><claimInfo><claim>14. 제2 항에 있어서,전원 전압을 수신하는 전압 라인 및 상기 전압 라인과 상기 제1 전극을 연결하는 복수의 연결라인을 더 포함하고,상기 전압 라인 및 상기 연결 라인들은 상기 제1 전극의 외곽에 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 폴딩 영역에서 상기 연결 라인들의 밀도는 상기 비폴딩 영역에서 상기 연결 라인들의 밀도보다 높은 표시 패널.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,상기 제1 전극의 일부를 노출시키는 화소 개구부가 정의되고 상기 제1 전극 상에 배치된 화소 정의막; 및상기 화소 정의막 상에 배치된 세퍼레이터(separator)를 포함하고,상기 발광층들은 상기 화소 개구부와 대응되는 표시 패널.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 연결 패턴은 상기 세퍼레이터와 평면상 중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>18. 제1 항에 있어서,상기 트랜지스터와 상기 제2 전극을 전기적으로 연결시키는 연결 배선을 더 포함하고,상기 연결 배선은 상기 제2 전극과 접속되는 제1 접속부, 상기 트랜지스터와 접속되는 제2 접속부 및 상기 제1 접속부로부터 연장되고 상기 제1 접속부 및 상기 제2 접속부를 전기적으로 연결시키는 연장부를 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 연결 패턴은 상기 제1 접속부와 평면상 비중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>20. 가상의 축을 중심으로 폴딩되는 폴딩 영역 및 비폴딩되는 비폴딩 영역이 정의되는 표시 패널에 있어서,트랜지스터를 포함하는 구동 소자층; 및제1 전극, 상기 제1 전극 상에 배치된 복수의 발광층, 및 상기 발광층들 상에 배치된 복수의 제2 전극을 포함하고, 상기 제2 전극들 중 하나가 상기 트랜지스터와 전기적으로 연결되는 발광 소자층을 포함하고,상기 제1 전극은 상기 복수의 발광층에 대응하는 복수의 제1 서브 전극 및 상기 제1 서브 전극들을 전기적으로 연결하는 연결 패턴을 포함하고,상기 연결 패턴의 밀도는 상기 폴딩 영역과 상기 비폴딩 영역에서 상이한 표시 패널.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서,상기 연결 패턴의 밀도는 상기 축에 가까워질수록 감소하는 표시 패널.</claim></claimInfo><claimInfo><claim>22. 제20 항에 있어서,상기 연결 패턴은 상기 축과 평행한 제1 방향에서 인접한 상기 제1 서브 전극들을 전기적으로 연결하는 복수의 제1 연결부; 및상기 제1 방향과 교차하는 제2 방향에서 인접한 상기 제1 서브 전극들을 전기적으로 연결하는 복수의 제2 연결부를 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,인접한 상기 제2 연결부들 중 서로 인접한 두 개의 제2 연결부들의 상기 제1 방향에서 거리는 상기 폴딩 영역과 상기 비폴딩 영역에서 서로 상이한 표시 패널.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서,상기 폴딩 영역에서의 상기 거리는 상기 비폴딩 영역에서의 상기 거리보다 큰 표시 패널.</claim></claimInfo><claimInfo><claim>25. 제22 항에 있어서,상기 폴딩 영역에서의 상기 제2 연결부들의 개수는 상기 폴딩 영역과 상기 비폴딩 영역에서 서로 상이한 표시 패널.</claim></claimInfo><claimInfo><claim>26. 제25 항에 있어서,상기 제1 방향으로 정렬된 상기 제2 연결부들의 개수는 상기 축에 가까워질수록 감소하는 표시 패널.</claim></claimInfo><claimInfo><claim>27. 가상의 축을 중심으로 폴딩되는 폴딩 영역 및 비폴딩되는 비폴딩 영역이 정의되는 표시 패널에 있어서,트랜지스터를 포함하는 구동 소자층; 및제1 전극, 상기 제1 전극 상에 배치된 복수의 발광층, 및 상기 발광층들 상에 배치된 복수의 제2 전극을 포함하고, 상기 제2 전극이 상기 트랜지스터와 전기적으로 연결되는 발광 소자층을 포함하고,상기 제1 전극은 복수의 발광층에 대응하는 복수의 제1 서브 전극 및 상기 제1 서브 전극들을 전기적으로 연결하는 연결 패턴을 포함하고,상기 연결 패턴은 다층 구조를 가진 복수의 제1 서브 연결부; 및단층 구조를 가진 복수의 제2 서브 연결부를 포함하고,상기 제1 서브 연결부들은 상기 비폴딩 영역에 배치되고,상기 제2 서브 연결부들은 상기 폴딩 영역에 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>28. 제27 항에 있어서,상기 제1 서브 연결부는,제1 도전층;상기 제1 도전층 상에 배치되는 메탈층; 및상기 메탈층 상에 배치되는 제2 도전층을 포함하고,상기 제2 서브 연결부는 상기 메탈층을 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>29. 제27 항에 있어서,상기 축과 평항한 방향으로 정렬된 상기 제2 서브 연결부들의 개수는 상기 축에 가까워질수록 증가하는 표시 패널.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, JEONGYOON</engName><name>이정윤</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, KYUNGHO</engName><name>김경호</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, OK-KYUNG</engName><name>박옥경</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.28</receiptDate><receiptNumber>1-1-2022-1410772-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220186932.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93682c07fb8a838fae6ce52040beab13b7186334ffb238262b2a6a3dcd19aed0d8a30ac73164640a4b94576472ab6dbd6960dac2081799ab84</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff99f7a23f3e0ea420f119d6cf18e753b7a18615b433c0089e9f68334ca31c7663a4950e3de3eb517575fc6a745b298d092e89d4b2d988700</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>