[
[{"tag":"предисловие","text":"Характерной чертой развития социалистического общества является ускорение социально-экономического развития страны на базе научно-технического прогресса, что определено решениями апрельского (1985) Пленума ЦК КПСС. Основа научно-технического прогресса — широкое внедрение электронных вычислительных машин, микроэлектроники во все отрасли народного хозяйства. Необходимость повышения технического уровня вычислительной техники, приборов и средств автоматизации, связи, робототехники на основе новейших достижений микроэлектроники получили развитие в общегосударственной программе создания, развития производства и эффективного использования вычислительной техники на период до 2000 г. Современные ЭВМ построены и строятся на типовых электронных схемах, изучение которых предусматривается в отдельном курсе — «Схемотехника ЭВМ». Данная книга является учебником по этому курсу. Его содержание, методические основы в значительной степени определяются учебным пособием «Расчет и проектирование элементов ЭВМ» (1975). В учебнике сохранены основные принципы отбора и изложения материала: полная ориентация только на интегральную схемотехнику; изложение в одном издании схемотехники как цифровых, так и аналоговых ЭВМ; рассмотрение схемотехники не только процессоров, но и запоминающих и внешних устройств; изложение основ магнитной и нетрадиционной схемотехники. Для учебника также осталось неизменным изложение материала, отражающего прежде всего логическое содержание и вопросы применения рассматриваемой схемотехники. Приводимые в книге расчетные соотношения, аналитические модели схем предназначены для иллюстрации физической сущности схемотехники и условий их функционирования. Такой подход оправдан тем, что традиционные методы расчета, широко применяемые при проектировании элементной базы ЭВМ второго поколения, в настоящее время для интегральной схемотехники неприемлемы. Расчет интегральных схем имеет другое содержание и, как правило, является областью действия инженеров-физиков — специалистов по физике твердого тела. Учебник имеет и принципиальное отличие от учебного пособия «Расчет и проектирование ЭВМ». В книгу в соответствии с развитием интегральной схемотехники включено изложение материала по средним и большим интегральным схемам (СИС и БИС). Рассматриваются основы функционирования и эксплуатационные характеристики регистров, сумматоров, арифметическо-логических устройств (АЛУ), счетчиков, дешифраторов, мультиплексоров, демультиплексоров, схем сверток. Значительное внимание уделяется изложению материала по микропроцессорам и микропроцессорным наборам. При изложении этого материала авторы не ставили перед собой задачу дать описание всех схем (число микросхем среднего уровня интеграции в широко распространенных сериях определяется несколькими десятками), в учебнике рассмотрены лишь типовые схемы, используемые при построении ЭВМ, изучение которых позволит без особого труда самостоятельно разобраться в других микросхемах. В главе, посвященной изложению схемотехники запоминающих устройств (ЗУ), включено рассмотрение схем интегральных полупроводниковых ЗУ. Традиционный материал, который в основном касается полупроводниковой интегральной схемотехники малой степени интеграции, изложен в учебнике с необходимым развитием и дополнением, определяемыми прикладной значимостью соответствующих вопросов. По-новому излагаются основы автоматизированного проектирования схемотехника ЭВМ. При написании книги авторы использовали опыт преподавания курса «Схемотехника ЭВМ» на кафедре «Электронные вычислительные машины» Московского инженерно-физического института. Первая часть книги, посвященная схемотехнике цифровых ЭВМ, написана канд. техн. наук, доц. Б. И. Кальниным (введение, гл. 1, § 2.1 и 8.2), д-ром техн. наук, проф. Ю. А. Поповым (гл. 2, 5, 10), д-ром техн. наук, проф. А. Г. Филипповым (гл. 3), д-ром техн. наук, проф. Г. Н. Соловьевым и канд. техн. наук, доц. Л. Ф. Козловым (гл. 4), д-ром техн. наук, проф. В. И. Зуевым (гл. 6), д-ром техн. наук, проф. Ю. А. Чернышевым (гл. 7 и § 8.1), канд. техн. наук, доц. А. Т. Ворониным (гл. 9). Вторая часть книги, посвященная схемотехнике аналоговых ЭВМ, написана канд. техн. наук, доц. В. И. Каташкиным. Отражение в учебнике широкого комплекса вопросов при ограниченном его объеме потребовало краткого и лаконичного изложения ряда тем. Насколько удалось это решить авторам, будет судить читатель. По мнению авторов, данный учебник будет полезен не только студентам, обучающимся по специальности «Электронные вычислительные машины», но и аспирантам и специалистам, работающим в области вычислительной техники. Книга, несомненно, будет полезна и студентам, обучающимся по специальности «Автоматизированные системы управления». Авторы выражают признательность за полезные советы, которые были высказаны при рецензировании коллективом кафедры «Элементы и узлы ЭВМ» Ленинградского электротехнического института и чл.-корр. АН УССР, д-ром техн. наук, проф. К. Г. Самофаловым. Замечания и предложения по книге авторы просят направлять по адресу: 101430, Москва, ГСП-4, Неглинная ул., 29/14, издательство «Высшая школа»."},{"tag":"введение","text":"Электронная вычислительная техника — сравнительно молодое научно-техническое направление, но она оказывает самое революционизирующее воздействие на все области науки и техники, на все стороны жизни общества. Первые ЭВМ с программным управлением появились в середине 40-х годов. Электронная вычислительная техника постоянно развивается и совершенствуется. На смену однопрограммным и однопроцессорным ЭВМ пришли многопрограммные и многопроцессорные ЭВМ, все более широкое распространение получают мини-ЭВМ и т. д. Наряду со структурной эволюцией ЭВМ характерно постоянное развитие их элементной базы, которая в настоящее время получила название схемотехники ЭВМ. Ступени развития схемотехники ЭВМ и определили поколения ЭВМ. Первой работающей универсальной автоматически управляемой вычислительной машиной явилась релейно-механическая машина «Марк-1» (США, 1944 г.). Надежность работы электромагнитных реле не оправдала надежд создателей «Марк-1». Они так часто требовали чистки контактов и настройки, что просто машины составляли большую часть времени эксплуатации. Столь же низкая надежность оказалась и у следующей машины — «Марк-2», построенной на реле улучшенной конструкции. Проект первой ЭВМ ЭНИАК был разработан Дж. Маучли (США, 1942 г.); вступила машина в строй в 1946 г. В этой машине было использовано 18 000 электронных ламп и 1500 электромеханических реле. Применение электронных ламп позволило повысить скорость выполнения операций по сравнению с машиной «Марк-1» приблизительно в 1000 раз. Возросла и надежность вычислительной машины."}]"}],
[
    {
        "tag": "ЭВМ первого поколения",
        "text": "Электронные лампы стали элементной базой машин первого поколения. Основная электронная схема этих ЭВМ — симметричный триггер был создан в 1918 г. советским ученым М. А. Бонч-Бруевичем. В 1919 г. аналогичная схема была независимо разработана также американскими учеными Ижидом и Джорданом. Первые проекты отечественных ЭВМ были предложены С. А. Лебедевым и Б. И. Рамеевым в 1948 г. В 1949—1951 гг. по проекту С. А. Лебедева была построена MSCM (малая электронная счетная машина). К отечественным ЭВМ первого поколения относится и BSCM-1 (большая электронная вычислительная машина), разработка которой под руководством С. А. Лебедева была закончена в 1952 г. В то время это была одна из лучших серийно выпускаемых машин в мире. Она содержала 5 тыс. ламп, время ее работы без сбоев в течение 10 ч и более составляло до 70% полезного времени работы машины. Быстродействие достигало 10 тыс. операций/с. Почти одновременно с созданием БЭСМ-1 под руководством Ю. Я. Базилевского велось проектирование ЭВМ, получившей название «Стрела». В 1953 г. ЭВМ «Стрела» была запущена в серийное производство. Несколько позже появилась машина «Урал-1», положившая начало большой серии машин «Урал», разработанных и внедренных в производство под руководством Б. И. Рамеева. В 1958 г. была разработана и запущена в серийное производство наиболее совершенная ЭВМ первого поколения — М-20. Она имела быстродействие до 20 тыс. операций/с."
    },
    {
        "tag": "ЭВМ второго поколения",
        "text": "С появлением транзисторов в середине 50-х годов на смену первого поколения ЭВМ (ламповым вычислительным машинам) пришли ЭВМ второго поколения, построенные на полупроводниковых приборах. Полупроводниковая схемотехника позволила создать новые элементы вычислительных машин, с меньшей мощностью потребления и превосходящие ламповые элементы по быстродействию и, что еще важнее, по надежности."
    },
    {
        "tag": "ЭВМ второго поколения – модели",
        "text": "В нашей стране были созданы полупроводниковые ЭВМ различных назначений: малые ЭВМ серий «Наири» и «Мир», средние ЭВМ со скоростью работы 5—30 тыс. операций/с — «Минск-22» и «Минск-32», «Раздан-2» и «Раздан-3», БЭСМ-4, М-220 и лучшая из машин второго поколения — БЭСМ-6 со скоростью работы до 1 млн. операций/с. Почти для всех этих машин было свойственно применение индивидуальных систем элементов."
    },
    {
        "tag": "микроминиатюризация",
        "text": "В конце 50-х годов во всех странах мира, производящих радиоэлектронную аппаратуру, начались работы по микроминиатюризации элементов и аппаратуры в целом.\n\nПервоначально работы по микроминиатюризации развивались в направлении уменьшения размеров электронных компонентов и усовершенствования метода сборки элементов из дискретных деталей. Значительным успехом было создание микромодульных конструкций и механизированных методов их сборки из микрокомпонентов специального вида. При этом по сравнению с обычными конструкциями плотность компоновки выросла в 5—8 раз. Однако надежность микромодульных элементов повысилась незначительно, а стоимость элементов осталась почти на прежнем уровне, так как метод уплотненного монтажа с уменьшенными по своим размерам микрокомпонентами не уменьшал ни их количества в аппаратуре, ни числа соединений между ними."
    },
    {
        "tag": "интегральная электроника",
        "text": "В начале 60-х годов возникло новое направление в электронике — интегральная электроника, занимающаяся созданием функциональных элементов радиоэлектронной аппаратуры в виде интегральных схем, при использовании общих технологических методов для изготовления всех электронных компонентов и схем в целом."
    },
    {
        "tag": "ЭВМ третьего поколения",
        "text": "Использование интегральных микросхем в качестве элементов ЭВМ оказалось весьма успешным. При этом уменьшились не только масса и габаритные размеры машин, но и улучшились все остальные их параметры: надежность, быстродействие, стоимость и т. д. Использование интегральных схем для построения ЭВМ стало революцией в"}],
[{"tag":"элементная база машин первого и второго поколений","text":"Все сказанное в полной мере относилось к элементной базе машин первого и второго поколений, когда каждый элемент или несколько однотипных элементов были выполнены в виде единой законченной конструкции. То же самое относится и к первым ЭВМ третьего поколения, когда в одном корпусе микросхемы содержался один или несколько однотипных элементов, причем в последнем случае элементы имели самостоятельные входы и выходы и объединялись только общими шинами электропитания."},{"tag":"схемотехника ЭВМ","text":"Современные интегральные микросхемы с повышенной степенью интеграции содержат в одном корпусе наборы различных элементов, объединенных внутри в схемы, представляющие собой законченные функциональные узлы: счетчики, регистры, дешифраторы, арифметическо-логические устройства и т. д. При этом выводы микросхемы есть входы и выходы этих функциональных узлов, а не отдельных элементов. Поэтому в настоящее время появился следующий уровень электронной основы вычислительных машин — *схемотехника ЭВМ*, в которую системы элементов входят как составные части."},{"tag":"классификация систем элементов ЭВМ","text":"На рис. 1.1 приведена обобщенная классификация систем элементов ЭВМ. Утолщенными линиями обозначены позиции элементов, относящиеся к ЭВМ третьего поколения."},{"tag":"функциональное назначение элементов","text":"По функциональному назначению элементы делят на логические, запоминающие и вспомогательные."},{"tag":"логические элементы","text":"Логические элементы, в свою очередь подразделяют на комбинационные и последовательностные. Комбинационные элементы относятся к классу примитивных логических схем. В таких схемах выходной сигнал \\( F \\) в некоторый момент времени \\( t_i \\) является только функцией входных сигналов \\( x_1, x_2, \\ldots, x_n \\), присутствующих на входах в тот же момент времени \\( t_i \\), т. е. \\( F_{t_i} = f(x_{1_{t_i}}, x_{2_{t_i}}, \\ldots, x_{n_{t_i}}) \\). В последовательностных схемах выходной сигнал \\( F \\) в момент времени \\( t_i \\) зависит не только от входных сигналов \\( x_{1_{t_i}}, x_{2_{t_i}}, \\ldots, x_{n_{t_i}} \\), но и от внутреннего состояния элемента \\( z_{t_i-1} \\), предшествовавшего действию входных сигналов в момент времени \\( t_i \\), т. е. \\( F_{t_i} = f(x_{1_{t_i}}, x_{2_{t_i}}, \\ldots, x_{n_{t_i}}, z_{t_i-1}) \\)."},{"tag":"запоминающие элементы","text":"Запоминающие элементы делят на две группы. Первую группу составляют элементы, в которых двум значениям двоичной переменной соответствуют два различных электрических состояния элемента. Время записи информации определяется временем переключения электрического состояния элемента, например некоторого триггера. Вторую группу составляют элементы, в которых запись и считывание информации связаны с изменением их магнитного или какого-либо другого физического состояния. Прежде всего это ферритовые сердечники, имеющие два устойчивых состояния остаточной намагниченности. Время записи и считывания информации для элементов этой группы, как правило, больше, чем для элементов первой группы, в то же время они обладают способностью сохранять записанную информацию при отключении электропитания. Первую группу элементов памяти называют активными, вторую — пассивными."},{"tag":"вспомогательные элементы","text":"Вспомогательные элементы, предназначенные для обеспечения электрического и временного согласования работы элементов первых двух групп, в свою очередь, делят на усилители, преобразователи сигналов от одной серии микросхем к другой, генераторы сигналов, обеспечивающие синхронную работу всех элементов в ЭВМ, элементы временной задержки сигналов и т. д."},{"tag":"способы кодирования сигналов","text":"По типу сигналов различают элементы, определяемые тремя способами электрического кодирования двоичной информации: потенциальным, импульсным и импульсно-потенциальным.\n\nПри потенциальном способе переменным «0» и «1» соответствуют высокий и низкий уровни напряжения (или тока), при этом сигнал сохраняет неизменным свое значение на время не менее одного периода следования сигналов синхронизации от специального генератора, который работает независимо от других устройств ЭВМ. Количество следующих подряд одинаковых значений двоичной переменной определяется числом сигналов синхронизации (рис. 1.2,а).\n\nПри импульсном способе одному значению двоичной переменной соответствует сигнал одной полярности, а другому — сигнал противоположной полярности, или, что чаще употребляется, единице двоичной переменной соответствует импульс (синфазный с сигналом синхронизации), а нулю — его отсутствие. Значение сигнала в паузе между сигналами синхронизации не рассматривается (рис. 1.2,б). Одной из разновидностей импульсного способа является динамическое кодирование сигналов. При динамическом кодировании информации одному значению двоичной переменной соответствует наличие последовательности импульсов, заполняющих период между двумя сигналами синхронизации, а их отсутствие соответствует другому значению двоичной переменной. Подобно потенциальному способу представления информации, число следующих подряд одинаковых значений двоичной переменной определяется числом сигналов синхронизации (способ представления информации показан на рис. 1.2,в). При импульсно-потенциальном способе кодирования двоичные сигналы в одних элементах (чаще всего запоминающих) кодируются потенциалами, а в других (например, логических) — импульсами."},{"tag":"типы интегральных схем и технологии","text":"По используемым физическим приборам элементы подразделяют на ламповые (в машинах первого поколения), полупроводниковые (машины второго и следующих поколений), магнитные и магнитно-полупроводниковые (в машинах первого, второго и третьего поколений и в специализированных машинах). В настоящее время ведутся интенсивные работы по применению в вычислительной технике криогенных, оптоэлектронных, оптических и прочих систем элементов и способов передачи и обработки информации, отличающихся сверхвысокими скоростями и малой мощностью потребления.\n\nПо способу электропитания элементы делят на статические и динамические. Питание статических элементов осуществляется от источников постоянного тока, а динамических — от двух-, трех- или n-фазного источника импульсного питания.\n\nПо конструктивному оформлению и технологии изготовления элементы можно разделить на две группы. Первую группу составляют элементы, выполненные методом дискретной технологии, т. е. собранные из деталей, изготовленных независимо одна от другой. Это полупроводниковые элементы с навесным монтажом. На таких элементах было создано большинство машин второго поколения, но они практически не применяются в современных ЭВМ. Вторую группу составляют интегральные элементы или интегральные микросхемы (ИС), т. е. элементы, выполненные на основе интегральной технологии. В свою очередь, они делятся на пленочные, монолитные и гибридные. В пленочных ИС вся схема и межэлементные соединения реализуются в виде тонких или толстых пленок. В монолитных ИС вся электрическая схема выполнена в объеме и (или) на поверхности полупроводникового кристалла. В гибридных ИС, как правило, используют бескорпусные транзисторы и диоды, закрепляемые на изоляционной подложке, на которую наносятся в виде пленок пассивные компоненты— резисторы и проводники. Каждая ИС заключена в самостоятельный корпус. Применение монолитных ИС — одна из характерных особенностей машин третьего и четвертого поколений."},{"tag":"определение интегральной схемы","text":"ПО ГОСТ 17021—75 приняты следующие термины, относящиеся к интегральной схемотехнике ЭВМ. _Интегральная схема — микроэлектронное изделие, выполняющее определенную функцию преобразования и обработки сигналов и имеющее высокую плотность упаковки электрически соединенных элементов (или элементов и компонентов) и кристаллов.\n\nПримечание. В ряде случаев вместо термина «интегральная схема» используют его синоним — микросхема."},{"tag":"степень интеграции","text":"ГОСТ 17021—75 определяет термин степень интеграции интегральной схемы как показатель степени сложности ИС, характеризуемый числом содержащихся в ней элементов и компонентов. Степень интеграции определяется формулой\n\n\\[K_{ИС} = [\\lg N] + 1,\\]\n\nгде \\([\\lg N]\\) — целая часть \\lg N; N — число элементарных схем в ИС. В соответствии с этой формулой, интегральной схемой первой степени интеграции называется ИС, содержащая до 10 элементов и компонентов включительно; интегральной схемой второй степени интеграции называют ИС, содержащую 11—100 элементов и компонентов и т. д. В настоящей время уже освоено производство ИС третьей, четвертой и даже пятой степени интеграции, т. е. интегральных схем, содержащих до 100 000 элементов и компонентов."},{"tag":"основные параметры ИС","text":"§ 1.2. **ОСНОВНЫЕ ПАРАМЕТРЫ И ХАРАКТЕРИСТИКИ ИС**\n\nОсновные параметры ИС в обобщенном виде характеризуют работоспособность схемотехники в ЭВМ. К основным параметрам ИС относят: мощность потребления, уровни выходных напряжений, время задержки распространения сигнала, время задержки включения и выключения, входные токи, статическую помехозащищенность, коэффициенты объединения и разветвления и ряд других."},{"tag":"мощность потребления","text":"Для логических ИС характерен индивидуальный параметр — функции, которые они выполняют. **Мощность потребления \\( P_{пот} \\).** В качестве этого параметра используют среднюю мощность потребления схемы, получаемую усреднением мгновенной мощности за достаточно большой промежуток времени. Для большинства ИС на биполярных транзисторах время переключения составляет небольшую часть полного времени работы ИС. Поэтому среднюю мощность можно определить, учитывая лишь статические состояния, несмотря на то, что мощность переключения превышает их: \n\n\\[P_{\\text{пот. ср}} = 0,5 (P_{\\text{пот}}^1 + P_{\\text{пот}}^0),\\]\n\nгде \\(P_{\\text{пот}}^1\\) и \\(P_{\\text{пот}}^0\\) — мощности потребления в состоянии «1» и «0». Примечание. Предполагается, что схема одинаковое время находится в состоянии «0» и «1»."]},{"tag":"уровни выходных напряжений","text":"Уровни выходных напряжений \\(U_{вых}^1\\), \\(U_{вых}^0\\). Эти параметры для потенциальных элементов, у которых сигнал «1» более положителен, чем сигнал «0», показывают следующее: элемент считается годным, если при допустимой нагрузке и в нормированных условиях эксплуатации выходной сигнал «1» у него не менее \\(U_{вых}^1\\) и сигнал «0» не более \\(U_{вых}^0\\). Для современных ИС эти уровни составляют от долей до единиц вольт."},{"tag":"время задержки распространения сигнала","text":"Время задержки распространения сигнала \\(t_{зд.р}^{1-0}\\) и \\(t_{зд.р}^{0-1}\\). Этот параметр определяет быстродействие схем и обычно задается в виде задержки распространения сигналов, представляющей собой интервал времени между сменой входного и выходного сигналов. Для ИС чаще всего применяют метод отсчета по уровню 0,5 (рис. 1.3). На этом же рисунке указаны времена нарастания \\((t_\\phi^{0-1})\\) и спада сигнала \\((t_\\phi^{1-0})\\)."],"tag":"входные токи","text":"Входные токи \\( I_{вх}^{'} , I_{вх}^{'} \\). Эти параметры определяют нагрузку со стороны данной схемы на источник сигналов. Одни схемы потребляют ток по входу, другие — отдают. Но есть схемы, например схемы типа ТТЛ, которые в одном состоянии отдают ток по входу (при подаче сигналов «0» на входы), а в другом потребляют (при подаче «1» на входы). Наименьшие токи по входу имеют микросхемы на МДП-транзисторах (до долей микроампер), наибольшие— элементы ЭСЛ-типа (до единиц миллиампер)."},{"tag":"статическая помехозащищенность","text":"Статическая помехозащищенность \\( U_{\\text{п.ст}} \\). Это наибольшее значение допустимого напряжения статической помехи по высокому и низкому уровням входного напряжения, при котором еще не происходит изменения уровней выходного напряжения микросхемы. Статические помехи — помехи, значение которых остается постоянным в течение времени, превышающего длительность этапов переходного процесса схемы. Помехи всегда присутствуют в цепях связи между микросхемами. Они могут представлять собой медленно меняющийся шумовой сигнал, например дрейф питания, или быстро меняющиеся импульсные помехи. Этот параметр для различных типов микросхем колеблется от десятых долей до единиц вольт."},{"tag":"коэффициенты объединения и разветвления","text":"Коэффициенты объединения по входу и разветвления по выходу \\( K_{об} \\) и \\( K_{раз} \\). Коэффициенты объединения \\( K_{об} \\) по входу определяется количеством равнозначных входов, которые имеет схема ЭВМ. Чаще всего параметр рассматривают применительно к логическим схемам, таким, как И—НЕ, ИЛИ—НЕ и т. д. В настоящее время количество входов у этих схем принято выполнять равным 2, 3, 4 или 8.\n\nКоэффициент разветвления \\( K_{раз} \\) схемы по выходу определяется максимальным числом входов схем, принадлежащих к той же серии, которые можно подключить к его выходу, не нарушив правильного функционирования нагрузкаемой схемы. Этот параметр относится ко всем микросхемам любой степени интеграции. Современные ИС имеют коэффициент разветвления от 2—3 до 30—100."},{"tag":"пример микросхемы К155ЛАЗ","text":"Например, параметры микросхемы К155ЛАЗ (четыре двухвходовых элемента 2И—НЕ в одном корпусе) имеют следующие значения: \\[P_{\\text{пот}} = \\text{не более 78 мВт}; \\\\ U_{\\text{вых}}^1 = \\text{не менее 2,4 В}; \\, U_{\\text{вых}}^0 = \\text{не более 0,4 В}; \\\\ t_{зд.р}^{0-1} = \\text{не более 15 нс}; \\, t_{зд.р}^{1-0} = \\text{не более 22 нс}; \\\\ I_{вх}^0 = \\text{не более — 1,6 мА}; \\, I_{вх}^1 = \\text{не более 40 мкА}; \\\\ U_{\\text{п.ст}} = \\text{не более 0,4 В}; \\\\ K_{об} = 2; \\, K_{раз} = 10; \\\\ U_{\\text{ип}} = 5 \\ \\text{В} \\pm 5\\%\\] Микросхема сохраняет работоспособность в диапазоне температур — 10 + 75 °C."},{"tag":"надежность ИС","text":"**Надежность ИС.** Наиболее распространенным способом оценки надежности ИС является *оценка интенсивности*, или *частоты отказов*: \\[\\lambda = n / (N T),\\] где \\( T \\) — время испытаний; \\( N \\) — общее число микросхем, поставленных на испытания; \\( n \\) — число элементов, вышедших из строя за время испытаний.\n\nВероятность безотказной работы ИС за время \\( t \\) \\[P(t) = \\exp(-\\lambda t).\\] Современные ИС имеют \\(\\lambda = (10^{-7} + 10^{-9}) \\ \\text{ч}^{-1}\\)."},{"tag":"стоимость ИС","text":"**Стоимость ИС.** Эта характеристика приобретает особую важность в связи с широким внедрением вычислительной техники во все отрасли народного хозяйства. Усилия создателей схемотехники ЭВМ направлены на получение серий ИС с заданными параметрами при минимальной стоимости, при этом большое значение имеет степень интеграции. Зависимость экономически целесообразной степени интеграции, характеризуемой числом элементов \\( N \\) на кристалле, представлена на рис. 1.4 (сплошная линия). При степени интеграции, меньшей экономически целесообразной, относительная стоимость \\( C \\) растет за счет увеличения затрат на корпус и его герметизацию, при большой степени интеграции увеличение стоимости обусловлено ростом брака. Следовательно, экономически целесообразная степень интеграции непрерывно увеличивается, а стоимость уменьшается."}]"}],
[{"tag":"критерии сравнения ИС","text":"Рассмотрим два наиболее распространенных обобщенных критерия, учитывающих некоторые основные параметры ИС в их совокупности. Мощность потребления микросхемы в режиме переключения увеличивается с ростом частоты и времени переключения. Поэтому *средняя работа переключения* \\\\[A = P_{пот} t_{зд.ср}\\\\] может быть принята за некоторую обобщенную характеристику. В настоящее время для ИС на биполярных транзисторах достигнуто значение \\\\( A = 10^{-10} \\\\div 10^{-13} \\\\, \\\\text{Втс}\\\\). Добротность — другой часто используемый критерий сравнения ИС: \\\\[Q = U_{п.ст} / (P_{пот} t_{зд.ср}) = U_{п.ст} / A.\\\\] Добротность основных типов современных ИС находится в пределах \\\\((1 \\\\div 30) \\\\, 10^{-12} \\\\, \\\\text{мВ/Дж}\\\\). В некоторых случаях простое сравнение параметров и характеристики ИС или пользование приведенными критериями не дает истинной оценки, так как необходимо дополнительно учитывать и назначение ЭВМ. При этом одни параметры или характеристики будут главными, а другие — второстепенными. Значение того или иного параметра определяется обычно *весовым коэффициентом*, показывающим, какое место занимает параметр в зависимости от назначения и условий эксплуатации ЭВМ. Так, для ЭВМ широкого применения требование максимально высокого быстродействия — важнейшее, а требование уменьшения массы и габаритных размеров занимает последнее место. Для управляющих ЭВМ, включаемых в контур системы автоматического управления объектами или технологическими процессами, наиболее важным требованием являются высокая надежность и низкая стоимость. Для настольных и карманных калькуляторов, рассчитанных на массового потребителя, первостепенной является низкая стоимость. В таблице приведены весовые коэффициенты для различных классов ЭВМ."},{"tag":"","text":"ЛИТЕРАТУРА Расчет и проектирование элементов ЭВМ/ Под ред. Г. Н. Соловьева.— М.: Атомиздат, 1975. Ольхов Б. О. Основы проектирования сборочных единиц ЭВМ.— М.: Машиностроение, 1980. Ненашев А. П., Колебов Л. А. Основы конструирования микроэлектронной аппаратуры.— М.: Радио и связь, 1981. Справочник по интегральным микросхемам/ Под ред. Б. В. Тарабрина.— М.: Энергия, 1981."},{"tag":"потенциальные логические схемы","text":"Элементная база ЭВМ развивается очень быстро; появляются новые типы логических схем, модифицируются существующие. В процессе совершенствования схемотехники выделилось несколько типов логических схем, имеющих достаточно хорошие значения параметров и удобных для реализации в интегральном исполнении. Их отличительной чертой является наличие связи по постоянному току между входами и выходами и возможность работы в асинхронном режиме. Такие схемы получили название потенциальные. В них снимаются ограничения по нижней частоте сигнала, что обеспечивает большие удобства и простоту их использования для построения разнообразных устройств вычислительной техники."},{"tag":"общие сведения о потенциальных схемах","text":"§ 2.1. ОБЩИЕ СВЕДЕНИЯ Потенциальные схемы в настоящее время составляют основу системы изделий микроэлектроники для вычислительной техники. Они представлены в виде серии микросхем различных степеней интеграции, предназначенных для построения ЭВМ различных классов. Основные требования к изделиям микроэлектроники для вычислительной техники: функциональная и техническая полнота, обеспечивающая реализацию заданных устройств при ограниченной сверху номенклатуре ИС; единство конструктивного оформления, унификация сигналов и напряжений питания; технологичность изготовления. Схемотехническая реализация ИС потенциального типа осуществляется на основе ряда типовых базовых схемотехнических решений выполнения функций Шеффера и Пирса И—НЕ, ИЛИ—НЕ, а также трехступенчатых функций И—ИЛИ—НЕ, ИЛИ—И—НЕ. Потенциальные схемы ЭВМ представлены наиболее массовыми сериями ИС (133, 155, 555, 530, 564, 500, 100 и др.), выполненными по планарно-эпитаксиальной технологии в едином кристалле кремния. Логические микросхемы в сериях ИС отличаются числом входов, выполняемыми логическими функциями, количество базовых элементов, нагрузочной способностью. Элементы памяти — триггеры, а также схемы 2-й и 3-й степеней интеграции строятся на основе базовых схемотехнических решений. В каждой логической схеме, работающей на внешнюю связь, на выходе используется усилитель мощности, что сократило вспомогательные элементы. К настоящему времени создано много схемотехнических вариантов цифровых потенциальных ИС, поэтому целесообразно дать анализ их структуры с общих позиций. В цифровой ИС можно выделить части или ступени, выполняющие логические функции, а также отдельные цепи, осуществляющие связи между логическими ступенями и схемами при реализации устройств ЭВМ. При организации связей часто используются отдельные схемы для усиления и формирования сигналов."},{"tag":"пассивные связи в потенциальных схемах","text":"Транзисторная логика (ТЛ) — тип схемотехники в потенциальных системах, использующий транзисторные схемы для усиления и формирования сигналов и одновременно для реализации логических функций. Связи в схемах, а также между схемами могут быть пассивными и активными. К пассивным связям относятся: 1. Непосредственная связь (НС) — гальваническое соединение двух точек. Для быстродействующих схем длина НС оказывает влияние на их быстродействие, так как электрический сигнал проходит за 1 нс (\\\\(10^{-9}\\\\) с) 8-10 см (свет за 1 нс проходит 30 см). НС — основной тип пассивной связи между элементами и схемами. 2. Резисторная связь (РС), которая за счет снижения быстродействия ограничивает ток, повышает помехоустойчивость схемы. 3. Резисторно-конденсаторная связь (РКС), несколько увеличивающая быстродействие схемы за счет того, что параллельно резистору включается конденсатор. 4. Диодная связь (ДС), увеличивающая пороговые свойства и помехоустойчивость путем использования нелинейной вольт-амперной характеристики диодов и одновременно обеспечивающая развязку электрических цепей."},{"tag":"активные связи в потенциальных схемах","text":"Активная связь применяется для соединений между схемами и реализуется использованием либо эмиттерных повторителей, либо парафазных усилителей на выходах. Эмиттерные повторители обеспечивают усиление сигнала по мощности и высокое быстродействие, а также позволяют объединять выходы нескольких схем, реализуя монтажные схемы ИЛИ/И. Парафазные усилительные каскады на выходах микросхем обеспечивают усиление сигналов обеих полярностей и быстрый перезаряд емкостей нагрузки. Такая выходная связь используется очень широко, так как увеличивает коэффициент разветвления по выходу, быстродействие схем и позволяет снизить требования к параметрам транзисторов."},{"tag":"дизъюнкторы и конъюнкторы","text":"Дизъюнкторы и конъюнкторы (схемы ИЛИ—И). Дизъюнкторы. Это простейшие логические элементы, выполняющие функцию алгебры логики от двух или более переменных, осуществляющие функцию _дизъюнкции_, т. е. зависимость выходного сигнала _Y_ от входных сигналов _x1_, _x2_, ... , _xn_ описывается выражением \\(Y = x1\\(\\vee\\)x2\\(\\vee\\)...\\(\\vee\\)xn\\). Работа дизъюнктора на два входа описывается таблицей истинности (табл. 2.1)."},{"tag":"расчёт схемы ИЛИ","text":"Схема ИЛИ и ее условное графическое обозначение приведены на рис. 2.1. С помощью схемы можно подключить к общей нагрузке несколько источников сигналов одинаковой полярности. Схема имеет два или больше входов и один выход. Сигнал на выходе возникает при появлении сигнала на одном или нескольких входах. Схема состоит из источников входных сигналов _U1_, _U2_,..., _Un_ с внутренними сопротивлениями _R1_, _R2_,..., _Rn_ развязывающих диодов _Д1_, _Д2_, ... , _Дn_ и сопротивления нагрузки _R0_, которое может быть входным сопротивлением последующего каскада. Сх"}],
[{"tag":"ток в схеме ИЛИ","text":"\\[U_{вых} = R_0 (I_1 + I_2).\\] При этом\\[I_1 = \\frac{U_1 - U_{вых}}{R_1 + r_{Д пр}} ; \\quad I_2 = \\frac{U_2 - U_{вых}}{R_2 + r_{Д пр}}.\\]"},{"tag":"упрощение параметров","text":"Для упрощения предположим, что\\[R_1 = R_2 = \\ldots = R_n = R; \\quad U_1 = U_2 = \\ldots = U_n = U.\\]"},{"tag":"уравнение выхода ИЛИ","text":"Подставляя (2.4) в (2.3), получим\\[U_{вых} = R_0 \\left( \\frac{U_1 - U_{вых}}{R_1 + r_{Д пр}} + \\frac{U_2 - U_{вых}}{R_2 + r_{Д пр}} \\right).\\]"},{"tag":"упрощённое уравнение выхода ИЛИ","text":"Пренебрегая сопротивлением диодов \\( r_{Д пр} \\ll R \\), можно переписать это соотношение в виде\\[U_{вых} [1 + 2(R_0/R)] = 2U(R_0/R)\\] или окончательно\\[U_{вых} = 2Ua/(1 + 2a),\\] где \\( a = R_0/R \\)."},{"tag":"быстродействие и время установления","text":"Основным параметром любого элемента является быстродействие, определяемое временем установления выходного сигнала. Это время зависит от длительности переходных процессов в цепи, возникающих из-за наличия реактивных элементов в схеме (входной емкости следующего каскада, емкости монтажа, диодов и пр.)."},{"tag":"выходная емкость","text":"Схема ИЛИ с учетом паразитных емкостей приведена на рис. 2.3. Выходная емкость\\[C_{вых} = C_{вх} + nC_m,\\] где \\( C_{вх} \\) — входная емкость следующего каскада; \\( C_m \\) — емкость монтажа, образованная выводом соответствующего диода (подключаемого к точке A) по отношению к земле; \\( n \\) — число диодов."},{"tag":"временной отклик переднего фронта","text":"Предположим, что на один из входов схемы ИЛИ подается прямоугольный импульс, а другие \\( n - 1 \\) входов обесточены, и покажем, что сигнал на выходе описывается выражением\\[u_{вых}(t) = U_1 \\frac{R_{з}}{R + R_{з}} [1 - \\exp(-t/\\tau_{з})],\\] причем\\[\\tau_{з} = [RR_{з}/(R + R_{з})] C_{вых}\\] есть постоянная времени заряда цепи, характеризующая длительность нарастания переднего фронта импульса."},{"tag":"результирующее сопротивление и стационарный уровень","text":"В этих выражениях \\( R_{з} \\) есть результирующее сопротивление между точками \\( A \\) и \\( 3 \\) (см. рис. 2.1), определяемое по формуле\\[R_{з} = [R_0(R + r_{Добр})]/[R_0(n - 1) + R + r_{Добр}].\\] Из (2.8) следует, что выходной сигнал стремится к стационарному уровню\\[U_{вых} = U_1R_{з}/(R + R_{з}),\\] значение которого растет с увеличением \\( R_{з}/R \\)."},{"tag":"упрощения при бесконечном обратном сопротивлении","text":"Однако \\( \\tau_{з} \\) в этом случае также увеличивается. Если пренебречь влиянием обратного сопротивления диодов, т. е. положить\\[r_{Добр} = \\infty, \\text{ то } R_{з} \\text{ окажется равным } R_0 \\text{ и}\\]\\[\\tau_{з} = [R_0R/(R_0 + R)]C_{вых}.\\] Обычно \\( R_0 \\gg R \\), тогда \\( U_{вых} = U_1 \\) и\\[\\tau_{з} = RC_{вых}.\\]"},{"tag":"разрядная постоянная заднего фронта","text":"Рассмотрим прохождение заднего фронта импульса, т. е. отрицательного скачка напряжения, что эквивалентно прекращению действия входного сигнала. В этом случае емкость \\( C_{вых} \\) (рис. 2.3) разряжается через \\( R_0 \\) и параллельно подключенные к ней входные цепи, содержащие выходное сопротивление источника сигналов \\( R \\) и обратные сопротивления диодов \\( r_{Добр} \\). Число таких параллельных цепей равно \\( n \\). Проводя рассуждения, аналогичные вышеизложенным, и пренебрегая сопротивлением \\( r_{Добр} = \\infty \\), получим постоянную разряда:\\[\\tau_p = R_0C_{вых}.\\]"},{"tag":"сравнение переднего и заднего фронтов","text":"Из сравнения соотношений (2.10) и (2.11) видно, что, поскольку \\( \\tau_p > \\tau_{з} \\), длительность заднего фронта импульса обычно больше длительности переднего (рис. 2.3). Если их сделать равными, положив \\( R_0 = R \\), то \\( U_{вых} = U_1/2 \\) и выходной сигнал окажется недопустимо малым."},{"tag":"конъюнктор (AND)","text":"Конъюнкторы. Конъюнктор осуществляет функцию конъюнкции. Схема имеет два или больше входов и один выход. На выходе сигнал появляется тогда и только тогда, когда на все входы одновременно воздействуют входные сигналы «1». Таблица истинности для схемы с двумя входами представлена табл. 2.2. Соответствующее логическое уравнение (для схемы с\\( n \\) входами) будет \\( Y = x_1 \\cdot x_2 \\cdot \\ldots \\cdot x_n \\)."},{"tag":"схема И (AND) с двумя входами","text":"Схема И на \\( n \\) входов показана на рис. 2.4. Рассмотрим работу этой схемы, если имеются только два входа. Источники сигналов \\( U_1 \\) и \\( U_2 \\) на входах подключаются через диоды \\( Д_1 \\) и \\( Д_2 \\) и \\( R_0 \\) к источнику питания \\( U_{ип} \\); \\( R_1 \\) и \\( R_2 \\) — внутренние сопротивления источников сигналов."},{"tag":"ток через R0 без входных сигналов","text":"При отсутствии сигналов на входах через резистор \\( R_0 \\) проходит ток: \\( I = U_{ип}/(R_0 + R_{экв}) \\), где"}],
[{"tag":"соотношение выходного и входного напряжения","text":"\\[U_{вых} \\approx U_{ип}.\\] По логике работы схемы уровни сигнала U_{вых}' и U_{вых}'' являются помехой, а напряжение U_{вых} \\approx U_{ип} — полезным сигналом. Тогда параметры схемы следует выбирать таким образом, чтобы U_{вых}' и U_{вых}'' были малы по сравнению с U_{ип}. Это достигается при условии, что R_0 \\gg R + r_{Д пр}."},{"tag":"влияние внешней нагрузки","text":"Рассмотрим влияние внешней нагрузки R_{н} (рис. 2.4) на работу схемы. В этом случае при подаче сигналов на все входы сигнал на выходе \\[U_{вых}' = U_{ип} [R_{н} / (R_0 + R_{н})].\\] Если необходимо получить сигнал U_{вых}' , близкий к U_{ип}, то, очевидно, необходимо выполнять условие R_{н} > R_0. По этому условию внешняя нагрузка практически не влияет на уровни сигналов U_{вых}' и U_{вых}''."},{"tag":"емкость выходного узла","text":"Быстродействие конъюнктора определяется переходными процессами, возникающими от реактивных элементов в схеме (емкостей монтажа C_M, проходных емкостей диодов и входной емкости C_{вх} последующих каскадов). Таким образом, общая емкость (рис. 2.5) на выходе схемы \\[C_{вых} = C_{вх} + nC_M\\] (емкостями диодов (проходными) и емкостью источников сигналов пренебрегаем)."},{"tag":"время перехода и быстродействие","text":"Оценим быстродействие схемы на два входа (рис. 2.5). Предположим, что на первый вход подан сигнал с амплитудой U_1, а на второй — сигнал с амплитудой U_2. Параметры входных цепей полагаем идентичными, а уровень входных сигналов U_1 = U_2 = U > U_{ип}. При прохождении фронта входного сигнала диод Д_2 запирается и емкость C_0 заряжается от источника U_{ип} через резистор R_0 с постоянной времени \\[\\tau_{з} = R_0 C_0.\\] По окончании импульса открывается диод Д_2, и так как R_0 > R + r_{Д пр} то можно считать, что постоянная времени \\tau_p разряда емкости C_0 определяется внутренним сопротивлением источника сигнала и сопротивлением диода в прямом направлении r_{Д пр}. Пренебрегая для упрощения r_{Д пр} получим \\[\\tau_p = R C_0.\\] (2.17) Длительность фронта (переднего или заднего), как известно, в 2,3 раза больше постоянной времени (соответственно заряда или разряда), отсюда наименьшая длительность сигнала, определяющая быстродействие конъюнктора, \\[t_{min} = 2,3 (\\tau_{з} + \\tau_p).\\] Для увеличения быстродействия необходимо применять источники сигналов с малым внутренним сопротивлением R. Сказанное следует из (2.17), поскольку значение R_0 должно быть в 5—10 раз больше значения R."},{"tag":"логика И и ИЛИ","text":"Для схемы И можно использовать входные сигналы U < U_{ип}. В этом случае выходной сигнал примерно равен меньшему из входных сигналов. Примечание. Выше рассмотрены схемы для положительных сигналов. Если необходима схема ИЛИ для отрицательных сигналов, то достаточно изменить полярность включения диодов. Для схемы И необходимо изменить полярности включения диодов и опорного напряжения."},{"tag":"инвертор (логика НЕ)","text":"**Инверторы (схема НЕ).** Если входной сигнал обозначить x, а выходной Y, то работа инвертора описывается таблицей истинности (табл. 2.3). Соответствующее логическое уравнение \\[Y = \\bar{x}.\\]"},{"tag":"транзисторный инвертор","text":"Схема инвертора на транзисторе и его передаточная характеристика приведены на рис. 2.6 (транзистор включен по схеме с общим эмиттером). Сигнал на выходе схемы всегда в противофазе с сигналом на входе схемы, т. е. если на вход подать сигнал с низким уровнем, то на выходе сигнал будет иметь высокий уровень, и наоборот. От данного элемента, как правило, требуется усиление сигнала по мощности, а не по напряжению. В этом случае сигнал на входе через резистор R_{вх} должен задавать ток в базу транзистора, достаточный для его полного открывания (при подаче на вход низкого уровня сигнала), а закрытое состояние транзистора (при низком уровне выходного сигнала) обеспечивается подачей тока обратной полярности от источника — U_{б}. Таким образом, транзистор в схеме инвертора находится во включенном или в выключенном состоянии. Быстродействие схемы зависит от времени включения и выключения и степени насыщения транзистора."},{"tag":"основы схемотехники потенциального типа","text":"§ 2.3. ОСНОВЫ СХЕМОТЕХНИКИ ЦИФРОВЫХ ИС ПОТЕНЦИАЛЬНОГО ТИПА В качестве активных элементов современных ИС используются биполярные и полевые транзисторы, работающие, как правило, в переключательном режиме. Базовые схемы транзисторной логики. Отдельный транзистор, работающий на нагрузку в цепи коллектора, подключенную к источнику питания U_{ип}, является инвертором (рис. 2.7,а). Если транзистор работает на нагрузку в цепи эмиттера, подсоединенную к общей точке, то такая цепь повторяет входной сигнал (рис. 2.7,б). При нагрузке, подсоединенной одновременно к коллектору и эмиттеру, транзистор инвертирует сигнал на коллекторе и повторяет его на эмиттере. Такое включение транзистора используется в сложных инверторах для управления выходным каскадом парафазного усилителя (рис. 2.7,в). Простые или сложные инверторы составляют основу схемотехники обширного класса схем транзисторно-транзисторной логики (ТТЛ), диодно-транзисторной логики (ДТЛ), интегральной инжекционной логики (ИИЛ (И^2Л)), логики на МДП-транзисторах и ряда других транзисторных логик."},{"tag":"эмиттерно-связанная логика (ЭCЛ)","text":"Другое семейство цифровых ИС эмиттерно-связанной транзисторной логики (ЭСЛ) в качестве основы использует дифференциальный усилитель или переключатель тока (рис. 2.7,г). Отличительные особенности переключателя тока: 1) использование транзисторов в ненасыщенном режиме, обеспечивающем высокое быстродействие схемы; 2) наличие двух выходов (прямого и инверсного); 3) постоянный ток, отбираемый от источника питания независимо от режима работы схемы; 4) понижения по сравнению с инверторами амплитуда выходных сигналов. Сигнал на входе схемы, изменяясь относительно опорного напряжения U_{оп}, открывает или закрывает транзистор T_1. Благодаря эмиттерной связи закрывается или открывается транзистор T_2, т. е. в каждом из состояний ток проходит или по правой, или по левой коллекторной цепи."},{"tag":"транзисторные схемы с общей нагрузкой","text":"**Транзисторные схемы с общей нагрузкой.** Рассмотрим, какие логические функции реализуются, если несколько инверторов работают на общую нагрузку. а) б) (рис. 2.8). Рис. 2.8. Транзисторные схемы с общей нагрузкой: а — на инверторах с объединенными коллекторами; в — с нагрузкой, подсоединенной к источникам питания; б — с нагрузкой, подсоединенной к общей точке."}],
[{"tag":"монтажная функция транзисторных схем с общей нагрузкой","text":"При работе нескольких логических элементов на общую нагрузку при гальваническом объединении их выходов получаемая функция называется монтажной. На рис. 2.8.а показана трехвходовая схема транзисторной логики на основе трех инверторов, подсоединенных к общей коллекторной нагрузке. На входы \\( x_1 \\) — \\( x_3 \\) могут поступать логические функции, к ним возможно подключение блоков входной логики (БЛ), а на выходе схемы — использование усилителя-формирователя (УФ). Работа схемы однозначно описывается таблицей уровней (табл. 2.4), в которой буквой Н обозначен нижний уровень входного (выходного) сигнала, В — верхний уровень. Если закодировать верхний уровень «1», а нижний — «0» (положительная логика), схема реализует функцию И для инверсных сигналов, появляющихся на коллекторах транзисторов, или функцию ИЛИ—НЕ для входных аргументов \\( x_1 = x_3 \\) (\\( Y_{пл} = \\bar{x}_1 \\cdot \\bar{x}_2 \\cdot \\bar{x}_3 = x_1 \\vee x_2 \\vee x_3 \\)). При обратной кодировке уровней сигналов на входах и выходах схемы, когда верхний уровень кодируется «0», а нижний «1» (отрицательная логика), схема реализует функцию И—НЕ для аргументов \\( x_1 = x_3 \\) или функцию ИЛИ для инверсных сигналов на выходах транзисторов (\\( Y_{ол} = \\bar{x}_1 \\vee \\bar{x}_2 \\vee \\bar{x}_3 = x_1 \\cdot x_2 \\cdot x_3 \\)). Тогда каждая транзисторная схема в зависимости от кодировки уровней может выполнять два набора функций. При смене логики в логической функции операторы И меняются на операторы ИЛИ и наоборот. Инверсии остаются без изменения. Каждая логическая схема в зависимости от принятой логики работы может иметь два условных графических обозначения (рис. 2.8,а). На рис. 2.8,в показаны два варианта реализации логических функций для обобщенных транзисторных схем, работающих на общую нагрузку, подсоединенную к источнику питания \\( U_{ип} \\). Тип транзистора и полярность источника питания не имеют значения. На рис. 2.8,б показаны два варианта реализации логических функций, когда транзисторные параллельные и последовательные сборки работают на нагрузку, подсоединенную к общей точке. Логические функции схем:\n\n\\[Y_{1ол} = \\bar{x}_1 \\vee \\bar{x}_2 \\vee \\ldots \\vee \\bar{x}_n; \\quad Y_{1пл} = \\bar{x}_1 \\cdot \\bar{x}_2 \\cdot \\ldots \\cdot \\bar{x}_n;\\]\n\n\\[Y_{2ол} = \\bar{x}_1 \\cdot \\bar{x}_2 \\cdot \\ldots \\cdot \\bar{x}_n; \\quad Y_{2пл} = \\bar{x}_1 \\vee \\bar{x}_2 \\vee \\ldots \\vee \\bar{x}_n;\\]\n\n\\[Y_{3ол} = x_1 \\vee x_2 \\vee \\ldots \\vee x_n; \\quad Y_{3пл} = x_1 \\cdot x_2 \\cdot \\ldots \\cdot x_n;\\]\n\n\\["}],
[{"tag":"состояние D‑триггера","text":"т. е. состояние триггера в момент \\( t+1 \\) \\( Q(t+1) \\) определяется лишь сигналом на входе \\( D \\) в момент \\( t \\). Переходы \\( D \\)-триггера представлены табл. 2.8."},{"tag":"универсальные триггеры","text":"Универсальные триггеры. Поскольку конструктор вычислительной техники могут понадобиться триггеры всех трех типов в тех или иных количествах, выгоднее изготовлять один тип универсального триггера, который можно использовать в качестве \\( RS \\), \\( T \\)-или \\( D \\)-триггера. Существует две разновидности универсальных триггеров, названные \\( JK \\)-и \\( DV \\)-триггеры."},{"tag":"JK‑триггер","text":"Если на входах \\( R \\)-и \\( S \\)-RS‑триггера поставить схемы \\( 2И \\), управляемые выходами триггера \\( Q \\) и \\( \\bar{Q} \\) и входными сигналами \\( K \\) и \\( J \\), как показано на рис. 2.17,б, в характеристическое уравнение вместо \\( S(t) \\) придется подставить \\( J(t) \\cdot \\bar{Q}(t) \\), а вместо \\( \\bar{R}(t) \\) подставить \\( Q(t)/K(t) \\). Тогда получим характеристическое уравнение нового триггера:\n\nQ(t+1) = J(t) \\cdot \\bar{Q}(t) \\lor \\bar{K}(t) \\cdot Q(t).\n\nТакой триггер называют \\( JK \\)-триггер. Его особенностью является полная универсальность. Действительно, если объединить входы \\( J \\) и \\( K \\) и обозначить их \\( T \\), то \\( JK \\)-триггер превращается в \\( T \\)-триггер, что и следует из равенства характеристических уравнений преобразованного триггера и \\( T \\)-триггера. Другое преобразование характеристического уравнение \\( JK \\)-триггера показывает, что подача на вход \\( J \\) сигнала \\( D \\), а на вход \\( K \\)-сигнала \\( \\bar{D} \\) превращает \\( JK \\)-триггер в \\( D \\)-триггер:\n\nQ(t+1) = D(t) \\cdot \\bar{Q}(t) \\lor \\bar{D}(t) \\cdot Q(t) = D(t).\n\nНаиболее распространенная схема двухступенчатого \\( JK \\)-триггера, выполненная на элементах И—НЕ, показана на рис. 2.17,в. Из нее очевидно, что для управления логической схемой, отделяющей основную запоминающую ячейку от вспомогательной, не обязательно использовать отдельный инвертор, можно воспользоваться сигналами с логической схемы, управляющей входом основной запоминающей ячейки. Подобные схемы \\( JK \\)-триггеров используются во многих сериях ИС ТТЛ.\n\nОсобенности работы \\( JK \\)-триггера, изображенного на рис. 2.17, \\( в \\), можно проследить по временной диаграмме (рис. 2.19, \\( a \\)). На этой диаграмме сигналы \\( C \\), \\( S \\), \\( J \\), \\( K \\) имеют идеальные фронты нарастания, а выходы триггера—реальные фронты задержки. Задержка триггера \\( t_{зд.р} \\) определяется по уровню 0,5 амплитуды (см. выход \\( Q' \\) на рис. 2.19,а)."},{"tag":"DV‑триггер","text":"Известна другая схема универсального триггера, названная \\( DV \\)-триггером. Характеристическое уравнение \\( DV \\)-триггера имеет вид\n\nQ(t+1) = D(t) \\cdot V(t) \\lor Q(t) \\cdot \\bar{V}(t).\n\nИз этого уравнения очевидно, что подача на вход \\( D \\) сигнала с выхода триггера \\( \\bar{Q} \\) превращает \\( DV \\)-триггер в \\( T \\)-триггер:\n\nQ(t+1) = V(t) \\cdot \\bar{Q}(t) \\lor \\bar{V}(t) \\cdot Q(t).\n\nПри этом вход \\( V \\) выполняет роль входа \\( T \\). При подаче на вход \\( V \\) сигнала \\( \\langle 1 \\rangle \\) (\\( V = \\langle 1 \\rangle \\)) \\( DV \\)-триггер превращается в \\( D \\)-триггер, однако при наличии обратной связи и сигнала \\( C \\) триггер может работать в режиме \\( T \\)-триггера."},{"tag":"динамические параметры ИС","text":"Основные динамические параметры ИС потенциального типа. Этими параметрами являются: длительность импульса, время восстановления, время предварительной установки и время фиксации.\n\nДлительность импульса \\( t_n \\)-минимальный отрезок времени, в течение которого активный уровень управляющего сигнала или логической переменной на входе ИС должен оставаться неизменным (рис. 2.19,б).\n\nВремя восстановления \\( t_b \\)-минимально допустимое время между изменением уровней на двух специфицированных входах микросхемы. Например, для триггеров и регистров\n\n\\( t_b \\)-минимально допустимое время между окончанием действия сигнала по установочному входу (SR) и изменением сигнала на синхронизирующем входе C (рис. 2.19,б).\n\nВремя предварительной установки \\( t_{уст} \\) — минимальный интервал времени, в течение которого сигнал, поданный на один из специфицированных входов микросхемы, должен оставаться неизменным до смены уровней на другом специфицированном входе. Например, для надежного распознавания триггером или другой микросхемой логической информации сигнал, подаваемый на логический вход, должен опережать сигнал на синхровходе (рис. 2.19,б).\n\nВремя фиксации \\( t_{ф} \\) — минимальное время, в течение которого сигнал на логическом входе должен оставаться неизменным после смены уровней на синхронизирующем входе. Соблюдение этого условия также гарантирует надежное распознавание микросхемой логической информации."},{"tag":"вспомогательные схемы на логических ИС","text":"§ 2.9. ВСПОМОГАТЕЛЬНЫЕ СХЕМЫ НА ЛОГИЧЕСКИХ ИС\n\nУправляемый генератор серий прямоугольных импульсов определенной частоты следования часто требуется при построении различных узлов и устройств. Он выполняется на одном элементе 2И—НЕ (2ИЛИ—НЕ) с использованием специального элемента задержки или линии задержки, как показано на рис. 2.20,а, где также приведена временная диаграмма его работы (элемент задержки с временем \\( \\tau_{зд} \\) изображен в виде прямоугольника)."}],
[
    {
        "tag": "генератор на основе И—НЕ с задержкой",
        "text": "В случае функции И—НЕ при нулевом уровне сигнала на входе \\( x \\) на выходе элемента будет наблюдаться уровень, соответствующий сигналу 1. При единичном уровне сигнала на входе \\( x \\) на выходе элемента возникает серия сигналов с частотой \\( f \\approx 1/2\\tau_{зд} \\), где \\( \\tau_{зд} \\) — время задержки сигнала в элементе задержки. В качестве элемента задержки можно использовать либо четное число последовательно соединенных элементов И—НЕ, либо воспользоваться отрезком коаксиального кабеля (при соответствующем согласовании его с входом и выходом элемента). Недостаток схемы связан с тем, что она не обладает способностью формировать последний импульс серии."
    },
    {
        "tag": "генератор частоты 2—10 мГц на К155(133)ЛА8",
        "text": "Используя один корпус микросхемы К155(133)ЛА8, можно сделать схему генератора на частоту 2—10 мГц. Для регулировки частоты в схеме используется специальная RC-цепочка (рис. 2.20,б)."
    },
    {
        "tag": "формирователь импульсов из потенциальных сигналов",
        "text": "Формирователь импульсов заданной длительности из потенциальных сигналов является другой часто используемой вспомогательной схемой. Пример схемы формирования на двух элементах 2И—НЕ с использованием линии задержки, а также временная диаграмма её работы показаны на рис. 2.20,в."
    },
    {
        "tag": "образование длительных сигналов из коротких (одновибратор, триггер)",
        "text": "Для формирования из коротких сигналов относительно длительных сигналов можно воспользоваться либо одновибратором, выполненным в виде микросхемы, например серии К155(133)АГ1, либо триггером с интегрирующей RC-цепочкой в цепи обратной связи (рис. 2.20,г)."
    },
    {
        "tag": "устранение дребезга контактов (дебаунс)",
        "text": "При проектировании цифровых устройств, запускаемых от механических контактов (кнопок), возникает задача исключения влияния вибрации контакта (многократного перехода из состояния в состояние в момент замыкания). Использование триггера, показанного на рис. 2.20,б, позволяет исключить этот эффект."
    },
    {
        "tag": "",
        "text": "§ 2.10. РАЗВИТИЕ СХЕМ ПОТЕНЦИАЛЬНОГО ТИПА"
    },
    {
        "tag": "микросхемы потенциального типа",
        "text": "Система изделий микроэлектроники для ЭВМ наиболее развита в области микросхем потенциального типа."
    },
    {
        "tag": "серии микросхем потенциального типа",
        "text": "Наиболее универсальными и непрерывно совершенствуемыми сериями являются: К155—более 90 типономиналов ИС; К555—более 60 типономиналов ИС; К530—более 60 типономиналов ИС; К564—более 50 типономиналов ИС; К500—более 40 типономиналов ИС."
    },
    {
        "tag": "характеристики задержки и мощности микросхем",
        "text": "Для схем указанных серий следует ожидать улучшения показателей на задержке распространения сигналов и мощности рассеяния на группу активных элементов (ГАЭ), составляющих элементарный логический каскад И—НЕ."
    },
    {
        "tag": "таблица параметров микросхем",
        "text": "Таблица 2.10\\n\\n| Параметры ИС | Серия (схемотехника) | |---|---| |    | К155 (ТТЛ) | К555 (ТТЛШ) | К530 (ТТЛШ) | К564 (КМДП) | К500 (ЭСЛ) | |Среднее время задержки, \\( t_{зд.р.ср} \\), нс | ≤ 10 | ≤ 10 | ≤ 3 | ≤ 50 | ≤ 2 | |Мощность рассеяния Р/ГАЭ, мВт | ≤ 10 | ≤ 2 | ≤ 19 | ≤ 0,4 мкВт | ≤ 20 |"
    },
    {
        "tag": "диаграмма задержка‑мощность И^2Л",
        "text": "Возможности каждой схемотехники (более правильное выражение схемотехнологии, так как схемотехника неразрывно связана с технологией) на графике, ограниченном осями «задержка распространения—мощность» определены своей областью (рис. 2.21). Диаграмма свидетельствует о перспективности И\\(^2\\)Л схемотехники, особенно с диодами и транзисторами Шоттки."
    },
    {
        "tag": "развитие серий микросхем и их применение",
        "text": "Система изделий микроэлектроники для ЭВМ развивается путем совершенствования серий микросхем (от ИС до БИС), включающих как универсальные изделия, не зависящие от класса ЭВМ, так и специфичные изделия для определенного класса ЭВМ. Определяющим в развитии серий микросхем является противоречие между функциональным содержанием схемы на кристалле, числом выводов корпуса и применяемостью развития ИС."
    },
    {
        "tag": "использование потенциальных схем в запоминающих устройствах",
        "text": "Рассмотренные основы схемотехники используются также в запоминающих устройствах (ЗУ), которые представляют важнейшую часть ЭВМ (до 70% по стоимости и объёму аппаратуры ЭВМ и ВС)."
    },
    {
        "tag": "матричные БИС и их развитие",
        "text": "Генеральная линия совершенствования потенциальных схем определяется развитием матричных БИС (см. § 2.7). Основу матричных БИС составляет макробиблиотека элементов, триггерных схем, узлов, блоков, входящих в состав ЭВМ. По требованию потребителя автоматизированная система межсоединений выполняет необходимые связи на базовом кристалле при условии некоторой избыточности в виде незадействованных элементов. Потребитель получает специализированную БИС, наилучшим образом удовлетворяющую его условиям применения."
    },
    {
        "tag": "преимущества матричных БИС",
        "text": "Набор матричных БИС с конкретными фрагментами, ориентированными на потребителя, адекватен ТЭЗам ЭВМ с меньшей стоимостью, большим быстродействием, меньшим временем изготовления и лучшими характеристиками по массе и габаритным размерам."
    },
    {
        "tag": "",
        "text": "ЛИТЕРАТУРА\\n\\nЦифровые вычислительные машины. Лабораторный практикум/ Под ред. Г. Н. Соловьева.— М.: Атомиздат, 1977. Аналоговые и цифровые интегральные схемы/ Под ред. С. В. Якубовского.— М.: Советское радио, 1979. Расчет и проектирование элементов ЭВМ/ Под ред. Г. Н. Соловьева.— М.: Атомиздат, 1975."
    },
    {
        "tag": "",
        "text": "Г Л А В А\\n\\n3 СИНХРОННЫЕ СХЕМЫ ЭВМ"
    },
    {
        "tag": "синхронные элементы в ЭВМ",
        "text": "Наряду с потенциальными элементами в современных ЭВМ применяются синхронные элементы. Особенность последних состоит в том, что логические операции выполняются только в момент подачи специальных управляющих сигналов — сигналов синхронизации. Все остальное время входные цепи отключены и состояние выходного сигнала определяет запоминающая ячейка, входящая в состав синхронных элементов, которая и запоминает результат выполненной логической операции."
    },
    {
        "tag": "",
        "text": "Глава 3 Синхронные схемы ЭВМ    63"
    },
    {
        "tag": "синхронизация в цифровых вычислительных устройствах",
        "text": "§ 3.1.\\n\\nСИНХРОНИЗАЦИЯ В ЦИФРОВЫХ ВЫЧИСЛ"}],
[
    {
        "tag": "время подачи синхронного сигнала",
        "text": "Из рассмотрения работы \\\\( КЛС_i \\\\) видно, что синхронизирующий сигнал может быть подан не раньше, чем информация пройдет по самой длинной логической ветви \\\\( КЛС \\\\). С учетом того, что нормальная работоспособность устройства должна быть обеспечена даже при самых неблагоприятных сочетаниях времени \\\\( t_{зд} \\\\) в логических ветвях и при самых неблагоприятных условиях соединения и эксплуатации элементов, синхронный сигнал должен быть подан спустя время \\\\( N t_{зд.max} \\\\) с момента подачи сигналов на логические входы \\\\( КЛС_i \\\\). Чтобы информация с выхода \\\\( КЛС_i \\\\) могла быть зафиксирована во время действия синхронного сигнала, к её выходу подключается триггер. Чаще всего синхронный сигнал подается непосредственно на входы этого триггера, поэтому по принятой в настоящее время классификации он относится к разряду синхронных триггеров. Длительность синхронного сигнала \\\\( t_c \\\\), в течение которого информация с выхода \\\\( КЛС \\\\) зафиксируется в триггере, должна быть не меньше времени установления триггера \\\\( t_{уст} \\\\)."
    },
    {
        "tag": "необходимость сохранения информации на входах КЛС",
        "text": "Из рассмотрения работы условного логического блока рис. 3.1, а видно также, что информация на логических входах КЛС должна сохраняться неизменной практически в течение всего времени, пока данные с выхода КЛС не будут зафиксированы на триггере, поскольку время задержки распространения информации по самой короткой ветви КЛС составляет всего лишь \\\\( t_{зд \\min} \\\\), и преждевременная смена информации на входах КЛС может привести к ложному переключению триггера."
    },
    {
        "tag": "формула интервала T_c",
        "text": "Изложенное иллюстрируется временными диаграммами (рис. 3.1,б), характеризующими работу условного логического блока (рис. 3.1,а). Как следует из временных диаграмм, интервал \\\\( T_c \\\\) между сигналами синхронизации \\\\( C1 \\\\) и \\\\( C2 \\\\), подаваемыми на смежные триггеры в условном логическом блоке, составляет\n\n\\\\[T_c = N t_{зд \\max} + t_{уст} - t_{зд \\min}.\\\\]\n\n(3.1)"
    },
    {
        "tag": "упрощённая формула T_c",
        "text": "Пренебрегая величиной \\\\( t_{зд \\min} \\\\) по сравнению с другими членами в выражении (3.1), получим\n\n\\\\[T_c \\approx N t_{зд \\max} + t_{уст}.\\\\]"
    },
    {
        "tag": "виды синхронизации",
        "text": "Если сигналы \\\\( C1 \\\\), \\\\( C2 \\\\) принадлежат к одной последовательности сигналов (однофазная синхронизация), то триггеры \\\\( T_1 \\\\) и \\\\( T_2 \\\\) должны быть синхронные двухступенчатые. Если же сигналы \\\\( C1 \\\\) и \\\\( C2 \\\\) принадлежат к разным последовательностям сигналов (двух- и многофазная синхронизация), то триггеры могут быть синхронные одноступенчатые. В современных вычислительных устройствах в целях повышения быстродействия используют, как правило, двухили многофазную синхронизацию."
    },
    {
        "tag": "полный период T_s с учётом задержек",
        "text": "В реальных вычислительных устройствах логические элементы разных КЛС одного логического блока, а тем более элементы разных логических блоков удалены друг от друга на достаточно большое расстояние, поэтому при определении \\\\( T_c \\\\) наряду с временем задержки собственно логических элементов необходимо учитывать также время задержки сигнала в линиях связи \\\\( t_{лс} \\\\). Кроме того, необходимо учитывать нестабильность длительности сигналов синхронизации \\\\( \\Delta t_{лс} \\\\), вызванную разбросом параметров формирователей этих сигналов, а также рассогласование во времени \\\\( \\Delta T_c \\\\) моментов поступления синхронизирующих сигналов одной и той же фазы на разные блоки вычислительного устройства, вызванное необходимостью построения разветвлений системы синхронизации. С учетом сказанного период следования сигналов синхронизации (период между сигналами соседних фаз)\n\n\\\\[T_s = N t_{зд \\max} + t_{уст} + t_{лс} + \\Delta t_{лс} + \\Delta T_c.\\\\]   (3.2)\n\nПроизводительность любого вычислительного устройства, т. е. число выполняемых им операций в секунду, в конечном счете определяется темпом подачи новой информации, или скоростью потока информации. В свою очередь, темп подачи новой информации определяется величиной \\\\( T_s \\\\) (т. е. обратно пропорционален этой величине)."
    },
    {
        "tag": "факторы, влияющие на производительность и период Ts",
        "text": "Таким образом, для повышения производительности вычислительного устройства нужно всемерно уменьшать величину \\\\( T_s \"}],
[{"tag":"типы вычислительных устройств на синхронных логических элементах","text":"Однако на одной логической ступени трудно реализовать выполнение очень сложных функций. Поэтому наиболее рациональными областями применения синхронных систем логических элементов следует считать вычислительные устройства: a) последовательные; б) параллельно‑последовательные; в) «конвейерные»; г) с глубоким резервированием."},{"tag":"производительность синхронных вычислительных устройств","text":"Последовательные и параллельно‑последовательные вычислительные устройства. Заметим прежде всего, что синхронные элементы, как это видно из выражения \\( F=1/T \\), могут работать на весьма высокой частоте следования синхронизирующих импульсов, которая при прочих равных условиях (равной мощности потребления элементов, одинаковых технологических возможностях, одинаковых перепадах логических уровней и т. д.) значительно выше частоты синхронизирующих сигналов устройства, выполненного на несинхронных элементах. Оценка, сделанная на основе возможностей использования современных технологических и схемотехнических принципов построения логических элементов типов ИЭЛ, ЭСЛ, ТТЛШ, с учетом опыта разработки, производства и эксплуатации выпускаемых в настоящее время интегральных синхронных логических микросхем серии 128, показывает, что частота синхронизирующих импульсов, равная \\( F=1/T \\), в вычислительных устройствах указанных выше типов может быть обеспечена около 70—100 МГц. Поэтому даже при использовании чисто последовательной структуры вычислительного устройства скорость обработки информации может составлять около 2—5 млн. коротких операций в секунду при длине слова 16—32 разряда."},{"tag":"глубокое резервирование в вычислительных устройствах","text":"Вычислительные устройства с глубоким резервированием. В настоящее время для повышения надежности вычислительных устройств используются различные методы введения структурной избыточности. При этом одним из наиболее эффективных считается мажоритарный метод введения структурной избыточности. Основополагающим условием при использовании мажоритарного метода является требование одновременного поступления информации на каждый уровень резервирования. При применении несинхронных логических элементов и параллельной организации обработки информации обычно удается реализ"}],
[
    {
        "tag": "уравнения сумматора в ДНФ и NAND‑базисе",
        "text": "\\[p_i = \\bar{x}_i \\cdot y_i \\cdot p_{i-1} \\lor x_i \\cdot \\bar{y}_i \\cdot p_{i-1} \\lor x_i \\cdot y_i \\cdot \\bar{p}_{i-1} \\lor x_i \\cdot y_i \\cdot p_{i-1}.\\]\n\nПрименяя к этим уравнениям аппарат минимизации логических функций, получим\n\n\\[S_i = \\bar{x}_i \\cdot \\bar{y}_i \\cdot p_{i-1} \\lor \\bar{x}_i \\cdot y_i \\cdot \\bar{p}_{i-1} \\lor x_i \\cdot \\bar{y}_i \\cdot \\bar{p}_{i-1} \\lor x_i \\cdot y_i \\cdot p_{i-1}; \\tag{4.2}\\]\n\n\\[p_i = x_i \\cdot y_i \\lor x_i \\cdot p_{i-1} \\lor y_i \\cdot p_{i-1}.\\]\n\nЭти уравнения представлены в ДНФ. В базисе И—НЕ уравнения сумматора имеют следующий вид:\n\n\\[S_i = (\\bar{x}_i / \\bar{y}_i / p_{i-1}) / (\\bar{x}_i / y_i / \\bar{p}_{i-1}) / (x_i / \\bar{y}_i / \\bar{p}_{i-1}) / (x_i / y_i / p_{i-1}); \\tag{4.3}\\]\n\n\\[p_i = (x_i / y_i) / (x_i / p_{i-1}) / (y_i / p_{i-1}).\\]"
    },
    {
        "tag": "характеристики одноразрядного сумматора",
        "text": "По уравнениям (4.2), (4.3) строятся схемы одноразрядных сумматоров. Так, на рис. 4.9 приведена схема сумматора, построенная по уравнениям (4.3). Данной схеме не присуща функция хранения, поэтому она относится к комбинационным схемам (в таких схемах сигналы на выходах присутствуют до тех пор, пока действуют сигналы на входах).\n\nСхемы одноразрядных сумматоров характеризуются: 1) временем задержки распространения переноса \\( t_{зд.р} \\) (оно в схеме, изображенной на рис. 4.9, равно времени задержки распространения \\( p_{i-1} \\) через две последовательно соединенные схемы И—НЕ, таким образом \\( t_{зд.р}=2t_{зд.рИ—НЕ} \\)); 2) объемом оборудования, оцениваемым числом входов используемых логических схем для построения (для схемы, изображенной на рис. 4.9, этот параметр равен 25)."
    },
    {
        "tag": "время работы параллельного сумматора",
        "text": "На основе одноразрядных сумматоров строятся \\( n \\)-разрядные (параллельные) сумматоры (рис. 4.10,а). Временная диаграмма работы этого сумматора построена для случая суммирования кодов:\n\n\\[\\begin{array}{c} 0101 \\ldots 0101 \\\\ 1010 \\ldots 1011 \\\\ \\hline 0000 \\ldots 0000 \\\\ \\downarrow \\downarrow \\\\ 0000 \\ldots 0001 \\\\ \\end{array}\\]\n\nПосле подачи указанных кодов на все сумматоры \\( CM_i \\) через \\( t_{зд.р} \\) (время задержки по выходу \\( S_i \\)) на выходах \\( S_i \\) устанавливается код 11 ... 10 и появляется сигнал переноса \\( P_1=1 \\). Этот сигнал начинает распространяться по всей разрядной сетке. Если сигнал \\( P_1=1 \\) поступает на вход сумматора \\( CM_2 \\), на входах которого присутствуют сигналы \\( x_2=1 \\) или \\( y_2=1 \\), то на выходе сумматора \\( CM_2 \\) вырабатывается сигнал \\( p_2=1 \\) с задержкой \\( t_{зд.р} \\) относительно момента появления сигнала \\( P_1 \\). Аналогично, через время \\( t_{зд.р} \\) относительно момента появления сигнала \\( P_2 \\) появляется сигнал \\( P_3 \\) и т. д. до появления сигнала \\( P_n \\) через время \\( n t_{зд.р} \\) с момента одновременной подачи кодов \\( x_i \\) и \\( y_i \\) на входы \\( CM_i \\). Распространение переноса будет сопровождаться установлением правильных сигналов на выходах \\( S_i \\) одноразрядных сумматоров. Самым последним сформируется сигнал на выходе \\( S_1 \\) после прихода на вход сумматора \\( CM_1 \\) сигнала \\( P_n=1 \\). В течение всего времени распространения переноса и формирования сигналов на выходах \\( S_i \\) на входы сумматора \\( CM_i \\) должны постоянно подаваться сигналы, соответствующие суммируемым кодам. Основным параметром параллельного сумматора является его быстродействие \\( t_s \\) — максимальное время формирования кода суммы \\( S_n \\ldots S_1 \\) с момента одновременной подачи суммируемых кодов. За максимальное время принимается время распространения переноса через все разряды суммируемых кодов. Временная диаграмма, приведенная на рис. 4.10,б, построена для случая суммирования в обратном коде, где перенос \\( P_1 \\), возникший в младшем разряде, распространяется через все \\( n \\) разряды. Из этой временной диаграммы следует, что\n\n\\[t_s= (n+1) t_{зд.р} \\approx n t_{зд.р}. \\tag{4.4}\\]"
    },
    {
        "tag": "самодвойственные функции сумматора",
        "text": "В настоящее время широко распространено построение сумматоров в соответствии с уравнениями\n\n\\[S_i = x_i \\cdot \\bar{p}_i \\lor y_i \\cdot \\bar{p}_i \\lor p_{i-1} \\cdot \\bar{p}_i \\lor x_i \\cdot y_i \\cdot p_{i-1}; \\tag{4.5}\\]\n\n\\[p_i = x_i \\cdot y_i \\lor x_i \\cdot p_{i-1} \\lor y_i \\cdot p_{i-1}.\\]\n\nДля такого сумматора справедливо свойство самодвойственности функций (значения функций инвертируются при инвертировании всех входящих в них переменных). Используя данное свойство, получаем\n\n\\[\\bar{S}_i = \\bar{x}_i \\cdot p_i \\lor \\bar{y}_i \\cdot p_i \\lor \\bar{p}_{i-1} \\cdot p_i \\lor \\bar{x}_i \\cdot \\bar{y}_i \\cdot \\bar{p}_{i-1}; \\tag{4.6}\\]\n\n\\[\\bar{p}_i = \\bar{x}_i \\cdot \\bar{y}_i \\lor \\bar{x}_i \\cdot \\bar{p}_{i-1} \\lor \\bar{y}_i \\cdot \\bar{p}_{i-1}.\\]"
    },
    {
        "tag": "схема сумматора на основе самодвойственности",
        "text": "В соответствии с (4.6) строится схема, которая изображена на рис. 4.11,б. Ее основные параметры: 1) время задержки распространения переноса определяется задержкой, вносимой одной схемой И‑ИЛИ‑НЕ, т. е. \\( t_{зд.р} = t_{зд.рИ‑ИЛИ‑НЕ} \\); 2) объем оборудования, оцениваемый количеством входов, равен 15 (это одно из лучших значений данного параметра)."
    },
    {
        "tag": "построение n‑разрядных сумматоров с чередованием функций",
        "text": "Построение \\( n \\)-разрядных параллельных сумматоров на основе \\( CM_i \\) (см. рис. 4.11) имеет определенную специфику. Объединение \\( CM_i \\) по схеме, показанной на рис. 4.12,а, недопустимо, поскольку на вход \\( CM_i \\) будет поступать не прямой, а инверсный сигнал \\( \\bar{p}_{i-1} \\). Учитывая самодвойственность функций \\( S_i \\), \\( p_i \\) и \\( \\bar{S}_i \\), \\( \\bar{p}_i \\), на практике используется следующее решение (рис. 4.12,б): одноразрядный сумматор в одном (допустим, нечетном) разряде функционирует в соответствии с уравнениями (4.5), а в соседнем (четном) — в соответствии с уравнениями (4.6). При этом в нечетных разрядах следует на входы сумматора \\( CM_{i-1} \\) подавать прямые коды слагаемых через инверторы и в четных разрядах на выходах \\( S_i \\) одноразрядных сумматоров включать инверторы."
    },
    {
        "tag": "микросхемы К155ИМ семейства",
        "text": "**Микросхема К155ИМ1.** В этой микросхеме реализован один сумматор \\( CM_i \\) с четырехвходовыми логическими схемами на входе для \\( x_i \\) и \\( y_i \\) (см. рис. 4.11). Логическая схема имеет восемь входов, четыре из них используются для подачи на входы сумматора \\( CM_i \\) прямых или инверсных суммируемых кодов. Оставшиеся четыре входа \\( (V_{x_i}, V_{\\bar{x}_i}, V_{y_i}, V_{\\bar{y}_i}) \\) используются как разрешающие для передачи \\( x_i \\) или \\( \\bar{x}_i \\) (или \\( y_i \\) или \\( \\bar{y}_i \\)) с регистра на сумматор.\n\n**Микросхемы** К155ИМ2 — К155ИМ3. В первой микросхеме реализован 2‑разрядный сумматор, в микросхеме К155ИМ3 — 4‑разрядный. Условные графические обозначения этих микросхем и функциональная схема К155ИМ2 приведены на рис. 4.13. Для этих микросхем легко реализуется наращиваемость. Так, увеличение разрядности параллельного сумматора осуществляется за счет последовательного подключения необходимого числа микросхем без каких-либо согласующих элементов. Задержка распространения рассматриваемых типов микросхем показана в таблице 4.2.\n\nТаблица 4.2\n\n| Параметр | Микросхемы | |---|---| | | К155ИМ1 | К155ИМ2 | К155ИМ3 |\n| Задержка распространения переноса \\( t_{зд.р} \\) от \\( p_{вх} \\) до \\( p_{вых} \\), нс | 17—12 | 19—27 | 48—32 |\n\nИнтересны результаты сравнения этих параметров. Четырехразрядный сумматор, построенный на микросхемах К155ИМ1, будет иметь \\( t_{зд.р} \\) от \\( p_{вх} \\) до \\( p_{вых}=4(17÷12) \\) нс, а на микросхеме К155ИМ3 \\( t_{зд.р} \\) от \\( p_{вх} \\) до \\( p_{вых}=(48÷32) \\) нс. Таким образом, повышение уровня интеграции сопровождается и улучшением временных параметров схем. Микросхемы 2‑разрядных сумматоров реализованы также в серии К500 (К500ИМ180—сдвоенный высокоскоростной сумматор‑вычислитель) и в серии К176 (К176ИМ1—4‑разрядный полный сумматор)."
    }
]"}],
[{"tag":"групповой перенос","text":"Второе направление — это поиск решений, обеспечивающих увеличение быстродействия ЭВМ за счет уменьшения значения \\( t_s \\). Такая цель достигается уменьшением или исключением влияния \\( n \\) (разрядности суммируемых чисел) на \\( t_s \\). Это направление связано с поиском решений, обеспечивающих повышение скорость распространения переноса. Предложена и обоснована организация группового переноса, при котором \\( t_s = (n/2)t_{зд.р} \\)."},{"tag":"логика одновременного переноса","text":"Начиная с ЭВМ второго поколения, при интенсивном развитии интегральной схемотехники, широкое распространение получила организация одновременного переноса, сущность которого заключается в следующем. В каждом i‑м разряде сумматора при суммировании двух кодов сигнал переноса P_i вырабатывается в соответствии с уравнением \\[P_i = x_i \\cdot y_i \\lor (x_i \\lor y_i) \\cdot p_{i-1}. \\tag{4.7}\\] Обозначив \\( x_i \\cdot y_i = D_i \\), а \\( x_i \\lor y_i = \\Sigma_i \\), получим \\[P_i = D_i \\lor \\Sigma_i \\cdot p_{i-1}. \\tag{4.8}\\] Уравнение (4.8) справедливо и для \\[P_{i-1} = D_{i-1} \\lor \\Sigma_{i-1} \\cdot p_{i-2}.\\] Подставив это выражение в (4.8), определим, что \\[P_i = D_i \\lor \\Sigma_i \\cdot D_{i-1} \\lor \\Sigma_i \\cdot \\Sigma_{i-1} \\cdot p_{i-2}.\\] Продолжив подобную замену, получим \\[P_i = D_i \\lor \\Sigma_i \\cdot D_{i-1} \\lor \\Sigma_i \\cdot \\Sigma_{i-1} \\cdot D_{i-2} \\lor \\ldots \\lor \\Sigma_i \\cdot \\Sigma_{i-1} \\cdot \\ldots \\Sigma_2 \\cdot D_1. \\tag{4.9}\\] Уравнение (4.9) определяет логику работы цепи одновременного переноса в каждом i‑м разряде. Это уравнение в базисе И—НЕ имеет вид \\[P_i = D_i / (\\Sigma_i / D_{i-1}) / (\\Sigma_i / \\Sigma_{i-1} / D_{i-2}) / \\ldots / (\\Sigma_i / \\Sigma_{i-1} / \\ldots / \\Sigma_2 / D_1). \\tag{4.10}\\]"},{"tag":"уравнения для младших разрядов","text":"Напишем логические уравнения для четырех младших разрядов сумматора: \\[P_1 = D_1;\\] \\[P_2 = D_2 / (\\Sigma_2 / D_1);\\] \\[P_3 = D_3 / (\\Sigma_3 / D_2) / (\\Sigma_3 / \\Sigma_2 / D_1);\\] \\[P_4 = D_4 / (\\Sigma_4 / D_3) / (\\Sigma_4 / \\Sigma_3 / D_2) / (\\Sigma_4 / \\Sigma_3 / \\Sigma_2 / D_1). \\tag{4.11}\\]"},{"tag":"оценка быстродействия сумматора","text":"Быстродействие сумматора с одновременным переносом оценивается по формуле \\( t_s = 3t_{зд.р} \\), где одно \\( t_{зд.р} \\) — время задержки распространения сигнала схемами, обеспечивающими получение \\( \\Sigma_i \\) и \\( D_i \\), второе \\( t_{зд.р} \\) — время задержки, вносимое схемами выработ"}],
[{"tag":"одновременный перенос в сумматорах","text":"Пусть два \\( n \\)-разрядных числа поступают на \\( k=n/m \\) (\\( n=28, m=4 \\)) выше рассмотренных сумматоров, соединенных последовательно.\\n\\n| Время | Группы сумматора | |---|---| |    | 7   | 6   | 5   | 4   | 3   | 2   | 1   | |    | 0101 | 0110 | 0101 | 1100 | 1001 | 0110 | 1011 | |    | 0010 | 1011 | 1010 | 0011 | 0110 | 1001 | 0101 | | \\( t_1 \\) | \\( \\Sigma_i \\) | 0111 | 1111 | 1111 | 1111 | 1111 | 1111 | 1110 | |    | \\( D_i \\) | 0000 | 0000 | 0000 | 0000 | 0000 | 0000 | 0001 | | \\( t_2 \\) |    |    |    |    |    |    |    |    | | \\( t_3 \\) |    |    |    |    |    |    |    |    | | \\( t_4 \\) | \\( P_{гр} \\) |    |    |    |    |    |    |    | | \\( t_5 \\) |    |    |    |    |    |    |    |    | | \\( t_6 \\) |    |    |    |    |    |    |    |    | | \\( t_7 \\) |    |    |    |    |    |    |    |    | | \\( t_8 \\) | \\( S_i \\) | 1000 | 0000 | 0000 | 0000 | 0000 | 0000 | 0000 |\\n\\nВ момент времени \\( t_1 \\) после одновременной подачи кодов слагаемых \\( x_i \\) и \\( y_i \\) устанавливаются во всех 28 разрядах коды \\( \\Sigma_i \\) и \\( D_i \\). Затем в момент времени \\( t_2 \\) в первой группе сумматора вырабатывается сигнал \\( P_{гр}=1 \\). Этот сигнал распространяется через группы 2, 3, ..., 6 (\\( t_3-t_7 \\)). В момент времени \\( t_8 \\), после поступления сигнала \\( P_{гр}=1 \\) из группы 6 на сумматоре, в группе 7 зафиксируется код \\( S_i \\) (во всех предшествующих разрядах код суммы сформируется ранее)."},{"tag":"многоступенчатая реализация одновременного переноса","text":"Возможна многоступенчатая реализация одновременного переноса. Схема организации одновременного переноса с помощью трех ступеней для 64-разрядного сумматора показана на рис. 4.16."},{"tag":"уравнения второй ступени одновременного переноса","text":"Первая ступень сумматора построена на 4-разрядных (\\( m=4 \\)) группах сумматора с «одновременным» переносом; вторая и третья ступени — на специальных схемах выработки одновременного переноса. Их размерность рассчитана на объединение переносов четырех групп первой или второй ступени. Логика работы всех схем второй ступени определяется уравнениями:\\n\\[P_{4j.п} = P^j \\lor \\Sigma^j \\cdot p_{вх};\\]\\n\\[\\Sigma_{4j.п} = \\Sigma^j;\\]\\n\\[P_{3j.п} = P^j \\lor \\Sigma^j \\cdot P_{4(j-1).п} \\lor \\Sigma^j \\cdot \\Sigma_{4(j-1).п} \\cdot p_{вх};\\]\\n\\[P_{2j.п} = P^j \\lor \\Sigma^j \\cdot P_{3(j-1).п} \\lor \\Sigma^j \\cdot \\Sigma_{3(j-1).п} \\cdot p_{вх};\\]\\n\\[P_{1j.п} = P^j \\lor \\Sigma^j \\cdot P_{2(j-1).п} \\lor \\Sigma^j \\cdot \\Sigma_{2(j-1).п} \\cdot p_{вх},\\]\\n\\(4.13\\)\\n\\nгде \\( j=1, 2, 3, 4 \\) для схем второй ступени. При \\( j=2, 3, 4 \\) в (4.13) вместо \\( p_{вх} \\) должна быть логическая переменная \\( P_{(j-1)4.п} \\)."},{"tag":"уравнения третьей ступени одновременного переноса","text":"Логика работы схемы третьей ступени такая же, как и схем второй ступени. В соответствии с определенными входными и выходными сигналами система уравнений (4.13) для схемы третьей ступени имеет следующий вид:\\n\\[P_{4.ш} = P_{4.п} \\lor \\Sigma_{4.п} \\cdot p_{вх};\\]\\n\\[P_{3.ш} = P_{4.п} \\lor \\Sigma_{4.п} \\cdot P_{4.п} \\lor \\Sigma_{4.п} \\cdot \\Sigma_{4.п} \\cdot p_{вх};\\]\\n\\[P_{2.ш} = P_{4.п} \\lor \\Sigma_{4.п} \\cdot P_{3.п} \\lor \\Sigma_{4.п} \\cdot \\Sigma_{3.п} \\cdot p_{вх};\\]\\n\\[P_{1.ш} = P_{4.п} \\lor \\Sigma_{4.п} \\cdot P_{2.п} \\lor \\Sigma_{4.п} \\cdot \\Sigma_{2.п} \\cdot p_{вх};\\]\\n\\[\\Sigma_{4.ш} = \\Sigma_{4.п} \\cdot \\Sigma_{4.п} \\cdot \\Sigma_{4.п} \\cdot \\Sigma_{4.п}.\\]\\n\\(4.14\\)"},{"tag":"время работы сумматора с одновременным переносом","text":"Быстродействие такого сумматора будет оцениваться по формуле\\n\\[t_s = t_{зд.р\\Sigma_i,D_i} + t_{зд.р\\ от\\ p_{вх}\\ до\\ P_{1.п}} + 2t_{зд.р\\ от\\ p_{вх}\\ до\\ P_{1.ш}} + t_{зд.р\\ от\\ P_{1.ш}\\ до\\ S_i}.\\]\\n\\(4.15\\)"},{"tag":"микросхема К155ИП3","text":"Сумматоры с одновременным переносом реализованы в виде специальных микросхем, выполняющих функции 4-разрядного арифметического логического устройства (АЛУ (в серии К155 — микросхема К155 ИП3). Условные графические обозначения микросхемы К155ИП3 приведены на рис. 4.17, где \\( x_4 - x_1 \\) и \\( y_4 - y_1 \\) — 4-разрядные коды, поступающие на входы схемы; \\( F_4 - F_1 \\) — 4-разрядный код результата (логической или арифметической операций, выполняемой схемой); \\( s_4 - s_1 \\) — код управляющих сигналов (возможны \\( 2^4 = 16 \\) комбинаций управляющих сигналов, каждая из которых определяет выполняемую схемой логическую или арифметическую операцию); \\( M \\) — управляющий сигнал, определяющий режим работы схемы: выполнение логических или арифметических операций; \\( p_{вх}, P, \\Sigma \\) и \\( P_{пр} \\) — входы и выходы одновременного переноса; \\( x_i = y_i \\) — отдельный выход, имеющийся только в схеме К155ИП3, сигнал на котором появляется лишь в случае идентичности входных кодов при любом значении \\( M \\).\\n\\nМикросхема К155ИП3. Микросхема может работать в режимах положительной логики и отрицательной логики (здесь верхнему уровню соответствует код «0», нижнему уровню — код «1»)."},{"tag":"канонические уравнения одновременного переноса","text":"В общем виде канонические уравнения одновременного переноса выглядят так: \\[P, \\Sigma, P_{гр} = f(x_i, y_i и p_{вx})\\] \\[и F_i = (x_i \\oplus y_i) \\oplus p_{i-1}\\] В рассматриваемой микросхеме реализованы уравнения: для положительной логики \\[P, \\bar{\\Sigma}, P_{гр} = f(x_i, y_i, \\bar{p}_{вx})\\] \\[и F_i = (x_i \\oplus y_i) \\oplus p_{i-1}\\] для отрицательной логики \\[P, \\bar{\\Sigma}, P_{гр} = f(\\bar{x}_i, \\bar{y}_i, p_{вx})\\] \\[и F_i = (\\bar{x}_i \\oplus \\bar{y}_i) \\oplus p_{i-1}\\]"},{"tag":"временные параметры микросхемы К155ИП3","text":"Рассмотрим временные параметры схемы. Код результата любой логической или арифметической операции появляется на выходе (с момента одновременной подачи входных сигналов) через 24 нс. Распространение переноса от \\( p_{вx} \\) до \\( P_{гр} \\) происходит за 10,5 нс; \\( t_{зд.р} \\) сигнала от \\( x_i, y_i \\) до \\( P \\) и \\( \\Sigma \\) равна 15 нс; \\( t_{зд.р} \\) от \\( x_i, y_i \\) до \\( P_{гр} \\) равна 23 нс; \\( t_{зд.р} \\) от \\( p_{вx} \\) до \\( F_i \\) равна 12 нс. На основе данной микросхемы легко реализуется n-разрядный сумматор с последовательным распространением переноса между группами (см. рис. 4.15,б). Здесь не потребуется дополнительного оборудования. Максимальное время суммирования n-разрядных кодов (\\( n=40 \\)) равно\\n\\[01010 \\cdot \\cdot \\cdot 0101\\]\\n\\[00110 \\cdot \\cdot \\cdot 1011\\]\\n\\[10000 \\cdot \\cdot \\cdot 000\\]\\n\\n\\[ t_S = t_{зд.р} \\text{ от } x_i, y_i \\text{ до } P_{гр} + t_{зд.р} \\text{ от } P_{вx} \\text{ до } P_{гр} (n/4 - 2) + t_{зд.р} \\text{ от } P_{вx} \\text{ до } F_i = 23 + 10,5 \\cdot 8 + 12 = 119 \\ \\text{нс}.\\]"},{"tag":"микросхема К155ИП4","text":"**Микросхема К155ИП4.** В серии К155 для реализации n-разрядных сумматоров с одновременным многоступенчатым переносом выпускается специальная микросхема К155ИП4 — схема ускоренного распространения переноса для арифметического узла. Условное графическое обозначение схемы, используемой в режиме положительной логики, приведено на рис. 4.19,б. Размерность этой схемы \\( m=4 \\) и функции, выполняемые ею, определяются уравнениями (4.13). Эта микросхема, так же как и объединяемая с нею микросхема АЛУ, реализована не по каноническим уравнениям. Работа микросхемы К155ИП4 в режиме отрицательной логики определяется уравнениями \\[ P_1 = P^1 \\sqrt{\\Sigma^1} \\cdot p_{вx}; \\]\\n\\[ P_2 = P^2 \\sqrt{\\Sigma^2} \\cdot P^1 \\sqrt{\\Sigma^2} \\cdot \\Sigma^1 \\cdot p_{вx}; \\]\\n\\[ P_3 = P^3 \\sqrt{\\Sigma^3} \\cdot P^2 \\sqrt{\\Sigma^3} \\cdot \\Sigma^2 \\cdot P^1 \\sqrt{\\Sigma^3} \\cdot \\Sigma^2 \\cdot \\Sigma^1 \\cdot p_{вx}; \\]\\n\\[ P = P^4 \\sqrt{\\Sigma^4} \\cdot P^3 \\sqrt{\\Sigma^4} \\cdot \\Sigma^3 \\cdot P^2 \\sqrt{\\Sigma^4} \\cdot \\Sigma^3 \\cdot \\Sigma^2 \\cdot P^1; \\]\\n\\[ \\Sigma = \\Sigma^4 \\cdot \\Sigma^3 \\cdot \\Sigma^2 \\cdot \\Sigma^1 \\] и приведена на рис. 4.19,а. Микросхема реализована на 13 схемах И, одном инверторе, двух схемах ИЛИ и трех схемах ИЛИ — НЕ. Временные параметры микросхемы \\( t_{зд.р} \\) от любого входа до любого выхода равны 22 нс."},{"tag":"схема 16-разрядного сумматора","text":"Схема 16-разрядного сумматора, построенная на микросхемах К155ИП3 и К155ИП4, приведена на рис. 4.20. Быстродействие данного сумматора\\n\\[ t_S = t_{зд.р} \\text{ от } x_i, y_i \\text{ до } P, \\Sigma + t_{зд.р} \\max \\frac{1}{K155ИП3} \\]\\n\\[ + t_{зд.р} \\text{ от } P_{вx} \\text{ до } P_i = 15 + 22 + 12 = 49 \\ \\text{нс.} \\]"},{"tag":"микросхемы К500ИП181 и К500ИП179","text":"Микросхемы К500ИП181 и К500ИП179. Микросхемы выпускаются в серии К500. Они выполняют функции, аналогичные микросхемам К155ИП3 и К155ИП4 соответственно. Условные графические обозначения микросхем К500ИП181 и К500ИП179 приведены на рис. 4.21. Функции, выполняемые микросхемой К500ИП181 в режиме положительной логики, приведены в табл 4.4."}]"}],
[{"tag":"отличия микросхем серии К500 от К155","text":"Рассматриваемые микросхемы серии К500 имеют некоторые отличия от соответствующих микросхем серии К155: микросхема К500ИП181 в режиме положительной логики \\( \\Sigma, P_{гр} = f(x_i, y_i, p_{вx}) \\) и \\( F = (x_i \\oplus y_i) \\oplus p_{i-1} \\); микросхема К500ИП179 — Таблица 4.4\\n\\[\\begin{array}{|c|c|c|c|} \\hline \\text{Код управляющих сигналов} & M=1. & \\text{Логические функции} & M=0. & \\text{Арифметические операции при } P_{вx} = 0 \\\\ \\hline s_1 & s_2 & s_3 & s_4 \\\\ \\hline 0 & 0 & 0 & 0 \\\\ 0 & 0 & 0 & 1 \\\\ 0 & 0 & 1 & 0 \\\\ 0 & 0 & 1 & 1 \\\\ 0 & 1 & 0 & 0 \\\\ 0 & 1 & 0 & 1 \\\\ 0 & 1 & 1 & 0 \\\\ 0 & 1 & 1 & 1 \\\\ 1 & 0 & 0 & 0 \\\\ 1 & 0 & 0 & 1 \\\\ 1 & 0 & 1 & 0 \\\\ 1 & 0 & 1 & 1 \\\\ 1 & 1 & 0 & 0 \\\\ 1 & 1 & 0 & 1 \\\\ 1 & 1 & 1 & 0 \\\\ 1 & 1 & 1 & 1 \\\\ \\hline \\end{array}\\]"},"tag":"логические функции микросхемы К500ИП179","text":"\\[\\begin{array}{ccc} \\overline{x}_i & \\overline{x}_i \\\\ \\overline{x}_i \\cdot y_i & \\overline{x}_i + x_i \\cdot y_i \\\\ \\overline{x}_i \\lor y_i & x_i + x_i \\cdot y_i \\\\ 1 & x_i \\cdot 2 \\\\ \\overline{x}_i \\lor y_i & x_i \\lor y_i + 0 \\\\ y_i & x_i \\lor y_i + (x_i \\cdot y_i) \\\\ \\overline{x}_i \\oplus y_i & x_i + y_i \\\\ \\overline{x}_i \\lor y_i & x_i + (x_i \\lor y_i) \\\\ \\overline{x}_i \\cdot y_i & (x_i \\lor y_i) + 0 \\\\ x_i \\oplus y_i & x_i - y_i - 1 \\\\ y_i & (x_i \\lor y_i) + (x_i \\cdot y_i) \\\\ x_i \\lor y_i & x_i + (x_i \\lor y_i) \\\\ 0 & -1 \\\\ \\overline{x}_i \\cdot y_i & (\\text{дополнение до двух}) \\\\ x_i \\cdot y_i & x_i \\cdot y_i - 1 \\\\ x_i \\cdot y_i & x_i \\cdot y_i - 1 \\\\ x_i - 1 & x_i - 1 \\\\ \\hline \\end{array}\\]"},"tag":"канонические уравнения выходов P1 и P2 микросхемы К500ИП179","text":"\\[P_1 = P^2 \\sqrt{\\Sigma^2} \\cdot P^1 \\sqrt{\\Sigma^2} \\cdot \\Sigma^1 \\cdot p_{вx};\\]\\n\\[P_2 = P^4 \\sqrt{\\Sigma^4} \\cdot P^3 \\sqrt{\\Sigma^4} \\cdot \\Sigma^3 \\cdot P^2 \\sqrt{\\Sigma^4} \\cdot \\Sigma^3 \\cdot \\Sigma^2 \\cdot P^1 \\sqrt{\\Sigma^4} \\cdot \\Sigma^3 \\cdot \\Sigma^2 \\cdot \\Sigma^1 \\cdot p_{вx}.\\]"},"tag":"схема 16‑разрядного сумматора на К500ИП181 и К500ИП179","text":"Схема 16‑разрядного сумматора, построенная на микросхемах К500ИП181 и К500ИП179, приведена на рис. 4.22. Здесь наряду с одновременным переносом имеет место последовательное распространение переноса между АЛУ_1 и АЛУ_2 и между АЛУ_3 и АЛУ_4. Быстродействие такого сумматора будет оцениваться формулой\\n\\[t_S = t_{зд.р} \\text{от } x_i, y_i \\text{ до } P_{i+p} + t_{зд.р} \\max\\]\\n\\[\\begin{array}{c|c} \\text{К500ИП181} & \\text{К500ИП179} \\\\ \\hline t_{зд.р} \\text{от } P_{вx} \\text{ до } P_{гр} + t_{зд.р} \\text{от } P_{вx} \\text{ до } F_i &  \\\\ \\hline \\text{К500ИП181} & \\text{К500ИП181} \\\\ \\end{array}\\]"},"tag":"временные параметры микросхем К500ИП179 и К500ИП181","text":"Рассмотрим временные параметры микросхем. Для микросхемы К500ИП179 время t_{зд.р} от входов x_i, y_i до выходов F_i равно 3—4 нс. Для микросхемы К500ИП181 распространение переноса от входа p_{вx} до выхода P_{гр} равно 3,1 нс, время t_{зд.р} от входов x_i, y_i до выходов P и \\Sigma равно 5 нс, время t_{зд.р} от входов x_i, y_i до выхода P_{гр} равно 5 нс. Микросхемы, выполняющие функции АЛУ и РП, являются основой построения арифметическо‑логических блоков ЕС‑1033 (серия К155), ЕС‑1060 (серия К500)."},"tag":"принцип работы счетчика с последовательным переносом","text":"Счётчик — схема, обеспечивающая преобразование число‑импульсного кода в двоичный и двоично‑десятичный коды. Счётчик обычно реализуется на триггерах, имеющих счётный вход. Простейшая схема счётчика с последовательным переносом, построенная на Т‑триггерах, представлена на рис. 4.23. Триггеры в этой схеме переключаются из одного положения в другое при переходе уровня сигнала на счётном входе с высокого на низкий. Выработка переноса определяется условием P_i=0_i \\cdot p_{i-1}. Временная диаграмма работы счётчика приведена на рис. 4.24. Кроме основной функции — счёта импульсов, счётчик обеспечивает деление частоты следования импульсов. Если частоту следования импульсов, поступающих на вход триггера T_1, обозначить f, то на выходе триггера T_2 сигнал изменяется с частотой f/2, на выходе триггера T_3 — с частотой f/4 и т. д."},"tag":"уравнения одновременного переноса в счётчике","text":"В схеме, изображённой на рис. 4.25, перенос в каждом разряде вырабатывается в соответствии со следующими логическими уравнениями:\\nP_1=Q_1 \\cdot C, \\; P_2=Q_1 \\cdot Q_2 \\cdot C \\; \\text{и} \\; P_3=Q_1 \\cdot Q_2 \\cdot Q_3 \\cdot C."},"tag":"BCD‑счётчик с модулем M=10","text":"Рассмотрим реализацию счётчика при n=4 и M=10. Эти параметры характерны для двоично‑десятичного счётчика, который на 10‑м входном импульсе должен устанавливаться в \\langle 0 \\rangle (при коде 8421). Такой счётчик строится на основе схемы, приведённой на рис. 4.25, за счёт включения дополнительной схемы, обеспечивающей исключение запрещённых комбинаций (1010, 1011, \\ldots, 1111). При фиксированном двоичном коде и поступлении очередного входного импульса 1001 + 1 1010 необходимо: заблокировать переброс триггера T_2; установить в «0» триггер T_4; выработать импульс переноса в старший разряд P_{10}. Блокировка достигается вводом дополнительного входа Q_4 в схему выработки сигнала переноса P_1. Когда триггер T_4 находится в положении «1» (коды 1000 и 1001), Q_4 = 0, что блокирует переброс T_2. Установка в «0» триггера T_4 происходит с помощью конъюнктора (Q_4 \\cdot Q_1 \\cdot C), который выдаёт сигнал только при коде 1001 и наличии сигнала C. Сигнал с выхода конъюнктора может подаваться как на счётный вход, так и на вход R триггера T_4, устанавливая его в «0». Одновременно он служит сигналом переноса в старший разряд."},"tag":"обратный счётчик и уравнения заёма","text":"В счётчике обратного счёта сигнал заёма формируется по уравнениям: S_1 = Q_1 \\cdot B, \\; S_2 = Q_1 \\cdot Q_2 \\cdot B, \\; S_3 = Q_1 \\cdot Q_2 \\cdot Q_3 \\cdot B, где B — входной сигнал, соответствующий вычитанию 1. При модуле M необходимо обеспечить переход от кода 0\\dots0 к коду M-1 при поступлении сигнала, соответствующего вычитанию 1. При M=10 счётчик переходит от 0\\dots0 к 1001 (код 8421). Для этого вводится дополнительная схема, изображённая пунктиром на рис. 4.26, запрещающая переброс триггеров T_2 и T_3. Схема реализуется как трёхвходовой И‑НЕ, выход которого коммутируется на схемы выработки сигнала заёма S_1 и S_2."},"tag":"микросхемы К155ИЕ2, К155ИЕ4, К155ИЕ5","text":"Микросхемы К155ИЕ2, К155ИЕ4 и К155ИЕ5 выпускаются в серии К155 и являются 4‑разрядными двоичными счётчиками прямого счёта. Все счётчики построены на JK‑триггерах и в них реализован последовательный перенос."}]"}],
[{"tag":"счетчики К155ИЕ5","text":"Все три типа счетчиков состоят из двух отдельных частей. На рис. 4.27 приведены схема К155ИЕ5 и ее условное графическое обозначение. Первая часть у всех схем одинакова — младший разряд счетчика \\((M=2)\\) с отдельным входом \\(C_1\\). Вторая часть — 3-разрядный счетчик с отдельным входом \\(C_2\\) в схеме К155ИЕ2 работает по модулю \\(M=5\\), в схеме К155ИЕ4 — по модулю \\(M=6\\) и в схеме К155ИЕ5 — по модулю \\(M=8\\). Такая реализация счетчиков позволяет использовать их в различных режимах. Например, счетчик схемы К155ИЕ5 может работать в режиме по модулю \\(M=8\\) (импульсы подаются на вход \\(C_2\\)) или в режиме по модулю \\(M=16\\). В последнем случае осуществляется коммутация \\(Q_1\\) и \\(C_2\\) и импульсы подаются на вход \\(C_1\\). Счетчики имеют общую асинхронную шину Уст «0» (входы \\(R_1R_2\\)) и выходные шины \\(Q_1-Q_4\\). Для всех вышеуказанных счетчиков \\(t_{зд.сч}=135\\) нс."},{"tag":"счетчики К155ИЕ6 и К155ИЕ7","text":"Микросхемы К155ИЕ6 и К155ИЕ7. Они выполняют функции двоично-десятичного реверсивного 4-разрядного счетчика (К155ИЕ6) и двоичного счетчика с \\(M=16\\) (К155ИЕ7). Схема счетчика К155ИЕ6 и его условное графическое обозначение приведены на рис. 4.28,а,б. Эти схемы построены на Т-триггерах и с асинхронной установкой «1» и «0». В счетчиках реализован одновременный перенос в каждом разряде, что обеспечивает \\(t_{зд.сч}=(38+47)\\) нс. В счетчиках имеются схемы параллельной парафазной загрузки кода \\(x_1x_2x_3x_4\\) (сигнал по шине \\(C\\)), с которого и начинается счет, схема Уст. «0» (вход \\(R\\)). Счетчик реверсивный, соответственно имеются входы \\(C(+1)\\) - вход сложения и \\(B(-1)\\) - вход вычитания. На рис. 4.29 приведена временная идеализированная (не показаны задержки распространения сигналов, их фронты) диаграмма работы схемы К155ИЕ6. Рис. 4.29. Временная идеализированная диаграмма работы микросхемы К155ИЕ6"},{"tag":"семейство счетчиков К500","text":"Рассмотренные основы построения счетчиков реализованы в виде СИС и в других сериях интегральных элементов. Так, в серии К500 выпускаются микросхемы 4-разрядных реверсивных (двоичный счетчик \\(M=16\\) и двоичных счетчиков К500ИЕ136 К500ИЕ137 (двоично-десятичный счетчик)."},{"tag":"дешифраторы","text":"Дешифраторы. Дешифратор — схема, имеющая n входов \\((x_n-x_1)\\) и \\(2^n\\) выходов \\((F_0-F_{2n-1})\\) и используемая для преобразования n-разрядного"}],
[{"tag":"двухступенчатая реализация мультиплексора","text":"но числу информационных входов), управляемых выходными сигналами дешифратора, дешифрирующего двоичный управляющий код. Выходы конъюнкторов объединены схемой ИЛИ. Данный вариант характеризуется двухступенчатой реализацией, что определяет задержку распространения сигнала, равную сумме задержки сигнала в дешифраторе и конъюнкторе."},{"tag":"логическое уравнение мультиплексора","text":"В интегральном исполнении применяется построение мультиплексора по линейной схеме. Работа мультиплексора при этом описывается логическим уравнением \\[F_1 = x_1 \\cdot \\bar{v}_k \\cdot \\ldots \\cdot \\bar{v}_1 \\sqrt{x_2 \\cdot \\bar{v"}],
[{"tag":"дешифратор К500","text":"\\\\[\\\\begin{array}{ccccccccccc} x_3 & x_2 & x_1 & \\\\bar{S}_1 & S_2 & F_0 & F_1 & F_2 & F_3 & F_0' & F_1' & F_2' & F_3' \\\\ (v_1v_2) & & & & & & & & & & & & \\\\ \\\\hline X & X & X & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \\\\ 0 & 0 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \\\\ 0 & 0 & 1 & 0 & 1 & 0 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \\\\ 0 & 1 & 0 & 0 & 1 & 1 & 0 & 1 & 1 & 1 & 1 & 1 & 1 \\\\ 0 & 1 & 1 & 0 & 1 & 1 & 1 & 0 & 1 \\\\ 1 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 0 & 1 & 1 & 1 & 1 \\\\ 1 & 0 & 1 & 0 & 1 & 1 & 1 & 1 & 1 & 0 & 1 & 1 & 1 \\\\ 1 & 1 & 0 & 0 & 1 & 1 & 1 & 1 & 1 & 1 & 0 \\\\ 1 & 1 & 1 & 0 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 0 & 1 \\\\ \\\\end{array}\\\\] \\\\ (v_1v_2=01\\\\) или \\\\ (10\\\\), или \\\\ (11\\\\) на всех выходах независимо от кодов на входах вырабатываются сигналы, равные 1. Наращиваемость числа входов и выходов дешифратора осуществляется за счет объединения микросхем К500ЛМ105, К500ИД161 и К500ИД162. Соответствующие схемы дешифраторов на 32 и 16 выходов низкого и высокого уровня приведены на рис. 4.43 и 4.44. В серии К500 выпускается также микросхема К500ИК164М, выполняющая функцию мультиплексора. Схема имеет восемь информационных, три управляющих и один стробирующий вход. Наращиваемость таких схем может осуществляться в соответствии с функциональной схемой мультиплексора на 32 входа, приведенной на рис. 4.45."},{"tag":"контроль четности","text":"\\u00A7 4.5. СХЕМЫ КОНТРОЛЯ ЧЕТНОСТИ В настоящее время практически в любой ЭВМ применяется контроль по модулю 2 (контроль четности, нечетности). При нем \\(n\\)-разрядному коду двоичного слова \\((x_1x_2 \\ldots x_n)\\) добавляется один контрольный разряд \\(x_{n+1}\\). В нем фиксируется код, соответствующий четному или нечетному числу единиц, содержащихся в \\(n\\)-разрядном слове. Код разряда \\(x_{n+1}\\) выбирается так, чтобы сумма \\[ \\sum_{i=1}^{n+1} x_i \\mod 2 = x_1 \\oplus x_2 \\oplus \\cdots \\oplus x_n \\oplus x_{n+1} \\] была четной (равна нулю) или нечетной (равна единице). При этом справедливы следующие эквивалентности: для кода нечетности \\[ x_{n+1} = \\sum_{i=1}^n x_i \\mod 2 \\] для кода четности \\[ x_{n+1} = \\overline{\\sum_{i=1}^n x_i \\mod 2} \\] Схемы, обеспечивающие получение кода \\(x_{n+1}\\), называются схемами сверток по модулю 2 или схемами контроля четности, нечетности. Они реализуются в соответствии с пирамидальной схемой, изображенной на рис. 4.46. Эта схема обеспечивает получение кода четности. Построена она на элементах, выполняющих функцию «исключающее ИЛИ» (сложение по модулю 2). Рассматриваемые схемы выпускаются в составе серийных интегральных микросхем: в серии К155 и КМ155 — 8-разрядная схема контроля четности и нечетности (К155ИП2 и КМ155ИП2); в серии К500 — схема контроля четности на 12 входов (К500ИЕ160). Схема контроля четности и нечетности (К155ИП2, КМ155ИП2) приведена на рис. 4.47. В табл. 4.13 отражена связь между состояниями входов и выходов схемы. Схема имеет восемь информационных входов \\(x_1\\) — \\(x_8\\), два управляющих входа \\(v\\), \\(\\bar{v}\\) и два выхода: \\(S_1\\) — соответствует четному числу единиц, \\(S_2\\) — нечетному числу. Два выхода этой схемы образуют парафазный контрольный код. Схема состоит из двух частей. Первая часть схемы — пирамидальная; ее работа описывается уравнением Глава 4 Логические и эксплуатационные основы ИС 123 Рис. 4.47. Схема контроля четности и нечетности (а) и ее условное графическое обозначение (б) Таблица 4.13, Входы Выходы Управляющие Информационные \\(S_1\\) \\(S_2\\) v \\(\\bar{v}\\) (сумма единиц) (чет.) (нечет.) Четная 1 0 1 0 Нечетная 1 0 0 1 Четная 0 1 0 1 Нечетная 0 1 1 0 x 0 0 1 1 x 1 1 0 0 Х — при любых кодах на входах \\(x_1-x_8\\). \\[ A=x_1 \\oplus x_2 \\oplus x_3 \\oplus x_4 \\oplus x_5 \\oplus x_6 \\oplus x_7 \\oplus x_8. \\] Это уравнение эквивалентно уравнению \\[ A=\\overline{x_1 \\oplus x_2 \\oplus x_3 \\oplus x_4 \\oplus x_5 \\oplus x_6 \\oplus x_7 \\oplus x_8}. \\] Реализация схемы"}],
[
    {
        "tag": "технологии изготовления микропроцессорных БИС и классификация микропроцессоров",
        "text": "Примечание: с — секционерованная (разрядно-модульная) организация центрального процессорного элемента.\n\nцелом МП БИС уступают обычным элементам по быстродействию. Важнейшей характеристикой, во многом определяющей архитектуру, технические параметры и область эффективного применения того или иного МПК, является технология его изготовления. При производстве МП БИС используются два основных технологических направления — биполярная технология и МДП, обеспечивающие определенные характеристики соответствующих МПК. Биполярная технология применяется при производстве БИС повышенного быстродействия, ориентированных на использование при проектировании вычислительных устройств со скоростями порядка сотен тысяч операций в секунду и более. МДП-технология обеспечивает выпуск БИС меньшего быстродействия, но, как правило, более высокой степени интеграции, имеющих меньшую стоимость и потребление энергии. Основные области применения БИС этого типа — микро-ЭВМ массового использования, встраиваемая вычислительная техника и цифровая автоматика. Характеристики основных технологических направлений производства МП БИС приведены в табл. 4.16. Структура и архитектура микропроцессоров. Микропроцессор (МП) — функционально законченное, программно управляемое устройство обработки информации, выполненное в виде одной или нескольких БИС. С функциональной точки зрения МП подразделяется на универсальные и специализированные. Универсальный МП — МП, рассчитанный на широкое применение в различных устройствах обработки данных. Специализированный МП — МП, структура, система команд и другие характеристики которого ориентированы на конкретное применение. С точки зрения конструкции МП делятся на многокристальные (распаянные), однокристальные (монолитные) и секционированные (разрядно-модульные). Многокристальный МП состоит из нескольких разнотипных БИС, секционированный — из нескольких однотипных. Микропроцессор на нескольких микросхемах БИС строится в том случае, если не удается разместить все функциональные устройства процессора на одном кристалле. Обычно БИС, из которых он собран, имеют достаточно широкое самостоятельное применение. На рис. 4.50"
    },
    {
        "tag": "характеристики технологий МДП и биполярной",
        "text": "| Параметры    | Технология    | |---|---| |    | МДП    | биполярная    | |    | \\( p \\)-МОП    | \\( n \\)-МДП    | \\( k \\)-МДП    | И\\(^2\\)Л    | ТТЛ    | ЭСЛ    | | Площадь/Вентиль \\(\\times 10^{-3}\\), мм\\(^2\\) | 5—7,5    | 3,7—5    | 6,3—19    | 2,5—4    | 12,5—37    | 12,5–31    | | Задержка/Вентиль, нс    | 100    | 40—100    | 15—50    | 5    | 3—10    | 0,5—2    | | Статическая мощность/Вентиль, мВт    | 2—3    | 0,2—0,5    | 0,001    | 0,2    | 1—3    | 5—15    | | Мощность \\(\\times\\) быстродействие \\(\\times \\times 10^{-13}\\), Дж    | 200    | 10—50    | 3    | 1    | 10    | 10    | | Число этапов маскирования    | 5    | 6    | 7    | 5—7    | 7    | 8—9    | | Число процессов диффузионного и ионного легирования | 2    | 3    | 4    | 3—4    | 4    | 4—5    | | Удобство сопряжения    | Плохое    | Удовлетво-рительное | Удовлетво-рительное | Хорошее    | Очень хорошее | Очень хорошее |"
    },
    {
        "tag": "структура трехкристального микропроцессора и функции БИС",
        "text": "представлена схема трехкристального МП, собранного из БИС МПК К587. Четырехразрядная БИС АУ (арифметическое устройство) может быть использована в качестве типовой секции при построении различных операционных блоков. БИС УП (устройство управления) в автономном режиме служит для построения простейших схем цифрового управления. Она используется как типовая 14-разрядная секция генератора микрокоманд. БИС ОИ (устройство обмена информацией) служит для выполнения функций устройства сопряжения при организации внутри- и внепроцессорного обмена данными. Обмен информацией между БИС осуществляется по адресной (МА), числовой (МД) и управляющей (МУ) магистралям."
    },
    {
        "tag": "общая архитектура микропроцессора: шины, синхронизация и сигналы",
        "text": "Большая часть универсальных МП представляет собой функционально законченную схему процессора, размещенную на одном кристалле (монолитные МП) с разрядностью 8 или 16 (реже 32) бит, или же малоразрядную (2, 4 или 8 бит) типовую МП секцию (слайс), называемую также разрядным слоем. Несмотря на значительные конструктивно-технологические различия существующих МП в логической организации и во внутренней структуре, у них весьма много общего. Поэтому основные принципы структурно-функциональной организации МП целесообразно рассмотреть на некоторой обобщенной схеме. Обобщенная схема МП представлена на рис. 4.51, где УС — узел синхронизации, БУ — блок управления, БРД — буферный регистр данных, ИС — индикатор состояния, БР — блок регистров, БРА — буферный регистр адреса. Для подавляющего большинства МП характерна магистральная структура внутренних связей между узлами. Магистраль представляет собой группу шин, используемых узлами МП попеременно (мультиплексно) для обмена информацией между собой. Разрядность магистрали (число шин) обычно равна разрядности передаваемых по ней слов. Магистраль для передачи адресных слов называют магистралью адреса; магистраль для передачи чисел и символов — магистралью данных. Магистральность связей предопределяет последовательное выполнение действий при выполнении операций внутри МП, что и является основной причиной его сравнительно малого быстродействия. Реализация сопряжения МП БИС осложняется ограниченным числом внешних контактов у микросхем. Размеры кристалла не позволяют иметь их более чем 40—50. Поэтому у многих монолитных и в особенности многоразрядных МП шины ввода и вывода данных совмещены, т. е. выполнены в виде одной двунаправленной магистрали, связанной с внутренними шинами МП посредством буферного регистра данных БРД. Магистраль адреса в подавляющем большинстве случаев в МП выполняется раздельно с магистралью данных и связана с внутренними шинами МП через буферный регистр адреса БРА, который, как и буферный регистр данных БРД, должен обеспечивать формирование достаточно мощных сигналов, выдаваемых на магистраль. Мультиплексное использование магистралей усложняет интерфейс и замедляет процедуры обмена между устройствами МПС, поэтому у секционированных МП, имеющих меньшую разрядность по сравнению с монолитными, шины ввода, вывода данных обычно выполнены раздельно. Помимо числовой и адресной информации, поступающей через внешние контакты микросхемы, МП принимает и выдает управляющие сигналы. К входным относятся сигналы «Внешняя синхронизация», «Внешнее управление», «Прерывание», к выходным — сигналы состояния МП. Основой синхронизации МП, единой для всех МП БИС, входящих в его состав, служат сигналы внешнего генератора, который выполняется обычно в виде отдельной микросхемы с мощным выходом. Обычно генератор синхро-сигналов задает до четырех сдвинутых по фазе тактовых последовательностей. Внутренний узел синхронизации УС формирует и распределяет по соответствующим узлам МП внутренние синхросигналы, «привязанные» по времени к внешним тактовым сигналам."
    },
    {
        "tag": "функциональные блоки микропроцессора: АЛУ, регистры, блок управления",
        "text": "Основными частями МП являются арифметическо-логическое устройство (АЛУ), блок регистров (БР) и блок управления (БУ). Арифметическо-логическое устройство комбинационного типа выполняет набор простых арифметических, логических и пересылочных операций, подобных набору операций АЛУ СИС. Сложные действия, например операции умножения, деления и т. п., выполняются по микропрограммам и подпрограммам или для их выполнения разрабатываются специализированные МП. Блок регистров (БР) содержит группу регистров общего назначения (РОН) и регистры специального назначения, традиционные для обычных процессоров. К ним относятся операционные (рабочие) регистры, счетчик команд, адресные и некоторые другие регистры, использовать которые программист по своему усмотрению не может. Свободный (программный) доступ обеспечивается к группе РОН, которая выполняет роль внутренней памяти МП. В современных МП она составляет 8 или 16, а иногда и 64 регистра.\n\nБлок управления обеспечивает в каждом такте выработку и распределение по внутренним шинам управления сигналов для выполнения элементарных действий, из которых складывается обработка данных. Подобные элементарные действия называют микрооперациями. Совокупность микроопераций, выполняемых в одном такте, называется микрокомандой. Выполнению каждой арифметической и логической операции над данными непосредственно в АЛУ МП предшествуют подготовительные действия, например выборка операторов из памяти, перемещения их внутри МП и т. п. Таким образом, каждая операция по преобразованию чисел в МП в общем случае требует выполнения нескольких микрокоманд. Программа обработки данных в МП хранится обычно в оперативной памяти в виде последовательности инструкций (команд). Каждая инструкция в общем случае предполагает выполнение операции над числами и должна содержать все необходимые для этого сведения (код операции (КОП), адреса чисел и результата). Инструкция программы — достаточно сложное действие, состоящее из ряда микрокоманд."
    },
    {
        "tag": "виды блока управления: аппаратурный и микропрограммный",
        "text": "Функция блока управления (БУ) состоит в поочередном извлечении инструкций из памяти и выполнении их операционными средствами МП. При этом БУ преобразовывает каждую инструкцию в соответствующую последовательность микрокоманд.\n\nСуществуют два различных способа построения БУ в МПС: аппаратурный (схемный) и микропрограммный.\n\nПри первом способе код инструкции принимается в специальный регистр МП (регистр команд) и преобразуется встроенным блоком управления МП в последовательность внутренних управляющих сигналов. Блок управления в этом случае представляет собой автомат, выполненный в виде достаточно сложной схемы из логических элементов и триггеров. Каждая инструкция интерпретируется блоком в среднем за несколько тактов. Алгоритм инструкции в аппаратурном БУ задан жестко соединениями элементов схемы. Поэтому список операций МП (система команд), из которых строится программа обработки, является неизменным («жесткая» логика). Часто встроенный блок управления МП строится на основе программируемой логической матрицы ПЛМ, представляющей собой достаточно сложную схему, проектируемую с применением ЭВМ. С функциональной точки зрения ПЛМ является автоматом, закон функционирования которого определяется связями между элементами, а особенность технологии ее изготовления состоит в программировании этих связей с целью автоматизации изготовления фотошаблонов.\n\nПри втором способе код операционная часть (КОП), инициирует выполнение микропрограммы, т. е. последовательности микрокоманд МП, интерпретирующих данную инструкцию программы. Микропрограммное устройство управления МПУУ строится на основе управляющей памяти (рис. 4.52), где БХМК — блок хранения микрокоманд; РМК — регистр микрокоманд; СФАМ — схема формирования адреса микрокоманды; РАМК — регистр адреса микрокоманд; ДШАМК — дешифратор адреса микрокоманд."
    },
    {
        "tag": "микропрограммное управление: адресация и типы управляющей памяти",
        "text": "В каждом такте работы микропроцессора МПУУ обеспечивает считывание очередной микрокоманды из БХМК в РМК, выдачу из РМК кода внешнего управления для выполнения однотактного действия внутри МП и формирование адреса следующей микрокоманды в соответствии с алгоритмом микропрограммы текущей инструкции программы. В общем случае адрес следующей микрокоманды вырабатывается в СФАМК на основе базового адреса БА\\(_i\\) (входящего в состав кода \\(i\\)-й микрокоманды), кода операционной части текущей инструкции и кода состояния МП в \\(i\\)-м такте. Сформированный исполнительный адрес ( i + 1 ) - й микрокоманды поступает в PAMK и в начале (i + 1 ) - го такта с помощью ДШАМК обеспечивает выборку в PMK (i + 1) - й микрокоманды. В качестве управляющей памяти для хранения микро- команд в МПУУ могут использоваться ЗУ различного типа. При неизменном составе микропрограмм она строится на основе БИС постоянных ЗУ (ПЗУ). Когда предполагается внесение изменений в микропрограммы операций МП, целесообразно реализовывать управляющую память на ЗУ, допускающих перезапись информации. Внесение изменений в содержание микропрограмм допускают также полупостоянные ЗУ (ППЗУ), у которых основным режимом является считывание, а запись требует специального оборудования и выполняется медленно."
    },
    {
        "tag": "программируемые логические матрицы (ПЛМ) и их уравнения",
        "text": "В общем случае программируемые логические матрицы (ПЛМ) представляют собой логическую схему для преобразования комбинаций \\(X=x_1x_2 \\ldots x_n\\) входного двоичного кода в соответствующие комбинации \\(Y=y_1y_2 \\ldots y_m\\) выходного двоичного кода. Правило преобразования кодов задается обычно таблицей истинности. Разряды выходного кода \\(y_1y_2 \\ldots y_m\\) могут рассматриваться как система булевых функций от двоичных переменных \\(x_1"}],
[{"tag":"ПЛМ второго типа","text":"ПЛМ второго типа составляются незапрограммированными, и их функциональная ориентация производится пользователем с помощью специального оборудования, причем существуют ПЛМ с однократной записью информации и репрограммируемые ПЛМ, в которых записанная информация может быть стерта ультрафиолетовым или рентгеновским лучом."},{"tag":"характеристики ПЛМ","text":"БИС ПЛМ разрабатываются как на основе биполярной, так и на основе МДП-технологии. Характеристики некоторых из них приведены в табл. 4.17.\nТаблица 4.17\n| Марка ПЛМ (фирма) | Тип | Технология | Параметры | Емкость, бит | Время выборки, нс | Мощность потребления, мВт |\n|---|---|---|---|---|---|---|\n| IM5200 (Intersil) | ППЛМ | Биполярная | 14 | 48 | 8 | 1728 | 100 | 675 |\n| 6775A (MMI) | МПЛМ | То же | 14 | 96 | 8 | 3456 | 80 | 895 |\n| SN74S30 (Texas Instr.) | ППЛМ | • | 12 | 50 | 6 | 1500 | 35 | 550 |\n| — | — | КМДП | 20 | 94 | 24 | 6016 | 100 | 120 |\n| — | МПЛМ | МДП | 18 | 70 | 16 | 7280 | 230 | 150 |\nПримечание: ППЛМ — ПЛМ, программируемая пользователем; МПЛМ — ПЛМ, программируемая в процессе изготовления."},{"tag":"микропроцессорные комплекты K583","text":"§ 4.8. МИКРОПРОЦЕССОРНЫЕ КОМПЛЕКТЫ (НА ПРИМЕРЕ МПК СЕРИИ K583)\nВ настоящее время широко известны микропроцессорные комплекты БИС серий K580, K584, K587 и K589, выполненные на основе различной технологии и ориентированные, главным образом, на применение в разработках малой вычислительной техники (приборов цифровой автоматики, контроллеров, микро-ЭВМ и т. п.). Ниже рассматривается структурная организация БИС серии K583, представляющих базовый микропроцессорный комплект, ориентированный в основном на применение в разработках ЭВМ. Микропроцессорный комплект БИС И\\(^2\\)Л серии K583. Микропроцессорный 8-разрядный комплект серии K583 предназначен для построения разнообразных средств вычислительной техники. Комплект ориентирован на производную систему команд и позволяет эмулировать системы команд существующих ЭВМ. Состав и технические характеристики комплекта БИС И\\(^2\\)Л серии K583 представлены в табл. 4.18."},{"tag":"характеристики БИС серии K583","text":"Таблица 4.18\n| БИС | Технология | Число выводов корпуса | Мощность потребления, мВт |\n|---|---|---|---|\n| Базовый комплект | | | |\n| 583BC1 (универсальный процессор) | И\\(^2\\)Л | 48 | 360 |\n| 583ИК1 (инкрементный процессор) | И\\(^2\\)Л | 48 | 340 |\n| 583BM1 (логический процессор) | И\\(^2\\)Л | 48 | 260 |\n| 583КП1 (коммутационный процессор) | И\\(^2\\)Л | 48 | 240 |"},{"tag":"интерфейсные схемы БИС K583","text":"**Интерфейсные схемы**\n| | Интерфейсные схемы | | |\n|---|---|---|---|\n| 583XЛ1 (магистральный коммутатор) | И\\(^2\\)Л | 48 | 180 |\n| 583КП2 (магистраль"}],
[
    {
        "tag": "описание БИС 583КП2",
        "text": "L2; 7, 8, 9 — для магистрали L3; 10, 11, 12 — для магистрали L4; C13 — для магистралей L1—L4. БИС содержит четыре двунаправленные 8-разрядные магистрали данных L1—L4; четыре информационных регистра PH1—PH4; четыре логических устройства ЛУ1—ЛУ4, которые помимо функций чистой коммутации могут выполнять еще девять логических функций для каждой магистрали одновременно с коммутацией без увеличения времени передачи магистраль — магистраль (время цикла составляет 0,12 мкс). Управление работой БИС осуществляется управляющими сигналами C1—C13. Кроме того, сигналом «сброс» можно задавать два режима работы БИС: с запоминанием и без запоминания результата операции в регистрах. Микросхема 583КП2. Это магистральный приемо-передатчик с памятью, предназначенный для хранения, контроля, приема и передачи четырехбитовой информации по согласованным линиям связи длиной 65 м. Схема и условное графическое обозначение БИС 583КП2 приведены на рис. 4.60, а б соответственно. Функциональное назначение входов и выходов микросхемы следующее: L1, L2 — двунаправленные магистра"}],
[
    {
        "tag": "магнитно‑полупроводниковые схемы",
        "text": "В магнитно‑полупроводниковых схемах полупроводниковые приборы применяются в связях между элементами для усиления сигналов и в качестве компонентов развязки, когда используются их вентильные свойства. Недостатки МПС связаны с необходимостью взаимного согласования параметров сигналов магнитных и полупроводниковых схем, а также с тем, что надежность и радиационную стойкость в этом случае определяют полупроводниковые приборы."
    },
    {
        "tag": "классификация магнитных схем",
        "text": "Магнитно‑магнитные схемы характеризуются невысоким быстродействием из‑за малых коэффициентов усиления сигнала, но они имеют подтвержденные практикой длительной эксплуатации наивысшие пока‑затели по надежности, превышающие на два порядка показатели для полупроводниковых микросхем. Классификация схемотехники магнитных элементных структур позволяет выделить четыре направления, которые могут быть сформулированы как: - схемотехника элементных структур на кольцевых сердечниках; - схемотехника элементных структур на дискретных и интегральных конструкциях со сложным магнитопроводом; - схемотехника субсистем на магнитных доменах; - схемотехника субсистем на эффекте Джозефсона."
    },
    {
        "tag": "схемотехника кольцевых сердечников",
        "text": "Кольцевые сердечники являются наиболее распространенными магнитными изделиями из ферритов, статическую кривую намагниченности \\( B=f(H) \\) которых (петлю гистерезиса) можно считать приближенно прямоугольной. Сердечник с замкнутым магнитопроводом из материала с прямоугольной петлей гистерезиса \\((\\\\text{ППГ})\\\\) с несколькими обмотками является простейшей магнитной схемой. Сердечник можно намагнитить в одном из двух направлений: по часовой или против часовой стрелки (рис. 5.1). Эти два состояния намагниченности могут условно представлять «1» и «0», т. е. схема может хранить один бит информации и является магнитным триггером. Для намагничивания сердечника по управляющим обмоткам необходимо подать токи соответствующего направления. Ток \\( I_S \\) по «правилу буравчика» перемагнитит сердечник в состояние «1», ток \\( I_R \\) обеспечит намагниченность в противоположном направлении и установит состояние «0». В общем случае, перемагничивание сердечника может происходить по любой обмотке путем выбора соответствующего направления тока, а намагничивающая сила \\( F \\), действующая в сердечнике, определяется суммой ампер‑витков в управляющих обмотках, действующих одновременно: \\[F = w_1 I_1 \\\\pm w_2 I_2 + w_3 I_3 \\\\pm \\\\ldots ; H = F / l_{cp},\\] где \\( w \\\\) — число витков; \\( I \\\\) — ток в обмотках; \\( l_{cp} \\\\) — средняя длина магнитопровода сердечника. Важным свойством, расширяющим логические возможности магнитных схем, является то, что в зависимости от направления токов и включения обмоток отдельные составляющие F могут складываться или вычитаться. Особенности кодирования информации. Эти особенности в МС обусловлены тем, что сигналы записи состояния «1» и «0», поступая на сердечник в виде токов, далее преобразуются в магнитный поток Ф или индукцию \\( B = \\\\Phi / s \\), где \\( s \\) — площадь сечения сердечника. Хранится информация на сердечнике в виде остаточной индукции \\( \\\\pm B_r \\) (остаточного потока \\( \\\\pm \\\\Phi_r \\)). На сердечнике обычно имеется выходная обмотка, позволяющая получать выход"}],
[{"tag":"компенсационный сердечник","text":"ходам еще один компенсационный сердечник, как показано на второй MC на рис. 5.5. Процесс компенсации помехи при записи аналогичен процессу компенсации помех при считывании."},{"tag":"компенсация помех","text":"Компенсация помех существенно улучшает надежность и помехоустойчивость магнитных схем в случае использования усилительных элементов на полупроводниковых приборах."},{"tag":"логические возможности RS-триггера","text":"Логические возможности RS-триггера. Они обусловлены тем, что MC в каждом такте работы реализуют две функции: одна — связана с записью нового состояния, другая — с выходным сигналом, который появляется всякий раз, когда меняется состояние магнитного триггера."},{"tag":"функция RS-триггера","text":"Если наличие сигнала принять за «1», а отсутствие — за «0», то функция переходов и выходов RS-триггера (см. рис. 5.1, 5.3) имеет вид\n\\[Q^{t+1} = (S \\lor R \\cdot Q)^t; \\quad y^t = (S \\cdot \\bar{Q} \\lor R \\cdot Q)^t, \\tag{5.3}\\]\nгде Q — состояние триггера; t, t+1 — индексы времени."},{"tag":"запрет одновременной подачи S и R","text":"Как и во всяком RS-триггере, одновременная подача сигналов S и R запрещена."},{"tag":"логическая временная функция магнитного триггера","text":"Однако логические возможности схемы этим не исчерпываются. Например, если наличие сигнала (\\partial \\Pi C) на выходной обмотке в момент считывания R принять за «1», а его отсутствие за «0», то элемент выполнит логическую временную функцию\n\\[y^{t+1} = S^t \\cdot R^{t+1}, \\tag{5.4}\\]\nгде t, t+1 — моменты времени поступления сигналов S и R, т. е. сигнал на выходе схемы наблюдается в такт считывания (естественно, можно наблюдать сигнал в такт записи, тогда y^{t+1} = S^{t+1} \\land R^t)."},{"tag":"расширенные логические функции магнитного триггера","text":"Следовательно, такая простейшая схема — магнитный триггер — одновременно может выполнять функцию конъюнктора. При увеличении числа обмоток по входам S и R логические функции схемы могут быть расширены. Согласное включение нескольких обмоток S и R дает функцию\n\\[y^{t+1} = \\left( \\bigvee_{i=1}^{n} S_i \\right)^t \\cdot \\left( \\bigvee_{j=1}^{m} R_j \\right)^{t+1}, \\tag{5.5}\\]\nгде n и m — соответственно число входных обмоток установки S и считывания R."},{"tag":"функция ИЛИ—НЕ в магнитных схемах","text":"Если сигнал S в первом такте сделать равным единице S^t \\equiv 1, то во втором такте по обмоткам R, включенным согласно, обеспечить поступление m сигналов аргументов, а сигнал на выходе схемы наблюдать в третьем дополнительном такте считывания (R \\equiv \\equiv 1)^{t+2}, то схема выполнит функцию ИЛИ—НЕ\n\\[y^{t+2} = \\left( \\bigvee_{i=1}^{m} x_i \\right)^{t+1}.\\]"},{"tag":"схема ИЛИ—НЕ и компенсирующий сердечник","text":"На рис. 5.6 приведены схема ИЛИ—НЕ и временная диаграмма ее работы. Чтобы в момент считывания информации сигналом входных аргументов в (t+1)-такте на выходе схемы не появлялся сигнал, используется компенсирующий сердечник. Считывание с обоих сердечников производится одними и теми же сигналами, а их выходные обмотки включены встречно."},{"tag":"преимущества и ограничения магнитных схем","text":"Несомненно преимущество такого универсального магнитного элемента — дешевизна, простота и очень высокая надежность благодаря несложной конструкции и одностороннему ограничению на токи. Единственное требование ко всем токам, поступающим на схему, заключается в том, что их амплитуда должна быть не меньше величины, обеспечивающей расчетную напряженность поля H_n \\geq H_m, а длительность не меньше соответствующего этой напряженности времени перемагничивания сердечника \\tau. Поскольку верхнего ограничения на управляющие токи нет, в данных схемах возможно форсированное переключение сердечника, увеличивающее быстродействие МС. Недостатки схемы связаны с трехтактным принципом работы."},{"tag":"сквозные обмотки в ИЛИ—НЕ","text":"Особенностью построения узлов на МС ИЛИ—НЕ является использование сквозных обмоток для управления."},{"tag":"магнитный дешифратор","text":"Примером универсального узла является дешифратор. Схема магнитного дешифратора на три входа показана на рис. 5.7. Для построения дешифратора на n входов необходимо 2^n сердечников. Если учесть, что схема дешифратора с n входами позволяет реализовать любую функцию из набора 2^{2^n}, а используя схему ИЛИ на выходе, одно\n\nI_{s}^{t} = I\n\nI_{R}^{t+2}\n\n\\\\begin{array}{c} X_1 \\\\\\\\ X_2 \\\\\\\\ X_3 \\\\\\\\ X_4 \\\\\\\\ \\end{array}\n\nI_{\\theta x}^{t+1}\n\n\\\\begin{array}{c} 7 \\\\\\\\ 6 \\\\\\\\ 5 \\\\\\\\ 4 \\\\\\\\ 3 \\\\\\\\ 2 \\\\\\\\ 1 \\\\\\\\ 0 \\\\\\\\ \\end{array}\n\nV_i^{t+2} = X_1 \\cdot X_2 \\cdot X_3 \\cdot X_4 \\cdot X_5 \\cdot X_6 \\cdot X_7 \\cdot X_8\n\nV_{i}^{t+2} = X_1 \\cdot X_2 \\cdot X_3 \\cdot X_4 \\cdot X_5 \\cdot X_6 \\cdot X_7 \\cdot X_8\n\nРис. 5.7. Схема магнитного дешифратора на три входа"},{"tag":"схемы ИЛИ на выходе","text":"Схемы ИЛИ на выходе в МС получаются прошивкой нескольких сердечников одним проводом."},{"tag":"интегральные усилители в магнитных схемах","text":"Для усиления сигналов в связях между магнитными схемами разработаны серии интегральных усилителей и формирователей тока (серии 146, 169, 170). В МС с большими выходными сигналами возможно использование интегральных диодных и транзисторных микросборок."}]"}],
[{"tag":"логические схемы с полутоками","text":"Логические схемы, управляемые полутоками. Эти схемы используют для логических функций непосредственно пороговые свойства кольцевых сердечников, работающих в режиме малых полей. Входные переменные поступают в виде токов, создающих напряженность \\( H_{r}/2 \\leq H_r \\), называемых полутоками.\n\nПод действием одного полутока остаточная индукция сердечников изменяется незначительно. Одновременно воздействие двух полу-\n\n\\[\\begin{array}{cc} a & b \\\\ x & y \\\\ z & z \\end{array}\\]\n\n\\[\\begin{array}{cc} f_{x} = xy & f_{y} = xy \\\\ f_{x} = z & f_{y} = z \\end{array}\\]\n\nРис. 5.8. Схемы запоминающих ячеек с выборкой по двум координатам — 2d (а) и с выборкой по трем координатам — 3d (б)\n\nтоков, когда суммарная напряженность становится \\( H_n \\geq H_m \\), изменяет состояние намагниченности (см. рис. 5.2). В таком режиме схемы на кольцевых сердечниках с ППГ работают в большинстве накопителей запоминающих устройств. На рис. 5.8 приведены схемы запоминающих ячеек ЗУ с выборкой по двум координатам (2d) и выборкой по трем координатам (3d).\n\nВ ЗУ с организацией по принципу 2d запись единичного состояния \\(+B_r\\) производится при воздействии полутоков \\( x \\) и \\( yf_{3n} = x \\cdot y \\). Функция И позволяет выбрать при записи из большого массива сердечников единственный, на входах которого появляются одновременно оба полутока. Считывание производится полным током \\( z \\), воздействующим одновременно на группу сердечников, образующих слово \\( f_{CЧ} = z \\).\n\nВ ЗУ с организацией по принципу 3d операции записи и считывания производятся под действием полутоков \\( x, y, z: f_{3n} = x \\cdot y \\cdot z, f_{CЧ} = x' \\cdot y' \\).\n\nВ этом случае полуток \\( z \\) используется в качестве третьего аргумента. Его наличие (\\( z = 1 \\)) блокирует перемагничивание сердечника. Поскольку через сердечник в ЗУ 3d проходит всего три обмотки (рис. 5.8), в такие считывания токи в обмотках \\( x, y \\) реверсируются, а третья обмотка, куда поступал сигнал \\( z \\), используется для съема ЭДС выходного сигнала."},{"tag":"многоотверстные ферритовые пластины и линейки","text":"*Многоотверстные ферритовые пластины* (МФП) и *линейки* (МФЛ), изготовляемые за единый технологический цикл и представляющие собой многоотверстные сердечники с равномерно расположенными отверстиями, применяются в запоминающих и логических устройствах. Использование ферритовых пластин, особенно с печатными обмотками, прошивающими отверстия, значительно упрощает процессы по сборке, монтажу и эксплуатации магнитных запоминающих и логических устройств. Области пластины, окружающие отверстия, выполняют роль кольцевых сердечников, однако интегрированные ферритовые ячейки в МФП и МФЛ приобретают существенные свойства, позволяющие на их основе строить схемы со считыванием информации без разрушения и балансные схемы с линейной характеристикой записи."},{"tag":"трансфлюксоры","text":"Трансфлюксоры — сердечники со сложным магнитопроводом, в основе которых лежит принцип перераспределения магнитного потока в сложноразветвленной магнитной цепи. Изготовляются двух- и многоотверстные трансфлюксоры, нашедшие широкое применение в устройствах для запоминания и логической обработки информации, использующих режим считывания без разрушения."},{"tag":"биаксы","text":"Биаксы — быстродействующие элементы для ЗУ со считыванием без разрушения, используемые в микропрограммных устройствах с электрической перезаписью информации."},{"tag":"балансные элементы","text":"Балансные элементы — многоотверстные ферритовые конструкции для построения широкой гаммы устройств с цифровым и аналоговым представлением информации, включая пороговые и мажоритарные элементы и системы магнитно-магнитных элементных структур."},{"tag":"магнитный RS-триггер на МФП","text":"Схемотехника элементных структур на многоотверстных ферритовых пластинах. Использование многоотверстных ферритовых пластин МФП, представляющих монолитную конструкцию из феррита с размерами \\( 13,2 \\times 13,2 \\times 3,2 \\, \\text{мм} \\), имеющую 100 отверстий диаметром 0,65 мм и межцентровым расстоянием \\( 1,2 \\, \\text{мм} \\), обеспечило разработку системы интегральных магнитно-полупроводниковых схем, превосходящей серию 155 ИС первой степени интеграции по помехоустойчивости, долговечности, радиационной стойкости.\n\nОснову схемотехники системы составляет магнитный RS-триггер, реализованный на нескольких отверстиях МФП. Например, триггер с компенсацией помехи при считывании информации использует четыре отверстия (рис. 5.9)."},"tag":"работа RS-триггера (импульсы S и R)","text":"Импульс тока амплитудой 0,6А на виток по входу S устанавливает триггер за время 0,3 мкс. Ток в такте считывания R такой же амплитуды производит считывание информации с триггера за время 0,5 мкс, так как в такте считывания выходной сигнал одновитковой обмотки оказывается нагруженным на переход база — эмиттер транзисторного ключа. Последний переходит в состояние насыщения, обеспечивая прохождение в цепи коллектор — эмиттер импульсного тока в момент считывания с длительностью импульса 0,5 мкс. В свою очередь, этот ток может управлять цепями записи в другие триггеры.\n\nПрименение по входам S и R двухвитковых обмоток позволяет снизить токи управления до 0,3А, что дает возможность использовать в схеме транзисторные микросборки серии 125."},{"tag":"интегральные магнитно-полупроводниковые схемы","text":"На 100-отверстной ферритовой пластине размещается 25 RS-триггеров, управляющие и выходные обмотки которых могут быть соединены произвольным образом, образуя функции И — ИЛИ, ИЛИ — НЕ.\n\nНаиболее эффективно построение на МФП матричных устройств табличного типа для выполнения логических и арифметических операций.\n\nДве МФП с нанесенными обмотками, содержащие до 50 RS-триггеров, помещаются в специальный корпус с планарными выводами и образуют интегральную магнитную схему. Параметры МФП не меняются во времени, и ресурс их практически не ограничен.\n\nРежим работы транзисторов характеризуется высокой степенью насыщения, малым временем рассасывания, поскольку база и эмиттер транзистора соединены витком провода, а схема в целом имеет пониженную чувствительность к изменению параметров в результате старения или при воздействии радиации.\n\nВ интегральных магнитно-полупроводниковых схемах информация сохраняется при выключении питания. Помехоустойчивость их выше на два порядка, чем помехоустойчивость ТТЛ-схем. Все это позволяет использовать систему интегральных магнитно-полупроводниковых схем для аппаратуры с повышенным ресурсом и устойчивостью к дестабилизирующим факторам."},{"tag":"трансфлюксоры и биаксы (PC)","text":"**Схемотехника трансфлюксоров и биаксов.** После изобретения (1955) трансфлюксора началась интенсивная разработка **разветвленных сердечников (PC)** сложных форм для применения в логических и запоминающих устройствах. Различают PC: 1) с параллельными осями всех отверстий в конструкции; 2) отверстия которых расположены взаимно перпендикулярно. Наиболее обширное семейство PC первой группы составляют трансфлюксоры, PC второй группы получили название биаксов."}]"}],
[{"tag":"трансфлюксоры","text":"Трансфлюксоры. Они представляют собой PC, на отдельных участках которых в зависимости от намагниченности остальной части PC могут возникать замкнутые магнитные потоки, способные самостоятельно переключаться под действием управляющих токов. Термин «трансфлюксор» охватывает очень широкий класс PC, характерной особенностью схемотехники которого является считывание без разрушения информации. «Классический» трансфлюксор представляет собой диск с двумя неравными отверстиями, в котором сечение неразветвленной части (перемычка 1) равно сумме одинаковых сечений разветвленного участка с перемычками 2, 3 (рис. 5.10,а)."},{"tag":"принцип работы трансфлюксора","text":"Трансфлюксор может находиться в двух состояниях, \\[\\begin{array}{cc} \\text{Рис. 5.10. Принцип работы двухотверстного трансфлюксора} & \\text{Время} \\\\ \\end{array}\\] характеризуемых различным распределением потока вокруг большого отверстия (рис. 5.10,а,г). При одном состоянии намагниченности (рис. 5.10,в) поток вокруг малого отверстия может переключаться (трансфлюксор разблокирован и условно находится в состоянии «1»). При другом распределении потока (рис. 5.10,г) трансфлюксор заблокирован и находится в состоянии «0». Если при единичном (разблокированном) состоянии подачей соответствующих импульсов тока опроса, как показано на рис. 5.10,а, организовать перемагничивание материала вокруг малого отверстия (рис. 5.10,б), с выходной обмотки будет считываться ЭДС, соответствующая состоянию «1». Если трансфлюксор заблокирован (рис. 5.10,г), под действием токов опроса производится считывание ЭДС, соответствующей состоянию «0».},{"tag":"управляющие токи","text":"Выборочная запись информации в трансфлюксоры, обычно расположенные в виде матрицы, осуществляется неограниченными сверху токами управления, что существенно увеличивает надежность работы схемы и интервал рабочих температур. Управляющие токи обычно подразделяются на *адресные токи*, одновременно поступающие на группу элементов, образующих слово, и на *разрядные токи*, поступающие на отдельные схемы в слове. Исходное разблокированное состояние устанавливается адресным током, проходящим по обмотке подготовки, как показано на рис. 5.10,а. Выборочная блокировка трансфлюксоров производится совпадением адресного тока \\( I_z \\), проходящего по обмотке считывания (рис. 5.10,а), и разрядного тока \\( I_x \\), проходящего по обмотке подготовки. В этом случае амплитуда каждого из токов выборки должна быть достаточной для переключения трансфлюксора вокруг большого отверстия."},{"tag":"балансные элементы с локальным насыщением ветвей","text":"*Балансные элементы с локальным насыщением ветвей* относятся к разновидности трансфлюксоров, имеющих контуры перемагничивания неодинаковой длины. Логический элемент обычно состоит из источника потока, обеспечивающего фиксированное приращение магнитного потока и нескольких ветвей равной длины. Число"}],
[{"tag":"входное сопротивление БРП","text":"Значение входного сопротивления БРП: в режиме записи на линейном участке (диод закрыт)\n\\[R_{3n} \\approx \\Phi_{3n}/(I_{3n}t_n);\\]\nв режиме холостого хода (диод открыт) \\(R_x \\approx \\Phi_x/(I_{3n}t_n)\\).\nОтношение сопротивлений \\(R_{3n}/R_x = 50 \\div 100\\) свидетельствует о хороших параметрах магнитных диодов."},{"tag":"троичная логика с БРП","text":"Балансный распределитель потока может использоваться в устройствах троичной логики, так как хранит троичную информацию.\nЕсли в двоичном коде \\(+\\Phi_{3n} \\neq 0\\), то \\(«1»\\); если \\(\\Phi_{3н}, 0\\) то \\(«0»\\) (или наоборот);\nЕсли в троичном коде \\(+\\Phi_{3n} \\neq 0\\), то \\(+«1»\\); если \\(\\Phi_{3n} = 0\\), то \\(«0»\\); если \\(-\\Phi_{3n} \\neq 0\\), то \\(-«1»\\)."},{"tag":"применения БРП","text":"Большое число применений гарантировано БРП в магнитно-полупроводниковых структурах.\nНа основе БРП могут быть построены разнообразные коммутаторы сигналов с полным гальваническим разделением цепей входа и выхода, которые могут передавать дискретные и аналоговые сигналы, в том числе телеграфные и телефонные. Отличительная особенность коммутаторов — отсутствие затухания в открытом состоянии за счет выбора числа витков входной и выходной обмотки, а также высокое затухание выключенного контакта (10^3— 10^5). Это обеспечивается тем, что входной сигнал в виде медленно изменяющегося тока преобразуется на БРП в модулированный высокочастотный сигнал, так как выходная информация появляется только в тактах подготовки и считывания. Балансные распределители потока могут быть использованы для запоминания дискретной и аналоговой информации. Они могут быть построены на многоотверстной ферритовой пластине, применение которой было рассмотрено ранее (см. рис. 5.9). Ячейка БРП с такими характеристиками, как показанные на рис. 5.15, реализуется на четырех отверстиях МФП, т. е. на 100-отверстной матрице размещается 25 БРП, охваченных едиными обмотками считывания и подготовки (рис. 5.16). Это позволяет строить пороговые, мажоритарные, матричные, коммутирующие, запоминающие устройства и т. п. на серийных МФП, отличающихся повышенной долговечностью и устойчивостью к дестабилизирующим факторам. Применение магнитно-полупроводниковых и магнитно-магнитных структур будет естественно сокращаться по мере совершенствования полупроводниковых интегральных элементных структур, ограничиваясь использованием в специализированных системах, где требуются повышенная надежность, радиационная стойкость, хранение информации без питания, помехоустойчивость и т. п."},{"tag":"схемотехника на магнитных доменах","text":"§ 5.4. СХЕМОТЕХНИКА СУБСИСТЕМ НА МАГНИТНЫХ ДОМЕНАХ\n\nМагнитные схемы, в которых в качестве носителей информации используются отдельные магнитные домены (МД), открывают новое направление в магнитной микроэлектронике, имеющее существенные особенности по сравнению с полупроводниковой микроэлектроникой: наряду с высокой помехоустойчивостью и надежностью работы, хранением информации без потребления энергии, радиационной стойкостью, температурной и временной стабильностью, схемы на МД обеспечивают повышение плотности информации в БИС более чем на три порядка и соответствующее снижение мощности рассеяния при переключении элементов."},{"tag":"магнитные домены как носители информации","text":"Основой для построения устройства вычислительной техники с носителями информации в виде доменов являются магнитоодноосные тонкие магнитные пленки, имеющие единственную ось легкого намагничивания (ОЛН), расположенную либо вдоль плоскости пленки, либо перпендикулярно плоскости пленки. Носителями информации в обоих типах пленок являются участки — домены с намагниченностью, противоположной остальной части пленки.\n\nВ тонких магнитных пленках создаются условия устойчивого существования отдельных доменов и управляемого перемещения их в плоскости пленки. Отдельный домен является носителем двоичной информации. Условно его присутствие в определенной точке можно принять за «1», а отсутствие — за «0»."},{"tag":"плоские и цилиндрические магнитные домены","text":"Носителями информации в магнитоодноосных пленках с ОЛН вдоль плоскости пленки являются *плоские магнитные домены* (ПМД), а в пленках с ОЛН, перпендикулярной плоскости пленки, — *цилиндрические магнитные домены* (ЦМД)."},{"tag":"коэрцитивная сила в магнитных доменах","text":"Для устройств на основе управляемого движения доменов чрезвычайно важно, чтобы коэрцитивная сила \\(H_c\\) доменообразования в магнитном материале была намного выше коэрцитивной силы \\(H_c\\) продвижения доменных стенок. Тогда домены с обратной намагниченностью могут свободно «плавать» в пленке материала, подчиняясь воздействию внешних магнитных полей управления."},{"tag":"логика на плоских магнитных доменах","text":"**Логика на плоских магнитных доменах.** Чтобы организовать направленное движение доменов, необходимо сформировать каналы, по которым домены будут перемещаться. Для этого можно в плоских пленках создать участки с малой \\(H_c\\) (низкокоэрцитивные каналы). Примером «доменных» устройств логики на тонких магнитных пленках с низкокоэрцитивными каналами являются устройства, использующие управляемое распространение клинообразных доменов продвижением доменных верхушек. Скорость продвижения доменных верхушек составляет \\(5×10\\(^5\\) см/с\\), что обеспечивает быстродействие устройств в несколько мегагерц."},{"tag":"реализация логики на плоских доменах (рис. 5.17)","text":"На рис. 5.17,а приведен пример реализации регистра сдвига в виде зигзагообразного канала. В исходном состоянии весь материал в канале намагничен в одном направлении (по стрелке \\(M\\)). Ось легкого намагничивания \\(OЛH\\) расположена в плоскости рисунка по вертикали. В участке канала на пересечении двух перемычек локальным внешним полем (записывающим проводником) создается домен противоположной намагниченности. Создание такого домена эквивалентно записи единицы в разряде регистра (рис. 5.17,а,1). Направление продвижения записанной единицы определяется направлением прикладываемого сдвигающего поля \\(H\\) под углом к \\(OЛH\\). Сдвиг домена происходит при увеличении верхушки домена вдоль канала до нижней перемычки (рис. 5.17,а,2). Удерживается домен в нижней перемычке полем, параллельным ОЛН; в верхней части канала материал перемагничивается в прежнее состояние по стрелке \\(M\\) и вновь приложенным полем \\(H\\) другого направления домен увеличивается (распространяется) до верхней перемычки (рис. 5.17,а,3). Скорость продвижения доменов ограничивается константами анизотропии и протяженностью каналов.\n\nПередача информации в устройствах доменной логики происходит без энергетических потерь, между разрядами не требуется усилителей, вся система логики — магнитная. Кроме этого, допускается разветвление информации по выходу. Изменение намагниченности происходит в малых объемах пленки, поэтому плотность записи информации получается достаточно высокой. Пример разветвленной схемы приведен на рис. 5.17,б. Число ветвей для схем доменной логики не ограничено, что облегчает построение сложных логических схем. Если отклонение направления каналов не превышает \\(30^\\circ\\) от оси легкого намагничивания пленки, то информацию можно продвигать и стирать полем, направленным только по ОЛН."},{"tag":"логика на доменных верхушках (зарядовое взаимодействие)","text":"Другой вариант доменной логики осуществляется на основе «зарядового» взаимодействия доменных верхушек. Магнитостатическое поле домена в низкокоэрцитивном канале в совокупности с прикладываемым полем или полем другого домена вызывает зарождение домена в другом низкокоэрцитивном канале. На рис. 5.17,в показана реализация функций И, ИЛИ на два входа. Если домен присутствует лишь в одном из двух верхних каналов (левая часть рисунка), то в нижнем канале он не зарождается. Только присутствие доменов в обоих каналах обеспечивает поле, достаточное для зарождения домена в нижнем канале. Другой вариант реализации функции 2И приведен в средней части рисунка. Каналы с доменами определенной намагниченности создают домен в третьем канале. Реализация логической функции 2ИЛИ приведена в правой части рис. 5.17,в.\n\nТаким образом, на основе доменной логики можно построить интегральные магнитные схемы методами групповой технологии, обеспечивающие скорость передачи информации порядка нескольких единиц мегагерц."},{"tag":"цилиндрические магнитные домены и высокая плотность записи","text":"Еще более высокую плотность записи информации (до \\(10^8 \\text{ бит/см}^2\\)) при однородной структуре достигают в устройствах доменной логики на основе цилиндрических магнитных доменов. Логика на цилиндрических магнитных доменах. Эти домены в большей, чем плоские домены, степени привлекают внимание и силы разработчиков, главным образом из-за очень высокой плотности записи информации, определяемой малыми размерами отдельных доменов (от 3 до 0,1 мкм). Наиболее распространены устройства на ЦМД, разработанные на основе эпитаксиальных феррит‑гранетовых пленок, выращенных на подложках из гадолиний‑галлиевого граната (ГГГ). Ось легкого намагничивания ОЛН тонкой магнитной пленкой ТМП должна быть перпендикулярна плоскости пленки. Необходимым условием существования изолированных устойчивых доменов с намагниченностью, противоположной намагниченности основной пленки, является наличие поля смещения \\(H_{см}\\), которое обычно создается двумя плоскими постоянными магнитами, размещаемыми сверху и снизу пленки (рис. 5.18)."},"tag":"условия образования цилиндрических магнитных доменов","text":"Основные соотношения для образования ЦМД и работы устройств следующие: \\(H_{см} \\approx (0,3 \\div 0,4) \\text{ М}\\) (\\text{М} — намагниченность насыщения); \\(\\lambda\\) — период схемы; \\(d\\) — диаметр ЦМД; \\(h = (0,8 \\div 1,0) \\, d\\) — толщина пленки; \\(S_3 \\approx 16d^2\\) — площадь условного элемента; \\(1/16d^2\\) — информационная плотность. Цилиндрические магнитные домены — подвижные устойчивые самостоятельные образования; они не реагируют на магнитное поле в плоскости пленки, но весьма чувствительны к изменению градиента поля смещения. Домен всегда стремится занять положение, которое характеризуется минимальной энергией. Зона с пониженной энергией образуется градиентом поля смещения, достаточным для преодоления коэрцитивной силы доменной стенки. Под влиянием неуравновешенной силы, действующей на доменную стенку, домен втягивается в зону с пониженным полем смещения \\(H_{см}\\). Такие зоны или области пониженного поля смещения — «энергетические ямы» называют\\u0020магнитогатическими ловушками (МСЛ)."}]"}],
[{"tag":"перемещение доменов в пленке","text":"Если в пленке создать непрерывно перемещающиеся МСЛ с постоянным перепадом напряженности ΔН продвигающего поля, то захваченные ими домены будут также перемещаться по пленке, обеспечивая сдвиг информации. На этом эффекте строятся ЗУ и каналы передачи информации."},{"tag":"циллиндрические магнитные домены параметры","text":"Цилиндрические магнитные домены — автономные подвижные образования с магнитными полюсами одинакового знака, поэтому они взаимно отталкиваются. На этом эффекте строятся логические устройства и это определяет минимальный период λ между доменами, равный четырем диаметрам 4d, т. е. λ ≈ 4d, а также площадь условного элемента, где взаимодействие между ЦМД исключено, \\( S_3 ≈ 4d \\cdot 4d = 16d^2 \\)."},{"tag":"увеличение размера ЦМД","text":"Если ЦМД попадает в протяженную МСЛ, он увеличивается в размерах. Этот эффект используется при считывании информации."},{"tag":"управление ЦМД пермаллоевыми элементами","text":"Схемы управления и структурные элементы устройств на ЦМД. Эти схемы и элементы используют управляющие тонкопленочные пермаллоевые элементы, наносимые на ТМП в виде фигур — аппликаций. При наличии в плоскости пленки вращающегося магнитного поля наводимые в пермаллоевых элементах переменные магнитные полюсы затягивают домены под эти элементы и продвигают их от одного к другому, обеспечивая сдвиг записанной информации. Управление ЦМД может производиться также с помощью проводников, наносимых на ТМП, когда по ним проходит ток, вызывающий изменение поля смещения."},{"tag":"способы управления ЦМД","text":"Возможны три способа управления движением ЦМД: 1) с использованием токовых МСЛ; 2) с использованием МСЛ на ферромагнитных аппликациях; 3) с применением магнитогатического взаимодействия ЦМД."},{"tag":"создание вращающегося магнитного поля","text":"Для создания вращающегося поля всю структуру целиком помещают внутри двух взаимно перпендикулярных катушек в виде плоских соленоидов. Вращающееся поле возбуждается подачей в соленоиды переменных токов, сдвинутых по фазе на 90°. Далее БИС помещается между двумя плоскими магнитами для создания поля смещения и защищается магнитным экраном. Для БИС на ЦМД разработан стандартный корпус размерами \\(30 \\times 30 \\times 10 \\ , \\text{мм}\\)."},{"tag":"функционирование продвигающих структур при вращающемся поле","text":"Функционирование продвигающих структур некоторых типов при вращении управляющего поля \\(H_{\\text{упр}}\\) показано на рис. 5.21. Предполагается, что ТМП расположена в плоскости листа. Управляющее поле \\(H_{\\text{упр}}\\) вращается против часовой стрелки. Положение доменов, характеризуемых магнитным зарядом с отрицательным знаком, показано для фиксированного направления поля. Последовательные состояния схемы обозначены цифрами. Таким образом, впервые разработаны элементные структуры, где между отдельными элементами отсутствуют электрические связи, а управляющие воздействия подводятся одновременно и синхронно к огромным массивам элементов с помощью магнитного поля."},{"tag":"концепция вычислительной среды на ЦМД","text":"Рассмотренные выше возможности управления движением ЦМД, а также наличие между ними магнитостатиче- Глава 5 Магнитная и магнитно-полупроводниковая схемотехника 177 Hynp T -га ь) g од **Ёёдеъ W g PIISIEN ЮЁЬ Hynp ¥ Pearspan Х2 -тп Яупру — аппликации \\ГННМ 34 Hyns Рис. 5.21. Работа продвигающих CTPYKTYp PasJHUHbIX типов ских взаимодействий обусловливают широкие перспективы применения структур на ЦМД для построения запоминаю- щих, логических, арифметических устройств, которые могут быть положены в основу построения, специализированных высоконадежных и экономичных ЭВМ. В общем случае структуру с ЦМД можно рассматри- вать как некоторую однородную вычислительную среду, B которой элементарными носителями информации являются отдельные домены, а переработка информации осущест- вляется путем их направленного перемещения и взаимо- действия. При построении устройств на ЦМД возникают задачи генерации ЦМД при вводе информации, репликации (рас- щепления каждого ЦМД на два для засылки домена-копии в регистр хранения и передачи домена-оригинала на выход схемы) и детектирования (считывания информации). Кроме этого, для стирания информации нужны аннигиляторы (ловушки для уничтожения доменов)."},{"tag":"логические элементы ЦМД","text":"Логические элементы на ЦМД. Они имеют ряд особенностей, определяемых спецификой доменных устройств: а) ограниченное число информационных входов; б) нагрузочная способность по каждому выходу равна единице (ее повышение возможно только путем подсоединения к выходам делителей ЦМД); в) возможность использования смешанных входов, где"}],
[
    {
        "tag": "криотроны и их логические схемы",
        "text": "Учитывая, что переход Джозефсона может находиться в двух состояниях, определяемых наличием или отсутствием напряжения на переходе, цепь нагрузки можно подсоединить параллельно переходу. На рис. 5.25 показана такая схема, где параллельно криотрону \\( K_1 \\) подсоединена цепь нагрузки. Эта цепь может питать током \\( I_{из} \\) затворы других криотронов (\\( K_2, K_3 \\)), число которых определяется индуктивностью и задержкой сигнала в линии связи.\n\nПродольный криотрон \\( K_1 \\) управляется в общем случае затворами \\( A, B, C \\). Управляющее магнитное поле определяется суперпозицией токов по входам \\( A, B, C \\). В зависимости от выбора этих токов криотрон \\( K_1 \\) может реализовать следующие функции: 1 из 3 (ИЛИ), 2 из 3 (мажоритарная функция), 3 из 3 (И). Подразумевается, что схема срабатывает от одного тока для первого случая, от двух токов — для второго и только при совпадении трех токов — для третьего случая. Криотронные запоминающие элементы и устройства могут быть построены как на основе логических элементов (как полупроводниковые триггеры на основе элементов И—НЕ, ИЛИ—НЕ с учетом специфики криотронов), так и с использованием режима незатухающих токов в сверхпроводящем контуре. Последний способ построения ЗУ более экономичен, так как ячейки памяти с циркулирующим током имеют меньшую площадь. Чтобы хранить двоичную информацию, необходимо обеспечить запись незатухающего тока в контуре как по часовой, так и против часовой стрелки, так как эти два состояния могут условно приниматься за «1» и «0». На рис. 5.26,а показана схема контура, в который можно записать незатухающий ток. Для этого, согласно временной диаграмме (рис. 5.26,б), ток \\( I_x \\) поступает на затвор криотрона в левой части контура и закрывает его. Поступая со сдвигом относительно тока \\( I_x \\) в контур, ток \\( I_y \\) начинает проходить по правой ветви контура, и поскольку сверхпроводимость левой ветви восстанавливается с окончанием тока \\( I_x \\), он закручивается по часовой стрелке и начинает циркулировать в контуре не затухая. Если от циркулирующего в контуре тока \\( I_u \\) тем или иным способом вычитать определенные порции, уменьшая его значение, то можно получить многоустойчивый элемент. Если степень уменьшения тока в контуре пропорциональна числу управляющих этим процессом импульсов, получится криотронный одноконтурный счетчик импульсов. Этот\n\n\\[\\begin{array}{cc} \\text{Гц} & \\text{Время} \\\\ I_x & I_y \\\\ I_u & I_z \\\\ I_L & I_Z \\\\ \\end{array}\\]\n\nРис. 5.26. Схема записи тока в контуре (а); временная диаграмма записи тока (б); ячейка для записи и считывания при двухкоординатной выборке (в)\n\nсчетчик может обеспечить коэффициент пересчета до 100 на один разряд. Другим применением элементов со сверхпроводящими контурами являются схемы, запись и считывание информации в которых производится двумя сигналами. Такие схемы нужны, например, для построения ЗУ матричного типа с двухкоординатной выборкой. Пример схемы приведен на рис. 5.26,в. Схема построена на основе трех криотронов \\( I - 3 \\).\n\nЗапись нулевой информации в схему производится подаванием токов записи \\( I_x^w, I_y^w \\). Наличие тока принимается за «1», а отсутствие за «0».\n\nПри \\( I_y^w = I_x^w = 1 \\) криотроны \\( I \\) и \\( 2 \\) выключены, ток \\( I_y^w \\) вынужден протекать по участку контура с большей индуктивностью \\( L_2 \\) и после выключения импульсов записи закручивается в контуре по часовой стрелке. Так как после выключения тока \\( I_x^w \\) криотрон \\( 2 \\) снова переходит в сверхпроводящее состояние, ток в контуре проходит незатухая. Для считывания информации в схему подаются импульсы тока по входам \\( I_y^r \\) и \\( I_x^r \\). Наибольшая часть тока \\( I_y^r \\) ответвляется в левую часть контура, где индуктивность меньше. На затвор криотрона \\( 3 \\) воздействует разность то- ка \\( I_y^r L_2 / (L_1 + L_2) \\) и тока контура, поэтому он остается в сверхпроводящем состоянии и напряжение на выходе равно нулю (\\( U_{вых} = 0 \\) — признак хранения нулевой информации).\n\nЕсли \\( I_x^w = 0, I_y^w = 1 \\), то в контур поступает ток \\( I_y^w \\) по левой ветви, устанавливая циркулирующий ток против часовой стрелки. При считывании информации посредством подачи токов \\( I_y^r \\) и \\( I_x^r \\) ток левой ветви увеличивается, выключая криотрон \\( 3 \\), на выходе которого появляется напряжение, свидетельствующее о считывании «1».\n\nПодобные схемы объединяются в матрицы и используются в ОЗУ с временем выборки \\( 1 - 10 \\) нс (в зависимости от объёма памяти)."
    },
    {
        "tag": "производительность сверхбыстродействующей ЭВМ на криотронах",
        "text": "ЭВМ, содержащая 100 тыс. логических схем, 32К бит сверхоперативной памяти и 16 Мбит оперативной памяти, занимает объем 4 дм³. Функционируя в атмосфере жидкого гелия (4° К), она имеет мощность рассеяния 7 Вт. Компрессор криостата с жидким гелием, куда помещена ЭВМ, имеет мощность рассеяния 15 кВт, т. е. общая мощность рассеяния ЭВМ на джозефсоновских криотронах равна мощности рассеяния современных полупроводниковых ЭВМ. Однако за счет более высокого быстродействия криотронов и плотной компоновки схем ЭВМ её производительность возрастает более чем в 10 раз. Криотроны с переходом Джозефсона будут использоваться в сверхбыстродействующих ЭВМ и системах, однако их промышленная реализация потребует больших усилий из‑за высокой точности изготовления, плотности компоновки и трудностей наладки аппаратуры с сигналами ~3·10^{-3} В, помещённой в криостате. Таким образом, по сумме свойств, обусловливающих повышенную надёжность, устойчивость и сверхвысокое быстродействие, элементные структуры на основе магнитных эффектов могут составить конкуренцию схемам на полупроводниковых приборах. Это требует от разработчиков элементной базы ЭВМ постоянного внимания и анализа возможностей магнитной электроники."
    },
    {
        "tag": "",
        "text": "ЛИТЕРАТУРА\n\n*Вашкевич Н. П., Сергеев Н. П., Чижухин Г. Н.* Электромагнитная техника. — М.: Высшая школа, 1975. *Мочалов В. Д.* Магнитная микроэлектроника. — М.: Советское радио, 1977."
    },
    {
        "tag": "схемотехника запоминающих устройств",
        "text": "ГЛАВА 6\n\nСХЕМОТЕХНИКА ЗАПОМИНАЮЩИХ УСТРОЙСТВ\n\nПри обработке больших массивов информации на ЭВМ необходимы устройства для её хранения — запоминающие устройства (ЗУ). Современные технические средства, используемые для хранения информации, не позволяют построить экономически приемлемую и удобную в эксплуатации память ЭВМ на основе какого-либо одного типа ЗУ. Поэтому память современных ЭВМ представляет собой иерархическую структуру, которую более правильно следовало бы определить как многоуровневую запоминающую систему. Запоминающее устройство каждого уровня этой системы характеризуется такими параметрами, как ёмкость, быстродействие, надёжность, экономичность и т. д. В современных ЭВМ можно выделить внутреннюю и внешнюю память. Для реализации внутренней памяти наиболее широко используются полупроводниковые интегральные ЗУ и ЗУ на ферритовых сердечниках. Внутренняя память также может содержать несколько уровней, например буферные регистры процессора, сверхоперативное ЗУ (СОЗУ), основное оперативное ЗУ и ЗУ большой ёмкости (mass memory). Для реализации внешней памяти применяются ЗУ на магнитном носителе — это ЗУ на магнитной ленте (МЛ), магнитном диске (МД) и магнитных картах (МК), в последнее время появился новый весьма перспективный тип памяти ЗУ на цилиндрических магнитных доменах (ЦМД). Особое положение занимают постоянные ЗУ (ПЗУ) и долговременные ЗУ (ДЗУ) или репрограммируемые ЗУ (ППЗУ). Постоянные ЗУ позволяют в процессе работы ЭВМ осуществлять только считывание информации, в то время как в ДЗУ может производиться смена информации, однако процесс записи, как правило, требует значительно большего времени, чем считывание. В связи с широким использованием принципов микропрограммного управления при организации работы ЭВМ вопросы создания быстродействующих, надёжных и экономичных ПЗУ и ДЗУ приобретают важнейшее значение. В качестве среды хранения в ЗУ этого типа широко используются магнитные, ёмкостные, индукционные и полупроводниковые элементы."
    },
    {
        "tag": "особенности функционирования элементов запоминающих устройств",
        "text": "§ 6.1. ОСОБЕННОСТИ ФУНКЦИОНИРОВАНИЯ ЭЛЕМЕНТОВ ЗУ\n\nШирокое применение ЗУ с использованием магнитных сред хранения требует более подробного рассмотрения особенностей протекания процессов записи и считывания с целью определения требований к параметрам сигналов записи и обоснования технических заданий на разработку специальных схем ЗУ — усилителей записи и считывания. В ЗУ с использованием магнитных лент, дисков и барабанов запись производится на магнитный носитель магнитными головками, с помощью которых создаётся локализованное магнитное поле, намагничивающее участок покрытия, находящийся у зазора головки. Для современных ЗУ на магнитной поверхности амплитуда тока записи составляет 50—200 мА при минимальной длительности сигнала 150—200 нс, причём к параметрам тока записи предъявляются достаточно жёсткие требования по времени фронта нарастания и спада и ограничения на выброс амплитуды тока. При считывании информации амплитуда сигнала воспроизведения составляет от нескольких единиц до сотен милливольт, поэтому усиление и формирование импульса до стандартной амплитуды и формы требует применения специальных схем воспроизведения. Появившиеся в последние годы перспективные ЗУ на ЦМД также содержат каналы преобразования информации из электрической формы в магнитную и обратно, вследствие чего возникает необходимость в использовании специальных элементов (схем записи и продвижения магнитных доменов, усилителей считывания информации на выходе линии задержки). В качестве среды хранения внутренних ЗУ используются ферритовые сердечники \\((\\Phi C)\\) и полупроводниковые ячейки хранения в интегральном исполнении. Разработка высококачественных термостабильных \\(\\Phi C\\) с малым временем переключения \\(t_s'=0,15 \\rightarrow 0,25\\) мкс позволила значительно сократить длительность адресных токов и время цикла работы памяти до 1 мкс и менее. Повышение быстродействия в широко используемых системах 2,5 и 3Д связано с применением \\(\\Phi C\\), имеющих существенно большое значение коэрцитивной силы \\(H_c\\). Это привело к тому, что, несмотря на значительное уменьшение размеров \\(\\Phi C\\), например наружного диаметра с 2 мм до 0,3 мм, амплитуда тока перемагничивания практически осталась на прежнем уровне и составляет 0,6—0,8 А при длительности сигнала 0,2—0,8 мкс, 5—10% которой приходится на фронты. Амплитуда сигналов считывания в ЗУ на \\(\\Phi C\\) составляет 15—25 мВ, причём этот сигнал выдается из магнитного блока на фоне значительного уровня помех, амплитуда которых зачастую превышает полезный сигнал.\n\nИспользование полупроводниковых интегральных ЗУ позволило улучшить характеристики оперативной памяти. Анализ их применения в серийных ЭВМ свидетельствует о наиболее широком внедрении динамических и псевдостатических МДП ЗУ, что объясняется малой мощностью потребления и возможностью получения наиболее высокой информационной ёмкости микросхемы памяти. Так, в настоящее время ёмкость одной интегральной микросхемы памяти (ИМП) составляет 16—64К и в ближайшее время ожидается появление динамических МДП ЗУ с ёмкостью до 256К бит.\n\nПри разработке полупроводниковых ЗУ на динамических МДП, ИМП необходимо использовать сигналы управления режимами записи — считывания с амплитудой в 10—12 В, а для долговременных ЗУ и с амплитудой до 24 В с весьма жёсткими требованиями по форме и длительности, причём такие сигналы часто формируются специальными схемами, не входящими в состав ИМП. Из вышесказанного следует, что требования к параметрам сигналов записи и сигналы считывания информации определяются характеристиками среды хранения информации, организацией и параметрами трактов"}],
[{"tag":"требования к тракту записи и считывания","text":"Тракт записи — считывания в ЗУ на магнитном носителе должен обеспечить в режиме записи формирование токов записи, подаваемых в обмотки магнитной головки, а в режиме считывания — усиление сигнала, снимаемого с обмотки магнитной головки, выделения полезного сигнала из помех, формирования сигнала до стандартной амплитуды и формы, которые определяются принятой системой логических схем, и дальнейшего преобразования информации с помощью дополнительных логических схем из вида, определяемого используемым способом записи, до такого представления информации, которое соответствовало исходной перед записью."},{"tag":"способы записи без возврата к нулю (NRZ, БВН)","text":"Запись информации в 3У на магнитном носителе. Одним из факторов, определяющих форму тока записи, является принятый способ записи информации. Анализ 3У на магнитном покрытии показывает, что наиболее широко используются способы записи с насыщением магнитного покрытия без возвращения к нулю (БВН) или (NRZ) и различные их модификации."},{"tag":"параметры тока записи и их расчёт","text":"Параметры тока записи должны удовлетворять принятым стандартам, особое внимание следует обращать на обеспечение необходимой амплитуды и стабильности тока записи, соблюдения равенства времен нарастания и спада тока, минимизации выбросов тока. Амплитуда тока записи определяется параметрами магнитного покрытия. Расчет амплитуды тока — достаточно сложная задача."},{"tag":"метод расчёта амплитуды тока записи","text":"Рассмотрим метод, позволяющий произвести расчет амплитуды с приемлемыми погрешностями для принятия начального решения на этапе проектирования, в простом виде и достаточно строго установить зависимости между важнейшими параметрами тракта записи — считывания и наметить пути его совершенствования."},{"tag":"влияние геометрических и магнитных параметров на амплитуду","text":"Определение амплитуды тока записи на магнитный носитель производится с учетом важнейших характеристик тракта: геометрических и магнитных параметров магнитной головки (МГ) и носителя (МН), а также зазора между МГ и МН."},{"tag":"магнитные головки колыцевого типа","text":"Для записи информации на МН наиболее широко используются магнитные головки колыцевого типа. Фрагмент тракта записи — считывания, содержащий магнитную головку колыцевого типа и магнитный носитель, приведен на Рис. 6.1. Фрагмент тракта записи — считывания в 3У на магнитном носителе"},"tag":"обозначения параметров тракта записи","text":"рис. 6.1, где \\delta_p — рабочий зазор МГ; a и b — толщина и ширина МГ; a_1 — толщина МГ в сечении рабочего зазора; \\Delta — расстояние между МГ и МН; d — толщина магнитного покрытия; l_{отп} — длина «магнитного отпечатка»; l_{ср} — средняя длина магнитной силовой линии сердечника МГ; w_{3n} и w_{cч} — число витков обмоток записи и считывания магнитной головки."},{"tag":"распределение магнитного поля в рабочем зазоре","text":"При прохождении тока через обмотку w_{3n} у рабочего зазора создается локализованое магнитное поле, под действием которого происходит намагничивание участка покрытия. Распределение магнитного поля у рабочего зазора МГ при малой \\delta_p (составляющего единицы микрометров), что характерно для современных ЗУ на магнитном носителе, можно приближенно рассматривать аналогичным распределению поля вокруг одиночного проводника с током. Напряженность поля по нормали к середине рабочего зазора может быть определена из соотношения \\[h = H_m / H_t \\approx 0,3(y/\\delta_p)^{-1} \\quad \\text{для } y/\\delta_p \\geq 1,\\] (6.1)"},"tag":"условие переключения носителя при БВН","text":"Для способа записи с насыщением без возвращения к нулю (БВН) условием надежного переключения магнитного носителя является наличие напряженности поля в точке m, наиболее удаленной от МГ H_m \\geq 2H_c, где H_c — коэрцитивная сила магнитного носителя."},{"tag":"соотношение ампер‑витков записи","text":"Для определения амплитуды тока или ампер‑витков записи используем соотношение \\[HL_c = I_{3n}w_{3n} = \\Phi R_m,\\] (6.2), где \\Phi — магнитный поток через МГ; R_m — магнитное сопротивление МГ."},{"tag":"определение напряжённости поля и магнитного потока","text":"Используя (6.1), можем определить необходимую напряженность поля внутри рабочего зазора, которая обеспечит переключение носителя H_t \\approx (H_m/0,3)(\\delta_p/y)^{-1} = (2H_c/0,3)(\\delta_p/y)^{-1}. Значение H_t позволяет определить поток \\Phi, проходящий через МГ. Если считать, что поток рассеяния равен нулю, то \\[\\Phi = B_i q_i = B_c q_c = (2H_c/0,3)(\\delta_p/y)^{-1}\\mu_0q_i,\\] (6.3), где B_i и B_c — магнитная индукция в зазоре и сердечнике; q_i и q_c — площадь сечения рабочего зазора и сердечника."},{"tag":"расчёт магнитного сопротивления головки","text":"Магнитное сопротивление R_m при наличии переднего и заднего зазоров в МГ определится соотношением \\[R_m = \\frac{l_{cp}}{\\mu_a q_c} + \\frac{\\delta_p}{\\mu_0 \\sigma_p q_3 q_3} + \\frac{\\delta_s}{\\mu_0 \\sigma_3 q_3},\\] (6.4), где \\mu_a, \\mu_0 — магнитная проницаемость сердечника и зазора; \\sigma_p, \\sigma_3 — коэффициенты рассеяния в рабочем и заднем зазоре (обычно принимаются равными 1,05—1,1)."},"tag":"влияние проницаемости и зазоров на сопротивление","text":"Как видно из соотношения (6.4), необходимо знание магнитной проницаемости \\mu_a сердечника. На величину R_m магнитной головки существенное влияние оказывает наличие немагнитной прокладки в сердечнике, что приводит к размагничиванию сердечника. Магнитные материалы сердечников МГ характеризуются малым значением коэрцитивной силы H_c и достаточно высоким значением индукции B_r и B_s. Введение даже небольших зазоров в магнитопровод с узкой петлей гистерезиса приводит к резкому снижению остаточной индукции B_r, поэтому можно приближению считать \\mu_a = B_s / H_s, где B_s и H_s — индукция и напряженность поля насыщения материала МГ."},{"tag":"вычисление тока записи I_{3n}","text":"Используя соотношения (6.3) и (6.4) из (6.2), определяем ток записи или ампервитки. Полученное значение I_{3n} служит исходной информацией при выборе параметров выходного каскада усилителя записи для ЗУ на магнитном носителе."},{"tag":"общая схема тракта записи‑считывания","text":"В общем виде схему тракта записи — считывания ЗУ на магнитном носителе можно представить в виде, изображенном на рис. 6.2. На схеме показан триггер регистра числа T_1, на котором устанавливается информация для записи. В соответствии с используемым способом записи преобразование записываемого кода в соответствующую последовательность сигналов осуществляется логической схемой JIC_1, с выхода которой сигналы передаются на схему усилителя УЗп, формирующего токи записи, подаваемые в обмотку магнитной головки МГ. При считывании информации сигнал с магнитной головки MF передается на усилитель воспроизведения УВ и далее на логическую схему JIC_2, осуществляющую обратное преобразование информации в исходную кодовую последовательность, которая воспринимается триггером регистра числа T_2."},{"tag":"модифицированный способ записи БВНМ (NRZI)","text":"Применительно к модифицированному (инверсионному) способу записи с намагничиванием до насыщения без возвращения к нулю (БВНМ) или NRZI), суть которого иллюстрируется временной диаграммой (рис. 6.3), схема канала записи—считывания может быть представлена так, как показано на рис. 6.4. Представление записываемого кода в виде последовательности импульсов дано на рис. 6.3.a. При представлении этой информации способом БВНМ следует перемагнитить носитель так, как это показано на рис. 6.3.б, из рассмотрения которого видно, что появление в кодовой последовательности любой из единиц приводит к изменению намагниченности носителя на противоположное. Чтобы осуществить запись кода (см. рис. 6.3.a), в обмотку магнитной головки M\\Gamma следует подать токи такой полярности и длительности, как показано на рис. 6.3.в. При воспроизведении информации усилителем воспроизведения VB (рис. 6.4) сигнал считывания с магнитной головки получается в результате дифференцирования зависимости изменения индукции (см. рис. 6.3.б), что представлено диаграммой"}],
[
    {
        "tag": "напряжение для блокировки усилителя записи",
        "text": "На рис. 6.5 приведены уровни напряжения в точках схемы для случая, когда ток записи протекает по правой обмотке МГ через диод \\( \\mathbf{A}_4 \\), транзисторы \\( \\mathbf{T}_6 \\) и \\( \\mathbf{T}_4 \\) и далее генератор тока на транзисторе \\( \\mathbf{T}_7 \\), служащий вместе с тем и ключом, открываемым сигналом «разрешение записи». Напряжение, указанное на схеме, соответствует открытому транзистору \\( \\mathbf{T}_7 \\), для запирания усилителя записи на вход «разрешение записи» следует подать —40 В."
    },
    {
        "tag": "коммутирующие схемы выбора канала",
        "text": "Для уменьшения количества оборудования при проектировании специальных схем ЗУ широко применяются различные коммутирующие схемы, в которых выбор соответствующего канала обеспечивается подачей специального сигнала. В схеме усилителя записи для этого предусмотрен вход «выбор УЗп», на который подается сигнал при включении данного усилителя, открывающий по базе транзисторы \\( \\mathbf{T}_5 \\), \\( \\mathbf{T}_6 \\)."
    },
    {
        "tag": "плавающая магнитная головка и зазор",
        "text": "Одним из сложнейших вопросов обеспечения высокой плотности записи информации является установка МГ вблизи поверхности МН. Наиболее успешно эта проблема решена с использованием МГ плавающего типа, что позволило получить стабильные зазоры между МГ и МН, равные 1—5 мкм. Принцип действия МГ плавающего типа основан на использовании закона Бернулли, согласно которому давление на стенки полости с увеличением скорости движения среды в ней падает. Используя этот принцип, разработана МГ, крепящаяся на «башмачке», «плавающем» над поверхностью носителя. Между «башмачком» МГ и МД скорость воздушного потока достаточно высока, что и создает силу, прижимающую МГ к поверхности."
    },
    {
        "tag": "регулирование амплитуды тока записи по коду дорожки",
        "text": "Использование магнитных головок плавающего типа в ЗУ на МД приводит к тому, что зазор между МГ и поверхностью изменяется при изменении позиции МГ в радиальном направлении, причем минимальное его значение устанавливается в случае, когда МГ размещается на внутренней дорожке, а наибольшее — у наружной. Это обстоятельство приводит к тому, что амплитуда тока записи должна устанавливаться в зависимости от радиуса дорожки, при этом различие в амплитуде тока может достигать 25%. Таким образом, код адреса дорожки может быть использован в качестве входного кода схемы генератора тока с регулируемой амплитудой (рис. 6.6), осуществляющей преобразование кода в определенную амплитуду тока записи."
    },
    {
        "tag": "генератор тока записи и стабилизация базового потенциала",
        "text": "В отличие от схемы усилителя записи (см. рис. 6.5) выходной каскад этой схемы представляет собой не балансную схему, а генератор тока, выполненный на транзисторе \\( T_8 \\). Управление этим транзистором осуществляется с помощью каскада, собранного на транзисторе \\( T_7 \\), представляющем собой одновременно и ключ, управляемый сигналом по входу 4. Этот вход схемы обычно используется для подачи сигнала «разрешение записи», при отсутствии этого сигнала транзистор \\( T_7 \\) закрыт, а следовательно, закрыт и транзистор \\( T_8 \\). При подаче сигнала на вход 4 включается транзистор \\( T_7 \\) и генератор тока, который работает в линейном режиме, обеспечивает выдачу тока стабильной амплитуды, поскольку потенциал базы транзистора \\( T_8 \\) стабилизирован за счет включения стабилитрона \\( Z_I \\)."
    },
    {
        "tag": "управление амплитудой тока записи 3‑разрядным кодом",
        "text": "Амплитуда тока записи \\( I_{3n} \\) определяется в схеме сопротивлением \\( R_4 \\), причем указанный режим характеризуется минимальной амплитудой тока записи. Увеличение амплитуды тока записи достигается за счет параллельного подключения транзисторов \\( T_2 \\), \\( T_4 \\), \\( T_6 \\), управляемых сигналами по входам 1, 2, 3, которые представляют собой код, определяющий расположение \\( M\\Gamma \\) в радиальном направлении. Использование 3-разрядного кода позволяет получить восемь различных амплитуд тока записи, отличающихся друг от друга на 3,25 мА, т. е. от \\( I_{ЗП НОМ} \\) до \\( I_{ЗП НОМ} + 22,75 \\, \\text{мА} \\), где \\( I_{ЗП НОМ} \\) — номинальная амплитуда тока записи."
    },
    {
        "tag": "группировка дорожек по уровню тока записи",
        "text": "Использование подобных схем, представляющих по‑существу преобразователь кода в ток записи соответствующей амплитуды, позволяет разделить общее число дорожек на группы, внутри которых амплитуда тока остается постоянной. Такой способ регулировки амплитуды тока записи обеспечивает более высокое качество работы тракта записи — считывания информации."
    },
    {
        "tag": "экономия аппаратуры при коммутирующих схемах",
        "text": "Сокращение аппаратурных затрат при реализации схем записи информации достигается использованием экономичных коммутирующих схем. Особенно эффективно их использование в устройствах, в которых одновременно работает лишь небольшая часть из имеющегося числа магнитных головок, чаще всего одна. Проектирование таких схем требует учета дополнительных факторов."
    },
    {
        "tag": "индукция в схеме считывания и формула ЭДС",
        "text": "Воспроизведение информации в 3У на магнитном носителе. При считывании информации магнитный «отпечаток» перем"}],
[{"tag":"амплитуда сигнала считывания","text":"\\\\[e_{Cч} = 6ω_{Cч} \\\\frac{B_r(1 - N)b_iR_δ}{R_δ + R_c + R_3} v \\\\exp\\\\left(-2π\\\\frac{\\\\Delta}{l}\\\\right). \\\\tag{6.10}\\\\] Как видно из (6.10), для расчета амплитуды сигнала считывания необходимо знание величины \\\\( N \\\\), которая определяется через длину магнитного «отпечатка» \\\\( l \\\\)."},{"tag":"длина магнитного отпечатка","text":"Последняя находится как сумма статического «отпечатка» (при записи на неподвижный носитель) \\\\( l_{cr} \\\\) и динамического «отпечатка» \\\\( l_{дин} \\\\), последний обусловлен конечной длительностью импульса записи, за время действия которого носитель проходит определенное расстояние, что и приводит к увеличению размера «отпечатка».","tag":"статическая составляющая отпечатка","text":"\\\\[l_{cr} ≈ δ_p + 2V μ_uΔd, \\\\tag{6.11}\\\\] где \\\\( μ_u = B_{ru}/H_{cu} \\\\) — значение которой обычно равно 2—4."},{"tag":"динамическая составляющая отпечатка","text":"\\\\[l_{дин} = t_{Sn}v, \\\\tag{6.12}\\\\] где \\\\( v \\\\) — линейная скорость движения покрытия, м/с; \\\\( l_{Sn} \\\\) — длительность импульса записи, с."},{"tag":"параметры тракта считывания","text":"С учетом полученных ранее соотношений находится амплитуда сигнала считывания — один из основных параметров, необходимых при проектировании тракта считывания. К важнейшим параметрам тракта считывания относятся: амплитуда сигнала считывания, полное входное сопротивление, уровень собственных шумов, помехоустойчивость, время восстановления, разрешающая способность, время коммутации и параметры выходных сигналов. Чувствительность и динамический диапазон тракта считывания определяются уровнем минимального сигнала, который обеспечивает достоверность воспроизведения информации с учетом модуляции уровня полезного сигнала, определяемого динамическим диапазоном тракта считывания."},{"tag":"время восстановления","text":"Несмотря на использование специальных схем защиты усилителя воспроизведения от «забивания», имеющего место при прохождении на вход усилителя воспроизведения сигналов большой амплитуды, необходимо определенное время на то, чтобы усилитель воспроизведения восстановил свою способность воспринимать сигналы малой амплитуды (считывания). Этот период времени называется временем восстановления и его значение зависит от амплитуд сигналов переключения трактов, схемотехнических решений входного каскада усилителя воспроизведения, параметров самого усилителя и т. д."},{"tag":"схема тракта записи‑считывания","text":"На рис. 6.7 приведен фрагмент схемы тракта записи — считывания информации на магнитный носитель, на котором более подробно представлена часть схемы, относящаяся к выходному каскаду усилителя записи со схемой коммутации МГ и входному каскаду усилителя воспроизведения со схемой защиты."},{"tag":"схема включения лампы","text":"Рис. 7.4. Схема для включения лампочки накаливания При высоком уровне на входе схемы транзистор \\\\( T_1 \\\\) открывается, открывая транзистор \\\\( T_2 \\\\) и зажигая лампочку индикации. Вход «контроль» служит для определения исправности лампочки накаливания (в этом случае он заземляется). При нормальной работе на него подается напряжение \\\\( +U_0 \\\\). Резистор \\\\( R_3 \\\\) ограничивает ток через транзистор \\\\( T_2 \\\\) при начальном включении лампочки и на время разогрева нити накаливания."},{"tag":"схема согласования уровней","text":"Рис. 7.5. Схема согласования уровней напряжения Пример такой схемы, применяемой в устройстве ввода с перфоленты типа EC-6022, приведен на рис. 7.5. Она преобразует положительный уровень напряжения \\\\( +U_1 \\\\), соответствующий коду «1» в одной системе элементов, в отрицательный уровень напряжения \\\\( -U_2 \\\\), соответствующий коду «1» в другой системе. Согласование уровня «0» в этой схеме осуществляется диодом \\\\( Д_1 \\\\) и резистором \\\\( R_1 \\\\). Для инверсии сигналов при согласовании уровней напряжений применяются схемы, например, с дополнительным инвертором, построенным на транзисторе \\\\( T_1 \\\\)."},{"tag":"схема согласования по мощности","text":"В некоторых случаях возникает необходимость согласования по мощности. Мощность, развиваемая многими элементами, невелика, поэтому для управления внешними устройствами требуется усиление. При этом наиболее просто решается задача, если внешнее устройство не накладывает особых требований к форме управляющего сигнала. Примером может служить схема управления шаговым двигателем (рис. 7.6)."},{"tag":"формирователь импульсов","text":"Формирователь импульсов. Простейшим формирователем импульсов является дифференцирующая RC-цепочка. Однако с помощью таких цепочек нельзя получить строго прямоугольный импульс заданной длительности. Схемы формирования прямоугольных импульсов разнообразны: мультивибраторы, одновибраторы, схемы на логических элементах и т. д."},{"tag":"одновибратор","text":"Одновибратор с выдержкой времени от 0,1 мс до 10 с, предназначенный для запуска от контактов, может быть собран по схеме, показанной на рис. 7.6. В исходном состоянии транзистор \\\\( T_1 \\\\) открыт, а транзистор \\\\( T_2 \\\\) закрыт. Конденсатор \\\\( C_1 \\\\) заряжен до напряжения \\\\( U_0 \\\\). При замыкании контакта \\\\( К \\\\) транзистор \\\\( T_1 \\\\) запирается, \\\\( T_2 \\\\) открывается и конденсатор \\\\( C_1 \\\\) начинает разряжаться через резистор \\\\( R_4 \\\\) и открытый транзистор \\\\( T_2 \\\\). По мере разряда конденсатора уменьшается напряжение на базе транзисторов \\\\( T_1 \\\\), что в конце концов приводит к открыванию транзистора \\\\( T_1 \\\\), запиранию транзистора \\\\( T_2 \\\\) и восстановлению исходного состояния схемы."},{"tag":"генераторы и преобразователи","text":"Генераторы и преобразователи электрических сигналов. В эту группу в основном входят схемы, необходимые для построения чисто электронных внешних устройств, таких, как преобразователи непрерывных электрических сигналов в код и кодов в аналоговую величину, предназначенные для построения электронных устройств визуальной выдачи информации, печатающих устройств с электрическими способами печати, оптических читающих автоматов, модемов. Эта группа наиболее разнообразна по составу и принципу действия схем. Ряд схем этой группы достаточно полно отражен в литературе, например, схемы цифро‑аналоговых и аналого‑цифровых преобразователей."},{"tag":"генератор возбуждения ЭЛИ","text":"Одним из основных составляющих электролюминесцентных индикаторов (ЭЛИ) является генератор возбуждения, который обеспечивает необходимую амплитуду и частоту питающего индикатор напряжения. Параметры этих генераторов должны удовлетворять следующим требованиям: амплитуда выходного напряжения 150—220 В, частота не ниже 400 Гц, форма напряжения, близкая к синусоидальной при работе на переменную нагрузку."},{"tag":"управляемый дроссель","text":"Другим необходимым элементом ЭЛИ является нелинейный элемент, который подключает и отключает питающее напряжение при выборе соответствующей комбинации сегментов, изображающей тот или иной знак. Управляют нелинейными элементами с помощью дешифратора. Одна из схем управления свечением ЭЛИ с использованием дросселя приведена на рис. 7.7.б. Управляемый дроссель (обмотка \\\\( w_1 \\\\)) подключают последовательно с индикатором к генератору \\\\( I \\\\) питающего напряжения. Ток подается в обмотку подмагничивания \\\\( w_2 \\\\) с помощью ключевого транзистора \\\\( T \\\\). При подаче управляющего сигнала \\\\( VC \\\\) сопротивление дросселя резко падает, напряжение на индикаторе увеличивается и в результате начинается его свечение."},{"tag":"интегральные микросхемы ЦАП АЦП","text":"Перевод данной группы элементов на интегральную технологию достиг определенных успехов. Это связано с выпуском аналоговых интегральных микросхем. На схемах серий 228 (К228), К252, 265 (К265), 301 можно строить определенные узлы и блоки ЦАП и АЦП. Сочетание цифровых и аналоговых интегральных микросхем дает возможность реализовывать ряд ЦАП и АЦП целиком на базе интегральной технологии."},{"tag":"интегральный элемент серии 155","text":"В этой группе элементов достаточно широко применяется интегральная технология в сочетании с навесными дискретными компонентами. В качестве примера можно привести интегральный элемент серии 155 (156АГ1А), применяемый для формирования временных интервалов (рис. 7.8), где длительность временного интервала определяется емкостью \\\\( C \\\\) навесного конденсатора (значение подбирается экспериментально)."}]"}],
[{"tag":"интегральные микросхемы серии 155","text":"Логические схемы. Для выполнения функций логического управления и преобразования информации во внешних устройствах ЭВМ применяются серийные цифровые интегральные микросхемы малой, средней и большой степени интеграции. Например, во внешних устройствах машин серии ЕС ЭВМ широко используются микросхемы серии 155 (К155, КМ155): 155ЛАЗ (4 элемента 2И—НЕ), 155ЛА4 (3 элемента 3И—НЕ), 155ЛА6 (2 элемента 4И—НЕ с большим коэффициентом разветвления), К155ЛН1 (6 элементов НЕ), 155ЛР1 (2 элемента 2—2И—2ИЛИ—НЕ), К155ИЕ7 (4-разрядный двоичный реверсивный счетчик) и др."},{"tag":"микропроцессорные наборы К580 К583","text":"Значительное увеличение функциональных возможностей внешних устройств стало возможным с появлением микропроцессорных наборов К580, К583."},{"tag":"","text":"ЛИТЕРАТУРА\n\nСправочник по интегральным микросхемам/ Под ред. Б. В. Тарабрина.— М.: Энергия, 1980. Касименко А. В. Электролюминесцентные буквенно-цифровые индикаторы.— М.: Советское радио, 1971. Печатающие устройства/ Савета Н. Н., Хохлов Л. М. и др— М.: Машиностроение, 1977. Каван Б. М., Воителев А. Н., Лукович Л. М. Системы связи ЦВМ с объектами управления в АСУ ТП.— М.: Советское радио, 1978."},{"tag":"разновидности схемотехники ЭВМ","text":"ГЛАВА 8 РАЗНОВИДНОСТИ СХЕМОТЕХНИКИ ЭВМ\n\nКроме логических элементов И, ИЛИ, НЕ, И—НЕ, ИЛИ—НЕ, составляющих основу большинства функционально полных систем элементов ЭВМ, применяются и другие логические элементы, например мажоритарный элемент, получивший распространение при построении цифровых устройств. Для некоторых цифровых устройств применение мажоритарных элементов значительно сокращает используемое оборудование. В настоящее время мажоритарные элементы получили широкое применение в высоконадежных избыточных системах, где они выполняют или только функции восстанавливающих искаженную информацию органов, или являются универсальными, реализуя и основные логические функции и восстановление искаженной информации."},{"tag":"модель мажоритарного элемента","text":"*Мажоритарный элемент —* логический элемент, имеющий нечетное число входов и один выход, состояние которого определяется состоянием большинства входов. Работу такого элемента описывает мажоритарная логическая функция \\( M(x_1, x_2, \\ldots, x_n) = x_1 \\# x_2 \\# \\ldots \\# x_{n-1} \\# x_n. \\) равная «1» на тех наборах входных переменных \\( x_i \\), где большинство аргументов равно «1», а «0» — на остальных наборах."},{"tag":"пример мажоритарных функций","text":"\\[\\begin{cases} M(x_1, x_2, x_3) = x_1x_2 \\lor x_1x_3 \\lor x_2x_3; \\\\ M(x_1, x_2, x_3, x_4, x_5) = x_1x_2x_3 \\lor x_1x_3x_4 \\lor \\lor x_1x_4x_5 \\lor x_1x_2x_4 \\lor x_1x_2x_5 \\lor x_1x_3x_5 \\lor \\lor x_2x_3x_4 \\lor x_2x_3x_5 \\lor x_2x_4x_5 \\lor x_3x_4x_5. \\end{cases} \\tag{8.1}\\]"},{"tag":"операция мажоритарности","text":"В 1960 г. была введена операция мажоритарности с символическим изображением \\#. При таком обозначении мажоритарная функция на \\( n \\) входов имеет вид\n\\[ M(x_1, x_2, \\ldots, x_n) = x_1 \\# x_2 \\# \\ldots \\# x_{n-1} \\# x_n. \\tag{8.2} \\]"},{"tag":"графическое обозначение мажоритарного элемента","text":"Рис. 8.1. Условное графическое обозначение микросхемы для реализации мажоритарного элемента на три входа"},{"tag":"реализация мажоритарного элемента в разных сериях","text":"Во"}],
[{"tag":"тип суммирующего устройства ПЭ","text":"Реальные схемы ПЭ обычно различаются типом суммирующего устройства, или нуль-органа. Для построения ПЭ могут быть использованы ферритовые сердечники, транзисторы, туннельные диоды."},{"tag":"пороговый элемент на ферритовом сердечнике","text":"Схема порогового элемента на ферритовом сердечнике с прямоугольной петлей гистерезиса приведена на рис. 8.3. Здесь ферритовый сердечник (рис. 8.3,a) — одновременно суммирующий и релейный элемент. Сердечник имеет \\( n \\) входных обмоток (по числу входных переменных), обмотку смещения, задающую пороговый сигнал, и выходную обмотку. Значения входных и выходной переменной представляются наличием или отсутствием импульсов токов во входных и выходных обмотках. Обычно импульсы тока во всех обмотках имеют стандартную амплитуду и длительность. Значения весов входных переменных определяются числом витков соответствующих обмоток, а знак веса входной переменной — полярностью включения входной обмотки. Значение порогового сигнала определяется напряженностью магнитного поля \\( H_{см} \\), создаваемого обмоткой смещения. Если при использовании ПЭ импульсно‑потенциального типа при подаче входного набора суммарная напряженность поля смещения (порога) и поля, создаваемого входными обмотками, больше \\( H_{\\phi} \\) (рис. 8.3,б), то сердечник переходит в единичное состояние. После окончания входных импульсов под влиянием поля смещения \\( H_{см} \\) сердечник опять перейдет в нулевое состояние и в выходной обмотке наведется ЭДС \\[ e_i \\approx NS[(B_r + B_m)/\\tau] \\cdot 10^8, \\] где \\( B_r, B_m \\) — индукция; \\( S \\) — сечение сердечника; \\( N \\) — число витков выходной обмотки; \\( \\tau \\) — среднее время перемагничивания."},{"tag":"индукция помехи при H < H_T","text":"Если же при подаче входного набора суммарная напряженность поля окажется \\( H < H_T \\), в выходной обмотке наведется ЭДС помехи \\[ e_{\\text{пом}} \\approx NS[(B_T - B_m)/\\tau] \\cdot 10^{-8}. \\]"},{"tag":"таблица напряжений","text":"Таблица напряжений: \\[\\begin{array}{ccc} & U_{м} (-28,008 \\pm 0,1\\%) & \\\\ & U_0 (-13,608 \\pm 0,1\\%) & \\\\ \\end{array}\\] \\[U_{м}(17,108 \\pm 0,1\\%)\\]"},{"tag":"схема порогового элемента на транзисторах","text":"В схемах пороговых элементов на транзисторах схема суммирования обычно выполняется на сопротивлениях. В качестве релейного элемента используется транзистор, работающий в ключевом режиме. Простейшая схема транзисторного потенциального порогового элемента приведена на рис. 8.4.a. Входные сопротивления \\( R_1, ..., R_n \\) определяют вес каждого входа, порог задается значениями \\( U_{см} \\) и \\( R_0 \\). Суммирующая часть реализована в виде сумматора Кирхгофа на резисторах \\( R_i \\) (\\( i = 0, n \\)). Пороговые элементы такого типа обладают небольшим коэффициентом разветвления по входу и выходу — сумма весов не более 10, число подключаемых к выходу элементов равно 3."},{"tag":"схема ПЭ в образце DONUT","text":"На рис. 8.4.б показана схема ПЭ, используемого в опытном образце вычислительной машины DONUT. Включение дополнительных диодов по каждому входу и \\( R_6 \\) увеличило суммы весов входов до 15, а коэффициента разветвления по выходу до 10. Диоды \\( Z_1 \\) и \\( Z_2 \\) улучшают параметры выходных сигналов. Требования по погрешности сопротивлений 1,5% источников питания 0,1%. Недостатки приведенной схемы: на таком принципе нельзя реализовать ПЭ, имеющий отрицательные веса; выходной сигнал инвертируется."},{"tag":"потенциально‑импульсный ПЭ без недостатков","text":"На рис. 8.5 приведена схема потенциально‑импульсного ПЭ, лишенная недостатков, свойственных схеме на рис. 8.4,б. В этом элементе благодаря положительной обратной связи значительно сужена зона неопределенности. Релейный элемент этой схемы выполнен на двухкаскадном усилителе с положительной обратной связью, осуществляемой через резистор \\( R_0 \\). Входные переменные, имеющие положительные веса, подаются на входы \\( 1-k \\), переменные с отрицательным весом — на входы \\((k+1) \\div n\\). Единица представляется отрицательным импульсом. Положительный порог задается делителем \\( R_T \\), \\( R_6 \\). По такой схеме обычно собираются импульсные и импульсно‑потенциальные ПЭ."},{"tag":"интегральный пороговый элемент RCA","text":"Фирма «RCA» (США) выпускает ПЭ в интегральном исполнении (рис. 8.6). По мощности, уровням сигналов, степени интеграции, помехоустойчивости эта схема сравнима с обычными, аналогичными по схемотехнике, интегральными элементами типа H—НЕ, ИЛИ—НЕ. Элемент имеет пять входов с весами 2, 2, 1, 1, 1 и порог, равный 4. Элемент реализует логическую функцию: \\[ f(x_1, x_2, x_3, x_4, x_5) = x_1x_2 \\lor (x_1 \\lor x_2) (x_3x_4 \\lor x_3x_5 \\lor x_4x_5). \\] Вес входной переменной задается эмиттерными сопротивлениями \\( R_1-R_5 \\). Сигналы с нижних дифференциальных каскадов подаются в точки суммирования \\( A \\) и \\( B \\) в зависимости от значения входной переменной «0» или «1». Выходные сигналы снимаются с токового компаратора через эмиттерные повторители и могут быть прямыми (точка 1) и инверсными (точка 2)."},{"tag":"мажоритарный элемент","text":"Для реализации мажоритарных элементов используется ПЭ с нечетным числом входов \\( n \\), имеющих веса, равные 1, и порогом, равным \\( M = (n+1)/2 \\), а мажоритарную функцию записывают в виде \\[ M(x_1, \\ldots, x_n) = \\begin{cases} 1, & \\text{если } \\sum_{i=1}^n x_i > M; \\\\ 0, & \\text{если } \\sum_{i=1}^n x_i \\leq M. \\end{cases} \\] Рассмотрим трехвходовые пороговые мажоритарные элементы (МЭ) на транзисторах и магнитных элементах, логика работы которых описывается выражениями (8.2) или (8.6) при \\( n = 3 \\) и \\( M = 1 \\)."},{"tag":"диодно‑транзисторный мажоритарный элемент","text":"Мажоритарный элемент на транзисторах. Все ПЭ, изображенные на рис. 8.3—8.6, могут реализовать мажоритарную функцию при \\( n = 3 \\), \\( \\omega_1 = \\omega_2 = \\omega_3 = 1 \\) и \\( T = 1 \\). Схема мажоритарного элемента (МЭ), несколько отличающаяся от вышеприведенных, показана на рис. 8.7. Она выполняет мажоритарную функцию с инверсией. \\[ M(x_1, x_2, x_3) = x_1 \\text{ + } x_2 \\text{ + } x_3. \\] Элемент работает с сигналами \\( U^1 < 0 \\) и \\( U^0 \\approx 0 \\), соответствующими \\( < 1 > \\) и \\( < 0 > \\). Он представляет собой потенциальный инвертор с нелинейной обратной связью \\( (\\text{диоды } \\overline{A_3}, \\overline{A_4}) \\) и диодной логикой на входе. Диоды \\( \\overline{A_1} \\) и \\( \\overline{A_2} \\) в зависимости от набора входных переменных \\( x_i \\) (\\( i=1, 2, 3 \\)) меняют значение сопротивления \\( R_{\\text{экв}} \\), состоящего из трех включенных параллельно сопротивлений \\( R_2 \\). Соответственно меняется и ток, подаваемый в базу транзистора. Если на вход элемента подается уровень \\( < 1 > \\), то соответствующий диод \\( \\overline{A_1} \\) закрывается. При подаче на вход элемента уровня \\( < 0 > \\) диод \\( \\overline{A_1} \\) открывается и сопротивление \\( R_2 \\) оказывается замкнутым на землю через предыдущую схему. При наборе входных переменных \\( 111R_{\\text{экв}}"}],
[{"tag":"мажоритарный элемент и резервирование","text":"На базе этого элемента можно строить высоконадежные мажоритарные избыточные системы с кратностью резервирования, равной трем, где с целью повышения надежности обработка и передача информации ведется одновременно по трем каналам вместо одного. В таких системах данный элемент может быть использован как для реализации функциональных блоков, так и для построения восстанавливающих органов. Восстанавливающий орган—мажоритарный элемент, на входы которого подаются сигналы идентичных функциональных блоков каждого из трех каналов, работающих параллельно, и с его выхода снимается правильный сигнал, когда все три блока исправны или отказывает один из трех блоков. В таких системах резервируются не только функциональные блоки, но и сами восстанавливающие органы. Если нельзя производить резервирование МЭ, работающих как восстанавливающие органы, на уровне самих элементов, применяют резервирование МЭ на уровне компонент. На рис. 8.8,a приведена схема, использующая параллельно‑последовательное соединение транзисторов. Для схемы характерно наличие диода, включенного B диагональ моста, составленного из транзисторов. На рис. 8.8,б приведена схема избыточного утроенного функционального блока, в котором используется данный МЭ. Избыточный блок состоит из трех одинаковых функциональных блоков \\( J_1, J_2, J_3 \\), работающих параллельно, и M3, на входы которого подаются сигналы с этих блоков. Мажоритарный элемент M3 выдает правильный сигнал даже при отказе одного из трех блоков \\( J_i \\). Рассматриваемый МЭ работает с сигналами, где «1» соответствует отрицательному уровню напряжения и «0»—уровню напряжения, близкому к земле, выходной сигнал определяется выражением (8.4). Если считать, что отказ любого блока \\( J_i \\) приводит к появлению на его выходе либо ложного «0» (вместо «1» выдается «0»), либо ложной «1» (вместо «0» выдается «1»), то при появлении ложных 0 на входах \\( x_2 \\) или \\( x_3 \\) будет открыта одна из параллельных ветвей \\( (T_1, T_2 \\text{ или } T_3, T_4) \\) и на выходе элемента появится правильный сигнал \\( M(x_1, x_2, x_3)=0 \\). При появлении ложного «0» на входе \\( x_1 \\) ток пойдет через транзистор \\( T_2 \\), диод \\( \\mu \\) и транзистор \\( T_3 \\), на выходе опять будет правильный сигнал \\( M(x_1, x_2, x_3)=0 \\). Если на один из входов \\( x_i \\) МЭ подать ложную 1, то открывается только один из транзисторов и на выходе восстанавливающего органа будет правильный сигнал \\( M(x_1, x_2, x_3)=1 \\). Из анализа работы схемы, приведенной на рис. 8.8,а, видно, что при коротком замыкании или обрыве одного из транзисторов (диода) или одного из резисторов МЭ выполняет правильно логическую функцию, т. е. схема МЭ не чувствительна к однократным повреждениям её деталей."},{"tag":"магнитный мажоритарный элемент","text":"Магнитный мажоритарный элемент. На рис. 8.9 приведен трехвходовый МЭ на БРП из материала с ППГ, принципы работы которого изложены в § 5.3. Мажоритарный элемент имеет две тактовые входные обмотки, на которые подаются токи импульсного питания \\( I_{под} \\) и \\( I_{с4} \\); три входные логические обмотки, на которые подаются токи \\( I_1—I_3 \\), соответствующие «1» или «0», а также выходную обмотку, с которой снимается ток \\( I_{вых} \\). Логической «1» соответствует импульс положительной полярности, «0»—импульс отрицательной полярности. Отсутствие импульса на выходе схемы указывает на неисправность схемы. Ток \\( I_{под} \\) подготовки приводит участок ABB магнитопровода в нейтральное состояние, при котором поток в нем равен нулю. Ток считывания переводит магнитопровод в состояние \\(- B_r \\) или \\( + B_r \\) в зависимости от полярности тока \\( I_{с4} \\). Входные токи \\( I_1-I_3 \\) подаются в такте подготовки одновременно с током \\( I_{под} \\). Сигнал на выходной обмотке МЭ появляется в такте считывания. Отметим, что в случае отсутствия входных токов \\( I_1-I_3 \\) ток \\( I_{вых}=0 \\). Временная диаграмма сигналов при входных токах, соответствующих двум единицам и одному нулю, представлена на рис. 8.9,б. Направление переключения логического кольца определяется токами \\( I_1-I_3 \\). Для выполнения мажоритарной функции от трех переменных необходимо, чтобы токи \\( I_1-I_3 \\) удовлетворяли условию: сумма модулей двух любых токов больше третьего; \\( |I_1|+|I_2|>|I_3| \\); \\( |I_2|+|I_3|>|I_1| \\); \\( |I_1|+|I_3|>|I_2| \\)."},{"tag":"импульсно‑потенциальная система","text":"Импульсно‑потенциальная система элементов получила наибольшее распространение в ЭВМ первого и второго поколений. В состав этой системы входит набор логических элементов: дизъюнктор, конъюнктор, инвертор, усилитель‑формирователь и статический триггер. Для элементов этой системы характерны сигналы на входах и выходах в виде импульсов и потенциалов. При этом одни элементы вырабатывают сигналы в виде импульсов, другие — в виде потенциалов. В этой системе элементов используются статические триггеры, выдающие парафазные потенциальные сигналы на выходе и переключаемые импульсными сигналами, которые передаются по входным цепям, развязанным гальванически от собственно схем триггеров. Логические схемы, выполняющие функцию конъюнкции, обычно среди входных сигналов имеют как импульсы, так и потенциалы. При этом импульсно‑потенциальные схемы конъюнкции не только выполняют логическую операцию, но и преобразуют потенциальные сигналы в импульсные (рис. 8.10). Логические схемы, выполняющие функцию дизъюнкции, имеют однотипные входные и выходные сигналы (импульсы или потенциалы). В логической схеме, выполняющей функцию отрицания и называемой инвертором, входные и выходные сигналы — потенциалы. Для согласования по времени срабатывания отдельных элементов используют активные и пассивные элементы временной задержки импульсных сигналов. Особенность этой системы элементов состоит в том, что работоспособность схем, выполненных на её основе, обеспечивается подбором соответствующих линий задержек, включенных в импульсные цепи (рис. 8.10)."},{"tag":"диодно‑трансформаторные логические элементы","text":"Наряду с диодно‑резисторными логическими схемами в импульсно‑потенциальных системах применяются диодно‑трансформаторные логические элементы. Основу их построения составляют импульсные трансформаторы, выполненные на ферритовых сердечниках. При этом чем больше отношение \\( B_m \\) (магнитная индукция при воздействии магнитного поля, значительно превышающего коэрцитивную силу) к \\( B_r \\) (остаточная магнитная индукция), тем лучше подходит сердечник, выполненный из данного материала, для использования в диодно‑трансформаторных схемах."},{"tag":"импульсно‑потенциальная логическая схема И","text":"Рис. 8.11, а приведена простейшая импульсно‑потенциальная схема, выполняющая функцию конъюнкции. Она состоит из импульсного трансформатора \\( T_p \\), диода \\( A \\) и резистора \\( R_0 \\). Причём функции резистора может выполнять активная внешняя нагрузка. Для простоты рассмотрения предположим, что трансформатор имеет коэффициент передачи, равный единице \\( (w_1 = w_2) \\), и обмотки включены согласно. Импульсный входной сигнал с амплитудой \\( U_1 \\) подается на входную обмотку трансформатора, а потенциальный сигнал — на вход 2. При этом уровни потенциального сигнала должны быть такими, чтобы при подаче одного из них \\( (U'_{Bx2} = -U) \\) диод \\( A \\) закрывался настолько, что импульсный сигнал не смог бы открыть его и, следовательно, не проходил на выход. При подаче второго уровня \\( (U''_{Bx2} = 0) \\) импульсный сигнал должен проходить на выход и выделяться на резисторе \\( R_0 \\), т. е. \\[ U_1 \\leq |U'_{Bx2} - U''_{Bx2}| \\]. При этом входной сигнал \\( U''_{Bx2} = 0 \\) принимается за сигнал \\<1\\>, а сигнал \\( U'_{Bx2} = U \\) — за сигнал \\<0\\>. \\[\\begin{array}{cc} a) & b) \\\\ & \\quad u_i \\\\ & \\quad v_i \\\\ & \\quad r_0 \\\\ &"}],
[{"tag":"зависимость выходного сигнала от амплитуды импульса","text":"При подаче на потенциальный вход сигнала \\( <1> \\) \\((U''_{Bx2} = 0)\\) с появлением импульсного сигнала на соответствующем входе возникает сигнал на выходе, амплитуда которого линейно зависит от амплитуды сигнала на входе (пока сердечник не войдет в область насыщения). Если необходимо иметь некоторую помехозащищенность по импульсному входу, то достаточно вместо \\( U''_{вх2} = 0 \\) подать на потенциальный вход сигнал с некоторым небольшим отрицательным уровнем (например, \\(-1,5 \\ , В\\)). Тогда сигнал на выходе появится только при подаче на импульсный вход сигнала с амплитудой \\(1,5 \\ , В\\) и более. При подаче на потенциальный вход сигнала с уровнем \\( U'_{вх2} = -U \\) (сигнал «0») и импульсного сигнала допустимой амплитуды сигнал на выходе будет отсутствовать. Однако если подать импульсный сигнал больше \\(|-U|\\), то он появится на выходе и нарушит работу схемы."},{"tag":"статические триггеры","text":"Статические триггеры. В импульсно-потенциальных системах элементов в качестве элемента памяти употребляют статические триггеры. Причем чаще всего используют симметричные статические триггеры с транзисторами в насыщенном режиме."},{"tag":"влияние насыщения транзистора на быстродействие триггера","text":"Работа транзистора в области насыщения значительно ухудшает быстродействие триггера, так как необходимо время на рассасывание неоснов"}],
[{"tag":"общее описание автоматизированного проектирования БИС","text":"ЭТАПЫ АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ БИС\n\nПроектирование есть процесс перехода от технического задания к документации, необходимой для изготовления БИС. Проектирование называется автоматизированным, если один или несколько его этапов частично или полностью выполняются на ЭВМ. Проектирование БИС—автоматизированное, так как осуществляется только с помощью ЭВМ. Этот процесс настолько сложен, что ряд его этапов не удается полностью формализовать и поэтому в процессе проектирования необходимо оперативное вмешательство разработчика."},{"tag":"основные этапы проектирования БИС","text":"Процесс проектирования БИС носит итеративный характер и состоит из следующих основных этапов: 1) разработка технического задания; 2) структурное проектирование; 3) функционально-логическое проектирование; 4) схемотехническое проектирование; 5) топологическое проектирование; 6) технологическое и конструкторское проектирование; 7) этап технического синтеза и испытаний.\n\nМежду отдельными этапами существует система итеративных связей, поэтому процесс проектирования является более сложным, чем простое последовательное выполнение этапов друг за другом."},{"tag":"этап 1 разработка технического задания","text":"На этапе 1—разработка технического задания—вырабатываются требования на электрические, временные, надежностные, функциональные и другие параметры БИС на основе достигнутого уровня развития технологии и методов проектирования."},{"tag":"этап 2 структурное проектирование","text":"Этап 2—структурное проектирование—состоит в разбиении БИС на отдельные функционально законченные блоки: операционные, управляющие, запоминающие. Каждый блок рассматривается как «черный ящик» с определенным числом входов, выходов, заданными временными, надежностными и другими параметрами блока. Критериями качества проектирования на этапе 2 считаются: минимум аппаратурных затрат, максимальное быстродействие, минимальная мощность потребления, функциональная полнота. Для решения задач этапа 2 в настоящее время не существует общепринятых, эффективных, теоретически обоснованных формальных методов синтеза структуры проектируемой БИС, поэтому синтез осуществляет опытный разработчик на основе интуиции, а анализ различных вариантов структурных решений производится с помощью моделирования на ЭВМ."},{"tag":"этап 3 функционально-логическое проектирование","text":"На этапе 3—функционально-логическое проектирование—создаются функционально-логические схемы БИС, т. е. БИС представляется на уровне базовых логических и последовательностных элементов типа И, ИЛИ, НЕ, триггер, усилитель и т. д. На этом этапе также разрабатываются тесты для автоматической проверки БИС на оборудовании с программным управлением. Для решения задачи синтеза логической схемы БИС существует достаточно большое число формальных методов синтеза, но эффективность их не высока для широкого внедрения в практику проектирования БИС."},{"tag":"этап 4 схемотехническое проектирование","text":"На этапе 4—схемотехническое проектирование—осуществляется расчет параметров схемотехнических элементов транзисторов, диодов, емкостей и т. д. и синтез электрической принципиальной схемы. На данном этапе получают описание БИС на уровне схемотехнических элементов. При этом решаются следующие задачи: 1) расчет параметров схемотехнических элементов; 2) разработка типовых и специальных схемотехнических решений; 3) синтез принципиальной электрической схемы; 4) анализ статических характеристик БИС; 5) анализ динамических характеристик БИС; 6) оптимизация БИС по параметрам компонентов; 7) статический анализ БИС; 8) статистическая оптимизация БИС по параметрам компонентов."},{"tag":"математическое моделирование схемы (MMC)","text":"Так как моделирование БИС на дискретных компонентах не дает адекватных результатов, то единственным способом обеспечения работоспособности синтезированной принципиальной схемы является математическое моделирование на ЭВМ. Основа такого подхода—создание *математической модели схемы* (MMC), т. е. системы дифференциально-алгебраических уравнений, описывающих физические процессы в моделируемой схеме с заданной точностью."},{"tag":"состав математической модели схемы","text":"Математическая модель схемы состоит из моделей отдельных схемотехнических элементов и модели схемы в целом. Точность моделирования во многом зависит от точности задания параметров элементов, поэтому *задачей 1* этапа 4 является определение параметров схемотехнических элементов. Параметры выбираются на основе машинного моделирования физико-технологических процессов изготовления элементов и затем уточняются по результатам статистической обработки измерений параметров специально изготовленных тестовых схемотехнических элементов."},{"tag":"характеристики реальных элементов и компромисс модели","text":"Для реальных элементов характерно: распределенность параметров цепей, наличие паразитных связей между элементами, корреляционная связь между параметрами элементов, изготовленных в одном технологическом процессе, и большой разброс параметров при изготовлении в разных технологических процессах. При выборе математической модели элементов и метода расчета необходим разумный компромисс между степенью учета указанных выше факторов, т. е. сложностью модели и трудностью достоверного получения значения параметров, с одной стороны, и точностью модели и скоростью расчета, с другой."},{"tag":"задачи этапа 4 (разработка типовых решений, синтез, анализ)","text":"На основе выбранных моделей элементов и полученных параметров разрабатываются типовые схемотехнические решения (задача 2). Например, типовая схема триггера, выходного каскада, элемента 2И—НЕ и т. д. Все специальные схемотехнические решения также заранее должны быть проверены. Задача 3—синтез принципиальной электрической схемы — задача творческая и решается опытным разработчиком, хотя существуют достаточно эффективные методы синтеза принципиальной электрической схемы на основе библиотеки типовых схемотехнических решений для элементов функционально-логической схемы. Задача 4—анализ статических характеристик БИС—состоит в нахождении токов и напряжений в схеме в начальный момент времени при заданных номинальных значениях постоянных источников напряжений и токов. Математически задача сводится к решению системы нелинейных алгебраических уравнений. Задача 5—анализ динамических характеристик БИС—решается путем расчета переходных процессов в моделируемой схеме, т. е. определения зависимостей токов и напряжений в ветвях и узлах схемы в функции от времени. Математически задача анализа динамических характеристик БИС сводится к решению системы нелинейных дифференциальных уравнений большой размерности."},{"tag":"статистический анализ БИС","text":"**Задача 7 — статистический анализ БИС —** решается для того, чтобы получить представление о проценте выхода годных схем и в случае необходимости принять меры для его повышения. Детерминированный расчет схем при номинальных параметрах дает представление о некоторой идеальной схеме, которая не реализуется в реальном технологическом процессе. При решении задачи статистического анализа БИС каждый параметр модели схемы считается случайной величиной и характеризуется математическим ожиданием (средней величиной) и дисперсией (степенью разброса вокруг средней величины)."}]"}],
[{"tag":"дифференциально-алгебраические уравнения","text":"\\[ f_j(I, U, dI/dt, dU/dt, t)=0, \\] где j — номер двухполюсника, изменяющийся от 1 до n_B; n_B — общее число ветвей схемы; I и U — векторы токов и напряжений в ветвях схемы; dI/dt и dU/dt — векторы первых производных от токов и напряжений в ветвях схемы. Уравнение (9.1) в общем случае не разрешено относительно производных. Система уравнений (9.1) непригодна для непосредственного решения на ЭВМ, поэтому она подвергается двум преобразованиям: 1) алгебраизации — переходу к системе алгебраических уравнений, не содержащих производных; 2) линеаризации — переходу к системе линеаризованных уравнений. Тогда задача решения системы уравнений (9.1) будет сведена к многократному решению системы линейных алгебраических уравнений."},
{"tag":"алгебраизация","text":"Этап алгебраизации дифференциально-алгебраических уравнений заключается в переходе от системы (9.1) к системе нелинейных алгебраических уравнений. Переход осуществляется заменой всех производных на их конечно-разностные приближения согласно формуле Гира: \\[ dI^{n+1}/dt = -A_r I^{n+1} - S_m (I); \\; dU^{n+1}/dt = -A_r U^{n+1} - S_m (U). \\] Для этого уравнения и базисные переменные рассматриваются в дискретных временных точках t_0, t_1, t_2, \\ldots, t_{n+1}. В уравнениях (9.2): n — номер текущего момента времени; dI^{n+1}/dt и dU^{n+1}/dt — конечно-разностные приближения производных от векторов токов и напряжений в момент времени t_{n+1}; S_m (I) и S_m (U) — линейные комбинации значений токов и напряжений в моменты времени t_n, t_{n-1}, t_{n-2}, \\ldots, t_{n-k} (k — порядок формулы интегрирования); A_r — переменная, зависящая только от текущего шага интегрирования h = t_{n+1} - t_n."},
{"tag":"линеаризация и метод Ньютона","text":"Система уравнений (9.3) является нелинейной алгебраической и решается методом Ньютона. Для этого уравнение (9.3) линеаризуется путем разложения в ряд Тейлора в точке (I^n, U^n): \\[ Y_{lm}^n U_m^{n+1} + Z_{jm}^n I_m^{n+1} = E^n, \\] где Y^n_{lm} = (\\partial f_j / \\partial U_m) (U^n, I^n); f_j^n = f_j^n (U^n, I^n); Z^n_{lm} = (\\partial f_j / \\partial I_m) \\times (U^n, I^n); E_j^n = -f_j^n + Y^n_{lm} U^n_m + Z^n_{lm} I^n. Здесь верхний индекс n означает, что переменные рассматриваются в момент времени t_n; если у переменной нет нижнего индекса, то это вектор или матрица; если у переменной один нижний индекс, то это элемент вектора, если два нижних индекса — элемент матрицы; если индекс m встречается в обоих множествах, то это обозначение суммы произведений. Таким образом, приведение уравнений компонент к виду (9.4) позволяет свести задачу к последовательному и многократному решению системы линейных уравнений, удобной для решения на ЭВМ."},
{"tag":"топологические уравнения и матрица связей","text":"Для окончательного формирования системы уравнений табличного метода необходимо записать топологические уравнения. Их основой являются уравнения Кирхгофа для токов и напряжений, которые записываются в матричной форме с использованием матрицы связей: AI = 0, A^T\\varphi = U = 0, где \\varphi — вектор узловых потенциалов; A, A^T — исходная и транспонированная матрицы связей соответственно. Топологические и компонентные уравнения объединяются в таблицу, образуя уравнения табличного метода; \\[ \\begin{pmatrix} O & A^T & O \\\\ A & O & -V \\\\ O & Z & Y \\end{pmatrix} \\times \\begin{pmatrix} \\varphi \\\\ I \\\\ U \\end{pmatrix} = \\begin{pmatrix} 0 \\\\ 0 \\\\ E \\end{pmatrix}, \\tag{9.5} \\] где Y, Z — матрицы проводимостей и сопротивлений, элементами которых являются Y_{lm}^n и Z_{lm}^n из уравнений (9.4); E — вектор источников, состоящий из E_j^n; V — единичная диагональная матрица."},
{"tag":"статический анализ БИС","text":"Решение задачи статического анализа БИС сводится к составлению системы уравнений (9.5), фиксации нулевого момента времени и проведению итераций Ньютона для получения значений токов и напряжений в начальный момент времени при включенных источниках питания. Т. е. математически задача статического анализа БИС сводится к решению нелинейной системы уравнений ММС."},
{"tag":"динамический анализ БИС","text":"Решение задачи анализа динамических характеристик БИС заключается в составлении системы (9.5) и численном интегрировании ее при начальных условиях, полученных при анализе статических характеристик БИС. Решение задачи анализа динамических характеристик БИС сводится в конечном счете к многократному (сотни и тысячи раз) решению системы линеаризованных уравнений на ЭВМ. При этом для решения задач требуется производительность ЭВМ около миллиона операций в секунду и оперативная память объемом мегабайт и более. Остальные задачи схемотехнического проектирования (оптимизация по параметрам компонент, статистический анализ, статистическая оптимизация БИС) решаются на основе многократного решения задачи анализа динамических характеристик БИС. В процессе решения этих задач уравнения в форме (9.5) составляют один раз, весь процесс численного интегрирования оптимизируется для достижения минимального времени многократного решения системы уравнений (9.5)."},
{"tag":"пример математической модели простой схемы","text":"Пример формирования математической модели схемы. Рассмотрим математическую модель простой схемы (рис. 9.1), состоящей из резистора R, емкости C и источника напряжения u(t). Исходные уравнения компонент имеют вид: \\[ RI_R - U_R = 0; \\; U_u - u(t) = 0; \\; (1/C) I_C - dU_C / dt = 0. \\] Этап алгебраизации исходных уравнений с помощью уравнений (9.2) дает:"}]"}],
[{"tag":"линейная система уравнений схемы","text":"\\[ R I_R^{n+1} - U_R^{n+1} = 0; \\quad U_u^{n+1} - u(t_{n+1}) = 0; \\] \\[ \\frac{1}{C} I_C^{n+1} + A_r U_C^{n+1} = -S_m(U_C). \\] Линеаризацию в данном случае выполнять не нужно, так как уравнения уже линейны относительно базисных переменных. Для записи топологических уравнений получим сначала матрицу связей A: \\[\\begin{array}{c|cc} & 1 & 2 \\\\ \\hline R & -1 & 1 \\\\ A = u & -1 & 0 \\\\ C & 0 & -1 \\\\ \\end{array}\\] Причем строки матрицы соответствуют двухполюсным элементам \\( R, E, C \\), а столбцы — узлам \\( I \\) и \\( 2 \\) (нулевой узел в матрицу не включается). Сводя компонентные и топологические уравнения в единую таблицу, получим уравнения математической модели схемы: \\[\\begin{array}{ccccccccc} & 1 & 2 & R & u & C & R & u & C \\\\ \\hline 1 & 0 & 0 & -1 & -1 & 0 & 0 & 0 & 0 \\\\ 2 & 0 & 0 & 1 & 0 & -1 & 0 & 0 & 0 \\\\ R & -1 & 1 & 0 & 0 & 0 & -1 & 0 & 0 \\\\ u & -1 & 0 & 0 & 0 & 0 & 0 & -1 & 0 \\\\ C & 0 & -1 & 0 & 0 & 0 & 0 & 0 & -1 \\\\ R & 0 & 0 & R & 0 & 0 & 1 & 0 & 0 \\\\ u & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 \\\\ C & 0 & 0 & 0 & 0 & \\frac{1}{C} & 0 & 0 & A_r \\\\ \\end{array}\\] \\[\\begin{array}{c} \\varphi_1 \\\\ \\varphi_2 \\\\ I_R \\\\ I_u \\\\ I_C \\\\ U_R \\\\ U_u \\\\ U_C \\\\ \\end{array}\\] = \\[\\begin{array}{c} 0 \\\\ 0 \\\\ 0 \\\\ 0 \\\\ 0 \\\\ 0 \\\\ u(t) \\\\ -S_m(U_C) \\\\ \\end{array}\\] В данном случае система уравнений линейна и поэтому за одну итерацию Ньютона получаем значения базисных переменных в момент времени \\( t_{n+1} \\) с точностью численного интегрирования, определяемой формулой (9.2)."},{"tag":"модели схемотехнических элементов","text":"§ 9.3. МОДЕЛИ СХЕМОТЕХНИЧЕСКИХ ЭЛЕМЕНТОВ Математическая модель схемотехнического элемента представляет собой систему уравнений, описывающую электрические процессы в элементе, представленную в форме, допускающей непосредственное включение модели элемента в математическую модель схемы в целом. Рассмотрим основные проблемы создания моделей схемотехнических компонент и представление их в форме, удобной для включения в ММС. Для одного и того же элемента можно создать модели, отличающиеся степенью учета тех или иных особенностей процессов в элементе, системой параметров и т. д. К моделям предъявляются противоречивые требования, и основное противоречие состоит между их достаточной точностью и экономичностью. Любая модель лишь приближенно отражает свойства реального объекта. Степень этого приближения зависит от уровня наших знаний о закономерностях функционирования элемента. Возможности ЭВМ по скорости вычислений и объему оперативной памяти весьма ограничены, если учесть огромную размерность задач, решаемых на этапе схемотехнического проектирования. Поэтому попытки отобразить в модели все, что известно о моделируемом объекте, как правило, обречены на неудачу, так как затраты машинного времени и памяти ЭВМ оказываются неприемлемо большими. Приходится идти на компромисс, учитывая в модели только самые существенные с точки зрения поставленной задачи свойства, и иметь целый спектр моделей одного и того же элемента, отличающихся степенью точности воспроизведения свойств реального объекта."},{"tag":"модель резистора","text":"Модели двухполюсных элементов представляются в форме (9.4). Например, уравнения модели резистора: \\[ I_j R - U_j = 0, \\] где \\( I_j \\), \\( U_j \\) — ток и напряжение на резисторе."},{"tag":"модель емкости","text":"Уравнения модели линейной емкости \\[ C dU_j / dt - I_j = 0, \\] где \\( dU_j / dt \\) и \\( I_j \\) — производная от напряжения на емкости и ток через нее."},{"tag":"модель диода","text":"Эквивалентная схема диода представляется в виде нелинейной емкости: \\[ C_A (U_A, I_A) \\frac{dU_A}{dt} = I_A - I(U_A), \\] где \\( U_A, I_A \\) — напряжение и ток диода; \\( C_A (U_A, I_A) \\) — нелинейная емкость диода, определяющая динамические характеристики диода; \\( I(U_A) \\) — статическая нелинейная характеристика идеального диода."},{"tag":"модель транзистора","text":"Ниже представлена одна из возможных форм модели транзистора: \\[ C_s(U_s, I_s) \\frac{dU_s}{dt} = I_s - I_{as}(U_s, U_k); \\] \\[ C_k(U_k, I_k) \\frac{dU_k}{dt} = I_k - I_{ak}(U_s, U_k), \\] где \\( U_s, U_k, I_s, I_k \\) — напряжения и токи эмиттерного и коллекторного \\( p-n \\)-переходов; \\( C_s(U_s, I_s) \\) и \\( C_k(U_k, I_k) \\) — нелинейные емкости эмиттерного и коллекторного переходов, определяющие динамические свойства модели транзистора; \\( I_{as}(U_s, U_k), I_{ak}(U_s, U_k) \\) — статические характеристики \\( p-n \\)-переходов."},{"tag":"макромодели ИС","text":"§ 9.4. **МАКРОМОДЕЛИ ИС** Большая размерность задач схемотехнического проектирования не позволяет решать их для всей БИС в целом. Поэтому приходится разбивать всю схему на отдельные подсхемы и автономно проектировать каждую. На завершающем этапе проектирования представляют интерес параметры БИС в целом, а не переходные процессы внутри уже спроектированных подсхем. В этих условиях можно поставить задачу снижения сложности модели подсхемы без потери точности моделирования ее при расчете переходных процессов. Такой подход позволяет перейти к моделированию БИС в целом. Основой этого подхода является отказ от рассмотрения отдельных диодов, транзисторов и резисторов и переход к макромоделям более крупных фрагментов схемы. Под *макромодедью фрагмента схемы* будем понимать модель, воспроизводящую с заданной точностью внешние проявления этого фрагмента схемы."}]"}],
[
    {
        "tag": "макромодель логического элемента 2И—НЕ",
        "text": "\\[\\begin{array}{c} \\text{U}_{вых} = f(U_{вх}), \\beta \\\\ \\hline U_{вых} \\\\ 2 \\\\ 1 \\\\ U_{вых}^0 \\\\ 0 \\quad 1 \\quad 2 \\quad 3 \\quad 4 \\\\ U_{вх}, \\beta \\\\ \\end{array}\\]\n\n\\[\\begin{array}{c} \\text{U}_{вх} \\\\ R_1 \\\\ U_2 \\\\ I_1 \\\\ I_2 \\\\ U \\\\ R_{вых} \\\\ C \\\\ \\end{array}\\]\n\nРис. 9.2. Статическая передаточная характеристика логического элемента 2И—НЕ (а) и эквивалентная схема логического элемента 2И—НЕ (б)\n\nромодель рассматривается как «черный ящик», процессы внутри которого интереса не представляют. Макромодель должна быть удобна для включения в ММС, иметь предельно простую эквивалентную схему и дифференциально-алгебраические уравнения.\n\nРассмотрим понятие макромодели на примере макромодели переключательной логической схемы 2И—НЕ. Свойства логической схемы, которые должны воспроизводиться макромоделью, следующие: выполнение заданных логических функций; определенные динамические временные параметры (задержки, фронты и т. д.); статическая передаточная характеристика, описывающая поведение схемы в статическом режиме; нагрузочная способность; входные и выходные сопротивления.\n\nМоделирование логических функций производится средствами непрерывной математической логики, согласно которой для непрерывных сигналов и положительной логики конъюнкция эквивалентна взятию минимума от непрерывных сигналов, а дизъюнкция — максимуму. Логическое отрицание и статическая передаточная характеристика задаются функциональной зависимостью вход — выход (рис. 9.2,а).\n\nДинамические свойства моделируются путем введения дифференциального уравнения, описывающего инерциальный процесс отслеживания текущего статического состояния \\( f(U_{вх}) = U_{вых} \\). Входное и выходное сопротивления\n\nобеспечиваются соответствующими входными и выходными каскадами эквивалентной схемы (рис. 9.2,б). Компонентные уравнения макромодели логического элемента \\( 2И - НЕ \\) имеют вид:\n\n\\[ U_{вх} = \\min(U_1, U_2), \\ , I_1 = 0, \\ , I_2 = 0; \\]\n\\[ \\frac{dU}{dt} = (r_{01}S + r_{10}\\overline{S})(f(U_{вх}) - U), \\]\n\nгде\n\n\\[ S = \\begin{cases} 1 & U \\geq f(U_{вх}), \\ , \\overline{S} = \\begin{cases} 0 & U \\geq f(U_{вх}), \\\\ 1 & U < f(U_{вх}) \\end{cases}, \\]\n\n\\( U_{вх} \\) есть результат выполнения логической функции И над выходными сигналами \\( U_1 \\) и \\( U_2 \\); \\( I_1 = 0 \\) и \\( I_2 = 0 \\) — уравнения источников тока на входе, введенных только с целью измерения входных напряжений \\( U_1 \\) и \\( U_2 \\); \\( U \\) — выходное напряжение; \\( f(U_{вх}) \\) — статическая передаточная характеристика; \\( r_{01} \\) и \\( r_{10} \\) — скорости переключения при переходе из «0» в «1» и наоборот; \\( S \\) — ключ, включающий или выключающий одну из переменных \\( r_{01} \\) или \\( r_{10} \\) в зависимости от направления переключения. Рассмотрим процесс переключения из «1» в «0», изображенный на рис. 9.2,а штриховой линией. В начальный момент напряжение на выходе равно \\( U_1 \\), а на входе — «0». Затем напряжение на входе начинает увеличиваться, при этом возникает разница между статическим \\( f(U_{вх}) \\) и динамическим состоянием выхода \\( U \\), равная \\( f(U_{вх}) \\) — \\( U \\). Поэтому производная становится отрицательной и динамическое напряжение \\( U \\) уменьшается до тех пор, пока \\( U \\) не станет равным \\( f(U_{вх}) \\), т. е. будет достигнуто статическое состояние, соответствующее текущему входному напряжению \\( U_{вх} \\). На этих принципах легко строить и более сложные макромодели как комбинационных, так и последовательностных схем. Учет зависимостей от температуры, потока радиации, разброса напряжений питания также не вызывает особого труда и может быть легко введен модификацией статической передаточной характеристики и переменных \\( r_{01}, r_{10} \\). Введение двух дифференциальных уравнений на один логический каскад позволяет более корректно моделировать задержки сигналов, чем в рассмотренной выше упрощенной макромодели."
    },
    {
        "tag": "подсистема схемотехнического проектирования",
        "text": "**§ 9.5.**\n\nКРАТКАЯ ХАРАКТЕРИСТИКА ПОДСИСТЕМЫ СХЕМОТЕХНИЧЕСКОГО ПРОЕКТИРОВАНИЯ\n\nБиблиотека типовых схемотехнических решений (библиотека моделей). Сложность задач схемотехнического этапа проектирования приводит к необходимости иметь целый спектр моделей схемотехнических элементов, начиная со сложной модели интегрального транзистора, параметрами которого являются геометрические размеры топологического чертежа и характеристики технологического процесса, до макромоделей фрагментов схем. Кроме алгоритмических моделей, заданных системой уравнений и эквивалентной схемой, большой практический интерес представляют чисто схемные модели, заданные только эквивалентной схемой и представляющие некоторые типовые схемотехнические решения.\n\nДля удобства проектирования алгоритмические и схемные модели объединяют в библиотеку моделей. Наличие библиотеки моделей позволяет последовательно по этапам решать сложные задачи проектирования БИС, постепенно накапливая новые топологические и схемотехнические решения и решая задачи на разных уровней детализации и размерности схем.\n\nПодсистема схемотехнического проектирования. Система автоматизированного проектирования (САПР) — это совокупность программных, технических, методических, лингвистических, организационных средств, предназначенных для решения взаимосвязанных задач различных этапов проектирования. Она состоит из отдельных подсистем, решающих задачи одного из этапов проектирования. Характерными признаками подсистемы САПР являются: входные и выходные языки описания данных; язык описания заданий проектировщика; библиотека прикладных программ; библиотека типовых решений; специализированное рабочее место проектировщика; диспетчер, организующий вычислительный процесс под управлением операционной системы.\n\nДля подсистемы схемотехнического проектирования лингвистические (языковые) средства максимально ориентированы на терминологию проектировщиков схем и включают; язык описания схемотехнических элементов и их параметров, а также их взаимных связей; язык описания алгоритмических и схемных моделей; язык описания заданий проектировщика. Библиотека прикладных программ содержит одну или несколько программ решения каждой задачи схемотехнического проектирования. Имя прикладной программы и аргументы определяются на языке управления заданиями. Специализированное рабочее место проектировщика может включать мини-ЭВМ, алфавитно-цифровой и графический дисплеи, устройства копирования алфавитно-цифровой и графической документации. Диспетчер подсистемы организует вычислительный процесс, взаимодействие с общим банком данных, обеспечивает диалоговый режим работы, взаимодействие с центральной ЭВМ."
    },
    {
        "tag": "",
        "text": "ЛИТЕРАТУРА\n\nРубира В. П., Захаров В. П., Жилко В. А. Автоматизация проектирования больших интегральных схем. — Киев: Техника, 1980. Анисимов Б. В., Белов Б. Н., Норенков И. Н. Машинный расчет элементов ЭВМ. — М.: Высшая школа, 1976. Система автоматизированного моделирования и расчета интегральных схем (САМРИС) / Васеякова А. А., Казенков Г. Г., Белонков Ю. П., Авраликов П. П. — Микроэлектроника. М.: Советское радио, 1976."
    },
    {
        "tag": "тенденции развития схемотехники ЭВМ",
        "text": "Г Л А В А 10 ПЕРСПЕКТИВЫ РАЗВИТИЯ СХЕМОТЕХНИКИ ЭВМ\n\nДля создания высокоэффективных средства вычислительной техники определяющим фактором является развитие ее схемотехники и технологии. Достижения микроэлектроники оказывают постоянное влияние на развитие архитектуры и совершенствование логической структуры средств вычислительной техники, а также на способы аппаратурной реализации программного обеспечения. Поэтому прежде всего на основе анализа тенденций развития микроэлектроники необходимо уяснить темпы и предельные параметры развития схемотехники ЭВМ на ближайшее будущее.\"}],
[{"tag":"рост степени интеграции и надежность","text":"С ростом степени интеграции вероятность появления скрытых дефектов в ИС возрастает, поэтому не следует ожидать резкого повышения их надежности при росте степени интеграции."},{"tag":"рост степени интеграции и надежность","text":"Сказанное выше требует от разработчиков схемотехники, системотехники и структуры ЭВМ постоянного внимания к системам контроля и методам повышения надежности и контролеспособности аппаратуры."},{"tag":"ширина линий в топологии ИС","text":"Ширина линий в топологии ИС за 10 лет (с 1970 по 1980 г.) снизилась в 10-раз и также подошла к пределу."},{"tag":"тенденции плотности схем и задержки","text":"Рис. 10.1. Тенденции изменения по годам плотности схем на 1 см\\(^2\\) кристалла (а); средней задержки распространения сигнала в схемах (б) оптических проекционных систем (1,5—2 мкм)."},{"tag":"технологии уменьшения размеров ИС","text":"Дальнейшее сокращение размеров компонентов ИС возможно при переходе на технологию, использующую рентгеновское излучение, электронный луч или частицы высоких энергий. Но это, по-видимому, замедлит темпы роста уровня интеграции, так как связано с освоением нового сложного оборудования."},{"tag":"зависимость плотности N от года","text":"Зависимости на рис. 10.1,а показывают, как по годам изменялась плотность N схем на 1 см\\(^2\\) кристалла (в качестве единицы измерения взята схема 2И—НЕ). Дальнейшее повышение степени интеграции зависит от снижения линейных размеров элементов, уменьшения мощности рассеяния, увеличения размеров исходного кристалла и соотношения годных и бракуемых ИС."},{"tag":"уменьшение размеров логических схем","text":"С 1960 по 1980 г. размеры логических схем уменьшились в тысячи раз, в то время как общие габаритные размеры ЭВМ сократились в среднем в 400 раз. Это показывает, что конструкция ЭВМ еще во многом несовершенна, поскольку кристаллы с ИС занимают в ней весьма ограниченный объем."},{"tag":"влияние схемотехники на быстродействие","text":"**Влияние схемотехники на повышение быстродействия ЭВМ.** В 80‑е годы будет наблюдаться постепенное снижение времени задержки распространения сигналов в схемах как высокопроизводительных ЭВМ, так и мини‑ЭВМ, а также в схемах терминального оборудования (рис. 10.1,б)."},{"tag":"время цикла процессора и ограничения","text":"Время цикла устройства управления процессора ЭВМ имеет устойчивую тенденцию к снижению (рис. 10.2,a). Однако при его уменьшении до значения менее 10 нс встречаются трудности, главным образом из‑за: 1) электромагнитного принципа передачи и преобразования информации (когда информация передается в виде видеоимпульсов тока или напряжения, имеющих определенную мощность); 2) паразитных параметров и конечных размеров устройств. Конечные размеры логических схем, построенных из отдельных интегрированных элементов, приводят к появлению в них паразитных резонансных контуров с собственной частотой порядка 500 МГц (для наиболее совершенных ИС). Таким образом, тактовая частот самих элементов не должна превышать 100 МГц (приблизительно \\( 1/5 \\) резонансной частоты); 3) запаздывания сигналов при распространении электрических импульсов по соединительным трактам. Длина соединительных проводников для схем с временем задержки переключения 1 нс не должна превышать 2 см (за 1 нс электрический сигнал проходит в реальной схеме с паразитными емкостями 10—15 см)."},{"tag":"зависимость производительности от плотности","text":"Опыт построения ЭВМ показывает, что производительность устройств и производительность схем связаны соотношением \\[ П_v \\approx П_c^{0,6} . \\]"},{"tag":"задержка и плотность размещения","text":"Задержка собственно в логических схемах с наносекундным диапазоном задержки составляет 0,3—0,5 от общей задержки сигнала в тракте обработки информации. Чтобы производительность ЭВМ не упала из-за влияния связей, с уменьшением \\( t_{зд.р} \\) нужно увеличить плотность размещения схем пропорционально отношению \\( 1/t_{зд.р}^2 \\), т. е. важнейшей задачей в области построения высокопроизводительных средств вычислительной техники является повышение степени интеграции и плотности компоновки быстродействующих ИС."},{"tag":"общие принципы проектирования схемотехники","text":"§ 10.2. ОБЩИЕ ПРИНЦИПЫ ПРОЕКТИРОВАНИЯ СХЕМОТЕХНИКИ ЭВМ БУДУЩИХ ПОКОЛЕНИЙ Для реализации ИС с высокой плотностью компоновки необходимо уменьшать размеры последних, снизить мощность рассеяния при их переключении, а для обеспечения высокого быстродействия использовать схемы с малыми временами задержки. Комплексный критерий качества схем — работа переключения \\[ A_п = P_{ср}t_{зд.р·ср} \\] является константой, характеризующей каждую конкретную схемотехнику."},{"tag":"факторы проектирования схемотехники","text":"Рис. 10.3. Основные факторы, влияющие на проектирование схемотехники ЭВМ: a — влияние размеров схемы на \\( A_{\\text{п}} \\); б — влияние плотности схем на \\( P_{\\text{кр}} \\); в — влияние расстояния между кристаллами на \\( P_{\\text{кр}} \\) в зависимости от способа охлаждения схем (1—воздух, 2—смешанная система, 3—вода); г — влияние расстояния между кристаллами на \\( t_{зд} \\)."},{"tag":"влияние уменьшения размеров на A_p","text":"Уменьшение размеров схемы улучшает показатель \\( A_{\\text{п}} \\) в целом (рис. 10.3,а)."},{"tag":"мощность и охлаждение микросхем","text":"Мощность отдельной схемы с учетом плотности N схем на кристалле определит мощность рассеяния кристалла (рис. 10.3,б). Условия охлаждения микросхем определят расстояния между кристаллами или микросхемами (рис. 10.3,в). В настоящее время в отечественной практике для отвода мощности при работе быстродействующих микросхем МВК «Эльбрус-2» с успехом используется вода."},{"tag":"морфологический подход к оценке схемотехники","text":"Система морфологических показателей. Впервые морфологический подход с системой оценок в области микросхемотехники был предложен и развит в работах А. Г. Алексеенко. Данная система оценок позволяет выбрать рациональный вариант схемотехнического решения в соответствии с заданными требованиями на изделия вычислительной техники. Она включает в себя общие показатели, оценивающие пригодность схемотехники к интеграции и не связанные с характеристиками технологического процесса, а также специальные показатели, определяющие надежностные и технологические аспекты интеграции изделий микроэлектроники. Наиболее распространенный общий показатель схемотехнического решения — это работа переключения \\( A_n = P_{cp} t_{зд.р.ср} \\), являющаяся, как уже говорилось выше, своеобразной константой, характеризующей определенную схемотехнику. Учитывая особую важность повышения плотности компоновки схем на кристалле и степени интеграции микросхем, желательно дополнить этот показатель еще одним сомножителем. Таким образом новый общий показатель будет содержать три сомножителя, т. е. \\( \\gamma = P_{cp} t_{зд.р.ср} S_c \\), где \\( S_c \\) — площадь элементарной схемы, для которой определены \\( P_{cp} \\) и \\( t_{зд.р.ср} \\). Меньшее значение показателя указывает на лучшую схемотехнику. В последнее время освоены корпусы микросхем с радиаторами, позволяющие рассеивать до нескольких ватт мощности, разработаны системы эффективного охлаждения, поэтому наряду с произведением \\( P_{t_{зд.р}} \\) для выбора схемотехники представляет интерес частный показатель \\( \\beta = S_c t_{зд.р} \\). Причем параметры схемы выбираются для получения максимальной плотности компоновки и предельного быстродействия. Широкое распространение имеют обобщенные показатели в виде дроби, где в числитель ставят числовые значения критериальных свойств, увеличение которых улучшает показатель, а в знаменатель — критериальные свойства, числовые значения которых желательно уменьшить. Определяющим критериальным свойством интегральных элементных структур, увеличение которого улучшает их качество, следует считать показатель функционального разбиения \\( A_b = G / Q \\). Под группой активных элементов (ГАЭ) понимается совокупность"}],
[
    {
        "tag": "перспективные ИС на арсениде галлия и эффекте Джозефсона",
        "text": "Среди перспективных интегральных схем по показателю γ выделяются ИС, использующие вместо кремния арсенид галлия, имеющий более высокую подвижность носителей, и схемы на эффекте Джозефсона. На основе арсенида галлия, например, изготовляются полевые транзисторы, работающие в режиме обеднения, с затворами, образованными контактами Шоттки. Транзисторные схемы ИЛИ—НЕ на таких приборах работают на частоте 3 ГГц, обеспечивая время задержки 0,1 нс. Такую же задержку при срабатывании имеют криогенные элементы на эффекте Джозефсона, однако они работают при температуре жидкого гелия, в отличие от арсенид-галлиевых схем, функционирующих в том же температурном диапазоне, что и обычные полупроводниковые схемы."
    },
    {
        "tag": "сложность изделий микроэлектроники и закон Балашова",
        "text": "Сложность изделий микроэлектроники как обобщенная системная характеристика. Рост технико-экономических показателей средств вычислительной техники сопровождается ростом их сложности, которая за последние 10 лет выросла более чем на порядок. Закономерность развития техники, которая применима также к вычислительной технике, впервые исследована Е. П. Балашовым, заключается в том, что наиболее эффективными и жизнеспособными оказываются системы, где расширение функциональных возможностей компонентов, находящихся на различных уровнях иерархии системы, опережает рост их сложности. В основу оценок структур микроэлектроники при морфологическом подходе также положена сложность цифровых структур. В работах Я. А. Хетагурова и В. И. Рыжкова сложностный подход использован как основа эффективного проектирования и выбора научно-технических направлений новых разработок в области вычислительной техники."
    },
    {
        "tag": "оценка сложности при проектировании микроэлектроники",
        "text": "Оценка сложности крайне необходима при проектировании изделий микроэлектроники, поскольку в них в настоящее время концентрируется вся сложность аппаратурных средств вычислительной техники."
    },
    {
        "tag": "стоимость разработки БИС и необходимость снижения сложности",
        "text": "Существует ошибочное мнение о безграничных возможностях микроэлектроники. Стоимость разработки, изготовления и испытаний БИС велика и исчисляется сотнями тысяч рублей, поэтому снижение сложности схем высокой степени интеграции и систем в целом — первоочередная задача разработчика."
    },
    {
        "tag": "аппаратурная сложность системы (формула)",
        "text": "Аппаратурная сложность системы. Она определяется числом структурных уровней, числом функциональных единиц и связей между ними на каждом из уровней. Общая аппаратурная сложность систем может быть подсчитана как произведение сложностей на каждом из \\[ C_{a0} = \\prod_{i=1}^{l} C_{ai}, \\, i = 1, \\, l. \\tag{10.1} \\]."
    },
    {
        "tag": "параметры сложности уровня: F, S, n, r",
        "text": "Сложность на каждом структурном уровне зависит от числа \\( F \\) функциональных единиц или фрагментов и связей \\( S \\) между ними. Факторы сложности и новизны фрагментов \\( n \\), а также сложности связей \\( r \\) используются в качестве степенных показателей."
    },
    {
        "tag": "формула аппаратурной сложности уровня",
        "text": "Аппаратурная сложность структурного уровня системы, таким образом, определяется выражением \\[ C_{ai} = F^n S^r. \\tag{10.2} \\]."
    },
    {
        "tag": "применение показателей n и r в модели сложности",
        "text": "Оперируя показателями \\( n \\) и \\( r \\), можно трансформировать данную модель в любую из применявшихся ранее, с тем чтобы использовать имеющийся опыт сложностного подхода при проектировании."
    },
    {
        "tag": "масштаб подсистемы при n=0",
        "text": "Если сложность фрагментов и их число не интересуют исследователя, то, взяв \\( n = 0 \\), он представляет сложность подсистемы в виде общего числа связей в подсистеме, которое принято называть масштабом подсистемы."
    },
    {
        "tag": "коэффициент r для разных типов связей",
        "text": "Оперируя показателем \\( r \\), можно отразить влияние сложности связей в различных устройствах, так как организация связей в большой мере влияет на сложность систем. Наиболее простым и широко распространенным типом связей является матрица, на пересечении шин \\( x, y \\) у которой размещаются определенные элементы (от диодов до сложных ячеек вычислительных сред). Для таких матриц \\( r = 0,5 \\). Однако при компоновке микросхемы или печатной платы, когда все связи требуют сложной трассировки, \\( r = 1 \\).ровки и согласования импедансов, для схем субнаносекундного диапазона \\( r > 1 \\)."
    },
    {
        "tag": "зависимость затрат от сложности и компетентности",
        "text": "В работах В. И. Рыжкова и Я. А. Хетагурова приводится выражение, связывающее затраты \\( V \\) со сложностью \\( C_0 \\), начальной компетентностью разработчика \\( K_0 \\) и степенью новизны \\( n \\): \\[ V = C_0 K_0^{-n}. \\tag{10.3} \\]."
    },
    {
        "tag": "компетентность разработчика",
        "text": "Компетентность разработчика определяется соотношением числа ошибочных и безошибочных решений при выполнении определенной работы. Значение компетентности стремится к единице, но на практике при выполнении работ большого объема никогда ее не достигает. Компетентность характеризуется значениями от 0,5 (низшая компетентность) до 1 (идеальная компетентность)."
    },
    {
        "tag": "степень новизны n",
        "text": "Степень новизны меняется от 0,5 до 2. Значениями \\( n = 0,5 + 1 \\) характеризуют малую степень новизны, когда технические решения вырабатываются на основе ранее опробованных вариантов. Если технические решения реализуются на новых схемотехнических и технологических разработках, которые ранее не применялись, то степень новизны \\( n = 1 + 2 \\), приближаясь в предельном случае к 2."
    },
    {
        "tag": "сложностный подход в проектировании РЭА",
        "text": "Сложностный подход как средство проектирования РЭА позволяет: оценить сроки новых разработок, подсчитав производительность коллектива разработчиков в условных единицах сложности по опыту прежних разработок; оценить стоимость новых разработок на основе оценки их сложности; выбрать рациональный вариант из нескольких альтернативных вариантов на основе анализа их сложности."
    },
    {
        "tag": "влияние сложности на надежность и стоимость",
        "text": "Как правило, надежность системы обратно пропорциональна ее сложности, за исключением случаев, когда сложность используется для резервирования, саморемонта, самовосстановления и т. п. Стоимость систем прямо пропорциональна их сложности."
    },
    {
        "tag": "соотношение стоимости систем разной сложности",
        "text": "Отношение стоимости двух систем различной сложности при одинаковой надежности равно квадрату отношения их сложности: \\[ V_s / V_s^2 = (C_0 / C_0^2)^2. \\tag{10.4} \\]."
    },
    {
        "tag": "низкая сложность субсистем памяти",
        "text": "Среди изделий микроэлектроники для ЭВМ наименьшей сложностью обладают субсистемы памяти, поэтому в своем развитии они уверенно опережают другие БИС."
    },
    {
        "tag": "рост интеграции памяти БИС",
        "text": "Действительно, БИС памяти, как оперативной, так и постоянной, выполнены из одинаковых фрагментов, соединенных в матричные схемы, с небольшим добавлением вспомогательных схем. Они являются единственными схемами, у которых рост степени интеграции возрастал в 4 раза в среднем за два года (рис. 10.4). По оси ординат на рис. 10.4 отложен уровень интеграции, выраженный в числе эквивалентных транзисторов в БИС. Для сравнения показан рост степени интеграции микропроцессорных БИС, который реализуется главным образом за счет наращивания их разрядности."
    },
    {
        "tag": "влияние низкой сложности памяти на стоимость и надежность",
        "text": "Низкая сложность субсистем памяти, обеспечивая быстрое их развитие, способствует снижению стоимости бита информации и возрастанию надежности его хранения."
    },
    {
        "tag": "универсальность субсистем памяти",
        "text": "Субсистемы памяти, особенно ПЗУ, являются наиболее простыми, но в то же время универсальными БИС, они начинают находить применение при построении различного рода логических и вычислительных устройств, использующих табличные, таблично-логические и таблично-алгоритмические методы обработки информации."
    },
    {
        "tag": "",
        "text": "§ 10.3. ОСОБЕННОСТИ РАЗВИТИЯ ИС ВЫСОКИХ СТЕПЕНЕЙ ИНТЕГРАЦИИ"
    },
    {
        "tag": "противоречие интеграции и разнообразия ИС",
        "text": "С увеличением функциональной сложности интегральных схем (ИС) время и себестоимость их проектирования возрастают по экспоненциальному закону. В результате возникает одно из главных противоречий микроэлектроники: при увеличении степени интеграции число типов ИС возрастает и только при очень больших степенях интеграции, когда вся ЭВМ делается в виде БИС, оно снижается до одного типа. Вынужденная специализация БИС приводит к снижению числа выпускаемых схем, поскольку каждая специализированная БИС имеет относительно узкую область применения."
    },
    {
        "tag": "методы специализации ИС и матричные БИС",
        "text": "Противорение между уровнем интеграции и числом типов ИС разрешается по двум направлениям: 1) использование технологических методов введения специализации на последних этапах технологического процесса изготовления БИС. Например, нанесение через специальные маски соединений между элементами в матричных БИС; 2) использование логических методов специализации, когда путем программирования БИС настраивается на выполнение определенных функций. К направлению 2 относятся два типа БИС: субсистемы с алгоритмической универсальностью (микропроцессорные средства вычислительной техники); субсистемы со структурной универсальностью (программируемые логические матрицы и дискретные вычислительные среды или однородные структуры). Матричные БИС проектируются в настоящее время на базе различных технологий, обеспечивающих предельное быстродействие элементов, на основе"}],
[{"tag":"описание схемы ДВС и её функций","text":"На рис. 10.5,а приведена схема двумерной вычислительной среды, элементы которой в зависимости от настройки: а) передают сигналы по горизонтали и вертикали (рис. 10.5,б, поз. 1, 2, 3); б) объединяют сигналов (рис. 10.5,б, поз. 4), реализуют логическую функцию с задержкой сигнала во времени (рис. 10.5,б, поз. 5), что обеспечивает функциональную и техническую полноту ДВС."},{"tag":"настройка ячейки ДВС и примеры реализации","text":"На рис. 10.5,в, г приведены примеры реализации на ДВС функции ИЛИ, И. В качестве логической функции, выполняемой ячейкой, использована функция 2ИЛИ—НЕ. Аргументы поступают на ячейку сверху и слева, выходная функция появляется на связях снизу и справа."},{"tag":"требования к вычислительной среде ДВС","text":"Для запоминания информации (логической, арифметической) и специальной ее обработки, коммутации информационных потоков, усиления и формирования сигналов вычислительная среда должна обладать: 1) функциональной и технической полнотой; 2) перестраиваемостью структуры, которая позволяет изменять алгоритмические возможности устройств, построенных на ВС; 3) возможность увеличения объема среды для обеспечения необходимого уровень быстродействия с помощью организации параллельной работы; 4) структурной однородностью для упрощения технологии производства, обеспечения контроля и упрощения синтеза в ВС."},{"tag":"преимущества использования ДВС","text":"Использование ДВС позволяет значительно упростить, а значит, и удешевить процесс изготовления вычислительных устройств. Этот процесс сводится к отладке программы, подающей управляющие сигналы коммутации связей на стандартные матрицы ДВС, изготовленные заранее. Программа позволяет организовать на одних и тех же однородных матрицах различные процессы преобразования информации."},{"tag":"универсальность и надежность ДВС","text":"Таким образом, применение ДВС обеспечивает полную универсальность конструктивных единиц и исключает моральное старение аппаратуры вычислительных устройств, так как возможна замена устройств на более совершенные путем перестройки среды. При этом проверка и контроль аппаратуры существенно облегчаются, поскольку проверяют не схемы и узлы, а исходную структуру, на которой они построены; надежность функционирования и производства ДВС повышается, так как в средах можно организовать обход неисправных ячеек специальной программой перестройки. В них можно использовать все методы резервирования аппаратуры."},{"tag":"недостатки ДВС","text":"Недостатки ДВС связаны с большой избыточностью, которая для современной интегральной технологии не всегда приемлема, и с невысоким быстродействием из-за связей через настраиваемые ячейки."},{"tag":"проблемы и направления исследований ДВС","text":"Однако предстоит еще решить проблемы, связанные с разработкой теории ДВС, вопросов проектирования вычислительных устройств в средах, с поисками эффективных физико-технических принципов изготовления вычислительных сред."},{"tag":"классификация вычислительных сред по однородности","text":"Вычислительные среды характеризуются степенью однородности; структурой связей; способом размещения элементов среды в пространстве; логическими возможностями элементов; способом взаимодействия элементов при выполнении логических операций; степенью управляемости и способом управления. По степени однородности различают вычислительные среды однородные на уровне элементов схем и на уровне связей. Вычислительная среда обладает максимальной однородностью на уровне элементов, если состоит из расположенных одинаково элементов одного типа. Однородность на уровне связей определяется изотропностью структуры связей по осям симметрии в пространстве (для трехмерной среды) или в плоскости (для двумерной). Среда, обладающая максимальной однородностью на обоих уровнях, отличается наибольшей технологичностью, удобством при настройке и программировании."},{"tag":"структура связей элементов","text":"Структура связей элементов вычислительной среды определяется: направленностью (числом связей элемента с другими элементами); глубиной связи (степенью удаленности двух взаимосвязанных элементов); одно- или двусторонностью связи (возможностью передачи сигнала от элемента к элементу в одном или двух направлениях); свойством проникновения (способностью сигналов проходить по взаимопересекающимся каналам без взаимодействия)."},"{\"tag\":\"размещение элементов и геометрия\",\"text\":\"По способу размещения элементов различают одно-, дву- и трехмерные вычислительные среды. В связи с реализацией ДВС в виде БИС обычно рассматривают двумерные среды с плоским графом связей, элементы которых имеют форму правильных \\( n \\)-угольников, покрывающих плоскость без зазоров и налеганий. Каждый \\( n \\)-угольник соответствует элементу среды, его стороны — входам и выходам элемента, а координаты — его координатам. Известно, что плоскость без зазоров и налеганий можно покрыть многоугольниками с числом сторон \\( n \\), равным 3, 4; 6, чему соответствуют трех, четырех- и шестисвязные элементы ДВС. Примечание. В литературе по ДВС достаточно широко представлены структуры с восьмисвязными элементами, хотя эта структура имеет неплоский граф связей и при реализации связей в БИС необходима двухслойная металлизация.\""},{"tag":"логические возможности и наборы функций","text":"По логическим возможностям элементы среды должны выполнять логически полные наборы функций и обладать технической полнотой. Эти наборы могут состоять из одной универсальной функции (типа И—НЕ или ИЛИ—НЕ) или из нескольких функций, составляющих логически полный набор, или даже из нескольких функций, составляющих избыточный набор (например, всех 16 функций двух переменных). Использование избыточных наборов сокращает объем вычислительной среды, необходимый для реализации тех или иных устройств, но усложняет сами элементы и увеличивает объем управляющей информации."},{"tag":"поведение элементов среды","text":"По способу взаимодействия элементов при выполнении логических операций различают вычислительные среды с коллективным и с индивидуальным поведением элементов. В средах с коллективным поведением элементов все элементы постоянно выполняют одну и ту же, обычно простейшую, операцию и передают сигналы по одним и тем же направлениям. Сложные логические функции выполняются в результате группового взаимодействия сигналов элементов среды. В средах с индивидуальным поведением элементов возможна индивидуальная настройка любого отдельного элемента на выполнение некоторой функции (памяти, какой-либо логической или арифметической операции, приема и передачи информации по заданным направлениям)."},"{\"tag\":\"способы управления ДВС\",\"text\":\"Возможны следующие виды настройки: настройка элементов на выполнение одной из некоторого набора функций (при фиксированных связях между элементами); настройка связей на реализацию некоторого графа, в узлах которого расположены логические элементы среды (при фиксированных функциях, выполняемых элементами); настройка элементов и связей, как в случае ДВС, представленной на рис. 10.5. Известны индивидуальный, координатный и адресный способы управления ДВС. Индивидуальный, когда к каждой ячейке ДВС подводится шина или группа шин, по которым последовательным или параллельным кодом подаются сигналы настройки. Главное преимущество такого способа управления определяется возможностью перестройки ДВС в процессе выполнения ею некоторого алгоритма. Например, при оптовлектронном способе управления средой элементы памяти структуры управляются с помощью фотодиодов, засвечиваемых через отверстия в маске или сканирующим лучом, модулированным в соответствии с программой. При координатном способе с помощью координатных шин за один цикл переписывается содержимое программного устройства в элементы памяти ячеек ДВС последовательно строка за строкой. Содержание строки может переписываться параллельно. При адресном способе управляющий код, состоящий из кодов адреса и настройки, поступает одновременно на все ячейки. В случае совпадения адресов код настройки записывается в память соответствующего элемента.\"},{"tag":"технические требования к элементам ДВС","text":"К элементам ДВС предъявляют следующие технические требования: 1) обеспечение достаточного коэффициента разветвления на выходах и объединения на входах ячеек; 2) все элементы ДВС должны обеспечивать стандартизацию сигналов, т. е. сохранение первоначальных параметров при прохождении их через элемент. Для этого ячейки ДВС должны содержать активные элементы."},{"tag":"недостатки вычислительных сред с близкодействием","text":"Недостатки вычислительных сред с близкодействием. Большинство исследований в области однородных сред основано на предпосылке принципиальной возможности создания двумерной вычислительной среды практически любого размера в виде большой интегральной схемы (БИС) на одном кристалле или группе кристаллов полупроводника. Ячейки такой вычислительной среды обычно соединяются по принципу близкодействия. В настоящее время исследованы вопросы построения подобных вычислительных сред на МДП-транзисторах и криотронных схемах; разработаны методы синтеза конечных автоматов, заданных в виде структурных графов, графов переходов, таблиц переходов, граф-схем алгоритмов, методы настройки ячеек, учитывающие наличие в среде ячеек с дефектами, способы обхода дефектных участков и резервирования в вычислительной среде, получены асимптотические оценки сложности и быстродействия автоматов, реализованных в таких средах. Проведенные исследования позволили выявить следующие специфические недостатки, присущие вычислительным средам, ячейки которых соединены по принципу близкодействия: 1) значительная сложность ячейки из-за необходимости выполнения большого набора операций; 2) большой объем настроенной информации, длительность и сложность процесса настройки; 3) высокая избыточность из-за расхода большого числа ячеек на связи, выравнивание задержек сигналов, локализация неисправных ячеек."},{"tag":"комбинированная вычислительная среда (КВС) описание","text":"Комбинированная вычислительная среда (КВС). Схема КВС приведена на рис. 10.6. Вычислительная среда разделена на две части: функциональный блок \\( \\Phi B \\), составленный из функциональных модулей \\( \\Phi M \\), выполняющих логические функции и операции задержки, и коммутирующую матрицу \\(KM\\), представляющую собой совокупность двух пересекающихся групп линий — вертикальных, на которые передается информация с выхода функционального блока, и горизонтальных (входы \\(\\Phi B\\)), на которые информация поступает через коммутирующие элементы \\(K3\\) при наличии специальных сигналов настройки. Функциональный блок \\(\\Phi B\\) состоит из ряда или нескольких рядов независимых или соединенных по вертикали шинами для сигналов переноса функциональных модулей, которые могут либо настраиваться на выполнение различных функций по сигналам из устройства управления, либо выполнять определенную функцию без перестройки."},{"tag":"управление и настройка КВС","text":"Сигналы настройки на элементы коммутирующей матрицы поступают из специального \\(3V\\) кодов структур \\(3VC\\), которое также можно назвать \\(3V\\) микропрограмм \\(3VMII\\). Настраивают КВС заданием некоторого числа соединений в узлах коммутирующей матрицы в каждом цикле работы среды. Реализация некоторого алгоритма носит последовательный характер. Число используемых в каждом цикле работы комбинированной вычислительной среды функциональных модулей и коммутирующих элементов произвольно и зависит от выполняемого алгоритма. Для хранения промежуточных результатов обработки информации, команд и исходных данных используют ОЗУ с традиционной структурой (любое серийное ОЗУ), выходы которого подсоединяются к вертикальным или к горизонтальным шинам \\( KM \\) (рис. 10.6). Для реализации на КВС различных устройств и организации их работы необходимо устройство управления \\( УУ \\), а также устройство ввода — вывода \\( УВВ \\).\"},{"tag":"преимущества КВС","text":"Рассматриваемая КВС удовлетворяет основным трем требованиям, определяющим вычислительную среду: 1) обеспечивает параллельное выполнение операций; 2) имеет переменную, управляемую структуру, допускающую наращивание объемов; 3) обладает структурной однородностью. В дополнение к этим свойствам можно отметить следующие особенности КВС: 1) комплект оборудования КВС, включающий композицию трех устройств (КМ—ФБ, ОЗУ и УУ), позволяет реализовать цифровой автомат любой сложности, при этом КВС дает возможность значительно сократить объем аппаратуры в результате последовательного построения необходимых узлов на одних и тех же элементах КВС; 2) регулярность устройств КВС обеспечивает их технологичность, простоту операций по контролю и диагностике неисправностей и перспективу использования БИС; 3) в КВС удобно использовать эффективный метод пассивного резервирования — логику с переплетениями (учетверенную логику), благодаря тому что КМ допускает связи между функциональными модулями любой сложности; 4) в КВС информационные потоки четко синхронизированы, что наряду с отсутствием топологических ограничений облегчает проектирование различных устройств.\"},{"tag":"шины однородные структуры (ШОС) описание","text":"Шинные однородные структуры (ШОС). Определенный интерес представляют однородные структуры с ячейками, соединенными сквозными шинами, по которым происходит обмен информацией и настройка ячеек. Особенно эффективны шинные однородные структуры, у которых на шинах выполняется логическая операция ИЛИ, тогда достаточно ячейке инвертировать сигналы и структура получается функционально полной. Преимущества шинных однородных структур связаны главным образом с возможностью быстрого обмена информацией между участками вычислительной среды. Недостаток ШОС определяется тем, что отказы в шинах выводят из строя большие участия вычислительной среды, т. е. при реализации в виде БИС шинные структуры эффективны лишь при небольшом числе дефектов. Примечание. Однако в скором времени технологические трудности изготовления ШОС в виде БИС будут преодолены, потому что частым случаем шинных однородных структур являются полупроводниковые ОЗУ, а также любые ОЗУ на магнитных элементах, т. е. в области разработки и изготовления шинных структур накоплен значительный опыт. В настоящее время проведены исследования по созданию универсальной ШОС и по разработке формализованных методов синтеза автоматов в ШОС с учетом свойств среды. В одном из вариантов в узлах решетки ШОС, состоящей из вертикальных и горизонтальных шин, находятся ячейки, каждая из которых подключена к одной горизонтальной и одной вертикальной шинам. Через эти ячейки осуществляется связь между шинами. Внешним управлением ячейки настраиваются и могут выполнять одну из следующих операций: передача сигнала с горизонтальной шины на вертикальную; передача инвертированного сигнала с горизонтальной шины на вертикальную; передача инвертированного сигнала с вертикальной шины на горизонтальную; разъединение шин. Условные обозначения этих операций показаны на рис. 10.7,а."}]"}],
[{"tag":"структура шины однородной системы (ШОС)","text":"Выходы ячеек объединяются на горизонтальных и вертикальных шинах, поэтому на них производят операцию дизъюнкции. Каждая ячейка среды при передаче сигнала осуществляет его задержку на время т. Данная ШОС обладает логической и технической полнотой, т. е. на ней\n\\begin{array}{ccc} \\text{q} & \\text{S} & \\text{R} \\\\ X & jkm_n^{r} & q \\\\ \\overline{X} & X & \\overline{Q} \\\\ \\theta & \\theta' & \\theta' \\\\ x_1 & x_2 & x_3 \\\\ \\overline{x} & x_4 & x_5 \\\\ \\overline{y} & y & y' \\\\ \\end{array}\n\\[ C = \\frac{\\overline{X}}{X_1}, \\quad \\overline{X_2}, \\quad y = \\frac{\\overline{X}}{Y_1}, \\quad y = \\frac{\\overline{X}}{Y_2}, \\]\n\\[ H_1 = \\frac{H_2}{H_3} \\]\nРис. 10.7. Основы схемотехники шинной однородной структуры (ШОС): \\( a \\) — условное изображение 'операций', выполняемых ячейкой ШОС; \\( \\theta, \\theta' \\) — примеры построения ШОС полусумматора, триггера; \\( z \\) — структура ячейки ШОС"},"tag":"реализация произвольной логической функции в ШОС","text":"можно реализовать произвольную логическую функцию или автомат с памятью, а сложность этих устройств ограничивается только физическими размерами среды. Пусть исходная функция, которую требуется выполнить в ШОС, задана в дизъюнктивной нормальной форме (ДНФ) и содержит n переменных и k термов (конъюнкций). Тогда для реализации этой функции необходим участок ШОС, содержащий n+1 горизонтальную шину и k вертикальных шин. Переменные подаются на горизонтальные шины. Каждая вертикальная шина используется для формирования отдельной дизъюнкции, инвертирование которой формирует отдельный терм. Если переменная входит в i-й терм в прямом виде, то ячейка, осуществляющая ее передачу на i-ю вертикальную шину, настраивается на передачу инвертированного сигнала. При вхождении переменной в i-й терм в инверсном виде она передается на i-ю вертикаль через ячейку, настроенную на прямую передачу. Отдельные термы (конъюнкции) ДНФ образуют инвертированием дизъюнкций, полученных на вертикальных шинах ШОС. Инвертирование производится при передаче этих дизъюнкций с вертикальных шин на (n+1)-ю горизонтальную шину, где и осуществляется окончательная дизъюнкция отдельных термов ДНФ и получается требуемая функция. Нетрудно заметить, что входные сигналы логических переменных, прежде чем попасть на (n+1)-ю горизонтальную шину, где получается функция в ДНФ, проходят всего через две ячейки; при этом для любой переменной путь одинаков, т. е. время реализации функции в ШОС равно двум задержкам на ячейках 2τ и не зависит от n и k. Если функцию требуется получить в прямой и в инверсной формах, то она еще раз передается с (n+1)-й горизонтальной шины на (k+1)-ю вертикальную шину. В этом случае время реализации функции равно 3τ. Таким образом, время реализации произвольной функции в ШОС не зависит от числа переменных n и числа термов в ДНФ, это время постоянно и равно:\n\\[ T = c\\tau, \\]\nгде c — константа, определяемая способом реализации в ШОС (c=2,3)."},{"tag":"число ячеек ШОС","text":"Число ячеек \\( L(n) \\) для получения функции в прямой форме определяется из равенства\n\\[ L(n) = (n+1)k. \\]\nДля реализации функции в прямой и инверсной формах число ячеек равно\n\\[ L(n) = [(n+1)k+1]. \\]\nТак как \\( k \\leq 2^{n-1}, \\)\n\\[ L(n) \\leq [(n+1)2^{n-1}+1]. \\]"},{"tag":"автоматы и память в ШОС","text":"Каждая ячейка ШОС выполняет задержку сигнала, поэтому в структуре можно реализовать не только комбинационные функции, но и устройства с памятью. Наиболее эффективен в шинных однородных структурах синтез автоматов, заданных на стандартном языке таблиц переходов.\n\nРазработаны машинные методы, позволяющие по заданному алгоритму функционирования автомата,"}],
[{"tag":"молекулярно-атомные вычислительные устройства","text":"Существует принципиальный предел миниатюризации элементов ЭВМ, поэтому стремятся найти микроэлементы, использующие для хранения и обработки информации индивидуальные квантовые процессы на молекулярно-атомном уровне. При этом резко снижается вероятность столкновения частиц естественного радиоактивного фона с элементом и, следовательно, повышается надежность его работы. Единичная квантовомеханическая система (молекула, ион, атом и т. д.) является естественным триггером, обладающим устойчивыми состояниями."},{"tag":"плотность записи информации в биологических системах","text":"Примером работы молекулярно-атомных вычислительных устройств служит программное управление синтезом белка посредством молекул рибонуклеиновой кислоты (РНК). Эти процессы проходят регулярно и подчинены строгой управляемости. Хотя процессы протекают в отдельных молекулах, они жестко детерминированы и связаны со сложнейшими этапами обработки информации. При этом выполняются как функции запоминания и хранения информации с весьма высокой плотностью (плотность записи информации в бактерии 3·10\\(^{19}\\) бит/см\\(^3\\); в человеческом мозге 2,8·10\\(^{20}\\) бит/см\\(^3\\)), так и сложные функции логического характера."},{"tag":"развитие квантовых микропроцессоров","text":"Необходимо отметить, что вопросы создания элементов ЭВМ на базе квантовомеханических микропроцессоров находятся пока лишь на начальной стадии решения."},{"tag":"","text":"ЛИТЕРАТУРА\n\nОсновы проектирования микроэлектронной аппаратуры / Под ред. Б. Ф. Высоцкого. — М.: Советское радио, 1977. Аналоговые и цифровые интегральные схемы / Под ред. С. В. Якубовского. — М.: Советское радио, 1979. Component Progress: Its effect of High—Speed Computer Architecture and Machine Organization. E. Bloch D. Galage IEEE Computer, april. 1978."},{"tag":"аналоговые и аналого-цифровые ЭВМ: введение","text":"# СХЕМОТЕХНИКА АНАЛОГОВЫХ И АНАЛОГО-ЦИФРОВЫХ ЭВМ\n\n## ВВЕДЕНИЕ\n\nАналоговые ЭВМ широко применяются при моделировании разнообразных процессов и явлений, для выполнения научных и инженерных расчетов, а также в составе действующих систем управления и обработки данных. Наибольшее распространение получили аналоговые ЭВМ, приспособленные для решения систем обыкновенных дифференциальных уравнений. Такие машины состоят из набора операционных блоков, объединенных общей системой управления, ввода — вывода информации и питания. Операционные (решающие) блоки предназначены для выполнения разнообразных математических операций. Каждый _операционный блок_ — электронная схема, выполняющая в процессе решения задачи одну конкретную математическую операцию: суммирование, интегрирование, умножение, деление, функциональное преобразование и т. д. Операционные блоки имеют один или несколько входов, на которые поступает информация, подлежащая обработке, и один выход, с которого снимают результат выполнения операции. Информация на входе и выходе в аналоговых ЭВМ представлена значениями электрического напряжения в каждый момент времени. Напряжения на входе операционного блока могут быть произвольными функциями времени. **В этом случае напряжение на выходе также будет функцией времени**, а работа операционного блока — эквивалентна непрерывному выполнению математической операции, на которую рассчитан данный блок."},{"tag":"операционные блоки и параллельность в аналоговых ЭВМ","text":"Входы и выходы всех операционных блоков аналоговых ЭВМ выведены на коммутационное поле, на котором набирается программа решения задачи. Соединяя по определенным правилам входы и выходы операционных блоков, можно построить электрическую схему (модель), математическое описание которой совпадает с решаемым уравнением. Отличительная особенность аналоговых ЭВМ состоит в том, что все операционные блоки, участвующие в решении задачи, работают параллельно. **Их одновременная совместная работа определяет основное качество аналоговых ЭВМ — высокое быстродействие, ограниченное динамическими характеристиками блоков и практически не зависящее от их числа. При параллельной работе блоков отпадает необходимость в хранении промежуточных результатов, поэтому традиционные аналоговые ЭВМ не имеют **запоминающих устройств**. Объем используемого оборудования аналоговой машины зависит от числа и вида реализуемых в данной задаче математических операций. Обычно машина содержит несколько блоков для каждого типа операций, а общее число операционных блоков для машин различных марок составляет от 10 до несколько сотен. Таким образом, сложность решаемых на аналоговых ЭВМ задач ограничена числом операционных блоков, а не временем вычисления и объемом памяти, как в цифровых ЭВМ. Для увеличения вычислительной мощности допускается параллельная работа нескольких машин. Погрешности, с которыми выполняются отдельные математические операции в аналоговых ЭВМ, составляют от сотых долей до единиц процентов, что ограничивает точность аналоговых вычислений."},{"tag":"аналогово-цифровые ЭВМ: свойства и принципы","text":"В настоящее время успешно развивается новый тип вычислительных машин — аналого-цифровые ЭВМ. Они сочетают в себе лучшие свойства аналоговых и цифровых ЭВМ, обладают высоким быстродействием и точностью, позволяют увеличить гибкость моделирования за счет использования памяти и широких логических возможностей цифровой ЭВМ. Эти машины успешно справляются с решением задач, основанных на многократном интегрировании систем дифференциальных урав"}],
[{"tag":"система уравнений операционного блока","text":"Работа схемы на рис. 11.1,6 описывается системой уравнений:\\n\\begin{align*} i_j (p) &= \\frac{u_{BX} j(p) - u_{\\Sigma}(p)}{Z_j(p)} ; \\\\ i_o (p) &= \\frac{u_{\\Sigma}(p) - u_{BbK}(p)}{Z_o(p)} ; \\\\ \\sum_{j=1}^n i_j (p) &= i_o (p); \\\\ u_{BbK} (p) &= - k u_{\\Sigma}(p). \\end{align*}"},{"tag":"выходное напряжение как функция входных напряжений","text":"Решением системы (11.3) является зависимость, связывающая выходное напряжение \\( u_{BbK} (p) \\) с входными напряжениями \\( u_{BX} (p) \\) : \\[ u_{BbK} (p) = -\\sum_{j=1}^n \\frac{Z_o(p)}{Z_j(p)} u_{BX} j(p) / \\left\\{ 1 + \\frac{1}{k} \\left[ \\sum_{j=1}^n \\frac{Z_o(p)}{Z_j(p)} + 1 \\right] \\right\\}. \\tag{11.4} \\]"},{"tag":"упрощение при бесконечном коэффициенте усиления","text":"При использовании ОУ с большим значением коэффициента усиления (\\( k \\rightarrow \\infty \\)) второе слагаемое в знаменателе выражения (11.4) становится пренебрежимо малым, а выходное и входные напряжения связываются соотношением\\n\\[ u_{BbK} (p) = -\\sum_{j=1}^n \\frac{Z_o(p)}{Z_j(p)} u_{BX} j(p). \\tag{11.5} \\]"},{"tag":"коэффициент передачи операционного блока","text":"Схема на рис. 11.1,6 является операционным блоком, выполняющим определенную математическую операцию, конкретный вид которой зависит от типа используемых в качестве \\( Z_o(p) \\) и \\( Z_j(p) \\) элементов. Отношение выходного напряжения \\( u_{BbK} (p) \\) к \\( j \\)-му входному напряжению называют коэффициентом передачи операционного блока по \\( j \\)-му входу \\( K_j(p) \\) :\\n\\[ K_j(p) = \\frac{u_{BbK} (p)}{u_{BX} j(p)} = -\\frac{Z_o(p)}{Z_j(p)}, \\tag{11.6} \\]"},{"tag":"коэффициент обратной связи","text":"\\[ \\beta(p) = \\frac{Z_1(p) \\| Z_2(p) \\| ... \\| Z_n(p)}{Z_o(p) + Z_1(p) \\| Z_2(p) \\| ... \\| Z_n(p)}. \\tag{11.7} \\] Параметр \\( \\beta(p) \\) называют коэффициентом передачи цепи обратной связи."},{"tag":"элементы линейных операционных блоков","text":"В линейных операционных блоках в качестве элементов \\( Z_0(p) \\) и \\( Z_j(p) \\) обычно используют резисторы и конденсаторы, называемые _входными_ резисторами и _входными_ конденсаторами, если они включены между входами блока и ОУ, резистором и конденсатором цепи обратной связи, если они играют роль \\( Z_0(p) \\)."},{"tag":"суммирующий усилитель","text":"Если совместно с ОУ используют резисторы, т. е. \\( Z_0(p)=R_0, Z_j(p)=R_j \\), то операционный блок называют _суммирующим усилителем (сумматором);_ он характеризуется соотношением\\n\\[ u_{вых}(t) = -\\sum_{j=1}^n \\frac{R_0}{R_j} u_{вх j}(t). \\tag{11.8} \\]"},{"tag":"масштабный усилитель и инвертор","text":"Суммирующий усилитель с одним входом называют _масштабным усилителем,_ для которого \\( u_{вых}(t) = -(R_0/R_1)u_{вх}(t) \\). В случае \\( R_0 = R_1 \\) коэффициент передачи схемы равен \\((-1)\\), \\( u_{вых}(t) = -u_{вх}(t) \\), а схему называют _усилителем перемены знака (инвертором)._"},{"tag":"интегрирующий усилитель","text":"Операционный блок с конденсатором цепи обратной связи \\( Z_0(p) = 1/(pC_0) \\) и входным резистором \\( Z_1(p) = R_1 \\) (рис. 11.1,а) имеет коэффициент передачи \\( K(p) = \\frac{1}{(pR_1C_0)} \\) и называется _интегрирующим усилителем (интегратором),_ для которого\\n\\[ u_{вых}(t) = -1/(R_1C_0) \\int_0^t u"}],
[
    {
        "tag": "каскады операционного усилителя",
        "text": "Второй каскад \\( K_2 \\), как правило, также дифференциальный, что увеличивает стабильность схем и позволяет связывать его с первым каскадом непосредственной связью без дополнительных элементов. Для связи со следующим каскадом может быть использован лишь один выход дифференциального каскада.\n\nВыходной каскад \\( K_4 \\) обеспечивает изменение выходного напряжения в требуемом диапазоне при заданном минимальном сопротивлении нагрузки или максимальном токе в цепи нагрузки. Для получения выходного напряжения обоих знаков питание выходного каскада осуществляется обязательно двумя источниками напряжения \\+U_{мп} \\ и \\-U_{мп} \\). В качестве выходных каскадов используют двухтактные схемы, имеющие небольшую мощность потребления. Это позволяет снизить общую мощность потребления операционным усилителем, так как все остальные каскады — маломощные.\n\nПредвыходной каскад \\( K_3 \\) — каскад сдвига уровня, согласующий уровень напряжения на выходе каскада \\( K_2 \\) с уровнем напряжения на входе каскада \\( K_4 \\) так, что при нулевом входном напряжении напряжение \\( u_{вых} = 0 \\). Коэффициент усиления такого каскада не превышает нескольких единиц."
    },
    {
        "tag": "коэффициент усиления",
        "text": "Коэффициент усиления \\( k \\). Он определяется как отношение напряжения на выходе ОУ к напряжению на его входе:\n\n\\[ k = u_{вых}/u_{вх}. \\]\n\nНапряжение \\( u_{вх} \\) определяется с учетом того, что в схеме ОУ на рис. 11.2 два входа, на каждый из которых может быть подано напряжение относительно общей точки. Вход I инвертирующий, т. е. при \\( u_{вх}^+ = 0 \\) напряжение \\( u_{вых} \\) противоположно по знаку напряжению \\( u_{вх}^- \\). При подаче напряжения по неинвертирующему входу 2 при \\( u_{вх}^- = 0 \\) знаки напряжений \\( u_{вх}^+ \\) и \\( u_{вых} \\) совпадают.\n\nВходным напряжением ОУ является напряжение на дифференциальном входе, т. е.\n\n\\[ u_{вхОУ} = u_{вх}^- - u_{вх}^+ . \\]\n\nЗначения коэффициента усиления на нулевой частоте для различных типов ОУ лежат в пределах \\( 10^4 - 10^5 \\)."
    },
    {
        "tag": "коэффициент синфазного усиления",
        "text": "Усилитель вследствие некоторой несимметрии его дифференциальных каскадов обладает свойством усиливать синфазное входное напряжение \\( u_{вх.c} \\), приложенное к двум его входам одновременно, т. е. \\( u_{вх.c} = u_{вх}^- = u_{вх}^+ \\), несмотря на то, что \\( u_{вхОУ} \\) в этом случае равно нулю.\n\nСинфазный коэффициент усиления \\( k_c \\) определяется следующим отношением:\n\n\\[ k_c = u_{вых}/u_{вх.c}. \\]\n\nСпособность усилителя различать напряжения на дифференциальном и синфазном входах оценивается коэффициентом ослабления синфазного сигнала:\n\n\\[ \\pi = 20 \\, lg (k/k_c), \\]\n\nзначение которого для идеального усилителя должно быть бесконечно большим, а для реальных схем составляет \\( 60 - 120 \\, \\text{дБ} \\)."
    },
    {
        "tag": "входное сопротивление ОУ",
        "text": "Входное сопротивление \\( R_{вх} \\). Двум входам интегрального ОУ соответствуют два типа входных сопротивлений (рис. 11.3). Входным сопротивлением ОУ называют сопротивление \\( R_{вх} \\) дифференциального входа. Сопротивления \\( R_c \\) — входные сопротивления для синфазных напряжений \\( u_{вх} \\) и \\( u_{вх}^+ \\).\n\nЗначение \\( R_{вх} \\) для ОУ определяется типом входного каскада и может быть равным от единиц килоом до десятков метом.\n\nСопротивления \\( R_c \\), как правило, имеют на 1—2 порядка большее значение по сравнению с сопротивлением \\( R_{вх} \\), и их влиянием можно пренебречь."
    },
    {
        "tag": "напряжение смещения",
        "text": "**Напряжение смещения \\( e_{см0} \\).** При \\( u_{вхОУ} = 0 \\) на выходе ОУ можно заметить некоторое отличное от нуля напряжение \\( \\Delta u_{вых.см0} \\), которое обусловлено несимметрией и разбалансом каскадов ОУ. Наличие такого напряжения, не связанного с напряжением \\( u_{вхОУ} \\), приводит к погрешности при выполнении математических операций. Качество ОУ оценивается в этом случае напряжением смещения \\( e_{см0} \\), которое нужно приложить ко входу, чтобы напряжение \\( u_{вых} \\) стало равным нулю. Типичные значения \\( e_{см0} \\) для различных схем ОУ составляют 0,5—5 мВ."
    },
    {
        "tag": "входной ток ОУ",
        "text": "**Входной ток \\( I_{вх} \\).** Транзисторам для базового смещения необходим некоторый ток, вследствие чего во входной цепи ОУ проходят токи \\( I_{вх} \\) и \\( I_{вх}^+ \\), которые могут создавать падение напряжения на элементах внешней цепи ОУ и вызывать дополнительное смещение нулевого уровня напряжения \\( u_{вых} \\). Для оценки влияния этих токов в качестве параметра ОУ вводится входной ток\n\n\\[ I_{вх} = 0,5 (I_{вх}^+ + I_{вх}^+). \\]\n\nЗначения токов \\( I_{вх} \\) и \\( I_{вх}^+ \\) приблизительно равны, поэтому\n\n\\[ \\Delta I_{вх} = I_{вх}^- - I_{вх}^+. \\]\n\nВ паспортных данных ОУ приводится один параметр \\( I_{вх} \\), лежащий в пределах 1 нА — 10 мкА."
    },
    {
        "tag": "разность входных токов",
        "text": "**Разность входных токов \\( I_{вх} \\).** Этот параметр характеризует степень симметрии входной цепи ОУ. Он указывается в паспортных данных и имеет значение от единиц до сотен наноампер."
    },
    {
        "tag": "выходные параметры ОУ",
        "text": "Укажем параметры, характеризующие ОУ со стороны его выходных клемм.\n\n**Диапазон выходного напряжения.** Выходное напряжение ОУ изменяется в пределах, определяемых напряжениями питания, схемой выходного каскада и нагрузкой, подключаемой к ОУ. Диапазон \\( u_{вых} \\) определяет возможные пределы изменения, при которых ОУ сохраняет гарантированные параметры. Как правило, для интегральных ОУ диапазон выходного напряжения составляет \\(-10 \\div +10\\) В при сопротивлении нагрузки от 1 кОм и выше.\n\nДиапазон выходного тока, отдаваемого усилителем в цепь нагрузки. Значение этого параметра лежит в пределах \\(0 \\div (10 - 30)\\) мА.\n\nВыходное сопротивление \\(R_{вых}\\). Значение параметра составляет, как правило, десятки ом — единицы килоом, и влияние его дополнительно уменьшается отрицательной обратной связью в схеме операционного блока."
    }
]"}],
[{"tag":"зависимость коэффициента усиления от частоты","text":"Многие параметры ОУ, в том числе коэффициент усиления, зависят от частоты усиливаемых сигналов. Это связано с наличием паразитных емкостей в схеме ОУ и корректирующих \\(R_kC_{k-1}\\) цепей (см. рис. 11.2), подключаемых к схеме для обеспечения устойчивости ОУ в режиме отрицательной обратной связи. Реактивные сопротивления, создаваемые этими емкостями, на высоких частотах шунтируют цепи прохождения сигнала и тем самым уменьшают коэффициент усиления. Для характеристики зависимости \\(k\\) от частоты в паспортных данных указывают частоту единичного усиления \\(f_1\\), т. е. частоту, на которой значение \\(k\\) уменьшается до 1. Частота единичного усиления лежит в пределах от 0,2 МГц для низкочастотных ОУ до десятков мегагерц для высокочастотных ОУ."},{"tag":"поведение ОУ при больших сигналах","text":"При работе с большими сигналами или скачками напряжения на входе ОУ транзисторы усилительных каскадов находятся в режиме насыщения или отсечки и коэффициенты усиления каскадов становятся равными нулю. Изменение напряжения \\(u_{вых}\\) усилителя в этом случае определяется свойствами выходного каскада, который обычно обеспечивает практически линейное изменение \\(u_{вых}(t)\\) с максимально возможной для данной схемы скоростью. Скорость нарастания выходного напряжения \\(\\rho\\) в переходном режиме также является параметром ОУ и имеет значение в пределах \\(0,1 - 100\\) В/мкс."},{"tag":"чувствительность ОУ к внешним воздействиям","text":"Чувствительность ОУ к изменению внешних воздействий характеризуется такими параметрами, как температурные дрейфы напряжения смещения, входного тока и разности входных токов, измеряемые в микровольтах или наноамперах на 1°С, дрейф напряжения смещения при изменении напряжений питания и т. п. Ряд параметров устанавливает ограничения на максимальные и минимальные значения напряжений питания, допустимые значения входных напряжений по дифференциальному и синфазному входам."},{"tag":"влияние параметров ОУ на точность математических операций","text":"ВЛИЯНИЕ ПАРАМЕТРОВ ОУ НА ТОЧНОСТЬ ВЫПОЛНЕНИЯ МАТЕМАТИЧЕСКИХ ОПЕРАЦИЙ\n\nНесоответствие параметров реального и идеального ОУ приводит к погрешностям операционных блоков, которые можно разделить на статические и динамические."},{"tag":"статические погрешности операционных блоков","text":"Статические погрешности операционных блоков. Это погрешности при постоянных входных напряжениях, связанные с конечными значениями коэффициента усиления и входного сопротивления, параметрами входной и выходной цепи ОУ.\n\nПроанализируем влияние параметров ОУ на точность выполнения математических операций на примере линейных операционных блоков.\n\nКоэффициент усиления. Входное сопротивление. В операционном блоке, показанном на рис. 11.3, заземление неинвертирующего входа исключает влияние одного из синфазных входных сопротивлений \\(R_0\\), а влиянием другого можно пренебречь, считая \\(R_0 \\gg R_{вх}\\). Конечное значение коэффициента усиления \\(k\\) приводит к образованию в точке суммирования некоторого напряжения \\(u_z\\), что вызывает появление тока \\(i_z\\) через входное сопротивление. Работа схемы (см. рис. 11.3) в предположении \\(R_{вых}=0\\) описывается системой уравнений:\n\n\\[ \\begin{cases} i_1 = (u_{вх}-u_z)/R_1; \\\\ i_0 = (u_z-u_{вых})/R_0; \\\\ i_z = u_z/R_{вх}; \\\\ i_1 = i_0 + i_z; \\\\ u_{вых} = -k u_z. \\end{cases} \\tag{11.8} \\]\n\nРешением системы (11.8) является зависимость, связывающая напряжение \\(u_{вых}\\) с напряжением \\(u_{вх}\\) через параметры цепи обратной связи и ОУ:\n\n\\[ u_{вых} = -\\frac{u_{вх}R_0/R_1}{1+(1/k)[R_0/R_1 + R_0/R_{вх} + 1]}. \\tag{11.9} \\]\n\nДля идеального ОУ при \\(k=\\infty\\), \\(R_{вх}=\\infty\\)\n\n\\[ u_{вых.ид} = -u_{вх}R_0/R_1. \\tag{11.10} \\]\n\nОтличие выражений (11.9) и (11.10) приводит к так называемой *погрешности статизма операционного блока*. Эта погрешность связана с необходимостью образования входного напряжения ОУ \\(u_z\\) и равна\n\n\\[ \\Delta u_{стат} = u_{вых.ид} - u_{вых}. \\tag{11.11} \\]\n\nАбсолютная погрешность \\(\\Delta u_{стат}\\) пропорциональна выходному напряжению, поэтому для оценки точности можно использовать относительную погрешности статизма\n\n\\[ \\delta_{стат} = \\frac{u_{вых.ид} - u_{вых}}{u_{вых}} = \\frac{1}{k} \\left[ \\frac{R_0}{R_1} + \\frac{R_0}{R_{вх}} + 1 \\right], \\tag{11.12} \\]\n\nне зависящую от входного и выходного напряжений. Выражение (11.12) можно упростить, если ввести понятие эквивалентного входного сопротивления \\(R_{экв}\\), образованного параллельным соединением \\(R_1\\) и \\(R_{вх}\\):\n\n\\[ 1/R_{экв} = 1/R_1 + 1/R_{вх}. \\tag{11.13} \\]\n\nТогда выражение для погрешности статизма примет вид\n\n\\[ \\delta_{стат} = (1/k) [R_0/R_{экв} + 1] = 1/(k\\beta), \\tag{11.14} \\]\n\nгде\n\n\\[ \\beta = R_{вкв} / (R_0 + R_{вкв}) \\tag{11.15} \\]\n\n— коэффициент передачи цепи обратной связи. Погрешность статизма обратно пропорциональна значению \\(k\\) и может быть сделана сколь угодно малой при его увеличении. Зависимость погрешности статизма от коэффициента передачи схемы объясняется уменьшением глубины обратной связи при росте \\(R_0/R_{вкв}\\)."}]"}],
[{"tag":"влияние входного сопротивления Rвк","text":"Сопротивление \\( R_{вк} \\) также уменьшает коэффициент передачи цепи обратной связи и увеличивает погрешность статизма. Его влияние можно уменьшить за счет выбора малых значений \\( R_0 \\) и \\( R_1 \\), однако это приведет к увеличению тока и мощности потребления ОУ."},{"tag":"выходное сопротивление ОУ","text":"Выходное сопротивление ОУ. Этот параметр ОУ необходимо учитывать, чтобы правильно выбирать параметры цепи нагрузки и избежать возникновения дополнительных погрешностей."},{"tag":"выходное сопротивление в обратной связи","text":"Выходное сопротивление операционного блока — выходное сопротивление ОУ, охваченного отрицательной обратной связью."},{"tag":"выходное напряжение с учетом выходного сопротивления","text":"Выходное напряжение при наличии \\( R_{вых} \\) в схеме, показанной на рис. 11.3, образуется в соответствии с выражением\n\n\\[ u_{вых} = u_x R_H / (R_{вых} + R_H), \\tag{11.16} \\]\n\nгде \\( u_x \\) — напряжение холостого хода (при \\( R_H = \\infty \\)); \\( R_H \\) — сопротивление нагрузки; \\( R_{вых} \\) — выходное сопротивление ОУ."},{"tag":"соотношения входного и выходного напряжений","text":"Напряжение \\( u_x \\) является результатом усиления входного напряжения \\( u_z \\), которое, в свою очередь, связано с входным и выходным напряжениями блока при \\( R_{вк} = \\infty \\) соотношениями:\n\n\\[ u_x = -k u_z; \\tag{11.17} \\]\n\n\\[ u_z = [R_0 / (R_0 + R_1)] u_{вк} + [R_1 / (R_0' + R_1)] u_{вых}. \\tag{11.18} \\]"},{"tag":"общая формула связи выходного и входного напряжения","text":"Совместное решение (11.16), (11.17) и (11.8) устанавливает связь выходного напряжения с входным в виде\n\n\\[ u_{вых} = -\\frac{u_{вк} R_0 / R_1}{1 + (1/k)(R_0 / R_1 + 1)} \\cdot \\frac{R_H}{R_{вых} / (1 + k R_L / (R_0 + R_1)) + R_H}. \\tag{11.19} \\]"},{"tag":"разложение формулы выходного напряжения на сомножители","text":"Первый сомножитель этого выражения является напряжением холостого хода операционного блока \\( u_x \\) определяемым по формуле (11.9) при \\( R_{вх} = \\infty \\); второй сомножитель отражает влияние выходного сопротивления \\( R_{вых} \\) ов операционного блока:\n\n\\[ u_{вых} = u_x \\cdot os^R / (R_{вых} \\cdot os + R_u). \\tag{11.20} \\]"},{"tag":"вычисление эффективного выходного сопротивления","text":"Выходное сопротивление операционного блока\n\n\\[ R_{вых} \\cdot os = R_{вых} / [1 + kR_i / (R_0 + R_i)] = R_{вых} / (1 + k\\beta) \\tag{11.21} \\]\n\nсвязано с выходным сопротивлением ОУ, коэффициентом усиления и параметрами цепи обратной связи."},{"tag":"влияние обратной связи на выходное сопротивление","text":"Из (11.21) видно, что обратная связь в \\((1+k\\beta)\\) раз ослабляет влияние выходного сопротивления ОУ. Это можно объяснить следующим образом. Уменьшение выходного напряжения, вызванное подключением нагрузки, приведет к уменьшению доли напряжения, поступающего на вход ОУ по цепи обратной связи. Вследствие этого за счет действия \\( u_{вх} \\) напряжение на входе ОУ возрастет и вызовет рост напряжения \\( u_x \\) и вместе с ним напряжения \\( u_{вых} \\)."},{"tag":"ограничения напряжения холостого хода","text":"Выходное напряжение операционных блоков остается практически постоянным при подключении нагрузки за счет увеличения напряжения холостого хода \\( u_x \\). Но напряжение \\( u_x \\) не может увеличиваться беспредельно и ограничено напряжением источников питания. Поэтому выходное сопротивление блоков имеет малое значение лишь в определенном диапазоне изменения \\( R_h \\), пока есть резерв для увеличения \\( u_x \\). При уменьшении сопротивления нагрузки ниже некоторого минимально допустимого значения \\( R_h \\) min выходное сопротивление определяется только параметрами выходного каскада ОУ и соизмеримо с \\( R_h \\), что приводит к большим погрешностям."},{"tag":"минимально допустимое сопротивление нагрузки","text":"Для реальных схем ОУ типичное значение минимально допустимого сопротивления нагрузки составляет 1 кОм, что при диапазоне изменения выходного напряжения ±10 В соответствует току в цепи нагрузки 10 мА."},{"tag":"входное сопротивление операционных блоков","text":"В аналоговых ЭВМ к выходу операционного блока подключают входы других операционных блоков и нагрузкой на усилитель является входное сопротивление этих блоков. Под *входным сопротивлением операционного блока* понимают сопротивление между точкой приложения входного сигнала и «землей». В схеме, показанной на рис. 11.1,6 и имеющей несколько входов, входное сопротивление по каждому входу практически равно \\( Z_j(p) \\), так как напряжение \\( u_x \\) близко к нулю."},{"tag":"эквивалентное сопротивление нагрузки","text":"Отметим, что между выходом ОУ и его входом с практически нулевым потенциалом включено собственное сопротивление обратной связи ОУ \\( Z_0(p) \\), которое также является нагрузкой. В целом нагрузкой на усилитель служит некоторое эквивалентное сопротивление, образованное параллельным соединением сопротивления обратной связи и входных сопротивлений всех блоков, подключенных к ОУ. Значение этого эквивалентного сопротивления должно превышать значение \\( R_H \\) min для данного типа ОУ."},{"tag":"смещение выходного напряжения","text":"Напряжение смещения. Несимметрия дифференциальных каскадов схемы ОУ приводит к тому, что к результату усиления входного напряжения \\( u_x \\) (рис. 11.3) усилитель добавляет некоторое выходное напряжение смещения нулевого уровня \\( \\Delta u_{вых.см0} \\). При использовании ОУ без обратной связи и при \\( u_{вх.оу}=0 \\) это напряжение, измеряемое на выходе, может быть достаточно большим и вводит ОУ в режим насыщения, когда \\( u_{вых} \\) близко к питающим напряжениям."},{"tag":"модель влияния смещения на выход","text":"Влияние \\( \\Delta u_{вых.см0} \\) в схеме операционного блока, изображенной на рис. 11.3, можно описать, считая \\( R_{вх}=R_0=\\infty \\), \\( R_{вых}=0 \\), следующей системой уравнений:\n\n\\[ u_{вых}=-ku_x+\\Delta u_{вых.см0}; \\tag{11.22} \\]\n\n\\[ u_x=u_{вх}R_0/(R_1+R_0)+u_{вых}R_1/(R_1+R_0). \\tag{11.23} \\]"},{"tag":"решение системы уравнений для смещения","text":"Решением системы (11.22) является зависимость\n\n\\[ u_{вых}=-u_{вх}\\frac{kR_0/(R_0+R_1)}{1+kR_1/(R_0+R_1)}+\\frac{\\Delta U_{вых.см0}}{1+kR_1/(R_0+R_1)}. \\tag{11.24} \\]"},{"tag":"упрощённое выражение смещения","text":"Считая \\( kR_1/(R_0+R_1)\\gg 1 \\), выражение (11.24) упрощаем:\n\n\\[ u_{вых}=-u_{вх}R_0/R_1+(1+R_0/R_1)[\\Delta u_{вых.см0}/k]. \\tag{11.25} \\]\n\nПервое слагаемое представляет собой результат выполнения математической операции, а второе — выходное напряжение смещения операционного блока \\( u_{вых.см0} \\), характеризующее погрешность."}]"}],
[{"tag":"напряжение смещения ОУ","text":"Таким образом, влияние \\( \\Delta u_{вых.см0} \\) ослабляется обратной связью в \\( k/(1+R_0/R_1) \\) раз.\\n\\nНапряжение смещения ОУ\\n\\n\\[ e_{см0}=\\Delta u_{вых.см0}/k. \\tag{11.26} \\]\\n\\nЭтот параметр используется для оценки погрешности операционных блоков:\\n\\n\\[ u_{вых.см0}=e_{см0}(1+R_0/R_1). \\tag{11.27} \\]\\n\\nПри использовании в цепи обратной связи элементов с комплексными сопротивлениями \\( Z_1(p) \\) и \\( Z_0(p) \\) выходное напряжение смещения описывается аналогичным выражением\\n\\n\\[ u_{вых.см0} = e_{см0} \\left[ 1 + Z_0(p)/Z_1(p) \\right]. \\tag{11.28} \\]"},{"tag":"настройка нуля ОУ","text":"Погрешность из-за наличия напряжения смещения может достигать больших значений. Например, для интегрирующего усилителя\\n\\n\\[ u_{вых.см0} = e_{см0} \\left[ 1 + 1/(pR_1C_0) \\right] \\approx e_{см0}/(pR_1C_0). \\]\\n\\nнапряжение смещения интегрируется, а \\( u_{вых.см0} \\) растет во времени.\\n\\nДля устранения погрешности, вызванной напряжением смещения, в ОУ применяют так называемую *настройку нуля ОУ*, заключающуюся в балансировке каскадов: к схеме ОУ подключают внешний потенциометр или переменный резистор (например, \\( R_{N0} \\) на рис. 11.2), с помощью которого режимы второго и последующих каскадов усилителя изменяются таким образом, что \\( u_{вх} = 0 \\) соответствует \\( u_{вых} = 0 \\)."},{"tag":"входной ток ОУ","text":"Входной ток ОУ. При заземленном неинвертирующем входе влияние входного тока \\( I_{вх} = I_{вх} \\) в схеме масштабного усилителя, показанной на рис. 11.4, \\( a \\), описывается уравнениями\\n\\n\\[ i_1 = u^{-1}/R_1; \\quad i_0 = (u_{вых} - u^{-1})/R_0; \\quad u_{вых} = -k u^{-1}; \\quad i_0 = i_1 + I_{вх}. \\tag{11.29} \\]\\n\\nРис. 11.4. Схемы масштабного усилителя: \\( a - c \\) входными токами ОУ; \\( b - c \\) полной схемой включения ОУ"},{"tag":"ошибка от входного тока","text":"Совместное решение уравнений (11.28) при \\( k \\rightarrow \\infty \\) определяет выходное напряжение, образованное за счет входного тока:\\n\\n\\[ u_{вых} = I_{вх} R_0. \\tag{11.30} \\]\\n\\nВ интегрирующем усилителе с конденсатором в цепи обратной связи \\( Z_0(p) = 1/(pC_0) \\) входной ток интегрируется, а погрешность от входного тока возрастает во времени:\\n\\n\\[ u_{вых}(p) = I_{вх}Z_0(p) = I_{вх}/(pC_0). \\]\\n\\nТаким образом, входной ток приводит к дополнительному смещению выходного напряжения."},{"tag":"компенсация входного тока","text":"Погрешность от тока \\( I_{вх} \\) может быть скомпенсирована за счет использования тока \\( I_{вх}^+ \\). Ток \\( I_{вх} \\) на инвертирующем входе ОУ создает напряжение\\n\\n\\[ u^- = I_{вх}R_0R_1/(R_0 + R_1). \\]\\n\\nЕсли на пути тока \\( I_{вх}^+ \\) включить балластное сопротивление \\( R_6 \\), равное сопротивлению параллельного соединения \\( R_0 \\) и \\( R_1 \\), то образованное напряжение \\( u^+ \\) будет компенсировать напряжение \\( u^- \\):\\n\\n\\[ u^+ = I_{вх}^+R_6 = I_{вх}^+R_0R_1/(R_0 + R_1). \\]\\n\\nВходное напряжение ОУ \\( u_{вх} \\) оу = \\( u^- - u^+ \\) станет равным нулю, и погрешность от входного тока исчезнет. Однако это справедливо только при равенстве токов: \\( I_{вх} = I_{вх}^+ \\). Если токи различаются, то на выходе ОУ будет присутствовать нескомпенсированное выходное напряжение смещения, связанное с _разностью входных токов_:\\n\\n\\[ u_{вых} = \\Delta I_{вх}R_0. \\tag{11.31} \\]\\n\\nВлияние этой погрешности устраняется настройкой нуля ОУ, которую необходимо повторять при изменении номиналов элементов цепи обратной связи."},{"tag":"динамические погрешности ОУ","text":"**Динамические погрешности операционных блоков.** Операционный усилитель при правильно рассчитанных параметрах корректирующих цепей можно считать инерционным звеном с коэффициентом усиления \\( k_0 \\) на нулевой частоте и постоянной времени \\( t_0 \\):\\n\\n\\[ k(p)=k_0/(1+p\\tau_0). \\tag{11.32} \\]\\n\\nЗависимость коэффициента усиления ОУ от частоты приводит к дополнительной частотной зависимости коэффициента передачи операционного блока. Эту зависимость можно определить, подставляя (11.31) в выражение (11.32) для коэффициента передачи схемы с одним входом (n=1):"}]"}],
[{"tag":"коэффициент передачи K(p) операционного блока","text":"\\[ K(p)=\\frac{u_{вых}(p)}{u_{вх}(p)}=-\\frac{Z_0(p)/Z_1(p)}{1+(1/k)[Z_0(p)/Z_1(p)+1]}; \\tag{11.33} \\]\n\\[ K(p)=-\\frac{Z_0(p)/Z_1(p)}{1+[(1+p\\tau_0)/k_0][Z_0(p)/Z_1(p)+1]}. \\tag{11.34} \\]\nПреобразуя (11.33) с учетом (11.7), получим\n\\[ K(p)=-\\frac{k_0^3}{1+k_0^3}i\\frac{Z_0(p)/Z_1(p)}{1+p\\tau_0/(1+k_0\\beta)}. \\tag{11.35} \\]\nПервый сомножитель в (11.34) отражает статическую погрешность, связанную с конечным значением \\( k_0 \\) на нулевой частоте, а второй — дополнительную частотную зависимость коэффициента передачи \\( Z_0(p)/Z_1(p) \\) идеального блока из-за наличия \\( \\tau_0 \\).\nПри больших значениях \\( k_0\\beta \\)\n\\[ K(p)=-\\frac{Z_0(p)/Z_1(p)}{1+p\\tau_0/(1+k_0\\beta)}. \\tag{11.36} \\]\nОтсюда следует, что постоянная времени операционного блока, вносимая инерционностью ОУ, в \\( (1+k_0\\beta) \\) раз меньше постоянной времени ОУ, а граничная частота работы операционного блока выше, чем у ОУ."},{"tag":"частота единичного усиления ОУ","text":"Частота единичного усиления ОУ. Этот параметр используется для оценки граничной частоты операционного блока. В соответствии с (11.31) коэффициент усиления уменьшается при возрастании частоты с постоянной скоростью —20 дБ/декада, т. е. при увеличении частоты в 10 раз коэффициент усиления ОУ уменьшается также в 10 раз. Это позволяет определить значение коэффициента усиления и тем самым оценить погрешности операционного блока на любой частоте. Например, для ОУ с частотой единичного усиления \\( f_i=1 \\) МГц коэффициент усиления на частотах 100 и 10 кГц будет иметь значения 10 и 100 соответственно.\nВ аналоговых ЭВМ для более точной оценки качества операционного блока обычно указывают граничную частоту, при которой ОУ обеспечивает выполнение операции перемены знака при погрешности, не превышающей заданного значения, например 0,1%."},{"tag":"фазовый сдвиг операционного блока","text":"Кроме уменьшения коэффициента усиления с ростом частоты ОУ вносит дополнительный отрицательный сдвиг по фазе выходного напряжения. Анализируя отношение действительных и мнимых частей выражений (11.31) и (11.35), можно установить, что фазовые сдвиги операционного блока уменьшаются в \\( (1+k_0\\beta) \\) раз по сравнению со сдвигами в ОУ и составляют доли секунды."},{"tag":"скорость нарастания выходного напряжения ОУ","text":"Скорость нарастания выходного напряжения ОУ. Этот параметр может быть использован для оценки граничной частоты операционного блока. Допустим, что на выходе блока образуется синусоидальное напряжение: \\( u_{вых} = A \\sin 2\\pi ft \\). Скорость его изменения характеризуется первой производной:\n\\[ du_{вых}/dt = 2\\pi fA \\cos 2\\pi ft \\tag{11.37} \\]\nи имеет максимальное значение, равное\n\\[ (du_{вых}/dt)_{\\text{max}} = 2\\pi fA. \\tag{11.38} \\]\nЕсли величина \\( (du_{вых}/dt)_{\\text{max}} \\) не превышает допустимого для данного ОУ значения \\( \\rho \\), то выходной сигнал образуется без нелинейных искажений и его максимальная частота для заданной амплитуды может быть оценена из выражения\n\\[ f_{\\text{max}} = \\rho/(2\\pi A). \\tag{11.39} \\]\nВыражение (11.38) объясняет также свойственное операционным блокам увеличение граничной частоты при уменьшении амплитуды выходного сигнала.\nПараметр \\( \\rho \\) позволяет оценивать некоторые временные соотношения при применении ОУ в переключательных схемах, но не может быть использован для оценки точности работы операционных блоков."},{"tag":"построение высококачественных схем ОУ","text":"§ 11.4.\n\n**ПОСТРОЕНИЕ ВЫСОКОКАЧЕСТВЕННЫХ СХЕМ ОУ**\nСхемы ОУ с малым смещением нуля. Применение настройки нуля ОУ не является эффективным средством уменьшения влияния напряжения смещения, поскольку при изменении температуры окружающей среды или по истечении определенного времени на выходе ОУ появляется дрейф напряжения смещения. Уменьшение напряжения смещения и его дрейфа бывает чрезвычайно желательным в ряде случаев, например при построении интеграторов для длительного интегрирования сигналов, в схемах выборки — хранения аналоговой информации, при усилении малых сигналов и т. п. В этих случаях в качестве ОУ используют спроектированные специально усилители, в которых напряжение смещения нуля настолько мало, что настройку нуля производить практически не требуется."},{"tag":"схема МДМ-канала и низкое смещение нуля","text":"В основе схемы усилителей с малым смещением нуля лежит схема усилителя напряжения переменного тока, являющегося практически бездрейфовым элементом, так как постоянное напряжение смещения или его низкочастотный дрейф не передаются через переходные RC-цепи. Входной сигнал ОУ, так же как и напряжение смещения, может быть очень низкочастотным. Для усиления такого сигнала на усилителе напряжения переменного тока входной сигнал должен быть преобразован в переменное, а после усиления — снова в постоянное напряжение. Устройства, преобразующие напряжение постоянного тока в напряжение переменного тока, называют модуляторами, а устройства, выполняющие обратное преобразование, — демодуляторами. Усилитель напряжения постоянного тока"}],
[{"tag":"МДМ-канал и смещение","text":"Таким образом, применение МДМ-канала уменьшает напряжение смещения в \\( k_{\\text{МДМ}} \\) раз. При повышении частоты входного сигнала \\( k_{\\text{МДМ}} \\) уменьшается до нуля, а входной сигнал поступает на ОУ через разделительный конденсатор C, увеличивающий входное сопротивление ОУ на низких частотах. При этом параметры всей схемы совпадают с параметрами ОУ.\n\nЗначение напряжения смещения, приведенного ко входу ОУ с МДМ-каналом, определяется в основном параметрами модулятора и составляет единицы — десятки микровольт, что позволяет практически исключить операцию настройки нуля."},{"tag":"усилители с малым смещением нуля","text":"П р и м е ч а н и е . Усилители с малым смещением нуля могут быть построены на основе нескольких стандартных интегральных схем (усилители, ключи), однако известны примеры построения монолитных схем ОУ с малым смещением нуля."},{"tag":"широкополосные операционные усилители","text":"Схемы широкополосных ОУ. Для построения быстродействующих аналоговых ЭВМ необходимо использовать ОУ с частотой единичного усиления не ниже десятков мегагерц, которые способны без самовозбуждения работать в режиме отрицательной обратной связи. Граничная частота работы операционного блока связана с корректирующими \\( R_kC_{k-1} \\) цепями, подключаемыми к схеме ОУ (см. рис. 11.2). Без учета влияния этих цепей передаточную функцию каждого каскада ОУ, изображенного на рис. 11.2, можно приближенно записать в виде \\[ k_i(p) = k_{i0}/(T_i p + 1), \\] а передаточную функцию \\( n \\)-каскадного усилителя с разомкнутой цепью обратной связи как \\[ k(p) = k_1(p)k_2(p) \\ldots k_n(p) = (k_{10}k_{20} \\ldots k_{n0})/[(T_1 p + 1)(T_2 p + 1) \\ldots (T_n p + 1)], \\] где \\( k_{i0} \\) — коэффициент усиления i-го каскада на нулевой частоте: \\( T_i \\) — постоянная времени i-го каскада. При увеличении частоты входного сигнала значение коэффициента усиления уменьшается до нуля, а сдвиг по фазе накапливается до больших отрицательных значений — \\( n \\cdot 90^\\circ \\). Из-за большого усиления на нулевой частоте сдвиг по фазе с ростом частоты успевает раньше достигнуть значения 180°, чем модуль коэффициента усиления уменьшится до 1, т. е. критерий устойчивости Найквиста не выполняется и ОУ в режиме обратной связи самовозбуждается. Для обеспечения устойчивости в схему ОУ вводят корректирующие цепи, которые так деформируют амплитудно-частотную и фазочастотную характеристики, что на частоте единичного усиления сдвиг по фазе становится меньше 180°. Передаточная функция усилителя приобретает при этом вид (11.31), а частота единичного усиления уменьшается на несколько порядков по сравнению с тем же параметром некорректированного усилителя. Даже тщательный расчет или подбор корректирующих цепей не позволяет получить граничную частоту работы операционных блоков больше нескольких килогерц при погрешности выполнения операций не хуже 0,1%.\n\nДля построения широкополосных ОУ необходимо применять такие схемы, в которых с ростом частоты не происходило бы накопление сдвигов по фазе отдельных каскадов и общий сдвиг по фазе оставался бы небольшим. Построенные по таким схемам усилители используют усилительные каскады с параллельными каналами (рис. 11.7a). Выходной сигнал образуется суммированием выходного напряжения усилительного каскада и входного напряжения, поступающего через параллельный канал непосредственно на выход схемы.\n\nПередаточная функция такой схемы имеет вид\n\n\\[ W(p) = 1 + K(p). \\tag{11.40} \\]\n\nЕсли усилительный каскад является инерционным звеном с передаточной функцией \\( K(p) = K_0/(T_p + 1) \\), то\n\n\\[ W(p) = 1 + \\frac{K_0}{T_p + 1} = (K_0 + 1) \\frac{[T/(K_0 + 1)]p + 1}{T_p + 1}. \\tag{11.41} \\]\n\nАнализируя (11.40), нетрудно заметить, что коэффициент усиления схемы с параллельным каналом с увеличением частоты уменьшается до 1, а сдвиг по фазе не превышает \\(-90^\\circ\\) на любых частотах. Схема широкополосного усилителя с параллельными каналами приведена на рис. 11.7,6. Передаточная функция такого усилителя имеет вид\n\n\\[ k(p) = u_{bx}(p)/u_{bx}(p) = \\{ [K_1(p) + 1]K_2(p) + 1\\}K_3(p). \\tag{11.42} \\]\n\nПри рациональном выборе параметров усилительных каскадов \\( K_{oi} \\) и \\( T_i \\) можно добиться такой работы схемы,\nчто в определенном диапазоне частот сдвиги по фазе вносятся лишь одним каскадом и их накопления не происходит. Показано, что сдвиг по фазе не превышает \\(-90^\\circ\\) во всем диапазоне частот, если выполняется условие\n\n\\[ T_i = K_{0i} T_{i+1}, \\tag{11.43} \\]\n\nгде \\( T_i \\) и \\( T_{i+1} \\) — постоянные времени предыдущего и последующего каскадов соответственно; \\( K_{0i} \\) — коэффициент усиления предыдущего каскада на нулевой частоте.\n\nШирокополосный усилитель может быть построен на нескольких микросхемах дифференциальных каскадов или операционных усилителей, их два входа обеспечивают суммирование выходных и входного напряжения. Параллельные каналы реализуются на дифференцирующих \\( RC\\)-цепях с большими постоянными времени (\\( RC \\gg T_i \\)), которые исключают передачу постоянной составляющей с каскада на каскад.\n\nКак правило, в схему вводятся 1—2 параллельных канала и корректирующие \\( RC \\)-цепи, влияние которых существенно ослабляется. Частота единичного усиления широкополосных усилителей составляет десятки мегагерц, а граничная частота работы операционных блоков на основе таких \\( OV \\) — десятки — сотни килогерц при погрешности не хуже \\( 1\\% \\).\n\nНекоторые монолитные интегральные схемы \\( OV \\), например \\( OV101A \\) и \\( OV108 \\), имеют выводы с промежуточных каскадов, что позволяет организовать параллельный канал. Схема \\( OV108 \\) с параллельным каналом (\\( C_1 \\)), корректирующей цепью (\\( R_2C_2 \\)) и внешним корректирующим конденсатором (\\( C_0 \\)) приведена на рис. 11.7,8."},{"tag":"программируемые операционные усилители","text":"Схемы программируемых \\( OV \\). Создание монолитных интегральных схем \\( OV \\), обладающих одновременно хорошими статическими и динамическими параметрами, является сложной технической задачей. Однако существуют специальные схемы программируемых усилителей, параметры которых можно изменять в зависимости от конкретного применения.\n\nПрограммируемый \\( OV \\) (рис. 11.8) управляется током уставки \\( i_{ycr} \\), который подстраивает внутренние источники тока в усилительных каскадах и позволяет регулировать такие параметры \\( OV \\), как входной ток, частота единичного усиления и скорость нарастания.\n\nМалым значениям тока \\( i_{ycr} \\), как правило, сопутствуют хорошие статические характеристики, при больших значениях тока \\( i_{ycr} \\) улучшаются динамические характеристики.\n\nПрограммируемый усилитель µA776, например, при \\( i_{уст}=1,5 \\ \\text{мкА} \\) имеет \\( I_{\\text{вх}}=10 \\ \\text{нА}, \\ f_1=0,2 \\ \\text{МГц} \\) и \\( \\rho=0,1 \\ \\text{В/мкс} \\). Увеличение тока уставки до \\( i_{уст}=15 \\ \\text{мкА} \\) изменяет параметры усилителя до следующих значений: \\( I_{\\text{вх}}=50 \\ \\text{нА}, \\ f_1=-1 \\ \\text{МГц}, \\ \\rho=0,7 \\ \\text{В/мкс} \\).\n\nЕсли изменять значение тока \\( i_{уст} \\), то параметры усилителя можно перестраивать в процессе работы. Это позволяет строить на основе программируемых ОУ управляемые генераторы напряжения, схемы запоминания аналоговой информации и другие блоки."},{"tag":"внешняя цепь операционных усилителей","text":"ЭЛЕМЕНТЫ ВНЕШНЕЙ ЦЕПИ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ\nВо внешней цепи ОУ применяются разнообразные элементы, определяющие конкретный вид математической операции, которую выполняет данный операционный блок.\n\nОперационные реакторы и конденсаторы используются в линейных операционных блоках, выполняющих операции интегрирования, суммирования, перемены знака. Операционные потенциометры выполняют операцию умножения на постоянный коэффициент и используются как самостоятельные элементы или в составе операционных блоков для настройки их параметров. К этим элементам предъявляются повышенные требования по точности и стабильности."}]"}],
[{"tag":"нелинейные элементы операционных усилителей","text":"Для выполнения нелинейной математической операции функционального преобразования совместно с ОУ используются диоды и кремниевые стабилитроны, что позволяет воспроизводить нелинейные зависимости наперед заданного типа.\\n\\nВходным элементом ОУ в устройствах цифро-аналогового преобразования являются реакторные матрицы, изготовление которых в виде интегральных микросхем также позволяет считать их элементами аналоговых ЭВМ."},{"tag":"операционные потенциометры","text":"Потенциометр (рис. 12.1, а) представляет собой регулируемый делитель напряжения с подвижным скользящим контактом. Его можно использовать как самостоятельный элемент для выполнения операции умножения на постоянный коэффициент а в пределах от 0 до 1. При использовании потенциометров для настройки или установки коэффициентов передачи сумматоров и интеграторов их включают на входах операционных блоков так, как показано на рис. 12.1,6. Электрическое сопротивление потен"}],
[{"tag":"отношение R1C1 к R0C0 и фазовый сдвиг","text":"При \\( R_1 C_1 > R_0 C_0 \\) с ростом частоты увеличиваются коэффициент передачи и положительный сдвиг по фазе выходного напряжения относительно входного, а при \\( R_1 C_1 < R_0 C_0 \\) коэффициент передачи уменьшается и появляется отрицательный сдвиг по фазе."},{"tag":"подстройка конденсаторов для компенсации паразитных емкостей","text":"Иногда в схему (рис. 12.2, в) включают подстроечные конденсаторы \\( C_1 \\) и \\( C_0 \\) и экспериментально при синусоидальном входном сигнале настраивают значения емкостей таким образом, чтобы с учетом паразитных монтажных емкостей и собственных емкостей резисторов выполнялось условие: \\( R_1C_1 = R_0C_0 \\). В этом случае коэффициент передачи и дополнительный сдвиг по фазе не зависят от частотных свойств резисторов. Недостаток такого метода — необходимость подстройки конденсаторов при замене одного из резисторов для получения нового значения коэффициента передачи."},{"tag":"коэффициент передачи интегратора с паразитной емкостью","text":"Рассмотрим влияние паразитной емкости операционного резистора в схеме интегратора (рис. 12.2, г). Коэффициент передачи этой схемы можно представить в виде суммы двух слагаемых: \\[K(p) = -(1 + R_1C_1p)/(R_1Cp) = -1/(R_1Cp) - C_1/C,\\] первое из которых характеризует точное значение коэффициента передачи, а второе — погрешность."},{"tag":"погрешность интегратора при скачкообразном входе","text":"При скачкообразном изменении входного напряжения на значение \\( \\Delta u_{вх} \\) на выходе интегрирующего усилителя появится погрешность в виде скачка выходного напряжения \\[\\Delta u_{вых} = -(C_1/C)\\Delta u_{вх}.\\]"},{"tag":"влияние емкости C1 на точность быстродействующих схем","text":"Емкость \\( C_1 \\) влияет на точность в быстродействующих схемах, где значения постоянной времени \\( R_1C \\) должны быть малы. Из-за ограниченной мощности операционных блоков уменьшение \\( R_1C \\) проводится за счет \\( C \\), что увеличивает динамическую погрешность."},{"tag":"нестабильность операционных резисторов и необходимость проверки","text":"Нестабильность операционных резисторов и конденсаторов служит источником случайной погрешности операционных блоков. И хотя заметные изменения номиналов происходят в течение времени, гораздо более длительного, чем время решения одной задачи, для устранения этой погрешности требуется периодическая проверка и в случае необходимости подстройка номинальных значений или замена элементов."},{"tag":"влияние монтажа и экранирования на погрешность ОУ","text":"Источником погрешности может оказаться и некачественный монтаж элементов цепи обратной связи. При расположении их на большом расстоянии от входа операционного усилителя, что увеличивает длину соединительных проводов, возможно появление наводок и утечек на входную цепь ОУ. Для их исключения входная цепь ОУ обычно монтируется экранированным проводом, т. е. проводом, помещенным в металлическую заземленную оплетку (экран)."},{"tag":"диоды и кремниевые стабилитроны","text":"§ 12.5. ДИОДЫ И КРЕМНИЕВЫЕ СТАБИЛИТРОНЫ"},{"tag":"применение нелинейных элементов в операционных блоках","text":"Для построения нелинейных операционных блоков аналоговых ЭВМ и ряда специальных схем применяют операционные усилители, в цепи обратной связи которых включены элементы с нелинейными характеристиками выход — вход. Часто такими элементами бывают диоды и кремниевые стабилитроны. В различных схемах используют либо естественную нелинейность вольт-амперных характеристик этих элементов, либо различие электрических свойств при изменении полярности приложенного к ним напряжения. Рассмотрим некоторые применения диодов и кремниевых стабилитронов."},{"tag":"вольт-амперная характеристика диода","text":"Диоды. В схеме, показанной на рис. 12.3, a, в качестве элемента цепи обратной связи использован кремниевый диод, вольт-амперная характеристика которого описывается выражением \\[i = I_0 (e^{u/mq_T} - 1),\\] где \\( i \\) — ток через диод; \\( I_0 \\) — тепловой ток; \\( u \\) — падение напряжения на диоде; \\( m \\) — постоянный коэффициент; \\( q_T \\) — температурный потенциал."},{"tag":"логарифмический преобразователь на диоде","text":"При относительно большом значении \\( u \\), когда \\( e^{u/mq_T} \\gg 1 \\), \\[i_1 = u_{\\text{вх}} / R_1 ; i_0 = -I_0 e^{-u_{\\text{вых}} / mq_T}; i_1 = i_0 ; u_{\\text{вх}} = -I_0 R_1 e^{-u_{\\text{вых}} / mq_T}.\\] Выходное напряжение связано с входным логарифмической зависимостью \\[u_{\\text{вых}} = a \\lg (u_{\\text{вх}}/I_0 R_1),\\] где \\( a = -2,3mq_T \\) — постоянный коэффициент."},{"tag":"использование диода и резистора для экспоненциальной зависимости","text":"Если диод и резистор поменять местами, то схема будет воспроизводить экспоненциальную зависимость выходного напряжения от входного."},{"tag":"мультипликатор на основе логарифмических свойств","text":"Такие специализированные функциональные преобразователи, воспроизводящие одну фиксированную нелинейную зависимость, можно использовать при построении блоков перемножения, реализующих зависимость \\[\\lg (xy) = \\lg x + \\lg y.\\]"},{"tag":"диодный элемент как суммирующий усилитель","text":"Диодные элементы. Схема диодного элемента, показанная на рис. 12.3, б, имеет кусочно-ломаную характеристику выход — вход, изображенную на рис. 12.3, в. В цепи обратной связи ОУ всегда включен резистор \\(R_0\\), либо через открытый диод \\(Д_1\\) для отрицательного выходного напряжения ОУ, либо через диод \\(Д_2\\) для положительного \\(u_{\\text{вых ОУ}}\\). В связи с этим схема работает как суммирующий усилитель, для которого \\[u_{\\text{вых ОУ}} = -\\frac{R_0}{R_1} u_{\\text{вх}} + \\frac{R_0}{R_2} U_0 = -\\frac{R_0}{R_1} \\left( u_{\\text{вх}} - \\frac{R_1}{R_2} U_0 \\right).\\] Диод \\(Д_1\\) не пропускает положительное напряжение ОУ на выход диодного элемента, и его характеристика выход — вход расположена только в четвертом квадрате плоскости \\(u_{\\text{вх}} - u_{\\text{вых}}\\)."},{"tag":"параметры диодного элемента","text":"Параметры диодного элемента (напряжение ограничения \\(u_{\\text{вх0}}\\) и тангенс угла наклона характеристики tgφ) регулируются независимо друг от друга в соответствии с выражениями \\[u_{\\text{вх0}} = (R_1/R_2) U_0; \\quad \\operatorname{tg} φ = -R_0 / R_1.\\]"},{"tag":"универсальные функциональные преобразователи с диодными элементами","text":"Диодные элементы применяются в универсальных функциональных преобразователях для воспроизведения нелинейных зависимостей \\(u_{\\text{вых}} = f(u_{\\text{вх}})\\). Схема функционального преобразователя (рис. 12.4, а) содержит несколько диодных элементов \\(ДЭ_i\\) и суммирующий усилитель. Суммируя характеристики отдельных диодных элементов, отличающиеся параметрами \\(u_{\\text{вхi0}}\\) и tgφ_i, можно получить изображенную на рис. 12.4, б зависимость \\(u_{\\text{вых}} = f(u_{\\text{вх}})\\), являющуюся кусочно-линейной аппроксимацией некоторой функции \\(y = f(x)\\). Точность представления данной функции зависит от количества диодных элементов, число которых в функциональных преобразователях 10—20."}]"}],
[
    {
        "tag": "статические погрешности диодного элемента",
        "text": "Статические погрешности диодного элемента связаны с нелинейностью вольт-амперной характеристики диода и качеством операционного усилителя и его цепи обратной связи. В соответствии с вольт-амперной характеристикой диод имеет некоторую зону нечувствительности и пропускает ток, когда приложенное к нему напряжение превышает \\(0,2—0,5\\) В. В схеме, изображенной на рис. 12."}],
[{"tag":"параллельный ключ","text":"**Параллельный ключ** (рис. 13.1,в) в открытом состоянии \\( S = 1\\) шунтирует цепь нагрузки, и \\( u_{\\text{вых}} = 0 \\), а в закрытом состоянии сигнал на входе передается на выход."},{"tag":"последовательно-параллельный ключ","text":"**Последовательно-параллельные ключи** состоят из двух ключей, управляемых сигналами \\( S \\) и \\( \\overline{S} = 1 - S \\), так что один из ключей всегда открыт, а другой — закрыт. На выходе такой схемы при \\( S = 1\\), \\( u_{\\text{вых}} = u_{\\text{вх1}}\\), а при \\( S = 0\\), \\( u_{\\text{вых}} = u_{\\text{вых2}}\\). Если подать лишь один входной сигнал \\( u_{\\text{вх1}}\\), а сигнал \\( u_{\\text{вх2}}\\) сделать равным нулю, то схема последовательно-параллельного ключа является комбинацией схем, представленных на рис. 13.1, б, в. Такой ключ по принципу действия аналогичен одинарному последовательному или параллельному ключу, но по сравнению с ними обладает более высокой точностью."},{"tag":"управление режимами интегратора","text":"Управление режимами работы интегратора. Интегрирующий усилитель в составе аналоговой ЭВМ при решении дифференциальных уравнений работает в трех основных режимах: 1) задание начальных условий; 2) интегрирование; 3) фиксация решения. Изменение режимов работы в схеме интегратора (рис. 13.2,а) осуществляется двумя ключами."},{"tag":"режим задания начальных условий интегратора","text":"В режиме задания начальных условий управляющие сигналы \\( S_1 = 0 \\) и \\( S_2 = 1 \\) отключают цепь подачи входного напряжения \\( u_{\\text{вх}} \\) и включают цепь задания начальных условий от регулируемого источника напряжения \\( U_{\\text{ну}} \\). Схема становится инерционным звеном с передаточной функцией\n\n\\[K(p) = -\\frac{R_0}{R_1} \\cdot \\frac{1}{1 + R_0 C_0 p}.\\]"},"tag":"зарядка конденсатора в интеграторе","text":"По истечении времени \\( \\Delta t \\approx 5R_0 C_0 \\) конденсатор \\( C_0 \\) зарядится и на выходе интегратора будет установлено напряжение начальных условий \\( U_{\\text{вых.ну}} = -(R_0/R_1) U_{\\text{ну}} \\)."},{"tag":"режим интегрирования","text":"Режим интегрирования начинается с момента времени \\( t = 0 \\), когда \\( S_1 = 0\\), а \\( S_2 = 0\\). Ключ 1 подает на интегратор входное напряжение \\( u_{\\text{вх}}\\), а ключ 2 отключает цепь задания начальных условий, однако конденсатор \\( C_0 \\) заряжен до напряжения \\( U_{\\text{вых.ну}} \\). Выходное напряжение изменяется по закону\n\n\\[u_{\\text{вых.ну}} = -\\frac{1}{R_{\\text{вх}} C_0} \\int_0^t u_{\\text{вх}} dt + U_{\\text{вых.ну}}.\\]"},{"tag":"режим фиксации решения","text":"В режиме фиксации решения проводят измерение результатов интегрирования. При подаче через время \\( T \\) после начала интегрирования управляющих сигналов \\( S_1 = 0\\), \\( S_2=0\\) входное напряжение отключается, процесс интегрирования останавливается, а интегратор запоминает и хранит на выходе напряжение \\( u_{\\text{вых}}(T) \\). После этого процесс интегрирования можно продолжить или окончить, вернув интегратор в режим задания начальных условий. Управление ключами и режимами работы осуществляется устройством управления аналоговой ЭВМ."},{"tag":"изменение коэффициента передачи","text":"Изменение коэффициента передачи. В схеме, показанной на рис. 13.2.б, с помощью ключей можно управлять состоянием входной цепи суммирующего усилителя, что широко используется при построении разнообразных устройств и блоков."},{"tag":"цифро-аналоговое преобразование","text":"При цифро-аналоговом преобразовании на аналоговый вход подается опорное напряжение \\( u_{\\text{вх}}=U_{\\text{оп}} \\), а входные сопротивления \\( R_i \\) устанавливают в зависимости от номера входа равными \\( R_i=R_0 2^{i-1} \\). Выходное напряжение сумматора определяется выражением\n\n\\[u_{\\text{вых}}=-U_{\\text{оп}}\\sum_{i=1}^{n}\\frac{R_0}{R_i} S_i=-U_{\\text{оп}}\\sum_{i=1}^{n}2^{i-i}S_i=\\]\n\n\\[=-2U_{\\text{оп}}\\left(\\frac{1}{2} S_1+\\frac{1}{4} S_2+\\ldots+\\frac{1}{2^n} S_n\\right)\\]\n\nи пропорционально входному цифровому коду."},{"tag":"настройка коэффициента передачи масштабного усилителя","text":"Эта же схема может быть использована для автоматической настройки коэффициента передачи масштабного усилителя. В этом случае \\( u_{\\text{вых}} \\) и \\( u_{\\text{вх}} \\) связаны соотношением \\( u_{\\text{вых}}=-K u_{\\text{вх}}=-(R_0/R_{\\text{вх.экв}}) u_{\\text{вх}} \\), а эквивалентное входное сопротивление \\( R_{\\text{вх.экв}} \\) и тем самым коэффициент передачи устанавливаются с помощью цифрового кода."},{"tag":"аналогово-цифровой блок перемножения","text":"При одновременном изменении \\( u_{\\text{вх}} \\) и управляющего кода схема представляет собой аналого-цифровой блок перемножения, выходное напряжение которого пропорционально произведению двух сомножителей, представленных аналоговым напряжением и цифровым кодом."},{"tag":"аналого-цифровые преобразователи и генераторы функций","text":"На основе этой схемы можно также строить аналого-цифровые функциональные преобразователи и генераторы функций времени."},{"tag":"схема выборки‑хранения","text":"Схемы выборки—хранения. Для запоминания мгновенных значений или квантования сигналов используется схема, показанная на рис. 13.2,в. При \\( S=1 \\) напряжение на конденсаторе \\( u_c \\) совпадает с \\( u_{\\text{вх}} \\), а при \\( S=0 \\) конденсатор хранит значение напряжения, которое было на нем в момент размыкания ключа. Выходная часть схемы представляет собой повторитель напряжения \\( (u_{\\text{вых}} = u_c) \\) с большим входным сопротивлением для исключения разряда конденсатора в режиме хранения. При следующей подаче управляющего сигнала \\( S = 1 \\) схема опять будет отслеживать входное напряжение."},{"tag":"аналоговый ключ","text":"**СХЕМЫ И ПАРАМЕТРЫ КЛЮЧЕЙ**\n\nАналоговый ключ содержит переключающий элемент, обеспечивающий передачу сигнала со входа на выход ключа (цепь коммутации), и схему управления, согласующую уровни входных логических сигналов с уровнем напряжений или токов, необходимых для поддержания замкнутого или разомкнутого состояния переключающего элемента. В качестве переключающих элементов используют реле, диоды, биполярные и полевые транзисторы. Конкретный тип элемента в основном определяет параметры аналогового ключа. Идеальный ключ должен обладать нулевым омическим сопротивлением в замкнутом состоянии и бесконечно большим сопротивлением в разомкнутом состоянии, причем изменение состояния должно осуществляться мгновенно. Реальные ключи характеризуются системой параметров, которые иллюстрируются эквивалентной схемой на рис. 13.3, где идеальный ключ представлен в виде контакта \\( K \\)."},{"tag":"прямое сопротивление","text":"**Прямое сопротивление \\( R_{\\text{пр}} \\).** Это омическое сопротивление открытого ключа \\( (S = 1) \\), значение которого зависит от типа переключающего элемента, режимов его работы и имеет значение от долей ома до сотен ом."},{"tag":"остаточное напряжение","text":"**Остаточное напряжение \\( e_0 \\).** Оно определяется падением напряжения на открытом ключе при нулевом токе через ключ. Для различных типов ключей величина \\( e_0 \\) составляет от нуля до десятков милливольт."},{"tag":"обратное сопротивление","text":"**Обратное сопротивление \\( R_{\\text{обр}} \\).** Это омическое сопротивление закрытого ключа. Оно определяет степень развязки входного и выходного сигналов и составляет единицы — сотни мегом."},{"tag":"обратный ток","text":"**Обратный ток \\( i_{\\text{обр}} \\).** Это ток утечки закрытого ключа, значение которого определяется типом ключевого элемента и лежит в пределах от единиц наноампер до единиц микроампер."},{"tag":"время включения и выключения","text":"**Время включения \\( t_{\\text{вкл}} \\) и выключения \\( t_{\\text{выкл}} \\).** Они характеризуют длительность перехода ключа из закрытого состояния в открытое и наоборот, составляющее от единиц наносекунд до единиц микросекунд. Эти параметры связаны с постоянными времени \\( R_{\\text{пр}}C_1 \\) и \\( R_{\\text{обр}}C_2 \\), причем последняя часто является определяющей, так как перезаряд емкости \\( C_2 \\) происходит через большое сопротивление \\( R_{\\text{обр}} \\). Сумма этих постоянных времени определяет быстродействие аналогового ключа."}]"}],
[{"tag":"параметры аналоговых ключей","text":"К параметрам ключей также относятся диапазон изменения коммутируемых напряжений (или токов), величины входных логических уровней, характеризующие цепь управления и совместимость ключа с серийными логическими схемами, напряжения питания, мощность рассеяния, диапазон рабочих температур и др."},{"tag":"элементы аналоговых ключей","text":"В качестве переключающих элементов аналоговых ключей используются контакты реле, диоды, транзисторы биполярные и полевые, оптроны."},{"tag":"релейные (электромеханические) ключи","text":"Рассмотрим основные схемы аналоговых ключей. Электромеханические ключи (реле). Они имеют практически идеальные статические характеристики. Сопротивление замкнутого контакта составляет единицы миллиом, обратное сопротивление ключа для разомкнутого контакта — десятки — сотни мегом, остаточное напряжение и обратный ток отсутствуют. Значения коммутируемых токов и напряжений лежат в широких пределах. Область применения ключей ограничена их невысокими динамическими свойствами. Время включения и выключения такого ключа определяется переходом контакта из одного положения в другое и составляет не менее 1 мс (уменьшение времени до 100 мкс достигается при использовании герметизированных магнитоуправляемых контактов). Кроме низкого быстродействия к недостаткам электромеханических ключей относятся их невысокая надежность, значительная масса и габариты. Реле применяются в вспомогательных цепях и цепях управления медленными аналоговыми вычислениями."},{"tag":"диодные ключи","text":"Диодные ключи. Эти ключи были первыми полупроводниковыми приборами, обеспечившими высокую скорость переключения и точность. Быстродействие диодов с \\( p-n \\)-переходом ограничивается накоплением носителей в базе диода и временем перезаряда паразитных емкостей. Современные быстродействующие планарные диоды с временем восстановления порядка 1 нс позволяют строить токовые ключи с временем включения — выключения менее 100 нс. В диодах с барьером Шоттки отсутствует инжекция неосновных носителей, поэтому их быстродействие ограничивается только барьерной емкостью, перезаряд которой дает выбросы тока длительностью до 0,5 нс. Наибольшее распространение получили диодные мостовые ключи. На рис. 13.4 показана схема четырехдиодного мостового ключа напряжения, управляемого разнополярными сигналами \\( +U_s \\) и \\( -U_s \\). При подаче сигналов с полярностью, указанной на рис. 13.4, диоды \\( Д_1 - Д_4 \\) открыты, и \\( u_{\\text{вх}} \\) передается на выход. Изменение полярности управляющих сигналов приводит к закрытию диодов, и ключ пере"}],
[
    {
        "tag": "параметры переключения коммутаторов",
        "text": "Некоторые типы коммутаторов при переключении допускают кратковременное прохождение двух входных сигналов на выход. Это явление оценивается *временем перекрытия каналов*. В коммутаторах достигаются следующие значения параметров переключения: время обращения составляет 500 нс при задержке переключения 80 нс для защищенных схем и 250 нс при времени перекрытия каналов 100 нс. Для расчета временных характеристик коммутатора и оценки погрешностей параметры переключения дополняются входной емкостью закрытого ключа (не более 50 пФ), выходной емкостью (десятки пикофарад) и проходной емкостью между входами и выходом коммутатора."
    },
    {
        "tag": "многоканальные коммутаторы",
        "text": "Многоканальные коммутаторы строятся, как правило, на МДП-транзисторах. Число каналов достигает 16, однако наибольшее распространение получили \\(4-6\\)-канальные коммутаторы, что определяется ограниченным числом выводов корпуса стандартной микросхемы."
    },
    {
        "tag": "мультиплексоры",
        "text": "Коммутаторы могут быть построены на основе интегральных схем ключей (см. § 13.2). В этом случае ключи необходимо дополнить дешифратором цифрового входного сигнала и схемами согласования уровней. Более сложную схему имеет четырехканальный коммутатор типа MM454F, содержащий ключевые усилители управления и счетчик, последовательно переключающий каналы. 16-канальный мультиплексор типа HI-506A управляется 4-разрядным кодом, который через дешифратор открывает один из 16 каналов аналогового сигнала. Переключение каналов в зависимости от кода может происходить в любой последовательности. Параметры этого мультиплексора следующие: \\(R_{\\text{пр}}=1,5 \\; \\text{кОм}, \\; i_{\\text{ут.откр}}=500 \\; \\text{нА}, \\; i_{\\text{ут.закр}}=500 \\; \\text{нА}, \\; t_0=500 \\; \\text{нс}\\)."
    },
    {
        "tag": "динамические свойства многоканальных коммутаторов",
        "text": "При увеличении числа каналов коммутатора наблюдается ухудшение динамических свойств из-за возрастания выходной емкости, так как емкости отдельных каналов подключаются к общей выходной шине. Для уменьшения времени обращения используют многоступенчатую структуру коммутаторов."
    },
    {
        "tag": "двухступенчатый коммутатор",
        "text": "В литературе описан 256-канальный коммутатор, содержащий 16 шт. 16-канальных коммутаторов, выходы которых объединяются на общую выходную шину также через 16-канальный коммутатор. Время обращения двухступенчатого коммутатора составляет 815 нс по сравнению с 3 мкс в случае объединения выходов 16 коммутаторов на общую выходную шину."
    },
    {
        "tag": "перспективные конструкции коммутаторов",
        "text": "Перспективным является построение коммутаторов на комплементарных МДП-структурах. Такие коммутаторы обладают меньшим временем обращения (до 250 нс) и двунаправленными свойствами, т. е. одинаково хорошо передают сигнал в обоих направлениях. На их основе можно строить не только мультиплексоры, но и демультиплексоры."
    },
    {
        "tag": "демультиплексоры",
        "text": "Входной сигнал демультиплексора в зависимости от кода передается на один из \\( n \\) выходов, что позволяет разделить большое число аналоговых сигналов, передаваемых по единственному каналу связи многоканальных телеметрических и вычислительных комплексов."
    },
    {
        "tag": "компараторы - общие свойства",
        "text": "В аналоговых и аналого-цифровых ЭВМ, устройствах автоматики, схемах обработки аналоговой информации часто возникает необходимость сравнения напряжений или преобразования их в цифровую форму. Для этой цели используются элементы, вырабатывающие при равенстве двух напряжений цифровой сигнал, который может быть использован в системах управления аналоговой ЭВМ для организации операций условного перехода, изменения коэффициентов передачи отдельных целей, режимов работы операционных блоков, выработки сигналов прерывания вычислительного процесса в аналого-цифровой ЭВМ."
    },
    {
        "tag": "компаратор - определение",
        "text": "Компаратор — элемент, выполняющий логическую операцию сравнения аналоговых величин, представленных электрическими напряжениями."
    },
    {
        "tag": "входы и выходы компаратора",
        "text": "Компаратор (рис. 14.1,а) имеет два равноценных входа, на которые подаются произвольные напряжения постоянного или переменного тока \\( u_{\\text{вх1}} \\) и \\( u_{\\text{вх2}} \\). Выходное напряжение \\( u_{\\text{вых}} \\) принимает одно из двух значений \\( U^0 \\) или \\( U^1 \\) в зависимости от входных напряжений:\\n\\n\\[u_{\\text{вых}} = \\begin{cases} U^1 \\text{ при } u_{\\text{вх1}} > u_{\\text{вх2}}, \\\\ U^0 \\text{ при } u_{\\text{вх1}} < u_{\\text{вх2}}. \\end{cases}\\]"
    },
    {
        "tag": "характеристика идеального компаратора",
        "text": "Характеристика «выход — вход» идеального компаратора показана на рис. 14.1,б."
    },
    {
        "tag": "выходные уровни компаратора",
        "text": "Компаратор является аналого-цифровым элементом, имеющим аналоговые входы и цифровой выход. Уровни выходного напряжения \\( U^0 \\) и \\( U^1 \\) можно рассматривать как нулевой и единичный уровни выходной логической переменной S:\\n\\n\\[S = \\begin{cases} \\langle 0 \\rangle \\text{ при } (u_{\\text{вх1}} - u_{\\text{вх2}}) < 0; \\\\ \\langle 1 \\rangle \\text{ при } (u_{\\text{вх1}} - u_{\\text{вх2}}) > 0. \\end{cases}\\]"
    },
    {
        "tag": "примеры использования компараторов",
        "text": "Преобразование напряжений во времени и интервал. Для преобразования входного напряжения \\( u_x \\) в длительность или скважность прямоугольных импульсов компаратор сравнивает его с пилообразным напряжением \\( u_\\text{п} \\) (рис. 14.2,а). Если частота пилообразного напряжения (рис. 14.2,б) гораздо выше частоты сигнала \\( u_x \\), то в течение одного периода \\( T \\) значение \\( u_x \\) можно считать постоянным. Тогда длительность \\( \\tau \\) и скважность \\( Q \\) прямоугольных импульсов будут пропорциональны входному напряжению \\( u_x \\):\\n\\n\\[\\tau = (T/A)u_x; \\quad Q = \\tau/T = (1/A)u_x.\\]\\n\\nПреобразование напряжения в скважность импульсов используется в аналоговых схемах перемножения времяимпульсного типа (рис. 14.2,a). В этих схемах компаратор управляет ключом, на выходе которого в течение времени \\( \\tau \\) присутствует сигнал \\( u_y \\), а в оставшуюся часть периода \\( T - \\tau \\) сигнал отсутствует:\\n\\n\\[u_y S = \\begin{cases} u_y \\text{ при } 0 \\leq t \\leq \\tau; \\\\ 0 \\text{ при } \\tau < t < T. \\end{cases}\\]\\n\\nСреднее значение сигнала с ключа, выделяемое фильтром низких частот (ФНЧ), пропорционально произведению входных напряжений \\( u_x \\) и \\( u_y \\):\\n\\n\\[u_{\\text{вых}} = \\frac{1}{T} \\int_0^T u_y S dt = \\frac{1}{T} \\int_0^\\tau u_y dt = u_y \\frac{\\tau}{T} = \\frac{u_x u_y}{A}.\\]\\n\\nАналого-цифровое преобразование. На рис. 14.3 приведена схема аналого-цифрового преобразователя следящего типа. Выходной код с реверсивного счетчика \\( C_u \\) схемы преобразуется цифро-аналоговым преобразователем ЦАП в напряжение \\( u \\), сравниваемое с \\( u_{\\text{вх}} \\). В зависимости от знака разности \\( u_{\\text{вх}} - u \\) синхроимпульсы \\( C \\) поступают на один из входов счетчика и изменяют его содержимое так, чтобы код соответствовал напряжению \\( u_{\\text{вх}} \\).\\n\\nСтатистическая обработка информации. Компараторы можно использовать при построении гистограмм случайных процессов. Оценка вероятности нахождения реализации случайного процесса \\( x(t) \\) между уровнями \\( a \\) и \\( b \\) на рис. 14.4,а проводится в соответствии с выражением."
    }
],
[{"tag":"оценка вероятности с помощью компаратора","text":"\\\\[P[a \\leq x \\leq b] = \\frac{1}{T} \\sum_{i=1}^{n} \\Delta t_i,\\\\] где \\( \\Delta t_i \\) — интервалы времен пребывания \\( x(t) \\) в коридоре \\([a, b]\\); \\( T \\) — время наблюдения процесса. Для фиксации временных интервалов \\( \\Delta t_i \\) можно использовать схему, показанную на рис. 14.4,б. Сигнал «1» появляется на выходе компаратора \\( I \\) при \\( u_x < U_b \\) и на выходе компаратора \\( 2 \\) при \\( u_x > U_a \\). Единичный уровень на выходе схемы \\( M \\) соответствует пребыванию \\( u_x \\) в зоне \\([U_a, U_b]\\) и может быть использован для вычисления оценки вероятности."},{"tag":"идеальный компаратор и его характеристики","text":"На характеристике «выход — вход» идеального компаратора, изображенной на рис. 14.1,б, можно выделить участки, отражающие различные состояния схемы. При отрицательных или положительных значениях \\( u_{\\text{вх1}} - u_{\\text{вх2}} \\) напряжение \\( u_{\\text{вых}} \\) компаратора сохраняет постоянное значение \\( U^0 \\) или \\( U^1 \\), а значение \\( u_{\\text{вх1}} - u_{\\text{вх2}} = 0 \\) соответствует переходу компаратора из одного состояния в другое. Вертикальный наклон характеристики, дающий скачкообразное изменение выходного напряжения при бесконечно малом приращении входного сигнала, позволяет рассматривать идеальный компаратор как схему, обладающую бесконечно большим коэффициентом усиления по напряжению: \\( k = du_{\\text{вых}}/d(u_{\\text{вх1}} - u_{\\text{вх2}}) = \\infty \\). Идеальный компаратор должен переходить из одного состояния в другое практически мгновенно без временных задержек, что соответствует бесконечно широкому частотному диапазону схемы. Кроме этого, схема компаратора не должна вносить смещения характеристики «выход — вход» при изменении температуры и питающих напряжений."},{"tag":"сравнение компаратора и операционного усилителя","text":"Таким образом, параметры идеального компаратора совпадают с основными параметрами идеального операционного усилителя (ОУ). Компараторы и ОУ являются разновидностями усилителя напряжения постоянного тока. Их отличие заключается в том, что ОУ работает в линейном режиме усиления малых сигналов в схемах с отрицательной обратной связью, а компаратор — без обратной связи в режиме ограничения выходного напряжения."},{"tag":"структура интегрального компаратора","text":"Структура интегрального компаратора приведена на рис. 14.5. Входным устройством компаратора является дифференциальный усилитель напряжения постоянного тока ДУ с большим коэффициентом усиления по напряжению. Дифференциальный усилитель должен обладать высоким входным сопротивлением, нулевым напряжением смещения и входным током. В некоторых схемах для компенсации напряжения смещения используют внешнюю балансировку схемы с помощью резисторов \\( R \\) и \\( R_6 \\)."},{"tag":"выходной логический каскад и цепь смещения","text":"Выходной логический каскад ВЛК образует на выходе компаратора уровни напряжений, совместимые с ТТЛ- и ЭСЛ-схемами, для стыковки с которыми предназначен данный компаратор. Для улучшения качества компаратора в его схему вводят цепь смещения ЦС. Это высокостабильная цепь с температурной компенсацией, рассчитанная на достижение оптимальных уровней токов в различных транзисторах в широком диапазоне входных напряжений."},{"tag":"статические параметры компаратора","text":"Разрешающая способность (чувствительность) \\( \\Delta u_{\\text{вх}} \\). Это минимальный входной сигнал \\( u_{\\text{вх1}} - u_{\\text{вх2}} \\), который может быть обнаружен компаратором и может дать на выходе «0» или «1». Разрешающая способность связана со значением коэффициента усиления компаратора \\( k \\) и уровнями выходного напряжения \\( U^0 \\) и \\( U^1 \\) (см. рис. 14.1,б). Ограниченное значение \\( k \\) приводит к образованию зоны нечувствительности компаратора \\( \\Delta u_{\\text{вх}} \\), когда состояние схемы на выходе неопределено: \\\\[\\Delta u_{\\text{вх}} = (U^1 - U^0)/k.\\\\] Для сравнения по чувствительности компараторов, предназначенных для работы с различными логическими схемами, отличающимися значениями \\( U^0 \\) и \\( U^1 \\), вместо разрешающей способности в паспортных данных обычно указывают в качестве параметра коэффициент усиления. Напряжение смещения \\( e_{\\text{см0}} \\). Это разность входных напряжений, которая должна быть приложена ко входам компаратора, чтобы получить выходной сигнал, соответствующий равенству входных сигналов. Отличное от нуля значение \\( e_{\\text{см0}} \\) смещает влево или вправо характеристику «выход — вход» компаратора (см. рис. 14.1,в), а работа компаратора описывается выражением \\\\S = \\begin{cases} «0» & \\text{при } (u_{\\text{вх1}} - u_{\\text{вх2}}) < e_{\\text{см0}}; \\\\ «1» & \\text{при } (u_{\\text{вх1}} - u_{\\text{вх2}}) > e_{\\text{см0}}. \\end{cases}\\\\] Напряжение \\( e_{\\text{см0}} \\) определяет минимальную зону нечувствительности компаратора. Входной ток \\( I_{\\text{вх}} \\) и разность входных токов \\( \\Delta I_{\\text{вх}} \\). Эти параметры имеют тот же смысл, что и для операционных усилителей. Наличие входного тока вызывает дополнительное напряжение смещения вследствие образования падения напряжения на выходных сопротивлениях источников сигналов и входных резисторах компаратора, если они подключены."},{"tag":"динамические параметры компаратора","text":"**Время отклика \\( \\tau \\).** Это основной параметр, характеризующий динамические свойства компараторов. Примечание. В литературе этот параметр называют также задержкой распространения, временем восстановления, временем задержки включения (выключения). Он определяется как время с момента подачи входного переключающего сигнала до момента, когда выходное напряжение пересекает уровень «0» или «1». Время отклика для различных схем компараторов лежит в пределах от единиц наносекунд до единиц микросекунд. Наблюдается зависимость времени отклика компаратора от параметров переключающего сигнала. В связи с этим для сравнения компараторов по времени отклика принята специальная методика измерения, заключающаяся в следующем. Неинвертирующий вход компаратора заземляется, а на инвертирующий подается входное напряжение 100 мВ (напряжение перегрузки), которое удерживает компаратор в состоянии «0» на выходе. Напряжение на входе переключается скачкообразно, и на входе образуется напряжение —5 мВ (напряжение восстановления), приводящее к появлению на выходе схемы сигнала «1». Измеренный интервал времени и является временем отклика схемы."},{"tag":"таблица параметров компараторов","text":"Параметры некоторых отечественных и зарубежных схем интегральных компараторов приведены в табл. 14.1. Как видно из таблицы, одни компараторы обладают хорошими динамическими свойствами, другие отличаются улучшенными статическими характеристиками."},{"tag":"разработка высококачественных компараторов","text":"Создание высококачественных компараторов с высокой разрешающей способностью и малым временем отклика одновременно является сложной технической задачей. Однако поиски новых схемотехнических решений привели к построению ряда оригинальных схем. Компаратор JC548, например, обладает чувствительностью 0,3 \\( мВ \\), входным током до 0,4 \\( мкА \\), разностью входных токов до 0,3 \\( мкА \\) и временем отклика 10 \\( нс \\)."},{"tag":"применение параметров компаратора в АЦП и преобразователях","text":"В схеме АЦП чувствительность компаратора связана с точностью ЦАП и разрядностью счетчика, время отклика — с частотой тактовых импульсов. Знание параметров компаратора позволяет оценить погрешность преобразования и обоснованно выбрать типы других элементов преобразователя."},{"tag":"разновидности схем компараторов","text":"Разновидности схем компараторов. Наряду со схемами, содержащими один компаратор, выпускаются сброенные компараторы, состоящие из двух идентичных по параметрам схем. Сочетание такого компаратора со схемой И позволяет строить простые двухпороговые устройства (см. рис. 14.4,б), схемы усилителей считывания сигналов магнитных ЗУ и др. Примером удвоенного компаратора является схема 521СА1, параметры которой приведены в табл. 14.1."},{"tag":"стробируемые компараторы","text":"*Стробируемые компараторы* имеют специальный вывод для подачи внешнего стробирующего сигнала на выходной логический каскад (см. рис. 14.5). При подаче на стробирующий вход сигнала «0» выход компаратора закрыт, что соответствует выходному сигналу «0» независимо от значения \\( u_{\\text{вх1}} - u_{\\text{вх2}} \\). Выходной сигнал, соответствующий результату сравнения \\( u_{\\text{вх1}} \\) и \\( u_{\\text{вх2}} \\), появляется на выходе компаратора только при единичном значении стробирующего сигнала. Это дает возможность повысить помехозащищенность компаратора, когда у входного сигнала наблюдаются переходные процессы колебательного типа. Если компаратор не блокировать до окончания переходного процесса, его состояние может измениться несколько раз, и на его выходе образуются ложные сигналы."},{"tag":"компараторы на операционных усилителях","text":"*Компараторы на операционных усилителях* используют для сравнения напряжений. Схема компаратора на ОУ, показанная на рис. 14.6,а, предназначена для сравнения входных напряжений одного знака. Входной сигнал \\( u_{\\text{вх1}} - u_{\\text{вх2}} \\), усиленный усилителем без обратной связи в \\( k \\) раз, образует на выходе максимальное положительное или отрицательное напряжение, близкое к напряжениям питания схемы. Для ограничения шкалы выходного напряжения в цепь обратной связи ОУ включают кремниевый стабилитрон КС. При положительном входном напряжении \\( u_{\\text{вх1}} - u_{\\text{вх2}} \\) выходное напряжение операционного усилителя отрицательное, КС включен в прямом направлении и имеет малое сопротивление, а \\( u_{\\text{вых ОУ}} \\) ограничивается на уровне, близком к нулю. При изменении знака входного напряжения положительное выходное напряжение ограничивается напряжением стабилизации стабилитрона КС. Для согласования \\( u_{\\text{вых ОУ}} \\) с последующими логическими ТТЛ- или ЭСЛ-схемами к выходу ОУ подключают специальную диодную схему формирования уровней «0» и «1». Параметры компаратора на ОУ определяются перепадом напряжения \\( U^1 - U^0 \\) на выходе схемы, коэффициентом усиления ОУ \\( k \\) и максимальной скоростью нарастания выходного напряжения \\( \\rho \\). Разрешающая способность \\( \\Delta u_{\\text{вх}} \\) и время отклика \\( \\tau \\) оцениваются по формулам \\\\[\\Delta u_{\\text{вх}} = (U^1 - U^0)/k, \\quad \\tau = (U^1 - U^0)/\\rho.\\\\] Например, для ОУ с \\( k = 40 000; \\, \\rho = 1 \\, B/мкс \\, и \\( U^1 - U^0 \\) = 4 \\( B \\) компаратор имеет \\( \\Delta u_{\\text{вх}} = 0,1 \\, мВ \\) и \\( \\tau = 4 \\, мкс \\). При использовании высококачественных ОУ можно построить компараторы повышенной точности. Недостатки таких схем по сравнению с монолитными интегральными компараторами является их ограниченное быстродействие и необходимость включения большого числа внешних элементов."},{"tag":"компараторы с гистерезисной характеристикой","text":"*Компараторы с гистерезисной характеристикой* используют для защиты устройств от многократных ложных срабатываний, вызванных шумами и помехами, наложенными на полезный входной сигнал (рис. 14.6,б). Если значения шумов и помех меньше ширины петли гистерезиса \\( U_{\\text{п1}} - U_{\\text{п2}} \\), то компаратор реагирует только на значение входного сигнала. Схема компаратора с гистерезисной характеристикой показана на рис. 14.6,в. На схему подаются входное напряжение \\( u_{\\text{вх}} \\) и постоянное опорное напряжение \\( U_0 \\). Резисторы \\( R_0 \\) и \\( R_1 \\) образуют цепь положительной обратной связи, по которой на неинвертирующий вход компаратора поступает также часть выходного напряжения \\( U^0 \\) или \\( U^1 \\). На инвертирующем входе компаратора при большом входном сопротивлении его дифференциального каскада напряжение \\( u_{\\text{вх1}} \\) равно \\( u_{\\text{вх}} \\), а на неинвертирующем — \\( u_{\\text{вх2}} \\) определяется значениями \\( U_0 \\) и \\( u_{\\text{вых}} \\). Переход схемы из одного состояние в другое происходит, когда \\( u_{\\text{вх1}}-u_{\\text{вх2}} \\) изменяет знак"}]"}],
[{"tag":"гистерезис и динамика компаратора","text":"\\\\[u_{\\\\text{вх1}}-u_{\\\\text{вх2}}=u_{\\\\text{вх}}-(U_0R_0+U_{\\\\text{вых}}R_1)/(R_0+R_1).\\\\]\n\nЕсли на выходе компаратора был установлен уровень «1», т. е. \\\\( u_{\\\\text{вых}}=U^1 \\\\), то изменение состояния схемы произойдет при\n\n\\\\[u_{\\\\text{вх}}=U_{\\\\text{п1}}=(U_0R_0+U^1R_1)/(R_0+R_1),\\\\]\n\nа обратный переход в прежнее состояние произойдет при\n\n\\\\[u_{\\\\text{вх}}=U_{\\\\text{п2}}=(U_0R_0+U^0R_1)/(R_0+R_1).\\\\]\n\nШирина \\\\( \\\\Delta u_{\\\\text{вх}}=U_{\\\\text{п1}}-U_{\\\\text{п2}} \\\\) петли гистерезиса регулируется внешними элементами схемы\n\n\\\\[\\\\Delta u_{\\\\text{вх}}=(U^1-U^0)\\\\frac{R_1}{R_0+R_1}\\\\]\n\nи при \\\\( R_0/R_1 \\gg 1 \\\\) может не превосходить нескольких милливольт.\n\nДинамические свойства схемы определяются временем отклика компаратора, составляющим десятки — сотни наносекунд."},{"tag":"предметный указатель","text":"ПРЕДМЕТНЫЙ УКАЗАТЕЛЬ\n\nАрифметическо-логическое устройство (АЛУ) 85, 98, 103 Биаксы 166 Блок операционный 324 — управления 133 Большие интегральные схемы (БИС): 79, 125 — матричные 49, 302 — микропроцессорные 125 Время включения ключа 366 — выключения ключа 366 — обращения коммутатора 374 — отклика компаратора 382 — перекрытия каналов коммутатора 375 Генератор электрических сигналов 252 Головка магнитная 188 Демодулятор 340 Демультиплексор 115, 119 Дешифратор 110 — магнитный 159 Дизъюнктор (схема ИЛИ) 22, 23 Дискриминация сигналов временная 215 Добротность элементов 19 Задержка распространения сигнала 16, 87, 91, 93, 94 Зазор рабочий магнитной головки 189 Запоминающее устройство (ЗУ) 184 — ассоциативного типа 222 — полупроводниковое интегральное 218 ИИЛ (ИЭЛ)-схемотехника 45 Инвертор (схема НЕ) 29, 31 Каскад дифференциальный 327 Классификация систем элементов 10 Ключи диодные 367 — на биполярных транзисторах 368 — полевых транзисторах 370 — электромеханические 366 КМДП (КМОП) — транзисторная схема и методика 43 Кодирование сигналов 12 Коммутатор адресный 202 Компараторы на операционных усилителях 384 — с гистерезисом 385 — стробируемые 384 Компонент интегральной схемы 14 Конъюнктор (схема И) 26 — импульсно-потенциальный 266 Коэффициент объединения 17 — ослабления синфазного сигнала 328 — передачи операционного блока 324, 364 — цепи обратной связи 324, 333 — разветвления 17 — усиления компаратора 381 — операционного усилителя 323, 327, 331 Криотроны 179 — на эффекте Джозефсона 179 Линии задержки 271 — связи волоконно-оптические 316 Логика доменная 172 — на ЦМД 173 — монтажная 32 — отрицательная 33, 88 — положительная 33, 88 Магистраль 130, 131 Макромодель 286 Матрица логическая программируемая 134, 136 МДМ-канал 340 МДП (МОП)-транзисторная схемотехника 39 Метод изображения магнитных схем зеркальный 154 Микропроцессор (МП) 124, 128 Микросхема памяти интегральная 186, 231 — динамического типа 238 — статического типа 238 Модель схемы математическая 279 Модулятор 340 Мощность потребления 15 Мультиплексор 112, 117 Напряжение ключа остаточное 365 — смещения 329, 335 — компаратора 381 Оптроны 317 Отпечаток магнитный 195 Память управляющая 134 Параметры микросхем 58 — сердечников в ППГ 152 Передача парафазная 80, 84, 110 Перенос одновременный 92, 106 — последовательный 87, 105 Период следования импульсов синхронизации 65, 66, 67 Погрешность статизма 332 Поколения ЭВМ 5 Помехи при считывании в МОЗУ 211 Помехозащищенность статическая 17 Преобразователь аналого-цифровой 378 — функциональный 356 — цифро-аналоговый 363 — электрических сигналов 252\n\nРабота переключения 19, 36, 296 Размагничивание 196 Разность входных токов 329, 337 Регистр 79 — общего назначения (РОН) 132 — реверсивный 82, 84 — хранения и сдвига 81 Резервирование 71\n\nСвязи активные 22 — пассивные 22 Сердечник ферритовый 150, 207 Сигнал импульсный 12 — помехи 154 — компенсация 156 — потенциальный 12 Синхронизация в ЭВМ 63 Система команд БИС 135 — элементов ЭВМ 10 Скорость нарастания 330, 339 Сопротивление входное операционного блока 334 — — усилителя 328, 331 — выходное операционного блока 333 — — усилителя 330, 333 — ключа обратное 366 — прямое 365 Состязания логические 64 Способ записи 154, 190 Среда вычислительная 309 — дискретная 302 — хранения 185 Средние интегральные схемы (СИС) 79 Степень интеграции 14 Структуры шинные однородные 311 Сумматор 85 — одноразрядный 85 — параллельный 87 — с одновременным переносом 92 Схема выборки — хранения 364 — интегральная 14 — перемножения 378 — регенерации информации ЗУ 237 Схемы аппаратуры ввода-вывода 243 — контроля четности (нечетности) 120 — на кольцевых сердечниках 151 — многоотверстных ферритовых пластинах 161, 170 — свертки 122 — управляемые полутоками 159 Счетчик 105 — двоично-десятичный 106 — реверсивный 107, 108\n\nТок входной компаратора 382 — операционного усилителя 329, 336 — элемента 17 — ключа обратный 366 Тракт записи-считывания 187 Трансфлоксеры 163 Триггер двухступенчатый 53 — синхронный 52 — статический 51, 268 — типа D 53 — — T 55 — — DV 56 — — JK 54 — — RS 52, 54 ТТЛ-схемы 35 — — на транзисторах Шоттки (ТТЛШ) 37 — — с открытым коллекторным выходом 36 — — с тремя состояниями 38\n\nУзлы логические на синхронных элементах 76 Уровни выходных напряжений 16 Усилитель интегрирующий 325, 364 — масштабный 325 — операционный 343 — программируемый 345 — перемены знака 325 — с малым смещением нуля 339 — суммирующий 325 Усилитель-формирователь сигналов 270 — — считывания МОЗУ 212 — устройства ввода-вывода 245 Устройства вычислительные конвейерные 70 — параллельно-последовательные 69 — последовательные 69\n\nФормирователь адресных токов 209\n\nХарактеристика надежности 18 — сложности схем 298 — стоимости 18\n\nЧастота единичного усиления 330, 338\n\nЭлемент ассоциативного ЗУ 222 — интегральной схемы 14 Элементы балансные 167 — внешней цепи операционного усилителя 324, 346 — вспомогательные 9, 12 — динамического типа 225 — диодные 356 — запоминающие 11, 182 — логические 9, 10 — магнитные 147 — мажоритарные 255, 261 — на КАМОП-структурах 222 — пороговые 256 — синхронные 71 — статического типа 220 — устройств ввода-вывода 247 — — согласующие 250 Эмуляция 135 ЭСЛ-схемотехника 47 Эффект Джозефсона 180\n\nОГЛАВЛЕНИЕ\n\n3 Предисловие 5 Часть первая. Схемотехника электронных вычислительных машин 5 Введение 9 Глава 1. Классификация, параметры и характеристика схем ЭВМ 9 1.1. Классификация и определения 15 1.2. Основные параметры и характеристики ИС 19 1.3. Основные критерии сравнения ИС 20 Литература 20 Глава 2. Потенциальные системы схем ЭВМ 21 2.1. Общие сведения 22 2.2. Дизъюнкторы, конъюнкторы, инверторы 30 2.3. Основы схемотехники цифровых ИС потенциального типа 35 2.4. Схемотехника ТТЛ 39 2.5. Схемотехника ИС на полевых транзисторах 45 2.6. Схемотехника ИС инжекционной логики ИЭЛ 47 2.7. Схемотехника транзисторной логики со связанными эмиттерами 51 2.8. Схемотехника триггерных схем 59 2.9. Вспомогательные схемы на логических ИС 60 2.10. Развитие схем потенциального типа 62 Литература 62 Глава 3. Синхронные схемы ЭВМ 63 3.1. Синхронизация в цифровых вычислительных устройствах 66 3.2. Синхронные системы логических схем 71 3.3. Интегральные синхронные логические схемы на биполярных транзисторах 76 3.4. Примеры логических узлов на синхронных схемах 78 Литература 79 Глава 4. Логические и эксплуатационные основы средних и больших интегральных схем 79 4.1. Регистры 85 4.2. Сумматоры и арифметическо-логические устройства 105 4.3. Счетчики 110 4.4. Дешифраторы, мультиплексоры, демультиплексоры\n\n120 4.5. Схемы контроля четности 124 4.6. Микропроцессоры 136 4.7. Программируемые логические матрицы 139 4.8. Микропроцессорные комплекты (на примере МПК серии К583) 146 Литература 146 Глава 5. Магнитная и магнитно-полупроводниковая схемотехника 147 5.1. Общие сведения 150 5.2. Схемотехника магнитных элементных структур на кольцевых сердечниках 160 5.3. Схемотехника элементных структур на дискретных и интегральных конструкциях со сложным магнитопроводом 170 5.4. Схемотехника субсистем на магнитных доменах 179 5.5. Схемотехника субсистем на эффекте Джозефсона 184 Литература 184 Глава 6. Схемотехника запоминающих устройств 185 6.1. Особенности функционирования элементов ЗУ 187 6.2. Схемотехника ЗУ на магнитном носителе 201 6.3. Схемотехника ЗУ на ферритовых сердечниках 218 6.4. Схемотехника интегральных полупроводниковых ЗУ 240 Литература 242 Глава 7. Схемотехника внешних устройств 242 7.1. Назначение и классификация схем 245 7.2. Схемотехника некоторых функциональных элементы 254 Литература 254 Глава 8. Разновидности схемотехники ЭВМ 255 8.1. Мажоритарная схемотехника 265 8.2. Импульсно-потенциальная система схем ЭВМ 271 Литература 271 Глава 9. Проектирование схемотехники ЭВМ 272 9.1. Этапы автоматизированного проектирования БИС 279 9.2. Математические модели схем на схемотехническом этапе проектирования БИС 284 9.3. Модели схемотехнических элементов 286 9.4. Макромодели ИС 289 9.5. Краткая характеристика подсистемы схемотехнического проектирования 290 Литература 290 Глава 10. Перспективы развития схемотехники ЭВМ 290 10.1. Основные тенденции развития схемотехники ЭВМ 294 10.2. Общие принципы проектирования схемотехники ЭВМ будущих поколений 301 10.3. Особенности развития ИС высоких степеней интеграции 302 10.4. Дискретные вычислительные среды 315 10.5. Применение оптоэлектроники в ЭВМ 316 Литература\n\n320 Часть вторая. Схемотехника аналоговых и аналого-цифровых ЭВМ. 320 Введение 322 Глава 11. Операционные усилители 322 § 11.1. Принцип выполнения математических операций с использованием усилителей 326 § 11.2. Построение схем и параметры интегральных ОУ 331 § 11.3. Влияние параметров ОУ на точность выполнения математических операций 339 § 11.4. Построение высококачественных схем ОУ 346 Литература 346 Глава 12. Элементы внешней цепи операционных усилителей 347 § 12.1. Операционные потенциометры 349 § 12.2. Операционные резисторы 351 § 12.3. Операционные конденсаторы 352 § 12.4. Влияние элементов внешней цепи ОУ на точность выполнения линейных математических операций 355 § 12.5. Диоды и кремниевые стабилитроны 359 § 12.6. Резисторные матрицы 361 Литература 361 Глава 13. Ключи и коммутаторы 361 § 13.1. Основные свойства и применение ключей 365 § 13.2. Схемы и параметры ключей 373 § 13.3. Многоканальные коммутаторы 376 Литература 376 Глава 14. Компараторы 376 § 14.1. Основные свойства и применение компараторов 380 § 14.2. Построение схем и параметры компараторов 386 Литература 387 Предметный указатель"}]"}]]
