Simulator report for zjw_ALU
Thu Feb 27 21:25:12 2020
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 635 nodes    ;
; Simulation Coverage         ;       7.83 % ;
; Total Number of Transitions ; 165          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone      ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       7.83 % ;
; Total nodes checked                                 ; 635          ;
; Total output ports checked                          ; 677          ;
; Total output ports with complete 1/0-value coverage ; 53           ;
; Total output ports with no 1/0-value coverage       ; 624          ;
; Total output ports with no 1-value coverage         ; 624          ;
; Total output ports with no 0-value coverage         ; 624          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------+
; Complete 1/0-Value Coverage                              ;
+-------------------+-------------------+------------------+
; Node Name         ; Output Port Name  ; Output Port Type ;
+-------------------+-------------------+------------------+
; |zjw_ALU|c[0]~0   ; |zjw_ALU|c[0]~0   ; out              ;
; |zjw_ALU|c[0]~1   ; |zjw_ALU|c[0]~1   ; out              ;
; |zjw_ALU|c[0]~2   ; |zjw_ALU|c[0]~2   ; out              ;
; |zjw_ALU|c[0]~3   ; |zjw_ALU|c[0]~3   ; out              ;
; |zjw_ALU|c[0]~4   ; |zjw_ALU|c[0]~4   ; out              ;
; |zjw_ALU|c[1]~45  ; |zjw_ALU|c[1]~45  ; out              ;
; |zjw_ALU|c[1]~46  ; |zjw_ALU|c[1]~46  ; out              ;
; |zjw_ALU|c[1]~47  ; |zjw_ALU|c[1]~47  ; out              ;
; |zjw_ALU|c[2]~49  ; |zjw_ALU|c[2]~49  ; out              ;
; |zjw_ALU|c[2]~50  ; |zjw_ALU|c[2]~50  ; out              ;
; |zjw_ALU|c[2]~51  ; |zjw_ALU|c[2]~51  ; out              ;
; |zjw_ALU|c[2]~52  ; |zjw_ALU|c[2]~52  ; out              ;
; |zjw_ALU|c[2]~53  ; |zjw_ALU|c[2]~53  ; out              ;
; |zjw_ALU|c[3]~57  ; |zjw_ALU|c[3]~57  ; out              ;
; |zjw_ALU|c[3]~58  ; |zjw_ALU|c[3]~58  ; out              ;
; |zjw_ALU|c[3]~59  ; |zjw_ALU|c[3]~59  ; out              ;
; |zjw_ALU|c[4]~62  ; |zjw_ALU|c[4]~62  ; out              ;
; |zjw_ALU|c[4]~63  ; |zjw_ALU|c[4]~63  ; out              ;
; |zjw_ALU|c[4]~64  ; |zjw_ALU|c[4]~64  ; out              ;
; |zjw_ALU|c[4]~65  ; |zjw_ALU|c[4]~65  ; out              ;
; |zjw_ALU|c[5]~67  ; |zjw_ALU|c[5]~67  ; out              ;
; |zjw_ALU|c[5]~68  ; |zjw_ALU|c[5]~68  ; out              ;
; |zjw_ALU|c[5]~69  ; |zjw_ALU|c[5]~69  ; out              ;
; |zjw_ALU|c[5]~70  ; |zjw_ALU|c[5]~70  ; out              ;
; |zjw_ALU|c[5]~71  ; |zjw_ALU|c[5]~71  ; out              ;
; |zjw_ALU|c[6]~73  ; |zjw_ALU|c[6]~73  ; out              ;
; |zjw_ALU|c[6]~74  ; |zjw_ALU|c[6]~74  ; out              ;
; |zjw_ALU|c[6]~75  ; |zjw_ALU|c[6]~75  ; out              ;
; |zjw_ALU|c[6]~76  ; |zjw_ALU|c[6]~76  ; out              ;
; |zjw_ALU|c[6]~77  ; |zjw_ALU|c[6]~77  ; out              ;
; |zjw_ALU|c[7]~80  ; |zjw_ALU|c[7]~80  ; out              ;
; |zjw_ALU|c[7]~81  ; |zjw_ALU|c[7]~81  ; out0             ;
; |zjw_ALU|c[7]~82  ; |zjw_ALU|c[7]~82  ; out              ;
; |zjw_ALU|c[7]~83  ; |zjw_ALU|c[7]~83  ; out0             ;
; |zjw_ALU|c[7]~84  ; |zjw_ALU|c[7]~84  ; out              ;
; |zjw_ALU|c[7]~85  ; |zjw_ALU|c[7]~85  ; out0             ;
; |zjw_ALU|c[7]~86  ; |zjw_ALU|c[7]~86  ; out              ;
; |zjw_ALU|c[7]~87  ; |zjw_ALU|c[7]~87  ; out0             ;
; |zjw_ALU|c[7]~88  ; |zjw_ALU|c[7]~88  ; out              ;
; |zjw_ALU|sel[0]   ; |zjw_ALU|sel[0]   ; out              ;
; |zjw_ALU|sel[1]   ; |zjw_ALU|sel[1]   ; out              ;
; |zjw_ALU|c[0]     ; |zjw_ALU|c[0]     ; pin_out          ;
; |zjw_ALU|c[1]     ; |zjw_ALU|c[1]     ; pin_out          ;
; |zjw_ALU|c[2]     ; |zjw_ALU|c[2]     ; pin_out          ;
; |zjw_ALU|c[3]     ; |zjw_ALU|c[3]     ; pin_out          ;
; |zjw_ALU|c[4]     ; |zjw_ALU|c[4]     ; pin_out          ;
; |zjw_ALU|c[5]     ; |zjw_ALU|c[5]     ; pin_out          ;
; |zjw_ALU|c[6]     ; |zjw_ALU|c[6]     ; pin_out          ;
; |zjw_ALU|c[7]     ; |zjw_ALU|c[7]     ; pin_out          ;
; |zjw_ALU|Equal6~0 ; |zjw_ALU|Equal6~0 ; out0             ;
; |zjw_ALU|Equal7~0 ; |zjw_ALU|Equal7~0 ; out0             ;
; |zjw_ALU|Equal8~0 ; |zjw_ALU|Equal8~0 ; out0             ;
; |zjw_ALU|Equal9~0 ; |zjw_ALU|Equal9~0 ; out0             ;
+-------------------+-------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                            ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; Node Name                                                                    ; Output Port Name                                                                  ; Output Port Type ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; |zjw_ALU|c~89                                                                ; |zjw_ALU|c~89                                                                     ; out0             ;
; |zjw_ALU|c~90                                                                ; |zjw_ALU|c~90                                                                     ; out0             ;
; |zjw_ALU|c~91                                                                ; |zjw_ALU|c~91                                                                     ; out0             ;
; |zjw_ALU|c~92                                                                ; |zjw_ALU|c~92                                                                     ; out0             ;
; |zjw_ALU|c~93                                                                ; |zjw_ALU|c~93                                                                     ; out0             ;
; |zjw_ALU|c~94                                                                ; |zjw_ALU|c~94                                                                     ; out0             ;
; |zjw_ALU|c~95                                                                ; |zjw_ALU|c~95                                                                     ; out0             ;
; |zjw_ALU|c~96                                                                ; |zjw_ALU|c~96                                                                     ; out0             ;
; |zjw_ALU|c~97                                                                ; |zjw_ALU|c~97                                                                     ; out0             ;
; |zjw_ALU|c~98                                                                ; |zjw_ALU|c~98                                                                     ; out0             ;
; |zjw_ALU|c~99                                                                ; |zjw_ALU|c~99                                                                     ; out0             ;
; |zjw_ALU|c~100                                                               ; |zjw_ALU|c~100                                                                    ; out0             ;
; |zjw_ALU|c~101                                                               ; |zjw_ALU|c~101                                                                    ; out0             ;
; |zjw_ALU|c~102                                                               ; |zjw_ALU|c~102                                                                    ; out0             ;
; |zjw_ALU|c~103                                                               ; |zjw_ALU|c~103                                                                    ; out0             ;
; |zjw_ALU|c~104                                                               ; |zjw_ALU|c~104                                                                    ; out0             ;
; |zjw_ALU|c~105                                                               ; |zjw_ALU|c~105                                                                    ; out0             ;
; |zjw_ALU|c~106                                                               ; |zjw_ALU|c~106                                                                    ; out0             ;
; |zjw_ALU|c~107                                                               ; |zjw_ALU|c~107                                                                    ; out0             ;
; |zjw_ALU|c~108                                                               ; |zjw_ALU|c~108                                                                    ; out0             ;
; |zjw_ALU|c~109                                                               ; |zjw_ALU|c~109                                                                    ; out0             ;
; |zjw_ALU|c~110                                                               ; |zjw_ALU|c~110                                                                    ; out0             ;
; |zjw_ALU|c~111                                                               ; |zjw_ALU|c~111                                                                    ; out0             ;
; |zjw_ALU|c~112                                                               ; |zjw_ALU|c~112                                                                    ; out0             ;
; |zjw_ALU|c[0]~5                                                              ; |zjw_ALU|c[0]~5                                                                   ; out              ;
; |zjw_ALU|c[0]~6                                                              ; |zjw_ALU|c[0]~6                                                                   ; out              ;
; |zjw_ALU|c[0]~7                                                              ; |zjw_ALU|c[0]~7                                                                   ; out              ;
; |zjw_ALU|c[7]~8                                                              ; |zjw_ALU|c[7]~8                                                                   ; out              ;
; |zjw_ALU|c[6]~9                                                              ; |zjw_ALU|c[6]~9                                                                   ; out              ;
; |zjw_ALU|c[5]~10                                                             ; |zjw_ALU|c[5]~10                                                                  ; out              ;
; |zjw_ALU|c[4]~11                                                             ; |zjw_ALU|c[4]~11                                                                  ; out              ;
; |zjw_ALU|c[3]~12                                                             ; |zjw_ALU|c[3]~12                                                                  ; out              ;
; |zjw_ALU|c[2]~13                                                             ; |zjw_ALU|c[2]~13                                                                  ; out              ;
; |zjw_ALU|c[1]~14                                                             ; |zjw_ALU|c[1]~14                                                                  ; out              ;
; |zjw_ALU|c[0]~15                                                             ; |zjw_ALU|c[0]~15                                                                  ; out              ;
; |zjw_ALU|c[7]~16                                                             ; |zjw_ALU|c[7]~16                                                                  ; out0             ;
; |zjw_ALU|c[7]~17                                                             ; |zjw_ALU|c[7]~17                                                                  ; out              ;
; |zjw_ALU|c[6]~18                                                             ; |zjw_ALU|c[6]~18                                                                  ; out              ;
; |zjw_ALU|c[5]~19                                                             ; |zjw_ALU|c[5]~19                                                                  ; out              ;
; |zjw_ALU|c[4]~20                                                             ; |zjw_ALU|c[4]~20                                                                  ; out              ;
; |zjw_ALU|c[3]~21                                                             ; |zjw_ALU|c[3]~21                                                                  ; out              ;
; |zjw_ALU|c[2]~22                                                             ; |zjw_ALU|c[2]~22                                                                  ; out              ;
; |zjw_ALU|c[1]~23                                                             ; |zjw_ALU|c[1]~23                                                                  ; out              ;
; |zjw_ALU|c[0]~24                                                             ; |zjw_ALU|c[0]~24                                                                  ; out              ;
; |zjw_ALU|c[7]~25                                                             ; |zjw_ALU|c[7]~25                                                                  ; out0             ;
; |zjw_ALU|c~113                                                               ; |zjw_ALU|c~113                                                                    ; out0             ;
; |zjw_ALU|c~114                                                               ; |zjw_ALU|c~114                                                                    ; out0             ;
; |zjw_ALU|c~115                                                               ; |zjw_ALU|c~115                                                                    ; out0             ;
; |zjw_ALU|c~116                                                               ; |zjw_ALU|c~116                                                                    ; out0             ;
; |zjw_ALU|c~117                                                               ; |zjw_ALU|c~117                                                                    ; out0             ;
; |zjw_ALU|c~118                                                               ; |zjw_ALU|c~118                                                                    ; out0             ;
; |zjw_ALU|c~119                                                               ; |zjw_ALU|c~119                                                                    ; out0             ;
; |zjw_ALU|c~120                                                               ; |zjw_ALU|c~120                                                                    ; out0             ;
; |zjw_ALU|c[7]~26                                                             ; |zjw_ALU|c[7]~26                                                                  ; out              ;
; |zjw_ALU|c[6]~27                                                             ; |zjw_ALU|c[6]~27                                                                  ; out              ;
; |zjw_ALU|c[5]~28                                                             ; |zjw_ALU|c[5]~28                                                                  ; out              ;
; |zjw_ALU|c[4]~29                                                             ; |zjw_ALU|c[4]~29                                                                  ; out              ;
; |zjw_ALU|c[3]~30                                                             ; |zjw_ALU|c[3]~30                                                                  ; out              ;
; |zjw_ALU|c[2]~31                                                             ; |zjw_ALU|c[2]~31                                                                  ; out              ;
; |zjw_ALU|c[1]~32                                                             ; |zjw_ALU|c[1]~32                                                                  ; out              ;
; |zjw_ALU|c~121                                                               ; |zjw_ALU|c~121                                                                    ; out0             ;
; |zjw_ALU|c~122                                                               ; |zjw_ALU|c~122                                                                    ; out0             ;
; |zjw_ALU|c~123                                                               ; |zjw_ALU|c~123                                                                    ; out0             ;
; |zjw_ALU|c~124                                                               ; |zjw_ALU|c~124                                                                    ; out0             ;
; |zjw_ALU|c~125                                                               ; |zjw_ALU|c~125                                                                    ; out0             ;
; |zjw_ALU|c~126                                                               ; |zjw_ALU|c~126                                                                    ; out0             ;
; |zjw_ALU|c~127                                                               ; |zjw_ALU|c~127                                                                    ; out0             ;
; |zjw_ALU|c~128                                                               ; |zjw_ALU|c~128                                                                    ; out0             ;
; |zjw_ALU|c[7]~33                                                             ; |zjw_ALU|c[7]~33                                                                  ; out0             ;
; |zjw_ALU|c[7]~34                                                             ; |zjw_ALU|c[7]~34                                                                  ; out              ;
; |zjw_ALU|c[6]~35                                                             ; |zjw_ALU|c[6]~35                                                                  ; out              ;
; |zjw_ALU|c[5]~36                                                             ; |zjw_ALU|c[5]~36                                                                  ; out              ;
; |zjw_ALU|c[4]~37                                                             ; |zjw_ALU|c[4]~37                                                                  ; out              ;
; |zjw_ALU|c[3]~38                                                             ; |zjw_ALU|c[3]~38                                                                  ; out              ;
; |zjw_ALU|c[2]~39                                                             ; |zjw_ALU|c[2]~39                                                                  ; out              ;
; |zjw_ALU|c[1]~40                                                             ; |zjw_ALU|c[1]~40                                                                  ; out              ;
; |zjw_ALU|c[7]~41                                                             ; |zjw_ALU|c[7]~41                                                                  ; out0             ;
; |zjw_ALU|c[1]~42                                                             ; |zjw_ALU|c[1]~42                                                                  ; out              ;
; |zjw_ALU|c[1]~43                                                             ; |zjw_ALU|c[1]~43                                                                  ; out              ;
; |zjw_ALU|c[1]~44                                                             ; |zjw_ALU|c[1]~44                                                                  ; out              ;
; |zjw_ALU|c[2]~48                                                             ; |zjw_ALU|c[2]~48                                                                  ; out              ;
; |zjw_ALU|c[3]~54                                                             ; |zjw_ALU|c[3]~54                                                                  ; out              ;
; |zjw_ALU|c[3]~55                                                             ; |zjw_ALU|c[3]~55                                                                  ; out              ;
; |zjw_ALU|c[3]~56                                                             ; |zjw_ALU|c[3]~56                                                                  ; out              ;
; |zjw_ALU|c[4]~60                                                             ; |zjw_ALU|c[4]~60                                                                  ; out              ;
; |zjw_ALU|c[4]~61                                                             ; |zjw_ALU|c[4]~61                                                                  ; out              ;
; |zjw_ALU|c[5]~66                                                             ; |zjw_ALU|c[5]~66                                                                  ; out              ;
; |zjw_ALU|c[6]~72                                                             ; |zjw_ALU|c[6]~72                                                                  ; out              ;
; |zjw_ALU|c[7]~78                                                             ; |zjw_ALU|c[7]~78                                                                  ; out              ;
; |zjw_ALU|c[7]~79                                                             ; |zjw_ALU|c[7]~79                                                                  ; out0             ;
; |zjw_ALU|sel[2]                                                              ; |zjw_ALU|sel[2]                                                                   ; out              ;
; |zjw_ALU|sel[3]                                                              ; |zjw_ALU|sel[3]                                                                   ; out              ;
; |zjw_ALU|a[0]                                                                ; |zjw_ALU|a[0]                                                                     ; out              ;
; |zjw_ALU|a[1]                                                                ; |zjw_ALU|a[1]                                                                     ; out              ;
; |zjw_ALU|a[2]                                                                ; |zjw_ALU|a[2]                                                                     ; out              ;
; |zjw_ALU|a[3]                                                                ; |zjw_ALU|a[3]                                                                     ; out              ;
; |zjw_ALU|a[4]                                                                ; |zjw_ALU|a[4]                                                                     ; out              ;
; |zjw_ALU|a[5]                                                                ; |zjw_ALU|a[5]                                                                     ; out              ;
; |zjw_ALU|a[6]                                                                ; |zjw_ALU|a[6]                                                                     ; out              ;
; |zjw_ALU|a[7]                                                                ; |zjw_ALU|a[7]                                                                     ; out              ;
; |zjw_ALU|b[0]                                                                ; |zjw_ALU|b[0]                                                                     ; out              ;
; |zjw_ALU|b[1]                                                                ; |zjw_ALU|b[1]                                                                     ; out              ;
; |zjw_ALU|b[2]                                                                ; |zjw_ALU|b[2]                                                                     ; out              ;
; |zjw_ALU|b[3]                                                                ; |zjw_ALU|b[3]                                                                     ; out              ;
; |zjw_ALU|b[4]                                                                ; |zjw_ALU|b[4]                                                                     ; out              ;
; |zjw_ALU|b[5]                                                                ; |zjw_ALU|b[5]                                                                     ; out              ;
; |zjw_ALU|b[6]                                                                ; |zjw_ALU|b[6]                                                                     ; out              ;
; |zjw_ALU|b[7]                                                                ; |zjw_ALU|b[7]                                                                     ; out              ;
; |zjw_ALU|Equal0~0                                                            ; |zjw_ALU|Equal0~0                                                                 ; out0             ;
; |zjw_ALU|Equal1~0                                                            ; |zjw_ALU|Equal1~0                                                                 ; out0             ;
; |zjw_ALU|Equal2~0                                                            ; |zjw_ALU|Equal2~0                                                                 ; out0             ;
; |zjw_ALU|Equal3~0                                                            ; |zjw_ALU|Equal3~0                                                                 ; out0             ;
; |zjw_ALU|Equal4~0                                                            ; |zjw_ALU|Equal4~0                                                                 ; out0             ;
; |zjw_ALU|Equal5~0                                                            ; |zjw_ALU|Equal5~0                                                                 ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[8]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[8]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[8]~1                      ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[8]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[8]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[8]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[8]~1                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[7]~2                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[6]~3                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[5]~4                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[4]~5                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[3]~6                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]~7                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]~8                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[8]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~32                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~32                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~33                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~33                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~34                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~34                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~35                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~35                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[0]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[0]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[7]~1                      ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[7]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[7]~1                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[7]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[6]~2                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[6]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[5]~3                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[5]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[4]~4                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[4]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[3]~5                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[3]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]~6                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~7                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[8]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[8]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[8]~1                      ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[8]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[8]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[8]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]~1                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]~2                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]~3                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]~4                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]~5                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]~6                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]~7                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~8                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~32                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~32                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~33                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~33                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~34                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~34                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~35                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~35                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[0]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[0]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[7]~1                      ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[7]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]~1                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~2                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~3                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~4                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~5                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~6                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~7                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[0]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[0]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[7]~1                      ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[7]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]~1                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]~2                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]~3                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~4                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~5                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~6                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~7                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[8]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[8]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[8]~1                      ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[8]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[8]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[8]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~1                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~2                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~3                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~4                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~5                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~6                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~7                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~8                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~32                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~32                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~33                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~33                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~34                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~34                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~35                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~35                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                            ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; Node Name                                                                    ; Output Port Name                                                                  ; Output Port Type ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; |zjw_ALU|c~89                                                                ; |zjw_ALU|c~89                                                                     ; out0             ;
; |zjw_ALU|c~90                                                                ; |zjw_ALU|c~90                                                                     ; out0             ;
; |zjw_ALU|c~91                                                                ; |zjw_ALU|c~91                                                                     ; out0             ;
; |zjw_ALU|c~92                                                                ; |zjw_ALU|c~92                                                                     ; out0             ;
; |zjw_ALU|c~93                                                                ; |zjw_ALU|c~93                                                                     ; out0             ;
; |zjw_ALU|c~94                                                                ; |zjw_ALU|c~94                                                                     ; out0             ;
; |zjw_ALU|c~95                                                                ; |zjw_ALU|c~95                                                                     ; out0             ;
; |zjw_ALU|c~96                                                                ; |zjw_ALU|c~96                                                                     ; out0             ;
; |zjw_ALU|c~97                                                                ; |zjw_ALU|c~97                                                                     ; out0             ;
; |zjw_ALU|c~98                                                                ; |zjw_ALU|c~98                                                                     ; out0             ;
; |zjw_ALU|c~99                                                                ; |zjw_ALU|c~99                                                                     ; out0             ;
; |zjw_ALU|c~100                                                               ; |zjw_ALU|c~100                                                                    ; out0             ;
; |zjw_ALU|c~101                                                               ; |zjw_ALU|c~101                                                                    ; out0             ;
; |zjw_ALU|c~102                                                               ; |zjw_ALU|c~102                                                                    ; out0             ;
; |zjw_ALU|c~103                                                               ; |zjw_ALU|c~103                                                                    ; out0             ;
; |zjw_ALU|c~104                                                               ; |zjw_ALU|c~104                                                                    ; out0             ;
; |zjw_ALU|c~105                                                               ; |zjw_ALU|c~105                                                                    ; out0             ;
; |zjw_ALU|c~106                                                               ; |zjw_ALU|c~106                                                                    ; out0             ;
; |zjw_ALU|c~107                                                               ; |zjw_ALU|c~107                                                                    ; out0             ;
; |zjw_ALU|c~108                                                               ; |zjw_ALU|c~108                                                                    ; out0             ;
; |zjw_ALU|c~109                                                               ; |zjw_ALU|c~109                                                                    ; out0             ;
; |zjw_ALU|c~110                                                               ; |zjw_ALU|c~110                                                                    ; out0             ;
; |zjw_ALU|c~111                                                               ; |zjw_ALU|c~111                                                                    ; out0             ;
; |zjw_ALU|c~112                                                               ; |zjw_ALU|c~112                                                                    ; out0             ;
; |zjw_ALU|c[0]~5                                                              ; |zjw_ALU|c[0]~5                                                                   ; out              ;
; |zjw_ALU|c[0]~6                                                              ; |zjw_ALU|c[0]~6                                                                   ; out              ;
; |zjw_ALU|c[0]~7                                                              ; |zjw_ALU|c[0]~7                                                                   ; out              ;
; |zjw_ALU|c[7]~8                                                              ; |zjw_ALU|c[7]~8                                                                   ; out              ;
; |zjw_ALU|c[6]~9                                                              ; |zjw_ALU|c[6]~9                                                                   ; out              ;
; |zjw_ALU|c[5]~10                                                             ; |zjw_ALU|c[5]~10                                                                  ; out              ;
; |zjw_ALU|c[4]~11                                                             ; |zjw_ALU|c[4]~11                                                                  ; out              ;
; |zjw_ALU|c[3]~12                                                             ; |zjw_ALU|c[3]~12                                                                  ; out              ;
; |zjw_ALU|c[2]~13                                                             ; |zjw_ALU|c[2]~13                                                                  ; out              ;
; |zjw_ALU|c[1]~14                                                             ; |zjw_ALU|c[1]~14                                                                  ; out              ;
; |zjw_ALU|c[0]~15                                                             ; |zjw_ALU|c[0]~15                                                                  ; out              ;
; |zjw_ALU|c[7]~16                                                             ; |zjw_ALU|c[7]~16                                                                  ; out0             ;
; |zjw_ALU|c[7]~17                                                             ; |zjw_ALU|c[7]~17                                                                  ; out              ;
; |zjw_ALU|c[6]~18                                                             ; |zjw_ALU|c[6]~18                                                                  ; out              ;
; |zjw_ALU|c[5]~19                                                             ; |zjw_ALU|c[5]~19                                                                  ; out              ;
; |zjw_ALU|c[4]~20                                                             ; |zjw_ALU|c[4]~20                                                                  ; out              ;
; |zjw_ALU|c[3]~21                                                             ; |zjw_ALU|c[3]~21                                                                  ; out              ;
; |zjw_ALU|c[2]~22                                                             ; |zjw_ALU|c[2]~22                                                                  ; out              ;
; |zjw_ALU|c[1]~23                                                             ; |zjw_ALU|c[1]~23                                                                  ; out              ;
; |zjw_ALU|c[0]~24                                                             ; |zjw_ALU|c[0]~24                                                                  ; out              ;
; |zjw_ALU|c[7]~25                                                             ; |zjw_ALU|c[7]~25                                                                  ; out0             ;
; |zjw_ALU|c~113                                                               ; |zjw_ALU|c~113                                                                    ; out0             ;
; |zjw_ALU|c~114                                                               ; |zjw_ALU|c~114                                                                    ; out0             ;
; |zjw_ALU|c~115                                                               ; |zjw_ALU|c~115                                                                    ; out0             ;
; |zjw_ALU|c~116                                                               ; |zjw_ALU|c~116                                                                    ; out0             ;
; |zjw_ALU|c~117                                                               ; |zjw_ALU|c~117                                                                    ; out0             ;
; |zjw_ALU|c~118                                                               ; |zjw_ALU|c~118                                                                    ; out0             ;
; |zjw_ALU|c~119                                                               ; |zjw_ALU|c~119                                                                    ; out0             ;
; |zjw_ALU|c~120                                                               ; |zjw_ALU|c~120                                                                    ; out0             ;
; |zjw_ALU|c[7]~26                                                             ; |zjw_ALU|c[7]~26                                                                  ; out              ;
; |zjw_ALU|c[6]~27                                                             ; |zjw_ALU|c[6]~27                                                                  ; out              ;
; |zjw_ALU|c[5]~28                                                             ; |zjw_ALU|c[5]~28                                                                  ; out              ;
; |zjw_ALU|c[4]~29                                                             ; |zjw_ALU|c[4]~29                                                                  ; out              ;
; |zjw_ALU|c[3]~30                                                             ; |zjw_ALU|c[3]~30                                                                  ; out              ;
; |zjw_ALU|c[2]~31                                                             ; |zjw_ALU|c[2]~31                                                                  ; out              ;
; |zjw_ALU|c[1]~32                                                             ; |zjw_ALU|c[1]~32                                                                  ; out              ;
; |zjw_ALU|c~121                                                               ; |zjw_ALU|c~121                                                                    ; out0             ;
; |zjw_ALU|c~122                                                               ; |zjw_ALU|c~122                                                                    ; out0             ;
; |zjw_ALU|c~123                                                               ; |zjw_ALU|c~123                                                                    ; out0             ;
; |zjw_ALU|c~124                                                               ; |zjw_ALU|c~124                                                                    ; out0             ;
; |zjw_ALU|c~125                                                               ; |zjw_ALU|c~125                                                                    ; out0             ;
; |zjw_ALU|c~126                                                               ; |zjw_ALU|c~126                                                                    ; out0             ;
; |zjw_ALU|c~127                                                               ; |zjw_ALU|c~127                                                                    ; out0             ;
; |zjw_ALU|c~128                                                               ; |zjw_ALU|c~128                                                                    ; out0             ;
; |zjw_ALU|c[7]~33                                                             ; |zjw_ALU|c[7]~33                                                                  ; out0             ;
; |zjw_ALU|c[7]~34                                                             ; |zjw_ALU|c[7]~34                                                                  ; out              ;
; |zjw_ALU|c[6]~35                                                             ; |zjw_ALU|c[6]~35                                                                  ; out              ;
; |zjw_ALU|c[5]~36                                                             ; |zjw_ALU|c[5]~36                                                                  ; out              ;
; |zjw_ALU|c[4]~37                                                             ; |zjw_ALU|c[4]~37                                                                  ; out              ;
; |zjw_ALU|c[3]~38                                                             ; |zjw_ALU|c[3]~38                                                                  ; out              ;
; |zjw_ALU|c[2]~39                                                             ; |zjw_ALU|c[2]~39                                                                  ; out              ;
; |zjw_ALU|c[1]~40                                                             ; |zjw_ALU|c[1]~40                                                                  ; out              ;
; |zjw_ALU|c[7]~41                                                             ; |zjw_ALU|c[7]~41                                                                  ; out0             ;
; |zjw_ALU|c[1]~42                                                             ; |zjw_ALU|c[1]~42                                                                  ; out              ;
; |zjw_ALU|c[1]~43                                                             ; |zjw_ALU|c[1]~43                                                                  ; out              ;
; |zjw_ALU|c[1]~44                                                             ; |zjw_ALU|c[1]~44                                                                  ; out              ;
; |zjw_ALU|c[2]~48                                                             ; |zjw_ALU|c[2]~48                                                                  ; out              ;
; |zjw_ALU|c[3]~54                                                             ; |zjw_ALU|c[3]~54                                                                  ; out              ;
; |zjw_ALU|c[3]~55                                                             ; |zjw_ALU|c[3]~55                                                                  ; out              ;
; |zjw_ALU|c[3]~56                                                             ; |zjw_ALU|c[3]~56                                                                  ; out              ;
; |zjw_ALU|c[4]~60                                                             ; |zjw_ALU|c[4]~60                                                                  ; out              ;
; |zjw_ALU|c[4]~61                                                             ; |zjw_ALU|c[4]~61                                                                  ; out              ;
; |zjw_ALU|c[5]~66                                                             ; |zjw_ALU|c[5]~66                                                                  ; out              ;
; |zjw_ALU|c[6]~72                                                             ; |zjw_ALU|c[6]~72                                                                  ; out              ;
; |zjw_ALU|c[7]~78                                                             ; |zjw_ALU|c[7]~78                                                                  ; out              ;
; |zjw_ALU|c[7]~79                                                             ; |zjw_ALU|c[7]~79                                                                  ; out0             ;
; |zjw_ALU|sel[2]                                                              ; |zjw_ALU|sel[2]                                                                   ; out              ;
; |zjw_ALU|sel[3]                                                              ; |zjw_ALU|sel[3]                                                                   ; out              ;
; |zjw_ALU|a[0]                                                                ; |zjw_ALU|a[0]                                                                     ; out              ;
; |zjw_ALU|a[1]                                                                ; |zjw_ALU|a[1]                                                                     ; out              ;
; |zjw_ALU|a[2]                                                                ; |zjw_ALU|a[2]                                                                     ; out              ;
; |zjw_ALU|a[3]                                                                ; |zjw_ALU|a[3]                                                                     ; out              ;
; |zjw_ALU|a[4]                                                                ; |zjw_ALU|a[4]                                                                     ; out              ;
; |zjw_ALU|a[5]                                                                ; |zjw_ALU|a[5]                                                                     ; out              ;
; |zjw_ALU|a[6]                                                                ; |zjw_ALU|a[6]                                                                     ; out              ;
; |zjw_ALU|a[7]                                                                ; |zjw_ALU|a[7]                                                                     ; out              ;
; |zjw_ALU|b[0]                                                                ; |zjw_ALU|b[0]                                                                     ; out              ;
; |zjw_ALU|b[1]                                                                ; |zjw_ALU|b[1]                                                                     ; out              ;
; |zjw_ALU|b[2]                                                                ; |zjw_ALU|b[2]                                                                     ; out              ;
; |zjw_ALU|b[3]                                                                ; |zjw_ALU|b[3]                                                                     ; out              ;
; |zjw_ALU|b[4]                                                                ; |zjw_ALU|b[4]                                                                     ; out              ;
; |zjw_ALU|b[5]                                                                ; |zjw_ALU|b[5]                                                                     ; out              ;
; |zjw_ALU|b[6]                                                                ; |zjw_ALU|b[6]                                                                     ; out              ;
; |zjw_ALU|b[7]                                                                ; |zjw_ALU|b[7]                                                                     ; out              ;
; |zjw_ALU|Equal0~0                                                            ; |zjw_ALU|Equal0~0                                                                 ; out0             ;
; |zjw_ALU|Equal1~0                                                            ; |zjw_ALU|Equal1~0                                                                 ; out0             ;
; |zjw_ALU|Equal2~0                                                            ; |zjw_ALU|Equal2~0                                                                 ; out0             ;
; |zjw_ALU|Equal3~0                                                            ; |zjw_ALU|Equal3~0                                                                 ; out0             ;
; |zjw_ALU|Equal4~0                                                            ; |zjw_ALU|Equal4~0                                                                 ; out0             ;
; |zjw_ALU|Equal5~0                                                            ; |zjw_ALU|Equal5~0                                                                 ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|result_node[8]                                     ; |zjw_ALU|lpm_add_sub:Add5|result_node[8]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[8]~1                      ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[8]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[8]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[8]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[8]~1                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[7]~2                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[6]~3                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[5]~4                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[4]~5                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[3]~6                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]~7                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]~8                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[8]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~32                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~32                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~33                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~33                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~34                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~34                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~35                                 ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|_~35                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[0]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[0]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add4|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[7]~1                      ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[7]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[7]~1                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[7]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[6]~2                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[6]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[5]~3                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[5]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[4]~4                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[4]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[3]~5                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[3]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]~6                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~7                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|result_node[8]                                     ; |zjw_ALU|lpm_add_sub:Add3|result_node[8]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[8]~1                      ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[8]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[8]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[8]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]~1                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]~2                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]~3                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]~4                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]~5                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]~6                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]~7                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~8                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~32                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~32                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~33                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~33                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~34                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~34                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~35                                 ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|_~35                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[0]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[0]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add2|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[7]~1                      ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[7]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]~1                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~2                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~3                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~4                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~5                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~6                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~7                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[0]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[0]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add1|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[7]~1                      ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[7]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]~1                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]~2                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]~3                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~4                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~5                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~6                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~7                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[1]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[1]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[2]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[2]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[3]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[3]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[4]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[4]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[5]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[5]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[6]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[6]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[7]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[7]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|result_node[8]                                     ; |zjw_ALU|lpm_add_sub:Add0|result_node[8]                                          ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~0                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~0                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~1                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~2                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~3                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~3                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[8]~1                      ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[8]~1                           ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[8]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[8]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[7]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[7]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[6]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[6]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[5]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[5]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[4]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[4]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[3]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[3]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[2]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[2]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]                             ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~1                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~2                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~3                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~4                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~5                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~6                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~7                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~8                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~4                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~5                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~5                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~6                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~6                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~7                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~7                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~8                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~8                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~9                                  ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~9                                       ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~10                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~10                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~11                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~11                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~12                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~12                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~13                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~13                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~14                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~14                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~15                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~15                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~16                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~16                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~17                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~17                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~18                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~18                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~19                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~19                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~20                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~20                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~21                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~21                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~22                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~22                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~23                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~23                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~24                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~24                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~25                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~25                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~26                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~26                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~27                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~27                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~28                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~28                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~29                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~29                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~30                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~30                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~31                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~31                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~32                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~32                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~33                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~33                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~34                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~34                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~35                                 ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|_~35                                      ; out0             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |zjw_ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Feb 27 21:25:12 2020
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off zjw_ALU -c zjw_ALU
Info: Using vector source file "C:/Users/apple/Desktop//zjw_ALU/zjw_ALU.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       7.83 %
Info: Number of transitions in simulation is 165
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 164 megabytes
    Info: Processing ended: Thu Feb 27 21:25:13 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


