digraph "CFG for '_Z7sum4ManPfS_S_i' function" {
	label="CFG for '_Z7sum4ManPfS_S_i' function";

	Node0x5dca7c0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 4, !range !4, !invariant.load !5\l  %10 = zext i16 %9 to i32\l  %11 = getelementptr inbounds i8, i8 addrspace(4)* %6, i64 12\l  %12 = bitcast i8 addrspace(4)* %11 to i32 addrspace(4)*\l  %13 = load i32, i32 addrspace(4)* %12, align 4, !tbaa !6\l  %14 = mul i32 %5, %10\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !15\l  %16 = add i32 %14, %15\l  %17 = sext i32 %16 to i64\l  %18 = getelementptr inbounds float, float addrspace(1)* %0, i64 %17\l  %19 = load float, float addrspace(1)* %18, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %20 = getelementptr inbounds float, float addrspace(1)* %1, i64 %17\l  %21 = load float, float addrspace(1)* %20, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %22 = fdiv contract float %19, 7.000000e+00\l  %23 = fdiv contract float %19, 3.000000e+00\l  %24 = fmul contract float %21, 1.700000e+01\l  %25 = fadd contract float %23, %24\l  %26 = fmul contract float %21, 3.000000e+00\l  %27 = fadd contract float %26, %25\l  %28 = udiv i32 %13, %10\l  %29 = mul i32 %28, %10\l  %30 = icmp ugt i32 %13, %29\l  %31 = zext i1 %30 to i32\l  %32 = add i32 %28, %31\l  %33 = mul i32 %32, %10\l  %34 = add i32 %33, %16\l  %35 = sext i32 %34 to i64\l  %36 = getelementptr inbounds float, float addrspace(1)* %0, i64 %35\l  %37 = load float, float addrspace(1)* %36, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %38 = getelementptr inbounds float, float addrspace(1)* %1, i64 %35\l  %39 = load float, float addrspace(1)* %38, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %40 = fmul contract float %19, %22\l  %41 = fdiv contract float %37, 7.000000e+00\l  %42 = fdiv contract float %37, 3.000000e+00\l  %43 = fmul contract float %39, 1.700000e+01\l  %44 = fadd contract float %42, %43\l  %45 = fmul contract float %39, 3.000000e+00\l  %46 = fadd contract float %45, %44\l  %47 = fmul contract float %19, %40\l  %48 = fmul contract float %21, %40\l  %49 = fmul contract float %48, 7.000000e+00\l  %50 = fadd contract float %47, %49\l  %51 = add i32 %34, %33\l  %52 = sext i32 %51 to i64\l  %53 = getelementptr inbounds float, float addrspace(1)* %0, i64 %52\l  %54 = load float, float addrspace(1)* %53, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %55 = getelementptr inbounds float, float addrspace(1)* %1, i64 %52\l  %56 = load float, float addrspace(1)* %55, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %57 = fmul contract float %37, %41\l  %58 = fdiv contract float %54, 7.000000e+00\l  %59 = fdiv contract float %54, 3.000000e+00\l  %60 = fmul contract float %56, 1.700000e+01\l  %61 = fadd contract float %59, %60\l  %62 = fmul contract float %56, 3.000000e+00\l  %63 = fadd contract float %62, %61\l  %64 = fmul contract float %37, %57\l  %65 = fmul contract float %39, %57\l  %66 = fmul contract float %65, 7.000000e+00\l  %67 = fadd contract float %64, %66\l  %68 = add i32 %51, %33\l  %69 = icmp slt i32 %68, %3\l  br i1 %69, label %70, label %109\l|{<s0>T|<s1>F}}"];
	Node0x5dca7c0:s0 -> Node0x5dced10;
	Node0x5dca7c0:s1 -> Node0x5dd0460;
	Node0x5dced10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%70:\l70:                                               \l  %71 = sext i32 %68 to i64\l  %72 = getelementptr inbounds float, float addrspace(1)* %0, i64 %71\l  %73 = load float, float addrspace(1)* %72, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %74 = getelementptr inbounds float, float addrspace(1)* %1, i64 %71\l  %75 = load float, float addrspace(1)* %74, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %76 = fmul contract float %54, %58\l  %77 = fdiv contract float %73, 7.000000e+00\l  %78 = fmul contract float %54, %76\l  %79 = fmul contract float %56, %76\l  %80 = fmul contract float %79, 7.000000e+00\l  %81 = fadd contract float %78, %80\l  %82 = fmul contract float %73, %77\l  %83 = fsub contract float %27, %50\l  %84 = getelementptr inbounds float, float addrspace(1)* %2, i64 %17\l  %85 = load float, float addrspace(1)* %84, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %86 = fadd contract float %83, %85\l  store float %86, float addrspace(1)* %84, align 4, !tbaa !16\l  %87 = fsub contract float %46, %67\l  %88 = getelementptr inbounds float, float addrspace(1)* %2, i64 %35\l  %89 = load float, float addrspace(1)* %88, align 4, !tbaa !16\l  %90 = fadd contract float %87, %89\l  store float %90, float addrspace(1)* %88, align 4, !tbaa !16\l  %91 = fsub contract float %63, %81\l  %92 = getelementptr inbounds float, float addrspace(1)* %2, i64 %52\l  %93 = load float, float addrspace(1)* %92, align 4, !tbaa !16\l  %94 = fadd contract float %91, %93\l  store float %94, float addrspace(1)* %92, align 4, !tbaa !16\l  %95 = fmul contract float %73, %82\l  %96 = fmul contract float %75, %82\l  %97 = fmul contract float %96, 7.000000e+00\l  %98 = fadd contract float %95, %97\l  %99 = fdiv contract float %73, 3.000000e+00\l  %100 = fmul contract float %75, 1.700000e+01\l  %101 = fadd contract float %100, %99\l  %102 = fmul contract float %75, 3.000000e+00\l  %103 = fadd contract float %102, %101\l  %104 = fsub contract float %103, %98\l  %105 = sext i32 %68 to i64\l  %106 = getelementptr inbounds float, float addrspace(1)* %2, i64 %105\l  %107 = load float, float addrspace(1)* %106, align 4, !tbaa !16\l  %108 = fadd contract float %104, %107\l  store float %108, float addrspace(1)* %106, align 4, !tbaa !16\l  br label %127\l}"];
	Node0x5dced10 -> Node0x5dd1d20;
	Node0x5dd0460 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%109:\l109:                                              \l  %110 = fmul contract float %54, %58\l  %111 = fmul contract float %54, %110\l  %112 = fmul contract float %56, %110\l  %113 = fmul contract float %112, 7.000000e+00\l  %114 = fadd contract float %111, %113\l  %115 = fsub contract float %27, %50\l  %116 = getelementptr inbounds float, float addrspace(1)* %2, i64 %17\l  %117 = load float, float addrspace(1)* %116, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %118 = fadd contract float %115, %117\l  store float %118, float addrspace(1)* %116, align 4, !tbaa !16\l  %119 = fsub contract float %46, %67\l  %120 = getelementptr inbounds float, float addrspace(1)* %2, i64 %35\l  %121 = load float, float addrspace(1)* %120, align 4, !tbaa !16\l  %122 = fadd contract float %119, %121\l  store float %122, float addrspace(1)* %120, align 4, !tbaa !16\l  %123 = fsub contract float %63, %114\l  %124 = getelementptr inbounds float, float addrspace(1)* %2, i64 %52\l  %125 = load float, float addrspace(1)* %124, align 4, !tbaa !16\l  %126 = fadd contract float %123, %125\l  store float %126, float addrspace(1)* %124, align 4, !tbaa !16\l  br label %127\l}"];
	Node0x5dd0460 -> Node0x5dd1d20;
	Node0x5dd1d20 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%127:\l127:                                              \l  ret void\l}"];
}
