2研究摘要(500字以內)：
有鑑於目前各 IC 設計公司所使用之 ARM 或 MIPS 公司的 CPU Core 都是屬於不可規
劃性(re-configurable) 的--其指令集及資料長度都是固定的。而 Tensilica Co. 的 Xtensa 微
處理器指令集雖可重新規劃，但指令與資料長度卻是固定的。因此本計劃擬發展一 CAD 系
統以作為 CPU Core 之 IP 產生器，可由使用者來增、減、定義指令集，亦可由使用者來設
定指令或資料的長度。使用者亦可按其需要增減其週邊模組或限制其功能，如計時/計數器
的種類及數目，RS232 Port 的傳輸模式及個數，中斷的種類、個數及其優先權等。另外，
為了達到保密的目的或減少程式碼所需記憶體的容量，本系統亦可由使用者自定指令編
碼。此系統可以產生使用者定義的 CPU Core 及其對應之指令集之隱藏式線上模擬系統
(Embedded In-Circuit Emulator, EICE)，以及一個對應其指令編碼而自動產生之可重定編碼
（Re-targetable）的組譯程式（Assembler）以發展其應用程式。CPU Core 內定指令集為產
業界最常用之 ARM 之指令集，使用者很容易切入此系統的指令的使用或增、減、定義指
令集。首先我們將改良前兩期之成果所得到之類似 I8051IP、其週邊模組及 EICE, 使其更
容易重新規劃。其次，將設計一套 RTL 語言及其剖析程式以讓使用者定義新指令。另外在
EICE 方面將加入線上及時追蹤(real time tracing)的部分。由於線上及時追蹤需要大量記憶
體，因此好的設計方法將可大量減少記憶體。我們將使用 IP 產生器所產生的微處理機及其
EICE 之 Verilog 程式經過高階合成器合成後，下載至 FPGA 實驗器。再透過 RS232 連線，將
FPGA 實驗器與個人電腦經過一友善之人機介面，以做為發展其應用程式之驗證。
研究方法: 首先我們將改良前兩期之成果所得到之類似 I8051IP、其週邊模組及 EICE, 使
其更容易重新規劃。其次，將設計一套 RTL 語言及其剖析程式以讓使用者定義新指令。另
外在 EICE 方面將加入線上及時追蹤(real time tracing)的部分。另外，為了達到由使用者自
定指令編碼的目的，一個自動產生之可重定編碼（Re-targetable）組譯程式（Assembler）是
必需要的。IP 產生器所產生的微處理機及其 ICE 將經過一友善之人機介面，以 FPGA 實驗器
做驗證。
簡述本計畫研究背景及國內外之技術評估（請條列式，約 100 字）
(1) 目前各 IC 設計公司所使用之 ARM 或 MIPS 公司的 CPU Core 都是屬於不可規劃性的，其指令
集及資料長度都是固定的。(2) 目前國內外產品中類似本計劃，使用者可自己定義指令者只有
Tensilica Co. 的 Xtensa 微處理器。然而其為 32 位元 CPU。無法讓使用者定義資料長度，(3) Xtensa
雖可產生使用者所定義之指令集之相對應之 ICE 但並非 Embedded ICE。 Embedded ICE 在晶片製
作完成後，可作自我測試，以減少量產時之測試時間。Embedded ICE 亦可作線上及時追蹤
(real time tracing), 以對時序除錯。 (4) ARM 公司的 CPU Core ARM7TDMI 含 Embedded ICE，
但只針對固定的指令集。
計畫創新重點（技術提升指標、效益、實務應用與潛力，請條列式約 100 字）
(1) CPU Core 其指令集及資料長度都是可規劃性的
(2) CPU Core 之對應 Embedded ICE 除可作為發展階段之程式除錯功能外，亦可作線上及時
追蹤(real time tracing)， 在晶片製作完成後，可作自我測試，以減少量產時之測試時間。
(3) CPU Core 內定指令集為產業界最常用之 8位元 CPU—I8051，使用者很容易切入此系統的使
用。
(4) 使用者亦可按其需要增減其週邊模組或限制其功能，如計時/計數器的種類及數目，RS232 Port
的傳輸模式及個數，中斷的種類、個數及其優先權等
(5) 定義新指令的 RTL 語言易懂易用，容易上手。
(6) 使用者自定指令編碼，達到保密的目的或減少程式碼所需記憶體的容量。
4(4) Floating point processor and fixed point processor design techniques
(a) How to parameterize any type of arithmetic processor
(b) How to design any type of arithmetic processor to combination type,
sequential type, or pipelined type.
技術研發成果說明：
本團隊在本計畫中共發表了 14 篇論文, 一項發明專利, 3 項專利申請中
1. Yuan-Long Jeang, Jer-Min Jou, Win-Hsien Huang,“A Binary Tree Based Methodology
for Designing an Application Specific Network-on-Chip (ASNOC)”, IEICE
Transactions on Fundamentals of Electronics, Communications and Computer Sciences,
Vol. E88-A, No.12, Dec. 2005.
2. Yuan-Long Jeang, Yong-Zong Lin, “An Efficient Field-Partition Based Code
Compression and Its Pipelined Decompression System”, IEEE International Symposium
on VLSI Design, Automation & Test (VLSI-TSA-DAT), Apr., 2006
3. Yuan-Long Jeang, Yong-Zong Lin, “Instruction Compression Based on
Field-Partitioning and an Efficient Pipelined Decompression System”, The 13th
Workshop on Synthesis And System Integration of Mixed Information technologies
(SASIMI2006), Mar., 2006, Japan
4. Yuan-Long Jeang, Ching-Ta Chen and Chih-Chung Tai, “A New and Efficient
Real-Time Address Tracer for Embedded Microprocessors”, ICICIC2006, Aug.2006
5. Yuan-Long Jeang, Chih-Chung Tai and Yong-Zong Lin, “A New and Efficient
Field-Partition Based Code Compression and Its Pipelined Decompression System”,
ICICIC2006, Aug.2006
6. Yuan-Long Jeang, Chung-Wei Hung and Chuen-Muh Chiang, “A Methodology Based 
on Maximal-Profit Spanning Tree for Designing Application Specific Networks on Chip
(ASNOC)”, ICICIC2006, Aug.2006
7. Yuan-Long Jeang, Ping-Shou Cheng, Jiun-Hau Tu, Kai-Jyun Liang, Ching-Ta Chen,
“A New Embedded Wavelet Image Coding Based on Zero-block and Array (N-EZBA)
and Its Efficient Hardware Implementation", ICICIC2006, Aug.2006
8. Yuan-Long Jeang, Chen-Pung Liu, “High Performance and Low Cost Greater-by-N
and Different-by-N Comparators for N is Fixed or Reprogrammable”, Proceedings of
the 16th VLSI Design/CAD Symposium, August, 2005.
9. Yuan-Long Jeang, Jen-Wei Hsieh, Yong-Zong Lin, “An Efficient Code Compression/
Decompression System Based on Field Partitioning”, Proceedings of The 20th
Commemorative International technical Conference on Circuits/Systems, Computers
and Communications (ITC-CSCC2005), July 4-7, 2005, Jeju, Korea.
10. Yuan-Long Jeang, Je-Jia Liu, “A High Performance and Low Cost Real-time Address
Tracer for Embedded Microprocessors”, Proceedings of the 16th VLSI Design/CAD
Symposium, Aug. 2005.
