 
適用於兆級晶片系統之低功率繪圖處理單元(3/3) 
Low Power Graphic Processing Unit for Trillion-Scale SoC 
計畫編號：NSC 96-2221-E-002-252- 
執行期限：2007/8/1 ~ 2008/7/31 
計畫主持人：簡韶逸 助理教授 Email: sychien@cc.ee.ntu.edu.tw 
執行機構：國立台灣大學電子所 
 
一、前言 
 
本計畫以開發適用於兆級晶片系統
之低功率繪圖處理單元技術為研究的重
點，本研究將以低功率、高彈性、以及
高畫質為主要研究方向，在演算法層次
以及電路架構層次同步進行。在第一年
的計畫之中，我們進行了浮點運算單元
及頂點運算器架構設計之研究。在第二
年中，基於第一年的成果，我們實作在
GPU 中的重要元件—頂點運算器，並將
一些適合視訊編碼的加速指令加入；在
第三年中，我們首先發展了一個深度過
濾器，可以減少繪圖晶片對深度記憶體
的存取，並且根據前兩年的成果，我們
設計了一個雙核心通用型的著色運算
器，其中的兩個核心，可以動態轉換為
頂點運算器或是像素運算器，以達到繪
圖管線的平衡。 
 
二、研究目的 
 
繪圖處理晶片在現今的個人電腦人
中，是閘級數最多的晶片之一，其閘級
數甚至早已超越了 CPU，在顯示裝置的
解析度越來越高的同時，相信對於繪圖
晶片效能的需求會越來越高，也因此我
們相信在未來的兆級晶片系統之中，繪
圖晶片必定仍佔有一席重要的地位。總
結來說，本研究計畫的目標就是要研發
出新一代的繪圖處理晶片，其必須具備
下列特性： 
(1) 低功率為本晶片的首要目標，為了
有效控制在兆閘級晶片系統的功率
密度，低功率的設計是最重要的研究
項目。 
(2) 新型態的記憶體架構也是研究的項
目之一，在兆閘級晶片之中，大量的
記憶體將也會被整合進同一晶片之
中，可能可以進一步提升繪圖晶片的
速度。 
除了以上兩種特性之外，本研究也
將朝下列目標進行初步的嘗試： 
(3) 陣列形態的繪圖處理單元架構，這
種架構除了能提供更為彈性的設計
外，在兆閘級的晶片中可能更可以有
效降低不理性效應造成的設計難度。 
(4) 高解析相片等級的繪圖引擎。 
因為演算法的發展在繪圖晶片的設
計上佔有十分關鍵的地位，故上述的研
究之中，我們均會由硬體架構層次以及
演算法層次雙管其下。 
 
三、研究方法 
 
本研究的目標是要進行適合於兆閘
級晶片系統的繪圖處理引擎的硬體架構
設計，也在此同時，引入創新的架構及
設計方法。本計畫有五大重點，在計畫
執行結束時，預計可以發展出適合整合
 1
4x4 螢幕區塊一起存取；而對於最下層
的 Level 3，因為每一個取樣都為一位
元，所以 8x4 個取樣資料(也就是 4x2
像素)一起存取。如此可以發現，對於最
上層除了本區塊的值之外還有其他 15
個區塊的值在暫存器中，在一些情況
下，可以直接取用，所以也有快取的功
能。 
    不過這樣子的可見度揀選是一個新
型態的架構，並不適用各種繪圖的架構
中，於是在第三年中，我們也著手開發
了一個深度過濾器，以減少繪圖硬體對
深度記憶體的存取。圖七(a)中為傳統的
繪圖管線，而圖七(b)為加入我們所提出
之動態深度過濾器(Adaptive Tile Depth 
Filter, ATDF)的繪圖管線，在三角型的設
定(setup)模組後，深度過濾器會以tile為
單位一區一區地進行深度過濾，以決定
此tile是否不用重繪、一定要重繪、或是
無法決定，若為「不用重繪」和「一定
要重繪」的模式，則可以省掉對於深度
記憶體的存取。我們所提出的深度濾波
器的示意圖如圖八所示，垂直軸代表深
度，水平軸則是螢幕的x-y坐標，每一個
圈圈則代表著tile中的一個點
(fragment)，在這裡，我們以8x4為一個
tile。圖八(a)中展示當我們畫好一個tile
之後，可以產生兩個值：Zmax和Zmin，其
中Zmax為整個tile中最大的深度值，而
Zmin為最小的值。當整個tile都被畫過的
時候，若我們現在要畫的三角型也包含
這個tile，如圖八(b)的情形所示，則我們
可以用之前所記錄的Zmax和Zmin值將其
分為三區，Occluded region是「不用重
繪」的區域，因為這些點會完全被之前
的點蓋住，而Non-Occluded Region是
「一定要重繪」的區域，因為這些點會
在之前畫過的點之前，而Uncertain Re-
gion則是「無法決定」的區域，對於這
種區域，我們才需要把深度資料由深度
記憶體拿回來，執行傳統的深度測試，
並把深度測試的結果回傳。若目前tile
只有部分點被畫過，如圖八(c)所示，則
我們會使用一個coverage mask來紀錄目
前畫過的情形，所以在圖八(d)的情況
中，在畫過的的區域內，我們會利用進
行深度過濾，而在沒有畫過的區域，我
們就直接跳過深度測試的步驟，直接繪
圖即可。此外，最糟的情況是圖八(e)所
展示的情形，所有點都屬於「無法決定」
的區域，針對這樣情形，我們也提出了
動態調整tile大小的技術，如圖八(f)所
示，在我們的方法中，一個tile可以再被
分割成為兩個sub-tile，如此一來，便可
以得到更好的過濾效果。和其他之前所
提出的深度過濾方法比較，如表二所
示，我們所提出的方法在深度過濾的效
能在幾種測試資料中都是最好的。 
    最後，根據這三年的研究結果，我
們提出了一個多核心的通用型著色器
(unified shader)之繪圖晶片架構，如圖九
所示。其中的32-bit RISC核心會負責處
理系統和應用程式，而串流存取單元
(Stream Fetching Unit, SFU)則負責把繪
圖的資料由記憶體抓進本系統的記憶
區—可重組化記憶器陣列(Configurable 
Memory Array, CMA)中，然後由串流處
理單元(Stream Processing Unit, SPU)進
行處理，目前我們所設計的串流處理單
元是雙核心的，也就是其中包含了兩個
通用型的著色器(USK)，而一些較為固
定的繪圖運算，則由Graphics Specific 
Engine來處理。此外，系統中也包含了
一個調節頻率的單元，此單元會根據目
前的電源供應情形及執行情況，動態地
調節各單元的工作頻率。 
    圖九所示為我們所提出的雙核心
通用型著色器的細部架構圖，它可以執
 3
參考文獻 
 
[1] T. Akenine-Moller and E. Haines, 
Real-Time Rendering, 2nd Ed., A. K. Pe-
ters, Ltd., 2002. 
[2] T. Akenine-Moller and J. Strom, "Graphics 
for the Masses: a hardware rasterization 
architecture for mobile phones," Computer 
Graphics (SIGGRAPH 2003 Proceedings), 
July 2003. 
[3] M. Kameyama, Y. Kato, H. Fujimoto, H. 
Negishi, Y. Kodama, Y. Inoue, and H. 
Kawai, "3D Graphics LSI Core for Mobile 
Phone 'Z3D'," ACM SIG-
GRAPH/Eurographics Workshop on 
Graphics Hardware 2003, pp. 60--67, Aug. 
2003 
[4] R. Woo, C.-W. Yoon, J. Kook, S.-J. Lee, 
and H.-J. Yoo, "A 120-mW 3-D rendering 
engine with 6-Mb embedded DRAM and 
3.2-GB/s runtime reconfigurable bus for 
PDA chip," IEEE Journal of Solid-State 
Circuits, vol. 37, no. 10, pp. 1352--1355, 
Oct. 2002. 
[5] J.-H. Sohn, R. Woo, and H.-J. Yoo, "A 
Programmable Vertex Shader with 
Fixed-Point SIMD Datapath for Low 
Power Wireless Applications," ACM SIG-
GRAPH/Eurographics Workshop on 
Graphics Hardware 2004, Jul. 2004 
[6] R. Woo, S. Choi, J.-H. Sohn, S.-J. Song, 
and H.-J. Yoo, "A 210-mW graphics LSI 
implementing full 3-D pipeline With 264 
Mtexels/s texturing for mobile multimedia 
applications," IEEE Journal of Solid-State 
Circuits, vol. 39, no. 2, pp. 358--367, Feb. 
2004. 
[7] R. Woo, S. Choi, J.-H. Sohn, S.-J. Song, 
Y.-D. Bae, C.-W. Yoon, B.-G. Nam, J.-H. 
Woo, S.-E. Kim, I.-C. Park, S. Shin, K.-D. 
Yoo, J.-Y. Chung, and H.-J. Yoo, "A 
210mW graphics LSI implementing full 
3D pipeline with 264Mtexels/s texturing 
for mobile multimedia applications," in 
Digest of Technical Papers of IEEE Inter-
national Solid-State Circuits Conference 
2h003, 2003  
[8] M. Imai, T. Nagasaki, J. Sakamoto, H. Ta-
keuchi, H. Nagano, S. Iwasaki, M. 
Hatakenaka, J.i Fujita, K. Keino, T. Mo-
tomura, T. Ueda, T. Niki, and H. Tomikawa, 
"A 109.5mW 1.2V 600M texels/s 3-D 
Graphics Engine," in Digest of Technical 
Papers of IEEE International Solid-State 
Circuits Conference 2004, 2004. 
[9] F. Arakawa, T. Yoshinaga, T. Hayashi, Y. 
Kiyoshige, T. Okada, M. Nishibori, T. 
Hiraoka, M. Ozawa, T. Kodama, T. Irita, T. 
Kamei, M. Ishikawa, Y. Nitta, O. Nishii, 
and T. Hattori, "An embedded processor 
core for consumer appliances with 
2.8GFLOPS and 36M Polygons/s FPU," in 
Digest of Technical Papers of IEEE Inter-
national Solid-State Circuits Conference 
2004, 2004. 
[10] C.-H. Chen and C.-Y. Lee, "A cost effec-
tive lighting processor for 3D graphics ap-
plication," in Proceedings of International 
Conference on Image Processing 1999, 
vol.2, pp. 792 - 796, Oct. 1999. 
[11] Bor-Sung Liang, Rendering architecture 
and model transmission for 3-D graphics 
in handheld devices, Ph.D. Dissertation, 
National Chiao Tung University, 2002. 
[12] Y.-M. Tsao, S.-Y. Chien, C.-H. Chang, C.-J. 
Lian, and L.-G. Chen, “Low power pro-
grammable shader with efficient graphics 
and video acceleration capabilities for mo-
 5
 IM
R
E
G
DEC
R
E
G
R
E
G
EXE WB
G
P
R
E
G
BU CMA
CLK
OP Active
Vector
Swizzle
Dst
Write
Mask
Src
TMP
REG
G G G
Latch
En
CLK
SCLK
FPMUL FPADD
Unified SOP
(EXP ,LOG,RCP,RSQ) 
MODIFY
Adder 
Tree
ALU
SUM
Processor Core
SLOT0 SLOT1
Active
Vector
Mod-
ify
Src
0
Src
1 Dst
WtM
ask
Swiz-
zleOP
VLIW 
Instruction
PE
 
圖一、頂點著色器之硬體架構。 
 
 
IM CMA
GPREG TMPREG
Processor Core
 
圖二、所提出之頂點運算器之晶片照。 
 
表一、頂點著色器之晶片實作規格。 
 
 
(a)              (b) 
圖三、和其他已提出處理器之比較。 
…
Level
0
Level
1
Level
N
Level
N-1
Level
N-2
1x1
mxm
mNxmN
mN-1xmN-1
mN-2xmN-2
 
圖四、N層階層之覆蓋遮罩塔(coverage 
pyramid)。 
 
Triangle
Setup
Visibility Test
Engine Shading
From
Geometry FIFO
ArbiterFIFO FIFO
From/To Off-Chip Memory  
圖五、可見度測試之硬體方塊圖。 
 
BBOX Clamp
5x5 LEC
5x1 LEC
5x1 LEC
5x1 LEC
5x1 LEC
5x1 LEC
Vis.
Gen
PCM
Calculation
Control
To-Shading
FIFO
Write
Control
TCM
Read/Write
Control
Global Control
TCM
Reg.
From/To 
Arbiter
From/To 
To-Shading
FIFO
From/To
Triangle
Setup  
圖六、可見度測試引擎。 
 
 
(a) 
 
(b) 
圖七、(a)傳統的繪圖管線。(b)加入深度
濾波器的繪圖管線。 
 
 7
表三、多核心通用型著色器之實作規格 
 
 
CMA USK0
USK1
P
A
F
S
GSE
D
$
RISC
I
$
M
C
I
M
I
M
 
圖十三、多核心通用型著色器之晶片照。 
 
1.39 1.6
12.5
SVLSI'07 ISSCC'07 This Work
x7.8X8.9
Mvertice/s
mW
(b)
 
圖十四、和其他相關晶片的功率效率比
較。 
 
 
 
 
 
 9
