        ┌───────────────────────────────────────────────────────────┐
        │                 Zynq-7020 Processing System               │
        │   (ARM Cortex-A9, DDR, PS GP/HP ports, SD, UART, etc.)    │
        │                                                           │
        │  ┌──────────┐       AXI GP/HP         ┌───────────────┐  │
Linux/PYNQ│  PS DDR   │<=======================>│  AXI Intercon │  │
 (optional│  (weights,│                         │  (PS ↔ PL)    │  │
  control)│  frames)  │                         └───────────────┘  │
        └───────────────────────────────────────────────────────────┘
                                    │ FCLK0 (100 MHz), resets
                                    ▼
┌────────────────────────────────────────────────────────────────────┐
│                          Programmable Logic (PL)                   │
│                                                                    │
│  ┌───────────────┐    AXI4-Lite    ┌───────────────────────────┐   │
│  │  PicoRV32     │<---------------->│  RBM Accelerator (AXI)   │   │
│  │  + FreeRTOS   │  (control/ISR)   │  - AXI-Lite regs         │   │
│  │(RISC-V soft-CPU│                 │  - AXIS frame in/out     │   │
│  │  housekeeping) │                 │  - MAC / Sigmoid / SGD   │   │
│  └──────┬────────┘                  └──────────────┬────────────┘   │
│         │ AXI4-Lite                               │ AXI-Stream      │
│  ┌──────▼──────┐  AXI4-Lite  ┌──────────────┐     │                 │
│  │ AXI UARTLite│<----------->│ AXI Intercon │<────┘ (optional DMA)  │
│  └─────────────┘             └──────────────┘                        │
│  ┌─────────────┐  AXI4-Lite  ┌──────────────┐                        │
│  │ AXI Timer   │<----------->│              │                        │
│  └─────────────┘             │              │                        │
│  ┌─────────────┐  AXI-BRAM   │              │                        │
│  │  BRAM (I/D) │<----------->│              │                        │
│  └─────────────┘             └──────────────┘                        │
│                                                                    │
│  (Optional Front-Ends)                                             │
│   • I2S/PCM Audio -> AXIS In (frames)                              │
│   • AXI DMA MM2S/S2MM (PS DDR ↔ RBM AXIS)                          │
└────────────────────────────────────────────────────────────────────┘
