# 计算机组成原理
> 1.处理器 2.主存储器 3.输入/输出模块 4.系统总线

## 1.处理器寄存器

寄存器是CPU的组成部分，因为在CPU内，所以CPU对其读写速度是最快的，不需要IO传输，
但同时也决定了此类寄存器数量非常有限，有限到几乎每个存储都有自己的名字，而且有些还有多个名字。

IA-32构架提供了16个基本寄存器，这16个基本寄存器可以归纳为如下几类:

* 通用寄存器
* 段寄存器
* 状态和控制寄存器
* 指令寄存器

其中寄存器：
* 用户可见寄存器：C语言中register
	* ` register char *d;`
	* register要是cpu能接受类型。
	* register变量可能不存放在内存中，不能用`&`来获取register变量地址。
	* 只有局部变量可以，其他不行（不能一直占用）
* 控制和状态寄存器
	* 程序计数器（pc）
	* 指令寄存器（IR，Instructions Register）
	
<center>
<image src="./image/01-1.png" height="50%" width="50%">
</center>

### 指令的执行

* 处理器最简单两步
	* 从存储器中读一条指令
	* 执行每条指令
* 一个单一指令需要处理称为一个指令周期

<center>
<image src="./image/01-2.png">
01-2基本指令周期
</center>

* 取指令和执行指令
	* 每个指令周期开始时，处理器从存储器中取一条指令。
		* 典型处理器中，程序计数器（PC）保存下一次要取得指令地址
		* 取到的指令被放在处理器的一个寄存器中，指令寄存器（IR）
	* 处理器解释指令并执行对应操作分为四类：
		* `处理器-存储器`：数据可以从处理器传送到存储器，或者从存储器传送到处理器。
		* `处理器-I/O`：通过处理器和I/O模块间的数据传送，数据可以输出到外部设备，或者从外部设备输入数据。
		* `数据处理`：处理器可以执行很多关于数据的算术操作或逻辑操作。
		* `控制`：某些指令可以改变执行顺序。（跳转）
* 中断和指令周期

<center>
<image src="./image/01-3.png">
01-3 中断和指令周期
</center>

## 中断处理

* 中断发生激活很多事件，包括处理器硬件中的事件和软件中事件
	* 需要保存从中断点恢复当前程序所需要的信息，要求的最少信息包括程序状态宇(PSW)和保存在程序计数器中的下一条要执行的指令地址，它们被压入系统控制栈中。
	* 处理器把响应此中断的中断处理器入口地址装入程序计数器中。可以是针对每类中断有一个中断处理器，或者是针对每个设备和每类中断各有一个中断处理器，这取决于计算机系统结构和操作系统的设计。
	* 有多个中断处理器，处理器就必须决定调用哪一个，这个信息可能已经包含在最初的中断信号中，否则处理器必须给发中断的设备发送请求，以获取含有所需信息的响应。

<center>
<image src="./image/01-4.png">
01-4 简单中断处理
</center>

* 多道程序设计
	* 提高CPU的利用率
### 2.存储器层次结构
* 存储器设计归结三个方面：
	* 存取时间越快，每“位”价格越高
	* 容量越大，每“位”价格就越低
	* 存量越大，存取速度就越慢
	
<center>
<image src="./image/01-5.png">
01-4 简单中断处理
</center>
	
* 多级存储可以实现，容量大，存储快。最成功关键：处理器访问存储器频率递减。
* 软件中可以有效增加额外存储层次，一部分主存储器作为缓冲区，用于临时保存从磁盘中读出的数据。磁盘高速缓冲存储器。两种方法来提高性能：
	* 磁盘成簇写。次数少，数据量大传输方式。
	* 下次一定会访问到数据，数据能够迅速从软件设置磁盘高速缓冲存储器中取出，而不是缓慢的磁盘中取回。
### 3.I/O通讯技术

* I/O操作有三种可能的技术：
	* 可编程I/O
	* 中断驱动I/O
	* 直接存储器访问（Direct Memory Access ,DMA）
#### 可编程I/O

如果使用这种技术，`处理器`负责从`主存储器`中`提取数据以用于输出`，并在`主存储器`中`保存数据以用于输入`。这是一个耗时的处理，处理器总是处于没有用的繁忙中。

处理器通常必须等待很长的时间，以确定I/O模块是否做好了接收或发送更多数据的准备。当处理器正在执行程序并遇到一个与I/O相关的指令时，它通过给相应的I/O模块发命令来执行这个指令。使用可编程I/O操作时，`I/O模块`执行请求的动作并设置I/O状态寄存器中相应的位，它`并不进一步通知处理器，尤其是它并不中断处理器`。

因此处理器在执行I/O指令后，还要定期检查I/O模块的状态，以确定I/O操作是否已经完成。
I/O软件应该设计为由处理器执行直接控制I/O操作的指令，包括检测设备状态、发送读命令或写命令和传送数据，因此指令集中包括以下几类I/O指令：

* `控制`：用于激活外部设备，并告诉它做什么。例如，可指示磁带倒退或前移一条记录。
* `状态`：用于测试与I/0模块及其外围设备相关的各种状态条件。
* `传送`：用于在存储器寄存器和外部设备间读数据或写数据。
#### 中断驱动I/O

`处理器`给`模块`发送`I/O命令`，然后继续做其他一些有用的工作。当I/0模块准备好与处理器交换数据时，它将打断处理器的执行并请求服务。

* I/O模块:输入操作，I/O模块从处理器中接收一个READ命令，然后开始从相关的外围设备读数据。一旦数据被读入该模块的数据寄存器，模块通过控制线给处理器发出一个中断信号，然后就等待，直到处理器请求该数据。当处理器发出这个请求后，模块把数据放到数据总线上，然后准备下一次I/O操作。
* 处理器：输入,处理器发一个READ命令，然后保存当前程序的上下文(如程序计数器和处理器寄存器)，离开当前程序，做其他事情(例如，处理器可以同时在几个不同的程序中工作)。在每个指令周期的末尾，处理器检查中断.当发生来自I/0模块的中断时，处理器保存当前正在执行的程序的上下文，开始执行中断处理程序处理此中断。

<center>
<image src="./image/01-6.png">
01-6
</center>

在某些系统中有多条中断线，这样每个模块就可在不同的线上发中断信号，每条中断线有不同的优先级。
当然，也可能只有一条中断线，但要使用额外的线来保存设备地址，而且不同的设备有不同的优先级。
#### 直接存储器访问

`I/O传送`速度受限于`处理器测试设备`和`提供服务的速度`。不论采用哪种形式，该技术的工作方式如下所示：当`处理器`要读或写一块数据时，它给`DMA模块`发出一条命令，发送以下信息：

* 是否请求一次读或写
* 涉及的I/O设备的地址
* 开始读或写的存储器单元
* 需要读或写的字数
处理器然后继续其他工作。`处理器`把这个`操作委托给DMA模块`，由该模块负责处理。`DMA模块`直接与`存储器`交互，传送整个数据块，每次传送一个字。这个过程不需要处理器参与。当传送完成后，`DMA模块`发一个`中断信号`给`处理器`。因此只有在开始传送和传送结束时处理器才会参与
**注意**，这并不是一个中断，处理器没有保存上下文去做别的事情，而是仅仅暂停一个总线周期(在总线上传输一个字的时间)。其总的影响是在DMA传送过程中，当处理器需要访问总线时处理器的执行速度会变慢。尽管如此，对多字I/O传送来说，DMA比中断驱动和程序控制I/O更有效。

## 寄存器与存储器的区别
现代的计算机主要包括三级存储，寄存器、内存储器和外存储器，存储数据的速率也依次递减。（外存储器不在本次讨论之中，姑且略过不讲）我们不妨将寄存器和内存储器都抽象成一个大的数组，其中的每个元素都有一个字节（8位）大小，CPU寻址的时候就是以该元素为最小单位完成的。如前一个元素的地址是0x1FFFFFF0的话，那么下一个元素的地址就是0x1FFFFFF1。我们可以理解为硬件构成上寄存器和内存储器也都是由一个8位大小的元器件线性排列组成的，地址对应着上面讲到的数组中元素的地址。到这里也许你能明白我的意思了，抛开存储速率不谈，对面向软件开发的人来说寄存器和内存储器结构可以看作是相同的，那它们有什么不同呢？

当然是存储速率不同了！先别骂街……速率只是表面现象，寄存器与内存本质的区别还是物理结构的不同，寄存器是有DFF（D触发器）构成的；内存储器有MOS门和TTL门两种构成。它们之间的具体区别跳过不讲，我只想让你知道二者之间在寻址原理上都是相同的！

## 外设内存映射机制
说到映射大家可能就会想到函数映射，脑海里会有一个画面：左边一个集合中的某个元素“射”出一条带箭头的直线指向右边的集合的某个元素。如果你高数或离散数学再好一点儿的话会想到单射、双射、满射、恒等映射（你要是这个都想到了，那你牛B！）……其实外围设备的内存映射原理是一样的，只不过左边的集体变成了CPU，右边的集合变成了外围设备，那条带箭头的线就是连接CPU和外设地址引脚的地址总线。

要知道，一个开发板的CPU地址引脚并不是所有的都与内存元器件相连的，如果该板上有外设（如一块独立显卡），那么CPU就需要分出一些引脚来与该外设的地址引脚相连，相当于将一部分内存寻址的空间分给了外设，那不相当于CPU分出去地址寻址空间为空？非也，一般的外设为了加快处理速度都有自己的片内RAM（比如说显存，你也知道显存对显卡性能的重要性），分出去的地址空间也就与片内RAM物理连接起来，这样CPU就能像访问内存一样去访问外设的片内RAM，这也就是所谓的内存映射（当然内存映射在程序设计中还有别的意思，但是这里的话，你懂的……）。

上面讲的都是RAM，那寄存器呢？之前啰哩啰嗦讲寄存器与内存的区别就是为了这里，我们得出的结论是二都在寻址原理上都是相同的，那寄存器看成是RAM不就行了！一样一样一样的！

其实这个知道了就很简单，但是当初我还懵懂的时候却天真的以为CPU先改变内存中的值，再通过一种什么神奇的机制让外设的RAM也变成相同的值……唉，没文化真可怕！

# 4.存储器访问和总线
前面介绍了存储器的存储技术和分层，也一直提到CPU从存储器中获取数据和指令，这一节就介绍一下CPU和存储器之间是如何通信的。

## 4.1 总线
所谓总线是各种功能部件之间传送信息的**公共通信干线**，它是由导线组成的传输线束。我们知道计算机有运算器，控制器，存储器，输入输出设备这五大组件，所以总线就是用来连接这些组件的导线。

按照计算机所传输的信息种类，计算机的总线可以划分为：

* `数据总线`： 数据总线DB是双向三态形式的总线.
	* 即它既可以把CPU的数据传送到存储器或输入输出接口等其它部件
	* 也可以将其它部件的数据传送到CPU。
	* 数据总线的位数是微型计算机的**一个重要指标**:通常与微处理的`字长相一致`。我们说的32位，64位计算机指的就是数据总线。
* `地址总线`： 地址总线AB是专门用来传送地址的，**由于地址只能从CPU传向外部存储器或I/O端口**，所以地址总线总是单向三态的，这与数据总线不同。**地址总线的位数决定了CPU可直接寻址的内存空间大小**。
* `控制总线`：控制总线主要用来传送`控制信号`和`时序信号`。**控制总线的传送方向由具体控制信号而定**，**一般是双向的**，控制总线的位数要根据系统的实际控制需要而定。**其实数据总线和控制总线可以共用**。

总线也可以按照CPU内外来分类：

* 内部总线：在CPU内部，寄存器之间和算术逻辑部件ALU与控制部件之间传输数据所用的总线称为片内部总线。
* 外部总线：通常所说的总线指片外部总线，是CPU与内存RAM、ROM和输入/输出设备接口之间进行通讯的通路,也称系统总线。

# 6. I/O设备

对于计算机来说输入输出设备也是五大组件。我们知道相对于CPU，I/O设备的工作频率要慢的很多。比如早期的PCI接口工作频率只有33MHz，硬盘的IDE-ATA6的传输速率也只有133MB/s。而现在的 SATA3接口速率能达到600MB/s。

## 6.1 I/O设备原理
对于硬件工程师来说，`I/O`设备是`电子芯片`、`导线`、`电源`、电子控制设备、电机等组成的物理设备。而对于程序员来说，关注的只是I/O设备的编程接口。

## 6.1.1  `I/O`设备分类

* 块设备： 块设备把信息存放在固定大小的块中，每个块都有自己的地址，独立于其他块，可寻址。例如磁盘，USB闪存，CD-ROM等。
* 符号设备：字符设备以字符为单位接收或发送一个字符流，字符设备不可以寻址。列入打印机、网卡、鼠标键盘等。

## 6.1.2  设备控制器
I/O设备一般由机械部件和电子部件两部分组成。电子设备一般称为设备控制器，在计算机上一般以芯片的形式出现，比如我们前面介绍的南桥芯片。不同的控制器可以控制不同的设备。所以南桥芯片中包含了多种设备的控制器，比如硬盘控制器，`USB控制器`，网卡、声卡控制器等等。而通过`总线`以及`卡槽`提供和设备本身的连接。比如`PCI`，`PCI-E`，`SATA`，`USB`等。

## 6.1.3  驱动程序

对于不同的设备控制器，进行的操作控制也是不同的。所以需要专门的软件对他进行控制。这个软件的作用就是用来专门和设备控制器对话，这种软件称为驱动程序。一般来说驱动程序由硬件设别厂商提供。所以我们有时会碰到一些设备因为没有安装驱动程序而无法使用的情况。 而目前的OS总都包含了大量的通用驱动程序，使得我们在安装完系统后不需要在额外的安装驱动。但是通用的驱动只能使用设备的基本功能。

驱动程序因为是非操作系统厂商开发，并且需要被安装到操作系统并调用，所以需要有一个统一的模型来开发驱动程序。否则操作系统是无法操作各式各样的设备的。前面我们知道设备非为两大类，所以一般操作系统都定义了这两类设备的标准接口。

## 6.1.4 内存映射I/O

**每个控制器都有几个寄存器和CPU进行通信**。通过写入这些寄存器，可以命令设备发送或接受数据，开启或关闭。而通过读这些寄存器就能知道设备的状态。因为`寄存器`数量和大小是有限的，所以设备一般会有一个`RAM`的缓冲区，来存放一些数据。比如**硬盘的读写缓存**，显卡的显存等。一方面提供数据存放，一方面也是提高`I/O`操作的速度。

现在的问题是CPU如何和这些设备的寄存器或数据缓冲区进行通信呢？存在两个可选方案：

* 1.为每个**控制器**分配一个`I/O`端口号，所有的控制器可以形成一个I/O端口空间。存放在内存中。一般程序不能访问，而OS通过特殊的指令和端口号来从设备读取或是写入数据。**早期计算机基本都是这种方式**。
* 2.将所有控制器的寄存器映射到内存空间，于是每个设备的寄存器都有一个唯一的地址。这种称为**内存映射I/O**。
* 另一种方式是两种的结合，寄存器拥有I/O端口，而数据缓冲区则映射到内存空间。

对于我们程序员来说这两种方案有所不同:

* 1.对于第一种方式需要使用汇编语言来操作，而第2种方式则可以使用C语言来编程，因为他不需要特殊的指令控制，对待I/O设备和其他普通数据访问方式是相同的。
* 2.对于I/O映射方式，不需要特殊的保护机制来组织对I/O的访问，因为OS已经完成了这部分工作，不会把这一段内存地址分配给其他程序。
* 3.对于内存可用的指令，也能使用在设备的寄存器上。

任何技术有有点就会有缺点，I/O内存映射也一样：

* 1.前面提到过Cache可以对内存进行缓存，但是如果对I/O映射的地址空间进行缓存就会有问题。所以必须有机制来禁用I/O映射空间缓存，这就增大了OS的复杂性。
* 2.另一个问题是，因为发送指令后需要判断是内存还是I/O操作，所以它们需要能够检查全部的内存空间。以前CPU,内存和I/O设备在同一个总线上，所以检查很方便。但是后来为了提高CPU和内存效率，CPU和内存之间有一条高速的总线（比如QPI）。这样I/O设备就无法查看内存地址，因为内存地址总线旁落到了内存和CPU的高速总线上，所以需要一个额外的芯片来处理（北桥芯片，内存控制器的作用），增大了系统的复杂度。
 
