#summary Liberando digitales II UD
#labels verilog,latex,linux

= Objetivo General =
Generar documentación libre (licencia CC-BYSA) y descripciones de hardware libres (licencia GPL) que puedan ser usadas como Objetos Virtuales de Aprendizaje (OVA's) para facilitar el desarrollo de la asignatura digitales II en la Universidad Distrital, otra similar en cualquier institución educativa o el aprendizaje autónomo de cualquier persona usando el lenguaje de descripción de hardware Verilog y herramientas Software Libre (!OpenSource).

= Objetivos Especificos =
 * Incentivar el uso de Software Libre para Electrónica, !OpenSource Hardware y Free Hardware Desingn en la Universidad Distrital.
 * Desarrollar el contenido de la asignatura digitales II relacionado con lenguajes de descripción de hardware usando herramientas de Software Libre.
 * Desarrollar el contenido de la asignatura digitales II relacionado con lenguajes de descripción de hardware usando Verilog en vez de VHDL.
 * Liberar con licencia CC-BYSA el material acadéico (OVA's) usado como apoyo para enseñar la asignatura:
  * Diapositivas profesor Miguel Melgarejo
  * Diseño microprocesador CISC y RISC profesor Muñoz
  * Laboratorios profesor Gaona
 * Escribir en Verilog y publicar las descripciones VHDL existentes en las diapositivas de las sesiones teóricas 3,4 y 6
 * Usar como base las diapositivas liberadas por el profesor Miguel Melgarejo que estén relacionadas con VHDL para generar material similar con Verilog.
 * Usar como base el diseño del procesador CISC liberado por el profesor Muñoz para describirlo y publicarlo en lenguaje Verilog.
 * Generar documentación de instalación y uso de herramientas de Software Libre relacionadas con Verilog y FPGA's para sistema operativo Linux
 * Publicar notas y ejercicios de clase
 * Desarrollar este proyecto como alternativa de trabajo para la asignatura digitlaes II
 * Escribir un artículo relacionado con Verilog y Software Libre que sea publicado por IEEE
= Justificación General =
La misisón de la Universidad Distrital Francisco Jose de Caldas expresada a continuación:

_"La democratización del conocimiento para garantizar, a nombre de la sociedad y con participación del Estado, el derecho social a una educación superior con criterios de excelencia, equidad y competitividad mediante la generación y difusión de saberes y conocimientos, con autonomía y vocación hacia el desarrollo sociocultural y contribuir al progreso de la ciudad región de Bogotá y el país. (Plan Estratégico de Desarrollo 2007 - 2016)"_

= Justificaciones Específicas =
 * La asignatura digitales II se convertirá en Análisis y Diseño de Microprocesadores, SUN Microsistems ha liberado bajo licencia GPL (!OpenSource Hardware) la descripción de hardware escrita en lenguaje verilog del microprocesador Ultra SPAR* Desarrollar el contenido de la asignatura usando Verilog HDL.
 * C T2 ahora conocida con el nombre de OpenSPARC, el primer y único procesador RISC multihilo de 64bit con 8 nucleos que es totalmente !OpenSource Hardware y que está acompañado de documentación y herramientas que facilitan la investigación y desarrollo sobre el mismo, gracias a trabajo de voluntarios independientes y de acuerdos de colaboración como el existente entre SUN y Xilinix existen variables más sencillas de este procesador que son faciles de sintetizar en tecnología FPGA usando kits de desarrollo que ya son ofrecidos en el mercado y principalemte por las universidades parte de "OpenSPARC University Program"
 *
 *
 *
  * Deseo iniciar una investigación en este área proyectandome a la tesis de grado
  * Para poder usar al máximo Software Libre
  * Para facilitar el aprendizaje

 * Por que en Software Libre hay un mejor soporte para este lenguaje
 * Por que el lenguaje Verilog es más familiar a los vistos en las asignaturas de programación

= Plan de trabajo =
 * Investigación acerca de descripción de hardware con lenguaje Verilog.
 * Eleción de herramientas de Software Libre para sistema operativo Linux relacionadas con lenguaje Verilog y FPGA's.
 * Inventario de manterial digitales II 2009-1
 * Diseñar e implementar estructura del repositorio
 * Liberación lecciones profesro Miguel
 * Liberación procesador CISC
 * Estudio lecciones 3 y 4
 * Escritura en verilog de descripciones en VHDL de lecciones 3 y 4
 * Creación versión derivada de las diapositivas de lecciones 3 y 4 enfocada en Verilog
 * Estudio lección 6
 * Escritura en verilog de descripciones en VHDL de lección 6
 * Creación versión derivada de las diapositivas de lección 6 enfocada en Verilog
 * Estudio Microprocesador CISC
 * Describir en Verilog procesador CISC
 * Tomar notas de clase y publicarlas (opcional)

= Entregables Teoria =
Todos los entregables serán publicados en el repositorio de altaimpedancia.org con licencias GPL y CC-BYSA.
 * Descripciones en Verilog de lecciones 3, 4 y 6.
 * Diapositivas lecciones 3 y 4 con enfasis en Verilog en vez de VHDL
 * Descripción en Verilog de microprocesador CISC del profesor Muños
 * Material liberado publicado organizadamente en el repositorio
 * Ejercicios de clase y tareas desarrollados usando Verilog (opcional)


= misc =
NOTA: Tal vez primero hacer todo el codigo ... y luego al final las presentaciones en LaTeX como final, eso permite concentrarse en lo importante y al final o se hace o se hace por que es el entregable

en formato LaTEX (preferiblemente)

las obras generadas y liberadas en el desarrollo del proyecto estarán disponibles públicamente en Internet en el repos
 * Por que en Software Libre hay un mejor soporte para este lenguaje
 * Por que el lenguaje Verilog es más familiar a los vistos en las asignaturas de programaciónitorio de altaimpedancia.org y podrán ser accedidas, copiadas y usadas libremente por cualquier persona o institución siempre que se cumplan los términos del licenciamiento.

Desarrollar este proyecto como un plan de trabajo alternativo para la asignatura digitales II que haga sinergia entre los siguientes espacios u organizaciones con los cuales estoy involucrado: el SIG altaimpedancia.org, el capítulo Circuits and Systems de la rama estudiantil IEEE UD y la asignatura digitales II del proyecto curricular Ingeniería Electrónica de la UD , ###y el LAMIC### que permita usar los recursos físocos y humanos de los mencionados para

tres lecciones 3 y 4 + la de maquinas de estado


= Noticias =
 * 20090819: En esta página inicialmente se hará el borrador del documento del proyecto.
 * 20090819: Creada esta página wiki y carpeta del proyecto en el repositorio siguiendo [PropuestaGeneralTrabajo].