## 簡介

## 基本架構
```verilog
module module_name (a, b, c, n);
  // 輸入輸出宣告
  input a, b;
  output c, n;

  // 資料類型宣告
  wire name;
  reg name;  

  // 描述模組內部電路敘述
endmodule // module_name

```

## 資料類型
## 邏輯閘層次

## 資料流層次
「資料流層次」(Dataflow Level)

### assign連續指定
### 運算子

| 運算子名稱 |              符號              |            說明            |
|:----------:|:------------------------------:|:--------------------------:|
|    算術    | `+`, `-`, `*`, `**`, `/`, `%`  | 加、減、乘、乘冪、除、餘數 |
|  位元邏輯  | `~`, `&`, `|`, `^`, `~^`, `^~` |                            |
