TimeQuest Timing Analyzer report for p8086
Sun Mar 04 15:44:52 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; p8086                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 154.34 MHz ; 154.34 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.479 ; -9530.173     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -8064.380             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.511      ;
; -5.479 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.066      ; 6.510      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.480      ;
; -5.474 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.040      ; 6.479      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.434      ;
; -5.463 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.005      ; 6.433      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.087      ; 6.477      ;
; -5.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.086      ; 6.476      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.067      ; 6.443      ;
; -5.411 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.066      ; 6.442      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.041      ; 6.412      ;
; -5.406 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.040      ; 6.411      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.006      ; 6.366      ;
; -5.395 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.005      ; 6.365      ;
; -5.366 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a72~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.083      ; 6.414      ;
; -5.366 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a72~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.083      ; 6.414      ;
; -5.366 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a72~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.083      ; 6.414      ;
; -5.366 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a72~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.083      ; 6.414      ;
; -5.366 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a72~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.083      ; 6.414      ;
; -5.366 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a72~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.083      ; 6.414      ;
; -5.366 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a72~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.083      ; 6.414      ;
; -5.366 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a72~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.083      ; 6.414      ;
; -5.366 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a72~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.083      ; 6.414      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                             ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; InstructionQueue:IQ|\p_CONTROL:contador[1]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[1]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|\p_CONTROL:contador[2]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[2]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_leitura[1]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_leitura[2]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_escrita[1]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_escrita[2]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|state.boot                                                                                      ; EU_Control_System:ECS|state.boot                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.fetch                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; EU_Control_System:ECS|LeituraQueue                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|sinalEscritaRG1                                                                                 ; EU_Control_System:ECS|sinalEscritaRG1                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|sinalEscritaRT1                                                                                 ; EU_Control_System:ECS|sinalEscritaRT1                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|sinalEscritaRT2                                                                                 ; EU_Control_System:ECS|sinalEscritaRT2                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|saidaDataBUS[1]                                                                                 ; EU_Control_System:ECS|saidaDataBUS[1]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                 ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|state.resposta                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.795      ;
; 0.534 ; EU_Control_System:ECS|state.resposta                                                                                  ; EU_Control_System:ECS|state.final                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.800      ;
; 0.539 ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.744 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.009      ;
; 0.747 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|\p_CONTROL:contador[3]                                                                                        ; clock        ; clock       ; 0.000        ; -0.001     ; 1.012      ;
; 0.781 ; InstructionQueue:IQ|vetor_queue[4][0]                                                                                 ; InstructionQueue:IQ|saida_parcial[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.047      ;
; 0.781 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|state.boot                                                                                                  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.048      ;
; 0.788 ; InstructionQueue:IQ|vetor_queue[4][2]                                                                                 ; InstructionQueue:IQ|saida_parcial[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.793 ; InstructionQueue:IQ|vetor_queue[4][1]                                                                                 ; InstructionQueue:IQ|saida_parcial[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.795 ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; InstructionQueue:IQ|vetor_queue[5][7]                                                                                 ; InstructionQueue:IQ|saida_parcial[7]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.801 ; InstructionQueue:IQ|index_leitura[2]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.805 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.811 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|w_cheio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; InstructionQueue:IQ|index_escrita[2]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|w_vazio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.078      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.833 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.arithmetic8                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.099      ;
; 0.838 ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.845 ; EU_Control_System:ECS|state.boot                                                                                      ; EU_Control_System:ECS|state.fetch                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.855 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.arithmetic161                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.121      ;
; 0.855 ; InstructionQueue:IQ|index_leitura[1]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.121      ;
; 0.857 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.123      ;
; 0.944 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|address_reg_a[3]     ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[3]             ; clock        ; clock       ; 0.000        ; 0.007      ; 1.217      ;
; 0.953 ; InstructionQueue:IQ|vetor_queue[5][0]                                                                                 ; InstructionQueue:IQ|saida_parcial[0]                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.218      ;
; 0.964 ; EU_Control_System:ECS|state.arithmetic161                                                                             ; EU_Control_System:ECS|state.arithmetic162                                                                                         ; clock        ; clock       ; 0.000        ; 0.008      ; 1.238      ;
; 0.966 ; RegisterTemp:RT|Registrador16:RegR1|q[15]                                                                             ; RegistradorGeral:RG|Registrador16:SP|q[7]                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.231      ;
; 0.982 ; RegisterTemp:RT|Registrador16:RegR1|q[9]                                                                              ; RegistradorGeral:RG|Registrador16:SP|q[1]                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.247      ;
; 0.985 ; InstructionQueue:IQ|index_escrita[1]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.251      ;
; 0.985 ; InstructionQueue:IQ|vetor_queue[4][7]                                                                                 ; InstructionQueue:IQ|saida_parcial[7]                                                                                              ; clock        ; clock       ; 0.000        ; 0.003      ; 1.254      ;
; 0.999 ; InstructionQueue:IQ|w_vazio                                                                                           ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.265      ;
; 1.017 ; InstructionQueue:IQ|vetor_queue[5][1]                                                                                 ; InstructionQueue:IQ|saida_parcial[1]                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.282      ;
; 1.021 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|state.arithmetic8                                                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 1.288      ;
; 1.028 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.294      ;
; 1.039 ; InstructionQueue:IQ|w_cheio                                                                                           ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; InstructionQueue:IQ|w_cheio                                                                                           ; InstructionQueue:IQ|\p_CONTROL:contador[3]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.041 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.307      ;
; 1.044 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.310      ;
; 1.049 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|LeituraQueue                                                                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 1.316      ;
; 1.050 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|state.fetch                                                                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 1.317      ;
; 1.053 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|state.arithmetic161                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.320      ;
; 1.073 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[2] ; InstructionQueue:IQ|vetor_queue[5][1]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.339      ;
; 1.085 ; InstructionQueue:IQ|\p_CONTROL:contador[3]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[3]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.351      ;
; 1.087 ; InstructionQueue:IQ|\p_CONTROL:contador[1]                                                                            ; InstructionQueue:IQ|w_vazio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.353      ;
; 1.094 ; InstructionQueue:IQ|vetor_queue[4][6]                                                                                 ; InstructionQueue:IQ|saida_parcial[6]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.360      ;
; 1.117 ; InstructionQueue:IQ|\p_CONTROL:contador[1]                                                                            ; InstructionQueue:IQ|w_cheio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.383      ;
; 1.151 ; InstructionQueue:IQ|w_cheio                                                                                           ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.417      ;
; 1.151 ; InstructionQueue:IQ|w_cheio                                                                                           ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.417      ;
; 1.173 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                                        ; clock        ; clock       ; 0.000        ; -0.001     ; 1.438      ;
; 1.175 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|\p_CONTROL:contador[1]                                                                                        ; clock        ; clock       ; 0.000        ; -0.001     ; 1.440      ;
; 1.176 ; InstructionQueue:IQ|saida_parcial[4]                                                                                  ; EU_Control_System:ECS|destino[0]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.011      ; 1.453      ;
; 1.178 ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.187 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a86~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.485      ;
; 1.188 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.194 ; RegisterTemp:RT|Registrador16:RegR2|q[1]                                                                              ; RegistradorGeral:RG|Registrador16:BP|q[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.460      ;
; 1.197 ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.203 ; InstructionQueue:IQ|vetor_queue[5][4]                                                                                 ; InstructionQueue:IQ|saida_parcial[4]                                                                                              ; clock        ; clock       ; 0.000        ; 0.001      ; 1.470      ;
; 1.205 ; RegisterTemp:RT|Registrador16:RegR1|q[14]                                                                             ; RegisterTemp:RT|Registrador16:RegR1|q[14]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.471      ;
; 1.209 ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a86~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.506      ;
; 1.209 ; RegisterTemp:RT|Registrador16:RegR2|q[1]                                                                              ; RegisterTemp:RT|Registrador16:RegR2|q[1]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.475      ;
; 1.214 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[2] ; InstructionQueue:IQ|vetor_queue[5][0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.480      ;
; 1.216 ; RegisterTemp:RT|Registrador16:RegR2|q[7]                                                                              ; RegistradorGeral:RG|Registrador16:SP|q[15]                                                                                        ; clock        ; clock       ; 0.000        ; -0.001     ; 1.481      ;
; 1.224 ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.232 ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a86~porta_address_reg3 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.531      ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; entradaAX[*]   ; clock      ; 4.852 ; 4.852 ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 3.260 ; 3.260 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; 3.268 ; 3.268 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; 3.612 ; 3.612 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; 4.380 ; 4.380 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; 3.326 ; 3.326 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; 4.121 ; 4.121 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; 4.355 ; 4.355 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; 4.852 ; 4.852 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; 4.626 ; 4.626 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; 4.139 ; 4.139 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 4.215 ; 4.215 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; 3.975 ; 3.975 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; 4.223 ; 4.223 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; 3.180 ; 3.180 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; 4.552 ; 4.552 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; 3.756 ; 3.756 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; 3.724 ; 3.724 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; 3.086 ; 3.086 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; 4.500 ; 4.500 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; 3.491 ; 3.491 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; 3.751 ; 3.751 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; 4.392 ; 4.392 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; 4.578 ; 4.578 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; 3.596 ; 3.596 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; 3.598 ; 3.598 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; 3.579 ; 3.579 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; 3.252 ; 3.252 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; 3.853 ; 3.853 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; 3.983 ; 3.983 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; 3.376 ; 3.376 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; 4.056 ; 4.056 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; 4.024 ; 4.024 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; 4.065 ; 4.065 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; 3.958 ; 3.958 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; 4.525 ; 4.525 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; 4.535 ; 4.535 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; 3.998 ; 3.998 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; 3.894 ; 3.894 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; 4.312 ; 4.312 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; 4.002 ; 4.002 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; 2.711 ; 2.711 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; 2.692 ; 2.692 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; 2.692 ; 2.692 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; 2.963 ; 2.963 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; 4.276 ; 4.276 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; 3.337 ; 3.337 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; 4.173 ; 4.173 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; 3.934 ; 3.934 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; 4.276 ; 4.276 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; 4.017 ; 4.017 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; 2.888 ; 2.888 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; 3.459 ; 3.459 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; 3.577 ; 3.577 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; 4.327 ; 4.327 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; 3.374 ; 3.374 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; 3.817 ; 3.817 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; 3.415 ; 3.415 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; 4.144 ; 4.144 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 3.482 ; 3.482 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; 3.114 ; 3.114 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; 2.945 ; 2.945 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; 2.986 ; 2.986 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; 3.083 ; 3.083 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; 2.902 ; 2.902 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; 2.960 ; 2.960 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; 3.079 ; 3.079 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; 2.900 ; 2.900 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; 2.953 ; 2.953 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; 3.096 ; 3.096 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; 2.942 ; 2.942 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; 3.482 ; 3.482 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; 2.787 ; 2.787 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; 3.187 ; 3.187 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; 1.491 ; 1.491 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 0.189 ; 0.189 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; 4.749 ; 4.749 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; 3.269 ; 3.269 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; 3.320 ; 3.320 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; 4.163 ; 4.163 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; 3.340 ; 3.340 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; 3.337 ; 3.337 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; 3.348 ; 3.348 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; 3.871 ; 3.871 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; 2.733 ; 2.733 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; 4.749 ; 4.749 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; 4.424 ; 4.424 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; 4.090 ; 4.090 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; 4.106 ; 4.106 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; 3.157 ; 3.157 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; 2.944 ; 2.944 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; 2.919 ; 2.919 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; 2.644 ; 2.644 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; 2.991 ; 2.991 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; 2.942 ; 2.942 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; 2.988 ; 2.988 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; 2.945 ; 2.945 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; 3.065 ; 3.065 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; 3.068 ; 3.068 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; 3.054 ; 3.054 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; 2.941 ; 2.941 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; 2.699 ; 2.699 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; 2.684 ; 2.684 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; 2.966 ; 2.966 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; 3.106 ; 3.106 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; 3.157 ; 3.157 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; 3.394 ; 3.394 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; 3.027 ; 3.027 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; 2.931 ; 2.931 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; 2.922 ; 2.922 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; 3.064 ; 3.064 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; 2.905 ; 2.905 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; 2.926 ; 2.926 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; 3.124 ; 3.124 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; 3.227 ; 3.227 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; 3.334 ; 3.334 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; 3.394 ; 3.394 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; 3.196 ; 3.196 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; 3.007 ; 3.007 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; 3.196 ; 3.196 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; 2.908 ; 2.908 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; 2.923 ; 2.923 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; 2.931 ; 2.931 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; 3.171 ; 3.171 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; 2.934 ; 2.934 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; 2.990 ; 2.990 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; 3.044 ; 3.044 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; 3.042 ; 3.042 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; 3.164 ; 3.164 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; 3.014 ; 3.014 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; 3.160 ; 3.160 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; 3.171 ; 3.171 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; 3.040 ; 3.040 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; 3.030 ; 3.030 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; 3.041 ; 3.041 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; 3.155 ; 3.155 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; 3.114 ; 3.114 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; 2.984 ; 2.984 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; 2.982 ; 2.982 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; 3.143 ; 3.143 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; 3.461 ; 3.461 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; 3.371 ; 3.371 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; 2.912 ; 2.912 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; 3.224 ; 3.224 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; 3.461 ; 3.461 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; 3.369 ; 3.369 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; 3.068 ; 3.068 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; 2.979 ; 2.979 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; 3.177 ; 3.177 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; 3.039 ; 3.039 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; 3.434 ; 3.434 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; 2.891 ; 2.891 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; 3.177 ; 3.177 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; 3.146 ; 3.146 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; 3.388 ; 3.388 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; 2.922 ; 2.922 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; 2.940 ; 2.940 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; 4.760 ; 4.760 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; 4.089 ; 4.089 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; 4.199 ; 4.199 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; 4.502 ; 4.502 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; 4.482 ; 4.482 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; 4.228 ; 4.228 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; 4.009 ; 4.009 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; 4.064 ; 4.064 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; 4.760 ; 4.760 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; 4.586 ; 4.586 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; 4.674 ; 4.674 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; 4.013 ; 4.013 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; 4.065 ; 4.065 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; 4.608 ; 4.608 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; 3.878 ; 3.878 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; 4.130 ; 4.130 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; 3.622 ; 3.622 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; 3.454 ; 3.454 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; 3.958 ; 3.958 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; 3.905 ; 3.905 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; 3.915 ; 3.915 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; 3.600 ; 3.600 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; 4.918 ; 4.918 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; 3.631 ; 3.631 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; 4.367 ; 4.367 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; 4.005 ; 4.005 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; 3.998 ; 3.998 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; 4.918 ; 4.918 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; 4.128 ; 4.128 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; 4.516 ; 4.516 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; 4.425 ; 4.425 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; 2.758 ; 2.758 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; 3.254 ; 3.254 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 3.087 ; 3.087 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; 2.892 ; 2.892 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; 2.918 ; 2.918 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; 3.014 ; 3.014 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; 3.001 ; 3.001 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; 1.288 ; 1.288 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; 1.193 ; 1.193 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; 3.087 ; 3.087 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; 2.790 ; 2.790 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; 2.994 ; 2.994 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; 2.977 ; 2.977 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; 2.985 ; 2.985 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; 2.945 ; 2.945 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; 2.996 ; 2.996 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; 2.925 ; 2.925 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; 2.672 ; 2.672 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; 2.944 ; 2.944 ; Rise       ; clock           ;
; reset          ; clock      ; 3.024 ; 3.024 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 7.462 ; 7.462 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; -3.030 ; -3.030 ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; -3.030 ; -3.030 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; -3.038 ; -3.038 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; -3.382 ; -3.382 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; -4.150 ; -4.150 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; -4.112 ; -4.112 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; -3.096 ; -3.096 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; -3.891 ; -3.891 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; -4.125 ; -4.125 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; -4.622 ; -4.622 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; -3.426 ; -3.426 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; -4.396 ; -4.396 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; -3.909 ; -3.909 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; -3.985 ; -3.985 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; -3.745 ; -3.745 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; -4.040 ; -4.040 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; -3.766 ; -3.766 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; -2.856 ; -2.856 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; -3.993 ; -3.993 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; -2.950 ; -2.950 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; -4.380 ; -4.380 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; -4.322 ; -4.322 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; -3.526 ; -3.526 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; -3.837 ; -3.837 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; -4.302 ; -4.302 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; -3.494 ; -3.494 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; -2.856 ; -2.856 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; -3.625 ; -3.625 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; -4.270 ; -4.270 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; -3.261 ; -3.261 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; -3.521 ; -3.521 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; -4.156 ; -4.156 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; -4.162 ; -4.162 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; -4.348 ; -4.348 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; -3.022 ; -3.022 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; -3.366 ; -3.366 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; -3.368 ; -3.368 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; -3.349 ; -3.349 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; -3.022 ; -3.022 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; -3.623 ; -3.623 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; -3.567 ; -3.567 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; -3.929 ; -3.929 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; -3.753 ; -3.753 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; -3.146 ; -3.146 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; -4.279 ; -4.279 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; -3.826 ; -3.826 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; -3.794 ; -3.794 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; -4.383 ; -4.383 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; -3.454 ; -3.454 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; -3.835 ; -3.835 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; -3.700 ; -3.700 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; -2.462 ; -2.462 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; -4.334 ; -4.334 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; -3.728 ; -3.728 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; -3.803 ; -3.803 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; -4.012 ; -4.012 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; -4.295 ; -4.295 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; -4.324 ; -4.324 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; -4.305 ; -4.305 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; -3.768 ; -3.768 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; -3.664 ; -3.664 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; -4.082 ; -4.082 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; -3.772 ; -3.772 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; -3.749 ; -3.749 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; -2.481 ; -2.481 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; -2.462 ; -2.462 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; -2.462 ; -2.462 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; -2.733 ; -2.733 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; -3.107 ; -3.107 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; -3.107 ; -3.107 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; -3.750 ; -3.750 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; -3.943 ; -3.943 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; -3.704 ; -3.704 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; -3.571 ; -3.571 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; -4.046 ; -4.046 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; -3.787 ; -3.787 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; -3.750 ; -3.750 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; -2.658 ; -2.658 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; -3.322 ; -3.322 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; -2.658 ; -2.658 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; -3.229 ; -3.229 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; -4.292 ; -4.292 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; -3.347 ; -3.347 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; -3.288 ; -3.288 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; -4.097 ; -4.097 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; -3.144 ; -3.144 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; -3.679 ; -3.679 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; -3.587 ; -3.587 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; -3.185 ; -3.185 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; -4.488 ; -4.488 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; -3.649 ; -3.649 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; -3.725 ; -3.725 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; -3.914 ; -3.914 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; -3.651 ; -3.651 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 0.041  ; 0.041  ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; -2.884 ; -2.884 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; -2.715 ; -2.715 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; -2.756 ; -2.756 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; -2.853 ; -2.853 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; -2.672 ; -2.672 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; -2.730 ; -2.730 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; -2.849 ; -2.849 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; -2.670 ; -2.670 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; -2.723 ; -2.723 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; -2.866 ; -2.866 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; -2.712 ; -2.712 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; -3.252 ; -3.252 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; -2.557 ; -2.557 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; -2.957 ; -2.957 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; -1.261 ; -1.261 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 0.041  ; 0.041  ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; -2.503 ; -2.503 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; -3.652 ; -3.652 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; -3.039 ; -3.039 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; -3.090 ; -3.090 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; -3.933 ; -3.933 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; -3.110 ; -3.110 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; -3.107 ; -3.107 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; -4.007 ; -4.007 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; -3.581 ; -3.581 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; -3.118 ; -3.118 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; -3.575 ; -3.575 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; -3.641 ; -3.641 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; -2.503 ; -2.503 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; -4.519 ; -4.519 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; -4.194 ; -4.194 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; -3.860 ; -3.860 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; -3.876 ; -3.876 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; -2.414 ; -2.414 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; -2.714 ; -2.714 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; -2.689 ; -2.689 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; -2.414 ; -2.414 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; -2.761 ; -2.761 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; -2.712 ; -2.712 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; -2.758 ; -2.758 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; -2.715 ; -2.715 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; -2.835 ; -2.835 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; -2.838 ; -2.838 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; -2.824 ; -2.824 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; -2.711 ; -2.711 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; -2.469 ; -2.469 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; -2.454 ; -2.454 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; -2.736 ; -2.736 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; -2.876 ; -2.876 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; -2.927 ; -2.927 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; -2.675 ; -2.675 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; -2.797 ; -2.797 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; -2.701 ; -2.701 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; -2.692 ; -2.692 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; -2.834 ; -2.834 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; -2.675 ; -2.675 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; -2.696 ; -2.696 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; -2.894 ; -2.894 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; -2.997 ; -2.997 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; -3.104 ; -3.104 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; -3.164 ; -3.164 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; -2.966 ; -2.966 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; -2.777 ; -2.777 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; -2.966 ; -2.966 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; -2.678 ; -2.678 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; -2.693 ; -2.693 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; -2.701 ; -2.701 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; -2.704 ; -2.704 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; -2.704 ; -2.704 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; -2.760 ; -2.760 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; -2.814 ; -2.814 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; -2.812 ; -2.812 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; -2.934 ; -2.934 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; -2.784 ; -2.784 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; -2.930 ; -2.930 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; -2.941 ; -2.941 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; -2.810 ; -2.810 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; -2.800 ; -2.800 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; -2.811 ; -2.811 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; -2.925 ; -2.925 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; -2.884 ; -2.884 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; -2.754 ; -2.754 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; -2.752 ; -2.752 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; -2.913 ; -2.913 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; -2.661 ; -2.661 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; -3.141 ; -3.141 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; -2.682 ; -2.682 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; -2.994 ; -2.994 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; -3.231 ; -3.231 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; -3.139 ; -3.139 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; -2.838 ; -2.838 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; -2.749 ; -2.749 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; -2.947 ; -2.947 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; -2.809 ; -2.809 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; -3.204 ; -3.204 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; -2.661 ; -2.661 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; -2.947 ; -2.947 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; -2.916 ; -2.916 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; -3.158 ; -3.158 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; -2.692 ; -2.692 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; -2.710 ; -2.710 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; -3.779 ; -3.779 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; -3.859 ; -3.859 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; -3.969 ; -3.969 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; -3.791 ; -3.791 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; -4.272 ; -4.272 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; -4.183 ; -4.183 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; -4.016 ; -4.016 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; -4.252 ; -4.252 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; -3.998 ; -3.998 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; -3.779 ; -3.779 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; -3.834 ; -3.834 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; -4.530 ; -4.530 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; -4.356 ; -4.356 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; -4.444 ; -4.444 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; -3.783 ; -3.783 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; -3.835 ; -3.835 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; -4.378 ; -4.378 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; -3.224 ; -3.224 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; -3.648 ; -3.648 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; -3.900 ; -3.900 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; -4.048 ; -4.048 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; -3.392 ; -3.392 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; -3.673 ; -3.673 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; -3.224 ; -3.224 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; -3.728 ; -3.728 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; -3.360 ; -3.360 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; -4.269 ; -4.269 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; -3.675 ; -3.675 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; -3.685 ; -3.685 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; -3.716 ; -3.716 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; -3.370 ; -3.370 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; -3.581 ; -3.581 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; -3.730 ; -3.730 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; -4.100 ; -4.100 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; -2.528 ; -2.528 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; -3.401 ; -3.401 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; -3.980 ; -3.980 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; -4.137 ; -4.137 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; -3.775 ; -3.775 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; -3.768 ; -3.768 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; -4.688 ; -4.688 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; -3.721 ; -3.721 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; -3.898 ; -3.898 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; -3.649 ; -3.649 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; -4.286 ; -4.286 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; -4.380 ; -4.380 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; -4.195 ; -4.195 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; -2.528 ; -2.528 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; -4.136 ; -4.136 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; -3.024 ; -3.024 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; -4.175 ; -4.175 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; -0.963 ; -0.963 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; -2.662 ; -2.662 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; -2.688 ; -2.688 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; -2.784 ; -2.784 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; -2.771 ; -2.771 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; -1.058 ; -1.058 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; -0.963 ; -0.963 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; -2.857 ; -2.857 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; -2.560 ; -2.560 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; -2.764 ; -2.764 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; -2.747 ; -2.747 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; -2.755 ; -2.755 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; -2.715 ; -2.715 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; -2.766 ; -2.766 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; -2.695 ; -2.695 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; -2.442 ; -2.442 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; -2.714 ; -2.714 ; Rise       ; clock           ;
; reset          ; clock      ; -0.438 ; -0.438 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; -3.978 ; -3.978 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; saidaAX[*]      ; clock      ; 8.765  ; 8.765  ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 7.493  ; 7.493  ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 7.786  ; 7.786  ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 6.768  ; 6.768  ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 6.749  ; 6.749  ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 6.762  ; 6.762  ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 6.757  ; 6.757  ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 8.573  ; 8.573  ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 8.765  ; 8.765  ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 6.896  ; 6.896  ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 8.029  ; 8.029  ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 6.312  ; 6.312  ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 7.870  ; 7.870  ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 8.216  ; 8.216  ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 7.906  ; 7.906  ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 7.928  ; 7.928  ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 8.165  ; 8.165  ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 9.409  ; 9.409  ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 7.523  ; 7.523  ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 7.115  ; 7.115  ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 8.928  ; 8.928  ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 8.644  ; 8.644  ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 7.705  ; 7.705  ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 8.735  ; 8.735  ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 7.838  ; 7.838  ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 7.018  ; 7.018  ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 6.262  ; 6.262  ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 7.806  ; 7.806  ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 6.835  ; 6.835  ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 6.256  ; 6.256  ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 7.122  ; 7.122  ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 9.409  ; 9.409  ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 6.775  ; 6.775  ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 9.486  ; 9.486  ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 7.045  ; 7.045  ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 7.058  ; 7.058  ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 7.098  ; 7.098  ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 7.708  ; 7.708  ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 7.061  ; 7.061  ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 7.937  ; 7.937  ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 8.078  ; 8.078  ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 7.172  ; 7.172  ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 7.685  ; 7.685  ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 9.486  ; 9.486  ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 9.237  ; 9.237  ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 8.990  ; 8.990  ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 7.803  ; 7.803  ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 9.562  ; 9.562  ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 8.644  ; 8.644  ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 8.629  ; 8.629  ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 8.694  ; 8.694  ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 8.889  ; 8.889  ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 8.680  ; 8.680  ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 9.562  ; 9.562  ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 8.580  ; 8.580  ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 8.761  ; 8.761  ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 8.614  ; 8.614  ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 8.379  ; 8.379  ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 6.230  ; 6.230  ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 6.468  ; 6.468  ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 6.347  ; 6.347  ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 6.193  ; 6.193  ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 9.705  ; 9.705  ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 8.847  ; 8.847  ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 9.471  ; 9.471  ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 9.694  ; 9.694  ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 9.705  ; 9.705  ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 9.026  ; 9.026  ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 9.284  ; 9.284  ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 8.950  ; 8.950  ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 9.048  ; 9.048  ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 7.503  ; 7.503  ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 6.260  ; 6.260  ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 7.250  ; 7.250  ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 8.481  ; 8.481  ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 8.513  ; 8.513  ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 6.872  ; 6.872  ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 8.567  ; 8.567  ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 8.570  ; 8.570  ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 8.978  ; 8.978  ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 7.169  ; 7.169  ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 7.450  ; 7.450  ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 8.039  ; 8.039  ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 7.524  ; 7.524  ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 6.303  ; 6.303  ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 7.358  ; 7.358  ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 7.557  ; 7.557  ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 7.557  ; 7.557  ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 7.918  ; 7.918  ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 6.303  ; 6.303  ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 8.978  ; 8.978  ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 7.487  ; 7.487  ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 9.326  ; 9.326  ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 6.820  ; 6.820  ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 6.856  ; 6.856  ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 6.589  ; 6.589  ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 6.636  ; 6.636  ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 6.541  ; 6.541  ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 6.253  ; 6.253  ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 6.889  ; 6.889  ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 6.554  ; 6.554  ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 7.105  ; 7.105  ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 6.822  ; 6.822  ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 6.589  ; 6.589  ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 6.838  ; 6.838  ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 9.326  ; 9.326  ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 9.930  ; 9.930  ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 8.847  ; 8.847  ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 9.431  ; 9.431  ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 9.724  ; 9.724  ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 9.930  ; 9.930  ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 8.532  ; 8.532  ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 9.284  ; 9.284  ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 8.950  ; 8.950  ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 9.075  ; 9.075  ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 7.291  ; 7.291  ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 6.298  ; 6.298  ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 7.834  ; 7.834  ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 6.275  ; 6.275  ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 7.238  ; 7.238  ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 8.611  ; 8.611  ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 7.802  ; 7.802  ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 6.731  ; 6.731  ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 6.444  ; 6.444  ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 6.549  ; 6.549  ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 6.545  ; 6.545  ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 6.553  ; 6.553  ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 6.551  ; 6.551  ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 6.586  ; 6.586  ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 6.518  ; 6.518  ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 6.542  ; 6.542  ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 6.557  ; 6.557  ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 6.731  ; 6.731  ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 6.299  ; 6.299  ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 6.975  ; 6.975  ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 6.549  ; 6.549  ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 6.595  ; 6.595  ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 6.794  ; 6.794  ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 6.549  ; 6.549  ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 6.582  ; 6.582  ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 6.584  ; 6.584  ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 6.975  ; 6.975  ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 6.807  ; 6.807  ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 6.815  ; 6.815  ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 6.800  ; 6.800  ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 6.531  ; 6.531  ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 6.802  ; 6.802  ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 6.836  ; 6.836  ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 6.817  ; 6.817  ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 6.585  ; 6.585  ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 6.389  ; 6.389  ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 6.213  ; 6.213  ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 6.503  ; 6.503  ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 6.457  ; 6.457  ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 6.458  ; 6.458  ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 6.532  ; 6.532  ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 6.206  ; 6.206  ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 6.227  ; 6.227  ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 6.533  ; 6.533  ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 6.350  ; 6.350  ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 6.473  ; 6.473  ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 6.488  ; 6.488  ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 6.220  ; 6.220  ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 7.042  ; 7.042  ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 6.789  ; 6.789  ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 6.785  ; 6.785  ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 7.034  ; 7.034  ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 6.597  ; 6.597  ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 6.815  ; 6.815  ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 7.042  ; 7.042  ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 6.567  ; 6.567  ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 6.797  ; 6.797  ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 6.596  ; 6.596  ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 7.008  ; 7.008  ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 7.006  ; 7.006  ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 6.590  ; 6.590  ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 6.834  ; 6.834  ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 6.577  ; 6.577  ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 6.793  ; 6.793  ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 9.696  ; 9.696  ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 9.759  ; 9.759  ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 9.662  ; 9.662  ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 9.689  ; 9.689  ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 9.230  ; 9.230  ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 9.750  ; 9.750  ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 9.623  ; 9.623  ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 8.993  ; 8.993  ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 7.802  ; 7.802  ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 9.237  ; 9.237  ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 8.776  ; 8.776  ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 9.305  ; 9.305  ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 8.158  ; 8.158  ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 9.475  ; 9.475  ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 8.862  ; 8.862  ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 8.474  ; 8.474  ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 8.675  ; 8.675  ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 8.685  ; 8.685  ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 8.907  ; 8.907  ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 9.134  ; 9.134  ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 8.848  ; 8.848  ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 9.475  ; 9.475  ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 12.646 ; 12.646 ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 11.890 ; 11.890 ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 11.858 ; 11.858 ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 12.314 ; 12.314 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 12.380 ; 12.380 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 12.646 ; 12.646 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 12.267 ; 12.267 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 12.118 ; 12.118 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 11.856 ; 11.856 ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 8.944  ; 8.944  ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 8.485  ; 8.485  ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 8.641  ; 8.641  ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 8.954  ; 8.954  ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 9.295  ; 9.295  ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 9.295  ; 9.295  ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 7.383  ; 7.383  ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 7.468  ; 7.468  ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 8.555  ; 8.555  ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 7.784  ; 7.784  ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 7.741  ; 7.741  ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 7.389  ; 7.389  ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 7.779  ; 7.779  ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 7.761  ; 7.761  ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 7.722  ; 7.722  ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 7.848  ; 7.848  ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 7.662  ; 7.662  ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 7.042  ; 7.042  ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 7.756  ; 7.756  ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 7.742  ; 7.742  ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 9.182  ; 9.182  ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 8.570  ; 8.570  ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 8.166  ; 8.166  ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 7.550  ; 7.550  ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 8.150  ; 8.150  ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 8.275  ; 8.275  ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 6.809  ; 6.809  ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 9.182  ; 9.182  ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 8.383  ; 8.383  ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 6.228  ; 6.228  ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 7.531  ; 7.531  ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 9.020  ; 9.020  ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 6.730  ; 6.730  ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 6.469  ; 6.469  ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 6.553  ; 6.553  ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 6.533  ; 6.533  ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 6.390  ; 6.390  ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 6.609  ; 6.609  ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 6.258  ; 6.258  ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 6.612  ; 6.612  ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 6.529  ; 6.529  ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 6.572  ; 6.572  ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 6.589  ; 6.589  ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 6.545  ; 6.545  ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 6.730  ; 6.730  ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; saidaAX[*]      ; clock      ; 6.312  ; 6.312  ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 7.493  ; 7.493  ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 7.786  ; 7.786  ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 6.768  ; 6.768  ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 6.749  ; 6.749  ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 6.762  ; 6.762  ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 6.757  ; 6.757  ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 8.573  ; 8.573  ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 8.765  ; 8.765  ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 6.896  ; 6.896  ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 8.029  ; 8.029  ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 6.312  ; 6.312  ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 7.870  ; 7.870  ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 8.216  ; 8.216  ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 7.906  ; 7.906  ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 7.928  ; 7.928  ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 8.165  ; 8.165  ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 6.256  ; 6.256  ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 7.523  ; 7.523  ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 7.115  ; 7.115  ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 8.928  ; 8.928  ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 8.644  ; 8.644  ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 7.705  ; 7.705  ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 8.735  ; 8.735  ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 7.838  ; 7.838  ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 7.018  ; 7.018  ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 6.262  ; 6.262  ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 7.806  ; 7.806  ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 6.835  ; 6.835  ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 6.256  ; 6.256  ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 7.122  ; 7.122  ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 9.409  ; 9.409  ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 6.775  ; 6.775  ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 7.045  ; 7.045  ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 7.058  ; 7.058  ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 7.098  ; 7.098  ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 7.708  ; 7.708  ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 7.061  ; 7.061  ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 7.937  ; 7.937  ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 8.078  ; 8.078  ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 7.172  ; 7.172  ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 7.685  ; 7.685  ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 9.486  ; 9.486  ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 9.237  ; 9.237  ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 8.990  ; 8.990  ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 7.803  ; 7.803  ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 6.193  ; 6.193  ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 8.644  ; 8.644  ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 8.629  ; 8.629  ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 8.694  ; 8.694  ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 8.889  ; 8.889  ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 8.680  ; 8.680  ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 9.562  ; 9.562  ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 8.580  ; 8.580  ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 8.761  ; 8.761  ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 8.614  ; 8.614  ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 8.379  ; 8.379  ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 6.230  ; 6.230  ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 6.468  ; 6.468  ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 6.347  ; 6.347  ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 6.193  ; 6.193  ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 6.260  ; 6.260  ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 8.847  ; 8.847  ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 9.471  ; 9.471  ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 9.694  ; 9.694  ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 9.705  ; 9.705  ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 9.026  ; 9.026  ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 9.284  ; 9.284  ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 8.950  ; 8.950  ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 9.048  ; 9.048  ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 7.503  ; 7.503  ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 6.260  ; 6.260  ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 7.250  ; 7.250  ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 8.481  ; 8.481  ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 8.513  ; 8.513  ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 6.872  ; 6.872  ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 8.567  ; 8.567  ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 8.570  ; 8.570  ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 7.169  ; 7.169  ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 7.450  ; 7.450  ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 8.039  ; 8.039  ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 7.524  ; 7.524  ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 6.303  ; 6.303  ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 7.358  ; 7.358  ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 7.557  ; 7.557  ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 7.557  ; 7.557  ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 7.918  ; 7.918  ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 6.303  ; 6.303  ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 8.978  ; 8.978  ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 7.487  ; 7.487  ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 6.820  ; 6.820  ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 6.856  ; 6.856  ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 6.589  ; 6.589  ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 6.636  ; 6.636  ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 6.541  ; 6.541  ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 6.253  ; 6.253  ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 6.889  ; 6.889  ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 6.554  ; 6.554  ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 7.105  ; 7.105  ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 6.822  ; 6.822  ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 6.589  ; 6.589  ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 6.838  ; 6.838  ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 9.326  ; 9.326  ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 6.275  ; 6.275  ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 8.847  ; 8.847  ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 9.431  ; 9.431  ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 9.724  ; 9.724  ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 9.930  ; 9.930  ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 8.532  ; 8.532  ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 9.284  ; 9.284  ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 8.950  ; 8.950  ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 9.075  ; 9.075  ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 7.291  ; 7.291  ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 6.298  ; 6.298  ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 7.834  ; 7.834  ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 6.275  ; 6.275  ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 7.238  ; 7.238  ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 8.611  ; 8.611  ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 7.802  ; 7.802  ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 6.299  ; 6.299  ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 6.444  ; 6.444  ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 6.549  ; 6.549  ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 6.545  ; 6.545  ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 6.553  ; 6.553  ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 6.551  ; 6.551  ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 6.586  ; 6.586  ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 6.518  ; 6.518  ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 6.542  ; 6.542  ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 6.557  ; 6.557  ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 6.731  ; 6.731  ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 6.299  ; 6.299  ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 6.531  ; 6.531  ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 6.549  ; 6.549  ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 6.595  ; 6.595  ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 6.794  ; 6.794  ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 6.549  ; 6.549  ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 6.582  ; 6.582  ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 6.584  ; 6.584  ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 6.975  ; 6.975  ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 6.807  ; 6.807  ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 6.815  ; 6.815  ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 6.800  ; 6.800  ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 6.531  ; 6.531  ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 6.802  ; 6.802  ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 6.836  ; 6.836  ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 6.817  ; 6.817  ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 6.585  ; 6.585  ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 6.206  ; 6.206  ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 6.389  ; 6.389  ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 6.213  ; 6.213  ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 6.503  ; 6.503  ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 6.457  ; 6.457  ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 6.458  ; 6.458  ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 6.532  ; 6.532  ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 6.206  ; 6.206  ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 6.227  ; 6.227  ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 6.533  ; 6.533  ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 6.350  ; 6.350  ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 6.473  ; 6.473  ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 6.488  ; 6.488  ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 6.220  ; 6.220  ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 6.567  ; 6.567  ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 6.789  ; 6.789  ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 6.785  ; 6.785  ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 7.034  ; 7.034  ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 6.597  ; 6.597  ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 6.815  ; 6.815  ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 7.042  ; 7.042  ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 6.567  ; 6.567  ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 6.797  ; 6.797  ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 6.596  ; 6.596  ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 7.008  ; 7.008  ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 7.006  ; 7.006  ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 6.590  ; 6.590  ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 6.834  ; 6.834  ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 6.577  ; 6.577  ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 6.793  ; 6.793  ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 7.802  ; 7.802  ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 9.696  ; 9.696  ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 9.759  ; 9.759  ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 9.662  ; 9.662  ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 9.689  ; 9.689  ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 9.230  ; 9.230  ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 9.750  ; 9.750  ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 9.623  ; 9.623  ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 8.993  ; 8.993  ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 7.802  ; 7.802  ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 9.237  ; 9.237  ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 8.776  ; 8.776  ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 9.305  ; 9.305  ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 8.158  ; 8.158  ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 8.474  ; 8.474  ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 8.862  ; 8.862  ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 8.474  ; 8.474  ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 8.675  ; 8.675  ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 8.685  ; 8.685  ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 8.907  ; 8.907  ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 9.134  ; 9.134  ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 8.848  ; 8.848  ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 9.475  ; 9.475  ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 9.164  ; 9.164  ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 9.451  ; 9.451  ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 9.164  ; 9.164  ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 10.053 ; 10.053 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 10.327 ; 10.327 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 10.343 ; 10.343 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 10.274 ; 10.274 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 10.015 ; 10.015 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 9.934  ; 9.934  ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 8.944  ; 8.944  ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 8.485  ; 8.485  ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 8.641  ; 8.641  ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 8.954  ; 8.954  ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 7.042  ; 7.042  ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 9.295  ; 9.295  ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 7.383  ; 7.383  ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 7.468  ; 7.468  ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 8.555  ; 8.555  ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 7.784  ; 7.784  ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 7.741  ; 7.741  ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 7.389  ; 7.389  ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 7.779  ; 7.779  ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 7.761  ; 7.761  ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 7.722  ; 7.722  ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 7.848  ; 7.848  ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 7.662  ; 7.662  ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 7.042  ; 7.042  ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 7.756  ; 7.756  ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 7.742  ; 7.742  ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 6.228  ; 6.228  ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 8.570  ; 8.570  ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 8.166  ; 8.166  ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 7.550  ; 7.550  ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 8.150  ; 8.150  ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 8.275  ; 8.275  ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 6.809  ; 6.809  ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 9.182  ; 9.182  ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 8.383  ; 8.383  ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 6.228  ; 6.228  ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 7.531  ; 7.531  ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 9.020  ; 9.020  ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 6.469  ; 6.469  ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 6.553  ; 6.553  ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 6.533  ; 6.533  ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 6.390  ; 6.390  ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 6.609  ; 6.609  ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 6.258  ; 6.258  ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 6.612  ; 6.612  ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 6.529  ; 6.529  ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 6.572  ; 6.572  ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 6.589  ; 6.589  ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 6.545  ; 6.545  ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 6.730  ; 6.730  ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.113 ; -3542.617     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -8064.380             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.158      ;
; -2.113 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.045      ; 3.157      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.198      ;
; -2.109 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.089      ; 3.197      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.012      ; 3.118      ;
; -2.107 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.011      ; 3.117      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg11   ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg10   ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg9    ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg8    ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg7    ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg6    ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg5    ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg4    ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg3    ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg2    ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg1    ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_address_reg0    ; clock        ; clock       ; 1.000        ; 0.024      ; 3.121      ;
; -2.098 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a7~porta_datain_reg0     ; clock        ; clock       ; 1.000        ; 0.023      ; 3.120      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.072      ; 3.165      ;
; -2.094 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.071      ; 3.164      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.037      ; 3.116      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a78~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.036      ; 3.115      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.046      ; 3.125      ;
; -2.080 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a110~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.045      ; 3.124      ;
; -2.076 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.090      ; 3.165      ;
; -2.076 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.090      ; 3.165      ;
; -2.076 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.165      ;
; -2.076 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.165      ;
; -2.076 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.165      ;
; -2.076 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.165      ;
; -2.076 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.165      ;
; -2.076 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.165      ;
; -2.076 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a28~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.090      ; 3.165      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                             ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; InstructionQueue:IQ|\p_CONTROL:contador[1]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[1]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|\p_CONTROL:contador[2]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[2]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_leitura[1]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_leitura[2]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_escrita[1]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_escrita[2]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|state.boot                                                                                      ; EU_Control_System:ECS|state.boot                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.fetch                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; EU_Control_System:ECS|LeituraQueue                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|sinalEscritaRG1                                                                                 ; EU_Control_System:ECS|sinalEscritaRG1                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|sinalEscritaRT1                                                                                 ; EU_Control_System:ECS|sinalEscritaRT1                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|sinalEscritaRT2                                                                                 ; EU_Control_System:ECS|sinalEscritaRT2                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|saidaDataBUS[1]                                                                                 ; EU_Control_System:ECS|saidaDataBUS[1]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                 ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|state.resposta                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; EU_Control_System:ECS|state.resposta                                                                                  ; EU_Control_System:ECS|state.final                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.344 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.496      ;
; 0.345 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|\p_CONTROL:contador[3]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.497      ;
; 0.355 ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; InstructionQueue:IQ|vetor_queue[4][1]                                                                                 ; InstructionQueue:IQ|saida_parcial[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; InstructionQueue:IQ|vetor_queue[5][7]                                                                                 ; InstructionQueue:IQ|saida_parcial[7]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|state.boot                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; InstructionQueue:IQ|index_leitura[2]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; InstructionQueue:IQ|index_escrita[2]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; InstructionQueue:IQ|vetor_queue[4][0]                                                                                 ; InstructionQueue:IQ|saida_parcial[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; EU_Control_System:ECS|state.boot                                                                                      ; EU_Control_System:ECS|state.fetch                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; InstructionQueue:IQ|vetor_queue[4][2]                                                                                 ; InstructionQueue:IQ|saida_parcial[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.388 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.arithmetic161                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; InstructionQueue:IQ|index_leitura[1]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.541      ;
; 0.394 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|w_cheio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.546      ;
; 0.394 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.arithmetic8                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.546      ;
; 0.397 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|w_vazio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.549      ;
; 0.427 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|address_reg_a[3]     ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[3]             ; clock        ; clock       ; 0.000        ; 0.008      ; 0.587      ;
; 0.437 ; InstructionQueue:IQ|vetor_queue[5][0]                                                                                 ; InstructionQueue:IQ|saida_parcial[0]                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 0.588      ;
; 0.441 ; EU_Control_System:ECS|state.arithmetic161                                                                             ; EU_Control_System:ECS|state.arithmetic162                                                                                         ; clock        ; clock       ; 0.000        ; 0.007      ; 0.600      ;
; 0.448 ; InstructionQueue:IQ|index_escrita[1]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; InstructionQueue:IQ|vetor_queue[4][7]                                                                                 ; InstructionQueue:IQ|saida_parcial[7]                                                                                              ; clock        ; clock       ; 0.000        ; 0.001      ; 0.603      ;
; 0.451 ; InstructionQueue:IQ|w_vazio                                                                                           ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.603      ;
; 0.454 ; InstructionQueue:IQ|vetor_queue[5][1]                                                                                 ; InstructionQueue:IQ|saida_parcial[1]                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 0.605      ;
; 0.458 ; RegisterTemp:RT|Registrador16:RegR1|q[15]                                                                             ; RegistradorGeral:RG|Registrador16:SP|q[7]                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.609      ;
; 0.465 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[2] ; InstructionQueue:IQ|vetor_queue[5][1]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.617      ;
; 0.469 ; RegisterTemp:RT|Registrador16:RegR1|q[9]                                                                              ; RegistradorGeral:RG|Registrador16:SP|q[1]                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.620      ;
; 0.469 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.621      ;
; 0.475 ; InstructionQueue:IQ|\p_CONTROL:contador[3]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[3]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.627      ;
; 0.477 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.629      ;
; 0.477 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|LeituraQueue                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.629      ;
; 0.478 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.630      ;
; 0.479 ; InstructionQueue:IQ|w_cheio                                                                                           ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.631      ;
; 0.479 ; InstructionQueue:IQ|w_cheio                                                                                           ; InstructionQueue:IQ|\p_CONTROL:contador[3]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.631      ;
; 0.481 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|state.arithmetic8                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.633      ;
; 0.483 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|state.fetch                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.635      ;
; 0.488 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|state.arithmetic161                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.640      ;
; 0.493 ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.509 ; InstructionQueue:IQ|vetor_queue[4][6]                                                                                 ; InstructionQueue:IQ|saida_parcial[6]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; RegisterTemp:RT|Registrador16:RegR2|q[1]                                                                              ; RegistradorGeral:RG|Registrador16:BP|q[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.521 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a86~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.068      ; 0.727      ;
; 0.523 ; InstructionQueue:IQ|\p_CONTROL:contador[1]                                                                            ; InstructionQueue:IQ|w_vazio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.675      ;
; 0.528 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a86~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.067      ; 0.734      ;
; 0.530 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|\p_CONTROL:contador[1]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; InstructionQueue:IQ|saida_parcial[4]                                                                                  ; EU_Control_System:ECS|destino[0]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.008      ; 0.694      ;
; 0.534 ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; RegisterTemp:RT|Registrador16:RegR1|q[14]                                                                             ; RegisterTemp:RT|Registrador16:RegR1|q[14]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.688      ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; 2.541  ; 2.541  ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 1.734  ; 1.734  ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; 1.740  ; 1.740  ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; 1.922  ; 1.922  ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; 2.315  ; 2.315  ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; 2.296  ; 2.296  ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; 1.802  ; 1.802  ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; 2.235  ; 2.235  ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; 2.327  ; 2.327  ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; 2.541  ; 2.541  ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; 1.936  ; 1.936  ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; 2.436  ; 2.436  ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; 2.219  ; 2.219  ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 2.278  ; 2.278  ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; 2.149  ; 2.149  ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; 2.271  ; 2.271  ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; 2.157  ; 2.157  ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; 2.443  ; 2.443  ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; 2.237  ; 2.237  ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; 1.702  ; 1.702  ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; 2.443  ; 2.443  ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; 2.375  ; 2.375  ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; 1.970  ; 1.970  ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; 2.170  ; 2.170  ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; 2.381  ; 2.381  ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; 1.970  ; 1.970  ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; 1.659  ; 1.659  ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; 2.053  ; 2.053  ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; 2.337  ; 2.337  ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; 1.827  ; 1.827  ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; 1.964  ; 1.964  ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; 2.290  ; 2.290  ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; 2.291  ; 2.291  ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; 2.407  ; 2.407  ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; 2.420  ; 2.420  ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; 1.912  ; 1.912  ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; 1.915  ; 1.915  ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; 1.897  ; 1.897  ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; 1.728  ; 1.728  ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; 2.067  ; 2.067  ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; 2.047  ; 2.047  ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; 2.231  ; 2.231  ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; 2.094  ; 2.094  ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; 1.817  ; 1.817  ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; 2.372  ; 2.372  ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; 2.166  ; 2.166  ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; 2.164  ; 2.164  ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; 2.420  ; 2.420  ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; 1.971  ; 1.971  ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; 2.200  ; 2.200  ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; 2.094  ; 2.094  ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; 2.468  ; 2.468  ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; 2.468  ; 2.468  ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; 2.133  ; 2.133  ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; 2.180  ; 2.180  ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; 2.280  ; 2.280  ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; 2.412  ; 2.412  ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; 2.468  ; 2.468  ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; 2.465  ; 2.465  ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; 2.158  ; 2.158  ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; 2.094  ; 2.094  ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; 2.306  ; 2.306  ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; 2.174  ; 2.174  ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; 2.139  ; 2.139  ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; 1.527  ; 1.527  ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; 1.506  ; 1.506  ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; 1.507  ; 1.507  ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; 1.624  ; 1.624  ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; 2.311  ; 2.311  ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; 1.780  ; 1.780  ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; 2.116  ; 2.116  ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; 2.251  ; 2.251  ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; 2.086  ; 2.086  ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; 2.053  ; 2.053  ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; 2.311  ; 2.311  ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; 2.163  ; 2.163  ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; 2.122  ; 2.122  ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; 2.491  ; 2.491  ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; 1.888  ; 1.888  ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; 1.545  ; 1.545  ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; 1.822  ; 1.822  ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; 2.421  ; 2.421  ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; 1.888  ; 1.888  ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; 1.860  ; 1.860  ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; 2.292  ; 2.292  ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; 1.788  ; 1.788  ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; 2.094  ; 2.094  ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; 2.013  ; 2.013  ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; 1.795  ; 1.795  ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; 2.491  ; 2.491  ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; 2.067  ; 2.067  ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; 2.083  ; 2.083  ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; 2.193  ; 2.193  ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; 2.034  ; 2.034  ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 1.886  ; 1.886  ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; 1.716  ; 1.716  ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; 1.604  ; 1.604  ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; 1.636  ; 1.636  ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; 1.711  ; 1.711  ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; 1.589  ; 1.589  ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; 1.616  ; 1.616  ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; 1.686  ; 1.686  ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; 1.562  ; 1.562  ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; 1.604  ; 1.604  ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; 1.701  ; 1.701  ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; 1.595  ; 1.595  ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; 1.886  ; 1.886  ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; 1.550  ; 1.550  ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; 1.762  ; 1.762  ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; 0.484  ; 0.484  ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; -0.238 ; -0.238 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; 2.516  ; 2.516  ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; 2.073  ; 2.073  ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; 1.740  ; 1.740  ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; 1.793  ; 1.793  ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; 2.240  ; 2.240  ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; 1.818  ; 1.818  ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; 1.803  ; 1.803  ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; 2.245  ; 2.245  ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; 2.035  ; 2.035  ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; 1.788  ; 1.788  ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; 2.051  ; 2.051  ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; 2.090  ; 2.090  ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; 1.493  ; 1.493  ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; 2.516  ; 2.516  ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; 2.361  ; 2.361  ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; 2.184  ; 2.184  ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; 2.170  ; 2.170  ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; 1.713  ; 1.713  ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; 1.601  ; 1.601  ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; 1.574  ; 1.574  ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; 1.493  ; 1.493  ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; 1.645  ; 1.645  ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; 1.594  ; 1.594  ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; 1.642  ; 1.642  ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; 1.598  ; 1.598  ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; 1.672  ; 1.672  ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; 1.678  ; 1.678  ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; 1.657  ; 1.657  ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; 1.558  ; 1.558  ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; 1.511  ; 1.511  ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; 1.500  ; 1.500  ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; 1.623  ; 1.623  ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; 1.713  ; 1.713  ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; 1.685  ; 1.685  ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; 1.760  ; 1.760  ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; 1.587  ; 1.587  ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; 1.543  ; 1.543  ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; 1.532  ; 1.532  ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; 1.622  ; 1.622  ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; 1.521  ; 1.521  ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; 1.533  ; 1.533  ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; 1.666  ; 1.666  ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; 1.700  ; 1.700  ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; 1.760  ; 1.760  ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; 1.743  ; 1.743  ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; 1.683  ; 1.683  ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; 1.615  ; 1.615  ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; 1.676  ; 1.676  ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; 1.549  ; 1.549  ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; 1.528  ; 1.528  ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; 1.543  ; 1.543  ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; 1.769  ; 1.769  ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; 1.619  ; 1.619  ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; 1.643  ; 1.643  ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; 1.699  ; 1.699  ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; 1.694  ; 1.694  ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; 1.769  ; 1.769  ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; 1.670  ; 1.670  ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; 1.763  ; 1.763  ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; 1.768  ; 1.768  ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; 1.693  ; 1.693  ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; 1.681  ; 1.681  ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; 1.689  ; 1.689  ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; 1.756  ; 1.756  ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; 1.716  ; 1.716  ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; 1.641  ; 1.641  ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; 1.636  ; 1.636  ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; 1.744  ; 1.744  ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; 1.806  ; 1.806  ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; 1.730  ; 1.730  ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; 1.528  ; 1.528  ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; 1.697  ; 1.697  ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; 1.806  ; 1.806  ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; 1.748  ; 1.748  ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; 1.620  ; 1.620  ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; 1.579  ; 1.579  ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; 1.671  ; 1.671  ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; 1.619  ; 1.619  ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; 1.788  ; 1.788  ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; 1.508  ; 1.508  ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; 1.654  ; 1.654  ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; 1.637  ; 1.637  ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; 1.744  ; 1.744  ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; 1.537  ; 1.537  ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; 1.544  ; 1.544  ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; 2.605  ; 2.605  ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; 2.211  ; 2.211  ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; 2.243  ; 2.243  ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; 2.191  ; 2.191  ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; 2.426  ; 2.426  ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; 2.361  ; 2.361  ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; 2.287  ; 2.287  ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; 2.431  ; 2.431  ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; 2.275  ; 2.275  ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; 2.174  ; 2.174  ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; 2.221  ; 2.221  ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; 2.605  ; 2.605  ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; 2.485  ; 2.485  ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; 2.537  ; 2.537  ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; 2.166  ; 2.166  ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; 2.210  ; 2.210  ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; 2.530  ; 2.530  ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; 2.424  ; 2.424  ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; 2.079  ; 2.079  ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; 2.198  ; 2.198  ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; 2.241  ; 2.241  ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; 1.936  ; 1.936  ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; 2.068  ; 2.068  ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; 1.809  ; 1.809  ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; 2.086  ; 2.086  ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; 1.875  ; 1.875  ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; 2.424  ; 2.424  ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; 2.081  ; 2.081  ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; 2.060  ; 2.060  ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; 2.083  ; 2.083  ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; 1.887  ; 1.887  ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; 2.041  ; 2.041  ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; 2.121  ; 2.121  ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; 2.295  ; 2.295  ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; 2.560  ; 2.560  ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; 1.973  ; 1.973  ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; 2.264  ; 2.264  ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; 2.387  ; 2.387  ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; 2.132  ; 2.132  ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; 2.154  ; 2.154  ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; 2.560  ; 2.560  ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; 2.104  ; 2.104  ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; 2.203  ; 2.203  ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; 2.088  ; 2.088  ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; 2.386  ; 2.386  ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; 2.416  ; 2.416  ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; 2.338  ; 2.338  ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; 1.517  ; 1.517  ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; 2.374  ; 2.374  ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; 1.732  ; 1.732  ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; 2.363  ; 2.363  ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 1.691  ; 1.691  ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; 1.578  ; 1.578  ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; 1.574  ; 1.574  ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; 1.670  ; 1.670  ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; 1.653  ; 1.653  ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; 0.424  ; 0.424  ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; 0.409  ; 0.409  ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; 1.691  ; 1.691  ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; 1.553  ; 1.553  ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; 1.648  ; 1.648  ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; 1.633  ; 1.633  ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; 1.637  ; 1.637  ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; 1.602  ; 1.602  ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; 1.649  ; 1.649  ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; 1.585  ; 1.585  ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; 1.487  ; 1.487  ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; 1.598  ; 1.598  ; Rise       ; clock           ;
; reset          ; clock      ; 1.141  ; 1.141  ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 3.871  ; 3.871  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; -1.614 ; -1.614 ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; -1.614 ; -1.614 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; -1.620 ; -1.620 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; -1.802 ; -1.802 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; -2.195 ; -2.195 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; -2.176 ; -2.176 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; -1.682 ; -1.682 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; -2.115 ; -2.115 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; -2.207 ; -2.207 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; -2.421 ; -2.421 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; -1.816 ; -1.816 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; -2.316 ; -2.316 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; -2.099 ; -2.099 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; -2.158 ; -2.158 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; -2.029 ; -2.029 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; -2.151 ; -2.151 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; -2.037 ; -2.037 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; -1.539 ; -1.539 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; -2.117 ; -2.117 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; -1.582 ; -1.582 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; -2.323 ; -2.323 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; -2.255 ; -2.255 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; -1.850 ; -1.850 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; -2.050 ; -2.050 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; -2.261 ; -2.261 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; -1.850 ; -1.850 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; -1.539 ; -1.539 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; -1.933 ; -1.933 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; -2.217 ; -2.217 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; -1.707 ; -1.707 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; -1.844 ; -1.844 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; -2.170 ; -2.170 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; -2.171 ; -2.171 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; -2.287 ; -2.287 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; -1.608 ; -1.608 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; -1.792 ; -1.792 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; -1.795 ; -1.795 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; -1.777 ; -1.777 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; -1.608 ; -1.608 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; -1.947 ; -1.947 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; -1.927 ; -1.927 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; -2.111 ; -2.111 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; -1.974 ; -1.974 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; -1.697 ; -1.697 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; -2.252 ; -2.252 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; -2.046 ; -2.046 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; -2.044 ; -2.044 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; -2.300 ; -2.300 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; -1.851 ; -1.851 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; -2.080 ; -2.080 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; -1.974 ; -1.974 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; -1.386 ; -1.386 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; -2.348 ; -2.348 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; -2.013 ; -2.013 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; -2.060 ; -2.060 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; -2.160 ; -2.160 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; -2.292 ; -2.292 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; -2.348 ; -2.348 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; -2.345 ; -2.345 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; -2.038 ; -2.038 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; -1.974 ; -1.974 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; -2.186 ; -2.186 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; -2.054 ; -2.054 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; -2.019 ; -2.019 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; -1.407 ; -1.407 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; -1.386 ; -1.386 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; -1.387 ; -1.387 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; -1.504 ; -1.504 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; -1.660 ; -1.660 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; -1.660 ; -1.660 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; -1.996 ; -1.996 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; -2.131 ; -2.131 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; -1.966 ; -1.966 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; -1.933 ; -1.933 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; -2.191 ; -2.191 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; -2.043 ; -2.043 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; -2.002 ; -2.002 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; -1.768 ; -1.768 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; -1.702 ; -1.702 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; -2.301 ; -2.301 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; -1.768 ; -1.768 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; -1.740 ; -1.740 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; -2.172 ; -2.172 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; -1.668 ; -1.668 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; -1.974 ; -1.974 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; -1.893 ; -1.893 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; -1.675 ; -1.675 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; -2.371 ; -2.371 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; -1.947 ; -1.947 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; -1.963 ; -1.963 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; -2.073 ; -2.073 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; -1.914 ; -1.914 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 0.358  ; 0.358  ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; -1.596 ; -1.596 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; -1.484 ; -1.484 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; -1.516 ; -1.516 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; -1.591 ; -1.591 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; -1.469 ; -1.469 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; -1.496 ; -1.496 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; -1.566 ; -1.566 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; -1.442 ; -1.442 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; -1.484 ; -1.484 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; -1.581 ; -1.581 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; -1.475 ; -1.475 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; -1.766 ; -1.766 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; -1.430 ; -1.430 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; -1.642 ; -1.642 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; -0.364 ; -0.364 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 0.358  ; 0.358  ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; -1.373 ; -1.373 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; -1.620 ; -1.620 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; -1.673 ; -1.673 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; -2.120 ; -2.120 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; -1.698 ; -1.698 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; -1.683 ; -1.683 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; -2.125 ; -2.125 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; -1.915 ; -1.915 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; -1.668 ; -1.668 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; -1.931 ; -1.931 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; -1.970 ; -1.970 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; -1.373 ; -1.373 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; -2.396 ; -2.396 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; -2.241 ; -2.241 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; -2.064 ; -2.064 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; -2.050 ; -2.050 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; -1.373 ; -1.373 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; -1.481 ; -1.481 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; -1.454 ; -1.454 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; -1.373 ; -1.373 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; -1.525 ; -1.525 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; -1.474 ; -1.474 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; -1.522 ; -1.522 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; -1.478 ; -1.478 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; -1.552 ; -1.552 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; -1.558 ; -1.558 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; -1.537 ; -1.537 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; -1.438 ; -1.438 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; -1.391 ; -1.391 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; -1.380 ; -1.380 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; -1.503 ; -1.503 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; -1.593 ; -1.593 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; -1.565 ; -1.565 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; -1.401 ; -1.401 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; -1.467 ; -1.467 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; -1.423 ; -1.423 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; -1.412 ; -1.412 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; -1.502 ; -1.502 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; -1.401 ; -1.401 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; -1.413 ; -1.413 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; -1.546 ; -1.546 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; -1.580 ; -1.580 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; -1.640 ; -1.640 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; -1.623 ; -1.623 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; -1.563 ; -1.563 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; -1.495 ; -1.495 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; -1.556 ; -1.556 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; -1.429 ; -1.429 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; -1.408 ; -1.408 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; -1.423 ; -1.423 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; -1.499 ; -1.499 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; -1.499 ; -1.499 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; -1.523 ; -1.523 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; -1.579 ; -1.579 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; -1.574 ; -1.574 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; -1.649 ; -1.649 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; -1.550 ; -1.550 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; -1.643 ; -1.643 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; -1.648 ; -1.648 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; -1.573 ; -1.573 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; -1.561 ; -1.561 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; -1.569 ; -1.569 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; -1.636 ; -1.636 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; -1.596 ; -1.596 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; -1.521 ; -1.521 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; -1.516 ; -1.516 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; -1.624 ; -1.624 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; -1.388 ; -1.388 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; -1.610 ; -1.610 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; -1.408 ; -1.408 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; -1.577 ; -1.577 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; -1.686 ; -1.686 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; -1.628 ; -1.628 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; -1.500 ; -1.500 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; -1.459 ; -1.459 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; -1.551 ; -1.551 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; -1.499 ; -1.499 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; -1.668 ; -1.668 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; -1.388 ; -1.388 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; -1.534 ; -1.534 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; -1.517 ; -1.517 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; -1.624 ; -1.624 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; -1.417 ; -1.417 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; -1.424 ; -1.424 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; -2.046 ; -2.046 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; -2.091 ; -2.091 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; -2.123 ; -2.123 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; -2.071 ; -2.071 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; -2.306 ; -2.306 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; -2.241 ; -2.241 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; -2.167 ; -2.167 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; -2.311 ; -2.311 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; -2.155 ; -2.155 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; -2.054 ; -2.054 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; -2.101 ; -2.101 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; -2.485 ; -2.485 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; -2.365 ; -2.365 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; -2.417 ; -2.417 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; -2.046 ; -2.046 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; -2.090 ; -2.090 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; -2.410 ; -2.410 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; -1.689 ; -1.689 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; -1.959 ; -1.959 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; -2.078 ; -2.078 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; -2.121 ; -2.121 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; -1.816 ; -1.816 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; -1.948 ; -1.948 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; -1.689 ; -1.689 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; -1.966 ; -1.966 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; -1.755 ; -1.755 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; -2.304 ; -2.304 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; -1.961 ; -1.961 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; -1.940 ; -1.940 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; -1.963 ; -1.963 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; -1.767 ; -1.767 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; -1.921 ; -1.921 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; -2.001 ; -2.001 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; -2.175 ; -2.175 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; -1.397 ; -1.397 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; -1.853 ; -1.853 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; -2.144 ; -2.144 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; -2.267 ; -2.267 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; -2.012 ; -2.012 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; -2.034 ; -2.034 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; -2.440 ; -2.440 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; -1.984 ; -1.984 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; -2.083 ; -2.083 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; -1.968 ; -1.968 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; -2.266 ; -2.266 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; -2.296 ; -2.296 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; -2.218 ; -2.218 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; -1.397 ; -1.397 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; -2.254 ; -2.254 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; -1.612 ; -1.612 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; -2.243 ; -2.243 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; -0.289 ; -0.289 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; -1.458 ; -1.458 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; -1.454 ; -1.454 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; -1.550 ; -1.550 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; -1.533 ; -1.533 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; -0.304 ; -0.304 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; -0.289 ; -0.289 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; -1.571 ; -1.571 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; -1.433 ; -1.433 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; -1.528 ; -1.528 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; -1.513 ; -1.513 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; -1.517 ; -1.517 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; -1.482 ; -1.482 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; -1.529 ; -1.529 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; -1.465 ; -1.465 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; -1.367 ; -1.367 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; -1.478 ; -1.478 ; Rise       ; clock           ;
; reset          ; clock      ; 0.026  ; 0.026  ; Rise       ; clock           ;
; wDEBUG         ; clock      ; -2.148 ; -2.148 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saidaAX[*]      ; clock      ; 4.817 ; 4.817 ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 4.181 ; 4.181 ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 3.836 ; 3.836 ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 3.832 ; 3.832 ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 3.817 ; 3.817 ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 4.817 ; 4.817 ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 3.639 ; 3.639 ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 4.525 ; 4.525 ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 5.139 ; 5.139 ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 4.208 ; 4.208 ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 3.991 ; 3.991 ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 4.938 ; 4.938 ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 4.877 ; 4.877 ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 4.296 ; 4.296 ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 4.472 ; 4.472 ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 3.609 ; 3.609 ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 3.865 ; 3.865 ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 3.602 ; 3.602 ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 4.024 ; 4.024 ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 5.139 ; 5.139 ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 3.834 ; 3.834 ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 5.204 ; 5.204 ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 3.991 ; 3.991 ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 4.288 ; 4.288 ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 3.965 ; 3.965 ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 4.525 ; 4.525 ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 4.364 ; 4.364 ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 5.204 ; 5.204 ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 5.215 ; 5.215 ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 4.786 ; 4.786 ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 4.792 ; 4.792 ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 5.215 ; 5.215 ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 4.722 ; 4.722 ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 4.825 ; 4.825 ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 3.558 ; 3.558 ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 3.582 ; 3.582 ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 5.342 ; 5.342 ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 5.203 ; 5.203 ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 5.273 ; 5.273 ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 5.342 ; 5.342 ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 5.048 ; 5.048 ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 4.964 ; 4.964 ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 4.959 ; 4.959 ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 4.037 ; 4.037 ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 4.196 ; 4.196 ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 4.109 ; 4.109 ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 3.754 ; 3.754 ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 4.402 ; 4.402 ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 4.959 ; 4.959 ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 3.867 ; 3.867 ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 3.579 ; 3.579 ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 3.715 ; 3.715 ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 3.978 ; 3.978 ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 3.867 ; 3.867 ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 3.749 ; 3.749 ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 3.876 ; 3.876 ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 5.437 ; 5.437 ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 5.163 ; 5.163 ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 5.303 ; 5.303 ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 5.437 ; 5.437 ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 4.813 ; 4.813 ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 4.978 ; 4.978 ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 4.108 ; 4.108 ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 3.625 ; 3.625 ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 4.071 ; 4.071 ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 4.777 ; 4.777 ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 3.673 ; 3.673 ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 3.724 ; 3.724 ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 3.735 ; 3.735 ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 3.752 ; 3.752 ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 3.741 ; 3.741 ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 3.745 ; 3.745 ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 3.618 ; 3.618 ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 3.799 ; 3.799 ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 3.819 ; 3.819 ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 3.897 ; 3.897 ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 3.919 ; 3.919 ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 3.919 ; 3.919 ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 3.622 ; 3.622 ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 3.538 ; 3.538 ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 3.624 ; 3.624 ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 3.624 ; 3.624 ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 3.688 ; 3.688 ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 3.528 ; 3.528 ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 3.549 ; 3.549 ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 3.583 ; 3.583 ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 3.635 ; 3.635 ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 3.647 ; 3.647 ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 3.702 ; 3.702 ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 3.695 ; 3.695 ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 4.018 ; 4.018 ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 4.012 ; 4.012 ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 3.821 ; 3.821 ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 3.918 ; 3.918 ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 4.018 ; 4.018 ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 3.787 ; 3.787 ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 3.977 ; 3.977 ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 3.802 ; 3.802 ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 3.985 ; 3.985 ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 3.802 ; 3.802 ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 5.755 ; 5.755 ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 5.381 ; 5.381 ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 5.330 ; 5.330 ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 5.348 ; 5.348 ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 5.353 ; 5.353 ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 5.755 ; 5.755 ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 5.171 ; 5.171 ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 5.367 ; 5.367 ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 5.295 ; 5.295 ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 4.937 ; 4.937 ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 4.603 ; 4.603 ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 5.177 ; 5.177 ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 4.876 ; 4.876 ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 4.812 ; 4.812 ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 4.824 ; 4.824 ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 5.008 ; 5.008 ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 4.870 ; 4.870 ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 5.177 ; 5.177 ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 6.622 ; 6.622 ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 6.274 ; 6.274 ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 6.233 ; 6.233 ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 6.457 ; 6.457 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 6.492 ; 6.492 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 6.622 ; 6.622 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 6.448 ; 6.448 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 6.394 ; 6.394 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 6.223 ; 6.223 ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 4.705 ; 4.705 ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 4.780 ; 4.780 ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 5.079 ; 5.079 ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 5.079 ; 5.079 ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 4.131 ; 4.131 ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 4.193 ; 4.193 ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 4.786 ; 4.786 ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 4.135 ; 4.135 ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 4.314 ; 4.314 ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 4.257 ; 4.257 ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 5.047 ; 5.047 ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 4.235 ; 4.235 ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 4.558 ; 4.558 ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 3.862 ; 3.862 ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 5.047 ; 5.047 ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 3.821 ; 3.821 ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 4.816 ; 4.816 ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 4.621 ; 4.621 ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 3.574 ; 3.574 ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 4.250 ; 4.250 ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 4.995 ; 4.995 ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 3.700 ; 3.700 ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 3.620 ; 3.620 ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 3.752 ; 3.752 ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 3.720 ; 3.720 ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 3.576 ; 3.576 ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 3.732 ; 3.732 ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 3.740 ; 3.740 ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 3.739 ; 3.739 ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 3.703 ; 3.703 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saidaAX[*]      ; clock      ; 3.639 ; 3.639 ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 4.181 ; 4.181 ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 3.836 ; 3.836 ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 3.832 ; 3.832 ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 3.817 ; 3.817 ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 4.817 ; 4.817 ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 3.639 ; 3.639 ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 4.525 ; 4.525 ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 3.602 ; 3.602 ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 4.208 ; 4.208 ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 3.991 ; 3.991 ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 4.938 ; 4.938 ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 4.877 ; 4.877 ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 4.296 ; 4.296 ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 4.472 ; 4.472 ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 3.609 ; 3.609 ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 3.865 ; 3.865 ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 3.602 ; 3.602 ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 4.024 ; 4.024 ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 5.139 ; 5.139 ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 3.834 ; 3.834 ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 3.991 ; 3.991 ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 4.288 ; 4.288 ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 3.965 ; 3.965 ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 4.525 ; 4.525 ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 4.364 ; 4.364 ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 5.204 ; 5.204 ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 4.786 ; 4.786 ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 4.792 ; 4.792 ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 5.215 ; 5.215 ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 4.722 ; 4.722 ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 4.825 ; 4.825 ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 3.558 ; 3.558 ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 3.582 ; 3.582 ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 5.203 ; 5.203 ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 5.273 ; 5.273 ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 5.342 ; 5.342 ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 5.048 ; 5.048 ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 4.964 ; 4.964 ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 4.037 ; 4.037 ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 4.196 ; 4.196 ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 4.109 ; 4.109 ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 3.754 ; 3.754 ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 4.402 ; 4.402 ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 4.959 ; 4.959 ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 3.867 ; 3.867 ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 3.579 ; 3.579 ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 3.715 ; 3.715 ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 3.978 ; 3.978 ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 3.867 ; 3.867 ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 3.749 ; 3.749 ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 3.876 ; 3.876 ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 5.163 ; 5.163 ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 5.303 ; 5.303 ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 5.437 ; 5.437 ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 4.813 ; 4.813 ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 4.978 ; 4.978 ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 4.108 ; 4.108 ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 3.625 ; 3.625 ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 4.071 ; 4.071 ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 4.777 ; 4.777 ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 3.618 ; 3.618 ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 3.673 ; 3.673 ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 3.724 ; 3.724 ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 3.735 ; 3.735 ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 3.752 ; 3.752 ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 3.741 ; 3.741 ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 3.745 ; 3.745 ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 3.618 ; 3.618 ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 3.799 ; 3.799 ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 3.819 ; 3.819 ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 3.897 ; 3.897 ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 3.919 ; 3.919 ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 3.919 ; 3.919 ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 3.528 ; 3.528 ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 3.622 ; 3.622 ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 3.538 ; 3.538 ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 3.624 ; 3.624 ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 3.624 ; 3.624 ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 3.688 ; 3.688 ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 3.528 ; 3.528 ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 3.549 ; 3.549 ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 3.583 ; 3.583 ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 3.635 ; 3.635 ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 3.647 ; 3.647 ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 3.702 ; 3.702 ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 3.695 ; 3.695 ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 3.787 ; 3.787 ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 4.012 ; 4.012 ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 3.821 ; 3.821 ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 3.918 ; 3.918 ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 4.018 ; 4.018 ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 3.787 ; 3.787 ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 3.977 ; 3.977 ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 3.802 ; 3.802 ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 3.985 ; 3.985 ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 3.802 ; 3.802 ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 5.381 ; 5.381 ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 5.330 ; 5.330 ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 5.348 ; 5.348 ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 5.353 ; 5.353 ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 5.755 ; 5.755 ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 5.171 ; 5.171 ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 5.367 ; 5.367 ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 5.295 ; 5.295 ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 4.937 ; 4.937 ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 4.603 ; 4.603 ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 4.876 ; 4.876 ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 4.812 ; 4.812 ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 4.824 ; 4.824 ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 5.008 ; 5.008 ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 4.870 ; 4.870 ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 5.177 ; 5.177 ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 5.097 ; 5.097 ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 5.381 ; 5.381 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 5.523 ; 5.523 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 5.538 ; 5.538 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 5.458 ; 5.458 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 5.367 ; 5.367 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 5.309 ; 5.309 ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 4.705 ; 4.705 ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 4.780 ; 4.780 ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 5.079 ; 5.079 ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 4.131 ; 4.131 ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 4.193 ; 4.193 ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 4.786 ; 4.786 ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 4.135 ; 4.135 ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 4.314 ; 4.314 ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 4.257 ; 4.257 ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 3.574 ; 3.574 ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 4.235 ; 4.235 ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 4.558 ; 4.558 ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 3.862 ; 3.862 ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 5.047 ; 5.047 ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 3.821 ; 3.821 ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 4.816 ; 4.816 ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 4.621 ; 4.621 ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 3.574 ; 3.574 ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 4.250 ; 4.250 ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 4.995 ; 4.995 ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 3.700 ; 3.700 ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 3.620 ; 3.620 ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 3.752 ; 3.752 ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 3.720 ; 3.720 ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 3.576 ; 3.576 ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 3.732 ; 3.732 ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 3.740 ; 3.740 ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 3.739 ; 3.739 ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 3.703 ; 3.703 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.479    ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -5.479    ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -9530.173 ; 0.0   ; 0.0      ; 0.0     ; -8064.38            ;
;  clock           ; -9530.173 ; 0.000 ; N/A      ; N/A     ; -8064.380           ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; entradaAX[*]   ; clock      ; 4.852 ; 4.852 ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 3.260 ; 3.260 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; 3.268 ; 3.268 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; 3.612 ; 3.612 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; 4.380 ; 4.380 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; 3.326 ; 3.326 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; 4.121 ; 4.121 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; 4.355 ; 4.355 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; 4.852 ; 4.852 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; 4.626 ; 4.626 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; 4.139 ; 4.139 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 4.215 ; 4.215 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; 3.975 ; 3.975 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; 4.223 ; 4.223 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; 3.180 ; 3.180 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; 4.552 ; 4.552 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; 3.756 ; 3.756 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; 3.724 ; 3.724 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; 3.086 ; 3.086 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; 4.500 ; 4.500 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; 3.491 ; 3.491 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; 3.751 ; 3.751 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; 4.392 ; 4.392 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; 4.578 ; 4.578 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; 3.596 ; 3.596 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; 3.598 ; 3.598 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; 3.579 ; 3.579 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; 3.252 ; 3.252 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; 3.853 ; 3.853 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; 3.983 ; 3.983 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; 3.376 ; 3.376 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; 4.056 ; 4.056 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; 4.024 ; 4.024 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; 4.065 ; 4.065 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; 3.958 ; 3.958 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; 4.525 ; 4.525 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; 4.535 ; 4.535 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; 3.998 ; 3.998 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; 3.894 ; 3.894 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; 4.312 ; 4.312 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; 4.002 ; 4.002 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; 2.711 ; 2.711 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; 2.692 ; 2.692 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; 2.692 ; 2.692 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; 2.963 ; 2.963 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; 4.276 ; 4.276 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; 3.337 ; 3.337 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; 4.173 ; 4.173 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; 3.934 ; 3.934 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; 4.276 ; 4.276 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; 4.017 ; 4.017 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; 2.888 ; 2.888 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; 3.459 ; 3.459 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; 3.577 ; 3.577 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; 4.327 ; 4.327 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; 3.374 ; 3.374 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; 3.817 ; 3.817 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; 3.415 ; 3.415 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; 4.144 ; 4.144 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 3.482 ; 3.482 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; 3.114 ; 3.114 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; 2.945 ; 2.945 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; 2.986 ; 2.986 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; 3.083 ; 3.083 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; 2.902 ; 2.902 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; 2.960 ; 2.960 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; 3.079 ; 3.079 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; 2.900 ; 2.900 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; 2.953 ; 2.953 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; 3.096 ; 3.096 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; 2.942 ; 2.942 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; 3.482 ; 3.482 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; 2.787 ; 2.787 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; 3.187 ; 3.187 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; 1.491 ; 1.491 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 0.189 ; 0.189 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; 4.749 ; 4.749 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; 3.269 ; 3.269 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; 3.320 ; 3.320 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; 4.163 ; 4.163 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; 3.340 ; 3.340 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; 3.337 ; 3.337 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; 3.348 ; 3.348 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; 3.871 ; 3.871 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; 2.733 ; 2.733 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; 4.749 ; 4.749 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; 4.424 ; 4.424 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; 4.090 ; 4.090 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; 4.106 ; 4.106 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; 3.157 ; 3.157 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; 2.944 ; 2.944 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; 2.919 ; 2.919 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; 2.644 ; 2.644 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; 2.991 ; 2.991 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; 2.942 ; 2.942 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; 2.988 ; 2.988 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; 2.945 ; 2.945 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; 3.065 ; 3.065 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; 3.068 ; 3.068 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; 3.054 ; 3.054 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; 2.941 ; 2.941 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; 2.699 ; 2.699 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; 2.684 ; 2.684 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; 2.966 ; 2.966 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; 3.106 ; 3.106 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; 3.157 ; 3.157 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; 3.394 ; 3.394 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; 3.027 ; 3.027 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; 2.931 ; 2.931 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; 2.922 ; 2.922 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; 3.064 ; 3.064 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; 2.905 ; 2.905 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; 2.926 ; 2.926 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; 3.124 ; 3.124 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; 3.227 ; 3.227 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; 3.334 ; 3.334 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; 3.394 ; 3.394 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; 3.196 ; 3.196 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; 3.007 ; 3.007 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; 3.196 ; 3.196 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; 2.908 ; 2.908 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; 2.923 ; 2.923 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; 2.931 ; 2.931 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; 3.171 ; 3.171 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; 2.934 ; 2.934 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; 2.990 ; 2.990 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; 3.044 ; 3.044 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; 3.042 ; 3.042 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; 3.164 ; 3.164 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; 3.014 ; 3.014 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; 3.160 ; 3.160 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; 3.171 ; 3.171 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; 3.040 ; 3.040 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; 3.030 ; 3.030 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; 3.041 ; 3.041 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; 3.155 ; 3.155 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; 3.114 ; 3.114 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; 2.984 ; 2.984 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; 2.982 ; 2.982 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; 3.143 ; 3.143 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; 3.461 ; 3.461 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; 3.371 ; 3.371 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; 2.912 ; 2.912 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; 3.224 ; 3.224 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; 3.461 ; 3.461 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; 3.369 ; 3.369 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; 3.068 ; 3.068 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; 2.979 ; 2.979 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; 3.177 ; 3.177 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; 3.039 ; 3.039 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; 3.434 ; 3.434 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; 2.891 ; 2.891 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; 3.177 ; 3.177 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; 3.146 ; 3.146 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; 3.388 ; 3.388 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; 2.922 ; 2.922 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; 2.940 ; 2.940 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; 4.760 ; 4.760 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; 4.089 ; 4.089 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; 4.199 ; 4.199 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; 4.502 ; 4.502 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; 4.482 ; 4.482 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; 4.228 ; 4.228 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; 4.009 ; 4.009 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; 4.064 ; 4.064 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; 4.760 ; 4.760 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; 4.586 ; 4.586 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; 4.674 ; 4.674 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; 4.013 ; 4.013 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; 4.065 ; 4.065 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; 4.608 ; 4.608 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; 3.878 ; 3.878 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; 4.130 ; 4.130 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; 3.622 ; 3.622 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; 3.454 ; 3.454 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; 3.958 ; 3.958 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; 3.905 ; 3.905 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; 3.915 ; 3.915 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; 3.600 ; 3.600 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; 4.918 ; 4.918 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; 3.631 ; 3.631 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; 4.367 ; 4.367 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; 4.005 ; 4.005 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; 3.998 ; 3.998 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; 4.918 ; 4.918 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; 4.128 ; 4.128 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; 4.516 ; 4.516 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; 4.425 ; 4.425 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; 2.758 ; 2.758 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; 3.254 ; 3.254 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 3.087 ; 3.087 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; 2.892 ; 2.892 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; 2.918 ; 2.918 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; 3.014 ; 3.014 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; 3.001 ; 3.001 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; 1.288 ; 1.288 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; 1.193 ; 1.193 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; 3.087 ; 3.087 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; 2.790 ; 2.790 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; 2.994 ; 2.994 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; 2.977 ; 2.977 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; 2.985 ; 2.985 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; 2.945 ; 2.945 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; 2.996 ; 2.996 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; 2.925 ; 2.925 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; 2.672 ; 2.672 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; 2.944 ; 2.944 ; Rise       ; clock           ;
; reset          ; clock      ; 3.024 ; 3.024 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 7.462 ; 7.462 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; -1.614 ; -1.614 ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; -1.614 ; -1.614 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; -1.620 ; -1.620 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; -1.802 ; -1.802 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; -2.195 ; -2.195 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; -2.176 ; -2.176 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; -1.682 ; -1.682 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; -2.115 ; -2.115 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; -2.207 ; -2.207 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; -2.421 ; -2.421 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; -1.816 ; -1.816 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; -2.316 ; -2.316 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; -2.099 ; -2.099 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; -2.158 ; -2.158 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; -2.029 ; -2.029 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; -2.151 ; -2.151 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; -2.037 ; -2.037 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; -1.539 ; -1.539 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; -2.117 ; -2.117 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; -1.582 ; -1.582 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; -2.323 ; -2.323 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; -2.255 ; -2.255 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; -1.850 ; -1.850 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; -2.050 ; -2.050 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; -2.261 ; -2.261 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; -1.850 ; -1.850 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; -1.539 ; -1.539 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; -1.933 ; -1.933 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; -2.217 ; -2.217 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; -1.707 ; -1.707 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; -1.844 ; -1.844 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; -2.170 ; -2.170 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; -2.171 ; -2.171 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; -2.287 ; -2.287 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; -1.608 ; -1.608 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; -1.792 ; -1.792 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; -1.795 ; -1.795 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; -1.777 ; -1.777 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; -1.608 ; -1.608 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; -1.947 ; -1.947 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; -1.927 ; -1.927 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; -2.111 ; -2.111 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; -1.974 ; -1.974 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; -1.697 ; -1.697 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; -2.252 ; -2.252 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; -2.046 ; -2.046 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; -2.044 ; -2.044 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; -2.300 ; -2.300 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; -1.851 ; -1.851 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; -2.080 ; -2.080 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; -1.974 ; -1.974 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; -1.386 ; -1.386 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; -2.348 ; -2.348 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; -2.013 ; -2.013 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; -2.060 ; -2.060 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; -2.160 ; -2.160 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; -2.292 ; -2.292 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; -2.348 ; -2.348 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; -2.345 ; -2.345 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; -2.038 ; -2.038 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; -1.974 ; -1.974 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; -2.186 ; -2.186 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; -2.054 ; -2.054 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; -2.019 ; -2.019 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; -1.407 ; -1.407 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; -1.386 ; -1.386 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; -1.387 ; -1.387 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; -1.504 ; -1.504 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; -1.660 ; -1.660 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; -1.660 ; -1.660 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; -1.996 ; -1.996 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; -2.131 ; -2.131 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; -1.966 ; -1.966 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; -1.933 ; -1.933 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; -2.191 ; -2.191 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; -2.043 ; -2.043 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; -2.002 ; -2.002 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; -1.768 ; -1.768 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; -1.702 ; -1.702 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; -2.301 ; -2.301 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; -1.768 ; -1.768 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; -1.740 ; -1.740 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; -2.172 ; -2.172 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; -1.668 ; -1.668 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; -1.974 ; -1.974 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; -1.893 ; -1.893 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; -1.675 ; -1.675 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; -2.371 ; -2.371 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; -1.947 ; -1.947 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; -1.963 ; -1.963 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; -2.073 ; -2.073 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; -1.914 ; -1.914 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 0.358  ; 0.358  ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; -1.596 ; -1.596 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; -1.484 ; -1.484 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; -1.516 ; -1.516 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; -1.591 ; -1.591 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; -1.469 ; -1.469 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; -1.496 ; -1.496 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; -1.566 ; -1.566 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; -1.442 ; -1.442 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; -1.484 ; -1.484 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; -1.581 ; -1.581 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; -1.475 ; -1.475 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; -1.766 ; -1.766 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; -1.430 ; -1.430 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; -1.642 ; -1.642 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; -0.364 ; -0.364 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 0.358  ; 0.358  ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; -1.373 ; -1.373 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; -1.620 ; -1.620 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; -1.673 ; -1.673 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; -2.120 ; -2.120 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; -1.698 ; -1.698 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; -1.683 ; -1.683 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; -2.125 ; -2.125 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; -1.915 ; -1.915 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; -1.668 ; -1.668 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; -1.931 ; -1.931 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; -1.970 ; -1.970 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; -1.373 ; -1.373 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; -2.396 ; -2.396 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; -2.241 ; -2.241 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; -2.064 ; -2.064 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; -2.050 ; -2.050 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; -1.373 ; -1.373 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; -1.481 ; -1.481 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; -1.454 ; -1.454 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; -1.373 ; -1.373 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; -1.525 ; -1.525 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; -1.474 ; -1.474 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; -1.522 ; -1.522 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; -1.478 ; -1.478 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; -1.552 ; -1.552 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; -1.558 ; -1.558 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; -1.537 ; -1.537 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; -1.438 ; -1.438 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; -1.391 ; -1.391 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; -1.380 ; -1.380 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; -1.503 ; -1.503 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; -1.593 ; -1.593 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; -1.565 ; -1.565 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; -1.401 ; -1.401 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; -1.467 ; -1.467 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; -1.423 ; -1.423 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; -1.412 ; -1.412 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; -1.502 ; -1.502 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; -1.401 ; -1.401 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; -1.413 ; -1.413 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; -1.546 ; -1.546 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; -1.580 ; -1.580 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; -1.640 ; -1.640 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; -1.623 ; -1.623 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; -1.563 ; -1.563 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; -1.495 ; -1.495 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; -1.556 ; -1.556 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; -1.429 ; -1.429 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; -1.408 ; -1.408 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; -1.423 ; -1.423 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; -1.499 ; -1.499 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; -1.499 ; -1.499 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; -1.523 ; -1.523 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; -1.579 ; -1.579 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; -1.574 ; -1.574 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; -1.649 ; -1.649 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; -1.550 ; -1.550 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; -1.643 ; -1.643 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; -1.648 ; -1.648 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; -1.573 ; -1.573 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; -1.561 ; -1.561 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; -1.569 ; -1.569 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; -1.636 ; -1.636 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; -1.596 ; -1.596 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; -1.521 ; -1.521 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; -1.516 ; -1.516 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; -1.624 ; -1.624 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; -1.388 ; -1.388 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; -1.610 ; -1.610 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; -1.408 ; -1.408 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; -1.577 ; -1.577 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; -1.686 ; -1.686 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; -1.628 ; -1.628 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; -1.500 ; -1.500 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; -1.459 ; -1.459 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; -1.551 ; -1.551 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; -1.499 ; -1.499 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; -1.668 ; -1.668 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; -1.388 ; -1.388 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; -1.534 ; -1.534 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; -1.517 ; -1.517 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; -1.624 ; -1.624 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; -1.417 ; -1.417 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; -1.424 ; -1.424 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; -2.046 ; -2.046 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; -2.091 ; -2.091 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; -2.123 ; -2.123 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; -2.071 ; -2.071 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; -2.306 ; -2.306 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; -2.241 ; -2.241 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; -2.167 ; -2.167 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; -2.311 ; -2.311 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; -2.155 ; -2.155 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; -2.054 ; -2.054 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; -2.101 ; -2.101 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; -2.485 ; -2.485 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; -2.365 ; -2.365 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; -2.417 ; -2.417 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; -2.046 ; -2.046 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; -2.090 ; -2.090 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; -2.410 ; -2.410 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; -1.689 ; -1.689 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; -1.959 ; -1.959 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; -2.078 ; -2.078 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; -2.121 ; -2.121 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; -1.816 ; -1.816 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; -1.948 ; -1.948 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; -1.689 ; -1.689 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; -1.966 ; -1.966 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; -1.755 ; -1.755 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; -2.304 ; -2.304 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; -1.961 ; -1.961 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; -1.940 ; -1.940 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; -1.963 ; -1.963 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; -1.767 ; -1.767 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; -1.921 ; -1.921 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; -2.001 ; -2.001 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; -2.175 ; -2.175 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; -1.397 ; -1.397 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; -1.853 ; -1.853 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; -2.144 ; -2.144 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; -2.267 ; -2.267 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; -2.012 ; -2.012 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; -2.034 ; -2.034 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; -2.440 ; -2.440 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; -1.984 ; -1.984 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; -2.083 ; -2.083 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; -1.968 ; -1.968 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; -2.266 ; -2.266 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; -2.296 ; -2.296 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; -2.218 ; -2.218 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; -1.397 ; -1.397 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; -2.254 ; -2.254 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; -1.612 ; -1.612 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; -2.243 ; -2.243 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; -0.289 ; -0.289 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; -1.458 ; -1.458 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; -1.454 ; -1.454 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; -1.550 ; -1.550 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; -1.533 ; -1.533 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; -0.304 ; -0.304 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; -0.289 ; -0.289 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; -1.571 ; -1.571 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; -1.433 ; -1.433 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; -1.528 ; -1.528 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; -1.513 ; -1.513 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; -1.517 ; -1.517 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; -1.482 ; -1.482 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; -1.529 ; -1.529 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; -1.465 ; -1.465 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; -1.367 ; -1.367 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; -1.478 ; -1.478 ; Rise       ; clock           ;
; reset          ; clock      ; 0.026  ; 0.026  ; Rise       ; clock           ;
; wDEBUG         ; clock      ; -2.148 ; -2.148 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; saidaAX[*]      ; clock      ; 8.765  ; 8.765  ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 7.493  ; 7.493  ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 7.786  ; 7.786  ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 6.768  ; 6.768  ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 6.749  ; 6.749  ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 6.762  ; 6.762  ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 6.757  ; 6.757  ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 8.573  ; 8.573  ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 8.765  ; 8.765  ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 6.896  ; 6.896  ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 8.029  ; 8.029  ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 6.312  ; 6.312  ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 7.870  ; 7.870  ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 8.216  ; 8.216  ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 7.906  ; 7.906  ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 7.928  ; 7.928  ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 8.165  ; 8.165  ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 9.409  ; 9.409  ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 7.523  ; 7.523  ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 7.115  ; 7.115  ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 8.928  ; 8.928  ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 8.644  ; 8.644  ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 7.705  ; 7.705  ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 8.735  ; 8.735  ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 7.838  ; 7.838  ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 7.018  ; 7.018  ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 6.262  ; 6.262  ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 7.806  ; 7.806  ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 6.835  ; 6.835  ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 6.256  ; 6.256  ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 7.122  ; 7.122  ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 9.409  ; 9.409  ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 6.775  ; 6.775  ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 9.486  ; 9.486  ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 7.045  ; 7.045  ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 7.058  ; 7.058  ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 7.098  ; 7.098  ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 7.708  ; 7.708  ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 7.061  ; 7.061  ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 7.937  ; 7.937  ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 8.078  ; 8.078  ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 7.172  ; 7.172  ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 7.685  ; 7.685  ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 9.486  ; 9.486  ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 9.237  ; 9.237  ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 8.990  ; 8.990  ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 7.803  ; 7.803  ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 9.562  ; 9.562  ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 8.644  ; 8.644  ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 8.629  ; 8.629  ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 8.694  ; 8.694  ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 8.889  ; 8.889  ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 8.680  ; 8.680  ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 9.562  ; 9.562  ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 8.580  ; 8.580  ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 8.761  ; 8.761  ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 8.614  ; 8.614  ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 8.379  ; 8.379  ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 6.230  ; 6.230  ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 6.468  ; 6.468  ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 6.347  ; 6.347  ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 6.193  ; 6.193  ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 9.705  ; 9.705  ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 8.847  ; 8.847  ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 9.471  ; 9.471  ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 9.694  ; 9.694  ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 9.705  ; 9.705  ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 9.026  ; 9.026  ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 9.284  ; 9.284  ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 8.950  ; 8.950  ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 9.048  ; 9.048  ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 7.503  ; 7.503  ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 6.260  ; 6.260  ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 7.250  ; 7.250  ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 8.481  ; 8.481  ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 8.513  ; 8.513  ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 6.872  ; 6.872  ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 8.567  ; 8.567  ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 8.570  ; 8.570  ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 8.978  ; 8.978  ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 7.169  ; 7.169  ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 7.450  ; 7.450  ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 8.039  ; 8.039  ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 7.524  ; 7.524  ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 6.303  ; 6.303  ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 7.358  ; 7.358  ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 7.557  ; 7.557  ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 7.557  ; 7.557  ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 7.918  ; 7.918  ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 6.303  ; 6.303  ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 8.978  ; 8.978  ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 7.487  ; 7.487  ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 9.326  ; 9.326  ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 6.820  ; 6.820  ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 6.856  ; 6.856  ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 6.589  ; 6.589  ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 6.636  ; 6.636  ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 6.541  ; 6.541  ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 6.253  ; 6.253  ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 6.889  ; 6.889  ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 6.554  ; 6.554  ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 7.105  ; 7.105  ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 6.822  ; 6.822  ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 6.589  ; 6.589  ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 6.838  ; 6.838  ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 9.326  ; 9.326  ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 9.930  ; 9.930  ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 8.847  ; 8.847  ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 9.431  ; 9.431  ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 9.724  ; 9.724  ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 9.930  ; 9.930  ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 8.532  ; 8.532  ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 9.284  ; 9.284  ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 8.950  ; 8.950  ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 9.075  ; 9.075  ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 7.291  ; 7.291  ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 6.298  ; 6.298  ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 7.834  ; 7.834  ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 6.275  ; 6.275  ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 7.238  ; 7.238  ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 8.611  ; 8.611  ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 7.802  ; 7.802  ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 6.731  ; 6.731  ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 6.444  ; 6.444  ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 6.549  ; 6.549  ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 6.545  ; 6.545  ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 6.553  ; 6.553  ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 6.551  ; 6.551  ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 6.586  ; 6.586  ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 6.518  ; 6.518  ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 6.542  ; 6.542  ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 6.557  ; 6.557  ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 6.731  ; 6.731  ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 6.299  ; 6.299  ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 6.975  ; 6.975  ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 6.549  ; 6.549  ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 6.595  ; 6.595  ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 6.794  ; 6.794  ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 6.549  ; 6.549  ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 6.582  ; 6.582  ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 6.584  ; 6.584  ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 6.975  ; 6.975  ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 6.807  ; 6.807  ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 6.815  ; 6.815  ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 6.800  ; 6.800  ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 6.531  ; 6.531  ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 6.802  ; 6.802  ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 6.836  ; 6.836  ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 6.817  ; 6.817  ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 6.585  ; 6.585  ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 6.389  ; 6.389  ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 6.213  ; 6.213  ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 6.503  ; 6.503  ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 6.457  ; 6.457  ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 6.458  ; 6.458  ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 6.532  ; 6.532  ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 6.206  ; 6.206  ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 6.227  ; 6.227  ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 6.533  ; 6.533  ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 6.350  ; 6.350  ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 6.473  ; 6.473  ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 6.488  ; 6.488  ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 6.220  ; 6.220  ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 7.042  ; 7.042  ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 6.789  ; 6.789  ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 6.785  ; 6.785  ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 7.034  ; 7.034  ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 6.597  ; 6.597  ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 6.815  ; 6.815  ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 7.042  ; 7.042  ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 6.567  ; 6.567  ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 6.797  ; 6.797  ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 6.596  ; 6.596  ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 7.008  ; 7.008  ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 7.006  ; 7.006  ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 6.590  ; 6.590  ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 6.834  ; 6.834  ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 6.577  ; 6.577  ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 6.793  ; 6.793  ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 9.696  ; 9.696  ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 9.759  ; 9.759  ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 9.662  ; 9.662  ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 9.689  ; 9.689  ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 9.230  ; 9.230  ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 9.750  ; 9.750  ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 9.623  ; 9.623  ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 8.993  ; 8.993  ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 7.802  ; 7.802  ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 9.237  ; 9.237  ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 8.776  ; 8.776  ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 9.305  ; 9.305  ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 8.158  ; 8.158  ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 9.475  ; 9.475  ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 8.862  ; 8.862  ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 8.474  ; 8.474  ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 8.675  ; 8.675  ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 8.685  ; 8.685  ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 8.907  ; 8.907  ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 9.134  ; 9.134  ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 8.848  ; 8.848  ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 9.475  ; 9.475  ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 12.646 ; 12.646 ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 11.890 ; 11.890 ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 11.858 ; 11.858 ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 12.314 ; 12.314 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 12.380 ; 12.380 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 12.646 ; 12.646 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 12.267 ; 12.267 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 12.118 ; 12.118 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 11.856 ; 11.856 ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 8.944  ; 8.944  ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 8.485  ; 8.485  ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 8.641  ; 8.641  ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 8.954  ; 8.954  ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 9.295  ; 9.295  ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 9.295  ; 9.295  ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 7.383  ; 7.383  ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 7.468  ; 7.468  ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 8.555  ; 8.555  ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 7.784  ; 7.784  ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 7.741  ; 7.741  ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 7.389  ; 7.389  ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 7.779  ; 7.779  ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 7.761  ; 7.761  ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 7.722  ; 7.722  ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 7.848  ; 7.848  ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 7.662  ; 7.662  ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 7.042  ; 7.042  ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 7.756  ; 7.756  ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 7.742  ; 7.742  ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 9.182  ; 9.182  ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 8.570  ; 8.570  ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 8.166  ; 8.166  ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 7.550  ; 7.550  ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 8.150  ; 8.150  ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 8.275  ; 8.275  ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 6.809  ; 6.809  ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 9.182  ; 9.182  ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 8.383  ; 8.383  ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 6.228  ; 6.228  ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 7.531  ; 7.531  ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 9.020  ; 9.020  ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 6.730  ; 6.730  ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 6.469  ; 6.469  ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 6.553  ; 6.553  ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 6.533  ; 6.533  ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 6.390  ; 6.390  ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 6.609  ; 6.609  ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 6.258  ; 6.258  ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 6.612  ; 6.612  ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 6.529  ; 6.529  ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 6.572  ; 6.572  ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 6.589  ; 6.589  ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 6.545  ; 6.545  ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 6.730  ; 6.730  ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saidaAX[*]      ; clock      ; 3.639 ; 3.639 ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 4.181 ; 4.181 ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 3.836 ; 3.836 ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 3.832 ; 3.832 ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 3.817 ; 3.817 ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 4.817 ; 4.817 ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 3.639 ; 3.639 ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 4.525 ; 4.525 ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 3.602 ; 3.602 ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 4.208 ; 4.208 ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 3.991 ; 3.991 ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 4.938 ; 4.938 ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 4.877 ; 4.877 ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 4.296 ; 4.296 ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 4.472 ; 4.472 ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 3.609 ; 3.609 ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 3.865 ; 3.865 ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 3.602 ; 3.602 ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 4.024 ; 4.024 ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 5.139 ; 5.139 ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 3.834 ; 3.834 ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 3.991 ; 3.991 ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 4.288 ; 4.288 ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 3.965 ; 3.965 ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 4.525 ; 4.525 ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 4.364 ; 4.364 ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 5.204 ; 5.204 ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 4.786 ; 4.786 ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 4.792 ; 4.792 ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 5.215 ; 5.215 ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 4.722 ; 4.722 ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 4.825 ; 4.825 ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 3.558 ; 3.558 ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 3.582 ; 3.582 ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 5.203 ; 5.203 ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 5.273 ; 5.273 ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 5.342 ; 5.342 ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 5.048 ; 5.048 ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 4.964 ; 4.964 ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 4.037 ; 4.037 ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 4.196 ; 4.196 ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 4.109 ; 4.109 ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 3.754 ; 3.754 ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 4.402 ; 4.402 ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 4.959 ; 4.959 ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 3.867 ; 3.867 ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 3.579 ; 3.579 ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 3.715 ; 3.715 ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 3.978 ; 3.978 ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 3.867 ; 3.867 ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 3.749 ; 3.749 ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 3.876 ; 3.876 ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 5.163 ; 5.163 ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 5.303 ; 5.303 ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 5.437 ; 5.437 ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 4.813 ; 4.813 ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 4.978 ; 4.978 ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 4.108 ; 4.108 ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 3.625 ; 3.625 ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 4.071 ; 4.071 ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 4.777 ; 4.777 ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 3.618 ; 3.618 ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 3.673 ; 3.673 ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 3.724 ; 3.724 ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 3.735 ; 3.735 ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 3.752 ; 3.752 ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 3.741 ; 3.741 ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 3.745 ; 3.745 ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 3.618 ; 3.618 ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 3.799 ; 3.799 ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 3.819 ; 3.819 ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 3.897 ; 3.897 ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 3.919 ; 3.919 ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 3.919 ; 3.919 ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 3.528 ; 3.528 ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 3.622 ; 3.622 ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 3.538 ; 3.538 ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 3.624 ; 3.624 ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 3.624 ; 3.624 ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 3.688 ; 3.688 ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 3.528 ; 3.528 ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 3.549 ; 3.549 ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 3.583 ; 3.583 ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 3.635 ; 3.635 ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 3.647 ; 3.647 ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 3.702 ; 3.702 ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 3.695 ; 3.695 ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 3.787 ; 3.787 ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 4.012 ; 4.012 ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 3.821 ; 3.821 ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 3.918 ; 3.918 ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 4.018 ; 4.018 ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 3.787 ; 3.787 ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 3.977 ; 3.977 ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 3.802 ; 3.802 ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 3.985 ; 3.985 ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 3.802 ; 3.802 ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 5.381 ; 5.381 ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 5.330 ; 5.330 ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 5.348 ; 5.348 ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 5.353 ; 5.353 ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 5.755 ; 5.755 ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 5.171 ; 5.171 ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 5.367 ; 5.367 ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 5.295 ; 5.295 ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 4.937 ; 4.937 ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 4.603 ; 4.603 ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 4.876 ; 4.876 ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 4.812 ; 4.812 ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 4.824 ; 4.824 ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 5.008 ; 5.008 ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 4.870 ; 4.870 ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 5.177 ; 5.177 ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 5.097 ; 5.097 ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 5.381 ; 5.381 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 5.523 ; 5.523 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 5.538 ; 5.538 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 5.458 ; 5.458 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 5.367 ; 5.367 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 5.309 ; 5.309 ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 4.705 ; 4.705 ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 4.780 ; 4.780 ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 5.079 ; 5.079 ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 4.131 ; 4.131 ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 4.193 ; 4.193 ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 4.786 ; 4.786 ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 4.135 ; 4.135 ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 4.314 ; 4.314 ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 4.257 ; 4.257 ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 3.574 ; 3.574 ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 4.235 ; 4.235 ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 4.558 ; 4.558 ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 3.862 ; 3.862 ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 5.047 ; 5.047 ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 3.821 ; 3.821 ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 4.816 ; 4.816 ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 4.621 ; 4.621 ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 3.574 ; 3.574 ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 4.250 ; 4.250 ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 4.995 ; 4.995 ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 3.700 ; 3.700 ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 3.620 ; 3.620 ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 3.752 ; 3.752 ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 3.720 ; 3.720 ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 3.576 ; 3.576 ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 3.732 ; 3.732 ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 3.740 ; 3.740 ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 3.739 ; 3.739 ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 3.703 ; 3.703 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 160940   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 160940   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 250   ; 250  ;
; Unconstrained Input Port Paths  ; 871   ; 871  ;
; Unconstrained Output Ports      ; 276   ; 276  ;
; Unconstrained Output Port Paths ; 428   ; 428  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Mar 04 15:44:50 2018
Info: Command: quartus_sta p8086 -c p8086
Info (P0): qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'p8086.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (P0): Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (P0): Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.479     -9530.173 clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -8064.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (P0): Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.113
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.113     -3542.617 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -8064.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 425 megabytes
    Info: Processing ended: Sun Mar 04 15:44:52 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


