Classic Timing Analyzer report for ALU
Fri Jun 24 15:04:24 2022
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                             ;
+------------------------------+-------+---------------+-------------+------------+------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From       ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------+------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 8.483 ns    ; B[1]       ; ROUT_CY[8] ; --         ; S[3]     ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.798 ns    ; ROUT_CY[8] ; CY         ; S[2]       ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 17.008 ns   ; B[1]       ; F[2]       ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.130 ns   ; S[0]       ; ROUT_CY[8] ; --         ; S[2]     ; 0            ;
; Total number of failed paths ;       ;               ;             ;            ;            ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------+------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C50F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; S[3]            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; S[1]            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; S[2]            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------+
; tsu                                                              ;
+-------+--------------+------------+------+------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To         ; To Clock ;
+-------+--------------+------------+------+------------+----------+
; N/A   ; None         ; 8.483 ns   ; B[1] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 8.347 ns   ; B[1] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 8.281 ns   ; B[1] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 8.012 ns   ; B[4] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 7.876 ns   ; B[4] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 7.810 ns   ; B[4] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 7.780 ns   ; B[2] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 7.644 ns   ; B[2] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 7.578 ns   ; B[2] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 7.086 ns   ; B[5] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 7.085 ns   ; B[6] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.996 ns   ; B[3] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.950 ns   ; B[5] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.949 ns   ; B[6] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.884 ns   ; B[7] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.884 ns   ; B[5] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.883 ns   ; B[6] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.860 ns   ; B[3] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.794 ns   ; B[3] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.748 ns   ; B[7] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.727 ns   ; A[7] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.682 ns   ; B[7] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.678 ns   ; A[1] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.609 ns   ; A[2] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.591 ns   ; A[7] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.583 ns   ; A[3] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.542 ns   ; A[1] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.525 ns   ; A[7] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.480 ns   ; A[0] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.476 ns   ; A[1] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.473 ns   ; A[2] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.447 ns   ; A[3] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.407 ns   ; A[2] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.381 ns   ; A[3] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.344 ns   ; A[0] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.279 ns   ; A[5] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.278 ns   ; A[0] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.240 ns   ; A[4] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.220 ns   ; A[6] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 6.143 ns   ; A[5] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.104 ns   ; A[4] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.084 ns   ; A[6] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 6.077 ns   ; A[5] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.038 ns   ; A[4] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 6.018 ns   ; A[6] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 4.129 ns   ; S[0] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 3.993 ns   ; S[0] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 3.927 ns   ; S[0] ; ROUT_CY[8] ; S[2]     ;
; N/A   ; None         ; 3.835 ns   ; B[0] ; ROUT_CY[8] ; S[3]     ;
; N/A   ; None         ; 3.699 ns   ; B[0] ; ROUT_CY[8] ; S[1]     ;
; N/A   ; None         ; 3.633 ns   ; B[0] ; ROUT_CY[8] ; S[2]     ;
+-------+--------------+------------+------+------------+----------+


+------------------------------------------------------------------+
; tco                                                              ;
+-------+--------------+------------+------------+----+------------+
; Slack ; Required tco ; Actual tco ; From       ; To ; From Clock ;
+-------+--------------+------------+------------+----+------------+
; N/A   ; None         ; 9.798 ns   ; ROUT_CY[8] ; CY ; S[2]       ;
; N/A   ; None         ; 9.732 ns   ; ROUT_CY[8] ; CY ; S[1]       ;
; N/A   ; None         ; 9.596 ns   ; ROUT_CY[8] ; CY ; S[3]       ;
+-------+--------------+------------+------------+----+------------+


+-----------------------------------------------------------+
; tpd                                                       ;
+-------+-------------------+-----------------+------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To   ;
+-------+-------------------+-----------------+------+------+
; N/A   ; None              ; 17.008 ns       ; B[1] ; F[2] ;
; N/A   ; None              ; 16.908 ns       ; B[1] ; F[7] ;
; N/A   ; None              ; 16.138 ns       ; B[2] ; F[7] ;
; N/A   ; None              ; 15.972 ns       ; B[4] ; F[7] ;
; N/A   ; None              ; 15.922 ns       ; B[2] ; F[2] ;
; N/A   ; None              ; 15.820 ns       ; B[6] ; F[7] ;
; N/A   ; None              ; 15.400 ns       ; B[3] ; F[7] ;
; N/A   ; None              ; 15.345 ns       ; B[5] ; F[7] ;
; N/A   ; None              ; 15.319 ns       ; A[2] ; F[7] ;
; N/A   ; None              ; 15.319 ns       ; A[0] ; F[2] ;
; N/A   ; None              ; 15.219 ns       ; A[0] ; F[7] ;
; N/A   ; None              ; 15.130 ns       ; A[7] ; F[7] ;
; N/A   ; None              ; 15.109 ns       ; A[1] ; F[2] ;
; N/A   ; None              ; 15.104 ns       ; A[2] ; F[2] ;
; N/A   ; None              ; 15.082 ns       ; B[7] ; F[7] ;
; N/A   ; None              ; 15.009 ns       ; A[1] ; F[7] ;
; N/A   ; None              ; 14.960 ns       ; A[3] ; F[7] ;
; N/A   ; None              ; 14.823 ns       ; A[5] ; F[7] ;
; N/A   ; None              ; 14.621 ns       ; A[4] ; F[7] ;
; N/A   ; None              ; 14.576 ns       ; B[1] ; F[4] ;
; N/A   ; None              ; 14.534 ns       ; B[1] ; F[3] ;
; N/A   ; None              ; 14.516 ns       ; A[0] ; F[0] ;
; N/A   ; None              ; 14.510 ns       ; A[6] ; F[7] ;
; N/A   ; None              ; 14.278 ns       ; S[2] ; F[2] ;
; N/A   ; None              ; 14.266 ns       ; S[1] ; F[0] ;
; N/A   ; None              ; 14.251 ns       ; S[2] ; F[0] ;
; N/A   ; None              ; 14.147 ns       ; S[1] ; F[2] ;
; N/A   ; None              ; 14.125 ns       ; B[1] ; F[6] ;
; N/A   ; None              ; 14.020 ns       ; B[1] ; OV   ;
; N/A   ; None              ; 13.846 ns       ; B[1] ; F[5] ;
; N/A   ; None              ; 13.806 ns       ; B[2] ; F[4] ;
; N/A   ; None              ; 13.764 ns       ; B[2] ; F[3] ;
; N/A   ; None              ; 13.588 ns       ; B[1] ; F[1] ;
; N/A   ; None              ; 13.355 ns       ; B[2] ; F[6] ;
; N/A   ; None              ; 13.325 ns       ; B[4] ; F[4] ;
; N/A   ; None              ; 13.305 ns       ; S[2] ; F[7] ;
; N/A   ; None              ; 13.250 ns       ; B[2] ; OV   ;
; N/A   ; None              ; 13.232 ns       ; S[1] ; F[7] ;
; N/A   ; None              ; 13.189 ns       ; B[4] ; F[6] ;
; N/A   ; None              ; 13.084 ns       ; B[4] ; OV   ;
; N/A   ; None              ; 13.076 ns       ; B[2] ; F[5] ;
; N/A   ; None              ; 13.068 ns       ; B[3] ; F[4] ;
; N/A   ; None              ; 12.987 ns       ; A[2] ; F[4] ;
; N/A   ; None              ; 12.945 ns       ; A[2] ; F[3] ;
; N/A   ; None              ; 12.932 ns       ; B[6] ; OV   ;
; N/A   ; None              ; 12.910 ns       ; B[4] ; F[5] ;
; N/A   ; None              ; 12.887 ns       ; A[0] ; F[4] ;
; N/A   ; None              ; 12.845 ns       ; A[0] ; F[3] ;
; N/A   ; None              ; 12.721 ns       ; B[6] ; F[6] ;
; N/A   ; None              ; 12.714 ns       ; B[3] ; F[3] ;
; N/A   ; None              ; 12.677 ns       ; A[1] ; F[4] ;
; N/A   ; None              ; 12.635 ns       ; A[1] ; F[3] ;
; N/A   ; None              ; 12.628 ns       ; A[3] ; F[4] ;
; N/A   ; None              ; 12.617 ns       ; B[3] ; F[6] ;
; N/A   ; None              ; 12.562 ns       ; B[5] ; F[6] ;
; N/A   ; None              ; 12.547 ns       ; S[0] ; F[2] ;
; N/A   ; None              ; 12.536 ns       ; A[2] ; F[6] ;
; N/A   ; None              ; 12.512 ns       ; B[3] ; OV   ;
; N/A   ; None              ; 12.500 ns       ; S[1] ; CY   ;
; N/A   ; None              ; 12.457 ns       ; B[5] ; OV   ;
; N/A   ; None              ; 12.449 ns       ; B[0] ; F[2] ;
; N/A   ; None              ; 12.447 ns       ; S[0] ; F[7] ;
; N/A   ; None              ; 12.436 ns       ; A[0] ; F[6] ;
; N/A   ; None              ; 12.431 ns       ; A[2] ; OV   ;
; N/A   ; None              ; 12.385 ns       ; S[2] ; CY   ;
; N/A   ; None              ; 12.349 ns       ; B[0] ; F[7] ;
; N/A   ; None              ; 12.338 ns       ; B[3] ; F[5] ;
; N/A   ; None              ; 12.331 ns       ; A[0] ; OV   ;
; N/A   ; None              ; 12.271 ns       ; A[3] ; F[3] ;
; N/A   ; None              ; 12.257 ns       ; A[2] ; F[5] ;
; N/A   ; None              ; 12.242 ns       ; A[7] ; OV   ;
; N/A   ; None              ; 12.226 ns       ; A[1] ; F[6] ;
; N/A   ; None              ; 12.214 ns       ; A[0] ; F[1] ;
; N/A   ; None              ; 12.194 ns       ; B[7] ; OV   ;
; N/A   ; None              ; 12.177 ns       ; A[3] ; F[6] ;
; N/A   ; None              ; 12.157 ns       ; A[0] ; F[5] ;
; N/A   ; None              ; 12.121 ns       ; A[1] ; OV   ;
; N/A   ; None              ; 12.072 ns       ; A[3] ; OV   ;
; N/A   ; None              ; 12.040 ns       ; A[5] ; F[6] ;
; N/A   ; None              ; 11.973 ns       ; A[4] ; F[4] ;
; N/A   ; None              ; 11.971 ns       ; B[5] ; F[5] ;
; N/A   ; None              ; 11.947 ns       ; A[1] ; F[5] ;
; N/A   ; None              ; 11.935 ns       ; A[5] ; OV   ;
; N/A   ; None              ; 11.898 ns       ; A[3] ; F[5] ;
; N/A   ; None              ; 11.838 ns       ; A[4] ; F[6] ;
; N/A   ; None              ; 11.747 ns       ; S[0] ; F[0] ;
; N/A   ; None              ; 11.733 ns       ; A[4] ; OV   ;
; N/A   ; None              ; 11.701 ns       ; S[2] ; F[4] ;
; N/A   ; None              ; 11.692 ns       ; A[1] ; F[1] ;
; N/A   ; None              ; 11.690 ns       ; S[2] ; F[3] ;
; N/A   ; None              ; 11.649 ns       ; B[0] ; F[0] ;
; N/A   ; None              ; 11.622 ns       ; A[6] ; OV   ;
; N/A   ; None              ; 11.570 ns       ; S[1] ; F[4] ;
; N/A   ; None              ; 11.559 ns       ; A[4] ; F[5] ;
; N/A   ; None              ; 11.559 ns       ; S[1] ; F[3] ;
; N/A   ; None              ; 11.446 ns       ; A[5] ; F[5] ;
; N/A   ; None              ; 11.412 ns       ; A[6] ; F[6] ;
; N/A   ; None              ; 11.357 ns       ; S[1] ; F[6] ;
; N/A   ; None              ; 11.342 ns       ; S[2] ; F[6] ;
; N/A   ; None              ; 11.289 ns       ; S[1] ; F[5] ;
; N/A   ; None              ; 11.274 ns       ; S[2] ; F[5] ;
; N/A   ; None              ; 11.207 ns       ; S[2] ; F[1] ;
; N/A   ; None              ; 11.076 ns       ; S[1] ; F[1] ;
; N/A   ; None              ; 10.194 ns       ; S[3] ; F[0] ;
; N/A   ; None              ; 10.115 ns       ; S[0] ; F[4] ;
; N/A   ; None              ; 10.073 ns       ; S[0] ; F[3] ;
; N/A   ; None              ; 10.017 ns       ; B[0] ; F[4] ;
; N/A   ; None              ; 9.975 ns        ; B[0] ; F[3] ;
; N/A   ; None              ; 9.958 ns        ; S[3] ; F[2] ;
; N/A   ; None              ; 9.750 ns        ; S[3] ; CY   ;
; N/A   ; None              ; 9.750 ns        ; S[3] ; F[7] ;
; N/A   ; None              ; 9.664 ns        ; S[0] ; F[6] ;
; N/A   ; None              ; 9.613 ns        ; S[2] ; OV   ;
; N/A   ; None              ; 9.566 ns        ; B[0] ; F[6] ;
; N/A   ; None              ; 9.559 ns        ; S[0] ; OV   ;
; N/A   ; None              ; 9.482 ns        ; S[1] ; OV   ;
; N/A   ; None              ; 9.461 ns        ; B[0] ; OV   ;
; N/A   ; None              ; 9.442 ns        ; S[0] ; F[1] ;
; N/A   ; None              ; 9.385 ns        ; S[0] ; F[5] ;
; N/A   ; None              ; 9.344 ns        ; B[0] ; F[1] ;
; N/A   ; None              ; 9.287 ns        ; B[0] ; F[5] ;
; N/A   ; None              ; 9.123 ns        ; S[3] ; F[5] ;
; N/A   ; None              ; 9.116 ns        ; S[3] ; F[3] ;
; N/A   ; None              ; 9.113 ns        ; S[3] ; OV   ;
; N/A   ; None              ; 9.106 ns        ; S[3] ; F[4] ;
; N/A   ; None              ; 8.870 ns        ; S[3] ; F[6] ;
; N/A   ; None              ; 8.850 ns        ; S[3] ; F[1] ;
+-------+-------------------+-----------------+------+------+


+------------------------------------------------------------------------+
; th                                                                     ;
+---------------+-------------+-----------+------+------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To         ; To Clock ;
+---------------+-------------+-----------+------+------------+----------+
; N/A           ; None        ; -1.130 ns ; S[0] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -1.196 ns ; S[0] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -1.332 ns ; S[0] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -2.742 ns ; B[0] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -2.808 ns ; B[0] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -2.944 ns ; B[0] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -5.127 ns ; A[6] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.147 ns ; A[4] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.186 ns ; A[5] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.193 ns ; A[6] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -5.213 ns ; A[4] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -5.252 ns ; A[5] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -5.329 ns ; A[6] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -5.349 ns ; A[4] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -5.387 ns ; A[0] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.388 ns ; A[5] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -5.453 ns ; A[0] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -5.490 ns ; A[3] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.516 ns ; A[2] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.556 ns ; A[3] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -5.582 ns ; A[2] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -5.585 ns ; A[1] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.589 ns ; A[0] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -5.634 ns ; A[7] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.651 ns ; A[1] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -5.692 ns ; A[3] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -5.700 ns ; A[7] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -5.718 ns ; A[2] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -5.787 ns ; A[1] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -5.791 ns ; B[7] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.836 ns ; A[7] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -5.857 ns ; B[7] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -5.903 ns ; B[3] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.969 ns ; B[3] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -5.992 ns ; B[6] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -5.993 ns ; B[7] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -5.993 ns ; B[5] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -6.058 ns ; B[6] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -6.059 ns ; B[5] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -6.105 ns ; B[3] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -6.194 ns ; B[6] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -6.195 ns ; B[5] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -6.687 ns ; B[2] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -6.753 ns ; B[2] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -6.889 ns ; B[2] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -6.919 ns ; B[4] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -6.985 ns ; B[4] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -7.121 ns ; B[4] ; ROUT_CY[8] ; S[3]     ;
; N/A           ; None        ; -7.390 ns ; B[1] ; ROUT_CY[8] ; S[2]     ;
; N/A           ; None        ; -7.456 ns ; B[1] ; ROUT_CY[8] ; S[1]     ;
; N/A           ; None        ; -7.592 ns ; B[1] ; ROUT_CY[8] ; S[3]     ;
+---------------+-------------+-----------+------+------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Fri Jun 24 15:04:24 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ALU -c ALU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "ROUT_CY[8]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "S[3]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "S[1]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "S[2]" is a latch enable. Will not compute fmax for this pin.
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Mux3~0" as buffer
Info: tsu for register "ROUT_CY[8]" (data pin = "B[1]", clock pin = "S[3]") is 8.483 ns
    Info: + Longest pin to register delay is 9.966 ns
        Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_G21; Fanout = 3; PIN Node = 'B[1]'
        Info: 2: + IC(6.042 ns) + CELL(0.438 ns) = 7.312 ns; Loc. = LCCOMB_X27_Y41_N18; Fanout = 3; COMB Node = 'Add0~6'
        Info: 3: + IC(0.672 ns) + CELL(0.393 ns) = 8.377 ns; Loc. = LCCOMB_X29_Y41_N8; Fanout = 1; COMB Node = 'Add1~6'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 8.448 ns; Loc. = LCCOMB_X29_Y41_N10; Fanout = 1; COMB Node = 'Add1~8'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 8.519 ns; Loc. = LCCOMB_X29_Y41_N12; Fanout = 1; COMB Node = 'Add1~10'
        Info: 6: + IC(0.000 ns) + CELL(0.159 ns) = 8.678 ns; Loc. = LCCOMB_X29_Y41_N14; Fanout = 1; COMB Node = 'Add1~12'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 8.749 ns; Loc. = LCCOMB_X29_Y41_N16; Fanout = 1; COMB Node = 'Add1~14'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 8.820 ns; Loc. = LCCOMB_X29_Y41_N18; Fanout = 1; COMB Node = 'Add1~16'
        Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 8.891 ns; Loc. = LCCOMB_X29_Y41_N20; Fanout = 1; COMB Node = 'Add1~18'
        Info: 10: + IC(0.000 ns) + CELL(0.410 ns) = 9.301 ns; Loc. = LCCOMB_X29_Y41_N22; Fanout = 1; COMB Node = 'Add1~19'
        Info: 11: + IC(0.246 ns) + CELL(0.419 ns) = 9.966 ns; Loc. = LCCOMB_X29_Y41_N2; Fanout = 1; REG Node = 'ROUT_CY[8]'
        Info: Total cell delay = 3.006 ns ( 30.16 % )
        Info: Total interconnect delay = 6.960 ns ( 69.84 % )
    Info: + Micro setup delay of destination is 0.891 ns
    Info: - Shortest clock path from clock "S[3]" to destination register is 2.374 ns
        Info: 1: + IC(0.000 ns) + CELL(0.830 ns) = 0.830 ns; Loc. = PIN_E12; Fanout = 11; CLK Node = 'S[3]'
        Info: 2: + IC(1.004 ns) + CELL(0.150 ns) = 1.984 ns; Loc. = LCCOMB_X29_Y41_N28; Fanout = 1; COMB Node = 'Mux3~0'
        Info: 3: + IC(0.240 ns) + CELL(0.150 ns) = 2.374 ns; Loc. = LCCOMB_X29_Y41_N2; Fanout = 1; REG Node = 'ROUT_CY[8]'
        Info: Total cell delay = 1.130 ns ( 47.60 % )
        Info: Total interconnect delay = 1.244 ns ( 52.40 % )
Info: tco from clock "S[2]" to destination pin "CY" through register "ROUT_CY[8]" is 9.798 ns
    Info: + Longest clock path from clock "S[2]" to source register is 2.576 ns
        Info: 1: + IC(0.000 ns) + CELL(0.820 ns) = 0.820 ns; Loc. = PIN_G11; Fanout = 15; CLK Node = 'S[2]'
        Info: 2: + IC(0.990 ns) + CELL(0.376 ns) = 2.186 ns; Loc. = LCCOMB_X29_Y41_N28; Fanout = 1; COMB Node = 'Mux3~0'
        Info: 3: + IC(0.240 ns) + CELL(0.150 ns) = 2.576 ns; Loc. = LCCOMB_X29_Y41_N2; Fanout = 1; REG Node = 'ROUT_CY[8]'
        Info: Total cell delay = 1.346 ns ( 52.25 % )
        Info: Total interconnect delay = 1.230 ns ( 47.75 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 7.222 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X29_Y41_N2; Fanout = 1; REG Node = 'ROUT_CY[8]'
        Info: 2: + IC(0.670 ns) + CELL(0.150 ns) = 0.820 ns; Loc. = LCCOMB_X29_Y41_N26; Fanout = 1; COMB Node = 'Mux6~0'
        Info: 3: + IC(3.604 ns) + CELL(2.798 ns) = 7.222 ns; Loc. = PIN_AF10; Fanout = 0; PIN Node = 'CY'
        Info: Total cell delay = 2.948 ns ( 40.82 % )
        Info: Total interconnect delay = 4.274 ns ( 59.18 % )
Info: Longest tpd from source pin "B[1]" to destination pin "F[2]" is 17.008 ns
    Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_G21; Fanout = 3; PIN Node = 'B[1]'
    Info: 2: + IC(6.042 ns) + CELL(0.438 ns) = 7.312 ns; Loc. = LCCOMB_X27_Y41_N18; Fanout = 3; COMB Node = 'Add0~6'
    Info: 3: + IC(0.677 ns) + CELL(0.414 ns) = 8.403 ns; Loc. = LCCOMB_X28_Y41_N16; Fanout = 2; COMB Node = 'Add0~8'
    Info: 4: + IC(0.000 ns) + CELL(0.410 ns) = 8.813 ns; Loc. = LCCOMB_X28_Y41_N18; Fanout = 1; COMB Node = 'Add0~10'
    Info: 5: + IC(0.671 ns) + CELL(0.419 ns) = 9.903 ns; Loc. = LCCOMB_X31_Y41_N0; Fanout = 1; COMB Node = 'Mux7~1'
    Info: 6: + IC(0.252 ns) + CELL(0.416 ns) = 10.571 ns; Loc. = LCCOMB_X31_Y41_N20; Fanout = 1; COMB Node = 'Mux7~2'
    Info: 7: + IC(3.669 ns) + CELL(2.768 ns) = 17.008 ns; Loc. = PIN_AC12; Fanout = 0; PIN Node = 'F[2]'
    Info: Total cell delay = 5.697 ns ( 33.50 % )
    Info: Total interconnect delay = 11.311 ns ( 66.50 % )
Info: th for register "ROUT_CY[8]" (data pin = "S[0]", clock pin = "S[2]") is -1.130 ns
    Info: + Longest clock path from clock "S[2]" to destination register is 2.576 ns
        Info: 1: + IC(0.000 ns) + CELL(0.820 ns) = 0.820 ns; Loc. = PIN_G11; Fanout = 15; CLK Node = 'S[2]'
        Info: 2: + IC(0.990 ns) + CELL(0.376 ns) = 2.186 ns; Loc. = LCCOMB_X29_Y41_N28; Fanout = 1; COMB Node = 'Mux3~0'
        Info: 3: + IC(0.240 ns) + CELL(0.150 ns) = 2.576 ns; Loc. = LCCOMB_X29_Y41_N2; Fanout = 1; REG Node = 'ROUT_CY[8]'
        Info: Total cell delay = 1.346 ns ( 52.25 % )
        Info: Total interconnect delay = 1.230 ns ( 47.75 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 3.706 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_C13; Fanout = 21; PIN Node = 'S[0]'
        Info: 2: + IC(1.624 ns) + CELL(0.438 ns) = 3.041 ns; Loc. = LCCOMB_X29_Y41_N22; Fanout = 1; COMB Node = 'Add1~19'
        Info: 3: + IC(0.246 ns) + CELL(0.419 ns) = 3.706 ns; Loc. = LCCOMB_X29_Y41_N2; Fanout = 1; REG Node = 'ROUT_CY[8]'
        Info: Total cell delay = 1.836 ns ( 49.54 % )
        Info: Total interconnect delay = 1.870 ns ( 50.46 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 196 megabytes
    Info: Processing ended: Fri Jun 24 15:04:24 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


