
PSerial.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000008  00800200  000002e0  00000374  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000002e0  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800208  00800208  0000037c  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000037c  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003ac  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000050  00000000  00000000  000003ec  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000ef0  00000000  00000000  0000043c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000d07  00000000  00000000  0000132c  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000003e1  00000000  00000000  00002033  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000088  00000000  00000000  00002414  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000005d9  00000000  00000000  0000249c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001d8  00000000  00000000  00002a75  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000030  00000000  00000000  00002c4d  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	71 c0       	rjmp	.+226    	; 0xe4 <__ctors_end>
   2:	00 00       	nop
   4:	8e c0       	rjmp	.+284    	; 0x122 <__bad_interrupt>
   6:	00 00       	nop
   8:	8c c0       	rjmp	.+280    	; 0x122 <__bad_interrupt>
   a:	00 00       	nop
   c:	8a c0       	rjmp	.+276    	; 0x122 <__bad_interrupt>
   e:	00 00       	nop
  10:	88 c0       	rjmp	.+272    	; 0x122 <__bad_interrupt>
  12:	00 00       	nop
  14:	86 c0       	rjmp	.+268    	; 0x122 <__bad_interrupt>
  16:	00 00       	nop
  18:	84 c0       	rjmp	.+264    	; 0x122 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	82 c0       	rjmp	.+260    	; 0x122 <__bad_interrupt>
  1e:	00 00       	nop
  20:	80 c0       	rjmp	.+256    	; 0x122 <__bad_interrupt>
  22:	00 00       	nop
  24:	7e c0       	rjmp	.+252    	; 0x122 <__bad_interrupt>
  26:	00 00       	nop
  28:	7c c0       	rjmp	.+248    	; 0x122 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	7a c0       	rjmp	.+244    	; 0x122 <__bad_interrupt>
  2e:	00 00       	nop
  30:	78 c0       	rjmp	.+240    	; 0x122 <__bad_interrupt>
  32:	00 00       	nop
  34:	76 c0       	rjmp	.+236    	; 0x122 <__bad_interrupt>
  36:	00 00       	nop
  38:	74 c0       	rjmp	.+232    	; 0x122 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	72 c0       	rjmp	.+228    	; 0x122 <__bad_interrupt>
  3e:	00 00       	nop
  40:	70 c0       	rjmp	.+224    	; 0x122 <__bad_interrupt>
  42:	00 00       	nop
  44:	6e c0       	rjmp	.+220    	; 0x122 <__bad_interrupt>
  46:	00 00       	nop
  48:	6c c0       	rjmp	.+216    	; 0x122 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	6a c0       	rjmp	.+212    	; 0x122 <__bad_interrupt>
  4e:	00 00       	nop
  50:	68 c0       	rjmp	.+208    	; 0x122 <__bad_interrupt>
  52:	00 00       	nop
  54:	66 c0       	rjmp	.+204    	; 0x122 <__bad_interrupt>
  56:	00 00       	nop
  58:	64 c0       	rjmp	.+200    	; 0x122 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	62 c0       	rjmp	.+196    	; 0x122 <__bad_interrupt>
  5e:	00 00       	nop
  60:	60 c0       	rjmp	.+192    	; 0x122 <__bad_interrupt>
  62:	00 00       	nop
  64:	5e c0       	rjmp	.+188    	; 0x122 <__bad_interrupt>
  66:	00 00       	nop
  68:	5c c0       	rjmp	.+184    	; 0x122 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	5a c0       	rjmp	.+180    	; 0x122 <__bad_interrupt>
  6e:	00 00       	nop
  70:	58 c0       	rjmp	.+176    	; 0x122 <__bad_interrupt>
  72:	00 00       	nop
  74:	56 c0       	rjmp	.+172    	; 0x122 <__bad_interrupt>
  76:	00 00       	nop
  78:	54 c0       	rjmp	.+168    	; 0x122 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	52 c0       	rjmp	.+164    	; 0x122 <__bad_interrupt>
  7e:	00 00       	nop
  80:	50 c0       	rjmp	.+160    	; 0x122 <__bad_interrupt>
  82:	00 00       	nop
  84:	4e c0       	rjmp	.+156    	; 0x122 <__bad_interrupt>
  86:	00 00       	nop
  88:	4c c0       	rjmp	.+152    	; 0x122 <__bad_interrupt>
  8a:	00 00       	nop
  8c:	4a c0       	rjmp	.+148    	; 0x122 <__bad_interrupt>
  8e:	00 00       	nop
  90:	48 c0       	rjmp	.+144    	; 0x122 <__bad_interrupt>
  92:	00 00       	nop
  94:	46 c0       	rjmp	.+140    	; 0x122 <__bad_interrupt>
  96:	00 00       	nop
  98:	44 c0       	rjmp	.+136    	; 0x122 <__bad_interrupt>
  9a:	00 00       	nop
  9c:	42 c0       	rjmp	.+132    	; 0x122 <__bad_interrupt>
  9e:	00 00       	nop
  a0:	40 c0       	rjmp	.+128    	; 0x122 <__bad_interrupt>
  a2:	00 00       	nop
  a4:	3e c0       	rjmp	.+124    	; 0x122 <__bad_interrupt>
  a6:	00 00       	nop
  a8:	3c c0       	rjmp	.+120    	; 0x122 <__bad_interrupt>
  aa:	00 00       	nop
  ac:	3a c0       	rjmp	.+116    	; 0x122 <__bad_interrupt>
  ae:	00 00       	nop
  b0:	38 c0       	rjmp	.+112    	; 0x122 <__bad_interrupt>
  b2:	00 00       	nop
  b4:	36 c0       	rjmp	.+108    	; 0x122 <__bad_interrupt>
  b6:	00 00       	nop
  b8:	34 c0       	rjmp	.+104    	; 0x122 <__bad_interrupt>
  ba:	00 00       	nop
  bc:	32 c0       	rjmp	.+100    	; 0x122 <__bad_interrupt>
  be:	00 00       	nop
  c0:	30 c0       	rjmp	.+96     	; 0x122 <__bad_interrupt>
  c2:	00 00       	nop
  c4:	2e c0       	rjmp	.+92     	; 0x122 <__bad_interrupt>
  c6:	00 00       	nop
  c8:	2c c0       	rjmp	.+88     	; 0x122 <__bad_interrupt>
  ca:	00 00       	nop
  cc:	2a c0       	rjmp	.+84     	; 0x122 <__bad_interrupt>
  ce:	00 00       	nop
  d0:	28 c0       	rjmp	.+80     	; 0x122 <__bad_interrupt>
  d2:	00 00       	nop
  d4:	26 c0       	rjmp	.+76     	; 0x122 <__bad_interrupt>
  d6:	00 00       	nop
  d8:	24 c0       	rjmp	.+72     	; 0x122 <__bad_interrupt>
  da:	00 00       	nop
  dc:	22 c0       	rjmp	.+68     	; 0x122 <__bad_interrupt>
  de:	00 00       	nop
  e0:	20 c0       	rjmp	.+64     	; 0x122 <__bad_interrupt>
	...

000000e4 <__ctors_end>:
  e4:	11 24       	eor	r1, r1
  e6:	1f be       	out	0x3f, r1	; 63
  e8:	cf ef       	ldi	r28, 0xFF	; 255
  ea:	d1 e2       	ldi	r29, 0x21	; 33
  ec:	de bf       	out	0x3e, r29	; 62
  ee:	cd bf       	out	0x3d, r28	; 61
  f0:	00 e0       	ldi	r16, 0x00	; 0
  f2:	0c bf       	out	0x3c, r16	; 60

000000f4 <__do_copy_data>:
  f4:	12 e0       	ldi	r17, 0x02	; 2
  f6:	a0 e0       	ldi	r26, 0x00	; 0
  f8:	b2 e0       	ldi	r27, 0x02	; 2
  fa:	e0 ee       	ldi	r30, 0xE0	; 224
  fc:	f2 e0       	ldi	r31, 0x02	; 2
  fe:	00 e0       	ldi	r16, 0x00	; 0
 100:	0b bf       	out	0x3b, r16	; 59
 102:	02 c0       	rjmp	.+4      	; 0x108 <__do_copy_data+0x14>
 104:	07 90       	elpm	r0, Z+
 106:	0d 92       	st	X+, r0
 108:	a8 30       	cpi	r26, 0x08	; 8
 10a:	b1 07       	cpc	r27, r17
 10c:	d9 f7       	brne	.-10     	; 0x104 <__do_copy_data+0x10>

0000010e <__do_clear_bss>:
 10e:	22 e0       	ldi	r18, 0x02	; 2
 110:	a8 e0       	ldi	r26, 0x08	; 8
 112:	b2 e0       	ldi	r27, 0x02	; 2
 114:	01 c0       	rjmp	.+2      	; 0x118 <.do_clear_bss_start>

00000116 <.do_clear_bss_loop>:
 116:	1d 92       	st	X+, r1

00000118 <.do_clear_bss_start>:
 118:	aa 30       	cpi	r26, 0x0A	; 10
 11a:	b2 07       	cpc	r27, r18
 11c:	e1 f7       	brne	.-8      	; 0x116 <.do_clear_bss_loop>
 11e:	02 d0       	rcall	.+4      	; 0x124 <main>
 120:	dd c0       	rjmp	.+442    	; 0x2dc <_exit>

00000122 <__bad_interrupt>:
 122:	6e cf       	rjmp	.-292    	; 0x0 <__vectors>

00000124 <main>:
#include "EmSys.h"

int main(void)
{
    /* Replace with your application code */
	PSerial_open(0, 19200, SERIAL_8N1);
 124:	26 e0       	ldi	r18, 0x06	; 6
 126:	30 e0       	ldi	r19, 0x00	; 0
 128:	40 e0       	ldi	r20, 0x00	; 0
 12a:	5b e4       	ldi	r21, 0x4B	; 75
 12c:	60 e0       	ldi	r22, 0x00	; 0
 12e:	70 e0       	ldi	r23, 0x00	; 0
 130:	80 e0       	ldi	r24, 0x00	; 0
 132:	06 d0       	rcall	.+12     	; 0x140 <PSerial_open>
    while (1) 
    {
			PSerial_write(0, PSerial_read(0));
 134:	80 e0       	ldi	r24, 0x00	; 0
 136:	39 d0       	rcall	.+114    	; 0x1aa <PSerial_read>
 138:	68 2f       	mov	r22, r24
 13a:	80 e0       	ldi	r24, 0x00	; 0
 13c:	59 d0       	rcall	.+178    	; 0x1f0 <PSerial_write>
    }
 13e:	fa cf       	rjmp	.-12     	; 0x134 <main+0x10>

00000140 <PSerial_open>:
	(SERIAL_REGS *)(0xd0),	// serial port 2
	(SERIAL_REGS *)(0x130)	// serial port 3
};

void PSerial_open(unsigned char port, long speed, int config)
{	
 140:	cf 92       	push	r12
 142:	df 92       	push	r13
 144:	ef 92       	push	r14
 146:	ff 92       	push	r15
 148:	cf 93       	push	r28
 14a:	df 93       	push	r29
 14c:	6a 01       	movw	r12, r20
 14e:	7b 01       	movw	r14, r22
			enableT = (1 << TXEN0);
			break;
	}
	
	//ucsrna = 0x20; //initilize with data reg empty
	serial_port[port]->ucsrb = enableR | enableT;
 150:	c8 2f       	mov	r28, r24
 152:	d0 e0       	ldi	r29, 0x00	; 0
 154:	cc 0f       	add	r28, r28
 156:	dd 1f       	adc	r29, r29
 158:	c0 50       	subi	r28, 0x00	; 0
 15a:	de 4f       	sbci	r29, 0xFE	; 254
 15c:	e8 81       	ld	r30, Y
 15e:	f9 81       	ldd	r31, Y+1	; 0x01
 160:	88 e1       	ldi	r24, 0x18	; 24
 162:	81 83       	std	Z+1, r24	; 0x01
	serial_port[port]->ucsrc = config;
 164:	e8 81       	ld	r30, Y
 166:	f9 81       	ldd	r31, Y+1	; 0x01
 168:	22 83       	std	Z+2, r18	; 0x02
	speed = (F_CPU / 16 / speed - 1);
 16a:	60 e4       	ldi	r22, 0x40	; 64
 16c:	72 e4       	ldi	r23, 0x42	; 66
 16e:	8f e0       	ldi	r24, 0x0F	; 15
 170:	90 e0       	ldi	r25, 0x00	; 0
 172:	a7 01       	movw	r20, r14
 174:	96 01       	movw	r18, r12
 176:	74 d0       	rcall	.+232    	; 0x260 <__divmodsi4>
 178:	ba 01       	movw	r22, r20
 17a:	a9 01       	movw	r20, r18
 17c:	41 50       	subi	r20, 0x01	; 1
 17e:	51 09       	sbc	r21, r1
 180:	61 09       	sbc	r22, r1
 182:	71 09       	sbc	r23, r1
	serial_port[port]->ubrrH = (unsigned char) (speed >> 8);
 184:	e8 81       	ld	r30, Y
 186:	f9 81       	ldd	r31, Y+1	; 0x01
 188:	bb 27       	eor	r27, r27
 18a:	77 fd       	sbrc	r23, 7
 18c:	ba 95       	dec	r27
 18e:	a7 2f       	mov	r26, r23
 190:	96 2f       	mov	r25, r22
 192:	85 2f       	mov	r24, r21
 194:	85 83       	std	Z+5, r24	; 0x05
	serial_port[port]->ubrrL = (unsigned char) speed;
 196:	e8 81       	ld	r30, Y
 198:	f9 81       	ldd	r31, Y+1	; 0x01
 19a:	44 83       	std	Z+4, r20	; 0x04
}
 19c:	df 91       	pop	r29
 19e:	cf 91       	pop	r28
 1a0:	ff 90       	pop	r15
 1a2:	ef 90       	pop	r14
 1a4:	df 90       	pop	r13
 1a6:	cf 90       	pop	r12
 1a8:	08 95       	ret

000001aa <PSerial_read>:


char PSerial_read(unsigned char port)
{
 1aa:	e8 2f       	mov	r30, r24
	char data;
	uint8_t rxcn;
	
	switch (port) {
 1ac:	81 30       	cpi	r24, 0x01	; 1
 1ae:	49 f0       	breq	.+18     	; 0x1c2 <PSerial_read+0x18>
 1b0:	28 f0       	brcs	.+10     	; 0x1bc <PSerial_read+0x12>
 1b2:	82 30       	cpi	r24, 0x02	; 2
 1b4:	49 f0       	breq	.+18     	; 0x1c8 <PSerial_read+0x1e>
 1b6:	83 30       	cpi	r24, 0x03	; 3
 1b8:	51 f0       	breq	.+20     	; 0x1ce <PSerial_read+0x24>
 1ba:	0c c0       	rjmp	.+24     	; 0x1d4 <PSerial_read+0x2a>
		case 0:
	//		ucsrna = UCSR0A;
			rxcn = (1 << RXC0);
			data = UDR0;
 1bc:	80 91 c6 00 	lds	r24, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7000c6>
			break;
 1c0:	0b c0       	rjmp	.+22     	; 0x1d8 <PSerial_read+0x2e>
		case 1:
	//		ucsrna = UCSR1A;
			rxcn = (1 << RXC1);
			data = UDR1;
 1c2:	80 91 ce 00 	lds	r24, 0x00CE	; 0x8000ce <__TEXT_REGION_LENGTH__+0x7000ce>
			break;
 1c6:	08 c0       	rjmp	.+16     	; 0x1d8 <PSerial_read+0x2e>
		case 2:
	//		ucsrna = UCSR2A;
			rxcn = (1 << RXC2);
			data = UDR2;
 1c8:	80 91 d6 00 	lds	r24, 0x00D6	; 0x8000d6 <__TEXT_REGION_LENGTH__+0x7000d6>
			break;
 1cc:	05 c0       	rjmp	.+10     	; 0x1d8 <PSerial_read+0x2e>
		case 3:
	//		ucsrna = UCSR3A;
			rxcn = (1 << RXC3);
			data = UDR3;
 1ce:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <__TEXT_REGION_LENGTH__+0x700136>
			break;
 1d2:	02 c0       	rjmp	.+4      	; 0x1d8 <PSerial_read+0x2e>
		default:
	//		ucsrna = UCSR0A;
			rxcn = (1 << RXC0);
			data = UDR0;
 1d4:	80 91 c6 00 	lds	r24, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7000c6>
			break;
	}
	
	while (!(serial_port[port]->ucsra & rxcn)) {
 1d8:	f0 e0       	ldi	r31, 0x00	; 0
 1da:	ee 0f       	add	r30, r30
 1dc:	ff 1f       	adc	r31, r31
 1de:	e0 50       	subi	r30, 0x00	; 0
 1e0:	fe 4f       	sbci	r31, 0xFE	; 254
 1e2:	01 90       	ld	r0, Z+
 1e4:	f0 81       	ld	r31, Z
 1e6:	e0 2d       	mov	r30, r0
 1e8:	90 81       	ld	r25, Z
 1ea:	99 23       	and	r25, r25
 1ec:	ec f7       	brge	.-6      	; 0x1e8 <PSerial_read+0x3e>
		// wait for RXC
	}
	return data;
}
 1ee:	08 95       	ret

000001f0 <PSerial_write>:

void PSerial_write(unsigned char port, char data)
{
	static int udren;
	switch (port) {
 1f0:	81 30       	cpi	r24, 0x01	; 1
 1f2:	69 f0       	breq	.+26     	; 0x20e <PSerial_write+0x1e>
 1f4:	28 f0       	brcs	.+10     	; 0x200 <PSerial_write+0x10>
 1f6:	82 30       	cpi	r24, 0x02	; 2
 1f8:	89 f0       	breq	.+34     	; 0x21c <PSerial_write+0x2c>
 1fa:	83 30       	cpi	r24, 0x03	; 3
 1fc:	b1 f0       	breq	.+44     	; 0x22a <PSerial_write+0x3a>
 1fe:	1c c0       	rjmp	.+56     	; 0x238 <PSerial_write+0x48>
		case 0:
			udren = (1 << UDRE0);
 200:	20 e2       	ldi	r18, 0x20	; 32
 202:	30 e0       	ldi	r19, 0x00	; 0
 204:	30 93 09 02 	sts	0x0209, r19	; 0x800209 <__data_end+0x1>
 208:	20 93 08 02 	sts	0x0208, r18	; 0x800208 <__data_end>
			break;
 20c:	1b c0       	rjmp	.+54     	; 0x244 <PSerial_write+0x54>
		case 1:
			udren = (1 << UDRE1);
 20e:	20 e2       	ldi	r18, 0x20	; 32
 210:	30 e0       	ldi	r19, 0x00	; 0
 212:	30 93 09 02 	sts	0x0209, r19	; 0x800209 <__data_end+0x1>
 216:	20 93 08 02 	sts	0x0208, r18	; 0x800208 <__data_end>
			break;
 21a:	14 c0       	rjmp	.+40     	; 0x244 <PSerial_write+0x54>
		case 2:
			udren = (1 << UDRE2);
 21c:	20 e2       	ldi	r18, 0x20	; 32
 21e:	30 e0       	ldi	r19, 0x00	; 0
 220:	30 93 09 02 	sts	0x0209, r19	; 0x800209 <__data_end+0x1>
 224:	20 93 08 02 	sts	0x0208, r18	; 0x800208 <__data_end>
			break;
 228:	0d c0       	rjmp	.+26     	; 0x244 <PSerial_write+0x54>
		case 3:
			udren = (1 << UDRE3);
 22a:	20 e2       	ldi	r18, 0x20	; 32
 22c:	30 e0       	ldi	r19, 0x00	; 0
 22e:	30 93 09 02 	sts	0x0209, r19	; 0x800209 <__data_end+0x1>
 232:	20 93 08 02 	sts	0x0208, r18	; 0x800208 <__data_end>
			break;
 236:	06 c0       	rjmp	.+12     	; 0x244 <PSerial_write+0x54>
		default:
			udren = (1 << UDRE0);
 238:	20 e2       	ldi	r18, 0x20	; 32
 23a:	30 e0       	ldi	r19, 0x00	; 0
 23c:	30 93 09 02 	sts	0x0209, r19	; 0x800209 <__data_end+0x1>
 240:	20 93 08 02 	sts	0x0208, r18	; 0x800208 <__data_end>
			break;
	}
	
	while (!(serial_port[port]->ucsra & udren))
 244:	e8 2f       	mov	r30, r24
 246:	f0 e0       	ldi	r31, 0x00	; 0
 248:	ee 0f       	add	r30, r30
 24a:	ff 1f       	adc	r31, r31
 24c:	e0 50       	subi	r30, 0x00	; 0
 24e:	fe 4f       	sbci	r31, 0xFE	; 254
 250:	01 90       	ld	r0, Z+
 252:	f0 81       	ld	r31, Z
 254:	e0 2d       	mov	r30, r0
 256:	80 81       	ld	r24, Z
 258:	85 ff       	sbrs	r24, 5
 25a:	fd cf       	rjmp	.-6      	; 0x256 <PSerial_write+0x66>
	{
		//wait for RXC
	}
	serial_port[port]->udr = data;
 25c:	66 83       	std	Z+6, r22	; 0x06
 25e:	08 95       	ret

00000260 <__divmodsi4>:
 260:	05 2e       	mov	r0, r21
 262:	97 fb       	bst	r25, 7
 264:	16 f4       	brtc	.+4      	; 0x26a <__divmodsi4+0xa>
 266:	00 94       	com	r0
 268:	0f d0       	rcall	.+30     	; 0x288 <__negsi2>
 26a:	57 fd       	sbrc	r21, 7
 26c:	05 d0       	rcall	.+10     	; 0x278 <__divmodsi4_neg2>
 26e:	14 d0       	rcall	.+40     	; 0x298 <__udivmodsi4>
 270:	07 fc       	sbrc	r0, 7
 272:	02 d0       	rcall	.+4      	; 0x278 <__divmodsi4_neg2>
 274:	46 f4       	brtc	.+16     	; 0x286 <__divmodsi4_exit>
 276:	08 c0       	rjmp	.+16     	; 0x288 <__negsi2>

00000278 <__divmodsi4_neg2>:
 278:	50 95       	com	r21
 27a:	40 95       	com	r20
 27c:	30 95       	com	r19
 27e:	21 95       	neg	r18
 280:	3f 4f       	sbci	r19, 0xFF	; 255
 282:	4f 4f       	sbci	r20, 0xFF	; 255
 284:	5f 4f       	sbci	r21, 0xFF	; 255

00000286 <__divmodsi4_exit>:
 286:	08 95       	ret

00000288 <__negsi2>:
 288:	90 95       	com	r25
 28a:	80 95       	com	r24
 28c:	70 95       	com	r23
 28e:	61 95       	neg	r22
 290:	7f 4f       	sbci	r23, 0xFF	; 255
 292:	8f 4f       	sbci	r24, 0xFF	; 255
 294:	9f 4f       	sbci	r25, 0xFF	; 255
 296:	08 95       	ret

00000298 <__udivmodsi4>:
 298:	a1 e2       	ldi	r26, 0x21	; 33
 29a:	1a 2e       	mov	r1, r26
 29c:	aa 1b       	sub	r26, r26
 29e:	bb 1b       	sub	r27, r27
 2a0:	fd 01       	movw	r30, r26
 2a2:	0d c0       	rjmp	.+26     	; 0x2be <__udivmodsi4_ep>

000002a4 <__udivmodsi4_loop>:
 2a4:	aa 1f       	adc	r26, r26
 2a6:	bb 1f       	adc	r27, r27
 2a8:	ee 1f       	adc	r30, r30
 2aa:	ff 1f       	adc	r31, r31
 2ac:	a2 17       	cp	r26, r18
 2ae:	b3 07       	cpc	r27, r19
 2b0:	e4 07       	cpc	r30, r20
 2b2:	f5 07       	cpc	r31, r21
 2b4:	20 f0       	brcs	.+8      	; 0x2be <__udivmodsi4_ep>
 2b6:	a2 1b       	sub	r26, r18
 2b8:	b3 0b       	sbc	r27, r19
 2ba:	e4 0b       	sbc	r30, r20
 2bc:	f5 0b       	sbc	r31, r21

000002be <__udivmodsi4_ep>:
 2be:	66 1f       	adc	r22, r22
 2c0:	77 1f       	adc	r23, r23
 2c2:	88 1f       	adc	r24, r24
 2c4:	99 1f       	adc	r25, r25
 2c6:	1a 94       	dec	r1
 2c8:	69 f7       	brne	.-38     	; 0x2a4 <__udivmodsi4_loop>
 2ca:	60 95       	com	r22
 2cc:	70 95       	com	r23
 2ce:	80 95       	com	r24
 2d0:	90 95       	com	r25
 2d2:	9b 01       	movw	r18, r22
 2d4:	ac 01       	movw	r20, r24
 2d6:	bd 01       	movw	r22, r26
 2d8:	cf 01       	movw	r24, r30
 2da:	08 95       	ret

000002dc <_exit>:
 2dc:	f8 94       	cli

000002de <__stop_program>:
 2de:	ff cf       	rjmp	.-2      	; 0x2de <__stop_program>
