
Motors_Drivers.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00000666  000006da  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000666  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .stab         00002058  00000000  00000000  000006dc  2**2
                  CONTENTS, READONLY, DEBUGGING
  3 .stabstr      0000084f  00000000  00000000  00002734  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .comment      0000002f  00000000  00000000  00002f83  2**0
                  CONTENTS, READONLY
  5 .debug_aranges 00000070  00000000  00000000  00002fb2  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000003fc  00000000  00000000  00003022  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000214  00000000  00000000  0000341e  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000261  00000000  00000000  00003632  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000ac  00000000  00000000  00003894  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000017a  00000000  00000000  00003940  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001f1  00000000  00000000  00003aba  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000040  00000000  00000000  00003cab  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a0 30       	cpi	r26, 0x00	; 0
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 a5 00 	call	0x14a	; 0x14a <main>
  88:	0c 94 31 03 	jmp	0x662	; 0x662 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <init_PWM_T2>:

#include "DC_Motor.h"
 void init_PWM_T2(uint8_t pin)			//CALCUTE TIME FOR SPEED CALCULATIONS
 {
	 //Fast PWM mode: The Top Value is oxff ,NonInveting MOde (the OCRx is Cleared on compare match and set on the bottom)
	 sbi(TCCR2A,WGM20);
  90:	e0 eb       	ldi	r30, 0xB0	; 176
  92:	f0 e0       	ldi	r31, 0x00	; 0
  94:	90 81       	ld	r25, Z
  96:	91 60       	ori	r25, 0x01	; 1
  98:	90 83       	st	Z, r25
	 sbi(TCCR2A,WGM21);
  9a:	90 81       	ld	r25, Z
  9c:	92 60       	ori	r25, 0x02	; 2
  9e:	90 83       	st	Z, r25
	 switch(pin)
  a0:	81 30       	cpi	r24, 0x01	; 1
  a2:	19 f0       	breq	.+6      	; 0xaa <init_PWM_T2+0x1a>
  a4:	82 30       	cpi	r24, 0x02	; 2
  a6:	b1 f4       	brne	.+44     	; 0xd4 <init_PWM_T2+0x44>
  a8:	0b c0       	rjmp	.+22     	; 0xc0 <init_PWM_T2+0x30>
	 {
		 case(1):
		 {
			 sbi(DDRB,PB3);
  aa:	23 9a       	sbi	0x04, 3	; 4
			 cbi(PORTB,PB3);
  ac:	2b 98       	cbi	0x05, 3	; 5
			 //sbi(TCCR2A,COM2A0);
			 sbi(TCCR2A,COM2A1);
  ae:	e0 eb       	ldi	r30, 0xB0	; 176
  b0:	f0 e0       	ldi	r31, 0x00	; 0
  b2:	80 81       	ld	r24, Z
  b4:	80 68       	ori	r24, 0x80	; 128
  b6:	80 83       	st	Z, r24
			 OCR2A=255;
  b8:	8f ef       	ldi	r24, 0xFF	; 255
  ba:	80 93 b3 00 	sts	0x00B3, r24
			 break;
  be:	0a c0       	rjmp	.+20     	; 0xd4 <init_PWM_T2+0x44>
		 }
		 case(2):
		 {
			 sbi(DDRD,PD3);
  c0:	53 9a       	sbi	0x0a, 3	; 10
			 cbi(PORTD,PD3);
  c2:	5b 98       	cbi	0x0b, 3	; 11
			 //sbi(TCCR2A,COM2B0);
			 sbi(TCCR2A,COM2B1);
  c4:	e0 eb       	ldi	r30, 0xB0	; 176
  c6:	f0 e0       	ldi	r31, 0x00	; 0
  c8:	80 81       	ld	r24, Z
  ca:	80 62       	ori	r24, 0x20	; 32
  cc:	80 83       	st	Z, r24
			 OCR2B=255;
  ce:	8f ef       	ldi	r24, 0xFF	; 255
  d0:	80 93 b4 00 	sts	0x00B4, r24
			 break;
		 }
	 }
	 //Prescaler 8
	 sbi(TCCR2B,CS21);
  d4:	e1 eb       	ldi	r30, 0xB1	; 177
  d6:	f0 e0       	ldi	r31, 0x00	; 0
  d8:	80 81       	ld	r24, Z
  da:	82 60       	ori	r24, 0x02	; 2
  dc:	80 83       	st	Z, r24
  de:	08 95       	ret

000000e0 <Start_PWM_T2>:
	 
 }
 void Start_PWM_T2(uint8_t pin,uint8_t speed)
 {
	 switch(pin)
  e0:	81 30       	cpi	r24, 0x01	; 1
  e2:	19 f0       	breq	.+6      	; 0xea <Start_PWM_T2+0xa>
  e4:	82 30       	cpi	r24, 0x02	; 2
  e6:	81 f5       	brne	.+96     	; 0x148 <Start_PWM_T2+0x68>
  e8:	18 c0       	rjmp	.+48     	; 0x11a <Start_PWM_T2+0x3a>
	 {
		 case(1):
		 {
			 if(speed>=100)
  ea:	64 36       	cpi	r22, 0x64	; 100
  ec:	20 f0       	brcs	.+8      	; 0xf6 <Start_PWM_T2+0x16>
			 OCR2A=255;
  ee:	8f ef       	ldi	r24, 0xFF	; 255
  f0:	80 93 b3 00 	sts	0x00B3, r24
  f4:	08 95       	ret
			 else
			 OCR2A=ceil(2.55*speed);
  f6:	70 e0       	ldi	r23, 0x00	; 0
  f8:	80 e0       	ldi	r24, 0x00	; 0
  fa:	90 e0       	ldi	r25, 0x00	; 0
  fc:	0e 94 02 02 	call	0x404	; 0x404 <__floatsisf>
 100:	23 e3       	ldi	r18, 0x33	; 51
 102:	33 e3       	ldi	r19, 0x33	; 51
 104:	43 e2       	ldi	r20, 0x23	; 35
 106:	50 e4       	ldi	r21, 0x40	; 64
 108:	0e 94 ce 02 	call	0x59c	; 0x59c <__mulsf3>
 10c:	0e 94 c1 01 	call	0x382	; 0x382 <ceil>
 110:	0e 94 d4 01 	call	0x3a8	; 0x3a8 <__fixunssfsi>
 114:	60 93 b3 00 	sts	0x00B3, r22
 118:	08 95       	ret
			 break;
		 }
		 case(2):
		 {
			 if(speed>=100)
 11a:	64 36       	cpi	r22, 0x64	; 100
 11c:	20 f0       	brcs	.+8      	; 0x126 <Start_PWM_T2+0x46>
			 OCR2B=255;
 11e:	8f ef       	ldi	r24, 0xFF	; 255
 120:	80 93 b4 00 	sts	0x00B4, r24
 124:	08 95       	ret
			 else
			 OCR2B=ceil(2.55*speed);
 126:	70 e0       	ldi	r23, 0x00	; 0
 128:	80 e0       	ldi	r24, 0x00	; 0
 12a:	90 e0       	ldi	r25, 0x00	; 0
 12c:	0e 94 02 02 	call	0x404	; 0x404 <__floatsisf>
 130:	23 e3       	ldi	r18, 0x33	; 51
 132:	33 e3       	ldi	r19, 0x33	; 51
 134:	43 e2       	ldi	r20, 0x23	; 35
 136:	50 e4       	ldi	r21, 0x40	; 64
 138:	0e 94 ce 02 	call	0x59c	; 0x59c <__mulsf3>
 13c:	0e 94 c1 01 	call	0x382	; 0x382 <ceil>
 140:	0e 94 d4 01 	call	0x3a8	; 0x3a8 <__fixunssfsi>
 144:	60 93 b4 00 	sts	0x00B4, r22
 148:	08 95       	ret

0000014a <main>:


#include "config.h"
int main()
{
	init_PWM50Hz_T1(1);
 14a:	81 e0       	ldi	r24, 0x01	; 1
 14c:	90 e0       	ldi	r25, 0x00	; 0
 14e:	0e 94 c4 00 	call	0x188	; 0x188 <init_PWM50Hz_T1>
	Start_PWM50Hz_T1(1,150);
 152:	66 e9       	ldi	r22, 0x96	; 150
 154:	70 e0       	ldi	r23, 0x00	; 0
 156:	81 e0       	ldi	r24, 0x01	; 1
 158:	90 e0       	ldi	r25, 0x00	; 0
 15a:	0e 94 00 01 	call	0x200	; 0x200 <Start_PWM50Hz_T1>
	init_PWM_T2(1);						//initializing timer2 with out fast pwm mode
 15e:	81 e0       	ldi	r24, 0x01	; 1
 160:	90 e0       	ldi	r25, 0x00	; 0
 162:	0e 94 48 00 	call	0x90	; 0x90 <init_PWM_T2>
	init_PWM_T2(2);						//initializing timer2 with out fast pwm mode
 166:	82 e0       	ldi	r24, 0x02	; 2
 168:	90 e0       	ldi	r25, 0x00	; 0
 16a:	0e 94 48 00 	call	0x90	; 0x90 <init_PWM_T2>
	while (1)
	{
		Start_PWM_T2(1,100);
 16e:	64 e6       	ldi	r22, 0x64	; 100
 170:	70 e0       	ldi	r23, 0x00	; 0
 172:	81 e0       	ldi	r24, 0x01	; 1
 174:	90 e0       	ldi	r25, 0x00	; 0
 176:	0e 94 70 00 	call	0xe0	; 0xe0 <Start_PWM_T2>
		Start_PWM_T2(2,50);
 17a:	62 e3       	ldi	r22, 0x32	; 50
 17c:	70 e0       	ldi	r23, 0x00	; 0
 17e:	82 e0       	ldi	r24, 0x02	; 2
 180:	90 e0       	ldi	r25, 0x00	; 0
 182:	0e 94 70 00 	call	0xe0	; 0xe0 <Start_PWM_T2>
 186:	f3 cf       	rjmp	.-26     	; 0x16e <main+0x24>

00000188 <init_PWM50Hz_T1>:
 *  Author: user
 */
#include "Servo.h" 
void init_PWM50Hz_T1(char pin)
{
	switch(pin)
 188:	81 30       	cpi	r24, 0x01	; 1
 18a:	19 f0       	breq	.+6      	; 0x192 <init_PWM50Hz_T1+0xa>
 18c:	82 30       	cpi	r24, 0x02	; 2
 18e:	b1 f4       	brne	.+44     	; 0x1bc <init_PWM50Hz_T1+0x34>
 190:	0b c0       	rjmp	.+22     	; 0x1a8 <init_PWM50Hz_T1+0x20>
	{
		case(1):
		{
			//set OC1A Or OC1B FOR generating PWM
			sbi(DDRB,PB1);
 192:	21 9a       	sbi	0x04, 1	; 4
			cbi(PORTB,PB1);
 194:	29 98       	cbi	0x05, 1	; 5
			//OCReg=&(OCR1A);
			// inverting mode : to control on servo motion @ last 2ms in period
			sbi(TCCR1A,COM1A0);
 196:	e0 e8       	ldi	r30, 0x80	; 128
 198:	f0 e0       	ldi	r31, 0x00	; 0
 19a:	80 81       	ld	r24, Z
 19c:	80 64       	ori	r24, 0x40	; 64
 19e:	80 83       	st	Z, r24
			sbi(TCCR1A,COM1A1);
 1a0:	80 81       	ld	r24, Z
 1a2:	80 68       	ori	r24, 0x80	; 128
 1a4:	80 83       	st	Z, r24
			break;
 1a6:	0a c0       	rjmp	.+20     	; 0x1bc <init_PWM50Hz_T1+0x34>
		}
		case(2):
		{
			//set OC1A Or OC1B FOR generating PWM
			sbi(DDRB,PB2);
 1a8:	22 9a       	sbi	0x04, 2	; 4
			cbi(PORTB,PB2);
 1aa:	2a 98       	cbi	0x05, 2	; 5
			//OCReg=&OCR1B;
			// inverting mode : to control on servo motion @ last 2ms in period
			sbi(TCCR1A,COM1B0);
 1ac:	e0 e8       	ldi	r30, 0x80	; 128
 1ae:	f0 e0       	ldi	r31, 0x00	; 0
 1b0:	80 81       	ld	r24, Z
 1b2:	80 61       	ori	r24, 0x10	; 16
 1b4:	80 83       	st	Z, r24
			sbi(TCCR1A,COM1B1);
 1b6:	80 81       	ld	r24, Z
 1b8:	80 62       	ori	r24, 0x20	; 32
 1ba:	80 83       	st	Z, r24
		}
	}

	//SELECT MODE:
	//fast PWM: (with top = ICR1 & update its value @ BOTTOM , TOV flag set on TOP)
	sbi(TCCR1A,WGM11);
 1bc:	e0 e8       	ldi	r30, 0x80	; 128
 1be:	f0 e0       	ldi	r31, 0x00	; 0
 1c0:	80 81       	ld	r24, Z
 1c2:	82 60       	ori	r24, 0x02	; 2
 1c4:	80 83       	st	Z, r24
	cbi(TCCR1A,WGM10);
 1c6:	80 81       	ld	r24, Z
 1c8:	8e 7f       	andi	r24, 0xFE	; 254
 1ca:	80 83       	st	Z, r24
	sbi(TCCR1B,WGM13);
 1cc:	e1 e8       	ldi	r30, 0x81	; 129
 1ce:	f0 e0       	ldi	r31, 0x00	; 0
 1d0:	80 81       	ld	r24, Z
 1d2:	80 61       	ori	r24, 0x10	; 16
 1d4:	80 83       	st	Z, r24
	sbi(TCCR1B,WGM12);
 1d6:	80 81       	ld	r24, Z
 1d8:	88 60       	ori	r24, 0x08	; 8
 1da:	80 83       	st	Z, r24
	//PRECALING (8):(to have 40000 cycle per second which means that every ms has 4000 cycles)
	sbi(TCCR1B,CS11);
 1dc:	80 81       	ld	r24, Z
 1de:	82 60       	ori	r24, 0x02	; 2
 1e0:	80 83       	st	Z, r24
	//setting top value equal 39999 @which starting a new clock
	ICR1=39999;
 1e2:	8f e3       	ldi	r24, 0x3F	; 63
 1e4:	9c e9       	ldi	r25, 0x9C	; 156
 1e6:	90 93 87 00 	sts	0x0087, r25
 1ea:	80 93 86 00 	sts	0x0086, r24
	OCR1A=39999;	//initially duty cycle is zero
 1ee:	90 93 89 00 	sts	0x0089, r25
 1f2:	80 93 88 00 	sts	0x0088, r24
	OCR1B=39999;
 1f6:	90 93 8b 00 	sts	0x008B, r25
 1fa:	80 93 8a 00 	sts	0x008A, r24
 1fe:	08 95       	ret

00000200 <Start_PWM50Hz_T1>:
}
void Start_PWM50Hz_T1(uint8_t pin,uint8_t deg)
{
 200:	cf 92       	push	r12
 202:	df 92       	push	r13
 204:	ef 92       	push	r14
 206:	ff 92       	push	r15
 208:	cf 93       	push	r28
 20a:	df 93       	push	r29
	switch(pin)
 20c:	81 30       	cpi	r24, 0x01	; 1
 20e:	21 f0       	breq	.+8      	; 0x218 <Start_PWM50Hz_T1+0x18>
 210:	82 30       	cpi	r24, 0x02	; 2
 212:	09 f0       	breq	.+2      	; 0x216 <Start_PWM50Hz_T1+0x16>
 214:	4a c0       	rjmp	.+148    	; 0x2aa <Start_PWM50Hz_T1+0xaa>
 216:	25 c0       	rjmp	.+74     	; 0x262 <Start_PWM50Hz_T1+0x62>
	{
		case(1):
		{
			OCR1A=(ICR1-2000)-ceil(((Max_Deg-Min_Deg)/180)*(float)deg);
 218:	c0 91 86 00 	lds	r28, 0x0086
 21c:	d0 91 87 00 	lds	r29, 0x0087
 220:	70 e0       	ldi	r23, 0x00	; 0
 222:	80 e0       	ldi	r24, 0x00	; 0
 224:	90 e0       	ldi	r25, 0x00	; 0
 226:	0e 94 00 02 	call	0x400	; 0x400 <__floatunsisf>
 22a:	20 e0       	ldi	r18, 0x00	; 0
 22c:	30 e0       	ldi	r19, 0x00	; 0
 22e:	40 e3       	ldi	r20, 0x30	; 48
 230:	51 e4       	ldi	r21, 0x41	; 65
 232:	0e 94 ce 02 	call	0x59c	; 0x59c <__mulsf3>
 236:	0e 94 c1 01 	call	0x382	; 0x382 <ceil>
 23a:	6b 01       	movw	r12, r22
 23c:	7c 01       	movw	r14, r24
 23e:	be 01       	movw	r22, r28
 240:	60 5d       	subi	r22, 0xD0	; 208
 242:	77 40       	sbci	r23, 0x07	; 7
 244:	80 e0       	ldi	r24, 0x00	; 0
 246:	90 e0       	ldi	r25, 0x00	; 0
 248:	0e 94 00 02 	call	0x400	; 0x400 <__floatunsisf>
 24c:	a7 01       	movw	r20, r14
 24e:	96 01       	movw	r18, r12
 250:	0e 94 5c 01 	call	0x2b8	; 0x2b8 <__subsf3>
 254:	0e 94 d4 01 	call	0x3a8	; 0x3a8 <__fixunssfsi>
 258:	70 93 89 00 	sts	0x0089, r23
 25c:	60 93 88 00 	sts	0x0088, r22
			break;
 260:	24 c0       	rjmp	.+72     	; 0x2aa <Start_PWM50Hz_T1+0xaa>
		}
		case(2):
		{
			OCR1B=(ICR1-2000)-ceil(((Max_Deg-Min_Deg)/180)*(float)deg);
 262:	c0 91 86 00 	lds	r28, 0x0086
 266:	d0 91 87 00 	lds	r29, 0x0087
 26a:	70 e0       	ldi	r23, 0x00	; 0
 26c:	80 e0       	ldi	r24, 0x00	; 0
 26e:	90 e0       	ldi	r25, 0x00	; 0
 270:	0e 94 00 02 	call	0x400	; 0x400 <__floatunsisf>
 274:	20 e0       	ldi	r18, 0x00	; 0
 276:	30 e0       	ldi	r19, 0x00	; 0
 278:	40 e3       	ldi	r20, 0x30	; 48
 27a:	51 e4       	ldi	r21, 0x41	; 65
 27c:	0e 94 ce 02 	call	0x59c	; 0x59c <__mulsf3>
 280:	0e 94 c1 01 	call	0x382	; 0x382 <ceil>
 284:	6b 01       	movw	r12, r22
 286:	7c 01       	movw	r14, r24
 288:	be 01       	movw	r22, r28
 28a:	60 5d       	subi	r22, 0xD0	; 208
 28c:	77 40       	sbci	r23, 0x07	; 7
 28e:	80 e0       	ldi	r24, 0x00	; 0
 290:	90 e0       	ldi	r25, 0x00	; 0
 292:	0e 94 00 02 	call	0x400	; 0x400 <__floatunsisf>
 296:	a7 01       	movw	r20, r14
 298:	96 01       	movw	r18, r12
 29a:	0e 94 5c 01 	call	0x2b8	; 0x2b8 <__subsf3>
 29e:	0e 94 d4 01 	call	0x3a8	; 0x3a8 <__fixunssfsi>
 2a2:	70 93 8b 00 	sts	0x008B, r23
 2a6:	60 93 8a 00 	sts	0x008A, r22
			break;
		}
	}
 2aa:	df 91       	pop	r29
 2ac:	cf 91       	pop	r28
 2ae:	ff 90       	pop	r15
 2b0:	ef 90       	pop	r14
 2b2:	df 90       	pop	r13
 2b4:	cf 90       	pop	r12
 2b6:	08 95       	ret

000002b8 <__subsf3>:
 2b8:	50 58       	subi	r21, 0x80	; 128

000002ba <__addsf3>:
 2ba:	bb 27       	eor	r27, r27
 2bc:	aa 27       	eor	r26, r26
 2be:	0e d0       	rcall	.+28     	; 0x2dc <__addsf3x>
 2c0:	1c c1       	rjmp	.+568    	; 0x4fa <__fp_round>
 2c2:	0d d1       	rcall	.+538    	; 0x4de <__fp_pscA>
 2c4:	30 f0       	brcs	.+12     	; 0x2d2 <__addsf3+0x18>
 2c6:	12 d1       	rcall	.+548    	; 0x4ec <__fp_pscB>
 2c8:	20 f0       	brcs	.+8      	; 0x2d2 <__addsf3+0x18>
 2ca:	31 f4       	brne	.+12     	; 0x2d8 <__addsf3+0x1e>
 2cc:	9f 3f       	cpi	r25, 0xFF	; 255
 2ce:	11 f4       	brne	.+4      	; 0x2d4 <__addsf3+0x1a>
 2d0:	1e f4       	brtc	.+6      	; 0x2d8 <__addsf3+0x1e>
 2d2:	02 c1       	rjmp	.+516    	; 0x4d8 <__fp_nan>
 2d4:	0e f4       	brtc	.+2      	; 0x2d8 <__addsf3+0x1e>
 2d6:	e0 95       	com	r30
 2d8:	e7 fb       	bst	r30, 7
 2da:	cf c0       	rjmp	.+414    	; 0x47a <__fp_inf>

000002dc <__addsf3x>:
 2dc:	e9 2f       	mov	r30, r25
 2de:	1e d1       	rcall	.+572    	; 0x51c <__fp_split3>
 2e0:	80 f3       	brcs	.-32     	; 0x2c2 <__addsf3+0x8>
 2e2:	ba 17       	cp	r27, r26
 2e4:	62 07       	cpc	r22, r18
 2e6:	73 07       	cpc	r23, r19
 2e8:	84 07       	cpc	r24, r20
 2ea:	95 07       	cpc	r25, r21
 2ec:	18 f0       	brcs	.+6      	; 0x2f4 <__addsf3x+0x18>
 2ee:	71 f4       	brne	.+28     	; 0x30c <__addsf3x+0x30>
 2f0:	9e f5       	brtc	.+102    	; 0x358 <__addsf3x+0x7c>
 2f2:	4d c1       	rjmp	.+666    	; 0x58e <__fp_zero>
 2f4:	0e f4       	brtc	.+2      	; 0x2f8 <__addsf3x+0x1c>
 2f6:	e0 95       	com	r30
 2f8:	0b 2e       	mov	r0, r27
 2fa:	ba 2f       	mov	r27, r26
 2fc:	a0 2d       	mov	r26, r0
 2fe:	0b 01       	movw	r0, r22
 300:	b9 01       	movw	r22, r18
 302:	90 01       	movw	r18, r0
 304:	0c 01       	movw	r0, r24
 306:	ca 01       	movw	r24, r20
 308:	a0 01       	movw	r20, r0
 30a:	11 24       	eor	r1, r1
 30c:	ff 27       	eor	r31, r31
 30e:	59 1b       	sub	r21, r25
 310:	99 f0       	breq	.+38     	; 0x338 <__addsf3x+0x5c>
 312:	59 3f       	cpi	r21, 0xF9	; 249
 314:	50 f4       	brcc	.+20     	; 0x32a <__addsf3x+0x4e>
 316:	50 3e       	cpi	r21, 0xE0	; 224
 318:	68 f1       	brcs	.+90     	; 0x374 <__addsf3x+0x98>
 31a:	1a 16       	cp	r1, r26
 31c:	f0 40       	sbci	r31, 0x00	; 0
 31e:	a2 2f       	mov	r26, r18
 320:	23 2f       	mov	r18, r19
 322:	34 2f       	mov	r19, r20
 324:	44 27       	eor	r20, r20
 326:	58 5f       	subi	r21, 0xF8	; 248
 328:	f3 cf       	rjmp	.-26     	; 0x310 <__addsf3x+0x34>
 32a:	46 95       	lsr	r20
 32c:	37 95       	ror	r19
 32e:	27 95       	ror	r18
 330:	a7 95       	ror	r26
 332:	f0 40       	sbci	r31, 0x00	; 0
 334:	53 95       	inc	r21
 336:	c9 f7       	brne	.-14     	; 0x32a <__addsf3x+0x4e>
 338:	7e f4       	brtc	.+30     	; 0x358 <__addsf3x+0x7c>
 33a:	1f 16       	cp	r1, r31
 33c:	ba 0b       	sbc	r27, r26
 33e:	62 0b       	sbc	r22, r18
 340:	73 0b       	sbc	r23, r19
 342:	84 0b       	sbc	r24, r20
 344:	ba f0       	brmi	.+46     	; 0x374 <__addsf3x+0x98>
 346:	91 50       	subi	r25, 0x01	; 1
 348:	a1 f0       	breq	.+40     	; 0x372 <__addsf3x+0x96>
 34a:	ff 0f       	add	r31, r31
 34c:	bb 1f       	adc	r27, r27
 34e:	66 1f       	adc	r22, r22
 350:	77 1f       	adc	r23, r23
 352:	88 1f       	adc	r24, r24
 354:	c2 f7       	brpl	.-16     	; 0x346 <__addsf3x+0x6a>
 356:	0e c0       	rjmp	.+28     	; 0x374 <__addsf3x+0x98>
 358:	ba 0f       	add	r27, r26
 35a:	62 1f       	adc	r22, r18
 35c:	73 1f       	adc	r23, r19
 35e:	84 1f       	adc	r24, r20
 360:	48 f4       	brcc	.+18     	; 0x374 <__addsf3x+0x98>
 362:	87 95       	ror	r24
 364:	77 95       	ror	r23
 366:	67 95       	ror	r22
 368:	b7 95       	ror	r27
 36a:	f7 95       	ror	r31
 36c:	9e 3f       	cpi	r25, 0xFE	; 254
 36e:	08 f0       	brcs	.+2      	; 0x372 <__addsf3x+0x96>
 370:	b3 cf       	rjmp	.-154    	; 0x2d8 <__addsf3+0x1e>
 372:	93 95       	inc	r25
 374:	88 0f       	add	r24, r24
 376:	08 f0       	brcs	.+2      	; 0x37a <__addsf3x+0x9e>
 378:	99 27       	eor	r25, r25
 37a:	ee 0f       	add	r30, r30
 37c:	97 95       	ror	r25
 37e:	87 95       	ror	r24
 380:	08 95       	ret

00000382 <ceil>:
 382:	ee d0       	rcall	.+476    	; 0x560 <__fp_trunc>
 384:	80 f0       	brcs	.+32     	; 0x3a6 <ceil+0x24>
 386:	9f 37       	cpi	r25, 0x7F	; 127
 388:	40 f4       	brcc	.+16     	; 0x39a <ceil+0x18>
 38a:	91 11       	cpse	r25, r1
 38c:	0e f4       	brtc	.+2      	; 0x390 <ceil+0xe>
 38e:	00 c1       	rjmp	.+512    	; 0x590 <__fp_szero>
 390:	60 e0       	ldi	r22, 0x00	; 0
 392:	70 e0       	ldi	r23, 0x00	; 0
 394:	80 e8       	ldi	r24, 0x80	; 128
 396:	9f e3       	ldi	r25, 0x3F	; 63
 398:	08 95       	ret
 39a:	26 f0       	brts	.+8      	; 0x3a4 <ceil+0x22>
 39c:	1b 16       	cp	r1, r27
 39e:	61 1d       	adc	r22, r1
 3a0:	71 1d       	adc	r23, r1
 3a2:	81 1d       	adc	r24, r1
 3a4:	70 c0       	rjmp	.+224    	; 0x486 <__fp_mintl>
 3a6:	8a c0       	rjmp	.+276    	; 0x4bc <__fp_mpack>

000003a8 <__fixunssfsi>:
 3a8:	c1 d0       	rcall	.+386    	; 0x52c <__fp_splitA>
 3aa:	88 f0       	brcs	.+34     	; 0x3ce <__fixunssfsi+0x26>
 3ac:	9f 57       	subi	r25, 0x7F	; 127
 3ae:	90 f0       	brcs	.+36     	; 0x3d4 <__fixunssfsi+0x2c>
 3b0:	b9 2f       	mov	r27, r25
 3b2:	99 27       	eor	r25, r25
 3b4:	b7 51       	subi	r27, 0x17	; 23
 3b6:	a0 f0       	brcs	.+40     	; 0x3e0 <__fixunssfsi+0x38>
 3b8:	d1 f0       	breq	.+52     	; 0x3ee <__fixunssfsi+0x46>
 3ba:	66 0f       	add	r22, r22
 3bc:	77 1f       	adc	r23, r23
 3be:	88 1f       	adc	r24, r24
 3c0:	99 1f       	adc	r25, r25
 3c2:	1a f0       	brmi	.+6      	; 0x3ca <__fixunssfsi+0x22>
 3c4:	ba 95       	dec	r27
 3c6:	c9 f7       	brne	.-14     	; 0x3ba <__fixunssfsi+0x12>
 3c8:	12 c0       	rjmp	.+36     	; 0x3ee <__fixunssfsi+0x46>
 3ca:	b1 30       	cpi	r27, 0x01	; 1
 3cc:	81 f0       	breq	.+32     	; 0x3ee <__fixunssfsi+0x46>
 3ce:	df d0       	rcall	.+446    	; 0x58e <__fp_zero>
 3d0:	b1 e0       	ldi	r27, 0x01	; 1
 3d2:	08 95       	ret
 3d4:	dc c0       	rjmp	.+440    	; 0x58e <__fp_zero>
 3d6:	67 2f       	mov	r22, r23
 3d8:	78 2f       	mov	r23, r24
 3da:	88 27       	eor	r24, r24
 3dc:	b8 5f       	subi	r27, 0xF8	; 248
 3de:	39 f0       	breq	.+14     	; 0x3ee <__fixunssfsi+0x46>
 3e0:	b9 3f       	cpi	r27, 0xF9	; 249
 3e2:	cc f3       	brlt	.-14     	; 0x3d6 <__fixunssfsi+0x2e>
 3e4:	86 95       	lsr	r24
 3e6:	77 95       	ror	r23
 3e8:	67 95       	ror	r22
 3ea:	b3 95       	inc	r27
 3ec:	d9 f7       	brne	.-10     	; 0x3e4 <__fixunssfsi+0x3c>
 3ee:	3e f4       	brtc	.+14     	; 0x3fe <__fixunssfsi+0x56>
 3f0:	90 95       	com	r25
 3f2:	80 95       	com	r24
 3f4:	70 95       	com	r23
 3f6:	61 95       	neg	r22
 3f8:	7f 4f       	sbci	r23, 0xFF	; 255
 3fa:	8f 4f       	sbci	r24, 0xFF	; 255
 3fc:	9f 4f       	sbci	r25, 0xFF	; 255
 3fe:	08 95       	ret

00000400 <__floatunsisf>:
 400:	e8 94       	clt
 402:	09 c0       	rjmp	.+18     	; 0x416 <__floatsisf+0x12>

00000404 <__floatsisf>:
 404:	97 fb       	bst	r25, 7
 406:	3e f4       	brtc	.+14     	; 0x416 <__floatsisf+0x12>
 408:	90 95       	com	r25
 40a:	80 95       	com	r24
 40c:	70 95       	com	r23
 40e:	61 95       	neg	r22
 410:	7f 4f       	sbci	r23, 0xFF	; 255
 412:	8f 4f       	sbci	r24, 0xFF	; 255
 414:	9f 4f       	sbci	r25, 0xFF	; 255
 416:	99 23       	and	r25, r25
 418:	a9 f0       	breq	.+42     	; 0x444 <__floatsisf+0x40>
 41a:	f9 2f       	mov	r31, r25
 41c:	96 e9       	ldi	r25, 0x96	; 150
 41e:	bb 27       	eor	r27, r27
 420:	93 95       	inc	r25
 422:	f6 95       	lsr	r31
 424:	87 95       	ror	r24
 426:	77 95       	ror	r23
 428:	67 95       	ror	r22
 42a:	b7 95       	ror	r27
 42c:	f1 11       	cpse	r31, r1
 42e:	f8 cf       	rjmp	.-16     	; 0x420 <__floatsisf+0x1c>
 430:	fa f4       	brpl	.+62     	; 0x470 <__floatsisf+0x6c>
 432:	bb 0f       	add	r27, r27
 434:	11 f4       	brne	.+4      	; 0x43a <__floatsisf+0x36>
 436:	60 ff       	sbrs	r22, 0
 438:	1b c0       	rjmp	.+54     	; 0x470 <__floatsisf+0x6c>
 43a:	6f 5f       	subi	r22, 0xFF	; 255
 43c:	7f 4f       	sbci	r23, 0xFF	; 255
 43e:	8f 4f       	sbci	r24, 0xFF	; 255
 440:	9f 4f       	sbci	r25, 0xFF	; 255
 442:	16 c0       	rjmp	.+44     	; 0x470 <__floatsisf+0x6c>
 444:	88 23       	and	r24, r24
 446:	11 f0       	breq	.+4      	; 0x44c <__floatsisf+0x48>
 448:	96 e9       	ldi	r25, 0x96	; 150
 44a:	11 c0       	rjmp	.+34     	; 0x46e <__floatsisf+0x6a>
 44c:	77 23       	and	r23, r23
 44e:	21 f0       	breq	.+8      	; 0x458 <__floatsisf+0x54>
 450:	9e e8       	ldi	r25, 0x8E	; 142
 452:	87 2f       	mov	r24, r23
 454:	76 2f       	mov	r23, r22
 456:	05 c0       	rjmp	.+10     	; 0x462 <__floatsisf+0x5e>
 458:	66 23       	and	r22, r22
 45a:	71 f0       	breq	.+28     	; 0x478 <__floatsisf+0x74>
 45c:	96 e8       	ldi	r25, 0x86	; 134
 45e:	86 2f       	mov	r24, r22
 460:	70 e0       	ldi	r23, 0x00	; 0
 462:	60 e0       	ldi	r22, 0x00	; 0
 464:	2a f0       	brmi	.+10     	; 0x470 <__floatsisf+0x6c>
 466:	9a 95       	dec	r25
 468:	66 0f       	add	r22, r22
 46a:	77 1f       	adc	r23, r23
 46c:	88 1f       	adc	r24, r24
 46e:	da f7       	brpl	.-10     	; 0x466 <__floatsisf+0x62>
 470:	88 0f       	add	r24, r24
 472:	96 95       	lsr	r25
 474:	87 95       	ror	r24
 476:	97 f9       	bld	r25, 7
 478:	08 95       	ret

0000047a <__fp_inf>:
 47a:	97 f9       	bld	r25, 7
 47c:	9f 67       	ori	r25, 0x7F	; 127
 47e:	80 e8       	ldi	r24, 0x80	; 128
 480:	70 e0       	ldi	r23, 0x00	; 0
 482:	60 e0       	ldi	r22, 0x00	; 0
 484:	08 95       	ret

00000486 <__fp_mintl>:
 486:	88 23       	and	r24, r24
 488:	71 f4       	brne	.+28     	; 0x4a6 <__fp_mintl+0x20>
 48a:	77 23       	and	r23, r23
 48c:	21 f0       	breq	.+8      	; 0x496 <__fp_mintl+0x10>
 48e:	98 50       	subi	r25, 0x08	; 8
 490:	87 2b       	or	r24, r23
 492:	76 2f       	mov	r23, r22
 494:	07 c0       	rjmp	.+14     	; 0x4a4 <__fp_mintl+0x1e>
 496:	66 23       	and	r22, r22
 498:	11 f4       	brne	.+4      	; 0x49e <__fp_mintl+0x18>
 49a:	99 27       	eor	r25, r25
 49c:	0d c0       	rjmp	.+26     	; 0x4b8 <__fp_mintl+0x32>
 49e:	90 51       	subi	r25, 0x10	; 16
 4a0:	86 2b       	or	r24, r22
 4a2:	70 e0       	ldi	r23, 0x00	; 0
 4a4:	60 e0       	ldi	r22, 0x00	; 0
 4a6:	2a f0       	brmi	.+10     	; 0x4b2 <__fp_mintl+0x2c>
 4a8:	9a 95       	dec	r25
 4aa:	66 0f       	add	r22, r22
 4ac:	77 1f       	adc	r23, r23
 4ae:	88 1f       	adc	r24, r24
 4b0:	da f7       	brpl	.-10     	; 0x4a8 <__fp_mintl+0x22>
 4b2:	88 0f       	add	r24, r24
 4b4:	96 95       	lsr	r25
 4b6:	87 95       	ror	r24
 4b8:	97 f9       	bld	r25, 7
 4ba:	08 95       	ret

000004bc <__fp_mpack>:
 4bc:	9f 3f       	cpi	r25, 0xFF	; 255
 4be:	31 f0       	breq	.+12     	; 0x4cc <__fp_mpack_finite+0xc>

000004c0 <__fp_mpack_finite>:
 4c0:	91 50       	subi	r25, 0x01	; 1
 4c2:	20 f4       	brcc	.+8      	; 0x4cc <__fp_mpack_finite+0xc>
 4c4:	87 95       	ror	r24
 4c6:	77 95       	ror	r23
 4c8:	67 95       	ror	r22
 4ca:	b7 95       	ror	r27
 4cc:	88 0f       	add	r24, r24
 4ce:	91 1d       	adc	r25, r1
 4d0:	96 95       	lsr	r25
 4d2:	87 95       	ror	r24
 4d4:	97 f9       	bld	r25, 7
 4d6:	08 95       	ret

000004d8 <__fp_nan>:
 4d8:	9f ef       	ldi	r25, 0xFF	; 255
 4da:	80 ec       	ldi	r24, 0xC0	; 192
 4dc:	08 95       	ret

000004de <__fp_pscA>:
 4de:	00 24       	eor	r0, r0
 4e0:	0a 94       	dec	r0
 4e2:	16 16       	cp	r1, r22
 4e4:	17 06       	cpc	r1, r23
 4e6:	18 06       	cpc	r1, r24
 4e8:	09 06       	cpc	r0, r25
 4ea:	08 95       	ret

000004ec <__fp_pscB>:
 4ec:	00 24       	eor	r0, r0
 4ee:	0a 94       	dec	r0
 4f0:	12 16       	cp	r1, r18
 4f2:	13 06       	cpc	r1, r19
 4f4:	14 06       	cpc	r1, r20
 4f6:	05 06       	cpc	r0, r21
 4f8:	08 95       	ret

000004fa <__fp_round>:
 4fa:	09 2e       	mov	r0, r25
 4fc:	03 94       	inc	r0
 4fe:	00 0c       	add	r0, r0
 500:	11 f4       	brne	.+4      	; 0x506 <__fp_round+0xc>
 502:	88 23       	and	r24, r24
 504:	52 f0       	brmi	.+20     	; 0x51a <__fp_round+0x20>
 506:	bb 0f       	add	r27, r27
 508:	40 f4       	brcc	.+16     	; 0x51a <__fp_round+0x20>
 50a:	bf 2b       	or	r27, r31
 50c:	11 f4       	brne	.+4      	; 0x512 <__fp_round+0x18>
 50e:	60 ff       	sbrs	r22, 0
 510:	04 c0       	rjmp	.+8      	; 0x51a <__fp_round+0x20>
 512:	6f 5f       	subi	r22, 0xFF	; 255
 514:	7f 4f       	sbci	r23, 0xFF	; 255
 516:	8f 4f       	sbci	r24, 0xFF	; 255
 518:	9f 4f       	sbci	r25, 0xFF	; 255
 51a:	08 95       	ret

0000051c <__fp_split3>:
 51c:	57 fd       	sbrc	r21, 7
 51e:	90 58       	subi	r25, 0x80	; 128
 520:	44 0f       	add	r20, r20
 522:	55 1f       	adc	r21, r21
 524:	59 f0       	breq	.+22     	; 0x53c <__fp_splitA+0x10>
 526:	5f 3f       	cpi	r21, 0xFF	; 255
 528:	71 f0       	breq	.+28     	; 0x546 <__fp_splitA+0x1a>
 52a:	47 95       	ror	r20

0000052c <__fp_splitA>:
 52c:	88 0f       	add	r24, r24
 52e:	97 fb       	bst	r25, 7
 530:	99 1f       	adc	r25, r25
 532:	61 f0       	breq	.+24     	; 0x54c <__fp_splitA+0x20>
 534:	9f 3f       	cpi	r25, 0xFF	; 255
 536:	79 f0       	breq	.+30     	; 0x556 <__fp_splitA+0x2a>
 538:	87 95       	ror	r24
 53a:	08 95       	ret
 53c:	12 16       	cp	r1, r18
 53e:	13 06       	cpc	r1, r19
 540:	14 06       	cpc	r1, r20
 542:	55 1f       	adc	r21, r21
 544:	f2 cf       	rjmp	.-28     	; 0x52a <__fp_split3+0xe>
 546:	46 95       	lsr	r20
 548:	f1 df       	rcall	.-30     	; 0x52c <__fp_splitA>
 54a:	08 c0       	rjmp	.+16     	; 0x55c <__fp_splitA+0x30>
 54c:	16 16       	cp	r1, r22
 54e:	17 06       	cpc	r1, r23
 550:	18 06       	cpc	r1, r24
 552:	99 1f       	adc	r25, r25
 554:	f1 cf       	rjmp	.-30     	; 0x538 <__fp_splitA+0xc>
 556:	86 95       	lsr	r24
 558:	71 05       	cpc	r23, r1
 55a:	61 05       	cpc	r22, r1
 55c:	08 94       	sec
 55e:	08 95       	ret

00000560 <__fp_trunc>:
 560:	e5 df       	rcall	.-54     	; 0x52c <__fp_splitA>
 562:	a0 f0       	brcs	.+40     	; 0x58c <__fp_trunc+0x2c>
 564:	be e7       	ldi	r27, 0x7E	; 126
 566:	b9 17       	cp	r27, r25
 568:	88 f4       	brcc	.+34     	; 0x58c <__fp_trunc+0x2c>
 56a:	bb 27       	eor	r27, r27
 56c:	9f 38       	cpi	r25, 0x8F	; 143
 56e:	60 f4       	brcc	.+24     	; 0x588 <__fp_trunc+0x28>
 570:	16 16       	cp	r1, r22
 572:	b1 1d       	adc	r27, r1
 574:	67 2f       	mov	r22, r23
 576:	78 2f       	mov	r23, r24
 578:	88 27       	eor	r24, r24
 57a:	98 5f       	subi	r25, 0xF8	; 248
 57c:	f7 cf       	rjmp	.-18     	; 0x56c <__fp_trunc+0xc>
 57e:	86 95       	lsr	r24
 580:	77 95       	ror	r23
 582:	67 95       	ror	r22
 584:	b1 1d       	adc	r27, r1
 586:	93 95       	inc	r25
 588:	96 39       	cpi	r25, 0x96	; 150
 58a:	c8 f3       	brcs	.-14     	; 0x57e <__fp_trunc+0x1e>
 58c:	08 95       	ret

0000058e <__fp_zero>:
 58e:	e8 94       	clt

00000590 <__fp_szero>:
 590:	bb 27       	eor	r27, r27
 592:	66 27       	eor	r22, r22
 594:	77 27       	eor	r23, r23
 596:	cb 01       	movw	r24, r22
 598:	97 f9       	bld	r25, 7
 59a:	08 95       	ret

0000059c <__mulsf3>:
 59c:	0b d0       	rcall	.+22     	; 0x5b4 <__mulsf3x>
 59e:	ad cf       	rjmp	.-166    	; 0x4fa <__fp_round>
 5a0:	9e df       	rcall	.-196    	; 0x4de <__fp_pscA>
 5a2:	28 f0       	brcs	.+10     	; 0x5ae <__mulsf3+0x12>
 5a4:	a3 df       	rcall	.-186    	; 0x4ec <__fp_pscB>
 5a6:	18 f0       	brcs	.+6      	; 0x5ae <__mulsf3+0x12>
 5a8:	95 23       	and	r25, r21
 5aa:	09 f0       	breq	.+2      	; 0x5ae <__mulsf3+0x12>
 5ac:	66 cf       	rjmp	.-308    	; 0x47a <__fp_inf>
 5ae:	94 cf       	rjmp	.-216    	; 0x4d8 <__fp_nan>
 5b0:	11 24       	eor	r1, r1
 5b2:	ee cf       	rjmp	.-36     	; 0x590 <__fp_szero>

000005b4 <__mulsf3x>:
 5b4:	b3 df       	rcall	.-154    	; 0x51c <__fp_split3>
 5b6:	a0 f3       	brcs	.-24     	; 0x5a0 <__mulsf3+0x4>

000005b8 <__mulsf3_pse>:
 5b8:	95 9f       	mul	r25, r21
 5ba:	d1 f3       	breq	.-12     	; 0x5b0 <__mulsf3+0x14>
 5bc:	95 0f       	add	r25, r21
 5be:	50 e0       	ldi	r21, 0x00	; 0
 5c0:	55 1f       	adc	r21, r21
 5c2:	62 9f       	mul	r22, r18
 5c4:	f0 01       	movw	r30, r0
 5c6:	72 9f       	mul	r23, r18
 5c8:	bb 27       	eor	r27, r27
 5ca:	f0 0d       	add	r31, r0
 5cc:	b1 1d       	adc	r27, r1
 5ce:	63 9f       	mul	r22, r19
 5d0:	aa 27       	eor	r26, r26
 5d2:	f0 0d       	add	r31, r0
 5d4:	b1 1d       	adc	r27, r1
 5d6:	aa 1f       	adc	r26, r26
 5d8:	64 9f       	mul	r22, r20
 5da:	66 27       	eor	r22, r22
 5dc:	b0 0d       	add	r27, r0
 5de:	a1 1d       	adc	r26, r1
 5e0:	66 1f       	adc	r22, r22
 5e2:	82 9f       	mul	r24, r18
 5e4:	22 27       	eor	r18, r18
 5e6:	b0 0d       	add	r27, r0
 5e8:	a1 1d       	adc	r26, r1
 5ea:	62 1f       	adc	r22, r18
 5ec:	73 9f       	mul	r23, r19
 5ee:	b0 0d       	add	r27, r0
 5f0:	a1 1d       	adc	r26, r1
 5f2:	62 1f       	adc	r22, r18
 5f4:	83 9f       	mul	r24, r19
 5f6:	a0 0d       	add	r26, r0
 5f8:	61 1d       	adc	r22, r1
 5fa:	22 1f       	adc	r18, r18
 5fc:	74 9f       	mul	r23, r20
 5fe:	33 27       	eor	r19, r19
 600:	a0 0d       	add	r26, r0
 602:	61 1d       	adc	r22, r1
 604:	23 1f       	adc	r18, r19
 606:	84 9f       	mul	r24, r20
 608:	60 0d       	add	r22, r0
 60a:	21 1d       	adc	r18, r1
 60c:	82 2f       	mov	r24, r18
 60e:	76 2f       	mov	r23, r22
 610:	6a 2f       	mov	r22, r26
 612:	11 24       	eor	r1, r1
 614:	9f 57       	subi	r25, 0x7F	; 127
 616:	50 40       	sbci	r21, 0x00	; 0
 618:	8a f0       	brmi	.+34     	; 0x63c <__mulsf3_pse+0x84>
 61a:	e1 f0       	breq	.+56     	; 0x654 <__mulsf3_pse+0x9c>
 61c:	88 23       	and	r24, r24
 61e:	4a f0       	brmi	.+18     	; 0x632 <__mulsf3_pse+0x7a>
 620:	ee 0f       	add	r30, r30
 622:	ff 1f       	adc	r31, r31
 624:	bb 1f       	adc	r27, r27
 626:	66 1f       	adc	r22, r22
 628:	77 1f       	adc	r23, r23
 62a:	88 1f       	adc	r24, r24
 62c:	91 50       	subi	r25, 0x01	; 1
 62e:	50 40       	sbci	r21, 0x00	; 0
 630:	a9 f7       	brne	.-22     	; 0x61c <__mulsf3_pse+0x64>
 632:	9e 3f       	cpi	r25, 0xFE	; 254
 634:	51 05       	cpc	r21, r1
 636:	70 f0       	brcs	.+28     	; 0x654 <__mulsf3_pse+0x9c>
 638:	20 cf       	rjmp	.-448    	; 0x47a <__fp_inf>
 63a:	aa cf       	rjmp	.-172    	; 0x590 <__fp_szero>
 63c:	5f 3f       	cpi	r21, 0xFF	; 255
 63e:	ec f3       	brlt	.-6      	; 0x63a <__mulsf3_pse+0x82>
 640:	98 3e       	cpi	r25, 0xE8	; 232
 642:	dc f3       	brlt	.-10     	; 0x63a <__mulsf3_pse+0x82>
 644:	86 95       	lsr	r24
 646:	77 95       	ror	r23
 648:	67 95       	ror	r22
 64a:	b7 95       	ror	r27
 64c:	f7 95       	ror	r31
 64e:	e7 95       	ror	r30
 650:	9f 5f       	subi	r25, 0xFF	; 255
 652:	c1 f7       	brne	.-16     	; 0x644 <__mulsf3_pse+0x8c>
 654:	fe 2b       	or	r31, r30
 656:	88 0f       	add	r24, r24
 658:	91 1d       	adc	r25, r1
 65a:	96 95       	lsr	r25
 65c:	87 95       	ror	r24
 65e:	97 f9       	bld	r25, 7
 660:	08 95       	ret

00000662 <_exit>:
 662:	f8 94       	cli

00000664 <__stop_program>:
 664:	ff cf       	rjmp	.-2      	; 0x664 <__stop_program>
