TimeQuest Timing Analyzer report for mult_reg
Wed Feb 24 14:44:11 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_two_G3'
 13. Slow 1200mV 85C Model Hold: 'clk_two_G3'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_one_F1'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_two_G3'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk_two_G3'
 28. Slow 1200mV 0C Model Hold: 'clk_two_G3'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_one_F1'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_two_G3'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk_two_G3'
 42. Fast 1200mV 0C Model Hold: 'clk_two_G3'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_two_G3'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_one_F1'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Slow Corner Signal Integrity Metrics
 58. Fast Corner Signal Integrity Metrics
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; mult_reg                                                           ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C16F484C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_one_F1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_one_F1 } ;
; clk_two_G3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_two_G3 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_two_G3 ; -4.146 ; -27.277       ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_two_G3 ; 0.887 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk_one_F1 ; -3.000 ; -13.000                     ;
; clk_two_G3 ; -3.000 ; -13.000                     ;
+------------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_two_G3'                                                                                                                    ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.146 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 5.258      ;
; -3.882 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.994      ;
; -3.881 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.993      ;
; -3.863 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.975      ;
; -3.842 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.954      ;
; -3.817 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.929      ;
; -3.775 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.887      ;
; -3.759 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.871      ;
; -3.617 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.729      ;
; -3.612 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.724      ;
; -3.598 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.710      ;
; -3.551 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.663      ;
; -3.532 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.644      ;
; -3.530 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.642      ;
; -3.516 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.628      ;
; -3.511 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.623      ;
; -3.502 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.614      ;
; -3.494 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.606      ;
; -3.415 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.527      ;
; -3.411 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.068     ; 4.328      ;
; -3.388 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.500      ;
; -3.347 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.459      ;
; -3.288 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.400      ;
; -3.241 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.353      ;
; -3.232 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.344      ;
; -3.228 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.150     ; 4.063      ;
; -3.218 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.330      ;
; -3.202 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.314      ;
; -3.200 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.312      ;
; -3.101 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.068     ; 4.018      ;
; -3.099 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.068     ; 4.016      ;
; -3.078 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.190      ;
; -3.076 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.188      ;
; -3.067 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.179      ;
; -2.963 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.150     ; 3.798      ;
; -2.937 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.049      ;
; -2.902 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.014      ;
; -2.900 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 4.012      ;
; -2.857 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.150     ; 3.692      ;
; -2.813 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.150     ; 3.648      ;
; -2.771 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.068     ; 3.688      ;
; -2.769 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.068     ; 3.686      ;
; -2.543 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 3.655      ;
; -2.503 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.150     ; 3.338      ;
; -2.501 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.150     ; 3.336      ;
; -2.331 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.150     ; 3.166      ;
; -2.319 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 3.458      ;
; -2.290 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 3.429      ;
; -2.261 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.127      ; 3.373      ;
; -2.202 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 3.341      ;
; -2.173 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.150     ; 3.008      ;
; -2.171 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.150     ; 3.006      ;
; -2.167 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 3.306      ;
; -2.069 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 3.208      ;
; -1.902 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 3.041      ;
; -1.850 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.989      ;
; -1.835 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.150     ; 2.670      ;
; -1.771 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.041     ; 2.715      ;
; -1.720 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.859      ;
; -1.719 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.041     ; 2.663      ;
; -1.698 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.837      ;
; -1.577 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.123     ; 2.439      ;
; -1.571 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.123     ; 2.433      ;
; -1.550 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.041     ; 2.494      ;
; -1.538 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.042     ; 2.481      ;
; -1.515 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.042     ; 2.458      ;
; -1.483 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.622      ;
; -1.467 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.606      ;
; -1.445 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.584      ;
; -1.443 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.582      ;
; -1.389 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.528      ;
; -1.355 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.042     ; 2.298      ;
; -1.295 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.434      ;
; -1.132 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.237     ; 1.880      ;
; -1.057 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.123     ; 1.919      ;
; -0.963 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.102      ;
; -0.957 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.154      ; 2.096      ;
; -0.863 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.319     ; 1.529      ;
; -0.837 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.123     ; 1.699      ;
; -0.794 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.319     ; 1.460      ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_two_G3'                                                                                                                    ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.887 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 1.367      ;
; 1.124 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 1.576      ;
; 1.159 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 1.639      ;
; 1.223 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.105      ; 1.515      ;
; 1.224 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.026      ; 1.437      ;
; 1.225 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 1.705      ;
; 1.226 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.026      ; 1.439      ;
; 1.267 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.026      ; 1.480      ;
; 1.358 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.178     ; 1.367      ;
; 1.392 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 1.872      ;
; 1.392 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 1.872      ;
; 1.411 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.178     ; 1.420      ;
; 1.413 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 1.893      ;
; 1.424 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 1.904      ;
; 1.439 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.026      ; 1.652      ;
; 1.502 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.105      ; 1.794      ;
; 1.523 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.002     ; 1.708      ;
; 1.565 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 2.045      ;
; 1.589 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.002     ; 1.774      ;
; 1.592 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 2.072      ;
; 1.596 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 2.076      ;
; 1.601 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.105      ; 1.893      ;
; 1.665 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.099     ; 1.753      ;
; 1.666 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 2.146      ;
; 1.673 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 2.153      ;
; 1.690 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.077      ; 1.954      ;
; 1.690 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 2.170      ;
; 1.693 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.077      ; 1.957      ;
; 1.703 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 2.183      ;
; 1.712 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 2.192      ;
; 1.718 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.170      ;
; 1.720 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 2.200      ;
; 1.721 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.173      ;
; 1.765 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.217      ;
; 1.852 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.089      ; 2.128      ;
; 1.855 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.307      ;
; 1.873 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.325      ;
; 1.878 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.330      ;
; 1.903 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.355      ;
; 1.905 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.357      ;
; 1.909 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.361      ;
; 1.912 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.364      ;
; 1.912 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.364      ;
; 1.945 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.397      ;
; 1.960 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.002     ; 2.145      ;
; 1.963 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.002     ; 2.148      ;
; 1.977 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.002     ; 2.162      ;
; 1.979 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.002     ; 2.164      ;
; 1.986 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.438      ;
; 1.988 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.440      ;
; 1.996 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.077      ; 2.260      ;
; 1.998 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.077      ; 2.262      ;
; 1.999 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.451      ;
; 2.008 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.460      ;
; 2.013 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.465      ;
; 2.024 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.476      ;
; 2.026 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.478      ;
; 2.039 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.089      ; 2.315      ;
; 2.045 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.089      ; 2.321      ;
; 2.087 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.539      ;
; 2.089 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.541      ;
; 2.102 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.077      ; 2.366      ;
; 2.103 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.293      ; 2.583      ;
; 2.103 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.555      ;
; 2.106 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.558      ;
; 2.121 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.573      ;
; 2.153 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.605      ;
; 2.153 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.605      ;
; 2.179 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.631      ;
; 2.191 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.643      ;
; 2.191 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.643      ;
; 2.202 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.654      ;
; 2.229 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.681      ;
; 2.268 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.002     ; 2.453      ;
; 2.282 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.002     ; 2.467      ;
; 2.284 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.002     ; 2.469      ;
; 2.294 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.746      ;
; 2.296 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.748      ;
; 2.368 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.265      ; 2.820      ;
; 2.576 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.002     ; 2.761      ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_one_F1'                                                                   ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_one_F1 ; Rise       ; clk_one_F1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst2|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst3|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst4|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst5|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst2|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst3|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst4|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst5|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst|inst  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst5|inst ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst|inst  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst2|inst ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst3|inst ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst4|inst ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst|inst  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst3|inst ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst4|inst ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst5|inst ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst2|inst ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; clk_one_F1~input|o                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst5|inst|clk                    ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst|inst|clk                     ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst2|inst|clk                    ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst3|inst|clk                    ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst4|inst|clk                    ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst|inst|clk                     ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst3|inst|clk                    ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst4|inst|clk                    ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst5|inst|clk                    ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst2|inst|clk                    ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst2|inst ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst2|inst ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst3|inst ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst4|inst ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst|inst  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst3|inst ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst4|inst ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst5|inst ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst5|inst ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst|inst  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; clk_one_F1~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; clk_one_F1~input|i                  ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst2|inst|clk                    ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst2|inst|clk                    ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst3|inst|clk                    ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst4|inst|clk                    ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst|inst|clk                     ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst3|inst|clk                    ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst4|inst|clk                    ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst5|inst|clk                    ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst5|inst|clk                    ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst|inst|clk                     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; clk_one_F1~input|o                  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_two_G3'                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_two_G3 ; Rise       ; clk_two_G3                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst1|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst2|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst3|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst4|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst5|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst6|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst7|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst8|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst9|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst|inst  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst2|inst ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst|inst  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst1|inst ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst6|inst ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst7|inst ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst8|inst ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst9|inst ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst3|inst ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst4|inst ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst5|inst ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst2|inst|clk                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst|inst|clk                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; clk_two_G3~input|o                      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst1|inst|clk                     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst6|inst|clk                     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst7|inst|clk                     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst8|inst|clk                     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst9|inst|clk                     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst3|inst|clk                     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst4|inst|clk                     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst5|inst|clk                     ;
; 0.403  ; 0.619        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst3|inst ;
; 0.403  ; 0.619        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst4|inst ;
; 0.403  ; 0.619        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst5|inst ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst1|inst ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst6|inst ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst7|inst ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst8|inst ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst9|inst ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst2|inst ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst|inst  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; clk_two_G3~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; clk_two_G3~input|i                      ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst3|inst|clk                     ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst4|inst|clk                     ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst5|inst|clk                     ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst1|inst|clk                     ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst6|inst|clk                     ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst7|inst|clk                     ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst8|inst|clk                     ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst9|inst|clk                     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; clk_two_G3~input|o                      ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst2|inst|clk                     ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst|inst|clk                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_D2    ; clk_one_F1 ; 2.285 ; 2.684 ; Rise       ; clk_one_F1      ;
; PIN_E3    ; clk_one_F1 ; 2.311 ; 2.712 ; Rise       ; clk_one_F1      ;
; PIN_E4    ; clk_one_F1 ; 2.122 ; 2.550 ; Rise       ; clk_one_F1      ;
; PIN_G4    ; clk_one_F1 ; 2.014 ; 2.417 ; Rise       ; clk_one_F1      ;
; PIN_G5    ; clk_one_F1 ; 2.048 ; 2.436 ; Rise       ; clk_one_F1      ;
; PIN_H5    ; clk_one_F1 ; 2.114 ; 2.544 ; Rise       ; clk_one_F1      ;
; PIN_H6    ; clk_one_F1 ; 2.076 ; 2.487 ; Rise       ; clk_one_F1      ;
; PIN_H7    ; clk_one_F1 ; 2.060 ; 2.461 ; Rise       ; clk_one_F1      ;
; PIN_J6    ; clk_one_F1 ; 2.075 ; 2.490 ; Rise       ; clk_one_F1      ;
; PIN_J7    ; clk_one_F1 ; 2.007 ; 2.410 ; Rise       ; clk_one_F1      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PIN_D2    ; clk_one_F1 ; -1.942 ; -2.330 ; Rise       ; clk_one_F1      ;
; PIN_E3    ; clk_one_F1 ; -1.966 ; -2.356 ; Rise       ; clk_one_F1      ;
; PIN_E4    ; clk_one_F1 ; -1.784 ; -2.200 ; Rise       ; clk_one_F1      ;
; PIN_G4    ; clk_one_F1 ; -1.680 ; -2.073 ; Rise       ; clk_one_F1      ;
; PIN_G5    ; clk_one_F1 ; -1.692 ; -2.070 ; Rise       ; clk_one_F1      ;
; PIN_H5    ; clk_one_F1 ; -1.776 ; -2.194 ; Rise       ; clk_one_F1      ;
; PIN_H6    ; clk_one_F1 ; -1.739 ; -2.139 ; Rise       ; clk_one_F1      ;
; PIN_H7    ; clk_one_F1 ; -1.710 ; -2.100 ; Rise       ; clk_one_F1      ;
; PIN_J6    ; clk_one_F1 ; -1.739 ; -2.142 ; Rise       ; clk_one_F1      ;
; PIN_J7    ; clk_one_F1 ; -1.653 ; -2.045 ; Rise       ; clk_one_F1      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_B1    ; clk_two_G3 ; 5.318 ; 5.370 ; Rise       ; clk_two_G3      ;
; PIN_B2    ; clk_two_G3 ; 5.289 ; 5.340 ; Rise       ; clk_two_G3      ;
; PIN_C1    ; clk_two_G3 ; 5.256 ; 5.305 ; Rise       ; clk_two_G3      ;
; PIN_C2    ; clk_two_G3 ; 5.295 ; 5.354 ; Rise       ; clk_two_G3      ;
; PIN_E1    ; clk_two_G3 ; 4.984 ; 5.010 ; Rise       ; clk_two_G3      ;
; PIN_F2    ; clk_two_G3 ; 5.263 ; 5.289 ; Rise       ; clk_two_G3      ;
; PIN_H1    ; clk_two_G3 ; 5.281 ; 5.329 ; Rise       ; clk_two_G3      ;
; PIN_J1    ; clk_two_G3 ; 4.987 ; 5.062 ; Rise       ; clk_two_G3      ;
; PIN_J2    ; clk_two_G3 ; 5.133 ; 5.149 ; Rise       ; clk_two_G3      ;
; PIN_J3    ; clk_two_G3 ; 6.514 ; 6.672 ; Rise       ; clk_two_G3      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_B1    ; clk_two_G3 ; 5.210 ; 5.260 ; Rise       ; clk_two_G3      ;
; PIN_B2    ; clk_two_G3 ; 5.182 ; 5.231 ; Rise       ; clk_two_G3      ;
; PIN_C1    ; clk_two_G3 ; 5.151 ; 5.197 ; Rise       ; clk_two_G3      ;
; PIN_C2    ; clk_two_G3 ; 5.188 ; 5.244 ; Rise       ; clk_two_G3      ;
; PIN_E1    ; clk_two_G3 ; 4.889 ; 4.914 ; Rise       ; clk_two_G3      ;
; PIN_F2    ; clk_two_G3 ; 5.157 ; 5.182 ; Rise       ; clk_two_G3      ;
; PIN_H1    ; clk_two_G3 ; 5.174 ; 5.219 ; Rise       ; clk_two_G3      ;
; PIN_J1    ; clk_two_G3 ; 4.891 ; 4.963 ; Rise       ; clk_two_G3      ;
; PIN_J2    ; clk_two_G3 ; 5.031 ; 5.046 ; Rise       ; clk_two_G3      ;
; PIN_J3    ; clk_two_G3 ; 6.405 ; 6.561 ; Rise       ; clk_two_G3      ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_two_G3 ; -3.558 ; -23.088       ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_two_G3 ; 0.776 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_one_F1 ; -3.000 ; -13.000                    ;
; clk_two_G3 ; -3.000 ; -13.000                    ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_two_G3'                                                                                                                     ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.558 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.665      ;
; -3.326 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.433      ;
; -3.313 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.420      ;
; -3.310 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.417      ;
; -3.293 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.400      ;
; -3.261 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.368      ;
; -3.217 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.324      ;
; -3.216 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.323      ;
; -3.089 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.196      ;
; -3.081 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.188      ;
; -3.065 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.172      ;
; -3.024 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.131      ;
; -3.018 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.125      ;
; -3.015 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.122      ;
; -2.993 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.100      ;
; -2.985 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.092      ;
; -2.981 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.088      ;
; -2.971 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.078      ;
; -2.907 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.060     ; 3.832      ;
; -2.903 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 4.010      ;
; -2.875 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.982      ;
; -2.844 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.951      ;
; -2.792 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.899      ;
; -2.768 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.135     ; 3.618      ;
; -2.748 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.855      ;
; -2.735 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.842      ;
; -2.725 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.832      ;
; -2.723 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.830      ;
; -2.722 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.829      ;
; -2.632 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.060     ; 3.557      ;
; -2.629 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.060     ; 3.554      ;
; -2.608 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.715      ;
; -2.605 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.712      ;
; -2.598 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.705      ;
; -2.523 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.135     ; 3.373      ;
; -2.489 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.596      ;
; -2.444 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.551      ;
; -2.441 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.548      ;
; -2.427 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.135     ; 3.277      ;
; -2.393 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.135     ; 3.243      ;
; -2.339 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.060     ; 3.264      ;
; -2.336 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.060     ; 3.261      ;
; -2.128 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 3.235      ;
; -2.118 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.135     ; 2.968      ;
; -2.115 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.135     ; 2.965      ;
; -1.958 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.135     ; 2.808      ;
; -1.943 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 3.069      ;
; -1.915 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 3.041      ;
; -1.880 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.122      ; 2.987      ;
; -1.845 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.971      ;
; -1.825 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.135     ; 2.675      ;
; -1.822 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.135     ; 2.672      ;
; -1.807 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.933      ;
; -1.721 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.847      ;
; -1.565 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.691      ;
; -1.522 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.135     ; 2.372      ;
; -1.519 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.645      ;
; -1.460 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.041     ; 2.404      ;
; -1.411 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.041     ; 2.355      ;
; -1.407 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.533      ;
; -1.383 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.509      ;
; -1.302 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.116     ; 2.171      ;
; -1.289 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.039     ; 2.235      ;
; -1.286 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.039     ; 2.232      ;
; -1.284 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.116     ; 2.153      ;
; -1.268 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.041     ; 2.212      ;
; -1.211 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.337      ;
; -1.177 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.303      ;
; -1.173 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.299      ;
; -1.162 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.288      ;
; -1.159 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.285      ;
; -1.128 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.039     ; 2.074      ;
; -1.034 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 2.160      ;
; -0.937 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.221     ; 1.701      ;
; -0.878 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.116     ; 1.747      ;
; -0.756 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 1.882      ;
; -0.738 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.141      ; 1.864      ;
; -0.687 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.296     ; 1.376      ;
; -0.647 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.116     ; 1.516      ;
; -0.617 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.296     ; 1.306      ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_two_G3'                                                                                                                     ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.776 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.213      ;
; 1.012 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 1.428      ;
; 1.049 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.486      ;
; 1.074 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.511      ;
; 1.100 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.089      ; 1.363      ;
; 1.125 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.016      ; 1.315      ;
; 1.125 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.016      ; 1.315      ;
; 1.165 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.016      ; 1.355      ;
; 1.211 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.172     ; 1.213      ;
; 1.274 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.711      ;
; 1.280 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.717      ;
; 1.282 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.719      ;
; 1.288 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.725      ;
; 1.301 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.172     ; 1.303      ;
; 1.317 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.016      ; 1.507      ;
; 1.348 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.089      ; 1.611      ;
; 1.391 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.005     ; 1.560      ;
; 1.416 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.853      ;
; 1.443 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.005     ; 1.612      ;
; 1.459 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.896      ;
; 1.473 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.910      ;
; 1.474 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.089      ; 1.737      ;
; 1.505 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.099     ; 1.580      ;
; 1.507 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.068      ; 1.749      ;
; 1.509 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.068      ; 1.751      ;
; 1.512 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.949      ;
; 1.523 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.960      ;
; 1.524 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.961      ;
; 1.536 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.973      ;
; 1.542 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.979      ;
; 1.546 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 1.962      ;
; 1.548 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 1.964      ;
; 1.561 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 1.998      ;
; 1.567 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 1.983      ;
; 1.662 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.075      ; 1.911      ;
; 1.662 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.078      ;
; 1.690 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.106      ;
; 1.700 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.116      ;
; 1.702 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.118      ;
; 1.703 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.119      ;
; 1.714 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.130      ;
; 1.718 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.134      ;
; 1.719 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.135      ;
; 1.750 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.166      ;
; 1.764 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.180      ;
; 1.766 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.182      ;
; 1.788 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.204      ;
; 1.788 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.068      ; 2.030      ;
; 1.789 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.205      ;
; 1.790 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.005     ; 1.959      ;
; 1.790 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.068      ; 2.032      ;
; 1.792 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.005     ; 1.961      ;
; 1.792 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.208      ;
; 1.798 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.005     ; 1.967      ;
; 1.800 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.005     ; 1.969      ;
; 1.827 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.243      ;
; 1.829 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.245      ;
; 1.841 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.075      ; 2.090      ;
; 1.845 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.075      ; 2.094      ;
; 1.857 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.273      ;
; 1.859 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.275      ;
; 1.887 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.068      ; 2.129      ;
; 1.896 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.312      ;
; 1.900 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.263      ; 2.337      ;
; 1.903 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.319      ;
; 1.910 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.326      ;
; 1.944 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.360      ;
; 1.945 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.361      ;
; 1.954 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.370      ;
; 1.970 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.386      ;
; 1.975 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.391      ;
; 1.982 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.398      ;
; 2.012 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.428      ;
; 2.045 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.461      ;
; 2.047 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.463      ;
; 2.073 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.005     ; 2.242      ;
; 2.076 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.005     ; 2.245      ;
; 2.078 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.005     ; 2.247      ;
; 2.150 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.242      ; 2.566      ;
; 2.345 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.005     ; 2.514      ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_one_F1'                                                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_one_F1 ; Rise       ; clk_one_F1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst2|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst3|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst4|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst5|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst2|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst3|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst4|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst5|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst|inst  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst5|inst ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst|inst  ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst2|inst ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst3|inst ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst4|inst ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst|inst  ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst3|inst ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst4|inst ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst5|inst ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst2|inst ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; clk_one_F1~input|o                  ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst2|inst ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst5|inst|clk                    ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst|inst|clk                     ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst2|inst|clk                    ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst3|inst|clk                    ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst4|inst|clk                    ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst|inst|clk                     ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst3|inst|clk                    ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst4|inst|clk                    ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst5|inst|clk                    ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst2|inst ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst3|inst ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst4|inst ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst|inst  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst3|inst ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst4|inst ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst5|inst ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst5|inst ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst|inst  ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst2|inst|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; clk_one_F1~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; clk_one_F1~input|i                  ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst2|inst|clk                    ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst2|inst|clk                    ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst3|inst|clk                    ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst4|inst|clk                    ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst|inst|clk                     ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst3|inst|clk                    ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst4|inst|clk                    ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst5|inst|clk                    ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst5|inst|clk                    ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst|inst|clk                     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; clk_one_F1~input|o                  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_two_G3'                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_two_G3 ; Rise       ; clk_two_G3                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst1|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst2|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst3|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst4|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst5|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst6|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst7|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst8|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst9|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst|inst  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst2|inst ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst|inst  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst3|inst ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst4|inst ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst5|inst ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst1|inst ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst6|inst ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst7|inst ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst8|inst ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst9|inst ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; clk_two_G3~input|o                      ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst2|inst|clk                     ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst|inst|clk                      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst3|inst|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst4|inst|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst5|inst|clk                     ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst1|inst ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst3|inst ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst4|inst ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst5|inst ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst6|inst ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst7|inst ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst8|inst ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst9|inst ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst1|inst|clk                     ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst6|inst|clk                     ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst7|inst|clk                     ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst8|inst|clk                     ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst9|inst|clk                     ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst2|inst ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst|inst  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; clk_two_G3~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; clk_two_G3~input|i                      ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst1|inst|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst3|inst|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst4|inst|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst5|inst|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst6|inst|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst7|inst|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst8|inst|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst9|inst|clk                     ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst2|inst|clk                     ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst|inst|clk                      ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; clk_two_G3~input|o                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_D2    ; clk_one_F1 ; 1.938 ; 2.270 ; Rise       ; clk_one_F1      ;
; PIN_E3    ; clk_one_F1 ; 1.963 ; 2.297 ; Rise       ; clk_one_F1      ;
; PIN_E4    ; clk_one_F1 ; 1.777 ; 2.137 ; Rise       ; clk_one_F1      ;
; PIN_G4    ; clk_one_F1 ; 1.688 ; 2.016 ; Rise       ; clk_one_F1      ;
; PIN_G5    ; clk_one_F1 ; 1.708 ; 2.043 ; Rise       ; clk_one_F1      ;
; PIN_H5    ; clk_one_F1 ; 1.768 ; 2.129 ; Rise       ; clk_one_F1      ;
; PIN_H6    ; clk_one_F1 ; 1.739 ; 2.094 ; Rise       ; clk_one_F1      ;
; PIN_H7    ; clk_one_F1 ; 1.726 ; 2.061 ; Rise       ; clk_one_F1      ;
; PIN_J6    ; clk_one_F1 ; 1.737 ; 2.087 ; Rise       ; clk_one_F1      ;
; PIN_J7    ; clk_one_F1 ; 1.675 ; 2.005 ; Rise       ; clk_one_F1      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PIN_D2    ; clk_one_F1 ; -1.637 ; -1.960 ; Rise       ; clk_one_F1      ;
; PIN_E3    ; clk_one_F1 ; -1.659 ; -1.985 ; Rise       ; clk_one_F1      ;
; PIN_E4    ; clk_one_F1 ; -1.481 ; -1.831 ; Rise       ; clk_one_F1      ;
; PIN_G4    ; clk_one_F1 ; -1.396 ; -1.715 ; Rise       ; clk_one_F1      ;
; PIN_G5    ; clk_one_F1 ; -1.394 ; -1.721 ; Rise       ; clk_one_F1      ;
; PIN_H5    ; clk_one_F1 ; -1.472 ; -1.823 ; Rise       ; clk_one_F1      ;
; PIN_H6    ; clk_one_F1 ; -1.444 ; -1.789 ; Rise       ; clk_one_F1      ;
; PIN_H7    ; clk_one_F1 ; -1.417 ; -1.742 ; Rise       ; clk_one_F1      ;
; PIN_J6    ; clk_one_F1 ; -1.442 ; -1.782 ; Rise       ; clk_one_F1      ;
; PIN_J7    ; clk_one_F1 ; -1.362 ; -1.684 ; Rise       ; clk_one_F1      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_B1    ; clk_two_G3 ; 5.133 ; 5.136 ; Rise       ; clk_two_G3      ;
; PIN_B2    ; clk_two_G3 ; 5.103 ; 5.111 ; Rise       ; clk_two_G3      ;
; PIN_C1    ; clk_two_G3 ; 5.071 ; 5.079 ; Rise       ; clk_two_G3      ;
; PIN_C2    ; clk_two_G3 ; 5.109 ; 5.121 ; Rise       ; clk_two_G3      ;
; PIN_E1    ; clk_two_G3 ; 4.827 ; 4.820 ; Rise       ; clk_two_G3      ;
; PIN_F2    ; clk_two_G3 ; 5.076 ; 5.064 ; Rise       ; clk_two_G3      ;
; PIN_H1    ; clk_two_G3 ; 5.091 ; 5.101 ; Rise       ; clk_two_G3      ;
; PIN_J1    ; clk_two_G3 ; 4.810 ; 4.862 ; Rise       ; clk_two_G3      ;
; PIN_J2    ; clk_two_G3 ; 4.944 ; 4.946 ; Rise       ; clk_two_G3      ;
; PIN_J3    ; clk_two_G3 ; 6.321 ; 6.437 ; Rise       ; clk_two_G3      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_B1    ; clk_two_G3 ; 5.037 ; 5.039 ; Rise       ; clk_two_G3      ;
; PIN_B2    ; clk_two_G3 ; 5.008 ; 5.015 ; Rise       ; clk_two_G3      ;
; PIN_C1    ; clk_two_G3 ; 4.977 ; 4.984 ; Rise       ; clk_two_G3      ;
; PIN_C2    ; clk_two_G3 ; 5.014 ; 5.025 ; Rise       ; clk_two_G3      ;
; PIN_E1    ; clk_two_G3 ; 4.742 ; 4.735 ; Rise       ; clk_two_G3      ;
; PIN_F2    ; clk_two_G3 ; 4.980 ; 4.968 ; Rise       ; clk_two_G3      ;
; PIN_H1    ; clk_two_G3 ; 4.994 ; 5.003 ; Rise       ; clk_two_G3      ;
; PIN_J1    ; clk_two_G3 ; 4.725 ; 4.774 ; Rise       ; clk_two_G3      ;
; PIN_J2    ; clk_two_G3 ; 4.853 ; 4.854 ; Rise       ; clk_two_G3      ;
; PIN_J3    ; clk_two_G3 ; 6.223 ; 6.338 ; Rise       ; clk_two_G3      ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_two_G3 ; -1.898 ; -11.117       ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_two_G3 ; 0.464 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_two_G3 ; -3.000 ; -13.903                    ;
; clk_one_F1 ; -3.000 ; -13.801                    ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_two_G3'                                                                                                                     ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.898 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.933      ;
; -1.755 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.790      ;
; -1.744 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.779      ;
; -1.737 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.772      ;
; -1.717 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.752      ;
; -1.709 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.744      ;
; -1.695 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.730      ;
; -1.689 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.724      ;
; -1.601 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.636      ;
; -1.594 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.629      ;
; -1.589 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.624      ;
; -1.571 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.606      ;
; -1.557 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.592      ;
; -1.546 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.581      ;
; -1.544 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.579      ;
; -1.541 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.576      ;
; -1.539 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.574      ;
; -1.535 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.570      ;
; -1.501 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.536      ;
; -1.486 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.521      ;
; -1.479 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.047     ; 2.409      ;
; -1.446 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.481      ;
; -1.413 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.448      ;
; -1.400 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.435      ;
; -1.387 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.422      ;
; -1.387 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.422      ;
; -1.386 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.085     ; 2.278      ;
; -1.358 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.393      ;
; -1.355 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.390      ;
; -1.309 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.047     ; 2.239      ;
; -1.305 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.047     ; 2.235      ;
; -1.297 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.332      ;
; -1.294 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.329      ;
; -1.288 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.323      ;
; -1.243 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.085     ; 2.135      ;
; -1.222 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.257      ;
; -1.206 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.241      ;
; -1.203 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.238      ;
; -1.183 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.085     ; 2.075      ;
; -1.158 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.085     ; 2.050      ;
; -1.128 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.047     ; 2.058      ;
; -1.125 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.047     ; 2.055      ;
; -1.016 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 2.051      ;
; -0.988 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.085     ; 1.880      ;
; -0.984 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.085     ; 1.876      ;
; -0.891 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.085     ; 1.783      ;
; -0.864 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.908      ;
; -0.858 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.902      ;
; -0.851 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.058      ; 1.886      ;
; -0.807 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.085     ; 1.699      ;
; -0.806 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.850      ;
; -0.804 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.085     ; 1.696      ;
; -0.775 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.819      ;
; -0.739 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.783      ;
; -0.654 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.698      ;
; -0.614 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.658      ;
; -0.605 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.085     ; 1.497      ;
; -0.576 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.038     ; 1.515      ;
; -0.567 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.611      ;
; -0.557 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.038     ; 1.496      ;
; -0.531 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.575      ;
; -0.476 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.076     ; 1.377      ;
; -0.472 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.076     ; 1.373      ;
; -0.471 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.038     ; 1.410      ;
; -0.456 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.036     ; 1.397      ;
; -0.450 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.036     ; 1.391      ;
; -0.436 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.480      ;
; -0.414 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.458      ;
; -0.410 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.454      ;
; -0.388 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.432      ;
; -0.356 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.036     ; 1.297      ;
; -0.323 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.367      ;
; -0.312 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.356      ;
; -0.207 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.141     ; 1.043      ;
; -0.187 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.076     ; 1.088      ;
; -0.152 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.196      ;
; -0.137 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; 0.067      ; 1.181      ;
; -0.057 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.076     ; 0.958      ;
; -0.046 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.179     ; 0.844      ;
; -0.005 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 1.000        ; -0.179     ; 0.803      ;
+--------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_two_G3'                                                                                                                     ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.464 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 0.724      ;
; 0.585 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 0.836      ;
; 0.612 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 0.872      ;
; 0.635 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.009      ; 0.758      ;
; 0.640 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.009      ; 0.763      ;
; 0.651 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.045      ; 0.810      ;
; 0.662 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.009      ; 0.785      ;
; 0.675 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 0.935      ;
; 0.694 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.098     ; 0.710      ;
; 0.724 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 0.984      ;
; 0.726 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.098     ; 0.742      ;
; 0.733 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 0.993      ;
; 0.745 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.005      ;
; 0.755 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.015      ;
; 0.759 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.009      ; 0.882      ;
; 0.798 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.000      ; 0.912      ;
; 0.802 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.045      ; 0.961      ;
; 0.825 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.085      ;
; 0.828 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.000      ; 0.942      ;
; 0.832 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.092      ;
; 0.837 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.097      ;
; 0.840 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst3|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.045      ; 0.999      ;
; 0.863 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; -0.062     ; 0.915      ;
; 0.881 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.141      ;
; 0.887 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.147      ;
; 0.904 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst4|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.164      ;
; 0.906 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.166      ;
; 0.908 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.036      ; 1.058      ;
; 0.911 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.036      ; 1.061      ;
; 0.911 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.162      ;
; 0.912 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.172      ;
; 0.912 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.163      ;
; 0.920 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.180      ;
; 0.951 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.202      ;
; 0.955 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.039      ; 1.108      ;
; 0.976 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.227      ;
; 0.982 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.233      ;
; 0.994 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.245      ;
; 1.003 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.254      ;
; 1.005 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.256      ;
; 1.006 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.257      ;
; 1.019 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.270      ;
; 1.019 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.270      ;
; 1.030 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.000      ; 1.144      ;
; 1.033 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.000      ; 1.147      ;
; 1.034 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.285      ;
; 1.036 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.000      ; 1.150      ;
; 1.036 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst6|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.287      ;
; 1.037 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.288      ;
; 1.039 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.000      ; 1.153      ;
; 1.055 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst|inst  ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.039      ; 1.208      ;
; 1.056 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst2|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.039      ; 1.209      ;
; 1.069 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.036      ; 1.219      ;
; 1.069 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.320      ;
; 1.070 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.321      ;
; 1.072 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.036      ; 1.222      ;
; 1.073 ; 5bitregister:A|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.324      ;
; 1.073 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.324      ;
; 1.077 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.328      ;
; 1.108 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.359      ;
; 1.111 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.362      ;
; 1.111 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.362      ;
; 1.119 ; 5bitregister:B|dflipflop:inst2|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.036      ; 1.269      ;
; 1.122 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst5|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.146      ; 1.382      ;
; 1.125 ; 5bitregister:B|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.376      ;
; 1.133 ; 5bitregister:A|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.384      ;
; 1.136 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.387      ;
; 1.136 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.387      ;
; 1.150 ; 5bitregister:A|dflipflop:inst3|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.401      ;
; 1.164 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.415      ;
; 1.164 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.415      ;
; 1.168 ; 5bitregister:B|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.419      ;
; 1.183 ; 5bitregister:B|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst1|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.434      ;
; 1.189 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.000      ; 1.303      ;
; 1.192 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.000      ; 1.306      ;
; 1.195 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst8|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.446      ;
; 1.198 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.449      ;
; 1.200 ; 5bitregister:A|dflipflop:inst5|inst ; 10bitregister:Rout|dflipflop:inst7|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.000      ; 1.314      ;
; 1.243 ; 5bitregister:A|dflipflop:inst4|inst ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.137      ; 1.494      ;
; 1.343 ; 5bitregister:B|dflipflop:inst|inst  ; 10bitregister:Rout|dflipflop:inst9|inst ; clk_one_F1   ; clk_two_G3  ; 0.000        ; 0.000      ; 1.457      ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_two_G3'                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_two_G3 ; Rise       ; clk_two_G3                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst1|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst2|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst3|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst4|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst5|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst6|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst7|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst8|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst9|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst|inst  ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst3|inst ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst4|inst ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst5|inst ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst1|inst ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst2|inst ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst6|inst ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst7|inst ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst8|inst ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst9|inst ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst|inst  ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst3|inst|clk                     ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst4|inst|clk                     ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst5|inst|clk                     ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst1|inst|clk                     ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst2|inst|clk                     ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst6|inst|clk                     ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst7|inst|clk                     ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst8|inst|clk                     ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst9|inst|clk                     ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; Rout|inst|inst|clk                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; clk_two_G3~input|o                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; clk_two_G3~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_two_G3 ; Rise       ; clk_two_G3~input|i                      ;
; 0.689  ; 0.905        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst1|inst ;
; 0.689  ; 0.905        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst2|inst ;
; 0.689  ; 0.905        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst6|inst ;
; 0.689  ; 0.905        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst7|inst ;
; 0.689  ; 0.905        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst8|inst ;
; 0.689  ; 0.905        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst9|inst ;
; 0.689  ; 0.905        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst|inst  ;
; 0.690  ; 0.906        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst3|inst ;
; 0.690  ; 0.906        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst4|inst ;
; 0.690  ; 0.906        ; 0.216          ; High Pulse Width ; clk_two_G3 ; Rise       ; 10bitregister:Rout|dflipflop:inst5|inst ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; clk_two_G3~input|o                      ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst1|inst|clk                     ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst2|inst|clk                     ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst6|inst|clk                     ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst7|inst|clk                     ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst8|inst|clk                     ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst9|inst|clk                     ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst|inst|clk                      ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst3|inst|clk                     ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst4|inst|clk                     ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; clk_two_G3 ; Rise       ; Rout|inst5|inst|clk                     ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_one_F1'                                                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_one_F1 ; Rise       ; clk_one_F1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst2|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst3|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst4|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst5|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst2|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst3|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst4|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst5|inst ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst|inst  ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst5|inst ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst|inst  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst2|inst ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst2|inst ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst3|inst ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst4|inst ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst|inst  ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst3|inst ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst4|inst ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst5|inst ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst5|inst|clk                    ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst|inst|clk                     ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst2|inst|clk                    ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst2|inst|clk                    ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst3|inst|clk                    ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst4|inst|clk                    ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; A|inst|inst|clk                     ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst3|inst|clk                    ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst4|inst|clk                    ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; B|inst5|inst|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; clk_one_F1~input|o                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; clk_one_F1~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_one_F1 ; Rise       ; clk_one_F1~input|i                  ;
; 0.673  ; 0.889        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst2|inst ;
; 0.673  ; 0.889        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst3|inst ;
; 0.673  ; 0.889        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst4|inst ;
; 0.673  ; 0.889        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst|inst  ;
; 0.673  ; 0.889        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst3|inst ;
; 0.673  ; 0.889        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst4|inst ;
; 0.673  ; 0.889        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst5|inst ;
; 0.675  ; 0.891        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst2|inst ;
; 0.706  ; 0.922        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:A|dflipflop:inst5|inst ;
; 0.706  ; 0.922        ; 0.216          ; High Pulse Width ; clk_one_F1 ; Rise       ; 5bitregister:B|dflipflop:inst|inst  ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; clk_one_F1~input|o                  ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst2|inst|clk                    ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst3|inst|clk                    ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst4|inst|clk                    ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst|inst|clk                     ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst3|inst|clk                    ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst4|inst|clk                    ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst5|inst|clk                    ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst2|inst|clk                    ;
; 0.927  ; 0.927        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; A|inst5|inst|clk                    ;
; 0.927  ; 0.927        ; 0.000          ; High Pulse Width ; clk_one_F1 ; Rise       ; B|inst|inst|clk                     ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_D2    ; clk_one_F1 ; 1.340 ; 1.909 ; Rise       ; clk_one_F1      ;
; PIN_E3    ; clk_one_F1 ; 1.336 ; 1.909 ; Rise       ; clk_one_F1      ;
; PIN_E4    ; clk_one_F1 ; 1.249 ; 1.805 ; Rise       ; clk_one_F1      ;
; PIN_G4    ; clk_one_F1 ; 1.163 ; 1.714 ; Rise       ; clk_one_F1      ;
; PIN_G5    ; clk_one_F1 ; 1.194 ; 1.764 ; Rise       ; clk_one_F1      ;
; PIN_H5    ; clk_one_F1 ; 1.242 ; 1.797 ; Rise       ; clk_one_F1      ;
; PIN_H6    ; clk_one_F1 ; 1.217 ; 1.771 ; Rise       ; clk_one_F1      ;
; PIN_H7    ; clk_one_F1 ; 1.203 ; 1.769 ; Rise       ; clk_one_F1      ;
; PIN_J6    ; clk_one_F1 ; 1.209 ; 1.764 ; Rise       ; clk_one_F1      ;
; PIN_J7    ; clk_one_F1 ; 1.173 ; 1.747 ; Rise       ; clk_one_F1      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PIN_D2    ; clk_one_F1 ; -1.147 ; -1.710 ; Rise       ; clk_one_F1      ;
; PIN_E3    ; clk_one_F1 ; -1.141 ; -1.708 ; Rise       ; clk_one_F1      ;
; PIN_E4    ; clk_one_F1 ; -1.058 ; -1.608 ; Rise       ; clk_one_F1      ;
; PIN_G4    ; clk_one_F1 ; -0.975 ; -1.520 ; Rise       ; clk_one_F1      ;
; PIN_G5    ; clk_one_F1 ; -0.993 ; -1.557 ; Rise       ; clk_one_F1      ;
; PIN_H5    ; clk_one_F1 ; -1.051 ; -1.600 ; Rise       ; clk_one_F1      ;
; PIN_H6    ; clk_one_F1 ; -1.027 ; -1.575 ; Rise       ; clk_one_F1      ;
; PIN_H7    ; clk_one_F1 ; -1.005 ; -1.565 ; Rise       ; clk_one_F1      ;
; PIN_J6    ; clk_one_F1 ; -1.019 ; -1.568 ; Rise       ; clk_one_F1      ;
; PIN_J7    ; clk_one_F1 ; -0.973 ; -1.541 ; Rise       ; clk_one_F1      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_B1    ; clk_two_G3 ; 3.163 ; 3.219 ; Rise       ; clk_two_G3      ;
; PIN_B2    ; clk_two_G3 ; 3.153 ; 3.203 ; Rise       ; clk_two_G3      ;
; PIN_C1    ; clk_two_G3 ; 3.133 ; 3.179 ; Rise       ; clk_two_G3      ;
; PIN_C2    ; clk_two_G3 ; 3.158 ; 3.210 ; Rise       ; clk_two_G3      ;
; PIN_E1    ; clk_two_G3 ; 2.961 ; 2.988 ; Rise       ; clk_two_G3      ;
; PIN_F2    ; clk_two_G3 ; 3.106 ; 3.154 ; Rise       ; clk_two_G3      ;
; PIN_H1    ; clk_two_G3 ; 3.113 ; 3.184 ; Rise       ; clk_two_G3      ;
; PIN_J1    ; clk_two_G3 ; 2.977 ; 3.045 ; Rise       ; clk_two_G3      ;
; PIN_J2    ; clk_two_G3 ; 3.037 ; 3.082 ; Rise       ; clk_two_G3      ;
; PIN_J3    ; clk_two_G3 ; 3.946 ; 4.155 ; Rise       ; clk_two_G3      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_B1    ; clk_two_G3 ; 3.102 ; 3.155 ; Rise       ; clk_two_G3      ;
; PIN_B2    ; clk_two_G3 ; 3.093 ; 3.140 ; Rise       ; clk_two_G3      ;
; PIN_C1    ; clk_two_G3 ; 3.073 ; 3.117 ; Rise       ; clk_two_G3      ;
; PIN_C2    ; clk_two_G3 ; 3.098 ; 3.147 ; Rise       ; clk_two_G3      ;
; PIN_E1    ; clk_two_G3 ; 2.907 ; 2.932 ; Rise       ; clk_two_G3      ;
; PIN_F2    ; clk_two_G3 ; 3.047 ; 3.093 ; Rise       ; clk_two_G3      ;
; PIN_H1    ; clk_two_G3 ; 3.053 ; 3.121 ; Rise       ; clk_two_G3      ;
; PIN_J1    ; clk_two_G3 ; 2.922 ; 2.986 ; Rise       ; clk_two_G3      ;
; PIN_J2    ; clk_two_G3 ; 2.980 ; 3.022 ; Rise       ; clk_two_G3      ;
; PIN_J3    ; clk_two_G3 ; 3.886 ; 4.091 ; Rise       ; clk_two_G3      ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.146  ; 0.464 ; N/A      ; N/A     ; -3.000              ;
;  clk_one_F1      ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  clk_two_G3      ; -4.146  ; 0.464 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -27.277 ; 0.0   ; 0.0      ; 0.0     ; -27.704             ;
;  clk_one_F1      ; N/A     ; N/A   ; N/A      ; N/A     ; -13.801             ;
;  clk_two_G3      ; -27.277 ; 0.000 ; N/A      ; N/A     ; -13.903             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_D2    ; clk_one_F1 ; 2.285 ; 2.684 ; Rise       ; clk_one_F1      ;
; PIN_E3    ; clk_one_F1 ; 2.311 ; 2.712 ; Rise       ; clk_one_F1      ;
; PIN_E4    ; clk_one_F1 ; 2.122 ; 2.550 ; Rise       ; clk_one_F1      ;
; PIN_G4    ; clk_one_F1 ; 2.014 ; 2.417 ; Rise       ; clk_one_F1      ;
; PIN_G5    ; clk_one_F1 ; 2.048 ; 2.436 ; Rise       ; clk_one_F1      ;
; PIN_H5    ; clk_one_F1 ; 2.114 ; 2.544 ; Rise       ; clk_one_F1      ;
; PIN_H6    ; clk_one_F1 ; 2.076 ; 2.487 ; Rise       ; clk_one_F1      ;
; PIN_H7    ; clk_one_F1 ; 2.060 ; 2.461 ; Rise       ; clk_one_F1      ;
; PIN_J6    ; clk_one_F1 ; 2.075 ; 2.490 ; Rise       ; clk_one_F1      ;
; PIN_J7    ; clk_one_F1 ; 2.007 ; 2.410 ; Rise       ; clk_one_F1      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PIN_D2    ; clk_one_F1 ; -1.147 ; -1.710 ; Rise       ; clk_one_F1      ;
; PIN_E3    ; clk_one_F1 ; -1.141 ; -1.708 ; Rise       ; clk_one_F1      ;
; PIN_E4    ; clk_one_F1 ; -1.058 ; -1.608 ; Rise       ; clk_one_F1      ;
; PIN_G4    ; clk_one_F1 ; -0.975 ; -1.520 ; Rise       ; clk_one_F1      ;
; PIN_G5    ; clk_one_F1 ; -0.993 ; -1.557 ; Rise       ; clk_one_F1      ;
; PIN_H5    ; clk_one_F1 ; -1.051 ; -1.600 ; Rise       ; clk_one_F1      ;
; PIN_H6    ; clk_one_F1 ; -1.027 ; -1.575 ; Rise       ; clk_one_F1      ;
; PIN_H7    ; clk_one_F1 ; -1.005 ; -1.565 ; Rise       ; clk_one_F1      ;
; PIN_J6    ; clk_one_F1 ; -1.019 ; -1.568 ; Rise       ; clk_one_F1      ;
; PIN_J7    ; clk_one_F1 ; -0.973 ; -1.541 ; Rise       ; clk_one_F1      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_B1    ; clk_two_G3 ; 5.318 ; 5.370 ; Rise       ; clk_two_G3      ;
; PIN_B2    ; clk_two_G3 ; 5.289 ; 5.340 ; Rise       ; clk_two_G3      ;
; PIN_C1    ; clk_two_G3 ; 5.256 ; 5.305 ; Rise       ; clk_two_G3      ;
; PIN_C2    ; clk_two_G3 ; 5.295 ; 5.354 ; Rise       ; clk_two_G3      ;
; PIN_E1    ; clk_two_G3 ; 4.984 ; 5.010 ; Rise       ; clk_two_G3      ;
; PIN_F2    ; clk_two_G3 ; 5.263 ; 5.289 ; Rise       ; clk_two_G3      ;
; PIN_H1    ; clk_two_G3 ; 5.281 ; 5.329 ; Rise       ; clk_two_G3      ;
; PIN_J1    ; clk_two_G3 ; 4.987 ; 5.062 ; Rise       ; clk_two_G3      ;
; PIN_J2    ; clk_two_G3 ; 5.133 ; 5.149 ; Rise       ; clk_two_G3      ;
; PIN_J3    ; clk_two_G3 ; 6.514 ; 6.672 ; Rise       ; clk_two_G3      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_B1    ; clk_two_G3 ; 3.102 ; 3.155 ; Rise       ; clk_two_G3      ;
; PIN_B2    ; clk_two_G3 ; 3.093 ; 3.140 ; Rise       ; clk_two_G3      ;
; PIN_C1    ; clk_two_G3 ; 3.073 ; 3.117 ; Rise       ; clk_two_G3      ;
; PIN_C2    ; clk_two_G3 ; 3.098 ; 3.147 ; Rise       ; clk_two_G3      ;
; PIN_E1    ; clk_two_G3 ; 2.907 ; 2.932 ; Rise       ; clk_two_G3      ;
; PIN_F2    ; clk_two_G3 ; 3.047 ; 3.093 ; Rise       ; clk_two_G3      ;
; PIN_H1    ; clk_two_G3 ; 3.053 ; 3.121 ; Rise       ; clk_two_G3      ;
; PIN_J1    ; clk_two_G3 ; 2.922 ; 2.986 ; Rise       ; clk_two_G3      ;
; PIN_J2    ; clk_two_G3 ; 2.980 ; 3.022 ; Rise       ; clk_two_G3      ;
; PIN_J3    ; clk_two_G3 ; 3.886 ; 4.091 ; Rise       ; clk_two_G3      ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PIN_J1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_J3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_H1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_F2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_E1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_C1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_C2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_B2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_B1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_J2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_two_G3              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_J7                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_one_F1              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_J6                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_H5                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_H7                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_H6                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_E3                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_E4                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_G4                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_D2                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_G5                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_J1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; PIN_J3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; PIN_H1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; PIN_F2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; PIN_E1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; PIN_C1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; PIN_C2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; PIN_B2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; PIN_B1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; PIN_J2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_J1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; PIN_J3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; PIN_H1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; PIN_F2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; PIN_E1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; PIN_C1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; PIN_C2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; PIN_B2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; PIN_B1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; PIN_J2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_one_F1 ; clk_two_G3 ; 1886     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_one_F1 ; clk_two_G3 ; 1886     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Feb 24 14:44:07 2016
Info: Command: quartus_sta mult_reg -c mult_reg
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mult_reg.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_one_F1 clk_one_F1
    Info (332105): create_clock -period 1.000 -name clk_two_G3 clk_two_G3
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.146
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.146       -27.277 clk_two_G3 
Info (332146): Worst-case hold slack is 0.887
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.887         0.000 clk_two_G3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.000 clk_one_F1 
    Info (332119):    -3.000       -13.000 clk_two_G3 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.558       -23.088 clk_two_G3 
Info (332146): Worst-case hold slack is 0.776
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.776         0.000 clk_two_G3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.000 clk_one_F1 
    Info (332119):    -3.000       -13.000 clk_two_G3 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.898
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.898       -11.117 clk_two_G3 
Info (332146): Worst-case hold slack is 0.464
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.464         0.000 clk_two_G3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.903 clk_two_G3 
    Info (332119):    -3.000       -13.801 clk_one_F1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 495 megabytes
    Info: Processing ended: Wed Feb 24 14:44:11 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


