clk 1 std_logic bool
rst 1 std_logic sc_logic
input_rsc_dat 12 std_logic_vector sc_lv
input_rsc_vld 1 std_logic sc_logic
input_rsc_rdy 1 std_logic sc_logic
output_rsc_dat 12 std_logic_vector sc_lv
output_rsc_vld 1 std_logic sc_logic
output_rsc_rdy 1 std_logic sc_logic
