1. Crecimiento del Cristal de Silicio (Czochralski Method)
Inicia con el silicio policristalino disponible. Se funde a 1414 °C en un crisol de cuarzo bajo atmósfera de argón inerte. Una semilla de silicio monocristalino se introduce y va extrayéndose, girando, para formar el lingote (ingot). El diámetro depende de la línea del producto, habitualmente 200-300 mm. Controlar la velocidad de extracción es crítico para la perfección cristalina (crystal perfection). La calidad afecta todas las prestaciones eléctricas.

Para QuantumX-5, se prioriza la pureza, utilizando solo lotes certificados para baja contaminación, dadas sus exigencias lógicas y de IA.
PowerGaN-2000 y Photonix-RF presentan diferencias principalmente en el material base: PowerGaN-2000 usa también carburo de silicio (SiC) como sustrato de soporte; Photonix-RF requiere aumento de pureza por la sensibilidad a altas frecuencias.

2. Corte y Pulido de Obleas (Wafer Slicing and CMP)
El lingote se corta en discos finos (wafers) de 0,5-1 mm con hilo diamantado (diamond wire saw). Se realiza CMP (Chemical Mechanical Polishing – pulido químico-mecánico) para lograr planitud <1 µm y acabado espejo, indispensable para la fotolitografía.

QuantumX-5 requiere tolerancias de superficie más estrictas que PowerGaN-2000 (transistor de potencia), que puede tolerar cierta rugosidad sin afectar desempeño.
Photonix-RF exige tanto precisión como ausencias totales de microfisuras.

3. Limpieza y Preparación (RCA Clean)
Las obleas se someten a limpieza RCA (mezcla de H₂O₂, H₂SO₄ y DI-water). Todo el proceso ocurre dentro de salas limpias ISO 3-5 (cleanroom ISO 3-5), usando guantes ESD (electrostatic discharge resistant gloves). Tras el secado, inspecciones ópticas y contadores de partículas garantizan superficies libres de residuos >0.1 µm.

4. Oxidación y Deposición de Capas (Oxidation and Layer Deposition)
Se oxida la superficie a 900–1200 °C para formar una capa de SiO₂ (dióxido de silicio), seguida de depósitos usando técnicas de CVD (Chemical Vapor Deposition) o PVD (Physical Vapor Deposition). El proceso CVD involucra gas precursor, formando películas en la superficie (thin films).

QuantumX-5 utiliza dieléctricos HfO₂ para lógica avanzada, mientras que en PowerGaN-2000 se priorizan capas gruesas de SiO₂ debido a la operación en alta tensión. Photonix-RF puede requerir capas adicionales de aislamiento para minimizar la capacitancia en frecuencias elevadas.

5. Fotolitografía (Photolithography)
Se aplica fotoresist (material fotosensible) mediante spin coating (recubrimiento por rotación). Se realiza soft bake (horneado suave para fijar la película) y alineación de la máscara (reticle), seguida de exposición UV/Extreme UV (EUV). El revelado remueve zonas seleccionadas. Este paso se repite para cada capa de circuitos.

6. Grabado Químico (Etching)
El patrón generado se transfiere mediante etching húmedo (wet etching, empleando HF) o etching por plasma (plasma etching o RIE, Reactive Ion Etching). La elección depende de la precisión exigida.

Photonix-RF exige etching muy preciso por la miniaturización de sus características a nivel nanométrico.

7. Implantación Iónica y Dopado (Ion Implantation and Doping)
Implantación de iones (p. ej., Boro [p-type], Fósforo/Arsénico [n-type]) a través de aceleradores (ion implanter), modificando propiedades del sustrato. El proceso ocurre en alto vacío (high vacuum), clave para el control total de la trayectoria de iones.

8. Recocido y Activación (Annealing)
Se usan hornos de RTP (Rapid Thermal Processing) que emplean lámparas de alta intensidad para reparar la red cristalina y activar los dopantes. Annealing acelera la movilidad y fijación del dopante sin que se difunda fuera de la zona óptima.

9. Metalización e Interconexiones (Metallization and Interconnections)
Deposición de metales por sputtering (PVD) o CVD para formar pistas eléctricas (interconnects). Se usa el método damasceno para cobre, que representa la tecnología estándar en lógica avanzada.

QuantumX-5 suele requerir múltiples capas apiladas (multi-level metallization). PowerGaN-2000 y Photonix-RF tienden a usar menos capas pero exigen mayor robustez en los contactos metálicos para soportar altas corrientes o minimizar la resistencia de contacto.

10. Pruebas Eléctricas en Oblea (Wafer Sort / Electrical Die Sort)
Usando wafer prober (prober de obleas) y probe cards (tarjetas de test con microagujas), se realiza testeo de parámetros lógicos y eléctricos antes de separar cada chip individual (die). Los fallos son marcados y separados para evitar procesos ulteriores.

11. Corte de Obleas (Dicing)
Se recurre a blade dicing (sierra diamantada), stealth dicing (láser) o dicing por plasma. Las obleas se montan en dicing tape (cinta especial) para mantener cada die en su lugar antes del pick-and-place.

12. Montaje y Die Attach
El die se monta sobre lead frame (marco de plomo), PCB base (Printed Circuit Board), o directamente en el sustrato de encapsulado. Se usa die attach epoxy (epoxi de montaje) y el curado corresponde al tipo de chip.

QuantumX-5 limita el uso de plomo en el encapsulado por restricciones ambientales (RoHS compliant).
Presentaciones de potencia (PowerGaN-2000) requieren epoxis conductores para disipar calor.

13. Wire Bonding (Unión por Hilos)
Se realiza mediante wire bonders (máquinas automáticas), usando hilos de oro, aluminio o cobre para unir pads del die a las terminales externas del paquete (package leads). El método dominante es ball bonding (esferas por ultrasonido y calor), pero algunos chips de radiofrecuencia usan wedge bonding para minimizar inductancias parásitas.

14. Encapsulado y Moldeo (Packaging and Molding)
El chip se encapsula mediante EMC (Epoxy Molding Compound) con transferencia o compresión (transfer/compression molding) en paquetes estándar (p. ej., BGA, QFN) o personalizados.

Especificidad de Presentaciones y Empaque:
QuantumX-5 y Photonix-RF se empacan por defecto en Bandejas antiéstaticas JEDEC (JEDEC trays), capacidad típica 10 chips/tray. Este tipo de bandeja es el estándar para chips grandes y complejos.

PowerGaN-2000 puede ir en bandejas JEDEC si el encapsulado lo permite, pero para versiones más pequeñas o pedidos de volúmenes medios, también puede presentarse en tubos antiestáticos (tubes) — frecuentes en transistores de potencia para aplicaciones industriales.

Para clientes que usan sistemas automáticos de pick-and-place, cualquiera de los chips puede ser suministrado en tape-and-reel (cinta y carrete), especialmente si es versión SMD (surface-mount device). Los equipos de tape & reel se ajustan para cada modelo según dimensiones del chip y requisitos antielectrostáticos.

15. Pruebas Finales y Burn-In (Final Test & Burn-in)
Se asegura la funcionalidad y la fiabilidad bajo estrés térmico (burn-in chambers). Chips que no pasan son descartados. En evaluación final se realiza binning (clasificación por performance eléctrica/frecuencia).

16. Marcado e Identificación (Laser/Ink Marking)
Marcado láser (laser marking) en el encapsulado indicando código de parte, lote y logotipo. Alternativamente, inkjet marking para lotes secundarios. El sistema debe cumplir legibilidad y durabilidad.

17. Formación de Carga Unitaria
Primario: Bandeja JEDEC (para todos, estándar en Core).

Secundario: Caja de branding con lotes de 10 bandejas (branding box), personalizadas por modelo.

Terciario: Master box de cartón para el envío de hasta 20 cajas secundaria (total: 200 chips por caja maestra).

Tape & Reel/tube: Cuando el cliente requiere integración en líneas SMT, los chips pasan a sistemas automáticos de tape-and-reel o tubos antiestáticos según configuración solicitada.

En cada caso, los empaques incluyen etiquetas ESD, códigos de barra y fecha/lote para trazabilidad. Las cargas unitarias se sellan en bolsas barrier packaging con desecante para proteger ante humedad y descargas electrostáticas.

