module carrysel32_tb;
reg[31:0] sum;
reg carryout;
wire[31:0] in1,in2;
carryselectadder32_datafow obj(.sum(sum),.in1(in1),.in2(in2),.carryout(carryout));
initial 
  begin 
     In1[0]=0; In1[1]=0; In1[2]=0; In1[3]=0; In1[4]=0; In1[5]=0; In1[6]=0; In1[7]=0; In1[8]=0; In1[9]=0; In1[10]=0; In1[11]=0; In1[12]=0; In1[13]=0; In1[14]=0; In1[15]=0; In1[16]=0; In1[17]=0; In1[18]=0; In1[19]=0; In1[20]=0; In1[21]=0; In1[22]=0; In1[23]=0; In1[24]=0; In1[25]=0; In1[26]=0; In1[27]=0; In1[28]=0; In1[29]=0; In1[30]=0; In1[31]=0; 
     In2[0]=0; In2[1]=0; In2[2]=0; In2[3]=0; In2[4]=0; In2[5]=0; In2[6]=0; In2[7]=0; In2[8]=0; In2[9]=0; In2[10]=0; In2[11]=0; In2[12]=0; In2[13]=0; In2[14]=0; In2[15]=0; In2[16]=0; In2[17]=0; In2[18]=0; In2[19]=0; In2[20]=0; In2[21]=0; In2[22]=0; In2[23]=0; In2[24]=0; In2[25]=0; In2[26]=0; In2[27]=0; In2[28]=0; In2[29]=0; In2[30]=0; In2[31]=0; 
  
   #10
   In1[0]=1; In1[1]=1; In1[2]=1; In1[3]=1; In1[4]=1; In1[5]=1; In1[6]=1; In1[7]=1; In1[8]=1; In1[9]=1; In1[10]=1; In1[11]=1; In1[12]=1; In1[13]=1; In1[14]=1; In1[15]=1; In1[16]=1; In1[17]=1; In1[18]=1; In1[19]=1; In1[20]=1; In1[21]=1; In1[22]=1; In1[23]=1; In1[24]=1; In1[25]=1; In1[26]=1; In1[27]=1; In1[28]=1; In1[29]=1; In1[30]=1; In1[31]=1; 
   In2[0]=0; In2[1]=0; In2[2]=0; In2[3]=0; In2[4]=0; In2[5]=0; In2[6]=0; In2[7]=0; In2[8]=0; In2[9]=0; In2[10]=0; In2[11]=0; In2[12]=0; In2[13]=0; In2[14]=0; In2[15]=0; In2[16]=0; In2[17]=0; In2[18]=0; In2[19]=0; In2[20]=0; In2[21]=0; In2[22]=0; In2[23]=0; In2[24]=0; In2[25]=0; In2[26]=0; In2[27]=0; In2[28]=0; In2[29]=0; In2[30]=0; In2[31]=0; 
	
   #10
	In1[0]=0; In1[1]=0; In1[2]=0; In1[3]=0; In1[4]=0; In1[5]=0; In1[6]=0; In1[7]=0; In1[8]=0; In1[9]=0; In1[10]=0; In1[11]=0; In1[12]=0; In1[13]=0; In1[14]=0; In1[15]=0; In1[16]=0; In1[17]=0; In1[18]=0; In1[19]=0; In1[20]=0; In1[21]=0; In1[22]=0; In1[23]=0; In1[24]=0; In1[25]=0; In1[26]=0; In1[27]=0; In1[28]=0; In1[29]=0; In1[30]=0; In1[31]=0; 
	In2[0]=1; In2[1]=1; In2[2]=1; In2[3]=1; In2[4]=1; In2[5]=1; In2[6]=1; In2[7]=1; In2[8]=1; In2[9]=1; In2[10]=1; In2[11]=1; In2[12]=1; In2[13]=1; In2[14]=1; In2[15]=1; In2[16]=1; In2[17]=1; In2[18]=1; In2[19]=1; In2[20]=1; In2[21]=1; In2[22]=1; In2[23]=1; In2[24]=1; In2[25]=1; In2[26]=1; In2[27]=1; In2[28]=1; In2[29]=1; In2[30]=1; In2[31]=1;
	#10
	In1[0]=1; In1[1]=1; In1[2]=1; In1[3]=1; In1[4]=1; In1[5]=1; In1[6]=1; In1[7]=1; In1[8]=1; In1[9]=1; In1[10]=1; In1[11]=1; In1[12]=1; In1[13]=1; In1[14]=1; In1[15]=1; In1[16]=1; In1[17]=1; In1[18]=1; In1[19]=1; In1[20]=1; In1[21]=1; In1[22]=1; In1[23]=1; In1[24]=1; In1[25]=1; In1[26]=1; In1[27]=1; In1[28]=1; In1[29]=1; In1[30]=1; In1[31]=1; 
   In2[0]=1; In2[1]=1; In2[2]=1; In2[3]=1; In2[4]=1; In2[5]=1; In2[6]=1; In2[7]=1; In2[8]=1; In2[9]=1; In2[10]=1; In2[11]=1; In2[12]=1; In2[13]=1; In2[14]=1; In2[15]=1; In2[16]=1; In2[17]=1; In2[18]=1; In2[19]=1; In2[20]=1; In2[21]=1; In2[22]=1; In2[23]=1; In2[24]=1; In2[25]=1; In2[26]=1; In2[27]=1; In2[28]=1; In2[29]=1; In2[30]=1; In2[31]=1;

 end
  
endmodule
