{
  "paper_id": "210756",
  "title": "单载波毫米波系统多波束接收机技术研究与实现",
  "domain": "信息与通信工程，毫米波通信系统中的多流传输与硬件实现",
  "problem": {
    "object": [
      {
        "name": "单载波毫米波系统多波束接收机",
        "evidence": {
          "section": "摘要",
          "quote": "本文在单载波毫米波通信系统的多波束接收机中研究适合的均衡算法和相噪估计与补偿算法及其FPGA硬件实现方案。"
        }
      },
      {
        "name": "SC-FDE多流系统模型",
        "evidence": {
          "section": "摘要",
          "quote": "根据系统架构建立了SC-FDE多流系统模型，为后续开展多流传输的关键技术研究和实现奠定了基础。"
        }
      }
    ],
    "scenario": [
      {
        "name": "60GHz毫米波频段下的高速无线通信",
        "industry": "无线通信、5G/6G、短距离高吞吐量数据传输",
        "evidence": {
          "section": "摘要",
          "quote": "60GHz毫米波频段因其极宽的频谱资源和短波长的特性，为新一代通信系统的超高传输速率和大规模天线阵列的应用带来了可能。"
        }
      },
      {
        "name": "双极化MIMO多流传输系统",
        "industry": "无线局域网、毫米波通信设备",
        "evidence": {
          "section": "1.1.3",
          "quote": "双极化天线的极化特性在不成比例增加天线阵列尺寸的前提下可以增加一倍的信道空间自由度。"
        }
      }
    ],
    "constraints": [
      {
        "constraint": "FPGA资源消耗需控制在合理范围内",
        "type": "资源",
        "evidence": {
          "section": "5.5.2",
          "quote": "综合后均衡模块和相噪估计与补偿模块分别消耗了FPGA芯片中23%和7%的逻辑资源，最高运行频率分别在311.44MHz和457.05MHz，满足模块的频率设计要求。"
        }
      },
      {
        "constraint": "算法需满足307.2MHz系统时钟频率要求",
        "type": "时延",
        "evidence": {
          "section": "5.5.2",
          "quote": "系统设计时钟频率为307.2MHz。"
        }
      },
      {
        "constraint": "相位噪声对高阶调制星座图产生变形旋转，影响系统可靠性",
        "type": "可靠性",
        "evidence": {
          "section": "4.1.2",
          "quote": "当通信系统采用高阶QAM调制用以提高数据传输速率时，相位噪声对高阶调制的星座图产生变形旋转的影响。"
        }
      },
      {
        "constraint": "毫米波信道路径损耗大，穿透衰减严重",
        "type": "部署环境",
        "evidence": {
          "section": "2.1.1",
          "quote": "60GHz毫米波信号在自由空间传播所承受的路径损耗值更大。在传输距离为1m时，路径损耗约等于68dB，当传输距离为10m时，路径损耗将达到88dB。"
        }
      }
    ],
    "key_questions": [
      {
        "question": "如何在双流系统中设计有效的频域均衡算法以抵抗多径衰落和跨极化干扰？",
        "why_industry_matters": "多流系统需在有限信道条件下实现高速传输，均衡算法直接影响系统容量和误码率。",
        "evidence": {
          "section": "3.1",
          "quote": "多流系统中的线性频域均衡需要考虑不同数据流之间的干扰，极化MIMO中数据流之间的干扰来源于跨极化干扰。"
        }
      },
      {
        "question": "如何在60GHz毫米波系统中估计并补偿射频器件引起的相位噪声？",
        "why_industry_matters": "相位噪声严重干扰高阶调制信号解调，影响系统性能与稳定性。",
        "evidence": {
          "section": "4.1.1",
          "quote": "相位噪声主要来源于射频前端的振荡器等器件，在时域表现为信号的抖动，在频域表现为信号的频谱泄露。"
        }
      },
      {
        "question": "如何在FPGA上实现低复杂度、高吞吐率的均衡与相噪补偿模块？",
        "why_industry_matters": "硬件实现需在资源、功耗与性能之间取得平衡，适用于实际通信设备部署。",
        "evidence": {
          "section": "5.1",
          "quote": "结合前文的算法分析及仿真结果，对于均衡模块，拟采用基于MMSE准则的迭代均衡算法进行实现。"
        }
      }
    ]
  },
  "method": {
    "technical_route": [
      {
        "step": "建立SC-FDE多流系统模型，结合IEEE 802.11ay标准设计支持双流传输的帧结构。",
        "evidence": {
          "section": "2.4.3",
          "quote": "根据系统架构建立了SC-FDE多流系统模型，为后续开展多流传输的关键技术研究和实现奠定了基础。"
        }
      },
      {
        "step": "仿真对比ZF、LMMSE、SISO迭代、Turbo迭代等均衡算法性能，选择基于MMSE的SISO迭代检测算法。",
        "evidence": {
          "section": "3.3",
          "quote": "非线性频域均衡算法性能远优于线性频域均衡算法，Turbo迭代检测算法优于基于MMSE的SISO迭代检测算法。"
        }
      },
      {
        "step": "设计基于单UW与双UW序列的相噪估计算法，仿真验证双UW方案性能更优。",
        "evidence": {
          "section": "4.2.2",
          "quote": "双流传输过程中基于双UW序列的相噪估计算法性能要优于基于单UW序列的相噪估计算法。"
        }
      },
      {
        "step": "在FPGA上实现基于MMSE的SISO迭代均衡与双UW相噪估计算法，采用流水线与并行化设计优化处理速率。",
        "evidence": {
          "section": "5.3",
          "quote": "通过对算法进行定点化仿真得到定点方案，通过流水线设计及并行化设计提高模块的处理速率。"
        }
      }
    ],
    "innovations": [
      {
        "point": "采用迭代2次的基于MMSE的SISO迭代检测算法，在性能与硬件复杂度之间取得平衡",
        "category": "新算法框架",
        "evidence": {
          "section": "5.1",
          "quote": "可以选择在FPGA实现迭代2次的算法过程。"
        }
      },
      {
        "point": "在相噪估计中采用前后双UW序列联合估计，提升估计精度",
        "category": "新算法框架",
        "evidence": {
          "section": "4.2.1",
          "quote": "基于双UW序列的相噪估计算法性能要优于基于单UW序列的相噪估计算法。"
        }
      },
      {
        "point": "在FPGA实现中采用并行FFT/IFFT与流水线结构，提升处理频率与吞吐率",
        "category": "新系统架构",
        "evidence": {
          "section": "5.3",
          "quote": "采用8路并行设计可以极大地提高处理速度。"
        }
      },
      {
        "point": "利用格雷序列特性简化复数乘法为多路选择器，降低相噪估计模块资源消耗",
        "category": "新控制逻辑",
        "evidence": {
          "section": "5.4.1",
          "quote": "实部或虚部的乘法运算可以进一步简化成实部或虚部的四选一多路选择器实现。"
        }
      }
    ],
    "assumptions_or_dependencies": [
      {
        "item": "信道在一个数据帧内保持不变",
        "evidence": {
          "section": "2.4.2",
          "quote": "仿真过程中可以认为MIMO信道状态信息在一个数据帧内保持不变。"
        }
      },
      {
        "item": "相位噪声在一个数据块内基本不变",
        "evidence": {
          "section": "2.4.2",
          "quote": "由于数据块长度比较小，相位噪声在一个数据块内可认为基本不变。"
        }
      }
    ]
  },
  "results": {
    "items": [
      {
        "metric_name": "误码率（BER）",
        "value": "1e-6",
        "unit": "",
        "delta": "降低约1dB",
        "baseline_or_comparator": "无相噪补偿",
        "condition": "QPSK调制，-75dBc/Hz相噪，2000帧，每帧72数据块",
        "significance": "",
        "evidence": {
          "section": "4.2.2",
          "quote": "在误码率为10^{-6}水平时，基于单UW序列相噪估计与补偿算法要比基于双UW序列的相噪估计与补偿算法高1dB左右。"
        }
      },
      {
        "metric_name": "误码率（BER）",
        "value": "1e-2",
        "unit": "",
        "delta": "降低约2dB",
        "baseline_or_comparator": "无相噪补偿",
        "condition": "16QAM调制，-75dBc/Hz相噪，2000帧，每帧72数据块",
        "significance": "",
        "evidence": {
          "section": "4.2.2",
          "quote": "在误码率为10^{-2}水平时，基于双UW序列相噪估计与补偿算法要比与未添加相位噪声的水平高2dB左右。"
        }
      },
      {
        "metric_name": "FPGA逻辑资源消耗",
        "value": "23",
        "unit": "%",
        "delta": "",
        "baseline_or_comparator": "",
        "condition": "均衡模块，Intel Stratix 10 MX系列FPGA",
        "significance": "",
        "evidence": {
          "section": "5.5.2",
          "quote": "均衡模块和相噪估计与补偿模块分别消耗了FPGA芯片中23%和7%的逻辑资源。"
        }
      },
      {
        "metric_name": "FPGA最高运行频率",
        "value": "311.44",
        "unit": "MHz",
        "delta": "",
        "baseline_or_comparator": "",
        "condition": "均衡模块，Intel Stratix 10 MX系列FPGA",
        "significance": "",
        "evidence": {
          "section": "5.5.2",
          "quote": "最高运行频率分别在311.44MHz和457.05MHz，满足模块的频率设计要求。"
        }
      },
      {
        "metric_name": "定点化性能损失",
        "value": "可忽略",
        "unit": "",
        "delta": "",
        "baseline_or_comparator": "浮点仿真",
        "condition": "14比特定点，QPSK/16QAM调制，TGay信道",
        "significance": "",
        "evidence": {
          "section": "5.2",
          "quote": "12比特、14比特和16比特量化方案的定点性能与浮点性能基本一致。"
        }
      }
    ],
    "results_kv": {
      "BER@QPSK/-75dBc/Hz/双UW补偿": "1e-6；降低约1dB；无补偿",
      "BER@16QAM/-75dBc/Hz/双UW补偿": "1e-2；降低约2dB；无补偿",
      "FPGA资源消耗@均衡模块": "23%；—；—",
      "最高运行频率@均衡模块": "311.44MHz；—；—",
      "定点性能损失@14bit/QPSK": "可忽略；—；浮点仿真"
    }
  },
  "application": {
    "near_term": [
      {
        "direction": "60GHz毫米波无线局域网（如WiGig）中的高速点对点通信",
        "evidence": {
          "section": "1.1.1",
          "quote": "60GHz毫米波频段具有7~9GHz的极大可用带宽，在低阶调制方式下，也极易实现Gbps速率的数据传输。"
        }
      }
    ],
    "mid_term": [
      {
        "direction": "支持多流传输的毫米波基站或接入点设备",
        "evidence": {
          "section": "2.3.2",
          "quote": "IEEE 802.11ay标准引入了SU-MIMO及MU-MIMO技术，极大地提高了系统的传输性能。"
        }
      }
    ],
    "long_term": [
      {
        "direction": "集成于6G通信系统的毫米波多波束收发机模块",
        "evidence": {
          "section": "6.2",
          "quote": "今后可以系统更多数据流的扩展实现，结合算法进一步对算法实现过程进行资源优化和时序优化。"
        }
      }
    ]
  },
  "trl": {
    "level_range": "L4-L6",
    "rationale": "系统已在FPGA上完成模块级实现与功能验证，运行频率满足设计要求，但尚未集成到完整通信系统或进行外场测试。",
    "evidence": [
      {
        "section": "5.5.2",
        "quote": "综合后均衡模块和相噪估计与补偿模块分别消耗了FPGA芯片中23%和7%的逻辑资源，最高运行频率分别在311.44MHz和457.05MHz，满足模块的频率设计要求。"
      },
      {
        "section": "5.6",
        "quote": "完成均衡模块和相噪估计与补偿模块的功能验证。"
      }
    ],
    "uncertain": false
  }
}