// ARGS: --verilog=alus/alu_d2.v --protocol=alus/alu_d2.prot --module alu_d2
trace {
    add(1, 2, 3);
    add(123, 245, 368);
    sub(200, 200, 0);
    and(100, 100, 100);
    or(0, 230, 230);
}
