<!DOCTYPE html>
<html>
			<head>
						<link rel="stylesheet" type="text/css" href="estlos.css">
						<title>3.1.5 Controlador de acceso ala memoria (DMA)</title>
			</head>
					<body>
							<header>
							
								<body style =" background-color: white; color: black; background attachment: fixed 100%; background-size: 100%; background-image: url(imagenes/fondo.jpg); link = # 32CD32; vlink = #32CD32; overflow: visible;" >	
				
								<h2 style ="font-family: courrier; color: white;   text-align: center;">3.1 Chip Set</h2> 

								<link href="https://cdn.jsdelivr.net/npm/bootstrap@5.1.3/dist/css/bootstrap.min.css" rel="stylesheet" integrity="sha384-1BmE4kWBq78iYhFldvKuhfTAU6auU8tT94WrHftjDbrCEXSU1oBoqyl2QvZ6jIW3" crossorigin="anonymous"/>	
				

									<a href="index.html" class="btn btn-primary">Inicio</a>
									<a href="unidad3.html" class="btn btn-primary">Volver atr&aacute;s</a>
			</header>

									<center><h2>3.1.5 Controlador de acceso ala memoria (DMA)</h2></center>
									<center>
									
									El controlador DMA descarga las entradas y salidas de datos en perif&eacute;ricos r&aacute;pidos, ya que el uso de interrupciones se vuelve inadecuado en estos casos. La CPU programa al controlador de DMA, indicando las direcciones de memoria que deben emplear y el tipo de transferencia. Cuando un perif&eacute;rico solicita transferencia de datos mediante DMA, el controlador se lo hace saber al procesador para que d&eacute; el visto bueno y acceda a la transferencia usando los buses del sistema.
									

									<br><br>
									<center><img src="imagenes/dma.jpg" height="300" width="450"></center>

									<center>
									<br><br>

				</body>
</html>