# Elevador

```verilog
module elevador(
	input logic A1, A2, A3, M,
  	output logic P
);
  always_comb P = (A1 | A2 | A3) & !M;
endmodule
```

CircuitVerse - .cv

[LucasLeones_Roteiro01_Problema01.cv](Elevador%208d0ab959afc6481c97f574747503b699/LucasLeones_Roteiro01_Problema01.cv)

DigitalJS - .sv

[LucasLeones_Roteiro01_Problema01.sv](Elevador%208d0ab959afc6481c97f574747503b699/LucasLeones_Roteiro01_Problema01.sv)