# vkr

- Проект **[RISC-Z](https://github.com/KiselkovD/RISC-Z)** — в основном проект на языке C (90% C), включающий справочные материалы и инструменты по ISA RISC-V (версии 2019 и 2024), ссылки на компилятор GodBolt и симулятор Venus. Это хорошая база для понимания и работы с RISC-V на уровне ISA и среды исполнения.

- Проект **[riscv32_cpu_project](https://github.com/KiselkovD/riscv32_cpu_project)** — 32-битный одноцикловый CPU на Verilog, реализующий подмножество RV32I RISC-V со всеми основными компонентами: счетчиком команд, памятью инструкций и данных, регистровым файлом, контроллером и ALU. Есть тестбенч и поддержка симуляции. README содержит инструкции по компиляции и тестированию. Подходит для практического изучения проектирования CPU на Verilog и работы с RISC-V.

- Проект **[verilog_nand_simplefy](https://github.com/KiselkovD/verilog_nand_simplefy)** — CPU, построенный исключительно на вентилях NAND и примитиве delay, с модульной архитектурой, включающей основные логические элементы, арифметические блоки, память, дешифраторы, ALU и логику управления. Это низкоуровневое цифровое проектирование, демонстрирующее фундаментальные принципы построения процессора на простейших логических примитивах.

- Проект **[verilog_nand_complicated](https://github.com/KiselkovD/verilog_nand_complicated)** — версия реализующая структуру и компонеты с оптимизацией приведенные в проекте simplefy.

- Проект **[rv32_with_comma](https://github.com/KiselkovD/rv32_with_comma)** — исходный код успешной компиляции ву способного запускать ос.

***

- В совокупности эти проекты демонстрируют разные уровни абстракции и аспекты проектирования процессора: от базовой логической схемотехники с элементами NAND, через симуляцию и реализацию среды RISC-V, до полноценного одноциклового RISC-V CPU на Verilog.
