Fitter report for VanilaCore
Sun Jan 24 03:25:44 2021
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Jan 24 03:25:44 2021       ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                   ; VanilaCore                                  ;
; Top-level Entity Name           ; ZeltaSoC                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC5D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,148 / 32,070 ( 7 % )                      ;
; Total registers                 ; 1873                                        ;
; Total pins                      ; 4 / 499 ( < 1 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,098,048 / 4,065,280 ( 52 % )              ;
; Total RAM Blocks                ; 260 / 397 ( 65 % )                          ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC5D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.5%      ;
;     Processor 3            ;   5.3%      ;
;     Processor 4            ;   5.0%      ;
;     Processor 5            ;   4.3%      ;
;     Processor 6            ;   4.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                             ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                           ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                            ;                  ;                       ;
; console:console_0|data[0]                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a0          ; PORTBDATAOUT     ;                       ;
; console:console_0|data[1]                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a1          ; PORTBDATAOUT     ;                       ;
; console:console_0|data[2]                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a2          ; PORTBDATAOUT     ;                       ;
; console:console_0|data[3]                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a3          ; PORTBDATAOUT     ;                       ;
; console:console_0|data[4]                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a4          ; PORTBDATAOUT     ;                       ;
; console:console_0|data[5]                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a5          ; PORTBDATAOUT     ;                       ;
; console:console_0|data[6]                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a6          ; PORTBDATAOUT     ;                       ;
; console:console_0|current_state.BIT_S                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; console:console_0|current_state.BIT_S~DUPLICATE                                                            ;                  ;                       ;
; console:console_0|delay_count[29]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; console:console_0|delay_count[29]~DUPLICATE                                                                ;                  ;                       ;
; console:console_0|delay_count[31]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; console:console_0|delay_count[31]~DUPLICATE                                                                ;                  ;                       ;
; console:console_0|fifo:fifo_0|buff_cnt[3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; console:console_0|fifo:fifo_0|buff_cnt[3]~DUPLICATE                                                        ;                  ;                       ;
; console:console_0|fifo:fifo_0|buff_cnt[4]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; console:console_0|fifo:fifo_0|buff_cnt[4]~DUPLICATE                                                        ;                  ;                       ;
; console:console_0|fifo:fifo_0|read_ptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; console:console_0|fifo:fifo_0|read_ptr[0]~DUPLICATE                                                        ;                  ;                       ;
; console:console_0|fifo:fifo_0|read_ptr[1]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; console:console_0|fifo:fifo_0|read_ptr[1]~DUPLICATE                                                        ;                  ;                       ;
; console:console_0|fifo:fifo_0|read_ptr[2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; console:console_0|fifo:fifo_0|read_ptr[2]~DUPLICATE                                                        ;                  ;                       ;
; console:console_0|fifo:fifo_0|read_ptr[3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; console:console_0|fifo:fifo_0|read_ptr[3]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[2]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|fetch_stm:fetch_stm_0|PC[2]~DUPLICATE                                                          ;                  ;                       ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[13]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|fetch_stm:fetch_stm_0|PC[13]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[14]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|fetch_stm:fetch_stm_0|PC[14]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[16]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|fetch_stm:fetch_stm_0|PC[16]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[17]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|fetch_stm:fetch_stm_0|PC[17]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[22]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|fetch_stm:fetch_stm_0|PC[22]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[23]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|fetch_stm:fetch_stm_0|PC[23]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[26]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|fetch_stm:fetch_stm_0|PC[26]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[28]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|fetch_stm:fetch_stm_0|PC[28]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|fetch_stm:fetch_stm_0|inst_bus.CYC                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|fetch_stm:fetch_stm_0|inst_bus.CYC~DUPLICATE                                                   ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|address_reg[0]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|address_reg[0]~DUPLICATE                                         ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_1[1]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_1[1]~DUPLICATE                                              ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_1[9]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_1[9]~DUPLICATE                                              ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_1[10]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_1[10]~DUPLICATE                                             ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_1[17]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_1[17]~DUPLICATE                                             ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_1[21]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_1[21]~DUPLICATE                                             ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_1[23]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_1[23]~DUPLICATE                                             ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_1[24]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_1[24]~DUPLICATE                                             ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_1[29]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_1[29]~DUPLICATE                                             ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_1[30]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_1[30]~DUPLICATE                                             ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[13]~DUPLICATE                                       ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[31]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[31]~DUPLICATE                                       ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[1]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[1]~DUPLICATE                                      ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[5]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[5]~DUPLICATE                                      ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[11]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[11]~DUPLICATE                                     ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[22]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[22]~DUPLICATE                                     ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[25]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[25]~DUPLICATE                                     ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_bus.STB                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_bus.STB~DUPLICATE                                           ;                  ;                       ;
; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1~DUPLICATE                                 ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[0][0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[0][0]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[0][1]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[0][1]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[0][3]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[0][3]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[0][4]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[0][4]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[0][6]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[0][6]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[0][11]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[0][11]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[0][21]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[0][21]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[0][23]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[0][23]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[0][25]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[0][25]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[0][26]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[0][26]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[1][3]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[1][3]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[1][4]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[1][4]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[1][17]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[1][17]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[1][19]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[1][19]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[1][20]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[1][20]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[1][21]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[1][21]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[1][23]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[1][23]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[2][2]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[2][2]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[2][3]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[2][3]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[2][8]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[2][8]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[2][9]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[2][9]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[2][10]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[2][10]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[2][13]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[2][13]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[2][25]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[2][25]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[2][26]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[2][26]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[3][3]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[3][3]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[3][10]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[3][10]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[3][18]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[3][18]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[3][19]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[3][19]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[3][21]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[3][21]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[3][25]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[3][25]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[3][28]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[3][28]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[3][29]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[3][29]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[4][3]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[4][3]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[4][6]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[4][6]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[4][10]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[4][10]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[4][21]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[4][21]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[4][22]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[4][22]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[5][6]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[5][6]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[5][7]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[5][7]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[5][16]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[5][16]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[5][22]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[5][22]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[5][28]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[5][28]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][2]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][2]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][5]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][5]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][8]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][8]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][9]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][9]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][15]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][15]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][16]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][16]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][18]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][18]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][19]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][19]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][20]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][20]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][28]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][28]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[6][30]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[6][30]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[7][6]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[7][6]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[7][9]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[7][9]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[7][16]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[7][16]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[7][18]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[7][18]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[9][4]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[9][4]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[9][8]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[9][8]~DUPLICATE                                                         ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[9][10]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[9][10]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[9][22]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[9][22]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[9][28]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[9][28]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[9][29]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[9][29]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[9][31]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[9][31]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[10][5]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[10][5]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[10][6]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[10][6]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[10][7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[10][7]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[10][8]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[10][8]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[10][10]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[10][10]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[10][13]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[10][13]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[10][14]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[10][14]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[10][22]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[10][22]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[10][25]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[10][25]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[10][27]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[10][27]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[11][6]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[11][6]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[11][10]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[11][10]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[11][13]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[11][13]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[11][22]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[11][22]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[11][24]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[11][24]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[11][30]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[11][30]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[12][0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[12][0]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[12][1]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[12][1]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[12][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[12][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[12][7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[12][7]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[12][9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[12][9]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[12][12]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[12][12]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[12][16]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[12][16]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[12][23]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[12][23]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[13][0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[13][0]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[13][1]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[13][1]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[13][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[13][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[13][12]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[13][12]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[13][17]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[13][17]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[13][21]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[13][21]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[13][31]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[13][31]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[14][1]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[14][1]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[14][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[14][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[14][3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[14][3]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[14][7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[14][7]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[14][12]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[14][12]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[14][16]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[14][16]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[14][20]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[14][20]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[14][23]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[14][23]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[15][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[15][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[15][21]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[15][21]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[15][30]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[15][30]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[16][0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[16][0]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[16][15]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[16][15]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[16][16]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[16][16]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[16][22]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[16][22]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[17][3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[17][3]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[17][5]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[17][5]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[17][9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[17][9]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[17][10]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[17][10]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[18][0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[18][0]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[18][7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[18][7]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[18][21]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[18][21]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[18][31]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[18][31]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[19][5]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[19][5]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[19][9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[19][9]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[19][10]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[19][10]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[19][11]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[19][11]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[19][31]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[19][31]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[20][0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[20][0]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[20][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[20][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[20][3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[20][3]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[20][6]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[20][6]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[20][12]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[20][12]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[20][18]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[20][18]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[20][24]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[20][24]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[20][29]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[20][29]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[21][0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[21][0]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[21][1]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[21][1]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[21][15]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[21][15]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[21][17]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[21][17]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[21][19]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[21][19]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[21][29]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[21][29]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[21][31]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[21][31]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][1]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][1]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][3]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][14]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][14]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][16]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][16]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][20]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][20]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][21]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][21]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][24]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][24]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][25]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][25]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][26]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][26]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][28]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][28]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[22][29]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[22][29]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[23][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[23][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[23][4]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[23][4]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[23][11]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[23][11]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[23][13]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[23][13]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[23][18]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[23][18]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[23][21]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[23][21]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[23][25]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[23][25]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[23][27]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[23][27]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[24][0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[24][0]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[24][1]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[24][1]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[24][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[24][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[24][3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[24][3]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[24][9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[24][9]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[24][14]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[24][14]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[24][25]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[24][25]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[24][29]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[24][29]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[25][1]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[25][1]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[25][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[25][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[25][3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[25][3]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[25][7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[25][7]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[25][12]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[25][12]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[25][13]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[25][13]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[25][15]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[25][15]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[25][19]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[25][19]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[25][24]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[25][24]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[25][25]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[25][25]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[26][8]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[26][8]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[26][9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[26][9]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[26][10]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[26][10]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[26][11]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[26][11]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[26][18]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[26][18]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[26][20]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[26][20]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[27][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[27][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[27][5]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[27][5]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[27][6]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[27][6]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[27][7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[27][7]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[27][14]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[27][14]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[27][17]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[27][17]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[27][19]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[27][19]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[27][21]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[27][21]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[27][25]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[27][25]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[27][31]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[27][31]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[28][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[28][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[28][9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[28][9]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[28][12]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[28][12]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[28][13]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[28][13]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[28][20]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[28][20]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[28][24]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[28][24]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[28][27]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[28][27]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[28][29]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[28][29]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[29][0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[29][0]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[29][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[29][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[29][3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[29][3]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[29][4]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[29][4]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[29][8]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[29][8]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[29][9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[29][9]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[29][10]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[29][10]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[29][11]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[29][11]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[29][20]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[29][20]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[29][31]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[29][31]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][6]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][6]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][8]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][8]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][11]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][11]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][14]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][14]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][16]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][16]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][17]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][17]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][19]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][19]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][20]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][20]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][24]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][24]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][25]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][25]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[30][28]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[30][28]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][0]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][2]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][4]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][4]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][7]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][8]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][8]~DUPLICATE                                                        ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][11]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][11]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][12]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][12]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][15]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][15]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][16]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][16]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][22]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][22]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][23]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][23]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][24]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][24]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][25]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][25]~DUPLICATE                                                       ;                  ;                       ;
; core:CORE_0|regfile:regfile_0|REGS[31][27]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core:CORE_0|regfile:regfile_0|REGS[31][27]~DUPLICATE                                                       ;                  ;                       ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|address_reg_a[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|address_reg_a[0]~DUPLICATE ;                  ;                       ;
; uart_slave:uart_slave_0|delay_count[3]                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|delay_count[3]~DUPLICATE                                                           ;                  ;                       ;
; uart_slave:uart_slave_0|delay_count[4]                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|delay_count[4]~DUPLICATE                                                           ;                  ;                       ;
; uart_slave:uart_slave_0|delay_count[5]                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|delay_count[5]~DUPLICATE                                                           ;                  ;                       ;
; uart_slave:uart_slave_0|delay_count[7]                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|delay_count[7]~DUPLICATE                                                           ;                  ;                       ;
; uart_slave:uart_slave_0|delay_count[9]                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|delay_count[9]~DUPLICATE                                                           ;                  ;                       ;
; uart_slave:uart_slave_0|delay_count[27]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|delay_count[27]~DUPLICATE                                                          ;                  ;                       ;
; uart_slave:uart_slave_0|delay_count[29]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|delay_count[29]~DUPLICATE                                                          ;                  ;                       ;
; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[1]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[1]~DUPLICATE                                                  ;                  ;                       ;
; uart_slave:uart_slave_0|fifo:fifo_0|read_ptr[0]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|fifo:fifo_0|read_ptr[0]~DUPLICATE                                                  ;                  ;                       ;
; uart_slave:uart_slave_0|fifo:fifo_0|read_ptr[1]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|fifo:fifo_0|read_ptr[1]~DUPLICATE                                                  ;                  ;                       ;
; uart_slave:uart_slave_0|fifo:fifo_0|read_ptr[2]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|fifo:fifo_0|read_ptr[2]~DUPLICATE                                                  ;                  ;                       ;
; uart_slave:uart_slave_0|shamnt[0]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|shamnt[0]~DUPLICATE                                                                ;                  ;                       ;
; uart_slave:uart_slave_0|shamnt[2]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_slave:uart_slave_0|shamnt[2]~DUPLICATE                                                                ;                  ;                       ;
+--------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4620 ) ; 0.00 % ( 0 / 4620 )        ; 0.00 % ( 0 / 4620 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4620 ) ; 0.00 % ( 0 / 4620 )        ; 0.00 % ( 0 / 4620 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4620 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/camin/Documents/VanilaCore/RTL/output_files/VanilaCore.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,148 / 32,070        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 2,148                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,411 / 32,070        ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 215                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,625                 ;       ;
;         [c] ALMs used for registers                         ; 571                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 323 / 32,070          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 60 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ;       ;
;         [c] Due to LAB input limits                         ; 53                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 353 / 3,207           ; 11 %  ;
;     -- Logic LABs                                           ; 353                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,735                 ;       ;
;     -- 7 input functions                                    ; 114                   ;       ;
;     -- 6 input functions                                    ; 1,297                 ;       ;
;     -- 5 input functions                                    ; 375                   ;       ;
;     -- 4 input functions                                    ; 359                   ;       ;
;     -- <=3 input functions                                  ; 590                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 344                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,873                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,570 / 64,140        ; 2 %   ;
;         -- Secondary logic registers                        ; 303 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,585                 ;       ;
;         -- Routing optimization registers                   ; 288                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 4 / 499               ; < 1 % ;
;     -- Clock pins                                           ; 0 / 11                ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 260 / 397             ; 65 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,098,048 / 4,065,280 ; 52 %  ;
; Total block memory implementation bits                      ; 2,662,400 / 4,065,280 ; 65 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.5% / 3.5% / 3.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 23.9% / 24.9% / 20.5% ;       ;
; Maximum fan-out                                             ; 2136                  ;       ;
; Highest non-global fan-out                                  ; 1718                  ;       ;
; Total fan-out                                               ; 25387                 ;       ;
; Average fan-out                                             ; 4.86                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2148 / 32070 ( 7 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2148                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2411 / 32070 ( 8 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 215                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1625                  ; 0                              ;
;         [c] ALMs used for registers                         ; 571                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 323 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 60 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 53                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 353 / 3207 ( 11 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 353                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2735                  ; 0                              ;
;     -- 7 input functions                                    ; 114                   ; 0                              ;
;     -- 6 input functions                                    ; 1297                  ; 0                              ;
;     -- 5 input functions                                    ; 375                   ; 0                              ;
;     -- 4 input functions                                    ; 359                   ; 0                              ;
;     -- <=3 input functions                                  ; 590                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 344                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1570 / 64140 ( 2 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 303 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1585                  ; 0                              ;
;         -- Routing optimization registers                   ; 288                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 4                     ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2098048               ; 0                              ;
; Total block memory implementation bits                      ; 2662400               ; 0                              ;
; M10K block                                                  ; 260 / 397 ( 65 % )    ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 29235                 ; 0                              ;
;     -- Registered Connections                               ; 9803                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 3                     ; 0                              ;
;     -- Output Ports                                         ; 1                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk     ; C10   ; 8A       ; 28           ; 81           ; 34           ; 2136                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rst     ; C8    ; 8A       ; 30           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; uart_rx ; D9    ; 8A       ; 30           ; 81           ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; uart_tx ; D10   ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 4 / 80 ( 5 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; rst                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; uart_rx                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ; 472        ; 8A             ; uart_tx                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; uart_tx  ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; rst      ; Incomplete set of assignments ;
; uart_rx  ; Incomplete set of assignments ;
+----------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                              ; Entity Name       ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
; |ZeltaSoC                                    ; 2147.5 (0.5)         ; 2410.0 (0.5)                     ; 322.0 (0.0)                                       ; 59.5 (0.0)                       ; 0.0 (0.0)            ; 2735 (1)            ; 1873 (0)                  ; 0 (0)         ; 2098048           ; 260   ; 0          ; 4    ; 0            ; |ZeltaSoC                                                                                                        ; ZeltaSoC          ; work         ;
;    |console:console_0|                       ; 64.0 (47.7)          ; 64.5 (48.0)                      ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (90)            ; 67 (46)                   ; 0 (0)         ; 448               ; 2     ; 0          ; 0    ; 0            ; |ZeltaSoC|console:console_0                                                                                      ; console           ; work         ;
;       |fifo:fifo_0|                          ; 16.3 (16.3)          ; 16.5 (16.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 21 (21)                   ; 0 (0)         ; 448               ; 2     ; 0          ; 0    ; 0            ; |ZeltaSoC|console:console_0|fifo:fifo_0                                                                          ; fifo              ; work         ;
;          |altsyncram:buffer_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |ZeltaSoC|console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_0                                                  ; altsyncram        ; work         ;
;             |altsyncram_83j1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |ZeltaSoC|console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated                   ; altsyncram_83j1   ; work         ;
;          |altsyncram:buffer_rtl_1|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |ZeltaSoC|console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1                                                  ; altsyncram        ; work         ;
;             |altsyncram_usp1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |ZeltaSoC|console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated                   ; altsyncram_usp1   ; work         ;
;    |core:CORE_0|                             ; 1829.1 (91.3)        ; 2054.6 (85.1)                    ; 281.3 (0.0)                                       ; 55.7 (6.2)                       ; 0.0 (0.0)            ; 2202 (184)          ; 1594 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|core:CORE_0                                                                                            ; core              ; work         ;
;       |alu:alu_0|                            ; 178.5 (178.5)        ; 182.8 (182.8)                    ; 9.0 (9.0)                                         ; 4.7 (4.7)                        ; 0.0 (0.0)            ; 269 (269)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|core:CORE_0|alu:alu_0                                                                                  ; alu               ; work         ;
;       |branch_unit:branch_unit_0|            ; 37.9 (37.9)          ; 38.8 (38.8)                      ; 2.4 (2.4)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|core:CORE_0|branch_unit:branch_unit_0                                                                  ; branch_unit       ; work         ;
;       |control_unit:control_unit_0|          ; 16.3 (16.3)          ; 17.5 (17.5)                      ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (25)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|core:CORE_0|control_unit:control_unit_0                                                                ; control_unit      ; work         ;
;       |fetch_stm:fetch_stm_0|                ; 48.8 (48.8)          ; 50.1 (50.1)                      ; 2.4 (2.4)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 34 (34)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|core:CORE_0|fetch_stm:fetch_stm_0                                                                      ; fetch_stm         ; work         ;
;       |memory_access:memory_access_0|        ; 133.2 (133.2)        ; 142.8 (142.8)                    ; 14.9 (14.9)                                       ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 161 (161)           ; 226 (226)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|core:CORE_0|memory_access:memory_access_0                                                              ; memory_access     ; work         ;
;       |regfile:regfile_0|                    ; 1322.9 (1322.9)      ; 1537.6 (1537.6)                  ; 251.4 (251.4)                                     ; 36.7 (36.7)                      ; 0.0 (0.0)            ; 1478 (1478)         ; 1260 (1260)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|core:CORE_0|regfile:regfile_0                                                                          ; regfile           ; work         ;
;    |cross_bar:cross_bar_0|                   ; 46.6 (46.6)          ; 47.1 (47.1)                      ; 0.9 (0.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 77 (77)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|cross_bar:cross_bar_0                                                                                  ; cross_bar         ; work         ;
;    |debounce:debounce_rst|                   ; 24.5 (24.5)          ; 24.5 (24.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|debounce:debounce_rst                                                                                  ; debounce          ; work         ;
;    |ram_wb:MEMORY_RAM|                       ; 82.8 (0.8)           ; 82.6 (0.8)                       ; 2.6 (0.0)                                         ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 114 (2)             ; 5 (1)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |ZeltaSoC|ram_wb:MEMORY_RAM                                                                                      ; ram_wb            ; work         ;
;       |ram:RAM_0|                            ; 81.6 (0.0)           ; 81.8 (0.0)                       ; 3.0 (0.0)                                         ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 4 (0)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |ZeltaSoC|ram_wb:MEMORY_RAM|ram:RAM_0                                                                            ; ram               ; work         ;
;          |altsyncram:ram_rtl_0|              ; 81.6 (0.0)           ; 81.8 (0.0)                       ; 3.0 (0.0)                                         ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 4 (0)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |ZeltaSoC|ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0                                                       ; altsyncram        ; work         ;
;             |altsyncram_3bf1:auto_generated| ; 81.6 (1.0)           ; 81.8 (1.5)                       ; 3.0 (0.7)                                         ; 2.8 (0.2)                        ; 0.0 (0.0)            ; 112 (0)             ; 4 (4)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |ZeltaSoC|ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated                        ; altsyncram_3bf1   ; work         ;
;                |decode_61a:rden_decode|      ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_61a:rden_decode ; decode_61a        ; work         ;
;                |decode_dla:decode3|          ; 6.5 (6.5)            ; 7.0 (7.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3     ; decode_dla        ; work         ;
;                |mux_ahb:mux2|                ; 72.6 (72.6)          ; 71.3 (71.3)                      ; 1.3 (1.3)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 96 (96)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|mux_ahb:mux2           ; mux_ahb           ; work         ;
;    |timer:timer_0|                           ; 11.1 (11.1)          ; 46.6 (46.6)                      ; 35.6 (35.6)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 97 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|timer:timer_0                                                                                          ; timer             ; work         ;
;    |uart_slave:uart_slave_0|                 ; 66.3 (52.9)          ; 66.7 (53.0)                      ; 0.5 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 126 (97)            ; 77 (58)                   ; 0 (0)         ; 448               ; 2     ; 0          ; 0    ; 0            ; |ZeltaSoC|uart_slave:uart_slave_0                                                                                ; uart_slave        ; work         ;
;       |fifo:fifo_0|                          ; 13.3 (13.3)          ; 13.7 (13.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 19 (19)                   ; 0 (0)         ; 448               ; 2     ; 0          ; 0    ; 0            ; |ZeltaSoC|uart_slave:uart_slave_0|fifo:fifo_0                                                                    ; fifo              ; work         ;
;          |altsyncram:buffer_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |ZeltaSoC|uart_slave:uart_slave_0|fifo:fifo_0|altsyncram:buffer_rtl_0                                            ; altsyncram        ; work         ;
;             |altsyncram_83j1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |ZeltaSoC|uart_slave:uart_slave_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated             ; altsyncram_83j1   ; work         ;
;          |altsyncram:buffer_rtl_1|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |ZeltaSoC|uart_slave:uart_slave_0|fifo:fifo_0|altsyncram:buffer_rtl_1                                            ; altsyncram        ; work         ;
;             |altsyncram_usp1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |ZeltaSoC|uart_slave:uart_slave_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated             ; altsyncram_usp1   ; work         ;
;    |wishbone_arbitrer:wishbone_arbitrer_0|   ; 22.7 (22.7)          ; 23.0 (23.0)                      ; 0.7 (0.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ZeltaSoC|wishbone_arbitrer:wishbone_arbitrer_0                                                                  ; wishbone_arbitrer ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                    ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name    ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; uart_tx ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; uart_rx ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; clk                                             ;                   ;         ;
;      - clk~inputCLKENA0                         ; 0                 ; 0       ;
; rst                                             ;                   ;         ;
;      - debounce:debounce_rst|dff_2~0            ; 0                 ; 0       ;
; uart_rx                                         ;                   ;         ;
;      - uart_slave:uart_slave_0|data[6]          ; 0                 ; 0       ;
;      - uart_slave:uart_slave_0|current_state~18 ; 0                 ; 0       ;
;      - uart_slave:uart_slave_0|current_state~20 ; 0                 ; 0       ;
;      - uart_slave:uart_slave_0|current_state~21 ; 0                 ; 0       ;
;      - uart_slave:uart_slave_0|current_state~22 ; 0                 ; 0       ;
+-------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                     ; Location             ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                                      ; PIN_C10              ; 2133    ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; console:console_0|data[0]~0                                                                                              ; LABCELL_X19_Y66_N3   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; console:console_0|fifo:fifo_0|always0~1                                                                                  ; LABCELL_X19_Y66_N12  ; 7       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; console:console_0|fifo:fifo_0|read_ptr[2]~1                                                                              ; MLABCELL_X15_Y65_N24 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; console:console_0|shamnt[0]~1                                                                                            ; LABCELL_X19_Y70_N24  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|control_unit:control_unit_0|regfile_src[0]~4                                                                 ; LABCELL_X18_Y56_N48  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|fetch_stm:fetch_stm_0|IR[13]~0                                                                               ; LABCELL_X19_Y57_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[0]~2                                                                                ; LABCELL_X12_Y58_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[13]~3                                                                               ; LABCELL_X12_Y58_N12  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[22]~6                                                                               ; LABCELL_X12_Y58_N54  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|fetch_stm:fetch_stm_0|inst_bus.ADR[2]~0                                                                      ; LABCELL_X19_Y57_N51  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|fetch_stm:fetch_stm_0|state.EXEC                                                                             ; FF_X12_Y58_N41       ; 21      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|fetch_stm:fetch_stm_0|state.INC                                                                              ; FF_X12_Y58_N20       ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|fetch_stm:fetch_stm_0|state~7                                                                                ; LABCELL_X12_Y58_N42  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|memory_access:memory_access_0|WideOr2~0                                                                      ; LABCELL_X22_Y53_N27  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|memory_access:memory_access_0|address_reg[23]~0                                                              ; LABCELL_X22_Y55_N42  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|memory_access:memory_access_0|data_1[0]~0                                                                    ; LABCELL_X22_Y53_N42  ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|memory_access:memory_access_0|data_2[14]~0                                                                   ; LABCELL_X22_Y53_N3   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|memory_access:memory_access_0|data_bus_state~13                                                              ; LABCELL_X22_Y53_N39  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|memory_access:memory_access_0|unaligned_ff~0                                                                 ; LABCELL_X19_Y53_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[0][3]~39                                                                              ; LABCELL_X31_Y62_N27  ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[10][19]~28                                                                            ; LABCELL_X33_Y62_N9   ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[11][7]~30                                                                             ; LABCELL_X33_Y62_N15  ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[12][20]~31                                                                            ; MLABCELL_X34_Y61_N30 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[13][3]~33                                                                             ; LABCELL_X31_Y62_N0   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[14][6]~32                                                                             ; MLABCELL_X39_Y63_N30 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[15][6]~34                                                                             ; LABCELL_X33_Y62_N51  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[16][29]~11                                                                            ; LABCELL_X31_Y62_N21  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[17][10]~19                                                                            ; LABCELL_X31_Y62_N3   ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[18][8]~15                                                                             ; MLABCELL_X39_Y63_N51 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[19][7]~23                                                                             ; LABCELL_X35_Y64_N54  ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[1][29]~41                                                                             ; LABCELL_X31_Y62_N24  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[20][10]~12                                                                            ; MLABCELL_X34_Y61_N33 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[21][10]~20                                                                            ; LABCELL_X31_Y62_N39  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[22][27]~16                                                                            ; MLABCELL_X39_Y63_N54 ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[23][18]~24                                                                            ; LABCELL_X33_Y62_N21  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[24][27]~13                                                                            ; LABCELL_X31_Y62_N57  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[25][2]~21                                                                             ; LABCELL_X31_Y62_N36  ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[26][2]~17                                                                             ; MLABCELL_X39_Y63_N48 ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[27][2]~25                                                                             ; LABCELL_X33_Y62_N54  ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[28][2]~14                                                                             ; MLABCELL_X34_Y61_N6  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[29][28]~22                                                                            ; LABCELL_X31_Y62_N42  ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[2][5]~40                                                                              ; LABCELL_X33_Y64_N12  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[30][17]~18                                                                            ; MLABCELL_X39_Y63_N57 ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[31][14]~26                                                                            ; LABCELL_X33_Y62_N3   ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[3][0]~42                                                                              ; LABCELL_X30_Y62_N39  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[4][27]~35                                                                             ; MLABCELL_X34_Y61_N15 ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[5][31]~37                                                                             ; LABCELL_X31_Y62_N18  ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[6][31]~36                                                                             ; LABCELL_X33_Y62_N12  ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[7][31]~38                                                                             ; LABCELL_X33_Y62_N57  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[8][8]~27                                                                              ; LABCELL_X31_Y62_N51  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|regfile:regfile_0|REGS[9][19]~29                                                                             ; LABCELL_X31_Y62_N45  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; debounce:debounce_rst|Equal0~8                                                                                           ; LABCELL_X30_Y71_N54  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; debounce:debounce_rst|dff_2                                                                                              ; FF_X30_Y71_N38       ; 1718    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_61a:rden_decode|w_anode1695w[3]   ; LABCELL_X29_Y50_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_61a:rden_decode|w_anode1746w[3]~0 ; LABCELL_X29_Y50_N39  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_61a:rden_decode|w_anode1768w[3]~0 ; LABCELL_X29_Y50_N21  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_61a:rden_decode|w_anode1779w[3]~0 ; LABCELL_X29_Y50_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1607w[3]~0     ; LABCELL_X29_Y50_N57  ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1624w[3]~0     ; LABCELL_X29_Y50_N12  ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1624w[3]~1     ; LABCELL_X29_Y50_N33  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1634w[3]~0     ; LABCELL_X29_Y50_N15  ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1634w[3]~1     ; LABCELL_X29_Y50_N48  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1644w[3]~0     ; LABCELL_X29_Y50_N24  ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1644w[3]~1     ; LABCELL_X29_Y50_N51  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1654w[3]~0     ; LABCELL_X29_Y50_N3   ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1664w[3]~0     ; LABCELL_X29_Y50_N42  ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1664w[3]~1     ; LABCELL_X29_Y50_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1674w[3]~0     ; LABCELL_X29_Y50_N45  ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|decode_dla:decode3|w_anode1684w[3]~0     ; LABCELL_X29_Y50_N54  ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; timer:timer_0|Decoder0~0                                                                                                 ; MLABCELL_X25_Y53_N3  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; timer:timer_0|Decoder0~1                                                                                                 ; MLABCELL_X25_Y53_N36 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; timer:timer_0|mtime[5]~0                                                                                                 ; MLABCELL_X25_Y53_N39 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_slave:uart_slave_0|data[0]~8                                                                                        ; LABCELL_X22_Y68_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_slave:uart_slave_0|fifo:fifo_0|always0~1                                                                            ; LABCELL_X13_Y68_N18  ; 7       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; uart_slave:uart_slave_0|fifo:fifo_0|read_ptr[1]~1                                                                        ; LABCELL_X13_Y67_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_slave:uart_slave_0|shamnt[0]~1                                                                                      ; LABCELL_X18_Y68_N42  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_C10  ; 2133    ; Global Clock         ; GCLK12           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------+
; Non-Global High Fan-Out Signals       ;
+-----------------------------+---------+
; Name                        ; Fan-Out ;
+-----------------------------+---------+
; debounce:debounce_rst|dff_2 ; 1718    ;
+-----------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                     ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 7            ; 32           ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 224     ; 32                          ; 7                           ; 32                          ; 7                           ; 224                 ; 1           ; 0     ; None                                    ; M10K_X14_Y65_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 7            ; 32           ; 7            ; yes                    ; no                      ; yes                    ; yes                     ; 224     ; 32                          ; 7                           ; 32                          ; 7                           ; 224                 ; 1           ; 0     ; None                                    ; M10K_X14_Y66_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; ram_wb:MEMORY_RAM|ram:RAM_0|altsyncram:ram_rtl_0|altsyncram_3bf1:auto_generated|ALTSYNCRAM            ; AUTO ; Single Port      ; Single Clock ; 65536        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2097152 ; 65536                       ; 32                          ; --                          ; --                          ; 2097152             ; 256         ; 0     ; db/VanilaCore.ram0_ram_6773dc4a.hdl.mif ; M10K_X14_Y39_N0, M10K_X14_Y41_N0, M10K_X5_Y46_N0, M10K_X5_Y44_N0, M10K_X14_Y42_N0, M10K_X5_Y39_N0, M10K_X5_Y41_N0, M10K_X14_Y40_N0, M10K_X14_Y61_N0, M10K_X26_Y73_N0, M10K_X14_Y71_N0, M10K_X14_Y63_N0, M10K_X26_Y63_N0, M10K_X14_Y72_N0, M10K_X14_Y69_N0, M10K_X14_Y74_N0, M10K_X41_Y32_N0, M10K_X38_Y33_N0, M10K_X26_Y33_N0, M10K_X38_Y32_N0, M10K_X26_Y40_N0, M10K_X41_Y31_N0, M10K_X26_Y30_N0, M10K_X41_Y30_N0, M10K_X14_Y31_N0, M10K_X26_Y28_N0, M10K_X5_Y34_N0, M10K_X38_Y26_N0, M10K_X5_Y37_N0, M10K_X14_Y26_N0, M10K_X5_Y40_N0, M10K_X26_Y27_N0, M10K_X26_Y37_N0, M10K_X26_Y54_N0, M10K_X26_Y38_N0, M10K_X14_Y46_N0, M10K_X26_Y34_N0, M10K_X26_Y36_N0, M10K_X14_Y36_N0, M10K_X26_Y43_N0, M10K_X41_Y60_N0, M10K_X41_Y62_N0, M10K_X41_Y58_N0, M10K_X49_Y62_N0, M10K_X49_Y58_N0, M10K_X38_Y58_N0, M10K_X38_Y57_N0, M10K_X41_Y59_N0, M10K_X14_Y57_N0, M10K_X14_Y59_N0, M10K_X14_Y58_N0, M10K_X26_Y52_N0, M10K_X26_Y55_N0, M10K_X14_Y52_N0, M10K_X26_Y56_N0, M10K_X14_Y60_N0, M10K_X38_Y28_N0, M10K_X26_Y32_N0, M10K_X14_Y37_N0, M10K_X14_Y25_N0, M10K_X14_Y24_N0, M10K_X26_Y26_N0, M10K_X14_Y34_N0, M10K_X14_Y28_N0, M10K_X41_Y48_N0, M10K_X41_Y44_N0, M10K_X41_Y46_N0, M10K_X49_Y52_N0, M10K_X49_Y50_N0, M10K_X41_Y40_N0, M10K_X49_Y48_N0, M10K_X49_Y40_N0, M10K_X38_Y43_N0, M10K_X41_Y43_N0, M10K_X49_Y45_N0, M10K_X26_Y53_N0, M10K_X38_Y40_N0, M10K_X49_Y47_N0, M10K_X41_Y45_N0, M10K_X38_Y47_N0, M10K_X26_Y66_N0, M10K_X26_Y67_N0, M10K_X26_Y72_N0, M10K_X38_Y67_N0, M10K_X38_Y59_N0, M10K_X26_Y69_N0, M10K_X26_Y68_N0, M10K_X26_Y71_N0, M10K_X49_Y53_N0, M10K_X38_Y50_N0, M10K_X41_Y51_N0, M10K_X41_Y50_N0, M10K_X49_Y51_N0, M10K_X41_Y49_N0, M10K_X38_Y51_N0, M10K_X49_Y49_N0, M10K_X38_Y30_N0, M10K_X41_Y28_N0, M10K_X41_Y35_N0, M10K_X41_Y34_N0, M10K_X49_Y35_N0, M10K_X26_Y42_N0, M10K_X49_Y36_N0, M10K_X41_Y36_N0, M10K_X41_Y64_N0, M10K_X38_Y62_N0, M10K_X38_Y64_N0, M10K_X38_Y63_N0, M10K_X41_Y65_N0, M10K_X41_Y63_N0, M10K_X38_Y65_N0, M10K_X41_Y61_N0, M10K_X41_Y69_N0, M10K_X41_Y57_N0, M10K_X41_Y66_N0, M10K_X49_Y69_N0, M10K_X49_Y59_N0, M10K_X49_Y60_N0, M10K_X49_Y63_N0, M10K_X49_Y61_N0, M10K_X5_Y43_N0, M10K_X14_Y43_N0, M10K_X5_Y45_N0, M10K_X14_Y45_N0, M10K_X14_Y44_N0, M10K_X5_Y49_N0, M10K_X5_Y50_N0, M10K_X14_Y48_N0, M10K_X38_Y54_N0, M10K_X41_Y56_N0, M10K_X38_Y53_N0, M10K_X41_Y55_N0, M10K_X41_Y54_N0, M10K_X38_Y56_N0, M10K_X41_Y52_N0, M10K_X38_Y52_N0, M10K_X38_Y38_N0, M10K_X49_Y39_N0, M10K_X49_Y43_N0, M10K_X41_Y38_N0, M10K_X38_Y44_N0, M10K_X41_Y47_N0, M10K_X38_Y45_N0, M10K_X38_Y46_N0, M10K_X38_Y55_N0, M10K_X49_Y42_N0, M10K_X49_Y54_N0, M10K_X41_Y53_N0, M10K_X49_Y44_N0, M10K_X49_Y55_N0, M10K_X49_Y56_N0, M10K_X41_Y42_N0, M10K_X38_Y61_N0, M10K_X38_Y73_N0, M10K_X38_Y70_N0, M10K_X41_Y71_N0, M10K_X38_Y71_N0, M10K_X38_Y72_N0, M10K_X26_Y65_N0, M10K_X38_Y68_N0, M10K_X49_Y68_N0, M10K_X49_Y65_N0, M10K_X49_Y73_N0, M10K_X49_Y71_N0, M10K_X38_Y66_N0, M10K_X41_Y73_N0, M10K_X41_Y68_N0, M10K_X26_Y75_N0, M10K_X5_Y52_N0, M10K_X14_Y47_N0, M10K_X5_Y53_N0, M10K_X5_Y47_N0, M10K_X14_Y49_N0, M10K_X5_Y48_N0, M10K_X5_Y51_N0, M10K_X26_Y47_N0, M10K_X49_Y46_N0, M10K_X38_Y27_N0, M10K_X41_Y39_N0, M10K_X38_Y37_N0, M10K_X49_Y28_N0, M10K_X49_Y31_N0, M10K_X41_Y37_N0, M10K_X38_Y31_N0, M10K_X5_Y42_N0, M10K_X14_Y38_N0, M10K_X26_Y51_N0, M10K_X26_Y49_N0, M10K_X5_Y38_N0, M10K_X26_Y50_N0, M10K_X26_Y48_N0, M10K_X26_Y44_N0, M10K_X26_Y31_N0, M10K_X26_Y35_N0, M10K_X14_Y33_N0, M10K_X14_Y29_N0, M10K_X14_Y32_N0, M10K_X26_Y29_N0, M10K_X14_Y30_N0, M10K_X14_Y35_N0, M10K_X41_Y70_N0, M10K_X49_Y66_N0, M10K_X38_Y60_N0, M10K_X49_Y67_N0, M10K_X41_Y72_N0, M10K_X49_Y70_N0, M10K_X38_Y69_N0, M10K_X49_Y57_N0, M10K_X38_Y36_N0, M10K_X38_Y48_N0, M10K_X41_Y33_N0, M10K_X38_Y34_N0, M10K_X38_Y29_N0, M10K_X41_Y29_N0, M10K_X49_Y38_N0, M10K_X49_Y29_N0, M10K_X14_Y70_N0, M10K_X49_Y72_N0, M10K_X26_Y70_N0, M10K_X41_Y67_N0, M10K_X26_Y74_N0, M10K_X14_Y73_N0, M10K_X49_Y64_N0, M10K_X14_Y75_N0, M10K_X38_Y49_N0, M10K_X26_Y45_N0, M10K_X38_Y42_N0, M10K_X26_Y46_N0, M10K_X26_Y39_N0, M10K_X38_Y41_N0, M10K_X26_Y41_N0, M10K_X38_Y39_N0, M10K_X49_Y32_N0, M10K_X49_Y34_N0, M10K_X49_Y33_N0, M10K_X38_Y25_N0, M10K_X41_Y41_N0, M10K_X49_Y27_N0, M10K_X49_Y41_N0, M10K_X38_Y35_N0, M10K_X14_Y53_N0, M10K_X14_Y51_N0, M10K_X5_Y55_N0, M10K_X5_Y54_N0, M10K_X14_Y56_N0, M10K_X14_Y55_N0, M10K_X14_Y50_N0, M10K_X14_Y54_N0, M10K_X26_Y58_N0, M10K_X14_Y62_N0, M10K_X26_Y64_N0, M10K_X26_Y60_N0, M10K_X26_Y57_N0, M10K_X26_Y61_N0, M10K_X26_Y59_N0, M10K_X26_Y62_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; uart_slave:uart_slave_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 7            ; 32           ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 224     ; 32                          ; 7                           ; 32                          ; 7                           ; 224                 ; 1           ; 0     ; None                                    ; M10K_X14_Y67_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; uart_slave:uart_slave_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 7            ; 32           ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 224     ; 32                          ; 7                           ; 32                          ; 7                           ; 224                 ; 1           ; 0     ; None                                    ; M10K_X14_Y68_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+-------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 12,316 / 289,320 ( 4 % ) ;
; C12 interconnects                           ; 257 / 13,420 ( 2 % )     ;
; C2 interconnects                            ; 3,610 / 119,108 ( 3 % )  ;
; C4 interconnects                            ; 2,223 / 56,300 ( 4 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 644 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 1,501 / 84,580 ( 2 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 359 / 12,676 ( 3 % )     ;
; R14/C12 interconnect drivers                ; 432 / 20,720 ( 2 % )     ;
; R3 interconnects                            ; 4,809 / 130,992 ( 4 % )  ;
; R6 interconnects                            ; 7,843 / 266,960 ( 3 % )  ;
; Spine clocks                                ; 7 / 360 ( 2 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 4         ; 0            ; 4         ; 0            ; 0            ; 4         ; 4         ; 0            ; 4         ; 4         ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 4            ; 0         ; 4            ; 4            ; 0         ; 0         ; 4            ; 0         ; 0         ; 4            ; 3            ; 4            ; 4            ; 4            ; 4            ; 3            ; 4            ; 4            ; 4            ; 4            ; 3            ; 4            ; 4            ; 4            ; 4            ; 4            ; 4            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; uart_tx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; uart_rx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; Off                         ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 57.2              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                    ;
+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                 ; Destination Register                                                                                                       ; Delay Added in ns ;
+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------+
; core:CORE_0|memory_access:memory_access_0|data_bus.STB          ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 1.185             ;
; core:CORE_0|fetch_stm:fetch_stm_0|inst_bus.CYC                  ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 1.014             ;
; ram_wb:MEMORY_RAM|ack_s                                         ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 1.002             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[22]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[1]       ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[31]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[19]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[18]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[16]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[20]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[24]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[28]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[27]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[26]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[25]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[14]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[13]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[10]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[9]       ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[7]       ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[17]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[5]       ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[6]       ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[8]       ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[11]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[12]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[23]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[15]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[30]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[2]       ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[3]       ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[0]       ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[4]       ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[21]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[29]      ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.847             ;
; timer:timer_0|ack_s                                             ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.792             ;
; uart_slave:uart_slave_0|ack_s                                   ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.792             ;
; console:console_0|ACK_S                                         ; core:CORE_0|memory_access:memory_access_0|data_valid                                                                       ; 0.792             ;
; console:console_0|fifo:fifo_0|buff_cnt[0]                       ; console:console_0|fifo:fifo_0|buff_cnt[4]                                                                                  ; 0.604             ;
; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[0]                 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                                                                            ; 0.597             ;
; uart_slave:uart_slave_0|fifo:fifo_0|write_ptr[3]                ; uart_slave:uart_slave_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated|ram_block1a5~portb_address_reg0 ; 0.581             ;
; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[1]                 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                                                                            ; 0.571             ;
; console:console_0|fifo:fifo_0|buff_cnt[1]                       ; console:console_0|fifo:fifo_0|buff_cnt[4]                                                                                  ; 0.569             ;
; uart_slave:uart_slave_0|wr                                      ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                                                                            ; 0.569             ;
; uart_slave:uart_slave_0|fifo:fifo_0|write_ptr[0]                ; uart_slave:uart_slave_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated|ram_block1a5~portb_address_reg0 ; 0.413             ;
; uart_slave:uart_slave_0|fifo:fifo_0|write_ptr[1]                ; uart_slave:uart_slave_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated|ram_block1a5~portb_address_reg0 ; 0.413             ;
; uart_slave:uart_slave_0|fifo:fifo_0|write_ptr[2]                ; uart_slave:uart_slave_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated|ram_block1a5~portb_address_reg0 ; 0.413             ;
; console:console_0|fifo:fifo_0|write_ptr[3]                      ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated|ram_block1a6~portb_address_reg0       ; 0.387             ;
; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[3]                 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                                                                            ; 0.362             ;
; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[2]                 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                                                                            ; 0.362             ;
; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                                                                            ; 0.362             ;
; core:CORE_0|control_unit:control_unit_0|load_state.RECIEVE_DATA ; core:CORE_0|control_unit:control_unit_0|regfile_wr                                                                         ; 0.352             ;
; core:CORE_0|fetch_stm:fetch_stm_0|IR[6]                         ; core:CORE_0|control_unit:control_unit_0|regfile_wr                                                                         ; 0.352             ;
; core:CORE_0|fetch_stm:fetch_stm_0|IR[2]                         ; core:CORE_0|control_unit:control_unit_0|regfile_wr                                                                         ; 0.352             ;
; core:CORE_0|control_unit:control_unit_0|regfile_wr              ; core:CORE_0|control_unit:control_unit_0|regfile_wr                                                                         ; 0.352             ;
; core:CORE_0|fetch_stm:fetch_stm_0|IR[5]                         ; core:CORE_0|control_unit:control_unit_0|regfile_wr                                                                         ; 0.352             ;
; core:CORE_0|memory_access:memory_access_0|data_valid            ; core:CORE_0|control_unit:control_unit_0|regfile_wr                                                                         ; 0.352             ;
; console:console_0|fifo:fifo_0|write_ptr[0]                      ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated|ram_block1a6~portb_address_reg0       ; 0.344             ;
; console:console_0|fifo:fifo_0|write_ptr[1]                      ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated|ram_block1a6~portb_address_reg0       ; 0.344             ;
; console:console_0|fifo:fifo_0|write_ptr[2]                      ; console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_0|altsyncram_83j1:auto_generated|ram_block1a6~portb_address_reg0       ; 0.344             ;
; console:console_0|shamnt[2]                                     ; console:console_0|tx                                                                                                       ; 0.343             ;
; uart_slave:uart_slave_0|shamnt[1]                               ; uart_slave:uart_slave_0|shamnt[2]                                                                                          ; 0.342             ;
; console:console_0|fifo:fifo_0|buff_cnt[2]                       ; console:console_0|fifo:fifo_0|buff_cnt[4]                                                                                  ; 0.340             ;
; console:console_0|fifo:fifo_0|buff_cnt[3]                       ; console:console_0|fifo:fifo_0|buff_cnt[4]                                                                                  ; 0.340             ;
; console:console_0|fifo:fifo_0|buff_cnt[4]                       ; console:console_0|fifo:fifo_0|buff_cnt[4]                                                                                  ; 0.340             ;
; core:CORE_0|memory_access:memory_access_0|data_1[31]            ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[31]                                                               ; 0.337             ;
; core:CORE_0|memory_access:memory_access_0|data_2[26]            ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[26]                                                               ; 0.333             ;
; core:CORE_0|memory_access:memory_access_0|data_1[27]            ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[27]                                                               ; 0.332             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[7]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[7]                                                                  ; 0.332             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[15]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[15]                                                                 ; 0.332             ;
; uart_slave:uart_slave_0|shamnt[0]                               ; uart_slave:uart_slave_0|shamnt[2]                                                                                          ; 0.332             ;
; uart_slave:uart_slave_0|current_state.IDDLE                     ; uart_slave:uart_slave_0|current_state.BIT_S                                                                                ; 0.331             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[28]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[28]                                                                 ; 0.330             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[26]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[26]                                                                 ; 0.330             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[24]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[24]                                                                 ; 0.330             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[22]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[22]                                                                 ; 0.330             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[20]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[20]                                                                 ; 0.330             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[18]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[18]                                                                 ; 0.330             ;
; core:CORE_0|memory_access:memory_access_0|data_1[26]            ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[26]                                                               ; 0.329             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[29]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[29]                                                                 ; 0.328             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[31]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[31]                                                                 ; 0.328             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[27]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[27]                                                                 ; 0.328             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[25]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[25]                                                                 ; 0.328             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[19]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[19]                                                                 ; 0.328             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[17]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[17]                                                                 ; 0.328             ;
; uart_slave:uart_slave_0|fifo:fifo_0|read_ptr[0]                 ; uart_slave:uart_slave_0|fifo:fifo_0|read_ptr[2]                                                                            ; 0.328             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[23]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[23]                                                                 ; 0.328             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[21]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[21]                                                                 ; 0.328             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[11]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[22]                                                                 ; 0.322             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[3]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[22]                                                                 ; 0.322             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[13]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[13]                                                                 ; 0.322             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[14]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[14]                                                                 ; 0.314             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[10]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[10]                                                                 ; 0.314             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[6]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[6]                                                                  ; 0.314             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[30]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[30]                                                                 ; 0.314             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[4]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[4]                                                                  ; 0.314             ;
; timer:timer_0|mtime[29]                                         ; core:CORE_0|memory_access:memory_access_0|data_2[29]                                                                       ; 0.311             ;
; console:console_0|current_state.IDDLE                           ; console:console_0|current_state.START                                                                                      ; 0.310             ;
; core:CORE_0|memory_access:memory_access_0|address_reg[16]       ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[16]                                                                 ; 0.309             ;
; core:CORE_0|fetch_stm:fetch_stm_0|PC[16]                        ; core:CORE_0|fetch_stm:fetch_stm_0|PC[16]                                                                                   ; 0.309             ;
+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSXFC5D6F31C6 for design "VanilaCore"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 1890 fanout uses global clock CLKCTRL_G12
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver clk~inputCLKENA0, placed at CLKCTRL_G12
        Info (179012): Refclk input I/O pad clk is placed onto PIN_C10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'VanilaCore.sdc'
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from clk (Rise) to clk (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.170
    Info (332172): Hold clock transfer from clk (Rise) to clk (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.060
    Info (332172): Setup clock transfer from clk (Fall) to clk (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.170
    Info (332172): Hold clock transfer from clk (Fall) to clk (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.060
    Info (332172): Setup clock transfer from clk (Rise) to clk (Fall) has uncertainty 0.020 that is less than the recommended uncertainty 0.170
    Info (332172): Hold clock transfer from clk (Rise) to clk (Fall) has uncertainty 0.020 that is less than the recommended uncertainty 0.060
    Info (332172): Setup clock transfer from clk (Fall) to clk (Fall) has uncertainty 0.020 that is less than the recommended uncertainty 0.170
    Info (332172): Hold clock transfer from clk (Fall) to clk (Fall) has uncertainty 0.020 that is less than the recommended uncertainty 0.060
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000          clk
Info (176235): Finished register packing
    Extra Info (176218): Packed 7 registers into blocks of type Block RAM
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a0 cannot have value "old" when different read and write clocks are used. File: C:/Users/camin/Documents/VanilaCore/core/console.sv Line: 120
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a2 cannot have value "old" when different read and write clocks are used. File: C:/Users/camin/Documents/VanilaCore/core/console.sv Line: 120
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a1 cannot have value "old" when different read and write clocks are used. File: C:/Users/camin/Documents/VanilaCore/core/console.sv Line: 120
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a3 cannot have value "old" when different read and write clocks are used. File: C:/Users/camin/Documents/VanilaCore/core/console.sv Line: 120
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a5 cannot have value "old" when different read and write clocks are used. File: C:/Users/camin/Documents/VanilaCore/core/console.sv Line: 120
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a4 cannot have value "old" when different read and write clocks are used. File: C:/Users/camin/Documents/VanilaCore/core/console.sv Line: 120
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom console:console_0|fifo:fifo_0|altsyncram:buffer_rtl_1|altsyncram_usp1:auto_generated|ram_block1a6 cannot have value "old" when different read and write clocks are used. File: C:/Users/camin/Documents/VanilaCore/core/console.sv Line: 120
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:32
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X22_Y58 to location X32_Y69
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (11888): Total time spent on timing analysis during the Fitter is 6.89 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file C:/Users/camin/Documents/VanilaCore/RTL/output_files/VanilaCore.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 6845 megabytes
    Info: Processing ended: Sun Jan 24 03:25:46 2021
    Info: Elapsed time: 00:01:52
    Info: Total CPU time (on all processors): 00:08:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/camin/Documents/VanilaCore/RTL/output_files/VanilaCore.fit.smsg.


