
提到上芯，我想大多数老封装跟我的状态都差不多，可以闭着眼睛说出上芯工序的工艺流程，也能大差不差的讲出来一些关键的品控指标。但是你要问我们懂不懂上芯，我可以负责任的告诉你：“我就懂个皮毛”。长期的工作经验告诉我，很多东西，听起来懂了，跟总结完后懂了，是两回事！

恰巧在上周碰到了位DIE Bond的资深玩家，闲聊的时候他提到了DIE Bond的8大品控指标，且告诉我可以通用于Flip chip等工艺。flip chip还没来得及去搞懂，先盘一盘这些看似简单的指标在传统封装设计和工艺中的影响是什么！

1. 贴片位置(DIE Placement)：
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250728103023.png)

bond工序线弧间隙、地线打线空间的影响，本工序主要是考量DIE pad 空间是否足够，当然这些需要结合后面要讲的胶量溢出以及贴装位置公差一同考量。

另外一个比较关注芯片贴装位置和公差的便是射频产品，射频产品对于封装所引入寄生参数极其关注，不同的芯片位置会影响键合丝长度继而影响寄生电感，因此在设计方案时，会精确给出产品的贴装位置。

这里顺便说一个之前工作中的一个小的认知不足。一开始我做BD图的时候，关于芯片贴装位置是以上图红色箭头方式标注的，而且也在国内某大型封装厂顺利完成导入，没有任何人质疑过。后来导入另一家有外资成分的企业时，发现他们的BD图标注芯片贴装位置是以芯片上的某pad为基准，给出的解释为wafer saw的切割公差会对芯片参考点造成影响，以pad为基准更为准确。。。虽然我不知道wafer saw具体公差是多少，影响又有多大，但是严谨度显而易见！

2. 芯片贴装角度(DIE Rotation)：
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250728103045.png)
关于芯片的旋转角度，最常见的情况就是为了降低wire bond 线弧的打线难度；有时在DIE和DIE pad尺寸匹配度不好的时候也会通过旋转芯片去尝试解决；另外做光电传感类器件封装的时候，如激光器封装，当光窗的X、Y方向尺寸存在较大差异，或者X、Y方向光的发散角不同时，对于芯片旋转角度及公差可能会比较关注。

3. 胶层厚度(BLT, Bond Line Thickness)：
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250728103113.png)

关于胶层厚度，可说的并不多。一个是考虑对于整体封装厚度方向结构设计的影响；第二就是对于散热的影响，关于散热其实我想说当芯片面积比较大的时候，大家可以忽略胶厚差异对热阻的影响，因为当存在散热压力的时候，用得都是高导热率的银浆，对于大尺寸的芯片，十几um的胶厚差异引起的热阻变化是极小的，实在不放心，以芯片尺寸为传热面积，胶层厚度为传热距离算一下热阻就好了！

另外从工艺角度来讲，不同的胶厚，会影响底部银浆覆盖面积以及推力，这些都是专业的工艺需要搞明白的问题，我们了解个大概就好，别什么饭都想吃！

4. 芯片翘起(DIE Tilt):
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250728103145.png)

这玩意最大的影响就是wire Bonding打线。不才，在刚入行wire bond做OP的时候就遇到过这种鸟事！另外就是光电器件在设计光路传播结构的时候，光学设计工程师经常会向封装工程师要这些信息！




