TimeQuest Timing Analyzer report for operation
Thu Jul 04 14:23:13 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'op_controller:inst|en_count'
 12. Slow Model Setup: 'clk_fpga_50MHz'
 13. Slow Model Setup: 'not_clk_fpga_50MHz'
 14. Slow Model Hold: 'not_clk_fpga_50MHz'
 15. Slow Model Hold: 'clk_fpga_50MHz'
 16. Slow Model Hold: 'op_controller:inst|en_count'
 17. Slow Model Minimum Pulse Width: 'not_clk_fpga_50MHz'
 18. Slow Model Minimum Pulse Width: 'clk_fpga_50MHz'
 19. Slow Model Minimum Pulse Width: 'op_controller:inst|en_count'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'op_controller:inst|en_count'
 30. Fast Model Setup: 'clk_fpga_50MHz'
 31. Fast Model Setup: 'not_clk_fpga_50MHz'
 32. Fast Model Hold: 'not_clk_fpga_50MHz'
 33. Fast Model Hold: 'clk_fpga_50MHz'
 34. Fast Model Hold: 'op_controller:inst|en_count'
 35. Fast Model Minimum Pulse Width: 'not_clk_fpga_50MHz'
 36. Fast Model Minimum Pulse Width: 'clk_fpga_50MHz'
 37. Fast Model Minimum Pulse Width: 'op_controller:inst|en_count'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; operation                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk_fpga_50MHz              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_fpga_50MHz }              ;
; not_clk_fpga_50MHz          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { not_clk_fpga_50MHz }          ;
; op_controller:inst|en_count ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { op_controller:inst|en_count } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                           ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                                          ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; 382.85 MHz ; 382.85 MHz      ; clk_fpga_50MHz     ;                                                               ;
; 509.16 MHz ; 420.17 MHz      ; not_clk_fpga_50MHz ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; op_controller:inst|en_count ; -4.238 ; -4.238        ;
; clk_fpga_50MHz              ; -1.612 ; -15.362       ;
; not_clk_fpga_50MHz          ; -0.964 ; -9.372        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow Model Hold Summary                              ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; not_clk_fpga_50MHz          ; -2.232 ; -14.032       ;
; clk_fpga_50MHz              ; 0.391  ; 0.000         ;
; op_controller:inst|en_count ; 3.494  ; 0.000         ;
+-----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; not_clk_fpga_50MHz          ; -1.380 ; -18.380       ;
; clk_fpga_50MHz              ; -1.380 ; -14.380       ;
; op_controller:inst|en_count ; 0.500  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'op_controller:inst|en_count'                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                 ; Launch Clock       ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+
; -4.238 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.575     ; 2.181      ;
; -4.170 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.575     ; 2.113      ;
; -4.136 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.575     ; 2.079      ;
; -4.135 ; dsf_shiftregister:inst12|speed_register[0]                                              ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.575     ; 2.078      ;
; -4.099 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.575     ; 2.042      ;
; -3.880 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.575     ; 1.823      ;
; -3.849 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.575     ; 1.792      ;
; -3.840 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.575     ; 1.783      ;
; -3.476 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.575     ; 1.419      ;
+--------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_fpga_50MHz'                                                                                                            ;
+--------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+
; -1.612 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.648      ;
; -1.583 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.619      ;
; -1.562 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.598      ;
; -1.544 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.580      ;
; -1.515 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.551      ;
; -1.506 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.542      ;
; -1.494 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.530      ;
; -1.491 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.527      ;
; -1.483 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.519      ;
; -1.462 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.498      ;
; -1.441 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.477      ;
; -1.438 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.474      ;
; -1.427 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.463      ;
; -1.415 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.451      ;
; -1.410 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.446      ;
; -1.407 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.443      ;
; -1.385 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.421      ;
; -1.381 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.417      ;
; -1.378 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.414      ;
; -1.374 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.410      ;
; -1.373 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.409      ;
; -1.367 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.403      ;
; -1.362 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.398      ;
; -1.360 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.396      ;
; -1.359 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.395      ;
; -1.357 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.393      ;
; -1.350 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.386      ;
; -1.347 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.383      ;
; -1.338 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.374      ;
; -1.317 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.353      ;
; -1.306 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.342      ;
; -1.304 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.340      ;
; -1.301 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.337      ;
; -1.292 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.328      ;
; -1.281 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.317      ;
; -1.280 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.316      ;
; -1.278 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.314      ;
; -1.263 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.299      ;
; -1.261 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.297      ;
; -1.236 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.272      ;
; -1.225 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.261      ;
; -1.218 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.254      ;
; -1.203 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.239      ;
; -1.186 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.222      ;
; -1.171 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.207      ;
; -1.094 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.130      ;
; -1.094 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.130      ;
; -1.093 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.129      ;
; -1.076 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.112      ;
; -1.066 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.102      ;
; -1.050 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.086      ;
; -0.997 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.033      ;
; -0.997 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.033      ;
; -0.963 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.999      ;
; -0.940 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.976      ;
; -0.930 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.966      ;
; -0.926 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.962      ;
; -0.922 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.958      ;
; -0.906 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.942      ;
; -0.899 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.935      ;
; -0.884 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.920      ;
; -0.826 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.862      ;
; -0.808 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.844      ;
; -0.806 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.842      ;
; -0.803 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.839      ;
; -0.802 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.838      ;
; -0.801 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.837      ;
; -0.788 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.824      ;
; -0.785 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.821      ;
; -0.780 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.816      ;
; -0.767 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.803      ;
; -0.751 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.787      ;
; -0.751 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.787      ;
; -0.749 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.785      ;
; -0.749 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.785      ;
; -0.720 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.756      ;
; -0.684 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.720      ;
; -0.669 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.705      ;
; -0.669 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.705      ;
; -0.667 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.703      ;
; -0.667 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.703      ;
; -0.654 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.690      ;
; -0.647 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.683      ;
; -0.647 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.683      ;
; -0.645 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.681      ;
; -0.645 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.681      ;
; -0.643 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.679      ;
; -0.643 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.679      ;
; -0.642 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.678      ;
; -0.639 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.675      ;
; -0.638 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.674      ;
; -0.631 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.667      ;
; -0.617 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.653      ;
; -0.616 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.652      ;
; -0.604 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.640      ;
; -0.603 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.639      ;
; -0.554 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.590      ;
; -0.522 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.558      ;
; -0.521 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.557      ;
; -0.517 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.553      ;
+--------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'not_clk_fpga_50MHz'                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock                ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+
; -0.964 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 2.000      ;
; -0.893 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.929      ;
; -0.866 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.902      ;
; -0.822 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.858      ;
; -0.795 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.831      ;
; -0.788 ; op_controller:inst|load                                                                 ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.824      ;
; -0.751 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.787      ;
; -0.744 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.780      ;
; -0.733 ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.769      ;
; -0.732 ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.768      ;
; -0.724 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.760      ;
; -0.680 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.716      ;
; -0.673 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.709      ;
; -0.653 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.689      ;
; -0.638 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.675      ;
; -0.635 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.671      ;
; -0.615 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.652      ;
; -0.609 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.645      ;
; -0.606 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.642      ;
; -0.605 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.641      ;
; -0.603 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.639      ;
; -0.602 ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.638      ;
; -0.602 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.638      ;
; -0.582 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.618      ;
; -0.564 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.600      ;
; -0.532 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.568      ;
; -0.531 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.567      ;
; -0.511 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.547      ;
; -0.506 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.542      ;
; -0.494 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.530      ;
; -0.493 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.529      ;
; -0.489 ; op_controller:inst|rt                                                                   ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.525      ;
; -0.475 ; op_controller:inst|load                                                                 ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; -0.002     ; 1.509      ;
; -0.469 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.505      ;
; -0.462 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.498      ;
; -0.461 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.497      ;
; -0.460 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.496      ;
; -0.450 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.486      ;
; -0.423 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.459      ;
; -0.422 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.458      ;
; -0.320 ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.356      ;
; -0.319 ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.355      ;
; -0.318 ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.354      ;
; -0.246 ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.283      ;
; -0.218 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.254      ;
; -0.207 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.243      ;
; -0.206 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.242      ;
; -0.199 ; op_controller:inst|rt                                                                   ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.234      ;
; -0.102 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.standby                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.138      ;
; -0.098 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.134      ;
; -0.087 ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.123      ;
; -0.076 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.112      ;
; -0.075 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.111      ;
; -0.074 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.110      ;
; -0.065 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.101      ;
; -0.064 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.100      ;
; -0.040 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.076      ;
; -0.039 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.075      ;
; -0.036 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.072      ;
; 0.083  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.953      ;
; 0.240  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; dsf_shiftregister:inst12|speed_register[0]                                              ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.standby                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.657      ;
; 1.619  ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 2.373      ; 1.540      ;
; 1.745  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 2.372      ; 1.413      ;
; 1.745  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 2.372      ; 1.413      ;
; 1.745  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 2.372      ; 1.413      ;
; 1.745  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 2.372      ; 1.413      ;
; 1.745  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 2.372      ; 1.413      ;
; 1.745  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 2.372      ; 1.413      ;
; 1.745  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 2.372      ; 1.413      ;
; 1.745  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 2.372      ; 1.413      ;
; 2.119  ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 2.373      ; 1.540      ;
; 2.245  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 2.372      ; 1.413      ;
; 2.245  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 2.372      ; 1.413      ;
; 2.245  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 2.372      ; 1.413      ;
; 2.245  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 2.372      ; 1.413      ;
; 2.245  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 2.372      ; 1.413      ;
; 2.245  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 2.372      ; 1.413      ;
; 2.245  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 2.372      ; 1.413      ;
; 2.245  ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 2.372      ; 1.413      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'not_clk_fpga_50MHz'                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock                ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+
; -2.232 ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 2.373      ; 0.657      ;
; -1.732 ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 2.373      ; 0.657      ;
; -1.475 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 2.372      ; 1.413      ;
; -1.475 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 2.372      ; 1.413      ;
; -1.475 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 2.372      ; 1.413      ;
; -1.475 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 2.372      ; 1.413      ;
; -1.475 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 2.372      ; 1.413      ;
; -1.475 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 2.372      ; 1.413      ;
; -1.475 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 2.372      ; 1.413      ;
; -1.475 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 2.372      ; 1.413      ;
; -0.975 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 2.372      ; 1.413      ;
; -0.975 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 2.372      ; 1.413      ;
; -0.975 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 2.372      ; 1.413      ;
; -0.975 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 2.372      ; 1.413      ;
; -0.975 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 2.372      ; 1.413      ;
; -0.975 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 2.372      ; 1.413      ;
; -0.975 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 2.372      ; 1.413      ;
; -0.975 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 2.372      ; 1.413      ;
; 0.391  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.standby                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; dsf_shiftregister:inst12|speed_register[0]                                              ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.657      ;
; 0.530  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.796      ;
; 0.687  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.953      ;
; 0.806  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.076      ;
; 0.834  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.101      ;
; 0.844  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.112      ;
; 0.857  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.123      ;
; 0.868  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.134      ;
; 0.872  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.standby                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.138      ;
; 0.917  ; op_controller:inst|load                                                                 ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.183      ;
; 0.969  ; op_controller:inst|rt                                                                   ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; -0.001     ; 1.234      ;
; 0.976  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.242      ;
; 0.977  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.243      ;
; 0.988  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.254      ;
; 1.016  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.001      ; 1.283      ;
; 1.088  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.354      ;
; 1.089  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.355      ;
; 1.090  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.356      ;
; 1.192  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.458      ;
; 1.193  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.459      ;
; 1.196  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.462      ;
; 1.220  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.486      ;
; 1.229  ; op_controller:inst|rt                                                                   ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.495      ;
; 1.230  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.498      ;
; 1.239  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.505      ;
; 1.245  ; op_controller:inst|load                                                                 ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; -0.002     ; 1.509      ;
; 1.263  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.529      ;
; 1.264  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.530      ;
; 1.281  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.547      ;
; 1.301  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.567      ;
; 1.302  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.568      ;
; 1.329  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.595      ;
; 1.334  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.600      ;
; 1.352  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.618      ;
; 1.369  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.635      ;
; 1.372  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.638      ;
; 1.372  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.638      ;
; 1.373  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.639      ;
; 1.379  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.645      ;
; 1.385  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.001      ; 1.652      ;
; 1.405  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.671      ;
; 1.408  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.001      ; 1.675      ;
; 1.423  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.689      ;
; 1.443  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.709      ;
; 1.450  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.716      ;
; 1.494  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.760      ;
; 1.514  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.780      ;
; 1.521  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.787      ;
; 1.565  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.831      ;
; 1.592  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.858      ;
; 1.636  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.902      ;
; 1.663  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.929      ;
; 1.734  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.000      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_fpga_50MHz'                                                                                                            ;
+-------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+
; 0.391 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pulse_box:inst13|trig_pulse ; pulse_box:inst13|trig_pulse ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; pulse_box:inst13|charged    ; pulse_box:inst13|trig_pulse ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.788      ;
; 0.720 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.986      ;
; 0.868 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.134      ;
; 0.881 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.147      ;
; 0.882 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.148      ;
; 0.890 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.156      ;
; 0.890 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.156      ;
; 0.923 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.189      ;
; 0.993 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.259      ;
; 1.051 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.317      ;
; 1.051 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.317      ;
; 1.109 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.375      ;
; 1.117 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.383      ;
; 1.144 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.410      ;
; 1.145 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.411      ;
; 1.145 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.411      ;
; 1.154 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.420      ;
; 1.182 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.448      ;
; 1.209 ; pulse_box:inst13|trig_pulse ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; -0.500       ; 0.000      ; 0.975      ;
; 1.269 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.535      ;
; 1.269 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.535      ;
; 1.270 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.536      ;
; 1.287 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.553      ;
; 1.291 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.557      ;
; 1.292 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.558      ;
; 1.324 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.590      ;
; 1.332 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.598      ;
; 1.373 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.640      ;
; 1.377 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.643      ;
; 1.385 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.651      ;
; 1.386 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.652      ;
; 1.387 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.653      ;
; 1.390 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.656      ;
; 1.398 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.664      ;
; 1.401 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.667      ;
; 1.408 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.674      ;
; 1.409 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.675      ;
; 1.412 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.678      ;
; 1.412 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.678      ;
; 1.413 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.679      ;
; 1.413 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.679      ;
; 1.415 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.681      ;
; 1.415 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.681      ;
; 1.417 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.683      ;
; 1.417 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.683      ;
; 1.418 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.684      ;
; 1.424 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.690      ;
; 1.425 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.691      ;
; 1.426 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.692      ;
; 1.437 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.703      ;
; 1.439 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.705      ;
; 1.439 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.705      ;
; 1.453 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.719      ;
; 1.454 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.720      ;
; 1.454 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.720      ;
; 1.490 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.756      ;
; 1.491 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.757      ;
; 1.494 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.760      ;
; 1.519 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.785      ;
; 1.519 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.785      ;
; 1.521 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.787      ;
; 1.521 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.787      ;
; 1.537 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.803      ;
; 1.550 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.816      ;
; 1.551 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.817      ;
; 1.555 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.821      ;
; 1.571 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.837      ;
; 1.572 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.838      ;
; 1.578 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.844      ;
; 1.596 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.862      ;
; 1.654 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.920      ;
; 1.655 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.921      ;
; 1.666 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.932      ;
; 1.669 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.935      ;
; 1.692 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.958      ;
; 1.693 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.959      ;
; 1.707 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.973      ;
; 1.710 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.976      ;
; 1.725 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.991      ;
; 1.733 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.999      ;
; 1.734 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.000      ;
; 1.767 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.033      ;
; 1.778 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.044      ;
; 1.828 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.094      ;
; 1.863 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.129      ;
; 1.864 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.130      ;
; 1.864 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.130      ;
; 1.956 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.222      ;
; 1.973 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.239      ;
; 1.988 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.254      ;
; 2.006 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.272      ;
; 2.031 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.297      ;
; 2.033 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.299      ;
; 2.050 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.316      ;
; 2.062 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.328      ;
; 2.071 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 2.337      ;
+-------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'op_controller:inst|en_count'                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                 ; Launch Clock       ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+
; 3.494 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.575     ; 1.419      ;
; 3.675 ; dsf_shiftregister:inst12|speed_register[0]                                              ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.575     ; 1.600      ;
; 3.858 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.575     ; 1.783      ;
; 3.867 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.575     ; 1.792      ;
; 3.898 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.575     ; 1.823      ;
; 4.117 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.575     ; 2.042      ;
; 4.154 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.575     ; 2.079      ;
; 4.188 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.575     ; 2.113      ;
; 4.256 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.575     ; 2.181      ;
+-------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'not_clk_fpga_50MHz'                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|en_count                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|en_count                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|led_door                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|led_door                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|load                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|load                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|rt                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|rt                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.hold                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.hold                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.power_engine                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.power_engine                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.set_speed                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.set_speed                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.standby                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.standby                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst12|speed_register[0]|clk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst12|speed_register[0]|clk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|en_count|clk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|en_count|clk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|led_door|clk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|led_door|clk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|load|clk                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|load|clk                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|rt|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|rt|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.hold|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.hold|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.power_engine|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.power_engine|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.set_speed|clk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.set_speed|clk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.standby|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.standby|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz|combout                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz|combout                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz~clkctrl|inclk[0]                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz~clkctrl|inclk[0]                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz~clkctrl|outclk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz~clkctrl|outclk                                                       ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_fpga_50MHz'                                                                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|buz            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|buz            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Fall       ; pulse_box:inst13|charged        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Fall       ; pulse_box:inst13|charged        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst13|charged|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst13|charged|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst13|trig_pulse|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst13|trig_pulse|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|buz|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|buz|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[9]|clk           ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'op_controller:inst|en_count'                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Rise       ; inst8|ls|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Rise       ; inst8|ls|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Rise       ; inst|en_count|regout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Rise       ; inst|en_count|regout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Fall       ; signal_compare:inst8|ls ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Fall       ; signal_compare:inst8|ls ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; eot       ; clk_fpga_50MHz     ; 3.473 ; 3.473 ; Fall       ; clk_fpga_50MHz     ;
; door      ; not_clk_fpga_50MHz ; 3.937 ; 3.937 ; Rise       ; not_clk_fpga_50MHz ;
; enable    ; not_clk_fpga_50MHz ; 1.317 ; 1.317 ; Rise       ; not_clk_fpga_50MHz ;
; local     ; not_clk_fpga_50MHz ; 1.300 ; 1.300 ; Rise       ; not_clk_fpga_50MHz ;
; remote    ; not_clk_fpga_50MHz ; 4.614 ; 4.614 ; Rise       ; not_clk_fpga_50MHz ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; eot       ; clk_fpga_50MHz     ; -2.931 ; -2.931 ; Fall       ; clk_fpga_50MHz     ;
; door      ; not_clk_fpga_50MHz ; -3.707 ; -3.707 ; Rise       ; not_clk_fpga_50MHz ;
; enable    ; not_clk_fpga_50MHz ; -0.401 ; -0.401 ; Rise       ; not_clk_fpga_50MHz ;
; local     ; not_clk_fpga_50MHz ; 0.047  ; 0.047  ; Rise       ; not_clk_fpga_50MHz ;
; remote    ; not_clk_fpga_50MHz ; -3.570 ; -3.570 ; Rise       ; not_clk_fpga_50MHz ;
+-----------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; buzzer     ; clk_fpga_50MHz              ; 5.933 ; 5.933 ; Rise       ; clk_fpga_50MHz              ;
; in0        ; not_clk_fpga_50MHz          ; 6.614 ; 6.614 ; Rise       ; not_clk_fpga_50MHz          ;
; in1        ; not_clk_fpga_50MHz          ; 6.839 ; 6.839 ; Rise       ; not_clk_fpga_50MHz          ;
; led_door   ; not_clk_fpga_50MHz          ; 6.045 ; 6.045 ; Rise       ; not_clk_fpga_50MHz          ;
; in0        ; op_controller:inst|en_count ; 4.164 ;       ; Rise       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ; 4.388 ;       ; Rise       ; op_controller:inst|en_count ;
; duty_cycle ; op_controller:inst|en_count ; 4.390 ; 4.390 ; Fall       ; op_controller:inst|en_count ;
; in0        ; op_controller:inst|en_count ;       ; 4.164 ; Fall       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ;       ; 4.388 ; Fall       ; op_controller:inst|en_count ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; buzzer     ; clk_fpga_50MHz              ; 5.933 ; 5.933 ; Rise       ; clk_fpga_50MHz              ;
; in0        ; not_clk_fpga_50MHz          ; 6.614 ; 6.614 ; Rise       ; not_clk_fpga_50MHz          ;
; in1        ; not_clk_fpga_50MHz          ; 6.839 ; 6.839 ; Rise       ; not_clk_fpga_50MHz          ;
; led_door   ; not_clk_fpga_50MHz          ; 6.045 ; 6.045 ; Rise       ; not_clk_fpga_50MHz          ;
; in0        ; op_controller:inst|en_count ; 4.164 ;       ; Rise       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ; 4.388 ;       ; Rise       ; op_controller:inst|en_count ;
; duty_cycle ; op_controller:inst|en_count ; 4.390 ; 4.390 ; Fall       ; op_controller:inst|en_count ;
; in0        ; op_controller:inst|en_count ;       ; 4.164 ; Fall       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ;       ; 4.388 ; Fall       ; op_controller:inst|en_count ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------+
; Fast Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; op_controller:inst|en_count ; -1.966 ; -1.966        ;
; clk_fpga_50MHz              ; -0.176 ; -0.809        ;
; not_clk_fpga_50MHz          ; 0.099  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast Model Hold Summary                              ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; not_clk_fpga_50MHz          ; -1.371 ; -9.163        ;
; clk_fpga_50MHz              ; 0.215  ; 0.000         ;
; op_controller:inst|en_count ; 2.234  ; 0.000         ;
+-----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; not_clk_fpga_50MHz          ; -1.380 ; -18.380       ;
; clk_fpga_50MHz              ; -1.380 ; -14.380       ;
; op_controller:inst|en_count ; 0.500  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'op_controller:inst|en_count'                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                 ; Launch Clock       ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+
; -1.966 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.085     ; 0.979      ;
; -1.946 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.085     ; 0.959      ;
; -1.930 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.085     ; 0.943      ;
; -1.913 ; dsf_shiftregister:inst12|speed_register[0]                                              ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.085     ; 0.926      ;
; -1.899 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.085     ; 0.912      ;
; -1.811 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.085     ; 0.824      ;
; -1.800 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.085     ; 0.813      ;
; -1.793 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.085     ; 0.806      ;
; -1.636 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; 0.500        ; -1.085     ; 0.649      ;
+--------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_fpga_50MHz'                                                                                                            ;
+--------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+
; -0.176 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.208      ;
; -0.173 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.204      ;
; -0.152 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.184      ;
; -0.143 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.175      ;
; -0.140 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.171      ;
; -0.133 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.164      ;
; -0.124 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.157      ;
; -0.121 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.153      ;
; -0.119 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.151      ;
; -0.115 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.147      ;
; -0.100 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.131      ;
; -0.100 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.133      ;
; -0.094 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.127      ;
; -0.091 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.123      ;
; -0.082 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.114      ;
; -0.081 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.113      ;
; -0.079 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.111      ;
; -0.078 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.110      ;
; -0.076 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.107      ;
; -0.070 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.103      ;
; -0.063 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.096      ;
; -0.060 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.092      ;
; -0.055 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.087      ;
; -0.051 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.083      ;
; -0.050 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.082      ;
; -0.047 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.078      ;
; -0.045 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.077      ;
; -0.036 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.067      ;
; -0.033 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.066      ;
; -0.026 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.059      ;
; -0.026 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.058      ;
; -0.018 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.050      ;
; -0.012 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 1.044      ;
; -0.009 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.040      ;
; -0.008 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.039      ;
; -0.007 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.038      ;
; 0.001  ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.030      ;
; 0.004  ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 1.029      ;
; 0.007  ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.024      ;
; 0.031  ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 1.000      ;
; 0.047  ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.984      ;
; 0.053  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.979      ;
; 0.055  ; pulse_box:inst13|trig_pulse ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.500        ; -0.001     ; 0.476      ;
; 0.059  ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.972      ;
; 0.059  ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.972      ;
; 0.062  ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.969      ;
; 0.074  ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.957      ;
; 0.078  ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.953      ;
; 0.105  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.928      ;
; 0.107  ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.925      ;
; 0.114  ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.918      ;
; 0.115  ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.917      ;
; 0.118  ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.914      ;
; 0.122  ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.911      ;
; 0.125  ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.908      ;
; 0.136  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.897      ;
; 0.137  ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.896      ;
; 0.140  ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.893      ;
; 0.142  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.891      ;
; 0.150  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.882      ;
; 0.151  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.881      ;
; 0.177  ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.855      ;
; 0.186  ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.846      ;
; 0.186  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.847      ;
; 0.187  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.845      ;
; 0.191  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.841      ;
; 0.192  ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.840      ;
; 0.201  ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.831      ;
; 0.209  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.823      ;
; 0.211  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.821      ;
; 0.211  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.821      ;
; 0.212  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.820      ;
; 0.214  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.818      ;
; 0.218  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.813      ;
; 0.220  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.811      ;
; 0.220  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.811      ;
; 0.221  ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.811      ;
; 0.221  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.810      ;
; 0.222  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.809      ;
; 0.222  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.809      ;
; 0.223  ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.808      ;
; 0.244  ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.788      ;
; 0.252  ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.781      ;
; 0.253  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.779      ;
; 0.255  ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.778      ;
; 0.255  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.777      ;
; 0.255  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.777      ;
; 0.256  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.776      ;
; 0.257  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.775      ;
; 0.258  ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.774      ;
; 0.259  ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.773      ;
; 0.259  ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.773      ;
; 0.268  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.765      ;
; 0.268  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.765      ;
; 0.268  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.765      ;
; 0.268  ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.765      ;
; 0.269  ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.764      ;
+--------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'not_clk_fpga_50MHz'                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock                ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+
; 0.099 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.933      ;
; 0.134 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.898      ;
; 0.149 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.883      ;
; 0.169 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.863      ;
; 0.184 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.848      ;
; 0.193 ; op_controller:inst|load                                                                 ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.839      ;
; 0.204 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.828      ;
; 0.219 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.813      ;
; 0.223 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.809      ;
; 0.225 ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.807      ;
; 0.226 ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.806      ;
; 0.239 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.793      ;
; 0.250 ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.782      ;
; 0.254 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.778      ;
; 0.258 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.774      ;
; 0.261 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.772      ;
; 0.271 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.761      ;
; 0.272 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.760      ;
; 0.273 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.759      ;
; 0.274 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.758      ;
; 0.274 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.759      ;
; 0.289 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.743      ;
; 0.292 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.740      ;
; 0.293 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.739      ;
; 0.308 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.724      ;
; 0.313 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.719      ;
; 0.324 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.708      ;
; 0.325 ; op_controller:inst|load                                                                 ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; -0.002     ; 0.705      ;
; 0.327 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.705      ;
; 0.328 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.704      ;
; 0.329 ; op_controller:inst|rt                                                                   ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.703      ;
; 0.331 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.701      ;
; 0.343 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.689      ;
; 0.343 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.689      ;
; 0.362 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.670      ;
; 0.363 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.669      ;
; 0.368 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.664      ;
; 0.378 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.654      ;
; 0.378 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.654      ;
; 0.399 ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.633      ;
; 0.400 ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.632      ;
; 0.401 ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.631      ;
; 0.421 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.611      ;
; 0.429 ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.001      ; 0.604      ;
; 0.436 ; op_controller:inst|rt                                                                   ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; -0.001     ; 0.595      ;
; 0.437 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.595      ;
; 0.440 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.592      ;
; 0.488 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.standby                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.544      ;
; 0.491 ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.541      ;
; 0.492 ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.540      ;
; 0.499 ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.533      ;
; 0.502 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.530      ;
; 0.503 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.529      ;
; 0.508 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.524      ;
; 0.516 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.516      ;
; 0.516 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.515      ;
; 0.567 ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.465      ;
; 0.637 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; dsf_shiftregister:inst12|speed_register[0]                                              ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.standby                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 1.000        ; 0.000      ; 0.367      ;
; 1.354 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 1.444      ; 0.763      ;
; 1.354 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 1.444      ; 0.763      ;
; 1.354 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 1.444      ; 0.763      ;
; 1.354 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 1.444      ; 0.763      ;
; 1.354 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 1.444      ; 0.763      ;
; 1.354 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 1.444      ; 0.763      ;
; 1.354 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 1.444      ; 0.763      ;
; 1.354 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 1.444      ; 0.763      ;
; 1.382 ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.500        ; 1.445      ; 0.736      ;
; 1.854 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 1.444      ; 0.763      ;
; 1.854 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 1.444      ; 0.763      ;
; 1.854 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 1.444      ; 0.763      ;
; 1.854 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 1.444      ; 0.763      ;
; 1.854 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 1.444      ; 0.763      ;
; 1.854 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 1.444      ; 0.763      ;
; 1.854 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 1.444      ; 0.763      ;
; 1.854 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 1.444      ; 0.763      ;
; 1.882 ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 1.000        ; 1.445      ; 0.736      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'not_clk_fpga_50MHz'                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock                ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+
; -1.371 ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 1.445      ; 0.367      ;
; -0.974 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 1.444      ; 0.763      ;
; -0.974 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 1.444      ; 0.763      ;
; -0.974 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 1.444      ; 0.763      ;
; -0.974 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 1.444      ; 0.763      ;
; -0.974 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 1.444      ; 0.763      ;
; -0.974 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 1.444      ; 0.763      ;
; -0.974 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 1.444      ; 0.763      ;
; -0.974 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; 0.000        ; 1.444      ; 0.763      ;
; -0.871 ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count                                                             ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 1.445      ; 0.367      ;
; -0.474 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 1.444      ; 0.763      ;
; -0.474 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 1.444      ; 0.763      ;
; -0.474 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 1.444      ; 0.763      ;
; -0.474 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 1.444      ; 0.763      ;
; -0.474 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 1.444      ; 0.763      ;
; -0.474 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 1.444      ; 0.763      ;
; -0.474 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 1.444      ; 0.763      ;
; -0.474 ; op_controller:inst|en_count                                                             ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; op_controller:inst|en_count ; not_clk_fpga_50MHz ; -0.500       ; 1.444      ; 0.763      ;
; 0.215  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.standby                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; dsf_shiftregister:inst12|speed_register[0]                                              ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.395      ;
; 0.313  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.465      ;
; 0.363  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.516      ;
; 0.372  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.524      ;
; 0.377  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.530      ;
; 0.381  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.533      ;
; 0.388  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.540      ;
; 0.389  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.541      ;
; 0.392  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.standby                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.544      ;
; 0.403  ; op_controller:inst|load                                                                 ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.555      ;
; 0.440  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.592      ;
; 0.443  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.595      ;
; 0.444  ; op_controller:inst|rt                                                                   ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.595      ;
; 0.451  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.604      ;
; 0.459  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.power_engine                                        ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.611      ;
; 0.479  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.631      ;
; 0.480  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.632      ;
; 0.481  ; op_controller:inst|state_controller.power_engine                                        ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.633      ;
; 0.502  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.654      ;
; 0.512  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.664      ;
; 0.517  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.670      ;
; 0.537  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.689      ;
; 0.537  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.689      ;
; 0.549  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; op_controller:inst|rt                                                                   ; op_controller:inst|rt                                                                   ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.702      ;
; 0.552  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.705      ;
; 0.555  ; op_controller:inst|load                                                                 ; dsf_shiftregister:inst12|speed_register[0]                                              ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; -0.002     ; 0.705      ;
; 0.556  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.708      ;
; 0.572  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.724      ;
; 0.587  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.740      ;
; 0.591  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.743      ;
; 0.603  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.hold                                                ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.755      ;
; 0.606  ; op_controller:inst|state_controller.set_speed                                           ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.759      ;
; 0.606  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.759      ;
; 0.619  ; op_controller:inst|state_controller.hold                                                ; op_controller:inst|load                                                                 ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.772      ;
; 0.622  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.774      ;
; 0.626  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.778      ;
; 0.630  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|en_count                                                             ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.782      ;
; 0.633  ; op_controller:inst|state_controller.standby                                             ; op_controller:inst|state_controller.set_speed                                           ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.785      ;
; 0.641  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.793      ;
; 0.657  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.809      ;
; 0.661  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.813      ;
; 0.676  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.828      ;
; 0.696  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.848      ;
; 0.711  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.863      ;
; 0.731  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.883      ;
; 0.746  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.898      ;
; 0.781  ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.933      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_fpga_50MHz'                                                                                                            ;
+-------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+
; 0.215 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pulse_box:inst13|trig_pulse ; pulse_box:inst13|trig_pulse ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; pulse_box:inst13|charged    ; pulse_box:inst13|trig_pulse ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.395      ;
; 0.353 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.505      ;
; 0.405 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.558      ;
; 0.410 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.562      ;
; 0.412 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.564      ;
; 0.421 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.574      ;
; 0.479 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.632      ;
; 0.479 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.632      ;
; 0.487 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.639      ;
; 0.491 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.643      ;
; 0.503 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.658      ;
; 0.516 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.668      ;
; 0.544 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.696      ;
; 0.564 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.719      ;
; 0.567 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.720      ;
; 0.573 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.725      ;
; 0.599 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.754      ;
; 0.606 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.758      ;
; 0.610 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.763      ;
; 0.611 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.764      ;
; 0.612 ; dsf_timer:inst14|buz        ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.765      ;
; 0.617 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.770      ;
; 0.621 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.773      ;
; 0.621 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.773      ;
; 0.621 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.775      ;
; 0.624 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.776      ;
; 0.625 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.778      ;
; 0.625 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.777      ;
; 0.625 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.777      ;
; 0.625 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.778      ;
; 0.625 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.778      ;
; 0.627 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.779      ;
; 0.628 ; dsf_timer:inst14|counter[3] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.781      ;
; 0.633 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.785      ;
; 0.636 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.788      ;
; 0.657 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.808      ;
; 0.658 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.809      ;
; 0.658 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.809      ;
; 0.659 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.810      ;
; 0.660 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.811      ;
; 0.660 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.811      ;
; 0.662 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.813      ;
; 0.666 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.818      ;
; 0.667 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.819      ;
; 0.667 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.821      ;
; 0.671 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.823      ;
; 0.679 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.831      ;
; 0.688 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.840      ;
; 0.694 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.847      ;
; 0.694 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; dsf_timer:inst14|counter[8] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.848      ;
; 0.703 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.855      ;
; 0.729 ; dsf_timer:inst14|counter[9] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.881      ;
; 0.733 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.885      ;
; 0.738 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.891      ;
; 0.739 ; dsf_timer:inst14|counter[7] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.892      ;
; 0.740 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.893      ;
; 0.740 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.893      ;
; 0.740 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.893      ;
; 0.743 ; dsf_timer:inst14|counter[5] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.896      ;
; 0.752 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[7] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.903      ;
; 0.755 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[9] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.908      ;
; 0.755 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[6] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.908      ;
; 0.755 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[0] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.908      ;
; 0.758 ; dsf_timer:inst14|counter[4] ; dsf_timer:inst14|counter[1] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.001      ; 0.911      ;
; 0.773 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 0.925      ;
; 0.785 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[8] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.936      ;
; 0.818 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.969      ;
; 0.821 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.972      ;
; 0.821 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.972      ;
; 0.825 ; pulse_box:inst13|trig_pulse ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; -0.500       ; -0.001     ; 0.476      ;
; 0.833 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 0.984      ;
; 0.849 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 1.000      ;
; 0.873 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 1.024      ;
; 0.879 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|buz        ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 1.030      ;
; 0.887 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[4] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 1.038      ;
; 0.888 ; dsf_timer:inst14|counter[6] ; dsf_timer:inst14|counter[2] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 1.039      ;
; 0.889 ; dsf_timer:inst14|counter[0] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 1.040      ;
; 0.892 ; dsf_timer:inst14|counter[2] ; dsf_timer:inst14|counter[3] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; 0.000      ; 1.044      ;
; 0.916 ; dsf_timer:inst14|counter[1] ; dsf_timer:inst14|counter[5] ; clk_fpga_50MHz ; clk_fpga_50MHz ; 0.000        ; -0.001     ; 1.067      ;
+-------+-----------------------------+-----------------------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'op_controller:inst|en_count'                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                 ; Launch Clock       ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+
; 2.234 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.085     ; 0.649      ;
; 2.314 ; dsf_shiftregister:inst12|speed_register[0]                                              ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.085     ; 0.729      ;
; 2.391 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.085     ; 0.806      ;
; 2.398 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.085     ; 0.813      ;
; 2.409 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.085     ; 0.824      ;
; 2.497 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.085     ; 0.912      ;
; 2.528 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.085     ; 0.943      ;
; 2.544 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.085     ; 0.959      ;
; 2.564 ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ; signal_compare:inst8|ls ; not_clk_fpga_50MHz ; op_controller:inst|en_count ; -0.500       ; -1.085     ; 0.979      ;
+-------+-----------------------------------------------------------------------------------------+-------------------------+--------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'not_clk_fpga_50MHz'                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; dsf_shiftregister:inst12|speed_register[0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; lpm_counter0:inst17|lpm_counter:LPM_COUNTER_component|cntr_j9i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|en_count                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|en_count                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|led_door                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|led_door                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|load                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|load                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|rt                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|rt                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.hold                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.hold                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.power_engine                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.power_engine                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.set_speed                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.set_speed                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.standby                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; op_controller:inst|state_controller.standby                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst12|speed_register[0]|clk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst12|speed_register[0]|clk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst17|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|en_count|clk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|en_count|clk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|led_door|clk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|led_door|clk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|load|clk                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|load|clk                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|rt|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|rt|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.hold|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.hold|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.power_engine|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.power_engine|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.set_speed|clk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.set_speed|clk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.standby|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; inst|state_controller.standby|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz|combout                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz|combout                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz~clkctrl|inclk[0]                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz~clkctrl|inclk[0]                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz~clkctrl|outclk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; not_clk_fpga_50MHz ; Rise       ; not_clk_fpga_50MHz~clkctrl|outclk                                                       ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_fpga_50MHz'                                                                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|buz            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|buz            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; dsf_timer:inst14|counter[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Fall       ; pulse_box:inst13|charged        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Fall       ; pulse_box:inst13|charged        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fpga_50MHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Fall       ; pulse_box:inst13|trig_pulse     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; clk_fpga_50MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst13|charged|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst13|charged|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst13|trig_pulse|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst13|trig_pulse|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|buz|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|buz|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga_50MHz ; Rise       ; inst14|counter[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga_50MHz ; Rise       ; inst14|counter[9]|clk           ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'op_controller:inst|en_count'                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Rise       ; inst8|ls|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Rise       ; inst8|ls|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Rise       ; inst|en_count|regout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Rise       ; inst|en_count|regout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; op_controller:inst|en_count ; Fall       ; signal_compare:inst8|ls ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; op_controller:inst|en_count ; Fall       ; signal_compare:inst8|ls ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; eot       ; clk_fpga_50MHz     ; 1.954 ; 1.954 ; Fall       ; clk_fpga_50MHz     ;
; door      ; not_clk_fpga_50MHz ; 2.133 ; 2.133 ; Rise       ; not_clk_fpga_50MHz ;
; enable    ; not_clk_fpga_50MHz ; 0.339 ; 0.339 ; Rise       ; not_clk_fpga_50MHz ;
; local     ; not_clk_fpga_50MHz ; 0.313 ; 0.313 ; Rise       ; not_clk_fpga_50MHz ;
; remote    ; not_clk_fpga_50MHz ; 2.420 ; 2.420 ; Rise       ; not_clk_fpga_50MHz ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; eot       ; clk_fpga_50MHz     ; -1.696 ; -1.696 ; Fall       ; clk_fpga_50MHz     ;
; door      ; not_clk_fpga_50MHz ; -2.013 ; -2.013 ; Rise       ; not_clk_fpga_50MHz ;
; enable    ; not_clk_fpga_50MHz ; -0.015 ; -0.015 ; Rise       ; not_clk_fpga_50MHz ;
; local     ; not_clk_fpga_50MHz ; 0.259  ; 0.259  ; Rise       ; not_clk_fpga_50MHz ;
; remote    ; not_clk_fpga_50MHz ; -1.953 ; -1.953 ; Rise       ; not_clk_fpga_50MHz ;
+-----------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; buzzer     ; clk_fpga_50MHz              ; 3.320 ; 3.320 ; Rise       ; clk_fpga_50MHz              ;
; in0        ; not_clk_fpga_50MHz          ; 3.679 ; 3.679 ; Rise       ; not_clk_fpga_50MHz          ;
; in1        ; not_clk_fpga_50MHz          ; 3.780 ; 3.780 ; Rise       ; not_clk_fpga_50MHz          ;
; led_door   ; not_clk_fpga_50MHz          ; 3.429 ; 3.429 ; Rise       ; not_clk_fpga_50MHz          ;
; in0        ; op_controller:inst|en_count ; 2.159 ;       ; Rise       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ; 2.284 ;       ; Rise       ; op_controller:inst|en_count ;
; duty_cycle ; op_controller:inst|en_count ; 2.257 ; 2.257 ; Fall       ; op_controller:inst|en_count ;
; in0        ; op_controller:inst|en_count ;       ; 2.159 ; Fall       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ;       ; 2.284 ; Fall       ; op_controller:inst|en_count ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; buzzer     ; clk_fpga_50MHz              ; 3.320 ; 3.320 ; Rise       ; clk_fpga_50MHz              ;
; in0        ; not_clk_fpga_50MHz          ; 3.679 ; 3.679 ; Rise       ; not_clk_fpga_50MHz          ;
; in1        ; not_clk_fpga_50MHz          ; 3.780 ; 3.780 ; Rise       ; not_clk_fpga_50MHz          ;
; led_door   ; not_clk_fpga_50MHz          ; 3.429 ; 3.429 ; Rise       ; not_clk_fpga_50MHz          ;
; in0        ; op_controller:inst|en_count ; 2.159 ;       ; Rise       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ; 2.284 ;       ; Rise       ; op_controller:inst|en_count ;
; duty_cycle ; op_controller:inst|en_count ; 2.257 ; 2.257 ; Fall       ; op_controller:inst|en_count ;
; in0        ; op_controller:inst|en_count ;       ; 2.159 ; Fall       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ;       ; 2.284 ; Fall       ; op_controller:inst|en_count ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+------------------------------+---------+---------+----------+---------+---------------------+
; Clock                        ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack             ; -4.238  ; -2.232  ; N/A      ; N/A     ; -1.380              ;
;  clk_fpga_50MHz              ; -1.612  ; 0.215   ; N/A      ; N/A     ; -1.380              ;
;  not_clk_fpga_50MHz          ; -0.964  ; -2.232  ; N/A      ; N/A     ; -1.380              ;
;  op_controller:inst|en_count ; -4.238  ; 2.234   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS              ; -28.972 ; -14.032 ; 0.0      ; 0.0     ; -32.76              ;
;  clk_fpga_50MHz              ; -15.362 ; 0.000   ; N/A      ; N/A     ; -14.380             ;
;  not_clk_fpga_50MHz          ; -9.372  ; -14.032 ; N/A      ; N/A     ; -18.380             ;
;  op_controller:inst|en_count ; -4.238  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+------------------------------+---------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; eot       ; clk_fpga_50MHz     ; 3.473 ; 3.473 ; Fall       ; clk_fpga_50MHz     ;
; door      ; not_clk_fpga_50MHz ; 3.937 ; 3.937 ; Rise       ; not_clk_fpga_50MHz ;
; enable    ; not_clk_fpga_50MHz ; 1.317 ; 1.317 ; Rise       ; not_clk_fpga_50MHz ;
; local     ; not_clk_fpga_50MHz ; 1.300 ; 1.300 ; Rise       ; not_clk_fpga_50MHz ;
; remote    ; not_clk_fpga_50MHz ; 4.614 ; 4.614 ; Rise       ; not_clk_fpga_50MHz ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; eot       ; clk_fpga_50MHz     ; -1.696 ; -1.696 ; Fall       ; clk_fpga_50MHz     ;
; door      ; not_clk_fpga_50MHz ; -2.013 ; -2.013 ; Rise       ; not_clk_fpga_50MHz ;
; enable    ; not_clk_fpga_50MHz ; -0.015 ; -0.015 ; Rise       ; not_clk_fpga_50MHz ;
; local     ; not_clk_fpga_50MHz ; 0.259  ; 0.259  ; Rise       ; not_clk_fpga_50MHz ;
; remote    ; not_clk_fpga_50MHz ; -1.953 ; -1.953 ; Rise       ; not_clk_fpga_50MHz ;
+-----------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; buzzer     ; clk_fpga_50MHz              ; 5.933 ; 5.933 ; Rise       ; clk_fpga_50MHz              ;
; in0        ; not_clk_fpga_50MHz          ; 6.614 ; 6.614 ; Rise       ; not_clk_fpga_50MHz          ;
; in1        ; not_clk_fpga_50MHz          ; 6.839 ; 6.839 ; Rise       ; not_clk_fpga_50MHz          ;
; led_door   ; not_clk_fpga_50MHz          ; 6.045 ; 6.045 ; Rise       ; not_clk_fpga_50MHz          ;
; in0        ; op_controller:inst|en_count ; 4.164 ;       ; Rise       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ; 4.388 ;       ; Rise       ; op_controller:inst|en_count ;
; duty_cycle ; op_controller:inst|en_count ; 4.390 ; 4.390 ; Fall       ; op_controller:inst|en_count ;
; in0        ; op_controller:inst|en_count ;       ; 4.164 ; Fall       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ;       ; 4.388 ; Fall       ; op_controller:inst|en_count ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; buzzer     ; clk_fpga_50MHz              ; 3.320 ; 3.320 ; Rise       ; clk_fpga_50MHz              ;
; in0        ; not_clk_fpga_50MHz          ; 3.679 ; 3.679 ; Rise       ; not_clk_fpga_50MHz          ;
; in1        ; not_clk_fpga_50MHz          ; 3.780 ; 3.780 ; Rise       ; not_clk_fpga_50MHz          ;
; led_door   ; not_clk_fpga_50MHz          ; 3.429 ; 3.429 ; Rise       ; not_clk_fpga_50MHz          ;
; in0        ; op_controller:inst|en_count ; 2.159 ;       ; Rise       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ; 2.284 ;       ; Rise       ; op_controller:inst|en_count ;
; duty_cycle ; op_controller:inst|en_count ; 2.257 ; 2.257 ; Fall       ; op_controller:inst|en_count ;
; in0        ; op_controller:inst|en_count ;       ; 2.159 ; Fall       ; op_controller:inst|en_count ;
; in1        ; op_controller:inst|en_count ;       ; 2.284 ; Fall       ; op_controller:inst|en_count ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk_fpga_50MHz              ; clk_fpga_50MHz              ; 151      ; 1        ; 0        ; 2        ;
; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz          ; 74       ; 0        ; 0        ; 0        ;
; op_controller:inst|en_count ; not_clk_fpga_50MHz          ; 10       ; 10       ; 0        ; 0        ;
; not_clk_fpga_50MHz          ; op_controller:inst|en_count ; 0        ; 0        ; 12       ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk_fpga_50MHz              ; clk_fpga_50MHz              ; 151      ; 1        ; 0        ; 2        ;
; not_clk_fpga_50MHz          ; not_clk_fpga_50MHz          ; 74       ; 0        ; 0        ; 0        ;
; op_controller:inst|en_count ; not_clk_fpga_50MHz          ; 10       ; 10       ; 0        ; 0        ;
; not_clk_fpga_50MHz          ; op_controller:inst|en_count ; 0        ; 0        ; 12       ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 04 14:23:10 2019
Info: Command: quartus_sta operation -c operation
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'operation.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name not_clk_fpga_50MHz not_clk_fpga_50MHz
    Info (332105): create_clock -period 1.000 -name clk_fpga_50MHz clk_fpga_50MHz
    Info (332105): create_clock -period 1.000 -name op_controller:inst|en_count op_controller:inst|en_count
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.238        -4.238 op_controller:inst|en_count 
    Info (332119):    -1.612       -15.362 clk_fpga_50MHz 
    Info (332119):    -0.964        -9.372 not_clk_fpga_50MHz 
Info (332146): Worst-case hold slack is -2.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.232       -14.032 not_clk_fpga_50MHz 
    Info (332119):     0.391         0.000 clk_fpga_50MHz 
    Info (332119):     3.494         0.000 op_controller:inst|en_count 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -18.380 not_clk_fpga_50MHz 
    Info (332119):    -1.380       -14.380 clk_fpga_50MHz 
    Info (332119):     0.500         0.000 op_controller:inst|en_count 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.966
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.966        -1.966 op_controller:inst|en_count 
    Info (332119):    -0.176        -0.809 clk_fpga_50MHz 
    Info (332119):     0.099         0.000 not_clk_fpga_50MHz 
Info (332146): Worst-case hold slack is -1.371
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.371        -9.163 not_clk_fpga_50MHz 
    Info (332119):     0.215         0.000 clk_fpga_50MHz 
    Info (332119):     2.234         0.000 op_controller:inst|en_count 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -18.380 not_clk_fpga_50MHz 
    Info (332119):    -1.380       -14.380 clk_fpga_50MHz 
    Info (332119):     0.500         0.000 op_controller:inst|en_count 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 0 megabytes
    Info: Processing ended: Thu Jul 04 14:23:13 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


