(c) Copyright 2012-2016 Xilinx, Inc. All Rights Reserved.
#-----------------------------------------------------------
# Tool version  : sds++ 2016.3 SW Build 1721985 on Nov 29 2016 18:43:52
# Start time    : Mon Jul 03 13:54:22 CEST 2017
# Command line  : sds++ -sds-sys-config linux -sds-proc a9_0 -sds-pf zybo -sds-hw convolution src/convolution.cpp -clkid 2 -sds-end -DTAG= -DBIT= -Wall -Wno-unused-label -Wno-unknown-attributes -O3 -MFsrc/convolution.d -MMD -c ../../src/convolution.cpp -o src/convolution.o
# Log file      : /udd/mcaceres/.workspacesdx/convolution/builds/clk2-O3/_sds/reports/sds_convolution.log
# Journal file  : /udd/mcaceres/.workspacesdx/convolution/builds/clk2-O3/_sds/reports/sds_convolution.jou
# Report file   : /udd/mcaceres/.workspacesdx/convolution/builds/clk2-O3/_sds/reports/sds_convolution.rpt
#-----------------------------------------------------------

High-Level Synthesis
--------------------

  Vivado HLS Report : /udd/mcaceres/.workspacesdx/convolution/builds/clk2-O3/_sds/vhls/convolution/solution/syn/report/convolution_csynth.rpt



================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   8.00|      9.09|        1.00|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +---------+----------+---------+----------+---------+
    |       Latency      |      Interval      | Pipeline|
    |   min   |    max   |   min   |    max   |   Type  |
    +---------+----------+---------+----------+---------+
    |  9720001|  23827393|  9720002|  23827394|   none  |
    +---------+----------+---------+----------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------------------------+---------+----------+---------------+-----------+-----------+-----------+----------+
        |                                       |       Latency      |   Iteration   |  Initiation Interval  |    Trip   |          |
        |               Loop Name               |   min   |    max   |    Latency    |  achieved |   target  |   Count   | Pipelined|
        +---------------------------------------+---------+----------+---------------+-----------+-----------+-----------+----------+
        |- row_col_output                       |  9720000|  23827392| 22500 ~ 55156 |          -|          -|        432|    no    |
        | + zero_output_L                       |       25|        25|              1|          1|          1|         25|    yes   |
        | + input                               |    22360|     55016|   430 ~ 1058  |          -|          -|         52|    no    |
        |  ++ memcpy..input.V                   |      147|       631|             28|          1|          1| 121 ~ 605 |    yes   |
        |  ++ memcpy..weights.V                 |      188|       188|             10|          1|          1|        180|    yes   |
        |  ++ weight_row_tiling_row_tiling_col  |       86|       230|              7|          1|          1|  81 ~ 225 |    yes   |
        | + memcpy.output.V.                    |      106|       106|              8|          1|          1|        100|    yes   |
        +---------------------------------------+---------+----------+---------------+-----------+-----------+-----------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+-------+-------+
|       Name      | BRAM_18K| DSP48E|   FF  |  LUT  |
+-----------------+---------+-------+-------+-------+
|DSP              |        -|     20|      -|      -|
|Expression       |        -|      9|      0|   1247|
|FIFO             |        -|      -|      -|      -|
|Instance         |        2|      -|   1261|   1417|
|Memory           |        9|      -|    800|    130|
|Multiplexer      |        -|      -|      -|    523|
|Register         |        -|      -|   1686|    108|
+-----------------+---------+-------+-------+-------+
|Total            |       11|     29|   3747|   3425|
+-----------------+---------+-------+-------+-------+
|Available        |      120|     80|  35200|  17600|
+-----------------+---------+-------+-------+-------+
|Utilization (%)  |        9|     36|     10|     19|
+-----------------+---------+-------+-------+-------+

+ Detail: 
    * Instance: 
    +--------------------------+------------------------+---------+-------+-----+-----+
    |         Instance         |         Module         | BRAM_18K| DSP48E|  FF | LUT |
    +--------------------------+------------------------+---------+-------+-----+-----+
    |convolution_gmem_m_axi_U  |convolution_gmem_m_axi  |        2|      0|  537|  677|
    |convolution_mux_4Mgi_U4   |convolution_mux_4Mgi    |        0|      0|    0|   16|
    |convolution_urem_JfO_U1   |convolution_urem_JfO    |        0|      0|  467|  467|
    |convolution_urem_KfY_U2   |convolution_urem_KfY    |        0|      0|  140|  140|
    |convolution_urem_Lf8_U3   |convolution_urem_Lf8    |        0|      0|  117|  117|
    +--------------------------+------------------------+---------+-------+-----+-----+
    |Total                     |                        |        2|      0| 1261| 1417|
    +--------------------------+------------------------+---------+-------+-----+-----+

    * DSP48: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |convolution_mac_mNgs_U5   |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U7   |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U9   |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U11  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U13  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U14  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U15  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U16  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U17  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U18  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U19  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U20  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U21  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U22  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U23  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mNgs_U24  |convolution_mac_mNgs  | i0 * i1 + i2 |
    |convolution_mac_mOgC_U6   |convolution_mac_mOgC  | i0 * i1 + i2 |
    |convolution_mac_mOgC_U8   |convolution_mac_mOgC  | i0 * i1 + i2 |
    |convolution_mac_mOgC_U10  |convolution_mac_mOgC  | i0 * i1 + i2 |
    |convolution_mac_mOgC_U12  |convolution_mac_mOgC  | i0 * i1 + i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +-------------------+----------------------+---------+----+----+------+-----+------+-------------+
    |       Memory      |        Module        | BRAM_18K| FF | LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------------------+----------------------+---------+----+----+------+-----+------+-------------+
    |p_input_V_0_0_U    |convolution_p_inpAem  |        1|   0|   0|    66|   16|     1|         1056|
    |p_input_V_1_0_U    |convolution_p_inpAem  |        1|   0|   0|    66|   16|     1|         1056|
    |p_input_V_2_0_U    |convolution_p_inpAem  |        1|   0|   0|    66|   16|     1|         1056|
    |p_input_V_3_0_U    |convolution_p_inpAem  |        1|   0|   0|    66|   16|     1|         1056|
    |p_input_V_4_0_U    |convolution_p_inpAem  |        1|   0|   0|    66|   16|     1|         1056|
    |p_input_V_0_1_U    |convolution_p_inpzec  |        0|  32|  14|    55|   16|     1|          880|
    |p_input_V_1_1_U    |convolution_p_inpzec  |        0|  32|  14|    55|   16|     1|          880|
    |p_input_V_2_1_U    |convolution_p_inpzec  |        0|  32|  14|    55|   16|     1|          880|
    |p_input_V_3_1_U    |convolution_p_inpzec  |        0|  32|  14|    55|   16|     1|          880|
    |p_input_V_4_1_U    |convolution_p_inpzec  |        0|  32|  14|    55|   16|     1|          880|
    |p_output_V_0_U     |convolution_p_outbkb  |        1|   0|   0|    25|   16|     1|          400|
    |p_output_V_1_U     |convolution_p_outbkb  |        1|   0|   0|    25|   16|     1|          400|
    |p_output_V_2_U     |convolution_p_outbkb  |        1|   0|   0|    25|   16|     1|          400|
    |p_output_V_3_U     |convolution_p_outbkb  |        1|   0|   0|    25|   16|     1|          400|
    |p_weights_V_0_0_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_0_1_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_0_2_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_0_3_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_0_4_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_1_0_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_1_1_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_1_2_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_1_3_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_1_4_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_2_0_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_2_1_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_2_2_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_2_3_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_2_4_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_3_0_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_3_1_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_3_2_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_3_3_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    |p_weights_V_3_4_U  |convolution_p_weifYi  |        0|  32|   3|     9|   16|     1|          144|
    +-------------------+----------------------+---------+----+----+------+-----+------+-------------+
    |Total              |                      |        9| 800| 130|   885|  544|    34|        14160|
    +-------------------+----------------------+---------+----+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |bound16_mid1_fu_1806_p2            |     *    |      1|  0|   4|           3|           3|
    |bound_fu_1575_p2                   |     *    |      1|  0|   4|           3|           3|
    |mul4_fu_2400_p2                    |     *    |      1|  0|   2|           7|           6|
    |mul_fu_2249_p2                     |     *    |      1|  0|   0|           8|           7|
    |phitmp2_fu_2163_p2                 |     *    |      1|  0|   0|           9|           8|
    |tmp_21_fu_1919_p2                  |     *    |      1|  0|   3|           6|           6|
    |tmp_31_fu_1877_p2                  |     *    |      1|  0|   0|           7|          15|
    |tmp_41_fu_2110_p2                  |     *    |      1|  0|   0|          15|          10|
    |tmp_43_fu_2118_p2                  |     *    |      1|  0|   0|          12|           8|
    |bound16_mid_fu_1764_p2             |     +    |      0|  0|   6|           6|           6|
    |col1_1_fu_1776_p2                  |     +    |      0|  0|   2|           1|           2|
    |col_1_fu_1663_p2                   |     +    |      0|  0|   4|           3|           4|
    |i_1_fu_2585_p2                     |     +    |      0|  0|   2|           1|           2|
    |indvar_flatten185_op_fu_3272_p2    |     +    |      0|  0|   8|           8|           1|
    |indvar_flatten19_op_fu_2735_p2     |     +    |      0|  0|   6|           1|           6|
    |indvar_flatten61_op_fu_2749_p2     |     +    |      0|  0|   8|           1|           8|
    |indvar_flatten_next2_fu_1587_p2    |     +    |      0|  0|   9|           1|           9|
    |indvar_flatten_next5_fu_2579_p2    |     +    |      0|  0|  10|          10|           1|
    |indvar_flatten_next_fu_1941_p2     |     +    |      0|  0|   5|           5|           1|
    |indvar_next1_fu_3168_p2            |     +    |      0|  0|   7|           7|           1|
    |indvar_next2_fu_2374_p2            |     +    |      0|  0|   8|           8|           1|
    |indvar_next_fu_2195_p2             |     +    |      0|  0|  15|          15|           1|
    |input_V2_sum_fu_2136_p2            |     +    |      0|  0|  32|          32|          32|
    |j_1_fu_2652_p2                     |     +    |      0|  0|   2|           1|           2|
    |l_1_fu_1947_p2                     |     +    |      0|  0|   3|           3|           1|
    |m_1_fu_2015_p2                     |     +    |      0|  0|   3|           3|           1|
    |next_mul1_fu_3194_p2               |     +    |      0|  0|  15|           8|          15|
    |next_mul2_fu_2386_p2               |     +    |      0|  0|  17|           9|          17|
    |next_mul_fu_2206_p2                |     +    |      0|  0|  31|          16|          31|
    |next_urem1_fu_3174_p2              |     +    |      0|  0|   7|           1|           7|
    |next_urem2_fu_2432_p2              |     +    |      0|  0|   8|           8|           1|
    |next_urem_fu_2226_p2               |     +    |      0|  0|  15|          15|           1|
    |output_V6_sum_fu_1925_p2           |     +    |      0|  0|  32|          32|          32|
    |row1_1_fu_1715_p2                  |     +    |      0|  0|   2|           1|           2|
    |row_1_fu_1593_p2                   |     +    |      0|  0|   4|           3|           4|
    |tcc_1_fu_2729_p2                   |     +    |      0|  0|   3|           1|           3|
    |ti1_1_fu_2037_p2                   |     +    |      0|  0|   6|           6|           1|
    |ti_1_fu_3156_p2                    |     +    |      0|  0|   9|           9|           3|
    |tmp_12_fu_2568_p2                  |     +    |      0|  0|   4|           4|           4|
    |tmp_12_mid1_fu_2890_p2             |     +    |      0|  0|   4|           4|           4|
    |tmp_15_fu_2979_p2                  |     +    |      0|  0|   4|           4|           4|
    |tmp_27_fu_1843_p2                  |     +    |      0|  0|  10|          10|          10|
    |tmp_30_fu_1871_p2                  |     +    |      0|  0|   6|          32|          32|
    |tmp_33_fu_1991_p2                  |     +    |      0|  0|   6|           6|           6|
    |tmp_34_fu_2001_p2                  |     +    |      0|  0|   6|           6|           6|
    |tmp_37_fu_2073_p2                  |     +    |      0|  0|  10|          10|          10|
    |tmp_40_fu_2100_p2                  |     +    |      0|  0|   6|          32|          32|
    |tmp_42_fu_2105_p2                  |     +    |      0|  0|  12|          12|          12|
    |tmp_52_fu_3234_p2                  |     +    |      0|  0|   7|           7|           5|
    |tmp_59_fu_2286_p2                  |     +    |      0|  0|   6|           7|           7|
    |tmp_67_fu_2338_p2                  |     +    |      0|  0|   6|           7|           7|
    |tmp_68_fu_2353_p2                  |     +    |      0|  0|   6|           8|           8|
    |tmp_74_fu_2554_p2                  |     +    |      0|  0|   6|           6|           6|
    |tmp_87_fu_2835_p2                  |     +    |      0|  0|   6|          32|          32|
    |tmp_90_fu_2877_p2                  |     +    |      0|  0|   6|           6|           6|
    |tmp_92_fu_2919_p2                  |     +    |      0|  0|   6|           7|           7|
    |tmp_96_fu_2958_p2                  |     +    |      0|  0|   6|           6|           6|
    |tmp_98_fu_3003_p2                  |     +    |      0|  0|   6|           7|           7|
    |tmp_99_fu_3018_p2                  |     +    |      0|  0|   6|           8|           8|
    |to1_1_fu_3267_p2                   |     +    |      0|  0|   6|           6|           1|
    |trr_1_fu_2707_p2                   |     +    |      0|  0|   3|           1|           3|
    |weights_V4_sum_fu_2149_p2          |     +    |      0|  0|  32|          32|          32|
    |bound106_mid2_fu_1910_p2           |     -    |      0|  0|  10|          10|          10|
    |bound44_mid2_fu_1892_p2            |     -    |      0|  0|   8|           8|           8|
    |tmp_24_fu_1833_p2                  |     -    |      0|  0|   9|           9|           9|
    |tmp_29_fu_1865_p2                  |     -    |      0|  0|   6|          32|          32|
    |tmp_36_fu_2063_p2                  |     -    |      0|  0|   9|           9|           9|
    |tmp_39_fu_2094_p2                  |     -    |      0|  0|   6|          32|          32|
    |tmp_4_fu_2124_p2                   |     -    |      0|  0|  10|          10|           9|
    |tmp_5_fu_1543_p2                   |     -    |      0|  0|   4|           3|           4|
    |tmp_5_mid1_fu_1683_p2              |     -    |      0|  0|   5|           5|           4|
    |tmp_64_fu_2310_p2                  |     -    |      0|  0|   6|           8|           8|
    |tmp_73_fu_2540_p2                  |     -    |      0|  0|   5|           5|           5|
    |tmp_80_fu_2783_p2                  |     -    |      0|  0|   5|           5|           5|
    |tmp_82_fu_2807_p2                  |     -    |      0|  0|   6|          32|          32|
    |tmp_95_fu_2949_p2                  |     -    |      0|  0|   6|           8|           8|
    |tmp_fu_1519_p2                     |     -    |      0|  0|   4|           3|           4|
    |tmp_mid1_fu_1613_p2                |     -    |      0|  0|   5|           5|           4|
    |ap_block_state30_io                |    and   |      0|  0|   1|           1|           1|
    |ap_block_state37                   |    and   |      0|  0|   1|           1|           1|
    |ap_block_state41_io                |    and   |      0|  0|   1|           1|           1|
    |ap_block_state48                   |    and   |      0|  0|   1|           1|           1|
    |ap_block_state60_io                |    and   |      0|  0|   1|           1|           1|
    |ap_block_state66                   |    and   |      0|  0|   1|           1|           1|
    |ap_condition_1514                  |    and   |      0|  0|   1|           1|           1|
    |ap_condition_1523                  |    and   |      0|  0|   1|           1|           1|
    |ap_condition_3137                  |    and   |      0|  0|   1|           1|           1|
    |ap_condition_3144                  |    and   |      0|  0|   1|           1|           1|
    |ap_condition_472                   |    and   |      0|  0|   1|           1|           1|
    |exitcond3_mid_fu_1649_p2           |    and   |      0|  0|   1|           1|           1|
    |tmp_83_mid_fu_2622_p2              |    and   |      0|  0|   1|           1|           1|
    |exitcond11_mid_fu_2021_p2          |   icmp   |      0|  0|   2|           3|           1|
    |exitcond1_fu_2368_p2               |   icmp   |      0|  0|   3|           8|           8|
    |exitcond2_fu_1643_p2               |   icmp   |      0|  0|   3|           6|           6|
    |exitcond3_fu_1953_p2               |   icmp   |      0|  0|   2|           3|           3|
    |exitcond4_fu_2628_p2               |   icmp   |      0|  0|   2|           3|           3|
    |exitcond5_fu_2031_p2               |   icmp   |      0|  0|   3|           6|           5|
    |exitcond7_fu_2190_p2               |   icmp   |      0|  0|   6|          15|          15|
    |exitcond_flatten1_fu_1599_p2       |   icmp   |      0|  0|   3|           8|           8|
    |exitcond_flatten21_m_fu_2026_p2    |   icmp   |      0|  0|   3|           6|           1|
    |exitcond_flatten2_fu_1581_p2       |   icmp   |      0|  0|   3|           9|           8|
    |exitcond_flatten3_fu_2591_p2       |   icmp   |      0|  0|   3|           8|           8|
    |exitcond_flatten4_fu_2640_p2       |   icmp   |      0|  0|   3|           6|           6|
    |exitcond_flatten5_fu_2574_p2       |   icmp   |      0|  0|   4|          10|          10|
    |exitcond_flatten_fu_1935_p2        |   icmp   |      0|  0|   2|           5|           4|
    |exitcond_fu_3162_p2                |   icmp   |      0|  0|   3|           7|           6|
    |icmp1_fu_2509_p2                   |   icmp   |      0|  0|   3|           7|           1|
    |icmp_fu_2489_p2                    |   icmp   |      0|  0|   3|           8|           1|
    |tmp_100_fu_2232_p2                 |   icmp   |      0|  0|   6|          15|           7|
    |tmp_101_fu_2438_p2                 |   icmp   |      0|  0|   3|           8|           6|
    |tmp_18_0_2_fu_2495_p2              |   icmp   |      0|  0|   3|           9|           2|
    |tmp_18_0_4_fu_2515_p2              |   icmp   |      0|  0|   3|           9|           3|
    |tmp_1_fu_1529_p2                   |   icmp   |      0|  0|   2|           4|           3|
    |tmp_1_mid1_fu_1623_p2              |   icmp   |      0|  0|   2|           4|           3|
    |tmp_44_fu_3180_p2                  |   icmp   |      0|  0|   3|           7|           5|
    |tmp_48_fu_3222_p2                  |   icmp   |      0|  0|   3|           7|           1|
    |tmp_50_fu_2270_p2                  |   icmp   |      0|  0|   6|          15|           1|
    |tmp_51_fu_3228_p2                  |   icmp   |      0|  0|   3|           7|           6|
    |tmp_54_fu_3248_p2                  |   icmp   |      0|  0|   3|           7|           1|
    |tmp_6_fu_1553_p2                   |   icmp   |      0|  0|   2|           4|           3|
    |tmp_6_mid1_fu_1693_p2              |   icmp   |      0|  0|   2|           4|           3|
    |tmp_71_fu_2380_p2                  |   icmp   |      0|  0|   3|           8|           1|
    |tmp_8_fu_2130_p2                   |   icmp   |      0|  0|   3|           9|           3|
    |ap_enable_pp1                      |    or    |      0|  0|   1|           1|           1|
    |ap_enable_pp2                      |    or    |      0|  0|   1|           1|           1|
    |ap_enable_pp3                      |    or    |      0|  0|   1|           1|           1|
    |ap_enable_pp4                      |    or    |      0|  0|   1|           1|           1|
    |tmp_18_fu_1669_p2                  |    or    |      0|  0|   1|           1|           1|
    |tmp_84_fu_2658_p2                  |    or    |      0|  0|   1|           1|           1|
    |bound16_mid2_fu_1812_p3            |  select  |      0|  0|   6|           1|           6|
    |bound16_mid3_fu_1770_p3            |  select  |      0|  0|   6|           1|           6|
    |col1_cast1_mid2_fu_1782_p3         |  select  |      0|  0|   2|           1|           2|
    |col1_mid_fu_1721_p3                |  select  |      0|  0|   2|           1|           1|
    |col_mid2_fu_1707_p3                |  select  |      0|  0|   4|           1|           4|
    |col_mid_fu_1605_p3                 |  select  |      0|  0|   4|           1|           1|
    |exitcond11_mid1_fu_2633_p3         |  select  |      0|  0|   1|           1|           1|
    |exitcond11_mid2_fu_2700_p3         |  select  |      0|  0|   1|           1|           1|
    |exitcond_flatten21_m_1_fu_2645_p3  |  select  |      0|  0|   1|           1|           1|
    |i_cast7_mid2_fu_2604_p3            |  select  |      0|  0|   2|           1|           2|
    |idx_urem1_fu_3186_p3               |  select  |      0|  0|   7|           1|           7|
    |idx_urem2_fu_2444_p3               |  select  |      0|  0|   8|           1|           8|
    |idx_urem_fu_2238_p3                |  select  |      0|  0|  15|           1|          15|
    |indvar_flatten_next1_fu_3278_p3    |  select  |      0|  0|   8|           1|           1|
    |indvar_flatten_next3_fu_2741_p3    |  select  |      0|  0|   6|           1|           1|
    |indvar_flatten_next4_fu_2755_p3    |  select  |      0|  0|   8|           1|           1|
    |j_cast5_mid2_fu_2680_p3            |  select  |      0|  0|   2|           1|           2|
    |j_mid_fu_2596_p3                   |  select  |      0|  0|   2|           1|           1|
    |l_cast_mid2_v_fu_1967_p3           |  select  |      0|  0|   3|           1|           3|
    |m_mid2_fu_1959_p3                  |  select  |      0|  0|   3|           1|           1|
    |output_tmp_V_0_new_8_fu_3068_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_0_new_9_fu_3073_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_0_new_s_fu_3112_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_1_new_8_fu_3079_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_1_new_9_fu_3084_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_1_new_s_fu_3117_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_2_new_8_fu_3090_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_2_new_9_fu_3095_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_2_new_s_fu_3122_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_3_new_8_fu_3101_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_3_new_9_fu_3106_p3    |  select  |      0|  0|  16|           1|          16|
    |output_tmp_V_3_new_s_fu_3127_p3    |  select  |      0|  0|  16|           1|          16|
    |p_input_V_load_0_0_ph_fu_3033_p3   |  select  |      0|  0|  16|           1|          16|
    |p_input_V_load_0_1_ph_fu_3040_p3   |  select  |      0|  0|  16|           1|          16|
    |p_input_V_load_0_2_ph_fu_3047_p3   |  select  |      0|  0|  16|           1|          16|
    |p_input_V_load_0_3_ph_fu_3054_p3   |  select  |      0|  0|  16|           1|          16|
    |p_input_V_load_0_4_ph_fu_3061_p3   |  select  |      0|  0|  16|           1|          16|
    |p_output_V_0_d1                    |  select  |      0|  0|  16|           1|          16|
    |p_output_V_1_d1                    |  select  |      0|  0|  16|           1|          16|
    |p_output_V_2_d1                    |  select  |      0|  0|  16|           1|          16|
    |p_output_V_3_d1                    |  select  |      0|  0|  16|           1|          16|
    |p_weights_V_0_0_load_1_fu_2841_p3  |  select  |      0|  0|  32|           1|          32|
    |p_weights_V_0_0_load_s_fu_2813_p3  |  select  |      0|  0|   6|           1|           6|
    |row1_cast_mid2_v_fu_1728_p3        |  select  |      0|  0|   2|           1|           2|
    |row_mid2_fu_1655_p3                |  select  |      0|  0|   4|           1|           4|
    |tcc_mid2_fu_2713_p3                |  select  |      0|  0|   3|           1|           3|
    |tcc_mid_fu_2672_p3                 |  select  |      0|  0|   3|           1|           1|
    |tmp_12_cast_mid2_fu_2896_p3        |  select  |      0|  0|   4|           1|           4|
    |tmp_12_cast_mid4_fu_2856_p3        |  select  |      0|  0|   4|           1|           4|
    |tmp_12_cast_mid_fu_2823_p3         |  select  |      0|  0|   4|           1|           4|
    |tmp_2_fu_1535_p3                   |  select  |      0|  0|   3|           1|           3|
    |tmp_2_mid1_fu_1629_p3              |  select  |      0|  0|   3|           1|           3|
    |tmp_2_mid2_fu_1739_p3              |  select  |      0|  0|   3|           1|           3|
    |tmp_53_fu_3240_p3                  |  select  |      0|  0|   7|           1|           7|
    |tmp_7_fu_1559_p3                   |  select  |      0|  0|   3|           1|           3|
    |tmp_7_mid1_fu_1699_p3              |  select  |      0|  0|   3|           1|           3|
    |tmp_7_mid2_fu_1793_p3              |  select  |      0|  0|   3|           1|           3|
    |tmp_7_mid_fu_1744_p3               |  select  |      0|  0|   3|           1|           3|
    |tmp_83_mid2_fu_2692_p3             |  select  |      0|  0|   1|           1|           1|
    |tmp_s_fu_2179_p3                   |  select  |      0|  0|  15|           1|          15|
    |to1_mid2_fu_1675_p3                |  select  |      0|  0|   6|           1|           1|
    |trr_cast3_mid2_fu_2721_p3          |  select  |      0|  0|   3|           1|           3|
    |trr_mid_fu_2664_p3                 |  select  |      0|  0|   3|           1|           1|
    |not_exitcond_flatten_2_fu_2612_p2  |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten_fu_1637_p2    |    xor   |      0|  0|   2|           1|           2|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |      9|  0|1247|        1048|        1375|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------+----+-----------+-----+-----------+
    |             Name            | LUT| Input Size| Bits| Total Bits|
    +-----------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                    |  15|         19|    1|         19|
    |ap_enable_reg_pp1_iter27     |   1|          2|    1|          2|
    |ap_enable_reg_pp2_iter9      |   1|          2|    1|          2|
    |ap_enable_reg_pp3_iter6      |   1|          2|    1|          2|
    |ap_enable_reg_pp4_iter7      |   1|          2|    1|          2|
    |ap_sig_ioackin_gmem_ARREADY  |   1|          2|    1|          2|
    |ap_sig_ioackin_gmem_AWREADY  |   1|          2|    1|          2|
    |ap_sig_ioackin_gmem_WREADY   |   1|          2|    1|          2|
    |col1_reg_1187                |   2|          2|    2|          4|
    |col_reg_1176                 |   4|          2|    4|          8|
    |gmem_ARADDR                  |  32|          3|   32|         96|
    |gmem_ARLEN                   |  32|          3|   32|         96|
    |gmem_blk_n_AR                |   1|          2|    1|          2|
    |gmem_blk_n_AW                |   1|          2|    1|          2|
    |gmem_blk_n_B                 |   1|          2|    1|          2|
    |gmem_blk_n_R                 |   1|          2|    1|          2|
    |gmem_blk_n_W                 |   1|          2|    1|          2|
    |i_phi_fu_1348_p4             |   2|          2|    2|          4|
    |i_reg_1344                   |   2|          2|    2|          4|
    |indvar1_phi_fu_1414_p4       |   7|          2|    7|         14|
    |indvar1_reg_1410             |   7|          2|    7|         14|
    |indvar2_reg_1300             |   8|          2|    8|         16|
    |indvar_flatten1_reg_1130     |   9|          2|    9|         18|
    |indvar_flatten2_reg_1164     |   8|          2|    8|         16|
    |indvar_flatten3_reg_1333     |  10|          2|   10|         20|
    |indvar_flatten4_reg_1355     |   8|          2|    8|         16|
    |indvar_flatten5_reg_1377     |   6|          2|    6|         12|
    |indvar_flatten_reg_1210      |   5|          2|    5|         10|
    |indvar_phi_fu_1270_p4        |  15|          2|   15|         30|
    |indvar_reg_1266              |  15|          2|   15|         30|
    |j_phi_fu_1370_p4             |   2|          2|    2|          4|
    |j_reg_1366                   |   2|          2|    2|          4|
    |l_reg_1221                   |   3|          2|    3|          6|
    |m_reg_1232                   |   3|          2|    3|          6|
    |p_input_V_0_0_address0       |   7|          3|    7|         21|
    |p_input_V_0_1_address0       |   6|          3|    6|         18|
    |p_input_V_1_0_address0       |   7|          3|    7|         21|
    |p_input_V_1_1_address0       |   6|          3|    6|         18|
    |p_input_V_2_0_address0       |   7|          3|    7|         21|
    |p_input_V_2_1_address0       |   6|          3|    6|         18|
    |p_input_V_3_0_address0       |   7|          3|    7|         21|
    |p_input_V_3_1_address0       |   6|          3|    6|         18|
    |p_input_V_4_0_address0       |   7|          3|    7|         21|
    |p_input_V_4_1_address0       |   6|          3|    6|         18|
    |p_output_V_0_address0        |   5|          3|    5|         15|
    |p_output_V_0_address1        |   5|          3|    5|         15|
    |p_output_V_1_address0        |   5|          3|    5|         15|
    |p_output_V_1_address1        |   5|          3|    5|         15|
    |p_output_V_2_address0        |   5|          3|    5|         15|
    |p_output_V_2_address1        |   5|          3|    5|         15|
    |p_output_V_3_address0        |   5|          3|    5|         15|
    |p_output_V_3_address1        |   5|          3|    5|         15|
    |p_weights_V_0_0_address0     |   4|          3|    4|         12|
    |p_weights_V_0_1_address0     |   4|          3|    4|         12|
    |p_weights_V_0_2_address0     |   4|          3|    4|         12|
    |p_weights_V_0_3_address0     |   4|          3|    4|         12|
    |p_weights_V_0_4_address0     |   4|          3|    4|         12|
    |p_weights_V_1_0_address0     |   4|          3|    4|         12|
    |p_weights_V_1_1_address0     |   4|          3|    4|         12|
    |p_weights_V_1_2_address0     |   4|          3|    4|         12|
    |p_weights_V_1_3_address0     |   4|          3|    4|         12|
    |p_weights_V_1_4_address0     |   4|          3|    4|         12|
    |p_weights_V_2_0_address0     |   4|          3|    4|         12|
    |p_weights_V_2_1_address0     |   4|          3|    4|         12|
    |p_weights_V_2_2_address0     |   4|          3|    4|         12|
    |p_weights_V_2_3_address0     |   4|          3|    4|         12|
    |p_weights_V_2_4_address0     |   4|          3|    4|         12|
    |p_weights_V_3_0_address0     |   4|          3|    4|         12|
    |p_weights_V_3_1_address0     |   4|          3|    4|         12|
    |p_weights_V_3_2_address0     |   4|          3|    4|         12|
    |p_weights_V_3_3_address0     |   4|          3|    4|         12|
    |p_weights_V_3_4_address0     |   4|          3|    4|         12|
    |phi_mul1_reg_1421            |  15|          2|   15|         30|
    |phi_mul2_reg_1311            |  17|          2|   17|         34|
    |phi_mul_reg_1278             |  31|          2|   31|         62|
    |phi_urem1_reg_1432           |   7|          2|    7|         14|
    |phi_urem2_reg_1322           |   8|          2|    8|         16|
    |phi_urem_reg_1289            |  15|          2|   15|         30|
    |row1_reg_1152                |   2|          2|    2|          4|
    |row_reg_1141                 |   4|          2|    4|          8|
    |tcc_reg_1399                 |   3|          2|    3|          6|
    |ti1_reg_1255                 |   6|          2|    6|         12|
    |ti_reg_1243                  |   9|          2|    9|         18|
    |to1_reg_1199                 |   6|          2|    6|         12|
    |trr_phi_fu_1392_p4           |   3|          2|    3|          6|
    |trr_reg_1388                 |   3|          2|    3|          6|
    +-----------------------------+----+-----------+-----+-----------+
    |Total                        | 523|        229|  509|       1284|
    +-----------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------------------------------+----+----+-----+-----------+
    |                           Name                           | FF | LUT| Bits| Const Bits|
    +----------------------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                                 |  18|   0|   18|          0|
    |ap_enable_reg_pp1_iter0                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter10                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter11                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter12                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter13                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter14                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter15                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter16                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter17                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter18                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter19                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter20                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter21                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter22                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter23                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter24                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter25                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter26                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter27                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter7                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter8                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter9                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter7                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter8                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter9                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter5                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter6                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter3                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter4                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter5                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter6                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter7                                   |   1|   0|    1|          0|
    |ap_pipeline_reg_pp3_iter1_tmp_83_mid2_reg_3819            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp3_iter3_p_input_V_load_0_2_ph_reg_4077  |  16|   0|   16|          0|
    |ap_reg_ioackin_gmem_ARREADY                               |   1|   0|    1|          0|
    |ap_reg_ioackin_gmem_AWREADY                               |   1|   0|    1|          0|
    |ap_reg_ioackin_gmem_WREADY                                |   1|   0|    1|          0|
    |bound106_mid2_reg_3540                                    |  10|   0|   10|          0|
    |bound16_mid2_reg_3517                                     |   6|   0|    6|          0|
    |bound44_mid2_reg_3535                                     |   8|   0|    8|          0|
    |bound_reg_3430                                            |   6|   0|    6|          0|
    |col1_cast1_mid2_cast_reg_3506                             |   2|   0|   32|         30|
    |col1_cast1_mid2_reg_3501                                  |   2|   0|    2|          0|
    |col1_reg_1187                                             |   2|   0|    2|          0|
    |col_mid2_reg_3486                                         |   4|   0|    4|          0|
    |col_reg_1176                                              |   4|   0|    4|          0|
    |exitcond11_mid2_reg_3828                                  |   1|   0|    1|          0|
    |exitcond11_mid_reg_3573                                   |   1|   0|    1|          0|
    |exitcond1_reg_3694                                        |   1|   0|    1|          0|
    |exitcond3_mid_reg_3460                                    |   1|   0|    1|          0|
    |exitcond7_reg_3650                                        |   1|   0|    1|          0|
    |exitcond_flatten1_reg_3443                                |   1|   0|    1|          0|
    |exitcond_flatten21_m_1_reg_3802                           |   1|   0|    1|          0|
    |exitcond_flatten21_m_reg_3579                             |   1|   0|    1|          0|
    |exitcond_flatten3_reg_3788                                |   1|   0|    1|          0|
    |exitcond_flatten5_reg_3772                                |   1|   0|    1|          0|
    |exitcond_reg_4309                                         |   1|   0|    1|          0|
    |gmem_addr_1_reg_3627                                      |  32|   0|   32|          0|
    |gmem_addr_2_reg_3633                                      |  32|   0|   32|          0|
    |gmem_addr_reg_3550                                        |  32|   0|   32|          0|
    |i_1_reg_3781                                              |   2|   0|    2|          0|
    |i_cast7_mid2_reg_3794                                     |   2|   0|    2|          0|
    |i_reg_1344                                                |   2|   0|    2|          0|
    |icmp1_reg_3746                                            |   1|   0|    1|          0|
    |icmp_reg_3730                                             |   1|   0|    1|          0|
    |indvar1_reg_1410                                          |   7|   0|    7|          0|
    |indvar2_reg_1300                                          |   8|   0|    8|          0|
    |indvar_flatten1_reg_1130                                  |   9|   0|    9|          0|
    |indvar_flatten2_reg_1164                                  |   8|   0|    8|          0|
    |indvar_flatten3_reg_1333                                  |  10|   0|   10|          0|
    |indvar_flatten4_reg_1355                                  |   8|   0|    8|          0|
    |indvar_flatten5_reg_1377                                  |   6|   0|    6|          0|
    |indvar_flatten_next2_reg_3438                             |   9|   0|    9|          0|
    |indvar_flatten_reg_1210                                   |   5|   0|    5|          0|
    |indvar_next1_reg_4313                                     |   7|   0|    7|          0|
    |indvar_next_reg_3654                                      |  15|   0|   15|          0|
    |indvar_reg_1266                                           |  15|   0|   15|          0|
    |j_1_reg_3808                                              |   2|   0|    2|          0|
    |j_cast5_mid2_reg_3813                                     |   2|   0|    2|          0|
    |j_reg_1366                                                |   2|   0|    2|          0|
    |l_reg_1221                                                |   3|   0|    3|          0|
    |m_reg_1232                                                |   3|   0|    3|          0|
    |output_tmp_V_0_new_9_reg_4236                             |  16|   0|   16|          0|
    |output_tmp_V_0_new_s_reg_4280                             |  16|   0|   16|          0|
    |output_tmp_V_1_new_9_reg_4242                             |  16|   0|   16|          0|
    |output_tmp_V_1_new_s_reg_4286                             |  16|   0|   16|          0|
    |output_tmp_V_2_new_9_reg_4248                             |  16|   0|   16|          0|
    |output_tmp_V_2_new_s_reg_4292                             |  16|   0|   16|          0|
    |output_tmp_V_3_new_9_reg_4254                             |  16|   0|   16|          0|
    |output_tmp_V_3_new_s_reg_4298                             |  16|   0|   16|          0|
    |p_input_V_load_0_0_ph_reg_4061                            |  16|   0|   16|          0|
    |p_input_V_load_0_1_ph_reg_4069                            |  16|   0|   16|          0|
    |p_input_V_load_0_2_ph_reg_4077                            |  16|   0|   16|          0|
    |p_input_V_load_0_3_ph_reg_4085                            |  16|   0|   16|          0|
    |p_input_V_load_0_4_ph_reg_4093                            |  16|   0|   16|          0|
    |p_output_V_0_addr_1_reg_3934                              |   5|   0|    5|          0|
    |p_output_V_0_load_reg_4056                                |  16|   0|   16|          0|
    |p_output_V_1_addr_1_reg_3928                              |   5|   0|    5|          0|
    |p_output_V_1_load_reg_4101                                |  16|   0|   16|          0|
    |p_output_V_2_addr_1_reg_3922                              |   5|   0|    5|          0|
    |p_output_V_2_load_reg_4106                                |  16|   0|   16|          0|
    |p_output_V_3_addr_1_reg_3940                              |   5|   0|    5|          0|
    |p_output_V_3_load_reg_4111                                |  16|   0|   16|          0|
    |p_t1_reg_4348                                             |   2|   0|    2|          0|
    |p_t2_reg_3717                                             |   2|   0|    2|          0|
    |p_t3_reg_3721                                             |   3|   0|    3|          0|
    |p_t_reg_3670                                              |   3|   0|    3|          0|
    |p_weights_V_0_0_load_1_reg_3866                           |  32|   0|   32|          0|
    |p_weights_V_0_0_load_reg_3996                             |  16|   0|   16|          0|
    |p_weights_V_0_1_load_reg_4001                             |  16|   0|   16|          0|
    |p_weights_V_0_2_load_reg_4116                             |  16|   0|   16|          0|
    |p_weights_V_0_3_load_reg_4196                             |  16|   0|   16|          0|
    |p_weights_V_0_4_load_reg_4260                             |  16|   0|   16|          0|
    |p_weights_V_1_0_load_reg_4011                             |  16|   0|   16|          0|
    |p_weights_V_1_1_load_reg_4016                             |  16|   0|   16|          0|
    |p_weights_V_1_2_load_reg_4126                             |  16|   0|   16|          0|
    |p_weights_V_1_3_load_reg_4206                             |  16|   0|   16|          0|
    |p_weights_V_1_4_load_reg_4265                             |  16|   0|   16|          0|
    |p_weights_V_2_0_load_reg_4026                             |  16|   0|   16|          0|
    |p_weights_V_2_1_load_reg_4031                             |  16|   0|   16|          0|
    |p_weights_V_2_2_load_reg_4136                             |  16|   0|   16|          0|
    |p_weights_V_2_3_load_reg_4216                             |  16|   0|   16|          0|
    |p_weights_V_2_4_load_reg_4270                             |  16|   0|   16|          0|
    |p_weights_V_3_0_load_reg_4041                             |  16|   0|   16|          0|
    |p_weights_V_3_1_load_reg_4046                             |  16|   0|   16|          0|
    |p_weights_V_3_2_load_reg_4146                             |  16|   0|   16|          0|
    |p_weights_V_3_3_load_reg_4226                             |  16|   0|   16|          0|
    |p_weights_V_3_4_load_reg_4275                             |  16|   0|   16|          0|
    |phi_mul1_reg_1421                                         |  15|   0|   15|          0|
    |phi_mul2_reg_1311                                         |  17|   0|   17|          0|
    |phi_mul_reg_1278                                          |  31|   0|   31|          0|
    |phi_urem1_reg_1432                                        |   7|   0|    7|          0|
    |phi_urem2_reg_1322                                        |   8|   0|    8|          0|
    |phi_urem_reg_1289                                         |  15|   0|   15|          0|
    |reg_1443                                                  |  16|   0|   16|          0|
    |row1_cast1_mid2_cast_reg_3496                             |   2|   0|   10|          8|
    |row1_cast_mid2_v_reg_3491                                 |   2|   0|    2|          0|
    |row1_reg_1152                                             |   2|   0|    2|          0|
    |row_mid2_reg_3467                                         |   4|   0|    4|          0|
    |row_reg_1141                                              |   4|   0|    4|          0|
    |tcc_mid2_reg_3838                                         |   3|   0|    3|          0|
    |tcc_reg_1399                                              |   3|   0|    3|          0|
    |ti1_1_reg_3588                                            |   6|   0|    6|          0|
    |ti1_reg_1255                                              |   6|   0|    6|          0|
    |ti_reg_1243                                               |   9|   0|    9|          0|
    |tmp_10_reg_3415                                           |  31|   0|   32|          1|
    |tmp_12_reg_3767                                           |   4|   0|    4|          0|
    |tmp_18_0_2_reg_3738                                       |   1|   0|    1|          0|
    |tmp_18_0_4_reg_3754                                       |   1|   0|    1|          0|
    |tmp_19_0_1_reg_4161                                       |  16|   0|   16|          0|
    |tmp_19_1_1_reg_4171                                       |  16|   0|   16|          0|
    |tmp_19_1_reg_4166                                         |  16|   0|   16|          0|
    |tmp_19_2_1_reg_4181                                       |  16|   0|   16|          0|
    |tmp_19_2_reg_4176                                         |  16|   0|   16|          0|
    |tmp_19_3_1_reg_4191                                       |  16|   0|   16|          0|
    |tmp_19_3_reg_4186                                         |  16|   0|   16|          0|
    |tmp_21_reg_3545                                           |  12|   0|   12|          0|
    |tmp_2_mid1_reg_3453                                       |   3|   0|    3|          0|
    |tmp_2_reg_3420                                            |   3|   0|    3|          0|
    |tmp_30_reg_3525                                           |  32|   0|   32|          0|
    |tmp_31_reg_3530                                           |  32|   0|   32|          0|
    |tmp_3_reg_3405                                            |  31|   0|   32|          1|
    |tmp_40_reg_3593                                           |  32|   0|   32|          0|
    |tmp_41_reg_3603                                           |  32|   0|   32|          0|
    |tmp_42_reg_3598                                           |  12|   0|   12|          0|
    |tmp_43_reg_3608                                           |  19|   0|   21|          2|
    |tmp_46_reg_4361                                           |  16|   0|   16|          0|
    |tmp_48_reg_4353                                           |   1|   0|    1|          0|
    |tmp_4_reg_3613                                            |   9|   0|    9|          0|
    |tmp_50_reg_3687                                           |   1|   0|    1|          0|
    |tmp_54_reg_4357                                           |   1|   0|    1|          0|
    |tmp_55_reg_3664                                           |   7|   0|    7|          0|
    |tmp_56_reg_3679                                           |   5|   0|    5|          0|
    |tmp_71_reg_3703                                           |   1|   0|    1|          0|
    |tmp_74_reg_3762                                           |   6|   0|    6|          0|
    |tmp_7_mid1_reg_3480                                       |   3|   0|    3|          0|
    |tmp_7_mid2_reg_3511                                       |   3|   0|    3|          0|
    |tmp_7_reg_3425                                            |   3|   0|    3|          0|
    |tmp_83_mid2_reg_3819                                      |   1|   0|    1|          0|
    |tmp_86_reg_4156                                           |  16|   0|   16|          0|
    |tmp_8_reg_3622                                            |   1|   0|    1|          0|
    |tmp_9_reg_3410                                            |  31|   0|   32|          1|
    |tmp_cast_reg_3645                                         |  15|   0|   32|         17|
    |tmp_s_reg_3639                                            |  15|   0|   15|          0|
    |to1_mid2_reg_3472                                         |   6|   0|    6|          0|
    |to1_reg_1199                                              |   6|   0|    6|          0|
    |trr_1_reg_3833                                            |   3|   0|    3|          0|
    |trr_cast3_mid2_reg_3844                                   |   3|   0|    3|          0|
    |trr_reg_1388                                              |   3|   0|    3|          0|
    |exitcond1_reg_3694                                        |   0|   1|    1|          0|
    |exitcond7_reg_3650                                        |   0|   1|    1|          0|
    |exitcond_flatten5_reg_3772                                |   0|   1|    1|          0|
    |p_input_V_load_0_3_ph_reg_4085                            |   0|  16|   16|          0|
    |p_input_V_load_0_4_ph_reg_4093                            |   0|  16|   16|          0|
    |p_output_V_0_addr_1_reg_3934                              |   0|   5|    5|          0|
    |p_output_V_1_addr_1_reg_3928                              |   0|   5|    5|          0|
    |p_output_V_2_addr_1_reg_3922                              |   0|   5|    5|          0|
    |p_output_V_3_addr_1_reg_3940                              |   0|   5|    5|          0|
    |p_t2_reg_3717                                             |   0|   2|    2|          0|
    |p_t3_reg_3721                                             |   0|   3|    3|          0|
    |p_t_reg_3670                                              |   0|   3|    3|          0|
    |p_weights_V_0_0_load_1_reg_3866                           |   0|  32|   32|          0|
    |tmp_54_reg_4357                                           |   0|   1|    1|          0|
    |tmp_55_reg_3664                                           |   0|   7|    7|          0|
    |tmp_56_reg_3679                                           |   0|   5|    5|          0|
    +----------------------------------------------------------+----+----+-----+-----------+
    |Total                                                     |1686| 108| 1854|         60|
    +----------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |  convolution | return value |
|ap_rst_n             |  in |    1| ap_ctrl_hs |  convolution | return value |
|ap_start             |  in |    1| ap_ctrl_hs |  convolution | return value |
|ap_done              | out |    1| ap_ctrl_hs |  convolution | return value |
|ap_idle              | out |    1| ap_ctrl_hs |  convolution | return value |
|ap_ready             | out |    1| ap_ctrl_hs |  convolution | return value |
|m_axi_gmem_AWVALID   | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWREADY   |  in |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWADDR    | out |   32|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWID      | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWLEN     | out |    8|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWSIZE    | out |    3|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWBURST   | out |    2|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWLOCK    | out |    2|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWCACHE   | out |    4|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWPROT    | out |    3|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWQOS     | out |    4|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWREGION  | out |    4|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_AWUSER    | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_WVALID    | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_WREADY    |  in |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_WDATA     | out |   32|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_WSTRB     | out |    4|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_WLAST     | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_WID       | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_WUSER     | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARVALID   | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARREADY   |  in |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARADDR    | out |   32|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARID      | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARLEN     | out |    8|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARSIZE    | out |    3|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARBURST   | out |    2|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARLOCK    | out |    2|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARCACHE   | out |    4|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARPROT    | out |    3|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARQOS     | out |    4|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARREGION  | out |    4|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_ARUSER    | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_RVALID    |  in |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_RREADY    | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_RDATA     |  in |   32|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_RLAST     |  in |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_RID       |  in |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_RUSER     |  in |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_RRESP     |  in |    2|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_BVALID    |  in |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_BREADY    | out |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_BRESP     |  in |    2|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_BID       |  in |    1|    m_axi   |     gmem     |    pointer   |
|m_axi_gmem_BUSER     |  in |    1|    m_axi   |     gmem     |    pointer   |
|input_V              |  in |   32|   ap_none  |    input_V   |    scalar    |
|weights_V            |  in |   32|   ap_none  |   weights_V  |    scalar    |
|output_V             |  in |   32|   ap_none  |   output_V   |    scalar    |
+---------------------+-----+-----+------------+--------------+--------------+

