TimeQuest Timing Analyzer report for AUEB_PROCESSOR
Tue Apr 12 20:31:40 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Recovery: 'clock'
 12. Slow Model Removal: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Recovery: 'clock'
 24. Fast Model Removal: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Progagation Delay
 34. Minimum Progagation Delay
 35. Recovery Transfers
 36. Removal Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AUEB_PROCESSOR                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -6.497 ; -75.980       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 1.654 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.497 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.091      ; 6.657      ;
; -6.486 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.090      ; 6.646      ;
; -6.473 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.113      ; 6.655      ;
; -6.462 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.112      ; 6.644      ;
; -6.441 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.082      ; 6.592      ;
; -6.430 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.081      ; 6.581      ;
; -6.408 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.002      ; 6.513      ;
; -6.393 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.075      ; 6.537      ;
; -6.384 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.024      ; 6.511      ;
; -6.382 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.074      ; 6.526      ;
; -6.365 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.002      ; 6.510      ;
; -6.352 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.007     ; 6.448      ;
; -6.341 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.024      ; 6.508      ;
; -6.309 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.007     ; 6.445      ;
; -6.304 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.014     ; 6.393      ;
; -6.292 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.012     ; 6.221      ;
; -6.276 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.086      ; 6.431      ;
; -6.265 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.085      ; 6.420      ;
; -6.261 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.014     ; 6.390      ;
; -6.214 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 2.726      ; 8.509      ;
; -6.206 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.112      ; 6.387      ;
; -6.203 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 2.725      ; 8.498      ;
; -6.195 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.111      ; 6.376      ;
; -6.187 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.003     ; 6.287      ;
; -6.144 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.003     ; 6.284      ;
; -6.125 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 2.637      ; 8.365      ;
; -6.117 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.023      ; 6.243      ;
; -6.098 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.009      ;
; -6.097 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.012     ; 6.026      ;
; -6.082 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 2.637      ; 8.362      ;
; -6.074 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.023      ; 6.240      ;
; -6.068 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.098      ; 6.235      ;
; -6.059 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.018     ; 6.202      ;
; -6.057 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.097      ; 6.224      ;
; -6.035 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.004      ; 6.200      ;
; -6.003 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.027     ; 6.137      ;
; -5.979 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.009      ; 6.091      ;
; -5.963 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.029     ; 5.875      ;
; -5.955 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.034     ; 6.082      ;
; -5.950 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.085      ; 6.104      ;
; -5.939 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.084      ; 6.093      ;
; -5.936 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.009      ; 6.088      ;
; -5.861 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.004     ; 5.960      ;
; -5.838 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.023     ; 5.976      ;
; -5.831 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.075      ; 5.975      ;
; -5.831 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.105      ; 6.005      ;
; -5.820 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.074      ; 5.964      ;
; -5.820 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.104      ; 5.994      ;
; -5.818 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.004     ; 5.957      ;
; -5.776 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.617      ; 8.054      ;
; -5.768 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.003      ; 5.932      ;
; -5.742 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.014     ; 5.831      ;
; -5.742 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.016      ; 5.861      ;
; -5.731 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.029     ; 5.643      ;
; -5.727 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.103      ; 5.899      ;
; -5.716 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.102      ; 5.888      ;
; -5.714 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 2.726      ; 8.509      ;
; -5.703 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 2.725      ; 8.498      ;
; -5.699 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.014     ; 5.828      ;
; -5.699 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.016      ; 5.858      ;
; -5.638 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.014      ; 5.755      ;
; -5.625 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 2.637      ; 8.365      ;
; -5.595 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.014      ; 5.752      ;
; -5.582 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 2.637      ; 8.362      ;
; -5.575 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.006     ; 5.510      ;
; -5.543 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.622      ; 7.606      ;
; -5.541 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.113      ; 5.723      ;
; -5.539 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.011     ; 5.689      ;
; -5.530 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.112      ; 5.712      ;
; -5.512 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.024     ; 5.649      ;
; -5.509 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.002      ; 5.687      ;
; -5.485 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.024      ; 5.685      ;
; -5.462 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.040      ; 5.443      ;
; -5.453 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.007     ; 5.622      ;
; -5.452 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.024      ; 5.579      ;
; -5.409 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.024      ; 5.576      ;
; -5.405 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.014     ; 5.567      ;
; -5.393 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.016      ; 5.350      ;
; -5.393 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.550      ;
; -5.379 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.026     ; 5.294      ;
; -5.362 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.159      ; 5.590      ;
; -5.351 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.158      ; 5.579      ;
; -5.304 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.145      ; 5.527      ;
; -5.289 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.025      ; 5.465      ;
; -5.288 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.003     ; 5.461      ;
; -5.280 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.167      ; 5.525      ;
; -5.276 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.617      ; 8.054      ;
; -5.273 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.070      ; 5.446      ;
; -5.265 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.047      ; 5.463      ;
; -5.253 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.086      ; 5.408      ;
; -5.248 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.136      ; 5.462      ;
; -5.242 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.085      ; 5.397      ;
; -5.233 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.016      ; 5.400      ;
; -5.230 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.070      ; 5.443      ;
; -5.226 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.637      ; 7.539      ;
; -5.218 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.023      ; 5.417      ;
; -5.212 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.028     ; 5.125      ;
; -5.200 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.129      ; 5.407      ;
; -5.185 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.009      ; 5.345      ;
; -5.164 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.003     ; 5.264      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.654 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 2.725      ; 4.379      ;
; 1.671 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 2.726      ; 4.397      ;
; 1.673 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.627      ; 4.300      ;
; 1.706 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.660      ; 4.366      ;
; 1.730 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.637      ; 4.367      ;
; 1.733 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.753      ; 4.486      ;
; 1.799 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.660      ; 4.459      ;
; 1.822 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.615      ; 4.437      ;
; 1.829 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.780      ; 4.609      ;
; 1.848 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.617      ; 4.465      ;
; 1.908 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.616      ; 4.524      ;
; 1.953 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.622      ; 4.575      ;
; 1.986 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 2.637      ; 4.623      ;
; 1.991 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 2.637      ; 4.628      ;
; 2.154 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 2.725      ; 4.379      ;
; 2.171 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 2.726      ; 4.397      ;
; 2.173 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.627      ; 4.300      ;
; 2.188 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.174      ; 2.362      ;
; 2.206 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.660      ; 4.366      ;
; 2.230 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.637      ; 4.367      ;
; 2.233 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.753      ; 4.486      ;
; 2.236 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.143      ; 2.379      ;
; 2.249 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.144      ; 2.393      ;
; 2.298 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.108      ; 2.406      ;
; 2.299 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.660      ; 4.459      ;
; 2.322 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.615      ; 4.437      ;
; 2.329 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.780      ; 4.609      ;
; 2.348 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.617      ; 4.465      ;
; 2.378 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.034      ; 2.412      ;
; 2.408 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.616      ; 4.524      ;
; 2.410 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.001      ; 2.411      ;
; 2.453 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.622      ; 4.575      ;
; 2.476 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.031      ; 2.507      ;
; 2.486 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 2.637      ; 4.623      ;
; 2.491 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 2.637      ; 4.628      ;
; 2.541 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.113      ; 2.654      ;
; 2.551 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.011     ; 2.540      ;
; 2.626 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.026     ; 2.600      ;
; 2.649 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.065      ; 2.714      ;
; 2.676 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.009     ; 2.667      ;
; 2.691 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.074      ; 2.765      ;
; 2.712 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.687      ;
; 2.733 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.001      ; 2.734      ;
; 2.765 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.017     ; 2.748      ;
; 2.768 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.013     ; 2.755      ;
; 2.811 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.009      ; 2.820      ;
; 2.868 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.107      ; 2.975      ;
; 2.903 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.140      ; 3.043      ;
; 2.949 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.014      ; 2.963      ;
; 2.976 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.012      ; 2.988      ;
; 3.026 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.097      ; 3.123      ;
; 3.035 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.098      ; 3.133      ;
; 3.039 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.129      ; 3.168      ;
; 3.060 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.009      ; 3.069      ;
; 3.147 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.039      ; 3.186      ;
; 3.181 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.091      ; 3.272      ;
; 3.191 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.092      ; 3.283      ;
; 3.198 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.036     ; 3.162      ;
; 3.226 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.093      ; 3.319      ;
; 3.242 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.019     ; 3.223      ;
; 3.244 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.074      ; 3.318      ;
; 3.251 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.132      ; 3.383      ;
; 3.253 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.024     ; 3.229      ;
; 3.253 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.075      ; 3.328      ;
; 3.276 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.014      ; 3.290      ;
; 3.276 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.099      ; 3.375      ;
; 3.279 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.013     ; 3.266      ;
; 3.285 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.100      ; 3.385      ;
; 3.290 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.012     ; 3.278      ;
; 3.305 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.022     ; 3.283      ;
; 3.333 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.003      ; 3.336      ;
; 3.338 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.003      ; 3.341      ;
; 3.396 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.013      ; 3.409      ;
; 3.428 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.012     ; 3.416      ;
; 3.472 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.125      ; 3.597      ;
; 3.477 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; -0.014     ; 3.463      ;
; 3.494 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.008     ; 3.486      ;
; 3.496 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.122      ; 3.618      ;
; 3.503 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.123      ; 3.626      ;
; 3.524 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.139      ; 3.663      ;
; 3.526 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.213      ; 3.739      ;
; 3.533 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.011      ; 3.544      ;
; 3.554 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.011     ; 3.543      ;
; 3.569 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.070      ; 3.639      ;
; 3.573 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.009      ; 3.582      ;
; 3.576 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.009      ; 3.585      ;
; 3.611 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.001      ; 3.612      ;
; 3.621 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.097      ; 3.718      ;
; 3.631 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.098      ; 3.729      ;
; 3.647 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.034      ; 3.681      ;
; 3.666 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.167      ; 3.833      ;
; 3.697 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.002      ; 3.699      ;
; 3.709 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.024      ; 3.733      ;
; 3.710 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.140      ; 3.850      ;
; 3.725 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.113      ; 3.838      ;
; 3.761 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.047      ; 3.808      ;
; 3.770 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.047      ; 3.817      ;
; 3.818 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.011      ; 3.829      ;
; 3.818 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.011      ; 3.829      ;
; 3.821 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.031      ; 3.852      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datac                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datac                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datac                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datac                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; aluout[*]   ; clock      ; 15.223 ; 15.223 ; Rise       ; clock           ;
;  aluout[0]  ; clock      ; 11.024 ; 11.024 ; Rise       ; clock           ;
;  aluout[1]  ; clock      ; 9.517  ; 9.517  ; Rise       ; clock           ;
;  aluout[2]  ; clock      ; 10.448 ; 10.448 ; Rise       ; clock           ;
;  aluout[3]  ; clock      ; 10.254 ; 10.254 ; Rise       ; clock           ;
;  aluout[4]  ; clock      ; 10.611 ; 10.611 ; Rise       ; clock           ;
;  aluout[5]  ; clock      ; 10.787 ; 10.787 ; Rise       ; clock           ;
;  aluout[6]  ; clock      ; 10.448 ; 10.448 ; Rise       ; clock           ;
;  aluout[7]  ; clock      ; 11.462 ; 11.462 ; Rise       ; clock           ;
;  aluout[8]  ; clock      ; 11.713 ; 11.713 ; Rise       ; clock           ;
;  aluout[9]  ; clock      ; 12.299 ; 12.299 ; Rise       ; clock           ;
;  aluout[10] ; clock      ; 12.389 ; 12.389 ; Rise       ; clock           ;
;  aluout[11] ; clock      ; 12.456 ; 12.456 ; Rise       ; clock           ;
;  aluout[12] ; clock      ; 12.665 ; 12.665 ; Rise       ; clock           ;
;  aluout[13] ; clock      ; 12.672 ; 12.672 ; Rise       ; clock           ;
;  aluout[14] ; clock      ; 13.767 ; 13.767 ; Rise       ; clock           ;
;  aluout[15] ; clock      ; 15.223 ; 15.223 ; Rise       ; clock           ;
; out1[*]     ; clock      ; 7.581  ; 7.581  ; Rise       ; clock           ;
;  out1[0]    ; clock      ; 6.315  ; 6.315  ; Rise       ; clock           ;
;  out1[1]    ; clock      ; 6.905  ; 6.905  ; Rise       ; clock           ;
;  out1[2]    ; clock      ; 7.581  ; 7.581  ; Rise       ; clock           ;
;  out1[3]    ; clock      ; 7.157  ; 7.157  ; Rise       ; clock           ;
;  out1[4]    ; clock      ; 6.138  ; 6.138  ; Rise       ; clock           ;
;  out1[5]    ; clock      ; 6.345  ; 6.345  ; Rise       ; clock           ;
;  out1[6]    ; clock      ; 6.773  ; 6.773  ; Rise       ; clock           ;
;  out1[7]    ; clock      ; 6.814  ; 6.814  ; Rise       ; clock           ;
;  out1[8]    ; clock      ; 6.805  ; 6.805  ; Rise       ; clock           ;
;  out1[9]    ; clock      ; 6.431  ; 6.431  ; Rise       ; clock           ;
;  out1[10]   ; clock      ; 6.474  ; 6.474  ; Rise       ; clock           ;
;  out1[11]   ; clock      ; 6.949  ; 6.949  ; Rise       ; clock           ;
;  out1[12]   ; clock      ; 7.037  ; 7.037  ; Rise       ; clock           ;
;  out1[13]   ; clock      ; 6.850  ; 6.850  ; Rise       ; clock           ;
;  out1[14]   ; clock      ; 6.985  ; 6.985  ; Rise       ; clock           ;
;  out1[15]   ; clock      ; 6.442  ; 6.442  ; Rise       ; clock           ;
; out2[*]     ; clock      ; 7.275  ; 7.275  ; Rise       ; clock           ;
;  out2[0]    ; clock      ; 6.734  ; 6.734  ; Rise       ; clock           ;
;  out2[1]    ; clock      ; 7.231  ; 7.231  ; Rise       ; clock           ;
;  out2[2]    ; clock      ; 6.318  ; 6.318  ; Rise       ; clock           ;
;  out2[3]    ; clock      ; 6.162  ; 6.162  ; Rise       ; clock           ;
;  out2[4]    ; clock      ; 6.152  ; 6.152  ; Rise       ; clock           ;
;  out2[5]    ; clock      ; 7.275  ; 7.275  ; Rise       ; clock           ;
;  out2[6]    ; clock      ; 7.182  ; 7.182  ; Rise       ; clock           ;
;  out2[7]    ; clock      ; 6.983  ; 6.983  ; Rise       ; clock           ;
;  out2[8]    ; clock      ; 6.344  ; 6.344  ; Rise       ; clock           ;
;  out2[9]    ; clock      ; 6.479  ; 6.479  ; Rise       ; clock           ;
;  out2[10]   ; clock      ; 6.923  ; 6.923  ; Rise       ; clock           ;
;  out2[11]   ; clock      ; 6.828  ; 6.828  ; Rise       ; clock           ;
;  out2[12]   ; clock      ; 6.609  ; 6.609  ; Rise       ; clock           ;
;  out2[13]   ; clock      ; 6.885  ; 6.885  ; Rise       ; clock           ;
;  out2[14]   ; clock      ; 6.591  ; 6.591  ; Rise       ; clock           ;
;  out2[15]   ; clock      ; 6.941  ; 6.941  ; Rise       ; clock           ;
; output[*]   ; clock      ; 15.580 ; 15.580 ; Rise       ; clock           ;
;  output[0]  ; clock      ; 7.222  ; 7.222  ; Rise       ; clock           ;
;  output[1]  ; clock      ; 6.487  ; 6.487  ; Rise       ; clock           ;
;  output[2]  ; clock      ; 7.362  ; 7.362  ; Rise       ; clock           ;
;  output[3]  ; clock      ; 7.343  ; 7.343  ; Rise       ; clock           ;
;  output[4]  ; clock      ; 7.197  ; 7.197  ; Rise       ; clock           ;
;  output[5]  ; clock      ; 6.335  ; 6.335  ; Rise       ; clock           ;
;  output[6]  ; clock      ; 6.487  ; 6.487  ; Rise       ; clock           ;
;  output[7]  ; clock      ; 7.698  ; 7.698  ; Rise       ; clock           ;
;  output[8]  ; clock      ; 7.553  ; 7.553  ; Rise       ; clock           ;
;  output[9]  ; clock      ; 7.033  ; 7.033  ; Rise       ; clock           ;
;  output[10] ; clock      ; 7.601  ; 7.601  ; Rise       ; clock           ;
;  output[11] ; clock      ; 7.899  ; 7.899  ; Rise       ; clock           ;
;  output[12] ; clock      ; 6.910  ; 6.910  ; Rise       ; clock           ;
;  output[13] ; clock      ; 7.581  ; 7.581  ; Rise       ; clock           ;
;  output[14] ; clock      ; 14.795 ; 14.795 ; Rise       ; clock           ;
;  output[15] ; clock      ; 15.580 ; 15.580 ; Rise       ; clock           ;
; aluout[*]   ; clock      ; 14.440 ; 14.440 ; Fall       ; clock           ;
;  aluout[0]  ; clock      ; 9.775  ; 9.775  ; Fall       ; clock           ;
;  aluout[1]  ; clock      ; 8.758  ; 8.758  ; Fall       ; clock           ;
;  aluout[2]  ; clock      ; 9.665  ; 9.665  ; Fall       ; clock           ;
;  aluout[3]  ; clock      ; 9.471  ; 9.471  ; Fall       ; clock           ;
;  aluout[4]  ; clock      ; 9.828  ; 9.828  ; Fall       ; clock           ;
;  aluout[5]  ; clock      ; 10.004 ; 10.004 ; Fall       ; clock           ;
;  aluout[6]  ; clock      ; 9.665  ; 9.665  ; Fall       ; clock           ;
;  aluout[7]  ; clock      ; 10.679 ; 10.679 ; Fall       ; clock           ;
;  aluout[8]  ; clock      ; 10.930 ; 10.930 ; Fall       ; clock           ;
;  aluout[9]  ; clock      ; 11.516 ; 11.516 ; Fall       ; clock           ;
;  aluout[10] ; clock      ; 11.606 ; 11.606 ; Fall       ; clock           ;
;  aluout[11] ; clock      ; 11.673 ; 11.673 ; Fall       ; clock           ;
;  aluout[12] ; clock      ; 11.882 ; 11.882 ; Fall       ; clock           ;
;  aluout[13] ; clock      ; 11.889 ; 11.889 ; Fall       ; clock           ;
;  aluout[14] ; clock      ; 12.984 ; 12.984 ; Fall       ; clock           ;
;  aluout[15] ; clock      ; 14.440 ; 14.440 ; Fall       ; clock           ;
; out1[*]     ; clock      ; 6.777  ; 6.777  ; Fall       ; clock           ;
;  out1[0]    ; clock      ; 4.989  ; 4.989  ; Fall       ; clock           ;
;  out1[1]    ; clock      ; 5.813  ; 5.813  ; Fall       ; clock           ;
;  out1[2]    ; clock      ; 6.777  ; 6.777  ; Fall       ; clock           ;
;  out1[3]    ; clock      ; 6.065  ; 6.065  ; Fall       ; clock           ;
;  out1[4]    ; clock      ; 5.330  ; 5.330  ; Fall       ; clock           ;
;  out1[5]    ; clock      ; 5.641  ; 5.641  ; Fall       ; clock           ;
;  out1[6]    ; clock      ; 5.596  ; 5.596  ; Fall       ; clock           ;
;  out1[7]    ; clock      ; 6.464  ; 6.464  ; Fall       ; clock           ;
;  out1[8]    ; clock      ; 5.767  ; 5.767  ; Fall       ; clock           ;
;  out1[9]    ; clock      ; 5.728  ; 5.728  ; Fall       ; clock           ;
;  out1[10]   ; clock      ; 5.127  ; 5.127  ; Fall       ; clock           ;
;  out1[11]   ; clock      ; 5.776  ; 5.776  ; Fall       ; clock           ;
;  out1[12]   ; clock      ; 6.459  ; 6.459  ; Fall       ; clock           ;
;  out1[13]   ; clock      ; 5.813  ; 5.813  ; Fall       ; clock           ;
;  out1[14]   ; clock      ; 5.822  ; 5.822  ; Fall       ; clock           ;
;  out1[15]   ; clock      ; 5.110  ; 5.110  ; Fall       ; clock           ;
; out2[*]     ; clock      ; 6.752  ; 6.752  ; Fall       ; clock           ;
;  out2[0]    ; clock      ; 5.975  ; 5.975  ; Fall       ; clock           ;
;  out2[1]    ; clock      ; 6.475  ; 6.475  ; Fall       ; clock           ;
;  out2[2]    ; clock      ; 5.291  ; 5.291  ; Fall       ; clock           ;
;  out2[3]    ; clock      ; 5.442  ; 5.442  ; Fall       ; clock           ;
;  out2[4]    ; clock      ; 5.394  ; 5.394  ; Fall       ; clock           ;
;  out2[5]    ; clock      ; 6.060  ; 6.060  ; Fall       ; clock           ;
;  out2[6]    ; clock      ; 5.993  ; 5.993  ; Fall       ; clock           ;
;  out2[7]    ; clock      ; 5.773  ; 5.773  ; Fall       ; clock           ;
;  out2[8]    ; clock      ; 5.360  ; 5.360  ; Fall       ; clock           ;
;  out2[9]    ; clock      ; 5.775  ; 5.775  ; Fall       ; clock           ;
;  out2[10]   ; clock      ; 6.569  ; 6.569  ; Fall       ; clock           ;
;  out2[11]   ; clock      ; 6.343  ; 6.343  ; Fall       ; clock           ;
;  out2[12]   ; clock      ; 6.319  ; 6.319  ; Fall       ; clock           ;
;  out2[13]   ; clock      ; 6.374  ; 6.374  ; Fall       ; clock           ;
;  out2[14]   ; clock      ; 5.296  ; 5.296  ; Fall       ; clock           ;
;  out2[15]   ; clock      ; 6.752  ; 6.752  ; Fall       ; clock           ;
; output[*]   ; clock      ; 14.797 ; 14.797 ; Fall       ; clock           ;
;  output[0]  ; clock      ; 6.794  ; 6.794  ; Fall       ; clock           ;
;  output[1]  ; clock      ; 5.635  ; 5.635  ; Fall       ; clock           ;
;  output[2]  ; clock      ; 6.915  ; 6.915  ; Fall       ; clock           ;
;  output[3]  ; clock      ; 7.166  ; 7.166  ; Fall       ; clock           ;
;  output[4]  ; clock      ; 6.938  ; 6.938  ; Fall       ; clock           ;
;  output[5]  ; clock      ; 5.625  ; 5.625  ; Fall       ; clock           ;
;  output[6]  ; clock      ; 5.614  ; 5.614  ; Fall       ; clock           ;
;  output[7]  ; clock      ; 6.599  ; 6.599  ; Fall       ; clock           ;
;  output[8]  ; clock      ; 6.980  ; 6.980  ; Fall       ; clock           ;
;  output[9]  ; clock      ; 7.033  ; 7.033  ; Fall       ; clock           ;
;  output[10] ; clock      ; 6.992  ; 6.992  ; Fall       ; clock           ;
;  output[11] ; clock      ; 7.022  ; 7.022  ; Fall       ; clock           ;
;  output[12] ; clock      ; 5.932  ; 5.932  ; Fall       ; clock           ;
;  output[13] ; clock      ; 6.949  ; 6.949  ; Fall       ; clock           ;
;  output[14] ; clock      ; 14.012 ; 14.012 ; Fall       ; clock           ;
;  output[15] ; clock      ; 14.797 ; 14.797 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluout[*]   ; clock      ; 6.744 ; 6.744 ; Rise       ; clock           ;
;  aluout[0]  ; clock      ; 6.744 ; 6.744 ; Rise       ; clock           ;
;  aluout[1]  ; clock      ; 7.047 ; 7.047 ; Rise       ; clock           ;
;  aluout[2]  ; clock      ; 8.021 ; 8.021 ; Rise       ; clock           ;
;  aluout[3]  ; clock      ; 7.825 ; 7.825 ; Rise       ; clock           ;
;  aluout[4]  ; clock      ; 7.810 ; 7.810 ; Rise       ; clock           ;
;  aluout[5]  ; clock      ; 7.053 ; 7.053 ; Rise       ; clock           ;
;  aluout[6]  ; clock      ; 7.144 ; 7.144 ; Rise       ; clock           ;
;  aluout[7]  ; clock      ; 7.909 ; 7.909 ; Rise       ; clock           ;
;  aluout[8]  ; clock      ; 7.758 ; 7.758 ; Rise       ; clock           ;
;  aluout[9]  ; clock      ; 7.927 ; 7.927 ; Rise       ; clock           ;
;  aluout[10] ; clock      ; 7.869 ; 7.869 ; Rise       ; clock           ;
;  aluout[11] ; clock      ; 7.934 ; 7.934 ; Rise       ; clock           ;
;  aluout[12] ; clock      ; 7.770 ; 7.770 ; Rise       ; clock           ;
;  aluout[13] ; clock      ; 7.770 ; 7.770 ; Rise       ; clock           ;
;  aluout[14] ; clock      ; 7.320 ; 7.320 ; Rise       ; clock           ;
;  aluout[15] ; clock      ; 7.845 ; 7.845 ; Rise       ; clock           ;
; out1[*]     ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  out1[0]    ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  out1[1]    ; clock      ; 5.813 ; 5.813 ; Rise       ; clock           ;
;  out1[2]    ; clock      ; 6.777 ; 6.777 ; Rise       ; clock           ;
;  out1[3]    ; clock      ; 6.065 ; 6.065 ; Rise       ; clock           ;
;  out1[4]    ; clock      ; 5.330 ; 5.330 ; Rise       ; clock           ;
;  out1[5]    ; clock      ; 5.641 ; 5.641 ; Rise       ; clock           ;
;  out1[6]    ; clock      ; 5.596 ; 5.596 ; Rise       ; clock           ;
;  out1[7]    ; clock      ; 6.464 ; 6.464 ; Rise       ; clock           ;
;  out1[8]    ; clock      ; 5.767 ; 5.767 ; Rise       ; clock           ;
;  out1[9]    ; clock      ; 5.728 ; 5.728 ; Rise       ; clock           ;
;  out1[10]   ; clock      ; 5.127 ; 5.127 ; Rise       ; clock           ;
;  out1[11]   ; clock      ; 5.776 ; 5.776 ; Rise       ; clock           ;
;  out1[12]   ; clock      ; 6.459 ; 6.459 ; Rise       ; clock           ;
;  out1[13]   ; clock      ; 5.813 ; 5.813 ; Rise       ; clock           ;
;  out1[14]   ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  out1[15]   ; clock      ; 5.110 ; 5.110 ; Rise       ; clock           ;
; out2[*]     ; clock      ; 5.291 ; 5.291 ; Rise       ; clock           ;
;  out2[0]    ; clock      ; 5.975 ; 5.975 ; Rise       ; clock           ;
;  out2[1]    ; clock      ; 6.475 ; 6.475 ; Rise       ; clock           ;
;  out2[2]    ; clock      ; 5.291 ; 5.291 ; Rise       ; clock           ;
;  out2[3]    ; clock      ; 5.442 ; 5.442 ; Rise       ; clock           ;
;  out2[4]    ; clock      ; 5.394 ; 5.394 ; Rise       ; clock           ;
;  out2[5]    ; clock      ; 6.060 ; 6.060 ; Rise       ; clock           ;
;  out2[6]    ; clock      ; 5.993 ; 5.993 ; Rise       ; clock           ;
;  out2[7]    ; clock      ; 5.773 ; 5.773 ; Rise       ; clock           ;
;  out2[8]    ; clock      ; 5.360 ; 5.360 ; Rise       ; clock           ;
;  out2[9]    ; clock      ; 5.775 ; 5.775 ; Rise       ; clock           ;
;  out2[10]   ; clock      ; 6.569 ; 6.569 ; Rise       ; clock           ;
;  out2[11]   ; clock      ; 6.343 ; 6.343 ; Rise       ; clock           ;
;  out2[12]   ; clock      ; 6.319 ; 6.319 ; Rise       ; clock           ;
;  out2[13]   ; clock      ; 6.374 ; 6.374 ; Rise       ; clock           ;
;  out2[14]   ; clock      ; 5.296 ; 5.296 ; Rise       ; clock           ;
;  out2[15]   ; clock      ; 6.752 ; 6.752 ; Rise       ; clock           ;
; output[*]   ; clock      ; 5.614 ; 5.614 ; Rise       ; clock           ;
;  output[0]  ; clock      ; 6.794 ; 6.794 ; Rise       ; clock           ;
;  output[1]  ; clock      ; 5.635 ; 5.635 ; Rise       ; clock           ;
;  output[2]  ; clock      ; 6.915 ; 6.915 ; Rise       ; clock           ;
;  output[3]  ; clock      ; 7.166 ; 7.166 ; Rise       ; clock           ;
;  output[4]  ; clock      ; 6.938 ; 6.938 ; Rise       ; clock           ;
;  output[5]  ; clock      ; 5.625 ; 5.625 ; Rise       ; clock           ;
;  output[6]  ; clock      ; 5.614 ; 5.614 ; Rise       ; clock           ;
;  output[7]  ; clock      ; 6.599 ; 6.599 ; Rise       ; clock           ;
;  output[8]  ; clock      ; 6.980 ; 6.980 ; Rise       ; clock           ;
;  output[9]  ; clock      ; 6.965 ; 6.965 ; Rise       ; clock           ;
;  output[10] ; clock      ; 6.992 ; 6.992 ; Rise       ; clock           ;
;  output[11] ; clock      ; 7.022 ; 7.022 ; Rise       ; clock           ;
;  output[12] ; clock      ; 5.932 ; 5.932 ; Rise       ; clock           ;
;  output[13] ; clock      ; 6.949 ; 6.949 ; Rise       ; clock           ;
;  output[14] ; clock      ; 6.512 ; 6.512 ; Rise       ; clock           ;
;  output[15] ; clock      ; 6.732 ; 6.732 ; Rise       ; clock           ;
; aluout[*]   ; clock      ; 6.744 ; 6.744 ; Fall       ; clock           ;
;  aluout[0]  ; clock      ; 6.744 ; 6.744 ; Fall       ; clock           ;
;  aluout[1]  ; clock      ; 7.047 ; 7.047 ; Fall       ; clock           ;
;  aluout[2]  ; clock      ; 8.021 ; 8.021 ; Fall       ; clock           ;
;  aluout[3]  ; clock      ; 7.825 ; 7.825 ; Fall       ; clock           ;
;  aluout[4]  ; clock      ; 7.810 ; 7.810 ; Fall       ; clock           ;
;  aluout[5]  ; clock      ; 7.053 ; 7.053 ; Fall       ; clock           ;
;  aluout[6]  ; clock      ; 7.144 ; 7.144 ; Fall       ; clock           ;
;  aluout[7]  ; clock      ; 7.909 ; 7.909 ; Fall       ; clock           ;
;  aluout[8]  ; clock      ; 7.758 ; 7.758 ; Fall       ; clock           ;
;  aluout[9]  ; clock      ; 7.927 ; 7.927 ; Fall       ; clock           ;
;  aluout[10] ; clock      ; 7.869 ; 7.869 ; Fall       ; clock           ;
;  aluout[11] ; clock      ; 7.934 ; 7.934 ; Fall       ; clock           ;
;  aluout[12] ; clock      ; 7.770 ; 7.770 ; Fall       ; clock           ;
;  aluout[13] ; clock      ; 7.770 ; 7.770 ; Fall       ; clock           ;
;  aluout[14] ; clock      ; 7.320 ; 7.320 ; Fall       ; clock           ;
;  aluout[15] ; clock      ; 7.845 ; 7.845 ; Fall       ; clock           ;
; out1[*]     ; clock      ; 4.989 ; 4.989 ; Fall       ; clock           ;
;  out1[0]    ; clock      ; 4.989 ; 4.989 ; Fall       ; clock           ;
;  out1[1]    ; clock      ; 5.813 ; 5.813 ; Fall       ; clock           ;
;  out1[2]    ; clock      ; 6.777 ; 6.777 ; Fall       ; clock           ;
;  out1[3]    ; clock      ; 6.065 ; 6.065 ; Fall       ; clock           ;
;  out1[4]    ; clock      ; 5.330 ; 5.330 ; Fall       ; clock           ;
;  out1[5]    ; clock      ; 5.641 ; 5.641 ; Fall       ; clock           ;
;  out1[6]    ; clock      ; 5.596 ; 5.596 ; Fall       ; clock           ;
;  out1[7]    ; clock      ; 6.464 ; 6.464 ; Fall       ; clock           ;
;  out1[8]    ; clock      ; 5.767 ; 5.767 ; Fall       ; clock           ;
;  out1[9]    ; clock      ; 5.728 ; 5.728 ; Fall       ; clock           ;
;  out1[10]   ; clock      ; 5.127 ; 5.127 ; Fall       ; clock           ;
;  out1[11]   ; clock      ; 5.776 ; 5.776 ; Fall       ; clock           ;
;  out1[12]   ; clock      ; 6.459 ; 6.459 ; Fall       ; clock           ;
;  out1[13]   ; clock      ; 5.813 ; 5.813 ; Fall       ; clock           ;
;  out1[14]   ; clock      ; 5.822 ; 5.822 ; Fall       ; clock           ;
;  out1[15]   ; clock      ; 5.110 ; 5.110 ; Fall       ; clock           ;
; out2[*]     ; clock      ; 5.291 ; 5.291 ; Fall       ; clock           ;
;  out2[0]    ; clock      ; 5.975 ; 5.975 ; Fall       ; clock           ;
;  out2[1]    ; clock      ; 6.475 ; 6.475 ; Fall       ; clock           ;
;  out2[2]    ; clock      ; 5.291 ; 5.291 ; Fall       ; clock           ;
;  out2[3]    ; clock      ; 5.442 ; 5.442 ; Fall       ; clock           ;
;  out2[4]    ; clock      ; 5.394 ; 5.394 ; Fall       ; clock           ;
;  out2[5]    ; clock      ; 6.060 ; 6.060 ; Fall       ; clock           ;
;  out2[6]    ; clock      ; 5.993 ; 5.993 ; Fall       ; clock           ;
;  out2[7]    ; clock      ; 5.773 ; 5.773 ; Fall       ; clock           ;
;  out2[8]    ; clock      ; 5.360 ; 5.360 ; Fall       ; clock           ;
;  out2[9]    ; clock      ; 5.775 ; 5.775 ; Fall       ; clock           ;
;  out2[10]   ; clock      ; 6.569 ; 6.569 ; Fall       ; clock           ;
;  out2[11]   ; clock      ; 6.343 ; 6.343 ; Fall       ; clock           ;
;  out2[12]   ; clock      ; 6.319 ; 6.319 ; Fall       ; clock           ;
;  out2[13]   ; clock      ; 6.374 ; 6.374 ; Fall       ; clock           ;
;  out2[14]   ; clock      ; 5.296 ; 5.296 ; Fall       ; clock           ;
;  out2[15]   ; clock      ; 6.752 ; 6.752 ; Fall       ; clock           ;
; output[*]   ; clock      ; 5.614 ; 5.614 ; Fall       ; clock           ;
;  output[0]  ; clock      ; 6.794 ; 6.794 ; Fall       ; clock           ;
;  output[1]  ; clock      ; 5.635 ; 5.635 ; Fall       ; clock           ;
;  output[2]  ; clock      ; 6.915 ; 6.915 ; Fall       ; clock           ;
;  output[3]  ; clock      ; 7.166 ; 7.166 ; Fall       ; clock           ;
;  output[4]  ; clock      ; 6.938 ; 6.938 ; Fall       ; clock           ;
;  output[5]  ; clock      ; 5.625 ; 5.625 ; Fall       ; clock           ;
;  output[6]  ; clock      ; 5.614 ; 5.614 ; Fall       ; clock           ;
;  output[7]  ; clock      ; 6.599 ; 6.599 ; Fall       ; clock           ;
;  output[8]  ; clock      ; 6.980 ; 6.980 ; Fall       ; clock           ;
;  output[9]  ; clock      ; 7.033 ; 7.033 ; Fall       ; clock           ;
;  output[10] ; clock      ; 6.992 ; 6.992 ; Fall       ; clock           ;
;  output[11] ; clock      ; 7.022 ; 7.022 ; Fall       ; clock           ;
;  output[12] ; clock      ; 5.932 ; 5.932 ; Fall       ; clock           ;
;  output[13] ; clock      ; 6.949 ; 6.949 ; Fall       ; clock           ;
;  output[14] ; clock      ; 6.512 ; 6.512 ; Fall       ; clock           ;
;  output[15] ; clock      ; 6.732 ; 6.732 ; Fall       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; operation[0] ; aluout[0]   ; 7.523  ; 7.523  ; 7.523  ; 7.523  ;
; operation[0] ; aluout[1]   ; 9.460  ; 9.460  ; 9.460  ; 9.460  ;
; operation[0] ; aluout[2]   ; 10.367 ; 10.367 ; 10.367 ; 10.367 ;
; operation[0] ; aluout[3]   ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; operation[0] ; aluout[4]   ; 10.530 ; 10.530 ; 10.530 ; 10.530 ;
; operation[0] ; aluout[5]   ; 10.706 ; 10.706 ; 10.706 ; 10.706 ;
; operation[0] ; aluout[6]   ; 10.367 ; 10.367 ; 10.367 ; 10.367 ;
; operation[0] ; aluout[7]   ; 11.381 ; 11.381 ; 11.381 ; 11.381 ;
; operation[0] ; aluout[8]   ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; operation[0] ; aluout[9]   ; 12.218 ; 12.218 ; 12.218 ; 12.218 ;
; operation[0] ; aluout[10]  ; 12.308 ; 12.308 ; 12.308 ; 12.308 ;
; operation[0] ; aluout[11]  ; 12.375 ; 12.375 ; 12.375 ; 12.375 ;
; operation[0] ; aluout[12]  ; 12.584 ; 12.584 ; 12.584 ; 12.584 ;
; operation[0] ; aluout[13]  ; 12.591 ; 12.591 ; 12.591 ; 12.591 ;
; operation[0] ; aluout[14]  ; 13.686 ; 13.686 ; 13.686 ; 13.686 ;
; operation[0] ; aluout[15]  ; 15.142 ; 15.142 ; 15.142 ; 15.142 ;
; operation[0] ; output[14]  ; 14.714 ; 14.714 ; 14.714 ; 14.714 ;
; operation[0] ; output[15]  ; 15.499 ; 15.499 ; 15.499 ; 15.499 ;
; operation[1] ; aluout[0]   ; 7.313  ; 7.313  ; 7.313  ; 7.313  ;
; operation[1] ; aluout[1]   ; 8.035  ; 7.288  ; 7.288  ; 8.035  ;
; operation[1] ; aluout[2]   ; 8.409  ; 8.258  ; 8.258  ; 8.409  ;
; operation[1] ; aluout[3]   ; 8.504  ; 7.655  ; 7.655  ; 8.504  ;
; operation[1] ; aluout[4]   ; 8.531  ; 7.237  ; 7.237  ; 8.531  ;
; operation[1] ; aluout[5]   ; 7.611  ; 7.574  ; 7.574  ; 7.611  ;
; operation[1] ; aluout[6]   ; 7.570  ; 7.570  ; 7.570  ; 7.570  ;
; operation[1] ; aluout[7]   ; 8.305  ; 8.175  ; 8.175  ; 8.305  ;
; operation[1] ; aluout[8]   ; 8.222  ; 7.640  ; 7.640  ; 8.222  ;
; operation[1] ; aluout[9]   ; 8.667  ; 7.848  ; 7.848  ; 8.667  ;
; operation[1] ; aluout[10]  ; 8.369  ; 8.294  ; 8.294  ; 8.369  ;
; operation[1] ; aluout[11]  ; 8.815  ; 7.557  ; 7.557  ; 8.815  ;
; operation[1] ; aluout[12]  ; 8.091  ; 7.821  ; 7.821  ; 8.091  ;
; operation[1] ; aluout[13]  ; 8.359  ; 7.829  ; 7.829  ; 8.359  ;
; operation[1] ; aluout[14]  ; 8.445  ; 6.621  ; 6.621  ; 8.445  ;
; operation[1] ; aluout[15]  ; 8.768  ; 6.951  ; 6.951  ; 8.768  ;
; operation[1] ; output[14]  ; 9.337  ; 8.421  ; 8.421  ; 9.337  ;
; operation[1] ; output[15]  ; 9.299  ; 7.903  ; 7.903  ; 9.299  ;
; operation[2] ; aluout[0]   ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; operation[2] ; aluout[1]   ;        ; 10.580 ; 10.580 ;        ;
; operation[2] ; aluout[2]   ;        ; 10.606 ; 10.606 ;        ;
; operation[2] ; aluout[3]   ;        ; 10.908 ; 10.908 ;        ;
; operation[2] ; aluout[4]   ;        ; 10.489 ; 10.489 ;        ;
; operation[2] ; aluout[5]   ;        ; 9.442  ; 9.442  ;        ;
; operation[2] ; aluout[6]   ;        ; 9.343  ; 9.343  ;        ;
; operation[2] ; aluout[7]   ;        ; 10.393 ; 10.393 ;        ;
; operation[2] ; aluout[8]   ;        ; 10.557 ; 10.557 ;        ;
; operation[2] ; aluout[9]   ;        ; 10.443 ; 10.443 ;        ;
; operation[2] ; aluout[10]  ;        ; 10.420 ; 10.420 ;        ;
; operation[2] ; aluout[11]  ;        ; 10.630 ; 10.630 ;        ;
; operation[2] ; aluout[12]  ;        ; 10.540 ; 10.540 ;        ;
; operation[2] ; aluout[13]  ;        ; 10.808 ; 10.808 ;        ;
; operation[2] ; aluout[14]  ;        ; 10.894 ; 10.894 ;        ;
; operation[2] ; aluout[15]  ;        ; 11.217 ; 11.217 ;        ;
; operation[2] ; output[14]  ;        ; 11.786 ; 11.786 ;        ;
; operation[2] ; output[15]  ;        ; 11.748 ; 11.748 ;        ;
+--------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+--------------+-------------+-------+--------+--------+-------+
; Input Port   ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+--------------+-------------+-------+--------+--------+-------+
; operation[0] ; aluout[0]   ; 7.523 ; 7.523  ; 7.523  ; 7.523 ;
; operation[0] ; aluout[1]   ; 8.241 ; 9.460  ; 9.460  ; 8.241 ;
; operation[0] ; aluout[2]   ; 8.611 ; 10.038 ; 10.038 ; 8.611 ;
; operation[0] ; aluout[3]   ; 8.707 ; 9.689  ; 9.689  ; 8.707 ;
; operation[0] ; aluout[4]   ; 8.610 ; 9.417  ; 9.417  ; 8.610 ;
; operation[0] ; aluout[5]   ; 8.388 ; 9.129  ; 9.129  ; 8.388 ;
; operation[0] ; aluout[6]   ; 8.322 ; 8.322  ; 8.322  ; 8.322 ;
; operation[0] ; aluout[7]   ; 8.556 ; 9.246  ; 9.246  ; 8.556 ;
; operation[0] ; aluout[8]   ; 8.476 ; 9.163  ; 9.163  ; 8.476 ;
; operation[0] ; aluout[9]   ; 8.907 ; 9.379  ; 9.379  ; 8.907 ;
; operation[0] ; aluout[10]  ; 8.624 ; 9.163  ; 9.163  ; 8.624 ;
; operation[0] ; aluout[11]  ; 9.057 ; 9.233  ; 9.233  ; 9.057 ;
; operation[0] ; aluout[12]  ; 8.332 ; 8.873  ; 8.873  ; 8.332 ;
; operation[0] ; aluout[13]  ; 8.791 ; 8.881  ; 8.881  ; 8.791 ;
; operation[0] ; aluout[14]  ; 8.114 ; 8.552  ; 8.552  ; 8.114 ;
; operation[0] ; aluout[15]  ; 8.705 ; 9.003  ; 9.003  ; 8.705 ;
; operation[0] ; output[14]  ; 9.006 ; 9.580  ; 9.580  ; 9.006 ;
; operation[0] ; output[15]  ; 9.236 ; 9.360  ; 9.360  ; 9.236 ;
; operation[1] ; aluout[0]   ; 7.313 ; 6.603  ; 6.603  ; 7.313 ;
; operation[1] ; aluout[1]   ; 8.035 ; 7.288  ; 7.288  ; 8.035 ;
; operation[1] ; aluout[2]   ; 8.409 ; 8.258  ; 8.258  ; 8.409 ;
; operation[1] ; aluout[3]   ; 8.504 ; 7.655  ; 7.655  ; 8.504 ;
; operation[1] ; aluout[4]   ; 8.531 ; 7.237  ; 7.237  ; 8.531 ;
; operation[1] ; aluout[5]   ; 7.611 ; 7.574  ; 7.574  ; 7.611 ;
; operation[1] ; aluout[6]   ; 6.631 ; 6.631  ; 6.631  ; 6.631 ;
; operation[1] ; aluout[7]   ; 8.305 ; 8.175  ; 8.175  ; 8.305 ;
; operation[1] ; aluout[8]   ; 8.222 ; 7.640  ; 7.640  ; 8.222 ;
; operation[1] ; aluout[9]   ; 8.667 ; 7.848  ; 7.848  ; 8.667 ;
; operation[1] ; aluout[10]  ; 8.369 ; 8.294  ; 8.294  ; 8.369 ;
; operation[1] ; aluout[11]  ; 8.815 ; 7.557  ; 7.557  ; 8.815 ;
; operation[1] ; aluout[12]  ; 8.091 ; 7.821  ; 7.821  ; 8.091 ;
; operation[1] ; aluout[13]  ; 8.359 ; 7.829  ; 7.829  ; 8.359 ;
; operation[1] ; aluout[14]  ; 8.445 ; 6.621  ; 6.621  ; 8.445 ;
; operation[1] ; aluout[15]  ; 8.768 ; 6.951  ; 6.951  ; 8.768 ;
; operation[1] ; output[14]  ; 9.337 ; 8.421  ; 8.421  ; 9.337 ;
; operation[1] ; output[15]  ; 9.299 ; 7.903  ; 7.903  ; 9.299 ;
; operation[2] ; aluout[0]   ; 9.488 ; 9.488  ; 9.488  ; 9.488 ;
; operation[2] ; aluout[1]   ;       ; 10.580 ; 10.580 ;       ;
; operation[2] ; aluout[2]   ;       ; 10.606 ; 10.606 ;       ;
; operation[2] ; aluout[3]   ;       ; 10.908 ; 10.908 ;       ;
; operation[2] ; aluout[4]   ;       ; 10.489 ; 10.489 ;       ;
; operation[2] ; aluout[5]   ;       ; 9.442  ; 9.442  ;       ;
; operation[2] ; aluout[6]   ;       ; 9.343  ; 9.343  ;       ;
; operation[2] ; aluout[7]   ;       ; 10.393 ; 10.393 ;       ;
; operation[2] ; aluout[8]   ;       ; 10.557 ; 10.557 ;       ;
; operation[2] ; aluout[9]   ;       ; 10.443 ; 10.443 ;       ;
; operation[2] ; aluout[10]  ;       ; 10.420 ; 10.420 ;       ;
; operation[2] ; aluout[11]  ;       ; 10.630 ; 10.630 ;       ;
; operation[2] ; aluout[12]  ;       ; 10.525 ; 10.525 ;       ;
; operation[2] ; aluout[13]  ;       ; 10.533 ; 10.533 ;       ;
; operation[2] ; aluout[14]  ;       ; 9.069  ; 9.069  ;       ;
; operation[2] ; aluout[15]  ;       ; 9.651  ; 9.651  ;       ;
; operation[2] ; output[14]  ;       ; 11.125 ; 11.125 ;       ;
; operation[2] ; output[15]  ;       ; 10.607 ; 10.607 ;       ;
+--------------+-------------+-------+--------+--------+-------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.263 ; -25.265       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.519 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.263 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.013      ; 2.882      ;
; -2.253 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.012      ; 2.871      ;
; -2.200 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.012     ; 2.744      ;
; -2.198 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.005     ; 2.817      ;
; -2.186 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.005     ; 2.829      ;
; -2.185 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.016      ; 2.807      ;
; -2.184 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.011      ; 2.801      ;
; -2.184 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.033      ; 2.823      ;
; -2.175 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.015      ; 2.796      ;
; -2.174 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.010      ; 2.790      ;
; -2.174 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.032      ; 2.812      ;
; -2.165 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 1.573      ; 3.844      ;
; -2.155 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 1.572      ; 3.833      ;
; -2.123 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.012     ; 2.667      ;
; -2.120 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.002     ; 2.742      ;
; -2.119 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.007     ; 2.736      ;
; -2.119 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.015      ; 2.758      ;
; -2.108 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.002     ; 2.754      ;
; -2.107 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.007     ; 2.748      ;
; -2.107 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.015      ; 2.770      ;
; -2.100 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 1.555      ; 3.779      ;
; -2.099 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.015      ; 2.720      ;
; -2.089 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.014      ; 2.709      ;
; -2.088 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 1.555      ; 3.791      ;
; -2.076 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.700      ;
; -2.069 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.032      ; 2.707      ;
; -2.059 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.031      ; 2.696      ;
; -2.052 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.026      ; 2.684      ;
; -2.046 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.010     ; 2.592      ;
; -2.042 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.025      ; 2.673      ;
; -2.034 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.003     ; 2.655      ;
; -2.022 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.003     ; 2.667      ;
; -2.004 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.014      ; 2.642      ;
; -1.997 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.023     ; 2.619      ;
; -1.997 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.001     ; 2.641      ;
; -1.992 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.009     ; 2.539      ;
; -1.992 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.014      ; 2.654      ;
; -1.988 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.016      ; 2.610      ;
; -1.987 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.008      ; 2.619      ;
; -1.978 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.015      ; 2.599      ;
; -1.978 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.539      ; 3.662      ;
; -1.976 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.014      ; 2.596      ;
; -1.975 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.008      ; 2.631      ;
; -1.966 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.013      ; 2.585      ;
; -1.965 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.026      ; 2.597      ;
; -1.963 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.590      ;
; -1.955 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.025      ; 2.586      ;
; -1.931 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.025      ; 2.562      ;
; -1.923 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.002     ; 2.545      ;
; -1.921 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.024      ; 2.551      ;
; -1.912 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.019     ; 2.538      ;
; -1.911 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.004     ; 2.531      ;
; -1.911 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.002     ; 2.557      ;
; -1.900 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.008      ; 2.532      ;
; -1.899 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; -0.004     ; 2.543      ;
; -1.889 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.547      ; 3.492      ;
; -1.888 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.008      ; 2.544      ;
; -1.882 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.002     ; 2.525      ;
; -1.875 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.009     ; 2.422      ;
; -1.866 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.007      ; 2.497      ;
; -1.854 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.007      ; 2.509      ;
; -1.829 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.005     ; 2.480      ;
; -1.822 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.032      ; 2.460      ;
; -1.812 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.031      ; 2.449      ;
; -1.811 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.000      ; 2.367      ;
; -1.789 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.020     ; 2.414      ;
; -1.784 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.008     ; 2.421      ;
; -1.771 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.003     ; 2.406      ;
; -1.769 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.070      ; 2.445      ;
; -1.759 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.069      ; 2.434      ;
; -1.757 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.014      ; 2.395      ;
; -1.750 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.007     ; 2.399      ;
; -1.750 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.015      ; 2.421      ;
; -1.745 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.014      ; 2.407      ;
; -1.743 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.050      ; 2.404      ;
; -1.743 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.032      ; 2.331      ;
; -1.742 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.011      ; 2.309      ;
; -1.737 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.006     ; 2.287      ;
; -1.737 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.008     ; 2.374      ;
; -1.731 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.555      ; 3.442      ;
; -1.716 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.002     ; 2.370      ;
; -1.704 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.052      ; 2.380      ;
; -1.692 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.052      ; 2.392      ;
; -1.692 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.005     ; 2.325      ;
; -1.692 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.017      ; 2.347      ;
; -1.683 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.310      ;
; -1.673 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.557      ; 3.368      ;
; -1.668 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.015      ; 2.289      ;
; -1.665 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 1.573      ; 3.844      ;
; -1.665 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.003     ; 2.318      ;
; -1.664 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.048      ; 2.323      ;
; -1.664 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.070      ; 2.345      ;
; -1.661 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.009     ; 2.208      ;
; -1.658 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.014      ; 2.278      ;
; -1.658 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.000      ; 2.296      ;
; -1.655 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 1.572      ; 3.833      ;
; -1.645 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.610      ; 3.366      ;
; -1.636 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; -0.003     ; 2.273      ;
; -1.635 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.014      ; 2.305      ;
; -1.630 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.053      ; 2.294      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.519 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.547      ; 2.066      ;
; 0.523 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 1.572      ; 2.095      ;
; 0.532 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 1.573      ; 2.105      ;
; 0.548 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.599      ; 2.147      ;
; 0.563 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.557      ; 2.120      ;
; 0.575 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.610      ; 2.185      ;
; 0.577 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.545      ; 2.122      ;
; 0.582 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.555      ; 2.137      ;
; 0.605 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.557      ; 2.162      ;
; 0.629 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.539      ; 2.168      ;
; 0.644 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 1.555      ; 2.199      ;
; 0.647 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.538      ; 2.185      ;
; 0.650 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.547      ; 2.197      ;
; 0.663 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 1.555      ; 2.218      ;
; 0.928 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.074      ; 1.002      ;
; 0.945 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.002      ;
; 0.954 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.012      ;
; 0.995 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.033      ; 1.028      ;
; 1.000 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.021      ; 1.021      ;
; 1.019 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.547      ; 2.066      ;
; 1.023 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 1.572      ; 2.095      ;
; 1.028 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.030      ;
; 1.032 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 1.573      ; 2.105      ;
; 1.048 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.599      ; 2.147      ;
; 1.058 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.019      ; 1.077      ;
; 1.063 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.557      ; 2.120      ;
; 1.075 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.610      ; 2.185      ;
; 1.077 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.545      ; 2.122      ;
; 1.082 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.555      ; 2.137      ;
; 1.103 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.041      ; 1.144      ;
; 1.105 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.557      ; 2.162      ;
; 1.106 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.008     ; 1.098      ;
; 1.127 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.014     ; 1.113      ;
; 1.129 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.539      ; 2.168      ;
; 1.144 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 1.555      ; 2.199      ;
; 1.146 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.015      ; 1.161      ;
; 1.147 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.538      ; 2.185      ;
; 1.150 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.547      ; 2.197      ;
; 1.156 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.006     ; 1.150      ;
; 1.163 ; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 1.555      ; 2.218      ;
; 1.166 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.168      ;
; 1.176 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.016      ; 1.192      ;
; 1.187 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.015     ; 1.172      ;
; 1.197 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.021     ; 1.176      ;
; 1.199 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.007      ; 1.206      ;
; 1.203 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.202      ;
; 1.230 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.032      ; 1.262      ;
; 1.243 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.058      ; 1.301      ;
; 1.282 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.007      ; 1.289      ;
; 1.293 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.297      ;
; 1.303 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.024      ; 1.327      ;
; 1.314 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.025      ; 1.339      ;
; 1.315 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.007      ; 1.322      ;
; 1.316 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.053      ; 1.369      ;
; 1.366 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.012     ; 1.354      ;
; 1.384 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.010      ; 1.394      ;
; 1.394 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.012     ; 1.382      ;
; 1.396 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.453      ;
; 1.400 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.054      ; 1.454      ;
; 1.407 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.007      ; 1.414      ;
; 1.414 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.020     ; 1.394      ;
; 1.416 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.016      ; 1.432      ;
; 1.427 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.017      ; 1.444      ;
; 1.427 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.015     ; 1.412      ;
; 1.440 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.027      ; 1.467      ;
; 1.451 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.028      ; 1.479      ;
; 1.452 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.009     ; 1.443      ;
; 1.456 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.013      ; 1.469      ;
; 1.460 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.006      ; 1.466      ;
; 1.466 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.014      ; 1.480      ;
; 1.480 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.479      ;
; 1.487 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.052      ; 1.539      ;
; 1.489 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.013     ; 1.476      ;
; 1.502 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.498      ;
; 1.503 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.107      ; 1.610      ;
; 1.513 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.509      ;
; 1.515 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.052      ; 1.567      ;
; 1.527 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.529      ;
; 1.527 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.038      ; 1.565      ;
; 1.528 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.008      ; 1.536      ;
; 1.529 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.058      ; 1.587      ;
; 1.533 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.039      ; 1.572      ;
; 1.537 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.540      ;
; 1.540 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.008      ; 1.548      ;
; 1.545 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.549      ;
; 1.548 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.012     ; 1.536      ;
; 1.560 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.021      ; 1.581      ;
; 1.565 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.025      ; 1.590      ;
; 1.575 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.026      ; 1.601      ;
; 1.582 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.013     ; 1.569      ;
; 1.589 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.069      ; 1.658      ;
; 1.594 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.653      ;
; 1.601 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.615      ;
; 1.611 ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.041      ; 1.652      ;
; 1.612 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; -0.003     ; 1.609      ;
; 1.625 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.010      ; 1.635      ;
; 1.628 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.016      ; 1.644      ;
; 1.629 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.005      ; 1.634      ;
; 1.630 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.016      ; 1.646      ;
; 1.637 ; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.010      ; 1.647      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P0|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P0|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P1|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P1|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:0:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:10:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:11:REG0|FF13|SR2|out1~1|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:12:REG0|FF13|SR2|out1~1|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:13:REG0|FF13|SR2|out1~1|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:1:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:2:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:3:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datac                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:4:REG0|FF13|SR2|out1~1|datac                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:5:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:6:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datac                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:7:REG0|FF13|SR2|out1~1|datac                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:8:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; P3|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; P3|\flip_flops_loop:9:REG0|FF13|SR2|out1~1|datad                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluout[*]   ; clock      ; 7.387 ; 7.387 ; Rise       ; clock           ;
;  aluout[0]  ; clock      ; 5.516 ; 5.516 ; Rise       ; clock           ;
;  aluout[1]  ; clock      ; 4.854 ; 4.854 ; Rise       ; clock           ;
;  aluout[2]  ; clock      ; 5.331 ; 5.331 ; Rise       ; clock           ;
;  aluout[3]  ; clock      ; 5.243 ; 5.243 ; Rise       ; clock           ;
;  aluout[4]  ; clock      ; 5.389 ; 5.389 ; Rise       ; clock           ;
;  aluout[5]  ; clock      ; 5.411 ; 5.411 ; Rise       ; clock           ;
;  aluout[6]  ; clock      ; 5.268 ; 5.268 ; Rise       ; clock           ;
;  aluout[7]  ; clock      ; 5.755 ; 5.755 ; Rise       ; clock           ;
;  aluout[8]  ; clock      ; 5.824 ; 5.824 ; Rise       ; clock           ;
;  aluout[9]  ; clock      ; 6.120 ; 6.120 ; Rise       ; clock           ;
;  aluout[10] ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  aluout[11] ; clock      ; 6.175 ; 6.175 ; Rise       ; clock           ;
;  aluout[12] ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  aluout[13] ; clock      ; 6.290 ; 6.290 ; Rise       ; clock           ;
;  aluout[14] ; clock      ; 6.694 ; 6.694 ; Rise       ; clock           ;
;  aluout[15] ; clock      ; 7.387 ; 7.387 ; Rise       ; clock           ;
; out1[*]     ; clock      ; 4.047 ; 4.047 ; Rise       ; clock           ;
;  out1[0]    ; clock      ; 3.432 ; 3.432 ; Rise       ; clock           ;
;  out1[1]    ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  out1[2]    ; clock      ; 4.047 ; 4.047 ; Rise       ; clock           ;
;  out1[3]    ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  out1[4]    ; clock      ; 3.343 ; 3.343 ; Rise       ; clock           ;
;  out1[5]    ; clock      ; 3.437 ; 3.437 ; Rise       ; clock           ;
;  out1[6]    ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  out1[7]    ; clock      ; 3.652 ; 3.652 ; Rise       ; clock           ;
;  out1[8]    ; clock      ; 3.650 ; 3.650 ; Rise       ; clock           ;
;  out1[9]    ; clock      ; 3.481 ; 3.481 ; Rise       ; clock           ;
;  out1[10]   ; clock      ; 3.504 ; 3.504 ; Rise       ; clock           ;
;  out1[11]   ; clock      ; 3.719 ; 3.719 ; Rise       ; clock           ;
;  out1[12]   ; clock      ; 3.751 ; 3.751 ; Rise       ; clock           ;
;  out1[13]   ; clock      ; 3.688 ; 3.688 ; Rise       ; clock           ;
;  out1[14]   ; clock      ; 3.739 ; 3.739 ; Rise       ; clock           ;
;  out1[15]   ; clock      ; 3.491 ; 3.491 ; Rise       ; clock           ;
; out2[*]     ; clock      ; 3.894 ; 3.894 ; Rise       ; clock           ;
;  out2[0]    ; clock      ; 3.654 ; 3.654 ; Rise       ; clock           ;
;  out2[1]    ; clock      ; 3.894 ; 3.894 ; Rise       ; clock           ;
;  out2[2]    ; clock      ; 3.415 ; 3.415 ; Rise       ; clock           ;
;  out2[3]    ; clock      ; 3.363 ; 3.363 ; Rise       ; clock           ;
;  out2[4]    ; clock      ; 3.344 ; 3.344 ; Rise       ; clock           ;
;  out2[5]    ; clock      ; 3.869 ; 3.869 ; Rise       ; clock           ;
;  out2[6]    ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  out2[7]    ; clock      ; 3.739 ; 3.739 ; Rise       ; clock           ;
;  out2[8]    ; clock      ; 3.431 ; 3.431 ; Rise       ; clock           ;
;  out2[9]    ; clock      ; 3.514 ; 3.514 ; Rise       ; clock           ;
;  out2[10]   ; clock      ; 3.700 ; 3.700 ; Rise       ; clock           ;
;  out2[11]   ; clock      ; 3.659 ; 3.659 ; Rise       ; clock           ;
;  out2[12]   ; clock      ; 3.558 ; 3.558 ; Rise       ; clock           ;
;  out2[13]   ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  out2[14]   ; clock      ; 3.557 ; 3.557 ; Rise       ; clock           ;
;  out2[15]   ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
; output[*]   ; clock      ; 7.525 ; 7.525 ; Rise       ; clock           ;
;  output[0]  ; clock      ; 3.874 ; 3.874 ; Rise       ; clock           ;
;  output[1]  ; clock      ; 3.496 ; 3.496 ; Rise       ; clock           ;
;  output[2]  ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  output[3]  ; clock      ; 3.978 ; 3.978 ; Rise       ; clock           ;
;  output[4]  ; clock      ; 3.869 ; 3.869 ; Rise       ; clock           ;
;  output[5]  ; clock      ; 3.424 ; 3.424 ; Rise       ; clock           ;
;  output[6]  ; clock      ; 3.496 ; 3.496 ; Rise       ; clock           ;
;  output[7]  ; clock      ; 4.073 ; 4.073 ; Rise       ; clock           ;
;  output[8]  ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
;  output[9]  ; clock      ; 3.754 ; 3.754 ; Rise       ; clock           ;
;  output[10] ; clock      ; 4.095 ; 4.095 ; Rise       ; clock           ;
;  output[11] ; clock      ; 4.200 ; 4.200 ; Rise       ; clock           ;
;  output[12] ; clock      ; 3.688 ; 3.688 ; Rise       ; clock           ;
;  output[13] ; clock      ; 4.046 ; 4.046 ; Rise       ; clock           ;
;  output[14] ; clock      ; 7.202 ; 7.202 ; Rise       ; clock           ;
;  output[15] ; clock      ; 7.525 ; 7.525 ; Rise       ; clock           ;
; aluout[*]   ; clock      ; 6.789 ; 6.789 ; Fall       ; clock           ;
;  aluout[0]  ; clock      ; 4.705 ; 4.705 ; Fall       ; clock           ;
;  aluout[1]  ; clock      ; 4.335 ; 4.335 ; Fall       ; clock           ;
;  aluout[2]  ; clock      ; 4.733 ; 4.733 ; Fall       ; clock           ;
;  aluout[3]  ; clock      ; 4.645 ; 4.645 ; Fall       ; clock           ;
;  aluout[4]  ; clock      ; 4.791 ; 4.791 ; Fall       ; clock           ;
;  aluout[5]  ; clock      ; 4.813 ; 4.813 ; Fall       ; clock           ;
;  aluout[6]  ; clock      ; 4.670 ; 4.670 ; Fall       ; clock           ;
;  aluout[7]  ; clock      ; 5.157 ; 5.157 ; Fall       ; clock           ;
;  aluout[8]  ; clock      ; 5.226 ; 5.226 ; Fall       ; clock           ;
;  aluout[9]  ; clock      ; 5.522 ; 5.522 ; Fall       ; clock           ;
;  aluout[10] ; clock      ; 5.511 ; 5.511 ; Fall       ; clock           ;
;  aluout[11] ; clock      ; 5.577 ; 5.577 ; Fall       ; clock           ;
;  aluout[12] ; clock      ; 5.694 ; 5.694 ; Fall       ; clock           ;
;  aluout[13] ; clock      ; 5.692 ; 5.692 ; Fall       ; clock           ;
;  aluout[14] ; clock      ; 6.096 ; 6.096 ; Fall       ; clock           ;
;  aluout[15] ; clock      ; 6.789 ; 6.789 ; Fall       ; clock           ;
; out1[*]     ; clock      ; 3.497 ; 3.497 ; Fall       ; clock           ;
;  out1[0]    ; clock      ; 2.593 ; 2.593 ; Fall       ; clock           ;
;  out1[1]    ; clock      ; 3.041 ; 3.041 ; Fall       ; clock           ;
;  out1[2]    ; clock      ; 3.497 ; 3.497 ; Fall       ; clock           ;
;  out1[3]    ; clock      ; 3.136 ; 3.136 ; Fall       ; clock           ;
;  out1[4]    ; clock      ; 2.788 ; 2.788 ; Fall       ; clock           ;
;  out1[5]    ; clock      ; 2.972 ; 2.972 ; Fall       ; clock           ;
;  out1[6]    ; clock      ; 2.946 ; 2.946 ; Fall       ; clock           ;
;  out1[7]    ; clock      ; 3.299 ; 3.299 ; Fall       ; clock           ;
;  out1[8]    ; clock      ; 3.029 ; 3.029 ; Fall       ; clock           ;
;  out1[9]    ; clock      ; 3.004 ; 3.004 ; Fall       ; clock           ;
;  out1[10]   ; clock      ; 2.654 ; 2.654 ; Fall       ; clock           ;
;  out1[11]   ; clock      ; 3.037 ; 3.037 ; Fall       ; clock           ;
;  out1[12]   ; clock      ; 3.329 ; 3.329 ; Fall       ; clock           ;
;  out1[13]   ; clock      ; 3.064 ; 3.064 ; Fall       ; clock           ;
;  out1[14]   ; clock      ; 3.060 ; 3.060 ; Fall       ; clock           ;
;  out1[15]   ; clock      ; 2.647 ; 2.647 ; Fall       ; clock           ;
; out2[*]     ; clock      ; 3.528 ; 3.528 ; Fall       ; clock           ;
;  out2[0]    ; clock      ; 3.135 ; 3.135 ; Fall       ; clock           ;
;  out2[1]    ; clock      ; 3.379 ; 3.379 ; Fall       ; clock           ;
;  out2[2]    ; clock      ; 2.801 ; 2.801 ; Fall       ; clock           ;
;  out2[3]    ; clock      ; 2.872 ; 2.872 ; Fall       ; clock           ;
;  out2[4]    ; clock      ; 2.828 ; 2.828 ; Fall       ; clock           ;
;  out2[5]    ; clock      ; 3.152 ; 3.152 ; Fall       ; clock           ;
;  out2[6]    ; clock      ; 3.109 ; 3.109 ; Fall       ; clock           ;
;  out2[7]    ; clock      ; 3.040 ; 3.040 ; Fall       ; clock           ;
;  out2[8]    ; clock      ; 2.801 ; 2.801 ; Fall       ; clock           ;
;  out2[9]    ; clock      ; 3.029 ; 3.029 ; Fall       ; clock           ;
;  out2[10]   ; clock      ; 3.344 ; 3.344 ; Fall       ; clock           ;
;  out2[11]   ; clock      ; 3.290 ; 3.290 ; Fall       ; clock           ;
;  out2[12]   ; clock      ; 3.276 ; 3.276 ; Fall       ; clock           ;
;  out2[13]   ; clock      ; 3.299 ; 3.299 ; Fall       ; clock           ;
;  out2[14]   ; clock      ; 2.744 ; 2.744 ; Fall       ; clock           ;
;  out2[15]   ; clock      ; 3.528 ; 3.528 ; Fall       ; clock           ;
; output[*]   ; clock      ; 6.927 ; 6.927 ; Fall       ; clock           ;
;  output[0]  ; clock      ; 3.499 ; 3.499 ; Fall       ; clock           ;
;  output[1]  ; clock      ; 2.962 ; 2.962 ; Fall       ; clock           ;
;  output[2]  ; clock      ; 3.562 ; 3.562 ; Fall       ; clock           ;
;  output[3]  ; clock      ; 3.694 ; 3.694 ; Fall       ; clock           ;
;  output[4]  ; clock      ; 3.580 ; 3.580 ; Fall       ; clock           ;
;  output[5]  ; clock      ; 2.951 ; 2.951 ; Fall       ; clock           ;
;  output[6]  ; clock      ; 2.951 ; 2.951 ; Fall       ; clock           ;
;  output[7]  ; clock      ; 3.413 ; 3.413 ; Fall       ; clock           ;
;  output[8]  ; clock      ; 3.621 ; 3.621 ; Fall       ; clock           ;
;  output[9]  ; clock      ; 3.590 ; 3.590 ; Fall       ; clock           ;
;  output[10] ; clock      ; 3.635 ; 3.635 ; Fall       ; clock           ;
;  output[11] ; clock      ; 3.614 ; 3.614 ; Fall       ; clock           ;
;  output[12] ; clock      ; 3.115 ; 3.115 ; Fall       ; clock           ;
;  output[13] ; clock      ; 3.611 ; 3.611 ; Fall       ; clock           ;
;  output[14] ; clock      ; 6.604 ; 6.604 ; Fall       ; clock           ;
;  output[15] ; clock      ; 6.927 ; 6.927 ; Fall       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluout[*]   ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  aluout[0]  ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  aluout[1]  ; clock      ; 3.589 ; 3.589 ; Rise       ; clock           ;
;  aluout[2]  ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  aluout[3]  ; clock      ; 3.940 ; 3.940 ; Rise       ; clock           ;
;  aluout[4]  ; clock      ; 3.923 ; 3.923 ; Rise       ; clock           ;
;  aluout[5]  ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  aluout[6]  ; clock      ; 3.597 ; 3.597 ; Rise       ; clock           ;
;  aluout[7]  ; clock      ; 3.976 ; 3.976 ; Rise       ; clock           ;
;  aluout[8]  ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  aluout[9]  ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  aluout[10] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  aluout[11] ; clock      ; 4.004 ; 4.004 ; Rise       ; clock           ;
;  aluout[12] ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  aluout[13] ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  aluout[14] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  aluout[15] ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
; out1[*]     ; clock      ; 2.593 ; 2.593 ; Rise       ; clock           ;
;  out1[0]    ; clock      ; 2.593 ; 2.593 ; Rise       ; clock           ;
;  out1[1]    ; clock      ; 3.041 ; 3.041 ; Rise       ; clock           ;
;  out1[2]    ; clock      ; 3.497 ; 3.497 ; Rise       ; clock           ;
;  out1[3]    ; clock      ; 3.136 ; 3.136 ; Rise       ; clock           ;
;  out1[4]    ; clock      ; 2.788 ; 2.788 ; Rise       ; clock           ;
;  out1[5]    ; clock      ; 2.972 ; 2.972 ; Rise       ; clock           ;
;  out1[6]    ; clock      ; 2.946 ; 2.946 ; Rise       ; clock           ;
;  out1[7]    ; clock      ; 3.299 ; 3.299 ; Rise       ; clock           ;
;  out1[8]    ; clock      ; 3.029 ; 3.029 ; Rise       ; clock           ;
;  out1[9]    ; clock      ; 3.004 ; 3.004 ; Rise       ; clock           ;
;  out1[10]   ; clock      ; 2.654 ; 2.654 ; Rise       ; clock           ;
;  out1[11]   ; clock      ; 3.037 ; 3.037 ; Rise       ; clock           ;
;  out1[12]   ; clock      ; 3.329 ; 3.329 ; Rise       ; clock           ;
;  out1[13]   ; clock      ; 3.064 ; 3.064 ; Rise       ; clock           ;
;  out1[14]   ; clock      ; 3.060 ; 3.060 ; Rise       ; clock           ;
;  out1[15]   ; clock      ; 2.647 ; 2.647 ; Rise       ; clock           ;
; out2[*]     ; clock      ; 2.744 ; 2.744 ; Rise       ; clock           ;
;  out2[0]    ; clock      ; 3.135 ; 3.135 ; Rise       ; clock           ;
;  out2[1]    ; clock      ; 3.379 ; 3.379 ; Rise       ; clock           ;
;  out2[2]    ; clock      ; 2.801 ; 2.801 ; Rise       ; clock           ;
;  out2[3]    ; clock      ; 2.872 ; 2.872 ; Rise       ; clock           ;
;  out2[4]    ; clock      ; 2.828 ; 2.828 ; Rise       ; clock           ;
;  out2[5]    ; clock      ; 3.152 ; 3.152 ; Rise       ; clock           ;
;  out2[6]    ; clock      ; 3.109 ; 3.109 ; Rise       ; clock           ;
;  out2[7]    ; clock      ; 3.040 ; 3.040 ; Rise       ; clock           ;
;  out2[8]    ; clock      ; 2.801 ; 2.801 ; Rise       ; clock           ;
;  out2[9]    ; clock      ; 3.029 ; 3.029 ; Rise       ; clock           ;
;  out2[10]   ; clock      ; 3.344 ; 3.344 ; Rise       ; clock           ;
;  out2[11]   ; clock      ; 3.290 ; 3.290 ; Rise       ; clock           ;
;  out2[12]   ; clock      ; 3.276 ; 3.276 ; Rise       ; clock           ;
;  out2[13]   ; clock      ; 3.299 ; 3.299 ; Rise       ; clock           ;
;  out2[14]   ; clock      ; 2.744 ; 2.744 ; Rise       ; clock           ;
;  out2[15]   ; clock      ; 3.528 ; 3.528 ; Rise       ; clock           ;
; output[*]   ; clock      ; 2.951 ; 2.951 ; Rise       ; clock           ;
;  output[0]  ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  output[1]  ; clock      ; 2.962 ; 2.962 ; Rise       ; clock           ;
;  output[2]  ; clock      ; 3.562 ; 3.562 ; Rise       ; clock           ;
;  output[3]  ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  output[4]  ; clock      ; 3.580 ; 3.580 ; Rise       ; clock           ;
;  output[5]  ; clock      ; 2.951 ; 2.951 ; Rise       ; clock           ;
;  output[6]  ; clock      ; 2.951 ; 2.951 ; Rise       ; clock           ;
;  output[7]  ; clock      ; 3.413 ; 3.413 ; Rise       ; clock           ;
;  output[8]  ; clock      ; 3.621 ; 3.621 ; Rise       ; clock           ;
;  output[9]  ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  output[10] ; clock      ; 3.635 ; 3.635 ; Rise       ; clock           ;
;  output[11] ; clock      ; 3.614 ; 3.614 ; Rise       ; clock           ;
;  output[12] ; clock      ; 3.115 ; 3.115 ; Rise       ; clock           ;
;  output[13] ; clock      ; 3.611 ; 3.611 ; Rise       ; clock           ;
;  output[14] ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
;  output[15] ; clock      ; 3.516 ; 3.516 ; Rise       ; clock           ;
; aluout[*]   ; clock      ; 3.410 ; 3.410 ; Fall       ; clock           ;
;  aluout[0]  ; clock      ; 3.410 ; 3.410 ; Fall       ; clock           ;
;  aluout[1]  ; clock      ; 3.589 ; 3.589 ; Fall       ; clock           ;
;  aluout[2]  ; clock      ; 4.028 ; 4.028 ; Fall       ; clock           ;
;  aluout[3]  ; clock      ; 3.940 ; 3.940 ; Fall       ; clock           ;
;  aluout[4]  ; clock      ; 3.923 ; 3.923 ; Fall       ; clock           ;
;  aluout[5]  ; clock      ; 3.565 ; 3.565 ; Fall       ; clock           ;
;  aluout[6]  ; clock      ; 3.597 ; 3.597 ; Fall       ; clock           ;
;  aluout[7]  ; clock      ; 3.976 ; 3.976 ; Fall       ; clock           ;
;  aluout[8]  ; clock      ; 3.921 ; 3.921 ; Fall       ; clock           ;
;  aluout[9]  ; clock      ; 4.028 ; 4.028 ; Fall       ; clock           ;
;  aluout[10] ; clock      ; 3.931 ; 3.931 ; Fall       ; clock           ;
;  aluout[11] ; clock      ; 4.004 ; 4.004 ; Fall       ; clock           ;
;  aluout[12] ; clock      ; 3.955 ; 3.955 ; Fall       ; clock           ;
;  aluout[13] ; clock      ; 3.954 ; 3.954 ; Fall       ; clock           ;
;  aluout[14] ; clock      ; 3.711 ; 3.711 ; Fall       ; clock           ;
;  aluout[15] ; clock      ; 3.996 ; 3.996 ; Fall       ; clock           ;
; out1[*]     ; clock      ; 2.593 ; 2.593 ; Fall       ; clock           ;
;  out1[0]    ; clock      ; 2.593 ; 2.593 ; Fall       ; clock           ;
;  out1[1]    ; clock      ; 3.041 ; 3.041 ; Fall       ; clock           ;
;  out1[2]    ; clock      ; 3.497 ; 3.497 ; Fall       ; clock           ;
;  out1[3]    ; clock      ; 3.136 ; 3.136 ; Fall       ; clock           ;
;  out1[4]    ; clock      ; 2.788 ; 2.788 ; Fall       ; clock           ;
;  out1[5]    ; clock      ; 2.972 ; 2.972 ; Fall       ; clock           ;
;  out1[6]    ; clock      ; 2.946 ; 2.946 ; Fall       ; clock           ;
;  out1[7]    ; clock      ; 3.299 ; 3.299 ; Fall       ; clock           ;
;  out1[8]    ; clock      ; 3.029 ; 3.029 ; Fall       ; clock           ;
;  out1[9]    ; clock      ; 3.004 ; 3.004 ; Fall       ; clock           ;
;  out1[10]   ; clock      ; 2.654 ; 2.654 ; Fall       ; clock           ;
;  out1[11]   ; clock      ; 3.037 ; 3.037 ; Fall       ; clock           ;
;  out1[12]   ; clock      ; 3.329 ; 3.329 ; Fall       ; clock           ;
;  out1[13]   ; clock      ; 3.064 ; 3.064 ; Fall       ; clock           ;
;  out1[14]   ; clock      ; 3.060 ; 3.060 ; Fall       ; clock           ;
;  out1[15]   ; clock      ; 2.647 ; 2.647 ; Fall       ; clock           ;
; out2[*]     ; clock      ; 2.744 ; 2.744 ; Fall       ; clock           ;
;  out2[0]    ; clock      ; 3.135 ; 3.135 ; Fall       ; clock           ;
;  out2[1]    ; clock      ; 3.379 ; 3.379 ; Fall       ; clock           ;
;  out2[2]    ; clock      ; 2.801 ; 2.801 ; Fall       ; clock           ;
;  out2[3]    ; clock      ; 2.872 ; 2.872 ; Fall       ; clock           ;
;  out2[4]    ; clock      ; 2.828 ; 2.828 ; Fall       ; clock           ;
;  out2[5]    ; clock      ; 3.152 ; 3.152 ; Fall       ; clock           ;
;  out2[6]    ; clock      ; 3.109 ; 3.109 ; Fall       ; clock           ;
;  out2[7]    ; clock      ; 3.040 ; 3.040 ; Fall       ; clock           ;
;  out2[8]    ; clock      ; 2.801 ; 2.801 ; Fall       ; clock           ;
;  out2[9]    ; clock      ; 3.029 ; 3.029 ; Fall       ; clock           ;
;  out2[10]   ; clock      ; 3.344 ; 3.344 ; Fall       ; clock           ;
;  out2[11]   ; clock      ; 3.290 ; 3.290 ; Fall       ; clock           ;
;  out2[12]   ; clock      ; 3.276 ; 3.276 ; Fall       ; clock           ;
;  out2[13]   ; clock      ; 3.299 ; 3.299 ; Fall       ; clock           ;
;  out2[14]   ; clock      ; 2.744 ; 2.744 ; Fall       ; clock           ;
;  out2[15]   ; clock      ; 3.528 ; 3.528 ; Fall       ; clock           ;
; output[*]   ; clock      ; 2.951 ; 2.951 ; Fall       ; clock           ;
;  output[0]  ; clock      ; 3.499 ; 3.499 ; Fall       ; clock           ;
;  output[1]  ; clock      ; 2.962 ; 2.962 ; Fall       ; clock           ;
;  output[2]  ; clock      ; 3.562 ; 3.562 ; Fall       ; clock           ;
;  output[3]  ; clock      ; 3.694 ; 3.694 ; Fall       ; clock           ;
;  output[4]  ; clock      ; 3.580 ; 3.580 ; Fall       ; clock           ;
;  output[5]  ; clock      ; 2.951 ; 2.951 ; Fall       ; clock           ;
;  output[6]  ; clock      ; 2.951 ; 2.951 ; Fall       ; clock           ;
;  output[7]  ; clock      ; 3.413 ; 3.413 ; Fall       ; clock           ;
;  output[8]  ; clock      ; 3.621 ; 3.621 ; Fall       ; clock           ;
;  output[9]  ; clock      ; 3.590 ; 3.590 ; Fall       ; clock           ;
;  output[10] ; clock      ; 3.635 ; 3.635 ; Fall       ; clock           ;
;  output[11] ; clock      ; 3.614 ; 3.614 ; Fall       ; clock           ;
;  output[12] ; clock      ; 3.115 ; 3.115 ; Fall       ; clock           ;
;  output[13] ; clock      ; 3.611 ; 3.611 ; Fall       ; clock           ;
;  output[14] ; clock      ; 3.427 ; 3.427 ; Fall       ; clock           ;
;  output[15] ; clock      ; 3.516 ; 3.516 ; Fall       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; operation[0] ; aluout[0]   ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; operation[0] ; aluout[1]   ; 4.747 ; 4.747 ; 4.747 ; 4.747 ;
; operation[0] ; aluout[2]   ; 5.145 ; 5.145 ; 5.145 ; 5.145 ;
; operation[0] ; aluout[3]   ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; operation[0] ; aluout[4]   ; 5.203 ; 5.203 ; 5.203 ; 5.203 ;
; operation[0] ; aluout[5]   ; 5.225 ; 5.225 ; 5.225 ; 5.225 ;
; operation[0] ; aluout[6]   ; 5.082 ; 5.082 ; 5.082 ; 5.082 ;
; operation[0] ; aluout[7]   ; 5.569 ; 5.569 ; 5.569 ; 5.569 ;
; operation[0] ; aluout[8]   ; 5.638 ; 5.638 ; 5.638 ; 5.638 ;
; operation[0] ; aluout[9]   ; 5.934 ; 5.934 ; 5.934 ; 5.934 ;
; operation[0] ; aluout[10]  ; 5.923 ; 5.923 ; 5.923 ; 5.923 ;
; operation[0] ; aluout[11]  ; 5.989 ; 5.989 ; 5.989 ; 5.989 ;
; operation[0] ; aluout[12]  ; 6.106 ; 6.106 ; 6.106 ; 6.106 ;
; operation[0] ; aluout[13]  ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; operation[0] ; aluout[14]  ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; operation[0] ; aluout[15]  ; 7.201 ; 7.201 ; 7.201 ; 7.201 ;
; operation[0] ; output[14]  ; 7.016 ; 7.016 ; 7.016 ; 7.016 ;
; operation[0] ; output[15]  ; 7.339 ; 7.339 ; 7.339 ; 7.339 ;
; operation[1] ; aluout[0]   ; 3.748 ; 3.748 ; 3.748 ; 3.748 ;
; operation[1] ; aluout[1]   ; 4.124 ; 3.786 ; 3.786 ; 4.124 ;
; operation[1] ; aluout[2]   ; 4.292 ; 4.214 ; 4.214 ; 4.292 ;
; operation[1] ; aluout[3]   ; 4.329 ; 3.953 ; 3.953 ; 4.329 ;
; operation[1] ; aluout[4]   ; 4.328 ; 3.756 ; 3.756 ; 4.328 ;
; operation[1] ; aluout[5]   ; 3.875 ; 3.873 ; 3.873 ; 3.875 ;
; operation[1] ; aluout[6]   ; 3.852 ; 3.852 ; 3.852 ; 3.852 ;
; operation[1] ; aluout[7]   ; 4.249 ; 4.205 ; 4.205 ; 4.249 ;
; operation[1] ; aluout[8]   ; 4.194 ; 3.949 ; 3.949 ; 4.194 ;
; operation[1] ; aluout[9]   ; 4.410 ; 4.065 ; 4.065 ; 4.410 ;
; operation[1] ; aluout[10]  ; 4.243 ; 4.231 ; 4.231 ; 4.243 ;
; operation[1] ; aluout[11]  ; 4.456 ; 3.911 ; 3.911 ; 4.456 ;
; operation[1] ; aluout[12]  ; 4.176 ; 4.053 ; 4.053 ; 4.176 ;
; operation[1] ; aluout[13]  ; 4.293 ; 4.054 ; 4.054 ; 4.293 ;
; operation[1] ; aluout[14]  ; 4.265 ; 3.475 ; 3.475 ; 4.265 ;
; operation[1] ; aluout[15]  ; 4.479 ; 3.680 ; 3.680 ; 4.479 ;
; operation[1] ; output[14]  ; 4.706 ; 4.307 ; 4.307 ; 4.706 ;
; operation[1] ; output[15]  ; 4.695 ; 4.073 ; 4.073 ; 4.695 ;
; operation[2] ; aluout[0]   ; 5.304 ; 5.304 ; 5.304 ; 5.304 ;
; operation[2] ; aluout[1]   ;       ; 5.843 ; 5.843 ;       ;
; operation[2] ; aluout[2]   ;       ; 5.850 ; 5.850 ;       ;
; operation[2] ; aluout[3]   ;       ; 6.005 ; 6.005 ;       ;
; operation[2] ; aluout[4]   ;       ; 5.806 ; 5.806 ;       ;
; operation[2] ; aluout[5]   ;       ; 5.287 ; 5.287 ;       ;
; operation[2] ; aluout[6]   ;       ; 5.212 ; 5.212 ;       ;
; operation[2] ; aluout[7]   ;       ; 5.766 ; 5.766 ;       ;
; operation[2] ; aluout[8]   ;       ; 5.822 ; 5.822 ;       ;
; operation[2] ; aluout[9]   ;       ; 5.813 ; 5.813 ;       ;
; operation[2] ; aluout[10]  ;       ; 5.740 ; 5.740 ;       ;
; operation[2] ; aluout[11]  ;       ; 5.881 ; 5.881 ;       ;
; operation[2] ; aluout[12]  ;       ; 5.819 ; 5.819 ;       ;
; operation[2] ; aluout[13]  ;       ; 5.936 ; 5.936 ;       ;
; operation[2] ; aluout[14]  ;       ; 5.908 ; 5.908 ;       ;
; operation[2] ; aluout[15]  ;       ; 6.122 ; 6.122 ;       ;
; operation[2] ; output[14]  ;       ; 6.349 ; 6.349 ;       ;
; operation[2] ; output[15]  ;       ; 6.338 ; 6.338 ;       ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; operation[0] ; aluout[0]   ; 3.847 ; 3.862 ; 3.862 ; 3.847 ;
; operation[0] ; aluout[1]   ; 4.225 ; 4.747 ; 4.747 ; 4.225 ;
; operation[0] ; aluout[2]   ; 4.388 ; 5.017 ; 5.017 ; 4.388 ;
; operation[0] ; aluout[3]   ; 4.428 ; 4.848 ; 4.848 ; 4.428 ;
; operation[0] ; aluout[4]   ; 4.387 ; 4.720 ; 4.720 ; 4.387 ;
; operation[0] ; aluout[5]   ; 4.247 ; 4.548 ; 4.548 ; 4.247 ;
; operation[0] ; aluout[6]   ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; operation[0] ; aluout[7]   ; 4.392 ; 4.668 ; 4.668 ; 4.392 ;
; operation[0] ; aluout[8]   ; 4.341 ; 4.590 ; 4.590 ; 4.341 ;
; operation[0] ; aluout[9]   ; 4.544 ; 4.726 ; 4.726 ; 4.544 ;
; operation[0] ; aluout[10]  ; 4.389 ; 4.587 ; 4.587 ; 4.389 ;
; operation[0] ; aluout[11]  ; 4.592 ; 4.653 ; 4.653 ; 4.592 ;
; operation[0] ; aluout[12]  ; 4.310 ; 4.540 ; 4.540 ; 4.310 ;
; operation[0] ; aluout[13]  ; 4.535 ; 4.537 ; 4.537 ; 4.535 ;
; operation[0] ; aluout[14]  ; 4.168 ; 4.347 ; 4.347 ; 4.168 ;
; operation[0] ; aluout[15]  ; 4.488 ; 4.598 ; 4.598 ; 4.488 ;
; operation[0] ; output[14]  ; 4.609 ; 4.855 ; 4.855 ; 4.609 ;
; operation[0] ; output[15]  ; 4.704 ; 4.736 ; 4.736 ; 4.704 ;
; operation[1] ; aluout[0]   ; 3.748 ; 3.445 ; 3.445 ; 3.748 ;
; operation[1] ; aluout[1]   ; 4.124 ; 3.786 ; 3.786 ; 4.124 ;
; operation[1] ; aluout[2]   ; 4.292 ; 4.214 ; 4.214 ; 4.292 ;
; operation[1] ; aluout[3]   ; 4.329 ; 3.953 ; 3.953 ; 4.329 ;
; operation[1] ; aluout[4]   ; 4.328 ; 3.756 ; 3.756 ; 4.328 ;
; operation[1] ; aluout[5]   ; 3.875 ; 3.873 ; 3.873 ; 3.875 ;
; operation[1] ; aluout[6]   ; 3.450 ; 3.450 ; 3.450 ; 3.450 ;
; operation[1] ; aluout[7]   ; 4.249 ; 4.205 ; 4.205 ; 4.249 ;
; operation[1] ; aluout[8]   ; 4.194 ; 3.949 ; 3.949 ; 4.194 ;
; operation[1] ; aluout[9]   ; 4.410 ; 4.065 ; 4.065 ; 4.410 ;
; operation[1] ; aluout[10]  ; 4.243 ; 4.231 ; 4.231 ; 4.243 ;
; operation[1] ; aluout[11]  ; 4.456 ; 3.911 ; 3.911 ; 4.456 ;
; operation[1] ; aluout[12]  ; 4.176 ; 4.053 ; 4.053 ; 4.176 ;
; operation[1] ; aluout[13]  ; 4.293 ; 4.054 ; 4.054 ; 4.293 ;
; operation[1] ; aluout[14]  ; 4.265 ; 3.475 ; 3.475 ; 4.265 ;
; operation[1] ; aluout[15]  ; 4.479 ; 3.680 ; 3.680 ; 4.479 ;
; operation[1] ; output[14]  ; 4.706 ; 4.307 ; 4.307 ; 4.706 ;
; operation[1] ; output[15]  ; 4.695 ; 4.073 ; 4.073 ; 4.695 ;
; operation[2] ; aluout[0]   ; 5.304 ; 5.304 ; 5.304 ; 5.304 ;
; operation[2] ; aluout[1]   ;       ; 5.843 ; 5.843 ;       ;
; operation[2] ; aluout[2]   ;       ; 5.850 ; 5.850 ;       ;
; operation[2] ; aluout[3]   ;       ; 6.005 ; 6.005 ;       ;
; operation[2] ; aluout[4]   ;       ; 5.806 ; 5.806 ;       ;
; operation[2] ; aluout[5]   ;       ; 5.287 ; 5.287 ;       ;
; operation[2] ; aluout[6]   ;       ; 5.212 ; 5.212 ;       ;
; operation[2] ; aluout[7]   ;       ; 5.766 ; 5.766 ;       ;
; operation[2] ; aluout[8]   ;       ; 5.822 ; 5.822 ;       ;
; operation[2] ; aluout[9]   ;       ; 5.813 ; 5.813 ;       ;
; operation[2] ; aluout[10]  ;       ; 5.740 ; 5.740 ;       ;
; operation[2] ; aluout[11]  ;       ; 5.881 ; 5.881 ;       ;
; operation[2] ; aluout[12]  ;       ; 5.818 ; 5.818 ;       ;
; operation[2] ; aluout[13]  ;       ; 5.819 ; 5.819 ;       ;
; operation[2] ; aluout[14]  ;       ; 5.117 ; 5.117 ;       ;
; operation[2] ; aluout[15]  ;       ; 5.438 ; 5.438 ;       ;
; operation[2] ; output[14]  ;       ; 6.072 ; 6.072 ;       ;
; operation[2] ; output[15]  ;       ; 5.838 ; 5.838 ;       ;
+--------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; -6.497   ; 0.519   ; -1.380              ;
;  clock           ; N/A   ; N/A  ; -6.497   ; 0.519   ; -1.380              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; -75.98   ; 0.0     ; -1.38               ;
;  clock           ; N/A   ; N/A  ; -75.980  ; 0.000   ; -1.380              ;
+------------------+-------+------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; aluout[*]   ; clock      ; 15.223 ; 15.223 ; Rise       ; clock           ;
;  aluout[0]  ; clock      ; 11.024 ; 11.024 ; Rise       ; clock           ;
;  aluout[1]  ; clock      ; 9.517  ; 9.517  ; Rise       ; clock           ;
;  aluout[2]  ; clock      ; 10.448 ; 10.448 ; Rise       ; clock           ;
;  aluout[3]  ; clock      ; 10.254 ; 10.254 ; Rise       ; clock           ;
;  aluout[4]  ; clock      ; 10.611 ; 10.611 ; Rise       ; clock           ;
;  aluout[5]  ; clock      ; 10.787 ; 10.787 ; Rise       ; clock           ;
;  aluout[6]  ; clock      ; 10.448 ; 10.448 ; Rise       ; clock           ;
;  aluout[7]  ; clock      ; 11.462 ; 11.462 ; Rise       ; clock           ;
;  aluout[8]  ; clock      ; 11.713 ; 11.713 ; Rise       ; clock           ;
;  aluout[9]  ; clock      ; 12.299 ; 12.299 ; Rise       ; clock           ;
;  aluout[10] ; clock      ; 12.389 ; 12.389 ; Rise       ; clock           ;
;  aluout[11] ; clock      ; 12.456 ; 12.456 ; Rise       ; clock           ;
;  aluout[12] ; clock      ; 12.665 ; 12.665 ; Rise       ; clock           ;
;  aluout[13] ; clock      ; 12.672 ; 12.672 ; Rise       ; clock           ;
;  aluout[14] ; clock      ; 13.767 ; 13.767 ; Rise       ; clock           ;
;  aluout[15] ; clock      ; 15.223 ; 15.223 ; Rise       ; clock           ;
; out1[*]     ; clock      ; 7.581  ; 7.581  ; Rise       ; clock           ;
;  out1[0]    ; clock      ; 6.315  ; 6.315  ; Rise       ; clock           ;
;  out1[1]    ; clock      ; 6.905  ; 6.905  ; Rise       ; clock           ;
;  out1[2]    ; clock      ; 7.581  ; 7.581  ; Rise       ; clock           ;
;  out1[3]    ; clock      ; 7.157  ; 7.157  ; Rise       ; clock           ;
;  out1[4]    ; clock      ; 6.138  ; 6.138  ; Rise       ; clock           ;
;  out1[5]    ; clock      ; 6.345  ; 6.345  ; Rise       ; clock           ;
;  out1[6]    ; clock      ; 6.773  ; 6.773  ; Rise       ; clock           ;
;  out1[7]    ; clock      ; 6.814  ; 6.814  ; Rise       ; clock           ;
;  out1[8]    ; clock      ; 6.805  ; 6.805  ; Rise       ; clock           ;
;  out1[9]    ; clock      ; 6.431  ; 6.431  ; Rise       ; clock           ;
;  out1[10]   ; clock      ; 6.474  ; 6.474  ; Rise       ; clock           ;
;  out1[11]   ; clock      ; 6.949  ; 6.949  ; Rise       ; clock           ;
;  out1[12]   ; clock      ; 7.037  ; 7.037  ; Rise       ; clock           ;
;  out1[13]   ; clock      ; 6.850  ; 6.850  ; Rise       ; clock           ;
;  out1[14]   ; clock      ; 6.985  ; 6.985  ; Rise       ; clock           ;
;  out1[15]   ; clock      ; 6.442  ; 6.442  ; Rise       ; clock           ;
; out2[*]     ; clock      ; 7.275  ; 7.275  ; Rise       ; clock           ;
;  out2[0]    ; clock      ; 6.734  ; 6.734  ; Rise       ; clock           ;
;  out2[1]    ; clock      ; 7.231  ; 7.231  ; Rise       ; clock           ;
;  out2[2]    ; clock      ; 6.318  ; 6.318  ; Rise       ; clock           ;
;  out2[3]    ; clock      ; 6.162  ; 6.162  ; Rise       ; clock           ;
;  out2[4]    ; clock      ; 6.152  ; 6.152  ; Rise       ; clock           ;
;  out2[5]    ; clock      ; 7.275  ; 7.275  ; Rise       ; clock           ;
;  out2[6]    ; clock      ; 7.182  ; 7.182  ; Rise       ; clock           ;
;  out2[7]    ; clock      ; 6.983  ; 6.983  ; Rise       ; clock           ;
;  out2[8]    ; clock      ; 6.344  ; 6.344  ; Rise       ; clock           ;
;  out2[9]    ; clock      ; 6.479  ; 6.479  ; Rise       ; clock           ;
;  out2[10]   ; clock      ; 6.923  ; 6.923  ; Rise       ; clock           ;
;  out2[11]   ; clock      ; 6.828  ; 6.828  ; Rise       ; clock           ;
;  out2[12]   ; clock      ; 6.609  ; 6.609  ; Rise       ; clock           ;
;  out2[13]   ; clock      ; 6.885  ; 6.885  ; Rise       ; clock           ;
;  out2[14]   ; clock      ; 6.591  ; 6.591  ; Rise       ; clock           ;
;  out2[15]   ; clock      ; 6.941  ; 6.941  ; Rise       ; clock           ;
; output[*]   ; clock      ; 15.580 ; 15.580 ; Rise       ; clock           ;
;  output[0]  ; clock      ; 7.222  ; 7.222  ; Rise       ; clock           ;
;  output[1]  ; clock      ; 6.487  ; 6.487  ; Rise       ; clock           ;
;  output[2]  ; clock      ; 7.362  ; 7.362  ; Rise       ; clock           ;
;  output[3]  ; clock      ; 7.343  ; 7.343  ; Rise       ; clock           ;
;  output[4]  ; clock      ; 7.197  ; 7.197  ; Rise       ; clock           ;
;  output[5]  ; clock      ; 6.335  ; 6.335  ; Rise       ; clock           ;
;  output[6]  ; clock      ; 6.487  ; 6.487  ; Rise       ; clock           ;
;  output[7]  ; clock      ; 7.698  ; 7.698  ; Rise       ; clock           ;
;  output[8]  ; clock      ; 7.553  ; 7.553  ; Rise       ; clock           ;
;  output[9]  ; clock      ; 7.033  ; 7.033  ; Rise       ; clock           ;
;  output[10] ; clock      ; 7.601  ; 7.601  ; Rise       ; clock           ;
;  output[11] ; clock      ; 7.899  ; 7.899  ; Rise       ; clock           ;
;  output[12] ; clock      ; 6.910  ; 6.910  ; Rise       ; clock           ;
;  output[13] ; clock      ; 7.581  ; 7.581  ; Rise       ; clock           ;
;  output[14] ; clock      ; 14.795 ; 14.795 ; Rise       ; clock           ;
;  output[15] ; clock      ; 15.580 ; 15.580 ; Rise       ; clock           ;
; aluout[*]   ; clock      ; 14.440 ; 14.440 ; Fall       ; clock           ;
;  aluout[0]  ; clock      ; 9.775  ; 9.775  ; Fall       ; clock           ;
;  aluout[1]  ; clock      ; 8.758  ; 8.758  ; Fall       ; clock           ;
;  aluout[2]  ; clock      ; 9.665  ; 9.665  ; Fall       ; clock           ;
;  aluout[3]  ; clock      ; 9.471  ; 9.471  ; Fall       ; clock           ;
;  aluout[4]  ; clock      ; 9.828  ; 9.828  ; Fall       ; clock           ;
;  aluout[5]  ; clock      ; 10.004 ; 10.004 ; Fall       ; clock           ;
;  aluout[6]  ; clock      ; 9.665  ; 9.665  ; Fall       ; clock           ;
;  aluout[7]  ; clock      ; 10.679 ; 10.679 ; Fall       ; clock           ;
;  aluout[8]  ; clock      ; 10.930 ; 10.930 ; Fall       ; clock           ;
;  aluout[9]  ; clock      ; 11.516 ; 11.516 ; Fall       ; clock           ;
;  aluout[10] ; clock      ; 11.606 ; 11.606 ; Fall       ; clock           ;
;  aluout[11] ; clock      ; 11.673 ; 11.673 ; Fall       ; clock           ;
;  aluout[12] ; clock      ; 11.882 ; 11.882 ; Fall       ; clock           ;
;  aluout[13] ; clock      ; 11.889 ; 11.889 ; Fall       ; clock           ;
;  aluout[14] ; clock      ; 12.984 ; 12.984 ; Fall       ; clock           ;
;  aluout[15] ; clock      ; 14.440 ; 14.440 ; Fall       ; clock           ;
; out1[*]     ; clock      ; 6.777  ; 6.777  ; Fall       ; clock           ;
;  out1[0]    ; clock      ; 4.989  ; 4.989  ; Fall       ; clock           ;
;  out1[1]    ; clock      ; 5.813  ; 5.813  ; Fall       ; clock           ;
;  out1[2]    ; clock      ; 6.777  ; 6.777  ; Fall       ; clock           ;
;  out1[3]    ; clock      ; 6.065  ; 6.065  ; Fall       ; clock           ;
;  out1[4]    ; clock      ; 5.330  ; 5.330  ; Fall       ; clock           ;
;  out1[5]    ; clock      ; 5.641  ; 5.641  ; Fall       ; clock           ;
;  out1[6]    ; clock      ; 5.596  ; 5.596  ; Fall       ; clock           ;
;  out1[7]    ; clock      ; 6.464  ; 6.464  ; Fall       ; clock           ;
;  out1[8]    ; clock      ; 5.767  ; 5.767  ; Fall       ; clock           ;
;  out1[9]    ; clock      ; 5.728  ; 5.728  ; Fall       ; clock           ;
;  out1[10]   ; clock      ; 5.127  ; 5.127  ; Fall       ; clock           ;
;  out1[11]   ; clock      ; 5.776  ; 5.776  ; Fall       ; clock           ;
;  out1[12]   ; clock      ; 6.459  ; 6.459  ; Fall       ; clock           ;
;  out1[13]   ; clock      ; 5.813  ; 5.813  ; Fall       ; clock           ;
;  out1[14]   ; clock      ; 5.822  ; 5.822  ; Fall       ; clock           ;
;  out1[15]   ; clock      ; 5.110  ; 5.110  ; Fall       ; clock           ;
; out2[*]     ; clock      ; 6.752  ; 6.752  ; Fall       ; clock           ;
;  out2[0]    ; clock      ; 5.975  ; 5.975  ; Fall       ; clock           ;
;  out2[1]    ; clock      ; 6.475  ; 6.475  ; Fall       ; clock           ;
;  out2[2]    ; clock      ; 5.291  ; 5.291  ; Fall       ; clock           ;
;  out2[3]    ; clock      ; 5.442  ; 5.442  ; Fall       ; clock           ;
;  out2[4]    ; clock      ; 5.394  ; 5.394  ; Fall       ; clock           ;
;  out2[5]    ; clock      ; 6.060  ; 6.060  ; Fall       ; clock           ;
;  out2[6]    ; clock      ; 5.993  ; 5.993  ; Fall       ; clock           ;
;  out2[7]    ; clock      ; 5.773  ; 5.773  ; Fall       ; clock           ;
;  out2[8]    ; clock      ; 5.360  ; 5.360  ; Fall       ; clock           ;
;  out2[9]    ; clock      ; 5.775  ; 5.775  ; Fall       ; clock           ;
;  out2[10]   ; clock      ; 6.569  ; 6.569  ; Fall       ; clock           ;
;  out2[11]   ; clock      ; 6.343  ; 6.343  ; Fall       ; clock           ;
;  out2[12]   ; clock      ; 6.319  ; 6.319  ; Fall       ; clock           ;
;  out2[13]   ; clock      ; 6.374  ; 6.374  ; Fall       ; clock           ;
;  out2[14]   ; clock      ; 5.296  ; 5.296  ; Fall       ; clock           ;
;  out2[15]   ; clock      ; 6.752  ; 6.752  ; Fall       ; clock           ;
; output[*]   ; clock      ; 14.797 ; 14.797 ; Fall       ; clock           ;
;  output[0]  ; clock      ; 6.794  ; 6.794  ; Fall       ; clock           ;
;  output[1]  ; clock      ; 5.635  ; 5.635  ; Fall       ; clock           ;
;  output[2]  ; clock      ; 6.915  ; 6.915  ; Fall       ; clock           ;
;  output[3]  ; clock      ; 7.166  ; 7.166  ; Fall       ; clock           ;
;  output[4]  ; clock      ; 6.938  ; 6.938  ; Fall       ; clock           ;
;  output[5]  ; clock      ; 5.625  ; 5.625  ; Fall       ; clock           ;
;  output[6]  ; clock      ; 5.614  ; 5.614  ; Fall       ; clock           ;
;  output[7]  ; clock      ; 6.599  ; 6.599  ; Fall       ; clock           ;
;  output[8]  ; clock      ; 6.980  ; 6.980  ; Fall       ; clock           ;
;  output[9]  ; clock      ; 7.033  ; 7.033  ; Fall       ; clock           ;
;  output[10] ; clock      ; 6.992  ; 6.992  ; Fall       ; clock           ;
;  output[11] ; clock      ; 7.022  ; 7.022  ; Fall       ; clock           ;
;  output[12] ; clock      ; 5.932  ; 5.932  ; Fall       ; clock           ;
;  output[13] ; clock      ; 6.949  ; 6.949  ; Fall       ; clock           ;
;  output[14] ; clock      ; 14.012 ; 14.012 ; Fall       ; clock           ;
;  output[15] ; clock      ; 14.797 ; 14.797 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluout[*]   ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  aluout[0]  ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  aluout[1]  ; clock      ; 3.589 ; 3.589 ; Rise       ; clock           ;
;  aluout[2]  ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  aluout[3]  ; clock      ; 3.940 ; 3.940 ; Rise       ; clock           ;
;  aluout[4]  ; clock      ; 3.923 ; 3.923 ; Rise       ; clock           ;
;  aluout[5]  ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  aluout[6]  ; clock      ; 3.597 ; 3.597 ; Rise       ; clock           ;
;  aluout[7]  ; clock      ; 3.976 ; 3.976 ; Rise       ; clock           ;
;  aluout[8]  ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  aluout[9]  ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  aluout[10] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  aluout[11] ; clock      ; 4.004 ; 4.004 ; Rise       ; clock           ;
;  aluout[12] ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  aluout[13] ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  aluout[14] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  aluout[15] ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
; out1[*]     ; clock      ; 2.593 ; 2.593 ; Rise       ; clock           ;
;  out1[0]    ; clock      ; 2.593 ; 2.593 ; Rise       ; clock           ;
;  out1[1]    ; clock      ; 3.041 ; 3.041 ; Rise       ; clock           ;
;  out1[2]    ; clock      ; 3.497 ; 3.497 ; Rise       ; clock           ;
;  out1[3]    ; clock      ; 3.136 ; 3.136 ; Rise       ; clock           ;
;  out1[4]    ; clock      ; 2.788 ; 2.788 ; Rise       ; clock           ;
;  out1[5]    ; clock      ; 2.972 ; 2.972 ; Rise       ; clock           ;
;  out1[6]    ; clock      ; 2.946 ; 2.946 ; Rise       ; clock           ;
;  out1[7]    ; clock      ; 3.299 ; 3.299 ; Rise       ; clock           ;
;  out1[8]    ; clock      ; 3.029 ; 3.029 ; Rise       ; clock           ;
;  out1[9]    ; clock      ; 3.004 ; 3.004 ; Rise       ; clock           ;
;  out1[10]   ; clock      ; 2.654 ; 2.654 ; Rise       ; clock           ;
;  out1[11]   ; clock      ; 3.037 ; 3.037 ; Rise       ; clock           ;
;  out1[12]   ; clock      ; 3.329 ; 3.329 ; Rise       ; clock           ;
;  out1[13]   ; clock      ; 3.064 ; 3.064 ; Rise       ; clock           ;
;  out1[14]   ; clock      ; 3.060 ; 3.060 ; Rise       ; clock           ;
;  out1[15]   ; clock      ; 2.647 ; 2.647 ; Rise       ; clock           ;
; out2[*]     ; clock      ; 2.744 ; 2.744 ; Rise       ; clock           ;
;  out2[0]    ; clock      ; 3.135 ; 3.135 ; Rise       ; clock           ;
;  out2[1]    ; clock      ; 3.379 ; 3.379 ; Rise       ; clock           ;
;  out2[2]    ; clock      ; 2.801 ; 2.801 ; Rise       ; clock           ;
;  out2[3]    ; clock      ; 2.872 ; 2.872 ; Rise       ; clock           ;
;  out2[4]    ; clock      ; 2.828 ; 2.828 ; Rise       ; clock           ;
;  out2[5]    ; clock      ; 3.152 ; 3.152 ; Rise       ; clock           ;
;  out2[6]    ; clock      ; 3.109 ; 3.109 ; Rise       ; clock           ;
;  out2[7]    ; clock      ; 3.040 ; 3.040 ; Rise       ; clock           ;
;  out2[8]    ; clock      ; 2.801 ; 2.801 ; Rise       ; clock           ;
;  out2[9]    ; clock      ; 3.029 ; 3.029 ; Rise       ; clock           ;
;  out2[10]   ; clock      ; 3.344 ; 3.344 ; Rise       ; clock           ;
;  out2[11]   ; clock      ; 3.290 ; 3.290 ; Rise       ; clock           ;
;  out2[12]   ; clock      ; 3.276 ; 3.276 ; Rise       ; clock           ;
;  out2[13]   ; clock      ; 3.299 ; 3.299 ; Rise       ; clock           ;
;  out2[14]   ; clock      ; 2.744 ; 2.744 ; Rise       ; clock           ;
;  out2[15]   ; clock      ; 3.528 ; 3.528 ; Rise       ; clock           ;
; output[*]   ; clock      ; 2.951 ; 2.951 ; Rise       ; clock           ;
;  output[0]  ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  output[1]  ; clock      ; 2.962 ; 2.962 ; Rise       ; clock           ;
;  output[2]  ; clock      ; 3.562 ; 3.562 ; Rise       ; clock           ;
;  output[3]  ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  output[4]  ; clock      ; 3.580 ; 3.580 ; Rise       ; clock           ;
;  output[5]  ; clock      ; 2.951 ; 2.951 ; Rise       ; clock           ;
;  output[6]  ; clock      ; 2.951 ; 2.951 ; Rise       ; clock           ;
;  output[7]  ; clock      ; 3.413 ; 3.413 ; Rise       ; clock           ;
;  output[8]  ; clock      ; 3.621 ; 3.621 ; Rise       ; clock           ;
;  output[9]  ; clock      ; 3.590 ; 3.590 ; Rise       ; clock           ;
;  output[10] ; clock      ; 3.635 ; 3.635 ; Rise       ; clock           ;
;  output[11] ; clock      ; 3.614 ; 3.614 ; Rise       ; clock           ;
;  output[12] ; clock      ; 3.115 ; 3.115 ; Rise       ; clock           ;
;  output[13] ; clock      ; 3.611 ; 3.611 ; Rise       ; clock           ;
;  output[14] ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
;  output[15] ; clock      ; 3.516 ; 3.516 ; Rise       ; clock           ;
; aluout[*]   ; clock      ; 3.410 ; 3.410 ; Fall       ; clock           ;
;  aluout[0]  ; clock      ; 3.410 ; 3.410 ; Fall       ; clock           ;
;  aluout[1]  ; clock      ; 3.589 ; 3.589 ; Fall       ; clock           ;
;  aluout[2]  ; clock      ; 4.028 ; 4.028 ; Fall       ; clock           ;
;  aluout[3]  ; clock      ; 3.940 ; 3.940 ; Fall       ; clock           ;
;  aluout[4]  ; clock      ; 3.923 ; 3.923 ; Fall       ; clock           ;
;  aluout[5]  ; clock      ; 3.565 ; 3.565 ; Fall       ; clock           ;
;  aluout[6]  ; clock      ; 3.597 ; 3.597 ; Fall       ; clock           ;
;  aluout[7]  ; clock      ; 3.976 ; 3.976 ; Fall       ; clock           ;
;  aluout[8]  ; clock      ; 3.921 ; 3.921 ; Fall       ; clock           ;
;  aluout[9]  ; clock      ; 4.028 ; 4.028 ; Fall       ; clock           ;
;  aluout[10] ; clock      ; 3.931 ; 3.931 ; Fall       ; clock           ;
;  aluout[11] ; clock      ; 4.004 ; 4.004 ; Fall       ; clock           ;
;  aluout[12] ; clock      ; 3.955 ; 3.955 ; Fall       ; clock           ;
;  aluout[13] ; clock      ; 3.954 ; 3.954 ; Fall       ; clock           ;
;  aluout[14] ; clock      ; 3.711 ; 3.711 ; Fall       ; clock           ;
;  aluout[15] ; clock      ; 3.996 ; 3.996 ; Fall       ; clock           ;
; out1[*]     ; clock      ; 2.593 ; 2.593 ; Fall       ; clock           ;
;  out1[0]    ; clock      ; 2.593 ; 2.593 ; Fall       ; clock           ;
;  out1[1]    ; clock      ; 3.041 ; 3.041 ; Fall       ; clock           ;
;  out1[2]    ; clock      ; 3.497 ; 3.497 ; Fall       ; clock           ;
;  out1[3]    ; clock      ; 3.136 ; 3.136 ; Fall       ; clock           ;
;  out1[4]    ; clock      ; 2.788 ; 2.788 ; Fall       ; clock           ;
;  out1[5]    ; clock      ; 2.972 ; 2.972 ; Fall       ; clock           ;
;  out1[6]    ; clock      ; 2.946 ; 2.946 ; Fall       ; clock           ;
;  out1[7]    ; clock      ; 3.299 ; 3.299 ; Fall       ; clock           ;
;  out1[8]    ; clock      ; 3.029 ; 3.029 ; Fall       ; clock           ;
;  out1[9]    ; clock      ; 3.004 ; 3.004 ; Fall       ; clock           ;
;  out1[10]   ; clock      ; 2.654 ; 2.654 ; Fall       ; clock           ;
;  out1[11]   ; clock      ; 3.037 ; 3.037 ; Fall       ; clock           ;
;  out1[12]   ; clock      ; 3.329 ; 3.329 ; Fall       ; clock           ;
;  out1[13]   ; clock      ; 3.064 ; 3.064 ; Fall       ; clock           ;
;  out1[14]   ; clock      ; 3.060 ; 3.060 ; Fall       ; clock           ;
;  out1[15]   ; clock      ; 2.647 ; 2.647 ; Fall       ; clock           ;
; out2[*]     ; clock      ; 2.744 ; 2.744 ; Fall       ; clock           ;
;  out2[0]    ; clock      ; 3.135 ; 3.135 ; Fall       ; clock           ;
;  out2[1]    ; clock      ; 3.379 ; 3.379 ; Fall       ; clock           ;
;  out2[2]    ; clock      ; 2.801 ; 2.801 ; Fall       ; clock           ;
;  out2[3]    ; clock      ; 2.872 ; 2.872 ; Fall       ; clock           ;
;  out2[4]    ; clock      ; 2.828 ; 2.828 ; Fall       ; clock           ;
;  out2[5]    ; clock      ; 3.152 ; 3.152 ; Fall       ; clock           ;
;  out2[6]    ; clock      ; 3.109 ; 3.109 ; Fall       ; clock           ;
;  out2[7]    ; clock      ; 3.040 ; 3.040 ; Fall       ; clock           ;
;  out2[8]    ; clock      ; 2.801 ; 2.801 ; Fall       ; clock           ;
;  out2[9]    ; clock      ; 3.029 ; 3.029 ; Fall       ; clock           ;
;  out2[10]   ; clock      ; 3.344 ; 3.344 ; Fall       ; clock           ;
;  out2[11]   ; clock      ; 3.290 ; 3.290 ; Fall       ; clock           ;
;  out2[12]   ; clock      ; 3.276 ; 3.276 ; Fall       ; clock           ;
;  out2[13]   ; clock      ; 3.299 ; 3.299 ; Fall       ; clock           ;
;  out2[14]   ; clock      ; 2.744 ; 2.744 ; Fall       ; clock           ;
;  out2[15]   ; clock      ; 3.528 ; 3.528 ; Fall       ; clock           ;
; output[*]   ; clock      ; 2.951 ; 2.951 ; Fall       ; clock           ;
;  output[0]  ; clock      ; 3.499 ; 3.499 ; Fall       ; clock           ;
;  output[1]  ; clock      ; 2.962 ; 2.962 ; Fall       ; clock           ;
;  output[2]  ; clock      ; 3.562 ; 3.562 ; Fall       ; clock           ;
;  output[3]  ; clock      ; 3.694 ; 3.694 ; Fall       ; clock           ;
;  output[4]  ; clock      ; 3.580 ; 3.580 ; Fall       ; clock           ;
;  output[5]  ; clock      ; 2.951 ; 2.951 ; Fall       ; clock           ;
;  output[6]  ; clock      ; 2.951 ; 2.951 ; Fall       ; clock           ;
;  output[7]  ; clock      ; 3.413 ; 3.413 ; Fall       ; clock           ;
;  output[8]  ; clock      ; 3.621 ; 3.621 ; Fall       ; clock           ;
;  output[9]  ; clock      ; 3.590 ; 3.590 ; Fall       ; clock           ;
;  output[10] ; clock      ; 3.635 ; 3.635 ; Fall       ; clock           ;
;  output[11] ; clock      ; 3.614 ; 3.614 ; Fall       ; clock           ;
;  output[12] ; clock      ; 3.115 ; 3.115 ; Fall       ; clock           ;
;  output[13] ; clock      ; 3.611 ; 3.611 ; Fall       ; clock           ;
;  output[14] ; clock      ; 3.427 ; 3.427 ; Fall       ; clock           ;
;  output[15] ; clock      ; 3.516 ; 3.516 ; Fall       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; operation[0] ; aluout[0]   ; 7.523  ; 7.523  ; 7.523  ; 7.523  ;
; operation[0] ; aluout[1]   ; 9.460  ; 9.460  ; 9.460  ; 9.460  ;
; operation[0] ; aluout[2]   ; 10.367 ; 10.367 ; 10.367 ; 10.367 ;
; operation[0] ; aluout[3]   ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; operation[0] ; aluout[4]   ; 10.530 ; 10.530 ; 10.530 ; 10.530 ;
; operation[0] ; aluout[5]   ; 10.706 ; 10.706 ; 10.706 ; 10.706 ;
; operation[0] ; aluout[6]   ; 10.367 ; 10.367 ; 10.367 ; 10.367 ;
; operation[0] ; aluout[7]   ; 11.381 ; 11.381 ; 11.381 ; 11.381 ;
; operation[0] ; aluout[8]   ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; operation[0] ; aluout[9]   ; 12.218 ; 12.218 ; 12.218 ; 12.218 ;
; operation[0] ; aluout[10]  ; 12.308 ; 12.308 ; 12.308 ; 12.308 ;
; operation[0] ; aluout[11]  ; 12.375 ; 12.375 ; 12.375 ; 12.375 ;
; operation[0] ; aluout[12]  ; 12.584 ; 12.584 ; 12.584 ; 12.584 ;
; operation[0] ; aluout[13]  ; 12.591 ; 12.591 ; 12.591 ; 12.591 ;
; operation[0] ; aluout[14]  ; 13.686 ; 13.686 ; 13.686 ; 13.686 ;
; operation[0] ; aluout[15]  ; 15.142 ; 15.142 ; 15.142 ; 15.142 ;
; operation[0] ; output[14]  ; 14.714 ; 14.714 ; 14.714 ; 14.714 ;
; operation[0] ; output[15]  ; 15.499 ; 15.499 ; 15.499 ; 15.499 ;
; operation[1] ; aluout[0]   ; 7.313  ; 7.313  ; 7.313  ; 7.313  ;
; operation[1] ; aluout[1]   ; 8.035  ; 7.288  ; 7.288  ; 8.035  ;
; operation[1] ; aluout[2]   ; 8.409  ; 8.258  ; 8.258  ; 8.409  ;
; operation[1] ; aluout[3]   ; 8.504  ; 7.655  ; 7.655  ; 8.504  ;
; operation[1] ; aluout[4]   ; 8.531  ; 7.237  ; 7.237  ; 8.531  ;
; operation[1] ; aluout[5]   ; 7.611  ; 7.574  ; 7.574  ; 7.611  ;
; operation[1] ; aluout[6]   ; 7.570  ; 7.570  ; 7.570  ; 7.570  ;
; operation[1] ; aluout[7]   ; 8.305  ; 8.175  ; 8.175  ; 8.305  ;
; operation[1] ; aluout[8]   ; 8.222  ; 7.640  ; 7.640  ; 8.222  ;
; operation[1] ; aluout[9]   ; 8.667  ; 7.848  ; 7.848  ; 8.667  ;
; operation[1] ; aluout[10]  ; 8.369  ; 8.294  ; 8.294  ; 8.369  ;
; operation[1] ; aluout[11]  ; 8.815  ; 7.557  ; 7.557  ; 8.815  ;
; operation[1] ; aluout[12]  ; 8.091  ; 7.821  ; 7.821  ; 8.091  ;
; operation[1] ; aluout[13]  ; 8.359  ; 7.829  ; 7.829  ; 8.359  ;
; operation[1] ; aluout[14]  ; 8.445  ; 6.621  ; 6.621  ; 8.445  ;
; operation[1] ; aluout[15]  ; 8.768  ; 6.951  ; 6.951  ; 8.768  ;
; operation[1] ; output[14]  ; 9.337  ; 8.421  ; 8.421  ; 9.337  ;
; operation[1] ; output[15]  ; 9.299  ; 7.903  ; 7.903  ; 9.299  ;
; operation[2] ; aluout[0]   ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; operation[2] ; aluout[1]   ;        ; 10.580 ; 10.580 ;        ;
; operation[2] ; aluout[2]   ;        ; 10.606 ; 10.606 ;        ;
; operation[2] ; aluout[3]   ;        ; 10.908 ; 10.908 ;        ;
; operation[2] ; aluout[4]   ;        ; 10.489 ; 10.489 ;        ;
; operation[2] ; aluout[5]   ;        ; 9.442  ; 9.442  ;        ;
; operation[2] ; aluout[6]   ;        ; 9.343  ; 9.343  ;        ;
; operation[2] ; aluout[7]   ;        ; 10.393 ; 10.393 ;        ;
; operation[2] ; aluout[8]   ;        ; 10.557 ; 10.557 ;        ;
; operation[2] ; aluout[9]   ;        ; 10.443 ; 10.443 ;        ;
; operation[2] ; aluout[10]  ;        ; 10.420 ; 10.420 ;        ;
; operation[2] ; aluout[11]  ;        ; 10.630 ; 10.630 ;        ;
; operation[2] ; aluout[12]  ;        ; 10.540 ; 10.540 ;        ;
; operation[2] ; aluout[13]  ;        ; 10.808 ; 10.808 ;        ;
; operation[2] ; aluout[14]  ;        ; 10.894 ; 10.894 ;        ;
; operation[2] ; aluout[15]  ;        ; 11.217 ; 11.217 ;        ;
; operation[2] ; output[14]  ;        ; 11.786 ; 11.786 ;        ;
; operation[2] ; output[15]  ;        ; 11.748 ; 11.748 ;        ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; operation[0] ; aluout[0]   ; 3.847 ; 3.862 ; 3.862 ; 3.847 ;
; operation[0] ; aluout[1]   ; 4.225 ; 4.747 ; 4.747 ; 4.225 ;
; operation[0] ; aluout[2]   ; 4.388 ; 5.017 ; 5.017 ; 4.388 ;
; operation[0] ; aluout[3]   ; 4.428 ; 4.848 ; 4.848 ; 4.428 ;
; operation[0] ; aluout[4]   ; 4.387 ; 4.720 ; 4.720 ; 4.387 ;
; operation[0] ; aluout[5]   ; 4.247 ; 4.548 ; 4.548 ; 4.247 ;
; operation[0] ; aluout[6]   ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; operation[0] ; aluout[7]   ; 4.392 ; 4.668 ; 4.668 ; 4.392 ;
; operation[0] ; aluout[8]   ; 4.341 ; 4.590 ; 4.590 ; 4.341 ;
; operation[0] ; aluout[9]   ; 4.544 ; 4.726 ; 4.726 ; 4.544 ;
; operation[0] ; aluout[10]  ; 4.389 ; 4.587 ; 4.587 ; 4.389 ;
; operation[0] ; aluout[11]  ; 4.592 ; 4.653 ; 4.653 ; 4.592 ;
; operation[0] ; aluout[12]  ; 4.310 ; 4.540 ; 4.540 ; 4.310 ;
; operation[0] ; aluout[13]  ; 4.535 ; 4.537 ; 4.537 ; 4.535 ;
; operation[0] ; aluout[14]  ; 4.168 ; 4.347 ; 4.347 ; 4.168 ;
; operation[0] ; aluout[15]  ; 4.488 ; 4.598 ; 4.598 ; 4.488 ;
; operation[0] ; output[14]  ; 4.609 ; 4.855 ; 4.855 ; 4.609 ;
; operation[0] ; output[15]  ; 4.704 ; 4.736 ; 4.736 ; 4.704 ;
; operation[1] ; aluout[0]   ; 3.748 ; 3.445 ; 3.445 ; 3.748 ;
; operation[1] ; aluout[1]   ; 4.124 ; 3.786 ; 3.786 ; 4.124 ;
; operation[1] ; aluout[2]   ; 4.292 ; 4.214 ; 4.214 ; 4.292 ;
; operation[1] ; aluout[3]   ; 4.329 ; 3.953 ; 3.953 ; 4.329 ;
; operation[1] ; aluout[4]   ; 4.328 ; 3.756 ; 3.756 ; 4.328 ;
; operation[1] ; aluout[5]   ; 3.875 ; 3.873 ; 3.873 ; 3.875 ;
; operation[1] ; aluout[6]   ; 3.450 ; 3.450 ; 3.450 ; 3.450 ;
; operation[1] ; aluout[7]   ; 4.249 ; 4.205 ; 4.205 ; 4.249 ;
; operation[1] ; aluout[8]   ; 4.194 ; 3.949 ; 3.949 ; 4.194 ;
; operation[1] ; aluout[9]   ; 4.410 ; 4.065 ; 4.065 ; 4.410 ;
; operation[1] ; aluout[10]  ; 4.243 ; 4.231 ; 4.231 ; 4.243 ;
; operation[1] ; aluout[11]  ; 4.456 ; 3.911 ; 3.911 ; 4.456 ;
; operation[1] ; aluout[12]  ; 4.176 ; 4.053 ; 4.053 ; 4.176 ;
; operation[1] ; aluout[13]  ; 4.293 ; 4.054 ; 4.054 ; 4.293 ;
; operation[1] ; aluout[14]  ; 4.265 ; 3.475 ; 3.475 ; 4.265 ;
; operation[1] ; aluout[15]  ; 4.479 ; 3.680 ; 3.680 ; 4.479 ;
; operation[1] ; output[14]  ; 4.706 ; 4.307 ; 4.307 ; 4.706 ;
; operation[1] ; output[15]  ; 4.695 ; 4.073 ; 4.073 ; 4.695 ;
; operation[2] ; aluout[0]   ; 5.304 ; 5.304 ; 5.304 ; 5.304 ;
; operation[2] ; aluout[1]   ;       ; 5.843 ; 5.843 ;       ;
; operation[2] ; aluout[2]   ;       ; 5.850 ; 5.850 ;       ;
; operation[2] ; aluout[3]   ;       ; 6.005 ; 6.005 ;       ;
; operation[2] ; aluout[4]   ;       ; 5.806 ; 5.806 ;       ;
; operation[2] ; aluout[5]   ;       ; 5.287 ; 5.287 ;       ;
; operation[2] ; aluout[6]   ;       ; 5.212 ; 5.212 ;       ;
; operation[2] ; aluout[7]   ;       ; 5.766 ; 5.766 ;       ;
; operation[2] ; aluout[8]   ;       ; 5.822 ; 5.822 ;       ;
; operation[2] ; aluout[9]   ;       ; 5.813 ; 5.813 ;       ;
; operation[2] ; aluout[10]  ;       ; 5.740 ; 5.740 ;       ;
; operation[2] ; aluout[11]  ;       ; 5.881 ; 5.881 ;       ;
; operation[2] ; aluout[12]  ;       ; 5.818 ; 5.818 ;       ;
; operation[2] ; aluout[13]  ;       ; 5.819 ; 5.819 ;       ;
; operation[2] ; aluout[14]  ;       ; 5.117 ; 5.117 ;       ;
; operation[2] ; aluout[15]  ;       ; 5.438 ; 5.438 ;       ;
; operation[2] ; output[14]  ;       ; 6.072 ; 6.072 ;       ;
; operation[2] ; output[15]  ;       ; 5.838 ; 5.838 ;       ;
+--------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1666     ; 833      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1666     ; 833      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 36    ; 36   ;
; Unconstrained Input Port Paths  ; 198   ; 198  ;
; Unconstrained Output Ports      ; 64    ; 64   ;
; Unconstrained Output Port Paths ; 910   ; 910  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 12 20:31:39 2022
Info: Command: quartus_sta AUEB_PROCESSOR -c AUEB_PROCESSOR
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 94 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AUEB_PROCESSOR.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|datad"
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|datad"
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|datac"
    Warning (332126): Node "P3|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|datab"
    Warning (332126): Node "P3|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|datab"
    Warning (332126): Node "P3|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|datac"
    Warning (332126): Node "P3|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|datab"
    Warning (332126): Node "P3|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|datad"
    Warning (332126): Node "P3|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|datac"
    Warning (332126): Node "P3|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|datac"
    Warning (332126): Node "P3|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|datac"
    Warning (332126): Node "P3|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|datad"
    Warning (332126): Node "P3|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|datad"
    Warning (332126): Node "P3|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|datad"
    Warning (332126): Node "P3|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|datad"
    Warning (332126): Node "P3|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF13|SR2|out1~2|combout"
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|datac"
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|combout"
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF13|SR2|out1~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF13|SR2|out1~2|combout"
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|combout"
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF13|SR2|out1~2|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case recovery slack is -6.497
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.497       -75.980 clock 
Info (332146): Worst-case removal slack is 1.654
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.654         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case recovery slack is -2.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.263       -25.265 clock 
Info (332146): Worst-case removal slack is 0.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.519         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 159 warnings
    Info: Peak virtual memory: 516 megabytes
    Info: Processing ended: Tue Apr 12 20:31:40 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


